(57)【要約】【課題】出力レートを可変で記録器に送る場合、従来はＰＬＬを必要としていたため、コストが高くなるという課題があった。【解決手段】固定クロックから生成されるビットクロックと、左チャンネル／右チャンネルを識別してデータを区切るチャンネルクロックと、シリアルデータを出力し、チャンネルクロック内のビットクロックの数を変えることによって出力レートを可変するシリアル出力回路を有するように構成した。【選択図】　図３
2004133985.tif 000002
【特許請求の範囲】
【請求項１】
記録メディアの回転数を制御するスピンドルモータ制御回路と、光学ヘッドを制御する光学サーボ回路と、前記記録メディアのデータとクロックを抽出するＰＬＬ回路と、データをデコードするデコーダ回路と、メモリーコントローラと、メモリーと、固定クロックで動作するシリアル出力回路から構成され、前記スピンドルモータ制御回路で前記メモリーへの入力レートを制御し、前記シリアル出力回路は固定クロックから生成されるビットクロックと、左チャンネル／右チャンネルを識別してデータを区切るチャンネルクロックと、シリアルデータを出力するように構成され、前記チャンネルクロック内のビットクロックの数を変えることによって前記メモリーからの出力レートを可変することを特徴とする記録メディア再生装置。
【請求項２】
前記シリアル出力回路はビットクロックを止めるゲートを有し、シリアルデータに連動したビットクロック以外を停止することを特徴とする請求項１記載の記録メディア再生装置。
【請求項３】
前記デコーダは前記ＰＬＬ回路で抽出されたクロックで動作することを特徴とする請求項１記載の記録メディア再生装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＣＤやＤＶＤといった光ディスク等の記録メディアからデータを読みとり、記録器に記録する記録メディア再生装置に関するものである。
【０００２】
【従来の技術】
従来から記録メディアのデータを高速に記録器に記録するために、スピンドルモータの上限回転数やデコーダの動作速度の上限で決まる最大レートでメディアを読み出し記録するようレートの制御が行われていた。従来ではレートを変えるためにシステム全体のクロックをＰＬＬで発生させることにより、クロック周波数を変えていた。そのためにアナログ回路を必要とするＰＬＬ回路が必要であった。
【０００３】
【発明が解決しようとする課題】
このような記録メディア再生装置においては、そのためにアナログ回路を必要とするＰＬＬ回路が必要になり、コストが上がるという問題があった。本発明は、システム全体のクロックを発生させるＰＬＬを不要とし、安価な記録メディア再生装置を提供することを目的としてなされたものである。
【０００４】
【課題を解決するための手段】
この課題を解決するために本発明の記録メディア再生装置は、固定クロックから生成されるビットクロックと、左チャンネル／右チャンネルを識別してデータを区切るチャンネルクロックと、シリアルデータを出力し、チャンネルクロック内のビットクロックの数を変えることによって出力レートを可変するシリアル出力回路を有するように構成したものである。これにより、ＰＬＬが不要で出力レートを可変とする記録メディア再生装置が得られる。
【０００５】
【発明の実施の形態】
本発明の請求項１に記載の発明は、記録メディアの回転数を制御するスピンドルモータ制御回路と、光学ヘッドを制御する光学サーボ回路と、前記記録メディアのデータとクロックを抽出するＰＬＬ回路と、データをデコードするデコーダ回路と、メモリーコントローラと、メモリーと、固定クロックで動作するシリアル出力回路から構成され、前記スピンドルモータ制御回路で前記メモリーへの入力レートを制御し、前記シリアル出力回路は固定クロックから生成されるビットクロックと、左チャンネル／右チャンネルを識別してデータを区切るチャンネルクロックと、シリアルデータを出力するように構成され、前記チャンネルクロック内のビットクロックの数を変えることによって前記メモリーからの出力レートを可変としたものであり、システム全体のクロックを発生させるＰＬＬを不要とし、安価な記録メディア再生装置を提供することができるという作用を有する。
【０００６】
以下本発明の実施の形態について、図１から図３を用いて説明する。
【０００７】
（実施の形態１）
図１は本発明の一実施の形態における全体構成のブロック図を示し、図１において、１は記録メディア、２はスピンドルモータ、３は光学ヘッド、４はアンプ、５は光学サーボ回路、６はＰＬＬ回路、７はデコーダ回路、８はスピンドルモータ制御回路、９はメモリーコントローラ、１０はメモリー、１１はシリアル出力回路、１２はマイクロコンピュータで構成している。また１３は１から１２で構成された記録メディア再生装置であり、１４は記録器であり、記録メディア再生装置１３に接続されている。
【０００８】
以上のように構成された記録メディア再生装置について、以下その動作について説明する。まず光学ヘッド３によって記録メディア１の情報が読みとられ、アンプ４によって情報信号や制御信号が増幅され、光学サーボ回路５によってフォーカス、トラッキング制御される。アンプ４からの情報信号はＰＬＬ回路６でクロックとデータを抽出され、デコーダ回路７で使用可能なデータにデコードされてメモリーコントローラ９によってメモリー１０に蓄えられる。デコーダ回路７は入力レートに追従してデコードするようにＰＬＬ回路６で抽出されたクロックで動作し、その処理レートが所定の速度になるようにスピンドルモータ制御回路８によってスピンドルモータ２の回転数が制御される。メモリー１０に蓄えられたデータはシリアル出力回路１１によってシリアルデータに変換されて外部の記録器に送られて記録される。マイクロコンピュータ１２はデコーダ回路７からアドレス情報を読みとって光学サーボ回路５を制御して動作をオン・オフさせたり所望の記録位置にアクセスさせ、スピンドルモータ制御回路８の設定値を決めて読み込みレートを制御し、シリアル出力回路１１の設定値を決めて出力レートを制御する。
【０００９】
もう少し具体的に説明すると、マイクロコンピュータ１２はデコーダ回路７の処理可能な速度を越さないように、またスピンドルモータ２の信頼性のためによる制限値や偏重心による振動が許容値を超えないように、デコーダ回路７からのアドレス情報に基づいて速度一定記録されたメディアの記録位置を推定して回転数をスピンドルモータ制御回路８に設定し、シリアル出力回路１１に対しては記録器１４の記録可能最大速度を超えないように、またデコーダ回路７からメモリー１０への書き込みレートを超えて出力しないようにシリアル出力回路１１に対して出力レートを設定し、メモリー１０が満杯になったときにメモリー１０への書き込みを停止させて光学サーボ回路からキックバック信号を発生させて読み直すことによって出力レートより読み込みレートのほうが速いことを補正する。
【００１０】
図２は本発明の一実施の形態によるシリアル出力回路の出力波形図であり、（ａ）は左チャンネル／右チャンネルを識別してデータを区切るチャンネルクロックで、Ｈのときは左チャンネル、Ｌのときは右チャンネルを示し、（ｂ）はシリアルデータをシフトさせるビットクロック、（ｃ）も同様にシリアルデータをシフトさせるが必要なところ以外は歯抜けになった歯抜けビットクロック、（ｄ）はシリアルデータである。
【００１１】
図３は本発明の一実施の形態によるシリアル出力回路のブロック図であり、２１はビットクロック発生回路、２２はビットクロックカウンタ、２３はゼロ検出回路、２４は１６検出回路、２５はフリップフロップ、２６は設定レジスター、２７はゲート回路、２８はシフトレジスター、２９はチャンネルクロック発生回路である。
【００１２】
以上のように構成されたシリアル出力回路１１について、以下その動作について説明する。ビットクロック発生回路２１は固定クロックを分周してビットクロック（ｂ）を発生させ、ビットクロック（ｂ）によってビットクロックカウンタ２２はダウンカウントする。ビットクロックカウンタ２２の値が０になるとゼロ検出回路２３によってその次のビットクロックでマイクロコンピュータ１３によって設定されてその設定値を保持する設定レジスター２６の値がビットクロックカウンタ２２にロードされるので設定値に応じた周期でビットクロックカウンタ２２にロードが発生する。またロードが発生するごとにチャンネルクロック発生回路２９が反転することによってチャンネルクロック（ａ）を発生する。またデータ長が１６ビットの場合、１６検出回路２４によってビットクロックカウンタ２２の値が１６であることを検出しフリップフロップ２５をセットし、ゼロ検出回路２３によってビットクロックカウンタ２２の値が０のときフリップフロップ２５をリセットし、データ長に応じたゲート信号を発生させ、ゲート回路２７によってビットクロック（ｂ）をゲートすることによって、歯抜けビットクロック（ｃ）を発生させる。シフトレジスター２８にはメモリーコントローラ９によってデータがセットされ、歯抜けビットクロック（ｃ）でシフトすることによってシリアルデータ（ｄ）を発生させる。
【００１３】
このようにマイクロコンピュータ１３から設定レジスター２６に設定値を書き込むと、その設定値によってチャンネルクロック（ａ）内のビットクロック数が決められる。それによって、出力レートを上げたいときは設定レジスター２６に１６を下限とする小さい値を、出力レートを下げたいときは大きい値を設定すればよい。
【００１４】
また、記録器１４の入力回路がチャンネルクロック（ａ）に対して後ろ詰めで受け取るときは、ビットクロックは（ｂ）でも（ｃ）でもよいが、前詰めで受け取るときは、ビットクロックは歯抜けビットクロック（ｃ）を使用する。
【００１５】
【発明の効果】
以上のように本発明によれば、ＰＬＬが不要で出力レートを可変とすることができる記録メディア再生装置が得られるため、安価に記録器に最適な出力レートでデータを送ることができるという効果が得られる。
【図面の簡単な説明】
【図１】本発明の一実施の形態による全体構成のブロック図
【図２】本発明の一実施の形態によるシリアル出力回路の出力波形図
【図３】本発明の一実施の形態によるシリアル出力回路のブロック図
【符号の説明】
１　記録メディア
２　スピンドルモータ
３　光学ヘッド
４　アンプ
５　光学サーボ回路
６　ＰＬＬ回路
７　デコーダ回路
８　スピンドルモータ制御回路
９　メモリーコントローラ
１０　メモリー
１１　シリアル出力回路
１２　マイクロコンピュータ
１３　記録メディア再生装置
１４　記録器
２１　ビットクロック発生回路
２２　ビットクロックカウンタ
２３　ゼロ検出回路
２４　１６検出回路
２５　フリップフロップ
２６　設定レジスター
２７　ゲート回路
２８　シフトレジスター
２９　チャンネルクロック発生回路
【図１】
2004133985.tif 000003
【図２】
2004133985.tif 000004
【図３】
2004133985.tif 000005