(57)【要約】【課題】待機モードを自己判断し、アクティブフィルタの発振を停止させることにより待機時の効率を向上させるとともに、部品点数を低減できるスイッチング電源を提供する。【解決手段】アクティブフィルタ回路と、フライバックコンバータ回路と、出力電圧検出回路に接続された出力制御用フォトカプラとの間に、アクティブフィルタ制御回路を接続する。該制御回路は、図１の分圧抵抗Ｒ１，Ｒ２の分圧点に、ＮＰＮトランジスタＱ１を接続して構成される。分圧抵抗Ｒ１をフライバックコンバータ回路内の第１の制御用ＩＣのフィードバック端子に、ＮＰＮトランジスタＱ１のコレクタをアクティブフィルタ回路内のＮＰＮトランジスタＱ２のベースに接続し、分圧抵抗Ｒ１，Ｒ２を出力制御用フォトカプラのトランジスタに並列接続する。該制御回路で、制御ＩＣのフィードバック端子電圧を監視して待機モードを自己判断し、アクティブフィルタの発振を停止させる。【選択図】        図１
2004350370.tif 000002
【特許請求の範囲】
【請求項１】
アクティブフィルタ回路と、フライバックコンバータ回路と、出力電圧検出回路と、出力制御用フォトカプラとを接続して構成され、
該フォトカプラのダイオード側が出力電圧検出回路に接続され、
上記フライバックコンバータ回路内の第１の制御ＩＣのフィードバック端子に、出力制御用フォトカプラのトランジスタと並列接続された分圧抵抗を接続し、
該分圧点に第１のＮＰＮトランジスタのベースを、コレクタに第２のＮＰＮトランジスタのベースを接続し、第２のＮＰＮトランジスタのコレクタと、アクティブフィルタ回路内の第２の制御ＩＣのＯＮ／ＯＦＦ端子とを接続したことを特徴とするスイッチング電源。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、スイッチング電源に関するものであり、待機モードを自己判断し、アクティブフィルタの発振を停止させ、待機時の効率を向上させることができるスイッチング電源に関するものである。
【０００２】
【従来の技術】
待機時の消費電力低減を図ったスイッチング電源として、図２の技術が知られている（例えば、特許文献１、２参照）。
【０００３】
【特許文献１】
特開２００２−１５３０５７号公報
【特許文献２】
特開２００２−３１５３１９号公報
【０００４】
【発明が解決しようとする課題】
図２の回路は、交流電源と出力側との間にアクティブフィルタ回路ＡＦと、フライバックコンバータ回路ＦＣと、出力電圧検出回路Ｋと、待機電流検出回路および抵抗Ｒ５とを接続し、出力電圧検出回路Ｋと、フライバックコンバータ回路ＦＣとの間に出力制御用の第１のフォトカプラＰＣ１を、また、待機電流検出回路とアクティブフィルタ回路ＡＦとの間に待機電流検出用の第２のフォトカプラＰＣ２を接続して構成される。
上記のアクティブフィルタ回路ＡＦは、スイッチング素子（ＦＥＴ）Ｑ４、抵抗Ｒ３、Ｒ４、第２の制御ＩＣ（ＩＣ２）およびＮＰＮトランジスタＱ２を接続して構成され、またフライバックコンバータ回路ＦＣは、一次側巻線Ｐ１にスイッチング素子（ＦＥＴ）Ｑ３、第１の制御ＩＣ（ＩＣ１）、コンデンサＣ２を接続し、二次巻線Ｐ３にダイオードＤ３とコンデンサＣ３を接続して構成される。スイッチング電源の待機状態の自己判断は、二次側の待機電流検出回路で電流検出を行い、第２のフォトカプラＰＣ２で一次側へ信号を伝達し、第２の制御用ＩＣ（ＩＣ２）のＯＮ／ＯＦＦ端子をＮＰＮトランジスタＱ２でオフにし、アクティブフィルタ回路ＡＦの発振を停止させ、第１のフォトカプラＰＣ１により出力制御する必要がある。よって、フォトカプラは２個必要となり、待機電流検出回路の構成部品と抵抗Ｒ５とが必要であり、部品点数も多くなり、また、電流検出から信号伝達を行う間で、電力消費が大きくなるという問題があった。
【０００５】
上記のような問題があったため、二次側での電流検出から一次側のアクティブフィルタ回路の発振停止を即時に行って、待機時の消費電力を低減させ、かつ部品点数も少なくすることができる回路構成が要求されていた。
【０００６】
【課題を解決するための手段】
本発明は、上記の課題を解決するためのもので、第１の制御ＩＣのフィードバック端子電圧を監視して、待機モードを自己判断しアクティブフィルタの発振を停止させ、スイッチング損失を低減する手段を備えたスイッチング電源を提供するものである。
すなわち、アクティブフィルタ回路ＡＦと、フライバックコンバータ回路ＦＣと、出力電圧検出回路Ｋと、出力制御用フォトカプラＰＣ１とを接続して構成され、
該フォトカプラＰＣ１のダイオード側が出力電圧検出回路Ｋに接続され、
上記フライバックコンバータ回路ＦＣ内の第１の制御ＩＣ（ＩＣ１）のフィードバック端子に、出力制御用フォトカプラのトランジスタと並列接続された分圧抵抗Ｒ１，Ｒ２を接続し、
該分圧点に第１のＮＰＮトランジスタＱ１のベースを、コレクタに第２のＮＰＮトランジスタＱ２のベースを接続し、第２のＮＰＮトランジスタＱ２のコレクタと、アクティブフィルタ回路ＡＦ内の第２の制御ＩＣ（ＩＣ２）のＯＮ／ＯＦＦ端子とを接続したことを特徴とするスイッチング電源である。
【０００７】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。図１は、本発明の実施形態が適用されるスイッチング電源の一例を示す。
この回路は、アクティブフィルタの後段のフライバックコンバータにてスイッチング素子Ｑ４をオン／オフすることにより、スイッチングトランスの二次側回路に電圧を安定供給するスイッチング電源回路である。
Ｔは一次側に蓄積されたエネルギーを二次側へと伝達するためのコンバータトランス、Ｐ１は一次主巻線、Ｐ２はドライブ巻線、Ｐ３は二次巻線、Ｑ３はフライバックコンバータ用ＭＯＳ  ＦＥＴ等のスイッチング素子、ＩＣ１はスイッチング素子Ｑ３ドライブ用の第１の制御用ＩＣ、Ｑ４はアクティブフィルタ用のスイッチング素子、ＩＣ２はアクティブフィルタ用の第２の制御用ＩＣ、Ｑ１，Ｑ２はアクティブフィルタの発振を停止させるためのＮＰＮトランジスタ、Ｒ１，Ｒ２はそれぞれ軽／重負荷検出用抵抗、ＰＣ１は出力制御用フォトカプラである。
点線で囲った部分Ａ１が、待機モードを自己判断しアクティブフィルタの発振を停止させ、スイッチング損失を低減させるアクティブフィルタ制御回路であり、第１の制御ＩＣ（ＩＣ１）のフィードバック端子に接続される分圧抵抗Ｒ１，Ｒ２の分圧点にＮＰＮトランジスタＱ１のベースを接続し、Ｑ１のエミッタおよびＲ２を接地させ、Ｑ１のコレクタをＱ２のベースに接続して構成される。
【０００８】
上記アクティブフィルタ制御回路Ａ１により、軽負荷時には第１の制御用ＩＣ（ＩＣ１）のフィードバック端子電圧が低く、重負荷時には高くなる特性を利用して、軽負荷時にはＲ１とＲ２で分圧されたＲ２の両端電圧がＱ１のＶＢＥ電圧よりも低くなることにより、Ｑ１がオン、Ｑ２がオフとなり、アクティブフイルタ回路ＡＦの第２の制御用ＩＣ（ＩＣ２）を停止させ、スイッチング損失を低減させる点が従来のスイッチング電源と異なり、この構成のスイッチング電源により、待機時の効率を向上させることができる。
第１の制御ＩＣ（ＩＣ１）のフィードバック端子電圧と、負荷の関係を図３に示す。第１の制御ＩＣ（ＩＣ１）のフィードバック端子電圧は、軽負荷で電圧が低く重負荷で電圧が高くなる。重負荷時に、Ｑ１はオン状態、Ｑ２はオフ状態となり、第２の制御ＩＣ（ＩＣ２）のＯＮ／ＯＦＦ端子がＨ（ｈｉｇｈ）となることでアクティブフィルタの発振が開始され、軽負荷時には、Ｑ１はオフ状態、Ｑ２はオン状態となり第２の制御ＩＣ（ＩＣ２）のオン／オフ端子がＬ（ｌｏｗ）となることでアクティブフィルタの発振が停止することになる。
以上説明したように、第１の制御ＩＣ（ＩＣ１）のフィードバック端子電圧を監視して、アクティブフィルタの発振を停止させることにより、少ない部品点数で待機モードを自己判断し、待機時の効率を向上させることができる。
【０００９】
【実施例】
図１は、本発明の実施例によるスイッチング電源の回路図、図２は、従来例によるスイッチング電源の回路図、図３は、本発明によるアクティブフィルタの発振停止のタイミングチャートを示す。
従来例に比べ、本発明は一次側の第１の制御ＩＣ（ＩＣ１）のフィードバック端子を監視してアクティブフィルタの発振を停止させているため、従来例のように二次側での電流検出から信号伝達を行う間の電力消費をなくすることができ、待機時の効率を向上させることができた。
図１の実施例と図２の従来例によるスイッチング電源で、消費電力、およびコスト比を比較した結果を次の表１に示す。これより明らかなように実施例では、従来例と比べて消費電力が抑えられており、部品点数も少なくなり、コストが低減されていることが分かる。
【００１０】
【表１】
2004350370.tif 000003
【００１１】
【発明の効果】
本発明は、一次側制御ＩＣのフィードバック端子電圧を監視して待機モードを自己判断し、アクティブフィルタの発振を停止させる構成となっているため、二次側で待機電流を検出し一次側へ信号を伝達する従来の方式と比べ、信号の伝達を行う間の電力消費をなくすることができ、部品点数を低減させ、かつ待機時の効率を向上させることができる。
【図面の簡単な説明】
【図１】本発明の実施例によるスイッチング電源の回路図である。
【図２】従来例によるスイッチング電源の回路図である。
【図３】アクティブフィルタの発振停止のタイミングチャートである。
【符号の説明】
ＡＦ  アクティブフィルタ回路
Ａ１  アクティブフィルタ制御回路
Ｃ１  コンデンサ（電源入力平滑用）
Ｃ２  コンデンサ（制御ＩＣ入力平滑用）
Ｃ３  コンデンサ（出力電圧平滑用）
Ｄ１  全波整流ダイオード
Ｄ２  ダイオード（制御ＩＣ入力整流用）
Ｄ３  ダイオード（出力電圧整流用）
Ｄ４  ダイオード
ＦＣ  フライバックコンバータ回路
Ｉ  出力電流
ＩＣ１  第１の制御ＩＣ（フライバックコンバータ用）
ＩＣ２  第２の制御ＩＣ（アクティブフィルタ用）
Ｋ  出力電圧検出回路
Ｌ１  チョークコイル
Ｐ１  一次主巻線
Ｐ２  ドライブ巻線
Ｐ３  二次巻線
ＰＣ１  出力制御用フォトカプラ
ＰＣ２  待機電流検出用フォトカプラ
Ｑ１  第１のＮＰＮトランジスタ（軽負荷時、重負荷時切替用）
Ｑ２  第２のＮＰＮトランジスタ（アクティブフィルタオン／オフ用）
Ｑ３  スイッチング素子（ＦＥＴ、フライバックコンバータ用）
Ｑ４  スイッチング素子（ＦＥＴ、アクティブフィルタ用）
Ｒ１  分圧抵抗（軽／重負荷検出用）
Ｒ２  分圧抵抗（軽／重負荷検出用）
Ｒ３  抵抗
Ｒ４  抵抗
Ｒ５  抵抗
Ｔ  コンバータトランス
Ｖ０  出力電圧
【図１】
2004350370.tif 000004
【図２】
2004350370.tif 000005
【図３】
2004350370.tif 000006