(57)【要約】【課題】より転位が少なく、かつ歪み緩和された層を有する歪みシリコン基板ウエハを製造する製造方法を提供する。【解決手段】アモルファスシリコン層２、シリコン・ゲルマニウム層３、格子歪みを有するシリコン層が、単結晶シリコン基板上にこの順序で形成されている歪みシリコン基板ウエハの製造方法において、前記シリコン基板上に、アモルファスシリコン層を形成する工程と、前記アモルファスシリコン層上に、層厚１０〜２００ｎｍの歪み緩和層３をエピタキシャル成長させる工程と、前記歪み緩和層の上に、層厚さ１０〜５０ｎｍの歪みシリコン層４を形成する工程とを含むことを特徴としている。【選択図】      図１
2004349374.tif 000002
【特許請求の範囲】
【請求項１】
アモルファスシリコン層、歪み緩和層、格子歪みを有するシリコン層が、単結晶シリコン基板上にこの順序で形成されている歪みシリコン基板ウエハの製造方法において、
前記シリコン基板上に、アモルファスシリコン層を形成する工程と、
前記アモルファスシリコン層上に、層厚１０〜２００ｎｍの歪み緩和層をエピタキシャル成長させる工程と、
前記歪み緩和層の上に、層厚さ１０〜５０ｎｍの歪みシリコン層を形成する工程と
を含むことを特徴とする歪みシリコン基板ウエハの製造方法。
【請求項２】
前記アモルファスシリコン層の厚さが１０〜１００ｎｍの範囲にあることを特徴とする請求項１に記載された歪みシリコン基板ウエハの製造方法。
【請求項３】
前記歪み緩和層が、シリコン・ゲルマニウム、炭化珪素、窒化珪素のいずれかをエピタキシャル成長させた層であることを特徴とする請求項１または請求項２に記載された歪みシリコン基板ウエハの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、歪みシリコン基板ウエハの製造方法に関し、より詳細には、従来よりも貫通転位及び欠陥密度が低い歪みシリコン基板ウエハを製造する方法に関する。
【０００２】
【従来の技術】
近年、高速かつ低消費電力の半導体デバイスに対する要望が益々強くなってきているが、デバイスの大幅なスケールレダクション、即ち、素子寸法の大幅縮小化、微細化によるデバイス性能の更なる向上は、既に、物理的に限界が見え始めてきている。
このため、高速、低消費電力デバイスを形成するための基板として歪みシリコン層を有する半導体基板が注目されるようになり、特に、シリコン基板上に、シリコン・ゲルマニウム層（以下、ＳｉＧｅ層という）を介して、シリコンをエピタキシャル成長させた歪みシリコン層（以下、歪みＳｉ層という）をチャンネル領域に用いた高速デバイスが提案、注目されている。
【０００３】
この歪みＳｉ層は、シリコンに比べ格子定数が大きいＳｉＧｅ層により引っ張り歪みが生じている。この歪みによりＳｉのバンド構造が変化し、縮退が解けてキャリア移動度が高まる。
従って、この歪みＳｉ層をチャンネル領域に用いることにより、バルクＳｉを用いた際の１．５倍以上のキャリア高速化が可能となる。
良質な歪みＳｉ層を得るためにはシリコン基板上に良質なＳｉＧｅ層、即ち貫通転位、欠陥密度が低く歪み緩和され、平滑な表面を有するＳｉＧｅ層をエピタキシャル成長させることが必要である。
【０００４】
しかし、ＳｉとＧｅの間には格子定数に約４．２％の差異があるため、通常状態でそのままエピタキシャル成長させた場合は、勿論、例えエピタキシャル前にシリコン表面を酸化したり、更に高温アニールしても、エピタキシャル成長中に貫通転位や積層欠陥が多発し、良好なエピタキシャル成長膜を得ることはできなかった。
【０００５】
この問題を改善する試みも提案されており、例えば、ＳｉＧｅ層における厚さ方向にＧｅ濃度の勾配をつけてエピタキシャル成長させ、格子定数差異による歪みの大きさを転位発生の許容限度内に緩和する方法が提案されている。
また、同様な発想からの提案として、特許文献１及び２には、ＳｉＧｅ層を多段層に形成し、各段層のＧｅ濃度を段階的に変化させて格子不整合による転位の多発を抑制する発明が開示されている。
【０００６】
しかしながら、このような方法によってもＧｅ濃度比を０．３以上にしようとすると、濃度勾配が急峻となってやはり転位発生を充分に満足する程度には抑制できない。
これを回避するように形成した歪緩和ＳｉＧｅ層の厚さ（臨界膜厚）は約３μｍに達し、このために、生産効率が悪いだけでなく、ＳｉＧｅ層表面にクロスハッチ模様の凹凸が形成されてしまうというたな不都合をも招来する。
【０００７】
【特許文献１】
特開２００３−７８１１６号公報（請求項１）
【特許文献２】
特開２００３−７８１１８号公報（第４頁第５欄２０行〜第６欄第２８行）
【０００８】
【発明が解決しようとする課題】
上述したとおり、従来の技術では、例えＳｉＧｅ層のエピタキシャル前にシリコン基板表面を酸化したり、更に高温アニールしても、エピタキシャル成長中に積層欠陥の発生を抑制することができなかった。
更に、Ｇｅ濃度に傾斜をつけてエピタキシャル成長させたとしても、貫通転位が発生し、また、ＳｉＧｅ層表面にクロスハッチ模様の凹凸が形成されてしまう不都合を回避することができない。
【０００９】
このように現在も、上述した歪みシリコン基板ウエハの製造方法において、ＳｉＧｅ層のエピタキシャル成長中の積層欠陥及び貫通転位の発生を防ぐ有効な手段の出現が強く求められている。
【００１０】
本発明は、上記事情に鑑みてなされたものであり、従来よりも貫通転位及び欠陥密度が低い歪みシリコン基板ウエハを製造する、歪みシリコン基板ウエハの製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記目的を達成するためになされた本発明にかかる歪みシリコン基板ウエハの製造方法は、アモルファスシリコン層、歪み緩和層、格子歪みを有するシリコン層が、単結晶シリコン基板上にこの順序で形成されている歪みシリコン基板ウエハの製造方法において、前記シリコン基板上に、アモルファスシリコン層を形成する工程と、前記アモルファスシリコン層上に、層厚１０〜２００ｎｍの歪み緩和層をエピタキシャル成長させる工程と、前記歪み緩和層の上に、層厚さ１０〜５０ｎｍの歪みシリコン層を形成する工程とを含むことを特徴としている。
【００１２】
本発明にかかる歪みシリコン基板ウエハの製造方法は、シリコン基板にアモルファスＳｉ層を形成し、該アモルファスＳｉ層上に歪み緩和層をエピタキシャル成長させる点が構成上の特徴である。
これにより、良質な歪みＳｉ層を得るための基礎となる歪み緩和層を、貫通転位や欠陥がほとんどなく、歪み緩和され、かつ平滑な表面を有する好適状態にエピタキシャル成長させることができる。
【００１３】
このアモルファスＳｉ層の厚さは１０〜１００ｎｍの範囲にあることが好ましい。このようにアモルファスＳｉ層の厚さを１０〜１００ｎｍとすることにより、貫通転位や積層欠陥の上方層への伝播が阻止され、かつその表面上に好適な歪み緩和層を形成することができる。
【００１４】
前記歪み緩和層としては、シリコン・ゲルマニウム、炭化珪素、窒化珪素のいずれかをエピタキシャル成長させた層であることが望ましい。いずれの場合であっても、歪み緩和層として同等の効果を奏するものである。
【００１５】
【発明の実施の形態】
以下に、本発明にかかる歪みシリコン基板ウエハの製造方法について、本発明の方法で得られる歪みシリコン基板ウエハの概略断面図である図１に基づいて詳細に説明する。なお、この実施形態にあっては、歪み緩和層としてＳｉＧｅ層を形成した場合について説明する。
【００１６】
本発明の方法において用いられる単結晶シリコン基板としては、例えば、チョクラルスキー法（ＣＺ）で引き上げられた単結晶インゴットから切り出されたＰ型ボロンドープ基板で、方位（１００）、抵抗率０．１Ωｃｍ以上、初期酸素濃度１５×１０１７ａｔｏｍｓ／ｃｍ３以下等の仕様のＳｉプライム基板が好適に用いられる。勿論、ＣＺ以外の基板、例えば、ＦＺ基板等も用いることができる。
【００１７】
次いで、図１からもわかるように、本発明の方法では、前記シリコン基板１の面上に特定厚さ、即ち、貫通転位や積層欠陥を上方他層へ伝播させず、かつ、その上面に歪み緩和層としてのＳｉＧｅ層３をエピタキシャル成長させることができる特定厚さのアモルファスＳｉ層２を形成する。
具体的には、該アモルファスＳｉ層１６は、通常５〜２００ｎｍ程度、特に好ましくは１０〜１００ｎｍの厚さに形成する。
【００１８】
この特定厚さのアモルファスＳｉ層２を前記シリコン基板１上に形成し、このアモルファスＳｉ層２の表面上にＳｉＧｅ層３をエピタキシャル成長させると、該エピタキシャル成長中に発生した転位等の結晶欠陥はＳｉＧｅ層３の成長方向に伝播するよりも、アモルファスＳｉ層２とＳｉＧｅ層３の界面に沿って伝播するかあるいはアモルファスＳｉ層２中を伝播する。
これは、後者の伝播の方が成長方向への伝播よりもエネルギー的に安定であるためであると考えられる。
【００１９】
形成されるアモルファスＳｉ層２の膜厚が５ｎｍを下回ると上記成長方向の伝播を抑制する効果が充分に現れず、一方２００ｎｍを越えるとＳｉＧｅ層３がエピタキシャル成長できず、多結晶ＳｉＧｅ層が形成されてしまう。
前記アモルファスＳｉ層２の形成手段はＣＶＤ法によることが好ましいが、上記厚さの均質なアモルファスＳｉ層２を形成できる手段であれば必ずしもこれに限定されるものではなく、例えば、蒸着やその他のＰＶＤ法を用いて差し支えない。
【００２０】
また、本発明の方法では、シリコン基板１の表面に直接アモルファスＳｉ層２を形成させる替わりに、シリコン基板１上に厚さ１０ｎｍ以下の薄膜酸化層を形成し、該形成された薄膜酸化層上に前記アモルファスＳｉ層２を形成しても良く、安定化および金属汚染低減化を図ることができるため、好ましい。
【００２１】
次いで、該アモルファスＳｉ層２上にＳｉＧｅ層３を、１０〜２００ｎｍ、より好適には５０〜１５０ｎｍの厚さにエピタキシャル成長させる。
形成されるＳｉＧ層３のＧｅ原子濃度比は、０．３以上、特に０．５〜０．７であることがその層上に成長させるＳｉ層の適度な歪み形成（最終的にはそこに形成されるデバイスのキャリア移動度等の性能に関係する）の観点から好ましい。
【００２２】
上記ＳｉＧｅ層３のエピタキシャル成長は、例えば、ランプ加熱によるＣＶＤ法、超高真空中でのＣＶＤ法（ＵＨＶ−ＣＶＤ）等の気相エピタキシャル成長法や分子線エピタキシャル成長法（ＭＢＥ）等で行うことができる。
成長条件は、成長させるべきＳｉＧｅ層３のＳｉ：Ｇｅ組成比や、膜厚、用いる成長方法、装置等により夫々異なり適宜設定されるが、例えば、ランプ加熱によるＣＶＤ法の場合の一例を示すと、組成がＧｅ＝０．３の場合、下記のようになる。
キャリアガス：Ｈ２、原料ガス：ＳｉＨ４、ＧｅＨ４、チャンバ圧：１０〜１００Ｔｏｒｒ、温度：６５０〜６８０、成長速度１０〜５０ｎｍ／分。
【００２３】
そして、前記ＳｉＧｅ層１３の表面部を高温水素熱処理（Ｈ２気流中８５０〜１２００℃、圧１０〜７６０Ｔｏｒｒ程度）して平滑化することが好ましい。
このようにして得られたＳｉＧｅ層３の表面上に、例えば、ＣＶＤ法等により単結晶Ｓｉを成長させる。
このようにして形成される単結晶Ｓｉ層は、その下層のＳｉＧｅ層３と格子定数が異なるため歪みＳｉ層４となる。
【００２４】
上記ＣＶＤ法による単結晶Ｓｉの成長条件の一例を示すと次の通りである。
キャリアガス：Ｈ２、原料ガス：ＳｉＨ２Ｃｌ２又はＳｉＨ４、チャンバ圧：１０〜７６０Ｔｏｒｒ、温度：６５０〜１０００℃。
【００２５】
上記実施形態にあっては、歪み緩和層として、ＳｉＧｅ層を形成した場合について説明したが、本発明では、特にこれに限定されるものではなく、炭化珪素、窒化珪素のいずれかをエピタキシャル成長させた層であっても良い。
前記炭化珪素層、窒化珪素層は、ＳｉＧｅ層３と同様に、１０〜２００ｎｍ、より好適には５０〜１５０ｎｍの厚さに形成される。
形成される炭化珪素層のＣ（炭素）原子濃度比は、０．０２以下、特に０．０１〜０．０２であることがその層上に成長させるＳｉ層の適度な歪み形成（最終的にはそこに形成されるデバイスのキャリア移動度等の性能に関係する）の観点から好ましい。
また同様に、窒化珪素層は、ＮＣ（窒素）原子濃度比は、０．１以上、特に０．３〜０．５であることが好ましい。
【００２６】
上記炭化珪素層、窒化珪素層のエピタキシャル成長は、例えば、ランプ加熱によるＣＶＤ法、超高真空中でのＣＶＤ法（ＵＨＶ−ＣＶＤ）等の気相エピタキシャル成長法や分子線エピタキシャル成長法（ＭＢＥ）等で行うことができる。
成長条件は、成長させるべき炭化珪素層のＳｉ：Ｃの組成比、窒化珪素層のＳｉ：Ｎの組成比や、膜厚、用いる成長方法、装置等により夫々異なり適宜設定される。
【００２７】
【実施例】
「実施例、比較例」
シリコン基板として、ＣＺ法−Ｐ型（ボロン）のシリコン基板で方位（１００）、抵抗率１Ωｃｍ、初期酸素濃度１０×１０１７ａｔｏｍｓ／ｃｍ３のものを用いた。
その上に、ＣＶＤ法で夫々厚さの異なるアモルファスＳｉ層を、５ｎｍから２５０ｎｍ迄の範囲に８点成長させた。
そしてこれらのアモルファスＳｉ層を形成した基板の夫々に厚さ１００ｎｍのＳｉＧｅ層をエピタキシャル成長させた。
【００２８】
図２に上記８点の試料のアモルファスＳｉ厚さごとのＳｉＧｅ層内の貫通転位密度を示す。
図２から、アモルファスＳｉ層の厚さが５ｎｍ未満では、転位がアモルファスＳｉ層／ＳｉＧｅ層界面のみの伝播にならず、貫通転位密度が１．０×１０５／ｃｍ２近い高い値となるが、層厚が増すにしたがい急激に低下することがわかる。
そして、層厚さを１０ｎｍ以上とすることで充分低い転位密度が得られる。
【００２９】
一方、厚さが１００ｎｍを越えると、多結晶ＳｉＧｅの成長が見られ、転位密度は逆に高くなることもわかる。
比較のために、多孔質Ｓｉ層を有する基板の該多孔質Ｓｉ面上に直接ＣＶＤ法で厚さ３μｍのＳｉＧｅ層をエピタキシャル成長させた。
この層の転位密度は、３×１０５／ｃｍ２であった。
【００３０】
以上詳述した通り、本発明にかかる方法で作製された歪みシリコン基板ウエハは、ＳｉＧｅエピタキシャル層中に貫通転位等の転位密度が極めて低く、充分に歪み緩和されているためその上に形成された歪みシリコン層も良質である。
従って、本発明にかかる方法で作製された歪みシリコン基板ウエハは、極めて高い高速性能が求められる次世代や次次世代のＬＳＩや個別半導体デバイスの形成用基板として充分好適に用いることができる。
【００３１】
【発明の効果】
本発明によれば、より転位が少なく、かつ歪み緩和された層を有する歪みシリコン基板ウエハを製造する製造方法を得ることができる。
【図面の簡単な説明】
【図１】図１は、本発明の一実施形態で得られた歪みシリコン基板ウエハの概略断面図である。
【図２】図２は、実施例・比較例における試料基板（８点）のアモルファスＳｉ層の厚さごとのＳｉＧｅ層貫通転位密度を示す線図である。
【符号の説明】
１      シリコン基板
２      アモルファスＳｉ層
３      ＳｉＧｅ層（歪み緩和層）
４      歪みＳｉ層
【図１】
2004349374.tif 000003
【図２】
2004349374.tif 000004