(57)【要約】【課題】コンデンサマイクロホン等の微小な容量の変化を、高いＳＮ比で、かつ、コンパクトな回路で検出することができる静電容量検出回路を提供する。【解決手段】容量型センサ２１の静電容量に対応する信号を出力する静電容量検出回路２０ａであって、寄生容量２４と寄生抵抗２５とを有する高入力インピーダンス増幅器２３と、高入力インピーダンス増幅器２３の入力端子と第１バイアス電圧Ｖｈとの間に接続される抵抗２２と、高入力インピーダンス増幅器２３の入力端子と基準電位（グランド）との間に接続される容量型センサ２１とを備える。【選択図】        図４
2004184307.tif 000002
【特許請求の範囲】
【請求項１】
被検出コンデンサの静電容量に対応する信号を出力する静電容量検出回路であって、
寄生容量を有する高入力インピーダンス増幅器と、
前記高入力インピーダンス増幅器の入力端子と第１バイアス電圧との間に接続される第１抵抗と、
前記高入力インピーダンス増幅器の入力端子と基準電位との間に接続される被検出コンデンサと
を備えることを特徴とする静電容量検出回路。
【請求項２】
被検出コンデンサの静電容量に対応する信号を出力する静電容量検出回路であって、
寄生容量を有する高入力インピーダンス増幅器と、
前記高入力インピーダンス増幅器の入力端子と第１バイアス電圧との間に接続される第１抵抗と、
前記高入力インピーダンス増幅器の入力端子に一端が接続されるカップリング用コンデンサと、
前記カップリング用コンデンサの他端と接続される、寄生容量を有する信号線と、
前記信号線と第２バイアス電圧との間に接続される第２抵抗と、
前記信号線と基準電位との間に接続される被検出コンデンサと
を備えることを特徴とする静電容量検出回路。
【請求項３】
前記第２バイアス電圧と前記基準電位との電位差の絶対値は、前記第１バイアス電圧と前記基準電位との電位差の絶対値よりも大きい
ことを特徴とする請求項２記載の静電容量検出回路。
【請求項４】
前記第１バイアス電圧は、前記高入力インピーダンス増幅器に供給される電源電圧の１／２であり、
前記基準電位は、グランドである
ことを特徴とする請求項１〜３のいずれか１項に記載の静電容量検出回路。
【請求項５】
前記被検出コンデンサは、静電容量の変化に応じて物理量を検出する容量型センサである
ことを特徴とする請求項１記載の静電容量検出回路。
【請求項６】
被検出コンデンサの静電容量を検出する方法であって、
帰還が施された演算増幅器の非反転入力端子に第１抵抗を介して第１バイアス電圧を印加するとともに、前記非反転入力端子と基準電位との間に被検出コンデンサを接続し、
前記非反転入力端子と前記基準電位との間に存在する寄生容量を利用して、前記被検出コンデンサの静電容量の変化分に対応する信号を前記演算増幅器から出力させる
ことを特徴とする静電容量検出方法。
【請求項７】
被検出コンデンサの静電容量を検出する方法であって、
帰還が施された演算増幅器の非反転入力端子に第１抵抗を介して第１バイアス電圧を印加するとともに、前記非反転入力端子にカップリング用コンデンサの一端を接続し、
前記カップリング用コンデンサの他端に寄生容量を有する信号線を接続し、
前記信号線に第２抵抗を介して第２バイアス電圧を印加するとともに、前記信号線と基準電位との間に被検出コンデンサを接続し、
前記信号線と前記基準電位との間の寄生容量及び前記非反転入力端子と前記基準電位との間の寄生容量を利用して、前記被検出コンデンサの変化分に対応する信号を前記高入力インピーダンス増幅器から出力させる
ことを特徴とする静電容量検出方法。
【請求項８】
前記第１バイアス電圧が前記演算増幅器の動作電圧範囲における中央点の電圧となるように前記第１バイアス電圧を設定する
ことを特徴とする請求項６又は７記載の静電容量検出方法。
【請求項９】
前記被検出コンデンサの静電容量の変化分に対する前記演算増幅器の出力信号の感度を前記第２バイアス電圧によって調整する
ことを特徴とする請求項７記載の静電容量検出方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、容量型センサ等の静電容量を検出する回路及び方法に関し、特に、微小な容量の変化を検出する装置に関する。
【０００２】
【従来の技術】
従来、静電容量検出回路として、演算増幅器を用いた検出装置がある（特許文献１参照）。図９は、上記特許文献１に開示された静電容量検出回路の回路図である。この検出回路では、電極９０、９１で形成される容量型センサ９２が、信号線９３を介して演算増幅器９５の反転入力端子に接続されている。そしてこの演算増幅器９５の出力端子と前記反転入力端子との間に帰還コンデンサ９６が接続されるとともに、非反転入力端子に交流電圧Ｖａｃが印加されている。また信号線９３はシールド線９４によって被覆され、外乱ノイズに対して電気的に遮蔽されている。そしてこのシールド線９４は、演算増幅器９５の非反転入力端子に接続されている。出力電圧Ｖｄは、演算増幅器９５の出力端子からトランス９７を介して取り出される。
【０００３】
この検出回路では、演算増幅器９５の反転入力端子と非反転入力端子とがイマージナリショートの状態となり、反転入力端子に接続された信号線９３と非反転入力端子に接続されたシールド線９４とは、互いにほぼ同電位となる。これによって、信号線９３はシールド線９４によってガーディングされ、つまり、両者９３、９４間の浮遊容量はキャンセルされ、浮遊容量に影響されにくい出力電圧Ｖｄ、つまり、容量型センサの微小な容量に対応した信号が得られるというものである。
【０００４】
【特許文献１】
特開平９−２８０８０６号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、上記の従来技術によれば、確かに容量型センサ９２の容量がある程度に大きいときは信号線９３とシールド線９４との間の浮遊容量に影響されない正確な出力電圧Ｖｄを得ることができるものの、演算増幅器９５によって信号だけでなく信号線９３に発生するノイズも増幅されることとなり、数ｐＦオーダーの微小な容量の検出においては、十分なＳＮ比が得られないという問題がある。
【０００６】
さらに、携帯電話機等に代表される小型・軽量の音声通信機器においては、コンデンサマイクロホン等の容量型センサにおける変化容量を検出するコンパクトな回路が必要とされるが、上記の従来技術では、交流電源Ｖａｃやトランス９７等が必要とされ、小型・軽量の音声通信機器には適さないという問題もある。
【０００７】
そこで、この発明は、このような状況に鑑みてなされたものであり、コンデンサマイクロホン等の微小な容量の変化を、高いＳＮ比で、かつ、コンパクトな回路で検出することができる静電容量検出回路等を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明に係る第１の静電容量検出回路は、被検出コンデンサの静電容量に対応する信号を出力する静電容量検出回路であって、寄生容量を有する高入力インピーダンス増幅器と、前記高入力インピーダンス増幅器の入力端子と第１バイアス電圧との間に接続される第１抵抗と、前記高入力インピーダンス増幅器の入力端子と基準電位との間に接続される被検出コンデンサとを備えることを特徴とする。
【０００９】
また、本発明に係る第２の静電容量検出回路は、被検出コンデンサの静電容量に対応する信号を出力する静電容量検出回路であって、寄生容量を有する高入力インピーダンス増幅器と、前記高入力インピーダンス増幅器の入力端子と第１バイアス電圧との間に接続される第１抵抗と、前記高入力インピーダンス増幅器の入力端子に一端が接続されるカップリング用コンデンサと、前記カップリング用コンデンサの他端と接続される、寄生容量を有する信号線と、前記信号線と第２バイアス電圧との間に接続される第２抵抗と、前記信号線と基準電位との間に接続される被検出コンデンサとを備えることを特徴とする。
【００１０】
ここで、前記第２の静電容量検出回路では、カップリング用コンデンサによって信号の直流分がカットされるので、第２バイアス電圧を前記第１バイアス電圧とは独立して調整することで、検出感度をコントロールしてもよい。この場合、第２バイアス電圧と基準電位との電位差の絶対値が、第１バイアス電圧と基準電位との電位差の絶対値よりも大きくなるように調整しておくことで、容量型センサにかかる電圧をより大きくでき、検出感度を良くすることができる。
【００１１】
また、前記第１バイアス電圧を、前記高入力インピーダンス増幅器に供給される電源電圧の１／２とし、前記基準電位を、グランドとするのが好ましい。前記被検出コンデンサとしては、静電容量の変化に応じて物理量を検出する容量型センサ等であってもよい。
【００１２】
また、本発明は、被検出コンデンサの静電容量を検出する方法であって、帰還が施された演算増幅器の非反転入力端子に第１抵抗を介して第１バイアス電圧を印加するとともに、前記非反転入力端子と基準電位との間に被検出コンデンサを接続し、前記非反転入力端子と前記基準電位との間に存在する寄生容量を利用して、前記被検出コンデンサの静電容量の変化分に対応する信号を前記演算増幅器から出力させる静電容量検出方法として実現することができる。
【００１３】
同様に、被検出コンデンサの静電容量を検出する方法であって、帰還が施された演算増幅器の非反転入力端子に第１抵抗を介して第１バイアス電圧を印加するとともに、前記非反転入力端子にカップリング用コンデンサの一端を接続し、前記カップリング用コンデンサの他端に寄生容量を有する信号線を接続し、前記信号線に第２抵抗を介して第２バイアス電圧を印加するとともに、前記信号線と基準電位との間に被検出コンデンサを接続し、前記信号線と前記基準電位との間の寄生容量及び前記非反転入力端子と前記基準電位との間の寄生容量を利用して、前記被検出コンデンサの変化分に対応する信号を前記高入力インピーダンス増幅器から出力させる静電容量検出方法として実現することもできる。
【００１４】
ここで、前記第１バイアス電圧は、要求仕様等に応じて任意に設定可能であるが、前記演算増幅器の動作電圧範囲における中央点の電圧となるように前記第１バイアス電圧を設定すると、動作電圧範囲を最大限に利用することができるので、より好ましい。
【００１５】
また、前記被検出コンデンサの静電容量の変化分に対する前記演算増幅器の出力信号の感度を前記第２バイアス電圧によって調整してもよい。
【００１６】
【発明の実施の形態】
本願の発明者らは、図１に示されるような静電容量検出回路を試作した。
図１において、容量型センサ１１は、コンデンサマイクロホン等の音によって容量Ｃｓが変化する被検出コンデンサであり、帰還コンデンサ１２は、容量Ｃｆのコンデンサである。これら２つのコンデンサは、それぞれ、図９に示された従来の回路における容量型センサ９２と帰還コンデンサ９６に対応する。
【００１７】
寄生容量１４は、高入力インピーダンスの演算増幅器１３が有する入力容量等であり、ＭＯＳＦＥＴ入力のオペアンプにおけるＭＯＳＦＥＴのゲート容量等である。なお、本図において、寄生容量１４を図示しているのは、容量型センサ１１の容量が数ｐＦ等の微小値であるために、容量型センサ１１と寄生容量１４とが同程度の値となり、このような寄生容量を無視することができなくなるからである。なお、演算増幅器１３の非反転入力端子には、容量型センサ１１の変化容量を検出するためのバイアス電圧となる基準電位Ｖｈ（所定の直流電位）が印加されている。
【００１８】
このような静電容量検出回路１０では、演算増幅器１３の反転入力端子と非反転入力端子とがイマージナリショートの状態となるので、容量型センサ１１の両端には、基準電位Ｖｈに等しい直流電圧が印加された状態となる。したがって、容量型センサ１１の容量Ｃｓが変化した場合には、その変化分に相当する電荷が容量型センサ１１と帰還コンデンサ１２との間で移動することとなり、演算増幅器１３の出力端子には、容量型センサ１１の容量に対応する出力電圧Ｖｏｕｔが出力される。
【００１９】
具体的には、出力電圧Ｖｏｕｔは、以下の式で表される。
【数１】
2004184307.tif 000003
【００２０】
なお、上記式における入力電圧Ｖｉｎは、説明の便宜上の信号であり、直流電圧Ｖｈの印加の下で容量型センサ１１の容量Ｃｓが変化するという現象を、固定の容量Ｃｓの両端に対して交流電圧Ｖｉｎが入力されるという現象に置き換えて説明するために用いられている。以後、Ｖｉｎについては同じ意味で用いる。
【００２１】
一方、ノイズに着目すると、信号線、つまり、演算増幅器１３の反転入力端子に発生したノイズは、反転入力端子とグランド間の容量、つまり、容量型センサ１１と寄生容量１４との合計容量の影響と受けて増幅される。具体的には、演算増幅器１３の反転入力端子で発生したノイズＶｏｐ＿ｎに対応する出力電圧Ｖｏｕｔ＿ｎは、以下の式で表される。
【００２２】
【数２】
2004184307.tif 000004
【００２３】
このような静電容量検出回路１０は、図９に示された従来の回路に比べ、演算増幅器の非反転入力端子に印加される電圧Ｖｈが直流であること、及び、出力信号を取り出すためのトランスが不要になっていること等により、全体の回路がコンパクト化されている。
【００２４】
ところが、ＳＮ比の点に着目すると、上記数２の式から分かるように、演算増幅器１３の非反転入力端子に発生したノイズは、寄生容量１４の影響を受け、信号よりも大きく増幅されている。具体的には、この静電容量検出回路１０のＳＮ比は以下の通りである。
【００２５】
【数３】
2004184307.tif 000005
【００２６】
以上のように、この静電容量検出回路１０は、図９に示された従来の回路と比べ、回路規模がコンパクト化されたものの、ＳＮ比の点においては、従来の回路と同様の問題を残している。
【００２７】
そこで、本願の発明者らは、この静電容量検出回路１０におけるＳＮ比の向上技術についてさらなる検討と実験を重ねた結果、回路のコンパクト化だけでなく、高いＳＮ比で微小な容量を検出することが可能な静電容量検出回路を着想し、完成させるに至った。
【００２８】
以下、本発明の実施の形態例について、図面を用いて詳細に説明する。
（第１の実施の形態）
図２は、本発明の第１の施の形態における静電容量検出回路２０の回路図である。この静電容量検出回路２０は、容量型センサ２１の静電容量Ｃｓに対応する信号Ｖｏｕｔを出力する検出回路であり、容量型センサ２１と、抵抗２２と、高入力インピーダンス増幅器２３とから構成される。
【００２９】
容量型センサ２１は、検出対象となるコンデンサであり、ここでは、コンデンサマイクロホン等、静電容量Ｃｓの変化を利用して各種物理量を検出するセンサである。この容量型センサ２１は、グランド等の基準電位と高入力インピーダンス増幅器２３の入力端子間に接続されている。
【００３０】
抵抗２２は、１ＧΩ等の高い抵抗値Ｒｈをもつ抵抗である。この抵抗２２は、第１バイアス電圧Ｖｈと高入力インピーダンス増幅器２３の入力端子間に接続され、高入力インピーダンス増幅器２３の入力端子の直流電位（端子２６の電位Ｖｓ）を固定するために用いられている。この第１バイアス電圧Ｖｈは、より大きな振幅の信号出力Ｖｏｕｔを得るために、高入力インピーダンス増幅器２３に供給される電源電圧ＶＤＤの半分の値（１／２・ＶＤＤ）が好ましい。
【００３１】
高入力インピーダンス増幅器２３は、極めて高い入力インピーダンスと極めて低い出力インピーダンスを持つインピーダンス変換器であり、図３（ａ）に示される、オペアンプを用いたボルテージフォロワ２３ａや、図３（ｂ）に示される非反転増幅回路２３ｂ等が含まれる。
【００３２】
図４は、図２に示された静電容量検出回路２０の実際の回路図、つまり、図２に示された静電容量検出回路２０に寄生容量（容量値Ｃｔ）２４と寄生抵抗（抵抗値Ｒｔ）２５とが付加された静電容量検出回路２０ａの回路図である。
【００３３】
寄生容量２４は、高入力インピーダンス増幅器２３の入力端子と基準電位（ここでは、グランド）間に生じる浮遊容量であり、主に、高入力インピーダンス増幅器２３がもつ入力容量である。例えば、高入力インピーダンス増幅器２３がＭＯＳＦＥＴ入力のオペアンプである場合には、寄生容量２４は、ＭＯＳＦＥＴのゲート容量等に相当し、通常、数ｐＦ程度である。
【００３４】
また、寄生抵抗２５は、高入力インピーダンス増幅器２３の入力端子と基準電位（ここでは、グランド）間に生じる浮遊抵抗である。例えば、高入力インピーダンス増幅器２３がＭＯＳＦＥＴ入力のオペアンプである場合には、寄生抵抗２５は、ゲート電極のリーク電流等に起因する抵抗であり、通常、数百ＧΩ程度である。
【００３５】
なお、高入力インピーダンス増幅器２３がＪＦＥＴやバイポーラトランジスタ等を入力段とするオペアンプであっても、ジャンクション容量やリーク電流が存在するため、寄生容量及び寄生抵抗は発生する。また、高入力インピーダンス増幅器２３がオペアンプ等の素子を含む場合には、その入力端子と電源及びグランド間に素子保護用のダイオードが接続され、そのダイオードに起因する寄生容量及び寄生抵抗が発生する。
【００３６】
したがって、本図における寄生容量２４及び寄生抵抗２５は、高入力インピーダンス増幅器２３の入力端子側からその内部を見た時に観測されるものであるといえる。ただし、これらの値は、同種のオペアンプではほぼ一定の値であるが、異種のオペアンプでは異なる値となり得る。寄生容量２４等は、高入力インピーダンス増幅器２３の入力端子を容量計等に接続することにより測定可能である。
【００３７】
以上のように構成された静電容量検出回路２０ａの動作は以下の通りである。まず、容量型センサ２１の容量Ｃｓを、被検出物理量（音など）の変化に拘わらず一定な成分である基準容量Ｃｄと、被検出物理量の変化に応じて変化する成分である変化容量ΔＣとの合計値で表す。つまり、
Ｃｓ＝Ｃｄ＋ΔＣ
と表す。
【００３８】
いま、容量型センサ２１の容量Ｃｓが一定値である（つまり、Ｃｓ＝Ｃｄが成り立つ）場合を考える。この場合には、端子２６の電圧Ｖｓは、
【数４】
2004184307.tif 000006
と表される。ここで、Ｒｔ≫Ｒｈが成り立つとすると、
Ｖｓ＝Ｖｈ
が成り立つ。したがって、端子２６に蓄えられる電荷量Ｑｓは、容量型センサ２１及び寄生容量２４それぞれに蓄えられる電荷の合計となり、
Ｑｓ＝（Ｃｄ＋Ｃｔ）・Ｖｓ＝（Ｃｄ＋Ｃｔ）・Ｖｈ
と表される。
【００３９】
次に、容量型センサ２１の容量Ｃｓが変化している（つまり、Ｃｓ＝Ｃｄ＋ΔＣが成り立つ）場合を考える。この場合には、端子２６に蓄えられる電荷量Ｑｓ’は、
Ｑｓ’＝（Ｃｄ＋ΔＣ＋Ｃｔ）・Ｖｓ’
となる。ここで、電圧Ｖｓ’は容量Ｃｓが変化しているときの端子２６の電圧である。
【００４０】
ところで、端子２６と基準電位（ここでは、グランド）及び第１バイアス電圧Ｖｈ等との間はハイインピーダンスであり、端子２６における電荷が保存されるので、
Ｑｓ＝Ｑｓ’
が成り立つ。よって、上記Ｑｓ及びＱｓ’の式より、電圧Ｖｓ’は、
【数５】
2004184307.tif 000007
となり、変化容量ΔＣに比例する成分を含む。この電圧Ｖｓ’は、高入力インピーダンス増幅器２３に入力され、一定倍されて出力される。したがって、高入力インピーダンス増幅器２３の出力電圧Ｖｏｕｔは、変化容量ΔＣに比例する成分を含む値となる。
【００４１】
次に、この静電容量検出回路２０ａのＳＮ比について考察する。
いま、説明の便宜上、図４に示された静電容量検出回路２０ａを図５に示された静電容量検出回路２０ｂに置き換えて説明する。つまり、容量型センサ２１の容量Ｃｓが変化するという現象を、固定の容量Ｃｓに対して交流信号Ｖｉｎが入力されるという現象に置き換えて説明する。また、高入力インピーダンス増幅器２３の電圧ゲインは１（ボルテージフォロワ等）とする。
【００４２】
すると、信号成分、つまり、高入力インピーダンス増幅器２３の出力電圧Ｖｏｕｔは、以下の式で表される。
【数６】
2004184307.tif 000008
【００４３】
一方、ノイズ成分、つまり、信号線（高入力インピーダンス増幅器２３の入力端子）におけるノイズＶｏｐ＿ｎに対応する出力電圧Ｖｏｕｔ＿ｎは、高入力インピーダンス増幅器２３の電圧ゲインが１であることから、以下の式で表される。
Ｖｏｕｔ＿ｎ＝Ｖｏｐ＿ｎ
よって、ＳＮ比（ｄＢ）は以下の式で表される。
【数７】
2004184307.tif 000009
【００４４】
図６は、この静電容量検出回路２０ｂのＳＮ比と図１に示された検討技術に係る静電容量検出回路１０のＳＮ比とを比較するグラフ、つまり、上記数７に示されるＳＮ比と上記数３に示されるＳＮ比とを比較するグラフである。本図において、縦軸はＳＮ比（ｄＢ）を示し、横軸は寄生容量２４の容量Ｃｔを示す。点線は、図１に示された検討技術に係る静電容量検出回路１０のＳＮ比を示し、実線は、本実施の形態における静電容量検出回路２０ｂのＳＮ比を示す（提案技術）。なお、Ｖｉｎ＝１、Ｃｓ＝２ｐＦ、Ｃｆ＝２ｐＦ、Ｖｏｐ＿ｎ＝−１００ｄＢＶ（１０μＶ）としている。
【００４５】
このグラフから分かるように、本実施の形態における静電容量検出回路２０ｂは、検討技術に係る静電容量検出回路１０に比べ、ＳＮ比が向上されている。これは、容量型センサ２１を、信号線を介して演算増幅器の非反転入力端子に接続することで、反転入力端子に接続した場合に比べ、信号線に発生したノイズが演算増幅器によって増幅されてしまうことが回避されるためである。
【００４６】
このように、図９に示された従来の回路と比較し、本実施の形態における静電容量検出回路２０、２０ａ、２０ｂでは、演算増幅器の帰還路にコンデンサを挿入するのではなく、演算増幅器等が元来有する寄生容量が積極的に利用され、回路のコンパクト化とＳＮ比の向上が実現されていることが分かる。
【００４７】
（第２の実施の形態）
次に、本発明に係る第２の実施の形態における静電容量検出回路について説明する。
【００４８】
図７は、本発明の第２の実施の形態における静電容量検出回路３０の回路図である。この静電容量検出回路３０は、容量型センサ２１の静電容量Ｃｓに対応する信号Ｖｏｕｔを出力する検出回路であり、第１の実施の形態における静電容量検出回路２０に抵抗３１とカップリング用のコンデンサ３２とが付加された構成を備える。なお、第１の実施の形態と同一の構成要素については同一の符号を付し、その説明を省略する。
【００４９】
抵抗３１は、１ＧΩ等の高い抵抗値Ｒｅをもつ抵抗である。この抵抗３１は、第２バイアス電圧Ｖｂと容量型センサ２１の一端（端子３７）との間に接続され、容量型センサ２１に直流電圧を印加するために用いられている。第２バイアス電圧Ｖｂは、第１バイアス電圧Ｖｈとは独立した電圧に設定することができ、例えば、高入力インピーダンス増幅器２３に供給される電源電圧ＶＤＤに設定しておく。
【００５０】
コンデンサ３２は、端子３７と端子３８（抵抗２２と高入力インピーダンス増幅器２３の入力端子との接続点）との間に挿入して接続され、端子３７の電圧Ｖｓの交流分だけを高入力インピーダンス増幅器２３に入力させるためのカップリングコンデンサである。
【００５１】
図８は、図７に示された静電容量検出回路３０の実際の回路図、つまり、図７に示された静電容量検出回路３０に第１寄生容量（容量値Ｃｉ）３３と第１寄生抵抗（抵抗値Ｒｉ）３４と第２寄生容量（容量値Ｃｇ）３５と第２寄生抵抗（抵抗値Ｒｇ）３６とが付加された静電容量検出回路３０ａの回路図である。
【００５２】
第１寄生容量３３は、端子３７と基準電位（ここでは、グランド）間に生じる浮遊容量であり、例えば、本静電容量検出回路３０ａのうちの容量型センサ２１を除く部分をＩＣ化した場合における端子３７と電源電圧及びグランド間に付加される素子保護用ダイオード等に起因して発生する容量である。
【００５３】
同様に、第１寄生抵抗３４は、端子３７と基準電位（ここでは、グランド）間に生じる浮遊抵抗であり、例えば、上述の素子保護用ダイオード等に起因して発生する抵抗である。
【００５４】
以上のように構成された静電容量検出回路３０ａの動作は以下の通りである。まず、容量型センサ２１の容量Ｃｓを、被検出物理量（音など）の変化に拘わらず一定な成分である基準容量Ｃｄと、被検出物理量の変化に応じて変化する成分である変化容量ΔＣとの合計値で表す。つまり、
Ｃｓ＝Ｃｄ＋ΔＣ
と表す。
【００５５】
いま、容量型センサ２１の容量Ｃｓが一定値である（つまり、Ｃｓ＝Ｃｄが成り立つ）場合を考える。この場合には、端子３７の電圧Ｖｓ及び端子３８の電圧Ｖｇは、それぞれ、
【数８】
2004184307.tif 000010
と表される。ここで、Ｒｉ≫Ｒｅ、Ｒｇ≫Ｒｈが成り立つとすると、
Ｖｓ＝Ｖｂ
Ｖｇ＝Ｖｈ
が成り立つ。したがって、端子３７及び端子３８に蓄えられる電荷量Ｑｓ及びＱｇは、それぞれ、
2004184307.tif 000011
となる。
【００５６】
次に、容量型センサ２１の容量Ｃｓが変化している（つまり、Ｃｓ＝Ｃｄ＋ΔＣが成り立つ）場合を考える。この場合には、端子３７及び端子３８に蓄えられる電荷量Ｑｓ’は、それぞれ、
Ｑｓ’＝（Ｃｄ＋ΔＣ＋Ｃｉ＋Ｃｅ）・Ｖｓ’−Ｃｅ・Ｖｇ’
Ｑｇ’＝（Ｃｅ＋Ｃｇ）・Ｖｇ’−Ｃｅ・Ｖｓ’
となる。ここで、電圧Ｖｓ’及び電圧Ｖｇ’は、それぞれ、容量Ｃｓが変化しているときの端子３７及び端子３８の電圧である。
【００５７】
ところで、端子３７と基準電位（ここでは、グランド）及び第２バイアス電圧Ｖｂとの間はハイインピーダンスであり、同様に、端子３８と基準電位（ここでは、グランド）及び第１バイアス電圧Ｖｈとの間はハイインピーダンスであり、端子３７及び端子３８における電荷が保存されるので、
Ｑｓ＝Ｑｓ’
Ｑｇ＝Ｑｇ’
が成り立つ。よって、上記Ｑｓ及びＱｓ’、Ｑｇ及びＱｇ’の式より、電圧Ｖｇ’をＶｈとＶｂで表すと、
【数９】
2004184307.tif 000012
となり、特に、ΔＣ≪Ｃｄのときには、
【数１０】
2004184307.tif 000013
と近似でき、電圧Ｖｇ’は変化容量ΔＣに比例する成分を含む。この電圧Ｖｇ’は、高入力インピーダンス増幅器２３に入力され、一定倍されて出力される。したがって、高入力インピーダンス増幅器２３の出力電圧Ｖｏｕｔは、変化容量ΔＣに比例する成分を含む値となる。
【００５８】
また、この式から、第２バイアス電圧Ｖｂを大きくするほど、変化容量ΔＣに対する感度が上がることが分かる。つまり、この静電容量検出回路３０ａでは、第２バイアス電圧Ｖｂの値によって検出感度を大きくする等の調整が可能となる。
【００５９】
なお、この静電容量検出回路３０ａのＳＮ比については、第１の実施の形態における静電容量検出回路と同様のことが言える。
つまり、ノイズ成分については、高入力インピーダンス増幅器２３による増幅が回避される。高入力インピーダンス増幅器２３がボルテージフォロワ等である場合には、信号線（高入力インピーダンス増幅器２３の入力端子）におけるノイズＶｏｐ＿ｎに対応する出力電圧Ｖｏｕｔ＿ｎは、高入力インピーダンス増幅器２３の電圧ゲインが１であることから、以下の式で表される。
【００６０】
Ｖｏｕｔ＿ｎ＝Ｖｏｐ＿ｎ
よって、本実施の形態における静電容量検出回路３０ａは、検討技術に係る静電容量検出回路１０に比べ、ＳＮ比が向上される。つまり、図９に示された従来の回路と比較し、本実施の形態における静電容量検出回路３０、３０ａでは、演算増幅器の帰還路にコンデンサを挿入するのではなく、演算増幅器等が元来有する寄生容量が積極的に利用され、回路のコンパクト化とＳＮ比の向上が実現されていることが分かる。
【００６１】
以上、本発明に係る静電容量検出回路について、実施の形態に基づいて説明したが、本発明はこれらの実施の形態に限定されるものではない。
本発明では、寄生容量の値と被検出コンデンサ（容量型センサ２１）の容量値との関係においては、いずれが大きくても、また、互いに値が大きく異なっていても、本発明を適用することができる。経験的には、請求項に記載された寄生容量の値は、被検出コンデンサの値と同等レベル以下であることが好ましい。たとえば、容量型センサ２１の値が１０ｐＦ程度の場合であって、寄生容量は元より小さい方が感度は良くなるが、寄生容量が５〜１３ｐＦ程度と容量型センサの容量値と同レベルまで大きくなっても高いＳＮ比を得ることができる。
【００６２】
また、例えば、上記実施の形態では、静電容量検出回路の検出対象となる容量型センサ２１は、コンデンサマイクロホン等であったが、これだけに限られず、加速度センサ、地震計、圧力センサ、変位センサ、変位計、近接センサ、タッチセンサ、イオンセンサ、湿度センサ、雨滴センサ、雪センサ、雷センサ、位置合わせセンサ、接触不良センサ、形状センサ、終点検出センサ、振動センサ、超音波センサ、角速度センサ、液量センサ、ガスセンサ、赤外線センサ、放射線センサ、水位計、凍結センサ、水分計、振動計、帯電センサ、プリント基板検査機等の公知の容量型センサなど、静電容量の変化を利用して各種物理量を検出する全てのトランスデューサ（デバイス）が含まれる。
【００６３】
また、上記実施の形態では、寄生容量及び寄生抵抗は、オペアンプの入力段や保護回路等に起因する容量及び抵抗であったが、配線パターンや電極、信号線等と基準電位（グランドや電源等）との間に存在する浮遊容量及びリーク電流に起因する浮遊抵抗であってもよい。
【００６４】
【発明の効果】
以上の説明から明らかなように、本発明によって、高入力インピーダンス増幅器が有する浮遊容量を利用した被検出コンデンサの静電容量（変化容量）の検出が可能となり、必要な部品が削減され、回路規模がコンパクト化され、高いＳＮ比が得られる。
【００６５】
また、本発明によって、高入力インピーダンス増幅器、信号線、信号線に付加される保護回路等が有する浮遊容量を利用した被検出コンデンサの静電容量（変化容量）の検出が可能となり、必要な部品が削減され、回路規模がコンパクト化され、高いＳＮ比が得られる。
【００６６】
さらに、本発明によって、被検出コンデンサの変化容量に対する検出感度を大きくすることができる。したがって、携帯電話機等の軽量・小型の電子機器に備えられるコンデンサマイク等の容量型センサの微小容量の検出回路として好適であり、その実用的価値は極めて高い。
【図面の簡単な説明】
【図１】本発明の検討技術に係る静電容量検出回路の回路図である。
【図２】本発明の第１の施の形態における静電容量検出回路の回路図である。
【図３】図における高入力インピーダンス増幅器の具体例を示す回路図である。
【図４】図２に示された静電容量検出回路に寄生容量と寄生抵抗とが付加された回路図である。
【図５】図４に示された静電容量検出回路の動作を説明するための等価回路図である。
【図６】図５に示された静電容量検出回路のＳＮ比と図１に示された検討技術に係る静電容量検出回路のＳＮ比とを比較するグラフである。
【図７】本発明の第２の施の形態における静電容量検出回路の回路図である。
【図８】図７に示された静電容量検出回路の動作を説明するための等価回路図である。
【図９】従来の静電容量検出回路の回路図である。
【符号の説明】
２０、２０ａ、２０ｂ    静電容量検出回路
２１    容量型センサ
２２    抵抗
２３    高入力インピーダンス増幅器
２３ａ  ボルテージフォロワ
２３ｂ  非反転増幅回路
２４    寄生容量
２５    寄生抵抗
２６    端子
３０、３０ａ    静電容量検出回路
３１    抵抗
３２    コンデンサ
３３    第１寄生容量
３４    第１寄生抵抗
３５    第２寄生容量
３６    第２寄生抵抗
３７、３８    端子
【図１】
2004184307.tif 000014
【図２】
2004184307.tif 000015
【図３】
2004184307.tif 000016
【図４】
2004184307.tif 000017
【図５】
2004184307.tif 000018
【図６】
2004184307.tif 000019
【図７】
2004184307.tif 000020
【図８】
2004184307.tif 000021
【図９】
2004184307.tif 000022