(57)【要約】【課題】良質な歪みＳｉ層を形成できる、より転位が少なく、かつ歪み緩和されたＳｉＣエピタキシャル層を有する歪みシリコン基板ウエハを製造する方法を提供する。【解決手段】移設側基板１１として高濃度ボロン添加Ｐ＋型シリコン基板を用い、その表層に多孔質シリコン層１２を形成する工程と、その表面にＳｉＣエピタキシャル層１３を形成する工程と、被移設側基板１５としてシリコン基板を用い、少なくとも一方の基板の表層に酸化膜層１４を形成する工程と、前記工程の後、前記被移設側基板と移設側基板とを酸化膜層を介して貼り合わせ、熱処理する工程と、前記貼り合わされた基板を分離し、被移設側基板のシリコン基板をエッチング処理して、露出したＳｉＣエピタキシャル層１３の表面上に、歪みシリコン層１６を形成する工程とを含む。【選択図】      図１
2004349315.tif 000002
【特許請求の範囲】
【請求項１】
酸化膜層、ＳｉＣエピタキシャル層、格子歪みを有するシリコン層がシリコン基板上に順次形成されている歪みＳＯＩ基板ウエハを、貼り合わせエッチバック法で製造する方法において、
移設側基板として高濃度ボロン添加Ｐ＋型シリコン基板を用い、その表層に多孔質シリコン層を形成する工程と、
その表面にＳｉＣエピタキシャル層を形成する工程と、
被移設側基板としてシリコン基板を用い、少なくとも一方の基板の表層に酸化膜層を形成する工程と、
前記工程の後、前記被移設側基板と移設側基板とを酸化膜層を介して貼り合わせ、熱処理する工程と、
前記貼り合わされた基板を分離し、被移設側基板のシリコン基板をエッチング処理して、露出したＳｉＣエピタキシャル層の表面上に、歪みシリコン層を形成する工程と
を含むことを特徴とする歪みＳＯＩ基板ウエハの製造方法。
【請求項２】
前記ＳｉＣエピタキシャル層の厚さが５０〜５００ｎｍの範囲にあることを特徴とする請求項１に記載された歪みＳＯＩ基板ウエハの製造方法。
【請求項３】
前記移設側ウエハの多孔質Ｓｉ層上に厚さ１０ｎｍ以下の酸化層を形成し、該形成された酸化層上に前記ＳｉＣエピタキシャル層を形成することを特徴とする請求項１乃至請求項２のいずれかに記載された歪みＳＯＩ基板ウエハの製造方法。
【請求項４】
前記ＳｉＣエピタキシャル層のＣ原子濃度比が０．０１以上であることを特徴とする請求項１乃至請求項３のいずれかに記載された歪みＳＯＩ基板ウエハの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、歪みＳＯＩ基板ウエハの製造方法に関し、より詳細には、従来よりも貫通転位及び欠陥密度が低い歪みＳＯＩ基板ウエハを製造する方法に関する。
【０００２】
【従来の技術】
近年、高速かつ低消費電力の半導体デバイスに対する要望が益々強くなってきているが、デバイスの大幅なスケールレダクション、即ち、素子寸法の大幅縮小化、微細化によるデバイス性能の更なる向上は、既に、物理的に限界が見え始めてきている。
このため、高速、低消費電力デバイスを形成するための基板として歪みシリコン層を有する半導体基板が注目されるようになり、特に、シリコン基板上に、シリコン・ゲルマニウム層（以下、ＳｉＧｅ層という）層を介して、シリコンをエピタキシャル成長させた歪みシリコン層（以下、歪みＳｉ層という）をチャンネル領域に用いた高速デバイスが提案、注目されている。
【０００３】
この歪みＳｉ層は、シリコンに比べ格子定数が大きいＳｉＧｅ層により引っ張り歪みが生じている。この歪みによりＳｉのバンド構造が変化し、縮退が解けてキャリア移動度が高まる。従って、この歪みＳｉ層をチャンネル領域に用いることにより、バルクＳｉを用いた際の１．５倍以上のキャリア高速化が可能となる。
【０００４】
従来、シリコン基板上の半導体層の形成には、通称ＥＬＴＲＡＮ（Ｅｐｉｔａｘｉａｌ  Ｌａｙｅｒ  ＴＲＡＮｓｆｅｒ）と呼ばれるＳＯＩウエハ製造法の応用手法が一般に用いられている。
このＥＬＴＲＡＮ法は、原理的には「貼り合わせエッチバック法」の範疇に属するものであり、この方法について、図５に基づいて説明する。
移設側基板１上に多孔質シリコン層（以下、多孔質Ｓｉ層という）２を形成し（図５（ａ）参照）、該形成された多孔質Ｓｉ層２上にシリコン層（以下、Ｓｉ層という）３をエピタキシャル成長させる。更に、その上部のみを酸化する等により該Ｓｉ層３の上部にＳｉＯ２層４を形成する（図５（ｂ）参照）。
その後、被移設側基板５に貼り合わせる（図５（ｃ）参照）。そして、この貼り合わせ体を多孔質Ｓｉ層２部分で分割した後、被移設側基板５に移設された多孔質Ｓｉ層２の一部をエッチング処理する（図５（ｄ）参照）。
なお、最終ＳＯＩ層表面を高温水素処理する（図５（ｅ））することにより、ＳＯＩ基板ウエハが形成される。
【０００５】
このＥＬＴＲＡＮ法を応用して、歪みシリコン基板であるＳＧＯＩ（ＳｉＧｅ  ｏｎ  ＳＯＩ）ウエハを作製する場合には、多孔質Ｓｉ層の上にキャリア移動度向上に必要な緩和ＳｉＧｅ層（Ｇｅ原子比率３０％以上）をエピタキシャル成長させる。
しかし、ＳｉとＧｅの間には格子定数に約４．２％の差異があるため、通常状態でそのままエピタキシャル成長させた場合は、勿論、例えエピタキシャル前に多孔質Ｓｉ表面を酸化したり、更に高温アニールしても、エピタキシャル成長中に貫通転位や積層欠陥が多発し、良好なエピタキシャル成長膜を得ることはできなかった。
【０００６】
この問題を改善する試みも提案されており、例えば、ＳｉＧｅ層における厚さ方向にＧｅ濃度の勾配をつけてエピタキシャル成長させ、格子定数差異による歪みの大きさを転位発生の許容限度内に緩和する方法が提案されている。
また、同様な発想からの提案として、特許文献１及び２には、ＳｉＧｅ層を多段層に形成し、各段層のＧｅ濃度を段階的変化させて格子不整合による転位の多発を抑制する発明が開示されている。
【０００７】
しかしながら、このような方法によってもＧｅ濃度比を０．３以上にしようとすると、濃度勾配が急峻となってやはり転位発生を充分に満足する程度には抑制できない。
これを回避するように形成した歪緩和ＳｉＧｅ層の厚さは約３μｍに達し、このために、生産効率が悪いだけでなく、ＳｉＧｅ層表面にクロスハッチ模様の凹凸が形成されてしまうというた新たな不都合をも招来する。
更に、特許文献３には、前記シリコン・ゲルマニウム（ＳｉＧｅ）層に替えてシリコン・ゲルマニウム・炭素（ＳｉＧｅＣ）層をエピタキシャル成長させ、これを更に熱処理して層中にＳｉＣ微結晶相を析出させた緩和バッファ層上に歪みＳｉ層を形成することが提案されている。
【０００８】
【特許文献１】
特開２００３−７８１１６号公報（請求項１）
【０００９】
【特許文献２】
特開２００３−７８１１８号公報（第４頁第５欄２０行〜第６欄第２８行）
【００１０】
【特許文献３】
特開２００１−２７４０９０号公報（請求項１）
【００１１】
【発明が解決しようとする課題】
上述したとおり、従来の技術では、例えＳｉＧｅ層のエピタキシャル前に多孔質Ｓｉ表面を酸化したり、更に高温アニールしても、エピタキシャル成長中に積層欠陥の発生を抑制することができなかった。
更に、Ｇｅ濃度に傾斜をつけてエピタキシャル成長させたとしても、貫通転位が発生し、また、ＳｉＧｅ層表面にクロスハッチ模様の凹凸が形成されてしまう不都合を回避することができない。
【００１２】
また、エピタキシャル成長ＳｉＧｅＣ層を熱処理してＳｉＣ微結晶を析出させたものは、適正に調製された場合は薄くて欠陥密度が低い緩和バッファ層とすることが可能であるが、形成の工程、操作が煩雑で、処理条件の適正化が困難なため生産性やコスト増等、実用化の点で問題を有する。
【００１３】
このように現在も、歪みＳＯＩ基板ウエハにおいて、エピタキシャル成長層の積層欠陥及び貫通転位の発生を抑止し、良質な歪みＳｉ層を有するＳＯＩウエハを効率良く、かつ低コストで製造できる有効な方法の出現が強く求められている。
【００１４】
本発明は、上記事情に鑑みてなされたものであり、良質な歪みＳｉ層を形成できる、より転位が少なくかつ歪み緩和されたＳｉＣエピタキシャル層と歪みシリコン基板ウエハを有する歪みＳＯＩ基板ウエハの製造方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】
上記目的を達成するためになされた歪みＳＯＩ基板ウエハの製造方法は、酸化膜層、ＳｉＣエピタキシャル層、格子歪みを有するシリコン層がシリコン基板上に順次形成されている歪みＳＯＩ基板ウエハを、貼り合わせエッチバック法で製造する方法において、移設側基板として高濃度ボロン添加Ｐ＋型シリコン基板を用い、その表層に多孔質シリコン層を形成する工程と、その表面にＳｉＣエピタキシャル層を形成する工程と、被移設側基板としてシリコン基板を用い、少なくとも一方の基板の表層に酸化膜層を形成する工程と、前記工程の後、前記被移設側基板と移設側基板とを酸化膜層を介して貼り合わせ、熱処理する工程と、前記貼り合わされた基板を分離し、被移設側基板のシリコン基板をエッチング処理して、露出したＳｉＣエピタキシャル層の表面上に、歪みシリコン層を形成する工程とを含むことを特徴とする。
【００１６】
本発明の歪みＳＯＩ基板ウエハの製造方法は、貼り合わせに用いる移設側基板の表面平滑化した多孔質Ｓｉ層上に、従来のＳｉＧｅ層に替えてＳｉＣエピタキシャル層を形成した点が構成上の顕著な特徴である。
【００１７】
多孔質Ｓｉ層上にＳｉＣ（例えば、組成がＳｉ１−ＸＣＸ；ｘ≦０．０２）をエピタキシャル成長させた場合、発生した貫通転位や積層欠陥等は該ＳｉＣエピタキシャル層の成長方向には伝播せず、多孔質Ｓｉ層とＳｉＣエピタキシャル層との界面に沿う方向に伝播する。
このため、ＳｉＣエピタキシャル表層中には貫通転位や積層欠陥がほとんどなく、歪み緩和され、かつ平滑表面を有するＳｉＣエピタキシャル層となる。
【００１８】
ここで、前記ＳｉＣエピタキシャル層の厚さが５０〜５００ｎｍの範囲にあることが上記転位、欠陥密度の低減の観点から好ましい。
また、前記貼り合わされた基板を、ウォータジェットで分離し、分離後の被移設側基板に残存する多孔質シリコンをエッチング除去し、表面に歪み緩和したＳｉＣエピタキシャル層を露出させ、その表面上に歪みシリコン層を形成することが好ましい。
【００１９】
更に、前記移設側ウエハの多孔質Ｓｉ層上に厚さ１０ｎｍ以下の酸化層を形成し、該形成された酸化層上に前記ＳｉＣエピタキシャル層を形成することがより好ましい。
また、前記ＳｉＣエピタキシャル層のＣ原子濃度比が０．０２以下であることが、該層上に成長させるＳｉ層に適度な大きさの格子歪みを付与できる観点から好ましい。特に、ＳｉＣエピタキシャル層のＣ原子濃度比が０．０１〜０．０２であることがその層上に成長させるＳｉ層の適度な歪み形成（最終的にはそこに形成されるデバイスのキャリア移動度等の性能に関係する）の観点から好ましい。
【００２０】
【発明の実施の形態】
以下に、本発明にかかる歪みＳＯＩ基板ウエハの製造方法について、図１乃至図３に基づいて詳細に説明する。
本発明の方法において、貼り合わせエッチバックに用いる移設用基板としては高濃度ボロン添加Ｐ＋型シリコン基板１１の表面に多孔質Ｓｉ層１２を形成したものが用いられ、この多孔質Ｓｉ層１２を形成する工程（図１（ａ）参照）は、図５（ａ）に示したＥＬＴＲＡＮプロセスと同じである。
【００２１】
上記多孔質Ｓｉ層１２を有する移設側基板１１の作製に用いるシリコン基板としては、例えば、チョクラルスキー法（ＣＺ）で引き上げられた単結晶インゴットから切り出されたＰ型ボロンドープ基板で、方位（１００）、抵抗率０．００５〜０．０５Ωｃｍ、初期酸素濃度１５×１０１７ａｔｏｍｓ／ｃｍ３以下等の仕様のＳｉプライム基板が好適に用いられる。勿論、ＣＺ以外の基板、例えば、ＦＺ基板等も用いることができる。
【００２２】
この基板１１の表層を例えば陽極化成法等で多孔質化することにより厚さ１μｍ程度の多孔質Ｓｉ層１２を形成する。
陽極化成法は、典型的には白金電極対を有する化成槽にフッ化水素（ＨＦ）を含む化成液を満たし、該電極対間に上記シリコン基板を配置し、電極対間に電流を流すことにより行われる。
この多孔質Ｓｉ層１２は脆弱な構造の層であって、後に説明するように基板を貼り合わせた後、ウォータジェット等で分割・分離する分離層として機能する。
【００２３】
従って、この多孔質Ｓｉ層１２は、本発明を説明するための移設側基板１１の積層構成図である図２にも示されているように、陽極化成法での層形成の際に化成液を交換するまたは電流を制御する等により、互いに多孔度の異なる２層態様に構成されても良い。
例えば、シリコン基板面上に第１の多孔質層２ａ、そして、その上に該第１多孔質層２ａよりも多孔度の低い第２の多孔質層２ｂを形成することができる。
【００２４】
次いで、この多孔質Ｓｉ層が形成された基板を熱処理し、該多孔質Ｓｉ層表面を平滑化する。
熱処理は、例えば、Ｈｅ、Ａｒ等の不活性ガス中で、または真空中で１０００℃〜１２００℃で行うことができる。
または、例えばＳｉＨ４、ＳｉＨ２Ｃｌ２等のＳｉ系ガスを水素ガスと共に供給しながら、または電子ビーム等で気化させたＳｉ元素を供給しながら熱処理しても良い。
【００２５】
次に、図１（ｂ）、図２に示すように、前記表面平滑化された多孔質Ｓｉ層（２）の面上に、貫通転位や積層欠陥を層成長方向へ伝播させず、しかも、多結晶化ＳｉＣが成長せず、かつ歪み緩和が充分になされるＳｉＣエピタキシャル層１３を形成する。
バルク結晶では、Ｓｉ結晶の格子定数はＳｉＣの格子定数より大きく、このため両者の界面近傍では歪み（ＳｉＣ側は面内方向引っ張り歪み）が生じると予測されるが、上記多孔質Ｓｉはスポンジ状であるため、バルク結晶に比べて格段に柔軟性が高く、界面近傍でほとんど歪みを吸収して緩和してしまう。
【００２６】
ＳｉＣエピタキシャル層１３の層厚さは、具体的には、５０〜５００ｎｍの範囲、より好ましくは１００〜３００ｎｍの範囲にある。
この範囲の層厚さにＳｉＣエピタキシャル層１３を成長させると、該エピタキシャル成長中に発生した転位等の結晶欠陥はＳｉＣエピタキシャル層１３の成長方向に伝播するよりも、多孔質Ｓｉ層との界面に沿って伝播する。
この原因は未だ充分に解明された訳ではないが、この厚さ範囲のＳｉＣエピタキシャル層１３内では後者の伝播の方が成長方向への伝播よりもエネルギー的に安定であるためと推測される。
【００２７】
ＳｉＣエピタキシャル層１３の層厚さが５０ｎｍを下回ると薄すぎるため上記成長方向への伝播を抑制する効果が充分でなくなり、一方５００ｎｍを越えるとエピタキシャル成長ができず、多結晶が層中に生成してしまう。
尚、前記多孔質Ｓｉ層１２に直接ＳｉＣエピタキシャル層１３を形成させる替わりに、該多孔質Ｓｉ層１２上に厚さ１０ｎｍ以下の極薄い酸化層を形成し、該形成された薄膜の酸化層上にＳｉＣエピタキシャル層１３を形成しても良い。
形成されるＳｉＣエピタキシャル層１３のＣ原子濃度比、即ち、組成式Ｓｉ１−ｘＣｘにおけるｘは、０．０２またはそれ以下、特に０．０１〜０．０２であることがその層上に成長させるＳｉ層の適度な歪み形成（最終的にはそこに形成されるデバイスのキャリア移動度等の性能に関係する）の観点から好ましい。
【００２８】
上記ＳｉＣエピタキシャル層１３の成長は、例えば、ランプ加熱によるＣＶＤ法、超高真空中でのＣＶＤ法（ＵＨＶ−ＣＶＤ）等の気相エピタキシャル成長法や分子線エピタキシャル成長法（ＭＢＥ）等で行うことができる。
成長条件は、成長させるべきＳｉＣエピタキシャル層１３のＳｉ：Ｃ比や、膜厚、用いる成長方法、装置等により夫々異なり適宜設定されるが、例えば、ＵＨＶ−ＣＶＤ法の場合の一例を示すと、下記のようになる。
キャリアガス：Ｈ２、原料ガス：ジシラン（Ｓｉ２Ｈ６）とメチルシラン（ＳｉＣＨ６）、チャンバ真空度：１〜５×１０−３Ｔｏｒｒ、温度：５５０〜６５０℃、成長速度０．５〜９．０ｎｍ／分。
【００２９】
一方、図１（ｃ）に示すように、上記とは別に貼り合わせ用の被移設側基板１５として、単結晶シリコン基板面上に、例えば、ＣＶＤ法等で成長させた厚さ５０〜２００ｎｍ程度の酸化膜層１４を有する単結晶シリコン基板を用意する。
この酸化膜層が形成された被移設側基板１５と前記ＳｉＣエピタキシャル層１３が積層された移設側基板１１とを、酸化膜層１４の面とＳｉＣエピタキシャル層１３面とを対面させて貼り合せる。
この場合において、被移設側基板１５に酸化膜層１４を形成する替わりに前記移設側基板１１のＳｉＣエピタキシャル層１３面上に、前記とほぼ同じ厚さのＳｉ酸化膜を成長させる等により形成し、これらを前記同様に貼り合わせても良く、また移設側基板１１および被移設側基板１５の両者にＳｉ酸化膜を形成しそれら同士を貼り合わせても良い。
【００３０】
次いで、該貼り合わせ体を、例えばウォータジェット等により、前記多孔質Ｓｉ層１２部分で分割し、ＳｉＣエピタキシャル層１３等を移設側基板１１から被移設側基板１５に移設する（図１（ｄ）参照）。
その後、被移設側基板１５に残存する多孔質Ｓｉ層１２の一部をエッチング除去し、前記ＳｉＣエピタキシャル層１３を表面に露出させる。
前記移設側基板１１，被移設側基板１５の貼り合わせ体の分割、分離は必ずしもウォータジェット等、液体、気体などを利用する分離方法に限定されるものではなく、引っ張り、圧縮、剪断等の応力を利用した分離方法でも良く、またこれらを併用しても良い。
【００３１】
本発明の方法においては、上記ＳｉＣエピタキシャル層１３が移設され、エッチング処理により該層が表面露出した被移設側基板１５の該表面部を高温水素熱処理（Ｈ２気流中８５０〜１２００℃、圧力１０〜７６０Ｔｏｒｒ程度）して平滑化することが好ましい。
このようにして得られた被移設側基板１５のＳｉＣエピタキシャル層１３の表面上に、例えば、ＣＶＤ法等により単結晶Ｓｉをエピ成長させる（図１（ｅ）参照）。
このようにして形成される単結晶Ｓｉ層は、その下層のＳｉＣエピタキシャル層１３と格子定数が異なるため歪みＳｉ層１６となる。
【００３２】
この本発明の方法で形成された歪みＳｉ層１６は、Ｓｉ結晶の格子定数より小さい格子定数を有するＳｉＣエピタキシャル層１３の面上に形成されるため、従来の例えばＳｉＧｅ混晶層上に形成された面内引っ張り歪みを有するＳｉ層とは異なり、面内圧縮歪みを有する。
上記ＣＶＤ法による歪みＳｉ層１６の単結晶Ｓｉの成長条件の一例を示すと次の通りである。
キャリアガス：Ｈ２、原料ガス：ＳｉＨ２Ｃｌ２又はＳｉＨ４、チャンバ圧：１０〜７６０Ｔｏｒｒ、温度：６５０〜１０００℃。
このようにして本発明の方法で得られた歪みＳＯＩ基板ウエハの構造を図３に層構成断面図として示した。
【００３３】
【実施例】
「実施例、比較例」
シリコン基板として、ＣＺ法−Ｐ型（ボロン）のシリコン基板で方位（１００）、抵抗率０．０１Ωｃｍ、初期酸素濃度１５×１０１７ａｔｏｍｓ／ｃｍ３のものを用い、この基板表面に陽極化成法により多孔質Ｓｉ層を形成した（移設側基板）。
その上に、ＣＶＤ法で夫々厚さの異なるＳｉＣエピタキシャル層を、５０ｎｍから１０００ｎｍ迄の範囲に８点成長させた。
【００３４】
一方、被移設側基板に用いる単結晶シリコン基板にＣＶＤ法で厚さ５０ｎｍの酸化膜層を成長させた。
そしてこれとＳｉＣエピタキシャル層が積層された移設側基板を貼り合わせ熱処理した。
その後で、ウォータジェットで貼り合わせ体を多孔質層で分離し、被移設側基板の表面に残存する多孔質Ｓｉ等をエッチング除去した後に、表面を高温水素処理して平滑化した。
【００３５】
図４に上記８点の試料のＳｉＣエピタキシャル層の厚さごとのＳｉＣエピタキシャル層内の貫通転位密度を示す。
図４から、ＳｉＣエピタキシャル層の厚さが５０ｎｍ未満では、転位が多孔質Ｓｉ層とＳｉＣエピタキシャル層との界面のみの伝播にならず、ＳｉＣエピタキシャル層の貫通転位密度が１．０×１０５／ｃｍ２近い高い値となるが、層厚が増すにしたがい急激に低下することがわかる。
そして、層厚さを１００ｎｍ以上とすることで充分低い転位密度が得られる。
【００３６】
一方、厚さが５００ｎｍを越えると、多結晶成長が見られ、転位密度は逆に高くなることもわかる。
【００３７】
以上詳述した通り、本発明にかかる方法で作製された歪みＳＯＩ基板ウエハは、ＳｉＣエピタキシャル層中に貫通転位等の転位密度が極めて低く、充分に歪み緩和されているためその上に形成された歪みシリコン単結晶層も良質である。
従って、本発明にかかる方法で作製された歪みＳＯＩ基板ウエハは、極めて高い高速性能が求められる次世代や次次世代のＬＳＩや個別半導体デバイスの形成用基板として充分好適に用いることができる。
【００３８】
【発明の効果】
本発明によれば、より転位が少なくかつ歪み緩和されたＳｉＣエピタキシャル層を有する歪みＳＯＩ基板ウエハを製造する製造方法を得ることができる。
【図面の簡単な説明】
【図１】図１は、本発明の一実施形態の製造方法を示すブロック工程図である。
【図２】図２は、本発明の一実施形態を説明するための移設側基板の概略断面図である。
【図３】図３は、本発明の一実施形態で得られた歪みＳＯＩ基板ウエハの概略断面図である。
【図４】図４は、実施例・比較例における試料ＳＯＩ基板（８点）のＳｉＣエピタキシャル層の厚さごとのＳｉＣエピタキシャル層貫通転位密度を示す線図である。
【図５】図５は、ＥＬＴＬＡＮの製造プロセスを説明するためのブロック工程図である。
【符号の説明】
１１    移設側基板
１２    多孔質Ｓｉ層
１２ａ  多孔質Ｓｉ層（多孔度高）
１２ｂ  多孔質Ｓｉ層（多孔度低）
１３    ＳｉＣエピタキシャル層
１４    酸化膜層
１５    被移設側基板
１６    歪みＳｉ層
【図１】
2004349315.tif 000003
【図２】
2004349315.tif 000004
【図３】
2004349315.tif 000005
【図４】
2004349315.tif 000006
【図５】
2004349315.tif 000007