(57)【要約】【課題】  部品実装する場合の製造条件を、低価格且つ短期間に検討することを可能とする実装検討用プリント基板を提供すること。【解決手段】  基板（Ｐ）と、基板（Ｐ）の周縁部分に配置されたスルーホール（ｈ）と、スルーホール（ｈ）の周りの円形ランドと、ＢＧＡ実装部（ＩＣ１〜ＩＣ３）と、ＱＦＰ実装部（ＩＣ１１〜ＩＣ１５）、トランジスタ実装部（ＴＲ１、ＴＲ２）、抵抗実装部（Ｒ１〜Ｒ４）、及びコンデンサ実装部（Ｃ１〜Ｃ４）と、ソルダレジストとを備え、スルーホール（ｈ）の周りの円形部分にはソルダレジストが形成されず、スルーホール（ｈ）の直径である第１直径が、複数の値を有し、円形ランドの直径である第２直径が、第１直径の値毎に複数の値を有し、スルーホール（ｈ）の周りのソルダレジストが形成されない円形部分の直径である第３直径が、第２直径の値毎に複数の値を有する。【選択図】  図１
0003115771.tif 000002
【実用新案登録請求の範囲】
【請求項１】
基板と、
前記基板の中央付近に長方形領域を残すように、前記基板の周縁部分に配置された複数のスルーホールと、
各々の前記スルーホールの周りの前記基板の両面上に形成された円形のランドと、
前記基板の一方の面に配置されたＢＧＡタイプのＩＣを実装可能な複数のＢＧＡ実装部と、
前記基板の両方の面に配置された、ＱＦＰタイプのＩＣを実装可能な複数のＱＦＰ実装部、複数のトランジスタを実装可能なトランジスタ実装部、複数の抵抗を実装可能な抵抗実装部、及び複数のコンデンサを実装可能なコンデンサ実装部と、
前記基板の両面を被覆するソルダレジストとを備え、
各々の前記スルーホールの周りの円形部分には、前記ソルダレジストが形成されず、
複数の前記スルーホールが、所定の間隔で前記基板の辺に平行に配列され、
前記スルーホールの直径である第１直径が、複数の値を有し、
円形の前記ランドの直径である第２直径が、前記第１直径の値毎に複数の値を有し、
前記スルーホールの周りのソルダレジストが形成されない前記円形部分の直径である第３直径が、前記第２直径の値毎に複数の値を有することを特徴とする実装検討用プリント基板。
【請求項２】
前記抵抗実装部が、同じ寸法の複数の抵抗を、前記基板の所定の辺に平行に並べて実装できるように配置されたランドを有し、
前記コンデンサ実装部が、同じ寸法の複数のコンデンサを、前記基板の所定の辺に平行に並べて実装できるように配置されたランドを有し、
前記トランジスタ実装部が、同じ寸法の複数のトランジスタを、前記基板の辺に平行に並べて実装できるように配置されたランドを有し、
前記基板の一方の面の前記抵抗実装部と、前記基板の他方の面の前記抵抗実装部とが前記基板を挟んで対称な位置に配置され、
前記基板の一方の面の前記コンデンサ実装部と、前記基板の他方の面の前記コンデンサ実装部とが前記基板を挟んで対称な位置に配置され、
前記基板の一方の面の前記トランジスタ実装部と、前記基板の他方の面の前記トランジスタ実装部とが前記基板を挟んで対称な位置に配置されていることを特徴とする請求項１に記載の実装検討用プリント基板。
【請求項３】
前記基板の他方の面の前記抵抗実装部、前記コンデンサ実装部、及び前記トランジスタ実装部が、フロー半田付け用のランドとリフロー半田付け用のランドとを有することを特徴とする請求項２に記載の実装検討用プリント基板。
【請求項４】
前記ＢＧＡ実装部のうちの２つの第１ＢＧＡ実装部及び第２ＢＧＡ実装部が、前記長方形領域の対角する隅に配置され、同じＢＧＡタイプのＩＣを実装できるように形成された複数のランドを有し、
複数の前記第１ＢＧＡ実装部の前記ランドの寸法と前記第２ＢＧＡ実装部の前記ランドの寸法とが異なり、
複数の前記ＱＦＰ実装部のうち、前記基板を挟んで対称な位置に配置された第１ＱＦＰ実装部及び第２ＱＦＰ実装部が、同じＱＦＰタイプのＩＣを実装できるように形成されたランドを有し、
前記第１ＱＦＰ実装部の前記ランドの寸法と前記第２ＱＦＰ実装部の前記ランドの寸法とが異なり、
複数の前記ＱＦＰ実装部のうち、前記基板の一方の面に配置された第３ＱＦＰ実装部及び第４ＱＦＰ実装部が、同じＱＦＰタイプのＩＣを実装できるように形成された複数のランドを有し、
前記第３ＱＦＰ実装部の前記ランドの寸法と前記第４ＱＦＰ実装部の前記ランドの寸法とが異なり、
前記基板を挟んで前記第３ＱＦＰ実装部と対称な、前記基板の他方の面上の位置に、第５ＱＦＰ実装部が配置され、
前記第５ＱＦＰ実装部が、前記第３ＱＦＰ実装部と同じＱＦＰタイプのＩＣを実装できるように形成された複数のランドを有し、
前記第５ＱＦＰ実装部の前記ランドの寸法と前記第３ＱＦＰ実装部の前記ランドの寸法とが同じであることを特徴とする請求項１〜３の何れかの項に記載の実装検討用プリント基板。
【請求項５】
前記第１直径の値が、３種類の値を有し、
前記第２直径の値が、前記第１直径の値毎に３種類の値を有し、
前記第３直径の値が、前記第２直径の値毎に２種類の値を有し、
複数の前記スルーホールが、６行６列に配列された３６個のスルーホールを単位として配列され、
前記単位の中の前記スルーホールのうち、一方向に連続する６個のスルーホールの第１直径が等しく、これらのスルーホールに関する前記第２直径及び前記第３直径が各々等しく、
前記単位の中の前記スルーホールのうち、前記一方向に直交する方向に連続する６個のスルーホールの円形の前記ランドが、電気的に接続され、
前記単位の中の前記スルーホールのうち、前記一方向に関する両端の一方に位置する６個のスルーホールの各々から、前記一方向に連続する３個のスルーホールの円形の前記ランドが、前記一方向に電気的に接続されていることを特徴とする請求項１〜４の何れかの項に記載の実装検討用プリント基板。
【請求項６】
前記基板の一方の面に配置されたマイグレーション試験パターンをさらに備えることを特徴とする請求項１〜５の何れかの項に記載の実装検討用プリント基板。
【考案の詳細な説明】
【技術分野】
【０００１】
本考案は、実装検討用プリント基板に関し、特に、鉛フリー半田の接合性を評価し、実装条件を検討するためのプリント基板に関する。
【背景技術】
【０００２】
近年、環境問題が重要視され、有害物質の使用制限が厳しくなってきている。これに関連して、広い分野で使用されている電子機器に搭載されている回路基板に関して、部品実装に使用される半田から鉛を無くすことが提唱されており、各企業では成分に鉛を含まない半田（以下、鉛フリー半田と記す）の開発が進められている。一部の大企業では、鉛フリー半田を使用して部品実装した回路基板を使用した実際の製品を販売している。
【０００３】
また、２００６年７月には欧州においてＲｏＨＳ指令が施行され、指定有害物質を含む製品を販売することが禁止される。このことは、企業規模を問わず、欧州を市場とする電子機器又はその回路基板を製造する会社にとって重要な問題と認識されてきている。指定有害物質のひとつである鉛は、殆ど全ての半田に含まれていることから、鉛フリー半田の開発、及びそれを使用して部品実装を効率的に、安定して製造できる技術の開発が重要である。例えば、下記非特許文献１には、鉛フリー製造への取組みが開示されている。
【非特許文献１】株式会社PFU技術誌，“ＲｏＨＳ指令対応への取組み”, PFU Tec. Rev., 16, 1, pp.61-67(05,2005)
【考案の開示】
【考案が解決しようとする課題】
【０００４】
鉛フリー半田の採用に関しては、製造に適した鉛フリー半田自体の開発と併せて、鉛フリー半田を使用するときの適切な製造条件、即ち、使用する鉛フリー半田に応じた部品実装条件を適切に決定することが重要である。従って、種々の環境条件で部品を実装した回路基板の半田接合部の信頼性評価を行うことが必要となる。
【０００５】
一部大企業では、実製品のプリント基板を用いて、又は、自社製品に応じて開発した試験用のプリント基板を用いて、鉛フリー半田の接合性の信頼性評価試験が行われている。
【０００６】
しかし、中小企業では、独自に検討用プリント基板を開発するには多額の費用と、長い期間がかかることから、十分な対応ができない問題がある。また、先行している競業他社から、関連する情報（製造条件など）を入手することも困難である。
【０００７】
従って、本考案の目的は、鉛フリー半田を用いて部品実装する場合の製造条件を、低価格且つ短期間に検討することを可能とする実装検討用プリント基板を提供することにある。
【課題を解決するための手段】
【０００８】
本考案の目的は、以下によって実現することができる。
【０００９】
即ち、本考案に係る実装検討用プリント基板は、基板と、前記基板の中央付近に長方形領域を残すように、前記基板の周縁部分に配置された複数のスルーホールと、各々の前記スルーホールの周りの前記基板の両面上に形成された円形のランドと、前記基板の一方の面に配置された複数のＢＧＡタイプのＩＣを実装するＢＧＡ実装部と、前記基板の両方の面に配置された、ＱＦＰタイプのＩＣを実装する複数のＱＦＰ実装部、複数のトランジスタを実装するトランジスタ実装部、複数の抵抗を実装する抵抗実装部、及び複数のコンデンサを実装するコンデンサ実装部と、前記基板の両面を被覆するソルダレジストとを備え、各々の前記スルーホールの周りの円形部分には、前記ソルダレジストが形成されず、複数の前記スルーホールが、所定の間隔で前記基板の辺に平行に配列され、前記スルーホールの直径である第１直径が、複数の値を有し、円形の前記ランドの直径である第の直径が、前記第１直径の値毎に複数の値を有し、前記スルーホールの周りのソルダレジストが形成されない前記円形部分の直径である第３直径が、前記第２直径の値毎に複数の値を有することを特徴としている。
【００１０】
前記抵抗実装部が、同じ寸法の複数の抵抗を、前記基板の所定の辺に平行に並べて実装できるように配置されたランドを有し、前記コンデンサ実装部が、同じ寸法の複数のコンデンサを、前記基板の所定の辺に平行に並べて実装できるように配置されたランドを有し、前記トランジスタ実装部が、同じ寸法の複数のトランジスタを、前記基板の辺に平行に並べて実装できるように配置されたランドを有し、前記基板の一方の面の前記抵抗実装部と、前記基板の他方の面の前記抵抗実装部とが前記基板を挟んで対称な位置に配置され、前記基板の一方の面の前記コンデンサ実装部と、前記基板の他方の面の前記コンデンサ実装部とが前記基板を挟んで対称な位置に配置され、前記基板の一方の面の前記トランジスタ実装部と、前記基板の他方の面の前記トランジスタ実装部とが前記基板を挟んで対称な位置に配置されていることができる。
【００１１】
前記基板の他方の面の前記抵抗実装部、前記コンデンサ実装部、及び前記トランジスタ実装部が、フロー半田付け用のランドとリフロー半田付け用のランドとを有することができる。
【００１２】
前記ＢＧＡ実装部のうちの２つの第１ＢＧＡ実装部及び第２ＢＧＡ実装部が、前記長方形領域の対角する隅に配置され、同じＢＧＡタイプのＩＣを実装できるように形成された複数のランドを有し、複数の前記第１ＢＧＡ実装部の前記ランドの寸法と前記第２ＢＧＡ実装部の前記ランドの寸法とが異なり、複数の前記ＱＦＰ実装部のうち、前記基板を挟んで対称な位置に配置された第１ＱＦＰ実装部及び第２ＱＦＰ実装部が、同じＱＦＰタイプのＩＣを実装できるように形成されたランドを有し、前記第１ＱＦＰ実装部の前記ランドの寸法と前記第２ＱＦＰ実装部の前記ランドの寸法とが異なり、複数の前記ＱＦＰ実装部のうち、前記基板の一方の面に配置された第３ＱＦＰ実装部及び第４ＱＦＰ実装部が、同じＱＦＰタイプのＩＣを実装できるように形成された複数のランドを有し、前記第３ＱＦＰ実装部の前記ランドの寸法と前記第４ＱＦＰ実装部の前記ランドの寸法とが異なり、前記基板を挟んで前記第３ＱＦＰ実装部と対称な、前記基板の他方の面上の位置に、第５ＱＦＰ実装部が配置され、前記第５ＱＦＰ実装部が、前記第３ＱＦＰ実装部と同じＱＦＰタイプのＩＣを実装できるように形成された複数のランドを有し、前記第５ＱＦＰ実装部の前記ランドの寸法と前記第３ＱＦＰ実装部の前記ランドの寸法とが同じであることができる。
【００１３】
前記第１直径の値が、３種類の値を有し、前記第２直径の値が、前記第１直径の値毎に３種類の値を有し、前記第３直径の値が、前記第２直径の値毎に２種類の値を有し、複数の前記スルーホールが、６行６列に配列された３６個のスルーホールを単位として配列され、前記単位の中の前記スルーホールのうち、一方向に連続する６個のスルーホールの第１直径が等しく、これらのスルーホールに関する前記第２直径及び前記第３直径が各々等しく、前記単位の中の前記スルーホールのうち、前記一方向に直交する方向に連続する６個のスルーホールの円形の前記ランドが、電気的に接続され、前記単位の中の前記スルーホールのうち、前記一方向に関する両端の一方に位置する６個のスルーホールの各々から、前記一方向に連続する３個のスルーホールの円形の前記ランドが、前記一方向に電気的に接続されていることができる。
【００１４】
上記した実装検討用プリント基板は、前記基板の一方の面に配置されたマイグレーション試験パターンをさらに備えることができる。
【考案の効果】
【００１５】
本考案によれば、種々の配置に種々の回路部品を実装可能で、種々の寸法形状のランド及びレジストを備えた汎用基板を提供することができ、種々の条件での部品実装に関する信頼性評価実験を、効率的に行うことができる。従って、鉛フリー半田を使用する場合の望ましい実装条件を、短期間且つ安価に検討することが可能となる。
【００１６】
半田の接合性の評価試験においては、回路部品を実装した基板を切断してその断面を観察することが必要となるが、ランドを直線状に配置することによって、複数の実装部品を一度に切断することが可能であり、効率的に半田の接合性の評価試験を行うことができる。
【００１７】
また、基板の表裏面の対応する位置に、ランドを直線状に配置することによって、より多くの実装部品を一度に切断することが可能となり、さらに効率的に半田の接合性の評価試験を行うことができる。
【００１８】
また、１つの面にフロー及びリフロー用のランドを形成することによって、その面をフロー及びリフローの半田付けの２種類の実装方法の評価に使用することができる。
【００１９】
また、スルーホールの隣接するランドの接続状態の違いによって、半田付け時の熱の逃げ具合（放熱特性、伝熱特性）が異なる条件における半田の接合性の差異を評価することができる。
【考案を実施するための最良の形態】
【００２０】
以下、本考案の実施の形態について添付図面を参照して説明する。図１及び図２は、本考案の実施の形態に係る実装検討用プリント基板を示す、表裏面の平面図である。図３は、図１の部分拡大図である。図１〜図３には、基板の方向が分かるように、共通のＸ軸、Ｙ軸を記載している。
【００２１】
本実装検討用プリント基板は、基板Ｐと、基板Ｐの両面に配置された回路部品を実装するための複数の実装部とを備えている。即ち、図１に示したように、本実装検討用プリント基板は、一方の面（以下、便宜上「表面」と記す）に、周縁部に配置された第１スルーホール部Ｈ１と、第１〜第３ＢＧＡ実装部ＩＣ１〜ＩＣ３と、第１〜第５ＱＦＰ実装部ＩＣ１１〜ＩＣ１５と、第１及び第２トランジスタ実装部ＴＲ１、ＴＲ２と、第１〜第４チップ抵抗実装部Ｒ１〜Ｒ４と、第１〜第４チップコンデンサ実装部Ｃ１〜Ｃ４と、第１ダイオード実装部Ｄ１と、第１ＳＯＰ実装部ＳＯＰ１と、電界コンデンサ実装部ＣＥと、ボリューム実装部Ｖと、コネクタ実装部ＣＮと、マイグレーション試験パターンＭとを備えている。尚、各実装部には、想定する部品の形状を示す図形（シルク印刷される）を記載している。
【００２２】
また、図２に示したように、本実装検討用プリント基板は、図１の裏側の面（以下、便宜上「裏面」と記す）に、周縁部に配置された第２スルーホール部Ｈ２と、第６〜第１０ＱＦＰ実装部ＩＣ５１〜ＩＣ５５と、第３及び第４トランジスタ実装部ＴＲ３、ＴＲ４と、第５〜第８チップ抵抗実装部Ｒ５〜Ｒ８と、第５〜第８チップコンデンサ実装部Ｃ５〜Ｃ８と、第２ダイオード実装部Ｄ２と、第２ＳＯＰ実装部ＳＯＰ２とを備えている。
【００２３】
第１〜第３ＢＧＡ実装部ＩＣ１〜ＩＣ３、第１〜第１０ＱＦＰ実装部ＩＣ１１〜ＩＣ１５、ＩＣ５１〜ＩＣ５５、第１〜第４トランジスタ実装部ＴＲ１〜ＴＲ４、第１〜第８チップ抵抗実装部Ｒ１〜Ｒ８、第１〜第８チップコンデンサ実装部Ｃ１〜Ｃ８、第１及び第２ダイオード実装部Ｄ１、Ｄ２、第１及び第２ＳＯＰ実装部ＳＯＰ１、ＳＯＰ２、電界コンデンサ実装部ＣＥ、ボリューム実装部Ｖ、コネクタ実装部ＣＮは、それぞれＢＧＡタイプのＩＣ、ＱＦＰタイプのＩＣ、トランジスタ、チップ抵抗、チップコンデンサ、ダイオード、ＳＯＰタイプのＩＣ、電界コンデンサ、可変抵抗器、コネクタを実装することが想定されている。各実装部には、半田を用いて部品実装できるように、所定位置に所定寸法の導電性（例えば、銅）のランドが形成され、ランドの周囲又はランドの一部に重畳させて電気絶縁性材料のソルダレジスト（以下、レジストと記す）が形成されている。
【００２４】
マイグレーション試験パターンＭは、信頼性評価試験の一種であるマイグレーション試験を行うための導電性（例えば、銅）パターンであり、対向する櫛形部分を含み、互いに分離された２つのパターンが基板Ｐの表面上に形成されている。このパターンの表面は、２つの円形の外部接続用端子部分を除いてレジストで覆われている。
【００２５】
図１及び図２は、左右（Ｘ軸方向）が逆になっており、表面及び裏面の対応する実装部は基板Ｐを挟んで対称に位置している。例えば、第１ＱＦＰ実装部ＩＣ１１は第６ＱＦＰ実装部ＩＣ５１に、第２ＱＦＰ実装部ＩＣ１２は第７ＱＦＰ実装部ＩＣ５２に、第１トランジスタ実装部ＴＲ１は第３トランジスタ実装部ＴＲ３に、第１チップ抵抗実装部Ｒ１は第５チップ抵抗実装部Ｒ５に、第１チップコンデンサ実装部Ｃ１は第５チップコンデンサ実装部Ｃ５に、それぞれ対応している。また、第１及び第２スルーホール部Ｈ１、Ｈ２には、複数の貫通穴（スルーホール）が形成されており、これらも対称に配置されている。
【００２６】
第１及び第２スルーホール部Ｈ１、Ｈ２は、それぞれ３２の小部分ＳＨから構成されている。各々の小部分ＳＨ内には、６行６列に配列された３６個のスルーホールｈが形成され、スルーホールｈの周りに円形のランド（図示せず）が形成され、さらにランドの周囲又はランドの一部に重畳させてレジスト（図示せず）が形成されている。小部分ＳＨは、図３に示したように、さらに２つの第１及び第２部分ＳＨ１、ＳＨ２から構成される。第１部分ＳＨ１では、基板Ｐの１辺の方向（図３では、Ｙ軸方向）にランドが電気的に接続され、第２部分ＳＨ２では、基板Ｐの隣り合う２辺の方向（図３では、Ｘ軸及びＹ軸方向）にランドが電気的に接続される。図３の第２部分ＳＨ２では、スルーホールｈの近傍の一部にランドを形成しない部分を残し、その他の部分は全てランドと同じ導電性材料が基板表面に形成されている。
【００２７】
表１には、スルーホールｈ、その周辺のランド、レジストに関する寸法（ｍｍ単位）の一例を示す。穴径はスルーホールｈの直径、ランド径はランドの直径、Ｒはスルーホールｈの周りのレジストが形成されていない円形部分の直径（以下、レジスト径と記す）である。尚、スルーホールの間隔は２．５４ｍｍである。また、図２に示した基板Ｐの左端には、穴径Ｈ、ランド径Ｌ、レジスト径Ｒの値の組み合せをツリー状に記載している。また、第１スルーホール部Ｈ１の外周には、穴径Ｈの値を記載している。
【００２８】
【表１】
0003115771.tif 000003
表１と、上記したランド間の電気的接続の違いとを考慮すると、スルーホールｈの穴径、ランド径、レジスト径の組み合わせのバリエーションは３６種類となる。
【００２９】
ＢＧＡ実装部、ＱＦＰ実装部のランド、レジストに関する寸法（ｍｍ単位）の一例を表２に示す。左端列のＮは、第Ｎ ＢＧＡ実装部、第Ｎ ＱＦＰ実装部であることを表す番号である。第１及び第２ＢＧＡ実装部ＩＣ１、ＩＣ２に関しては、ランド寸法は円形のランドの直径、レジスト寸法はランドの周りのレジストが形成されていない円形範囲の直径である。第１〜第１０ＱＦＰ実装部ＩＣ１１〜ＩＣ１５、ＩＣ５１〜ＩＣ５５に関しては、ランド寸法は長方形のランドの縦横の長さ、レジスト寸法はランドの周囲のレジストが形成されていない長方形範囲の縦横の長さである。各実装部内のランドの相対位置は、実装することを想定している各部品のリードの相対位置に対応させて、決定されている。従って、異なる部品を実装する場合には、その部品に応じてランドの位置を変更すればよい。
【００３０】
【表２】
0003115771.tif 000004
表２から分かるように、基板Ｐの同じ面に形成され、同じ部品（２５６ピンＢＧＡ）の実装を想定した第１及び第２ＢＧＡ実装部ＩＣ１、ＩＣ２では、ランド寸法及びレジスト寸法が若干異なる。
【００３１】
また、基板Ｐの表面及び裏面の対応する位置に形成され、同じ部品（２０８ピンＱＦＰ）の実装を想定した第１及び第６ＱＦＰ実装部ＩＣ１１、ＩＣ５１でも、ランド寸法及びレジスト寸法が若干異なる。
【００３２】
また、基板Ｐの同じ面に形成され、同じ部品（１１４ピンＱＦＰ）の実装を想定した第２及び第３ＱＦＰ実装部ＩＣ１２、ＩＣ１３、並びに、第７及び第８ＱＦＰ実装部ＩＣ５２、ＩＣ５３でもそれぞれ、ランド寸法及びレジスト寸法が若干異なる。
【００３３】
また、基板Ｐの同じ面に形成され、同じ部品（１００ピンＱＦＰ）の実装を想定した第４及び第５ＱＦＰ実装部ＩＣ１４、ＩＣ１５、並びに、第９及び第１０ＱＦＰ実装部ＩＣ５４、ＩＣ５５でもそれぞれ、ランド寸法及びレジスト寸法が若干異なる。
【００３４】
一方、同じ部品（１１４ピンＱＦＰ）の実装を想定した第２、第３、第７及び第８ＱＦＰ実装部ＩＣ１２、ＩＣ１３、ＩＣ５２、ＩＣ５３に関して、表裏面の対応する位置に形成された実装部で比較すると、ランド寸法及びレジスト寸法がそれぞれ同じになっている。即ち、第２及び第７ＱＦＰ実装部ＩＣ１２、ＩＣ５２では、ランド寸法が同じ、且つレジスト寸法が同じである。同様に、第３及び第８ＱＦＰ実装部ＩＣ１３、ＩＣ５３でも、ランド寸法が同じ、且つレジスト寸法が同じである。
【００３５】
上記と同様に、同じ部品（１００ピンＱＦＰ）の実装を想定した第４、第５、第９及び第１０ＱＦＰ実装部ＩＣ１４、ＩＣ１５、ＩＣ５４、ＩＣ５５に関しても、表裏面の対応する位置に形成された実装部では、ランド寸法及びレジスト寸法がそれぞれ同じになっている。
【００３６】
次に、第１〜第８チップ抵抗実装部Ｒ１〜Ｒ８、第１〜第８チップコンデンサ実装部Ｃ１〜Ｃ８、第１〜第４トランジスタ実装部ＴＲ１〜ＴＲ４、第１及び第２ダイオード実装部Ｄ１、Ｄ２などに関して説明する。
【００３７】
第１〜第８チップ抵抗実装部Ｒ１〜Ｒ８は、それぞれ同じ種類のチップ抵抗を複数実装できるようにランド、レジストが形成されている。例えば、第１チップ抵抗実装部Ｒ１では、１００５のチップ抵抗（寸法：１ｍｍ×０．５ｍｍ）を１０個搭載できるように、所定の寸法の２０個のランドが直線状に配列されて形成されている。その他の第２〜第８チップ抵抗実装部Ｒ２〜Ｒ８に関しても、実装を想定しているチップ抵抗のサイズが異なるが、同様にランドが形成されている。半田の接合性の評価試験においては、実装された基板を切断してその断面を観察することが必要となるが、チップ抵抗用のランドを直線状に配置することによって、複数の実装部品（抵抗）を一度に切断することが可能であり、効率的に半田の接合性の評価試験を行うことができる。
【００３８】
但し、図２に示したように、裏面の第５〜第８チップ抵抗実装部Ｒ５〜Ｒ８には、長方形、及び長方形の角を丸くした形の２種類の形状のランドが含まれている。例えば、第５チップ抵抗実装部Ｒ５では、図２のＹ軸方向に関して上側の１０個のランドが長方形であり、下側の１０個のランドが長方形の角を丸くした形に形成されている。これによって、図２に示した面をフロー及びリフロー半田付けの２種類の実装方法の評価に使用することができる。角のある形状のランドはリフロー半田付けを想定し、丸みのある形状のランドはフロー半田付けを想定したものである。
【００３９】
また、第１〜第８チップ抵抗実装部Ｒ１〜Ｒ８のランドの一部は、表裏面の対応する位置に同じ種類、同じ仕様の部品を実装できるように、同じ形状及び同じ大きさのランドを、表裏面の対応する位置に配置している。例えば、表裏面に対応して配置されている第１チップ抵抗実装部Ｒ１及び第５チップ抵抗実装部Ｒ５を比較すると、第１チップ抵抗実装部Ｒ１の上側の１０個のランドが、第５チップ抵抗実装部Ｒ５の上側の１０個のランドと同じ形状、同じ大きさで、表裏面の対応する位置に形成されている。このように、基板Ｐの表面及び裏面の対応する位置に、ランドを直線状に配置することによって、より多くの実装部品を一度に切断することが可能であり、さらに効率的に半田の接合性の評価試験を行うことができる。
【００４０】
第１〜第８チップコンデンサ実装部Ｃ１〜Ｃ８、第１〜第４トランジスタ実装部ＴＲ１〜ＴＲ４、第１及び第２ダイオード実装部Ｄ１、Ｄ２なども、第１〜第８チップ抵抗実装部Ｒ１〜Ｒ８と同様に、ランド、レジストが形成されている。
【００４１】
基板Ｐの寸法は、例えば１８０ｍｍ×１５０ｍｍ、厚さ１．６ｍｍ又は０．８ｍｍとすることができるが、これに限定されず種々の寸法とすることができる。また、基板Ｐの材料には、ガラスエポキシ（ＦＲ−４）、ハロゲンフリーのガラスエポキシ、ガラスコンポジット（ＣＥＭ−３）、フェノールなど、種々の材料を使用することができる。
【００４２】
また、本実装検討用プリント基板の表面処理、即ち、露出されているランド表面の処理としては、例えば、水溶性プリフラックス又は金フラッシュメッキ処理を施すことができる。
【００４３】
従って、厚さ、材質の異なる複数の基板を用いてプリント基板を製作し、更にその表面処理の方法を変えて、複数の実装検討用プリント基板を製作することができる。これら複数の実装検討用プリント基板を使用すれば、さらに多くの信頼性試験、特に種々の条件での半田接合性の信頼性試験が可能となる。
【００４４】
スルーホール部を構成する小部分のスルーホールの配置は、上記した６行６列に限定されず、種々の配列が可能である。また、穴径、ランド径、レジスト径の組み合せを種々変更してもよく、これによって３２種類以上のバリエーションを持たせることも可能である。また、基板Ｐの全周囲にスルーホール部を形成せず、周囲の一部をスルーホール部としてもよい。
【００４５】
また、基板の同じ面に形成されるフロー用ランド及びリフロー用ランドの形状は、上記の形状に限定されるのものではなく、フロー半田付け、リフロー半田付けのそれぞれに適した形状であればよい。
【００４６】
図１〜図３は一例を示したものであり、実装部品の配置はこれに限定されず、種々変更が可能である。また、上記した実装部品の一部を実装しないようにすることもできる。また、想定する実装部品を種々変更してもよく、その場合、両面の対応する位置に同じ部品を実装できるように、実装部品に応じたランド、レジストを若干変更させて形成すればよい。
【図面の簡単な説明】
【００４７】
【図１】本考案の実施の形態に係る実装検討用プリント基板を示す平面図である。
【図２】本考案の実施の形態に係る実装検討用プリント基板を示す平面図であり、図１に示した面の裏面を示す。
【図３】図１の一部分を拡大した平面図である。
【符号の説明】
【００４８】
Ｈ１、Ｈ２    第１及び第２スルーホール部
ＩＣ１〜ＩＣ３    第１〜第３ＢＧＡ実装部
ＩＣ１１〜ＩＣ１５、ＩＣ５１〜ＩＣ５５    第１〜第１０ＱＦＰ実装部
ＴＲ１〜ＴＲ４    第１〜第４トランジスタ実装部
Ｒ１〜Ｒ８    第１〜第８チップ抵抗実装部
Ｃ１〜Ｃ８    第１〜第８チップコンデンサ実装部
Ｄ１、Ｄ２    第１及び第２ダイオード実装部
ＣＥ    電界コンデンサ実装部
Ｖ    ボリューム実装部
ＳＯＰ１、ＳＯＰ２    第１及び第２ＳＯＰ実装部
ＣＮ    コネクタ実装部
Ｍ    マイグレーション試験パターン
ＳＨ、ＳＨ１、ＳＨ２    スルーホール部の小部分
ｈ    スルーホール
【図１】
0003115771.tif 000005
【図２】
0003115771.tif 000006
【図３】
0003115771.tif 000007