(57)【要約】  ＪＴＡＧテスト装置は、テスト対象のＪＴＡＧ互換装置との間で非同期データ伝送接続を確立し、当該テスト装置とテスト対象装置とのテストアクセスポート（ＴＡＰ）間でテストデータを伝送する。このテストデータは、前記テストアクセスポート（ＴＡＰ）手前の受け取り時に同期を取る。前記テスト装置は、前記テストアクセスポートが定義するフォーマットにおいて到着する少なくとも１つのテストデータシーケンスを非同期伝送路での伝送に適合させるため、コンピュータプログラムとして実現した手段（Ａ（上り））と、前記テストデータシーケンスを前記非同期データ伝送接続に適合させてから前記非同期データ伝送接続を介して前記テスト対象装置へ伝送するトランシーバ（ＴＲ１）とを備える。【選択図】  図２
0003114958.tif 000002
【実用新案登録請求の範囲】
【請求項１】
ＪＴＡＧテスト装置とテスト対象のＪＴＡＧ互換装置との間に非同期データ伝送接続を確立し、前記テスト装置と前記テスト対象装置とのテストアクセスポート（ＴＡＰ）間でテストデータを伝送し、前記テストアクセスポート（ＴＡＰ）の手前で前記テストデータを受け取って同期を取る前記テスト装置であって、
前記テストアクセスポートが定義するフォーマットにおいて到着する少なくとも１つのテストデータシーケンスを非同期伝送路での伝送に適合させる、コンピュータプログラムとして実現した手段（Ａ（上り））と、
前記少なくとも１つのテストデータシーケンスを前記非同期データ伝送接続に適合させてから前記非同期データ伝送接続を介して前記テスト対象装置へ伝送するトランシーバ（ＴＲ１）とを備える、前記テスト装置。
【請求項２】
テストデータシーケンスを非同期伝送路での伝送に適合させる前記手段は、モジュラープログラムによって実現し、前記テスト装置は、
ＪＴＡＧテストを制御し、受け取ったテストデータシーケンスを分析する、モジュラープログラムとして実現した手段（ＢＳＳＷ）と、
ＪＴＡＧテストデータシーケンスを発生する、モジュラープログラムとして実現した手段（Ｃ）とをさらに備える、請求項１に記載のテスト装置。
【請求項３】
ＪＴＡＧテストを制御し、受け取ったテストデータシーケンスを分析する、モジュラープログラムとして実現した前記手段（ＢＳＳＷ）と、ＪＴＡＧテストデータシーケンスを発生する、モジュラープログラムとして実現した前記手段（Ｃ）との間に、再構成可能なインタフェース（Ｃ（Ｉ／Ｆ））を配置した、請求項２に記載のテスト装置。
【請求項４】
コンピュータプログラムとして実現した前記手段（Ａ（上り））は、前記テストアクセスポートでの同期を実行するため、前記テスト対象装置から受信するテストデータ（ＴＤＯ）に遅延を発生するプログラム手段を備え、前記遅延発生手段は、前記テスト対象装置のテストが実際より長く続くものと前記テスト装置に想定させるべく、前記テスト装置における前記テスト対象装置に関する記述に遅延をプログラムする、前記請求項のいずれかに記載のテスト装置。
【請求項５】
ＪＴＡＧテストを制御し、受け取ったテストデータシーケンスを分析する、モジュラープログラムとして実現した前記手段（ＢＳＳＷ）は、遅延を発生するプログラム手段とそれに応答する分析手段とを備える、請求項２〜４のいずれかに記載のテスト装置。
【請求項６】
前記テスト装置は同時に複数のテスト処理を実行すべく構成し、
コンピュータプログラムとして実現した前記手段（Ａ（上り））は、複数のテストデータシーケンスを前記非同期伝送路での同時伝送に適合させる、前記請求項のいずれかに記載のテスト装置。
【請求項７】
ＪＴＡＧテスト装置とテスト対象のＪＴＡＧ互換装置とを備え、両者間に非同期データ伝送接続を確立し、前記テスト装置と前記テスト対象装置とのテストアクセスポート（ＴＡＰ）間でテストデータを伝送し、前記テストアクセスポート（ＴＡＰ）の手前で前記テストデータを受け取って同期を取るＪＴＡＧテストシステムにおいて、前記テスト装置は、
前記テストアクセスポートが定義するフォーマットにおいて到着する少なくとも１つのテストデータシーケンスを非同期伝送路での伝送に適合させる、コンピュータプログラムとして実現した手段（Ａ（上り））と、
前記少なくとも１つのテストデータシーケンスを前記非同期データ伝送接続に適合させてから前記非同期データ伝送接続を介して前記テスト対象装置へ伝送するトランシーバ（ＴＲ１）とを備える、前記ＪＴＡＧテストシステム。
【考案の詳細な説明】
【技術分野】
【０００１】
本考案は、ＪＴＡＧテストに関する。さらに詳しくは、ＪＴＡＧテストの適用分野を広げることに関する。
【背景技術】
【０００２】
汎用規格ＩＥＥＥ１１４９．１は、この規格を策定したコンソーシアムに基づき、ＪＴＡＧ（ジョイントテストアクショングループ）として知られる。この規格は、様々な回路基板、部品、それらに接続する集積回路をテストするために作成された。ＪＴＡＧは境界走査方法であり、回路基板の境界ピンに入力信号を供給し、別の境界ピンによって出力信号を測定する。ＪＴＡＧの基本的な考え方は、回路基板またはその一部のＩＣ部品を介して所定データシーケンスを直列伝送し、その出力データをサンプルすることである。テスト対象回路基板の部品配置や論理機能は既知であるため、出力は予測できる。テスト装置を使用し、テスト対象装置ＤＵＴの出力データと予測出力とを比較し、両者が一致すれば、テスト対象装置ＤＵＴの動作は正しい。出力データが予測出力に一致しなければ、テスト対象回路は開放しているか、外部信号が接続しているか、回路内の部品に欠陥がある。この場合、その欠陥を特定するため、テスト対象装置に別のテストデータシーケンスを送り、出力を取得し、テスト装置のソフトウエアを使用してその出力を分析する。
【０００３】
ＪＴＡＧ規格は、ＪＴＡＧコントローラから成るテスト装置とテスト対象装置ＤＵＴとの両方について、同一のテストアクセスポートＴＡＰインタフェースを規定する。両者間には、固定同期ラインがある。このラインは、５つの規定信号用に少なくとも５本の導線を備える。これら信号は、テストクロック信号ＴＣＫ、テストモード選択信号ＴＭＳ、テストデータ入力ＴＤＩ、テストデータ出力ＴＤＯ、接地基準信号ＧＮＤである。本出願人による特許出願ＥＰ１，１８９，０７０号は、テスト装置とテスト対象装置との間で固定同期ラインを使用しない方法を開示する。この方法は、ＪＴＡＧテストの利用範囲を大きく広げる。この特許出願が開示する方法は、テスト装置とテスト対象装置ＤＵＴとの両方において、トランシーバを使用する。このトランシーバは、テストアクセスポートＴＡＰからの信号を非同期伝送路による伝送に適合させる。受信信号は、再び同期を取り、テストアクセスポートＴＡＰが必要とするフォーマットにする。この方法は、テストデータの伝送において無線非同期伝送路の使用を可能にする。例えば、テスト装置によって回路基板をテストし故障を分析する際、テスト対象装置への固定接続を使わず、遠隔制御で行うことを可能にする。従ってこの方法は、例えば、インターネットを介した遠隔制御により、互いに離れた回路基板をテストできる。
【０００４】
この方法で問題が発生するのは、テスト装置によっていくつかのテスト処理を同時に行う必要がある時、１つの非同期接続（例えば無線リンク、１本のイーサネットケーブル）しか利用できない状況である。このような状況は、例えば、軌道上の通信衛星をテストする時に発生する。テスト用に確立する非同期接続の数だけでなく、テスト時間も最小にしなければならない。このような場合、ＥＰ１，１８９，０７０号の方法だと、テスト装置は各テスト処理についてＴＡＰインタフェースと送信器とを備えねばならない。また、テストデータは１本の伝送路に適合させねばならない。その結果、テスト装置は重く高価になる。複数のテスト処理用テストデータを同一伝送路に適合させるのは、上りリンクインタフェースを極めて複雑にする。
【０００５】
問題が起きる別の状況もある。１つのテスト装置で、異なるデータ伝送プロトコルを用いる複数の非同期接続を介し、各種テストを行う状況である。ＥＰ１，１８９，０７０号の方法は、各データ伝送プロトコルにテストデータを適合させるため、プロトコル毎に１つの送信器を必要とする。これも、ハードウエアを複雑で高価にする。
【考案の開示】
【０００６】
このため、本考案の目的は、前記問題を解決するシステムおよび装置を開発することである。本考案の目的は、特許請求の範囲の各独立項を特徴とするシステムおよび装置によって実現する。
【０００７】
本考案の好適実施例は、各従属項に記載の通りである。
【０００８】
本考案に基づくＪＴＡＧテスト装置は、テストインタフェースが定義するフォーマットにおいて非同期伝送路上を伝送すべく、少なくとも１つのテストデータシーケンスを適合させるコンピュータプログラムとして実現した手段と、非同期データ伝送接続を介して前記少なくとも１つのテストデータシーケンスをテスト対象装置へ伝送するトランシーバとを備える。
【０００９】
本考案の好適実施例において、非同期伝送路上を伝送すべくテストデータシーケンスを適合させる前記手段は、モジュラープログラムによって実現する。前記テスト装置は、ＪＴＡＧテストを制御するためモジュラープログラムによって実現した手段と、ＪＴＡＧテストデータシーケンスを発生すると共に受信テストデータシーケンスを分析するためモジュラープログラムによって実現した手段とをさらに備える。境界走査テストを制御するソフトウエアとＪＴＡＧコントローラソフトウエアとの間のインタフェースは、再構成可能である。
【００１０】
本考案のテスト装置とシステムは、大きな便宜を提供する。本考案の構成は、必要なハードウエア部品数を削減し、テスト装置を著しく単純化する。境界走査テストを制御するソフトウエアおよびＪＴＡＧコントローラソフトウエアは、いずれもモジュールであり、両者間のインタフェースは再構成可能である。必要であれば、従来のＪＴＡＧコントローラを使用できる。この場合、前記インタフェースを再定義するだけで、従来のＪＴＡＧコントローラをテスト装置に接続できる。さらなる利点は、伝送するテストデータＴＤＩのフォーマットから前記非同期伝送路が要求するフォーマットへの変換と、および受信したテストデータ出力ＴＤＯの同期およびＪＴＡＧフォーマットへの変換とはソフトウエアで行うため、不必要なデータ信号をサンプルしたりＴＡＰインタフェースフォーマットへ変換したりすることが避けられる。別の利点は、テスト装置のプロセッサで複数のテスト処理を並列実行でき、テスト結果データを１つの送信器と１つの伝送路による伝送に適合でき、上りリンクインタフェースを簡素にできることである。
【考案を実施するための最良の形態】
【００１１】
添付図面を参照しながら本考案を詳細に説明する。
【００１２】
図１は、ＥＰ１，１８９，０７０号に開示した従来例の構成を示す。この構成は、テスト装置のＪＴＡＧコントローラによってテスト対象装置ＤＵＴをテストする。この構成は、ワークステーションＷＳと、それに機能的に接続したＪＴＡＧコントローラＣとを備える。ワークステーションは、例えば、各回に実行する境界走査テストを制御するためのソフトウエアを有する。ＪＴＡＧコントローラＣは、テストで使用するＪＴＡＧテストベクトルを形成し、それをＴＡＰインタフェースへ送ると共に、テスト対象装置ＤＵＴからのテストベクトルをＴＡＰインタフェースを介して受け取る。ＪＴＡＧコントローラＣのＴＡＰインタフェースは、少なくともテストモード選択信号ＴＭＳとテストデータ入力ＴＤＩとを作成し、テスト対象装置ＤＵＴへそれらを伝送する。ＪＴＡＧコントローラＣのＴＡＰインタフェースの伝送路側において、上りリンクアダプタＡ（上り）は、伝送するテストデータＴＤＩとテストモード選択信号ＴＭＳとのフォーマットを非同期伝送路において使用するフォーマットに適合させる。適合させたテストデータは、アダプタＡ（上り）からトランシーバＴＲ１へ伝送する。トランシーバＴＲ１は、非同期伝送路ＡＴＰを介してテスト対象装置ＤＵＴへテストデータを伝送する。
【００１３】
テスト対象装置ＤＵＴのＴＡＰインタフェースの伝送路側には、トランシーバＴＲ２がある。このトランシーバは、非同期伝送路ＡＴＰからテストデータ信号を受信し、それを下りリンクアダプタＡ（下り）へ送る。このアダプタは、受信信号の同期を取り、それをＴＡＰインタフェースが定義するフォーマットに適合させ、テストモード選択信号ＴＭＳとテストデータ入力ＴＤＩとを形成する。さらに、下りリンクアダプタＡ（下り）は、受信したテストモード選択信号ＴＭＳとテストデータ入力ＴＤＩとから、クロック信号ＴＣＫを発生する。テスト対象装置からのテストデータ出力ＴＤＯは、同期を取り、下りリンクアダプタＡ（下り）において伝送に適合させ、トランシーバＴＲ２から非同期伝送路ＡＴＰを介してトランシーバＴＲ１へ送る。テスト装置のＪＴＡＧコントローラに接続した上りリンクアダプタＡ（上り）は、ＴＡＰインタフェースの要求に従い、テスト対象装置ＤＵＴから受信したテストデータ出力ＴＤＯをテストデータ入力ＴＤＩに同期させる。
【００１４】
前記から明らかになるように、この従来方法は欠点を有する。例えば、テスト装置においていくつかのテスト処理を並列実行する必要があり、利用可能な非同期接続が１つしかない場合、問題が発生する。前記従来構成のテスト装置は、各テスト処理について、ＴＡＰインタフェースと、アダプタと、それに接続した送信器とを必要とする。これは、部品数およびサブアッセンブリ数を増加させ、テスト装置を重く高価にする。さらに、複数のテスト処理用テストデータを同一伝送路に適合させることは、上りリンクインタフェースを極めて複雑にする。
【００１５】
本考案装置は、かかる問題を解決する。図２は、本考案のテスト構成を示す。このテスト構成は、従来のテスト構成に対し、テスト装置側のみを変更している。この変更は、テスト対象装置ＤＵＴやそれに接続する各部（下りリンクアダプタＡ（下り）、トランシーバＴＲ２）の動作に影響しない。本考案のテスト装置は、ワークステーションＷＳ内に実現することが好ましい。すなわちＪＴＡＧコントローラＣと上りリンクアダプタＡ（上り）との両方をモジュラーソフトウエアによって実現する。このソフトウエアは、ワークステーション内に存在して境界走査テストを制御するソフトウエアＢＳＳＷと共に、ワークステーションのプロセッサ内で実行すると、伝送するテストデータＴＤＩとテストモード選択信号ＴＭＳとのフォーマットを非同期伝送路が使用するフォーマットにする。さらに、対応するソフトウエアは、テスト対象装置ＤＵＴから受信するテストデータＴＤＯと、テストデータ入力ＴＤＩとを同期させる。この詳細は後述する。
【００１６】
ＪＴＡＧテストに特別に関係する全ての機能は、ソフトウエアによって実行できる。これにより、必要なハードウエア部品数を削減し、テスト装置を著しく簡素化できる。境界走査テストを制御するソフトウエアＢＳＳＷとＪＴＡＧコントローラソフトウエアＣとはモジュールであり、両者間のインタフェースＣ（Ｉ／Ｆ）は任意に構成できる。必要があれば、従来のＪＴＡＧコントローラを使用しても良い。インタフェースＣ（Ｉ／Ｆ）を再定義するだけで、従来のＪＴＡＧコントローラをテスト装置に接続できる。伝送するテストデータＴＤＩのフォーマットを変更して非同期伝送路が必要とするフォーマットにすること、および受信したテストデータＴＤＯの同期およびＪＴＡＧ規格に基づくフォーマットへの適合は、ソフトウエアで行う。従って、不必要なデータ信号をサンプルすることがなく、それらをＴＡＰインタフェースが必要とするフォーマットに変換することも避けられる。テストデータを非同期伝送路に適合させることはソフトウエアによって実行するため、テスト装置のプロセッサにおいて複数のテスト処理を並列実行でき、テスト結果データを１つの送信器から１つの伝送路へ伝送すべく適合でき、上りリンクインタフェースの実行を簡素化できる。
【００１７】
以下に説明する一例は、コンピュータＰＣと、当該コンピュータに機能的に配置したＪＴＡＧテストソフトウエアと、テストデータ適合ソフトウエアとによってアッセンブリを構成する。このアッセンブリに、トランシーバとして機能するイーサネットアダプタと、テスト対象装置とを組み合わせる。テスト対象装置は、既に説明したものと同様、下りリンクアダプタと、それに接続したトランシーバとを備える。本例において、イーサネットネットワークは、非同期伝送路として使用する。
【００１８】
テスト装置内のソフトウエアは、機能的に２つの部分に分割できる。１つは、実際のＪＴＡＧテストとその動作にかかわるソフトウエア、すなわち、境界走査テストとＪＴＡＧコントローラＣとを制御するソフトウエアＢＳＳＷである。他方は、非同期伝送路が必要とする適合に関係したソフトウエアＡ（上り）である。ＪＴＡＧテストに直接関係するソフトウエアは、いくつかの機能を備える。境界走査記述言語ＢＳＤＬは、一般に、各種テスト状況を記述し、ＪＴＡＧテストを行う部品を定義するために使用する。各テスト対象回路および部品に関するＢＳＤＬ記述は、コンピュータのメモリにも記憶する。境界走査テストを制御するソフトウエアＢＳＳＷは、ＢＳＤＬ記述に基づいて形成したテストデータを、インタフェースＣ（Ｉ／Ｆ）を介してＪＴＡＧコントローラＣへ供給する。ＪＴＡＧコントローラＣは、テストデータ信号ＴＤＩ、ＴＭＳ、ＴＣＫにより、ＪＴＡＧテストする部品を制御する。既知のＪＴＡＧコントローラ内の境界走査セルＢＳＣは、シフトレジスタが生成し、それらセルを介してテストデータＴＤＩが入りクロック信号ＴＣＫとテストモード選択信号ＴＭＳと共に伝送される。従って、これら境界走査セルＢＳＣは、プログラムに基づくテストデータ発生機能によって代替できる。
【００１９】
境界走査テストを制御するソフトウエアＢＳＳＷとＪＴＡＧコントローラＣとの間のインタフェースＣ（Ｉ／Ｆ）のドライバは、再構成可能であることが好ましい。これにより、ソフトウエアがモジュラー構成であるため、ソフトウエアで実現するＪＴＡＧコントローラＣと、少なくとも一部を部品によって実現する従来のＪＴＡＧコントローラとを、必要に応じて交換できる。交換に際して、インタフェースＣ（Ｉ／Ｆ）のドライバを再構成するだけで良い。
【００２０】
非同期伝送路が必要とする適合に関係するソフトウエアＡ（上り）は、テストデータの同期を取ると共に、テスト対象装置ＤＵＴから受信するテストデータＴＤＯに、必要な遅延を発生する。テストデータを同期する際、クロック信号ＴＣＫをテスト対象装置ＤＵＴへ送らず、下りリンクトランシーバにおいてクロック信号を発生することが好ましい。このクロック信号の発生は、受信するテストモード選択信号ＴＭＳとテストデータ入力ＴＤＩとに基づいて行う。非同期伝送路上の信号には常に遅延が発生するため、ＪＴＡＧコントローラと発生したクロック信号との間の正確なタイミングは当然失われる。しかしながら、クロック信号に対する伝送信号ＴＭＳとＴＤＩとのビット単位の同期は維持できる。テストモード選択信号ＴＭＳとテストデータ入力ＴＤＩとは、クロック信号ＴＣＫによって段階的に圧縮する。この圧縮は、伝送中、サンプルが時間領域に関して破壊されないように行う。これは一般に、クロック信号の立ち上がりエッジにおいて行い、１クロック信号サイクルを２ビットで表現する。この２ビットは、クロック信号の立ち上がりエッジにおける信号ＴＭＳとＴＤＩの値である。
【００２１】
伝送路からのテストデータ信号は、トランシーバで受信する。その後、ソフトウエアＡ（上り）は、伝送路で使用した高位データ伝送プロトコルから実際のテストデータＴＤＯを分離する。さらに、ソフトウエアＡ（上り）は、テストデータＴＤＯに必要な同期遅延を発生する。この遅延は、ソフトウエアで構築したＴＡＰインタフェースにおいて、ＴＤＯ信号とテストデータ入力ＴＤＩとが同期するように行う。特に高い周波数のクロック信号を使用する場合に伝送路上で発生させる遅延は、ＴＡＰインタフェースでの同期を必要とする。従って、上りリンク適合用ソフトウエアＡ（上り）は、ＴＡＰインタフェースへ受信テスト信号ＴＤＯを送る前に、そのテスト信号ＴＤＯを遅延させねばならない。一方向における伝送路遅延が使用クロック信号の１／２サイクルよりも短かければ、受信テスト信号ＴＤＯはそのままＴＡＰインタフェースと同期可能である。しかしながら実際には、特に高いクロック周波数において、このような短い遅延はほとんど実現しない。
【００２２】
従って、上りリンク適合用ソフトウエアＡ（上り）を配置し、ＪＴＡＧコントローラへ受信テスト信号ＴＤＯを送る前に、その信号を適切に遅延させねばならない。これを行うため、本考案の好適実施例は、仮想境界走査セルチェーンを使用する。すなわち、テスト対象装置ＤＵＴの境界走査セルチェーンに、特別の「仮想」境界走査セルチェーンを付加する。この仮想境界走査セルチェーンは、上りリンク適合用ソフトウエアＡ（上り）にて実施する。この「仮想」境界走査セルチェーンをテスト対象装置ＤＵＴのＢＳＤＬ記述に加えると、ＪＴＡＧコントローラには、全境界走査セルチェーンの長さが実際よりも長く見える。これにより、実際のＴＤＯ信号の伝送が十分長く遅延し、伝送路遅延を補償する。
【００２３】
理論的には、「仮想」境界走査セルチェーンは、テスト対象装置ＤＵＴのＢＳＤＬ記述における走査チェーンの最後に、ｎ個の境界走査セルを有する新しい「仮想」回路を追加して構築する。これにより、ＴＡＰインタフェースへのＴＤＯ信号の伝送が十分に遅延し、伝送路遅延を補償し、ＴＤＩ信号に同期したＴＤＯ信号をＴＡＰインタフェースへ伝送できる。仮想回路における境界走査セルの数、すなわち変数ｎの値は、各テスト状況に則して個別に定義することが好ましい。この場合、伝送プロトコルが必要とするプロトコル適合において発生する遅延は、変数ｎの値の定義において伝送路遅延として考慮すると共に、ＴＤＯ信号のＴＡＰインタフェース同期においても考慮する。テスト中には、テスト対象装置にテストデータを格納しなければならないこともある。これも遅延として考慮すべきである。非同期伝送路に発生する遅延の変動も、変数ｎの値を定義する際に考慮する。この場合、変数ｎの値は、前記遅延の合計よりもわずかに高く設定することが好ましい。
【００２４】
好適実施例において、前記仮想回路が提供する遅延は、上りリンク適合用ソフトウエアＡ（上り）にプログラムカウンタを備えることで実現できる。このカウンタの値は、クロック信号によって段階的に増分する。テスト対象装置からのテストデータ出力ＴＤＯは、カウンタの値が定義値ｎに到達するまで格納する。その値に到達したら、格納したＴＤＯデータをＴＡＰインタフェースへ送り出す。あるいは、テスト装置のＢＳＤＬソフトウエアにより、既存回路およびその部品に対し特別実行コマンドをプログラミングすることで、前記仮想回路の遅延を実現しても良い。この特別実行コマンドは、実際には空の演算子である。つまり、クロックサイクル中において、次のセルへデータを転送するだけの処理である。境界走査セルチェーン内にｎ個の空の演算子を定義することにより、ＪＴＡＧコントローラは、境界走査セルチェーンの長さを実際よりも長く想定する。それにより、システム遅延を補償し、ＴＡＰインタフェースが必要とする同期を確保する。
【００２５】
この遅延補償方法は、受信ＴＤＯ信号に遅延を発生することが基本である。本考案の実施において、遅延補償は、ＪＴＡＧテストループのいずれの箇所で実行しても構わない。好適実施例において、テスト装置全体をソフトウエアで実現する場合、遅延の発生は、ソフトウエアにより高位レベルで行える。すなわち、テスト装置のＢＳＳＷソフトウエアによって行える。その場合、ＪＴＡＧテスト信号は、ＴＡＰインタフェースにて同期を取る必要がない。遅延を補償するため、ソフトウエアによってテストデータを変更し、分析の開始点を移動することが可能である。このような同期用の遅延をＴＤＯ信号に発生する方法は、本考案の実施とは無関係である。本考案の重要な点は、境界走査セルチェーンの長さを実際より長くＪＴＡＧテスト装置に想定させることである。
【００２６】
前記非同期伝送路は、無線でも有線でも良い。重要な点は、テストデータのフォーマット、好適には複数のテスト処理からの並列テストデータセットのフォーマットを適合させ、伝送路に適したフォーマットにすることであり、テスト対象装置ＤＵＴがＴＡＰインタフェース定義に基づくフォーマットにおいて信号を解読できることである。実際のトランシーバは、伝送路に則したトランシーバであり、伝送路の物理構成に依存し、一般には伝送路プロトコルの実施にも依存する。公知のイーサネットネットワークカードを本実施例のトランシーバとして使用しても良い。一般にこのトランシーバの役割は、テストデータの送受信、プロトコルの適合、暗号化および復号化、データ整合性管理である。
【００２７】
本考案のテスト構成は、下りリンクアダプタＡ（下り）の動作や、テスト対象装置ＤＵＴと共に使用するトランシーバＴＲ２の動作の変更を必要としない。
【００２８】
当業者には明らかな通り、技術の進歩に従い、本考案の基本思想は、様々な方法で実現できるようになり得る。従って本考案およびその実施例は、前記説明に拘束されるものではなく、請求項の範囲において変化し得るものである。
【図面の簡単な説明】
【００２９】
【図１】ＪＴＡＧテストにおいて非同期伝送路を使用する従来例の構成を示すブロック図である。
【図２】ＪＴＡＧテストにおいて非同期伝送路を使用する本考案の構成を示すブロック図である。
【図１】
0003114958.tif 000003
【図２】
0003114958.tif 000004