(57)【要約】【課題】低消費電流で、寄生トランジスタの影響を受けない温度センサ用ＣＭＯＳＮ型基板ダイオードおよび温度センサを提供すること。【解決手段】温度センサ用ＣＭＯＳＮ型基板ダイオード（５０）は、Ｎ型基板（５１）と、このＮ型基板内に形成されたＰｗｅｌｌ層（５２）と、このＰｗｅｌｌ層内に形成されたＮ型高濃度層（５３）と、このＮ型高濃度層の表面近傍に形成されたｐ＋拡散層（５７）とを有する。ｐ＋拡散層とＮ型高濃度層との間のｐｎ接合によってダイオード（５０）を構成する。【選択図】　　　　図５
2004055785.tif 000002
【特許請求の範囲】
【請求項１】
Ｎ型基板と、
該Ｎ型基板内に形成されたＰｗｅｌｌ層と、
該Ｐｗｅｌｌ層内に形成されたＮ型高濃度層と、
該Ｎ型高濃度層の表面近傍に形成されたｐ＋拡散層とを有し、
前記ｐ＋拡散層と前記Ｎ型高濃度層との間のｐｎ接合によってダイオードを構成するようにしたことを特徴とする温度センサ用ＣＭＯＳＮ型基板ダイオード。
【請求項２】
前記ｐ＋拡散層を囲むように前記Ｎ型高濃度層内に形成されたｎ＋拡散層を更に有し、前記ｐ＋拡散層がアノードとして用いられ、前記ｎ＋拡散層がカソードとして用いられ、前記ｐ＋拡散層と前記ｎ＋拡散層との間が前記Ｎ型高濃度層の表面上に形成された素子分離領域によって絶縁されていることを特徴とする、請求項１に記載の温度センサ用ＣＭＯＳＮ型基板ダイオード。
【請求項３】
前記Ｐｗｅｌｌ層の表面近傍に形成された付加的ｐ＋拡散層を更に有し、該付加的ｐ＋拡散層と前記ｎ＋拡散層との間が前記Ｎ型高濃度層と前記Ｐｗｅｌｌ層との境界面に形成された付加的素子分離領域によって絶縁されていることを特徴とする、請求項２に記載の温度センサ用ＣＭＯＳＮ型基板ダイオード。
【請求項４】
前記Ｎ型高濃度層がディープＮ層であることを特徴とする、請求項１に記載の温度センサ用ＣＭＯＳＮ型基板ダイオード。
【請求項５】
前記Ｎ型高濃度層がＰチャネルストッパーであることを特徴とする、請求項１に記載の温度センサ用ＣＭＯＳＮ型基板ダイオード。
【請求項６】
前記付加的ｐ＋拡散層が接地されていることを特徴とする、請求項３に記載の温度センサ用ＣＭＯＳＮ型基板ダイオード。
【請求項７】
前記付加的ｐ＋拡散層と前記ｎ＋拡散層とが電気的に接続されていることを特徴とする、請求項３に記載の温度センサ用ＣＭＯＳＮ型基板ダイオード。
【請求項８】
請求項６に記載の温度センサ用ＣＭＯＳＮ型基板ダイオードを複数個用いて構成された温度センサであって、
前記複数の温度センサ用ＣＭＯＳＮ型基板ダイオードが直列に接続されており、
初段の温度センサ用ＣＭＯＳＮ型基板ダイオードのアノードに出力端子が接続され、
最終段の温度センサ用ＣＭＯＳＮ型基板ダイオードのカソードが接地され、
前記複数個の温度センサ用ＣＭＯＳＮ型基板ダイオードのアノードはそれぞれ対応する定電流源を介して電源端子に接続されている、ことを特徴とする温度センサ。
【請求項９】
請求項７に記載の温度センサ用ＣＭＯＳＮ型基板ダイオードを複数個用いて構成された温度センサであって、
前記複数の温度センサ用ＣＭＯＳＮ型基板ダイオードが直列に接続されており、
初段の温度センサ用ＣＭＯＳＮ型基板ダイオードのアノードに出力端子が接続され、
最終段の温度センサ用ＣＭＯＳＮ型基板ダイオードのカソードが接地され、
前記初段の温度センサ用ＣＭＯＳＮ型基板ダイオードのアノードのみが定電流源を介して電源端子に接続されている、ことを特徴とする温度センサ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、相補形金属酸化膜半導体（ＣＭＯＳ）Ｎ型基板ダイオードに関し、特に、温度センサ用ＣＭＯＳＮ型基板ダイオードに関する。
【０００２】
【従来の技術】
周知のように、ＣＭＯＳ回路とは、ｐＭＯＳとｎＭＯＳのトランジスタが相補的に接続され、入力信号によってどちらか一方のトランジスタが導通状態、他方が遮断状態となり、振幅の大きな出力信号が得られる論理回路のことをいう。
【０００３】
大規模集積回路（ＬＳＩ）の集積度が向上するにつれて、チップ内での消費電力が増加する。このため、最も低消費電力なＣＭＯＳ技術の重要性がますます高まってきている。使用するシリコン（Ｓｉ）基板にはＰ型とＮ型とがある。ここでは、Ｐ型シリコン基板を単に「Ｐ型基板」と呼び、Ｎ型シリコン基板を単に「Ｎ型基板」と呼ぶことにする。
【０００４】
このようなＣＭＯＳ技術を利用してシリコン基板にダイオードを形成することも行われる。この場合、シリコン基板がＰ型基板の場合もあるし、Ｎ型基板の場合ある。以下では、ＣＭＯＳ技術を利用してＰ型基板に形成されたダイオードのことを「ＣＭＯＳＰ型基板ダイオード」と呼び、ＣＭＯＳ技術を利用してＮ型基板に形成されたダイオードのことを「ＣＭＯＳＮ型基板ダイオード」と呼ぶことにする。
【０００５】
最初に図１を参照して、従来のＣＭＯＳＰ型基板ダイオード１０について説明する。
【０００６】
図示のＣＭＯＳＰ型基板ダイオード１０は、主面１１ａを持つＰ型基板１１と、このＰ型基板１１内に形成されたＮｗｅｌｌ層１２とを有する。このＮｗｅｌｌ層１２は、Ｐ型基板１１に主面１１ａ側からリン（Ｐ）等のＮ型不純物をイオン注入することによって形成される。Ｐ型基板１１とＮｗｅｌｌ層１２との境界面およびＮｗｅｌｌ層１２の表面上には、ＬＯＣＯＳ（ｌｏｃａｌ　ｏｘｉｄａｔｉｏｎ　ｏｆ　ｓｉｌｉｃｏｎ）技術で環状に第１および第２の素子分離領域１３−１および１３−２が形成される。
【０００７】
ここで、図１から明らかなように、第１の素子分離領域１３−１の内径は第２の素子分離領域１３−２の外径より大きく、互いに離間している。換言すれば、第２の素子分離領域１３−２は第１の素子分離領域１３−１に間隔を空けて囲まれている。
【０００８】
尚、ＬＯＣＯＳとは、選択酸化（ｓｅｌｅｃｔｉｖｅ　ｏｘｉｄａｔｉｏｎ）とも呼ばれ、酸化させたくない部分に酸素を通さないシリコン窒化膜（Ｓｉ３Ｎ４）パターンを形成し、これをマスクにしてシリコン基板表面の必要な部分だけを選択的に酸化させることをいう。
【０００９】
次に、第１の素子分離領域１３−１と第２の素子分離領域１３−２との間に挟まれたＮｗｅｌｌ層１２の表面近傍に、ボロン（Ｂ）等のＰ型不純物を拡散又はイオン注入することによって、環状のｐ＋拡散層１４が形成される。
【００１０】
最後に、第２の素子分離領域１３−２で囲まれたＮｗｅｌｌ層１２の表面近傍に、リン（Ｐ）等のＮ型不純物を拡散又はイオン注入することによって、ｎ＋拡散層１５が形成される。
【００１１】
このような構造によれば、ｐ＋拡散層１４とＮｗｅｌｌ層１２とのｐｎ接合によってダイオード１０が構成される。ここで、ｐ＋拡散層１４がダイオード１０のアノードＡとして使用され、ｎ＋拡散層１５がダイオード１０のカソードＣとして使用される。ダイオード１０のカソードＣは、図１に破線で示されるように、接地される場合もあるし、接地されない場合もある。また、Ｐ型基板１１は接地される。
【００１２】
尚、このような構造のＣＭＯＳＰ型基板ダイオード１０では、ｐ＋拡散層１４とＮｗｅｌｌ層１２とＰ型基板１１とによって寄生ｐｎｐ形バイポーラトランジスタが構成される。すなわち、この寄生ｐｎｐ形バイポーラトランジスタは、ｐ＋拡散層１４がエミッタとして、Ｎｗｅｌｌ層１２がベースとして、Ｐ型基板１１がコレクタとして、それぞれ働く。寄生ｐｎｐ形バイポーラトランジスタ１０のコレクタは接地される。
【００１３】
次に図２を参照して、従来のＣＭＯＳＮ型基板ダイオード２０について説明する。
【００１４】
図示のＣＭＯＳＮ型基板ダイオード２０は、主面２１ａを持つＮ型基板２１と、このＮ型基板２１内に形成されたＰｗｅｌｌ層２２とを有する。このＰｗｅｌｌ層２２は、Ｎ型基板２１に主面２１ａ側からボロン（Ｂ）等のＰ型不純物をイオン注入することによって形成される。Ｎ型基板２１とＰｗｅｌｌ層２２との境界面およびＰｗｅｌｌ層２２の表面には、ＬＯＣＯＳ（ｌｏｃａｌ　ｏｘｉｄａｔｉｏｎ　ｏｆ　ｓｉｌｉｃｏｎ）技術で環状に第１および第２の素子分離領域２３−１および２３−２が形成される。
【００１５】
ここで、図２から明らかなように、第１の素子分離領域２３−１の内径は第２の素子分離領域２３−２の外径より大きく、互いに離間している。換言すれば、第２の素子分離領域２３−２は第１の素子分離領域２３−１に間隔を空けて囲まれている。
【００１６】
次に、第１の素子分離領域２３−１と第２の素子分離領域２３−２との間に挟まれたＰｗｅｌｌ層２２の表面近傍に、リン（Ｐ）等のＮ型不純物を拡散又はイオン注入することによって、環状のｎ＋拡散層２４が形成される。
【００１７】
最後に、第２の素子分離領域２３−２で囲まれたＰｗｅｌｌ層２２の表面近傍に、ボロン（Ｂ）等のＰ型不純物を拡散又はイオン注入することによって、ｐ＋拡散層２５が形成される。
【００１８】
このような構造によれば、Ｐｗｅｌｌ層２２とｎ＋拡散層２４とのｐｎ接合によってダイオード２０が構成される。ここで、ｎ＋拡散層２４がダイオード２０のカソードＣとして使用され、ｐ＋拡散層２５がダイオード２０のアノードＡとして使用される。ダイオード２０のカソードＣは、図２の破線で示されるように、接地される場合もあるし、接地されない場合もある。また、Ｎ型基板２１は電源電圧ＶＤＤが供給される電源端子に接続される。
【００１９】
尚、このような構造のＣＭＯＳＮ型基板ダイオード２０では、ｎ＋拡散層２４とＰｗｅｌｌ層２２とＮ型基板２１とによって寄生ｎｐｎ形バイポーラトランジスタが構成される。すなわち、この寄生ｎｐｎ形バイポーラトランジスタは、ｎ＋拡散層２４がエミッタとして、Ｐｗｅｌｌ層２２がベースとして、Ｎ型基板２１がコレクタとして、それぞれ働く。ｎｐｎ形バイポーラトランジスタのコレクタは電源端子に接続される。
【００２０】
このようなダイオードは順方向に電圧をかけた場合、ある特定の順方向電圧Ｖｆを越えると大きな順方向電流が流れる。この特定の順方向電圧Ｖｆは温度に依存する。すなわち、ダイオードの特定の順方向電圧Ｖｆは温度特性を持っている。例えば、１℃だけ周囲の温度が上昇すると、特定の順方向電圧Ｖｆは２ｍＶだけ下がる。これはダイオードの温度感度と呼ばれ、この例の場合の温度感度は−２ｍＶ／℃である。
【００２１】
したがって、このような温度感度を持つダイオードを利用して温度センサを構成することができる。しかしがなら、１個のダイオードの温度感度は低いので、温度感度を上げるために、温度センサでは複数個のダイオードを直列に接続したものを使用する。
【００２２】
例えば、温度センサが４個のダイオードを直列に接続したもので構成されたとしよう。１個のダイオードの温度感度が−２ｍＶ／℃である場合、この温度センサの温度感度は−８ｍＶ／℃になる。ある温度で温度センサの特定の順方向電圧Ｖｆが２Ｖであったとしよう。この状態から温度が上昇して、温度センサの特定の順方向電圧Ｖｆが１．５Ｖになったとする。この場合、温度が６２．５℃だけ上昇したことが分かる。
【００２３】
次に図３を参照して、図１に示したＣＭＯＳＰ型基板ダイオード１０を４個用いて構成した温度センサについて説明する。ここでは、４個のＣＭＯＳＰ型基板ダイオードを、それぞれ、第１乃至第４のＣＭＯＳＰ型基板ダイオード１０−１、１０−２、１０−３、および１０−４で表している。また、第１乃至第４のＣＭＯＳＰ型基板ダイオード１０−１〜１０−４は、それぞれ、第１乃至第４の寄生ｐｎｐ形バイポーラトランジスタ３０−１、３０−２、３０−３、および３０−４を持っている。
【００２４】
図示の温度センサは、第１乃至第４のＣＭＯＳＰ型基板ダイオード１０−１〜１０−４と、第１乃至第４の定電流源ＩＯ１、ＩＯ２、ＩＯ３、およびＩＯ４とから構成される。
【００２５】
図３に示されるように、第１乃至第４のＣＭＯＳＰ型基板ダイオード１０−１〜１０−４は直列に接続される。すなわち、第１のＣＭＯＳＰ型基板ダイオード１０−１のアノードＡ（ｐ＋拡散層１４）は、出力端子３１に接続され、そのカソードＣ（ｎ＋拡散層１５）は、第２のＣＭＯＳＰ型基板ダイオード１０−２のアノードＡに接続される。第２のＣＭＯＳＰ型基板ダイオード１０−２のカソードＣは、第３のＣＭＯＳＰ型基板ダイオード１０−３のアノードＡに接続される。第３のＣＭＯＳＰ型基板ダイオード１０−３のカソードＣは、第４のＣＭＯＳＰ型基板ダイオード１０−４のアノードＡに接続される。第４のＣＭＯＳＰ型基板ダイオード１０−４のカソードＣは接地される。
【００２６】
また、第１乃至第４のＣＭＯＳＰ型基板ダイオード１０−１〜１０−４のアノード（ｐ＋拡散層１４）は、それぞれ、第１乃至第４の定電流源ＩＯ１〜ＩＯ４を介して電源端子に接続される。
【００２７】
第１乃至第４の寄生ｐｎｐ形バイポーラトランジスタ３０−１〜３０−４のエミッタ（ｐ＋拡散層１４）は、それぞれ、第１乃至第４のＣＭＯＳＰ型基板ダイオード１０−１〜１０−４のアノードＡに接続され、それらのベース（Ｎｗｅｌｌ層１２）は、それぞれ、第１乃至第４のＣＭＯＳＰ型基板ダイオード１０−１〜１０−４のカソードＣに接続され、それらのコレクタ（Ｐ型基板１１）は、接地される。
【００２８】
このような構成の温度センサは、第１乃至第４の寄生ｐｎｐ形バイポーラトランジスタ３０−１〜３０−４の影響を受けない。
【００２９】
次に図４を参照して、図２に示したＣＭＯＳＮ型基板ダイオード２０を４個用いて構成した温度センサについて説明する。ここでは、４個のＣＭＯＳＮ型基板ダイオードを、それぞれ、第１乃至第４のＣＭＯＳＮ型基板ダイオード２０−１、２０−２、２０−３、および２０−４で表している。また、第１乃至第４のＣＭＯＳＮ型基板ダイオード２０−１〜２０−４は、それぞれ、第１乃至第４の寄生ｎｐｎ形バイポーラトランジスタ４０−１、４０−２、４０−３、および４０−４を持っている。
【００３０】
図示の温度センサは、第１乃至第４のＣＭＯＳＮ型基板ダイオード２０−１〜２０−４と、第１乃至第４の定電流源ＩＯ１〜ＩＯ４とから構成される。
【００３１】
図４に示されるように、第１乃至第４のＣＭＯＳＮ型基板ダイオード２０−１〜２０−４は直列に接続される。詳述すると、第１のＣＭＯＳＮ型基板ダイオード２０−１のアノードＡ（ｐ＋拡散層２５）は、出力端子４１に接続され、そのカソードＣ（ｎ＋拡散層２４）は、第２のＣＭＯＳＮ型基板ダイオード２０−２のアノードＡに接続される。第２のＣＭＯＳＮ型基板ダイオード２０−２のカソードＣは、第３のＣＭＯＳＮ型基板ダイオード２０−３のアノードＡに接続される。第３のＣＭＯＳＮ型基板ダイオード２０−３のカソードＣは、第４のＣＭＯＳＮ型基板ダイオード２０−４のアノードＡに接続される。第４のＣＭＯＳＮ型基板ダイオード２０−４のカソードＣは接地される。
【００３２】
また、第１乃至第４のＣＭＯＳＮ型基板ダイオード２０−１〜２０−４のアノードＡ（ｐ＋拡散層２５）は、それぞれ、第１乃至第４の定電流源ＩＯ１〜ＩＯ４を介して電源端子に接続される。
【００３３】
第１乃至第４の寄生ｎｐｎ形バイポーラトランジスタ４０−１〜４０−４のエミッタ（ｎ＋拡散層２４）は、それぞれ、第１乃至第４のＣＭＯＳＮ型基板ダイオード２０−１〜２０−４のカソードＣに接続され、それらのベース（Ｐｗｅｌｌ層２２）は、それぞれ、第１乃至第４のＣＭＯＳＮ型基板ダイオード２０−１〜２０−４のアノードＡに接続され、それらのコレクタ（Ｎ型基板２１）は、電源端子に接続される。
【００３４】
この結果、第１乃至第４の寄生ｎｐｎ形バイポーラトランジスタ４０−１〜４０−４は、図４に示されるように、ダーリントン接続されている。
【００３５】
第１乃至第４の定電流源ＩＯ１〜ＩＯ４の各々が同じＩ１の電流を流すものであるとする。そして、第１乃至第４の寄生ｎｐｎ形バイポーラトランジスタ４０−１〜４０−４が同じ電流増幅率ｈＦＥを持っているとする。ここで、電流電流増幅率ｈＦＥは１より非常に大きい（ｈＦＥ≫１）。この場合、電源端子から第４の寄生ｎｐｎ形バイポーラトランジスタ４０−４のコレクタへ流れる電流Ｉ２は、各定電流源が流す電流Ｉ１に電流増幅率ｈＦＥを４乗したものを掛けて得られる値にほぼ等しい（Ｉ２≒ｈＦＥ４×Ｉ１）。
【００３６】
すなわち、電源端子から接地端子ＧＮＤに向かって電流Ｉ１をｈＦＥ４倍だけ増幅した電流Ｉ２が流れてしまう。よって、低消費電流の集積回路（ＩＣ）にとって、図２に示すようなＣＭＯＳＮ型基板ダイオード２０は望ましくない。
【００３７】
【発明が解決しようとする課題】
上述したように、従来のＣＭＯＳＮ型基板ダイオード２０（図２）を複数個直列に接続して構成された温度センサ（図４）では、電源端子から接地端子へ増幅された電流が流れてしまうので、低消費電流のＩＣとしては望ましくないという問題がある。
【００３８】
したがって、本発明の課題は、低消費電流の温度センサ用ＣＭＯＳＮ型基板ダイオードおよび温度センサを提供することにある。
【００３９】
本発明の他の課題は、寄生トランジスタの影響を受けない温度センサ用ＣＭＯＳＮ型基板ダイオードおよび温度センサを提供することにある。
【００４０】
【課題を解決するための手段】
本発明の第１の態様によれば、Ｎ型基板（５１）と、このＮ型基板内に形成されたＰｗｅｌｌ層（５２）と、このＰｗｅｌｌ層内に形成されたＮ型高濃度層（５３）と、このＮ型高濃度層の表面近傍に形成されたｐ＋拡散層（５７）とを有し、ｐ＋拡散層とＮ型高濃度層との間のｐｎ接合によってダイオード（５０、５０Ａ）を構成するようにしたことを特徴とする温度センサ用ＣＭＯＳＮ型基板ダイオードが得られる。
【００４１】
本発明の第２の態様による温度センサ用ＣＭＯＳＮ型基板ダイオードでは、ｐ＋拡散層（５７）を囲むようにＮ型高濃度層の表面近傍に形成されたｎ＋拡散層（５６）を更に有し、ｐ＋拡散層がアノード（Ａ）として用いられ、ｎ＋拡散層がカソード（Ｃ）として用いられ、ｐ＋拡散層とｎ＋拡散層との間がＮ型高濃度層の表面上に形成された素子分離領域（５４−３）によって絶縁されていることを特徴とする。
【００４２】
本発明の第３の態様による温度センサ用ＣＭＯＳＮ型基板ダイオードでは、Ｐｗｅｌｌ層の表面近傍に形成された付加的ｐ＋拡散層（５５）を更に有し、この付加的ｐ＋拡散層とｎ＋拡散層との間がＮ型高濃度層とＰｗｅｌｌ層との境界面に形成された付加的素子分離領域（５４−２）によって絶縁されていることを特徴とする。
【００４３】
本発明の第４の態様による温度センサ用ＣＭＯＳＮ型基板ダイオードによれば、Ｎ型高濃度層がディープＮ層であって良い。
【００４４】
本発明の第５の態様による温度センサ用ＣＭＯＳＮ型基板ダイオードによれば、Ｎ型高濃度層がＰチャネルストッパーであって良い。
【００４５】
本発明の第６の態様による温度センサ用ＣＭＯＳＮ型基板ダイオード（５０）では、付加的ｐ＋拡散層（５５）が接地されていることを特徴とする。
【００４６】
本発明の第７の態様による温度センサ用ＣＭＯＳＮ型基板ダイオード（５０Ａ）では、付加的ｐ＋拡散層（５５）とｎ＋拡散層（５６）とが電気的に接続されていることを特徴とする。
【００４７】
本発明の第１の態様による温度センサは、上記第６の態様による温度センサ用ＣＭＯＳＮ型基板ダイオード（５０）を複数個用いて構成された温度センサであって、複数の温度センサ用ＣＭＯＳＮ型基板ダイオード（５０−１〜５０−４）が直列に接続されており、初段の温度センサ用ＣＭＯＳＮ型基板ダイオード（５０−１）のアノード（Ａ）に出力端子（６１）が接続され、最終段の温度センサ用ＣＭＯＳＮ型基板ダイオード（５０−４）のカソード（Ｃ）が接地され、複数個の温度センサ用ＣＭＯＳＮ型基板ダイオードのアノードはそれぞれ対応する定電流源（ＩＯ１〜ＩＯ４）を介して電源端子（ＶＤＤ）に接続されていることを特徴とする。
【００４８】
本発明の第２の態様による温度センサは、上記第７の態様による温度センサ用ＣＭＯＳＮ型基板ダイオード（５０Ａ）を複数個用いて構成された温度センサであって、複数の温度センサ用ＣＭＯＳＮ型基板ダイオード（５０Ａ−１〜５０Ａ−４）が直列に接続されており、初段の温度センサ用ＣＭＯＳＮ型基板ダイオード（５０Ａ−１）のアノード（Ａ）に出力端子（６１Ａ）が接続され、最終段の温度センサ用ＣＭＯＳＮ型基板ダイオード（５０Ａ−４）のカソード（Ｃ）が接地され、初段の温度センサ用ＣＭＯＳＮ型基板ダイオード（５０Ａ−１）のアノード（Ａ）のみが定電流源（ＩＯ）を介して電源端子（ＶＤＤ）に接続されていることを特徴とする。
【００４９】
上記括弧内の符号は、本発明の理解を容易にするために付したものであり、一例にすぎず、これらに限定されないのは勿論である。
【００５０】
【発明の実施の形態】
以下、図面を参照して、本発明の実施の形態について詳細に説明する。
【００５１】
図５を参照して、本発明の第１の実施の形態に係る温度センサ用ＣＭＯＳＮ型基板ダイオード５０について説明する。
【００５２】
図示の温度センサ用ＣＭＯＳＮ型基板ダイオード５０は、主面５１ａを持つＮ型基板５１と、このＮ型基板５１内に形成されたＰｗｅｌｌ層５２と、このＰｗｅｌｌ層５２内に形成されたＮ型高濃度層５３とを有する。Ｐｗｅｌｌ層５２は、Ｎ型基板５１に主面５１ａ側からボロン（Ｂ）等のＰ型不純物をイオン注入することによって形成される。Ｎ型高濃度層５３は、Ｐｗｅｌｌ層５２に主面５１ａ側からリン（Ｐ）等のＮ型不純物をイオン注入することによって形成される。
【００５３】
ここで、Ｎ型高濃度層５３は、ディープＮ（ＤＮ）層或いはＰチャネルストッパーから構成されて良い。ＤＮ層とＰチャネルストッパーとは、添加不純物の濃度が相違するだけで、深さと添加不純物の種類は同じである。例えば、ＤＮ層の添加不純物の注入量は１×１０１５ｃｍ−２であるのに対し、Ｐチャネルストッパーの添加不純物の注入量は３×１０１３ｃｍ−２である。ＤＮ層は、ラッチアップ対策のために基板のインピーダンスを下げるために用いられる。ここで、「ラッチアップ現象」とは、ＣＭＯＳに代表される寄生ｐｎｐｎ接合（寄生サイリスタ構造）を有する素子において、入力端子に電源雑音などの過電圧が印加されると、電源端子から接地端子に向かって大電流（１Ａ以上）が流れる現象のことをいう。これに対して、Ｐチャネルストッパーは、隣り合う素子でチャネルが形成されないようにするために用いられる。すなわち、隣り合う素子間に高濃度のｎ層を入れることで、隣り合う素子が導通するのを防止する。
【００５４】
Ｎ型基板５１とＰｗｅｌｌ層５２との境界面、Ｐｗｅｌｌ層５２とＮ型高濃度層５３との境界面、およびＮ型高濃度層５３の表面には、ＬＯＣＯＳ（ｌｏｃａｌ　ｏｘｉｄａｔｉｏｎ　ｏｆ　ｓｉｌｉｃｏｎ）技術で、それぞれ、環状に第１、第２、および第３の素子分離領域５４−１、５４−２、および５４−３が形成される。
【００５５】
ここで、図５から明らかなように、第１の素子分離領域５４−１の内径は第２の素子分離領域５４−２の外径より大きく互いに離間しており、また、第２の素子分離領域５４−２の内径は第３の素子分離領域５４−３の外径より大きく互いに離間している。換言すれば、第３の素子分離領域５４−３は第２の素子分離領域５４−２に間隔を空けて囲まれており、第２の素子分離領域５４−２は第１の素子分離領域５４−１に間隔を空けて囲まれている。
【００５６】
次に、第１の素子分離領域５４−１と第２の素子分離領域５４−２との間に挟まれたＰｗｅｌｌ層５２の表面近傍に、ボロン（Ｂ）等のＰ型不純物を拡散又はイオン注入することによって、環状の第１のｐ＋拡散層５５が形成される。
【００５７】
引続いて、第２の素子分離領域５４−１と第３の素子分離領域５４−３との間に挟まれたＮ型高濃度層５３の表面近傍に、リン（Ｐ）等のＮ型不純物を拡散又はイオン注入することによって、環状のｎ＋拡散層５６が形成される。
【００５８】
最後に、第３の素子分離領域５４−３で囲まれたＮ型高濃度層５３の表面近傍に、ボロン（Ｂ）等のＰ型不純物を拡散又はイオン注入することによって、第２のｐ＋拡散層５７が形成される。
【００５９】
このような構造によれば、第２のｐ＋拡散層５７とＮ型高濃度層５３とのｐｎ接合によってダイオード５０が構成される。ここで、ｎ＋拡散層５６がダイオード５０のカソードＣとして使用され、第２のｐ＋拡散層５７がダイオード５０のアノードＡとして使用される。また、Ｎ型基板５１は電源電圧ＶＤＤが供給される電源端子に接続される。
【００６０】
尚、このような構造の温度センサ用ＣＭＯＳＮ型基板ダイオード５０では、第２のｐ＋拡散層５７とＮ型高濃度層５３とＰｗｅｌｌ層５２とによって寄生ｐｎｐ形バイポーラトランジスタ６０が構成される。すなわち、この寄生ｐｎｐ形バイポーラトランジスタ６０は、第２のｐ＋拡散層５７がエミッタとして、Ｎ型高濃度層５３がベースとして、Ｐｗｅｌｌ層５２がコレクタとして、それぞれ働く。寄生ｐｎｐ形バイポーラトランジスタ６０のコレクタ（Ｐｗｅｌｌ層５２）は、第１のｐ＋拡散層５５を介して接地される。
【００６１】
次に図６を参照して、図５に示した温度センサ用ＣＭＯＳＮ型基板ダイオード５０を４個用いて構成した温度センサについて説明する。ここでは、４個のＣＭＯＳＮ型基板ダイオードを、それぞれ、第１乃至第４のＣＭＯＳＮ型基板ダイオード５０−１、５０−２、５０−３、および５０−４で表している。また、第１乃至第４のＣＭＯＳＮ型基板ダイオード５０−１〜５０−４は、それぞれ、第１乃至第４の寄生ｐｎｐ形バイポーラトランジスタ６０−１、６０−２、６０−３、および６０−４を持っている。第１のＣＭＯＳＮ型基板ダイオード５０−１は初段のＣＭＯＳＮ型基板ダイオードと呼ばれ、第４のＣＭＯＳＮ型基板ダイオード５０−４は最終段のＣＭＯＳＮ型基板ダイオードと呼ばれる。
【００６２】
図示の温度センサは、第１乃至第４のＣＭＯＳＮ型基板ダイオード５０−１〜５０−４と、第１乃至第４の定電流源ＩＯ１、ＩＯ２、ＩＯ３、およびＩＯ４とから構成される。すなわち、図６に示された温度センサは、図３に示されたものと実質的に同一の構造を有する。
【００６３】
図６に示されるように、第１乃至第４のＣＭＯＳＮ型基板ダイオード５０−１〜５０−４は直列に接続される。詳述すると、第１のＣＭＯＳＮ型基板ダイオード５０−１のアノードＡ（第２のｐ＋拡散層５７）は、出力端子６１に接続され、そのカソードＣ（ｎ＋拡散層５６）は、第２のＣＭＯＳＮ型基板ダイオード５０−２のアノードＡに接続される。第２のＣＭＯＳＮ型基板ダイオード５０−２のカソードＣは、第３のＣＭＯＳＮ型基板ダイオード５０−３のアノードＡに接続される。第３のＣＭＯＳＮ型基板ダイオード５０−３のカソードＣは、第４のＣＭＯＳＮ型基板ダイオード５０−４のアノードＡに接続される。第４のＣＭＯＳＮ型基板ダイオード５０−４のカソードＣは接地される。
【００６４】
また、第１乃至第４のＣＭＯＳＰ型基板ダイオード１０−１〜１０−４のアノードＡ（第２のｐ＋拡散層５７）は、それぞれ、第１乃至第４の定電流源ＩＯ１〜ＩＯ４を介して電源端子に接続される。
【００６５】
第１乃至第４の寄生ｐｎｐ形バイポーラトランジスタ６０−１〜６０−４のエミッタ（第２のｐ＋拡散層５７）は、それぞれ、第１乃至第４のＣＭＯＳＮ型基板ダイオード５０−１〜５０−４のアノードＡに接続され、それらのベース（Ｎ型高濃度層５３）は、それぞれ、第１乃至第４のＣＭＯＳＮ型基板ダイオード５０−１〜５０−４のカソードＣに接続され、それらのコレクタ（Ｐｗｅｌｌ層５２）は、接地される。
【００６６】
このような構成の温度センサは、図３に示した温度センサと同様の構造を持つので、第１乃至第４の寄生ｐｎｐ形バイポーラトランジスタ６０−１〜６０−４の影響を受けない。
【００６７】
図７を参照すると、本発明の第２の実施の形態に係る温度センサ用ＣＭＯＳＮ型基板ダイオード５０Ａは、ダイオードのカソードＣ（ｎ＋拡散層５６）と寄生ｐｎｐ形バイポーラトランジスタ６０Ａのコレクタ（第１のｐ＋拡散層５５）とが電気的に接続されている点を除いて、図５に示された温度センサ用ＣＭＯＳＮ型基板ダイオード５０と同様の構成を有する。換言すれば、温度センサ用ＣＭＯＳＮ型基板ダイオード５０Ａにおける、寄生ｐｎｐ形バイポーラトランジスタのベース（Ｎ型高濃度層５３）とコレクタ（Ｐｗｅｌｌ層５２）とが電気的に接続されている。
【００６８】
尚、温度センサ用ＣＭＯＳＮ型基板ダイオード５０ＡのカソードＣは、図７の破線で示されるように、接地される場合もあるし、接地されない場合もある。
【００６９】
次に図８を参照して、図７に示した温度センサ用ＣＭＯＳＮ型基板ダイオード５０Ａを４個用いて構成した温度センサについて説明する。ここでは、４個のＣＭＯＳＮ型基板ダイオードを、それぞれ、第１乃至第４のＣＭＯＳＮ型基板ダイオード５０Ａ−１、５０Ａ−２、５０Ａ−３、および５０Ａ−４で表している。また、第１乃至第４のＣＭＯＳＮ型基板ダイオード５０Ａ−１〜５０Ａ−４は、それぞれ、第１乃至第４の寄生ｐｎｐ形バイポーラトランジスタ６０Ａ−１、６０Ａ−２、６０Ａ−３、および６０Ａ−４を持っている。第１のＣＭＯＳＮ型基板ダイオード５０Ａ−１は初段のＣＭＯＳＮ型基板ダイオードと呼ばれ、第４のＣＭＯＳＮ型基板ダイオード５０Ａ−４は最終段のＣＭＯＳＮ型基板ダイオードと呼ばれる。
【００７０】
図示の温度センサは、第１乃至第４のＣＭＯＳＮ型基板ダイオード５０−１〜５０−４と、一個の定電流源ＩＯとから構成される。すなわち、図６に図示した温度センサと比較して、定電流源を４個から１個に削減することができる。
【００７１】
図８に示されるように、第１乃至第４のＣＭＯＳＮ型基板ダイオード５０Ａ−１〜５０Ａ−４は直列に接続される。詳述すると、第１のＣＭＯＳＮ型基板ダイオード５０Ａ−１のアノードＡ（第２のｐ＋拡散層５７）は、出力端子６１Ａに接続され、そのカソードＣ（ｎ＋拡散層５６）は、第２のＣＭＯＳＮ型基板ダイオード５０Ａ−２のアノードＡに接続される。第２のＣＭＯＳＮ型基板ダイオード５０Ａ−２のカソードＣは、第３のＣＭＯＳＮ型基板ダイオード５０Ａ−３のアノードＡに接続される。第３のＣＭＯＳＮ型基板ダイオード５０Ａ−３のカソードＣは、第４のＣＭＯＳＮ型基板ダイオード５０Ａ−４のアノードＡに接続される。第４のＣＭＯＳＮ型基板ダイオード５０Ａ−４のカソードＣは接地される。
【００７２】
また、第１のＣＭＯＳＮ型基板ダイオード５０Ａ−１のアノードＡ（第２のｐ＋拡散層５７）のみが定電流源ＩＯを介して電源端子に接続される。
【００７３】
第１乃至第４の寄生ｐｎｐ形バイポーラトランジスタ６０Ａ−１〜６０Ａ−４のエミッタ（第２のｐ＋拡散層５７）は、それぞれ、第１乃至第４のＣＭＯＳＮ型基板ダイオード５０Ａ−１〜５０Ａ−４のアノードＡに接続され、それらのベース（Ｎ型高濃度層５３）とコレクタ（Ｐｗｅｌｌ層５２）は、それぞれ、第１乃至第４のＣＭＯＳＮ型基板ダイオード５０Ａ−１〜５０Ａ−４のカソードＣに接続される。
【００７４】
このような構成の温度センサも、第１乃至第４の寄生ｐｎｐ形バイポーラトランジスタ６０Ａ−１〜６０Ａ−４の影響を受けない。また、第１乃至第３の寄生ｐｎｐ形バイポーラトランジスタ６０Ａ−１〜６０Ａ−３のコレクタが、それぞれ、第２乃至第４の寄生ｐｎｐ形バイポーラトランジスタ６０Ａ−２〜６０Ａ−４のエミッタに接続され、第４の寄生ｐｎｐ形バイポーラトランジスタ６０Ａ−４のコレクタのみが接地されるように構成しているので、定電流源が１つだけあれば良いという利点もある。
【００７５】
以上、本発明について実施の形態によって例を挙げて説明してきたが、本発明は上述した実施の形態に限定しないのは勿論である。
【００７６】
【発明の効果】
以上の説明から明らかなように、本発明では、寄生トランジスタの影響を無くして、Ｎ型基板でも低消費電流の温度センサを作ることができるという利点がある。
【図面の簡単な説明】
【図１】従来のＣＭＯＳＰ型基板ダイオードの構成を示す断面図である。
【図２】従来のＣＭＯＳＮ型基板ダイオードの構成を示す断面図である。
【図３】図１に示したＣＭＯＳＰ型基板ダイオードを４個用いて構成した温度センサを示す回路図である。
【図４】図２に示したＣＭＯＳＮ型基板ダイオードを４個用いて構成した温度センサを示す回路図である。
【図５】本発明の第１の実施の形態に係る温度センサ用ＣＭＯＳＮ型基板ダイオードの構成を示す断面図である。
【図６】図５に示した温度センサ用ＣＭＯＳＮ型基板ダイオードを４個用いて構成した温度センサを示す回路図である。
【図７】本発明の第２の実施の形態に係る温度センサ用ＣＭＯＳＮ型基板ダイオードの構成を示す断面図である。
【図８】図７に示した温度センサ用ＣＭＯＳＮ型基板ダイオードを４個用いて構成した温度センサを示す回路図である。
【符号の説明】
５０，５０−１〜５０−４　　ＣＭＯＳＮ型基板ダイオード
５０Ａ，５０Ａ−１〜５０Ａ−４　　ＣＭＯＳＮ型基板ダイオード
５１　　Ｎ型基板
５１ａ　　主面
５２　　Ｐｗｅｌｌ層
５３　　Ｎ型高濃度層
５４−１、５４−２、５４−３　　素子分離領域
５５　　ｐ＋拡散層
５６　　ｎ＋拡散層
５７　　ｐ＋拡散層
６０，６０−１〜６０−４　　寄生ｐｎｐ形バイポーラトランジスタ
６０Ａ，６０Ａ−１〜６０Ａ−４　　寄生ｐｎｐ形バイポーラトランジスタ
ＩＯ，ＩＯ１〜ＩＯ４　　定電流源
Ａ　　アノード
Ｃ　　カソード
【図１】
2004055785.tif 000003
【図２】
2004055785.tif 000004
【図３】
2004055785.tif 000005
【図４】
2004055785.tif 000006
【図５】
2004055785.tif 000007
【図６】
2004055785.tif 000008
【図７】
2004055785.tif 000009
【図８】
2004055785.tif 000010