(57)【要約】【課題】高耐圧特性確保のためにトランジスタ構造が小さくできない等の理由から、高精細化の液晶表示装置の実現が困難であり、また、表示パネルサイズをより小さく構成した場合、遮光性が問題となる。【解決手段】金属層２０６で形成した第１の遮光層の開口部２０７を、隣接する反射電極２０８の間隙２１３、２１４とずらして形成しているので、間隙２１３、２１４から入射する光は金属層２０６で遮光され、下層に直接到達することがない。更に、反射電極２０８の下面と第２の金属層２０６で構成した遮光層の上面と間での多重反射で遮光層の開口２０７から金属層２０６の下層に漏れこむ光に対しては、配線領域２２４、２０４でトランジスタの拡散領域２３３、２０３を別個に覆い遮光する構造であり、第１、第２のトランジスタ２５、２６の感光領域である拡散領域２３３、２０３に到達する光をほぼ完全に遮断できる。【選択図】　　　　　　図５
2004133147.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素回路がマトリクス状に配列されて形成された駆動回路基板と、共通電極を形成した透光性基板と、前記駆動回路基板と前記透光性基板との間に挟持された液晶材料とを有し、前記複数の画素回路の各々は、前記共通電極に対向して配置された反射電極と、オン時に信号を転送する第１のスイッチング素子と、オン時に前記第１のスイッチング素子に信号を供給する第２のスイッチング素子と、前記第１のスイッチング素子と前記反射電極との接続点に一方の電極が接続され、オン状態の前記第１のスイッチング素子を通して入力された信号を蓄積すると共に前記反射電極に供給する第１のコンデンサと、前記第１及び第２のスイッチング素子の共通接続点に一方の電極が接続され、オン状態の前記第２のスイッチング素子を通して入力された外部からの信号を蓄積する第２のコンデンサとを備え、全画素回路の前記第１及び第２のコンデンサの他方の電極が共通接続された液晶表示装置であって、
前記駆動回路基板には、
前記反射電極の下層に形成され、隣接する前記画素回路内の前記反射電極同士の間隙部の位置に対し、遮光のために前記駆動回路基板の表面に対して垂直方向上ずれた位置に開口を有する金属層と、
前記金属層の下層に形成され、前記第１及び第２のスイッチング素子の共通接続点に対応する第１の拡散領域を覆うと共に電気的に接続された第１の配線と、前記第１のスイッチング素子の出力部に対応する第２の拡散領域を覆うと共に電気的に接続された第２の配線を有し、かつ、該第１及び第２の配線が電気的には互いに独立するように分割形成された配線層と
が形成され、前記配線層の分割形成された前記第１の配線と前記第２の配線の間の間隙部は、前記金属層の開口の位置に対して、前記駆動回路基板の表面に対して垂直方向上ずれた位置に配置されていることを特徴とする液晶表示装置。
【請求項２】
複数の画素回路がマトリクス状に配列されて形成された駆動回路基板と、共通電極を形成した透光性基板と、前記駆動回路基板と前記透光性基板との間に挟持された液晶材料とを有し、前記複数の画素回路の各々は、前記共通電極に対向して配置された反射電極と、オン時に信号を転送する第１のスイッチング素子と、オン時に前記第１のスイッチング素子に信号を供給する第２のスイッチング素子と、前記第１のスイッチング素子と前記反射電極との接続点に一方の電極が接続され、オン状態の前記第１のスイッチング素子を通して入力された信号を蓄積すると共に前記反射電極に供給する第１のコンデンサと、前記第１及び第２のスイッチング素子の共通接続点に一方の電極が接続され、オン状態の前記第２のスイッチング素子を通して入力された外部からの信号を蓄積する第２のコンデンサとを備え、全画素回路の前記第１及び第２のコンデンサの他方の電極が共通接続された液晶表示装置であって、
前記駆動回路基板には、
前記反射電極の下層に形成され、隣接する前記画素回路内の前記反射電極同士の間隙部の位置に対し、遮光のために前記駆動回路基板の表面に対して垂直方向上ずれた位置に開口を有する金属層と、
前記金属層の下層に形成され、前記第１及び第２のスイッチング素子の共通接続点に対応する第１の拡散領域と、前記第１のスイッチング素子の出力部に対応する第２の拡散領域上に、サリサイド方式により別々に直接積層された第１及び第２のコンタクト層と
が形成されていることを特徴とする液晶表示装置。
【請求項３】
前記第１のコンデンサは、前記反射電極と前記第１の遮光層とそれらの間の絶縁層で構成したことを特徴とする請求項１又は２記載の液晶表示装置。
【請求項４】
垂直走査期間（フレーム）毎に極性反転し、かつ、正極性期間での黒表示信号レベル、白表示信号レベルがそれぞれ負極性期間での白表示信号レベル、黒表示信号レベルとなるような、レベル範囲を正極性期間と負極性期間とでオーバーラップさせた信号形態の表示信号を前記第１のスイッチング素子を介して前記反射電極に供給すると共に、前記反射電極に前記表示信号を供給するタイミングと同期して、前記表示信号と逆極性で、かつ、黒表示の信号振幅よりも大レベルの交流信号を前記共通電極に印加する信号供給手段を更に有することを特徴とする請求項１乃至３のうちいずれか一項記載の液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は液晶表示装置に係り、特に高精細、高輝度、高画質の投射型ディスプレイに好適なアクティブマトリクス型液晶表示装置に関する。
【０００２】
【従来の技術】
近年、コンピュータ、通信、放送、情報記録メディア等の技術進展と並行して、これらの映像情報を大画面・高精細に表示するディスプレイへの要望が高まっている。これを実現するものとして投射型液晶表示装置が既に実用されている。投射型液晶表示装置には、大別すると透過型方式と反射型方式がある。
【０００３】
前者の透過型方式は透過性絶縁基板上に薄膜トランジスタと透明電極からなる画素をマトリクス状に配列した液晶パネルを用い、液晶パネルを透過する光を画素毎の液晶で変調して表示する方式である。この透過型方式は光を投射するための光学系の構成が比較的簡単に構成できる、というメリットはあるが、パネルを小型化し画素密度を高くすると、トランジスタや配線部分が画素面積に占める割合が大きくなり、開口率が低下する問題がある。また、画素の開口構造が投影画像にはっきりと表示されるため、特に自然画像を表示した場合に映像境界での滑らかさに欠ける、という欠点がある。
【０００４】
これに対し、後者の反射型方式は各画素が反射電極で構成され、トランジスタ及び配線は全てこの反射電極の下層に配置できるため、開口率を低下させることなく高い画素密度を実現できる。また、各画素の反射電極の間隙を０．３〜０．６（μｍ）と非常に小さく構成できるため、画素の開口構造が目立たず、滑らかな画像を表示することができる。以上より、高精細表示が要求される投射型表示装置への応用については、小型・高精細化が可能な反射型方式が適しているといえる。
【０００５】
次に、図１０〜図１２を用いて従来の反射型液晶表示装置の基本構成について説明する。図１０は従来の液晶表示装置の駆動回路基板に形成される駆動回路の一例の回路図を示す。同図において、水平走査回路１はシフトレジスタ回路及びシフトレジスタの出力でオン・オフ制御されるサンプリングスイッチ群（図示せず）で構成され、水平同期信号Ｈｓｔ、クロック信号Ｈｃｋ及び表示信号Ｖｉｄｅｏを入力として受け、表示信号をｍ本（ｍは２以上の整数）の信号電極Ｄ１，・・・，Ｄｍに順次サンプリングして供給する。
【０００６】
垂直走査回路２はシフトレジスタ回路で構成され、垂直同期信号Ｖｓｔ、クロック信号Ｖｃｋを入力として受け、ｎ本（ｎは２以上の整数）の選択信号電極Ｇ１，・・・，Ｇｎに対し、映像の水平期間毎に順次選択信号を供給する。互いに直交する信号電極Ｄ１，・・・，Ｄｍ及び選択信号電極Ｇ１，・・・，Ｇｎの各交差部には、全部でｍ×ｎ個の画素回路３１１〜３ｍｎが構成されている。
【０００７】
画素回路３１１〜３ｍｎは同一構成であるので、画素回路３１１について代表して説明するに、スイッチング用ＭＯＳ型トランジスタＴｒ、信号蓄積用のコンデンサＣｓ及び反射電極で構成され、スイッチング用ＭＯＳ型トランジスタＴｒの一方の主端子（ドレイン）には前記信号電極Ｄ１が、もう一方の主端子（ソース）には反射電極及びコンデンサＣｓの非接地側端子が接続され、制御端子（ゲート）には選択信号電極Ｇ１が接続されている。反射電極の対向部には液晶表示材料層ＬＣを介して共通電極を形成した透光性基板が配置される。
【０００８】
垂直走査回路２からは画素回路を構成するスイッチング用ＭＯＳ型トランジスタＴｒの制御端子に選択信号が供給され、１水平期間毎に１行分のスイッチング用ＭＯＳ型トランジスタが一括してオン状態となり、選択された各画素回路では水平走査回路１から信号電極Ｄ１〜Ｄｍへ順次に出力された表示信号が、対応する画素回路内のコンデンサＣｓに書き込まれる。コンデンサＣｓに書き込まれた表示信号電圧は次の垂直走査期間に新たな信号が書き込まれるまでの非選択期間中、そのコンデンサＣｓに保持され、その保持された表示信号に対応した電圧で、対応した液晶を駆動する。
【０００９】
反射型液晶表示素子においては、駆動回路基板に透明性は必要なく、シリコン基板に代表される一般的な半導体基板を用いることができる。また、シリコン基板でトランジスタ等の半導体素子が形成できるため、オフリークや電流電圧特性に優れたトランジスタ特性を実現できるため、画素回路３１１〜３ｍｎのみでなく水平走査回路１、垂直走査回路２といった周辺駆動回路を同一基板上に容易に構成することができる。
【００１０】
図１１及び図１２は反射型液晶表示装置の代表的な画素回路部の構造を表す模式平面図及び構造を表す模式断面図を示す。図１２に示すシリコン基板１１上に形成されたウェル１００上にトランジスタ領域１５及び蓄積容量領域１６が配置される。各画素のトランジスタ及び容量部はフィールド酸化膜１１２で相互に分離されている。トランジスタの制御電極（ゲート）１０２及び蓄積容量電極１０５はポリシリコン配線層で形成され、半導体基板間に対しＳｉＯ２を絶縁層とした所謂ＭＩＳ構造となっている。
【００１１】
信号電極１０１は、前記ポリシリコン層の上層に絶縁層を介して形成した第１の金属層で配線され、コンタクトホールを介してトランジスタのドレイン拡散領域１０３ｄと電気的に接続される。トランジスタの他方の端子であるソース拡散領域１０３ｓには、前記第１の金属層に形成した配線１０４がコンタクトされ、さらに配線１０４は蓄積容量電極１０５にコンタクトされる。蓄積容量領域１６の半導体基板側は高濃度拡散層が形成され、第１の金属層に形成した配線１１１で共通配線されている。
【００１２】
ここで、第１の金属層の配線１０４は図１１及び図１２に示すように、トランジスタのソース拡散領域１０３ｓを完全に覆うように形成されている。本例のように、配線１０４がトランジスタのソース拡散領域１０３ｓを覆い、洩れ光に対して遮光する構造とすることにより、ソース・ウェルで形成される半導体構造中での光キャリア発生を防止し、強い光照射下でも安定した信号保持特性及び表示特性を得ることができる。
【００１３】
さらに、本例では極めて強い光照射に対しても十分な耐光性が確保できるように、第１の金属層の上層、かつ反射電極が形成される最上層の下層に位置する金属層で遮光層１０６が形成されている。遮光層１０６には最上層の反射電極１０８と前記トランジスタのソース配線１０４をコンタクトするために開口部１０７が設けられ、この開口部１０７に設けたコンタクトを介してトランジスタのソース配線１０４と反射電極１０８が接続されている。なお、遮光層１０６の表裏面、あるいは反射電極１０８の裏面等に、必要に応じて金属層での光の多重反射を抑えるための光吸収層を形成することもできる。
【００１４】
半導体基板１０の反射電極１０８の上面、及び透光性基板１２に形成された共通電極１３の上面には、液晶表示材料の初期分子配列を所定の方向に配向するための配向層１５２ａ、１５２ｂが形成されている。液晶材料１５１が２つの基板間に封入され、反射電極１０８の信号電圧に応じて入射光の状態を変調する。
【００１５】
次に、反射型液晶表示装置に好適な液晶表示モードの例について説明する。この液晶表示モードとしては、電界効果複屈折モードがある。図１３及び図１４は負の誘電率異方性をもつ液晶を用い、初期配向を基板に略垂直としたノーマリーブラック型液晶の例を表している。図１３に示すように、電圧が印加されない条件下では、液晶分子Ｍの配向方向は基板Ｅ１、Ｅ２に対してほぼ垂直で、かつ、僅かに一定方向に傾いた方向となっている。初期配向で僅かに一定の傾きを付与する理由は、電圧印加時に液晶分子が一定の方向に揃って傾くように制御するためで、具体的な配向膜形成手段としてはＳｉＯ２の斜め蒸着等の手段を用いることができる。
【００１６】
この場合、偏光ビームスプリッタＰＢＳから入射する直線偏光Ｐ１に対し、複屈折作用は発現しないため、反射電極で反射された出力光Ｐ３の偏光方向は入射光ＰＩの偏光方向と同じ直線偏光となる。したがって、出力光Ｐ３は偏光ビームスプリッタＰＢＳを再び通る際に光源側に反射され（ＰＯ）、投射画面上は黒が表示される。
【００１７】
一方、図１４は液晶に電圧Ｖが印加された状態を表しており、液晶分子Ｍは基板に対し一定の方向に揃って傾いた状態となる。液晶分子Ｍの長軸・短軸の屈折率差に基づく複屈折性により、光の直交する偏光成分に対する位相差に変化が生じ、出力光の偏光状態は印加電圧に応じた分子の傾き、液晶ギャップに対応するトータル光路長、入射光の波長をパラメータとしたリタデーション値に応じて楕円偏光から円偏光、さらには入射光と直交する偏光方向の直線偏光、というように変化する。
【００１８】
入射光と直交する偏光成分（Ｐ３）については、偏光ビームスプリッタＰＢＳに再び入射した後、ＰＢＳを透過し、投射レンズ側に射出され（ＰＯ）、画素反射電極毎の印加電圧に対応してグレー〜白で表示される。本例の液晶表示モードは、電圧を印加しない状態で黒を表示するノーマリーブラックモードであり、黒表示時に液晶の複屈折作用を受けないため、黒表示での波長依存性がなく、黒表示に対応した信号電圧レベルも小さくて済むため、高コントラストの表示特性が得られる、という利点がある。
【００１９】
また、同じ電界効果複屈折モードを用いた表示モードの例として、誘電異方性が正の液晶材料を２つの基板に各々略平行、かつ、互いの基板上での向きをねじれた状態で初期配向し、電圧印加時に液晶分子を電界方向に配列させることでノーマリーホワイト表示させる反射型ＴＮモードを用いることもできる。
【００２０】
【発明が解決しようとする課題】
以上、基本構成及び構造について説明した従来の反射型液晶表示装置は、高密度、高精細画素への対応が容易であるという特徴があり、大画面、高解像度の投射型ディスプレイへの応用が期待されている。しかしながら、従来の反射型液晶表示装置の課題として、液晶の駆動電圧特性上、駆動回路基板に形成される半導体素子を初めとする駆動回路の動作電圧及び耐圧に１０Ｖ〜１５Ｖ程度の高い電圧が要求されるという問題がある。
【００２１】
特に、液晶表示装置をさらに高精細に構成する場合、駆動回路基板の構成要素であるトランジスタや配線ルールを微細化する必要があるが、従来の駆動電圧を前提とした場合、高耐圧特性確保のためにトランジスタ構造が小さくできないという制限があり、更なる高精細化達成の弊害となっている。また、高耐圧確保のため半導体製造プロセスが特殊となり、昨今の半導体の設計及びプロセスルールの微細化技術の恩恵を十分に受けられない、という問題がある。
【００２２】
更に、画素の高精細化及び微細化で表示パネルサイズをより小さく構成した場合、単位面積あたりに照射される入射光のエネルギーが増大すると共に、反射電極間隙部からの洩れ光が半導体主要部分に到達し易くなるため、遮光性能に優れた構造を如何に実現するかが重要な課題となる。
【００２３】
本発明は以上の点に鑑みなされたもので、高輝度・大画面の投射に対応できる十分な遮光性、耐光性を有するとともに、駆動電圧を低減可能で、画素微細化により適した液晶表示装置の具体構成手段を提供することを目的とする。
【００２４】
【課題を解決するための手段】
上記の目的を達成するため、第１の発明は、複数の画素回路がマトリクス状に配列されて形成された駆動回路基板と、共通電極を形成した透光性基板と、駆動回路基板と透光性基板との間に挟持された液晶材料とを有し、複数の画素回路の各々は、共通電極に対向して配置された反射電極と、オン時に信号を転送する第１のスイッチング素子と、オン時に第１のスイッチング素子に信号を供給する第２のスイッチング素子と、第１のスイッチング素子と反射電極との接続点に一方の電極が接続され、オン状態の第１のスイッチング素子を通して入力された信号を蓄積すると共に反射電極に供給する第１のコンデンサと、第１及び第２のスイッチング素子の共通接続点に一方の電極が接続され、オン状態の第２のスイッチング素子を通して入力された外部からの信号を蓄積する第２のコンデンサとを備え、全画素回路の第１及び第２のコンデンサの他方の電極が共通接続された液晶表示装置であって、
駆動回路基板には、反射電極の下層に形成され、隣接する画素回路内の反射電極同士の間隙部の位置に対し、遮光のために駆動回路基板の表面に対して垂直方向上ずれた位置に開口を有する金属層と、この金属層の下層に形成され、第１及び第２のスイッチング素子の共通接続点に対応する第１の拡散領域を覆うと共に電気的に接続された第１の配線と、第１のスイッチング素子の出力部に対応する第２の拡散領域を覆うと共に電気的に接続された第２の配線を有し、かつ、第１及び第２の配線が電気的には互いに独立するように分割形成された配線層とが形成され、配線層の分割形成された第１の配線と第２の配線の間の間隙部は、金属層の開口の位置に対して、駆動回路基板の表面に対して垂直方向上ずれた位置に配置されている構成としたものである。
【００２５】
この発明では、隣接する画素回路内の反射電極同士の間隙部を通して入射する光は金属層で遮光され、下層に直接到達することがない。更に、反射電極の下面と金属層の上面と間での多重反射で金属層の開口から下層に漏れこむ光に対しては、配線層により第１、第２のスイッチング素子の感光領域である第１、第２の拡散領域には殆ど入射しないようにできる。
【００２６】
また、上記の目的を達成するため、第２の発明は、第１の発明の配線層に替えて、第１の拡散領域と第２の拡散領域上に、サリサイド方式により別々に第１及び第２のコンタクト層を形成したことを特徴とする。この発明では、隣接する画素回路内の反射電極同士の間隙部を通して入射する光は金属層で遮光され、下層に直接到達することがない。更に、反射電極の下面と金属層の上面と間での多重反射で金属層の開口から下層に漏れこむ光に対しては、第１及び第２の拡散領域上にそれぞれ直接積層されている第１及び第２のコンタクト層により、第１及び第２の拡散領域に入射しないようにすることができる。
【００２７】
また、上記の目的を達成するため、第３の発明は、第１乃至第３の発明における第１のコンデンサを、反射電極と金属層とそれらの間の絶縁層で構成したことを特徴とする。この発明では、反射電極と金属層を有効に利用して第１のコンデンサを形成することができる。
【００２８】
また、上記の目的を達成するため、第４の発明は、第１乃至第４の発明のいずれかの発明に、垂直走査期間（フレーム）毎に極性反転し、かつ、正極性期間での黒表示信号レベル、白表示信号レベルがそれぞれ負極性期間での白表示信号レベル、黒表示信号レベルとなるような、レベル範囲を正極性期間と負極性期間とでオーバーラップさせた信号形態の表示信号を第１のスイッチング素子を介して反射電極に供給すると共に、反射電極に表示信号を供給するタイミングと同期して、表示信号と逆極性で、かつ、黒表示の信号振幅よりも大レベルの交流信号を共通電極に印加する信号供給手段を更に有する構成としたものである。
【００２９】
この発明では、反射電極への表示信号の供給は、第１のスイッチング素子をオンとすることにより、全ての画素回路内の反射電極に対して同時に行うことができるため、交流信号の極性切り換えと表示信号の極性切り換えを全画素回路について一致させることができる。
【００３０】
【発明の実施の形態】
次に、本発明の一実施の形態について図面と共に説明する。図１は本発明になる液晶表示装置の一実施の形態の駆動回路基板に形成される駆動回路の回路図を示す。同図において、水平走査回路５はシフトレジスタ回路及びシフトレジスタの出力でオン・オフ制御されるサンプリングスイッチ群（図示せず）で構成され、水平同期信号Ｈｓｔ、クロック信号Ｈｃｋ及び表示信号Ｖｉｄｅｏを入力として受け、表示信号をｍ本の信号電極Ｄ１，・・・，Ｄｍに順次サンプリングして供給する。
【００３１】
垂直走査回路６はシフトレジスタ回路で構成され、垂直同期信号Ｖｓｔ、クロック信号Ｖｃｋを入力として受け、ｍ本の選択信号電極Ｇ１，・・・，Ｇｎに対し、映像の水平期間毎に順次選択信号を切り換えて供給する。互いに直交して配置された信号電極Ｄ１，・・・，Ｄｍ及び選択信号電極Ｇ１，・・・，Ｇｎのｍ×ｎ個所の各交差部には、画素回路７１１〜７ｍｎがそれぞれ構成されている。
【００３２】
画素回路７１１〜７ｍｎは同一構成であるので、一つの画素回路７１１について代表して説明すると、第１の半導体素子であるスイッチング用ＭＯＳ型トランジスタＴｒ１、第２の半導体素子であるスイッチング用ＭＯＳ型トランジスタＴｒ２、信号蓄積用のための２つのコンデンサＣｓ１及びＣｓ２、並びに液晶表示素子８で構成されている。液晶表示素子８は対向して配置された反射電極９ａと共通電極９ｂ（ＣＥ）の間に液晶表示材料層ＬＣが封入された構成である。共通電極９ｂは透光性基板上に形成されている。
【００３３】
スイッチング用ＭＯＳ型トランジスタＴｒ１の一方の主端子（ソース）は反射電極９ａ及び第１のコンデンサＣｓ１の一端に接続され、スイッチング用ＭＯＳ型トランジスタＴｒ１の他方の主端子（ドレイン）はスイッチング用ＭＯＳ型トランジスタＴｒ２の一方の主端子（ソース）及び第２のコンデンサＣｓ２の一端にそれぞれ接続されている。全画素回路のスイッチング用ＭＯＳ型トランジスタＴｒ１の制御端子（ゲート）は、同時に制御信号（Ｔｒｇ）が供給できるように制御信号線に共通接続されている。
【００３４】
スイッチング用ＭＯＳ型トランジスタＴｒ２の他方の主端子（ドレイン）は第１列の信号電極Ｄ１に接続され、スイッチング用ＭＯＳ型トランジスタＴｒ２の制御端子（ゲート）は第１行の選択信号電極Ｇ１に接続されている。同様に、第ｉ列（１≦ｉ≦ｍ）の、ｎ個の画素回路７ｉ１〜７ｉｎ内の各ＭＯＳ型トランジスタＴｒ２のドレインは信号電極Ｄｉに共通接続され、第ｊ行（１≦ｊ≦ｎ）の、ｍ個の画素回路７１ｊ〜７ｍｊ内の各ＭＯＳ型トランジスタＴｒ１のゲートは信号電極Ｄｉに共通接続されている。
【００３５】
全画素内の蓄積容量であるコンデンサＣｓ１及びＣｓ２の他端は、シリコン基板上で共通に共通端子Ｃｏｍに接続されている。この共通端子Ｃｏｍには、外部より基準直流電圧がバイアスされる。
【００３６】
次に、本実施の形態の概略動作について説明する。垂直走査回路６からは画素回路を構成するスイッチング用ＭＯＳ型トランジスタＴｒ２の制御端子（ゲート）に選択信号が供給され、１水平期間毎に同一行のｍ個の画素回路内のスイッチング用ＭＯＳ型トランジスタＴｒ２が一括してオン状態となり、選択された各画素回路では水平走査回路５から信号電極Ｄ１〜Ｄｍへ順次に出力された表示信号が、対応する画素回路内のオンとされているＭＯＳ型トランジスタＴｒ２のドレイン、ソースを通してコンデンサＣｓ２に書き込まれる。
【００３７】
コンデンサＣｓ２に書き込まれた表示信号電圧は次の垂直走査期間に新たな信号が書き込まれるまでの非選択期間中、そのコンデンサＣｓ２に保持される。なお、この期間は、第１の半導体素子であるスイッチング用ＭＯＳ型トランジスタＴｒ１の制御端子（ゲート）には、Ｔｒ１をオフ状態とする電圧レベルの制御信号Ｔｒｇが供給されている。
【００３８】
先頭行から最終行までの１フレーム分の表示信号のコンデンサＣｓ２への書き込みが終了した時点で、全画素回路の第１の半導体素子であるスイッチング用ＭＯＳ型トランジスタＴｒ１の制御端子に、トランジスタＴｒ１をオン状態とするような電圧レベルの制御信号Ｔｒｇを供給し、コンデンサＣｓ２に保持されていた表示信号電圧をオン状態のトランジスタＴｒ１のドレイン、ソースを通して各画素回路の反射電極９ａに同時に転送すると共に、各画素回路の第１のコンデンサＣｓ１に、その反射電極９ａの信号電圧を保持する。
【００３９】
全画素回路の反射電極９ａへの信号転送が完了した時点で、制御信号Ｔｒｇによりスイッチング用ＭＯＳ型トランジスタＴｒ１を再びオフとし、次フレームの書き込みを開始する。次フレームの走査中、スイッチング用ＭＯＳ型トランジスタＴｒ１はオフ状態を維持し、この期間、反射電極９ａの信号電圧は第１のコンデンサＣｓ１に保持されている。この第１のコンデンサＣｓ１に保持されている電圧、すなわち反射電極９ａの信号電圧と、透光性基板側の共通電極ＣＥ（９ｂ）の差電圧が液晶表示材料ＬＣに印加される。
【００４０】
図２は本発明で用いられる液晶駆動電圧−出力光強度（透過率）特性の一例を示す。従来の技術の項で説明したように、反射型液晶表示装置に好適な液晶表示モードとして電界効果複屈折モードがあり、液晶の誘電異方性と初期配向によってノーマリーブラックあるいはノーマリーホワイト型の特性を得ることができる。本実施の形態ではノーマリーブラック型を基本に説明する。
【００４１】
図２において、駆動電圧Ｖ１は表示画像の黒（出力光強度Ｐｂ）に対応しており、駆動電圧Ｖ２は表示画像の白（出力光強度Ｐｗ）に対応する。液晶は表示画像の焼きや材料劣化への配慮から、通常、正極性電圧レベルと負極性電圧レベルを対称に設定した交流電圧で駆動する必要がある。
【００４２】
図３（ａ）は本発明の液晶表示装置における信号電圧を図示したものであり、同図（ｂ）は従来の液晶表示装置における信号電圧を示す。まず、従来の液晶表示装置の駆動では、図３（ｂ）の参考図に示すように、透光性基板の共通電極に基準となる直流電圧Ｖｃｅを印加し、駆動回路基板の反射電極側には基準電圧Ｖｃｅに対して対称に黒〜白に対応する振幅の信号を供給する。これより、駆動回路基板の駆動回路で反射電極に書き込む信号振幅は最大２×Ｖ２となる（Ｖ２は図２に示した液晶の白表示に必要なピーク電圧）。
【００４３】
これに対し、本発明の液晶表示装置の駆動においては、図３（ａ）に示すように、駆動回路基板側の反射電極に供給する表示信号を液晶の黒から白に対応する信号成分のみとすると共に、正極性での黒表示電圧が負極性の白表示電圧に、また正極性での白表示電圧が負極性の黒表示電圧に略等しいレベルとなるように、正負各極性の表示信号の電圧範囲及びレベルをオーバラップさせた信号形態で供給する。このとき、反射電極側の最大信号振幅は（Ｖ２−Ｖ１）となる。さらに、透光性基板の共通電極には、液晶しきい値電圧をＶ１としたとき、上記反射電極側の黒表示での電圧の振幅に対し、±Ｖ１だけ大きな振幅の交流化電圧Ｖｃｅを印加する。
【００４４】
図１の例での動作説明で明らかなように、本発明の液晶表示装置においては反射電極９ａへの信号供給は第１のＭＯＳ型トランジスタＴｒ１をオン状態とすることによって全ての画素回路７１１〜７ｍｎについて同時的に行われる。従って、交流化電圧Ｖｃｅの極性切り替えと画素反射電極側の信号電圧極性切り替えを全表示画素回路について一致させることが可能であり、走査による表示信号の書き込みタイミング差の影響がないため、交流化した共通電極電圧Ｖｃｅで与える液晶駆動電圧成分を全画素に一様に重畳できる。
【００４５】
負の誘電異方性を有するネマチック液晶材料を対向する２つの電極基板の各面でほぼ垂直に配向させ、電界効果複屈折モード／ノーマリーブラック動作の液晶セルをセルギャップ約３（μｍ）で実際に製作し、図２の液晶駆動電圧液晶の駆動電圧−光強度特性を測定したところ、
Ｖ１＝約２（Ｖ）　　：黒表示電圧（液晶しきい値電圧）
Ｖ２＝約４．５（Ｖ）：白表示電圧（ピーク電圧）
という代表データが得られた。
【００４６】
従来の液晶表示装置で用いられる駆動方式では、反射電極側に供給する信号電圧振幅は
２×Ｖ２＝９（Ｖ）
が必要となる。これに対し、本実施の形態の液晶表示装置に適用される駆動方式では、反射電極側に
Ｖ２−Ｖ１＝２．５（Ｖ）
の振幅の信号電圧を供給すればよく、対向する共通電極側に６．５（Ｖ）振幅の交流化電圧Ｖｃｅを、反射電極の信号極性と逆極性で印加することで、液晶駆動に必要な駆動電圧を供給できる。
【００４７】
以上説明した本実施の形態の液晶表示装置の構成と駆動方式では、駆動回路基板に構成した駆動回路で最終的に反射電極に供給すべき表示信号電圧の振幅を大幅に低減できるため、水平走査回路５、垂直走査回路６等の周辺駆動回路、及び画素回路７１１〜７ｍｎの動作電圧、電源電圧を低減することが可能である。
【００４８】
従って、回路を構成する半導体素子について特別な高耐圧構造やプロセスが不要となり、半導体集積回路の設計ルール及び作製プロセスルールに関係する動作電圧・必要耐圧の制限も大幅に緩和される結果、液晶表示装置における表示パネル微細化、高密度化に好適な液晶表示装置が実現できる。
【００４９】
ところで、以上の説明では本発明について、主に駆動回路部の基本構成と動作の点から説明したが、発明が解決しようとする課題の項で述べた通り、高輝度、大画面の投射型液晶表示装置を実現するためには、照射される入射光に対して十分な遮光性能、耐光性を確保する必要がある。
【００５０】
図１の本発明の一実施の形態の回路基本構成及び動作の説明で明らかなように、駆動回路を構成する各画素回路７１１〜７ｍｎには、反射電極９ａへの信号供給のために第１のＭＯＳ型トランジスタＴｒ１、及び走査用の第２のＭＯＳ型トランジスタＴｒ２が形成されており、ＭＯＳ型トランジスタＴｒ１を通して反射電極９ａに送出した信号電圧は、ＭＯＳ型トランジスタＴｒ１がオフの期間中、コンデンサＣｓ１に保持する必要がある。また、水平走査回路５及び垂直走査回路６による各画素回路７１１〜７ｍｎへの書き込み電圧は、第２のＭＯＳ型トランジスタＴｒ２がオフの期間中、コンデンサＣｓ２で一定期間保持することが必要である。
【００５１】
保持が必要とされる期間はいずれもほぼ１垂直走査期間に等しい期間であり、この期間の保持電圧の変動は表示特性に大きな影響を与える。このため、画素回路７１１〜７ｍｎでの複数の半導体素子の感光部位及び複数の信号保持動作に対し、これらに影響する光キャリアによるリークの発生を抑え、十分な耐光性を確保できる新たな構造が求められる。
【００５２】
本発明では、上記の課題に対し、十分な耐光性を確保できる液晶表示装置の具体構造と手段を提供する。次に、本発明になる液晶表示装置の一実施の形態の画素構造ついて説明する。
【００５３】
図４及び図５は本発明になる液晶表示装置の第１の実施の形態の構造を表す模式平面図及び構造を表す模式断面図を示す。図５に示すシリコン基板２１上に形成されたウェル２００上には図１に示した画素回路構成と対応して、第１のトランジスタ２５（図１のＴｒ１に相当）、第２のトランジスタ２６（図１のＴｒ２に相当）及び蓄積容量領域２７（図１の第２のコンデンサＣｓ２に相当）が配置されている。各画素回路の第１、第２のトランジスタ２５、２６及び蓄積容量領域２７は、フィールド酸化膜２１２で相互に分離されている。第１のトランジスタ２５の制御電極（ゲート）２２３及び蓄積容量電極２０５はポリシリコン配線層で形成され、半導体基板間に対しＳｉＯ２を絶縁層とした所謂ＭＩＳ構造となっている。
【００５４】
第２のトランジスタ２６の制御電極（ゲート）２０２は、前記ポリシリコン層で水平方向に延長され、垂直走査回路（図１の６）の各行に対応した出力端子に各々接続されている。制御電極２２３は、図４に示すように、前記ポリシリコン層の上層に絶縁層を介して形成した第１の金属層による配線２４１に接続され、全画素に共通のタイミング信号（図１の制御信号Ｔｒｇに相当）を供給できるようにしている。図５の信号電極２０１（図４の配線２０１ａ、２０１ｂ：図１のＤ１、・・・、Ｄｍ）は第１の金属層で形成され、コンタクトホールを介して第２のトランジスタ２６のドレイン拡散領域２０３ｄと電気的に接続される。
【００５５】
第２のトランジスタ２６の他方の端子であるソース拡散領域と第１のトランジスタ２５のドレイン拡散領域とは、図５に示すように共通の拡散領域２３３で形成され、この拡散領域２３３には前記第１の金属層に形成した配線２２４がコンタクトされている。更に、配線２２４は図５では図示されていないが、図４に示すように前記蓄積容量領域２７の一方の電極２０５にコンタクトホールを介して接続されている。
【００５６】
蓄積容量領域２７の他方の電極は、ウェル２００中の高濃度拡散領域２０９で形成され、この高濃度拡散領域２０９には前記第１の金属層に形成した、図４に示す配線２５１がコンタクトされ、更に第１の金属層の上層に絶縁層を介して形成した第２の金属層２０６により、全画素回路の蓄積容量領域２７の他方の電極と共通配線されている。この蓄積容量領域２７は、図１のコンデンサＣｓ２に相当し、第１、第２のトランジスタ２５、２６の共通接続点において信号電圧を十分に保持する目的で形成されている。
【００５７】
また、第１のトランジスタ２５のソース拡散領域２０３は、第１の金属層に構成した配線領域２０４とコンタクトホールを介して接続され、更に図４及び図５に示す開口２０７を設けた第２の金属層２０６を経て最上層の反射電極２０８に接続されている。反射電極２０８、開口２０７を設けた第２の金属層２０６及びこれら２層間の絶縁層で構成した容量が、反射電極２０８の信号電圧を保持するための蓄積容量２８（図１の第１のコンデンサＣｓ１に相当）を形成している。上記の各画素回路がマトリクス状に複数配列されている駆動回路基板（シリコン基板２１から反射電極２０８までの多層構造基板）上の反射電極２０８の上面と、透光性基板２２に形成された共通電極２３の上面には、液晶表示材料の初期分子配列を所定の方向に配向するための配向層２５２ａ、２５２ｂがそれぞれ形成されている。液晶材料２５３が駆動回路基板と透光性基板２２との間に封入され、反射電極２０８の信号電圧に応じて入射光の状態を変調する。
【００５８】
本実施の形態の液晶表示装置では、図５に示すように、遮光特性を確保するための構造として第１のトランジスタ２５（Ｔｒ１）と第２のトランジスタ２６（Ｔｒ２）の共通接続点に相当する拡散領域２３３の上部を第１の金属層に形成した配線領域２２４で覆い、また第１のトランジスタ２５（Ｔｒ１）の出力部であるソース拡散領域２０３を同じく第１の金属層に形成した配線領域２２４とは別の配線領域２０４で覆っている。これら配線領域２０４及び２２４は、第２の遮光層を構成しており、電気的には互いに独立するように分割形成されている。
【００５９】
更に、図５に示すように、第１の金属層で形成した各配線領域２２４、２０４間の間隙２１０の位置と、第２の金属層に設けた開口部２０７の位置と、最上層で互いに隣接する反射電極２０８の間隙２１３、２１４の位置がそれぞれ互いにずれるように配置構成している。すなわち、隣接する画素回路内の反射電極２０８の間に形成された間隙２１３、２１４の位置は、反射電極２０８の下層側において第１の遮光層を構成する第２の金属層２０６の開口２０７の位置と、上記間隙２１０の位置は、それぞれ駆動回路基板の表面に対して垂直方向上ずれた位置（重複しない位置）に配置されている。
【００６０】
本実施の形態の構造では、第２の金属層２０６で形成した第１の遮光層の開口部２０７を、隣接する反射電極２０８の間隙２１３、２１４とずらして形成しているので、隣接する反射電極２０８の間隙２１３、２１４から入射する光は第２の金属層２０６で遮光され、下層に直接到達することがない。更に、反射電極２０８の下面と第２の金属層２０６で構成した遮光層の上面と間での多重反射で遮光層の開口２０７から金属層２０６の下層に漏れこむ光に対しては、第１の配線層を分割した配線領域２２４、２０４でトランジスタの拡散領域２３３、２０３を別個に覆い遮光する構造であり、最終的に第１、第２のトランジスタ２５、２６の感光領域である拡散領域２３３、２０３に到達する光をほぼ完全に遮断できる。
【００６１】
なお、各金属層間で発生する光の多重反射の影響を低減する手段として、金属層の表面あるいは裏面に窒化チタン（ＴｉＮ）等の光吸収層を形成することもできる。
【００６２】
次に、本発明になる液晶表示装置の第２の実施の形態の遮光構造について説明する。図６は本発明になる液晶表示装置の第２の実施の形態の遮光構造を示す断面図を示す。同図中、図５と同一構成部分には同一符号を付し、その説明を省略する。図６に示す実施の形態では、第１、第２のトランジスタ２５、２６の共通接続点に相当する拡散領域２３３の上部を、拡散領域２３３に直接積層したコンタクト層９０２で覆い、また第１のトランジスタ２５のソース拡散領域２０３を拡散領域２０３に直接積層したコンタクト層９０１で覆う構造となっている。これらの遮光層９０１、９０２の構造は、ソース・ドレイン拡散領域形成の一技術であるサリサイド（Ｓａｌｉｃｉｄｅ＝Ｓｅｌｆ−ａｌｉｇｎ−Ｓｉｌｉｃｉｄｅ）方式で実現される。
【００６３】
具体的には、ゲートポリシリコン電極側壁部にスペーサとなる二酸化シリコンをエッチング形成した状態で、全面にチタン層をスパッタ形成し、アニール処理を行う。このとき、チタンとシリコン、及びポリシリコンの接触部分ではＴｉＳｉ２（ＴｉＳｉ）が形成される。二酸化シリコンスペーサ部のチタンをウェット処理等で除去すれば、トランジスタの各電極領域（ソース、ゲート、ドレイン）の上に低抵抗のＴｉＳｉ２（ＴｉＳｉ）によるコンタクト層がセルフアライメントで形成される。
【００６４】
本実施の形態では前記サリサイド方式で拡散層２３３、２０３上に直接遮光機能を有するコンタクト層９０１、９０２を形成しており、これらコンタクト層９０１、９０２はセルフアライメントで形成されるため、遮光対象である拡散層２３３、２０３の直上部を完全に覆う遮光構造が実現できる。
【００６５】
更に、本実施の形態の構造上の特徴であるコンタクト層９０１、９０２による遮光構造と、前記実施の形態による金属配線層による配線領域２２４、２０４を拡散部２３３，２０３を覆うように形成する遮光構造を併用すれば、さらに遮光性に優れた液晶表示装置を実現できる。
【００６６】
以上、本発明における液晶表示装置の遮光構造について、実施の形態をもとに説明した。次に、本発明による液晶表示装置を実現するのに好適な蓄積容量構造について説明する。
【００６７】
図７は本発明による液晶表示装置の一実施の形態の画素回路の蓄積容量と反射電極への書き込み信号の関係を説明するための図である。同図中、図１と同一構成部分には同一符号を付し、その説明を省略する。図７を用いて、本発明による液晶表示装置で画素回路を構成する２つの蓄積容量の設計について説明する。図７において、制御信号Ｔｒｇにより第１のトランジスタＴｒ１をオンとし、トランジスタＴｒ１のドレインとトランジスタＴｒ２のソースとの共通接続点に一方の電極が接続されたコンデンサＣｓ２に保持されている電圧Ｖｓを、反射電極側のコンデンサＣｓ１に転送する表示信号を送出する動作を考える。
【００６８】
このとき、反射電極側のコンデンサＣｓ１には前フレーム表示信号が予め保持されており、このコンデンサＣｓ１に保持されている初期電圧（前フレーム表示信号）をＶｐ（ｎ−１）で表すと、トランジスタＴｒ１をオンとしてコンデンサＣｓ２の保持電圧ＶｓをコンデンサＣｓ１へ転送すると、コンデンサＣｓ１の保持電圧Ｖｐ（ｎ）は次式となる。ただし、コンデンサ以外の寄生容量は無視できると仮定している。また、コンデンサＣｓ１、Ｃｓ２の静電容量値をＣ１、Ｃ２とする。
【００６９】
Ｖｐ（ｎ）＝Ｋ・Ｖｓ＋（１−Ｋ）・Ｖｐ（ｎ・１）　　　　　（１）
ただし、Ｋ＝Ｃ２／（Ｃ１＋Ｃ２）
２つのコンデンサＣｓ１、Ｃｓ２の容量値Ｃ１、Ｃ２にＣ１≪Ｃ２の関係が成り立つ場合には、（１）式においてＫ≒１でＶｐ（ｎ）≒Ｖｓとなり、コンデンサＣｓ１の初期保持電圧によらず、反射電極側の電圧は転送される信号電圧Ｖｓとほぼ等しい値となる。
【００７０】
従って、本発明の液晶表示装置では、前フレームの信号電圧の影響を小さくして反射電極側への信号転送を有効に行うためには、第１、第２のトランジスタＴｒ１、Ｔｒ２との共通接続点に接続される第２のコンデンサＣｓ２の容量値Ｃ２と、第１のトランジスタＴｒ１の出力部に接続されている第１のコンデンサＣｓ１の容量値Ｃ１との値の比率Ｃ２／Ｃ１をできるだけ大きく設定することが望ましいことが分かる。
【００７１】
Ｃ２／Ｃ１で表される容量比を大きくする手段としては、第１、第２のトランジスタＴｒ１、Ｔｒ２の共通接続点に接続される第２のコンデンサＣｓ２の容量値Ｃ２を大きくするか、第１のトランジスタＴｒ１の出力部に接続される第１のコンデンサＣｓ１の容量値Ｃ１を小さくする方法が考えられる。
【００７２】
しかしながら、反射電極側の容量値Ｃ１を極端に小さくすると、本来の目的である信号保持特性が劣化するという問題が発生する。また、実際の構造では、反射電極にはコンデンサＣｓ１の容量値Ｃ１以外に、第１のトランジスタＴｒ１のソース拡散領域の拡散容量Ｃｊと液晶層の容量Ｃｌｃが並列的に付加された構造となる。これら２つの寄生的な容量は固定の容量ではなく、印加電圧と液晶光学応答に応じて値が変化する可変容量である。
【００７３】
従って、反射電極側に形成するコンデンサＣｓ１の容量値Ｃ１の大きさが不十分で、Ｃ１に対しＣｊまたはＣｌｃの値が支配的になる領域では、画素反射電極の書き込み電圧が信号レベル依存性を持ち、非線形な特性が現れてしまう、という問題が起きる。従って、本発明による液晶表示装置の画素回路では、コンデンサＣｓ１の容量値Ｃ１を、これらの寄生容量Ｃｊ及びＣ１ｃより十分大きく設計することが望ましい。
【００７４】
ところで、図５に図示した本発明による液晶表示装置の第１の実施の形態においては、反射電極の信号電圧を保持するための蓄積容量２８（Ｃｓ１）を、反射電極２０８とその下層の遮光層２０６及び反射電極２０８と遮光層２０６との間の絶縁層よりなるＭＩＭ構造で構成しており、第１、第２のトランジスタ２５、２６の共通接続点に接続されている信号蓄積容量２７（Ｃｓ２）は、ポリシリコン電極２０５と半導体基板２１の高濃度拡散領域、及びシリコン酸化膜よりなる所謂ＭＩＳ構造で構成している。
【００７５】
このように、本実施の形態では、２つの蓄積容量構造を別層に構成する構造とした結果、前記２つの蓄積容量２７、２８の配置領域が競合することがなく、各々について電圧保持に必要十分な容量値のコンデンサを設けることができる。また、蓄積容量２８（Ｃｓ１）と蓄積容量２７（Ｃｓ２）の値の比率については、ＭＩＳ構造容量Ｃｓ２の絶縁層が、トランジスタのゲート酸化膜厚と同等で、通常十〜数十（ｎｍ）と極めて薄く形成され、Ｃｓ１を構成するＭＩＭ構造容量に対して単位面積当りの容量を大きく設定できるため、上述した容量比Ｃ２／Ｃ１を大きく構成することができる。
【００７６】
次に、本発明になる液晶表示装置の第３の実施の形態について説明する。図８は本発明になる液晶表示装置の第３の実施の形態の構造を表す模式平面図を示す。同図中、図４と同一構成部分には同一符号を付し、その説明を省略する。この実施の形態は、液晶表示装置の画素回路に構成する２つの蓄積容量を、上記の各実施の形態とは異なる構造としたものである。
【００７７】
本実施の形態では蓄積容量を構成する一方の電極であるポリシリコン電極のパターンを、図８に示すように、第１の領域２６１と第２の領域２０５に分割して形成している。第１の領域２６１は第１の金属層の配線領域２０４によって第１のトランジスタ２５のソース領域に接続されている。また、第２の領域２０５は第１の金属層の配線領域２２４によって第１、第２のトランジスタの共通拡散層に接続されている。
【００７８】
本実施の形態では２つの蓄積容量がいずれも（ポリシリコンーシリコン酸化膜一半導体基板の高濃度層拡散領域）で構成されたＭＩＳ構造となっている。前記実施の形態でも説明したように、ＭＩＳ構造のシリコン酸化膜工程はトランジスタのゲート酸化膜工程と同工程で形成されるため、十ｎｍオーダーの極めて薄い酸化膜を高精度の膜厚制御性で形成できる。従って、単位面積当りの容量値が大きく、高精度で製造時に再現性高い容量を形成できるという特徴がある。更に、Ｃｓ１、Ｃｓ２を構成するポリシリコン電極面積配分を最適化することによって、容量比Ｃ２／Ｃ１を所望の値に設計することが可能である。具体的には、同図において、ポリシリコン電極パターン設計で、第２の領域２０５の面積を第１の領域２６１の面積に対して十分大きくなるように構成すれば、容量比Ｃ２／Ｃ１の値を大きく構成することが可能である。
【００７９】
図９は本発明になる液晶表示装置の一実施の形態の組み立て構造説明図を示す。駆動回路を形成した半導体基板１０００には、水平走査回路５０１（図１の５に相当）、垂直走査回路５０２（図１の６に相当）及び図１に示した全画素７１１〜７ｍｎが搭載された画素回路領域５００が形成されている。水平走査回路５０１、垂直走査回路５０２を遮光するための遮光層５０３は、構成手段としては、例えば画素部反射電極と同じ配線層でこれらの周辺回路を覆う構造とする。これにより、周辺回路部に強い光が入射しても、これらの誤動作を防止することができる。また、この遮光層５０３の更に上部に、画素エリアの開口を有する別の部材を配置してトリミングしてもよい。
【００８０】
半導体基板１０００と共通電極を有する透明性基板１００１の各々の表面には液晶配向処理を施し、液晶セルの隔壁を構成するシール領域５０４を前記半導体基板１０００または透明性基板１００１上に形成し、２つの基板１０００及び１００１を対向した状態で固着する。シール領域５０４のシール材料には、液晶セルの厚さを均一かつ所望の値に規定するため、粒状のスペーサ材料が分散されている。また、液晶セルの厚さをより均一に保つため、樹脂材料等で画素回路部５００及び周辺回路部に微小な柱状のスペーサ構造を一様に形成する構造とすることもできる。
【００８１】
上記液晶セルに液晶の注入口５０５より液晶を注入し、注入口５０５を樹脂材料で封止する。半導体基板１０００上には表面電極５０６が形成され透明性基板１００１に形成した共通電極と導電性材料を介して接触させる構造により、２つの基板間を電気的に接続している。表示信号やクロック等のタイミング信号、各種制御信号、電源、前記共通電極への駆動信号等、半導体基板１０００上に形成した駆動回路の動作及び液晶駆動に必要な信号を入力するための外部接続端子群５０７は、フレキシブル基板等が取り付けられて外部駆動回路（図示せず）に結線される。
【００８２】
【発明の効果】
以上説明したように、本発明によれば、遮光層及び／又はコンタクト層を設けることにより、画素回路内の第１、第２のスイッチング素子の感光領域である第１、第２の拡散領域には殆ど光が入射しないようにしたため、高精細化、微細化の表示パネルサイズの投射型液晶表示装置においても、十分な遮光性、耐光性を得ることができ、高輝度・大画面の投射に対応できる十分な遮光性、耐光性を有する投射型液晶表示装置が実現できる。
【００８３】
また、本発明によれば、反射電極への表示信号の供給は、第１のスイッチング素子をオンとして、全ての画素回路内の反射電極に対して同時に行うことで、交流信号の極性切り換えと表示信号の極性切り換えを全画素回路について一致させることができるため、走査による表示信号の書き込みタイミング差の影響が無く、表示信号電圧の振幅を大幅に低減でき、これにより、周辺駆動回路及び画素回路の動作電圧、電源電圧を低減することが可能であり、従って、回路を構成する半導体素子について特別な高耐圧構造やプロセスが不要となり、半導体集積回路の設計ルール及び作製プロセスルールに関係する動作電圧・必要耐圧の制限も大幅に緩和される結果、液晶表示装置における表示パネル微細化、高密度化に好適な液晶表示装置が実現できる。
【図面の簡単な説明】
【図１】本発明の液晶表示装置の一実施の形態の駆動回路基板に形成される駆動回路の回路図である。
【図２】本発明で用いられる液晶駆動電圧−出力光強度（透過率）特性の一例を示す図である。
【図３】本発明の液晶表示装置における信号電圧と、従来の液晶表示装置における信号電圧を示す図である。
【図４】本発明の液晶表示装置の第１の実施の形態の構造を表す模式平面図である。
【図５】本発明の液晶表示装置の第１の実施の形態の構造を表す模式断面図である。
【図６】本発明の液晶表示装置の第２の実施の形態の遮光構造を示す断面図である。
【図７】本発明の液晶表示装置の一実施の形態の画素回路の蓄積容量と反射電極への書き込み信号の関係を説明するための図である。
【図８】本発明の液晶表示装置の第３の実施の形態の構造を表す模式平面図である。
【図９】本発明の液晶表示装置の一実施の形態の組み立て構造説明図である。
【図１０】従来の液晶表示装置の駆動回路基板に形成される駆動回路の一例の回路図である。
【図１１】従来の反射型液晶表示装置の代表的な画素回路部の構造を表す模式平面図である。
【図１２】従来の反射型液晶表示装置の代表的な画素回路部の構造を表す模式断面図である。
【図１３】従来の液晶表示装置の例で、液晶の動作モードを説明する模式図である。
【図１４】従来の液晶表示装置の例で、液晶の動作モードを説明する模式図である。
【符号の説明】
５　水平走査回路
６　垂直走査回路
７１１〜７ｍｎ　画素回路
９ａ、２０８　反射電極
９ｂ、２３　共通電極
２１　シリコン基板
２２、１００１　透光性基板
２３　共通電極
２５　第１のトランジスタ
２６　第２のトランジスタ
２７　蓄積容量領域
２８　蓄積容量
１００、２００　ウェル
１０１、２０１　信号電極
１０２、２０２、２２３　トランジスタの制御電極
１０３、２０３、２３３　ソース拡散領域
１０４、２０４、２２４、２４１　配線領域
１０５、２０５　蓄積容量電極
１０６、２０６、５０３　遮光層
１０７、２０７　開口
１０８、２０８　反射電極
１１１、２５１　第１の金属層に形成した配線
１１２、２１２　フィールド酸化膜
２０５　ポリシリコン電極
２０９　高濃度拡散領域
２１０、２１３、２１４　間隙
２５２ａ、２５２ｂ　配向層
２５３　液晶材料
５００　画素回路領域
５０１　水平走査回路
５０２　垂直走査回路
５０４　シール領域
５０５　注入口
５０６　表面電極
５０７　外部接続端子群
９０１、９０２　コンタクト層（遮光層）
【図１】
2004133147.tif 000003
【図２】
2004133147.tif 000004
【図３】
2004133147.tif 000005
【図４】
2004133147.tif 000006
【図５】
2004133147.tif 000007
【図６】
2004133147.tif 000008
【図７】
2004133147.tif 000009
【図８】
2004133147.tif 000010
【図９】
2004133147.tif 000011
【図１０】
2004133147.tif 000012
【図１１】
2004133147.tif 000013
【図１２】
2004133147.tif 000014
【図１３】
2004133147.tif 000015
【図１４】
2004133147.tif 000016