(57)【要約】      （修正有）【課題】エッチングプロセスにおけるレジストトリミング時間を決定するための方法を提供する。【解決手段】レジストトリミング時間を決定する方法は、ステップ５２０において、スキャッタロメータを用いて、パターン化されたレジスト層のレジストプロファイルデータと臨界寸法（ＣＤ）データを得るステップと、その後、ステップ５３０−５５０において、テストサンプルによりあらかじめ得られたレジストプロファイルデータとエッチングパターン臨界寸法データを含む測定値と前記パターン化されたレジスト層とを比較するステップと、その比較からトリミング時間を得るステップを有する。【選択図】図５
2004349704.tif 000002
【特許請求の範囲】
【請求項１】
エッチングプロセスにおける臨界寸法を制御する方法であって、
スキャットロメータを用いて、パターン化されたレジスト層のレジストプロファイルデータ及び臨界寸法データを得るステップと、
前記スキャットロメータから得られる前記レジストプロファイルデータを含む実験的モデルを生成するステップと、
前記パターン化されたレジスト層のためのエッチングプロセスを設定するために前記実験的モデルを使用するステップと、
を有することを特徴とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に半導体デバイスを製造するための方法、特にエッチングプロセスにおける臨界寸法(critical dimension: CD)を制御する方法に関する。
【背景技術】
【０００２】
超大規模集積回路に関連した高密度及び性能に対する現在の要求は、サブミクロンの形状（フィーチャ）、増大した、トランジスタ及び回路のスピード、及び向上した信頼性である。これらの要求は、デバイスの頻繁で詳細な検査を含む、注意深いプロセスの監視を必要とする高い正確性及び均一性をもつデバイスフィーチャの形成を必要としているが、一方それらは依然として半導体ウエハの形態である。
【０００３】
注意深い検査を必要とする一つの重要なプロセスは、回路パターンを半導体ウエハに移すためにマスクが使用される場合のホトリソグラフィである。一般的に、一連のこれらのマスクは、本シーケンスにおいて用いられる。各ホトリソグラフィのマスクは、ウエハ上に集積される回路素子に対応する複雑な形状パターンである。これらのシリーズにおいて、例えば、シリコンウエハ上に形成されたポリシリコンまたは金属層のような層上に前に被覆された感光性の層（すなわち、ホトレジスト層）上にその対応するパターンを移すために、各マスクが用いられる。
【０００４】
ホトレジスト層へのマスクパターンの転移は、従来ホトレジストを露光するためにマスクを通して光りまたは他の放射を指向する光学露光ツール、例えばスキャナーまたはステッパーによって行なわれている。従って、ホトレジストはホトレジストマスクを形成するために現像され、下にあるシリコンまたは金属層が、フィーチャ、例えばラインまたはゲートを形成するためにマスクに従って選択的にエッチングされる。
【０００５】
マスクの製造は、処理及び設計の制限によって設定された所定の設計ルールに従う。これらの設計ルールは、デバイスまたはラインが望ましくない方法で互いにオーバラップしたり、相互作用したりしないことを保証するために、デバイスと相互接続ライン（配線）間のスペースの許容度及びライン自体の幅を規定している。
【０００６】
設計ルールは、多くの異なるライン幅を含むデバイスにおけるインタレストのあらゆるライン幅として定義される臨界寸法（“ＣＤ”）に関する限界を設定する。超大規模集積の適用における最大のフィーチャに対するＣＤは、ミクロンの何分の一のオーダであるが、しかしそれは一般に特定のフィーチャに依存する。
【０００７】
設計ルールが減り、プロセスウインドウ（すなわち、処理における誤差のマージン）が小さくなるに従って、表面形状のＣＤばかりでなく、それらの断面形状（プロファイル）の検査や測定も益々重要になっている。設計寸法からのフィーチャの臨界寸法（ＣＤ）及びプロファイルの偏差は、仕上げられた半導体デバイスの性能に逆影響を及ぼす。更に、フィーチャのＣＤ及びプロファイルの測定は、処理の問題、例えばステッパーの焦点ずれ及び露光過剰によるホトレジストの損失を示す。
【０００８】
エッチング後のフィーチャＣＤにおける上述の偏差を減少する努力において、現在ではプロセスのエッチングバイアスを計算している。エッチングバイアスは、フィーチャを形成するために使用されるホトレジストのパターン化されたときの寸法（大きさ）に対するフィーチャの最終寸法における変化量として定義される。換言すれば、エッチングバイアスは、リソフラフィープロセスからエッチングプロセスまでのパターンの転移の正確性に関する値を突き止める。
【０００９】
近年、ＣＤバイアス（偏り）が各ロットに対するエッチングプロセスへの変化によって制御されるパターンレベルに対して、エッチングバイアスの予測は単独のホトレジストに基づかれている。一般に、このホトレジストのＣＤは、従来の測定技術、例えば走査型電子顕微鏡（ＳＥＭ）またま他の技術を用いて測定される。しかし、不幸にして、ホトレジスト単独及び特にＳＥＭを用いて得られるものは、不一致のデータを与える。もし、不一致データが用いられるならば、不一致データは、しばしば製造プロセスを危うくする。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
よって、この分野の技術に必要なものは、ＣＤ変化の速い、同一性及び修正のための単純で、コスト−効果のある方法である。
【課題を解決するための手段】
【００１１】
従来技術の上記欠点を解決するために、本発明は、エッチングプロセスにおけるエッチングプロセス状態を判断するための方法を提供する。本発明の一つの実施例において、エッチングプロセス状態を判断するための方法は、スキャッタロメータを用いて、パターン化されたレジスト層のレジストプロファイルデータ及び臨界寸法（クリティカルディメンジョン：ＣＤ）データを得るステップ、及びその後、レジストプロファイルデータ及び臨界寸法データを用いて、パターン化されたレジスト層の評価されたエッチングプロセス状態を得るステップを有する。
【００１２】
他の実施例において、本発明は、エッチングプロセスにおいて臨界寸法（ＣＤ）を制御する方法を提供する。とりわけエッチングプロセスにおいてＣＤを制御する方法は、スキャッタロメータを用いて、パターン化されたレジスト層のレジストプロファイルデータ及び臨界寸法（ＣＤ）データを得るステップを有する。レジストプロファイルデータから、本方法は、実験的モデルを生成し、その後、この実験的モデルを用いて、パターン化されたレジスト層に対するエッチングプロセスを設計する。
【００１３】
更に、本発明は、エッチングプロセスにおいてＣＤを制御するための前記方法を使用して、半導体デバイスを製造する方法を提供する。上述の開示に加えて、半導体デバイスを製造する方法は、トリミングされたパターン化されたレジスト層を形成するために、実験的モデルを使用して、パターン化されたレジスト層に加えられるエッチングプロセスを調整するステップ、及びその後、トリミングされ、パターン化されたレジスト層によって露光された材料をエッチングすることによって、構造物を形成するステップを有する。
【００１４】
前記のものは、本発明の好適な、及び他の特徴の概要であり、当業者は以下の本発明の詳細な説明をよく理解するであろう。更に、本発明の請求項の主題を形成する本発明の他の特徴は、以下に説明される。当業者は、彼らが本発明の同じ目的を達成する他の構造物を設計しまたは変形するための基礎として、開示された概念及び特定の実施例を容易に使用することができることを理解するであろう。また、当業者は、これらの均等物が本発明の精神及び範囲から逸脱していないことを理解すべきである。
【発明を実施するための最良の形態】
【００１５】
本発明は、従来技術と異なって、所望のエッチングバイアスを与えるエチングプロセス条件を計算するステップを含んで、エッチングプロセスのエッチングプロセス条件を計算するための信頼でき、且つ正確な方法を提供する。更に、従来技術と異なって、本発明は、エッチングプロセス条件が、従来技術によって現在用いられているロットの平均を基礎にするのと比較して、ウエハ毎を基礎に信頼でき、且つ正確に計算されるようにする。従って、特定のエッチングプロセス条件は、プロセスが前に行なったレジストレイアウトの平均ではなく、特定のレジストレイアウトに基づいて計算される。
【００１６】
本発明は、更に従来技術と異なって、パターン後の臨界寸法（ＣＤ）データ（すなわち、幅のデータ）が単独では、しばしば不十分であり、エッチングプロセス条件を計算するために、しばしばミスリードする。図１を参照すると、レジストのトリミング時間を計算するためのパターン後のＤＣデータのみを用いることによって生じる少なくとも一つの問題を示す２つのグラフ１００と１５０が示されている。
【００１７】
図１に示された例において、グラフ１００、１５０は、各ロットにおいて５枚のウエハに対して、パターン後のＣＤデータをエッチング後のＣＤデータと比較している。人は、パターン後のＣＤデータが増加するに従って、エッチング後のＣＤデータの測定も同様に増加することを期待するであろう。これはグラフ１００によって示されたロット１の場合である。しかし、グラフ１５０によって示されたロット２は、逆の振舞いをしている。従って、ロット２に対してウエハのトリミング時間を調整するためにパターン後のＣＤデータを盲目的に使用することは、エッチング後のＣＤにマイナスの影響を実際に与えるであろう。図１に示された例において、ロットの各ウエハは、同じエッチングレシピの下で処理された。換言すれば、各々のウエハは、他のレシピパラメータ間で、同じレジストトリミング時間を有した。
【００１８】
図２を参照すると、前述した食い違いに光を当てた２つのレジストシナリオ２１０、２５０が示されている。双方のレジストシナリオ２１０、２５０は、同じパターン後のＣＤデータを有するが、レジスト角は２つの間で異なっている。同じトリミング時間に対しては、明らかに、大きなレジスト角θLに相当するシナリオ２１０は、小さなレジスト角θSを有するシナリオと比較して、レジスト後のトリミングＣＤに小さな変化があった。
【００１９】
これは、エッチングバイアス（すなわち、与えられたレジスト構造に対するパターン後のＣＤとエッチング後のＣＤ間の差）は、レジスト角によって逆影響を受けるであろうことを暗示している。例えば、図３は、図１からロット２に対するエッチングバイアスに関するレジスト角の影響を示すグラフ３００である。この例において、エッチングバイアスに関するレジスト角の影響は、約５ｎｍ/度であると判る。従って、明らかに、パターン後のＣＤデータ単独ではレジストのトリミング時間を計算するには不十分である。
【００２０】
図４を参照すると、側壁角の変化に対してロット内のデータを正規化した後、図１に示された２つのグラフ１００、１５０を表す２つのグラフ４００、４５０が示されている。この正規化は、とりわけ、各ウエハのエッチング後のＣＤデータをウエハに対して測定された平均の側壁角に修正することによって達成される。生じた結果はグラフ４００と５００である。パターン後のＣＤデータを考慮するだけで得られた図１のグラフ１５０は、グラフ１００のそれと前は一致しなかったが、グラフ４００と４５０は互いに一致していることに留意されたい。
【００２１】
上記の説明は、側壁角のデータがエッチングプロセス条件、特にレジストのトリミング時間を確実に、且つ正確に計算する上で重要な役割を果たすけれども、当業者は、他の同様なパラメータが同様な結果を与えることを理解するであろう。すなわち、レジストの厚さを含むレジストのプロファイルと関連するパラメータは、同様な結果を提供する。また、同様な結果は、他のエッチングプロセス条件を計算するために得られる。
【００２２】
図５を参照すると、フローチャートがエッチングプロセスにおけるフィーチャのエッチングステップの前のレジストエッチングステップに対する製造パラメータ、すなわち“レシピ”を調整することによってエッチングプロセス５００においてＣＤを制御するための制御方法を示す。一つの特別な実施例において、ＣＤsは、ＣＤsをターゲット値にドライブするために制御変数としてレジストトリミング時間を用いて制御される。従来技術と対照的に、本発明の実施例は、評価されたレジストトリミング時間を得るために、スキャッタロメータから得られたレジストＣＤデータの他にレジストプロファイルデータを使用する。
【００２３】
図５に記載された実施例に示されるように、エッチングプロセス５００は、ステップ５１０における一つのレジスト層（または複数の層）のパターン化で始まる。この場合に限らないが、しばしばウエハの少なくとも一つのロットが同じステップ１５０においてパターン化される。従って、本発明の説明のために、及びことを単純化するために、図５の実施例の残り部分は、２４の個々のウエハからなるウエハの一つのロットに関して説明する。しかし、当業者は、これによって本発明は如何なる場合にも制限されないし、ウエハまたはロットのあらゆる数を容易に用いることができる。
【００２４】
パターン化するステップ５１０に続いて、ステップ５２０において、パターン化されたレジスト層のレジストプロファイルデータ及びレジストＣＤデータが２４個のそれぞれのウエハに対して得られる。レジストプロファイルデータは、複数の異なる種類の情報を有することができる。例えば、レジストプロファイルデータは、とりわけレジストの側壁角のデータ、レジストの厚さ、または極端な実施例において、複雑なレジスト側壁の形状を数学的に特徴づける多次方程式を含むことができる。更に、レジストプロファイルデータ内に他の情報を含むこともできる。
【００２５】
ここに開示された実施例において、レジストプロファイルデータ、そして恐らく、ＣＤデータがスキャットロメータを用いて得られる。それが一体型あろうと、スタンドアロン型であろうと、スキャッタロメータは、素早く、正確に、そして信頼できるレジストプロファイル情報を提供する。例えば、操作型電子顕微鏡（ＳＥＭ）を用いる従来の技術は、この情報を正確に提供することができない。たとえ、従来の技術がこのデータを得ることができたとしても、それらの技術は、実際に用いるには全く遅すぎる。スキャッタロメータを用いてレジストファイルデータおよびＣＤデータの双方が得られる場合、しばしば双方のデータは、同じスキャッタロメータを用いて同時に得られる。
【００２６】
ウエハの各々に対するレジストプロファイルデータ及びＣＤデータを得た後、ウエハの少なくとも１つ（そして好適にはウエハの約２つから約５つまで）がロットから取り出され、幾つかのテストステップに送られる。残りのウエハは、後述されるロットのエッチングステップに送られる。テストウエハの（すなわち取り出されたウエハの）レジストプロファイルデータ及びＣＤデータを用いて、ウエハのレジストトリミング時間の評価が得られる。一つの実施例において、テストウエハのレジストプロファイルデータ及びＣＤデータに加えて、パターン化するステップ５１０からの露光データが供給され、そしてそれらは、テストウエハのレジストトリミング時間の計算の粗い近似値内に含まれる。
【００２７】
その後、テストエッチングステップ５３０において、テストウエハのレジストをトリミングするために、この近似されたレジストトリミング時間が用いられる。上述されたように、幾つかの実施例において、このレジストトリミング時間は、ＣＤｓをターゲット値にドライブするために制御変数として用いられる。従って、同じテストエッチングステップ５３０において、トリミングされたレジスト部分は、テストウエハに対して構造物、例えばゲート構造をエッチングするために用いられる。しばしば、レジストトリミングステップ及びフィーチャのエッチングステップが同じプロセスチャンバにおいて行なわれる。例えば、必要に応じて、エッチングレシピがいろいろな目的及び材料に対して、適合されることができる。
【００２８】
テストエッチングステップ５３０後に、及びテスト測定ステップ５４０において、テストウエハに対するエッチング後のフィーチャＣＤデータが得られる。エッチング後のフィーチャＣＤデータを一緒に取ると、ウエハの残りに対してエッチングプロセスを調整するための実験的モデルを生成するために、レジストプロファイルデータ及びレジストＣＤデータを用いることができる。明らかに、ウエハの残りに対するエッチングプロセスを調整することは、ウエハの各々に対するレジストトリミング時間を計算することを含む。本発明の実施例において、下記の方程式を用いてトリミング時間を計算することができる。
トリミング＝ｆ(t, d, s)＝Ａｔ＋Ｂｄ＋Ｃｓ＋Ｄ
ここで、Ａはエッチング時間の係数、ｔはエッチング時間、ＢはレジストＣＤの係数、ｄはレジストＣＤ、Ｃはレジスト側壁角の係数、ｓはレジスト側壁角、及びＤはオフセット（インターセプト）である。
【００２９】
しかし、レジストトリミング時間を計算するために、いろいろな他の知られた、及び今後発見される方程式を用いることができる。更に、テストエッチングのために同じ方程式を用いることができる。例えば、一般に、計算のロットエッチング回数のための方程式の係数のサブセットを更新するために、テストエッチングデータを用いることができる。しかし、これは、“ワンショット”ロットの特定計算であり、後に言及されるフィルターされた更新とは異なる。
【００３０】
結果として、ロットのエッチングステップ５５０において、実験的モデル及びウエハの各々に対して得られたレジストプロファイルデータとＣＤデータは、パターン化されたレジスト層をトリミングするためばかりでなく、トリミングされたパターン化されたレジスト層によって露光された材料をエッチングすることによってウエハの各々の上に構造物を形成するために、使用される。ここに開示された特定の方法及びモデルの機能として、本発明によって形成された構造物は、前述の範囲内の臨界寸法を有する。更に、これらの構造物は、図１に関して説明された問題に影響されにくい。当業者は、しばしば多くの構造物が同じウエハ上に形成され、従って、続いて集積回路を形成するために電気的に接続されることを理解している。
【００３１】
特に、実験的モデルがウエハの各々に対するそれぞれのレジストプロファイルデータ及びＣＤデータに与えられ、従って、実際のトリミング時間が各々に対して変えられる。更に、実験的モデルは、幾つかのフィルター技術を用いて、例えば、幾何級数的に重み付された移動平均(exponential weighted moving average: EWMA)フィルター及びカルマン(Kalman)フィルターの組み合わせを用いて更新されることができる。同じ目的のために、想像できる他のフィルターを用いることができる。
【００３２】
従って、他の実施例において、及び任意のステップ５６０において、前述の構造物の各々に対するＣＤsが得られ、更にプロセスを行うために、その情報が実験的モデルにフィードバックされる。その結果得られるものは、そのウエハの測定されたレジストプロファイル及びＣＤデータに基づいて、個々のウエハに対してプロセスを適合する常に更新したモデルである。
【００３３】
図６を参照すると、図５におけるトリミング時間の計算がどのように実施されるかの更なる詳細６００が示されている。図６の実施例において、最初に、ロットレベルのトリミング時間が平均のレジストプロファイルデータ及び平均の臨界寸法データから計算されることが示されている。その後、レジストプロファイルデータ及び臨界寸法データは、平均のレジストプロファイルデータに相当するように正規化される。その後、トリミング時間のオフセットが正規化されたレジストプロファイルデータ及び臨界寸法データを平均臨界寸法データと比較することによって、計算されることができる。その後、トリミング時間のオフセットをロットレベルのトリミング時間に加えることによってパターン化されたレジスト層の評価されたトリミング時間が得られる。
【００３４】
詳細なエッチングプロセスが、図５に関して説明されたけれども、当業者は、説明された各ステップが各実施例において実行される必要がないことを理解するであろう。例えば、いろいろな実施例において、テストエッチングステップは必ずしも必要ない。このような実施例において、プロセスは、ロットのエッチングステップ５５０へ真っ直ぐ行き、ロットにおけるウエハに対するトリミング時間を計算するために、モデル（代わりに上述された方程式）を使用することができる。
【００３５】
以上の記載に関連して、以下の各項を開示する。
（１）エッチングプロセスにおいて臨界寸法を制御する方法であって、
スキャットロメータを用いて、パターン化されたレジスト層のレジストプロファイルデータ及び臨界寸法データを得るステップと、
前記スキャットロメータから得られた前記レジストプロファイルデータを含む実験的モデルを生成するステップと、
前記パターン化されたレジスト層のためのエッチングプロセスを設定するために前記実験的モデルを使用するステップと、
を有することを特徴とする方法。
【００３６】
（２）更に、幾何級数的に重み付された移動平均フィルターおよびカルマンフィルターの組み合わせを使用して、前記実験的モデルを更新するステップを有することを特徴とする前記（１）項に記載の方法。
【００３７】
（３）前記レジストプロファイルデータを得るステップは、レジスト側壁角のデータを得るステップを含むことを特徴とする前記（１）項に記載の方法。
【００３８】
（４）前記レジストプロファイルデータを得るステップは、レジスト層の厚さデータを得るステップを含むことを特徴とする前記（１）項に記載の方法。
【００３９】
（５）実験的モデルを生成するステップは、以下の方程式を用いて実験的モデルを生成するステップを含むことを特徴とする前記（１）項に記載の方法。
トリミング＝ｆ(t, d, s)＝Ａｔ＋Ｂｄ＋Ｃｓ＋Ｄ
ただし、Ａはエッチング時間の係数、ｔはエッチング時間、ＢはレジストＣＤの係数、ｄはレジストＣＤ、Ｃはレジスト側壁角の係数、ｓはレジスト側壁角、及びＤはオフセット（インターセプト）である。
【００４０】
（６）実験的モデルを生成するステップは、平均のレジストプロファイルデータと平均の臨界寸法データからロットレベルのトリミング時間を計算し、平均のレジストプロファイルデータに相当するように前記レジストプロファイルデータと臨界寸法データを正規化し、前記正規化されたレジストプロファイルデータと臨界寸法データを前記平均の臨界寸法データと比較し、且つ、前記実験的モデルを得るために、前記トリミング時間のオフセットを前記ロットレベルのトリミング時間に加えることによって実験的モデルを生成するステップを含むことを特徴とする前記（１）項に記載の方法。
【００４１】
（７）実験的モデルを生成するステップは、更に、エッチングステップを設定するために、前記パターン化されたレジスト層から露光データを用いて実験的モデルを生成するステップを含むことを特徴とする前記（１）項に記載の方法。
【００４２】
（８）エッチングプロセスにおいて臨界寸法を制御する方法は、ウエハ毎のプロセスで行なわれることを特徴とする前記（１）項に記載の方法。
【００４３】
（９）パターン化されたレジスト層のレジストプロファイルデータと臨界寸法データを得るための前記（１）項に記載された方法を用いるステップと、
実験的モデルを生成するステップと、
前記パターン化されたレジスト層のためのエッチングプロセスを設定するために前記実験的モデルを使用するステップと、
を含む半導体を製造する方法であって、
更に、トリミングされ、パターン化されたレジストを形成するために、前記パターン化されたレジスト層に与えられる前記エッチングプロセスを調整するために前記実験的モデルを使用するステップと、
前記トリミングされ、パターン化されたレジストによって露光された材料をエッチングすることによって構造物を形成するステップと、
を有することを特徴とする方法。
【００４４】
（10）構造物を形成するステップは、ゲート構造物を形成するステップを含むことを特徴とする前記（９）項に記載の方法。
【００４５】
（11）前記構造物を形成するステップは、第１の構造物を形成するステップを含み、且つ前記方法は、更に、第２の構造部を形成するステップと集積回路を形成するために、前記構造物を電気的に接続するステップと、
を有することを特徴とする前記（９）項に記載の方法。
【００４６】
本発明を詳細に説明したけれども、この分野の当業者は、本発明の最も広い形態の本発明の精神及び範囲から逸脱することなく、いろいろな変化、置き換え、及び代替を行なうことができる。
【図面の簡単な説明】
【００４７】
【図１】レジストトリミング時間を計算するためのパターン化後のＣＤデータのみを用いルステップによって生じる少なくとも一つの問題を説明する２つのグラフを示す。
【図２】図１に示された矛盾に光を落とす２つのレジストのシナリオを示す。
【図３】図１からのエッチングバイアス上へのレジスト角の影響を示すグラフを示す。
【図４】側壁角のへの内部ロットデータを正規化した後図１に示された２つのグラフを表す２つの追加グラフを示す。
【図５】エッチングプロセスにおけるフィーチャのエッチングステップの前のレジストエッチングステップのための製造パラメータ、すなわち“レシピ”を調整することによってエッチングプロセスにおける臨界寸法を制御するための制御方法を示すフローチャートである。
【図６】図５におけるトリミング時間の計算がどのように行なわれるかの追加の詳細を示す。
【図１】
2004349704.tif 000003
【図２】
2004349704.tif 000004
【図３】
2004349704.tif 000005
【図４】
2004349704.tif 000006
【図５】
2004349704.tif 000007
【図６】
2004349704.tif 000008