(57)【要約】【課題】ｐ型及びｎ型の薄膜トランジスタのしきい値のばらつきを低減させる。【解決手段】レーザによる結晶化の前に少なくとも薄膜半導体層全面に少なくとも一種類以上の不純物が導入され両導電型のトランジスタ形成領域の疑フェルミレベルの比を０．５〜２の範囲に収める。【選択図】　　　図１
2004055838.tif 000002
【特許請求の範囲】
【請求項１】
非単結晶半導体薄膜全体にレーザを照射して前記非単結晶半導体薄膜を結晶化して結晶化半導体薄膜を形成し、前記結晶化半導体薄膜に両導電型のトランジスタを形成する薄膜トランジスタの製造方法であって、前記非単結晶半導体薄膜に対するレーザの照射が前記非単結晶半導体薄膜全体に対して不純物を導入した後に行われ、レーザ照射後の前記両導電型に対応する前記非単結晶半導体薄膜における疑フェルミレベルの比が０．５〜２．０の間の値となることを特徴とする薄膜トランジスタの製造方法。
【請求項２】
前記非単結晶半導体薄膜全体に対する不純物の導入が、まず、前記両導電型のうち一方に対応する前記非単結晶半導体薄膜に対して行われ、続いて、前記両導電型のうち他方に対応する前記非単結晶半導体薄膜に対して行われる請求項１記載の薄膜トランジスタの製造方法。
【請求項３】
前記非単結晶半導体薄膜全体に対する不純物の導入が、前記両導電型のうち一方に対応する不純物を前記非単結晶半導体薄膜全体に対して導入することにより行われる請求項１記載の薄膜トランジスタの製造方法。
【請求項４】
前記非単結晶半導体薄膜全体に対する不純物の導入が、前記非単結晶半導体薄膜上に形成した保護膜を通して行われ、前記非単結晶半導体薄膜に対するレーザの照射が前記保護膜を除去した後の前記非単結晶半導体薄膜に対して行われる請求項１、２又は３記載の薄膜トランジスタの製造方法。
【請求項５】
前記非単結晶半導体薄膜を結晶化して結晶化半導体薄膜を形成する工程と、前記結晶化半導体薄膜に両導電型のトランジスタを形成する工程との間に前記結晶化半導体薄膜に対してプラズマ処理及び熱処理を行う工程を有し、前記熱処理が２９０〜３４０℃の間の温度にて行われる請求項１乃至４のいずれか１項に記載の薄膜トランジスタの製造方法。
【請求項６】
前記熱処理が不活性雰囲気中にて行われる請求項５に記載の薄膜トランジスタの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ｐ型及びｎ型の薄膜トランジスタの製造方法に関し、特に、レーザ照射工程を有する薄膜トランジスタの製造方法に関する。
【０００２】
【従来の技術】
従来アモルファスシリコン（ａ−Ｓｉ）のＥＬＡ（エキシマ・レーザ・アニール）による多結晶化ではノンドープのままＥＬＡ多結晶化をするかＮｃｈあるいはＰｃｈの片方にドーピングしてからＥＬＡ多結晶化をおこなっていた。
【０００３】
【発明が解決しようとする課題】
しかしながら、この従来の方法では固相拡散で使われる不純物のドーピング（Ｐ、Ｎ制御できる不純物）による結晶成長速度の増殖が使えないため閾値ばらつきが大きくＮｃｈとＰｃｈでばらつきが大きく異なり、回路設計上非常に使いづらいトランジスタになっていた。
【０００４】
本発明の目的は、ｐ型及びｎ型トランジスタのしきい値のばらつきの小さい薄膜トランジスタの製造方法を提供することにある。
【０００５】
【課題を解決するための手段】
本発明の薄膜トランジスタの製造方法は、非単結晶半導体薄膜全体にレーザを照射して前記非単結晶半導体薄膜を結晶化して結晶化半導体薄膜を形成し、前記結晶化半導体薄膜に両導電型のトランジスタを形成する薄膜トランジスタの製造方法であって、前記非単結晶半導体薄膜に対するレーザの照射が前記非単結晶半導体薄膜全体に対して不純物を導入した後に行われ、レーザ照射後の前記両導電型に対応する前記非単結晶半導体薄膜における疑フェルミレベルの比が０．５〜２．０の間の値となることを特徴とする。
【０００６】
上記本発明の薄膜トランジスタの製造方法において、前記非単結晶半導体薄膜全体に対する不純物の導入が、まず、前記両導電型のうち一方に対応する前記非単結晶半導体薄膜に対して行われ、続いて、前記両導電型のうち他方に対応する前記非単結晶半導体薄膜に対して行われる、または、前記非単結晶半導体薄膜全体に対する不純物の導入が、前記両導電型のうち一方に対応する不純物を前記非単結晶半導体薄膜全体に対して導入することにより行われる、或いは、前記非単結晶半導体薄膜全体に対する不純物の導入が、前記非単結晶半導体薄膜上に形成した保護膜を通して行われ、前記非単結晶半導体薄膜に対するレーザの照射が前記保護膜を除去した後の前記非単結晶半導体薄膜に対して行われる。
【０００７】
また上記本発明の薄膜トランジスタの製造方法において、前記非単結晶半導体薄膜を結晶化して結晶化半導体薄膜を形成する工程と、前記結晶化半導体薄膜に両導電型のトランジスタを形成する工程との間に前記結晶化半導体薄膜に対してプラズマ処理及び熱処理を行う工程を有し、前記熱処理が２９０〜３４０℃の間の温度にて行われ、前記熱処理が不活性雰囲気中にて行われる。
【０００８】
【発明の実施の形態】
以下に、本発明の薄膜トランジスタの製造方法の第１の実施形態について、図面を参照して詳細に説明する。まず、本発明の第１の実施形態について説明する。図１は、液晶パネルを構成するＴＦＴ基板を横から眺めた図であり、図１（ａ）〜（ｃ）は、透明絶縁性基板上に薄膜トランジスタを製造する方法の一部を製造工程順に示したものである。また、図２は、薄膜トランジスタの製造に使用される線状ＥＬＡの２ステップ照射の様子を示す平面図である。
【０００９】
まず、透明絶縁性基板１に絶縁膜２を介して設けられたアモルファスシリコン層３に絶縁膜４を介して例えばＮｃｈトランジスタの閾値制御用ボロンを全面にドーピングする（図１（ａ））。
【００１０】
次に、フォトレジスト５を塗布し露光・現像・イオン注入によりＰｃｈトランジスタの閾値を制御するためのリンを選択的にドーピングする（図１（ｂ））。次に、レジスト５及び絶縁膜４を除去した後、ＥＬＡによりアモルファスシリコン層３の多結晶化を行う（図１（ｃ））。
【００１１】
このようにＥＬＡ前にトランジスタ形成領域の全てのアモルファスシリコン層３に不純物を導入し、予めそのフェルミレベルをほぼ同等にしておく。この操作は、アモルファスシリコン層３中の局在準位密度を下げ、フェルミレベルを揃えるので、ＥＬＡによりアモルファスシリコン層３を多結晶化したときに薄膜トランジスタのＮｃｈ、Ｐｃｈの閾値ばらつきを同程度に小さくできる。
図１を用いて本発明の製造方法をさらに詳細に説明する。
【００１２】
ガラス基板１の上にＳｉＯ　２からなる約３００ｎｍの下地酸化膜２を形成し、その上にＬＰ−ＣＶＤあるいはＰＥ−ＣＶＤにより形成された約６０ｎｍのアモルファスシリコン（ａ−Ｓｉ）３を形成する。ＰＥ−ＣＶＤにより形成されたａ−Ｓｉ３では成膜後１％以下に脱水処理される。続いて、ＳｉＯ　２からなる保護酸化膜４を約５０ｎｍ形成した後、ボロンを全面に加速電圧５０ｋｅｖ、ドーズ量７Ｅ１２／ｃｍ　２の条件でドーピングする（図１（ａ））。
【００１３】
続いて、約２μｍのレジスト５を塗布し、露光・現像することによりＰｃｈトランジスタ形成領域のみレジストを除去する。リンを加速電圧９０ｋｅｖ、ドーズ量１．０Ｅ１３／ｃｍ　２でドーピングし（図１（ｂ））、エッチングにより保護酸化膜４を除去した後、１５０ｍｍ×３５０μｍの線状ＥＬＡ（エネルギー密度：微結晶化強度比８５％、オーバーラップ９０％、図２参照）で多結晶化を行う（図１（ｃ））。
【００１４】
この時、Ｎｃｈ形成領域の不純物濃度は約４Ｅ１７／ｃｍ　３、疑フェルミレベルは０．４４３ｅＶ、Ｐｃｈ形成領域７の不純物濃度は約１．７Ｅ１７／ｃｍ　３、疑フェルミレベルは０．４２１ｅＶでその比は１．０５となる。
【００１５】
このような条件ではダングリングボンドの荷電状態がＮｃｈ形成領域、Ｐｃｈ形成領域７でほぼ等しくなり固相成長で見られる不純物添加による成長速度の増加と同様の効果が見られ、局在準位が低減しＮｃｈ／Ｐｃｈのそれぞれの閾値のばらつき（σ）は０．１８Ｖ→０．１１Ｖ／０．２５Ｖ→０．１４Ｖとほぼ半減した。
【００１６】
本実施形態では、ボロンのかわりにリンを全面ドーピングしてＮｃｈ形成領域にリンのかわりにボロンをドーピングしてＥＬＡ多結晶化を行っても同様の効果が得られるのは言うまでもない。また、酸化膜４はシリコン層の汚染防止のため形成しているが、汚染しないか汚染が問題にならない場合は形成しなくても良い。
【００１７】
次に、本発明の薄膜トランジスタの製造方法の第２の実施形態について説明する。
【００１８】
第１の実施形態では、Ｎｃｈ形成領域にボロン、Ｐｃｈ形成領域７にボロンとリンをドーピングし異なる導電タイプのａ−ＳｉをＥＬＡで多結晶化する例を示したが、一種類の不純物をドーピングしてＥＬＡ多結晶化を行っても同様の効果が得られる。
【００１９】
図３を参照して第２の実施形態の製造方法について説明する。
【００２０】
まず、透明絶縁性基板１に下地酸化膜２を介して設けられたアモルファスシリコン層３に保護酸化膜４を介して例えばＮｃｈトランジスタの閾値制御用ボロンを加速電圧５０ｋｅｖ、ドーズ量７Ｅ１２／ｃｍ　２の条件で全面にドーピングする（図３（ａ））。
【００２１】
保護酸化膜４をエッチングにより除去した後、１５０ｍｍ×３５０μｍの線状ＥＬＡ（エネルギー密度：微結晶化強度比８５％、オーバーラップ９０％、図２参照）で多結晶化を行う（図３（ｂ））。この時、Ｎｃｈ形成領域の不純物濃度は約４Ｅ１７／ｃｍ　３、疑フェルミレベルは０．４４３ｅＶ、Ｐｃｈ形成領域７の不純物濃度も全く同じで疑フェルミレベルの比は１．０である。このような条件ではダングリングボンドの荷電状態がＮｃｈ形成領域、Ｐｃｈ形成領域７で全く等しくなり固相成長で見られる不純物添加による成長速度の増加と同様の効果が見られ、局在準位が低減した。
【００２２】
ＥＬＡ多結晶化の後、ゲート酸化膜６を５０ｎｍ形成し続いて約２μｍのレジスト５を塗布し、露光・現像することによりＰｃｈトランジスタ形成領域のみレジストを除去する。リンを加速電圧９０ｋｅｖ、ドーズ量１．０Ｅ１３／ｃｍ　２でドーピングし（図３（ｃ））、Ｐｃｈの閾値制御を行う。このようにして得られたＮｃｈ／Ｐｃｈのそれぞれの閾値のばらつき（σ）は０．１８Ｖ→０．１１Ｖ／０．２５Ｖ→０．１１Ｖとほぼ半減した。
【００２３】
本実施形態においても、ボロンのかわりにリンを全面ドーピングしてＮｃｈ形成領域にリンのかわりにボロンをドーピングしてＥＬＡ多結晶化を行っても同様の効果が得られるのは言うまでもない。また、酸化膜４はシリコン層の汚染防止のため形成しているが汚染しないか汚染が問題にならない場合は形成しなくても良い。更に、リンのドーピング時に形成したゲート酸化膜６は他の酸化膜工程で代用もできるし場合によっては形成しなくてもかまわない。
【００２４】
次に、本発明の薄膜トランジスタの製造方法の第３の実施形態について説明する。第３の実施形態は第１、２の実施形態の製造方法において、Ｎｃｈ／Ｐｃｈのトランジスタを完成させるための最終プラズマ処理を完了させた後、２９０℃以上３４０℃以下の熱処理を加えるものである。熱処理は窒素あるいはアルゴンなどの不活性ガス雰囲気が好ましく真空以外であれば水素ガスでも良い。
【００２５】
第３の実施形態ではＥＬＡ多結晶化に加え固相拡散効果によりダングリングボンドの局在準位が抑えられＮｃｈ／Ｐｃｈのそれぞれの閾値のばらつき（σ）は０．１８Ｖ→０．０９Ｖ／０．２５Ｖ→０．０９Ｖと大幅に減少した。
【００２６】
固相拡散効果は２９０℃より低い温度では効果が小さく、３５０℃以上の温度或いは真空雰囲気では水素が乖離してかえって局在準位を増やしていまいばらつきが増加する。
【００２７】
本効果はプラズマダメージで半減するため最終プラズマ処理後に行う必要がある。
【００２８】
以上のように、本発明の薄膜トランジスタの製造方法は、透明絶縁性基板上の薄膜半導体層の全面を第一導電型にドーピングし、第一導電型のトランジスタを形成する部分に選択的に第二導電型の不純物をドーピングする薄膜トランジスタの製造方法においてレーザによる結晶化の前に少なくとも薄膜半導体層全面に少なくとも一種類以上の不純物が導入され第一導電型トランジスタ及び第二導電型トランジスタ形成領域の疑フェルミレベルの比が０．５〜２の範囲に入っている事を特徴とした事にある。
【００２９】
【発明の効果】
以上のように、本発明の薄膜トランジスタの製造方法は、透明絶縁性基板上の薄膜半導体層の全面を第一導電型にドーピングし、第一導電型のトランジスタを形成する部分に選択的に第二導電型の不純物をドーピングする薄膜トランジスタの製造方法においてレーザによる結晶化の前に少なくとも薄膜半導体層全面に少なくとも一種類以上の不純物が導入され第一導電型トランジスタ及び第二導電型トランジスタ形成領域の疑フェルミレベルの比を０．５〜２の範囲に収めることにある。これにより、ダングリングボンドの荷電状態がＮｃｈ形成領域、Ｐｃｈ形成領域７でほぼ等しくなり固相成長で見られる不純物添加による成長速度の増加と同様の効果が見られ、局在準位が低減しＮｃｈ／Ｐｃｈのそれぞれの閾値のばらつきを大幅に減少させることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る薄膜トランジスタを製造する方法の一部を製造工程順に示したものである。
【図２】本発明の第１〜３の実施形態に係る薄膜トランジスタの製造方法に使用される線状ＥＬＡの２ステップ照射の様子を示す平面図である。
【図３】本発明の第２の実施形態に係る薄膜トランジスタを製造する方法の一部を製造工程順に示したものである。
【符号の説明】
１　　ガラス基板
２　　下地酸化膜
３　　ａ−Ｓｉ（シリコン）層
４　　保護酸化膜
５　　レジスト
６　　ゲート酸化膜
７　　Ｐｃｈ形成領域
【図１】
2004055838.tif 000003
【図２】
2004055838.tif 000004
【図３】
2004055838.tif 000005