(57)【要約】【課題】用途の異なる複数の光電変換部のそれぞれの開口率を確保できる固体撮像装置を提案する。【解決手段】固体撮像装置は、複数の画素領域を有する。複数の画素領域のそれぞれは、第１の光電変換部と第２の光電変換部とを有する。第２の光電変換部は、光の入射方向から透視した場合に第１の光電変換部に重なる。第１の光電変換部及び第２の光電変換部のうち少なくとも一方は、埋め込み型である。第１の光電変換部及び第２の光電変換部は、互いに種類の異なる読み出し回路に電気的に接続される。【選択図】図１
2022000873.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素領域を備え、
前記複数の画素領域のそれぞれは、
第１の光電変換部と、
光の入射方向から透視した場合に前記第１の光電変換部に重なる第２の光電変換部と、
を有し、
前記第１の光電変換部及び前記第２の光電変換部のうち少なくとも一方は、埋め込み型であり、
前記第１の光電変換部及び前記第２の光電変換部は、互いに種類の異なる読み出し回路に電気的に接続される
固体撮像装置。
【請求項２】
前記第１の光電変換部は、前記第１の光電変換部からの電流を読み出す第１の読み出し回路に電気的に接続され、
前記第２の光電変換部は、ハイインピーダンス入力であり前記第２の光電変換部の電荷から変換された電圧を読み出す第２の読み出し回路に電気的に接続される
請求項１に記載の固体撮像装置。
【請求項３】
前記第２の読み出し回路は、ソースフォロワ型の回路、ソース接地型の回路、又は差動回路である
請求項２に記載の固体撮像装置。
【請求項４】
前記第１の読み出し回路は、電流・対数電圧変換型の回路である
請求項２に記載の固体撮像装置。
【請求項５】
前記第１の読み出し回路は、ＤＶＳ（Ｄｙｎａｍｉｃ  Ｖｉｓｉｏｎ  Ｓｅｎｓｉｎｇ）回路である
請求項４に記載の固体撮像装置。
【請求項６】
光の入射方向から透視した場合に前記第１の光電変換部に重なる第３の光電変換部をさらに備え、
前記第３の光電変換部は、ハイインピーダンス入力であり前記第３の光電変換部の電荷から変換された電圧を読み出す前記第１の読み出し回路又は第３の読み出し回路に電気的に接続される
請求項２に記載の固体撮像装置。
【請求項７】
前記第１の光電変換部は、イベント読み出し回路に電気的に接続され、
前記第２の光電変換部は、階調変換回路に電気的に接続される
請求項１に記載の固体撮像装置。
【請求項８】
前記イベント読み出し回路は、ＤＶＳ回路であり、
前記階調変換回路は、ＡＤＣ（Ａｎａｌｏｇ  Ｄｉｇｉｔａｌ  Ｃｏｎｖｅｒｓｉｏｎ）回路、又はＡＤＣ回路の前段の回路である
請求項７に記載の固体撮像装置。
【請求項９】
前記第１の光電変換部は、イベント読み出し回路に電気的に接続され、
前記第２の光電変換部は、距離計測回路に電気的に接続される
請求項１に記載の固体撮像装置。
【請求項１０】
前記距離計測回路は、ＴｏＦ（Ｔｉｍｅ  ｏｆ  Ｆｌｉｇｈｔ）回路、又は視差検出回路であり、
前記イベント読み出し回路は、ＤＶＳ回路である
請求項９に記載の固体撮像装置。
【請求項１１】
複数の画素領域を備え、
前記複数の画素領域のそれぞれは、
第１の光電変換部と、
光の入射方向から透視した場合に前記第１の光電変換部に重なる複数の第２の光電変換部と、
を有し、
前記複数の第２の光電変換部は、互いに同一の半導体層に含まれる埋め込み型であり、
前記第１の光電変換部及び前記第２の光電変換部は、互いに種類の異なる読み出し回路に電気的に接続される
固体撮像装置。
【請求項１２】
前記複数の画素領域は、Ｎ，Ｍを２以上の整数とするとき、Ｎ個の前記第１の光電変換部と、Ｍ個ごとに前記第１の光電変換部に重なるＮ×Ｍ個の前記第２の光電変換部と、前記第１の光電変換部の光の入射方向に前記第１の光電変換部に対応して配されるＮ個のオンチップレンズとを備えた
請求項１１に記載の固体撮像装置。
【請求項１３】
前記複数の画素領域は、Ｎ，Ｍを２以上の整数とするとき、Ｎ個の前記第１の光電変換部と、Ｍ個ごとに前記第１の光電変換部に重なるＮ×Ｍ個の前記第２の光電変換部と、前記第２の光電変換部の光の入射方向に前記第２の光電変換部に対応して配されるＮ×Ｍ個のオンチップレンズとを備えた
請求項１１に記載の固体撮像装置。
【請求項１４】
前記複数の第２の光電変換部は、電気的に接続される読み出し回路が共通化されている
請求項１１に記載の固体撮像装置。
【請求項１５】
前記複数の第２の光電変換部は、電気的に接続される読み出し回路が共通化されていない
請求項１１に記載の固体撮像装置。
【請求項１６】
複数の画素領域を備え、
前記複数の画素領域のそれぞれは、
第１の光電変換部と、
光の入射方向から透視した場合に前記第１の光電変換部に重なる第２の光電変換部と、
を有し、
前記第１の光電変換部及び前記第２の光電変換部のうち少なくとも一方は、埋め込み型であり、
前記第１の光電変換部及び前記第２の光電変換部は、互いに種類の異なる読み出し回路に電気的に接続され、読み出し回路への接続形態が互いに異なる
固体撮像装置。
【請求項１７】
前記第１の光電変換部は、第１の読み出し回路における第１のトランジスタのゲートに電気的に接続され、
前記第２の光電変換部は、第２のトランジスタのソース及びドレインを介して第２の読み出し回路に電気的に接続される
請求項１６に記載の固体撮像装置。
【請求項１８】
前記第２のトランジスタは、ゲートが基板内まで深さ方向に延びた縦型である
請求項１７に記載の固体撮像装置。
【請求項１９】
前記第１の光電変換部は、ゲートが基板の表面に沿った方向に延びたプレーナ型の第３のトランジスタのソース及びドレインを介して第１の読み出し回路に電気的に接続され、
前記第２の光電変換部は、ゲートが基板内まで深さ方向に延びた縦型の第２のトランジスタのソース及びドレインを介して第２の読み出し回路に電気的に接続される
請求項１６に記載の固体撮像装置。
【請求項２０】
複数の画素領域を備え、
前記複数の画素領域のそれぞれは、
第１の光電変換部と、
光の入射方向から透視した場合に前記第１の光電変換部に重なる第２の光電変換部と、
を有し、
前記第１の光電変換部及び前記第２の光電変換部は、互いに種類の異なる読み出し回路に電気的に接続され、読み出し回路への接続形態が互いに異なり、
前記第１の光電変換部及び前記第２の光電変換部のうち、一方が基板内に配され、他方が前記基板内に配されていない
固体撮像装置。
【請求項２１】
前記第１の光電変換部は、第１のチップに配され、
前記第２の光電変換部は、前記第１のチップに貼り合わせられた第２のチップに配され、
前記第１の光電変換部は、ＤＶＳ回路に電気的に接続され、
前記第２の光電変換部は、階調変換回路に電気的に接続される
請求項２０に記載の固体撮像装置。
【請求項２２】
前記第１の光電変換部及び前記第２の光電変換部は、同一チップに配され、
前記第２の光電変換部は、シリコンを主成分とする材料で形成され、
前記第１の光電変換部は、シリコン以外の光電変換可能な物質を主成分とする材料で形成され、
前記第２の光電変換部は、階調変換回路に電気的に接続され、
前記第１の光電変換部は、ＤＶＳ回路に電気的に接続される
請求項２０に記載の固体撮像装置。
【請求項２３】
前記第１の光電変換部及び前記第２の光電変換部は、同一チップに配され、
前記第２の光電変換部は、半導体領域として前記基板内に配され、
前記第１の光電変換部は、膜として前記基板の上方に配され、
前記第２の光電変換部は、階調変換回路に電気的に接続され、
前記第１の光電変換部は、ＤＶＳ回路に電気的に接続される
請求項２０に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、固体撮像装置に関する。
【背景技術】
【０００２】
複数の画素領域を有する固体撮像装置において、各画素領域の光電変換部からの電流をリアルタイムに読み出し、その電流の変化をイベントとして検出することがある。この技術は、ＤＶＳ（Ｄｙｎａｍｉｃ  Ｖｉｓｉｏｎ  Ｓｅｎｓｉｎｇ）と呼ばれる（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特表２０１７−５３５９９９号公報
【特許文献２】特開２０１５−１５３３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
固体撮像装置において、ＤＶＳ用の光電変換部とその他の用途（例えば、イメージング用）の光電変換部とを各画素領域に混載したいと要求されることがある。この要求を満たすために、各画素領域において、複数の光電変換部が平面方向に並べて配置されると、各光電変換部の開口率が低下しやすく、固体撮像装置の感度及びＳＮ比の確保が困難になることがある。
【０００５】
そこで、本開示では、用途の異なる複数の光電変換部のそれぞれの開口率を確保できる固体撮像装置を提案する。
【課題を解決するための手段】
【０００６】
本開示によれば、複数の画素領域を有する固体撮像装置が提供される。複数の画素領域のそれぞれは、第１の光電変換部と第２の光電変換部とを有する。第２の光電変換部は、光の入射方向から透視した場合に第１の光電変換部に重なる。第１の光電変換部及び第２の光電変換部のうち少なくとも一方は、埋め込み型である。第１の光電変換部及び第２の光電変換部は、互いに種類の異なる読み出し回路に電気的に接続される。
【０００７】
また、本開示によれば、複数の画素領域を有する固体撮像装置が提供される。複数の画素領域のそれぞれは、第１の光電変換部と複数の第２の光電変換部とを有する。複数の第２の光電変換部は、光の入射方向から透視した場合に第１の光電変換部に重なる。複数の第２の光電変換部は、互いに同一の半導体層に含まれる埋め込み型である。第１の光電変換部及び第２の光電変換部は、互いに種類の異なる読み出し回路に電気的に接続される。
【図面の簡単な説明】
【０００８】
【図１】本開示の第１の実施形態に係る固体撮像装置の構成を示す断面図である。
【図２】本開示の第１の実施形態に係る固体撮像装置の構成を示す回路図である。
【図３】本開示の第１の実施形態の第１の変形例に係る固体撮像装置の構成を示す断面図である。
【図４】本開示の第１の実施形態の第２の変形例に係る固体撮像装置の構成を示す断面図である。
【図５】本開示の第１の実施形態の第３の変形例に係る固体撮像装置の構成を示す断面図である。
【図６】本開示の第１の実施形態の第４の変形例に係る固体撮像装置の構成を示す断面図である。
【図７】本開示の第１の実施形態の第５の変形例に係る固体撮像装置の構成を示す断面図である。
【図８】本開示の第２の実施形態に係る固体撮像装置の構成を示す平面図である。
【図９】本開示の第２の実施形態の第１の変形例に係る固体撮像装置の構成を示す平面図である。
【図１０】本開示の第２の実施形態の第２の変形例に係る固体撮像装置の構成を示す平面図である。
【図１１】本開示の第２の実施形態の第３の変形例に係る固体撮像装置の構成を示す平面図である。
【図１２】本開示の第２の実施形態の第３の変形例に係る固体撮像装置の構成を示す断面図である。
【図１３】本開示の第２の実施形態の第３の変形例に係る固体撮像装置の構成を示す平面図である。
【図１４】本開示の第３の実施形態に係る固体撮像装置の構成を示す平面図である。
【図１５】本開示の第３の実施形態に係る固体撮像装置の構成を示す断面図である。
【図１６】本開示の第４の実施形態に係る固体撮像装置の構成を示す平面図である。
【図１７】本開示の第４の実施形態に係る固体撮像装置の構成を示す断面図である。
【図１８】本開示の第４の実施形態の第１の変形例に係る固体撮像装置の構成を示す平面図である。
【図１９】本開示の第４の実施形態の第１の変形例に係る固体撮像装置の構成を示す断面図である。
【図２０】本開示の第４の実施形態の第１の変形例に係る固体撮像装置の構成を示す平面図である。
【図２１】本開示の第４の実施形態の第２の変形例に係る固体撮像装置の構成を示す平面図である。
【図２２】本開示の第４の実施形態の第３の変形例に係る固体撮像装置の構成を示す平面図である。
【図２３】本開示の第４の実施形態の第３の変形例に係る固体撮像装置の構成を示す断面図である。
【図２４】本開示の第４の実施形態の第４の変形例に係る固体撮像装置の構成を示す平面図である。
【図２５】本開示の第４の実施形態の第４の変形例に係る固体撮像装置の構成を示す断面図である。
【図２６】本開示の第５の実施形態に係る固体撮像装置の構成を示す平面図である。
【図２７】本開示の第５の実施形態に係る固体撮像装置の構成を示す断面図である。
【図２８】本開示の第５の実施形態の第１の変形例に係る固体撮像装置の構成を示す平面図である。
【図２９】本開示の第５の実施形態の第２の変形例に係る固体撮像装置の構成を示す平面図である。
【図３０】本開示の第５の実施形態の第３の変形例に係る固体撮像装置の構成を示す平面図である。
【図３１】本開示の第５の実施形態の第４の変形例に係る固体撮像装置の構成を示す平面図である。
【図３２】本開示の第６の実施形態に係る固体撮像装置の構成を示す平面図である。
【図３３】本開示の第６の実施形態に係る固体撮像装置の構成を示す断面図である。
【図３４】本開示の第６の実施形態の第１の変形例に係る固体撮像装置の構成を示す平面図である。
【図３５】本開示の第６の実施形態の第１の変形例に係る固体撮像装置の構成を示す断面図である。
【図３６】本開示の第７の実施形態に係る固体撮像装置の構成を示す断面図である。
【図３７】本開示の第７の実施形態の第１の変形例に係る固体撮像装置の構成を示す断面図である。
【図３８】本開示の第８の実施形態に係る固体撮像装置の構成を示す断面図である。
【図３９】本開示の第８の実施形態の第１の変形例に係る固体撮像装置の構成を示す断面図である。
【図４０】本開示の第９の実施形態に係る固体撮像装置の構成を示す断面図である。
【図４１】本開示の第１０の実施形態に係る固体撮像装置の構成を示す断面図である。
【図４２】本開示の第１１の実施形態に係る固体撮像装置の構成を示す断面図である。
【図４３】本開示の第１１の実施形態の第１の変形例に係る固体撮像装置の構成を示す断面図である。
【図４４】本開示の第１１の実施形態の第２の変形例に係る固体撮像装置の構成を示す断面図である。
【図４５】本開示の第１１の実施形態の第３の変形例に係る固体撮像装置の構成を示す断面図である。
【図４６】本開示の第１１の実施形態の第４の変形例に係る固体撮像装置の構成を示す断面図である。
【図４７】本開示の第１１の実施形態の第５の変形例に係る固体撮像装置の構成を示す断面図である。
【図４８】本開示の第１２の実施形態に係る固体撮像装置の構成を示す断面図である。
【図４９】本開示の第１２の実施形態の第１の変形例に係る固体撮像装置の構成を示す断面図である。
【発明を実施するための形態】
【０００９】
以下に、本開示の実施形態について図面に基づいて詳細に説明する。なお、以下の各実施形態において、同一の部位には同一の符号を付することにより重複する説明を省略する。
【００１０】
また、以下に示す項目順序に従って本開示を説明する。
１．第１の実施形態
１．１  第１の実施形態の第１の変形例
１．２  第１の実施形態の第２の変形例
１．３  第１の実施形態の第３の変形例
１．４  第１の実施形態の第４の変形例
１．５  第１の実施形態の第５の変形例
２．第２の実施形態
２．１  第２の実施形態の第１の変形例
２．２  第２の実施形態の第２の変形例
２．３  第２の実施形態の第３の変形例
３．第３の実施形態
４．第４の実施形態
４．１  第４の実施形態の第１の変形例
４．２  第４の実施形態の第２の変形例
４．３  第４の実施形態の第３の変形例
４．４  第４の実施形態の第４の変形例
５．第５の実施形態
５．１  第５の実施形態の第１の変形例
５．２  第５の実施形態の第２の変形例
５．３  第５の実施形態の第３の変形例
５．４  第５の実施形態の第４の変形例
６．第６の実施形態
６．１  第６の実施形態の第１の変形例
７．第７の実施形態
７．１  第７の実施形態の第１の変形例
８．第８の実施形態
８．１  第８の実施形態の第１の変形例
９．第９の実施形態
１０．第１０の実施形態
１１．第１１の実施形態
１１．１  第１１の実施形態の第１の変形例
１１．２  第１１の実施形態の第２の変形例
１１．３  第１１の実施形態の第３の変形例
１１．４  第１１の実施形態の第４の変形例
１１．５  第１１の実施形態の第５の変形例
１２．第１２の実施形態
１２．１  第１２の実施形態の第１の変形例
【００１１】
（１．第１の実施形態）
第１の実施形態にかかる固体撮像装置は、複数の画素領域を有し、各画素領域の光電変換部で光に応じた電荷を所定の蓄積期間に蓄積させ、蓄積された電荷を電圧に変換して読み出すことがある。この技術は、イメージングと呼ばれる。また、固体撮像装置において、各画素領域の光電変換部からの電流をリアルタイムに読み出し、その電流の変化をイベントとして検出することがある。この技術は、ＤＶＳ（Ｄｙｎａｍｉｃ  Ｖｉｓｉｏｎ  Ｓｅｎｓｉｎｇ）と呼ばれる。
【００１２】
固体撮像装置において、用途の異なる複数の光電変換部を各画素領域に混載したいと要求されることがある。例えば、各画素領域に、ＤＶＳ用の光電変換部とその他の用途（例えば、イメージング用）の光電変換部とを混載したいと要求されることがある。この要求を満たすために、各画素領域において、ＤＶＳ用の光電変換部とその他の用途の光電変換部とが平面方向に並べて配置されると、各光電変換部の開口率が低下しやすい。これにより、各光電変換部の受光面積及びそれに応じた受光量が低減し、固体撮像装置の感度及びＳＮ比の確保が困難になることがある。
【００１３】
一方、各画素領域において、ＤＶＳ用の光電変換部とその他の用途の光電変換部とを共通の光電変換部で兼用した場合、光電変換部に対して、ＤＶＳ用の動作とその他の用途の動作とを独立に制御することが困難である。
【００１４】
そこで、第１の実施形態では、固体撮像装置の各画素領域において、複数の光電変換部を光の入射方向に重ねて配置するとともに種類の異なる読み出し回路に接続することで、用途の異なる各光電変換部の開口率の確保を図る。
【００１５】
具体的には、固体撮像装置の各画素領域において、基板内に、光の入射方向から透視した場合に複数の光電変換部が重なるように配置する。複数の光電変換部は、例えば、ＤＶＳ用の光電変換部とその他の用途の光電変換部とを含む。その他の用途の光電変換部は、例えば、イメージング用の光電変換部である。ＤＶＳ用の光電変換部は、電流読み出し回路に電気的に接続され、イメージング用の光電変換部は、電圧読み出し回路に電気的に接続される。電流読み出し回路は、光電変換部で生成された電荷に応じた電流を読み出し、例えば、電流の変化をイベントとして検出し、ＤＶＳ処理を行う。電圧読み出し回路は、光電変換部の電荷から変換された電圧を読み出し、例えば、電圧を増幅して画像の階調に相当する画素信号を生成し、イメージング処理を行う。すなわち、基板内に用途の異なる複数の光電変換部を光の入射方向に重ねて配置しつつそれぞれ種類の異なる読み出し回路に接続するので、用途の異なる複数の光電変換部を互いに独立に制御しながら各光電変換部の開口率を容易に確保できる。
【００１６】
より具体的には、固体撮像装置１は、被写体の像が形成され得る撮像領域において、複数の画素領域ＰＲを有する。複数の画素領域ＰＲは、例えば２次元的に配列され得る。各画素領域ＰＲは、撮像領域内が構成の単位ごとに分割された領域である。各画素領域ＰＲは、例えば、図１に示すように構成され得る。図１は、固体撮像装置１における１つの画素領域ＰＲの構成を示す断面図である。図１では、図示の簡略化のため、層間絶縁膜の図示を省略している。
【００１７】
固体撮像装置１の画素領域ＰＲは、光電変換部１０、光電変換部２０、転送部３０、及び電荷電圧変換部４０を有する。
【００１８】
光電変換部１０は、半導体領域１１を有する。半導体領域１１は、半導体基板２の表面近傍に配され、その表面１１ａが半導体基板２の表面の一部を構成している。半導体基板２の表面は、概ねゲート絶縁膜３で覆われているが、半導体領域１１の表面１１ａがゲート絶縁膜３で覆われず層間絶縁膜（図示せず）に露出されている。半導体基板２は、第１の導電型（例えば、Ｐ型）の不純物を第１の濃度で含む。Ｐ型の不純物は、例えば、ボロンである。半導体領域１１は、第２の導電型（例えば、Ｎ型）の不純物を第１の濃度より高い第２の濃度で含む。Ｎ型の不純物は、例えば、リン又は砒素である。第２の導電型は、第１の導電型の反対導電型である。
【００１９】
光電変換部１０は、図１に一点鎖線の矢印で示すように、光を受光し、受光された光に対して半導体領域１１及び半導体基板２の界面領域で光電変換を行い、光に応じた電荷を発生させて半導体領域１１へ導く。光電変換部１０は、例えば、フォトダイオードとして機能する。
【００２０】
光電変換部１０は、ＤＶＳ用の光電変換部であり、電流読み出し回路５０が電気的に接続されている。半導体領域１１へ導かれた電荷は、電流として電流読み出し回路５０へ読み出される。
【００２１】
電流読み出し回路５０は、電流・対数電圧変換型の回路であり、電流の変化をイベントとして検出するイベント検出回路である。電流読み出し回路は、例えば、ＤＶＳ回路である。電流読み出し回路５０は、例えば、図２に示すように構成され得る。図２は、固体撮像装置１における電流読み出し回路５０及び電圧読み出し回路６０の構成を示す図である。
【００２２】
電流読み出し回路５０は、電流・対数電圧変換部５１、バッファ５２、微分回路５３およびコンパレータ５４を有する。
【００２３】
電流・対数電圧変換部５１は、光電変換部１０から読み出された電流（光電流）を対数的に電圧に変換する。光電変換部１０は、フォトダイオードＤ１０を有する。電流・対数電圧変換部５１は、Ｎ型トランジスタＴＲ５１１，ＴＲ５１３、Ｐ型トランジスタＴＲ５１２を有する。Ｎ型トランジスタＴＲ５１１は、例えばＮＭＯＳトランジスタであり、ソースがノードＮ５１１を介してフォトダイオードＤ１０のカソードに電気的に接続され、ドレインが電源電位に電気的に接続され、ゲートがノードＮ５１２に電気的に接続されている。Ｐ型トランジスタＴＲ５１２は、例えば、ＰＭＯＳトランジスタであり、ソースが電源電位に電気的に接続され、ドレインがノードＮ５１２に電気的に接続され、ゲートで制御回路（図示せず）からのバイアス電圧を受ける。Ｎ型トランジスタＴＲ５１３は、例えばＮＭＯＳトランジスタであり、ソースがグランド電位に電気的に接続され、ドレインがノードＮ５１２に電気的に接続され、ゲートがノードＮ５１１を介してフォトダイオードＤ１０のカソードに電気的に接続されている。ノードＮ５１２は、バッファ５２に電気的に接続されている。
【００２４】
バッファ５２は、電流・対数電圧変換部５１の電圧に応じた信号をバッファリングする。バッファ５２は、Ｎ型トランジスタＴＲ５２１及び電流源ＣＳ５２１を有する。Ｎ型トランジスタＴＲ５２１は、例えばＮＭＯＳトランジスタであり、ソースがノードＮ５２１を介して電流源ＣＳ５２１の一端に電気的に接続され、ドレインが電源電位に電気的に接続され、ゲートがノードＮ５１２に電気的に接続されている。電流源ＣＳ５２１は、一端がノードＮ５２１に電気的に接続され、他端がグランド電位に電気的に接続されている。ノードＮ５２１は、微分回路５３に電気的に接続されている。
【００２５】
微分回路５３は、バッファ５２でバッファリングされた信号に対して微分演算を行い、電流の変化量に相当する微分信号を生成する。微分回路５３は、容量素子Ｃ５３１，Ｃ５３２、Ｐ型トランジスタＴＲ５３１，ＴＲ５３２、及び電流源ＣＳ５３１を有する。容量素子Ｃ５３１は、一端がノードＮ５２１に電気的に接続され、他端がノードＮ５３１に電気的に接続されている。容量素子Ｃ５３２は、一端がノードＮ５３１に電気的に接続され、他端がノードＮ５３２に電気的に接続されている。Ｐ型トランジスタＴＲ５３１は、例えばＰＭＯＳトランジスタであり、ソースが電源電位に電気的に接続され、ドレインがノードＮ５３２に電気的に接続され、ゲートがノードＮ５３１に電気的に接続されている。Ｐ型トランジスタＴＲ５３２は、例えばＰＭＯＳトランジスタであり、ソースがノードＮ５３１に電気的に接続され、ドレインがノードＮ５３２及び電流源ＣＳ５３１の一端に電気的に接続され、ゲートで制御回路（図示せず）からのバイアス電圧を受ける。電流源ＣＳ５３１は、一端がノードＮ５３２に電気的に接続され、他端がグランド電位に電気的に接続されている。ノードＮ５３２は、コンパレータ５４に電気的に接続されている。
【００２６】
コンパレータ５４は、微分回路５３で生成された微分信号を所定の閾値と比較し、比較結果に応じて、イベント発生の有無を示す信号を生成する。コンパレータ５４は、Ｐ型トランジスタＴＲ５４１，ＴＲ５４２、Ｎ型トランジスタＴＲ５４３，ＴＲ５４４を有する。Ｐ型トランジスタＴＲ５４１は、例えばＰＭＯＳトランジスタであり、ソースが電源電位に電気的に接続され、ドレインがノードＮ５４１に電気的に接続され、ゲートがノードＮ５３２に電気的に接続されている。Ｐ型トランジスタＴＲ５４２は、例えばＰＭＯＳトランジスタであり、ソースが電源電位に電気的に接続され、ドレインがノードＮ５４２に電気的に接続され、ゲートがノードＮ５３２に電気的に接続されている。Ｎ型トランジスタＴＲ５４３は、例えばＮＭＯＳトランジスタであり、ソースがグランド電位に電気的に接続され、ドレインがノードＮ５４１に電気的に接続され、ゲートで制御回路（図示せず）からのバイアス電圧Ｖ１を受ける。Ｎ型トランジスタＴＲ５４４は、例えばＮＭＯＳトランジスタであり、ソースがグランド電位に電気的に接続され、ドレインがノードＮ５４２に電気的に接続され、ゲートで制御回路（図示せず）からのバイアス電圧Ｖ２を受ける。
【００２７】
例えば、バイアス電圧Ｖ１が微分信号の変動範囲の上限に対応し、バイアス電圧Ｖ２が微分信号の変動範囲の下限に対応する。コンパレータ５４は、微分信号が上限を超えた場合に、ハイレベルのＣＭ１を上限側のイベント発生を示す信号としてロジック回路７１へ供給する。コンパレータ５４は、微分信号が下限を超えた場合に、ロウレベルのＣＭ２を下限側のイベント発生を示す信号としてロジック回路７１へ供給する。
【００２８】
図１に戻って、光電変換部２０は、埋め込み型であり、半導体領域２１を有する。半導体領域２１は、半導体基板２の表面より深い位置に配され、半導体領域１１より深い位置に配されている。半導体領域２１は、光の入射方向から透視した場合に半導体領域１１に重なる。半導体領域１１の中心を通り半導体基板２の表面に垂直な方向に延びた軸を半導体領域１１の光軸ＰＸ１１とすると、半導体領域１１の光軸ＰＸ１１は、半導体領域２１に交差する。半導体領域２１の中心を通り半導体基板２の表面に垂直な方向に延びた軸を半導体領域２１の光軸ＰＸ２１とすると、半導体領域２１の光軸ＰＸ２１は、半導体領域１１に交差する。半導体領域２１は、深さ方向において半導体領域１１から離間している。半導体領域２１は、第２の導電型（例えば、Ｎ型）の不純物を第１の濃度より高く第２の濃度より低い第３の濃度で含む。
【００２９】
光電変換部２０は、図１に一点鎖線の矢印で示すように、光を受光し、受光された光に対して半導体領域２１及び半導体基板２の界面領域で光電変換を行い、光に応じた電荷を発生させて半導体領域２１で蓄積する。このとき、光電変換部２０が埋め込み型であるので、半導体基板２の表面のトラップ準位の影響を抑制でき、半導体領域２１に蓄積される電荷にノイズ電荷が混入することを抑制できる。光電変換部２０は、例えば図２に示すフォトダイオードＤ２０として機能する。
【００３０】
図１に示す転送部３０は、光電変換部２０に蓄積された電荷を電荷電圧変換部４０へ転送する。電荷電圧変換部４０は、転送された電荷を電圧に変換する。電荷電圧変換部４０は、例えばフローティングディフュージョンＦＤ（図２参照）として機能し、半導体領域４１を有する。半導体領域４１は、半導体基板２の表面近傍に配され、その表面が半導体基板２の表面の一部を構成している。半導体領域４１は、第２の導電型（例えば、Ｎ型）の不純物を第１の濃度より高い第２の濃度で含む。
【００３１】
転送部３０は、例えば転送トランジスタＴＲ３０（図２参照）として機能し、ソースとしての半導体領域２１、ゲートとしての転送ゲート３１、ドレインとしての半導体領域４１を有する。転送ゲート３１は、基板内まで深さ方向に延びた縦型である。転送ゲート３１は、ゲート絶縁膜３を介して半導体基板２の表面を覆う平板部３１ａと、平板部３１ａからゲート絶縁膜３を貫通して半導体基板２内を深さ方向に半導体領域１１より深く且つ半導体領域２１の深さ近傍まで延びたトレンチ部３１ｂとを有する。転送ゲート３１は、不純物を含むポリシリコンで形成されてもよいし、タングステン等の金属で形成されてもよい。転送部３０は、転送ゲート３１にアクティブレベルの制御信号が供給された際に、半導体領域２１に蓄積された電荷を半導体領域４１へ転送する。
【００３２】
すなわち、光電変換部２０は、イメージング用の光電変換部であり、転送部３０及び電荷電圧変換部４０を介して電圧読み出し回路６０が電気的に接続されている。半導体領域２１から転送部３０経由で電荷電圧変換部４０へ転送された電荷が電荷電圧変換部４０で電圧に変換され、変換された電圧は、電圧読み出し回路６０へ読み出される。
【００３３】
電圧読み出し回路６０は、ハイインピーダンス入力であり、例えば、ソースフォロワ型の回路、ソース接地型の回路、又は差動回路である。電圧読み出し回路６０は、例えば、読み出された電圧を階調に応じた信号に変換する階調変換回路であってもよく、ＡＤＣ（Ａｎａｌｏｇ  Ｄｉｇｉｔａｌ  Ｃｏｎｖｅｒｓｉｏｎ）回路、又はＡＤＣ回路の前段の回路であってもよい。電圧読み出し回路６０は、例えば、図２に示すように構成され得る。
【００３４】
電圧読み出し回路６０は、増幅部６１、選択部６２、及びリセット部６３を有する。選択部６２は、電圧読み出し回路６０を選択状態及び非選択状態の間で切り替える。選択部６２は、選択トランジスタＳＥＬを有する。選択トランジスタＳＥＬは、アクティブレベルの制御信号をゲートで受けた際に電圧読み出し回路６０を選択状態し、ノンアクティブレベルの制御信号をゲートで受けた際に電圧読み出し回路６０を非選択状態する。増幅部６１は、電圧読み出し回路６０が選択状態である際に、電荷電圧変換部４０の電圧を増幅する。増幅部６１は、増幅トランジスタＡＭＰを有する。増幅トランジスタＡＭＰは、電荷電圧変換部４０の電圧に応じて信号線ＳＬに接続された電流源（図示せず）とともにソースフォロワ動作を行い、電荷電圧変換部４０の電圧に応じた信号を信号線ＳＬへ供給する。リセット部６３は、電荷電圧変換部４０の電圧をリセットする。リセット部６３は、リセットトランジスタＲＳＴを有する。リセットトランジスタＲＳＴは、アクティブレベルの制御信号をゲートで受けた際に電荷電圧変換部４０に保持された電荷を電源電位へ排出し、電荷電圧変換部４０の電圧をリセットする。
【００３５】
例えば、信号線ＳＬには、２次元的に配列された複数の画素領域ＰＲのうち列方向に並ぶ複数の画素領域ＰＲに対応した複数の電圧読み出し回路６０が接続され、複数の電圧読み出し回路６０が順次に選択状態にされて画素信号が読み出される。また、信号線ＳＬには、ＡＤＣ回路７２が接続されていてもよい。ＡＤＣ回路７２は、画素信号（アナログ信号）をＡＤ変換して画素信号（デジタル信号）を生成し階調値を示す信号としてロジック回路７３へ供給する。ロジック回路７３は、複数の画素領域ＰＲの画素信号に応じて画像データを構成し所定の画像処理を行うことなどにより、イメージング処理を行う。
【００３６】
なお、光電変換部１０と光電変換部２０とを比較すると、光電変換部２０は、イメージング用の光電変換部であり、得られる画像の画質の向上が求められ、Ｓ／Ｎ比を向上することが求められるため、埋め込み型で構成される。光電変換部１０は、ＤＶＳ用の光電変換部であり、画質より感度の高さが求められるため、埋め込み型でなくてもよく、半導体基板２の表面に露出された構成とされ得る。
【００３７】
また、光電変換部１０と電流読み出し回路５０との接続形態と、光電変換部２０と電圧読み出し回路６０との接続形態とは、互いに異なる。光電変換部１０は、直接的に電流読み出し回路５０に接続されており、電流読み出し回路５０におけるトランジスタＴＲ５１３（図２参照）のゲートに電気的に接続されている。光電変換部２０は、転送部３０及び電荷電圧変換部４０を介して電圧読み出し回路６０に接続されており、トランジスタＴＲ３０のソース及びドレインを介して電圧読み出し回路６０電気的に接続されている。トランジスタＴＲ３０は、転送ゲート３１が基板内まで深さ方向に延びた縦型である。
【００３８】
また、図１に示すように、半導体基板２には、他の画素領域ＰＲと電気的に分離するために、境界近傍に、半導体領域４が形成されていてもよい。半導体領域４は、第１の導電型（例えば、Ｐ型）の不純物を第１の濃度より高い第４の濃度で含む。半導体領域４は、その近傍に電荷（例えば、電子）に対するポテンシャルバリアを形成し得る。
【００３９】
以上のように、第１の実施形態では、固体撮像装置１の各画素領域ＰＲにおいて、複数の光電変換部１０，２０を光の入射方向に重ねて配置する。これにより、各画素領域ＰＲにおいて、用途の異なる各光電変換部１０，２０の平面方向に面積を大きく確保できる。また、固体撮像装置１の各画素領域ＰＲにおいて、複数の光電変換部１０，２０を種類の異なる読み出し回路５０，６０に接続する。これにより、複数の光電変換部１０，２０を互いに独立に制御できる。したがって、用途の異なる各光電変換部１０，２０を互いに独立に制御しながら各光電変換部１０，２０の開口率を容易に確保できる。
【００４０】
なお、カラーフィルタについては、図示及び説明の簡略化のために省略しているが、全同色でもよいし、ベイヤー配列されるカラーフィルタでもよいし、補色フィルタなどでもよいし、様々な形態のカラーフィルタを適用可能である。
【００４１】
（１．１  第１の実施形態の第１の変形例）
なお、図３に示すように、固体撮像装置１ｉの各画素領域ＰＲにおいて、ＤＶＳ用の光電変換部１０ｉが部分的に埋め込み型で構成されてもよい。図３は、本開示の第１の実施形態の第１の変形例に係る固体撮像装置１ｉの構成を示す断面図である。
【００４２】
固体撮像装置１ｉの画素領域ＰＲは、光電変換部１０（図１参照）に代えて、光電変換部１０ｉを有する。光電変換部１０ｉは、半導体領域１１（図１参照）に代えて、半導体領域１１ｉ及び半導体領域１２ｉを有する。半導体領域１１ｉは、半導体基板２の表面近傍に配され、その表面１１ｉａが半導体基板２の表面の一部を構成している。半導体基板２の表面は、概ねゲート絶縁膜３で覆われているが、半導体領域１１ｉの表面１１ｉａがゲート絶縁膜３で覆われず層間絶縁膜（図示せず）に露出されている。半導体領域１１ｉは、第２の導電型（例えば、Ｎ型）の不純物を第１の濃度より高い第２の濃度で含む。
【００４３】
半導体領域１２ｉは、半導体基板２の表面より深く且つ半導体領域１１ｉより若干深い位置に配されている。半導体領域１２ｉは、半導体領域１１ｉに接合されている。半導体領域１２ｉは、第２の導電型の不純物を第１の濃度より高く第２の濃度より低い第３の濃度で含む。
【００４４】
半導体領域１１ｉ及び半導体領域１２ｉは、いずれも、半導体領域２１より浅い位置に配され、半導体領域２１から深さ方向に離間して配されている。半導体領域１１ｉ及び半導体領域１２ｉは、それぞれ、光の入射方向から透視した場合に半導体領域２１に重なる。
【００４５】
このような構成によっても、各画素領域ＰＲにおいて、用途の異なる各光電変換部１０ｉ，２０を互いに独立に制御しながら各光電変換部１０ｉ，２０の開口率を容易に確保できる。
【００４６】
（１．２  第１の実施形態の第２の変形例）
あるいは、図４に示すように、固体撮像装置１ｊの各画素領域ＰＲにおいて、ＤＶＳ用の光電変換部１０ｊが転送部８０ｊ及びバッファ部９０ｊを介して電流読み出し回路５０に電気的に接続されていてもよい。図４は、本開示の第１の実施形態の第２の変形例に係る固体撮像装置１ｊの構成を示す断面図である。
【００４７】
固体撮像装置１ｊの画素領域ＰＲは、光電変換部１０（図１参照）に代えて光電変換部１０ｊを有し、転送部８０ｊ及びバッファ部９０ｊをさらに有する。
【００４８】
光電変換部１０ｊは、埋め込み型であり、半導体領域１１ｊを有する。半導体領域１１ｊは、半導体基板２の表面より深い位置に配され、半導体領域２１より浅い位置に配されている。半導体領域１１ｊは、光の入射方向から透視した場合に半導体領域２１に重なる。半導体領域１１ｊは、深さ方向において半導体領域２１から離間している。半導体領域１１ｊは、第２の導電型（例えば、Ｎ型）の不純物を第１の濃度より高く第２の濃度より低い第３の濃度で含む。
【００４９】
転送部８０ｊは、光電変換部１０ｊに蓄積された電荷をバッファ部９０ｊへ転送する。バッファ部９０ｊは、転送された電荷をバッファリングする。バッファ部９０ｊにバッファリングされた電荷は、電流（光電流）として電流読み出し回路５０へ読み出される。バッファ部９０ｊは、半導体領域９１ｊを有する。半導体領域９１ｊは、第２の導電型（例えば、Ｎ型）の不純物を第１の濃度で含む。
【００５０】
転送部８０ｊは、例えば転送トランジスタとして機能し、ソースとしての半導体領域１１ｊ、ゲートとしての転送ゲート８１ｊ、ドレインとしての半導体領域９１ｊを有する。転送ゲート８１ｊは、基板の表面に沿って平面方向に延びたプレーナ型である。転送部８０ｊは、転送ゲート８１ｊにアクティブレベルの制御信号が供給された際に、半導体領域１１ｊに蓄積された電荷を半導体領域９１ｊへ転送する。
【００５１】
このとき、光電変換部１０ｊと電流読み出し回路５０との接続形態と、光電変換部２０と電圧読み出し回路６０との接続形態とは、互いに異なる。光電変換部１０ｊは、プレーナ型の転送ゲート８１ｊを含む転送トランジスタのソース及びドレインを介して電流読み出し回路５０に接続されている。光電変換部２０は、縦型の転送ゲート３１を含む転送トランジスタのソース及びドレインを介して電圧読み出し回路６０電気的に接続されている。すなわち、転送部８０ｊの転送トランジスタは、半導体領域１１ｊに対応した浅い位置にチャネル領域を形成でき、転送部３０の転送トランジスタは、半導体領域２１に対応した深い位置を含むチャネル領域を形成できるので、各光電変換部１０ｊ，２０の電荷を独立して読み出すことができる。
【００５２】
このような構成によっても、各画素領域ＰＲにおいて、用途の異なる各光電変換部１０ｊ，２０を互いに独立に制御しながら各光電変換部１０ｊ，２０の開口率を容易に確保できる。
【００５３】
（１．３  第１の実施形態の第３の変形例）
また、固体撮像装置１は、図５（ａ）に示すような表面照射型であってもよいし、図５（ｂ）に示すような裏面照射型であってもよい。図５は、本開示の第１の実施形態の第３の変形例に係る固体撮像装置１の構成を示す断面図である。
【００５４】
固体撮像装置１が図５（ａ）に示す表面照射型である場合、固体撮像装置１の各画素領域ＰＲにおいて、ＤＶＳ用の光電変換部１０は、Ｒ（赤）光、Ｇ（緑）光、Ｂ（青）光のいずれかとＩＲ（赤外）光とを受光可能であってもよい。イメージング用の光電変換部２０は、ＩＲ光を受光可能であってもよいし、Ｒ光とＩＲ光とを受光可能であってもよいし、Ｒ光、Ｇ光のいずれかとＩＲ光とを受光可能であってもよい。ＤＶＳ用の光電変換部１０とイメージング用の光電変換部２０とは、基板の表面からの深さに応じて、異なる波長の光を受光可能であってもよい。
【００５５】
固体撮像装置１が図５（ｂ）に示す裏面照射型である場合、固体撮像装置１の各画素領域ＰＲにおいて、ＤＶＳ用の光電変換部１０は、ＩＲ光を受光可能であってもよいし、Ｒ光とＩＲ光とを受光可能であってもよい。イメージング用の光電変換部２０は、Ｒ光、Ｇ光、Ｂ光のいずれかとＩＲ光とを受光可能であってもよい。ＤＶＳ用の光電変換部１０とイメージング用の光電変換部２０とは、基板の裏面からの深さに応じて、異なる波長の光を受光可能であってもよい。
【００５６】
このように、表面照射型及び裏面照射型のいずれの場合においても、各画素領域ＰＲにおいて、用途の異なる各光電変換部１０，２０の開口率を容易に確保できる。
【００５７】
（１．４  第１の実施形態の第４の変形例）
あるいは、図６に示すように、固体撮像装置１ｋの各画素領域ＰＲにおいて、イメージング用の光電変換部２０ｋが基板内を深い位置から浅い位置まで引き出されるように構成されてもよい。図６は、本開示の第１の実施形態の第４の変形例に係る固体撮像装置１ｋの構成を示す断面図である。
【００５８】
固体撮像装置１ｋの画素領域ＰＲは、光電変換部２０及び転送部３０（図１参照）に代えて光電変換部２０ｋ及び転送部３０ｋを有する。
【００５９】
光電変換部２０ｋは、埋め込み型であり、半導体領域２１ｋを有する。半導体領域２１ｋは、平板部２１ｋ１及び引き出し部２１ｋ２を有する。平板部２１ｋ１は、半導体基板２の表面より深い位置に配され、半導体領域１１より深い位置に配されている。平板部２１ｋ１は、光の入射方向から透視した場合に半導体領域１１に重なる。平板部２１ｋ１は、深さ方向において半導体領域１１から離間している。引き出し部２１ｋ２は、平板部２１ｋ１における半導体領域４１側の端部から深さ方向に半導体基板２の表面付近まで延びている。引き出し部２１ｋ２は、平面方向において半導体領域１１から離間している。平板部２１ｋ１及び引き出し部２１ｋ２は、それぞれ、第２の導電型（例えば、Ｎ型）の不純物を第１の濃度より高く第２の濃度より低い第３の濃度で含む。
【００６０】
転送部３０ｋは、例えば転送トランジスタＴＲ３０（図２参照）として機能し、ソースとしての半導体領域２１ｋ、ゲートとしての転送ゲート３１ｋ、ドレインとしての半導体領域４１を有する。転送ゲート３１ｋは、基板の表面に沿って平面方向に延びたプレーナ型である。転送部３０ｋは、転送ゲート３１ｋにアクティブレベルの制御信号が供給された際に、半導体領域２１ｋに蓄積された電荷を引き出し部２１ｋ２から取り出して半導体領域４１へ転送する。
【００６１】
このような構成によっても、各画素領域ＰＲにおいて、用途の異なる各光電変換部１０ｋ，２０を互いに独立に制御しながら各光電変換部１０ｋ，２０の開口率を容易に確保できる。
【００６２】
（１．５  第１の実施形態の第５の変形例）
あるいは、図７に示すように、固体撮像装置１ｎの各画素領域ＰＲにおいて、イメージング用の光電変換部２０が転送部３０、電荷保持部１４０ｎ及び転送部１３０ｎを介して電圧読み出し回路６０に電気的に接続されていてもよい。図７は、本開示の第１の実施形態の第５の変形例に係る固体撮像装置１ｎの構成を示す断面図である。
【００６３】
固体撮像装置１ｎの画素領域ＰＲは、電荷保持部１４０ｎ及び転送部１３０ｎをさらに有する。
【００６４】
電荷保持部１４０ｎは、埋め込み型であり、半導体領域１４１ｎを有する。半導体領域１４１ｎは、半導体基板２の表面より深い位置に配され、半導体領域２１より浅い位置に配されている。半導体領域１１ｊは、第２の導電型（例えば、Ｎ型）の不純物を第１の濃度より高く第２の濃度より低い第３の濃度で含む。
【００６５】
転送部３０は、光電変換部２０に蓄積された電荷を電荷保持部１４０ｎへ転送する。電荷保持部１４０ｎは、転送された電荷を保持する。転送部１３０ｎは、電荷保持部１４０ｎに保持された電荷を電荷電圧変換部４０へ転送する。
【００６６】
転送部１３０ｎは、例えば転送トランジスタＴＲ３０とフローティングディフュージョンＦＤとの間に直列に挿入される転送トランジスタとして機能し、ソースとしての半導体領域１４１ｎ、ゲートとしての転送ゲート１３１ｎ、ドレインとしての半導体領域４１を有する。転送ゲート１３１ｎは、基板の表面に沿って平面方向に延びたプレーナ型である。転送部１３０ｎは、転送ゲート１３１ｎにアクティブレベルの制御信号が供給された際に、半導体領域１４１ｎに保持された電荷を半導体領域４１へ転送する。
【００６７】
例えば、光電変換部２０から電荷電圧変換部４０への電荷の転送を２段階にすることで、光電変換部２０の電荷蓄積動作を複数の画素領域ＰＲについて同時に行い且つ電荷保持部１４０ｎから電荷電圧変換部４０への電荷の転送を順次に行うグローバルシャッタ動作を実現可能である。あるいは、電荷保持部１４０ｎの電荷を電荷電圧変換部４０及び／又は他の電荷電圧変換部（図示せず）へ切り替えて転送可能にして電荷電圧変換の変換効率を可変にする動作を実現可能である。
【００６８】
このとき、光電変換部１０と電流読み出し回路５０との接続形態と、光電変換部２０と電圧読み出し回路６０との接続形態とは、互いに異なる。光電変換部１０は、直接的に電流読み出し回路５０に接続されている。光電変換部２０は、縦型の転送ゲート３１を含む転送トランジスタのソース及びドレインと、プレーナ型の転送ゲート１３１ｎを含む転送トランジスタのソース及びドレインとを介して、電圧読み出し回路６０電気的に接続されている。
【００６９】
このような構成によっても、各画素領域ＰＲにおいて、用途の異なる各光電変換部１０，２０を互いに独立に制御しながら各光電変換部１０，２０の開口率を容易に確保できる。
【００７０】
（２．第２の実施形態）
次に、第２の実施形態にかかる固体撮像装置について説明する。以下では、第１の実施形態と異なる部分を中心に説明する。
【００７１】
第１の実施形態では、固体撮像装置の各画素領域ＰＲの断面構成に着目しているが、第２の実施形態では、固体撮像装置の各画素領域ＰＲの平面構成に着目する。
【００７２】
具体的には、固体撮像装置２０１の画素領域ＰＲにおいて、光電変換部１０は、半導体領域１１を有する。半導体領域１１は、図８に実線で示すように、半導体基板２の表面近傍に配され、その表面が半導体基板２の表面の一部を構成している。光電変換部２０は、埋め込み型であり、半導体領域２１を有する。半導体領域２１は、図８に点線で示すように、半導体基板２の表面より深い位置に配され、半導体領域１１より深い位置に配されている。光の入射方向から透視した場合に、半導体領域１１及び半導体領域２１は、お互いに少なくとも主要部が重なるように配される。例えば、半導体領域１１は、半導体領域２１の内側に含まれていてもよい。これにより、画素領域ＰＲ内に異なる用途の光電変換部１０，２０がそれぞれ複数配される場合に、各光電変換部１０，２０の受光面積を容易に確保できる。また、画素領域ＰＲ内にレイアウト面積の余裕を持たせることができる。
【００７３】
光電変換部１０は、ＤＶＳ用の光電変換部であり、電流読み出し回路５０が電気的に接続されている。光電変換部２０は、イメージング用の光電変換部であり、イメージング用の光電変換部であり、転送部３０及び電荷電圧変換部４０を介して電圧読み出し回路２６０が電気的に接続されている。平面視において、転送部３０の転送ゲート３１は、半導体領域２１に隣接する位置に配される。電荷電圧変換部４０の半導体領域４１は、転送ゲート３１を間にして半導体領域２１の反対側に配される。
【００７４】
このとき、画素領域ＰＲ内にレイアウト面積の余裕があれば、電圧読み出し回路２６０の素子群が画素領域ＰＲ内に配されてもよい。これにより、電圧読み出し回路２６０を効率的にレイアウトすることができる。
【００７５】
電圧読み出し回路２６０は、増幅部２６１、選択部２６２、及びリセット部２６３を有する。増幅部２６１は、例えば増幅トランジスタＡＭＰ（図２参照）として機能し、ソースとしての半導体領域６１ｓ、ゲートとしての電極６１ｇ、ドレインとしての半導体領域６１ｄを有する。選択部２６２は、例えば選択トランジスタＳＥＬ（図２参照）として機能し、ソースとしての半導体領域６２ｓ、ゲートとしての電極６２ｇ、ドレインとしての半導体領域６１ｓを有する。半導体領域６１ｓは、増幅部２６１及び選択部２６２により共有されている。リセット部２６３は、例えばリセットトランジスタＲＳＴ（図２参照）として機能し、ソースとしての半導体領域６３ｓ、ゲートとしての電極６３ｇ、ドレインとしての半導体領域６１ｄを有する。半導体領域６１ｄは、増幅部２６１及びリセット部２６３により共有されている。
【００７６】
以上のように、第２の実施形態では、固体撮像装置２０１の各画素領域ＰＲにおいて、複数の光電変換部１０，２０を光の入射方向に重ねて配置する。これにより、各光電変換部１０，２０の受光面積を容易に確保でき、各光電変換部１０，２０の開口率を容易に確保できる。
【００７７】
（２．１  第２の実施形態の第１の変形例）
なお、固体撮像装置２０１ｉの画素領域ＰＲ内にさらにレイアウト面積の余裕があれば、図９に示すように、電流読み出し回路２５０ｉの構成の一部が画素領域ＰＲ内にさらに配されてもよい。図９は、本開示の第２の実施形態の第１の変形例に係る固体撮像装置２０１ｉの構成を示す平面図である。図９では、電流読み出し回路２５０ｉにおける２つのトランジスタ（例えば、図２に示すトランジスタＴＲ５１３，ＴＲ５１２）に対応する２つの電極及び３つの半導体領域が画素領域ＰＲ内に配される場合が例示されている。
【００７８】
（２．２  第２の実施形態の第２の変形例）
あるいは、固体撮像装置２０１ｊの画素領域ＰＲ内にさらにレイアウト面積の余裕があれば、図１０に示すように、電流読み出し回路２５０ｊの構成のさらに多くの一部が画素領域ＰＲ内に配されてもよい。図１０は、本開示の第２の実施形態の第２の変形例に係る固体撮像装置２０１ｊの構成を示す平面図である。図１０では、図９に対して、電流読み出し回路２５０ｊにおけるさらに３つのトランジスタ（例えば、図２に示すトランジスタＴＲ５１１，ＴＲ５２１，ＴＲ５３２など）に対応する３つの電極及び４つの半導体領域が画素領域ＰＲ内に追加で配される場合が例示されている。
【００７９】
（２．３  第２の実施形態の第３の変形例）
また、固体撮像装置２０１の画素領域ＰＲは、図１１に示すように、他の画素領域ＰＲと絶縁分離部ＤＩを介して素子分離されていてもよい。絶縁分離部ＤＩは、酸化シリコンなどの絶縁物を主成分とする材料で形成され得る。図１１は、本開示の第２の実施形態の第３の変形例に係る固体撮像装置２０１の構成を示す平面図であり、１つの画素領域ＰＲについて例示している。図１１に示す絶縁分離部ＤＩは、画素領域ＰＲの外縁に沿って延び、画素領域ＰＲを囲んでいる。平面視において、画素領域ＰＲが矩形状である場合、絶縁分離部ＤＩは、矩形状に画素領域ＰＲを囲む。
【００８０】
この絶縁分離部ＤＩは、図１２（ａ）に示すようなＤＴＩ（Ｄｅｅｐ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）型で構成されてもよい。図１２は、本開示の第２の実施形態の第２の変形例に係る固体撮像装置２０１の構成を示す断面図であり、図１１をＡ−Ａ線で切った場合の断面を示す。図１２（ａ）に示す絶縁分離部ＤＩは、半導体基板２の表面から深さ方向に半導体領域２１の深さに相当する深さまで延びてもよい。これにより、半導体領域２１に蓄積された電荷が隣接する画素領域ＰＲへ漏れることを抑制でき、隣接する画素領域ＰＲ間の混色を抑制できる。
【００８１】
あるいは、絶縁分離部ＤＩは、図１２（ｂ）に示すようなＲＤＴＩ（Ｒｅｖｅｒｓｅ  Ｄｅｅｐ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）型で構成されてもよい。すなわち、絶縁分離部ＤＩは、半導体領域２１より浅い深さから深さ方向に半導体基板２の裏面まで延びてもよい。これによっても、半導体領域２１に蓄積された電荷が隣接する画素領域ＰＲへ漏れることを抑制でき、隣接する画素領域ＰＲ間の混色を抑制できる。
【００８２】
あるいは、絶縁分離部ＤＩは、図１２（ｃ）に示すようなＦＤＴＩ（Ｆｕｌｌ  Ｄｅｅｐ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）型で構成されてもよい。すなわち、絶縁分離部ＤＩは、半導体基板２の表面から深さ方向に半導体基板２の裏面まで延びてもよい。これによっても、半導体領域２１に蓄積された電荷が隣接する画素領域ＰＲへ漏れることを抑制でき、隣接する画素領域ＰＲ間の混色を抑制できる。
【００８３】
また、図１１に示す平面構成を複数の画素領域ＰＲについて示すと、図１３のようになる。図１３は、本開示の第２の実施形態の第２の変形例に係る固体撮像装置２０１の構成を示す平面図であり、複数の画素領域ＰＲについて例示している。絶縁分離部ＤＩは、平面視において格子状に延び、複数の画素領域ＰＲを区画している。このとき、各画素領域ＰＲにおいて、複数の光電変換部１０，２０が光の入射方向に重ねて配置されている点は、第２の実施形態と同様である。これにより、隣接する画素領域ＰＲ間の混色を抑制できる。
【００８４】
（３．第３の実施形態）
次に、第３の実施形態にかかる固体撮像装置について説明する。以下では、第１の実施形態及び第２の実施形態と異なる部分を中心に説明する。
【００８５】
第１の実施形態及び第２の実施形態では、各画素領域ＰＲ内に異なる用途の光電変換部が１つずつ配される構成を例示しているが、第３の実施形態では、各画素領域ＰＲ内に異なる用途の各光電変換部が複数配される構成を例示する。
【００８６】
具体的には、固体撮像装置３０１の画素領域ＰＲは、図１４に示すように、光電変換部１０、光電変換部２０及び転送部３０（図１参照）に代えて、複数の光電変換部３１０−１〜３１０−４、複数の光電変換部３２０−１〜３２０−４、及び複数の転送部３３０−１〜３３０−４を有する。図１４は、本開示の第３の実施形態に係る固体撮像装置３０１の構成を示す平面図である。
【００８７】
複数の光電変換部３１０−１〜３１０−４は、それぞれ、半導体領域３１１を有する。半導体領域３１１は、図１４に実線で示すように、半導体基板２の表面近傍に配され、その表面が半導体基板２の表面の一部を構成している。複数の光電変換部３２０−１〜３２０−４は、それぞれ、埋め込み型であり、半導体領域３２１を有する。半導体領域３２１は、図１４に点線で示すように、半導体基板２の表面より深い位置に配され、半導体領域３１１より深い位置に配されている。光の入射方向から透視した場合に、半導体領域３１１は、半導体領域３２１の内側に含まれていてもよい。
【００８８】
複数の光電変換部３１０−１〜３１０−４は、複数の光電変換部３２０−１〜３２０−４に対応している。各光電変換部３１０の光軸は、対応する光電変換部３２０に交差している。各光電変換部３２０の光軸は、対応する光電変換部３１０に交差している。これにより、画素領域ＰＲ内に異なる用途の光電変換部３１０，３２０がそれぞれ複数配される場合に、各光電変換部３１０，３２０の受光面積を容易に確保できる。
【００８９】
複数の転送部３３０−１〜３３０−４は、複数の光電変換部３２０−１〜３２０−４に対応している。平面視において、各転送部３３０の転送ゲート３３１は、半導体領域３２１に隣接する位置に配される。電荷電圧変換部４０の半導体領域４１は、転送ゲート３３１を間にして半導体領域３２１の反対側に配される。
【００９０】
各転送部３３０は、例えば転送トランジスタＴＲ３０（図２参照）として機能し、ソースとしての半導体領域３２１、ゲートとしての転送ゲート３３１、ドレインとしての半導体領域４１を有する。すなわち、電荷電圧変換部４０の半導体領域４１は、複数の転送部３３０−１〜３３０−４により共有されており、転送部３３０を介して複数の光電変換部３２０−１〜３２０−４により共有されている。すなわち、複数の光電変換部３２０−１〜３２０−４に対して共通の電荷電圧変換部４０が設けられている。
【００９１】
各転送部３３０の転送ゲート３３１は、図１５に示すように、縦型で構成されてもよい。図１５は、本開示の第３の実施形態に係る固体撮像装置の構成を示す断面図であり、図１４をＢ−Ｂ線で切った場合の断面を示す。転送ゲート３３１は、基板内まで深さ方向に延びた縦型である。転送ゲート３３１は、ゲート絶縁膜３を介して半導体基板２の表面を覆う平板部３３１ａと、平板部３３１ａからゲート絶縁膜３を貫通して半導体基板２内を深さ方向に半導体領域３１１より深く且つ半導体領域３２１の深さ近傍まで延びたトレンチ部３３１ｂとを有する。転送ゲート３３１は、不純物を含むポリシリコンで形成されてもよいし、タングステン等の金属で形成されてもよい。転送部３３０は、転送ゲート３３１にアクティブレベルの制御信号が供給された際に、対応する光電変換部３２０の半導体領域３２１に蓄積された電荷を半導体領域４１へ転送する。
【００９２】
このとき、図１４に示すように、光電変換部３１０と電流読み出し回路５０との接続形態と、光電変換部３２０と電圧読み出し回路２６０との接続形態とは、互いに異なる。複数の光電変換部３１０−１〜３１０−４は、複数の電流読み出し回路５０に対応している。各光電変換部３１０は、対応する電流読み出し回路５０に直接的に接続されている。複数の光電変換部３２０は、対応する転送部３３０と共通の電荷電圧変換部４０とを介して、共通の電圧読み出し回路２６０に接続されている。
【００９３】
以上のように、第３の実施形態では、固体撮像装置３０１の各画素領域ＰＲにおいて、複数の光電変換部３１０−１〜３１０−４と複数の光電変換部３２０−１〜３２０−４とを光の入射方向に重ねて配置する。これにより、各光電変換部３１０，３２０の受光面積を容易に確保でき、各光電変換部３１０，３２０の開口率を容易に確保できる。
【００９４】
（４．第４の実施形態）
次に、第４の実施形態にかかる固体撮像装置について説明する。以下では、第１の実施形態〜第３の実施形態と異なる部分を中心に説明する。
【００９５】
第３の実施形態では、画素領域ＰＲ内でＤＶＳ用に複数の光電変換部が配される構成を例示しているが、第４の実施形態では、第３の実施形態の構成に対して、画素領域ＰＲ内でＤＶＳ用に複数の光電変換部が共通化された構成を例示する。これにより、ＤＶＳ用の光電変換部の感度を向上できる。
【００９６】
具体的には、固体撮像装置４０１の画素領域ＰＲは、図１６に示すように、複数の光電変換部３１０−１〜３１０−４（図１４参照）に代えて、光電変換部４１０を有する。図１６は、本開示の第４の実施形態に係る固体撮像装置４０１の構成を示す平面図である。
【００９７】
光電変換部４１０は、複数の光電変換部３１０−１〜３１０−４が共通化された光電変換部に相当し、半導体領域４１１を有する。平面視において、半導体領域４１１は、複数の光電変換部３２０−１〜３２０−４に対応した位置をドーナツ状に延びている。半導体領域４１１は、複数の転送部３３０−１〜３３０−４及び電荷電圧変換部４０を囲っている。図１６の構成は、図１４の構成に対して、複数の転送部３３０−１〜３３０−４及び電荷電圧変換部４０を囲うように、複数の光電変換部３１０を共通化していると見なせる。
【００９８】
半導体領域４１１は、図１６に実線で示すように、半導体基板２の表面近傍に配され、その表面が半導体基板２の表面の一部を構成している。光の入射方向から透視した場合に、半導体領域４１１は、複数の光電変換部３２０−１〜３２０−４の半導体領域３２１の主要部にそれぞれ重なっている。各光電変換部３２０−１〜３２０−４の光軸ＰＸ３２１は、光電変換部４１０に交差している。これにより、光電変換部４１０は、受光面積を大きく確保してその感度を向上できる。複数の光電変換部３２０−１〜３２０−４は、数を確保して解像度を向上しつつ、電荷電圧変換部４０を共有することなどにより各光電変換部３２０の受光面積も確保できる。すなわち、画素領域ＰＲ内に異なる用途の光電変換部４１０及び複数の光電変換部３２０が配される場合に、各光電変換部４１０，３２０の受光面積をその用途に応じてそれぞれ確保できる。
【００９９】
各転送部３３０の転送ゲート３３１は、図１７に示すように、縦型で構成されてもよい点は、第３の実施形態と同様である。図１７は、本開示の第４の実施形態に係る固体撮像装置の構成を示す断面図であり、図１６をＣ−Ｃ線で切った場合の断面を示す。転送ゲート３３１は、基板内まで深さ方向に延びた縦型である。転送部３３０は、転送ゲート３３１にアクティブレベルの制御信号が供給された際に、対応する光電変換部３２０の半導体領域３２１に蓄積された電荷を半導体領域４１へ転送する。
【０１００】
このとき、図１６に示すように、光電変換部４１０と電流読み出し回路５０との接続形態と、光電変換部３２０と電圧読み出し回路２６０との接続形態とは、互いに異なる。光電変換部４１０は、電流読み出し回路５０に直接的に接続されている。複数の光電変換部３２０は、対応する転送部３３０と共通の電荷電圧変換部４０とを介して、共通の電圧読み出し回路２６０に接続されている。
【０１０１】
以上のように、第４の実施形態では、固体撮像装置１の各画素領域ＰＲにおいて、光電変換部４１０と複数の光電変換部３２０−１〜３２０−４とを光の入射方向に重ねて配置する。これにより、各光電変換部４１０，３２０の受光面積を容易に確保でき、各光電変換部４１０，３２０の開口率を容易に確保できる。
【０１０２】
（４．１  第４の実施形態の第１の変形例）
なお、固体撮像装置４０１の画素領域ＰＲは、図１８に示すように、他の画素領域ＰＲと絶縁分離部ＤＩを介して素子分離されていてもよい。絶縁分離部ＤＩは、酸化シリコンなどの絶縁物を主成分とする材料で形成され得る。図１８は、本開示の第４の実施形態の第１の変形例に係る固体撮像装置４０１の構成を示す平面図であり、１つの画素領域ＰＲについて例示している。図１８に示す絶縁分離部ＤＩは、画素領域ＰＲの外縁に沿って延び、画素領域ＰＲを囲んでいる。平面視において、画素領域ＰＲが矩形状である場合、絶縁分離部ＤＩは、矩形状に画素領域ＰＲを囲む。
【０１０３】
この絶縁分離部ＤＩは、図１９（ａ）に示すようなＤＴＩ型で構成されてもよい。図１９は、本開示の第４の実施形態の第１の変形例に係る固体撮像装置４０１の構成を示す断面図であり、図１９（ａ）は、図１８をＤ−Ｄ線で切った場合の断面を示す。すなわち、絶縁分離部ＤＩは、半導体基板２の表面から深さ方向に半導体領域３２１の深さに相当する深さまで延びてもよい。これにより、半導体領域２１に蓄積された電荷が隣接する画素領域ＰＲへ漏れることを抑制でき、隣接する画素領域ＰＲ間の混色を抑制できる。
【０１０４】
あるいは、絶縁分離部ＤＩは、図１９（ｂ）に示すようなＲＤＴＩ型で構成されてもよい。すなわち、絶縁分離部ＤＩは、半導体領域２１より浅い深さから深さ方向に半導体基板２の裏面まで延びてもよい。これによっても、半導体領域２１に蓄積された電荷が隣接する画素領域ＰＲへ漏れることを抑制でき、隣接する画素領域ＰＲ間の混色を抑制できる。
【０１０５】
あるいは、絶縁分離部ＤＩは、図１９（ｃ）に示すようなＦＤＴＩ型で構成されてもよい。すなわち、絶縁分離部ＤＩは、半導体基板２の表面から深さ方向に半導体基板２の裏面まで延びてもよい。これによっても、半導体領域２１に蓄積された電荷が隣接する画素領域ＰＲへ漏れることを抑制でき、隣接する画素領域ＰＲ間の混色を抑制できる。
【０１０６】
また、図１８に示す平面構成を複数の画素領域ＰＲについて示すと、図２０のようになる。図２０は、本開示の第４の実施形態の第１の変形例に係る固体撮像装置４０１の構成を示す平面図であり、複数の画素領域ＰＲについて例示している。絶縁分離部ＤＩは、平面視において格子状に延び、複数の画素領域ＰＲを区画している。このとき、各画素領域ＰＲにおいて、光電変換部４１０及び複数の光電変換部３２０が光の入射方向に重ねて配置されている点は、第２の実施形態と同様である。これにより、各光電変換部４１０，３２０の受光面積を容易に確保でき、隣接する画素領域ＰＲ間の混色を抑制できる。
【０１０７】
（４．２  第４の実施形態の第２の変形例）
あるいは、絶縁分離部ＤＩ’は、図２１（ａ）、図２１（ｂ）に示すように、複数の画素領域ＰＲの単位（例えば、２画素領域単位）で素子分離してもよい。図２１（ａ）、図２１（ｂ）は、本開示の第４の実施形態の第２の変形例に係る固体撮像装置４０１の構成を示す平面図である。図２１（ａ）の構成は、図２０の構成に対して、絶縁分離部ＤＩにおける２つの画素領域ＰＲの間の部分が省略されている。これにより、各画素領域ＰＲにおいて、各光電変換部４１０，３２０の受光面積を容易に確保できる。また、図２１（ｂ）の構成は、図２０の構成に対して、光電変換部４１０’が２つの画素領域ＰＲについて共通化されている。これにより、光電変換部４１０’の受光面積をさらに増加してその感度を向上できる。
【０１０８】
（４．３  第４の実施形態の第３の変形例）
また、固体撮像装置４０１の画素領域ＰＲは、図２２に示すように、画素領域ＰＲ内の複数の光電変換部３２０間が絶縁分離部ＤＩ２を介してさらに素子分離されていてもよい。絶縁分離部ＤＩ２は、酸化シリコンなどの絶縁物を主成分とする材料で形成され得る。図２２は、本開示の第４の実施形態の第３の変形例に係る固体撮像装置４０１の構成を示す平面図であり、１つの画素領域ＰＲについて例示している。絶縁分離部ＤＩ２は、図２２に点線で示すように、画素領域ＰＲ内で電荷電圧変換部４０より深い位置を通りつつ複数の光電変換部３２０−１〜３２０−４の間を延びている。平面視において、画素領域ＰＲ内で複数の光電変換部３２０−１〜３２０−４が行列状に配される場合、絶縁分離部ＤＩ２は、略十字状に複数の光電変換部３２０−１〜３２０−４の間を延びる。
【０１０９】
このとき、絶縁分離部ＤＩ２は、図２３（ａ）〜図２３（ｃ）に示すように、ＲＤＴＩ型で構成されてもよい。また、絶縁分離部ＤＩは、図２３（ａ）に示すＤＴＩ型であってもよいし、図２３（ｂ）に示すＲＤＴＩ型であってもよいし、図２３（ｃ）に示すＦＤＴＩ型であってもよい。図２３（ａ）〜図２３（ｃ）は、本開示の第４の実施形態の第２の変形例に係る固体撮像装置４０１の構成を示す断面図であり、図２２をＥ−Ｅ線で切った場合の断面を示す。絶縁分離部ＤＩ２は、深さ方向において電荷電圧変換部４０の半導体領域４１から離間しつつ、平面方向において複数の光電変換部３２０の半導体領域３２１の間に配されている。これにより、半導体領域３２１に蓄積された電荷が画素領域ＰＲ内で隣接する半導体領域３２１へ漏れることを抑制でき、画素領域ＰＲ内で隣接する半導体領域３２１間の混色を抑制できる。
【０１１０】
（４．４  第４の実施形態の第４の変形例）
あるいは、固体撮像装置４０１の画素領域ＰＲは、図２４に示すように、画素領域ＰＲ内の複数の光電変換部３２０間を素子分離する絶縁分離部ＤＩ２’が電荷電圧変換部４０を避けて配されてもよい。絶縁分離部ＤＩ２’は、酸化シリコンなどの絶縁物を主成分とする材料で形成され得る。図２４は、本開示の第４の実施形態の第４の変形例に係る固体撮像装置４０１の構成を示す平面図であり、１つの画素領域ＰＲについて例示している。絶縁分離部ＤＩ２’は、図２４に点線で示すように、画素領域ＰＲ内で電荷電圧変換部４０の半導体領域４１の平面位置を避けつつ複数の光電変換部３２０−１〜３２０−４の間を延びている。平面視において、絶縁分離部ＤＩ２’は、図２２に示す略十字状の絶縁分離部ＤＩ２から半導体領域４１近傍の部分を取り除いた形状を有している。
【０１１１】
このとき、絶縁分離部ＤＩ２’は、図２５（ａ）〜図２５（ｃ）に点線で示すように、深さ方向及び平面方向において電荷電圧変換部４０の半導体領域４１から離間しつつ、ＲＤＴＩ型で構成されてもよい。また、絶縁分離部ＤＩは、図２５（ａ）に示すＤＴＩ型であってもよいし、図２５（ｂ）に示すＲＤＴＩ型であってもよいし、図２５（ｃ）に示すＦＤＴＩ型であってもよい。図２５（ａ）〜図２５（ｃ）は、本開示の第４の実施形態の第４の変形例に係る固体撮像装置４０１の構成を示す断面図であり、図２４をＦ−Ｆ線で切った場合の断面を示す。絶縁分離部ＤＩ２’は、深さ方向及び平面方向において電荷電圧変換部４０の半導体領域４１から離間しつつ、平面方向において複数の光電変換部３２０の半導体領域３２１の間に配されている。これによっても、半導体領域３２１に蓄積された電荷が画素領域ＰＲ内で隣接する半導体領域３２１へ漏れることを抑制でき、画素領域ＰＲ内で隣接する半導体領域３２１間の混色を抑制できる。
【０１１２】
（５．第５の実施形態）
次に、第５の実施形態にかかる固体撮像装置について説明する。以下では、第１の実施形態〜第４の実施形態と異なる部分を中心に説明する。
【０１１３】
第３の実施形態では、画素領域ＰＲ内でＤＶＳ用に複数の光電変換部が配される構成を例示しているが、第５の実施形態では、第３の実施形態の構成に対して、複数の画素領域ＰＲを跨いでＤＶＳ用に複数の光電変換部が共通化された構成を例示する。これにより、ＤＶＳ用の光電変換部の感度を向上できる。
【０１１４】
具体的には、固体撮像装置５０１の互いに隣接する２つの画素領域ＰＲは、図２６に示すように、一方の画素領域ＰＲの３１０−３，３１０−４及び他方の画素領域ＰＲの３１０−１，３１０−２（図１４参照）に代えて、光電変換部５１０を有する。図２６は、本開示の第５の実施形態に係る固体撮像装置５０１の構成を示す平面図であり、２つの画素領域ＰＲの構成を例示している。
【０１１５】
光電変換部５１０は、隣接する２つの画素領域ＰＲのうちの一方の画素領域ＰＲの光電変換部３１０−３，３１０−４及び他方の画素領域ＰＲの光電変換部３１０−１，３１０−２（図１４参照）が共通化された光電変換部に相当し、半導体領域５１１を有する。平面視において、半導体領域５１１は、隣接する２つの画素領域ＰＲのうちの一方の画素領域ＰＲの光電変換部３２０−３，３２０−４及び他方の画素領域ＰＲの光電変換部３２０−１，３２０−２に対応した位置を略矩形状に延びている。半導体領域５１１は、隣接する２つの画素領域ＰＲのうちの一方の画素領域ＰＲの複数の転送部３３０及び電荷電圧変換部４０と他方の画素領域ＰＲの複数の転送部３３０及び電荷電圧変換部４０との間に配されている。図２６の構成は、図１４の構成に対して、複数の電荷電圧変換部４０の間に配された複数の光電変換部３１０を共通化していると見なせる。
【０１１６】
半導体領域５１１は、図２６に実線で示すように、半導体基板２の表面近傍に配され、その表面が半導体基板２の表面の一部を構成している。光の入射方向から透視した場合に、半導体領域５１１は、複数の光電変換部３２０−１〜３２０−４の半導体領域３２１の主要部にそれぞれ重なっている。各光電変換部３２０−１〜３２０−４の光軸は、光電変換部５１０に交差している。これにより、光電変換部５１０は、受光面積を大きく確保してその感度を向上できる。複数の光電変換部３２０−１〜３２０−４は、数を確保して解像度を向上しつつ、電荷電圧変換部４０を共有することなどにより各光電変換部３２０の受光面積も確保できる。すなわち、画素領域ＰＲ内に異なる用途の光電変換部５１０及び複数の光電変換部３２０が配される場合に、各光電変換部５１０，３２０の受光面積をその用途に応じてそれぞれ確保できる。
【０１１７】
各転送部３３０の転送ゲート３３１は、図２７に示すように、縦型で構成されてもよい点は、第３の実施形態と同様である。図２７は、本開示の第５の実施形態に係る固体撮像装置の構成を示す断面図であり、図２６をＧ−Ｇ線で切った場合の断面を示す。転送ゲート３３１は、基板内まで深さ方向に延びた縦型である。転送部３３０は、転送ゲート３３１にアクティブレベルの制御信号が供給された際に、対応する光電変換部３２０の半導体領域３２１に蓄積された電荷を半導体領域４１へ転送する。
【０１１８】
このとき、図２６、図２７に示すように、光電変換部４１０と電流読み出し回路５０との接続形態と、光電変換部３２０と電圧読み出し回路２６０との接続形態とは、互いに異なる。光電変換部５１０は、電流読み出し回路５０に直接的に接続されている。複数の光電変換部３２０は、対応する転送部３３０と共通の電荷電圧変換部４０とを介して、共通の電圧読み出し回路２６０に接続されている。
【０１１９】
以上のように、第５の実施形態では、固体撮像装置５０１の各画素領域ＰＲにおいて、光電変換部５１０と複数の光電変換部３２０−１〜３２０−４とを光の入射方向に重ねて配置する。これにより、各光電変換部５１０，３２０の受光面積を容易に確保でき、各光電変換部５１０，３２０の開口率を容易に確保できる。
【０１２０】
（５．１  第５の実施形態の第１の変形例）
なお、固体撮像装置５０１の画素領域ＰＲは、図２８に示すように、他の画素領域ＰＲと絶縁分離部ＤＩ３を介して素子分離されていてもよい。絶縁分離部ＤＩ３は、酸化シリコンなどの絶縁物を主成分とする材料で形成され得る。図２８は、本開示の第５の実施形態の第１の変形例に係る固体撮像装置５０１の構成を示す平面図であり、複数の画素領域ＰＲについて例示している。絶縁分離部ＤＩ３は、図２８に点線で示すように、ＲＤＴＩ型で構成され得る。絶縁分離部ＤＩ３は、平面視において格子状に延び、複数の画素領域ＰＲを区画するとともに、各画素領域ＰＲ内で複数の光電変換部３２０の間を略十字状に延びている。これにより、隣接する画素領域ＰＲ間の混色を抑制でき、各画素領域ＰＲ内の複数の光電変換部３２０間の混色を抑制できる。
【０１２１】
（５．２  第５の実施形態の第２の変形例）
あるいは、固体撮像装置５０１は、図２９に示すように、図２８の構成に対して、複数の光電変換部５１０の距離が近くなるようにレイアウト変更されてもよい。図２９は、本開示の第５の実施形態の第２の変形例に係る固体撮像装置５０１の構成を示す平面図であり、複数の画素領域ＰＲについて例示している。光電変換部５１０が跨っているのとは異なる方向に隣接する画素領域ＲＰ間で、電圧読み出し回路２６０の素子群が互いに遠い位置に配されている。これにより、図２８に示す構成に比較して、光電変換部５１０が跨っているのとは異なる方向（図２９では縦方向）において、複数の光電変換部５１０の半導体領域５１１の距離を互いに近くすることができる。
【０１２２】
（５．３  第５の実施形態の第３の変形例）
あるいは、固体撮像装置５０１は、図３０に示すように、図２９の構成に対して、距離が近づけられた複数の光電変換部５１０が共通化されてもよい。図３０は、本開示の第５の実施形態の第３の変形例に係る固体撮像装置５０１の構成を示す平面図であり、複数の画素領域ＰＲについて例示している。図３０に示す光電変換部５１０’は、図２９において距離が近づけられた方向（図２９では縦方向）に並ぶ２つの光電変換部５１０が共通化されることで得られる。各光電変換部５１０’の半導体領域５１１’は、平面視において、複数の電荷電圧変換部４０の間の位置で縦方向に延びた略Ｉ形状を有する。これにより、光電変換部５１０’の半導体領域５１１’の受光面積を大きく確保でき、光電変換部５１０’の感度を向上できる。
【０１２３】
（５．４  第５の実施形態の第４の変形例）
あるいは、固体撮像装置５０１は、図３１に示すように、図３０の構成に対して、共通化された複数の光電変換部５１０’がさらに共通化されてもよい。図３１は、本開示の第５の実施形態の第４の変形例に係る固体撮像装置５０１の構成を示す平面図であり、複数の画素領域ＰＲについて例示している。図３１に示す光電変換部５１０”は、図３０において共通化された方向と異なる方向（図３１では横方向）に並ぶ２つの光電変換部５１０’が共通化されることで得られる。各光電変換部５１０”の半導体領域５１１”は、平面視において、複数の電荷電圧変換部４０の間の位置を延びた略Ｈ形状を有する。これにより、光電変換部５１０”の半導体領域５１１”の受光面積をさらに大きく確保でき、光電変換部５１０”の感度をさらに向上できる。
【０１２４】
（６．第６の実施形態）
次に、第６の実施形態にかかる固体撮像装置について説明する。以下では、第１の実施形態〜第５の実施形態と異なる部分を中心に説明する。
【０１２５】
第１の実施形態〜第５の実施形態では、オンチップレンズについて言及していないが、第６の実施形態では、オンチップレンズをイメージング用の光電変換部３２０に対応して設ける構成について例示する。
【０１２６】
具体的には、固体撮像装置５０１の各画素領域ＰＲは、図３２に一点鎖線で示すように、複数のオンチップレンズ６−１〜６−４を有する。図３２は、本開示の第６の実施形態に係る固体撮像装置５０１の構成を示す平面図である。複数のオンチップレンズ６−１〜６−４は、複数の光電変換部３２０−１〜３１０−４に対応している。各オンチップレンズ６は、図３３に示すように、対応する光電変換部３２０に対して光の入射方向に配される。図３３は、本開示の第６の実施形態に係る固体撮像装置５０１の構成を示す断面図である。例えば、オンチップレンズ６−４は、半導体基板２の裏面を覆う絶縁膜５の裏面における光電変換部３２０−４に対応した位置に配されている。オンチップレンズ６−２は、絶縁膜５の裏面における光電変換部３２０−２に対応した位置に配されている。
【０１２７】
図３２では、６つの画素領域ＰＲは、実質的に６個の光電変換部５１０と、４個ごとに光電変換部５１０に重なる６×４個の光電変換部３２０と、光電変換部３２０の光の入射方向に光電変換部３２０に対応して配される６×４個のオンチップレンズ６とを有する。
【０１２８】
すなわち、固体撮像装置５０１において、オンチップレンズ６の数がイメージング用の光電変換部３２０の数と同数で設けられている。これにより、各画素領域ＰＲの複数の光電変換部３２０は、容易に高解像の画像を撮像できる。
【０１２９】
なお、図３３では、固体撮像装置５０１が裏面照射型である場合を例示し、オンチップレンズ６が対応する光電変換部３２０に対して裏面側に配されている。固体撮像装置５０１が表面照射型である場合には、オンチップレンズ６が対応する光電変換部３２０に対して表面側、すなわち半導体基板２の上方に配されることになる。
【０１３０】
（６．１  第６の実施形態の第１の変形例）
また、オンチップレンズ６’は、図３４に一点鎖線で示すように、ＤＶＳ用の光電変換部５１０に対応して設けられてもよい。図３４は、本開示の第６の実施形態の第１の変形例に係る固体撮像装置５０１の構成を示す平面図である。各オンチップレンズ６’は、図３５に示すように、対応する光電変換部５１０に対して光の入射方向に配される。図３５は、本開示の第６の実施形態に係る固体撮像装置５０１の構成を示す断面図である。例えば、オンチップレンズ６’は、半導体基板２の裏面を覆う絶縁膜５の裏面における光電変換部５１０に対応した位置に配されている。
【０１３１】
図３４では、６つの画素領域ＰＲは、実質的に６個の光電変換部５１０と、４個ごとに光電変換部５１０に重なる６×４個の光電変換部３２０と、光電変換部５１０の光の入射方向に光電変換部５１０に対応して配される実質的に６個のオンチップレンズ６’とを有する。
【０１３２】
すなわち、固体撮像装置５０１において、オンチップレンズ６’の数がＤＶＳ用の光電変換部５１０の数と同数で設けられている。これにより、各光電変換部５１０は、容易にその感度を向上できる。
【０１３３】
このとき、図３４に示すように、オンチップレンズ６’に重なる複数の光電変換部３２０−１〜３１０−４は、瞳分割された画像を撮像する。これにより、複数の光電変換部３２０−１〜３１０−４の画素信号を電圧読み出し回路２６０で読み出し得られた複数の画像の視差を検出し、複数の画像の視差に基づいて被写体までの距離を計測することができる。このとき、電圧読み出し回路２６０は、複数の画像の視差を検出する視差検出回路であり、被写体までの距離を計測する距離計測回路である。また、オンチップレンズ６’に重なる複数の光電変換部３２０−１〜３１０−４の画素信号を例えば電荷電圧変換部４０で加算して電圧読み出し回路２６０で読み出して階調値に相当する信号を得てもよい。このとき、電圧読み出し回路２６０は、画素信号を階調値に変換する階調変換回路である。
【０１３４】
なお、図３５では、固体撮像装置５０１が裏面照射型である場合を例示し、オンチップレンズ６’が対応する光電変換部５１０に対して裏面側に配されている。固体撮像装置５０１が表面照射型である場合には、オンチップレンズ６’が対応する光電変換部５１０に対して表面側、すなわち半導体基板２の上方に配されることになる。
【０１３５】
（７．第７の実施形態）
次に、第７の実施形態にかかる固体撮像装置について説明する。以下では、第１の実施形態〜第６の実施形態と異なる部分を中心に説明する。
【０１３６】
第１の実施形態〜第６の実施形態では、互いに用途の異なる光電変換部及びその読み出し回路が１つの半導体チップに実装される構成を例示しているが、第７の実施形態では、それらの構成が複数チップに分散して実装される構成について例示する。
【０１３７】
具体的には、固体撮像装置７０１は、図３６に示すように、チップＣＨ１とチップＣＨ２との貼り合わせで構成される。図３６は、本開示の第７の実施形態に係る固体撮像装置７０１の構成を示す断面図である。異なる用途の複数の光電変換部１０，２０と電圧読み出し回路６０はチップＣＨ１に配されるが、電流読み出し回路７５０がチップＣＨ２に配される。
【０１３８】
チップＣＨ１の画素領域ＰＲは、光電変換部１０、光電変換部２０、転送部３０、及び電荷電圧変換部４０を有する。複数の光電変換部１０，２０を光の入射方向に重ねて配置する点は、第１の実施形態と同様である。
【０１３９】
光電変換部１０は、配線８及び配線７０８を介して電流読み出し回路７５０に接続される。配線８は、光電変換部１０からチップＣＨ１の層間絶縁膜７を貫通し配線７０８に電気的に接続される。配線８は、光電変換部１０の半導体領域１１の上に順に積層されたプラグ８ａ、導電膜８ｂ、プラグ８ｃ、導電膜８ｄを有する。配線７０８は、配線８からチップＣＨ２の層間絶縁膜７０７を貫通し電流読み出し回路７５０に電気的に接続される。配線７０８は、導電膜８ｄの上に順に積層された導電膜７０８ａ、プラグ７０８ｂ、ライン７０８ｃを有する。導電膜８ｄ及び配線７０８は、互いに接合されている。導電膜８ｄ及び配線７０８がそれぞれ銅を主成分とする材料で形成される場合、導電膜８ｄ及び配線７０８の接合をＣｕ−Ｃｕ接合と呼ぶこともある。
【０１４０】
このとき、光電変換部１０と電流読み出し回路７５０との接続形態と、光電変換部２０と電圧読み出し回路６０との接続形態とは、互いに異なる。光電変換部１０は、チップ間の接続配線８，７０８を介して電流読み出し回路５０に接続されている。光電変換部２０は、転送部３０及び電荷電圧変換部４０を介して電圧読み出し回路６０に接続されている。これにより、チップＣＨ１，ＣＨ２の平面寸法の増大を抑制しながら電流読み出し回路７５０の回路面積を容易に確保できる。また、電流読み出し回路７５０を光電変換部１０の上方に配置できるので、接続における寄生容量を減らすことができる。なお、容量調整や接続ピッチにより、電流読み出し回路７５０を光電変換部１０の上方から平面方向にずらして配置してもよい。
【０１４１】
以上のように、第７の実施形態では、固体撮像装置７０１の各画素領域ＰＲにおいて、光電変換部１０と光電変換部２０とを光の入射方向に重ねて配置する。これにより、各光電変換部１０，２０の受光面積を容易に確保でき、各光電変換部１０，２０の開口率を容易に確保できる。
【０１４２】
なお、配線８と配線７０８との接続は、Ｃｕ−Ｃｕ接合等の導電膜同志の接合のほか、ＴＳＶ（Ｔｈｒｏｕｇｈ  Ｓｉｌｉｃｏｎ  Ｖｉａ）による接続、マイクロバンプによる接続などであってもよい。
【０１４３】
また、電圧読み出し回路６０をさらにチップＣＨ２に配し、チップ間の接続配線８，７０８と同様の接続配線を介して電荷電圧変換部４０を電圧読み出し回路６０に接続してもよい。あるいは、電荷電圧変換部４０からチップＣＨ１内のソースフォロワ回路などを介してチップＣＨ２に接続してもよいし、チップＣＨ１内の画素周辺部まで縦（または横）読み出し線をつかい伸ばした後、チップＣＨ２に接続してもよい。
【０１４４】
（７．１  第７の実施形態の第１の変形例）
あるいは、固体撮像装置７０１ｉにおいて、図３７に示すように、電流読み出し回路７５０がその一部７５０ａと他の一部７５０ｂとに分割され、一部７５０ａがチップＣＨ１に配され他の一部７５０ｂがチップＣＨ２に配され、一部７５０ａ及び他の一部７５０ｂがチップ間の接続配線８，７０８を介して接続されてもよい。図３７は、本開示の第７の実施形態の第１の変形例に係る固体撮像装置７０１ｉの構成を示す断面図である。
【０１４５】
電流読み出し回路の一部７５０ａは、半導体領域７５１、ゲート電極７５２、半導体領域７５３を有する。半導体領域７５１は、ライン９を介して光電変換部１０の半導体領域１１に電気的に接続されている。ソースとしての半導体領域７５１、ゲート電極７５２、ドレインとしての半導体領域７５３で構成されるトランジスタは、ゲート電極７５２にアクティブレベルの信号が供給された際に、光電変換部１０からの電流に応じた信号を半導体領域７５１、半導体領域７５３、接続配線８，７０８経由で電流読み出し回路の他の一部７５０ｂへ伝達する。すなわち、電流読み出し回路７５０をチップＣＨ１とチップＣＨ２とへ分割して配置するので、チップＣＨ１，ＣＨ２の平面寸法の増大をさらに抑制しながら電流読み出し回路７５０の回路面積を容易に確保できる。
【０１４６】
（８．第８の実施形態）
次に、第８の実施形態にかかる固体撮像装置について説明する。以下では、第１の実施形態〜第７の実施形態と異なる部分を中心に説明する。
【０１４７】
第１の実施形態〜第７の実施形態では、ＤＶＳ用の光電変換部がイメージング用の光電変換部より基板の表面側に配される構成を例示しているが、第８の実施形態では、イメージング用の光電変換部がＤＶＳ用の光電変換部の主要部より基板の表面側に配される構成について例示する。
【０１４８】
具体的には、固体撮像装置８０１の画素領域ＰＲは、図３８に示すように、光電変換部１０、光電変換部２０及び転送部３０（図１参照）に代えて、光電変換部８１０、光電変換部８２０、及び転送部３０ｋを有する。図３８は、本開示の第８の実施形態に係る固体撮像装置８０１の構成を示す断面図である。光電変換部８１０及び光電変換部８２０は、いずれも埋め込み型であり、光電変換部８２０は、光電変換部８１０の主要部より半導体基板２内の浅い位置に配されている。光電変換部８１０は、その主要部が光電変換部８２０より深い位置に配されつつ、深い位置から浅い位置まで引き出されるように構成されている。
【０１４９】
光電変換部８２０が半導体基板２内の浅い位置に配されることに応じて、転送部３０ｋは、第１の実施形態の第４の変形例の転送部３０ｋ（図６参照）と同様に構成され、プレーナ型のゲート電極３１ｋを有する。
【０１５０】
光電変換部８１０は、半導体領域８１１及び引き出し部８１２を有する。光電変換部８２０は、半導体領域８２１を有する。半導体領域８１１は、光電変換部８１０の主要部であり、半導体基板２の表面より深い位置に配され、半導体領域８２１より深い位置に配されている。半導体領域８１１は、光の入射方向から透視した場合に半導体領域８２１に重なる。半導体領域８１１は、深さ方向において半導体領域８２１から離間している。引き出し部８１２は、半導体領域８１１における半導体領域４１の反対側の端部から深さ方向に半導体基板２の表面付近まで延びている。引き出し部８１２は、平面方向において半導体領域８２１から離間している。半導体領域８１１及び引き出し部８１２は、それぞれ、第２の導電型（例えば、Ｎ型）の不純物を第１の濃度より高い第２の濃度で含む。
【０１５１】
以上のように、第８の実施形態では、固体撮像装置８０１の各画素領域ＰＲにおいて、光電変換部８１０の主要部と光電変換部８２０とを光の入射方向に重ねて配置する。これにより、各光電変換部８１０，８２０の受光面積を容易に確保でき、各光電変換部８１０，８２０の開口率を容易に確保できる。
【０１５２】
（８．１  第８の実施形態の第１の変形例）
なお、固体撮像装置８０１ｉの画素領域ＰＲにおいて、光電変換部８１０の引き出し部８１２ｉは、図３９に示すように、金属等の導電物質で形成されていてもよい。図３９は、本開示の第８の実施形態の第１の変形例に係る固体撮像装置８０１ｉの構成を示す断面図である。引き出し部８１２ｉを導電物質で形成することで、半導体領域８１１及び電流読み出し回路５０の接続における寄生抵抗成分を低減できる。
【０１５３】
（９．第９の実施形態）
次に、第９の実施形態にかかる固体撮像装置について説明する。以下では、第１の実施形態〜第８の実施形態と異なる部分を中心に説明する。
【０１５４】
第１の実施形態〜第８の実施形態では、各画素領域ＰＲにおけるイメージング用の光電変換部が基板内の深さ方向に１層で配される構成を例示しているが、第９の実施形態では、イメージング用の光電変換部が基板内に深さ方向に複数層で配される構成について例示する。
【０１５５】
具体的には、固体撮像装置９０１の画素領域ＰＲは、図４０に示すように、光電変換部９２０、転送部９３０、及び電荷電圧変換部９４０をさらに有する。図４０は、本開示の第９の実施形態に係る固体撮像装置９０１の構成を示す断面図である。
【０１５６】
光電変換部９２０は、埋め込み型であり、半導体領域９２１を有する。半導体領域９２１は、半導体基板２の表面より深い位置に配され、半導体領域１１及び半導体領域２１より深い位置に配されている。半導体領域９２１は、光の入射方向から透視した場合に半導体領域１１及び半導体領域２１のそれぞれに重なる。半導体領域１１の光軸ＰＸ１１は、半導体領域２１及び半導体領域９２１のそれぞれに交差する。半導体領域２１の光軸ＰＸ２１は、半導体領域１１及び半導体領域９２１のそれぞれに交差する。半導体領域９２１の光軸ＰＸ９２１は、半導体領域１１及び半導体領域２１のそれぞれに交差する。半導体領域９２１は、深さ方向において半導体領域１１及び半導体領域９２１のそれぞれから離間している。半導体領域９２１は、第２の導電型（例えば、Ｎ型）の不純物を第１の濃度より高く第２の濃度より低い第３の濃度で含む。
【０１５７】
転送部９３０は、光電変換部９２０に蓄積された電荷を電荷電圧変換部９４０へ転送する。電荷電圧変換部９４０は、転送された電荷を電圧に変換する。電荷電圧変換部９４０は、例えばフローティングディフュージョンＦＤとして機能し、半導体領域９４１を有する。半導体領域９４１は、第２の導電型（例えば、Ｎ型）の不純物を第１の濃度より高い第２の濃度で含む。
【０１５８】
転送部９３０は、例えば転送トランジスタとして機能し、ソースとしての半導体領域９２１、ゲートとしての転送ゲート９３１、ドレインとしての半導体領域９４１を有する。転送ゲート９３１は、基板内まで深さ方向に延びた縦型である。転送ゲート９３１は、ゲート絶縁膜３を介して半導体基板２の表面を覆う平板部９３１ａと、平板部９３１ａからゲート絶縁膜３を貫通して半導体基板２内を深さ方向に半導体領域１１及び半導体領域２１より深く且つ半導体領域９２１の深さ近傍まで延びたトレンチ部９３１ｂとを有する。トレンチ部９３１ｂの先端は、トレンチ部３１ｂの先端より基板内の深くに位置している。転送ゲート９３１は、不純物を含むポリシリコンで形成されてもよいし、タングステン等の金属で形成されてもよい。転送部９３０は、転送ゲート９３１にアクティブレベルの制御信号が供給された際に、半導体領域９２１に蓄積された電荷を半導体領域９４１へ転送する。
【０１５９】
例えば、光電変換部１０でＤＶＳ用の光電変換を行い、光電変換部２０で階調値取得用の光電変換を行い、光電変換部９２０で距離検出用の光電変換を行うなど、さらに多くの異なる用途の光電変換部を各画素領域ＰＲ内に集積することができる。
【０１６０】
以上のように、第９の実施形態では、固体撮像装置９０１の各画素領域ＰＲにおいて、光電変換部１０と光電変換部２０と光電変換部９２０とを光の入射方向に重ねて配置する。これにより、光電変換部１０，２０，９２０の集積度を上げながら、各光電変換部１０，２０，９２０の受光面積を容易に確保でき、各光電変換部１０，２０，９２０の開口率を容易に確保できる。
【０１６１】
なお、図４０では、電荷電圧変換部４０に接続される電圧読み出し回路６０と電荷電圧変換部９４０に接続される電圧読み出し回路６０とが別々である構成が例示されているが、電荷電圧変換部４０及び電荷電圧変換部９４０が共通の電圧読み出し回路６０に接続されていてもよい。この場合、転送部３０による電荷の転送と転送部９３０による電荷の転送とは、互いに相補的な期間に行われてもよい。これにより、電荷電圧変換部４０から電圧読み出し回路６０への電圧の読み出しと電荷電圧変換部９４０から電圧読み出し回路６０への電圧の読み出しとが互いに相補的な期間に行われるようにすることができ、それぞれの信号を互いに相補的な期間に処理することができる。
【０１６２】
（１０．第１０の実施形態）
次に、第１０の実施形態にかかる固体撮像装置について説明する。以下では、第１の実施形態〜第９の実施形態と異なる部分を中心に説明する。
【０１６３】
第１の実施形態〜第９の実施形態では、イメージング用の各光電変換部が１つの転送部及び１つの電荷電圧変換部に対応する構成を例示しているが、第１０の実施形態では、イメージング用の各光電変換部が複数の転送部及び複数の電荷電圧変換部に対応する構成について例示する。
【０１６４】
具体的には、固体撮像装置１００１の画素領域ＰＲは、図４１に示すように、転送部１０３０、及び電荷電圧変換部１０４０をさらに有する。図４１は、本開示の第１０の実施形態に係る固体撮像装置１００１の構成を示す断面図である。
【０１６５】
転送部１０３０は、光電変換部２０に蓄積された電荷を電荷電圧変換部１０４０へ転送する。電荷電圧変換部１０４０は、転送された電荷を電圧に変換する。電荷電圧変換部１０４０は、例えばフローティングディフュージョンＦＤとして機能し、半導体領域１０４１を有する。半導体領域１０４１は、第２の導電型（例えば、Ｎ型）の不純物を第１の濃度より高い第２の濃度で含む。
【０１６６】
転送部１０３０は、例えば転送トランジスタとして機能し、ソースとしての半導体領域２１、ゲートとしての転送ゲート１０３１、ドレインとしての半導体領域１０４１を有する。転送ゲート１０３１は、基板内まで深さ方向に延びた縦型である。転送ゲート１０３１は、ゲート絶縁膜３を介して半導体基板２の表面を覆う平板部１０３１ａと、平板部１０３１ａからゲート絶縁膜３を貫通して半導体基板２内を深さ方向に半導体領域１１より深く且つ半導体領域２１の深さ近傍まで延びたトレンチ部１０３１ｂとを有する。トレンチ部１０３１ｂの先端は、トレンチ部３１ｂの先端と基板内の略同じ深さに位置している。転送ゲート１０３１は、不純物を含むポリシリコンで形成されてもよいし、タングステン等の金属で形成されてもよい。転送部１０３０は、転送ゲート１０３１にアクティブレベルの制御信号が供給された際に、半導体領域９２１に蓄積された電荷を半導体領域９４１へ転送する。
【０１６７】
この画素領域ＰＲにより、ＴｏＦ（Ｔｉｍｅ  ｏｆ  Ｆｌｉｇｈｔ）方式の距離計測のための電荷蓄積動作が行われ得る。例えば、デューティ比５０％でオン・オフを周期的に繰り返す第１の周期パルスで光源（図示せず）から物体へ変調された照射光を照射させ、その反射光を画素領域ＰＲで撮像する際に、第１の周期パルスで転送部３０の転送ゲート３１をオン・オフさせ、第１の周期パルスに対して位相が反転された第２の周期パルスで転送部１３０の転送ゲート１３１をオン・オフさせる。これにより、電圧読み出し回路６０は、電荷電圧変換部４０経由で読み出された信号と電荷電圧変換部１０４０経由で読み出された信号との差分に基づいて照射光と反射光との位相差を求め、その位相差と光の速度とに応じて物体までの距離を求めることができる。このとき、電圧読み出し回路６０は、ＴｏＦ方式の画素信号を処理するＴｏＦ回路であり、物体（被写体）までの距離を計測する距離計測回路である。
【０１６８】
以上のように、第１０の実施形態では、固体撮像装置１００１の各画素領域ＰＲにおいて、ＤＶＳ用の光電変換部１０と距離計測用の光電変換部２０とを光の入射方向に重ねて配置する。これにより、各光電変換部１０，２０の受光面積を容易に確保でき、各光電変換部１０，２０の開口率を容易に確保できる。
【０１６９】
（１１．第１１の実施形態）
次に、第１１の実施形態にかかる固体撮像装置について説明する。以下では、第１の実施形態〜第１０の実施形態と異なる部分を中心に説明する。
【０１７０】
第１の実施形態〜第１０の実施形態では、ＤＶＳ用の各光電変換部が基板内の半導体領域で実現される構成を例示しているが、第１１の実施形態では、ＤＶＳ用の各光電変換部が基板の上方に配される光電変換膜で実現される構成について例示する。
【０１７１】
具体的には、固体撮像装置１１０１の画素領域ＰＲは、図４２に示すように、光電変換部１０及び光電変換部２０（図１参照）に代えて、光電変換部１１１０及び光電変換部１１２０を有する。図４２は、本開示の第１１の実施形態に係る固体撮像装置１１０１の構成を示す断面図である。
【０１７２】
光電変換部１１１０は、膜として半導体基板２の上方に配され、アノード電極膜１１１１、光電変換膜１１１２、及びカソード電極膜１１１３を有する。高さ方向において、光電変換膜１１１２は、アノード電極膜１１１１及びカソード電極膜１１１３に挟まれている。アノード電極膜１１１１及びカソード電極膜１１１３は、アルミニウム等の金属を主成分とする材料で形成され得る。光電変換膜１１１２は、光電変換に適した有機物又は無機物で形成され得る。アノード電極膜１１１１は、複数の画素領域ＰＲで共通化されてもよい。光電変換膜１１１２は、画素領域ＰＲごとに区画されていてもよい。カソード電極膜１１１３は、画素領域ＰＲごとに区画されていてもよい。アノード電極膜１１１１には、例えば、バイアス電圧が印加される。カソード電極膜１１１３は、電流読み出し回路１１５０に電気的に接続される。これにより、入射した光に応じて光電変換膜１１１２で発生した電荷に応じた電流が電流読み出し回路１１５０に読み出される。
【０１７３】
電流読み出し回路１１５０は、その一部１１５０ａが画素領域ＰＲ内に配され、他の一部１１５０ｂが画素領域ＰＲ外に配されていてもよい。一部１１５０ａは、半導体領域１１５１、ゲート電極１１５２、半導体領域１１５３を有する。ソースとしての半導体領域１１５１、ゲート電極１１５２、ドレインとしての半導体領域１１５３で構成されるトランジスタは、ゲート電極１１５２にアクティブレベルの信号が供給された際に、光電変換部１１１０からの電流に応じた信号を半導体領域１１５１、半導体領域１１５３経由で電流読み出し回路の他の一部１１５０ｂへ伝達する。
【０１７４】
光電変換部１１２０は、埋め込み型であり、半導体領域１１２１を有する。半導体領域２１は、半導体基板２の表面より深い位置に配されている。半導体領域１１２１は、光の入射方向から透視した場合に光電変換膜１１１２に重なる。光電変換膜１１１２の光軸ＰＸ１１１２は、半導体領域１１２１に交差する。半導体領域１１２１の光軸ＰＸ１１２１は、光電変換膜１１１２に交差する。
【０１７５】
以上のように、第１１の実施形態では、固体撮像装置１１０１の各画素領域ＰＲにおいて、半導体領域としてのイメージング用の光電変換部１１２０の上方に膜としてのＤＶＳ用の光電変換部１１１０を配置することで、ＤＶＳ用の光電変換部１１１０とイメージング用の光電変換部１１２０とを光の入射方向に重ねて配置する。これにより、各光電変換部１１１０，１１２０の受光面積を容易に確保でき、各光電変換部１１１０，１１２０の開口率を容易に確保できる。
【０１７６】
（１１．１  第１１の実施形態の第１の変形例）
なお、固体撮像装置１１０１ｉの画素領域ＰＲでは、図４２に示す構成が図４３に示すように複数チップに分割して配置されてもよい。図４３は、本開示の第１１の実施形態の第１の変形例に係る固体撮像装置１１０１ｉの構成を示す断面図である。
【０１７７】
固体撮像装置１１０１ｉは、チップＣＨ１とチップＣＨ２との貼り合わせで構成される。例えば、光電変換部１１２０、電圧読み出し回路６０、電流読み出し回路１１５０の一部１１５０ａがチップＣＨ１に配され、光電変換部１１１０、電流読み出し回路１１５０の他の一部１１５０ｂがチップＣＨ２に配される。光電変換部１１１０において、アノード電極１１１１が光電変換膜１１１２に対してチップＣＨ２の基板７０２側に配され、カソード電極１１１３が光電変換膜１１１２に対してチップＣＨ１側に配されている。光電変換部１１１０のカソード電極膜１１１３は、チップＣＨ２の層間絶縁膜７０７を貫通する配線７０８とチップＣＨ１の層間絶縁膜７を貫通する配線８とを介して半導体領域１１５１に電気的に接続されている。半導体領域１１５３は、チップＣＨ１の層間絶縁膜７を貫通する配線８’とチップＣＨ２の層間絶縁膜７０７及び光電変換部１１１０を貫通する配線７０８’とを介して電流読み出し回路１１５０の他の一部１１５０ｂに電気的に接続されている。光電変換部１１１０における光電変換膜１１１２及びアノード電極膜１１１１は、それぞれ、開口１１１２ａ及び開口１１１１ａを有しており、それぞれの内側に絶縁膜を介して配線７０８’が貫通していてもよい。
【０１７８】
このような構成によっても、半導体領域としてのイメージング用の光電変換部１１２０の上方に膜としてのＤＶＳ用の光電変換部１１１０を配置でき、ＤＶＳ用の光電変換部１１１０とイメージング用の光電変換部１１２０とを光の入射方向に重ねて配置することができる。
【０１７９】
（１１．２  第１１の実施形態の第２の変形例）
あるいは、固体撮像装置１１０１ｉの画素領域ＰＲでは、図４２に示す構成が図４４に示すように複数チップに分割して配置されてもよい。図４４は、本開示の第１１の実施形態の第２の変形例に係る固体撮像装置１１０１ｉの構成を示す断面図である。
【０１８０】
固体撮像装置１１０１ｊは、チップＣＨ１とチップＣＨ２との貼り合わせで構成される。例えば、光電変換部１１２０、電圧読み出し回路６０がチップＣＨ１に配され、光電変換部１１１０、電流読み出し回路１１５０がチップＣＨ２に配される。光電変換部１１１０において、カソード電極１１１３が光電変換膜１１１２に対してチップＣＨ２の基板７０２側に配され、アノード電極１１１１が光電変換膜１１１２に対してチップＣＨ１側に配されている。光電変換部１１１０のカソード電極膜１１１３は、チップＣＨ２の層間絶縁膜７０７を貫通する配線７０８”を介して電流読み出し回路１１５０に電気的に接続されている。
【０１８１】
このような構成によっても、半導体領域としてのイメージング用の光電変換部１１２０の上方に膜としてのＤＶＳ用の光電変換部１１１０を配置でき、ＤＶＳ用の光電変換部１１１０とイメージング用の光電変換部１１２０とを光の入射方向に重ねて配置することができる。
【０１８２】
（１１．３  第１１の実施形態の第３の変形例）
あるいは、固体撮像装置１１０１ｋの画素領域ＰＲにおいて、図４５に示すように、膜としての光電変換部が半導体基板の裏面側に配されてもよい。図４５は、本開示の第１１の実施形態の第３の変形例に係る固体撮像装置１１０１ｋの構成を示す断面図である。
【０１８３】
固体撮像装置１１０１ｋの画素領域ＰＲにおいて、光電変換部１１１０は、半導体基板２の裏面を覆う層間絶縁膜９を介して光電変換部１１２０の下方に配されている。光電変換部１１１０において、アノード電極１１１１が光電変換膜１１１２に対して半導体基板２の反対側に配され、カソード電極１１１３が光電変換膜１１１２に対して半導体基板２の側に配されている。光電変換部１１１０のカソード電極膜１１１３は、配線８ｋを介して電流読み出し回路１１５０に電気的に接続されている。配線８ｋは、プラグ８ｋ１、導電膜８ｋ２、及びプラグ８ｋ３を有する。プラグ８ｋ１は、カソード電極１１１３から層間絶縁膜９、半導体基板２、層間絶縁膜７を貫通して導電膜８ｋ２に電気的に接続されている。プラグ８ｋ３は、導電膜８ｋ２から層間絶縁膜７を貫通して電流読み出し回路１１５０の半導体領域１１５１に電気的に接続されている。
【０１８４】
このような構成によっても、半導体領域としてのイメージング用の光電変換部１１２０の下方に膜としてのＤＶＳ用の光電変換部１１１０を配置でき、ＤＶＳ用の光電変換部１１１０とイメージング用の光電変換部１１２０とを光の入射方向に重ねて配置することができる。
【０１８５】
（１１．４  第１１の実施形態の第４の変形例）
あるいは、固体撮像装置１１０１ｎの画素領域ＰＲでは、図４５に示す構成が図４６に示すように複数チップに分割して配置されてもよい。図４６は、本開示の第１１の実施形態の第４の変形例に係る固体撮像装置１１０１ｎの構成を示す断面図である。
【０１８６】
固体撮像装置１１０１ｎは、チップＣＨ１とチップＣＨ２との貼り合わせで構成される。例えば、光電変換部１１１０、光電変換部１１２０、電圧読み出し回路６０、電流読み出し回路１１５０の一部１１５０ａがチップＣＨ１に配され、電流読み出し回路１１５０の他の一部１１５０ｂがチップＣＨ２に配される。
【０１８７】
このような構成によっても、半導体領域としてのイメージング用の光電変換部１１２０の下方に膜としてのＤＶＳ用の光電変換部１１１０を配置でき、ＤＶＳ用の光電変換部１１１０とイメージング用の光電変換部１１２０とを光の入射方向に重ねて配置することができる。
【０１８８】
（１１．５  第１１の実施形態の第５の変形例）
あるいは、固体撮像装置１１０１ｎの画素領域ＰＲでは、図４５に示す構成が図４７に示すように複数チップに分割して配置されてもよい。図４７は、本開示の第１１の実施形態の第５の変形例に係る固体撮像装置１１０１ｐの構成を示す断面図である。
【０１８９】
固体撮像装置１１０１ｐは、チップＣＨ１とチップＣＨ２との貼り合わせで構成される。例えば、光電変換部１１１０、光電変換部１１２０、電圧読み出し回路６０、がチップＣＨ１に配され、電流読み出し回路１１５０がチップＣＨ２に配される。光電変換部１１１０におけるカソード電極膜１１１３は、チップＣＨ１における配線８ｐ、チップＣＨ２における配線７０８、半導体領域７０２１等を介して電流読み出し回路１１５０に電気的に接続されている。配線８ｐは、カソード電極膜１１１３から層間絶縁膜９、半導体基板２、層間絶縁膜７を貫通し配線７０８に電気的に接続されている。
【０１９０】
このような構成によっても、半導体領域としてのイメージング用の光電変換部１１２０の下方に膜としてのＤＶＳ用の光電変換部１１１０を配置でき、ＤＶＳ用の光電変換部１１１０とイメージング用の光電変換部１１２０とを光の入射方向に重ねて配置することができる。
【０１９１】
（１２．第１２の実施形態）
次に、第１２の実施形態にかかる固体撮像装置について説明する。以下では、第１の実施形態〜第１１の実施形態と異なる部分を中心に説明する。
【０１９２】
第７の実施形態では、用途の異なる複数の光電変換部とそれに対応して種類の異なる複数の読み出し回路との複数対の接続構成の一部がチップ間にまたがる構成を例示しているが、第１２の実施形態では、複数対の接続構成がチップ毎に独立して実現される構成について例示する。
【０１９３】
具体的には、固体撮像装置１２０１は、図４８に示すように、チップＣＨ１２の表面がチップＣＨ１１の裏面に接触するように、チップＣＨ１１とチップＣＨ１２との貼り合わせで構成される。図４８は、本開示の第１２の実施形態に係る固体撮像装置１２０１の構成を示す断面図である。光電変換部１２１０、転送部１２３０、電荷電圧保持部１２４０、電流読み出し回路５０はチップＣＨ１１に配され、光電変換部１２２０、転送部３０、電荷電圧変換部４０、電圧読み出し回路６０はチップＣＨ１２に配される。
【０１９４】
このとき、チップＣＨ１１とチップＣＨ１２とが同様に構成されてもよい。例えば、チップＣＨ１１の光電変換部１２１０は、埋め込み型であり、半導体基板１２０２の表面より深い位置に配された半導体領域１２１１を有する。チップＣＨ１２の光電変換部１２２０は、埋め込み型であり、半導体基板２の表面より深い位置に配された半導体領域１２２１を有する。チップＣＨ１１の転送部１２３０は、縦型のゲート電極１２３１を有し、チップＣＨ１２の転送部３０は、縦型のゲート電極３１を有する。チップＣＨ１１の電荷保持部１２４０は、その表面が半導体基板１２０２の表面の一部を構成する半導体領域１２４１を有し、チップＣＨ１２の電荷電圧変換部４０は、その表面が半導体基板２の表面の一部を構成する半導体領域１２４１を有する。これにより、各チップＣＨ１１，ＣＨ１２の製造コストを容易に低減できる。
【０１９５】
また、チップＣＨ１２の光電変換部１２２０の半導体領域１２２１は、光の入射方向から透視した場合に、チップＣＨ１１の光電変換部１２１０の半導体領域１２１１に重なる。半導体領域１２１１の光軸ＰＸ１２１１は、半導体領域１２２１に交差する。半導体領域１２２１の光軸ＰＸ１２２１は、半導体領域１２１１に交差する。
【０１９６】
このような構成によっても、半導体領域としてのイメージング用の光電変換部１２２０の下方にＤＶＳ用の光電変換部１２１０を配置でき、ＤＶＳ用の光電変換部１２１０とイメージング用の光電変換部１２２０とを光の入射方向に重ねて配置することができる。
【０１９７】
（１２．１  第１２の実施形態の第１の変形例）
なお、固体撮像装置１２０１ｉは、図４９に示すように、チップＣＨ１２の裏面がチップＣＨ１１の裏面に接触するように、チップＣＨ１１とチップＣＨ１２との貼り合わせで構成されてもよい。
【０１９８】
このような構成によっても、半導体領域としてのイメージング用の光電変換部１２２０の下方にＤＶＳ用の光電変換部１２１０を配置でき、ＤＶＳ用の光電変換部１２１０とイメージング用の光電変換部１２２０とを光の入射方向に重ねて配置することができる。
【０１９９】
以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示の技術的範囲はかかる例に限定されない。本開示の技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。
【０２００】
なお、本技術は以下のような構成も取ることができる。
（１）
複数の画素領域を備え、
前記複数の画素領域のそれぞれは、
第１の光電変換部と、
光の入射方向から透視した場合に前記第１の光電変換部に重なる第２の光電変換部と、
を有し、
前記第１の光電変換部及び前記第２の光電変換部のうち少なくとも一方は、埋め込み型であり、
前記第１の光電変換部及び前記第２の光電変換部は、互いに種類の異なる読み出し回路に電気的に接続される
固体撮像装置。
（２）
前記第１の光電変換部は、前記第１の光電変換部からの電流を読み出す第１の読み出し回路に電気的に接続され、
前記第２の光電変換部は、ハイインピーダンス入力であり前記第２の光電変換部の電荷から変換された電圧を読み出す第２の読み出し回路に電気的に接続される
上記（１）に記載の固体撮像装置。
（３）
前記第２の読み出し回路は、ソースフォロワ型の回路、ソース接地型の回路、又は差動回路である
上記（２）に記載の固体撮像装置。
（４）
前記第１の読み出し回路は、電流・対数電圧変換型の回路である
上記（２）又は（３）に記載の固体撮像装置。
（５）
前記第１の読み出し回路は、ＤＶＳ（Ｄｙｎａｍｉｃ  Ｖｉｓｉｏｎ  Ｓｅｎｓｉｎｇ）回路である
上記（２）から（４）のいずれか１つに記載の固体撮像装置。
（６）
光の入射方向から透視した場合に前記第１の光電変換部に重なる第３の光電変換部をさらに備え、
前記第３の光電変換部は、ハイインピーダンス入力であり前記第３の光電変換部の電荷から変換された電圧を読み出す前記第１の読み出し回路又は第３の読み出し回路に電気的に接続される
上記（２）から（５）のいずれか１つに記載の固体撮像装置。
（７）
前記第１の光電変換部は、イベント読み出し回路に電気的に接続され、
前記第２の光電変換部は、階調変換回路に電気的に接続される
上記（１）に記載の固体撮像装置。
（８）
前記イベント読み出し回路は、ＤＶＳ（Ｄｙｎａｍｉｃ  Ｖｉｓｉｏｎ  Ｓｅｎｓｉｎｇ）回路であり、
前記階調変換回路は、ＡＤＣ（Ａｎａｌｏｇ  Ｄｉｇｉｔａｌ  Ｃｏｎｖｅｒｓｉｏｎ）回路、又はＡＤＣ回路の前段の回路である
上記（７）に記載の固体撮像装置。
（９）
前記第１の光電変換部は、イベント読み出し回路に電気的に接続され、
前記第２の光電変換部は、距離計測回路に電気的に接続される
上記（１）に記載の固体撮像装置。
（１０）
前記距離計測回路は、ＴｏＦ（Ｔｉｍｅ  ｏｆ  Ｆｌｉｇｈｔ）回路、又は視差検出回路であり、
前記イベント読み出し回路は、ＤＶＳ回路である
上記（９）に記載の固体撮像装置。
（１１）
複数の画素領域を備え、
前記複数の画素領域のそれぞれは、
第１の光電変換部と、
光の入射方向から透視した場合に前記第１の光電変換部に重なる複数の第２の光電変換部と、
を有し、
前記複数の第２の光電変換部は、互いに同一の半導体層に含まれる埋め込み型であり、
前記第１の光電変換部及び前記第２の光電変換部は、互いに種類の異なる読み出し回路に電気的に接続される
固体撮像装置。
（１２）
前記複数の画素領域は、Ｎ，Ｍを２以上の整数とするとき、Ｎ個の前記第１の光電変換部と、Ｍ個ごとに前記第１の光電変換部に重なるＮ×Ｍ個の前記第２の光電変換部と、前記第１の光電変換部の光の入射方向に前記第１の光電変換部に対応して配されるＮ個のオンチップレンズとを備えた
上記（１１）に記載の固体撮像装置。
（１３）
前記複数の画素領域は、Ｎ，Ｍを２以上の整数とするとき、Ｎ個の前記第１の光電変換部と、Ｍ個ごとに前記第１の光電変換部に重なるＮ×Ｍ個の前記第２の光電変換部と、前記第２の光電変換部の光の入射方向に前記第２の光電変換部に対応して配されるＮ×Ｍ個のオンチップレンズとを備えた
上記（１１）に記載の固体撮像装置。
（１４）
前記複数の第２の光電変換部は、電気的に接続される読み出し回路が共通化されている
上記（１１）から（１３）のいずれか１つに記載の固体撮像装置。
（１５）
前記複数の第２の光電変換部は、電気的に接続される読み出し回路が共通化されていない
上記（１１）から（１３）のいずれか１つに記載の固体撮像装置。
（１６）
複数の画素領域を備え、
前記複数の画素領域のそれぞれは、
第１の光電変換部と、
光の入射方向から透視した場合に前記第１の光電変換部に重なる第２の光電変換部と、
を有し、
前記第１の光電変換部及び前記第２の光電変換部のうち少なくとも一方は、埋め込み型であり、
前記第１の光電変換部及び前記第２の光電変換部は、互いに種類の異なる読み出し回路に電気的に接続され、読み出し回路への接続形態が互いに異なる
固体撮像装置。
（１７）
前記第１の光電変換部は、第１の読み出し回路における第１のトランジスタのゲートに電気的に接続され、
前記第２の光電変換部は、第２のトランジスタのソース及びドレインを介して第２の読み出し回路に電気的に接続される
上記（１６）に記載の固体撮像装置。
（１８）
前記第２のトランジスタは、ゲートが基板内まで深さ方向に延びた縦型である
上記（１７）に記載の固体撮像装置。
（１９）
前記第１の光電変換部は、ゲートが前記基板の表面に沿った方向に延びたプレーナ型の第３のトランジスタのソース及びドレインを介して第１の読み出し回路に電気的に接続され、
前記第２の光電変換部は、ゲートが基板内まで深さ方向に延びた縦型の第２のトランジスタのソース及びドレインを介して第２の読み出し回路に電気的に接続される
上記（１６）に記載の固体撮像装置。
（２０）
複数の画素領域を備え、
前記複数の画素領域のそれぞれは、
第１の光電変換部と、
光の入射方向から透視した場合に前記第１の光電変換部に重なる第２の光電変換部と、
を有し、
前記第１の光電変換部及び前記第２の光電変換部は、互いに種類の異なる読み出し回路に電気的に接続され、読み出し回路への接続形態が互いに異なり、
前記第１の光電変換部及び前記第２の光電変換部のうち、一方が基板内に配され、他方が前記基板内に配されていない
固体撮像装置。
（２１）
前記第１の光電変換部は、第１のチップに配され、
前記第２の光電変換部は、前記第１のチップに貼り合わせられた第２のチップに配され、
前記第１の光電変換部は、ＤＶＳ回路に電気的に接続され、
前記第２の光電変換部は、階調変換回路に電気的に接続される
上記（２０）に記載の固体撮像装置。
（２２）
前記第１の光電変換部及び前記第２の光電変換部は、同一チップに配され、
前記第２の光電変換部は、シリコンを主成分とする材料で形成され、
前記第１の光電変換部は、シリコン以外の光電変換可能な物質を主成分とする材料で形成され、
前記第２の光電変換部は、階調変換回路に電気的に接続され、
前記第１の光電変換部は、ＤＶＳ回路に電気的に接続される
上記（２０）に記載の固体撮像装置。
（２３）
前記第１の光電変換部及び前記第２の光電変換部は、同一チップに配され、
前記第２の光電変換部は、半導体領域として前記基板内に配され、
前記第１の光電変換部は、膜として前記基板の上方に配され、
前記第２の光電変換部は、階調変換回路に電気的に接続され、
前記第１の光電変換部は、ＤＶＳ回路に電気的に接続される
上記（２０）に記載の固体撮像装置。
【符号の説明】
【０２０１】
１，１ｉ，１ｊ，１ｋ，１ｎ，２０１，２０１ｉ，２０１ｊ，３０１，４０１，５０１，７０１，７０１ｉ，８０１，８０１ｉ，９０１，１００１，１１０１，１１０１ｉ，１１０１ｊ，１１０１ｋ，１１０１ｎ，１１０１ｐ，１２０１，１２０１ｉ  固体撮像装置
６，６’  オンチップレンズ
１０，１０ｉ，１０ｊ，１０ｋ，３１０，３１０−１〜３１０−４，４１０，５１０，５１０’，５１０”，８１０，８１０ｉ，１１１０，１２１０  光電変換部
２０，２０ｋ，３２０，３２０−１〜３２０−４，８２０，９２０，１１２０，１２２０  光電変換部
３０，３０ｋ，３３０−１〜３３０−４，９３０，１０３０，１２３０  転送部
４０，９４０，１０４０  電荷電圧変換部
４１  半導体領域
５０，２５０ｉ，２５０ｊ，７５０，１１５０  電流読み出し回路
６０，２６０  電圧読み出し回路
８０ｊ  転送部
９０ｊ  バッファ部
１３０ｎ  転送部
１４０ｎ，１２４０  電荷保持部
【図１】
2022000873.tif 000003
【図２】
2022000873.tif 000004
【図３】
2022000873.tif 000005
【図４】
2022000873.tif 000006
【図５】
2022000873.tif 000007
【図６】
2022000873.tif 000008
【図７】
2022000873.tif 000009
【図８】
2022000873.tif 000010
【図９】
2022000873.tif 000011
【図１０】
2022000873.tif 000012
【図１１】
2022000873.tif 000013
【図１２】
2022000873.tif 000014
【図１３】
2022000873.tif 000015
【図１４】
2022000873.tif 000016
【図１５】
2022000873.tif 000017
【図１６】
2022000873.tif 000018
【図１７】
2022000873.tif 000019
【図１８】
2022000873.tif 000020
【図１９】
2022000873.tif 000021
【図２０】
2022000873.tif 000022
【図２１】
2022000873.tif 000023
【図２２】
2022000873.tif 000024
【図２３】
2022000873.tif 000025
【図２４】
2022000873.tif 000026
【図２５】
2022000873.tif 000027
【図２６】
2022000873.tif 000028
【図２７】
2022000873.tif 000029
【図２８】
2022000873.tif 000030
【図２９】
2022000873.tif 000031
【図３０】
2022000873.tif 000032
【図３１】
2022000873.tif 000033
【図３２】
2022000873.tif 000034
【図３３】
2022000873.tif 000035
【図３４】
2022000873.tif 000036
【図３５】
2022000873.tif 000037
【図３６】
2022000873.tif 000038
【図３７】
2022000873.tif 000039
【図３８】
2022000873.tif 000040
【図３９】
2022000873.tif 000041
【図４０】
2022000873.tif 000042
【図４１】
2022000873.tif 000043
【図４２】
2022000873.tif 000044
【図４３】
2022000873.tif 000045
【図４４】
2022000873.tif 000046
【図４５】
2022000873.tif 000047
【図４６】
2022000873.tif 000048
【図４７】
2022000873.tif 000049
【図４８】
2022000873.tif 000050
【図４９】
2022000873.tif 000051