(57)【要約】【課題】マイグレーションの発生を回避し、サージ耐性が良好で信頼性に優れた各種積層型電子部品を得ることができるようにする。【解決手段】Ａｇを主成分とする内部電極５がセラミック素体５に埋設されると共に、Ｓ（イオウ）又はＣｌ（塩素）のうちの少なくとも一方が内部電極５に含有されたインダクタ６ａ〜６ｄを並設してなるインダクタアレイ１において、表層面（内部電極５の表面から深さ方向で１μｍの範囲）における、Ｓ（イオウ）及びＣｌ（塩素）のＡｇ粒子に対する比率を原子数比でＳ／Ａｇ≦０．１０且つＣｌ／Ａｇ≦０．０５となるようにする。【選択図】　図１
2004055759.tif 000002
【特許請求の範囲】
【請求項１】
導電性材料を主成分とすると共に不可避不純物を含有した内部電極が、部品素体に埋設された積層型電子部品において、
前記内部電極の表層部における前記導電性材料に対する前記不可避不純物の比率が、所定値以下であることを特徴とする積層型電子部品。
【請求項２】
前記不可避不純物はイオウ成分であって、前記比率が原子数比で０．１０以下であることを特徴とする請求項１記載の積層型電子部品。
【請求項３】
前記不可避不純物は塩素成分であって、前記比率が原子数比で０．０５以下であることを特徴とする請求項１又は請求項２記載の積層型電子部品。
【請求項４】
前記表層部は、前記内部電極の表面から深さ方向に１μｍであることを特徴とする請求項１乃至請求項３のいずれかに記載の積層型電子部品。
【請求項５】
前記導電性材料は銀であることを特徴とする請求項１乃至請求項４のいずれかに記載の積層型電子部品。
【請求項６】
前記内部電極は、少なくとも１つのコイルパターンを形成していることを特徴とする請求項１乃至請求項５のいずれかに記載の積層型電子部品。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は積層型電子部品に関し、より詳しくは、導電性材料を主成分とすると共に不可避不純物を含有した内部電極が、部品素体に埋設されたインダクタやインピーダ、及びこれらのアレイ等、積層型電子部品に関する。
【０００２】
【従来技術】
近年、インダクタやインピーダ等のコイルを備えた電子部品では、電子機器の小形化に伴い、チップ形状の積層型電子部品が普及してきている。
【０００３】
そして、これら積層型電子部品を構成するセラミック素体（フェライト素体）は、酸化鉄を主原料とするが、斯かる酸化鉄は、通常硫酸鉄や塩化鉄の水溶液を噴霧焙焼して製造されるため、不可避不純物としてイオウ成分や塩素成分が酸化鉄中に混入し、このため電子部品の製造過程、特に焼成工程中に前記不可避不純物が内部電極中に混入してしまう虞がある。
【０００４】
一方、電子機器の小形化の更なる進展により、例えば、チップ内部にインダクタを複数個並設したインダクタアレイが実用化されている。
【０００５】
しかしながら、上述した不可避不純物が内部電極に大量に含まれているインダクタアレイでは、内部電極間に直流電界が印加されると、その電界強度に応じて或いは高温高湿環境下で、Ａｇ等の導電性粒子が移動し、マイグレーションが発生して絶縁抵抗が低下する虞がある。
【０００６】
そこで、このような観点から、従来より、フェライトシート中の塩素含有量を１００〜３００ｐｐｍ、イオウ含有量を１０〜５０ｐｐｍの範囲に調整したフェライトインダクタが提案されている（特開２０００−１８１８３２号公報）。
【０００７】
該従来技術では、フェライトシート中の塩素含有量やイオウ含有量を所定量に制御することにより、内部電極のマイグレーションによるショート不良を抑制している。
【０００８】
【発明が解決しようとする課題】
しかしながら、上記従来技術では、フェライトシート中の塩素含有量やイオウ含有量を制御しているものの、これらイオウ成分や塩素成分は内部電極の表層部に偏析し易く、斯かるイオウ成分や塩素成分が前記表層部に偏析することによりマイグレーションを助長する虞がある。
【０００９】
しかも、内部電極への不可避不純物の混入は前記フェライトシートからのみならず、外部電極をめっき皮膜で被覆するめっき工程や内部電極用導電性ペーストからも混入する虞がある。
【００１０】
すなわち、前記めっき工程でめっき液中に含有されるイオウ成分や塩素成分が内部電極に浸入し、その結果、内部電極にイオウ成分や塩素成分が不可避不純物として混入する虞がある。また、内部電極用導電性ペーストには印刷性等を考慮してイオウ成分や塩素成分を含有した有機金属が添加されることがあり、斯かるイオウ成分や塩素成分が焼成後に内部電極中に残留する虞がある。
【００１１】
したがって、フェライトシート中の塩素含有量やイオウ含有量を制御するのみでは、マイグレーションの発生を十分に阻止することができない。
【００１２】
また、一般に、Ａｇ等の導電性材料の硫化や塩化により、内部電極の比抵抗が大きくなってサージ電流耐性が劣化する虞があるが、電極の線幅や膜厚が薄くなると、前記導電性材料の硫化や塩化により、内部電極の比抵抗が上昇する度合いが更に大きくなって前記サージ電流耐性の劣化が増大する虞がある。
【００１３】
本発明はこのような事情に鑑みなされたものであって、マイグレーションが生じることもなく、サージ電流耐性も良好で、信頼性に優れた各種積層型電子部品を提供することを目的とする。
【００１４】
【課題を解決するための手段】
上記目的を達成するために本発明に係る積層型電子部品は、導電性材料を主成分とすると共に不可避不純物を含有した内部電極が、部品素体に埋設された積層型電子部品において、前記内部電極の表層部における前記導電性材料に対する前記不可避不純物の比率が、所定値以下であることを特徴としている。
【００１５】
電子部品の製造過程で残留した不可避不純物が、該内部電極の表層部に偏析するとマイグレーションが助長される。したがって、表層部における導電性材料に対する不可避不純物の比率を所定値以下として導電性粒子に対する不可避不純物の量を相対的に少なくすることにより、マイグレーションの発生が回避され、サージ電流耐性を良好なものとすることが可能となる。
【００１６】
そして、本発明者が鋭意研究した結果、前記所定値は、不可避不純物がイオウの場合は原子数比で０．１０以下とする必要があり、不可避不純物が塩素成分の場合は原子数比で０．０５以下にする必要のあることが判明した。
【００１７】
したがって、本発明の積層型電子部品は、前記不可避不純物はイオウ成分であって、前記比率が原子数比で０．１０以下であることを特徴とし、また前記不可避不純物は塩素成分であって、前記比率が、原子数比で０．０５以下であることを特徴としている。
【００１８】
また、本発明の積層型電子部品は、前記表層部が、前記内部電極の表面から深さ方向に１μｍであることを特徴とし、前記導電性材料は銀であることを特徴としている。
【００１９】
上記積層型電子部品によれば、内部電極の表面から深さ方向に１μｍの範囲内での銀に対するイオウ成分及び塩素成分が、原子数比で、夫々０．１０以下及び０．０５以下とされているので、マイグレーションの発生を抑制してサージ電流耐性の向上を図ることができ、信頼性に優れた積層型電子部品を得ることができる。
【００２０】
また、本発明の積層型電子部品は、前記内部電極が、少なくとも１つのコイルパターンを形成していることを特徴としており、これにより、信頼性に優れたインダクタやインピーダ、或いはこれらのアレイを容易に得ることができる。
【００２１】
【発明の実施の形態】
次に、本発明の実施の形態を詳説する。
【００２２】
図１は本発明に係る積層型電子部品としてのインダクタアレイの一実施の形態を示す斜視図であって、図２は該インダクタアレイの内部を模式的に示した透視図である。
【００２３】
該インダクタアレイは、Ｎｉ−Ｚｎ−Ｃｕフェライト系材料からなるセラミック素体１の両端部に外部電極２（２ａ〜２ｄ）、３（３ａ〜３ｄ）が形成され、セラミック素体１の内部には該外部電極３、４と電気的に接続可能とされた内部電極５（５ａ〜５ｄ）がコイル状に埋設され、これにより４個のインダクタ６ａ〜６ｄが並設された４回路内臓型を形成している。
【００２４】
図３は、インダクタアレイを構成する各インダクタ６（６ａ〜６ｄ）の断面図であって、内部電極５は、膜厚７〜２０μｍに形成された導電部７ａ〜７ｇが並列対向状にセラミック素体１中に形成されると共に、セラミック素体１の図中、上下方向に形成されたビアホール（不図示）を介して電気的に直列接続され、時計回り方向に巻回されたコイルパターンを形成している。また、導電部７ａの引き出し部８が一方の外部電極３に電気的に接続されると共に、導電部７ｇの引き出し部９は他方の外部電極２に電気的に接続されている。
【００２５】
そして、図４に示すように、内部電極５の表面１０から深さ方向の厚さＴが１μｍの範囲内を表層部とし、斯かる表層部において、導電性粒子Ｍに対するイオウ成分Ｓの比率Ｓ／Ｍが原子数比で０．１０以下（Ｓ／Ｍ≦０．１０）、導電性粒子Ｍに対する塩素成分Ｃｌの比率Ｃｌ／Ｍが原子数比で０．０５以下（Ｃｌ／Ｍ≦０．０５）とされている。
【００２６】
すなわち、表層部におけるイオウ成分Ｓ及び塩素成分Ｃｌの比率が、導電性粒子Ｍに対し、原子数比で、Ｓ／Ｍ＞０．１０、及びＣｌ／Ｍ＞０．０５となると、表層部でのイオウ成分Ｓや塩素成分Ｃｌの偏析が顕著になり、インダクタアレイを構成した場合にマイグレーションが発生して絶縁抵抗の低下を招来する虞があり、しかもＡｇ等の導電性粒子が硫化又は塩化して内部電極の比抵抗が大きくなり、サージ電流耐性が悪化する。
【００２７】
このため本実施の形態では、内部電極５の表層部における比率Ｓ／Ｍ及び比率Ｃｌ／Ｍが、原子数比で夫々Ｓ／Ｍ≦０．１０、及びＣｌ／Ｍ≦０．０５となるようにイオウ成分Ｓ及び塩素成分Ｃｌを制御している。
【００２８】
次に、上記インダクタアレイの製造方法を説明する。
【００２９】
まず、ＮｉＯ、ＣｕＯ、ＺｎＯ、Ｆｅ２Ｏ３等のフェライト系材料を所定量秤量した後、これら秤量物をボールミルに投入して湿式で混合粉砕し、次いで乾燥・仮焼を行う。
【００３０】
次に、この仮焼物を再度ボールミルで十分に湿式粉砕し、乾燥して仮焼粉末を作製し、この後、該仮焼粉末をバインダ、可塑剤、分散剤と混合させ、溶剤中に分散させてセラミックスラリーを調製し、該セラミックスラリーをドクターブレード法等によりシート状に成形し、磁性体シート（セラミックグリーンシート）を作製する。
【００３１】
また、有機バインダと溶剤との配合比率が、例えば１：９となるように調製して有機ビヒクルを作製し、次いで、該有機ビヒクルに導電性粒子及び樹脂粒子を混ぜて３本ロールミルで混練し、導電性ペーストを作製する。
【００３２】
尚、導電性粒子としては、導電性を有していれば特に限定されるものではなく、Ａｇ、Ｐｄ、Ｐｔ、Ａｕ、Ｎｉ、Ｃｕや、これらの２種又は２種以上の合金を使用することができるが、より良好な電気特性を得る観点から、一般的にはＡｇが使用される。
【００３３】
また、有機バインダとしてはエチルセルロース樹脂、アクリル樹脂、ブチラール樹脂を使用することができ、溶剤としてはα−テルピネオール、テトラリン、ブチルカルビトールを使用することができる。
【００３４】
次に、磁性体シート上の所定位置にビアホールを貫設し、該磁性体シートの表面に前記導電性ペーストをスクリーン印刷し、導電パターンを形成する。
【００３５】
そしてこの後、導電パターンの形成された磁性体シートをビアホールを介して電気的に直列接続可能となるように複数枚積層して積層体を形成すると共に、導電パターンの形成されていない磁性体シートで前記積層体を挟持して圧着し、圧着ブロックを作製する。
【００３６】
次いで、４組のインダクタで１つのインダクタアレイが形成されるように、圧着ブロックを所定サイズに切断した後、所定温度（例えば、８００〜９００℃）で焼成処理を施し、コイル状の内部電極５が埋設されたセラミック焼結体を作製する。
【００３７】
次いで、該セラミック焼結体にバレル研磨を施した後、該セラミック焼結体の両端部に導電性ペーストを塗布、焼き付けて外部電極を形成する。
【００３８】
そしてこの後、電解めっきを施し外部電極の表面にニッケル皮膜及びスズ皮膜を順次作製し、インダクタアレイが製造される。
【００３９】
このように本実施の形態では、インダクタアレイに埋設された各導電部７ａ〜７ｇ（内部電極５）は、表層部における比率Ｓ／Ｍ及び比率Ｃｌ／Ｍが原子数比でＳ／Ｍ≦０．１０、及びＣｌ／Ｍ≦０．０５とされているので、表層部におけるイオウ成分Ｓや塩素成分Ｃｌの偏析が抑制され、マイグレーションが助長されることもなく、絶縁抵抗の低下を防止することができ、さらに、内部電極の比抵抗が大きくなるのを阻止することができてサージ電流耐性が劣化するのを回避することができる。
【００４０】
尚、本発明は上記実施の形態に限定されるものではない。上記実施の形態では、インダクタアレイについて説明したが、インダクタ単品やフェライト材料を原料とする他の積層型電子部品、例えば、インピーダやインピーダアレイにも同様に適用することができる。
【００４１】
【実施例】
次に、本発明の実施例を具体的に説明する。
【００４２】
（実施例１）
本発明者は、まず、ＮｉＯ、ＣｕＯ、ＺｎＯ、Ｆｅ２Ｏ３等のフェライト系材料を所定量秤量した後、粉砕媒体として直径１ｍｍのＰＳＺ（部分安定化ジルコニア）が内有されたボールミルに前記秤量物を投入し、湿式で混合粉砕してスラリー状粉末とし、該スラリー状粉末をＰＳＺと分離した後、スプレードライヤで乾燥し、温度６５０℃で２時間仮焼し、仮焼物を作製した。
【００４３】
次に、該仮焼物を前記ボールミルに再投入して十分に湿式で粉砕し、スプレードライヤで乾燥して仮焼粉末を作製した。
【００４４】
次に、この仮焼粉末にバインダとしてポリビニルブチラール、可塑剤としてジブチルフタレート、分散剤としてポリカルボン酸アンモニウム塩、溶剤としてトルエン及びエチルアルコールを加えて混合し、セラミックスラリーを調製し、次いで、該セラミックスラリーをドクターブレード法によりシート状に成形し、厚さ５０μｍの磁性体シート（セラミックグリーンシート）を作製した。
【００４５】
そして、本発明者は磁性体シートのイオウ含有量を炭素硫黄分析計で計測し、塩素含有量をイオンクロマトグラフィで計測したところ、イオウ含有量は７．０×１０−４ｗｔ％、塩素含有量は３．８×１０−３ｗｔ％であった。
【００４６】
次いで、本発明者は、以下のようにして導電性ペーストを作製した。
【００４７】
すなわち、まず、エチルセルロース樹脂（有機バインダ）をα−テルピネオール（溶剤）と混合させて（α−テルピネオール：エチルセルロース樹脂＝１０ｖｏｌ％：９０ｖｏｌ％）有機ビヒクルを作製した後、該有機ビヒクルと平均粒径が１．５μｍのＡｇ粒子とを３本ロールミルで十分に混練し、内部電極用導電性ペーストを作製した。
【００４８】
次に、本発明者は、内部電極同士が電気的に直列接続可能となるようにレーザ加工機を使用してビアホールを形成し、前記導電性ペーストを使用して電極パターンをスクリーン印刷し、膜厚４０μｍ、線幅１２０μｍのコイルパターン（導電部）を形成した。尚、膜厚はレーザ変位計で測定した。
【００４９】
そしてこの後、コイルパターンの形成された磁性体シートを複数枚積層して積層体を形成すると共に、コイルパターンの形成されていない磁性体シートで前記積層体を挟持し、９．８×１０７Ｐａ（１０００ｋｇｆ／ｃｍ２）で圧着し、圧着ブロックを作製した。
【００５０】
次に、４組のインダクタで１つのインダクタアレイが形成可能となるように、前記圧着ブロックを所定サイズに切断し、その後、温度９００℃で焼成処理を行い、セラミック焼結体を作製した。
【００５１】
さらに、本発明者は、Ａｇ粉末にガラスフリット及び有機ビヒクルを加えて分散させた外部電極用Ａｇペーストを別途作製すると共に、前記セラミック焼結体をバレル研磨し、該セラミック焼結体の両端部に外部電極用Ａｇペーストを塗布、７００℃で焼き付け、外部電極とした。
【００５２】
そしてこの後、硫酸ニッケルと塩化ニッケルとをニッケル源とするニッケルめっき液を使用して電解ニッケルめっきを施し、外部電極上にニッケル皮膜を形成し、次いで硫酸第１スズをスズ源とするスズめっき液を使用して電解スズめっきを施し、ニッケル皮膜上にスズ皮膜を形成し、これにより縦２．０ｍｍ、横１．０ｍｍ、厚み１．０ｍｍの積層型インダクタが４個並設された実施例１のインダクタアレイを製造した。
【００５３】
次に、本発明者は、上記インダクタアレイを鏡面研磨した後、集束イオンビーム装置（ＦＩＢ；Ｆｏｃｕｓｅｄ　Ｉｏｎ　Ｂｅａｍ）で加工し、内部電極の表面から深さ方向に１．０μｍの表層部を走査型オージェ電子顕微鏡（ＳＡＭ）によって定量分析し、ＳＡＭに内蔵されている相対感度係数を使用してＳ、Ｃｌ、Ａｇの原子濃度を算出した。そしてその結果、Ｓ／Ａｇは０．０１１、Ｃｌ／Ａｇは０．００２であった。
【００５４】
（実施例２〜６、及び比較例１〜４）
次に、本発明者は、外部電極の焼付温度を種々変更して該外部電極の緻密性を調整し、Ｓ／Ａｇ及びＣｌ／Ａｇの異なる種々の試験片を作製した。
【００５５】
すなわち、外部電極の焼付温度を低下させると該外部電極の緻密性が低下するため、電解ニッケルめっきを施した場合にめっき液中に含有されるイオウ成分や塩素成分が内部電極内に浸入し易くなる。そこで、ニッケル源として硫酸ニッケル又は塩化ニッケルを使用する一方、前記焼付温度を制御し、表層部におけるＳ／Ａｇ及びＣｌ／Ａｇが共に本発明範囲内（Ｓ／Ａｇ≦０．１０、Ｃｌ／Ａｇ≦０．０５）の試験片（実施例２〜６）、前記Ｓ／Ａｇ及びＣｌ／Ａｇのうちのいずれか一方が本発明範囲外の試験片（比較例１、２）、及び前記Ｓ／Ａｇ及びＣｌ／Ａｇのいずれもが本発明範囲外の試験片（比較例３、４）を作製した。
【００５６】
そして、本発明者は、上記各試験片（実施例１〜６、及び比較例１〜４）の夫々１００個について、耐湿負荷試験、及びサージ耐性試験を行った。
【００５７】
すなわち、耐湿負荷試験は、温度８５℃、湿度８５％の環境下で、インダクタアレイの各回路間に３０Ｖの電圧を印加し、１０００時間放置した後、各回路間の絶縁抵抗を測定し、絶縁抵抗が１０８Ω以下のインダクタアレイを不良品と判断した。
【００５８】
また、サージ耐性試験は、夫々１００個の各試験片について、±３０ｋＶの電圧を各１０回ずつ印加して行い、断線の有無によりサージ電流耐性を評価した。
表１は各実施例及び比較例のＳ／Ａｇ及びＣｌ／Ａｇと、耐湿負荷試験及びサージ耐性試験の不良品個数を示している。
【００５９】
【表１】
2004055759.tif 000003
この表１から明らかなように、比較例１はＳ／Ａｇが０．３１０、比較例２はＣｌ／Ａｇが０．３２０であり、表層部におけるイオウ成分Ｓ又は塩素成分Ｃｌのいずれかが多いため、これらイオウ成分Ｓ又は塩素成分Ｃｌが表層部に偏析してマイグレーションが発生し、絶縁抵抗が１０８Ω以下の不良品が夫々４５個及び５３個生じることが確認された。
【００６０】
また、比較例３はＳ／Ａｇが０．３３２、Ｃｌ／Ａｇが０．０５２であり、比較例４はＳ／Ａｇが０．４８７、Ｃｌ／Ａｇが０．２４３であり、したがってイオウ及び塩素の銀に対する比率がいずれも大きいため、マイグレーションが生じて絶縁抵抗が１０８Ω以下の不良品が増大し、しかも、内部電極の比抵抗が増大したため、サージ耐性試験で断線の生じた試験片があった（比較例３で２個、比較例４で９個）。
【００６１】
これに対して実施例１〜６は、いずれもＳ／Ａｇ≦０．１０及びＣｌ／Ａｇ≦０．０５を充足しており、耐湿負荷試験で絶縁抵抗が１０８Ω以下に低下したり、サージ耐性試験で断線した試験片は皆無であり、信頼性に優れたインダクタアレイを得ることのできることが確認された。
【００６２】
【発明の効果】
以上詳述したように本発明に係る積層型電子部品は、Ａｇ等の導電性材料を主成分とすると共に不可避不純物を含有した内部電極が、部品素体に埋設された積層型電子部品において、前記内部電極の表層部（内部電極の表面から深さ方向に１μｍ）における前記不可避不純物の比率が、前記導電性材料に対し所定値以下であるので、マイグレーションの発生を回避できると共に、サージ耐性の良好な積層型電子部品を得ることができる。
【００６３】
具体的には、前記不可避不純物がイオウ成分の場合は、前記導電性粒子に対する前記イオウ成分の比率が、原子数で０．１０以下とし、前記不可避不純物が塩素成分の場合は、前記導電性粒子に対する前記塩素成分の比率が、原子数で０．０５以下とすることにより、マイグレーションの発生を回避することができ、サージ耐性を良好なものとすることができる。
【００６４】
また、前記内部電極は、少なくとも１つのコイルパターンを備えていることにより、マイグレーションが発生して絶縁抵抗の低下を招来することもなく、サージ耐性の良好な信頼性に優れたインダクタやインピーダ、或いはこれらのアレイ等の積層型電子部品を得ることができる。
【図面の簡単な説明】
【図１】本発明に係る積層型電子部品としてのインダクタアレイの一実施の形態を示す斜視図である。
【図２】前記インダクタアレイの内部を模式的に示した透視図である。
【図３】各インダクタの断面図である。
【図４】図３のＡ部拡大図である。
【符号の説明】
３　セラミック素体（部品素体）
５　内部電極
【図１】
2004055759.tif 000004
【図２】
2004055759.tif 000005
【図３】
2004055759.tif 000006
【図４】
2004055759.tif 000007