(57)【要約】【課題】寄生トランジスタの発生を抑制することにより、オフリーク電流の増大を防止して半導体装置の信頼性を高める。【解決手段】シリコン基板１０に形成されたトレンチ内を充填するようにかつシリコン窒化膜１４が覆われる高さとなるようにシリコン酸化膜２２を堆積させた後、トレンチの第１コーナー部１８ｃのシリコン基板に対して熱酸化を行って、当該コーナー部上にシリコン酸化膜２４を形成するとともに、丸められた新たな第２コーナー部１８ｅを形成する。【選択図】  図２
2004152851.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に第１絶縁膜及び第２絶縁膜を順次に形成した後、前記第２絶縁膜上に、該第２絶縁膜のうち前記半導体基板に形成されるトレンチに対応する表面領域を露出させるように、トレンチ形成用マスクをパターニングして形成するマスク形成工程と、
前記トレンチ形成用マスクを用いて、露出している前記第２絶縁膜の表面領域から前記半導体基板の深さ方向の一部分に亘ってまでエッチングして、前記半導体基板に前記トレンチを形成するトレンチ形成工程と、
前記トレンチ形成用マスクを除去した後、前記トレンチ内が充填されかつ前記第２絶縁膜が覆われる高さとなるように第３絶縁膜を堆積させる堆積工程と、
前記堆積工程の後であって、前記トレンチのコーナー部の前記半導体基板を熱酸化して、第２酸化膜を形成する第２酸化膜形成工程と、
前記第２絶縁膜を露出させるように、前記第３絶縁膜を研磨して平坦化を行う平坦化工程と、
前記第２絶縁膜及び第１絶縁膜を除去するとともに、前記第３絶縁膜を、該第３絶縁膜の一部が前記トレンチ内に残存するようにエッチングして素子分離部を形成する素子分離部形成工程と
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、前記トレンチ形成工程の後であって前記堆積工程の前に、前記トレンチの内壁を熱酸化して該内壁に第１酸化膜を形成する第１酸化膜形成工程を行うことを特徴とする半導体装置の製造方法。
【請求項３】
請求項１または２に記載の半導体装置の製造方法において、前記平坦化工程を、前記第２酸化膜形成工程の前に行うことを特徴とする半導体装置の製造方法。
【請求項４】
請求項１ないし３のいずれか一項に記載の半導体装置の製造方法において、前記第３絶縁膜をシリコン酸化膜とすることを特徴とする半導体装置の製造方法。
【請求項５】
請求項４に記載の半導体装置の製造方法において、前記シリコン酸化膜をＨＤＰ−ＣＶＤ法によって形成することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、半導体装置、特に素子分離領域を具える半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体基板上の素子同士を互いに分離する素子分離技術として、半導体基板を選択的に酸化して行うＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｉｄａｔｉｏｎ  Ｓｉｌｉｃｏｎ）法に代わり、ＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）法が注目されている（例えば、非特許文献１参照）。
【０００３】
ＳＴＩ法とは、半導体基板にトレンチ（溝）を形成し、当該トレンチの内部に絶縁膜を充填して素子分離を実現する方法である。そして、このＳＴＩ法によれば、半導体基板の深くまで分離領域を形成できるので、ＬＯＣＯＳ法よりも分離幅を縮小することができる。
【０００４】
このため、ＳＴＩ法は、近年の半導体集積回路の微細化に伴う分離領域の微細化の要求に対応できる素子分離技術として、大いに期待されている。
【０００５】
【非特許文献１】
月刊Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｗｏｒｌｄ  １９９１  ３月号  ｐ．１２８−１３１
【０００６】
【発明が解決しようとする課題】
上述したような従来のＳＴＩ法では、トレンチに絶縁膜を充填する前に、コーナー部の半導体基板の表面を丸めることを主目的として、当該トレンチの内壁に熱酸化膜を形成する工程が含まれている。
【０００７】
しかしこのとき、半導体基板材料が酸化物に体積膨張するのに起因して、トレンチのコーナー部において膜ストレス（或いは応力集中）が発生する。
【０００８】
こうしたコーナー部での膜ストレスの発生により、コーナー部での酸化速度は、当該コーナー部以外の領域での酸化速度よりも低下する。
【０００９】
その結果、コーナー部に形成される酸化膜は、コーナー部以外の領域に形成される酸化膜よりも薄膜化されると同時に、コーナー部の半導体基板の形状は丸まらずに尖形状となってしまう。
【００１０】
そのため、トレンチのコーナー部に電界が集中してしまい、この部分にメイントランジスタの閾値電圧よりも低い閾値電圧を有する、寄生トランジスタ（或いは、エッジトランジスタ）が形成される。
【００１１】
その結果、こうした寄生トランジスタの形成に伴い、メイントランジスタの待機時におけるリーク電流（オフリーク電流）が増大する等といった、トランジスタの特性変動が引き起こされる。
【００１２】
そこで、この発明は上記問題点に鑑みなされたものであり、その目的は、閾値電圧の低い寄生トランジスタの発生を抑制してオフリーク電流の増大を防止することにより、高信頼性な素子分離が実現された半導体装置の製造方法を提供することにある。
【００１３】
【課題を解決するための手段】
そこで、この発明の半導体装置の製造は、下記のようにして行う。
【００１４】
すなわち、この方法では、半導体基板上に第１絶縁膜及び第２絶縁膜を順次に形成した後、第２絶縁膜上に、当該第２絶縁膜のうち半導体基板に形成されるトレンチに対応する表面領域を露出させるように、トレンチ形成用マスクをパターニングして形成するマスク形成工程と、トレンチ形成用マスクを用いて、露出している第２絶縁膜の表面領域から半導体基板の深さ方向の一部分に亘ってまでエッチングして、半導体基板にトレンチを形成するトレンチ形成工程と、トレンチ形成用マスクを除去した後、トレンチ内が充填されかつ第２絶縁膜が覆われる高さとなるように第３絶縁膜を堆積させる堆積工程と、堆積工程の後であって、トレンチのコーナー部の半導体基板を熱酸化して第２酸化膜を形成する第２酸化膜形成工程と、第２絶縁膜を露出させるように、第３絶縁膜を研磨して平坦化を行う平坦化工程と、第１絶縁膜及び第２絶縁膜を除去するとともに、第３絶縁膜を、当該第３絶縁膜の一部がトレンチ内に残存するようにエッチングして素子分離部を形成する素子分離部形成工程とを含んでいる。
【００１５】
この構成によれば、トレンチのコーナー部の半導体基板を、高温下でかつトレンチを充填している第３絶縁膜中に酸素を拡散させて酸化させることにより、当該コーナー部のシリコン基板を丸まった形状にすることができる。
【００１６】
従って、トレンチのコーナー部への電界集中を抑制できるので、従来よりもオフリーク電流を低減することができ、よって、高信頼性な素子分離が実現された半導体装置となる。
【００１７】
【発明の実施の形態】
以下、図１から図６を参照して、この発明の実施の形態につき説明する。尚、各図は、この発明に係る半導体装置の製造方法の一構成例を断面の切り口で示す工程図である。また、各図は、この発明が理解できる程度に各構成成分の形状、大きさ及び配置関係を概略的に示してあるに過ぎず、この発明をこれら図示例に限定するものではない。また、図を分かり易くするために、断面を示すハッチング（斜線）は一部分を除き省略してある。また、以下の説明において、特定の材料及び条件等を用いることがあるが、これら材料及び条件は好適例の一つに過ぎず、従って、何らこれらに限定されない。また、各図において同様の構成成分については同一の番号を付して示し、その重複する説明を省略することもある。
【００１８】
また、以下の各実施の形態では、この発明に係る半導体装置の製造方法として、例えば、基板上に形成されるＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｉｎｄｕｃｔｏｒ  ＦＥＴ）同士を分離する素子分離部の製造方法を例に挙げて説明する。
【００１９】
＜第１の実施の形態＞
図１から図３を参照して、この発明の第１の実施の形態に係る半導体装置の製造方法につき説明する。
【００２０】
先ず、マスク形成工程として、半導体基板上に、第１絶縁膜及び第２絶縁膜を順次に形成する。その後、この第２絶縁膜上に、当該第２絶縁膜のうち半導体基板に形成されるトレンチに対応する表面領域を露出させるように、トレンチ形成用マスクをパターニング形成する。
【００２１】
図１（Ａ）に示すように、シリコン基板１０上に、第１絶縁膜としてのシリコン酸化膜（ＳｉＯ２）１２を、例えば、最低でも９００℃の温度で、ドライ酸素による熱酸化法、すなわち高温ドライ酸化法を用いて１５ｎｍの膜厚で形成する。
【００２２】
その後、シリコン酸化膜１２上に、第２絶縁膜としてのシリコン窒化膜（ＳｉＮ）１４を、例えば、生成温度を７００℃とし、またジクロロシラン（ＳｉＨ２Ｃｌ２２）ガスを主体ガスとするＬＰ−ＣＶＤ（Ｌｏｗ  Ｐｒｅｓｓｕｒｅ−Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法を用いて、２００ｎｍの膜厚で形成する。ここでのシリコン酸化膜１２は、シリコン基板１０とシリコン窒化膜１４との間の応力を緩和させる働きがある。また、シリコン窒化膜１４は、後工程での平坦化工程におけるストッパ膜として機能する。
【００２３】
その後、シリコン窒化膜１４上全面に、レジスト膜をＣＶＤ法を用いて膜厚２００ｎｍで形成した後（不図示）、レジスト膜に対してホトリソグラフィ工程を行い、シリコン基板１０のトレンチ形成用マスク１６にパターニングする。
【００２４】
次に、トレンチ形成工程として、トレンチ形成用マスク１６を用いてエッチングを行い、半導体基板１０にトレンチ１８を形成する。このとき、トレンチ１８を、露出している第２絶縁膜１４の表面領域から半導体基板１０の深さ方向の一部分に亘って、異方性エッチングにより掘り下げて形成する。
【００２５】
図１（Ｂ）に示すように、このエッチングとして、先ず、ＣＦ系ガスを主体としたガスを用いて、シリコン窒化膜１４及びシリコン酸化膜１２をエッチングする。その後、ハロゲン系ガスを主体としたガスを用いて、シリコン基板１０をエッチングする。
【００２６】
こうして、シリコン基板１０に凹凸を形成して、深さ５００ｎｍ程度の凹部であるトレンチ（溝）１８を形成する。トレンチ１８を形成した後、トレンチ形成用マスク１６を除去する。
【００２７】
次に、第１酸化膜形成工程として、トレンチ１８の内壁を熱酸化して第１酸化膜を形成する。
【００２８】
図１（Ｃ）に示すように、第１酸化膜としてのシリコン酸化膜２０を、例えば、最低でも８００℃の温度で、ドライ酸素による熱酸化法を用いて、３０ｎｍの膜厚で形成する。
【００２９】
これにより、トレンチ１８の内壁、すなわち底部１８ａ、側壁部１８ｂ及びコーナー部としての第１コーナー部１８ｃ上に、熱酸化膜であるシリコン酸化膜２０が形成される。このシリコン酸化膜２０は、主にメイントランジスタのｐｎ接合リーク電流を抑制する保護膜として機能するため設けておくことが好ましい。
【００３０】
このとき第１コーナー部１８ｃ上に形成されるシリコン酸化膜２０は、既に説明したように酸化膜への体積膨張に伴う膜ストレスに起因して、底部１８ａや側壁部１８ｂより薄膜となっている。また、第１コーナー部１８ｃのシリコン基板１０の形状は、尖形状である。
【００３１】
次に、堆積工程として、トレンチ形成用マスク１６を除去した後、トレンチ１８内が充填されかつ第２絶縁膜１４が覆われる高さとなるように第３絶縁膜２２を堆積させる。
【００３２】
図２（Ａ）に示すように、例えば、ＨＤＰ−ＣＶＤ（Ｈｉｇｈ  Ｄｅｎｓｉｔｙ  Ｐｌａｓｍａ−ＣＶＤ）法によって、第３絶縁膜としてのシリコン酸化膜２２を５５０ｎｍの膜厚で堆積させ、トレンチ１８内にシリコン酸化膜２２を充填させる。
【００３３】
次に、この発明では、第２酸化膜形成工程として、トレンチ１８の少なくとも第１コーナー部１８ｃのシリコン基板１０に対して熱酸化を行い、第２酸化膜２４を形成する。
【００３４】
図２（Ｂ）に示すように、例えば、１１００℃でのドライ酸素による熱酸化法、すなわち高温ドライ酸化法を用いて、トレンチ１８を形成するシリコン基板１０の表面に対して酸化処理を行う。
【００３５】
この酸化処理では、シリコン酸化膜２２の上方側からシリコン基板１０に酸素（Ｏ２）が供給され、シリコン酸化膜２２中に拡散される。そのため、拡散源に最も近い第１コーナー部１８ｃで酸化反応が開始された後、第１コーナー部１８ｃから側壁部１８ｂ及びシリコン酸化膜１２に覆われたシリコン基板１０の凸部１８ｄに向かって酸化が序々に進行する。また、この構成例では、酸化反応が高温雰囲気下でゆっくりと進行するので、酸化膜の粘性流動が大きくなる。
【００３６】
こうして、主として第１コーナー部１８ｃ付近には、第２酸化膜としてのシリコン酸化膜２４が局所的に形成される。またこのとき、熱酸化膜であるシリコン酸化膜２４の膜厚は、コーナー部から側壁部１８ｂ及び凸部１８ｄに向かって序々に薄くなっている。
【００３７】
その結果、第１コーナー部１８ｃへの膜ストレスの集中が効果的に抑制されるとともに、更に、トレンチ１８のコーナー部には、丸められた新たな第２コーナー部１８ｅが形成される。
【００３８】
次に、平坦化工程として、第２絶縁膜１４の表面を露出させるように、第３絶縁膜２２を研磨して平坦化する。
【００３９】
図２（Ｃ）に示すように、化学的機械研磨法（ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法）を用いて、シリコン窒化膜１４上に堆積しているシリコン酸化膜２２を研磨して、ストッパ膜であるシリコン窒化膜１４の表面を露出させる。尚、このＣＭＰ工程において、後工程（図３参照）で素子分離部２６及びシリコン基板１０の表面高さが実質的に同じ、すなわち高低差（段差）が無くなるようにシリコン酸化膜２２の残膜厚を設定する。
【００４０】
次に、素子分離部形成工程として、第１絶縁膜１２及び第２絶縁膜１４を除去するとともに、第３絶縁膜２２の一部がトレンチ１８内に残存するように第３絶縁膜２２をエッチングして素子分離部２６を形成する。
【００４１】
図３に示すように、先ず、熱リン酸（Ｈ３ＰＯ４）を用いて、シリコン窒化膜１４をウェットエッチングにより除去する。熱リン酸に対するシリコン窒化膜１４のエッチングレートはシリコン酸化膜２２よりも著しく大きいので、シリコン窒化膜１４が選択的に除去される。その後、フッ化水素（ＨＦ）水溶液（フッ酸）を用いて、露出しているシリコン酸化膜１２をウェットエッチングにより除去するとともに、トレンチ１８内部以外のシリコン酸化膜２２を除去する。
【００４２】
こうして、トレンチ１８にシリコン酸化膜２２が充填された、素子分離部２６を形成することができる。
【００４３】
その後、例えば、トランジスタの形成予定領域にイオン注入を行いソース・ドレイン電極を形成した後、シリコン基板１０上にゲート酸化膜及びゲート電極を順次形成してＭＯＳＦＥＴを形成する（不図示）。
【００４４】
上述したように、この実施の形態によれば、堆積工程の後に第２酸化工程を行っているので、少なくともトレンチのコーナー部のシリコン基板を、高温下でかつトレンチの充填材中を拡散する酸素により、局所的に酸化させることができる。
【００４５】
その結果、シリコン基板材料が酸化物に体積膨張する際のトレンチのコーナー部に集中する膜ストレスを従来よりも緩和でき、よって、コーナー部におけるシリコン基板を丸まった形状とすることができる。
【００４６】
よって、トレンチのコーナー部への電界集中を抑制できるので、従来よりもオフリーク電流を低減することができる。
【００４７】
従って、高信頼性な素子分離が実現された半導体装置を得ることができる。
【００４８】
＜第２の実施の形態＞
図４を参照して、この発明の第２の実施の形態に係る半導体装置の製造方法につき説明する。
【００４９】
この実施の形態では、平坦化工程を第２酸化膜形成工程の前に行っている点が第１の実施の形態との主な相違点である。また、第１の実施の形態で既に説明した構成要素と同一の構成要素には同一の番号を付して示し、その具体的な説明を省略する（以下の各実施の形態についても同様）。
【００５０】
先ず、第１の実施の形態で説明した方法と同様の方法で、マスク形成工程から堆積工程までを行う（図２（Ａ）参照）。
【００５１】
その後、この構成例では、図４（Ａ）に示すように、第１の実施の形態で説明した方法と同様の方法によって平坦化工程を行う。
【００５２】
平坦化工程の後、図４（Ｂ）に示すように、第１の実施の形態で説明した方法と同様の方法で第２酸化膜形成工程を行い、第１の実施の形態と実質的に同じ範囲に亘ってシリコン酸化膜２４を形成する。
【００５３】
この構成例では、第２酸化膜形成工程の前に既に平坦化工程を行っているので、シリコン酸化膜２２の上方側にある拡散源と第１コーナー部１８ｃとの距離が、第１の実施の形態よりも短くなっている。
【００５４】
その結果、第２酸化膜であるシリコン酸化膜２４を形成するための熱酸化時間を、第１の実施の形態よりも短縮させることができる。
【００５５】
その後、第１の実施の形態で説明した方法と同様の方法で、素子分離膜形成工程を行う（図３参照）。
【００５６】
上述した説明から明らかなように、この実施の形態では、第１の実施の形態と同様の効果を得ることができる。
【００５７】
更に、この実施の形態では、第２酸化膜を形成するための熱酸化時間を第１の実施の形態よりも短縮できるので、半導体装置を第１の実施の形態よりも低コストで製造できる。
【００５８】
＜第３の実施の形態＞
図５を参照して、この発明の第３の実施の形態に係る半導体装置の製造方法につき説明する。
【００５９】
この実施の形態では、第１酸化膜形成工程を行わない点が第１の実施の形態との主な相違点である。
【００６０】
素子分離部を具える半導体装置のなかには、トレンチの底部及び側壁部上のすべての領域に熱酸化膜が形成されていなくても、所望の電気的特性を得ることができ実用に耐え得る製品もある。
【００６１】
そこで、先ず、第１の実施の形態で説明した方法と同様の方法で、マスク形成工程からトレンチ形成工程までを行う（図１（Ｂ）参照）。
【００６２】
その後、図５（Ａ）に示すように、この構成例では、第１酸化膜形成工程を行わずに、第１の実施の形態で説明した方法と同様の方法で堆積工程を行う。
【００６３】
然る後、第１の実施の形態と同様の方法で、第２酸化膜形成工程から素子分離部形成工程までを行う。
【００６４】
この構成例の第２酸化膜形成工程では、図５（Ｂ）に示すように、第１の実施の形態で既に説明したと同様に、シリコン酸化膜２２の上方側からシリコン基板１０に酸素が供給され、シリコン酸化膜２２中に拡散される。そのため、拡散源に最も近い第１コーナー部１８ｃから酸化反応が開始され、その後、第１コーナー部１８ｃから側壁部１８ｂ及び凸部１８ｄに向かって酸化が序々に進行する。
【００６５】
この構成例では、第１の実施の形態のように第１酸化膜形成工程を行っていないので、トレンチ１８の内壁には第１酸化膜２０は形成されていない。
【００６６】
しかしながら、この第２酸化膜形成工程によって、トレンチのコーナー部から側壁部１８ｂのシリコン基板１０上の第１の実施の形態よりも広範に亘って、熱酸化膜であるシリコン酸化膜２４が形成される。また、このときシリコン酸化膜２４の膜厚は、コーナー部から側壁部１８ｂ及び凸部１８ｄに向かって序々に薄くなっている。
【００６７】
こうして、この構成例の第２酸化膜形成工程では、酸化時間を任意好適に設定することによって、トレンチの側壁部１８ｂの酸化を兼用することができる。
【００６８】
その後、第１の実施の形態で説明した方法と同様の方法で、平坦化工程から素子分離部形成工程を行う（図５（Ｃ）参照）。
【００６９】
上述した説明から明らかように、この実施の形態では、第１の実施の形態と同様の効果を得ることができる。
【００７０】
更に、この実施の形態では、トレンチのすべての内壁に熱酸化膜が形成されていなくても所望の電気的特性を得られる製品に対しては、第１酸化膜形成工程を省略することができる。
【００７１】
よって、第１の実施の形態よりも製造工程数を減らすことができるので、半導体装置を第１の実施の形態よりも低コストで製造できる。
【００７２】
＜第４の実施の形態＞
図６を参照して、この発明の第４の実施の形態に係る半導体装置の製造方法につき説明する。
【００７３】
この実施の形態では、平坦化工程を第２酸化膜形成工程の前に行っている点が第３の実施の形態との主な相違点である。
【００７４】
先ず、第３の実施の実施の形態と同様に、マスク形成工程から堆積工程までを行う（図５（Ａ）参照）。
【００７５】
その後、この構成例では、図６（Ａ）に示すように、第１の実施の形態で説明した方法と同様の方法で、平坦化工程を行う。
【００７６】
その後、図６（Ｂ）に示すように、第１の実施の形態で説明した方法と同様の方法で第２酸化膜形成工程を行い、第３の実施の形態と実質的に同じ範囲に亘ってシリコン酸化膜２４を形成する。
【００７７】
この構成例では、第２酸化膜形成工程の前に既に平坦化工程を行っているので、拡散源と第１コーナー部１８ｃとの距離が第３の実施の形態よりも短くなっている。
【００７８】
その結果、シリコン酸化膜２４を形成するための熱酸化時間を、第３の実施の形態よりも短縮させることができる。
【００７９】
その後、第１の実施の形態で説明した方法と同様の方法で、素子分離膜形成工程を行う（図５（Ｃ）参照）。
【００８０】
上述した説明から明らかように、この実施の形態では、第３の実施の形態と同様の効果を得ることができる。
【００８１】
更に、この実施の形態では、第２酸化膜を形成するための熱酸化時間を第３の実施の形態よりも短縮できるので、第３の実施の形態よりも半導体装置を一層低コストで製造することができる。
【００８２】
以上、この発明は、上述した実施の形態の組合せのみに限定されない。よって、任意好適な段階において好適な条件を組み合わせ、この発明を適用することができる。
【００８３】
例えば、上述した各実施の形態では、基板上に形成されるＭＯＳＦＥＴ同士を分離する素子分離部の製造方法につき説明したがこれに限定されない。よって、任意好適な半導体素子同士を分離する素子分離部に対して、この発明を適用することができる。
【００８４】
【発明の効果】
上述した説明から明らかなように、この発明によれば、トレンチのコーナー部の半導体基板を、高温下でかつトレンチの充填材である第３絶縁膜中に酸素を拡散させて酸化させることにより、当該コーナー部の半導体基板を丸まった形状とすることができる。
【００８５】
従って、トレンチのコーナー部への電界集中を抑制できるので、従来よりもオフリーク電流を低減することができ、よって、高信頼性な素子分離が実現された半導体装置となる。
【図面の簡単な説明】
【図１】（Ａ）〜（Ｃ）は、この発明の第１の実施の形態の半導体装置の製造工程の説明に供する概略断面図である。
【図２】（Ａ）〜（Ｃ）は、この発明の第１の実施の形態の半導体装置の製造工程の説明に供する概略断面図である。
【図３】この発明の第１の実施の形態の半導体装置の製造工程の説明に供する概略断面図である。
【図４】（Ａ）及び（Ｂ）は、この発明の第２の実施の形態の半導体装置の製造工程の説明に供する概略断面図である。
【図５】（Ａ）〜（Ｃ）は、この発明の第３の実施の形態の半導体装置の製造工程の説明に供する概略断面図である。
【図６】（Ａ）及び（Ｂ）は、この発明の第４の実施の形態の半導体装置の製造工程の説明に供する概略断面図である。
【符号の説明】
１０：シリコン基板（半導体基板）
１２：シリコン酸化膜（第１絶縁膜）
１４：シリコン窒化膜（第２絶縁膜）
１６：トレンチ形成用マスク
１８：トレンチ
１８ａ：底部
１８ｂ：側壁部
１８ｃ：第１コーナー部（コーナー部）
１８ｄ：凸部
１８ｅ：第２コーナー部
２０：シリコン酸化膜（第１酸化膜）
２２：シリコン酸化膜（第３絶縁膜）
２４：シリコン酸化膜（第２酸化膜）
２６：素子分離部
【図１】
2004152851.tif 000003
【図２】
2004152851.tif 000004
【図３】
2004152851.tif 000005
【図４】
2004152851.tif 000006
【図５】
2004152851.tif 000007
【図６】
2004152851.tif 000008