(57)【要約】      （修正有）【課題】リードフレームの体積が縮小されて、組み立て後の半導体パッケージが小さくなり、電子製品の縮小化の要求に適合することができ、また、リードフレームのピンが従来のリードフレームより短いため、抵抗が低下して伝送効率を増進することができるチップリードフレームユニットの構造を提供する。【解決手段】複数のピンユニットが配列状態を呈し、各ピン１１はプレス成型でアイランド平面１２を有するブロック体に成型し、ブロック体の下端面にはチップに接続できる少なくとも一つのインナー導電平面１３と、このインナー導電平面に隣接する箇所に少なくとも一つの下向きの隆起部１４をプレス成型して設け、隆起部の端面を外部と導通できるアウター導電平面１５とし、ピンのアイランド平面にチップ２０をマウントし、インナー導電平面においてワイヤ５０からチップに接続する。【選択図】図３
0003107431.tif 000002
【実用新案登録請求の範囲】
【請求項１】
リードフレームを複数のピンユニット構造を有してチップをマウントするフレーム体とし、
各ピンにはプレス成型によって少なくとも一つのアイランド平面を有するブロック体を構成し、このブロック体下端面には少なくとも一つのインナー導電平面、及び該インナー導電平面に隣り合う箇所に少なくとも一つの下向きの隆起部をプレス成型して設け、前記隆起部の下端面を外部と導通できるアウター導電平面とし、
前記各ピンのアイランド平面にチップをマウントし、且つ前記インナー導電平面において少なくとも一つのワイヤからチップに接続でき、更に前記隆起部のアウター導電平面を用いて他の設備と導通することができるようにしたことを特徴とするチップリードフレームユニットの構造。
【請求項２】
前記ピンは、金属ブロック又はプレート体を上から下向きにプレスしてインナー導電平面、隆起部、アウター導電平面の構造を形成し、
更に前記ピンは、金属プレート又はブロック上端の選定箇所を下向きにプレスして陥没部を成型して隆起部、アウター導電平面、インナー導電平面の形成し、
また、金属プレート又はブロックを、押出し成型でその下端に隆起部の構造を成型し、且つ前記アウター導電平面及びインナー導電平面を形成することを特徴とする請求項１記載のチップリードフレームユニットの構造。
【請求項３】
前記ピンは、金属プレート又はブロックを折り重ね状を呈してプレス彎曲して、隆起部が下面のインナー導電平面の隣側に密着して覆う構造と、隆起部端面のアウター導電平面を形成し、
前記隆起部とインナー導電平面とが隣り合う端部を、更に下向きに折り曲げて突起を形成し、該突起の下端面をアウター導電平面とし、
更に前記隆起部を折り曲げて、インナー導電平面との間に空間を隔てたことを特徴とする請求項１記載のチップリードフレームユニットの構造。
【考案の詳細な説明】
【技術分野】
【０００１】
本考案は、チップリードフレームユニットの構造に係り、特にリードフレームをチップの下に隠し配置することができ、且つリードフレームの体積を縮小したチップリードフレームユニットの構造に関する。
【背景技術】
【０００２】
回路基板における基板スペースをいかに十分に利用するかは、回路基板レイアウトの重要要素であり、今日情報電子関連製品の多機能化の追求においては、限りある回路基板スペースに、どうしたらできるだけ多くの機能性トランジスタを実装することができるかが技術上の課題になっている。
【０００３】
また、現在の電子関連製品、特に情報携帯端末（ＰＤＡ）、ノートパソコン、多機能ペンドライブ、タブレットＰＣ、サブシステム、携帯電話などといった個人携帯電子製品は、全て使用者の携帯の利便性のためにコンパクト化が進められており、それに伴い回路基板の実装空間が制限されてくるが、回路基板の面積を縮小するだけでなく他の関連電子デバイスも構造上の改善が必要である。
【０００４】
図９、図１０に示すように、従来の半導体パッケージ構造において、半導体パッケージ１０はチップ２０の下にリードフレーム３０を設置し、外部に対し封止部４０で気密に封止した構成とし、リードフレーム３０をチップ２０と回路基板との接続の媒介としている。
【考案の開示】
【考案が解決しようとする課題】
【０００５】
前記リードフレーム３０は、多数の配列状ピン３０１を半導体パッケージ１０の両側下方に伸出してあるため、リードフレーム３０全体の体積を縮小できないだけでなく、抵抗が増加してしまうという欠点がある。今日の回路基板と電子デバイスがともに小型化、高速化が要求される趨勢において、このような従来のリードフレーム３０の構造形態では要求に応えられない。
【０００６】
本考案はこれらの事情に鑑みてなされたもので、半導体パッケージの体積が大きすぎるという欠点を改善し、リードフレームがチップの下方に隠れて配置されるようにすることで、リードフレームの体積を縮小するとともに、伝送スピードを増進するチップリードフレームユニットの構造を提供することを目的とする。
【課題を解決するための手段】
【０００７】
前記目的を達成するため本考案によるチップリードフレームユニットの構造は、
リードフレームを複数のピンユニット構造を有してチップをマウントするフレーム体とし、
各ピンにはプレス成型によって少なくとも一つのアイランド平面を有するブロック体を構成し、このブロック体下端面には少なくとも一つのインナー導電平面、及び該インナー導電平面に隣り合う箇所に少なくとも一つの下向きの隆起部をプレス成型して設け、前記隆起部の下端面を外部と導通できるアウター導電平面とし、
前記各ピンのアイランド平面にチップをマウントし、且つ前記インナー導電平面において少なくとも一つのワイヤからチップに接続でき、更に前記隆起部のアウター導電平面を用いて他の設備と導通することができるようにしたことを特徴とする。
【考案の効果】
【０００８】
本考案チップリードフレームユニットの構造によれば、リードフレームの体積が縮小され、組み立て後の半導体パッケージが小さくなるため、電子製品の縮小化の要求に適合することができる。また、リードフレームのピンが従来のリードフレームより短いため、抵抗が低下して伝送効率が増進することができる。
【考案を実施するための最良の形態】
【０００９】
以下、図面を参照して本考案の実施例を説明する。
【実施例】
【００１０】
図に示すように、本考案の一実施例におけるチップリードフレームユニットの構造は、リードフレーム１の複数のピン１１のユニット構造を改良し、チップ２０をピン１１の上面にマウントするようにして、リードフレーム１が隠れて配置され、体積が縮小されるようなっている。
【００１１】
図１及び図２に示すように、リードフレーム１は実際の製造の必要に応じて二列、４列或いはその他の配列数と位置とで複数金属質のピンユニット１１を構成している。また、図３に示すように、前記ピン１１は、プレス成型方式によってアイランド平面１２を備えるブロック体を形成し、この上にチップ２０をマウントし接触するようにしている。前記ブロック体の下端面には、プレス成型によって、チップ２０とワイヤ５０とで導通することができる、少なくとも一つのインナー導電平面１３と、該インナー導電平面１３に隣り合う箇所に少なくとも一つの下向きの隆起部１４を設け、該隆起部１４の下端面を外部と導通できるアウター導電平面１５としている。
【００１２】
以上のようにして、本実施例の各ピン１１のアイランド平面１２は、共同して少なくとも一つのチップ２０をマウントでき、インナー導電平面１３において少なくとも一つのワイヤ５０でチップ２０に接続（ワイヤボンディング）でき、且つ隆起部１４端面のアウター導電平面１５により回路基板などと半田接合できるリードフレーム１の構造を形成する。
【００１３】
図３に示すように、本実施例のピン１１の構造は、金属ブロック体を用いて直接上から下向きにプレス成型でインナー導電平面１３と、その隣り合う箇所にアウター導電平面１５を有する少なくとも一つの隆起部１４との構造を形成する。そして、実際の必要に応じて二列或いは四列の配列を形成して、チップ２０をその上にマウントできる構造に形成する。
【００１４】
図４に示すように、本考案の実施例は、金属プレート（ブロック）を折り重ねる状態にプレス彎曲して、少なくとも一つの隆起部１４ａを下面に密着して覆ってインナー導電平面１３ａに隣り合う構造を形成し、前記隆起部１４ａの端面をアウター導電平面１５ａとするようにしてもよい。
【００１５】
図５に示すように、上述の金属プレート（ブロック）を折り重ね状にプレス彎曲する技術は、本考案の実施例ではまた、隆起部１４ａのインナー導電平面１３ａに隣接する一端を、更に下向きに彎曲して突起１４１ａを形成し、該突起１４１ａの下端面をアウター導電平面１５ａとすることもできる。
【００１６】
本考案の実施例は、プレス彎曲の方式で、隆起部１４ａをインナー導電平面１３ａに密着してこれを覆う構造に限定されず、図６に示すように、彎曲して形成する隆起部１４ｂは、インナー導電平面１４ｂとの間に空間を形成してもよく、これにより構成するリードフレーム１が十分な高さを具えるようにし、該隆起部１４ｂ下端面をアウター導電平面１５ｂとすることもできる。
【００１７】
また、図７に示すように、本考案実施例は、金属プレート（ブロック）上端の選定側の箇所を選んで下向きにプレスして陥没部１６ｃを形成し、同時に隆起部１４ｃ、下端面を具えたアウター導電平面１５ｃと、隣接側のインナー導電平面１３ｃ構造を形成することもできる。
【００１８】
さらに図８に示すように、本考案実施例は、金属プレート（ブロック）を押出し成型して下端の隆起部１４ｄ構造を形成してもよく、下端面のアウター導電平面１５ｄ、隣接するインナー導電平面１３ｄの構造に形成することができる。
【００１９】
上述の実施例からわかるように、本考案にて形成するピン１１は少なくともアイランド平面１２、インナー導電平面１３、隆起部１４及びアウター導電平面１５等といった構造を備えるが、特定の技術手段に制限されず、同様の構造機能を達成できる形成方式と構造であれば、本考案の技術範疇にはいる。
【００２０】
同様に、前記インナー導電平面１３、隆起部１４とアウター導電平面１５は、設置は一個であるとか、或いは図に示す位置に設けるとかの制限はなく、実際の必要に応じて、二個の隆起部１４及びアウター導電平面１５、或いはより多くを設けてよく、或いは前記隆起部１４とアウター導電平面１５の空間位置を変更でき、これにもう一つのピンでもう一つのピンでずれた配列状を形成するようにし、そうすれば半田との粘着や電磁干渉（ＥＭＩ）を防止できる。
【００２１】
本考案のチップリードフレームユニットの構造において、リードフレーム１は各ピンの下端にチップ２０からワイヤボンディングできるインナー導電平面１３と、回路基板などの設備と接続できるアウター導電平面１５を形成し、チップ２０をリードフレーム１のアイランド平面１２にマウントした後、該リードフレーム１はチップ２０の下方に隠れて配置できるようになり、よってこれに更に封止部４０を使用してパッケージングしてもしなくても、リードフレーム１の体積縮小の効果が達成され、組成後の半導体パッケージ１０はより小さくなるため、電子製品の縮小要求に適合し、電子関連産業で利用できるようになり、特にリードフレームのピンの長さが短縮されるので、電気抵抗が低下して実際の伝送効率が増進する。
【図面の簡単な説明】
【００２２】
【図１】本考案一実施例のリードフレームにおいて４列のピンを適用した平面図である。
【図２】本考案一実施例のリードフレームにおいて２列のピンを適用した平面図である。
【図３】本考案実施例のピンを上から下へプレスする構造の説明図である。
【図４】本考案実施例のピンをプレス彎曲して折り重ね状に形成する構造を示す説明図である。
【図５】本考案実施例のピンをプレス彎曲して突起構造を備えた構造を示す説明図である。
【図６】本考案実施例のピンをプレス彎曲して折り重ね状に形成する構造を示す説明図である。
【図７】本考案実施例のピンを上から下へプレスする構造を示す説明図である。
【図８】本考案実施例のピンを押出し成型で形成して例を示す説明図である。
【図９】従来の半導体パッケージの構成を示す斜視図である。
【図１０】従来の半導体パッケージの構成を示す断面図である。
【符号の説明】
【００２３】
１   リードフレーム
１０ 半導体パッケージ
１１ ピン
１２ アイランド平面
１３、１３ａ、１３ｂ、１３ｃ、１３ｄインナー導電平面
１４、１４ａ、１４ｂ、１４ｃ、１４ｄ隆起部
１４１ａ   突起
１５、１５ａ、１５ｂ、１５ｃ、１５ｄアウター導電平面
１６ｃ     陥没部
２０チップ
４０ 封止部
５０ ワイヤ
代理人  弁理士    伊藤  進
【図１】
0003107431.tif 000003
【図２】
0003107431.tif 000004
【図３】
0003107431.tif 000005
【図４】
0003107431.tif 000006
【図５】
0003107431.tif 000007
【図６】
0003107431.tif 000008
【図７】
0003107431.tif 000009
【図８】
0003107431.tif 000010
【図９】
0003107431.tif 000011
【図１０】
0003107431.tif 000012