(57)【要約】【課題】大規模なＬＳＩの検査品質を向上させることができる半導体集積回路を提供する。【解決手段】複数の機能回路ブロックを有する半導体集積回路において、ＡＮＤ回路、インバータ、及びフリップフロップを有し、半導体集積回路の内部の電圧降下を引き起こすトグル回路を少なくとも１つの機能回路ブロックに具備するようにし、ＬＳＩの検査時に、外部からのテストモード信号によりトグル回路をクロック信号に従って動作させ、これにより、トグル回路を含む回路の消費電力が増大して該回路に電流が多く流れることで、擬似的に電圧降下を発生させ、ＬＳＩの検査品質を向上させるようにした。【選択図】      図１
2004152802.tif 000002
【特許請求の範囲】
【請求項１】
複数の機能回路ブロックを有する半導体集積回路において、前記半導体集積回路の内部の電圧降下を引き起こすトグル回路を少なくとも１つの機能回路ブロックに具備し、
前記トグル回路は、前記半導体集積回路の外部からのテストモード信号により制御される、
ことを特徴とする半導体集積回路。
【請求項２】
請求項１記載の半導体集積回路において、
前記トグル回路は、
クロック信号により、前記半導体集積回路の内部の電圧降下を引き起こす、
ことを特徴とする半導体集積回路。
【請求項３】
請求項２記載の半導体集積回路において、
前記トグル回路に入力されるクロック信号は、
前記半導体集積回路の入力ピンまたは入出力ピンから入力される、
ことを特徴とする半導体集積回路。
【請求項４】
請求項２記載の半導体集積回路において、
クロック信号を分周して複数のクロック信号を出力するクロック分周回路と、
前記複数のクロック信号から特定のクロック信号を選択するクロック選択回路をさらに具備し、
前記特定のクロック信号は、前記トグル回路に入力される、
ことを特徴とする半導体集積回路。
【請求項５】
請求項１記載の半導体集積回路において、
前記複数の機能回路ブロックの、全ての機能回路ブロックが前記トグル回路を具備する、
ことを特徴とする半導体集積回路。
【請求項６】
請求項１記載の半導体集積回路において、
前記トグル回路を制御するトグル制御回路をさらに具備し、
前記半導体集積回路の外部からのテストモード信号により、前記トグル回路の動作状態を制御する、
ことを特徴とする半導体集積回路。
【請求項７】
請求項１記載の半導体集積回路において、
前記トグル回路は、
回路全体に対する消費電力シミュレーションの結果から消費電力が大きいと判定された前記機能回路ブロックに挿入されたものである、
ことを特徴とする半導体集積回路。
【請求項８】
請求項１記載の半導体集積回路において、
前記トグル回路は、
回路全体に対する電圧降下シミュレーションの結果から電圧降下が大きいと判定された前記機能回路ブロックに挿入されたものである、
ことを特徴とする半導体集積回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体集積回路に関し、特にシステムＬＳＩなどの大規模かつ複数の機能を具備した半導体集積回路に関する。
【０００２】
【従来の技術】
高機能かつ高性能が要求されるシステムＬＳＩにおいては、回路規模は増大し、消費電力も増加傾向にある。このため、ＬＳＩ全体が動作し、ＬＳＩの消費電力が増加すると、ＬＳＩ中央付近の回路で電圧降下が生じやすく、ＬＳＩが正常に動作しないということが頻繁に発生している。従来の検査方法では、一部の機能ブロックを動作させるテストパターンを複数作成しており、ＬＳＩ全体の動作をカバーしていた。
【０００３】
しかしながら、一部の機能ブロックのみが動作するのは、ＬＳＩ全体が動作するのに比べて消費電力が小さく、電圧降下も小さい。このため、従来のテストパターンでは検査をパスしたとしても、ＬＳＩ全体が動作し、電圧降下が増大した場合に正常動作しないというＬＳＩが多発しており、テスタでの検査品質を低下させていた。従ってこのような大規模な回路の検査品質を向上させるためには、ＬＳＩ全体を実動作で動作させるテストパターンの作成が必須である。
【０００４】
そこで、ＬＳＩ全体を実動作させるテストの１つとして、試作品を作製する前に実動作時における半導体集積回路内部の電源配線、接地配線の電圧降下を求めることができる半導体集積回路のシミュレーション装置、及びシミュレーション方法が開示されている（例えば、特許文献１参照）。
【０００５】
【特許文献１】
特許第２９４０４４４号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、テスタで検査可能なＬＳＩ全体を動作させる実動作パターンを作成するためには、例えば外部メモリインターフェイスの検査ができないなど、テスタの様々な制約があり、またテスタでの検査品質に問題があり、その後の工程で別の検査をするなど余分な工数がかかっていた。
【０００７】
本発明は、上記従来技術の問題点を解決するためになされたもので、トグル回路を具備することによって、擬似的に電圧降下を起こし、テスタでの検査品質を向上させた半導体集積回路を得ることを目的とするものである。
【０００８】
【課題を解決するための手段】
この目的を達成するために、本発明の請求項１に係る半導体集積回路は、複数の機能回路ブロックを有する半導体集積回路において、前記半導体集積回路の内部の電圧降下を引き起こすトグル回路を少なくとも１つの機能回路ブロックに具備し、前記トグル回路は、前記半導体集積回路の外部からのテストモード信号により制御されるようにしたものである。
【０００９】
本発明の請求項２は、請求項１記載の半導体集積回路において、前記トグル回路は、クロック信号により、前記半導体集積回路の内部の電圧降下を引き起こすようにしたものである。
【００１０】
本発明の請求項３は、請求項２記載の半導体集積回路において、前記トグル回路に入力されるクロック信号は、前記半導体集積回路の入力ピンまたは入出力ピンから入力されるようにしたものである。
【００１１】
本発明の請求項４は、請求項２記載の半導体集積回路において、クロック信号を分周して複数のクロック信号を出力するクロック分周回路と、前記複数のクロック信号から特定のクロック信号を選択するクロック選択回路をさらに具備し、前記特定のクロック信号は、前記トグル回路に入力されるようにしたものである。
【００１２】
本発明の請求項５は、請求項１記載の半導体集積回路において、前記複数の機能回路ブロックの、全ての機能回路ブロックが前記トグル回路を具備するようにしたものである。
【００１３】
本発明の請求項６は、請求項１記載の半導体集積回路において、前記トグル回路を制御するトグル制御回路をさらに具備し、前記半導体集積回路の外部からのテストモード信号により、前記トグル回路の動作状態を制御するようにしたものである。
【００１４】
本発明の請求項７は、請求項１記載の半導体集積回路において、前記トグル回路は、回路全体に対する消費電力シミュレーションの結果から消費電力が大きいと判定された前記機能回路ブロックに挿入されたものであるようにしたものである。
【００１５】
本発明の請求項８は、請求項１記載の半導体集積回路において、前記トグル回路は、回路全体に対する電圧降下シミュレーションの結果から電圧降下が大きいと判定された前記機能回路ブロックに挿入されたものであるようにしたものである。
【００１６】
【発明の実施の形態】
以下本発明の実施の形態について、図面を用いて説明する。
（実施の形態１）
図１は、本発明の実施の形態１による半導体集積回路の構成を示すブロック図である。
図１において、ＬＳＩ１０は、第１の機能回路ブロック１００、第２の機能回路ブロック１０１、及び第３の機能回路ブロック１０２のように複数の機能回路ブロックから構成される。
【００１７】
該複数の機能回路ブロックのうち、前記第１の機能回路ブロック１００にはトグル回路１０３が挿入されている。
トグル回路１０３は、ＬＳＩ１０の外部からテストモード信号１０００が入力されている。
【００１８】
テストモード信号１０００は、ＬＳＩ１０の外部から第１の機能回路ブロックの内部のトグル回路１０３に入力され、該トグル回路１０３は、ＬＳＩ１０の外部から制御可能である。
【００１９】
図２は、トグル回路１０３の一例を示す図である。
図２において、トグル回路１０３は、ＡＮＤ回路１００００、インバータ１０００１、及びフリップフロップ１０００２を備えている。
【００２０】
ＡＮＤ回路１００００は、外部からテストモード信号１０００が入力されている。
また、トグル回路１０３は、テストモード時のみ動作するようにＡＮＤ回路１００００でマスクしている。テスト時に、テストモード信号１０００を「１」にすることによって、トグル回路１０３はフリップフロップ１０００２に入力されるクロック信号に従って毎サイクルトグルする。これにより、トグル回路１０３を含む回路の消費電力が増大し、該回路に電流が多く流れることで電圧降下を引き起こす。
【００２１】
このように本実施の形態１による半導体集積回路では、実動作パターンを用いてＬＳＩ１０全体の回路を動作させる目的のテストパターンを流す時に、前記テストパターンがＬＳＩ１０全体の回路動作を網羅できていない場合であっても、トグル回路１０３を動作させることにより、該トグル回路１０３が挿入された機能ブロックの電圧が大きく落ち込むことでＬＳＩ１０全体に影響が生じ、擬似的にＬＳＩ１０全体の回路が動作した場合と同じ電圧降下を引き起こすことが可能となり、電圧降下が原因の検査漏れを防ぐことができるという効果が得られる。
【００２２】
なお、本実施の形態１による半導体集積回路では、機能回路ブロックに挿入する回路として図２でトグル回路の一例を示したが、カウンタや演算器など消費電力の大きい回路を挿入しても構わない。
【００２３】
また、本実施の形態１では、図２において１つのトグル回路を機能回路ブロックに挿入する１ビットの例を示したが、図２で示すトグル回路を複数挿入しても構わない。
【００２４】
また、トグル回路の挿入方法としては、例えばＬＳＩ全体に対する消費電力シミュレーションを行い、その結果、消費電力または電圧降下が大きい機能回路ブロックに挿入すればよい。なお、消費電力シミュレーションにおいて各機能回路ブロックのインスタンス名を指定すれば、その機能回路ブロックの消費電力が算出されるので、消費電力が大きい機能回路ブロックを判定することができる。
【００２５】
また、トグル回路のレイアウト位置としては、ＬＳＩ全体に対する電圧降下シミュレーションの結果から決めればよい。なお、電圧降下シミュレーションの結果が色分けされて表示されることにより、電圧降下が大きい機能回路ブロックを判定することができる。特に指針がなければ、ＬＳＩの中央付近が一般的に電圧降下が大きいので、ＬＳＩ中央付近に挿入すればよい。
【００２６】
（実施の形態２）
図３は、本発明の実施の形態２による半導体集積回路の構成を示すブロック図である。
図３において、ＬＳＩ１０はトグル回路１０３を備えている。
【００２７】
トグル回路１０３は、ＡＮＤ回路１００００、インバータ１０００１、及びフリップフロップ１０００２を備えている。
前記ＡＮＤ回路１００００には、外部からのテストモード信号１０００が入力し、トグル回路１０３がテストモード時のみ動作するようにテストモード信号１０００をマスクしている。
【００２８】
外部からトグル回路１０３に入力されるクロック信号１００１は、ＬＳＩ１０の外部ピンに接続されており、トグル回路１０３の内部のフリップフロップ１０００２に入力されている。
【００２９】
外部からのテストモード信号１０００は、トグル回路１０３の内部のＡＮＤ回路１００００に入力される。テスト時に、テストモード信号１０００を「１」にすることにより、トグル回路１０３を含む回路の消費電力が増大し、ひいては電圧降下を引き起こす。
【００３０】
このように本実施の形態２による半導体集積回路では、テスタなどの検査装置によって、外部より任意の周波数のクロックでトグル回路１０３を動作させることが可能となり、フリップフロップに入るクロックの周波数を変えることによって一定時間に信号が変化する回数を示すトグル率を変更することができ、また、動作周波数に比例して消費電力が大きくなるので前記トグル率を変更することで電圧降下を起こす度合いの変更、調整を容易にすることができるという効果がある。
【００３１】
（実施の形態３）
図４は、本発明の実施の形態３による半導体集積回路の構成を示すブロック図である。
図４において、ＬＳＩ１０は、トグル回路１０３、通常回路１０４、クロック分周回路１０５、及びクロック選択回路１０６から構成されている。
【００３２】
トグル回路１０３は、図２に示したように、ＡＮＤ回路１００００、インバータ１０００１、フリップフロップ１０００２を備えている。
クロック分周回路１０５は、外部から入力されたクロック信号１００２を分周する。分周され生成された複数のクロック信号は通常回路１０４で使用される。
【００３３】
また、クロック選択回路１０６は、前記複数のクロック信号が入力され、そのうち選択したクロック信号をトグル回路１０３に接続する。
外部から入力されるテストモード信号１０００は、トグル回路１０３の内部のＡＮＤ回路１００００に入力される。
【００３４】
また、外部からのクロック信号１００２は、分周回路１０５に入力され、複数のクロック信号が生成される。該複数のクロック信号は、それぞれ通常回路１０４、及びクロック選択回路１０６に入力される。
【００３５】
該複数のクロック信号により通常回路１０４は動作する。また、前記クロック選択回路１０６に入力された該複数のクロック信号の中から特定のクロック信号が選択され、該特定のクロック信号はトグル回路１０３へ出力される。該トグル回路は、該特定のクロック信号により電圧降下を引き起こす。
【００３６】
このように本実施の形態３では、クロック分周回路で生成された複数のクロック信号のうち、クロック選択回路によって選択されたクロック信号を接続するようにしたので、外部ピンを余分に設ける必要が無く、複数の周波数のクロック信号でトグル回路１０３を動作させることが可能となり、トグル率を変更することができ、電圧降下を起こす度合いの変更、調整が容易になるという効果がある。
【００３７】
（実施の形態４）
図５は、本発明の実施の形態４による半導体集積回路の構成を示すブロック図である。
図５において、ＬＳＩ１０は、第１の機能ブロック１００、第２の機能ブロック１０１、及び第３の機能ブロック１０２から構成されている。
【００３８】
第１の機能ブロック１００は、トグル回路１０３を備えており、同様に第２及び第３の機能ブロック１０１、１０２もそれぞれトグル回路１０７、１０８を備えている。
トグル回路１０３、１０７、１０８は、それぞれ外部からテストモード信号１０００が入力される。
【００３９】
テスト時において、テストモード信号１０００を「１」にすることによって、第１、第２、及び第３の機能回路ブロック１００、１０１、１０２の内部のトグル回路１０３、１０７、１０８がそれぞれクロック信号に従ってトグルする。こうして、半導体集積回路の内部の第１の機能回路ブロック１００、第２の機能回路ブロック１０１、及び第３の機能回路ブロック１０２において、擬似的に電圧降下を引き起こすことができる。
【００４０】
このように本実施の形態４では、トグル回路１０３、１０７、１０８は第１の機能回路ブロック１００、第２の機能回路ブロック１０１、及び第３の機能回路ブロック１０２にそれぞれ個別に存在するようにしたので、各機能回路ブロック単位でトグル率を変更することができ、電圧降下を起こす度合いを各機能回路ブロックで変更、調整することができるという効果がある。
【００４１】
（実施の形態５）
図６は、本発明の実施の形態５による半導体集積回路の構成を示すブロック図である。
図６において、ＬＳＩ１０は、第１の機能回路ブロック１００、第２の機能回路ブロック１０１、及び第３の機能回路ブロック１０２から構成されている。
【００４２】
第１の機能回路ブロック１００は、トグル制御回路１０９、及びトグル回路１１０を備えている。
外部からのテストモード信号１０００、クロック信号１００１及びトグル制御信号１００３はトグル制御回路１０９に接続されており、トグル制御信号１００３は、トグル回路１１０の動作状態を可変する。
【００４３】
トグル回路１１０は、外部からのテストモード信号１０００、及びクロック信号１００１がトグル制御回路１０９を介して入力される。
【００４４】
図７は、本実施の形態５による半導体集積回路のトグル制御回路、及びトグル回路の一例を示す図である。
図７のように、トグル回路１１０は、ＡＮＤ回路１０００３ａ、１０００３ｂ、１０００３ｃ、インバータ１０００４ａ、１０００４ｂ、１０００４ｃ及びフリップフロップ１０００５ａ、１０００５ｂ、１０００５ｃを備えている。
【００４５】
また、トグル制御回路１０９はデコーダ１１１、及びＡＮＤ回路１０００６ａ、１０００６ｂ、１０００６ｃを備えている。
【００４６】
デコーダ１１１は、外部からトグル制御信号１００３が入力される。
【００４７】
ＡＮＤ回路１０００６ａ、１０００６ｂ、１０００６ｃは外部からのクロック信号１００１と、デコーダ１１１から出力されたトグル制御信号１００３が入力され、該トグル制御信号１００３に従ってトグル回路１０３においてどのフリップフロップにクロック信号１００１を供給するかを決める。
【００４８】
外部から入力されたテストモード信号１０００はトグル制御回路１０９に入力され、続いてＡＮＤ回路１０００３ａ、１０００３ｂ、１０００３ｃに入力される。また、外部から入力されたトグル制御信号１００３はトグル制御回路１０９のデコーダ１１１を介してＡＮＤ回路１０００６ａ、１０００６ｂ、１０００６ｃに入力される。
【００４９】
外部からのクロック信号１００１は、前記トグル制御信号１００３によりＡＮＤ回路１０００６ａ、１０００６ｂ、１０００６ｃから出力され、フリップフロップ１０００５ａ、１０００５ｂ、１０００５ｃに入力される。
【００５０】
このように本実施の形態５では、トグル制御回路、及びトグル回路を備え、外部からのトグル制御信号でトグル回路の動作率を可変にすることで、トグル率を変更することができ、電圧降下を起こす度合いの変更、調整が容易になるという効果がある。
【００５１】
【発明の効果】
以上のように本発明の請求項１に係る半導体集積回路によれば、複数の機能回路ブロックを有する半導体集積回路において、前記半導体集積回路の内部の電圧降下を引き起こすトグル回路を少なくとも１つの機能回路ブロックに具備し、前記トグル回路は、前記半導体集積回路の外部からのテストモード信号により制御されるようにしたので、テスタの制約により、作成した実動作テストパターンが全ての回路の動作を保証していなくても、トグル回路を動作させることにより、擬似的に全ての回路が動作するのと同じ電圧降下を起こすことができ、検査漏れを防ぐことが可能になるという効果がある。
【００５２】
本発明の請求項２によれば、請求項１記載の半導体集積回路において、前記トグル回路は、クロック信号により、前記半導体集積回路の内部の電圧降下を引き起こすようにしたので、トグル率を変更することができ、テストパターン毎に電圧降下度を調整可能になるという効果がある。
【００５３】
本発明の請求項３によれば、請求項２記載の半導体集積回路において、前記トグル回路に入力されるクロック信号は、前記半導体集積回路の入力ピンまたは入出力ピンから入力されるようにしたので、テスタなどの外部テスト装置からクロックの周波数を任意に変えることが可能となり、テスタで電圧降下度を調整できるという効果がある。
【００５４】
本発明の請求項４によれば、請求項２記載の半導体集積回路において、クロック信号を分周して複数のクロック信号を出力するクロック分周回路と、前記複数のクロック信号から特定のクロック信号を選択するクロック選択回路をさらに具備し、前記特定のクロック信号は、前記トグル回路に入力されるようにしたので、トグル回路に接続されるクロックを、通常動作で使用するクロックと共用化することにより、ピン数を増やすことなく、電圧降下度を調整できるという効果がある。
【００５５】
本発明の請求項５によれば、請求項１記載の半導体集積回路において、前記複数の機能回路ブロックの、全ての機能回路ブロックが前記トグル回路を具備するようにしたので、各機能回路ブロックで電圧降下度を調整でき、電圧降下度の調整をより正確に実現することが可能となるという効果がある。
【００５６】
本発明の請求項６によれば、請求項１記載の半導体集積回路において、前記トグル回路を制御するトグル制御回路をさらに具備し、前記半導体集積回路の外部からのテストモード信号により、前記トグル回路の動作状態を制御するようにしたので、トグル回路内のそれぞれのフリップフロップに供給するクロックを制御することが可能となり、電圧降下度を調整できるという効果がある。
【００５７】
本発明の請求項７によれば、請求項１記載の半導体集積回路において、前記トグル回路は、回路全体に対する消費電力シミュレーションの結果から消費電力が大きいと判定された前記機能回路ブロックに挿入されたものであるようにしたので、テスト時に実ＬＳＩ全体が動作した時の電圧降下との相関が取りやすくなるという効果がある。
【００５８】
本発明の請求項８によれば、請求項１記載の半導体集積回路において、前記トグル回路は、回路全体に対する電圧降下シミュレーションの結果から電圧降下が大きいと判定された前記機能回路ブロックに挿入されたものであるようにしたので、電圧降下シミュレーションを行うことによって、トグル回路を挿入するレイアウト位置まで決めることが可能となるため、よりテスト時に実ＬＳＩ全体が動作した時の電圧降下との相関が取りやすくなるという効果がある。
【図面の簡単な説明】
【図１】本発明の実施の形態１による半導体集積回路の構成を示すブロック図である。
【図２】本発明の実施の形態１による半導体集積回路のトグル回路の一例を示す図である。
【図３】本発明の実施の形態２による半導体集積回路の構成を示すブロック図である。
【図４】本発明の実施の形態３による半導体集積回路の構成を示すブロック図である。
【図５】本発明の実施の形態４による半導体集積回路の構成を示すブロック図である。
【図６】本発明の実施の形態５による半導体集積回路の構成を示すブロック図である。
【図７】本発明の実施の形態５による半導体集積回路のトグル制御回路、及びトグル回路の一例を示す図である。
【符号の説明】
１０  ＬＳＩ
１００  第１の機能回路ブロック
１０１  第２の機能回路ブロック
１０２  第３の機能回路ブロック
１０３、１０７、１０８、１１０  トグル回路
１０４  通常回路
１０５  クロック分周回路
１０６  クロック選択回路
１０９  トグル制御回路
１１１  デコーダ
１０００  テストモード信号
１００１、１００２  クロック信号
１００３  トグル制御信号
１００００、１０００３ａ、１０００３ｂ、１０００３ｃ、１０００６ａ，１０００６ｂ，１０００６ｃ  ＡＮＤ回路
１０００１、１０００４ａ、１０００４ｂ、１０００４ｃ  インバータ
１０００２、１０００５ａ、１０００５ｂ、１０００５ｃ  フリップフロップ
【図１】
2004152802.tif 000003
【図２】
2004152802.tif 000004
【図３】
2004152802.tif 000005
【図４】
2004152802.tif 000006
【図５】
2004152802.tif 000007
【図６】
2004152802.tif 000008
【図７】
2004152802.tif 000009