(57)【要約】【課題】半導体チップ、コントローラチップおよび柱状電極を樹脂で封止しても基体の反りを抑制することができる半導体装置およびその製造方法を提供する。【解決手段】半導体装置は、凹部を有する支持部を備える。複数の半導体チップは、支持部の凹部内に収容され、支持部の底面上に積層されている。複数の柱状電極は、複数の半導体チップから支持部の開口側へ延伸する。配線層は、支持部の開口側に設けられている。絶縁材は、支持部の凹部内に充填され、複数の半導体チップおよび柱状電極を被覆し、複数の半導体チップと配線層との間に介在している。【選択図】図１
2022002249.tif 000002
【特許請求の範囲】
【請求項１】
凹部を有する支持部と、
前記支持部の凹部内に収容され、前記支持部の底面上に積層された複数の半導体チップと、
前記複数の半導体チップから前記支持部の開口側へ延伸する複数の柱状電極と、
前記支持部の開口側に設けられた配線層と、
前記支持部の凹部内に充填され、前記複数の半導体チップおよび前記柱状電極を被覆し、前記複数の半導体チップと前記配線層との間に介在している絶縁材と、を備えた半導体装置。
【請求項２】
前記支持部は、導電性材料、磁性体材料、樹脂またはセラミックからなる、請求項１に記載の半導体装置。
【請求項３】
前記柱状電極は、前記複数の半導体チップのパッドと前記配線層との間を電気的に接続する、請求項１または請求項２に記載の半導体装置。
【請求項４】
前記支持部は、前記絶縁材と硬さにおいて異なる、請求項１から請求項３のいずれか一項に記載の半導体装置。
【請求項５】
前記複数の半導体チップは、前記支持部の底面上に接着層で接着されている、請求項１から請求項４のいずれか一項に記載の半導体装置。
【請求項６】
前記支持部は、前記複数の半導体チップを搭載する底部と、前記底部の外縁に設けられた側部とを備え、前記底部と前記側部は一体として同一材料で構成されている、請求項１から請求項５のいずれか一項に記載の半導体装置。
【請求項７】
前記支持部は、前記複数の半導体チップを搭載する底部と、前記底部上に設けられた側部とを備え、前記底部と前記側部は別体として構成されている、請求項１から請求項６のいずれか一項に記載の半導体装置。
【請求項８】
前記複数の半導体チップは、階段状にずれて積層されており、
前記複数の柱状電極は、前記複数の半導体チップの端部の段差部分のそれぞれから延伸している、請求項１から請求項７のいずれか一項に記載の半導体装置。
【請求項９】
複数の凹部を有する支持部の該凹部の底面に、複数の半導体チップを積層し、
前記複数の半導体チップから柱状電極を前記凹部の開口側に向かって形成し、
前記凹部内に絶縁材を充填して、前記複数の半導体チップおよび前記柱状電極を該絶縁材で被覆し、
前記支持部の表面および前記柱状電極の上端が露出されるまで前記絶縁材を研磨し、
前記絶縁材および前記柱状電極の表面に配線層を形成することを具備する半導体装置の製造方法。
【請求項１０】
複数の凹部を有する支持部の該凹部の底面に、複数の半導体チップを積層し、
前記凹部内に絶縁材を充填して、前記複数の半導体チップを該絶縁材で被覆し、
前記複数の半導体チップに達する穴を前記絶縁材に形成し、
前記支持部の表面が露出されるまで前記絶縁材を研磨し、
前記穴に金属材料を形成して柱状電極を形成し、
前記絶縁材および前記柱状電極の表面に配線層を形成することを具備する半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本実施形態は、半導体装置およびその製造方法に関する。
に関する。
【背景技術】
【０００２】
複数の半導体チップおよびコントローラチップを１つの半導体パッケージとして構成する
ＭＣＰ（Multi Chip Package）が開発されている。
【０００３】
しかし、半導体チップおよびコントローラチップを樹脂封止する際に、樹脂の熱収縮によって、基体が反ってしまうという問題があった。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第３４２８５９７号公報
【特許文献２】特開２０１１−２４３７２４号公報
【特許文献３】特開２０１２−０１５４４６号公報
【特許文献４】特開２０１２−０５９７３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
半導体チップおよびコントローラチップを樹脂で封止しても基体の反りを抑制することができる半導体装置およびその製造方法を提供する。
【課題を解決するための手段】
【０００６】
本実施形態による半導体装置は、凹部を有する支持部を備える。複数の半導体チップは、支持部の凹部内に収容され、支持部の底面上に積層されている。複数の柱状電極は、複数の半導体チップから支持部の開口側へ延伸する。配線層は、支持部の開口側に設けられている。絶縁材は、支持部の凹部内に充填され、複数の半導体チップおよび柱状電極を被覆し、複数の半導体チップと配線層との間に介在している。
【図面の簡単な説明】
【０００７】
【図１】第１実施形態による半導体装置の構成の一例を示す断面図。
【図２Ａ】第１実施形態による半導体装置の製造方法の一例を示す斜視図。
【図２Ｂ】第１実施形態による半導体装置の製造方法の一例を示す断面図。
【図３Ａ】図２Ａに続く、半導体装置の製造方法の一例を示す斜視図。
【図３Ｂ】図２Ｂに続く、半導体装置の製造方法の一例を示す断面図。
【図４Ａ】図３Ａに続く、半導体装置の製造方法の一例を示す斜視図。
【図４Ｂ】図３Ｂに続く、半導体装置の製造方法の一例を示す断面図。
【図５Ａ】図４Ａに続く、半導体装置の製造方法の一例を示す斜視図。
【図５Ｂ】図４Ｂに続く、半導体装置の製造方法の一例を示す断面図。
【図６Ａ】図５Ａに続く、半導体装置の製造方法の一例を示す斜視図。
【図６Ｂ】図５Ｂに続く、半導体装置の製造方法の一例を示す断面図。
【図７】第１実施形態の変形例による半導体装置の構成例を示す断面図。
【図８】第２実施形態による支持部の構成例を示す断面図。
【図９Ａ】第３実施形態による半導体装置の製造方法の一例を示す斜視図。
【図９Ｂ】第３実施形態による半導体装置の製造方法の一例を示す断面図。
【図１０Ａ】図９Ａに続く、半導体装置の製造方法の一例を示す斜視図。
【図１０Ｂ】図９Ｂに続く、半導体装置の製造方法の一例を示す断面図。
【図１１Ａ】図１０Ａに続く、半導体装置の製造方法の一例を示す斜視図。
【図１１Ｂ】図１０Ｂに続く、半導体装置の製造方法の一例を示す断面図。
【図１２Ａ】図１１Ａに続く、半導体装置の製造方法の一例を示す斜視図。
【図１２Ｂ】図１１Ｂに続く、半導体装置の製造方法の一例を示す断面図。
【図１３Ａ】図１２Ａに続く、半導体装置の製造方法の一例を示す斜視図。
【図１３Ｂ】図１２Ｂに続く、半導体装置の製造方法の一例を示す断面図。
【図１４】第１実施形態の他の変形例による半導体装置の構成例を示す断面図。
【図１５】第１実施形態の他の変形例による半導体装置の構成例を示す断面図。
【発明を実施するための形態】
【０００８】
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。以下の実施形態において、支持部の上下方向は、半導体チップを搭載する面を上とした場合の相対方向を示し、重力加速度に従った上下方向と異なる場合がある。図面は模式的または概念的なものであり、各部分の比率などは、必ずしも現実のものと同一とは限らない。明細書と図面において、既出の図面に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【０００９】
（第１実施形態）
図１は、第１実施形態による半導体装置１の構成の一例を示す断面図である。半導体装置１は、支持部１０と、複数の半導体チップ２０と、複数の接着層３０と、複数の柱状電極４０と、再配線層（ＲＤＬ（Redistribution Layer)）５０と、電極パッド６０と、金属バンプ７０と、絶縁材８０とを備えている。半導体装置１は、例えば、ＮＡＮＤ型フラッシュメモリ、ＬＳＩ（Large Scale Integration）等の半導体パッケージでもよい。
【００１０】
支持部１０は、凹部を有し、筐体状に成形されている。より詳細には、支持部１０は、複数の半導体チップ２０を搭載する底部１０ａと、底部の外縁に設けられた側部１０ｂとを備える。本実施形態では、底部１０ａと側部１０ｂは一体形成されており、同一材料で構成されている。底部１０ａおよび側部１０ｂによって、支持部１０は、凹形状となっており、その凹部内に半導体チップ２０を収容可能になっている。
【００１１】
支持部１０は、導電材料または絶縁材料のいずれでもよいが、絶縁材８０と異なる硬さを有する材料で構成されている。支持部１０には、導電材料として、例えば、Ｃｕ、Ａｇ、Ａｕ、Ａｌ、Ｍｇ、パーマロイ、Ｃｏ等の金属材料が用いられてもよい。支持部１０には、絶縁材料として、例えば、樹脂、プラスチック、セラミック、シリコン等の材料が用いられてもよい。
【００１２】
複数の半導体チップ２０は、支持部１０の凹部内に収容されており、支持部１０の底面Ｆ１０上に階段状に積層されている。複数の半導体チップ２０は、例えば、ＮＡＮＤ型フラッシュメモリのメモリチップあるいは任意のＬＳＩを搭載した半導体チップでもよい。複数の半導体チップ２０は、同一構成を有する半導体チップでもよく、それぞれ異なる構成を有する半導体チップでもよい。半導体チップ２０は、接着層３０によって底面Ｆ１０に接着され、あるいは、互いに接着されている。半導体チップ２０において、表面Ｆ２０が半導体素子を形成した素子形成面となっている。素子形成面としての表面Ｆ２０は、再配線層５０と対向している。逆に、表面Ｆ２０の反対側の裏面が底面Ｆ１０に向かって接着されている。
【００１３】
接着層３０は、半導体チップ２０を底面Ｆ１０上に接着し、複数の半導体チップ２０を積層するために、半導体チップ２０と支持部１０の底面Ｆ１０との間および半導体チップ２０間に設けられている。接着層３０には、例えば、フェノール系、ポリイミド系、ポリアミド系、アクリル系、エポキシ系、ＰＢＯ（p-phenylenebenzobisoxazole）系、シリコーン系、ベンゾシクロブテン系等の樹脂、または、これらの混合材料、複合材料からなるＤＡＦ(Die Attach Film)またはＤＡＰ(Die Attach Paste)が用いられる。
【００１４】
柱状電極４０は、各半導体チップ２０から支持部１０の開口ＯＰ１０側へ延伸しており、各半導体チップ２０と再配線層５０との間を電気的に接続する。柱状電極４０は、底面Ｆ１０または半導体チップ２０の表面（素子形成面）Ｆ２０から略垂直方向へ延伸している。柱状電極４０の一端は、半導体チップ２０の電極パッドＰ２０に接続されており、その他端は再配線層５０の配線または電極パッドＰ５０に接続されている。例えば、半導体チップ２０は、階段状にずれて積層されており、柱状電極４０は、複数の半導体チップ２０の端部の段差部分に設けられた電極パッドＰ２０のそれぞれから延伸している。これにより、各半導体チップ２０は、柱状電極４０を介して再配線層５０に直接接続され、再配線層５０を介して外部または内部のコントローラ等との間で信号を直接やり取りすることができる。その結果、半導体チップ２０間や半導体チップ２０とコントローラとの間の通信データ量や通信速度を増大させることができる。柱状電極４０は、例えば、ボンディングワイヤに用いられる金属ワイヤでもよい。柱状電極４０には、例えば、Ａｕ、Ａｇ、Ｃｕ、ＣｕＰｄ等の低抵抗金属が用いられる。
【００１５】
再配線層５０は、支持部１０の開口ＯＰ１０側に、開口ＯＰ１０を塞ぐように設けられている。再配線層５０は、複数の層間絶縁膜５１と複数の配線層５２とを積層した多層配線構造となっている。層間絶縁膜５１は、配線層５２間に設けられ配線層５２間を電気的に絶縁している。配線層５２間の層間絶縁膜５１には、必要に応じてビアコンタクト５３が設けられており、配線層５２の配線間を電気的に接続する。層間絶縁膜５１には、例えば、樹脂等の絶縁材料が用いられる。配線層５２およびビアコンタクト５３には、例えば、Ｃｕ、タングステン等の低抵抗金属が用いられている。
【００１６】
再配線層５０は、複数の半導体チップ２０および支持部１０の底面Ｆ１０と対向する裏面Ｆ５０ａと、裏面Ｆ５０ａとは反対側にある表面Ｆ５０ｂとを有する。柱状電極４０は、裏面Ｆ５０ａ側にある配線層５２と接続する。一方、表面Ｆ５０ｂ側にある配線層５２には、電極パッド６０が設け得られており、電極パッド６０上に金属バンプ７０が設けられている。
【００１７】
電極パッド６０は、再配線層５０の配線層５２の一部の上に設けられており、金属バンプ７０を配線層５２の一部に電気的に接続する。電極パッド６０には、例えば、Ｃｕ、タングステン等の低抵抗金属が用いられている。
【００１８】
金属バンプ７０は、電極パッド６０上に設けられており、他のデバイスとの電気的な接続を得るために設けられている。金属バンプ７０には、例えば、はんだ等の低抵抗金属が用いられている。
【００１９】
絶縁材８０は、支持部１０の凹部内に充填されており、半導体チップ２０および柱状電極４０を被覆し保護している。半導体チップ２０は、再配線層５０には直接接着されていない。従って、絶縁材８０が半導体チップ２０の素子形成面Ｆ２０と再配線層５０との間に介在しており、柱状電極４０が半導体チップ２０と再配線層５０との間を電気的に接続する。
【００２０】
つまり、半導体チップ２０は、再配線層５０上に積層されるのではなく、支持部１０の底面Ｆ１０上に積層される。支持部１０の開口ＯＰ１０の上端は、最上層の半導体チップ２０の表面よりも高く、絶縁材８０は、最上層の半導体チップ２０まで充分に埋め込んでいる。これにより、絶縁材８０が半導体チップ２０と再配線層５０との間に介在する。絶縁材８０は、支持部１０と再配線層５０とで囲まれる空間を充填しており、再配線層５０に接触している。
【００２１】
以上のように本実施形態による半導体装置１は、底部１０ａと側部１０ｂとからなる支持部１０の凹部内に半導体チップ２０および柱状電極４０を収容した後に、半導体チップ２０および柱状電極４０を絶縁材８０で封止している。側部１０ｂは、絶縁材８０の流れの勢いを抑える。よって、絶縁材８０で半導体チップ２０および柱状電極４０を封止する際に、側部１０ｂが凹部内の半導体チップ２０および柱状電極４０の近傍や周囲において、絶縁材８０（モールド樹脂）が激しく流動することを抑制することができる。絶縁材８０の流動を抑制することによって、柱状電極４０の変形を抑制し、絶縁材８０から露出される先端部の位置がばらつかず安定させることができる。
【００２２】
また、支持部１０の材料は、硬化した絶縁材８０とは異なる硬さを有する材料で構成されている。これにより、硬化後に絶縁材８０を研磨する際に、支持部１０の側部１０ｂの上端が研磨のストッパとして機能する。支持部１０の材料は、硬化した絶縁材８０より硬いことが好ましい。これにより、支持部１０の側部１０ｂは、絶縁材８０の研磨のストッパとして良好に機能することができ、削り過ぎを抑制することができる。一方、支持部１０の材料は、硬化した絶縁材８０よりも柔らかくてもよい。この場合、支持部１０は、絶縁材８０よりも研磨し易くなってしまうが、支持部１０と絶縁材８０との研磨抵抗が異なるので、研磨装置は、支持部１０の側部１０ｂの上端が露出したことを検出することができる。従って、支持部１０の材料は、硬化した絶縁材８０とは異なる硬さを有する材料であれよく、絶縁材８０よりも硬くても、柔らかくてもよい。側部１０ｂの上端が露出したときに研磨を終了することによって、絶縁材８０の残し過ぎまたは削り過ぎを抑制し、絶縁材８０の厚み（樹脂の厚み）を半導体装置１間において略均一化することができ、パッケージの反りを抑制することができる。
【００２３】
また、支持部１０の側部１０ｂの上端をストッパとすることによって、絶縁材８０の厚みが支持部１０の底面Ｆ１０から側部１０ｂの上端までの高さと自己整合的に等しくなる。よって、絶縁材８０の厚みを測定する必要がなく、スループットが短縮される。
【００２４】
また、支持部１０を絶縁材８０より硬い材料で構成することによって、側部１０ｂの上端がその周囲の絶縁材８０を保護し、その過剰研磨を抑制する。これにより、絶縁材８０の表面が大きくディッシングされる（椀型に窪む）ことを抑制し、絶縁材８０の平坦性を改善することができる。
【００２５】
また、支持部１０の側部１０ｂが半導体装置１のパッケージを補強して、その反りを抑制することができる。
【００２６】
さらに、支持部１０に導電性材料を用いることによって、支持部１０は、電磁波ノイズまたは磁気ノイズに対するシールド効果を有することができる。例えば、支持部１０の材料が、Ｃｕ、Ａｇ、Ａｕ、Ａｌ、Ｍｇ等である場合、支持部１０は電磁波シールドとしての機能を有することができる。例えば、支持部１０の材料が、パーマロイ、Ｃｏ等の磁性体材料である場合、支持部１０は磁気シールドとしての機能を有することができ、低周波ノイズをカットできる。支持部１０を電磁シールドまたは磁気シールドとして用いる場合、支持部１０は、再配線層５０を介して接地される。
【００２７】
次に、本実施形態による半導体装置１の製造方法を説明する。
【００２８】
図２Ａ〜図６Ｂは、第１実施形態による半導体装置１の製造方法の一例を示す斜視図および断面図である。まず、図２Ａおよび図２Ｂに示すように、複数の凹部を有する支持部１０を準備する。支持部１０は、まだ個片化されておらず、支持基板として構成されている。支持部１０は、底部１０ａと、側部１０ｂとを有する。側部１０ｂは、底部１０ａよりも厚く、複数の半導体チップ２０を積層する凹部１０ｃを規定する。本実施形態では、底部１０ａおよび側部１０ｂは一体形成されている。従って、凹部１０ｃは、例えば、リソグラフィ技術およびエッチング技術を用いて、平坦な支持部１０の表面を削ることによって形成すればよい。あるいは、凹部１０ｃは、例えば、レーザ加工技術を用いて、平坦な支持部１０の表面を削ることによって形成してもよい。凹部１０ｃは、底部１０ａおよび側部１０ｂで囲まれた空間であり、複数の半導体チップ２０および複数の接着層３０の全体の厚みよりも深く形成される。
【００２９】
例えば、支持部１０の側部１０ｂの厚みは、約２００μｍ〜約１０００μｍであることが好ましい。支持部１０の底部１０ａの厚みは、約３０μｍ〜約２００μｍであることが好ましい。支持部１０の側部１０ｂの厚みが約２００μｍ未満の場合、支持部１０の剛性が低すぎるため、絶縁材８０を充填した後、支持部１０が反ってしまう。支持部１０の側部１０ｂの厚みが、１０００μｍを超えると、凹部１０ｃを絶縁材８０（例えば、モールド樹脂）で充填することが難しくなってしまう。また、支持部１０の底部１０ａの厚みが３０μｍ未満の場合、底面Ｆ１０上に複数の半導体チップ２０を積層すること、並びに、その積層した半導体チップ２０を保持することが困難になる。底部１０ａの厚みが２００μｍを超えると、絶縁材８０を充填した後、支持部１０の反りが小さくなるものの、支持部１０の厚みが厚くなり、半導体装置１のパッケージの厚みが増大してしまう。従って、支持部１０の厚みは、上記範囲で形成することが好ましい。
【００３０】
側部１０ｂの横幅（隣接する凹部１０ｃ間の間隔）は、０．１ｍｍ以上であることが好ましい。０．１ｍｍ未満になると、側部１０ｂの機械的強度が足りず、絶縁材８０を形成した後の支持部１０の反りを抑制することが困難である。側部１０ｂの幅を０．１ｍｍ以上にすることによって、側部１０ｂの機械的強度を高め、絶縁材８０を形成した後の支持部１０の反りを抑制することができる。
【００３１】
次に、図２Ａおよび図２Ｂに示すように、凹部１０ｃの底面Ｆ１０上に複数の半導体チップ２０を積層する。各半導体チップ２０の裏面には、接着層３０が予め貼付されている。半導体チップ２０を底面Ｆ１０上または他の半導体チップ２０上に載せることによって、接着層３０が半導体チップ２０を底面Ｆ１０または他の半導体チップ２０上に貼付する。このとき、複数の半導体チップ２０は、図１の電極パッドＰ２０が露出されるように、互いにずれて配置され階段状に積層される。
【００３２】
次に、半導体チップ２０の電極パッドＰ２０から柱状電極４０を凹部１０ｃの開口ＯＰ１０側に向かって延伸するように形成する。例えば、柱状電極４０は、例えば、金属ワイヤであり、ワイヤボンダがワイヤボンディングとほぼ同じ方法で電極パッドＰ２０に金属ワイヤの一端を接続する。一方、ワイヤボンダは、金属ワイヤを、底面Ｆ１０または半導体チップ２０の表面に対して略垂直方向に向かって、凹部１０ｃの開口ＯＰ１０（側部１０ｂの上端）よりも上方まで引き出し切断する。これにより、金属ワイヤの他端が凹部１０ｃの開口ＯＰ１０よりも上方に位置付けられる。即ち、柱状電極４０は、各半導体チップ２０の電極パッドＰ２０から凹部１０ｃの開口ＯＰ１０へ向かって略垂直に延伸し、その上端が開口ＯＰ１０よりも高い位置に位置するように形成される。柱状電極４０の金属ワイヤは、例えば、約１０μｍ〜１００μｍの径を有する細い金属線である。しかし、底面Ｆ１０から開口ＯＰ１０までの高さ（側部１０ｂの厚みまたは凹部１０ｃの深さ）は、例えば、約３０μｍ〜１０００μｍと比較的低いので、金属ワイヤは凹部１０ｃ内において直立状態を維持することができる。
【００３３】
次に、図３Ａおよび図３Ｂに示すように、凹部１０ｃ内に絶縁材８０を充填して、複数の半導体チップ２０および複数の柱状電極４０を絶縁材８０で被覆する。絶縁材８０は、例えば、樹脂であり、凹部１０ｃの開口ＯＰ１０（側部１０ｂの上端）および柱状電極４０の上端よりも上方までオーバーモールドする。これにより、半導体チップ２０および柱状電極４０の全体が絶縁材８０内に埋め込まれる。
【００３４】
このとき、半導体チップ２０および柱状電極４０は、凹部１０ｃ内に配置され、側部１０ｂによって四方が囲まれている。このため、絶縁材８０で凹部１０ｃ内を充填する際に、溶融した絶縁材８０の流れが側部１０ｂによって或る程度遮られる。これにより、柱状電極４０が倒壊すること抑制することができる。即ち、側部１０ｂは、溶融した絶縁材８０の流れから柱状電極４０および半導体チップ２０を保護する機能を有する。
【００３５】
絶縁材８０の充填方法は、モールド法でもよいし、シート状のフィルムを使用したシートモールドでもよい。また、絶縁材８０の充填方法は、液状樹脂を塗布する方法でもよい。絶縁材８０の充填後、紫外線等を用いてキュアし絶縁材８０を硬化させる。
【００３６】
次に、図４Ａおよび図４Ｂに示すように、支持部１０の側部１０ｂの表面および柱状電極４０の上端が露出されるまで絶縁材を研磨する。研磨は、例えば、ＣＭＰ（Chemical Mechanical Polishing）法等を用いて実行すればよい。上述の通り、柱状電極４０の上端は、側部１０ｂの上端よりも高い位置にある。従って、絶縁材８０を研磨していくと、まず柱状電極４０の上端が露出され、その後、支持部１０の側部１０ｂの表面が露出される。
【００３７】
一方、側部１０ｂの上端は、半導体チップ２０の積層体よりも高い位置にある。従って、側部１０ｂの表面が露出されたときに研磨を停止することによって、最上層の半導体チップ２０上には、絶縁材８０が残置される。よって、柱状電極４０および側部１０ｂは露出されるものの、半導体チップ２０は絶縁材８０で被覆されたままとなる。
【００３８】
ここで、柱状電極４０は、非常に細い金属ワイヤを用いているので、研磨工程において、研磨装置は、柱状電極４０が露出されていることを検出することは困難である。一方、支持部１０の側部１０ｂは、半導体装置１の各パッケージ以外の領域に、比較的広い範囲に亘って設けられている。従って、側部１０ｂが露出すると研磨抵抗が変化するので、研磨装置は、研磨抵抗をモニタすることによって側部１０ｂが露出されたことを比較的容易に検出することができる。側部１０ｂが絶縁材８０よりも硬い材料で構成されている場合、側部１０ｂが露出したときに研磨速度が低下するので、研磨ストッパとしてさらに有効に機能する。従って、側部１０ｂは、絶縁材８０よりも硬い材料で構成されていることが好ましい。一方、側部１０ｂが絶縁材８０よりも柔らかい材料で構成されている場合、物理的に研磨速度を低下させることはできない。しかし、側部１０ｂが露出したときに、研磨抵抗は低下するので、側部１０ｂは絶縁材８０よりも柔らかくても、研磨ストッパとしての機能は有することができる。
【００３９】
次に、図５Ａおよび図５Ｂに示すように、露出された柱状電極４０、側部１０ｂおよび絶縁材８０上に再配線層５０を形成する。再配線層５０は、柱状電極４０および側部１０ｂと電気的に接続された配線層５２（図１参照）と、配線層５２間を絶縁する層間絶縁膜５１を積層して形成される。配線層５２の一部は、柱状電極４０と電気的に接続される。また、配線層５２の他の一部は、支持部１０が導電性であり、支持部１０の電磁シールド効果または磁気シールド効果を発揮させるために、側部１０ｂとも電気的に接続される。
【００４０】
次に、図５Ａおよび図５Ｂに示すように、再配線層５０上に金属バンプ（例えば、はんだボール）７０を形成する。金属バンプ７０は、熱処理によりリフローして再配線層５０の電極パッド６０（図１参照）に接続させる。
【００４１】
次に、図６Ａおよび図６Ｂに示すように、支持部１０の側部１０ｂを切断することによって、半導体装置１を個片化する。側部１０ｂは、ダイシングブレードまたは／およびダイシングレーザを用いて切断される。側部１０ｂの中心部を切断することによって、個片化された半導体装置１の各パッケージには、底部１０ａおよび側部１０ｂが残置される。従って、図１に示すように、支持部１０は、底部１０ａおよび側部１０ｂによって形成された凹部内に複数の半導体チップ２０を収容することができる。このようにして、本実施形態による半導体装置１のパッケージが完成する。
【００４２】
本実施形態によれば、絶縁材８０で半導体チップ２０および柱状電極４０を封止する際に、支持部１０の側部１０ｂが半導体チップ２０および柱状電極４０の周囲を囲んでいる。これにより、溶融した絶縁材８０が柱状電極４０を倒壊させたり、屈曲させることを抑制することができる。その結果、絶縁材８０の充填前後において、絶縁材８０から露出される柱状電極４０の先端部の位置があまり変化せず、安定する。これは、再配線層５０の形成において、配線層５２と柱状電極４０との接続を容易にする。
【００４３】
また、支持部１０の材料は、硬化した絶縁材８０とは異なる硬さを有する材料で構成されている。これにより、絶縁材８０の研磨工程において、支持部１０の側部１０ｂの上端が研磨ストッパとして機能する。支持部１０の材料は、絶縁材８０の研磨抵抗を変化させればよく、絶縁材８０よりも硬くても、柔らかくてもよい。これにより、絶縁材８０の残し過ぎまたは削り過ぎを抑制し、絶縁材８０の厚み（樹脂の厚み）を略均一化し、パッケージの反りを抑制することができる。
【００４４】
また、支持部１０の側部１０ｂの上端をストッパとすることによって、絶縁材８０の厚みが支持部１０の底面Ｆ１０から側部１０ｂの上端までの高さと自己整合的に等しくなる。よって、絶縁材８０の厚みを測定する必要がなく、スループットが短縮される。
【００４５】
また、側部１０ｂを半導体チップ２０の周囲に設け、かつ、側部１０ｂを絶縁材８０よりも硬い材料で構成することによって、絶縁材８０の研磨面がディッシングされる（椀型に窪む）ことを抑制し、絶縁材８０の平坦性を改善することができる。これにより、再配線層５０を絶縁材８０上に形成し易くなる。支持部１０の側部１０ｂが半導体装置１のパッケージを補強して、その反りを抑制することもできる。
【００４６】
さらに、支持部１０に導電性材料を用いることによって、支持部１０は、電磁波ノイズまたは磁気ノイズに対するシールド効果を有することができる。この場合、支持部１０は、再配線層５０を介して接地される。
【００４７】
尚、柱状電極４０は、半導体チップ２０の積層後にワイヤボンディング法で形成されている。しかし、柱状電極４０は、ワイヤボンディング法またはメッキ法等によって、予め各半導体チップ２０に形成しておき、その後、半導体チップ２０を支持部１０に積層してもよい。
【００４８】
（変形例）
図７は、第１実施形態の変形例による半導体装置１の構成例を示す断面図である。第１実施形態では、半導体チップ２０は、例えば、同一構成を有するＮＡＮＤメモリチップ  である。しかし、半導体チップ２０の一部は、異なる構成およびサイズを有していてもよい。例えば、図７の半導体チップ２１は、ＮＡＮＤメモリチップ（２０）を制御するコントローラチップである。半導体チップ２１は、半導体チップ２０の積層体の上に設けられており、支持部１０の凹部内では、最上層の半導体チップとなっている。半導体チップ２１も同様に、柱状電極４０を介して再配線層５０と電気的に接続されている。このように、他の半導体チップ２１が含まれていても、本実施形態の効果は失われない。
【００４９】
（第２実施形態）
図８は、第２実施形態による支持部１０の構成例を示す断面図である。第２実施形態による支持部１０は、底部１０ａと側部１０ｂとが別体として構成されている。底部１０ａおよび側部１０ｂの材料は、第１実施形態の支持部１０の材料と同じでよい。しかし、底部１０ａと側部１０ｂは、同一材料であってもよく、互いに異なる材料で構成されてもよい。例えば、底部１０ａには、樹脂材料を用い、側部１０ｂには、金属材料を用いてもよい。また、その逆でもよい。
【００５０】
側部１０ｂは、底部１０ａに図示しない接着層等で接着される。底部１０ａは、複数の半導体チップ２０を搭載する。複数の半導体チップ２０は、底部１０ａ上に側部１０ｂを接着した後に、底面Ｆ１０上に積層されてもよい。あるいは、複数の半導体チップ２０は、底部１０ａ上に側部１０ｂを接着する前に、底面Ｆ１０上に積層されてもよい。この場合、側部１０ｂは、半導体チップ２０の積層体に干渉しないように接着する必要がある。
【００５１】
底部１０ａと側部１０ｂとが別体であることによって、底部１０ａおよび側部１０ｂは、別々に形成することができる。この場合、底部１０ａは、単に平板状の材料でよい。側部１０ｂは、平板状の材料にプレス加工等で所定の位置に穴を空ければよい。その後、底部１０ａ上に側部１０ｂを貼り合わせる。第２実施形態の支持部１０は、リソグラフィ技術、エッチング技術あるいはレーザ加工技術を用いる必要がないので、一体型の支持部１０に比べて形成が容易になる。
【００５２】
第２実施形態のその他の構成は、第１実施形態と同様でよい。従って、第２実施形態は、第１実施形態と同様の効果を得ることができる。
【００５３】
（第３実施形態）
図９Ａ〜図１３Ｂは、第３実施形態による半導体装置１の製造方法の一例を示す斜視図または断面図である。第３実施形態では、柱状電極４０は、ワイヤボンディング法ではなく、メッキ法等を用いて絶縁材８０の形成後に形成される。
【００５４】
まず、図９Ａおよび図９Ｂに示すように、凹部１０ｃの底面Ｆ１０上に複数の半導体チップ２０を積層する。半導体チップ２０の積層方法は、第１実施形態と同様でよい。このとき、まだ、柱状電極４０は形成されない。
【００５５】
次に、図１０Ａおよび図１０Ｂに示すように、凹部１０ｃ内に絶縁材８０を充填して、複数の半導体チップ２０を絶縁材８０で被覆する。絶縁材８０の充填方法は、第１実施形態と同様でよい。
【００５６】
次に、図１１Ａおよび図１１Ｂに示すように、絶縁材８０にレーザ等によって穴Ｈ４０を空ける。穴Ｈ４０は、柱状電極４０の形成位置に形成され、半導体チップ２０の電極パッドＰ２０に到達するように形成される。
【００５７】
次に、図１２Ａおよび図１２Ｂに示すように、側部１０ｂをストッパとして絶縁材８０を研磨する。絶縁材８０の研磨は、第１実施形態と同様でよい。これにより、側部１０ｂの表面が露出される。
【００５８】
次に、図１３Ａおよび図１３Ｂに示すように、穴Ｈ４０内に金属材料が埋め込まれ、柱状電極４０が形成される。柱状電極４０は、例えば、メッキ法等を用いて形成される。これにより、柱状電極４０は、各半導体チップ２０の電極パッドＰ２０から絶縁材８０の表面まで形成される。
【００５９】
その後、図５Ａ〜図６Ｂを参照して説明した工程を経て、半導体装置１のパッケージが完成する。
【００６０】
第３実施形態のように、柱状電極４０は、ワイヤボンディング法に代えて、メッキ法によって形成することもできる。第３実施形態において、柱状電極４０は、絶縁材８０を凹部１０ｃに充填した後に形成されるので、絶縁材８０の流動によって倒壊したり、屈曲するおそれがない。従って、柱状電極４０の先端の位置は、第１実施形態よりも安定する。
【００６１】
（変形例）
図１４および図１５は、第１実施形態の他の変形例による半導体装置１の構成例を示す断面図である。
【００６２】
図１４に示す変形例では、支持部１０を半導体装置１へ個片化する際に、側部１０ｂと絶縁材８０との境界部あるいはその境界部よりも絶縁材８０側をダイシングブレードまたは／およびダイシングレーザを用いて切断する。これにより、半導体装置１の側面には、側部１０ｂは残置されず、絶縁材８０が露出される。絶縁材８０は、半導体チップ２０の側面に残置され、半導体チップ２０を露出させない。このように、側部１０ｂはダイシング時に除去されてもよい。これにより、半導体装置１のパッケージを小型化することができる。本変形例のその他の構成および製造方法は、上記実施形態のいずれかの構成および製造方法と同じでよい。
【００６３】
図１５に示す変形例では、半導体装置１の底部１０ａがさらに除去されている。この場合、支持部１０をダイシングする前に、支持部１０の底部１０ａをＣＭＰ法等で研磨し、除去する。半導体チップ２０の底面は支持部１０の底部１０ａに接触しているので、底部１０ａを除去することにより、半導体装置１には底部１０ａが残置されず、半導体チップ２０の裏面が露出される。その後、イシングブレードまたは／およびダイシングレーザを用いて支持部１０を半導体装置１へ個片化する。ダイシングの際には、側部１０ｂと絶縁材８０との境界部あるいはその境界部よりも絶縁材８０側を切断する。これにより、半導体装置１の側面には、側部１０ｂは残置されず、絶縁材８０が露出される。即ち、完成後の半導体装置１には、支持部１０が残らない。その結果、半導体装置１のパッケージをさらに小型化することができる。本変形例のその他の構成および製造方法は、上記実施形態のいずれかの構成および製造方法と同じでよい。
【００６４】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００６５】
１  半導体装置、１０  支持部、２０  半導体チップ、３０  接着層、４０柱状電極、５０  再配線層、６０  電極パッド、７０  金属バンプ、８０  樹脂
【図１】
2022002249.tif 000003
【図２Ａ】
2022002249.tif 000004
【図２Ｂ】
2022002249.tif 000005
【図３Ａ】
2022002249.tif 000006
【図３Ｂ】
2022002249.tif 000007
【図４Ａ】
2022002249.tif 000008
【図４Ｂ】
2022002249.tif 000009
【図５Ａ】
2022002249.tif 000010
【図５Ｂ】
2022002249.tif 000011
【図６Ａ】
2022002249.tif 000012
【図６Ｂ】
2022002249.tif 000013
【図７】
2022002249.tif 000014
【図８】
2022002249.tif 000015
【図９Ａ】
2022002249.tif 000016
【図９Ｂ】
2022002249.tif 000017
【図１０Ａ】
2022002249.tif 000018
【図１０Ｂ】
2022002249.tif 000019
【図１１Ａ】
2022002249.tif 000020
【図１１Ｂ】
2022002249.tif 000021
【図１２Ａ】
2022002249.tif 000022
【図１２Ｂ】
2022002249.tif 000023
【図１３Ａ】
2022002249.tif 000024
【図１３Ｂ】
2022002249.tif 000025
【図１４】
2022002249.tif 000026
【図１５】
2022002249.tif 000027