(57)【要約】【課題】　マスターブロックの優先順位を決定するパラメータ発生回路及びパラメータ発生方法を提供する。【解決手段】　マスターブロックがシステムバスを使用するために発生する要請信号、及び仲裁器がマスターブロックがシステムバスを使用することを許与するために発生する許与信号を受信し、要請信号が第１レベルである場合にアップカウンティングをし、許与信号が第１レベルである場合にダウンカウンティングをし、所定の短期基準時間信号に応答してリセットされるカウンタと、短期基準時間信号に応答してカウンタがリセットされる前までカウンティングされた値を短期仲裁パラメータとして受信して保存する短期仲裁パラメータ保存部と、短期仲裁パラメータ保存部から出力される短期仲裁パラメータを所定時間連続して累積させ、この値を長期仲裁パラメータとして出力し、所定の長期基準時間信号に応答してリセットされる長期仲裁パラメータ制御部を備える。【選択図】　　　図３
2004133946.tif 000002
【特許請求の範囲】
【請求項１】
　マスターブロックがシステムバスを使用するために発生する要請信号と、仲裁器が前記マスターブロックが前記システムバスを使用することを許与するために発生する許与信号とを受信し、前記要請信号が第１レベルである場合にアップカウンティングをし、前記許与信号が第１レベルである場合にダウンカウンティングをし、所定の短期基準時間信号に応答してリセットされるカウンタと、
　前記短期基準時間信号に応答し、前記カウンタがリセットされる前までカウンティングされた値を短期仲裁パラメータとして受信して保存する短期仲裁パラメータ保存部と、
　クロック信号に応答し、前記短期仲裁パラメータが前記短期仲裁パラメータ保存部に保存される時間の区間を表示する短期基準時間が経過する度に前記短期基準時間信号を発生する短期基準時間測定部と、
　前記短期仲裁パラメータ保存部から出力される前記短期仲裁パラメータを所定時間連続して累積させ、累積された値を長期仲裁パラメータとして出力し、所定の長期基準時間信号に応答してリセットされる長期仲裁パラメータ制御部と、
　前記短期基準時間信号に応答して所定の長期基準時間が経過する度に前記長期基準時間信号を発生する長期基準時間測定部と、を備える、ことを特徴とする仲裁パラメータ発生回路。
【請求項２】
　前記長期仲裁パラメータ制御部は、
　前記短期仲裁パラメータ保存部から出力される前記短期仲裁パラメータを連続して累積させる加算器と、
　前記加算器の出力を保存し、前記長期基準時間信号に応答してリセットされるレジスタと、
　前記長期基準時間信号に応答し、前記レジスタの出力を前記長期仲裁パラメータとして保存する長期仲裁パラメータ保存部と、を備える、ことを特徴とする請求項１に記載の仲裁パラメータ発生回路。
【請求項３】
　前記長期基準時間測定部は、
　前記短期基準時間信号の発生回数をカウンティングし、前記長期基準時間信号に応答してリセットされる長期カウンタと、
　前記長期仲裁パラメータが前記長期仲裁パラメータ保存部に保存される時間を長期基準時間としてあらかじめ保存し、前記長期カウンタの出力が前記長期基準時間に到達すれば、前記長期基準時間信号を発生する長期比較部と、を備える、ことを特徴とする請求項２に記載の仲裁パラメータ発生回路。
【請求項４】
　前記長期基準時間信号は、
　前記短期基準時間信号が発生する時間に２ｎ−ｐを積算した時間またはその以下の時間ごとに発生し、ここでｎは、前記加算器のビット幅であり、
　ここでｐは、前記短期仲裁パラメータ保存部から出力される前記短期仲裁パラメータのビット数である、ことを特徴とする請求項２に記載の仲裁パラメータ発生回路。
【請求項５】
　前記短期基準時間測定部は、
　前記クロック信号をカウンティングし、前記短期基準時間信号に応答してリセットされる短期カウンタと、
　前記短期仲裁パラメータが前記短期仲裁パラメータ保存部に保存される時間を短期基準時間としてあらかじめ保存し、前記短期カウンタの出力が前記短期基準時間に到達すれば、前記短期基準時間信号を発生する短期比較部と、を備える、ことを特徴とする請求項１に記載の仲裁パラメータ発生回路。
【請求項６】
　前記短期基準時間信号は、
　前記クロック信号の周期に２ｍを積算した時間またはそれ以下の時間ごとに発生し、ここでｍは、前記短期カウンタのビット幅である、ことを特徴とする請求項５に記載の仲裁パラメータ発生回路。
【請求項７】
　前記短期仲裁パラメータは、
前記要請信号が第１レベルに発生する回数から前記許与信号が第１レベルに発生する回数を引いた値である、ことを特徴とする請求項１に記載の仲裁パラメータ発生回路。
【請求項８】
　前記短期仲裁パラメータは、
　前記カウンタの出力のうち上位ｐビットだけが選択されたものである、ことを特徴とする請求項１に記載の仲裁パラメータ発生回路。
【請求項９】
　データがシステムバスを通じて伝送される間にクロック信号に応答してアップカウンティングをし、所定の短期基準時間信号に応答してリセットされるカウンタと、
　前記短期基準時間信号に応答し、前記カウンタがリセットされるまでカウンティングされた値を短期バス利用パラメータとして受信して保存する短期バス利用パラメータ保存部と、
　前記クロック信号に応答し、前記短期バス利用パラメータが前記短期バス利用パラメータ保存部に保存される時間の区間を表示する短期基準時間が経過する度に前記短期基準時間信号を発生する短期基準時間測定部と、
　前記短期バス利用パラメータ保存部から出力される前記短期バス利用パラメータを所定時間連続して累積させ、累積された値を長期バス利用パラメータとして出力し、所定の長期基準時間信号に応答してリセットされる長期バス利用パラメータ制御部と、
　前記短期基準時間信号に応答して所定の長期基準時間が経過する度に前記長期基準時間信号を発生する長期基準時間測定部と、を備える、ことを特徴とするバス利用パラメータ発生回路。
【請求項１０】
　前記長期バス利用パラメータ制御部は、
　前記短期バス利用パラメータ保存部から出力される前記短期バス利用パラメータを連続して累積させる加算器と、
　前記加算器の出力を保存し、前記長期基準時間信号に応答してリセットされるレジスタと、
　前記長期基準時間信号に応答し、前記レジスタの出力を前記長期バス利用パラメータとして保存する長期バス利用パラメータ保存部と、を備える、ことを特徴とする請求項９に記載のバス利用パラメータ発生回路。
【請求項１１】
　前記長期基準時間測定部は、
　前記短期基準時間信号の発生回数をカウンティングし、前記長期基準時間信号に応答してリセットされる長期カウンタと、
　前記長期バス利用パラメータが前記長期バス利用パラメータ保存部に保存される時間を長期基準時間としてあらかじめ保存し、前記長期カウンタの出力が前記長期基準時間に到達すれば、前記長期基準時間信号を発生する長期比較部と、を備える、ことを特徴とする請求項１０に記載のバス利用パラメータ発生回路。
【請求項１２】
　前記長期基準時間信号は、
　前記短期基準時間信号が発生する時間に２ｎ−ｐを積算した時間またはその以下の時間ごとに発生し、ここでｎは、前記加算器のビット幅であり、
　ここでｐは、前記短期バス利用パラメータ保存部から出力される前記短期バス利用パラメータのビット数である、ことを特徴とする請求項１０に記載のバス利用パラメータ発生回路。
【請求項１３】
　前記短期基準時間測定部は、
　前記クロック信号をカウンティングし、前記短期基準時間信号に応答してリセットされる短期カウンタと、
　前記短期バス利用パラメータが前記短期バス利用パラメータ保存部に保存される時間を短期基準時間としてあらかじめ保存し、前記短期カウンタの出力が前記短期基準時間に到達すれば、前記短期基準時間信号を発生する短期比較部と、を備える、ことを特徴とする請求項９に記載のバス利用パラメータ発生回路。
【請求項１４】
　前記短期基準時間信号は、
　前記クロック信号の周期に２ｍを積算した時間またはそれ以下の時間ごとに発生し、ここでｍは、
　前記短期カウンタのビット幅である、ことを特徴とする請求項１３に記載のバス利用パラメータ発生回路。
【請求項１５】
　前記短期バス利用パラメータは、
　前記システムバスを通じてデータが伝送される総回数である、ことを特徴とする請求項９に記載のバス利用パラメータ発生回路。
【請求項１６】
　前記短期バス利用パラメータは、
　前記カウンタの出力のうち上位ｐビットだけが選択されたものである、ことを特徴とする請求項９に記載のバス利用パラメータ発生回路。
【請求項１７】
　システムバス、前記システムバスを通じてデータを伝送する第１ないし第Ｎマスターブロック及び前記マスターブロックの前記システムバス利用を制御する仲裁器を備えるシステムオンチップにおいて、
　所定の短期基準時間信号に応答し、前記システムバスを通じて前記データが伝送される回数を所定の短期基準時間に測定し、前記測定された値を短期バス利用パラメータとして発生し、所定の長期基準時間信号に応答して前記短期バス利用パラメータが所定の長期基準時間累積された値を長期バス利用パラメータとして発生するバス利用パラメータ制御回路と、
　クロック信号に応答して前記短期基準時間が経過する度に発生する前記短期基準時間信号を発生する短期基準時間測定部と、
　前記短期基準時間信号に応答して所定の長期基準時間が経過する度に前記長期基準時間信号を発生する長期基準時間測定部と、を備え、
　前記第１ないし第Ｎマスターブロックは各々、
　前記マスターブロックが前記システムバスを使用するために発生する要請信号と、前記仲裁器が前記マスターブロックが前記システムバスを使用することを許与するために発生する許与信号とを受信し、前記短期基準時間信号に応答して前記要請信号及び前記許与信号が第１レベルとして発生する回数をカウンティングして短期仲裁パラメータを発生し、前記長期基準時間信号に応答して前記短期仲裁パラメータを所定時間連続して累積させ、累積された値を長期仲裁パラメータとして発生する仲裁パラメータ制御回路を備える、ことを特徴とするシステムオンチップ。
【請求項１８】
　前記バス利用パラメータ制御回路は、
　前記データが前記システムバスを通じて伝送される間に前記クロック信号に応答してアップカウンティングをし、前記短期基準時間信号に応答してリセットされるバスカウンタと、
　前記短期基準時間信号に応答して前記カウンタがリセットされるまでカウンティングされた値を前記短期バス利用パラメータとして受信して保存する短期バス利用パラメータ保存部と、
　前記短期バス利用パラメータ保存部から出力される前記短期バス利用パラメータを所定時間連続して累積させ、累積された値を前記長期バス利用パラメータとして出力し、所定の長期基準時間信号に応答してリセットされる長期バス利用パラメータ制御部と、を備える、ことを特徴とする請求項１７に記載のシステムオンチップ。
【請求項１９】
　前記長期バス利用パラメータ制御部は、
　前記短期バス利用パラメータ保存部から出力される前記短期バス利用パラメータを連続して累積させるバス加算器と、
　前記加算器の出力を保存し、前記長期基準時間信号に応答してリセットされるバスレジスタと、
　前記長期基準時間信号に応答し、前記レジスタの出力を前記長期バス利用パラメータとして保存する長期バス利用パラメータ保存部と、を備える、ことを特徴とする請求項１８に記載のシステムオンチップ。
【請求項２０】
　前記仲裁パラメータ制御回路は、
　前記要請信号及び前記許与信号を受信し、前記要請信号が第１レベルである場合にアップカウンティングをし、前記許与信号が第１レベルである場合にダウンカウンティングをし、所定の短期基準時間信号に応答してリセットされるカウンタと、
　前記短期基準時間信号に応答して前記カウンタがリセットされるまでカウンティングされた値を短期仲裁パラメータとして受信して保存する短期仲裁パラメータ保存部と、
　前記短期仲裁パラメータ保存部から出力される前記短期仲裁パラメータを所定時間連続して累積させ、累積された値を長期仲裁パラメータとして出力し、所定の長期基準時間信号に応答してリセットされる長期仲裁パラメータ制御部と、を備える、ことを特徴とする請求項１７に記載のシステムオンチップ。
【請求項２１】
　前記長期仲裁パラメータ制御部は、
　前記短期仲裁パラメータ保存部から出力される前記短期仲裁パラメータを連続して累積させる加算器と、
　前記加算器の出力を保存し、前記長期基準時間信号に応答してリセットされるレジスタと、
　前記長期基準時間信号に応答して前記レジスタの出力を前記長期仲裁パラメータとして保存する長期仲裁パラメータ保存部と、を備える、ことを特徴とする請求項２０に記載のシステムオンチップ。
【請求項２２】
　システムバスを通じてデータを伝送するマスターブロックの優先順位を決定する仲裁パラメータ発生方法において、
　（ａ）クロック信号に応答して所定の短期仲裁パラメータを保存する時間を決定する短期基準時間信号を発生する段階と、
　（ｂ）前記システムバスの使用を要求する要請信号及び前記システムバスの使用を許す許与信号を受信し、前記短期基準時間信号に応答して前記短期仲裁パラメータを発生する段階と、
　（ｃ）前記短期基準時間信号に応答して前記短期仲裁パラメータが累積される時間を決定する長期基準時間信号を発生する段階と、
　（ｄ）前記長期基準時間信号に応答して前記短期仲裁パラメータを一定時間連続して累積させ、累積された値を長期仲裁パラメータとして出力する段階と、を備える、ことを特徴とする仲裁パラメータ発生方法。
【請求項２３】
　前記（ｂ）段階は、
　（ｂ１）前記要請信号が第１レベルである場合にアップカウンティングをし、前記許与信号が第１レベルである場合にダウンカウンティングをしてカウンティングされた値を前記短期仲裁パラメータとして出力する段階と、
　（ｂ２）前記短期基準時間信号に応答して前記カウンティングされた値をリセットし、再び前記要請信号及び前記許与信号の論理レベルによってカウンティングする段階と、を備える、ことを特徴とする請求項２２に記載の仲裁パラメータ発生方法。
【請求項２４】
　前記短期仲裁パラメータは、
　前記要請信号が第１レベルに発生する回数から前記許与信号が第１レベルに発生する回数を引いた値である、ことを特徴とする請求項２２に記載の仲裁パラメータ発生方法。
【請求項２５】
　前記（ｄ）段階は、
　（ｄ１）前記短期仲裁パラメータを連続して累積させ、累積された値を前記長期仲裁パラメータとして出力する段階と、
　（ｄ２）前記長期基準時間信号に応答して前記累積された値をリセットし、再び前記短期仲裁パラメータを累積させて前記長期仲裁パラメータとして出力する段階と、を備える、ことを特徴とする請求項２２に記載の仲裁パラメータ発生方法。
【請求項２６】
　前記短期基準時間信号は、
　前記長期基準時間信号より短い時間ごとに発生する、ことを特徴とする請求項２２に記載の仲裁パラメータ発生方法。
【請求項２７】
　システムバスを通じてデータを伝送するマスターブロックの優先順位を決定するバス利用パラメータ発生方法において、
　（ａ）クロック信号に応答して所定の短期バス利用パラメータを保存する時間を決定する短期基準時間信号を発生する段階と、
　（ｂ）前記クロック信号及び前記短期基準時間信号に応答してデータが前記システムバスを通じて伝送される度にアップカウンティングをし、カウンティングされた値を前記短期バス利用パラメータとして出力する段階と、
　（ｃ）前記短期基準時間信号に応答して前記短期バス利用パラメータが累積される時間を決定する長期基準時間信号を発生する段階と、
　（ｄ）前記長期基準時間信号に応答して前記短期バス利用パラメータを一定時間連続して累積させ、累積された値を長期バス利用パラメータとして出力する段階と、を備える、ことを特徴とするバス利用パラメータ発生方法。
【請求項２８】
　前記（ｂ）段階は、
　（ｂ１）データが前記システムバスを通じて伝送される間に前記クロック信号に応答してアップカウンティングをし、カウンティングされた値を前記短期バス利用パラメータとして出力する段階と、
　（ｂ２）前記短期基準時間信号に応答して前記カウンティングされた値をリセットし、再びデータが前記システムバスを通じて伝送される間に前記クロック信号に応答してアップカウンティングする段階と、を備える、ことを特徴とする請求項２７に記載のバス利用パラメータ発生方法。
【請求項２９】
　前記短期バス利用パラメータは、
　前記システムバスを通じてデータが伝送される総回数である、ことを特徴とする請求項２４に記載のバス利用パラメータ発生方法。
【請求項３０】
　前記（ｄ）段階は、
　（ｄ１）前記短期バス利用パラメータを連続して累積させ、累積された値を前記長期バス利用パラメータとして出力する段階と、
　（ｄ２）前記長期基準時間信号に応答して前記累積された値をリセットし、再び前記短期バス利用パラメータを累積させて前記長期バス利用パラメータとして出力する段階と、を備える、ことを特徴とする請求項２７に記載のバス利用パラメータ発生方法。
【請求項３１】
　前記短期基準時間信号は、
　前記長期基準時間信号より短い時間ごとに発生する、ことを特徴とする請求項２７に記載のバス利用パラメータ発生方法。
【発明の詳細な説明】
【技術分野】
【０００１】
　本発明は、パラメータ発生回路及びパラメータ発生方法に係り、より詳細には、システムバスを通じてデータを伝送する複数のマスターブロック間のシステムバスの使用についての優先順位を決定するパラメータ発生回路及びパラメータ発生方法に関する。
【背景技術】
【０００２】
　チップに集積されるシステムの規模が大きくなるにつれてチップに含まれるマスターブロックの数が多くなっており、システムバスの効率的な占有及び連結方式について多くの研究が進められている。
　現在、多くのブロックが集積された一つのチップは、多様な機能を含んでおり、多様な分野で広く利用されるため、チップが使われる領域によって主に使われるブロックとマスター間の仲裁優先順位が異なって適用される必要がある。
【０００３】
　これにより、仲裁設計でも従来の固定優先順位方式から脱して、回転優先順位、ラウンドロビン優先順位が開発され、最近には優先順位を各マスターブロックごとに融通性をきかせてプログラミングできるプログラマーブル固定優先順位方式が開発され、マスターブロックが使われる応用分野によって効率的な仲裁設計を提供する段階にまで至った。
【０００４】
　しかし、プログラマーブル固定優先順位が具現されたチップを利用する場合、チップをテストしつつ試行錯誤を通じて適切な優先順位を設定するしかなく、また、特定応用分野に使われるチップであっても多様なマスターブロックが実装されているため、場合によって、特定マスターブロックのデータ伝送が集中的に実行されて再び解消されるようなことが頻繁に発生しうる。
　このような場合には、適切な優先順位を決定したとしても、変化される状況に適切に対応できないので、特定マスターブロックで障害が発生して、効率的なバス運営に問題が生じる。
【０００５】
　図１は、一般的なシステムオンチップ（ＳＯＣ）を示すブロック図である。
　図１を参照すれば、一般的なＳＯＣ１００は、複数のマスターブロック１２０〜１７０とスレーブブロック１８０とを備える。そして、マスターブロック１２０〜１７０がシステムバス１１０を占有することを仲裁するためのシステムバス仲裁器１９０が必要である。
【０００６】
　図１で、ＧＤＭＡ（Ｇｅｎｅｒａｌ　Ｐｕｒｐｏｓｅ　Ｄｉｒｅｃｔ　Ｍｅｍｏｒｙ　Ａｃｃｅｓｓ）１５０、ＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ　Ｃｏｍｐｏｎｅｎｔ　Ｉｎｔｅｒｃｏｎｎｅｃｔ）Ｈｏｓｔ １４０、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ　Ｓｅｒｉａｌ　Ｂｕｓ）Ｈｏｓｔ １７０、Ｅｔｈｅｒｎｅｔ（登録商標）　ＭＡＣ（Ｍｅｄｉａ　Ａｃｃｅｓｓ　Ｃｏｎｔｒｏｌ）１２０、ＳＡＲ（Ｓｅｇｍｅｎｔａｔｉｏｎ　Ａｎｄ　Ｒｅａｓｓｅｍｂｌｙ）１６０、ＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）１３０がマスターブロックであり、メモリコントローラ１８０がスレーブブロックである。
【０００７】
　マスターブロック１２０〜１７０は、システムバス１１０を通じてデータ伝送が必要である度に、システムバス仲裁器１９０にシステムバス１１０を使用することを願うという要請信号を出力し、システムバス仲裁器１９０の仲裁が終わった後に、システムバス仲裁器１９０から許与信号を受けると同時にシステムバス１１０の所有権を獲得する。
【０００８】
　この時、システムバス１１０は、一般的に一つであるため、一つのマスターブロックだけがシステムバス１１０を使用する。したがって、システムバス１１０に多くのマスターブロック１２０〜１７０が連結されれば、各マスターブロックごとにシステムバス１１０を占有するために要請信号を出力し、システムバス仲裁器１９０は、マスターブロック１２０〜１７０の優先順位によって許与信号を出力して、システムバス１１０の使用権限を付与する。
【０００９】
　この時、ＳＯＣ１００が使われる分野によって主に使われるマスターブロックが変えられ、各分野ごとに効率的なシステムバス１１０の使用のためには、システムバス仲裁器１９０の仲裁方式が重要である。
　したがって、優先順位やシステムバスの占有をプログラミングして調節できるシステムバス仲裁器１９０が使われれば、効率的なシステムバス１１０の環境を提供できる。
【００１０】
　しかし、プログラミングできるシステムバス仲裁器１９０を利用しても適切な優先順位や占有値を使用できなければ、効率的なシステムバス１１０の運営にならない。結局、最適化した優先順位や占有値を求めるためには実際テストで試行錯誤を通した実験で優先順位や占有値を求めるしかなく、適切な値を求めても問題が解決されることではない。
【００１１】
　例えば、図１のＳＯＣ１００がホームゲートウェイ分野に使われる場合、状況によっては、ＵＳＢ Ｈｏｓｔ １７０を利用したデータ伝送が増加することもあり、ＵＢＳ Ｈｏｓｔ １７０のデータ伝送が減少し、ＰＣＩ　Ｈｏｓｔ１４０やＳＡＲ１６０のようなマスターブロックのデータ伝送が増加することもある。
【００１２】
　結局、ＳＯＣ１００が一つの応用分野に適用されても、状況によってデータ伝送を要求するマスターブロックが変えられる。したがって、システムバス仲裁器１９０の特定な優先順位や占有値は、マスターブロックのデータ伝送環境が異なる場合、最適のシステムバス使用環境を提供できないという問題がある。
【発明の開示】
【発明が解決しようとする課題】
【００１３】
　本発明が解決しようとする技術的課題は、リアルタイムでシステムバス仲裁器の優先順位と占有値とをプログラミングするのに基準となるパラメータを提供するパラメータ発生回路を提供することである。
　本発明が解決しようとする他の技術的課題は、リアルタイムでシステムバス仲裁器の優先順位と占有値とをプログラミングするのに基準となるパラメータを提供するパラメータ発生方法を提供することである。
【課題を解決するための手段】
【００１４】
　前記技術的課題を達成するための本発明の第１実施例による仲裁パラメータ発生回路は、カウンタ、短期仲裁パラメータ保存部、短期基準時間測定部、長期仲裁パラメータ制御部及び長期基準時間測定部を備える、ことを特徴とする。
【００１５】
　カウンタは、マスターブロックがシステムバスを使用するために発生する要請信号及び仲裁器が前記マスターブロックが前記システムバスを使用することを許与するために発生する許与信号を受信し、前記要請信号が第１レベルである場合にアップカウンティングをし、前記許与信号が第１レベルである場合にダウンカウンティングをし、所定の短期基準時間信号に応答してリセットされる。
【００１６】
　短期仲裁パラメータ保存部は、前記短期基準時間信号に応答して、前記カウンタがリセットされる前までカウンティングされた値を、短期仲裁パラメータとして受信して保存する。
【００１７】
　短期基準時間測定部は、クロック信号に応答して前記短期仲裁パラメータが前記短期仲裁パラメータ保存部に保存される時間区間を表示する短期基準時間が経過する度に前記短期基準時間信号を発生する。
【００１８】
　長期仲裁パラメータ制御部は、前記短期仲裁パラメータ保存部から出力される前記短期仲裁パラメータを所定時間連続して累積させ、累積された値を長期仲裁パラメータとして出力し、所定の長期基準時間信号に応答してリセットされる。
【００１９】
　長期基準時間測定部は、前記短期基準時間信号に応答して所定の長期基準時間が経過する度に前記長期基準時間信号を発生する。
【００２０】
　前記長期仲裁パラメータ制御部は、前記短期仲裁パラメータ保存部から出力される前記短期仲裁パラメータを連続して累積させる加算器と、前記加算器の出力を保存し、前記長期基準時間信号に応答してリセットされるレジスタ及び前記長期基準時間信号に応答して前記レジスタの出力を前記長期仲裁パラメータとして保存する長期仲裁パラメータ保存部と、を備える。
【００２１】
　前記長期基準時間測定部は、前記短期基準時間信号の発生回数をカウンティングし、前記長期基準時間信号に応答してリセットされる長期カウンタ及び前記長期仲裁パラメータが前記長期仲裁パラメータ保存部に保存される時間を長期基準時間としてあらかじめ保存し、前記長期カウンタの出力が前記長期基準時間に到達すれば、前記長期基準時間信号を発生する長期比較部を備える。
【００２２】
　前記長期基準時間信号は、前記短期基準時間信号が発生する時間に２ｎ−ｐを積算した時間またはその以下の時間ごとに発生し、ここでｎは、前記加算器のビット幅であり、ここでｐは、前記短期仲裁パラメータ保存部から出力される前記短期仲裁パラメータのビット数である、ことを特徴とする。
【００２３】
　前記短期基準時間測定部は、前記クロック信号をカウンティングし、前記短期基準時間信号に応答してリセットされる短期カウンタ及び前記短期仲裁パラメータが前記短期仲裁パラメータ保存部に保存される時間を短期基準時間としてあらかじめ保存し、前記短期カウンタの出力が前記短期基準時間に到達すれば、前記短期基準時間信号を発生する短期比較部を備える。
【００２４】
　前記短期基準時間信号は、前記クロック信号の周期に２ｍを積算した時間またはその以下の時間ごとに発生し、ここでｍは、前記短期カウンタのビット幅であることを特徴とする。
【００２５】
　前記短期仲裁パラメータは、前記要請信号が第１レベルに発生する回数から前記許与信号が第１レベルに発生する回数を引いた値であることを特徴とする。前記短期仲裁パラメータは、前記カウンタの出力のうち上位ｐビットだけが選択されたものであることを特徴とする。
【００２６】
　前記技術的課題を達成するための本発明の第２実施例によるバス利用パラメータ発生回路は、カウンタ、短期バス利用パラメータ保存部、短期基準時間測定部、長期バス利用パラメータ制御部、及び長期基準時間測定部を備える。
【００２７】
　カウンタは、データがシステムバスを通じて伝送される間にクロック信号に応答してアップカウンティングをし、所定の短期基準時間信号に応答してリセットされる。
　短期バス利用パラメータ保存部は、前記短期基準時間信号に応答して前記カウンタがリセットされる前までカウンティングされた値を、短期バス利用パラメータとして受信して保存する。
【００２８】
　短期基準時間測定部は、前記クロック信号に応答して前記短期バス利用パラメータが前記短期バス利用パラメータ保存部に保存される時間の区間を表示する短期基準時間が経過する度に前記短期基準時間信号を発生する。
【００２９】
　長期バス利用パラメータ制御部は、前記短期バス利用パラメータ保存部から出力される前記短期バス利用パラメータを所定時間連続して累積させ、累積された値を長期バス利用パラメータとして出力し、所定の長期基準時間信号に応答してリセットされる。
【００３０】
　長期基準時間測定部は、前記短期基準時間信号に応答して所定の長期基準時間が経過する度に前記長期基準時間信号を発生する。
【００３１】
　前記長期バス利用パラメータ制御部は、前記短期バス利用パラメータ保存部から出力される前記短期バス利用パラメータを連続して累積させる加算器と、前記加算器の出力を保存し、前記長期基準時間信号に応答してリセットされるレジスタ及び前記長期基準時間信号に応答し、前記レジスタの出力を前記長期バス利用パラメータとして保存する長期バス利用パラメータ保存部と、を備える、ことを特徴とする。
【００３２】
　前記長期基準時間測定部は、前記短期基準時間信号の発生回数をカウンティングし、前記長期基準時間信号に応答してリセットされる長期カウンタ及び前記長期バス利用パラメータが前記長期バス利用パラメータ保存部に保存される時間を長期基準時間としてあらかじめ保存し、前記長期カウンタの出力が前記長期基準時間に到達すれば、前記長期基準時間信号を発生する長期比較部を備える。
【００３３】
　前記長期基準時間信号は、前記短期基準時間信号が発生する時間に２ｎ−ｐを積算した時間またはその以下の時間ごとに発生し、ここでｎは、前記加算器のビット幅であり、ここでｐは、前記短期バス利用パラメータ保存部から出力される前記短期バス利用パラメータのビット数であることを特徴とする。
【００３４】
　前記短期基準時間測定部は、前記クロック信号をカウンティングし、前記短期基準時間信号に応答してリセットされる短期カウンタ及び前記短期バス利用パラメータが前記短期バス利用パラメータ保存部に保存される時間を短期基準時間としてあらかじめ保存し、前記短期カウンタの出力が前記短期基準時間に到達すれば、前記短期基準時間信号を発生する短期比較部を備える、ことを特徴とする。
【００３５】
　前記短期基準時間信号は、前記クロック信号の周期に２ｍを積算した時間またはその以下の時間ごとに発生し、ここでｍは、前記短期カウンタのビット幅であることを特徴とする。前記短期バス利用パラメータは、前記システムバスを通じてデータが伝送される総回数であることを特徴とする。
【００３６】
　前記短期バス利用パラメータは、前記カウンタの出力のうち上位ｐビットだけが選択されたものであることを特徴とする。
【００３７】
　前記技術的課題を達成するための本発明の第３実施例によるシステムバス、前記システムバスを通じてデータを伝送する第１ないし第Ｎマスターブロック及び前記マスターブロックの前記システムバス利用を制御する仲裁器を備えるＳＯＣは、バス利用パラメータ制御回路、短期基準時間測定部、長期基準時間測定部を備え、前記第１ないし第Ｎマスターブロックは各々仲裁パラメータ制御回路を備える。
【００３８】
　バス利用パラメータ制御回路は、所定の短期基準時間信号に応答し、前記システムバスを通じて前記データが伝送される回数を所定の短期基準時間測定し、前記測定された値を短期バス利用パラメータとして発生し、所定の長期基準時間信号に応答して前記短期バス利用パラメータが所定の長期基準時間累積された値を長期バス利用パラメータとして発生する。
【００３９】
　短期基準時間測定部は、クロック信号に応答して前記短期基準時間ごとに発生する前記短期基準時間信号を発生する。長期基準時間測定部は、前記短期基準時間信号に応答して所定の長期基準時間が経過する度に前記長期基準時間信号を発生する。
【００４０】
　前記第１ないし第Ｎマスターブロックは、各々前記マスターブロックが前記システムバスを使用するために発生する要請信号及び前記仲裁器が前記マスターブロックが前記システムバスを使用することを許与するために発生する許与信号を受信し、前記短期基準時間信号に応答し、前記要請信号及び前記許与信号が第１レベルとして発生する回数をカウンティングして短期仲裁パラメータを発生し、前記長期基準時間信号に応答して前記短期仲裁パラメータを所定時間連続して累積させ、累積された値を長期仲裁パラメータとして発生する仲裁パラメータ制御回路を備える。
【００４１】
　前記バス利用パラメータ制御回路は、前記データが前記システムバスを通じて伝送される間に前記クロック信号に応答してアップカウンティングをし、前記短期基準時間信号に応答してリセットされるバスカウンタ、前記短期基準時間信号に応答して前記カウンタがリセットされる前までカウンティングされた値を前記短期バス利用パラメータとして受信して保存する短期バス利用パラメータ保存部及び前記短期バス利用パラメータ保存部から出力される前記バス利用パラメータを所定時間連続して累積させ、累積された値を前記長期バス利用パラメータとして出力し、所定の長期基準時間信号に応答してリセットされる長期バス利用パラメータ制御部を備えることを特徴とする。
【００４２】
　前記長期バス利用パラメータ制御部は、前記短期バス利用パラメータ保存部から出力される前記短期バス利用パラメータを連続して累積させるバス加算器、前記加算器の出力を保存し、前記長期基準時間信号に応答してリセットされるバスレジスタ及び前記長期基準時間信号に応答して前記レジスタの出力を前記長期バス利用パラメータとして保存する長期バス利用パラメータ保存部を備えることを特徴とする。
【００４３】
　前記仲裁パラメータ制御回路は、前記要請信号及び前記許与信号を受信し、前記要請信号が第１レベルである場合にアップカウンティングをし、前記許与信号が第１レベルである場合にダウンカウンティングをし、所定の短期基準時間信号に応答してリセットされるカウンタ、前記短期基準時間信号に応答して前記カウンタがリセットされる前までカウンティングされた値を短期仲裁パラメータとして受信して保存する短期仲裁パラメータ保存部及び前記短期仲裁パラメータ保存部から出力される前記短期仲裁パラメータを所定時間連続して累積させ、累積された値を長期仲裁パラメータとして出力し、所定の長期基準時間信号に応答してリセットされる長期仲裁パラメータ制御部を備える。
【００４４】
　前記長期仲裁パラメータ制御部は、前記短期仲裁パラメータ保存部から出力される前記短期仲裁パラメータを連続して累積させる加算器、前記加算器の出力を保存し、前記長期基準時間信号に応答してリセットされるレジスタ及び前記長期基準時間信号に応答して前記レジスタの出力を前記長期仲裁パラメータとして保存する長期仲裁パラメータ保存部を備えることを特徴とする。
【００４５】
　前記他の技術的課題を達成するための本発明の第１実施例による仲裁パラメータ発生方法は、システムバスを通じてデータを伝送するマスターブロックの優先順位を決定する仲裁パラメータ発生方法において、（ａ）クロック信号に応答して所定の短期仲裁パラメータを保存する時間を決定する短期基準時間信号を発生する段階、（ｂ）前記システムバスの使用を要求する要請信号及び前記システムバスの使用を許す許与信号を受信し、前記短期基準時間信号に応答して前記短期仲裁パラメータを発生する段階、（ｃ）前記短期基準時間信号に応答して前記短期仲裁パラメータが累積される時間を決定する長期基準時間信号を発生する段階及び（ｄ）前記長期基準時間信号に応答して前記短期仲裁パラメータを一定時間連続して累積させ、累積された値を長期仲裁パラメータとして出力する段階を備えることを特徴とする。
【００４６】
　前記（ｂ）段階は、（ｂ１）前記要請信号が第１レベルである場合にアップカウンティングをし、前記許与信号が第１レベルである場合にダウンカウンティングをし、カウンティングされた値を前記短期仲裁パラメータとして出力する段階、及び（ｂ２）前記短期基準時間信号に応答して前記カウンティングされた値をリセットし、再び前記要請信号及び前記許与信号の論理レベルによってカウンティングする段階、を備える、ことを特徴とする。
【００４７】
　前記短期仲裁パラメータは、前記要請信号が第１レベルに発生する回数から前記許与信号が第１レベルに発生する回数を引いた値であることを特徴とする。
【００４８】
　前記（ｄ）段階は、（ｄ１）前記短期仲裁パラメータを連続して累積させ、累積された値を前記長期仲裁パラメータとして出力する段階及び（ｄ２）前記長期基準時間信号に応答して前記累積された値をリセットし、再び前記短期仲裁パラメータを累積させて前記長期仲裁パラメータとして出力する段階を備えることを特徴とする。
【００４９】
　前記短期基準時間信号は、前記長期基準時間信号より短い時間ごとに発生することを特徴とする。
【００５０】
　前記他の技術的課題を達成するための本発明の第１実施例によるバス利用パラメータ発生方法は、システムバスを通じてデータを伝送するマスターブロックの優先順位を決定するバス利用パラメータ発生方法において、（ａ）クロック信号に応答して所定の短期バス利用パラメータを保存する時間を決定する短期基準時間信号を発生する段階、（ｂ）前記クロック信号及び前記短期基準時間信号に応答してデータが前記システムバスを通じて伝送される度にアップカウンティングをし、カウンティングされた値を前記短期バス利用パラメータとして出力する段階、（ｃ）前記短期基準時間信号に応答して前記短期バス利用パラメータが累積される時間を決定する長期基準時間信号を発生する段階及び（ｄ）前記長期基準時間信号に応答して前記短期バス利用パラメータを一定時間連続して累積させ、累積された値を長期バス利用パラメータとして出力する段階、を備える。
【００５１】
　前記（ｂ）段階は、（ｂ１）データが前記システムバスを通じて伝送される間に前記クロック信号に応答してアップカウンティングをし、カウンティングされた値を前記短期バス利用パラメータとして出力する段階及び（ｂ２）前記短期基準時間信号に応答して前記カウンティングされた値をリセットし、再びデータが前記システムバスを通じて伝送される間に前記クロック信号に応答してアップカウンティングする段階を備える。
【００５２】
　前記短期バス利用パラメータは、前記システムバスを通じてデータが伝送される総回数であることを特徴とする。
【００５３】
　前記（ｄ）段階は、（ｄ１）前記短期バス利用パラメータを連続して累積させ、累積された値を前記長期バス利用パラメータとして出力する段階及び（ｄ２）前記長期基準時間信号に応答して前記累積された値をリセットし、再び前記短期バス利用パラメータを累積させて前記長期バス利用パラメータとして出力する段階を備える。
【００５４】
　前記短期基準時間信号は、前記長期基準時間信号より短い時間ごとに発生することを特徴とする。
【発明の効果】
【００５５】
　本発明によるパラメータ発生回路及びパラメータ発生方法は、仲裁器の優先順位や占有値をプログラミングするのに基準となるパラメータをリアルタイムで提供して、複数のマスターブロックを備えるＳＯＣがシステムバスを適切に使用させうる長所がある。
【発明を実施するための最良の形態】
【００５６】
　本発明と本発明の動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには本発明の望ましい実施例を例示する添付図面及び図面に記載された内容を参照しなければならない。
【００５７】
　以下、添付した図面を参照して本発明の望ましい実施例を説明することによって、本発明を詳細に説明する。各図面に示された同じ参照符号は、同じか均等の部材を表す。
【００５８】
　図２は、本発明の短期仲裁パラメータ及び短期バス利用パラメータを発生させる動作を説明するタイミング図である。
　図２は、図３の仲裁パラメータ発生回路３００及び図５のバス利用パラメータ発生回路５００の動作と共に説明する。
【００５９】
　図３は、本発明の第１実施例による仲裁パラメータ発生回路を示すブロック図である。
　図３を参照すれば、本発明の第１実施例による仲裁パラメータ発生回路３００は、カウンタ３０５、短期仲裁パラメータ保存部３１０、短期基準時間測定部３１５、長期仲裁パラメータ制御部３３０及び長期基準時間測定部３５０を備える。
　図３の仲裁パラメータ発生回路３００の動作は、図７ないし図９の仲裁パラメータ発生方法に対応するので、共に説明する。
【００６０】
　図７は、他の技術的課題を達成するための本発明の第１実施例による仲裁パラメータ発生方法を示すフローチャートである。
　図７は、図７の７２０段階をさらに説明する図面である。
　図８は、図７の７２０段階をさらに説明する図面である。
　図９は、図７の７４０段階をさらに説明する図面である。
【００６１】
　クロック信号に応答して所定の短期仲裁パラメータを保存する時間を決定する短期基準時間信号を発生する（７１０段階）。
【００６２】
　短期基準時間測定部３１５は、クロック信号ＨＣＬＫに応答して短期仲裁パラメータＳＡＰが所定の短期仲裁パラメータ保存部３１０に保存される時間の区間を表示する短期基準時間が経過する度に短期基準時間信号ＳＲＥＦＴを発生する。
【００６３】
　クロック信号ＨＣＬＫは、仲裁パラメータ発生回路３００が実装されるＳＯＣ（図示せず）のシステムクロックである。
【００６４】
　システムバスの使用を要求する要請信号、及びシステムバスの使用を許す許与信号、を受信し、前記短期基準時間信号に応答して、前記短期仲裁パラメータを発生する（７２０段階）。
【００６５】
　さらに説明すれば、前記７２０段階は、前記要請信号が第１レベルである場合にアップカウンティングをし、前記許与信号が第１レベルである場合にダウンカウンティングをし、カウンティングされた値を前記短期仲裁パラメータとして出力する段階（８１０段階）と前記短期基準時間信号に応答して前記カウンティングされた値をリセットし、再び前記要請信号及び前記許与信号の論理レベルによってカウンティングする段階（８２０段階）とを備える。
【００６６】
　７２０段階の動作は、図３のカウンタ３０５及び短期仲裁パラメータ保存部３１０の動作に対応する。カウンタ３０５は、マスターブロックがシステムバスを使用するために発生する要請信号ＲＥＱ、及び仲裁器がマスターブロックが前記システムバスを使用することを許与するために発生する許与信号ＧＲＡ、を受信し、要請信号ＲＥＱが第１レベルである場合にアップカウンティングをし、許与信号ＧＲＡが第１レベルである場合にダウンカウンティングをし、短期基準時間信号ＳＲＥＦＴに応答してリセットされる。
　ここで第１レベルは、ハイレバルまたはローレベルでありうる。しかし、説明の便宜のためにハイレバルに設定する。
【００６７】
　短期仲裁パラメータ保存部３１０は、短期基準時間信号ＳＲＥＦＴに応答してカウンタ３０５がリセットされるまでカウンティングされた値を短期仲裁パラメータＳＡＰとして受信して保存する。短期仲裁パラメータ保存部３１０は、短期基準時間信号ＳＲＥＦＴが発生すれば、カウンタ３０５の出力を受信して保存し、カウンタは短期基準時間信号ＳＲＥＦＴが発生すれば、短期基準時間信号ＳＲＥＦＴが発生するまでカウンティングされた値を短期仲裁パラメータ保存部３１０に印加してリセットされる。
【００６８】
　図２を参照して動作をさらに詳細に説明する。
　仲裁パラメータ発生回路３００は、要請信号ＲＥＱと許与信号ＧＲＡとを参照して仲裁パラメータを発生してシステムバス仲裁器（図示せず）の優先順位や占有値をプログラミングするのに利用することによって効率的なシステムバスの運営を可能にする。
【００６９】
　図２ではＳＯＣ（図示せず）に二つのマスターブロック（図示せず）が存在する場合を説明している。第１マスターブロック（図示せず）が発生する要請信号がＲＥＱ１であり、第２マスターブロック（図示せず）が発生する要請信号はＲＥＱ２である。第１マスターブロック（図示せず）が受信する許与信号がＧＲＡ１であり、第２マスターブロック（図示せず）が受信する許与信号はＧＲＡ２である。
【００７０】
　第１マスターブロック（図示せず）の場合、１〜２番目のクロック信号ＨＣＬＫと４〜８番目のクロック信号ＨＣＬＫ間でシステムバス（図示せず）を占有するために要請信号ＲＥＱ１を出力している。要請信号ＲＥＱ１がハイレバルである場合、要請信号ＲＥＱ１が発生する。
【００７１】
　第１マスターブロック（図示せず）は、システムバス仲裁器（図示せず）から２〜３番目のクロック信号ＨＣＬＫと５番目のクロック信号ＨＣＬＫとで許与信号ＧＲＡ１を受信し、許与信号ＧＲＡ１より一クロック遅くシステムバスを利用してＴ０及びＴ２のデータ伝送を行う。
【００７２】
　カウンタ３０５は、第１マスターブロック（図示せず）が要請信号ＲＥＱ１を発生する間、クロック信号ＨＣＬＫの上昇エッジに応答して１をアップカウンティングし、許与信号ＧＲＡ１を受信する間、クロック信号ＨＣＬＫの上昇エッジに応答して１をダウンカウンティングして、短期仲裁パラメータＳＡＰを発生する。
　すなわち、短期仲裁パラメータＳＡＰは、要請信号ＲＥＱがハイレバルに発生する回数から許与信号ＧＲＡがハイレバルに発生する回数を引いた値である。
【００７３】
　第１マスターブロック（図示せず）が１、２番目のクロック信号ＨＣＬＫから要請信号ＲＥＱを発生し、２、３番目のクロック信号ＨＣＬＫでは許与信号ＧＲＡを受信するので、短期仲裁パラメータＳＡＰは“１＋（１−１）−１＝０”となり、第１マスターブロック（図示せず）が４〜８番目のクロック信号ＨＣＬＫ間要請信号ＲＥＱを発生し、５番目のクロック信号ＨＣＬＫから許与信号ＧＲＡを受信するので、“１＋（１−１）＋１＋１＋１＝４”となって９番目のクロック信号ＨＣＬＫでは短期仲裁パラメータＳＡＰは４となる。
【００７４】
　ここで短期仲裁パラメータＳＡＰは、マスターブロックがシステムバス（図示せず）を利用してデータ伝送を行うために、許与信号ＧＲＡを待つクロック信号ＨＣＬＫの累積値を意味する。各々のマスターブロック別に短期仲裁パラメータＳＡＰの値を一定の時間（短期基準時間を意味する）計算して短期仲裁パラメータ保存部３１０に保存すれば、一定の時間にいかなるマスターブロックが許与信号ＧＲＡを待つ時間が長いか判断できる。
【００７５】
　したがって、マスターブロック間の短期仲裁パラメータＳＡＰ値の比較を通じて、システムバス仲裁器（図示せず）の優先順位や占有値に比べて、許与信号ＧＲＡが多く必要であるマスターブロック（すなわち、伝送するデータの量は多いが、優先順位や占有値が低く決定されたマスターブロック）を求められる。短期仲裁パラメータＳＡＰは、各々のマスターブロックごとに別途に計算されるので、各々の短期仲裁パラメータＳＡＰを保存する短期仲裁パラメータ保存部３１０が複数必要である。
【００７６】
　図４は、短期基準時間及び長期基準時間を説明するための図面である。
　短期基準時間は、カウンタ３０５から短期仲裁パラメータＳＡＰが発生する時間であって、短期基準時間測定部３１５の短期カウンタ３２０のビット幅によって時間の長さが決定される。
【００７７】
　すなわち、短期基準時間が経過する度に短期基準時間信号ＳＲＥＦＴが発生し、短期基準時間信号ＳＲＥＦＴは、クロック信号ＨＣＬＫの周期に２ｍを積算した時間またはその以下の時間ごとに発生する。ここでｍは、短期カウンタ３２０のビット幅である。すなわち、短期基準時間信号ＳＲＥＦＴが発生する時間の最大値は、クロック信号ＨＣＬＫの周期に２ｍを積算した値である。
【００７８】
　例えば、クロック信号ＨＣＬＫの周期が７.５ｎｓであり、３２−ｂｉｔ短期カウンタ３２０を使用すれば、短期基準時間の区間は約３２.２秒となる。この時、各短期基準時間の区間に計算された短期仲裁パラメータＳＡＰの結果は３２−ｂｉｔとなり、この値が図４の短期基準時間信号ＳＲＥＦＴで表現されたタイミングで短期仲裁パラメータ保存部３１０に保存されて短期仲裁パラメータＳＡＰとなる。短期仲裁パラメータＳＡＰは、カウンタ３０５の出力のうち上位ｐビットだけが選択されて短期仲裁パラメータ保存部３１０に保存されうる。短期仲裁パラメータ保存部３１０のサイズを小さくするためであり、上位ｐビットだけを選択して短期仲裁パラメータＳＡＰとして保存しても、誤差率は非常に低い。
【００７９】
　短期基準時間測定部３１５は、クロック信号ＨＣＬＫをカウンティングし、短期基準時間信号ＳＲＥＦＴに応答してリセットされる短期カウンタ３２０、及び短期仲裁パラメータＳＡＰが短期仲裁パラメータ保存部３１０に保存される時間を短期基準時間としてあらかじめ保存し、短期カウンタ３２０の出力が短期基準時間に到達すれば、短期基準時間信号ＳＲＥＦＴを発生する短期比較部３２５を備える。
【００８０】
　すなわち、短期比較部３２５には短期基準時間についての情報が保存されており、短期カウンタ３２０の出力と短期基準時間の情報とを比較して短期基準時間が経過されれば、短期基準時間信号ＳＲＥＦＴを発生する。したがって、短期比較部３２５に保存された短期基準時間についての情報を変更すれば、短期基準時間信号ＳＲＥＦＴが発生する時間を調節できる。短期カウンタ３２０は、短期基準時間信号ＳＲＥＦＴに応答してリセットされる。
【００８１】
　図４の一番目の短期基準時間に発生した短期仲裁パラメータＳＡＰを利用して、システムバス仲裁器（図示せず）の優先順位や占有値を調節した後、二番目の短期基準時間に再び短期仲裁パラメータＳＡＰを求められる。
【００８２】
　したがって、短期仲裁パラメータＳＡＰを利用すれば、システムバス仲裁器（図示せず）は、短い時間の区間に早く変化するマスターブロックのデータ伝送要求量に早く反応して、システムバス仲裁器（図示せず）の優先順位や占有値の調節を通じてシステムバスの環境変化に早く対応できる。
【００８３】
　最初の短期基準時間に発生した短期仲裁パラメータによって調節されたシステムバス仲裁器（図示せず）の優先順位や占有値がＳＯＣ（図示せず）に適用されれば、二番目の短期基準時間には変化したシステムバスの環境に合うように、効率的なシステムバス仲裁設計が提供されうる。
【００８４】
　前記短期基準時間信号に応答して前記短期仲裁パラメータが累積される時間を決定する長期基準時間信号を発生する（７３０段階）。前記長期基準時間信号に応答して前記短期仲裁パラメータを一定時間連続して累積させ、累積された値を長期仲裁パラメータとして出力する（７４０段階）。
【００８５】
　前記７４０段階をさらに説明すれば、前記７４０段階は前記短期仲裁パラメータを連続して累積させ、累積された値を前記長期仲裁パラメータとして出力する段階（９１０段階）と、前記長期基準時間信号に応答して前記累積された値をリセットし、再び前記短期仲裁パラメータを累積させて前記長期仲裁パラメータとして出力する段階（９２０段階）と、を備える。
【００８６】
　前記７３０段階及び７４０段階の動作は、長期仲裁パラメータ制御部３３０と長期基準時間測定部３５０との動作に対応する。
　長期仲裁パラメータ制御部３３０は、短期仲裁パラメータ保存部３１０から出力される短期仲裁パラメータＳＡＰを所定時間連続して累積させ、累積された値を長期仲裁パラメータＬＡＰとして出力し、所定の長期基準時間信号ＬＲＥＦＴに応答してリセットされる。
【００８７】
　さらに説明すれば、長期仲裁パラメータ制御部３３０は、短期仲裁パラメータ保存部３１０から出力される短期仲裁パラメータＳＡＰを連続して累積させる加算器３４０、加算器３４０の出力を保存して長期基準時間信号ＬＲＥＦＴに応答してリセットされるレジスタ３３５、及び長期基準時間信号ＬＲＥＦＴに応答してレジスタ３３５の出力を長期仲裁パラメータＬＡＰとして保存する長期仲裁パラメータ保存部３４５、を備える。
【００８８】
　長期基準時間測定部３５０は、短期基準時間信号ＳＲＥＦＴに応答して所定の長期基準時間が経過する度に長期基準時間信号ＬＲＥＦＴを発生する。
　さらに説明すれば、長期基準時間測定部３５０は、短期基準時間信号ＳＲＥＦＴの発生回数をカウンティングし、長期基準時間信号ＬＲＥＦＴに応答してリセットされる長期カウンタ３５５、及び長期仲裁パラメータＬＡＰが長期仲裁パラメータ保存部３４５に保存される時間を長期基準時間としてあらかじめ保存し、長期カウンタ３５５の出力が長期基準時間に到達すれば、長期基準時間信号ＬＲＥＦＴを発生する長期比較部３６０、を備える。
【００８９】
　長期基準時間信号ＬＲＥＦＴは、短期基準時間信号ＳＲＥＦＴが発生する時間に２ｎ−ｐを積算した時間またはその以下の時間ごとに発生し、ここでｎは、加算器３４０のビット幅であり、ここでｐは、短期仲裁パラメータ保存部３１０から出力される短期仲裁パラメータＳＡＰのビット数である。すなわち、長期基準時間信号ＬＲＥＦＴが発生する時間の最大値は、短期基準時間信号ＳＲＥＦＴが発生する時間に２ｎ−ｐを積算した値である。
【００９０】
　図３で長期仲裁パラメータＬＡＰは、各短期基準時間ごとに発生する短期仲裁パラメータＳＡＰを累積したものであって、短期基準時間より遥かに長い時間である長期基準時間に短期仲裁パラメータＳＡＰを累積した値である。
【００９１】
　図４を参照すれば、長期基準時間が複数の短期基準時間を合算した時間区間に対応することが分かり、長期基準時間が経過すれば、長期基準時間信号ＬＲＥＦＴが発生する。
　例えば、短期仲裁パラメータ保存部３１０に保存された短期仲裁パラメータＳＡＰが３２ビットのうち上位８ビットとすれば、ｐは８である。短期仲裁パラメータＳＡＰを上位８ビットだけ短縮して保存することは２２４に正規化することと同じ原理である。
【００９２】
　長期仲裁パラメータＬＡＰを求めるために使われた加算器３４０が１６ビットとすれば、ｎは１６である。それにより、総２ｎ−ｐ倍、すなわち、短期基準時間の２８倍の時間の区間に対する短期仲裁パラメータＳＡＰを累積できる。
【００９３】
　したがって、クロック信号ＨＣＬＫの周期が７.５ｎｓとする時、短期基準時間は３２.２秒となり、長期基準時間は８２４３.２秒となる。すなわち、長期基準時間測定部３５０の長期カウンタ３５５は、短期基準時間信号ＳＲＥＦＴが２８回入力されることをカウンティングでき、長期比較部３６０には長期基準時間についての情報が保存されており、長期カウンタ３５５の出力と長期基準時間の情報とを比較して長期基準時間が経過すれば、長期基準時間信号ＬＲＥＦＴを発生する。したがって、長期比較部３６０に保存された長期基準時間についての情報を変更すれば、長期基準時間信号ＬＲＥＦＴが発生する時間を調節できる。長期カウンタ３５５は、長期基準時間信号ＬＲＥＦＴに応答してリセットされる。
【００９４】
　短期仲裁パラメータＳＡＰは、加算器３４０によって８２４３.２秒間レジスタ３３５に保存され、長期基準時間信号ＬＲＥＦＴが発生すれば、レジスタ３３５に保存された値は長期仲裁パラメータＬＡＰとして長期仲裁パラメータ保存部３４５に保存される。また、レジスタ３３５は、長期基準時間信号ＬＲＥＦＴに応答してリセットされる。
【００９５】
　長期仲裁パラメータＬＡＰは、短期仲裁パラメータＳＡＰの和となるので、ＳＯＣ（図示せず）が駆動される応用分野での平均的な仲裁状況を表し、システムバス仲裁器（図示せず）の優先順位を決定できる。また、マスターブロックの一般的なデータ伝送要求量を得られるため、使用者の試行錯誤や直観を通じてシステムバス仲裁器（図示せず）の優先順位や占有値を決定する方式から脱して合理的に決定できる。
【００９６】
　図５は、本発明の第２実施例によるバス利用パラメータ発生回路を示すブロック図である。
　図５のバス利用パラメータ発生回路５００の動作は、図１０ないし図１２のバス利用パラメータ発生方法に対応するので、共に説明する。
【００９７】
　図１０は、他の技術的課題を達成するための本発明の第２実施例によるバス利用パラメータ発生方法を示すフローチャートである。
　図１１は、図１０の１０２０段階をさらに説明する図面である。
　図１２は、図１０の１０４０段階をさらに説明する図面である。
【００９８】
　クロック信号に応答して所定の短期バス利用パラメータを保存する時間を決定する短期基準時間信号を発生する（１０１０段階）。１０１０段階は、図５の短期基準時間測定部５１５の動作を説明する。短期基準時間測定部５１５は、図３の短期基準時間測定部３１５と同じ構成を有し、同じ動作をする。したがって、ここで詳細な説明は省略する。
【００９９】
　前記クロック信号及び前記短期基準時間信号に応答してデータが前記システムバスを通じて伝送される度にアップカウンティングをし、カウンティングされた値を前記短期バス利用パラメータとして出力する（１０２０段階）。
【０１００】
　前記１０２０段階をさらに説明すれば、１０２０段階は、データが前記システムバスを通じて伝送される間に前記クロック信号に応答してアップカウンティングをし、カウンティングされた値を前記短期バス利用パラメータとして出力する段階（１１１０段階）、及び前記短期基準時間信号に応答して前記カウンティングされた値をリセットし、再びデータが前記システムバスを通じて伝送される間に前記クロック信号に応答してアップカウンティングする段階（１１２０段階）、を備える。
【０１０１】
　前記１０２０段階は、図５のカウンタ５０５及び短期バス利用パラメータ保存部５１０の動作を説明する。
　カウンタ５０５は、データがシステムバス（図示せず）を通じて伝送される間にクロック信号ＨＣＬＫに応答してアップカウンティングをし、短期基準時間信号ＳＲＥＦＴに応答してリセットされる。短期バス利用パラメータ保存部５１０は、短期基準時間信号ＳＲＥＦＴに応答してカウンタ５０５がリセットされる前まで、カウンティングされた値を短期バス利用パラメータＳＢＵＰとして受信して保存する。
【０１０２】
　図２で、Ｔ０、Ｔ２は、第１マスターブロック（図示せず）がシステムバス（図示せず）を利用してデータを伝送することを示し、Ｔ１は、第２マスターブロック（図示せず）がシステムバス（図示せず）を通じてデータを伝送することを示す。
【０１０３】
　データが伝送される３〜６番目のクロック信号ＨＣＬＫごとに１ずつ加算して短期バス利用パラメータＳＢＵＰを求められる。結局、短期バス利用パラメータＳＢＵＰは、システムバス（図示せず）を通じてデータが伝送される総回数である。
【０１０４】
　図２を参考にすれば、３〜６番目のクロック信号ＨＣＬＫで１ずつ加算して“１＋１＋１＋１＝４”を求められる。ここで短期バス利用パラメータＳＢＵＰは、システムバス（図示せず）を通じてデータが伝送される頻度を意味し、システムバス（図示せず）がどのくらい効率的に運営されているかを示す。
【０１０５】
　短期バス利用パラメータＳＢＵＰの値が大きいほど、システムバス（図示せず）が効率的に運営されていることを示す。したがって、バス利用パラメータ発生回路５００が実装されるＳＯＣ（図示せず）の使用者は、短期バス利用パラメータＳＢＵＰを参照して現在システムバス（図示せず）がどのくらい効率的に運営されているかと、いかなるマスターブロックがシステムバス（図示せず）を多く必要とするかに対する定量的な基準をリアルタイムで把握できる。
【０１０６】
　前記短期基準時間信号に応答して前記短期バス利用パラメータが累積される時間を決定する長期基準時間信号を発生する（１０３０段階）。１０３０段階は、図５の長期基準時間測定部５５０の動作を説明する。図５の長期基準時間測定部５５０は、図３の長期基準時間測定部３５０と同じ構成を有し、同じ動作をする。したがって、ここで詳細な説明は省略する。
【０１０７】
　前記長期基準時間信号に応答して前記短期バス利用パラメータを一定時間連続して累積させ、累積された値を長期バス利用パラメータとして出力する（１０４０段階）。
　前記１０４０段階は、前記短期バス利用パラメータを連続して累積させ、累積された値を前記長期バス利用パラメータとして出力する段階（１２１０段階）、及び前記長期基準時間信号に応答して前記累積された値をリセットし、再び前記短期バス利用パラメータを累積させて前記長期バス利用パラメータとして出力する段階（１２２０段階）を備える。
【０１０８】
　前記１０４０段階は、図５の長期バス利用パラメータ制御部５３０の動作を説明する。長期バス利用パラメータ制御部５３０の構成及び動作は、短期バス利用パラメータＳＢＵＰを累積して長期バス利用パラメータＬＢＵＰを発生する、という点で差があるだけであり、図３の長期仲裁パラメータ制御部３３０の構成及び動作と同じである。したがって、ここで詳細な説明を省略する。
【０１０９】
　長期バス利用パラメータＬＢＵＰは、短期バス利用パラメータＳＢＵＰの和となるので、ＳＯＣ（図示せず）が駆動される応用分野での平均的なシステムバス（図示せず）の利用状況を表し、システムバス仲裁器（図示せず）の優先順位を決定できる。また、マスターブロックの一般的なデータ伝送要求量を得られるため、使用者の試行錯誤や直観を通じてシステムバス仲裁器（図示せず）の優先順位や占有値を決定する方式から外れて合理的に決定できる。
【０１１０】
　図６は、本発明の第３実施例によるＳＯＣを示すブロック図である。
　図６を参考にすれば、本発明の第３実施例によるシステムバス６１０、システムバス６１０を通じてデータを伝送する第１ないし第Ｎマスターブロック６６０，６７０，６８０、及びマスターブロック６６０，６７０，６８０のシステムバス６１０の利用を制御する仲裁器６２０を備えるＳＯＣ ６００は、バス利用パラメータ制御回路６５０、短期基準時間測定部６３０、長期基準時間測定部６４０を備え、前記第１ないし第Ｎマスターブロック６６０，６７０，６８０は、各々仲裁パラメータ制御回路６６５，６７５，６８５を備える。
【０１１１】
　バス利用パラメータ制御回路６５０は、所定の短期基準時間信号ＳＲＥＦＴに応答して、システムバス６１０を通じて、前記データが伝送される回数ＤＢＴを所定の短期基準時間に測定し、前記測定された値を短期バス利用パラメータとして発生し、所定の長期基準時間信号ＬＲＥＦＴに応答して、短期バス利用パラメータが所定の長期基準時間に累積された値を、長期バス利用パラメータとして発生する。
【０１１２】
　バス利用パラメータ制御回路６５０は、図５のバス利用パラメータ発生回路５００で短期基準時間測定部５１５と長期基準時間測定部５５０とを除外した残りの構成要素を備える回路である。バス利用パラメータ制御回路６５０は、短期基準時間測定部６３０及び長期基準時間測定部６４０から、短期基準時間信号ＳＲＥＦＴ及び長期基準時間信号ＬＲＥＦＴを受信して、図５のバス利用パラメータ発生回路５００と同じ機能をする。したがって、ここで詳細な説明は省略する。
【０１１３】
　短期基準時間測定部６３０は、クロック信号に応答して短期基準時間ごとに発生する短期基準時間信号ＳＲＥＦＴを発生する。長期基準時間測定部６４０は、短期基準時間信号に応答して、所定の長期基準時間が経過する度に、長期基準時間信号ＬＲＥＦＴを発生する。
【０１１４】
　短期基準時間測定部６３０は、図３及び図５の短期基準時間測定部３１５，５１５と同じ回路であり、長期基準時間測定部６４０は、図３及び図５の長期基準時間測定部３５０，５５０と同じ回路である。したがって、ここで詳細な説明は省略する。
【０１１５】
　第１ないし第Ｎマスターブロック６６０，６７０，６８０は、各々対応する第１ないし第Ｎ仲裁パラメータ制御回路６６５，６７５，６８５を備える。第１ないし第Ｎ仲裁パラメータ制御回路６６５，６７５，６８５は、同じ機能をするので、代表的に第１仲裁パラメータ制御回路６６５についてだけ説明する。
【０１１６】
　第１仲裁パラメータ制御回路６６５は、マスターブロック６６０がシステムバス６１０を使用するために発生する要請信号ＲＥＱ１、及び仲裁器６２０がマスターブロック６６０がシステムバス６１０を使用することを許与するために発生する許与信号ＧＲＡ１を受信し、短期基準時間信号ＳＲＥＦＴに応答して要請信号ＲＥＱ１及び許与信号ＧＲＡ１が第１レベルとして発生する回数をカウンティングして短期仲裁パラメータを発生し、長期基準時間信号ＬＲＥＦＴに応答して短期仲裁パラメータを所定時間連続して累積させ、累積された値を長期仲裁パラメータとして発生する。
【０１１７】
　仲裁パラメータ制御回路６６５は、図３の仲裁パラメータ発生回路３００で短期基準時間測定部３１５と長期基準時間測定部３５０とを除外した残りの構成要素を備える。仲裁パラメータ制御回路６６５は、短期基準時間測定部６３０及び長期基準時間測定部６４０から短期基準時間信号ＳＲＥＦＴ及び長期基準時間信号ＬＲＥＦＴを受信して図３の仲裁パラメータ発生回路３００と同じ機能をする。したがって、ここで詳細な説明は省略する。
【０１１８】
　図６のＳＯＣ ６００は、図３の仲裁パラメータ発生回路３００と図５のバス利用パラメータ５００とを備えてシステムバス仲裁器６２０の優先順位や占有値を適切に調節できるパラメータをリアルタイムで求め、求められた値に応答して複数のマスターブロック６６０，６７０，６８０がシステムバス６１０を最適に利用できるようにする。
【０１１９】
　以上のように、図面と明細書で最適の実施例が開示された。ここで、特定な用語が使われたが、これは単に本発明を説明するための目的で使われたものに過ぎず、意味限定や特許請求の範囲に記載された本発明の範囲を制限するために使われたものではない。したがって、当業者ならば、これから多様な変形及び均等な他の実施例が可能であることが分かる。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想によって決まらなければならない。
【産業上の利用可能性】
【０１２０】
　本発明は、システムバスを通じてデータを伝送する回路システムで複数のマスターブロック間のシステムバス使用に関する優先順位を決定するパラメータ発生回路及びパラメータ発生方法の分野に利用されうる。
【図面の簡単な説明】
【０１２１】
【図１】一般的なシステム・オン・チップＳＯＣを示すブロック図である。
【図２】本発明の短期仲裁パラメータ及び短期バス利用パラメータを発生させる動作を説明するタイミング図である。
【図３】本発明の第１実施例による仲裁パラメータ発生回路を示すブロック図である。
【図４】短期基準時間及び長期基準時間を説明するための図面である。
【図５】本発明の第２実施例によるバス利用パラメータ発生回路を示すブロック図である。
【図６】本発明の第３実施例によるＳＯＣを示すブロック図である。
【図７】他の技術的課題を達成するための本発明の第１実施例による仲裁パラメータ発生方法を示すフローチャートである。
【図８】図７の７２０段階をさらに説明する図面である。
【図９】図７の７４０段階をさらに説明する図面である。
【図１０】他の技術的課題を達成するための本発明の第２実施例によるバス利用パラメータ発生方法を示すフローチャートである。
【図１１】図１０の１０２０段階をさらに説明する図面である。
【図１２】図１０の１０４０段階をさらに説明する図面である。
【符号の説明】
【０１２２】
　　　３００　　仲裁パラメータ発生回路
　　　３０５　　カウンタ
　　　３１０　　短期仲裁パラメータ保存部
　　　３１５　　短期基準時間測定部
　　　３２０　　短期カウンタ
　　　３２５　　短期比較部
　　　３３０　　長期仲裁パラメータ制御部
　　　３３５　　レジスタ
　　　３４０　　加算器
　　　３４５　　長期仲裁パラメータ保存部
　　　３５０　　長期基準時間測定部
　　　３５５　　長期カウンタ
　　　３６０　　長期比較部
　　　ＲＥＱ　　要請信号
　　　ＧＲＡ　　許与信号
　　　ＳＲＥＦＴ　　短期基準時間信号
　　　ＳＡＰ　　短期仲裁パラメータ
　　　ＨＣＬＫ　クロック信号
　　　ＬＡＰ　　長期仲裁パラメータ
　　　ＬＲＥＦＴ　　長期基準時間信号
【図１】
2004133946.tif 000003
【図２】
2004133946.tif 000004
【図３】
2004133946.tif 000005
【図４】
2004133946.tif 000006
【図５】
2004133946.tif 000007
【図６】
2004133946.tif 000008
【図７】
2004133946.tif 000009
【図８】
2004133946.tif 000010
【図９】
2004133946.tif 000011
【図１０】
2004133946.tif 000012
【図１１】
2004133946.tif 000013
【図１２】
2004133946.tif 000014