(57)【要約】【課題】  エラー検出機能付き画像取込装置を提供する。【解決手段】  本考案による画像取込装置は、画像から反射した光を検出する光センサーと、アナログ式フロントエンド装置と、エンコーダーと、デコーダーと、プロセッサと、信号伝送装置とを有する。エンコーダーは、アナログ式フロントエンド装置で生成されたデジタル画像信号をエンコードする。デコーダーは、上記のデジタル画像信号からエンコーダーでエンコードされたエンコード済みデジタル画像信号をデコードする。【選択図】  図３
0003109829.tif 000002
【実用新案登録請求の範囲】
【請求項１】
画像から反射された光を検出し、該光をアナログ画像信号に変換する、光センサー；
該光センサーに電気的に接続され、前記アナログ画像信号をデジタル画像信号に変換する、アナログ式フロントエンド装置；
該アナログ式フロントエンド装置に電気的に接続され、前記アナログ式フロントエンド装置で変換されたデジタル画像信号をエンコードする、エンコーダー；
該エンコーダーでエンコードされたエンコード済みデジタル画像信号をデコードするデコーダー；
該デコーダーに電気的に接続され、前記エンコーダーでエンコードされた前記エンコード済みデジタル画像信号が正しいかどうかを決定し、前記光センサー及びエンコーダーの動作を制御する制御信号を生成する、プロセッサ；並びに
前記光センサーと前記デコーダーと前記プロセッサとの間で電気的に接続され、前記エンコーダーでエンコードされたエンコード済みデジタル画像信号と前記プロセッサで生成された前記制御信号とを伝送する、信号伝送装置；
を備えることを特徴とするエラー検出機能付き画像取込装置。
【請求項２】
前記プロセッサは、前記エンコーダーでエンコードされた前記エンコード済みデジタル画像信号が正しいことを前記プロセッサが決定した場合にのみ、前記制御信号を生成することを特徴とする請求項１に記載の画像取込装置。
【請求項３】
前記制御信号は、他の画像から反射された光を前記光センサーに検出させることを特徴とする請求項１に記載の画像取込装置。
【請求項４】
前記アナログ式フロントエンド装置と前記エンコーダーとの間で電気的に接続され、前記アナログ式フロントエンド装置で変換された前記デジタル画像信号を保存する、レジスタをさらに備えることを特徴とする請求項１に記載の画像取込装置。
【請求項５】
前記アナログ式フロントエンド装置は、各時間において、新規のアナログ画像信号を新規のデジタル画像信号に変換し、且つ、前記レジスタに保存された前記デジタル画像信号を該新規のデジタル画像信号で更新することを特徴とする請求項４に記載の画像取込装置。
【請求項６】
前記制御信号は、前記レジスタに保存された前記デジタル画像信号を前記エンコーダーにエンコードさせ得ることを特徴とする請求項５に記載の画像取込装置。
【請求項７】
前記エンコーダー、前記デコーダー及び前記プロセッサは、偶数パリティーエラーチェック機構を形成することを特徴とする請求項１に記載の画像取込装置。
【請求項８】
前記エンコーダー、前記デコーダー及び前記プロセッサは、奇数パリティーエラーチェック機構を形成することを特徴とする請求項１に記載の画像取込装置。
【請求項９】
前記エンコーダー、前記デコーダー及び前記プロセッサは、周期的冗長エラーチェック機構を形成することを特徴とする請求項１に記載の画像取込装置。
【請求項１０】
前記デジタル画像信号は、Ｎ個のビットを有し、
前記デジタル画像信号から前記エンコーダーでエンコードされた前記エンコード済みデジタル画像信号は、前記デジタル画像信号の前記のＮ個のビットと前記エンコーダー、前記デコーダー及び前記プロセッサに従って形成された所定のエラーチェック機構とに従った値セットを有するチェックビットを備え、
前記Ｎは、ビットペアに対応し、
前記ビットペアのそれぞれは、奇数位置ビットと該奇数位置ビットと同一の偶数位置ビットとを有し、且つ
前記エンコード済みデジタル画像信号のＮ番目のビットペアの偶数位置ビットは、前記デジタル画像信号のＮ番目のビットの偶数位置ビットと同一の値を有する、ことを特徴とする請求項１に記載の画像取込装置。
【請求項１１】
前記制御信号は、からの信号であることを特徴とする請求項１０に記載の画像取込装置。
【請求項１２】
前記の所定のエラーチェック機構は、奇数パリティーチェック機構であることを特徴とする請求項１０に記載の画像取込装置。
【請求項１３】
前記の所定のエラーチェック機構は、偶数パリティーチェック機構であることを特徴とする請求項１０に記載の画像取込装置。
【請求項１４】
前記の所定のエラーチェック機構は、周期的冗長エラーチェック機構であることを特徴とする請求項１０に記載の画像取込装置。
【請求項１５】
前記プロセッサは、特定用途向け集積回路（ＡＳＩＣ）であることを特徴とする請求項１に記載の画像取込装置。
【請求項１６】
前記光センサーは、電荷結合素子（ＣＣＤ）であることを特徴とする請求項１に記載の画像取込装置。
【請求項１７】
前記アナログ式フロントエンド装置は、光センサーを備える光エンジンに導入されていることを特徴とする請求項１に記載の画像取込装置。
【請求項１８】
前記エンコーダーは、光センサーを備える光エンジンに導入されていることを特徴とする請求項１に記載の画像取込装置。
【請求項１９】
前記アナログ式フロントエンド装置は、マザーボード上に導入されていることを特徴とする請求項１に記載の画像取込装置。
【請求項２０】
前記エンコーダーは、マザーボード上に導入されていることを特徴とする請求項１に記載の画像取込装置。
【考案の詳細な説明】
【技術分野】
【０００１】
本考案は、画像取込装置に係り、特に、エラー検出機能付き画像取込装置に関する。
【背景技術】
【０００２】
近年、コピー機、多機能製品（ｍｕｌｔｉ−ｆｕｎｃｔｉｏｎ  ｐｒｏｄｕｃｔｓ；ＭＦＰ）やデジタルスチルカメラ（ＤＳＣ）などの画像取込装置は、インターネットの爆発的な発展に伴って種々の技術分野で広く応用されている。ユーザーは、画像取込装置により取込まれた画像を、インターネットを介して数千マイルも離れた友人に送信可能である。
【０００３】
図１は、先行技術における画像取込装置１０に関する機能ブロック図である。画像取込装置１０は、光エンジン１２、制御・データ処理ユニット１６、信号伝送装置１４及びステップモーター１８を備える。光エンジン１２は、画像から反射した光を検出しこの光をアナログ画像信号に変換する電荷結合素子（ＣＣＤ）モジュール２０が導入されている。信号伝送装置１４は、このアナログ画像信号を制御・データ処理ユニット１６に伝送する。ステップモーター１８は、光エンジン１２と制御・データ処理ユニット１６とを電気的に接続し、制御・データ処理ユニット１６にて生成された制御信号に従って光エンジン１２の動きを制御する。
【０００４】
制御・データ処理ユニット１６は、アナログ式フロントエンド装置２２、特定用途向け集積回路（ＡＳＩＣ）２４及びメモリ２６を備える。アナログ式フロントエンド装置２２は、信号伝送装置１４から伝送されたアナログ画像信号をデジタル画像信号に変換する。ＡＳＩＣ２４は、アナログ式フロントエンド装置２２に電気的に接続し、上記のデジタル画像信号を、ノイズ除去処理や画像圧縮処理など種々のデジタル信号処理を実行する。メモリ２６は、ＡＳＩＣ２４に電気的に接続し、ＡＳＩＣ２４で処理された処理済みデジタル画像信号を保存する。ＡＳＩＣ２４は、再取込信号を生成しこの再取込信号を信号伝送装置１４を介して光エンジン１２のＣＣＤモジュール２０へと伝送される他の画像により反射された光を再検出するＣＣＤモジュール２０を制御する能力をさらに有する。
【０００５】
信号伝送装置１４から伝送される工程において、アナログ画像信号は、電磁波妨害（ＥＭＩ）の影響を受け、容易に破壊されてしまう。
【０００６】
図２は、先行技術における他の画像取込装置３０に関する機能ブロック図である。画像取込装置３０は、光エンジン３２と、信号伝送装置１４と、制御・データ処理ユニット３６と、ステップモーター１８とを備える。また、画像取込装置３０は、画像取込装置１０と同様に、ＣＣＤモジュール２０、信号伝送装置１４、アナログ式フロントエンド装置２２、ＡＳＩＣ２４、メモリ２６及びステップモーター１８を備えるが、画像取込装置３０のアナログ式フロントエンド装置２２は、画像取込装置１０のアナログ式フロントエンド装置２２が導入されている制御・データ処理ユニット１６ではなく光エンジン１２に導入されている。従って、信号伝送装置１４を介して伝送されるのは、アナログ画像信号ではなく、代わって、デジタル画像信号であって、ＥＭＩに耐え得るのに十分頑強である。
【０００７】
しかしながら、光エンジン１２と制御・データ処理ユニット１６との間で電気的に接続された信号伝送装置１４は、通常、長さが短く、画像取込装置３０の制御・データ処理ユニット３６は、誤った信号を受信する機会が未だ大きいため、信号伝送装置などから伝送された信号は、デジタル画像信号であってもノイズにより容易に汚染されてしまう。
【考案の開示】
【考案が解決しようとする課題】
【０００８】
従って、本願にて登録請求された本考案の主目的は、先行技術における欠点を解決する、エラー検出機能付き画像取込装置を提供することである。
【課題を解決するための手段】
【０００９】
登録請求した本考案によると、画像取込装置は、光センサー、アナログ式フロントエンド装置、エンコーダー、デコーダー、プロセッサ及び信号伝送装置を有する。光センサーは、画像から反射された光を検出し、この光をアナログ画像信号に変換する。アナログ式フロントエンド装置は、光センサーに電気的に接続され、このアナログ画像信号をデジタル画像信号に変換する。エンコーダーは、アナログ式フロントエンド装置に電気的に接続され、アナログ式フロントエンド装置で変換されたデジタル画像信号をエンコードする。デコーダーは、エンコーダーでエンコードされたエンコード済みデジタル画像信号をデコードする。プロセッサは、デコーダーに電気的に接続され、エンコーダーでエンコードされたエンコード済みデジタル画像信号が正しいかどうかを決定し、且つ、光センサー及びエンコーダーの動作を制御する制御信号を生成する。信号伝送装置は、光センサーと、デコーダーと、プロセッサとを電気的に接続し、エンコーダーでエンコードされたエンコード済みデジタル画像信号と、プロセッサで生成した制御信号とを伝送する。
【００１０】
登録請求した本考案の上記及びその他の目的は、種々の図面にて示した好適実施例に関する以下の詳細な説明により、当業者に疑い無く明らかになるであろう。
【考案の効果】
【００１１】
本考案は、エンコーダーと対応するデコーダーとを備える画像取込装置を提供可能であり、本考案による画像取込装置は、このエンコーダーとデコーダーとに従って形成されたエラー検出機能の補助を得て良好な信頼性を有する。
【考案を実施するための最良の形態】
【００１２】
以下のパラグラフにおいて、エラー検出機能付き画像取込装置について説明する。なお、この画像取込装置は、画像取込装置に伝送された信号が正しいかどうかを決定する機能を有する。図３は、本考案による画像取込装置５０の好適実施例に関する機能ブロック図である。画像取込装置５０は、信号伝送装置１４と、この信号伝送装置１４に電気的に接続された光エンジン５２と、信号伝送装置１４に電気的に接続された制御・データ処理ユニット５６と、制御・データ処理ユニット５６及び光エンジン５２との間で電気的に接続されたステップモーター１８とを有する。
【００１３】
光エンジン５２は、ＣＣＤモジュール２０と、ＣＣＤモジュール２０に電気的に接続されたアナログ式フロントエンド装置２２と、アナログ式フロントエンド装置２２で変換されたデジタル画像信号をエンコードする、アナログ式フロントエンド装置２２に電気的に接続されたエンコーダー５４とを有する。なお、デジタル画像信号は、信号伝送装置１４から制御・データ処理ユニット５６へと伝送されてもよい。
【００１４】
制御・データ処理ユニット５６は、信号伝送装置に電気的に接続し信号伝送装置１４から伝送されたエンコード済みデジタル画像信号をエンコードするデコーダー５８と、デコーダー５８に電気的に接続されたＡＳＩＣ２４と、ＡＳＩＣ２４に電気的に接続されたメモリ２６とを備える。上述のノイズ除去処理や画像圧縮処理の実行に加えて、ＡＳＩＣ２４は、信号伝送装置１４から伝送されたエンコード済みデジタル画像信号が正しいかどうを決定する能力を更に有し、且つ再取込信号を生成しこの再取込信号を信号伝送装置１４を介して光エンジン５２のＣＣＤモジュール２０に伝送することにより、他の画像から反射された光を再検出するＣＣＤモジュール２０を制御する能力を更に有する。
【００１５】
ＡＳＩＣ２４は、エンコードされたデジタル画像信号が正しいと決定された場合、種々の再取込信号を生成しない。他方、エンコードされたデジタル画像信号が正しくないと決定されると、ＡＳＩＣ２４は、再取込信号を発生し、信号伝送装置１４を介して光エンジン５２に伝送し、光エンジン５２のＣＣＤモジュール２０を制御して、他の画像から反射された光を再検出する。
【００１６】
好適実施例によると、エンコーダー５４、デコーダー５８及びＡＳＩＣ２４は、奇数パリティーエラーチェック機能、偶数パリティーエラーチェック機能、周期的冗長エラーチェック（ＣＲＣ）又はその他の種々のエラーチェック機構を形成してもよい。
【００１７】
例えば、エンコーダー５４、デコーダー５８及びＡＳＩＣ２４が偶数パリティーエラーチェック機構を形成すると仮定すると、エンコーダー５４は、所定数のビットを有するチェックコードをアナログ式フロントエンド装置２２で伝送されたデジタル画像信号に付加し、「１」と同じ偶数のビットを有するようにエンコードされたデジタル画像信号（このデジタル画像信号はチェックコードを含む）を制限する。チェックコードをプラスされたエンコード済みデジタル画像信号は、その後、信号伝送装置１４を介して制御・データ処理ユニット５６へと伝送される。その後、エンコード済みデジタル画像信号において「１」と同数のビット数が奇数であることを決定した後、ＡＳＩＣ２４は、ノイズ除去処理（又は画像圧縮処理）を実行する。エンコード済みデジタル画像信号において「１」と同数のビット数が偶数である場合には、ＡＳＩＣ２４は、信号伝送装置１４を介して再取込信号を光エンジン５２に伝送し、他の画像から反射した光を再検出するように、光エンジン５２のＣＣＤモジュール２０を制御する。
【００１８】
エンコード済みデジタル画像信号が間違っていることを決定した後には、画像取込装置５０のＡＳＩＣ２４は、再取込信号を光エンジン５２に伝送する。しかしながら、エンコード済みデジタル画像信号が間違っていることを決定した後、本考案の画像取込装置のＡＳＩＣは、再取込信号を伝送することなく、この間違ったエンコード済みデジタル画像信号を直接分析することにより、正しいエンコード済みデジタル画像信号を取得してもよい。
【００１９】
例えば、エンコーダー５４でエンコードされる準備の整ったデジタル画像信号を「０１１０」と仮定すると、エンコーダー５４は、この「０１１０」というデジタル画像信号を「００１１１１００１」というエンコード済みデジタル画像信号へとエンコードする。なお、この信号のうち、１番目、３番目、５番目及び７番目のビットは、上記のデジタル画像信号の１番目、２番目、３番目及び４番目のビットとそれぞれ同一であり、２番目、４番目、６番目及び８番目のビットは、上記のデジタル画像信号の１番目、２番目、３番目及び４番目のビットとそれぞれ同一であり、上記の「０１１０」というデジタル画像信号及び奇数パリティーエラーチェック機構に従って設定された９番目のビットは「１」である。１番目、３番目、５番目及び７番目のビットがそれぞれ上記のエンコード済みデジタル画像信号の２番目、４番目、６番目及び８番目のビットと同一であることが決定された後には、ＡＳＩＣ２４は、９番目のビットを無視してもよく、且つ、上記のエンコード済みデジタル画像信号の１番目、３番目、５番目及び７番目のビットは、上記のデジタル画像信号の１番目、２番目、３番目及び４番目のビットと同一であることを決定する。
【００２０】
他方、１番目、３番目、５番目及び７番目のビットを構成する奇数グループにおける種々のビットがエンコード済みデジタル画像信号の２番目、４番目、６番目及び８番目のビットを構成する奇数グループにおけるそれぞれ対応するビットと同一でない場合には、ＡＳＩＣ２４は、エンコード済みデジタル画像信号の９番目のビットを参照し、デジタル画像信号を決定する。例えば、３番目のビットが４番目のビットと同一でなく、エンコード済みデジタル画像信号の３番目又は４番目のビットが間違っていることを決定した、デコーダー５８が受信したエンコード済みデジタル画像信号が「００１０１１００１」である場合、ＡＳＩＣ２４は、上記のデジタル画像信号が、９番目のビット及び偶数パリティーエラーチェック機構に従って「００１１」ではなく「０１１０」であることを、決定する。
【００２１】
上述のシナリオによると、画像取込装置は、エンコード済みデジタル画像信号の正誤性の決定が可能であるばかりでなく、画像取込装置は、再取込信号を伝送することなく、間違ったエンコード済みデジタル画像信号を正しいデジタル画像信号に修正する能力をも有する。同様に、ＡＳＩＣ２４は、からの信号（ｎｕｌｌ  ｓｉｇｎａｌ）の他にはいかなる信号も送信しないが、光エンジン５２を動作させ得る。
【００２２】
好適実施例によると、ＣＣＤモジュール２０、アナログ式フロントエンド装置２２及びエンコーダー５４は、全て、光エンジン１２に導入される。ＣＣＤモジュール２０に替えて、画像から反射した光を検出し反射した光をアナログ画像信号に変換する能力を有する種々の光センサーを導入してもよい。しかしながら、マザーボード上にエンコーダー５４及びエンコーダー５４を選択的に導入してもよい。
【００２３】
信号伝送装置１４により伝送されたエンコード済みデジタル画像信号が間違っていると決定された後、図３に示す画像取込装置５０のＡＳＩＣ２４は、他の画像から反射した光をＣＣＤモジュール２０に再検出させ得る再取込信号を発生し、光エンジン５２へと伝送する。しかしながら、本考案の画像取込装置のＡＳＩＣは、他の画像の光をＣＣＤモジュール２０に再検出させ得ることなく、正しいエンコード済みデジタル画像信号をさらに取得してもよい。
【００２４】
図４は、本考案による画像取込装置７０の第２実施例に関する機能ブロック図である。画像取込装置７０は、信号伝送装置１４と、この信号伝送装置１４に電気的に接続された光エンジン７２と、信号伝送装置１４に電気的に接続された制御・データ処理ユニット７６と、ステップモーター１８とを備える。なお、ステップモーター１８は、光エンジン７２と制御・データ処理ユニット７６との間で電気的に接続される。
【００２５】
ＣＣＤモジュール２０、アナログ式フロントエンド装置２２及びエンコーダー５４に加えて、光エンジン７２は、アナログ式フロントエンド装置２２とエンコーダー５４との間で電気的に接続されたレジスタ７４を備え、ＣＣＤモジュール２０で変換されたアナログ画像信号からアナログ式フロントエンド装置２２で変換されたデジタル画像信号を、保存する。新規のデジタル画像信号は、各時間において生成され、アナログ式フロントエンド装置２２は、レジスタ７４に保存されているデジタル画像信号をこの新規のデジタル画像信号で更新する。
【００２６】
同様に、制御・データ処理ユニット７６のＡＳＩＣ８４は、デコーダー５８でエンコードされたエンコード済みデジタル画像信号に関してノイズ除去処理を実行することも可能である。しかしながら、ＡＳＩＣ８４は、レジスタ７４に保存されているデジタル画像信号をエンコーダー５４で再エンコードさせ得るように、再取込信号に替えて、信号伝送装置１４を介して光エンジン７２へと再エンコード信号を伝送する。
【００２７】
信号伝送装置１４から伝送されたエンコード済みデジタル画像信号が正しいことを決定した後には、ＡＳＩＣ８４は、何も行わない。他方、エンコード済みデジタル画像信号が誤っていることをＡＳＩＣ８４が決定した後には、ＡＳＩＣ８４は、エンコーダー５４がレジスタ７４に保存されるデジタル画像信号を再エンコードさせ得るように、再エンコード信号を光エンジン７２に伝送する。信号伝送装置１４のデジタル画像信号伝送率、ＡＳＩＣ８４のデジタル信号処理率及びＡＳＩＣ８４の正誤性決定率は、ＣＣＤモジュール２０の画像取込率及びアナログ式フロントエンド装置２２のデジタル画像信号生成率と略同一の画像取込率よりも全てかなり高いので、エンコード済みデジタル画像信号が間違っていることをＡＳＩＣ８４が決定し光エンジン７２に再エンコード信号を伝送する際、アナログ式フロントエンド装置７４は、他のデジタル画像信号を生成するのに十分な時間がなく、レジスタ７４に保存されているデジタル画像信号は、変更されずに残存される。従って、上記の再エンコード信号に従ってエンコーダー５４がエンコードするデジタル画像信号は、デコーダー５８にちょうど伝送されたデジタル画像信号と同一となる。
【００２８】
先行技術と比較すると、本考案は、エンコーダーと対応するデコーダーとを備える画像取込装置を提供可能である。この画像取込装置は、このエンコーダーとデコーダーとに従って形成されたエラー検出機能の補助を得て良好な信頼性を有する。
【００２９】
上述の通り本考案に関する詳細な説明を行ってきたが、本考案による装置に関する種々の改質及び変更は、本考案の教示を遵守しつつ可能であることを当業者は即座に見抜くであろう。従って、上述の通り開示した本考案は、登録請求した請求項の境界でのみ限定的に解釈されるべきである。
【図面の簡単な説明】
【００３０】
【図１】先行技術における画像取込装置に関する機能ブロック図である。
【図２】先行技術における他の画像取込装置に関する機能ブロック図である。
【図３】本考案による画像取込装置の機能ブロック図の好適実施例である。
【図４】本考案による画像取込装置の機能ブロック図の第二の好適実施例である。
【符号の説明】
【００３１】
１０    画像取込装置
１２    光エンジン
１４    信号伝送装置
１６    制御・データ処理ユニット
１８    ステップモーター
２０    ＣＣＤモジュール
２２    アナログ式フロントエンド装置
２４    ＡＳＩＣ
２６    メモリ
３０    画像取込装置
３２    光エンジン
３６    制御・データ処理ユニット
５０    画像取込装置
５２    光エンジン
５４    エンコーダー
５６    制御・データ処理ユニット
５８    デコーダー
７０    画像取込装置
７２    光エンジン
７４    レジスタ
７６    制御・データ処理ユニット
８４    ＡＳＩＣ
【図１】
0003109829.tif 000003
【図２】
0003109829.tif 000004
【図３】
0003109829.tif 000005
【図４】
0003109829.tif 000006