(57)【要約】【課題】フライングキャパシタを駆動するトランジスタのゲート電圧を、入力電圧によって制御される電圧振幅にて制御すると、大電流容量を実現する際に、トランジスタのサイズが大きくなり、回路サイズが増大する。【解決手段】電源電圧ＶＤＤ１を電源電圧ＶＤＤ２に変換するチャージポンプ型ＤＣ−ＤＣコンバータ１０において、ＶＳＳ−ＶＤＤ１振幅のコントロールパルスをレベルシフタ１２によってＶＳＳ−ＶＤＤ２振幅のコントロールパルスに振幅変換し、この振幅変換後のコントロールパルスをポンピングパルスとして用いてチャージポンプ回路１１のＭＯＳトランジスタＱｐ１１，Ｑｎ１１によってフライングキャパシタＣ１１を充放電駆動するとともに、フライングキャパシタＣ１１の出力側のＭＯＳトランジスタＱｎ１２，Ｑｐ１２をスイッチング制御するようにする。【選択図】        図１
2004350343.tif 000002
【特許請求の範囲】
【請求項１】
キャパシタと、前記キャパシタを充放電駆動するトランジスタ対とを有し、第１の電源電圧を当該電源電圧よりも大なる第２の電源電圧に変換するチャージポンプ回路と、
前記トランジスタ対を駆動するコントロールパルスを、前記チャージポンプ回路で変換された前記第２の電源電圧を用いて振幅変換する振幅変換回路と
を備えたことを特徴とする電源電圧変換回路。
【請求項２】
電源投入時の一定期間において前記チャージポンプ回路の出力ラインを前記第１の電源電圧の電源ラインに接続するスイッチ素子を有する
ことを特徴とする請求項１記載の電源電圧変換回路。
【請求項３】
電源投入時に与えられる制御パルスを前記スイッチ素子のゲートに印加する抵抗素子と、
前記抵抗素子に対して並列に接続され、前記チャージポンプ回路で変換された前記第２の電源電圧を用いて前記制御パルスをレベルシフトするレベルシフト回路とを有する
ことを特徴とする請求項２記載の電源電圧変換回路。
【請求項４】
第１のキャパシタと、前記第１のキャパシタを充放電駆動する第１のトランジスタ対とを有し、第１の正側電源電圧を当該正側電源電圧よりも大なる第２の正側電源電圧に変換する第１のチャージポンプ回路と、
第２のキャパシタと、前記第２のキャパシタを充放電駆動する第２のトランジスタ対とを有し、前記第１の正側電源電圧を負側電源電圧に変換する第２のチャージポンプ回路と、
前記第１のトランジスタ対を駆動するコントロールパルスを、前記第１のチャージポンプ回路で変換された前記第２の正側電源電圧および前記第２のチャージポンプ回路で変換された前記負側電源電圧を用いて振幅変換する第１の振幅変換回路と、
前記第２のトランジスタ対を駆動するコントロールパルスを、前記第１のチャージポンプ回路で変換された前記第２の正側電源電圧および前記第２のチャージポンプ回路で変換された前記負側電源電圧を用いて振幅変換する第２の振幅変換回路と
を備えたことを特徴とする電源電圧変換回路。
【請求項５】
電源投入時の一定期間において前記第１，第２のチャージポンプ回路の各出力ラインを前記第１の正側電源電圧および前記負側電源電圧の各電源ラインに接続する第１，第２のスイッチ素子を有する
ことを特徴とする請求項４記載の電源電圧変換回路。
【請求項６】
電源投入時に与えられる制御パルスを前記第１のスイッチ素子のゲートに印加する第１の抵抗素子と、
前記第１の抵抗素子に対して並列に接続され、前記第１のチャージポンプ回路で変換された前記第２の正側電源電圧を用いて前記制御パルスをレベルシフトする第１のレベルシフト回路と、
電源投入時に与えられる制御パルスを前記第２のスイッチ素子のゲートに印加する第２の抵抗素子と、
前記第２の抵抗素子に対して並列に接続され、前記第２のチャージポンプ回路で変換された前記負側電源電圧を用いて前記制御パルスをレベルシフトする第２のレベルシフト回路とを有する
ことを特徴とする請求項５記載の電源電圧変換回路。
【請求項７】
キャパシタと、前記キャパシタを充放電駆動するトランジスタ対とを有し、第１の電源電圧を当該電源電圧よりも大なる第２の電源電圧に変換するチャージポンプ回路を用いた電源電圧変換回路の制御方法であって、
前記チャージポンプ回路で変換された前記第２の電源電圧を用いてコントロールパルスを振幅変換し、
その振幅変換後のコントロールパルスを用いて前記トランジスタ対によって前記キャパシタを充放電駆動する
ことを特徴とする電源電圧変換回路の制御方法。
【請求項８】
第１のキャパシタと、前記第１のキャパシタを充放電駆動する第１のトランジスタ対とを有し、第１の正側電源電圧を当該正側電源電圧よりも大なる第２の正側電源電圧に変換する第１のチャージポンプ回路と、
第２のキャパシタと、前記第２のキャパシタを充放電駆動する第２のトランジスタ対とを有し、前記第１の正側電源電圧を負側電源電圧に変換する第２のチャージポンプ回路とを備えた電源電圧変換回路の制御方法であって、
前記第１のチャージポンプ回路で変換された前記第２の正側電源電圧および前記第２のチャージポンプ回路で変換された前記負側電源電圧を用いてコントロールパルスを振幅変換し、
その振幅変換後のコントロールパルスを用いて前記第１，第２のチャージポンプ回路の各々において前記第１，第２のトランジスタ対によって前記第１，第２のキャパシタをそれぞれ充放電駆動する
ことを特徴とする電源電圧変換回路の制御方法。
【請求項９】
電気光学素子を含む画素が行列状に２次元配置されてなる表示エリア部と、所定の直流電源電圧を電圧値の異なる電源電圧に変換する電源電圧変換回路とを具備する表示装置であって、
前記電圧変換回路は、
キャパシタと、前記キャパシタを充放電駆動するトランジスタ対とを有し、第１の電源電圧を当該電源電圧よりも大なる第２の電源電圧に変換するチャージポンプ回路と、
前記トランジスタ対を駆動するコントロールパルスを、前記チャージポンプ回路で変換された前記第２の電源電圧を用いて振幅変換する振幅変換回路とを備えた
ことを特徴とする表示装置。
【請求項１０】
電源投入時の一定期間において前記チャージポンプ回路の出力ラインを前記第１の電源電圧の電源ラインに接続するスイッチ素子を有する
ことを特徴とする請求項９記載の表示装置。
【請求項１１】
電源投入時に与えられる制御パルスを前記スイッチ素子のゲートに印加する抵抗素子と、
前記抵抗素子に対して並列に接続され、前記チャージポンプ回路で変換された前記第２の電源電圧を用いて前記制御パルスをレベルシフトするレベルシフト回路とを有する
ことを特徴とする請求項１０記載の表示装置。
【請求項１２】
前記電源電圧変換回路は、前記表示エリア部と同じ透明絶縁基板上に形成されている
ことを特徴とする請求項９記載の表示装置。
【請求項１３】
前記電源電圧変換回路から出力される電源電圧を基板外部に取り出す電源出力端子と、前記電源出力端子から出力される電源電圧を基板内部に取り込む電源入力端子とを有し、前記電源出力端子と前記電源入力端子とを基板外部で電気的に接続する
ことを特徴とする請求項１２記載の表示装置。
【請求項１４】
電気光学素子を含む画素が行列状に２次元配置されてなる表示エリア部と、所定の直流電源電圧を電圧値の異なる電源電圧に変換する電源電圧変換回路とを具備する表示装置であって、
前記電圧変換回路は、
第１のキャパシタと、前記第１のキャパシタを充放電駆動する第１のトランジスタ対とを有し、第１の正側電源電圧を当該正側電源電圧よりも大なる第２の正側電源電圧に変換する第１のチャージポンプ回路と、
第２のキャパシタと、前記第２のキャパシタを充放電駆動する第２のトランジスタ対とを有し、前記第１の正側電源電圧を負側電源電圧に変換する第２のチャージポンプ回路と、
前記第１のトランジスタ対を駆動するコントロールパルスを、前記第１のチャージポンプ回路で変換された前記第２の正側電源電圧および前記第２のチャージポンプ回路で変換された前記負側電源電圧を用いて振幅変換する第１の振幅変換回路と、
前記第２のトランジスタ対を駆動するコントロールパルスを、前記第１のチャージポンプ回路で変換された前記第２の正側電源電圧および前記第２のチャージポンプ回路で変換された前記負側電源電圧を用いて振幅変換する第２の振幅変換回路とを備えた
ことを特徴とする表示装置。
【請求項１５】
電源投入時の一定期間において前記第１，第２のチャージポンプ回路の各出力ラインを前記第１の正側電源電圧および前記負側電源電圧の各電源ラインに接続する第１，第２のスイッチ素子を有する
ことを特徴とする請求項１４記載の表示装置。
【請求項１６】
電源投入時に与えられる制御パルスを前記第１のスイッチ素子のゲートに印加する第１の抵抗素子と、
前記第１の抵抗素子に対して並列に接続され、前記第１のチャージポンプ回路で変換された前記第２の正側電源電圧を用いて前記制御パルスをレベルシフトする第１のレベルシフト回路と、
電源投入時に与えられる制御パルスを前記第２のスイッチ素子のゲートに印加する第２の抵抗素子と、
前記第２の抵抗素子に対して並列に接続され、前記第２のチャージポンプ回路で変換された前記負側電源電圧を用いて前記制御パルスをレベルシフトする第２のレベルシフト回路とを有する
ことを特徴とする請求項１５記載の表示装置。
【請求項１７】
前記電源電圧変換回路は、前記表示エリア部と同じ透明絶縁基板上に形成されている
ことを特徴とする請求項１４記載の表示装置。
【請求項１８】
前記電源電圧変換回路から出力される電源電圧を基板外部に取り出す電源出力端子と、前記電源出力端子から出力される電源電圧を基板内部に取り込む電源入力端子とを有し、前記電源出力端子と前記電源入力端子とを基板外部で電気的に接続する
ことを特徴とする請求項１７記載の表示装置。
【請求項１９】
画面表示部として、
キャパシタと、前記キャパシタを充放電駆動するトランジスタ対とを有し、第１の電源電圧を当該電源電圧よりも大なる第２の電源電圧に変換するチャージポンプ回路と、
前記トランジスタ対を駆動するコントロールパルスを、前記チャージポンプ回路で変換された前記第２の電源電圧を用いて振幅変換する振幅変換回路と
を備えた電源電圧変換回路を有する表示装置を用いた
ことを特徴とする携帯端末。
【請求項２０】
電源投入時の一定期間において前記チャージポンプ回路の出力ラインを前記第１の電源電圧の電源ラインに接続するスイッチ素子を有する
ことを特徴とする請求項１９記載の携帯端末。
【請求項２１】
電源投入時に与えられる制御パルスを前記スイッチ素子のゲートに印加する抵抗素子と、
前記抵抗素子に対して並列に接続され、前記チャージポンプ回路で変換された前記第２の電源電圧を用いて前記制御パルスをレベルシフトするレベルシフト回路とを有する
ことを特徴とする請求項２０記載の携帯端末。
【請求項２２】
前記電源電圧変換回路は、前記画面表示部の表示エリア部と同じ透明絶縁基板上に形成されている
ことを特徴とする請求項１９記載の携帯端末。
【請求項２３】
画面表示部として、
第１のキャパシタと、前記第１のキャパシタを充放電駆動する第１のトランジスタ対とを有し、第１の正側電源電圧を当該正側電源電圧よりも大なる第２の正側電源電圧に変換する第１のチャージポンプ回路と、
第２のキャパシタと、前記第２のキャパシタを充放電駆動する第２のトランジスタ対とを有し、前記第１の正側電源電圧を負側電源電圧に変換する第２のチャージポンプ回路と、
前記第１のトランジスタ対を駆動するコントロールパルスを、前記第１のチャージポンプ回路で変換された前記第２の正側電源電圧および前記第２のチャージポンプ回路で変換された前記負側電源電圧を用いて振幅変換する第１の振幅変換回路と、
前記第２のトランジスタ対を駆動するコントロールパルスを、前記第１のチャージポンプ回路で変換された前記第２の正側電源電圧および前記第２のチャージポンプ回路で変換された前記負側電源電圧を用いて振幅変換する第２の振幅変換回路と
を備えた電源電圧変換回路を有する表示装置を用いた
ことを特徴とする携帯端末。
【請求項２４】
電源投入時の一定期間において前記第１，第２のチャージポンプ回路の各出力ラインを前記第１の正側電源電圧および前記負側電源電圧の各電源ラインに接続する第１，第２のスイッチ素子を有する
ことを特徴とする請求項２３記載の携帯端末。
【請求項２５】
電源投入時に与えられる制御パルスを前記第１のスイッチ素子のゲートに印加する第１の抵抗素子と、
前記第１の抵抗素子に対して並列に接続され、前記第１のチャージポンプ回路で変換された前記第２の正側電源電圧を用いて前記制御パルスをレベルシフトする第１のレベルシフト回路と、
電源投入時に与えられる制御パルスを前記第２のスイッチ素子のゲートに印加する第２の抵抗素子と、
前記第２の抵抗素子に対して並列に接続され、前記第２のチャージポンプ回路で変換された前記負側電源電圧を用いて前記制御パルスをレベルシフトする第２のレベルシフト回路とを有する
ことを特徴とする請求項２４記載の携帯端末。
【請求項２６】
前記電源電圧変換回路は、前記表示エリア部と同じ透明絶縁基板上に形成されている
ことを特徴とする請求項２３記載の携帯端末。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電源電圧変換回路およびその制御方法、ならびに表示装置および携帯端末に関し、特にキャパシタを充放電駆動するチャージポンプ回路を用いた電源電圧変換回路およびその制御方法、ならびに当該電源電圧変換回路を搭載した表示装置およびこの表示装置を画面表示部として用いた携帯電話機に代表される携帯端末に関する。
【０００２】
【従来の技術】
近年、携帯電話機やＰＤＡ（Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔｓ；携帯情報端末）などの携帯端末の普及がめざましい。これら携帯端末の急速な普及の要因の一つとして、その画面表示部として搭載されている例えば液晶表示装置が挙げられる。その理由は、液晶表示装置が原理的に駆動するための電力を要しない特性を持ち、低消費電力の表示デバイスであるためである。
【０００３】
携帯端末では、電源として単一電源電圧のバッテリが用いられる。一方、液晶表示装置において、行列状に配置された画素を駆動する水平駆動回路では、ロジック部とアナログ部とで異なる直流電圧が用いられ、また画素に情報を書き込む垂直駆動回路では、水平駆動回路側よりも絶対値の大きい直流電圧が用いられることになる。したがって、携帯端末に搭載される液晶表示装置には、単一の直流電圧を電圧値の異なる複数種類の直流電圧に変換する電源電圧変換回路、いわゆるＤＣ−ＤＣコンバータが用いられる。
【０００４】
従来、液晶表示装置において、ＤＣ−ＤＣコンバータとしては、インダクタを用いたものが一般的に使用されてきたが、近年の携帯端末の低消費電力化、小型化に伴ってチャージポンプ型のものも多く使用されるようになってきている（例えば、特許文献１参照）。チャージポンプ型ＤＣ−ＤＣコンバータは、電流容量が比較的少ないものの、外付け部品としてインダクタを使わなくて済むため携帯端末の小型化に寄与できるという利点を持っている。
【０００５】
【特許文献１】
特開２００２−１７６７６４号公報（特に、段落０００５〜段落００１３および図１１〜図１４）
【０００６】
【発明が解決しようとする課題】
従来、チャージポンプ型ＤＣ−ＤＣコンバータでは、フライングキャパシタを駆動するトランジスタのゲート電圧を、入力電圧によって制御される電圧振幅にて制御するようにしていたため、大電流容量のＤＣ−ＤＣコンバータを実現しようとすると、トランジスタのサイズが大きくなり、回路サイズが増大する。これは、絶縁基板上に形成される低温ポリシリコンＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ；薄膜トランジスタ）などの移動度の比較的小さなデバイスを用いて回路を作成した場合に非常に大きな問題となる。具体的には、表示装置の所謂額縁（表示エリア部の周辺領域）上にチャージポンプ型ＤＣ−ＤＣコンバータを表示エリア部（画素部）と一体化して形成する場合に、ＤＣ−ＤＣコンバータの回路サイズの増大が額縁サイズの増大を招く要因となるため、表示装置の小型化を図る上で特に深刻な問題となる。
【０００７】
本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、大電流能力のチャージポンプ回路を小面積で作成可能な電源電圧変換回路およびその制御方法、ならびに当該電源電圧変換回路を搭載した表示装置およびこの表示装置を画面表示部として用いた携帯端末を提供することにある。
【０００８】
【課題を解決するための手段】
上記目的を達成するために、本発明では、キャパシタと、このキャパシタを充放電駆動するトランジスタ対とを有し、第１の電源電圧を当該電源電圧よりも大なる第２の電源電圧に変換するチャージポンプ回路を用いた電源電圧変換回路において、前記チャージポンプ回路で変換された前記第２の電源電圧を用いてコントロールパルスを振幅変換し、その振幅変換後のコントロールパルスを用いて前記トランジスタ対によって前記キャパシタを充放電駆動することを特徴としている。そして、この電源電圧変換回路は、表示装置の電源回路として用いられる。また、この電源電圧変換回路を備えた表示装置は、携帯端末の画面表示部として用いられる。
【０００９】
上記構成の電源電圧変換回路において、第１の電源電圧に対応した振幅のコントロールパルスを、第２の電源電圧に対応した振幅のコントロールパルスに振幅変換し、この振幅変換後のコントロールパルスを、キャパシタを充放電駆動するトランジスタ対に印加することで、当該トランジスタ対のゲート−ソース間電圧が大きくなる。これにより、トランジスタ対のオン抵抗が下がるため、トランジスタ対のトランジスタサイズを小さくでき、その結果、小面積の回路規模にて電流能力の大きな電源電圧変換回路を実現できる。
【００１０】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１１】
［第１実施形態］
図１は、本発明の第１実施形態に係る直流電圧変換回路、即ちチャージポンプ型ＤＣ−ＤＣコンバータの構成例を示す回路図である。ここでは、一例として、第１の正側電源電圧ＶＤＤ１が２．７５Ｖ、負側電源電圧ＶＳＳが０Ｖ（グランドレベル）で、第１の正側電源電圧ＶＤＤ１を２倍、即ち５．５Ｖの第２の正側電源電圧ＶＤＤ２に昇圧する場合を例に採って説明するものとする。
【００１２】
図１から明らかなように、本実施形態に係るＤＣ−ＤＣコンバータ１０は、チャージポンプ回路１１、レベルシフタ１２、バッファ１３、スイッチ素子１４および電源立ち上げ制御回路１５を有する構成となっている。チャージポンプ回路１１は、フライングキャパシタＣ１１と、当該フライングキャパシタＣ１１の一端と第１の正側電源電圧ＶＤＤ１および負側電源電圧ＶＳＳの各電源ラインＬ１１，Ｌ１２との間に接続され、フライングキャパシタＣ１１を充放電駆動するトランジスタ対、即ちＰｃｈＭＯＳトランジスタＱｐ１１およびＮｃｈＭＯＳトランジスタＱｎ１１とを有している。
【００１３】
このチャージポンプ回路１１において、フライングキャパシタＣ１１の他端と電源ラインＬ１１との間にはスイッチングトランジスタであるＮｃｈＭＯＳトランジスタＱｎ１２が接続され、フライングキャパシタＣ１１の他端と出力ラインＬ１３との間にはスイッチングトランジスタであるＰｃｈＭＯＳトランジスタＱｐ１２が接続されている。出力ラインＬ１３は、第２の正側電源電圧ＶＤＤ２を出力するラインである。
【００１４】
ＭＯＳトランジスタＱｎ１２のゲートはダイオードＤ１１のカソードに接続され、当該ダイオードＤ１１のアノードは電源ラインＬ１１に接続されている。ＭＯＳトランジスタＱｐ１２のゲートはダイオードＤ１２のカソードに接続され、当該ダイオードＤ１２のアノードは電源ラインＬ１２に接続されている。出力ラインＬ１３と電源ラインＬ１２との間にはキャパシタＣ１４が接続され、さらにＮｃｈＭＯＳトランジスタＱｎ１３が接続されている。ＭＯＳトランジスタＱｎ１３のゲートには、インバータ１６を介してスタンバイパルスＳＴＢが与えられる。
【００１５】
レベルシフタ１２は、電源ラインＬ１４によって与えられる第２の正側電源電圧ＶＤＤ２と負側電源電圧ＶＳＳとを動作電源とし、ＶＳＳ（０Ｖ）−ＶＤＤ１（２．７５Ｖ）の振幅のコントロールパルス（ポンピングパルス）をＶＳＳ−ＶＤＤ２（５．５Ｖ）の振幅のコントロールパルスに振幅変換する振幅変換回路である。このレベルシフタ１２で振幅変換されたＶＳＳ−ＶＤＤ２振幅のコントロールパルスは、バッファ１３を介してＭＯＳトランジスタＱｐ１１，Ｑｎ１１の各ゲートに与えられるとともに、キャパシタＣ１２，Ｃ１３を介してＭＯＳトランジスタＱｎ１２，Ｑｐ１２の各ゲートに与えられる。
【００１６】
図２は、レベルシフタ１２の具体的な構成の一例を示す回路図である。本例に係るレベルシフタ１２は、ソースが共に接地されたＮｃｈＭＯＳトランジスタＱｎ１２１，Ｑｎ１２２を有し、これらＭＯＳトランジスタＱｎ１２１，Ｑｎ１２２のドレイン側がクロスカップルされた差動回路構成となっている。すなわち、ＭＯＳトランジスタＱｎ１２１，Ｑｎ１２２の各ドレインがＰｃｈＭＯＳトランジスタＱｐ１２１，Ｑｐ１２２を介して第２の正側電源電圧ＶＤＤ２の電源ラインＬ１４に接続され、ＭＯＳトランジスタＱｐ１２１，Ｑｐ１２２の各ゲートがＭＯＳトランジスタＱｎ１２２，Ｑｎ１２１の各ドレインにそれぞれ接続されている。
【００１７】
そして、ＭＯＳトランジスタＱｎ１２１のゲートにはＶＳＳ−ＶＤＤ１振幅のコントロールパルスが印加され、ＭＯＳトランジスタＱｎ１２２のゲートにはＣＭＯＳインバータ１２１で反転されたＶＳＳ−ＶＤＤ１振幅のコントロールパルスが印加されることにより、ＶＳＳ−ＶＤＤ１振幅のコントロールパルスがＶＳＳ−ＶＤＤ２の振幅のコントロールパルスに振幅変換されてＭＯＳトランジスタＱｎ１２２のドレインから導出される。このＶＳＳ−ＶＤＤ２の振幅のコントロールパルスは、ＣＭＯＳインバータが２段縦続接続されてなるバッファ１２２を経て出力される。
【００１８】
再び図１において、バッファ１３は、２つのＣＭＯＳインバータ１３１，１３２が縦続接続された構成となっている。ＣＭＯＳインバータ１３１は、正側電源電圧ＶＤＤ２の電源ラインＬ１４と負側電源電圧ＶＳＳの電源ラインＬ１２との間に直列に接続され、ゲートが共通に接続されたＰｃｈＭＯＳトランジスタＱｐ１４およびＮｃｈＭＯＳトランジスタＱｎ１４から構成されている。ＣＭＯＳインバータ１３２は、電源ラインＬ１４と電源ラインＬ１２との間に直列に接続され、ゲートが共通に接続されたＰｃｈＭＯＳトランジスタＱｐ１５およびＮｃｈＭＯＳトランジスタＱｎ１５から構成されている。
【００１９】
スイッチ素子１４は、電源投入時の一定期間において出力ラインＬ１３を第１の正側電源電圧ＶＤＤ１の電源ラインＬ１１に接続するために設けられたものであり、電源ラインＬ１１と出力ラインＬ１３との間に接続されたＰｃｈＭＯＳトランジスタＱｐ１３によって構成されている。ＰｃｈＭＯＳトランジスタＱｐ１３のゲートには、電源投入時に電源立ち上げ制御回路１５を介して電源立ち上げ制御パルスＳＴＴが与えられる。
【００２０】
電源立ち上げ制御回路１５は、電源投入時にスイッチ素子１４を確実にオン状態にし、かつ第２の正側電源電圧ＶＤＤ２が立ち上がった後に当該スイッチ素子１４を確実にオフ状態にするために設けられたものであり、電源立ち上げ制御パルスＳＴＴを直接ＭＯＳトランジスタＱｐ１３のゲートに与える抵抗素子Ｒと、この抵抗素子Ｒに対して並列に接続され、ＶＳＳ−ＶＤＤ１振幅の電源立ち上げ制御パルスＳＴＴをＶＳＳ−ＶＤＤ２振幅の電源立ち上げ制御パルスＳＴＴにレベルシフトするレベルシフタ１５１とを有する構成となっている。レベルシフタ１５１としては、例えば、図２に示した回路構成のものを用いることができる。
【００２１】
次に、上記構成の第１実施形態に係るチャージポンプ型ＤＣ−ＤＣコンバータ１０の電源投入時の回路動作について、図３のタイミングチャートを用いて説明する。
【００２２】
時刻ｔ１１での電源投入により、先ず、第１の正側電源電圧ＶＤＤ１および電源立ち上げ制御パルスＳＴＴが立ち上がる。そして、その立ち上げ時点から時刻ｔ１２までの一定期間Ｔ１１では、スタンバイパルスＳＴＢが低レベル（グランドレベル）にあり、ＭＯＳトランジスタＱｎ１３がオン状態となることで、キャパシタＣ１４の電荷が放電される。時刻ｔ１２でスタンバイパルスＳＴＢが高レベル（ＶＣＣ１）となり、ＭＯＳトランジスタＱｎ１３がオフ状態となる。
【００２３】
時刻ｔ１２では同時に、電源立ち上げ制御パルスＳＴＴが一定期間Ｔ１２の間だけ低レベルになり、抵抗素子Ｒを介してスイッチ素子１４であるＭＯＳトランジスタＱｐ１３のゲートに印加されることにより、当該ＭＯＳトランジスタＱｐ１３がオン状態となって出力ラインＬ１３を電源ラインＬ１１に接続する。すると、出力ライン１３からは先ず第１の正側電源電圧ＶＤＤ１が出力される。この正側電源電圧ＶＤＤ１は、電源ラインＬ１４を経由してレベルシフタ１２にも供給される。
【００２４】
レベルシフタ１２は、正側電源電圧ＶＤＤ１を電源電圧として動作を開始し、ＶＳＳ−ＶＤＤ１振幅のコントロールパルスを、そのままポンピングパルスとしてバッファ１３を介してチャージポンプ回路１１に与える。コントロールパルスが与えられることで、チャージポンプ回路１１は当該コントロールパルスに応じて昇圧動作（ポンピング動作）を開始する。そして、一定期間Ｔ１２が経過した時刻ｔ１３で電源立ち上げ制御パルスＳＴＴが高レベルになり、ＭＯＳトランジスタＱｐ１３がオフ状態になると、チャージポンプ回路１１による昇圧動作によって出力ラインＬ１３の電位がＶＤＤ１レベルから徐々に上昇し、最終的にＶＤＤ２レベルに収束する。
【００２５】
この第２の正側電源電圧ＶＤＤ２は、電源ラインＬ１４を介してレベルシフタ１２，１５１に供給される。すると、レベルシフタ１２は、ＶＳＳ−ＶＤＤ１振幅のコントロールパルスを、ＶＳＳ−ＶＤＤ２振幅のコントロールパルスに振幅変換（レベルシフト）してチャージポンプ回路１１に供給する。同様に、レベルシフタ１５１は、ＶＳＳ−ＶＤＤ１振幅（ロジックレベル）の電源立ち上げ制御パルスＳＴＴを、ＶＳＳ−ＶＤＤ２振幅の電源立ち上げ制御パルスＳＴＴに振幅変換してＭＯＳトランジスタＱｐ１３のゲートに印加する。
【００２６】
上述したように、電源電圧ＶＤＤ１を電源電圧ＶＤＤ２に変換する第１実施形態に係るチャージポンプ型ＤＣ−ＤＣコンバータ１０において、ＶＳＳ−ＶＤＤ１振幅のコントロールパルスをＶＳＳ−ＶＤＤ２振幅のコントロールパルスに振幅変換し、この振幅変換後のコントロールパルスをポンピングパルスとして用いてＭＯＳトランジスタＱｐ１１，Ｑｎ１１によってフライングキャパシタＣ１１を駆動するとともに、フライングキャパシタＣ１１の出力側のＭＯＳトランジスタＱｎ１２，Ｑｐ１２をスイッチング制御することにより、ＶＳＳ−ＶＤＤ１振幅のコントロールパルスで駆動制御を行う場合よりも、ＭＯＳトランジスタＱｐ１１，Ｑｎ１１，Ｑｎ１２，Ｑｐ１２のゲート−ソース間電圧が大きくなる、本例では２倍になる。
【００２７】
これにより、ＭＯＳトランジスタＱｐ１１，Ｑｎ１１，Ｑｎ１２，Ｑｐ１２のオン抵抗が下がるため、これらＭＯＳトランジスタのサイズを小さくでき、よってＭＯＳトランジスタＱｐ１１，Ｑｎ１１，Ｑｎ１２，Ｑｐ１２の形成面積を小さくできる。その結果、小面積の回路規模にて電流能力の大きなチャージポンプ回路１０を実現できる。その効果は、ＭＯＳトランジスタＱｐ１１，Ｑｎ１１，Ｑｎ１２，Ｑｐ１２としてしきい値Ｖｔｈが大きいトランジスタ、例えば薄膜トランジスタを用いた場合に特に大きい。
【００２８】
また、電源投入時には、スイッチ素子１４であるＭＯＳトランジスタＱｐ１３によって出力ラインＬ１３をＶＤＤ１の電源ラインＬ１１に接続し、出力ラインＬ１３から第１の正側電源電圧ＶＤＤ１を出力するようにしたことにより、この電源電圧ＶＤＤ１が電源ラインＬ１４を経由してレベルシフタ１２にも与えられることになるため、当該レベルシフタ１２が電源立ち上げ時にも正常に動作することが可能になり、安定した立ち上げ動作が可能になる。
【００２９】
すなわち、本来第２の正側電源電圧ＶＤＤ２で動作するレベルシフタ１２は、電源立ち上げ時には当該電源電圧ＶＤＤ２がまだ立ち上がっていないために正常に動作できなく、チャージポンプ回路１１に対してコントロールパルスを供給できないことになる。これに対して、電源投入時に出力ラインＬ１３を電源ラインＬ１１に接続することにより、レベルシフタ１２に電源電圧ＶＤＤ１が供給されることになるため、当該レベルシフタ１２は電源立ち上げ時にも正常に動作し、チャージポンプ回路１１に対してコントロールパルスを正常に供給できることになる。
【００３０】
ところで、ＭＯＳトランジスタＱｐ１３をオン／オフ制御する電源立ち上げ制御パルスＳＴＴは、出力ラインＬ１２の電位の制御を行う必要があることから、出力ラインＬ１２の電位と同レベルの電圧値を有する必要がある。ところが、電源立ち上げ時のＭＯＳトランジスタＱｐ１３をオンさせる前の段階では、この電圧値を十分に確保することができない。そこで、電源立ち上げ時には、抵抗素子Ｒを介してロジックレベルの電源立ち上げ制御パルスＳＴＴをＭＯＳトランジスタＱｐ１３のゲートに与え、第２の正側電源電圧ＶＤＤ２が立ち上がった後はレベルシフタ１５１によってレベルシフトした電源立ち上げ制御パルスＳＴＴをＭＯＳトランジスタＱｐ１３のゲートに与えて、当該ＭＯＳトランジスタＱｐ１３をスイッチ制御することにより、安定した立ち上げ動作が可能になる。
【００３１】
なお、本実施形態では、第１の正側電源電圧ＶＤＤ１をそれよりも大なる第２の正側電源電圧ＶＤＤ２に変換（本例では、２倍に昇圧）するチャージポンプ型ＤＣ−ＤＣコンバータ１０に適用した場合を例に挙げて説明したが、これに限られるものではなく、第１の正側電源電圧ＶＤＤ１を第２の負側電源電圧ＶＳＳ２（例えば、−２．７５）に変換（−１倍）するチャージポンプ型ＤＣ−ＤＣコンバータにも同様に適用可能である（以下に説明する第２実施形態を参照）。さらに、２倍あるいは−１倍のチャージポンプ型ＤＣ−ＤＣコンバータに限られるものではないことは勿論である。
【００３２】
［第２実施形態］
図４は、本発明の第２実施形態に係る直流電圧変換回路、即ちチャージポンプ型ＤＣ−ＤＣコンバータの構成例を示す回路図である。ここでは、一例として、第１の正側電源電圧ＶＤＤ１が２．７５Ｖ、第１の負側電源電圧ＶＳＳ１が０Ｖ（グランドレベル）で、第１の正側電源電圧ＶＤＤ１を５．５Ｖ（２倍）の第２の正側電源電圧ＶＤＤ２に昇圧するとともに、−２．７５Ｖ（−１倍）の第２の負側電源電圧ＶＳＳ２に変換する場合を例に採って説明するものとする。
【００３３】
図４から明らかなように、本実施形態に係るＤＣ−ＤＣコンバータ２０は、コントロール回路部２１、５．５Ｖ発生回路部２２および−２．７５Ｖ発生回路部２３の３つのブロックから構成されている。コントロール回路部２１は、ロジックレベルである正側電源電圧ＶＤＤ１および負側電源電圧ＶＳＳ１を動作電源とし、リセットパルスＲＳＴおよびスタンバイパルスＳＴＢに基づいて２つの電源立ち上げ制御パルスＳＴＴ１，ＳＴＴ２を生成するとともに、スタンバイパルスＳＴＢ、マスタークロックＭＣＫおよびモード信号に基づいてポンピングパルスとなるコントロールパルスＤＤＣを生成する。
【００３４】
コントロール回路部２１において、リセットパルスＲＳＴはインバータ２１１で反転されてＡＮＤゲート２１２の一方の入力となる。スタンバイパルスＳＴＢは直接ＡＮＤゲート２１２の他方の入力となる。ＡＮＤゲート２１２は、両入力の論理積をとる。ＡＮＤゲート２１２の出力パルスは、インバータ２１３で反転されて電源立ち上げ制御パルスＳＴＴ１となる。また、リセットパルスＲＳＴはインバータ２１４で反転されて電源立ち上げ制御パルスＳＴＴ２となる。
【００３５】
コントロール回路部２１にはさらに、マスタークロックＭＣＫを例えば６４分周する６４分周器２１５と、マスタークロックＭＣＫを例えば２５６分周する２５６分周器２１６とが設けられている。６４分周器２１５は、モード信号が高レベル（Ｈ＝通常モード）のときに動作状態となってマスタークロックＭＣＫを６４分周して得られるコントロールパルスＤＤＣを生成する。２５６分周器２１６は、モード信号が低レベル（Ｌ＝低電力モード）のときに動作状態となってマスタークロックＭＣＫを２５６分周して得られるコントロールパルスＤＤＣを生成する。
【００３６】
このようにして生成されたコントロールパルスＤＤＣは、５．５Ｖ発生回路部２２および−２．７５Ｖ発生回路部２３において共通に用いられる。なお、５．５Ｖ発生回路部２２および−２．７５Ｖ発生回路部２３は、必ずしも同じ周波数のコントロールパルスＤＤＣを用いる必要はなく、別々な周波数のコントロールパルスＤＤＣを用いるようにしても構わない。
【００３７】
また、ここでは、マスタークロックＭＣＫを通常モードで６４分周、低電力モードで２５６分周して得られる周波数のコントロールパルスＤＤＣを生成するとしたが、この周波数に限られるものではなく、必要な電力能力を確保できればどのような周波数のコントロールパルスＤＤＣであっても構わない。さらに、２つの電源立ち上げ制御パルスＳＴＴ１，ＳＴＴ２については、システムの別の場所で生成するようにしても良い。
【００３８】
５．５Ｖ発生回路部２２は、チャージポンプ回路２２１、レベルシフタ２２２２、バッファ２２３、スイッチ素子２２４および電源立ち上げ制御回路２２５を有する構成となっている。チャージポンプ回路２２１は、フライングキャパシタＣ２１と、当該フライングキャパシタＣ２１の一端とＶＤＤ１およびＶＳＳ２の各電源ラインＬ２１，Ｌ２２との間に接続されたトランジスタ対、即ちＰｃｈＭＯＳトランジスタＱｐ２１およびＮｃｈＭＯＳトランジスタＱｎ２１とを有している。
【００３９】
このチャージポンプ回路２２１において、フライングキャパシタＣ２１の他端と電源ラインＬ２１との間にはスイッチングトランジスタであるＮｃｈＭＯＳトランジスタＱｎ２２が接続され、フライングキャパシタＣ２１の他端と出力ラインＬ２３との間にはスイッチングトランジスタであるＰｃｈＭＯＳトランジスタＱｐ２２が接続されている。出力ラインＬ２３は、第２の正側電源電圧ＶＤＤ２を出力するラインである。
【００４０】
ＭＯＳトランジスタＱｎ２２のゲートはダイオードＤ２１のカソードに接続され、当該ダイオードＤ２１のアノードは電源ラインＬ２１に接続されている。ＭＯＳトランジスタＱｐ２２のゲートはダイオードＤ２２のカソードに接続され、当該ダイオードＤ２２のアノードは電源ラインＬ２２に接続されている。出力ラインＬ２３と電源ラインＬ２２との間にはキャパシタＣ３４が接続され、さらにＮｃｈＭＯＳトランジスタＱｎ２３が接続されている。ＭＯＳトランジスタＱｎ２３のゲートには、インバータ２２６を介して先述したスタンバイパルスＳＴＢが与えられる。
【００４１】
レベルシフタ２２２は、電源ラインＬ２４によって与えられる第２の正側電源電圧ＶＤＤ２と、−２．７５Ｖ発生回路部２３から電源ラインＬ２５によって与えられる第２の負側電源電圧ＶＳＳ２とを動作電源とし、ＶＳＳ１（０Ｖ）−ＶＤＤ１（２．７５Ｖ）の振幅のコントロールパルス（ポンピングパルス）ＤＤＣをＶＳＳ２（−２．７５Ｖ）−ＶＤＤ２（５．５Ｖ）の振幅のコントロールパルスに振幅変換する振幅変換回路である。このレベルシフタ２２２で振幅変換されたＶＳＳ２−ＶＤＤ２振幅のコントロールパルスＤＤＣは、バッファ２２３を介してＭＯＳトランジスタＱｐ２１，Ｑｎ２１の各ゲートに与えられるとともに、キャパシタＣ２２，Ｃ２３を介してＭＯＳトランジスタＱｎ２２，Ｑｐ２３の各ゲートに与えられる。
【００４２】
図５は、レベルシフタ２２２の具体的な構成の一例を示す回路図である。本例に係るレベルシフタ２２２は、ＶＳＳ１−ＶＤＤ１振幅のコントロールパルスＤＤＣを先ずＶＳＳ１−ＶＤＤ２振幅のコントロールパルスＤＤＣに振幅変換する回路部分２２２Ａと、次いでＶＳＳ１−ＶＤＤ２振幅のコントロールパルスＤＤＣをＶＳＳ２−ＶＤＤ２振幅のコントロールパルスＤＤＣに振幅変換する回路部分２２２Ｂとから構成されている。
【００４３】
回路部分２２２Ａは、ソースが共に接地されたＮｃｈＭＯＳトランジスタＱｎ１３１，Ｑｎ１３２を有し、これらＭＯＳトランジスタＱｎ１３１，Ｑｎ１３２のドレイン側がクロスカップルされた差動回路構成となっている。すなわち、ＭＯＳトランジスタＱｎ１３１，Ｑｎ１３２の各ドレインがＰｃｈＭＯＳトランジスタＱｐ１３１，Ｑｐ１３２を介してＶＤＤ２の電源ラインＬ２４に接続され、ＭＯＳトランジスタＱｐ１３１，Ｑｐ１３２の各ゲートがＭＯＳトランジスタＱｎ１３２，Ｑｎ１３１の各ドレインにそれぞれ接続されている。
【００４４】
そして、ＭＯＳトランジスタＱｎ１３１のゲートにはＶＳＳ１−ＶＤＤ１振幅のコントロールパルスが印加され、ＭＯＳトランジスタＱｎ１３２のゲートにはＣＭＯＳインバータ１３１で反転されたＶＳＳ１−ＶＤＤ１振幅のコントロールパルスが印加されることで、ＶＳＳ１−ＶＤＤ１振幅のコントロールパルスがＶＳＳ１−ＶＤＤ２の振幅のコントロールパルスに振幅変換されてＭＯＳトランジスタＱｎ１３２のドレインから導出される。このＶＳＳ１−ＶＤＤ２の振幅のコントロールパルスは、ＣＭＯＳインバータが２段縦続接続されてなるバッファ１３２を経て互いに逆相のパルスとして回路部分２２２Ｂに供給される。
【００４５】
回路部分２２２Ｂは、ソースが共にＶＤＤ２の電源ラインＬ２４に接続されたＰｃｈＭＯＳトランジスタＱｐ１３３，Ｑｐ１３４を有し、これらＭＯＳトランジスタＱｐ１３３，Ｑｐ１３４のドレイン側がクロスカップルされた差動回路構成となっている。すなわち、ＭＯＳトランジスタＱｐ１３３，Ｑｐ１３４の各ドレインがＮｃｈＭＯＳトランジスタＱｎ１３３，Ｑｎ１３４を介してＶＳＳ２の電源ラインＬ２５に接続され、ＭＯＳトランジスタＱｎ１３３，Ｑｎ１３４の各ゲートがＭＯＳトランジスタＱｐ１３４，Ｑｐ１３３の各ドレインにそれぞれ接続されている。
【００４６】
そして、ＭＯＳトランジスタＱｐ１３３，Ｑｐ１３４の各ゲートに、ＶＳＳ１−ＶＤＤ２振幅の互いに逆相のコントロールパルスがそれぞれ印加されることにより、ＶＳＳ１−ＶＤＤ２振幅のコントロールパルスがＶＳＳ２−ＶＤＤ２の振幅のコントロールパルスに振幅変換されてＭＯＳトランジスタＱｐ１３４のドレインから導出される。このＶＳＳ２−ＶＤＤ２の振幅のコントロールパルスは、ＣＭＯＳインバータが２段縦続接続されてなるバッファ１３３を経由して出力される。
【００４７】
再び図４において、バッファ２２３は、ＶＤＤ２の電源ラインＬ２４とＶＳＳ２の電源ラインＬ２５との間に直列に接続され、ゲートが共通に接続されたＰｃｈＭＯＳトランジスタＱｐ２４およびＮｃｈＭＯＳトランジスタＱｎ２４からなるＣＭＯＳインバータと、電源ラインＬ２４と電源ラインＬ２５との間に直列に接続され、ゲートが共通に接続されたＰｃｈＭＯＳトランジスタＱｐ２５およびＮｃｈＭＯＳトランジスタＱｎ２５からなるＣＭＯＳインバータとが縦続接続された構成となっている。
【００４８】
スイッチ素子２２４は、電源投入時の一定期間において出力ラインＬ２３をＶＤＤ１の電源ラインＬ１１に接続するために設けられたものであり、電源ラインＬ２１と出力ラインＬ２３との間に接続されたＰｃｈＭＯＳトランジスタＱｐ２３によって構成されている。ＭＯＳトランジスタＱｐ２３のゲートには、電源投入時に電源立ち上げ制御回路２２５を介して先述した電源立ち上げ制御パルスＳＴＴ１が与えられる。
【００４９】
電源立ち上げ制御回路２２５は、電源投入時にスイッチ素子２２４を確実にオン状態にし、かつ電源電圧ＶＤＤ２が立ち上がった後に当該スイッチ素子２２４を確実にオフ状態にするために設けられたものであり、電源立ち上げ制御パルスＳＴＴ１を直接ＭＯＳトランジスタＱｐ２３のゲートに印加する抵抗素子Ｒ１１と、この抵抗素子Ｒ１１に対して並列に接続され、ＶＳＳ１−ＶＤＤ１振幅の電源立ち上げ制御パルスＳＴＴ１をＶＳＳ１−ＶＤＤ２振幅の電源立ち上げ制御パルスＳＴＴ１にレベルシフトするレベルシフタ１５２とを有する構成となっている。レベルシフタ１５２としては、例えば、図２に示した回路構成のものを用いることができる。
【００５０】
−２．７５Ｖ発生回路部２３は、チャージポンプ回路２３１、レベルシフタ２２３２、バッファ２３３、スイッチ素子２３４および電源立ち上げ制御回路２３５を有する構成となっている。チャージポンプ回路２３１は、フライングキャパシタＣ３１と、当該フライングキャパシタＣ３１の一端とＶＤＤ１およびＶＳＳ２の各電源ラインＬ２１，Ｌ２２との間に接続されたトランジスタ対、即ちＰｃｈＭＯＳトランジスタＱｐ３１およびＮｃｈＭＯＳトランジスタＱｎ３１とを有している。
【００５１】
このチャージポンプ回路２３１において、フライングキャパシタＣ３１の他端と電源ラインＬ２２との間にはスイッチングトランジスタであるＰｃｈＭＯＳトランジスタＱｐ３２が接続され、フライングキャパシタＣ３１の他端と出力ラインＬ２６との間にはスイッチングトランジスタであるＮｃｈＭＯＳトランジスタＱｎ３２が接続されている。出力ラインＬ２６は、第２の負側電源電圧ＶＳＳ２を出力するラインである。ＭＯＳトランジスタＱｐ３２のゲートはダイオードＤ３１のアノードに接続され、当該ダイオードＤ３１のカソードは電源ラインＬ２２に接続されている。ＭＯＳトランジスタＱｎ３２のゲートはダイオードＤ３２のアノードに接続され、当該ダイオードＤ３２のカソードは電源ラインＬ２１に接続されている。出力ラインＬ２６と電源ラインＬ２２との間にはキャパシタＣ３４が接続されている。
【００５２】
レベルシフタ２３２は、電源ラインＬ２４によって与えられる第２の正側電源電圧ＶＤＤ２と、−２．７５Ｖ発生回路部２３から電源ラインＬ２７によって与えられる第２の負側電源電圧ＶＳＳ２とを動作電源とし、ＶＳＳ１−ＶＤＤ１振幅のコントロールパルスＤＤＣをＶＳＳ２−ＶＤＤ２の振幅のコントロールパルスに振幅変換する振幅変換回路である。このレベルシフタ２３２としても、例えば、図５に示す構成のものを用いることができる。レベルシフタ２３２で振幅変換されたＶＳＳ２−ＶＤＤ２振幅のコントロールパルスＤＤＣは、バッファ２３３を介してＭＯＳトランジスタＱｐ３１，Ｑｎ３１の各ゲートに与えられるとともに、キャパシタＣ３２，Ｃ３３を介してＭＯＳトランジスタＱｐ３２，Ｑｎ３３の各ゲートに与えられる。
【００５３】
バッファ２３３は、ＶＤＤ２の電源ラインＬ２４とＶＳＳ２の電源ラインＬ２７との間に直列に接続され、ゲートが互いに共通に接続されたＰｃｈＭＯＳトランジスタＱｐ３４およびＮｃｈＭＯＳトランジスタＱｎ３４からなるＣＭＯＳインバータと、電源ラインＬ２４と電源ラインＬ２７との間に直列に接続され、ゲートが互いに共通に接続されたＰｃｈＭＯＳトランジスタＱｐ３５およびＮｃｈＭＯＳトランジスタＱｎ３５からなるＣＭＯＳインバータとが縦続接続された構成となっている。
【００５４】
スイッチ素子２３４は、電源投入時の一定期間において出力ラインＬ２６をＶＳＳ１の電源ラインＬ２５に接続するために設けられたものであり、電源ラインＬ２５と出力ラインＬ２６との間に接続されたＮｃｈＭＯＳトランジスタＱｎ３３によって構成されている。ＭＯＳトランジスタＱｎ３３のゲートには、電源投入時に電源立ち上げ制御回路２３５を介して先述した電源立ち上げ制御パルスＳＴＴ２が与えられる。
【００５５】
電源立ち上げ制御回路２２５は、電源投入時にスイッチ素子２３４を確実にオン状態にし、かつ電源電圧ＶＳＳ２が立ち上がった後に当該スイッチ素子２３４を確実にオフ状態にするために設けられたものであり、電源立ち上げ制御パルスＳＴＴ２を直接ＭＯＳトランジスタＱｐ３３のゲートに印加する抵抗素子Ｒ１２と、この抵抗素子Ｒ１２に対して並列に接続され、ＶＳＳ１−ＶＤＤ１振幅の電源立ち上げ制御パルスＳＴＴ２をＶＳＳ２−ＶＤＤ１振幅の電源立ち上げ制御パルスＳＴＴ２にレベルシフトするレベルシフタ１５３とを有する構成となっている。
【００５６】
レベルシフタ１５３としては、例えば、図２に示した回路構成のものを用いることができる。ただし、図２に示した回路構成のレベルシフタをレベルシフタ１５３として用いる場合には、図２において、ＶＳＳ２をＶＤＤ２に、ＶＳＳ１をＶＤＤ１に、ＶＤＤ１をＶＳＳ１にそれぞれ置き換え、かつ全ＮＭＯＳ，ＰＭＯＳトランジスタを逆導電型のトランジスタに入れ替える必要がある。
【００５７】
次に、上記構成の第２実施形態に係るチャージポンプ型ＤＣ−ＤＣコンバータ２０の電源投入時の回路動作について、図６のタイミングチャートを用いて説明する。
【００５８】
先ず、コントロール回路部２１において、リセットパルスＲＳＴおよびスタンバイパルスＳＴＢに基づいて２つの電源立ち上げ制御パルスＳＴＴ１，ＳＴＴ２が生成されるとともに、スタンバイパルスＳＴＢ、マスタークロックＭＣＫおよびモード信号に基づいてコントロールパルスＤＤＣが生成される。そして、コントロールパルスＤＤＣがポンピングパルスとして５．５Ｖ発生回路部２２および−２．７５Ｖ発生回路部２３に共通に与えられるとともに、電源立ち上げ制御パルスＳＴＴ１が５．５Ｖ発生回路部２２に、電源立ち上げ制御パルスＳＴＴ２が−２．７５Ｖ発生回路部２３にそれぞれ供給される。
【００５９】
時刻ｔ２１での電源投入により、先ず、電源電圧ＶＤＤ１および電源立ち上げ制御パルスＳＴＴ１，ＳＴＴ２が立ち上がる。そして、その立ち上げ時点から時刻ｔ１２までの一定期間Ｔ２１では、スタンバイパルスＳＴＢが低レベル（グランドレベル）にあり、５．５Ｖ発生回路部２２のＭＯＳトランジスタＱｎ２３がオン状態となることで、キャパシタＣ２４の電荷が放電される。また、電源立ち上げ制御パルスＳＴＴ２が立ち上がり、当該電源立ち上げ制御パルスＳＴＴ２が抵抗素子Ｒ１２を介してＭＯＳトランジスタＱｐ３３のゲートに印加されることにより、当該ＭＯＳトランジスタＱｐ３３がオン状態となって出力ラインＬ２６を電源ラインＬ２２に接続する。すると、出力ライン２６からは先ず負側電源電圧ＶＳＳ１が出力される。この負側電源電圧ＶＳＳ１は、電源ラインＬ２５，Ｌ２７を経由してレベルシフタ２２２，２３２にも供給される。
【００６０】
時刻ｔ２２でスタンバイパルスＳＴＢが高レベル（ＶＣＣ１）となることにより、ＭＯＳトランジスタＱｎ２３がオフ状態となる。同時に、電源立ち上げ制御パルスＳＴＴ１が一定期間Ｔ２２の間だけ低レベルになり、抵抗素子Ｒ１１を介してＭＯＳトランジスタＱｐ２３のゲートに印加されることにより、当該ＭＯＳトランジスタＱｐ２３がオン状態となって出力ラインＬ２３を電源ラインＬ２１に接続する。すると、出力ライン１３からは先ず正側電源電圧ＶＤＤ１が出力される。この正側電源電圧ＶＤＤ１は、電源ラインＬ２４を経由してレベルシフタ２２２，２３２にも供給される。
【００６１】
レベルシフタ２２２，２３２は、正側電源電圧ＶＤＤ１および負側電源電圧ＶＳＳ１を電源電圧として動作を開始し、ＶＳＳ１−ＶＤＤ１振幅のコントロールパルスＤＤＣを、そのままバッファ２２３，２３３を介してチャージポンプ回路２２１，２３１に与える。コントロールパルスＤＤＣが与えられることで、チャージポンプ回路２２１，２３１は当該コントロールパルスＤＤＣに応じてポンピング動作を開始する。
【００６２】
そして、５．５Ｖ発生回路部２２において、一定期間Ｔ２２が経過した時刻ｔ２３で電源立ち上げ制御パルスＳＴＴ１が高レベルになり、ＭＯＳトランジスタＱｐ２３がオフ状態になると、チャージポンプ回路２２１によるポンピング動作によって出力ラインＬ２３の電位がＶＤＤ１レベルから徐々に上昇し、最終的にＶＤＤ２レベルに収束する。この電源電圧ＶＤＤ２は、電源ラインＬ２４を介してレベルシフタ２２２，２３２に供給される。
【００６３】
−２．７５Ｖ発生回路部２３でも同様に、時刻ｔ２３で電源立ち上げ制御パルスＳＴＴ２が低レベルになり、ＭＯＳトランジスタＱｎ３３がオフ状態になると、チャージポンプ回路２３１によるポンピング動作によって出力ラインＬ２６の電位がＶＳＳ１レベルから徐々に上昇し、最終的にＶＳＳ２レベルに収束する。この電源電圧ＶＳＳ２は、電源ラインＬ２５，Ｌ２７を介してレベルシフタ２２２，２３２に供給される。
【００６４】
これにより、レベルシフタ２２２は、ＶＳＳ１−ＶＤＤ１振幅のコントロールパルスＤＤＣを、ＶＳＳ２−ＶＤＤ２振幅のコントロールパルスＤＤＣに振幅変換してチャージポンプ回路２２１に供給する。同様に、レベルシフタ２３２は、ＶＳＳ１−ＶＤＤ１振幅のコントロールパルスＤＤＣを、ＶＳＳ２−ＶＤＤ２振幅のコントロールパルスＤＤＣに振幅変換してチャージポンプ回路２３１に供給する。
【００６５】
また、レベルシフタ１５２は、ＶＳＳ１−ＶＤＤ１振幅の電源立ち上げ制御パルスＳＴＴ１を、ＶＳＳ１−ＶＤＤ２振幅の電源立ち上げ制御パルスＳＴＴ１に振幅変換してＭＯＳトランジスタＱｐ２３のゲートに印加し、同様に、レベルシフタ１５３は、ＶＳＳ１−ＶＤＤ１振幅の電源立ち上げ制御パルスＳＴＴ２を、ＶＳＳ２−ＶＤＤ１振幅の電源立ち上げ制御パルスＳＴＴ２に振幅変換してＭＯＳトランジスタＱｎ３３のゲートに印加する。
【００６６】
上述したように、電源電圧ＶＤＤ１を電源電圧ＶＤＤ２および電源電圧ＶＳＳ２に変換する第２実施形態に係るチャージポンプ型ＤＣ−ＤＣコンバータ２０においても、振幅したコントロールパルスＤＤＣをポンピングパルスとして用いてポンピング動作を行うことで、第１実施形態に係るチャージポンプ型ＤＣ−ＤＣコンバータ１０の場合と同様の作用効果を得ることができる。特に、−２．７５Ｖ発生回路部２３で発生した電源電圧ＶＳＳ２を５．５Ｖ発生回路部２２側のレベルシフタ２２２に供給するとともに、５．５Ｖ発生回路部２２で生成した電源電圧ＶＤＤ２を−２．７５Ｖ発生回路部２３部２２側のレベルシフタ２３２に供給する構成を採っていることで、より優れた作用効果を得ることができる。
【００６７】
すなわち、上記構成を採ることにより、チャージポンプ回路２２１，２３１に供給するコントロールパルスＤＤＣの振幅を第１実施形態の場合よりもさらに大きくできる、具体的には第１実施形態の場合にはＶＳＳ１−ＶＤＤ２の振幅であるのに対して、本実施形態の場合にはＶＳＳ２−ＶＤＤ２の振幅となるため、ＭＯＳトランジスタＱｐ１１，Ｑｎ１１，Ｑｎ１２，Ｑｐ１２のサイズをさらに小さく設定できるため、より小面積の回路規模にて電流能力の大きなチャージポンプ回路２０を実現できる。
【００６８】
［適用例］
上述した各実施形態に係るチャージポンプ型ＤＣ−ＤＣコンバータ（電源電圧変換回路）は、例えば、電気光学素子として液晶セルを用いた画素が行列状に２次元配置されてなる液晶表示装置に代表されるフラットパネル型表示装置の電源回路として用いられる。その構成の一例を図７に示す。ここでは、アクティブマトリクス型液晶表示装置の場合を例に採って説明するものとする。
【００６９】
図７において、透明絶縁基板、例えばガラス基板３１上には、液晶セルを含む画素が行列状に多数２次元配置されてなる表示エリア部３２と共に、上下一対のＨドライバ（水平駆動回路）３３Ｕ，３３ＤおよびＶドライバ（垂直駆動回路）３４が搭載され、さらに電源電圧変換回路３５が搭載されている。電源電圧変換回路３５としては、先述した各実施形態に係るチャージポンプ型ＤＣ−ＤＣコンバータが用いられる。なお、この電源電圧回路は透明絶縁基板上のどの場所にあっても構わないが、外部との信号接続端子の近傍に配置されるのが好ましい。
【００７０】
ガラス基板３１は、能動素子（例えば、トランジスタ）を含む多数の画素回路がマトリクス状に配置形成される第１の基板と、この第１の基板と所定の間隙をもって対向して配置される第２の基板とによって構成される。そして、これら第１，第２の基板間に液晶が封止されることによって液晶パネル（表示パネル）が形成される。
【００７１】
図８に、表示エリア部３２の具体的な構成の一例を示す。ここでは、図面の簡略化のために、３行（ｎ−１行〜ｎ＋１行）４列（ｍ−２列〜ｍ＋１列）の画素配列の場合を例に採って示している。図８において、表示エリア部３２には、垂直走査ライン…，３６ｎ−１，３６ｎ，３６ｎ＋１，…と、データライン（信号ライン）…，３７ｍ−２，３７ｍ−１，３７ｍ，３７ｍ＋１，…とがマトリクス状に配線され、それらの交点部分に単位画素３８が配置されている。単位画素３８は、画素トランジスタである薄膜トランジスタＴＦＴ、液晶セルＬＣおよび保持容量Ｃｓを有する構成となっている。ここで、液晶セルＬＣは、薄膜トランジスタＴＦＴで形成される画素電極とこれに対向して形成される対向電極との間で発生する容量を意味する。
【００７２】
薄膜トランジスタＴＦＴは、ゲート電極が垂直走査ライン…，３６ｎ−１，３６ｎ，３６ｎ＋１，…に接続され、ソース電極がデータライン…，３７ｍ−２，３７ｍ−１，３７ｍ，３７ｍ＋１，…に接続されている。液晶セルＬＣは、画素電極が薄膜トランジスタＴＦＴのドレイン電極に接続され、対向電極が共通ライン３９に接続されている。保持容量Ｃｓは、薄膜トランジスタＴＦＴのドレイン電極と共通ライン３９との間に接続されている。共通ライン３９には、所定の直流電圧がコモン電圧Ｖｃｏｍとして与えられる。
【００７３】
垂直走査ライン…，３６ｎ−１，３６ｎ，３６ｎ＋１，…の各一端は、図７に示すＶドライバ３４の対応する行の各出力端にそれぞれ接続される。Ｖドライバ３４は、例えばシフトレジスタによって構成され、垂直転送クロックＶＣＫ（図示せず）に同期して順次垂直選択パルスを発生して垂直走査ライン…，３６ｎ−１，３６ｎ，３６ｎ＋１，…に与えることによって垂直走査を行う。一方、表示エリア部３２において、例えば、奇数番目のデータライン…，３７ｍ−１，３７ｍ＋１，…の各一端が図７に示すＨドライバ３３Ｕの対応する列の各出力端に、偶数番目のデータライン…，３７ｍ−２，３７ｍ，…の各他端が図７に示すＨドライバ３３Ｄの対応する列の各出力端にそれぞれ接続される。
【００７４】
上記構成のアクティブマトリクス型液晶表示装置において、先述した各実施形態に係るチャージポンプ型ＤＣ−ＤＣコンバータが適用される電源電圧変換回路３５については、表示エリア部３２と同一のガラス基板３１上に集積されることになるが、その集積に際しては、表示エリア部３２の各画素トランジスタとして薄膜トランジスタＴＦＴを用いていることから、電源電圧変換回路３５を構成するトランジスタとしても薄膜トランジスタを用い、少なくともこれらトランジスタ回路を表示エリア部３２と同一プロセスを用いて作成することにより、その製造が容易となるとともに、低コストにて実現できる。
【００７５】
また、電源電圧変換回路３５をＨドライバ３３Ｕ，３３ＤやＶドライバ３４などの周辺駆動回路と共にガラス基板３１上に一体形成する場合には、電源電圧変換回路３５で発生される電源電圧を基板外部に取り出す電源出力端子３０Ａと、基板外部に一旦取り出した電源電圧を基板内部に取り込んで各回路部へ供給する電源入力端子３０Ｂとを設け、これら端子３０Ａ，３０Ｂ間を基板外部で電気的に接続するようにしておくと、電源出力端子３０Ａを通して電源電圧変換回路３５内の各回路の検査を行うことができるため生産上好都合となる。
【００７６】
なお、上記の適用例では、先述した各実施形態に係るチャージポンプ型ＤＣ−ＤＣコンバータを電源電圧変換回路３５としてガラス基板３１上に表示エリア部３２と一体的に形成するとしたが、必ずしも表示エリア部３２と一体形成する必要はなく、液晶表示装置の外部回路として用いても良く、またガラス基板３１とは別の基板上に作成するようにしても良い。ただし、表示エリア部３２と同一の基板上に一体形成した方が有利であることは、上述したことから明らかである。
【００７７】
また、先述した各実施形態に係るチャージポンプ型ＤＣ−ＤＣコンバータは、小面積の回路規模にて大きな電流容量を得ることができ、特に薄膜トランジスタのように、しきい値Ｖｔｈが大きいトランジスタを用いた場合にその効果が極めて大であるため、当該ＤＣ−ＤＣコンバータを電源電圧変換回路３５として表示エリア部３２と同一の基板上に一体形成することで、液晶表示装置を含むセットの低コスト化、さらには薄型化、コンパクト化に大きく寄与できる。
【００７８】
また、本発明は、液晶表示装置への適用に限らず、エレクトロルミネッセンス（ＥＬ）素子を各画素の電気光学素子として用いたＥＬ表示装置などの他のアクティブマトリクス型表示装置にも同様に適用可能である。
【００７９】
また、本発明に係る表示装置は、パーソナルコンピュータ、ワードプロセッサ等のＯＡ機器やテレビジョン受像機などのディスプレイとして用いられる外、特に装置本体の小型化、コンパクト化が進められている携帯電話機やＰＤＡなどの携帯端末の画面表示部として用いて好適なものである。
【００８０】
図９は、本発明が適用される携帯端末、例えば携帯電話機の構成の概略を示す外観図である。
【００８１】
本例に係る携帯電話機は、装置筐体４１の前面側に、スピーカ部４２、画面表示部４３、操作部４４およびマイク部４５が上部側から順に配置された構成となっている。かかる構成の携帯電話機において、表示部４３には例えば液晶表示装置が用いられ、この液晶表示装置として、先述した各実施形態に係るＤＣ−ＤＣコンバータ（電源電圧変換回路）を搭載した液晶表示装置が用いられる。
【００８２】
このように、携帯電話機やＰＤＡなどの携帯端末において、先述した各実施形態に係るＤＣ−ＤＣコンバータを搭載した液晶表示装置を画面表示部４３として用いることにより、これら電源電圧変換回路が小面積の回路規模にて大きな電流容量を得ることが可能であるため、携帯端末の低消費電力化、さらには装置本体の小型化、コンパクト化に大きく寄与できる利点がある。
【００８３】
【発明の効果】
以上説明したように、本発明によれば、チャージポンプ型電源電圧変換回路において、変換後の電源電圧を用いてコントロールパルスを振幅変換し、その振幅変換後のコントロールパルスをポンピングパルスとして用いてキャパシタを充放電駆動することにより、キャパシタを充放電駆動するトランジスタ対のゲート−ソース間電圧が大きくなり、トランジスタ対のトランジスタサイズを小さく設定できるため、小面積の回路規模にて電流能力の大きな電源電圧変換回路を実現できる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係るチャージポンプ型ＤＣ−ＤＣコンバータの構成例を示す回路図である。
【図２】レベルシフタの具体的な構成の一例を示す回路図である。
【図３】第１実施形態に係るチャージポンプ型ＤＣ−ＤＣコンバータの電源投入時の回路動作を説明するためのタイミングチャートである。
【図４】本発明の第２実施形態に係るチャージポンプ型ＤＣ−ＤＣコンバータの構成例を示す回路図である。
【図５】レベルシフタの具体的な構成の他の例を示す回路図である。
【図６】第２実施形態に係るチャージポンプ型ＤＣ−ＤＣコンバータの電源投入時の回路動作を説明するためのタイミングチャートである。
【図７】本発明に係る液晶表示装置の構成例を示す概略構成図である。
【図８】液晶表示装置の表示エリア部の構成例を示す回路図である。
【図９】本発明に係る携帯端末である携帯電話機の構成の概略を示す外観図である。
【符号の説明】
１０，２０…チャージポンプ型ＤＣ−ＤＣコンバータ、１１，２２１，２３１…チャージポンプ回路、１２，１５１〜１５３，２２２，２３２…レベシフタ、１４，２２４，２３４…スイッチ素子、１５，２２５，２３５…電源立ち上げ制御回路、２１…コントロール回路部、２２…５．５Ｖ発生回路部、２３…−２．７５Ｖ発生回路部、３１…ガラス基板上、３２…表示エリア部、３３Ｕ，３３Ｄ…Ｈドライバ（水平駆動回路）、３４…Ｖドライバ（垂直駆動回路）、３５…電源電圧変換回路
【図１】
2004350343.tif 000003
【図２】
2004350343.tif 000004
【図３】
2004350343.tif 000005
【図４】
2004350343.tif 000006
【図５】
2004350343.tif 000007
【図６】
2004350343.tif 000008
【図７】
2004350343.tif 000009
【図８】
2004350343.tif 000010
【図９】
2004350343.tif 000011