(57)【要約】【課題】セルフアライメントＬＤＤ構造を備えた多結晶シリコン薄膜トランジスタ及び製造方法の提供。【解決手段】まず基板上に有効層を形成し、有効層上に、表面上にセンターエリア、遮蔽エリア、延伸エリアが定義されたゲート絶縁層を形成し、そのゲート絶縁層上にゲート層を形成する。エッチングで、センターエリアをゲート層で覆い、遮蔽エリアと延伸エリアを露出させ、ゲート絶縁層遮蔽エリアの厚さを延伸エリアのそれよりも厚くする。次にイオン注入工程により、遮蔽エリアに覆われた有効層内に第１ドープエリアを形成し、延伸エリアに覆われた有効層内に第２ドープエリアを形成し、セルフアライメントＬＤＤ構造を備えた薄膜トランジスタを製造する。【選択図】図６
2004349677.tif 000002
【特許請求の範囲】
【請求項１】
基板上にチャネルエリアと、前記チャネルエリアの外囲に位置する第１ドープエリア及び前記第１ドープエリアの外囲に位置する第２ドープエリアを含む有効層を形成し、前記有効層上に少なくとも前記チャネルエリアを覆うセンターエリアと、前記センターエリアの外囲に位置し、前記第１ドープエリアを覆う遮蔽エリアと、及び前記遮蔽エリアの外囲に位置し、前記第２ドープエリアを覆う延伸エリアを含むゲート絶縁層と、及び前記ゲート絶縁層上に位置し、前記センターエリアを覆い、前記遮蔽エリア及び前記延伸エリアを露出するゲート層とを含み、前記ゲート絶縁層の遮蔽エリアの厚さは前記ゲート絶縁層の延伸エリアの厚さよりも厚いことを特徴とするセルフアライメント低ドープドレイン（ｌｉｇｈｔｌｙ  ｄｏｐｅｄ  ｄｒａｉｎ、ＬＤＤ）構造を備えた薄膜トランジスタ。
【請求項２】
前記ゲート絶縁層は第１絶縁層及び第２絶縁層からなり、前記ゲート絶縁層の遮蔽エリアは前記第１絶縁層及び前記第２絶縁層の堆積によって構成され、前記ゲート絶縁層の延伸エリアは前記第１絶縁層から構成される請求項１に記載のセルフアライメントＬＤＤ構造を備えた薄膜トランジスタ。
【請求項３】
前記第１ドープエリアのドープ濃度は前記第２ドープエリアのドープ濃度より低い請求項１又は２に記載のセルフアライメントＬＤＤ構造を備えた薄膜トランジスタ。
【請求項４】
前記ゲート絶縁層の遮蔽エリアの幅は０．１〜２．０μmである請求項１乃至３のいずれかに記載のセルフアライメントＬＤＤ構造を備えた薄膜トランジスタ。
【請求項５】
前記基板は透明絶縁基板もしくはガラス基板からなり、前記有効層は半導体シリコン層もしくは多結晶シリコン層からなり、前記ゲート絶縁層は酸化シリコン層、窒化シリコン層、窒化酸化シリコン層のいずれかからなる請求項１乃至４のいずれかに記載のセルフアライメントＬＤＤ構造を備えた薄膜トランジスタ。
【請求項６】
基板を提供するステップと、前記基板上に有効層を形成するステップと、前記有効層上にセンターエリアと、前記センターエリアの外囲に位置する遮蔽エリアと、前記遮蔽エリアの外囲に位置する延伸エリアの３エリアを有するゲート絶縁層を形成するステップと、前記ゲート絶縁層上にゲート層を形成するステップと、エッチング工程を行い、前記ゲート層が前記ゲート絶縁層の前記センターエリアを覆い前記ゲート絶縁層の前記遮蔽エリア及び前記延伸エリアを露出し、前記遮蔽エリアの厚さを前記延伸エリアの厚さよりも厚くするステップと、イオン注入工程を行い、前記遮蔽エリアに覆われた前記有効層に第１ドープエリアを形成し、前記延伸エリアに覆われた前記有効層に第２ドープエリアを形成するステップとを含むことを特徴とするセルフアライメントＬＤＤ構造を備えた薄膜トランジスタの製造方法。
【請求項７】
前記ゲート絶縁層の前記遮蔽エリアと前記延伸エリアの製造方法は、前記有効層上に第１絶縁層を形成するステップと、前記第１絶縁層上に第２絶縁層を形成するステップと、エッチング工程を行い、前記延伸エリアの前記第２絶縁層を除去し、前記延伸エリアの前記第１絶縁層を保留するステップと、前記遮蔽エリアは前記第１絶縁層及び前記第２絶縁層により構成されるステップとからなる請求項６に記載のセルフアライメントＬＤＤ構造を備えた薄膜トランジスタの製造方法。
【請求項８】
前記第１ドープエリアのドープ濃度は１×１０１２〜１×１０１４aｔoｍ／ｃｍ２の範囲であり、前記第２ドープエリアのドープ濃度は１×１０１４〜１×１０１６aｔoｍ／ｃｍ２の範囲である請求項６又は７に記載のセルフアライメントＬＤＤ構造を備えた薄膜トランジスタの製造方法。
【請求項９】
前記基板は透明絶縁基板もしくはガラス基板からなり、前記有効層は半導体シリコン層もしくは多結晶シリコン層からなり、前記ゲート絶縁層は酸化シリコン層、窒化シリコン層、窒化酸化シリコン層のいずれかからなる請求項６乃至８のいずれかに記載のセルフアライメントＬＤＤ構造を備えた薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタに関し、特に多結晶シリコントランジスタのＬＤＤ（ｌｉｇｈｔｌｙ  ｄｏｐｅｄ  ｄｒａｉｎ）構造とその製造方法に関するものである。
【背景技術】
【０００２】
液晶ディスプレイ（Ｌｉｑｕｉｄ  ｃｒｙｓｔａｌ  ｄｉｓｐｌａｙ、ＬＣＤ）の薄膜トランジスタ（thin film transistor、ＴＦＴ）は画素のスイッチング素子として使用されるが、多結晶シリコンＴＦＴと、アモルファスシリコンＴＦＴの２形式がある。
【０００３】
多結晶シリコンＴＦＴは、キャリア移動率が比較的高く、駆動電気回路の集積度にも優れ、電流の漏れも少ない。故に多結晶シリコンＴＦＴは通常操作速度の速い電気回路、例えばSRAM（ｓｔａｔｉｃ  ｒａｎｄｏｍ  ａｃｃｅｓｓ  ｍｅｍｏｒｙ）に用いられる。しかし、多結晶シリコンＴＦＴは開閉状態において漏電流（ｌｅａｋａｇｅ  ｃｕｒｒｅｎｔ）が発生しやすく、ＬＣＤの電荷の損失もしくはＳＲＡＭの予備電力の消耗などの問題を引き起こしてしまう。これらの問題を解決するため、ＬＤＤ（ｌｉｇｈｔｌｙ  ｄｏｐｅｄ  ｄｒａｉｎ）構造を採用し、ドレイン・ジャンクション（ｄｒａｉｎ  ｊｕｎｃｔｉｏｎ）の電場を下げると、漏電流問題の改善が可能である。
【０００４】
図１及び図２は、従来の多結晶シリコンＴＦＴのＬＤＤ構造の製造方法の断面図を示している。
【０００５】
図１が示すように、透明絶縁基板１０の特定エリア上には多結晶シリコン層１２が形成されており、またゲート絶縁層１４が前記の多結晶シリコン層１２を覆っている。ＰＭＯＳからなる多結晶シリコンＴＦＴを例とし、始めにゲート絶縁層１４上にフォトレジスト層１６を形成し、フォトレジスト層１６をマスクとして重イオン注入工程１７を実行し、それによりフォトレジスト層１６の周囲に位置する多結晶シリコン層１２内にN＋ドープエリア１８を形成する。
【０００６】
図２が示すように、フォトレジスト層１６を除去した後、金属材料を堆積させ、マイクロリソグラフィー及びエッチングを行い、ゲート絶縁層１４上に定義的にゲート層２０を形成する。その後もゲート層２０をマスクとしてＬＤＤ構造のパターンを定義し、それによりゲート層２０に覆われている多結晶シリコン層１２のドープされていないエリアのみをマスクすることになる。次に、ゲート層２０をマスクとして低イオン注入工程２１を実行し、ゲート層２０の周囲に位置する多結晶シリコン層１２の未ドープエリアにN−ドープエリア２２を形成する。このようにして、N−ドープエリア２２をＬＤＤ構造、N＋ドープエリア１８をソース／ドレインエリアとし、またゲート層２０に覆われた多結晶シリコン層１２の未ドープエリアはチャネルエリアとする。
【０００７】
しかしながら、前記の方法はフォトレジスト層１６のパターンソース／ドレインエリアをパターン化する必要があり、且つ、ゲート層２０のパターンによりＬＤＤ構造をパターン化する必要があるため、非常に正確なゲート層２０のパターン以外はＬＤＤ構造の位置を確保できない。また、露光技術によるミスアライメント（ｐｈｏｔｏ  ｍｉｓａｌｉｇｎｍｅｎｔ）という制限を受けるため、ゲート層２０の偏移量がコントロールしにくく、２回のイオン注入工程によりＬＤＤ構造位置の偏移による問題はますます大きくなる。その上、前記の方法のステップは複雑で、産品の生産率も低く、またＬＤＤ構造の横幅のサイズをコントロールしにくく、多結晶シリコンＴＦＴの収縮率や電気持性の機能や信頼性にも影響を及ぼす。
【０００８】
図３から図５は、従来の多結晶シリコンＴＦＴのＬＤＤ構造の製造方法の断面図を示している。
【０００９】
まず、図３が示すように、透明の絶縁基板３０上に多結晶シリコン層３２、ゲート絶縁層３４及びゲート層３６という順で構成されている。次に、第１フォトレジスト層３８をマスクとして提供し、エッチング方式によりゲート層３６とゲート絶縁層３４のパターンを形成し、多結晶シリコン層３２部分を露出させる。
【００１０】
次にＰＭＯＳからなる多結晶シリコンＴＦＴを例として、図４が示すように、第１フォトレジスト層３８を除去した後、ゲート層３６を利用してマスクとし、低イオン注入工程３９を実行する。これにより、ゲート層３６の周囲に位置する多結晶シリコン層３２内にN−ドープエリア４０が形成される。
【００１１】
続いて、図５が示すように、フォトレジスト材料を堆積し、リソグラフィとエッチングを行い第２フォトレジスト層４２を形成し、第２フォトレジスト層４２はゲート層３６及びゲート絶縁層３４の表面と側壁、及びゲート層３６の周囲のN−ドープエリア４０の１部分を覆わせるようにする。最後に、第２フォトレジスト層４２をマスクとして、重イオン注入工程４３を実行し、第２フォトレジスト層４２の周囲に位置するN−ドープエリア４０をN＋ドープエリア４４に変化させる。このようにして、第２フォトレジスト層４２に覆われたN−ドープエリア４０をＬＤＤ構造、N＋ドープエリア４４をソース／ドレインエリアとして、またゲート層３６に覆われた多結晶シリコン層３２の未ドープエリアをチャネルエリアとする。
【００１２】
前記の方法は初めにゲート層３６のパターンを利用してＬＤＤ構造のパターンを定義し、さらに第２フォトレジスト層４２のパターンによりソース／ドレイン電極を定義するので、ゲート層３６における偏移量のＬＤＤ構造に及ぼす影響は無くなる。しかし、露光技術のミスアライメント（ｐｈｏｔｏ  ｍｉｓａｌｉｇｎｍｅｎｔ）及び２回のイオン注入工程により、やはりＬＤＤ構造の位置偏移が発生し、また複雑な製造プロセスの改善が不可能で、生産率の低さなどの問題もある。
【発明の開示】
【発明が解決しようとする課題】
【００１３】
よって、本発明の主要な目的はセルフアライメントＬＤＤ構造を備えた多結晶シリコン薄膜トランジスタの提供であり、ＬＤＤ構造に位置するゲート絶縁層とソース／ドレインエリアの厚さの差異を利用し、１回のイオン注入工程と組み合わせることで、ＬＤＤ構造及びソース／ドレインエリアを同時に製作することが可能であり、従来の技術の問題を解決することにある。
【課題を解決するための手段】
【００１４】
上述した目的を達成するために、本発明はセルフアライメント低ドープドレイン（ＬＤＤ）構造を備える薄膜トランジスタを提供する。本発明の薄膜トランジスタは、基板上にチャネルエリアと、チャネルエリアの外囲に位置する第１ドープエリア及び第１ドープエリアの外囲に位置する第２ドープエリアを含む有効層を形成し、チャネルエリアを覆うセンターエリアと、センターエリアの外囲に位置し、第１ドープエリアを覆う遮蔽エリア及び遮蔽エリアの外囲に位置し、第２ドープエリアを覆う延伸エリア、これら３つのエリアを少なくとも含み、前記の有効層上に形成されるゲート絶縁層と、センターエリアを覆い、遮蔽エリアと延伸エリアを露出させ、ゲート絶縁層上に形成されるゲート層とを含んでいる。また、ゲート絶縁層の遮蔽エリアの厚さはゲート絶縁層延伸エリアのそれよりも厚い。
【００１５】
前記の目的を達成するため、本発明はセルフアライメントＬＤＤ構造を備える薄膜トランジスタの製造方法を提供する。製造方法には次のようなステップが含まれる。
１．基板を提供する。
２．基板上に有効層を形成する。
３．有効層上にゲート絶縁層を形成する。ゲート絶縁層上にはセンターエリア、センターエリアの外囲に位置する遮蔽エリア、遮蔽エリアの外囲に位置する延伸エリアが定義される。
４．ゲート絶縁層上にゲート層を形成する。
５．エッチングを行い、ゲート絶縁層内のセンターエリアをゲート層で覆い、遮蔽エリアと延伸エリアを露出させ、ゲート絶縁層遮蔽エリアの厚さを延伸エリアのそれよりも厚くする。
６．次にイオン注入工程を行い、遮蔽エリアに覆われた有効層内に第１ドープエリアを形成し、延伸エリアに覆われた有効層内に第２ドープエリアを形成する。
【発明の効果】
【００１６】
エッチング条件の調整により延伸エリアの１部分の厚さD１と遮蔽エリアの１部分の厚さD２の差異をコントロールでき、さらに比較的厚い遮蔽エリアをＬＤＤ構造のイオン注入工程のマスクとして使用でき、よって本発明のＬＤＤ構造の位置はより正確になり、薄膜トランジスタの電気持性における要求に答えることができる。
【００１７】
一定量を超過したマスクによりＬＤＤ構造のパターンを定義付ける必要がないので、露光技術のミスアライメントにおけるＬＤＤ構造が生み出す位置偏移の問題を防止でき、故にＬＤＤ構造の位置を正確にコントロールでき、薄膜トランジスタの電気持性表現も確保できる。
【００１８】
マスク使用を１回減少させ、またイオン注入工程も１回で済むので、製造ステップの簡易化、コストの減少などの他に、生産率、生産速度の向上も可能なので大量生産の要求に答えることが可能である。
本発明の方法は同時にＮＭＯＳエリアとＰＭＯＳエリアに対し異なる程度のドープにより部品の特性を調整することができるので、製造過程の簡易化、生産率と速度の向上に貢献できる。
【発明を実施するための最良の形態】
【００１９】
本発明についての目的、特徴、長所が一層明確に理解されるよう、以下に実施例を例示し、図面を参照にしながら、詳細に説明する。
【実施例１】
【００２０】
図６は、本発明実施例１の薄膜トランジスタのセルフアライメントＬＤＤ構造の断面図を示す図である。基板５０上には緩衝層５２、有効層５４、ゲート絶縁層５６及びゲート層５８が順に形成されている。基板５０は、例えばガラス基板のような透明絶縁基板が好ましく、緩衝層５２は、例えば酸化シリコン層のような、有効層５４の基板５０上での形成の補助を目的とする誘電材料層が好ましい。また、有効層５４は、例えば多結晶シリコン層のような半導体シリコン層が好ましい。ゲート絶縁層５６には、酸化シリコン層、窒化シリコン層、窒化酸化シリコン層もしくはそれを組合せた堆積層が好ましい。ゲート層５８には、例えば金属層、多結晶シリコン層のような導電材料層が好ましい。
【００２１】
以下に本発明実施例１の薄膜トランジスタの構造の特徴を挙げる。
【００２２】
ゲート絶縁層５６はセンターエリア５６a、２個の遮蔽エリア５６b及び２個の延伸エリア５６cを含み、センターエリア５６aはゲート層５８の底部に覆われており、遮蔽エリア５６bはゲート層５８底部の両側から露出し、センターエリア５６aの外囲に位置している。また延伸エリア５６cは遮蔽エリア５６bの外囲に位置している。有効層５４はチャネルエリア５４c、２個のＬＤＤ構造５４bおよび２個のソース／ドレインエリア５４aを含んでおり、チャネルエリア５４cはゲート層５８の底部に覆われ、またセンターエリア５６aと対応した場所に位置し、ＬＤＤ構造５４bは遮蔽エリア５６bに覆われ、チャネルエリア５４cの両側に位置する。また、ソース／ドレインエリア５４aは延伸エリア５６cに覆われＬＤＤ構造５４bの両側に位置する。
【００２３】
上述の特徴に基づき、ゲート層５８とゲート絶縁層５６のフォトリソグラフィーおよびエッチング工程の条件パラメータを調整することによって、延伸エリア５６cの厚さD１と遮蔽エリア５６bの厚さD２の差をコントロールでき、その厚さD１及びD２の関係はD１＜D２という式で表せる。加えて、延伸エリア５６cの厚さD１は遮蔽エリア５６bの厚さD２と比べはるかに薄く、その厚さD１を極小値に近づけることもできる。よって、比較的厚い遮蔽エリア５６bをＬＤＤ構造５４bのイオン注入工程のマスクとし、さらにイオン注入工程の注入エネルギーや分量の調整を行うことによって、１回のイオン注入工程で、ＬＤＤ構造５４bの完成と、ソース／ドレインエリア５４aの同時の製作が可能である。この場合、遮蔽エリア５６bの幅は０．１〜２．０μm、注入エネルギー１．６０×１０−１５〜１．６０×１０−１４J（１０〜１００ｋeV）、イオン注入量が２×１０１８aｔoｍ／ｃｍ３（この単位はＬＤＤ構造にて１ｃｍ２毎のイオン、或いは原子分布の数は単位体積あたり２×１０１８であることを意味する。以下同じ）、ＬＤＤ構造５４bのドープ濃度は１×１０１２〜１×１０１４aｔoｍ／ｃｍ２（この単位はＬＤＤ構造にて１ｃｍ２毎のイオン、或いは原子分布の数は単位面積あたり２×１０１４であることを意味する。以下同じ）、ソース／ドレインエリア５４aのドープ濃度は１×１０１４〜１×１０１６aｔoｍ／ｃｍ２が好ましい。
【００２４】
よって、本発明の実施例１における薄膜トランジスタには以下のような長所が挙げられる。
【００２５】
第１に、エッチング条件の調整によって延伸エリア５６cの厚さD１と遮蔽エリア５６bの厚さD２の差異をコントロールする事ができ、さらに比較的厚い遮蔽エリア５６bをＬＤＤ構造５４bのイオン注入工程のマスクとして使用することが可能であり、よって本発明のＬＤＤ構造５４bの位置がより正確になり、薄膜トランジスタの電気持性に関する要求に答えることができる。
【００２６】
第２に、マスクを余分に用いてＬＤＤ構造５４bのパターンを定義する必要がないので、露光技術のミスアライメントがＬＤＤ構造５４bの位置を偏移させるという問題などを避けることができ、故にＬＤＤ構造５４bの位置を正確にコントロールすることができるので、薄膜トランジスタの電気持性表現も確保できる。
【００２７】
第３に、マスク及びイオン注入工程の回数の減少が可能であり、故に製造プロセスの簡易化を実現でき、またコストも低く抑えられるなどの長所に加え、歩留り、生産速度の向上などにより大量生産の要求にも答えることができる。
【００２８】
その他に、本発明の実施例１の薄膜トランジスタはP型薄膜トランジスタにも応用でき、ＬＤＤ構造５４bをN−ドープエリア、ソース／ドレインエリア５４aをN＋ドープエリアとする。本発明実施例１の薄膜トランジスタはまた、N型トランジスタにも応用可能で、その場合ＬＤＤ構造５４bをP−ドープエリア、ソース／ドレインエリア５４aをP＋ドープエリアとする。本発明のゲート層５８の形状に制限はないが、正方形もしくは台形が比較的好ましい。
【実施例２】
【００２９】
図７と図８は、本発明実施例２の薄膜トランジスタのセルフアライメントＬＤＤ構造の断面図を示す図である。実施例２の薄膜トランジスタの部品と構造の特徴は実施例１と大体において同じなので記述を省略する。相違する点は、実施例２のゲート絶縁層５６は第１絶縁層５５及び第２絶縁層５７により構成されており、その中で、第１絶縁層５５としては酸化シリコン層、窒化シリコン層、窒化酸化シリコン層もしくはこれらの組合せが好ましく、第２絶縁層５７としても酸化シリコン層、窒化シリコン層、窒化酸化シリコン層もしくはこれらの組合せが好ましい。
【００３０】
ゲート絶縁層５６上にはセンターエリア５６a、２個の遮蔽エリア５６b、及び２個の延伸エリア５６cが定義されている。センターエリア５６a内において、第１絶縁層５５と第２絶縁層５７の２層の構造がチャネルエリア５４cを覆っている。遮蔽エリア５６b内において、第１絶縁層５５と第２絶縁層５７の２層の構造がＬＤＤ構造５４bを覆い、またそれはゲート層５８の両側に露出している。延伸エリア５６c内において、第１絶縁層５５がソース／ドレインエリア５４aを覆っている。比較してみると、延伸エリア５６c内のゲート絶縁層５６の厚さD１は比較的薄く、遮蔽エリア５６b内のゲート絶縁層５６の厚さD２は比較的厚い。
【００３１】
本発明実施例２の特徴は第１絶縁層５５と第２絶縁層５７とを積み重ねることより遮蔽エリア５６bと延伸エリア５６cの厚さの差異を作り出せる所にあり、延伸エリア５６cの第１絶縁層の厚さD１と遮蔽エリア５６bのゲート絶縁層５６の厚さD２をコントロールでき、D１とD２の関係はD１＜D２のような式であらわすことができる。さらに、延伸エリア５６cの厚さD１は遮蔽エリア５６bの厚さD２よりもはるかに薄く、D１は極小値に近づけることができる。このようにして、比較的厚い遮蔽エリア５６bをＬＤＤ構造５４bのイオン注入工程のマスクとし、イオン注入工程の注入エネルギー及び分量を調整でき、１回のイオン注入工程でＬＤＤ構造５４b及びソース／ドレインエリア５４aの製作を同時に完成させることも可能である。この場合、遮蔽エリア５６bの幅は０．１〜２．０μm、注入エネルギーは１．６０×１０−１５〜１．６０×１０−１４J（１０〜１００ｋeV）、イオン注入量は２×１０１８aｔoｍ／ｃｍ３よりも小さく、ＬＤＤ構造５４bのドープ濃度は１×１０１２〜１×１０１４aｔoｍ／ｃｍ２、ソース／ドレインエリア５４aのドープ濃度は１×１０１４〜１×１０１６aｔoｍ／ｃｍ２が好ましい。よって、本発明実施例２の薄膜トランジスタは実施例１と同じ長所を持つ。
【００３２】
比較として、図７が示す延伸エリア５６cは第１絶縁層５５上で第２絶縁層５７のエッチングを停止することにより製作され、図８が示す延伸エリア５６cは第１絶縁層５５を過度にエッチングしたことにより製作されたものである。よって、図７の延伸エリア５６cの第１絶縁層５５の厚さD２は比較的厚く、また図８の延伸エリア５６cの第１絶縁層５５の厚さD１は比較的薄いが、D１＜D２のような式であらわせ、両者は同様の長所を持つ。また、ゲート絶縁層５６は３層またはそれ以上の絶縁堆積効果が採用でき、遮蔽エリア５６bと延伸エリア５６cの厚さの差異による効果も期待できる。
【実施例３】
【００３３】
図９〜図１４は本発明実施例３の薄膜トランジスタのセルフアライメントＬＤＤ構造製造方法の断面図である。
【００３４】
本発明の薄膜トランジスタ製造方法はP型薄膜トランジスタもしくはN型薄膜トランジスタに応用できる。以下に実施例１の薄膜トランジスタを例として、セルフアライメントＬＤＤ構造の製造方法を詳細に説明する。
【００３５】
まず、図９は、基板５０上に形成された緩衝層５２、緩衝層５２上に形成された有効層５４を示している。基板５０は、例えばガラス基板のような透明絶縁体が好ましく、緩衝層５２は例えば酸化シリコン層のような基板５０上での有効層５４の形成を補助するような電気材料層が好ましい。有効層５４は例えば多結晶シリコン層のような半導体シリコン層が好ましい。本発明は有効層５４の厚さ及び製造方法に限定はなく、例えば有効層５４の製作において低温ポリシリコン（ｌｏｗ  ｔｅｍｐｅｒｅｔｕｒｅ  ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ  ｓｉｌｉｃｏｎ、ＬＴＰＳ）プロセスを採用でき、はじめにガラス基板上に非晶質シリコン層を形成し、次に熱処理もしくはエキシマレーザアニーリング（ｅｘｃｉｍｅｒ  ｌａｓｅｒ  ａｎｎｅａｌｉｎｇ、ＥＬＡ）方式によって非晶質シリコン層を多結晶シリコン材質に変化させる。
【００３６】
次に、図１０に示すように、有効層５４上にゲート絶縁層５６及びゲート層５８を順に堆積させ、ゲート層５８上にはパターン化されたフォトレジスト層６０が形成される。ゲート絶縁層５６には酸化シリコン層、窒化シリコン層、窒化酸化シリコン層またはこれらの組合せの集積層、堆積層などが好ましく、ゲート層５８には、例えば金属層、多結晶シリコン層などの導電材料層が好ましい。パターン化されたフォトレジスト層６０のサイズと位置は次に形成されるゲート層５８のパターンと対応している。
【００３７】
次に、図１１が示すように、パターン化されたフォトレジスト層６０をマスクとして利用しエッチング工程を行い、パターン化されたフォトレジスト層６０のエリア外のゲート層５８とゲート絶縁層５６の１部分を除去し、ゲート層５８のパターンを定義する。この際、プラズマエッチング（ｐｌａｓｍａ  ｅｔｃｈｉｎｇ）もしくは反応性イオンエッチング方法を採用し、また、このステップはゲート絶縁層５６のエッチングの程度を適度に調整することができ、ゲート層５８パターン以外のゲート絶縁層５６の部分を保留することも可能である。よって有効層５４のソース／ドレインとなるエリア上には延伸エリア５６cが形成され、また延伸エリア５６cの厚さD１及びゲート層５８下方のゲート絶縁層５６の厚さD２はD１＜D２のような式であらわされる必要がある。
【００３８】
次に、図１２のように、ゲート層５８の形状を台形型にし、ゲート層５８の底部はゲート絶縁層５６のセンターエリア５６aのみを覆い、ゲート層５８底部の両側に位置するゲート絶縁層５６の遮蔽エリア５６bを露出させ、ゲート絶縁層５６の延伸エリア５６cで有効層５４のソース／ドレインエリアを覆う。また、このステップはゲート絶縁層５６のエッチング程度を調整でき、延伸エリア５６cの厚さD１及びゲート層５８下方のゲート絶縁層５６の厚さD２はD１＜D２のような式であらわすことができる。
【００３９】
例えば、エッチング工程の反応気体には酸素および塩素を含んだ混合気体を使用し、必要によって各気体の流量を調整する。ゲート層５８のエッチング工程において、酸素を含んだガスの流量を次第に調整して最大値とし、または酸素のみを含むガスをエッチング反応ガスとして用いて、ゲート層５８の形状を台形型に形成することができる。ゲート絶縁層５６においてのエッチング工程で、酸素を含む気体の流量は最小値に調整でき、また酸素を含むガスのみを使用しそれをエッチング反応ガスとする事ができる。他にも、このステップは更に図１１に示されるエッチングステップの代わりに実行することが可能で、製造時間及びコストの減少が実現できる。
【００４０】
それから、図１３に示されるように、パターン化されたフォトレジスト層６０を除去した後、ゲート層５８及び遮蔽エリア５６bをマスクとしてイオン注入工程６２を行う。このようにして、遮蔽エリア５６bに覆われた有効層５４は低ドープエリアとなり、それをＬＤＤ構造５４bとする。ゲート層５８及び遮蔽エリア５６bに覆われていない有効層５４は高ドープエリアとなり、それをソース／ドレインエリア５４aとする。また、ゲート層５８及びセンターエリア５６aに覆われている有効層５４は未ドープエリアとなり、それをチャネルエリア５４cとする。
【００４１】
イオン注入工程６２の操作条件として、注入エネルギーは１．６０×１０−１５〜１．６０×１０−１４J（１０〜１００ｋeV）、イオン注入量は２×１０１８aｔoｍ／ｃｍ３よりも小さく、ＬＤＤ構造５４bのドープ濃度は１×１０１２〜１×１０１４aｔoｍ／ｃｍ２、ソース／ドレインエリア５４aのドープ濃度は１×１０１４〜１×１０１６aｔoｍ／ｃｍ２が好ましいとされる。更に好ましいのは、イオン注入量が１×１０１３aｔoｍ／ｃｍ３以下である。本発明の方法はP型薄膜トランジスタに応用でき、その場合ＬＤＤ構造５４bをN−ドープエリア、ソース／ドレインエリア５４aをN＋ドープエリアとする。またN型薄膜トランジスタにも応用でき、その場合はＬＤＤ構造５４bをP−ドープエリア、ソース／ドレインエリア５４aをP＋ドープエリアとする。
【００４２】
最後に、図１４では、インターコネクトプロセスを行い、それにはインライン誘電層６４、複数のコンタクトホール６５及び複数のインライン６６の製作が含まれているが、このステップの実施方式は実質的に本発明の特徴及び効果に影響しないので、ここには詳細に記載しない。
【００４３】
よって、本発明実施例３の薄膜トランジスタ製造方法には以下のような長所が挙げられる。
【００４４】
第１に、エッチング条件の調整により延伸エリア５６cの厚さD１と遮蔽エリア５６bの厚さD２の差異をコントロールでき、さらに比較的厚い遮蔽エリア５６bをＬＤＤ構造５４bのイオン注入工程のマスクとして使用でき、よって本発明のＬＤＤ構造５４bの位置はより正確になり、薄膜トランジスタの電気持性における要求に答えることができる。
【００４５】
第２に、マスクを余分に用意してＬＤＤ構造５４bのパターンを定義する必要がないので、露光技術のミスアライメントにおけるＬＤＤ構造が生み出す位置偏移の問題を防止でき、故にＬＤＤ構造５４bの位置を正確にコントロールでき、薄膜トランジスタの電気持性表現も確保できる。
【００４６】
第３に、マスク使用を１回減少させ、またイオン注入工程も１回で済むので、製造ステップの簡易化、コストの減少などの他に、生産率、生産速度の向上も可能なので大量生産の要求に答えることが可能である。
【００４７】
第４に、本発明の方法は同時にＮＭＯＳエリアとＰＭＯＳエリアに対し異なる程度のドープにより素子の特性を調整することができるので、製造過程の簡易化、歩留りと生産率向上に貢献できる。
【実施例４】
【００４８】
図１５〜図１８は、本発明実施例４の薄膜トランジスタのセルフアライメントＬＤＤ構造の製造方法の断面図である。
【００４９】
本発明の薄膜トランジスタの製造方法はP型薄膜トランジスタもしくはN型薄膜トランジスタに応用される。以下に、実施例２の薄膜トランジスタの構造を例として詳細にセルフアライメントＬＤＤ構造の製造方法を説明していく。実施例４の実施ステップは大体において実施例３と同じであるので、ここでは繰り替えし記述しない。
【００５０】
まず、図１５では、基板５０を提供し、基板５０上に緩衝層５２、有効層５４、第１絶縁層５５、第２絶縁層５７、ゲート層５８及びパターン化されたフォトレジスト層６０を順に形成する。基板５０にはガラス基板、緩衝層５２には酸化シリコン層、有効層５４には多結晶シリコン層が好ましい。また、第１絶縁層５５には酸化シリコン層、窒化シリコン層または窒化酸化シリコン層、第２絶縁層５７には酸化シリコン層、窒化シリコン層、窒化酸化シリコン層が、ゲート層５８には導電材料層、金属層、多結晶シリコン層が好ましい。パターン化されたフォトレジスト層６０のサイズと位置は後に形成されるゲート層５８のパターンと対応している。
【００５１】
本発明実施例４の特徴は、第１絶縁層５５及び第２絶縁層５７を組み合わせてゲート絶縁層５６とし、またゲート絶縁層５６上にはセンターエリア５６aおよび２個の遮蔽エリア５６bと２個の延伸エリア５６cが定義されている。
【００５２】
次に、図１６では、パターン化されたフォトレジスト層６０をマスクとしてエッチング工程を行い、パターン化されたフォトレジスト層６０のエリア以外のゲート層５８及びゲート絶縁層５６の１部分を除去し、それをゲート層５８のパターンとして定義する。ここでエッチング工程はプラズマエッチング法もしくは反応性イオンエッチング法が比較的好ましく、またこのステップは第１絶縁層５５及び第２絶縁層５７のエッチング程度を調整するのに適し、延伸エリア５６cの第２絶縁層５７を除去し、延伸エリア５６cの第１絶縁層５５を留保させる。よって第１絶縁層５５は有効層５４上のソース／ドレインエリアとなる部分に覆うようにする。このようにして、延伸エリア５６c内の第１絶縁層５５の厚さは、遮蔽エリア５６b内の第１絶縁層５５及び第２絶縁層５７の２層の厚さよりも薄くなる。
【００５３】
次に、図１７ではゲート層５８の形状を台形型にし、ゲート層５８の底部はセンターエリア５６aのみを覆っている。また遮蔽エリア５６内の第１絶縁層５５と第２絶縁層５７の２層はゲート層５８の底部の両側から露出しており、延伸エリア５６c内の第１絶縁層５５は有効層５４上のソース／ドレインエリアを覆っている。また、このステップは材料によって第１絶縁層５５のエッチング程度を選択でき、延伸エリア５６cの第１絶縁層５５の厚さD１及び遮蔽エリア５６b内の第１絶縁層５５及び第２絶縁層５７の２層の厚さD２はD１＜D２のような式であらわせる。他にも、このステップは更に図１１の表示するエッチング工程の代わりに行うことが可能で、製造時間とコストの減少を実現する。
【００５４】
それから、図１８が示すように、パターン化されたフォトレジスト層６０の除去後、ゲート層５８、遮蔽エリア５６b内の第１絶縁層５５及び第２絶縁層５７の２層をマスクとしてイオン注入工程６２を行う。このようにして、遮蔽エリア５６b内の有効層５４を低ドープエリアにし、ＬＤＤ構造５４bとする。延伸エリア５６c内の有効層５４は高ドープエリアとなり、ソース／ドレインエリア５４aとする。またセンターエリア５６a内の有効層５４は未ドープエリアとなり、チャネルエリア５４cとする。イオン注入工程６２の操作条件として、注入エネルギーは１．６０×１０−１５〜１．６０×１０−１４J（１０〜１００ｋeV）、イオン注入量は２×１０１８aｔoｍ／ｃｍ３よりも小さく、ＬＤＤ構造５４bのドープ濃度は１×１０１２〜１×１０１４aｔoｍ／ｃｍ２、ソース／ドレインエリア５４aのドープ濃度は１×１０１４〜１×１０１６aｔoｍ／ｃｍ２が好ましい。更に好ましいのは、イオン注入量が１×１０１３aｔoｍ／ｃｍ３よりも小さいものである。
【００５５】
最後に、インターコネクトプロセスを行うが、このステップの実施方式は実質的に本発明の特徴及び効果に影響しないためここでは記述を省略する。本発明実施例４の製造方法もまた、実施例３と同じ長所を備えているのでここでは記述しない。この他に、ゲート絶縁層５６は３層もしくはそれ以上の堆積効果を採用でき、よって遮蔽エリア５６b及び延伸エリア５６cの厚さの差異の効果を期待できる。
【００５６】
以上、本発明の好適な実施例を例示したが、これは本発明を限定するものではなく、本発明の精神及び範囲を逸脱しない限りにおいては、当業者であれば行い得る少々の変更や修飾を付加する事は可能である。したがって、本発明が保護を請求する範囲は、特許請求の範囲を基準とする。
【図面の簡単な説明】
【００５７】
【図１】従来の多結晶シリコンＴＦＴのＬＤＤ構造の製作方法の断面図である。
【図２】従来の多結晶シリコンＴＦＴのＬＤＤ構造の製作方法の断面図である。
【図３】従来の別種の多結晶シリコンＴＦＴのＬＤＤ構造の製作方法の断面図である。
【図４】従来の別種の多結晶シリコンＴＦＴのＬＤＤ構造の製作方法の断面図である。
【図５】従来の別種の多結晶シリコンＴＦＴのＬＤＤ構造の製作方法の断面図である。
【図６】本発明実施例１の薄膜トランジスタのセルフアライメントＬＤＤ構造の断面図である。
【図７】本発明実施例２の薄膜トランジスタのセルフアライメントＬＤＤ構造の断面図である。
【図８】本発明実施例２の薄膜トランジスタのセルフアライメントＬＤＤ構造の断面図である。
【図９】本発明実施例３の薄膜トランジスタのセルフアライメントＬＤＤ構造の製造方法の断面図である。
【図１０】本発明実施例３の薄膜トランジスタのセルフアライメントＬＤＤ構造の製造方法の断面図である。
【図１１】本発明実施例３の薄膜トランジスタのセルフアライメントＬＤＤ構造の製造方法の断面図である。
【図１２】本発明実施例３の薄膜トランジスタのセルフアライメントＬＤＤ構造の製造方法の断面図である。
【図１３】本発明実施例３の薄膜トランジスタのセルフアライメントＬＤＤ構造の製造方法の断面図である。
【図１４】本発明実施例３の薄膜トランジスタのセルフアライメントＬＤＤ構造の製造方法の断面図である。
【図１５】本発明実施例４の薄膜トランジスタのセルフアライメントＬＤＤ構造の製造方法の断面図である。
【図１６】本発明実施例４の薄膜トランジスタのセルフアライメントＬＤＤ構造の製造方法の断面図である。
【図１７】本発明実施例４の薄膜トランジスタのセルフアライメントＬＤＤ構造の製造方法の断面図である。
【図１８】本発明実施例４の薄膜トランジスタのセルフアライメントＬＤＤ構造の製造方法の断面図である。
【符号の説明】
【００５８】
１０    透明絶縁基板
１２    多結晶シリコン層
１４    ゲート絶縁層
１６    フォトレジスト層
１７    重イオン注入工程
１８    N＋ドープエリア
２０    ゲート層
２１    低イオン注入工程
２２    N−ドープエリア
３０    透明絶縁基板
３２    多結晶シリコン層
３４    ゲート絶縁層
３６    ゲート層
３８    第１フォトレジスト層
３９    低イオン注入工程
４０    N−ドープエリア
４２    第２フォトレジスト層
４３    重イオン注入工程
４４    N＋ドープエリア
５０    基板
５２    緩衝層
５４    有効層
５４a    ソース／ドレインエリア
５４b    ＬＤＤ構造
５４c    チャネルエリア
５６    ゲート絶縁層
５６a    センターエリア
５６b    遮蔽エリア
５６c    延伸エリア
５５    第１絶縁層
５７    第２絶縁層
５８    ゲート層
６０    パターン化されたフォトレジスト層
６２    イオン注入工程
６４    インターコネクト誘電層
６５    コンタクトホール
６６    インターコネクト
【図１】
2004349677.tif 000003
【図２】
2004349677.tif 000004
【図３】
2004349677.tif 000005
【図４】
2004349677.tif 000006
【図５】
2004349677.tif 000007
【図６】
2004349677.tif 000008
【図７】
2004349677.tif 000009
【図８】
2004349677.tif 000010
【図９】
2004349677.tif 000011
【図１０】
2004349677.tif 000012
【図１１】
2004349677.tif 000013
【図１２】
2004349677.tif 000014
【図１３】
2004349677.tif 000015
【図１４】
2004349677.tif 000016
【図１５】
2004349677.tif 000017
【図１６】
2004349677.tif 000018
【図１７】
2004349677.tif 000019
【図１８】
2004349677.tif 000020