(57)【要約】【課題】起動時及びデータ通信中における誤動作を回避可能な受信信号処理回路、半導体集積回路、ＩＣカード及び受信信号処理方法を提供する。【解決手段】受信信号ＲＤを復調して復調信号ＤＭ１を生成する復調回路４０ａ、受信信号ＲＤの受信から一定時間の間復調信号ＤＭ１を所定値に固定して復調補正信号ＤＭ２を生成し、一定時間の経過後における復調補正信号ＤＭ２の不安定状態を検知する復調補正回路１ａを備える。【選択図】  図１
2004349841.tif 000002
【特許請求の範囲】
【請求項１】
受信信号から復調信号を生成する復調回路と、
前記受信信号の受信から一定時間の間前記復調信号を所定値に固定して復調補正信号を生成し、前記一定時間の経過後における前記復調補正信号の不安定状態を検知する復調補正回路
とを備えることを特徴とする受信信号処理回路。
【請求項２】
前記復調補正回路は、
前記復調補正信号が安定時に前記一定時間を計測してタイミング信号を生成するタイマ回路と、
前記タイミング信号に基づき、前記復調補正信号を生成するか否か判定するデータ判別回路
とを備えることを特徴とする請求項１に記載の受信信号処理回路。
【請求項３】
前記タイマ回路は、
システムクロックを所定回数カウントすることにより前記タイミング信号を生成するカウンタと、
パワーオンリセット信号及び前記復調補正信号を論理積演算することにより前記不安定状態を検知して前記カウンタをリセットする第１の論理積回路
とを備えることを特徴とする請求項２に記載の受信信号処理回路。
【請求項４】
前記データ判別回路は、
前記パワーオンリセット信号が有効時に前記システムクロックと同期して前記タイミング信号をラッチするラッチ回路と、
該ラッチ回路がラッチした前記タイミング信号及び前記復調信号を論理積演算して前記復調補正信号を生成する第２の論理積回路
とを備えることを特徴とする請求項３に記載の受信信号処理回路。
【請求項５】
前記復調補正回路は、前記タイミング信号に応じて前記復調信号を初期化する初期化信号を前記復調回路に供給する初期化回路を更に備えることを特徴とする請求項２に記載の受信信号処理回路。
【請求項６】
前記復調補正回路は、
前記復調補正信号の極性を判別し、前記極性が反転している場合に極性反転信号を生成する極性判別回路と、
前記極性反転信号に応じて前記極性を補正する極性補正回路
とを更に備えることを特徴とする請求項２に記載の受信信号処理回路。
【請求項７】
前記極性補正回路は、
前記極性反転信号に応じてハイレベル信号及びローレベル信号のいずれかを選択信号として生成するスイッチ回路と、
前記復調補正信号と前記選択信号との排他的論理和演算をする排他的論理和回路
とを備えることを特徴とする請求項６に記載の受信信号処理回路。
【請求項８】
半導体チップと、
該半導体チップ上に集積化され、受信信号の受信から一定時間の間復調信号を所定値に固定して復調補正信号を生成し、前記一定時間の経過後における前記復調補正信号の不安定状態を検知する受信信号処理回路と、
前記半導体チップ上に集積化され、前記復調補正信号を受け取るコントローラと、
前記半導体チップ上に集積化され、前記コントローラの制御プログラムと各種データとを保持するメモリと、
前記半導体チップ上に集積化され、前記コントローラが供給する送信信号を変調する変調回路と、
前記半導体チップ上に集積化され、前記受信信号処理回路、前記コントローラ、前記メモリ、及び前記変調回路に電源電圧を供給する電源生成回路
とを備えることを特徴とする半導体集積回路。
【請求項９】
無線電波を送受信するアンテナと、
該アンテナが受信した受信信号から復調信号を生成し、前記受信信号の受信から一定時間の間前記復調信号を所定値に固定して復調補正信号を生成し、前記一定時間の経過後における前記復調補正信号の不安定状態を検知する半導体集積回路と、
前記アンテナ及び前記半導体集積回路を被覆するカード基板
とを備えることを特徴とするＩＣカード。
【請求項１０】
受信信号から復調信号を生成し、
前記受信信号の受信から一定時間の間前記復調信号を所定値に固定して復調補正信号を生成し、前記一定時間の経過後に前記復調補正信号の不安定状態を検知する
ことを含むことを特徴とする受信信号処理方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は無線通信技術に関し、特に、ＩＣカードに用いられる受信信号処理回路、半導体集積回路及び復調補正方法に関する。
【０００２】
【従来の技術】
カード基板内に半導体集積回路を内蔵する「ＩＣカード」として、バッテリレス式の非接触ＩＣカードが広く利用されている。バッテリレス式の非接触ＩＣカードは、無線通信回路を集積化した半導体集積回路及びこの半導体集積回路に接続されたコイル状のアンテナを内部に備える。アンテナは、無線電波の受信時において、電磁誘導により発生する誘導電圧を無線通信回路に供給する。無線通信回路内の電源生成回路は、電磁誘導により発生する誘導電圧を電源電圧に変換する。この結果、非接触ＩＣカードはバッテリレス動作を可能としている（例えば、特許文献１参照。）。また、無線通信回路は、受信信号を復調する復調回路及び復調回路が生成する復調信号を受け取るコントローラを備える。
【０００３】
【特許文献１】
特開平２００２−１８３６９８号公報
【０００４】
【発明が解決しようとする課題】
アンテナが無線電波を受信後の一定期間、即ちＩＣカードの起動時においては、電源生成回路から十分な電力が供給されない。電源生成回路から十分な電力が供給されないと、復調信号が不安定となる。コントローラが不安定な復調信号を処理可能なデータと認識した場合、無線通信回路が誤動作する可能性がある。また、電源生成回路から十分な電力が供給されているデータ通信中においても、外部ノイズ等の影響により復調回路の極性が反転する可能性がある。復調回路の極性が反転すると、無線通信回路が誤動作する恐れがある。
【０００５】
上記問題点を鑑み、本発明は、起動時及びデータ通信中における誤動作を回避可能な受信信号処理回路、半導体集積回路、ＩＣカード及び受信信号処理方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記目的を達成する為に、本発明の第１の特徴は、（イ）受信信号から復調信号を生成する復調回路；（ロ）受信信号の受信から一定時間の間復調信号を所定値に固定して復調補正信号を生成し、一定時間の経過後における復調補正信号の不安定状態を検知する復調補正回路を備える受信信号処理回路であることを要旨とする。
【０００７】
本発明の第２の特徴は、（イ）半導体チップ；（ロ）半導体チップ上に集積化され、受信信号の受信から一定時間の間復調信号を所定値に固定して復調補正信号を生成し、一定時間の経過後における復調補正信号の不安定状態を検知する受信信号処理回路；（ハ）半導体チップ上に集積化され、復調補正信号を受け取るコントローラ；（ニ）半導体チップ上に集積化され、コントローラの制御プログラムと各種データとを保持するメモリ；（ホ）半導体チップ上に集積化され、コントローラが供給する送信信号を変調する変調回路；（ヘ）半導体チップ上に集積化され、受信信号処理回路、コントローラ、メモリ、及び変調回路に電源電圧を供給する電源生成回路を備える半導体集積回路であることを要旨とする。
【０００８】
本発明の第３の特徴は、（イ）無線電波を送受信するアンテナ；（ロ）アンテナが受信した受信信号から復調信号を生成し、受信信号の受信から一定時間の間復調信号を所定値に固定して復調補正信号を生成し、一定時間の経過後における復調補正信号の不安定状態を検知する半導体集積回路；（ハ）アンテナ及び半導体集積回路を被覆するカード基板を備えるＩＣカードであることを要旨とする。
【０００９】
本発明の第４の特徴は、（イ）受信信号から復調信号を生成し；（ロ）受信信号の受信から一定時間の間復調信号を所定値に固定して復調補正信号を生成し、一定時間の経過後に復調補正信号の不安定状態を検知することを含む受信信号処理方法であることを要旨とする。
【００１０】
【発明の実施の形態】
次に、図面を参照して、本発明の第１及び第２の実施の形態を説明する。この第１及び第２の実施の形態における図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。
【００１１】
（第１の実施の形態）
本発明の第１の実施の形態に係る無線通信装置は、図１に示すように、無線電波ＲＦを送受信するアンテナ１２、アンテナ１２に接続された電源生成回路３、アンテナ１２及び電源生成回路３に接続された受信信号処理回路２ａ、電源生成回路３及び受信信号処理回路２ａに接続されたコントローラ６ａ、コントローラ６ａ及び電源生成回路３に接続されたメモリ１０、コントローラ６ａとアンテナ１２との間に接続され、電源生成回路３に接続された変調回路５ａを備える。電源生成回路３は、アンテナ１２が電磁誘導により発生させる誘導電圧を整流・定圧化して電源電圧ＳＶに変換する。受信信号処理回路２ａは、アンテナ１２からの受信信号ＲＤから復調信号ＤＭ１を生成し、受信信号ＲＤの受信から一定時間の間復調信号ＤＭ１を所定値に固定して復調補正信号ＤＭ２を生成する。更に受信信号処理回路２ａは、一定時間の経過後における復調補正信号ＤＭ２の不安定状態を検知する。コントローラ６ａは、受信信号処理回路２ａにパワーオンリセット信号ＳＥＴ及びシステムクロックＣＬＫを供給する。変調回路５ａはコントローラ６ａからの送信データＴＤ１を変調し、変調データＴＤ２をアンテナ１２に供給する。
【００１２】
図１に示すメモリ１０としては、例えば読み出し専用不揮発性メモリ（ＲＯＭ）及び揮発性メモリ（ＲＡＭ）が利用できる。ＲＯＭはコントローラ６ａにおいて実行されるプログラムメモリ等として機能する。これに対してＲＡＭは、コントローラ６ａにおけるプログラム実行処理中に利用されるデータ等の格納及び作業領域として利用されるデータメモリ等として機能する。
【００１３】
受信信号処理回路２ａは、図１に示すように、アンテナ１２に接続された復調回路４０ａ、復調回路４０ａに接続された復調補正回路１ａを備える。復調回路４０ａはアンテナ１２からの受信信号ＲＤを復調して復調信号ＤＭ１を復調補正回路１ａに供給する。復調補正回路１ａは、復調回路４０ａとコントローラ６ａとの間に接続されたデータ判別回路１１、データ判別回路１１の入力側と出力側との間に接続されたタイマ回路７、タイマ回路７と復調回路４０ａとの間に接続された初期化回路９を備える。タイマ回路７は、復調補正信号ＤＭ２が安定時に一定時間を計測してタイミング信号ＴＳを生成する。データ判別回路１１は、タイミング信号ＴＳに基づいて復調補正信号ＤＭ２を生成するか否か判定する。初期化回路９は、タイミング信号ＴＳに応じて復調信号ＤＭ１を初期化する初期化信号ＳＲを復調回路４０ａに供給する。復調回路４０ａは、初期化信号ＳＲが供給される場合に、復調信号ＤＭ１を初期化する。
【００１４】
図１に示すタイマ回路７は、詳細には図２に示すように、パワーオンリセット端子８ｂ及び補正信号出力端子８ｃに入力側が接続された第１の論理積回路７ｂ、システムクロック入力端子８ａにクロック端子ＣＫが接続され、第１の論理積回路７ｂの出力にリセット端子Ｒが接続されたカウンタ７ａを備える。カウンタ７ａは、システムクロックＣＬＫを所定回数カウントすることによりタイミング信号ＴＳを生成する。第１の論理積回路７ｂは、パワーオンリセット信号ＳＥＴ及び復調補正信号ＤＭ２を論理積演算することにより、復調補正回路ＤＭ２の不安定状態を検知してカウンタ７ａをリセットする。更に、初期化回路９は、カウンタの７ａの出力にデータ入力端子Ｄが接続され、システムクロック入力端子８ａにクロック端子ＣＫが接続され、復調回路４０ａの初期化信号入力端子４３にデータ出力端子Ｑが接続された第１のフリップフロップ９ａを備える。
【００１５】
また、図１に示すデータ判別回路１１は、具体的には図２に示すように、タイマ回路７、システムクロック入力端子８ａ、及びパワーオンリセット端子８ｂに接続されたラッチ回路１１ｄ、ラッチ回路１１ｄ及び復調信号出力端子４２に入力側が接続され、補正信号出力端子８ｃに出力側が接続された第２の論理積回路１１ｃを備える。ラッチ回路１１ｄは、パワーオンリセット信号ＳＥＴが有効時にタイミング信号ＴＳを保持する。第２の論理積回路１１ｃは、保持されたタイミング信号ＴＳ及び復調信号ＤＭ１を論理積演算して復調補正信号ＤＭ２を生成する。更に、ラッチ回路１１ｄは、カウンタ７ａの出力に一方の入力が接続された第１の論理和回路１１ａ、第１の論理和回路１１ａの出力側にデータ入力端子Ｄが接続され、システムクロック入力端子８ａにクロック端子ＣＫが接続され、パワーオンリセット端子８ｂにリセット端子Ｒが接続され、第１の論理和回路１１ａの他方の入力にデータ出力端子Ｑが接続された第２のフリップフロップ１１ｂを備える。
【００１６】
図１に示す復調回路４０ａは、例えば図２に示すように、振幅偏移変調（ＡＳＫ）方式で変調された受信信号ＲＤを復調可能な回路構成である。詳細には復調回路４０ａは、受信信号入力端子４１に正入力端子＋が接続され、復調信号出力端子４２に出力側が接続されたコンパレータ４ａ、高位電源ＶＤＤに接続された第１の抵抗Ｒ１、低位電源ＶＳＳに接続された第２の抵抗Ｒ２、第１の抵抗Ｒ１と第２の抵抗Ｒ２との間に接続された第３の抵抗Ｒ３、第１の抵抗Ｒ１と第３の抵抗Ｒ３との接続点と受信信号入力端子４１との間に接続された第４の抵抗Ｒ４、復調信号出力端子４２及び初期化信号入力端子４３に入力側が接続された第２の論理和回路４ｃ、第２の抵抗Ｒ２と第３の抵抗Ｒ３との接続点にソースが接続され、第２の論理和回路４ｃの出力側にゲートが接続され、コンパレータ４ａの負入力端子−にドレインが接続された第１のトランジスタＴｒ１、復調信号出力端子４２に接続されたインバータ４ｂ、高位電源ＶＤＤにドレインが接続され、インバータ４ｂにゲートが接続され、第１のトランジスタＴｒ１のソースとコンパレータ４ａの負入力端子−との接続点にソースが接続された第２のトランジスタＴｒ２を備える。
【００１７】
次に、図１〜図４を用いて、第１の実施の形態に係る受信信号処理方法を説明する。
【００１８】
（イ）先ず、図３のステップＳ１０１において、図２に示すタイマ回路７のカウンタ７ａがリセットされる。次に図４の時刻ｔ０において、図１に示すアンテナ１２が無線電波ＲＦを受信する。アンテナ１２から受信信号ＲＤが電源生成回路３に供給されると、図４（ａ）に示す電源電圧ＳＶが徐々に立ち上がる。また時刻ｔ０において、図４（ｂ）に示すパワーオンリセット信号ＳＥＴがハイレベルに立ち上がる。
【００１９】
（ロ）次に、図３のステップＳ１０２において、タイマ回路７はパワーオンリセット信号ＳＥＴに基づき、アンテナ１２が無線電波ＲＦを受信したか否か判断する。具体的には、パワーオンリセット信号ＳＥＴ及び図４（ｄ）に示す復調信号ＤＭ１がハイレベルになると、図２に示す第１の論理積回路７ｂがカウンタ７ａのリセット端子Ｒにハイレベル信号を供給する。リセット端子Ｒにハイレベル信号が供給されると、カウンタ７ａは、図４（ｃ）に示すシステムクロックＣＬＫをカウントアップする。ステップＳ１０３において、カウンタ７ａが、クロック端子ＣＫに所定クロックサイクルのシステムクロックＣＬＫがクロック端子ＣＫに供給されたか否か判断する。カウンタ７ａはシステムクロックＣＬＫを所定回数カウントすると、図４（ｅ）の時刻ｔ１において、ハイレベルのタイミング信号ＴＳを生成する。
【００２０】
（ハ）次に、図３のステップＳ１０４において、図２に示す初期化回路９を構成する第１のフリップフロップ９ａのデータ入力端子Ｄにハイレベルのタイミング信号ＴＳが供給される。データ入力端子Ｄにハイレベルのタイミング信号ＴＳが供給されると、第１のフリップフロップ９ａは、システムクロックＣＬＫの立ち上がりと同期してタイミング信号ＴＳをラッチする。第１のフリップフロップ９ａがラッチしたハイレベルのタイミング信号ＴＳは、データ出力端子Ｑから初期化信号ＳＲとして初期化信号入力端子４３に供給される。また、タイミング信号ＴＳが図２に示す第１の論理和回路１１ａに供給されることにより、第２のフリップフロップ１１ｂは第２の論理積回路１１ｃにハイレベル信号を供給する。
【００２１】
（ニ）初期化信号ＳＲが初期化信号入力端子４３に供給されると、図３のステップＳ１０４において、復調回路４０ａは初期化される。具体的には、初期化信号入力端子４３を介して図２に示す第１のトランジスタＴｒ１のゲートにハイレベルの初期化信号ＳＲが供給される。第１のトランジスタＴｒ１のゲートにハイレベルの初期化信号ＳＲが供給されると第１のトランジスタＴｒ１はオンする。第１のトランジスタＴｒ１がオンすると、図２に示すコンパレータ４ａの負入力端子−に印加される電圧の電圧値が低位電源ＶＳＳに引かれて減少する。この結果、コンパレータ４ａの正入力端子＋に印加される電圧の電圧値が、負入力端子−に印加される電圧の電圧値と比して常に高くなり、コンパレータ４ａはハイレベル信号を復調信号出力端子４２に供給する。
【００２２】
（ホ）次にステップＳ１０５において、復調信号出力端子４２からの復調信号ＤＭ１は、第２の論理積回路１１ｃを介して補正信号出力端子８ｃに伝達される。更に、ステップＳ１０６において、第１の論理積回路７ｂは、復調補正信号ＤＭ２の状態が安定しているか否か判定する。復調補正信号ＤＭ２が不安定であると判断された場合はステップＳ１０１に処理が戻り、タイマ回路７がリセットされる。
【００２３】
このように、第１の実施の形態に係る受信信号処理回路２ａによれば、図４（ｄ）及び（ｆ）の時刻ｔ０〜ｔ１間に示す起動時における復調信号ＤＭ１の不安定状態を回避できる。また、図４（ｄ）及び（ｆ）の時刻ｔ２〜ｔ３間に示すデータ通信中においても、復調信号ＤＭ１の不安定状態を回避できる。よって、コントローラ６ａには常に安定した復調補正信号ＤＭ２が供給される。この結果、起動時及びデータ通信中においても誤動作を生じることが無い。
【００２４】
図１に示した無線通信装置は、図５に示すように、同一の半導体チップ９２上にモノリシックに集積化し、半導体集積回路９１ａを形成可能である。図５に示す例においては、半導体集積回路９１ａは、半導体チップ９２上にボンディングパッド９３を備えている。ボンディングパッド９３は、図１に示すアンテナ１２からの受信信号ＲＤを復調回路４０ａ及び電源生成回路３に伝達する為の内部端子である。また、ボンディングパッド９３は、変調回路５ａが供給する変調信号ＴＤ２をアンテナ１２に伝達する。
【００２５】
図５に示す半導体集積回路９１ａは、例えば図６に示すように、カード基板９５により被覆され、ＩＣカード９４として形成される。カード基板９５としては、例えばポリ塩化ビニル（ＰＶＣ）、アクリロニトル（ＡＮ）・ブタジエン（ＢＤ）・スチレン（ＳＴ）樹脂（ＡＢＳ）、及びポリエチレン・テレフタート（ＰＥＴ）等が利用可能である。アンテナ１２はカード基板９５の外周と半導体集積回路９１ａとの間に配置される。また、アンテナ１２は図４に示すボンディングパッド９３と接続される。図５に示す半導体集積回路９１ａを内蔵したＩＣカード９４は、非常に信頼性高くデータ通信を実行できる。
【００２６】
（第２の実施の形態）
本発明の第２の実施の形態に係る無線通信装置は、図７（ａ）に示すように、受信信号処理回路２ｂが、データ判別回路１１に接続された極性判別回路２０、極性判別回路２０及び極性判別回路２０に接続された極性補正回路１３を備える点が図１に示した受信信号処理回路２ａと異なる。極性判別回路２０は、復調補正信号ＤＭ２の極性を判別し、極性が反転している場合に極性反転信号ＩＳを生成する。極性補正回路１３は、極性反転信号ＩＳに応じて復調補正信号ＤＭ２の極性を補正する。極性補正後の復調補正信号ＤＭ３は、補正信号出力端子８ｃを介してコントローラ６ｂに伝達される。また、図７（ａ）に示す受信信号処理回路２ｂは図１に示す初期化回路９を備えていない。復調回路４０ｂは、例えば、位相偏移変調（ＰＳＫ）方式で変調された受信信号ＲＤを復調可能な回路構成である。ＰＳＫ方式においては変調信号の”０”及び”１”は搬送波の位相により表されるため、復調信号ＤＭ１の極性が反転し易いためである。その他の構成については、図１に示した無線通信装置の構成と同様である。
【００２７】
極性補正回路１３は、例えば図７（ｂ）に示すように、極性反転信号入力端子１３ｃに接続されたスイッチ回路１３ａ、補正信号入力端子１３ｄ及びスイッチ回路１３ａに入力側が接続され、補正信号出力端子８ｃに出力側が接続された排他的論理和回路１３ｂを備える。スイッチ回路１３ａは、極性反転信号ＩＳに応じてハイレベル信号及びローレベル信号のいずれかを選択信号ＳＳとして生成する。排他的論理和回路１３ｂは、復調補正信号ＤＭ２及び選択信号ＳＳを排他的論理和演算する。尚、排他的論理和回路１３ｂは、スイッチ回路１３ａからローレベルの極性反転信号ＩＳが供給される場合に復調補正信号ＤＭ２をそのまま補正信号出力端子８ｃに伝達する。これに対して排他的論理和回路１３ｂは、スイッチ回路１３ａからハイレベルの極性反転信号ＩＳが供給される場合に復調補正信号ＤＭ２を反転して補正信号出力端子８ｃに伝達する。
【００２８】
図７（ａ）に示す無線通信装置は、例えば図８に示すように、同一の半導体チップ９２上にモノリシックに集積化し、半導体集積回路９１ｂとして構成可能である。図８に示す半導体集積回路９１ｂは、図６と同様にＩＣカードに適用できる。
【００２９】
次に、図７、図９、及び図１０を用いて、第２の実施の形態に係る受信信号処理方法を説明する。但し、第１の実施の形態に係る受信信号処理方法と重複する説明は省略する。
【００３０】
（イ）先ず、図９のステップＳ２０１において、図７に示すタイマ回路７がリセットされる。また、図１０の時刻ｔ０において、図７に示すアンテナ１２が無線電波ＲＦを受信すると、図１０（ａ）に示す電源電圧ＳＶが徐々に立ち上がる。次に、図９のステップＳ２０２において、タイマ回路７はアンテナ１２が無線電波ＲＦを受信したか否か判断する。更にステップＳ２０３において、図７に示すデータ判別回路１１は、タイミング信号ＴＳが立ち上がっているか否か判定する。タイミング信号ＴＳが立ち上がっていると判定された場合、ステップＳ２０４に進む。
【００３１】
（ロ）次に、ステップＳ２０４において、図７に示すデータ判別回路１１は、復調補正信号ＤＭ２を極性判別回路２０及び極性補正回路１３に供給する。次にステップＳ２０５において、データ判別回路１１は、復調信号ＤＭ１が定常状態か否か判定する。ここで、図１０（ｂ）及び（ｃ）に示すように、復調回路４０ｂは、動作するのに十分な電源電圧ＳＶが供給されると、復調信号ＤＭ１は”１”又は”０”の定常状態へと収束する。復調信号ＤＭ１が”１”に収束する場合は、復調信号ＤＭ１の極性が反転している状態である。
【００３２】
（ハ）次に、ステップＳ２０６において、図７に示す極性判別回路２０は、復調補正信号ＤＭ２の極性が反転しているか否か判定する。即ち、極性判別回路２０は、復調補正信号ＤＭ２がハイレベルで収束する場合に極性反転信号ＩＳを生成する。ステップＳ２０６で復調補正信号ＤＭ２の極性が反転していると判定された場合、ステップＳ２０７に処理が進む。一方、復調補正信号ＤＭ２の極性が反転していないと判定された場合、ステップＳ２０１に処理が戻る。
【００３３】
このように、第２の実施の形態に係る受信信号処理回路２ｂによれば、極性補正回路１３が復調補正信号ＤＭ２の極性を補正するので、コントローラ６ｂの誤動作を回避できる。更に、第２の実施の形態に係る受信信号処理回路２ｂは、起動時においても安定して受信信号ＲＤを復調できる。
【００３４】
（その他の実施の形態）
上記のように、本発明は第１及び第２の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【００３５】
上述した第１及び第２の実施の形態においては、受信信号処理回路２ａ、２ｂをＩＣカード９４に適用する一例について説明した。しかし、第１及び第２の実施の形態に係る受信信号処理回路２ａ、２ｂの応用例としては、ＩＣカードに限らず様々な無線通信装置に適用可能である。第１及び第２の実施の形態に係る受信信号処理回路２ａ、２ｂを利用した無線通信装置は、伝送路におけるマルチパスに起因するフェージング及び伝送路中のスプリアス等により通信の途中で復調信号が不安定状態となっても誤動作を回避できる。
【００３６】
また第１及び第２の実施の形態においては、コントローラ６ａ、６ｂがパワーオンリセット信号ＳＥＴを復調補正回路１ａ、１ｂに供給するとして説明した。しかし、電源生成回路３がパワーオンリセット信号ＳＥＴを復調補正回路１ａ、１ｂに供給しても良いことは勿論である。更に、システムクロックＣＬＫがコントローラ６ａ、６ｂから供給される一例を説明したが、コントローラ６ａ、６ｂ外部のクロック生成回路がシステムクロックＣＬＫを発生させても良い。
【００３７】
このように本発明は、ここでは記載していない様々な実施の形態等を包含するということを理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲の発明特定事項によってのみ限定されるものである。
【００３８】
【発明の効果】
本発明によれば、起動時及びデータ通信中における誤動作を回避可能な受信信号処理回路、半導体集積回路、ＩＣカード及び受信信号処理方法を提供することができる。
【図面の簡単な説明】
【図１】第１の実施の形態に係る無線通信装置の構成を示すブロック図である。
【図２】第１の実施の形態に係る受信信号処理回路の構成を示す回路図である。
【図３】第１の実施の形態に係る受信信号処理回路の動作を示すタイムチャートである。
【図４】第１の実施の形態に係る受信信号処理方法を示すフローチャートである。
【図５】第１の実施の形態に係る無線通信装置を同一半導体チップ上に集積化した構成の模式図である。
【図６】第１の実施の形態に係る無線通信装置をＩＣカードとして構成した場合の模式図である。
【図７】図７（ａ）は第２の実施の形態に係る無線通信装置の構成を示すブロック図であり、図７（ｂ）は第２の実施の形態に係る極性補正回路の回路図である。
【図８】第２の実施の形態に係る無線通信装置を同一半導体チップ上に集積化した構成の模式図である。
【図９】第２の実施の形態に係る受信信号処理方法を示すフローチャートである。
【図１０】第２の実施の形態に係る受信信号処理回路の動作を示すタイムチャートである。
【符号の説明】
１ａ、１ｂ…復調補正回路
２ａ、２ｂ…受信信号処理回路
３…電源生成回路
４ａ…コンパレータ
４ｂ…インバータ
４ｃ…第２の論理和回路
５ａ、５ｂ…変調回路
６ａ…コントローラ
７…タイマ回路
７ａ…カウンタ
７ｂ…第１の論理積回路
８ａ…システムクロック入力端子
８ｂ…パワーオンリセット端子
８ｃ…補正信号出力端子
９…初期化回路
９ａ…第１のフリップフロップ
１０…メモリ
１１…データ判別回路
１１ａ…第１の論理和回路
１１ｂ…第２のフリップフロップ
１１ｃ…第２の論理積回路
１１ｄ…ラッチ回路
１２…アンテナ
１３…極性補正回路
１３ａ…スイッチ回路
１３ｂ…排他的論理和回路
１３ｃ…極性判別信号入力端子
１３ｄ…補正信号入力端子
２０…極性判別回路
３６…制御回路
３７…タイマ回路
３８…データ判別回路
３９…極性補正回路
４０ａ、４０ｂ…復調回路
４１…受信信号入力端子
４２…復調信号出力端子
４３…初期化信号入力端子
９１ａ、９１ｂ…半導体集積回路
９３…ボンディングパッド
９４…ＩＣカード
９５…カード基板
Ｒ１…第１の抵抗
Ｒ２…第２の抵抗
Ｒ３…第３の抵抗
Ｒ４…第４の抵抗
Ｔｒ１…第１のトランジスタ
Ｔｒ２…第２のトランジスタ
【図１】
2004349841.tif 000003
【図２】
2004349841.tif 000004
【図３】
2004349841.tif 000005
【図４】
2004349841.tif 000006
【図５】
2004349841.tif 000007
【図６】
2004349841.tif 000008
【図７】
2004349841.tif 000009
【図８】
2004349841.tif 000010
【図９】
2004349841.tif 000011
【図１０】
2004349841.tif 000012