(57)【要約】【課題】ウェーハの主裏面への金属汚染と主裏面に発生するキズを防ぐとともに、該ウェーハの主表面に形成された空乏層の容量を、ウェーハと裏面電極の間に生ずる接触抵抗の影響を受けないで正確に測定する方法を提供する。【解決手段】ウェーハ主表面の空乏層容量を測定する方法であって、ウェーハの主裏面と該ウェーハを載置する裏面電極の間に誘電体を介在させた状態で空乏層容量を測定するようにした。前記誘電体の静電容量は、前記ウェーハ主表面の空乏層容量の１００倍以上である。【選択図】  図１
2004349342.tif 000002
【特許請求の範囲】
【請求項１】
ウェーハ主表面の空乏層容量を測定する方法であって、ウェーハの主裏面と該ウェーハを載置する裏面電極の間に誘電体を介在させた状態で空乏層容量を測定することを特徴とする空乏層容量測定方法。
【請求項２】
前記誘電体の静電容量は、前記ウェーハ主表面の空乏層容量の１００倍以上であることを特徴とする請求項１に記載の空乏層容量測定方法。
【請求項３】
前記誘電体は、前記ウェーハよりも硬度の小さい材料であることを特徴とする請求項１又は２に記載の空乏層容量測定方法。
【請求項４】
前記誘電体は、前記ウェーハの主裏面上に形成される熱酸化膜又はＣＶＤ酸化膜であることを特徴とする請求項１又は２に記載の空乏層容量測定方法。
【請求項５】
前記裏面電極が、その表面に誘導体薄膜を形成したものであることを特徴とする請求項１〜３のいずれか１項に記載の空乏層容量測定方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ウェーハ、例えば、半導体ウェーハの主表面に形成された空乏層の容量を測定する方法に関し、特にウェーハの主裏面に対する裏面電極からの金属汚染を防止し、かつ、精度の良い空乏層の容量測定を行う評価方法に関する。
【０００２】
【関連技術】
ウェーハ、例えば、半導体ウェーハの電気特性を評価するため、ウェーハ主表面に空乏層を形成させて該空乏層の容量（以下空乏層容量ともいう）を測定する方法が一般的に行われている。例えば、前記電気特性のひとつである抵抗率は、半導体ウェーハのドーパント濃度を測定し換算することによって得られるが、そのドーパント濃度の深さ方向分布は、空乏層容量の印加電圧依存性（以下ＣＶ特性という）を測定することによって得られる（非特許文献１）。
【０００３】
図４は従来のＣＶ特性測定装置の一例を示す模式的説明図である。この図を用いて従来のＣＶ特性の測定方法を説明する。図４において、１０は従来のＣＶ特性測定装置で、裏面電極となる金属製のステージ１３を有している。まず、測定対象のウェーハ１１を該ステージ１３に載置する。該ステージ１３には真空ポンプ１９に接続された真空吸着穴２０が形成されており、ウェーハ１１は真空吸着穴２０に真空吸着されることにより固定される。測定対象のウェーハ１１は鏡面ウェーハ、エピタキシャルウェーハなどいずれであってもよく、ここでは通常の鏡面ウェーハを測定対象ウェーハとした場合を示している。ウェーハ１１の表面にはショットキー電極１２が形成されている。
【０００４】
ショットキー電極１２は、ｐ型シリコンウェーハの場合には、一般に市販されている真空蒸着装置を用いて、例えば、サマリウムを真空蒸着することにより形成できる。なお、本測定を行う測定装置１０は、測定中に発生する電気的ノイズを防止するために、非測定物がアース電位になるように設定したシールドボックス１８内に設置する。次に、ウェーハ１１の主表面に形成されたショットキー電極１２に測定用プローブ１４を接触させる。プローブ１４にはキャパシタンスメーター１５とパルス電圧発生器１６が接続されており、該キャパシタンスメーター１５と該パルス電圧発生器１６は制御用コンピュータ１７に接続されている。
ＣＶ特性はパルス電圧発生器１６で階段状に変化する電圧を発生させ、該電圧をショットキー電極１２に接触するプローブ１４を通してウェーハ１１に印加することによりキャパシタンスメーター１５で空乏層容量を測定できる。一般に印加電圧と容量の変化量には以下の関係式（１）及び（２）が成り立つ（非特許文献２）。
【０００５】
【数１】
2004349342.tif 000003
【０００６】
上記式（１）及び（２）において、Ｎ（Ｗ）は深さＷにおけるシリコンウェーハ中のドーパント濃度、ｑは電荷素量、εＳｉはシリコンの誘電率、Ｖは印加電圧、Ｃは空乏層容量、Ａはショットキー電極面積である。すなわち、印加電圧Ｖに対してｄ（Ｃ−２）／ｄＶをプロットすることにより、シリコンウェーハ中のドーパント濃度の深さ方向プロファイルを測定することができる。その際、印加する電圧はショットキー接合に対して逆バイアスになるようにする。
【０００７】
すなわち、ｐ型シリコン単結晶ウェーハの場合は正の電圧を印加することによりシリコン内部に空乏層が拡がる。空乏層の深さ方向の幅は印加する電圧に比例して大きくなるため、印加電圧を変化させることで深さ方向の情報を得る事ができる。なお、この測定はウェーハ表面に酸化膜を形成し、その上に電極を形成した、いわゆる、ＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造のウェーハに対しても適用可能である。図５にショットキー接合のウェーハの概略説明図、図６にＭＯＳ構造のウェーハの概略説明図を示す。図５及び図６において、図４と同一部材は同一符号で示される。図６において、２４は酸化膜である。
【０００８】
上記測定方法はウェーハ１１上の電極１２にプローブ１４を接触させる破壊評価であるが、それに対して非破壊でＣＶ特性を評価する装置も開示されている（例えば、特許文献１）。この非接触ＣＶ測定装置の測定原理を、図７をもとに説明する。図７において、図４と同一部材は同一符号で示される。図７において、１０ａは従来の非接触ＣＶ測定装置で、裏面電極となる金属製のステージ１３を有している。電極を形成していないウェーハ１１を該ステージ１３に載置する。
そして、前記プローブ１４の代わりとなる測定用電極１２ａとウェーハ１１を、空気を介して非接触の状態で対向保持してウェーハ１１の上下に位置する該ステージ（電極）１３、及び測定用電極１２ａ間に電圧をかけＣＶ測定を行う。このとき、測定用電極１２ａとステージ１３によって測定される静電容量Ｃｔは、ウェーハ１１の静電容量Ｃｓと、測定用電極１２ａとウェーハ１１の間に存在する空気の静電容量Ｃｇとが直列接続されていると考える。すなわち、Ｃｓ、Ｃｇの関係は以下の式（３）で表される。
【０００９】
【数２】
１／Ｃｔ＝１／Ｃｓ＋１／Ｃｇ・・・・・（３）
【００１０】
式（３）において、Ｃｇは下記の式（４）で表されるように、測定用電極１２ａとウェーハ１１の主表面との距離Ｇｅおよびプローブ面積Ｓ、真空誘電率ε０から算出できるため、ＣｓはＣｔから算出することができる。
【００１１】
【数３】
Ｃｇ＝ε０・Ｓ／Ｇｅ・・・・・（４）
【００１２】
【特許文献１】
特開平４−１３２２３６号公報
【非特許文献１】
宇佐美晶編集「半導体デバイス工程評価技術」リアライズ社（１９９０年９月１１日発行）、ｐ３８−ｐ４４
【非特許文献２】
Ｓ．Ｍ．Ｓｚｅ著「Ｐｈｙｓｉｃｓ  Ｏｆ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｄｅｖｉｃｅｓ」Ｊｏｈｎ  Ｗｉｌｅｙ  ＆  Ｓｏｎｓ社（１９６９年発行）ｐ．３７２
【００１３】
【発明が解決しようとする課題】
しかしながら、上記いずれの測定装置であっても、シリコンウェーハ１１は裏面電極である金属製のステージ１３と強い圧力で直接接触するため金属の汚染を受けると共に、シリコンウェーハ１１より固い材質と接触するためにウェーハ裏面にキズが発生する。また、ウェーハ１１の抵抗率が高い場合には、裏面電極１３とウェーハ１１の接触がオーミック接触とはならないため接触抵抗が大きくなり、正確な空乏層容量が測定できない。
【００１４】
この接触抵抗の影響についてショットキー接合を例にとり、図８によって説明する。図８（ａ）において、図４と同一部材は同一符号で示される。図８（ａ）においてウェーハ１１の主表面にはショットキー電極１２が形成されている。この電極１２に逆バイアスを印加するとウェーハ１１の内部に向かって空乏層２２が形成される。図８（ａ）で表されるウェーハ構造の容量に関する等価回路は図８（ｂ）のように示すことができる。ここで、Ｃはウェーハの空乏層２２の静電容量であり、Ｇは空乏層のコンダクタンスである。また、Ｒｓは直列抵抗である。この場合、実際に測定される容量ＣｍとコンダクタンスＧｍは以下の式（５）及び（６）で示される。
【００１５】
【数４】
2004349342.tif 000004
【００１６】
ここでωはω＝２πｆであり、ｆは測定周波数である。通常Ｇは極めて小さい値であり、Ｒｓ・Ｇは無視できるので（５）式は以下のように変形できる。
【００１７】
【数５】
Ｃｍ＝Ｃ／（１＋（ω・Ｒｓ・Ｃ）２）・・・・・（５’）
【００１８】
したがって、Ｒｓ・ωが大きくなると、Ｃｍが小さくなる。この直列抵抗Ｒｓが大きくなる最大の原因はウェーハ１１と裏面電極１３の接触がオーミックでない場合である。ウェーハ１１の抵抗率が０．１Ω・ｃｍ以上になると、裏面電極１３とウェーハ１１との接触はオーミックにはならず、大きな直列抵抗Ｒｓを生じてしまうため、正確な空乏層容量が測定できないという問題点があった。
【００１９】
本発明はこれらの問題点に鑑みなされたものであり、ウェーハの主裏面への金属汚染と主裏面に発生するキズを防ぐとともに、該ウェーハの主表面に形成された空乏層の容量を、ウェーハと裏面電極の間に生ずる接触抵抗の影響を受けないで正確に測定する方法を提供するものである。
【００２０】
【課題を解決するための手段】
上記問題を解決するため、本発明の空乏層容量測定方法は、ウェーハ主表面の空乏層容量を測定する方法であって、ウェーハの主裏面と該ウェーハを載置する裏面電極の間に誘電体を介在させた状態で空乏層容量を測定することを特徴とする。このようにすれば、前記ウェーハ主裏面への裏面電極からの金属汚染と該ウェーハ主裏面に発生するキズを防止できる。また、ウェーハの抵抗率が０．１Ω・ｃｍ以上の高抵抗の場合、ウェーハ主裏面と裏面電極の接触はオーミック接触とならず大きな抵抗になってしまうが、この方法によれば、この抵抗の影響を受けないで正確に空乏層容量を測定することができる。
【００２１】
このとき、前記誘電体の静電容量は、ウェーハ主表面の空乏層容量の１００倍以上であることが好ましい。このようにすれば、ウェーハ主表面の空乏層容量を測定する際、ウェーハ主裏面と裏面電極間の容量を無視することができる。
【００２２】
さらに、前記誘電体はウェーハよりも硬度の小さい材料とすることが望ましい。このようなウェーハよりも硬度の小さい誘電体をウェーハと裏面電極の間に介在させることで、ウェーハ裏面におけるキズの発生をさらに防止することができる。
【００２３】
また、前記誘電体は、前記ウェーハの主裏面上に形成される熱酸化膜またはＣＶＤ酸化膜であることが好適である。このようにすれば、ウェーハを裏面電極である金属製のステージに載置する際、ウェーハ主裏面や裏面電極から誘電体がずれない上、測定終了後に該ウェーハをフッ酸で洗浄することにより酸化膜を除去して、裏面電極からの金属汚染とキズの両方を除去することができる。
【００２４】
前記裏面電極となるステージは、その表面に誘電体薄膜を形成したものであってもよい。このようなステージを用いれば、誘電体のステージとのズレや浮き上がりを防止できるとともに、主裏面に酸化膜が形成されていないウェーハの空乏層容量も良好に測定することができる。
【００２５】
【発明の実施の形態】
以下に本発明の実施の形態を添付図面に基づいて説明するが、図示例は例示的に示されるもので、本発明の技術思想から逸脱しない限り種々の変形が可能なことはいうまでもない。
【００２６】
図１は本発明方法による空乏層容量測定を行うための装置の構造の一例を示す図面で、（ａ）は模式的説明図、（ｂ）はプローブと裏面電極の間の静電容量を示す等価回路である。図１（ａ）において、図４と同一部材は同一符号で示される。図１（ａ）において、３０は本発明方法を実施するための装置で、裏面電極となる金属製のステージ１３を有している。シリコンウェーハ１１は該ステージ１３上に誘電体３３を介して載置される。ステージ１３上に固定された誘電体３３には、ウェーハ１１を真空吸着するための穴２０ａが設けられている。この穴２０ａは誘電体３３とステージ１３を貫通して真空ポンプ１９に接続されている。誘電体３３の材質としては、シリコンウェーハ１１より硬度が小さく、十分大きな絶縁抵抗を有するとともに金属汚染のない材料であればどのようなものでもよいが、例えば、ポリエステルフィルムやポリエチレンテレフタラートなどのプラスチックシートを使用するとよい。また、誘電体３３の厚さと面積は、シリコンウェーハ１１の主表面に形成される空乏層２２の容量に対して１００倍以上の容量になるように設定する。
【００２７】
上述のように、シリコンウェーハ１１と裏面電極１３は誘電体３３を介して密着するため、ウェーハ１１と裏面電極１３の間に電流は流れない。そのため、ウェーハ１１と裏面電極１３の間の接続は、従来のような抵抗接続ではなく容量接続となる。したがって、プローブ１４と裏面電極１３の間の静電容量Ｃｍは、図１（ｂ）に示すように、シリコンウェーハ１１の空乏層容量Ｃと、シリコンウェーハ１１と裏面電極１３の間の静電容量Ｃｂとの直列接続で表され、次式（７）で与えられる。
【００２８】
【数６】
１／Ｃｍ＝１／Ｃ＋１／Ｃｂ・・・・（７）
【００２９】
ここで、誘電体３３の誘電率をεｂ、厚さをＬｂ、シリコンウェーハとの接触面積をＳｂとするとＣｂは次式（８）で与えられる。
【００３０】
【数７】
Ｃｂ＝εｂ・Ｓｂ／Ｌｂ・・・・・（８）
【００３１】
また、シリコンウェーハ主表面の深さ方向の空乏層２２の幅をＬｗとすれば空乏層容量Ｃは次式（９）で与えられる。
【００３２】
【数８】
Ｃ＝εＳｉ・Ｓ／Ｌｗ・・・・・（９）
【００３３】
ここでεＳｉはシリコンの誘電率である。
【００３４】
ウェーハ主表面に形成されるショットキー電極１２は、通常半径１ｍｍの円形であり、面積Ｓは３．１４ｍｍ２程度である。これに対して裏面の接触面積Ｓｂは、例えば１５０ｍｍφのシリコンウェーハの場合、裏面全面で裏面電極と接触するので、その電極面積は約１７，６７１ｍｍ２となり、主表面に形成される測定用電極の面積Ｓの５，６２５倍となる。そして、シリコンの誘電率は１２、誘電体として使用するプラスチックシートの誘電率は約３．０、ＣＶ測定で測定する深さ方向の空乏層幅Ｌｗは２〜２０μｍであるとき、誘電体の厚さＬｂは、Ｃｂ≧１００Ｃであればよいから、誘電体の厚さＬｂが２８μｍ以下であれば、１／Ｃに対して１／Ｃｂは十分小さくなり、無視することができる。したがって、測定された空乏層容量Ｃｍをウェーハ主表面に形成される空乏層容量Ｃとみなすことができる。
【００３５】
図２は、本発明方法による空乏層容量測定を行うための装置の構造の他の例、換言すれば、ウェーハ主表面に形成された空乏層容量を非破壊で測定するための装置の構造の例を示す図面で、（ａ）は模式的説明図、（ｂ）は測定用電極と裏面電極の間の静電容量を示す等価回路である。図２（ａ）において、図７と同一部材は同一符号で示される。図２（ａ）において、３０ａは本発明方法を実施するための装置で、裏面電極となる金属製のステージ１３を有している。シリコンウェーハ１１は誘電体３３を介して該ステージ（裏面電極）１３上に載置される。該ステージ１３上に固定された誘電体３３には、ウェーハ１１を真空吸着するための穴２０ａが設けられている。この穴２０ａは誘電体３３とステージ１３を貫通して真空ポンプ１９に接続されている。そして、ウェーハ１１の主表面に対向して測定用電極１２ａが非接触の状態で配置されている。誘電体３３の材料としては、前述の場合と同じくシリコンウェーハ１１より硬度が小さく、十分大きな絶縁抵抗を有するとともに金属汚染のない材料であればどのようなものでもよく、誘電体材料３３の厚さと面積はシリコンウェーハ１１の主表面に形成される空乏層２２の容量に対して１００倍以上の容量になるように設定する。なお、測定用電極１２ａはシリコンウェーハ１１に平行に配置し、かつ上下方向に可動できる構造となっている。
【００３６】
図２（ｂ）は測定用電極１２ａと裏面電極１３の間の静電容量Ｃｍを示す等価回路である。ここでＣａｉｒは測定用電極１２ａとシリコンウェーハ１１間のエアーギャップＬの静電容量であり、Ｃはシリコンウェーハの空乏層容量、Ｃｂは誘電体３３の静電容量である。この方法においてもシリコンウェーハ１１と裏面電極１３は誘電体３３を介して密着するため、ウェーハ１１と裏面電極１３の間に電流は流れない。そのため、ウェーハ１１と裏面電極１３の間の接続は、やはり従来のような抵抗接続ではなく容量接続となる。したがって、Ｃａｉｒ、Ｃ、Ｃｂは直列接続となり、測定用電極１２ａと裏面電極１３の間の静電容量Ｃｍは次式（１０）で与えられる。
【００３７】
【数９】
１／Ｃｍ＝１／Ｃａｉｒ＋１／Ｃ＋１／Ｃｂ・・・・・（１０）
【００３８】
測定用電極１２ａの面積をＳ、測定用電極１２ａとシリコンウェーハ１１との距離をＬとすると、Ｃａｉｒは次式（１１）で与えられる。
【００３９】
【数１０】
Ｃａｉｒ＝ε０・Ｓ／Ｌ・・・・・（１１）
【００４０】
ここでε０は真空誘電率である。また、誘電体３３の誘電率をεｂ、厚さをＬｂ、誘電体３３とシリコンウェーハ１１との接触面積をＳｂとすると、Ｃｂは次式（１２）で与えられる。
【００４１】
【数１１】
Ｃｂ＝εｂ・Ｓｂ／Ｌｂ・・・・・（１２）
【００４２】
さらに、シリコンウェーハ１１に形成される空乏層２２の深さ方向の幅をＬｗとすれば空乏層容量Ｃは次式（１３）で与えられる。
【００４３】
【数１２】
Ｃ＝εＳｉ・Ｓ／Ｌｗ・・・・・（１３）
【００４４】
ここで、εＳｉはシリコンの誘電率である。測定用電極１２ａが半径１ｍｍの円形である場合、面積Ｓは３．１４ｍｍ２である。これに対して、例えば１５０ｍｍφのシリコンウェーハ１１がその裏面全面で誘電体３３と接触する場合、裏面の接触面積Ｓｂは測定用電極面積Ｓの５，６２５倍となる。そして、シリコンの誘電率は１２、誘電体として使用するプラスチックシートの誘電率は約３．０、ＣＶ測定で測定する深さ方向の空乏層幅Ｌｗは２〜２０μｍであるとき、誘電体の厚さＬｂは、Ｃｂ≧１００Ｃであればよいから、誘電体の厚さＬｂが２８μｍ以下であれば、１／Ｃに対して１／Ｃｂは十分小さくなり、無視することができる。したがって、Ｃｍは次式（１４）で与えられる。
【００４５】
【数１３】
１／Ｃｍ＝１／Ｃａｉｒ＋１／Ｃ・・・・・（１４）
【００４６】
Ｃａｉｒの制御方法については、例えば特許文献１に記載されている従来の方法によれば良く、測定用電極１２ａとシリコンウェーハ１１との距離Ｌを１μｍ以下にすれば、ＣａｉｒはＣに対してあまり小さくすることなく測定できる。
【００４７】
図３は本発明方法の空乏層容量測定を行うための装置の構造の別の例を示す図面で、（ａ）は模式的説明図、（ｂ）は裏面電極上に載置したシリコンウェーハとピンの位置関係を示す上面概略説明図である。図３（ａ）において、３０ｂは本発明方法を実施するための装置で、裏面電極となる金属製のステージ１３を有している。シリコンウェーハ１１は裏面電極（ステージ）１３に設けたピン３４上に載置されている。該ピン３４は金属汚染がなく、シリコンより硬度の小さい絶縁材料で形成されており、図３（ｂ）に示すように、裏面電極１３上に３点配置されている。これによりシリコンウェーハ１１と裏面電極１３は空気を介して接続する形となる。このとき、シリコンウェーハ１１と裏面電極１３の間に介在するピン３４と空気の合計容量Ｃｂがシリコンウェーハ１１の主表面側に形成される空乏層２２の容量Ｃの１００倍以上となるよう設定することにより、ＣｂをＣに対して無視できる程度に小さくすることができる。ここで、空気の静電容量をＣａ、ピン３４の静電容量をＣｐとすると、ＣａとＣｐは並列接続なので、ＣｂとＣａ、Ｃｐの関係は次式（１５）で示される。
【００４８】
【数１４】
Ｃｂ＝Ｃａ＋Ｃｐ・・・・・（１５）
【００４９】
また、Ｃａ、Ｃｐは次式（１６）及び（１７）であらわされる。
【００５０】
【数１５】
Ｃａ＝ε０・Ｓａ／Ｌｐ・・・・・（１６）
Ｃｐ＝εｐ・Ｓｐ／Ｌｐ・・・・・（１７）
【００５１】
ここで、Ｌｐはシリコンウェーハ１１と裏面電極１３の距離、すなわちピン高さである。Ｓａはシリコンウェーハ１１の裏面と空気の接触面積である。また、εｐはピン３４の誘電率、Ｓｐはピン３４とシリコンウェーハ１１の接触面積である。
【００５２】
ε０＝１、εｐ＝３の場合、式（１６）、及び式（１７）を式（１５）に代入すると
【００５３】
【数１６】
Ｃｂ＝（Ｓａ＋３Ｓｐ）／Ｌｐ・・・・・（１８）
【００５４】
となる。シリコンウェーハ１１の面積ＳｂはＳａとＳｐの和であるから、式（１８）は以下のように変形できる。
【００５５】
【数１７】
Ｃｂ＝（Ｓｂ＋２Ｓｐ）／Ｌｐ・・・・・（１８’）
【００５６】
Ｃｂ≧１００Ｃであればよいので、ピン３４の半径を５ｍｍ、シリコンウェーハの直径を１５０ｍｍφ、εＳｉ＝１２、Ｌｗ＝２〜２０μｍ、とすると、ピン高さＬｐが９μｍ以下になるようすれば、空隙により発生するシリコンウェーハ裏面と裏面電極間の静電容量は測定したい静電容量Ｃの１／１００以下となり、無視できる大きさになる。
【００５７】
この場合、シリコンウェーハ１１はピン３４にのみ接触することになるが、ピン３４がシリコンよりも硬度が小さいため、キズの発生を防止することができる。なお、図示例ではピン３４を３つとしたが、シリコンウェーハ１１を保持できればよいので、ピン３４の数はこれに限ることはなく、４つ以上であっても差し支えない。
【００５８】
【実施例】
以下に実施例をあげて本発明をさらに具体的に説明するが、これらの実施例は例示的に示されるもので限定的に解釈されるべきでないことはいうまでもない。
【００５９】
（実施例１）
あらかじめ測定された抵抗率が１０．０Ω・ｃｍであるｐ型１５０ｍｍφシリコン単結晶ブロックから作製されたシリコンウェーハを準備し、鏡面化された主表面に真空蒸着機で半径１ｍｍのサマリウム電極を形成した。このシリコンウェーハを図１（ａ）に示したものと同様の装置の裏面電極上に誘電率３、厚さ２５μｍのポリスチレンフィルムを介して載置し、真空吸着により固定した。そして、プローブをサマリウム電極に接触させ、ウェーハ主表面に深さ５μｍの空乏層を形成するよう電圧を印加して、そのときの静電容量を測定したところ、９．９８Ω・ｃｍであった。また、ＣＶ測定後のウェーハ裏面を集光灯下で観察したが、キズの発生は見られなかった。
【００６０】
（実施例２）
実施例１と同じインゴットから作製されたシリコンウェーハに電極を形成せず、図２（ａ）に示した装置の裏面電極上に誘電率３、厚さ２５μｍのポリスチレンフィルムを介して載置し、真空吸着により固定した。そして、ウェーハ主表面から０．５μｍの位置にウェーハ主表面と平行となるように測定用電極を固定し、ウェーハ主表面に深さ５μｍの空乏層を形成するよう電圧を印加して、そのときの静電容量を測定したところ、９．９９Ω・ｃｍであった。また、ＣＶ測定後のウェーハ裏面を集光灯下で観察したが、キズの発生は見られなかった。
【００６１】
（比較例１）
実施例１と同じインゴットから作製されたシリコンウェーハの鏡面化された主表面に真空蒸着機で半径１ｍｍのサマリウム電極を形成した。このシリコンウェーハを図１（ａ）に示した装置の裏面電極上に直接載置し、真空吸着により固定した。そして、プローブをサマリウム電極に接触させ、ウェーハ主表面に深さ５μｍの空乏層を形成するよう電圧を印加して、そのときの静電容量を測定したところ、１０．８Ω・ｃｍであった。また、ＣＶ測定後のウェーハ裏面を集光灯下で観察したところ、裏面電極の真空吸着穴に沿ったキズが観察できた。
【００６２】
実施例１及び２と比較例１を比較すると、実施例１及び２のシリコンウェーハの抵抗率はどちらもシリコン単結晶ブロックとほぼ同じ値であるのに対して、比較例１のウェーハの抵抗率は高抵抗側にズレており、シリコンウェーハと裏面電極の間に存在する接触抵抗の影響が見られる。また、比較例１のウェーハ裏面にのみ、裏面電極との接触によるキズが観察された。
【００６３】
【発明の効果】
以上述べたごとく、本発明によれば、シリコンウェーハの抵抗率が０．１Ω・ｃｍ以上であってもシリコンウェーハと裏面電極との間の接触抵抗の影響を受けずにシリコンウェーハ主表面の空乏層容量を測定でき、また、主裏面にキズを発生させることもないため、特にシリコンウェーハ主表面の空乏層容量を、電極を形成せずに非接触で測定する場合には金属汚染もなく、測定済のウェーハを製品として出荷することができる。
【図面の簡単な説明】
【図１】本発明方法の空乏層容量測定を行うための装置の一例を示す図面で、（ａ）は模式的説明図、（ｂ）はプローブと裏面電極の間の静電容量を示す等価回路である。
【図２】本発明方法の空乏層容量測定を行うための装置の他の例を示す図面で、（ａ）は模式的説明図、（ｂ）は測定用電極と裏面電極の間の静電容量を示す等価回路である。
【図３】本発明方法の空乏層容量測定を行うための装置の別の例を示す図面で、（ａ）は模式的説明図、（ｂ）は裏面電極上に載置したシリコンウェーハとピンの位置関係を示す上面概略説明図である。
【図４】従来の空乏層容量測定装置の一例を示す模式的説明図である。
【図５】ショットキー接合のウェーハの概略説明図である。
【図６】ＭＯＳ構造のウェーハの概略説明図である。
【図７】従来の空乏層容量測定装置の他の例を示す模式的説明図である。
【図８】ウェーハと裏面電極の接触状態を示す図面で、（ａ）は接触状態についての概念図、及び（ｂ）はウェーハ構造の容量に関する等価回路である。
【符号の説明】
１０：従来のＣＶ特性測定装置、１０ａ：従来の非接触ＣＶ測定装置、１１：ウェーハ、１２：ショットキー電極、１２ａ：測定用電極、１３：ステージ（裏面電極）、１４：測定用プローブ、１５：キャパシタンスメーター、１６：パルス電圧発生器、１７：制御用コンピュータ、１８：シールドボックス、１９：真空ポンプ、２０，２０ａ：真空吸着穴、２２：空乏層、２４：酸化膜、３０，３０ａ，３０ｂ：本発明方法を実施するための装置、３３：誘電体材料、３４：ピン、Ｌ：エアーギャップ、Ｌｂ：誘電体の厚さ、Ｌｐ：ピン高さ、Ｌｗ：空乏層の幅。
【図１】
2004349342.tif 000005
【図２】
2004349342.tif 000006
【図３】
2004349342.tif 000007
【図４】
2004349342.tif 000008
【図５】
2004349342.tif 000009
【図６】
2004349342.tif 000010
【図７】
2004349342.tif 000011
【図８】
2004349342.tif 000012