(57)【要約】【課題】集積可能な電圧調整超高周波電力増幅器を提供する。【解決手段】本発明は可変バイアス電圧を有しながら集積可能な電力増幅器に関するものであり、超高周波帯域の入力信号の大きさを検出し、整流トランジスタの非線型特性を用いて検出された入力信号の大きさに応答する直流信号を出力する第１バイアス調整回路と、第１バイアス調整回路から出力される直流信号の電圧を相補素子より成るソースフォロワトランジスタにより調整して増幅効率を最適化することができるバイアス電圧を生成する第２バイアス調整回路と、駆動電圧により動作し、入力信号を第２バイアス調整回路から出力されるバイアス電圧に応答して増幅することにより出力信号を生成する電力増幅器トランジスタとを含む。【選択図】図３
2004350276.tif 000002
【特許請求の範囲】
【請求項１】
超高周波電力増幅器において、
超高周波帯域の入力信号の大きさを検出し、整流トランジスタの非線型特性を用いて前記検出された入力信号の大きさに応答する直流信号を出力する第１バイアス調整回路と、
前記第１バイアス調整回路から出力される直流信号の電圧を相補素子より成るソースフォロワトランジスタにより調整して増幅効率を最適化することができるバイアス電圧を生成する第２バイアス調整回路と、
駆動電圧により動作し、前記入力信号を前記第２バイアス調整回路から出力されるバイアス電圧に応答して増幅することにより出力信号を生成する電力増幅器トランジスタと
を含むことを特徴とする電力増幅器。
【請求項２】
前記第１バイアス調整回路は、
前記入力信号を受信するゲートと前記ゲートに接続されたドレーンと接地されたソースとを有する整流トランジスタと、
前記電力増幅器トランジスタの駆動電圧と連結された一側端子と前記整流トランジスタのゲートに連結された他側端子とを有する第１バイアス抵抗と、
前記整流トランジスタのゲートに連結された一側端子と接地された他側端子とを有する第２バイアス抵抗と、
前記整流トランジスタのドレーンに連結され、前記直流信号に含まれた超高周波成分を除去して前記第２バイアス調整回路の入力端に連結された出力端に出力する低域通過フィルタと
から構成されることを特徴とする請求項１に記載の電力増幅器。
【請求項３】
前記低域通過フィルタは、
前記整流トランジスタのドレーンに連結された一側端子を有する抵抗と前記抵抗の他側端子に連結された一側端子と接地された他側端子を有するキャパシタとから構成され、前記抵抗の他側端子は前記第１バイアス調整回路の出力端になることを特徴とする請求項２に記載の電力増幅器。
【請求項４】
前記第２バイアス調整回路は、
前記駆動電圧に連結された一側端子を有する第３バイアス抵抗と、
前記第１バイアス調整回路の出力端に連結されたゲートと接地されたドレーンと前記第３バイアス抵抗の他側端子に連結されたソースとを有するソースフォロワトランジスタと、
前記ソースフォロワトランジスタのソースに連結される一側端子を有する第１分配器抵抗と前記第１分配器抵抗の他側端子に連結された一側端子と接地された他側端子を有する第２分配器抵抗とから構成されて前記第１バイアス調整回路から出力される前記直流信号の電圧レベルを調整する分配器と、
前記分配器から出力される信号に含まれた超高周波成分を除去して前記電力増幅器トランジスタに前記バイアス電圧として提供する低域通過フィルタと
から構成されることを特徴とする請求項２に記載の電力増幅器。
【請求項５】
前記ソースフォロワトランジスタは、
相補素子から構成されることを特徴とする請求項４に記載の電力増幅器。
【請求項６】
前記低域通過フィルタは、
前記第１分配器抵抗の他側端子に連結された一側端子と、接地された他側端子とを有するキャパシタから構成され、前記キャパシタの一側端子は前記第２バイアス調整回路の出力端になることを特徴とする請求項４に記載の電力増幅器。
【請求項７】
前記第２バイアス調整回路は、
前記駆動電圧に連結された一側端子を有する第３バイアス抵抗と、
前記第１バイアス調整回路の出力端に連結されたゲートと接地されたドレーンと前記第３バイアス抵抗の他側端子に連結されたソースとを有するソースフォロワトランジスタと、
前記駆動電圧に連結される一側端子を有する第１分配器抵抗と前記第１分配器抵抗の他側端子に連結された一側端子と接地された他側端子を有する第２分配器抵抗とから構成される第１分配器と、
前記第１分配器抵抗の他側端子に連結される一側端子を有する第１抵抗と、
前記ソースフォロワトランジスタのソースに連結される正入力端子と前記第１抵抗の他側端子に連結される負入力端子とを有する演算増幅器と、
前記演算増幅器の出力を負入力端子に帰還させる第２抵抗と、
前記演算増幅器から出力される信号に含まれた超高周波成分を除去して前記電力増幅器トランジスタに前記バイアス電圧として提供する低域通過フィルタと
から構成されることを特徴とする請求項２に記載の電力増幅器。
【請求項８】
前記ソースフォロワトランジスタは、
相補素子から構成されることを特徴とする請求項７に記載の電力増幅器。
【請求項９】
前記低域通過フィルタは、
前記演算増幅器の出力端子に連結された一側端子と、接地された他側端子とを有するキャパシタから構成され、前記キャパシタの一側端子は前記第２バイアス調整回路の出力端になることを特徴とする請求項７に記載の電力増幅器。
【請求項１０】
前記入力信号と前記出力信号のインピーダンスを、前記増幅器トランジスタの入力及び出力インピーダンスにマッチングさせる入力及び出力整合回路をさらに含むことを特徴とする請求項１に記載の電力増幅器。
【請求項１１】
超高周波電力増幅器において、
超高周波帯域の入力信号の大きさを検出し、整流トランジスタの非線型特性を用いて前記検出された入力信号の大きさに応答する直流信号を出力する第１バイアス調整回路と、
前記第１バイアス調整回路から出力される直流信号の電圧を相補素子より成ったソースフォロワトランジスタにより調整して増幅効率を最適化することができるバイアス電圧を生成する第２バイアス調整回路と、
駆動電圧により動作し、前記入力信号を前記第２バイアス調整回路から出力されるバイアス電圧に応答して増幅することにより出力信号を生成する電力増幅器トランジスタとを含み、
前記第２バイアス調整回路は、
前記駆動電圧に連結された一側端子を有する第１バイアス抵抗と、
前記第１バイアス調整回路の出力端に連結されたゲートと、接地されたドレーンと、前記第１バイアス抵抗の他側端子に連結されたソースとを有するソースフォロワトランジスタと、
前記ソースフォロワトランジスタのソースに連結される一側端子を有する第１分配器抵抗と、前記第１分配器抵抗の他側端子に連結された一側端子と接地された他側端子を有する第２分配器抵抗とから構成されて前記第１バイアス調整回路から出力される前記直流信号の電圧レベルを調整する分配器と、
前記分配器から出力される信号に含まれた超高周波成分を除去して前記電力増幅器トランジスタに前記バイアス電圧として提供する低域通過フィルタとから構成されることを特徴とする電力増幅器。
【請求項１２】
前記第１バイアス調整回路は、
前記入力信号を受信するゲートと、前記ゲートに接続されたドレーンと、接地されたソースとを有する整流トランジスタと、
前記電力増幅器トランジスタの駆動電圧と連結された一側端子と、前記整流トランジスタのゲートに連結された他側端子とを有する第２バイアス抵抗と、
前記整流トランジスタのゲートに連結された一側端子と、接地された他側端子とを有する第３バイアス抵抗と、
前記整流トランジスタのドレーンに連結され、前記直流信号に含まれた超高周波成分を除去して前記第２バイアス調整回路の入力端に連結された出力端に出力する低域通過フィルタと
から構成されることを特徴とする請求項１１に記載の電力増幅器。
【請求項１３】
前記低域通過フィルタは、
前記整流トランジスタのドレーンに連結された一側端子を有する抵抗と、前記抵抗の他側端子に連結された一側端子と接地された他側端子を有するキャパシタとから構成され、前記抵抗の他側端子は前記第１バイアス調整回路の出力端になることを特徴とする請求項１２に記載の電力増幅器。
【請求項１４】
前記ソースフォロワトランジスタは、
相補素子から構成されることを特徴とする請求項１１に記載の電力増幅器。
【請求項１５】
前記低域通過フィルタは、
前記第１分配器抵抗の他側端子に連結された一側端子と接地された他側端子とを有するキャパシタから構成され、前記キャパシタの一側端子は前記第２バイアス調整回路の出力端になることを特徴とする請求項１１に記載の電力増幅器。
【請求項１６】
超高周波電力増幅器において、
超高周波帯域の入力信号の大きさを検出し、整流トランジスタの非線型特性を用いて前記検出された入力信号の大きさに応答する直流信号を出力する第１バイアス調整回路と、
前記第１バイアス調整回路から出力される直流信号の電圧を相補素子より成ったソースフォロワトランジスタにより調整して増幅効率を最適化することができるバイアス電圧を生成する第２バイアス調整回路と、
駆動電圧により動作し、前記入力信号を前記第２バイアス調整回路から出力されるバイアス電圧に応答して増幅することにより出力信号を生成する電力増幅器トランジスタとを含み、
前記第２バイアス調整回路は、
前記駆動電圧に連結された一側端子を有する第１バイアス抵抗と、
前記第１バイアス調整回路の出力端に連結されたゲートと、接地されたドレーンと、前記第３バイアス抵抗の他側端子に連結されたソースとを有するソースフォロワトランジスタと、
前記駆動電圧に連結される一側端子を有する第１分配器抵抗と、前記第１分配器抵抗の他側端子に連結された一側端子と接地された他側端子を有する第２分配器抵抗とから構成される第１分配器と、
前記第１分配器抵抗の他側端子に連結される一側端子を有する第１抵抗と、
前記ソースフォロワトランジスタのソースに連結される正入力端子と、前記第１抵抗の他側端子に連結される負入力端子とを有する演算増幅器と、
前記演算増幅器の出力を負入力端子に帰還させる第２抵抗と、
前記演算増幅器から出力される信号に含まれた超高周波成分を除去して前記電力増幅器トランジスタに前記バイアス電圧として提供する低域通過フィルタと
から構成されることを特徴とする電力増幅器。
【請求項１７】
前記第１バイアス調整回路は、
前記入力信号を受信するゲートと前記ゲートに接続されたドレーンと接地されたソースとを有する整流トランジスタと、
前記電力増幅器トランジスタと駆動電圧と連結された一側端子と前記整流トランジスタのゲートに連結された他側端子とを有する第２バイアス抵抗と、
前記整流トランジスタのゲートに連結された一側端子と接地された他側端子とを有する第３バイアス抵抗と、
前記整流トランジスタのドレーンに連結され、前記直流信号に含まれた超高周波成分を除去して前記第２バイアス調整回路の入力端に連結された出力端に出力する低域通過フィルタと
から構成されることを特徴とする請求項１６に記載の電力増幅器。
【請求項１８】
前記低域通過フィルタは、
前記整流トランジスタのドレーンに連結された一側端子を有する抵抗と、前記抵抗の他側端子に連結された一側端子と接地された他側端子を有するキャパシタとから構成され、前記抵抗の他側端子は前記第１バイアス調整回路の出力端になることを特徴とする請求項１７に記載の電力増幅器。
【請求項１９】
前記ソースフォロワトランジスタは、
相補素子から構成されることを特徴とする請求項１６に記載の電力増幅器。
【請求項２０】
前記低域通過フィルタは、
前記演算増幅器の出力端子に連結された一側端子と接地された他側端子とを有するキャパシタから構成され、前記キャパシタの一側端子は前記第２バイアス調整回路の出力端になることを特徴とする請求項１６に記載の電力増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電力増幅器に関するものであり、特に可変バイアス電圧を有しながら集積可能な電力増幅器に関するものである。
【背景技術】
【０００２】
一般に小型の通信機器において電力増幅器は、送信部の最終端で超高周波（ＲＦ）（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）信号を送信前に増幅させる役割を遂行する。このように電力増幅器は最終端で使用されるので、増幅可能な信号の範囲を示す線型性が重要であり、ＲＦ信号を大きく増幅するため多くの電流を消耗するので増幅効率が問題になる。実際にセルラー電話機等でＲＦ回路部の電力の５０％ばかりを電力増幅器が消耗するので、電力増幅器の効率はバッテリー寿命を決定する核心要素になる。
【０００３】
電力増幅器のＲＦ出力信号の大きさは、通信距離により大きい範囲に変わるため、効率を改善する方法は、最大出力信号での効率を改善する方法と小さい出力信号での効率を改善する方法がある。おおよそ小型通信機器は、最大電力よりは低電力で使用される場合が多いので、低電力のＲＦ信号での電力増幅器の効率改善は、直接的に端末機バッテリーの使用時間と寿命に大きい影響を及ぶ。従って、小型通信機器の性能を改善することにおいて、電力増幅器から最大電力での性能を維持しながら低電力での効率を改善するための多様な技術が研究されている。
【０００４】
従来技術によりバイアス調整を通じて低電力効率を改善する電力増幅器の回路を図１と図２に示した。
【０００５】
図１は、従来技術により入力端でＲＦ電力の大きさを検出して増幅器トランジスタのバイアスを可変する電力増幅器の回路図を示したことである。
【０００６】
図１を参照すれば、入力信号Ｖｉｎは抵抗１４に表現されるソースインピーダンスＲｓを有する入力ソース１２によりＲＦ電力増幅器１０に印加され、入力ソース１２はＤＣ（Ｄｉｒｅｃｔ  Ｃｕｒｒｅｎｔ）遮断キャパシタ１６に連結される。キャパシタ１６は、インダクタ１８と共に増幅器トランジスタ３２の入力インピーダンスマッチングネットワークを形成する。ダイオード２０は、キャパシタ１６の一側端子に接続されるカソードと、ホルディングキャパシタ（ｈｏｌｄｉｎｇ  ｃａｐａｃｉｔｏｒ）２２の一側端子に接続されるアノードとを有する。
【０００７】
ホルディングキャパシタ２２の他側端子は接地される。ダイオード２０とホルディングキャパシタ２２は、負の尖頭検出器（ｎｅｇａｔｉｖｅ  ｐｅａｋ  ｄｅｔｅｃｔｏｒ）２３を形成する。ダイオード２０のカソードで示される大部分の負の電圧は、ホルディングキャパシタ２２とダイオード２０との間でホルディングキャパシタ２２により保たれる。ノード２４での電圧は、制御増幅器２６と電圧ソース２７と抵抗２８とキャパシタ３０とから構成される低域通過フィードバック増幅器３１に提供される。
【０００８】
トランジスタ３２のドレーン電流は、ロード抵抗３６により出力電圧に変換される。インダクタ３８は、ＲＦチョークとして動作する。インダクタ４０とキャパシタ４２は、出力インピーダンスマッチングネットワークを形成し、キャパシタ４４はＤＣ遮断キャパシタとして動作する。
【０００９】
以上で説明した電力増幅器１０で、ＲＦ入力電力の大きさを検出する検出器２３は、電力増幅器１０の入力端に位置している。ダイオード２０は、入力ＲＦ信号を直流信号に変換し、制御増幅器２６は、電圧ソース２７から一つの入力端子に印加された基準電圧を他の入力端子に印加された変換された直流信号の電圧と比較して、トランジスタ３２に適していたバイアス電圧を生成する。前述した電力増幅器１０の場合、別途の基準電圧を必要とし、集積不可能なダイオードという外部素子を用いている。従って単一チップ集積化が殆ど不可能であって、電力増幅器のサイズが大きくなり端末機の小型化が難しくなる短所がある。
【００１０】
図２は、従来技術により出力端でＲＦ電力の大きさを検出する電力増幅器の回路図を示した図である。
【００１１】
図２を参照すれば、電力増幅器５０は、第１電力増幅部５２と第２電力増幅部５４とゲート電圧制御部５６と入力マッチング回路５８と中間マッチング回路（Ｉｎｔｅｒｍｅｄｉａｔｅ  ｍａｔｃｈｉｎｇ  ｃｉｒｃｕｉｔ）６０と出力マッチング回路６２とより成る。前述した電力増幅器５０でＲＦ電力の大きさを検出するゲート電圧制御部５６は、電力増幅器５０の出力端に位置している。
【００１２】
ゲート電圧制御部５６は、出力電力検出回路６４と電圧分配回路６６とを含む。出力端でサンプリングされた出力信号は、出力電力検出回路６４により直流信号に変換され、変換された直流信号は−５Ｖの電源と二個の抵抗Ｒ３，Ｒ４とより成る電圧分配回路６６により、電力増幅器トランジスタに入力されるのに適切な電圧水準に調整された後第２電力増幅器５４に再び提供される。
【００１３】
前述した電力増幅器５０の問題は、電力増幅器の出力信号が検出のための回路で損失されることができるという点である。即ち、出力整合回路６２を経た信号の一部が負荷（ｌｏａｄ）ではないゲート電圧制御部５６に抜けて信号の損失が大きくなり、これにより電力増幅器５０の最大電力が減少され、効率が落ちる可能性が大きい。又同様にダイオード等を使用しなければならないため電力増幅器のサイズが大きくなり、別途の外部電源を使用しなければならないという問題点があった。
【発明の開示】
【発明が解決しようとする課題】
【００１４】
本発明の目的は、外部の電源と外部のダイオードとを使用せず集積可能な素子より成る電力検出器を使用する超高周波電力増幅器回路を提供することである。
【００１５】
本発明の他の目的は相補（ｃｏｍｐｌｅｍｅｎｔａｒｙ）素子を用いたソースフォロワ（ｓｏｕｒｃｅ  ｆｏｌｌｏｗｅｒ）を用いて電圧レベルを調整する電圧調整回路を使用する電力検出器を提供することである。
【００１６】
本発明のさらに他の目的は、単一チップ化可能な小型及び低価格効率改善電力増幅器を提供することである。
【課題を解決するための手段】
【００１７】
前述した目的を達成するため本発明は、超高周波（ＲＦ）電力増幅器において、超高周波帯域の入力信号の大きさを検出し、整流トランジスタの非線型特性を用いて検出された入力信号の大きさに応答する直流信号を出力する第１バイアス調整回路と、第１バイアス調整回路から出力される直流信号の電圧を相補素子より成ったソースフォロワトランジスタにより調整して増幅効率を最適化することができるバイアス電圧を生成する第２バイアス調整回路と、駆動電圧により動作し、入力信号を第２バイアス調整回路から出力されるバイアス電圧に応答して増幅することにより出力信号を生成する電力増幅器トランジスタとを含むことを特徴とする。
【発明の効果】
【００１８】
以上で詳細に説明したように動作する本発明において、開示される発明の代表的なことにより得られる効果を簡単に説明すれば次の通りである。
【００１９】
本発明は、電力増幅器トランジスタのバイアスを入力信号の大きさにより可変して、最大出力信号電力での増幅器効率を維持しながら統計的に広く使用される小さい電力での効率を改善することができる電力増幅器用バイアス回路に関するものである。本発明による電力増幅器は、外部の電源を使用しないので電源を生成するための追加のバイアス回路を不要とし、外部のダイオードではない集積することができるＭＯＳＦＥＴ等のトランジスタを使用した電力検出器を用いて単純化小型化が可能である。又、ＰＭＯＳ等の相補素子を用いたソースフォロワを有する電圧調整回路を用いてバイアス電圧レベルを電力増幅器トランジスタに適しているように調整することにより、全ての回路の単一チップ化が可能であり、従って小型化及び低価格の効率改善電力増幅器を作ることができる。
【００２０】
一方、本発明の詳細な説明では、具体的な実施形態に関して説明したが、本発明の範囲から外れない限度内で色々の変形が可能なことは勿論である。だから本発明の範囲は、説明された実施形態に局限されず、後述される特許請求の範囲だけではなく、この特許請求の範囲と均等なことにより決められなければならない。
【発明を実施するための最良の形態】
【００２１】
以下、添付した図面を参照して本発明の望ましい実施形態を詳細に説明する。
【００２２】
下記で本発明を説明する際に、関連した公知機能又は構成に対する具体的な説明が、本発明の要旨を不要にあいまいにすると判断される場合には、その詳細な説明を省略している。そして後述される用語は、本発明での機能を考慮して定義された用語として、使用者、運用者の意図又は慣例等により変わることがありうる。従って、その定義は、本明細書全般に記載された内容を基に下される。
【００２３】
図３は、本発明の一実施形態による集積可能な電力増幅器の回路図を示した図である。
【００２４】
図３を参照すると、電力増幅器１００は、ＦＥＴ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）から構成されたＡ，ＡＢ又はＢ型の増幅器トランジスタ１５０と入力整合回路１１０と出力整合回路１２０に、追加的に入力電力の大きさによりバイアス電圧を調整する第１及び第２バイアス調整回路１３０，１４０より成る。入力及び出力整合回路１１０，１２０は、応用周波数、利得、使用される増幅器トランジスタの種類に応じて構成されるもおのであって受動素子を用いて構成される。
【００２５】
超高周波帯域の入力信号は、インダクタＬ１とキャパシタＣ２とより成る入力整合回路１１０に入力される。インダクタＬ１とキャパシタＣ２は、入力信号のインピーダンスを増幅器トランジスタ１５０の入力インピーダンスにマッチングさせる入力インピーダンスを提供することができる。入力信号は、キャパシタＣ１を通じて第１バイアス調整回路１３０に提供される。第１バイアス調整回路１３０は、入力端で入力信号の大きさを検出し、検出された大きさにより増加又は減少する直流信号を生成するＲＦ検出器として動作する。
【００２６】
第１バイアス調整回路１３０は、バイアス抵抗Ｒ１，Ｒ２と整流トランジスタＴ１、そして抵抗Ｒ３とキャパシタＣ５とから構成される。バイアス抵抗Ｒ１は、駆動電圧ＶＤＤに連結される一側と整流トランジスタＴ１のゲートに連結される他側とを有し、バイアス抵抗Ｒ２は整流トランジスタＴ１のゲートに連結される一側と接地される他側とを有する。整流トランジスタＴ１のドレーンとゲートは相互接続され、ソースは接地される。抵抗Ｒ３の一側は整流トランジスタＴ１のドレーンに連結され、他側はキャパシタＣ５の一側に連結される。キャパシタＣ５の他側は接地される。整流トランジスタＴ１は集積可能な素子であるＦＥＴから構成される。
【００２７】
第２バイアス調整回路１４０は、第１バイアス調整回路１３０から生成された直流信号の電圧を、電力増幅器の効率を最適化することができるバイアス電圧に合わせるための直流レベル変換器（ＤＣ  ｌｅｖｅｌ  ｓｈｉｆｔｅｒ）として動作する。第２バイアス調整回路１４０は、ソースフォロワとして動作するＰＭＯＳ（Ｐｏｓｉｔｉｖｅ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ＦＥＴ  Ｔ２と電圧分配のための抵抗Ｒ６，Ｒ７と低域通過余波器として動作するキャパシタＣ６とより成る。
【００２８】
トランジスタＴ２に、第１バイアス調整回路１３０の抵抗Ｒ３とキャパシタＣ５とから第１バイアス調整回路１３０から生成された直流信号が提供される。又トランジスタＴ２のゲートは、一側が接地されている抵抗Ｒ４の他側に連結される。トランジスタＴ２は、バイアス抵抗Ｒ５を通じてソースに駆動電圧ＶＤＤを提供されて動作し、ドレーンは接地される。トランジスタＴ２のソースから出力される信号は、抵抗Ｒ６，Ｒ７により所定比率に分配される。分配された信号は、キャパシタＣ６により低域通過フィルタをかけられた後、ＲＦ信号を隔離させる抵抗Ｒ８を通じて増幅器トランジスタ１５０のゲートに印加されて、バイアス電圧を提供する。
【００２９】
増幅器トランジスタ１５０は、駆動電圧ＶＤＤにより動作し、抵抗Ｒ８を通じてバイアスされ、駆動電圧ＶＤＤと増幅器トランジスタ１５０のソースとの間に連結されるインダクタＬ２は、ＲＦチョーク（ｃｈｏｋｅ）として動作する。増幅器トランジスタ１５０により増幅された信号は、キャパシタＣ３，Ｃ４とインダクタＬ３とより成る出力整合回路１２０によりマッチングされる出力インピーダンスを有し、最終出力される。
【００３０】
図３の動作を詳細に説明すると、入力端子ＲＦ  ＩＮに印加されたＲＦ入力信号は、入力整合回路１１０に提供される一方、その一部がサンプリングされてキャパシタＣ１を経て第１バイアス調整回路１３０に提供される。入力信号は、抵抗Ｒ１，Ｒ２によりバイアスされた整流トランジスタＴ１の非線型特性により、入力信号の大きさにより変化する直流信号に変換される。直流信号はやはり超高周波成分を含むが、超高周波成分の相当量は整流トランジスタＴ１に連結された抵抗Ｒ３とキャパシタＣ５とから構成された低域通過フィルタによりフィルタリングされる。
【００３１】
フィルタリングされた直流信号は、入力信号の大きさにより０Ｖから０．２〜０．３Ｖの間の小さい電圧を有するので、増幅器トランジスタのバイアスに不適切である。従って、ＰＭＯＳ等の相補素子を用いたソースフォロワトランジスタＴ２を使用して直流信号の電圧を一定水準にシフト−アップさせる。電圧をシフトさせる程度と相補素子のバイアスは、駆動電圧ＶＤＤとソースフォロワトランジスタＴ２のソースとの間に連結された抵抗Ｒ５を用いて調整される。
【００３２】
シフトされた直流信号の電圧は、抵抗Ｒ６，Ｒ７から構成された電圧分配器により最終的に増幅器トランジスタ１５０に適合したバイアスで生成される。キャパシタＣ６は、抵抗Ｒ６，Ｒ７の間で接地に連結されて、低域通過フィルタとして動作して生成されたバイアス信号に含まれた超高周波成分を完全に除去する。抵抗Ｒ８は、フィルタリングされたバイアス信号を増幅器トランジスタ１５０のゲートに伝達しながら超高周波成分を隔離させる。
【００３３】
増幅器トランジスタ１５０は、バイアス信号によりバイアスされたゲートと接地されたソース及びインダクタＬ２を通じて駆動電圧ＶＤＤを提供されるドレーンを有するＦＥＴから構成され、入力整合回路１１０を通じて提供された入力信号を増幅して出力整合回路１２０に出力する。出力整合回路１２０は、増幅器トランジスタ１５０のドレーンに連結された一側を有するキャパシタＣ３と、キャパシタＣ３の他側に連結された一側を有し、接地された他側を有するキャパシタＣ４と、キャパシタＣ３の他側と出力端ＲＦ  ＯＵＴとの間に連結されたインダクタＬ３成り、増幅された信号の出力インピーダンスをマッチングさせて最終出力する。
【００３４】
図４は、本発明の他の実施形態による集積可能な電力増幅器の回路図をである。
【００３５】
図４を参照すると、電力増幅器２００はＦＥＴから構成されたＡ，ＡＢ又はＢ型の増幅器トランジスタ２５０と入力整合回路２１０と出力整合回路２２０と第１及び第２バイアス調整回路２３０，２４０とより成る。これらを図３と比較すれば、第２バイアス調整回路２４０は、ＰＭＯＳ等の相補素子を用いたソースフォロワトランジスタＴ４を用いて直流信号を生成した後、演算増幅器（Ｏｐｅｒａｔｉｏｎ  Ａｍｐｌｉｆｉｅｒ）（ＯＰ−ＡＭＰ）ＯＰ２４９を用いて直流信号の電圧を増幅器トランジスタ２５０に適していたバイアス電圧に変換する。
【００３６】
ＲＦ入力信号はインダクタＬ４とキャパシタＣ８とより成る入力整合回路２１０に入力される。インダクタＬ４とキャパシタＣ８は、入力信号のインピーダンスを増幅器トランジスタ２５０の入力インピーダンスにマッチングさせる入力インピーダンスを提供することができる。入力信号は、キャパシタＣ７を通じて第１バイアス調整回路２３０に提供される。第１バイアス調整回路２３０は、入力端で入力信号の大きさを検出し、検出された大きさにより増加又は減少する直流信号を生成するＲＦ検出器として動作する。
【００３７】
第１バイアス調整回路２３０は、バイアス抵抗Ｒ９，Ｒ１０と整流トランジスタＴ３、そして抵抗Ｒ１１とキャパシタＣ１１とから構成される。バイアス抵抗Ｒ９は、駆動電圧ＶＤＤに連結される一側と、整流トランジスタＴ３のゲートに連結される他側とを有し、バイアス抵抗Ｒ１０は、整流トランジスタＴ３のゲートに連結される一側と、接地される他側とを有する。整流トランジスタＴ３のドレーンとゲートは相互接続され、ソースは接地される。抵抗Ｒ１１の一側は整流トランジスタＴ３のドレーンに連結され、他側はキャパシタＣ１の一側に連結される。キャパシタＣ１１の他側は接地される。整流トランジスタＴ３は、集積可能な素子であるＦＥＴから構成される。
【００３８】
第２バイアス調整回路２４０は、第１バイアス調整回路２３０から生成された直流信号の電圧を、電力増幅器の効率を最適化することができるバイアス電圧に合わせるための直流レベル変換器として動作する。第２バイアス調整回路２４０は、ＰＭＯＳ  ＦＥＴから構成されたソースフォロワトランジスタＴ４と電圧分配のための抵抗Ｒ１４，Ｒ１５と演算増幅器ＯＰと電圧分配のための抵抗Ｒ１６，Ｒ１７と低域通過余波器として動作するキャパシタＣ１２とより成る。
【００３９】
トランジスタＴ４のゲートに、第１バイアス調整回路２３０の抵抗Ｒ１１とキャパシタＣ１１とから第１バイアス調整回路２３０から生成された直流信号が提供される。又トランジスタＴ４のゲートは、一側が接地されている抵抗Ｒ１２の他側に連結される。トランジスタＴ４は、バイアス抵抗Ｒ１３を通じてソースに駆動電圧ＶＤＤを提供されて動作し、ドレーンは接地される。トランジスタＴ４のソースから出力される信号は、演算増幅器ＯＰの正入力端子に提供される。
【００４０】
抵抗Ｒ１４，Ｒ１５は、別途の外部電源を使用せずに、駆動電圧ＶＤＤを所定比率に分配して抵抗Ｒ１６を通じて演算増幅器ＯＰの負入力端子に基準電圧として提供する。演算増幅器ＯＰの出力端子は、キャパシタＣ１２を通じて接地され、抵抗Ｒ１７は、演算増幅器ＯＰの出力を負入力端子に帰還させる。
【００４１】
演算増幅器ＯＰは、トランジスタＴ４からの信号の電圧を基準電圧と比較し、その比較結果を示す直流信号は、抵抗Ｒ１６とＲ１７により所定比率に分配された後増幅器トランジスタ２５０のバイアス調整信号として出力される。バイアス調整信号は、キャパシタＣ１２により低域通過余波された後、抵抗Ｒ１８を通じて増幅器トランジスタ２５０のゲートに印加されて、バイアス電圧を提供する。
【００４２】
増幅器トランジスタ２５０は、駆動電圧ＶＤＤにより動作し、抵抗Ｒ１８を通じてバイアスされ、駆動電圧ＶＤＤと増幅器トランジスタ２５０のソースとの間に連結されるインダクタＬ５は、ＲＦチョークとして動作する。増幅器トランジスタ２５０により増幅された信号は、キャパシタＣ９，Ｃ１０とインダクタＬ６とより成る出力整合回路２２０によりマッチングされる出力インピーダンスを有し、最終出力される。
【００４３】
出力整合回路２２０は、増幅器トランジスタ２５０のドレーンに連結された一側を有するキャパシタＣ３と、キャパシタＣ３の他側に連結された一側を有し、接地された他側を有するキャパシタＣ４と、キャパシタＣ３の他側と出力端ＲＦ  ＯＵＴとの間に連結されたインダクタＬ３とより成り、増幅された信号の出力インピーダンスをマッチングさせて最終出力する。
【００４４】
図４のように構成される電力増幅器は、演算増幅器ＯＰを使用することによりバイアス電圧のレベル及び変動範囲を、より精巧に調整可能なように構成されている。図３と同様に、演算増幅器ＯＰは追加の外部電源を使用せずに、抵抗Ｒ１４，Ｒ１５により分配された駆動電圧により動作する。演算増幅器ＯＰの出力は、抵抗Ｒ１６，Ｒ１７の比により最適の電圧レベルに調整される。
【００４５】
図５乃至図７は、本発明による電力増幅器の性能を示したグラフである。
【００４６】
先ず、図５は電力増幅器の可変するバイアス電圧を示す。可変バイアスがない電力増幅器の場合、増幅器トランジスタのゲートに入力されるバイアス電圧が入力電力の大きさに関係なく一定した電圧に保たれる反面、示されるように本発明による電力増幅器の場合、バイアス電圧が入力電力の大きさに比例して変化している。
【００４７】
最大電力点付近でのバイアス電圧は、バイアス可変回路を有しない一般的な電力増幅器回路の最大電力点でのバイアスと殆ど同じである。しかし、入力電力が次第に小さくなれば最大電力動作時のような大きい電流を使用する必要がなく、小さい電流でも増幅器の性能を出すことができる。従って、トランジスタに印加されるバイアス電圧を低めて消耗される直流電力を減らし、増幅器の電力効率（ＰＡＥ）（Ｐｏｗｅｒ  Ａｄｄｅｄ  Ｅｆｆｉｃｉｅｎｃｙ）を改善することができる。
【００４８】
図６は、可変バイアス回路がない既存電力増幅器の入力電力による効率を示したずであり、図７は、本発明による可変バイアス回路を使用する電力増幅器の入力電力による効率を示した図である。これらの図によると、最大電力での効率は二つの図で殆ど同一の値を示す。しかし、より小さい入力電力である−３ｄＢｍ程度の低電力で、本発明による電力増幅器の効率が既存電力増幅器に比べて４．１６％から６．５％へと、ほぼ６０％ほど改善された。即ち、本発明による可変バイアス回路は、電力増幅器の最大電力とこの最大電力時の効率とを維持しながら、低電力での効率を大きく改善するという効果を有する。
【図面の簡単な説明】
【００４９】
【図１】従来技術により入力端でＲＦ電力の大きさを検出する電力増幅器回路図である。
【図２】従来技術により出力端でＲＦ電力の大きさを検出する電力増幅器回路図である。
【図３】本発明の一実施形態による集積可能な電力増幅器の回路図である。
【図４】本発明の他の実施形態による集積可能な電力増幅器の回路図である。
【図５】電力増幅器で入力電力の大きさにより可変するバイアス電圧を示したグラフである。
【図６】可変バイアス回路がない既存電力増幅器の入力電力による効率を示した図である。
【図７】本発明による可変バイアス回路を使用する電力増幅器の入力電力による効率を示した図である。
【符号の説明】
【００５０】
１００…電力増幅器
１１０…入力整合回路
１２０…出力整合回路
１３０…第１バイアス調整回路
１４０…第２バイアス整合回路
１５０…増幅器トランジスタ
Ｃ１〜６…キャパシタ
Ｌ１〜３…インダクタ
Ｒ１〜８…抵抗
Ｔ１…整流トランジスタ
Ｔ２…ソースフォロワトランジスタ
【図１】
2004350276.tif 000003
【図２】
2004350276.tif 000004
【図３】
2004350276.tif 000005
【図４】
2004350276.tif 000006
【図５】
2004350276.tif 000007
【図６】
2004350276.tif 000008
【図７】
2004350276.tif 000009