(57)【要約】【課題】低損失な昇圧チョッパー回路を提供する。【解決手段】スイッチング用パワートランジスタ１がＯＮ時は、整流用トランジスタ７はＯＦＦし、スイッチング用パワートランジスタ１がＯＦＦ時は、整流用トランジスタ７のドレイン・ゲート間を短絡し、順バイアスモードのダイオードとして使用し、スイッチング用パワートランジスタ１がＯＮ時は、整流用トランジスタ７はＯＦＦし、スイッチング用パワートランジスタ１がＯＦＦ時は、整流用トランジスタ７のドレイン・ゲート間を短絡し、順バイアスモードのダイオードとして使用し、スイッチング用パワートランジスタ１のスイッチングと静電誘導型トランジスタのスイッチングとを同期整流とした昇圧チョッパー回路とする。【選択図】  図３
2004350352.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング用パワートランジスタ、エネルギー蓄積用インダクタ、及び整流機能を持たせたトランジスタより構成されたことを特徴とする昇圧チョッパー回路。
【請求項２】
前記整流機能を持たせたトランジスタは、三極管特性を持ったトランジスタであることを特徴とする請求項１に記載の昇圧チョッパー回路。
【請求項３】
前記整流機能を持たせたトランジスタは、三極管特性を持った接合型トランジスタであることを特徴とする請求項１に記載の昇圧チョッパー回路。
【請求項４】
前記整流機能を持たせたトランジスタは、静電誘導型トランジスタであることを特徴とする請求項１に記載の昇圧チョッパー回路。
【請求項５】
前記整流機能を持たせたトランジスタとして、静電誘導型トランジスタを使用し、スイッチング用パワートランジスタがＯＮ時は、静電誘導型トランジスタはＯＦＦし、スイッチング用パワートランジスタがＯＦＦ時は、静電誘導型トランジスタのドレイン・ゲート間を短絡し、順バイアスモードのダイオードとして使用したことを特徴とする請求項１または４に記載の昇圧チョッパー回路。
【請求項６】
前記スイッチング用パワートランジスタがＯＮ時は、静電誘導型トランジスタはＯＦＦし、スイッチング用パワートランジスタがＯＦＦ時は、静電誘導型トランジスタのドレイン・ゲート間を短絡し、順バイアスモードのダイオードとして使用し、前記スイッチング用パワートランジスタのスイッチングと前記静電誘導型トランジスタのスイッチングとを同期整流としたことを特徴とする請求項５に記載の昇圧チョッパー回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、主として、チョッパー式スイッチング電源回路の使用に好適な昇圧チョッパー回路に関する。
【０００２】
【従来の技術】
従来の昇圧チョッパー回路は、例えば、非特許文献１に記載されている。図１は、従来の昇圧チョッパー回路を示す図である。
【０００３】
【非特許文献１】
単行本、パワーエレクトロニクス入門（オーム社）のＰ１３８からＰ１４１
【０００４】
昇圧チョッパー回路は、スイッチング用パワートランジスタ１、エネルギー蓄積用インダクタ３、整流用ダイオード２より構成され、入力電圧４により、スイッチング用パワートランジスタ１がＯＮの時はインダクタ電流ＩＬが流れインダクタ３にエネルギーが蓄積され、スイッチング用パワートランジスタ１がＯＦＦの時はインダクタ３に蓄積されたエネルギーによってダイオード２を介して電流ＩＤが流れ、負荷抵抗６によって出力Ｖｏｕｔが得られるものである。
【０００５】
図２は、従来の昇圧チョッパー回路の動作波形を示す図である。図２（ａ）に示すように、スイッチング用トランジスタにＯＮさせる信号を入力すると、図２（ｂ）に示すように、インダクタ３に電流ＩＬ＝ＩＴｒ１＝Ｖｉｎ／Ｌ×ｔが流れ、インダクタ３にそのエネルギーが蓄積される。この時のｔは、スイッチング用トランジスタ１のＯＮ時間、ｔＴｒ１であり、最大ピーク電流がＩｐである。
【０００６】
次に、スイッチング用パワートランジスタ１をＯＦＦすると、電流ＩＬによってインダクタ３に蓄積されたエネルギーが整流用ダイオード２を介して放出されることにより、整流用ダイオード２へ電流ＩＤは、ＩＤ＝Ｉｐ−（Ｖｏｕｔ−Ｖｉｎ）／Ｌ×ｔが流れる。この時のｔは、スイッチング用パワートランジスタ１のＯＦＦ時間、ｔＴＤであり、最大ピーク電流がＩｐである。
【０００７】
つまり、スイッチング用パワートランジスタ１のＯＮ時間で蓄えられた電荷量（Ｖｉｎ／Ｌ×ｔＴｒ１）は、スイッチング用パワートランジスタ１がＯＦＦしたとき出力に放出される電荷量（Ｖｏｕｔ／Ｌ×ｔＤ）と等しくなり、スイッチング用パワートランジスタのＯＮ時間ｔＴｒ１は、ｔＴｒ１＝ｔＤ×Ｖｏｕｔ／Ｖｉｎで決定される。
【０００８】
図２（ｃ）は、この時のスイッチング用パワートランジスタに印加される電圧ＶＤＳ１を示す。以上の動作により、入力電圧Ｖｉｎが昇圧された出力電圧Ｖｏｕｔは、Ｖｏｕｔ＝ｔＴｒ１／ｔＤ×Ｖｉｎが得られる。
【０００９】
【発明が解決しようとする課題】
この時、整流用ダイオード３に電流ＩＤが流れた時のダイオードに印加される電圧ＶＤは、図２（ｅ）に示すように、ダイオードのしきい値電圧０．６Ｖがあり、この０．６Ｖは電流ＩＤには寄与しないため、損失となる。つまり、これは、図６（ａ）にダイオードの電流・電圧特性を示すが、ダイオードの電流立ち上がり特性である電圧０．６Ｖからの電流立ち上がりに起因するものである。
【００１０】
よって、従来の整流用ダイオードを用いた昇圧チョッパー回路においては、このダイオードのしきい値電圧０．６Ｖ起因の損失分が存在するという問題点があった。また、整流ダイオードの代わりに、ＭＯＳＦＥＴやバイポーラトランジスタ（ＢＪＴ）を使用し、スイッチング用トランジスタと同期整流により使用している場合があるが、この場合、ＭＯＳＦＥＴでは、ＯＮ時のＯＮ抵抗が大きい、つまり損失が大きい。
【００１１】
また、バイポーラトランジスタ（ＢＪＴ）では、電流駆動デバイスであるため、駆動のためにベースへの電流注入が必要であり、大電流デバイスであるほどＨｆｅが小さいために、駆動エネルギーが大きくなること、バイポーラ駆動であるため、ＯＦＦ時にベースより電流の引き抜きが必要となり、さらに駆動エネルギーを要し、ストレージ時間があるため高速動作に向かないという欠点があった。
【００１２】
本発明の目的は、これらの欠点を除去し、低損失な昇圧チョッパー回路を提供することである。
【００１３】
【課題を解決するための手段】
本発明は、スイッチング用パワートランジスタ、エネルギー蓄積用インダクタ、及び整流機能を持たせたトランジスタより構成された昇圧チョッパー回路において、該整流機能を持たせたトランジスタとして、三極管特性を持った接合型トランジスタ（静電誘導型トランジスタ：ＳＩＴ）を使用し、スイッチング用パワートランジスタがＯＮ時は、静電誘導型トランジスタはＯＦＦし、スイッチング用パワートランジスタがＯＦＦ時は、静電誘導型トランジスタのドレイン・ゲート間を短絡し、順バイアス駆動モードのダイオードとして使用することにより、整流回路部分の損失がダイオードより小さく改善したことを特徴とし、さらに、スイッチング用パワートランジスタがＯＮ時は、静電誘導型トランジスタはＯＦＦし、スイッチング用パワートランジスタがＯＦＦ時は、静電誘導型トランジスタのドレイン・ゲート間を短絡し、順バイアスモードのダイオードとして使用する際、両者を同期整流としたチョッパー回路である。
【００１４】
即ち、本発明は、スイッチング用パワートランジスタ、エネルギー蓄積用インダクタ、及び整流機能を持たせたトランジスタより構成された昇圧チョッパー回路である。
【００１５】
また、本発明は、前記整流機能を持たせたトランジスタが、三極管特性を持ったトランジスタである昇圧チョッパー回路である。
【００１６】
また、本発明は、前記整流機能を持たせたトランジスタが、三極管特性を持った接合型トランジスタである昇圧チョッパー回路である。
【００１７】
また、本発明は、前記整流機能を持たせたトランジスタが、静電誘導型トランジスタである昇圧チョッパー回路である。
【００１８】
また、本発明は、前記整流機能を持たせたトランジスタとして、静電誘導型トランジスタを使用し、スイッチング用パワートランジスタがＯＮ時は、静電誘導型トランジスタはＯＦＦし、スイッチング用パワートランジスタがＯＦＦ時は、静電誘導型トランジスタのドレイン・ゲート間を短絡し、順バイアスモードのダイオードとして使用した昇圧チョッパー回路である。
【００１９】
また、本発明は、前記スイッチング用パワートランジスタがＯＮ時は、静電誘導型トランジスタはＯＦＦし、スイッチング用パワートランジスタがＯＦＦ時は、静電誘導型トランジスタのドレイン・ゲート間を短絡し、順バイアスモードのダイオードとして使用し、前記スイッチング用パワートランジスタのスイッチングと前記静電誘導型トランジスタのスイッチングとを同期整流とした昇圧チョッパー回路である。
【００２０】
【発明の実施の形態】
本発明の実施の形態による昇圧チョッパー回路について、以下に説明する。
【００２１】
本発明の実施の形態による昇圧チョッパー回路について、図３〜図９にて説明する。図１のダイオード２を考えた場合、図６（ａ）に示すようなＩ−Ｖ特性を示すことより、電流が０．６Ｖより立ち上がるので、通電時、必ず０．６Ｖに起因する損失が存在する。
【００２２】
ダイオードとして、スイッチング用パワートランジスタと同期整流して使用する静電誘導型トランジスタを考えた場合、静電誘導型トランジスタは電圧駆動型素子であり、三極管特性を示し、図６（ｂ）に示すようなＩ−Ｖ特性を示し、図６（ｃ）に示すように、同等電流容量のダイオードと静電誘導型トランジスタのＩ−Ｖ特性を重ね合わせ比較すると、同一電流を流した場合、低電流領域では静電誘導型トランジスタのほうが小さな電圧で済むが、大電流領域ではダイオードの方が小さな電圧降下で済む。これは、ダイオードは立ち上がり電圧０．６Ｖは持つが、大電流領域では指数関数的で急峻なためである。
【００２３】
そこで、静電誘導型トランジスタを考えた場合、図７に示す回路でＩ−Ｖ特性を考えると、ゲートに信号を印加しない時にドレイン・ソース間に電流が流れるノーマリオンタイプの接合型電圧駆動型素子である。そのため、ゲート・ソース間を短絡、または、スイッチ１２を負バイアス端子１４側に倒しゲートに負バイアスをかけた場合のＩ−Ｖ特性は、前述と同様である。
【００２４】
スイッチ１２を正バイアス端子１３側に倒しゲートに順方向バイアス０．７Ｖをかけると、静電誘導型トランジスタのチャンネルのポテンシャルが下がり、また、チャンネル抵抗も下がる。図８（ａ）に示すように、０．７Ｖ順バイアスカーブは、０Ｖバイアスカーブに比べて急激に立ち上がり、図８（ｂ）に示すように、ダイオードのＩ−Ｖカーブよりも急峻に立ち上がる。そのため、同一電流を流した場合、より小さな電圧降下で済む。
【００２５】
図９は、本発明による昇圧チョッパー回路の動作波形を示す図である。ここで、昇圧チョッパー回路としては、図３に示すように、スイッチング用パワートランジスタ１、整流用トランジスタ７、インダクタ３よりなり、整流用トランジスタ７のゲート駆動は、スイッチング用パワートランジスタ１と同期させた回路とする。
【００２６】
図９（ａ）に示すように、スイッチング用パワートランジスタ１にＯＮさせる信号、図９（ｅ）に示すように、図３の回路において、図４に示すように整流用トランジスタ７のゲート端子８は負バイアス端子１０と接続され、ゲートが負バイアス電源に接続されてＯＦＦ状態とすることで、図９（ｂ）に示すように、インダクタ３に電流ＩＬは、ＩＬ＝ＩＴｒ１＝Ｖｉｎ／Ｌ×ｔが流れ、インダクタ３にそのエネルギーが蓄積される。この時のｔはスイッチング用パワートランジスタ１のＯＮ時間、ｔＴｒ１であり、最大ピーク電流がＩｐである。
【００２７】
図５は、本発明による昇圧チョッパー回路を示す図である。図５に示すように、スイッチング用パワートランジスタ１をＯＦＦし、整流用トランジスタ７のゲート端子８はゲート正バイアス端子９と接続され、ゲート・ドレイン間が短絡され、インダクタ３に蓄積された電圧によりゲートが順バイアスされ、整流用トランジスタ７はＯＮ状態となる。
【００２８】
この時、図８（ｂ）のＩ−Ｖ特性波形のＶＧＳ＝＋０．７Ｖの電流、電圧特性となり、整流用トランジスタ７と電流仕様が同等レベルのダイオードと比較すると電圧・電流特性の傾きが急峻であり、同じ電流を流した場合、小さな電圧降下ですむ。
【００２９】
この時、ＩＬによってインダクタ３に蓄積されたエネルギーが整流用トランジスタ７を介して放出されることにより、整流用トランジスタ７へ電流ＩＤＳ２は、ＩＤＳ２＝Ｉｐ−（Ｖｏｕｔ−Ｖｉｎ）／Ｌ×ｔが流れる。この時のｔはスイッチング用パワートランジスタ１のＯＦＦ時間、ｔＴＤであり、最大ピーク電流がＩｐである。
【００３０】
この時、ゲートへのバイアスは、ゲート・ドレイン間が短絡されたことにより、インダクタ３に蓄えられたエネルギーにより順バイアスされているので、外部電源の必要はない。また、ゲート・ドレイン間のバイアスは、＋０．７Ｖの電圧駆動だけで十分であるが、ゲート・ドレイン間はＰＮ接合構造であるため、わずかに電流が流れるが、電流が流れた場合はバイポーラモード駆動に近い状態となる。さらに、電圧、電流特性がより急峻となるため、電圧降下が更に小さくなり、また、ドレインから分かれてゲートに流れた電流成分もソース側から流れ出す電流ＩＴｒ２となるため、エネルギーの損失も著しく小さい。
【００３１】
この時、整流用トランジスタ７に印加される電圧ＶＤＳ２は、図９（ｆ）に示すように、整流用ダイオードにみられた０．６Ｖの立ち上がり電圧はなく、その分の損失発生がない。つまり、スイッチング用パワートランジスタ１のＯＮ時間で蓄えられた電荷量（Ｖｉｎ／Ｌ×ｔＴｒ１）は、スイッチング用パワートランジスタ１がＯＦＦしたとき出力に放出される電荷量（Ｖｏｕｔ／Ｌ×ｔＤ）と等しくなり、スイッチング用パワートランジスタ１のＯＮ時間ｔＴｒ１は、ｔＴｒ１＝ｔＤ×Ｖｏｕｔ／Ｖｉｎで決定される。
【００３２】
図９（ｃ）は、この時のスイッチング用パワートランジスタ１に印加される電圧ＶＤＳ１である。
【００３３】
以上の動作により、入力電圧Ｖｉｎが昇圧された出力電圧Ｖｏｕｔ、
Ｖｏｕｔ＝ｔＴｒ１／ｔＤ×Ｖｉｎ
が得られる。
【００３４】
本発明の昇圧チョッパー回路において、整流素子として接合型トランジスタである静電誘導型トランジスタを用い、スイッチング素子と同期させて、ＯＦＦ時にはゲートに負のバイアスを印加し高抵抗とし、ＯＮ時にはゲート・ドレイン間を短絡、つまりドレインと同一電源にてゲートに正のバイアスを印加することにより、極めて低抵抗な電流・電圧特性を実現し、同電流容量のダイオード以上に低電圧にて同じ電流を流すことができ、他のＭＯＳＦＥＴやバイポーラトランジスタを用いた同期整流回路に比較しても著しく電圧降下分、つまり損失を低減できる。
【００３５】
図４に示す静電誘導型トランジスタ及びダイオードを整流素子として用いた場合の電圧降下を比較すると、電流２５Ａを流した場合で、静電誘導型トランジスタで０．６Ｖ程度、ダイオードで１．３Ｖ程度となり、静電誘導型トランジスタの損失はダイオードの半分となっている。
【００３６】
なお、本発明の実施の形態では、整流機能を持たせたトランジスタとして、三極管特性を有したノーマリーＯＮタイプの静電誘導型トランジスタを用いた場合の例であるが、静電誘導型トランジスタの代わりに、三極管特性を持ったトランジスタ、あるいは、三極管特性を持った接合型ＦＥＴいずれかであっても同様の効果が得られる。
【００３７】
【発明の効果】
本発明により、パワー損失が著しく小さな昇圧チョッパー回路を提供できる。
【図面の簡単な説明】
【図１】従来の昇圧チョッパー回路を示す図。
【図２】従来の昇圧チョッパー回路の動作波形を示す図。
【図３】本発明による昇圧チョッパー回路を示す図。
【図４】本発明による昇圧チョッパー回路を示す図。
【図５】本発明による昇圧チョッパー回路を示す図。
【図６】整流用ダイオード及び静電誘導型トランジスタのＩ−Ｖ特性を示す図。
【図７】静電誘導型トランジスタ基本回路を示す図。
【図８】整流用ダイオード及び静電誘導型トランジスタのＩ−Ｖ特性を示す図。図８（ａ）は、静電誘導型トランジスタのＩ−Ｖ特性を示す図、図８（ｂ）は、ダイオード及び静電誘導型トランジスタのＩ−Ｖ特性を示す図。
【図９】本発明による昇圧チョッパー回路の動作波形を示す図。
【符号の説明】
１    スイッチング用パワートランジスタ
２    整流用ダイオード
３    インダクタ
４    入力電圧
５    出力コンデンサ
６    負荷抵抗
７    整流用トランジスタ
８    （整流用トランジスタ）ゲート端子
９    （整流用トランジスタ）ゲート正バイアス端子
１０    （整流用トランジスタ）ゲート負バイアス端子
１１    電源
１２    スイッチ
１３    （整流用トランジスタゲート）正バイアス端子
１４    （整流用トランジスタゲート）負バイアス端子
【図１】
2004350352.tif 000003
【図２】
2004350352.tif 000004
【図３】
2004350352.tif 000005
【図４】
2004350352.tif 000006
【図５】
2004350352.tif 000007
【図６】
2004350352.tif 000008
【図７】
2004350352.tif 000009
【図８】
2004350352.tif 000010
【図９】
2004350352.tif 000011