(57)【要約】【課題】ボンディングワイヤおよびはんだとの接合強度が強く、かつ、フリップチップ実装にも耐えられる強度をもつ端子電極を有する基板の製造方法を提供する。【解決手段】基板本体上に形成されたＣｕなどからなる下地層に、順にＮｉ膜またはＮｉ合金膜、Ｐｄ膜またはＰｄ合金膜、Ａｕ膜を成膜し、これを２００℃から３００℃の温度で１２０秒以下の時間で熱処理して、前記Ｐｄ膜またはＰｄ合金膜と前記Ａｕ膜とを合金化する。【選択図】　　　　図１
2004055624.tif 000002
【特許請求の範囲】
【請求項１】
基板本体上に金属からなる端子電極の下地層を形成する工程と、
前記下地層に、順にＮｉ膜またはＮｉ合金膜、Ｐｄ膜またはＰｄ合金膜、Ａｕ膜を成膜して端子電極を形成すると工程と、
前記端子電極を熱処理して、前記Ｐｄ膜またはＰｄ合金膜と前記Ａｕ膜とを合金化する工程とを有することを特徴とする、基板の製造方法。
【請求項２】
前記端子電極を熱処理する工程において、熱処理温度が２００℃から３００℃であることを特徴とする、請求項１に記載の基板の製造方法。
【請求項３】
前記端子電極を熱処理する工程において、熱処理時間が１２０秒以下であることを特徴とする、請求項１あるいは請求項２に記載の基板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、端子電極を有する電子部品の基板の製造方法、特に端子電極を有するセラミック多層基板の製造方法に関する。
【０００２】
【従来の技術】
ワイヤボンディング用端子電極の構造として、銅などからなる端子部分の表面にＮｉめっき被膜、Ａｕめっき被膜を形成する方法はよく知られているが、このような構造の端子電極においては、Ａｕ線との接合処理時の基板加熱などによりＮｉが表層拡散して端子電極とＡｕ線との接合強度が低下するという問題がある。この問題を解決するための方法として、たとえば特開平９−８４３８号公報に開示されているように、Ｎｉ膜とＡｕ膜との間に拡散抑制層としてＰｄの層を形成する方法がある。
【０００３】
【発明が解決しようとする課題】
しかしながら、上記のようにＡｕ層とＮｉ層の間にＰｄ層を形成した端子電極はボンディングワイヤとの接合には好適であるが、はんだとの接合には適さない。なぜなら、端子電極にはんだを接合した際にＡｕ層ははんだ層へ迅速に拡散するが、Ｐｄ層ははんだ層に拡散しにくいため、強固な接合力をうむはんだ−Ｎｉ結合を形成することができず、接合強度にむらが発生する。よって、Ａｕ層とＮｉ層の間にＰｄ層を形成した構造の端子電極において十分な強度を持ったはんだ接合を実現しようとすると、Ｐｄ層をはんだ層に拡散させるために長時間を要するのではんだリフロー処理が長時間に及び、製造コストの上昇につながる。
【０００４】
また、Ｐｄ層を形成した場合でも形成しなかった場合でも、置換めっきによってＡｕ層を形成した場合、置換めっきでは完全な被覆が困難で未被覆部分が残ってしまい電極表面の成分が均一にならないことから、はんだ濡れ性にむらが生じることがある。
【０００５】
さらに、フリップチップ実装などの大きな摩擦力が加わる接合方法をとった場合には、Ａｕ膜、Ｐｄ膜、Ｎｉ膜の各めっき膜間の密着力不足によってめっき膜が剥離してしまうという問題が発生していた。
【０００６】
よって、ワイヤボンディング、はんだ接合、フリップチップ実装を行う端子電極が混在する基板を作製するときには、それぞれに好適な端子電極を別々の工程で形成する必要があって、基板の工数が増加し、製造コストが上昇していた。
【０００７】
本発明の目的は、置換めっきでＡｕ層を形成した場合のはんだ濡れ性のむらを解消し、ワイヤボンディングに適し、かつ、はんだ接合やフリップチップ実装にも適する端子電極を有する基板の製造方法を提供するものである。
【０００８】
【課題を解決するための手段】
上記問題点を解決するために本発明の基板の製造方法は、基板本体上に金属からなる下地層を形成する工程と、前記下地層に、順にＮｉ膜またはＮｉ合金膜、Ｐｄ膜またはＰｄ合金膜、Ａｕ膜を成膜して端子電極を形成する工程と、熱処理して、前記Ｐｄ膜またはＰｄ合金膜と前記Ａｕ膜とを合金化する工程とを有することを特徴とする。
【０００９】
Ｐｄ膜またはＰｄ合金膜とＡｕ膜とが合金化して端子電極の表層がＡｕ−Ｐｄ合金となることにより、この端子電極にはんだを接合した際に表層のＡｕ−Ｐｄ合金膜が速やかにはんだ層に拡散し、はんだはＮｉ膜と結合することになるから、はんだと端子電極とが強力に接合される。また、Ａｕ膜を置換めっきによって形成した場合でも合金化によって表層の成分が均一化されてはんだ濡れ性のむらが解消される。さらに、熱処理することによってＡｕ−Ｐｄ合金膜とＮｉ膜との密着力も高まるため、この端子電極をフリップチップ実装に用いることができる。
【００１０】
また、前記端子電極を熱処理する工程において、熱処理温度は２００℃から３００℃とすることが好ましい。熱処理温度が２００℃よりも低い場合には、Ｐｄ膜あるいはＰｄ合金膜とＡｕ膜との合金化が十分でない場合がある。Ｐｄ膜あるいはＰｄ合金膜とＡｕ膜とが十分に合金化していないと、ボンディングワイヤとの接合強度が低下するからである。また、熱処理温度が３００℃を超えると、Ｎｉが端子電極の表層に析出する場合があり、ボンディングワイヤとの接合強度の低下およびはんだ濡れ性の悪化を招くおそれがあるからである。
【００１１】
これにより、ワイヤボンディング、はんだ接合、フリップチップ実装のすべてに適用できる端子電極を有する基板を作製することができる。
【００１２】
また、前記端子電極を熱処理する工程において、熱処理時間が１２０秒以下であることが望ましい。なぜなら、熱処理時間が１２０秒を超えると、Ｎｉが端子電極の表層に析出する場合があり、ボンディングワイヤとの接合強度が低下するおそれがあるとともに、はんだ接合時のはんだ濡れ性の悪化が生じるおそれがあるからである。
【００１３】
以上のとおり、基板上にワイヤボンディング、はんだ接合、フリップチップ実装を行う端子電極が混在する場合でも、本発明によればそれぞれに適する端子電極を別々に形成する必要はなく、１種類の端子電極を形成するだけで異なる接合方法すべてに対応することができる。
【００１４】
【発明の実施の形態】
以下において、図を参照しつつセラミック多層基板の製造方法を例にとって本発明の実施の形態について説明する。図１は、セラミック多層基板の端子電極部分の拡大図を示し、図２はセラミック多層基板を用いた多層モジュールを示す。
【００１５】
図２に示すように、セラミック多層基板２の基板本体はセラミック絶縁層２１と内部電極２２が複数積層された多層構造となっており、各層の内部電極はビアホール２３によって電気的に接続されている。また、セラミック多層基板２は上下両主面に端子電極２４を有し、端子電極２４には半導体デバイス２５やチップ型コンデンサ２６などがはんだ接合やフリップチップ実装などの方法によって接続され、多層モジュール１を構成している。
【００１６】
本発明は、このような端子電極２４を有する基板の製造方法に向けられたものである。はじめに、図２に示したセラミック多層基板２の製造工程について説明する。
【００１７】
まず、Ｂａ、Ａｌ、Ｓｉを主成分とするセラミック材料で構成したグリーンシートにビアホール２３が形成されたのちに、内部電極２２や、端子電極２４の下地層３１となるＣｕペーストがスクリーン印刷などの方法によって形成される。このようにして得られたグリーンシートを数枚積層して圧着したのちに焼成する。焼成によってグリーンシートはセラミック絶縁層２１となり、セラミック多層基板２の上下両主面にはＣｕからなる端子電極の下地層３１が形成されている。下地層３１の材料はＣｕに限らず、たとえばＡｇなどのような、セラミックと同時焼成が可能な材料であればなんでもよい。
【００１８】
次に、このセラミック多層基板２上に形成される端子電極２４について、図１を参照して詳細に説明する。
【００１９】
まず、このセラミック多層基板２を脱脂処理し、Ｃｕからなる下地層３１を過硫酸アンモニウムでソフトエッチングしたのちに硫酸処理する。次に塩化パラジウム溶液によって触媒付与し、セラミック多層基板２上の付着触媒を除去したのちに、イオン交換水によって洗浄する。
【００２０】
次に、端子形状の下地層３１の表面に無電解Ｎｉ−Ｐ合金めっき液でめっき処理を行う。Ｎｉ−Ｐ合金膜３２の膜厚は好ましくは２μｍ以上とする。めっきの際に基板揺動を併用することが好ましい。めっき処理後にはイオン交換水によって水洗を行う。
【００２１】
次に、無電解Ｐｄ−Ｐ合金めっき液でめっき処理を行う。無電解Ｐｄ−Ｐ合金めっき液は、Ｐ濃度が１ｗｔ％程度のものを用いる。Ｐｄ−Ｐ合金膜３３の膜厚は０．０５μｍ以上とする。また、Ｐｄは高価であるから経済的理由によりＰｄ膜の膜厚は０．１μｍ程度とすることが好ましい。めっき処理後にはイオン交換水によって水洗を行う。
【００２２】
次に、無電解Ａｕめっき液でめっき処理を行う。めっきの処理方法は、置換型、自己触媒型あるいはそれらを併用するといった既知の方法によって行い、特に処理方法は限定されない。また、Ａｕめっき液はシアン浴、非シアン浴のいずれであってもよい。Ａｕ膜３４の膜厚は好ましくは０．０５μｍ以上とし、ここでは０．１μｍとした。めっき処理後はイオン交換水によって水洗し、次に水分を除去する。下地層３１に順にＮｉ膜３２、Ｐｄ−Ｐ合金膜３３、Ａｕ膜３４を形成した状態を図１（ａ）に示す。
【００２３】
次に、窒素雰囲気中で２５０℃以上４０秒間の熱処理を実施して、図１（ｂ）に示すようにＰｄ−Ｐ合金膜３３とＡｕ膜３４を合金化する。この熱処理により、端子電極の最表層はＡｕ−Ｐｄ合金膜３５となる。なお、一般に置換めっき法によって金属膜を形成すると、微細な未被覆部分が残ってしまうことが知られており、Ａｕ膜３４を置換めっきによって形成すると微細な未被覆部分が残るが、この合金化処理によって未被覆部分がなくなり、はんだ濡れ性のむらが解消される。
【００２４】
ここで、本発明による端子電極２４がはんだとの接合にも好適であることを図３の模式図を用いて説明する。図３には端子電極２４にはんだ３６を接合した状態の断面図を示す。端子電極２４の表層のＡｕ−Ｐｄ膜３５ははんだ３６層の中に速やかに拡散するため、はんだ３６はＮｉ膜３２と結合する。はんだ−Ｎｉ結合は接合強度が大きいため、本発明によると端子電極２４とはんだ３６との接合強度が大きくなる。
【００２５】
次に、本発明の熱処理温度について図４から図８を用いて説明する。図４は、熱処理温度による端子電極の表層の定性分析結果を示す。図中において「○」はその元素が検出されたことを示し、「−」は検出されなかったことを示す。この実験において、熱処理時間は１２０秒間としている。図４に示されるとおり、熱処理温度が１５０℃のときには表層でＰｄ元素が検出されず、Ｐｄ−Ｐ合金膜とＡｕ膜との合金化が十分に行われていないことがわかる。Ｐｄ−ＰとＡｕとが十分に合金化されないとボンディングワイヤとの接合強度が低下する。
【００２６】
そこで、ボンディングワイヤと端子電極との接合強度を調べるため、図５に示した方法でＷｉｒｅ−ｐｕｌｌ試験を行い破断モードの発生率を調べた。チップ４２上の接合端子２４と基板４１上の接合端子２４にボンディングワイヤ４３を接合し、ボンディングワイヤ４３を引っ張り具４４にて図の矢印方向に引っ張り、Ａ部からＥ部の中のどの部分で破断するかを調べた。この実験の結果を示した図６の破断モードの発生率をみると、熱処理をしない場合および熱処理温度が１５０℃の場合にはＥ部での電極・ワイヤ間剥離が発生しており、この結果から、端子電極２４とボンディングワイヤ４３との接合強度が十分に得られていないということがわかる。
【００２７】
一方、熱処理時間が３００℃を超えると、図４に示すように、Ｎｉが熱拡散してＮｉの表層析出が増加する。Ｎｉが表層に析出すると、ボンディングワイヤとの接合強度が低下する。なお、図中において熱処理温度が３００℃のときにはＮｉ元素は検出されないと示したが、微量のＮｉ元素が検出されることもある。その場合でも、Ｎｉ元素の表層析出量が微量であるため、後述するようにボンディングワイヤとの接合強度およびはんだ濡れ性には悪影響を及ぼさない。Ｎｉの表層析出によるボンディングワイヤとの接合強度の低下は熱処理温度が４００℃を超えるときに特に顕著となり、図６に示されているように、熱処理温度が４００℃のときにＥ部での電極・ワイヤ間剥離が起きていることから、接合強度の低下がわかる。一方、熱処理時間が２００℃から３００℃のときには、Ａ部およびＥ部での、電極・ワイヤ間剥離が発生しておらず、端子電極とボンディングワイヤとが十分な強度で接合していることがわかる。また、図７に示したワイヤ接合強度試験の結果からも、熱処理温度が２００℃から３００℃のときには高い接合強度を示しているのに対し、熱処理温度が４００℃のときに接合強度が大きく低下していることがわかる。
【００２８】
また、Ｎｉの表層拡散ははんだ濡れ性にも悪影響を及ぼす。図８に示したはんだ濡れ性の評価の結果では、熱処理温度が２００℃から３００℃のときにははんだ濡れ不良が発生していないのに対し、熱処理温度が４００℃のときに不良品が発生している。なお、はんだ濡れ性の評価ははんだ浸せき法によって行い、端子電極のはんだ濡れ面積が端子電極の表面積の９５％以上である場合を良品、９５％未満の場合を不良品として評価している。
【００２９】
以上のように、熱処理温度を２００℃から３００℃の間とすることにより、図６に示したように端子電極とボンディングワイヤ間の剥離が起こらず、また図７に示したようにボンディングワイヤとの間で良好な接合強度を得られる。よって、熱処理温度は２００℃から３００℃とすることが好ましい。
【００３０】
また、熱処理時間は１２０秒以下であることが好ましい。前述したように、３００℃で１２０秒の熱処理をしたときには微量ながらＮｉが表層拡散をし始めており、熱処理時間が１２０秒を超えるとＮｉの表層拡散が顕著となり、ボンディングワイヤとの接合強度の低下およびはんだ濡れ性の低下が起こる。
【００３１】
上記の実施例では、１層目のめっきとしてＮｉ−Ｐ合金めっき、２層目としてＰｄ−Ｐ合金めっきを用いたが、１層目にＮｉめっき、２層目にＰｄめっきを用いてもよい。
【００３２】
上述した工程によって製造されたセラミック多層基板２は、図２に示すように半導体デバイス２５やコンデンサ２６などがフリップチップ実装やはんだ接合などの方法によって搭載されて多層モジュール１となる。また、図示していないが、他の電子部品とボンディングワイヤを介して電気的に接続されることもある。本発明によれば上述のような製造方法により、ボンディングワイヤとの接合強度が強く、かつ、はんだとの接合強度も強く、フリップチップ実装にも耐えられる強度を持った端子電極を有するセラミック多層基板を得ることができる。よって、本発明による接続端子および基板はこのような多層モジュールに好適に用いることができるのである。
【００３３】
【発明の効果】
本発明の基板の形成方法によれば、基板本体上に形成されたＣｕなどの金属からなる下地層に、順にＮｉ膜またはＮｉ合金膜、Ｐｄ膜またはＰｄ合金膜、Ａｕ膜を成膜し、これを熱処理して、前記Ｐｄ膜またはＰｄ合金膜と前記Ａｕ膜とを合金化することにより、ボンディングワイヤおよびはんだとの接合強度が強く、かつ、フリップチップ実装にも耐えられる強度をもつ端子電極を有する基板を得ることができる。
【００３４】
また、熱処理温度を２００℃から３００℃とすることにより、Ｐｄ膜またはＰｄ合金膜とＡｕ膜とを十分に合金化させつつＮｉが端子電極の表層に析出することを防ぎ、Ｎｉが表層に析出することによって発生するボンディングワイヤとの接合強度の低下およびはんだ濡れ性の低下を防止することができる。
【００３５】
また、熱処理時間を１２０秒以下とすることにより、Ｎｉが端子電極の表層に析出することを防ぎ、Ｎｉが表層に析出することによって発生するボンディングワイヤとの接合強度の低下およびはんだ濡れ性の低下を防止することができる。
【図面の簡単な説明】
【図１】本発明の基板に形成される端子電極を示す拡大図である。
【図２】本発明の多層基板を用いた多層モジュールを示す断面図である。
【図３】本発明の基板に形成された端子電極にはんだが接合された状態を示す模式図である。
【図４】端子電極の表層の定性分析結果を示す図である。
【図５】Ｗｉｒｅ−ｐｕｌｌ試験の方法を示す図である。
【図６】Ｗｉｒｅ−ｐｕｌｌ試験の破断モードの発生率を示す図である。
【図７】Ｗｉｒｅ−ｐｕｌｌ試験によって調べた、端子電極とボンディングワイヤとの接合強度を示す図である。
【図８】はんだ浸せき法によって端子電極のはんだ濡れ性を評価した結果を示す図である。
【符号の説明】
１　　多層モジュール
２　　セラミック多層基板
２１　　セラミック絶縁膜
２２　　内部電極
２３　　ビアホール
２４　　端子電極
２５　　半導体デバイス
２６　　コンデンサ
３１　　下地層
３２　Ｎｉ−Ｐ合金膜
３３　　Ｐｄ−Ｐ合金膜
３４　　Ａｕ膜
３５　　Ａｕ−Ｐｄ合金膜
３６　　はんだ
４１　　基板
４２　　チップ
４３　　ボンディングワイヤ
４４　　引っ張り具
【図１】
2004055624.tif 000003
【図２】
2004055624.tif 000004
【図３】
2004055624.tif 000005
【図４】
2004055624.tif 000006
【図５】
2004055624.tif 000007
【図６】
2004055624.tif 000008
【図７】
2004055624.tif 000009
【図８】
2004055624.tif 000010