(57)【要約】【課題】プラットフォームのサイズをコンパクトにしつつ、優れた特性が得られる半導体装置及びその製造方法を提供することを目的とする。【解決手段】シリコン基板（１、１１）の上に、半導体素子（３、４、６）を含む電気回路が設けられた半導体装置であって、前記シリコン基板の内部に空洞（Ｖ）が形成され、前記空洞の内壁面に設けられた埋め込み配線層（１０）が前記電気回路に接続されてなることを特徴とする半導体装置を提供する。このような埋め込み配線層は、シリコンの表面マイグレーションを利用して形成できる。【選択図】      図１
2004152783.tif 000002
【特許請求の範囲】
【請求項１】
シリコン基板の上に、半導体素子を含む電気回路が設けられた半導体装置であって、
前記シリコン基板の内部に空洞が形成され、前記空洞の内壁面に設けられた埋め込み配線層が前記電気回路に接続されてなることを特徴とする半導体装置。
【請求項２】
シリコン基板の上に、半導体素子を含む電気回路が設けられた半導体装置であって、
前記シリコン基板に溝を形成してその溝の底に配線層を形成した後に加熱して前記溝の周囲のシリコンを流動させることにより前記シリコン基板の内部に形成された埋め込み配線層を備えたことを特徴とする半導体装置。
【請求項３】
シリコン基板と、
前記シリコン基板の上に実装された半導体素子と、
前記シリコン基板の上に形成された表面配線層と、
前記シリコン基板の内部に形成された空洞と、
前記空洞の内壁面に設けられた埋め込み配線層と、
を備えたことを特徴とする半導体装置。
【請求項４】
シリコン基板と、
前記シリコン基板の上に実装された半導体発光素子と、
前記シリコン基板の上に形成された表面配線層と、
前記シリコン基板の上に設けられた光ファイバと、
前記シリコン基板の内部に形成された空洞と、
前記空洞の内壁面に設けられた埋め込み配線層と、
を備えたことを特徴とする半導体装置。
【請求項５】
前記空洞の少なくとも一部は、前記表面配線層の少なくとも一部の下に形成されてなることを特徴とする請求項３または４に記載の半導体装置。
【請求項６】
前記埋め込み配線層の一部が、前記シリコン基板に形成された開口の底に露出してなることを特徴とする請求項１〜５のいずれか１つに記載の半導体装置。
【請求項７】
シリコン基板の上に、半導体素子を含む電気回路が設けられた半導体装置の製造方法であって、
シリコン基板に溝を形成する工程と、
前記溝の底に配線層を形成する工程と、
前記シリコン基板を加熱してシリコンを流動させることにより前記溝を塞いで前記配線層を前記シリコン基板の内部に埋め込む工程と、
を備えたことを特徴とする半導体装置の製造方法。
【請求項８】
前記埋め込む工程において、前記シリコンの流動によって前記溝の開口が塞がり、前記溝の下方は前記配線層を含む空洞として前記シリコン基板の内部に残留することを特徴とする請求項７記載の方法。
【請求項９】
前記埋め込む工程において、前記配線層の上面が前記流動したシリコンに接触した状態とされることを特徴とする請求項７記載の方法。
【請求項１０】
前記埋め込む工程の後に、前記空洞の上の前記シリコン基板の上に少なくとも一部が重なるように配線層を形成する工程をさらに備えたことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、特に、シリコン基板の上に半導体素子などが実際されてなる半導体装置及びその製造方法に関する。
【従来の技術】
シリコン基板の上に発光素子やトランジスタ、ダイオードなどの半導体素子などが実装された半導体装置は、いわゆる「半導体モジュール」として各種の用途に用いられている。
【０００２】
例えば、光加入者系システムの本格的導入に伴い伝送装置のコストダウンが必要とされており、中でも光モジュールの低価格化と高速伝送が大きな課題となっている。これを解決する半導体装置の構造として、平坦なシリコン基板に光ファイバ、光デバイス、電子部品をハイブリッドに配置し、半導体と同様のパッケージング技術を適用した、「ハイブリッド実装型光モジュール」がある。このようなハイブリッド実装型光モジュールは、例えば、非特許文献１に開示されている。
【０００３】
【非特許文献１】
信学技報  ＥＭＤ２０００−４１，ＣＰＭ２０００−５６，  ＯＰＥ２０００−５３，  ＬＱＥ２０００−４７  （２０００−０８）
ｐｐ．１−６
【０００４】
図１０は、本発明者が本発明に至る過程で検討したハイブリッド実装型光モジュールの要部を表す模式図である。すなわち、同図は、ハイブリッド実装型光モジュールのパッケージ内部に収容される要部を表し、（ａ）はその平面図、（ｂ）は正面図、（ｃ）は側面図である。
【０００５】
本具体例は、光送信モジュールであり、半導体レーザなどの発光素子３は、チップ抵抗７を介して駆動用ＩＣ６に接続され、駆動される。発光素子３からの光出力は光ファイバ８に結合されて送出される。また、発光素子３の後方にはモニター用受光素子４が設けられ、発光素子３の光出力をモニタしてフィードバック制御を可能としている。
【０００６】
これら光ファイバ８、発光素子３や受光素子４などの光デバイス、電子部品などを搭載する基板１は、「プラットフォーム」と呼ばれ、シリコン（Ｓｉ）などにより形成される。
【０００７】
シリコン・プラットフォーム１には、光ファイバ８を固定・保持するための溝２が形成されている。発光素子３は、溝２に固定・保持された光ファイバ８に対して光学的に結合されるようにプラットフォーム１の上に配置される。また、プラットフォーム１の上には、発光素子３の駆動用の高周波回路パターン９が設けられている。そして、この高周波回路パターン９にチップ抵抗７が接続され、発光素子駆動用ＩＣ６とワイヤで結線されている。また、発光素子駆動用ＩＣ６は、外部回路と接続するための高周波回路パターン５とも、ワイヤで結線されている。また、発光素子３の光パワーをモニターするための受光素子４は、バイアス電圧印加回路パターン１０とワイアにより結線されている。
【０００８】
【発明が解決しようとする課題】
高周波回路パターン５、９は、伝送する信号波形が劣化しないように伝送速度に対応したマイクロストリップラインを形成する必要がある。しかし、限られたプラットフォーム上に高周波回路を形成する場合、他の部品や回路を迂回させる必要が生ずる。その結果として、回路パターンの回路長が長くなったり、クランクなどの「折れ曲がり」が生じてしまう。
【０００９】
回路長が長くなり、伝送周波数に対して整合が取れなくなると応答周波数の位相遅れによって伝送信号が劣化するという問題が生ずる。また、高周波回路に「折れ曲がり」があると、その部分で伝送信号が反射し、やはり伝送信号が劣化するという問題が生ずる。
【００１０】
このような問題は、光送信モジュールに限らずシリコン基板の上に半導体素子や回路パターンなどを実装した各種の半導体装置において同様に生ずる。すなわち、半導体装置のサイズをコンパクトにしつつ、所定の部品をシリコン基板上に配置することは容易でなく、電気的または光学的な性能と、サイズとのトレードオフが生ずる場合が殆どであった。
【００１１】
本発明は、かかる課題の認識に基づいてなされたものであり、その目的は、プラットフォームのサイズをコンパクトにしつつ、優れた特性が得られる半導体装置及びその製造方法を提供することにある。
【００１２】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１の半導体装置は、シリコン基板の上に、半導体素子を含む電気回路が設けられた半導体装置であって、前記シリコン基板の内部に空洞が形成され、前記空洞の内壁面に設けられた埋め込み配線層が前記電気回路に接続されてなることを特徴とする。
【００１３】
上記構成によれば、埋め込み配線層を設けることにより、シリコン基板のサイズをコンパクトにしつつ、優れた特性が得られる。また、シリコン基板の表面にマイクロストリップラインなどを設ける場合、その下に空洞を設けることにより、その部分の誘電率を上げることができるため、マイクロストリップラインを微細化することができ、半導体装置のサイズをさらにコンパクトにすることも可能となる。
【００１４】
また、本発明の第２の半導体装置は、シリコン基板の上に、半導体素子を含む電気回路が設けられた半導体装置であって、前記シリコン基板に溝を形成してその溝の底に配線層を形成した後に加熱して前記溝の周囲のシリコンを流動させることにより前記シリコン基板の内部に形成された埋め込み配線層を備えたことを特徴とする。
【００１５】
上記構成によれば、シリコンの「表面マイグレーション」を利用することにより、シリコン基板の内部に配線層が埋め込まれた構造が得られれる。このような埋め込み配線層を設けることにより、シリコン基板のサイズをコンパクトにしつつ、優れた特性が得られる。
【００１６】
また、本発明の第３の半導体装置は、シリコン基板と、前記シリコン基板の上に実装された半導体素子と、前記シリコン基板の上に形成された表面配線層と、前記シリコン基板の内部に形成された空洞と、前記空洞の内壁面に設けられた埋め込み配線層と、を備えたことを特徴とする。
【００１７】
上記構成によっても、埋め込み配線層を設けることにより、シリコン基板のサイズをコンパクトにしつつ、優れた特性が得られる。また、シリコン基板の表面にマイクロストリップラインなどを設ける場合、その下に空洞を設けることにより、その部分の誘電率を上げることができるため、マイクロストリップラインを微細化することができ、半導体装置のサイズをさらにコンパクトにすることも可能となる。
【００１８】
また、本発明の第４の半導体装置は、シリコン基板と、前記シリコン基板の上に実装された半導体発光素子と、前記シリコン基板の上に形成された表面配線層と、前記シリコン基板の上に設けられた光ファイバと、前記シリコン基板の内部に形成された空洞と、前記空洞の内壁面に設けられた埋め込み配線層と、を備えたことを特徴とする。
【００１９】
上記構成によっても、埋め込み配線層を設けることにより、シリコン基板のサイズをコンパクトにしつつ、優れた特性が得られる。また、シリコン基板の表面にマイクロストリップラインなどを設ける場合、その下に空洞を設けることにより、その部分の誘電率を上げることができるため、マイクロストリップラインを微細化することができ、半導体装置のサイズをさらにコンパクトにすることも可能となる。
【００２０】
上記第３及び第４の半導体装置において、前記空洞の少なくとも一部は、前記表面配線層の少なくとも一部の下に形成されてなるものとすると、表面配線層としてマイクロストリップラインなどを設ける場合、その下に空洞を設けることにより、その部分の誘電率を上げることができるため、マイクロストリップラインを微細化することができ、半導体装置のサイズをさらにコンパクトにすることも可能となる。
【００２１】
また、上記いずれの半導体装置においても、前記埋め込み配線層の一部が、前記シリコン基板に形成された開口の底に露出してなるものとすれば、接続を確実且つ容易に確保できる。
【００２２】
一方、本発明の半導体装置の製造方法は、シリコン基板の上に、半導体素子を含む電気回路が設けられた半導体装置の製造方法であって、シリコン基板に溝を形成する工程と、前記溝の底に配線層を形成する工程と、前記シリコン基板を加熱してシリコンを流動させることにより前記溝を塞いで前記配線層を前記シリコン基板の内部に埋め込む工程と、を備えたことを特徴とする。
【００２３】
上記構成によれば、シリコン基板の中に埋め込配線層を形成することができる。
【００２４】
また。前記埋め込む工程において、前記シリコンの流動によって前記溝の開口が塞がり、前記溝の下方は前記配線層を含む空洞として前記シリコン基板の内部に残留するものすることもできる。
【００２５】
また、前記埋め込む工程において、前記配線層の上面が前記流動したシリコンに接触した状態とすることもできる。
【００２６】
また、前記埋め込む工程の後に、前記空洞の上の前記シリコン基板の上に少なくとも一部が重なるように配線層を形成する工程をさらに備えたものとすることもできる。
【００２７】
【発明の実施の形態】
以下、図面を参照しつつ本発明の実施の形態について説明する。
【００２８】
図１は、本発明の実施の形態にかかる半導体装置の要部を表す模式図である。すなわち、同図は、半導体装置のパッケージ内部に収容される部分を表し、（ａ）はその平面図、（ｂ）はその中心付近の断面図である。
【００２９】
本具体例は、図１０に表した光送信モジュールに本発明を適用して得られた半導体装置である。そして、本発明においては、プラットフォーム１の内部に空洞Ｖが形成され、その底に回路パターン１０が設けられている。このように、回路パターンをプラットフォーム１の内部に形成することにより、プラットフォーム１の上における部品点数を減らすことができる。その結果として、プラットフォーム１のサイズをコンパクトにしつつ、部品配置あるいはそれらの形状を最適なものとすることが容易となる。
【００３０】
図１の具体例の場合、回路パターン１０をプラットフォーム１の中に埋め込むことにより、プラットフォーム１の表面の余裕ができるので、高周波回路パターン５及び９の回路長を最適な範囲とし、パターンの「折れ曲がり」なども防いで高周波特性を向上させることができる。
【００３１】
またさらに、プラットフォーム１の内部に空洞Ｖを形成することにより、その上に設けるマイクロストリップラインを設計する際の基板の誘電率が大きくなり、マイクロストリップラインのサイズを微細化することも可能となる。
【００３２】
本具体例の半導体装置の構造について説明すると以下の如くである。
【００３３】
まず、半導体レーザなどの発光素子３は、チップ抵抗７を介して駆動用ＩＣ６に接続され、駆動される。発光素子３からの光出力は光ファイバ８に結合されて送出される。また、発光素子３の後方にはモニター用受光素子４が設けられ、発光素子３の光出力をモニタしてフィードバック制御を可能としている。
【００３４】
シリコン基板を加工して形成されたプラットフォーム１には、光ファイバ８を固定・保持するための溝２が形成されている。発光素子３は、溝２に固定・保持された光ファイバ８に対して光学的に結合されるようにプラットフォーム１の上に配置される。また、プラットフォーム１の上には、発光素子３の駆動用の高周波回路パターン９が設けられている。そして、この高周波回路パターン９にチップ抵抗７が接続され、発光素子駆動用ＩＣ６とワイヤで結線されている。また、発光素子駆動用ＩＣ６は、外部回路と接続するための高周波回路パターン５とも、ワイヤで結線されている。
【００３５】
一方、バイアス電圧印加用の回路パターン１０は、プラットフォーム１の内部に埋め込まれ、その両端に設けられた開口Ｈ１、Ｈ２において露出している。回路パターン１０の一端は、開口Ｈ１において受光素子４とワイアで接続されている。一方、回路パターン１０の他端は、開口Ｈ２において露出し、図示しない外部回路と接続可能とされている。
【００３６】
このように、回路パターン１０をプラットフォーム１の内部に埋め込むことにより、プラットフォーム１の表面における他の部品の配置を適切にすることができる。つまり、高速変調が必要とされる発光素子３の駆動回路の回路パターン５及び９を形成する場合に、他の部品を迂回させる必要がなく、最適な回路長で、「折れ曲がり」を減らして形成することができる。その結果として、発光素子３の駆動回路において、高周波が劣化するという問題を回避でき、コンパクトで高速変調特性に優れた半導体装置を提供できる。
【００３７】
次に、このようにプラットフォームの内部に回路パターンを埋め込む製造方法について説明する。このような埋め込み構造は、シリコンの「表面マイグレーション」を利用することにより形成できる。
【００３８】
図２及び図３は、図１の半導体装置の要部製造工程を表した工程図である。すなわち、これらの図において（ｂ）、（ｄ）、（ｆ）は、それぞれ工程中のプラットフォーム１の平面図であり、（ａ）、（ｃ）、（ｅ）は、それぞれ（ｄ）、（ｄ）、（ｆ）における中心付近の断面図である。
【００３９】
まず、図２（ａ）及び（ｂ）に表したように、表面に段差を設けた絶縁性シリコン（Ｓｉ）基板１１の上に、窒化シリコン（ＳｉＮｘ）膜１２を２００ｎｍ程度の厚みに形成する。そして、回路パターン１０を形成するための回路用溝１３をドライエッチングなどの方法により形成する。
【００４０】
次に、図２（ｃ）及び（ｄ）に表したように、回路用溝１３の底に、真空蒸着法などにより回路用金属層１４を形成する。
【００４１】
次に、図２（ｅ）及び（ｆ）に表したように、回路用金属層１４をシリコン基板１１の中に埋め込む。ここで、「表面マイグレーション」を利用する。すなわち、シリコン基板１１を水素雰囲気中におき、約１１００℃の熱処理を施す。すると、この熱処理によりシリコン基板１１の表面でシリコン原子の表面拡散が生じ、この表面拡散は表面エネルギーを極小にする方向への変形を引き起こす。従って、シリコンの表面拡散は、最も曲率半径の短い箇所で顕著となる。溝１３が形成されている場合は、溝１３の底部の角や、溝１３の上部開口の角における曲率半径が最も短い。シリコンの表面拡散は、これらの部分の曲率半径が大きくなるように生ずる。溝１３がある程度の深さを有する場合、溝低部と上部開口付近での表面拡散が独立して起きる。またさらに、溝１３の底には金属層１４が形成されているために、シリコン原子の表面マイグレーションが抑制される。
【００４２】
その結果として、溝１３の上部開口における表面マイグレーションが顕著となり、溝１３の開口が塞がれて、孤立した空洞Ｖが形成される。このようなシリコンの「表面マイグレーション」を開示した文献としては、例えば、非特許文献２を挙げることができる。
【００４３】
【非特許文献２】
応用物理  第６９巻  第１０号（２０００）ｐｐ．１１８７−１１９１
【００４４】
図４は、シリコンの表面マイグレーションにより孤立した空洞が形成される様子を表した模式図である。すなわち、シリコンＳの表面にトレンチＴを形成し、これを加熱すると、シリコンの表面マイグレーションによりトレンチＴの中程が徐々に狭まる。そして、トレンチの底部が孤立した空洞Ｖとして残留し、トレンチの開口付近は、周囲からのシリコンの流入により最終的に平坦化される。
【００４５】
このようなシリコンの表面マイグレーションによる変形は、トレンチＴの底部に金属層などの異種物質の被覆がなくても生ずる。ただし、孤立した空洞Ｖが形成されるためには、トレンチＴのアスペクト比がある程度大きいことが望ましい。つまり、トレンチＴの開口幅に対する深さがある程度大きいと、孤立した空洞Ｖが形成されやすくなる。
【００４６】
これに対して、本発明によれば、溝１３の底に金属層１４を設けることにより、溝１３の底部におけるシリコンの表面マイグレーションを抑制することができる。その結果として、溝１３の上方におけるシリコンのマイグレーションを優先させ、溝１３を埋め込む変形が顕著となる。つまり、本発明においては、溝１３の底に金属層１４を設けることにより、溝１３のアスペクト比があまり大きくない場合でも、シリコンのマイグレーションにより溝１３を埋め込むことが容易となる。つまり、溝１３の幅に対して深さがあまり大きくないような場合でも、シリコンのマイグレーションにより溝１３を埋め込むことができる。
【００４７】
本発明者の検討の結果、真空中または圧力が約１０００パスカル程度の水素雰囲気中で、１１００℃で数分乃至数１０分度程度の熱処理を施すことにより、金属層１４をシリコン基板１１中に埋め込むことができた。
【００４８】
また、金属層１４の材料としては、このような熱処理に耐えるものであることが望ましく、例えば、モリブデン（Ｍｏ）、タンタル（Ｔａ）、タングステン（Ｗ）、白金（Ｐｔ）などの耐熱性の高い金属を用いることができる。また、シリコンと反応してシリサイドを形成するものを用いてもよい。
【００４９】
さて、図３に戻って説明を続けると、この後、同図（ａ）及び（ｂ）に表したように、シリコン基板１１の表面に、回路パターン５、９及びその他の回路パターンを形成する。さらに、基板中に埋め込まれた回路パターン１０の結線領域に開口Ｈ１、Ｈ２を設け、回路パターン１０の両端を露出させる。
【００５０】
次に、図３（ｃ）及び（ｄ）に表したように、シリコン基板１１の上段部の窒化シリコン膜１２をパターニング除去し、シリコン結晶に対してエッチング速度が面方位依存性を有するエッチング液でシリコン基板１１をエッチングすることにより光ファイバ固定用の溝２を形成する。
【００５１】
そして、図３（ｅ）及び（ｆ）に表したように、光ファイバ８、発光素子３、モニター用受光素子４、発光素子駆動用ＩＣ６、チップ抵抗７をそれぞれ所定の位置に設置し、必要な箇所をワイヤ等で結線する。以上の工程により、半導体装置の要部が完成する。
【００５２】
このように、本発明においては、シリコンの表面マイグレーションを利用して、回路パターンをプラットフォームの内部に埋め込むことができる。その結果として、プラットフォームの表面における部品の配置を簡略にし、半導体装置のサイズをコンパクトにすることができる。またさらに、高周波用の回路パターンの配線長を最適な範囲とし、クランクなどの「折れ曲がり」を防いで高周波特性を向上させることができる。
【００５３】
図５は、本発明の他の実施例としての半導体装置を表す模式図である。すなわち、同図は、半導体装置のパッケージ内部に収容される部分を表し、（ａ）はその平面図、（ｂ）はその中心付近の断面図である。同図については、図１乃至図５に関して前述したものと同様の要素には同一の符号を付して詳細な説明は省略する。
【００５４】
本実施例においては、回路パターン１０を回路パターン９の下方にまで延在させて形成している。このようにすると、回路パターン９の下に空洞Ｖが設けられるため、回路パターン９としてのマクロストリップラインを微細にすることができる。つまり、マイクロストリップラインの下に空洞Ｖを設けることにより、その部分の誘電率を上げることができるため、マイクロストリップラインを微細化することができる。
【００５５】
また、本発明においては、溝１３を浅く形成した場合には、空洞Ｖが殆ど形成されないこともあり得る。
【００５６】
図６は、溝１３を浅く形成した場合に得られる構造を例示した模式断面図である。このように、溝１３の幅に対して深さが小さいような場合には、底部の金属層１４を覆うようにシリコンのマイグレーションが生じ、空洞が殆ど形成されずに金属層１４がシリコン中に埋め込まれる場合もあり得る。このようにしても、プラットフォームの表面に設ける部品点数を減らし、コンパクト化や回路パターンの最適化を図ることが同様に可能である。
【００５７】
図７は、本発明のもう一つの実施例としての半導体装置の模式図である。すなわち、同図は、半導体装置のパッケージ内部に収容される部分を表し、（ａ）はその平面図、（ｂ）はその中心付近の断面図である。同図については、図１乃至図５に関して前述したものと同様の要素には同一の符号を付して詳細な説明は省略する。
【００５８】
本実施例においても、回路パターン１０は、プラットフォーム１の内部に形成された空洞Ｖの底部に形成されている。そして、その上に設けられた駆動用ＩＣ６には、回路パターン５及び９がワイアを介さずに接続されている。このようすれば、ボンディング・ワイアの寄生インダクタンスなどによる高周波特性の劣化を防ぐことができる
図８及び図９は、本実施例の半導体装置の要部製造工程を表す工程図である。すなわち、これらの図において（ｂ）、（ｄ）、（ｆ）、（ｈ）は、それぞれ工程中のプラットフォーム１の平面図であり、（ａ）、（ｃ）、（ｅ）、（ｇ）は、それぞれ（ｄ）、（ｄ）、（ｆ）、（ｈ）における中心付近の断面図である。
【００５９】
図７及び図８についても、図２及び図３に関して前述したものと同様の工程については、その説明を省略する。
【００６０】
本具体例の場合、図８（ｇ）及び（ｈ）に表した工程において、シリコンの表面マイグレーションにより金属層１４を基板１１の中に埋め込んだ後に、例えば、分子線エピタキシー（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）により、シリコン基板１１の上にＧａＡｓ系の材料１５を順次エピタキシャル成長させて駆動用ＩＣ６を形成する。このように、シリコン基板１１の上に駆動用ＩＣを直接形成してもよい。
【００６１】
以上、具体例を参照しつつ本発明の実施の形態について説明した。しかし、本発明はこれらの具体例に限定されるものではない。
【００６２】
例えば、本発明の半導体装置は、光半導体素子を用いたものには限定されず、ＨＢＴ（ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ  ｂｉｐｏｌａｒ  ｔｒａｎｓｉｓｔｏｒ）やＨＥＭＴ（ｈｉｇｈ  ｅｌｅｃｔｒｏｎ  ｍｏｂｉｌｉｔｙ  ｔｒａｎｓｉｓｔｏｒ）あるいはＩＧＢＴ（ｉｎｓｕｌａｔｅｄ  ｇａｔｅ  ｂｉｐｏｌａｒ  ｔｒａｎｓｉｓｔｏｒ）などの各種のトランジスタやダイオードなどの半導体素子を用いた半導体装置についても同様に適用して同様の作用効果を得ることができる。
【００６３】
すなわち、シリコン基板の上に半導体素子を実装した半導体装置であって、シリコン基板の中に本発明の特徴を有する配線を有するのもであれば、当業者が適宜設計変更したものも範囲において本発明の範囲に包含される。
【発明の効果】
以上詳述したように、本発明によれば、シリコンの表面マイグレーションを利用して、回路パターンをプラットフォームの内部に埋め込むことができる。その結果として、プラットフォームの表面における部品の配置を簡略にし、半導体装置のサイズをコンパクトにすることができる。またさらに、高周波用の回路パターンなどを形成する場合には、その配線長を最適な範囲とし、クランクなどの「折れ曲がり」を防いで高周波特性を向上させることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態にかかる半導体装置の要部を表す模式図である。
【図２】図１の半導体装置の要部製造工程を表した工程図である。
【図３】図１の半導体装置の要部製造工程を表した工程図である。
【図４】シリコンの表面マイグレーションにより孤立した空洞が形成される様子を表した模式図である。
【図５】本発明の他の実施例としての半導体装置を表す模式図である。
【図６】溝１３を浅く形成した場合に得られる構造を例示した模式断面図である。
【図７】本発明のもう一つの実施例としての半導体装置の模式図である。
【図８】図７の半導体装置の要部製造工程を表す工程図である。
【図９】図７の半導体装置の要部製造工程を表す工程図である。
【図１０】本発明者が本発明に至る過程で検討したハイブリッド実装型光モジュールの要部を表す模式図である。
【符号の説明】
１  シリコン・プラットフォーム
３  発光素子
４  モニター用受光素子
５  高周波回路パターン
７  チップ抵抗
８  光ファイバ
９  高周波回路パターン
１０  バイアス電圧印加回路パターン
１１  シリコン基板
１２  窒化シリコン膜
１３  回路用溝
１４  金属層
Ｈ１、Ｈ２  開口
Ｓ  シリコン
Ｔ  トレンチ
Ｖ  空洞
【図１】
2004152783.tif 000003
【図２】
2004152783.tif 000004
【図３】
2004152783.tif 000005
【図４】
2004152783.tif 000006
【図５】
2004152783.tif 000007
【図６】
2004152783.tif 000008
【図７】
2004152783.tif 000009
【図８】
2004152783.tif 000010
【図９】
2004152783.tif 000011
【図１０】
2004152783.tif 000012