(57)【要約】【課題】互いに異なる周波数のチャネルクロックを用いて記録された情報を、回路の複雑化を伴わずに確実に再生する装置及び方法を提供する。【解決手段】光ディスク６１のヘッダ及びリライタブル領域には、互いに異なる周波数のチャネルクロックに同期して情報が記録されている。Ａ／Ｄコンバータ１１はクロックシンセサイザから提供される一定周波数のサンプリングクロックで、ヘッダ領域及びリライタブル領域の再生信号をサンプルする。インターポーレーションフィルタ１３はＡ／Ｄコンバータ１１から提供されるデジタル信号に基づいて、サンプリング周期で提供される遅延量τに対応する補間データＤＡＴ２を出力する。フェーズアキュームレータ１６は、インターポーレーションフィルタ１３のデータ出力位相をチャネルクロックに合わすために必要な位相遅延量τを提供する。【選択図】    図６
2004152412.tif 000002
【特許請求の範囲】
【請求項１】
互いに異なる周波数のチャネルクロックにより情報が書き込まれた隣接する第１及び第２の領域が、データトラック上に繰り返し設けられた光ディスクから、該情報を再生する光ディスク装置であって、
回転する前記光ディスクの前記データトラック上に光ビームを集光し、該光ディスクの反射光を受光し、該反射光に対応する再生信号を提供する光ピックアップと、
前記光ピックアップから提供される前記再生信号を前記複数のチャネルクロックより高い一定周波数を有するサンプリングクロックを用いてサンプルし、サンプルした信号から、前記チャネルクロックに対応する周期及び位相で補間データを生成するタイミングリカバリー手段と、
前記タイミングリカバリー手段から生成される前記補間データから情報を復号する情報復号手段と、
を具備することを特徴とする光ディスク装置。
【請求項２】
前記タイミングリカバリー手段は、
前記光ピックアップから提供される前記再生信号を前記一定周波数を有するサンプリングクロックを用いて離散時間のデジタル信号に変換するＡ／Ｄコンバータと、
前記Ａ／Ｄコンバータから提供される前記デジタル信号に基づいて、前記サンプリング周期で提供される遅延量に対応する前記補間データを出力するインターポーレーションフィルタと、
前記第１の信号領域を再生する際に、前記インターポーレーションフィルタに提供される前記遅延量の各サンプリング周期における増加分を平均化し、第１の平均値を提供する第１の平均化手段と、
前記平均化手段から提供される前記第１の平均値を、前記第２の信号領域における遅延量の増加分に変換する第１の演算回路と、
前記第２の信号領域を再生する際に、前記インターポーレーションフィルタに提供される前記遅延量の各サンプリング周期における増加分を平均化し、第２の平均値を提供する第２の平均化手段と、
前記平均化手段から提供される前記第２の平均値を、前記第１の信号領域における遅延量の増加分に変換する第２の演算回路と、
前記第１及び第２の演算回路から提供される前記第１及び第２の信号領域における遅延量の増加分を用いて、各信号領域での前記遅延量を生成する遅延量生成手段と、
を具備することを特徴とする請求項１記載の光ディスク装置。
【請求項３】
前記第１及び第２の演算回路は、前記第１及び第２の信号領域のチャネルクロック周波数の比率に基づいて、平均値を遅延量の増加分に変換することを特徴とする請求項２記載の光ディスク装置。
【請求項４】
先行する信号領域のチャネルクロック周期Ｔｈとそれに続く信号領域のチャネルクロック周期Ｔｒが、Ｔｈ＝αＴｒの関係にある場合、前記第１及び第２の演算回路の一方は、次式
ΔＴｒ／Ｔｓ  ＝  １／α（（ΔＴｈ／Ｔｓ）＋１）−１
に基づいて、平均値を遅延量の増加分に変換することを特徴とする請求項２記載の光ディスク装置。
【請求項５】
前記第１及び第２の信号領域の一方がデータのＩＤ情報を記録したヘッダ領域であり、他方が書換えデータを記録するリライタブル領域であることを特徴とする請求項１〜３の１項に記載の光ディスク装置。
【請求項６】
互いに異なる周波数のチャネルクロックにより情報が書き込まれた隣接する第１及び第２の領域が、データトラック上に繰り返し設けられた光ディスクから、該情報を再生する情報再生方法であって、
光ピックアップにより、回転する前記光ディスクの前記データトラック上に光ビームを集光し、該光ディスクの反射光を受光し、該反射光に対応する再生信号を提供するステップと、
前記光ピックアップから提供される前記再生信号を前記複数のチャネルクロックより高い一定周波数を有するサンプリングクロックを用いてサンプルし、サンプルした信号から、前記チャネルクロックに対応する周期及び位相で補間データを生成するステップと、
生成された前記補間データから情報を復号するステップと、
を具備することを特徴とする情報再生方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、光ディスクのデータトラック上に複数のチャネルクロックに基づいて記録された情報をタイミングリカバリ回路を用いて再生する光ディスク装置に関する。
【０００２】
【従来の技術】
光ディスクに記録された情報を再生する場合、光ピックアップにより光ディスクのデータトラック上に光ビームを集光し、光ディスクの反射光を受光し、該反射光の強度に対応した再生信号が生成される。この再生信号から、再生用のサンプリングクロックがＰＬＬ回路により発生される。再生信号はこのサンプリングクロックに基づいてＡＤ変換され、その後、情報が復号される。
【０００３】
ディスク媒体に記録された情報をタイミングタイミングリカバリー回路を用いて読取る方法は、例えば特表平１０−５０８１３５に開示されている。この公報では、同期パーシャルレスポンス記録のためのタイミングリカバリ方法について説明している。又、特許第３０７１１４２号（特開平９−２３１５０６）では、サンプルされた振幅リードチャネルにおける補間されたタイミングリカバリ方法を開示している。これら公報においては、一定周波数を有するチャネルクロックに基づいて記録された情報がタイミングリカバリー技術を用いて再生される。
【０００４】
【特許文献１】
特表平１０−５０８１３５号（第１７頁、図６）
【０００５】
【特許文献１】
特許第３０７１１４２号（第８頁、図４）
【０００６】
【発明が解決しようとする課題】
次世代ＤＶＤ用フォーマットとして、プリピットヘッダのチャネルビット長をリライタブル領域の１．５倍に設定したフォーマットが提案されている。即ち、リライタブル領域のチャネルクロック周波数がプリピットヘッダ領域のチャネルクロックの１．５倍に設定される。このため従来の装置では、情報を再生する側で、サンプリング周波数をプリピットヘッダ領域とリライタブル領域とで切り替えなければならない。
【０００７】
従来の方式を用いてサンプリング周波数の切替を行う構成では、回路は複雑になり、ＰＬＬが不安定になる等の問題がある。
【０００８】
従って本発明は、互いに異なる周波数のチャネルクロックを用いて記録された情報を、回路の複雑化を伴わずに確実に再生する装置及び方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するために本発明の一実施形態にかかる光ディスク装置は、互いに異なる周波数のチャネルクロックにより情報が書き込まれた隣接する第１及び第２の領域が、データトラック上に繰り返し設けられた光ディスクから、該情報を再生する光ディスク装置であって、回転する前記光ディスクの前記データトラック上に光ビームを集光し、該光ディスクの反射光を受光し、該反射光に対応する再生信号を提供する光ピックアップと、前記光ピックアップから提供される前記再生信号を前記複数のチャネルクロックより高い一定周波数を有するサンプリングクロックを用いてサンプルし、サンプルした信号から、前記チャネルクロックに対応する周期及び位相で補間データを生成するタイミングリカバリー手段と、前記タイミングリカバリー手段から生成される前記補間データから情報を復号する情報復号手段とを具備する。
【００１０】
本発明によれば、例えばヘッダ領域からリライタブル領域へ連続して再生を行う場合は、チャネルクロック周波数が異なっても、サンプリングクロック用のＶＣＯ周波数の再引き込みを行わなくてよくなるので、引込時間を短くできる。従来は、チャネルクロック周波数が異なる領域に入るたびに、サンプリングクロック用のＶＣＯ周波数の再引き込みを行わなくてはならなかった。
【００１１】
又、一定周波数のサンプリングクロックを使用できるので、回路構成が簡単で、安定した動作を保証できる。
【００１２】
【発明の実施の形態】
図面を参照しながら本発明の実施の形態について詳細に説明する。以下に示す説明はこの発明の実施の形態であって、この発明の装置及び方法を限定するものではない。
【００１３】
図１は本実施形態に係る光ディスク装置の構成を示すブロック図である。
【００１４】
光ディスク６１としてはユーザデータを記録可能な光ディスクあるいは読出し専用の光ディスクを適用できる。しかし本実施形態では光ディスク６１は記録可能な光ディスクとして以下説明する。
【００１５】
光ディスク６１はスピンドルモータ６３によって回転駆動される。光ディスク６１に対する情報の記録、再生は、光ピックアップヘッド（以下ＰＵＨと記載）６５によって行われる。ＰＵＨ６５は、スレッドモータ６６とギアを介して連結されており、このスレッドモータ６６はスレッドモータ制御回路６８により制御される。
【００１６】
スレッドモータ制御回路６８には、ＣＰＵ９０からＰＵＨ６５のシーク先アドレスが入力され、このアドレスに基づいてスレッドモータ制御回路６８はスレッドモータ６６を制御する。スレッドモータ６６内部に永久磁石が固定されており、駆動コイル６７がスレッドモータ制御回路６８によって励磁されることにより、ＰＵＨ６５が光ディスク６１の半径方向に移動する。
【００１７】
ＰＵＨ６５には、図示しないワイヤ或いは板バネによって支持された対物レンズ７０が設けられる。対物レンズ７０は駆動コイル７２の駆動によりフォーカシング方向（レンズの光軸方向）への移動が可能で、又駆動コイル７１の駆動によりトラッキング方向（レンズの光軸と直交する方向）への移動が可能である。
【００１８】
レーザ制御回路７３内のレーザ駆動回路７５により、半導体レーザ７９からレーザ光が発せられる。半導体レーザ７９から発せられるレーザ光は、コリメータレンズ８０、ハーフプリズム８１、対物レンズ７０を介して光ディスク６１上に照射される。光ディスク６１からの反射光は、対物レンズ７０、ハーフプリズム８１、集光レンズ８２、およびシリンドリカルレンズ８３を介して、光検出器８４に導かれる。
【００１９】
光検出器８４は、例えば４分割の光検出セルから成り、分割された各光検出セルの検知信号はＲＦアンプ８５に出力される。ＲＦアンプ８５は光検知セルからの信号を合成し、ジャストフォーカスからの誤差を示すフォーカスエラー信号ＦＥ、レーザ光のビームスポット中心とトラック中心との誤差を示すトラッキングエラー信号ＴＥ、及び光検知セル信号の全加算信号であるＲＦ信号を生成する。
【００２０】
フォーカスエラー信号ＦＥはフォーカシング制御回路８７に供給される。フォーカシング制御回路８７はフォーカスエラー信号ＦＥに応じてフォーカス制御信号ＦＣを生成する。フォーカス制御信号ＦＣはフォーカシング方向の駆動コイル７２に供給され、レーザ光が光ディスク６１の記録膜上に常時ジャストフォーカスとなるフォーカスサーボが行われる。
【００２１】
トラッキングエラー信号ＴＥはトラッキング制御回路８８に供給される。トラッキング制御回路８８はトラッキングエラー信号ＴＥに応じてトラッキング制御信号ＴＣを生成する。トラッキング制御信号ＴＣはトラッキング方向の駆動コイル７２に供給され、レーザ光が光ディスク６１上に形成されたトラック上を常にトレースするトラッキングサーボが行われる。
【００２２】
上記フォーカスサーボおよびトラッキングサーボがなされることで、光検出器８４の各光検出セルの出力信号の全加算信号ＲＦには、光ディスク６１のトラック上に形成されたピットなどからの反射光の変化が反映される。この信号は、本発明に係るタイミングリカバリー回路７６に供給される。
【００２３】
タイミングリカバリー回路７６は、複数のチャネルクロックを用いて光ディスクに記録された情報を、該チャネルクロックの周波数とは異なるクロック信号により、全加算信号ＲＦをサンプルする。又タイミングリカバリー回路７６は、サンプルした信号から後述のインターポーレーションフィルタ（ｉｎｔｅｒｐｏｌａｔｉｏｎ  ｆｉｌｔｅｒ）を用いて、前記チャネルクロックに対応する位相で補間データを生成する。ＰＲＭＬ（ｐａｒｔｉａｌ  ｒｅｓｐｏｎｓｅ  ｍａｘｉｍａｌ  ｌｉｋｅｌｉｈｏｏｄ）処理回路７８は、タイミングリカバリー回路７６から生成される補間データからＰＲＭＬ方式に基づいて情報を復号する。
【００２４】
上記トラッキング制御回路８８によって対物レンズ７０が制御されているとき、スレッドモータ制御回路６８により、対物レンズ７０がＰＵＨ６５内の所定位置近傍に位置するようスレッドモータ６６つまりＰＵＨ６５が制御される。
【００２５】
モータ制御回路６４、スレッドモータ制御回路６８、レーザ制御回路７３、ＰＬＬ回路７６、データ再生回路７８、フォーカシング制御回路８７、トラッキング制御回路８８、エラー訂正回路６２等は、バス８９を介してＣＰＵ９０によって制御される。ＣＰＵ９０はインターフェース回路９３を介してホスト装置９４から提供される動作コマンドに従って、この記録再生装置を総合的に制御する。又ＣＰＵ９０は、ＲＡＭ９１を作業エリアとして使用し、ＲＯＭ９２に記録されたプログラムに従って所定の動作を行う。
【００２６】
以下、本発明に係るタイミングリカバリー回路７６について詳細に説明する。以下の説明において、全加算信号ＲＦを説明の都合上チャネルデータとして参照する。チャネルクロックとは光ディスク６１上のトラックに情報を記録するために用いられたクロック信号を示す。ＡＤサンプリングクロックあるいは単にサンプリングクロックとは、ＡＤコンバータを用いてチャネルデータをサンプリングする際の基準クロック信号を示す。
【００２７】
先ず、本発明によるタイミングリカバリ方式の原理を説明する。
【００２８】
インターポーレーションフィルタを用いたタイミングリカバリにおいては、チャネルデータをサンプルするＡ／Ｄコンバータのサンプリング周波数をチャネルクロック周波数より高くし、チャネルクロック周期の変動に追従して、補間データが生成される。つまり、サンプリングクロックの周期は、チャネルクロックの周期よりも短いので、インターポーレーションフィルタにおいては、この周期の差に相当する位相差の積分値が、各サンプリングクロックに対する出力データ遅延量となるようにタップ係数が制御される。
【００２９】
Ａ／Ｄコンバータのサンプリング周波数をリライタブル領域のチャネルクロック周波数の例えば１．０５倍に設定した場合、インターポーレーションフィルタのデータ出力位相をチャネルクロックに合わせこむためには、Ａ／Ｄコンバータによりサンプルされた波形の位相を１周期毎に０．０５周期分遅らせる必要がある。位相遅延量の積算値がサンプリングクロックの１周期を超えた場合には、サンプルしたデータを１つ捨て去る。
【００３０】
以下の説明では、Ａ／Ｄコンバータのサンプリング周波数を、リライタブル領域のチャネルクロック周波数の１．０５倍に設定することを前提として説明するが、チャネルクロック周期の変動を吸収できる範囲であれば、１．０５倍と言う数値に限定するものではない。
【００３１】
図２はチャネルクロックを複数持つデータフォーマットを模式的に示したものである。このフォーマットは例えば青色ＤＶＤに適用できるフォーマットであって、ヘッダー領域５０にはＩＤあるいはアドレス情報等がプリピットとして記録されている。レコーディング領域５１はユーザデータが記録された領域である。ヘッダー領域５０のチャネルクロックは、レコーディング領域５１のチャネルクロックの１．５倍の周期を持つ。レコーディング領域５１はＤＶＤ−ＲＡＭのような追記録可能なディスクの場合、リライタブル領域と呼ばれる。以下、領域５１をリライタブル領域として参照する。
【００３２】
図３はリライタブル領域５１におけるチャネルデータ、ＡＤサンプリングクロック及びチャネルクロックの関係を示し、図４はヘッダー領域におけるチャネルデータ、ＡＤサンプリングクロック及びチャネルクロックの関係を示す。
【００３３】
チャネルクロックを複数持つフォーマットにおいて、ヘッダ領域５０もリライタブル領域５１と同じ周波数のクロックをＡ／Ｄコンバータのサンプリングクロックとして使用する場合、サンプリング周波数は、ヘッダ領域５０のチャネルクロックの１．５７５倍（＝１．５＊１．０５倍）である。従って、インターポーレーションフィルタにおいてデータ出力位相をチャネルクロックに合わせこむためには、サンプルされた波形の位相をチャネルクロック１周期毎に０．５７５周期分遅らせて、補間データを生成する必要がある。
【００３４】
チャネルクロック周期と各領域におけるサンプリングクロックの位相遅延量との関係は以下のようになる。
【００３５】
ヘッダ領域のチャネルクロック周期をＴｈ、位相遅延量をΔＴｈ、リライタブル領域のチャネルクロック周期をＴｒ、位相遅延量をΔＴｒ、サンプリングクロック周期をＴｓとすると、
ΔＴｈ  ＝  Ｔｈ  −  Ｔｓ            …（１）
ΔＴｒ  ＝  Ｔｒ  −  Ｔｓ            …（２）
Ｔｈ  ＝  １．５・Ｔｒ                …（３）
∴  １．５Ｔｒ  −  Ｔｓ  ＝ΔＴｈ        …（４）
１．５（ΔＴｒ＋Ｔｓ）−Ｔｓ＝ΔＴｈ  …（５）
位相遅延量ΔＴｈ及びΔＴｒを、共にサンプリングクロック周期Ｔｓで割ることにより正規化すると、ヘッダ領域の位相遅延量はΔＴｈ／Ｔｓ、リライタブル領域の位相遅延量はΔＴｒ／Ｔｓとなる。以下、ヘッダ領域及びリライタブル領域の位相遅延量をこれら正規化された位相遅延量ΔＴｈ／Ｔｓ、ΔＴｒ／Ｔｓとする。
【００３６】
ヘッダ領域の位相遅延量ΔＴｈ／Ｔｓと、リライタブル領域の位相遅延量ΔＴｒ／Ｔｓ間の関係は、
ΔＴｒ／Ｔｓ＝１／３・（２・（ΔＴｈ／Ｔｓ）−１）  …（６）
又は、
ΔＴｈ／Ｔｓ＝１／２・（３・（ΔＴｒ／Ｔｓ）＋１）  …（７）
となる。
【００３７】
ここで、ヘッダ領域及びリライタブル領域のチャネルクロック周波数の比をαとすると、
Ｔｈ  ＝  α・Ｔｒ                …（８）
∴  αＴｒ  −  Ｔｓ  ＝ΔＴｈ        …（９）
α（ΔＴｒ＋Ｔｓ）−Ｔｓ＝ΔＴｈ  …（１０）
従って、上記式（６）は、
ΔＴｒ／Ｔｓ  ＝  （１／α）・（（ΔＴｈ／Ｔｓ）＋１）−１  …（８）
と書き換えることができる。上記式（７）も同様に、
ΔＴｈ／Ｔｓ  ＝  α・（（ΔＴｒ／Ｔｓ）＋１）−１        …（９）
となる。
【００３８】
このように本実施形態では、隣接する第１及び第２の記録領域において、先行する第１の領域での位相遅延量と両領域のチャネルクロック周波数の比率αとから、第２の領域におけるサンプリングクロック１周期あたりの位相遅延量が算出される。
【００３９】
本発明の一実施形態では、インターポーレーションフィルタのデータ出力位相とチャネルクロック位相との位相誤差が検出される。この位相誤差は周波数誤差に変換され、ループフィルタをとおしてインターポーレーションフィルタにフィードバックされることで位相引込が行われる。
【００４０】
サンプリングクロック周期とチャネルクロック周期の差は、計算値と実際の値とで通常ズレている。従って、フィードバックされる位相制御量には、周波数の誤差分が低域成分として乗っている。よって、実際のチャネルクロックに対するサンプリングクロック１周期あたりの位相遅延量は、計算による１周期あたりの位相遅延量とフィードバックされる位相制御量との和を、各サンプリングクロックにおいて積算して得られる位相制御量の増加分として正確に求めることができる。
【００４１】
以上より、Ａ／Ｄコンバータのサンプリング周波数をリライタブル領域のチャネルクロック周波数の１．０５倍に設定し、ヘッダ領域及びリライタブル領域のタイミングリカバリを行うためには、以下のような操作をすればよいことがわかる。
【００４２】
（１）ヘッダ領域からの読出し信号（チャネルデータ）を、リライタブル領域のチャネルクロックの１．０５倍の周波数を有するサンプリングクロックを用いて、Ａ／Ｄコンバータによりサンプリングする。
【００４３】
（２）１周期あたりの遅延量をサンプリングクロックの０．５７５周期に設定して、インターポーレーションフィルタによるタイミングリカバリを行う。
【００４４】
（３）ヘッダ領域において位相がロックしたら、フィードバックループからの補正量も含めた位相遅延量の増加分（１周期毎に積算される遅延量）の平均を計算し、この値をヘッダ領域における遅延量ｍｅａｎΔＴｈ／Ｔｓとして記憶する。
【００４５】
（４）リライタブル領域からの読出し信号を、ヘッダ領域と同じくリライタブル領域のチャネルクロック周波数の１．０５倍の周波数を有するサンプリングクロックを用いて、Ａ／Ｄコンバータによりサンプリングする。
【００４６】
（５）１周期あたりの遅延量を、上記ヘッダ領域における平均遅延量ｍｅａｎΔＴｈ／Ｔｓを用いて、１／３・（２・ｍｅａｎ（ΔＴｈ／Ｔｓ）−１）と設定し、インターポーレーションフィルタによるタイミングリカバリを行う。
【００４７】
図５は本発明によるタイミングリカバリー回路７６の一実施例の構成を示すブロック図である。
【００４８】
光ディスク６１から読み出されたチャネルデータ（全加算信号ＲＦ）は、Ａ／Ｄコンバータ１１により離散時間のサンプル値系列ＤＡＴ０に変換される。Ａ／Ｄコンバータ１１のサンプリングクロックはクロックシンセサイザ１５の出力であって、チャネルデータのチャネルクロックとは同期していない。
【００４９】
クロックシンセサイザ１５の周波数は、チャネル周波数検出ブロック１４によって制御される。チャネル周波数検出ブロック１４は、例えば、光ディスク６１のトラックから得られるウォブル信号を用いて、変動するチャネルクロックの周波数を検出する。クロックシンセサイザ１５はチャネル周波数検出ブロック１４の制御の下に、リライタブル領域のチャネルクロック周波数の１．０５倍の周波数クロックを出力する。
【００５０】
Ａ／Ｄコンバータ１１の出力信号ＤＡＴ０は、ディジタルフィルタ１２により波形等化される。インターポーレーションフィルタ１３は、ディジタルフィルタ１２の出力信号ＤＡＴ１に基づいて、フェーズアキュームレータ１６からの位相遅延量τに応じた補間データＤＡＴ２を出力する。
【００５１】
位相誤差検出器１８は、インターポーレーションフィルタ１３の出力信号ＤＡＴ２と、期待される位相との誤差量Δτを検出する。検出された位相誤差Δτは、ループフィルタ１７を通過して周波数誤差量Δｆに変換される。周波数誤差量Δｆはフェーズアキュームレータ１６により、インターポーレーションフィルタ１３のデータ出力位相をチャネルクロック位相に合わすために必要な位相遅延量τに変換される。
【００５２】
クロックシンセサイザ１５の周波数はチャネルクロック周波数よりも高いため、必要な位相遅延量はサンプリングクロック周期で積算される。この結果、位相遅延量は、インターポーレーションフィルタ１３で制御可能なサンプリングクロックの１周期分を超えてしまう。このとき、サンプリングクロック１周期分の処理結果を捨てて、インターポーレーションフィルタ１３の位相遅延量を、サンプリングクロック１周期分の値で剰余演算（モジュロ演算）した結果（サンプリングクロック１周期分の値で割ったときの余り）に置き換える。
【００５３】
このような処理を繰り返すことにより、インターポーレーションフィルタ１３からは、チャネルクロックに位相が合ったサンプリング波形系列ＤＡＴ２を取り出すことが出来る。必要な位相遅延量τがサンプリングクロック１周期分を超えた時点で、サンプリングクロックを１周期分歯抜けにすることで、サンプリング波形系列に同期し位相が合ったクロックを取り出すことができる。クロックコントロールブロック１９は、この歯抜け処理を行っている。
【００５４】
次に本実施形態に係るタイミングリカバリー回路７６の動作を詳細に説明する。
【００５５】
図６はフェーズアキュームレータ１６の詳細な構成を示すブロック図、図７〜９はフェーズアキュームレータ１６の動作を示すタイムチャートである。
【００５６】
フォーカス及びトラッキングサーボがロックし、タイミングリカバリー回路７６が起動する時点においては、ゼロフェーズスタートブロック２１からは、インターポーレーションフィルタ１３の位相初期値τ０がセレクタＳ１の入力（０）に供給される。図７のように、位相初期値τ０はフォーカス及びトラッキングサーボがロックし、チャネルデータが最初に０レベルをクロスした時点ｔ１から直前のＡＤサンプリングクロック立ち上がりまでの時間に対応する値である。セレクタＳ１はゼロクロス時点ｔ１直後のサンプリングクロック１周期の間、τ０を出力する。
【００５７】
タイミングリカバリ動作の起動時に、ＡＤサンプリングクロックとチャネルクロックの位相差が大きいと、位相誤差検出器１８で検出された位相誤差が大きくなって、ループの収束に悪影響が出る。ゼロフェーズスタートブロック２１は、これを防ぐためのもので、起動時のインターポーレーションフィルタ１３のデータ出力の位相が、チャネルクロックに同期した場合の位相に近くなるような位相初期値τ０を算出する。
【００５８】
ゼロフェーズスタートブロック２１が図７のようなチャネルデータのゼロクロスを検知すると、タイミングリカバリー動作が起動し、加算器２４及びレジスタ等がリセットされる。
【００５９】
起動時の位相遅延初期値は、タイミングリカバリブロックが起動する時点の領域がヘッダ領域であるかリライタブル領域であるかにより異なる。ヘッダ／リライタブル領域識別信号に応じて、セレクタＳ２はどちらかの位相遅延初期値を選択して出力する。
【００６０】
本実施形態の場合、図５のチャネル周波数検出ブロック１４によって、クロックシンセサイザ１５の出力信号周波数は、リライタブル領域のクロック周波数の１．０５倍に制御される。この場合、ヘッダ領域用の位相遅延初期値Δτｈ０は０．５７５周期、リライタブル領域用の位相遅延初期値Δτｒ０は０．０５周期である。ヘッダ領域及びリライタブル領域用の位相初期値は、それぞれセレクタＳ２の入力（０）及び（１）に供給される。図８のように起動時の領域がヘッダー領域の場合、位相遅延初期値はΔτｈ０即ち０．５７５である。位相遅延初期値はセレクタＳ２を介してセレクタＳ１の入力（１）に供給される。セレクタＳ１は位相初期値τ０を１サンプリング周期の間出力した後、位相遅延初期値（ここではΔτｈ０）を出力する。
【００６１】
加算器２４はセレクタＳ１の出力と、ループフィルタ１７（図５参照）の出力である周波数誤差Δｆと、レジスタＲ２出力を加算する。図９のように、セレクタＳ１から位相初期値τ０を入力しているとき、加算器２４は他の入力がまだ０であるため、位相初期値τ０を出力する。レジスタＲ２は時点ｔ２でこの値τ０を出力する。位相初期値τ０は位相遅延量τとして図５のインターポーレーションフィルタ１３に供給される。加算器２４は時点ｔ２〜ｔ３の１クロックの間、τ０＋Δｆ（０）＋Δτｈ０を出力する。
【００６２】
時点ｔ２以降の加算器２４の出力は、１周期前の位相遅延量τ（レジスタＲ２出力）と、セレクタＳ２からセレクタＳ１を介して供給される１周期あたりの位相遅延量Δτｈ０と、ループフィルタ１７出力Δｆとを加算した加算結果である。従って、この加算結果はサンプリングクロック周期で徐々に大きくなる。この加算結果は、インターポーレーションフィルタ１３において調整可能な位相遅延刻み量の最大値（即ちサンプリングクロック周期）でモジュロ演算される。従って、図６の構成では、加算器２４の加算結果はサンプリングクロック１周期より常に小さい値となる。
【００６３】
サンプリングクロックに応答して加算処理を行い、加算値がサンプリングクロック１周期以上になると、加算器２４のオーバーフロー出力がアクティブ（例えばハイレベル）となる。加算器２４がオーバーフローすると、レジスタＲ１はクロックディセーブル信号ＣＫＤＳをアクティブとする。クロックディセーブル信号ＣＫＤＳは図５のクロックコントロールブロック１９に供給される。図１０はクロックコントロールブロック１９の構成及び動作を示す図である。クロックディセーブル信号ＣＫＤＳがハイレベルとなる、直後のサンプリングクロック１周期の間、クロックイネーブル信号がローレベルとなり、出力チャネルクロックの１パルス出力が禁止される。クロックコントロールブロック１９の出力は図１のＰＲＭＬ処理回路７８に供給される。この結果、加算器２４がオーバーフローした直後のインターポーレーションフィルタ１３の出力ＤＡＴ２は、後段のＰＲＭＬ処理回路にて無視（破棄）される。
【００６４】
又、加算値がサンプリングクロック１周期以上になり、加算器２４がオーバーフローすると、加算器２４は該加算値からサンプリングクロック１周期を引くことにより得られる減算値を加算結果として出力する。この減算値はレジスタＲ２により保持され、加算器２４にフィードバックされる。この結果、加算器２４のオーバーフロー出力はインアクティブ（ローレベル）となる。
【００６５】
レジスタＲ２は上記したように、加算器２４の加算結果をサンプリングクロックに応答して保持し、位相遅延量τとして出力する。位相遅延量τは、フィードバックループ制御された値であって、チャネルクロックとサンプリングクロックとの位相差に相当する値である。
【００６６】
減算器２７は加算結果からレジスタＲ２の出力値を減算し、各サンプリング周期における遅延量の増加分ΔＴ／Ｔｓを計算する。従って減算器２７は図９に示すような値を出力する。レジスタＲ３は減算器２７出力をサンプリングクロックに応答して保持する。尚、減算器２７及びレジスタＲ３の出力であるΔＴ／Ｔｓは、各サンプリング周期における遅延量の増加分をサンプリングクロック周期Ｔｓで正規化した値であることを示す。
【００６７】
平均化ブロックＭ１は、ヘッダ／リライタブル領域識別信号に応答して、ヘッダ領域の期間（ここでは図８の期間Ｔ１）において、レジスタＲ３出力ΔＴ／Ｔｓの平均値をｍｅａｎ（ΔＴｈ／Ｔｓ）として算出する。ヘッダ領域の遅延量増加分ΔＴｈ／Ｔｓは計算上、図４のように０．５７５である。しかし実際には、各装置間のバラツキあるいは周囲温度変化等により、例えば０．５〜０．７のような値となる。平均化ブロックＭ１は、実際のヘッダ領域の遅延量増加分の平均値を求めている。尚、起動時の領域がリライタブル領域であった場合は、平均化ブロックＭ２が該ライタブル領域の期間において、レジスタＲ３出力ΔＴ／Ｔｓの平均値をｍｅａｎ（ΔＴｒ／Ｔｓ）として算出する。
【００６８】
図５のインターポーレーションフィルタ１３は入力データＤＡＴ１に基づいて、位相遅延量τに対応する補間データＤＡＴ２を出力する。図１１はインターポーレーションフィルタ１３の詳細な構成を示す。
【００６９】
インターポーレーションフィルタ１３は、７個の遅延回路４１ａ〜４１ｇ、８個の乗算器４２ａ〜４２ｈ、タップ係数バンク４３、加算器４４から構成される。遅延回路４１ａ〜４１ｇはＡＤサンプリングクロックに応答して、入力信号を１サンプリングクロック遅延する。この結果入力信号は遅延回路４１ａ〜４１ｇにおいて１サンプリングクロック周期でシフトされる。タップ係数バンク４３は８個のタップを有し、各タップについて８ビットのデータセット（計６４ビット）を６４セット（ワード）持っている。タップ係数バンク４３は位相遅延量τに応じて、６４ワードのうち１ワードを出力する。これにより各々８ビットのタップ係数が乗算器４２ａ〜４２ｈに供給される。乗算器４２ａ〜４２ｈは入力信号にタップ係数を乗算し、乗算結果を加算器４４に供給する。加算器４４は乗算器から供給される乗算結果を加算する。即ちインターポーレーションフィルタ１３はＡＤＣ１１によりサンプルされたデータに基づいて、位相遅延量τに応じた補間データを生成する。
【００７０】
図１１に例示したインターポーレーションフィルタ１３の場合、サンプリングクロック周期の１／６４周期刻みの位相遅延量を設定するためのタップ係数を６４セット（０〜６３）有している。図６の加算器２４が固定小数点演算であるとすると、整数部に対応するビット数は６ｂｉｔになる。インターポーレーションフィルタ１３の出力データＤＡＴ２は後段のＰＲＭＬ処理回路に供給されると共に、位相誤差検出器１８に供給される。
【００７１】
図１２は位相誤差検出器１８の構成例を示すブロック図、図１３は位相誤差検出器１８の回路構成例を示す。位相誤差検出器１８は、インターポーレーションフィルタ１３の出力信号ＤＡＴ２と、期待されるチャネルクロック位相との誤差量Δτを検出する。検出された位相誤差Δτは、ループフィルタ１７により周波数誤差量Δｆに変換される。図１４はループフィルタ１７の構成例を示す。
【００７２】
次に、同一チャネルクロック周波数の領域の再生が終了し、引続きチャネルクロック周波数の異なる領域の再生を行う場合、即ちヘッダからリライタブル領域あるいはリライタブル領域からヘッダ領域に移行してタイミングリカバリを再起動する動作について説明する。
【００７３】
ヘッダ領域とリライタブル領域とでチャネルクロックの位相関係は存在しない。つまり、例えばヘッダ領域のチャネルクロック位相からリライタブル領域のチャネルクロック位相を推定することはできない。従って、タイミングリカバリブロックが再起動する時点においても、ゼロフェーズスタートブロック２１からは、図７のようにインターポーレーションフィルタ１３の位相初期値τ０がセレクタＳ１に供給され、ゼロクロス時点ｔ１直後の１クロック周期の間、セレクタＳ１から位相初期値τ０が出力される。
【００７４】
セレクタＳ２は、制御入力（Ａ）及び（Ｂ）に入力されたヘッダ／リライタブル領域識別信号及び初期化／連続選択信号により、演算回路Ｃ１又はＣ２の出力値を選択するように制御される。図８の期間Ｔ２のように、ヘッダ／リライタブル領域識別信号がリライタブル領域を示している場合、直前の領域はヘッダ領域である。従って、平均化ブロックＭ１の値を演算回路Ｃ１で演算処理をした結果がセレクタＳ２で選択される。演算回路Ｃ１は上記式（６）のように、リライタブル領域の遅延増加分ΔＴｒ／Ｔｓを算出する。ただし、ここではヘッダ領域における遅延増加分ΔＴｈ／Ｔｓの平均値ｍｅａｎ（ΔＴｈ／Ｔｓ）が次式のように参照される。
【００７５】
ΔＴｒ／Ｔｓ＝１／３・（２・ｍｅａｎ（ΔＴｈ／Ｔｓ）−１）
即ち演算回路Ｃ１は、直前のヘッダ領域における平均遅延量増加分ｍｅａｎ（ΔＴｈ／Ｔｓ）をリライタブル領域における遅延増加分ΔＴｒ／Ｔｓに変換する。
【００７６】
ヘッダ／リライタブル領域識別信号がヘッダ領域を示している場合には、直前の領域はリライタブル領域である。従って、平均化ブロックＭ２の値を演算回路Ｃ２で演算処理をした結果がセレクタＳ２で選択される。演算回路Ｃ２は上記式（７）のように、ヘッダ領域の遅延増加分ΔＴｈ／Ｔｓを算出する。ただし、この場合もリライタブル領域における遅延増加分ΔＴｒ／Ｔｓの平均値ｍｅａｎ（ΔＴｒ／Ｔｓ）が次式のように参照される。
【００７７】
ΔＴｈ／Ｔｓ＝１／２・（３・ｍｅａｎ（ΔＴｒ／Ｔｓ）＋１）
セレクタＳ２により選択された遅延増加分は、セレクタＳ１に供給され、位相初期値τ０が１クロック周期の間出力された後、図８のようにセレクタＳ１から加算器２４に出力される。図８において、演算回路Ｃ１とは演算回路Ｃ１の演算結果を示し、演算回路Ｃ２とは演算回路Ｃ２の演算結果を示す。
【００７８】
以後、期間Ｔ１と同様に処理が行われる。隣接する領域間で回転数が多少変化しても不連続に変化することはないので、光ディスクの回転数に変動が生じた場合でも本発明を適用することができる。
【００７９】
以上のように、セレクタＳ１から位相初期値τ０の後に出力される値は、図８の期間Ｔ２のようにタイミングリカバリ再起動時の領域がリライタブル領域の場合、演算回路Ｃ１の演算結果１／３・（２・ｍｅａｎ（ΔＴｈ／Ｔｓ）−１）である。又、期間Ｔ３のように再起動時の領域がヘッダ領域の場合、演算回路Ｃ２の演算結果１／２・（３・ｍｅａｎ（ΔＴｒ／Ｔｓ）＋１）がセレクタＳ１から出力される。このように直前の領域における遅延量増加分の平均値を、再起動時の領域における遅延量増加分に変換して用いることにより、インターポーレーションフィルタ１３のデータ出力位相をチャネルクロックの位相に短時間にロックすることができる。尚、図８の期間Ｔ１のようにタイミングリカバリ起動時の領域の場合、直前の参照領域がないので、計算により予め求められる位相遅延初期値Δτｈ０（０．５７５）又はΔτｒ０（０．００５）が適用される。これによりタイミングリカバリ最初の起動時の領域においても、インターポーレーションフィルタ１３のデータ出力タイミングをチャネルクロックの位相に短時間にロックさせることができる。
【００８０】
【発明の効果】
以上説明したように本発明によれば、互いに異なる周波数のチャネルクロックを用いて記録された情報を、回路の複雑化を伴わずに確実に再生することができる。
【図面の簡単な説明】
【図１】本実施形態に係る光ディスク装置の構成を示すブロック図
【図２】青色ＤＶＤにおける領域レイアウトとチャネルクロックを示す図。
【図３】レコーディング領域におけるＡＤサンプリングクロックとチャネルクロックを示す図。
【図４】ヘッダ領域におけるＡＤサンプリングクロックとチャネルクロックを示す図。
【図５】タイミングリカバリー回路７６の一実施例の構成を示すブロック図。
【図６】フェーズアキュームレータ１６の詳細な構成を示すブロック図。
【図７】フェーズアキュームレータ１６の動作を示すタイムチャート。
【図８】フェーズアキュームレータ１６の動作を示すタイムチャート。
【図９】フェーズアキュームレータ１６の動作を示すタイムチャート。
【図１０】クロックコントロールブロック１９の構成及び動作を示す図。
【図１１】インターポーレーションフィルタ１３の詳細な構成を示す図。
【図１２】位相誤差検出器１８の構成例を示すブロック図。
【図１３】位相誤差検出器１８の回路構成例を示す図。
【図１４】ループフィルタ１７の構成例を示す図。
【図１】
2004152412.tif 000003
【図２】
2004152412.tif 000004
【図３】
2004152412.tif 000005
【図４】
2004152412.tif 000006
【図５】
2004152412.tif 000007
【図６】
2004152412.tif 000008
【図７】
2004152412.tif 000009
【図８】
2004152412.tif 000010
【図９】
2004152412.tif 000011
【図１０】
2004152412.tif 000012
【図１１】
2004152412.tif 000013
【図１２】
2004152412.tif 000014
【図１３】
2004152412.tif 000015
【図１４】
2004152412.tif 000016