(57)【要約】【課題】半導体レーザに寄生する容量を低減し、良好な高周波特性・変調帯域を得るために十分に微細化されたメサ形状の埋め込みヘテロ（ＢＨ）層とコンタクト電極のアライメントを解決する半導体レーザ装置の製造方法を提供すること。【解決手段】ＢＨ層１１０を有する基板上にＳｉＯ２膜１０５、ＳｉＮ膜１０６を順に堆積し、ＢＨ層加工窓６０１及びコンタクト窓６０２をＳｉＮ膜１０６に形成する。コンタクト窓６０２をレジスト２０２で覆い、エッチングによりＢＨ加工窓６０１をＳｉＯ２膜１０５に形成し、ＢＨ層１１０を基板１００までエッチングし、メサ形状のＢＨ層が形成される。次に、エッチングによりＳｉＯ２膜１０５にコンタクト窓６０２を形成し、ＢＨメサ１０９の両側に形成された溝を感光性ポリイミド１０７で埋め込み、ＢＨメサ１０９の上部のみポリイミドを感光させ、除去し、最後にコンタクト電極１０８を形成する。【選択図】　図１
2004055708.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上にメサ型の半導体層が形成され、活性層及び該活性層の両側に形成された電流ブロック層が前記メサ型半導体層に埋め込まれた構造を有する半導体レ−ザの製造方法であって、前記半導体基板上に前記活性層及び前記電流ブロック層が埋め込まれた半導体層を形成する工程と、前記半導体層上に第１の絶縁膜及び第２の絶縁膜を形成する工程と、前記第２の絶縁膜の前記活性層上のコンタクト電極形成領域、及び前記半導体層をメサ型に形成する溝部形成領域を選択的に開口した後、前記第１の絶縁膜の前記溝形成領域を選択的に除去し前記半導体層を露出させる工程と、前記露出された半導体層をエッチングし、前記半導体基板に達する溝部を形成し前記半導体層をメサ型に形成する工程と、前記第２の絶縁膜に開口された前記コンタクト電極形成領域下の前記第１の絶縁膜を除去し前記半導体層を露出させる工程と、前記露出された半導体層上に選択的にコンタクト電極を形成する工程とを備えたことを特徴とする半導体レ−ザ装置の製造方法。
【請求項２】
露出された半導体層上に選択的にコンタクト電極を形成する工程が、溝部を含む半導体層全面に感光性絶縁膜を形成する工程と、少なくとも活性層が形成されている前記半導体層上の前記感光性絶縁膜を選択的に除去し前記半導体層を露出させる工程と、少なくとも前記露出した半導体層上に前記コンタクト電極を選択的に形成する工程を含むことを特徴とする請求項１に記載の半導体レ−ザ装置の製造方法。
【請求項３】
第１の絶縁体層がシリコン酸化膜で、第２の絶縁体層がシリコン窒化膜であることを特徴とする請求項１に記載の半導体レ−ザ装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体レーザに寄生する容量を低減し、良好な高周波特性・変調帯域を有する半導体レーザ装置の製造方法に関するものである。
【０００２】
【従来の技術】
従来、半導体レーザは良好な高周波特性・帯域を得るために寄生容量を低減すべく、通常、図６に示すように活性層が埋め込まれた埋め込みヘテロ層（ＢＨ層）５０５を一部除去し、活性層５０１があるＢＨ層はメサ構造をしている。図６では電流ブロック層としてｐｎ接合による電流ブロック層の例を示しているが、半導体レーザの活性層５０１両端にあるｎ型クラッド５０４−ｐ型半導体層５０３の界面５０６には通常の動作時に逆バイアスがかかるため寄生容量が生じ、特に光通信用レーザでは変調帯域を制限する要因となっている。そのため、図６のように活性層５０１の両側に基板まで掘り込んだ溝を形成することで、電流ブロック層の実効面積を低減し、その寄生容量を低減している。電流ブロック層としては、逆バイアスされたｐｎ接合による電流ブロック、ＩｎＰにＦｅドープした半絶縁体による電流ブロックなどがあるが、特にｐｎ接合による電流ブロックは寄生容量が大きいため、面積を大幅に低減する必要がある。また、活性層があるＢＨ層の上面にｐ側コンタクト電極３０２が形成されている。
【０００３】
上記ＢＨ層がメサ型の半導体レーザ装置は、通常、図４、図５に示す方法で製造されている。まず、図４（ａ）に示すように、半導体基板５００上に、活性領域５０１、電流ブロック層５０３、５０４が埋め込まれた半導体層（ＢＨ層）５０５を形成する。次に、図４（ｂ）に示すように、ＢＨ層を有する基板上にＳｉＯ２膜４０１を堆積し、レジスト４０２を塗布する。次に、図４（ｃ）に示すように、レジスト４０２をパターニングし、エッチングによりＳｉＯ２膜４０１に窓を形成する。次に、図４（ｄ）に示すようにＳｉＯ２膜４０１をマスクにしてＢＨ層５０５をエッチングにより一部除去し、ＢＨメサ５０７を形成する。次に、図５（ｅ）に示すようにＳｉＯ２膜４０１を一旦全面除去し、基板全面に再度ＳｉＯ２膜３０１を堆積する。次に、図５（ｆ）に示すようにレジスト４０３を塗布し、パターニングし、コンタクト電極を形成するための窓をエッチングによりＳｉＯ２膜３０１に形成する。最後に、図５（ｇ）に示すようにレジスト４０３を除去し、蒸着によりコンタクト電極３０２を形成する。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記従来の方法では、１０Ｇｂｐｓ程度の広帯域を実現するのに要求されるＢＨメサ５０７の幅は微細になるため、コンタクト電極の窓開けフォト工程において、ＢＨメサ５０７とコンタクト電極を活性層の上部に形成するための窓５０８、すなわちコンタクト電極３０２との正確なアライメントが困難になる。
【０００５】
本発明は、コンタクト電極の形成方法を工夫することでコンタクト電極とＢＨメサのアライメント課題を解決する半導体レーザ装置の製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明の半導体レーザ装置の製造方法は、活性層及び電流ブロック層が埋め込まれた半導体層上に第１の絶縁膜と第２の絶縁膜を積層し、予め、第２の絶縁膜にコンタクト電極を形成する領域、及びメサ型ＢＨ層を形成する溝形成領域の開口部を同時に形成しておき、第１の絶縁膜にメサ型ＢＨ層を形成する溝形成領域を選択的に除去することにより、半導体層をエッチングしてメサ型ＢＨ層を形成し、その後、第１の絶縁膜のコンタクト電極形成領域を選択的に除去して、その開口部にコンタクト電極を形成することを特徴とする。
【０００７】
すなわち、本発明の方法によれば、メサ型のＢＨ層を形成するための溝部と、コンタクト電極形成部を一回のフォトリソ工程で確定しているので、従来のようなアライメントが不要であり、メサ型ＢＨ層とコンタクト電極をセルフアライメントで形成することが可能となる。
【０００８】
【発明の実施の形態】
以下、本発明の実施の形態について図１〜図３を参照しながら説明する。図１（ａ）は活性層１０１及び電流ブロック層１０３，１０４を埋め込んだＢＨ層１１０を有する半導体基板１００を示す断面図である。ここでは、埋め込み電流ブロック層はｐｎ接合による電流ブロック層としている。
【０００９】
まず、図１（ｂ）に示すように、図１（ａ）のＢＨ層１１０を有する基板上にＳｉＯ２膜１０５、ＳｉＮ膜１０６を順にＣＶＤ装置で堆積し、その上にレジスト２０１を塗布する。次に、図１（ｃ）に示すように、活性層があるＢＨ層をメサ形状に加工するための溝部形成領域６０１（以下ＢＨ層加工窓と呼ぶ）を２ヶ所、及びコンタクト電極を活性層の上部に形成するためのコンタクト電極形成領域６０２（以下コンタクト窓と呼ぶ）を、レジスト２０１をパターニングし、８０℃のリン酸（Ｈ３ＰＯ）でＳｉＮ膜１０６のみ選択エッチングすることでＳｉＮ膜に形成する。次に、図２（ｄ）に示すように、コンタクト窓６０２をレジスト２０２で覆う。次に、図２（ｅ）に示すように、ＳｉＯ２膜１０５をフッ酸でエッチングすることでＢＨ層加工窓６０１をＳｉＯ２膜１０５に形成し、レジスト２０２を除去する。次に、図２（ｆ）に示すように、ＳｉＯ２膜１０５又はＳｉＮ膜１０６をマスクとし、ＢＨ層１１０を基板１００までエッチングする。これによりメサ形状のＢＨ層（以下ＢＨメサと呼ぶ）が形成される。次に、図３（ｇ）に示すように、ＳｉＯ２膜１０５にコンタクト窓６０２をフッ酸によるエッチングで形成する。次に、図３（ｈ）に示すように、ＢＨメサ１０９の両側に形成された溝部を絶縁膜（例えば、感光性ポリイミド１０７）で埋め込み、ＢＨメサ１０９の上部のみポリイミドを感光させ、除去する。最後に、図３（ｉ）に示すように、コンタクト電極１０８を通常の方法で選択的に形成する。
【００１０】
【発明の効果】
本発明の半導体レーザの製造方法により、半導体レーザの寄生容量を低減し良好な高周波特性・変調帯域を得るのに十分な微細加工をＢＨ層に施すことができ、かつ、微細なＢＨメサにコンタクト電極を精度良くアライメントすることできる。
【図面の簡単な説明】
【図１】本発明の半導体レ−ザ装置の製造方法を示す工程断面図
【図２】本発明の半導体レ−ザ装置の製造方法を示す工程断面図
【図３】本発明の半導体レ−ザ装置の製造方法を示す工程断面図
【図４】従来の半導体レ−ザ装置の製造方法を示す工程断面図
【図５】従来の半導体レ−ザ装置の製造方法を示す工程断面図
【図６】従来の半導体レ−ザ装置の構造を示す断面図
【符号の説明】
１００、５００　半導体基板
１０１、５０１　活性層
１０３、５０３　ｐ型半導体層（ｐ型クラッド層、ｐ型電流ブロック層含む）
１０４、５０４　ｎ型電流ブロック層
１０５、４０１　ＳｉＯ２膜
１０６　ＳｉＮ膜
１０７　感光性ポリイミド
１０８、３０２　コンタクト電極
１０９、５０７　ＢＨメサ
１１０、５０５　埋め込みヘテロ（ＢＨ）層
２０１、２０２　　レジスト
５０６　逆バイアスのかかるｎ型クラッドとｐ型半導体層の界面
５０８、６０２　コンタクト電極を活性層の上部に形成するための窓
６０１　ＢＨ層をメサ形状に加工するための窓
【図１】
2004055708.tif 000003
【図２】
2004055708.tif 000004
【図３】
2004055708.tif 000005
【図４】
2004055708.tif 000006
【図５】
2004055708.tif 000007
【図６】
2004055708.tif 000008