(57)【要約】主通電パターンと補助通電パターンによるＭＩＭ素子形成のための陽極酸化の冗長により、安定してＭＩＭ素子を形成する。【課題】複数の配線層の一部に断線等が生じても、補助通電パターンによる陽極酸化の冗長により、常に安定してＭＩＭ素子を形成すること。【解決手段】複数のＭＩＭ素子の存在する領域から延長され、基板上に実装される液晶駆動用ＩＣに導通接続される複数の配線層において、陽極酸化前には、配線層を相互に通電可能に接続する主通電パターンと、液晶駆動用ＩＣに導通接続される側の配線層を相互に通電可能に接続する補助通電パターンとが形成されることを特徴とする。【選択図】　　図１４
2004133480.tif 000002
【特許請求の範囲】
【請求項１】
　複数個の液晶装置用の一方の基板が形成される基板母材上に、画素毎に配置される複数の画素電極と、
　第１の導電体表面に陽極酸化により形成される絶縁膜を備え、前記画素電極毎に接続される複数のアクティブ素子と、
第２の導電体からなり前記複数のアクティブ素子に接続され、前記複数のアクティブ素子が存在する領域から延長され前記一方の基板上に実装される液晶駆動用ＩＣに導通接続される複数の配線層と、からなる液晶装置の製造方法において、
　前記陽極酸化前には、前記基板母材に、前記複数個の液晶装置用の一方の基板の前記配線層を相互に通電可能に接続する主通電パターンと、
前記一方の基板における個々の前記液晶装置毎に、前記複数のアクティブ素子が存在する領域の外にあり、前記配線層が前記液晶駆動用ＩＣに導通接続される側の前記配線層を相互に通電可能に接続する補助通電パターンとが形成されることを特徴とする液晶装置の製造方法。
【請求項２】
　請求の範囲第１項記載の液晶装置の製造方法において、
　前記主通電パターンは、前記複数のアクティブ素子が存在する領域の外であって、前記配線層が前記液晶駆動用ＩＣに導通接続される側とは、反対側にあることを特徴とする液晶装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
　本発明は液晶装置の製造方法に関する。特に、陽極酸化によって形成された絶縁膜を備えたアクティブ素子を有する液晶装置の製造方法に関する。
【背景技術】
【０００２】
　従来から、非線型の電圧電流特性を有する素子、例えば、ＴＦＴ（Thin Film Transistor：薄膜トランジスタ）やＴＦＤ（Thin Film Diode：薄膜ダイオード）等のアクティブ素子を画素毎に備えた液晶装置が市販されている。この種の液晶装置の中には、製造工程中に電極部の表面に陽極酸化膜を形成し、この陽極酸化膜を絶縁膜として含むように構成されたアクティブ素子を有するものがある。上記のようなアクティブ素子の例として、ＭＩＭ（Metal-Insulator-Metal：金属−絶縁体−金属）の積層構造を備えたダイオード素子（以下、ＭＩＭ素子という）がある。このＭＩＭ素子は、導電体からなる第１電極層の表面に陽極酸化によって絶縁膜を形成し、この絶縁膜の上にさらに第２電極層を形成することによって形成される。この場合、絶縁膜を形成する方法として陽極酸化を用いることによって、製造コストを抑制しながら、厚さが均一でしかも再現性に優れた絶縁膜を形成することができ、膜質もアニール処理等によって改善することが容易であるため、素子特性の安定化を図ることができる。
【０００３】
　上記構造のＭＩＭ素子を形成する場合の具体的な製造方法として、例えば以下のようなものがある。まず、ガラス基板上にＴａ2Ｏ5からなる下地層を全面的に形成し、この下地層の上にＴａにより複数の第１電極層を含む通電パターンを形成する。この通電パターンは予め配線層とほぼ同様のパターンに形成されている。次に、この通電パターンを介して画素毎に形成された各第１電極層の上にＴａ2Ｏ5からなる絶縁膜を形成する。次に、第１電極層上の絶縁膜の上に一部がかかるように、Ｃｒからなる第２電極層を形成することによってＭＩＭ素子を形成する。最後に、第２電極層に接続するようにＩＴＯ（Indium Tin Oxide：インジウムスズ酸化物）からなる透明な画素電極を形成する。ところで、上記従来のＭＩＭ素子を備えた液晶装置においては、陽極酸化を行う工程の前に、予め、基板の表面で各画素毎に形成された複数の第１電極層の全てに通電を行うための通電パターンを形成する必要がある。この通電パターンを配線層として用いる場合には、通電パターンは、最終的に形成される配線層と全く同形状のパターンに形成され、また、通電パターンを配線層としてそのまま使用しない場合においても、通電経路の引き回し上の理由から配線層の形成領域に沿って配線層とほぼ同様のパターンに形成される。
【０００４】
【特許文献１】特開昭６４−０１３１２０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
　しかしながら、上記通電パターンの一部が断線を起こすと、当該断線部の先にある各第１電極層の表面には絶縁膜が形成されず、その結果、ＭＩＭ素子の形成不良が発生するという問題点がある。また、断線を起こさないまでも、部分的にパターンの形状不良があると、陽極酸化時において給電経路の抵抗が部分的に高くなり、絶縁膜の厚さ等のばらつきが発生し、アクティブ素子の素子特性のばらつきが発生し、その結果、表示品位の低下をきたすという問題点がある。
【０００６】
　一方、通電パターンにおいては、通常、液晶表示領域の内部において配線層と同様に複数並列したストライプ状の配線パターン部が、液晶表示領域の外側において相互導通用の連結パターン部により連結された構造となっているが、この連結パターン部は、一般に液晶セルを完成させた後に基板をブレイクすることによって切り離される。しかしながら、連結パターン部が切り離される前に、例えば素子基板の最上層に形成される絶縁層をスパッタリングによって形成する際などにおいて、連結パターン部を介して複数のＭＩＭ素子に電気的衝撃が伝えられ、この際のプロセスダメージによってＭＩＭ素子が破壊されてしまう場合があるという問題点がある。　
【課題を解決するための手段】
【０００７】
　そこで本発明は上記各問題点を解決するものであり、その課題は、液晶装置の製造方法において、通電パターンの断線や形状不良が発生しても陽極酸化の不良を防止することができるとともに、アクティブ素子のプロセスダメージを低減することのできる新規の製造方法を提供することにある。
【０００８】
　本発明に係る液晶装置の製造方法は、複数個の液晶装置用の一方の基板が形成される基板母材上に、画素毎に配置される複数の画素電極と、第１の導電体表面に陽極酸化により形成される絶縁膜を備え、上記画素電極毎に接続される複数のアクティブ素子と、第２の導電体からなり上記複数のアクティブ素子に接続され、上記複数のアクティブ素子が存在する領域から延長され上記一方の基板上に実装される液晶駆動用ＩＣに導通接続される複数の配線層と、からなる液晶装置の製造方法において、上記陽極酸化前には、上記基板母材に、上記複数個の液晶装置用の一方の基板の上記配線層を相互に通電可能に接続する主通電パターンと、上記一方の基板における個々の上記液晶装置毎に、上記複数のアクティブ素子が存在する領域の外にあり、上記配線層が上記液晶駆動用ＩＣに導通接続される側の上記配線層を相互に通電可能に接続する補助通電パターンとが形成される。
【０００９】
　この方法によれば、主通電パターンまたは複数の配線層の一部に断線その他の配線異常が生じても、補助通電パターンにより、個々の液晶装置の基板の導電体を通電可能とすることができ、常に安定して複数個の液晶装置のアクティブ素子を形成することができる。
また、本発明に係る液晶装置の製造方法では、前記主通電パターンは、前記複数のアクティブ素子が存在する領域の外であって、前記配線層が前記液晶駆動用ＩＣに導通接続される側とは、反対側にあることが好ましい。
【００１０】
　この方法によれば、主通電パターンに断線その他の配線異常が生じても、補助通電パターンにより、個々の液晶装置の基板の導電体を通電可能とすることができ、常に安定して複数個の液晶装置のアクティブ素子を形成することができる。
【００１１】
　また、主通電パターンと補助通電パターンが、複数のアクティブ素子が存在する領域の外であって、複数のアクティブ素子が存在する領域を跨いで各々反対側に位置するため、複数のアクティブ素子が存在する領域の配線層のいずれの場所が断線しても、常に安定して複数個の液晶装置のアクティブ素子を形成することができる。
【００１２】
　上記課題を解決するために本発明に係る液晶装置の製造方法は、液晶層を挟持する２枚の基板のうち一方の基板に、複数の配線層と、画素毎に形成された複数の画素電極と、前記配線層と前記画素電極との間に接続され、導電体表面への陽極酸化により形成された絶縁膜を備えた複数のアクティブ素子とを有する液晶装置の製造方法において、前記一方の基板の表面に下地層を形成する工程と、前記下地層上に、前記導電体の前記アクティブ素子に対応する接続層を、前記導電体を複数の導通経路により通電可能に接続する通電パターンと共に形成する工程と、前記通電パターンに通電することにより前記導電体表面への陽極酸化による絶縁膜を形成する工程と、前記導電体の前記アクティブ素子に対応する前記接続層を前記アクティブ素子毎に島状に残すように前記通電パターンの一部を除去する工程とを備え、前記通電パターンの一部を除去する工程においては、前記下地層を前記画素電極の形成領域において選択的に除去することを特徴とすることを特徴とする。
【００１３】
　この液晶装置の製造方法によれば、通電パターンによって導電体を複数の導通経路により通電可能に形成しているため、陽極酸化時に通電パターンの一部に断線や形状不良が発生して、一つの導通経路が断絶されても、他の導通経路を通じて導電体表面に絶縁膜を形成することができるので、アクティブ素子に対応する導電体への絶縁膜の形成不良が発生し難く、アクティブ素子に対応する画素の機能不良が発生し難くなり、よって液晶装置の歩留まりを向上させ、液晶装置の表示品位を高めることができる。
【００１４】
　さらにこの製造方法によれば、アクティブ素子の間を連結している通電パターン部分を除去することによって、個々のアクティブ素子を形成する導電体が電気的に孤立し、島状構成となることからアクティブ素子を形成出来る。
【００１５】
　また、上記通電パターンを形成する工程の前に上記基板の表面に下地層を形成する工程を有し、上記通電パターンの一部を除去する工程においては、同時に上記下地層を上記画素電極の形成領域において選択的に除去することができる。通電パターンの一部を除去する工程において下地層のうち画素電極の形成領域を除去して開口部を形成したり下地層を薄肉化することによって、新たに除去工程を追加せずに画素領域の光透過率を高めることができる。よって、工程を増やさずに液晶装置の光透過率を向上させることが可能である。また、ここでは下地層を薄肉化つまり完全に除去しない場合には、基板の表面が露出しないので、画素電極の密着性を高めると共に、基板からの汚染物質の漏洩をも防止することが出来る。
【００１６】
　ここで、上記通電パターンの一部を除去する工程においては、上記配線層に重なる領域となる上記通電パターンを残すことが好ましい。
【００１７】
　この製造方法によれば、通電パターンによって陽極酸化を行った後に、最終的に不要な通電パターンを断絶させることによって、配線層とアクティブ素子とを各々電気的に孤立させて独立に形成させることができる。さらに、上記配線層に重なる領域となる通電パターンを残すことにより、上記配線層の低抵抗化につなげることも出来る。
【００１８】
　また、本発明に係る液晶装置の製造方法は、上記導電体表面への陽極酸化による絶縁膜を形成する工程においては、上記アクティブ素子に対応する導電体を除く領域の少なくとも一部を絶縁層で被覆してから陽極酸化することが好ましい。
【００１９】
　この方法によれば、陽極酸化する必要のあるアクティブ素子に対応した導電体のみ陽極酸化することが出来るため、陽極酸化時の電流量を低減できる。これは、節電効果または陽極酸化時間の削減につながる。
【００２０】
　また、本発明に係る液晶装置の製造方法は、液晶層を挟持する２枚の基板のうち一方の基板に、複数の配線層と、画素毎に形成された複数の画素電極と、上記配線層と上記画素電極との間に接続され、導電体表面への陽極酸化により形成された絶縁膜を備えた複数のアクティブ素子とを有する液晶装置の製造方法において、上記一方の基板に、前記導電体の前記アクティブ素子に対応する前記接続層を成す細幅部を形成し、前記基板表面においてほぼ全面的に形成される通電パターンを形成する工程と、上記通電パターンに通電することにより上記細幅部表面への陽極酸化による絶縁膜を形成する工程と、上記細幅部を島状に残すように上記通電パターンの一部を除去する工程とを備える。
【００２１】
　この液晶装置の製造方法によれば、上記基板表面のほぼ全面的まで形成される通電パターンによって細幅部を通電可能に形成しているため、陽極酸化前に基板表面の通電パターンの複数箇所に欠損や形状不良が発生しても通電が断絶されたり高抵抗化することがなく、細幅部表面に安定して絶縁膜を形成することができる。
【発明を実施するための最良の形態】
【００２２】
（実施例１）
　第１図から第５図は本発明に係る液晶装置の製造方法の第１実施例を示すものである。特に、第１図は本実施例により形成された液晶装置を構成する素子側基板１０上の平面構造を示すものである。
【００２３】
　透明ガラスからなる素子側基板１０の表面上には、酸化Ｔａ（Ｔａ2Ｏ5）からなる厚さ８００〜１０００Å程度の下地層１１がほぼ全面に形成される。この下地層１１は、Ｔａをスパッタリング等により被着した後に熱酸化しても、或いは、酸化Ｔａをスパッタリング等により直接被着しても形成できる。
【００２４】
　下地層１１の表面には、島状に形成されたＴａからなる厚さ２０００Å程度の接続層１３が画素毎に形成されている。接続層１３の表面には、後述する陽極酸化によって形成された厚さ２００〜６００Å程度の薄い絶縁膜が被覆している。
【００２５】
　また、直線状に伸びるＣｒからなる厚さ１５００Å程度の配線層１２が各画素領域の列毎に複数並列して形成され、それぞれの配線層１２からは、隣接する各画素毎に第１電極部１２ａが形成されている。第１電極部１２ａは、接続層１３の一方の端部寄りの表面に上記絶縁膜を介して接触するように形成されている。
【００２６】
　接続層１３の他方の端部寄りの表面には、上記絶縁膜を介してＣｒからなる電極層１５の第２電極部１５ａが形成される。この電極層１５は配線層１２と同時に形成されたものである。また、第２電極部１５ａの反対側にある電極層１５の接続部１５ｂの上には、ＩＴＯ（Indium Tin Oxide：インジウムスズ酸化物）からなる透明導電膜により構成された画素電極１６の外縁部が接触している。
【００２７】
　なお、後述するように、画素電極１６の形成領域において、下地層１１を部分的に除去した開口部１１ａが形成される場合もある。
【００２８】
　上記のように構成された素子側基板１０は、必要に応じて表面を絶縁層で被覆され、さらに配向膜が塗布形成された後、シール材を介して図示しない対向基板と貼り合わされる。その対向基板には、配線層や画素電極の他、必要に応じてカラーフィルタ等が形成される。
【００２９】
　本実施例における製造工程を示すものが第２図から第４図である。まず、第２図に示すように、下地層１１を形成した後、下地層１１の表面上にＴａをスパッタリング法によって全面に被着し、フォトリソグラフィ法等によってパターニングすることにより、通電パターン１２Ａを形成する。この通電パターン１２Ａは、図示のように、上記配線層１２の形成領域に沿って伸びるように形成される配線パターン部１２Ａ−１と、画素領域毎に隣接する配線パターン部を図示左右方向に接続する接続パターン部１２Ａ−２と、画素領域の配列される液晶表示予定領域（液晶表示領域となる部分に対応する領域）の外側において、配線パターン部１２Ａ−１を相互に連結するストライプ状の連結パターン部１２Ａ−３とから構成される。
【００３０】
　接続パターン部１２Ａ−２には、上述の接続層１３となるべき部分を含む素子構成部１２Ａ−２ａが形成されている。この素子構成部１２Ａ−２ａにおいては、接続層１３となるべき部分が突出した半島状に形成されている。
【００３１】
　次に、第２図に示す状態で、素子側基板１０を電解液中に浸漬し、電解液中に配置された電極と、連結パターン部１２Ａ−３を介して外部から給電された通電パターン１２Ａとの間に所定の電圧を印加することによって、通電パターン１２Ａの表面に陽極酸化を施す。このとき、通電パターン１２Ａの表面上には印加電圧に応じた厚さの絶縁膜が形成される。特に、素子構成部１２Ａ−２ａにおいては、半島状に突出した部分の外縁部側面も絶縁膜により被覆される。
【００３２】
　次に、上記通電パターン１２Ａの上に、Ｃｒをスパッタリング法により堆積させ、パターニングすることにより、第３図に示すように、配線層１２及び電極層１５を形成する。このとき、配線層１２の第１電極部１２ａと、電極層１５の第２電極部１５ａは、それぞれ素子構成部１２Ａ−２ａの半島状の突出部を横断するように伸びた平面パターンで被覆する。
【００３３】
　次に、素子側基板１０上に塗布したレジストをフォトリソグラフィ法等によりパターニングしてマスクを形成し、このマスクを介してエッチングを行うことにより、上記通電パターン１２Ａの不要部分を除去する。エッチングはプラズマエッチングや反応性イオンエッチング等のドライエッチングにより行う。エッチングガスはＳＦ6とＯ2との混合ガスなどである。このエッチングによって除去する不要部分は、第４図に示す接続層１３となる部分を除く接続パターン部１２Ａ−２及び連結パターン部１２Ａ−３である。
【００３４】
　この工程によって接続層１３は第４図に示すように島状に形成され、その結果、配線層１２の第１電極部１２ａと接続層１３とが絶縁膜を介して接合することによって形成されたＭＩＭ素子と、電極層１５の第２電極部１５ａと接続層１３とが絶縁膜を介して接合することによって形成されたＭＩＭ素子とが直列に接続された構造が完成する。この２つのＭＩＭ素子は、配線層１２側から見て、それぞれ、Ｃｒ−絶縁膜−Ｔａ及びＴａ−絶縁膜−Ｃｒの順で積層されており、金属種の違いによる電圧電流特性の対称性のくずれを相互に補完するようになっている。アクティブ素子の電圧電流特性に関する対称性のくずれは、液晶に印加する駆動電力に直流成分を生じさせ、液晶の残像や焼付きの原因となる。
【００３５】
　上記のエッチング工程においては、第５図に示すように、通電パターン１２Ａの不要部分をエッチング除去するとともに、画素電極１６の形成される領域において下地層１１を選択的に除去して開口部１１ａを形成してもよい。この開口部１１ａは、画素電極１６の素子側基板１０に対する密着性を確保するために、画素電極１６の外縁部よりもやや内側に開口縁を有するように形成されることが好ましい。
【００３６】
　また、開口部１１ａを形成することにより、画素領域における光透過率を高めることができる。ここで、開口部１１ａとしては、下地層１１を完全に除去するのではなく、その厚さ方向に部分的に除去し、薄肉化することによっても光透過率は向上する。この場合には、素子側基板１０の表面が露出しないので、画素電極１６の密着性をさらに高めることができるとともに、素子側基板１０からの汚染物質の漏洩を防止することができる。
【００３７】
　本実施例においては、第２図に示すように、陽極酸化の際に、素子構成部１２Ａ−２ａが隣接する２つの配線パターン部１２Ａ−１に接続されているため、いずれか一方の配線パターン１２Ａ−１に断線が発生しても、支障なく陽極酸化による絶縁膜の形成を行うことができる。この場合には、素子構成部１２Ａ−２ａを含む接続パターン部１２Ａ−２の両側が断線しているか、或いは、その接続パターン部１２Ａ−２の接続された配線パターン部１２Ａ−１の両側が断線していない限り、いずれかの導通経路は確保されるため、素子構成部１２Ａ−２ａ上の絶縁膜を形成することができる。したがって、ＭＩＭ素子の形成不良を防止することができる。
【００３８】
　また、第４図又は第５図に示す場合において、通電パターン１２Ａの連結パターン部１２Ａ−３は、エッチング除去されているため、その後の工程において、既に形成されているＭＩＭ素子が静電気等の原因によって破壊されることを防止することができる。例えば、素子側基板１０の表面上に絶縁膜をスパッタリングによって形成する場合があり、このスパッタリング時に受ける電荷によってＭＩＭ素子が静電破壊される場合があるが、連結パターン部１２Ａ−３が除去されていることによってデータ線となる配線層１２が相互に分離されているため、ＭＩＭ素子の静電破壊の発生確率を低減できる。
（実施例２）
　第６図及び第７図は、本発明に係る液晶装置の製造方法の第２実施例を示すものである。この実施例においては、上記第１実施例における通電パターン１２Ａを形成する工程において、第６図に斜線で示すような通電パターン２２Ａを形成する。この通電パターン２２Ａは、ほぼ全面的に形成されたＴａからなる薄膜層中に、画素領域毎に２つの隣接する開口部２２Ａ−１，２２Ａ−２を形成したものである。この２つの開口部２２Ａ−１，２２Ａ−２の間には、ブリッジ状に形成された細幅部２２Ａ−３が形成されている。
【００３９】
　第６図に示す通電パターン２２Ａを用いて、第１実施例と同様に陽極酸化を行う。この場合、通電パターン２２Ａは素子側基板１０のほぼ全面上に形成されているので、陽極酸化を均一な電圧分布にて行うことができる。なお、陽極酸化時の電流量を低減するために、絶縁膜を形成する必要のある細幅部２２Ａ−３の部分等を除いて、通電パターン２２Ａの表面を絶縁層によって被覆することも可能である。
【００４０】
　次に、第６図に示す通電パターン２２Ａのうち、素子構成部２２Ａ−３の部分のみをレジスト等によってマスクし、エッチングを行う。このエッチング工程は上記第１実施例におけるものと同様である。その結果、第７図に示すように、島状の接続層２３のみが下地層１１上に残される。この接続層２３は、第１実施例における接続層１３と同じに表面に絶縁膜を備えたものであり、接続層２３が配線層２２及び電極層２５に接続されることによって、直列に接続された２つのＭＩＭ素子が構成される。
（実施例３）
　次に、第８図を参照して本発明に係る液晶装置の製造方法の第３実施例について説明する。この第３実施例においては、ガラス等からなる大判基板３０に複数の液晶表示予定領域Ｘが設定され、この大判基板３０から複数の液晶表示体を構成するための複数の素子側基板１０を切り出すことができるようになっている。
【００４１】
　大判基板３０の表面上には、先の２つの実施例と同様にＴａからなる通電パターン３２Ａが形成される。
【００４２】
　この通電パターン３２Ａは、液晶表示予定領域Ｘの内部において並列に複数形成された配線パターン部３２Ａ−１と、この配線パターン部３２Ａ−１に液晶表示予定領域Ｘの図示左の外側にて接続される第１連結パターン部３２Ａ−２と、第１連結パターン部３２Ａ−２に対して共通に接続される第２連結パターン部３２Ａ−３と、液晶表示予定領域Ｘ毎に設けられ、配線パターン部３２Ａ−１を相互に連結する第３連結パターン部３２Ａ−４とを有している。
【００４３】
　第２連結パターン部３２Ａ−３の端子部３２Ａ−３ａは、大判基板３０の外縁部における第２連結パターン部３２Ａ−３の両端部に設けられている。これらの端子部３２Ａ−３ａは、陽極酸化を行う際に、図示しない電源装置からの電位を供給するために設けられているものである。
上記配線パターン部３２Ａ−１の先端部は、液晶表示予定領域Ｘの外側において設けられた第３連結パターン部３２Ａ−４に連結されている。液晶表示予定領域Ｘの内部には、上記第１実施例、第２実施例と同様のマトリクス状に配列された多数の画素領域が設けられている。
【００４４】
　本実施例においては、通電パターン３２Ａによって各画素領域内に設けられた素子構成部（図示せず）に対して一括して陽極酸化を施すことができる。このとき、通電パターン３２Ａには、配線パターン部３２Ａ−１に対して第１連結パターン部３２Ａ−２とは反対側において相互に連結するための第３連結パターン部３２Ａ−４が設けられているため、仮に、配線パターン部３２Ａ−１のいずれかが途中で断線していても、当該断線部から先の部分には、第３連結パターン部３２Ａ−４を介して逆方向から給電することができるため、陽極酸化時の絶縁膜の形成不良を防止することができる。
【００４５】
　この実施例では、陽極酸化が終了した後、少なくとも第３連結パターン部３２Ａ−４をエッチングによって除去する工程を設ける必要がある。この工程は、上記第１及び第２実施例と同様の処理で行われる。この工程において、第１連結パターン部３２Ａ−２や第２連結パターン部３２Ａ−３をも同時に除去することもできる。このようにすると、ＭＩＭ素子の完成後に行われる絶縁層の形成工程等においてＭＩＭ素子の静電破壊の発生を低減することができる。この場合、第１連結パターン部３２Ａ−２や第２連結パターン部３２Ａ−３の全てを除去するのではなく、これらのパターンの一部のみを除去することによって、広い領域に亘る導通経路をなくすことができるため、一定の効果を得ることはできる。
【００４６】
　なお、第１連結パターン部３２Ａ−２や第２連結パターン部３２Ａ−３を除去せずにそのまま残しておき、液晶セルが完成した後に大判基板３０を各液晶表示体毎に切り離すブレーク工程において液晶セルから第１連結パターン部３２Ａ−２や第２連結パターン部３２Ａ−３の形成されている部分を切り離すことも可能である。
【００４７】
　なお、第８図に示す通電パターン３２Ａにおいて、第３連結パターン部３２Ａ−４を複数の液晶表示予定領域Ｘに亘って接続されたものとして形成してもよい。また、液晶表示予定領域Ｘの内部に第３連結パターン部３２Ａ−４と同様の連結パターン部を１又は複数設けてもよい。
（実施例４）
　本発明に係る液晶装置の製造方法の第４実施例は、アクティブ素子としてＭＩＭ素子を備えた液晶装置を製造するための製造方法である。この製造方法を説明するのに先立って、まず、その製造方法によって製造される液晶装置について簡単に説明する。
第９図はその液晶装置１を示しており、この液晶装置１は、環状のシール材２によって互いに貼り合わされた素子側基板３ａ及び対向側基板３ｂと、それらの基板間に封入された液晶４とを含んで構成される。
【００４８】
　素子側基板３ａの内側表面には複数の直線状の配線層４２が形成され、もう一方の基板３ｂの内側表面には複数の直線状の対向電極５が形成される。実際の液晶装置では配線層４２及び対向電極５は多数本形成されるが、図ではそれらのうちの数本のみを示してある。また、これらの配線層等は実際には素子側基板３ａ及び対向側基板３ｂのほぼ全面にわたって設けられるが、図ではそれらの一部分のみを模式的に示してある。
【００４９】
　素子側基板３ａの張出し部分にはＡＣＦ（Anisotropic Conductive Film：異方性導電膜）６によって液晶駆動用ＩＣ７ａが実装される。一方、対向側基板３ｂの張出し部分には同様にして液晶駆動用ＩＣ７ｂが実装される。素子側基板３ａ上の配線層４２は液晶駆動用ＩＣ７ａに導電接続し、対向側基板３ｂ上の対向電極５は液晶駆動用ＩＣ７ｂに導電接続する。図では、それらの接続状態の図示は省略してある。素子側基板３ａ及び対向側基板３ｂの外側表面には、ぞれぞれ、偏光板８が貼着される。
【００５０】
　第１０図は、素子側基板３ａの複数個分、本実施例では４個分、の面積を有する大面積の素子側基板母材４０を示している。また第１１図は、対向側基板３ｂの複数個分、本実施例では４個分、の面積を有する大面積の対向側基板母材３９を示している。第９図に示した液晶装置１は、それらの基板母材３９及び４０を用いて次のように作製される。
【００５１】
　まず、素子側基板母材４０の表面に形成した個々の環状シール材２を間に挟んだ状態で素子側基板母材４０（第１０図）と対向側基板母材３９（第１１図）とを互いに貼り合せて大面積のパネル構造体を形成する。なお、環状シール材２の適所には液晶注入口２ａが形成される。
【００５２】
　次に、素子側基板母材４０に関してスクライブ線Ｌ１〜Ｌ４を形成し、対向側基板母材３９に関してスクライブ線Ｌ５〜Ｌ７を形成し、そしてそれらのスクライブ線を基準にして大面積パネル構造体を切断することにより、液晶注入口２ａが外部へ露出した状態の中面積のパネル構造体を形成する。
【００５３】
　次に、外部へ露出した液晶注入口２ａを通して周知の方法によって液晶をパネル構造体の内部へ注入し、その注入の完了後、各液晶注入口２ａを樹脂によって封止する。その後、素子側基板母材４０に関してスクライブ線Ｌ１１〜Ｌ１４を形成し、対向側基板母材３９に関してスクライブ線Ｌ１５〜Ｌ１８を形成し、そしてそれらのスクライブ線を基準にして中面積の液晶入りパネル構造体を切断する。これにより、第９図に示す１個の液晶装置１が液晶駆動用ＩＣ７ａ及び７ｂを装備しない状態、いわゆる液晶パネルの状態で得られる。この液晶パネルに対して液晶駆動用ＩＣ７ａ及び７ｂを実装し、さらに素子側基板３ａ及び対向側基板３ｂのそれぞれの外側表面に偏光板８を貼着することにより液晶装置１が完成する。
【００５４】
　第１０図に示すように、素子側基板母材４０の個々の液晶装置領域には複数の直線状の配線層４２が形成され、さらにそれらの配線層４２の間に画素電極４６がドットマトリクス状に形成され、さらに、それらの画素電極４６と配線層４２との間にアクティブ素子としてのＭＩＭ（Metal Insulator Metal）素子４５が形成される。なお、実際の画素電極４６等は非常に小さいものであってこれらを裸眼で認識することは非常に難しいものであるが、第１０図ではそれらの構造を分かり易く示すために拡大して模式的に示してある。
ＭＩＭ素子４５は、第１２図に示すように、下地層４１の上において配線層４２から張り出すように形成された第１電極４２ａの上に絶縁層としての陽極酸化膜４３を積層し、さらにその陽極酸化膜４３の上に第２電極４４を積層することによって形成される。以下、そのようなＭＩＭ素子４５の形成方法について第１３図に示す工程図を用いて説明する。
まず、第１４図において、ガラス等によって形成された素子側基板母材４０を用意し、その上にスパッタリング等によってＴａ2Ｏ5等を一様な厚さに形成して下地層４１（第１２図参照）を形成する（工程Ｓ１）。次に、周知のパターニング技術例えばフォトリソグラフィ法を用いて下地層４１の上にＴａをパターニングすることによって複数の直線状の配線層４２、それらの配線層４２から張り出すＭＩＭ素子用の第１電極４２ａ及び各液晶装置部分の配線層４２をつなぐ主通電パターン４７を形成する。また、このとき同時に、個々の液晶装置部分内において各配線層４２を導通する直線状の補助通電パターン４８を形成する（工程Ｓ２）。
【００５５】
　その後、素子基板母材４０を化成液、すなわち陽極酸化処理溶液に浸漬し、さらに主通電パターン４７に所定電圧を印加することにより陽極酸化処理を実行し（工程Ｓ３）、これにより、第１４図に示す第１電極４２ａその他のパターン上に陽極酸化膜を形成する。
【００５６】
　本実施例では、主通電パターン４７に加えて個々の液晶装置部分内に補助通電パターン４８を形成し、それらの補助通電パターン４８によって各配線層４２をつないでいるので、主通電パターン４７のどこかに断線その他の配線異常が発生した場合には、補助通電パターン４８を通して各配線層４２従って各第１電極４２ａに通電することができ、それ故、全ての第１電極４２ａに適正な膜厚の陽極酸化膜４３（第１２図参照）を常に安定して形成できる。
【００５７】
　その後、上記のようにして形成した個々の陽極酸化膜４３の上に、例えばフォトリソグラフィ法を用いてＣｒをパターニングして第２電極４４（第１２図参照）を形成し（工程Ｓ４）、その後、工程Ｓ５において補助通電パターン４８を除去する。この除去作業は任意の膜除去処理によって行うことができ、例えばフォトエッチングによって行うことができる。この補助通電パターン４８の除去処理により、主通電パターン４７以外の部分での各配線層４２の導通が断絶される。次にＩＴＯ（Indium Tin Oxide）をその一部が第２電極４４に重なるように且つ所定のドット形状にパターニングすることによって画素電極４６をマトリクス状に形成する（工程Ｓ６）。そして、基板表面に配向膜を一様に形成し（工程Ｓ７）、その配向膜に対して一軸配向処理としてのラビング処理を施し（工程Ｓ８）、さらにスクリーン印刷等によって環状のシール材２を形成することにより（工程Ｓ９）、第１０図に示す素子基板母材１０が作製される。その後に、液晶装置１（第９図）を製造するために実行される作業は、既に説明した通りである。
【００５８】
　本実施例においては、補助通電パターン４８は、第１０図に示したＭＩＭ素子４５及び画素電極４６が形成される領域の外において、配線層４２同士を接続するように形成されている。
【００５９】
　これにより、補助通電パターンの除去工程を経ても、画素電極の形成される領域の下地層４１等が不均一になるなどの問題がないため、画素電極のパターニング精度を維持しつつ陽極酸化の冗長性を確保できるものである。
（実施例５）
　本発明に係る液晶装置の製造方法の第５実施例は、アクティブ素子としてＴＦＴ（Thin Film Transistor）を備えた液晶装置を製造するための製造方法である。この製造方法では、上述した第９図に示す液晶装置１に関する製造方法と同様にして、１個の液晶装置を形成する素子側基板が複数個形成された大面積の素子側基板母材と、１個の液晶装置を形成する対向側基板が複数個形成された大面積の対向側基板とを互いに貼り合せて大面積のパネル構造体を形成し、次にそのパネル構造体内の個々の液晶装置部分に液晶を封入し、次に液晶が封入された大面積のパネル構造体を切断して個々の液晶装置を作製するという一連の処理が実行される。
【００６０】
　第１５図は、この製造方法において作製される大面積の素子側基板母材５０に関して個々の画素部分を拡大して平面的に示している。同図において、主に１個の画素電極５６によって１個の画素が構成される。素子側基板母材５０の表面には下地層５１が全面に一様な厚さで形成され、その上に直線状のゲート電極線５２が複数個互いに平行に形成され、さらにそれらのゲート電極線５２の個々につながる主通電パターン５７が形成される。
【００６１】
　第１６図に示すように、ゲート電極線５２と画素電極５６とはアクティブ素子としてのＴＦＴ素子５５を介して互いに接続されている。このＴＦＴ素子５５は、第１７図に示すように、下地層５１の上に次の各層、すなわち、ゲート電極５２ａ、ゲート絶縁膜としての陽極酸化膜５３、もう１つのゲート絶縁膜としての窒化膜５９、チャネル部真性半導体膜としてのａ−Ｓｉ（アモルファス・シリコン）膜６１、コンタクト部半導体膜としてのＮ+ａ−Ｓｉ（ドープド・アモルファス・シリコン）膜６２、そしてチャネル部保護用窒化膜６３の各層を順次に積層することによって形成されている。
【００６２】
　第１５図において素子側基板母材５０の表面にはゲート電極線５２に直交する位置関係で直線状のソース電極線６４が複数個互いに平行に形成される。これらのソース電極線６４は、第１６図及び第１７図に示すように、Ｎ+ａ−Ｓｉ膜６２の片側（第１６図の左片側）の上に積層するように形成される。また、Ｎ+ａ−Ｓｉ膜６２のもう一方の片側（すなわち、第１６図の右片側）の上に積層するように画素電極５６が形成される。
【００６３】
　以下、上記のようなＴＦＴ素子５５の形成方法について第１９図に示す工程図を用いて説明する。まず、第１８図において、ガラス等によって形成された素子側基板母材５０を用意し、その上にスパッタリング等によってＴａ2Ｏ5等を一様な厚さに形成して下地層５１を形成する（工程Ｓ１１）。
【００６４】
　次に、周知のパターニング技術例えばフォトリソグラフィ法を用いて下地層５１の上にＴａをパターニングすることによって複数の直線状のゲート電極線５２、それらのゲート電極線５２から張り出すＴＦＴ素子用のゲート電極５２ａ及び各液晶装置部分のゲート電極線５２をつなぐ主通電パターン５７を形成する。また、このとき同時に、互いに隣り合うゲート電極線５２を導通する補助通電パターン５８を個々の画素部分に対応して形成する（工程Ｓ１２）。その後、素子基板母材５０を化成液、すなわち陽極酸化処理溶液に浸漬し、さらに主通電パターン５７に所定電圧を印加することにより陽極酸化処理を実行し（工程Ｓ１３）、これによりゲート電極５２ａその他のパターン上に陽極酸化膜を形成する。
【００６５】
　本実施例では、主通電パターン５７に加えて個々の画素部分内に補助通電パターン５８を形成し、それらの補助通電パターン５８によって各ゲート電極線５２をつないでいるので、主通電パターン５７のどこかに断線その他の配線異常が発生した場合には、補助通電パターン５８を通して各ゲート電極線５２従って各ゲート電極５２ａに通電することができ、それ故、全てのゲート電極５２ａに適正な膜厚の陽極酸化膜５３（第１７図参照）を常に安定して形成できる。
【００６６】
　その後、上記のようにして形成した個々の陽極酸化膜５３の上に、例えばＣＶＤ法によってＳｉ3Ｎ4をパターニングしてゲート保護膜５９（第１７図参照）を形成する（工程Ｓ１４）。そしてさらに、ａ−Ｓｉを厚さ一様に堆積し、さらにＮ+ａ−Ｓｉを厚さ一様に堆積し、さらにフォトエッチング等によりＮ+ａ−Ｓｉをパターニングしてコンタクト部半導体膜６２を形成し、さらにａ−Ｓｉをパターニングしてチャネル部真性半導体膜６１を形成する（工程Ｓ１５）。
【００６７】
　その後、工程Ｓ１６において補助通電パターン５８を除去する。ここにおける除去作業は、それまでに堆積されたＳｉ3Ｎ4、Ｔａ2Ｏ5及びＴａの各層を除去するために行われるものであり、例えばＳＦ6、ＣＦ4等といったフッ素系ガスを用いたドライエッチングによって行うことができる。この補助通電パターン５８の除去処理により、主通電パターン５７以外の部分での各ゲート電極線５２の導通が断絶される。
【００６８】
　次にＳｉ3Ｎ4を周知のパターニング技術を用いてパターニングしてチャネル部保護膜６３を形成し（工程Ｓ１７）、さらに、ＩＴＯ（Indium Tin Oxide）をその一部がＮ+ａ−Ｓｉ膜６２に重なるように且つ所定のドット形状にパターニングすることによって画素電極５６をマトリクス状に形成する（工程Ｓ１８）。さらに、Ａｌ（アルミニウム）をその一部がＮ+ａ−Ｓｉ膜６２に重なるように且つ互いに平行に配列するようにパターニングすることによってソース電極線６４を形成する（工程Ｓ１９）。
【００６９】
　その後、基板表面に配向膜を一様に形成し、その配向膜に対して一軸配向処理例えばラビング処理を施し、さらにスクリーン印刷等によって環状のシール材を形成することにより素子側基板母材に対する所定の処理が完了する。その後、この素子側基板母材とは別個に用意した対向側基板母材をこの素子側基板母材に重ね合せて大面積のパネル構造体を形成し、そのパネル構造体内の個々の液晶装置部分に液晶を封入し、そのパネル構造体を切断して液晶装置１個分の液晶パネルを複数個作製し、そしてそれらの液晶パネルに偏光板、液晶駆動用ＩＣ等を装着することにより、求める液晶装置が複数個製造される。
【００７０】
　以上のように、本実施例によれば、陽極酸化処理（工程１３）が完了するまでは補助通電パターン５８によって隣り合うゲート電極線５２を導通させておくので、主通電パターン５７に断線その他の支障があっても補助通電パターン５８を用いることにより、全てのゲート電極５２ａに支障なく陽極酸化膜を形成できる。
【産業上の利用可能性】
【００７１】
　本発明に係る液晶装置の製造方法は、携帯電話機の表示部、コンピュータのディスプレイ等に好適に用いられる液晶装置を製造する際に使用される。　
　本発明は液晶装置の製造方法に関する。特に、陽極酸化によって形成された絶縁膜を備えたアクティブ素子を有する液晶装置の製造方法に関する。
【００７２】
　非線型の電圧電流特性を有する素子、例えば、ＴＦＴ（Thin FilmTransistor：薄膜トランジスタ）やＴＦＤ（Thin Film Diode：薄膜ダイオード）等のアクティブ素子を画素毎に備えた液晶装置に利用できる。この種の液晶装置の中には、製造工程中に電極部の表面に陽極酸化膜を形成し、この陽極酸化膜を絶縁膜として含むように構成されたアクティブ素子を有するものがある。上記のようなアクティブ素子の例として、ＭＩＭ（Metal-Insulator-Metal：金属−絶縁体−金属）の積層構造を備えたダイオード素子（以下、ＭＩＭ素子という）がある。このＭＩＭ素子は、導電体からなる第１電極層の表面に陽極酸化によって絶縁膜を形成し、この絶縁膜の上にさらに第２電極層を形成することによって形成される。この場合、絶縁膜を形成する方法として陽極酸化を用いることによって、製造コストを抑制しながら、厚さが均一でしかも再現性に優れた絶縁膜を形成することができ、膜質もアニール処理等によって改善することが容易であるため、素子特性の安定化を図ることができる。
【図面の簡単な説明】
【００７３】
【図１】本発明に係る液晶装置の製造方法の第１実施例を説明するための、素子側基板上の画素領域内の平面構造を示す拡大平面図である。
【図２】第１実施例における通電パターンの平面形状を示す平面図である。
【図３】第１実施例におけるＭＩＭ素子の完成時の平面形状を示す平面図である。
【図４】第１実施例における通電パターンの除去後の平面形状を示す平面図である。
【図５】第１実施例の変形例における通電パターンの除去後の平面形状を示す平面図である。
【図６】本発明に係る液晶装置の製造方法の第２実施例における通電パターンの平面形状を示す平面図である。
【図７】第２実施例における通電パターンの除去後の平面形状を示す平面図である。
【図８】本発明に係る液晶装置の製造方法の第３実施例における通電パターンの平面形状を示す平面図である。
【図９】本発明に係る液晶装置の製造方法によって製造される液晶装置の一例を示す斜視図である。
【図１０】第９図に示す液晶装置を製造する際に用いられる素子側基板母材の一例を示す平面図である。
【図１１】第１０図の素子側基板母材に対向して貼り付けられる対向側基板母材の一例を示す平面図である。
【図１２】第１０図の素子側基板母材の表面に形成される１画素部分を拡大して示す斜視図である。
【図１３】本発明に係る液晶装置の製造方法の一実施例を示す工程図である。
【図１４】第１０図に示す素子側基板母材を製造する途中工程の１つによって製造される素子側基板母材を示す平面図である。
【図１５】本発明に係る液晶装置の製造方法のさらに他の実施例を実施する際にその途中工程において作製される素子側基板母材の一例を部分的に拡大して示す平面図である。
【図１６】第１５図の要部を拡大して示す平面図である。
【図１７】第１６図のＺ−Ｚ線に従った断面図である。
【図１８】第１５図の前工程において作製される素子側基板母材を示す平面図である。
【図１９】本発明に係る液晶装置の製造方法のさらに他の実施例を示す工程図であって、特に第１５図に示す素子側基板母材を製造するための工程図である。
【符号の説明】
【００７４】
１　液晶装置
４　液晶
１０　素子側基板
１１　下地層
１１ａ　開口部
１２　配線層
１３　接続層
１５　電極層
１６画素電極
４１　下地層
４２　配線層
４２ａ　第一電極
４３　陽極酸化膜
４７　主通電パターン
４８　補助通電パターン
【図１】
2004133480.tif 000003
【図２】
2004133480.tif 000004
【図３】
2004133480.tif 000005
【図４】
2004133480.tif 000006
【図５】
2004133480.tif 000007
【図６】
2004133480.tif 000008
【図７】
2004133480.tif 000009
【図８】
2004133480.tif 000010
【図９】
2004133480.tif 000011
【図１０】
2004133480.tif 000012
【図１１】
2004133480.tif 000013
【図１２】
2004133480.tif 000014
【図１３】
2004133480.tif 000015
【図１４】
2004133480.tif 000016
【図１５】
2004133480.tif 000017
【図１６】
2004133480.tif 000018
【図１７】
2004133480.tif 000019
【図１８】
2004133480.tif 000020
【図１９】
2004133480.tif 000021