(57)【要約】【課題】電流増幅率βの通電時間ｔによる劣化を抑えて電流増幅率β、およびその信頼性を向上させたＨＢＴを提供すること。【解決手段】ＨＢＴ１は、半絶縁ＧａＡｓ基板上２にバッファ層として順にｉ−Ｉｎ０．０５Ａｌ０．９５Ａｓ層３を厚さ５０ｎｍ、ｉ−ＡｌＡｓ層４を１００ｎｍ成長させ、その後、ｎ＋−ＧａＡｓ層からなるサブコレクタ層５、ｎ−−ＧａＡｓ層からなるコレクタ層６、ｐ＋−ＧａＡｓ層からなるベース層７、ｎ−ＡｌＧａＡｓグレーデッド層からなるエミッタ層８、ｎ−ＡｌＧａＡｓ層からなるエミッタ層９、ｎ−ＡｌＧａＡｓグレーデッド層からなるエミッタ層１０、ｎ＋−ＧａＡｓからなるエミッタキャップ層１１、ｎ＋−ＩｎＧａＡｓグレーデット層からなるエミッタキャップ層１２、ｎ＋−ＩｎＧａＡｓ層からなるエミッタキャップ層１３をこの順でエピタキシャル成長させたエピタキシャル層１４からなる構成を有する。【選択図】図１
2004055724.tif 000002
【特許請求の範囲】
【請求項１】
ＧａＡｓ基板上にコレクタの抵抗を下げるｎ＋−ＧａＡｓからなるサブコレクタ層、ｎ−−ＧａＡｓからなるコレクタ層、ｐ＋−ＧａＡｓ層からなるベース層、ｎ−ＡｌＧａＡｓまたはｎ−ＩｎＧａＰからなるエミッタ層、前記エミッタ層のオーミックコンタクト抵抗を低減させるｎ＋　−ＧａＡｓおよびｎ＋　−ＩｎＧａＡｓからなるエミッタキャップ層で構成されるヘテロ接合バイポーラトランジスタにおいて、
前記ＧａＡｓ基板と前記サブコレクタ層の間に前記ＧａＡｓ基板側から順にｉ−ＩｎＡｌＡｓ層、およびｉ−ＡｌＡｓ層からなるバッファ層を設けたことを特徴とするヘテロ接合バイポーラトランジスタ。
【請求項２】
前記バッファ層は、前記ＧａＡｓ基板側から順にｉ−ＩｎＡｌＡｓ層、ｉ−ＡｌＡｓ層、およびｉ−ＡｌＧａＡｓ層からなることを特徴とした請求項１記載のヘテロ接合バイポーラトランジスタ。
【請求項３】
前記バッファ層は、前記ＧａＡｓ基板側から順にｉ−ＩｎＡｌＡｓ層、ｉ−ＡｌＡｓ層、およびｉ−ＧａＡｓ層からなることを特徴とした請求項１記載のヘテロ接合バイポーラトランジスタ。
【請求項４】
前記ｉ−ＩｎＡｌＡｓ層のＩｎ混晶比は、０．０５以上０．２以下であることを特徴とする請求項１から請求項３記載のヘテロ接合バイポーラトランジスタ。
【請求項５】
前記ｉ−ＩｎＡｌＡｓ層の膜厚は、５ｎｍ以上２００ｎｍ以下であることを特徴とする請求項１から請求項４記載のヘテロ接合バイポーラトランジスタ。
【請求項６】
前記ｉ−ＡｌＡｓ層の膜厚は、前記ｉ−ＩｎＡｌＡｓ層の膜厚の少なくとも２倍以上の厚さであることを特徴とした請求項１から請求５記載のヘテロ接合バイポーラトランジスタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体デバイスの中で電流増幅率が高いヘテロ接合バイポーラトランジスタに関し、さらに電流増幅率および信頼性を向上させたヘテロ接合バイポーラトランジスタに関するものである。
【０００２】
【従来の技術】
異種の化合物半導体を積層することで形成されるヘテロ接合面を利用したデバイスの一つにヘテロ接合バイポーラトランジスタ（以下、ＨＢＴという）がある。ベース層よりもバンドギャップの大きな半導体でエミッタ層を構成し、これによりエミッタ層とベース層の間のワイドギャップ化を実現してエミッタ注入効率を高めたものである。
【０００３】
図７は、従来のＨＢＴ４１の層構造図である。このＨＢＴ４１は、半絶縁ＧａＡｓ基板２上に、コレクタ層６の抵抗を低減させるｎ＋　−ＧａＡｓ層からなるサブコレクタ層５（５×１０１８ｃｍ−３）、ｎ−　−ＧａＡｓ層からなるコレクタ層６（５×１０１６ｃｍ−３）、ｐ＋　−ＧａＡｓ層からなるベース層７（４×１０１９ｃｍ−３）、ｎ−ＡｌＧａＡｓグレーデット層からなるエミッタ層８（５×１０１７ｃｍ−３）、ｎ−ＡｌＧａＡｓ層からなるエミッタ層９（５×１０１７ｃｍ−３）、ｎ−ＡｌＧａＡｓグレーデット層からなるエミッタ層１０（５×１０１７ｃｍ−３）、エミッタ層８、９、１０のオーミックコンタクト抵抗を低減させるｎ＋　−ＧａＡｓ層からなるエミッタキャップ層１１（５×１０１８ｃｍ−３）、ｎ＋　−ＩｎＧａＡｓグレーデット層からなるエミッタキャップ層１２（２×１０１９ｃｍ−３）、ｎ＋　−ＩｎＧａＡｓ層からなるエミッタキャップ層１３（２×１０１９ｃｍ−３）をこの順でエピタキシャル成長させたエピタキシャル層１５からなる構成を有する。
【０００４】
ベース層７とエミッタ層８、９、１０の間の電圧を増加させると、出力電流であるコレクタ電流は、入力電流であるベース電流により増幅される。このときの出力電流と入力電流の比が電流増幅率β（出力電流／入力電流）であり、この電流増幅率βを向上させること、およびその信頼性を高めることは、ＨＢＴ４１の重要な課題であり、この構成において高い電流増幅率βを得るため、エミッタ層８、９、１０、およびベース層７の結晶性を良くする研究が多く行われてきた。
【０００５】
【発明が解決しょうとする課題】
しかしながら、従来のＨＢＴ４１では、通電時間が増加するとともに、電流増幅率βが低下するという問題があった。
図８は、従来のＨＢＴ４１の通電時間ｔ（ｈｒ）と電流増幅率βとの関係を示す図である。この図から明らかなように、通電時間ｔが増加するに伴って電流増幅率βは低下し、例えば初期状態で電流増幅率βは１２０あったが、通電時間ｔが６００時間に達すると、電流増幅率βは７２（６０％）に低下する。
【０００６】
そこで、半絶縁ＧａＡｓ基板２に潜在する欠陥がサブコレクタ層５、コレクタ層６、ベース層７、エミッタ層８、９、１０、エミッタキャップ層１１からなるエピタキシャル層１５に与える影響について研究した。
【０００７】
従来のＨＢＴ４１の構造は、半絶縁ＧａＡｓ基板２上に直接サブコレクタ層５を成長していたため、半絶縁ＧａＡｓ基板２の欠陥がそのままサブコレクタ層５、コレクタ層６、ベース層７、エミッタ層８、９、１０、エミッタキャップ層１１、１２、１３の順にエピタキシャル層１５内を伝播し、その結果電流増幅率βが低下し信頼性が悪いことが判明した。
【０００８】
電流増幅率βを通電時間ｔにより劣化させないためには、半絶縁ＧａＡｓ基板２の欠陥をエピタキシャル層１５に伝播させないようにして、サブコレクタ層５、コレクタ層６、ベース層７、エミッタ層８、９、１０からなるエピタキシャル層１５の結晶性を改善しなければならない。
【０００９】
従来技術として半絶縁ＧａＡｓ基板２とサブコレクタ層５間にバッファ層として、ｉ−ＧａＡｓ層またはｉ−ＡｌＧａＡｓ層を単独で成長させたバッファ層を有する構造のＨＢＴ、またはｉ−ＧａＡｓ層とｉ−ＡｌＧａＡｓ層の２層を順に成長させたバッファ層を有する構造のＨＢＴが特開平９ー３２１０５８号公報に開示されている。これらのバッファ層を有するＨＢＴとバッファ層のない従来のＨＢＴ４１の電流増幅率βを測定し比較したが、電流増幅率βはいずれも殆ど変わらなかった。
【００１０】
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、電流増幅率βの通電時間ｔによる劣化を抑えて電流増幅率β、およびその信頼性を向上させたＨＢＴを提供することにある。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、本発明は、ＧａＡｓ基板上にコレクタの抵抗を下げるｎ＋−ＧａＡｓからなるサブコレクタ層、ｎ−−ＧａＡｓからなるコレクタ層、ｐ＋−ＧａＡｓ層からなるベース層、ｎ−ＡｌＧａＡｓまたはｎ−ＩｎＧａＰからなるエミッタ層、前記エミッタ層のオーミックコンタクト抵抗を低減させるｎ＋　−ＧａＡｓおよびｎ＋　−ＩｎＧａＡｓからなるエミッタキャップ層で構成されるヘテロ接合バイポーラトランジスタにおいて、前記ＧａＡｓ基板と前記サブコレクタ層の間に前記ＧａＡｓ基板側から順にｉ−ＩｎＡｌＡｓ層、およびｉ−ＡｌＡｓ層からなるバッファ層を設けたことを特徴とするヘテロ接合バイポーラトランジを提供する。
【００１２】
【発明の実施の形態】
本発明の形態を図面に基づいて詳細に説明する。図１は、本発明の実施例に係るＨＢＴ１の層構造図である。本発明の実施例に係るＨＢＴ１は、バッファ層以外は図７に示した従来のＨＢＴ４１と同じ層構成を有する。図７と同一の層には、同一の引用数字を付し、重複する説明は省略する。
【００１３】
本発明に係るＨＢＴ１は、半絶縁ＧａＡｓ基板上２にバッファ層として順にｉ−Ｉｎ０．０５Ａｌ０．９５Ａｓ層３を厚さ５０ｎｍ、ｉ−ＡｌＡｓ層４を１００ｎｍ成長させ、その後、ｎ＋−ＧａＡｓ層からなるサブコレクタ層５、ｎ−−ＧａＡｓ層からなるコレクタ層６、ｐ＋−ＧａＡｓ層からなるベース層７、ｎ−ＡｌＧａＡｓグレーデッド層からなるエミッタ層８、ｎ−ＡｌＧａＡｓ層からなるエミッタ層９、ｎ−ＡｌＧａＡｓグレーデッド層からなるエミッタ層１０、ｎ＋−ＧａＡｓからなるエミッタキャップ層１１、ｎ＋−ＩｎＧａＡｓグレーデット層からなるエミッタキャップ層１２、ｎ＋−ＩｎＧａＡｓ層からなるエミッタキャップ層１３をこの順でエピタキシャル成長させたエピタキシャル層１４からなる構成を有する。
【００１４】
ＨＢＴ１は、半絶縁ＧａＡｓ基板上２とサブコレクタ層５の間の半絶縁ＧａＡｓ基板２上に半絶縁性ＧａＡｓ基板２と僅かに格子定数がずれるｉ−ＩｎＡｌＡｓ層３を成長してから、ｉ−ＡｌＡｓ層４を成長したバッファ層を設けたので、半絶縁ＧａＡｓ基板２の欠陥がエピタキシャル層１４に伝播されない。その結果、従来のＨＢＴ４１と比較して電流増幅率βおよび信頼性とも大幅に良くなった。
【００１５】
ｉ−ＩｎＡｌＡｓ層３、およびｉ−ＡｌＡｓ層４は、有機金属のトリメチルインジウム（（ＣＨ３）３Ｉｎ）、トリメチルアルミニウム（（ＣＨ３）３Ａｌ）、特殊高圧ガスのアルシン（ＡｓＨ３）を原料として成長させる。
【００１６】
従来のＨＢＴ４１と本発明のＨＢＴ１で電流増幅率βを測定し比較した。従来のＨＢＴ４１の電流増幅率βは約１２０であるが、本発明のＨＢＴ１の電流増幅率βは１８０であり、本発明のＨＢＴ１の電流増幅率βは従来のＨＢＴ４１の電流増幅率βに比べて大幅に改善されたことが解る。
【００１７】
本発明のＨＢＴ１の信頼性試験を行った。
図２は、本発明の実施例のＨＢＴ１の通電時間ｔ（ｈｒ）と電流増幅率βとの関係を示す図である。この図から明らかなように、本実施例のＨＢＴ１の電流増幅率βは、初期状態で１８０、通電時間ｔが６００時間で１７７（９８％）、２０００時間で１７０（９４％）であるのに対し、図８に示す従来のＨＢＴ４１の場合、例えば、通電時間ｔが６００時間で電流増幅率βは７２（６０％）に低下し、本発明のＨＢＴ１の電流増幅率βの通電時間ｔによる劣化は、従来のＨＢＴ４１の電流増幅率βの通電時間ｔによる劣化に比べて大幅に改善されたことが解る。
【００１８】
次に、ｉ−ＩｎＡｌＡｓ層３およびｉ−ＡｌＡｓ層４からなるバッファ層のｉ−ＩｎＡｌＡｓ層３の膜厚を５０ｎｍ、ｉ−ＡｌＡｓ層４の膜厚を１００ｎｍに固定し、ｉ−ＩｎＡｌＡｓ層３のＩｎ混晶比を変えて電流増幅率βを測定した。
【００１９】
図３は、ｉ−ＩｎＡｌＡｓ層３のＩｎ混晶比と電流増幅率βとの関係を示す図である。Ｉｎ混晶比が０．０１から０．０５まではＩｎ混晶比が上がるにつれ電流増幅率βも上がり、０．０５から０．２までは電流増幅率βは横ばい、０．２５以上になると電流増幅率βは下がる。
【００２０】
Ｉｎ混晶が高くなると、電流増幅率βが下がる理由は、半絶縁ＧａＡｓ基板２からの転位の伝播は防止されていると推定できるが、Ｉｎ混晶が高くなりすぎると、半絶縁ＧａＡｓ基板２との格子不整合が大きくなり過ぎ、ミスフィット転位が増えその転位がＨＢＴ１の各層に伝播しているためと考えられる。大きい電流増幅率βを確保するためには、ｉ−ＩｎＡｌＡｓ層３のＩｎ混晶比を０．０５から０．２までにするとよい。
【００２１】
次に、ｉ−ＡｌＡｓ層４の膜厚を１００ｎｍに固定し、ｉ−ＩｎＡｌＡｓ層３のＩｎ混晶比を０．０５、０．１、または０．２とし、膜厚を変えて電流増幅率βを測定した。
【００２２】
図４は、ｉ−ＩｎＡｌＡｓ層３の膜厚（ｎｍ）と電流増幅率βとの関係を示す図である。Ｉｎ混晶比が０．０５の場合は、５ｎｍから２００ｎｍまで電流増幅率βの変化がなく、膜厚２００ｎｍを越えたところから電流増幅率βが下がることが解る。また、同様にＩｎ混晶比が０．１の場合は１００ｎｍを越えたところから電流増幅率βが下がり、Ｉｎ混晶比が０．２の場合は５０ｎｍを越えたところから下がる。電流増幅率βを確保するためには、ｉ−ＩｎＡｌＡｓ層３の膜厚を５ｎｍから２００ｎｍまでにするとよい。
【００２３】
尚、図１に示すようにｉ−ＩｎＡｌＡｓ層３の膜厚が５０ｎｍならば、ｉ−ＡｌＡｓ層４の膜厚を１００ｎｍというように、ｉ−ＡｌＡｓ層４の膜厚は、ｉ−ＩｎＡｌＡｓ層３の膜厚の少なくとも２倍以上の厚さに形成することが望ましい。
【００２４】
図５は、本発明の他の実施例を示すＨＢＴ２１の層構造図である。半絶縁ＧａＡｓ基板上２とサブコレクタ層４の間に、半絶縁ＧａＡｓ基板上２側から順にｉ−ＩｎＡｌＡｓ層３、ｉ−ＡｌＡｓ層４、ｉ−ＡｌＧａＡｓ層１６をエピタキシャル成長させてバッファ層を形成させる。
【００２５】
図６は、本発明のさらに他の実施例を示すＨＢＴ３１の層構造図である。半絶縁ＧａＡｓ基板上２とサブコレクタ層４の間に、半絶縁ＧａＡｓ基板上２側から順にｉ−ＩｎＡｌＡｓ層３、ｉ−ＡｌＡｓ層４、ｉ−ＧａＡｓ層１７をエピタキシャル成長させてバッファ層を形成させる。
【００２６】
図５および図６のＨＢＴ２１およびＨＢＴ３１の電流増幅率βの測定すると、ＨＢＴ２１およびＨＢＴ３１にもＨＢＴ１と同様に電流増幅率βおよび信頼性を高める効果があることがわかった。
【００２７】
また、本実施の形態では、エミッタ層８、９、１０がｎ−ＡｌＧａＡｓ層からなるＨＢＴ１について説明したが、エミッタ層８、９、１０がｎ−ＩｎＧａＰ層からなるＨＢＴでも同様に電流増幅率βおよび信頼性を高める効果が確認できた。
【００２８】
【発明の効果】
以上詳細に説明したように、本発明のＨＴＢ１によれば、半絶縁ＧａＡｓ基板上２とサブコレクタ層５の間の半絶縁ＧａＡｓ基板２側から順にｉ−ＩｎＡｌＡｓ層３、およびｉ−ＡｌＡｓ層４からなるバッファ層を設けたことによって、半絶縁ＧａＡｓ基板２の欠陥をエピタキシャル層１４に伝播させないようにできたので、電流増幅率βの通電時間ｔによる劣化を抑えて電流増幅率β、およびその信頼性を向上させたＨＢＴ１を提供することができた。
【図面の簡単な説明】
【図１】本発明の実施例に係るＨＢＴ１の層構造図
【図２】ＨＢＴ１の通電時間ｔ（ｈｒ）と電流増幅率βとの関係を示す図
【図３】ｉ−ＩｎＡｌＡｓ層３のＩｎ混晶比と電流増幅率βとの関係を示す図
【図４】ｉ−ＩｎＡｌＡｓ層３の膜厚（ｎｍ）と電流増幅率βとの関係を示す図
【図５】本発明の他の実施例を示すＨＢＴ２１の層構造図
【図６】本発明のさらに他の実施例を示すＨＢＴ３１の層構造図
【図７】従来のＨＢＴ４１の層構造図
【図８】従来のＨＢＴ４１の通電時間ｔ（ｈｒ）と電流増幅率βとの関係を示す図
【符号の説明】
１、２１、３１、４１………ＨＢＴ
２………半絶縁ＧａＡｓ基板
３………ｉ−Ｉｎ０．０５Ａｌ０．９５Ａｓ層からなるバッファ層
４………ｉ−ＡｌＡｓ層からなるバッファ層
５………ｎ＋−ＧａＡｓ層からなるサブコレクタ層
６………ｎ−−ＧａＡｓ層からなるコレクタ層
７………ｐ＋−ＧａＡｓ層からなるベース層
８………ｎ−ＡｌＧａＡｓグレーデッド層からなるエミッタ層
９………ｎ−ＡｌＧａＡｓ層からなるエミッタ層
１０………ｎ−ＡｌＧａＡｓグレーデッド層からなるエミッタ層
１４、１５………エピタキシャル層
１１………ｎ＋−ＧａＡｓからなるエミッタキャップ層
１２………ｎ＋−ＩｎＧａＡｓグレーデット層からなるエミッタキャップ層
１３………ｎ＋−ＩｎＧａＡｓ層からなるエミッタキャップ層
１６………ｉ−ＡｌＧａＡｓ層からなるバッファ層
１７………ｉ−ＧａＡｓ層からなるバッファ層
【図１】
2004055724.tif 000003
【図２】
2004055724.tif 000004
【図３】
2004055724.tif 000005
【図４】
2004055724.tif 000006
【図５】
2004055724.tif 000007
【図６】
2004055724.tif 000008
【図７】
2004055724.tif 000009
【図８】
2004055724.tif 000010