(57)【要約】      （修正有）【課題】第１の選択ゲートを用いる読出し電流（Ｉｒ）の測定と、第２の選択ゲートを用いるＩｒの測定との間のセルに対するＩｒにおける変動を低減するセル、ＩＣコンビネーション及び方法を提供する。【解決手段】半導体表面２０５ａを含むスプリットゲートフラッシュメモリセルであって、第１の浮遊ゲート（ＦＧ）２１０上の第１の制御ゲート（ＣＧ）２３０及び第２のＦＧ２２０上の第２のＣＧ２４０が各々半導体表面上のトンネルゲート誘電体層２１１上にある。共通ソース又は共通ドレイン２４５が第１及び第２のＦＧ間にある。第１の選択ゲート２１５及び第２の選択ゲート２２５がそれぞれ、第１のＢＬソース又はドレイン（Ｓ／Ｄ）２１８と第１のＦＧの間及び第２のＢＬ Ｓ／Ｄ２２８と第２のＦＧの間の選択ゲート誘電体層２１６の上にある。【選択図】図２Ａ
2022003701.tif 000002
【特許請求の範囲】
【請求項１】
スプリットゲートフラッシュメモリセル（セル）であって、
半導体表面を有する基板、
第１の浮遊ゲート（ＦＧ）上の第１の制御ゲート（ＣＧ）及び第２の浮遊ゲート（ＦＧ）上の第２のＣＧであって、各々前記半導体表面上のトンネルゲート誘電体層の上にある、前記第１のＣＧ及び前記第２のＣＧ、
前記第１のＦＧと前記第２のＦＧとの間の前記半導体表面における共通ソース又は共通ドレイン、及び
それぞれ、前記半導体表面における第１のＢＬソース又はドレイン（Ｓ／Ｄ）と前記第１のＦＧとの間、及び、前記半導体表面における第２のＢＬ  Ｓ／Ｄと前記第２のＦＧとの間の、選択ゲート誘電体層上の第１の選択ゲート及び第２の選択ゲート、
を含み、
前記第１の選択ゲートが、前記第２の選択ゲートに関連付けられる第２のポケット領域における第２のドーピング分布とは異なる第１のドーピング分布を有する第１のポケット領域を有し、これにより、前記第１の選択ゲートを用いる読み出し電流（Ｉｒ）の測定と、前記第２の選択ゲートを用いる前記Ｉｒの測定との間の前記セルに対する前記Ｉｒにおける変動が低減される、セル。
【請求項２】
請求項１に記載のセルであって、
前記第１の選択ゲート、前記第２の選択ゲート、前記第１のＣＧ、及び前記第２のＣＧが、各々ポリシリコンゲートを含む、セル。
【請求項３】
請求項１に記載のセルであって、
前記第１の選択ゲート、前記第２の選択ゲート、前記第１のＣＧ、及び前記第２のＣＧが、各々金属ゲートを含む、セル。
【請求項４】
請求項１に記載のセルであって、
前記第１のドーピング分布及び前記第２のドーピング分布の総統合ドーズが少なくとも２％異なる、セル。
【請求項５】
請求項１に記載のセルであって、
前記セルが前記半導体表面上に複数あり、前記複数のセルが、共に相互接続され、アレイ状に配置される、セル。
【請求項６】
請求項１に記載のセルであって、
前記セルがｎチャネル金属酸化物半導体（ＭＯＳ）トランジスタを含み、前記第１のポケット領域及び前記第２のポケット領域がいずれもボロンドープされる、セル。
【請求項７】
請求項１に記載のセルであって、
前記基板がシリコンを含む、セル。
【請求項８】
スプリットゲートフラッシュメモリセル（セル）を製造する方法であって、
第１の浮遊ゲート（ＦＧ）上の第１の制御ゲート（ＣＧ）と、第２のＦＧ上の第２のＣＧとを含む半導体表面を有する基板であって、前記第１のＣＧ及び第２のＣＧが各々前記半導体表面上のトンネルゲート誘電体層の上にある、前記基板と、
前記第１のＦＧと前記第２のＦＧとの間の前記半導体表面における共通ソース又は共通ドレインと、
それぞれ、前記半導体表面における第１のＢＬソース又はドレイン（Ｓ／Ｄ）と前記第１のＦＧとの間、及び、前記半導体表面における第２のＢＬ  Ｓ／Ｄと前記第２のＦＧとの間の、選択ゲート誘電体層上の第１の選択ゲート及び第２の選択ゲートと、
を提供すること、
前記第１の選択ゲート及び前記第２の選択ゲートの臨界寸法（ＣＤ）に基づいて、
第１のドーズを含む第１のポケット注入パラメータのセットと、
第２のドーズを含む第２のポケット注入パラメータとのセットと、
を選択すること、及び
双方向ポケット注入を実施することであって、
前記第１の選択ゲートに関連付けられる第１のポケット領域への前記第１の注入パラメータを用いる第１のポケット注入と、
前記第２の選択ゲートに関連付けられる第２のポケット領域への前記第２の注入パラメータを用いる第２のポケット注入と、
を含む、前記双方向ポケット注入を実施すること、
を含み、
前記第１の注入パラメータ及び前記第２の注入パラメータが異なり、前記第１及び第２のポケット領域における異なるドーパント分布となる差を有しており、これにより、前記第１の選択ゲートを用いる読み出し電流（Ｉｒ）の測定と、前記第２の選択ゲートを用いる前記Ｉｒの測定との間の、前記セルに対する前記Ｉｒにおける変動が低減される、方法。
【請求項９】
請求項８に記載の方法であって、
前記第１のドーズ及び前記第２のドーズが少なくとも２％異なる、方法。
【請求項１０】
請求項８に記載の方法であって、更に、
前記第１の選択ゲートに対する不整合データを前記第１の選択ゲートの前記ＣＤに、及び前記第２の選択ゲートに対する不整合データを前記第２の選択ゲートの前記ＣＤに変換することを含む、方法。
【請求項１１】
請求項８に記載の方法であって、
前記第１のポケット注入及び前記第２のポケット注入に対する注入角度が、いずれも１５度〜４５度である、方法。
【請求項１２】
請求項８に記載の方法であって、
前記第１の選択ゲート、前記第２の選択ゲート、前記第１のＣＧ、及び前記第２のＣＧが、各々ポリシリコンゲートを含む、方法。
【請求項１３】
請求項１２に記載の方法であって、更に、
前記第１のＣＧ、前記第２のＣＧ、前記第１の選択ゲート、前記第２の選択ゲート、及び前記共通ソース又は共通ドレイン上にシリサイド層を形成することを含む、方法。
【請求項１４】
請求項８に記載の方法であって、
前記セルがｎチャネル金属酸化物半導体（ＭＯＳ）トランジスタを含み、前記第１のポケット注入及び前記第２のポケット注入が、いずれもボロン注入を含む、方法。
【請求項１５】
請求項８に記載の方法であって、
前記第１の注入パラメータ及び前記第２の注入パラメータの前記差が、前記第１の注入パラメータのための第１の注入ドーズ及び前記第２の注入パラメータのための第２の注入ドーズを備えるドーズ差であり、
前記方法が更に、前記セルを含むダイを有するロットにおける複数のウェハの各々に対して前記ドーズ差をカスタマイズすることを含む、方法。
【請求項１６】
集積回路（ＩＣ）コンビネーションであって、
半導体表面を有する基板、
前記半導体表面上に形成されるプロセッサ、
前記半導体表面上に形成される相互接続されるスプリットゲートフラッシュメモリセル（セル）のアレイであって、各セルが、
第１の浮遊ゲート（ＦＧ）上の第１の制御ゲート（ＣＧ）及び第２の浮遊ゲート（ＦＧ）上の第２のＣＧであって、各々、前記半導体表面上のトンネルゲート誘電体層の上に
ある、前記第１のＣＧ及び前記第２のＣＧと、
前記第１のＦＧと前記第２のＦＧとの間の前記半導体表面における共通ソース又は共通ドレインと、
それぞれ、前記半導体表面における第１のＢＬソース又はドレイン（Ｓ／Ｄ）と前記第１のＦＧとの間、及び、前記半導体表面における第２のＢＬ  Ｓ／Ｄと前記第２のＦＧとの間の、選択ゲート誘電体層上の第１の選択ゲート及び第２の選択ゲートと、
を含み、前記第１の選択ゲートが、前記第２の選択ゲートに関連付けられる第２のポケット領域における第２のドーピング分布とは異なる第１のドーピング分布を有する第１のポケット領域を有し、これにより、前記第１の選択ゲートを用いる読み出し電流（Ｉｒ）の測定と、前記第２の選択ゲートを用いる前記Ｉｒの測定との間の前記セルに対する前記Ｉｒにおける変動が低減される、前記セル、及び
相互接続されたセルの前記アレイの、前記プロセッサへの結合のためデータバス、
を含む、ＩＣコンビネーション。
【請求項１７】
請求項１６に記載のＩＣコンビネーションであって、
前記第１の選択ゲート、前記第２の選択ゲート、前記第１のＣＧ、及び前記第２のＣＧが、各々ポリシリコンゲートを含む、ＩＣコンビネーション。
【請求項１８】
請求項１６に記載のＩＣコンビネーションであって、
前記第１のドーピング分布及び前記第２のドーピング分布の総統合ドーズが少なくとも２％異なる、ＩＣコンビネーション。
【請求項１９】
請求項１６に記載のＩＣコンビネーションであって、更に、
マイクロコントローラユニット（ＭＣＵ）を含む、ＩＣコンビネーション。
【請求項２０】
請求項１６に記載のＩＣコンビネーションであって、
前記セルがｎチャネル金属酸化物半導体（ＮＭＯＳ）トランジスタを含み、前記第１のポケット領域及び前記第２のポケット領域が、いずれもボロンドープされる、ＩＣコンビネーション。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、スプリットゲートフラッシュメモリセルに関連する。
【背景技術】
【０００２】
フラッシュメモリは、ブロック毎に消去し得る、電気的に消去可能なプログラマブル読出し専用メモリ（ＥＥＰＲＯＭ）の改善されたバージョンである。フラッシュメモリは、パワーダウンの間のメモリデータの損失なくプログラム性を要求する（不揮発性の）種々の応用例において用いられる。スプリットゲートフラッシュメモリセルは、ドープされたポリシリコン、一層低いプログラム電流、一層高い耐久性、及び改善されたデータ保持を概して含む、ワード線（ＷＬ）又は選択ゲートトランジスタにより制御される低リークに起因して、半導体業界において広く用いられてきている。
【０００３】
特定のフラッシュメモリセルは、フラッシュメモリセルの中間において共通ソース（又はドレイン）領域を共用する２つのサイドバイサイドトランジスタ構造を含むスプリットゲートフラッシュセルである。スプリットゲートフラッシュセルにおいて、選択ゲートは、電圧を浮遊ゲート（ＦＧ）上に結合するように、及びトランジスタのチャネル領域を制御するように形成される。これらの目的を達成するために、選択ゲートは、基板に直接的に重なって及びＦＧに重なって（又は近接して）物理的に形成される。スプリットゲートフラッシュセルは、選択ゲートトランジスタにより制御される一層低いリーク、一層低いプログラム電流、一層高い耐久性、及び改善されたデータ保持という（従来のフラッシュセルに対する）利点に起因して、半導体業界において広く用いられている。
【発明の概要】
【０００４】
記載される例において、スプリットゲートフラッシュメモリセル（セル）が半導体表面を含む。第１の浮遊ゲート（ＦＧ）上の第１の制御ゲート（ＣＧ）及び第２の浮遊ゲート（ＦＧ）上の第２のＣＧが、各々、半導体表面上のトンネルゲート誘電体層上にある。共通ソース又は共通ドレインが、第１のＦＧと第２のＦＧとの間の半導体表面にある。第１の選択ゲート及び第２の選択ゲートが、それぞれ、第１のＢＬソース又はドレイン（Ｓ／Ｄ）と第１のＦＧとの間、及び、第２のＢＬ  Ｓ／Ｄと第２のＦＧとの間の選択ゲート誘電体層上にある。第１の選択ゲートは、第２の選択ゲートに関連付けられる第２のポケット領域における第２のドーピング分布とは異なる第１のドーピング分布を有する第１のポケット領域を有し、これにより、第１の選択ゲートを用いる読出し電流（Ｉｒ）の測定と、第２の選択ゲートを用いるＩｒの測定との間のセルに対するＩｒにおける変動が低減される。
【図面の簡単な説明】
【０００５】
【図１】例示の一実施例に従った、フィードフォワード双方向ポケット注入されたスプリットゲートフラッシュセルを製造するための例示の方法における工程のフローチャートである。
【０００６】
【図２Ａ】例示の一実施例に従った、例示のフィードフォワード双方向ポケット注入されたスプリットゲートフラッシュセルの断面図である。
【０００７】
【図２Ｂ】図２Ａのフィードフォワード双方向ポケット注入されたスプリットゲートフラッシュセルの断面図であり、シリサイド層が取り除かれており、それぞれの角度付けられたポケット注入を示し、双方向ポケット注入を構成する例示の角度を示すために矢が提供されている。
【０００８】
【図３】例示の一実施例に従った、相互接続されるフィードフォワード双方向ポケット注入されたスプリットゲートフラッシュセルのアレイを含む、不揮発性メモリを含むモノリシックＩＣプロセッサチップコンビネーションのブロック図表現である。
【０００９】
【図４】１．２ＶのＢＬ読出し電圧及び１２．５Ｖの消去電圧を用いる消去された状態における表及びグラフの形態での偶数奇数選択ゲート読出しに対するウェハにわたるセルに対する正規化されたＩｒ分布データを示す。
【００１０】
【図５】正規化されたＩｒ対選択ゲートＣＤのグラフであり、（テストされる特定のスプリットゲートフラッシュセル設計では）増大する選択ゲートＣＤと共にＩｒが単調に増加することを明示する。
【発明を実施するための形態】
【００１１】
本開示において、幾つかの動作又は事象が、異なる順及び／又は他の動作又は事象と同時に起こり得、幾つかの例示される動作又は事象は任意選択である。
【００１２】
スプリットゲートフラッシュセルの寸法が縮小されると、選択ゲート長がより短くなり、そのため、セルの反対の端部のそれぞれの選択ゲート（本明細書において偶数／奇数選択ゲートと称し、それらの長さの差を偶数／奇数選択ゲート臨界寸法（ＣＤ）変動と称する）間のゲート長変動や、選択ゲート閾値電圧（Ｖｔ）に影響を与える注入のための注入ドーピング変動など、プロセス変動の影響を一層受け易くなる。基板（ウェハなど）にわたるダイ内及びダイ間の選択ゲートＶｔ分布が拡がると、基板（ウェハなど）にわたるダイ内及びダイ間の読み出し電流（Ｉｒ）分布が一層大きくなり、フラッシュ回路設計マージンが低減される。
【００１３】
スプリットゲートフラッシュセル統合における偶数／奇数選択ゲートＣＤ変動を低減するための従来のアプローチにおいて、改善されたリソグラフィ装置を用いることなどにより、ＷＬフォトアライメントマージンがタイトになる。しかし、偶数／奇数選択フラッシュセルＣＤ差が概して常に存在するように、整合マージンはゼロとされ得ないので、選択ゲートフォトアライメントマージンをこのようにタイトにすることで効率が制限される。
【００１４】
例示の実施例は、選択ゲートＣＤ整合マージンを補償するため双方向ポケット注入を判定するためにフィードフォワードされる、偶数／奇数選択ゲートＣＤインラインプロセス制御データを用いる。フラッシュ方位は１方向に制約されることが認識されており、これにより、２回転注入が可能となる。スプリットゲートフラッシュセルの偶数選択ゲート側のため及び奇数選択ゲート側のための注入パラメータ（ドーズ、エネルギー、及び／又は角度）は、それぞれ、インライン偶数／奇数選択ゲートＣＤデータに基づいて、偶数／奇数選択ゲートＣＤ差に対する補償として用いられる２回転の各々に対して異なる注入パラメータで調整され得る。タイトにされた消去スプリットゲートフラッシュセルＩｒは、双方向ポケット注入の結果であり、これにより、フラッシュ設計及びプロセスマージンが改善される。開示される実施例は、概して、全てのソース又はドレイン中央共有スプリットゲートフラッシュセルデバイスに適用され得る。
【００１５】
図１は、例示の一実施例に従った、フィードフォワード双方向ポケット注入されたスプリットゲートフラッシュセルを製造するための例示の方法１００における工程のフローチャートである。スプリットゲートフラッシュセルは、ｎチャネル金属酸化物半導体（ＮＭＯＳ）又はｐチャネルＭＯＳ（ＰＭＯＳ）トランジスタのいずれかに基づき得る。本明細書においてＮＭＯＳトランジスタが概して記載され得るが、この情報は、ｎドープされた領域をｐドーピングで置換することによりＰＭＯＳトランジスタにも有用であり、その逆も同様である。開示される実施例は、ＮＯＲ又はＮＡＮＤベースのフラッシュメモリ設計に適用され得、これらにより、異なるポケット注入を、スプリットゲートフラッシュセルのそれぞれのポケット領域に用いることが可能となる。
【００１６】
ステップ１０１は、各々が半導体表面上のトンネルゲート誘電体層上にある、第１のＦＧ上の第１のＣＧと第２のＦＧ上の第２のＣＧとを含む半導体表面を有する基板を提供することを含む。誘電体酸化物層などのトンネルゲート誘電体層２１１は、厚みが約５０オングストローム〜１２０オングストロームであり得る。トンネルゲート誘電体層は、（プログラミング又は消去の間）上にあるＦＧへの電荷移動を可能にするように比較的薄いが、非プログラミング及び非消去オペレーションの間、良好な電荷保持を提供するように充分に厚いように選択される。ＦＧは、ＦＧのトンネルゲート誘電体層により半導体表面から電気的に隔離されるので、ＦＧに到達する電子は、電界の別の印加（例えば、ＥＰＲＯＭにおける場合の印加される電圧又は紫外線（ＵＶ）光など）により取り除かれるまでトラップされる。
【００１７】
共通ソース又は共通ドレインが、第１のＣＧ／ＦＧと第２のＣＧ／ＦＧとの間の半導体表面にある。第１の選択ゲートが、半導体表面における第１のＢＬソース又はドレイン（Ｓ／Ｄ）と第１のＦＧとの間の選択ゲート誘電体層上にある。第２の選択ゲートが、半導体表面における第２のＢＬ  Ｓ／Ｄと第２のＦＧとの間の選択ゲート誘電体層上にある。基板は、シリコン、シリコンゲルマニウム、或いは、ＩＩＩ−Ｖ又はＩＩ−ＶＩ材料を含むその他の半導体材料を含み得、バルク基板、又はバルク基板上のエピタキシャル層を含み得る。一つの特定の配置は、シリコン基板上のシリコン／ゲルマニウム（ＳｉＧｅ）半導体表面である。
【００１８】
第１のＣＧ、第１のＦＧ、第１の選択ゲート、第２のＣＧ、第２のＦＧ、及び第２の選択ゲートは全て、ポリシリコンゲートを含み得る。しかし、他の候補となり得るゲート材料に、ＣＧ、ＦＧ、及び選択ゲートのための金属含有ゲートのための金属が含まれる。例示のプロセス統合の間、選択ゲート（ポリシリコンゲートなど）は、ＣＧ／ＦＧスタックの形成の後、形成される。
【００１９】
ステップ１０２において、第１の選択ゲートのＣＤ及び第２の選択ゲートのＣＤに基づいて、第１のポケット注入パラメータのセットが、第１のドーズを含んで選択され、第２のポケット注入パラメータのセットが、第２のドーズを含んで選択される。また、選択ゲート不整合データが、ポケット注入パラメータを決定するための選択ゲートＣＤデータの代わりに有用であり、選択ゲート不整合データは、それぞれのポケット注入パラメータを決定するために選択ゲートＣＤデータに変換され得る。ウェハファブにおいて、経験的相関関係が、不整合とＣＤとの間で確立され得る。不整合ＣＤがゼロである場合、偶数／奇数選択ゲートＣＤが、「ｘｘ」ナノメートルで同じである。奇数選択ゲート方向に対する不整合が「ｙｙ」ナノメートルである場合、奇数選択ゲートＣＤは「ｘｘ＋ｙｙ」ｎｍであり、偶数選択ゲートＣＤは「ｘｘ−ｙｙ」ｎｍである。
【００２０】
ポケット注入パラメータは、ドーズ（これらは、概して異なる）、注入エネルギー、及び注入角度の少なくとも一つであり得る。ＭＯＳデバイスのためのポケットにｐ型ドーパント（概してボロン）が用いられる。ポケット注入ドーズは、フラッシュセルＩｒに対する選択ゲートＣＤとの明確な相関を有し、ポケットドーズは、最近のイオン注入機器により小さな範囲内で容易に制御され得及び精密に処理され得る。例示のポケット注入ドーズ範囲は、５×１０１２ｃｍ−２〜１×１０１４ｃｍ−２であり、例示のポケット注入エネルギーは概して、１０ＫｅＶ〜５０ＫｅＶであり、例示の注入角度は１５度〜４５度である（注入されている偶数又は奇数選択ゲートに関連付けられる半導体表面に対して測定される）。
【００２１】
ステップ１０３は、第１の選択ゲートに関連付けられる第１のポケット領域への第１の注入パラメータを用いる第１のポケット注入を実施すること、及び第２の選択ゲートに関連付けられる第２のポケット領域への第２の注入パラメータを用いる第２のポケット注入を実施することを含む、双方向ポケット注入を実施することを含む。第１のポケット注入は、第１のポケット領域を形成するため第１の方向であり、第２のポケット注入は、第２のポケット領域を形成するため第２の（異なる）方向である。それぞれのポケット注入は、それぞれのポケット注入が、スプリットゲートフラッシュセルの偶数選択ゲートなど、スプリットゲートフラッシュセルの一つの選択のゲート（ポリシリコンゲートなど）により物理的にブロックされる（又は遮られる）一方で、スプリットゲートフラッシュセルの奇数選択ゲートなど、選択ゲートの他のセットをポケット注入するように、１５度〜５０度など、充分に角度付けられる。フラッシュメモリ及び周辺ＣＭＯＳ回路要素を含むＩＣを製造するプロセスでは、フラッシュＬＤＤ及びポケット注入が、ＣＭＯＳ回路要素にではなく、スプリットゲートフラッシュセルのチャネル領域にのみ向かうように、周辺ＣＭＯＳは概して、フラッシュＬＤＤ及びポケット注入のプロセスの間、フォトレジストによりマスクされる。
【００２２】
第１の注入パラメータ及び第２の注入パラメータは異なり、第１及び第２のポケット領域において異なるドーパント分布となる差（ドーズ差など）があり、これにより、第１の選択ゲートを用いるＩｒの測定と第２の選択ゲートを用いるＩｒの測定との間のスプリットゲートフラッシュセルに対するＩｒの変動が低減される。プログラム状態読み出し電流は比較的に非常に小さく、そのため、偶数／奇数選択ゲートＩｒ差は概して無視し得る一方、消去状態は、選択ゲートＣＤ差が数μＡ（後述の例を参照）などの比較的著しいＩｒ差を生成し得るように、一層高い読み出し電流を有する。
【００２３】
図２Ａは、例示の一実施例に従った、例示のフィードフォワード双方向ポケット注入されたスプリットゲートフラッシュセル２００の断面図である。スプリットゲートフラッシュセル２００の上のコンタクト及びメタライゼーションスタックは図示していない。スプリットゲートフラッシュセル２００は、半導体表面２０５ａを有する基板２０５を含む。第１のＦＧ２１０及び第２のＦＧ２２０が、半導体表面２０５ａ上のトンネルゲート誘電体層２１１上にある。第１の制御ゲート（ＣＧ）２３０が第１のＦＧ２１０上にあり、第２のＣＧ２４０が第２のＦＧ２２０上にあり、第１の誘電体層２３４、第２の誘電体層２３５、及び第３の誘電体層２３６を含むＣＧとＦＧとの間に誘電体スタックがある。
【００２４】
共通ソース又は共通ドレイン２４５が、第１のＦＧ２１０と第２のＦＧ２２０との間の半導体表面２０５ａにあり、その上にシリサイド層２３１を有して示される。シリサイド層２３１はまた、第１のＣＧ２３０、第２のＣＧ２４０、第１の選択ゲート２１５（「偶数選択ゲート」として示される）、及び第２の選択ゲート２２５（「奇数選択ゲート」として示される）上にも示され、これらのゲートは、ポリシリコンゲートを含むときに概してあてはまる。
【００２５】
第１の選択ゲート２１５は、半導体表面２０５ａにおける第１のＢＬソース又はドレイン（Ｓ／Ｄ）２１８と第１のＦＧ２１０との間の選択ゲート誘電体層２１６上にある。第２の選択ゲート２２５は、半導体表面２０５ａにおける第２のＢＬ  Ｓ／Ｄ２２８と第２のＦＧ２２０との間の選択ゲート誘電体層２１６上にある。選択ゲート誘電体層２１６は、（約３．９である二酸化シリコンの誘電率ｋに比して）少なくとも５の誘電率ｋを有する材料として定義される、高ｋ誘電体層を含み得る。スペーサが、第１及び第２のＦＧ２１０及び２２０からソースの上のシリサイド層２３１と、第１及び第２の選択ゲート２１５及び２２５から第１及び第２のＢＬ２１８、２２８との間の電気的隔離を提供する、第２の誘電体層２３９（シリコン酸化物など）上の第３の誘電体層２３８（シリコン窒化物など）を含む。また、第４の誘電体層２３７が、ＣＧ／ＦＧと選択ゲートとの間のスペーサの下にある。
【００２６】
第１の選択ゲート２１５は、第２の選択ゲート２２５に関連付けられる第２のポケット領域２２７における第２のドーピング分布とは異なる第１のドーピング分布を有する第１のポケット領域２１７を有し、これにより、第１の選択ゲート２１５を用いるＩｒの測定と、第２の選択ゲート２２５を用いるＩｒの測定との間のスプリットゲートフラッシュセル２００に対するＩｒの変動が低減される。第１の軽くドープされたドレイン領域２１９が、第１の選択ゲート２１５に関連付けられ、第２のＬＤＤ領域２２９が、第２の選択ゲート２２５に関連付けられる。
【００２７】
図２Ｂは、図２Ａのフィードフォワード双方向ポケット注入されたスプリットゲートフラッシュセル２００の断面図であり、シリサイド層２３１が取り除かれており、例示の角度を示すために提供されている矢が、双方向ポケット注入を構成するそれぞれの角度付けられたポケット注入を示す。第１のポケット注入２６５は、第１の注入パラメータを用い、偶数選択ゲート２１５として示される第１の選択ゲートに関連付けられる第１のポケット領域に注入され、第２のポケット注入２７０は、奇数選択ゲート２２５として示される第２の選択ゲートに関連付けられる第２のポケット領域に注入される第２の注入パラメータを用いる。第１のポケット注入２６５及び第２のポケット注入２７５に対して示される異なる数の矢は、これら２つの注入間の注入ドーズ差を示すために提供されている。上述のように、ポリシリコンゲートは注入マスクとして機能し得（そのため、フォトレジストが不要である）、第１のポケット注入２６５が、奇数選択ゲート２２５として示される第２の選択ゲートに関連付けられる第２のポケット領域に入らないようにし、第２のポケット注入２７５が、偶数選択ゲート２１５として示される第１の選択ゲートに関連付けられる第１のポケット領域に入らないようにする。
【００２８】
図３は、不揮発性メモリ３７２を含む基板２０５の半導体表面２０５ａの中及び上に形成される、モノリシックＩＣプロセッサチップコンビネーション（ＩＣコンビネーション）３００のブロック図表現であり、例示の一実施例に従った、相互接続される開示される双方向ポケット注入されたスプリットゲートフラッシュセル２００のアレイを含む。スプリットゲートフラッシュセル２００間の接続は、ビット線に平行であり得、そのため、各セルは、個別に読み出し／書き込み／消去され得、又は直列に接続され得るようになっている。オンチップフラッシュメモリは、それが、大抵、中央処理装置（ＣＰＵ又はプロセッサ）３７５のための全ての命令の源であるため、任意の用途において恐らく最も重要なメモリ要素である。命令が効率的にフェッチされない場合、全体的なプロセッサ性能が損なわれがちである。ＩＣコンビネーション３００は、マイクロプロセッサ、デジタルシグナルプロセッサ（ＤＳＰ）、又はマイクロコントローラユニット（ＭＣＵ）を含み得る。
【００２９】
図示していないが、ＩＣコンビネーション３００は、概して、ＵＳＢ（ユニバーサルシリアルバス）コントローラ及びトランシーバなど、他の集積回路モジュールを含む。また、ＩＣコンビネーション３００は、揮発性データメモリ３７３、デジタルＩ／Ｏ（インタフェース）３７４、クロック（又はタイマー）３７６、デジタルデータバス３７８、及びアドレスバス３７９を含んで示されている。
例
【００３０】
開示される実施例を、更に以下の非制限的例で例示する。
【００３１】
図４は、ウェハにわたるフラッシュセルに対する正規化されたＩｒ分布データを示す。このようなデータは、４５ｍｓに対して１２．５Ｖの消去電圧を印加した後の消去された状態における表及びグラフ形態での偶数奇数選択ゲート読み取り値に対する正規化を備える、実際のデータである。グラフにおけるｙ軸は正規変位値（ｎｏｒｍａｌ  ｑｕａｎｔｉｌｅ）である。偶数及び奇数選択ゲートフラッシュセル平均Ｉｒ読み取り値は、いずれも約５％のみ異なる。この差は、主として、偶数及び奇数選択ゲート間の選択ゲート（ポリシリコンなど）ＣＤ差に起因する。
【００３２】
ＦＧスタック上のＦＧ又はＣＧに対する選択ゲートフォトアライメント誤差は、偶数及び奇数選択ゲート（ポリシリコンゲートなど）ＣＤ変動を生成する。（上述のような）整合誤差は、偶数及び奇数選択ゲートＣＤに変換され得るか、又は奇数／偶数選択ゲートＣＤ変動はインラインで直接測定され得る。インラインの偶数及び奇数選択ゲートＣＤに基づいて、後続の双方向ポケット注入ドーズは、異なるドーズとなるよう調節され得る。例えば、より長い選択ゲート（奇数選択ゲートなど）が、より軽いポケット注入ドーズを受けることができ、より短い選択ゲート（偶数選択ゲートなど）が、約５％多いなどのより重いポケット注入ドーズを受けることができる。
【００３３】
ポケット注入（ドーズなど）差はロット全体の全てのウェハに適用され得、或いは、各ウェハがカスタマイズされたポケット注入を受け得る。そのため、選択ゲート偶数及び奇数平均Ｉｒ差は、低減され得、低減された標準偏差を有する組み合わされたスプリットゲートフラッシュセル分布を生成し得る。その結果、偶数選択ゲートＣＤ及び奇数選択ゲートＣＤ平均Ｉｒ差が低減され、組み合わされたスプリットゲートフラッシュセルＩｒ分布が、一層低い標準偏差を有する。タイトにされた消去スプリットゲートフラッシュセルＩｒ分布が、フラッシュ設計及びプロセスマージンを改善する。
【００３４】
図５は、正規化されたＩｒ対選択ゲートＣＤのグラフであり、（テストされる特定のスプリットゲートフラッシュセル設計では）増大する選択ゲートＣＤと共にＩｒが単調に増加することを明示する。他のセル設計が逆のトレンドを有し得る。Ｉｒが、増大する選択ゲートＣＤと共に単調に増加する場合、奇数選択ゲートは、一つの特定の例において２％〜８％高いドーズなど、偶数選択ゲートに比べて高いドーズでポケット注入され得る。
【００３５】
開示される実施例は、種々の異なるデバイス及び関連する製品を形成するために種々のアッセンブリフローに統合され得る半導体ダイを形成するために有用である。半導体ダイは、その中の種々の要素及び／又はその上の層を含み得る。これらは、障壁層、誘電体層、デバイス構造、或いは、ソース領域、ドレイン領域、ビット線、ベース、エミッタ、コレクタ、導電性線、導電性ビアなどを含む能動要素及び受動要素を含み得る。また、半導体ダイは、バイポーラ、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、ＣＭＯＳ、ＢｉＣＭＯＳ、及びＭＥＭＳを含む種々のプロセスから形成され得る。
【００３６】
本発明の特許請求の範囲内で、説明した例示の実施例に変形が成され得、他の実施例が可能である。
【図１】
2022003701.tif 000003
【図２Ａ】
2022003701.tif 000004
【図２Ｂ】
2022003701.tif 000005
【図３】
2022003701.tif 000006
【図４】
2022003701.tif 000007
【図５】
2022003701.tif 000008
【手続補正書】
【提出日】令和3年11月8日(2021.11.8)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
スプリットゲートフラッシュメモリセル（セル）であって、
半導体表面を有する基板と、
第１の浮遊ゲート（ＦＧ）上の第１の制御ゲート（ＣＧ）と第２の浮遊ゲート（ＦＧ）上の第２のＣＧとであって、各々前記半導体表面上のトンネルゲート誘電体層の上にある、前記第１のＣＧと前記第２のＣＧと、
前記第１のＦＧと前記第２のＦＧとの間の前記半導体表面における共通ソース又は共通ドレインと、
それぞれ、前記半導体表面における第１のＢＬソース又はドレイン（Ｓ／Ｄ）と前記第１のＦＧとの間と、前記半導体表面における第２のＢＬ  Ｓ／Ｄと前記第２のＦＧとの間との、選択ゲート誘電体層上の第１の選択ゲートと第２の選択ゲートと、
それぞれ、前記半導体表面における前記第１の選択ゲートと前記第１のＢＬ  Ｓ／Ｄとの間と、前記半導体表面における前記第２の選択ゲートと前記第２のＢＬ  Ｓ／Ｄとの間との、第１のポケット領域と第２のポケット領域と、
を含み、
前記第１のポケット領域が第１のドーピング分布を有し、前記第２のポケット領域が前記第１のドーピング分布と異なる第２のドーピング分布を有し、
前記第１のドーピング分布と前記第２のドーピング分布とが、２％から８パーセントの範囲で総統合ドーズにおいて異なる、セル。
【請求項２】
請求項１に記載のセルであって、
前記第１の選択ゲートと前記第２の選択ゲートと前記第１のＣＧと前記第２のＣＧとが、各々ポリシリコンゲートを含む、セル。
【請求項３】
請求項１に記載のセルであって、
前記第１の選択ゲートと前記第２の選択ゲートと前記第１のＣＧと前記第２のＣＧとが、各々金属ゲートを含む、セル。
【請求項４】
請求項１に記載のセルであって、
前記第１のドーピング分布と前記第２のドーピング分布とが、約５パーセントだけ総統合ドーズにおいて異なる、セル。
【請求項５】
請求項１に記載のセルであって、
前記セルが、前記半導体表面上に複数あり、共に相互接続され、アレイ状に配置される、セル。
【請求項６】
請求項１に記載のセルであって、
前記セルがｎチャネル金属酸化物半導体（ＭＯＳ）トランジスタを含み、前記第１のポケット領域と前記第２のポケット領域とがいずれもボロンドープされる、セル。
【請求項７】
請求項１に記載のセルであって、
前記基板がシリコンを含む、セル。
【請求項８】
請求項１に記載のセルであって、
前記選択ゲート誘電体層が、少なくとも５の誘電率ｋを有する高ｋ誘電体層である、セル。
【請求項９】
スプリットゲートフラッシュメモリセル（セル）を製造する方法であって、
半導体表面を有する基板を提供することであって、前記基板が、
第１の浮遊ゲート（ＦＧ）上の第１の制御ゲート（ＣＧ）と第２のＦＧ上の第２のＣＧとであって、各々前記半導体表面上のトンネルゲート誘電体層の上にある、前記第１のＣＧと第２のＣＧと、
前記第１のＦＧと前記第２のＦＧとの間の前記半導体表面における共通ソース又は共通ドレインと、
それぞれ、前記半導体表面における第１のＢＬソース又はドレイン（Ｓ／Ｄ）と前記第１のＦＧとの間と、前記半導体表面における第２のＢＬ  Ｓ／Ｄと前記第２のＦＧとの間との、選択ゲート誘電体層上の第１の選択ゲートと第２の選択ゲートと、
を含む、前記基板を提供することと、
前記第１の選択ゲートと前記第２の選択ゲートとの臨界寸法（ＣＤ）に基づいて、第１のドーズを含む第１のポケット注入パラメータのセットと、第２のドーズを含む第２のポケット注入パラメータとのセットとを選択することと、
双方向ポケット注入を実施することであって、前記第１の選択ゲートに関連付けられる第１のポケット領域への前記第１の注入パラメータを用いる第１のポケット注入と、前記第２の選択ゲートに関連付けられる第２のポケット領域への前記第２の注入パラメータを用いる第２のポケット注入とを含む、前記双方向ポケット注入を実施することと、
を含み、
前記第１のドーズと前記第２のドーズとが２％から８パーセントの範囲で異なり、
前記第１の選択ゲートが前記第２のポケット注入の間に注入マスクとして機能し、前記第２の選択ゲートが前記第１のポケット注入の間に注入マスクとして機能する、方法。
【請求項１０】
請求項９に記載の方法であって、
前記第１のドーズと前記第２のドーズとが、約５％異なる、方法。
【請求項１１】
請求項９に記載の方法であって、
前記第１の選択ゲートに対する不整合データを前記第１の選択ゲートの前記ＣＤに変換し、前記第２の選択ゲートに対する不整合データを前記第２の選択ゲートの前記ＣＤに変換することを更に含む、方法。
【請求項１２】
請求項９に記載の方法であって、
前記第１のポケット注入と前記第２のポケット注入とに対する注入角度が、いずれも１５度〜４５度である、方法。
【請求項１３】
請求項９に記載の方法であって、
前記第１の選択ゲートと前記第２の選択ゲートと前記第１のＣＧと前記第２のＣＧとが、各々ポリシリコンゲートを含む、方法。
【請求項１４】
請求項１３に記載の方法であって、
前記第１のＣＧと前記第２のＣＧと前記第１の選択ゲートと前記第２の選択ゲートと前記共通ソース又は共通ドレインとの上にシリサイド層を形成することを更に含む、方法。
【請求項１５】
請求項９に記載の方法であって、
前記セルが、ｎチャネル金属酸化物半導体（ＭＯＳ）トランジスタを含み、前記第１のポケット注入と前記第２のポケット注入とが、いずれもボロン注入を含む、方法。
【請求項１６】
請求項９に記載の方法であって、
前記セルを含むダイを有するロットにおける複数のウェハの各々に対して前記ドーズの差をカスタマイズすることを更に含む、方法。
【請求項１７】
請求項９に記載の方法であって、
前記選択ゲート誘電体層が、少なくとも５の誘電率ｋを有する高ｋ誘電体層である、方法。