(57)【要約】【課題】複数の機能ブロックと多数の外部端子を有する半導体集積回路において、消費電力を低減する。【解決手段】任意の周波数のクロックを生成するカウンタを内蔵し、排他指定可能な第１、第２、第３及び第４の機能ブロック１０，２０，３０，４０を有する半導体集積回路において、第４の機能ブロック４０により各機能ブロックのいずれかを指定し、その指定された機能ブロックに内蔵されているカウンタを作動させ、それ以外の機能ブロックに内蔵されているカウンタを作動させないようにする。【選択図】        図１
2004152077.tif 000002
【特許請求の範囲】
【請求項１】
任意周波数のクロックを生成するクロック生成手段を内蔵し、かつ排他指定可能な複数の機能ブロックを有する半導体集積回路であって、
前記各機能ブロックのいずれかを指定する指定手段を有し、
該手段により指定された前記機能ブロックに内蔵されているクロック生成手段が作動して、該機能ブロックとは別の機能ブロックに内蔵されているクロック生成手段が作動しないことを特徴とする半導体集積回路。
【請求項２】
排他指定可能な複数の機能ブロックと、任意周波数のクロックを生成するクロック生成手段を内蔵するクロック生成ブロックとを有する半導体集積回路であって、
前記各機能ブロックのいずれかを指定する指定手段を有し、
該手段により指定された前記機能ブロックに前記クロック生成ブロックから前記クロックを供給し、該機能ブロックとは別の機能ブロックには前記クロックを供給しないことを特徴とする半導体集積回路。
【請求項３】
請求項１又は２記載の半導体集積回路において、
前記各機能ブロックが外部とのインターフェースに用いる外部端子を共有していることを特徴とする半導体集積回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、複数の機能ブロックと多数の外部端子とを有し、消費電力を低減することが可能な半導体集積回路に関する。
【０００２】
【従来の技術】
従来から、所定の回路動作を実現するための機能ブロックを複数備えた半導体集積回路が存在している。このような従来の半導体集積回路においては、電力を無駄に消費するという問題点があったため、消費電力を低減させることに関する技術があった。例えば、休止状態にある機能ブロックへの電源の供給を停止して無駄な消費電力を少なくする技術があった（例えば、特許文献１参照。）。また、外部からのアクセス要求があるときにだけクロック発生回路を作動させて消費電力を軽減する技術があり（例えば、特許文献２参照。）、さらに、資産の共有化による小型化と、パワーマネジメントによる省電力化とを実現するための技術もあった（例えば、特許文献３参照。）。
【０００３】
【特許文献１】
特開平６−２３２３４９号公報（第１−２頁）
【特許文献２】
特開平５−２３３０８９号公報（第１頁）
【特許文献３】
特開２０００−１２３０５９号公報（第１頁）
【０００４】
ところで、機能ブロックと多数の外部端子を有する半導体集積回路として、従来、図４に示すような構成を有する半導体集積回路があった。図４は、機能ブロックと多数の外部端子を有する従来の半導体集積回路を示すブロック図である。この半導体集積回路１００は、ＡＳＩＣ（ａｐｐｌｉｃａｔｉｏｎ  ｓｐｅｃｉｆｉｃ  ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ）からなり、第１、第２、第３の機能ブロック１２０，１３０，１４０と、これらの機能ブロックを切替える切替回路１５０とを有してなっている。各機能ブロック１２０，１３０，１４０は、いずれもその内部にクロックを生成するためのカウンタ１２０ａ，１３０ａ，１４０ａを有している。
【０００５】
【発明が解決しようとする課題】
しかし、この従来の半導体集積回路１００は、作動する際に各機能ブロック１２０，１３０，１４０が排他的に指定（選択）されるが、どの機能ブロックが指定されているかに関わらず、すべての機能ブロック内のカウンタ１２０ａ，１３０ａ，１４０ａが作動していた。そのため、指定されていない機能ブロックのカウンタも作動しており、無駄な電力が消費されていた。また、各機能ブロックの出力信号がそのまま外部端子に接続されていたため、無駄な外部端子が存在していた。
【０００６】
この発明は、上記の問題点を解決するためになされたもので、複数の機能ブロックと多数の外部端子を有する半導体集積回路において、消費電力を低減することを目的とする。
【０００７】
【課題を解決するための手段】
この発明は上記の目的を達成するため、任意周波数のクロックを生成するクロック生成手段を内蔵し、かつ排他指定可能な複数の機能ブロックを有する半導体集積回路であって、上記各機能ブロックのいずれかを指定する指定手段を有し、その手段により指定された上記機能ブロックに内蔵されているクロック生成手段が作動して、その機能ブロックとは別の機能ブロックに内蔵されているクロック生成手段が作動しない半導体集積回路を特徴とするものである。
また、この発明は、排他指定可能な複数の機能ブロックと、任意周波数のクロックを生成するクロック生成手段を内蔵するクロック生成ブロックとを有する半導体集積回路であって、上記各機能ブロックのいずれかを指定する指定手段を有し、その手段により指定された上記機能ブロックに上記クロック生成ブロックから上記クロックを供給し、その機能ブロックとは別の機能ブロックには上記クロックを供給しない半導体集積回路を提供する。
上記いずれの半導体集積回路においても、各機能ブロックが外部とのインターフェースに用いる外部端子を共有しているとよい。
【０００８】
【発明の実施の形態】
以下、図面を参照してこの発明の実施の形態について説明する。
図１は、この発明による半導体集積回路１を示すブロック図である。この半導体集積回路１は、複写機、プリンター等の画像形成装置に設けられた操作パネルとのインターフェースを司る回路であって、接続される操作パネルの種類によって、所定の回路動作を実現するための機能ブロックを排他的に選択して指定可能になっている。
半導体集積回路１は、図１に示すように、その機能ブロックとして、第１、第２、第３及び第４の機能ブロック１０，２０，３０，４０を有し、第１、第２及び第３の外部端子５０，６０，７０を有している。第１、第２及び第３の機能ブロック１０，２０，３０は、それぞれ排他指定可能であって、それぞれ任意の周波数のクロックを生成するためのクロック生成手段であるカウンタ１０ａ，２０ａ，３０ａを有し、第４の機能ブロック４０から入力するチップセレクト信号ａにより指定されたときにだけ、内蔵するカウンタ１０ａ，２０ａ，３０ａが作動する。各カウンタ１０ａ，２０ａ，３０ａが作動すると、対応する周波数のクロックが生成して出力される。
【０００９】
第４の機能ブロック４０は、第１、第２及び第３の各機能ブロックのいずれかを指定する指定手段であって、その指定に必要なチップセレクト信号ａを第１、第２及び第３の各機能ブロックのいずれかに出力して、カウンタを作動させる機能ブロックを指定する。
第１、第２及び第３の外部端子５０，６０，７０は、第１、第２及び第３の各機能ブロックからクロック及び出力信号ｂを入力して、半導体集積回路１の外部に出力する。
以上のように構成された半導体集積回路１は、第４の機能ブロック４０からチップセレクト信号ａを出力するが、そのチップセレクト信号ａは、第１、第２及び第３の機能ブロック１０，２０，３０のうち、指定しようとする機能ブロックに対してだけ出力され、その他の機能ブロックには出力されない。例えば、第１の機能ブロック１０にチップセレクト信号ａを出力するなら、第２，３の機能ブロック２０，３０には出力されない。このチップセレクト信号ａを入力して指定された機能ブロック（例えば、第１の機能ブロック１０）は、カウンタ（例えば、カウンタ１０ａ）を作動させてクロックを生成するが、その他の機能ブロック（例えば、第２，３の機能ブロック２０，３０）はカウンタが作動せず、クロックを生成しない。つまり、指定された機能ブロックだけがカウンタを作動させ、指定されていない機能ブロックはカウンタを作動させない。これにより、第１、第２及び第３の機能ブロック１０，２０，３０に内蔵するカウンタ１０ａ，２０ａ，３０ａのうち、クロックの生成に必要なカウンタのみ作動し、その他のカウンタは作動しないので、クロックの生成に不必要なカウンタの作動による電力の消費を抑制でき、電力の消費を低減することができる。
【００１０】
図２は、この発明による半導体集積回路２を示すブロック図である。この半導体集積回路２は、半導体集積回路１と比較して、第１、第２及び第３の機能ブロック１１，２１，３１と、第４の機能ブロック４１を有する点で異なり、その他の点は一致している。第１、第２及び第３の機能ブロック１１，２１，３１は、それぞれ排他指定可能であるが、自らはカウンタを内蔵していない。第４の機能ブロック４１は、第１、第２及び第３の機能ブロック１１，２１，３１とは独立して設けられ、第１、第２及び第３の機能ブロック１１，２１，３１に供給される任意周波数のクロックを生成するための共有カウンタ４１ａを内蔵するクロック生成ブロックであり、第１、第２及び第３の各機能ブロックのいずれかを指定する指定手段として作動する。
この第４の機能ブロック４１は、共有カウンタ４１ａを作動させて生成したクロックを第１、第２及び第３の機能ブロック１１，２１，３１の中から、チップセレクト信号ａを出力して指定した機能ブロックに対して供給し、その他の機能ブロックにはクロックを供給しない。
【００１１】
この半導体集積回路２は、クロックを生成するためのカウンタを第１、第２及び第３の機能ブロック１１，２１，３１に内蔵させずに第４の機能ブロック４１のみに共有カウンタ４１ａを内蔵させ、カウンタを内蔵する機能ブロックを独立した第４の機能ブロック４１だけに限定している。したがって、この半導体集積回路２は、クロックを生成する場合に、第４の機能ブロック４１に内蔵される共有カウンタ４１ａだけが作動してその他のカウンタが作動することはないので、クロックの生成に不必要なカウンタの作動による電力の消費を抑制でき、電力の消費を低減することができる。
図３は、この発明による半導体集積回路３を示すブロック図である。この半導体集積回路３は、半導体集積回路２と比較して、セレクタ４２を有する点で異なり、その他の点は一致している。
セレクタ４２は、第１、第２及び第３の外部端子５０，６０，７０に選択信号ｃを入力する。この選択信号ｃは、選択モードに応じて、各機能ブロックから出力される出力信号の各外部端子５０，６０，７０への割当て要領を選択するための信号である。
【００１２】
この半導体集積回路３は、選択されたモードに応じた選択信号ｃをセレクタ４２から出力して、その選択信号ｃを第１、第２及び第３の外部端子５０，６０，７０のそれぞれに入力する。
この半導体集積回路３では、第１、第２及び第３の各機能ブロック１１，２１，３１から出力される出力信号は、そのまま第１、第２及び第３の外部端子５０，６０，７０に出力されるのではなく、各選択信号ｃの示すモードに応じた妥当なものが第１、第２及び第３の外部端子５０，６０，７０に割り当てられている。すると、第１、第２及び第３の各機能ブロック１１，２１，３１からみると、それぞれの出力信号の外部とのインターフェースに用いられる第１、第２及び第３の外部端子５０，６０，７０を共有していることになる。したがって、従来の半導体集積回路のように、各機能ブロックの出力信号がそのまま外部端子に接続されて無駄な外部端子が存在することがなくなり、その分、回路規模を縮小することができる。
【００１３】
【発明の効果】
以上説明してきたように、この発明による半導体集積回路は、クロックの生成に不必要なカウンタの作動による電力の消費を抑制して、消費電力を低減することができる。
【図面の簡単な説明】
【図１】この発明による半導体集積回路を示すブロック図である。
【図２】この発明による別の半導体集積回路を示すブロック図である。
【図３】この発明によるさらに別の半導体集積回路を示すブロック図である。
【図４】機能ブロックと多数の外部端子を有する従来の半導体集積回路を示すブロック図である。
【符号の説明】
１，２，３：半導体集積回路
１０，１１：第１の機能ブロック
２０，２１：第２の機能ブロック
３０，３１：第３の機能ブロック
４０，４１：第４の機能ブロック
５０：第１の外部端子
６０：第２の外部端子
７０：第３の外部端子
１０ａ，２０ａ，３０ａ：カウンタ
４１ａ：共有カウンタ              ４２：セレクタ
【図１】
2004152077.tif 000003
【図２】
2004152077.tif 000004
【図３】
2004152077.tif 000005
【図４】
2004152077.tif 000006