(57)【要約】【課題】発振信号を分周するためのプリスケーラが高調波の影響によって誤動作するのを簡単な構成によって防ぐ【解決手段】電圧制御発振器１と、電圧制御発振器１から出力された発振信号を分周するプリスケーラ３と、分周された発振信号と基準信号との位相差に基づく誤差信号を出力する位相比較器６と、誤差信号に含まれる高調波成分を除去して電圧制御発振器１に制御電圧を供給するループフィルタ８とを備え、電圧制御発振器１とプリスケーラ３との間にバンド消去フィルタ２を介挿し、プリスケーラ３に入力される発振信号の２倍高調波又は３倍高調波をバンド消去フィルタ２によって減衰したので、プリスケーラ３では高調波による誤動作することが無く正確に分周できる。【選択図】        図１
2004350021.tif 000002
【特許請求の範囲】
【請求項１】
電圧制御発振器と、前記電圧制御発振器から出力された発振信号を分周するプリスケーラと、分周された前記発振信号と基準信号との位相差に基づく誤差信号を出力する位相比較器と、前記誤差信号に含まれる高調波成分を除去して前記電圧制御発振器に制御電圧を供給するループフィルタとを備え、前記電圧制御発振器と前記プリスケーラとの間にバンド消去フィルタを介挿し、前記プリスケーラに入力される前記発振信号の２倍高調波又は３倍高調波を前記バンド消去フィルタによって減衰したことを特徴とするＰＬＬ回路。
【請求項２】
前記バンド消去フィルタを、電圧可変容量素子を含むトラップ回路で構成し、前記電圧可変容量素子に前記制御電圧を印加したことを特徴とする請求項１に記載のＰＬＬ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、ＰＬＬ回路に関する。
【０００２】
【従来の技術】
従来のＰＬＬ回路を図４に示す。電圧制御発振器１１の発振信号がローパスフィルタ１２に入力される。ローパスフィルタ１２は発振信号の２倍以上の高調波を減衰する。ローパスフィルタ１２から出力された発振信号はプリスケーラ１３に入力される。プリスケーラ１３によって分周された発振信号と基準信号発振器１５の基準信号とがＰＬＬシンセサイザ１４に入力される。ＰＬＬシンセサイザ１４にはマイコン７２から電圧制御発振器１１が発振すべき周波数の情報が入力される。ＰＬＬシンセサイザ１４によって、プリスケーラ１３によって分周された信号と、基準信号発振器１５の基準信号との各位相が比較される。位相の差の信号がループフィルタ１６に入力される。差の信号はループフィルタ１６によって高周波成分が除去される。高周波成分が除去された制御電圧が電圧制御発振器１１に供給される。これによって電圧制御発振器１１は設定された周波数で発振する（例えば特許文献１参照。）。
【０００３】
【特許文献１】
特開平０５−３１５９５４号公報（図１）
【０００４】
【発明が解決しようとする課題】
以上の構成によって、プリスケーラには高調波が除去された発振信号が入力されるので、プリスケーラは誤動作を起こすことなく入力された発振信号を正確に分周する。しかし、高調波を十分に除去するためにはローパスフィルタの減衰特性を１オクターブ当たり２０ｄＢ以上の急峻な特性にする必要があり、そのためにローパスフィルタの構成が複雑になるという欠点を有する。
【０００５】
本発明は、発振信号を分周するためのプリスケーラが高調波の影響によって誤動作するのを簡単な構成によって防ぐことを目的とする。
【０００６】
【課題を解決するための手段】
上記課題を解決するため、本発明は、電圧制御発振器と、前記電圧制御発振器から出力された発振信号を分周するプリスケーラと、分周された前記発振信号と基準信号との位相差に基づく誤差信号を出力する位相比較器と、前記誤差信号に含まれる高調波成分を除去して前記電圧制御発振器に制御電圧を供給するループフィルタとを備え、前記電圧制御発振器と前記プリスケーラとの間にバンド消去フィルタを介挿し、前記プリスケーラに入力される前記発振信号の２倍高調波又は３倍高調波を前記バンド消去フィルタによって減衰した。
【０００７】
また、前記バンド消去フィルタを、電圧可変容量素子を含むトラップ回路で構成し、前記電圧可変容量素子に前記制御電圧を印加した。
【０００８】
【発明の実施の形態】
図１に本発明のＰＬＬ回路を示す。電圧制御発振器１は発振周波数設定用のバラクタダイオード１ａを有し、このバラクタダイオード１ａに印加される制御電圧によって発振周波数が設定される。電圧制御発振器１から出力される発振信号（発振周波数：Ｆ）は、バンド消去フィルタ２を介してプリスケーラ（固定分周器）３に入力される。バンド消去フィルタ２は発振信号の２倍高調波又は３倍高調波を減衰するためのものであり、例えば図示のように、アノードが接地されたバラクタダイオード２ａとそれに直列接続されたインダクタンス素子２ｂとの簡単な直列共振回路（トラップ回路）で構成される。そして、その共振周波数（トラップ周波数）はバラクタダイオード２ａのカソードに印加される電圧によって上記の２倍高調波又は３倍高調波となるように設定される。
【０００９】
従って、プリスケーラ３には２倍高調波又は３倍高調波が除去された発振信号が入力される。プリスケーラ３は入力された発振信号を所定の分周比（分周比：Ｍ）によって分周する。分周された発振信号は可変分周器４に入力される。可変分周器４には発振周波数設定用のマイコン５から周波数データが入力され、これによってさらに分周される（分周比：Ｎ）。可変分周器４によって分周された発振信号は位相比較器６に入力される。位相比較器６には基準発振器７から出力される基準発振信号（周波数：Ｆｒ）も入力される。
【００１０】
位相比較器６においては、分周された発振信号と基準発振信号との位相が比較され、その位相差に対応した誤差信号が出力される。誤差信号はループフィルタ８によって高周波成分が除去され、制御電圧として電圧制御発振器１のバラクタダイオード１ａに印加される。そして、この制御電圧によって電圧制御発振器１はマイコン５によって設定された周波数で発振する。即ち、発振周波数ＦはＦ＝Ｍ×Ｎ×Ｆｒとなる。
【００１１】
ここで、ループフィルタ８から出力される制御電圧はバンド消去フィルタ２のバラクタダイオード２ａにも印加されるので、その共振周波数は発振周波数の動きに連動して変化する。そして、バンド消去フィルタ２に印加する制御電圧を電圧制御発振器１に印加するそれよりも低くして周波数感度を高くすれば、バンド消去フィルタ２のバラクタダイオード２ａの容量値変化比が大きくなるので、その共振周波数を発振周波数の２倍又は３倍で変化させることができる。
例えば、図２に示すように、バラクタダイオード２ａのアノードに抵抗２ｃ、２ｄによってバイアス電圧を印加しておけば、アノードとカソードとの間の電圧が低下し、その分容量値が大きくなると共に、制御電圧の変化範囲における容量値の変化範囲が大きくなって周波数感度が上昇する。
【００１２】
なお、バンド消去フィルタ２は図３に示すような並列共振回路によって構成することも可能である。この場合もバラクタダイオード２ａのアノードにバイアス電圧を印加することで、その共振周波数を発振周波数に連動して２倍又は３倍高調波に設定できる。
【００１３】
【発明の効果】
以上説明したように、本発明は電圧制御発振器と、電圧制御発振器から出力された発振信号を分周するプリスケーラと、分周された発振信号と基準信号との位相差に基づく誤差信号を出力する位相比較器と、誤差信号に含まれる高調波成分を除去して電圧制御発振器に制御電圧を供給するループフィルタとを備え、電圧制御発振器とプリスケーラとの間にバンド消去フィルタを介挿し、プリスケーラに入力される発振信号の２倍高調波又は３倍高調波をバンド消去フィルタによって減衰したので、プリスケーラでは高調波による誤動作することが無く正確に分周できる。
【００１４】
また、バンド消去フィルタを、電圧可変容量素子を含むトラップ回路で構成し、電圧可変容量素子に制御電圧を印加したので、簡単な構成で２倍高調波又は３倍高調波を除去できる。
【図面の簡単な説明】
【図１】本発明のＰＬＬ回路の構成を示すブロック図である。
【図２】本発明のＰＬＬ回路に使用するバンド消去フィルタの他の構成を示す回路図である。
【図３】本発明のＰＬＬ回路に使用するバンド消去フィルタの他の構成を示す回路図である。
【図４】従来のＰＬＬ回路の構成を示すブロック図である。
【符号の説明】
１  電圧制御発振器
１ａ  バラクタダイオード
２  バンド消去フィルタ
２ａ  バラクタダイオード
２ｂ  インダクタンス素子
２ｃ、２ｄ  バイアス抵抗
３  プリスケーラ
４  可変分周器
５  マイコン
６  位相比較器
７  基準発振器
８  ループフィルタ
【図１】
2004350021.tif 000003
【図２】
2004350021.tif 000004
【図３】
2004350021.tif 000005
【図４】
2004350021.tif 000006