(57)【要約】【課題】低電力消費で大きな出力スイングを生成するドライバ回路を提供する。【解決手段】本発明は、静的ビットスイングとプリエンファシスビットスイングを伴う駆動波形を生成するドライバ回路を提供する。このドライバ回路は、入力ノード、補入力ノード、出力ノード、および補出力ノードを含む。ドライバ回路は、出力ノードおよび補出力ノードに結合する基本スイング決定機構（ＦＳＤＭ）を含む。ＦＳＤＭは、基本電流を生成することによって駆動波形の基本スイングを決定または設定する。ドライバ回路はまた、出力ノードおよび補出力ノードに結合する変調スイング決定機構（ＭＳＤＭ）も含む。ＭＳＤＭは、変調電流を生成することによって駆動波形の変調スイングを決定または設定する。変調電流を基本電流に加えると、駆動波形のプリエンファシスビットスイングが生成される。変調電流を基本電流から差し引くと、静的ビットスイングが生成される。【選択図】図２
2004350273.tif 000002
【特許請求の範囲】
【請求項１】
負荷を駆動するために使用される駆動波形を生成する回路であって、該駆動波形は静的ビットスイングとプリエンファシスビットスイングを有し、前記回路は、
ａ）入力（ＩＮ）ノードと、
ｂ）補入力（ＩＮＢ）ノードと、
ｃ）出力（ＯＵＴ）ノードと、
ｄ）補出力（ＯＵＴＢ）ノードと、
ｅ）前記出力（ＯＵＴ）ノードと前記補出力（ＯＵＴＢ）ノードに結合され、負荷を通る基本電流（Ｉ＿ＦＣ）を生成することにより前記駆動波形の基本スイングを決定する、基本スイング決定機構（ＦＳＤＭ）と、
ｆ）前記出力（ＯＵＴ）ノードと前記補出力（ＯＵＴＢ）ノードに結合され、負荷を通る変調電流（Ｉ＿ＭＣ）を生成することにより前記駆動波形の変調スイングを決定する、変調スイング決定機構（ＭＳＤＭ）と、を備え、
前記変調電流（Ｉ＿ＭＣ）を前記基本電流（Ｉ＿ＦＣ）から差し引くと、前記静的ビットスイングが生成され、
前記変調電流（Ｉ＿ＭＣ）を前記基本電流（Ｉ＿ＦＣ）に加えると、前記駆動波形の前記プリエンファシスビットスイングが生成される、
前記駆動波形を生成する回路。
【請求項２】
前記基本スイング決定機構（ＦＳＤＭ）が、
第１の既定電圧に結合する第１のノードと前記出力（ＯＵＴ）ノードに結合する第２のノードとを有し、変更可能な抵抗を含む第１のスイッチ式抵抗器回路と、
前記第１のスイッチ式抵抗器ブロックの前記第２のノードに結合する第１のノードと第２の既定電圧に結合する第２のノードとを有し、変更可能な抵抗を含む第２のスイッチ式抵抗器回路と、
前記第１の既定電圧に結合する第１のノードと前記補出力（ＯＵＴＢ）ノードに結合する第２のノードとを有し、変更可能な抵抗を含む第３のスイッチ式抵抗器回路と、
前記第３のスイッチ式抵抗器ブロックの前記第２のノードに結合する第１のノードと、前記第２の既定電圧に結合する第２のノードとを有し、変更可能な抵抗を伴う第４のスイッチ式抵抗器回路と、を備え、
前記第１のスイッチ式抵抗器回路と前記第４のスイッチ式抵抗器回路がオンの時、前記第２のスイッチ式抵抗器回路と前記第３のスイッチ式抵抗器回路はオフであり、
前記第２のスイッチ式抵抗器回路と前記第３のスイッチ式抵抗器回路がオフの時、前記第１のスイッチ式抵抗器回路と前記第４のスイッチ式抵抗器回路はオンである、
請求項１に記載の回路。
【請求項３】
各スイッチ式抵抗器回路が、１つのトランジスタ、少なくとも２つの直列なトランジスタ、１つのトランジスタおよび直列な１つの抵抗器、１つのトランジスタおよび直列な少なくとも２つの抵抗器、少なくとも２つのトランジスタおよび直列な１つの抵抗器、少なくとも２つのトランジスタおよび直列な少なくとも２つの抵抗器のうち１つを備える、請求項２に記載の回路。
【請求項４】
前記第１の既定電圧が電源電圧（ＶＣＣ）であり、前記駆動波形信号が前記電源電圧（ＶＣＣ）より大きなプリエンファシスビットスイングを有する、請求項１の回路。
【請求項５】
前記回路が出力インピーダンスを有し、
前記基本スイング決定機構（ＦＳＤＭ）が、
前記回路の出力インピーダンスを主に決定するためのスイッチ式抵抗器回路のネットワークであって、各スイッチ式抵抗器回路は制御信号を受信する入力を有し、該制御信号を使用して前記基本電流（Ｉ＿ＦＣ）を選択的に調節する、スイッチ式抵抗器回路のネットワークを有する、
請求項１に記載の回路。
【請求項６】
前記スイッチ式抵抗器回路が、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）三極抵抗器を備える、請求項２に記載の回路。
【請求項７】
前記変調スイング決定機構（ＭＳＤＭ）が、変調電流（Ｉ＿ＭＣ）を生成するスイッチ式電流源のネットワークを有する、請求項１に記載の回路。
【請求項８】
前記変調電流（Ｉ＿ＭＣ）を生成するスイッチ式電流源のネットワークが、
オンの時に第１の電流を生成する第１のスイッチ式電流源であって、第１の既定電圧に結合する第１のノードと、前記出力（ＯＵＴ）ノードに結合する第２のノードとを有する、第１のスイッチ式電流源と、
オンの時に第２の電流を生成する第２のスイッチ式電流源であって、前記第１のスイッチ式電流源の前記第２のノードに結合する第１のノードと、第２の既定電圧に結合する第２のノードとを有する、第２のスイッチ式電流源と、
オンの時に第３の電流を生成する第３のスイッチ式電流源であって、前記第１の既定電圧に結合する第１のノードと、前記補出力（ＯＵＴＢ）ノードに結合する第２のノードを有する、第３のスイッチ式電流源と、
オンの時に第４の電流を生成する第４のスイッチ式電流源であって、前記第３のスイッチ式電流源の前記第２のノードに結合する第１のノードと、前記第２の既定電圧に結合する第２のノードとを有する、第４のスイッチ式電流源とを備え、
前記第１の電流、第２の電流、第３の電流、および第４の電流が利用されて前記変調電流（Ｉ＿ＭＣ）を生成する、請求項７に記載の回路。
【請求項９】
前記第１のスイッチ式電流源、前記第２のスイッチ式電流源、前記第３のスイッチ式電流源、および前記第４のスイッチ式電流源が、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）飽和電流源で実装される、請求項８に記載の回路。
【請求項１０】
前記変調電流（Ｉ＿ＭＣ）を生成するスイッチ式電流源のネットワークが、
第１の電流を生成する第１の固定電流源であって、第１の既定電圧に結合する第１のノードと、前記出力（ＯＵＴ）ノードに結合する第２のノードとを有する、第１の固定電流源と、
第２の電流を生成する第２の固定電流源であって、前記第１の既定電圧に結合する第１のノードと、前記補出力（ＯＵＴＢ）ノードに結合する第２のノードとを有する、第２の固定電流源と、
オンの時に第３の電流を生成する第１のスイッチ式電流源であって、前記第１の固定電流源の前記第２のノードに結合する第１のノードと、第２の既定の電圧に結合する第２のノードとを有する、第１のスイッチ式電流源と、
オンの時に第４の電流を生成する第２のスイッチ式電流源であって、前記第２の固定電流源の前記第２のノードに結合する第１のノードと、前記第２の既定電圧に結合する第２のノードとを有する、第２のスイッチ式電流源とを備え、
前記第１の電流、第２の電流、第３の電流、および第４の電流が利用されて前記変調電流（Ｉ＿ＭＣ）を生成する、請求項７に記載の回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般に信号整形回路に関し、より具体的には電圧モード電流補助式（voltage mode current-assisted）プリエンファシスドライバに関する。
【背景技術】
【０００２】
異なる信号要件を有するシステム間（たとえば、第１の信号要件の組を有する第１の集積回路（ＩＣ）、第２の信号要件の組を有する第２の集積回路）で信号を変換するために、インタフェース回路が重要である。これらのインタフェース回路は、第１のＩＣ内に最後の出力段として組み込むこともでき、第２のＩＣに第１の入力段として組み込むこともでき、または、第１のＩＣと第２のＩＣの間に挟まれたスタンドアローンの回路としてもよい。
【０００３】
電子システムにおける１つの傾向は電源電圧（たとえばＶＣＣ）の低減である。より低い電源電圧はより低い電力消費につながるので、より低い電源電圧で動作するシステムは特に、低電力消費用途（たとえば携帯電子機器）に寄与する。しかしシステム内の電源電圧が低減すると、所定の電気的な仕様を満たすことが難しくなる。特に電子システムの電源電圧が低減すると、たとえば、電圧スイング（voltage swing）とコモンモード電圧など所定の要件を満たすのが難しくなる。
【０００４】
厳密な電気要件を伴う仕様の例は、インフィニバンド（商標）アーキテクチャ仕様（InfiniBand Architecture Specification）である。インフィニバンド・トレード・アソシエーション（InfiniBand Trade Association）は、インフィニバンド（商標）アーキテクチャ仕様リリース1.1のVol.1とVol.2を公表している（2002年11月6日公表。http://www.Infinibandta.org/specs/register/publicspec/を参照のこと）。この仕様は、インフィニバンド（商標）アーキテクチャに準拠する製品とコンポーネントの設計者が使用する電気的、光学的、機械的な仕様の種々のパラメータと要件を示している。
【０００５】
特に、電源電圧が減少すると、一部の設計パラメータは一致させるのが困難になる。たとえば、差動出力に関する１つのパラメータはコモンモード電圧（ＶＣＭ）である。次に詳細に説明する、一般に使用される電流モード（ＣＭＬ）ドライバは、良好な電源ノイズ除去を有するが、通常は高い出力ＶＣＭを有し、これは場合によってはシステムの電気要件または仕様によって制限を受ける。
【０００６】
たとえばインフィニバンド（商標）アーキテクチャ仕様リリース1.1は、最大が1.0Ｖで最小が0.5Ｖのコモンモード電圧（ＶＣＭ）を指定している。コモンモード電圧（ＶＣＭ）は、（Ｖhigh + Ｖlow）／２で定義される。差動出力に関する別のパラメータは、差動電圧（Ｖdiff）である。たとえばインフィニバンド（商標）アーキテクチャ仕様リリース1.1は、最大が1.6Ｖで最小が1.0ＶのＶdiffを指定している。Ｖdiffは、１００オーム差動負荷（ohm differential load）の最大振幅（peak-to-peak）差動電圧である。他方、電圧モードＨブリッジドライバ（voltage mode H-bridge driver）は、一般にはＶcc／２で設定される比較的低いＶＣＭを有することができる。
【０００７】
多くの最新の高速通信システムは、ドライバに関しては５０オームのシングルエンドの出力インピーダンスと、出力ノード前後で１００オームの負荷差動インピーダンスを必要とする。この場合、最大差動出力スイングは電源電圧マグニチュード（Ｖcc）に限定されるか制限される（すなわち、Ｖcc／２のシングルエンドスイング）。この電圧スイング限度を除去するか、最小電圧スイングに関して電圧余地を増加することが望ましい。
【０００８】
インタフェース回路は典型的には波形整形回路または調節回路を使用して、次の段の要件に一致する信号で次の段（たとえば、インフィニバンド（商標）アーキテクチャ仕様に準拠するシステム）を駆動する出力波形を生成する。ドライバ回路は典型的には、駆動波形を生成するように設計される。
【０００９】
理解されるように、ドライバアーキテクチャの選択は、波形整形回路または調節回路を設計する１つの重要な側面である。次に、ドライバ回路を設計するための種々の方法の一部を説明する。
【００１０】
ドライバアーキテクチャとして２つの主なアーキテクチャがある。第１のドライバアーキテクチャは、電流モードドライバである（ＣＭＬドライバとも呼ぶ）。ＣＭＬドライバでは、電流源が定義され、負荷抵抗を流れる定義された電流源に比例する電流により出力スイングが決定される。
【００１１】
第２のドライバアーキテクチャは、電圧モードドライバである。ＣＭＬドライバとは異なり、電圧モードドライバは電流源を有しない。電圧モードドライバはその代わりに、ドライバ内に使用されるトランジスタの挙動をスイッチすることによって出力スイングを決定する。
【００１２】
これらの２つのドライバアーキテクチャの間では、電圧モードドライバ（次の例を参照のこと）は電流モードドライバと比べると、同じ動作電源電圧（Ｖcc）と出力電圧スイング（Ｖdiff）を与えると、低い電力消費と低いコモンモード電圧（ＶＣＭ）を有する。電力消費は一般にＶ＊Ｉの式で測定することができ、上式でＶは電源電圧（たとえばＶcc）を表し、Ｉは供給電流を表す。
【００１３】
このように、電圧モードドライバアーキテクチャは、インフィニバンド・アーキテクチャなどの一部の標準の要件を満たすのに好ましい。
【００１４】
電圧モードドライバ設計の１つの例は特許文献１に説明されている。特許文献１は、Ｈブリッジを使用して、出力負荷を介して流れる異なる電流を生成することに関する。残念なことに、この方法の１つの欠点は、５０オームの出力インピーダンスと１００オームの差動負荷インピーダンスを伴う最新の高速通信システムにこの方法を適用すると、上記のように最大出力スイングは電源電圧に限定され、これは、電力消費と出力高電圧に対して厳しい要件で設計するときには問題となる。
【００１５】
電流モード論理（ＣＭＬ）を使用するドライバアーキテクチャの例を次に説明する。ＣＭＬドライバの１つの例は、特許文献２に説明されている。この方法では、プログラマブルバイアス電流を伴う２つの差動ペアを使用して、出力信号にプリエンファシスを行う。
【００１６】
ＣＭＬドライバの第２の例は特許文献３に説明されている。この方法では、差動ペアの２つの追加の制御回路を使用して、主な差動ドライバが生成する出力信号をあらかじめゆがめる。
【００１７】
ＣＭＬドライバの第３の例は、非特許文献１に説明されている。この方法ではドライバとＦＩＲフィルタを組み合わせて使用してプリエンファシス信号を生成する。この方法の１つの欠点は、電圧余地が必要な一部の実施形態では（たとえば低コモンモード用途）、このタイプのドライバでは実装が難しいことである。特に電源電圧が低く電圧スイングが大きい場合は困難である。
【００１８】
ＣＭＬドライバアーキテクチャの１つの重大な欠点は、ＣＭＬドライバは電圧モードドライバ（すなわち電圧モードドライバアーキテクチャ）より電力消費が多いことである。
【００１９】
他のドライバ設計法では、プリエンファシス用の受動的な構成要素を使用する。この方法の例は、非特許文献２に説明されている。この方法の１つの欠点は、この方法をドライバ集積回路（ＩＣ）の設計に使用した場合、高速用途に十分な帯域幅を提供するには過剰に大きなキャパシタンスが必要になることである。理解されるように、集積回路に大きなキャパシタンスを統合することは困難で問題になる場合がある。
【００２０】
他のドライバ設計法では、ＤＡＣ制御電流源を使用して、主電流源に追加するかまたは主電流源から差し引いて、プリエンファシス信号を生成する。この方法の例は、非特許文献３に説明されている。この方法の１つの欠点は、この設計がシングルエンドの出力用途向きであり、差動用途向けではないことである。
【特許文献１】米国特許第６，４４５，５３０号
【特許文献２】米国特許第６，４３７，５９９号
【特許文献３】米国特許第６，３７３，３４６号
【非特許文献１】Ramin Farjad-Rad, Chih-Kong Ken Yang, Mark A. Horowitz, Thomas H. Lee，””A 0.4-um CMOS 10Gb/s 4-PAM Pre-emphasis Serial Link Transmitter”, IEEE Journal of Solid-State Circuits, Volume 34, No. 5, 1999.5
【非特許文献２】K. Tsuneki, T. Ezaki, J. Hirai, Y. Kubota, “Development of the high-band8mm video system”, IEEE Transactions on Consumer Electronics, Volume 35, Issue 3, p.436-441, 1989.8
【非特許文献３】David J. Foley, Michael P. Flynn, “A Low-Power 8-PAM Serial Transceiver in 0.5-um Digital CMOS”, IEEE Journal of Solid-State Circuits, Volume 37, No. 3, p. 310-316, 2002.3
【発明の開示】
【発明が解決しようとする課題】
【００２１】
上記に鑑みて、上記の欠点を克服する駆動波形を生成するドライバ回路に対するニーズがある。
【課題を解決するための手段】
【００２２】
本発明の１実施形態によれば、静的ビットスイング（static bit swing）とプリエンファシスビットスイング（pre-emphasis bit swing）を伴う駆動波形を生成するドライバ回路を説明する。ドライバ回路は、入力（ＩＮ）ノード、補入力（complementary input）（ＩＮＢ）ノード、出力（ＯＵＴ）ノード、および補出力（complementary output）（ＯＵＴＢ）ノードを含む。ドライバ回路は、出力（ＯＵＴ）ノードおよび補出力（ＯＵＴＢ）ノードに結合する基本スイング決定機構（fundamental swing determination mechanism、ＦＳＤＭ）を含む。基本スイング決定機構（ＦＳＤＭ）は、基本電流を生成することによって駆動波形の基本スイングを決定または設定する。基本スイング決定機構（ＦＳＤＭ）は少なくとも１つのスイッチ式抵抗器回路を含む。ドライバ回路はまた、出力（ＯＵＴ）ノードおよび補出力（ＯＵＴＢ）ノードに結合する変調スイング決定機構（modulation swing determination mechanism、ＭＳＤＭ）も含む。変調スイング決定機構（ＭＳＤＭ）は、変調電流を生成することによって駆動波形の変調スイングを決定または設定する。変調スイング決定機構（ＭＳＤＭ）は少なくとも１つのスイッチ式電流源を含む。変調電流を基本電流に加えると、駆動波形のプリエンファシスビットスイングが生成される。変調電流を基本電流から差し引くと、静的ビットスイングが生成される。
【発明を実施するための最良の形態】
【００２３】
基本スイングと変調スイングを伴う駆動波形を生成するドライバ回路を説明する。次の説明では説明の目的で、本発明の完全な理解を提供するために多くの特定の詳細を示している。しかし当業者であれば、本発明はこれらの特定の詳細がなくても実行できることが明らかであろう。他の例では、よく知られた構造や装置はブロック図の形態で示し、本発明を不必要にあいまいにしないようにしている。
【００２４】
モジュール１００
図１は、本発明によるドライバ回路１２４、１５４が実装できるモジュール１００を示す。モジュール１００は、既定の信号要件または仕様を有するシステム１０４との間で相互作用しデータを通信するように結合されている。たとえば、システム１０４は、インフィニバンド・トレード・アソシエーションがインフィニバンド（商標）アーキテクチャ仕様リリース1.1のVol.1とVol.2（http://www.Infinibandta.org/specs/register/publicspec/を参照のこと。2002年11月6日発表）に示した要件に適合してもよい。この仕様では、インフィニバンド（商標）アーキテクチャに準拠する製品とコンポーネントの設計者が使用するための電気的、光学的、機械的な仕様に関する種々のパラメータと要件を示している。
【００２５】
光トランシーバ１１０
このモジュール１００は光トランシーバ１１０を含み、光トランシーバ１１０は、１）光媒体１１３（たとえば光ファイバケーブル）から光信号を受信する光入力１１２、２）電気信号（たとえば入力１１２で受信した光信号に対応する電気信号）を提供する電気出力１１４、３）システム１０４から電気信号を受信する電気入力１１６、４）光信号（たとえば入力１１６で受信した電気信号に対応する光信号）を光媒体１１３に提供する光出力１１８を有する。
【００２６】
光トランシーバ１１０は、光送信器１６０と光受信器１６４を含む。光送信器１６０はシステム１０４から電気信号を受信する電気入力１１６を含む。光送信器１６０は受信した電気信号を対応する光信号に変換し、この光信号を光出力１１８において光媒体１１３に提供する。光受信器１６４は、光媒体１１３から光信号を受信する光入力１１２を含む。光受信器１６４は受信した光信号をシステム１０４に適したフォーマットで対応する電気信号に変換し、この電気信号を電気出力１１４においてシステム１０４に提供する。
【００２７】
典型的には光信号は光検出器で電気信号に変換する。この結果生成された電気信号は、次に説明する波形整形集積回路などの回路によって、システム１０４に受け入れられるフォーマットに調整され、処理される。
【００２８】
光受信器１６４は、受信した信号に処理を行い、信号がシステム１０４が求める仕様に一致するように調整し整形する波形整形（waveform shaping）集積回路（ＩＣ）１２０を含む。波形整形ＩＣ１２０は、本発明によるドライバ回路１２４（たとえば電圧モード電流補助式プリエンファシスドライバ（voltage mode current-assisted pre-emphasis driver、ＶＭＣＡＰＥＤ））と、クロックデータ回復回路（clock data recovery circuit）１２８とを含み、クロックデータ回復回路１２８は、データ信号（Ｃ）、データ信号の補信号（complement）（ＣＢ）、１ビット遅延データ信号（Ｄ）、１ビット遅延データ信号の補信号（ＤＢ）、および、クロック信号（ＣＬＫ）を提供する。
【００２９】
波形整形ＩＣ１２０はまた、受信器回路、電圧制御発振器（ＶＣＯ）などの他の回路も含んでいてもよく、これらの構成と動作は当業者にはよく知られている。
【００３０】
電気トランシーバ１４０
モジュール１００は電気トランシーバ１４０を含んでいてもよく、電気トランシーバ１４０は、１）電気媒体１４３（たとえば導電ワイヤまたはケーブル）から電気信号を受信する電気入力１４２、２）電気信号（たとえば入力１４２において受信した信号に対応する電気信号）をシステム１０４に提供する電気出力１４４、３）電気信号をシステム１０４から受信する電気入力１４６、４）電気信号（たとえば入力１４６において受信した信号に対応する電気信号）を電気媒体１４３に提供する電気出力１４８を有する。
【００３１】
電気トランシーバ１４０は、電気送信器１７０と電気受信器１７４を含む。電気送信器１７０はシステム１０４から電気信号を受信する電気入力１４６を含む。電気送信器１７０は受信した電気信号を、別のシステム（図示せず）に適したフォーマットに変換し、変換した電気信号を電気出力１４８において電気媒体１４３に提供する。電気受信器１７４は、電気媒体１４３から電気信号を受信するための電気入力１４２を含む。電気受信器１７４は受信した電気信号をシステム１０４に適したフォーマットに変換し、変換した電気信号を電気出力１４４においてシステム１０４に提供する。
【００３２】
電気受信器１７４は、受信した信号を処理して、信号がシステム１０４が必要とする仕様に一致するように信号を調整し整形する波形整形集積回路（ＩＣ）１５０を含む。たとえば、電気信号を調整し処理して、システム１０４が受け入れられるフォーマットにする。
【００３３】
波形整形ＩＣ１５０は、本発明によるドライバ回路１５４（たとえば電圧モード電流補助プリエンファシスドライバ（ＶＭＣＡＰＥＤ））と、クロックデータ回復回路１５８とを含み、クロックデータ回復回路１５８は、データ信号（Ｃ）、データ信号の補信号（ＣＢ）、１ビット遅延データ信号（Ｄ）、１ビット遅延データ信号の補信号（ＤＢ）、および、クロック信号（ＣＬＫ）を提供する。
【００３４】
モジュール１００は電気トランシーバ１４０がない純粋な光モジュールであってもよいことに注意されたい。この場合、モジュール１００は光受信器、光送信器、または、図示したような光トランシーバ１１０であってよい。同様に、モジュール１００は光トランシーバ１１０がない純粋な電気モジュールであってもよいことに注意されたい。この場合、モジュール１００は電気受信器、電気送信器、または、図示したような電気トランシーバ１４０であってもよい。たとえば、本発明によるドライバは光受信器、電気受信器、光トランシーバの光受信器部分、または、電気トランシーバの電気受信器部分内に実装できる。
【００３５】
ドライバ１２４、１５４
図２は、本発明の１実施形態による図１のドライバ１２４と１５４をより詳細に示す。ドライバ１２４と１５４は、データ信号（Ｃ）を受信する第１の入力２０２、データ信号の補信号（ＣＢ）を受信する第２の入力２０３、１ビット遅延データ信号（Ｄ）を受信する第３の入力２０４、１ビット遅延データ信号の補信号（ＤＢ）を受信する第４の入力２０５、第１の既定電圧（たとえばＶＣＣ）を受信する第５の入力、第２の既定電圧（たとえばＶＳＳ）を受信する第６の入力を含む。
【００３６】
ドライバ１２４と１５４はまた、出力（ＯＵＴ）ノードに結合する第１の出力２４０、補出力（ＯＵＴＢ）ノードに出力する第２の出力２５０を含む。ドライバ１２４と１５４は、第１の出力２４０と第２の出力２５０において駆動波形を生成する。上記のように、第１の出力２４０と第２の出力２５０を結合し、負荷（たとえばＲＬ）を駆動することができる。負荷は次の段の電子機器であってもよい。
【００３７】
例としての駆動波形１１００を図１１に示す。駆動波形１１００は静的ビットスイングとプリエンファシスビットスイングを含む。駆動波形１１００は基本スイングと変調スイングも含む。これについては次に詳述する。
【００３８】
データ信号、「１ビット遅延」データ信号、クロック信号、およびこれらのそれぞれの補信号は、データおよびクロック回復回路（data and clock recovery circuit）で提供できる。この回路の構成と動作は当業者にはよく知られている。
【００３９】
ドライバ１２４と１５４は、駆動波形の基本スイングを決定する基本スイング決定機構（ＦＳＤＭ）２１０と、駆動波形の変調スイングを決定する変調スイング決定機構（ＭＳＤＭ）２２０を含む。
【００４０】
１実施形態では、基本スイング決定機構（ＦＳＤＭ）２１０は、データ信号（Ｃ）を受信する第１の入力２０２、データ信号の補信号（ＣＢ）を受信する第２の入力２０３、１ビット遅延データ信号（Ｄ）を受信する第３の入力２０４、１ビット遅延データ信号の補信号（ＤＢ）を受信する第４の入力２０５、第１の既定電圧（たとえばＶＣＣ）を受信する第５の入力、第２の既定電圧（たとえばＶＳＳ）を受信する第６の入力を含む。
【００４１】
基本スイング決定機構（ＦＳＤＭ）２１０はまた、出力（ＯＵＴ）ノードに結合する第１の出力と、補出力（ＯＵＴＢ）ノードに結合する第２の出力とを含む。上記のように、第１の出力ノードと第２の出力ノードを結合し、負荷（たとえばＲＬ）を駆動することができる。負荷（たとえばＲＬ）は次の段の電子機器であってもよい。基本スイング決定機構（ＦＳＤＭ）は、負荷（たとえばＲＬ）を介する基本電流（Ｉ＿ＦＣ）を生成することによって駆動波形の基本スイングを決定する。
【００４２】
基本スイング決定機構（ＦＳＤＭ）は、１つまたは複数の固定抵抗器、１つまたは複数のスイッチ式抵抗器、または、これらの組み合わせを含んでいてもよい。次に、図３から図５を参照して基本スイング決定機構（ＦＳＤＭ）の種々の例を詳細に説明する。
【００４３】
変調スイング決定機構（ＭＳＤＭ）２２０は、データ信号を受信する第１の入力、遅延データ信号を受信する第２の入力、第１の既定電圧（たとえばＶＣＣ）を受信する第３の入力、および、第２の既定電圧（たとえばＶＳＳ）を受信する第４の入力を含む。変調スイング決定機構（ＭＳＤＭ）２２０はまた、ＯＵＴノードに結合する第１の出力、ＯＵＴＢノードに結合する第２の出力を含む。上記のように、第１の出力ノードと第２の出力ノードを結合し、負荷（たとえばＲＬ）を駆動することができる。負荷は次の段の電子機器であってよい。
【００４４】
変調スイング決定機構（ＭＳＤＭ）２２０は、負荷（たとえばＲＬ）を介する変調電流（Ｉ＿ＭＣ）を生成することによって、駆動波形の変調スイング（図１１に示す）を決定する。変調スイング決定機構（ＭＳＤＭ）２２０は、１つまたは複数の固定電流源、１つまたは複数のスイッチ式電流源、または、これらの組み合わせを含んでいてよい。次に図６から図９を参照して、変調スイング決定機構（ＭＳＤＭ）２２０の種々の例を詳細に説明する。
【００４５】
変調スイング決定機構（ＭＳＤＭ）２２０は、出力ノード（ＯＵＴ）に電流「Ｉ」を注入し、補ノード（ＯＵＴＢ）で電流「Ｉ」を引き出す。ＭＳＤＭ２２０が提供する正味の電流（Ｉ＿ＭＣ）を基本電流（Ｉ＿ＦＣ）に追加すると、基本スイングは増加する。この場合、ＦＳＤＭ２１０が設定する最大電圧スイングに対する元の限界は、緩和されるか上昇する。この結果、差動電圧スイング（たとえばプリエンファシスビットスイング）は、電源電圧マグニチュードＶＣＣを超えることができる（すなわち、シングルエンド電圧スイングがＶＣＣを超えることができる）。この電圧スイング限度の緩和は、１）負荷（ＲＬ）を介する電流が増加したこと、２）電源電圧（ＶＣＣ）に結合する抵抗器（たとえばスイッチ式抵抗器または固定抵抗器）を介する電流が低減したことによるものである。
【００４６】
ＭＳＤＭ２２０が提供する正味の電流（Ｉ＿ＭＣ）（たとえば、出力ノード（ＯＵＴ）に注入された電流「Ｉ」および補出力ノード（ＯＵＴＢ）から引き出された電流「Ｉ」）を基本電流（Ｉ＿ＦＣ）から引くと、基本電圧スイングが低減する。
【００４７】
基本電流（Ｉ＿ＦＣ）と変調電流（Ｉ＿ＭＣ）の時間ドメインの組み合わせ（たとえば加法的または減算的）が波形整形を生成する。特に、変調電流（Ｉ＿ＭＣ）を基本電流（Ｉ＿ＦＣ）から差し引くと、駆動波形の静的ビットスイング（図１１に示す）が生成される。変調電流（Ｉ＿ＭＣ）を基本電流（Ｉ＿ＦＣ）に加えると、駆動波形のプリエンファシスビットスイング（図１１に示す）が生成される。言い換えれば、プリエンファシスビットスイングは、基本電圧スイングと変調電圧スイングの合計によって決定される。同様に、静的ビットスイングは基本電圧スイングから変調電圧スイングを差し引くことによって決定される。
【００４８】
基本スイング決定機構（ＦＳＤＭ）２１０
図３は、本発明の１実施形態による図２の基本スイング決定機構（ＦＳＤＭ）２１０を詳細に示す。基本スイング決定機構（ＦＳＤＭ）２１０は、第１のスイッチ式抵抗器回路（ＦＳＲＣ）３１０、第２のスイッチ式抵抗器回路（ＳＳＲＣ）３２０、第３のスイッチ式抵抗器回路（ＴＳＲＣ）３３０、第４のスイッチ式抵抗器回路３４０を含む。第１のスイッチ式抵抗器回路（ＦＳＲＣ）３１０は、第１の既定電圧（たとえばＶＣＣ）に結合する第１の電極と、ＯＵＴノードに結合する第２の電極とを含む。第２のスイッチ式抵抗器回路（ＳＳＲＣ）３２０は、ＯＵＴノードに結合する第１の電極と、第２の既定電圧（たとえばＶＳＳ）に結合する第２の電極とを含む。第３のスイッチ式抵抗器回路（ＴＳＲＣ）３３０は、第１の既定電圧（たとえばＶＣＣ）に結合する第１の電極と、ＯＵＴＢノードに結合する第２の電極とを含む。第４のスイッチ式抵抗器回路３４０は、ＯＵＴＢノードに結合する第１の電極と第２の既定電圧（たとえばＶＳＳ）に結合する第２の電極とを含む。
【００４９】
１実施形態では、各スイッチ式抵抗器回路（たとえば３１０から３４０）は、並列な１０のスイッチ式抵抗器を含む。第１のスイッチ式抵抗器回路３１０のスイッチ式抵抗器のうち８つと、第４のスイッチ式抵抗器回路３４０のスイッチ式抵抗器のうち８つがＯＮになり、第２のスイッチ式抵抗器回路３２０のスイッチ式抵抗器のうち２つと、第３のスイッチ式抵抗器回路３３０のスイッチ式抵抗器のうち２つがＯＮになると、基本スイングの１つの方向が決定される。スイングの他の方向は、上記の構成を逆にすることによって決定できる（たとえば第１のスイッチ式抵抗器回路３１０のスイッチ式抵抗器のうち２つと、第４のスイッチ式抵抗器回路３４０のスイッチ式抵抗器のうち２つがＯＮになり、第２のスイッチ式抵抗器回路３２０のスイッチ式抵抗器のうち８つと、第３のスイッチ式抵抗器回路３３０のスイッチ式抵抗器のうち８つがＯＮになった場合）。他の組み合わせは、並列な１０のスイッチ式抵抗器のシングルエンド出力インピーダンスを維持しながら、他のスイング振幅を提供する。スイッチ式電流源はＦＳＤＭ２１０のインピーダンスと比べると大きなインピーダンスを有するため、ドライバ１２４と１５４の出力インピーダンスは主に、ＦＳＤＭ２１０によって決定または支配されることに注意されたい。
【００５０】
スイッチ式抵抗器回路３１０、３２０、３３０、３４０
図４は、本発明の１実施形態による図３のスイッチ式抵抗器回路３１０、３２０、３３０、３４０の代表的実装を示す。１実施形態では、スイッチ式抵抗器回路は、制御信号（たとえばデータ信号（ｃ）またはデータ信号の補信号（ｃｂ））によってＯＮまたはＯＦＦになるスイッチ（たとえば電界効果トランジスタ（ＦＥＴ））と直列に結合された抵抗器（ＲｐまたはＲｎ）を含んでいてもよい。
【００５１】
別の実施形態では、スイッチ式抵抗器回路は複数の並列なスイッチ式抵抗器を含んでいてもよい。たとえば、各スイッチ式抵抗器回路は、並列な１０のスイッチ式抵抗器を含んでいてもよく、各トランジスタは同じ制御信号で制御してもよいし異なる制御信号で制御してもよい。制御信号はデータ信号（ｃ）とデータ信号の補信号（ｃｂ）または所定の他の制御信号であってよい。このようにして、ネットワークの抵抗を修正または変更できる。
【００５２】
たとえば、第１のスイッチ式抵抗器回路３１０と第３のスイッチ式抵抗器回路３３０は、ＰＭＯＳトランジスタおよび直列な抵抗器（たとえばＲｐ１、Ｒｐ２、・・・Ｒｐｋ）で実装してもよく、または、複数の直列なＰＭＯＳトランジスタおよび並列に構成された対応する抵抗器で実装してもよい。同様に、第２のスイッチ式抵抗器回路３２０と第４のスイッチ式抵抗器回路３４０は、ＮＭＯＳトランジスタおよび直列な抵抗器（Ｒｎ１、Ｒｎ２・・・Ｒｎｋ）で実装してもよいし、または、複数の直列なＮＭＯＳトランジスタおよび並列に構成された対応する抵抗器で実装してもよい。
【００５３】
スイッチ式抵抗器は任意の抵抗器または装置であってよく、この抵抗またはインピーダンスは一定であるか（たとえば固定されている）、または、制御信号によって制御または変更できる。１実施形態では、スイッチ式抵抗器は、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）三極抵抗器で実装する。
【００５４】
基本スイング決定機構の代表的実装
図５は、本発明の１実施形態による図３の基本スイング決定機構（ＦＳＤＭ）２１０の代表的実装を示す図である。基本スイング決定機構（ＦＳＤＭ）２１０は、図５に示された回路素子で実装できる。たとえば、基本スイング決定機構（ＦＳＤＭ）２１０は、ＰＭＯＳトランジスタＰ１、Ｐ２、Ｐ３、Ｐ４、ＮＭＯＳトランジスタＮ１、Ｎ２、Ｎ３、Ｎ４、抵抗器Ｒ１、Ｒ２、Ｒ３、Ｒ４を含んでいてもよい。
【００５５】
基本スイング決定回路（ＦＳＤＣ）２１０内のＭＯＳトランジスタは、有限な「オン抵抗」と大きな「オフ抵抗」を伴うオン／オフスイッチとして機能することに注意されたい。トランジスタがオンの時、抵抗は三極領域で動作するＭＯＳの「オン抵抗」である。トランジスタがオフの時、ＭＯＳがカットオフ領域にあるため、抵抗は大きな数を有する。
【００５６】
本発明によるドライバは、基本スイング決定回路（ＦＳＤＣ）２１０によって主に決定されるシングルエンド出力インピーダンスを含む。たとえば、「ｃ＝高」、「ｃｂ＝低」であるとき、ノード「ｏｕｔ」におけるドライバのシングルエンド出力インピーダンス（たとえば５０オーム）は、Ｎ４の「オン抵抗」と並列なトランジスタＰ３の「オン抵抗」を加えたＲ２で決定されるかこれが優勢である。このときトランジスタＮ３とＰ４はオフであることに注意されたい。
【００５７】
ノード「ｏｕｔｂ」におけるシングルエンド出力インピーダンスは、トランジスタＰ１の「オン抵抗」に並列であるＮ２のオン抵抗を加えたＲ３によって決定されるかこれが優勢である。このときトランジスタＮ１とＰ２はＯＦＦであることに注意されたい。
【００５８】
「ｃ＝低」、「ｃｂ＝高」の場合、ノード「ｏｕｔｂ」とノード「ｏｕｔ」におけるシングルエンド出力インピーダンスは、上記と同様な方法で決定できる。さらに、固定またはスイッチ式電流源によるインピーダンスは（たとえば、スイッチ式抵抗器ブロックのインピーダンスに並列な電流源のインピーダンス）、スイッチ式抵抗器ブロックによる出力インピーダンスよりはるかに大きいので、無視できることに注意されたい。
【００５９】
本発明によるドライバはまた、基本スイング決定機構（ＦＳＤＭ）２１０（たとえば抵抗ネットワーク）と変調スイング決定機構（ＭＳＤＭ）２２０の両方で決定される出力電圧スイングも含む。たとえば、変調スイング決定機構（ＭＳＤＭ）２２０は電流を基本スイング決定機構（ＦＳＤＭ）２１０に注入するかまたはここから引き出す。
【００６０】
図５の「マイナー（minor）」回路が存在しない場合であって、ＯＵＴとＯＵＴＢにおける出力インピーダンスは各々５０オームに等しく、負荷インピーダンス（ＲＬ）は１００オームに等しい場合、最大差動スイングはＶｃｃであり（シングルエンドスイングはＶｃｃ／２に等しい）、コモンモード電圧（ＶＣＭ）はＶｃｃ／２に等しい。
【００６１】
スイッチ式電流源を伴う変調スイング決定機構
図６は、本発明の１実施形態による図２の変調スイング決定機構（ＭＳＤＭ）２２０の図である。変調スイング決定機構（ＭＳＤＭ）２２０は、第１のスイッチ式電流源（ＦＳＣＳ）６１０、第２のスイッチ式電流源（ＳＳＣＳ）６２０、第３のスイッチ式電流源（ＴＳＣＳ）６３０、第４のスイッチ式電流源６４０を含む。第１のスイッチ式電流源（ＦＳＣＳ）６１０は、第１の既定電圧（たとえばＶＣＣ）に結合する第１の電極と、ＯＵＴノードに結合する第２の電極とを含む。第２のスイッチ式電流源（ＳＳＣＳ）６２０は、ＯＵＴノードに結合する第１の電極と、第２の既定電圧（たとえばＶＳＳ）に結合する第２の電極とを含む。
【００６２】
第３のスイッチ式電流源（ＴＳＣＳ）６３０は、第１の既定電圧（たとえばＶＣＣ）に結合する第１の電極と、ＯＵＴＢノードに結合する第２の電極とを含む。第４のスイッチ式電流源６４０は、ＯＵＴＢノードに結合する第１の電極と、第２の既定電圧（たとえばＶＳＳ）に結合する第２の電極とを含む。
【００６３】
スイッチ式電流源（６１０、６２０、６３０、６４０）は、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）飽和電流源で実装できる。
【００６４】
各スイッチ式電流源はそれぞれ電流Ｉ（ｊ）を生成し、ここでｊは、スイッチ式電流源の番号を表す（たとえば、第１、第２、第３、第４）。負荷ＲＬに対するそれぞれの電流Ｉ（ｊ）の寄与分が変調電流（Ｉ＿ＭＣ）である。変調電流（Ｉ＿ＭＣ）は、ＦＳＤＭ２１０が生成する基本電流に追加するかまたは基本電流から差し引かれて、プリエンファシスビットスイングと静的ビットスイングをそれぞれ決定する。
【００６５】
ＭＳＤＭ２２０がＯＵＴノードに注入しＯＵＴＢノードから引き出す電流は電圧スイングを増加させ、プリエンファシスビットスイングを形成する。この増加は、ＲＬを介して流れる増加した電流と、同時に、ＶｃｃからＶｓｓに抵抗器回路（Ｒ（ｉ）、ｉ＝１、２、３、４）を介して流れる減少した電流によるものである。本発明によるドライバが提供する１つの利点は、電圧スイングをＶｃｃより大きくできることである。
【００６６】
図７は、本発明の１実施形態による図６の変調スイング決定機構（ＭＳＤＭ）の例としての実装をさらに詳細に示す。変調スイング決定機構（ＭＳＤＭ）２２０は、図７に示された回路素子で実装できる。たとえば、変調スイング決定機構（ＭＳＤＭ）２２０は、ＰＭＯＳトランジスタＰ５、Ｐ６、Ｐ７、Ｐ８、Ｐ９、Ｐ１０、Ｐ１１と、ＮＭＯＳトランジスタＮ５、Ｎ６、Ｎ７、Ｎ８、Ｎ９、Ｎ１０、Ｎ１１、Ｎ１３を含んでいてもよい。
【００６７】
トランジスタＮ１３を介して流れる電流は、基準電流（Ｉ＿ＲＥＦ）と同じ電流であることに注意されたい。トランジスタＮ８を介して流れる電流はトランジスタＮ１３から基準電流（Ｉ＿ＲＥＦ）をミラーする。トランジスタＰ８を介して流れる電流はトランジスタＮ８を介して流れる電流と同じである。同様に、トランジスタＰ５とＰ９は、「Ｂ」で示すゲート電圧を介して、トランジスタＰ８を介して流れる電流をミラーする。これらのトランジスタは、電流ミラー回路として使用する。
【００６８】
固定電流源を伴う変調スイング決定機構
図８は、本発明の代替の実施形態による図２の変調スイング決定機構（ＭＳＤＭ）の図を示す。一部の用途では、図７に示された変調スイング決定機構（ＭＳＤＭ）実施形態のＰＭＯＳ電流源の遅いスイッチング速度が問題になる。この問題は、固定電流源「Ｉ」をＰ側に使用し、スイッチ式電流源「２Ｉ」をＮ側に使用する本発明の代替の実施形態によって構成された変調スイング決定機構（ＭＳＤＭ）で解決できる。
【００６９】
変調スイング決定機構（ＭＳＤＭ）２２０は、第１の固定電流源（ＦＦＣＳ）８１０、第２の固定電流源（ＳＦＣＳ）８２０、第１のスイッチ式電流源（ＦＳＣＳ）８３０、第２のスイッチ式電流源（ＳＳＣＳ）８４０を含む。第１の固定電流源（ＦＦＣＳ）８１０は、第１の既定電圧（ＶＣＣ）に結合する第１の電極と、ＯＵＴノードに結合する第２の電極とを含む。第２の固定電流源（ＳＦＣＳ）８２０は、第１の既定電圧（たとえばＶＣＣ）に結合する第１の電極と、ＯＵＴＢノードに結合する第２の電極とを含む。
【００７０】
第１のスイッチ式電流源（ＦＳＣＳ）８３０は、ＯＵＴノードに結合する第１の電極と、第２の既定電圧（たとえばＶＳＳ）に結合する第２の電極とを含む。第２のスイッチ式電流源（ＳＳＣＳ）８４０は、ＯＵＴＢノードに結合する第１の電極と、第２の既定の電圧（たとえばＶＳＳ）に結合する第２の電極とを含む。
【００７１】
固定電流源（８１０、８２０）は、Ｐタイプチャネル金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）飽和電流源で実装できる。スイッチ式電流源（８３０、８４０）は、Ｎタイプチャネル金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）飽和電流源で実装できる。
【００７２】
図９は、本発明の１実施形態による図８の変調スイング決定機構（ＭＳＤＭ）の例としての実装を詳細に示す。変調スイング決定機構（ＭＳＤＭ）２２０は、図９に示された回路素子で実装できる。たとえば、変調スイング決定機構（ＭＳＤＭ）２２０は、ＰＭＯＳトランジスタＰ５、Ｐ８、Ｐ９、ＮＭＯＳトランジスタＮ５、Ｎ６、Ｎ７、Ｎ８、Ｎ９、Ｎ１０、Ｎ１１、Ｎ１３を含んでいてもよい。
【００７３】
処理ステップ
図１０は、本発明の１実施形態によるドライバの動作を説明するフローチャートである。ステップ１０１０では、基本電流（Ｉ＿ＦＣ）を生成して出力波形の基本スイングを決定する基本スイング決定機構（ＦＳＤＭ）を提供する。ステップ１０２０では、変調電流（Ｉ＿ＭＣ）を生成して変調スイングを決定する変調スイング決定機構（ＭＳＤＭ）を提供する。ステップ１０３０では、変調電流（Ｉ＿ＭＣ）を基本電流（Ｉ＿ＦＣ）から差し引いて静的ビットスイングを決定する。ステップ１０４０では、基本電流（Ｉ＿ＦＣ）と変調電流（Ｉ＿ＭＣ）を加えて、プリエンファシスビットスイングを決定する。
【００７４】
図１１は、本発明の１実施形態によるドライバが生成する例としての駆動波形を示す。波形は差動信号である。シングルエンドコモンモードはＶｃｃ／２に等しく、シングルエンドスイングはＶｄｉｆｆ／２に等しいことに注意されたい。
【００７５】
本発明によるドライバ回路、基本スイング決定機構、変調スイング決定機構を、図１から図９に示した種々の実施形態で説明したが、本発明の教示にしたがって他の構成を工夫し、既定の電圧供給（ＶＣＣ）より大きな静的ビットスイングとプリエンファシスビットスイングを伴う駆動波形を生成する、他のドライバ回路、基本スイング決定機構、および、変調スイング決定機構を実現できる。
【００７６】
上記の明細書では、本発明を本発明の特定の実施形態に関して記述した。しかし、本発明のより広い範囲から離れることなく、種々の修正と変更を行えることは明らかであろう。したがって本明細書と図面は、限定的な意味ではなく説明のために提示されたものであることを理解されたい。
【図面の簡単な説明】
【００７７】
【図１】本発明によるドライバ回路が実装できるモジュールを示す図である。
【図２】本発明の１実施形態による図１のドライバをより詳細に示す図である。
【図３】本発明の１実施形態による図２の基本スイング決定機構（ＦＳＤＭ）をより詳細に示す図である。
【図４】本発明の１実施形態による図３のスイッチ式抵抗器回路の代表的実装を示す図である。
【図５】本発明の１実施形態による図３の基本スイング決定機構（ＦＳＤＭ）の代表的実装を示す図である。
【図６】本発明の１実施形態による図２の変調スイング決定機構（ＭＳＤＭ）の図である。
【図７】本発明の１実施形態による図６の変調スイング決定機構（ＭＳＤＭ）の例としての実装を詳細に示す図である。
【図８】本発明の代替の実施形態による図２の変調スイング決定機構（ＭＳＤＭ）を示す図である。
【図９】本発明の１実施形態による図８の変調スイング決定機構（ＭＳＤＭ）の例としての実装をより詳細に示す図である。
【図１０】本発明の１実施形態によるドライバの動作を示すフローチャートである。
【図１１】本発明の１実施形態によるドライバが生成する例としての駆動波形を示す図である。
【符号の説明】
【００７８】
１２４、１５４  電圧モード電流補助式ドライバ
２０２  入力ノード
２０３  補入力ノード
２０４  出力ノード
２０５  補出力ノード
２１０  基本スイング決定機構（ＦＳＤＭ）
２２０  変調スイング決定機構（ＭＳＤＭ）
３１０  第１のスイッチ式抵抗器回路（ＦＳＲＣ）
３２０  第２のスイッチ式抵抗器回路（ＳＳＲＣ）
３３０  第３のスイッチ式抵抗器回路（ＴＳＲＣ）
３４０  第４のスイッチ式抵抗器回路
【図１】
2004350273.tif 000003
【図２】
2004350273.tif 000004
【図３】
2004350273.tif 000005
【図４】
2004350273.tif 000006
【図５】
2004350273.tif 000007
【図６】
2004350273.tif 000008
【図７】
2004350273.tif 000009
【図８】
2004350273.tif 000010
【図９】
2004350273.tif 000011
【図１０】
2004350273.tif 000012
【図１１】
2004350273.tif 000013