(57)【要約】【課題】ダイナミックレンジを広くすることができる撮像装置を得る。【解決手段】本開示の一実施の形態に係る撮像装置は、第１の方向に延伸し第２の方向に並設された第１の画素ラインおよび第２の画素ラインを含む複数の画素ラインに区分され、それぞれが、受光量に応じた電荷を蓄積し、受光感度を変更可能な複数の受光画素を有する画素アレイと、第１の画素ラインの第１の方向における第１の位置に配置された第１の受光画素における蓄積結果に応じた第１の画素値に基づいて、第２の画素ラインの第１の方向における第１の位置に配置された第２の受光画素の、第１の期間における受光感度を設定する感度設定部とを備える。【選択図】図１０
2022003747.tif 000002
【特許請求の範囲】
【請求項１】
第１の方向に延伸し第２の方向に並設された第１の画素ラインおよび第２の画素ラインを含む複数の画素ラインに区分され、それぞれが、受光量に応じた電荷を蓄積し、受光感度を変更可能な複数の受光画素を有する画素アレイと、
前記第１の画素ラインの前記第１の方向における第１の位置に配置された第１の受光画素における蓄積結果に応じた第１の画素値に基づいて、前記第２の画素ラインの前記第１の方向における前記第１の位置に配置された第２の受光画素の、第１の期間における前記受光感度を設定する感度設定部と
を備えた撮像装置。
【請求項２】
前記感度設定部は、
前記第１の画素値が前記所定のしきい値より小さい場合に、前記第２の受光画素における前記受光感度を所定の感度に設定し、
前記第１の画素値が前記所定のしきい値より大きい場合に、前記第２の受光画素における前記受光感度を前記所定の感度よりも低い感度に設定する
請求項１に記載の撮像装置。
【請求項３】
前記第２の受光画素における蓄積結果に応じた第２の画素値に、前記第２の受光画素における前記受光感度に応じた係数を乗算することにより前記第２の画素値を補正する信号処理部をさらに備えた
請求項１に記載の撮像装置。
【請求項４】
前記複数の画素ラインは、第３の画素ラインをさらに含み、
前記第２の画素ラインは、前記第２の方向において、前記第１の画素ラインおよび前記第３の画素ラインの間に設けられ、
前記感度設定部は、前記第１の画素値に基づいて、前記第３の画素ラインの前記第１の方向における前記第１の位置に配置された第３の受光画素の、前記第１の期間より後の第２の期間における前記受光感度を設定する
請求項１に記載の撮像装置。
【請求項５】
前記第２の受光画素における蓄積結果に応じた第２の画素値と、前記第３の受光画素における蓄積結果に応じた第３の画素値とを加算することにより画像データを生成する信号処理部をさらに備えた
請求項４に記載の撮像装置。
【請求項６】
前記撮像装置は、第１の動作モードおよび第２の動作モードを有し、
前記感度設定部は、
前記第１の動作モードにおいて、前記複数の受光画素における前記受光感度を所定の感度に設定し、
前記第２の動作モードにおいて、前記第１の画素ラインの複数の受光画素における前記受光感度を前記所定の感度に設定し、前記第１の画素値に基づいて前記第２の受光画素における前記第１の期間での前記受光感度を設定する
請求項１に記載の撮像装置。
【請求項７】
前記第１の画素ラインは、前記画素アレイにおける端部に配置された
請求項１に記載の撮像装置。
【請求項８】
前記撮像装置は、前記画素アレイの撮像面において被写体の像が前記第２の方向に所定数の画素ラインだけ進行する度に撮像動作を行う
請求項１に記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、被写体を撮像する撮像装置に関する。
【背景技術】
【０００２】
撮像装置では、しばしば広いダイナミックレンジが望まれる。例えば特許文献１には、フォトダイオードにより生成された電荷を電圧信号に変換する際の変換効率を変更可能な撮像装置が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１６−９２６６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
撮像装置では、このように広いダイナミックレンジが望まれており、ダイナミックレンジのさらなる改善が期待されている。
【０００５】
ダイナミックレンジを広くすることができる撮像装置を提供することが望ましい。
【課題を解決するための手段】
【０００６】
本開示の一実施の形態における撮像装置は、画素アレイと、感度設定部とを備えている。画素アレイは、第１の方向に延伸し第２の方向に並設された第１の画素ラインおよび第２の画素ラインを含む複数の画素ラインに区分され、それぞれが、受光量に応じた電荷を蓄積し、受光感度を変更可能な複数の受光画素を有する。感度設定部は、第１の画素ラインの第１の方向における第１の位置に配置された第１の受光画素における蓄積結果に応じた第１の画素値に基づいて、第２の画素ラインの第１の方向における第１の位置に配置された第２の受光画素の、第１の期間における受光感度を設定するように構成される。
【０００７】
本開示の一実施の形態における撮像装置では、受光感度を変更可能な複数の受光画素のそれぞれにおいて、受光量に応じた電荷が蓄積される。これらの複数の受光画素は、第１の方向に延伸し第２の方向に並設された第１の画素ラインおよび第２の画素ラインを含む複数の画素ラインに区分される。そして、感度設定部において、第１の画素ラインの第１の方向における第１の位置に配置された第１の受光画素における蓄積結果に応じた第１の画素値に基づいて、第２の画素ラインの第１の方向における第１の位置に配置された第２の受光画素の、第１の期間における受光感度が設定される。
【図面の簡単な説明】
【０００８】
【図１】本開示の実施の形態に係る撮像装置を備えた検査システムの一構成例を表す説明図である。
【図２】図１に示した撮像装置の一構成例を表すブロック図である。
【図３】図２に示した撮像装置の一実装例を表す説明図である。
【図４】図２に示した受光画素の一構成例を表す回路図である。
【図５】図４に示した受光画素の変換効率の一例を表す説明図である。
【図６】図２に示した撮像装置の２つの動作モードの一例を表す説明図である。
【図７】図２に示した信号処理部における第１の動作モードでのＴＤＩ処理の一例を表す説明図である。
【図８】図２に示した信号処理部における第２の動作モードでのＴＤＩ処理の一例を表す説明図である。
【図９】図２に示した撮像装置における第１の動作モードでの動作の一例を表すタイミング波形図である。
【図１０】図２に示した設定部の一動作例を表す説明図である。
【図１１】図２に示した撮像装置における第２の動作モードでの動作の一例を表すタイミング波形図である。
【図１２】図２に示した信号処理部における画素値の補正動作の一例を表す説明図である。
【図１３】図２に示した撮像装置における第２の動作モードでの動作の一例を表すフローチャートである。
【図１４】変形例に係る撮像装置の一構成例を表すブロック図である。
【発明を実施するための形態】
【０００９】
以下、本開示の実施の形態について、図面を参照して詳細に説明する。
【００１０】
＜実施の形態＞
［構成例］
図１は、一実施の形態に係る撮像装置（撮像装置１）を用いた検査システム９０の一構成例を表すものである。検査システム９０は、例えば、ベルトコンベアにより搬送される工業生産品を撮像し、得られた画像を利用して工業生産品の検査を行うように構成される。検査システム９０は、ベルトコンベア９１と、搬送制御部９２と、レンズ系９３と、撮像装置１と、検査処理部９４とを備えている。
【００１１】
ベルトコンベア９１は、検査の対象である工業生産品を搬送方向Ｆに沿って搬送するように構成される。この工業生産品は、撮像装置１により撮像される被写体９である。
【００１２】
搬送制御部９２は、このベルトコンベア９１における搬送動作を制御するように構成される。また、搬送制御部９２は、ベルトコンベア９１の搬送速度に応じた同期信号ＳＹＮＣを生成する。この同期信号ＳＹＮＣは、搬送速度に応じた時間間隔で配置された複数のパルスを有する。このパルスのピッチは、この例では、後述するように、撮像装置１の撮像面Ｓにおいて被写体９の像が１つの画素ラインＬだけ進行する時間と同じ時間になるように設定される。そして、搬送制御部９２は、この同期信号ＳＹＮＣを撮像装置１に供給するようになっている。
【００１３】
レンズ系９３は、被写体９の像を撮像装置１の撮像面Ｓに導くように構成される。レンズ系９３は、この例ではケプラー式のシステムである。
【００１４】
撮像装置１は、リニアセンサであり、ベルトコンベア９１により搬送される被写体９を、レンズ系９３を介して撮像するように構成される。この例では、レンズ系９３はケプラー式のシステムであるので、撮像装置１の撮像面Ｓでは、図１に示したように、搬送方向Ｆとは反対の方向に被写体９が移動する。撮像装置１は、同期信号ＳＹＮＣに含まれる複数のパルスのそれぞれに応じて撮像動作を行う。撮像装置１は、複数の画素ラインＬを有している。撮像装置１は、同期信号ＳＹＮＣに基づいて、この例では、撮像面Ｓにおいて被写体９の像が１つの画素ラインＬだけ進行する度に撮像動作を行う。そして、撮像装置１は、撮像結果を示す画像データＤＴを検査処理部９４に供給するようになっている。
【００１５】
検査処理部９４は、撮像装置１から供給された画像データＤＴに基づいて、工業生産品（被写体９）を検査するように構成される。
【００１６】
図２は、撮像装置１の一構成例を表すものである。撮像装置１は、画素アレイ１１と、参照信号生成部１２と、画素駆動部１３と、カウンタ１４と、読出部１５と、信号処理部１６と、入出力部１７とを備えている。
【００１７】
画素アレイ１１は、マトリクス状に配置された複数の受光画素ＰＩＸを有している。複数の受光画素ＰＩＸは、複数の画素ラインＬに区分される。この図２では、画素ラインＬは、横方向に延伸し、縦方向に並設される。この並設方向（縦方向）は、被写体９の像が移動する方向である。複数の画素ラインＬのそれぞれは、所定数の受光画素ＰＩＸを含む。受光画素ＰＩＸは、蓄積期間において受光量に応じた電荷を蓄積する蓄積動作を行い、その蓄積期間において蓄積された電荷に応じたアナログ信号をデジタル値に変換するＡＤ（Analog to Digital）変換動作を行うように構成される。受光画素ＰＩＸは、２枚の半導体基板にわたって配置される。
【００１８】
図３は、撮像装置１の一実装例を表すものである。撮像装置１は、この例では、２枚の半導体基板１０１，１０２に形成される。半導体基板１０１は、撮像装置１における撮像面側に配置され、半導体基板１０２は、撮像装置１の撮像面側とは反対側に配置される。半導体基板１０１，１０２は互いに重ね合わされる。半導体基板１０１の配線と、半導体基板１０２の配線とは、配線１０３により接続される。配線１０３は、例えばＣｕ−Ｃｕなどの金属結合などを用いることができる。受光画素ＰＩＸは、これらの２枚の半導体基板１０１，１０２にわたって配置される。
【００１９】
図４は、受光画素ＰＩＸの一構成例を表すものである。受光画素ＰＩＸは、画素回路２０を有している。画素回路２０は、受光回路２１と、比較回路２２と、ラッチ２３とを有している。
【００２０】
受光回路２１は、受光量に応じた画素電圧Ｖpixを生成するように構成される。受光回路２１は、半導体基板１０１に配置される。受光回路２１は、フォトダイオードＰＤと、トランジスタＭＮ１，ＭＮ２と、フローティングディフュージョンＦＤ１と、トランジスタＭＮ３と、フローティングディフュージョンＦＤ２と、トランジスタＭＮ４とを有している。トランジスタＭＮ１〜ＭＮ４は、Ｎ型のＭＯＳ（Metal Oxide Semiconductor）トランジスタである。
【００２１】
フォトダイオードＰＤは、受光量に応じた量の電荷を生成して内部に蓄積する光電変換素子である。フォトダイオードＰＤのアノードは接地され、カソードはトランジスタＭＮ１，ＭＮ２のソースに接続される。
【００２２】
トランジスタＭＮ１のゲートには画素駆動部１３（図２）から供給された制御信号ＯＦＧが供給され、ドレインには電圧ＶＯＦＧが供給され、ソースはフォトダイオードＰＤのカソードおよびトランジスタＭＮ２のソースに接続される。
【００２３】
トランジスタＭＮ２のゲートには画素駆動部１３（図２）から供給された制御信号ＴＲＧが供給され、ソースはフォトダイオードＰＤのカソードおよびトランジスタＭＮ１のソースに接続され、ドレインはフローティングディフュージョンＦＤ１、トランジスタＭＮ３のソース、および比較回路２２におけるトランジスタＭＮ５（後述）のゲートに接続される。
【００２４】
フローティングディフュージョンＦＤ１は、フォトダイオードＰＤから転送された電荷を蓄積するように構成される。フローティングディフュージョンＦＤ１は、例えば、半導体基板１０１の表面に形成された拡散層を用いて構成される。図４では、フローティングディフュージョンＦＤ１を、容量素子のシンボルを用いて示している。
【００２５】
トランジスタＭＮ３のゲートには画素駆動部１３（図２）から供給された制御信号ＦＤＧが供給され、ソースはトランジスタＭＮ２のドレイン、フローティングディフュージョンＦＤ１、および比較回路２２におけるトランジスタＭＮ５（後述）のゲートに接続され、ドレインはフローティングディフュージョンＦＤ２およびトランジスタＭＮ４のソースに接続される。
【００２６】
フローティングディフュージョンＦＤ２は、フローティングディフュージョンＦＤ１と同様に、フォトダイオードＰＤから転送された電荷を蓄積するように構成される。フローティングディフュージョンＦＤ２は、例えば、半導体基板１０１の表面に形成された拡散層を用いて構成される。図４では、フローティングディフュージョンＦＤ２を、容量素子のシンボルを用いて示している。
【００２７】
トランジスタＭＮ４のゲートには画素駆動部１３（図２）から供給された制御信号ＲＳＴが供給され、ソースはフローティングディフュージョンＦＤ２およびトランジスタＭＮ３のドレインに接続され、ドレインは比較回路２２のトランジスタＭＮ５（後述）のドレインに接続される。
【００２８】
この構成により、受光回路２１では、制御信号ＯＦＧに基づいて、トランジスタＭＮ１がオン状態になることにより、フォトダイオードＰＤに蓄積された電荷が排出される。そして、トランジスタＭＮ１がオフ状態になることにより、蓄積期間が開始され、フォトダイオードＰＤに、受光量に応じた量の電荷が蓄積される。そして、蓄積期間が終了した後に、受光回路２１は、リセット電圧Ｖresetおよび画素電圧Ｖpixを含む画素信号ＳＩＧを比較回路２２に対して供給する。具体的には、受光回路２１は、後述するように、フローティングディフュージョンＦＤ１，ＦＤ２の電圧がリセットされた後のＰ相（Pre-charge相）期間ＴＰにおいて、その時のフローティングディフュージョンＦＤ１，ＦＤ２の電圧をリセット電圧Ｖresetとして比較回路２２に供給する。また、受光回路２１は、フォトダイオードＰＤからフローティングディフュージョンＦＤ１，ＦＤ２のうちの使用されるフローティングディフュージョンＦＤへ電荷が転送された後のＤ相（Data相）期間ＴＤにおいて、その時のフローティングディフュージョンＦＤの電圧を画素電圧Ｖpixとして比較回路２２に供給するようになっている。
【００２９】
受光画素ＰＩＸは、受光量に応じた量の電荷を画素電圧Ｖpixに変換する際の変換効率Ｅを変更可能に構成される。変換効率Ｅは、この例では２つの変換効率Ｅ（高変換効率ＨＥおよび低変換効率ＬＥ）のうちの一方に設定される。変換効率Ｅを高変換効率ＨＥに設定する場合には、トランジスタＭＮ３はオフ状態に設定される。これにより、１つのフローティングディフュージョンＦＤ１が、フォトダイオードＰＤから供給された電荷を画素電圧Ｖpixに変換する。変換効率Ｅを低変換効率ＬＥに設定する場合には、トランジスタＭＮ３はオン状態に設定される。これにより、２つのフローティングディフュージョンＦＤ１，ＦＤ２が、フォトダイオードＰＤから供給された電荷を画素電圧Ｖpixに変換する。２つのフローティングディフュージョンＦＤ１，ＦＤ２の合計容量値は、１つのフローティングディフュージョンＦＤ１の容量値よりも大きい。よって、２つのフローティングディフュージョンＦＤ１，ＦＤ２が電荷を画素電圧Ｖpixに変換する場合の変換効率Ｅ（低変換効率ＬＥ）は、１つのフローティングディフュージョンＦＤ１が電荷を画素電圧Ｖpixに変換する場合の変換効率Ｅ（高変換効率ＨＥ）よりも低くなる。
【００３０】
図５は、受光画素ＰＩＸにおける変換特性Ｅの一例を表すものであり、横軸は、蓄積期間における受光量を示し、縦軸は、蓄積期間において蓄積された電荷に基づいて得られた画素値ＶＡＬを示す。図５に示したように、画素値ＶＡＬは受光量に応じて１次数関数的に変化する。低変換効率ＬＥでは、受光量に応じて画素値ＶＡＬが変化する割合が小さく、高変換効率ＨＥでは、受光量に応じて画素値ＶＡＬが変化する割合が大きい。
【００３１】
例えば、撮像装置１は、被写体９における明るい部分を撮像する場合には、その明るい部分を撮像する受光画素ＰＩＸにおける変換効率Ｅを低変換効率ＬＥにすることにより、その明るい部分を高い画質で撮像することができる。また、撮像装置１は、被写体９における暗い部分を撮像する場合には、その暗い部分を撮像する受光画素ＰＩＸにおける変換効率Ｅを高変換効率ＨＥにすることにより、その暗い部分を高い画質で撮像することができる。その結果、撮像装置１では、ダイナミックレンジを広くすることができるようになっている。
【００３２】
比較回路２２（図４）は、参照信号ＲＥＦと画素信号ＳＩＧとを比較することにより信号ＣＭＰを生成するように構成される。比較回路２２は、参照信号ＲＥＦの電圧が画素信号ＳＩＧの電圧よりも高い場合に信号ＣＭＰを高レベルにし、参照信号ＲＥＦの電圧が画素信号ＳＩＧの電圧よりも低い場合に信号ＣＭＰを低レベルにするようになっている。比較回路２２は、トランジスタＭＮ５〜ＭＮ７と、トランジスタＭＰ１，ＭＰ２とを有している。トランジスタＭＮ５〜ＭＮ７はＮ型のＭＯＳトランジスタであり、トランジスタＭＰ１，ＭＰ２はＰ型のＭＯＳトランジスタである。比較回路２２は、２枚の半導体基板１０１，１０２にわたって配置される。具体的には、トランジスタＭＮ５〜ＭＮ７は半導体基板１０１に配置され、トランジスタＭＰ１，ＭＰ２は半導体基板１０２に配置される。
【００３３】
トランジスタＭＮ５のゲートには画素信号ＳＩＧが供給され、ドレインは受光回路２１におけるトトランジスタＭＮ４のドレインに接続されるとともに、半導体基板１０１，１０２間の配線１０３を介してトランジスタＭＰ１のドレインおよびアンプＡＭＰの入力端子に接続され、ソースはトランジスタＭＮ６のソースおよびトランジスタＭＮ７のドレインに接続される。トランジスタＭＮ６のゲートには、半導体基板１０１，１０２間の配線１０３を介して参照信号生成部１２から参照信号ＲＥＦが供給され、ドレインは半導体基板１０１，１０２間の配線１０３を介してトランジスタＭＰ２のドレインおよびトランジスタＭＰ１，ＭＰ２のゲートに接続され、ソースはトランジスタＭＮ５のソースおよびトランジスタＭＮ７のドレインに接続される。参照信号ＲＥＦは、Ｐ相期間ＴＰおよびＤ相期間ＴＤにおいて時間の経過に応じて電圧レベルが徐々に変化する、いわゆるランプ波形を有する信号である。トランジスタＭＮ７のゲートにはバイアス電圧Ｖｂが供給され、ドレインはトランジスタＭＮ５，ＭＮ６のソースに接続され、ソースは接地される。トランジスタＭＮ５，ＭＮ６は差動対を構成し、トランジスタＭＮ７は定電流源を構成する。
【００３４】
トランジスタＭＰ１のゲートはトランジスタＭＰ２のゲートおよびドレインに接続されるとともに半導体基板１０１，１０２間の配線１０３を介してトランジスタＭＮ６のドレインに接続され、ソースには電源電圧ＶＤＤが供給され、ドレインはアンプＡＭＰの入力端子に接続されるとともに半導体基板１０１，１０２間の配線１０３を介してトランジスタＭＮ５のドレインおよび受光回路２１におけるトランジスタＭＮ４のドレインに接続される。トランジスタＭＰ２のゲートはトランジスタＭＰ１のゲートおよびトランジスタＭＰ２のドレインに接続されるとともに半導体基板１０１，１０２間の配線１０３を介してトランジスタＭＮ６のドレインに接続され、ソースには電源電圧ＶＤＤが供給され、ドレインはトランジスタＭＰ１，ＭＰ２のゲートに接続されるとともに半導体基板１０１，１０２間の配線１０３を介してトランジスタＭＮ６のドレインに接続される。トランジスタＭＰ１，ＭＰ２は、トランジスタＭＮ５，ＭＮ６の能動負荷を構成する。
【００３５】
アンプＡＭＰの入力端子はトランジスタＭＰ１のドレインに接続されるとともに半導体基板１０１，１０２間の配線１０３を介してトランジスタＭＮ５のドレインおよび受光回路２１におけるトランジスタＭＮ４のドレインに接続され、出力端子はラッチ２３に接続される。比較回路２２は、アンプＡＭＰの出力端子から信号ＣＭＰを出力するようになっている。
【００３６】
ラッチ２３は、比較回路２２から供給された信号ＣＭＰ基づいて、カウンタ１４（図２）から供給された、時間の経過に応じて変化する時刻コードＣＯＤＥをラッチするように構成される。時刻コードＣＯＤＥは、例えば、グレイコードを用いることができる。ラッチ２３は、後述するように、Ｐ相期間ＴＰにおいて、信号ＣＭＰの遷移タイミングで時刻コードＣＯＤＥをラッチすることにより、Ｐ相期間ＴＰが開始してから信号ＣＭＰが遷移するまでの時間（コード値ＣＯＤＥ１）を取得する。また、ラッチ２３は、Ｄ相期間ＴＤにおいて、信号ＣＭＰの遷移タイミングで時刻コードＣＯＤＥをラッチすることにより、Ｄ相期間ＴＤが開始してから信号ＣＭＰが遷移するまでの時間（コード値ＣＯＤＥ２）を取得する。これらの２つのコード値の差（ＣＯＤＥ２−ＣＯＤＥ１）は、蓄積期間における受光量に応じた画素値ＶＡＬに対応する。そして、ラッチ２３は、読出部１５から供給された制御信号に基づいて、２つのコード値ＣＯＤＥ１，ＣＯＤＥ２を信号処理部１６に供給するようになっている。
【００３７】
このようにして、画素回路２０は、受光量に応じた画素電圧Ｖpixを含む画素信号ＳＩＧを生成し、この画素信号ＳＩＧに基づいてＡＤ変換を行うことによりコード値ＣＯＤＥ１，ＣＯＤＥ２を生成するようになっている。
【００３８】
撮像装置１は、２つの動作モード（動作モードＭ１、Ｍ２）を有している。動作モードＭ１は、画素アレイ１１の複数の受光画素ＰＩＸにおける変換効率Ｅを高変換効率ＨＥに設定するモードである。動作モードＭ２は、画素アレイ１１の複数の受光画素ＰＩＸにおける変換効率Ｅを、撮像する被写体９の部分の明るさに応じて、画素単位で、高変換効率ＨＥおよび低変換効率ＬＥのうちの一方に設定するモードである。
【００３９】
図６は、画素アレイ１１の一動作例を表すものであり、図６（Ａ）は動作モードＭ１における動作を示し、図６（Ｂ）は、動作モードＭ２における動作を示す。この例では、図６において、上から下に向かって、被写体９の像が移動する。よって、図６では、画素アレイ１１における一番上に配置された画素ラインＬが最上流の画素ラインＬ１である。
【００４０】
動作モードＭ１では、撮像装置１は、画素アレイ１１の全ての受光画素ＰＩＸにおける変換効率Ｅを高変換効率ＨＥにそれぞれ設定する。そして、撮像装置１は、これらの全ての受光画素ＰＩＸにおける画素値ＶＡＬに基づいて画像データＤＴを生成する。
【００４１】
動作モードＭ２では、撮像装置１は、最上流の画素ラインＬ１の複数の受光画素ＰＩＸにおける変換効率Ｅを高変換効率ＨＥにそれぞれ設定し、その画素ラインＬ１の複数の受光画素ＰＩＸにおける画素値ＶＡＬに基づいて、それ以外の複数の画素ラインＬの複数の受光画素ＰＩＸにおける変換効率Ｅをそれぞれ設定する。そして、撮像装置１は、画素ラインＬ１以外の複数の画素ラインＬの複数の受光画素ＰＩＸにおける画素値ＶＡＬに基づいて、画像データＤＴを生成する。すなわち、動作モードＭ２では、最上流の画素ラインＬ１は、その画素ラインＬ１以外の複数の画素ラインＬの複数の受光画素ＰＩＸにおける変換効率Ｅを決定するための画素ラインＬとして機能し、画素ラインＬ１以外の複数の画素ラインＬは、画像データＤＴを生成するための画素ラインＬとして機能するようになっている。
【００４２】
参照信号生成部１２（図２）は、参照信号ＲＥＦを生成するように構成される。参照信号ＲＥＦは、Ｐ相期間ＴＰおよびＤ相期間ＴＤにおいて、時間の経過に応じて電圧レベルが徐々に変化する、いわゆるランプ波形を有する。そして、参照信号生成部１２は、生成した参照信号ＲＥＦを、複数の受光画素ＰＩＸにおける画素回路２０に供給するようになっている。参照信号生成部１２は、図４に示したように、半導体基板１０２に配置される。
【００４３】
画素駆動部１３は、複数の受光画素ＰＩＸにおける画素回路２０の動作を制御するように構成される。具体的には、画素駆動部１３は、制御信号ＯＦＧ，ＴＲＧ，ＦＤＧ，ＲＳＴを生成し、これらの制御信号ＯＦＧ，ＴＲＧ，ＦＤＧ，ＲＳＴを受光回路２１に供給することにより、画素回路２０の動作を制御するようになっている。画素駆動部１３は、例えば半導体基板１０２に配置される。
【００４４】
画素駆動部１３は、設定部１３Ａを有している。設定部１３Ａは、動作モードＭ１では、複数の受光画素ＰＩＸにおける変換効率Ｅを高変換効率ＨＥにそれぞれ設定する。また、設定部１３Ａは、動作モードＭ２では、最上流の画素ラインＬ１の複数の受光画素ＰＩＸにおける変換効率Ｅを高変換効率ＨＥにそれぞれ設定するとともに、信号処理部１６の判定部１６Ａから供給された、その画素ラインＬ１の複数の受光画素ＰＩＸにおける画素値ＶＡＬとしきい値ＴＨとの比較結果に基づいて、画素ラインＬ１以外の複数の画素ラインＬの複数の受光画素ＰＩＸにおける変換効率Ｅをそれぞれ設定するようになっている。
【００４５】
カウンタ１４は、この例ではグレイコードカウンタであり、時刻コードＣＯＤＥを生成し、この時刻コードＣＯＤＥを複数の受光画素ＰＩＸにおける画素回路２０のラッチ２３に供給するように構成される。カウンタ１４は、例えば半導体基板１０２に配置される。
【００４６】
読出部１５は、複数の受光画素ＰＩＸの画素回路２０のそれぞれが生成したコード値ＣＯＤＥ１，ＣＯＤＥ２を、所定の順番で信号処理部１６に供給するように構成される。読出部１５は、例えば半導体基板１０２に配置される。
【００４７】
信号処理部１６は、複数の受光画素ＰＩＸの画素回路２０のそれぞれが生成したコード値ＣＯＤＥ１，ＣＯＤＥ２に基づいて所定の画像処理を行うことにより画像データＤＴを生成するように構成される。所定の画像処理は、例えば、画素回路２０が生成した２つのコード値ＣＯＤＥ１，ＣＯＤＥ２に基づいて相関２重サンプリング（ＣＤＳ；Correlated Double Sampling）の原理を利用して画素値ＶＡＬを生成するＣＤＳ処理や、複数のライン画像に基づいて画素値ＶＡＬの加算処理を行うＴＤＩ（Time Delay Integration）処理を含む。
【００４８】
図７は、動作モードＭ１におけるＴＤＩ処理の一例を表すものである。この図７は、１つの画素ラインＬに係るライン画像についてのＴＤＩ処理の一例を示している。この例では、説明の便宜上、画素アレイ１１に８つの画素ラインＬを設けている。この図７では、左から右に向かって、被写体９の像が移動する。よって、一番左に配置された画素ラインＬが最上流の画素ラインＬ１である。
【００４９】
撮像装置１は、同期信号ＳＹＮＣに基づいて、撮像面Ｓにおいて被写体９の像が１つの画素ラインＬだけ進行する度に蓄積期間を設定する。これにより、画素アレイ１１は、図７に示したように、順次設定された複数の蓄積期間のそれぞれにおける蓄積結果に基づいて複数の画像（この例では８つの画像ＰＩＣ１〜ＰＩＣ８）を生成する。画像ＰＩＣ１〜ＰＩＣ８では、時間の経過に応じて、被写体９の像が１つの画素ラインＬを単位として図７における右方向に進行する。例えば、画像ＰＩＣ１における画素ラインＬ１に係るライン画像、画像ＰＩＣ２における画素ラインＬ２に係るライン画像、画像ＰＩＣ３における画素ラインＬ３に係るライン画像、画像ＰＩＣ４における画素ラインＬ４に係るライン画像、画像ＰＩＣ５における画素ラインＬ５に係るライン画像、画像ＰＩＣ６における画素ラインＬ６に係るライン画像、画像ＰＩＣ７における画素ラインＬ７に係るライン画像、および画像ＰＩＣ８における画素ラインＬ８に係るライン画像は、被写体９における同じ部分を示す画像である。
【００５０】
動作モードＭ１では、信号処理部１６は、画素アレイ１１における全ての画素ラインＬに基づいて画像データＤＴを生成する。この例では、信号処理部１６は、画像ＰＩＣ１における最上流の画素ラインＬ１に係るライン画像、画像ＰＩＣ２における２番目の画素ラインＬ２に係るライン画像、画像ＰＩＣ３における画素ラインＬ３に係るライン画像、画像ＰＩＣ４における画素ラインＬ４に係るライン画像、画像ＰＩＣ５における画素ラインＬ５に係るライン画像、画像ＰＩＣ６における画素ラインＬ６に係るライン画像、画像ＰＩＣ７における画素ラインＬ７に係るライン画像、および画像ＰＩＣ８における画素ラインＬ８に係るライン画像に基づいて、画素値ＶＡＬの加算処理を行うことによりＴＤＩ処理を行う。以上の説明では、画像ＰＩＣ１〜ＰＩＣ８のそれぞれにおいて１つの画素ラインＬに着目したが、他の画素ラインＬについても同様である。このようにして、信号処理部１６は、動作モードＭ１において画像データＤＴを生成する。
【００５１】
図８は、動作モードＭ２におけるＴＤＩ処理の一例を表すものである。上述したように、動作モードＭ２では、最上流の画素ラインＬ１は、その画素ラインＬ１以外の複数の画素ラインＬの複数の受光画素ＰＩＸにおける変換効率Ｅを決定するための画素ラインＬとして機能し、画素ラインＬ１以外の複数の画素ラインＬは、画像データＤＴを生成するための画素ラインＬとして機能する。すなわち、信号処理部１６は、画素アレイ１１における、最上流の画素ラインＬ１以外の複数の画素ラインＬに基づいて画像データＤＴを生成する。この例では、信号処理部１６は、画像ＰＩＣ２における２番目の画素ラインＬ２に係るライン画像、画像ＰＩＣ３における画素ラインＬ３に係るライン画像、画像ＰＩＣ４における画素ラインＬ４に係るライン画像、画像ＰＩＣ５における画素ラインＬ５に係るライン画像、画像ＰＩＣ６における画素ラインＬ６に係るライン画像、画像ＰＩＣ７における画素ラインＬ７に係るライン画像、および画像ＰＩＣ８における画素ラインＬ８に係るライン画像に基づいて、画素値ＶＡＬの加算処理を行うことによりＴＤＩ処理を行う。このようにして、信号処理部１６は、動作モードＭ２において画像データＤＴを生成するようになっている。
【００５２】
信号処理部１６は、判定部１６Ａを有している。判定部１６Ａは、動作モードＭ２において、最上流の画素ラインＬ１の複数の受光画素ＰＩＸにおける画素値ＶＡＬをしきい値ＴＨとそれぞれ比較し、その比較結果を画素駆動部１３の設定部１３Ａに供給するように構成される。
【００５３】
このようにして、信号処理部１６は、複数の画素回路２０のそれぞれが生成したコード値ＣＯＤＥ１，ＣＯＤＥ２に基づいて画像データＤＴを生成する。信号処理部１６は、例えば半導体基板１０２に配置される。
【００５４】
入出力部１７は、搬送制御部９２（図１）から供給された同期信号ＳＹＮＣを受け取るとともに、信号処理部１６により生成された画像データＤＴを出力するように構成される。入出力部１７は、例えば半導体基板１０２に配置される。
【００５５】
ここで、画素アレイ１１は、本開示における「画素アレイ」の一具体例に対応する。受光画素ＰＩＸは、本開示における「受光画素」の一具体例に対応する。変換効率Ｅは、本開示における「受光感度」の一具体例に対応する。画素ラインＬは、本開示における「画素ライン」の一具体例に対応する。設定部１３Ａおよび判定部１６Ａは、本開示における「感度設定部」の一具体例に対応する。画素値ＶＡＬは、本開示における「画素値」の一具体例に対応する。信号処理部１６は、本開示における「信号処理部」の一具体例に対応する。画像データＤＴは、本開示における「画像データ」の一具体例に対応する。動作モードＭ１は、本開示における「第１の動作モード」の一具体例に対応する。動作モードＭ２は、本開示における「第２の動作モード」の一具体例に対応する。
【００５６】
［動作および作用］
続いて、本実施の形態の撮像装置１の動作および作用について説明する。
【００５７】
（全体動作概要）
まず、図１，２を参照して、撮像装置１の全体動作概要を説明する。入出力部１７は、搬送制御部９２から同期信号ＳＹＮＣを受け取る。参照信号生成部１２は、参照信号ＲＥＦを生成する。画素駆動部１３は、複数の受光画素ＰＩＸにおける画素回路２０の動作を制御する。カウンタ１４は、時刻コードＣＯＤＥを生成する。複数の受光画素ＰＩＸにおける画素回路２０は、受光量に応じた画素電圧Ｖpixを含む画素信号ＳＩＧを生成し、この画素信号ＳＩＧに基づいて、参照信号ＲＥＦおよび時刻コードＣＯＤＥを用いてＡＤ変換を行うことによりコード値ＣＯＤＥ１，ＣＯＤＥ２を生成する。読出部１５は、複数の受光画素ＰＩＸにおける画素回路２０のそれぞれが生成したコード値ＣＯＤＥ１，ＣＯＤＥ２を、所定の順番で信号処理部１６に供給する。信号処理部１６は、複数の画素回路２０のそれぞれが生成したコード値ＣＯＤＥ１，ＣＯＤＥ２に基づいて所定の画像処理を行うことにより画像データＤＴを生成する。入出力部１７は、この画像データＤＴを出力する。
【００５８】
（動作モードＭ１における詳細動作）
まず、動作モードＭ１における撮像装置１の動作について説明する。動作モードＭ１では、画素駆動部１３の設定部１３Ａは、画素アレイ１１の全ての受光画素ＰＩＸにおける変換効率Ｅを高変換効率ＨＥに設定する。画素アレイ１１における複数の画素回路２０（図４）のそれぞれでは、制御信号ＯＦＧに基づいて、トランジスタＭＮ１がオン状態になることにより、フォトダイオードＰＤに蓄積された電荷が排出される。そして、このトランジスタＭＮ１がオフ状態になることにより、蓄積期間が開始され、フォトダイオードＰＤに、受光量に応じた量の電荷が蓄積される。そして、蓄積期間が終了した後に、画素回路２０は、リセット電圧Ｖresetおよび画素電圧Ｖpixを含む画素信号ＳＩＧに基づいてＡＤ変換を行う。以下に、このＡＤ変換について詳細に説明する。
【００５９】
図９は、動作モードＭ１における撮像装置１の一動作例を表すものであり、（Ａ）は搬送制御部９２から供給された同期信号ＳＹＮＣに基づいて生成された信号ＸＶＳの波形を示し、（Ｂ）は制御信号ＲＳＴの波形を示し、（Ｃ）は制御信号ＴＲＧの波形を示し、（Ｄ）は制御信号ＦＤＧの波形を示し、（Ｅ）は参照信号ＲＥＦの波形を示し、（Ｆ）は画素信号ＳＩＧの波形を示し、（Ｇ）はカウンタ１４の動作を示し、（Ｈ）は信号ＣＭＰの波形を示し、（Ｉ）は読出部１５の動作を示し、（Ｊ）は信号処理部１６の動作を示す。
【００６０】
まず、タイミングｔ１１において、信号ＸＶＳにパルスが生じると（図９（Ａ））、参照信号生成部１２は、参照信号ＲＥＦの電圧をリセット電圧Ｖresetに変化させる（図９（Ｅ））。また、このタイミングｔ１１において、画素駆動部１３は、制御信号ＲＳＴおよび制御信号ＦＤＧを低レベルから高レベルにそれぞれ変化させる（図９（Ｂ），（Ｄ））。これにより、画素回路２０では、トランジスタＭＮ３，ＭＮ４がそれぞれオン状態になり、フローティングディフュージョンＦＤ１，ＦＤ２がリセットされ、画素信号ＳＩＧの電圧がリセット電圧Ｖresetになる（図９（Ｆ））。そして、このタイミングｔ１１から所定の時間が経過した後に、画素駆動部１３は、制御信号ＲＳＴ，ＦＤＧを高レベルから低レベルにそれぞれ変化させる（図９（Ｂ），（Ｄ））。これにより、トランジスタＭＮ３，ＭＮ４はそれぞれオフ状態になる。
【００６１】
次に、タイミングｔ１２において、参照信号生成部１２は、参照信号ＲＥＦの電圧をリセット電圧Ｖresetから電圧Ｖ１に変化させる（図９（Ｅ））。これにより、参照信号ＲＥＦの電圧は画素信号ＳＩＧの電圧より高くなるので、比較回路２２は、信号ＣＭＰを高レベルにする（図９（Ｈ））。
【００６２】
次に、タイミングｔ１３〜ｔ１５の期間（Ｐ相期間ＴＰ）において、画素回路２０は、この画素信号ＳＩＧの電圧（リセット電圧Ｖreset）に基づいてＡＤ変換を行う。具体的には、タイミングｔ１３において、カウンタ１４は、時刻コードＣＯＤＥのインクリメント動作を開始し（図９（Ｇ））、参照信号生成部１２は、参照信号ＲＥＦの電圧を、電圧Ｖ１から所定の変化度合いで低下させ始める（図９（Ｅ））。
【００６３】
そして、タイミングｔ１４において、参照信号ＲＥＦの電圧が画素信号ＳＩＧの電圧（リセット電圧Ｖreset）を下回る（図９（Ｅ），（Ｆ））。これに応じて、比較回路２２は、信号ＣＭＰを高レベルから低レベルに変化させる（図９（Ｈ））。ラッチ２３は、この信号ＣＭＰの遷移に基づいて、時刻コードＣＯＤＥをラッチする。このタイミングｔ１４においてラッチ２３においてラッチされた時刻コードＣＯＤＥのコード値はＣＯＤＥ１である。このコード値ＣＯＤＥ１は、タイミングｔ１３〜ｔ１４の時間の長さに対応するコード値であるとともに、リセット電圧Ｖresetに対応するコード値である。
【００６４】
そして、タイミングｔ１５において、Ｐ相期間ＴＰの終了に伴い、カウンタ１４は、時刻コードＣＯＤＥのインクリメント動作を終了し（図９（Ｇ））、参照信号生成部１２は、参照信号ＲＥＦの電圧を電圧Ｖ１に変化させる（図９（Ｅ））。また、このタイミングｔ１５において、画素駆動部１３は、制御信号ＴＲＧを低レベルから高レベルに変化させる（図９（Ｃ））。これにより、画素回路２０では、トランジスタＭＮ２がオン状態になり、フォトダイオードＰＤで発生した電荷がフローティングディフュージョンＦＤ１に転送され、画素信号ＳＩＧの電圧が画素電圧Ｖpixになる（図９（Ｆ））。すなわち、制御信号ＦＤＧが低レベルであるため、トランジスタＭＮ３はオフ状態であるので、１つのフローティングディフュージョンＦＤ１が電荷を電圧に変換することにより、画素信号ＳＩＧの電圧が画素電圧Ｖpixになる。これにより、参照信号ＲＥＦの電圧は画素信号ＳＩＧの電圧より高くなるので、比較回路２２は、信号ＣＭＰを低レベルから高レベルに変化させる（図９（Ｈ））。そして、このタイミングｔ１５から所定の時間が経過した後に、画素駆動部１３は、制御信号ＴＲＧを高レベルから低レベルに変化させる（図９（Ｃ））。これにより、トランジスタＭＮ２はオフ状態になる。
【００６５】
また、このタイミングｔ１５〜ｔ１６の期間において、読出部１５は、この画素回路２０が生成したコード値ＣＯＤＥ１を信号処理部１６に供給する（図９（Ｉ））。
【００６６】
次に、タイミングｔ１６〜ｔ１８の期間（Ｄ相期間ＴＤ）において、画素回路２０は、この画素信号ＳＩＧの電圧（画素電圧Ｖpix）に基づいてＡＤ変換を行う。具体的には、タイミングｔ１６において、カウンタ１４は、時刻コードＣＯＤＥのインクリメント動作を開始し（図９（Ｇ））、参照信号生成部１２は、参照信号ＲＥＦの電圧を、電圧Ｖ１から所定の変化度合いで低下させ始める（図９（Ｅ））。
【００６７】
そして、タイミングｔ１７において、参照信号ＲＥＦの電圧が画素信号ＳＩＧの電圧（画素電圧Ｖpix）を下回る（図９（Ｅ），（Ｆ））。これに応じて、比較回路２２は、信号ＣＭＰを高レベルから低レベルに変化させる（図９（Ｈ））。ラッチ２３は、この信号ＣＭＰの遷移に基づいて、時刻コードＣＯＤＥをラッチする。このタイミングｔ１７においてラッチ２３においてラッチされた時刻コードＣＯＤＥのコード値はＣＯＤＥ２である。このコード値ＣＯＤＥ２は、タイミングｔ１６〜ｔ１７の時間の長さに対応するコード値であるとともに、画素電圧Ｖpixに対応するコード値である。
【００６８】
そして、タイミングｔ１８において、Ｄ相期間ＴＤの終了に伴い、カウンタ１４は、時刻コードＣＯＤＥのインクリメント動作を終了し（図９（Ｇ））、参照信号生成部１２は、参照信号ＲＥＦの電圧を電圧Ｖ２に設定する（図９（Ｅ））。そして、このタイミングｔ１８〜ｔ１９の期間において、読出部１５は、この画素回路２０が生成したコード値ＣＯＤＥ２を信号処理部１６に供給する（図９（Ｉ））。
【００６９】
そして、タイミングｔ１９〜ｔ２２の期間において、信号処理部１６は、複数の画素回路２０のそれぞれが生成したコード値ＣＯＤＥ１，ＣＯＤＥ２に基づいてＣＤＳ処理を行うことにより画素値ＶＡＬを生成する（図９（Ｊ））。具体的には、信号処理部１６は、これらの２つのコード値の差（ＣＯＤＥ２−ＣＯＤＥ１）を求めることにより、画素値ＶＡＬを算出する。
【００７０】
撮像装置１は、このようにして、画素アレイ１１の複数の受光画素ＰＩＸにおける画素値ＶＡＬを算出する。そして、撮像装置１は、搬送制御部９２から供給された同期信号ＳＹＮＣに基づいて、このような動作を繰り返す。
【００７１】
そして、信号処理部１６は、このようにして生成された画素値ＶＡＬに基づいて、図７に示したＴＤＩ処理を行うことにより、画像データＤＴを生成する。
【００７２】
（動作モードＭ２における詳細動作）
次に、動作モードＭ２における撮像装置１の動作について説明する。動作モードＭ２では、画素駆動部１３の設定部１３Ａは、最上流の画素ラインＬ１の複数の受光画素ＰＩＸにおける変換効率Ｅを高変換効率ＨＥに設定する。信号処理部１６の判定部１６Ａは、この画素ラインＬ１の複数の受光画素ＰＩＸにおける画素値ＶＡＬをしきい値ＴＨと比較する。そして、設定部１３Ａは、判定部１６Ａにおける比較結果に基づいて、画素ラインＬ１以外の複数の画素ラインＬの複数の受光画素ＰＩＸにおける変換効率Ｅをそれぞれ設定する。
【００７３】
図１０は、設定部１３Ａにおける変換効率Ｅの設定動作の一例を表すものであり、（Ａ）は蓄積期間Ｐ１における変換効率Ｅを示し、（Ｂ）は蓄積期間Ｐ１の次の蓄積期間Ｐ２における変換効率Ｅを示し、（Ｃ）は蓄積期間Ｐ２の次の蓄積期間Ｐ３における変換効率Ｅを示す。この図１０において、網掛け部分は、低変換効率ＬＥに設定された受光画素ＰＩＸを示し、白色部分は、高変換効率ＨＥに設定された受光画素ＰＩＸを示す。また、“〇”は、被写体９における明るい部分からの光を蓄積する受光画素ＰＩＸを示す。この図１０では、上から下に向かって、被写体９の像が移動する。よって、一番上に配置された画素ラインＬが最上流の画素ラインＬ１である。
【００７４】
信号処理部１６の判定部１６Ａは、蓄積期間Ｐ１における蓄積結果に基づいて得られた、最上流の画素ラインＬ１の複数の受光画素ＰＩＸにおける画素値ＶＡＬを、しきい値ＴＨとそれぞれ比較する。この例では、３つの受光画素ＰＩＸ（符号Ｗ１１で示した受光画素ＰＩＸ）における画素値ＶＡＬが、しきい値ＴＨよりも大きい。
【００７５】
画素駆動部１３の設定部１３Ａは、この比較結果に基づいて、次の蓄積期間Ｐ２において、２番目の画素ラインＬ２の複数の受光画素ＰＩＸにおける変換効率Ｅを設定する。具体的には、設定部１３Ａは、蓄積期間Ｐ１において画素値ＶＡＬがしきい値ＴＨよりも大きい画素ラインＬ１の受光画素ＰＩＸの下流にある、その受光画素ＰＩＸに対応する画素ラインＬ２の受光画素ＰＩＸにおける変換効率Ｅを、蓄積期間Ｐ２において低変換効率ＬＥに設定する。この例では、設定部１３Ａは、蓄積期間Ｐ１において画素値ＶＡＬがしきい値ＴＨより大きい３つの受光画素ＰＩＸ（符号Ｗ１１で示した受光画素ＰＩＸ）に対応する画素ラインＬ２の３つの受光画素ＰＩＸ（符号Ｗ１２で示した受光画素ＰＩＸ）における変換効率Ｅを、蓄積期間Ｐ２において低変換効率ＬＥに設定する。画素ラインＬ１における、符号Ｗ１１で示した３つの受光画素ＰＩＸの横方向における位置は、画素ラインＬ２における、符号Ｗ１２で示した３つの受光画素ＰＩＸの横方向の位置と同じである。すなわち、蓄積期間Ｐ１における被写体９における明るい部分は、蓄積期間Ｐ２では、１つの画素ラインＬだけ進行しているので、設定部１３Ａは、その明るい部分に対応する画素ラインＬ２の受光画素ＰＩＸにおける変換効率Ｅを低変換効率ＬＥに設定する。
【００７６】
また、判定部１６Ａは、蓄積期間Ｐ２における蓄積結果に基づいて得られた、最上流の画素ラインＬ１の複数の受光画素ＰＩＸにおける画素値ＶＡＬを、しきい値ＴＨとそれぞれ比較する。この例では、３つの受光画素ＰＩＸ（符号Ｗ２１で示した受光画素ＰＩＸ）における画素値ＶＡＬが、しきい値ＴＨよりも大きい。
【００７７】
設定部１３Ａは、この比較結果に基づいて、次の蓄積期間Ｐ３において、２番目の画素ラインＬ２の複数の受光画素ＰＩＸにおける変換効率Ｅをそれぞれ設定する。この例では、蓄積期間Ｐ２において画素値ＶＡＬがしきい値ＴＨより大きい３つの受光画素ＰＩＸ（符号Ｗ２１で示した受光画素ＰＩＸ）の下流にある、画素ラインＬ２の３つの受光画素ＰＩＸ（符号Ｗ２２で示した受光画素ＰＩＸ）における変換効率Ｅを、蓄積期間Ｐ３において低変換効率ＬＥに設定する。
【００７８】
また、設定部１３Ａは、この蓄積期間Ｐ３において、３番目の画素ラインＬ３以降の複数の画素ラインＬの複数の受光画素ＰＩＸにおける変換効率Ｅをそれぞれ設定する。具体的には、設定部１３Ａは、蓄積期間Ｐ２において低変換効率ＬＥに設定された画素ラインＬ２の受光画素ＰＩＸの下流にある、その受光画素ＰＩＸに対応する画素ラインＬ３の受光画素ＰＩＸにおける変換効率Ｅを、蓄積期間Ｐ３において低変換効率ＬＥに設定する。同様に、設定部１３Ａは、蓄積期間Ｐ２において低変換効率ＬＥに設定された画素ラインＬ３の受光画素ＰＩＸの下流にある、その受光画素ＰＩＸに対応する画素ラインＬ４の受光画素ＰＩＸにおける変換効率Ｅを、蓄積期間Ｐ３において低変換効率ＬＥに設定する。画素ラインＬ５以降の受光画素ＰＩＸについても同様である。この例では、設定部１３Ａは、蓄積期間Ｐ２において低変換効率ＬＥに設定された画素ラインＬ２の３つの受光画素ＰＩＸ（符号Ｗ１２で示した受光画素ＰＩＸ）に対応する画素ラインＬ３の３つの受光画素ＰＩＸ（符号Ｗ１３で示した受光画素ＰＩＸ）における変換効率Ｅを、蓄積期間Ｐ３において低変換効率ＬＥに設定する。画素ラインＬ２における、符号Ｗ１２で示した３つの受光画素ＰＩＸの横方向における位置は、画素ラインＬ３における、符号Ｗ１３で示した３つの受光画素ＰＩＸの横方向の位置と同じである。言い換えれば、設定部１３Ａは、蓄積期間Ｐ１において画素値ＶＡＬがしきい値ＴＨより大きい３つの受光画素ＰＩＸ（符号Ｗ１１で示した受光画素ＰＩＸ）に対応する画素ラインＬ３の３つの受光画素ＰＩＸ（符号Ｗ１３で示した受光画素ＰＩＸ）における変換効率Ｅを、蓄積期間Ｐ３において低変換効率ＬＥに設定する。
【００７９】
このようにして、設定部１３Ａは、被写体９における明るい部分からの光を蓄積する受光画素ＰＩＸ（図１０において“〇”で示した受光画素ＰＩＸ）における変換効率Ｅを低変換効率ＬＥ（図１０において網掛けで示した受光画素ＰＩＸ）に設定する。そして、画素駆動部１３は、受光画素ＰＩＸにおける変換効率Ｅを高変換効率ＨＥに設定する場合には、その受光画素ＰＩＸに供給する制御信号ＦＤＧを高レベルにし、受光画素ＰＩＸにおける変換効率Ｅを低変換効率ＬＥに設定する場合には、その受光画素ＰＩＸに供給する制御信号ＦＤＧを低レベルにする。
【００８０】
図１１は、動作モードＭ２における撮像装置１の一動作例を表すものである。タイミングｔ４１〜ｔ５１の期間では、受光画素ＰＩＸの変換効率Ｅは高変換効率ＨＥに設定され、タイミングｔ５１〜ｔ６１の期間では、受光画素ＰＩＸの変換効率Ｅは低変換効率ＬＥに設定される。タイミングｔ４１〜ｔ５１の期間における動作は、図９に示した動作を同様である。以下に、タイミングｔ５１〜ｔ６１の期間における動作について説明する。
【００８１】
まず、タイミングｔ５１において、信号ＸＶＳにパルスが生じると（図１１（Ａ））、参照信号生成部１２は、参照信号ＲＥＦの電圧をリセット電圧Ｖresetに変化させる（図１１（Ｅ））。また、このタイミングｔ５１において、画素駆動部１３は、制御信号ＲＳＴおよび制御信号ＦＤＧを低レベルから高レベルにそれぞれ変化させる（図１１（Ｂ），（Ｄ））。これにより、画素回路２０では、トランジスタＭＮ３，ＭＮ４がそれぞれオン状態になり、フローティングディフュージョンＦＤ１，ＦＤ２がリセットされ、画素信号ＳＩＧの電圧がリセット電圧Ｖresetになる（図１１（Ｆ））。そして、このタイミングｔ５１から所定の時間が経過した後に、画素駆動部１３は、制御信号ＲＳＴを高レベルから低レベルにそれぞれ変化させる（図１１（Ｂ））。これにより、トランジスタＭＮ３，ＭＮ４はそれぞれオフ状態になる。このように、変換効率Ｅを低変換効率ＬＥに設定する場合には、制御信号ＦＤＧは高レベルに維持され、トランジスタＭＮ３はオン状態に維持される。
【００８２】
次に、タイミングｔ５２において、参照信号生成部１２は、参照信号ＲＥＦの電圧をリセット電圧Ｖresetから電圧Ｖ１に変化させる（図１１（Ｅ））。これにより、参照信号ＲＥＦの電圧は画素信号ＳＩＧの電圧より高くなるので、比較回路２２は、信号ＣＭＰを高レベルにする（図１１（Ｈ））。
【００８３】
次に、タイミングｔ５３〜ｔ５５の期間（Ｐ相期間ＴＰ）において、画素回路２０は、この画素信号ＳＩＧの電圧（リセット電圧Ｖreset）に基づいてＡＤ変換を行う。具体的には、タイミングｔ５３において、カウンタ１４は、時刻コードＣＯＤＥのインクリメント動作を開始し（図１１（Ｇ））、参照信号生成部１２は、参照信号ＲＥＦの電圧を、電圧Ｖ１から所定の変化度合いで低下させ始める（図１１（Ｅ））。
【００８４】
そして、タイミングｔ５４において、参照信号ＲＥＦの電圧が画素信号ＳＩＧの電圧（リセット電圧Ｖreset）を下回る（図１１（Ｅ），（Ｆ））。これに応じて、比較回路２２は、信号ＣＭＰを高レベルから低レベルに変化させる（図１１（Ｈ））。ラッチ２３は、この信号ＣＭＰの遷移に基づいて、時刻コードＣＯＤＥをラッチする。このタイミングｔ５４においてラッチ２３においてラッチされた時刻コードＣＯＤＥのコード値はＣＯＤＥ１である。
【００８５】
そして、タイミングｔ５５において、Ｐ相期間ＴＰの終了に伴い、カウンタ１４は、時刻コードＣＯＤＥのインクリメント動作を終了し（図１１（Ｇ））、参照信号生成部１２は、参照信号ＲＥＦの電圧を電圧Ｖ１に変化させる（図１１（Ｅ））。また、このタイミングｔ５５において、画素駆動部１３は、制御信号ＴＲＧを低レベルから高レベルに変化させる（図１１（Ｃ））。これにより、画素回路２０では、トランジスタＭＮ２がオン状態になり、フォトダイオードＰＤで発生した電荷が２つのフローティングディフュージョンＦＤ１，ＦＤ２に転送され、画素信号ＳＩＧの電圧が画素電圧Ｖpixになる（図１１（Ｆ））。すなわち、制御信号ＦＤＧが高レベルであるため、トランジスタＭＮ３はオン状態であるので、２つのフローティングディフュージョンＦＤ１，ＦＤ２が電荷を電圧に変換することにより、画素信号ＳＩＧの電圧が画素電圧Ｖpixになる。これにより、参照信号ＲＥＦの電圧は画素信号ＳＩＧの電圧より高くなるので、比較回路２２は、信号ＣＭＰを低レベルから高レベルに変化させる（図１１（Ｈ））。そして、このタイミングｔ５５から所定の時間が経過した後に、画素駆動部１３は、制御信号ＴＲＧを高レベルから低レベルに変化させる（図１１（Ｃ））。これにより、トランジスタＭＮ２はオフ状態になる。
【００８６】
また、このタイミングｔ５５〜ｔ５６の期間において、読出部１５は、この画素回路２０が生成したコード値ＣＯＤＥ１を信号処理部１６に供給する（図１１（Ｉ））。
【００８７】
次に、タイミングｔ５６〜ｔ５８の期間（Ｄ相期間ＴＤ）において、画素回路２０は、この画素信号ＳＩＧの電圧（画素電圧Ｖpix）に基づいてＡＤ変換を行う。具体的には、タイミングｔ５６において、カウンタ１４は、時刻コードＣＯＤＥのインクリメント動作を開始し（図１１（Ｇ））、参照信号生成部１２は、参照信号ＲＥＦの電圧を、電圧Ｖ１から所定の変化度合いで低下させ始める（図１１（Ｅ））。
【００８８】
そして、タイミングｔ５７において、参照信号ＲＥＦの電圧が画素信号ＳＩＧの電圧（画素電圧Ｖpix）を下回る（図１１（Ｅ），（Ｆ））。これに応じて、比較回路２２は、信号ＣＭＰを高レベルから低レベルに変化させる（図１１（Ｈ））。ラッチ２３は、この信号ＣＭＰの遷移に基づいて、時刻コードＣＯＤＥをラッチする。このタイミングｔ５７においてラッチ２３においてラッチされた時刻コードＣＯＤＥのコード値はＣＯＤＥ２である。
【００８９】
そして、タイミングｔ５８において、Ｄ相期間ＴＤの終了に伴い、カウンタ１４は、時刻コードＣＯＤＥのインクリメント動作を終了し（図１１（Ｇ））、参照信号生成部１２は、参照信号ＲＥＦの電圧を電圧Ｖ２に設定する（図１１（Ｅ））。また、画素駆動部１３は、制御信号ＦＤＧを高レベルから低レベルにそれぞれ変化させる（図１１（Ｂ））。これにより、トランジスタＭＮ３はオフ状態になる。そして、このタイミングｔ５８〜ｔ５９の期間において、読出部１５は、この画素回路２０が生成したコード値ＣＯＤＥ２を信号処理部１６に供給する（図１１（Ｉ））。
【００９０】
そして、タイミングｔ５９以降の期間において、信号処理部１６は、複数の画素回路２０のそれぞれが生成したコード値ＣＯＤＥ１，ＣＯＤＥ２に基づいてＣＤＳ処理を行うことにより画素値ＶＡＬを生成する（図１１（Ｊ））。
【００９１】
このようにして算出された画素値ＶＡＬは、図５に示したように、変換効率Ｅに応じた値である。よって、信号処理部１６は、画素値ＶＡＬを補正する。
【００９２】
図１２は、画素値ＶＡＬの補正処理の一例を表すものである。しきい値ＴＨは、画素値ＶＡＬのしきい値であり、しきい値ＴＨ２は、画素値ＶＡＬのしきい値に対応する受光量のしきい値である。上述したように、信号処理部１６の判定部１６Ａは、ある蓄積期間における蓄積結果に基づいて得られた、最上流の画素ラインＬ１の複数の受光画素ＰＩＸにおける画素値ＶＡＬを、しきい値ＴＨとそれぞれ比較する。そして、画素駆動部１３の設定部１３Ａは、この比較結果に基づいて、次の蓄積期間において、２番目の画素ラインＬ２の複数の受光画素ＰＩＸにおける変換効率Ｅをそれぞれ設定する。
【００９３】
例えば、ある蓄積期間において、画素ラインＬ１のある受光画素ＰＩＸにおける画素値ＶＡＬがしきい値ＴＨより小さい場合には、画素駆動部１３の設定部１３Ａは、次の蓄積期間において、その受光画素ＰＩＸに対応する画素ラインＬ２の受光画素ＰＩＸにおける変換効率Ｅを高変換効率ＨＥに設定する。よって、画素ラインＬ２のその受光画素ＰＩＸにおける画素値ＶＡＬは、図１２に示したように、高変換効率ＨＥの特性線上に位置し、受光量はしきい値ＴＨ２より小さい。すなわち、最上流の画素ラインＬ１の受光画素ＰＩＸにおける変換効率Ｅは高変換効率ＨＥに設定されているので、ある蓄積期間において、この画素ラインＬ１の受光画素ＰＩＸにおける画素値ＶＡＬがしきい値ＴＨより小さいことは、その受光画素ＰＩＸにおける受光量がしきい値ＴＨ２より小さいことを意味する。よって、次の蓄積期間における、画素ラインＬ１のその受光画素ＰＩＸに対応する画素ラインＬ２の受光画素ＰＩＸにおける受光量もまた、しきい値ＴＨ２よりも小さい。
【００９４】
また、例えば、ある蓄積期間において、画素ラインＬ１のある受光画素ＰＩＸにおける画素値ＶＡＬがしきい値ＴＨより大きい場合には、画素駆動部１３の設定部１３Ａは、次の蓄積期間において、その受光画素ＰＩＸに対応する画素ラインＬ２の受光画素ＰＩＸの変換効率Ｅを低変換効率ＬＥに設定する。よって、画素ラインＬ２のその受光画素ＰＩＸにおける画素値ＶＡＬは、図１２に示したように、低変換効率ＬＥの特性線上に位置し、受光量はしきい値ＴＨ２よりも大きい。すなわち、最上流の画素ラインＬ１の受光画素ＰＩＸにおける変換効率Ｅは高変換効率ＨＥに設定されているので、ある蓄積期間において、この画素ラインＬ１の受光画素ＰＩＸにおける画素値ＶＡＬがしきい値ＴＨより大きいことは、その受光画素ＰＩＸにおける受光量がしきい値ＴＨ２より大きいことを意味する。よって、次の蓄積期間における、画素ラインＬ１のその受光画素ＰＩＸに対応する画素ラインＬ２の受光画素ＰＩＸにおける受光量もまた、しきい値ＴＨ２よりも大きい。
【００９５】
信号処理部１６は、図１２に示したように、変換効率Ｅが低変換効率ＬＥに設定されている受光画素ＰＩＸの画素値ＶＡＬに、係数Ｋを乗算することにより、画素値ＶＡＬを補正する。これにより、補正された画素値ＶＡＬは、高変換効率ＨＥの特性線上に位置するようになる。すなわち、受光画素ＰＩＸにおける変換効率Ｅが高変換効率ＨＥおよび低変換効率ＬＥのどちらに設定された場合でも、その受光画素ＰＩＸにおける蓄積結果に基づいて得られた画素値ＶＡＬは、高変換効率ＨＥの特性線上に位置するようになる。
【００９６】
撮像装置１は、このようにして、画素アレイ１１における複数の受光画素ＰＩＸにおける画素値ＶＡＬを算出する。そして、撮像装置１は、搬送制御部９２から供給された同期信号ＳＹＮＣに基づいて、このような動作を繰り返す。
【００９７】
そして、信号処理部１６は、このようにして生成された画素値ＶＡＬに基づいて、図８に示したＴＤＩ処理を行うことにより、画像データＤＴを生成する。
【００９８】
図１３は、動作モードＭ２における撮像装置１の動作を表すものである。
【００９９】
まず、変換効率Ｅが高変換効率ＨＥに設定された、画素ラインＬ１の受光画素ＰＩＸは、コード値ＣＯＤＥ１，ＣＯＤＥ２を生成する（ステップＳ１０１）。具体的には、受光画素ＰＩＸは、図１１に示したように、Ｐ相期間ＴＰにおいて、信号ＣＭＰの遷移に基づいて、時刻コードＣＯＤＥをラッチすることによりコード値ＣＯＤＥ１を生成するとともに、Ｄ相期間ＴＤにおいて、信号ＣＭＰの遷移に基づいて、時刻コードＣＯＤＥをラッチすることによりコード値ＣＯＤＥ２を生成する。
【０１００】
次に、信号処理部１６は、ステップＳ１０１において生成されたコード値ＣＯＤＥ１，ＣＯＤＥ２に基づいてＣＤＳ処理を行うことにより画素値ＶＡＬを生成する（ステップＳ１０２）。具体的には、撮像装置１は、これらの２つのコード値の差（ＣＯＤＥ２−ＣＯＤＥ１）を求めることにより、画素値ＶＡＬを生成する。
【０１０１】
次に、信号処理部１６の判定部１６Ａは、ステップＳ１０２において生成された画素値ＶＡＬがしきい値ＴＨより大きいかどうかを確認する（ステップＳ１０３）。
【０１０２】
ステップＳ１０３において、画素値ＶＡＬがしきい値ＴＨより大きい場合（ステップＳ１０３において“Ｙ”）には、画素駆動部１３の設定部１３Ａは、画素ラインＬ１の受光画素ＰＩＸの下流の、その受光画素ＰＩＸに対応する画素ラインＬ２の受光画素ＰＩＸにおける変換効率Ｅを低変換効率ＬＥに設定する（ステップＳ１０４）。そして、変換効率Ｅが低変換効率ＬＥに設定された、画素ラインＬ２の受光画素ＰＩＸは、コード値ＣＯＤＥ１，ＣＯＤＥ２を生成し（ステップＳ１０５）、信号処理部１６は、これらのコード値ＣＯＤＥ１，ＣＯＤＥ２に基づいてＣＤＳ処理を行うことにより画素値ＶＡＬを生成する（ステップＳ１０６）。
【０１０３】
そして、信号処理部１６は、ステップＳ１０６において生成された画素値ＶＡＬに係数Ｋを乗算することにより画素値ＶＡＬを補正する（ステップＳ１０７）。以上で、このフローは終了する。
【０１０４】
ステップＳ１０３において、画素値ＶＡＬがしきい値ＴＨより小さい場合（ステップＳ１０３において“Ｎ”）には、画素駆動部１３の設定部１３Ａは、画素ラインＬ１の受光画素ＰＩＸの下流の、その受光画素ＰＩＸに対応する画素ラインＬ２の受光画素ＰＩＸにおける変換効率Ｅを高変換効率ＨＥに設定する（ステップＳ１０８）。そして、変換効率Ｅが高変換効率ＨＥに設定された、画素ラインＬ２の受光画素ＰＩＸは、コード値ＣＯＤＥ１，ＣＯＤＥ２を生成し（ステップＳ１０９）、信号処理部１６は、これらのコード値ＣＯＤＥ１，ＣＯＤＥ２に基づいてＣＤＳ処理を行うことにより画素値ＶＡＬを生成する（ステップＳ１１０）。以上で、このフローは終了する。
【０１０５】
このように、撮像装置１では、それぞれ受光量に応じた電荷を蓄積し、変換効率Ｅ（受光感度）を変更可能な複数の受光画素ＰＩＸを有する画素アレイ１１を設けるようにした。これにより、撮像装置１は、例えば、被写体９における明るい部分を撮像する場合には、その明るい部分を撮像する受光画素ＰＩＸにおける変換効率Ｅを低変換効率ＬＥにすることにより、その明るい部分を高い画質で撮像することができる。また、撮像装置１は、被写体９における暗い部分を撮像する場合には、その暗い部分を撮像する受光画素ＰＩＸにおける変換効率Ｅを高変換効率ＨＥにすることにより、その暗い部分を高い画質で撮像することができる。その結果、撮像装置１では、ダイナミックレンジを広くすることができる。
【０１０６】
また、撮像装置１では、複数の受光画素ＰＩＸを、第１の方向に延伸し第２の方向に並設された第１の画素ラインＬ１および第２の画素ラインＬ２を含む複数の画素ラインＬに区分するようにした、そして、第１の画素ラインＬ１の第１の方向における第１の位置に配置された受光画素ＰＩＸにおける蓄積結果に応じた画素値ＶＡＬに基づいて、第２の画素ラインＬ２の第１の方向における第１の位置に配置された受光画素ＰＩＸの変換効率Ｅを設定するようにした。これにより、回路構成をシンプルにすることができる。すなわち、例えば、特許文献１に記載された技術のように、受光画素ＰＩＸが、その受光画素ＰＩＸにおける電荷の蓄積結果に基づいて、その受光画素ＰＩＸの変換効率Ｅを設定する場合には、受光画素ＰＩＸの回路構成が複雑になるおそれがある。また、電荷の蓄積結果に基づいて変換効率Ｅを設定するための動作が必要になるので、撮像間隔が長くなるおそれもある。一方、本実施の形態に係る撮像装置１では、第１の画素ラインＬ１の受光画素ＰＩＸにおける蓄積結果に応じた画素値ＶＡＬに基づいて、第２の画素ラインＬ２の受光画素ＰＩＸの変換効率Ｅを設定するようにしたので、受光画素ＰＩＸの回路構成が複雑になるおそれを低減することができる。また、例えば、ある蓄積期間における蓄積結果に応じた画素値ＶＡＬに基づいて、次の蓄積期間における変換効率Ｅを設定するため、撮像間隔が長くなるおそれを低減することができる。このように、撮像装置１では、受光画素ＰＩＸの回路構成が複雑になるおそれや、撮像間隔が長くなるおそれを低減しつつ、ダイナミックレンジを広くすることができるので、効果的にダイナミックレンジを広くすることができる。
【０１０７】
また、撮像装置１では、第１の画素ラインＬ１の第１の方向における第１の位置に配置された第１の受光画素ＰＩＸにおける蓄積結果に応じた画素値ＶＡＬに基づいて、第２の画素ラインＬ２の第１の方向における第１の位置に配置された第２の受光画素ＰＩＸの、第１の期間における変換効率Ｅと、第３の画素ラインＬ３の第１の方向における第１の位置に配置された第３の受光画素ＰＩＸの、第１の期間より後の第２の期間における変換効率Ｅを設定するようにした。そして、第２の受光画素ＰＩＸにおける蓄積結果に応じた画素値ＶＡＬと、第３の受光画素ＰＩＸにおける蓄積結果に応じた画素値ＶＡＬとを加算することにより画像データＤＴを生成するようにした。撮像装置１は、このようにしてＴＤＩ処理を行うことにより、撮像画像の感度を高めることができるので、効果的にダイナミックレンジを広くすることができる。
【０１０８】
［効果］
以上のように本実施の形態では、それぞれ受光量に応じた電荷を蓄積し、変換効率を変更可能な複数の受光画素を有する画素アレイを設けるようにした。複数の受光画素を、第１の方向に延伸し第２の方向に並設された第１の画素ラインおよび第２の画素ラインを含む複数の画素ラインに区分するようにした、そして、第１の画素ラインの第１の方向における第１の位置に配置された受光画素における蓄積結果に応じた画素値に基づいて、第２の画素ラインの第１の方向における第１の位置に配置された受光画素の変換効率を設定するようにした。これにより、ダイナミックレンジを広くすることができる。
【０１０９】
本実施の形態では、第１の画素ラインの第１の方向における第１の位置に配置された第１の受光画素における蓄積結果に応じた画素値に基づいて、第２の画素ラインの第１の方向における第１の位置に配置された第２の受光画素ＰＩＸの、第１の期間における変換効率と、第３の画素ラインの第１の方向における第１の位置に配置された第３の受光画素の、第１の期間より後の第２の期間における変換効率を設定するようにした。そして、第２の受光画素における蓄積結果に応じた画素値と、第３の受光画素における蓄積結果に応じた画素値とを加算することにより画像データを生成するようにした。これにより、ダイナミックレンジを広くすることができる。
【０１１０】
［変形例１］
上記実施の形態では、２つの変換効率Ｅ（高変換効率ＨＥおよび低変換効率ＬＥ）を設け、受光画素ＰＩＸの変換効率Ｅを、これらの２つの変換効率Ｅのうちの１つに設定したが、これに限定されるものではない。これに代えて、例えば、３つ以上の変換効率Ｅを設け、受光画素ＰＩＸの変換効率Ｅを、これらの３つ以上の変換効率Ｅのうちの１つに設定してもよい。
【０１１１】
［変形例２］
上記実施の形態では、動作モードＭ２において、１つの画素ラインＬ１における画素値ＶＡＬに基づいて、画素ラインＬ１以外の複数の画素ラインＬの複数の受光画素ＰＩＸにおける変換効率Ｅを設定したが、これに限定されるものではない。これに代えて、例えば、２つの画素ラインＬ１，Ｌ２における画素値ＶＡＬに基づいて、画素ラインＬ１，Ｌ２以外の複数の画素ラインＬの複数の受光画素ＰＩＸにおける変換効率Ｅを設定してもよい。この場合、例えば、画素駆動部１３の設定部１３Ａは、画素ラインＬ１，Ｌ２の複数の受光画素ＰＩＸにおける変換効率Ｅを高変換効率ＨＥに設定する。そして、設定部１６Ａは、画素ラインＬ１の複数の受光画素ＰＩＸにおける画素値と、画素ラインＬ２の複数の受光画素ＰＩＸにおける画素値とを、ＴＤＩ処理によりそれぞれ加算し、加算された値としきい値ＴＨとを比較する。そして、設定部１３Ａは、この比較結果に基づいて、画素ラインＬ１，Ｌ２以外の複数の画素ラインＬの複数の受光画素ＰＩＸにおける変換効率Ｅをそれぞれ設定する。
【０１１２】
［変形例３］
上記実施の形態では、受光画素ＰＩＸが、蓄積動作およびＡＤ変換動作を行うようにしたが、これに限定されるものではない。これに代えて、例えば、ＡＤ変換動作を行う回路を受光画素とは別に設けてもよい。以下に、本変形例に係る撮像装置２について詳細に説明する。
【０１１３】
図１４は、撮像装置２の一構成例を表すものである。撮像装置２は、画素アレイ１１と、参照信号生成部１２と、画素駆動部１１３と、読出部１１５と、信号処理部１１６と、入出力部１７とを備えている。
【０１１４】
画素アレイ１１１は、マトリクス状に配置された複数の受光画素ＰＩＸ２を有している。複数の受光画素ＰＩＸ２は、複数の画素ラインＬに区分される。受光画素ＰＩＸ２は、蓄積期間において受光量に応じた電荷を蓄積する蓄積動作を行う。すなわち、上記実施の形態に係る受光画素ＰＩＸは、蓄積動作およびＡＤ変換動作を行うようにしたが、本変形例に係る受光画素ＰＩＸ２は、蓄積動作のみを行う。そして、受光画素ＰＩＸ２は、リセット電圧Ｖresetおよび画素電圧Ｖpixを含む画素信号ＳＩＧを読出部１１５に供給するようになっている。
【０１１５】
画素駆動部１１３は、複数の受光画素ＰＩＸ２の動作を制御するように構成される。画素駆動部１１３は、上記実施の形態に係る画素駆動部１３と同様に、設定部１３Ａを有している。
【０１１６】
読出部１１５は、複数の受光画素ＰＩＸ２のそれぞれから供給された画素信号ＳＩＧに基づいて、ＡＤ変換を行うことによりコード値ＣＯＤＥ１，ＣＯＤＥ２を生成するように構成される。読出部１５は、例えば、画素アレイ１１１における複数のカラムに対応した複数のＡＤ変換回路を有する。複数のＡＤ変換回路のそれぞれは、対応するカラムに属する複数の受光画素ＰＩＸ２から時分割的に供給された画素信号ＳＩＧに基づいてＡＤ変換を行うようになっている。
【０１１７】
信号処理部１１６は、読出部１１５が生成したコード値ＣＯＤＥ１，ＣＯＤＥ２に基づいて所定の画像処理を行うことにより画像データＤＴを生成するように構成される。
【０１１８】
［その他の変形例］
また、これらの変形例のうちの２以上を組み合わせてもよい。
【０１１９】
以上、実施の形態および変形例を挙げて本技術を説明したが、本技術はこれらの実施の形態等には限定されず、種々の変形が可能である。
【０１２０】
例えば、上記の実施の形態では、撮像装置１は、同期信号ＳＹＮＣに基づいて、撮像面Ｓにおいて被写体９の像が１つの画素ラインＬだけ進行する度に撮像動作を行うようにしたが、これに限定されるものではない。これに代えて、例えば、撮像装置は、撮像面Ｓにおいて被写体９の像が２以上の画素ラインＬだけ進行する度に撮像動作を行うようにしてもよい。
【０１２１】
なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。
【０１２２】
なお、本技術は以下のような構成とすることができる。以下の構成の本技術によれば、ダイナミックレンジを広くすることができる。
【０１２３】
（１）第１の方向に延伸し第２の方向に並設された第１の画素ラインおよび第２の画素ラインを含む複数の画素ラインに区分され、それぞれが、受光量に応じた電荷を蓄積し、受光感度を変更可能な複数の受光画素を有する画素アレイと、
前記第１の画素ラインの前記第１の方向における第１の位置に配置された第１の受光画素における蓄積結果に応じた第１の画素値に基づいて、前記第２の画素ラインの前記第１の方向における前記第１の位置に配置された第２の受光画素の、第１の期間における前記受光感度を設定する感度設定部と
を備えた撮像装置。
（２）前記感度設定部は、
前記第１の画素値が前記所定のしきい値より小さい場合に、前記第２の受光画素における前記受光感度を所定の感度に設定し、
前記第１の画素値が前記所定のしきい値より大きい場合に、前記第２の受光画素における前記受光感度を前記所定の感度よりも低い感度に設定する
前記（１）に記載の撮像装置。
（３）前記第２の受光画素における蓄積結果に応じた第２の画素値に、前記第２の受光画素における前記受光感度に応じた係数を乗算することにより前記第２の画素値を補正する信号処理部をさらに備えた
前記（１）または（２）に記載の撮像装置。
（４）前記複数の画素ラインは、第３の画素ラインをさらに含み、
前記第２の画素ラインは、前記第２の方向において、前記第１の画素ラインおよび前記第３の画素ラインの間に設けられ、
前記感度設定部は、前記第１の画素値に基づいて、前記第３の画素ラインの前記第１の方向における前記第１の位置に配置された第３の受光画素の、前記第１の期間より後の第２の期間における前記受光感度を設定する
前記（１）または（２）に記載の撮像装置。
（５）前記第２の受光画素における蓄積結果に応じた第２の画素値と、前記第３の受光画素における蓄積結果に応じた第３の画素値とを加算することにより画像データを生成する信号処理部をさらに備えた
前記（４）に記載の撮像装置。
（６）前記撮像装置は、第１の動作モードおよび第２の動作モードを有し、
前記感度設定部は、
前記第１の動作モードにおいて、前記複数の受光画素における前記受光感度を所定の感度に設定し、
前記第２の動作モードにおいて、前記第１の画素ラインの複数の受光画素における前記受光感度を前記所定の感度に設定し、前記第１の画素値に基づいて前記第２の受光画素における前記第１の期間での前記受光感度を設定する
前記（１）から（５）のいずれかに記載の撮像装置。
（７）前記第１の画素ラインは、前記画素アレイにおける端部に配置された
前記（１）から（６）のいずれかに記載の撮像装置。
（８）前記撮像装置は、前記画素アレイの撮像面において被写体の像が前記第２の方向に所定数の画素ラインだけ進行する度に撮像動作を行う
前記（１）から（７）のいずれかに記載の撮像装置。
【符号の説明】
【０１２４】
１，２…撮像装置、１１，１１１…画素アレイ、１２…参照信号生成部、１３，１１３…画素駆動部、１３Ａ…設定部、１４…カウンタ、１５，１１５…読出部、１６，１１６…信号処理部、１６Ａ…判定部、１７…入出力部、２０…画素回路、２１…受光回路、２２…比較回路、２３…ラッチ、９０…検査システム、９１…ベルトコンベア、９２…搬送制御部、９３…レンズ系、９４…検査処理部、１０１，１０２…半導体基板、１０３…配線、ＡＭＰ…アンプ、ＣＭＰ…信号、ＣＯＤＥ…時刻コード、ＣＯＤＥ１，ＣＯＤＥ２…コード値、ＤＴ…画像データ、Ｅ…変換効率、ＦＤＧ，ＯＦＧ，ＲＳＴ，ＴＲＧ…制御信号、ＦＤ１，ＦＤ２…フローティングディフュージョン、ＨＥ…高変換効率、Ｋ…係数、Ｌ，Ｌ１〜Ｌ８…画素ライン、ＬＥ…低変換効率、ＭＮ１〜ＭＮ７，ＭＰ１，ＭＰ２…トランジスタ、ＰＤ…フォトダイオード、ＰＩＣ１〜ＰＩＣ８…画像、ＰＩＸ，ＰＩＸ２…受光画素、ＲＥＦ…参照信号、Ｓ…撮像面、ＳＩＧ…画素信号、ＳＹＮＣ…同期信号、ＴＨ，ＴＨ２…しきい値、ＶＡＬ…画素値、Ｖpix…画素電圧、Ｖreset…リセット電圧。
【図１】
2022003747.tif 000003
【図２】
2022003747.tif 000004
【図３】
2022003747.tif 000005
【図４】
2022003747.tif 000006
【図５】
2022003747.tif 000007
【図６】
2022003747.tif 000008
【図７】
2022003747.tif 000009
【図８】
2022003747.tif 000010
【図９】
2022003747.tif 000011
【図１０】
2022003747.tif 000012
【図１１】
2022003747.tif 000013
【図１２】
2022003747.tif 000014
【図１３】
2022003747.tif 000015
【図１４】
2022003747.tif 000016