(57)【要約】【課題】  パワーセーブモード時に低消費電力を実現しつつ、シリコン基板電位をパワーセーブ時に、すばやく安定電圧に収束させることのできる両電源駆動半導体集積回路を提供する。【解決手段】  外部から供給された正電源から負電源を生成するチャージポンプ回路と、正電源と負電源の両電源により動作する負荷回路と、チャージポンプ回路の出力に接続された負電源端子と、接地電位であるＧＮＤ端子と、ＧＮＤ端子と前記負電源端子間をオン、オフするスイッチ回路と、外部からパワーセーブ信号あるいはパワーセーブ解除信号を受けて、チャージポンプ回路、負荷回路及びスイッチ回路の動作を制御するパワーセーブ検出回路とを備え、パワーセーブ信号を受けた前記パワーセーブ検出回路により、チャージポンプ回路と負荷回路をオフするとともにスイッチ回路をオンする。【選択図】  図１
0003113702.tif 000002
【実用新案登録請求の範囲】
【請求項１】
外部から供給された正電源から負電源を生成するチャージポンプ回路と、
前記正電源と前記負電源の両電源により動作する負荷回路と、
前記チャージポンプ回路の出力に接続された負電源端子と、
接地電位であるＧＮＤ端子と、
該ＧＮＤ端子と前記負電源端子間をオン、オフするスイッチ回路と、
外部からパワーセーブ信号あるいはパワーセーブ解除信号を受けて、前記チャージポンプ回路、前記負荷回路及び前記スイッチ回路の動作を制御するパワーセーブ検出回路とを備え、
前記パワーセーブ信号を受けた前記パワーセーブ検出回路により、前記チャージポンプ回路と前記負荷回路をオフするとともに前記スイッチ回路をオンして、前記負電源端子とＧＮＤ端子を接続し、
前記パワーセーブ解除信号を受けた前記パワーセーブ検出回路により、前記チャージポンプ回路と前記負荷回路をオンするともに前記スイッチ回路をオフすることを特徴とする両電源駆動半導体集積回路。
【考案の詳細な説明】
【技術分野】
【０００１】
本考案は、外部から供給される正電源と内蔵したチャージポンプ回路によって生成した負電源とで駆動する負荷回路を備えた半導体集積回路に関し、特にパワーセーブモードを有する両電源駆動半導体集積回路に関する。
【背景技術】
【０００２】
正負両電源により駆動する半導体集積回路をシリコン基板上に形成する場合、シリコン基板電位は最低電位の負電源にバイアスされる。パワーセーブモードを有する半導体集積回路においても同様である。たとえば、チャージポンプ回路を内蔵して、外部から供給される正電源から負電源を生成する半導体集積回路では、最低電位は生成した負電圧であり、シリコン基板電位はチャージポンプの出力電位にバイアスされることになる。
【０００３】
図２は従来の両電源駆動半導体集積回路の一例のブロック図である。半導体集積回路１１は、正電源端子１６、負電源端子１８、ＧＮＤ端子１９およびパワーセーブ制御信号端子１７とからなる端子群と、正電源端子１６から正電源の供給を受けて負電源を生成するチャージポンプ回路１２と、正負両電源で動作する増幅回路１４と、パワーセーブ制御信号端子１７からのパワーセーブ制御信号を受けて増幅回路１４の動作を制御するパワーセーブ検出回路１３とからなり、負電源端子１８とＧＮＤ端子１９間にコンデンサＣ１１が外付けされている。なお、増幅回路１４は正負両電源で動作する負荷回路の代表例として示したものである。
【０００４】
半導体集積回路１１の動作は、正電源端子１６に外部から正電源が与えられると同時にチャージポンプ回路１２がオンし、負電源端子１８には負電圧が発生する。これにより、パワーセーブ制御信号端子１７のパワーセーブ制御信号（パワーセーブ信号及びパワーセーブ解除信号）にかかわらず、チャージポンプ回路１２は常に動作しており、シリコン基板電位は負電位にバイアスされ、正電源供給とともに常に数百μＷの電力を消費していた。
【０００５】
図３は、両電源駆動半導体集積回路の別の従来例のブロック図である。半導体集積回路２１は、正電源端子２６から正電源の供給を受けて負電源を生成するチャージポンプ回路２２と、外部から供給された正電源と内部で生成した負電源の両電源にて動作する増幅回路２４と、パワーセーブ制御信号端子２７からのパワーセーブ制御信号を受けて、チャージポンプ回路２２及び増幅回路２４の動作を制御するパワーセーブ検出回路２３とからなり、負電源端子２８とＧＮＤ端子２９間にコンデンサＣ２１が外付けされている。
【０００６】
半導体集積回路２１の動作は、正電源端子２６に外部から正電源が与えられると同時にチャージポンプ回路２２がオンし、負電源端子２８には負電圧が発生する。パワーセーブ制御信号端子２７にパワーセーブ制御信号としてパワーセーブ信号が与えられると、パワーセーブ検出回路２３はチャージポンプ回路２２と増幅回路２４をオフさせる。これにより、半導体集積回路２１の消費電力は数μＷとすることが可能となる。しかし、チャージポンプ回路２２の出力に接続する負電源端子２８は高インピーダンスとなり、コンデンサＣ２１に蓄積された負電荷は自然放電によりディスチャージされるため、シリコン基板電位は電荷の放出や流入により不安定になってしまう。またシリコン基板電位が安定する安定電圧へ収束するまでの時間が長くなってしまっていた。
【考案の開示】
【考案が解決しようとする課題】
【０００７】
このような両電源駆動半導体集積回路をシリコン基板上に形成する場合、シリコン基板電位を回路内の最低電位でバイアスするために、パワーセーブ時でもチャージポンプ回路を動作させる必要があり、それにより消費電力が数百μＷも発生することになっていた。またパワーセーブ時にチャージポンプ回路をオフすることにより、消費電力を数μＷにすることは可能であるが、コンデンサの負電荷を消費する回路がなく、自然放電によるディスチャージでは、負電位が接地電位となるまで数秒〜数十秒かかってしまい、接地電位に達するまでは、シリコン基板電位は非常に不安定となってしまう。この状態でパワーセーブを解除して各回路をオンすると異常動作の原因となり、半導体集積回路のプロセス耐圧を超えた電圧が各回路素子に印加される恐れも生じてしまうという問題もあった。
【０００８】
本考案は、パワーセーブモード時に低消費電力を実現しつつ、シリコン基板電位をパワーセーブ時に、すばやく安定電圧に収束させることのできる両電源駆動半導体集積回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本考案は上記目的を達成するために、外部から供給された正電源から負電源を生成するチャージポンプ回路と、前記正電源と前記負電源の両電源により動作する負荷回路と、前記チャージポンプ回路の出力に接続された負電源端子と、接地電位であるＧＮＤ端子と、
該ＧＮＤ端子と前記負電源端子間をオン、オフするスイッチ回路と、外部からパワーセーブ信号あるいはパワーセーブ解除信号を受けて、前記チャージポンプ回路、前記負荷回路及び前記スイッチ回路の動作を制御するパワーセーブ検出回路とを備え、前記パワーセーブ信号を受けた前記パワーセーブ検出回路により、前記チャージポンプ回路と前記負荷回路をオフするとともに前記スイッチ回路をオンして、前記負電源端子とＧＮＤ端子を接続し、前記パワーセーブ解除信号を受けた前記パワーセーブ検出回路により、前記チャージポンプ回路と前記負荷回路をオンするともに前記スイッチ回路をオフすることを特徴とするものである。
【考案の効果】
【００１０】
本考案の両電源駆動半導体集積回路によれば、パワーセーブ信号が入力すると、正電源により駆動されるチャージポンプ回路と、正負両電源により駆動される負荷回路の動作を共にオフにすることによって省電力化を実現している。
【００１１】
また、ＧＮＤ端子と負電源端子との間に接続したスイッチ回路をオンさせ、負電源端子とＧＮＤ端子を接続させることで、チャージポンプ回路によって生成した負電源端子の負電荷をディスチャージでき、パワーセーブ時にチャージポンプ回路をシャットダウンしてもシリコン基板電位を速やかに安定させることができる。従って、パワーセーブ解除信号が入力した場合に、半導体集積回路が異常動作することがなくなる。
【考案を実施するための最良の形態】
【００１２】
本考案は図１に示すように、チャージポンプ回路２、増幅回路４（負荷回路）、パワーセーブ検出回路３、スイッチ回路５を主要な構成要素としており、これらの回路を半導体集積回路１内に形成したものである。この結果、低価格でコンパクトなパワーセーブ機能を有する両電源駆動半導体集積回路を提供している。なお、両電源駆動の増幅回路４は、例えばバイアス形式の入力回路と直流結合する出力ドライバを備えた回路の他、正負両電源を必要とするビデオ回路など広範な応用形態が考えられる。以下、図１を参照しながら本考案の実施例を詳細に説明する。
【実施例１】
【００１３】
図１は本考案の両電源駆動半導体集積回路の構成を示すブロック図である。半導体集積回路１は、正電源端子６、負電源端子８、ＧＮＤ端子９およびパワーセーブ制御信号端子７とからなる端子群と、正電源端子６から正電源の供給を受けて負電源を生成するチャージポンプ回路２と、正負両電源にて動作する増幅回路４と、パワーセーブ制御信号端子７からのパワーセーブ制御信号を受けて、増幅回路４及びチャージポンプ２の動作を制御するパワーセーブ検出回路３と、負電源端子８とＧＮＤ端子９とからなり、負電源端子８とＧＮＤ端子９の間には、コンデンサＣ１が外付けされている。
【００１４】
次にこの回路の動作を説明する。外部から正電源端子６に正電源が供給されると同時にチャージポンプ回路２がオンし、負電圧が発生する。外部から供給される正電源及びチャージポンプ回路２で発生した負電圧により、増幅回路４が動作する。パワーセーブ制御信号端子７にパワーセーブ信号が与えられると、パワーセーブ検出回路３はチャージポンプ回路２と増幅回路４をオフし、スイッチ回路５をオンさせる。これによりチャージポンプ2の出力に接続している負電源端子８は接地電位であるＧＮＤ端子９に接続される。パワーセーブ検出回路３は接地電位を基準に動作しており、チャージポンプ回路２がオフしているときは最低電位が接地電位となる。したがって、シリコン基板電位は半導体集積回路１の最低電位である接地電位に速やかにバイアスされることになる。
【００１５】
パワーセーブ制御信号端子７にパワーセーブ解除信号が与えられると、パワーセーブ検出回路３はチャージポンプ回路２と増幅回路４をオンし、スイッチ回路５をオフする。これにより、チャージポンプ回路２は動作を始め、負電源端子８に負電圧を発生させ増幅回路４は正電源と負電源により動作を始める。このとき、最低電位は負電源端子８に発生している負電位であり、シリコン基板電位は負の電位にバイアスされる。
【００１６】
再び、パワーセーブ端子７にパワーセーブ信号が与えられると、パワーセーブ検出回路３はチャージポンプ回路２と増幅回路４をオフし、スイッチ回路５をオンする。これにより、負電源端子８にあった負の電荷はスイッチ回路５を通りＧＮＤ端子９へとディスチャージされ、負電源端子８は接地電位となる。したがって、シリコン基板電位は再び半導体集積回路１の最低電位である接地電位に速やかにバイアスされることになる。
【００１７】
スイッチ回路５は、具体的にはＮＰＮ、ＮＭＯＳトランジスタまたはＰＮＰ、ＰＭＯＳトランジスタを負電源端子とＧＮＤ端子間に接続したトランジスタスイッチによって容易に実現することができる。ＮＰＮ、ＮＭＯＳトランジスタを用いる場合はコレクタ、ドレインをＧＮＤ端子に、エミッタ、ソースを負電源端子に接続し、ベース、ゲートにパワーセーブ信号、パワーセーブ解除信号を入力し、動作を制御する。ＰＮＰ、ＰＭＯＳトランジスタの場合ならエミッタ、ソースをＧＮＤ端子に、コレクタ、ドレインを負電源端子に接続し、ベース、ゲートに同様にパワーセーブ信号、パワーセーブ解除信号を入力し、動作を制御する。いずれの場合でも負の電荷は、トランジスタがオン時のコレクタ−エミッタ間のオン抵抗、またはドレイン−ソース間のオン抵抗を介してディスチャージされる。
【図面の簡単な説明】
【００１８】
【図１】本考案の実施例の両電源駆動半導体集積回路のブロック図である。
【図２】従来例の両電源駆動半導体集積回路のブロック図である。
【図３】別の従来例の両電源駆動半導体集積回路のブロック図である。
【符号の説明】
【００１９】
１、１１、２１：半導体集積回路
２、１２、２２：チャージポンプ回路
３、１３、２３：パワーセーブ制御検出回路
４、１４、２４：増幅回路
５：スイッチ回路
６、１６、２６；正電源端子
７、１７、２７：パワーセーブ制御信号端子
８、１８、２８：負電源端子
９、１９、２９：ＧＮＤ端子
【図１】
0003113702.tif 000003
【図２】
0003113702.tif 000004
【図３】
0003113702.tif 000005