(57)【要約】【課題】入力される信号が、なんらかの原因により、正常なタイミング関係でないときにも走査線駆動回路の誤動作を防止することができる制御回路を得る。【解決手段】クロックに基づき所定のカウント数までカウントを行うカウンタ１１と、このカウンタ１１の後段に配置され、カウンタ１１がカウント中であるか否かを判断するコンパレータ１２と、このコンパレータ１２の後段に配置され、タイミングコントローラによって生成されたスタートパルス１３及びコンパレータ１２の出力信号１６が入力されるＡＮＤゲート１８を介することにより、正常化されたスタートパルス１９を出力し、タイミングコントローラの入力信号が異常なときでも走査線駆動回路の動作をスタートさせるスタートパルスを正常化する保護回路を備えたものである。【選択図】　　　　　　　　図１
2004133124.tif 000002
【特許請求の範囲】
【請求項１】
液晶パネルを駆動する画像信号線駆動回路及び走査線駆動回路に、入力信号に基づく制御信号を供給する制御回路において、上記走査線駆動回路の動作をスタートさせるスタートパルスを含む制御信号を上記入力信号に応じて生成する制御信号生成部、及び上記入力信号が異常なときにも、上記制御信号生成部によって生成されたスタートパルスを正常化する保護回路を備えたことを特徴とする制御回路。
【請求項２】
上記保護回路は、入力されるクロックに基づき所定のカウント数までカウントを行うカウンタと、このカウンタの後段に配置され、上記カウンタがカウント中であるか否かを判断するコンパレータと、このコンパレータの後段に配置され、上記制御信号生成部によって生成されたスタートパルス及び上記コンパレータの出力信号を論理演算することにより正常化されたスタートパルスを出力する論理素子とを有することを特徴とする請求項１記載の制御回路。
【請求項３】
上記制御信号生成部及び保護回路は、半導体装置に集積されていることを特徴とする請求項１または請求項２記載の制御回路。
【請求項４】
請求項１〜請求項３のいずれかに記載の制御回路、この制御回路によって供給される制御信号により駆動信号を出力する画像信号線駆動回路及び走査線駆動回路、及びこの画像信号線駆動回路及び走査線駆動回路によって駆動され、画像を表示する液晶パネルを備えたことを特徴とする液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、液晶パネルを駆動する画像信号線駆動回路および走査線駆動回路にそれぞれの制御信号を供給する制御回路（以後、タイミングコントローラと称す）及びこれを用いた液晶表示装置に関するものである。
【０００２】
【従来の技術】
図４は、従来の液晶表示装置のタイミングコントローラの正常動作時の主な入出力波形を示す図である。
図５は、従来の液晶表示装置のタイミングコントローラの異常動作時の入出力波形を示す図であり、タイミングコントローラの入力側に配置された回路で通常駆動とは異なった駆動があったり、誤動作を起した場合において、液晶表示装置の電源回路を破壊しかねない信号をタイミングコントローラが生成した場合の信号例を示している。
図４、図５では、各波形の縦軸は電圧、横軸は時間を示し、液晶パネルのそれぞれの画素に供給する画像データは省略している。
【０００３】
図４において、１ａ〜３ａはタイミングコントローラに入力される信号であり、１ａは液晶パネルの水平方向の同期を取るための基準信号として用いられる水平同期信号（ＨＤ）、２ａは液晶パネルの垂直方向の同期を取るための基準信号として用いられる垂直同期信号（ＶＤ）、３ａは画像データが有効である期間を示すデータイネーブル信号（ＤＥＮＡ）である。また、４ａ〜８ａはタイミングコントローラから出力される信号で、４ａ〜６ａは画像信号線駆動回路を制御するための信号、７ａ〜８ａは走査線駆動回路を制御するための信号であり、４ａは画像データの水平方向の始まりを示すスタートパルス（ＳＴＨ）、５ａは液晶駆動の極性を反転するための極性反転信号（ＰＯＬ）、６ａは画像データを画像信号線駆動回路の出力側に伝えるためのラッチパルス（ＬＰ）である。ここで、画像信号線駆動回路およびタイミングコントローラでの信号処理に使われるクロックは、省略している。また、７ａは走査線駆動回路で信号処理を行うためのクロック（ＣＬＫＶ）、８ａは走査線駆動回路での垂直走査の始まりを示すスタートパルス（ＳＴＶ）である。
図５において、１ｂ〜８ｂは、それぞれ図４の１ａ〜８ａに対応する信号である。
【０００４】
なお、画像信号線駆動回路は、通常カスケードに接続されており、スタートパルス（ＳＴＨ）信号をつぎつぎと隣の画素用の回路へ受け渡すことによって、各画素ごとの制御を行っている。
また、走査線駆動回路も同様に、通常カスケードに接続されており、スタートパルス（ＳＴＶ）信号をつぎつぎと隣の走査線用の回路へ受け渡すことによって、各走査線ごとの制御を行っている。
出力信号４ａ〜８ａは、通常、入力信号１ａ〜３ａを基準にして、タイミングコントローラ内で生成されている。そのため、入力信号１ａ〜３ａが、画像表示に必要なタイミング関係でタイミングコントローラに取り込まれている限り、すなわち、通常の動作状態である限り、タイミングコントローラは、画像信号線駆動回路および走査線駆動回路に正常な信号を送ることができる。
【０００５】
【特許文献１】
特開２００１−１０９４２４号公報（第５〜８頁、第１０頁、図２）
【０００６】
【発明が解決しょうとする課題】
ところが、タイミングコンローラの入力側に配置された回路で通常駆動とは異なった駆動があったり、誤動作を起こした場合、また、タイミングコントローラに入力される信号を伝送するまでの伝送線路の特性の問題により、入力信号１ａ〜３ａが正常な信号のタイミング関係を維持できない場合もある。さらには、タイミングコントローラの入力側に配置された回路が何らかの手違いで、タイミングコントローラの仕様外の信号を送ってしまう場合もある。このように入力信号１ａ〜３ａが異常なタイミング関係で入力された場合、タイミングコントローラで生成される出力信号４ａ〜８ａが正常に出力されない場合や、予期しない異常な波形が出力される場合がある。
【０００７】
例えば、図５の入力信号１ｂ〜３ｂに示すタイミングで信号が入力された場合、出力信号４ｂ〜８ｂを出力する可能性もある。図５では、タイミングコントローラにイレギュラーな信号が入力されたため、タイミングコントローラーから出力される波形がイレギュラーになった一例である。もちろん入力信号１ｂ〜３ｂのような関係が長時間維持されるような場合、その他の回路で検出したり、表示モードを強制的に変更するなどして対応が可能であるが、この状態が１画面を表示する程度のごく短い時間の場合、無視されることも多い。
【０００８】
図５の例において、ほとんどの場合、液晶表示装置に悪影響を与える可能性は、少ない。しかし、たまたま、出力信号７ｂ、８ｂのような関係の信号を走査線駆動回路に与えた場合、走査線駆動回路は、複数の走査線の駆動を同時に行い、そのため、液晶パネルを駆動するための電源回路に大きな負担を与え、最悪の場合、電源回路の停止や破損などを引き起こし、信号が正常の動作状態に戻った後も液晶パネルの表示が復帰できないことが懸念される。
特許文献１は、液晶表示制御部と液晶表示モジュールを接続するフレキシブル・ケーブルの異常による信号不良に対応するため、走査ドライバに信号管理制御部を配置したものであるが、制御回路の入力信号異常に対処するものではない。
【０００９】
この発明は、上述のような課題を解決するためになされたものであり、第一の目的は、入力される信号が、なんらかの原因により、正常なタイミング関係でないときにも走査線駆動回路の誤動作を防止することができる制御回路を得ることである。
また、第二の目的は、そのような制御回路を有する液晶表示装置を得ることである。
【００１０】
【課題を解決するための手段】
この発明に係わる制御回路においては、液晶パネルを駆動する画像信号線駆動回路及び走査線駆動回路に、入力信号に基づく制御信号を供給する制御回路において、走査線駆動回路の動作をスタートさせるスタートパルスを含む制御信号を入力信号に応じて生成する制御信号生成部、及び入力信号が異常なときにも、制御信号生成部によって生成されたスタートパルスを正常化する保護回路を備えたものである。
【００１１】
また、この発明に係わる液晶表示装置においては、スタートパルスを正常化する保護回路が設けられた制御回路と、この制御回路によって供給される制御信号により駆動信号を出力する画像信号線駆動回路及び走査線駆動回路と、この画像信号線駆動回路及び走査線駆動回路によって駆動され、画像を表示する液晶パネルを備えたものである。
【００１２】
【発明の実施の形態】
実施の形態１．
実施の形態１は、従来のタイミングコントローラ（制御信号生成部）の出力側に保護回路を設け、タイミングコントローラから走査線駆動回路に送るスタートパルス（ＳＴＶ）に対して、ある一定のクロック数をカウントしたとき強制的にＳＴＶを停止させる（強制的にデジタル信号波形におけるｌｏｗレベルに落とす）ようにしたものである。
なお、ある一定クロック数とは、その周期に応じてクロック数で逓倍された分だけ経過した時間を示しており、これは、現実的にあり得ないＳＴＶの長さ（デジタル信号波形におけるｈｉｇｈレベルの幅）で設定すればよい。ただし、やみくもに大きくしていても、電源回路に対する負荷を増やしていくだけであるし、またある一定のクロック数をカウントするカウンタの大きさを無駄に増大するだけであるので、現実的にあり得ないＳＴＶの長さの中でも極力小さいクロック数を与えるのが最適である。
【００１３】
図１は、この発明の実施の形態１による液晶表示装置の保護回路を示す図である。
図１において、１０はある一定のクロック数をカウントしたとき強制的にＳＴＶを停止させる保護回路である。保護回路１０の中には、カウンタ１１と、このカウンタ１１がカウント中であるか否かを判断するコンパレータ１２とを有している。カウンタ１１は、タイミングコントローラ（制御信号生成部）の出力であり、保護のための信号を加える前のＳＴＶ１３の立ち上げと同時（もしくは同クロック内）に、カウントを始める。そのためには、ＳＴＶ１３の立ち上げのトリガとして用いた信号を、カウンタ１１のカウントを始めるためのトリガとして用いればよい。１４はそのカウンタ１１がカウンタを始めるためのトリガ信号である。また、カウンタ１１の値が、ある一定のクロック数をカウントするための値に達したときカウンタ１１を停止し、リセット値に戻す。
【００１４】
カウンタ１１で用いるクロック１５は、ＳＴＶ１３を生成するために用いたクロックと同一のものが望ましい。コンパレータ１２の出力信号１６は、ＳＴＶに保護を加えるための信号であり、カウンタ１１の出力であるカウント値１７がリセット状態を示す値であるとき、ｌｏｗレベルを出力し、それ以外の数値、すなわちカウント中にはｈｉｇｈレベルを出力する。コンパレータ１２からの出力およびＳＴＶ１３は、論理素子たるＡＮＤゲート１８を通過し、最終的には走査線駆動回路へスタートパルス１９として入力される。
【００１５】
なお、便宜上、保護回路１０を通過する前のタイミングコントローラから走査線駆動回路に送るスタートパルスをＳＴＶ１３とし、保護回路１０を通過した後をＳＴＶ１９とした。
【００１６】
図２は、この発明の実施の形態１による液晶表示装置のタイミングコントローラの正常駆動時における保護回路廻りの波形を示す図である。
図３は、この発明の実施の形態１による液晶表示装置のタイミングコントローラの異常駆動時における保護回路廻りの波形を示す図であり、ＳＴＶが異常に長い期間ｈｉｇｈレベルになった場合の波形を示している。
図２、図３において、各波形の縦軸は電圧、横軸は時間を示している。１３、１５〜１７、１９は図１におけるものと同一のものである。
【００１７】
次に、保護回路の動作を詳細に説明する。
図２の正常動作時、ＳＴＶ１３はコンパレータ１２の出力信号１６よりもｈｉｇｈレベル幅は短くなる。そのため、論理素子のＡＮＤゲート１８を通過したＳＴＶ１９は、ＳＴＶ１３と等しくなり、保護回路１０は、もともと生成されているＳＴＶに影響を与えない。
【００１８】
一方、図３のような異常動作時で、ＳＴＶ１３のｈｉｇｈレベル幅がコンパレータ１２の出力信号１６よりも長い場合は、ＳＴＶ１９は出力信号１６と等しくなるため、保護回路１０で設定したクロック数以上に長い波形のＳＴＶ１９は生成されない。
【００１９】
そのため、走査線駆動回路は、誤動作を起こしたとしても走査線の同時駆動を最小限に食い止め、多数の走査線の同時駆動を行うことがないため、液晶パネルを駆動するための電源回路に大きな負担を与え、最悪の場合、電源回路の停止や破損などを引き起こすことはない。また、信号が正常なタイミング状態に戻れば、液晶表示装置に正常の表示を取り戻すことも可能である。
【００２０】
なお、タイミングコントローラ及び保護回路は、半導体装置として集積すれば、ほとんど、コスト増にならずに、発明を構成することができる。
【００２１】
実施の形態１によれば、何らかの原因で誤動作した、走査線駆動回路に対するスタートパルスの暴走を食い止めることによって、液晶パネルにおいて、多数の走査線が同時に駆動されるのを防止し、液晶パネルを駆動するための電源回路の停止および破壊を防ぐことができる。
また、保護回路を含めて半導体装置として集積すれば、コスト増をまねくことなく、実現することができる。
さらに、デジタル的に電源回路への過負荷状態を防いでいるので、電源回路上で過負荷状態対策回路を新たに追加したり、負荷駆動能力を上げる必要が無い。
【００２２】
実施の形態２．
実施の形態１の説明では、走査線駆動回路へのスタートパルス（ＳＴＶ）が、デジタル信号におけるｈｉｇｈレベルであるときに、走査線駆動回路が信号処理を始めるものとしたが、特にｌｏｗレベルで、走査線駆動回路が信号処理を始めるものとしても構わない。
【００２３】
この場合、図１におけるコンパレータ１２の出力信号１６を、リセット値であるときｈｉｇｈレベルとし、それ以外の数値、すなわちカウント中にはｌｏｗレベルとする。さらに、論理素子のＡＮＤゲート１８の代りに、論理素子のＯＲゲートを用いることによって、実施の形態１と同様の効果を得られる。
【００２４】
なお、実施の形態１、実施の形態２では、ＳＴＶ１３と同時（同クロック内）に、コンパレータの出力信号１６が立ち上がる構成にしたが、ＳＴＶ１３よりも多少前に出力信号１６が立ち上がっても良い。
【００２５】
また、実施の形態１、実施の形態２では、ＳＴＶが正論理および負論理の場合について、説明したが、特に保護回路の一部が正論理と負論理が反転していても、最終段に配したゲートを適正に選択することによって対応できる。
また、図１の回路が半導体装置の中に組み込まれる場合、出力バッファ素子の前段に配置してもよく、図１の回路の後にいくつかのフリップフロップやゲートを介した後、出力バッファに到達する構成にしてもよく、走査線駆動回路の入力タイミングの制約に掛からない限り、問題なく使用することができる。
【００２６】
【発明の効果】
この発明は、以上説明したように、液晶パネルを駆動する画像信号線駆動回路及び走査線駆動回路に、入力信号に基づく制御信号を供給する制御回路において、走査線駆動回路の動作をスタートさせるスタートパルスを含む制御信号を入力信号に応じて生成する制御信号生成部、及び入力信号が異常なときにも、制御信号生成部によって生成されたスタートパルスを正常化する保護回路を備えたので、入力信号の異常によるスタートパルスの暴走の防止を安価に実現することができる。
【００２７】
また、スタートパルスを正常化する保護回路が設けられた制御回路と、この制御回路によって供給される制御信号により駆動信号を出力する画像信号線駆動回路及び走査線駆動回路と、この画像信号線駆動回路及び走査線駆動回路によって駆動され、画像を表示する液晶パネルを備えたので、液晶パネルにおいて、多数の走査線が同時に駆動されるのを防止し、液晶パネルを駆動するための電源回路の停止および破壊を防ぐことができる。
【図面の簡単な説明】
【図１】この発明の実施の形態１による液晶表示装置の保護回路を示す図である。
【図２】この発明の実施の形態１による液晶表示装置のタイミングコントローラの正常駆動時における保護回路廻りの波形を示す図である。
【図３】この発明の実施の形態１による液晶表示装置のタイミングコントローラの異常駆動時における保護回路廻りの波形を示す図である。
【図４】従来の液晶表示装置のタイミングコントローラの正常動作時の主な入出力波形を示す図である。
【図５】従来の液晶表示装置のタイミングコントローラの異常動作時の入出力波形を示す図である。
【符号の説明】
１０　保護回路、１１　カウンタ、１２　コンパレータ、
１３　保護のための信号を加える前のＳＴＶ、１４　トリガ信号、
１５　クロック、１６　コンパレータの出力信号、
１７　カウンタの出力（カウンタ値）１８　ＡＮＤゲート、
１９　保護のための信号を加えた後のＳＴＶ。
【図１】
2004133124.tif 000003
【図２】
2004133124.tif 000004
【図３】
2004133124.tif 000005
【図４】
2004133124.tif 000006
【図５】
2004133124.tif 000007