(57)【要約】【課題】  ＯＬＥＤパネル駆動装置の消費電力を小さくし、動作速度を高める。【解決手段】  手動マトリックス方式のＯＬＥＤディスプレイパネル駆動装置において、スキャン駆動回路が３状態出力を有するように構成し、スキャン駆動回路がスキャン動作をする際に、選択されたカソードラインは接地を維持してデータが印加されたＯＬＥＤが発光をし、高電圧状態にスイッチングしてピクセルの電荷を初期化するリフレッシュ動作をした後、高インピーダンス状態を維持する動作をして非選択共通カソードラインを高インピーダンス状態にして寄生キャパシタンス成分を除去することによってＯＬＥＤのアノードラインに連結されたデータ駆動回路の負荷として作用するキャパシタンス成分を下げて、電圧源を使用して速い時間内にアノードラインを一定電圧以上に維持させた後、プリチャージ方法を使用せずに、ＯＬＥＤ発光に必要な電流だけでアノードラインを短時間内に充電する。【選択図】図５
2004184985.tif 000002
【特許請求の範囲】
【請求項１】
格子状に配置された多数の共通アノードラインと多数の共通カソードラインの各交差点に画素を構成するＯＬＥＤが配置されてなされたＯＬＥＤパネル駆動装置において、
前記多数の共通アノードラインに連結され、前記共通アノードラインの夫々を所定の定電流源又は高インピーダンス端（ＨＩＺ）に選択的に連結する多数のデータ出力部を有するデータ駆動回路及び
前記多数の共通カソードラインに連結され、前記共通カソードラインの夫々を少なくとも高インピーダンス端（ＨＩＺ）又は接地端に選択的に連結する多数のスキャン出力部を有するスキャン駆動回路を含んでなされたことを特徴とするＯＬＥＤパネル駆動装置。
【請求項２】
前記スキャン出力部は、高電圧端をさらに備えて、前記共通カソードラインの夫々を前記高電圧端、前記高インピーダンス端（ＨＩＺ）又は接地端に選択的に連結することを特徴とする請求項１に記載のＯＬＥＤパネル駆動装置。  
【請求項３】
水平同期信号、垂直同期信号及びディスプレイされるデータ信号を含む各種信号を発生させるＯＬＥＤ制御回路をさらに備えたことを特徴とする請求項２に記載のＯＬＥＤパネル駆動装置。
【請求項４】
前記スキャン駆動回路は、
前記スキャン出力部；
前記共通カソードラインに対するスキャン制御信号（ＣSCAN）を発生させるシフトレジスタ部；及び
前記シフトレジスタ部で提供される前記スキャン制御信号（ＣSCAN）を論理的に処理して高インピーダンス制御信号（ＣHIZ）を発生させた後に前記スキャン出力部に提供する制御ロジック部；を含んでなされることを特徴とする請求項３に記載のＯＬＥＤパネル駆動装置。
【請求項５】
前記スキャン出力部は、
入力端が前記高インピーダンス制御信号端（ＣHIZ）に連結されたインバータゲート；
一側入力端に前記スキャン制御信号端（ＣSCAN）が連結され、他の一側入力端には前記高インピーダンス制御信号端（ＣHIZ）が連結されたノアゲート；
一側入力端に前記スキャン制御信号端（ＣSCAN）が連結され、他の一側入力端には前記インバータゲートの出力端が連結されたナンドゲート；
前記ナンドゲートの出力端に連結されて論理レベルを前記高電圧レベルに変換させる第１レベルシフタ；
前記ノアゲートの出力端に連結されて論理レベルを前記高電圧レベルに変換させる第２レベルシフタ；
前記第１レベルシフタにゲートが連結されソースは前記高電圧端に連結された第１ＰＭＯＳＦＥＴ；及び
前記第２レベルシフタにゲートが連結され、ドレインは前記第１ＰＭＯＳＦＥＴのドレインに連結され、ソースは接地されたＮＭＯＳＦＥＴ；を含んでなされ、前記共通カソードラインは前記第１ＰＭＯＳＦＥＴと前記第１ＮＭＯＳＦＥＴのドレインに連結されたことを特徴とする請求項４に記載のＯＬＥＤパネル駆動装置。
【請求項６】
前記シフトレジスタ部は、前記共通カソードラインの個数だけのシフトレジスタが連結されてなされ、
前記シフトレジスタのうち第１列のシフトレジスタのデータ入力端には前記垂直同期信号が提供され、
前記シフトレジスタ全てのクロック端には前記水平同期信号が提供され、
前記シフトレジスタの任意列の出力は前記スキャン出力部の該当列のスキャン制御信号端（ＣSCAN）に連結されると同時に差列のシフトレジスタのデータ入力端に連結されたことを特徴とする請求項４に記載のＯＬＥＤパネル駆動装置。
【請求項７】
前記制御ロジック部は、前記共通カソードラインの個数だけの２入力ＸＮＯＲゲートを含んでなされ、
前記ＸＮＯＲゲートの夫々の一側入力端は該当列の前記シフトレジスタの出力端に連結され、夫々の他側入力端は差列の前記シフトレジスタの出力端に連結され、出力端は前記スキャン出力部の該当列の前記高インピーダンス制御信号端（ＣHIZ）に連結されたことを特徴とする請求項６に記載のＯＬＥＤパネル駆動装置。
【請求項８】
前記データ駆動回路は、
前記データ出力部；
前記ＯＬＥＤ制御回路からの制御信号に従って前記共通アノードラインに印加されるデータを順次的にシフトさせて貯蔵するシフトレジスタ／ラッチ部；及び
前記シフトレジスタ／ラッチ部で提供されるデータを前記データの階調レベルに応じて異なる時間幅を有する制御信号（ＰＷＭ）に変換した後に前記データ出力部に提供するＰＷＭ発生部；を含んでなされたことを特徴とする請求項３に記載のＯＬＥＤパネル駆動装置。
【請求項９】
データ出力部は、
電流ミラー回路を構成する第２及び第３のＰＭＯＳＦＥＴ；
前記ＰＷＭ発生部から提供される前記制御信号（ＰＷＭ）の論理レベルを前記高電圧レベルに変換する第３レベルシフタ；及び
前記第３レベルシフタによってオン／オフされて前記共通アノードラインを前記定電流源及び前記高インピーダンス端（ＨＩＺ）に選択的に連結する第４ＰＭＯＳＦＥＴ；を含んでなされたことを特徴とする請求項８に記載のＯＬＥＤパネル駆動装置。
【請求項１０】
前記第４ＰＭＯＳＦＥＴがオフにされた状態で外部制御信号（Reset）によってオンにされて前記共通アノードラインを接地させる第２ＮＭＯＳＦＥＴを含んでなされたことを特徴とする請求項９に記載のＯＬＥＤパネル駆動装置。
【請求項１１】
格子状に配置された多数の共通アノードラインと多数の共通カソードラインの各交差点に画素を構成するＯＬＥＤが配置されてなされたＯＬＥＤパネルの駆動方法において、
前記共通カソードラインを接地レベル（ＧＮＤ）に転換して順次的にスキャンする間にディスプレイされる画素データの階調レベルに応じて異なる時間幅を有する制御信号（ＰＷＭ）によって前記共通アノードラインに定電流を印加する過程において、現在スキャンされる列を除外した残りの列の共通カソードラインは高インピーダンス状態に維持させることを特徴とするＯＬＥＤパネルの駆動方法。
【請求項１２】
前記現在スキャンされる列のすぐ前列を高電圧端に連結させることを特徴とする請求項１１に記載のＯＬＥＤパネルの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機電界発光デバイスディスプレイ駆動装置及びその駆動方法に関する。特に、手動マトリックス方式のＯＬＥＤディスプレイ駆動装置において、スキャン駆動回路が３状態出力を有するように構成して、駆動装置の消費電力を下げ、動作速度を増加させることができるようにした有機電界デバイスディスプレイ駆動装置及びその駆動方法に関する（以下、簡単にＯＬＥＤパネル駆動装置及びその駆動方法という）。
【背景技術】
【０００２】
ＴＶ、コンピュータ又は携帯電話の映像表示装置に液晶ディスプレイが広く使用されているところ、このような液晶ディスプレイはバックライトを必要とするため重いだけでなく厚く、応答速度が遅いという短所がある。このようなディスプレイを代替する次世代映像表示装置として注目を集めるものに有機電界発光ダイオード（Organic Light Emitting Diode）ディスプレイパネル（以下、略称して‘ＯＬＥＤ・パネル’という）がある。ＯＬＥＤパネルは０．１［μm］以下の極めて薄い有機薄膜を含んでいる。このような有機薄膜に電流を流すとその電子輸送層（Electron Transport Layer）と正孔輸送層（Hole・Transport・Layer）の界面近辺で電子・正孔が再結合されて発光するが、この発光は数百［ns］以下の極めて速い応答時間を有している。このように、ＯＬＥＤは無機発光ダイオードと同じようにアノードとカソードの２極構造に成されているが、パネルを構成する個別ＯＬＥＤの電圧―電流特性の差異によって電流駆動をすることになる。
【０００３】
図１は、従来のプリチャージ方式のＯＬＥＤパネル駆動装置の概略ブロック構成図である。図１に示したように、ＯＬＥＤパネル１０は多数の共通アノードライン（Ｄ１、..．Ｄｍ）と多数の共通カソードライン（Ｓ１、..．、Ｓｎ）が格子状に配置され、このような格子の各交差点に画素（実際には１対のＲ／Ｇ／Ｂを１個の画素として構成している）を構成するＯＬＥＤ１２が配置されてなされる。また、共通アノードライン（Ｄ１、..．Ｄｍ）にはデータ駆動回路２０が連結され、共通カソードライン（Ｓ１、..．、Ｓｎ）にはスキャン駆動回路３０が連結されている。
【０００４】
スキャン駆動回路３０は、機能的に図示しない制御部の制御に応じて、共通カソードライン（Ｓ１、..．、Ｓｎ）を、高電圧（例えば１５[ｖ]）端（ＶＨ）と接地端に、予め決められたパターンで選択的に連結するスキャン出力部３２を含んでいる。図２は、図１において１個の共通カソードラインに対するスキャン出力部を示した詳細回路図である。図２に図示したとおり、スキャン出力部３２は、図示しない外部制御部（未図示）からの制御信号（ＣSCAN）の論理レベルに応じて、共通カソードライン（Ｓy）を、高電圧端（ＶＨ）又は接地端（ＧＮＤ）に選択的に連結する。
【０００５】
図３は、図１において１個の共通アノードラインに対するデータ出力部を示した詳細回路図である。図３に図示したように、データ出力部２２も機能的に図示しない制御部の制御に応じて、個々の共通アノードライン（Ｄ１、..．Ｄm）を、定電流源（ＣＣ）又は接地端（ＧＮＤ）に選択的に連結する。
【０００６】
前述した構成において、スキャン出力部３２が順次的にオン／オフにされつつ第１列（Ｓ1）から第ｎ列（Ｓｎ）までの共通カソードラインを選択すると、データ出力部２２は、これに同期して、該当画素、即ちＯＬＥＤ１２に対する階調（Gray Scale）に従ってＰＷＭ（Pulse Width Modulation）方式によって異なって決められる時間幅の間、共通アノードライン（Ｄ1、..．Ｄm）を定電流源（ＣＣ）側に連結して該当ＯＬＥＤ１２に電流を印加することによって１個の画面フレームを形成することになる。
【０００７】
一方、ＯＬＥＤ１２は有機薄膜でなされているためダイオード（Ｄ）のアノードとカソードの両端に寄生キャパシタ（Ｃ）が存在するが、このような寄生キャパシタ（Ｃ）により低い階調処理を行うことができないという問題があるため、従来は共通アノードライン（Ｄ１、..．Ｄm）にＰＷＭ電流を印加する前にダイオード（Ｄ）がターンオンされ得る程度の電圧を印加して寄生キャパシタＣを予め充電（Precharging）させることになる。そして、このためにデータ出力部２２には所定電圧、例えば４―６［Ｖ］程度のプリチャージ電圧端（ＶPRE）がさらに備えられる。
【０００８】
図４は、従来のプリチャージ方式のＯＬＥＤパネル駆動装置において、画面１フレームに対するスキャン出力タイミングと各スキャン出力区間におけるプリチャージ区間及びデータ出力区間との関係を示したタイミングチャートである。図４に図示したように、垂直同期信号（Ｖsync）は画面の１フレーム毎に発生するが、このような垂直同期信号（Ｖsync）間の垂直走査区間に共通カソードラインの個数（ｎ）だけの水平同期信号（Ｈsync）が発生し、水平同期信号（Ｈsync）間の水平走査区間に全ての共通アノードライン（Ｄ１、..．Ｄm）に同時にデータが印加される。即ち、各水平同期信号（Ｈsync）の下降エッジに同期して発生する外部制御信号（ＣSCAN）に従ってスキャン出力部３２が第１列の共通カソードライン（Ｓ１）を高電圧端（ＶH）で接地端（ＧＮＤ）に連結させると、これに同期した外部制御信号（Precharge）の制御に応じてデータ出力部２２は予め決められた時間の間、全ての共通アノードライン（Ｄ１、..．Ｄm）をプリチャージ電圧端（ＶPRE）に連結させてＯＬＥＤ１２の寄生キャパシタ（Ｃ）を充電させる。それから、外部制御信号（ＰＷＭ）の制御に応じてデータ出力部２２が夫々の共通アノードライン（Ｄ１、..．Ｄm）をここに連結されたＯＬＥＤ１２の画素階調に応じて決められたＰＷＭ時間の間、定電流源（ＣＣ）に連結させることによってＯＬＥＤ１２を発光させる。その後に再度データ出力部２２が外部制御信号（Reset）の制御に応じて共通アノードライン（Ｄ１、..．Ｄm）を接地端（ＧＮＤ）に連結させることによって寄生キャパシタ（Ｃ）に充電された電圧を放電させる。そして、このような方式で第ｎ列までの共通カソードライン（Ｓｎ）に対する動作を遂行して画面１フレームが構成される。
【０００９】
しかし、前述したような従来のプリチャージ方式のＯＬＥＤパネル駆動装置によれば、データ出力部２２が共通アノードライン（Ｄ１，..．Ｄm）を動作させる過程においてここに並列に連結された全ての寄生キャパシタ（Ｃ）が反復的に充電及び放電（結果的にＯＬＥＤ両端電圧の極性が反転）されるため、ＯＬＥＤパネル１０に大きな値の電流が流れることになるが、これに伴なう消費電力は次の数式１の通りである。
【数１】
2004184985.tif 000003
【００１０】
上記の数式１においてｎは共通カソードラインの数を、ｍは共通アノードラインの数を、Ｃは寄生キャパシタンスを、ＶHはアノードに印加される高電圧を、ｆclk はスキャン駆動回路３０の動作周波数を夫々表す。数式１において分かるように、従来のＯＬＥＤパネル駆動装置においては寄生キャパシタの充電―放電時に大きい値の電流が必要であるため消費電力が上昇し、データ駆動回路の動作速度も低下するという問題点がある。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明は、前述した問題点を解決するために案出されたものであって、手動マトリックス方式のＯＬＥＤパネル駆動装置において、スキャン駆動回路が少なくともスキャン状態及び高インピーダンス状態の２状態出力を有するように構成し、非選択共通カソードラインを高インピーダンス状態にして寄生キャパシタンス成分を除去することによって消費電力を下げ、動作速度を増加させることができるようにしたＯＬＥＤパネル駆動装置及びその駆動方法を提供することにその目的がある。
【００１２】
本発明の他の目的は、前記スキャン駆動回路が高電圧状態、スキャン状態及び高インピーダンス状態の３状態出力を有するように構成し、非選択共通カソードラインを高インピーダンス状態にする前にまず高電圧状態にして寄生キャパシタンスの極性を反転させることによってＯＬＥＤの両端が同じ極性を維持し続けることによる劣化を防ぐことができるようにしたＯＬＥＤパネル駆動装置及びその駆動方法を提供するところにある。
【課題を解決するための手段】
【００１３】
前述した目的を達成するための本発明のＯＬＥＤパネル駆動装置は、格子状に配置された多数の共通アノードラインと多数の共通カソードラインの各交差点に画素を構成するＯＬＥＤが配置されてなされたＯＬＥＤパネル駆動装置において、前記多数の共通アノードラインに連結され、前記共通アノードラインの夫々を所定の定電流源又は高インピーダンス端（ＨＩＺ）に選択的に連結する多数のデータ出力部を有するデータ駆動回路、及び前記多数の共通カソードラインに連結され、前記共通カソードラインの夫々を少なくとも高インピーダンス端（ＨＩＺ）又は接地端に選択的に連結する多数のスキャン出力部を有するスキャン駆動回路を含んでなされたことを特徴とする。前述した構成において、前記スキャン出力部は高電圧端をさらに備えて前記共通カソードラインの夫々を前記高電圧端、前記高インピーダンス端（ＨＩＺ）又は接地端に選択的に連結するようにすることが望ましい。
【００１４】
また、接地端に選択的に連結する多数のデータ出力部を有するデータ駆動回路を含んでなされたことを特徴とする。前述した構成において、前記装置は、水平同期信号、垂直同期信号及びディスプレイされるデータ信号を含む各種信号を発生させるＯＬＥＤ制御回路をさらに備えてなされる。
【００１５】
一方、前記スキャン駆動回路は、前記スキャン出力部；前記共通カソードラインに対するスキャン制御信号（ＣSCAN）を発生させるシフトレジスタ部；及び前記シフトレジスタ部で提供される前記スキャン制御信号（ＣSCAN）を論理的に処理して高インピーダンス制御信号（ＣSCAN）を発生させた後に前記スキャン出力部に提供する制御ロジック部；を含んでなされ得る。
【００１６】
前記スキャン出力部は、入力端が前記高インピーダンス制御信号端（ＣHIZ）に連結されたインバータゲート；一側入力端に前記スキャン制御信号端（ＣSCAN）が連結され、他の一側入力端には前記高インピーダンス制御信号端（ＣHIZ）が連結されたノアゲート；一側入力端に前記スキャン制御信号端（ＣSCAN）が連結され、他の一側入力端には前記インバータゲートの出力端が連結されたナンドゲート；前記ナンドゲートの出力端に連結されて論理レベルを前記高電圧レベルに返還させる第１レベルシフタ；前記ノアゲートの出力端に連結されて論理レベルを前記高電圧レベルに返還させる第２レベルシフタ；前記第１レベルシフタにゲートが連結され、ソースは前記高電圧端に連結された第１ＰＭＯＳＦＥＴ；及び前記第２レベルシフタにゲートが連結され、ドレインは前記第１ＰＭＯＳＦＥＴのドレインに連結され、ソースは接地されたＮＭＯＳＦＥＴ；を含んでなされ、前記共通カソードラインは前記第１ＰＭＯＳＦＥＴと前記第１ＮＭＯＳＦＥＴのドレインに連結される。
【００１７】
また、前記シフトレジスタ部は、前記共通カソードラインの個数ほどのシフトレジスタが連結されてなされ、前記シフトレジスタのうち第１列のシフトレジスタのデータ入力端には前記垂直同期信号が提供され、前記シフトレジスタ全てのクロック端には前記水平同期信号が提供され、前記シフトレジスタの任意列の出力は前記スキャン出力部の該当列のスキャン制御信号端（ＣSCAN）に連結されると当時に差列のシフトレジスタのデータ入力端に連結される。
【００１８】
また、前記制御ロジック部は前記共通カソードラインの個数ほどの２入力ＸＮＯＲゲートを含んでなされ、前記ＸＮＯＲゲートの夫々の一側入力端は該当列の前記シフトレジスタの出力端に連結され、夫々の他側入力端は差列の前記シフトレジスタの出力端に連結され、出力端は前記スキャン出力部の該当列の前記高インピーダンス制御信号端（ＣHIZ）に連結される。
【００１９】
また、前記データ駆動回路は、前記データ出力部；前記ＯＬＥＤ制御回路からの制御信号に応じて前記共通アノードラインに印加されるデータを順次的にシフトさせて貯蔵するシフトレジスタ／ラッチ部；及び前記シフトレジスタ／ラッチ部において提供されるデータを前記データの階調レベルに応じて異なる時間幅を有する制御信号（ＰＷＭ）に変換した後に前記データ出力部に提供するＰＷＭ発生部；を含んでなされ得る。
【００２０】
また、データ出力部は、電流ミラー回路を構成する第２及び第３のＰＭＯＳＦＥＴ；前記ＰＷＭ発生部から提供される前記制御信号（ＰＷＭ）の論理レベルを前記高電圧レベルに返還する第３レベルシフタ；及び前記第３レベルシフタによってオン／オフされて前記共通アノードラインを前記定電流源及び前記高インピーダンス端（ＨＩＺ）に選択的に連結する第４ＰＭＯＳＦＥＴ；を含んでなされ得る。
【００２１】
また、前記第４ＰＭＯＳＦＥＴがオフにされた状態において外部制御信号（Reset）によってオンにされて前記共通アノードラインを接地させる第２ＮＭＯＳＦＥＴをさらに含ませることもできる。
【００２２】
本発明の他の特徴によるＯＬＥＤパネル駆動方法は格子状に配置された多数の共通アノードラインと多数の共通カソードラインの各交差点に画素を構成するＯＬＥＤが配置されてなされたＯＬＥＤパネルの駆動方法において、前記共通カソードラインを接地レベル（ＧＮＤ）に転換して順次的にスキャンする間ディスプレイされる画素データの階調レベルに応じて異なる時間幅を有する制御信号（ＰＷＭ）によって前記共通アノードラインに定電流を印加する過程において、現在スキャンされる列を除外した残る列の共通カソードラインは高インピーダンス状態に維持させることを特徴とする。
【００２３】
前述した方法において、前記現在スキャンされる列のすぐ前の列を高電圧端に連結させると寄生キャパシタンスの極性を反転させることができＯＬＥＤの劣化を防ぐことができる。
【発明の効果】
【００２４】
以上において説明したような本発明のパネルＯＬＥＤ駆動装置及びその駆動方法によれば、プリチャージ方式を使用しなくてもＰＷＭデータ電流量のみでも低い階調処理が可能なようにしてプリチャージ時に発生する消費電力を減らし、高速動作を可能にする効果がある。
【発明を実施するための最良の形態】
【００２５】
以下には、添付した図面を参照して、本発明の望ましい実施例によるＯＬＥＤパネルの駆動装置及びその駆動方法を説明する。
【００２６】
図５は本発明のＯＬＥＤパネル駆動装置の概略ブロック構成図である。図５に図示したように、ＯＬＥＤパネル１０は多数の共通アノードライン（Ｄ１，..．Ｄｍ）と多数の共通カソードライン（Ｓ１、..．Ｓｎ）が格子状に配置され、このような格子の各交差点に画素を構成するＯＬＥＤ１２が配置されてなされる。共通アノードライン（Ｄ１、..．Ｄｍ）にはデータ駆動回路２０'が連結され、共通カソードライン（Ｓ１，..．Ｓｎ）にはスキャン駆動回路３０'が連結されている。
【００２７】
スキャン駆動回路３０'は機能的に図示しない制御部の制御に応じて共通カソードライン（Ｓ１、..．Ｓｎ）を高電圧（例えば１５[Ｖ]）端（ＶＨ）、高インピーダンス端（ＨＩＺ）及び接地端（ＧＮＤ）に予め決められたパターンに選択的に連結するスキャン出力部３２'を含んでなされる。ここで、高電圧端（ＶH）は寄生キャパシタの極性、即ちＯＬＥＤ１２両端電圧の極性を反転させることによってＯＬＥＤ１２の両端が同じ極性に維持され続けるのに従ってＯＬＥＤ１２が劣化するのを防ぐために与えられるところ、その動作に対しては後述する。
【００２８】
図６は、図５において１個の共通カソードラインに対するスキャン出力部を示したブロック図である。図６に図示したように、夫々のスキャン出力部３２'は入力端が高インピーダンス制御信号端（ＣHIZ）に連結されたインバータゲート（ＩＮＶ）、一側入力端にスキャン制御信号端（ＣSCAN）が連結され，他の一側入力端には高インピーダンス制御信号端（ＣHIZ）が連結されたノアゲート（ＮＯＲ）、一側入力端にスキャン制御信号端（ＣSCAN）が連結され、他の一側入力端にはインバータゲート（ＩＮＶ）の出力端が連結されたナンドゲート（ＮＡＮＤ）、ナンドゲート（ＮＡＮＤ）の出力端に連結されてその論理レベル（Ｖｃｃ）を高電圧レベル（ＶH）に変換させる第１レベルシフタ（ＬＳ１）、ノアゲート（ＮＯＲ）の出力端に連結されてその論理レベル（Ｖｃｃ）を高電圧レベル（ＶH）に変換させる第２レベルシフタ（ＬＳ２）、第１レベルシフタ（ＬＳ１）にゲートが連結されソースは高電圧端（ＶH）に連結されたＰＭＯＳＦＥＴ（ＰＭＴ１）及び第２レベルシフタ（ＬＳ２）にゲートが連結され、ドレインはＰＭＯＳＦＥＴ（ＰＭＴ１）のドレインに連結され、ソースは接地されたＮＭＯＳＦＥＴ（ＮＭＴ１）を含んでなされ、共通カソードライン（Ｓy）はＰＭＯＳＦＥＴ（ＰＭＴ１）とＮＭＯＳＦＥＴ（ＮＭＴ１）のドレインに連結されている。
【００２９】
前述した構成において、外部の制御部（未図示）においてスキャン制御信号端（ＣSCAN）と高インピーダンス制御信号端（ＣHIZ）に夫々論理“０”の信号を出力するとナンドゲート（ＮＡＮＤ）とノアゲート（ＮＯＲ）においては夫々論理“１”の信号が出力され、このような論理“１”信号は第１レベルシフタ（ＬＳ１）と第２レベルシフタ（ＬＳ２）において高電圧レベル（ＶH）に変換され、これによってＰＭＯＳＦＥＴ（ＰＭＴ１）はオフにされる反面、ＮＭＯＳＦＥＴ（ＮＭＴ１）はオンにされて共通カソードライン（Ｓy）は接地端（ＧＮＤ）に連結されることとなる。
【００３０】
そして、スキャン制御信号端（ＣSCAN）に論理“１”の信号が出力され、高インピーダンス制御信号端（ＣHIZ）に論理“０”の信号が出力されると、ナンドゲート（ＮＡＮＤ）とノアゲート（ＮＯＲ）では夫々論理“０”の信号が出力され、このような論理“０”の信号は第１レベルシフタ（ＬＳ１）と第２レベルシフタ（ＬＳ２）において低電圧レベルに変換され、これに伴なってＰＭＯＳＦＥＴ（ＰＭＴ１）はオンにされる反面、ＮＭＯＳＦＥＴ（ＮＭＴ１）はオフにされて共通カソードライン（Ｓy）は高電圧端（ＶH）に連結される。
【００３１】
一方、高インピーダンス制御信号端（ＣHIZ）に論理“１”の信号が出力されるとスキャン制御信号端（ＣSCAN）に入力される論理信号のレベルに関係なくナンドゲート（ＮＡＮＤ）においては論理“１”の信号が出力される反面、ノアゲート（ＮＯＲ）では論理“０”の信号が出力される。これに応じてＰＭＯＳＦＥＴ（ＰＭＴ１）とＮＭＯＳＦＥＴ（ＮＭＴ１）が全てオフにされて共通カソードライン（Ｓy）は機能的に高インピーダンス端（ＨＩＺ）に連結された状態、即ちフローティング（floating）状態になる。これを真理表に表すと次の表１の通りである。
【００３２】
【表１】
2004184985.tif 000004
【００３３】
図７は、図６に図示したスキャン出力部の詳細回路図である。
【００３４】
一方、データ出力部２２'も機能的に図示しない制御部の制御に応じて個々の共通アノードライン（Ｄ１、..．Ｄｍ）を定電流源（ＣＣ）と高インピーダンス端（ＨＩＺ）に選択的に連結させる。図８は、図５において１個の共通カソードラインに対するデータ出力部を示した詳細回路図である。図８に図示したように、データ出力部２２'は、電流ミラー回路を構成する２個のＰＭＯＳＦＥＴ（ＰＭＴ２）、（ＰＭＴ３）、電流ミラー回路に連結された定電流源（ＣＣ）、外部制御信号（ＰＷＭ）の論理レベルを高電圧レベル（ＶH）に変換する第３レベルシフタ（ＬＳ３）及び第３レベルシフタ（ＬＳ３）によってオン／オフされて共通アノードライン（ＤX）に定電流を印加するＰＭＯＳＦＥＴ（ＰＭＴ４）を含んでなされる。本図において、参照符合ＮＭＴ２は、ＰＭＯＳＦＥＴ（ＰＭＴ４）がオフにされた状態で必要時に外部制御信号（Reset）によってオンにされて共通アノードライン（ＤX）を接地させるＮＭＯＳＦＥＴを示す。
【００３５】
図９は、本発明のＯＬＥＤパネル駆動装置の詳細ブロック構成図である。図９に図示したように、本発明のＯＬＥＤパネル駆動装置は、大きくスキャン駆動回路３０'、データ駆動回路２０'及びスキャン駆動回路３０'とデータ駆動回路２０'に各種クロック信号（ＰＷＭ ＣＬＫ，DataＣＬＫ等）とデータ（Display Data等）及び制御信号（Vsync、Hsync等）を出力するＯＬＥＤ制御回路４０を含んでなされ得る。
【００３６】
前述した構成において、データ駆動回路２０'は、前述したデータ出力部２２'（当業界での通常的な表現に従って本図面においてはこれを“電流出力部”と記載する）、ＯＬＥＤ制御回路４０で提供されるデータクロック信号（data ＣＬＫ）に同期して同じくＯＬＥＤ制御回路４０で提供されるＲ、Ｇ、Ｂ画面データ（Display Data）、即ち究極的に共通アノードライン（Ｄ１、..．Ｄｍ）に印加されるデータを順次的にシフトさせて貯蔵するシフトレジスタ／ラッチ部２８及びシフトレジスタ／ラッチ部２８で提供されるデータをその階調レベルに応じて異なる時間幅を有する信号に変換した後にデータ出力部２２'に提供するＰＷＭ発生部２６を含んでなされ得る。ＯＬＥＤ制御回路４０ではこのためにＰＷＭ発生部２６にＰＷＭクロック信号（ＰＷＭ ＣＬＫ）を提供している。
【００３７】
一方、スキャン駆動回路３０'は前述したスキャン出力部３２'（当業界での通常的な表現に従って本図面では“高電圧出力バッファー部”と記載している）、ＯＬＥＤ制御回路４０において提供される水平同期信号（Hsync）に応じて選択される共通カソードライン（Ｓ１、..．Ｓｎ）に対するスキャン制御信号（ＣSCAN）を発生させるシフトレジスタ部３８及びシフトレジスタ部３８で提供されるスキャン制御信号（ＣSCAN）を論理的に処理してスキャン制御信号（ＣSCAN）と高インピーダンス制御信号（ＣHIZ）を発生させてスキャン出力部２２'に提供する制御ロジック部３６を含んでなされ得る。
【００３８】
図１０は、図９においてスキャン駆動回路の一実施例による詳細回路図である。図１０に図示したように、シフトレジスタ部３８は、共通カソードラインの数ｎだけの単位シフトレジスタ（ＳＲ１、..．ＳＲｎ）が直列に連結されてなされるが、全てのシフトレジスタ（ＳＲ１、..．ＳＲｎ）のクロック端には、水平同期信号（Ｈsync）が提供される。そして、第１列のシフトレジスタ（ＳＲ１）のデータ入力端にはＯＬＥＤ制御回路４０で出力された垂直同期信号（Ｖsync）が提供され、残りのシフトレジスタ（ＳＲ１、..．ＳＲｎ）においては任意列のシフトレジスタ（ＳＲｙ）の出力は、スキャン出力部３２'の該当スキャン制御信号端（ＣSCAN）に直結されると当時に差列のシフトレジスタ（ＳＲy+1）のデータ入力端に連結される。シフトレジスタ（ＳＲ１、..．ＳＲｎ）は負論理回路で構成、即ちデータ信号とクロック信号の下降エッジで動作するように構成されている。
【００３９】
制御ロジック部３６は２入力を有し、やはり共通カソードラインの数（ｎ）だけの単位ＸＮＯＲゲート（ＸＮＯＲ１、..．ＸＮＯＲｎ）でなされるが、各列のＸＮＯＲゲート（ＸＮＯＲy）の一側入力端は該当列のシフトレジスタ（ＳＲy）の出力端に連結され、他側入力端は差列のシフトレジスタ（ＳＲy+1）の出力端に連結され、その出力端はスキャン出力部３２'の該当高インピーダンス制御信号端（ＣHIZ）に連結される。
【００４０】
以下には、本発明のＯＬＥＤパネル駆動装置の動作をその方法と共に詳細に説明する。
【００４１】
図１１は、本発明のＯＬＥＤパネル駆動方法を説明するためのスキャン駆動回路とデータ駆動回路の動作タイミング図である。図１１に図示したように、垂直同期信号（Ｖsync）は画面の１フレーム毎に発生するが、このような垂直同期信号（Ｖsync）間の垂直走査区間に共通カソードラインの個数（ｎ）だけの水平同期信号（Ｈsync）が発生し、水平同期信号（Ｈsync）間の水平走査区間にすべての共通アノードライン（Ｄ１、..．Ｄｍ）に同時にデータが印加される。これをより詳細に説明すると、ＯＬＥＤ制御回路４０で発生された垂直同期信号（Ｖsync）がスキャン駆動回路３０'の第１列のシフトレジスタ（ＳＲ１）のデータ入力端に提供され、これと同時に水平同期信号（Ｈsync）がそのクロック端に提供されると、第１列のシフトレジスタ（ＳＲ１）は垂直同期信号（Ｖsync）と水平同期信号（Ｈsync）の下降エッジで動作してその出力端、即ちスキャン制御信号端（ＣSCAN）に論理“０”の信号を出力する。
【００４２】
そして、このように出力された信号はスキャン出力部３２'の第１列のスキャン制御信号端（ＣSCAN）に提供されると同時に第１列のＸＮＯＲゲート（ＸＮＯＲ１）の一側入力端に提供されるが、第１列のＸＮＯＲゲート（ＸＮＯＲ１）の他側入力端が第２列のシフトレジスタ（ＳＲ２）の出力端に連結されているため第１列のＸＮＯＲゲート（ＸＮＯＲ１）の出力端、即ち高インピーダンス制御信号端（ＣHIZ）に論理“０”の信号が出力される。そして、この時点で第２列以下のシフトレジスタ（ＳＲ２、..．ＳＲｎ）及びＸＮＯＲゲート（ＸＮＯＲ２、..．ＸＮＯＲｎ）の出力端ではすべての論理“１”の信号が出力されることになる。
【００４３】
このようなスキャン制御信号（ＣSCAN）と高インピーダンス制御信号（ＣHIZ）の状態に応じてスキャン出力部３２'が表１の真理表のように動作して第１列の共通カソードライン（Ｓ１）を高インピーダンス状態（ＨＩＺ）、即ちフローティング状態で接地端（ＧＮＤ）に連結させる。そして、このような第１列に対する水平走査区間に水平同期信号（Ｈ１）に同期してＰＷＭ発生部２６から発生される外部制御信号（ＰＷＭ）の制御に応じてデータ出力部２２'のＰＭＯＳＦＥＴ（ＰＭＴ４）がオンにされて夫々の共通アノードライン（Ｄ１、..．Ｄｍ）をここに連結されたＯＬＥＤ１２の画素階調に応じて決められたＰＷＭ時間の間、定電流源（ＣＣ）に連結させることによってＯＬＥＤ１２を発光させ、その後はＰＭＯＳＦＥＴ（ＰＭＴ４）がオフにされて共通アノードライン（Ｄ１，..．Ｄｍ）が高インピーダンス状態（ＨＩＺ）を維持する。
【００４４】
一方、第１列の共通カソードライン（Ｓ１）が選択された間には第２列以下の共通カソードライン（Ｓ２、..．Ｓｎ）は高インピーダンス状態（ＨＩＺ）を維持するが、これを真理表に示すと次の表２の通りである。また、表２、後述する表３及び表４でイタリック体で標記された部分は現在選択された列を示す。
【００４５】
【表２】
2004184985.tif 000005
【００４６】
次に、前述した方式で第２列の共通カソードラインＳ２が高インピーダンス状態（ＨＩＺ）、即ちフローティング状態で接地端（ＧＮＤ）に連結されてここに連結されたＯＬＥＤ１２が発光することになるが、この期間の間、高インピーダンス制御信号（ＣHIZ）とスキャン制御信号（ＣSCAN）に応じてスキャン出力部３２'が第１列の共通カソードラインＳ１を高電圧端（ＶH）に連結させることによってここに連結されたＯＬＥＤ１２の寄生キャパシタＣの極性を反転させることによってＯＬＥＤ１２の劣化を防止（refresh）する。この動作を真理表に示すと次の表３の通りである。
【００４７】
【表３】
2004184985.tif 000006
【００４８】
次に、第３列の共通カソードラインＳ３が接地端（ＧＮＤ）連結されてそこに連結されたＯＬＥＤ１２が発光される間に第２列の共通カソードラインＳ２は高電圧端（ＶH）に連結されてそこに連結されたＯＬＥＤ１２の寄生キャパシタ（Ｃ）が放電され、この時点以後から最後の列の共通カソードライン（Ｓｎ）に連結されたＯＬＥＤ１２が順次的に発光される間に第１列の共通カソードラインＳ１に連結されたＯＬＥＤ１２は外部制御信号（ＣHIZ）によって高インピーダンス状態（ＨＩＺ）を維持する。この動作を真理表に示すと次の表４の通りである。
【００４９】
【表４】
2004184985.tif 000007
【００５０】
このように、本発明のＯＬＥＤパネル駆動方法においては任意の共通カソードライン（Ｓy）を高インピーダンス状態（ＨＩＺ）から接地レベル（ＧＮＤ）へ順次にスキャンするが、次列の共通カソードライン（Ｓy+1）が選択（スキャン）される間にその列の共通カソードライン（Ｓy）を高電圧端（ＶH）に連結させてそこに連結されたＯＬＥＤ１２の寄生キャパシタ（Ｃ）の極性を反転させ、その後次次列の共通カソードライン（Ｓy+2）が選択（スキャン）された時点以後からはその列の共通カソードライン（Ｓy）を高インピーダンス状態（ＨＩＺ）に維持させる。結果的に、本発明のＯＬＥＤパネル駆動方法によれば、ＯＬＥＤ１２のアノードとカソード間に寄生キャパシタ（Ｃ）が形成される区間は共通カソードライン（Ｓy）が高電圧端（ＶH）又は接地端（ＧＮＤ）に連結された状態であるだけで、高インピーダンス端（ＨＩＺ）に連結された状態においては寄生キャパシタンス成分は存在しない。
【００５１】
従って、本発明のＯＬＥＤ駆動方法においては接地端（ＧＮＤ）に連結された１個の共通カソードラインに連結されたＯＬＥＤと高電圧端（ＶH）に連結された１個の共通カソードラインに連結されたＯＬＥＤにのみ寄生キャパシタンス成分が存在するため、従来のようにプリチャージを行わなくても所望の階調を表現することができ、またその消費電力も従来に比べて２／ｎ倍に下げることができる。これを数式２で表すと次の通りである。
【数２】
2004184985.tif 000008
【００５２】
上記数式２において、ＣはＯＬＥＤ１２に存在する寄生キャパシタを、ｍは共通アノードライン数を、ＶHはアノードに印加される高電圧を、ｆclkはスキャン駆動回路３０'の動作周波数を夫々示す。例えば１２８×１６０の解像図を有するＯＬＥＤパネル駆動装置の場合にＯＬＥＤのカソードラインの数（ｎ）が１６０であるため、消費電力を１／８０倍に減らすことができる。
【００５３】
本発明のＯＬＥＤパネル駆動装置及びその駆動方法は前述した実施例に局限されず、本発明の技術思想が許容する範囲内において、多様に変形して実施することができる。
【図面の簡単な説明】
【００５４】
【図１】従来のプリチャージ方式のＯＬＥＤパネル駆動装置の概略ブロック構成図。
【図２】図１において１個の共通カソードラインに対するスキャン出力部を示した詳細回路図。
【図３】図１において１個の共通アノードラインに対するデータ出力部を示した詳細回路図。
【図４】従来のプリチャージ方式のＯＬＥＤパネル駆動装置で画面１フレームに対するスキャン出力タイミングと各スキャン出力区間におけるプリチャージ区間及びデータ出力区間との関係を示したタイミングチャート。
【図５】本発明のＯＬＥＤパネル駆動装置の概略ブロック構成図。
【図６】図５において１個の共通カソードラインに対するスキャン出力部を示したブロック構成図。
【図７】図６の詳細回路図。
【図８】図５において１個の共通アノードラインに対するデータ出力部を示したブロック構成図。
【図９】本発明のＯＬＥＤパネル駆動装置の全体ブロック構成図。
【図１０】図９においてスキャン駆動回路の一実施例による詳細回路図。
【図１１】本発明のＯＬＥＤパネル駆動方法を説明するためのスキャン駆動回路とデータ駆動回路の動作タイミング図。
【符号の説明】
【００５５】
１０：ＯＬＥＤディスプレイパネル
１２：ＯＬＥＤ
２０、２０'：データ駆動回路
２２、２２'：データ出力部
２６：ＰＷＭ発生部
２８：シフトレジスタ／ラッチ部
３０、３０'：スキャン駆動回路
３２、３２'：スキャン出力部
３６：制御ロジック部
３８：シフトレジスタ部
４０：ＯＬＥＤ制御回路
Ｄ：ダイオード
Ｃ： 寄生キャパシタ
ＰＭＴ１−ＰＭＴ４：ＰＭＯＳＦＥＴ
ＮＭＴ１、ＮＭＴ２：ＮＭＯＳＦＥＴ
ＬＳ１―ＬＳ３：レベルシフタ
ＣＣ：定電流源
ＶH：高電圧端
ＶPRE：プリチャージ電圧端
Ｓ１、..．、Ｓｎ：共通カソードライン
Ｄ１、..．、Ｄｍ：共通アノードライン
Ｓy：任意の共通カソードライン
Ｄx：任意の共通アノードライン
ＳＲ１、..．、ＳＲｎ：シフトレジスタ
ＸＮＯＲ１、..．ＸＮＯＲｎ：ＸＮＯＲゲート
【図１】
2004184985.tif 000009
【図２】
2004184985.tif 000010
【図３】
2004184985.tif 000011
【図４】
2004184985.tif 000012
【図５】
2004184985.tif 000013
【図６】
2004184985.tif 000014
【図７】
2004184985.tif 000015
【図８】
2004184985.tif 000016
【図９】
2004184985.tif 000017
【図１０】
2004184985.tif 000018
【図１１】
2004184985.tif 000019