(57)【要約】【課題】本発明は光スイッチに用いて好適なマイクロデバイス及びその製造方法に関し、高い信号伝達特性を実現することを課題とする。【解決手段】ミラー２６が設けられた移動部２４と、この移動部２４を移動可能に支持する基板部２３とを設ける。そして、ミラー２６に入射される入射光と、このミラー２６により反射される反射光とのなす角度αが鋭角（α＜９０°）となるよう光ファイバー２７を配置する。【選択図】    図１
2004184824.tif 000002
【特許請求の範囲】
【請求項１】
機能素子が設けられた移動部と、
該移動部を移動可能に支持すると共に、前記機能素子に対し光の入出射を行なう複数の導波経路が配設される基板部とを有するマイクロデバイスであって、
前記機能素子に入射される入射光と、前記機能素子により反射される反射光とのなす角度が鋭角となるよう前記導波経路を配置したことを特徴とするマイクロデバイス。
【請求項２】
機能素子が設けられた移動部と、
該移動部を移動可能に支持すると共に、前記機能素子に対し光を出射する出射用導波経路が配設される基板部とを有するマイクロデバイスであって、
前記出射用導波経路から出射される光が前記機能素子に入射する入射角をθとした場合、０°＜θ＜４５°となるよう構成したことを特徴とするマイクロデバイス。
【請求項３】
請求項１または２記載のマイクロデバイスにおいて、
前記移動部は、単結晶シリコンのバルクで形成されていることを特徴とするマイクロデバイス。
【請求項４】
請求項１乃至３のいずれか１項に記載のマイクロデバイスにおいて、
前記導波経路は、前記基板部に形成された溝部に装着されることにより位置規制された構成であることを特徴とするマイクロデバイス。
【請求項５】
請求項４記載のマイクロデバイスにおいて、
前記基板部を単結晶シリコンにより形成する共に、
隣接する一対の前記導波経路のなす角度を７０．６°となるよう構成したことを特徴とするマイクロデバイス。
【請求項６】
請求項１乃至５のいずれか１項に記載のマイクロデバイスにおいて、
機能素子をミラーとしたことを特徴とするマイクロデバイス。
【請求項７】
機能素子と、該機能素子に対し光の入射を行なう導波経路が装着される装着溝が設けられた基板部とを有するマイクロデバイスの製造方法であって、
基材に対して第１の深堀り加工を実施し、その後に第２の深堀り加工を実施することにより前記機能素子を形成する工程を有し、
かつ、前記第１の深堀り加工を実施する際、同時に前記導波経路が配設される装着溝を形成することを特徴とするマイクロデバイスの製造方法。
【請求項８】
機能素子が設けられた移動部と、該移動部を移動可能に支持すると共に前記機能素子に対し光の入出射を行なう複数の導波経路が装着される装着溝が設けられた基板部とを有するマイクロデバイスの製造方法であって、
前記基板部となる第１の層と、前記移動部となる第２の層と、該第１の層と第２の層との間に設けられた中間層とを具備する基材を用い、
前記第１の層を深堀り加工することにより、該第１の層に機能素子母材を形成する工程と、
前記中間層をエッチストップ材として前記機能素子母材を含む第１の層を深堀り加工することにより、前記機能素子と前記装着溝とを同時に形成する工程と、前記中間層をエッチストップ材として前記第２の層を深堀り加工することにより前記移動部を形成する工程と
を有することを特徴とするマイクロデバイスの製造方法。
【請求項９】
機能素子が設けられた移動部と、該移動部を移動可能に支持すると共に前記機能素子に対し光の入出射を行なう複数の導波経路が装着される装着溝が設けられた基板部とを有するマイクロデバイスの製造方法であって、
前記基板部となる第１及び第２の層と、前記移動部となる第３の層と、該第１の層と第２の層との間に設けられた第１の中間層と、該第２の層と第３の層との間に設けられた第２の中間層を具備する基材を用い、
前記第１の層を前記第１の中間層をエッチストップ材として深堀り加工することにより該第１の層に機能素子母材を形成する工程と、
前記第１の層を前記第１の中間層をエッチストップ材として深堀り加工することにより前記装着溝を形成する処理と、前記第２の層を前記第２の中間層をエッチストップ材として深堀り加工することにより機能素子を形成する処理とを同時に行なう工程と、
前記第３の層を前記第２の中間層をエッチストップ材として深堀り加工することにより前記移動部を形成する工程と
を有することを特徴とするマイクロデバイスの製造方法。
【請求項１０】
請求項８または９記載のマイクロデバイスの製造方法において、
前記深堀り加工として、反応性イオンエッチングを用いたことを特徴とするマイクロデバイスの製造方法。
【請求項１１】
請求項８乃至１０のいずれか１項に記載のマイクロデバイスの製造方法において、
前記基材の前記第１の層としてシリコンを用いると共に、
前記装着溝の側壁がシリコンの（１１１）面となり、前記機能素子の鏡面が（１００）面となるよう構成したことを特徴とするマイクロデバイスの製造方法。
【請求項１２】
請求項８乃至１１のいずれか１項に記載のマイクロデバイスの製造方法において、
機能素子をミラーとしたことを特徴とするマイクロデバイスの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はマイクロデバイス及びその製造方法に係り、特に光スイッチに用いて好適なマイクロデバイス及びその製造方法に関する。
【０００２】
【従来の技術】
微細構造のパーツを集積して形成したマイクロデバイスは、例えば光スイッチ、ラブ・オン・チップ、マイクロ・クロマトグラフィ・デバイス、マイクロポンプ、パワーＭＥＭＳパーツ等として、各種分野での応用が期待されている。これらのマイクロデバイスのうち、例えば光スイッチは、光通信関連機器、とりわけ波長多重通信（Ｄｅｎｓｅ  Ｗａｖｅｌｅｎｇｔｈ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅｘｉｎｇ：ＤＷＤＭ）関連機器への需要が高まっている。
【０００３】
ここで、光スイッチの構造は、機械式及び非可動式の２種類に大別できる。非可動式の光スイッチは、一般に導波路を用いており、伝送波長以下まで隣接ファイバーを近づけ、その間における光の浸み出しによって電磁エネルギが一方のファイバーから他方のファイバーへ移る結合器の特性を利用している。上記のような非可動式の光スイッチでは、スイッチ損失等を低く抑えることができるが、隣接ファイバー間のクロストークが大きくなる問題がある他、大規模化を図る場合には、Ｎｏｎ−ｂｌｏｃｋｉｎｇ構成を取る必要性から非常に多数のスイッチ・エレメントを並べる必要が生じ、サイズの肥大を免れない。
【０００４】
一方、機械式の光スイッチは、上記した非可動式の光スイッチに比べてクロストーク低減、大規模化等の観点から有利である。この機械式の光スイッチとしては、光ファイバーの位置を固定すると共にミラーが光路に対して移動することにより光路を切り換える可動ミラー切り換え式の光スイッチがある。
【０００５】
この可動ミラー切り換え式の光スイッチは、上記のようにミラーの出し入れにより光路を切り換える構成であるため、光路に対してミラーを移動させる必要がある。このため、光スイッチには、ミラーを移動させるための駆動機構が設けられている（例えば、特許文献１参照）。この駆動機構は、ミラーが取り付けられる可動アームと、この可動アームを移動付勢する駆動手段を有している。
【０００６】
【特許文献１】
特開２０００−２５８７０２公報、図１Ａ及び第０００８段落〜第００１１段落
【０００７】
【発明が解決しようとする課題】
一般に、光スイッチに求められる性能としては、光学特性（低挿入損失、低クロストーク等）、機械的電気的性能（光学的性能、高速スイッチング，高安定性，低電圧駆動，低消費電力等）、及び形状特性（装置の小型化等）である。
従来の光スイッチは、光ファイバーが９０°間隔で配置されていた。このため、ミラーの法線と光ファイバーからミラーに入射する入射光とのなす角度θ１（即ち、入射角θ１）は、４５°に設定されていた。
【０００８】
しかしながら、従来のように入射角度が４５°以上と大きい角度であると、ミラーの厚みに起因した光軸ずれによる損失が大きくなってしまうという問題点が生じる。このミラーの厚みに起因した光軸ずれとは、入射光がミラーにおいて反射される際、実際の反射光路と理想反射光路（設計上の光路）との差に起因して、入射側の光ファイバー１７Ｂ，１７Ｃに入射する光の光量が減少し、信号に損失が発生することをいう。
【０００９】
また、実際の反射光路と理想反射光路との差は、ミラーの厚さに依存しており、ミラーが厚いほどその差は大きくなる。このため、従来ではミラーの厚みによる信号の蹴られ損を低減する手段として、ミラーの厚さを薄くすることに重点が置かれた開発が行なわれていた。
【００１０】
しかしながら、ミラーはステージに立設させるものであり、所定の機械的強度が必要な構成要素である。このため、ミラーの厚さを薄くするには限界があり、よって従来の手法ではミラーの厚みによる信号の蹴られ損を低減するにも限界があるという問題点があった。
【００１１】
本発明は上記の点に鑑みてなされたものであり、高い信頼性及び駆動特性を実現できるマイクロデバイス及びその製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記の課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。
【００１３】
請求項１記載の発明は、
機能素子が設けられた移動部と、
該移動部を移動可能に支持すると共に、前記機能素子に対し光の入出射を行なう複数の導波経路が配設される基板部とを有するマイクロデバイスであって、
前記機能素子に入射される入射光と、前記機能素子により反射される反射光とのなす角度が鋭角となるよう前記導波経路を配置したことを特徴とするものである。
【００１４】
上記発明によれば、機能素子に対する入射光と反射光とのなす角度が鋭角となるよう導波経路を配置したため、同じ厚みの機能素子を用いた場合でも、従来に比べて実際の光路と理想光路との差（オフセット）が小さくなる。よって、いわゆる機能素子の厚みによる光軸ずれによる損失を軽減することができ、マイクロデバイス内における信号の劣化を抑制することができる。
【００１５】
また、請求項２記載の発明は、
機能素子が設けられた移動部と、
該移動部を移動可能に支持すると共に、前記機能素子に対し光を出射する出射用導波経路が配設される基板部とを有するマイクロデバイスであって、
前記出射用導波経路から出射される光が前記機能素子に入射する入射角をθとした場合、０°＜θ＜４５°となるよう構成したことを特徴とするものである。
【００１６】
上記発明によれば、出射用導波経路から出射される光が機能素子に入射する入射角θが従来の４５゜よりも小さい角度となるため、同じ厚みの機能素子を用いた場合でも、従来に比べて実際の光路と理想光路との差（オフセット）が小さくなる。このため、機能素子厚みによる光軸ずれによる損失を軽減することができ、マイクロデバイス内における信号の劣化を抑制することができる。
【００１７】
また、請求項３記載の発明は、
請求項１または２記載のマイクロデバイスにおいて、
前記移動部は、単結晶シリコンのバルクで形成されていることを特徴とするものである。
【００１８】
上記発明によれば、移動部を単結晶シリコンのバルクとしたことにより、マイクロデバイスの信頼性を向上することができる。即ち、単結晶シリコンのバルクは、薄膜技術を用いてシリコン薄膜を積層したポリシリコンに比べて機械的強度が強い。
【００１９】
このため、移動部を単結晶シリコンのバルクとすることにより、移動部の変位動作に伴い塑性変形や歪が発生することを防止でき、よってマイクロデバイスの信頼性を向上することができる。また、移動部を単結晶シリコンのバルクとすることにより、半導体製造技術を利用して移動部を形成することが可能となり、よって移動部を容易かつ安価に形成することができる。
【００２０】
また、請求項４記載の発明は、
請求項１乃至３のいずれか１項に記載のマイクロデバイスにおいて、
前記導波経路は、前記基板部に形成された溝部に装着されることにより位置規制された構成であることを特徴とするものである。
【００２１】
上記発明によれば、導波経路は機能素子が支持される基板部に形成された溝部に装着されるため、機能素子と導波経路との位置精度を高めることができる。よって、導波経路と機能素子との間における光の授受を確実に行なうことができ、これによってもマイクロデバイス内における信号の劣化を抑制することができる。
【００２２】
また、請求項５記載の発明は、
請求項４記載のマイクロデバイスにおいて、
前記基板部を単結晶シリコンにより形成する共に、
隣接する一対の前記導波経路のなす角度を７０．６°となるよう構成したことを特徴とするものである。
【００２３】
上記発明によれば、シリコンの結晶角を利用して導波経路の壁に（１１０）面ウェハを使用して（１１１）面を、機能素子の面に（１００）面を用いることが可能となる。このため、反応性イオンエッチング（ＲＩＥ）による導波経路及び機能素子の形成を行なった後、結晶異方性エッチングを実施することにより、導波経路の寸法を保ったまま機能素子面の平滑化処理を行なうことが可能となる。
【００２４】
また、請求項６記載の発明は、
請求項１乃至５のいずれか１項に記載のマイクロデバイスにおいて、
機能素子をミラーとしたことを特徴とするものである。
【００２５】
上記発明によれば、機能素子をミラーとしたことにより、マイクロデバイスを光スイッチとして用いることができる。
【００２６】
また、請求項７記載の発明は、
機能素子と該機能素子に対し光の入射を行なう導波経路が装着される装着溝が設けられた基板部とを有するマイクロデバイスの製造方法であって、
基材に対して第１の深堀り加工を実施し、その後に第２の深堀り加工を実施することにより前記機能素子を形成する工程を有し、
かつ、前記第１の深堀り加工を実施する際、同時に前記導波経路が配設される装着溝を形成することを特徴とするものである。
【００２７】
上記発明によれば、機能素子と導波経路を装着する装着溝が同一工程において形成されるため、機能素子と導波経路との位置決め精度を高めることができる。
【００２８】
また、請求項８記載の発明は、
機能素子が設けられた移動部と、該移動部を移動可能に支持すると共に前記機能素子に対し光の入出射を行なう複数の導波経路が装着される装着溝が設けられた基板部とを有するマイクロデバイスの製造方法であって、
前記基板部となる第１の層と、前記移動部となる第２の層と、該第１の層と第２の層との間に設けられた中間層とを具備する基材を用い、
前記第１の層を深堀り加工することにより、該第１の層に前記機能素子母材を形成する工程と、
前記中間層をエッチストップ材として前記機能素子母材を含む第１の層を深堀り加工することにより、前記機能素子と前記装着溝とを同時に形成する工程と、前記中間層をエッチストップ材として前記第２の層を深堀り加工することにより前記移動部を形成する工程とを有することを特徴とするものである。
【００２９】
上記発明によれば、機能素子と導波経路を装着する装着溝が同一工程において形成されるため、機能素子と導波経路との位置決め精度を高めることができる。また、第１の層を深堀り加工することにより機能素子を形成するため、機能素子面を略垂直に形成することができ、反射精度の高い機能素子を実現することができる。また、中間層をエッチストップ材として機能素子を形成するため、機能素子の高さは第１の層の厚さと等しくなり、よって機能素子の高さ精度を容易に出すことができる。
【００３０】
また、請求項９記載の発明は、
機能素子が設けられた移動部と、該移動部を移動可能に支持すると共に前記機能素子に対し光の入出射を行なう複数の導波経路が装着される装着溝が設けられた基板部とを有するマイクロデバイスの製造方法であって、
前記基板部となる第１及び第２の層と、前記移動部となる第３の層と、該第１の層と第２の層との間に設けられた第１の中間層と、該第２の層と第３の層との間に設けられた第２の中間層を具備する基材を用い、
前記第１の層を前記第１の中間層をエッチストップ材として深堀り加工することにより該第１の層に機能素子母材を形成する工程と、
前記第１の層を前記第１の中間層をエッチストップ材として深堀り加工することにより前記装着溝を形成する処理と、前記第２の層を前記第２の中間層をエッチストップ材として深堀り加工することにより機能素子を形成する処理とを同時に行なう工程と、
前記第３の層を前記第２の中間層をエッチストップ材として深堀り加工することにより移動部を形成する工程とを有することを特徴とするものである。
【００３１】
上記発明によれば、機能素子と導波経路を装着する装着溝が同一工程において形成されるため、機能素子と導波経路との位置決め精度を高めることができる。また、第１の中間層をエッチストップ材として装着溝が形成されるため、装着溝を高精度に形成することができる。よって、機能素子と導波手段の位置との位置決め精度を高めることができ、信頼性の高い光の切り換え処理を行なうことができる。
【００３２】
また、請求項１０記載の発明は、
請求項８または９記載のマイクロデバイスの製造方法において、
前記深堀り加工として、反応性イオンエッチングを用いたことを特徴とするものである。
【００３３】
上記発明によれば、深堀り加工として反応性イオンエッチングを用いたことにより、第１の層にその加工表面に対して略垂直な側壁を有する溝加工ができるため、機能素子を精度良く形成することができる。
【００３４】
また、請求項１１記載の発明は、
請求項８乃至１０のいずれか１項に記載のマイクロデバイスの製造方法において、
前記基材の前記第１の層としてシリコンを用いると共に、
前記装着溝の側壁がシリコンの（１１１）面となり、前記機能素子の鏡面が（１００）面となるよう構成したことを特徴とするものである。
【００３５】
上記発明によれば、反応性イオンエッチチング（ＲＩＥ）による導波経路及び機能素子の形成を行なった後、結晶異方性エッチングを実施することにより、導波経路の寸法を保ったまま機能素子面の平滑化処理を行なうことが可能となる。
【００３６】
また、請求項１２記載の発明は、
請求項８乃至１１のいずれか１項に記載のマイクロデバイスの製造方法において、
機能素子をミラーとしたことを特徴とするものである。
【００３７】
上記発明によれば、機能素子をミラーとすることにより、光スイッチを製造することができる。
【００３８】
【発明の実施の形態】
次に、本発明の実施の形態について図面と共に説明する。
【００３９】
図１乃至図４は、本発明の第１実施例であるマイクロデバイスを示している。本実施例では、マイクロデバイスとして機能素子としてミラーを用いた光スイッチを用いた例について説明する。しかしながら、本発明の適用は光スイッチに限定されものではなく、マイクロポンプ，スキャナー，ディジタルミラーデバイス，圧力センサ，加速度センサ，ジャイロ等の種々のマイクロデバイスに適用できるものである。
【００４０】
光スイッチ２０Ａは可動ミラー切り換え式の光スイッチであり、例えばＤＷＤＭ関連機器内に配設されて信号光の光路の切り換え処理を行なうものである。図１は光スイッチ２０Ａの分解斜視図であり、図２は光スイッチ２０Ａの平面図であり、図３は図２におけるＡ−Ａ線に沿う断面図であり、更に図４は図２におけるＢ−Ｂ線に沿う断面図である。
【００４１】
各図に示すように、光スイッチ２０Ａは、大略すると第１の構造体２１Ａと第２の構造体２２とにより構成されている。また、第１の構造体２１Ａは、第２の構造体２２の上部に積み重ねられ固定された構成とされている。
【００４２】
第１の構造体２１Ａは、基板部２３Ａと移動部２４とにより構成されている。まず、基板部２３Ａについて説明する。基板部２３Ａは単結晶シリコンのバルクにより構成されており、移動部２４を支持する機能を奏すると共に、光ファイバー２７Ａ〜２７Ｄ（請求項に記載の導波経路に相当する）を所定位置に固定する機能を奏する。
【００４３】
光ファイバー２７Ａ〜２７Ｄを固定するため、基板部２３Ａには光ファイバー装着溝２８が形成されている。本実施例では図２に示すように、基板部２３Ａの上面に４本の光ファイバー装着溝２８が、平面視した状態においてＢ−Ｂ線を中心にＶ字状をなすように形成されている。
【００４４】
よって、この光ファイバー装着溝２８に装着される光ファイバー２７Ａ〜２７Ｄも、平面視した状態において基板部２３ＡにＢ−Ｂ線を中心にＶ字状となるよう装着される。尚、このＢ−Ｂ線はミラー２６の法線であり、よってＢ−Ｂ線はミラー２６のミラー面２６ａに対して垂直な線分である。
【００４５】
また、基板部２３Ａには開口部２９が形成されている。移動部２４は、後述するように、この開口部２９の内部に移動可能に設けられる。また、開口部２９と光ファイバー装着溝２８は、基板部２３Ａの中央位置で連通している。そして移動部２４に形成されるミラー２６は、この連通位置（即ち、基板部２３Ａの中央位置）において、移動部２４を構成するステージ部３７上に立設される。
【００４６】
更に、ミラー２６が図中上方（Ｚ２方向）にある位置（以下、基準位置という）で、ミラー２６のミラー面は各光ファイバー２７Ａ〜２７Ｄの端面と対向するよう構成されている。図３に実線で示すミラー２６、及び図４に示すミラー２６は、それぞれ基準位置にあるミラー２６を示している。尚、ミラー２６と光ファイバー２７との位置関係の詳細については、説明の便宜上、後述するものとする。
【００４７】
次に、移動部２４について説明する。移動部２４Ａは、支持部２５，ミラー２６，ステージ部３７，及び電極部３８等により構成されている。この移動部２４Ａも単結晶シリコンのバルクよりなり、また予めイオン注入されることにより導電性を有した構成とされている。
【００４８】
この移動部２４は前記の基板部２３Ａと一括的に形成されるが、その際に主にバルクマイクロマシニング技術を用いて形成される。ここで、バルクマイクロマシニング技術とは、単結晶基板そのものに微細構造体を形成する加工技術をいい、サーフェイスマイクロマシニングと相反する加工技術である（「半導体用語大辞典」：株式会社日刊工業新聞社、１９９９年３月２０日発行、８７１頁右欄参照）。
【００４９】
ミラー２６（機能素子）は、上記のようにステージ部３７に立設されている。このミラー２６は、その反射面２６ａが鏡面処理され反射光率が高められている。また、このミラー２６と各光ファイバー２７Ａ〜２７Ｄは、平面視した状態において所定の角度を有して対向するよう構成されている（図２参照）。
【００５０】
そして、ミラー２６が各光ファイバー２７Ａ〜２７Ｄと対向する基準位置にある時、図２における光ファイバー２７Ａから出射した光はミラー２６に反射されて光ファイバー２７Ｂに入射し、光ファイバー２７Ｄから出射した光はミラー２６に反射されて光ファイバー２７Ｃに入射する。
【００５１】
一方、ミラー２６が下方（図１，３，４に矢印Ｚ１方向）に移動して光ファイバー２７から離間した下動位置（図３に一点鎖線で示す位置）にある時は、光ファイバー２７Ａから出射した光はミラー２６に反射されることなく光ファイバー２７Ｃに入射し、光ファイバー２７Ｄから出射した光は光ファイバー２７Ｂに入射する。これにより、各光ファイバー２７Ａ〜２７Ｄの間において、光路の切り換え処理を行なうことができる。
【００５２】
支持部２５は板バネ状とされており、外側の端部は基板部２３Ａと基台部３３との間に固定され、内側の端部は一体的にステージ部３７に接続された構成となっている。従って、移動部２４Ａは、支持部２５が弾性変形することにより、開口部２９内で矢印Ｚ１，Ｚ２方向（後述する対向電極３４に対して上下方向）に移動可能な構成となる。尚、本実施例では支持部２５は直線形状とされているが、支持部２５は直線形状に限定されるものではなく、ミアンダ形状や蛇行形状等の他の形状とすることも可能である。これにより、支持部２５のバネ特性を調整することができる。
【００５３】
電極部３８はステージ部３７を挟んでその両側に一対形成されており、その形状は平面視した状態で略三角形状とされている（図２参照）。この電極部３８は、支持部２５及びステージ部３７に対して広い面積を有しており、第２の構造体２２Ａに形成された対向電極３４と対向するよう配設されている。
【００５４】
上記したように、本実施例に係る光スイッチ２０Ａでは、基板部２３Ａ及び移動部２４を単結晶シリコンのバルクにより形成した構成としている。この単結晶シリコンのバルクは、薄膜技術を用いてシリコン薄膜を積層したポリシリコンに比べて機械的強度が強い。
【００５５】
このため、基板部２３Ａ及び移動部２４に塑性変形や歪が発生することを防止でき、よって光スイッチ２０Ａの信頼性を向上することができる。また、単結晶シリコンのバルクは、半導体製造技術を利用して加工成形することができるため、基板部２３Ａ及び移動部２４を容易かつ安価に形成することができる。
【００５６】
また、本実施例に係る光スイッチ２０Ａでは、基板部２３Ａが基台部３３からミラー２６の配設位置に向けて広く延出した構成とされている。このため、光ファイバー装着溝２８をミラー２６の近傍位置まで形成でき、よって光ファイバー２７Ａ〜２７Ｄをミラー２６に近接した状態で基板部２３Ａに配設することができる。これにより、各光ファイバー２７Ａ〜２７Ｄとミラー２６との距離（即ち、光の空間光路長）を短くでき、よって光スイッチ２０Ａで発生する光信号の劣化を抑制することができる。
【００５７】
次に、第２の構造体２２について説明する。第２の構造体２２はガラスよりなる基台部３３からなり、その内部にキャビティ３２を形成した構成とされている。このキャビティ３２は、第２の構造体２２を弗酸（ＨＦ）と弗化アンモニウム（ＮＨ４Ｆ）とを混合したエッチング液を用いてエッチングすることにより形成される。
【００５８】
また、このキャビティ３２内において、ステージ部３７及び電極部３８と対向する位置には対向電極３４が形成されている。この対向電極３４と移動部２４（前記のように、イオン注入されることにより電極として機能する）との間には、図示しない電圧印加装置が接続されている。
【００５９】
そして、この電圧印加装置により対向電極３４と移動部２４Ａとの間に所定の駆動電圧を印加すると、面積の大なる電極部３８は対向電極３４に静電的に引き寄せられる。これにより、ステージ部３７は支持部２５の弾性力に抗して図中矢印Ｚ１方向に変位し、これに伴いミラー２６も矢印Ｚ１方向に移動する。
【００６０】
また、駆動電圧の印加を停止すると、ミラー２６は支持部２５の弾性復元力により図中矢印Ｚ２方向に変位し、これに伴いミラー２６も矢印Ｚ２方向に移動する。そして、ミラー２６が矢印Ｚ２方向限（基準位置）まで移動した状態で、ミラー２６の反射面は光ファイバー２７Ａ〜２７Ｄと対向し、前記のように光ファイバー２７Ａ〜２７Ｄとの間で光の入出射を行なう。このように、光スイッチ２０Ａは、駆動電圧をＯＮ／ＯＦＦすることにより、光ファイバー２７Ａ〜２７Ｄの光路を選択的に切り換えることができる。
【００６１】
ここで、ミラー２６と光ファイバー２７Ａ〜２７Ｄの位置関係について、主に図２及び図５を用いて説明する。
前記したように、本実施例では光ファイバー２７Ａ，２７Ｄは光を出射する光ファイバーであり、光ファイバー２７Ｂ，２７Ｃは光が入射する光ファイバーである。図２に示されるように、光ファイバー２７Ａと光ファイバー２７Ｃは直線状に配置されており、また光ファイバー２７Ｂと光ファイバー２７Ｄも直線状に配置されている。これにより、ミラー２６が下動位置にある時、光ファイバー２７Ａから出射した光は光ファイバー２７Ｃに入射し、また光ファイバー２７Ｄから出射した光は光ファイバー２７Ｂに入射する。
【００６２】
一方、光ファイバー２７Ａと光ファイバー２７Ｂ、及び光ファイバー２７Ｃと光ファイバー２７Ｄの配置に注目すると、本実施例では光ファイバー２７Ａと光ファイバー２７Ｂのなす角度α２及び光ファイバー２７Ｃと光ファイバー２７Ｄのなす角度α２が、鋭角となるよう構成されている。即ち、各光ファイバー２７Ａ〜２７Ｄは、０°＜α２＜９０°となるよう構成されている。
【００６３】
従って、ミラー２６が基準位置にある時、光ファイバー２７Ａから出射されミラー２６に入射する入射光と、この入射光がミラー２６で反射されて光ファイバー２７Ｂに入射する反射光とのなす角度である入反射角もα２となる。同様に、ミラー２６が基準位置にある時、光ファイバー２７Ｄから出射されミラー２６に入射する入射光と、この入射光がミラー２６で反射されて光ファイバー２７Ｃに入射する反射光とのなす角度である入反射角もα２となる。
【００６４】
また、上記のように入反射角α２を鋭角とすることにより、光ファイバー２７Ａ及び光ファイバー２７Ｄからミラー２６に入射する入射光の入射角度θ２は、０°＜θ２＜４５°となる。
【００６５】
本実施例のように、ミラー２６に入射される入射光と、ミラー２６により反射される反射光とのなす角度である入反射角α２が鋭角となるよう各光ファイバー２７Ａ〜２７Ｄを配置したことにより、換言すれば光ファイバー２７Ａ及び光ファイバー２７Ｄからミラー２６に入射する入射光の入射角度θ２を０°＜θ＜４５°となるよう構成したことにより、いわゆるミラー厚みによる信号の蹴られ損を軽減することができ、光スイッチ２０Ａ内における信号の劣化を抑制することができる。以下、この理由について図５を用いて説明する。
【００６６】
図５は、ミラー２６に入射する入射光Ａ１，Ｂ１と、ミラー２６で反射される反射光Ａ２，Ａ３，Ｂ２，Ｂ３の光路を示したものである。この各光の内、Ａ１〜Ａ３は本実施例に係る光スイッチ２０Ａにおける入射光及び反射光を示しており、またＢ１〜Ｂ３は本実施例と比較対照するために従来の光スイッチ１０における入射光及び反射光を示している。
【００６７】
いま、ミラー２６が厚みの極めて薄い、即ちミラーの厚さを考慮する必要がない理想的なミラーであると仮定する。この場合従来の光スイッチ１０において、光ファイバー１７Ａ，１７Ｄからの入射光Ｂ１は、ミラー２６の点Ｏｏで反射されて反射光Ｂ３（実線で示す）で示す光路で光ファイバー１７Ｂ，１７Ｃに入射する。この際、入反射角α１は９０°であり、入射角θ１は４５°である。
【００６８】
同様に、ミラー２６が理想的なミラーであると仮定した場合、本実施例に係る光スイッチ２０Ａにおいて、光ファイバー２７Ａ，２７Ｄからの入射光Ａ１は、ミラー２６の点Ｏｏで反射されて反射光Ａ３（実線で示す）で示す光路で光ファイバー２７Ｂ，２７Ｃに入射する。この際、入反射角α２は鋭角（０°＜α２＜９０°）とされている。また、入射角θ１は０°＜θ１＜４５°となるよう設定されている。尚、図中Ｘｏで示す線分は、反射点Ｏｏを通るミラー２６の法線である。
【００６９】
しかしながら、実際上は厚さを考慮する必要がない理想的なミラーを作成するのは困難であり、ミラー２６は必然的に厚さを有する。このため、入射光Ａ１，Ｂ１がミラー２６で実際に反射される位置は、ミラー２６の反射面２６ａとなる。
【００７０】
従来の光スイッチ１０において、ミラー２６の厚みを考慮した場合の光の入射及び反射は次のようになる。即ち、光ファイバー１７Ａ，１７Ｄからの入射光Ｂ１は、ミラー２６の反射面２６ａである点ＯＢで反射されて反射光Ｂ２（破線で示す）で示す光路で光ファイバー１７Ｂ，１７Ｃに入射する。この際、入反射角α１及び入射角θ１は変化することはなく、α１＝９０°，θ１＝４５°である。
【００７１】
一方、本実施例に係る光スイッチ２０Ａにおいてミラー２６の厚みを考慮した場合、光ファイバー２７Ａ，２７Ｄからの入射光Ａ１は、ミラー２６の点ＯＡで反射されて反射光Ａ２（破線で示す）で示す光路で光ファイバー２７Ｂ，２７Ｃに入射する。この際、入反射角α２及び入射角θ２は変化することはなく、入反射角α２は鋭角（０°＜α２＜９０°）とされており、具体的には約６０°とされている。また、入射角θ２は０°＜θ２＜４５°となるよう設定されており、具体的には約３０°とされている。尚、図中ＸＡで示す線分は、反射点ＯＡを通るミラー２６の法線であり、図中ＸＢで示す線分は、反射点ＯＢを通るミラー２６の法線である。
【００７２】
ここで、ミラー２６に厚みがない理想的なミラーであると想定したときの反射光Ａ３，Ｂ３と、ミラー２６の厚みを考慮した実際の反射光Ａ２，Ｂ２とを比較する。まず、従来の光スイッチ１０における理想的なミラーであると想定したときの反射光Ｂ３（理想光路）と、厚みのある実際のミラー２６による反射光Ｂ２（実際の光路）では、光路に図中矢印ＬＢで示す距離だけオフセットしている。このオフセット量ＬＢは、上記した理想光路における反射点Ｏｏ点と反射面２６ａとの距離をａとした場合、ＬＢ＝２ｓｉｎθ１で求められる。
【００７３】
一方、本実施例に係る光スイッチ２０Ａにおける理想的なミラーであると想定したときの反射光Ａ３（理想光路）と、厚みのある実際のミラー２６による反射光Ａ２（実際の光路）では、光路に図中矢印ＬＡで示す距離だけオフセットしている。このオフセット量ＬＡは、ＬＡ＝２ｓｉｎθ２となる。
【００７４】
ここで、オフセット量ＬＡとオフセット量ＬＢとを比較すると、前記のように従来の光スイッチ１０における入射角θ１は約４５°或いはこれよりも大きい角度であり、よってＬＢ≧√２×ａとなる。これに対し、本実施例に係る光スイッチ２０Ａでは、前記のように入射角θ２は０°＜θ２＜４５°となるよう設定さており、よってａ＜ＬＢ＜√２×ａとなる。従って、本実施例に係る光スイッチ２０Ａのオフセット量ＬＡは、従来の光スイッチ１０のオフセット量ＬＢに比べて小さくなる。
【００７５】
通常、光スイッチ１０，２０Ａの設計においては、ミラー２６の厚みを考慮しない理想光路に基づき各光ファイバー１７Ａ〜１７Ｄ，２７Ａ〜２７Ｄの配設位置が決められ、その上で上記したオフセット量ＬＡ，ＬＢに基づき、反射光を入射する入射側の光ファイバー１７Ｂ，１７Ｃ，２７Ｂ，２７Ｃの配設位置の補正が行なわれる。この際、従来の光スイッチ１０のようにオフセット量ＬＢが大きいと、光軸ずれによる損失が非常に大きくなる。
いま仮に、実際の光路である反射光Ｂ２に対して光ファイバー１７Ｂ，１７Ｃの光軸を合わせる補正を行なった場合を想定すると、ミラー１６が基準位置にある状態では出射側の光ファイバー１７Ａ，１７Ｄから出射した光はミラー１６で反射し、高効率で光ファイバー１７Ｂ，１７Ｃに入射されるため信号の蹴られ損の発生は少ない。
【００７６】
しかしながら、出射側の光ファイバー１７Ａ，１７Ｄは理想光路に基づき配設されている。このため、上記のように入射側の光ファイバー１７Ｂ，１７Ｃが理想光路である反射光Ｂ３の位置から大きくずれると、光ファイバー１７Ａと光ファイバー１７Ｃとの直線性、及び光ファイバー１７Ｄと光ファイバー１７Ｃとの直線性が悪くなる。このため、ミラー１６が下動した場合、光ファイバー１７Ａから出射した光が光ファイバー１７Ｃに入射する際、及び光ファイバー１７Ｄから出射した光が光ファイバー１７Ｃに入射する際に、信号の蹴られ損が発生してしまう。
【００７７】
また、光ファイバー１７Ａと光ファイバー１７Ｃとの直線性、及び光ファイバー１７Ｄと光ファイバー１７Ｃが直線性を維持するよう光ファイバー１７Ｂ，１７Ｃの補正を行なうと、ミラー１６が基準位置にある時、反射光Ｂ２の光ファイバー１７Ｂ，１７Ｃへの入射効率が低下し、やはり信号の蹴られ損が発生してしまう。
【００７８】
これに対して本実施例に係る光スイッチ２０Ａは、入反射角α２を鋭角としたことにより、換言すれば入射角度θ２を０°＜θ２＜４５°としたことにより、オフセット量ＬＡを従来に比べて小さくすることができる。これにより、入射側の光ファイバー２７Ｂ，２７Ｃに対し、配設位置の補正を行なう必要はなくなる。
【００７９】
また補正を実施しなくても、ミラー２６が基準位置にある場合には、光ファイバー２７Ａ，２７Ｄから出射しミラー１６で反射した光は、高効率で光ファイバー２７Ｂ，２７Ｃに入射される。このため、信号の蹴られ損の発生は殆どなく、よって光スイッチ２０Ａにおいて光信号に劣化が発生するのを抑制することができる。
【００８０】
また、ミラー２６が下動した位置にある場合においても、光ファイバー２７Ａと光ファイバー２７Ｃとの直線性、及び光ファイバー２７Ｄと光ファイバー２７Ｃとの直線性は維持される。このため、ミラー２６が下動した位置にある場合においても、信号の蹴られ損の発生は殆どなく、光スイッチ２０Ａにおいて光信号に劣化が発生するのを抑制することができる。
【００８１】
更に、本実施例に係る光スイッチ２０Ａでは、前記したように各光ファイバー２７Ａ〜２７Ｄが基板部２３Ａに形成された光ファイバー装着溝２８に装着されることにより位置規制される構成となっている。即ち、各光ファイバー２７Ａ〜２７Ｄは、ミラー２６が支持される基板部２３Ａに一体的に形成された光ファイバー装着溝２８に装着される構成となっている。
【００８２】
これにより、ミラー２６と各光ファイバー２７Ａ〜２７Ｄとの位置精度を高めることができ、よって各光ファイバー２７Ａ〜２７Ｄとミラー２６との間における光の授受を確実に行なうことができる。従って、これによってもマイクロデバイス内における信号の劣化を抑制することができる。
【００８３】
図６乃至図８は、本発明の第２乃至第６実施例である光スイッチ２０Ｂ〜２０Ｆを示している。図６及び図７（Ａ）は第２実施例である光スイッチ２０Ｂであり、図７（Ｂ）は第３実施例である光スイッチ２０Ｃであり、図８（Ａ）は第４実施例である光スイッチ２０Ｄであり、図８（Ｂ）は第５実施例である光スイッチ２０Ｅであり、図８（Ｃ）は第６実施例である光スイッチ２０Ｆを夫々示している。
【００８４】
この各光スイッチ２０Ｂ〜２０Ｆは、一つの基板部２３Ｃに複数のミラー２６及び光ファイバー２７をマトリックス状に配設したマトリックススイッチである。また、各光ファイバー２７は入反射角が鋭角（入射角θが０°＜θ＜４５°）となるよう配置されており、よってミラー２６の厚さによる損失を抑制して光信号の劣化を抑制する構成とされている。
【００８５】
また、各光スイッチ２０Ｂ〜２０Ｆでは、電極部３８が支持部２５の配設位置を中心として線対称な形状とされており、かつ各電極部３８は光ファイバー２７により囲まれた平行四辺形の領域内に形成されている。この構成とすることにより、隣接する電極部３８同士をコンパクトに配置することが可能となり、基板部２３Ｂに対して広い面積を有する電極部３８をスペース効率よく配置することができるため、光スイッチ２０Ｃ〜２０Ｆの小型化を図ることができる。尚、図８（Ａ）は、前記した光スイッチ２０Ａを基板部２３Ｂ上に複数個形成することによりマトリックススイッチを実現したものである。
【００８６】
続いて、光スイッチの製造方法について説明する。図９乃至図１２は、先に述べた第１実施例に係る光スイッチ２０Ａの製造方法を示している。尚、図９乃至図１２において、第１実施例に係る光スイッチ２０Ａの説明に用いた図１乃至図４に示した構成と対向する構成については同一符号を付して説明する。また、これから説明する光スイッチの製造方法においては、入反射角α２（即ち、光ファイバー２７Ａと光ファイバー２７Ｃとのなす角度、及び光ファイバー２７Ｄと光ファイバー２７Ｂのなす角度）は７０．６°に設定されている。
【００８７】
図９（Ａ）は、光スイッチ２０Ａを製造する機材となるＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板４０を示している。本実施例に係る製造方法で用いるＳＯＩ基板４０は、上層から第１のバルク層４１，中間層４３，第２のバルク層４２が順次積層された構成とされている。第１のバルク層４１及び第２のバルク層４２は単結晶シリコン（Ｓｉ）のバルクであり、中間層４３は二酸化シリコン（ＳｉＯ２）である。
【００８８】
このＳＯＩ基板４０は、周知のＳＯＩ技術を用いて形成される。具体的には、ＳＯＩ基板４０はＳＩＭＯＸ（Ｓｉｌｉｃｏｎ  ＩＭｐｌａｎｔｅｄ  ＯＸｉｄｅ）法、或いは貼り合わせ法を用いて形成することができる。ＳＩＭＯＸ法とは、シリコン基板（Ｓｉ）に酸素（Ｏ２）をイオン注入し、その後に熱処理を行なうことによりシリコンと結合させ、基板表面より内部位置にシリコンの酸化膜（ＳｉＯ２）を形成することによりＳＯＩ基板４０を製造する方法である。
【００８９】
また、貼り合わせ法は、表面に酸化膜を形成した第１のシリコン基板と、これとは別個の第２のシリコン基板を高熱・高圧力で接着し、その後に第２のシリコン基板を所定の厚さまで研削することにより、ＳＯＩ基板４０を製造する方法である。
【００９０】
上記構成とされたＳＯＩ基板４０には、例えば熱酸化法を用いることにより、図９（Ｂ）に示すように第１のバルク層４１の表面に表面酸化膜４４を形成すると共に第２のバルク層４２の表面（図中、下面）に表面酸化膜４５を形成する。続いて、この各表面酸化膜４４，４５の表面に第１のレジスト膜４６，４７を塗布する。この第１のレジスト膜４６，４７は、例えばスピナーを用いて塗布される。この第１のフォトレジスト４６，４７は、ポジ型，ネガ型のいずれであってもよい。
【００９１】
続いて、第１のバルク層４１側に形成された第１のフォトレジスト４６に対し露光・現像処理が行なわれ、基板部２３Ａ及びミラー２６となる部位の上部を残し、他の部分（具体的には、開口部２９及び光ファイバー装着溝２８の形成位置に対応する部分）の第１のフォトレジスト４６が除去される。
【００９２】
図９（Ｃ）は、第１のフォトレジスト４６の不要部分が除去された状態を示している。同図に示すように、第１のレジスト膜４６が除去された部分は、表面酸化膜４４が露出した状態となっている。
【００９３】
続いて、図９（Ｄ）に示すように露出した表面酸化膜４４をエッチングにより除去すると共に、アッシング等により第１のレジスト膜４６を除去する。これにより、パターニングされた表面酸化膜４４の形成位置を除いた部分は、図１０（Ａ）に示すように第１のバルク層４１が露出した状態となっている。
【００９４】
第１のレジスト膜４６に対するレジスト除去が終了すると、次に図１０（Ｂ）に示すように、第１のバルク層４１の表面酸化膜４４が形成された面の全面に第２のレジスト膜４８を塗布する。尚、この第２のフォトレジスト４８もポジ型，ネガ型のいずれであってもよい。
【００９５】
続いて、この第２のレジスト膜４８に対し露光・現像処理が行なわれ、開口部２９の形成位置に対応する位置における第２のレジスト膜４８が除去され、図１０（Ｃ）に示すように開口パターン４９が形成される。この開口パターン４９の形成位置は、第１のバルク層４１が露出した状態となっている。
【００９６】
上記のように第２のレジスト膜４８のパターニングが終了すると、続いて第１のバルク層４１に対して深堀り加工が実施される。本実施例では深堀り加工としてバルクマイクロマシニングを用いており、具体的にはバルクマイクロマシニングの一種である反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）を用いている。
【００９７】
ＳＯＩ基板４０は、反応性イオンエッチングを行なうエッチング装置に装着され、第２のレジスト膜４８をマスクとして第１のバルク層４１に対し反応性イオンエッチングが実施される。これにより、第１のバルク層４１には図１０（Ｄ）に示すように第１の深堀り加工部５０が形成され、ミラー２６の母材となるミラー母材２６−１が形成される。この際、本実施例ではミラー母材２６−１の後に反射面２６ａ（鏡面）となる面がシリコンの（１００）面となるよう設定されている。
【００９８】
反応性イオンエッチングでは、側壁保護とエッチングのプロセスを交互に繰り返すことで、加工表面に対して略垂直な側壁を持つ第１の深堀り加工部５０を深掘り加工することができる。尚、本実施例では上記のようにシリコンの結晶方位を設定しているが、反応性イオンエッチングでは、これがエッチングに影響を与えるようなことはない。
【００９９】
一方、本工程で実施される反応性イオンエッチングでは、第１のバルク層４１の全てをエッチングすることはせず、第１のバルク層４１の途中位置までエッチングされる（いわゆるハーフエッチングされる）。この第１の深堀り加工部５０の深さは、例えばエッチング時間を管理することにより決めることができる。
【０１００】
具体的な第１の深堀り加工部５０の深さは、第１のバルク層４１であって第１の深堀り加工部５０が形成された位置における厚さＷ１（図１１（Ａ）に矢印で示す）が、後に形成される光ファイバー装着溝２８の深さＷ２（図１１（Ｂ）に矢印で示す）と等しいか、それよりも若干小さくなるよう設定されている（Ｗ１≦Ｗ２）。
【０１０１】
このように第１の深堀り加工部５０が深堀り加工されると、アッシング等により第２のレジスト膜４８は除去される。図１１（Ａ）は、第２のレジスト膜４８が除去された状態を示している。同図に示すように、第２のレジスト膜４８が除去されることにより、第１のバルク層４１の上面には光ファイバー装着溝２８及び開口部２９の形成位置に開口が形成された表面酸化膜４４が露出した状態となる。
【０１０２】
上記のように第２のレジスト膜４８が除去されると、続いて第１のバルク層４１に対して第２の深堀り加工が実施される。本実施例では、この第２の深堀り加工についても、バルクマイクロマシニングである反応性イオンエッチング（ＲＩＥ）を用いている。この反応性イオンエッチングにより、第１のバルク層４１には光ファイバー装着溝２８が形成され、第１の深堀り加工部５０には更に深い第２の深堀り加工部５１が形成され、更にミラー母材２６−１にミラー２６が形成される。
【０１０３】
この際、本実施例では、ＳＦ６ガスを用いた反応性イオンエッチングを採用している。この反応性イオンエッチングは、シリコン（Ｓｉ）と二酸化シリコン（ＳｉＯ２）との間に高いエッチレートの選択比を持つことを大きな特徴の一つとしている。このエッチレートの選択比は、条件によって異なるが、Ｓｉ：ＳｉＯ２＝（１００〜３００）：１である。
【０１０４】
一方、本実施例で用いているＳＯＩ基板４０は、シリコン（Ｓｉ）よりなる第１のバルク層４１と第２のバルク層４２との間に、反応性イオンエッチングのエッチング速度が極めて遅い二酸化シリコン（ＳｉＯ２）よりなる中間層４３を介装した構成とされている。このため、第１のバルク層４１に対する反応性イオンエッチングは、この中間層４３が露出するまで行なわれ、また中間層４３が露出した後は第２のバルク層４２までエッチングが及ぶのを防止する。
【０１０５】
即ち、第１のバルク層４１に対してエッチング処理を行なう際、中間層４３は第１のバルク層４１に対するエッチング量を規制するエッチストップ材として機能する。この第２の深堀り加工は、光ファイバー装着溝２８が所定の深さに深堀りされるまで実施される。この光ファイバー装着溝２８の深さは、例えばエッチング時間を管理することにより決めることができる。
【０１０６】
また前記したように、第１の深堀り加工部５０の形成後における第１のバルク層４１の厚さＷ１（図１１（Ａ）参照）は、光ファイバー装着溝２８の既定深さＷ２（図１１（Ｂ）参照）と等しいかそれよりも若干小さく設定（Ｗ１≦Ｗ２）されている。このため、既定深さの光ファイバー装着溝２８が形成された時点で、深堀り加工は中間層４３にまで達する。しかしながら、エッチストップ材として機能する中間層４３以上に反応性イオンエッチングは進まないため、第２のバルク層４２がエッチングされるようなことはない。
【０１０７】
更に、本実施例で製造する光スイッチ２０Ａは、ミラー２６に入射される入射光と、ミラー２６により反射される反射光とのなす角度が鋭角となるよう光ファイバー２７Ａ〜２７Ｄが配置されるものであり、特に本実施例では入反射角α２（即ち、光ファイバー２７Ａと光ファイバー２７Ｃとのなす角度、及び光ファイバー２７Ｄと光ファイバー２７Ｂのなす角度）が７０．６°となるよう設定されている。よって、ＳＯＩ基板４０として（１１０）面ウェハを使用した場合、光ファイバー装着溝２８の側壁の方位は（１１１）面となる。
【０１０８】
続いて、ミラー２６の表面に対し平滑化処理（鏡面処理）が実施される。この平滑化処理は、結晶異方性エッチングを用いて実施される。結晶異方性エッチングでシリコンのエッチングを行なう場合、（１１１）面に対し（１００）面のエッチングレートは高い。このため、本実施例のように、反応性イオンエッチチング（ＲＩＥ）によるミラー２６及び光ファイバー装着溝２８の形成を行なった後、結晶異方性エッチングを実施することにより、光ファイバー装着溝２８の寸法を保ったままミラー２６の反射面２６ａに対して平滑化処理を行なうことが可能となる。これにより、光ファイバー２７Ａ〜２７Ｄの位置決め精度を高く維持しつつ、反射面２６ａを反射効率の高い良好な鏡面とすることができる。
【０１０９】
上記のようにしてミラー２６，光ファイバー装着溝２８，及び第２の深堀り加工部５１が形成されると、続いてエッチング処理が実施される。このエッチング処理行なうことにより、図１１（Ｃ）に示すように第１のバルク層４１の表面に形成された表面酸化膜４４、第２の深堀り加工部５１の底部に露出した中間層４３、及び第２のバルク層４２の表面に形成された表面酸化膜４５（いずれも、二酸化シリコン（ＳｉＯ２）よりなる）が除去される。
この際、前記したように本実施例では中間層４３をエッチストップ材とした反応性イオンエッチングを実施しているため、形成されるミラー２６の高さを高精度に形成することができる。即ち、ミラー２６の高さは、ＳＯＩ基板４０を構成する第１のバルク層４１の厚さと、中間層４３の厚さを加えた厚さとなる。従って、ＳＯＩ基板４０の形成時に、第１のバルク層４１の厚さと中間層４３の厚さを加えた寸法をミラー２６の高さと等しく設定しておくことにより、ミラー２６の高さを高精度に設定することができる。
【０１１０】
更に本実施例では、反応性イオンエッチングを用いてミラー２６と光ファイバー装着溝２８を同時形成している。このため、ミラー２６と光ファイバー装着溝２８を別個に形成する方法に比べて加工時間の短縮を図ることができ、光スイッチ２０Ａの製造におけるスループットを向上させることができる。
【０１１１】
また、ミラー２６と光ファイバー装着溝２８を同時に形成することで、ミラー２６と光ファイバー装着溝２８の設置角度等の精度を高めることができる。仮に、ミラーと光ファイバー装着溝を別個に形成することを想定すると、加工時のアライメントずれによる誤差が発生し、ミラーと光ファイバー装着溝の設置角度等の精度が低下してしまう。よって、ミラー２６と光ファイバー装着溝２８を同時に形成することにより、光信号の損失を小さくすることができる。
【０１１２】
上記のエッチング処理が終了すると、続いて図１１（Ｄ）に示されるように、第２のバルク層４２上に第３のレジスト膜５２が塗布される。この第３のレジスト膜５２も、例えばスピナー等を用いて塗布される。尚、この第３のフォトレジスト５２もポジ型，ネガ型のいずれであってもよい。
【０１１３】
そして、この第３のレジスト膜５２に対して露光・現像処理が行なわれ、第３のレジスト膜５２にはパターン５３が形成される。このパターン５３は、支持部２５，ステージ部３７，及び電極部３８に第３のレジスト膜５２を残し、他の部分は除去されたパターンである。図１２（Ａ）は、第３のレジスト膜５２にパターン５３が形成された状態を示している。
【０１１４】
次に、このパターン５３が形成された第３のレジスト膜５２をマスクとして、第２のバルク層４２に対して反応性イオンエッチングを実施する。これにより第２のバルク層４２には、支持部２５，ステージ部３７，及び電極部３８が形成される。図１２（Ｂ）は、この反応性イオンエッチングが終了した状態を示している。尚、図１２（Ｂ）では、ステージ部３７のみが図示されている。
【０１１５】
続いて、第３のレジスト膜５２を除去するアッシング処理が実施され、これにより図１２（Ｃ）に示す移動部２４が製造される。尚、光スイッチ２０Ａを構成する第２の構造体２２の製造方法は、周知の技術を用いて製造されるため、その説明は省略するものとする。
【０１１６】
尚、上記した実施例では、第１のバルク層４１と第２のバルク層４２を共に単結晶シリコンのバルクにより構成した。しかしながら、第１のバルク層４１と第２のバルク層４２は必ずしも単結晶シリコンのバルクとする必要はなく、ミラー２６を駆動するのに足る十分な機械的強度を実現でき、かつ駆動手段により駆動可能な構成であれば、樹脂、金属、その他の材料を用いることも可能である。
【０１１７】
また、第１のバルク層４１と第２のバルク層４２は必ずしも同一材料とする必要はなく、異なる材料とすることも可能である。この場合、第１のバルク層４１の材質を、第２のバルク層４２をエッチングする際にエッチストップ材として機能する材料とすることにより、中間層４３を削除することも可能となる。
【０１１８】
続いて、第２実施例である光スイッチの製造方法について説明する。
図１３乃至図１６は、第２実施例である光スイッチの製造方法を示している。尚、図１３乃至図１６において、第１実施例に係る製造方法の説明に用いた図９乃至図１２に示した構成と対向する構成については同一符号を付してその説明を省略する。また、本実施例で説明する光スイッチも、入反射角α２が７０．６°に設定されている。
【０１１９】
図１３（Ａ）は、光スイッチを製造する機材となるＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板６０を示している。本実施例に係る製造方法で用いる三層ＳＯＩ基板６０は、上層から第１のバルク層６１，第１の中間層６４，第２のバルク層６２，第２の中間層６５，第３のバルク層６３が順次積層された構成とされている。第１乃至第３のバルク層６１，６２，６３は単結晶シリコン（Ｓｉ）のバルクであり、第１及び第２の中間層６４，６５は二酸化シリコン（ＳｉＯ２）である。この三層ＳＯＩ基板６０は、前記したＳＯＩ基板４０と同様に周知のＳＯＩ技術を用いて形成される。
【０１２０】
上記構成とされた三層ＳＯＩ基板６０には、例えば熱酸化法を用いることにより、図１３（Ｂ）に示すように第１のバルク層６１の表面に表面酸化膜４４を形成すると共に第３のバルク層６３の表面（図中、下面）に表面酸化膜４５を形成する。続いて、この各表面酸化膜４４，４５の表面に第１のレジスト膜４６，４７を塗布する。
【０１２１】
続いて、第１のバルク層６１側に形成された第１のフォトレジスト４６に対し露光・現像処理が行なわれ、基板部２３Ａ及びミラー２６となる部位の上部を残し、他の部分（開口部２９及び光ファイバー装着溝２８の形成位置に対応する部分）の第１のフォトレジスト４６が除去される。図１３（Ｃ）は、第１のフォトレジスト４６の不要部分が除去された状態を示している。
【０１２２】
続いて、図１３（Ｄ）に示すように露出した表面酸化膜４４をエッチングにより除去すると共に、図１４（Ａ）に示すように第１のレジスト膜４６を除去する。これにより、パターニングされた表面酸化膜４４の形成位置を除いた部分は、第１のバルク層６１が露出した状態となる。
【０１２３】
次に、図１４（Ｂ）に示すように、第１のバルク層６１の表面酸化膜４４が形成された面の全面に第２のレジスト膜４８を塗布する。そして、この第２のレジスト膜４８に対し露光・現像処理を実施し、図１４（Ｃ）に示すように、開口パターン４９を形成する。
【０１２４】
上記のように第２のレジスト膜４８のパターニングが終了すると、続いて第１のバルク層６１に対し、反応性イオンエッチング（ＲＩＥ）を用いて深堀り加工が実施される。これにより、第１のバルク層６１には図１４（Ｄ）に示すように、第１の深堀り加工部５０が形成されると共に、ミラー２６の母材となるミラー母材２６−１が形成される。この際、本実施例ではミラー母材２６−１の後に反射面２６ａ（鏡面）となる面がシリコンの（１００）面となるよう設定されている。
【０１２５】
また、本実施例でも反応性イオンエッチングを用いているため、加工表面に対して略垂直な側壁を持つ第１の深堀り加工部５０を深掘り加工することができる。また、本実施例では、第１のバルク層６１と第２のバルク層６２との間にエッチストップ材として機能する第１の中間層６４が設けられているため、第１の深堀り加工部５０は第１の中間層６４に至るまで形成され、それ以上にエッチングがされることはない。尚、第１のバルク層６１の厚さは、規定の光ファイバー装着溝２８の深さと等しく設定されている。
【０１２６】
このように第１の深堀り加工部５０が深堀り加工されると、図１５（Ａ）に示すように、第１の深堀り加工部５０の底に位置する第１の中間層６４が除去される。この時同時に、第３のバルク層６３の表面に形成されていた表面酸化膜４５も除去される。
【０１２７】
次に、図１５（Ｂ）に示すように、アッシング等により第２のレジスト膜４８を除去する。同図に示すように、第２のレジスト膜４８が除去されることにより、第１のバルク層６１の上面には光ファイバー装着溝２８及び開口部２９の形成位置に開口が形成された表面酸化膜４４が露出した状態となる。
【０１２８】
続いて、第２の深堀り加工が実施される。この第２の深堀り加工も、バルクマイクロマシニングである反応性イオンエッチング（ＲＩＥ）を用いて実施される。この第２の深堀り加工により、第１のバルク層６１の光ファイバー装着溝２８が形成される所定位置には、第３の深堀り加工部５５が形成される。また、第１の深堀り加工部５０には、更に深い第２の深堀り加工部５１が形成される。図１５（Ｃ）は、第２の深堀り加工部５１及び第３の深堀り加工部５５が形成された状態を示している。また、第２の深堀り加工部５１の加工と共にミラー母材２６−１も深堀り加工され、ミラー２６が形成される。
【０１２９】
この際、第２の深堀り加工部５１は第２の中間層６５をエッチストップ材として加工され、第３の深堀り加工部５５は第１の中間層６４をエッチストップ材として加工される。即ち、第２の深堀り加工部５１は第２の中間層６５が露出するまでエッチングされ、それ以上に第３のバルク層６３がエッチングされるようなことはない。また、第３の深堀り加工部５５は第１の中間層６４が露出するまでエッチングされ、それ以上に第２のバルク層６２がエッチングされるようなことはない。
【０１３０】
更に、本実施例で製造する光スイッチも、ミラー２６に入射される入射光と、ミラー２６により反射される反射光とのなす入反射角α２が７０．６°となるよう設定されている。よって、光ファイバー装着溝５５の側壁の方位は（１１１）面となる。
【０１３１】
続いて、ミラー２６の表面に対し結晶異方性エッチングを用いて平滑化処理（鏡面処理）が実施される。上記したように、結晶異方性エッチングでシリコンのエッチングを行なう場合、（１１１）面に対し（１００）面のエッチングレートは高い。このため、前記した実施例に係る製造方法と同様に本実施例に係る製造方法においても、反応性イオンエッチチング（ＲＩＥ）によるミラー２６及び光ファイバー装着溝５５の形成を行なった後、結晶異方性エッチングを実施することにより、光ファイバー装着溝５５の寸法を保ったままミラー２６の反射面２６ａに対して平滑化処理を行なうことが可能となる。これにより、光ファイバー２７Ａ〜２７Ｄの位置決め精度を高く維持しつつ、反射面２６ａを反射効率の高い良好な鏡面とすることができる。
【０１３２】
上記のようにして第２の深堀り加工部５１及び第３の深堀り加工部５５が形成されると、続いてエッチング処理を行なうことにより、第１のバルク層６１の表面に形成された表面酸化膜４４、第２の深堀り加工部５１の底部に位置する第２の中間層６５、及び第３の深堀り加工部５５の底部に位置する第１の中間層６４（いずれも、二酸化シリコン）が除去される。
【０１３３】
これにより、図１５（Ｄ）に示すように、三層ＳＯＩ基板６０に光ファイバー装着溝２８及び開口部２９を有した基板部２３Ａが形成される。この際、本実施例においても、第２の中間層６５をエッチストップ材とした反応性イオンエッチングを実施しているため、ミラー２６の高さを高精度に形成することができる。また、ミラー２６と光ファイバー装着溝２８（第３の深堀り加工部５５）を同時形成するため、ミラー２６と光ファイバー装着溝２８を別個に形成する方法に比べ、加工時間の短縮を図ることができる。
【０１３４】
上記のように三層ＳＯＩ基板６０に基板部２３Ａが形成されると、続いて図１６（Ａ）に示すように、第３のバルク層６３上に第３のレジスト膜５２が塗布される。そして、この第３のレジスト膜５２に対して露光・現像処理が行なわれ、第３のレジスト膜５２にはパターン５３が形成される。このパターン５３は、支持部２５，ステージ部３７，及び電極部３８に第３のレジスト膜５２を残し、他の部分は除去されたパターンである。図１６（Ｂ）は、第３のレジスト膜５２にパターン５３が形成された状態を示している。
【０１３５】
次に、このパターン５３が形成された第３のレジスト膜５２をマスクとして、第３のバルク層６３に対して反応性イオンエッチングを実施する。これにより第３のバルク層６３には、支持部２５，ステージ部３７，及び電極部３８が形成される。
【０１３６】
続いて、第３のレジスト膜５２を除去するアッシング処理が実施され、これにより図１６（Ｃ）に示す移動部２４が製造される。尚、光スイッチ２０Ａを構成する第２の構造体２２の製造方法は、周知の技術を用いて製造されるため、その説明は省略するものとする。
【０１３７】
上記したように、本実施例に係る製造方法によっても第１実施例と同様に簡単な処理で光スイッチを形成することができる。また、本実施例では三層ＳＯＩ基板６０を用いているため、第１の中間層６４をエッチストップ材として第１のバルク層６１をエッチングすることにより、光ファイバー装着溝２８を形成している。
【０１３８】
このため、光ファイバー装着溝２８を高精度に形成することが可能となり、ミラー２６と光ファイバー２７との位置決め精度を高めることができる。よって、より高い信頼性を有した光スイッチ２０Ａを実現することができる。
【０１３９】
尚、上記した実施例では、第１乃至第３のバルク層６１〜６３を共に単結晶シリコンのバルクにより構成した。しかしながら、各バルク層６１〜６３は必ずしも単結晶シリコンのバルクとする必要はなく、ミラー２６を駆動するのに足る十分な機械的強度を実現でき、かつ駆動手段により駆動可能な構成であれば、樹脂、金属、その他の材料を用いることも可能である。
【０１４０】
また、各バルク層６１〜６３は必ずしも同一材料とする必要はなく、異なる材料とすることも可能である。この場合、各バルク層６１〜６３の材質を、隣接する各バルク層６１〜６３をエッチングする際にエッチストップ材として機能する材料とすることにより、中間層６４，６５を削除することも可能となる。
【０１４１】
【発明の効果】
上述の如く本発明によれば、次に述べる種々の効果を実現することができる。
【０１４２】
請求項１記載の発明によれば、機能素子に対する入射光と反射光とのなす角度が鋭角となるよう導波経路を配置したため、同じ厚みの機能素子を用いた場合でも、従来に比べて実際の光路と理想光路との差（オフセット）が小さくなる。よって、いわゆる機能素子の厚みによる光軸ずれによる損失を軽減することができ、マイクロデバイス内における信号の劣化を抑制することができる。
【０１４３】
また、請求項２記載の発明によれば、出射用導波経路から出射される光が機能素子に入射する入射角θが従来の４５゜よりも小さい角度となるため、同じ厚みの機能素子を用いた場合でも、従来に比べて実際の光路と理想光路との差（オフセット）が小さくなる。このため、機能素子厚みによる光軸ずれによる損失を軽減することができ、マイクロデバイス内における信号の劣化を抑制することができる。
【０１４４】
また、請求項３記載の発明によれば、移動部を単結晶シリコンのバルクとすることにより、移動部の変位動作に伴い塑性変形や歪が発生することを防止でき、よってマイクロデバイスの信頼性を向上することができる。また、移動部を単結晶シリコンのバルクとすることにより、移動部を容易かつ安価に形成することができる。
【０１４５】
また、請求項４記載の発明によれば、導波経路と機能素子との間における光の授受を確実に行なうことができ、マイクロデバイス内における信号の劣化を抑制することができる。
【０１４６】
また、請求項５記載の発明によれば、シリコンの結晶角を利用して導波経路の壁に（１１１）面を、機能素子の面に（１００）面を用いることが可能となり、よって反応性イオンエッチチング（ＲＩＥ）による導波経路及び機能素子の形成を行なった後に結晶異方性エッチングを実施することにより、導波経路の寸法を保ったまま機能素子面の平滑化処理を行なうことが可能となる。
【０１４７】
また、請求項６記載の発明によれば、機能素子をミラーとしたことにより、マイクロデバイスを光スイッチとして用いることができる。
【０１４８】
また、請求項７記載の発明によれば、機能素子と導波経路を装着する装着溝が同一工程において形成されるため、機能素子と導波経路との位置決め精度を高めることができる。
【０１４９】
また、請求項８記載の発明によれば、機能素子と導波経路を装着する装着溝が同一工程において形成されるため、機能素子と導波経路との位置決め精度を高めることができる。また、第１の層を深堀り加工することにより機能素子を形成するため、機能素子面を略垂直に形成することができ、反射精度の高い機能素子を実現することができる。また、中間層をエッチストップ材として機能素子を形成するため、機能素子の高さは第１の層の厚さと等しくなり、よって機能素子の高さ精度を容易に出すことができる。
【０１５０】
また、請求項９記載の発明によれば、機能素子と導波経路を装着する装着溝が同一工程において形成されるため、機能素子と導波経路との位置決め精度を高めることができる。また、機能素子と導波手段の位置との位置決め精度を高めることができるため、信頼性の高い光の切り換え処理を行なうことができる。
【０１５１】
また、請求項１０記載の発明によれば第１の層にその加工表面に対して略垂直な側壁を有する溝加工ができるため、機能素子を精度良く形成することができる。
【０１５２】
また、請求項１１記載の発明によれば、導波経路の寸法を保ったまま機能素子面の平滑化処理を行なうことが可能となる。
【０１５３】
また、請求項１２記載の発明のように、機能素子をミラーとすることができる。
【図面の簡単な説明】
【図１】本発明の第１実施例である光スイッチの分解斜視図である。
【図２】本発明の第１実施例である光スイッチの平面図である。
【図３】図２におけるＡ−Ａ線に沿う断面図である。
【図４】図２におけるＢ−Ｂ線に沿う断面図である。
【図５】信号の蹴られ損軽減効果を説明するための図である。
【図６】本発明の第２実施例である光スイッチの構成図である。
【図７】本発明の第２及び第３実施例である光スイッチの平面図である。
【図８】本発明の第４乃至第６実施例である光スイッチの平面図である。
【図９】本発明の第１実施例である光スイッチの製造方法を製造手順に沿って説明するための図である（その１）。
【図１０】本発明の第１実施例である光スイッチの製造方法を製造手順に沿って説明するための図である（その２）。
【図１１】本発明の第１実施例である光スイッチの製造方法を製造手順に沿って説明するための図である（その３）。
【図１２】本発明の第１実施例である光スイッチの製造方法を製造手順に沿って説明するための図である（その４）。
【図１３】本発明の第１実施例である光スイッチの製造方法を製造手順に沿って説明するための図である（その１）。
【図１４】本発明の第１実施例である光スイッチの製造方法を製造手順に沿って説明するための図である（その２）。
【図１５】本発明の第１実施例である光スイッチの製造方法を製造手順に沿って説明するための図である（その３）。
【図１６】本発明の第１実施例である光スイッチの製造方法を製造手順に沿って説明するための図である（その４）。
【符号の説明】
２０Ａ〜２０Ｆ  光スイッチ
２１Ａ〜２１Ｃ  第１の構造体
２２  第２の構造体
２３Ａ〜２３Ｃ  基板部
２４  移動部
２５  支持部
２６  ミラー
２７  光ファイバー
２８  光ファイバー装着溝
２９  開口部
３０  凹部
３３  基台部
３４  対向電極
４０  ＳＯＩ基板
４１  第１のバルク層
４２  第２のバルク層
４３  中間層
４４，４５  表面酸化膜
４６  第１のレジスト膜
４７  第１のレジスト膜
４８  第２のレジスト膜
４９  開口パターン
５０  第１の深堀り加工部
５１  第２の深堀り加工部
５２  第３のレジスト膜
５５  第３の深堀り加工部
６０  三層ＳＯＩ基板
６１  第１のバルク層
６２  第２のバルク層
６３  第３のバルク層
６４  第１の中間層
６５  第２の中間層
【図１】
2004184824.tif 000003
【図２】
2004184824.tif 000004
【図３】
2004184824.tif 000005
【図４】
2004184824.tif 000006
【図５】
2004184824.tif 000007
【図６】
2004184824.tif 000008
【図７】
2004184824.tif 000009
【図８】
2004184824.tif 000010
【図９】
2004184824.tif 000011
【図１０】
2004184824.tif 000012
【図１１】
2004184824.tif 000013
【図１２】
2004184824.tif 000014
【図１３】
2004184824.tif 000015
【図１４】
2004184824.tif 000016
【図１５】
2004184824.tif 000017
【図１６】
2004184824.tif 000018