(57)【要約】【課題】複数の端子の接続信頼性を向上させることができる検出装置を提供する。【解決手段】検出装置は、基板と、基板の検出領域に配列された複数のフォトダイオードと、基板の、検出領域の外側の周辺領域に、第１方向に配列された複数の第１端子と、複数の第１端子を覆う絶縁膜と、絶縁膜上であって、複数の第１端子を覆う異方性導電フィルムと、を有し、基板と絶縁膜の間において、複数の第１端子は、それぞれ、第１金属層と、第１金属層の上に第１層間絶縁膜を介して積層された第２金属層と、第２金属層の上に接して積層された第３金属層と、第３金属層の上に接して積層された第１透光性導電層と、を有し、絶縁膜は、第１端子のそれぞれと重畳する領域に第１透光性導電層を露出する開口を有し、異方性導電フィルムは、開口を形成する絶縁膜の側面と開口に重畳する第１透光性導電層に、直接接触する。【選択図】図１０
2022002276.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の検出領域に配列された複数のフォトダイオードと、
前記基板の、前記検出領域の外側の周辺領域に、第１方向に配列された複数の第１端子と、
複数の前記第１端子を覆う絶縁膜と、
前記絶縁膜上であって、複数の前記第１端子を覆う異方性導電フィルムと、を有し、
前記基板と前記絶縁膜の間において、複数の前記第１端子は、それぞれ、
第１金属層と、
前記第１金属層の上に第１層間絶縁膜を介して積層された第２金属層と、
前記第２金属層の上に接して積層された第３金属層と、
前記第３金属層の上に接して積層された第１透光性導電層と、を有し、
前記絶縁膜は、前記第１端子のそれぞれと重畳する領域に前記第１透光性導電層を露出する開口を有し、
前記異方性導電フィルムは、前記開口を形成する前記絶縁膜の側面と前記開口に重畳する前記第１透光性導電層に、直接接触する  検出装置。
【請求項２】
前記絶縁膜は、前記第１透光性導電層の周縁を覆って設けられ、前記開口は前記周縁の内側に形成される
請求項１に記載の検出装置。
【請求項３】
前記検出領域に設けられた複数の走査線と、
前記検出領域に設けられ、複数の前記走査線と交差する複数の出力信号線と、を有し、
前記第１金属層は、前記走査線と同層であり、
前記第２金属層は、前記出力信号線と同層である
請求項１又は請求項２に記載の検出装置。
【請求項４】
前記検出領域に設けられた下部電極及び上部電極を有し、
前記下部電極、前記フォトダイオード、前記上部電極の順に積層されており、
前記第３金属層は、前記下部電極と同層である
請求項３に記載の検出装置。
【請求項５】
前記上部電極に重畳して設けられた重畳電極を有し、
前記第１透光性導電層は、前記上部電極又は前記重畳電極と同層である
請求項４に記載の検出装置。
【請求項６】
前記検出領域において、前記フォトダイオードの前記上部電極を覆う無機絶縁膜と、前記無機絶縁膜に形成されたコンタクトホールを介して前記上部電極に接続された接続配線と、を有し、
前記無機絶縁膜は前記基板と前記絶縁膜との間に形成され、
前記第１透光性導電層は、前記絶縁膜と前記無機絶縁膜との間に形成される電極である
請求項４に記載の検出装置。
【請求項７】
前記第１透光性導電層に接して積層された第２透光性導電層を有し、
前記第１透光性導電層は、前記重畳電極と同層であり、
前記第２透光性導電層は、前記上部電極と同層である
請求項５に記載の検出装置。
【請求項８】
前記第１金属層の前記第１方向での幅は、前記開口の前記第１方向での幅と等しい
請求項１から請求項７のいずれか１項に記載の検出装置。
【請求項９】
前記出力信号線と電気的に接続され、前記第１方向と交差する第２方向に延在する信号線接続配線を有し、
前記第１金属層は、前記信号線接続配線と同層に設けられ、前記信号線接続配線と接続され、かつ、前記第１層間絶縁膜を貫通して設けられた第１コンタクト部を介して前記第２金属層と電気的に接続される
請求項４に記載の検出装置。
【請求項１０】
前記周辺領域に設けられた駆動回路と、
複数の前記第１端子と前記第１方向に隣り合って設けられ、前記駆動回路に電気的に接続される複数の第２端子と、を有する
請求項１から請求項９のいずれか１項に記載の検出装置。
【請求項１１】
隣り合う前記第２端子の間の領域で、前記第１層間絶縁膜と前記絶縁膜との間に積層された第２層間絶縁膜を有する
請求項１０に記載の検出装置。
【請求項１２】
複数の前記第１端子及び複数の前記第２端子のうち、少なくとも複数の前記第２端子のそれぞれに電気的に接続され、複数の前記第２端子と前記基板の外周との間で、前記第１方向と交差する第２方向に延在する外縁配線と、を有する
請求項１０又は請求項１１に記載の検出装置。
【請求項１３】
前記第１層間絶縁膜は、前記外縁配線を覆って前記第２方向に延在し、
前記外縁配線と前記第１層間絶縁膜とが積層された複数の凸部は、前記第１方向に配列される
請求項１２に記載の検出装置。
【請求項１４】
複数の前記第１端子には、前記外縁配線は非接続であり、
複数の前記第１端子と前記基板の外周との間の領域に設けられ、前記第１層間絶縁膜で形成される複数の第１凸部と、
複数の前記第２端子と前記基板の外周との間の領域に設けられ、前記外縁配線と、前記外縁配線を覆う前記第１層間絶縁膜とが積層された複数の第２凸部と、を有し、
複数の前記第１凸部及び複数の前記第２凸部は、前記第１方向に配列される
請求項１３に記載の検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子機器に関し、特に検出装置に関する。
【背景技術】
【０００２】
特許文献１の液晶表示装置は、複数の光センサを備える。光センサは、フォトダイオードを有しており、このフォトダイオードにより照射される光が信号（電荷）に変換される。光センサは、一般にマトリックス状に配列している。そして、マトリックス状に配列する複数の光センサは、例えば指紋センサや静脈センサ等、生体情報を検出する生体センサとして、検出装置に用いられている。また、光センサの基板上には、外部回路と電気的に接続するための複数の端子が設けられている。複数の端子には、フレキシブルプリント基板などの配線基板や、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）が接続される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−２７７３７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
複数のフォトダイオードを有する光センサは、複数の端子の接続信頼性を向上させることが要求されている。
【０００５】
本発明は、複数の端子の接続信頼性を向上させることができる検出装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一態様の検出装置は、基板と、前記基板の検出領域に配列された複数のフォトダイオードと、前記基板の、前記検出領域の外側の周辺領域に、第１方向に配列された複数の第１端子と、複数の前記第１端子を覆う絶縁膜と、前記絶縁膜上であって、複数の前記第１端子を覆う異方性導電フィルムと、を有し、前記基板と前記絶縁膜の間において、複数の前記第１端子は、それぞれ、第１金属層と、前記第１金属層の上に第１層間絶縁膜を介して積層された第２金属層と、前記第２金属層の上に接して積層された第３金属層と、前記第３金属層の上に接して積層された第１透光性導電層と、を有し、前記絶縁膜は、前記第１端子のそれぞれと重畳する領域に前記第１透光性導電層を露出する開口を有し、前記異方性導電フィルムは、前記開口を形成する前記絶縁膜の側面と前記開口に重畳する前記第１透光性導電層に、直接接触する。
【図面の簡単な説明】
【０００７】
【図１Ａ】図１Ａは、第１実施形態に係る検出装置を有する照明装置付き検出機器の概略断面構成を示す断面図である。
【図１Ｂ】図１Ｂは、変形例１に係る検出装置を有する照明装置付き検出機器の概略断面構成を示す断面図である。
【図１Ｃ】図１Ｃは、変形例２に係る検出装置を有する照明装置付き検出機器の概略断面構成を示す断面図である。
【図１Ｄ】図１Ｄは、変形例３に係る検出装置を有する照明装置付き検出機器の概略断面構成を示す断面図である。
【図２】図２は、第１実施形態に係る検出装置を示す平面図である。
【図３】図３は、第１実施形態に係る検出装置の構成例を示すブロック図である。
【図４】図４は、検出素子を示す回路図である。
【図５】図５は、検出素子を構成するアレイ基板を示す平面図である。
【図６】図６は、アレイ基板の検出素子を示す平面図である。
【図７】図７は、図５のＶＩＩ−ＶＩＩ’断面図である。
【図８】図８は、第１実施形態に係る検出装置の端子部の構成を模式的に示す平面図である。
【図９】図９は、第１端子を拡大して示す平面図である。
【図１０】図１０は、図９のＸ−Ｘ’断面図である。
【図１１】図１１は、図９のＸＩ−ＸＩ’断面図である。
【図１２】図１２は、第１実施形態に係るアレイ基板と配線基板との接合の構造例を示す断面図である。
【図１３】図１３は、図８のＸＩＩＩ−ＸＩＩＩ’断面図である。
【図１４】図１４は、第２実施形態に係る第１端子を模式的に示す断面図である。
【図１５】図１５は、第３実施形態に係る第１端子を模式的に示す断面図である。
【図１６】図１６は、第４実施形態に係る検出装置の端子部の構成を模式的に示す平面図である。
【図１７】図１７は、第４実施形態に係る第１端子を拡大して示す平面図である。
【図１８】図１８は、図１７のＸＶＩＩＩ−ＸＶＩＩＩ’断面図である。
【図１９】図１９は、複数の第１端子、複数の第２端子、外縁配線及び各絶縁膜の配置関係を説明するための説明図である。
【図２０】図２０は、図１９のＸＸ−ＸＸ’断面図である。
【図２１】図２１は、第４実施形態の変形例４に係る複数の第１端子、複数の第２端子、外縁配線及び各絶縁膜の配置関係を説明するための説明図である。
【図２２】図２２は、図２１のＸＸＩＩ−ＸＸＩＩ’断面図である。
【図２３】図２３は、第４実施形態の変形例５に係る複数の第１端子、複数の第２端子、外縁配線及び各絶縁膜の配置関係を説明するための説明図である。
【図２４】図２４は、図２３のＸＸＩＶ−ＸＸＩＶ’断面図である。
【発明を実施するための形態】
【０００８】
発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能である。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
【０００９】
本明細書及び特許請求の範囲において、ある構造体の上に他の構造体を配置する態様を表現するにあたり、単に「上に」と表記する場合、特に断りの無い限りは、ある構造体に接するように、直上に他の構造体を配置する場合と、ある構造体の上方に、さらに別の構造体を介して他の構造体を配置する場合との両方を含むものとする。
【００１０】
（第１実施形態）
図１Ａは、第１実施形態に係る検出装置を有する照明装置付き検出機器の概略断面構成を示す断面図である。図１Ｂは、変形例１に係る検出装置を有する照明装置付き検出機器の概略断面構成を示す断面図である。図１Ｃは、変形例２に係る検出装置を有する照明装置付き検出機器の概略断面構成を示す断面図である。図１Ｄは、変形例３に係る検出装置を有する照明装置付き検出機器の概略断面構成を示す断面図である。
【００１１】
図１Ａに示すように、照明装置付き検出機器１２０は、検出装置１と、照明装置１２１と、を有する。検出装置１は、センサ基板５と、接着層１２５と、カバー部材１２２と、を有する。つまり、センサ基板５の表面に垂直な方向において、センサ基板５、接着層１２５、カバー部材１２２の順に積層されている。なお、後述するように検出装置１のカバー部材１２２を照明装置１２１に置き換えることもできる。
【００１２】
図１Ａに示すように、照明装置１２１は、例えば、カバー部材１２２を検出装置１の検出領域ＡＡに対応する位置に設けられた導光板として用い、カバー部材１２２の一方端又は両端に並ぶ複数の光源１２３を有する、いわゆるサイドライト型のフロントライトであってもよい。つまり、カバー部材１２２は、光を照射する光照射面１２１ａを有し、照明装置１２１の一構成要素となっている。この照明装置１２１によれば、カバー部材１２２の光照射面１２１ａから検出対象である指Ｆｇに向けて光Ｌ１を照射する。光源として、例えば、所定の色の光を発する発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）が用いられる。
【００１３】
また、図１Ｂに示すように、照明装置１２１は、検出装置１の検出領域ＡＡの直下に設けられた光源（例えば、ＬＥＤ）を有するものであってもよく、光源を備えた照明装置１２１はカバー部材１２２としても機能する。
【００１４】
また、照明装置１２１は、図１Ｂの例に限らず、図１Ｃに示すように、カバー部材１２２の側方や上方に設けられていてもよく、指Ｆｇの側方や上方から指Ｆｇに光Ｌ１を照射してもよい。
【００１５】
さらには、図１Ｄに示すように、照明装置１２１は、検出装置１の検出領域に設けられた光源（例えば、ＬＥＤ）を有する、いわゆる直下型のバックライトであってもよい。
【００１６】
照明装置１２１から照射された光Ｌ１は、検出対象である指Ｆｇにより光Ｌ２として反射される。検出装置１は、指Ｆｇで反射された光Ｌ２を検出することで、指Ｆｇの表面の凹凸（例えば、指紋）を検出する。さらに、検出装置１は、指紋の検出に加え、指Ｆｇの内部で反射した光Ｌ２を検出することで、生体に関する情報を検出してもよい。生体に関する情報は、例えば、静脈等の血管像や脈拍、脈波等である。照明装置１２１からの光Ｌ１の色は、検出対象に応じて異ならせてもよい。
【００１７】
カバー部材１２２は、センサ基板５を保護するための部材であり、センサ基板５を覆っている。上述のように、照明装置１２１がカバー部材１２２を兼ねる構造でもよい。図１Ｃ及び図１Ｄに示すカバー部材１２２が照明装置１２１と分離されている構造においては、カバー部材１２２は、例えばガラス基板である。なお、カバー部材１２２はガラス基板に限定されず、樹脂基板等であってもよい。また、カバー部材１２２が設けられていなくてもよい。この場合、センサ基板５の表面に絶縁膜等の保護層が設けられ、指Ｆｇは検出装置１の保護層に接する。
【００１８】
照明装置付き検出機器１２０は、図１Ｂに示すように、照明装置１２１に換えて表示パネルが設けられていてもよい。表示パネルは、例えば、有機ＥＬディスプレイパネル（ＯＬＥＤ：Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）や無機ＥＬディスプレイ（マイクロＬＥＤ、ミニＬＥＤ）であってもよい。或いは、表示パネルは、表示素子として液晶素子を用いた液晶表示パネル（ＬＣＤ：Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）や、表示素子として電気泳動素子を用いた電気泳動型表示パネル（ＥＰＤ：Ｅｌｅｃｔｒｏｐｈｏｒｅｔｉｃ  Ｄｉｓｐｌａｙ）であってもよい。この場合であっても、表示パネルから照射された表示光（光Ｌ１）が指Ｆｇで反射された光Ｌ２に基づいて、指Ｆｇの指紋や生体に関する情報を検出することができる。
【００１９】
図２は、第１実施形態に係る検出装置を示す平面図である。なお、図２以下で示す、第１方向Ｄｘは、基板２１と平行な面内の一方向である。第２方向Ｄｙは、基板２１と平行な面内の一方向であり、第１方向Ｄｘと直交する方向である。なお、第２方向Ｄｙは、第１方向Ｄｘと直交しないで交差してもよい。第３方向Ｄｚは、第１方向Ｄｘ及び第２方向Ｄｙと直交する方向であり、基板２１の法線方向である。
【００２０】
図２に示すように、検出装置１は、アレイ基板２（基板２１）と、センサ部１０と、走査線駆動回路１５（第１走査線駆動回路１５Ａ及び第２走査線駆動回路１５Ｂ）と、信号線選択回路１６と、検出回路４８と、制御回路１０２と、電源回路１０３と、を有する。
【００２１】
基板２１には、配線基板１１０を介して制御基板１０１が電気的に接続される。配線基板１１０は、例えば、フレキシブルプリント基板やリジット基板である。配線基板１１０には、検出回路４８が設けられている。制御基板１０１には、制御回路１０２及び電源回路１０３が設けられている。制御回路１０２は、例えばＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）である。制御回路１０２は、センサ部１０、走査線駆動回路１５及び信号線選択回路１６に制御信号を供給し、センサ部１０の動作を制御する。電源回路１０３は、電源電位ＶＤＤや基準電位ＶＣＯＭ（図４参照）等の電圧信号をセンサ部１０、走査線駆動回路１５及び信号線選択回路１６に供給する。なお、本実施形態においては、検出回路４８が配線基板１１０に配置される場合を例示したがこれに限られない。検出回路４８は、基板２１の上に配置されてもよい。
【００２２】
基板２１は、検出領域ＡＡと、周辺領域ＧＡとを有する。検出領域ＡＡ及び周辺領域ＧＡは、基板２１と平行な面方向に延在している。検出領域ＡＡ内には、センサ部１０の各素子（検出素子３）が設けられている。周辺領域ＧＡは、検出領域ＡＡの外側の領域であり、各素子（検出素子３）が設けられない領域である。すなわち、周辺領域ＧＡは、検出領域ＡＡの外周と基板２１の外縁部との間の領域である。
【００２３】
周辺領域ＧＡ内には、走査線駆動回路１５及び信号線選択回路１６が設けられる。走査線駆動回路１５は、周辺領域ＧＡのうち第２方向Ｄｙに沿って延在する領域に設けられる。走査線駆動回路１５は、第１走査線駆動回路１５Ａ及び第２走査線駆動回路１５Ｂを含む。第１走査線駆動回路１５Ａと第２走査線駆動回路１５Ｂとは、検出領域ＡＡを挟んで、第１方向Ｄｘに隣り合って配置される。なお、以下の説明では、第１走査線駆動回路１５Ａ及び第２走査線駆動回路１５Ｂを区別して説明する必要がない場合には、単に走査線駆動回路１５と表す。また、信号線選択回路１６は、周辺領域ＧＡのうち第１方向Ｄｘに沿って延在する領域に設けられ、センサ部１０と検出回路４８との間に設けられる。
【００２４】
センサ部１０の複数の検出素子３は、それぞれ、センサ素子としてフォトダイオード３０を有する光センサである。フォトダイオード３０は、光電変換素子であり、それぞれに照射される光に応じた電気信号を出力する。より具体的には、フォトダイオード３０は、ＰＩＮ（Ｐｏｓｉｔｉｖｅ  Ｉｎｔｒｉｎｓｉｃ  Ｎｅｇａｔｉｖｅ）フォトダイオードである。また、フォトダイオード３０はＯＰＤ（Ｏｒｇａｎｉｃ  Ｐｈｏｔｏ  Ｄｉｏｄｅ）と言い換えてもよい。検出素子３は、検出領域ＡＡにマトリクス状に配列される。複数の検出素子３が有するフォトダイオード３０は、走査線駆動回路１５から供給されるゲート駆動信号（例えば、リセット制御信号ＲＳＴ、読出制御信号ＲＤ）に従って検出を行う。複数のフォトダイオード３０は、それぞれに照射される光に応じた電気信号を、検出信号Ｖｄｅｔとして信号線選択回路１６に出力する。検出装置１は、複数のフォトダイオード３０からの検出信号Ｖｄｅｔに基づいて生体に関する情報を検出する。
【００２５】
図３は、第１実施形態に係る検出装置の構成例を示すブロック図である。図３に示すように、検出装置１は、さらに検出制御回路１１と検出部４０と、を有する。検出制御回路１１の機能の一部又は全部は、制御回路１０２に含まれる。また、検出部４０のうち、検出回路４８以外の機能の一部又は全部は、制御回路１０２に含まれる。
【００２６】
検出制御回路１１は、走査線駆動回路１５、信号線選択回路１６及び検出部４０にそれぞれ制御信号を供給し、これらの動作を制御する回路である。検出制御回路１１は、スタート信号ＳＴＶ、クロック信号ＣＫ等の各種制御信号を走査線駆動回路１５に供給する。また、検出制御回路１１は、選択信号ＡＳＷ等の各種制御信号を信号線選択回路１６に供給する。
【００２７】
走査線駆動回路１５は、各種制御信号に基づいて複数の走査線（読出制御走査線ＧＬｒｄ、リセット制御走査線ＧＬｒｓｔ（図４参照））を駆動する回路である。例えば、第１走査線駆動回路１５Ａ（図２参照）は、読出制御走査線ＧＬｒｄ及びリセット制御走査線ＧＬｒｓｔの一方を走査する。第２走査線駆動回路１５Ｂ（図２参照）は、読出制御走査線ＧＬｒｄ及びリセット制御走査線ＧＬｒｓｔの他方を走査する。走査線駆動回路１５は、複数の走査線を順次又は同時に選択し、選択された走査線にゲート駆動信号（例えば、リセット制御信号ＲＳＴ、読出制御信号ＲＤ）を供給する。これにより、走査線駆動回路１５は、走査線に接続された複数のフォトダイオード３０を選択する。
【００２８】
信号線選択回路１６は、複数の出力信号線ＳＬ（図４参照）を順次又は同時に選択するスイッチ回路である。信号線選択回路１６は、例えばマルチプレクサである。信号線選択回路１６は、検出制御回路１１から供給される選択信号ＡＳＷに基づいて、選択された出力信号線ＳＬと検出回路４８とを接続する。これにより、信号線選択回路１６は、フォトダイオード３０の検出信号Ｖｄｅｔを検出部４０に出力する。
【００２９】
検出部４０は、検出回路４８と、信号処理回路４４と、座標抽出回路４５と、記憶回路４６と、検出タイミング制御回路４７と、を備える。検出タイミング制御回路４７は、検出制御回路１１から供給される制御信号に基づいて、検出回路４８と、信号処理回路４４と、座標抽出回路４５と、が同期して動作するように制御する。
【００３０】
検出回路４８は、例えばアナログフロントエンド回路（ＡＦＥ：Ａｎａｌｏｇ  Ｆｒｏｎｔ  Ｅｎｄ）である。検出回路４８は、少なくとも検出信号増幅回路４２及びＡ／Ｄ変換回路４３の機能を有する信号処理回路である。検出信号増幅回路４２は、検出信号Ｖｄｅｔを増幅する回路であり、例えば、積分回路である。Ａ／Ｄ変換回路４３は、検出信号増幅回路４２から出力されるアナログ信号をデジタル信号に変換する。
【００３１】
信号処理回路４４は、検出回路４８の出力信号に基づいて、センサ部１０に入力された所定の物理量を検出する論理回路である。信号処理回路４４は、指Ｆｇが検出面に接触又は近接した場合に、検出回路４８からの信号に基づいて指Ｆｇや掌の表面の凹凸を検出できる。また、信号処理回路４４は、検出回路４８からの信号に基づいて生体に関する情報を検出してもよい。生体に関する情報は、例えば、指Ｆｇや掌の血管像、脈波、脈拍、血中酸素飽和度等である。すなわち、検出装置１は、指紋を検出する指紋センサや、静脈等の血管パターンを検出する静脈センサとして構成されてもよい。
【００３２】
記憶回路４６は、信号処理回路４４で演算された信号を一時的に保存する。記憶回路４６は、例えばＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、レジスタ回路等であってもよい。
【００３３】
座標抽出回路４５は、信号処理回路４４において指Ｆｇの接触又は近接が検出されたときに、指Ｆｇ等の表面の凹凸の検出座標を求める論理回路である。また、座標抽出回路４５は、指Ｆｇや掌の血管の検出座標を求める論理回路である。座標抽出回路４５は、センサ部１０の各検出素子３から出力される検出信号Ｖｄｅｔを組み合わせて、指Ｆｇ等の表面の凹凸の形状を示す二次元情報を生成する。なお、座標抽出回路４５は、検出座標を算出せずにセンサ出力Ｖｏとして検出信号Ｖｄｅｔを出力してもよい。
【００３４】
次に、検出装置１の回路構成例について説明する。図４は、検出素子を示す回路図である。図４に示すように、検出素子３は、フォトダイオード３０、リセットトランジスタＭｒｓｔ、読出トランジスタＭｒｄ及びソースフォロワトランジスタＭｓｆを有する。リセットトランジスタＭｒｓｔ、読出トランジスタＭｒｄ及びソースフォロワトランジスタＭｓｆは、１つのフォトダイオード３０に対応して設けられる。リセットトランジスタＭｒｓｔ、読出トランジスタＭｒｄ及びソースフォロワトランジスタＭｓｆは、それぞれｎ型ＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）で構成される。ただし、これに限定されず、各トランジスタは、それぞれｐ型ＴＦＴで構成されてもよい。
【００３５】
フォトダイオード３０のアノードには、基準電位ＶＣＯＭが印加される。フォトダイオード３０のカソードは、ノードＮ１に接続される。ノードＮ１は、容量素子Ｃｓ、リセットトランジスタＭｒｓｔのソース又はドレインの一方及びソースフォロワトランジスタＭｓｆのゲートに接続される。さらにノードＮ１には、寄生容量Ｃｐが存在する。フォトダイオード３０に光が入射した場合、フォトダイオード３０から出力された信号（電荷）は、容量素子Ｃｓに蓄積される。ここで、容量素子Ｃｓは、例えば、フォトダイオード３０に接続された上部電極３４と下部電極３５（図７参照）との間に形成される容量である。寄生容量Ｃｐは、容量素子Ｃｓに付加された容量であり、アレイ基板２に設けられた各種配線、電極間に形成される容量である。
【００３６】
リセットトランジスタＭｒｓｔのゲートは、リセット制御走査線ＧＬｒｓｔに接続される。リセットトランジスタＭｒｓｔのソース又はドレインの他方には、リセット信号線ＳＬｒｓｔが接続され、リセット電位Ｖｒｓｔが供給される。リセットトランジスタＭｒｓｔがリセット制御信号ＲＳＴに応答してオン（導通状態）になると、ノードＮ１の電位がリセット電位Ｖｒｓｔにリセットされる。基準電位ＶＣＯＭは、リセット電位Ｖｒｓｔよりも低い電位を有しており、フォトダイオード３０は、逆バイアス駆動される。
【００３７】
ソースフォロワトランジスタＭｓｆは、電源電位ＶＤＤが供給される端子と読出トランジスタＭｒｄ（ノードＮ２）との間に接続される。ソースフォロワトランジスタＭｓｆのゲートは、ノードＮ１に接続される。ソースフォロワトランジスタＭｓｆのゲートには、フォトダイオード３０で発生した信号（電荷）が供給される。これにより、ソースフォロワトランジスタＭｓｆは、フォトダイオード３０で発生した信号（電荷）に応じた電圧信号を読出トランジスタＭｒｄに出力する。
【００３８】
読出トランジスタＭｒｄは、ソースフォロワトランジスタＭｓｆのソース（ノードＮ２）と出力信号線ＳＬ（ノードＮ３）との間に接続される。読出トランジスタＭｒｄのゲートは、読出制御走査線ＧＬｒｄに接続される。読出トランジスタＭｒｄが読出制御信号ＲＤに応答してオンになると、ソースフォロワトランジスタＭｓｆから出力される信号、すなわち、フォトダイオード３０で発生した信号（電荷）に応じた電圧信号が、検出信号Ｖｄｅｔとして出力信号線ＳＬに出力される。
【００３９】
なお、図４に示す例では、リセットトランジスタＭｒｓｔ及び読出トランジスタＭｒｄは、それぞれ、２つのトランジスタが直列に接続されて構成されたいわゆるダブルゲート構造である。ただし、これに限定されず、リセットトランジスタＭｒｓｔ及び読出トランジスタＭｒｄは、シングルゲート構造でもよく、３つ以上のトランジスタが直列に接続されたマルチゲート構造でもよい。また、１つの検出素子３の回路は、リセットトランジスタＭｒｓｔ、ソースフォロワトランジスタＭｓｆ及び読出トランジスタＭｒｄの３つのトランジスタを有する構成に限定されない。検出素子３は、２つ、又は、４つ以上のトランジスタを有していてもよい。
【００４０】
次に、検出素子３の平面構成について説明する。図５は、検出素子を構成するアレイ基板を示す平面図である。図６は、アレイ基板の検出素子を示す平面図である。なお、図５は、検出素子３の一部、すなわち、フォトダイオード３０よりも上側の部材を除いて、模式的に示す平面図である。図５では、下部電極３５及びフォトダイオード３０を二点鎖線で示している。
【００４１】
図５に示すように、複数のリセット制御走査線ＧＬｒｓｔは、それぞれ第１方向Ｄｘに延在し、第２方向Ｄｙに離隔して並んで配置される。複数の出力信号線ＳＬは、それぞれ第２方向Ｄｙに延在し、第１方向Ｄｘに離隔して並んで配置される。検出素子３のフォトダイオード３０は、第２方向Ｄｙに隣接する２つのリセット制御走査線ＧＬｒｓｔと、第１方向Ｄｘに隣接する２つの出力信号線ＳＬとで囲まれた領域内に設けられる。
【００４２】
検出素子３は、さらに読出制御走査線ＧＬｒｄと、２つの信号線（電源信号線ＳＬｓｆ及びリセット信号線ＳＬｒｓｔ）とを含む。読出制御走査線ＧＬｒｄは、第１方向Ｄｘに延在し、リセット制御走査線ＧＬｒｓｔと第２方向Ｄｙに並んで配置される。また、電源信号線ＳＬｓｆ及びリセット信号線ＳＬｒｓｔは、それぞれ第２方向Ｄｙに延在し、出力信号線ＳＬと第１方向Ｄｘに並んで配置される。
【００４３】
図５に示すように、検出素子３のリセットトランジスタＭｒｓｔは、第１半導体層６１と、ソース電極６２と、ドレイン電極６３と、ゲート電極６４と、を有する。第１半導体層６１の一端は、リセット信号線ＳＬｒｓｔに接続される。第１半導体層６１の他端は、接続配線ＳＬｃｎに接続される。リセット信号線ＳＬｒｓｔの、第１半導体層６１と接続される部分がソース電極６２として機能し、接続配線ＳＬｃｎの、第１半導体層６１と接続される部分がドレイン電極６３として機能する。
【００４４】
ゲート電極６４は、第１半導体層６１と対向する。より具体的には、リセット制御走査線ＧＬｒｓｔには、第２方向Ｄｙに分岐された２つの分岐部が設けられ、第１半導体層６１は、第１方向Ｄｘに延在し、リセット制御走査線ＧＬｒｓｔの２つの分岐部と交差する。第１半導体層６１の、リセット制御走査線ＧＬｒｓｔの２つの分岐部と重なる部分にチャネル領域が形成され、リセット制御走査線ＧＬｒｓｔの２つの分岐部の、第１半導体層６１と重なる部分が、ゲート電極６４として機能する。このように、リセットトランジスタＭｒｓｔは、２つのゲート電極６４が第１半導体層６１に重畳して設けられたダブルゲート構造として構成される。
【００４５】
検出素子３のソースフォロワトランジスタＭｓｆは、第２半導体層６５と、ソース電極６７と、ゲート電極６８とを有する。第２半導体層６５の一端は、接続部ＳＬｓｆａを介して電源信号線ＳＬｓｆに接続される。第２半導体層６５の他端は、読出トランジスタＭｒｄに接続される。接続部ＳＬｓｆａの、第２半導体層６５と接続される部分がソース電極６７として機能する。
【００４６】
ゲート電極６８の一端は、コンタクトホールを介して接続配線ＳＬｃｎに接続される。第２半導体層６５は、ゲート電極６８と交差する。第２半導体層６５の、ゲート電極６８と交差する部分にチャネル領域が形成される。ソースフォロワトランジスタＭｓｆは、１つのゲート電極６８が第２半導体層６５に重畳して設けられたシングルゲート構造として構成される。リセットトランジスタＭｒｓｔは、接続配線ＳＬｃｎを介して、ソースフォロワトランジスタＭｓｆのゲートに電気的に接続される。
【００４７】
接続配線ＳＬｃｎは、第１方向Ｄｘに隣り合う電源信号線ＳＬｓｆと出力信号線ＳＬとの間に配置される。接続配線ＳＬｃｎは、リセットトランジスタＭｒｓｔに接続されて第１方向Ｄｘに延在する部分と、ソースフォロワトランジスタＭｓｆに接続されて第２方向Ｄｙに延在する部分とを含む。検出素子３のフォトダイオード３０のカソード（ｎ型半導体層３３）は、コンタクトホールＨ２を介して、接続配線ＳＬｃｎに接続される。これにより、フォトダイオード３０のカソード（ｎ型半導体層３３）は、接続配線ＳＬｃｎを介して、リセットトランジスタＭｒｓｔ及びソースフォロワトランジスタＭｓｆと電気的に接続される。
【００４８】
読出トランジスタＭｒｄは、第２半導体層６５と、ドレイン電極７２と、ゲート電極７４とを有する。読出トランジスタＭｒｄの第２半導体層６５は、ソースフォロワトランジスタＭｓｆの第２半導体層６５と一体の半導体層で形成される。言い換えると、読出トランジスタＭｒｄ及びソースフォロワトランジスタＭｓｆは、共通の第２半導体層６５を有する。読出トランジスタＭｒｄの第２半導体層６５の他端は、接続部ＳＬａを介して出力信号線ＳＬに接続される。言い換えると、接続部ＳＬａの、第２半導体層６５と接続される部分がドレイン電極７２として機能する。
【００４９】
読出制御走査線ＧＬｒｄには、第２方向Ｄｙに隣り合い、第１方向Ｄｘに延在する分岐部が接続される。第２半導体層６５は、読出制御走査線ＧＬｒｄ及び分岐部と交差する。読出制御走査線ＧＬｒｄ及び分岐部の第２半導体層６５と重なる部分が、ゲート電極７４として機能する。このように、読出トランジスタＭｒｄは、２つのゲート電極７４が第２半導体層６５に重畳して設けられたダブルゲート構造として構成される。
【００５０】
本実施形態では、第２半導体層６５は、出力信号線ＳＬと第１方向Ｄｘに隣り合って配置され、第２半導体層６５及び出力信号線ＳＬは、第２方向Ｄｙに延在する。また、読出トランジスタＭｒｄが有する２つのゲート電極７４及びソースフォロワトランジスタＭｓｆが有する１つのゲート電極６８は、第２半導体層６５に重畳して第２方向Ｄｙに配列される。これにより、シングルゲート構造のソースフォロワトランジスタＭｓｆと、ダブルゲート構造の読出トランジスタＭｒｄとが、共通の第２半導体層６５を有して構成される。
【００５１】
このような構成により、読出トランジスタＭｒｄ及びソースフォロワトランジスタＭｓｆをそれぞれ個別の半導体層で形成した場合に比べて、複数のトランジスタ及び配線を効率よく配置することができる。また、本実施形態では、読出トランジスタＭｒｄをダブルゲート構造とすることで、出力信号線ＳＬ側へのリーク電流を抑制することができる。
【００５２】
図５及び図６に示すように、フォトダイオード３０は、第２方向Ｄｙに隣接する２つのリセット制御走査線ＧＬｒｓｔと、第１方向Ｄｘに隣接する２つの出力信号線ＳＬとで囲まれた領域に設けられる。上部電極３４及び下部電極３５は、第３方向Ｄｚでフォトダイオード３０を挟んで対向する。さらに、重畳電極３７は、上部電極３４に重畳して設けられる。具体的には、フォトダイオード３０は、各種配線及び各種トランジスタが設けられたアレイ基板２上に下部電極３５を介して配置される。
【００５３】
平面視で、下部電極３５は、フォトダイオード３０及び上部電極３４よりも大きい面積を有する。下部電極３５は、フォトダイオード３０及び上部電極３４と重ならない部分で、コンタクトホールＨ２を介してリセットトランジスタＭｒｓｔ及びソースフォロワトランジスタＭｓｆに電気的に接続される。上部電極３４は、フォトダイオード３０を覆って設けられる。絶縁膜２７に設けられたコンタクトホールＨ１は、上部電極３４のほとんどの領域と重畳して設けられ、上部電極３４の周縁部のみで絶縁膜２７は上部電極３４と重畳する。
【００５４】
重畳電極３７は、絶縁膜２７のコンタクトホールＨ１を覆って設けられ、コンタクトホールＨ１と重畳する領域で上部電極３４と接続される。接続配線３６は、コンタクトホールＨ１と重畳する領域で重畳電極３７と接続される。これにより、フォトダイオード３０は、上部電極３４、重畳電極３７及び接続配線３６を介して基準電位供給配線ＳＬｃｏｍと電気的に接続される。基準電位供給配線ＳＬｃｏｍは、基準電位ＶＣＯＭをフォトダイオード３０に供給する配線であり、出力信号線ＳＬと重畳して第２方向Ｄｙに延在して設けられる。
【００５５】
図５及び図６に示すようにフォトダイオード３０及び下部電極３５は、各種配線及び各種トランジスタ（リセットトランジスタＭｒｓｔ、読出トランジスタＭｒｄ及びソースフォロワトランジスタＭｓｆ）と重畳して設けられる。また、フォトダイオード３０及び下部電極３５は、信号線及び走査線の一部（電源信号線ＳＬｓｆ、リセット信号線ＳＬｒｓｔ及び読出制御走査線ＧＬｒｄ）と重畳して設けられる。検出素子３のセンサ領域ＳＡは、フォトダイオード３０が接続される下部電極３５で規定され、センサ領域ＳＡの面積を大きくすることで、検出装置１は、光感度（センサ出力）を向上させることができる。
【００５６】
次に、検出素子３の断面構成について説明する。図７は、図５のＶＩＩ−ＶＩＩ’断面図である。なお、図７では、検出素子３が有する３つのトランジスタのうち、リセットトランジスタＭｒｓｔの断面構成を示しているが、ソースフォロワトランジスタＭｓｆ及び読出トランジスタＭｒｄの断面構成もリセットトランジスタＭｒｓｔと同様である。
【００５７】
図７に示すように、基板２１は絶縁基板である。基板２１は、例えば、石英、無アルカリガラス等のガラス基板が用いられる。基板２１は、第１主面Ｓ１と、第１主面Ｓ１と反対側の第２主面Ｓ２とを有する。基板２１の第１主面Ｓ１に、リセットトランジスタＭｒｓｔを含む各種トランジスタ、各種配線（走査線及び信号線）及び絶縁膜が設けられてアレイ基板２が形成される。フォトダイオード３０は、アレイ基板２の上、すなわち、基板２１の第１主面Ｓ１側に配列される。
【００５８】
アンダーコート膜２２は、基板２１の第１主面Ｓ１上に設けられる。アンダーコート膜２２、絶縁膜２３、２４、２５及び絶縁膜２７、２８は、無機絶縁膜であり、例えば、酸化シリコン（ＳｉＯ２）や窒化シリコン（ＳｉＮ）等である。
【００５９】
第１半導体層６１は、アンダーコート膜２２の上に設けられる。第１半導体層６１は、例えば、ポリシリコンが用いられる。ただし、第１半導体層６１は、これに限定されず、微結晶酸化物半導体、アモルファス酸化物半導体、低温ポリシリコン（ＬＴＰＳ：Ｌｏｗ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ  Ｓｉｌｉｃｏｎｅ）等であってもよい。
【００６０】
絶縁膜２３は、第１半導体層６１を覆ってアンダーコート膜２２の上に設けられる。ゲート電極６４は、絶縁膜２３の上に設けられる。なお、ソースフォロワトランジスタＭｓｆのゲート電極６８も、ゲート電極６４と同層に、絶縁膜２３の上に設けられる。また、リセット制御走査線ＧＬｒｓｔ及び読出制御走査線ＧＬｒｄもゲート電極６４と同層に設けられる。絶縁膜２４は、ゲート電極６４を覆って絶縁膜２３の上に設けられる。
【００６１】
図７に示すように、リセットトランジスタＭｒｓｔは、ゲート電極６４が第１半導体層６１の上側に設けられたトップゲート構造である。しかし、本開示の検出装置１において、ゲート電極６４が第１半導体層６１の下側に設けられたボトムゲート構造でもよく、ゲート電極６４が第１半導体層６１の上側及び下側に設けられたデュアルゲート構造でもよい。
【００６２】
絶縁膜２４及び絶縁膜２５は、ゲート電極６４を覆って絶縁膜２３の上に設けられる。ソース電極６２及びドレイン電極６３は、絶縁膜２５の上に設けられる。絶縁膜２４、２５は、ゲート電極６４と、ソース電極６２及びドレイン電極６３との間を絶縁する第１層間絶縁膜である。ソース電極６２及びドレイン電極６３は、それぞれ、絶縁膜２３、２４、２５を貫通するコンタクトホールを介して第１半導体層６１と接続される。ソース電極６２及びドレイン電極６３は、例えば、チタンとアルミニウムとの積層構造であるＴｉＡｌＴｉ又はＴｉＡｌの積層膜で構成されている。
【００６３】
また、各種信号線（出力信号線ＳＬ、電源信号線ＳＬｓｆ及びリセット信号線ＳＬｒｓｔ）及び接続配線ＳＬｃｎは、ソース電極６２及びドレイン電極６３と同層に設けられる。検出素子３の接続配線ＳＬｃｎは、絶縁膜２４、２５を貫通するコンタクトホールを介してソースフォロワトランジスタＭｓｆのゲート電極６８に接続される。
【００６４】
図７に示すように、絶縁膜２６は、リセットトランジスタＭｒｓｔ等の複数の各種トランジスタを覆って絶縁膜２５の上に設けられる。絶縁膜２６は、感光性アクリル等の有機材料からなる。絶縁膜２６は、絶縁膜２５よりも厚い。絶縁膜２６は、無機絶縁材料に比べ、段差のカバレッジ性が良好であり、各種トランジスタ及び各種配線で形成される段差を平坦化することができる。
【００６５】
次に、フォトダイオード３０の断面構成について説明する。フォトダイオード３０は、絶縁膜２６の上に設けられる。具体的には、下部電極３５は、絶縁膜２６の上に設けられ、コンタクトホールＨ２を介して接続配線ＳＬｃｎに電気的に接続される。フォトダイオード３０は、下部電極３５に接続される。下部電極３５は、例えば、チタン（Ｔｉ）及び窒化チタン（ＴｉＮ）の積層構造を採用することができる。下部電極３５は、基板２１と、フォトダイオード３０との間に設けられので、下部電極３５は、遮光層として機能し、フォトダイオード３０への基板２１の第２主面Ｓ２側からの光の侵入を抑制できる。
【００６６】
フォトダイオード３０は、光起電力効果を有する半導体層を含み構成される。具体的には、フォトダイオード３０の半導体層は、ｉ型半導体層３１、ｐ型半導体層３２及びｎ型半導体層３３を含む。ｉ型半導体層３１、ｐ型半導体層３２及びｎ型半導体層３３は、例えば、アモルファスシリコン（ａ−Ｓｉ）である。なお、半導体層の材料は、これに限定されず、ポリシリコン、微結晶シリコン等であってもよい。
【００６７】
ｐ型半導体層３２は、ａ−Ｓｉに不純物がドープされてｐ＋領域を形成する。ｎ型半導体層３３は、ａ−Ｓｉに不純物がドープされてｎ＋領域を形成する。ｉ型半導体層３１は、例えば、ノンドープの真性半導体であり、ｐ型半導体層３２及びｎ型半導体層３３よりも低い導電性を有する。
【００６８】
基板２１の表面に垂直な方向（第３方向Ｄｚ）において、ｉ型半導体層３１は、ｎ型半導体層３３とｐ型半導体層３２との間に設けられる。本実施形態では、下部電極３５の上に、ｎ型半導体層３３、ｉ型半導体層３１、ｐ型半導体層３２の順に積層されている。また、本実施形態では、上部電極３４がフォトダイオード３０のアノード電極であり、下部電極３５がフォトダイオード３０のカソード電極である。なお、ｎ型半導体層３３、ｉ型半導体層３１及びｐ型半導体層３２の積層の順番は逆であってもよい。
【００６９】
検出素子３のフォトダイオード３０のｎ型半導体層３３は、下部電極３５及び接続配線ＳＬｃｎを介してリセットトランジスタＭｒｓｔ及びソースフォロワトランジスタＭｓｆに電気的に接続される。
【００７０】
上部電極３４は、ｐ型半導体層３２の上に設けられる。上部電極３４は、例えばＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）等の透光性を有する導電材料である。絶縁膜２７は、フォトダイオード３０及び上部電極３４を覆って絶縁膜２６の上に設けられる。絶縁膜２７には上部電極３４と重なる領域にコンタクトホールＨ１（開口）が設けられる。
【００７１】
重畳電極３７は、上部電極３４の上に設けられ、コンタクトホールＨ１の底部で上部電極３４と接続される。重畳電極３７は、上部電極３４と同じ材料が用いられ、例えばＩＴＯ等の透光性を有する導電材料である。重畳電極３７は、コンタクトホールＨ１の内壁及び絶縁膜２７の上面に沿って設けられ、上部電極３４と絶縁膜２７との境界部分を覆う。接続配線３６は、コンタクトホールＨ１と重畳する領域で重畳電極３７と接続される。これにより、フォトダイオード３０は、上部電極３４、重畳電極３７及び接続配線３６を介して基準電位供給配線ＳＬｃｏｍと電気的に接続される。ｐ型半導体層３２には、接続配線３６、重畳電極３７及び上部電極３４を介して基準電位ＶＣＯＭ（図４参照）が供給される。
【００７２】
図６に示すように、重畳電極３７は、コンタクトホールＨ１の全領域を覆って設けられる。言い換えると、コンタクトホールＨ１の内壁は、重畳電極３７の外周よりも内側に位置する。本実施形態では、重畳電極３７は、フォトダイオード３０の保護膜として機能し、フォトダイオード３０側への水分等の侵入を抑制することができる。また、検出装置１Ｂの製造工程において、フォトダイオード３０よりも上側の層（例えば、接続配線３６及び基準電位供給配線ＳＬｃｏｍ）をパターニングする場合に、重畳電極３７が保護膜として機能し、フォトダイオード３０の損傷が発生することを抑制できる。例えば、重畳電極３７が、上部電極３４と絶縁膜２７との界面を覆って設けられているので、エッチャントが、界面からフォトダイオード３０側に侵入することを抑制できる。ただし、フォトダイオード３０の重畳電極３７は形成されないこともあり得る。この場合、上部電極３４に接続配線３６が直接接触する構造となる。重畳電極３７をフォトダイオード３０に形成しないことにより、重畳電極３７と上部電極３４とが重なる構造に比べフォトダイオード３０の検出精度を向上させることができる。
【００７３】
図７に示すように、絶縁膜２８は、上部電極３４、重畳電極３７及び接続配線３６を覆って絶縁膜２７の上に設けられる。絶縁膜２８は、フォトダイオード３０への水分の侵入を抑制する保護層として設けられる。さらに、絶縁膜２９は、絶縁膜２８の上に設けられる。絶縁膜２９は、有機材料で形成されたハードコート膜である。絶縁膜２９は、フォトダイオード３０や接続配線３６で形成された絶縁膜２８の表面の段差を平坦化する。
【００７４】
カバー部材１２２は、アレイ基板２と対向して設けられる。つまり、カバー部材１２２は、各種トランジスタ及びフォトダイオード３０を覆って設けられる。より詳細には、接着層１２５は、アレイ基板２の絶縁膜２９と、カバー部材１２２とを接着する。接着層１２５は、例えば、透光性の光学粘着シート（ＯＣＡ：Ｏｐｔｉｃａｌ  Ｃｌｅａｒ  Ａｄｈｅｓｉｖｅ）である。
【００７５】
以上のように、本実施形態では、絶縁膜２６は、リセットトランジスタＭｒｓｔ等の複数のトランジスタを覆って設けられ、絶縁膜２６の上に下部電極３５、フォトダイオード３０、上部電極３４の順に積層される。下部電極３５、フォトダイオード３０、上部電極３４は、各トランジスタ、各信号線及び各走査線とは異なる層に設けられるので、上述したように、フォトダイオード３０及び下部電極３５の配置の自由度を向上させることができる。
【００７６】
次に、アレイ基板２と配線基板１１０とを電気的に接続する端子部Ｔについて説明する。図８は、第１実施形態に係る検出装置の端子部の構成を模式的に示す平面図である。図８に示すように、端子部Ｔは、複数の第１端子８１と、複数の第２端子８２とを有する。複数の第１端子８１は、基板２１の周辺領域ＧＡで、第１方向Ｄｘに配列される。複数の第１端子８１は、それぞれ第２方向Ｄｙに延在し、第２方向Ｄｙの端部が第１コンタクト部ＣＮ１を介して信号線接続配線８５に接続される。信号線接続配線８５は、それぞれ第２方向Ｄｙに延在し、信号線選択回路１６（図２参照）を介して検出領域ＡＡの出力信号線ＳＬに電気的に接続される。複数の第１端子８１は、検出領域ＡＡの複数のフォトダイオード３０からの検出信号Ｖｄｅｔを外部回路に出力する。また、信号線接続配線８５は必ずしも第１端子８１の端部で接続される必要はなく、第１端子８１の中央部など、第１端子８１と信号線接続配線８５が接続される箇所は第１端子８１の端部に限られるものではない。すなわち、第１コンタクト部ＣＮ１の位置は、第１端子８１の端部に限られるものではない。
【００７７】
複数の第２端子８２は、複数の第１端子８１を挟んで、第１方向Ｄｘに配列される。すなわち、第１方向Ｄｘで、複数の第２端子８２、複数の第１端子８１、複数の第２端子８２の順に配列される。複数の第２端子８２の第２方向Ｄｙの端部は、第２コンタクト部ＣＮ２を介して駆動回路接続配線８６に接続される。駆動回路接続配線８６は、周辺領域ＧＡを引き回されて、走査線駆動回路１５に電気的に接続される。また、上述の第１コンタクト部ＣＮ１の形成の位置同様に、第２コンタクト部ＣＮ２の形成される位置は、第２端子８２の端部に限るものではない。
【００７８】
例えば、図８の左側に配列された複数の第２端子８２は、第１走査線駆動回路１５Ａ（図２参照）に電気的に接続され、第１走査線駆動回路１５Ａに各種走査信号や制御信号を供給する。また、図８の右側に配列された複数の第２端子８２は、第２走査線駆動回路１５Ｂ（図２参照）に電気的に接続され、第２走査線駆動回路１５Ｂに各種走査信号や制御信号を供給する。また、複数の第２端子８２は、検出領域ＡＡの各信号線に直接的又は間接的に接続されて、リセット電位Ｖｒｓｔや電源電位ＶＤＤを供給する端子も含む。
【００７９】
複数の第１端子８１及び複数の第２端子８２は、異方性導電フィルム１１２（ＡＣＦ、Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ）を介して、配線基板１１０の配線基板端子１１１（図１２参照）とそれぞれ電気的に接続される。
【００８０】
第１方向Ｄｘに隣り合う複数の第２端子８２の間にダミー端子領域８３が設けられる。ダミー端子領域８３は、金属層が設けられない領域であり、配線基板１１０の配線基板端子１１１（図１２参照）と非接続となる領域である。
【００８１】
また、複数の第１端子８１及び複数の第２端子８２の、第２方向Ｄｙに対する傾きは、第１方向Ｄｘの中央部で小さく、第１方向Ｄｘの基板２１の外周側に近づくにしたがって大きくなっている。ただし、これに限定されず、複数の第１端子８１及び複数の第２端子８２は、平行に配置されていてもよい。また、図８は、あくまで模式的に示したものであり、複数の第１端子８１及び複数の第２端子８２の数、形状、及び、配置ピッチ等は、適宜変更してもよい。
【００８２】
本実施形態は、異方性導電フィルム１１２を用いて複数の第１端子８１及び複数の第２端子８２に配線基板１１０が実装された、いわゆるＦＯＧ（Ｆｉｌｍ  Ｏｎ  Ｇｌａｓｓ）実装である。ただし、これに限定されず、本実施形態は、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）が複数の第１端子８１及び複数の第２端子８２に実装された、いわゆるＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）実装にも適用できる。
【００８３】
次に、第１端子８１の詳細な構成について説明する。なお、以下の説明で、第１端子８１についての説明は第２端子８２にも適用できる。図９は、第１端子を拡大して示す平面図である。図１０は、図９のＸ−Ｘ’断面図である。
【００８４】
図９に示すように、第１端子８１は、第１金属層ＭＬ１、第２金属層ＭＬ２、第３金属層ＭＬ３及び第１透光性導電層ＣＬ１を有する。第１金属層ＭＬ１、第２金属層ＭＬ２、第３金属層ＭＬ３及び第１透光性導電層ＣＬ１は、平面視で矩形状であり、互いに重畳して設けられる。
【００８５】
第１金属層ＭＬ１は、信号線接続配線８５と同層に設けられ、第２方向Ｄｙの端部で信号線接続配線８５と接続される。また、第１金属層ＭＬ１は、第１コンタクト部ＣＮ１を介して第２金属層ＭＬ２と電気的に接続される。第３金属層ＭＬ３及び第１透光性導電層ＣＬ１は、第２金属層ＭＬ２の上にこの順で積層される。
【００８６】
図１０に示すように、アレイ基板２のアンダーコート膜２２、絶縁膜２３、２４、２５は、検出領域ＡＡから、第１端子８１が設けられた周辺領域ＧＡまで連続して形成される。第１金属層ＭＬ１は、絶縁膜２３の上に設けられる。すなわち、第１金属層ＭＬ１は、検出領域ＡＡに設けられたゲート電極６４（図７参照）及び各走査線（リセット制御走査線ＧＬｒｓｔ、読出制御走査線ＧＬｒｄ）と同層であり、ゲート電極６４及び各走査線と同じ材料で形成される。
【００８７】
第２金属層ＭＬ２は、絶縁膜２４、２５（第１層間絶縁膜）を介して第１金属層ＭＬ１の上に積層される。すなわち、第２金属層ＭＬ２は、検出領域ＡＡに設けられた出力信号線ＳＬやリセット信号線ＳＬｒｓｔ（図７参照）等の各種信号線と同層であり、各種信号線と同じ材料で形成される。
【００８８】
第３金属層ＭＬ３は、第２金属層ＭＬ２の上に接して積層される。第３金属層ＭＬ３は、下部電極３５（図７参照）と同層であり、下部電極３５と同じ材料で形成される。なお、図７に示す絶縁膜２６は、周辺領域ＧＡの少なくとも端子部Ｔと重畳する領域には設けられず、第３金属層ＭＬ３は、絶縁膜２６を介さずに第２金属層ＭＬ２の上に直接接する。
【００８９】
第１透光性導電層ＣＬ１は、第３金属層ＭＬ３の上に接して積層される。第１透光性導電層ＣＬ１は、重畳電極３７（図７参照）と同層であり、重畳電極３７と同じ材料、例えばＩＴＯで形成される。
【００９０】
絶縁膜２８は、第１端子８１の第１透光性導電層ＣＬ１を覆って絶縁膜２５の上に設けられる。絶縁膜２８には、第１端子８１のそれぞれと重畳する領域に第１透光性導電層ＣＬ１を露出する開口ＯＰが設けられる。言い換えると、絶縁膜２８は、第１透光性導電層ＣＬ１の周縁を覆って設けられ、開口ＯＰは周縁の内側に形成される。第１透光性導電層ＣＬ１は、少なくとも開口ＯＰと重畳する領域に設けられる。また、絶縁膜２８は、第１方向Ｄｘに隣り合う第１端子８１の間に設けられ、第１端子８１間を絶縁する。なお、第１透光性導電層ＣＬ１は、重畳電極３７（図７参照）と同層である場合に限定されず、上部電極３４と同層であってもよい。この場合、絶縁膜２８に替えて、絶縁膜２７が設けられていてもよい。
【００９１】
第１金属層ＭＬ１の第１方向Ｄｘでの幅Ｗ１は、開口ＯＰの第１方向Ｄｘでの幅Ｗ２と等しい。また、第２金属層ＭＬ２の第１方向Ｄｘでの幅は、幅Ｗ１及び幅Ｗ２よりも大きい。第３金属層ＭＬ３の第１方向Ｄｘでの幅は、第２金属層ＭＬ２の第１方向Ｄｘでの幅よりも大きい。第１透光性導電層ＣＬ１の第１方向Ｄｘでの幅は、第３金属層ＭＬ３の第１方向Ｄｘでの幅よりも小さい。
【００９２】
図１１は、図９のＸＩ−ＸＩ’断面図である。図１１に示すように、第１金属層ＭＬ１の第２方向Ｄｙでの幅は、開口ＯＰの第２方向Ｄｙでの幅よりも長く形成される。第１コンタクト部ＣＮ１は、開口ＯＰに対して第２方向Ｄｙ側（検出領域ＡＡ側）に設けられ、絶縁膜２４、２５を貫通する。第１金属層ＭＬ１は、第１コンタクト部ＣＮ１を介して第２金属層ＭＬ２と接続される。なお、図１１では、３つの第１コンタクト部ＣＮ１が第２方向Ｄｙに配列されている。
【００９３】
図１２は、第１実施形態に係るアレイ基板と配線基板との接合の構造例を示す断面図である。図１２に示すように、配線基板１１０の配線基板端子１１１は、異方性導電フィルム１１２を介して第１端子８１と対向する。異方性導電フィルム１１２は、樹脂層１１３と、樹脂層１１３に分散された多数の導電粒子１１４とを有し、絶縁膜２８上であって、複数の第１端子８１を覆って設けられる。異方性導電フィルム１１２は、開口ＯＰを形成する絶縁膜２８の側面と、開口ＯＰに重畳する第１透光性導電層ＣＬ１に、直接接触する。配線基板１１０が圧着されることで、配線基板端子１１１と第１透光性導電層ＣＬ１とが、導電粒子１１４により電気的に接続される。
【００９４】
このように、第１端子８１の第１金属層ＭＬ１、第２金属層ＭＬ２、第３金属層ＭＬ３及び第１透光性導電層ＣＬ１は、検出領域ＡＡの各フォトダイオード３０及び各トランジスタを構成する金属層及び透光性導電層と同じ層で形成される。これにより、複数の第１端子８１は、検出領域ＡＡの製造工程と同一工程で形成することができるので、検出装置１の製造工程の増大を抑制して、製造コストを低減できる。
【００９５】
また、第１透光性導電層ＣＬ１は、第２金属層ＭＬ２及び第３金属層ＭＬ３を覆って設けられる。第１透光性導電層ＣＬ１は、保護層として機能し、第２金属層ＭＬ２及び第３金属層ＭＬ３の腐食等を抑制することができる。また、配線基板１１０と第１端子８１との間の、実効的な接続領域は、絶縁膜２８に設けられた開口ＯＰの面積で規定される。本実施形態では、第１透光性導電層ＣＬ１の上に絶縁膜２８が設けられているので、開口ＯＰにおける第１透光性導電層ＣＬ１と異方性導電フィルム１１２との接触面積を広く確保したうえで、隣り合う第１端子８１もしくは隣り合う第２端子８２における第１透光性導電層ＣＬ１のショートを避けながらも第１透光性導電層ＣＬ１を大きく形成することができる。さらには後述するように、開口ＯＰを第１金属層ＭＬ１のほとんどの面積を占めるように大きく形成することができる。これにより、配線基板１１０と第１端子８１との接続信頼性を確保することができる。
【００９６】
また、第１金属層ＭＬ１が開口ＯＰと重畳して設けられ、幅Ｗ１と幅Ｗ２が同じ大きさで形成されているので、開口ＯＰと重畳する領域での第１透光性導電層ＣＬ１の平坦性を向上させることができる。また、第１金属層ＭＬ１の表面（基板２１側の面）の状態を観察することで、第１端子８１と配線基板１１０との接続状態（異方性導電フィルム１１２の圧着状態）を良好に確認することができる。
【００９７】
次に、ダミー端子領域８３の構成について説明する。図１３は、図８のＸＩＩＩ−ＸＩＩＩ’断面図である。図１３に示すように、隣り合う第２端子８２の間のダミー端子領域８３及び隣り合う第１端子８１と第２端子８２との間のダミー端子領域８３で、絶縁膜２４、２５（第１層間絶縁膜）と絶縁膜２８との間に絶縁膜２７（第２層間絶縁膜）が設けられている。
【００９８】
これにより、絶縁膜２７が設けられない場合に比べて、第１端子８１及び第２端子８２の第１透光性導電層ＣＬ１の高さ位置と、ダミー端子領域８３の絶縁膜２８の高さ位置との差を小さくすることができる。これにより、配線基板１１０の実装の際に、第１端子８１及び第２端子８２と、ダミー端子領域８３とに加えられる力の差を抑制することができ、実装の安定性を向上させることができる。また、ダミー端子領域８３の高さ調整構造として、絶縁膜２７（第２層間絶縁膜）に換えて金属層を設けた場合に比べて、ダミー端子領域８３の金属層と、第２端子８２の各金属層との間に意図しない電界が形成されることを抑制できる。この結果、高温多湿環境下での、第２端子８２の電界腐食が発生する可能性を抑制することができる。
【００９９】
なお、「高さ位置」とは、第３方向Ｄｚでの、基板２１の第１主面Ｓ１（図７参照）と、第１端子８１及び第２端子８２の第１透光性導電層ＣＬ１の表面との間の距離である。あるいは、第３方向Ｄｚでの、基板２１の第１主面Ｓ１（図７参照）と、ダミー端子領域８３の絶縁膜２８の表面との間の距離である。
【０１００】
なお、図１３では、隣り合う第１端子８１と第２端子８２との間のダミー端子領域８３（左側のダミー端子領域８３）の幅に比べて、隣り合う第２端子８２の間のダミー端子領域８３（右側のダミー端子領域８３）の幅は大きい。ダミー端子領域８３は、１つの第１端子８１（又は第２端子８２）の幅で形成されていてもよいし、２つ以上の第１端子８１（又は第２端子８２）の幅で形成されていてもよい。
【０１０１】
（第２実施形態）
図１４は、第２実施形態に係る第１端子を模式的に示す断面図である。なお、以下の説明では、上述した実施形態で説明したものと同じ構成要素には同一の符号を付して重複する説明は省略する。
【０１０２】
第２実施形態の検出装置１Ａでは、上述した第１実施形態に比べて、第１端子８１Ａの、第１透光性導電層ＣＬ１と絶縁膜２８との積層の順番が異なる構成について説明する。具体的には、図１４に示すように、絶縁膜２８は、第３金属層ＭＬ３を覆って絶縁膜２５の上に設けられる。絶縁膜２８には、第３金属層ＭＬ３と重なる領域に開口ＯＰが設けられる。
【０１０３】
第１透光性導電層ＣＬ１は、絶縁膜２８及び開口ＯＰを覆って設けられ、開口ＯＰと重畳する領域で、第３金属層ＭＬ３の上に接して積層される。また、第１透光性導電層ＣＬ１は、開口ＯＰの周囲の絶縁膜２８の縁部を覆って設けられる。
【０１０４】
本実施形態では、第１透光性導電層ＣＬ１は絶縁膜２８と第３金属層ＭＬ３との境界部分を覆って設けられるので、境界部分から第３金属層ＭＬ３及び第２金属層ＭＬ２側への水分等の侵入を抑制することができる。この場合であっても、開口ＯＰの外側の絶縁膜２８上に設けられた第１透光性導電層ＣＬ１は、導電粒子１１４（図１２参照）と電気的に接続される。開口ＯＰの外側の領域に設けられた第１透光性導電層ＣＬ１も、補助的な接続領域として利用でき、異方性導電フィルム１１２と第１透光性導電層ＣＬ１との接触面積を大きくすることができる。これにより、第２実施形態においても第１端子８１と配線基板１１０との接続抵抗の増大を抑制することができる。
【０１０５】
（第３実施形態）
図１５は、第３実施形態に係る第１端子を模式的に示す断面図である。第３実施形態の検出装置１Ｂでは、上述した第１実施形態及び第２実施形態に比べて、第１端子８１Ｂが第２透光性導電層ＣＬ２を有する構成について説明する。
【０１０６】
具体的には、図１５に示すように、第２透光性導電層ＣＬ２は、第１透光性導電層ＣＬ１の上に接して積層される。絶縁膜２８は、第２透光性導電層ＣＬ２を覆って絶縁膜２５の上に設けられる。絶縁膜２８の、第２透光性導電層ＣＬ２と重畳する領域に開口ＯＰが設けられる。すなわち、第１透光性導電層ＣＬ１及び第２透光性導電層ＣＬ２は、少なくとも開口ＯＰと重畳する領域に設けられる。第２透光性導電層ＣＬ２の第１方向Ｄｘでの幅は、第１透光性導電層ＣＬ１の第１方向Ｄｘでの幅と等しい。第１透光性導電層ＣＬ１及び第２透光性導電層ＣＬ２の第１方向Ｄｘでの幅は、幅Ｗ１及び幅Ｗ２よりも大きい。なお、これに限定されず、第２透光性導電層ＣＬ２は、第１透光性導電層ＣＬ１と異なる幅であってもよい。
【０１０７】
第１透光性導電層ＣＬ１は、上部電極３４（図７参照）と同層であり、上部電極３４と同じ材料で形成される。第２透光性導電層ＣＬ２は、重畳電極３７（図７参照）と同層であり、重畳電極３７と同じ材料で形成される。
【０１０８】
本実施形態では、第２透光性導電層ＣＬ２が第１透光性導電層ＣＬ１の上に積層されているので、上述した第１実施形態及び第２実施形態に比べて第１端子８１Ｂのコンタクト抵抗を抑制することができる。また、本実施形態では、第１透光性導電層ＣＬ１及び第２透光性導電層ＣＬ２により、第２金属層ＭＬ２及び第３金属層ＭＬ３を保護することができる。
【０１０９】
なお、本実施形態は、上述した第２実施形態と組み合わせることができる。すなわち、図１４において、第１透光性導電層ＣＬ１の上に第２透光性導電層ＣＬ２が積層されていてもよい。つまり、第１透光性導電層ＣＬ１及び第２透光性導電層ＣＬ２は、開口ＯＰを覆って設けられ、かつ、開口ＯＰの周囲の絶縁膜２８の縁部を覆って設けられていてもよい。あるいは、第１透光性導電層ＣＬ１、絶縁膜２８、第２透光性導電層ＣＬ２の順に積層されていてもよい。
【０１１０】
（第４実施形態）
図１６は、第４実施形態に係る検出装置の端子部の構成を模式的に示す平面図である。第３実施形態の検出装置１Ｃでは、上述した第１実施形態から第３実施形態に比べて、端子部ＴＡが外縁配線８７、８８を有する構成について説明する。
【０１１１】
図１６に示すように、外縁配線８７は、複数の第１端子８１のそれぞれに電気的に接続され、複数の第１端子８１と基板２１の外周２１ｅとの間で第２方向Ｄｙに延在する。外縁配線８８は、複数の第２端子８２のそれぞれに電気的に接続され、複数の第２端子８２と基板２１の外周２１ｅとの間で第２方向Ｄｙに延在する。外縁配線８７、８８の端部は、基板２１の外周２１ｅと重なる。
【０１１２】
外縁配線８７、８８は、基板２１の外形カット前に、外周２１ｅよりも外側の領域で電気的に接続され、複数の第１端子８１及び複数の第２端子８２を短絡する。外縁配線８７、８８は、ＥＳＤ（Ｅｌｅｃｔｒｏ−Ｓｔａｔｉｃ  Ｄｉｓｃｈａｒｇｅ）対策のために設けられた、いわゆるショートリングである。外形カット後の基板２１では、外縁配線８７、８８の外周２１ｅ側の端部は、隣り合う他の外縁配線８７、８８や、他の第１端子８１及び第２端子８２と非接続である。
【０１１３】
なお、図１６では、複数の第１端子８１及び複数の第２端子８２に、それぞれ外縁配線８７、８８が接続されている。ただし、これに限定されず、少なくとも複数の第２端子８２に外縁配線８８が接続されていればよく、複数の第１端子８１に外縁配線８７が接続されていなくてもよい。
【０１１４】
図１７は、第４実施形態に係る第１端子を拡大して示す平面図である。図１８は、図１７のＸＶＩＩＩ−ＸＶＩＩＩ’断面図である。図１７及び図１８では、第１端子８１及び外縁配線８７の構成について説明するが、第１端子８１及び外縁配線８７についての説明は、第２端子８２及び外縁配線８８にも適用できる。
【０１１５】
図１７に示すように、外縁配線８７は、信号線接続配線８５及び開口ＯＰと第２方向Ｄｙに隣り合って配置され、第１金属層ＭＬ１（信号線接続配線８５）及び開口ＯＰと非重畳である。外縁配線８７の第２方向Ｄｙの端部側は、第２金属層ＭＬ２の一部と重畳して設けられ、第３コンタクト部ＣＮ３を介して第２金属層ＭＬ２と電気的に接続される。外縁配線８７は、例えば半導体層ＰＳで形成され、第１金属層ＭＬ１から第３金属層ＭＬ３及び第１透光性導電層ＣＬ１とは異なる材料で形成される。外縁配線８７は、第１金属層ＭＬ１から第３金属層ＭＬ３よりも高抵抗の材料で形成される。
【０１１６】
図１８に示すように、外縁配線８７は、アンダーコート膜２２の上に設けられる。すなわち、外縁配線８７は、第１半導体層６１（図７参照）と同層であり、第１半導体層６１（図７参照）と同じ材料で形成される。
【０１１７】
第１金属層ＭＬ１は、開口ＯＰと重畳する領域に設けられ、第２方向Ｄｙで、開口ＯＰと基板２１の外周２１ｅとの間の領域には設けられていない。外縁配線８７は、第１金属層ＭＬ１及び開口ＯＰの第２方向Ｄｙでの端部と、基板２１の外周２１ｅとの間の領域に設けられる。
【０１１８】
第２金属層ＭＬ２、第３金属層ＭＬ３及び第１透光性導電層ＣＬ１は、開口ＯＰと重畳する領域から、基板２１の外周２１ｅ側まで延在して設けられる。第３コンタクト部ＣＮ３は、絶縁膜２３、２４、２５を貫通して設けられる。第２金属層ＭＬ２は、第３コンタクト部ＣＮ３を介して外縁配線８７と接続される。
【０１１９】
図１９は、複数の第１端子、複数の第２端子、外縁配線及び各絶縁膜の配置関係を説明するための説明図である。図２０は、図１９のＸＸ−ＸＸ’断面図である。なお、図１９及び図２０では、図面を見やすくするために、模式的に２つの第１端子８１及び２つの第２端子８２に接続された外縁配線８７、８８を示している。
【０１２０】
図１９に示すように、絶縁膜２３及び絶縁膜２４、２５（第１層間絶縁膜）は、複数の第１端子８１及び複数の第２端子８２と重畳する領域に設けられ、かつ、複数の第１端子８１及び複数の第２端子８２と、基板２１の外周２１ｅとの間の領域にも設けられる。
【０１２１】
複数の第１端子８１及び複数の第２端子８２と、基板２１の外周２１ｅとの間の領域で、絶縁膜２３及び絶縁膜２４、２５（第１層間絶縁膜）は、外縁配線８７、８８のそれぞれを覆って第２方向Ｄｙに延在する。また、第１方向Ｄｘに隣り合う外縁配線８７、８８の間の領域で、絶縁膜２３及び絶縁膜２４、２５（第１層間絶縁膜）が除去されて、切り欠き部ＮＴが形成される。
【０１２２】
絶縁膜２８は、複数の第１端子８１及び複数の第２端子８２を覆って設けられ、かつ、切り欠き部ＮＴの一部を覆う。より具体的には、絶縁膜２８は、切り欠き部ＮＴの、複数の第１端子８１及び複数の第２端子８２に近い位置の段差部を覆って設けられる。
【０１２３】
図２０に示すように、複数の第１端子８１に接続された外縁配線８７と、外縁配線８７を覆う絶縁膜２３及び絶縁膜２４、２５（第１層間絶縁膜）とが積層されて複数の凸部８９が形成される。複数の第２端子８２に接続された外縁配線８８と、外縁配線８８を覆う絶縁膜２３及び絶縁膜２４、２５（第１層間絶縁膜）とが積層されて複数の凸部９０が形成される。複数の凸部８９、９０は第１方向Ｄｘに配列される。隣り合う複数の凸部８９、９０の間の切り欠き部ＮＴでは、絶縁膜２３及び絶縁膜２４、２５（第１層間絶縁膜）が設けられず、アンダーコート膜２２が表面に位置する。
【０１２４】
複数の凸部８９、９０が設けられることにより、配線基板１１０が複数の第１端子８１及び複数の第２端子８２に接続された場合に、異方性導電フィルム１１２の樹脂層１１３（図１２参照）が複数の凸部８９、９０を覆うように設けられる。これにより、絶縁膜２３及び絶縁膜２４、２５（第１層間絶縁膜）が平坦に設けられた構成に比べて、複数の第１端子８１及び複数の第２端子８２と、基板２１の外周２１ｅとの間の領域で、異方性導電フィルム１１２の樹脂層１１３と、複数の凸部８９、９０との接触面積が増大する。この結果、本実施形態では、複数の第１端子８１及び複数の第２端子８２と、配線基板１１０との接続強度を向上させることができる。
【０１２５】
図２１は、第４実施形態の変形例４に係る複数の第１端子、複数の第２端子、外縁配線及び各絶縁膜の配置関係を説明するための説明図である。図２２は、図２１のＸＸＩＩ−ＸＸＩＩ’断面図である。第４実施形態の変形例４に係る検出装置１Ｄでは、第１端子８１に外縁配線８７が設けられていない構成について説明する。
【０１２６】
図２１に示すように、絶縁膜２３及び絶縁膜２４、２５（第１層間絶縁膜）は、第１端子８１と、基板２１の外周２１ｅとの間に設けられる。絶縁膜２３及び絶縁膜２４、２５（第１層間絶縁膜）には、上述した第４実施形態と同様に切り欠き部ＮＴが設けられる。これにより、凸部８９Ａ（第１凸部）は、第１端子８１と基板２１の外周２１ｅとの間の領域に設けられ、第２方向Ｄｙに延在する。また、凸部９０（第２凸部）は、第２端子８２と基板２１の外周２１ｅとの間の領域に設けられ、第２方向Ｄｙに延在する。
【０１２７】
図２２に示すように、凸部８９Ａ（第１凸部）は、外縁配線８７を有さず、絶縁膜２３及び絶縁膜２４、２５（第１層間絶縁膜）が積層されて形成される。また、凸部９０（第２凸部）は、外縁配線８８と、外縁配線８８を覆う絶縁膜２３及び絶縁膜２４、２５とが積層されて形成される。複数の凸部８９Ａ（第１凸部）及び複数の凸部９０（第２凸部）は、第１方向Ｄｘに配列される。
【０１２８】
変形例４では、第１端子８１に外縁配線８７が非接続の場合であっても、第１端子８１のそれぞれに対応して、凸部８９Ａ（第１凸部）が設けられる。これにより、変形例４においても、第１端子８１に外縁配線８７が接続された第４実施形態の構成と同様に、複数の第１端子８１及び複数の第２端子８２と、配線基板１１０との接続強度を向上させることができる。
【０１２９】
図２３は、第４実施形態の変形例５に係る複数の第１端子、複数の第２端子、外縁配線及び各絶縁膜の配置関係を説明するための説明図である。図２４は、図２３のＸＸＩＶ−ＸＸＩＶ’断面図である。第４実施形態の変形例５に係る検出装置１Ｅでは、複数の第１端子８１及び複数の第２端子８２と、基板２１の外周２１ｅとの間の領域で、１つの連続した凸部９１が設けられる構成について説明する。
【０１３０】
図２３及び図２４に示すように、凸部９１は、複数の外縁配線８８と、複数の外縁配線８８を覆う絶縁膜２３及び絶縁膜２４、２５とが積層されて形成される。凸部９１は、複数の第１端子８１及び複数の第２端子８２と隣り合って第１方向Ｄｘに延在する。また、絶縁膜２３及び絶縁膜２４、２５には、第１方向Ｄｘで凸部９１と隣り合う切り欠き部ＮＴが設けられる。
【０１３１】
図２３に示すように、絶縁膜２８は、複数の第１端子８１及び複数の第２端子８２を覆うとともに、切り欠き部ＮＴとは非重畳に設けられる。
【０１３２】
変形例５では、上述した第４実施形態及び変形例４に比べて、複数の外縁配線８８の間に切り欠き部ＮＴが設けられていないので、隣り合う複数の外縁配線８８の間の絶縁を確保できる。なお、変形例５では、第１端子８１に外縁配線８７が接続されておらず、複数の第１端子８１と基板２１の外周２１ｅとの間の領域に凸部９１が設けられる。ただし、これに限定されず、第１端子８１に外縁配線８７が接続されていてもよく、この場合、１つの凸部９１は、複数の外縁配線８７及び複数の外縁配線８８を覆って設けられる。
【０１３３】
なお、第４実施形態、変形例４及び変形例５の構成は、上述した第１実施形態から第３実施形態と組み合わせることができる。
【０１３４】
以上、本発明の好適な実施の形態を説明したが、本発明はこのような実施の形態に限定されるものではない。実施の形態で開示された内容はあくまで一例にすぎず、本発明の趣旨を逸脱しない範囲で種々の変更が可能である。本発明の趣旨を逸脱しない範囲で行われた適宜の変更についても、当然に本発明の技術的範囲に属する。
【符号の説明】
【０１３５】
１、１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅ  検出装置
２  アレイ基板
３  検出素子
５  センサ基板、
１０  センサ部
１５  走査線駆動回路
２１  基板
３０  フォトダイオード
３４  上部電極
３５  下部電極
３７  重畳電極
ＡＡ  検出領域
ＧＡ  周辺領域
ＧＬｒｓｔ  リセット制御走査線
ＧＬｒｄ  読出制御走査線
ＳＡ  センサ領域
ＳＬ  出力信号線
８１  第１端子
８２  第２端子
８３  ダミー端子領域
８５  信号線接続配線
８６  駆動回路接続配線
８７、８８  外縁配線
８９、８９Ａ、９０、９１  凸部
１１０  配線基板
１１２  異方性導電フィルム
ＣＮ１  第１コンタクト部
ＣＮ２  第２コンタクト部
ＣＮ３  第３コンタクト部
ＣＬ１  第１透光性導電層
ＣＬ２  第２透光性導電層
ＭＬ１  第１金属層
ＭＬ２  第２金属層
ＭＬ３  第３金属層
【図１Ａ】
2022002276.tif 000003
【図１Ｂ】
2022002276.tif 000004
【図１Ｃ】
2022002276.tif 000005
【図１Ｄ】
2022002276.tif 000006
【図２】
2022002276.tif 000007
【図３】
2022002276.tif 000008
【図４】
2022002276.tif 000009
【図５】
2022002276.tif 000010
【図６】
2022002276.tif 000011
【図７】
2022002276.tif 000012
【図８】
2022002276.tif 000013
【図９】
2022002276.tif 000014
【図１０】
2022002276.tif 000015
【図１１】
2022002276.tif 000016
【図１２】
2022002276.tif 000017
【図１３】
2022002276.tif 000018
【図１４】
2022002276.tif 000019
【図１５】
2022002276.tif 000020
【図１６】
2022002276.tif 000021
【図１７】
2022002276.tif 000022
【図１８】
2022002276.tif 000023
【図１９】
2022002276.tif 000024
【図２０】
2022002276.tif 000025
【図２１】
2022002276.tif 000026
【図２２】
2022002276.tif 000027
【図２３】
2022002276.tif 000028
【図２４】
2022002276.tif 000029