(57)【要約】【課題】画像信号やクロック信号などを高速伝送する際に、信号を確実に伝送させるとともに、ＥＭＩ不要輻射の抑制が十分可能な差動伝送を実現することである。【解決手段】差動伝送回路１００における回路基板１の誘電体層１ｃ内部には、互いに同長で、同一の形状（幅や厚みなどの寸法）や材質（銅箔）を有する信号ラインＡ、Ｂが、好適な差動インピーダンスを確保しつつ、互いに重なるように略並行で且つ十分近接するように配置されている。また、回路基板１は、ＧＮＤ層１ａ、１ｂが誘電体層１ｃを挟むように設けられている。差動伝送回路１００は、画像信号やクロック信号などを高速処理するための、ＣＣＤや、プリンタ、ＬＣＤなどを備えた画像処理装置が具備する複数の回路基板のインターフェイス用回路基板１１１などに適用できる。【選択図】          図１
2004349406.tif 000002
【特許請求の範囲】
【請求項１】
互いに逆位相となっている差動伝送用の二つの信号を各々伝送するための二つの信号ラインが回路基板に形成された差動伝送回路において、
前記回路基板を構成する誘電体層の内部に前記二つの信号ラインが互いに重なるように略並行且つ近接して配置されていることを特徴とする差動伝送回路。
【請求項２】
互いに逆位相となっている差動伝送用の二つの信号を各々伝送するための二つの信号ラインが回路基板に形成された差動伝送回路において、
前記回路基板を構成する誘電体層の内部に前記二つの信号ラインは、幅や厚みの寸法が略同一であるとともに、互いに重なるように略並行且つ近接して配置されていることを特徴とする差動伝送回路。
【請求項３】
複数の回路基板を備え、当該複数の回路基板を用いて画像信号を処理する画像処理装置において、
請求項１または２に記載の差動伝送回路を用いて、前記回路基板間で画像信号や制御用のクロック信号を伝送させることを特徴とする画像処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、画像信号や制御用のクロック信号などを高速伝送させるための差動伝送回路と、当該差動伝送回路を用いた画像処理装置に関する。
【０００２】
【従来の技術】
最近、デジタル複写機、プリンタなどの画像処理装置におけるデータ処理の高速化が進み、これら装置内で伝送される画像信号や制御用のクロック信号（以下、まとめて単に信号という場合がある。）の伝送速度も高速化されるに伴い、画像信号やクロック信号の伝送回路には分布定数回路が用いられ、更に、回路基板またはＦＦＣ／ＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｆｌａｔ  Ｃａｂｌｅ／Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ）などにおいては、マイクロストリップ構造やストリップ構造を有する基板パターンを用いることにより所望の特性インピーダンスが確保されている。
【０００３】
また、画像信号やクロック信号が高速伝送されることにより生じるＥＭＩ（Ｅｌｅｃｔｒｏ  Ｍａｇｎｅｔｉｃ  Ｉｎｔｅｒｆｅｒｅｎｃｅ）対策も重要であり、それには、差動伝送方式を用いることにより問題の解決が図られている（例えば、特許文献１、２、３を参照。）。
【０００４】
【特許文献１】
特表平９−５０２３０４号公報
【特許文献２】
特開平１０−３０３５２１号公報
【特許文献３】
特開平１１−１８６６７４号公報
【０００５】
【発明が解決しようとする課題】
上記従来の差動伝送方式では、互いに位相が１８０度異なる（逆位相の）画像信号やクロック信号を、互いに略並行で且つ十分近接するように配置された同長の信号ラインのペア（以下、信号ラインペアという。）に伝送させることにより各信号ラインから放出される電磁波が互いに相殺され、ＥＭＩ不要輻射が抑制可能となる。
【０００６】
しかし、複数の部品（例えば、集積回路やコネクタなど。）が、予め定まった形状の回路基板の表面上に密集して配置されているため、回路基板表面上に同長の信号ラインペアを互いに略並行で且つ十分近接するように配置させることが困難な場合が生じる。この際、信号ラインペアの各信号ラインを伝送する信号に位相差が生じるため、信号を確実に伝送するのが困難になるとともに、ＥＭＩ不要輻射の抑制が不十分となる。
【０００７】
このような場合について、例えば、図４に示すＬＶＤＳ（Ｌｏｗ  Ｖｏｌｔａｇｅ  Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｓｉｇｎａｌｉｎｇ）を用いた差動伝送回路２００に基づいて説明する。差動伝送回路２００は、回路基板２の表面上に、ＬＶＤＳドライバ１０と、ＣＭＦ（Ｃｏｍｍｏｎ  Ｍｏｄｅ  Ｆｉｌｔｅｒ）２０と、信号ラインペアとしての信号ラインＡ、Ｂと、コネクタ３１とが配置され、信号ラインＡ、Ｂが、ＣＭＦ２０、コネクタ３１およびＦＦＣ／ＦＰＣ４０を介して、ＬＶＤＳドライバ１０からＬＶＤＳレシーバ（例えば、図２に示すＬＶＤＳレシーバ１０ａ。）に接続されている。
【０００８】
ここで、回路基板２を除く差動伝送回路２００の各構成部については、図１に示す差動伝送回路１００の各構成部（回路基板１を除く。）と同一であり、簡略化のため、同一符号を付して説明を省略する。
【０００９】
また、回路基板２のＰ２−Ｐ２矢視断面を図５に示す。図５に示すように、回路基板２は、誘電体２ａ、ＧＮＤ（ＧｒｏｕＮＤ）層２ｂが重なり合って構成され、誘電体２ａの表面上に信号ラインＡ、Ｂが同一形状を成し、互いに略並行で且つ十分近接して配置されている。
【００１０】
また、回路基板２における信号ラインＡ、Ｂや、誘電体２ａ、ＧＮＤ層２ｂの形状（幅や厚みなどの寸法）、配置、材質（銅箔）などは、差動伝送回路２００の特性インピーダンス（以下、差動インピーダンスという。）が、例えば、ＬＶＤＳレシーバの終端抵抗１００Ω（オーム）に整合するよう１００Ωに設計されている。
【００１１】
信号ラインＡ、Ｂのライン長は、ＬＶＤＳドライバ１０とコネクタ３１（端子３１ａ、３１ｂ）との間、更には、ＦＦＣ／ＦＰＣ４０を含め、ＬＶＤＳドライバ１０とＬＶＤＳレシーバとの間で同じ場合には、信号ラインＡ、Ｂを伝送する各信号に位相差が生じることがない。
【００１２】
これに対し、例えば、コネクタ３１に替えて図６に示すコネクタ３０を用いた場合、図中符号Ｅに示す区間で信号ラインＡが信号ラインＢより長くなり、信号ラインＡ、Ｂの長さに差が生じることとなる。この際、信号ラインＡ、Ｂを伝送する各信号に位相差が生じるためＥＭＩ不要輻射を十分除去することが困難となり、また、確実な信号伝送が困難となる。
【００１３】
本発明の課題は、画像信号やクロック信号などを高速伝送する際に、当該信号を確実に伝送させるとともに、ＥＭＩ不要輻射の抑制が十分可能な差動伝送を実現することである。
【００１４】
【課題を解決するための手段】
上記課題を解決するため、請求項１記載の発明は、
互いに逆位相となっている差動伝送用の二つの信号を各々伝送するための二つの信号ラインが回路基板に形成された差動伝送回路において、
前記回路基板を構成する誘電体層の内部に前記二つの信号ラインが互いに重なるように略並行且つ近接して配置されていることを特徴とする。
【００１５】
また、上記課題を解決するため、請求項２に記載の発明は、
互いに逆位相となっている差動伝送用の二つの信号を各々伝送するための二つの信号ラインが回路基板に形成された差動伝送回路において、
前記回路基板を構成する誘電体層の内部に前記二つの信号ラインは、幅や厚みの寸法が略同一であるとともに、互いに重なるように略並行且つ近接して配置されていることを特徴とする。
【００１６】
また、上記課題を解決するため、請求項３に記載の発明は、
複数の回路基板を備え、当該複数の回路基板を用いて画像信号を処理する画像処理装置において、
請求項１または２に記載の差動伝送回路を用いて、前記回路基板間で画像信号や制御用のクロック信号を伝送させることを特徴とする。
【００１７】
従って、信号ラインペアの各信号ラインを伝送する信号に位相差が生じることなく、確実に信号の伝送が行えるとともに、ＥＭＩ不要輻射の抑制が十分可能な差動伝送が実現できる。特に、高速伝送が必要な画像信号や制御用のクロック信号を伝送する際にも、確実に信号の伝送が行えるとともに、ＥＭＩ不要輻射の抑制が十分可能となる。
【００１８】
【発明の実施の形態】
図１〜図３を参照して本発明を適用した差動伝送回路１００について詳細に説明する。
差動伝送回路１００は、ＬＶＤＳを用いた差動伝送回路であり、回路基板１の表面上にＬＶＤＳドライバ１０と、ＣＭＦ２０と、信号ラインペアとしての信号ラインＡ、Ｂと、コネクタ３０とが配置され、信号ラインＡ、ＢがＣＭＦ２０、コネクタ３０およびＦＦＣ／ＦＰＣ４０を介して、ＬＶＤＳドライバ１０からＬＶＤＳレシーバ（例えば、図２に示すＬＶＤＳレシーバ１０ａ。）に接続されている。
【００１９】
回路基板１は、高速伝送が必要な画像信号やクロック信号などを処理するための回路基板であり、例えば、図２に示すような、デジタルカメラなどが備えるＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）や、プリンタ、ＬＣＤ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）などの画像処理装置５０に用いられる。
【００２０】
この場合、回路基板１に設けられたＬＶＤＳドライバ１０、ＣＭＦ２０、コネクタ３０、信号ラインＡ、Ｂなどは、画像処理装置５０が備える複数の回路基板間を接続するためのインターフェイス用回路１１１に相当する。ここで、図２に示す回路基板１１に設けられたインターフェイス用回路部１１１ａは、インターフェイス用回路部１１１のＬＶＤＳドライバ１０からＦＦＣ／ＦＰＣ４０を介して伝送された信号を受信するためのＬＶＤＳレシーバ１０ａを具備する。また、図２には、図示簡略化のため、画像処理装置５０には二つの回路基板１、１１のみが例示されているが、画像処理装置５０は他の回路基板を備えていても良い。
【００２１】
ＬＶＤＳドライバ１０は、入力される信号を信号ラインＡに出力するとともに、当該画像信号やクロック信号の位相を逆転させた信号を信号ラインＢに出力する。これら互いに逆相の二つの信号は、ＣＭＦ２０、コネクタ３０、ＦＦＣ／ＦＰＣ４０などを介してＬＶＤＳレシーバ１０ａに入力されると、ＬＶＤＳレシーバ１０ａにおいて元の信号に復元される。
【００２２】
ＣＭＦ２０は、信号ラインＡ、Ｂを伝送する互いに逆位相の信号に含まれるノイズを除去するためのものである。
【００２３】
ここで、回路基板１のＰ１−Ｐ１矢視断面を図３に示す。図３に示すように、回路基板１は、両表面にＧＮＤ層１ａ、１ｂが設けられ、誘電体層１ｃがＧＮＤ層１ａ、１ｂに挟まれて成る。
【００２４】
誘電体層１ｃ内部には、信号ラインＡ、Ｂが互いに重なり合うように略並行で且つ十分近接して埋め込まれている。また、信号ラインＡ、Ｂは、互いに同一の形状（幅や厚みなどの寸法）や材質（銅箔）を有している。
【００２５】
回路基板１における信号ラインＡ、Ｂや、ＧＮＤ層１ａ、１ｂ、誘電体層１ｃの形状（幅や厚みなどの寸法）、配置、材質（銅箔）などは、差動伝送回路１００の差動インピーダンスが、例えば、ＬＶＤＳレシーバ１０ａの終端抵抗１００Ωに整合するよう１００Ωに設計されている。
【００２６】
図３に示す信号ラインＡ、Ｂの配置は、図中符号Ｃに示す端子３０ａ、３０ｂの中間地点まで継続できるので、コネクタ３０に対しても、ＬＶＤＳドライバ１０とコネクタ３０との間で信号ラインＡ、Ｂを同じ長さに設けることができる。
【００２７】
以上説明したように、差動伝送回路１００における回路基板１の誘電体層１ｃ内部には、互いに同長で、同一の形状（幅や厚みなどの寸法）や材質（銅箔）を有する信号ラインＡ、Ｂが、好適な差動インピーダンスを確保しつつ、互いに重なるように略並行で且つ十分近接するように配置されている。また、回路基板１は、ＧＮＤ層１ａ、１ｂが誘電体層１ｃを挟むように設けられている。
【００２８】
さらに、差動伝送回路１００は、画像信号やクロック信号などを高速処理するための、ＣＣＤや、プリンタ、ＬＣＤなどを備えた画像処理装置が具備する複数の回路基板のインターフェイス用回路１１１などに適用できる。
【００２９】
従って、複数の部品（例えば、集積回路やコネクタなど。）が、予め定まった形状の回路基板１の表面上に密集して配置されるような場合であっても、差動伝送による効果が十分に得られ、信号ラインペアの各信号ラインを伝送する信号に位相差が生じることなく信号を確実に伝送できるとともに、ＥＭＩ不要輻射の抑制が十分可能となる。
【００３０】
なお、本実施の形態における記述は、本発明に係る差動伝送回路および画像処理装置の一例を示すものであり、これに限定されるものではない。本実施の形態における差動伝送回路１００の細部構成および詳細動作に関しては、本発明の趣旨を逸脱しない範囲で適宜変更可能である。
【００３１】
【発明の効果】
本発明によれば、信号ラインペアの各信号ラインを伝送する信号に位相差が生じることなく、確実に信号の伝送が行えるとともに、ＥＭＩ不要輻射の抑制が十分可能な差動伝送が実現できる。特に、高速伝送が必要な画像信号や制御用のクロック信号を伝送する際にも、確実に信号の伝送が行えるとともに、ＥＭＩ不要輻射の抑制が十分可能となる。
【図面の簡単な説明】
【図１】本発明を適用した差動伝送回路の内部構成を示すブロック図である。
【図２】図１に示す差動伝送回路を用いた画像処理装置の内部構成を示すブロック図である。
【図３】図１に示す回路基板の断面を表す図である。
【図４】従来の差動伝送回路の内部構成を示すブロック図である。
【図５】図４に示す回路基板の断面を表す図である。
【図６】図４に示すコネクタに替えて用いる他のコネクタに対する信号ラインの配線パターンを示す図である。
【符号の説明】
１、２、１１  回路基板
１ａ、１ｂ、２ｂ  ＧＮＤ層
１ｃ、２ａ  誘電体層
１０  ＬＶＤＳドライバ
１０ａ  ＬＶＤＳレシーバ
１１１、１１１ａ  インターフェイス用回路
２０  ＣＭＦ
３０、３１  コネクタ
３０ａ、３０ｂ、３１ａ、３１ｂ  端子
４０  ＦＦＣ／ＦＰＣ
５０  画像処理装置
１００  差動伝送回路
２００  差動伝送回路
【図１】
2004349406.tif 000003
【図２】
2004349406.tif 000004
【図３】
2004349406.tif 000005
【図４】
2004349406.tif 000006
【図５】
2004349406.tif 000007
【図６】
2004349406.tif 000008