(57)【要約】【課題】半導体チップの信号周波数での共振を生じることがなく、高い信頼性をもつ半導体装置を可能とする多層配線基板を提供する。【解決手段】コア基板上に２層以上の配線を備える多層配線基板として、絶縁性応力緩和層を介して１層目配線がコア基板上に設けられ、誘電正接が０．０１以下である電気絶縁層を介して２層目配線あるいは２層目以上の各配線が上記の１層目配線上に積層して設けられたものとする。【選択図】　図１
2004055809.tif 000002
【特許請求の範囲】
【請求項１】
コア基板と、該コア基板上に２層以上の配線を備える多層配線基板において、
絶縁性応力緩和層を介して１層目配線をコア基板上に備え、２層目配線あるいは２層目以上の各配線を誘電正接が０．０１以下である電気絶縁層を介して前記１層目配線上に積層して備えることを特徴とする多層配線基板。
【請求項２】
最上層の配線を被覆するように最表面に絶縁応力緩和層が設けられていることを特徴とする請求項１に記載の多層配線基板。
【請求項３】
前記絶縁性応力緩和層は、ベンゾシクロブテン樹脂、フルオレン骨格を有するエポキシ−アクリレート樹脂、ポリイミド樹脂の少なくとも１種からなることを特徴とする請求項１または請求項２に記載の多層配線基板。
【請求項４】
前記絶縁性応力緩和層は、ＸＹ方向の熱膨張係数が１０〜８０ｐｐｍの範囲内であり、かつ、引張り弾性率が１０ＧＰａ以下、引張り強度が７０ＭＰａ以上、引張り伸度が８％以上であることを特徴とする請求項１または請求項２に記載の多層配線基板。
【請求項５】
前記コア基板は、ＸＹ方向の熱膨張係数が２〜２０ｐｐｍの範囲内であることを特徴とする請求項１乃至請求項４のいずれかに記載の多層配線基板。
【請求項６】
少なくとも信号線とグランド間に位置する前記電気絶縁層は、ベンゾシクロブテン樹脂からなることを特徴とする請求項１乃至請求項５のいずれかに記載の多層配線基板。
【請求項７】
前記コア基板は、シリコン、セラミック、ガラス、ガラス−エポキシ複合材料の少なくとも１種からなることを特徴とする請求項１乃至請求項６のいずれかに記載の多層配線基板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、多層配線基板に係り、特に半導体チップを搭載するための高密度配線がなされた多層配線基板に関する。
【０００２】
【従来の技術】
近年、半導体素子は、ますます高集積化、高性能化の一途をたどってきており、その端子数の増加も著しい。例えば、ＱＦＰ（Ｑｕａｄ　Ｆｌａｔ　Ｐａｃｋａｇｅ）のような表面実装パッケージでは、外部端子ピッチを狭めることにより、パッケージサイズを大きくすることなく多端子化に対応してきた。しかし、外部端子の狭ピッチ化に伴い、外部端子自体の幅が細くなって強度が低下するため、フォーミング等の後工程における外部端子のスキュー対応や、平坦性維持が難しくなり、実装に際しては、半導体パッケージの搭載精度の維持が難しくなるという問題があった。すなわち、ＱＦＰでも、更なる多端子化への対応は困難となっている。
これに対応するために、ＢＧＡ（Ｂａｌｌ　Ｇｒｉｄ　Ａｒｒａｙ）に代表される多層樹脂プリント基板をインターポーザとするパッケージが開発されてきた。このＢＧＡは、通常、両面基板の片面に半導体チップを搭載し、他方の面に球状の半田ボールを外部端子として備え、半導体チップの端子と外部端子（半田ボール）との導通をとったものであり、実装性の向上を図ったパッケージである。
【０００３】
また、最近では、パッケージを持たないチップ（ベアチップ）を直接に多層配線基板上に実装するベアチップ実装法が提案されている。ベアチップ実装法では、予め多層配線基板上に形成された配線の接続パッド部に、ボンディング・ワイヤ、ハンダや金属球等からなるバンプ、異方性導電膜、導電性接着剤、光収縮性樹脂等の接続手段を用いて半導体デバイス・チップが実装される。チップがパッケージに封入されていない分、多層配線基板上の配線とチップとの間の接続経路を単純化かつ短縮することができ、また実装密度が向上できる分、他チップとの間の距離も短縮することができる。したがって、小型軽量化はもちろん、信号処理の高速化も期待することができる。
【０００４】
【発明が解決しようとする課題】
上記のようなベアチップ実装法に対応できる多層配線基板は、通常、サブトラクティブ法等で作製した低密度配線を有する両面基板をコア基板とし、このコア基板の両面に電気絶縁層を介して配線を高密度に形成して作製されている。
一方、多層配線基板上に実装される半導体チップは、信号処理の高速化に伴って信号周波数が高くなる傾向にあるが、電気絶縁層が信号周波数での共振を生じた場合、信号の減衰が生じるという問題がある。これを防止するために、多層配線基板を構成する電気絶縁層は、その電気的特性、特に、誘電正接が小さいことが要求されている。
しかしながら、誘電正接の小さい電気絶縁層を構成する絶縁材料は、一般に熱膨張率がコア基板と異なり、このため、熱応力が加わるとクラック等が発生し易い。電気絶縁層にクラック等の欠陥が生じると、導電材料のマイグレーション等が発生して信頼性が低下するという問題がある。
本発明は、上記のような実情に鑑みてなされたものであり、半導体チップの信号周波数での共振を生じることがなく、高い信頼性をもつ半導体装置を可能とする多層配線基板を提供することを目的とする。
【０００５】
【課題を解決するための手段】
このような目的を達成するために、本発明は、コア基板と、該コア基板上に２層以上の配線を備える多層配線基板において、絶縁性応力緩和層を介して１層目配線をコア基板上に備え、２層目配線あるいは２層目以上の各配線を誘電正接が０．０１以下である電気絶縁層を介して前記１層目配線上に積層して備えるような構成とした。
また、本発明の好ましい態様として、最上層の配線を被覆するように最表面に絶縁応力緩和層が設けられているような構成とした。
また、本発明の好ましい態様として、前記絶縁性応力緩和層は、ベンゾシクロブテン樹脂、フルオレン骨格を有するエポキシ−アクリレート樹脂、ポリイミド樹脂の少なくとも１種からなるような構成とした。
【０００６】
また、本発明の好ましい態様として、前記絶縁性応力緩和層は、ＸＹ方向の熱膨張係数が１０〜８０ｐｐｍの範囲内であり、かつ、引張り弾性率が１０ＧＰａ以下、引張り強度が７０ＭＰａ以上、引張り伸度が８％以上であるような構成とした。
また、本発明の好ましい態様として、前記コア基板は、ＸＹ方向の熱膨張係数が２〜２０ｐｐｍの範囲内であるような構成とした。
また、本発明の好ましい態様として、少なくとも信号線とグランド間に位置する前記電気絶縁層は、ベンゾシクロブテン樹脂からなるような構成とした。
また、本発明の好ましい態様として、前記コア基板は、シリコン、セラミック、ガラス、ガラス−エポキシ複合材料の少なくとも１種からなるような構成とした。
上記のような本発明では、コア基板と１層目配線との間に介在する絶縁性応力緩和層が、１層目配線と２層目配線あるいは２層目以上の配線との間に存在する電気絶縁層とコア基板との熱挙動の差による応力を吸収して緩和する作用をなす。
【０００７】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
図１は、本発明の多層配線基板の一実施形態を示す部分縦断面図である。図１において、本発明の多層配線基板１は、コア基板２と、このコア基板２の一方の面２ａ上に形成された配線とを備えている。
多層配線基板１を構成するコア基板２は、コア材２′に複数のスルーホール４が形成されたものであり、各スルーホール４には導電材料５が充填され、この導電材料５によりスルーホール４を介した表面２ａと裏面２ｂの導通がなされている。コア基板２は、その厚みが５０〜３００μｍ、好ましくは１００〜３００μｍの範囲内であり、コア基板２に形成されたスルーホール４の開口径は、２５〜２００μｍ、好ましくは５０〜１７５μｍの範囲内である。コア基板２の厚みが５０μｍ未満であると、支持基板としての強度が不十分であり、３００μｍを超えると、半導体装置の薄型化に支障を来たすことになり好ましくない。また、スルーホール４の開口径が２５μｍ未満であると、スルーホールの加工が難しく導通信頼性が低下し、２００μｍを超えると、高密度配線が困難となり好ましくない。
【０００８】
上記のコア基板２は、ＸＹ方向（コア基板２の表面２ａ（あるいは裏面２ｂ）に平行な平面）の熱膨張係数が２〜２０ｐｐｍ、好ましくは３〜１７ｐｐｍの範囲内であることが望ましい。このようなコア基板２は、例えば、シリコン、セラミック、ガラス、ガラス−エポキシ複合材料等のコア材２′を用いて作製することができる。また、コア基板２の各スルーホール４に充填された導電材料５としては、例えば、銅粒子、銀粒子等の導電性粒子を含有した公知の導電性ペーストを用いることができる。尚、スルーホール４の内壁面、コア材２′の表面に、必要に応じて二酸化珪素、窒化珪素、酸窒化珪素等の電気絶縁膜を形成してもよい。
尚、本発明では、熱膨張係数はＴＭＡ（サーマルメカニカルアナリシス）法により測定するものとする。
【０００９】
多層配線基板１を構成する配線は、図示例では３層配線であり、コア基板２の表面２ａ上に絶縁性応力緩和層６を介しビア部７ａにて所定のスルーホール４の導電材料５に接続されるように形成された１層目の配線８ａと、この１層目の配線８ａ上に電気絶縁層９ａを介しビア部７ｂにて所定の１層目配線８ａに接続されるように形成された２層目の配線８ｂと、この２層目の配線８ｂ上に電気絶縁層９ｂを介しビア部７ｃにて所定の２層目配線８ｂに接続されるように形成された３層目の配線８ｃとからなる。
上記の絶縁性応力緩和層６は、コア基板２と電気絶縁層９ａ，９ｂとの熱挙動の差による応力を吸収して緩和する作用をなすための絶縁層である。このような絶縁性応力緩和層６は、ベンゾシクロブテン樹脂、フルオレン骨格を有するエポキシ−アクリレート樹脂、ポリイミド樹脂、ポリベンゾオキサゾール樹脂等の有機絶縁性材料の少なくとも１種を用いて形成することができる。絶縁性応力緩和層６は、ＸＹ方向（コア基板２の表面２ａに平行な平面）の熱膨張係数が１０〜８０ｐｐｍの範囲内であり、かつ、引張り弾性率が１０ＧＰａ以下、引張り強度が７０ＭＰａ以上、引張り伸度が８％以上であるものとする。また、絶縁性応力緩和層６の厚みは、０．５〜１００μｍ程度とすることが好ましく、厚みが０．５μｍ未満であると、十分な応力緩和作用を発現することができず、１００μｍを超えると、パターン形成が困難となり好ましくない。
尚、本発明では、上記の引張り弾性率、引張り強度、引張り伸度は、引張り試験器により測定するものである。
【００１０】
上記の配線８ａ，８ｂ，８ｃの材質、および、ビア部７ａ，７ｂ，７ｃの材質は、銅、銀、金、クロム等の導電材料とすることができる。
また、電気絶縁層９ａ，９ｂは誘電正接が０．０１以下であるものとする。誘電正接が０．０１を超えると、電気絶縁層９ａ，９ｂが信号周波数での共振を生じ易く、信号の減衰が生じ好ましくない。特に、例えば、２層目の配線８ｂがグランドであり、１層目の配線８ａと３層目の配線８ｃが信号線である場合、２層目の配線８ｂを挟持する位置にある電気絶縁層９ａ，９ｂは信号周波数での共振を生じ易くなるので、誘電正接が０．０１以下であることが必要となる。このような電気絶縁層９ａ，９ｂの材質としては、ベンゾシクロブテン樹脂等を好ましく使用することができる。
【００１１】
上述のような本発明の多層配線基板１では、コア基板２と１層目配線８ａとの間に介在する絶縁性応力緩和層６が、コア基板２と電気絶縁層９ａ，９ｂとの熱挙動の差による応力を吸収して、電気絶縁層９ａ，９ｂに熱応力が作用することが緩和され、クラック等の欠陥が電気絶縁層９ａ，９ｂに発生することが防止される。また、電気絶縁層９ａ，９ｂの誘電正接が０．０１以下であるため、半導体チップの信号周波数での共振を生じることがない。これにより、本発明の多層配線基板は、半導体装置の信頼性向上を可能とするものである。
【００１２】
尚、上述の実施形態では、コア基板２の各スルーホール４に導電材料５が充填されて表面２ａと裏面２ｂの導通がなされているが、スルーホール４の内壁に導電薄膜を形成することにより表面２ａと裏面２ｂの導通をとってもよい。図２は、このような例を示すコア基板２の部分縦断面図である。図２において、スルーホール４の内壁面には、絶縁層３、導電薄膜５ａ，５ｂがこの順に積層されており、スルーホール４内には充填材料５ｃが充填されている。絶縁層３は二酸化珪素、窒化珪素、酸窒化珪素等の電気絶縁膜とすることができ、導電薄膜５ａは銅、クロム、チタン、ニッケル等の下地導電薄膜とし、導電薄膜５ｂは導電薄膜５ａ上に電解めっきにより形成された銅、銀、金、ニッケル等の導電材料からなる薄膜とすることができる。また、スルーホール４内に充填される充填材料５ｃは、導電性ペースト、絶縁性ペースト等の任意の充填材料を選択することができる。
【００１３】
また、上述の実施形態では、コア基板２の一方の面２ａに配線８ａ，８ｂ，８ｃが形成されているが、本発明ではコア基板の両面に配線が形成されたものであってもよい。コア基板の両面に配線を形成する場合、いずれの面の配線も、１層目の配線は絶縁性応力緩和層を介してコア基板上に設けるものとする。尚、コア基板に形成する配線層の積層数には制限はない。
また、本発明の多層配線基板は、最上層の配線を、半導体チップ搭載用の端子パッドを有するものとすることができる。さらに、このような端子パッドの表面に半田層を備えるものであってもよい。
更に、本発明の多層配線基板は、最上層の配線を被覆するように最表面に絶縁応力緩和層が設けられたものであってもよい。この場合の絶縁応力緩和層は、上述の実施形態における絶縁応力緩和層６と同様の材質、すなわち、ベンゾシクロブテン樹脂、フルオレン骨格を有するエポキシ−アクリレート樹脂、ポリイミド樹脂、ポリベンゾオキサゾール樹脂等の有機絶縁性材料の少なくとも１種を用いて形成することができる。
【００１４】
次に、本発明の多層配線基板の製造例を図面を参照しながら説明する。
図３は、図１に示される本発明の多層配線基板の製造例を示す工程図である。
本発明の多層配線基板の製造方法では、まず、コア基板用のコア材２′の両面を研磨して所定の厚みとし、その後、コア材２′の表面２′ａおよび裏面２′ｂに所定のパターンでマスクパターン１３ａ，１３ｂを形成する（図３（Ａ））。コア材２′は、ＸＹ方向（コア材２′の表面２′ａ、裏面２′ｂに平行な平面）の熱膨張係数が２〜２０ｐｐｍ、好ましくは３〜１７ｐｐｍの範囲内である材料、例えば、シリコン、セラミック、ガラス、ガラス−エポキシ複合材料等を使用することができる。また、コア材２′の研磨は、グラインダー、ポリッシュ、ＣＭＰ（ケミカルメカニカルポリッシュ）等により行うことができる。研磨後のコア材２′の厚みは、コア基板２の厚みを考慮して設定することができ、例えば、５０〜３００μｍの範囲内で適宜設定することができる。
【００１５】
次に、マスクパターン１３ａ，１３ｂをマスクとしてコア材２′にスルーホール４を形成する（図３（Ｂ））。このスルーホール形成は、ドライエッチング、サンドブラスト、レーザー等により行うことができる。形成するスルーホール４の開口径は、２５〜２００μｍ、好ましくは５０〜１７５μｍの範囲内で適宜設定することができ、マスクパターン１３ａ，１３ｂの開口径により調整することができる。
尚、スルーホール４を形成したコア材２′の両面、および、スルーホール４の内壁面に絶縁層を形成する場合、コア材２′の材質がシリコンであれば、熱酸化によりコア材２′の表面に二酸化珪素膜を絶縁層として形成することができる。また、塗布方法によりスピンオングラス、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等の絶縁膜をコア材２′の表面に形成することができる。さらに、プラズマＣＶＤ法等の真空成膜法を用いてコア材２′の表面に二酸化珪素膜、窒化珪素、酸窒化珪素等の絶縁層を形成することができる。
【００１６】
次に、スルーホール４内に導電材料５を充填して表裏の導通をとりコア基板２とする（図３（Ｃ））。導電材料５としては、銅粒子、銀粒子等を分散含有する導電性ペーストを用いることができる。スルーホール４内への導電材料５の充填は、スクリーン印刷等により行うことができる。
次に、コア基板２の表面２ａ側に絶縁性応力緩和層、電気絶縁層を介して配線を形成することにより、多層配線基板１を得る（図３（Ｄ））。この配線形成は、例えば、コア基板２の表面２ａ上に絶縁性応力緩和層６を形成し、炭酸ガスレーザー、ＵＶ−ＹＡＧレーザー等を用いてコア基板２の導電材料５の所望箇所が露出するように小径の穴部を絶縁性応力緩和層６の所定位置に形成する。そして、洗浄後、穴部内および絶縁性応力緩和層６上に無電解めっきにより導電層を形成し、この導電層上にドライフィルムレジストをラミネートして所望のパターン露光、現像を行うことによりレジストパターンを形成する。その後、このレジストパターンをマスクとして、上記の穴部を含む露出部に電解めっきにより導電材料を析出させてビア部７ａと１層目の配線８ａを形成し、レジストパターンと導電層を除去する。２層目、３層目の配線は、絶縁性応力緩和層６の代わりに電気絶縁層９ａ，９ｂを用いて上記の操作を繰り返すことにより形成する。
【００１７】
尚、上述の例では、コア材２′のスルーホール４に導電材料５が充填されてコア基板２の表面２ａと裏面２ｂの導通がなされているが、スルーホール４の内壁に導電薄膜を形成することにより表面２ａと裏面２ｂの導通をとってもよい。この場合、例えば、スルーホール４の内壁面に絶縁層、下地導電薄膜、導電薄膜をこの順に積層してスルーホール４を介した表裏の導通をとり、その後、スルーホール４内に導電性ペースト、絶縁性ペースト等の任意の充填材料を充填することができる。絶縁層は、二酸化珪素、窒化珪素、酸窒化珪素等の電気絶縁膜とすることができ、下地導電薄膜は銅、クロム、チタン、ニッケル等の導電材料からなるものとし、導電薄膜は下地導電薄膜上に電解めっきにより形成された銅、銀、金、ニッケル等の導電材料からなる薄膜とすることができる。
【００１８】
【実施例】
次に、具体的実施例を挙げて本発明を更に詳細に説明する。
［実施例１］
コア材として、厚み６２５μｍのシリコンウエハを準備し、このコア材の両面を研磨して厚みを３００μｍとした後、コア材の一方の面に、直径１５０μｍである円形開口を２００〜３００μｍピッチで有するアルミニウムパターンを形成した。次いで、このアルミニウムパターンをマスクとしてコア材にＩＣＰ−ＲＩＥ（Ｉｎｄｕｃｔｉｖｅｌｙ　Ｃｏｕｐｌｅｄ　Ｐｌａｓｍａ　−　Ｒｅａｃｔｉｖｅ　Ｉｏｎ　Ｅｔｃｈｉｎｇ）によりドライエッチングを行いスルーホールを形成した。
【００１９】
次に、アルミニウムパターンをアルカリ溶液により剥離除去し、スルーホールが形成されたコア材に熱酸化処理（１０５０℃、２０分間）を施して、コア材の表面（スルーホール内壁面を含む）に酸化珪素からなる絶縁膜を形成した。次いで、銅粒子を含有する導電性ペーストを、スクリーン印刷によりスルーホール内に充填し、硬化処理（１７０℃、２０分間）を施した。その後、コア材の表面に硬化突出した導電性ペーストを研磨して、スルーホール内に充填された導電性ペーストの表面とコア材の表面とが同一面となるようにしてコア基板を得た。
次に、コア基板上に絶縁性応力緩和層用塗布液Ａとして感光性ポリイミド樹脂組成物（東レ（株）製ＵＲ−３１４０）をスピンコーターにより塗布、乾燥して厚み７μｍの絶縁性応力緩和層を形成した。この絶縁性応力緩和層のＸＹ方向の熱膨張係数をＴＭＡ法により測定した結果、５０ｐｐｍであった。また、この絶縁性応力緩和層の引張り弾性率を引張り試験器（東洋ボールドウィン（株）製テンシロン）により測定した結果、３．２Ｇｐａであり、さらに、引張り強度と引張り伸度を上記の引張り試験器により測定した結果、引張り強度が２００Ｍｐａ、引張り伸度が７０％であった。
【００２０】
次に、ドライエッチングにより、コア基板のスルーホールに充填された導電性ペーストの所望箇所が露出するように小径の穴部を絶縁性応力緩和層の所定位置に形成する。そして、洗浄後、穴部内および絶縁性応力緩和層上にスパッタリング法によりクロムと銅からなる導電層を形成し、この導電層上に液状レジスト（東京応化工業（株）製ＬＡ−９００）を塗布した。次いで、１層目の配線形成用のフォトマスクを介し露光、現像して配線形成用のレジストパターンを形成した。このレジストパターンをマスクとして電解銅めっきを行い、レジストパターンと導電層を除去した。これにより、絶縁性応力緩和層を介して１層目の配線をコア基板上に形成した。
【００２１】
次いで、１層目の配線を覆うように絶縁性応力緩和層上にベンゾシクロブテン樹脂組成物（ダウ・ケミカル社製シクロテン４０２４）をスピンコーターにより塗布、乾燥して厚み９μｍの電気絶縁層を形成した。この電気絶縁層のＸＹ方向の熱膨張係数を上記と同様により測定した結果、５２ｐｐｍであった。また、この電気絶縁層の誘電正接をインピーダンスアナライザー（アジレント（株）製ＨＰ−４２９１Ｂ）により測定した結果、０．０００９であった。
【００２２】
次に、露光、現像して１層目配線の所望箇所が露出するように小径の穴部を電気絶縁層の所定位置に形成した。そして、洗浄後、穴部内および電気絶縁層上にスパッタリング法によりクロムと銅からなる導電層を形成し、この導電層上に液状レジスト（東京応化工業（株）製ＬＡ−９００）を塗布した。次いで、１層目の配線形成用のフォトマスクを介し露光、現像して配線形成用のレジストパターンを形成した。このレジストパターンをマスクとして電解銅めっきを行い、レジストパターンと導電層を除去した。これにより、電気絶縁層を介して２層目の配線を１層目配線上に形成した。
更に、同様の操作を行い、電気絶縁層を介して３層目の配線を２層目配線上に形成した。
これにより、多層配線基板を得た。
【００２３】
［実施例２］
絶縁性応力緩和層用塗布液Ａの代わりに、感光性ポリイミド樹脂組成物（東レ（株）製ＰＷ−１０００）を絶縁性応力緩和層用塗布液Ｂとして用いて電気絶縁層を形成した他は、実施例１と同様にして、多層配線基板を得た。この多層配線基板において、絶縁性応力緩和層は、ＸＹ方向の熱膨張係数が２０ｐｐｍであり、引張り弾性率が３．０Ｇｐａであり、引張り強度が１３０Ｍｐａで引張り伸度が４０％であった。但し、測定方法は実施例１と同様とした。
【００２４】
［実施例３］
絶縁性応力緩和層用塗布液Ａの代わりに、絶縁性応力緩和層用塗布液Ｃとして新日鐵化学（株）製Ｖ−２５９ＰＡを用いて電気絶縁層を形成した他は、実施例１と同様にして、多層配線基板を得た。この多層配線基板において、絶縁性応力緩和層は、ＸＹ方向の熱膨張係数が８０ｐｐｍであり、引張り弾性率が２．６Ｇｐａであり、引張り強度が７５Ｍｐａで引張り伸度が１１．５％であった。但し、測定方法は実施例１と同様とした。
【００２５】
［比較例１］
絶縁性応力緩和層用塗布液Ａの代わりに、ＪＳＲ（株）製ＷＰＲを用いて電気絶縁層を形成した他は、実施例１と同様にして、多層配線基板を得た。この多層配線基板において、絶縁性応力緩和層の代わりに形成した電気絶縁層は、ＸＹ方向の熱膨張係数が５１ｐｐｍであり、引張り弾性率が１．６Ｇｐａであり、引張り強度が７５Ｍｐａで引張り伸度が７．５％であった。但し、測定方法は実施例１と同様とした。
【００２６】
［評価］
上述のように作製した４種の多層配線基板（実施例１〜３、比較例１）について、下記の条件でヒートサイクル試験を行い、電気絶縁層へのクラック発生の有無を観察した。その結果、本発明の多層配線基板（実施例１〜３）は電気絶縁層にクラック発生がみとめられず良好であったが、比較の多層配線基板は電気絶縁層にクラックが発生し、実用に供し得ないものであった。
（ヒートサイクル試験）
プレコンディションは、ＪＥＤＥＣ　ＪＥＳＤ２２−Ａ１１３−Ｂに従い、８５℃、８５％で１６８時間吸湿した。ヒートサイクル試験は、ＪＥＤＥＣ　ＪＥＳＤ２２−Ａ１０４−Ｂに従い、コンディションＢで１０００サイクル行った。
【００２７】
【発明の効果】
以上詳述したように、本発明によればコア基板上に２層以上の配線を備える多層配線基板として、絶縁性応力緩和層を介して１層目配線がコア基板上に設けられ、誘電正接が０．０１以下である電気絶縁層を介して２層目配線あるいは２層目以上の各配線が上記の１層目配線上に積層して設けられるので、電気絶縁層とコア基板との熱挙動の差による応力が絶縁性応力緩和層により吸収されて、電気絶縁層に熱応力が作用することが緩和され、誘電正接が０．０１以下である電気絶縁層に熱履歴によるクラック等の欠陥が発生することが防止され、このような本発明の多層配線基板は、半導体チップの信号周波数での共振を生じることがなく、高い信頼性をもつ半導体装置を可能とする。
【図面の簡単な説明】
【図１】本発明の多層配線基板の一実施形態を示す部分縦断面図である。
【図２】本発明の多層配線基板を構成するコア基板の他の実施形態を示す部分縦断面図である。
【図３】本発明の多層配線基板の製造の一例を示す工程図である。
【符号の説明】
１…多層配線基板
２…コア基板
２′…コア材
４…スルーホール
５…導電材料
６…絶縁性応力緩和層
７ａ，７ｂ，７ｃ…ビア部
８ａ，８ｂ，８ｃ…配線
９ａ，９ｂ…電気絶縁層
【図１】
2004055809.tif 000003
【図２】
2004055809.tif 000004
【図３】
2004055809.tif 000005