(57)【要約】【課題】記憶媒体内の記憶素子に記憶されたデータをホスト装置から読み出す際に認証手続きを必要とする認証システムにおいて、記憶素子の動作検証を認証手続を取ることなく容易に行うことができ、また、記憶媒体内部に記憶素子の動作を検証するための専用回路を不要とする。【解決手段】メモリＩＣカード１１０に、ホスト装置１０１からＲＡＭ１１３の検証命令が入力された場合に、ホスト装置１０１がＲＡＭ１１３に直接アクセスできるように回路を切り換えるセレクタ１２０を備え、ホスト装置１０１のＣＰＵ１０２が、ＲＡＭ１１３内のデータを取得して検証する。また、メモリテスタ等の外部装置から秘密鍵記憶部１２４のための暗号化された検証データを入力し、ＣＰＵ１１２がその検証データと秘密鍵記憶部１２４内のデータとが一致するか否かを検証する。【選択図】　図１
2004133792.tif 000002
【特許請求の範囲】
【請求項１】
記憶媒体内の記憶素子に記憶されたデータをホスト装置から読み出す際に認証手続きを必要とする認証システムであって、前記記憶媒体が、前記ホスト装置から前記記憶素子の検証命令が入力された場合に、前記ホスト装置が前記記憶素子に直接アクセスできるように回路を切り換える手段を備え、前記ホスト装置が、前記記憶媒体の記憶素子から取得したデータが正しいデータであるか否かを検証する手段を備えたことを特徴とする認証システム。
【請求項２】
記憶媒体内の記憶素子に記憶されたデータをホスト装置から読み出す際に認証手続きを必要とする認証システムであって、前記記憶媒体が、前記ホスト装置から前記記憶素子の検証命令が入力された場合に、外部装置から前記記憶素子のための検証データを入力する手段と、前記外部装置から入力された検証データと前記記憶素子内のデータとが一致するか否かを検証する手段を備えたことを特徴とする認証システム。
【請求項３】
記憶媒体内の記憶素子に記憶されたデータをホスト装置から読み出す際に認証手続きを必要とする認証システムにおける記憶媒体であって、前記ホスト装置から入力された前記記憶素子の検証命令を検出する手段と、前記検証命令が検出された場合に、前記ホスト装置が前記記憶素子に直接アクセスできるように回路を切り換える手段とを備えたことを特徴とする認証システムにおける記憶媒体。
【請求項４】
請求項３に記載の記憶媒体の記憶素子から取得したデータが正しいデータであるか否かを検証する手段を備えたことを特徴とする認証システムにおけるホスト装置。
【請求項５】
記憶媒体内の記憶素子に記憶されたデータをホスト装置から読み出す際に認証手続きを必要とする認証システムにおける記憶媒体であって、前記ホスト装置から入力された前記記憶素子の検証命令を検出する手段と、前記検証命令が検出された場合に、外部装置から検証データを取り込む手段と、前記外部装置から取り込まれた検証データと前記記憶素子内のデータとが一致するか否かを検証する検証手段とを備えたことを特徴とする認証システムにおける記憶媒体。
【請求項６】
前記記憶素子が秘密鍵を保持した記憶素子であり、前記検証手段は、前記外部装置からの検証データを基に前記記憶手段に保持された秘密鍵データが正しいデータであるか否かを検証することを特徴とする請求項５記載の認証システムにおける記憶媒体。
【請求項７】
前記検証データが圧縮化されたデータであり、前記圧縮化された検証データを伸張するための伸張手段を備えたことを特徴とする請求項６記載の認証システムにおける記憶媒体。
【請求項８】
前記検証データが前記秘密鍵と同じ秘密鍵を暗号化したデータであり、前記暗号化された検証データを解読する解読手段を備えたことを特徴とする請求項６または７記載の認証システムにおける記憶媒体。
【請求項９】
前記検証手段の検証の結果、前記記憶素子に保持された秘密鍵データが正しくないデータと判断された場合、前記記憶素子内の秘密鍵データを別のデータに書き換える手段を備えたことを特徴とする請求項６ないし８のいずれかに記載の認証システムにおける記憶媒体。
【請求項１０】
記憶媒体内の記憶素子に記憶されたデータをホスト装置から読み出す際に認証手続きを必要とする認証システムにおいて、前記記憶媒体が、前記ホスト装置から前記記憶素子の検証命令が入力された場合に、前記ホスト装置が前記記憶素子に直接アクセスできるように回路を切り換え、前記ホスト装置が、前記記憶媒体の記憶素子から取得したデータが正しいデータであるか否かを検証することを特徴とする認証システムにおける記憶素子検証方法。
【請求項１１】
記憶媒体内の記憶素子に記憶されたデータをホスト装置から読み出す際に認証手続きを必要とする認証システムにおいて、前記記憶媒体が、前記ホスト装置から前記記憶素子の検証命令が入力された場合に、外部装置から前記記憶素子のための検証データを入力し、前記外部装置から入力された検証データと前記記憶素子内のデータとが一致するか否かを検証することを特徴とする認証システムにおける記憶素子検証方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、固有の秘密鍵を格納したメモリＩＣカードの記憶素子の内容や動作を検証する機能を備えた認証システムおよび認証システムにおける記憶媒体、ホスト装置、記憶素子検証方法に関する。
【０００２】
【従来の技術】
小型軽量、大記憶容量かつ書き換え可能な記憶媒体として、メモリカードやＩＣカード（以下、これらを併せてメモリＩＣカードと言う。）に代表される半導体メモリ（フラッシュメモリ等）が普及してきた。そして、メモリＩＣカードの記憶データを不正にコピーされてしまうことを防止（コピーガード）するために、固有の秘密鍵（秘密データ）を予め各メモリＩＣカードに格納しておき、その秘密鍵を用いて記憶データを保護するメモリＩＣカードが知られている（例えば、特許文献１参照）。
【０００３】
図３はこのようなメモリＩＣカードを用いた認証システムの例を示している。図３において、メモリＩＣカード３１０のデータを読み書きするホスト装置３０１は、装置全体を制御し、演算処理を行うＣＰＵ３０２と、ＣＰＵ３０２の演算結果を記憶するＲＡＭ３０３と、ＣＰＵ３０２のプログラムを記憶してあるＲＯＭ３０４と、メモリＩＣカード３１０との間でデータのやり取りを行うホストインターフェイス３０５とを備えている。各ブロック３０３、３０４、３０５は、ＣＰＵ３０２が監視するシステムバス３０５ａに接続されており、互いにデータを共用することができる。一方、メモリＩＣカード３１０は、認証部３１１を備え、認証部３１１は、認証部全体を制御し、認証処理の演算を行うＣＰＵ３１２と、ＣＰＵ３１２の演算結果を記憶するＲＡＭ３１３と、ＣＰＵ３１２のプログラムを記憶してあるＲＯＭ３１４と、ホスト装置３０１との間でデータのやり取りを行うカードインターフェイス３１５と、メモリＩＣカード３１０内のユーザデータ記憶部３１７および秘密鍵記憶部３１８との間でデータのやり取りを行う内部インターフェイス３１６とを備えている。各ブロック３１３、３１４、３１５、３１６は、ＣＰＵ３１２が監視するシステムバス３１２ａに接続されており、互いにデータを共用することができる。ユーザデータ記憶部３１７は、ユーザデータを記憶し、秘密鍵記憶部３１８は、秘密鍵を記憶している。また、秘密鍵テスト部３１９は、秘密鍵記憶部３１８の動作を外部から検証する機能を備えている。
【０００４】
以上のように構成された認証装置において、ホスト装置３０１がメモリＩＣカード３１０のユーザデータ記憶部３１７の内容を読み出す際の動作について図４を参照して説明する。ＲＯＭ３０４に記憶されたプログラムに従い、ＣＰＵ３０２がホストインターフェイス３０５経由でメモリＩＣカード３１０へ認証要求信号を発行すると（ステップＳ４０１）、メモリＩＣカード３１０内のＣＰＵ３１２は、ＲＯＭ３１４に記憶されたプログラムに従い、カードインターフェイス３１５を通じてホスト装置３０１からの認証要求信号を確認した後、秘密鍵記憶部３１８に記憶された秘密鍵データを内部インターフェイス３１６を経由して読み出し（ステップＳ４０２）、ＲＡＭ３１３を使用して認証演算を行い（ステップＳ４０３）、その結果をホスト装置３０１へ渡す（ステップＳ４０４）。ホスト装置３０１のＣＰＵ３０２は、認証確認データをＲＡＭ３０３を使用して演算し、その演算結果をホストインターフェイス３０５経由でメモリＩＣカード３１０へ渡す。メモリＩＣカード３１０のＣＰＵ３１２は、カードインターフェイス３１５を通じてホスト装置３０１からの認証確認データの内容を受け取ると（ステップＳ４０５）、ＲＡＭ３１３を使用して認証演算し、認証演算結果が合格ならば（ステップＳ４０６）、秘密鍵記憶部３１８に記憶された秘密鍵データを内部インターフェイス３１６を経由して読み出すとともに（ステップＳ４０７）、ユーザデータ記憶部３１７内のデータを読み出し（ステップＳ４０８）、秘密鍵により暗号を掛けながらＲＡＭ３１３に暗号化済みのユーザデータを書き込む（ステップＳ４０９、４１０）。ＲＡＭ３１３の内容が満杯になったことをＣＰＵ３１２が検出すると（ステップＳ４１１）、ＣＰＵ３１２は、カードインターフェイス３１５を経由してホスト装置３０１へ読出許可信号を発行する（ステップＳ４１２）。ホスト装置３０１は、メモリＩＣカード３１０から読出許可信号をホストインターフェイス３０５を通じて受信すると、読出要求信号をメモリＩＣカード３１０に発行する。ＣＰＵ３１２は、カードインターフェイス３１５を通じてホスト装置３０１からの読出要求信号を受信すると（ステップＳ４１３）、ＲＡＭ３１３に記憶された暗号化されたユーザデータを読み出し、カードインターフェイス３１５からホスト装置３０１へ出力することで（ステップＳ４１４）、ホスト装置３０１は、メモリＩＣカード３１０から暗号化されたユーザデータを読み出すことができる。
【０００５】
また、ホスト装置３０１が、メモリＩＣカード３１０のユーザデータ記憶部３１７の内容を書き換える処理の流れも、上記認証処理の逆の手順で行われる。また、演算結果を記憶するＲＡＭ３１３の素子が正常動作するかどうかの検証は、上記したような通常の認証処理を行って、ホスト装置３０１がＲＡＭ３１３の内容をすべて読み書きすることで行う。さらに、秘密鍵記憶部３１８に記憶された内容が正しいものであるか否かの検証は、メモリＩＣカード３１０内の秘密鍵テスト部３１９で行われ、外部からテストモードの入力信号があると、秘密鍵テスト部３１９は、秘密鍵記憶部３１８の内容を全部読み出してテストし、テスト結果を外部へ出力する。
【０００６】
【特許文献１】
特開２０００−１６３５４７号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、上記従来の認証システムでは、製品出荷検査時に、メモリＩＣカード３１０内の認証部３１１内にあるＲＡＭ３１３が正しく動作していることを検証するには、複雑な認証処理を実行する必要があり、ＲＡＭ３１３の検証に時間がかかる問題があつた。また、メモリＩＣカード３１０内の秘密鍵を出荷検査時に検証するには、専用のテスト回路をメモリＩＣカード内に用意する必要があり、部品やコストの増加を招く問題があった。また、出荷検査時にメモリＩＣカード３１０が不合格と判定された場合、そのメモリＩＣカードをすぐに破壊し、秘密鍵を守る必要があるが、出荷検査直後にＩＣカードを破壊するには、破壊専用の機器が必要になる問題があった。
【０００８】
本発明は、このような従来の問題を解決するものであり、メモリＩＣカードのような記憶媒体内の記憶素子の検証を、認証手続を取ることなく、また、検証のための専用回路を必要とすることなく、容易に実行することのできる認証システムおよび認証システムにおける記憶媒体、ホスト装置、記憶素子検証方法等を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明の認証システムは、記憶媒体内の記憶素子に記憶されたデータをホスト装置から読み出す際に認証手続きを必要とする認証システムにおいて、前記記憶媒体が、前記ホスト装置から前記記憶素子の検証命令が入力された場合に、前記ホスト装置が前記記憶素子に直接アクセスできるように回路を切り換える手段を備え、前記ホスト装置が、前記記憶媒体の記憶素子から取得したデータが正しいデータであるか否かを検証する手段を備えたことを特徴とする。この構成により、ホスト装置は、記憶媒体内の記憶素子の動作検証を行う際に、認証手続を取ることなく、直接記憶素子内のデータを読み出すことができ、検証作業を容易に行うことができ、また、記憶媒体は、内部に記憶素子の動作を検証するための専用回路を設ける必要がなく、検証作業を容易に行うことができる。
【００１０】
また、本発明の認証システムは、記憶媒体内の記憶素子に記憶されたデータをホスト装置から読み出す際に認証手続きを必要とする認証システムであって、前記記憶媒体が、前記ホスト装置から前記記憶素子の検証命令が入力された場合に、外部装置から前記記憶素子のための検証データを入力する手段と、前記外部装置から入力された検証データと前記記憶素子内のデータとが一致するか否かを検証する手段を備えたことを特徴とする。この構成により、記憶媒体内の記憶素子の動作検証を行う際に、認証手続を取ることなく、また、内部に記憶素子の動作を検証するための専用回路を設ける必要がなく、外部装置から入力された検証データを基に記憶素子の検証作業を容易に行うことができる。
【００１１】
また、本発明の認証システムにおける記憶媒体は、記憶媒体内の記憶素子に記憶されたデータをホスト装置から読み出す際に認証手続きを必要とする記憶媒体であって、前記ホスト装置から入力された前記記憶素子の検証命令を検出する手段と、前記検証命令が検出された場合に、前記ホスト装置が前記記憶素子に直接アクセスできるように回路を切り換える手段とを備えたことを特徴とする。この構成により、ホスト装置は、記憶媒体内の記憶素子の動作検証を行う際に、認証手続を取ることなく、直接記憶素子内のデータを読み出すことができ、記憶素子の検証作業を容易に行うことができる。
【００１２】
また、本発明の認証システムにおけるホスト装置は、上記した記憶媒体の記憶素子から取得したデータが正しいデータであるか否かを検証する手段を備えたことを特徴とする。この構成により、記憶媒体の内部に記憶素子の動作を検証するための専用回路を設ける必要がなく、部品やコストの増加を抑えて、記憶素子の検証作業を容易に行うことができる。
【００１３】
また、本発明の認証システムにおける記憶媒体は、記憶媒体内の記憶素子に記憶されたデータをホスト装置から読み出す際に認証手続きを必要とする記憶媒体であって、前記ホスト装置から入力された前記記憶素子の検証命令を検出する手段と、前記検証命令が検出された場合に、外部装置から検証データを取り込む手段と、前記外部装置から取り込まれた検証データと前記記憶素子内のデータとが一致するか否かを検証する検証手段とを備えたことを特徴とする。この構成により、ホスト装置は、記憶媒体内の記憶素子の動作検証を行う際に、認証手続を取ることなく、また、記憶媒体の内部に記憶素子の動作を検証するための専用回路を設ける必要がなく、外部装置から記憶素子を検証するデータを入力するだけで、記憶素子の検証作業を容易に行うことができる。
【００１４】また、本発明の認証システムにおける記憶媒体は、前記記憶素子が秘密鍵を保持した記憶素子であり、前記検証手段は、前記外部装置からの検証データを基に前記記憶手段に保持された秘密鍵データが正しいデータであるか否かを検証することを特徴とする。この構成により、秘密鍵データの検証を容易に行うことができる。
【００１５】
また、本発明の認証システムにおける記憶媒体は、前記検証データが圧縮化されたデータであり、前記圧縮化された検証データを伸張するための伸張手段を備えたことを特徴とする。この構成により、検証作業を短時間で容易に行うことができる。
【００１６】
また、本発明の認証システムにおける記憶媒体は、前記検証データが前記秘密鍵と同じ秘密鍵を暗号化したデータであり、前記暗号化された検証データを解読する解読手段を備えたことを特徴とする。この構成により、検証データの安全性を確保することができる。
【００１７】
また、本発明の認証システムにおける記憶媒体は、前記検証手段の検証の結果、前記記憶素子に保持された秘密鍵データが正しくないデータと判断された場合、前記記憶素子内の秘密鍵データを別のデータに書き換える手段を備えたことを特徴とする。この構成により、製品出荷検査時にメモリＩＣカードが不合格と判定された場合、メモリＩＣカードを直ちに使用不可能にして、秘密鍵を守ることができる。
【００１８】
また、本発明の認証システムにおける記憶素子検証方法は、記憶媒体内の記憶素子に記憶されたデータをホスト装置から読み出す際に認証手続きを必要とする認証システムにおいて、前記記憶媒体が、前記ホスト装置から前記記憶素子の検証命令が入力された場合に、前記ホスト装置が前記記憶素子に直接アクセスできるように回路を切り換え、前記ホスト装置が、前記記憶媒体の記憶素子から取得したデータが正しいデータであるか否かを検証することを特徴とする。この方法により、ホスト装置は、記憶媒体内の記憶素子の動作検証を行う際に、認証手続を取ることなく、直接記憶素子内のデータを読み出すことができ、検証作業を容易に行うことができ、また、記憶媒体は、内部に記憶素子の動作を検証するための専用回路を設ける必要がなく、検証作業を容易に行うことができる。
【００１９】
また、本発明認証システムにおける記憶素子検証方法は、記憶媒体内の記憶素子に記憶されたデータをホスト装置から読み出す際に認証手続きを必要とする認証システムにおいて、前記記憶媒体が、前記ホスト装置から前記記憶素子の検証命令が入力された場合に、外部装置から前記記憶素子のための検証データを入力し、前記外部装置から入力された検証データと前記記憶素子内のデータとが一致するか否かを検証することを特徴とする。この方法により、記憶媒体内の記憶素子の動作検証を行う際に、認証手続を取ることなく、また、内部に記憶素子の動作を検証するための専用回路を設ける必要がなく、外部装置から入力された検証データを基に記憶素子の検証作業を容易に行うことができる。
【００２０】
【発明の実施の形態】
以下、本発明の実施の形態について図面を用いて説明する。図１は本発明の実施の形態における認証システムの構成を示している。図１において、メモリＩＣカード１１０のデータを読み書きするホスト装置１０１は、ホスト装置１０１の全体を制御し、演算処理を行うＣＰＵ１０２と、ＣＰＵ１０２の演算結果を記憶するＲＡＭ１０３と、ＣＰＵ１０２のプログラムを記憶してあるＲＯＭ１０４と、メモリＩＣカード１１０との間でデータのやり取りを行うホストインターフェイス１０５とを備えている。各ブロック１０３、１０４、１０５は、ＣＰＵ１０２が監視するシステムバス１０２ａに接続されており、互いにデータを共用することができる。また、ホスト装置１０１は、そのホスト機能として、音楽データ再生部または料金収受部等を備えている。一方、メモリＩＣカード１１０は、認証部１１１を備え、認証部１１１は、認証部１１１の全体を制御し、認証処理の演算を行うＣＰＵ１１２と、ＣＰＵ１１２の演算結果を記憶するＲＡＭ１１３と、ＣＰＵ１１２のプログラムを記憶してあるＲＯＭ１１４と、ホスト装置１０１との間でデータのやり取りを行うカードインターフェイス１１５と、メモリカード１１０内のユーザデータ記憶部１１７、秘密鍵記憶部１１８およびヌルデータ書込部１２４との間でデータのやり取りを行う内部インターフェイス１１６と、カードインターフェイス１１５から渡されたホスト装置１０１からの検証命令であることを検出する検証命令検出部１１９と、検証命令が検出された場合に、ホスト装置１０１が記憶素子に直接アクセスできるように回路を切り換えるためのセレクタ１２０と、メモリテスタ等の外部装置から検証データを受信し、ＣＰＵ１１２からの信号を外部装置へ送信する外部インターフェイス１２１と、外部インターフェイス１２１が受信した暗号化された圧縮データを伸張する伸張部１２２と、伸張部１２２により伸張された暗号化データを解読する解読部１２３とを備えている。各ブロック１１３から１２３までは、ＣＰＵ１１２が監視するシステムバス１１２ａに接続されており、互いにデータを共用することができる。ユーザデータ記憶部１１７は、ユーザデータを記憶し、秘密鍵記憶部１１８は、秘密鍵を記憶している。ヌルデータ書込部１２４は、秘密鍵記憶部１１８のデータを全部「０」に書き換える機能を有している。
【００２１】
次に、以上のように構成された認証装置の動作について説明する。なお、通常状態では、セレクタ１２０は、ＲＡＭ１１３との接続を遮断し、ＣＰＵ１１２が監視するシステムバス１１２ａからのデータ線とカードインターフェイス１１５のデータ線を接続しているものとする。ホスト装置１０１がメモリＩＣカード１１０のユーザデータ記憶部１１７の内容を読み出す際の認証処理動作は、図４に示した従来例と同様であるので、重複した説明は省略する。
【００２２】
次に、メモリＩＣカード１１０におけるＲＡＭ検証動作について説明する。図１において、ホスト装置１０１は、ＲＡＭ１１３の検証開始命令を発行する。このシステムでは、ＲＡＭ１１３の検証開始の時は、データ読出許可信号が「ネゲート」状態であり、かつ、データ読出要求信号が「アサート」状態とする。メモリＩＣカード１１０のＣＰＵ１１２は、カードインターフェイス１１５経由で検証開始命令を受信すると、検証命令検出部１１９がその検証開始命令を検出してセレクタ１２０に検証開始であることを知らせ、セレクタ１２０は、ＲＡＭ１１３のデータ線とカードインターフェイス１１５のデータ線とを接続するように切り換える。これにより、ホスト装置１０１からＲＡＭ１１３までのデータ線が接続された状態になり、ホスト装置１０１がＲＡＭ１１３の内容をすべて読み書きすることができる。これにより、ホスト装置１０１は、ＲＯＭ１０４に格納してある検証プログラムに従ってＲＡＭ１１３の内容および動作を検証することができる。
【００２３】
次に、秘密鍵記憶部１１８の検証動作について図２を参照して説明する。ホスト装置１０１は、秘密鍵記憶部１１８の検証開始命令を発行すると（ステップＳ２０１）、カードインターフェイス１１５を通じてこの命令を受信した検証命令検出部１１９は、秘密鍵検証モードであることをＣＰＵ１１２に通知する。このシステムでは、秘密鍵記憶部１１８の検証開始の時は、データ読出許可信号が「ネゲート」状態であり、かつ、データ読出要求信号が「アサート」状態の時とする。次に、メモリテスタ等の外部装置から、秘密鍵記憶部１１８が保持しているのと同じ秘密鍵を、オーディオやビデオで利用されるスクランブル方式やＣＲＣ方式で暗号化した検証データを、外部インターフェイス１２１を通じて認証部１１１に入力する。この検証データを外部インターフェイス１２１を通じて受信したＣＰＵ１１２は（ステップＳ２０２）、その暗号化データを伸張部１２２へ送信し（ステップＳ２０３）、伸張部１２２は、その暗号化データを伸張し、その結果を解読部１２３へ渡す（ステップＳ２０４）。なお、このデータ圧縮は、オーディオやビデオで利用されるＡＴＲＡＣ方式やＭＰＥＧ方式が使用できる。解読部１２３は、伸張部１２２からの伸張データを解読し、解読完了をＣＰＵ１１２へ通知し、ＣＰＵ１１２はその解読データをＲＡＭ１１３へ書き込む（ステップＳ２０５）。ＣＰＵ１１２は、秘密鍵記憶部１１８に記憶された秘密鍵データを内部インターフェイス１１６を経由して読み出し（ステップＳ２０６）、ＲＡＭ１１３に記憶された解読データと一致しているかどうか照合する（ステップＳ２０７）。その結果、一致している場合は（ステップＳ２０８）、その結果データを外部インターフェイス１２１を通じて外部装置へ出力する（ステップＳ２０９）。また、不一致の場合は、ＣＰＵ１１２は、外部インターフェイス１２１を通じて外部装置へ出力するとともに、内部インターフェイス１１６を経由してヌルデータ書込部１２４に鍵の書き換えを命令し（ステップＳ２１０）、ヌルデータ書込部１２４は、ＣＰＵ１１２の命令に従って、秘密鍵を記憶した秘密鍵記憶部１１８の内容を全部「０」に書き換える（ステップＳ２１１）。これにより、製品出荷検査時にメモリＩＣカードが不合格と判定された場合、メモリＩＣカードを直ちに使用不可能にして、秘密鍵を守ることができる。なお、この場合に、秘密鍵記憶部１１８の内容を全部「０」に書き換えるのではなく、新しい秘密鍵データに書き換えるようにしてもよい。
【００２４】
このように、本実施の形態によれば、メモリＩＣカード１１０が、ホスト装置１０１からのＲＡＭ１１３の検証命令を検出する検証命令検出部１１９と、検証命令が検出された場合に、ホスト装置１０１がＲＡＭ１１３に直接アクセスできるように回路を切り換えるセレクタ１２０とを備え、ホスト装置１０１が、ＲＡＭ１１３から取得したデータが正しいデータであるか否かを検証するプログラムをＲＡＭ１０３またはＲＯＭ１０４に備えているので、ホスト装置１０１は、ＲＡＭ１１３の動作検証を行う際に、認証手続を取ることなく、直接ＲＡＭ１１３内のデータを読み出すことができ、検証作業を容易に行うことができる。また、ホスト装置１０１に秘密鍵記憶部１１８の検証を行うプログラムを格納しておけば、秘密鍵記憶部１１８の検証を行うこともでき、メモリＩＣカード１１０は、内部に秘密鍵記憶部１１８の動作を検証するための専用回路を設ける必要がなく、検証作業を容易に行うことができる。
【００２５】
また、本実施の形態によれば、ホスト装置１０１から秘密鍵記憶部１１８の検証命令が入力された場合に、ＲＡＭ１１３またはＲＯＭ１１４に格納されたプログラムに従って、メモリテスタ等の外部装置から秘密鍵記憶部１１８のための検証データを外部インターフェイス１２１に入力し、ＣＰＵ１１２が外部装置から入力された検証データと秘密鍵記憶部１１８内のデータとが一致するか否かを照合するので、秘密鍵記憶部１１８の動作を検証するための専用回路を設ける必要がなく、外部装置から入力された検証データを基に検証作業を容易に行うことができる。
【００２６】
なお、上記実施の形態においては、メモリＩＣカード１１０内のＲＡＭ１１３の検証を行うプログラムをホスト装置１０１のＲＡＭ１０３またはＲＯＭ１０４に格納し、また、秘密鍵記憶部１１８の検証を行うプログラムをメモリＩＣカード１１０のＲＡＭ１１３またはＲＯＭ１１４に格納してあるが、これらのプログラムは、磁気ディスク、光磁気ディスク、ＩＣカード、ＰＰ、ＤＶＤ−ＲＯＭ、ＤＶＤ−ＲＡＭ、ＲＯＭ、ＲＡＭ等の記憶媒体に記憶することができる。したがって、このような記憶媒体を、ホスト装置１０１に読み込ませてＲＡＭ１０３に書き込んだり、リーダライタを使用してメモリＩＣカード１１０のＲＡＭ１１３に書き込むことにより、本発明の認証システムを実現することができる。
【００２７】
【発明の効果】
以上説明したように、本発明の認証システムは、記憶媒体内の記憶素子に記憶されたデータをホスト装置から読み出す際に認証手続きを必要とする認証システムにおいて、記憶媒体が、ホスト装置から記憶素子の検証命令が入力された場合に、ホスト装置が記憶素子に直接アクセスできるように回路を切り換える手段を備え、ホスト装置が、記憶媒体の記憶素子から取得したデータが正しいデータであるか否かを検証する手段を備えているので、ホスト装置は、記憶媒体内の記憶素子の動作検証を行う際に、認証手続を取ることなく、直接記憶素子内のデータを読み出すことができ、検証作業を容易に行うことができ、また、記憶媒体は、内部に記憶素子の動作を検証するための専用回路を設ける必要がなく、検証作業を容易に行うことができる。
【００２８】
また、本発明は、記憶媒体内の記憶素子に記憶されたデータをホスト装置から読み出す際に認証手続きを必要とする認証システムにおいて、記憶媒体が、ホスト装置から前記記憶素子の検証命令が入力された場合に、外部装置から記憶素子のための検証データを入力する手段と、外部装置から入力された検証データと記憶素子内のデータとが一致するか否かを検証する手段を備えているので、記憶媒体内の記憶素子の動作検証を行う際に、認証手続を取ることなく、また、内部に記憶素子の動作を検証するための専用回路を設ける必要がなく、外部装置から入力された検証データを基に記憶素子の検証作業を容易に行うことができる。
【図面の簡単な説明】
【図１】本発明の実施の形態における認証システムの概略構成を示すブロック図
【図２】本発明の実施の形態における秘密鍵記憶部検証動作を示すフロー図
【図３】従来例における認証システムの概略構成を示すブロック図
【図４】従来例における秘密鍵記憶部検証動作を示すフロー図
【符号の説明】
１０１　ホスト装置
１０２　ＣＰＵ
１０３　ＲＡＭ
１０４　ＲＯＭ
１０５　ホストインターフェイス
１１０　メモリＩＣカード
１１１　認証部
１１２　ＣＰＵ
１１３　ＲＡＭ
１１４　ＲＯＭ
１１５　カードインターフェイス
１１６　内部インターフェイス
１１７　ユーザデータ記憶部
１１８　秘密鍵記憶部
１１９　検証命令検出部
１２０　セレクタ
１２１　外部インターフェイス
１２２　伸張部
１２３　解読部
【図１】
2004133792.tif 000003
【図２】
2004133792.tif 000004
【図３】
2004133792.tif 000005
【図４】
2004133792.tif 000006