(57)【要約】【課題】半導体層の膜厚を所定範囲内に収めること。【解決手段】膜厚調整装置は、基板表面に半導体層を堆積する堆積装置１０１、１０２と、基板表面の半導体層をエッチングするエッチング装置１０４、１０５と、堆積装置１０１、１０２及びエッチング装置１０４、１０５を制御する制御装置１１２とを備える。制御装置１１２は、半導体層の膜厚が所定の厚さになるように、堆積装置１０１、１０２による堆積処理、又はエッチング装置１０４、１０５によるエッチング処理を制御する。【選択図】  図１
2004349493.tif 000002
【特許請求の範囲】
【請求項１】
基板表面に半導体層を堆積する堆積装置と、
前記基板表面の半導体層をエッチングするエッチング装置と、
前記堆積装置及び前記エッチング装置を制御する制御装置と、
を備え、前記制御装置は、前記半導体層の膜厚が所定の厚さになるように、前記堆積装置による堆積処理又は前記エッチング装置によるエッチング処理を制御することを特徴とする膜厚調整装置。
【請求項２】
前記制御装置は、前記半導体層の膜厚が所定範囲の上限よりも大きいときには前記エッチング処理を制御し、前記半導体層の膜厚が前記所定範囲の下限よりも小さいときには前記堆積処理を制御することを特徴とする請求項１に記載の膜厚調整装置。
【請求項３】
前記半導体層の膜厚を測定する測定器を更に備え、前記制御装置は、前記測定器の測定結果に基づいて、前記堆積処理及び前記エッチング処理を制御することを特徴とする請求項１又は請求項２に記載の膜厚調整装置。
【請求項４】
前記堆積装置は、１回あたり１００原子層未満の半導体層を堆積することを特徴とする請求項１乃至請求項３のいずれか１項に記載の膜厚調整装置。
【請求項５】
前記エッチング装置は、１回あたり１００原子層未満の半導体層をエッチングすることを特徴とする請求項１乃至請求項４のいずれか１項に記載の膜厚調整装置。
【請求項６】
前記制御装置は、前記堆積処理による１回あたりの堆積量又は前記エッチング処理による１回あたりのエッチング量を変更することができることを特徴とする請求項１乃至請求項５のいずれか１項に記載の膜厚調整装置。
【請求項７】
絶縁層上に半導体層が形成されたＳＯＩ構造を作製する工程と、
前記半導体層の膜厚が所定の厚さになるように、前記半導体層をエッチングする処理又は前記半導体層上に半導体層を堆積する処理を実行する工程と、
を含むことを特徴とするＳＯＩ基板の製造方法。
【請求項８】
前記半導体層を堆積する処理では、１回あたり１００原子層未満の半導体層を堆積し、前記半導体層をエッチングする処理では１回あたり１００原子層未満の半導体層をエッチングすることを特徴とする請求項７に記載のＳＯＩ基板の製造方法。
【請求項９】
前記ＳＯＩ構造を作製する工程は、
半導体基板に酸素イオンを打ち込む工程と、
前記半導体基板を高温で熱処理する工程と、
を含むことを特徴とする請求項７又は請求項８に記載のＳＯＩ基板の製造方法。
【請求項１０】
前記ＳＯＩ構造を作製する工程は、
半導体基板を酸化する工程と、
前記酸化された半導体基板に水素イオンを打ち込んでダメージ層を形成する工程と、
前記ダメージ層が形成された半導体基板を前記ダメージ層の部分で分離する工程と、
を含むことを特徴とする請求項７又は請求項８に記載のＳＯＩ基板の製造方法。
【請求項１１】
前記ＳＯＩ構造を作製する工程は、
半導体基板に多孔質層を形成し、該多孔質層の上に移設層を形成し、これにより第１の基板を作製する工程と、
前記第１の基板と第２の基板とを結合させて、結合基板を作製する工程と、
前記結合基板を前記多孔質層の部分で分離する工程と、
を含むことを特徴とする請求項７又は請求項８に記載のＳＯＩ基板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、膜厚調整装置及びＳＯＩ基板の製造方法に関するものである。
【０００２】
【従来の技術】
従来、高速かつ低消費電力が期待できるデバイス構造として、絶縁体上に半導体層（ＳＯＩ層）が形成された、ＳＯＩ（ｓｉｌｉｃｏｎ  ｏｎ  ｉｎｓｕｌａｔｏｒ  又は  ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｏｎ  ｉｎｓｕｌａｔｏｒ）構造が提案されている。このようなＳＯＩ構造としては、酸化膜上にシリコンが形成された構造、窒化膜上にシリコンが形成された構造、サファイアやスピネル上にシリコンが形成された構造（ＳＯＳ：ｓｉｌｉｃｏｎ  ｏｎ  ｓａｐｐｈｉｒｅ  ｏｒ  ｓｉｌｉｃｏｎ  ｏｎ  ｓｐｉｎｅｌ）が例として挙げられる。このようなＳＯＩ構造を有する基板（以下「ＳＯＩ基板」という。）を製造する方法は、ＳＩＭＯＸ（ｓｅｐａｒａｔｉｏｎ  ｂｙ  ｉｍｐｌａｎｔａｔｉｏｎ  ｏｆ  ｏｘｙｇｅｎ）法とはり合わせ法に大きく分類される。
【０００３】
ＳＩＭＯＸ法は、シリコン基板に酸素イオンを注入した後に、高温で熱処理して、シリコン基板中に埋め込み酸化膜を形成する方法である。ＳＩＭＯＸ法では、イオン注入時に形成される酸化膜の膜厚や酸素イオンの注入深さ等が、バッチ間でばらつくと、基板間でＳＯＩ層（埋め込み酸化膜上のシリコン層）の膜厚がばらつくという問題がある。
【０００４】
一方、はり合わせ法の１つとして、表面に酸化膜が形成されたシリコン基板を、もう１枚のシリコン基板と結合させ、一方のシリコン基板を途中まで研磨することによって、ＳＯＩ基板を作製する方法がある。この方法では、基板作製の最終工程で基板を研磨するときに、研磨装置の機差、研磨布の摩擦抵抗のばらつき、パッドの経時変化等によって、基板間でＳＯＩ層の膜厚がばらつくという問題がある。また、はり合わせ法には、シリコン基板表面の多孔質シリコン層上にシリコン層を形成し、その表面を酸化した基板と、他の基板とを結合させた後に、両者を多孔質シリコン層で分離して、ＳＯＩ基板を作製する方法がある（以下「ＥＬＴＲＡＮ（登録商標）法」という。）。ＥＬＴＲＡＮ（登録商標）法では、多孔質シリコン層上にシリコン層を形成する装置のバッチ間で、経時変化等のばらつきが生じると、基板間の膜厚のばらつきにも反映されうる。
【０００５】
また、ＳＯＩ層自体も、洗浄工程（特に、最終洗浄工程）において、経時変化によって薬液濃度が変化したり、再洗浄によって洗浄回数が異なったりして、洗浄時のエッチング量が変動し、基板間でＳＯＩ層の膜厚がばらつく原因となりうる。
【０００６】
このようなＳＯＩ層の膜厚のばらつきは、半導体集積回路の微細化に伴って、大きな問題となってきている。例えば、ＳＯＩ層の膜厚は、１００ｎｍ以下にまで薄膜化されてきており、ＳＯＩ層の膜厚のばらつきが数ｎｍ程度（約数１０原子層）でも、ＳＯＩ層に形成されるデバイスや回路等に及ぼす影響が無視できない。このため、デバイスメーカーからＳＯＩ基板製造メーカーに対して、ＳＯＩ膜厚のばらつきの規格について、厳しい要求がなされてきている。ＳＯＩ基板が上記規格を満たさないと、ＳＯＩ基板が不良品となって、歩留まりが悪化し、ＳＯＩ基板の製造コストが増大する原因となりうる。
【０００７】
このような状況に対して、従来、基板間におけるＳＯＩ層の膜厚のばらつきが大きい場合には、デバイスの製造プロセスを開始する前にＳＯＩ層の膜厚を測定して、枚葉式の装置に対しては基板毎に製造条件を変えることによって、バッチ式の製造装置に対してはＳＯＩ層の膜厚の厚いグループと薄いグループにロット分割して、製造条件を変えることによって、ロット内でのＳＯＩ層の膜厚のばらつきをできるだけ小さくする工夫が行われてきた。
【０００８】
また、ウェット洗浄に用いられる洗浄液を用いて、ＳＯＩ層自体の膜厚を減少させる技術も開示されている（例えば、特許文献１参照。）。特許文献１の技術を用いれば、ＳＯＩ層の膜厚が厚い場合に、ＳＯＩ層の膜厚を１００ｎｍ以下の膜厚になるまで減少させることができる。
【０００９】
【特許文献１】
特開２００１−１６８３０８号公報
【００１０】
【発明が解決しようとする課題】
しかしながら、従来の技術では、ＳＯＩ基板を用いたデバイス製造プロセスが複雑化して、デバイスの製造プロセスのコストが増大するという問題があった。また、デバイスの製造プロセスに対し、スループットの向上が強く求められており、従来のようにデバイスの製造プロセスを複雑化して、半導体層（ＳＯＩ層）の膜厚のばらつきによる影響を抑えようとする方法は限界にきていた。
【００１１】
また、特許文献１の技術を用いた場合であっても、半導体層の膜厚を増加させることができないため、半導体層の膜厚が薄いＳＯＩ基板に対しては、半導体層の膜厚を所定範囲内に収めることが困難であった。
【００１２】
本発明は、上記の問題点に鑑みてなされたものであり、例えば、半導体層の膜厚を所定範囲内に収めることを目的とする。
【００１３】
【課題を解決するための手段】
本発明の第１の側面は、膜厚調整装置に係り、基板表面に半導体層を堆積する堆積装置と、前記基板表面の半導体層をエッチングするエッチング装置と、前記堆積装置及び前記エッチング装置を制御する制御装置と、を備え、前記制御装置は、前記半導体層の膜厚が所定の厚さになるように、前記堆積装置による堆積処理又は前記エッチング装置によるエッチング処理を制御することを特徴とする。
【００１４】
本発明の好適な実施の形態によれば、前記制御装置は、前記半導体層の膜厚が所定範囲の上限よりも大きいときには前記エッチング処理を制御し、前記半導体層の膜厚が前記所定範囲の下限よりも小さいときには前記堆積処理を制御することが好ましい。
【００１５】
本発明の好適な実施の形態によれば、前記半導体層の膜厚を測定する測定器を更に備え、前記制御装置は、前記測定器の測定結果に基づいて、前記堆積処理及び前記エッチング処理を制御することが好ましい。
【００１６】
本発明の好適な実施の形態によれば、前記堆積装置は、１回あたり１００原子層未満の半導体層を堆積することが好ましい。
【００１７】
本発明の好適な実施の形態によれば、前記エッチング装置は、１回あたり１００原子層未満の半導体層をエッチングすることが好ましい。
【００１８】
本発明の好適な実施の形態によれば、前記制御装置は、前記堆積処理による１回あたりの堆積量又は前記エッチング処理による１回あたりのエッチング量を変更することができることが好ましい。
【００１９】
本発明の第２の側面は、ＳＯＩ基板の製造方法に係り、絶縁層上に半導体層が形成されたＳＯＩ構造を作製する工程と、前記半導体層の膜厚が所定の厚さになるように、前記半導体層をエッチングする処理又は前記半導体層上に半導体層を堆積する処理を実行する工程と、を含むことを特徴とする。
【００２０】
本発明の好適な実施の形態によれば、前記半導体層を堆積する処理では、１回あたり１００原子層未満の半導体層を堆積し、前記半導体層をエッチングする処理では１回あたり１００原子層未満の半導体層をエッチングすることが好ましい。
【００２１】
本発明の好適な実施の形態によれば、前記ＳＯＩ構造を作製する工程は、半導体基板に酸素イオンを打ち込む工程と、前記半導体基板を高温で熱処理する工程と、を含むことが好ましい。
【００２２】
本発明の好適な実施の形態によれば、前記ＳＯＩ構造を作製する工程は、半導体基板を酸化する工程と、前記酸化された半導体基板に水素イオンを打ち込んで、ダメージ層を形成する工程と、前記ダメージ層が形成された半導体基板を前記ダメージ層の部分で分離する工程と、を含むことが好ましい。
【００２３】
本発明の好適な実施の形態によれば、前記ＳＯＩ構造を作製する工程は、半導体基板に多孔質層を形成し、該多孔質層の上に移設層を形成し、これにより第１の基板を作製する工程と、前記第１の基板と第２の基板とを結合させて、結合基板を作製する工程と、前記結合基板を前記多孔質層の部分で分離する工程と、を含むことが好ましい。
【００２４】
【発明の実施の形態】
以下、添付図面を参照して本発明の好適な実施の形態を詳細に説明する。
【００２５】
（第１の実施形態）
［装置の構成］
図１は、本発明の好適な第１の実施形態に係る膜厚調整装置の構成を示す概念図である。
【００２６】
堆積装置１０１、１０２は、基板表面に半導体層を堆積することができる。堆積装置１０１、１０２の反応室には、反応ガス供給系１１０から反応ガスが導入される。堆積装置１０１、１０２が堆積する半導体層の厚さは、１００原子層未満であることが望ましい。堆積装置１０１、１０２としては、例えばＣＶＤ（ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）装置を採用することができる。堆積装置１０１、１０２としてＣＶＤ装置を採用する場合には、例えば、半導体層としてシリコンを堆積するときには、シリコンガスを含む原料を用いて、基板上にシリコンを堆積することができる。この場合、ＣＶＤ装置は、単結晶基板上に単結晶シリコンをエピタキシャル成長させることができる。エピタキシャル成長の成長速度は、１００原子／分以下であるのが望ましい。このようなＣＶＤ装置としては、例えば、熱ＣＶＤ、プラズマＣＶＤ、光ＣＶＤ等のＣＶＤ装置や、常圧ＣＶＤ、減圧ＣＶＤ等の種々のＣＶＤ装置を採用することができる。なお、本実施形態では、堆積装置１０１、１０２としてＣＶＤ装置を一例として挙げたが、これに限定されず、他の薄膜形成装置を採用してもよい。
【００２７】
エッチング装置１０４、１０５は、基板表面の半導体層をエッチングすることができる。エッチング装置１０４、１０５は、基板毎にエッチング条件を最適化するために、枚葉式で基板表面の半導体層をエッチングすることが望ましい。エッチング装置１０４、１０５がエッチングする半導体層の厚さは、１００原子層未満であることが望ましい。なお、本実施形態では、エッチング装置１０４、１０５としてウェットエッチング装置を一例として挙げたが、これに限定されず、例えば、ドライエッチング装置を採用してもよい。この場合、ドライエッチング装置は、水素原子、フッ素原子、及び塩素原子のうち少なくとも１種類の原子を含むエッチングガスを用いるのが好ましい。また、ドライエッチング装置を採用する場合には、酸素原子を含むガスを用いて、基板に含まれる絶縁体上に形成された半導体層を酸化した後に、酸化された半導体層を選択的にエッチングすることができる。
【００２８】
制御装置１１２は、堆積装置１０１、１０２及びエッチング装置１０４、１０５を制御することができる。具体的には、制御装置１１２は、基板に含まれる絶縁体上に形成された半導体層の膜厚が所定の厚さになるように、堆積装置１０１、１０２及びエッチング装置１０４、１０５を制御する。このような制御の態様としては、堆積装置１０１、１０２による堆積処理の繰り返し、又はエッチング装置１０４、１０５によるエッチング処理の繰り返しが挙げられる。また、制御装置１１２は、基板の半導体層の膜厚が所定範囲内にあるか否かを判断し、半導体層の膜厚がこの所定範囲の上限よりも大きいときには、エッチング装置１０４、１０５によるエッチング処理を制御し、半導体層の膜厚がこの所定範囲の下限よりも小さいときには、堆積装置１０１、１０２による堆積処理を制御することができる。制御装置１１２は、半導体層の膜厚が所定範囲内に収まると、エッチング処理及び堆積処理を終了させる。また、エッチング装置１０４、１０５は、堆積処理及びエッチング処理の１回の処理量を変更する変更機構を備えてもよい。
【００２９】
膜厚測定器１０３は、基板表面の半導体層の膜厚を測定することができる。膜厚測定器１０３としては任意のものを採用することができるが、基板への汚染を防止するために、光学式の膜厚測定器１０３を採用することが望ましい。また、図１では、膜厚測定器１０３は、堆積装置１０１、１０２及びエッチング装置１０４、１０５とは別の処理室に設置されているが、堆積装置１０１、１０２及びエッチング装置１０４、１０５の処理室内に設置し、処理中に半導体層の膜厚を測定できるように構成してもよい。
【００３０】
ロボット９０９は、基板の裏面を吸着保持するように構成されたロボットハンドを備え、支持台上を移動することができる。このようなロボットハンドによって、基板表面（例えば、半導体層等が形成される面）が汚染されたり、ダメージを受けたりすることを防止することができる。ロボット９０９は、ローダ１０７から、処理対象としての基板を取り出して各装置に搬送し、処理が終了した基板をアンローダ（オープナー）１０８に格納する。
【００３１】
反応ガス供給系１１０は、本実施形態に係る膜厚調整装置が備える各装置にガスを供給することができる。反応ガス供給系１１０は、例えば、堆積装置１０１、１０２としてＣＶＤ装置を採用する場合には、半導体層を堆積するために必要なガス（例えば、Ｎ２等の希ガス、Ｈ２、Ｏ２、Ｎ２Ｏ、ＣＯ２、ＮＨ３、ＳｉＨ４、Ｓｉ（ＯＣ２Ｈ５）４、ＳｉＣｌ４、ＳｉＨＣｌ３、ＳｉＨ２Ｃｌ２、ＳｉＣｌ４、ＳｉｘＮｙＨｚ、ＰＨ３、Ｂ２Ｈ６等のガスを含む。）を各装置に供給することができる。
【００３２】
エッチング薬液供給系１１１は、本実施形態に係る膜厚調整装置が備える各装置に薬液等を供給することができる。エッチング薬液供給系１１１は、例えば、エッチング装置１０４、１０５としてウェットエッチング装置を採用する場合には、絶縁体上に半導体層が形成された基板上の半導体層をエッチングするために必要な薬液（例えば、オゾン水、ＨＦ、ＨＮＯ、ＣＨ３ＣＯＯＨ、ＮＨ４Ｆ、Ｈ３ＰＯ４、Ｈ２０等の液体を含む。）を供給することができる。
【００３３】
なお、本実施形態に係る膜厚調整装置は、堆積装置１０１、１０２及びエッチング装置１０４、１０５を含む処理室又は処理槽を組み合わせた１つの処理ユニットとして構成されうる。したがって、制御装置１１２は、この処理ユニット全体を制御するように構成され、堆積装置１０１、１０２及び制御装置１１２をそれぞれ並行して複数の条件下で制御することができる。
【００３４】
［装置の動作］
次に、図１に示した本実施形態に係る膜厚調整装置の動作を説明する。本実施形態では、その一例として、ＳＯＩ基板の膜厚を調整する場合について説明する。また、本実施形態では、図１に示すように、堆積処理用の堆積装置１０１、１０２のＣＶＤ反応室が２室、エッチング処理用のエッチング装置１０４、１０５の枚葉洗浄槽が２槽、光学干渉式の膜厚測定用の膜厚測定器１０３ユニットが１つの計５ユニットで構成されたものの動作について例示的に説明する。
【００３５】
まず、膜厚調整装置の外部から導入されたＳＯＩ基板は、ローダ１０７にセットされる。そして、膜厚調整装置内に配置されたロボット９０９は、ローダ１０７から、処理対象としてのＳＯＩ基板を取り出す。次に、ロボット９０９は、ＳＯＩ基板を膜厚測定器１０３にセットする。膜厚測定器１０３では、ＳＯＩ基板に含まれる絶縁体上に形成された半導体層の膜厚を測定する。次に、制御装置１１２は、膜厚測定器１０３による測定結果に基づいて、この半導体層の膜厚が所定範囲内にあるか否かを判断する。制御装置１１２は、半導体層の膜厚が所定範囲の上限よりも大きい場合には、エッチング処理を繰り返すようにエッチング装置１０４、１０５を制御し、半導体層の膜厚が所定範囲の上限よりも小さい場合には、堆積処理を繰り返すように堆積装置１０１、１０２を制御する。制御装置１１２は、半導体層の膜厚が所定範囲内に入ると、エッチング装置１０４、１０５によるエッチング処理及び堆積装置１０１、１０２による堆積処理を終了させる。
【００３６】
以上のようにして、本発明の好適な実施の形態に係る膜厚調整装置によれば、絶縁体上に半導体層が形成された基板の膜厚のばらつきを低減することができる。
【００３７】
［第１の膜厚調整方法］
次に、本実施形態に係る膜厚調整装置を、各種製造技術に適用した場合について説明する。本実施形態では、その一例として、ＳＩＭＯＸ法、はり合わせによるＥＬＴＲＡＮ（登録商標）法、及びＳｍａｒｔ  Ｃｕｔ（登録商標）法の製造技術により製造されたＳＯＩ基板に対し、本実施形態に係る膜厚調整装置を適用した場合について説明する。なお、本実施形態に係る膜厚調整装置は、上記の製造技術だけではなく、その他の製造技術にも適用することができる。
【００３８】
図３は、本実施形態に係る膜厚調整装置による膜厚調整処理を説明するための図である。ＳＯＩ基板には、バルク基板３０１の絶縁体３０２上に半導体層としてのＳＯＩ層３０３が形成されている。バルク基板としては、シリコン（Ｓｉ）が好適であるが、例えば、ＳｉＧｅ、ＧａＡｓ、ＳｉＣ、Ｃ等であってもよい。また、絶縁体３０２としては、酸化膜が好適であるが、例えば、窒化膜等の他の絶縁材料であってもよい。また、ＳＯＩ層３０３は、シリコンで形成されるのが好ましいが、これに限定されず、他の半導体材料で形成されてもよい。本実施形態の膜厚調整装置は、原子層単位（１００原子層未満）のエッチング処理によって、ＳＯＩ基板のＳＯＩ層３０３の膜厚を調整し、例えばＳＯＩ層の膜厚が厚いＳＯＩ基板を、ＳＯＩ層の膜厚が薄いＳＯＩ基板に変更することができる。例えば、図３（ａ）に示すようにＳＯＩ層３０３の膜厚が５０ｎｍのＳＯＩ基板に対し、約６０原子層程度（約３０ｎｍ）のエッチング処理を行って、図３（ｂ）のようにＳＯＩ層３０３’の膜厚が２０ｎｍのＳＯＩ基板に変更することができる。
【００３９】
これによって、顧客によって異なる仕様がある場合でも、同一の条件でＳＯＩ基板を製造して、ＳＯＩ基板の製造工程における最終工程で本実施形態の膜厚調整処理を適用することによって、種々の膜厚のＳＯＩ層を有するＳＯＩ基板を製造することができる。本実施形態では、ＳＯＩ層の膜厚を５０ｎｍから２０ｎｍに変更したが、これは一例として挙げたものに過ぎない。例えば、ＳＯＩ層の膜厚が１００ｎｍとして製造したＳＯＩ基板を、ＳＯＩ層の膜厚が５０ｎｍのＳＯＩ基板に変更することができる。同様にして、ＳＯＩ層の膜厚を２００ｎｍから１５０ｎｍ、５００ｎｍから４５０ｎｍ等に変更することができる。また、本実施形態の膜厚調整処理によって、膜厚分布が劣化したり、表面ラフネスが劣化したりすることがないため、高品質なＳＯＩ基板を提供することができる。
【００４０】
［第２の膜厚調整方法］
次に、本実施形態に係る膜厚調整装置を用いた第２の膜厚調整方法について説明する。図４は、本実施形態に係る膜厚調整装置を用いて、基板に膜厚調整処理を施したときの概略図である。ＳＯＩ基板は、第１の膜厚調整方法で用いたものと概略的には同様であり、バルク基板４０１の絶縁体４０２上に半導体層としてのＳＯＩ層４０３が形成されている。第２の膜厚調整方法では、第１の膜厚調整方法と同様に各種製造方法で製造されたＳＯＩ基板に対し、１００原子層未満の原子層単位の堆積処理を行い、ＳＯＩ層の膜厚が薄いＳＯＩ基板を、ＳＯＩ層の膜厚が厚いＳＯＩ基板に変更することができる。
【００４１】
具体的には、本実施形態に係る膜厚調整装置は、図４（ａ）のようにＳＯＩ層４０３の膜厚が４０ｎｍのＳＯＩ基板に対し、約２０原子層程度（約１０ｎｍ）堆積処理を施して、図４（ｂ）のようにＳＯＩ層４０３’の膜厚が５０ｎｍのＳＯＩ基板に変更することができる。すなわち、膜厚調整処理の前にＳＯＩ層４０３の膜厚が４０ｎｍであったＳＯＩ基板が、本実施形態の原子層単位の堆積処理によって、ＳＯＩ層４０３’の膜厚が５０ｎｍである別の仕様のＳＯＩ基板となる。本実施形態に係る膜厚調整装置は、更に、約４０原子層程度（約２０ｎｍ）の堆積処理を行うことによって、図４（ｃ）のようにＳＯＩ基板のＳＯＩ層４０３’’の膜厚を７０ｎｍに変更することができる。
【００４２】
これによって、顧客により異なる仕様がある場合でも、同一の条件でＳＯＩ基板を製造し、ＳＯＩ基板の製造工程における最終工程で、本実施形態の膜厚調整処理を適用することによって、種々の膜厚のＳＯＩ層を有するＳＯＩ基板を製造することができる。本実施形態では、ＳＯＩ層の膜厚を４０ｎｍから５０ｎｍや７０ｎｍに変更したが、これは一例として挙げたもに過ぎない。例えば、ＳＯＩ層の膜厚を５０ｎｍとして製造したＳＯＩ基板を、ＳＯＩ層の膜厚が１００ｎｍのＳＯＩ基板に変更することができる。同様にして、ＳＯＩ層の膜厚を２００ｎｍから２５０ｎｍ、５００ｎｍから５５０ｎｍ等に変更することができる。また、本実施形態の膜厚調整処理によって、膜厚分布が劣化したり、表面ラフネスが劣化したりすることがないため、高品質なＳＯＩ基板を提供することができる。
【００４３】
［第３の膜厚調整方法］
以下、本実施形態に係る膜厚調整装置を用いた第３の膜厚調整方法について説明する。図５は、本実施形態に係る膜厚調整装置を用いて、基板に膜厚調整処理を施したときの概略図である。ＳＯＩ基板は、第１、２の膜厚調整方法で用いたものと概略的には同様であり、バルク基板５０１、５１１、５２１の絶縁体５０２、５１２、５２２上に半導体層としてのＳＯＩ層５０３、５１３、５２３が形成されている。
【００４４】
ＳＯＩ基板の製造方法によっては、ＳＯＩ層の膜厚の面内平均値が、基板間で５％〜２０％の範囲でばらつく場合がある。その場合、例えば、ＳＯＩ膜厚のばらつきが±５％以下である膜厚ばらつきの規格に対して、大量の不良基板が発生しうる。本実施形態では、ＳＯＩ基板の製造工程における最終工程に本実施形態の膜厚調整処理を適用することによって、上記のように、各種製造方法を用いて製造されたＳＯＩ基板間の膜厚ばらつきが大きく、不良基板がある場合であっても、ＳＯＩ層の膜厚が厚いＳＯＩ基板を薄くし、ＳＯＩ層の膜厚が薄いＳＯＩ基板を厚くして、規格内に入るようにすることができる。
【００４５】
具体的には、まず、図１の膜厚測定器１０３がＳＯＩ層５０３、５１３、５２３の膜厚を測定する。次に、図１の制御装置１１２が、膜厚測定器１０３の測定結果に基づいて、例えば、図５のようにＳＯＩ層５０３、５１３、５２３の膜厚が５５ｎｍ以上のグループ（図５（ａ））と５２．５ｎｍ以上のグループ（図５（ｂ））と４５ｎｍ以下のグループ（図５（ｃ））の３つのグループに分ける。制御装置１１２は、ＳＯＩ層の膜厚が５５ｎｍ以上の膜厚の基板に対しては、約１０原子層（約５ｎｍ）のエッチング処理を実施し、ＳＯＩ層の膜厚が５２．５ｎｍ以上の膜厚の基板に対しては、約５原子層（約２．５ｎｍ）のエッチング処理を実施し、ＳＯＩ層の膜厚が４５ｎｍ以下の膜厚の基板に対しては、約１０原子層（約５ｎｍ）の堆積処理を実施するようにエッチング装置又は堆積装置を制御することができる。その結果、バルク基板５３１の絶縁体５３２上に所望のＳＯＩ層５３３が形成されて、ＳＯＩ基板を膜厚ばらつきの規格内に収めることができる。また、本実施形態の膜厚調整処理によって、膜厚分布が劣化したり、表面ラフネスが劣化したりすることがないため、高品質なＳＯＩ基板を提供することができる。更に、制御装置１１２は、ばらつき規格が小さく、厳しい場合には、グループ分けを細かくして、堆積処理とエッチング処理の１回の処理量を小さくすることもできる。また、制御装置１１２は、ＳＯＩ基板の製造工程における最終工程時において、ＳＯＩ層の膜厚の目標値を厚く設定して、エッチング処理のみで膜厚調整したり、ＳＯＩ層の膜厚の目標値を薄くして、堆積処理のみで膜厚調整したりすることもできる。
【実施例】
（実施例１）
以下、本発明の実施例に係る膜厚調整装置をＳＯＩ基板の製造方法に適用した例として、ＥＬＴＲＡＮ（登録商標）法を用いた製造方法を例示的に示す。図７（ａ）〜図７（ｅ）は、本実施例に係るＳＯＩ基板の製造方法を説明するための模式図である。
【００４６】
まず、図７（ａ）に示す工程で、単結晶Ｓｉ基板７０１を準備して、その表面に陽極化成処理等により多孔質Ｓｉ層７０２を形成した。次いで、図７（ｂ）に示す工程で、多孔質Ｓｉ層７０２の上に、ＳＯＩ層として非多孔質の単結晶Ｓｉ層７０３をエピタキシャル成長法により形成した。次いで、図７（ｃ）に示す工程で、その表面を酸化することによって、絶縁層（ＳｉＯ２層）７０４を形成した。これによって、第１の基板７１０を形成した。次に、図７（ｄ）に示す工程で、単結晶Ｓｉからなる第２の基板７２０を準備し、第１の基板７１０と第２の基板７２０とを、第２の基板７２０と絶縁層７０４とが面するように、室温で密着させて結合基板７５０を作製した。次いで、図７（ｅ）に示す工程で、多孔質Ｓｉ層７０２を分離処理して、結合基板７５０を新たな第１の基板７１０’と新たな第２の基板７３０とに分離した。その後、図７（ｆ）に示す工程で、多孔質層７０２’’と単結晶Ｓｉ層７０３とで選択比の高いエッチングを行い、単結晶Ｓｉ層７０３の膜減りをほとんど起こさずに、多孔質層７０２’’を除去し、ＳＯＩ基板７４０を作製した。以上の方法によって、移設層としての単結晶Ｓｉ層７０３及び絶縁層７０４を、第２の基板７２０に移設した。更に、ＳＯＩ基板７４０を水素雰囲気中でアニールして、極めて表面が平坦なＳＯＩ基板を作製することができた。このようにして、第２の基板７２０（Ｈａｎｄｌｅ基板）には、ＢＯＸ層となる絶縁層７０４（シリコン酸化膜の一部）が形成された。
【００４７】
典型的なＥＬＴＲＡＮ（登録商標）法によれば、単結晶Ｓｉ層７０３（ＳＯＩ層）のターゲット膜厚は、ＢＯＸ層となる絶縁層７０４（シリコン酸化膜）の厚さを見込んだ、半導体層を形成する図７（ｂ）のエピタキシャル成長工程の時点で決定されうる。この場合、顧客の要求が多様化して、ＳＯＩ膜厚の異なる品種が多く存在する場合には、エピタキシャル成長の条件を変えればよいが、条件を変えて多品種の基板を製造する場合には、管理が難しいという問題がある。従って、異なる膜厚を持つ多品種の基板を製造プロセスに適用するよりも、同じ膜厚を持つ同一品種の基板を製造プロセスに適用した方が管理が容易である。本実施例では、例えば１００原子層（５０ｎｍ）程度のスケールで膜厚が異なる品種に対し、ＳＯＩ基板製造の最終工程までは、同じエピタキシャル膜厚で同一品種として製造し、ＳＯＩ基板製造の最終工程で、必要な基板を必要な膜厚に調整した。なお、本実施例では、ＥＬＴＲＡＮ（登録商標）法の最終工程（図７（ｆ））が終了した時点で、ＳＯＩ膜厚が５０ｎｍとして製造されたＳＯＩ基板を、ＳＯＩ膜厚が３０ｎｍのＳＯＩ基板に膜厚調整したが、ＥＬＴＲＡＮ（登録商標）法の最終工程（図７（ｆ））が終了する前に、基板を必要な膜厚に調整してもよい。
【００４８】
図２は、本実施例に係る枚葉式のエッチング装置の構成を示す概念図である。図７（ａ）〜（ｆ）の工程によって作製されたＳＯＩ基板２０１は、搬送機構（不図示）によって、図２の回転機構２０２上の基板チャック（不図示）に配置される。また、オゾン水供給装置２０３、フッ化水素酸溶液供給装置２０４、純水供給装置２０５は、供給ノズル２０６〜２０８から液体をそれぞれＳＯＩ基板２０１上に供給する。これらの機構及び装置は、予め定められたプログラム（処理レシピ）に従って、図１の制御装置１１２により制御される。
【００４９】
まず、基板チャック（不図示）に配置されたＳＯＩ基板２０１を、回転機構２０２によって、図２の矢符Ａの方向に回転させた。このときの回転速度は、８００−１０００ｒｐｍ程度であるのが望ましい。次に、オゾン水供給装置２０３によって、オゾン水供給ノズル２０６からＳＯＩ基板２０１上にオゾン水等の酸化作用のある溶液を供給した。これによって、ＳＯＩ基板２０１の表面が酸化された。このときのオゾン濃度は１０ｐｐｍ、供給時間は２０秒程度であるのが望ましい。次に、所定時間が経過した後に、オゾン水供給装置２０３によるオゾン水の供給を停止させた後に、フッ化水素酸溶液供給装置２０４によってＳＯＩ基板２０１上にフッ化水素酸溶液（ＨＦと、Ｈ２Ｏ、ＨＮＯ３、ＣＨ３ＣＯＯＨの少なくとも１つと、を混合した溶液を含む。）を供給した。このときのフッ化水素酸濃度は１．５％、供給時間は１５秒程度であるのが望ましい。これによって、ＳＯＩ基板２０１表面の酸化された部分がエッチングされた。次に、ＳＯＩ基板２０１に付着した薬液を除去するため、純水供給装置２０５によってＳＯＩ基板２０１上に純水を供給し、ＳＯＩ基板２０１表面を水洗した。ＳＯＩ基板２０１を水洗した後に、ＳＯＩ基板２０１への液体の供給を停止して、回転機構２０２の回転速度を１２００ｒｐｍ程度に上昇させ、ＳＯＩ基板２０１をスピン乾燥させた。
【００５０】
上記の手順では、ＳＯＩ基板２０１にフッ化水素酸溶液を供給した後に、ＳＯＩ基板２０１の水洗・乾燥を行ったが、ＳＯＩ基板２０１に異物が付着することを防止する等の目的で、ＳＯＩ基板２０１の表面を親水性にするために、再度ＳＯＩ基板２０１にオゾン水を供給した後に、ＳＯＩ基板２０１の水洗・乾燥を行ってもよい。また、本実施例のエッチング処理に用いるエッチング装置としては、保持具上に複数の基板を配置して薬液に浸液するバッチ式の処理装置を採用してもよい。また、エッチング処理用の薬液としては、オゾン水、フッ化水素酸溶液、純水に限定されず、酸やアルカリ系の各種化学薬液を採用することができる。例えば、ＮＨ４ＯＨとＨ２Ｏ２とＨ２Ｏとを混合した洗浄液（ＡＰＭ）によって、エッチング処理を行ってもよい。この場合、ＡＰＭは、シリコン表面に酸化膜を形成しながら、酸化されたシリコン表面をスライトエッチングするため、オゾン水による酸化処理を用いなくてもよい。また、ＴＭＡＨ（ｔｅｔｒａｍｅｔｈｙｌａｍｍｏｎｉｕｍ  ｈｙｄｒｏｘｉｄｅ）等の有機アルカリ系の現像液等を用いたエッチング処理を採用することもできる。
【００５１】
本実施例の膜厚調整処理によって、処理前にＳＯＩ層の膜厚が５０ｎｍであったＳＯＩ基板が、本実施例のエッチング処理によってＳＯＩ層を約６０原子層程度（約３０ｎｍ）エッチングされ、ＳＯＩ層の膜厚が２０ｎｍのＳＯＩ基板となった。このとき、処理前に５０ｎｍ±２．５ｎｍ（±５％）であった基板面内の膜厚分布は、処理後には２０ｎｍ±１．０ｎｍ（±５％）となった。また、膜厚分布の劣化や表面ラフネスの劣化は全く生じなかった。
【００５２】
本実施例は、ＥＬＴＲＡＮ（登録商標）法についてのみ述べたが、他のＳＯＩ基板製造方法として、Ｓｍａｒｔ  Ｃｕｔ（登録商標）法、ＳＩＭＯＸ法等のＳＯＩ製造技術を用いることが可能である。いずれの技術を用いた場合であっても、イオン注入工程などのＳＯＩ膜厚を決定する工程が製造工程途中に存在し、本実施例の膜厚調整方法をこれらの工程に用いることによって、それらの途中工程の製造条件を統一化し、最終工程で膜厚調整を行うことができるため、製造工程が安定化し、歩留まりを向上させることができる。
【００５３】
（実施例２）
本実施例では、第１の実施例と同様にＥＬＴＲＡＮ（登録商標）法で作製されたＳＯＩ基板２２５枚に対して、本発明の実施例に係る膜厚調整装置を適用した。本実施例に係る膜厚調整方法の手順は、実施例１で述べた図２の枚葉式のエッチング装置に、市販の光学干渉式膜厚計を適用したものと同様である。また、エッチングの条件としては、実施例１と同様の条件を用いた。
【００５４】
まず、図１の膜厚測定器１０３の測定結果に基づいて、ターゲット膜厚である５５ｎｍを基準として、ＳＯＩ層の膜厚の面内平均値によって３ｎｍ刻みでグループ分けをした。次に、各グループ毎にエッチング回数を決めて、図２の枚葉式のエッチング装置に導入した。１回当たりのエッチング量を約０．７５ｎｍとしたので、例えば、ＳＯＩ層の膜厚の面内平均値が５７〜５９ｎｍのグループに対しては、エッチングを４回繰り返して約６原子層（３ｎｍ）を剥離し、５４〜５６ｎｍとなるように膜厚調整した。同様にして、他のグループに対しても、エッチングの繰り返し回数を決めて、エッチングを行った。
【００５５】
エッチングに用いた薬液の濃度は、枚葉式ウェット洗浄装置に付属の機構を用いて、通常の手順で調整した。薬液の温度は、概ね室温（２３℃）程度であったため、特段の温度制御は実施しなかった。このときの結果を表１に示す。
【００５６】
【表１】
2004349493.tif 000003
【００５７】
本実施例では、ＳＯＩ層（薄膜シリコン層）の基板間における膜厚ばらつきが、１１．５ｎｍから１．８ｎｍに減少し、膜厚が５５±１ｎｍである膜厚均一性の高いＳＯＩ基板２２５枚が得られた。このとき、基板面内の膜厚均一性の劣化量は、平均０．１ｎｍ未満であり、基板面内の膜厚均一性の劣化量は極めて少なかった。
【００５８】
以上のように、市販の装置を用いて、特段の濃度・温度制御を実施することなく、高い膜厚均一性を持つＳＯＩ層（薄膜シリコン層）が得られた。また、本実施例で用いたＳＯＩ基板は、５５ｎｍよりも３ｎｍ程度厚くなるように設計されたものであるため、堆積処理を必要としなかったが、例えば５５ｎｍよりも５ｎｍ程度薄くなるように設計されたＳＯＩ基板に対してターゲット膜厚を５５ｎｍとする場合には、堆積処理が必要な場合が十分生じうる。この場合は、薄い基板に対しては堆積処理を行い、厚い基板に対してはエッチング処理を行えばよい。
【００５９】
（実施例３）
本実施例では、本発明の膜厚調整装置を、ＳＯＩ層の膜厚の面内平均値が２７〜３９ｎｍのＳＯＩ基板１００枚に適用して、３５ｎｍのＳＯＩ基板を形成する膜厚調整を行った。堆積速度は、２０原子層／分（約１０ｎｍ／分）付近になるように、堆積条件を調整した。また、１回当たりのエッチング量は約０．７５ｎｍとした。
【００６０】
制御装置１１２は、図１の膜厚測定器１０３の測定結果に基づいて、３５ｎｍより膜厚が薄いものに対しては、追加堆積を実施するために２つのグループに分け、追加堆積用のＣＶＤ反応室に搬送されるようにプログラムした。すなわち、２７〜３０ｎｍの膜厚のグループに対しては２０原子層／分（約１０ｎｍ／分）の堆積条件で６０秒の追加堆積を行い、３０〜３４ｎｍのグループに対しては同条件で３０秒の追加堆積を行った。追加堆積後は、再び膜厚測定を行い、所望の規格内に入ったグループと、所望の規格より膜厚が厚いグループとに分けた。
【００６１】
また、制御装置１１２は、図１の膜厚測定器１０３の測定結果に基づいて、膜厚が３５ｎｍより厚いものに対しては、２つのグループに分けてエッチング槽に導入されるようにした。すなわち、３７〜３９ｎｍの膜厚のグループに対してはエッチング用の枚葉洗浄槽に基板を搬送し、実施例２と同様の条件でエッチング処理を４回繰り返して、約６原子層（３ｎｍ）のエッチングを行った。エッチング処理後は、再び膜厚測定を行い、所望の規格内に入ったグループと、所望の規格より膜厚が厚いグループとに分けて３４〜３６ｎｍとなるように膜厚調整した。３６〜３７ｎｍの膜厚のグループに対しては、エッチング処理を２回繰り返して、約３原子層（１．５ｎｍ）のエッチングを行い、３４〜３５ｎｍとなるように膜厚調整した。エッチングの結果、規格より薄くなったものについては、再び追加堆積を行うこととした。本実施例では、１００枚の基板すべてが、本発明の高精度膜厚調整処理装置により３４〜３５ｎｍの規格内に入るまで、約２０分かかった。
【００６２】
本実施例では、堆積処理に対しては２グループで２つの条件、エッチング処理に対しては２グループで２つの条件を組み合わせて膜厚調整を行ったが、さらに細かくグループ化して多数の条件を組み合わせることによって、例えば、３４．５〜３５．５ｎｍ等のより厳しい規格にも対応させることができる。
【００６３】
また、本実施例の装置は、膜厚調整ユニットを別ユニットで構成したが、堆積処理用のＣＶＤ反応室内、又はエッチング処理用のエッチング装置内に膜厚測定ユニットを組み込んで、その場（ｉｎ−ｓｉｔｕ）で膜厚を測定し、堆積やエッチングの終点を自動的に判別する機能（自動終点判別機能）を追加することも可能である。
【００６４】
本実施例のＳＯＩ基板の製造方法、及びＳＯＩ膜厚調整装置によって、１００原子層（５０ｎｍ）程度の膜厚調整や、基板間の微小な膜厚差分の補正も可能であり、所望のＳＯＩ膜厚に補正することができる。また、本実施例に係る膜厚調整方法は、数原子層単位（１〜２ｎｍ）で高精度に堆積処理及びエッチング処理を行うことができるため、膜厚分布の劣化、表面ラフネスの劣化はなかった。したがって、従来のＳＯＩ基板製造工程で所望のＳＯＩ膜厚値の許容範囲から外れたものや、基板面内の膜厚分布の大きなものが、表面ラフネスその他のＳＯＩ層の品質を落とすことなく、良品として再生し、歩留まりが向上し、製造コストを低減することができた。
【００６５】
（実施例４）
本実施例では、第１〜３の実施例と同様にＥＬＴＲＡＮ（登録商標）法によって、ＳＯＩ層の膜厚が４０ｎｍのＳＯＩ基板を作製した後に、本実施例の追加堆積処理を行って、５０ｎｍのＳＯＩ基板を作製した例を示す。
【００６６】
本実施例の追加堆積処理では、図７に示されるＥＬＴＲＡＮ（登録商標）法において、ＳＯＩ層のエピタキシャルシリコンの成長工程で用いられる枚葉型のＣＶＤ装置と同様の装置を用いた。図１の膜厚測定器１０３は、膜厚測定を実施した後に、ユーザによって所望の追加堆積膜厚を決定し、図１の制御装置１１２によって予め定められた適当なプログラム（処理レシピ）で処理した。
【００６７】
以下、具体的な堆積処理の条件について述べる。堆積条件、特に堆積速度は、原子層単位の堆積を制御するために、ＥＬＴＲＡＮ（登録商標）法でのＳＯＩ層のエピタキシャル成長を行う条件よりもずっと遅い堆積速度の条件で実施した。多孔質シリコンの表面孔を埋めるための前処理の条件と近い条件で、堆積温度９００〜１０００℃で水素ガスによる前処理を行った後に、反応ガスとしてＳｉＨ４を導入して、約１分間のシリコンを堆積した。この場合の堆積速度は、２０原子層／分（約１０ｎｍ／分）であったが、さらに微小な膜厚調整を行う場合には、堆積速度をより小さくすることもできる。ＢＯＸ厚が変わらなければ、±１００原子層（約５０ｎｍ）の範囲内で調整することができる。また、同様の処理を、いわゆるバッチ式の処理装置を用いて実施してもよい。
【００６８】
以上のように、ＳＯＩ層表面の原子層単位の追加堆積処理は、本発明の膜厚調整方法で処理する前にはＳＯＩ層の膜厚が４０ｎｍのＳＯＩ基板であったものが、本実施例の原子層単位の堆積によって約２０原子層程度（約１０ｎｍ）のシリコンを堆積して、ＳＯＩ層の膜厚が５０ｎｍの別の仕様のＳＯＩ基板となった。このとき、処理前の基板面内の膜厚分布は４０ｎｍ±２．０ｎｍ（±５％）であり、処理後にも５０ｎｍ±２．５ｎｍ（±５％）となり、膜厚分布の劣化は全くなく、表面ラフネスの劣化も全くなかった。
【００６９】
（実施例５）
本発明の別の実施例として、別のＳＯＩ基板製造方法で作製した、ＳＯＩ層の膜厚が１００ｎｍのＳＯＩ基板を作製した後に、本発明のエッチング処理を行い、ＳＯＩ層の膜厚が７０ｎｍのＳＯＩ基板を作製した例を示す。
【００７０】
ＳＯＩ基板製造方法は、Ｓｍａｒｔ  Ｃｕｔ（登録商標）法を用いて作製した。Ｓｍａｒｔ  Ｃｕｔ（登録商標）法は、図８に示したとおり、まず、ボンド基板８０１と呼ばれる基板を酸化処理して、酸化膜８０２を形成した後に（図８の（ａ）に対応）、水素イオンによるイオン打ち込みを行って、イオンダメージ層８０３を形成し（図８の（ｂ）に対応）、ベース基板の支持基板８０４と結合させた（図８の（ｃ）に対応）。その後、水素イオンが打ち込まれた部分（イオンダメージ層８０３）で、基板を分離して（図８の（ｄ）に対応）、イオンダメージ層８０３を研磨処理または、犠牲酸化によるエッチングとアニール処理により取り除き、所望のＳＯＩ層８１０を得た（図８の（ｅ）に対応）。
【００７１】
この製法によれば、ＳＯＩ基板の膜厚は、水素イオンの打ち込みの深さでほぼ決定され、分離後の研磨処理によって最終的な基板間のばらつきを含めた膜厚が決定される。一旦、最終研磨工程によってＳＯＩ層の膜厚が１００ｎｍとして完成したＳＯＩ基板のＳＯＩ層の膜厚を７０ｎｍまで落とすことはできない。しかしながら、本発明の膜厚調整方法では、適用例１の図２に示した枚葉式処理装置を用いて、全く同じ条件で約６０原子層程度（約３０ｎｍ）をエッチングし、ＳＯＩ基板のＳＯＩ層の膜厚を１００ｎｍから７０ｎｍにすることができた。このとき、処理前の基板面内の膜厚分布は１００ｎｍ±５ｎｍ（±５％）であったが、処理後では７０ｎｍ±３．５ｎｍ（±５％）であり、膜厚分布の劣化や表面ラフネスの劣化は全くなかった。
【００７２】
（実施例６）
図９を用いて本発明の別の実施例を説明する。基板としては通常のＣＺ基板を準備した。まず、基板９０１をイオン注入装置に導入し、基板温度５００度程度、注入ドーズ量３〜４×１０１７／ｃｍ２  、加速エネルギー１８０ＫｅＶで酸素イオン９１０を基板９０１に打ち込み（図９の（ａ）に対応）、表面から２００〜３００ｎｍの深さ付近に、酸素イオンを高濃度に含む層９０２を形成した（図９の（ｂ）に対応）。また、このとき、基板９０１に対して高温アニール処理又は表面に１０ミクロン程度のエピタキシャル成長を行った後に、イオン注入装置に導入することによって、ＳＯＩ層の高品質化を図ることもできる。次に、基板９０１をアルゴン雰囲気中で１３５０℃で６時間の熱処理を施し、前述の酸素イオンを高濃度に含む層９０２を酸化シリコン層９０２’（埋め込み酸化膜層：ＢＯＸ層）に変化させた（（図９の（ｃ）に対応））。このようにし、ＳＩＭＯＸ法を用いて、ＳＯＩ層／ＢＯＸ層が４００ｎｍ／９０ｎｍのＳＯＩ基板９１０が形成された。この後、ＩＴＯＸ法等の手法により、ＳＯＩ層／ＢＯＸ層の膜厚の調整、ＢＯＸ層の高品質化処理等を行って、ＳＯＩ層／ＢＯＸ層が４０〜２００ｎｍ／１００〜１２０ｎｍのＳＯＩ基板９１０を実現することができる。
【００７３】
ＳＩＭＯＸ法によるＳＯＩ基板９０１は、高温の熱処理を行うため、基板面内の膜厚分布が非常に優れているが、イオン注入装置の打ち込み強度の分布によって面内膜厚の平均値に一定のばらつきがある。また、イオン注入のバッチ間でもばらつきが生じうるため、基板間の膜厚ばらつきが課題であった。図６（ａ）に５０／１００ｎｍのＳＯＩ基板のＳＯＩ膜厚の面内平均値の基板間推移の一例を示した。図６（ａ）に示すように、イオン注入のバッチ内では５０ｎｍに対して１〜２ｎｍ程度変動したが、イオン注入のバッチ間では３〜６ｎｍ変動したために、イオン注入のバッチによっては、平均値が５５ｎｍを超えてしまうものが発生している。
【００７４】
そこで、イオン注入のバッチのうちで、ＳＯＩ膜厚の面内平均値が５５ｎｍを超えたものについて、本発明のエッチングを行った。まず、膜厚測定後に選別を行って、実施例１と同様に枚葉式のエッチング装置に導入した。１回当たりのエッチング量は約０．７５ｎｍとしたので、エッチングを６回繰り返して、約９原子層（４．５ｎｍ）のエッチングを行った。また、ＳＯＩ膜厚の面内平均値が５２．５ｎｍを超えたものについても、選別して３回の繰り返しを行った結果が図６（ｂ）であり、面内平均値の規格５０±２．５ｎｍから外れたものはなくなった。本実施例では、本発明の膜厚調整を行う前提で、全体として５ｎｍ程度厚くなるように設計して基板を製造したため、追加堆積の手法は行わなかったが、狙いを５０ｎｍとすることによって、薄い基板には追加堆積、厚い基板には追加エッチングを行うことができる。
【００７５】
また、本実施例では、ＳＩＭＯＸ法によって作製されたＳＯＩ基板に対し、基板間のばらつきを補正する方法について述べたが、他の方法に適用することもできる。最終工程に研磨を用いるＳｍａｒｔ  Ｃｕｔ（登録商標）法においては、研磨装置の機差、研磨布の摩擦抵抗等のばらつき、パッドの経時変化等によって、基板間で膜厚のばらつきが生じ、エピタキシャルシリコン薄膜を転写するＥＬＴＲＡＮ（登録商標）法においては、薄膜形成装置のバッチ間の経時変化等によって基板間で膜厚のばらつきが生じうるが、本発明の膜厚調整方法によって、これらの膜厚のばらつきを補正することができる。また、ＳＯＩ層自体も、最終洗浄工程の薬液濃度の経時変化や、再洗浄を行った場合の回数などによって、基板間で膜厚のばらつきが生じうるが、これも本発明の膜厚調整方法によって補正することができる。
【００７６】
【発明の効果】
本発明によれば、例えば、半導体層の膜厚を所定範囲内に収めることができる。
【図面の簡単な説明】
【図１】本発明の好適な実施形態に係る膜厚調整装置の構成を示す概念図である。
【図２】枚葉式のエッチング装置の構成を示す概念図である。
【図３】本発明の好適な実施形態に係る膜厚調整装置による膜厚調整処理を説明するための図である。
【図４】本発明の好適な実施形態に係る膜厚調整装置による膜厚調整処理を説明するための図である。
【図５】本発明の好適な実施形態に係る膜厚調整装置による膜厚調整処理を説明するための図である。
【図６】ＳＯＩ膜厚の面内平均値の基板間推移を示す図である。
【図７】本実施例に係るＳＯＩ基板の製造方法を説明するための模式図である。
【図８】本実施例に係るＳＯＩ基板の製造方法を説明するための模式図である。
【図９】本実施例に係るＳＯＩ基板の製造方法を説明するための模式図である。
【図１】
2004349493.tif 000004
【図２】
2004349493.tif 000005
【図３】
2004349493.tif 000006
【図４】
2004349493.tif 000007
【図５】
2004349493.tif 000008
【図６】
2004349493.tif 000009
【図７】
2004349493.tif 000010
【図８】
2004349493.tif 000011
【図９】
2004349493.tif 000012