(57)【要約】【課題】装置全体での回路規模および処理演算量の増大を最小限に抑えつつ、システム全体のスループットを向上させること。【解決手段】データ分割部１３２は、送信データを複数のブロックに分割することによりｎ個の分割ブロックを生成する。Ｎ個の誤り訂正符号化部１３４の中のｎ個は、ｎ個の分割ブロックのそれぞれに対してブロック単位で誤り訂正符号化を行い、符号ブロックを出力する。データ連結部１３６は、ブロック単位で誤り訂正符号化されたｎ個の符号ブロックを連結する。分割／連結制御部１３８は、データ分割部１３２およびデータ連結部１３６の少なくともいずれか一方を、送信データの分割または符号ブロックの連結がビット単位で行われるように制御する。【選択図】      図２
2004349742.tif 000002
【特許請求の範囲】
【請求項１】
送信データを複数のブロックに分割する分割手段と、
分割された送信データをブロック単位で誤り訂正符号化する誤り訂正符号化手段と、
ブロック単位で誤り訂正符号化された送信データを連結する連結手段と、
前記分割手段および前記連結手段の少なくともいずれか一方を、送信データの分割または送信データの連結がビット単位で行われるように制御する制御手段と、
を有することを特徴とする誤り訂正符号化装置。
【請求項２】
前記制御手段は、
前記分割手段が送信データをビット単位で分割するときの分割パターンを、再送毎に変更することを特徴とする請求項１記載の誤り訂正符号化装置。
【請求項３】
前記制御手段は、
前記連結手段が送信データをビット単位で連結するときの連結パターンを、再送毎に変更することを特徴とする請求項１記載の誤り訂正符号化装置。
【請求項４】
受信データを複数のブロックに分割する分割手段と、
分割された受信データをブロック単位で誤り訂正復号化する誤り訂正復号化手段と、
ブロック単位で誤り訂正復号化された受信データを連結する連結手段と、
誤り訂正符号化装置での制御内容に対応する制御内容に従って、前記分割手段および前記連結手段の少なくともいずれか一方を、受信データの分割または受信データの連結がビット単位で行われるように制御する制御手段と、
を有することを特徴とする誤り訂正復号化装置。
【請求項５】
前記制御手段は、
前記分割手段が受信データをビット単位で分割するときの分割パターンを、再送毎に変更することを特徴とする請求項４記載の誤り訂正復号化装置。
【請求項６】
前記制御手段は、
前記連結手段が受信データをビット単位で連結するときの連結パターンを、再送毎に変更することを特徴とする請求項４記載の誤り訂正復号化装置。
【請求項７】
送信データを複数のブロックに分割する分割ステップと、
分割した送信データをブロック単位で誤り訂正符号化する誤り訂正符号化ステップと、
ブロック単位で誤り訂正符号化した送信データを連結する連結ステップと、を有し、
前記分割ステップおよび前記連結ステップの少なくともいずれか一方において、送信データの分割または送信データの連結をビット単位で行うことを特徴とする誤り訂正符号化方法。
【請求項８】
受信データを複数のブロックに分割する分割ステップと、
分割した受信データをブロック単位で誤り訂正復号化する誤り訂正復号化ステップと、
ブロック単位で誤り訂正復号化した受信データを連結する連結ステップと、を有し、
誤り訂正符号化装置での制御内容に対応する制御内容に従って、前記分割ステップおよび前記連結ステップの少なくともいずれか一方において、受信データの分割または受信データの連結をビット単位で行うことを特徴とする誤り訂正復号化方法。
【請求項９】
データを複数のブロックに分割する第１分割手段と、
分割されたデータをブロック単位で誤り訂正符号化する誤り訂正符号化手段と、
ブロック単位で誤り訂正符号化されたデータを連結する第１連結手段と、
前記第１分割手段および前記第１連結手段の少なくともいずれか一方を、データの分割またはデータの連結がビット単位で行われるように制御する第１制御手段と、
を有する送信装置と、
前記送信装置からの受信データを前記複数のブロックに分割する第２分割手段と、
分割された受信データをブロック単位で誤り訂正復号化する誤り訂正復号化手段と、
ブロック単位で誤り訂正復号化された受信データを連結する第２連結手段と、
前記第１制御手段の制御内容に対応する制御内容に従って、第２分割手段および第２連結手段の少なくともいずれか一方を、受信データの分割または受信データの連結がビット単位で行われるように制御する第２制御手段と、
を有する受信装置と、
を有することを特徴とするデータ通信システム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ブロック符号を用いた誤り訂正符号化／復号化装置および誤り訂正符号化／復号化方法に関する。
【０００２】
【従来の技術】
従来より、データ通信システムにおいて高速でのデータ伝送を実現することができる通信方式に関する検討が行われている。例えば、移動体通信分野では、３ＧＰＰ（３ｒｄ  Ｇｅｎｅｒａｔｉｏｎ  Ｐａｒｔｎｅｒｓｈｉｐ  Ｐｒｏｊｅｃｔ）のＨＳＤＰＡ（Ｈｉｇｈ  Ｓｐｅｅｄ  Ｄｏｗｎｌｉｎｋ  Ｐａｃｋｅｔ  Ａｃｃｅｓｓ）において、また、３ＧＰＰ２（３ｒｄ  Ｇｅｎｅｒａｔｉｏｎ  Ｐａｒｔｎｅｒｓｈｉｐ  Ｐｒｏｊｅｃｔ  ２）の１ｘＥＶ−ＤＯ（１ｘ  Ｅｖｏｌｕｔｉｏｎ  −  Ｄａｔａ  Ｏｎｌｙ）において、それぞれ高速パケット通信方式に関する検討が行われている。
【０００３】
また、ＨＳＤＰＡおよび１ｘＥＶ−ＤＯにおいては、データ（パケット）を伝送するときの誤りの発生頻度を低減することによりスループットの向上を図る誤り訂正技術に関して、検討が行われている。例えば、３ＧＰＰにより標準化が進められているＷ−ＣＤＭＡ（Ｗｉｄｅｂａｎｄ  −  Ｃｏｄｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅ  Ａｃｃｅｓｓ）方式では、ブロック符号（例えば、ターボ符号）が、誤り訂正符号化に採用されている（例えば、非特許文献１参照）。また、３ＧＰＰ２により標準化が進められているｃｄｍａ２０００方式においても同様である。
【０００４】
以下、Ｗ−ＣＤＭＡ方式のダウンリンクにおける従来の送信装置の動作、およびこの送信装置とデータ通信を行う受信装置の動作について概説する。図１３は、従来の送信装置および受信装置の動作の一例を説明するための図である。
【０００５】
まず、送信装置は、ブロック分割部で、送信データを、後段での誤り訂正符号化のために複数のブロックに分割する（Ｓ１）。この分割においては、分割後の各ブロックのブロックサイズを決定し、送信データの所定位置（送信データの先頭または前のブロックの区切り位置の直後）からブロックサイズ分だけ後ろの位置までの連続したデータが一つのブロックとなるように区切り位置を決定し、この区切り位置で送信データを分割する。
【０００６】
そして、誤り訂正符号化部で、分割されたブロック毎に送信データを誤り訂正符号化する（Ｓ２）。そして、符号化ブロック連結部で、ブロック毎に誤り訂正符号化された送信データを、送信データが分割されたときのブロック順と同一のブロック順でシリアルに連結する（Ｓ３）。そして、レートマッチング部で、連結された送信データに対してレートマッチングが行われる（Ｓ４）。
【０００７】
そして、ビットインタリーブ部で、ビットインタリーブを行う（Ｓ５）。このようにして、１フレームの符号化データが生成される。
【０００８】
そして、受信装置は、ビットデインタリーブ部で、送信装置からの符号化データ（受信データ）に対してビットデインタリーブを行う（Ｓ６）。ビットインタリーブおよびビットデインタリーブを行う目的は、誤り訂正に用いられているターボ符号の特徴として、ランダム誤りに対する誤り訂正能力が優れているため、伝送路上で受けるであろうバースト誤りをランダム化させるためである。
【０００９】
続いて、レートデマッチング部で、レートデマッチングを行う（Ｓ７）。そして、符号化ブロック分割部で、後段での誤り訂正復号化のために、受信データを複数（送信装置でのブロック数と同数）の符号化ブロックに分割する（Ｓ８）。そして、誤り訂正復号化部で、分割された符号化ブロック毎に受信データを誤り訂正復号化する（Ｓ９）。そして、復号化ブロック連結部で、符号化ブロック毎に誤り訂正復号化された受信データを、受信データが分割されたときのブロック順と同一のブロック順で連結する（Ｓ１０）。このようにして、復号化データが得られる。
【００１０】
【非特許文献１】
３ＧＰＰ  ＴＳ  ２５．２１２  Ｖ５．２．０  （２００２−０９）：  ３ｒｄ  Ｇｅｎｅｒａｔｉｏｎ  Ｐａｒｔｎｅｒｓｈｉｐ  Ｐｒｏｊｅｃｔ；  Ｔｅｃｈｎｉｃａｌ  Ｓｐｅｃｉｆｉｃａｔｉｏｎ  Ｇｒｏｕｐ  Ｒａｄｉｏ  Ａｃｃｅｓｓ  Ｎｅｔｗｏｒｋ；  Ｍｕｌｔｉｐｌｅｘｉｎｇ  ａｎｄ  ｃｈａｎｎｅｌ  ｃｏｄｉｎｇ  （ＦＤＤ）  （Ｒｅｌｅａｓｅ  ５）  ２００２年９月
【００１１】
【発明が解決しようとする課題】
しかしながら、上記従来の送信装置においては、送信データの分割および連結はブロック単位で行われ、また、符号化ブロック連結の後でビットインタリーブが行われている。このため、例えば情報伝送レート１００Ｍｂｉｔ／ｓ以上の高速なデータ伝送速度で大容量のデータを扱う場合は、ブロック分割部や符号化ブロック連結部だけでなく、ビットインタリーブ部での処理演算量も増大してしまう。仮に誤り訂正符号化における符号化率を１／２とした場合、誤り訂正符号化後のビットレートは２００Ｍｂｉｔ／ｓとなり、高速動作がビットインタリーブ部に要求される。
【００１２】
したがって、従来の送信装置においては、情報伝送レートの高速化に伴って、符号化ブロック連結およびビットインタリーブに対する動作速度も高速化し、それに伴い、ハードウェア規模あるいはソフトウェア処理が増えるという問題がある。また、再送制御を行う場合に、スループットを向上させる方法として、初回送信パケットの送信ビットパターンと再送パケットの送信ビットパターンを替える方法がある。この方法を用いてスループット向上を図る場合、ビットインタリーブ部においてインタリーブパターンを切り替える必要があり、制御が複雑になってしまうという問題がある。
【００１３】
本発明は、かかる点に鑑みてなされたものであり、装置全体での回路規模および処理演算量の増大を最小限に抑えつつ、システム全体のスループットを向上させることができる誤り訂正符号化／復号化装置および誤り訂正符号化／復号化方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明の誤り訂正符号化装置は、送信データを複数のブロックに分割する分割手段と、分割された送信データをブロック単位で誤り訂正符号化する誤り訂正符号化手段と、ブロック単位で誤り訂正符号化された送信データを連結する連結手段と、前記分割手段および前記連結手段の少なくともいずれか一方を、送信データの分割または送信データの連結がビット単位で行われるように制御する制御手段と、を有する構成を採る。
【００１５】
この構成によれば、送信データを複数のブロックに分割する分割手段とブロック単位で誤り訂正符号化された送信データを連結する連結手段との少なくともいずれか一方を、送信データの分割または連結がビット単位で行われるように制御する、つまり、送信データの分割および連結の少なくともいずれか一方がビット単位で行われるため、例えば、送信データを１ビットずつシリアルパラレル変換するような配置で送信データを分割するだけで、または、送信データを１ビットずつパラレルシリアル変換するような配置で送信データを連結するだけで、送信データのビット順を替えることができ、伝送路で発生しうるバースト誤りを、送信データ連結後に専用に設けられたビットインタリーブ部でビットインタリーブを行うことなくランダム化させることができ、受信装置での受信誤り率特性を向上させることができ、よって、送信装置全体での処理演算量の増大を最小限に抑えつつ、システム全体のスループットを向上させることができる。また、ビットインタリーブを行うための回路を設ける必要性をなくし、送信装置の装置規模を縮小することができる。
【００１６】
本発明の誤り訂正符号化装置は、上記構成において、前記制御手段は、前記分割手段が送信データをビット単位で分割するときの分割パターンを、再送毎に変更する構成を採る。
【００１７】
この構成によれば、送信データをビット単位で分割するときの分割パターンを再送毎に変更するため、分割パターンが異なる複数の送信データを再送時に受信装置で合成することができ、分割パターンを再送毎に変更するだけで時間ダイバーシチにより受信誤り率特性を向上させることができ、非常に容易な制御でシステム全体のスループットを向上させることができる。
【００１８】
本発明の誤り訂正符号化装置は、上記構成において、前記制御手段は、前記連結手段が送信データをビット単位で連結するときの連結パターンを、再送毎に変更する構成を採る。
【００１９】
この構成によれば、送信データをビット単位で連結するときの連結パターンを再送毎に変更するため、連結パターンが異なる複数の送信データを再送時に受信装置で合成することができ、連結パターンを再送毎に変更するだけで時間ダイバーシチにより受信誤り率特性を向上させることができ、非常に容易な制御でシステム全体のスループットを向上させることができる。
【００２０】
本発明の誤り訂正復号化装置は、受信データを複数のブロックに分割する分割手段と、分割された受信データをブロック単位で誤り訂正復号化する誤り訂正復号化手段と、ブロック単位で誤り訂正復号化された受信データを連結する連結手段と、誤り訂正符号化装置での制御内容に対応する制御内容に従って、前記分割手段および前記連結手段の少なくともいずれか一方を、受信データの分割または受信データの連結がビット単位で行われるように制御する制御手段と、を有する構成を採る。
【００２１】
この構成によれば、受信データを複数のブロックに分割する分割手段とブロック単位で誤り訂正復号化された受信データを連結する連結手段との少なくともいずれか一方を、受信データの分割または連結がビット単位で行われるように制御する、つまり、受信データの分割および連結の少なくともいずれか一方がビット単位で行われるため、例えば、受信データを１ビットずつシリアルパラレル変換するような配置で受信データを分割するだけで、または、受信データを１ビットずつパラレルシリアル変換するような配置で受信データを連結するだけで、受信データのビット順を替えることができ、伝送路で発生しうるバースト誤りを、受信データ分割前にビットデインタリーブを行うことなくランダム化させることができ、受信装置での受信誤り率特性を向上させることができ、よって、受信装置全体での処理演算量の増大を最小限に抑えつつ、システム全体のスループットを向上させることができる。また、ビットデインタリーブを行うための回路を設ける必要性をなくし、受信装置の装置規模を縮小することができる。
【００２２】
本発明の誤り訂正復号化装置は、上記構成において、前記制御手段は、前記分割手段が受信データをビット単位で分割するときの分割パターンを、再送毎に変更する構成を採る。
【００２３】
この構成によれば、受信データをビット単位で分割するときの分割パターンを再送毎に変更するため、分割パターンが異なる複数の受信データを再送時に合成することができ、分割パターンを再送毎に変更するだけで時間ダイバーシチにより受信誤り率特性を向上させることができ、非常に容易な制御でシステム全体のスループットを向上させることができる。
【００２４】
本発明の誤り訂正復号化装置は、上記構成において、前記制御手段は、前記連結手段が受信データをビット単位で連結するときの連結パターンを、再送毎に変更する構成を採る。
【００２５】
この構成によれば、受信データをビット単位で連結するときの連結パターンを再送毎に変更するため、連結パターンが異なる複数の受信データを再送時に合成することができ、連結パターンを再送毎に変更するだけで時間ダイバーシチにより受信誤り率特性を改善することができ、非常に容易な制御でシステム全体のスループットを向上させることができる。
【００２６】
本発明の誤り訂正符号化方法は、送信データを複数のブロックに分割する分割ステップと、分割した送信データをブロック単位で誤り訂正符号化する誤り訂正符号化ステップと、ブロック単位で誤り訂正符号化した送信データを連結する連結ステップと、を有し、前記分割ステップおよび前記連結ステップの少なくともいずれか一方において、送信データの分割または送信データの連結をビット単位で行うようにした。
【００２７】
この方法によれば、送信データを複数のブロックに分割する分割ステップとブロック単位で誤り訂正符号化した送信データを連結する連結ステップとの少なくともいずれか一方において、送信データの分割または連結をビット単位で行う、つまり、送信データの分割および連結の少なくともいずれか一方がビット単位で行われるため、例えば、送信データを１ビットずつシリアルパラレル変換するような配置で送信データを分割するだけで、または、送信データを１ビットずつパラレルシリアル変換するような配置で送信データを連結するだけで、送信データのビット順を替えることができ、伝送路で発生しうるバースト誤りを、送信データ連結後に専用に設けられたビットインタリーブ部でビットインタリーブを行うことなくランダム化させることができ、受信装置での受信誤り率特性を向上させることができ、よって、送信装置全体での処理演算量の増大を最小限に抑えつつ、システム全体のスループットを向上させることができる。また、ビットインタリーブを行うための回路を設ける必要性をなくし、送信装置の装置規模を縮小することができる。
【００２８】
本発明の誤り訂正復号化方法は、受信データを複数のブロックに分割する分割ステップと、分割した受信データをブロック単位で誤り訂正復号化する誤り訂正復号化ステップと、ブロック単位で誤り訂正復号化した受信データを連結する連結ステップと、を有し、誤り訂正符号化装置での制御内容に対応する制御内容に従って、前記分割ステップおよび前記連結ステップの少なくともいずれか一方において、受信データの分割または受信データの連結をビット単位で行うようにした。
【００２９】
この方法によれば、受信データを複数のブロックに分割する分割ステップとブロック単位で誤り訂正復号化した受信データを連結する連結ステップとの少なくともいずれか一方において、受信データの分割または連結をビット単位で行う、つまり、受信データの分割および連結の少なくともいずれか一方がビット単位で行われるため、例えば、受信データを１ビットずつシリアルパラレル変換するような配置で受信データを分割するだけで、または、送信データを１ビットずつパラレルシリアル変換するような配置で受信データを連結するだけで、受信データのビット順を替えることができ、伝送路で発生しうるバースト誤りを、受信データ分割前にビットデインタリーブを行うことなくランダム化させることができ、受信装置での受信誤り率特性を向上させることができ、よって、受信装置全体での処理演算量の増大を最小限に抑えつつ、システム全体のスループットを向上させることができる。また、ビットデインタリーブを行うための回路を設ける必要性をなくし、受信装置の装置規模を縮小することができる。
【００３０】
本発明のデータ通信システムは、データを複数のブロックに分割する第１分割手段と、分割されたデータをブロック単位で誤り訂正符号化する誤り訂正符号化手段と、ブロック単位で誤り訂正符号化されたデータを連結する第１連結手段と、前記第１分割手段および前記第１連結手段の少なくともいずれか一方を、データの分割またはデータの連結がビット単位で行われるように制御する第１制御手段と、を有する送信装置と、前記送信装置からの受信データを前記複数のブロックに分割する第２分割手段と、分割された受信データをブロック単位で誤り訂正復号化する誤り訂正復号化手段と、ブロック単位で誤り訂正復号化された受信データを連結する第２連結手段と、前記第１制御手段の制御内容に対応する制御内容に従って、第２分割手段および第２連結手段の少なくともいずれか一方を、受信データの分割または受信データの連結がビット単位で行われるように制御する第２制御手段と、を有する受信装置と、を有する構成を採る。
【００３１】
この構成によれば、送信装置では、データを分割する第１分割手段とデータを連結する第１連結手段との少なくともいずれか一方を、データの分割または連結がビット単位で行われるように制御し、受信装置では、受信データを分割する第２分割手段と受信データを連結する第２連結単位との少なくともいずれか一方を、受信データの分割または連結がビット単位で行われるように、送信装置での制御内容に対応する制御内容に従って制御するため、例えば、送信装置では、データを１ビットずつシリアルパラレル変換するような配置でデータを分割し、受信装置では、受信データを１ビットずつパラレルシリアル変換するような配置で受信データを連結するだけで、または、送信装置では、データを１ビットずつパラレルシリアル変換するような配置でデータを連結し、受信装置では、受信データを１ビットずつシリアルパラレル変換するような配置で受信データを分割するだけで、送信装置ではデータのビット順を替えることができ、受信装置では送信装置で替えられたビット順を元に戻すことができ、伝送路で発生しうるバースト誤りを、データ連結後のビットインタリーブおよび受信データ分割前のビットデインタリーブを行うことなくランダム化させることができ、受信装置での受信誤り率特性を向上させることができ、よって、各装置全体での処理演算量の増大を最小限に抑えつつ、システム全体のスループットを向上させることができる。また、ビットインタリーブおよびビットデインタリーブの各々を行うための回路を設ける必要性をなくし、各装置の装置規模を縮小することができる。
【００３２】
【発明の実施の形態】
本発明の骨子は、送信データを複数のブロックに分割する分割手段とブロック単位で誤り訂正符号化された送信データを連結する連結手段との少なくともいずれか一方を、送信データの分割または連結がビット単位で行われるように制御することである。
【００３３】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。なお、以下の実施の形態において、送信装置から受信装置へ送信される送信データは、所定の最大ブロックサイズより大きいデータであることを前提として説明する。
【００３４】
図１は、本発明の一実施の形態に係るデータ通信システムの要部の構成を示すブロック図である。図１に示すデータ通信システムは、送信装置１００および受信装置２００を有する。送信装置１００および受信装置２００は、伝送路（有線伝送路または無線伝送路）３００を介して互いにデータ通信を行う。
【００３５】
送信装置１００は、ＣＲＣ（Ｃｙｃｌｉｃ  Ｒｅｄｕｎｄａｎｃｙ  Ｃｈｅｃｋ）付加部１１０、バッファ１２０、誤り訂正符号化装置１３０、多重部１４０、変調部１５０、送信部１６０、および再送要求ビット受信部１７０を有する。
【００３６】
誤り訂正符号化装置１３０の内部構成は、図２に示すとおりである。誤り訂正符号化装置１３０は、データ分割部１３２、Ｎ個（Ｎは２以上の整数）の誤り訂正符号化部１３４−１、…、１３４−Ｎ、データ連結部１３６、および分割／連結制御部１３８を有する。以下、Ｎ個の誤り訂正符号化部１３４−１〜１３４−Ｎのうち任意の一つを「誤り訂正符号化部１３４」と記述する。
【００３７】
ＣＲＣ付加部１１０は、誤り検出のためのＣＲＣを送信データに付加する。
【００３８】
バッファ１２０は、ＣＲＣが付加された送信データを一時的に蓄積する。また、再送要求ビット（ＮＡＣＫ：Ｎｅｇａｔｉｖｅ  ＡＣＫｎｏｗｌｅｄｇｍｅｎｔ）を受信しないとき、すなわち、ＡＣＫ（ＡＣＫｎｏｗｌｅｄｇｍｅｎｔ）を受信したときは、新しい送信データを出力し、ＮＡＣＫを受信したときは、送信済みの送信データを再度出力する。
【００３９】
データ分割部１３２は、分割／連結制御部１３８から指示された送信側分割パターンに従って、送信データをｎ個（ｎは２以上Ｎ以下の整数）のブロックに分割する。このとき、分割後の各ブロックのブロックサイズ（以下、「第１ブロックサイズ」と言う）が、上記最大ブロックサイズ以下かつ均等になるように、また、符号ブロックのサイズや符号化率に応じたビット数となるように、送信データの分割を行う。なお、第１ブロックサイズが均等にならない場合には、「０」情報をデータの先頭に付加する。また、データ分割部１３２は、送信データ分割により生成されたｎ個の分割ブロックをｎ個の誤り訂正符号化部１３４にそれぞれ割り当てる。
【００４０】
Ｎ個の誤り訂正符号化部１３４の各々は、ｎ個の分割ブロックのうち一個が割り当てられた場合に、その分割ブロックに対して誤り訂正符号化を行う。また、分割ブロックを誤り訂正符号化することにより生成された符号ブロックを出力する。
【００４１】
データ連結部１３６は、ブロック単位で誤り訂正符号化されたｎ個の符号ブロックを分割／連結制御部１３８から指示された送信側連結パターンに従って連結することにより、符号化データを生成する。
【００４２】
分割／連結制御部１３８は、データ分割部１３２およびデータ連結部１３６の少なくともいずれか一方を、送信データの分割または符号ブロックの連結がビット単位で行われるように制御する。
【００４３】
より具体的には、分割／連結制御部１３８は、データ分割部１３２に送信データの分割をビット単位で行わせる場合には、送信データをビット単位で分割するときの送信側分割パターンをデータ分割部１３２に指示する。ここで、指示される送信側分割パターンは、送信データを１ビットずつシリアルパラレル変換するような配置で送信データを分割する第１送信側分割パターンと、第１ブロックサイズと同数の連続したビットが１個の分割ブロックに配置されるように送信データを分割する第２送信側分割パターンと、のいずれか一方である。
【００４４】
この送信側分割パターンの指示において、分割／連結制御部１３８は、ＡＣＫを受信した場合には、第２送信側分割パターンをデータ分割部１３２に指示し、ＮＡＣＫを受信した場合には、第１送信側分割パターンをデータ分割部１３２に指示する。このように、再送要求ビットの受信結果に応じて、データ分割部１３２に指示する送信側分割パターンを切り替える。
【００４５】
なお、本実施の形態では、上記２種類の送信側分割パターンが用いられているが、３種類以上の異なる送信側分割パターンが用いられても良い。例えば、初回再送後にＮＡＣＫを受信した場合には、第１および第２送信側分割パターンと異なる第３送信側分割パターンを指示する。このように、データ分割部１３２に指示する送信側分割パターンを再送毎に変更しても良い。
【００４６】
また、分割／連結制御部１３８は、データ連結部１３６に符号ブロックの連結をビット単位で行わせる場合には、符号ブロックをビット単位で連結するときの送信側連結パターンをデータ連結部１３６に指示する。ここで、指示される送信側連結パターンは、ｎ個の符号ブロックを１ビットずつパラレルシリアル変換するような配置で符号ブロックを連結する第１送信側連結パターンと、各符号ブロックにおけるビット順が替わらないような配置で符号ブロックを連結する第２送信側連結パターンと、のいずれか一方である。
【００４７】
この送信側連結パターンの指示において、分割／連結制御部１３８は、ＡＣＫを受信した場合には、第２送信側連結パターンをデータ連結部１３６に指示し、ＮＡＣＫを受信した場合には、第１送信側連結パターンをデータ連結部１３６に指示する。このように、再送要求ビットの受信結果に応じて、データ連結部１３６に指示する送信側連結パターンを切り替える。
【００４８】
なお、本実施の形態では、上記２種類の送信側連結パターンが用いられているが、３種類以上の異なる送信側連結パターンが用いられても良い。例えば、初回再送後にＮＡＣＫを受信した場合には、第１および第２送信側連結パターンと異なる第３送信側連結パターンを指示する。このように、データ連結部１３６に指示する送信側連結パターンを再送毎に変更しても良い。
【００４９】
また、分割／連結制御部１３８は、データ分割部１３２およびデータ連結部１３６の制御内容（つまり、データ分割部１３２およびデータ連結部１３６に対して指示した送信側分割パターンおよび送信側連結パターン）を示す制御情報を生成する。
【００５０】
多重部１４０は、符号化データに制御情報を多重する。
【００５１】
変調部１５０は、変調後の符号化データの量が無線帯域に合致するように、伝送路３００における伝搬環境に適した方式を用いて、制御情報が多重された符号化データを変調する。
【００５２】
送信部１６０は、変調された符号化データを送信する。
【００５３】
再送要求ビット受信部１７０は、受信装置２００の再送要求ビット送信部２７０からの再送要求ビットを受信する。より具体的には、再送要求ビット送信部２７０から受信したＡＣＫまたはＮＡＣＫをバッファ１２０および誤り訂正符号化装置１３０に転送する。
【００５４】
次いで、上記の送信装置１００とデータ通信を行う受信装置２００の構成について説明する。
【００５５】
受信装置２００は、受信部２１０、復調部２２０、分離部２３０、合成部２４０、誤り訂正復号化装置２５０、誤り検出部２６０、および再送要求ビット送信部２７０を有する。
【００５６】
誤り訂正復号化装置２５０の内部構成は、図３に示すとおりである。誤り訂正復号化装置２５０は、データ分割部２５２、Ｍ個の（ＭはＮ以上の整数）の誤り訂正復号化部２５４−１、…、２５４−Ｍ、データ連結部２５６、および分割／連結制御部２５８を有する。以下、Ｍ個の誤り訂正復号化部２５４−１〜２５４−Ｍのうち任意の一つを「誤り訂正復号化部２５４」と記述する。
【００５７】
受信部２１０は、伝送路３００を介して送信装置１００からの符号化データを受信する。
【００５８】
復調部２２０は、受信された符号化データ（以下、「受信データ」と言う）に対して、変調部１５０で用いられた方式と同一の方式を用いて復調を行う。
【００５９】
分離部２３０は、受信データに多重されていた制御情報を受信データから分離する。
【００６０】
合成部２４０は、分離部２３０からの受信データが新しいデータ（初回送信データ）である場合には、その受信データをそのまま出力するとともに、その受信データを一時的に蓄積する。一方、分離部２３０からの受信データが受信済みのデータ（再送データ）である場合には、その受信データを一時的に蓄積されている受信データと合成して、合成後の受信データを出力する。
【００６１】
データ分割部２５２は、分割／連結制御部２５８から指示された受信側分割パターンに従って、受信データをｎ個のブロックに分割する。また、データ分割部２５２は、受信データ分割により生成されたｎ個の分割符号ブロックをｎ個の誤り訂正復号化部２５４にそれぞれ割り当てる。なお、各分割符号ブロックのブロックサイズ（以下、「第２ブロックサイズ」と言う）は、符号化前の送信データを基準として決定される。
【００６２】
Ｍ個の誤り訂正復号化部２５４の各々は、ｎ個の分割符号ブロックのうち一個を割り当てられた場合に、その分割符号ブロックに対して誤り訂正復号化を行う。また、分割符号ブロックを誤り訂正復号化することにより生成された復号ブロックを出力する。
【００６３】
データ連結部２５６は、ブロック単位で誤り訂正復号化されたｎ個の復号ブロックを分割／連結制御部２５８から指示された受信側連結パターンに従って連結することにより、復号化データを生成する。
【００６４】
分割／連結制御部２５８は、制御情報を取得する。また、制御情報に示された制御内容に対応する制御内容で、データ分割部２５２およびデータ連結部２５６の少なくともいずれか一方を、受信データの分割または復号ブロックの連結がビット単位で行われるように制御する。
【００６５】
より具体的には、分割／連結制御部２５８は、データ分割部２５２に受信データの分割をビット単位で行わせる場合（データ連結部１３６が送信データの連結をビット単位で行った場合）には、受信データをビット単位で分割する受信側分割パターンをデータ分割部２５２に指示する。ここで、指示される受信側分割パターンは、受信データを１ビットずつシリアルパラレル変換するような配置で受信データを分割する第１受信側分割パターンと、第２ブロックサイズと同数の連続したビットが１個の分割符号ブロックに配置されるように受信データを分割する第２受信側分割パターンと、のいずれか一方である。
【００６６】
この受信側分割パターンの指示において、分割／連結制御部２５８は、受信データが初回送信データである場合には、第２受信側分割パターンをデータ分割部２５２に指示し、受信データが再送データである場合には、第１受信側分割パターンをデータ分割部２５２に指示する。このように、受信データによって、データ分割部２５２に指示する受信側分割パターンを切り替える。
【００６７】
なお、本実施の形態では、上記２種類の受信側分割パターンが用いられている。ただし、パターン数は、２個に限定されない。分割／連結制御部２５８は、分割／連結制御部１３８が有する送信側連結パターンと同数の受信側分割パターンを有する。また、分割／連結制御部２５８は、分割／連結制御部１３８からデータ連結部１３６に指示された送信側連結パターンに対応する受信側分割パターンを常時使用する。つまり、送信側連結パターンが再送毎に変更される場合は、受信側分割パターンも再送毎に変更される。
【００６８】
また、分割／連結制御部２５８は、データ連結部２５６に符号ブロックの連結をビット単位で行わせる場合（データ分割部１３２が送信データの分割をビット単位で行った場合）には、復号ブロックをビット単位で連結する受信側連結パターンをデータ連結部２５６に指示する。ここで、指示される受信側連結パターンは、ｎ個の復号ブロックを１ビットずつパラレルシリアル変換するような配置で復号ブロックを連結する第１受信側連結パターンと、各復号ブロックにおけるビット順が替わらないような配置で復号ブロックを連結する第２受信側連結パターンと、のいずれか一方である。
【００６９】
この受信側連結パターンの指示において、分割／連結制御部２５８は、受信データが初回送信データである場合には、第２受信側連結パターンをデータ連結部２５６に指示し、受信データが再送データである場合には、第１受信側連結パターンをデータ連結部２５６に指示する。このように、受信データによって、データ連結部２５６に指示する受信側連結パターンを切り替える。
【００７０】
なお、本実施の形態では、上記２種類の受信側連結パターンが用いられている。ただし、パターン数は、２個に限定されない。分割／連結制御部２５８は、分割／連結制御部１３８が有する送信側分割パターンと同数の受信側連結パターンを有する。また、分割／連結制御部２５８は、分割／連結制御部１３８からデータ分割部１３２に指示された送信側分割パターンに対応する受信側連結パターンを常時使用する。つまり、送信側分割パターンが再送毎に変更される場合は、受信側連結パターンも再送毎に変更される。
【００７１】
誤り検出部２６０は、復号化データに対して誤り検出を行う。
【００７２】
再送要求ビット送信部２７０は、誤り検出部２６０において受信誤りが検出されなかった場合にはＡＣＫを送信し、誤り検出部２６０において受信誤りが検出された場合にはＮＡＣＫを送信する。
【００７３】
次いで、上記構成を有する送信装置１００および受信装置２００における誤り訂正符号化装置１３０および誤り訂正復号化装置２５０の動作について、二つの例を挙げて説明する。なお、ここでは、最大ブロックサイズが５１１４ビットであり、分割前の送信データが１８３０４ビットを有し、誤り訂正符号化部１３４および誤り訂正復号化部２５４の個数は４個であり、および誤り訂正符号化部１３４では１／２の符号化率および１２ビットのテイルビットでターボ符号化が行われることを前提として説明する。
【００７４】
以下、第１の動作例として、分割／連結制御部１３８で、第１送信側連結パターンを指示した場合について、図４を用いて説明する。
【００７５】
まず、誤り訂正符号化装置１３０は、データ分割部１３２で、送信データＴＤを４個のブロックに分割することにより、４個の符号ブロックＢＫ＃１〜＃４を生成する。ここで、各符号ブロックＢＫ＃１〜＃４のブロックサイズは、４５７６ビットである。そして、符号ブロックＢＫ＃１〜＃４を４個の誤り訂正符号化部１３４にそれぞれ割り当てる。
【００７６】
そして、４個の誤り訂正符号化部１３４で、割り当てられた分割ブロックＢＫ＃１〜＃４をブロック単位でターボ符号化することにより、４個の符号ブロックＣＢＫ＃１〜＃４を生成する。
【００７７】
なお、本実施の形態では、誤り訂正符号化方式にターボ符号化方式が採用されているが、これに限定されない。例えば、誤り訂正符号化方式にＬＤＰＣ（Ｌｏｗ−Ｄｅｎｓｉｔｙ  Ｐａｒｉｔｙ  Ｃｈｅｃｋ）方式を採用しても良い。
【００７８】
そして、データ連結部１３６で、４個の符号ブロックＣＢＫ＃１〜＃４を連結することにより、符号化データＣＤを生成する。
【００７９】
より具体的には、分割／連結制御部１３８から指示された第１送信側連結パターンに従って、符号ブロックＣＢＫ＃１に含まれる符号化ビットＣＢ＃１〜＃９１６４、符号ブロックＣＢＫ＃２に含まれる符号化ビットＣＢ＃９１６５〜＃１８３２８、符号ブロックＣＢＫ＃３に含まれる符号化ビットＣＢ＃１８３２９〜＃２７４９２、および符号ブロックＣＢＫ＃４に含まれる符号化ビットＣＢ＃２７４９３〜＃３６６５６を１ビットずつパラレルシリアル変換するような配置で符号ブロックＣＢＫを連結する（図５参照）。
【００８０】
例えば、符号ブロックＣＢＫ＃１の先頭に位置する符号化ビットＣＢ＃１は符号化データＣＤにおける先頭の位置に配置され、符号ブロックＣＢＫ＃２の先頭に位置する符号化ビットＣＢ＃９１６５は符号化ビットＣＢ＃１の次の位置に配置され、符号ブロックＣＢＫ＃３の先頭に位置する符号化ビットＣＢ＃１８３２９は符号化ビットＣＢ＃９１６５の次の位置に配置され、符号ブロックＣＢＫ＃４の先頭に位置する符号化ビットＣＢ＃２７４９３は符号化ビットＣＢ＃１８３２９の次の位置に配置される。また、各符号ブロックＣＢＫの先頭から２番目に位置する符号化ビットＣＢ＃２、＃９１６６、＃１８３３０、＃２７４９４から各符号ブロックＣＢＫの最後尾に位置する符号化ビットＣＢ＃９１６４、＃１８３２８、＃２７４９２、＃３６６５６の各々も、符号化ビットＣＢ＃１、＃９１６５、＃１８３２９、＃２７４９３と同様のパターンで符号化データＣＤの所定位置に配置される。
【００８１】
このようにして生成された符号化データＣＤは、制御情報と多重化され、伝送路３００を介して受信装置２００に伝送される。このとき、受信装置２００においてバースト誤りとなりうる雑音が、符号化データＣＤに混入される。例えば、図７に示すとおり、雑音が、符号化データＣＤの中の符号ブロックＣＢＫ＃１に相当する部分に集中的に混入される。
【００８２】
そして、誤り訂正復号化装置２５０は、データ分割部２５２で、雑音が混入された受信データＲＤを４個のブロックに分割する。これによって、４個の分割符号ブロックＤＣＢＫ＃１〜＃４が生成される。ここで、各分割符号ブロックのブロックサイズは、９１６４ビットである。また、分割符号ブロックＤＣＢＫ＃１は符号ブロックＣＢＫ＃１に対応し、分割符号ブロックＤＣＢＫ＃２は符号ブロックＣＢＫ＃２に対応し、分割符号ブロックＤＣＢＫ＃３は符号ブロックＣＢＫ＃３に対応し、分割符号ブロックＤＣＢＫ＃４は符号ブロックＣＢＫ＃４に対応する。
【００８３】
より具体的には、分割／連結制御部２５８から指示された第１受信側分割パターンに従って、受信データＲＤの先頭に位置する符号化ビットＣＢ＃１から最後尾に位置する符号化ビットＣＢ＃３６６５６までの全符号化ビットが１ビットずつシリアルパラレル変換されるように、各ビットを各分割符号ブロックＤＣＢＫに配置する（図６参照）。
【００８４】
例えば、受信データＲＤの先頭に位置する符号化ビットＣＢ＃１は分割符号ブロックＤＣＢＫ＃１の先頭に配置され、先頭から２番目に位置する符号化ビットＣＢ＃９１６５は分割符号ブロックＤＣＢＫ＃２の先頭に配置され、先頭から３番目に位置する符号化ビットＣＢ＃１８３２９は分割符号ブロックＤＣＢＫ＃３の先頭に配置され、先頭から４番目に位置する符号化ビットＣＢ＃２７４９３は分割符号ブロックＤＣＢＫ＃４の先頭に配置され、および先頭から５番目に位置する符号化ビットＣＢ＃２は分割ブロックＢＫ＃１の２番目に配置される。また、受信データＲＤの先頭から６番目に位置する符号化ビットＣＢ＃９１６６から受信データＲＤの最後尾に位置する符号化ビットＣＢ＃３６６５６の各々も、受信データＲＤの先頭から５個の符号化ビットＣＢ＃１、＃９１６５、＃１８３２９、＃２７４９３、＃２と同様のパターンで分割符号ブロックＤＣＢＫ＃１〜＃４の所定位置に配置される。
【００８５】
このとき、受信データＲＤの符号ブロックＣＢＫ＃１に相当する部分に集中的に混入されていた雑音が分散される。このようにして、受信装置２００において発生しうるバースト誤りをランダム化し、これによって、受信誤りの発生頻度が低減されることとなる。
【００８６】
そして、分割符号ブロックＤＣＢＫ＃１〜＃４は、４個の誤り訂正復号化部１３４にそれぞれ割り当てられる。
【００８７】
そして、４個の誤り訂正復号化部２５４で、割り当てられた分割符号ブロックＤＣＢＫ＃１〜＃４をブロック単位でターボ復号化することにより、４個の復号ブロックＤＢＫ＃１〜＃４を生成する。
【００８８】
そして、データ連結部２５６で、４個の復号ブロックＤＢＫ＃１〜＃４を連結することにより復号化データＤＤを生成する。
【００８９】
次に、第２の動作例として、分割／連結制御部１３８で、第１送信側分割パターンを指示した場合について、図７を用いて説明する。
【００９０】
まず、誤り訂正符号化装置１３０は、データ分割部１３２で、送信データＴＤを４個（１８３０４ビット／５１１４ビット＝３．５７…）のブロックに分割することにより、４個の符号ブロックＢＫ＃１〜＃４を生成する。ここで、各符号ブロックＢＫ＃１〜＃４のブロックサイズは、４５７６ビットである。そして、符号ブロックＢＫ＃１〜＃４を４個の誤り訂正符号化部１３４にそれぞれ割り当てる。
【００９１】
より具体的には、分割／連結制御部１３８から指示された第１送信側分割パターンに従って、送信データＴＤの先頭のビットＢ＃１から最後尾のビットＢ＃１８３０４までの全ビットを１ビットずつシリアルパラレル変換するような配置で、送信データＴＤを分割する（図８参照）。
【００９２】
例えば、ビットＢ＃１は分割ブロックＢＫ＃１の先頭に配置され、ビットＢ＃２は分割ブロックＢＫ＃２の先頭に配置され、ビットＢ＃３は分割ブロックＢＫ＃３の先頭に配置され、ビットＢ＃４は分割ブロックＢＫ＃４の先頭に配置され、およびビットＢ＃５は分割ブロックＢＫ＃１の２番目に配置される。また、ビットＢ＃６〜＃１８３００もビットＢ＃１〜＃５と同様のパターンで分割ブロックＢＫ＃１〜＃４の所定位置に配置され、さらに、ビットＢ＃１８３０１は分割ブロックＢＫ＃１の最後尾に配置され、ビットＢ＃１８３０２は分割ブロックＢＫ＃２の最後尾に配置され、ビットＢ＃１８３０３は分割ブロックＢＫ＃３の最後尾に配置され、およびビットＢ＃１８３０４は分割ブロックＢＫ＃４の最後尾に配置される。
【００９３】
そして、４個の誤り訂正符号化部１３４で、割り当てられた分割ブロックＢＫ＃１〜＃４をブロック単位でターボ符号化することにより、４個の符号ブロックＣＢＫ＃１〜＃４を生成する。
【００９４】
そして、データ連結部１３６で、４個の符号ブロックＣＢＫ＃１〜＃４をブロックの番号順に連結することにより、符号化データＣＤを生成する。符号化データＣＤは、制御情報と多重化され、伝送路３００を介して受信装置２００に伝送される。このとき、受信装置２００においてバースト誤りとなりうる雑音が、符号化データＣＤに混入される。例えば、図４に示すとおり、雑音が、符号化データＣＤの中の符号ブロックＣＢＫ＃１に相当する部分に集中的に混入される。
【００９５】
そして、誤り訂正復号化装置２５０は、データ分割部２５２で、雑音が混入された受信データＲＤを４個のブロックに分割する。これによって、４個の分割符号ブロックＤＣＢＫ＃１〜＃４が生成される。ここで、分割符号ブロックＤＣＢＫ＃１は符号ブロックＣＢＫ＃１に対応し、分割符号ブロックＤＣＢＫ＃２は符号ブロックＣＢＫ＃２に対応し、分割符号ブロックＤＣＢＫ＃３は符号ブロックＣＢＫ＃３に対応し、分割符号ブロックＤＣＢＫ＃４は符号ブロックＣＢＫ＃４に対応する。分割符号ブロックＤＣＢＫ＃１〜＃４は、４個の誤り訂正復号化部２５４にそれぞれ割り当てられる。
【００９６】
そして、４個の誤り訂正復号化部２５４で、割り当てられた分割符号ブロックＤＣＢＫ＃１〜＃４をブロック単位でターボ復号化することにより、４個の復号ブロックＤＢＫ＃１〜＃４を生成する。
【００９７】
そして、データ連結部２５６で、４個の復号ブロックＤＢＫ＃１〜＃４を連結することにより復号化データＤＤを生成する。
【００９８】
より具体的には、分割／連結制御部２５８から指示された第１受信側連結パターンに従って、復号ブロックＤＢＫ＃１に含まれるビットＢ＃１、＃５、＃９、…、＃１８３０１、復号ブロックＤＢＫ＃２に含まれるビットＢ＃２、＃６、＃１０、…、＃１８３０２、復号ブロックＤＢＫ＃３に含まれるビットＢ＃３、＃７、＃１１、…、＃１８３０３、および復号ブロックＤＢＫ＃４に含まれるビットＢ＃４、＃８、＃１２、…、＃１８３０４を１ビットずつパラレルシリアル変換するような配置で復号ブロックＤＢＫを連結する（図９参照）。
【００９９】
例えば、ビットＢ＃１は復号化データＤＤにおける先頭のビットに配置され、ビットＢ＃２はビットＢ＃１の次に配置され、ビットＢ＃３はビットＢ＃２の次に配置され、ビットＢ＃４はビットＢ＃３の次に配置され、ビットＢ＃５はビットＢ＃４の次に配置される。また、ビットＢ＃６〜＃１８３００もビットＢ＃１〜＃５と同様のパターンで復号化データＤＤに配置され、さらに、ビットＢ＃１８３０１はビットＢ＃１８３００の次に配置され、ビットＢ＃１８３０２はビットＢ＃１８３０１の次に配置され、ビットＢ＃１８３０３はビットＢ＃１８３０２の次に配置され、ビットＢ＃１８３０４はビットＢ＃１８３０３の次（復号化データＤＤの最後尾）に配置される。
【０１００】
このとき、第１の動作例と同じような伝送路における雑音混入を受けても（伝送路特性が同じであっても）、第１の動作例と異なるビットに雑音混入を割り当てられることができる．このようにして、分割／連結制御部１３８により送信側分割／連結パターンを切り替えることにより、極めて容易に伝送路上のビット送出順序を入れ替えることが可能となる。
【０１０１】
次に、Ｈ−ＡＲＱ（Ｈｙｂｒｉｄ  −  Ａｕｔｏｍａｔｉｃ  Ｒｅｐｅａｔ  ｒｅＱｕｅｓｔ）制御に伴う送信装置１００および受信装置２００の動作について図１０を用いて説明する。
【０１０２】
送信装置１００は、パケットＰ＃１の初回送信を行うとき、誤り訂正符号化装置１３０で第２送信側分割パターンを用いる。初回送信時のパケットＰ＃１におけるビット順は、図１１に示される。なお、図中の曲線Ｃ１は、伝送路３００におけるフェージング環境を表す。ここでは、先頭から８番目および９番目に位置するビット＃８、＃９に雑音が混入される。
【０１０３】
そして、受信装置２００は、初回送信のパケットＰ＃１を受信するとき、誤り訂正復号化装置２５０で第２受信側連結パターンを用いる。そして、初回送信のパケットＰ＃１に対して誤り検出を行った結果、受信誤りが検出されたため、送信装置１００に対してＮＡＣＫを送信する。
【０１０４】
ＮＡＣＫを受信した送信装置１００は、パケットＰ＃１の再送（本実施の形態では初回再送）を行うとき、誤り訂正符号化装置１３０で第１送信側分割パターンを用いる。再送時のパケットＰ＃１におけるビット順は、図１２に示される。なお、図中の曲線Ｃ２は、伝送路３００におけるフェージング環境を表す。また、このときのフェージング環境は、初回送信時のフェージング環境とほぼ同等である。したがって、先頭から８番目および９番目に位置するビット＃１４、＃３に雑音が混入される。
【０１０５】
再送のパケットＰ＃１を受信した受信装置２００は、パケット合成を行う。また、誤り訂正復号化装置２５０で第１受信側連結パターンを用いる。そして、合成後のパケットＰ＃１に対して誤り検出を行った結果、受信誤りは検出されない。これは、再送のパケットＰ＃１が初回送信のパケットＰ＃１と異なるビット順を有するため、合成することによって時間ダイバーシチゲインを得ることができたからである。
【０１０６】
なお、初回送信時と再送時とでそれぞれ送信されるパケットにおけるビット順をインタリーブパターン変更によって替える方法およびその効果が、「ＭＣ−ＣＤＭＡにおけるＨＡＲＱ適用時のインタリーバに関する一検討」（松元、二木、三好、上杉、三木：２００２年電子情報通信学会総合大会、Ｂ−５−２０６）に開示されている。この開示によれば、再送毎にインタリーブパターン（本実施の形態では、分割パターンおよび連結パターン）を切り替えることにより、ダイバーシチゲインを得て、再送回数が低減し、スループットが向上する。
【０１０７】
本実施の形態では、再送毎にインタリーブパターンの変更ではなく、再送毎にデータを分割および連結するパターンの変更を行っている。ただし、結果的にダイバーシチゲインを得ている点では共通しており、したがって、上記のように分割パターンおよび連結パターンの変更を行った場合でも、再送回数を低減し、スループットを向上させることが可能となる。
【０１０８】
そして、受信装置２００は、送信装置１００に対してＡＣＫを送信する。
【０１０９】
ＡＣＫを受信した送信装置１００は、パケットＰ＃２の初回送信を行う。このとき、誤り訂正符号化装置１３０で第２送信側分割パターンを用いる。これ以後の送信装置１００の送信動作および受信装置２００の受信動作は、上記と同様である。
【０１１０】
このように、再送毎に送信側分割パターンが切り替えられた場合にはそれに合わせて受信側連結パターンを切り替えるだけで、時間ダイバーシチにより受信誤り率特性を向上させ、再送回数を少なくすることができる。よって、非常に容易な制御でシステム全体のスループットを向上させることができる。
【０１１１】
なお、ここでは、パケットの初回送信時に、第２送信側分割パターンおよび第２受信側連結パターンが使用され、パケットの再送時に、第１送信側分割パターンおよび第１受信側連結パターンが使用されている。ただし、パケットの初回送信時に、第２送信側連結パターンおよび第２受信側分割パターンが使用され、パケットの再送時に、第１送信側連結パターンおよび第１受信側分割パターンが使用されても良い。この場合も上記と同様の効果を実現することができる。
【０１１２】
このように、本実施の形態によれば、第１送信側分割パターンに従って送信データを分割するとともに第１受信側連結パターンに従って復号ブロックを連結するだけで、または、第１送信側連結パターンに従って符号ブロックを連結するとともに第１受信側分割パターンに従って受信データを分割するだけで、送信装置１００では送信データのビット順を替えることができ、受信装置２００では送信装置１００で替えられたビット順を、伝送路３００で混入された集中的な雑音を分散させながら元に戻すことができる。よって、受信装置２００での受信誤り率特性を向上させることができ、各装置１００、２００での処理演算量の増大を最小限に抑えつつ、システム全体のスループットを向上させることができる。また、ビットインタリーブおよびビットデインタリーブの各々を行うための回路を各装置１００、２００に設ける必要性をなくし、各装置１００、２００の装置規模を縮小することができる。
【０１１３】
なお、本実施の形態では、１ビットずつ配置するようにデータを分割する分割パターンおよび１ビットずつ配置するようにデータを連結する連結パターンが用いられている。ただし、データの分割および連結は、１ビットずつの配置に限定されない。伝送路において混入される集中的な雑音を分散させることができる分割パターンおよび連結パターンであれば、複数ビットずつ配置するようにデータを分割および連結する分割パターンおよび連結パターンを用いても良い。
【０１１４】
また、本実施の形態では、誤り訂正復号化装置２５０は、誤り訂正符号化装置１３０から制御情報を受けることにより分割パターンおよび連結パターンを決定している。ただし、誤り訂正符号化装置１３０および誤り訂正復号化装置２５０は、予め決められた規則に従って分割パターンおよび連結パターンをそれぞれ決定する構成であっても良いし、分割パターンおよび連結パターンが外部の装置からそれぞれ設定される構成であっても良い。
【０１１５】
また、本実施の形態では、Ｈ−ＡＲＱ制御に伴って、つまり再送毎に、分割パターンおよび連結パターンの切り替えを行っている。ただし、送信側連結パターンの切り替えおよび受信側分割パターンの切り替えは、Ｈ−ＡＲＱ制御から独立して行われてもよい。
【０１１６】
【発明の効果】
以上説明したように、本発明によれば、装置全体での回路規模および処理演算量の増大を最小限に抑えつつ、システム全体のスループットを向上させることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係るデータ通信システムの要部の構成を示すブロック図
【図２】本実施の形態に係る誤り訂正符号化装置の構成を示すブロック図
【図３】本実施の形態に係る誤り訂正復号化装置の構成を示すブロック図
【図４】本実施の形態に係る誤り訂正符号化装置および誤り訂正復号化装置の第１の動作例を説明するための図
【図５】本実施の形態に係る符号ブロックの連結を説明するための図
【図６】本実施の形態に係る受信データの分割を説明するための図
【図７】本実施の形態に係る誤り訂正符号化装置および誤り訂正復号化装置の第２の動作例を説明するための図
【図８】本実施の形態に係る送信データの分割を説明するための図
【図９】本実施の形態に係る復号ブロックの連結を説明するための図
【図１０】本実施の形態に係る送信装置および受信装置のＨ−ＡＲＱ制御に伴う動作について説明するための図
【図１１】本実施の形態に係る初回送信パケットのビット順を示す図
【図１２】本実施の形態に係る初回再送パケットのビット順を示す図
【図１３】従来の送信装置および受信装置の動作の一例を説明するための図
【符号の説明】
１００  送信装置
１１０  ＣＲＣ付加部
１２０  バッファ
１３０  誤り訂正符号化装置
１４０  多重部
１５０  変調部
１６０  送信部
１７０  再送要求ビット受信部
２００  受信装置
２１０  受信部
２２０  復調部
２３０  分離部
２４０  合成部
２５０  誤り訂正復号化装置
２６０  誤り検出部
２７０  再送要求ビット送信部
１３２、２５２  データ分割部
１３４−１、…、１３４−Ｎ  誤り訂正符号化部
１３６、２５６  データ連結部
１３８、２５８  分割／連結制御部
２５４−１、…、２５４−Ｍ  誤り訂正復号化部
３００  伝送路
【図１】
2004349742.tif 000003
【図２】
2004349742.tif 000004
【図３】
2004349742.tif 000005
【図４】
2004349742.tif 000006
【図５】
2004349742.tif 000007
【図６】
2004349742.tif 000008
【図７】
2004349742.tif 000009
【図８】
2004349742.tif 000010
【図９】
2004349742.tif 000011
【図１０】
2004349742.tif 000012
【図１１】
2004349742.tif 000013
【図１２】
2004349742.tif 000014
【図１３】
2004349742.tif 000015