(57)【要約】【課題】シリコン基板の上に金属シリケート膜を形成することによって高性能の半導体装置の製造方法を提供する。【解決手段】シリコン基板１上に、金属シリケート膜８を介してゲート電極９を形成する。金属シリケート膜８は、シリコン基板上に熱酸化法によってシリコン酸化膜を形成し、このシリコン酸化膜の上に金属酸化膜を形成した後、不活性ガスおよび窒素ガスの少なくとも一方のガス雰囲気下において、８００℃以下の温度でシリコン酸化膜および金属酸化膜を加熱することによって形成される。加熱雰囲気中には、さらにアンモニアガスが存在していてもよい。【選択図】  図１
2004349385.tif 000002
【特許請求の範囲】
【請求項１】
高誘電率絶縁膜を有する半導体装置の製造方法において、
シリコン基板上に熱酸化法によってシリコン酸化膜を形成する工程と、
前記シリコン酸化膜の上に金属酸化膜を形成する工程と、
不活性ガスおよび窒素ガスの少なくとも一方のガス雰囲気下において、８００℃以下の温度で前記シリコン酸化膜および前記金属酸化膜を加熱することによって金属シリケート膜を形成する工程とを有することを特徴とする半導体装置の製造方法。
【請求項２】
前記金属シリケート膜を形成する工程において、雰囲気中にさらにアンモニアガスが存在する請求項１に記載の半導体装置の製造方法。
【請求項３】
前記金属シリケート膜の上にゲート電極を形成する工程をさらに有する請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記金属シリケート膜中のシリコン濃度が、式（１）によって求められる値と
【数１】
2004349385.tif 000006
（式中、Ｃはシリコン濃度、ε１はシリコン酸化膜の比誘電率、ε２は金属酸化膜の比誘電率、ｔはシリコン酸化膜換算膜厚、ｔ′は金属シリケート膜の膜厚を示す。）、
前記金属シリケート膜中でのシリコンの固溶限の値との内で小さい方の値以下となるようにする請求項１〜３のいずれか１に記載の半導体装置の製造方法。
【請求項５】
前記金属シリケート膜中のシリコン濃度を前記シリコン酸化膜の膜厚および前記金属酸化膜の膜厚によって制御する請求項１〜４のいずれか１に記載の半導体装置の製造方法。
【請求項６】
前記金属酸化膜は希土類金属の酸化物である請求項１〜５のいずれか１に記載の半導体装置の製造方法。
【請求項７】
前記金属シリケート膜を形成する工程は６００℃〜８００℃の範囲の温度で加熱する工程である請求項１〜６のいずれか１に記載の半導体装置の製造方法。
【請求項８】
前記金属シリケート膜を形成する工程において、加熱雰囲気中の酸素濃度は２０ｐｐｍ以下である請求項１〜７のいずれか１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法に関し、より詳細には、高誘電率の絶縁膜を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体集積回路装置における高集積化が大きく進展しており、ＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型半導体装置では、高集積化に対応するためのトランジスタ等の素子の微細化、高性能化が図られている。特に、ＭＯＳ構造を構成する要素の一つであるゲート絶縁膜に関しては、上記トランジスタの微細化、高速動作および低電圧化に対応すべく薄膜化が急速に進んでいる。
【０００３】
ゲート絶縁膜を構成する材料としては、従来よりシリコン酸化膜やシリコン酸窒化膜などが用いられてきた。しかしながら、これらの材料を用いた場合には、薄膜化に伴いリーク電流が増大するという問題があった。
【０００４】
一方、サブ０．１μｍ世代のＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）では、ゲート絶縁膜に対して、シリコン酸化膜換算膜厚で１．５ｎｍ以下の性能が必要とされる。このため、シリコン酸化膜よりも比誘電率の大きい膜（以下、Ｈｉｇｈ−ｋ膜という。）をゲート絶縁膜として用い、膜厚を大きくすることによってリーク電流を抑制することが提案されている。
【０００５】
しかしながら、Ｈｉｇｈ−ｋ膜をシリコン基板上に直接成膜した場合には、成膜時または成膜後の熱処理によってシリコン基板の表面が酸化され、膜厚１．５ｎｍ以上の厚いシリコン酸化膜が形成されてしまう。このため、１．５ｎｍ以下のシリコン酸化膜換算膜厚を得ることは困難であった。また、このシリコン酸化膜には、１価、２価または３価の状態のシリコンが酸素と結合し、酸化シリコンの化学量論的組成（ＳｉＯ２  ）よりもシリコン含有量が多い不完全な酸化物（サブオキサイド）が形成される。このような不完全な組成のシリコン酸化膜では、通常の酸化膜に比べて電気的特性に劣る。また、表面の凹凸が大きいために電子の移動が遅く、ゲート絶縁膜の特性を著しく低下させるという問題があった。
【０００６】
そこで、Ｈｉｇｈ−ｋ膜を形成する前に、シリコン基板の表面に、下地膜としてシリコン酸化膜を形成する方法が提案されている。しかしながら、この方法によれば、シリコン基板とＨｉｇｈ−ｋ膜との間にシリコン酸化膜を形成するので、１．５ｎｍ以下のシリコン酸化膜換算膜厚を得るためには、シリコン酸化膜の膜厚を差し引いた残りの膜厚でしかＨｉｇｈ−ｋ膜を形成することができないという問題があった。
【０００７】
これに対して、シリコン基板とＨｉｇｈ−ｋ膜との間にシリコン酸化膜を形成しない方法として、Ｈｉｇｈ−ｋ膜材料とシリコンとの混晶である金属シリケート膜をシリコン基板上に直接形成する方法が提案されている（例えば、特許文献１参照。）。しかしながら、この方法によれば、金属シリケート膜の膜厚が薄い場合には、酸化工程において酸素が膜を透過し、シリコン基板との間に不要なシリコン酸化膜を形成するという問題があった。また、この過程で形成されたシリコン酸化膜は、組成制御がされていない上に表面の凹凸が大きい。このため、膜の電気的特性が低下し、所望の電界効果トランジスタ特性が得られなくなるという問題もあった。
【０００８】
【特許文献１】
特開平１１−１３５７７４号公報
【０００９】
【発明が解決しようとする課題】
本発明は、上記の問題点に鑑みてなされたものである。すなわち、本発明の目的は、シリコン基板の上に金属シリケート膜を形成することによって高性能の半導体装置の製造方法を提供することにある。
【００１０】
本発明の他の目的および利点は、以下の記載から明らかとなるであろう。
【００１１】
【課題を解決するための手段】
本発明は、高誘電率絶縁膜を有する半導体装置の製造方法において、シリコン基板上に熱酸化法によってシリコン酸化膜を形成する工程と、このシリコン酸化膜の上に金属酸化膜を形成する工程と、不活性ガスおよび窒素ガスの少なくとも一方のガス雰囲気下において、８００℃以下の温度でシリコン酸化膜および金属酸化膜を加熱することによって金属シリケート膜を形成する工程とを有することを特徴とする。
【００１２】
本発明は、金属シリケート膜を形成する工程において、雰囲気中にさらにアンモニアガスが存在していてもよい。
【００１３】
本発明は、金属シリケート膜の上にゲート電極を形成する工程をさらに有することができる。
【００１４】
本発明は、金属シリケート膜中のシリコン濃度が、式（２）によって求められる値と
【数２】
2004349385.tif 000003
（式中、Ｃはシリコン濃度、ε１はシリコン酸化膜の比誘電率、ε２は金属酸化膜の比誘電率、ｔはシリコン酸化膜換算膜厚、ｔ′は金属シリケート膜の膜厚を示す。）、金属シリケート膜中でのシリコンの固溶限の値との内で小さい方の値以下となるようにすることができる。
【００１５】
本発明において、金属シリケート膜中のシリコン濃度は、シリコン酸化膜の膜厚および金属酸化膜の膜厚によって制御することができる。
【００１６】
本発明において、金属酸化膜は希土類金属の酸化物であることが好ましい。
【００１７】
本発明において、金属シリケート膜を形成する工程は、６００℃〜８００℃の範囲の温度で加熱する工程とすることが好ましい。
【００１８】
本発明において、金属シリケート膜を形成する工程における加熱雰囲気中の酸素濃度は２０ｐｐｍ以下であることが好ましい。
【００１９】
【発明の実施の形態】
図１〜図４を用いて、本実施の形態による半導体装置および半導体装置の製造方法について説明する。尚、これらの図において、同じ符号を付した箇所は同じ部分であることを示している。
【００２０】
図１は、本実施の形態にかかる半導体装置の断面図の一例である。
【００２１】
図１に示すように、シリコン基板１には、Ｎ型拡散層２、Ｐ型拡散層３、素子分離領域４、Ｐ型ソース・ドレイン拡散層５、Ｎ型ソース・ドレイン拡散層６、Ｐ型エクステンション領域７が形成されている。また、シリコン基板１の上には、ゲート絶縁膜としての金属シリケート膜８を介してゲート電極９が形成されている。そして、ゲート電極９の側壁にはサイドウォール１０が形成されている。
【００２２】
図２（ａ）〜（ｆ）および図３（ａ）〜（ｅ）は、図１に示す半導体装置の製造工程の一例を示す断面図である。
【００２３】
まず、図２（ａ）に示すように、シリコン基板１の所定領域にシリコン酸化膜を埋め込み、ＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）構造の素子分離領域４および犠牲酸化膜１３を形成する。
【００２４】
次に、フォトリソグラフィ法によって所定領域にレジストパターン１４を形成し、図２（ｂ）に示すように、レジストパターン１４をマスクとしてシリコン基板１内にＰ（リン）を複数回に分けて注入する。ここで、Ｐを注入する目的は、拡散層の形成およびトランジスタの閾値電圧を調整するためである。
【００２５】
Ｐの注入を終えた後は、不要となったレジストパターン１４を除去する。続いて、同様にして、シリコン基板内にＢ（ホウ素）を注入する。その後、熱処理を行うことによって拡散させて、Ｎ型拡散層２およびＰ型拡散層３を形成する。その後、シリコン基板１を洗浄して表面の犠牲酸化膜や塵埃などを除去して、図２（ｃ）に示す構造とする。
【００２６】
次に、シリコン基板１の上に、金属シリケート膜８の形成を行う。図４（ａ）〜（ｃ）を用いて、本発明による金属シリケート膜の形成方法について説明する。
【００２７】
図２（ｃ）までの工程を終えたシリコン基板１の表面に、熱酸化法によってシリコン酸化膜１１を形成する（図４（ａ））。本発明において、シリコン酸化膜１１は、金属シリケート膜を形成する際のシリコンおよび酸素の供給源として作用する。ここで、シリコン酸化膜１１は従来の酸化膜形成方法によって形成するので、シリコン酸化膜１１と下地のシリコン基板１との界面は、凹凸の小さい平滑な面とすることができる。
【００２８】
次に、シリコン酸化膜１１の上に金属酸化膜１２を形成する（図４（ｂ））。本発明において、金属酸化膜１２は、金属シリケート膜を形成する際の金属および酸素の供給源として作用する。金属酸化膜１２としては、希土類金属の酸化膜を用いることが好ましい。例えば、Ｙ２Ｏ３膜、Ｌａ２Ｏ３膜、Ｐｒ２Ｏ３膜、Ｎｄ２Ｏ３膜、Ｓｍ２Ｏ３膜、ＥｕＯ膜、Ｇｄ２Ｏ３膜、Ｔｂ２Ｏ３膜、Ｄｙ２Ｏ３膜、Ｈｏ２Ｏ３膜、Ｔｍ２Ｏ３膜若しくはＬｕ２Ｏ３膜またはこれらの積層膜などを用いることができる。また、金属酸化膜１２は、化学気相成長法（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ  Ｍｅｔｈｏｄ）によって形成するのが好ましいが、同等の膜を形成することのできる方法であれば他の方法であってもよい。
【００２９】
金属酸化膜１２を形成した後は金属シリケート膜８の形成を行い、図４（ｃ）に示す構造とする。この工程は、シリコン酸化膜１１と金属酸化膜１２とが分離しない温度およびガス条件で行う。例えば、金属酸化膜１２としてＬａ２Ｏ３膜を用いた場合には、不活性ガスおよび窒素ガスの少なくとも一方のガス雰囲気中において、８００℃以下の温度で加熱することによって達成される。この際、加熱の温度は６００℃〜８００℃の範囲内で行うことが好ましい。温度が８００℃よりも高くなっても、また、温度が６００℃よりも低くなっても、金属シリケート膜８がシリコン酸化膜１１と金属酸化膜１２とに分離しやすくなることから好ましくない。さらに、温度が８００℃よりも高くなった場合には、シリコン酸化膜１１および金属酸化膜１２の膜中から酸素が抜けやすくなる。一方、温度が６００℃よりも低くなった場合には、金属シリケート膜８の電気的特性が低下する。また、加熱雰囲気中に含まれる酸素濃度は低いほど好ましく、具体的には２０ｐｐｍ以下の酸素濃度であることが好ましい。尚、不活性ガスとしては、ヘリウムガスまたはアルゴンガスなどを用いることができる。
【００３０】
このように、本発明は、シリコン酸化膜と金属酸化膜とを加熱することによって金属シリケート膜とするものである。すなわち、本発明は、従来の１）シリコン基板の表面に金属を蒸着し、アニールによって珪化物層を形成した後に酸化する方法、および２）酸化雰囲気においてシリコン基板上に金属を蒸着した後、酸化雰囲気でアニールする方法などのように、雰囲気中に含まれる酸素によって酸化を行うものではない。本発明は、シリコン酸化膜および金属酸化膜の中のシリコン、金属および酸素を反応させることによって金属シリケート膜を形成するものである。したがって、加熱雰囲気中に酸素を必要とせずに金属シリケート膜を形成することができる。さらに、加熱雰囲気中での酸素濃度をできる限り低いものとすることによって、酸素が金属シリケート膜を透過してシリコン基板との間にシリコン酸化膜を形成するのを防ぐことができる。
【００３１】
また、図４（ｃ）におけるシリコン基板１と金属シリケート膜８との界面は、図４（ａ）におけるシリコン基板１とシリコン酸化膜１１との界面状態が保持されて形成される。したがって、シリコン基板１と金属シリケート膜８との界面も凹凸の小さい平滑な面となる。
【００３２】
本実施の形態においては、金属シリケート膜を形成する際に、加熱雰囲気中にアンモニアガスを添加してもよい。例えば、金属酸化膜としてＬａ２Ｏ３膜を用い、窒素ガス雰囲気下において８００℃以下の温度で熱処理する場合、窒素ガス中にアンモニアガスを添加することができる。尚、窒素ガスの代わりに、ヘリウムガスやアルゴンガスなどの不活性ガスを用いてもよいし、窒素ガスと不活性ガスとの混合ガスを用いてもよい。アンモニアガスを添加することによって金属酸化膜の表面に窒素が取り込まれるので、後工程で形成するゲート電極からのＢ（ホウ素）の突き抜けを抑制することができる。
【００３３】
上記の工程によって金属シリケート膜を形成した後は、ゲート電極の形成を行う。
【００３４】
例えば、図２（ｄ）に示すように、金属シリケート膜８の上に、ゲート電極となる多結晶シリコン膜１５を形成する。多結晶シリコン膜１５の形成は、例えばＣＶＤ法によって行うことができる。尚、多結晶シリコン膜１５の代わりにアモルファスシリコン膜を用いてもよい。その後、フォトリソグラフィ法によってレジストパターン１６を形成する。
【００３５】
次に、図２（ｅ）に示すように、レジストパターン１６をマスクとして多結晶シリコン膜１５中にＢ（ホウ素）をイオン注入する。不要となったレジストパターン１６を除去した後、同様の方法によって、Ｐ型拡散層である多結晶シリコン膜１５にＰ（リン）をイオン注入する。その後、熱処理を行うことによって多結晶シリコン膜（ドープトシリコン膜）１５の抵抗を下げる。
【００３６】
次に、図２（ｆ）に示すように、フォトリソグラフィ法によってレジストパターン１７を形成し、レジストパターン１７をマスクとして多結晶シリコン膜１５および金属シリケート膜８をエッチングする。これにより、ゲート電極９を形成することができる。
【００３７】
不要となったレジストパターン１７を除去した後、図３（ａ）に示すように、新たにフォトリソグラフィ法によってレジストパターン１８を形成する。そして、ゲート電極９およびレジストパターン１８をマスクとして、シリコン基板１内のＮ型拡散層２にＢ（ホウ素）をイオン注入する。同様の方法によって、Ｐ型拡散層３にもＰ（リン）をイオン注入した後、熱処理による活性化を行う。これにより、図３（ｂ）に示すように、Ｐ型エクステンション領域７およびＮ型エクステンション領域１９を形成することができる。
【００３８】
次に、ゲート電極９の側壁部にサイドウォール１０を形成して、図３（ｃ）の構造とする。
【００３９】
次に、図３（ｄ）に示すように、フォトリソグラフィ法によってレジストパターン２０を形成し、レジストパターン２０およびサイドウォール１０の形成されたゲート電極９をマスクとして、シリコン基板１内のＮ型拡散層２にＢ（ホウ素）をイオン注入する。不要となったレジストパターン２０を除去した後、同様の方法によって、Ｐ型拡散層３にＰ（リン）をイオン注入する。続いて、熱処理による活性化を行うことによって、Ｐ型ソース・ドレイン拡散層５およびＮ型ソース・ドレイン拡散層６を形成することができる（図３（ｅ））。その後、公知の方法によって、層間絶縁膜、コンタクトおよび配線などの形成が行われることによって半導体装置を製造することができる。
【００４０】
本発明においては、シリコン酸化膜の膜厚と金属酸化膜の膜厚をそれぞれ変化させることによって、金属シリケート膜の組成を制御することができる。このことについて、図４を参照しながら以下に詳細に説明する。
【００４１】
図４（ａ）において、シリコン酸化膜１１の膜厚をｔ１とし、密度をρ１とし、分子量をＭｗ１とする。また、図４（ｂ）において、金属酸化膜１２の膜厚をｔ２とし、密度をρ２とし、分子量をＭｗ２とする。このとき、図４（ｃ）における金属シリケート膜８中のシリコン濃度Ｃ（％）は、式（３）によって表わされる。尚、式（３）において、ｎは金属の価数である。
【００４２】
【数３】
2004349385.tif 000004
【００４３】
式（３）から分かるように、シリコン酸化膜の膜厚ｔ１および金属酸化膜の膜厚ｔ２を変えることによって、金属シリケート膜中のシリコン濃度Ｃを変えることができる。
【００４４】
ところで、金属シリケート膜の比誘電率は、シリコン酸化膜の比誘電率と金属酸化膜の比誘電率との間の値をとり、シリコン濃度を変えることによって比誘電率の値を変えることができる。ここで、金属シリケート膜のシリコン酸化膜換算膜厚をｔｎｍ以下としたとき、シリコン濃度Ｃ（％）の上限値は式（４）によって規定される。尚、式（４）において、ε１はシリコン酸化膜の比誘電率、ε２は金属酸化膜の比誘電率、ｔ′は金属シリケート膜の膜厚を示す。
【００４５】
【数４】
2004349385.tif 000005
【００４６】
例えば、金属酸化膜としてＬａ２Ｏ３膜を用いた場合、Ｌａ２Ｏ３膜の比誘電率ε２は２０である。シリコン酸化膜換算膜厚ｔを１．５ｎｍとし、金属シリケートの膜厚ｔ′を３ｎｍとすると、式（４）より、シリコン濃度Ｃは７５．３％となる。すなわち、この値がシリコン濃度の上限値である。但し、実用上は、金属シリケート膜中でのシリコンの固溶限の値と式（４）によって求められるシリコン濃度の値の内で、小さい方の値がシリコン濃度の上限値となる。したがって、本発明においては、金属シリケート膜中のシリコン濃度が、式（４）によって求められる値と、金属シリケート膜中でのシリコンの固溶限の値との内で小さい方の値以下となるように、シリコン酸化膜の膜厚ｔ１および金属酸化膜の膜厚ｔ２を設定する。
【００４７】
以上、本発明の実施の形態について述べたが、本発明はこれに限定されるものではなく、本発明の趣旨を逸脱しない範囲で変形することが可能である。例えば、埋め込み型のゲート電極を有するＭＩＳ型トランジスタにも本発明を適用することができる。この場合、ゲート電極としては、不純物ドープトシリコンの他に、タングステン膜、チタン膜、ルテニウム膜、タンタル膜若しくはハフニウム膜などの金属膜またはこれらの窒化膜などを用いることができる。
【００４８】
【発明の効果】
本発明によれば、シリコン基板上と金属シリケート膜との間にシリコン酸化膜が形成されるのを防ぐことができる。また、シリコン基板と金属シリケート膜との界面での凹凸を小さくすることができ、電気的特性の良好な半導体装置を製造することができる。
【図面の簡単な説明】
【図１】本発明における半導体装置の断面図の一例である。
【図２】（ａ）〜（ｆ）は、本発明による半導体装置の製造工程の一例を示す断面図である。
【図３】（ａ）〜（ｅ）は、本発明による半導体装置の製造工程の一例を示す断面図である。
【図４】（ａ）〜（ｃ）は、本発明による半導体装置の製造工程の一例を示す断面図である。
【符号の説明】
１  シリコン基板、  ２  Ｎ型拡散層、  ３  Ｐ型拡散層、  ４  素子分離領域、  ５  Ｐ型ソース・ドレイン拡散層、  ６  Ｎ型ソース・ドレイン拡散層、７  Ｐ型エクステンション領域、  ８  金属シリケート膜、  ９  ゲート電極、  １０  サイドウォール極、  １１  シリコン酸化膜、  １２  金属酸化膜、１３  犠牲酸化膜、  １４，１６，１７，１８，２０  レジストパターン、  １５  多結晶シリコン膜、  １９  Ｎ型エクステンション領域。
【図１】
2004349385.tif 000007
【図２】
2004349385.tif 000008
【図３】
2004349385.tif 000009
【図４】
2004349385.tif 000010