(57)【要約】【課題】ソルダレジスト膜を省略しても何ら不具合が発生しないと共に、半導体チップのバンプの高さを低くしても半導体チップとの間に所望間隔のギャップを確保できるようにした接続パッドを備えた配線基板を提供する。【解決手段】金属配線１２を備えた基板１０と、金属配線１２の所定部上にビア１４ａを有する絶縁層１４と、ビア１４ａ内及び絶縁層１４上にビア１４ａを介して金属配線１２に電気的に接続されて形成され、ビア１４ａ上に凹部１６ａが形成された状態でビア１４ａから一方向に延在する延在部１８を備えた接続パッド１６とを有し、接続パッド１６の延在部１８は、ビア１４ａに隣接し、バンプの接合に係る位置ずれ許容部１８ａと、位置ずれ許容部１８ａに隣接し、バンプが接合される接合部１８ｂとにより構成されていることを含む。【選択図】　図１
2004055660.tif 000002
【特許請求の範囲】
【請求項１】
ソルダレジスト膜がない状態で半導体チップのバンプとフリップチップ接合される接続パッドを備えた配線基板であって、
所定の金属配線を備えた基板と、
前記基板及び金属配線の上に形成され、前記金属配線の所定部上にビアを有する絶縁層と、
前記ビア内及び前記絶縁層上に前記ビアを介して前記金属配線に電気的に接続されて形成されると共に、前記ビア上に凹部が形成された状態で前記ビアから一方向に延在する延在部を備えた前記接続パッドとを有し、
前記延在部は、
前記ビアに隣接し、前記バンプの接合に係る位置ずれ許容部と、前記位置ずれ許容部に隣接し、前記バンプが接合される接合部とにより構成されていることを特徴とする配線基板。
【請求項２】
前記接合部の前記一方向に延在する幅が２０μｍ以上であることを特徴とする請求項１に記載の配線基板。
【請求項３】
前記接続パッドの厚みは３０μｍ以上であることを特徴とする請求項１又は２に記載の配線基板。
【請求項４】
請求項１乃至３のいずれか一項に記載の配線基板と、
金属バンプを備えた半導体チップとを有し、
前記配線基板の接続パッドの少なくとも前記接合部に前記半導体チップの金属バンプがフリップチップ接合されていることを特徴とする半導体装置。
【請求項５】
前記半導体チップの金属バンプの高さは５０μｍ以下であって、前記配線基板の接続パッドの厚みは３０μｍ以上であることを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記金属バンプは、はんだバンプ、金バンプ及び銅バンプのいずれかであることを特徴とする請求項４又は５に記載の半導体装置。
【請求項７】
前記配線基板と前記半導体チップとの間に、アンダーフィル樹脂が充填されていることを特徴とする請求項４乃至６のいずれか一項に記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、配線基板及び半導体装置に係り、より詳しくは、半導体チップがフリップチップ接合される配線基板及びこの配線基板に半導体チップがフリップチップ接合された半導体装置に関する。
【０００２】
【従来の技術】
近年、マルチメディア機器を実現するためのキーテクノロジーであるＬＳＩ技術はデータ伝送の高速化、大容量化に向かって着実に開発が進んでいる。これに伴って、ＬＳＩと電子機器とのインターフェイスとなる実装技術の高密度化が進められている。
【０００３】
従来、高密度表面実装に対応する配線基板としてビルドアップ配線基板などの多層配線基板がある。さらに信号伝達の高速化などのためにこれらの配線基板の接続パッドに半導体チップ（ベアチップ）の金属バンプがフリップチップ接合されたものがある。
【０００４】
図４（ａ）は従来の配線基板の接続パッドに半導体チップがフリップチップ接合された様子を示す部分断面図、図４（ｂ）は、従来の配線基板の接続パッドの様子を平面からみた部分平面図である。
【０００５】
図４（ａ）及び（ｂ）に示すように、従来の配線基板１００では、多層ベース基板１０２が所定のＣｕ配線１０４を備えており、このＣｕ配線１０４の一部を被覆する絶縁性樹脂層１０６が形成されている。Ｃｕ配線１０４の所定部上の絶縁性樹脂層１０６にはビア１０６ａが開口されていて、そのビア１０６ａを介してＣｕ配線１０４に接続されるＣｕなどからなる接続パッド１０８が形成されている。接続パッド１０８はビア１０６ａ上に凹部１０８ｂが形成された状態で絶縁性樹脂層１０６上に延在している。
【０００６】
また、接続パッド１０８及び絶縁性樹脂層１０６上には膜厚が２０〜３０μｍ程度のソルダレジスト膜１１０がその上面が平坦になった状態で形成されている。そして、接続パッド１０８のうちの凹部１０８ｂを避けた平坦部上のソルダレジスト１１０に開口部１１０ａが形成されていて、半導体チップの金属バンプと接合される接続パッド１０８の接合部１０８ａが画定されている。
【０００７】
一方、同じく図４（ａ）に示すように、配線基板１００にフリップチップ接合される半導体チップ１０１では、半導体基板１１２上に所定のトランジスタや多層配線（不図示）などが形成され、この多層配線の配線パッド１１３に高さが１００μｍ程度のはんだバンプ１１６がバリア導電膜１１４を介して接続されている。そして、配線基板１００の接続パッド１０８の接合部１０８ａにはんだペーストなどを介して半導体チップ１０１のはんだバンプ１１６がはんだ付けされてフリップチップ接合されている。
【０００８】
半導体チップ１０１が配線基板１００に接合されるとき、はんだバンプ１１６から溶融したはんだは、ソルダレジスト１１０によって開口部１１０ａから外部への流出が阻止されて開口部１１０ａ内に留まる。このため、はんだバンプ１１６は、所望の高さを保持した状態でその先端側が配線基板１００のソルダレジスト１１０の開口部１１０ａ中に埋め込まれるようにして接続パッド１０８に接合される。
【０００９】
その結果、半導体チップ１０１と配線基板１００との間のギャップＧは、接続パッド１０８の厚みを考慮しない場合、はんだバンプ１１６の高さからソルダレジスト１１０の厚みを差し引いた寸法で概ね決定されることになる。例えば、はんだバンプ１１６の高さが１００μｍ程度、ソルダレジスト１１０の厚みが３０μｍ程度の場合、ギャップＧは７０μｍ程度になる。その後、所望間隔のギャップＧが確保された状態の半導体チップ１０１と配線基板１００との間にアンダーフィル樹脂１１８が充填される。
【００１０】
このように、従来、接続パッド１０８の接合部１０８ａに開口部１１０ａを有するソルダレジスト膜１１０を形成した状態（ソルダーマスクデファイン（ＳＭＤ））で、配線基板１００の接続パッド１０８と半導体チップ１０１のはんだバンプ１１６とをフリップチップ接合していた。
【００１１】
【発明が解決しようとする課題】
一般に、半導体チップと配線基板との間にアンダーフィル樹脂を低コストで信頼性よく充填するという観点からは、半導体チップと配線基板との間のギャップは広い方がよい。すなわち、半導体チップ１０１と配線基板１００との間のギャップＧが所望間隔より狭くなると、アンダーフィル樹脂１１８が上手く充填されずにボイドなどが発生しやすくなるため、所望間隔のギャップＧを確保する必要がある。
【００１２】
従来の配線基板１００では、上記したように、はんだバンプ１１６の溶融時のはんだの流出を防御する目的でソルダレジスト膜１１０が形成されているので、半導体チップ１０１のはんだバンプ１１６の先端側がソルダレジスト膜１１０の開口部１１０ａ内に埋め込まれて接合される。
【００１３】
つまり、半導体チップ１０１と配線基板１００との間のギャップＧは、はんだバンプ１１６の高さで決定されるのではなく、はんだバンプ１１６の高さからソルダレジスト膜１１０の膜みを差し引いた寸法で決定される。従って、所望間隔のギャップＧを確保するためには、はんだバンプ１１６の高さをソルダレジスト膜１１０の厚み分だけ高く設定しておく必要がある。
【００１４】
ＣＰＵなどの半導体チップではＩ／Ｏ数の増大に伴ってバンプの狭ピッチ化が進められており、特にピッチが２００μｍ程度以下の狭ピッチになるとバンプのアスペクト比（高さ／径）が大きくなってしまう。増してやソルダレジスト１１０を使用する場合、配線基板１００と半導体チップ１０１との間の所望間隔のギャップＧを確保するためには、はんだバンプ１１６の高さをソルダレジスト膜１１０の厚み分を加えて設定する必要がある。
【００１５】
従って、はんだバンプ１１６の形成に係るレジスト膜のパターニングやめっき工程などに大きな負担がかかってしまい、はんだバンプ１１６を低コスト、高歩留りで形成することが困難になるという問題がある。
【００１６】
また、上記した問題を回避するために、図４（ａ）のソルダレジスト膜１１０を省略すると以下のような問題がある。図５は図４のソルダレジスト膜を省略した場合の問題点を示す部分断面図である。図５に示すように、図４のソルダレジスト膜１１０を省すると、フリップチップ接合する際のはんだバンプ１１６の溶融時に、Ｃｕなどからなる接続パッド１０８ははんだぬれ性がよいため、多量のはんだがはんだバンプ１１６ａから比較的大きな面積を有する接続パッド１０８の全体面に広がって流出することになる。その結果、接続パッド１０８に接合されて得られるはんだバンプ１１６ａは、その高さが接合前の高さより著しく低いものとなってしまう。
【００１７】
なお、従来技術に係る接続パッド１０８では、ソルダレジスト膜１１０の開口部１１０ａを形成する際に位置ずれによってビア１０６ａに開口部１１０ａが形成されないように、ビア１０６ａと開口部１１０ａとの間に例えば３０μｍ以上のマージン領域（図４（ｂ）のＥ）が設けられている。またソルダレジスト膜１１０の開口部１１０ａが接続パッド１０８の接続部１０８ａから外れないようにするために接続部１０８ａ回りの面積が必要以上に大きく設定されている。このような理由によって従来技術の接続パッド１０８はその面積が比較的大きく設定されるため、ソルダレジスト膜１１０を省略すると上記した問題が顕在化してくる。
【００１８】
このように、はんだバンプ１１６を備えた半導体チップ１０１の場合、ソルダレジスト膜１１０を省略すると、半導体チップ１０１と配線基板１００との間のギャップが所望間隔より著しく狭くなり、これによりアンダーフィル樹脂１１８を充填する際に不具合が発生しやすいという問題がある。
【００１９】
本発明は以上の問題点を鑑みて創作されたものであり、配線基板において、半導体チップのバンプが接合される際に半導体チップとの間のギャップを広げるためにソルダレジスト膜を省略しても何ら不具合が発生しないと共に、半導体チップのバンプの高さ（アスペクト比）を低くしても半導体チップとの間に所望間隔のギャップを確保できるようにした接続パッドを備えた配線基板及びそれに半導体チップが実装された半導体装置を提供することを目的とする。
【００２０】
【課題を解決するための手段】
上記課題を解決するため、本発明は配線基板に係り、ソルダレジスト膜がない状態で半導体チップのバンプとフリップチップ接合される接続パッドを備えた配線基板であって、所定の金属配線を備えた基板と、前記基板及び金属配線の上に形成され、前記金属配線の所定部上にビアを有する絶縁層と、前記ビア内及び前記絶縁層上に前記ビアを介して前記金属配線に電気的に接続されて形成されると共に、前記ビア上に凹部が形成された状態で前記ビアから一方向に延在する延在部を備えた前記接続パッドとを有し、前記延在部は、前記ビアに隣接し、前記バンプの接合に係る位置ずれ許容部と、前記位置ずれ許容部に隣接し、前記バンプが接合される接合部とにより構成されていることを特徴とする。
【００２１】
本願発明者は、従来の配線基板のソルダレジスト膜を省略すると上記したような問題があることを鑑みて鋭意検討した結果、何ら不具合が発生することなくソルダレジスト膜を省略できる接続パッドの構造を見出した。
【００２２】
本発明の配線基板によれば、配線基板の金属配線にビアを介して接続された接続パッドを有している。この接続パッドはビア上に凹部が形成された状態でビアから所定の一方向に延在する延在部を備えている。この延在部はバンプ位置ずれ許容部と半導体チップのバンプが接合される接合部とにより構成されている。バンプ位置ずれ許容部は、配線基板の接続パッドの接合部に半導体チップのバンプが接合される際に、バンプが位置ずれによってビア上の接続パッドの凹部に配置されないようにするために該凹部とバンプの接続部との間に設けられた微小なマージン領域である。
【００２３】
本発明の配線基板ではソルダレジスト膜を使用しないため、従来技術と違って、ソルダレジスト膜の開口部を形成する際の位置ずれを許容するための比較的大きな面積のマージン領域を接続パッドに設ける必要がない。しかも接続パッドの接合部の面積を必要以上に大きくする必要もない。
【００２４】
このため、本発明の配線基板の接続パッドでは、ビアを含んで形成されたビアパッド部から一方向に延在するバンプ位置ずれ許容部（延在方向の幅が例えば５μｍ程度）とバンプ接合部（延在方向の幅が例えば２０μｍ以上）とを最小限設けることで接続パッドとして機能させることができる。従って、接続パッド１６の面積を従来技術に比べて著しく小さくすることができる。
【００２５】
このような配線基板の接続パッドの接続部に半導体チップの金属バンプがフリップチップ接合された半導体装置では、金属バンプがはんだバンプの場合、接合時に溶融したはんだバンプからはんだぬれ性のよい接続パッドに流出するはんだ量を少なく抑えることができる。このため、接合後のはんだバンプの高さが接合前に比べて著しく低くなるような不具合は起こらない。
【００２６】
しかも、ソルダレジスト膜を省略できるようにしたので、配線基板と半導体チップの間のギャップは、半導体チップの金属バンプの高さと配線基板の接続パッドの厚みとの合計で決定されることになる。
【００２７】
従って、半導体チップの金属バンプの高さを従来技術より低くしても、配線基板の接続パッドの厚みを調整することにより所望間隔のギャップを容易に確保することができるようになる。これにより、配線基板と半導体チップとの間にアンダーフィル樹脂を充填する際にボイドなどが発生する不具合が起こる恐れがなくなる。
【００２８】
また、ビア上の接続パッドの凹部とバンプ接続部の間にバンプ位置ずれ許容部を設けたので、ソルダレジスト膜を省略しても半導体チップの金属バンプが該凹部側にずれるとしても凹部に金属バンプが嵌って半導体チップが傾いて実装される恐れがなくなる。
【００２９】
【発明の実施の形態】
以下、本発明の実施の形態について、添付の図面を参照して説明する。
【００３０】
（第１の実施の形態）
図１（ａ）は本発明の第１実施形態に係る配線基板を示す部分断面図、図１（ｂ）は同じく配線基板の接続パッドの様子を示す部分平面図である。なお、図１（ａ）は図１（ｂ）のＩ−Ｉに沿った断面図に相当する。
【００３１】
図１（ａ）及び（ｂ）に示すように、本発明の第１実施形態に係る配線基板１では、ベース基板１０（基板）が所定のＣｕ配線１２（金属配線）を備えていて、ベース基板１０及びＣｕ配線１２上にはＣｕ配線１２の所定部上にビア１４ａを有する絶縁性樹脂層１４（絶縁層）が形成されている。この絶縁性樹脂層１４上にはビア１４ａを介してＣｕ配線１２に接続された接続パッド１６が形成されている。この接続パッド１６はエリアアレイ型の半導体チップのバンプに対応するように配列されている。ビア１４ａは接続パッド１６によって完全に埋め込まれておらず、ビア１４ａ上の接続パッド１６には凹部１６ａが形成されている。
【００３２】
また、接続パッド１６は、例えば、Ｃｕ膜、又は下から順にＣｕ膜／Ｎｉ膜／Ａｕ膜の積層膜からなり、その厚みは１０〜７０μｍ、好ましくは３０μｍ以上である。接続パッド１６の厚みは後で説明するように半導体チップのバンプが配線基板１の接続パッド１６に接合された後の半導体チップ−配線基板間のギャップに影響する重要なファクターとなる。なお、本実施形態では、ビア１４ａ（又は接続パッド１６）のピッチが２００μｍ程度以下、ビア１４ａの径が５０μｍ程度のものを例示して説明する。
【００３３】
本願発明者は、従来のソルダレジスト膜を省略すると前述したような問題があることを鑑みて鋭意検討した結果、何ら不具合が発生することなくソルダレジスト膜を省略できる接続パッド１６の構造を見出した。
【００３４】
すなわち、図１（ｂ）に示すように、本実施形態に係る配線基板１の接続パッド１６は、ビア１４ａに対してはみ出し寸法Ａでビア１４ａ部を含んで形成されたビアパッド部１８ｘと、ビアパッド部１８ｘから一方向に向って延在する延在部１８とにより基本構成されている。
【００３５】
ビアパッド部１８ｘがビア１４ａからはみ出して配置されているのは、接続パッド１６を形成する際に、接続パッド１６の端部が位置ずれによりビア１４ａの内部に配置されないようにマージンをもたせるためである。ビアパッド部１８ｘのはみ出し寸法Ａは例えば２５μｍ程度である。
【００３６】
接続パッド１６の延在部１８は、バンプ位置ずれ許容部１８ａとバンプ接合部１８ｂ（図１（ｂ）の斜線部）とにより構成されている。バンプ位置ずれ許容部１８ａは、半導体チップの金属バンプがバンプ接合部１８ｂに接合される際に金属バンプがビア１４ａ側に位置ずれるとしても金属バンプが接続パッド１６の凹部１６ａに嵌らないようにするためのマージン領域である。例えば、バンプ位置ずれ許容部１８ａの幅Ｂは３〜１０μｍ程度、好ましくは５μｍ程度であって、半導体チップを実装するフリップチップボンダの位置ずれ量より大きな寸法に設定される。
【００３７】
また、バンプ接合部１８ｂは半導体チップの金属バンプと接合される領域である。このバンプ接合部１８ｂの幅Ｃは例えば２０μｍ程度以上であって、バンプ接合部１８ｂに接合される半導体チップの金属バンプの径などによって適宜調整される。すなわち、本実施形態の配線基板１の接続パッド１６では、バンプ位置ずれ許容部１８ａから延在方向に段差（ビア）がない領域を２０μｍ程度以上設けてバンプ接合部１８ｂとしている。このため、ソルダレジスト膜を省略しても、半導体チップの金属バンプがビア１４ａに起因する段差に何ら影響を受けることなくバンプ接合部１８ｂに接合される。
【００３８】
また、本実施形態の配線基板１ではソルダレジスト膜を使用しないため、従来技術と違って、ソルダレジスト膜の開口部の位置ずれを許容するための比較的面積が大きいマージン領域を設けておく必要がない。またソルダレジスト膜の開口部が外れないようにバンプ接合部を必要以上に大きくする必要もない。
【００３９】
このため、本実施形態の配線基板１の接続パッド１６では、上記したようにビアパッド部１８ｘから一方向に延在するバンプ位置ずれ許容部１８ａとバンプ接合部１８ｂとを最小限設けることで接続パッドとして機能させることができる。従って、接続パッド１６の面積を従来技術に比べて著しく小さくすることができる。
【００４０】
次に、このような配線基板１の接続パッド１６に半導体チップの金属バンプをフリップチップ接合する方法を説明する。第１実施形態では、はんだバンプを備えた半導体チップを接合する形態を例示して説明する。
【００４１】
図２（ａ）は本発明の第１実施形態に係る配線基板の接続パッドに半導体チップのはんだバンプが接合される様子を示す部分断面図、図２（ｂ）は同じく配線基板の接続パッドに半導体チップのはんだバンプが接合された後の様子を示す部分断面図である。
【００４２】
まず、図２（ａ）に示すように、上記した配線基板１を用意し、スクリーン印刷法やディスペンサ法により配線基板１の接続パッド１６にはんだペーストなどの接合材１９を所定量塗布する。なお、接続パッド１６のバンプ接合部１８ｂ上にのみ接合材１９を選択的に形成するようにしてもよい。
【００４３】
その後、はんだバンプ２６を備えた半導体チップ２を用意する。この半導体チップ２では、半導体基板２０上に所定のトランジスタや多層配線（不図示）などが形成され、この多層配線の配線パッド２２に高さが５０μｍ程度のはんだバンプ２６がバリア導電膜２４を介して接続されている。このはんだバンプ２６は、配線基板１の接続パッド１６に対応するようにして半導体チップ２の中央主要部にエリアアレイ型で配列されている。
【００４４】
続いて、半導体チップ２のはんだバンプ２６が配線基板１の接続パッド１６のバンプ接合部１８ｂに対応するようにフリップチップボンダを用いて半導体チップ２を配線基板１上にマウントする。
【００４５】
次いで、図２（ｂ）に示すように、例えば２００〜２５０℃程度の温度でリフローはんだ付けを行うことにより、半導体チップ２のはんだバンプ２６を溶融させてはんだバンプ２６を配線基板１の接続パッド１６に接合する。
【００４６】
このとき、接続パッド１６上にはソルダレジスト膜がないため、はんだバンプ２６が溶融してその一部がはんだぬれ性のよい接続パッド１６の全面に流れ込む。しかしながら、はんだバンプ２６が溶融して接続パッド１６上に流れ込むとしても、はんだバンプ２６の高さが著しく低くなる程度の多量のはんだの流れ込みは起こらない。
【００４７】
なぜならば、前述したように、接続パッド１６ははんだ接合部１８ｂの他にはそれに繋がるバンプ位置ずれ許容部１８ａ及びビアパッド部１８ｘが存在するだけで従来技術に比べてその面積が極力小さくなるようにしているためである。
【００４８】
このように、本実施形態の配線基板１の接続パッド１６を用いることにより、ソルダレジスト膜を使用しなくともはんだバンプ２６からのはんだの流出を少なく抑えることができるようになるので、はんだバンプ２６の高さを所望の高さに保持することができるようになる。
【００４９】
しかも、ソルダレジスト膜を省略できるようにしたので、配線基板１と半導体チップ２との間のギャップＧは、半導体チップ２のはんだバンプ２６の高さと配線基板１の接続パッド１６の厚みとの合計で決定されることになる。従って、従来技術よりはんだバンプ２６の高さを低くしても、配線基板１の接続パッド１６の厚みを調整することにより所望間隔のギャップＧを確保できるようになる。例えば、半導体チップ２のはんだバンプ２６の高さを５０μｍ程度、配線基板１の接続パッド１６の厚みを３０μｍ程度とした場合、配線基板１と半導体チップ２との間のギャップＧは８０μｍ程度確保されることになる。
【００５０】
次いで、同じく図２（ｂ）に示すように、このようにして接合された配線基板１と半導体チップ２との間にエポキシ樹脂などを主成分とするアンダーフィル樹脂２８を充填する。アンダーフィル樹脂２８を充填することにより、半導体チップ２と配線基板１との熱膨張係数のミスマッチや機械的な応力を緩和することができる。このとき、配線基板１と半導体チップ２との間には所望間隔のギャップＧが設けられているため、アンダーフィル樹脂２８にボイドが発生するなどの不具合は発生しない。
【００５１】
なお、アンダーフィル樹脂２８の充填を低コストで信頼性が高い状態で行うという観点からは、配線基板１と半導体チップ２との間のギャップＧが８０μｍ程度以上になるようにすることが好ましいが、ギャップＧが２０μｍ程度以上確保できれば、アンダーフィル樹脂２８をボイドの発生なしに充填することは可能である。従って、ギャップＧが２０μｍ程度以上になるように、半導体チップ２のはんだバンプ２６の高さと配線基板１の接続パッド１６の厚みとを適宜調整して形成してもよい。
【００５２】
以上により、第１実施形態に係る配線基板１にはんだバンプ２６を備えた半導体チップ２が実装された半導体装置３が完成する。
【００５３】
以上のように、第１実施形態に係る配線基板１では、接合時に接続パッド１６上に流れ込むはんだ量を少なく抑えることができること、及び配線基板１の接続パッド１６の厚みもギャップＧに加算されることから、はんだバンプ２６の高さを例えば５０μｍ程度以下と低くしても、配線基板１と半導体チップ２との間に所望間隔のギャップＧを確保できるようになる。
【００５４】
このため、半導体チップ２のはんだバンプ２６の高さを従来技術に比べて著しく低くすることができるので、はんだバンプ２６のアスペクト比が小さくなって微細化しやすくなる。従って、ピッチが１００μｍ程度のバンプを容易に形成することができるようになり、バンプの狭ピッチ化に容易に対応することができるようになる。しかも配線基板１と半導体チップ２との間にアンダーフィル樹脂２８を不具合が発生することなく充填することができる。
【００５５】
また、はんだバンプ２６の高さを低くすることができるので、はんだバンプ２６の形成に係るレジスト膜のパターニング工程が容易になると共に、めっき工程のスループットを向上させることができ、製造コストを低減させることができる。
【００５６】
なお、はんだバンプ２６をめっきにより形成する代わりに、はんだボールを搭載する場合においても、そのボール径を小さくすることができるようになるため、バンプの狭ピッチ化に容易に対応することができるようになる。
【００５７】
（第２の実施の形態）
図３（ａ）は本発明の第２実施形態に係る配線基板の接続パッドに半導体チップのＡｕバンプが接合される様子を示す部分断面図、図３（ｂ）は同じく配線基板の接続パッドに半導体チップのＡｕバンプが接合された後の様子を示す部分断面図である。
【００５８】
第２実施形態が第１実施形態と異なる点は、配線基板の接続パッドに金（Ａｕ）バンプなどを備えた半導体チップを接合することにあるので、図３において図２と同一要素についてはその詳しい説明を省略する。
【００５９】
まず、図３（ａ）に示すように、第１実施形態と同様な配線基板１を用意し、第１実施形態と同様な方法により配線基板１の接続パッド１６上にはんだペーストなどの接合材１９を所定量塗布する。
【００６０】
その後、Ａｕバンプ２６ｘを備えた半導体チップ２ｘを用意する。この半導体チップ２ｘでは、半導体基板２０上に所定のトランジスタや多層配線（不図示）などが形成され、この多層配線の配線パッド２２に高さが５０μｍ程度のＡｕバンプ２６ｘがバリア導電膜２４を介して接続されている。このＡｕバンプ２６ｘは半導体チップ２ｘの中央主要部にエリアアレイ型で配列されている。なお、Ａｕバンプ２６ｘの代わりに、銅（Ｃｕ）、銀（Ａｇ）、白金（Ｐｔ）などからなる金属バンプを備えた半導体チップを使用してもよい。
【００６１】
続いて、半導体チップ２ｘのＡｕバンプ２６ｘが配線基板１の接続パッド１６のバンプ接合部１８ｂに対応するようにしてフリップチップボンダを用いて半導体チップ２を配線基板１上にマウントする。
【００６２】
次いで、図３（ｂ）に示すように、２００〜２５０℃程度の温度でリフローはんだ付けを行うことにより、半導体チップ２ｘのＡｕバンプ２６ｘが接合材１９を介して配線基板１の接続パッド１６に電気的に接続される。
【００６３】
このとき、半導体チップ２ｘのＡｕバンプ２６ｘは、接続パッド１６のビア１４ａを避けたバンプ接合部１８ｂに位置合わせされた状態で接合される。しかも、配線基板１の接続パッド１６にはフリップチップボンダの位置ずれ寸法より大きな寸法のバンプ位置ずれ許容部１８ａが設けられている。このため、たとえ半導体チップ２ｘのＡｕバンプ２６ｘがバンプ接合部１８ｂからビア１４ａ側に位置ずれして配置されるとしても、接続パッドの凹部１６ａにＡｕバンプ２６ｘが嵌ってしまう恐れはない。つまり、ソルダレジスト膜を省略してもＡｕバンプ２６ｘは何らビア１４ａによる段差の影響を受けないため半導体チップ１が傾いて実装される恐れはない。
【００６４】
これにより、配線基板１と半導体チップ２ｘとの間には第１実施形態と同様に、Ａｕバンプ２６ｘの高さと接続パッド１６の厚みとからなる所望間隔のギャップＧが確保される。なお、第１実施形態と同様に、ギャップＧが２０μｍ程度以上になるように、半導体チップ２ｘのＡｕバンプ２６ｘの高さと配線基板１の接続パッド１６の厚みとを適宜調整して形成してもよい。
【００６５】
次いで、第１実施形態と同様な方法により、配線基板１と半導体チップ２ｘとの間にアンダーフィル樹脂２８を充填する。このとき、第１実施形態と同様に、配線基板１と半導体チップ２とｘの間には所望間隔のギャップＧが確保されているため、アンダーフィル樹脂２８にボイドが発生するなどの不具合は発生しない。
【００６６】
以上により、第２実施形態に係る配線基板１にＡｕバンプ２６ｘを備えた半導体チップ２ｘがフリップチップ接合された半導体装置３ｘが完成する。
【００６７】
第２実施形態では、第１実施形態と同様な効果を奏すると共に、はんだバンプではなくＡｕバンプ２６ｘなどを備えた半導体チップ２ｘを配線基板１に接合するため、接合時にバンプ材料が接続パッド１６上に流出してバンプ高さが目減りすることがない。このため、第１実施形態より設計要求に応じた半導体装置３ｘのギャップＧを確保できるようになる。
【００６８】
以上、第１及び第２実施形態により、本発明の詳細を説明したが、本発明の範囲は上記の実施形態に具体的に示した例に限られるものではなく、この発明を逸脱しない要旨の範囲における上記の実施形態の変更は本発明の範囲に含まれる。
【００６９】
例えば、配線基板１を構成するＣｕ配線１２を備えたベース基板１０としては、ガラスエポキシ多層配線基板、シリコン多層配線基板、セラミック多層配線基板、ポリイミドなどからなるフレキシブル多層配線基板などを使用することができる。
【００７０】
また、配線基板の接続パッドとして半導体チップのエリアアレイ型の金属バンプに対応するものを例示したが、半導体チップのペリフェラル（周辺）型の金属バンプに対応するものであってもよい。
【００７１】
【発明の効果】
以上説明したように、本発明の配線基板の接続パッドでは、半導体チップの金属バンプが接合時に位置ずれしてビア上の接続パッドの凹部に嵌らないようにするためのバンプ位置ずれ許容部と、該金属バンプが接合される接合部とを設けることでソルダレジスト膜なしで接続パッドとして機能できるようにしている。
【００７２】
このような配線基板の接続パッドはその面積を従来技術より小さくすることができるため、ソルダレジスト膜を省略してもはんだバンプの高さが接合前に比べて著しく低くなるような不具合は起こらない。
【００７３】
しかも、配線基板と半導体チップの間のギャップは、半導体チップの金属バンプの高さと配線基板の接続パッドの厚みとの合計で決定されることになる。従って、半導体チップの金属バンプの高さを従来技術より低くしても、所望間隔のギャップを容易に確保することができるので、ギャップにアンダーフィル樹脂を充填する際にボイドなどが発生する不具合が起こる恐れがなくなる。
【図面の簡単な説明】
【図１】図１（ａ）は本発明の第１実施形態に係る配線基板を示す部分断面図、図１（ｂ）は本発明の第１実施形態に係る配線基板の接続パッドの様子を示す部分平面図である。なお、図１（ａ）は図１（ｂ）のＩ−Ｉに沿った断面図に相当する。
【図２】図２（ａ）は本発明の第１実施形態に係る配線基板の接続パッドに半導体チップのはんだバンプが接合される様子を示す部分断面図、図２（ｂ）は本発明の第１実施形態に係る配線基板の接続パッドに半導体チップのはんだバンプが接合された後の様子を示す部分断面図である。
【図３】図３（ａ）は本発明の第２実施形態に係る配線基板の接続パッドに半導体チップのＡｕバンプが接合される様子を示す部分断面図、図３（ｂ）は本発明の第２実施形態に係る配線基板の接続パッドに半導体チップのＡｕバンプが接合された後の様子を示す部分断面図である。
【図４】図４（ａ）は従来技術に係る配線基板の接続パッドに半導体チップがフリップチップ接合された様子を示す部分断面図、図４（ｂ）は従来技術に係る配線基板の接続パッドの様子を平面からみた部分平面図である。
【図５】図５は図４のソルダレジスト膜を省略した場合の問題点を示す部分断面図である。
【符号の説明】
１…配線基板、２，２ｘ…半導体チップ、３，３ｘ…半導体装置、１０…ベース基板、１２…Ｃｕ配線、１４…絶縁性樹脂層、１４ａ…ビア、１６…接続パッド、１６ａ…凹部、１８…延在部、１８ｘ…ビアパッド部、１８ａ…バンプ位置ずれ許容部、１８ｂ…バンプ接合部、１９…接合材、２０…半導体基板、２２…配線パッド、２４…バリア導電膜、２６…はんだバンプ、２６ｘ…Ａｕバンプ、２８…アンダーフィル樹脂。
【図１】
2004055660.tif 000003
【図２】
2004055660.tif 000004
【図３】
2004055660.tif 000005
【図４】
2004055660.tif 000006
【図５】
2004055660.tif 000007