(57)【要約】【課題】電子線などの放射線を照射することによりライフタイム制御を施している半導体装置で、空乏層が形成されリーク電流が増加することを防止する。【解決手段】半導体基板の一方の主表面に一個以上のｐｎ接合を有する能動装置と、ｐｎ接合の表面にナイトライド膜を形成し、ｐｎ接合が形成された半導体層のライフタイムが電子線などの放射線により制御する半導体装置において、電子線照射によるダメージが形成されないナイトライド膜を設けた半導体装置を提供する。【選択図】　図６
2004055857.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の一方の主表面に一個以上のｐｎ接合を有する能動装置と、電極と、前記ｐｎ接合の表面にナイトライド膜を備え、前記ｐｎ接合が形成された半導体層のライフタイムを電子線放射によって制御する半導体装置において、
電極を形成し、電極形成後にアルミニウムアロイ作業を実施し、アルミニウムアロイ作業実施後に電子線照射を実施し、電子線照射後にＨ２アニール，Ｐ−
ＳＩＮ形成することを特徴とする半導体装置の製造方法。
【請求項２】
電子線照射量が３０ｋＧｙ以上であることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
半導体基板の不純物濃度を７×１０１３以上であって、１．５×１０１４　以下としたことを特徴とする請求項１乃至２記載の半導体装置の製造方法。
【請求項４】
能動装置としてｎ型エミッタ層，ｐ型チャネル層，ｎ型ベース層，ｐ型エミッタ層が形成され、前記ｎ型エミッタ層に接するように形成された第一電極と、前記ｐチャネル層の表面に酸化膜を解して形成されたゲート電極と、前記ゲート電極と接触するように形成された第二電極が形成され、かつｎ型ベース層と相間絶縁膜を介して第一電極と第二電極が形成され、第一電極と第二電極の間隔が７
μｍ以下である事を特徴とする半導体装置。
【請求項５】
半導体基板の不純物濃度を７×１０１３以上であって、１．５×１０１４　以下としたことを特徴とする請求項４記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はｐｎ接合を有する半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
モータドライブ等に用いられるワンチップインバータ素子は比較的に高電圧・大電流を制御する事を可能とした半導体装置であり、近年の省エネ指向によるエアコン室外機のインバータなどに適用されている。
【０００３】
上記ワンチップインバータ素子は一つのチップに制御用のロジック回路，ゲート回路と、スイッチング素子としてトランジスタなどが形成されている。特に最近のワンチップインバータ素子ではスイッチング素子として絶縁ゲート型バイポーラトランジスタ（以下ＩＧＢＴと称する）を用い、優れた電流・電圧特性を示すものが開発されている。
【０００４】
従来の半導体装置を図１３に示す。図１３は、ワンチップインバータの表面に形成されたＩＧＢＴ断面の一例を示したものである。半導体基体の主表面にｎ型エミッタ層３，ｐ型チャネル層２，ｎ型ベース層１，ｐ型エミッタ層５が形成されている。
【０００５】
図１３では、ｎ型エミッタ層３とコンタクトするように形成されたアルミ電極１００，ｐ型エミッタ層５とコンタクトするように形成されたアルミ電極１０１が設けられ、アルミ電極間に電圧を印加した状態でゲート電極８にゲート信号電圧を印加する事により、ゲート酸化膜７を解してｐ型チャネル層２の表面に反転層が形成され、オン状態へと移行する。また、ゲート電極８へのゲート信号電圧を遮断することによりオン状態からオフ状態へと移行する。特にオフ状態とはアルミ電極１００とアルミ電極１０１間に印加された電圧によりｎ型ベース層内の接合に空乏層が形成された状態となる。
【０００６】
特に、一表面側にｎ型エミッタ層３，ｐ型エミッタ層５が形成される平面ＩＧＢＴでは空乏層がｐ型チャネル層２とｎ型ベース層１との接合部に形成され、かつ一方の表面側酸化膜からなるゲート酸化膜７，ＰＳＧ膜１０を介して隣接するようにｎ型ベース層１中に形成される。
【０００７】
一方、上記ワンチップインバータ装置のＩＧＢＴでは電気特性の改善からライフタイム制御が必要とされる。ライフタイム制御とは電流導通状態からオフ状態に移行する時に、素子のｎ型ベース層１内部に蓄積する電子・正孔の消滅を早くして、ライフタイムを短縮するために実施するものであり、効果としてはオフ状態への移行時の電力損失を低減するものである。
【０００８】
通常、ライフタイム制御方法としては重金属拡散や放射線照射などがあげられる。上記のＩＧＢＴではライフタイムの制御性向上のため、放射線照射、特に電子線照射を用いてライフタイムをコントロールすることがなされている。特開
２００１−１７７１１４号公報では、電子線照射はワンチップインバータ素子上にさまざまなロジック回路，スイッチング素子を形成後、最後のプロセスとして全面に電子線を照射するものである。
【０００９】
一方、特開平０７−１６１８８０号では、ワンチップインバータＩＣの表面には保護膜としてプラズマ生成したシリコンナイトライド膜が形成されている。プラズマ生成したシリコンナイトライドは耐湿，耐圧，耐応力に優れた絶縁膜である。
【００１０】
【発明が解決しようとする課題】
ＩＧＢＴのライフタイム制御に電子線を用いた場合、ＩＧＢＴ素子がオフ状態においてｎ型エミッタ層とｐ型エミッタ層間でリーク電流パスが発生し、最大阻止電圧が低下し素子が破壊する現象が発生した。特に、阻止電圧の高いＩＧＢＴ、すなわち半導体表面に隣接するｎ型ベース層の幅が大きい素子、またはｎ型ベース層のライフタイムが短い、すなわち電子線照射量の多い素子においてリーク電流増加の傾向が強くなる。
【００１１】
本発明は上記課題を解決するためにされたものであり、ナイトライドのダメージ起因のリーク電流が小さいワンチップインバータＩＣを得る事を可能としたものである。
【００１２】
【課題を解決するための手段】
半導体基板の一方の主表面に一個以上のｐｎ接合を有する能動装置と、ｐｎ接合の表面にナイトライド膜を形成し、ｐｎ接合が形成された半導体層のライフタイムが電子線などの放射線により制御する半導体装置において、電子線照射によるダメージが形成されないナイトライド膜を設けることにより達成される。
【００１３】
【発明の実施の形態】
発明者が横型ＩＧＢＴチップを用いて実験したところによると、ｎ型ベース層のライフタイムを短縮するための電子線照射量と電圧阻止時のリーク電流には図９のような関係が有る事が明らかとなった。図１と共に説明する。図９は、横軸に電子線照射量を、縦軸にリーク電流を示したグラフである。実験ではｎ型ベース層の不純物濃度が１．２Ｅ１４ａｔｏｍ／ｃｍ３のチップを用い、最大阻止電圧の９５％電圧におけるアルミ電極１００，１０１間のリーク電流を調査した。その結果、電子線照射量が３０ｋＧｙ以上になるとリーク電流が増加し３００ｋＧｙ以上になると特に顕著になることが明らかとなった。
【００１４】
一方、電子線照射量を４００ｋＧｙに固定し、ｎ型ベース層１の不純物濃度とアルミ電極１００，１０１間のリーク電流の関係を調査した結果を図１０に示す。不純物濃度が１．５Ｅ１４ａｔｏｍ／ｃｍ３以下となる基板を用いた場合に、リーク電流の増加率が高くなることが判明した。上記実験から、発明者は上記リーク電流の増加は、ライフタイム制御の電子線照射によりナイトライド膜にダメージが発生し、ダメージ部から可動イオンが発生したことによるものと推測した。すなわち、ｎ型ベース層表面に隣接するナイトライド中にマイナス電荷をおびだ可動イオンが形成されるため、電界効果によりｎ型ベース層１の表面近傍のキャリアすなわち電子が排除され、空乏層が異常に形成され、リーク電流を増加させたものと推測した。
【００１５】
本発明は、ｎ型ベース層１表面のナイトライドの製造プロセスおよび可動イオン密度を制御することにより、リーク電流の増加を制御可能とするものである。
【００１６】
以下、図面を用いて本発明について詳しく説明する。
【００１７】
（実施例１）
図１は本発明のナイトライドをワンチップインバータＩＣに形成されたＩＧＢＴ
（図２のＡ−Ａ′）の断面構造を示したものである。また、図２はチップの各層，電極などの位置関係を示したものであり、５００，５０１，５０２はコンタクトホールを示す。
【００１８】
図１において、能動装置として、１はｎ型半導体層からなるｎ型ベース層、
２はｐ型半導体層からなるｐ型チャネル層、３はｎ型半導体層からなるｎ型エミッタ層、４はｎ型半導体層からなるｎ型バッファ層、５はｐ型半導体層からなるｐ型エミッタ層である。さらに６はフィールド絶縁膜で、たとえば厚い半導体酸化膜（ＳｉＯ２　）からなる。７は薄いゲート酸化膜である。８はｐ型チャネル層表面の電界コントロールのために形成されたゲート電極である。９はＰＳＧ（リン酸化物含有シリケートガラス）膜が形成されている。１００はシリコン含有のアルミ電極であり、ＰＳＧ膜９に形成されたＣＯＮＴホールを通じてｎ型エミッタ層３，ｐ型チャネル層２とオーミック接触している。また、１０１も同質のアルミ電極であり、ＰＳＧ膜１０に形成されてコンタクトホールを通じてｐ型エミッタ層５とオーミック接触している。そして最表面にはプラズマ分解により形成されたシリコンナイトライド膜（Ｐ−ＳＩＮ）２００が形成されている。
【００１９】
なお、本実施例ではｎ型ベース層の不純物濃度は、１．２Ｅ１４ａｔｏｍ／ｃｍ３である。また、電子線照射量は４００ｋＧｙである。
【００２０】
図３に示すのは図２のＢ−Ｂ′の断面構造を示したものである。図１との相違点はＰＳＧ膜９にコンタクトホールが形成され、ゲート電極８と接触するようにアルミ電極１０２が形成されている事である。
【００２１】
リーク電流低減の作用について説明する。電子線照射によるリーク電流の増加は前記のようにプラズマナイトライド中の可動イオン増加により生じる現象であるが、さらに詳細にＩＧＢＴパターンとの相関についても調査した結果、リーク電流は図２に示すＡ−Ａ′断面部で生じる事が明らかとなった。
【００２２】
図２のＡ−Ａ′，Ｂ−Ｂ′部の断面構造に関してシミュレーションを実施した結果を図４，図７に示す。図４に示すようにアルミ電極１００，１０１間に電圧を印加した場合の空乏層４００の形成状態を示したものである。なお、図４に示す構造は従来の製造プロセスを用いて電子線照射を実施したものでありナイトライドに可動イオンが存在している。この場合、ｎ型ベース層１の表面が空乏化したため空乏層がｐ型エミッタ層５の近傍まで到達するため、リーク電流パスが形成されてリーク電流が発生してしまう。
【００２３】
ところが図７に示す構造では、同様な電子線照射を実施しているにも関わらず、ｎ型ベース層１の表面にアルミ電極１０２が形成されている場合には、ｎ型ベース層１表面の空乏層の発生を抑えることができ、リーク電流が発生しなかった。これは、ナイトライド膜２００の下層に形成された導伝性のアルミ電極１０２があるためナイトライド膜２００の可動イオンによる電界効果がｎ型ベース層１まで働かないことが判明した。
【００２４】
そこで、本発明では図５に示す製造プロセスから、図６に示す製造プロセスに変更した。従来の製造プロセス図５では、Ｐ−ＳＩＮ形成後に電子線照射を実施しているのに対し、本発明の製造プロセス図６ではアルミ電極１００，１０１，１０２形成後、アルミニウムアロイ作業を実施後に電子線照射を実施し、続いてＨ２アニール，Ｐ−ＳＩＮ形成へと変更し、ｎ型ベース層上に形成されたナイトライドの電子線ダメージを低減することとした。
【００２５】
図６の製造プロセスによる図８の製品についても同様のシミュレーションを実施した結果、ｎ型ベース層表面に空乏層が形成されずリーク電流の増加が低減することが明らかとなった。
【００２６】
図８はＡＬ（アルミ）に覆われていないｎ型ベース層表面露出部分のナイトライドに電子線照射によるダメージ有無によるリーク電流有無を示したものである。すなわち、上記のＩＧＢＴのリーク電流を低減するためにナイトライドの電子線ダメージを低減する効果があることが判明した。
【００２７】
図６のプロセスにより作製し、ｎ型ベース層上１上のナイトライドを低ダメージにしたＩＧＢＴチップは、従来品に対しリーク電流が減少し耐圧が向上することを確認した。
【００２８】
（実施例２）
図１１に示すＩＧＢＴは実施例１のＩＧＢＴに改良を加えたものである第２の実施例である。実施例１との違いはアルミ電極１００とアルミ電極１０２の間隔を７μｍ以下とすることを特徴とする。
【００２９】
実際のＩＧＢＴチップではチップ完成後に特性評価を実施するが、特性ＮＧのため再度電子線照射によりライフタイム制御を実施する機会がある。その際、上記のナイトライド膜中の可動イオンによりリーク電流が増加してしまう課題がある。本実施例は電子線時のリーク電流増加を最小限とすることを目的とする。
【００３０】
図１１に示すのは、上記課題を解決する為に、リーク電流防止手段としてアルミ電極１００とアルミ電極１０２の間隔を規定する事により、ナイトライド中の可動イオンによる電界効果を最小限にしたものである。図１２に示すのはアルミ電極１００とアルミ電極１０２の間隔ＷＧをパラメータとして作成したＩＧＢＴのリーク電流をプロットしたものである。なお、本構造では図６のプロセスであり完了後、再度電子線照射を実施している。その結果、アルミ間隔とリーク電流には図１２に示す関係があることが判明した。これは、目明き間隔を７μｍ以上に拡大すると、目明き部のフィールドプレート効果が弱くなりリーク電流が増加するものである。上記のことからアルミ間隔ＷＧを７μｍ以下とする事によりリーク電流を低減した半導体装置を得られる。
【００３１】
なお、実施例１，２ではワンチップインバータＩＣに組み込まれたＩＧＢＴを用いて本発明の効果に関して説明したが、本構造はＭＯＳＦＥＴ，ＩＧＢＴ、などのディスクリートデバイス、また制御回路との組合わせした装置には同様の効果を持つ。すなわち、高耐圧の素子においてベース層表面に形成されたナイトライド膜の分極によりリーク電流を生じる半導体装置にしても同様の効果がある。
【００３２】
【発明の効果】
以上説明したように、本発明を適用する事により、半導体装置のリーク電流増加を防ぐことが可能となる。
【図面の簡単な説明】
【図１】半導体装置の断面図である。
【図２】半導体装置の平面図である。
【図３】半導体装置の断面図である。
【図４】半導体装置の断面図である。
【図５】従来の製造プロセスを示すフローチャートである。
【図６】本発明の製造プロセスを示すフローチャートである。
【図７】半導体装置の断面図である。
【図８】半導体装置の断面図である。
【図９】電子線照射量とリーク電流の関係を示すグラフである。
【図１０】ベース層の不純物濃度とリーク電流の関係を示すグラフである。
【図１１】半導体装置の平面図である。
【図１２】エミッタ電極−ゲート電極間隔とリーク電流の関係を示すグラフである。
【図１３】従来の半導体装置の断面図である。
【符号の説明】
１…ｎ型ベース層、２…ｐ型チャネル層、３…ｎ型エミッタ層、４…ｎ型バッファ層、５…ｐ型エミッタ層、６…フィールド絶縁膜、７…ゲート酸化膜、８…ゲート電極、９，１０…ＰＳＧ膜、１００，１０１，１０２…アルミ電極、２００，３００…ナイトライド膜、４００…空乏層、５００，５０１，５０２…コンタクトホール。
【図１】
2004055857.tif 000003
【図２】
2004055857.tif 000004
【図３】
2004055857.tif 000005
【図４】
2004055857.tif 000006
【図５】
2004055857.tif 000007
【図６】
2004055857.tif 000008
【図７】
2004055857.tif 000009
【図８】
2004055857.tif 000010
【図９】
2004055857.tif 000011
【図１０】
2004055857.tif 000012
【図１１】
2004055857.tif 000013
【図１２】
2004055857.tif 000014
【図１３】
2004055857.tif 000015