(57)【要約】【課題】半導体ペレットの表面に設けられた電極間や、電極と基板等を接続する際の配線の信頼性を向上した半導体装置を提供する【解決手段】表面に電極が形成された複数の半導体ペレット１０６，１０７と、第１主面上に、非導電層パターン１１２及び非導電層パターン１１２の間に形成された導電層１１３を有し、この第１主面が、前記電極と対向するよう前記電極上に設けられ、前記導電層１１３を介して、前記電極と接続された接続プレート１１１とを具備した半導体装置である。【選択図】  図１
2004349300.tif 000002
【特許請求の範囲】
【請求項１】
表面に電極が形成された１または複数の半導体ペレットと、
第１主面上に、非導電層パターン及び非導電層パターンの間に形成された導電層を有し、この第１主面が、前記電極と対向するよう前記電極上に設けられ、前記導電層を介して、前記電極と接続された接続プレートとを具備した半導体装置。
【請求項２】
ベース板と、
前記ベース板上に形成された第１の導電板と、
前記第１の導電板上に形成された第１の基板と、
前記第１の基板上に形成された１または複数の第２の導電板と、
前記第２の導電板上に搭載され、表面に電極が形成された１または複数の半導体ペレットと、
前記第１の基板上に形成された第３の導電板と、
前記第３の導電板上に形成された外部端子と、
前記第３の導電板上に形成され、かつ、第１主面上に、非導電層パターン及び非導電層パターンの間に形成された導電層を有し、この第１主面が、前記電極と対向するよう前記電極上に設けられ、前記導電層を介して、前記電極と接続された接続プレートと、
前記ベース板の表面及び前記外部端子の一端が露出するように形成された樹脂ケースとを具備した半導体装置。
【請求項３】
前記接続プレートには、前記電極と接続されている領域に、１または複数のスリットが設けられていることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記接続プレートは、断面がコの字またはＵ字形状の応力緩和部を有することを特徴とする請求項１または請求項２に記載の半導体装置。
【請求項５】
前記導電層は、半田層であることを特徴とする請求項１または請求項２に記載の半導体装置。
【請求項６】
前記非導電層パターンの厚さは、０．１ｍｍ以上０．３ｍｍ以下であることを特徴とする請求項１，２，５のいずれか一項に記載の半導体装置。
【請求項７】
前記非導電層パターンは、半田レジスト層のパターンであることを特徴とする請求項１または２に記載の半導体装置。
【請求項８】
前記非導電層パターンは、ポリイミドを含むことを特徴とする請求項１または請求項２に記載の半導体装置。
【請求項９】
前記非導電層パターンは、プラスチック板を含むことを特徴とする請求項１または請求項２に記載の半導体装置。
【請求項１０】
前記接続プレート及び前記外部端子は、前記第３の導電板上で一体化して形成されていることを特徴とする請求項２に記載の半導体装置。
【請求項１１】
前記第２の導電板及び前記第３の導電板は、並置されており、
前記接続プレートには、前記電極と接続されている領域に、前記第２の導電板から前記第３の導電板への方向と平行に、１または複数のスリットが設けられていることを特徴とする請求項２に記載の半導体装置。
【請求項１２】
前記第１の基板は、セラミック基板であること特徴とする請求項２に記載の半導体装置。
【請求項１３】
前記接続プレートは、一端に、前記１または複数の半導体ペレットに対応して、電極と接続された電極部が１または複数形成され、他端に、前記第３の導電板と接続された端子部が形成されており、
前記電極部と前記端子部との間、または、前記電極部間に、応力緩和部が形成されていることを特徴とする請求項２または３に記載の半導体装置。
【請求項１４】
前記応力緩和部は、凸部または凹部であり、断面がコの字形状またはＵ字形状であることを特徴とする請求項１３に記載の半導体装置。
【請求項１５】
前記外部端子は、前記半導体ペレットの表面に対して垂直方向に一端を引き出していることを特徴とする請求項２に記載の半導体装置。
【請求項１６】
複数の半導体ペレットの表面に電極を形成する工程と、
接続プレートの第１主面上に非導電層パターンを形成し、前記非導電層パターンの間に導電層を形成する工程と、
前記接続プレートの前記第１主面が、前記電極と対向するよう前記電極上に配置し、前記導電層を介して、前記電極と前記接続プレートとを接続する工程とを具備した半導体装置の製造方法。
【請求項１７】
第１の基板下に、第１の導電板を形成し、前記第１の基板上に、１または複数の第２の導電板及び第３の導電板を形成する工程と、
第１の基板に形成された第１の導電板下に、ベース板を形成する工程と、
前記第２の導電板上に、表面に電極が形成された複数の半導体ペレットを形成する工程と、
接続プレートの第１主面上に非導電層パターンを形成し、前記非導電層パターンの間に導電層を形成した後、前記接続プレートの前記第１主面が、前記電極と対向するよう前記電極上に配置し、前記導電層を介して、前記電極と前記接続プレートとを接続する工程と、
前記第３の導電板上に外部端子を形成する工程と、
前記ベース板の表面及び前記外部端子の一端が露出するように樹脂ケースを形成する工程とを具備した半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に係り、特にＩＧＢＴやダイオードなどが形成された半導体ペレットを有した半導体装置であって、半導体ペレット上の電極と基板等の接続構造に関する。
【０００２】
【従来の技術】
図１２に、従来の技術の半導体装置の要部断面図を示す。セラミック基板９０１の上面に、第１の銅板９０２，第２の銅板９０３及び第３の銅板９０４が接合され、セラミック基板９０１の下面に、第４の銅板９０５が形成されている。セラミック基板９０１の上面に形成された第１の銅板９０２上には、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）やＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ＦｉｅｌｄＥｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）やダイオードなどの半導体素子が形成された第１の半導体ペレット９０６及び第２の半導体ペレット９０７が半田付けされて搭載されている。また、セラミック基板９０１の下面に形成された第４の銅板９０５下には、ヒートシンクとなるベース板９０８が半田付けされて搭載されている。また、ポリフェニレンサルファイド（ＰＰＳ）などからなる樹脂ケース９０９が、ベース板９０８の周囲に接着されており、ベース板９０８の下面を露出するよう形成され、セラミック基板９０１や半導体ペレット９０６，９０７等を覆っている。樹脂ケース９０９は、内壁に信号端子９１０が埋め込み形成されており、信号端子９１０は、半導体素子に形成された制御電極やセンス用電極と、ワイヤを介して接続されている。
【０００３】
また、第１及び第２の半導体ペレット９０６，９０７の表面に形成された主電極（図示しない）は、複数のワイヤ９１１を介して、それぞれ接続されている。また、第２の半導体ペレット９０７の表面に形成された主電極（図示しない）は、セラミック基板９０１の上面に形成された第３の銅板９０４と、複数のワイヤ９１２を介して接続されている。また、第３の銅板９０４上には、パッケージの外部に引き出す外部端子９１３が接続されている。外部端子９１３は、パッケージの外部において、樹脂ケース９０９側に折り曲げられており、外部端子９１３の端部に形成されたねじ用開口部９１４に、ねじを挿入して固定することができる。第３の銅板９０４上に形成された外部端子９１３は、素子の出力端子数に応じて、複数設けることも可能である。図９に示した半導体装置には、出力端子が２つ設けられている。
【０００４】
半導体ペレットの上部には、信号端子９１０に固定されたプリント基板９１５が設けられており、プリント基板９１５上には、信号用コネクタ端子９１６が形成されている。信号用コネクタ端子９１６は、樹脂ケース９０９の外に露出して形成されている。
【０００５】
この半導体装置では、半導体素子として主にＭＯＳＦＥＴが搭載されている場合には、例えば耐圧は１００Ｖ程度であり、電気自動車用発電機などの用途に使用され、半導体素子として主にＩＧＢＴが搭載されている場合には、例えば耐圧は６００Ｖ程度であり、モーター駆動用インバータなどの用途に使用される。このような半導体装置を４００Ａで駆動する場合、セラミック基板９０１上に半導体ペレットが４つ設けられているとすると、１つの半導体ペレットあたり、１００Ａの電流が流れることになる。主電極上に接続されているワイヤは、電流量を稼ぐために、複数本形成されているが、例えば、１０本のワイヤが形成されている場合、一本あたりに流れる電流は、１０Ａである。複数のワイヤ９１１，９１２は、長さの異なるワイヤを用い、限られたスペース内に収まるよう形成されている。このように、複数のワイヤを用いて電極及び基板を接続した半導体装置の例として、特許文献１が知られている。
【０００６】
【特許文献１】
特開平１１−７４４３３号公報（図１）
【０００７】
【発明が解決しようとする課題】
半導体ペレット上の主電極間や、主電極と外部端子や基板等を接続するワイヤは、本数が多く、大型の半導体モジュールでは、ワイヤの総数が数百〜千本以上にのぼるため、ワイヤのボンディング接続に時間がかかり大幅なコストアップにつながっているという問題があった。また、接続個所が多いため、断線、ショートなどの欠陥が生じるという問題があった。
【０００８】
本発明は、上記した問題点を解決すべくなされたもので、半導体ペレットの表面に設けられた主電極間や、主電極と基板等を接続する際の配線の信頼性を向上した半導体装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記した目的を達成するための本発明の半導体装置の一形態は、表面に電極が形成された１または複数の半導体ペレットと、
第１主面上に、非導電層パターン及び非導電層パターンの間に形成された導電層を有し、この第１主面が、前記電極と対向するよう前記電極上に設けられ、前記導電層を介して、前記電極と接続された接続プレートとを具備したことを特徴としている。
【００１０】
また、上記した目的を達成するための本発明の半導体装置の製造方法の一形態は、複数の半導体ペレットの表面に電極を形成する工程と、
接続プレートの第１主面上に非導電層パターンを形成し、前記非導電層パターンの間に導電層を形成する工程と、
前記接続プレートの前記第１主面が、前記電極と対向するよう前記電極上に配置し、前記導電層を介して、前記電極と前記接続プレートとを接続する工程とを具備している。
【００１１】
上記した本発明の形態によれば、半導体ペレットの表面に設けられた電極間や、電極と基板等を接続する際の配線の信頼性を向上することができる。
【００１２】
【発明の実施の形態】
以下、図面を参照して、本発明の実施の形態について詳細に説明する。
（第１の実施の形態）
図１及び図２に本発明の第１の実施の形態に係る半導体装置を示す。図１（ａ）に、本実施の形態の半導体装置の平面図を示し、図１（ｂ）に、図１（ａ）に示した本実施の形態の半導体装置のＡ−Ａにおける要部断面図を示す。セラミック基板１０１の上面に、銅からなる第１の導電板１０２，第２の導電板１０３及び第３の導電板１０４が接合され、セラミック基板１０１の下面に、銅からなる第４の導電板１０５が形成されている。セラミック基板１０１の上面に形成された第１の導電板１０２上には、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）やＭＯＳＦＥＴ（Ｍｅｔａｌ  ＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）やダイオードなどの半導体素子が形成された第１の半導体ペレット１０６及び第２の半導体ペレット１０７が半田付け等されて搭載されている。半導体ペレットの枚数は、４枚、６枚でもよく、特に限定されない。セラミック基板の上面及び下面に形成された導電板とセラミック基板は接合されており、ここでは、これらを総称し、単に基板と呼ぶ。
【００１３】
また、セラミック基板１０１の下面に形成された第４の導電板１０５下には、ヒートシンクとなるベース板１０８が半田付け等されて搭載されている。また、ポリフェニレンサルファイド（ＰＰＳ）などからなる樹脂ケース１０９が、ベース板１０８の周囲に接着され、ベース板１０８の下面を露出するよう形成されており、また、セラミック基板１０１や半導体ペレット１０６，１０７等を覆っている。樹脂ケース１０９は、内壁に信号端子１１０が埋め込み形成されており、信号端子１１０は、半導体素子に形成された制御電極やセンス用電極（図示しない）と、ワイヤを介して接続されている。ワイヤと信号端子１１０は、超音波ボンディング、半田接合などによって接続されている。
【００１４】
また、第１及び第２の半導体ペレット１０６，１０７の表面に形成された主電極（図示しない）は、接続プレート１１１と電気的に接続されている。ここで、第１及び第２の半導体ペレット１０６，１０７に対応するよう、主電極と接続された接続プレート１１１の領域を主電極部と呼ぶ。また、この接続プレート１１１を介して、第２の半導体ペレット１０７の表面に形成された主電極（図示しない）とセラミック基板１０１の上面に形成された第２の導電板１０３とが接続されている。ここで、第２の導電板１０３と接続された接続プレート１１１の領域を端子部と呼ぶ。半田レジストパターン１１２及び複数の半田層１１３が形成された接続プレート１１１は、第１及び第２の半導体ペレット１０６，１０７上の主電極と半田層１１３を介して接続されている。
【００１５】
また、第２の導電板１０３上には、パッケージの外部に引き出す外部端子１１４が接続されている。外部端子１１４は、パッケージの外部において、樹脂ケース１０９側に折り曲げられており、外部端子１１４の端部に形成されたねじ用開口部１１５に、ねじを挿入して固定することができる。また、第３の導電板１０４上にもパッケージの外部に引き出す外部端子１１６が接続されている。外部端子は、素子の出力端子数に応じて、複数設けることも可能である。図１に示した半導体装置には、出力端子が２つ設けられている。外部端子の固定方法について、外部端子の端部を折り曲げ、ねじ用開口部にねじを挿入することによって固定する方法を記載したが、特にこれに限定されない。
【００１６】
また、半導体ペレットの上部には、信号端子１１０に固定されたプリント基板１１７が設けられており、プリント基板１１７上には、信号用コネクタ端子１１８が形成されている。信号用コネクタ端子１１８は、樹脂ケース１０９の外に露出して形成されている。
【００１７】
接続プレート１１１は、図２（ａ）に示すように、あらかじめ半田レジストを塗布し、主電極と接続される予定個所をエッチングして複数の開口部１１９を形成することによって、任意の間隔をもった半田レジストパターン１１２を形成する。続いて、図２（ｂ）に示すように、開口部１１９に半田層１１３を形成した後、加熱溶融し、図２（ｃ）に示すように、例えば半球状の半田層１１３を複数形成している。ここで、エッチングによって開口部１１９を有する半田レジストパターン１１２を形成したが、穴のあいたマスクパターンを形成し、マスクパターン上に半田レジストを塗布して半田レジストパターン１１２を形成してもかまわない。
【００１８】
半導体ペレットの表面に設けられた主電極間や、主電極と基板を接続するために設けられた、接続プレート１１１の表面には、半田層１１３が間隔をもって形成されているため、特に半導体ペレットの表面と平行な方向に働く応力を緩和することができ、温度サイクル試験などの熱による劣化を抑止することができる。
【００１９】
なお、主電極と接続プレートを、ペースト状の導電性接着剤で接合した場合は、半導体ペレットの表面と平行な方向に働く応力を緩和することができないため、温度サイクル試験などの熱による劣化が生じる。
【００２０】
また、ここでは、半田層１１３は、ある程度の厚さをもって形成している。ある程度の厚さを有した半田層１１３を形成することによって、横方向に加えて、縦方向にも空間を設けることができ、さらに応力を低減し、熱による劣化を抑止することができる。好ましい半田層１１３の厚さは、０．１５ｍｍ以上０．３５ｍｍ以下である。半田レジストパターン１１２の厚さは、０．１ｍｍ以上０．３ｍｍ以下が好ましい。半田レジストパターン１１２の厚さが０．１ｍｍより薄いと、十分な厚さの半田層１１３を形成することができないため、好ましくない。一方、半田レジストパターン１１２の厚さが０．３ｍｍより厚いと、良好なパターンの半田レジストパターン１１２が形成しにくくなり、好ましくない。また、半田層１１３の形状は、半球状に限定されない。
【００２１】
また、接続プレートと半導体ペレット及び導電板を接続する際の応力の緩和に関する問題は、半導体ペレットと接続する接続プレートの面積が大きい半導体装置で特に問題となる。つまり、本実施の形態に示したように、複数の半導体ペレットを有した接続プレートの面積が大きい半導体装置に、本実施の形態を適用すると有効である。
【００２２】
本実施の形態によれば、接続プレートを用いて、半導体ペレットの表面に設けられた主電極間や、主電極と基板を接続しているため、断線、ショートなど欠陥の発生を低減することができ、電気抵抗を低減するとともに、配線の信頼性を向上することができる。また、あらかじめ半田層が形成された接続プレートを用いて接続しているため、組み立ての容易化をはかることができ、スループットを向上することができる。
【００２３】
（第２の実施の形態）
図３に本発明の第２の実施の形態に係る半導体装置を示す。図３（ａ）に、本実施の形態の半導体装置の平面図を示し、図３（ｂ）に、図３（ａ）に示した本実施の形態の半導体装置のＡ−Ａにおける要部断面図を示す。セラミック基板１０１の上面に、銅からなる第１の導電板１０２，第２の導電板１０３及び第３の導電板１０４が接合され、セラミック基板１０１の下面に、銅からなる第４の導電板１０５が形成されている。セラミック基板１０１の上面に形成された第１の導電板１０２上には、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）やＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）やダイオードなどの半導体素子が形成された第１の半導体ペレット１０６及び第２の半導体ペレット１０７が半田付け等されて搭載されている。半導体ペレットの枚数は、４枚、６枚でもよく、特に限定されない。セラミック基板の上面及び下面に形成された導電板とセラミック基板は接合されており、ここでは、これらを総称し、単に基板と呼ぶ。
【００２４】
また、セラミック基板１０１の下面に形成された第４の導電板１０５下には、ヒートシンクとなるベース板１０８が半田付け等されて搭載されている。また、ポリフェニレンサルファイド（ＰＰＳ）などからなる樹脂ケース１０９が、ベース板１０８の周囲に接着され、ベース板１０８の下面を露出するよう形成されており、また、セラミック基板１０１や半導体ペレット１０６，１０７等を覆っている。樹脂ケース１０９は、内壁に信号端子１１０が埋め込み形成されており、信号端子１１０は、半導体素子に形成された制御電極やセンス用電極（図示しない）と、ワイヤを介して接続されている。ワイヤと信号端子１１０は、超音波ボンディング、半田接合などによって接続されている。
【００２５】
また、第１及び第２の半導体ペレット１０６，１０７の表面に形成された主電極（図示しない）は、接続プレート３０１と電気的に接続されている。ここで、第１及び第２の半導体ペレット１０６，１０７に対応するよう、主電極と接続された接続プレート３０１の領域を主電極部と呼ぶ。また、この接続プレート３０１を介して、第２の半導体ペレット１０７の表面に形成された主電極（図示しない）とセラミック基板１０１の上面に形成された第２の導電板１０３とが接続されている。ここで、第２の導電板１０３と接続された接続プレート３０１の領域を端子部と呼ぶ。半田レジストパターン１１２及び複数の半田層１１３が形成された接続プレート３０１は、第１及び第２の半導体ペレット１０６，１０７上の主電極と半田層１１３を介して接続されている。接続プレート３０１上に、半田レジストパターン１１２及び複数の半田層１１３を形成する方法は、図２と同じであるため、説明を省略する。
【００２６】
また、第２の導電板１０３に接続された接続プレート３０１の端子部は、延在して形成され、第２の導電板１０３からパッケージの外部に引き出すために形成される外部端子と一体化して形成されている。接続プレートの端部に形成された外部端子部３０２は、パッケージの外部において、樹脂ケース１０９側に折り曲げられており、外部端子部３０２の端部に形成されたねじ用開口部１１５に、ねじを挿入して固定することができる。また、第３の導電板１０４上にもパッケージの外部に引き出す外部端子１１６が接続されている。外部端子は、素子の出力端子数に応じて、複数設けることも可能である。図３に示した半導体装置には、出力端子が２つ設けられている。外部端子の固定方法について、外部端子部の端部を折り曲げ、ねじ用開口部にねじを挿入することによって固定する方法を記載したが、特にこれに限定されない。
【００２７】
また、半導体ペレットの上部には、信号端子１１０に固定されたプリント基板１１７が設けられており、プリント基板１１７上には、信号用コネクタ端子１１８が形成されている。信号用コネクタ端子１１８は、樹脂ケース１０９の外に露出して形成されている。
【００２８】
半導体ペレットの表面に設けられた主電極間や、主電極と基板を接続するために設けられた、接続プレート３０１の表面には、半田層１１３が間隔をもって形成されているため、特に半導体ペレットの表面と平行な方向に働く応力を緩和することができ、温度サイクル試験などの熱による劣化を抑止することができる。
【００２９】
なお、主電極と接続プレートを、ペースト状の導電性接着剤で接合した場合は、半導体ペレットの表面と平行な方向に働く応力を緩和することができないため、温度サイクル試験などの熱による劣化が生じる。
【００３０】
また、ここでは、半田層１１３は、ある程度の厚さをもって形成している。ある程度の厚さを有した半田層１１３を形成することによって、横方向に加えて、縦方向にも空間を設けることができ、さらに応力を低減し、熱による劣化を抑止することができる。好ましい半田層１１３の厚さは、０．１５ｍｍ以上０．３５ｍｍ以下である。半田レジストパターン１１２の厚さは、０．１ｍｍ以上０．３ｍｍ以下が好ましい。半田レジストパターン１１２の厚さが０．１ｍｍより薄いと、十分な厚さの半田層１１３を形成することができないため、好ましくない。一方、半田レジストパターン１１２の厚さが０．３ｍｍより厚いと、良好なパターンの半田レジストパターン１１２が形成しにくくり、好ましくない。また、半田層１１３の形状は、半球状に限定されない。
【００３１】
また、接続プレートと半導体ペレット及び導電板を接続する際の応力の緩和に関する問題は、半導体ペレットと接続する接続プレートの面積が大きい半導体装置で特に問題となる。つまり、本実施の形態に示したように、複数の半導体ペレットを有した接続プレートの面積が大きい半導体装置に、本実施の形態を適用すると有効である。
【００３２】
本実施の形態によれば、接続プレートを用いて、半導体ペレットの表面に設けられた主電極間や、主電極と基板を接続しているため、断線、ショートなど欠陥の発生を低減することができ、電気抵抗を低減するとともに配線の信頼性を向上することができる。また、接続プレートと外部端子を一体化して形成しているため、電気抵抗やインダクタンスをより低減することができる。また、あらかじめ半田層が形成された接続プレートを用いて接続しているため、組み立ての容易化をはかることができ、スループットを向上することができる。
【００３３】
（第３の実施の形態）
図４乃至図６に本発明の第３の実施の形態に係る半導体装置を示す。図４（ａ）に、本実施の形態の半導体装置の平面図を示し、図４（ｂ）に、図４（ａ）に示した本実施の形態の半導体装置のＡ−Ａにおける要部断面図を示す。セラミック基板１０１の上面に、銅からなる第１の導電板１０２，第２の導電板１０３及び第３の導電板１０４が接合され、セラミック基板１０１の下面に、銅からなる第４の導電板１０５が形成されている。セラミック基板１０１の上面に形成された第１の導電板１０２上には、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）やＭＯＳＦＥＴ（Ｍｅｔａｌ  ＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）やダイオードなどの半導体素子が形成された第１の半導体ペレット１０６及び第２の半導体ペレット１０７が半田付け等されて搭載されている。半導体ペレットの枚数は、４枚、６枚でもよく、特に限定されない。セラミック基板の上面及び下面に形成された導電板とセラミック基板は接合されており、ここでは、これらを総称し、単に基板と呼ぶ。
【００３４】
また、セラミック基板１０１の下面に形成された第４の導電板１０５下には、ヒートシンクとなるベース板１０８が半田付け等されて搭載されている。また、ポリフェニレンサルファイド（ＰＰＳ）などからなる樹脂ケース１０９が、ベース板１０８の周囲に接着され、ベース板１０８の下面を露出するよう形成されており、また、セラミック基板１０１や半導体ペレット１０６，１０７等を覆っている。樹脂ケース１０９は、内壁に信号端子１１０が埋め込み形成されており、信号端子１１０は、半導体素子に形成された制御電極やセンス用電極（図示しない）と、ワイヤを介して接続されている。ワイヤと信号端子１１０は、超音波ボンディング、半田接合などによって接続されている。
【００３５】
また、第１及び第２の半導体ペレット１０６，１０７の表面に形成された主電極（図示しない）は、接続プレート４０１と電気的に接続されている。ここで、第１及び第２の半導体ペレット１０６，１０７に対応するよう、主電極と接続された接続プレート４０１の領域を主電極部と呼ぶ。また、この接続プレート４０１を介して、第２の半導体ペレット１０７の表面に形成された主電極（図示しない）とセラミック基板１０１の上面に形成された第２の導電板１０３とが接続されている。ここで、第２の導電板１０３と接続された接続プレート４０１の領域を端子部と呼ぶ。半田レジストパターン１１２及び複数の半田層１１３が形成された接続プレート４０１は、第１及び第２の半導体ペレット１０６，１０７上の主電極と半田層１１３を介して接続されている。接続プレート４０１上に、半田レジストパターン１１２及び複数の半田層１１３を形成する方法は、図２と同じであるため、説明を省略する。
【００３６】
また、第２の導電板１０３上には、パッケージの外部に引き出す外部端子１１４が接続されている。外部端子１１４は、パッケージの外部において、樹脂ケース１０９側に折り曲げられており、外部端子１１４の端部に形成されたねじ用開口部１１５に、ねじを挿入して固定することができる。また、第３の導電板１０４上にもパッケージの外部に引き出す外部端子１１６が接続されている。外部端子は、素子の出力端子数に応じて、複数設けることも可能である。図４に示した半導体装置には、出力端子が２つ設けられている。外部端子の固定方法について、外部端子の端部を折り曲げ、ねじ用開口部にねじを挿入することによって固定する方法を記載したが、特にこれに限定されない。
【００３７】
また、半導体ペレットの上部には、信号端子１１０に固定されたプリント基板１１７が設けられており、プリント基板１１７上には、信号用コネクタ端子１１８が形成されている。信号用コネクタ端子１１８は、樹脂ケース１０９の外に露出して形成されている。
【００３８】
半導体ペレットの表面に設けられた主電極間や、主電極と基板を接続するために設けられた、接続プレート４０１の表面には、半田層１１３が間隔をもって形成されているため、特に半導体ペレットの表面と平行な方向に働く応力を緩和することができ、温度サイクル試験などの熱による劣化を抑止することができる。
【００３９】
なお、主電極と接続プレートを、ペースト状の導電性接着剤で接合した場合は、半導体ペレットの表面と平行な方向に働く応力を緩和することができないため、温度サイクル試験などの熱による劣化が生じる。
【００４０】
また、ここでは、半田層１１３は、ある程度の厚さをもって形成している。ある程度の厚さを有した半田層１１３を形成することによって、横方向に加えて、縦方向にも空間を設けることができ、さらに応力を低減し、熱による劣化を抑止することができる。好ましい半田層１１３の厚さは、０．１５ｍｍ以上０．３５ｍｍ以下である。半田レジストパターン１１２の厚さは、０．１ｍｍ以上０．３ｍｍ以下が好ましい。半田レジストパターン１１２の厚さが０．１ｍｍより薄いと、十分な厚さの半田層１１３を形成することができないため、好ましくない。一方、半田レジストパターン１１２の厚さが０．３ｍｍより厚いと、良好なパターンの半田レジストパターン１１２が形成しにくくなり、好ましくない。また、半田層１１３の形状は、半球状に限定されない。
【００４１】
また、図５に示すように、接続プレートを接続して固定したとき、半田層と半導体ペレットの界面付近に比較的大きな応力が生じ、接続プレートと第２の導電板の界面付近に比較的小さな応力が生じるため、半導体ペレット表面の主電極上に形成された接続プレートの主電極部と、第２の導電板上に形成された接続プレートの端子部との間に、基板表面と平行方向の大きな応力が発生する。そこで、この応力を緩和するために、図４に示すように、接続プレート４０１の主電極部と、接続プレート４０１の端子部との間に、断面をコの字形状に形成し、上に突出した凸部を有する応力緩和部４０２を形成している。応力緩和部４０２の断面の形状は、コの字形状に限定されず、角に丸みをもったＵ字形状であってもよい。突出した部分の高さＬは、接続プレートの厚さｄの３〜５倍程度が好ましい。
【００４２】
また、図６に示すように、接続プレート６０１の応力緩和部６０２を形成する際、上に突出したコの字形状を２つ形成しても良い。この場合、突出した部分の高さＬは、接続プレート６０１の厚さｄの１．５（３／２）〜２．５（５／２）倍程度が好ましい。断面のコの字形状は２つに限定されず、複数形成してもよい。また、Ｕの字形状であってもよい。
【００４３】
また、接続プレートと半導体ペレット及び導電板を接続する際の応力の緩和に関する問題は、半導体ペレットと接続する接続プレートの面積が大きい半導体装置で特に問題となる。つまり、本実施の形態に示したように、複数の半導体ペレットを有した接続プレートの面積が大きい半導体装置に、本実施の形態を適用すると有効である。
【００４４】
本実施の形態によれば、接続プレートを用いて、半導体ペレットの表面に設けられた主電極間や、主電極と基板を接続しているため、断線、ショートなど欠陥の発生を低減することができ、電気抵抗を低減するとともに配線の信頼性を向上することができる。また、接続プレートに応力緩和部を設けることによって、接続プレートにかかる応力による断線、未接続など欠陥の発生を低減することができ、配線の信頼性をさらに向上することができる。また、あらかじめ半田層が形成された接続プレートを用いて接続しているため、組み立ての容易化をはかることができ、スループットを向上することができる。
【００４５】
（第４の実施の形態）
図７及び図８に本発明の第４の実施の形態に係る半導体装置を示す。図７（ａ）に、本実施の形態の半導体装置の平面図を示し、図７（ｂ）に、図７（ａ）に示した本実施の形態の半導体装置のＡ−Ａにおける要部断面図を示す。セラミック基板１０１の上面に、銅からなる第１の導電板１０２，第２の導電板１０３及び第３の導電板１０４が接合され、セラミック基板１０１の下面に、銅からなる第４の導電板１０５が形成されている。セラミック基板１０１の上面に形成された第１の導電板１０２上には、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）やＭＯＳＦＥＴ（Ｍｅｔａｌ  ＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）やダイオードなどの半導体素子が形成された第１の半導体ペレット１０６及び第２の半導体ペレット１０７が半田付け等されて搭載されている。半導体ペレットの枚数は、４枚、６枚でもよく、特に限定されない。セラミック基板の上面及び下面に形成された導電板とセラミック基板は接合されており、ここでは、これらを総称し、単に基板と呼ぶ。
【００４６】
また、セラミック基板１０１の下面に形成された第４の導電板１０５下には、ヒートシンクとなるベース板１０８が半田付け等されて搭載されている。また、ポリフェニレンサルファイド（ＰＰＳ）などからなる樹脂ケース１０９が、ベース板１０８の周囲に接着され、ベース板１０８の下面を露出するよう形成されており、また、セラミック基板１０１や半導体ペレット１０６，１０７等を覆っている。樹脂ケース１０９は、内壁に信号端子１１０が埋め込み形成されており、信号端子１１０は、半導体素子に形成された制御電極やセンス用電極（図示しない）と、ワイヤを介して接続されている。ワイヤと信号端子１１０は、超音波ボンディング、半田接合などによって接続されている。
【００４７】
また、第１及び第２の半導体ペレット１０６，１０７の表面に形成された主電極（図示しない）は、接続プレート７０１と電気的に接続されている。ここで、第１及び第２の半導体ペレット１０６，１０７に対応するよう、主電極と接続された接続プレート７０１の領域を主電極部と呼ぶ。また、この接続プレート７０１を介して、第２の半導体ペレット１０７の表面に形成された主電極（図示しない）とセラミック基板１０１の上面に形成された第２の導電板１０３とが接続されている。ここで、第２の導電板１０３と接続された接続プレート７０１の領域を端子部と呼ぶ。半田レジストパターン１１２及び複数の半田層１１３が形成された接続プレート７０１は、第１及び第２の半導体ペレット１０６，１０７上の主電極と半田層１１３を介して接続されている。接続プレート７０１上に、半田レジストパターン１１２及び複数の半田層１１３を形成する方法は、図２と同じであるため、説明を省略する。
【００４８】
また、第２の導電板１０３に接続された接続プレート７０１の端子部は、延在して形成され、第２の導電板１０３からパッケージの外部に引き出すために形成される外部端子と一体化して形成されている。接続プレート７０１の端部に形成された外部端子部７０２は、パッケージの外部において、樹脂ケース１０９側に折り曲げられており、外部端子部７０２の端部に形成されたねじ用開口部１１５に、ねじを挿入して固定することができる。また、第３の導電板１０４上にもパッケージの外部に引き出す外部端子１１６が接続されている。外部端子は、素子の出力端子数に応じて、複数設けることも可能である。図７に示した半導体装置には、出力端子が２つ設けられている。外部端子の固定方法について、外部端子の端部を折り曲げ、ねじ用開口部にねじを挿入することによって固定する方法を記載したが、特にこれに限定されない。
【００４９】
また、半導体ペレットの上部には、信号端子１１０に固定されたプリント基板１１７が設けられており、プリント基板１１７上には、信号用コネクタ端子１１８が形成されている。信号用コネクタ端子１１８は、樹脂ケース１０９の外に露出して形成されている。
【００５０】
半導体ペレットの表面に設けられた主電極間や、主電極と基板を接続するために設けられた、接続プレート７０１の表面には、半田層１１３が間隔をもって形成されているため、特に半導体ペレットの表面と平行な方向に働く応力を緩和することができ、温度サイクル試験などの熱による劣化を抑止することができる。
【００５１】
なお、主電極と接続プレートを、ペースト状の導電性接着剤で接合した場合は、半導体ペレットの表面と平行な方向に働く応力を緩和することができないため、温度サイクル試験などの熱による劣化が生じる。
【００５２】
また、ここでは、半田層１１３は、ある程度の厚さをもって形成している。ある程度の厚さを有した半田層１１３を形成することによって、横方向に加えて、縦方向にも空間を設けることができ、さらに応力を低減し、熱による劣化を抑止することができる。好ましい半田層１１３の厚さは、０．１５ｍｍ以上０．３５ｍｍ以下である。半田レジストパターン１１２の厚さは、０．１ｍｍ以上０．３ｍｍ以下が好ましい。半田レジストパターン１１２の厚さが０．１ｍｍより薄いと、十分な厚さの半田層１１３を形成することができないため、好ましくない。一方、半田レジストパターン１１２の厚さが０．３ｍｍより厚いと、良好なパターンの半田レジストパターン１１２が形成しにくくなり、好ましくない。また、半田層１１３の形状は、半球状に限定されない。
【００５３】
また、前記したように、接続プレートを接続して固定したとき、半田層と半導体ペレットの界面付近に比較的大きな応力が生じ、接続プレートと第２の導電板の界面付近に比較的小さな応力が生じるため、半導体ペレット表面の主電極上に形成された接続プレートの主電極部と、第２の導電板上に形成された接続プレートの端子部との間に、基板表面と平行方向の大きな応力が発生する。特に、外部端子を一体化して形成している場合には、接続プレートの大きさがより大きくなる上、固着部分が増加するため、接続プレートに、さらに大きな応力が発生する。
【００５４】
そこで、この応力を緩和するために、図７に示すように、接続プレートの主電極部と、接続プレートの端子部との間に、断面をコの字形状に形成し、上に突出した凸部を有する応力緩和部７０３を形成している。応力緩和部７０３の断面の形状は、コの字形状に限定されず、角に丸みをもったＵ字形状であってもよい。突出した部分の高さＬは、接続プレートの厚さｄの３〜５倍程度が好ましい。
【００５５】
また、接続プレートと半導体ペレット及び導電板を接続する際の応力の緩和に関する問題は、半導体ペレットと接続する接続プレートの面積が大きい半導体装置で特に問題となる。つまり、本実施の形態に示したように、複数の半導体ペレットを有した接続プレートの面積が大きい半導体装置に、本実施の形態を適用すると有効である。
【００５６】
本実施の形態によれば、接続プレートを用いて、半導体ペレットの表面に設けられた主電極間や、主電極と基板を接続しているため、断線、ショートなど欠陥の発生を低減することができ、電気抵抗を低減するとともに配線の信頼性を向上することができる。また、接続プレートと外部端子を一体化して形成しているため、電気抵抗やインダクタンスをより低減することができる。また、接続プレートに応力緩和部を設けることによって、接続プレートにかかる応力による断線、未接続など欠陥の発生をより低減することができ、配線の信頼性をさらに向上することができる。また、あらかじめ半田層が形成された接続プレートを用いて接続しているため、組み立ての容易化をはかることができ、スループットを向上することができる。
【００５７】
（第５の実施の形態）
図８乃至図１０に本発明の第１の実施の形態に係る半導体装置を示す。図８（ａ）に、本実施の形態の半導体装置の平面図を示し、図９（ｂ）に、図８（ａ）に示した本実施の形態の半導体装置のＡ−Ａにおける要部断面図を示す。セラミック基板１０１の上面に、銅からなる第１の導電板１０２，第２の導電板１０３及び第３の導電板１０４が接合され、セラミック基板１０１の下面に、銅からなる第４の導電板１０５が形成されている。セラミック基板１０１の上面に形成された第１の導電板１０２上には、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）やＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）やダイオードなどの半導体素子が形成された第１の半導体ペレット１０６及び第２の半導体ペレット１０７が半田付け等されて搭載されている。半導体ペレットの枚数は、４枚、６枚でもよく、特に限定されない。セラミック基板の上面及び下面に形成された導電板とセラミック基板は接合されており、ここでは、これらを総称し、単に基板と呼ぶ。
【００５８】
また、セラミック基板１０１の下面に形成された第４の導電板１０５下には、ヒートシンクとなるベース板１０８が半田付け等されて搭載されている。また、ポリフェニレンサルファイド（ＰＰＳ）などからなる樹脂ケース１０９が、ベース板１０８の周囲に接着され、ベース板１０８の下面を露出するよう形成されており、また、セラミック基板１０１や半導体ペレット１０６，１０７等を覆っている。樹脂ケース１０９は、内壁に信号端子１１０が埋め込み形成されており、信号端子１１０は、半導体素子に形成された制御電極やセンス用電極（図示しない）と、ワイヤを介して接続されている。ワイヤと信号端子１１０は、超音波ボンディング、半田接合などによって接続されている。
【００５９】
また、第１及び第２の半導体ペレット１０６，１０７の表面に形成された主電極（図示しない）は、接続プレート８０１と電気的に接続されている。ここで、第１及び第２の半導体ペレット１０６，１０７に対応するよう、主電極と接続された接続プレート８０１の領域を主電極部と呼ぶ。また、この接続プレート８０１を介して、第２の半導体ペレット１０７の表面に形成された主電極（図示しない）とセラミック基板１０１の上面に形成された第２の導電板１０３とが接続されている。ここで、第２の導電板１０３と接続された接続プレート８０１の領域を端子部と呼ぶ。半田レジストパターン１１２及び複数の半田層１１３が形成された接続プレート８０１は、第１及び第２の半導体ペレット１０６，１０７上の主電極と半田層１１３を介して接続されている。接続プレート８０１上に、半田レジストパターン１１２及び複数の半田層１１３を形成する方法は、図２と同じであるため、説明を省略する。
【００６０】
図９（ａ）に、接続プレートの平面図を示し、図９（ｂ）に、図９（ａ）に示した接続プレートのＢ−Ｂにおける要部断面図を示す。接続プレート８０１には、１以上のスリット８０４を形成し、続いて、図２に示すように、あらかじめ任意の間隔をもって形成された半田層１１３が形成されている。図９（ａ）では、スリット８０４上に半田層１１３が一列に形成されているが、二列以上であってもかまわない。
【００６１】
半田レジストパターン１１２及び複数の半田層１１３が形成された接続プレート８０１は、第１及び第２の半導体ペレット１０６，１０７上の主電極と接続して形成されている。
【００６２】
また、第２の導電板１０３に接続された接続プレート８０１の端子部は、延在して形成され、第２の導電板１０３からパッケージの外部に引き出すために形成される外部端子と一体化して形成されている。接続プレート８０１の端部に形成された外部端子部８０２は、パッケージの外部で、樹脂ケース１０９側に折り曲げられており、外部端子部８０２の端部に形成されたねじ用開口部１１５に、ねじを挿入して固定することができる。また、第３の導電板１０４上にもパッケージの外部に引き出す外部端子１１６が接続されている。外部端子は、素子の出力端子数に応じて、複数設けることも可能である。図８に示した半導体装置には、出力端子が２つ設けられている。外部端子の固定方法について、外部端子の端部を折り曲げ、ねじ用開口部にねじを挿入することによって固定する方法を記載したが、特にこれに限定されない。
【００６３】
また、半導体ペレットの上部には、信号端子１１０に固定されたプリント基板１１７が設けられており、プリント基板１１７上には、信号用コネクタ端子１１８が形成されている。信号用コネクタ端子１１８は、樹脂ケース１０９の外に露出して形成されている。
【００６４】
半導体ペレットの表面に設けられた主電極間や、主電極と基板を接続するために設けられた、接続プレート８０１の表面には、半田層１１３が間隔をもって形成されているため、特に半導体ペレットの表面と平行な方向に働く応力を緩和することができ、温度サイクル試験などの熱による劣化を抑止することができる。なお、主電極と接続プレートを、ペースト状の導電性接着剤で接合した場合は、半導体ペレットの表面と平行な方向に働く応力を緩和することができないため、温度サイクル試験などの熱による劣化が生じる。
【００６５】
また、ここでは、半田層１１３は、ある程度の厚さをもって形成している。ある程度の厚さを有した半田層１１３を形成することによって、横方向に加えて、縦方向にも空間を設けることができ、さらに応力を低減し、熱による劣化を抑止することができる。好ましい半田層１１３の厚さは、０．１５ｍｍ以上０．３５ｍｍ以下である。半田レジストパターン１１２の厚さは、０．１ｍｍ以上０．３ｍｍ以下が好ましい。半田レジストパターン１１２の厚さが０．１ｍｍより薄いと、十分な厚さの半田層１１３を形成することができないため、好ましくない。一方、半田レジストパターン１１２の厚さが０．３ｍｍより厚いと、良好なパターンの半田レジストパターン１１２が形成しにくくなり、好ましくない。また、半田層１１３の形状は、半球状に限定されない。
【００６６】
また、前記したように、接続プレートを接続して固定したとき、半田層と半導体ペレットの界面付近に比較的大きな応力が生じ、接続プレートと第２の導電板の界面付近に比較的小さな応力が生じるため、半導体ペレット表面の主電極上に形成された接続プレートの主電極部と、第２の導電板上に形成された接続プレートの端子部との間に、基板表面と平行方向の大きな応力が発生する。特に、外部端子を一体化して形成している場合には、接続プレートが大きくなる上、固着部分が増加するため、接続プレートにより大きな応力が発生する。
【００６７】
そこで、この応力を緩和するために、図８に示すように、接続プレートの主電極部と、接続プレートの端子部との間に、断面をコの字形状に形成し、上に突出した凸部を有する応力緩和部８０３を形成している。応力緩和部８０３の形状は、コの字形状に限定されず、Ｕ字形状であってもよい。突出した部分の高さＬは、接続プレートの厚さｄの３〜５倍程度が好ましい。
【００６８】
また、図９に示すように、スリット８０４を形成することによって、応力を緩和するための空間を設けることができ、基板表面と平行方向、かつスリット８０４に対して垂直方向の応力を緩和することができる。したがって、応力緩和部８０３とスリット８０４によって、基板表面と平行方向に働く応力を十分に緩和することができる。
【００６９】
また、図１０に示すように、接続プレート８１１の応力緩和部８１３を形成する際、上に突出したコの字形状を２つ形成しても良い。この場合、突出した部分の高さＬは、接続プレートの厚さｄの１．５（３／２）〜２．５（５／２）倍程度が好ましい。コの字形状は２つに限定されず、複数形成してもよい。また、Ｕの字形状であってもよい。ここでは、接続プレート８１１の端部に、外部端子部８１２が形成されている。
【００７０】
また、図１１に示すように、接続プレート８２１の応力緩和部８２３を形成する際、上に突出したコの字形状を、第１及び第２の半導体ペレット１０６，１０７表面の主電極上にそれぞれ形成された、接続プレートの主電極部の間に形成し、かつ、第２の半導体ペレット１０７表面の主電極上に形成された接続プレート８２１の主電極部と第２の導電板１０４上に形成された接続プレート８２１の端子部との間に形成しても良い。この場合、突出した部分の高さＬは、接続プレートの厚さｄの１．５（３／２）〜２．５（５／２）倍程度が好ましい。コの字形状は２つに限定されず、複数形成してもよい。また、Ｕの字形状であってもよい。ここでは、接続プレート８２１の端部に、外部端子部８２２が形成されている。
【００７１】
また、接続プレートと半導体ペレット及び導電板を接続する際の応力の緩和に関する問題は、半導体ペレットと接続する接続プレートの面積が大きい半導体装置で特に問題となる。つまり、本実施の形態に示したように、複数の半導体ペレットを有した接続プレートの面積が大きい半導体装置に、本実施の形態を適用すると有効である。
【００７２】
本実施の形態によれば、接続プレートを用いて、半導体ペレットの表面に設けられた主電極間や、主電極と基板を接続しているため、断線、ショートなど欠陥の発生を低減することができ、電気抵抗を低減するとともに配線の信頼性を向上することができる。また、接続プレートと外部端子を一体化して形成しているため、電気抵抗やインダクタンスをより低減することができる。また、接続プレートに応力緩和部を設けるとともに、スリットを設けることによって、接続プレートにかかる応力による断線、未接続など欠陥の発生をより低減することができ、配線の信頼性をさらに向上することができる。また、あらかじめ半田層が形成された接続プレートを用いて接続しているため、組み立ての容易化をはかることができ、スループットを向上することができる。
【００７３】
以上、第１乃至第５の実施の形態では、半田レジストパターンの複数の開口部に半田層を形成することによって、任意の間隔をもった複数の半田層を形成したが、これに限定されず、ポリイミドテープに複数の開口部を形成し、この開口部に半田層を形成することによって、任意の間隔をもった複数の半田層を形成してもかまわない。ポリイミドテープに開口部を形成する際には、露光工程ではなく、型抜きプレスによって加工することができるため、工程をより容易化することができる。また、ポリイミドテープでは、厚さの調節が容易である。
【００７４】
さらに、半田レジストの代わりに、プラスチック板に複数の開口部を形成し、半田層を形成して任意の間隔をもって形成された複数の半田層を形成してもかまわない。この場合、プラスチック板は、例えば、エポキシ系接着剤などによって、接続プレートに固定される。また、接着剤で固定したプラスチック板は、一定以上の厚さにおいて、厚さの調節が容易である。
【００７５】
また、第１乃至第５の実施の形態を、種々組み合わせて実施することも可能である。例えば、第５の実施の形態では、外部端子と一体化し、応力緩和部を設けた接続プレートにスリットを形成した例を記載したが、第１または第２の実施の形態に記載した例のように、応力緩和部を設けていない接続プレートにスリットを形成してもよいし、第１または第３の実施の形態に記載した例のように、外部端子と一体化していない接続プレートにスリットを形成してもよい。また、半導体素子が形成された半導体ペレットを例に記載したが、半導体チップであってもよい。
【００７６】
【発明の効果】
以上詳述したように、本発明によれば、半導体ペレットの表面に設けられた電極間や、電極と基板等を接続する際の配線の信頼性を向上することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体装置を示す平面図及び要部断面図である。
【図２】本発明の第１の実施の形態に係る半導体装置の一部を示す要部断面図である。
【図３】本発明の第２の実施の形態に係る半導体装置を示す平面図及び要部断面図である。
【図４】本発明の第３の実施の形態に係る半導体装置を示す平面図及び要部断面図である。
【図５】本発明の第３の実施の形態に係る半導体装置の一部を示す要部断面図である。
【図６】本発明の第３の実施の形態に係る半導体装置の一部を示す要部断面図である。
【図７】本発明の第４の実施の形態に係る半導体装置を示す平面図及び要部断面図である。
【図８】本発明の第５の実施の形態に係る半導体装置を示す平面図及び要部断面図である。
【図９】本発明の第５の実施の形態に係る半導体装置の一部を示す要部断面図である。
【図１０】本発明の第５の実施の形態に係る半導体装置の一部を示す要部断面図である。
【図１１】本発明の第５の実施の形態に係る半導体装置の一部を示す要部断面図である。
【図１２】従来の技術の半導体装置を示す平面図及び要部断面図である。
【符号の説明】
１０１…セラミック基板
１０２…第１の導電板
１０３…第２の導電板
１０４…第３の導電板
１０５…第４の導電板
１０６…第１の半導体ペレット
１０７…第２の半導体ペレット
１０８…ベース板
１０９…樹脂ケース
１１０…信号端子
１１１，３０１，４０１，５０１，６０１，７０１，８０１，８１１，８２１…接続プレート
１１２…半田レジストパターン
１１３…半田層
１１４，１１６…外部端子
１１５…ねじ用開口部
１１７…プリント基板
１１８…信号用コネクタ端子
１１９…開口部
４０２，６０２，７０３，８０３，８１３，８２３…応力緩和部
３０２，７０２，８０２，８１２，８２２…外部端子部
８０４…スリット
９０１…セラミック基板
９０２…第１の銅板
９０３…第２の銅板
９０４…第３の銅板
９０５…第４の銅板
９０６…第１の半導体ペレット
９０７…第２の半導体ペレット
９０８…ベース板
９０９…樹脂ケース
９１０…信号端子
９１１，９１２…複数のワイヤ
９１３…外部端子
９１４…ねじ用開口部
９１５…プリント基板
９１６…信号用コネクタ端子
【図１】
2004349300.tif 000003
【図２】
2004349300.tif 000004
【図３】
2004349300.tif 000005
【図４】
2004349300.tif 000006
【図５】
2004349300.tif 000007
【図６】
2004349300.tif 000008
【図７】
2004349300.tif 000009
【図８】
2004349300.tif 000010
【図９】
2004349300.tif 000011
【図１０】
2004349300.tif 000012
【図１１】
2004349300.tif 000013
【図１２】
2004349300.tif 000014