(57)【要約】【課  題】ＢＧＡタイプ等のＬＳＩパッケージにおいて、ＬＳＩ素子の内部回路のスイッチング動作で発生する高周波電流の影響でＬＳＩパッケージの電源電圧供給端子の数をＬＳＩ素子の電源端子と同数設けなければならない。【解決手段】ＬＳＩ素子の少なくとも２つの電源端子をＬＳＩパッケージの電源電圧供給端子に共通に接続し、ＬＳＩパッケージを構成する基板にキャパシタ素子を内臓させ、このキャパシタ素子を電源電圧供給端子とアース間に接続する。【選択図】        図１
2004349457.tif 000002
【特許請求の範囲】
【請求項１】
ＬＳＩパッケージ本体を構成する基板と、
この基板に搭載若しくは内臓されたＬＳＩ素子と、
前記ＬＳＩ素子に設けられた複数の電源端子と、
前記基板の一方の主面に設けられた、前記電源端子の数よりも少数の電源電圧供給端子とを備え、
前記電源電圧供給端子の１つは前記ＬＳＩ素子の複数の電源端子の内の少なくとも２つに前記基板内の給電路で分岐されて接続され、
当該分岐される前の給電路上に一端が接続され、他端が接地されたキャパシタ素子を前記基板に内蔵したことを特徴とするＬＳＩパッケージ。
【請求項２】
前記電源端子とこれと対をなすアース端子とに前記キャパシタ素子の両電極を直付けしたことを特徴とする請求項１記載のＬＳＩパッケージ。
【請求項３】
前記ＬＳＩ素子は、前記複数の電源端子のうち少なくとも１つは異なる値の直流電圧を必要とするものであって、この異なる値の直流電圧を必要とする電源端子を、前記基板に内臓若しくは搭載された直流電圧変換素子を介して、他の電源端子が接続されている電源電圧供給端子に接続したことを特徴とする請求項１〜２記載のＬＳＩパッケージ。
【請求項４】
前記キャパシタ素子の前記電源端子が接続されている入力端子と前記電源電圧供給端子との間に前記高周波電流を阻止するインダクタンス素子を接続し、前記インダクタンス素子を前記基板に内臓させたことを特徴とする請求項１〜３記載のＬＳＩパッケージ。
【請求項５】
前記ＬＳＩ素子を前記基板に内蔵させ、前記ＬＳＩ素子やキャパシタ素子よりも上位の層に導電板を設け、この導電板を前記基板に設けたアース端子に接続したことを特徴とする請求項１〜４記載のＬＳＩパッケージ。
【請求項６】
前記導電板と前記アース電極とを前記基板を通る複数のビアによって接続するとともに、これらのビアを前記基板の最外周に配置したことを特徴とする請求項５記載のＬＳＩパッケージ。
【請求項７】
前記基板を三層構造とし、第１層を構成する基板を多層配線基板により構成し、この多層配線基板の一方の面に前記ＬＳＩ素子を搭載し、前記２つの電源端子を前記多層配線基板の内部で接続し、前記多層配線基板の他方の面に設けられた第２層を構成する基板に前記高周波電流バイパス手段を内蔵し、前記第２層を構成する基板の他方の面に前記電源電圧供給端子を設けた第３層を構成する基板を設けたことを特徴とする請求項１記載のＬＳＩパッケージ。
【請求項８】
ＬＳＩ素子を搭載している基板に前記キャパシタ素子を内蔵させ、当該基板のＬＳＩ素子を搭載している面と反対の面に前記電源電圧供給端子と、前記２つの電源端子を接続する回路とを設けた多層配線基板を設けた請求項１又は２記載のＬＳＩパッケージ。
【請求項９】
ＬＳＩ素子をパッケージ本体としての基板に搭載若しくは内臓したＬＳＩパッケージであって、
前記ＬＳＩ素子は複数の電源端子を有し、
前記基板の一方の主面に、前記電源端子の数より少数の電源電圧供給端子が設けられ、この端子と一端が繋がった給電路が、前記基板内において複数に分岐されてＬＳＩ素子の前記各電源端子に接続されており、
前記何れかの分岐路上に、一端が接続され、他端が接地されたキャパシタ素子が基板内に設けられていることを特徴とするＬＳＩパッケージ。
【請求項１０】
前記ＬＳＩ素子のアース端子をビアを介して直接前記導電板に接続したことを特徴とする請求項５記載のＬＳＩパッケージ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＬＳＩパッケージ技術に関するものである。
【０００２】
【従来の技術】
近年、ＬＳＩは高機能化のニーズに応えるため、ピン数が増加している。一方で、機器及び基板サイズの小型化のニーズに応えるため、より小型のパッケージが望まれている。このため、図８ａ，ｂに示す様なＱＦＰ（Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ）タイプのパッケージに替わり、図９ａ，ｂに示す様なＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）タイプのＬＳＩパッケージや、ＬＳＩパッケージのサイズがＬＳＩチップサイズとほぼ同じ程度の大きさである、ＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）が用いられるようになった。このＢＧＡタイプ及び、ＣＳＰタイプのＬＳＩパッケージ技術は、プリント基板上の配線に接続するための端子（半田ボール）をＬＳＩパッケージの裏面に格子状に配列する方式をとっている。
【０００３】
ＢＧＡやＣＳＰタイプのＬＳＩパッケージでは、パッケージの端付近に位置する半田ボールは実装するプリント基板の実装面で配線の引き出しを行えるが、それ以外の、パッケージ中央部に位置する半田ボールは、ビアを介してプリント基板の内層または裏面において配線と接続する形態をとっている。
ところで、このようなタイプのＬＳＩチップには同電位の電源端子が複数半田ボールの形で設けられている。そして、このＬＳＩチップを搭載したＬＳＩパッケージには上記複数の半田ボールと夫々電気的に接続された複数の同電位の半田ボールによる電源電圧供給端子が具備されている。
【０００４】
一方、ＬＳＩパッケージにおいて、ＬＳＩチップの各電源端子に接続されている回路がスイッチング動作を起こした場合、このスイッチング動作に起因して高周波電流が発生する。この高周波電流が原因で生じるノイズの影響を抑制するため、ＬＳＩパッケージにキャパシタ素子などのノイズ対策部品を具備する技術が知られている。この技術においては、ＬＳＩの各電源ピン・グランドピンとそれに繋がるＬＳＩパッケージの電源電圧供給端子とグランド端子との間に、キャパシタ素子を接続し、高周波電流をこのキャパシタ素子で吸収するようにしている（特許文献１参照）。
【０００５】
【特許文献１】
特開２００１−３５９５２号公報
【０００６】
【発明が解決しようとする課題】
上記のＬＳＩパッケージにおいて、ＬＳＩパッケージの有する複数の同電位の電源電圧供給端子の数を減らせば、他の信号端子を含め少しでも全体の端子間のピッチを広く確保することができるので、基板設計におけるＬＳＩパッケージからの配線の引き出しを容易化することができる。
【０００７】
そこで、ＬＳＩチップの上記複数の電源端子に対し、ＬＳＩパッケージに例えば１個の電源電圧供給端子を設け、この電源電圧供給端子に上記複数の電源端子を電気的に接続するようにすれば、ＬＳＩパッケージの電源電圧供給端子の数を減らすことが出来る。ところが、ＬＳＩチップの上記各電源端子に接続されている回路がスイッチング動作を起こした場合、このスイッチング動作に起因して高周波電流が発生し、これがＬＳＩパッケージの上記１つの電源電圧供給端子に流れる。上記スイッチング動作が１箇所であれば、問題はないが、複数箇所で同時に発生すると高周波電流が大きくなり、上記電源電圧供給端子における電圧降下が無視できなくなる。例えば、電源電圧供給端子の外部側に３．３ボルト供給されていたものが、同端子のＬＳＩパッケージ内部側では３．０ボルトになってしまって、ＬＳＩチップの各電源端子に必要とする電圧が供給されないことになる。
本発明は、上記課題に鑑み、ＬＳＩパッケージの面積を大きくせずとも、ＬＳＩチップに加える電源電圧を安定して供給することができ、且つその電源電圧供給端子の数を削減することが出来るＬＳＩパッケージを提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記目的を達成するために、本発明のＬＳＩパッケージにおいてはＬＳＩパッケージ本体を構成する基板と、この基板に搭載若しくは内臓されたＬＳＩ素子と、前記ＬＳＩ素子に設けられた複数の電源端子と、前記基板の一方の主面に設けられた、前記電源端子の数よりも少数の電源電圧供給端子とを備え、前記電源電圧供給端子の１つは前記ＬＳＩ素子の複数の電源端子の内の少なくとも２つに前記基板内の給電路で分岐されて接続され、当該分岐される前の給電路上に一端が接続され、他端が接地されたキャパシタ素子を前記基板に内蔵したことを特徴とする。また、ＬＳＩ素子をパッケージ本体としての基板に搭載若しくは内臓したＬＳＩパッケージであって、前記ＬＳＩ素子は複数の電源端子を有し、前記基板の一方の主面に、前記電源端子の数より少数の電源電圧供給端子が設けられ、この端子と一端が繋がった給電路が、前記基板内において複数に分岐されてＬＳＩ素子の前記各電源端子に接続されており、前記何れかの分岐路上に、一端が接続され、他端が接地されたキャパシタ素子が基板内に設けられていることを特徴とする。
【０００９】
また、前記電源端子とこれと対をなすアース端子とに前記キャパシタ素子の両電極を直付けしたことを特徴とする。
また、前記ＬＳＩ素子は、前記複数の電源端子のうち少なくとも１つは異なる値の直流電圧を必要とするものであって、この異なる値の直流電圧を必要とする電源端子を、前記基板に内臓若しくは搭載された直流電圧変換素子を介して、他の電源端子が接続されている電源電圧供給端子に接続したことを特徴とする。
【００１０】
また、前記キャパシタ素子の前記電源端子が接続されている入力端子と前記電源電圧供給端子との間に前記高周波電流を阻止するインダクタンス素子を接続し、前記インダクタンス素子を前記基板に内臓させたことを特徴とする。
また、前記ＬＳＩ素子を前記基板に内蔵させ、前記ＬＳＩ素子やキャパシタ素子よりも上位の層に導電板を設け、この導電板を前記基板に設けたアース電極に接続したことを特徴とする。
【００１１】
また、前記導電板と前記アース端子とを前記基板を通る複数のビアによって接続するとともに、これらのビアを前記基板の最外周に配置したことを特徴とする。
さらに、前記ＬＳＩ素子のアース端子をビアを介して直接前記導電板に接続したことを特徴とする。
【００１２】
【作用】
上記のように構成されたＬＳＩパッケージは、ＬＳＩ素子の内部回路のスイッチング動作によりＬＳＩ素子の電源端子に流れる高周波電流はキャパシタ素子を通ってアースに流れると同時に、当該キャパシタ素子の電圧がＬＳＩ素子の電源端子に加わっているので、当該電源端子に加えられる電圧は低下しない。また、高周波電流はＬＳＩパッケージの電源電圧供給端子に流れないので、この端子における電圧降下は無く、この点からもＬＳＩ素子の電源端子には安定した電圧が供給される。したがって、ＬＳＩ素子の電源端子の数よりも、ＬＳＩパッケージの具備する電源電圧供給端子の数を少なくできるので、ＬＳＩパッケージの信号端子を含めた全体の端子間隔を少しでも大きくすることができ、ＬＳＩパッケージの端子を設ける面の面積を大きくすることがなく、基板設計を容易化することができる。
【００１３】
また、上記キャパシタ素子をＬＳＩ素子の端子に直付けすることにより、高周波電流の通るパスが極めて短くなり、不要電磁輻射を効率的に抑圧することができる。
また、電圧変換素子を付加することにより、ＬＳＩ素子が必要とする異なる電圧に対応することができる。
【００１４】
また、インダクタンス素子を付加することにより、不要電磁輻射をより効率的に抑圧することができるとともに、外部からノイズが入るのを抑圧することができる。
また、導体板を付加すること、さらにはビアでＬＳＩ素子などの必要な素子を取囲むことにより、ＬＳＩパッケージからの不要電磁輻射を抑圧できるとともに外部からの放射ノイズを阻止することができる。
【００１５】
【発明の実施の形態】
以下、本発明のＬＳＩパッケージの実施の形態を、図面を用いて説明する。以下の図面はＬＳＩパッケージの断面を示しているが、ハッチングを省略して構成を理解しやすくしている。
図１に示すように、ＬＳＩパッケージはＬＳＩパッケージ本体を構成する基板１とＬＳＩ素子（チップ）２から構成されており、ＬＳＩ素子２には複数のバンプよりなる端子３が格子状に設けられている。基板１の一面にも複数の半田ボールよりなる端子４が格子状に設けられている。これらの端子３，４は信号の入出力端子、電源端子、アース端子であるが、信号用の端子はこの発明に直接関係しないので説明は省略する。
【００１６】
基板１は三層構造となっている。前記端子４が設けられている多層配線基板６とＬＳＩ素子２が搭載されている多層配線基板５とこれらの両多層配線基板５，６とを接着している熱硬化性樹脂基板７である。
以下、さらに具体的に説明する。多層配線基板６の一方の面に露出して設けられた１個の電源電圧供給端子４ａは多層配線基板６の内部で分岐され、多方の面に露出して設けられた端子８ａ、８ｂに接続されている。また、多層配線基板６の一方の面に露出して設けられた２個のアース端子４ｂ、４ｃは多層配線基板６の内部を通って他方の面に露出して設けられた端子８ｃ、８ｄに接続されている。多層配線基板６の内部の電気経路は配線基板６を縦向きに走るビアや横向きに走る給電路により構成されている。この構造は、以下に用いる多層配線基板についても同様であり、多層配線基板は一般に広く用いられているものを用いている。
【００１７】
端子８ａ，８ｂ，８ｃ，８ｄは基板７を通って多層配線基板５の一方の面に設けられた端子５ａ、５ｂ，５ｃ，５ｄに接続されている。端子５ａ、５ｃ間および５ｂ、５ｄ間にはキャパシタ素子９ａ、９ｂの端子が直接接続されている。これらのキャパシタ素子９ａ、９ｂは基板７に埋め込まれた状態になっている。端子５ａ，５ｃは基板５の内部で２回路に分岐されて、ＬＳＩ素子２の電源端子３ａ、３ｂ，アース端子３ｄ，３ｅに接続されている。また、端子５ｂ、５ｄは基板５の内部を通ってＬＳＩ素子２の電源端子３ｃ及びアース端子３ｆに接続されている。電源端子３ａ，３ｂ，３ｃはＬＳＩ素子２が必要とする同一電源電圧を供給する端子である。上記キャパシタ素子９ａ、９ｂは一端がＬＳＩ素子２の電源端子に、他端がアース端子に接続されて蓄電手段を構成している。
【００１８】
第１図のＬＳＩパッケージの製造方法を簡単に説明する。多層配線基板５、６を予め準備する。内部にビアや配線パターンを有する多層配線基板は従来より広く知られている。多層配線基板５の端子５ａ，５ｃ及び５ｂ、５ｄにキャパシタ素子９ａ、９ｂを電極部分で半田等により電気的、機械的に結合する。
次に、熱硬化性樹脂のフィルム（完全に硬化しておらず、柔らかい状態を保っている。）を複数枚重ねて一体化し、上記キャパシタ素子９ａ、９ｂを内蔵することが出来るように凹部を形成する。また、ビアとなるところに透孔を形成してここに導電性ペーストを流し込んでビアを形成する。キャパシタ素子９ａ、９ｂにこのようにして構成した基板７を被せ、多層配線基板５、６で基板７を挟み込み熱を加えて三者５、６、７を一体化する。最後にＬＳＩ素子２を多層配線基板５に搭載する。基板７の製造方法も一般に知られているものである。
【００１９】
以上のように、ＬＳＩ素子２の３個の電源端子３ａ、３ｂ、３ｃに対し、ＬＳＩパッケージには１個の電源電圧供給端子４ａが設けられ、ここから同一の直流電圧が各端子３ａ，３ｂ，３ｃに供給される。
電源端子３ａ、３ｂ、３ｃに接続されているＬＳＩ素子２の内部回路にスイッチング動作が起こった場合、これらの端子３ａ、３ｂ、３ｃに高周波電流が発生する。この高周波電流はキャパシタ素子９ａ、９ｂを通ってＬＳＩ素子２に流れ込み、アースへと流れる。したがって、電源電圧供給端子４ａには流れず、この端子には直流電流だけ流れることになる。従って、この端子４ａにおいて、高周波電流による電圧降下が発生しないので、電源電圧供給端子４ａに供給された直流電圧がそのままＬＳＩ素子２の電源端子３ａ、３ｂ、３ｃに供給されることになる。同時に、キャパシタ素子９ａ、９ｂに存在する電圧がＬＳＩ素子２の電源端子３ａ、３ｂ、３ｃに加えられているのでこれらの端子の供給電圧は安定している。
【００２０】
このように、ＬＳＩパッケージの電源電圧供給端子を４ａと１個にすることができ、本来、ＬＳＩ素子２の電源端子と同じ数、この実施例では３ａ、３ｂ、３ｃと３個必要であったものを減らすことができる。この結果、ＬＳＩパッケージの全体のサイズを大きくしなくても複数の端子の間隔を少しでも広げることができる。
【００２１】
なお、ＬＳＩパッケージの電源電圧供給端子の数はＬＳＩ素子２の電源端子の数よりも少なく設定される。キャパシタ素子の数も必要に応じて設ければよいが、なるべく少なく設定する方がスペースの観点から考えて好ましい。
また、本発明において、ＬＳＩ素子２の複数の電源端子のうち少なくとも２つの電源端子をＬＳＩパッケージの電源電圧供給端子に共通に接続し、上記２つの電源端子にキャパシタ素子の入力端子を接続するようにしているので、ＬＳＩパッケージの電源電圧供給端子の数を１個削減することができる。上記共通接続の数を多くすればそれだけ電源電圧供給端子の数を削減できることになる。
【００２２】
なお、電源電圧供給端子４ａと端子５ａ又は８ａの間にインダクタンス素子を設けると上記高周波電流の流出を阻止することができるとともに外部から電源電圧供給端子４ａを通って高周波電流が流入するのを阻止することができる。
また、ＬＳＩ素子２の複数の電源端子に異なる直流電圧を供給する必要のある場合、例えば、電源端子３ａ、３ｂに５．５ボルト、電源端子３ｃに３ボルトの直流電圧を供給したい場合には、端子４ａと端子３ｃの間に直流変換素子（直流電圧を異なる値の直流電圧に変換する回路素子で、この場合５．５ボルトを３ボルトに変換する。）を設ければ、ＬＳＩパッケージの電源電圧供給端子は１個ですむ。
【００２３】
図１の実施の形態で説明したもの及び、上述の図１に付加したもの、変形したものは以下に説明する実施の形態に適宜適応できるものである。
図２に示すものは、図１に示すものに、さらに基板１０，１１を設け、基板１０にキャパシタ素子１０ａを設けて、高周波電流による影響をより少なくするようにしている。１１ａが４ａに対応する電源電圧供給端子、１１ｂが４ｂ、４ｃに対応するアース端子である。
【００２４】
図３に示すものは、図１に示すＬＳＩ素子２を基板の中に埋め込みこの基板１２の上に三層の基板１３を積み上げたものである。具体的には多層配線基板１４の上に他のＬＳＩ素子１５を搭載し、基板１６に２個のキャパシタ１７ａ、１７ｂを埋め込み、多層基板１８の中で二つの電源回路を１つの電源回路にして、これを基板１２，５，７、６を通って電源端子４ａ及びアース端子４ｃに接続したものである。
【００２５】
このように、複数のＬＳＩ素子と、キャパシタ素子を設けた基板と、導電経路を構成した基板とを階層構造にしたものを二段積み上げて階層構造にすることにより、小さい面積でより有効なＬＳＩパッケージを提供することができる。
図４において、キャパシタ素子の働きやＬＳＩ素子の電源端子よりもＬＳＩパッケージの電源供給端子の数を減らしてある点等については図１のものと同じであるので説明は省略する。
【００２６】
次に、図４の構造について具体的に説明する。導電経路を構成している多層配線基板１９に電源電圧供給端子１９ａ、アース端子１９ｂ、１９ｃを設け、基板２０を切り欠いて構成した凹部２１にキャパシタ素子２２ａ、２２ｂを配置している。基板２０の上にＬＳＩ素子２３が搭載され、ＬＳＩ素子２３の電源端子２４ａ、２４ｂとアース端子２４ｃ、２４ｄとの間にキャパシタ素子２２ａ、２２ｂの電極が直に電気的、機械的に結合されている。これを達成するために、図５に示すような構成をとっている。
【００２７】
即ち、キャパシタ２２ａを例にして説明すると、端子２４ａ，２４ｃの端子間隔をキャパシタ素子２２ａの両端の電極２５ａ，２５ｂの間隔に合わせて設計し、導電性バンプ２６ａ、２６ｂで結合する。導電性バンプに替えて導電性接着剤などを用いても良い。
図４に戻って、ＬＳＩ素子２３及びキャパシタ素子２２ａ、２２ｂは樹脂によって密封されている。この樹脂により一つの基板２６が構成されている。このように、キャパシタ素子２２ａ，２２ｂをＬＳＩ素子２３の端子２４ａ、２４ｂ、２４ｃ、２４ｄに直付けすることにより、両者を最短距離で接続することになり、高周波電流の伝播経路が短くなって、不要電磁輻射をより有効に抑制することができる。
【００２８】
図６に示すものは、導電板２７ａ、２７ｂによって、ＬＳＩ素子２８、キャパシタ素子２９ａ、２９ｂ及び導電経路を有する基板３０、ＬＳＩ素子２８を搭載している基板３１、多層配線基板３２を両側から挟み込むようにした点に特徴がある。３３ａは電源電圧供給端子、３３ｂはアース端子である。アース端子３３ｂは導電板２７ｂに接続され、さらにビア３５ｃ、３５ｄを介して導電板２７ａに接続されている。ＬＳＩ素子２８のアース端子２８ａ，２８ｂはビア３５ａ、３５ｂを介して直接導電板２７ａに接続されている。このようにビア３５ａ、３５ｂを介して直接導電板２７ａに接続すると、多層配線基板３０の内部のアース回路を通ってアースを取るより安定してアースを取ることができる。以上のように構成すると、この導電板２７ａ、２７ｂによってＬＳＩパッケージからの不要電磁輻射を阻止し、加えて外部からの電磁波ノイズがＬＳＩパッケージに進入するのを防止することができる。ＬＳＩ素子２８、キャパシタ素子２９ａ、２９ｂ、電源端子の数及び配線経路などについては図１、図４の組み合わせで構成され、その作用効果も導電板２７ａ、２７ｂの部分を除き同一である。
【００２９】
図７は図６に示すＬＳＩパッケージの斜視図であり、一部を削除し、内部を透視出来るように記載したものである。図７において、アース端子に接続された導電板２７ａ、２７ｂの最外周に多数本のビア３４を設けて内部を取囲むように構成した点を特徴としている。このビア３４によるシールディングはパッケージ全体でなくても内部の必要部分例えば、ＬＳＩ素子、キャパシタ素子等を囲むように設けても良い。これらのビア３４と導電板２７ａ、２７ｂによってより強固なシールド効果が得られる。
【００３０】
【発明の効果】
以上の通り、本発明のＬＳＩパッケージはＬＳＩパッケージ本体を構成する基板と、この基板に搭載若しくは内臓されたＬＳＩ素子と、前記ＬＳＩ素子に設けられた複数の電源端子と、前記基板の一方の主面に設けられた、前記電源端子の数よりも少数の電源電圧供給端子とを備え、前記電源電圧供給端子の１つは前記ＬＳＩ素子の複数の電源端子の内の少なくとも２つに前記基板内の給電路で分岐されて接続され、当該分岐される前の給電路上に一端が接続され、他端が接地されたキャパシタ素子を前記基板に内蔵したことを特徴とする。また、ＬＳＩ素子をパッケージ本体としての基板に搭載若しくは内臓したＬＳＩパッケージであって、前記ＬＳＩ素子は複数の電源端子を有し、前記基板の一方の主面に、前記電源端子の数より少数の電源電圧供給端子が設けられ、この端子と一端が繋がった給電路が、前記基板内において複数に分岐されてＬＳＩ素子の前記各電源端子に接続されており、前記何れかの分岐路上に、一端が接続され、他端が接地されたキャパシタ素子が基板内に設けられていることを特徴とするものであり、ＬＳＩ素子の内部回路のスイッチング動作によりＬＳＩ素子の電源端子に流れる高周波電流の影響をＬＳＩパッケージに内蔵されたキャパシタ素子によって除去しているので、ＬＳＩ素子が具備する電源端子の数よりも、ＬＳＩパッケージの具備する電源電圧供給端子の数を少なくできる。したがって、ＬＳＩパッケージの信号端子を含めた全体の端子間隔を少しでも大きくすることができ、ＬＳＩパッケージの端子を設ける面の面積を広くすることがなく、基板設計を容易化することができる。また、不要電磁輻射のＬＳＩパッケージからの放出もなくなる。そして、特にＢＧＡタイプのＬＳＩパッケージやチップサイズパッケージ（ＣＳＰ）に用いて有用である。
【００３１】
また、上記キャパシタ素子をＬＳＩ素子の端子に直付けすることにより、高周波電流の通るパスが極めて短くなり、不要電磁輻射を効率的に抑圧することができる。また、電圧変換素子を付加することにより、ＬＳＩ素子が必要とする異なる電圧に対応することができる。また、インダクタンス素子を付加することにより、不要電磁輻射をより効率的に抑圧することができるとともに、外部からノイズが入るのを抑圧することができる。また、導体板を付加すること、さらにはビアでＬＳＩ素子などの必要な素子を取囲むことにより、ＬＳＩパッケージから不要電磁輻射を抑圧できるとともに外部からの放射ノイズを阻止することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態を示すＬＳＩパッケージの断面構造図である。
【図２】本発明の実施の他の形態を示すＬＳＩパッケージの断面構造図である。
【図３】本発明のさらに他の実施の形態を示すＬＳＩパッケージの断面構造図である。
【図４】本発明のさらに他の実施の形態を示すＬＳＩパッケージの断面構造図である。
【図５】図４に示すＬＳＩパッケージの一部分の断面構造図である。
【図６】本発明のさらに他の実施の形態を示すＬＳＩパッケージの断面構造図である。
【図７】図６に示すＬＳＩパッケージの一部を切り欠き内部を透視状態で示す斜視図である。
【図８】（ａ）ＬＳＩパッケージの一形態であるＱＦＰパッケージの平面図である。
（ｂ）同正面図である。
【図９】（ａ）ＬＳＩパッケージの一形態であるＢＧＡパッケージもしくはＣＳＰパッケージの平面図である。
（ｂ）同正面図である。
【符号の説明】
１    ＬＳＩパッケージ本体を構成する基板
２、１５、２３、２８    ＬＳＩ素子
３ａ、３ｂ、３ｃ    電源端子
３ｄ、３ｅ、３ｆ    アース端子
４ａ、１１ａ、１９ａ、３３ａ    電源電圧供給端子
４ｂ、４ｃ、１１ｂ、１９ｂ、１９ｃ、２８ａ，２８ｂ、３３ｂ    アース端子
５、６、１１、１４、１８，１９，３０、３２    多層配線基板
７、１６、２０、３１    基板
９ａ、９ｂ、１７ａ、１７ｂ、２２ａ、２２ｂ、２９ａ、２９ｂ    キャパシタ素子
３５ａ、３５ｂ    ビア
【図１】
2004349457.tif 000003
【図２】
2004349457.tif 000004
【図３】
2004349457.tif 000005
【図４】
2004349457.tif 000006
【図５】
2004349457.tif 000007
【図６】
2004349457.tif 000008
【図７】
2004349457.tif 000009
【図８】
2004349457.tif 000010
【図９】
2004349457.tif 000011