(57)【要約】  【課題】  ＡＧＣ電圧により自動制御され、入力ＲＦ信号の電界強度変動時にＲＦ信号に歪が発生することなく、入出力インピーダンスを外部回路のインピーダンスと略整合可能な可変利得増幅回路を提供する。  【解決手段】  ゲート接地形式で増幅動作するＦＥＴ２とコレクタ接地形式でで増幅動作するトランジスタ３とからなり、供給されるＡＧＣ電圧でＦＥＴ２のゲート電圧及びトランジスタ３のベース電圧を調整しているもので、入力ＲＦ信号が小振幅のとき、高いＡＧＣ電圧によりゲート電圧を高くしてＦＥＴ２の主電流を増やし、その信号利得を増大させ、入力ＲＦ信号が大または中振幅のとき、低いＡＧＣ電圧によりゲート電圧を低くしてＦＥＴ２の主電流を減らし、その信号利得を減少させる。  【選択図】  図１
0003108712.tif 000002
【実用新案登録請求の範囲】
【請求項１】
制御電極と第１主電極及び低出力インピーダンス特性の第２主電極を有する半導体増幅素子を用いた半導体増幅段からなり、前記半導体増幅素子は、制御電極にＲＦ信号が入力されるとともにバイアス電圧を発生するバイアス回路が接続され、第１主電極が交流的に接地され、第２主電極から増幅されたＲＦ信号が導出され、前記バイアス回路は、供給されるＡＧＣ電圧に対応して前記制御電極のバイアス電圧が調整されるもので、入力ＲＦ信号の振幅が大きくなるに従って前記制御電極のバイアス電圧が低下し、前記第１主電極及び前記第２主電極を流れる主電流が減少して前記半導体増幅素子の信号利得を低下させ、入力ＲＦ信号の振幅が小さくなるに従って前記制御電極のバイアス電圧が上昇し、前記主電流が増加して前記半導体増幅素子の信号利得を増大させることを特徴とする利得可変増幅回路。
【請求項２】
それぞれ制御電極と第１主電極及び低出力インピーダンス特性の第２主電極を有する第１及び第２半導体増幅素子を用いた半導体増幅段からなり、前記第１半導体増幅素子は、制御電極が交流的に接地されるとともにバイアス電圧を発生する第１バイアス回路が接続され、第２主電極にＲＦ信号が入力され、第１主電極から増幅されたＲＦ信号が導出され、前記第２半導体増幅素子は、制御電極に前記第１半導体増幅素子から導出されたＲＦ信号が入力されるとともにバイアス電圧を発生する第２バイアス回路が接続され、第１主電極が交流的に接地され、第２主電極から増幅されたＲＦ信号が導出され、前記第１及び第２バイアス回路は、供給されるＡＧＣ電圧に対応して前記第１及び第２半導体増幅素子の各制御電極のバイアス電圧が調整されるもので、入力ＲＦ信号の振幅が大きくなるに従って前記第１半導体増幅素子の制御電極に供給されるバイアス電圧が低下し、前記第１半導体増幅素子の第１主電極及び第２主電極を流れる主電流が減少して前記第１半導体増幅素子の信号利得を低下させ、入力ＲＦ信号の振幅が小さくなるに従って前記第１半導体増幅素子の制御電極のバイアス電圧が上昇し、前記主電流がそれぞれ増加して前記第１半導体増幅素子の信号利得を増大させ、一方、入力ＲＦ信号の振幅が大きくなるに従って前記第２半導体増幅素子の制御電極に供給されるバイアス電圧が増大し、前記第２半導体増幅素子の第１主電極及び第２主電極を流れる主電流を増大させ、入力ＲＦ信号の振幅が小さくなるに従って前記第２半導体増幅素子の制御電極のバイアス電圧が減少し、前記主電流を減少させることを特徴とする利得可変増幅回路。
【請求項３】
前記第２バイアス回路は、前記第１半導体増幅素子の第１主電極と電源間に接続された第１抵抗と、前記第１抵抗の第１主電極側の電圧を分圧した分圧電圧を発生する第２抵抗及び第３抵抗とを有し、前記分圧電圧が前記第２半導体増幅素子の制御電極に供給されることを特徴とする請求項２に記載の利得可変増幅回路。
【請求項４】
前記第１半導体増幅素子は、第２主電極に直列に前記第１半導体増幅素子の第１主電極及び第２主電極を流れる主電流を通流させるＰＩＮダイオードが接続され、前記主電流が増加または減少することに対応して前記ＰＩＮダイオードのインピーダンスを減少または増大させることを特徴とする請求項２に記載の利得可変増幅回路。
【請求項５】
前記半導体増幅素子はバイポーラトランジスタであることを特徴とする請求項１に記載の利得可変増幅回路。
【請求項６】
前記半導体増幅素子はＦＥＴであることを特徴とする請求項１に記載の利得可変増幅回路。
【請求項７】
前記第１半導体増幅素子はＦＥＴであり、前記第２半導体増幅素子はバイポーラトランジスタであることを特徴とする請求項２乃至４のいずれかに記載の利得可変増幅回路。
【請求項８】
前記第１半導体増幅素子及び前記第２半導体増幅素子はＦＥＴであることを特徴とする請求項２乃至４のいずれかに記載の利得可変増幅回路。
【考案の詳細な説明】
【技術分野】
【０００１】
本考案は、アンテナ同調回路の前段に接続され、出力段にインピーダンス整合用コレクタ接地トランジスタまたはドレイン接地ＦＥＴを有するもので、入力ＲＦ信号の電界強度が高いとき、出力段のトランジスタまたはＦＥＴで増幅されるＲＦ信号に信号歪が生じないようにした可変利得増幅回路に関する。
【背景技術】
【０００２】
従来、テレビジョンチューナにおいては、アンテナ同調回路の前段に受信したテレビジョン信号を増幅するＲＦ信号増幅回路を接続したものが知られており、そのＲＦ信号増幅幅回路は、入力ＲＦ信号の電界強度の強弱に対応できるように、ＲＦ信号の電界強度の強弱に対応してそのインピーダンス値が調整される入力調整手段をその入力端に接続したものである。
【０００３】
ここで、図３は、かかる既知のＲＦ信号増幅回路の構成の一例を示す回路図であって、次続回路とともに示されているもので、特開平１１−２２０３４２号公報に開示されているものである。
【０００４】
図３に示されるように、ＲＦ信号増幅回路５０は、増幅用トランジスタ５１と、入力調整用トランジスタ５２と、コレクタ負荷インダクタ５３と、エミッタ抵抗５４と、バイパスコンデンサ５５と、結合コンデンサ５６と、ベースバイアス抵抗５７、５８と、結合コンデンサ５９と、エミッタ抵抗６０と、バイパスコンデンサ６１と、バッファ抵抗６２と、切替スイッチ６３と、バイアス電源６４と、アンテナ入力端６５と、信号出力端６６と、電源端子６７とを備え、これらの構成素子５１乃至６７は図３に図示されているように接続されている。また、ＲＦ信号増幅回路５０の信号出力端６６に接続された次続回路は、ＶＨＦ同調回路（ＶＨＦ  ＴＮ）６７と、ＶＨＦ用ＡＧＣ増幅回路（ＡＧＣ  ＡＭＰ）６８と、ＵＨＦ同調回路（ＵＨＦ  ＴＮ）６９と、ＵＨＦ用ＡＧＣ増幅回路（ＡＧＣ  ＡＭＰ）７０と、バッファ抵抗７１、７２と、ＡＧＣ電圧供給端子７３とを備えており、これらの構成素子６７乃至７３は図３に図示されているように接続されている。
【０００５】
前記構成によるＲＦ信号増幅回路５０は、次のように動作する。
【０００６】
入力ＲＦ信号の電界強度が弱電界強度乃至中電界強度である場合、切替スイッチ６３の可動接点６３（０）を一方の固定端子６３（１）側に切替え、入力調整用トランジスタ５２のベースに接地電圧を供給する。このとき、入力調整用トランジスタ５２は、カットオフ状態になり、そのドレイン−ソース間インピーダンスがかなり大きくなって、アンテナ入力端６５に供給された受信ＲＦ信号は、入力調整用トランジスタ５２で減衰されることなく、増幅用トランジスタ５１のベースに供給される。そして、増幅用トランジスタ５１は、ベースに供給されたＲＦ信号を増幅し、そのコレクタから増幅されたＲＦ信号が導出され、信号出力端６６から次続回路に供給される。
【０００７】
また、入力ＲＦ信号の電界強度が強電界強度である場合、切替スイッチ６３の可動接点６３（０）を他方の固定端子６３（２）側に切替え、入力調整用トランジスタ５２のベースにバイアス電源６４の出力バイアス電圧を供給する。このとき、入力調整用トランジスタ５２は、ベースへのバイアス電圧の供給によってオン状態になり、そのドレイン−ソース間インピーダンスが前の場合よりも小さくなって、アンテナ入力端６５に供給された受信ＲＦ信号は、入力調整用トランジスタ５２によって若干減衰された後、増幅用トランジスタ５１のベースに供給される。そして、増幅用トランジスタ５１は、ベースに供給されたＲＦ信号を増幅し、そのコレクタから増幅されたＲＦ信号が導出され、信号出力端６６から次続回路に供給される。
【０００８】
そして、次続回路においては、ＲＦ信号増幅回路５０の信号出力端６６からＶＨＦテレビジョン信号が出力されると、そのＶＨＦテレビジョン信号がＶＨＦ同調回路６７で選択抽出され、ＶＨＦ用ＡＧＣ増幅回路６８に供給される。ＶＨＦ用ＡＧＣ増幅回路６８は、供給されたＶＨＦテレビジョン信号をＡＧＣ電圧供給端子７３に供給されるＡＧＣ電圧により設定された信号利得で増幅し、後段のミキサや中間周波回路に供給される。一方、ＲＦ信号増幅回路５０の信号出力端６６からＵＨＦテレビジョン信号が出力されると、そのＵＨＦテレビジョン信号がＵＨＦ同調回路６９で選択抽出され、ＵＨＦ用ＡＧＣ増幅回路７０に供給される。ＵＨＦ用ＡＧＣ増幅回路７０は、供給されたＵＨＦテレビジョン信号をＡＧＣ電圧供給端子７３に供給されるＡＧＣ電圧により設定された信号利得で増幅し、同様に後段のミキサや中間周波回路に供給される。
【０００９】
このように、ＲＦ信号増幅回路５０は、入力ＲＦ信号の電界強度が弱電界強度乃至中電界強度である場合、アンテナ入力端６５でＲＦ信号減衰を発生させずに増幅用トランジスタ５１に供給して増幅し、入力ＲＦ信号の電界強度が強電界強度である場合、アンテナ入力端６５でＲＦ信号を若干減衰させた後、増幅用トランジスタ５１に供給して増幅しているので、入力ＲＦ信号の電界強度が強電界強度であったときでも、増幅用トランジスタ５１が飽和してＲＦ信号に歪を生じることがない。
【特許文献１】特開平１１−２２０３４２号公報
【考案の開示】
【考案が解決しようとする課題】
【００１０】
前記特開平１１−２２０３４２号公報に開示されたＲＦ信号増幅回路５０は、入力ＲＦ信号の電界強度が弱電界強度乃至中電界強度である場合に、ＲＦ信号を減衰させることなく増幅用トランジスタ５１に供給し、入力ＲＦ信号の電界強度が強電界強度である場合に、ＲＦ信号を若干減衰させた後で増幅用トランジスタ５１に供給するようにしているが、増幅用トランジスタ５１自体の信号利得が固定されているため、入力される強電界強度のＲＦ信号の電界強度変化に充分追従させることが難しく、場合によっては信号歪が生じたりすることがあり、その他にも、電界強度の切替操作をマニュアルで行っているため、ＲＦ信号の電界強度変化を常時監視して電界強度の切替を制御するというように、煩わしい制御操作を行う必要があるものである。
【００１１】
本発明は、このような技術的背景に鑑みてなされたもので、その目的は、信号利得がＡＧＣ電圧によって自動制御され、入力ＲＦ信号の電界強度の変動時にＲＦ信号に歪が発生することなく、かつ、入出力インピーダンスを外部回路のインピーダンスと略整合可能な可変利得増幅回路を提供することにある。
【課題を解決するための手段】
【００１２】
前記目的を達成するために、本発明による可変利得増幅回路は、制御電極と第１主電極及び低出力インピーダンス特性の第２主電極を有する半導体増幅素子を用いた半導体増幅段からなり、半導体増幅素子は、制御電極にＲＦ信号が入力されるとともにバイアス電圧を発生するバイアス回路が接続され、第１主電極が交流的に接地され、第２主電極から増幅されたＲＦ信号が導出され、バイアス回路は、供給されるＡＧＣ電圧に対応して制御電極のバイアス電圧が調整されるもので、入力ＲＦ信号の振幅が大きくなるに従って制御電極のバイアス電圧が低下し、第１主電極及び第２主電極を流れる主電流が減少して半導体増幅素子の信号利得を低下させ、入力ＲＦ信号の振幅が小さくなるに従って制御電極のバイアス電圧が上昇し、主電流が増加して半導体増幅素子の信号利得を増大させる第１の手段を具備する。
【００１３】
また、前記目的を達成するために、本発明による可変利得増幅回路は、それぞれ制御電極と第１主電極及び低出力インピーダンス特性の第２主電極を有する第１及び第２半導体増幅素子を用いた半導体増幅段からなり、第１半導体増幅素子は、制御電極が交流的に接地されるとともにバイアス電圧を発生する第１バイアス回路が接続され、第２主電極にＲＦ信号が入力され、第１主電極から増幅されたＲＦ信号が導出され、第２半導体増幅素子は、制御電極に第１半導体増幅素子から導出されたＲＦ信号が入力されるとともにバイアス電圧を発生する第２バイアス回路が接続され、第１主電極が交流的に接地され、第２主電極から増幅されたＲＦ信号が導出され、第１及び第２バイアス回路は、供給されるＡＧＣ電圧に対応して第１及び第２半導体増幅素子の各制御電極のバイアス電圧が調整されるもので、入力ＲＦ信号の振幅が大きくなるに従って各制御電極に供給されるバイアス電圧が低下し、第１及び第２半導体増幅素子の第１主電極及び第２主電極を流れる主電流がそれぞれ減少して第１及び第２半導体増幅素子の信号利得を低下させ、入力ＲＦ信号の振幅が小さくなるに従って各制御電極のバイアス電圧が上昇し、主電流がそれぞれ増加して第１及び第２半導体増幅素子の信号利得を増大させる第２の手段を具備する。
【考案の効果】
【００１４】
このように、前記第１の手段の可変利得増幅回路によれば、半導体増幅素子の制御電極のバイアス電圧が供給されるＡＧＣ電圧に対応して調整され、入力ＲＦ信号の振幅が大きくなると制御電極のバイアス電圧が低下し、第１主電極及び第２主電極を流れる主電流が減少して半導体増幅素子の信号利得を低下させ、一方、入力ＲＦ信号の振幅が小さくなると制御電極のバイアス電圧が上昇し、主電流が増加して半導体増幅素子の信号利得を増大させるようにしているもので、入力ＲＦ信号の電界強度が変動しても、自動的に半導体増幅素子の信号利得を調整するようにしているので、電界強度が強電界強度になってもＲＦ信号に歪が発生することがなく、しかも、半導体増幅素子の低出力インピーダンス特性の第２主電極からＲＦ信号が導出されるので、出力インピーダンスを外部回路のインピーダンスと略整合させることができるという効果がある。
【００１５】
また、前記第２の手段の可変利得増幅回路によれば、第１及び第２半導体増幅素子の各制御電極のバイアス電圧が供給されるＡＧＣ電圧に対応して調整され、入力ＲＦ信号の振幅が大きくなると各制御電極のバイアス電圧が低下し、双方の第１主電極及び第２主電極を流れる主電流が減少して第１及び第２半導体増幅素子の信号利得を低下させ、一方、入力ＲＦ信号の振幅が小さくなると各制御電極のバイアス電圧が上昇し、それぞれの主電流が増加して第１及び第２半導体増幅素子の信号利得を増大させるようにしているもので、入力ＲＦ信号の電界強度が変動しても、自動的に第１及び第２半導体増幅素子の信号利得を調整するようにしているので、電界強度が強電界強度になってもＲＦ信号に歪が発生することがなく、しかも、第１半導体増幅素子の低出力インピーダンス特性の第２主電極にＲＦ信号が供給され、第２半導体増幅素子の低出力インピーダンス特性の第２主電極からＲＦ信号が導出されるので、入出力インピーダンスを外部回路のインピーダンスと略整合させることができるという効果がある。
【考案を実施するための最良の形態】
【００１６】
以下、本考案の実施の形態を図面を参照して説明する。
【００１７】
図１は、本考案による可変利得増幅回路の第１の実施の形態に係わるもので、その構成の一例を示す回路図であり、次続回路とともに示したものである。
【００１８】
図１に示されるように、第１の実施の形態による可変利得増幅回路１は、ＦＥＴ（第１半導体増幅素子）２と、トランジスタ（第２半導体増幅素子）３と、ドレイン負荷インダクタ４と、ゲート抵抗５、６と、バイパスコンデンサ７と、ＰＩＮダイオード８と、分路インダクタ９と、結合コンデンサ１０と、ドレイン抵抗（第１抵抗）１１と、バイパスコンデンサ１２と、ダイオード１３と、ベース分圧抵抗（第２及び第３抵抗）１４、１５と、バイパスコンデンサ１６と、エミッタ負荷抵抗１７と、結合コンデンサ１８と、アンテナ入力端１９と、信号出力端２０と、電源端子２１と、ＡＧＣ電圧供給端２２とを備える。また、可変利得増幅回路１の信号出力端２０に接続された次続回路は、ＶＨＦ同調回路（ＶＨＦ  ＴＮ）２３と、ＶＨＦ用ＡＧＣ増幅回路（ＡＧＣ  ＡＭＰ）２４と、ＵＨＦ同調回路（ＵＨＦ  ＴＮ）２５と、ＵＨＦ用ＡＧＣ増幅回路（ＡＧＣ  ＡＭＰ）２６と、バッファ抵抗２７、２８と、ＡＧＣ電圧供給端子２９とを備える。
【００１９】
そして、可変利得増幅回路１において、ＦＥＴ２は、ソースがＰＩＮダイオード８のアノードに接続され、ゲートがゲート抵抗５、６、バイパスコンデンサ７の各一端に接続されるとともに、ダイオード１３のカソードに接続され、ドレインがドレイン負荷インダクタ４、結合コンデンサ１０の各一端に接続される。トランジスタ３は、ベースが結合コンデンサ１０の他端及びベース分圧抵抗１４、１５の各一端にそれぞれ接続され、コレクタが電源端子２１及びバイパスコンデンサ１６の一端に接続され、エミッタがエミッタ負荷抵抗１７及び結合コンデンサ１８の各一端に接続される。
【００２０】
また、ドレイン負荷インダクタ４は、その他端がドレイン抵抗１１の一端に接続されるとともに、バイパスコンデンサ１２の一端、ベース分圧抵抗１４の他端にそれぞれ接続される。ゲート抵抗５及びバイパスコンデンサ７は、その他端がそれぞれ接地接続される。ゲート抵抗６は、その他端が電源端子２１に接続される。ＰＩＮダイオード８は、カソードがアンテナ入力端１９に接続されるとともに、分路インダクタ９の一端に接続される。分路インダクタ９の他端、バイパスコンデンサ１２、１６の各他端、ベース分圧抵抗１５の他端、エミッタ負荷抵抗１７の他端は、いずれも接地接続される。ダイオード１３は、アノードがＡＧＣ電圧供給端２２に接続される。結合コンデンサ１８は、その他端が信号出力端２０に接続される。
【００２１】
さらに、可変利得増幅回路１の信号出力端２０に接続された次続回路において、ＶＨＦ同調回路２３は、入力端が信号出力端２０に接続され、出力端がＶＨＦ用ＡＧＣ増幅回路２４の入力端に接続される。ＶＨＦ用ＡＧＣ増幅回路２４は、出力端が後続のミキサや中間周波回路等に接続され、制御端がバッファ抵抗２７を通してＡＧＣ電圧供給端子２９に接続される。ＵＨＦ同調回路２５は、入力端が信号出力端２０に接続され、出力端がＵＨＦ用ＡＧＣ増幅回路２６の入力端に接続される。ＵＨＦ用ＡＧＣ増幅回路２６は、出力端が後続のミキサや中間周波回路等に接続され、制御端がバッファ抵抗２８を通してＡＧＣ電圧供給端子２９に接続される。この場合、ＶＨＦ同調回路２３及びＵＨＦ同調回路２５は、それぞれ、複数のインダクタと１つまたは２つの可変容量ダイオードとを含み、可変容量ダイオードに同調電圧を供給することにより、選択すべきＶＨＦ信号またはＵＨＦ信号に同調させるものである。
【００２２】
この場合、ＦＥＴ２は、ゲートに、電源端子２１に供給された電源電圧をゲート抵抗６とゲート抵抗５で分圧した第１分圧電圧と、ＡＧＣ電圧供給端２２に供給されたＡＧＣ電圧がダイオード１３を通して供給された電圧との総合電圧がゲートバイアス電圧として印加される。また、トランジスタ３は、ベースに、ドレイン抵抗１１を通して電圧降下させた電源電圧をベース分圧抵抗１４、１５によって分圧した第２分圧電圧がベースバイアス電圧として印加される。
【００２３】
前記構成による第１の実施の形態による可変利得増幅回路１は、次のように動作する。
【００２４】
受信されたテレビジョン信号（以下、このテレビジョン信号をＲＦ信号という）がアンテナ入力端１９に供給されると、そのＲＦ信号はＰＩＮダイオード８を通してＦＥＴ２のソースに供給される。ＦＥＴ２は、ゲート接地型増幅段として動作するもので、ソースに供給されたＲＦ信号を増幅し、増幅したＲＦ信号がドレインから導出され、結合コンデンサ１０を通してトランジスタ３のベースに供給される。トランジスタ３は、コレクタ接地型増幅段として動作するもので、ベースに供給されたＲＦ信号を増幅し、増幅したＲＦ信号がエミッタから導出され、結合コンデンサ１８を通して信号出力端２０に供給される。
【００２５】
かかるＲＦ信号の増幅動作時に、アンテナ入力端１９に供給されたＲＦ信号の電界強度が弱く、信号出力端２０から出力される増幅されたＲＦ信号が比較的小振幅である場合、ＡＧＣ電圧供給端子２９に供給されるＡＧＣ電圧の電圧値が高くなる。このとき、高い電圧値のＡＧＣ電圧は、ダイオード１３を通して第１分圧電圧に重畳され、ＦＥＴ２のゲートに高い電圧値の総合電圧を供給するので、ＦＥＴ２のドレイン−ソースを流れる主電流が増大し、ＦＥＴ２は、その信号利得が増大し、小振幅のＲＦ信号を比較的高い利得で増幅し、次続のトランジスタ３に供給する。また、ＦＥＴ２の主電流が増大すると、ＰＩＮダイオード８を流れる電流が増大し、そのインピーダンスを低下させるので、ＰＩＮダイオード８による信号損失が小さくなり、信号入力端１９に供給されたＲＦ信号は、殆ど減衰することなくＦＥＴ２のソースに印加される。
【００２６】
また、ＦＥＴ２の主電流が増大すると、ドレイン抵抗１１による電圧降下が大きくなり、ＦＥＴ２のドレイン電圧が低下する。この低下したドレイン電圧は、ベース分圧抵抗１４、１５で分圧されてトランジスタ３のベースに印加されるので、トランジスタ３のコレクタ−エミッタを流れる主電流が減少し、トランジスタ３は、その信号利得が若干減少し、ＦＥＴ２で増幅されたＲＦ信号が比較的低い利得で増幅され、信号出力端２０から次続回路に供給される。
【００２７】
これに対して、アンテナ入力端１９に供給されたＲＦ信号の電界強度が強いかまたは中程度で、信号出力端２０から出力される増幅されたＲＦ信号が比較的大振幅である場合、ＡＧＣ電圧供給端子２９に供給されるＡＧＣ電圧の電圧値が低くなる。このとき、低い電圧値のＡＧＣ電圧は、ダイオード１３で殆ど阻止されて第１分圧電圧に重畳されず、ＦＥＴ２のゲートに低い電圧値の第１分圧電圧が総合電圧として供給されるので、ＦＥＴ２のドレイン−ソースを流れる主電流が減少し、ＦＥＴ２は、その信号利得が減少し、大振幅のＲＦ信号を比較的低い利得で増幅し、次続のトランジスタ３に供給する。また、ＦＥＴ２の主電流が減少すると、ＰＩＮダイオード８を流れる電流も減少し、そのインピーダンスを増大させるので、ＰＩＮダイオード８による信号損失が大きくなり、信号入力端１９に供給されたＲＦ信号は、若干減衰されてＦＥＴ２のソースに印加される。
【００２８】
また、ＦＥＴ２の主電流が減少すると、ドレイン抵抗１１による電圧降下が小さくなり、ＦＥＴ２のドレイン電圧が増大する。この増大したドレイン電圧は、ベース分圧抵抗１４、１５で分圧されてトランジスタ３のベースに印加されるので、トランジスタ３のコレクタ−エミッタを流れる主電流が増え、トランジスタ３は、その信号利得が若干増大し、ＦＥＴ２で増幅されたＲＦ信号が比較的高い利得で増幅され、信号出力端２０から次続回路に供給される。
【００２９】
このように、第１の実施の形態の可変利得増幅回路１によれば、ＲＦ信号が比較的小振幅である場合、トランジスタ３による信号利得が若干低下するものの、ＰＩＮダイオード８による信号損失が低下し、ＦＥＴ２による信号利得が増大するので、総合信号利得の高い状態でＲＦ信号を低雑音増幅することが可能になり、また、ＲＦ信号が比較的大振幅または中振幅である場合、トランジスタ３による信号利得が若干増大するものの、ＰＩＮダイオード８による信号損失が増大し、ＦＥＴ２による信号利得が減少するので、総合信号利得の低い状態でＲＦ信号を低雑音増幅することが可能になる。そして、この可変利得増幅回路１は、その入力インピーダンスがＦＥＴ２のソース入力構成であるので、低インピーダンス特性を呈し、その出力インピーダンスがトランジスタ３のエミッタ出力構成であるので、同じように低インピーダンス特性を呈するので、前段回路及び後段回路とのインピーダンス整合を図ることができる。
【００３０】
次に、この可変利得増幅回路１の後段回路の動作について説明する。
【００３１】
可変利得増幅回路１の信号出力端２０から増幅されたＲＦ信号が出力されると、そのＲＦ信号はＶＨＦ同調回路２３及びＵＨＦ同調回路２５に供給される。そして、このＲＦ信号がＶＨＦ信号であった場合、そのＶＨＦ信号はＶＨＦ同調回路２３で選択抽出され、ＶＨＦ用ＡＧＣ増幅回路２４に供給される。ＶＨＦ用ＡＧＣ増幅回路２４は、その制御端にＡＧＣ電圧供給端子２９に供給されるＡＧＣ電圧が印加されているので、供給されるＶＨＦ信号はその振幅に対応して自動利得制御が行われて増幅され、増幅されたＶＨＦ信号は図示されないミキサ等の次続回路に供給される。一方、このＲＦ信号がＵＨＦ信号であった場合、そのＵＨＦ信号はＵＨＦ同調回路２５で選択抽出され、ＵＨＦ用ＡＧＣ増幅回路２６に供給される。ＵＨＦ用ＡＧＣ増幅回路２６も、その制御端にＡＧＣ電圧供給端子２９に供給されるＡＧＣ電圧が印加されているので、供給されるうＵＨＦ信号はその振幅に対応して自動利得制御が行われて増幅され、増幅されたＵＨＦ信号は図示されないミキサ等の次続回路に供給される。
【００３２】
次いで、図２は、本考案による可変利得増幅回路の第２の実施の形態に係わるもので、その構成の一例を示す回路図であり、次続回路とともに示したものである。なお、図２において、図１に示された構成要素と同等の構成要素については同じ符号を付けている。
【００３３】
図２に示されるように、第２の実施の形態による可変利得増幅回路１と第１の実施の形態による可変利得増幅回路１と比べると、ＦＥＴ２及びＰＩＮダイオード８と、それらに関連する回路部分を省略したものである。すなわち、第２の実施の形態による可変利得増幅回路１は、トランジスタ（半導体増幅素子）３と、結合コンデンサ１０と、バイパスコンデンサ１２と、ダイオード１３と、バッファ抵抗１３（１）と、ベース分圧抵抗１４、１５と、バッファ抵抗１５（１）と、バイパスコンデンサ１６と、エミッタ負荷抵抗１７と、結合コンデンサ１８と、アンテナ入力端１９と、信号出力端２０と、電源端子２１と、ＡＧＣ電圧供給端２２とを備える。また、可変利得増幅回路１の信号出力端２０に接続された次続回路は、第１の実施の形態による可変利得増幅回路１の構成と同じ構成のものである。
【００３４】
そして、この可変利得増幅回路１において、トランジスタ３は、ベースが結合コンデンサ１０の一端とバッファ抵抗１５（１）の一端にそれぞれ接続され、コレクタが電源端子２１とバイパスコンデンサ１６の一端にそれぞれ接続され、エミッタがエミッタ負荷抵抗１７の一端と結合コンデンサ１８の一端にそれぞれ接続される。結合コンデンサ１０は他端が信号入力端１９に接続され、結合コンデンサ１８は他端が信号出力端２０に接続される。ダイオード１３は、アノードがバッファ抵抗１３（１）の一端に接続され、カソードがバイパスコンデンサ１２の一端、ベース分圧抵抗１４、１５の各一端、バッファ抵抗１５（１）の他端にそれぞれ接続される。バイパスコンデンサ１２、ベース分圧抵抗１５、バイパスコンデンサ１６、エミッタ負荷抵抗１７は、他端がそれぞれ接地接続される。バッファ抵抗１３（１）は、他端がＡＧＣ電圧供給端２２に接続される。ベース分圧抵抗１４は、他端が電源端子２１に接続される。
【００３５】
前記構成による第２の実施の形態による可変利得増幅回路１は、次のように動作する。
【００３６】
ＲＦ信号がアンテナ入力端１９に供給されると、そのＲＦ信号は結合コンデンサ１０を通してトランジスタ３のベースに供給される。この場合でも、トランジスタ３は、コレクタ接地型増幅段として動作するもので、ベースに供給されたＲＦ信号を増幅し、増幅したＲＦ信号がエミッタから導出され、結合コンデンサ１８を通して信号出力端２０に供給される。ところで、可変利得増幅回路１の次続回路は、その構成が図１に図示された当該次続回路の構成と同じで、その動作も図１に図示された当該次続回路の動作と同じであるので、この次続回路の動作についてはその説明を省略する。
【００３７】
いま、アンテナ入力端１９に供給されたＲＦ信号の電界強度が弱く、信号出力端２０から出力される増幅されたＲＦ信号が比較的小振幅である場合、ＡＧＣ電圧供給端子２９に供給されるＡＧＣ電圧の電圧値が高くなる。このとき、高い電圧値のＡＧＣ電圧は、ダイオード１３を通してベース分圧抵抗１４、１５により設定される分圧電圧に重畳され、トランジスタ３のベースに高い電圧値の総合電圧を供給するので、トランジスタ３のコレクタ−エミッタを流れる主電流が増大し、トランジスタ３はその信号利得が増大し、小振幅のＲＦ信号を比較的高い利得で増幅し、結合コンデンサ１８を通して信号出力端２０に供給する。
【００３８】
一方、アンテナ入力端１９に供給されたＲＦ信号の電界強度が強いかまたは中程度で、信号出力端２０から出力される増幅されたＲＦ信号が比較的大振幅である場合、ＡＧＣ電圧供給端子２９に供給されるＡＧＣ電圧の電圧値が低くなる。このとき、低い電圧値のＡＧＣ電圧は、ダイオード１３で殆ど阻止されて分圧電圧に重畳されず、トランジスタ３のベースに低い電圧値の分圧電圧が総合電圧として供給されるので、トランジスタ３のコレクタ−エミッタを流れる主電流が減少し、トランジスタ３その信号利得が減少し、大振幅のＲＦ信号を比較的低い利得で増幅し、結合コンデンサ１８を通して信号出力端２０に供給する。
【００３９】
このように、第２の実施の形態の可変利得増幅回路１によれば、ＲＦ信号が比較的小振幅である場合、トランジスタ３による信号利得が信号利得が増大するので、信号利得の高い状態でＲＦ信号を低雑音増幅することが可能になり、また、ＲＦ信号が比較的大振幅または中振幅である場合、トランジスタ３による信号利得が減少するので、信号利得の低い状態でＲＦ信号を低雑音増幅することが可能になる。そして、第２の実施の形態の可変利得増幅回路１は、その出力インピーダンスがトランジスタ３のエミッタ出力構成であって、低インピーダンス特性を呈するので、後段回路とのインピーダンス整合を図ることができる。
【００４０】
前記第１の実施の形態の可変利得増幅回路１においては、第２半導体増幅素子にバイポーラトランジスタ３をコレクタ接地形式にして構成した例を挙げて説明し、前記第２の実施の形態の可変利得増幅回路１においては、半導体増幅素子にバイポーラトランジスタ３をコレクタ接地形式にして構成した例を挙げて説明したが、かかる第２半導体増幅素子または半導体増幅素子はバイポーラトランジスタ３をコレクタ接地形式にして構成したものに限られるものでなく、ＦＥＴをドレイン接地形式にして構成したものであってもよい。
【図面の簡単な説明】
【００４１】
【図１】本考案による可変利得増幅回路の第１の実施の形態に係わるもので、その構成の一例を示す回路図である。
【図２】本考案による可変利得増幅回路の第２の実施の形態に係わるもので、その構成の一例を示す回路図である。
【図３】既知のＲＦ信号増幅回路の構成の一例を示す回路図である。
【符号の説明】
【００４２】
１  可変利得増幅回路
２  ＦＥＴ（第１半導体増幅素子）
３  トランジスタ（第２半導体増幅素子、半導体増幅素子）
４  ドレイン負荷インダクタ
５、６  ゲート抵抗
７、１２、１６  バイパスコンデンサ
８  ＰＩＮダイオード
９  分路インダクタ
１０、１８  結合コンデンサ
１１  ドレイン抵抗（第１抵抗）
１３  ダイオード
１３（１）、１５（１）  バッファ抵抗
１４、１５  ベース分圧抵抗（第２及び第３抵抗）
１７  エミッタ負荷抵抗
１９  アンテナ入力端
２０  信号出力端
２１  電源端子
２２  ＡＧＣ電圧供給端
【図１】
0003108712.tif 000003
【図２】
0003108712.tif 000004
【図３】
0003108712.tif 000005