(57)【要約】【課題】ボイドの発生を抑制しつつ、封止樹脂を注入する。【解決手段】バンプ電極４ａは半導体チップ３の一方の長辺３ａに沿ってストレート状に配列され、バンプ電極４ｂは半導体チップ３の他方の長辺３ｂに沿って千鳥状に配列され、バンプ電極４ｂが配列された長辺３ｂ側から封止樹脂５を注入することにより、フィルム基板１上にフェースダウン実装された半導体チップ３の表面を封止する。【選択図】      図１
2004349343.tif 000002
【特許請求の範囲】
【請求項１】
間隔の異なる複数のバンプ電極の配列が形成された半導体チップを配線基板上にフェースダウン実装する工程と、
間隔の狭い方のバンプ電極の配列側から樹脂を注入する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項２】
ストレート配列された第１バンプ電極および千鳥配列された第２バンプ電極が形成された半導体チップを配線基板上にフェースダウン実装する工程と、
前記第２バンプ電極側から樹脂を注入する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項３】
信号入力側に形成された第１バンプ電極配列および信号出力側に形成された第２バンプ電極配列が設けられた半導体チップを配線基板上にフェースダウン実装する工程と、
前記第２バンプ電極側から樹脂を注入する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項４】
間隔の異なる複数のバンプ電極の配列が少なくとも２辺に沿って形成された半導体チップを配線基板上にフェースダウン実装する工程と、
間隔の狭い方のバンプ電極が配列された長辺側から樹脂を注入する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項５】
間隔の異なる複数のバンプ電極の配列が形成された電子部品を配線基板上にフリップチップ実装する工程と、
間隔の狭い方のバンプ電極の配列側から樹脂を注入する工程とを備えることを特徴とする電子デバイスの製造方法。
【請求項６】
ストレート配列された第１バンプ電極および千鳥配列された第２バンプ電極が形成された電子部品を配線基板上にフリップチップ実装する工程と、
前記第２バンプ電極側から樹脂を注入する工程とを備えることを特徴とする電子デバイスの製造方法。
【請求項７】
信号入力側に形成された第１バンプ電極配列および信号出力側に形成された第２バンプ電極配列が設けられた電子部品を配線基板上にフリップチップ実装する工程と、
前記第２バンプ電極側から樹脂を注入する工程とを備えることを特徴とする電子デバイスの製造方法。
【請求項８】
間隔の異なる複数のバンプ電極の配列が少なくとも２辺に沿って形成された電子部品を配線基板上にフリップチップ実装する工程と、
間隔の狭い方のバンプ電極が配列された長辺側から樹脂を注入する工程とを備えることを特徴とする電子デバイスの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法および電子デバイスの製造方法に関し、特に、ＣＯＦ（チップ・オン・フィルム）などの樹脂封止工程に適用して好適なものである。
【０００２】
【従来の技術】
従来の半導体装置では、例えば、特許文献１に開示されているように、フィルム基板上に形成された接続端子上にバンプ電極を接合することにより、半導体チップをフィルム基板上にフリップチップ実装する方法がある。そして、フリップチップ実装された半導体チップを封止する場合、半導体チップとフィルム基板との間の隙間に封止樹脂を注入することが行われている。
【０００３】
【特許文献１】
特開２０００−２６９６１１号公報
【０００４】
【発明が解決しようとする課題】
しかしながら、回路パターンの微細化に伴って、バンプ電極の配列がファインピッチ化されると、半導体チップとフィルム基板との間の隙間に注入された封止樹脂にボイドが発生し、半導体チップの封止性が損なわれるという問題があった。
【０００５】
そこで、本発明の目的は、ボイドの発生を抑制しつつ、封止樹脂を注入することが可能な半導体装置の製造方法および電子デバイスの製造方法を提供することである。
【０００６】
【課題を解決するための手段】
上述した課題を解決するために、本発明の一態様に係る半導体装置の製造方法によれば、間隔の異なる複数のバンプ電極の配列が形成された半導体チップを配線基板上にフェースダウン実装する工程と、間隔の狭い方のバンプ電極の配列側から樹脂を注入する工程とを備えることを特徴とする。
【０００７】
これにより、樹脂の注入方向を変化させることで、間隔の狭い方のバンプ電極の配列側で樹脂の注入圧力を高めることが可能となり、バンプ電極の間隔の狭い場合においても、バンプ電極の周囲に樹脂を行き渡らせることを可能としつつ、半導体チップと配線基板との間の隙間に樹脂を注入することが可能となる。このため、製造工程を煩雑化させることなく、半導体チップと配線基板との間の隙間に注入された封止樹脂にボイドが発生することを抑制することが可能となり、フェースダウン実装された半導体チップの封止性を向上させることが可能となる。
【０００８】
また、本発明の一態様に係る半導体装置の製造方法によれば、ストレート配列された第１バンプ電極および千鳥配列された第２バンプ電極が形成された半導体チップを配線基板上にフェースダウン実装する工程と、前記第２バンプ電極側から樹脂を注入する工程とを備えることを特徴とする。
これにより、樹脂の注入方向を変化させることで、半導体チップと配線基板との間の隙間に注入された封止樹脂にボイドが発生することを抑制することが可能となり、バンプ電極のファインピッチ化を可能としつつ、フェースダウン実装された半導体チップの封止性を向上させることが可能となる。
【０００９】
また、本発明の一態様に係る半導体装置の製造方法によれば、信号入力側に形成された第１バンプ電極配列および信号出力側に形成された第２バンプ電極配列が設けられた半導体チップを配線基板上にフェースダウン実装する工程と、前記第２バンプ電極側から樹脂を注入する工程とを備えることを特徴とする。
これにより、信号入力側に比べて信号出力側の配線数が多い場合においても、樹脂の注入方向を変化させることで、半導体チップと配線基板との間の隙間に注入された封止樹脂にボイドが発生することを抑制することが可能となり、製造工程を煩雑化させることなく、フェースダウン実装された半導体チップの封止性を向上させることが可能となる。
【００１０】
また、本発明の一態様に係る半導体装置の製造方法によれば、間隔の異なる複数のバンプ電極の配列が少なくとも２辺に沿って形成された半導体チップを配線基板上にフェースダウン実装する工程と、間隔の狭い方のバンプ電極が配列された長辺側から樹脂を注入する工程とを備えることを特徴とする。
これにより、樹脂の注入方向を変化させることで、樹脂の侵入経路の短縮化を図りつつ、間隔の狭い方のバンプ電極の配列側で樹脂の注入圧力を高めることが可能となる。このため、製造工程を煩雑化させることなく、半導体チップと配線基板との間の隙間に注入された封止樹脂にボイドが発生することを抑制することが可能となり、フェースダウン実装された半導体チップの封止性を向上させることが可能となる。
【００１１】
また、本発明の一態様に係る電子デバイスの製造方法によれば、間隔の異なる複数のバンプ電極の配列が形成された電子部品を配線基板上にフリップチップ実装する工程と、間隔の狭い方のバンプ電極の配列側から樹脂を注入する工程とを備えることを特徴とする。
これにより、樹脂の注入方向を変化させることで、間隔の狭い方のバンプ電極の配列側で樹脂の注入圧力を高めることが可能となり、バンプ電極の間隔の狭い場合においても、バンプ電極の周囲に樹脂を行き渡らせることを可能としつつ、電子部品と配線基板との間の隙間に樹脂を注入することが可能となる。このため、製造工程を煩雑化させることなく、電子部品と配線基板との間の隙間に注入された封止樹脂にボイドが発生することを抑制することが可能となり、フリップチップ実装された電子部品の封止性を向上させることが可能となる。
【００１２】
また、本発明の一態様に係る電子デバイスの製造方法によれば、ストレート配列された第１バンプ電極および千鳥配列された第２バンプ電極が形成された電子部品を配線基板上にフリップチップ実装する工程と、前記第２バンプ電極側から樹脂を注入する工程とを備えることを特徴とする。
これにより、樹脂の注入方向を変化させることで、電子部品と配線基板との間の隙間に注入された封止樹脂にボイドが発生することを抑制することが可能となり、バンプ電極のファインピッチ化を可能としつつ、フリップチップ実装された電子部品の封止性を向上させることが可能となる。
【００１３】
また、本発明の一態様に係る電子デバイスの製造方法によれば、信号入力側に形成された第１バンプ電極配列および信号出力側に形成された第２バンプ電極配列が設けられた電子部品を配線基板上にフリップチップ実装する工程と、前記第２バンプ電極側から樹脂を注入する工程とを備えることを特徴とする。
これにより、信号入力側に比べて信号出力側の配線数が多い場合においても、樹脂の注入方向を変化させることで、電子部品と配線基板との間の隙間に注入された封止樹脂にボイドが発生することを抑制することが可能となり、製造工程を煩雑化させることなく、フリップチップ実装された電子部品の封止性を向上させることが可能となる。
【００１４】
また、本発明の一態様に係る電子デバイスの製造方法によれば、間隔の異なる複数のバンプ電極の配列が少なくとも２辺に沿って形成された電子部品を配線基板上にフリップチップ実装する工程と、間隔の狭い方のバンプ電極が配列された長辺側から樹脂を注入する工程とを備えることを特徴とする。
これにより、樹脂の注入方向を変化させることで、樹脂の侵入経路の短縮化を図りつつ、間隔の狭い方のバンプ電極の配列側で樹脂の注入圧力を高めることが可能となる。このため、製造工程を煩雑化させることなく、電子部品と配線基板との間の隙間に注入された封止樹脂にボイドが発生することを抑制することが可能となり、フリップチップ実装された電子部品の封止性を向上させることが可能となる。
【００１５】
【発明の実施の形態】
以下、本発明の実施形態に係る半導体装置の製造方法について図面を参照しながら説明する。
図１（ａ）は、本発明の第１実施形態に係る半導体装置の製造方法を示す断面図、図１（ｂ）は、図１（ａ）の半導体チップ３上の封止樹脂５の流れを示した平面図である。
【００１６】
図１において、フィルム基板１上には、配線部２´および配線部２´に接続された接続端子２が形成され、半導体チップ３にはバンプ電極４ａ、４ｂが設けられている。ここで、バンプ電極４ａは半導体チップ３の一方の長辺３ａに沿ってストレート状に配列され、バンプ電極４ｂは半導体チップ３の他方の長辺３ｂに沿って千鳥状に配列されている。
【００１７】
そして、バンプ電極４ａ、４ｂが接続端子２上に接合されることにより、半導体チップ３がフィルム基板１上にフェースダウン実装されている。そして、半導体チップ３とフィルム基板１との間の隙間に封止樹脂５を注入することにより、半導体チップ３の表面を封止することができる。ここで、半導体チップ３の表面を封止する場合、バンプ電極４ｂが配列された長辺３ｂ側から封止樹脂５を注入することができる。
【００１８】
これにより、ストレート状に配列されたバンプ電極４ａ側に比べ、千鳥状に配列されたバンプ電極４ｂ側で封止樹脂５の注入圧力を高めることが可能となり、バンプ電極４ｂの周囲に封止樹脂５を行き渡らせることを可能としつつ、半導体チップ３の表面を封止することが可能となる。このため、半導体チップ３とフィルム基板１との間の隙間に注入された封止樹脂５にボイドが発生することを抑制することが可能となり、バンプ電極４ｂのファインピッチ化を可能としつつ、フェースダウン実装された半導体チップ３の封止性を向上させることが可能となる。
【００１９】
なお、上述した実施形態では、フィルム基板１１上に半導体チップ１３を実装する方法について説明したが、半導体チップ１３の実装対象は必ずしもフィルム基板１１に限定されることなく、例えば、プリント基板、多層配線基板、ビルドアップ基板、テープ基板またはガラス基板などでもよい。
図２は、本発明の第２実施形態に係る半導体チップ１３上の封止樹脂１５の流れを示す平面図である。
【００２０】
図２において、半導体チップ１３にはバンプ電極１４ａ、１４ｂが設けられている。ここで、バンプ電極１４ａ、１４ｂは半導体チップ１３の互いに対向する長辺１３ａ、１３ｂにそれぞれ沿ってストレート状に配列され、バンプ電極１４ｂの配列間隔は、バンプ電極１４ａの配列間隔よりも狭くなっている。ここで、バンプ電極１４ａ、１４ｂを介してフェースダウン実装された半導体チップ１３の表面を封止する場合、バンプ電極１４ｂが配列された長辺１３ｂ側から封止樹脂１５を注入することができる。
【００２１】
これにより、封止樹脂１５の注入方向を調整することで、間隔の狭い方のバンプ電極１４ｂの配列側で封止樹脂１５の注入圧力を高めることが可能となる。このため、バンプ電極１４ｂの間隔の狭い場合においても、封止樹脂１５にボイドが発生することを抑制しつつ、半導体チップ１３の表面を封止することが可能となり、製造工程を煩雑化させることなく、フェースダウン実装された半導体チップ１３の封止性を向上させることが可能となる。
【００２２】
図３は、本発明の第３実施形態に係る半導体チップ１３上の封止樹脂１５の流れを示す平面図である。
図３において、半導体チップ２３にはバンプ電極２４ａ、２４ｂが設けられている。ここで、バンプ電極２４ａは、半導体チップ２３の一方の長辺２３ａに沿ってストレート状に配列され、バンプ電極２４ｂは、半導体チップ２３の他方の長辺２３ｂおよび短辺２３ｃ、２４ｄに沿ってストレート状に配列されている。
そして、バンプ電極２４ｂの配列間隔は、バンプ電極２４ａの配列間隔よりも狭くなっている。ここで、バンプ電極２４ａ、２４ｂを介してフェースダウン実装された半導体チップ２３の表面を封止する場合、バンプ電極２４ｂが配列された長辺２３ｂ側から封止樹脂２５を注入することができる。
【００２３】
これにより、封止樹脂２５の注入方向を変化させることで、封止樹脂２５の侵入経路の短縮化を図りつつ、間隔の狭い方のバンプ電極２４ｂの配列側で封止樹脂２５の注入圧力を高めることが可能となる。このため、製造工程を煩雑化させることなく、封止樹脂２５にボイドが発生することを抑制することが可能となり、フェースダウン実装された半導体チップ２３の封止性を向上させることが可能となる。
【００２４】
図４（ａ）は、図４（ｂ）のＡ−Ａ線で切断した断面図、図４（ｂ）は、本発明の第４実施形態に係る液晶モジュールの概略構成を示す平面図である。
図４において、液晶モジュールには、液晶パネルＰＮおよび液晶パネルＰＮを駆動する液晶ドライバＤＲが設けられている。ここで、液晶ドライバＤＲには、駆動用回路などが形成された半導体チップ３３が設けられ、半導体チップ３３はバンプ電極３４を介してフィルム基板３１上に実装されるとともに、半導体チップ３３の表面は封止樹脂３５により封止されている。
【００２５】
また、液晶パネルＰＮには、ガラス基板５１、５４が設けられ、ガラス基板５１にはＩＴＯなどの透明電極５２が形成されている。透明電極５２が形成されたガラス基板５１とガラス基板５４との間には液晶層５３が設けられ、液晶層５３はシール材５５でシールされている。
ここで、フィルム基板３１上には、信号入力用配線部３２ａおよび信号出力用配線部３２ｂが設けられている。そして、信号入力用配線部３２ａのアウタリードは、ＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ）などの接続端子４２を介してプリント基板４１に接続されるとともに、信号出力用配線部３２ｂのアウタリードは、ＡＣＦなどの接続端子５６を介して透明電極５２に接続されている。
一方、信号入力用配線部３２ａおよび信号出力用配線部３２ｂのインナーリードは、半導体チップ３３のバンプ電極３４にそれぞれ接合されている。ここで、半導体チップ３３の表面を封止樹脂３５で封止する場合、信号出力用配線部３２ｂに接続されたバンプ電極３４ｂの配列側から封止樹脂３５を注入することができる。
【００２６】
これにより、信号入力用配線部３２ａに比べて信号出力用配線部３２ｂの配線数が多い場合においても、封止樹脂３５の注入方向を変化させることで、半導体チップ３３とフィルム基板３１との間の隙間に注入された封止樹脂３５にボイドが発生することを抑制することが可能となり、製造工程を煩雑化させることなく、フェースダウン実装された半導体チップ３３の封止性を向上させることが可能となる。
【図面の簡単な説明】
【図１】第１実施形態に係る半導体装置の製造方法を示す断面図。
【図２】第２実施形態に係る半導体装置の製造方法を示す断面図。
【図３】第３実施形態に係る半導体装置の製造方法を示す断面図。
【図４】第４実施形態に係る液晶モジュールの構成を示す図。
【符号の説明】
１、３１  フィルム基板、２´、３２ａ、３２ｂ  配線部、３、１３、２３、３３  半導体チップ、４ａ、４ｂ、１４ａ、１４ｂ、２４ａ、２４ｂ、３４ａ、３４ｂ  バンプ電極、５、１５、２５、３５  封止樹脂、４１  プリント基板、４２、５６  接続端子、５１、５４  ガラス基板、５２  透明電極、５３  液晶層、５５  シール材
【図１】
2004349343.tif 000003
【図２】
2004349343.tif 000004
【図３】
2004349343.tif 000005
【図４】
2004349343.tif 000006