(57)【要約】【課題】マザー基板と、ビルドアップ配線基板と、半導体チップとが積層されてなる実装構造体において、半導体チップとビルドアップ配線基板との電気的接続について高い信頼性を達成するとともに、ビルドアップ配線基板とマザー基板との電気的接続についても高い信頼性を達成すること。【解決手段】実装構造体Ｘ１は、電極部３１を有するマザー基板３０と、電極部３１と電気的に接続している導電連絡部４２を有してマザー基板３０の上に搭載されているバッファー部４０と、導電連絡部４２と接する第１電極部２２ｄを第１面に有するとともに当該第１面と反対の第２面に第２電極部２２ｅを有してバッファー部４０を介してマザー基板３０に実装されているビルドアップ配線基板２０と、第２電極部２２ｅと電気的に接続しているバンプ部１１を介してビルドアップ配線基板２０に実装されている半導体チップ１０とを備える。【選択図】　図２
2004055825.tif 000002
【特許請求の範囲】
【請求項１】
電極部を有するマザー基板と、
前記電極部と電気的に接続している導電連絡部を有し、前記マザー基板の上に搭載されているバッファー部と、
前記導電連絡部と接する第１電極部を第１面に有するとともに当該第１面と反対の第２面に第２電極部を有し、前記バッファー部を介して前記マザー基板に実装されているビルドアップ配線基板と、
前記第２電極部と電気的に接続しているバンプ部を介して前記ビルドアップ配線基板に実装されている半導体チップと、を備えることを特徴とする、実装構造体。
【請求項２】
電極部を有するマザー基板と、
前記電極部と電気的に接続している導電連絡部を有するバッファー部を備え、前記マザー基板の上に搭載されているソケット本体と、
前記導電連絡部と接する第１電極部を第１面に有するとともに当該第１面と反対の第２面に第２電極部を有するビルドアップ配線基板、および、前記第２電極部と電気的に接続しているバンプ部を介して前記ビルドアップ配線基板に実装されている半導体チップを含み、前記ソケット本体を介して前記マザー基板に実装されている半導体装置と、
前記半導体装置を前記ソケット本体に対して押圧するソケット蓋体と、を備えることを特徴とする、実装構造体。
【請求項３】
前記ビルドアップ配線基板と前記半導体チップとの平面広がり方向における熱膨張率の差は１．５〜７ｐｐｍ／Ｋであり、前記マザー基板と前記ビルドアップ配線基板との平面広がり方向における熱膨張率の差は５〜１３ｐｐｍ／Ｋである、請求項１または２に記載の実装構造体。
【請求項４】
前記バッファー部は、前記導電連絡部を保持するフレキシブル基板を有し、前記導電連絡部は、当該フレキシブル基板の両面に臨んでいる、請求項１から３のいずれか１つに記載の実装構造体。
【請求項５】
前記第１電極部は、前記第１面にてグリッドアレイ状に設けられた複数のランド電極である、請求項１から４のいずれか１つに記載の実装構造体。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ビルドアップ配線基板とこれにフリップチップ実装されている半導体チップとを備える半導体装置がマザー基板に実装されてなる実装構造体に関する。
【０００２】
【従来の技術】
近年、電子機器に対する高性能化および小型化などの要求に伴い、電子機器に組み込まれる電子部品の高密度実装化が急速に進んでいる。そのような高密度実装化に対応すべく、ＣＰＵなどの半導体チップについてはベアチップの状態で面実装するとともに、当該半導体チップを実装するための基板については、配線が多層化されたビルドアップ配線基板が採用される場合が多い。このような実装構造を有する半導体パッケージないし半導体装置は、所定の電子回路の一部を構成すべく、更にマザー基板に実装される。
【０００３】
ビルドアップ配線基板は、一般に、コア基板と、その両面に形成されるビルドアップ部とを有する。ビルドアップ部では、複数積層されたビルドアップ絶縁層の間に配線パターンが埋め込まれており、各配線パターン間は、絶縁層に開けられたビアホールに形成されるビアによって、電気的に接続されている。
【０００４】
ビルドアップ配線基板の製造においては、ビルドアップ絶縁層の形成と当該絶縁層上での配線パターンの形成とが順次繰り返されて、配線が多層化される。具体的には、まず、既に配線がパターン形成されているコア基板やビルドアップ絶縁層に対して、その配線パターンの上方からビルドアップ絶縁層を積層形成する。次に、当該絶縁層に対してビアホールを形成する。ビアホールの形成手法としては、絶縁層材料として感光性樹脂を用いてフォトリソグラフィにより絶縁層に穴を形成する方法や、レーザを照射することによって絶縁層に穴を形成する方法などが採用される。絶縁層にビアホールを形成した後、例えばセミアディティブ法やサブトラクティブ法により、絶縁層上に配線パターンを形成する。このとき、配線パターンとともに、導体材料によりビアホールにはビアが形成される。このようにして絶縁層上において配線パターンを形成した後、絶縁層の積層形成から配線パターン形成までの一連の工程を所定回数繰り返すことによって、配線の多層化を図ることができる。
【０００５】
ビルドアップ配線基板では、ビルドアップ部において、微細な配線パターンを高密度で形成することができるので、外部接続用の電極部を、ビルドアップ部表面にて微細なピッチで設けることが可能である。したがって、ビルドアップ配線基板に対しては、例えば、外部接続用の複数のボール電極が微細なピッチでグリッドアレイ状に設けられている半導体チップを、ベアチップの状態で面実装することが可能なのである。
【０００６】
ビルドアップ配線基板に対する半導体チップの面実装すなわちフリップチップ実装においては、ビルドアップ配線基板および半導体チップの熱膨張率の差に起因して、接続信頼性が低い場合が多い。一般的な半導体材料による半導体チップにおける平面広がり方向の熱膨張率は３〜３．５ｐｐｍ／Ｋであり、コア基板としてガラスエポキシ基板を採用する一般的なビルドアップ配線基板における平面広がり方向の熱膨張率は１５〜２０ｐｐｍ／Ｋであり、両者の熱膨張率の差は比較的大きい。そのため、環境温度の変化により、半導体チップとビルドアップ配線基板との間における電気的接続部には応力が発生し易く、従って、半導体チップおよびビルドアップ配線基板の電気的接続については、信頼性が低い傾向にあるのである。
【０００７】
接続信頼性を向上するための手段の一つとして、ビルドアップ配線基板のコア基板について、従来のガラスエポキシ基板に代えて、炭素繊維シートに樹脂材料を含浸させてなる基板を採用する技術が知られている。炭素繊維シートを含むコア基板の熱膨張率は、従来より一般的に使用されているコア基板のそれよりも小さいので、当該コア基板を備えるビルドアップ配線基板の熱膨張率は、半導体チップの熱膨張率に、より接近した値を示す。したがって、炭素繊維シートを含むコア基板を採用するビルドアップ配線基板を使用することにより、ビルドアップ配線基板に対する半導体チップのフリップチップ実装における接続信頼性を向上することができる。炭素繊維シートに樹脂材料を含浸させてなるコア基板を備える配線基板は、例えば、特開平１１−４０９０２号公報や特開２００１−３３２８２８号公報に開示されている。
【０００８】
【課題を解決するための手段】
ビルドアップ配線基板とこれにフリップチップ実装されている半導体チップとによる半導体パッケージないし半導体装置は、上述のように、マザー基板に実装される。電子部品の高密度実装化の観点より、当該半導体パッケージは、グリッドアレイ状に配列する複数のハンダボール電極が設けられて当該ハンダボール電極を介してマザー基板に面実装される場合がある。
【０００９】
しかしながら、炭素繊維シート含有コア基板を備えるビルドアップ配線基板における平面広がり方向の熱膨張率は、一般的なマザー基板のそれよりも小さい。一般的なマザー基板における平面広がり方向の熱膨張率は１５〜１８ｐｐｍ／Ｋであり、コア基板としてガラスエポキシ基板を採用する一般的なビルドアップ配線基板における平面広がり方向の熱膨張率と同程度である。そのため、炭素繊維シート含有コア基板を備えて従来よりも小さな熱膨張率を有するビルドアップ配線基板を、それに設けられた複数のハンダボール電極を介してマザー基板に面実装すると、両者の間には熱膨張率について有意な差が存在するため、環境温度の変化により、ビルドアップ配線基板とマザー基板との間における電気的接続部には比較的大きな応力が発生し易くなる。すなわち、炭素繊維シート含有コア基板を備えるビルドアップ配線基板を使用する場合、ガラスエポキシコア基板を備える一般的なビルドアップ配線基板を使用する場合よりも、半導体パッケージ実装における接続信頼性が低下してしまうのである。
【００１０】
本発明は、このような事情のもとで考え出されたものであって、ビルドアップ配線基板とこれにフリップチップ実装されている半導体チップとを備える半導体パッケージないし半導体装置がマザー基板に実装されてなる実装構造体において、半導体チップおよびビルドアップ配線基板の電気的接続について高い信頼性を達成するとともに、ビルドアップ配線基板およびマザー基板の電気的接続についても高い信頼性を達成することを目的とする。
【００１１】
【課題を解決するための手段】
本発明の第１の側面によると実装構造体が提供される。この実装構造体は、電極部を有するマザー基板と、電極部と電気的に接続している導電連絡部を有し、マザー基板の上に搭載されているバッファー部と、導電連絡部と接する第１電極部を第１面に有するとともに当該第１面と反対の第２面に第２電極部を有し、バッファー部を介してマザー基板に実装されているビルドアップ配線基板と、第２電極部と電気的に接続しているバンプ部を介してビルドアップ配線基板に実装されている半導体チップとを備えることを特徴とする。
【００１２】
このような構成によると、ビルドアップ配線基板およびマザー基板の電気的接続について高い信頼性を達成することができる。本発明の第１の側面に係る実装構造体においては、ビルドアップ配線基板は、マザー基板に搭載されたバッファー部の導電連絡部を介して、マザー基板に対して電気的に接続されている。ビルドアップ配線基板の第１電極部は、マザー基板の電極部に電気的に接続している導電連絡部に対して接合されていない。第１電極部は、導電連絡部とは電気的に接続するように接触しているのである。したがって、ビルドアップ配線基板およびマザー基板の平面広がり方向における熱膨張率の差が比較的大きい場合であっても、ビルドアップ配線基板の第１電極部とバッファー部の導電連絡部との間には、環境温度が変化しても、応力が発生しないか、或は、充分小さな応力しか発生しない。その結果、ビルドアップ配線基板およびマザー基板の電気的接続については、ビルドアップ配線基板およびマザー基板の熱膨張率の差が比較的大きい場合であっても、応力の発生に起因する接続信頼性の低下は解消ないし充分に軽減されるのである。
【００１３】
また、本発明の第１の側面に係る実装構造体によると、半導体チップおよびビルドアップ配線基板の電気的接続についても高い信頼性を達成することができる。ビルドアップ配線基板およびマザー基板の電気的接続に関しては、上述のように、両者の熱膨張率の差が比較的大きい場合であっても、良好な接続信頼性を達成することが可能である。そのため、ビルドアップ配線基板としては、半導体チップの熱膨張率に近い熱膨張率を有するものを使用することができる。所定の半導体チップを、その熱膨張率に近い熱膨張率を有するビルドアップ配線基板に対して面実装することにより、両者の熱膨張率の差に起因する接続信頼性の低下を解消ないし充分に軽減することが可能である。
【００１４】
このように、本発明の第１の側面に係る実装構造体によると、半導体チップおよびビルドアップ配線基板の電気的接続について高い信頼性を達成するとともに、ビルドアップ配線基板およびマザー基板の電気的接続についても高い信頼性を達成することができるのである。
【００１５】
本発明の第２の側面によると別の実装構造体が提供される。この実装構造体は、電極部を有するマザー基板と、電極部と電気的に接続している導電連絡部を有するバッファー部を備えてマザー基板の上に搭載されているソケット本体と、ソケット本体を介してマザー基板に実装されている半導体装置と、半導体装置をソケット本体に対して押圧するソケット蓋体とを備え、半導体装置は、導電連絡部と接する第１電極部を第１面に有するとともに当該第１面と反対の第２面に第２電極部を有するビルドアップ配線基板、および、第２電極部と電気的に接続しているバンプ部を介してビルドアップ配線基板に実装されている半導体チップを含むことを特徴とする。
【００１６】
本発明の第２の側面に係る実装構造体は、第１の側面に係る実装構造体の構成を含む。したがって、本発明の第２の側面によっても、第１の側面に関して上述したのと同様の効果が奏される。
【００１７】
好ましくは、ビルドアップ配線基板および半導体チップの平面広がり方向における熱膨張率の差は１．５〜７ｐｐｍ／Ｋであり、マザー基板およびビルドアップ配線基板の平面広がり方向における熱膨張率の差は５〜１３ｐｐｍ／Ｋである。或は、好ましくは、半導体チップ、ビルドアップ配線基板、および、マザー基板の平面広がり方向における熱膨張率は、各々、３〜３．５ｐｐｍ／Ｋ、５〜１０ｐｐｍ／Ｋ、および、１５〜１８ｐｐｍ／Ｋである。熱膨張率に関するこのような構成は、ビルドアップ配線基板とこれにフリップチップ実装されている半導体チップとを備える半導体装置がマザー基板に実装されてなる実装構造体において、半導体チップおよびビルドアップ配線基板の電気的接続について高い信頼性を達成するとともに、ビルドアップ配線基板およびマザー基板の電気的接続についても高い信頼性を達成するうえで好ましい傾向にある。
【００１８】
好ましくは、バンプ部は、ビルドアップ配線基板と半導体チップとの間においてグリッドアレイ状に設けられた複数のボール電極である。このようなボールグリッドアレイ構造は、多ピン化された半導体チップを、微細配線が形成されているビルドアップ配線基板に実装するうえで好適である。
【００１９】
好ましくは、ビルドアップ配線基板と半導体チップとの間には、アンダーフィル材が介在している。このような構成によると、ビルドアップ配線基板と半導体チップの間の電気的接続部に生ずる応力の一部はアンダーフィル材により吸収され、その結果、ビルドアップ配線基板および半導体チップの間における接続信頼性の低下は抑制される。
【００２０】
好ましくは、ビルドアップ配線基板はコア基板を有し、当該コア基板には、直径１０μｍ以下のカーボンファイバを束ねたカーボンファイバ糸から織られた複数のカーボンファイバ布が１００μｍ以下の間隔で厚み方向に離隔して埋設されており、且つ、厚み方向に貫通して表面に絶縁膜が形成されているスルーホールにおいてスルーホールビアが設けられている。直径１０μｍ以下のカーボンファイバを束ねたカーボンファイバ糸から織られた複数のカーボンファイバ布が１００μｍ以下の間隔で厚み方向に離隔して埋設されているコア基板を備えるビルドアップ配線基板は、５〜１０ｐｐｍ／Ｋの熱膨張率を示し得る。すなわち、このような構成のコア基板は、半導体チップとビルドアップ配線基板の熱膨張率の差を低減するうえで好適である。また、本構成のようなカーボンファイバ布は、基板を厚み方向に貫通するスルーホールの形成の際に、使用されるドリルに対する障害の程度が比較的低く、従って、ドリルの破損頻度を低減することができる。加えて、スルーホール表面に設けられている絶縁膜により、カーボンファイバ布とスルーホールビアとの電気的絶縁状態が確保される。
【００２１】
好ましくは、バッファー部は、導電連絡部を保持するフレキシブル基板を有し、導電連絡部は、当該フレキシブル基板の両面に臨んでいる。マザー基板の電極部とビルドアップ配線基板の第１電極部との電気的接続を達成する導電連絡部がフレキシブル基板に保持されていると、例えば、マザー基板の電極部と導電連絡部がハンダリフローなどを経て接合されている場合において、当該電極部および導電連絡部の間に生じ得る応力の一部は、比較的軟質なフレキシブル基板によって吸収される。
【００２２】
好ましくは、第１電極部は、第１面にてグリッドアレイ状に設けられた複数のランド電極である。このようなランドグリッドアレイ（ＬＧＡ）構造においては、ビルドアップ配線基板の第１電極部とバッファー部の導電連絡部とが有意な面積で面接触し易いため、第１電極部と導電連絡部とを電気的に接続するうえで好適である。
【００２３】
【発明の実施の形態】
図１は、本発明の第１の実施形態に係る実装構造体Ｘ１の分解斜視図である。図２は、図１の線ＩＩ−ＩＩに沿った実装構造体Ｘ１の部分断面図であり、図３は、図２の部分拡大図である。実装構造体Ｘ１は、半導体チップ１０と、ビルドアップ配線基板２０と、マザー基板３０と、ビルドアップ配線基板２０およびマザー基板３０の間に介在するバッファー部４０とを含む。
【００２４】
半導体チップ１０は、図２に示すように、複数のボール電極１１を介してビルドアップ配線基板２０に実装されている。半導体チップ１０は、その主要部分がシリコンなどの一般的な半導体素子材料より構成されており、熱膨張率３〜３．５ｐｐｍ／Ｋを示す。図の簡潔化の観点より、図２においては半導体チップ１０の内部構造を省略する。複数のボール電極１１は、半導体チップ１０の片面にてグリッドアレイ状に配列し、ボールグリッドアレイを構成している。ボール電極１１は、金、または、所定の組成のハンダよりなる。
【００２５】
ビルドアップ配線基板２０は、コア基板２１およびビルドアップ部２２よりなる。コア基板２１は、基材としてのカーボンファイバ布（図示略）に樹脂材料を含浸させてなる複数のプリプレグ２１’を積層したものであり、本実施形態においては、コア基板２１は５枚のプリプレグ２１’よりなる。コア基板２１の両面には、内層パターン２１ａが形成されており、内層パターン間は、コア基板２１を貫通するスルーホールビア２１ｂにより電気的に接続されている。スルーホールビア２１ｂは、表面に絶縁膜２１ｃが形成されたスルーホール２１ｄに設けられている。
【００２６】
コア基板２１ないしプリプレグ２１’を構成するための樹脂材料としては、例えば、エポキシ樹脂、ポリイミド樹脂、マレイミド樹脂、ビスマレイミド樹脂、シアネート樹脂、ポリフェニレンエーテル樹脂、ポリフェニレンオキサイド樹脂、フッ素含有樹脂などが挙げられる。当該樹脂材料にガラス転位温度が存在する場合には、その温度は、例えば１５０℃以上の高温であるのが望ましい。当該樹脂材料は、コア基板２１の製造時における例えば１５０℃以上の加熱、および、半導体チップ１０の搭載時における例えば２００℃以上の加熱によって、軟化可能であれば、より高温のガラス転位温度を有するのがよい。コア基板を構成する樹脂材料のガラス転位温度が高いほど、実装構造体Ｘ１が有効に機能する温度領域が高温側に拡大する場合が多い。
【００２７】
カーボンファイバ布とは、カーボンファイバを束ねたカーボンファイバ糸が織り込まれたものである。本実施形態においては、１枚のプリプレグ２１’に含まれる１枚のカーボンファイバ布は、断面直径１０μｍ以下のカーボンファイバを平均本数２００本以上で束ねたカーボンファイバ糸により平織りされたものである。このようなカーボンファイバ布は、コア基板２１において、１００μｍ以下の間隔で基板厚み方向に離隔して配置している。コア基板２１におけるカーボンファイバの体積占有率は、好ましくは、４０〜９０％である。本実施形態に係るビルドアップ配線基板２０は、このような構成でカーボンファイバ布を含有するコア基板２１を備え、熱膨張率５〜１０ｐｐｍ／Ｋを示すように構成されている。
【００２８】
ビルドアップ部２２は、ビルドアップ絶縁層２２ａと、配線パターン２２ｂと、ビア２２ｃと、ランド電極２２ｄ，２２ｅとを含む。具体的には、ビルドアップ部２２においては、複数積層されたビルドアップ絶縁層２２ａの間に配線パターン２２ｂが埋め込まれており、各配線パターン間は、ビルドアップ絶縁層２２ａに開けられたビアホールに設けられるビア２２ｃによって、電気的に接続されている。ランド電極２２ｄ，２２ｅは、外部接続用の端子であって、ビルドアップ部２２の表面に設けられている。図の簡潔化の観点より、図２および図３においては、複数積層されたビルドアップ絶縁層２２ａが一体となった状態を表す。ビルドアップ絶縁層２２ａを構成する材料としては、一般的な熱硬化性樹脂を用いることができる。例えば、エポキシ樹脂やポリイミド樹脂などが挙げられる。ビルドアップ配線基板２０の製造時および半導体チップ１０の搭載時に高温となることを考慮すると、ビルドアップ絶縁層材料としては、コア基板２１ないしプリプレグ２１’を構成する樹脂材料に近似した熱特性を有する熱硬化性樹脂を採用するのが望ましい。また、ビルドアップ配線基板２０の薄型化の観点より、ビルドアップ絶縁層２２ａの層厚は１００μｍ以下が望ましい。
【００２９】
ビルドアップ配線基板２０の製造においては、まず、断面直径１０μｍ以下のカーボンファイバを平均本数２００本以上で束ねたカーボンファイバ糸により織り込まれたカーボンファイバ布に対して樹脂材料を含浸させ、プリプレグ２１’を作製する。次に、複数のプリプレグ２１’を積層し、加熱下において当該積層体を積層方向に加圧することにより、未加工のコア基板２１を作製する。次に、ドリル穴明けにより、コア基板２１を厚み方向に貫通する所定の開口径のスルーホール２１ｄを所定数形成する。次に、例えば真空プレスにより、コア基板２１の両面に対して、Ｂステージの状態にある熱硬化性樹脂材料をラミネートする。このとき、当該熱硬化性樹脂材料は、コア基板表面を被覆するとともにスルーホール２１ｄに充填される。次に、スルーホール２１ｄに充填された樹脂材料に対して、先のドリルよりも小径のドリルにより貫通孔を形成する。このようにして、コア基板表面に絶縁膜（図示略）が形成されるとともに、スルーホール表面に絶縁膜２１ｃが形成される。続いて、デスミア処理を行なった後、コア基板表面およびスルーホール表面に対して無電解銅めっき膜を形成する。次に、コア基板表面に所定のパターン（内層パターン２１ａに対応）のドライフィルムレジストを形成し、これをマスクとしつつ、先に形成された無電解銅めっき膜を通電層として、電気銅めっき膜を形成する。このとき、スルーホール２１ｄの表面にも電気銅めっき膜を成長させることにより、スルーホールビア２１ｂを形成する。スルーホール２１ｄには更に樹脂材料を充填する。ドライフィルムレジストを剥離した後、それまでドライフィルムレジストで被覆されていた無電解銅めっき膜をエッチング除去する。このようにして、内層パターン２１ａおよびスルーホールビア２１ｂが形成されたコア基板２１が作製される。
【００３０】
ビルドアップ配線基板２０の製造においては、続いて、ビルドアッププロセスにより、コア基板２１の両面においてビルドアップ多層配線構造を形成する。ビルドアッププロセスにおいては、例えば、まず、内層パターン２１ａが形成されているコア基板２１に対して、或は、配線パターン２２ｂが形成されているビルドアップ絶縁層２２ａに対して、その配線パターンの上方から更にビルドアップ絶縁層２２ａを積層形成する。ビルドアップ絶縁層２２ａを形成するための樹脂材料は、シート状であってもよいし液状であってもよい。次に、積層されたビルドアップ絶縁層２２ａに対してビアホールを形成する。ビアホールの形成手法としては、絶縁層材料として感光性樹脂を用いてフォトリソグラフィによりビルドアップ絶縁層２２ａに穴を形成する方法や、レーザを照射することによってビルドアップ絶縁層２２ａに穴を形成する方法などを採用することができる。ビルドアップ絶縁層２２ａにビアホールを形成した後、例えばセミアディティブ法やサブトラクティブ法により、ビルドアップ絶縁層上に配線パターン２２ｂを形成する。このとき、配線パターン２２ｂとともに、導体材料によりビアホールにはビア２２ｃが形成される。このようにしてビルドアップ絶縁層２２ａにおいて配線パターン２２ｂおよびビア２２ｃを形成した後、更なるビルドアップ絶縁層２２ａの積層形成から、配線パターン２２ｂおよびビア２２ｃの形成までの一連の工程を所定回数繰り返す。以上のようなビルドアッププロセスにより、コア基板２１の両面にビルドアップ多層配線構造が形成される。
【００３１】
ビルドアップ配線基板２０の製造においては、続いて、スクリーン印刷およびフォトリソグラフィにより、上述のようにして形成されたビルドアップ多層配線構造の表面にオーバーコート層ないしソルダレジストを形成する。図２および図３においては、オーバーコート層は、ビルドアップ絶縁層２２ａと一体化して表されている。オーバーコート層には、ビルドアップ多層配線構造における最上位の配線パターン２２ｂの一部が臨むように開口部を設ける。次に、当該開口部から臨む配線パターン上に、無電解ニッケル膜に続いて金めっき膜を形成することにより、外部端子との接続を図るためのランド電極２２ｄ，２２ｅを形成する。図２における下位のビルドアップ部２２に形成されるランド電極２２ｄは、後述のバッファー部４０の導電連絡部４２に対応する位置に配置し、ランドグリッドアレイを構成している。また、図２における上位のビルドアップ部２２に形成されるランド電極２２ｅは、半導体チップ１０のボール電極１１に対応する位置にてグリッドアレイ状に配置し、ランドグリッドアレイを構成している。このようにして、コア基板２１の両面にビルドアップ部２２を備え、ランドグリッドアレイを構成するランド電極２２ｄ，２２ｅを両面に有するビルドアップ配線基板２０が作製される。このような構成のビルドアップ配線基板２０に対して、上述の半導体チップ１０は、ハンダリフローにより、ランド電極２２ｅの側に接合されている。そして、半導体チップ１０とビルドアップ配線基板２０の間には、アンダーフィル材１３が充填されている。
【００３２】
マザー基板３０は、表面に露出する電極部３１を有する。図の簡潔化の観点より、図１においては電極部３１を省略する。マザー基板３０は、例えば一括積層法により作製された多層プリント配線基板であり、電極部３１は、マザー基板３０に形成される所定の配線（図示略）に対して電気的に接続している。例えば一括積層法により作製された多層プリント配線基板であるマザー基板３０は、熱膨張率１５〜１８ｐｐｍ／Ｋを示すように構成されている。電極部３１は、ビルドアップ配線基板２０における下位のビルドアップ部２２に形成されたランド電極２２ｄに対応する位置に配置している。
【００３３】
バッファー部４０は、ベース４１、および、これに保持されている導電連絡部４２を備える。導電連絡部４２は、例えば銅などの導体材料よりなり、ベース４１の所定箇所に設けられている開口部４１ａにて保持されている。図の簡潔化の観点より、図１においては、バッファー部４０における開口部４１ａおよび導電連絡部４２を省略する。ベース４１は、本実施形態においてはリジッド基板であり、ガラス繊維などによる所定の基材に対して樹脂材料を含浸させたものである。そのような樹脂材料としては、例えば、フェノール樹脂、エポキシ樹脂、ポリエステル樹脂、ポリイミド樹脂、ＢＴ樹脂が挙げられる。導電連絡部４２は、図３によく表れているように、湾曲形状を有して開口部４１ａの壁面に当接する第１コンタクト部４２ａと、当該第１コンタクト部から延出する第２コンタクト部４２ｂとからなり、図２および図３の紙面垂直方向に所定の幅を有する。第１コンタクト部４２ａは、ビルドアップ配線基板２０のランド電極２２ｄと接触し、第２コンタクト部４２ｂは、マザー基板３０の電極部３１と接触する。導電連絡部４２は、第１コンタクト部４２ａの湾曲形状が開く方向に作用する付勢力により、開口部４１ａに保持されている。また、例えば図１に示すような実装構造体Ｘ１の分解状態においては、第１コンタクト部４２ａおよび第２コンタクト部４２ｂは、開口部４１ａから所定の長さ突き出ている。これに対し、図２および図３に示すような実装構造体Ｘ１の組立状態においては、第１コンタクト部４２ａは、ビルドアップ配線基板２０のランド電極２２ｄと当接して、図中下方に向かって開口部４１ａの内方に押圧された状態となる。また、第２コンタクト部４２ｂは、マザー基板３０の電極部３１と当接して、図中上方に向かって開口部４１ａの内方に押圧された状態となる。押圧力が作用しつつ接触しているので、第１コンタクト部４２ａとランド電極２２ｄの間、および、第２コンタクト部４２ｂと電極部３１の間において、良好な電気的接続が達成される。
【００３４】
バッファー部４０は、例えばランドグリッドアレイ型パッケージ用のソケットの一部に組み込まれている。ソケットは、図１に示すように、ソケット本体５１と、ソケット蓋体５２と、スティフナ５３とを備える。ソケット本体５１は、半導体チップ１０およびビルドアップ配線基板２０よりなる半導体パッケージないし半導体装置を収容するためのものであって、その底面位置にバッファー部４０が組み込み形成されている。ソケット蓋体５２は、ソケット本体５１に収容される半導体パッケージをソケット本体５１に対して押圧するための圧接部５２ａを有する。スティフナ５３は、ソケットの搭載時においてマザー基板３０を補強するための部材であって、マザー基板３０における実装箇所３０ａの裏側に配設される。
【００３５】
半導体チップ１０およびビルドアップ配線基板２０よりなる半導体パッケージをソケット本体５１に収容しつつ、ソケット本体５１、ソケット蓋体５２、およびスティフナ５３をネジ５４によりネジ止めすることにより、ソケットはマザー基板３０に固定されている。このようにして、半導体チップ１０およびビルドアップ配線基板２０よりなる半導体パッケージは、バッファー部４０を介してマザー基板３０に実装されている。
【００３６】
実装構造体Ｘ１においては、ボールグリッドアレイを構成するボール電極１１を介してビルドアップ配線基板２０に実装されている半導体チップ１０の熱膨張率は３〜３．５ｐｐｍ／Ｋであり、ビルドアップ配線基板２０の熱膨張率は５〜１０ｐｐｍ／Ｋである。すなわち、半導体チップ１０およびビルドアップ配線基板２０の平面広がり方向における熱膨張率の差は、１．５〜７ｐｐｍ／Ｋである。このような熱膨張率の差は、従来の一般的な半導体チップ−ビルドアップ配線基板実装構造における熱膨張率の差（１１．５〜１７ｐｐｍ程度）よりも小さい。したがって、実装構造体Ｘ１においては、半導体チップ１０とビルドアップ配線基板２０の間における、環境温度の変化による接続信頼性の低下を従来よりも低減することができる。
【００３７】
また、実装構造体Ｘ１においては、ビルドアップ配線基板２０の熱膨張率は上述のように５〜１０ｐｐｍ／Ｋであり、マザー基板３０の熱膨張率は１５〜１８ｐｐｍ／Ｋである。すなわち、ビルドアップ配線基板２０およびマザー基板３０の平面広がり方向における熱膨張率の差は、５〜１３ｐｐｍ／Ｋであり、比較的大きい。しかしながら、ビルドアップ配線基板２０とマザー基板３０の間には、両者の電気的接続を図りつつバッファー部４０が介在している。ビルドアップ配線基板２０のランド電極２２ｄは、バッファー部４０の導電連絡部４２に対して接触しているのであって接合されていない。これとともに、マザー基板３０の電極部３１も、導電連絡部４２に対して接触しているのであって接合されていない。そのため、実装構造体Ｘ１においては、環境温度の変化に従ってビルドアップ配線基板２０、マザー基板３０、およびバッファー部４０が比較的大きな差で異なる程度に膨張する場合であっても、ランド電極２２ｄおよび電極部３１と、導電連絡部４２とが適切な接触状態を維持することにより、ビルドアップ配線基板２０およびマザー基板３０の間において良好な接続信頼性を達成することができる。
【００３８】
本実施形態においては、例えば導電性接着剤やハンダ材料などを介して、導電連絡部４２の第２コンタクト部４２ｂと電極部３１とを接合していてもよいが、その場合、バッファー部４０は、マザー基板３０と同様に、熱膨張率１５〜１８ｐｐｍ／Ｋを示すように構成される。バッファー部４０およびマザー基板３０の熱膨張率を近接させることにより、導電連絡部４２の第２コンタクト部４２ｂと電極部３１とが接合した状態であっても、導電連絡部４２と電極部３１の接合部において不当な応力が発生しにくい。したがって、本実施形態において導電連絡部４２と電極部３１が接合されている場合であっても、ビルドアップ配線基板２０およびマザー基板３０の間において良好な接続信頼性を達成することが可能である。
【００３９】
このように、実装構造体Ｘ１においては、半導体チップ１０とビルドアップ配線基板２０の間において良好な接続信頼性を達成するとともに、ビルドアップ配線基板２０とマザー基板３０の間において良好な接続信頼性を達成することが可能なのである。
【００４０】
図４は、本発明の第２の実施形態に係る実装構造体Ｘ２を表し、実装構造体Ｘ１における図２の部分断面図に相当する箇所についての部分断面図である。図５は、図４の部分拡大図である。実装構造体Ｘ２は、バッファー部４０の構成について、実装構造体Ｘ１と異なる。他の構成については、実装構造体Ｘ１と同様である。
【００４１】
実装構造体Ｘ２のバッファー部４０は、ベース４１、および、これに保持されている導電連絡部４２を備える。ベース４１は、フレキシブル基板であり、例えば、可撓性を有するポリイミドフィルムやポリエステルフィルムよりなる。ベース４１には、所定の部位に例えば円柱形の開口部が形成されている。導電連絡部４２は、サブトラクティブ法やアディティブ法により、開口部を含む領域においてベース４１に対してパターン形成されたものであって、開口部を通ってベース４１を貫通してベース４１の両面に臨んでいる。実装構造体Ｘ２の組立状態においては、導電連絡部４２の一端は、ビルドアップ配線基板２０のランド電極２２ｄと当接し、他端は、マザー基板３０の電極部３１と当接している。
【００４２】
実装構造体Ｘ２においては、実装構造体Ｘ１と同様に、半導体チップ１０およびビルドアップ配線基板２０の平面広がり方向における熱膨張率の差は、１．５〜７ｐｐｍ／Ｋである。このような熱膨張率の差は、従来の一般的な半導体チップ−ビルドアップ配線基板実装構造における熱膨張率の差（１１．５〜１７ｐｐｍ程度）よりも小さい。したがって、実装構造体Ｘ２においても、実装構造体Ｘ１と同様に、環境温度の変化による半導体チップ１０とビルドアップ配線基板２０の間における接続信頼性の低下を従来よりも低減することができる。
【００４３】
また、実装構造体Ｘ２においては、実装構造体Ｘ１と同様に、ビルドアップ配線基板２０およびマザー基板３０の平面広がり方向における熱膨張率の差は、５〜１３ｐｐｍ／Ｋであり、比較的大きい。しかしながら、ビルドアップ配線基板２０のランド電極２２ｄは、バッファー部４０の導電連絡部４２に接触しているのであって接合されていない。これとともに、マザー基板３０の電極部３１も、導電連絡部４２に接触しているのであって接合されていない。そのため、実装構造体Ｘ２においては、実装構造体Ｘ１と同様に、環境温度の変化に従ってビルドアップ配線基板２０、マザー基板３０、およびバッファー部４０が比較的大きな差で異なる程度に膨張する場合であっても、ランド電極２２ｄおよび電極部３１と、導電連絡部４２とが適切な接触状態を維持することにより、ビルドアップ配線基板２０およびマザー基板３０の間において良好な接続信頼性を達成することができる。
【００４４】
本実施形態においては、例えば導電性接着剤やハンダ材料などを介して、導電連絡部４２と電極部３１とを接合していてもよい。この場合、フレキシブル基板であるベース４１により導電連絡部４２が保持されているので、当該電極部および導電連絡部の間に生じ得る応力の一部は、比較的軟質なベース４１によって吸収される。したがって、本実施形態において導電連絡部４２と電極部３１とが接合されている場合であっても、ビルドアップ配線基板２０およびマザー基板３０の間において良好な接続信頼性を達成することができる。
【００４５】
このように、実装構造体Ｘ２においても、実装構造体Ｘ１と同様に、半導体チップ１０とビルドアップ配線基板２０の間において良好な接続信頼性を達成するとともに、ビルドアップ配線基板２０とマザー基板３０の間において良好な接続信頼性を達成することが可能なのである。
【００４６】
【実施例】
＜実装構造体の作製＞
カーボンファイバ布（商品名：ＴＯＲＡＹＣＡ、東レ製）にエポキシ樹脂を含浸させた後これを乾燥し、厚さ０．２ｍｍのプリプレグを作製した。本実施例のカーボンファイバ布は、断面直径１０μｍ以下のカーボンファイバを平均本数２００本以上で束ねたカーボンファイバ糸を平織りしたものである。このようにして用意したプリプレグを４枚積層し、真空プレスにより、１７０℃で１時間、積層方向に加圧することによって、厚さ約０．８ｍｍの未加工のコア基板を作製した。
【００４７】
次に、このコア基板に対して内層パターンおよびスルーホールビアを形成した。具体的には、まず、コア基板の所定箇所に対して、ドリルにより、開口径０．５ｍｍのスルーホールを形成した。脱脂処理および洗浄処理の後、コア基板の両面に対して、真空プレスにより、１７０℃で３０分間、Ｂステージの状態にあるエポキシ樹脂シート（厚さ：０．０７ｍｍ）をラミネートした。これにより、エポキシ樹脂は、コア基板表面を被覆するとともにスルーホールに充填された。次に、スルーホールに充填されたエポキシ樹脂に対して、先のドリルよりも小径のドリルにより、開口径０．２ｍｍの貫通孔を形成した。これにより、スルーホール表面に絶縁膜が形成されたこととなる。次に、デスミア処理を行なった後、表面が絶縁被覆されているコア基板の当該表面に対して無電解銅めっき膜を形成した。このとき、表面が絶縁被覆されているスルーホールの当該表面にも無電解銅めっき膜を形成した。次に、コア基板表面に対して、ドライフィルムレジストを所定のパターンで形成し、これをマスクとしつつ、先に形成された無電解銅めっき膜を通電層として、電気銅めっき膜を形成した。このとき、スルーホールの表面にも電気銅めっき膜を形成した。ドライフィルムレジストを剥離した後、それまでドライフィルムレジストで被覆されていた無電解銅めっき膜をエッチング除去した。このようにして、コア基板に対して内層パターンおよびスルーホールビアを形成した。スルーホールビアの形成箇所および形成数は、内層パターンの引き回し態様に応じて決定される。本実施形態においては、コア基板の所定箇所に対して１０００個のスルーホールビアを形成した。
【００４８】
次に、コア基板の両面にビルドアップ部を形成した。具体的には、まず、内層パターンが形成されているコア基板に対して、ビルドアップ絶縁層を積層形成した。ビルドアップ絶縁層を形成するための樹脂材料としては、感光性樹脂（商品名：ＰＶＩ−５００、太陽インキ製）を使用した。次に、積層されたビルドアップ絶縁層の所定箇所に対して、フォトリソグラフィによりビアホールを形成した。次に、セミアディティブ法により、絶縁層上に銅配線パターンを形成した。このとき、ビアホール表面にも銅を堆積させることにより、銅配線パターンとともにビアも形成した。この後、ビルドアップ絶縁層の積層形成から、配線パターンおよびビアの形成までの一連の工程を４回繰り返すことにより、コア基板の両面において、５層配線構造のビルドアップ部を形成した。
【００４９】
次に、スクリーン印刷およびフォトリソグラフィにより、ビルドアップ部の表面にオーバーコート層を形成した。オーバーコート層の所定箇所には、ビルドアップ部における最上位の配線パターンの一部が臨むように開口部を設けた。次に、当該開口部から臨む配線パターン上に、無電解ニッケル膜に続いて金めっき膜を形成することにより、外部端子との接続を図るためのランド電極を形成した。ビルドアップ配線基板の一方の面に形成されたランド電極は、後に搭載される半導体チップの電極配置に対応して配置しており、他方の面に形成されたランド電極は、当該ビルドアップ配線基板が搭載されることとなるソケットにおけるバッファー部の導電連絡部配置に対応して配置している。
【００５０】
このようにして作製したビルドアップ配線基板の反り量を測定したところ、チップ搭載エリアの２０ｍｍスパンにおいて１０μｍ以下であった。これに対し、本実施例のコア基板に代えて、同サイズの有機コア基板を使用した以外は上述のプロセスで作製したビルドアップ配線基板の反り量を測定したところ、チップ搭載エリアの２０ｍｍスパンにおいて約３０μｍであった。有機コア基板としては、コア基板がＢＴレジン基板であるものを使用した。このように、本実施例のビルドアップ配線基板は、有機コアを採用する従来のビルドアップ配線基板よりも反り量が小さかった。また、本実施例のビルドアップ配線基板の平面広がり方向における熱膨張率は７ｐｐｍ／Ｋであった。
【００５１】
このように反り量の小さな本実施例のビルドアップ配線基板の一方の面に対して、所定の半導体チップを、これに形成されたボールグリッドアレイを構成する複数のボール電極を介してフリップチップ実装した。当該半導体チップの平面広がり方向における熱膨張率は５ｐｐｍ／Ｋである。次に、このようにして得られた半導体パッケージを、ＬＧＡパッケージ用ソケットを介して、熱膨張率１５ｐｐｍ／Ｋのマザー基板に実装した。ＬＧＡパッケージ用ソケットは、例えば図１および図２に示すように、半導体パッケージを収容するソケット本体と、半導体パッケージをソケット本体に対して押圧するソケット蓋体と、マザー基板を補強するスティフナとを備える。ソケット本体の底面は、導電連絡部を有するバッファー部により構成されている。導電連絡部は、上述の半導体パッケージにおけるビルドアップ配線基板のランド電極と当接しつつマザー基板の電極部と電気的に接続する位置に配設されている。ソケット蓋体は、ソケット本体に収容される半導体パッケージをソケット本体に付勢するための押圧部を有する。ソケット本体に半導体パッケージを収容しつつ、ソケット本体、ソケット蓋体、スティフナ、およびマザー基板を一括してネジ止めすることにより、本実施例の実装構造体を作製した。
【００５２】
＜温度サイクル試験＞
本実施例の実装構造体について、温度サイクル試験により接続信頼性を調べた。具体的には、まず、実装構造体の半導体チップとビルドアップ配線基板の間の各電気的接続部、および、ビルドアップ配線基板とマザー基板の間の各電気的接続部について初期導通抵抗を測定した。次に、−６５℃〜１５０℃の範囲で温度サイクル試験を行った後、各電気的接続部の導通抵抗を再び測定した。温度サイクル試験は、−６５℃での１５分間冷却、および、１５０℃での１５分間加熱を１サイクルとし、このサイクルを１０００回繰り返した。その結果、本実施例の実装構造体について、各電気的接続部における抵抗上昇率は１０％未満であり、良好な接続部が形成されていることが確認された。また、半導体チップのボール電極とビルドアップ配線基板のランド電極との間には、クラックや剥がれは生じなかった。
【００５３】
【比較例】
実施例と同一のビルドアップ配線基板と半導体チップとからなる半導体パッケージを、ソケットに代えて複数のハンダボールを介してマザー基板に実装した以外は、実施例と同様にして実装構造体を作製した。具体的には、本比較例においては、ハンダボールは、半導体パッケージにおけるビルドアップ配線基板のランド電極に対して溶融接合するとともにマザー基板の電極部に対しても溶融接合し、従って、半導体パッケージは、当該ハンダボールを介して機械的かつ電気的にマザー基板に接続されている。本比較例の実装構造体について、実施例と同様にして温度サイクル試験を行ったところ、各電気的接続部における接続抵抗の上昇率は、３００サイクルにて１０％を超えた。また、３００サイクルにて、半導体チップのボール電極とビルドアップ配線基板のランド電極との界面について、クラックが観察される接合部が存在した。
【００５４】
以上のまとめとして、本発明の構成およびそのバリエーションを以下に付記として列挙する。
【００５５】
（付記１）電極部を有するマザー基板と、
前記電極部と電気的に接続している導電連絡部を有し、前記マザー基板の上に搭載されているバッファー部と、
前記導電連絡部と接する第１電極部を第１面に有するとともに当該第１面と反対の第２面に第２電極部を有し、前記バッファー部を介して前記マザー基板に実装されているビルドアップ配線基板と、
前記第２電極部と電気的に接続しているバンプ部を介して前記ビルドアップ配線基板に実装されている半導体チップと、を備えることを特徴とする、実装構造体。
（付記２）電極部を有するマザー基板と、
前記電極部と電気的に接続している導電連絡部を有するバッファー部を備え、前記マザー基板の上に搭載されているソケット本体と、
前記導電連絡部と接する第１電極部を第１面に有するとともに当該第１面と反対の第２面に第２電極部を有するビルドアップ配線基板、および、前記第２電極部と電気的に接続しているバンプ部を介して前記ビルドアップ配線基板に実装されている半導体チップを含み、前記ソケット本体を介して前記マザー基板に実装されている半導体装置と、
前記半導体装置を前記ソケット本体に対して押圧するソケット蓋体と、を備えることを特徴とする、実装構造体。
（付記３）前記ビルドアップ配線基板および前記半導体チップの平面広がり方向における熱膨張率の差は１．５〜７ｐｐｍ／Ｋであり、前記マザー基板および前記ビルドアップ配線基板の平面広がり方向における熱膨張率の差は５〜１３ｐｐｍ／Ｋである、付記１または２に記載の実装構造体。
（付記４）前記半導体チップ、前記ビルドアップ配線基板、および、前記マザー基板の平面広がり方向における熱膨張率は、各々、３〜３．５ｐｐｍ／Ｋ、５〜１０ｐｐｍ／Ｋ、および、１５〜１８ｐｐｍ／Ｋである、付記１から３のいずれか１つに記載の実装構造体。
（付記５）前記バンプ部は、前記ビルドアップ配線基板と前記半導体チップとの間においてグリッドアレイ状に設けられた複数のボール電極である、付記１から４のいずれか１つに記載の実装構造体。
（付記６）前記ビルドアップ配線基板および前記半導体チップの間には、アンダーフィル材が介在している、付記１から５のいずれか１つに記載の実装構造体。（付記７）　前記ビルドアップ配線基板はコア基板を有し、当該コア基板には、直径１０μｍ以下のカーボンファイバを束ねたカーボンファイバ糸から織られた複数のカーボンファイバ布が１００μｍ以下の間隔で厚み方向に離隔して埋設されており、且つ、厚み方向に貫通して表面に絶縁膜が形成されているスルーホールにおいてスルーホールビアが設けられている、付記１から６に記載の実装構造体。
（付記８）前記バッファー部は、前記導電連絡部を保持するフレキシブル基板を有し、前記導電連絡部は、当該フレキシブル基板の両面に臨んでいる、付記１から７のいずれか１つに記載の実装構造体。
（付記９）前記第１電極部は、前記第１面にてグリッドアレイ状に設けられた複数のランド電極である、付記１から８のいずれか１つに記載の実装構造体。
【００５６】
【発明の効果】
本発明によると、ビルドアップ配線基板とこれにフリップチップ実装されている半導体チップとを備える半導体装置がマザー基板に実装されてなる実装構造体において、半導体チップおよびビルドアップ配線基板の電気的接続について高い信頼性を達成するとともに、ビルドアップ配線基板およびマザー基板の電気的接続についても高い信頼性を達成することが可能である。本発明に係るこのような実装構造体を採用することにより、電子機器に組み込まれる電子部品の高密度実装化に適切に対応することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る実装構造体の分解斜視図である。
【図２】図１の線ＩＩ−ＩＩに沿った実装構造体の部分断面図である。
【図３】図２の部分拡大図である。
【図４】本発明の第２の実施形態に係る実装構造体の部分断面図である。
【図５】図４の部分拡大図である。
【符号の説明】
Ｘ１，Ｘ２　　　実装構造体
１０　　　半導体チップ
１１　　　ボール電極
２０　　　ビルドアップ配線基板
２１　　　コア基板
２２　　　ビルドアップ部
２２ｄ，２２ｅ　　　ランド電極
３０　　　マザー基板
３１　　　電極部
４０　　　バッファー部
４１　　　ベース
４２　　　導電連絡部
５１　　　ソケット本体
５２　　　ソケット蓋体
５２ａ　　　圧接部
【図１】
2004055825.tif 000003
【図２】
2004055825.tif 000004
【図３】
2004055825.tif 000005
【図４】
2004055825.tif 000006
【図５】
2004055825.tif 000007