(57)【要約】【課題】小型化が可能で、信頼性の高い半導体装置を提供すること。【解決手段】本発明に係る半導体装置は、電源／制御信号供給用電極１１を有する誘電体多層基板１と、上面に電源／制御信号供給用電極２１を有し、下面が誘電体多層基板１に実装される半導体素子２と、半導体素子２の上面に配置され、一方の電極３１ａが半導体素子２の電源／制御信号供給用電極２１とバンプ接合により接続されると共に誘電体多層基板１の電源／制御信号供給用電極１１に電気的に接続され、他方の電極３１ｂがＧＮＤ用電極２３に電気的に接続されてなるコンデンサ３とを備えている。【選択図】        図２
2004349302.tif 000002
【特許請求の範囲】
【請求項１】
電源／制御信号供給用電極を有する誘電体多層基板と、上面に電源／制御信号供給用電極を有し、下面が上記誘電体多層基板に実装される半導体素子と、上記半導体素子の上面に配置され、一方の電極が上記半導体素子の電源／制御信号供給用電極とバンプ接合により接続されると共に上記誘電体多層基板の電源／制御信号供給用電極に電気的に接続され、他方の電極がＧＮＤ用電極に電気的に接続されてなるコンデンサとを備えた半導体装置。
【請求項２】
上記コンデンサの他方の電極と接続されるＧＮＤ用電極は上記半導体素子に形成されたものであって、このコンデンサの他方の電極と上記半導体素子のＧＮＤ用電極とがバンプにより接続されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
上記コンデンサの一方の電極と上記誘電体多層基板の電源／制御信号供給用電極とはバンプにより接続されていることを特徴とする請求項１に記載の半導体装置。
【請求項４】
上記誘電体多層基板の電極と上記コンデンサの電極とが、配電線が形成された基板又は金属板により接続されていることを特徴とする請求項２又は請求項３に記載の半導体装置。
【請求項５】
上記コンデンサの他方の電極は上記コンデンサの上記半導体素子側と反対側の面上に形成されたものであって、このコンデンサの他方の電極は上記誘電体多層基板の封止蓋に設けられたＧＮＤ用電極に接続されていることを特徴とする請求項１に記載の半導体装置。
【請求項６】
電源／制御信号供給用電極を有する誘電体多層基板と、電源／制御信号供給用電極を有し、上記誘電体多層基板にバンプ接合により実装される半導体素子と、上記半導体素子と上記誘電体多層基板との間に配置され、一方の電極が上記半導体素子側の面から上記誘電体多層基板側の面まで延在して形成され、上記誘電体多層基板の電源／制御信号供給用電極とバンプにより接続されると共に上記半導体素子の電源／制御信号供給用電極とバンプにより接続され、他方の電極がＧＮＤ用電極に電気的に接続されてなるコンデンサとを備えた半導体装置。
【請求項７】
上記コンデンサの他方の電極は上記誘電体多層基板側の面に形成され、上記誘電体多層基板上に形成されたＧＮＤ用電極とバンプにより接続されていることを特徴とする請求項６に記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は高速に動作する半導体素子を誘電体多層基板に実装した半導体装置に関し、特に、半導体素子の電源／制御信号供給用電極がコンデンサを介して誘電体多層基板の電源／制御信号供給用電極に接続される半導体装置に関するものである。
【０００２】
【従来の技術】
コンピュータのＣＰＵに用いられるＬＳＩや携帯電話のＲＦフロントエンド部で用いられる高周波用半導体チップであるＭＭＩＣ（Ｍｏｎｏｌｉｔｈｉｃ  Ｍｉｃｒｏｗａｖｅ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）等、高速に動作する半導体素子では、動作時の急峻な電流変化と回路の配線インピーダンスによって発生するノイズが誤動作の原因となることがある。そのため、このような半導体素子が実装される半導体装置では、このノイズを低減するため、電源とＧＮＤとの間にコンデンサが挿入されている。
【０００３】
例えば、誘電体多層基板にＭＭＩＣを実装する場合には、誘電体多層基板に実装したＭＭＩＣの電源用／制御信号用（ＤＣ／ＣＯＮＴ）等の各電極と誘電体多層基板のＤＣ／ＣＯＮＴの各電極とを各々ボンディングワイヤで接続してモジュール化した後、前記ノイズの防止のため、誘電体多層基板の実装面にＭＭＩＣとコンデンサとを並べて配置（半導体素子の横にコンデンサを配置）し、そのコンデンサの一方の電極を誘電体多層基板のＤＣ／ＣＯＮＴ線路及びＭＭＩＣのＤＣ／ＣＯＮＴ電極に各々ボンディングワイヤで接続し、他方の電極をＧＮＤに接続するようにしていた。
【０００４】
又、上記のように、半導体素子とコンデンサとを並べて配置するのではなく、実装する半導体素子より大きなセラミック板からなるコンデンサ基板をベース基板上に搭載し、このコンデンサ基板上に半導体素子を実装し、実装側と反対側（裏側）の半導体素子の面を導電性接着剤で半導体装置のカバーに接着することで、半導体素子をベース基板に実装するようにした手法も提案されている。（特許文献１参照）
【０００５】
【特許文献１】
特開平１１−２１４５７８号公報
【０００６】
【発明が解決しようとする課題】
従来の半導体装置は上記のように、半導体チップが誘電体多層基板にフェースアップ実装される場合には、コンデンサが半導体チップの横に並べて配置されているので、平面的に、半導体チップとコンデンサとを配置する領域が必要となり、小型化には限界があった。又、上記特許文献のような手法では、半導体素子より大きなコンデンサ基板上に半導体素子が実装されることより、半導体チップの下面に（半導体チップとベース基板との間に）他の素子等を実装することができず、小型化には限界があった。
【０００７】
また、上記特許文献のような手法では、半導体チップの上面側が導電性接着剤でカバーに直に接着されており、下面側がコンデンサ基板の端部でのみバンプ接合で結合されているので、熱膨張等により上下方向の力が加えられると、半導体チップは上面側が接着されたカバーにより引張られ、それに伴なって、半導体チップの下面側で接続されているバンプ接続の箇所が引張られることとなり、この接続箇所が外れてしまう。
【０００８】
本発明は上記のような課題を解決するためになされたもので、小型化が可能で、信頼性の高い半導体装置を提供するものである。
【０００９】
【課題を解決するための手段】
本発明に係る半導体装置は、電源／制御信号供給用電極を有する誘電体多層基板と、上面に電源／制御信号供給用電極を有し、下面が誘電体多層基板に実装される半導体素子と、半導体素子の上面に配置されるコンデンサとを備えている。そして、このコンデンサの一方の電極が上記半導体素子の電源／制御信号供給用電極とバンプ接合により接続されると共に上記誘電体多層基板の電源／制御信号供給用電極に電気的に接続され、他方の電極がＧＮＤ用電極に電気的に接続されるようになっている。
【００１０】
【発明実施の形態】
以下、本発明の実施の一形態を説明する。
実施の形態１．
図１〜３はこの実施の形態１の半導体装置を示す図で、図１は半導体装置（封止蓋を外したときの半導体装置）の上面図、図２は図１の半導体装置のＡ−Ａ線断面図、図３は図１の半導体装置のＢ−Ｂ線断面図である。
【００１１】
図１〜図３に示すように、半導体装置は、主に、誘電体多層基板１、ＭＭＩＣ等の半導体素子２、誘電体多層基板１の電源／制御信号供給用電極１１と半導体素子２の電源／制御信号供給用電極２１とに接続されるコンデンサ３等によって構成されている。
【００１２】
誘電体多層基板１は、例えば中央部に半導体素子２等の素子が実装される実装面１２を有し、その周囲には実装面１２より高い段部１３ａが設けられ、この段部１３ａ上の一部には、電源／制御信号供給用電極１１等の電極、例えばＤＣ／ＣＯＮＴ線路１１、高周波信号入出力用線路（ＲＦ線路１４ａ、１４ｂ）が形成されている。なお、この段部１３ａ上には更に段部１３ｂが設けられており、その段部１３ｂには封止蓋４が実装される実装面（電極）１５が設けられている。又、素子が実装される実装面１２にはＧＮＤ面１６が形成されるとともに、ＧＮＤ用のビアホール１７が形成されている。
【００１３】
半導体素子２は、その上面（誘電体多層基板１に実装される側と反対側の面）に、電源／制御信号供給用電極２１等の電極、例えばＤＣ／ＣＯＮＴ電極２１、高周波信号入出力用電極（ＲＦ電極２２ａ、２２ｂ）、ＧＮＤ電極２３、が形成されており、ＲＦ電極２２ａ、２２ｂはボンディングワイヤ５ａ、５ｂにより誘電体多層基板１のＲＦ線路１４ａ、１４ｂに各々接続されている。又、半導体素子２はその下面が誘電体多層基板１にフェースアップ実装され、半導体素子２中にはその上部でＧＮＤ電極２３と接続されるビアホール２４が形成されており、このビアホール２４は、実装面１２の半導体素子２が実装される領域に形成されたＧＮＤ面１６を介してビアホール１７に接続されている。
【００１４】
コンデンサ素子３は、半導体素子２の上面（ＤＣ／ＣＯＮＴ等の電極が形成された面）に配置されている。各コンデンサ素子３は各々電源／制御信号供給用電極に接続される金属電極３１ａとＧＮＤ用電極に接続される金属電極３１ｂとを有しており、この金属電極３１ａ、３１ｂは、コンデンサ素子３の各側に各々上面、両側面、下面とこれら４面に接する面の５面に渡って形成されている。
【００１５】
そして、コンデンサ素子３の一方の電極３１ａは、図２に示すように、半導体素子２の電源／制御信号供給用電極２１とバンプ６によりコンデンサ素子３の電極３１ａの下面の部位で接合されると共に誘電体多層基板１の電源／制御信号供給用電極１１にボンディングワイヤ５ｃによりコンデンサ素子３の電極３１ａの上面の部位で電気的に接続されている。コンデンサ素子３の他方の電極３１ｂは、図３に示すように、半導体素子２のＧＮＤ用電極２３とバンプ６によりコンデンサ素子３の電極３１ｂの下面の部位で電気的に接続され、ビアホール２４及びビアホール１７を介してＧＮＤに接続されるようになっている。
【００１６】
次に、誘電体多層基板１に半導体素子２及びコンデンサ素子３を実装する方法を説明する。アルミナの誘電体多層基板１に半導体素子２を実装するには、次のようにすればよい。誘電体多層基板１のＧＮＤ面１６と半導体素子２の裏面全体に形成したＡｕ電極（図示せず）とをＡｕ−Ｓｎ系のはんだで接合して半導体素子２を誘電体多層基板１のキャビティー内に固定するとともに、ＧＮＤ面１６を複数のビアホール１７により接地し、半導体素子２のＧＮＤ電位を設定する。一方、半導体素子２のＲＦ電極２２ａ、２２ｂをφ２５μｍのＡｕワイヤにより、それぞれ誘電体多層基板１のＲＦ線路１４ａ、１４ｂに接続し、ＲＦ線路１４ａから入力された高周波信号を半導体素子２で変調した後、ＲＦ線路１４ｂから出力させるようにする。
【００１７】
なお、この実施の形態では誘電体多層基板１としてアルミナを用いたが、ガラスセラミックスや窒化アルミ等、他のセラミックス材料や樹脂等の有機材料を用いてもよい。また、半導体素子２は、Ａｕ−Ｓｉ系、Ｓｕ−Ａｇ系、Ｓｕ−Ｐｂ系、Ｉｎ−Ｐｂ系のはんだや、Ａｇペーストや導電性エポキシ樹脂等、導電性を有する接着剤を用いてキャビティ内に固定してもよい。また、ＲＦ線路１４ａ、１４ｂとＲＦ電極２２ａ、２２ｂとはＡｌワイヤで接続してもよい。
【００１８】
半導体素子２（誘電体多層基板１）にコンデンサ素子３を実装するには、次のようにすればよい。コンデンサ素子３の電極３１ａ、３１ｂと半導体素子２上の電極２１、２３とをバンプ６により接合し、電極３１ａとＤＣ／ＣＯＮＴ線路１１とをさらにφ２５μｍのＡｕワイヤ５ｃによって接続する。なお、コンデンサ素子３の電極３１ｂは半導体素子３中のビアホール２４とＧＮＤ面１６と誘電体多層基板１中のビアホール１７によって接地されることになる。
【００１９】
ここで、コンデンサ素子３の電極３１ａ、３１ｂと突起電極６とは、固相接合により接合すればよく、この固相接合は次のようにすればよい。半導体素子２上のＧＮＤ電極２３（図２参照）とＤＣ／ＣＯＮＴ電極２１（図３参照）に、例えばφ２５μｍのＡｕワイヤの先端を溶融凝固させて形成したφ７５μｍのＡｕボールを接合し、ＡｕボールからＡｕワイヤを切り離すことで、φ９７μｍのＡｕの突起電極６をそれぞれ形成しておき、３００℃に加熱しながらコンデンサ素子３を２００ｇｆの荷重で１０秒間加圧するようにすることで、電極３１ａ、３１ｂと突起電極６、６とをそれぞれ固相接合すればよい。
【００２０】
なお、突起電極６はＡｕの他に、ＣｕやＡｇあるいはＡｕ合金、Ｃｕ合金、Ａｇ合金やＳｕ−Ａｇ系、Ｓｕ−Ｐｂ系、Ｉｎ−Ｐｂ系のはんだで形成してもよく、突起電極６は半導体素子２上の電極ではなくコンデンサ素子３の電極に形成してもよい。また、突起電極６とコンデンサ素子３の電極または半導体素子２の電極とは、超音波を印加しながらの固相接合や、液相接合によって接続してもよく、金属電極３１ａとＤＣ／ＣＯＮＴ線路１１とはＡｌワイヤで接続してもよい。
【００２１】
このようにして、誘電体多層基板１に半導体素子２及びコンデンサ素子３を実装した後、誘電体多層基板１にコバールの封止蓋４をはんだ付するとともに誘電体多層基板１中の複数のビアホール１７によりこれを接地し（図示は省略する）、電磁シールドと半導体素子２の保護のための封止を施すことで、半導体装置を製造することができる。なお、封止蓋４は他の金属や、アルミナ等のセラミックス材料に金属電極を形成したものでもよく、また、誘電体多層基板１への接合は溶接や接着によって行ってもよい。
【００２２】
以上のように、この実施の形態では、誘電体多層基板の電源電極と半導体素子の電源電極との間に介在させるコンデンサを立体的に（半導体素子等の実装方向側に）実装するようにしているので、平面的にコンデンサを実装するものに比し、実装面におけるコンデンサ素子の実装領域を削減することができる。
【００２３】
また、半導体素子の上面に電極を設け、この電極とコンデンサ素子の電極とをバンプ接合により接続するようにしているので、半導体素子の上面とコンデンサ素子の下面との間にバンプの高さ分の隙間を形成することができる。そのため、コンデンサ素子の下部にも配線等を形成することができ、半導体素子の面積を増大させることなく、誘電体多層基板のキャビティ寸法を縮小することができる。
【００２４】
また、コンデンサ素子と半導体素子とをボンディングワイヤにかえて長さばらつきの極めて小さい突起電極で接続するようにしているので、電源／制御信号の伝達経路の寄生インダクタンスばらつきを低減することができる。そのため、半導体装置の特性のずれを低減することができ、生産性を向上させることができる。
【００２５】
実施の形態２．
図４はこの実施の形態２の半導体装置を示す断面図である。図４に示すように、この実施の形態２の半導体装置は、図１〜図３に示した半導体装置のコンデンサ素子３の電極３１ａと誘電体多層基板１のＤＣ／ＣＯＮＴ線路１１との接続をワイヤではなく、平板（基板）７に形成した金属電極（配電線）７ａと突起電極６とによって接続したものである。なお、その他は実施の形態１と同様である。
【００２６】
コンデンサ素子３の電極３１ａと誘電体多層基板１のＤＣ／ＣＯＮＴ線路１１との接続は、次のようにすればよい。実施の形態１と同様にして、半導体素子２の電極（ＤＣ／ＣＯＮＴ電極２１、ＧＮＤ電極２３）とコンデンサ素子３の電極（金属電極３１ａ、３１ｂ）とを突起電極６を介して接続した後、これらと同様の方法でアルミナ製平板７の電極７ａにＡｕの突起電極６を形成した平板７を３００℃に加熱しながら、コンデンサ素子３及び誘電体多層基板１に２００ｇｆの荷重で１０秒間加圧し、平板７の電極７ａに形成した突起電極６、６と、コンデンサ素子３上部の電極３１ａ、ＤＣ／ＣＯＮＴ線路１１とを各々固相接合する。
【００２７】
なお、この実施の形態では、平板７としてアルミナを用いたが、ガラスセラミックス、窒化アルミ等、他のセラミックス材料や、ポリイミド等の樹脂材料を用いてもよく、さらに平板自体を金属で形成し電極を廃止してもよい。又、突起電極６は平板の電極ではなくコンデンサ素子の電極とＤＣ／ＣＯＮＴ線路に形成してもよく、その材質は、実施の形態１の半導体装置の突起電極と同様のものを用いればよい。又、突起電極６とコンデンサ素子３の電極３１ａ及びＤＣ／ＣＯＮＴ線路１１とは、超音波を印加しながらの固相接合や、液相接合によって接続してもよい。
【００２８】
以上のように、この実施の形態２では、ワイヤではなく、平板に形成した金属電極と突起電極によって接続しているので、長さばらつきがさらに低減され、半導体装置の特性ずれをさらに低減することができる。
【００２９】
実施の形態３．
図５、６はこの実施の形態３の半導体装置を示す図で、図５は半導体装置（封止蓋を外したときの半導体装置）の上面図、図６は図５の半導体装置のＡ−Ａ線断面図である。
【００３０】
図５、図６に示すように、半導体装置は、主に、誘電体多層基板１、ＭＭＩＣ等の半導体素子２、誘電体多層基板１の電源／制御信号供給用電極１１と半導体素子２の電源／制御信号供給用電極２１とに接続されるコンデンサ３等によって構成されている。
【００３１】
誘電体多層基板１は、例えば中央部に半導体素子２等の素子が実装される実装面１２を有し、その周囲には実装面１２より高い第１の段部１３ａが設けられ、この第１の段部１３ａ上の一部には、電源／制御信号供給用電極１１等の電極、例えばＤＣ／ＣＯＮＴ線路１１、ＲＦ線路１４ａ、１４ｂが形成されている。
【００３２】
そして、この第１の段部１３ａ上にはさらに第２の段部１３ｂ、第２の段部１３ｂ上にはさらに第３の段部１３ｃが設けられており、この第２の段部１３ｂ上の一部には、ＧＮＤパッド１８が形成され、第３の段部１３ｃ上には封止蓋４が実装される実装面（電極）１５が設けられている。又、第２の段部１３ｂのＧＮＤパッド１８下にはＧＮＤパッド１８に接続されるビアホール１９が、素子が実装される実装面１２にはＧＮＤ面１６が形成されるとともに、ＧＮＤ用のビアホール１７が形成されている。
【００３３】
半導体素子２は、ＧＮＤ電極２３、ビアホール２４を特に設ける必要がない点を除いて図１〜図３に示した半導体装置２と同じものを用いればよい。
【００３４】
コンデンサ素子３は、半導体素子２の上面（ＤＣ／ＣＯＮＴ等の電極が形成された面）に配置されている。より詳細には、半導体素子２上から誘電体多層基板１の第１の段部１３ａにかけ、これらの間の空間をまたいで配置されている。各コンデンサ素子３は各々下面に電源／制御信号供給用電極に接続される金属電極３１ａと上面にＧＮＤ用電極に接続される金属電極３１ｂとを有している。
【００３５】
そして、コンデンサ素子３の下面に形成された一方の電極３１ａは、半導体素子２の電源／制御信号供給用電極２１とバンプ６により接合されると共に誘電体多層基板１の電源／制御信号供給用電極１１ともバンプ６により接合されている。コンデンサ素子３の上面に形成された他方の電極３１ｂは、誘電体多層基板１のＧＮＤパッド１８とボンディングワイヤ５ｃにより電気的に接続され、ビアホール１９を介してＧＮＤに接続されるようになっている。なお、その他は実施の形態１と同様である。
【００３６】
次に、誘電体多層基板１に半導体素子２及びコンデンサ素子３を実装する方法を説明する。誘電体多層基板１に半導体素子２を実装するには、実施の形態１と同様にすればよい。なお、誘電体多層基板の部材や半導体素子を固定するためのもの、さらにはＲＦ線路１４ａ、１４ｂとＲＦ電極２２ａ、２２ｂとの接続も、実施の形態１と同様にすればよい。
【００３７】
半導体素子２（誘電体多層基板１）にコンデンサ素子３を実装するには、次のようにすればよい。半導体素子２のＤＣ／ＣＯＮＴ電極２１上、及び誘電体多層基板１のＤＣ／ＣＯＮＴ線路１１上に各々突起電極６を形成し、コンデンサ素子３の下面に形成された電極３１ａを、これらの突起電極６に接合させるとともに、コンデンサ素子３の上面に形成された電極３１ｂと誘電体多層基板１のＧＮＤパッド１８とをボンディングワイヤ５ｃにより接続すればよい。
【００３８】
なお、突起電極６は、実施の形態１のコンデンサ素子３の電極３１ａ、３１ｂに突起電極６を形成する場合と同様にして形成すればよく、突起電極６やボンディングワイヤ５ｃに関しては実施の形態１と同様のものを用いればよい。
【００３９】
また、突起電極６を半導体素子２の電極２１、誘電体多層基板１の電極１１に形成するかわりに、コンデンサ素子３の電極３１ａに形成してもよく、又、突起電極６とコンデンサ素子３の電極３１ａとは、超音波を印加しながらの固相接合や、液相接合によって接続してもよい。なお、実施の形態１と同様に、誘電体多層基板１には封止蓋４が設けられる。
【００４０】
以上のように、この実施の形態では、誘電体多層基板の電源電極と半導体素子の電源電極との間に介在させるコンデンサを立体的に（半導体素子等の実装方向側に）実装するようにしているので、平面的にコンデンサを実装するものに比し、実装面におけるコンデンサ素子の実装領域を削減することができる。
【００４１】
また、半導体素子の上面に電極を設け、この電極とコンデンサ素子の電極とをバンプ接合により接続するようにしているので、半導体素子の上面とコンデンサ素子の下面との間にバンプの高さ分の隙間を形成することができる。そのため、コンデンサ素子の下部にも配線等を形成することができ、半導体素子の面積を増大させることなく、誘電体多層基板のキャビティ寸法を縮小することができる。
【００４２】
また、コンデンサ素子と半導体素子とをボンディングワイヤにかえて長さばらつきの極めて小さい突起電極で接続するようにしているので、電源／制御信号の伝達経路の寄生インダクタンスばらつきを低減することができる。そのため、半導体装置の特性のずれを低減することができ、生産性を向上させることができる。
【００４３】
実施の形態４．
図７はこの実施の形態４の半導体装置を示す断面図である。図７に示すように、この実施の形態４の半導体装置は、図５、図６に示した半導体装置のコンデンサ素子３の電極３１ｂと誘電体多層基板１のＧＮＤパッド１８との接続をワイヤではなく、平板（基板）７に形成した金属電極（配電線）７ａと突起電極６とによって接続したものである。なお、その他は実施の形態３と同様である。
【００４４】
コンデンサ素子３の電極３１ｂと誘電体多層基板１のＧＮＤパッド１８との接続は、実施の形態２のコンデンサ素子３の電極３１ａと誘電体多層基板１のＤＣ／ＣＯＮＴ線路１１との接続と同様にすればよい。なお、材質や接続方法等、その他は実施の形態２と同様である。
【００４５】
以上のように、この実施の形態４では、ワイヤではなく、平板に形成した金属電極と突起電極によってコンデンサ素子とＧＮＤパッドとを接続しているので、接地経路の長さばらつきも低減でき、半導体装置の特性の安定化に寄与できる。
【００４６】
実施の形態５．
図８はこの実施の形態５の半導体装置を示す断面図である。図８に示すように、この実施の形態５の半導体装置は、図５、図６に示した半導体装置のコンデンサ素子３の電極３１ｂとＧＮＤパッド１８との接続を封止蓋４に形成した電極４ａ（図示は省略する）を介して行うようにしたものである。即ち、封止蓋４に形成した電極４ａとコンデンサ素子３の電極３１ｂとを突起電極６により接続すると共に封止蓋４の電極４ａを誘電体多層基板１中のビアホール１９により接地するようにしたものである。なお、その他は実施の形態３と同様である。
【００４７】
コンデンサ素子３の電極３１ｂとＧＮＤパッド１８との接続は、実施の形態３と同様に、コンデンサ素子３の下面の電極３１ａを半導体素子２、誘電体多層基板１の各電極と突起電極６により接続した後、これと同様の方法で、コンデンサ素子３の電極３１ｂにＡｕの突起電極６を形成しておき、電磁シールドと半導体素子２の保護のために誘電体多層基板１に封止蓋４を付して封止を施す際、封止蓋４の電極４ａと電極３１ｂに形成した突起電極６とを固相接合することで行えばよい。
【００４８】
なお、封止蓋４にはアルミナにＡｕ電極を形成したものを用いればよく、多層基板にはんだ付で固定してもよい。又、封止蓋４としては他のセラミックス材料でもよく、多層基板への接合は接着剤で行ってもよい。又、突起電極６は、実施の形態５での突起電極と同様の部材を用いればよく、突起電極６は電極３１ｂでなく電極４ａに形成しておいてもよい。又、突起電極６と封止蓋４の電極とは、超音波を印加しながらの固相接合や、液相接合によって接続してもよい。
【００４９】
以上のように、コンデンサ素子の電極とＧＮＤ電極との接続をワイヤではなく突起電極によって接続することで、接地経路の長さばらつきも低減でき、半導体装置特性の安定化に寄与できる。
【００５０】
図９はこの実施の形態の他の半導体装置を示す図である。図９に示すように、この半導体装置は、図８に示した半導体装置において、コンデンサ素子３の電極３１ｂと封止蓋４に形成した電極４ａとの接続を、突起電極６にかえて、導電性を有する接着剤８で接続したものである。なお、その他は図８に示した半導体装置と同様である。
【００５１】
コンデンサ素子３の電極３１ｂと封止蓋４に形成した電極４ａとの接続は、図８に示した半導体装置の場合と同様にしてコンデンサ素子３下面の電極３１ａと、半導体素子２、誘電体多層基板１の各電極とを突起電極６により接続した後、Ａｇペーストの導電性接着剤８によって電極３１ｂと封止蓋４の電極４ａとを接続すればよい。
【００５２】
なお、封止蓋としては他のセラミックス材料やコバール等の金属材でもよく、多層基板への接合は接着剤や溶接によって行ってもよい。又、導電性接着剤８としてＡｇペーストを使用したが導電性エポキシ接着剤等を用いてもよい。
【００５３】
以上のように、コンデンサ素子のＧＮＤ用の電極とＧＮＤ電極との接続をワイヤではなく導電性接着剤によって接続することで、接地経路の長さばらつきも低減でき、半導体装置特性の安定化に寄与できる。
【００５４】
実施の形態６．
図１０〜１６はこの実施の形態６による半導体装置で、図１０は半導体装置（封止蓋を外したときの半導体装置）の上面図、図１１は図１０から半導体素子２を除いた図、図１２は図１１からコンデンサ素子３を除いた図である。また、図１３は図１０の半導体装置のＡ−Ａ線断面図、図１４は図１０の半導体装置のＢ−Ｂ線断面図、図１５は図１０の半導体装置のＣ−Ｃ線断面図、図１６は図１０の半導体装置のＤ−Ｄ線断面図である。
【００５５】
実施の形態１〜５では、半導体素子をフェースアップ実装しているが、この実施の形態６では、半導体素子をフェースダウン実装し、コンデンサを半導体素子と誘電体多層基板との間に配置するようにしたものである。
【００５６】
より詳細には、図１３に示すように、半導体素子２を下に向けて電源／制御信号供給用電極２１と誘電体多層基板１の電源／制御信号供給用電極１１とを図１で示したコンデンサ素子３を介して接続する。
【００５７】
このとき、図１３に示すように、コンデンサ素子３における金属電極３１ａの上部が突起電極６により半導体素子２の電源／制御信号供給用電極２１と接合され、下部が突起電極６により誘電体多層基板１の電源／制御信号供給用電極１１と接合されるようにする。一方、図１４に示すように、コンデンサ素子３における金属電極３１ｂは突起電極６により誘電体多層基板１のＧＮＤ用電極１８に接合されるようにする。
【００５８】
なお、図１５に示すように、半導体素子２のＧＮＤ電極２３は誘電体多層基板１の第１の段部上に形成された電極パッド１８にバンプ６で接合され、又、図１６に示すように、半導体素子２のＲＦ電極２２ａ、２２ｂは、誘電体多層基板１の第１の段部上に形成されたＲＦ線路１４ａ、１４ｂにバンプ６で接合されている。又、その他は実施の形態１と同様である。
【００５９】
また、図１３に示すＤＣ／ＣＯＮＴ線路１１と図１４に示すＧＮＤパッド１８には、φ２５μｍのＡｕワイヤの先端を溶融凝固させてφ７５μｍのＡｕボールを形成した後、Ａｕボールを電極に接合し、ＡｕボールからＡｕワイヤを切り離すことで、φ９７μｍのＡｕの突起電極６を形成しておき、３００℃に加熱しながらコンデンサ素子３を２００ｇｆの荷重で１０秒間加圧することで、電極３１ａとＤＣ／ＣＯＮＴ線路１１に形成した突起電極６、及び電極３１ｂとＧＮＤパッド１８に形成した突起電極６とをそれぞれ固相接合した。なお、コンデンサ素子３の電極３１ｂは突起電極６とＧＮＤパッド１８と多層基板１中のビアホール１７によって接地される。
【００６０】
なお、半導体素子、誘電体多層基板や突起電極の材質に関しては、実施の形態１と同様のものを用いればよく、突起電極とコンデンサ素子の電極とは、超音波を印加しながらの固相接合や、液相接合によって接続してもよい。又、突起電極はＤＣ／ＣＯＮＴ線路、ＧＮＤパッドではなくコンデンサ素子の電極に形成してもよい。
【００６１】
また、図１３に示す半導体素子２のＤＣ／ＣＯＮＴ電極２１と図１５に示す半導体素子２のＧＮＤ電極２３と半導体素子２のＲＦ電極２２ａ、２２ｂ（図１６参照）には、φ２５μｍのＡｕワイヤの先端を溶融凝固させてφ７５μｍのＡｕボールを形成した後、Ａｕボールを電極に接合し、ＡｕボールからＡｕワイヤを切り離すことで、φ９７μｍのＡｕの突起電極６を形成しておき、３００℃に加熱しながら半導体素子２を８００ｇｆの荷重で１０秒間加圧することで、ＤＣ／ＣＯＮＴ電極２１に形成した突起電極６と電極３１ａ、ＧＮＤ電極２３に形成した突起電極６とＧＮＤパッド１８、及びＲＦ電極２２ａ、２２ｂに形成した突起電極６とＲＦ線路１４ａ、１４ｂとをそれぞれ固相接合し、半導体素子２と多層基板１の高周波入出力用線路、半導体素子２と電源／制御信号入力線路とをそれぞれ接続するとともに、多層基板１のキャビティ内に半導体素子２を固定した。
【００６２】
なお、突起電極はＡｕの他に、ＣｕやＡｇあるいはＡｕ合金、Ｃｕ合金、半導体素子上の電極ではなく、コンデンサ素子の電極と多層基板の線路／パッドに形成してもいい。また、突起電極とコンデンサ素子の電極および多層基板の線路／パッドとは超音波を印加しながらの固相接合や、液相接合によって接続してもよい。
【００６３】
又、誘電体多層基板１に封止蓋４をはんだ付するとともに多層基板１中の複数のビアホールによりこれを接地し（図示はせず）、封止を施こすこと等、他は実施の形態１と同様であるので、説明は省略する。
【００６４】
以上のように、この実施の形態では、誘電体多層基板の電源電極と半導体素子の電源電極との間に介在させるコンデンサを立体的に（半導体素子等の実装方向側に）実装するようにしているので、平面的にコンデンサを実装するものに比し、実装面におけるコンデンサ素子の実装領域を削減することができる。
【００６５】
また、コンデンサ素子が形成される部位を除いた半導体素子と誘電体多層基板間に、他の素子等を実装することができる。又、半導体素子とコンデンサ素子の電極とをバンプ接合により接続するようにしているので、半導体素子の上面とコンデンサ素子との間にバンプの高さ分の隙間を形成することができる。そのため、コンデンサ素子の下部にも配線等を形成することができ、半導体素子の面積を増大させることなく、結果として誘電体多層基板のキャビティ寸法を縮小することができる。
【００６６】
また、コンデンサ素子と半導体素子とをボンディングワイヤにかえて長さばらつきの極めて小さい突起電極で接続するようにしているので、電源／制御信号の伝達経路の寄生インダクタンスばらつきを低減することができる。そのため、半導体装置の特性のずれを低減することができ、生産性を向上させることができる。
【００６７】
上記実施の形態１〜６では半導体素子として高周波回路素子であるＭＭＩＣを用いたが、誘電体多層基板に形成した回路上にＦＥＴ等の能動素子とコンデンサ、インダクタ等の受動素子を多種、多数実装して形成したＭＩＣ（Ｍｉｃｒｏｗａｖｅ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）を用いることもできる。また、ＩＣやＬＳＩ等を用いる半導体装置においても、これらの実施の形態の発明を適用すれば小型化・高速化の効果を得ることができる。
【００６８】
【発明の効果】
以上のように本発明によれば、電源／制御信号供給用電極を有する誘電体多層基板と、上面に電源／制御信号供給用電極を有し、下面が上記誘電体多層基板に実装される半導体素子と、上記半導体素子の上面に配置され、一方の電極が上記半導体素子の電源／制御信号供給用電極とバンプ接合により接続されると共に上記誘電体多層基板の電源／制御信号供給用電極に電気的に接続され、他方の電極がＧＮＤ用電極に電気的に接続されてなるコンデンサとを備えているので、誘電体多層基板のキャビティ寸法が縮小でき、小型化が実現できる。
【図面の簡単な説明】
【図１】本発明の実施の形態１の半導体装置の上面図である。
【図２】図１の半導体装置のＡ−Ａ線断面図である。
【図３】図１の半導体装置のＢ−Ｂ線断面図である。
【図４】本発明の実施の形態２の半導体装置の断面図である。
【図５】本発明の実施の形態３の半導体装置の上面図である。
【図６】図５の半導体装置のＡ−Ａ線断面図である。
【図７】本発明の実施の形態４の半導体装置の断面図である。
【図８】本発明の実施の形態５の半導体装置の断面図である。
【図９】本発明の実施の形態５の他の半導体装置の断面図である。
【図１０】本発明の実施の形態６の半導体装置の上面図である。
【図１１】図１０の半導体装置から半導体素子を除いた時の上面図である。
【図１２】図１０の半導体装置から半導体素子及びコンデンサ素子を除いた時の上面図である。
【図１３】図１０の半導体装置のＡ−Ａ線断面図である。
【図１４】図１０の半導体装置のＢ−Ｂ線断面図である。
【図１５】図１０の半導体装置のＣ−Ｃ線断面図である。
【図１６】図１０の半導体装置のＤ−Ｄ線断面図である。
【符号の説明】
１  誘電体多層基板                ２  半導体素子（ＭＭＩＣ）
３  コンデンサ素子                ４  封止蓋
５ａ〜５ｄ  ボンディングワイヤ    ６  突起電極
７  平板                          ７ａ  金属電極
８  接着剤
１１  電源／制御信号供給用電極（ＤＣ／ＣＯＮＴ電極）
１２  実装面                      １３ａ〜１３ｃ  段部
１４ａ、１４ｂ  ＲＦ線路          １５  実装面（電極）
１６  ＧＮＤ面                    １７、１９  ビアホール
１８  ＧＮＤパッド
２１  電源／制御信号供給用電極（ＤＣ／ＣＯＮＴ電極）
２２ａ、２２ｂ  ＲＦ電極          ２３  ＧＮＤ電極
２４  ビアホール
３１ａ、３１ｂ  金属電極
【図１】
2004349302.tif 000003
【図２】
2004349302.tif 000004
【図３】
2004349302.tif 000005
【図４】
2004349302.tif 000006
【図５】
2004349302.tif 000007
【図６】
2004349302.tif 000008
【図７】
2004349302.tif 000009
【図８】
2004349302.tif 000010
【図９】
2004349302.tif 000011
【図１０】
2004349302.tif 000012
【図１１】
2004349302.tif 000013
【図１２】
2004349302.tif 000014
【図１３】
2004349302.tif 000015
【図１４】
2004349302.tif 000016
【図１５】
2004349302.tif 000017
【図１６】
2004349302.tif 000018