(57)【要約】【課題】オン抵抗、電流増幅率、スイッチング速度を向上する。【解決手段】ｎ型ドレイン領域２の一主面に、複数の固定電位絶縁電極７と可変電位絶縁電極１０が互いに平行に交互に配置され、両者に挟まれた主面にｎ＋型ソース領域３と、ｐ型ゲート領域４が設けられ、固定電位絶縁電極７はソース領域３と同電位に保たれ、ドレイン領域３に空乏領域を形成する仕事関数の導電性材料から成り、可変電位絶縁電極１０はゲート領域４と同電位に保たれ、第２の絶縁膜９を介して隣接するドレイン領域２に空乏領域を形成する仕事関数の導電性材料から成り、固定電位絶縁電極７と可変電位絶縁電極１０に挟まれたチャネル領域１７にはポテンシャル障壁が形成され、ゲート領域４から少数キャリアが導入されると、チャネル領域１７に形成されたポテンシャル障壁を減少もしくは消滅させてチャネルが開くようになっている半導体装置。【選択図】　　図１
2004055968.tif 000002
【特許請求の範囲】
【請求項１】
ドレイン領域である一導電型の半導体基体の一主面に、互いに平行にかつ交互に配置された複数の第１の溝と第２の溝を有し、前記第１の溝と前記第２の溝に挟まれた前記主面には同一導電型のソース領域と反対導電型のゲート領域が互いに接しないように形成され、
前記第１の溝の内部には、第１の絶縁膜によって前記ドレイン領域とは絶縁され、かつ、前記ソース領域と同電位に保たれた固定電位絶縁電極を有し、前記固定電位絶縁電極は前記第１の絶縁膜を介して隣接する前記ドレイン領域に空乏領域を形成するような仕事関数の導電性材料から成り、
前記第２の溝の内部には、第２の絶縁膜によって前記ドレイン領域とは絶縁され、かつ、前記ゲート領域と同電位に保たれた可変電位絶縁電極を有し、前記可変電位絶縁電極は前記第２の絶縁膜を介して隣接する前記ドレイン領域に空乏領域を形成するような仕事関数の導電性材料から成り、
前記ドレイン領域の一部であって前記固定電位絶縁電極と前記可変電位絶縁電極によって挟み込まれたチャネル領域を有し、前記チャネル領域には前記固定電位絶縁電極並びに前記可変電位絶縁電極の周囲に形成された前記空乏領域によって多数キャリアの移動を阻止するポテンシャル障壁が形成されていて、
前記ゲート領域から少数キャリアが導入されると、前記第１の絶縁膜並びに前記第２の絶縁膜の界面に反転層を形成し、前記固定電位絶縁電極並びに前記可変電位絶縁電極から前記ドレイン領域への電界を遮蔽して前記チャネル領域に形成されたポテンシャル障壁を減少もしくは消滅させてチャネルが開く半導体装置。
【請求項２】
前記主面を覆うように形成された層間絶縁膜と、前記層間絶縁膜に接しかつ互いに接しないように形成されたソース電極及びゲート電極を有し、
前記層間絶縁膜には、前記固定電位絶縁電極を挟んで隣り合う２つの前記ソース領域並びに前記固定電位絶縁電極が同時に前記ソース電極と接続するためのソースコンタクトホールが穿たれており、
さらに、前記層間絶縁膜には、前記可変電位絶縁電極を挟んで隣り合う２つの前記ゲート領域並びに前記可変電位絶縁電極が同時に前記ゲート電極と接続するためのゲートコンタクトホールが穿たれていることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記第１の溝の端部並びに前記第２の溝の端部の近傍に第３の溝を有しており、前記第３の溝の内部には、第３の絶縁膜によって前記ドレイン領域とは絶縁された絶縁電極を有し、前記絶縁電極は前記固定電位絶縁電極の端部並びに前記可変電位絶縁電極の端部における前記ドレイン領域からの電界集中を緩和していることを特徴とする請求項１または２記載の半導体装置。
【請求項４】
前記絶縁電極が前記固定電位絶縁電極の端部もしくは前記可変電位絶縁電極の端部のどちらか一方と接続されていることを特徴とする請求項１乃至３のいずれかに記載の半導体装置。
【請求項５】
前記絶縁電極は、前記ドレイン領域からの電界が集中するような端部もしくは角部が生じないように、環状もしくは一部が湾曲をなしていることを特徴とする請求項１乃至４のいずれかに記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置に係り、特にＵ字型絶縁電極を有する電流制御型パワー半導体デバイスに関する。
【０００２】
【従来の技術】
本発明の背景となる従来技術として本出願人が出願した特開平９−３２１２９２号公開特許公報がある。
【０００３】
この従来技術では、例えばｎ＋型の基板領域、ｎ型のドレイン領域、ｎ＋型のソース領域、ｐ型のゲート領域、それぞれ例えば高濃度のｐ＋型ポリシリコン等の導電性材料からなり、第１、第２の絶縁膜を有する第１、第２のＭＯＳ型電極からなっている。
【０００４】
ドレイン領域に設けられたドレイン電極は、基板領域とオーミックコンタクトしている。ソース領域並びに第１のＭＯＳ型電極はソース電極に接続されており、第１のＭＯＳ型電極と第１の絶縁膜を合わせて「固定電位絶縁電極」と呼ぶ。また、ゲート領域並びに第２のＭＯＳ型電極はゲート電極に接続されており、第２のＭＯＳ型電極と第２の絶縁膜を合わせて「可変電位絶縁電極」６０と呼ぶ。固定電位絶縁電極と可変電位絶縁電極は、互いに平行で等間隔にかつ交互に配置されており、両者の断面構造は例えば「Ｕ」の字のように側壁がほぼ垂直な溝の中に形成されている。ソース領域は固定電位絶縁電極と可変電位絶縁電極の間に挟み込まれるように形成されており、ゲート領域は固定電位絶縁電極と可変電位絶縁電極の端部を覆うようにそれらより深く形成されている。また、固定電位絶縁電極並びに可変電位絶縁電極の間に挟まれたドレイン領域をチャネル領域と呼ぶ。
【０００５】
【発明が解決しようとする課題】
ここでは、素子が遮断状態にある場合について説明する。すなわち、ソース電位並びにゲート電位を共に接地（０Ｖ）電位とし、ドレイン電極にしかるべき正の電位を印加すると、ｐ型のゲート領域とｎ型のドレイン領域の接合間と、第１の絶縁膜並びに第２の絶縁膜を介したｐ型の第１のＭＯＳ型電極並びに第２のＭＯＳ型電極とｎ型のドレイン領域間と、に逆バイアスがかかる。すると、高耐圧を得るために低不純物濃度で形成されているドレイン領域にはそれぞれの接合部から空乏層が広がる。さらに、ドレイン電極に印加する正電位を高めていくと、ゲート領域もしくは固定電位絶縁電極もしくは可変電位絶縁電極のいずれかのドレイン領域との接合部における電界強度が臨界電界に到達し、そこでアバランシェ降伏が起こる。アバランシェ降伏が起こるドレイン電圧はドレイン領域の厚みに依存しているため、各接合部においてドレイン領域の厚みが最も小さい部分でアバランシェ降伏が起こり、従来の素子ではゲート領域直下のドレイン領域の厚みが最も小さく、その接合部でアバランシェ降伏が起こる。このことから、さらにアバランシェ降伏電圧を効率よく高めるためには、ゲート領域と固定電位絶縁電極と可変電位絶縁電極の深さは同程度とするのが良い。
【０００６】
しかし、従来構造においては上述のとおり、ゲート領域は固定電位絶縁電極と可変電位絶縁電極の端部を覆うようにそれらより深く形成されているため、ゲート領域を固定電位絶縁電極および可変電位絶縁電極と同程度の深さに形成することが難しい。なぜなら、ゲート領域を固定電位絶縁電極および可変電位絶縁電極と同程度の深さとした場合、３次元状の突起となる固定電位絶縁電極および可変電位絶縁電極の端部がドレイン電界にさらされ電界集中が起こるため、かえって低いドレイン電圧でアバランシェ降伏が生じてしまうからである。
【０００７】
このことから、本発明は上記のような問題点に着目し、アバランシェ降伏電圧とトレードオフ関係にあるオン抵抗、電流増幅率、スイッチング速度などの半導体装置の諸特性を向上する構造を提供することを目的としている。
【０００８】
【課題を解決するための手段】
上記の目的を達成するため、本発明においては、ドレイン領域である一導電型の半導体基体の一主面に、互いに平行にかつ交互に配置された複数の第１、第２の溝を有し、第１、第２の溝に挟まれた主面には同一導電型のソース領域と反対導電型のゲート領域が形成され、第１の溝内には、第１の絶縁膜によってドレイン領域とは絶縁され、ソース領域と同電位に保たれた固定電位絶縁電極を有し、固定電位絶縁電極は隣接するドレイン領域に空乏領域を形成するような仕事関数の導電性材料から成り、第２の溝内には、第２の絶縁膜によってドレイン領域とは絶縁され、ゲート領域と同電位に保たれた可変電位絶縁電極を有し、可変電位絶縁電極は隣接するドレイン領域に空乏領域を形成するような仕事関数の導電性材料から成り、固定電位絶縁電極と可変電位絶縁電極によって挟み込まれたチャネル領域を有し、チャネル領域には空乏領域によって多数キャリアの移動を阻止するポテンシャル障壁が形成され、ゲート領域から少数キャリアが導入されると、チャネル領域に形成されたポテンシャル障壁を減少もしくは消滅させてチャネルが開くようになっている。
【０００９】
【発明の効果】
本発明によれば、アバランシェ降伏電圧とトレードオフ関係にあるオン抵抗、電流増幅率、スイッチング速度などの半導体装置の諸特性を従来以上に向上することができる。
【００１０】
【発明の実施の形態】
以下、本発明を各実施の形態によって詳細に説明する。
【００１１】
第１の実施の形態
本発明の第１の実施の形態について、図１〜図５を用いて説明する。図１は素子の基本構造を説明する斜視図である。図２は図１の前面と同じ部分を示す断面図。図３は図１の後面と同じ部分を示す断面図である。図４は図１の上面と同じ部分を示す表面図である。図５は図１の側面と同じ断面図である。つまり、図４の表面図中の線分Ａ−Ａに沿って紙面に垂直に切った断面図が図２であり、同じく線分Ｂ−Ｂに沿って切った断面図が図３であり、同じく線分Ｃ−Ｃに沿って切った断面図が図５である。なお図４と図５は、ともに図１に示した基本構造の２単位分を示している。また、上記図１〜図３においては、説明のため表面の電極である金属膜ならびに表面保護膜を除去した様子を描いている。なお、この実施の形態では半導体をシリコンとして説明する。
【００１２】
初めに素子構造を説明する。まず図１〜図５中において、番号１はｎ＋型の基板領域、２はｎ型のドレイン領域、３はｎ＋型のソース領域、４はｐ型のゲート領域である。５は第１のＭＯＳ型電極、６は第１の絶縁膜、８は第２のＭＯＳ型電極、９は第２の絶縁膜である。第１のＭＯＳ型電極５並びに第２のＭＯＳ型電極８はそれぞれ導電性材料からなっており、本実施の形態においては容易に製造ができる共に同じ材料（例えば高濃度のｐ＋型ポリシリコン）で形成した場合を例示している。また、第１の絶縁膜６並びに第２の絶縁膜９についても、本実施の形態においては容易に製造ができる共に同じ材料（例えばシリコン酸化物）で形成した場合を例示している。本実施の形態においては、一例として製造方法が容易に実現できる構造を示しているが、第２のＭＯＳ型電極８や第２の絶縁膜９が第１のＭＯＳ型電極５や第１の絶縁膜６と別の材料で構成されていてもかまわない。
【００１３】
１１はドレイン電極で基板領域１とオーミックコンタクトしている。図２、図５に示す１３はソース電極で、層間絶縁膜１２に穿たれた各ソースコンタクトホール１５（図４）を介して、それぞれ第１のＭＯＳ型電極５とそれを挟んで隣りあう２つのソース領域３に同時に接続している。これにより、ソース電極１３は第１のＭＯＳ型電極５並びに島状に孤立している各ソース領域３全てとオーミックコンタクトしている。このことから、第１のＭＯＳ型電極５はソース電位に固定されているため、この第１のＭＯＳ型電極５と第１の絶縁膜６を合わせて「固定電位絶縁電極」７と呼ぶ。図３、図５に示す１４はゲート電極で、層間絶縁膜１２に穿たれた各ゲートコンタクトホール１６（図４）を介して、それぞれ第２のＭＯＳ型電極８とそれを挟んで隣りあう２つのゲート領域４に同時に接続している。これにより、ゲート電極１４は第２のＭＯＳ型電極８並びに島状に孤立している各ゲート領域４全てとオーミックコンタクトしている。このことから、第２のＭＯＳ型電極８はゲート電位に固定されているため、この第２のＭＯＳ型電極８と第２の絶縁膜９を合わせて「可変電位絶縁電極」１０と呼ぶ。
【００１４】
固定電位絶縁電極７と可変電位絶縁電極１０は、図１〜図４に示すように、互いに平行で等間隔にかつ交互に配置され、両者の断面構造は例えば「Ｕ」の字のように側壁がほぼ垂直な溝の中に形成されている。そして、固定電位絶縁電極７と可変電位絶縁電極１０の間に挟み込まれるように、ソース領域３並びにゲート領域４が互いに接しないように配置されている。このことから、図４に示す基本構造２単位分が左右に鏡像関係で繰り返し配置される場合、本実施の形態においては固定電位絶縁電極７並びに可変電位絶縁電極１０には端部が生じない構造となっている。なお、本実施の形態においてはゲート領域４が固定電位絶縁電極７並びに可変電位絶縁電極１０の深さより浅く形成された場合で説明しているが、それらの深さと同等もしくはそれ以上深く形成されていてもかまわない。また、図１及び図２において固定電位絶縁電極７並びに可変電位絶縁電極１０の間に挟まれたドレイン領域２をチャネル領域１７と呼ぶ。
【００１５】
次に動作を説明する。本実施の形態においてはソース電極１３を接地しドレイン電極１１に正電位を印加した状態で、ゲート電極１４に制御信号を与えて動作させる順方向動作と、ドレイン電極１１を接地しソース電極１３並びにゲート電極１４に正電位を与えて動作させる逆方向動作の両方の動作が可能な双方向導通特性を有している。
【００１６】
先ず、順方向動作について説明する。例えばソース電極１３（図２）を接地し、ドレイン電極１１にしかるべき正電位を印加した状態において、ゲート電極１４が接地もしくは負電位とした場合、この素子は遮断状態を維持する。固定電位絶縁電極７並びに可変電位絶縁電極１０の周囲には仕事関数差による第１のＭＯＳ型電極５並びに第２のＭＯＳ型電極８のビルトイン電位に伴う空乏層が形成されているが、チャネル領域１７内で対向する２つの固定電位絶縁電極７並びに可変電位絶縁電極１０間の距離（以下、これをチャネル厚みＨと呼ぶことにする）が充分狭ければ、チャネル領域１７にはこの空乏領域によって伝導電子に対する充分なポテンシャル障壁が形成されている。また、本実施の形態においては、各基本構造において固定電位絶縁電極７並びに可変電位絶縁電極１０に端部が生じないため、ゲート領域４が浅く形成されていても固定電位絶縁電極７並びに可変電位絶縁電極１０底部の電界分布はほぼ同様となっている。つまり、固定電位絶縁電極７並びに可変電位絶縁電極１０の底部とドレイン領域２の距離を従来に比べて小さく設定しても従来と同等のアバランシェ降伏電圧となる。このことから、本実施の形態においては固定電位絶縁電極７並びに可変電位絶縁電極１０の底部とドレイン領域５２との距離を、従来構造のゲート領域５４の底部とドレイン領域５２との距離と同等に設定することで同等の耐圧性能を得ることができる。つまり、従来に比べてドレイン領域２の厚みを小さくすることができる。
【００１７】
次に導通状態であるが、ゲート電極１４（図３）の電位すなわちｐ型ゲート領域４ならびに可変電位絶縁電極１０にたとえば＋０．５Ｖの電圧を印加すると、チャネル領域１７のポテンシャル障壁が低下し主電流が流れ始める。すなわち、固定電位絶縁電極７の第１の絶縁膜６界面にはｐ型ゲート領域４から少数キャリアである正孔が流れ込んで反転層を形成し、第１のＭＯＳ型電極５からチャネル領域１７への電気力線を遮蔽するため、界面の電位を上昇させる。また可変電位絶縁電極１０の第２の絶縁膜９界面においては正電位を印加したことにより電位が上昇する。よって、第１の絶縁膜６および第２の絶縁膜９界面の伝導電子に対するポテンシャル障壁は低下する。すなわち、これによってドレイン領域２とソース領域３は導通状態となる。さらに、ゲート電極１４の電位を上げていくと、ｐ型ゲート領域４と周辺のｎ型領域からなるｐｎ接合が順バイアスされ、正孔は直接ドレイン領域２ならびにチャネル領域１７へと注入される。すると、耐圧を保つために不純物濃度を薄く、高抵抗に作られていたこれらｎ型の領域は伝導度が高められ、電流は低い抵抗で流れるようになる。このとき、本実施の形態においては、ドレイン領域２の厚みが従来構造に比べて小さくできるためオン抵抗を低減することができる。また、ｎ型領域の伝導度を高めるために必要な正孔の量自体を減らすことができるため電流増幅率を向上することができる。
【００１８】
また、従来構造においては、ゲート領域は固定電位絶縁電極及び可変電位絶縁電極の端部を覆うように深く形成しなければならなかったため、ドレイン領域の厚みによって変化する導通特性にあわせて、基本構造を最適化することが難しかった。つまり、従来構造においてはゲート領域を小さく形成できないばかりか、ゲート領域の横方向の広がりを考慮した基本構造設計を必要としているためである。それに対して、本実施の形態においてはゲート領域４の深さを自由に設定できるため、ドレイン領域２の厚みによって変化する導通特性にあわせて、基本構造を最適化することができる。
【００１９】
次に、ターンオフについて説明する。まず、導通状態からターンオフさせるために、ゲート電極１４の電位を負電位に転じると、ドレイン領域２およびチャネル領域１７における正孔はゲート領域４近傍から順次減少する。このときチャネル領域１７内においては、高水準注入状態は解除される。可変電位絶縁電極１０は固定電位絶縁電極７より負電位になるので、チャネル領域１７内の正孔は負電位を印加された可変電位絶縁電極１０の第２の絶縁膜９界面に強い反転層を形成し、チャネル領域１７内の正孔はこれを伝ってゲート領域４へと流れる。このとき本実施の形態においては、ドレイン領域２が小さく、そこに注入されていた正孔自体の量が小さくなるため、従来に比べて正孔は速やかに排出され、ターンオフ速度が向上する。
【００２０】
次に、逆方向動作について説明する。例えばドレイン電極１１を接地し、ソース電極１３並びにゲート電極１４それぞれしかるべき正電位を印加した場合逆方向に導通する。この逆導通状態においても、上述した順方向の動作と同じように、固定電位絶縁電極７の第１の絶縁膜６界面にはｐ型ゲート領域４から正孔が流れ込んで反転層を形成し、第１のＭＯＳ型電極５からチャネル領域１７への電気力線を遮蔽するため、界面の電位を上昇させる。また可変電位絶縁電極１０の第２の絶縁膜９界面においては正電位を印加したことにより電位が上昇する。よって、第１の絶縁膜６および第２の絶縁膜９界面の多数キャリアである伝導電子に対するポテンシャル障壁は低下する。すなわち、ソース領域３ドレイン領域２は導通状態となる。また、ｐ型ゲート領域４と周辺のｎ型領域からなるｐｎ接合も順バイアスされ、正孔はドレイン領域２ならびにチャネル領域１７に直接注入されるため、基板領域１からソース領域３に向けて電子流が低い抵抗で流れるようになる。さらに、ｐ型のゲート領域４とｎ型のドレイン領域２のｐｎダイオードもオンするため、ゲート領域４とドレイン領域２との間でも電流が流れる。このとき、本実施の形態においては順方向導通時と同様に、ドレイン領域２の厚みが従来構造に比べて小さくできるため逆導通時のオン抵抗も低減することができる。また、ｎ型領域に注入される正孔の量自体も減らすことができるため逆方向導通時の電流増幅率も向上することができる。
【００２１】
次に、この状態から遮断状態に移行すべく、ソース領域３並びにゲート領域４に接地（０Ｖ）もしくは負電位を印加すると、順方向導通時と同様に、ドレイン領域２およびチャネル領域１７における正孔はゲート領域４近傍から順次減少すると共に、可変電位絶縁電極１０は固定電位絶縁電極７より負電位になるので、チャネル領域１７内の正孔は負電位を印加された可変電位絶縁電極１０の第２の絶縁膜９界面に強い反転層を形成し、チャネル領域１７内の正孔はこれを伝ってゲート領域４へと流れる。このとき本実施の形態においては順方向導通時と同様に、ドレイン領域２が小さくドレイン領域２に注入されていた正孔自体の量が小さいため、従来に比べて速やかに正孔を排出できるため逆方向導通時のターンオフ速度を向上することができる。
【００２２】
上記のように、本実施の形態では、ドレイン領域２である一導電型の半導体基体の一主面に、互いに平行にかつ交互に配置された複数の第１の溝と第２の溝を有している。これら第１の溝と第２の溝に挟まれた主面には同一導電型のソース領域３と反対導電型のゲート領域４が互いに接しないように形成されている。第１の溝の内部には、第１の絶縁膜６によってドレイン領域２とは絶縁され、かつ、ソース領域３と同電位に保たれた固定電位絶縁電極７を有し、固定電位絶縁電極７は第１の絶縁膜６を介して隣接するドレイン領域２に空乏領域を形成するような仕事関数の導電性材料から成っている。第２の溝の内部には、第２の絶縁膜９によってドレイン領域２とは絶縁され、かつ、ゲート領域４と同電位に保たれた可変電位絶縁電極１０を有し、可変電位絶縁電極１０は第２の絶縁膜９を介して隣接するドレイン領域２に空乏領域を形成するような仕事関数の導電性材料から成っている。また、ドレイン領域２の一部であって固定電位絶縁電極７と可変電位絶縁電極１０によって挟み込まれたチャネル領域１７を有し、チャネル領域１７には固定電位絶縁電極７並びに可変電位絶縁電極１０の周囲に形成された空乏領域によって多数キャリアの移動を阻止するポテンシャル障壁が形成されていて、ゲート領域４から少数キャリアが導入されると、第１の絶縁膜６並びに第２の絶縁膜９の界面に反転層を形成し、固定電位絶縁電極７並びに可変電位絶縁電極１０からドレイン領域２への電界を遮蔽してチャネル領域１７に形成されたポテンシャル障壁を減少もしくは消滅させてチャネルが開くようになっている。
【００２３】
また、主面を覆うように形成された層間絶縁膜１２と、層間絶縁膜１２に接しかつ互いに接しないように形成されたソース電極１３及びゲート電極１４を有する。層間絶縁膜１２には、固定電位絶縁電極７を挟んで隣り合う２つのソース領域３並びに固定電位絶縁電極７が同時にソース電極１３と接続するためのソースコンタクトホール１５が穿たれている。また、層間絶縁膜１２には、可変電位絶縁電極１０を挟んで隣り合う２つのゲート領域４並びに可変電位絶縁電極１０が同時にゲート電極１４と接続するためのゲートコンタクトホールが穿たれている。これにより、本発明による半導体装置を容易に具現化することができる。
【００２４】
以上のように本実施の形態によれば、固定電位絶縁電極７並びに可変電位絶縁電極１０に端部が生じず、ゲート領域４を浅く形成することができることから、固定電位絶縁電極７並びに可変電位絶縁電極１０直下のドレイン領域２の厚みを従来と同等にした場合は、従来以上にアバランシェ降伏電圧を向上することができ、また従来と同等のアバランシェ降伏電圧とした場合は、固定電位絶縁電極７並びに可変電位絶縁電極１０直下のドレイン領域２の厚みを小さくすることができるため、アバランシェ降伏電圧とトレードオフ関係にあるオン抵抗、電流増幅率、スイッチング速度などの諸特性を従来以上に向上することができる。
【００２５】
第２の実施の形態
次に、図６を用いて第２の実施の形態を説明する。図６は図４に対応する表面図であり、第１の実施の形態で示した半導体装置の基本構造が複数形成された場合の最外部の構造を示している。第２の実施の形態においては第１の実施の形態の構成に加えて、第３のＭＯＳ型電極１８と第３の絶縁膜１９からなる絶縁電極２０を有している。絶縁電極２０は固定電位絶縁電極７並びに可変電位絶縁電極１０の端部の近傍に形成されており、例えば固定電位絶縁電極７と可変電位絶縁電極１０の距離となるチャネル厚みＨと同程度の距離にある。
【００２６】
次に動作について説明する。ソース電極並びにゲート電極を共に接地（０Ｖ）電位としドレイン電極１１に正電位を印加した遮断状態において、最外部の基本構造における固定電位絶縁電極７もしくは可変電位絶縁電極１０の端部に電界集中が起こるのを緩和することができる。つまり、第２の実施の形態においては、第１の絶縁膜６並びに第２の絶縁膜９を介して第１のＭＯＳ型電極５並びに第２のＭＯＳ型電極８とｎ型のドレイン領域間に逆バイアスがかかるのと同時に、第３の絶縁膜１９を介して第３のＭＯＳ型電極１８とドレイン領域間にも逆バイアスがかかる。すると、絶縁電極２０とドレイン領域の接合からもドレイン領域側に空乏層が広がるため、絶縁電極２０の近傍に形成されている固定電位絶縁電極７並びに可変電位絶縁電極１０の端部に生じるドレイン電界の集中を緩和することができる。このように、本実施の形態では、第１の溝の端部並びに第２の溝の端部の近傍に第３の溝を有しており、この第３の溝の内部には、第３の絶縁膜１９によってドレイン領域とは絶縁された絶縁電極２０を有し、この絶縁電極２０は固定電位絶縁電極７の端部並びに可変電位絶縁電極１０の端部におけるドレイン領域からの電界集中を緩和している。
【００２７】
このことから本実施の形態にすることによって、基本構造の最外部に生じる固定電位絶縁電極７並びに可変電位絶縁電極１０の端部においてアバランシェ降伏電圧が低下するのを抑えることができる。
【００２８】
第３の実施の形態
次に、図７および図８を用いて第３の実施の形態を説明する。図７並びに図８は図６の第２の実施の形態に対応する表面図である。図７は、絶縁電極２０が可変電位絶縁電極１０と接続された場合を示しており、可変電位絶縁電極１０は最外部でも端部が生じず、かつ固定電位絶縁電極７の端部は周囲を絶縁電極２０並びに可変電位絶縁電極１０にて囲まれるように形成されている。また図８は、絶縁電極２０が固定電位絶縁電極７と接続された場合を示しており、固定電位絶縁電極７は最外部でも端部が生じず、かつ可変電位絶縁電極１０の端部は周囲を絶縁電極２０並びに固定電位絶縁電極７にて囲まれるように形成されている。
【００２９】
このように、絶縁電極２０は図８に示すように固定電位絶縁電極７の端部もしくは図７に示すように可変電位絶縁電極１０の端部のどちらか一方と接続されている。
【００３０】
次に動作について説明する。絶縁電極２０はソース電位もしくはゲート電位に固定されるため、遮断状態における絶縁電極２０からドレイン領域側に伸びる空乏層が固定電位絶縁電極７もしくは可変電位絶縁電極１０の端部から伸びる空乏層と同程度となり、さらには端部が残る一方の電極を絶縁電極と接続された他方の電極で取り囲むため、固定電位絶縁電極７もしくは可変電位絶縁電極１０の端部に生じるドレイン電界の集中を第２の実施の形態よりもさらに緩和することができ、アバランシェ降伏電圧が低下するのをさらに抑えることができる。
【００３１】
第４の実施の形態
次に、図９および図１０を用いて第４の実施の形態を説明する。図９並びに図１０は図６の第２の実施の形態に対応する表面図である。図９並びに図１０は、第１の実施の形態で示した半導体装置の基本構造を複数用いた場合の四隅の構造を示している。図９においては、絶縁電極２０が固定電位絶縁電極７並びに可変電位絶縁電極１０の端部と近接して、かつ所定の曲率で湾曲している。また、図１０では湾曲した絶縁電極２０が可変電位絶縁電極１０と接続された場合を例示しているが、絶縁電極２０は固定電位絶縁電極７と接続されていてもかまわない（図８参照）。
【００３２】
このように、絶縁電極２０は、ドレイン領域からの電界が集中するような端部もしくは角部が生じないように、環状もしくは一部が湾曲をなしている。
【００３３】
本実施の形態では、ソース電極並びにゲート電極を共に接地（０Ｖ）電位としドレイン領域に正電位を印加した遮断状態において、第１の実施の形態の半導体装置を複数配置した際に、四隅における絶縁電極２０が固定電位絶縁電極７並びに可変電位絶縁電極１０の端部と近接し、かつ所定の曲率で湾曲しているため絶縁電極２０に３次元状の突起となる端部が生じない。このため、絶縁電極２０にかかるドレイン電界を緩和することができるため、絶縁電極２０でのアバランシェ降伏電圧が低下するのを抑えることができる。
【００３４】
以上、本発明を前記実施の形態に基づいて具体的に説明したが、前記実施の形態はあくまで一例であって、本発明はこれらに限定されるものではもちろんなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の斜視図
【図２】本発明の第１の実施の形態の断面図
【図３】本発明の第１の実施の形態の別の断面図
【図４】本発明の第１の実施の形態の表面図
【図５】本発明の第１の実施の形態の側面図
【図６】本発明の第２の実施の形態の表面図
【図７】本発明の第３の実施の形態の表面図
【図８】本発明の第３の別の実施の形態の表面図
【図９】本発明の第４の実施の形態の表面図
【図１０】本発明の第４の別の実施の形態の表面図
【符号の説明】
１…基板領域
２…ドレイン領域
３…ソース領域
４…ゲート領域
５…第１のＭＯＳ型電極
６…第１の絶縁膜
７…固定電位絶縁電極
８…第２のＭＯＳ型電極
９…第２の絶縁膜
１０…可変電位絶縁電極
１１…ドレイン電極
１２…層間絶縁膜
１３…ソース電極
１４…ゲート電極
１５…ソースコンタクトホール
１６…ゲートコンタクトホール
１７…チャネル領域
１８…第３のＭＯＳ型電極
１９…第３の絶縁膜
２０…絶縁電極
【図１】
2004055968.tif 000003
【図２】
2004055968.tif 000004
【図３】
2004055968.tif 000005
【図４】
2004055968.tif 000006
【図５】
2004055968.tif 000007
【図６】
2004055968.tif 000008
【図７】
2004055968.tif 000009
【図８】
2004055968.tif 000010
【図９】
2004055968.tif 000011
【図１０】
2004055968.tif 000012