(57)【要約】【課題】ショットキーバリアダイオード（ＳＢＤ）を微細化しても特性がばらつかず高い製造歩留まりが得られる、同一基板上にヘテロ接合バイポーラトランジスタ（ＨＢＴ）とＳＢＤを備える集積回路を製造する。【解決手段】製造方法は、半絶縁体基板１０１上半導体層を積層する工程と、ＨＢＴ１１５のエミッタ形成領域をマスクし、少なくともエミッタコンタクト層１０７をエッチングしてエミッタメサを形成する工程と、ＳＢＤ１１６のアノード形成領域を含まず、かつ少なくともＨＢＴ１１５を形成する領域にマスクをして、ＳＢＤ１１６のアノード電極１１４を形成する深さまでエッチングしてコレクタ層１０３を露出させる工程と、ＨＢＴ１１５のベース形成領域とＳＢＤ１１６のアノード形成領域１１１とをマスクし、ベース層１０４及びコレクタ層１０３をエッチングする工程を有する【選択図】  図４
2004349303.tif 000002
【特許請求の範囲】
【請求項１】
同一基板上に少なくともヘテロ接合バイポーラトランジスタと、ショットキーバリアダイオードとが形成された集積回路装置の製造方法であって、
半絶縁体基板上に少なくともサブコレクタ層、コレクタ層、ベース層、エミッタ層、およびエミッタコンタクト層を積層する工程と、
前記ヘテロ接合バイポーラトランジスタのエミッタとなる部分をマスクし、少なくとも前記エミッタコンタクト層をエッチングして、エミッタメサを形成する工程と、
前記ショットキーバリアダイオードのアノード形成領域を含まず、かつ少なくとも前記ヘテロ接合バイポーラトランジスタを形成する領域をマスクし、前記ショットキーバリアダイオードのアノード電極を形成する深さまで少なくとも前記ベース層をエッチングして、前記コレクタ層を露出させる工程と、
前記ヘテロ接合バイポーラトランジスタのベース形成領域と前記ショットキーバリアダイオードのアノード形成領域とをマスクし、前記ベース層および前記コレクタ層をエッチングする工程と
を備えることを特徴とする、集積回路装置の製造方法。
【請求項２】
前記４工程が前記順序で行われることを特徴とする、請求項１記載の製造方法。
【請求項３】
前記半絶縁体基板より上部でかつ前記コレクタ層より下部にエッチングストップ層を積層し、
前記エッチングストップ層の表面が露出するまでエッチングすることを特徴とする、請求項１又は請求項２に記載の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、集積回路装置の製造方法に関し、特に同一基板上にヘテロ接合バイポーラトランジスタ（Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ：ＨＢＴ）とショットキーバリアダイオード（Ｓｃｈｏｔｔｋｙ  Ｂａｒｒｉｅｒ  Ｄｉｏｄｅ：ＳＢＤ）とが形成された集積回路装置の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体装置においてさまざまな機能や特性を持たせるために、同一基板上に複数種の能動素子を集積化させる技術が開発されている。例えば、ＨＢＴとＳＢＤとを同一基板上に集積化することによって、ＨＢＴを用いた電力増幅器等とＳＢＤを用いたミキサ等を一つの集積回路にすることができるので、それぞれ個別に電力増幅器等およびミキサ等を製造し、それらをハイブリッド回路に組み合わせることに比べ、システムの小型化、実装コストの削減等を実現することができる。
【０００３】
ＨＢＴとＳＢＤを集積する場合、ＨＢＴのみを製造する場合に比べて工程があまり複雑にならないことが重要である。特許文献１には、工程があまり複雑にならず、同一基板上にＨＢＴとＳＢＤとを形成する集積回路装置の製造方法が示されている。
【０００４】
この特許文献１に記載の製造方法を、図９を用いて説明する。図９は従来の製造方法によるＨＢＴおよびＳＢＤの断面図である。高純度のＧａＡｓからなるｉ−ＧａＡｓ基板３０１上にコンタクト層３０２、エッチングストッパ層（図示せず）、低濃度のｎ型不純物を含有したＧａＡｓからなるｎ−型ＧａＡｓ層３０４、高濃度のｐ型不純物を含有したＧａＡｓからなるｐ＋型ＧａＡｓ層３０５、ｎ型ＡｌＧａＡｓ層３０６、およびｎ＋型ＩｎＧａＡｓ層３０７をエピタキシャル成長により順次積層する。次に、ＨＢＴ３１０のエミッタ形成領域をレジストでマスクし、ｎ＋型ＩｎＧａＡｓ層３０７とｎ型ＡｌＧａＡｓ層３０６をエッチングする。次に、ＨＢＴ３１０のベース形成領域およびＳＢＤ３１１のアノード形成領域をマスクし、エッチングストッパ層まで、ｐ＋型ＧａＡｓ層３０５とｎ−型ＧａＡｓ層３０４を選択エッチングにより除去する。エッチングストッパ層をエッチングした後、アノード形成領域以外をマスクし、アノード形成領域のｐ＋型ＧａＡｓ層３０５をエッチングしてｎ−型ＧａＡｓ層３０４を露出させる。次に、ＨＢＴ３１０、ＳＢＤ３１１の形成領域をマスクし、ＨＢＴ３１０とＳＢＤ３１１の間のｉ−ＧａＡｓ基板３０１を素子分離に必要な深さだけエッチングする。その後マスクを除去し全面に絶縁膜３０８を成長する。そして、アノード形成領域を開口してｎ−型ＧａＡｓ層３０４上にショットキー電極であるアノード電極３１２を形成し、ＨＢＴ３１０のコレクタおよびＳＢＤ３１１のカソード電極形成領域を開口しオーミック電極であるコレクタ電極３１４とカソード電極３１３を形成する。更に、エミッタ電極３１６とベース電極３１５を形成する。
【０００５】
【特許文献１】
特開２００１−１７７０６０号公報（第８−９頁，図９，図１０）
【０００６】
【発明が解決しようとする課題】
このようにして作製された集積回路をマイクロ波やミリ波といった高い周波数で用いるためには、ＨＢＴだけでなくＳＢＤも微細化することが重要となってくる。上述の従来の製造方法によれば、アノード領域を形成するため、ｐ＋型ＧａＡｓ層３０５をエッチングしてｎ−型ＧａＡｓ層３０４を露出させるとき、このエッチングする領域はＳＢＤを微細化するに従って小さくしなければならない。
【０００７】
しかし、エッチング領域を小さくすると所定の深さにエッチングするのが困難になる。例えば、ウエハ面内でエッチングの均一性、安定性が劣化し、エッチング領域のｐ＋型ＧａＡｓ層３０５を完全に除去できない場合があった。また、エッチング領域の小さい部分では、エッチング領域の大きい部分に比べエッチング速度が低下するので、エッチングされる深さがエッチング領域の大きさにより変化する場合があった。そのためＳＢＤの特性がばらつき、製造歩留まりが低下するという問題が生じた。
【０００８】
本発明は以上の問題に鑑み、ＳＢＤを微細化しても特性がばらつかず高い製造歩留まりで、同一基板上にＨＢＴとＳＢＤとを形成する集積回路の製造方法を実現することを課題とする。
【０００９】
【課題を解決するための手段】
本発明は、同一基板上に少なくともヘテロ接合バイポーラトランジスタと、ショットキーバリアダイオードとが形成された集積回路装置の製造方法であって、半絶縁体基板上に少なくともサブコレクタ層、コレクタ層、ベース層、エミッタ層、およびエミッタコンタクト層を積層する工程と、前記ヘテロ接合バイポーラトランジスタのエミッタとなる部分をマスクし、少なくとも前記エミッタコンタクト層をエッチングして、エミッタメサを形成する工程と、前記ショットキーバリアダイオードのアノード形成領域を含まず、かつ少なくとも前記ヘテロ接合バイポーラトランジスタを形成する領域をマスクし、前記ショットキーバリアダイオードのアノード電極を形成する深さまで少なくとも前記ベース層をエッチングして、前記コレクタ層を露出させる工程と、前記ヘテロ接合バイポーラトランジスタのベース形成領域と前記ショットキーバリアダイオードのアノード形成領域とをマスクし、前記ベース層および前記コレクタ層をエッチングする工程とを備えることを特徴とする、集積回路装置の製造方法を提供する。
【００１０】
前記のようにショットキーバリアダイオード（ＳＢＤ）のアノード形成領域を含まず、かつ少なくともヘテロ接合バイポーラトランジスタを形成する領域をマスクし、ＳＢＤのアノード電極を形成する深さまでエッチングを行うので、ＳＢＤのアノード部分より大きな領域でエッチングすることができる。このエッチング領域の大きさはＳＢＤを微細化することには依存しないので、ＳＢＤを微細化してもエッチング領域を小さくする必要がない。そのためウエハ面内やＳＢＤの大きさに関わらず均一に所定の深さまでエッチングすることが可能となり、均一な特性もつＳＢＤを形成することができ、高い製造歩留まりを得ることができる。
【００１１】
前記４工程が前記順序で行われることが好ましい。
【００１２】
ＨＢＴのベース形成領域とＳＢＤのアノード形成領域にマスクをしてエッチングする前に、ＳＢＤのアノード電極を形成する深さまでエッチングを行うと、ＳＢＤのアノードのメサ形状の側壁部分等にエッチングの影響を受けないので、ＳＢＤの形状や特性を制御し易い。
【００１３】
前記半絶縁体基板より上部でかつ前記コレクタ層より下部にエッチングストップ層を積層し、前記エッチングストップ層の表面が露出するまでエッチングしてもよい。例えば、エッチングストップ層は、サブコレクタ層とコレクタ層の間や、半絶縁体基板とサブコレクタ層の間に設けることができる。
【００１４】
エッチングストップ層がない場合にはＳＢＤのアノード電極を形成する深さまでエッチングを行ったパターンに対応して基板上に段差を生じる。しかしエッチングストップ層を積層し、エッチングストップ層表面が露出するまでエッチングを行うことにより、段差を解消することができる。従って、その部分に配線やＭＩＭキャパシタ等を形成しても断線といった製造不良を生じないようにすることができる。
【００１５】
【発明の実施の形態】
以下、本発明の集積回路の製造方法について図を示しながら、実施の形態を詳細に説明する。
【００１６】
（第１実施形態）
図１から図４は、本発明の第１実施形態の方法による製造されるヘテロ接合バイポーラトランジスタ（Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ：ＨＢＴ）１１５とショットキーバリアダイオード（Ｓｃｈｏｔｔｋｙ  Ｂａｒｒｉｅｒ  Ｄｉｏｄｅ：ＳＢＤ）１１６を備えるモノリシック型の集積回路の構造を示す、工程順の断面図である。
【００１７】
まず、図１に示すように、半絶縁性ＧａＡｓ基板１０１上に、ｎ＋型ＧａＡｓサブコレクタ層１０２、ｎ型ＧａＡｓコレクタ層１０３、ｐ＋型ＧａＡｓベース層１０４、ｎ型ＩｎＧａＰエミッタ層１０５、ｎ＋型ＧａＡｓエミッタキャップ層１０６、およびｎ＋型ＩｎＧａＡｓエミッタキャップ層１０７（ｎ＋型ＧａＡｓエミッタキャップ層１０６とｎ＋型ＩｎＧａＡｓエミッタキャップ層１０７は本発明におけるエミッタコンタクト層を構成する。）を、この順番でＭＯＣＶＤ（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ：有機金属気相成長法）を用いて積層する。ＭＢＥ（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ：分子線エピタキシ）法等を用いても同様に積層することもできる。
【００１８】
次に、フォトリソグラフィーにより、ＨＢＴ１１５のエミッタとなる部分をフォトレジスト１２０でマスクし、それ以外の部分をクエン酸と過酸化水素水の混合液でエッチングする。この混合液はＩｎＧａＰをエッチングしないのでＩｎＧａＰエミッタ層１０５が表面に露出するとそこでエッチングは停止する。換言すれば、フォトレジスト１２０でマスクされていない部分では、ｎ＋型ＩｎＧａＡｓエミッタキャップ層１０７とｎ＋型ＧａＡｓエミッタキャップ層１０６とがエッチングにより除去される。続いて、塩酸を用いてｎ型ＩｎＧａＰ層１０５をエッチングする。塩酸はＧａＡｓをエッチングしないので、ｐ＋型ＧａＡｓベース層１０４が表面に露出するとエッチングは停止する。このようにしてエミッタメサを形成する。エミッタメサの形成後、フォトレジスト１２０を除去する。
【００１９】
次に、図２に示すように、少なくともＨＢＴ１１５を形成する領域をフォトレジスト１２１でマスクをする。このとき少なくともＳＢＤ１１６のアノード領域は開口するようにしておく。フォトレジスト１２１でマスクした領域以外を、クエン酸と過酸化水素水の混合液を用いて、ＳＢＤ１１６のアノード電極を形成するｎ型ＧａＡｓコレクタ層１０３の所定の深さまでエッチングする。このとき抵抗素子等ＳＢＤ以外の素子を形成する部分もマスクをしておくことが好ましい。それによって、ＳＢＤ以外の素子の特性がこのエッチングによって変化することがない。本実施形態ではフォトレジスト１２１のマスクの各々の開口部分は最小で６００μｍ２にしたが均一にエッチングすることができた。フォトレジストの各開口部分は小さくとも４００μｍ２以上の面積になるようにしておく方が望ましい。エッチングする領域の面積が４００μｍ２より小さくなると、エッチングの均一性、安定性が低下してＳＢＤ１１６の特性のばらつきが大きくなり、製造歩留まりが低下する問題が生じ易い。エッチング終了後、フォトレシスト１２１を除去する。
【００２０】
次に、図３に示すようにＨＢＴ１１５のベース形成領域とＳＢＤ１１６のアノード形成領域とをフォトレジスト１２２でマスクする。クエン酸と過酸化水素水の混合液を用いて、ＨＢＴ１１５のｎ＋型ＧａＡｓサブコレクタ層１０２が露出するまで、ｐ＋型ＧａＡｓベース層１０４およびｎ型ＧａＡｓコレクタ層１０３のエッチングを行う。
【００２１】
次に、、ＨＢＴ１１５とＳＢＤ１１６を形成する部分を図示しないフォトレジストでマスクし、ＨＢＴ１１５とＳＢＤ１１６の間の領域にあるサブコレクタ層１０２をエッチングし、素子分離を行なう。
【００２２】
さらに、公知技術を用いて絶縁膜や電極を形成する。まず、ＳｉＮ等の絶縁膜１１９を全面に形成する。続いて、ＨＢＴ１１５のコレクタ電極形成領域およびＳＢＤ１１６のカソード電極形成領域で絶縁膜１１９を開口し、リフトオフ法等によりｎ＋型ＧａＡｓサブコレクタ層１０２上にそれぞれコレクタ電極１１０、カソード電極１１１を形成する。これらの電極には、ＡｕＧｅ／Ｎｉ／Ａｕ等の材料を用いる。アロイを行うことにより低抵抗なオーミック電極を得ることができる。続いて、ＨＢＴ１１５のベース電極形成領域およびエミッタ電極形成領域と、ＳＢＤ１１６のアノード電極形成領域とで、絶縁膜１１９を開口し、同様にリフトオフ法等を用いてそれぞれベース電極１１２、エミッタ電極１１３、アノード電極１１４を形成する。これらの電極には、Ｔｉ／Ｐｔ／Ａｕ等の材料を用いる。ベース電極１１２、エミッタ電極１１３、およびアノード電極１１４は別々に形成してもよいし、同時に形成してもよい。以上の工程により、図４に示すように、同一の半絶縁性ＧａＡｓ基板１０１に、ＨＢＴ１１５とＳＢＤ１１６が形成される。
【００２３】
本実施例ではＳＢＤ１１６のアノード部分の面積を最小で３００μｍ２としたが、ウエハ面内で均一な特性が得られた。
【００２４】
本実施形態ではエッチングとして、ウエットエッチングを用いたが、ドライエッチングを用いてもよい。また、素子分離もエッチングで行ったが、イオン注入を用いてもよい。さらに、ＩｎＧａＰ／ＧａＡｓ系のＨＢＴを形成したが、ＡｌＧａＡｓ／ＧａＡｓ系やＩｎＰ／ＩｎＧａＡｓ系のＨＢＴを形成してもよい。さらにまた、マスク材としてフォトレジストを用いたが、ＳｉＮ等の絶縁膜を形成し、それをマスク材として用いてもよい。
【００２５】
本実施形態では、図３に示すようにＨＢＴ１１５のベース形成領域とＳＢＤ１１６のアノード形成領域とをフォトレジスト１２２でマスクしてエッチングし、それによってＳＢＤ１１６のメサ形状を形成する前に、図２に示すようにＳＢＤ１１６のアノード電極１１４を形成する深さまでエッチングを行う。そのため、ＳＢＤ１１６のアノード部分より大きな領域において、アノード電極１１４を形成する深さまでエッチングすることができる。また、ＳＢＤ１１６のアノード部分のメサ形状の側壁部分等が、アノード電極１１４を形成する深さまで行うエッチング（図２）の影響を受けないので、ＳＢＤ１１６の形状や特性を制御し易い。この図２のエッチング領域の大きさはＳＢＤ１１６を微細化することには依存しないので、ＳＢＤ１１６を微細化してもエッチング領域を小さくする必要がない。そのためウエハ面内やＳＢＤ１１６の大きさに関わらず均一に所定の深さまでエッチングすることが可能となり、均一な特性もつＳＢＤを形成することができ、高い製造歩留まりを得ることができる。
【００２６】
また、ＳＢＤ１１６のアノード電極１１４を形成する深さまでのエッチングは、少なくともＨＢＴ１１５の形成領域には行わないのでＨＢＴ１１５の特性が、このエッチングによって変化することはない。
【００２７】
さらに、従来技術と比較して工程数を増やすことなく、ＨＢＴ１１５とＳＢＤ１１６を備える集積回路を製造することができる。
【００２８】
（第２実施形態）
図５から図８は、第２実施形態の方法による製造されるＨＢＴ１１５とＳＢＤ１１６を備えるモノリシック型の集積回路の構造を示す、工程順の断面図である。図５から図８において、第１実施形態と同一の要素には同一の符号を付している。
【００２９】
本実施形態は、ｎ＋型ＧａＡｓサブコレクタ層１０２とｎ型ＧａＡｓコレクタ層１０３の間に、ｎ＋型ＩｎＧａＰエッチングストップ層２０１が積層されている点が第１実施形態と異なる。また、ｎ型ＩｎＧａＰエミッタ層１０５をｐ＋型ＧａＡｓベース層１０４上に残してエッジシニング層とし、ＨＢＴ１１５のベース形成領域をエッチングする際サイドエッチングすることによりＨＢＴ１１５を微細化した点が第１実施形態と異なる。
【００３０】
図５に示すように、半絶縁性ＧａＡｓ基板１０１上に、ｎ＋型ＧａＡｓサブコレクタ層１０２、ｎ＋型ＩｎＧａＰエッチングストップ層２０１、ｎ型ＧａＡｓコレクタ層１０３、ｐ＋型ＧａＡｓベース層１０４、ｎ型ＩｎＧａＰエミッタ層１０５、ｎ＋型ＧａＡｓエミッタキャップ層１０６、およびｎ＋型ＩｎＧａＡｓエミッタキャップ層１０７を、この順番でＭＯＣＶＤを用いて第１実施形態と同様に積層する。
【００３１】
次に、フォトリソグラフィーにより、ＨＢＴ１１５のエミッタとなる部分をフォトレジスト１２０でマスクし、それ以外の部分をクエン酸と過酸化水素水の混合液でエッチングする。この混合液はＩｎＧａＰをエッチングしないのでＩｎＧａＰエミッタ層１０５が表面に露出するとそこでエッチングは停止する。このようにしてエミッタメサを形成する。
【００３２】
次に、図６に示すように、少なくともＨＢＴ１１５を形成する領域をフォトレジスト１２１でマスクをする。このとき少なくともＳＢＤ１１６のアノード領域は開口するようにしておく。フォトレジスト１２１でマスクした領域以外をエッチングする。詳細には、ｎ型ＩｎＧａＰエミッタ層１０５を塩酸により、Ｐ＋型ＧａＡｓベース層１０４をクエン酸と過酸化水素水の混合液によりそれぞれエッチングする。このとき抵抗素子等ＳＢＤ以外の素子を形成する部分もマスクをしておくほうが好ましい。それによって、ＳＢＤ以外の素子がこのエッチングによって素子の特性が変化することがない。また、フォトレジストの開口部分は小さくとも４００μｍ２以上の面積になるようにしておく方が望ましい。エッチングする領域の面積が４００μｍ２より小さくなると、エッチングの均一性、安定性が低下してＳＢＤ１１６の特性のばらつきが大きくなり、製造歩留まりが低下する問題が生じ易い。特にｎ型ＩｎＧａＰエミッタ層１０５は安定したエッチングが困難であるので、大きい領域でエッチングすることは歩留まり向上を図る上で有効である。
【００３３】
次に、図７に示すようにＨＢＴ１１５のベース形成領域とＳＢＤ１１６のアノード形成領域とをフォトレジスト１２２でマスクし、塩酸を用いてｎ型ＩｎＧａＰエミッタ層１０５をエッチングする。続いて、ｐ＋型ＧａＡｓベース層１０４およびｎ型ＧａＡｓコレクタ層１０３を、クエン酸と過酸化水素水の混合液を用いてエッチングする。ｎ＋型ＩｎＧａＰエッチングストップ層２０１が露出するとそれ以上深くエッチングされなくなるが、オーバーエッチングを行うことによりＨＢＴ１１５のベースおよびコレクタ領域が横方向にサイドエッチングされる。これによりＨＢＴ１１５を微細化し高い周波数性能をもたせることができる。このときＳＢＤ１１６も同様にサイドエッチングされる。
【００３４】
次に、図示しないフォトレジストでＨＢＴ１１５のベース形成領域およびＳＢＤ１１６のアノード領域をマスクし、塩酸を用いてＩｎＧａＰエッチングストップ層２０１を除去することによりｎ＋型ＧａＡｓサブコレクタ層１０２表面を露出させる。
【００３５】
次に、ＨＢＴ１１５とＳＢＤ１１６となる部分をマスクし、ｎ＋型ＧａＡｓサブコレクタ層１０２をエッチングして素子分離を行なう。
【００３６】
その後、公知技術を用いて絶縁膜や電極を形成する。まず、ＳｉＮ等の絶縁膜１１９を全面に形成する。続いて、ＨＢＴ１１５のコレクタ電極形成領域およびＳＢＤ１１６のカソード電極形成領域で絶縁膜１１９を開口しリフトオフ法等によりｎ＋型ＧａＡｓサブコレクタ層１０２上にそれぞれコレクタ電極１１０、カソード電極１１１を形成する。これらの電極には、ＡｕＧｅ／Ｎｉ／Ａｕ等の材料を用いる。続いて、ＨＢＴ１１５のベース電極形成領域およびエミッタ電極形成領域の絶縁膜を開口しそれぞれｎ型ＩｎＧａＰエミッタ層１０５、ｎ＋型ＩｎＧａＡｓエミッタコンタクト層１０７上にベース電極１１２、エミッタ電極１１３をリフトオフ法等により形成する。この電極には、Ｐｔ／Ｔｉ／Ｐｔ／Ａｕ等の材料を用いる。アロイを行うことにより各電極は低抵抗なオーミック電極を得ることができる。特に、ベース電極１１２は最下層のＰｔが合金化反応し、ｐ＋型ＧａＡｓベース層１０４まで達してベース層とオーミック接触をとることができる。また、ｐ＋型ＧａＡｓベース層１０４表面を覆っているｎ型ＩｎＧａＰエミッタ層１０５を完全に空乏化する膜厚に設定しておけば、エミッタ−ベース間が短絡することなくエッジシニング層として働くのでＨＢＴ１１５の信頼性が向上する。続いて、ＳＢＤ１１６のアノード電極形成領域の絶縁膜１１９を開口し同様にリフトオフ法等を用いてアノード電極１１４を形成する。この電極には、Ｔｉ／Ａｕ等の公知技術の材料を用いる。以上の工程により、図８に示すように同一の半絶縁性ＧａＡｓ基板１０１に、ＨＢＴ１１５とＳＢＤ１１６が形成される。
【００３７】
本実施例ではＳＢＤ１１６のアノード部分の面積を最小で１５０μｍ２としたが、ウエハ面内で均一な特性が得られた。
【００３８】
本実施形態ではエッチングとして、ウエットエッチングを用いたが、ドライエッチングを用いてもよい。また、素子分離もエッチングで行ったが、イオン注入を用いてもよい。さらに、ＩｎＧａＰ／ＧａＡｓ系のＨＢＴを形成したが、ＡｌＧａＡｓ／ＧａＡｓ系やＩｎＰ／ＩｎＧａＡｓ系のＨＢＴを形成してもよい。さらにまた、マスク材としてフォトレジストを用いたが、ＳｉＮ等の絶縁膜をマスク材として用いてもよい。また、エッチングストップ層としてＩｎＧａＰを用いたが選択エッチングできるのであればＡｌＧａＡｓ等でもよい。
【００３９】
エッチングストップ層がない場合にはＳＢＤ１１６のアノード電極１１４を形成する深さまでエッチングを行ったパターンに対応して基板上に段差を生じるが（図３参照）、本実施形態においてはｎ＋型ＩｎＧａＰエッチングストップ層２０１を積層し、このｎ＋型ＩｎＧａＰエッチングストップ層２０１表面が露出するまでエッチングを行うことにより、段差を解消することができる（図７参照）。従って、その部分に配線やＭＩＭキャパシタ等を形成しても断線等の製造不良を防ぐことができる。
【００４０】
エッチングストップ層を半絶縁性基板１０１とサブコレクタ層１０２の間に積層しても、その表面が露出するまでエッチングを行うことにより同様の効果を得ることができる。この場合、エッチングストップ層をエッチング除去してもよいし、残しておいてもよい。本実施形態のようにサブコレクタ層１０２とコレクタ層１０３の間にエッチングストップ層２０１を積層した場合、ＳＢＤ１１６のカソード電極１１１はサブコレクタ層１０２をエッチングしないでその表面に形成できるので、ＳＢＤ１１６の抵抗を低減することができる。
【００４１】
【発明の効果】
以上説明したように、本発明によればＳＢＤのアノード形成領域を含まず、かつ少なくともＨＢＴを形成する領域にマスクをして、ＳＢＤのアノード電極を形成する深さまでエッチングを行うので、ＳＢＤのアノード部分より大きな領域でエッチングすることができる。このエッチング領域の大きさはＳＢＤを微細化することには依存しないので、ＳＢＤを微細化してもエッチング領域を小さくする必要がない。また、ＨＢＴのベース形成領域とＳＢＤのアノード形成領域にマスクをしてエッチングする前に、ＳＢＤのアノード電極を形成する深さまでエッチングを行うと、ＳＢＤのアノードのメサ形状の側壁部分等にエッチングの影響を受けないので、ＳＢＤの形状や特性を制御し易い。そのためウエハ面内やＳＢＤの大きさに関わらず均一に所定の深さまでエッチングすることが可能となり、均一な特性もつＳＢＤを形成することができ、高い製造歩留まりを得ることができる。
【００４２】
また、エッチングストップ層を半絶縁体基板より上部でかつコレクタ層より下部に積層し、エッチングストップ層表面が露出するまでエッチングを行うことにより、ＳＢＤのアノード電極を形成する深さまでエッチングを行ったパターンに対応する段差を解消することができる。従ってその部分に配線やＭＩＭキャパシタ等を形成しても断線といった製造不良を生じないようにすることができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態にかかるＨＢＴおよびＳＢＤを備える集積回路の製造方法の一工程を示す断面図である。
【図２】本発明の第１実施形態にかかるＨＢＴおよびＳＢＤを備える集積回路の製造方法の一工程を示す断面図である。
【図３】本発明の第１実施形態にかかるＨＢＴおよびＳＢＤを備える集積回路の製造方法の一工程を示す断面図である。
【図４】本発明の第１実施形態にかかるＨＢＴおよびＳＢＤを備える集積回路の製造方法の一工程を示す断面図である。
【図５】本発明の第２実施形態にかかるＨＢＴおよびＳＢＤを備える集積回路の製造方法の一工程を示す断面図である。
【図６】本発明の第２実施形態にかかるＨＢＴおよびＳＢＤを備える集積回路の製造方法の一工程を示す断面図である。
【図７】本発明の第２実施形態にかかるＨＢＴおよびＳＢＤを備える集積回路の製造方法の一工程を示す断面図である。
【図８】本発明の第２実施形態にかかるＨＢＴおよびＳＢＤを備える集積回路の製造方法の一工程を示す断面図である。
【図９】従来のＨＢＴおよびＳＢＤを備える集積回路の断面図である。
【符号の説明】
１０１  半絶縁性ＧａＡｓ基板
１０２  ｎ＋型ＧａＡｓサブコレクタ層
１０３  ｎ型ＧａＡｓコレクタ層
１０４  ｐ＋型ＧａＡｓベース層
１０５  ｎ型ＩｎＧａＰエミッタ層
１０６  ｎ＋型ＧａＡｓエミッタキャップ層
１０７  ｎ＋型ＩｎＧａＡｓエミッタキャップ層
１１０  コレクタ電極
１１１  カソード電極
１１２  ベース電極
１１３  エミッタ電極
１１４  アノード電極
１１５  ヘテロ接合バイポーラトランジスタ（ＨＢＴ）
１１６  ショットキーバリアダイオード（ＳＢＤ）
１１９  絶縁膜
１２０，１２１，１２２  フォトレジスト
２０１  ｎ＋型ＩｎＧａＰエッチングストップ層
３０１  ｉ−ＧａＡｓ基板
３０２  コンタクト層
３０４  ｎ−型ＧａＡｓ層
３０５  ｐ＋型ＧａＡｓ層
３０６  ｎ型ＡｌＧａＡｓ層
３０７  ｎ＋型ＩｎＧａＡｓ層
３０８  絶縁膜
３１０  ヘテロ接合バイポーラトランジスタ（ＨＢＴ）
３１１  ショットキーバリアダイオード（ＳＢＤ）
３１２  アノード電極
３１３  カソード電極
３１４  コレクタ電極
３１５  ベース電極
３１６  エミッタ電極
【図１】
2004349303.tif 000003
【図２】
2004349303.tif 000004
【図３】
2004349303.tif 000005
【図４】
2004349303.tif 000006
【図５】
2004349303.tif 000007
【図６】
2004349303.tif 000008
【図７】
2004349303.tif 000009
【図８】
2004349303.tif 000010
【図９】
2004349303.tif 000011