(57)【要約】【課題】簡便な自己整合プロセスにより製造することができるＧＯＬＤ構造の薄膜トランジスタ及びその製造方法を提供する。【解決手段】半導体膜１２は、チャネル領域１２ａと、このチャネル領域１２ａの両側に隣接して設けられる第１の不純物注入領域１２ｂと、この第１の不純物注入領域１２ｂに隣接して設けられ第１の不純物注入領域１２ｂより高濃度の不純物が注入された第２の不純物注入領域１２ｃとを備え、ゲート電極１４は、ゲート絶縁膜１３上にチャネル領域１２ａに対向して形成された導電膜１４ａと、この導電膜１４ａの表面を覆うように形成され、第１の不純物注入領域１２ｂに対向する導電性酸化膜１４ｂとを備える。【選択図】          図１
2004349604.tif 000002
【特許請求の範囲】
【請求項１】
表面が絶縁材料からなる基板と、
この基板上に形成され、チャネル領域と、このチャネル領域の両側に隣接して設けられる第１の不純物注入領域と、この第１の不純物注入領域に隣接して設けられ上記第１の不純物注入領域より高濃度の不純物が注入された第２の不純物注入領域と、を有する半導体膜と、
上記基板及び上記半導体膜上に形成されたゲート絶縁膜と、
このゲート絶縁膜上に上記チャネル領域に対向して形成された導電膜と、この導電膜の表面を覆うように形成され、上記第１の不純物注入領域に対向する導電性酸化膜と、を有するゲート電極と、
上記第２の不純物注入領域に電気的に接続されたソース・ドレイン電極と、
を備えてなる薄膜トランジスタ。
【請求項２】
導電性酸化膜が、導電膜の表面を酸化処理して得られたものである請求項１記載の薄膜トランジスタ。
【請求項３】
表面が絶縁材料からなる基板と、
この基板上に形成され、チャネル領域と、このチャネル領域の両側に隣接して設けられる第１の不純物注入領域と、この第１の不純物注入領域に隣接して設けられ上記第１の不純物注入領域より高濃度の不純物が注入された第２の不純物注入領域と、を有する半導体膜と、
上記基板及び上記半導体膜上に形成されたゲート絶縁膜と、
このゲート絶縁膜上に上記チャネル領域に対向するとともに、上記第１の不純物注入領域の上記チャネル領域側の一部に対向するように形成されたゲート電極と、
上記第２の不純物注入領域に電気的に接続されたソース・ドレイン電極と、
を備えてなる薄膜トランジスタ。
【請求項４】
表面が絶縁材料からなる基板上に半導体膜を形成する工程と、上記基板及び上記半導体膜上にゲート絶縁膜を形成する工程と、上記ゲート絶縁膜上にゲート電極を構成する導電膜を形成する工程と、この導電膜をマスクとして上記半導体膜に第１の濃度の不純物を注入する工程と、上記導電膜の表面にゲート電極を構成する導電性酸化膜を形成する工程と、上記導電膜と上記導電性酸化膜をマスクとして上記半導体膜に上記第１の濃度よりも高濃度の不純物を注入する工程と、高濃度の不純物が注入された半導体膜と電気的に接続するソース・ドレイン電極を形成する工程と、
を備えてなる薄膜トランジスタの製造方法。
【請求項５】
導電性酸化膜が、電気泳動電着法により形成される請求項４記載の薄膜トランジスタの製造方法。
【請求項６】
導電性酸化膜が、導電膜の表面の酸化処理により形成される請求項４記載の薄膜トランジスタの製造方法。
【請求項７】
表面が絶縁材料からなる基板上に半導体膜を形成する工程と、上記基板及び上記半導体膜上にゲート絶縁膜を形成する工程と、上記ゲート絶縁膜上にゲート電極を構成する導電膜を形成する工程と、この導電膜の表面を酸化処理して酸化膜を形成する工程と、上記導電膜及び上記酸化膜をマスクとして上記半導体膜に不純物を注入し、上記導電膜に対向するチャネル領域と、上記導電膜の側面に形成された酸化膜に対向する第１の不純物注入領域と、この第１の不純物注入領域よりも高濃度の不純物が注入された第２の不純物注入領域とを形成する工程と、上記第２の不純物注入領域と電気的に接続するソース・ドレイン電極を形成する工程と、を備えてなる薄膜トランジスタの製造方法。
【請求項８】
半導体膜に不純物を注入した後に酸化膜を還元する工程を備えてなる請求項７記載の薄膜トランジスタの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、薄膜トランジスタ及びその製造方法に関するものであり、特に、ＧＯＬＤ（Ｇａｔｅ  Ｏｖｅｒｌａｐｐｅｄ  Ｌｉｇｈｔｌｙ  ｄｏｐｅｄ  Ｄｒａｉｎ）構造の薄膜トランジスタ及びその製造方法に関するものである。
【０００２】
【従来の技術】
従来、薄膜トランジスタ（以下、ＴＦＴとも称する）素子の高信頼性化を実現するために、ＴＦＴのチャネル領域とソース・ドレイン領域との間に低濃度の不純物を注入したＬＤＤ領域を設けるＬＤＤ（Ｌｉｇｈｔｌｙ  ｄｏｐｅｄ  Ｄｒａｉｎ）構造が主流であった。しかし、このＬＤＤ構造のＴＦＴでは、チャネルを通る電流がＬＤＤ部の抵抗によって制限されるため、ＯＮ電流が低下する欠点がある。そこで、信頼性と初期特性とを両立させたデバイス構造として、ＬＤＤ領域上部までゲート電極をオーバーラップさせたＧＯＬＤ構造のＴＦＴが注目されつつある。ＧＯＬＤ構造のＴＦＴでは、チャネル部が完全にＯＮの時にはＧＯＬＤ領域のＳｉも反転層を形成し、抵抗体として作用しないため、良好なＯＮ電流と高信頼性とを同時に確保できる。
【０００３】
また、ＴＦＴ素子に使用されるゲート電極材料としての条件は、低抵抗である以外に、酸・アルカリなどの薬品やマイグレーションに対する信頼性、エッチングなどによる加工容易性なども必要とされる。これらの条件をすべて満たす材料を選定することは困難であった。
また、従来、自己整合型プロセスによりＧＯＬＤ構造を形成することはプロセス的に困難であったため、パターン精度を犠牲にして写真製版工程を複数回繰り返すことによりＧＯＬＤ構造を形成していた。
【０００４】
特許文献１には、ＧＯＬＤ構造の薄膜トランジスタを製造する方法として、レジストパターンをマスクとして半導体膜中に不純物を注入することによりＬＤＤ領域を形成し、その後、このＬＤＤ領域とオーバーラップしたゲート電極を形成し、ゲート電極をマスクとして不純物を注入してソース／ドレイン領域を形成する方法が開示されている。
【０００５】
また、特許文献２には、絶縁基板上の半導体層と、半導体層上のゲート絶縁膜と、ゲート絶縁膜上の導電性被膜から成るサイドウオールを有するゲート電極とを有し、ゲート絶縁膜を介してサイドウオールと重なる半導体層にはソース領域及びドレイン領域のＮ型不純物よりも低濃度のＮ型不純物が含まれること、を特徴とする薄膜トランジスタ、が開示されている。
【０００６】
また、特許文献３には、ゲート電極が第１層ゲート電極と第２層ゲート電極とからなり、第１層ゲート電極は第２層ゲート電極よりチャネル方向の寸法が長く形成され、ゲート電極の第１層ゲート電極の露出領域に対応する半導体層に第１の不純物領域が形成され、ゲート電極の外側に対応する半導体層に、ゲート電極に近い方から第２の不純物領域と第３の不純物領域とが隣接して形成されており、第１の不純物領域の不純物濃度は第２の不純物領域の不純物濃度より高く、第３の不純物領域の不純物濃度より低く形成された薄膜トランジスタ、が開示されている。
【０００７】
また、特許文献４には、ゲート配線の側面および上面に電解めっき法により金属膜を析出させ、この金属膜をゲート絶縁膜を介してＬＤＤ領域と重ねたＧＯＬＤ構造の薄膜トランジスタが開示されている。
【０００８】
【特許文献１】
特開２００２−１３４７５６号公報
【特許文献２】
特開２００１−２０３３６６号公報
【特許文献３】
特開２００２−１９０４７９号公報
【特許文献４】
特開２００１−２１０８３３号公報
【０００９】
【発明が解決しようとする課題】
しかしながら、特許文献１に開示された方法は、自己整合型プロセスによりＧＯＬＤ構造を形成するものではなく、写真製版工程を２回行うものであり、パターン精度が低下する、写真製版工程の回数が増加する、などの問題点があった。
【００１０】
また、特許文献２に開示された方法は、サイドウオールを有するゲート電極を用いるものであるが、下層のゲート電極を上層のゲート電極が覆うように構成されたものでないので、上述したように、酸・アルカリなどの薬品やマイグレーションに対する信頼性と低抵抗であることを両立させることができないという問題点があった。
【００１１】
また、特許文献３に開示された方法は、裏面露光を用いるものであり、裏面露光用の装置が必要となる、透明な基板を用いた場合のみしか製造することができない、などの問題点があった。また、ゲート電極のエッチングをテーパーエッチングするものであり、寸法のばらつきが大きくなるという問題点があった。また、２層構造のゲート電極を用いるものであるが、下層のゲート電極材料を上層のゲート電極材料が覆うように構成されたものでないので、上述したように、酸・アルカリなどの薬品やマイグレーションに対する信頼性と低抵抗であることを両立させることができないという問題点があった。
【００１２】
また、特許文献４に開示された電解めっきを用いる方法は、表面に自然酸化膜を形成しやすい金属表面への金属皮膜の形成は困難であるという問題点があった。半導体や液晶ディスプレイの配線に多用される金属材料（Ａｌ，Ｃｒ，Ｍｏ，Ｔｉなど）は、その表面に自然酸化膜を形成しやすいため、これらの金属表面への電解めっきは困難であり、未だ工業的に広く用いられるに至っていない。また、電解めっき法は、酸やアルカリに溶解した金属を析出させるため、耐酸・耐アルカリ性のある金属皮膜を形成することが困難であるという問題点もあった。
【００１３】
この発明は、上記のような問題点を解決するためになされたものであり、簡便な自己整合プロセスにより製造することができるＧＯＬＤ構造の薄膜トランジスタ及びその製造方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】
この発明に係る薄膜トランジスタは、表面が絶縁材料からなる基板と、この基板上に形成され、チャネル領域と、このチャネル領域の両側に隣接して設けられる第１の不純物注入領域と、この第１の不純物注入領域に隣接して設けられ第１の不純物注入領域より高濃度の不純物が注入された第２の不純物注入領域と、を有する半導体膜と、基板及び半導体膜上に形成されたゲート絶縁膜と、このゲート絶縁膜上に上記チャネル領域に対向して形成された導電膜と、この導電膜の表面を覆うように形成され、第１の不純物注入領域に対向する導電性酸化膜と、を有するゲート電極と、第２の不純物注入領域に電気的に接続されたソース・ドレイン電極と、を備える。
【００１５】
【発明の実施の形態】
実施の形態１．
図１は、この発明の実施の形態１の薄膜トランジスタの断面の構成を説明する図である。図１を参照して実施の形態１の薄膜トランジスタの構造について説明する。
【００１６】
図１のように、ガラス基板などの絶縁性の基板１１上に多結晶シリコンなどの半導体膜１２が所定のパターンに形成されている。基板１１としては、表面が絶縁材料からなるものであればよい。半導体膜１２のパターンは、チャネル領域１２ａ、低濃度不純物注入領域１２ｂ及びコンタクト領域１２ｃから構成される。チャネル領域１２ａは半導体膜１２のパターンの中央部に、コンタクト領域１２ｃは半導体膜１２のパターンの両端部に形成される。低濃度不純物注入領域１２ｂはチャネル領域１２ａとコンタクト領域１２ｃとの間に形成される。
基板１１及び半導体膜１２上にはＳｉＯ２などからなるゲート絶縁膜１３が形成されている。このゲート絶縁膜１３上の所定の位置にゲート電極１４が形成される。ゲート電極１４は、第１の導電膜１４ａとこの第１の導電膜１４ａを覆うように形成された第２の導電膜１４ｂから構成される。第１の導電膜１４ａとしては低抵抗の金属膜が望ましく、第２の導電膜１４ｂとしては導電性酸化膜が望ましい。第２の導電膜１４ｂとして金属膜を用いる場合には、その表面が製造過程において酸化されて高抵抗化する惧れがあるが、導電性酸化物を用いる場合にはこのような問題点がないという点でより望ましい。
第１の導電膜１４ａに対向する領域がチャネル領域１２ａ、第２の導電膜１４ｂに対向する領域が低濃度不純物注入領域１２ｂである。
このゲート電極１４が形成されたゲート絶縁膜１３上には、層間絶縁膜１５が設けられる。この層間絶縁膜１５は、ゲート電極１４とソース電極１６との間及びゲート電極１４とドレイン電極１７との間を絶縁するために設けられるものである。
この層間絶縁膜１５上には、層間絶縁膜１５及びゲート絶縁膜１４に開口されたコンタクトホールを介してコンタクト領域１２ｃに接続するようにソース電極１６及びドレイン電極１７が設けられる。ソース電極１６及びドレイン電極１７が形成された層間絶縁膜１５上には、保護膜１８が設けられる。
【００１７】
このように構成された実施の形態１の薄膜トランジスタは、第１の導電膜１４ａとこの第１の導電膜１４ａを覆うように形成された第２の導電膜１４ｂとからゲート電極１４が構成されるので、第１の導電膜１４ａとして低抵抗材料を用い、第２の導電膜１４ｂとして耐薬品性、耐マイグレーション性の優れた材料を用いることにより、低抵抗と信頼性の両立が可能である。また、低濃度不純物注入領域１２ｂの全面の上部にゲート電極１４がオーバーラップしているので、薄膜トランジスタがオン動作する際に、低濃度不純物注入領域１２ｂも反転層となり、抵抗体として作用しないため、良好なオン電流を得ることができる。
【００１８】
なお、実施の形態１の薄膜トランジスタは、種々の半導体装置に用いることができる。例えば、マトリックス状に多数配置された画素のそれぞれに薄膜トランジスタを配置したアクティブマトリックス型表示装置として用いることができる。また、表示装置の周辺に設けられる駆動回路に用いることもできる。
【００１９】
次に、実施の形態１の薄膜トランジスタの製造方法について説明する。
図２〜図８は、この発明の実施の形態１の薄膜トランジスタの製造方法を説明する図である。
【００２０】
まず、図２のように、ガラスなどの絶縁性の基板１１上に多結晶シリコン膜４２の形成を行う。これは、基板１１上にアモルファスシリコン膜を成膜し、その後、固相成長法（Ｓｏｌｉｄ  Ｐｈａｓｅ  Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ，ＳＰＣ）またはエキシマレーザーアニール処理、あるいはこれらを組み合わせた方法を用いて、アモルファスシリコン膜を結晶化することにより多結晶シリコン膜４２を得る。
【００２１】
次に、図３のように、多結晶シリコン膜４２を所定の形状に加工した後に、ゲート絶縁膜１３の形成、ゲート電極１４を構成する第１の導電膜１４ａの形成を行う。ゲート絶縁膜１３としては、例えば約１００ｎｍのＳｉＯ２を形成する。第１の導電膜１４ａとしては、Ａｌ，Ｍｏなどの低抵抗の金属膜を用いる。例えば、３００ｎｍのＡｌ膜を用いる。３００ｎｍのＡｌ膜を成膜後所定の形状に加工する。図３のように、ＴＦＴ部においては、第１の導電膜１４ａは、多結晶シリコン膜が形成されている領域上のほぼ中央部に形成する。
【００２２】
次に、第１の導電膜１４ａをマスクとして、リンまたはボロンの注入を行い、多結晶シリコン膜４２に低濃度不純物注入領域１２ｂを形成する。この注入は、イオンシャワードーピング装置あるいはイオン注入装置を用いて行う。低濃度不純物注入領域１２ｂの注入量は、１×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
これにより、図４のように、第１の導電膜１４ａに対向する領域の両側の多結晶シリコン膜には不純物が添加された低濃度不純物注入領域１２ｂが形成される。また、第１の導電膜１４ａに対向する不純物が添加されない領域がチャネル領域１２ａとなる。
【００２３】
次に、図５のように、第１の導電膜１４ａの露出面である上面及び側面に電気泳動電着法により第２の導電膜１４ｂを形成する。ここでは、第１の導電膜１４ａとしてＡｌ膜、第２の導電膜１４ｂとしてＳｎＯ２膜の場合について説明する。まず、スズエトキシド（Ｓｎ（ＯＣ２Ｈ５）４）等のスズのアルコキシドを加水分解することにより形成した二酸化スズの微粒子コロイド水溶液中で、Ａｌ膜１４ａを陽極として通電した後に引き上げる。その後、４００〜５００℃の温度で加熱し、脱水・焼成する。このようにしてＡｌ膜１４ａに電気泳動電着を施し、Ａｌ膜１４ａの上面及び側面に導電性酸化物であるＳｎＯ２皮膜１４ｂを形成することができる。この場合、導電性ＳｎＯ２皮膜１４ｂの厚さは１μｍ以上３μｍ以下の厚さであることが望ましい。このＳｎＯ２膜形成に伴う体積増加により、低濃度不純物注入領域１２ｂの一部がＳｎＯ２膜によって覆われる。Ａｌ膜１４ａと、このＡｌ膜１４ａを覆うＳｎＯ２膜１４ｂとによりゲート電極１４が構成される。
【００２４】
なお、電気泳動電着法により形成する導電性物質はＺｎＯ２やＲｅＯ３などの他の導電性酸化物であっても良い。また、Ｃｒ，Ｍｏなどの金属でも良い。なお、ＺｎＯ２の場合、アエンエトキシド（Ｚｎ（ＯＣ２Ｈ５）２）、ＲｅＯ３の場合、レニウムエトキシド（Ｒｅ（ＯＣ２Ｈ５）３）等の金属アルコシキドを加水分解することにより形成した金属酸化物コロイド溶液を用いて電気泳動電着を施す。また、金属を電気泳動電着する場合には、ガス中蒸発法、噴霧法などにより形成した金属微粒子を水に分散させる事によって形成した金属コロイド溶液を電気泳動に使用する。
【００２５】
その後、アンモニア水、硝酸などを使用し、表面の洗浄を行う。従来ゲート電極にＡｌ膜を用いた場合、直後の洗浄にほとんどの酸・アルカリが使用できず、効果的な洗浄が困難であったが、ＳｎＯ２やＲｅＯ３は酸、アルカリに難溶、ＺｎＯ２は、アルカリに難溶であるので、内部の金属Ａｌは保護され、ゲート配線部以外の金属イオンを除去することが可能である。また、保護皮膜としてＣｒやＭｏなどの金属を用いた場合、一般的に保護皮膜としての効果は導電性酸化物より限定されるが、Ｃｒはアルカリに不溶であるのでアンモニア水を用いた洗浄が可能であり、Ｍｏは塩酸、フッ酸、希硫酸に不溶であるので、各種の酸を用いた洗浄が可能である。
【００２６】
次に、図６のように、ゲート電極１４をマスクとして、リンまたはボロンの注入を行い、低濃度不純物注入領域１２ｂのゲート電極１４で覆われていない領域に、低濃度不純物注入領域１２ｂよりも高濃度の不純物が注入されたコンタクト領域１２ｃを形成する。この注入は、イオンシャワードーピング装置あるいはイオン注入装置を用いて行う。注入する活性種は、リンまたはボロンのうち、低濃度不純物注入領域１２ｂの形成に用いたのと同種のものを用いる。コンタクト領域１２ｃの注入量は、１×１０１９ａｔｏｍｓ／ｃｍ３以上とする。
【００２７】
この際、低濃度不純物注入領域のうち、ＳｎＯ２膜により覆われた部分には、リンまたはボロンは注入されない。このＳｎＯ２膜により覆われた部分はＬＤＤ領域として機能する。このＬＤＤ領域上にはゲート電極１４がオーバーラップしており、ＧＯＬＤ構造となる。
【００２８】
図６に示されるように、Ａｌ膜１４ａの幅がチャネル領域の幅になり、Ａｌ膜１４ａの側面に形成されたＳｎＯ２膜１４ｂの厚さがＬＤＤ領域の幅になる。チャネル領域の幅がチャネル長Ｌｃ、ＬＤＤ領域の幅がＬＤＤ長（ＧＯＬＤ長）Ｌｄである。
【００２９】
次に、加熱処理を行うことにより、コンタクト領域１２ｃを活性化する。
【００３０】
次に、図７のように、ゲート電極１４及びゲート絶縁膜１３上に層間絶縁膜１５を形成する。層間絶縁膜１５としては、約４００ｎｍのＳｉＯ２を用いる。
【００３１】
次に、多結晶シリコン膜中のダングリングボンドを水素で終端させることを目的として水素化処理を行う。この処理は、水素プラズマ下において、３００℃〜４５０℃の温度で１時間以上加熱する方法により行う。
【００３２】
次に、コンタクト領域１２ｃ上にコンタクトホールを開孔し、ソース電極及びドレイン電極となる金属膜を堆積し、所定のパターンに加工する。これにより、ソース電極１６及びドレイン電極１７とコンタクト領域１２ｃとはコンタクトホールを介して電気的に接続される。
【００３３】
最後に、この表面に保護膜１８を形成することにより、図１に示される実施の形態１の薄膜トランジスタが完成する。
【００３４】
本発明の実施の形態１の薄膜トランジスタの製造方法は、ゲート電極をマスクとして自己整合プロセスにより、ＧＯＬＤ構造の薄膜トランジスタを製造することができる。不純物濃度が異なる２種類の不純物注入領域を形成する際のマスクを１回の写真製版プロセスにより形成するので、工程数を削減できるとともに、パターンずれが生じるのを防ぐことができる。
また、ゲート電極を第１の導電膜の表面を耐薬品性、耐マイグレーション性が良好な第２の導電膜で覆うように形成することにより、ゲート電極のパターンを形成後に酸・アルカリ各種薬品を用いた洗浄により金属イオンや有機物汚染の除去ができる、マイグレーションによる悪影響を防ぐことができる、という効果が得られる。
また、電気泳動電着法を用いることにより、従来、電解メッキ法では形成することが困難であった、Ａｌ，Ｃｒ，Ｍｏ，Ｔｉ等の自然酸化膜を形成しやすい材料上にも導電膜の形成を行うことができる。
以上のように、実施の形態１の薄膜トランジスタの製造方法によれば、信頼性の高い薄膜トランジスタを確実に得ることができる。
【００３５】
実施の形態２．
図９は、この発明の実施の形態２の薄膜トランジスタの断面の構成を説明する図である。図９を参照して実施の形態２の薄膜トランジスタの構造について説明する。
【００３６】
上述した実施の形態１は、ゲート電極１４として、第１の導電膜１４ａと、電気泳動電着法によりこの第１の導電膜１４ａを覆うように形成した第２の導電膜膜１４ｂとから構成されるものであるが、実施の形態２は、ゲート電極２４として、第１の導電膜２４ａと、この第１の導電膜２４ａを酸化処理して得られた導電性酸化膜２４ｂとから構成されるものである。
半導体膜２２のうち、第１の導電膜２４ａに対向する領域がチャネル領域２２ａ、導電性酸化膜２４ｂに対向する領域が低濃度不純物領域２２ｂである。また、ゲート電極２４と対向する領域の両側の領域は、低濃度不純物領域２２ｂよりも高濃度の不純物が注入されたコンタクト領域２２ｃである。
これらの点を除けば実施の形態１と同様に構成される。
【００３７】
次に、実施の形態２の薄膜トランジスタの製造方法について説明する。
図１０〜図１４は、この発明の実施の形態２の薄膜トランジスタの製造方法を説明する図である。
【００３８】
まず、図１０のように、実施の形態１と同様の方法により、基板１１上に多結晶シリコン膜４２を所定の形状に加工した後に、ゲート絶縁膜１３の形成、ゲート電極２４を構成する第１の導電膜２４ａの形成を行う。
第１の導電膜２４ａとしては、酸化処理によって、導電性酸化膜となる金属材料が用いられる。このような金属材料としては、Ｓｎ，Ｉｎ，Ｚｎ，Ｍｏなどを用いることができる。ここでは、第１の導電膜２４ａとしてＮｉを含有したＭｏを用いる場合について説明する。
【００３９】
次に、図１１のように、Ｍｏ膜２４ａの表面に酸化処理を施してＭｏ膜の露出面である上面及び側面に導電性酸化膜２４ｂを形成する。この酸化処理は、例えば、酸素と水蒸気を２：８の割合で混合した水蒸気−酸素混合ガス雰囲気下に、表面にＭｏ膜が形成された基板をおき、１気圧の圧力下において、３５０℃前後で数十分間保持することによって行われる。このような酸化処理によって、例えば、Ｍｏ膜の表面の１００ｎｍを熱酸化し、１２５ｎｍの膜厚のＭｏＯ２膜２４ｂが得られる。このＭｏＯ２膜は導電性の酸化物である。Ｍｏ膜２４ａと、このＭｏ膜２４ａを覆うＭｏＯ２膜２４ｂとによりゲート電極２４が構成される。このＭｏＯ２膜２４ｂの膜厚（１２５ｎｍ）がＬＤＤ長となる。
【００４０】
次に、図１２のように、ゲート電極２４をマスクとして、ゲート電極２４に覆われていない領域の多結晶シリコン膜４２にリンまたはボロンの注入を行う。この注入は、イオンシャワードーピング装置あるいはイオン注入装置を用いて行う。この注入処理によって、不純物が注入されたコンタクト領域２２ｃが得られる。このコンタクト領域２２ｃの注入量は、１×１０１９ａｔｏｍｓ／ｃｍ３以上とする。
この注入処理において、Ｍｏ（密度１０．２８）とＭｏＯ２（密度６．４４）の密度差により、側面に形成されたＭｏＯ２膜２４ｂの下部の多結晶シリコン膜中には、コンタクト領域２２ｃよりも低濃度の不純物が注入された低濃度不純物注入領域２２ｂが形成される。この低濃度不純物注入領域２２ｂの注入量は、１×１０１７ａｔｏｍｓ／ｃｍ３以下である。この低濃度不純物注入領域２２ｂがＬＤＤ領域として機能する。このＬＤＤ領域上にはゲート電極２４がオーバーラップしており、ＧＯＬＤ構造となる。
【００４１】
図１２に示されるように、Ｍｏ膜２４ａの幅がチャネル領域の幅Ｌｃになり、Ｍｏ膜２４ａの側面に形成されたＭｏＯ２膜２４ｂの厚さがＬＤＤ領域の幅Ｌｄになる。チャネル領域の幅Ｌｃがチャネル長、ＬＤＤ領域の幅ＬｄがＬＤＤ長（ＧＯＬＤ長）である。
【００４２】
次に、実施の形態１と同様に、コンタクト領域の活性化、層間絶縁膜１５の形成、水素化処理、ソース電極１６及びドレイン電極１７の形成を行う（図１３参照）。最後に、保護膜１８の形成を行うことにより、図９に示される実施の形態２の薄膜トランジスタが完成する。
【００４３】
以上のような実施の形態２の薄膜トランジスタの製造方法においても、実施の形態１と同様に、ゲート電極をマスクとして自己整合プロセスにより、ＧＯＬＤ構造の薄膜トランジスタを製造することができる。不純物濃度が異なる２種類の不純物注入領域の形成する際のマスクを１回の写真製版プロセスにより形成するので、工程数を削減できるとともに、パターンずれが生じるのを防ぐことができる。
また、ゲート電極を第１の導電膜の表面を酸化処理して耐薬品性、耐マイグレーション性が良好な酸化膜で覆うことにより、ゲート電極のパターンを形成後に酸・アルカリ各種薬品を用いた洗浄により金属イオンや有機物汚染の除去ができる、マイグレーションによる悪影響を防ぐことができる、という効果が得られる。これにより、信頼性の高い薄膜トランジスタを確実に得ることができる。
【００４４】
さらに実施の形態１においては、不純物の注入を２回行う必要があるが、この実施の形態２においては、不純物の注入を１回に低減できるという効果もある。
【００４５】
実施の形態３．
図１４は、この発明の実施の形態３の薄膜トランジスタの断面の構成を説明する図である。図１４を参照して実施の形態３の薄膜トランジスタの構造について説明する。
【００４６】
実施の形態３の薄膜トランジスタは、チャネル領域３２ａと、低濃度不純物注入領域３２ｂと、コンタクト領域３２ｃとからなる半導体膜３２と、半導体膜３２上にゲート絶縁膜１３を介してゲート電極３４が形成されたものである。上述した実施の形態１及び２の薄膜トランジスタは、ゲート電極として２種類の材料から構成され、低濃度不純物領注入領域の全面がゲート電極で覆われたＧＯＬＤ構造であるのに対し、本実施の形態３の薄膜トランジスタは、ゲート電極３４として１種類の材料から構成され、低濃度不純物注入領域３２ｂのチャネル領域３２ａ側の一部のみがゲート電極３４で覆われたＧＯＬＤ構造である。
【００４７】
このように、低濃度不純物注入領域の一部のみを覆うＧＯＬＤ構造の薄膜トランジスタにおいても、従来のＬＤＤ構造の薄膜トランジスタに比べて、オン電流の低下を少なくすることができる。
本実施の形態においては、低濃度不純物注入領域の全面ではなく一部のみをゲート電極で覆うので、ゲート電極にオフ方向の電圧が印可され、かつ、ソース・ドレイン電極に高電圧が印可されている状態でも低濃度不純物注入領域とコンタクト領域の界面に電界が集中しない。このため、トンネリング現象による伝導機構により生じるソース・ドレイン方向の電流漏れを抑制することができる。これによって、オフ電流が増加するのを防ぐことができる。
【００４８】
次に、実施の形態３の薄膜トランジスタの製造方法について説明する。
図１５〜図１９は、この発明の実施の形態３の薄膜トランジスタの製造方法を説明する図である。
【００４９】
まず、図１５のように、実施の形態１と同様の方法により、基板１１上に所定のパターンの多結晶シリコン膜４２を形成した後にゲート絶縁膜１３の形成、ゲート電極３４となる第１の導電膜３４ａを形成する。第１の導電膜３４ａとしては、酸化還元反応を容易に      できる金属材料が用いられる。このような金属材料としては、Ｔｉ，Ｃｒ，Ｔａ，Ｍｏなどを用いることができる。ここでは、第１の導電膜３４ａとしてＮｉを含有したＭｏを用いる場合について説明する。
【００５０】
次に、図１６のように、第１の導電膜３４ａであるＭｏ膜の表面に酸化処理を施してＭｏ膜の露出面である上面及び側面に酸化膜３４ｂを形成する。この酸化処理は、例えば、酸素と水蒸気を８：２の割合で混合した水蒸気−酸素混合ガス雰囲気下に、表面にＭｏ膜が形成された基板をおき、１気圧の圧力下において３５０℃前後で数分間保持することによって行われる。このような酸化処理によって、例えば、Ｍｏ膜の表面の１００ｎｍを熱酸化し、１４８ｎｍの膜厚のＭｏＯ３膜３４ｂが得られる。このＭｏＯ２膜３４ｂの膜厚（１４８ｎｍ）がＬＤＤ長となる。
【００５１】
上述した実施の形態２は、酸化処理によってＭｏＯ２膜を形成するもの、本実施の形態３は、酸化処理によってＭｏＯ２膜を形成するものであり、酸化条件としてそれぞれ１条件を例示したが、この酸化条件と形成される酸化膜との関係はＭｏ−Ｏ系状態図に示されており、Ｍｏ−Ｏ系状態図などを参照して酸化条件を決めることができる。
【００５２】
次に、図１７のように、表面が酸化膜３４ｂで覆われた第１の導電膜３４ａをマスクとして、多結晶シリコン膜４２にリンまたはボロンの注入を行う。この注入は、イオンシャワードーピング装置あるいはイオン注入装置を用いて行う。この注入処理によって、不純物が注入されたコンタクト領域３２ｃが得られる。このコンタクト領域３２ｃの注入量は、１×１０１９ａｔｏｍｓ／ｃｍ３以上とする。
この注入処理において、Ｍｏ（密度１０．２８）とＭｏＯ３（密度４．６９）の密度差により、側面に形成されたＭｏＯ３膜３４ｂの下部の多結晶シリコン中には、コンタクト領域３２ｃよりも低濃度の不純物が注入された低濃度不純物注入領域３２ｂが形成される。この領域の注入量は、１×１０１７ａｔｏｍｓ／ｃｍ３以下である。この低濃度不純物注入領域３２ｂがＬＤＤ領域として機能する。
第１の導電膜３４ａに対向する不純物が添加されない領域がチャネル領域３２ａとなる。第１の導電膜３４ａの幅がチャネル領域の幅となる。
第１の導電膜３４ａの側面に形成された酸化膜３４ｂの厚さがＬＤＤ領域の幅になる。チャネル領域の幅がチャネル長Ｌｃ、ＬＤＤ領域の幅がＬＤＤ長Ｌｄである。
【００５３】
次に、アンモニア水、硝酸などを使用し、表面の洗浄を行う。ＭｏＯ３はこれらの酸・アルカリに不溶であるので、内部の金属Ｍｏは保護されゲート電極、ゲート配線部以外の金属イオンを除去することが可能である。
【００５４】
次に、図１８のように、還元処理を施してＭｏＯ３膜を還元する。この還元処理は、例えば、水素と窒素を３：９７の割合で混合した水素−窒素混合ガス雰囲気下に基板をおき、１気圧の圧力下において、４００℃で１時間保持することによって行われる。このような還元処理によって、ＭｏＯ３は金属モリブデンとなる。
このように、第１の導電膜３４ａを酸化処理した後に還元処理することによりゲート電極３４を得る。
なお、上記水素と窒素の混合比は、混合ガス中の水素濃度が水素の爆発限界の下限の４％より低いので、工場での生産ラインにおける取り扱いが簡便であり、還元工程において多用される混合比である。
【００５５】
ＭｏＯ３からＭｏに還元することにより体積が減少する。還元処理前は、酸化膜３４ｂが低濃度不純物注入領域３２ｂをすべて覆っているが、還元処理して得られるゲート電極３４は、低濃度不純物注入領域３２ｂのチャネル領域３２ａ側の一部のみを覆うようになる。低濃度不純物注入領域３２ｂとゲート電極３４のオーバーラップ量がＧＯＬＤ長Ｌｇｄである。このＧＯＬＤ長Ｌｇｄは、酸化処理時に酸化した導電膜の厚さと等しくなる。上述した説明の場合には、ＧＯＬＤ長Ｌｇｄは、１００ｎｍとなる。
【００５６】
次に、実施の形態１と同様に、コンタクト領域の活性化、層間絶縁膜１５の形成、水素化処理、ソース電極１６及びドレイン電極１７の形成を行う（図１９参照）。最後に、保護膜１８の形成を行うことにより、図１４に示される実施の形態３の薄膜トランジスタが完成する。
【００５７】
以上のような実施の形態３の薄膜トランジスタの製造方法においても、実施の形態２と同様の効果を得ることができる。さらに、実施の形態３においては、低濃度不純物注入領域の一部のみを覆うＧＯＬＤ構造の薄膜トランジスタを確実に製造することができる。
【００５８】
なお、実施の形態２及び３の製造方法は、上述したように、不純物の注入を酸化膜形成後に１回行うものであるが、実施の形態１のように、酸化膜形成の前後に不純物の注入を行ってもよい。
【００５９】
【発明の効果】
以上のように本発明によれば、ゲート電極が、導電膜と、この導電膜の表面を覆うように形成された導電性酸化膜とを備えるので、良好な電気特性と高信頼性を両立させることができる。また、簡便な自己整合プロセスにより製造することができる。
【図面の簡単な説明】
【図１】この発明の実施の形態１の薄膜トランジスタの断面の構成を説明する図である。
【図２】この発明の実施の形態１の薄膜トランジスタの製造方法について説明する図である。
【図３】この発明の実施の形態１の薄膜トランジスタの製造方法について説明する図である。
【図４】この発明の実施の形態１の薄膜トランジスタの製造方法について説明する図である。
【図５】この発明の実施の形態１の薄膜トランジスタの製造方法について説明する図である。
【図６】この発明の実施の形態１の薄膜トランジスタの製造方法について説明する図である。
【図７】この発明の実施の形態１の薄膜トランジスタの製造方法について説明する図である。
【図８】この発明の実施の形態１の薄膜トランジスタの製造方法について説明する図である。
【図９】この発明の実施の形態２の薄膜トランジスタの断面の構成を説明する図である。
【図１０】この発明の実施の形態２の薄膜トランジスタの製造方法について説明する図である。
【図１１】この発明の実施の形態２の薄膜トランジスタの製造方法について説明する図である。
【図１２】この発明の実施の形態２の薄膜トランジスタの製造方法について説明する図である。
【図１３】この発明の実施の形態２の薄膜トランジスタの製造方法について説明する図である。
【図１４】この発明の実施の形態３の薄膜トランジスタの断面の構成を説明する図である。
【図１５】この発明の実施の形態３の薄膜トランジスタの製造方法について説明する図である。
【図１６】この発明の実施の形態３の薄膜トランジスタの製造方法について説明する図である。
【図１７】この発明の実施の形態３の薄膜トランジスタの製造方法について説明する図である。
【図１８】この発明の実施の形態３の薄膜トランジスタの製造方法について説明する図である。
【図１９】この発明の実施の形態３の薄膜トランジスタの製造方法について説明する図である。
【符号の説明】
１１  基板、１２，２２，３２  半導体膜、１２ａ，２２ａ，３２ａ  チャネル領域、１２ｂ，２２ｂ，３２ｂ  低濃度不純物注入領域（第１の不純物注入領域）、１２ｃ，２２ｃ，３２ｃ  コンタクト領域（第２の不純物注入領域）、１３  ゲート絶縁膜、１４，２４，３４  ゲート電極、１４ａ，２４ａ，３４ａ  第１の導電膜、１４ｂ，２４ｂ  第２の導電膜（導電性酸化膜）、３４ｂ  酸化膜、１６  ソース電極、１７  ドレイン電極。
【図１】
2004349604.tif 000003
【図２】
2004349604.tif 000004
【図３】
2004349604.tif 000005
【図４】
2004349604.tif 000006
【図５】
2004349604.tif 000007
【図６】
2004349604.tif 000008
【図７】
2004349604.tif 000009
【図８】
2004349604.tif 000010
【図９】
2004349604.tif 000011
【図１０】
2004349604.tif 000012
【図１１】
2004349604.tif 000013
【図１２】
2004349604.tif 000014
【図１３】
2004349604.tif 000015
【図１４】
2004349604.tif 000016
【図１５】
2004349604.tif 000017
【図１６】
2004349604.tif 000018
【図１７】
2004349604.tif 000019
【図１８】
2004349604.tif 000020
【図１９】
2004349604.tif 000021