(57)【要約】【課題】より簡素な構成で、低消費電力化を維持して倍角表示を行うことができる表示駆動回路、電気光学装置、電子機器及び表示駆動方法を提供する。【解決手段】表示駆動回路は、表示部の表示エリアの各画素に対応して、ロウアドレス及びカラムアドレスにより特定される記憶領域に表示データを記憶するメモリと、前記ロウアドレス及び前記カラムアドレスのうち少なくとも一方の隣り合うアドレスを同時選択して特定された前記メモリの複数ドット分の記憶領域に、１ドット分の表示データを書き込むデータ書込回路と、前記メモリから読み出された表示データに基づいて前記表示部の電極を駆動する電極駆動回路とを含んで構成される。【選択図】　　　　図１
2004133352.tif 000002
【特許請求の範囲】
【請求項１】
表示データに基づいて表示部を駆動する表示駆動回路であって、
前記表示部の表示エリアの各画素に対応して、ロウアドレス及びカラムアドレスにより特定される記憶領域に表示データを記憶するメモリと、
前記ロウアドレス及び前記カラムアドレスのうち少なくとも一方の隣り合うアドレスを同時選択して特定された前記メモリの複数ドット分の記憶領域に、１ドット分の表示データを書き込むデータ書込回路と、
前記メモリから読み出された表示データに基づいて前記表示部の電極を駆動する電極駆動回路と、
を含むことを特徴とする表示駆動回路。
【請求項２】
請求項１において、
前記データ書込回路は、
入力カラムアドレスデータに基づいて前記メモリのカラム位置を特定するカラムアドレスデコーダを含み、
前記カラムアドレスデコーダは、
第１の倍角表示制御信号に基づく第１の表示制御モードでは、前記入力カラムアドレスデータの最下位ビットの正転レベル及び反転レベルを含むカラムアドレスに基づいて前記メモリのカラム位置を特定し、
前記第１の倍角表示制御信号に基づく第２の表示制御モードでは、前記入力カラムアドレスデータの最下位ビットを除くカラムアドレスに基づいて前記メモリのカラム位置を特定することを特徴とする表示駆動回路。
【請求項３】
請求項１又は２において、
前記データ書込回路は、
入力ロウアドレスデータに基づいて前記メモリのロウ位置を特定するロウアドレスデコーダを含み、
前記ロウアドレスデコーダは、
第２の倍角表示制御信号に基づく第１の表示制御モードでは、前記入力ロウアドレスデータの最下位ビットの正転レベル及び反転レベルを含むロウアドレスに基づいて前記メモリのロウ位置を特定し、
前記第２の倍角表示制御信号に基づく第２の表示制御モードでは、前記入力ロウアドレスデータの最下位ビットを除くロウアドレスに基づいて前記メモリのロウ位置を特定することを特徴とする表示駆動回路。
【請求項４】
請求項１乃至３のいずれかにおいて、
第１又は第２の表示制御モードに設定するためのモード設定レジスタを含み、
前記モード設定レジスタの設定内容に応じて、（Ｋロウ×Ｌカラム）（Ｋ、Ｌは正の整数）分の表示データをｎ（ｎは２以上の整数）倍角して、（Ｍロウ×Ｎカラム）（Ｋ×Ｌ＜Ｍ×Ｎ、かつＫはＭ以上の整数、ＬはＮ以上の整数）分の表示エリアを有する表示部を駆動することを特徴とする表示駆動回路。
【請求項５】
請求項１乃至３のいずれかにおいて、
第１又は第２の表示制御モードに設定するためのモード設定レジスタを含み、
前記第１の表示制御モードで前記表示エリアの背景以外の部分の表示データが前記メモリに書き込まれ、前記第２の表示制御モードで前記表示部の表示エリアの背景部分の表示データが前記メモリに書き込まれることを特徴とする表示駆動回路。
【請求項６】
表示データに基づいて表示部を駆動する表示駆動回路であって、
モードを切り替えるためのモード設定レジスタを含み、
前記モード設定レジスタの設定内容に応じて、（Ｋロウ×Ｌカラム）（Ｋ、Ｌは正の整数）分の表示データをｎ倍角して、（Ｍロウ×Ｎカラム）（Ｋ×Ｌ＜Ｍ×Ｎ、かつＫはＭ以上の整数、ＬはＮ以上の整数）分の表示エリアを有する表示部を駆動することを特徴とする表示駆動回路。
【請求項７】
表示データに基づいて表示部を駆動する表示駆動回路であって、
モードを切り替えるためのモード設定レジスタを含み、
前記モード設定レジスタの設定内容に応じて、少なくとも前記表示部の表示エリアの背景部分を、ｎ（ｎは２以上の整数）倍角された表示データに基づき駆動することを特徴とする表示駆動回路。
【請求項８】
互いに交差する第１の電極及び第２の電極により特定される画素と、
前記第２の電極を駆動する走査電極駆動回路と、
前記第１の電極を駆動する請求項１乃至７いずれか記載の表示駆動回路と、
を含むことを特徴とする電気光学装置。
【請求項９】
互いに交差する第１及び第２の電極により特定される画素を含む表示パネルと、
前記第２の電極を駆動する走査電極駆動回路と、
前記第１の電極を駆動する請求項１乃至７いずれか記載の表示駆動回路と、
を含むことを特徴とする電気光学装置。
【請求項１０】
請求項８又は９記載の電気光学装置と、
前記電気光学装置に供給される表示データを生成する表示データ生成回路と、
を含むことを特徴とする電子機器。
【請求項１１】
表示部の表示エリアの各画素に対応付けられた記憶領域を有するメモリに記憶された表示データに基づいて、前記表示部を駆動する表示駆動方法であって、
前記メモリの記憶領域を複数ドット分同時選択し、
同時選択された複数ドット分の記憶領域に１ドット分の表示データを書き込み、
少なくとも同時選択された複数ドット分の記憶領域に記憶された表示データに基づいて前記表示部を駆動することを特徴とする表示駆動方法。
【請求項１２】
表示部の表示エリアの各画素に対応付けられた記憶領域を有するメモリに記憶された表示データに基づいて、前記表示部を駆動する表示駆動方法であって、
第１の表示制御モードに設定されている状態では、１ドット分の表示データを記憶する前記メモリの記憶領域に１ドット分の表示データを書き込むと共に、第２の表示制御モードに設定されている状態では、同時選択された複数ドット分の記憶領域に１ドット分の表示データを書き込み、
前記第１又は第２の表示制御モードで前記メモリに書き込まれた（Ｋロウ×Ｌカラム）（Ｋ、Ｌは正の整数）分の表示データをｎ倍角した表示データに基づいて、（Ｍロウ×Ｎカラム）（Ｋ×Ｌ＜Ｍ×Ｎ、かつＫはＭ以上の整数、ＬはＮ以上の整数）分の表示エリアを有する表示部を駆動することを特徴とする表示駆動方法。
【請求項１３】
表示部の表示エリアの各画素に対応付けられた記憶領域を有するメモリに記憶された表示データに基づいて、表示部を駆動する表示駆動方法であって、
１ドット分の表示データを記憶する前記メモリの記憶領域に、前記表示部の表示エリアの背景以外の部分の１ドット分の表示データを書き込むと共に、前記メモリの記憶領域を複数ドット分同時選択して前記表示部の表示エリアの背景部分の１ドット分の表示データを書き込み、
前記メモリに記憶された表示データに基づいて表示部を駆動することを特徴とする表示駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は表示駆動回路、電気光学装置、電子機器及び表示駆動方法に関する。
【０００２】
【従来の技術】
近年、通信網を介して受信されるコンテンツを表示可能に構成された携帯電話機（広義には携帯機器、又は電子機器）が急速に普及している。これに伴い、携帯電話機で受信できるコンテンツの種類も増加し、更に携帯電話機の普及を促している。その一方で、携帯電話機の開発が進み、その機能はより多機能化している。例えば、使い易さを向上させて、より多くの情報をより鮮明に表示するために表示ドット数が多い次世代型の携帯電話機が開発されている。従って、表示画面のサイズの拡大が制約される携帯電話機において、液晶画面に代表される表示画面のドットがより細かくなっている。そのため、従来型の携帯電話機の表示画面に合わせて作成されたコンテンツを次世代型の携帯電話機に表示させた場合、非常に小さく表示されてしまう。
【０００３】
そこで、コンテンツの情報を拡大表示するため、表示画面（表示部）において、いわゆる倍角表示を行うことが行われる。倍角表示の機能は、例えば表示部を駆動する表示駆動回路において実現される。
【０００４】
表示駆動回路は、表示画面の表示領域に対応した表示メモリを内蔵することで、低消費電力化を図ることができる。この表示メモリを内蔵した表示駆動回路において例えば４倍角表示を行う第１の手法として、コンテンツの表示情報を縦２倍及び横２倍にした表示データを表示メモリに書き込むことが考えられる。また、表示メモリを内蔵した表示駆動回路において例えば４倍角表示を行う第２の手法として、コンテンツの表示情報の１ドット分のデータを縦方向及び横方向に２回ずつ表示メモリに書き込むことが考えられる。
【０００５】
【特許文献１】
特開２００１−２２２２４９号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、第１の手法では、本来の表示データ量の４倍のデータを表示メモリに書き込むため、データ量が多くなってしまう。そのため、表示メモリに書き込むためのクロックが多く必要となり、クロックの周波数を大きくし、低消費電力化を阻害するという問題がある。
【０００７】
また第２の手法では、少ないデータ量で横方向の倍角表示が可能となるが、データのセットアップ時間に余裕がなくなり、表示ドット数の増加に伴い高速化が困難になるという問題がある。また縦方向の倍角表示を行うためには、更に付加回路が必要となってしまう。
【０００８】
本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、より簡素な構成で、低消費電力化を維持して倍角表示を行うことができる表示駆動回路、電気光学装置、電子機器及び表示駆動方法を提供することにある。
【０００９】
【課題を解決するための手段】
上記課題を解決するために本発明は、表示データに基づいて表示部を駆動する表示駆動回路であって、前記表示部の表示エリアの各画素に対応して、ロウアドレス及びカラムアドレスにより特定される記憶領域に表示データを記憶するメモリと、前記ロウアドレス及び前記カラムアドレスのうち少なくとも一方の隣り合うアドレスを同時選択して特定された前記メモリの複数ドット分の記憶領域に、１ドット分の表示データを書き込むデータ書込回路と、前記メモリから読み出された表示データに基づいて前記表示部の電極を駆動する電極駆動回路とを含む表示駆動回路に関係する。
【００１０】
ここで、データ書込回路により、同時選択された複数ドット分の記憶領域に１ドット分の表示データが書き込まれるとは、当該複数ドット分の記憶領域に同じ表示データが書き込まれることを意味する。また１ドットとは、複数の画素（例えばＲ、Ｇ、Ｂの各画素）をひとまとまりにしたものと言うことができる。
【００１１】
本発明においては、メモリに記憶された表示データに基づいて表示部を駆動する表示駆動回路では、表示エリアの各画素に対応したメモリの記憶領域に表示データが記憶される。そしてメモリの記憶領域が、ロウアドレス及びカラムアドレスにより特定される。メモリに表示データを書き込む際に、ロウアドレス及びカラムアドレスのうち少なくとも一方の隣り合うアドレスを同時選択し、複数ドット分の記憶領域に、１ドット分の表示データ（同じ表示データ）を書き込む。こうすることで、これまでの表示駆動方法を変更することなく、ｎ倍角表示を実現することができる。しかも、メモリに書き込まれるデータ量を増加させないので、メモリへの書き込みに必要なクロックを増やすことなく低消費電力化を維持することができる。
【００１２】
また本発明に係る表示駆動回路では、前記データ書込回路は、入力カラムアドレスデータに基づいて前記メモリのカラム位置を特定するカラムアドレスデコーダを含み、前記カラムアドレスデコーダは、第１の倍角表示制御信号に基づく第１の表示制御モードでは、前記入力カラムアドレスデータの最下位ビットの正転レベル及び反転レベルを含むカラムアドレスに基づいて前記メモリのカラム位置を特定し、前記第１の倍角表示制御信号に基づく第２の表示制御モードでは、前記入力カラムアドレスデータの最下位ビットを除くカラムアドレスに基づいて前記メモリのカラム位置を特定することができる。
【００１３】
本発明においては、カラムアドレスデコーダにおいて、第１の表示制御モードでは、入力カラムアドレスデータの最下位ビットを含むカラムアドレスに基づいて表示データが書き込まれるメモリのカラム位置が特定される。またカラムアドレスデコーダにおいて、第２の表示制御モードでは、入力カラムアドレスデータの最下位ビットを除くカラムアドレスに基づいて表示データが書き込まれるメモリのカラム位置が特定される。したがって、カラムアドレスデコーダの最下位ビットの切り替え制御のみで複数ドット分のメモリの記憶領域を特定することができるので、最低限の設計変更コストでカラム方向の倍角表示を実現することができる。
【００１４】
また本発明に係る表示駆動回路では、前記データ書込回路は、入力ロウアドレスデータに基づいて前記メモリのロウ位置を特定するロウアドレスデコーダを含み、前記ロウアドレスデコーダは、第２の倍角表示制御信号に基づく第１の表示制御モードでは、前記入力ロウアドレスデータの最下位ビットの正転レベル及び反転レベルを含むロウアドレスに基づいて前記メモリのロウ位置を特定し、前記第２の倍角表示制御信号に基づく第２の表示制御モードでは、前記入力ロウアドレスデータの最下位ビットを除くロウアドレスに基づいて前記メモリのロウ位置を特定することができる。
【００１５】
本発明においては、ロウアドレスデコーダにおいて、第１の表示制御モードでは、入力ロウアドレスデータの最下位ビットを含むロウアドレスに基づいて表示データが書き込まれるメモリのロウ位置が特定される。またロウアドレスデコーダにおいて、第２の表示制御モードでは、入力ロウアドレスデータの最下位ビットを除くロウアドレスに基づいて表示データが書き込まれるメモリのロウ位置が特定される。したがって、ロウアドレスデコーダの最下位ビットの切り替え制御のみで複数ドット分のメモリの記憶領域を特定することができるので、最低限の設計変更コストでロウ方向の倍角表示を実現することができる。
【００１６】
また本発明に係る表示駆動回路では、第１又は第２の表示制御モードに設定するためのモード設定レジスタを含み、前記モード設定レジスタの設定内容に応じて、（Ｋロウ×Ｌカラム）（Ｋ、Ｌは正の整数）分の表示データをｎ（ｎは２以上の整数）倍角して、（Ｍロウ×Ｎカラム）（Ｋ×Ｌ＜Ｍ×Ｎ、かつＫはＭ以上の整数、ＬはＮ以上の整数）分の表示エリアを有する表示部を駆動することができる。
【００１７】
本発明によれば、表示エリアのドット数が少ないコンテンツの表示データを用いて、表示エリアのドット数が多い表示部に表示させた場合、コンテンツのサイズを大きくすることができるので、各種サイズのコンテンツが混在した場合であっても、最適なサイズでコンテンツを閲覧することができる。
【００１８】
また本発明に係る表示駆動回路では、第１又は第２の表示制御モードに設定するためのモード設定レジスタを含み、前記第１の表示制御モードで前記表示エリアの背景以外の部分の表示データが前記メモリに書き込まれ、前記第２の表示制御モードで前記表示部の表示エリアの背景部分の表示データが前記メモリに書き込まれてもよい。
【００１９】
本発明によれば、背景部分のデータ量を大幅に削減することができるので、低消費電力化を図ることができる。
【００２０】
また本発明は、表示データに基づいて表示部を駆動する表示駆動回路であって、モードを切り替えるためのモード設定レジスタを含み、前記モード設定レジスタの設定内容に応じて、（Ｋロウ×Ｌカラム）（Ｋ、Ｌは正の整数）分の表示データをｎ倍角して、（Ｍロウ×Ｎカラム）（Ｋ×Ｌ＜Ｍ×Ｎ、かつＫはＭ以上の整数、ＬはＮ以上の整数）分の表示エリアを有する表示部を駆動すること表示駆動回路に関係する。
【００２１】
また本発明は、表示データに基づいて表示部を駆動する表示駆動回路であって、モードを切り替えるためのモード設定レジスタを含み、前記モード設定レジスタの設定内容に応じて、少なくとも前記表示部の表示エリアの背景部分を、ｎ（ｎは２以上の整数）倍角された表示データに基づき駆動する表示駆動回路に関係する。
【００２２】
また本発明は、互いに交差する第１の電極及び第２の電極により特定される画素と、前記第２の電極を駆動する走査電極駆動回路と、前記第１の電極を駆動する上記いずれか記載の表示駆動回路とを含む電気光学装置に関係する。
【００２３】
また本発明は、互いに交差する第１及び第２の電極により特定される画素を含む表示パネルと、前記第２の電極を駆動する走査電極駆動回路と、前記第１の電極を駆動する上記いずれか記載の表示駆動回路とを含む電気光学装置に関係する。
【００２４】
本発明によれば、低コストで、低消費電力化を維持して、倍角表示を行うことができる電気光学装置を提供することができる。
【００２５】
また本発明は、上記記載の電気光学装置と、前記電気光学装置に供給される表示データを生成する表示データ生成回路とを含む電子機器に関係する。
【００２６】
本発明によれば、低コストで、低消費電力化を維持して、倍角表示を行うことができる電子機器を提供することができる。
【００２７】
また本発明は、表示部の表示エリアの各画素に対応付けられた記憶領域を有するメモリに記憶された表示データに基づいて、前記表示部を駆動する表示駆動方法であって、前記メモリの記憶領域を複数ドット分同時選択し、同時選択された複数ドット分の記憶領域に１ドット分の表示データを書き込み、少なくとも同時選択された複数ドット分の記憶領域に記憶された表示データに基づいて前記表示部を駆動する表示駆動方法に関係する。
【００２８】
また本発明は、表示部の表示エリアの各画素に対応付けられた記憶領域を有するメモリに記憶された表示データに基づいて、前記表示部を駆動する表示駆動方法であって、第１の表示制御モードに設定されている状態では、１ドット分の表示データを記憶する前記メモリの記憶領域に１ドット分の表示データを書き込むと共に、第２の表示制御モードに設定されている状態では、同時選択された複数ドット分の記憶領域に１ドット分の表示データを書き込み、前記第１又は第２の表示制御モードで前記メモリに書き込まれた（Ｋロウ×Ｌカラム）（Ｋ、Ｌは正の整数）分の表示データをｎ倍角した表示データに基づいて、（Ｍロウ×Ｎカラム）（Ｋ×Ｌ＜Ｍ×Ｎ、かつＫはＭ以上の整数、ＬはＮ以上の整数）分の表示エリアを有する表示部を駆動する表示駆動方法に関係する。
【００２９】
また本発明は、表示部の表示エリアの各画素に対応付けられた記憶領域を有するメモリに記憶された表示データに基づいて、表示部を駆動する表示駆動方法であって、１ドット分の表示データを記憶する前記メモリの記憶領域に、前記表示部の表示エリアの背景以外の部分の１ドット分の表示データを書き込むと共に、前記メモリの記憶領域を複数ドット分同時選択して前記表示部の表示エリアの背景部分の１ドット分の表示データを書き込み、前記メモリに記憶された表示データに基づいて表示部を駆動する表示駆動方法に関係する。
【００３０】
【発明の実施の形態】
以下、本発明の好適な実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。
【００３１】
（表示駆動回路の構成）
図１に、本実施形態における表示駆動回路の構成の概要を示す。本実施形態における表示駆動回路（ドライバ）１０は、表示データＲＡＭ（Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）（広義には、表示メモリ。更に広義にはメモリ）２０を内蔵する。表示データＲＡＭ２０の各記憶領域は、駆動対象となる表示部の表示エリアの各画素に対応付けられている。より具体的には、表示データＲＡＭ２０は互いに交差するロウ（ｒｏｗ）アドレス線及びカラム（ｃｏｌｕｍｎ）アドレス線により特定される記憶領域（メモリセル）を有し、隣接する第１及び第２の画素同士は隣接する第１及び第２のロウアドレス線又は隣接する第１及び第２のカラムアドレス線に接続されている。
【００３２】
また表示駆動回路１０は、表示データＲＡＭ２０に記憶された表示データに基づいて、表示部の電極（信号電極、セグメント電極）を駆動する電極駆動回路３０を含む。更に表示駆動回路１０は、表示データＲＡＭ２０への表示データの書き込みを制御するデータ書込回路４０を含む。より具体的には、データ書込回路４０は、ロウアドレスデコーダ４２と、カラムアドレスデコーダ４４とを含む。ロウアドレスデコーダ４２は、入力ロウアドレスデータに基づいて表示データＲＡＭ２０のロウアドレス線の選択制御を行う。カラムアドレスデコーダ４４は、入力カラムアドレスデータに基づいて表示データＲＡＭ２０のカラムアドレス線の選択制御を行う。
【００３３】
表示駆動回路１０は、所与の倍角表示制御信号により、第１又は第２の表示制御モードに切り替え可能に構成されている。第１の表示制御モードでは、表示駆動回路１０は、通常表示用（１倍角表示用）の表示データに基づいて表示部を駆動する。従って、第１の表示制御モードでは通常表示が行われる。第２の表示制御モードでは、表示駆動回路１０は、通常表示用の表示データをｎ（ｎは２以上の整数）倍角したｎ倍角表示用の表示データに基づいて表示部を駆動する。従って、第２の表示制御モードではｎ倍角表示が行われる。そのため表示駆動回路１０では、所与の倍角表示制御信号に応じてデータ書込回路４０の機能が切り替えられる。
【００３４】
データ書込回路４０は、第１の表示制御モードでは、ロウアドレスデコーダ４２及びカラムアドレスデコーダ４４において、入力ロウアドレスデータ及び入力カラムアドレスデータに基づいて選択した表示データＲＡＭ２０の１ドット分の記憶領域を選択し、１ドット分の表示データ（同じ表示データ）を書き込む。ここで、１ドット分の表示データとは、複数の画素（例えばＲ、Ｇ、Ｂの画素）を１つにまとめたものということができる。一方、第２の表示制御モードでは、データ書込回路４０は、ロウアドレスデコーダ４２及びカラムアドレスデコーダ４４のうち少なくとも一方において、隣り合うアドレス（アドレス線）を同時選択して表示データＲＡＭ２０の複数ドット分の記憶領域を選択し、選択した複数ドット分の記憶領域に１ドット分の表示データを書き込む。
【００３５】
なお倍角表示制御信号は、ロウアドレスデコーダ４２及びカラムアドレスデコーダ４４に対して、それぞれ別個に入力されることが望ましい。こうすることで、横ｎ倍角表示、縦ｎ倍角表示、縦ｍ倍横ｎ倍角（＝ｍ×ｎ倍角）表示を実現することができる。
【００３６】
図２（Ａ）〜（Ｄ）に、データ書込回路４０による表示データＲＡＭ２０への書き込み動作例を模式的に示す。ここでは、ｎ、ｍが２の場合を示す。図２（Ａ）は、通常表示（１倍角表示）において、連続するカラムアドレスに順次第１〜第４の表示データが書き込まれる場合を示している。この場合、ロウアドレスデコーダ４２及びカラムアドレスデコーダ４４は、ロウアドレス用及びカラムアドレス用倍角表示制御信号（第１及び第２の倍角表示制御信号）により、それぞれ第１の表示制御モードに設定される。従って、ロウアドレスデコーダ４２は、１つのロウアドレス線を順次選択していく。またカラムアドレスデコーダ４４も、１つのカラムアドレス線を順次選択していく。
【００３７】
図２（Ｂ）は、横２倍角表示動作の場合を示している。この場合、ロウアドレスデコーダ４２は、ロウアドレス用倍角表示制御信号（第２の倍角表示制御信号）により第１の表示制御モードに設定され、カラムアドレスデコーダ４４は、カラムアドレス用倍角表示制御信号（第１の倍角表示制御信号）により第２の表示制御モードに設定される。従って、ロウアドレスデコーダ４２は、１つのロウアドレス線を順次選択していく。またカラムアドレスデコーダ４４は、隣接する２つのカラムアドレス線を順次選択していく。これにより、隣接する２つのカラムアドレスの記憶領域ごとに、１ドット分の表示データが順次書き込まれていく。こうすることで、横２倍角された１フレーム分の表示データが生成される。
【００３８】
図２（Ｃ）は、縦２倍角表示動作の場合を示している。この場合、ロウアドレスデコーダ４２は、ロウアドレス用倍角表示制御信号（第２の倍角表示制御信号）により第２の表示制御モードに設定され、カラムアドレスデコーダ４４は、カラムアドレス用倍角表示制御信号（第２の倍角表示制御信号）により第１の表示制御モードに設定される。従って、カラムアドレスデコーダ４４は、１つのカラムアドレス線を順次選択していく。一方、ロウアドレスデコーダ４２は、隣接する２つのロウアドレス線を順次選択していく。これにより、隣接する２つのロウアドレスの記憶領域ごとに、１ドット分の表示データが順次書き込まれていく。こうすることで、縦２倍角された１フレーム分の表示データが生成される。
【００３９】
図２（Ｄ）は、縦横２倍角（４倍角）表示動作の場合を示している。この場合、ロウアドレスデコーダ４２は、ロウアドレス用倍角表示制御信号（第２の倍角表示制御信号）により第２の表示制御モードに設定され、カラムアドレスデコーダ４４は、カラムアドレス用倍角表示制御信号（第１の倍角表示制御信号）により第２の表示制御モードに設定される。従って、ロウアドレスデコーダ４２は、隣接する２つのロウアドレス線を順次選択していく。またカラムアドレスデコーダ４４も、隣接する２つのカラムアドレス線を順次選択していく。これにより、隣接する２つのロウアドレス及び隣接する２つのカラムアドレスの記憶領域ごとに、１ドット分の表示データが順次書き込まれていく。こうすることで、縦及び横に２倍角された１フレーム分の表示データが生成される。
【００４０】
このようなデータ書込回路４０の機能を切り替える倍角表示制御信号は、例えば外部から入力されたコマンドのデコード結果に基づいて生成される。すなわち、表示駆動回路１０に設けられたモード設定レジスタに設定されたコマンドに基づいて生成される。また、モード設定レジスタを含まず、表示データ自身のデコード結果に基づいて倍角表示制御信号を生成するようにしてもよい。
【００４１】
以上のように、表示データＲＡＭ２０に書き込まれた表示データを用いて、電極駆動回路３０により表示部を駆動することにより、ｎ倍角表示を行うことができる。この際、表示駆動回路１０では、通常表示用表示データを用いて表示データＲＡＭ２０に書き込みを行うため、表示データのデータ量を増加させることがない。更に、表示データの書き込みクロック等の周波数を大きくする必要がなく低消費電力化を維持することができる。また、ロウアドレスデコーダ４２又はカラムアドレスデコーダ４４の回路を一部変更するのみで、表示部の電極の駆動方法を新たに変更する必要がなく、最低限の設計変更コストで倍角表示を実現することができるようになる。
【００４２】
（電子機器の説明）
図３に、本実施形態における表示駆動回路が適用される電子機器の概略ブロック図である。この電子機器は、ＭＰＵ（マイクロプロセッサユニット）５０と、表示ユニット（広義には電気光学装置、表示部）６０とを含む。表示ユニット６０は、電気光学素子を有するマトリクスパネルである表示パネル（例えばカラー液晶パネル。広義には、表示部）６２と、この表示パネル６２を駆動するＲＡＭ内蔵のＸドライバＩＣ６４と、走査用のＹドライバＩＣ６６とを有する。ＸドライバＩＣ６４として、本実施形態における表示駆動回路が適用され、ＸドライバＩＣ６４が内蔵する表示データＲＡＭ６５は、図１及び図２に示した表示データＲＡＭ２０と同様の表示データが記憶される。
【００４３】
表示パネル６２は、電圧印加によって光学特性が変化する液晶その他の電気光学素子を用いたものであればよい。表示パネル６２としては、例えば単純マトリクスパネルで構成でき、この場合、複数のセグメント電極（第１の電極）が形成された第１基板と、コモン電極（第２の電極）が形成された第２基板との間に、液晶が封入される。表示パネル６２は薄膜トランジスタ（ＴＦＴ）、薄膜ダイオード（ＴＦＤ）等の三端子素子、二端子素子を用いたアクティブマトリクスパネルであっても良い。これらのアクティブマトリクスパネルも、ＲＡＭ内蔵ＸドライバＩＣ６４により駆動される信号電極（第１の電極）と、ＹドライバＩＣ（広義には走査電極駆動回路）６６により走査駆動される走査電極（第２の電極）を有する。
【００４４】
また表示パネル６２には、画素が形成されるガラス基板上に、ＸドライバＩＣ６４及びＹドライバＩＣ６６の少なくとも一方を形成するようにしてもよい。例えば、表示パネル（広義には電気光学装置）６２は、第１及び第２の電極により特定される画素と、第１の電極を駆動するＸドライバＩＣと、第２の電極を駆動するＹドライバＩＣとを含んで構成される。この場合、実装面積を大幅に削減して、電子機器の小型・軽量化に貢献することができる。
【００４５】
ＭＰＵ５０から表示ユニット６０には、図３に示すように、表示コマンドと、表示データとが供給される。すなわち、ＭＰＵ５０は表示データ生成回路としての機能をも有する。表示コマンドとして代表的なものに、コマンド／データの区別を示す信号Ａ０、反転リセット信号ＸＲＥＳ、反転チップセレクト信号ＸＣＳ、反転リード信号ＸＲＤ及び反転ライト信号ＸＷＲ等がある。データＤ０〜Ｄ７は８ビットのコマンドデータ又は表示データであり、コマンド／データ識別信号Ａ０の論理レベルによって区別されている。
【００４６】
図４に、図３に示すＭＰＵ５０及び表示ユニット６０を携帯電話機に搭載した例を示している。図４に示すＭＰＵ５０は、携帯電話機７０の制御を司るＣＰＵ５２を有し、このＣＰＵ５２にはワークメモリ５４が接続されている。携帯電話機７０には、アンテナ７２を介して受信された信号を復調し、或いはアンテナ７２を介して送信される信号を変調する変復調回路７４が設けられている。携帯電話機７０でのデータ送受信などに必要な操作情報は、操作入力部７６を介して入力される。
【００４７】
アンテナ７２から入力される信号は、変復調回路７４を介して復調されてＣＰＵ５２において信号処理される。ＣＰＵ５２は、操作入力部７６からの情報等に基づき、必要によりワークメモリ５４を用いて、表示パネル６２の表示を行うための各種表示コマンド、或いは表示データを表示ユニット６０に出力する。表示コマンドとしては、表示パネル６２の表示エリア上にウィンドウ表示を行う領域を例えばスタートアドレスＳＡ及びエンドアドレスＥＡにより特定される矩形領域として設定するコマンドや、上述の倍角表示を行うためのコマンドなどがある。
【００４８】
図５（Ａ）、（Ｂ）に、ＸドライバＩＣ６４により倍角表示を行った場合の効果を説明するための図を示す。図５（Ａ）は、従来型の携帯電話機の表示画面の表示エリアに合わせて作成されたコンテンツを、表示ドット数を多くした次世代型の携帯電話機の表示画面の表示エリアに表示させた場合を示している。従来型の携帯電話機が普及した場合、その携帯電話機の表示画面の表示エリアに合わせて作成されたコンテンツも多くなる。その結果、各種世代の携帯電話機の表示画面に対応して、種々のサイズのコンテンツが混在した状態となる。縦方向のドット数Ｈ、横方向のドット数Ｗの表示エリアに合わせて作成されたコンテンツを、縦方向のドット数２Ｈ、横方向のドット数２Ｗの表示エリアを有する次世代型の携帯電話機に表示させた場合、図５（Ａ）に示すようになる。すなわち、表示画面のサイズ拡大が制約されている一方で、表示ドットがより多くなるため、各ドットが高精細となる。そのため、従来型の携帯電話機に合わせて作成されたコンテンツを次世代型の携帯電話機の表示画面に表示させると、コンテンツ自体が小さく表示されてしまう。
【００４９】
そこで本実施形態によれば、例えば図５（Ａ）のような表示画面を見たユーザが操作入力部７６を介して４倍角表示を行うように指示すると、モードを切り替えて倍角表示を行って例えば図５（Ｂ）に示すように４倍角表示される。すなわち、ＸドライバＩＣ６４は、モード設定レジスタを含み、該モード設定レジスタの設定内容に応じて、（Ｋロウ×Ｌカラム）（Ｋ、Ｌは正の整数）分の表示データをｎ倍角して、（Ｍロウ×Ｎカラム）（Ｋ×Ｌ＜Ｍ×Ｎ、かつＫはＭ以上の整数、ＬはＮ以上の整数）分の表示エリアを有する表示部を駆動することができる。この際、上述したように表示データＲＡＭ６５に、隣り合うロウアドレス及び隣り合うカラムアドレスのうち少なくとも一方を同時選択した複数ドット分の記憶領域に１ドット分の表示データを書き込んでｎ倍角を行う。従って、表示パネルのセグメント電極（第１の電極）及びコモン電極（第２の電極）の駆動方法を一切変更することなく、表示データＲＡＭ６５への書き込みを制御するだけで、低消費電力を維持しつつ、非常に簡素な構成で倍角表示を行うことができる。
【００５０】
（ＸドライバＩＣの説明）
次に、ＲＡＭ内蔵のＸドライバＩＣ６４の構成について具体的に説明する。
【００５１】
図６に、ＸドライバＩＣ６４のブロック図を示す。ＸドライバＩＣ６４の入出力回路として、ＭＰＵインターフェース１００と入出力バッファ１０２とが設けられている。ＭＰＵインターフェース１００には、反転チップセレクト信号ＸＣＳ、コマンド／データの識別信号Ａ０、反転リード信号ＸＲＤ、反転ライト信号ＸＷＲ、反転リセット信号ＸＲＥＳなどが入力される。入出力バッファ１０２には、例えば８ビットのコマンドまたは表示データＤ０〜Ｄ７が入力される。ＸドライバＩＣ６４には、ＭＰＵインターフェース１００及び入出力バッファ１０２に接続されたバスライン１１０が設けられている。
【００５２】
バスライン１１０にはバスホールダ１１２とコマンドデコーダ１１４とが接続されている。なお、入出力バッファ１０２にはステータス設定回路１１６が接続され、ＸドライバＩＣ６４の動作状態がＭＰＵ５０に出力されるようになっている。バスライン１１０は、表示データＲＡＭ１６０のＩ／Ｏバッファ１６２に接続され、表示データＲＡＭ１６０に対して読み出し、書き込みされる表示データが伝送される。
【００５３】
ＸドライバＩＣ６４には、上述した表示データＲＡＭ１６０、Ｉ／Ｏバッファ１６２の他に、ＭＰＵ系制御回路１３０、カラムアドレスデコーダ１４４、ロウアドレスデコーダ１５２、ドライバ系制御回路１７０、ＰＷＭデコード回路１８０及び液晶駆動回路１９０などが設けられている。
【００５４】
ＭＰＵ系制御回路１３０は、コマンドデコーダ１１４を介して入力されるＭＰＵ５０の表示コマンドに基づいて、表示データＲＡＭ１６０に対する読み出し、書き込み動作を制御する。このＭＰＵ系制御回路１３０により制御されるカラムアドレスデコーダ１４４及びロウアドレスデコーダ１５２が設けられている。本実施形態では、カラムアドレスデコーダ１４４は、入力カラムアドレスに基づいて、表示データの書き込み用カラムアドレスと表示データの読み出し用カラムアドレスを指定する。ロウアドレスデコーダ１５２は、入力ロウアドレスに基づいて、表示データの書き込み用ロウアドレスと表示データの読み出し用ロウアドレスを指定する。
【００５５】
またＸドライバＩＣ６４は、ドライバ系制御回路１７０により制御されて１ライン毎に表示アドレスを指定する表示アドレス制御回路１５６を含んでいる。
【００５６】
ドライバ系制御回路１７０は、Ｘドライバ系制御回路１７２及びＹドライバ系制御回路１７４を含む。このドライバ系制御回路１７０は、発振回路１７６からの発振出力に基づいて階調制御パルスＧＣＰ、極性反転信号ＦＲ、ラッチパルスＬＰなどを発生し、ＭＰＵ系制御回路１３０とは独立して、表示アドレス制御回路１５６、ＰＷＭデコード回路１８０、電源制御回路１７８及びＹドライバＩＣ６６を制御する。
【００５７】
ＰＷＭデコード回路１８０は、表示アドレス制御回路１５６により指定された表示アドレスに基づいて表示データＲＡＭ１６０より１ライン毎に読み出されるデータをラッチして、極性反転周期に従って階調値に応じたパルス幅の信号を出力する。液晶駆動回路１９０は、ＰＷＭデコード回路１８０からの信号を、ＬＣＤ表示系の電圧に応じた電圧にシフトさせ、図３に示す表示パネル６２のセグメント電極ＳＥＧに供給する。
【００５８】
ここで、図６における表示データＲＡＭ１６０が、図１における表示データＲＡＭ２０に相当する。また図６における液晶駆動回路１９０が、図１における電極駆動回路３０に相当する。また図６におけるＭＰＵ系制御回路１３０及びロウアドレスデコーダ１５２が、図１におけるデータ書込回路４０とロウアドレスデコーダ４２とに相当する。更に図６におけるＭＰＵ系制御回路１３０及びカラムアドレスデコーダ１４４が、図１におけるデータ書込回路４０とカラムアドレスデコーダ４４とに相当する。更にまた、モード設定レジスタは、コマンドデコーダ１１４においてデコードされ、その内容が例えばＭＰＵ系制御回路１３０に保持される。
【００５９】
図７に、表示データＲＡＭ１６０及びその周辺回路の概略回路図を示す。図７において、第１及び第２行目のメモリセルＣ１０、Ｃ１１、・・・、Ｃ２０、Ｃ２１、・・・が示されている。ここでは説明を簡略化するため、各メモリセルが、表示パネルの各画素に対応しているものとする。
【００６０】
この場合、メモリセルＣ１０、Ｃ１１は、隣り合うカラムアドレスにより指定される。同様にメモリセルＣ２０、Ｃ２１は、隣り合うカラムアドレスにより指定される。またメモリセルＣ１０、Ｃ２０は、隣り合うロウアドレスにより指定される。同様にメモリセルＣ１１、Ｃ２１は、隣り合うロウアドレスにより指定される。このような各メモリセルには、第１及び第２のワード線Ｗ１、Ｗ２と、ビット線対Ｂ１、／Ｂ１とが接続されている。
【００６１】
カラムアドレスデコーダ１４４は、ビット線対Ｂ１、／Ｂ１に接続されたカラムスイッチＳＷ１をオン、オフさせる信号を出力する。ロウアドレスデコーダ１５２は、第１のワード線Ｗ１をアクティブにする信号を出力する。表示アドレス制御回路１５６は、第２のワード線Ｗ２をアクティブにする信号を出力する。
【００６２】
カラムアドレスデコーダ１４４及びロウアドレスデコーダ１５２は、表示データを書き込むときと、表示データを読み出すときに、カラムアドレス及びロウアドレスを指定する。このアドレス指定によりバスライン１１０、カラムスイッチＳＷ１を介して、表示データＲＡＭ１６０に対して表示データの読み出し又は書き込みが行われる。
【００６３】
表示アドレス制御回路１５６は、第２のワード線Ｗ２を順次１本ずつアクティブにすることで、１ライン上の全メモリセルのデータを表示データ出力線ＯＵＴに読み出すものである。この読み出しデータが図６に示すＰＷＭデコード回路１８０に供給されて液晶駆動に供される。
【００６４】
図８に、メモリセルＣ１０の回路図を示す。メモリセルＣ１０は、他のメモリセルと同一の構成を有する。このメモリセルＣ１０は、２つのＣＭＯＳインバータ２０１、２０２にて構成されるメモリ素子２００を有する。２つのＣＭＯＳインバータ２０１、２０２は、その入出力同士を互いに接続する第１及び第２の配線２０４、２０６を有する。第１の配線２０４とビット線Ｂ１との間には第１のＮ型ＭＯＳトランジスタ２１０が接続される。第１のＮ型ＭＯＳトランジスタ２１０のゲートは第１のワード線Ｗ１に接続されている。同様に、第２の配線２０６とビット線／Ｂ１との間には第２のＮ型ＭＯＳトランジスタ２１２が接続される。第２のＮ型ＭＯＳトランジスタ２１２のゲートは第１のワード線Ｗ１に接続されている。
【００６５】
このようなメモリセルにおいて、ロウアドレスデコーダ１５２からのアクティブ信号により第１のワード線Ｗ１が「Ｈ」（第１のワード線Ｗ１の電圧に対応する論理レベルが「Ｈ」）になると、第１及び第２のＮ型トランジスタ２１０、２１２がオンになる。これにより、メモリセルＣ１０は一対のビット線Ｂ１、／Ｂ１と接続される。このとき、カラムアドレスデコーダ１４４からのアクティブ信号によりカラムスイッチＳＷ１がオンしていると、メモリセルＣ１０に対するデータの読み出し、又は書き込みが可能となる。
【００６６】
また、電源供給線ＶＤＤと表示データ出力線ＯＵＴとの間には第１及び第２のＰ型ＭＯＳトランジスタ２２０、２２２が接続されている。第１のＰ型ＭＯＳトランジスタ２２０のゲートは第２の配線２０６に接続される。第２のＰ型ＭＯＳトランジスタ２２２のゲートは第２のワード線Ｗ２に接続されている。
【００６７】
メモリセルＣ１０のデータを表示データ出力線ＯＵＴに読み出す前に、この表示データ出力線ＯＵＴは「Ｌ」（表示データ出力線ＯＵＴの電圧に対応する論理レベルが「Ｌ」）にプリチャージされている。このプリチャージ動作後に第２のワード線Ｗ２を「Ｌ」として第２のＰ型ＭＯＳトランジスタ２２２をオンさせた状態で、表示データ出力線ＯＵＴのデータがＰＷＭデコード回路１８０にてラッチされる。このとき、第２の配線２０６の論理レベルが「Ｈ」（第１の配線２０４の論理レベルが「Ｌ」）であれば表示データ出力線ＯＵＴは「Ｌ」のままである。一方、第２の配線２０６の論理レベルが「Ｌ」（第１の配線２０４の論理レベルが「Ｈ」）であれば表示データ出力線ＯＵＴは「Ｈ」となる。このようにして、表示データＲＡＭ１６０からの表示データの読み出しを１ライン単位で一斉に行うことができる。
【００６８】
（カラムアドレスデコーダ及びロウアドレスデコーダ）
次にこのような構成のメモリセルに接続されるビット線対Ｂ１、／Ｂ１を指定して横方向の倍角表示を実現するカラムアドレスデコーダ１４４について説明する。なお、ロウアドレスデコーダ１５２についても同様の構成とすることで、第１のワード線Ｗ１を指定して縦方向の倍角表示を実現することができる。そのため、ロウアドレスデコーダ１５２についての説明を省略する。
【００６９】
図９に、カラムアドレスデコーダ１４４の構成の概要を示す。ここで、カラムアドレスデコーダ１４４は、入力カラムアドレスデータＣＡ０〜ＣＡ９により、カラムアドレス（カラム位置、カラム番号）を指定するものとして説明する。すなわち、カラムアドレスデコーダ１４４により、１０ビットの入力カラムアドレスデータＣＡ０〜ＣＡ９により特定されたカラム位置に対応したビット線対Ｂ１、／Ｂ１が選択される。
【００７０】
カラムアドレスデコーダ１４４は、最下位ビット生成回路２４０と、デコード回路２４２とを含む。最下位ビット生成回路２４０には、入力カラムアドレスデータの最下位ビットＣＡ０が入力される。そして最下位ビット生成回路２４０は、倍角表示制御信号ＳＥＬに基づいて、反転最下位ビット信号ＸＡ０及び正転最下位ビット信号ＴＡ０を生成する。
【００７１】
より具体的には、最下位ビット生成回路２４０は、倍角表示制御信号ＳＥＬにより第１の表示制御モードに設定されたときは、入力カラムアドレスデータの最下位ビットＣＡ０の反転信号を反転最下位ビット信号ＸＡ０、最下位ビットＣＡ０の正転信号を正転最下位ビット信号ＴＡ０としてそれぞれ出力する。これにより、入力カラムアドレスデータの最下位ビットＣＡ０を含む入力カラムアドレスデータＣＡ１〜ＣＡ９入力カラムアドレスデータに基づいて、カラム位置が１つのみ選択される。１ビットの表示データは、選択された１つのカラム位置のメモリセルに書き込まれることになる。一方、最下位ビット生成回路２４０は、倍角表示制御信号ＳＥＬにより第２の表示制御モードに設定されたときは、入力カラムアドレスデータの最下位ビットＣＡ０に関わらず、反転最下位ビット信号ＸＡ０及び正転最下位ビット信号ＴＡ０を所与の論理レベル「Ｈ」又は「Ｌ」に固定して出力する。この場合、実際には入力カラムアドレスデータの最下位ビットＣＡ０を除く入力カラムアドレスデータＣＡ１〜ＣＡ９によりデコードされることになるため、入力カラムアドレスデータに対し、カラム位置が２つ選択される。１ビットの表示データは選択された２つのカラム位置のメモリセルに書き込まれることになる。
【００７２】
反転最下位ビット信号ＸＡ０、正転最下位ビット信号ＴＡ０、入力カラムアドレスデータＣＡ１〜ＣＡ９は、デコード回路２４２に入力される。デコード回路２４２は、これら１１ビットのカラムアドレス信号に基づいて、１又は複数のカラム位置を指定する。
【００７３】
倍角表示制御信号ＳＥＬは、モード設定レジスタ２５０から出力される。モード設定レジスタ２５０は、例えばカラムアドレスデコーダ１４４の外部に設けられる。モード設定レジスタ２５０には、例えばＭＰＵ５０からのモード設定コマンド（広義には表示コマンド）が設定される。モード設定レジスタ２５０に設定されたコマンドの内容がデコードされ、倍角表示制御信号ＳＥＬとして出力される。モード設定コマンドは、通常表示や２倍角表示等を指示するものである。
【００７４】
なお図９において、モード設定レジスタ２５０は、カラムアドレスデコーダ１４４及びロウアドレスデコーダ１５２それぞれに対して設けられている。しかし、モード設定レジスタ２５０をカラムアドレスデコーダ１４４及びロウアドレスデコーダ１５２に対し共通に設けてもよい。この場合、モード設定レジスタ２５０からカラムアドレスデコーダ１４４及びロウアドレスデコーダ１５２に対して、カラムアドレス用及びロウアドレス用（第１及び第２の）倍角表示制御信号が出力される。
【００７５】
図１０に、図９に示す最下位ビット生成回路２４０の構成例を示す。最下位ビット生成回路２４０は、倍角表示制御信号ＳＥＬにより切り替え制御が行われるセレクタ回路として、非常に簡素な論理回路で実現することができる。
【００７６】
図１１に、図１０に示す最下位ビット生成回路２４０の真理値表を示す。倍角表示制御信号ＳＥＬの論理レベルが「Ｈ」のとき、通常表示モード（第１の表示制御モード）として、正転最下位ビット信号ＴＡ０及び反転最下位ビット信号ＸＡ０は、入力カラムアドレスデータの最下位ビットＣＡ０の論理レベルをそのまま出力する。一方、倍角表示制御信号ＳＥＬの論理レベルが「Ｌ」のとき、倍角表示モード（第２の表示制御モード）として、正転最下位ビット信号ＴＡ０及び反転最下位ビット信号ＸＡ０は、入力カラムアドレスデータの最下位ビットＣＡ０の論理レベルに関わらず、所与の論理レベルを固定的に出力する。図１０に示す最下位ビット生成回路２４０では、第２の表示制御モードにおいて、正転最下位ビット信号ＴＡ０は論理レベル「Ｈ」、反転最下位ビット信号ＸＡ０は論理レベル「Ｈ」が、それぞれ固定的に出力される。
【００７７】
図１２に、デコード回路２４２の構成の一例を示す。図１２においてデコード回路２４２は、ＲＯＭデコーダにより実現される。すなわち、デコード回路２４２は、図１０に示す１１ビットのカラムアドレス信号線のいずれかがゲートに接続されるＮ型ＭＯＳトランジスタを含む。Ｎ型ＭＯＳトランジスタのソース及びドレインは、プリチャージ線に挿入される。プリチャージ線の一端は、プリチャージ回路２６０において所与のプリチャージ信号により規定されるタイミングで、論理レベル「Ｈ」にプリチャージされる。そして、各プリチャージ回路の出力が、各カラム位置に対応付けられる。例えば、図１２において、正転最下位ビット信号ＴＡ０の論理レベルが「Ｈ」のとき、カラム位置（カラムアドレス、カラム番号）００１、０１１、１０１の各プリチャージ線に接続されるＮ型ＭＯＳトランジスタがオンとなる。反転最下位ビット信号ＸＡ０に接続されるＮ型ＭＯＳトランジスタはオフとなる。カラムアドレス信号ＣＡ１〜ＣＡ９の論理レベルによって、直列接続されたＮ型ＭＯＳトランジスタが全てオンとなったラインだけが、接地レベルに導通する。その結果、各プリチャージ回路２６０の出力は１本だけが論理レベル「Ｈ」となり、カラム位置が選択されることになる。
【００７８】
図１３に、図９に示すカラムアドレスデコーダ１４４の真理値表を示す。これまで説明した構成のカラムアドレスデコーダ１４４に対し、入力カラムアドレスデータＣＡ０〜ＣＡ９を入力した場合に、倍角表示制御信号ＳＥＬの論理レベルに応じて選択されるカラム位置（カラムアドレス）を示している。すなわち、倍角表示制御信号ＳＥＬにより通常表示モード（第１の表示制御モード）が選択されているときには、１つの入力カラムアドレスデータに対して、対応するカラムアドレスが選択される。また、倍角表示制御信号ＳＥＬにより倍角表示モード（第２の表示制御モード）が選択されているときには、１つの入力カラムアドレスデータに対して、隣り合うカラムアドレスが同時に選択される。すなわち、倍角表示モードでは、入力カラムアドレスデータの最下位ビットＣＡ０を除く入力カラムアドレスデータＣＡ１〜ＣＡ９を用いてデコードされる。そして、同時選択された隣り合うカラムアドレスにより特定される表示データＲＡＭのメモリセルに、１ドット分の表示データが書き込まれる。
【００７９】
なおデコード回路２４２をＲＯＭデコーダで実現したが、これに限定されるものではない。例えば、以下の論理回路により実現することも可能である。
【００８０】
図１４に、デコード回路２４２とほぼ同等の機能を有するデコード回路の構成例を示す。図１４におけるデコード回路２８０では、入力カラムアドレスデータＣＡ０〜ＣＡ９に基づき、カラム位置を指定するためのカラム選択信号ＸＣＳＬ［０：３］を出力すると共に、各カラムに表示データを書き込むための書き込み信号ＸＷＥ［０：１］を出力する。カラム選択信号ＸＣＳＬ［０］の論理レベルが「Ｌ」のとき、カラム位置（カラムアドレス）「０」が選択されることを示す。同様に、カラム選択信号ＸＣＳＬ［ｉ］（１≦ｉ≦３、ｉは整数）の論理レベルが「Ｌ」のとき、カラム位置（カラムアドレス）「ｉ」が選択されることを示す。書き込み信号ＸＷＥ［０］は、カラム位置「０」、「１」共用の書き込みパルスである。書き込み信号ＸＷＥ［１］は、カラム位置「２」、「３」共用の書き込みパルスである。また図１４において、入力カラムアドレスデータＣＡ１の反転信号をＸＡ１、正転信号をＴＡ１としている。
【００８１】
図１５（Ａ）、（Ｂ）に、通常表示モード及び倍角表示モードにおけるデコード回路２８０のタイミングチャートの一例を示す。通常表示モードでは、図１５（Ａ）に示すように、反転最下位ビット信号ＸＡ０及び正転最下位ビット信号ＴＡ０は、互いに論理が反転して入力される。その結果、期間Ｔ０においてカラムアドレス「０」、期間Ｔ１においてカラムアドレス「１」、期間Ｔ２においてカラムアドレス「２」、期間Ｔ３においてカラムアドレス「３」が選択される。従って、期間Ｔ０において書き込み信号ＸＷＥ［０］がアクティブになるタイミングで、カラムアドレス「０」に対して１ドット分の表示データが書き込まれる。また、期間Ｔ１において書き込み信号ＸＷＥ［０］がアクティブになるタイミングで、カラムアドレス「１」に対して１ドット分の表示データが書き込まれる。期間Ｔ２において書き込み信号ＸＷＥ［１］がアクティブになるタイミングで、カラムアドレス「２」に対して１ドット分の表示データが書き込まれる。また、期間Ｔ３において書き込み信号ＸＷＥ［１］がアクティブになるタイミングで、カラムアドレス「３」に対して１ドット分の表示データが書き込まれる。
【００８２】
一方、倍角表示モードでは、図１５（Ｂ）に示すように、反転最下位ビット信号ＸＡ０及び正転最下位ビット信号ＴＡ０は、論理レベル「Ｌ」に固定されて入力される。その結果、期間Ｔ１０においてカラムアドレス「０」、「１」、期間Ｔ１１においてカラムアドレス「２」、「３」がそれぞれ同時に選択される。従って、期間Ｔ１０において書き込み信号ＸＷＥ［０］がアクティブになるタイミングで、カラムアドレス「０」、「１」に対して１ドット分の表示データが書き込まれる。また、期間Ｔ１１において書き込み信号ＸＷＥ［１］がアクティブになるタイミングで、カラムアドレス「２」、「３」に対して１ドット分の表示データが書き込まれる。
【００８３】
なお、ここではカラムアドレスについて説明したが、ロウアドレスについても「カラム」を「ロウ」に置き換えて同様に構成することができる。
【００８４】
以上説明したような構成において、モード設定レジスタの内容を倍角表示モードに切り替えたときに、カラムアドレス及びロウアドレスのうち少なくとも一方の隣り合うアドレスを同時選択して図２（Ｂ）〜（Ｄ）に示したように１ドット分の表示データの書き込みを行う。これにより、表示データＲＡＭに書き込まれた表示データをこれまでの表示パネルの駆動方法により駆動することで倍角表示を行うことができる。
【００８５】
ところで、上述のようにモード設定レジスタにより、通常表示モードと倍角表示モードとを切り替え可能に構成することで、表示エリア内でウィンドウ表示を行う場合に、これまでに比べて表示データ量を少なくすることができる。
【００８６】
図１６（Ａ）、（Ｂ）に、ウィンドウ表示を行う場合の表示データの書き込み例の説明図を示す。図１６（Ａ）に示すように、表示パネルの表示エリア３００内で、ウィンドウ表示エリア３１０が設定される場合を考える。ウィンドウ表示エリア３１０は、例えばスタートアドレスＳＡ及びエンドアドレスＥＡにより特定される矩形の表示エリアとして設定される。この場合、ＭＰＵ５０は、スタートアドレスＳＡ及びエンドアドレスＥＡに対応する表示データＲＡＭ１６０の記憶領域に、ウィンドウ表示エリアの表示データを書き込めばよい。表示エリア３００のうちウィンドウ表示エリア３１０を除くエリアは背景表示エリア３２０とされる。これまで、背景表示エリア３２０の表示データについて、１ドットずつ背景色に対応して、ＭＰＵにより表示データＲＡＭに書き込まれていた。すなわち、ウィンドウ表示エリア３１０及び背景表示エリア３２０の表示データが１ドットずつＭＰＵにより表示データＲＡＭに書き込まれていた。
【００８７】
しかしながら本実施形態によれば、図１６（Ｂ）に示すように、ウィンドウ表示エリア３１０に対応する表示データＲＡＭ１６０の記憶領域には通常表示モードで１ドットずつ書き込み、背景表示エリア３２０に対応する表示データＲＡＭ１６０の記憶領域には倍角表示モードで背景色に対応した表示データを表示データＲＡＭ１６０に書き込むことができる。これにより、ＭＰＵ５０から表示データＲＡＭ１６０を内蔵するＸドライバＩＣ６４に対して転送されるデータ量を大幅に削減することができる。例えば、４倍角表示モードで背景色に対応した表示データを書き込む場合、転送されるデータ量を４分の１近くに抑えることができ、低消費電力化を図ることができる。
【００８８】
なお、本発明は上述した実施の形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。
【００８９】
また、本発明のうち従属請求項に係る発明においては、従属先の請求項の構成要件の一部を省略する構成とすることもできる。また、本発明の１の独立請求項に係る発明の要部を、他の独立請求項に従属させることもできる。
【図面の簡単な説明】
【図１】本実施形態における表示駆動回路の構成の概要を示すブロック図。
【図２】図２（Ａ）〜（Ｄ）は表示データＲＡＭへの書込動作の模式図。
【図３】本実施形態の表示駆動回路が適用される電子機器のブロック図。
【図４】ＭＰＵ及び表示ユニットを携帯電話機に搭載した例を示す図。
【図５】図５（Ａ）、（Ｂ）は本実施形態により倍角表示の効果の説明図。
【図６】ＸドライバＩＣのブロック図。
【図７】表示データＲＡＭ及びその周辺回路の概略回路図。
【図８】メモリセルの回路図。
【図９】カラムアドレスデコーダの構成の概要を示すブロック図。
【図１０】最下位ビット生成回路の構成例を示す回路図。
【図１１】図１０に示す最下位ビット生成回路の真理値表を示す図。
【図１２】デコード回路の構成の一例を示す回路図。
【図１３】カラムアドレスデコーダの真理値表を示す図。
【図１４】デコード回路と同等の機能を有する他のデコード回路の回路図。
【図１５】図１５（Ａ）、（Ｂ）はデコード回路のタイミング図。
【図１６】図１６（Ａ）、（Ｂ）はウィンドウ表示の表示データの書き込み例の説明図。
【符号の説明】
１０　表示駆動回路（ドライバ）、２０　表示データＲＡＭ（メモリ）、３０　電極駆動回路、４０　データ書込回路、４２　ロウアドレスデコーダ、
４４　カラムアドレスデコーダ
【図１】
2004133352.tif 000003
【図２】
2004133352.tif 000004
【図３】
2004133352.tif 000005
【図４】
2004133352.tif 000006
【図５】
2004133352.tif 000007
【図６】
2004133352.tif 000008
【図７】
2004133352.tif 000009
【図８】
2004133352.tif 000010
【図９】
2004133352.tif 000011
【図１０】
2004133352.tif 000012
【図１１】
2004133352.tif 000013
【図１２】
2004133352.tif 000014
【図１３】
2004133352.tif 000015
【図１４】
2004133352.tif 000016
【図１５】
2004133352.tif 000017
【図１６】
2004133352.tif 000018