(57)【要約】【課題】入出力端子の配置を簡素化し、素子の個数を制限することなく配置でき、複数個の素子の特性を揃え、温度特性に優れた磁電変換器を提供すること。【解決手段】基板上に半導体結晶を成長させた薄膜層を感磁部の動作層２とする薄膜磁電変換素子１を複数個設け、薄膜磁電変換素子１はスルーホールを有するプリント配線板７にダイボンディング／ワイヤボンディング工法によるフェースアップ実装、あるいはフリップチップ工法によるフェースダウン実装した後、樹脂封止した構造となっているため、入出力端子４，６ａ〜６ｇの配置を簡素化でき、かつ磁電変換素子１の個数を制限することなく配置できる。また、基板を研磨し基板厚を薄くすることにより、磁電変換素子１の動作層２と樹脂表面との距離を０．１〜０．５ｍｍ以下にしているため、高感度に紙幣等の磁気パターンを検出できる。【選択図】　　　　図１
2004055851.tif 000002
【特許請求の範囲】
【請求項１】
基板上に半導体結晶を成長させた薄膜層を感磁部の動作層とする薄膜磁電変換素子を複数個設け、該薄膜磁電変換素子を、スルーホールを有するプリント配線板にダイボンディング／ワイヤボンディング工法によるフェースアップ実装、あるいはフリップチップ工法によるフェースダウン実装された後、樹脂封止されていることを特徴とする磁電変換器の作製方法。
【請求項２】
前記基板を研磨して基板厚を薄くすることにより、前記動作層と前記樹脂表面との距離を０．１〜０．５ｍｍにすることを特徴とする請求項１に記載の磁電変換器の作製方法。
【請求項３】
前記基板は、半導体からなることを特徴とする請求項２に記載の磁電変換器の作製方法。
【請求項４】
前記基板は、Ｓｉ又はＧａＡｓであることを特徴とする請求項３に記載の磁電変換器の作製方法。
【請求項５】
前記動作層の組成が、ＩｎｘＧａ１−ｘＡｓｙＳｂ１−ｙ（０≦ｘ≦１、０≦ｙ≦１）であることを特徴とする請求項４に記載の磁電変換器の作製方法。
【請求項６】
前記動作層には、キャリアを増加させるための不純物が添加されていることを特徴とする請求項５に記載の磁電変換器の作製方法。
【請求項７】
前記動作層のキャリアの数が、２×１０１６／ｃｍ３から１×１０１８／ｃｍ３の範囲であることを特徴とする請求項６に記載の磁電変換器の作製方法。
【請求項８】
請求項１乃至７いずれかに記載の磁電変換器の作製方法により作製されたことを特徴とする磁電変換器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、磁電変換器及びその作製方法に関し、より詳細には、紙幣等の磁気パターンや磁気情報を読み取るための磁電変換器及びその作製方法に関する。
【０００２】
【従来の技術】
一般に、磁電変換素子は、その磁電変換素子の入力端子間にバイアスをかけ、周囲の磁場強度の変化に応じて、磁電変換素子内を流れるキャリアの行路が変化することで、出力端子に起電力が生じたり、磁電変換素子の抵抗値が変化したりすることで外部磁場強度の測定を行える素子である。
【０００３】
紙幣等の磁気パターンを認識する磁気センサとして、磁気抵抗素子やホール素子等の磁電変換素子が用いられている。１個の磁気抵抗素子で磁気パターンを検知する場合もあるが、これでは検知幅に限りがあるため、複数個の磁気抵抗素子を走査方向と直交する方向に配置することにより検知幅を拡大している。従来は、複数個の素子をある一定の間隔でリードフレーム上に配置し、ワイヤボンディング工法によって実装されてきた。
【０００４】
図８は、リードフレームにワイヤボンディング工法によって実装した従来の磁電変換器の一例を示す図で、図中符号２１は磁気抵抗素子、２２は長方形状の磁気抵抗効果を有する動作層、２３は電極、２４ａ〜２４ｅは入力端子（電極）、２５ａ〜２５ｅは接地端子（電極）、２６ａ〜２６ｅは出力端子（電極）、３０はリードフレーム、３１はワイヤボンディング、３２はトランスファーモールドを示している。
【０００５】
磁電変換器は、リードフレーム３０上に複数の磁気抵抗素子２１が配置されている。この磁気抵抗素子２１は、２個の長方形状の磁気抵抗効果を有する動作層２２で構成された二素子三端子型のものが多く用いられる。磁気抵抗素子の多くは、バルクのＩｎＳｂの研削によって作製されたものが多く使われている。磁気抵抗素子２１をリードフレーム３０上にダイボンディングした後、入力端子２４ａ〜２４ｅと出力端子２６ａ〜２６ｅと接地端子２５ａ〜２５ｅは、それぞれの電極２３にワイヤボンディング３１することにより接続されている。さらに、エポキシ樹脂等でトランスファーモールド３２することによって磁電変換器が完成する。
【０００６】
図１０は、リードフレームにワイヤボンディング工法によって実装した従来の磁電変換器の他の例を示す図で、図８に示した磁気抵抗素子の替わりにホール素子２８を用いた場合を示す図である。なお、図８と同じ機能を有する構成要素は同一の符号を付してある。
【０００７】
ホール素子２８は、四端子素子であり、入力端子（電極）２４ａ，２４ｂ，２４ｃと接地端子（電極）２５と出力端子（電極）２６ａ（＋），２６ｂ（＋），２６ｃ（＋）、出力電極２６ａ（−），２６ｂ（−），２６ｃ（−）を有する。各ホール素子の四個の電極２３は、それぞれのリードフレームにワイヤボンディング３１することによって接続されている。
【０００８】
【発明が解決しようとする課題】
しかしながら、図９に示すように、リードフレーム３０上のワイヤボンディング工法では、接地端子２５は共通にできるものの入力端子２４を共通にすることは難しかった。図１０に示すように、磁電変換素子としてホール素子を用いた場合では、入力端子２４、接地端子２５ともに共通にできないばかりでなく、出力端子２６（＋）のみを磁電変換器の片方の一辺に揃えることもできず、複雑な入出力端子配置となる問題があった。
【０００９】
図１０では、ホール素子の個数が３個の場合を示したが、ホール素子の個数を増やそうとすると入出力端子配置がより複雑になるばかりでなく、配置できる素子の個数も制限されるという問題もあった。
【００１０】
さらに、従来のバルクを切り出すことによって磁電変換素子を作る方法では、特殊な研磨技術を用いて機械的に薄くするため、磁電変換素子の抵抗を一定の値にすることは困難であり、複数個の磁電変換素子からの検出信号は不揃いであった。また、磁気抵抗素子やホール素子で多く使われているＩｎＳｂ動作層は、温度によって大きく抵抗値が変化し、それによって検出信号の温度特性が大きく使用しにくいものとなっていた。
【００１１】
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、入出力端子配置を簡素化し、磁電変換素子の個数を制限することなく配置でき、さらには複数個の素子の特性を揃え、温度特性に優れた磁電変換器及びその作製方法を提供することにある。
【００１２】
【課題を解決するための手段】
本発明は、このような目的を達成するために、請求項１に記載の発明は、基板上に半導体結晶を成長させた薄膜層を感磁部の動作層とする薄膜磁電変換素子を複数個設け、該薄膜磁電変換素子を、スルーホールを有するプリント配線板にダイボンディング／ワイヤボンディング工法によるフェースアップ実装、あるいはフリップチップ工法によるフェースダウン実装された後、樹脂封止されていることを特徴とする。
【００１３】
また、請求項２に記載の発明は、請求項１に記載の発明において、前記基板を研磨して基板厚を薄くすることにより、前記動作層と前記樹脂表面との距離を０．１〜０．５ｍｍにすることを特徴とする。
【００１４】
また、請求項３に記載の発明は、請求項２に記載の発明において、前記基板は、半導体からなることを特徴とする。
【００１５】
また、請求項４に記載の発明は、請求項３に記載の発明において、前記基板は、Ｓｉ又はＧａＡｓであることを特徴とする。
【００１６】
また、請求項５に記載の発明は、請求項４に記載の発明において、前記動作層の組成が、ＩｎｘＧａ１−ｘＡｓｙＳｂ１−ｙ（０≦ｘ≦１、０≦ｙ≦１）であることを特徴とする。
【００１７】
また、請求項６に記載の発明は、請求項５に記載の発明において、前記動作層には、キャリアを増加させるための不純物が添加されていることを特徴とする。
【００１８】
また、請求項７に記載の発明は、請求項６に記載の発明において、前記動作層のキャリアの数が、２×１０１６／ｃｍ３から１×１０１８／ｃｍ３の範囲であることを特徴とする。
【００１９】
また、請求項８に記載の発明は、請求項１乃至７いずれかに記載の磁電変換器の作製方法により作製されたことを特徴とする磁電変換器である。
【００２０】
このように本発明は、スルーホールを有するプリント基板にダイボンディング／ワイヤボンディング工法によるフェースアップ実装、あるいはフリップチップ工法によるフェースダウン実装により、磁電変換素子の個数に制限無く入出力端子の配置を簡素化でき、かつ磁電変換素子は、基板上に半導体結晶を成長させた薄膜層を感磁部の動作層とし、薄膜層には不純物がドーピングされているために、各磁電変換素子の出力信号が揃い、温度特性に優れた磁電変換器を実現することができる。
【００２１】
【発明の実施の形態】
以下、図面を参照して本発明の実施例について説明する。
図１（ａ），（ｂ）は、本発明の磁電変換器の一実施例を説明するための図で、磁電変換素子として磁気抵抗素子を用いた場合の図である。図２（ａ），（ｂ）は、本発明の磁電変換器の他の実施例を説明するための図で、磁電変換素子としてホール素子を用いた場合の図である。図中符号１は磁気抵抗素子、２は動作層、３は電極、４は入力端子（電極）、５は接地端子（電極）、６ａ〜６ｇ，６ａ（＋）〜６ｇ（＋），６ａ（−）〜６ｇ（−）は出力端子（電極）、７はプリント配線板、８はホール素子、９は配線を示している。
【００２２】
本発明に用いられる動作層２は、磁気抵抗素子の場合は高い磁気抵抗変化率、ホール素子の場合は高いホール起電力を得るために出来るだけ高い電子移動度を有していることが好ましく、Ｓｉ，ＧａＡｓ、ＩｎＳｂやＩｎＡｓおよびこれらの混晶系であるＩｎＡｓＳｂなどが好ましいものとなる。
【００２３】
本発明に用いられる基板は、固体形状を示すものであればどんなものでもよく、例えば、半導体でも誘電体でもセラミックでもガラス基板でも用いることができる。また、半導体基板の中でもＧａＡｓ、Ｓｉ、ＩｎＰ、ＧａＰなどの基板を用いると、特に動作層２の高い電子移動度が得られるようになり、特に好ましいものとなる。
【００２４】
本発明の動作層２中にキャリアを増加させるための不純物を添加する方法としては、動作層２を形成する際に同時に行ってもよいが、成膜後にイオン注入法を用いて打ち込んでもよい。用いられる不純物は、例えば、ＩｎＳｂやＩｎＡｓのようなＩＩＩ−Ｖ族化合物半導体の場合は、Ｓｉ、ＳｎのようなＩＶ族元素やＳｅ、Ｔｅ、Ｓに代表されるＶＩ族元素を添加するとよい。
【００２５】
動作層２にキャリアを増加させるための不純物を添加することで、作製した磁気抵抗素子あるいはホール素子の温度特性を改善する効果がある。しかし、あまりに多くの不純物を添加してしまうと、磁気抵抗素子あるいはホール素子の感度を左右する電子移動度を低下させてしまうという問題があるため、添加するキャリアの数は、２×１０１６／ｃｍ３から１×１０１８／ｃｍ３とすることが好ましく、さらに好ましくは、２×１０１６／ｃｍ３から３×１０１７／ｃｍ３とするのがよい。
【００２６】
本発明での動作層２を形成する方法としては、真空蒸着法が一般的に用いられるが、分子線エピタキシー（ＭＢＥ）法は、薄膜の膜厚や組成の制御性が高く特に好ましい方法である。このため、本発明における磁電変換器に配置される複数の素子の特性差はほとんど無く、各素子からの出力信号を揃えることが出来る。
【００２７】
本発明での電極３に用いられる電極材料は、Ｃｕ単層やＴｉ／Ａｕ、Ｎｉ／Ａｕ、Ｃｒ／Ｃｕ、Ｃｕ／Ｎｉ／Ａｕ、Ｔｉ／Ａｕ／Ｎｉ、Ｃｒ／Ａｕ／Ｎｉ、Ｃｒ／Ｎｉ／Ａｕ／Ｎｉのような積層としてもよい。この電極材料は、作製した素子の使用される動作条件と環境条件に耐えられる材質であれば、どのような材料を用いてもかまわない。
【００２８】
また、電極を形成する方法としては、電子ビーム蒸着や抵抗加熱蒸着といった一般的な真空蒸着法や、スパッタ法やメッキ法によって形成してもよい。また、電極形成後に電極動作層とのオーミック接触性を良好にするために、急昇温熱アニール（ＲＴＡ）法を用いて熱処理することも好ましい。
【００２９】
本発明でのプリント配線板７は、プリント配線４、５が施してあるものであればなんでもよいが、特にガラスセラミック基板、ガラスエポキシ基板、有機レジン基板、シリコン基板が好ましい。配線は、プリント配線板表面処理方法であるＮｉ−Ａｕメッキの処理がされているのが好ましい。
【００３０】
本発明におけるダイボンディング／ワイヤボンディング工法については、従来の技術と何ら変わらない。プリント配線板と磁電変換素子とを接着されるダイボンディング材としては、熱硬化性のＡｇペーストが一般的に用いられる。
【００３１】
本発明におけるフリップチップ工法によるフェースダウン実装の方法としては、はんだ接合工法（Ｃ４）、異方性導電ペースト接続工法（ＡＣＦ）、圧接工法、超音波接合方法などがある。磁電変換素子の動作層を保護するために、上述した方法にて実装した後、プリント配線板と磁電変換素子の間にアンダーフィル樹脂を充填することもある。アンダーフィル樹脂の充填は、信頼性を高くするための方法である。
【００３２】
フェースダウン実装した場合、動作層がプリント配線板側になるため、動作層と磁気インク等を含む印刷物との距離が離れ、感度が低下する可能性がある。そのため、基板を研磨し基板厚を薄くすることにより、印刷物との距離を短くすることが可能となる。感度の観点から、動作層と封止樹脂表面との距離を０．１〜０．５ｍｍにすることが好ましい。また、本発明における樹脂封止の方法の一例として、スクリーン印刷による方法がある。
【００３３】
以下に本発明を具体的な磁電変換器の作製方法の例について説明するが、本発明はこれらの実施例のみに限定されるものではない。
［実施例１］
薄膜形成法の一例として分子線エピタキシー法を用い、基板としてＧａＡｓを用い、動作層としてＳｎドープＩｎＳｂ薄膜を形成する場合について説明する。
【００３４】
まず、厚さ０．３５μｍのＧａＡｓ基板にＡｓを照射しながら６５０℃で加熱し表面酸素を脱離させる。次に、５８０℃で温度を下げてＧａＡｓバッファ層を２００ｎｍの厚さで形成する。次に、Ａｓを照射しながら４００℃まで温度を下げた後、ＳｎとＩｎ、Ｓｂを同時に基板に照射しながら動作層の膜厚１μｍからなるＳｎドープＩｎＳｂを形成した。この際、ＩｎＳｂ薄膜の電子濃度は、７×１０１６／ｃｍ３になるようにＳｎセル温度を調節した。
【００３５】
磁気抵抗素子およびホール素子の作製プロセスは、通常のフォトリソグラフィーの技術を用いることができる。まず、ＩｎＳｂ／ＧａＡｓ基板のＩｎＳｂ表面にフォトレジストをスピンコータで均一に塗布する。フォトレジストの塗布条件は、１００ｃｐの粘度で３２００ｒｐｍの回転速度で２０秒間回転すると２．５μｍの厚さとなる。ＩｎＳｂのメサエッチング用のフォトマスクを用いて、露光・現像した後に塩酸・過酸化水素系のエッチング液で所望の形状にＩｎＳｂ薄膜をメサエッチングする。
【００３６】
この場合は、ウェットエッチング法を用いて動作層のエッチングを行った例を紹介したが、イオンミリングや反応性イオンエッチング法のドライエッチングによってメサエッチングを行ってもよい。
【００３７】
次に再度、フォトレジストを塗布した後に、短絡電極と電極パッドを形成するための露光・現像を行い、真空蒸着法により電極を蒸着し、リフトオフ法で電極を形成する。フォトレジストによりレジストパターンを形成した後に、電子ビーム法により電極として１００ｎｍ厚のＴｉと４００ｎｍ厚のＡｕからなる積層電極を形成し、リフトオフ法を用いて所望の電極形状を作製し、素子形状を完成させた。
【００３８】
さらに、保護膜として窒化シリコン薄膜を３００ｎｍの厚さでプラズマＣＶＤ法により形成し、電極パッド部分のみの窒化シリコン膜を、反応性イオンエッチング装置を用いて除去した。最後に電極と動作層との接触を改善するために、不活性ガス雰囲気で５００℃×２分間の熱処理を行って磁気抵抗素子を完成させた。この磁気抵抗素子のサイズは、１．０×１．５ｍｍ（走査方向が１．５ｍｍ）である。その後、研磨器によって、ＧａＡｓ基板の裏面（ＩｎＳｂ薄膜を形成していない面）を研磨することにより基板厚を０．１５μｍとした。
【００３９】
プリント配線板７は、ガラスセラミック基板を用いた。この作製方法について以下に説明する。２枚のグリーンシートを作製し、スクリーン印刷にてＡｇ−Ｐｄ配線を形成した。次にドリルにてビアを形成し、ビア部にもＡｇ−Ｐｄを埋め込んだ。２枚のグリーンシートを重ね合わせ、スナップラインを上下に入れた後、８００℃で燒結した。スナップラインとは、磁電変換器を分割するための割れ目である。その後、プリント配線板７の表面処理である無電解Ｎｉ−Ａｕメッキの処理を施し、ガラスセラミック基板７を作製した。磁電変換素子の電極との接続部には、Ａｕスタッドバンプをワイヤ引き千切り法によって形成した。
【００４０】
このようにして作製したプリント配線板７と磁電変換素子１の電極３を、超音波フリップチップ接合方法を用いて接続した。磁電変換素子１は、磁気抵抗素子、ホール素子ともに７個並べた。その後、スクリーン印刷によってエポキシ樹脂封止し、先ほどのスナップラインに沿って分離することにより磁電変換器を完成させた。
【００４１】
図４は、図１に示した磁電変換器の断面図である。図中符号７はガラスセラミック基板、１は磁気抵抗素子、１３は動作層、１４はエポキシ樹脂、Ｄは動作層とエポキシ樹脂表面との距離を意味する。ここでは、距離Ｄを０．４ｍｍとした。
【００４２】
図１には入出力端子の配置が示されているが、各磁電変換素子の入力端子４、接地端子５ともに共通にした。出力端子６ａ〜６ｇは、各磁電変換素子で別とした。紙幣等の磁気パターンを認識する場合、入力端子に５Ｖを印加し、紙幣等を素子の配置方向と垂直方向に走査することで得られる各磁電変換素子の出力端子からの信号を、独立に１０，０００倍程度増幅している。このようにして２次元の磁気パターンを認識できる。
【００４３】
完成後に、磁気抵抗素子を内蔵する磁電変換器は、外部磁場強度―素子端子間抵抗特性の測定を行い、また、ホール素子を内蔵する磁電変換器は、外部磁場強度―ホール起電力特性の測定を行った。
【００４４】
図５は、外部磁場強度―素子端子間抵抗測定の結果を示す図である。磁気抵抗素子を上から順にＡ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、Ｇと名前を付け、例えば、Ａの磁気抵抗素子の入力端子４と出力端子６との間の磁気抵抗変化率をＡ１、接地端子５と出力端子６との間の磁気抵抗変化率をＡ２とした。図５からわかるように、磁気抵抗素子間に外部磁場強度―素子端子間抵抗特性のバラツキは、ほとんどなかった。
【００４５】
さらに、幅０．８ｍｍ、長さ１．０ｍｍの長方形を周期４．５ｍｍで８個並べたものと、幅０．３ｍｍ、長さ１．０ｍｍの長方形を周期３．０ｍｍで１５個並べたものを、上質紙に磁気インクで印刷し、磁気パターンを作製した。この磁気パターンを実際に走査し、上述した磁電変換器で信号を検出した。入力端子４に５Ｖを印加し、出力端子６の信号を１０，０００倍に増幅した。６ａから６ｇまでの信号に対応する７個の出力信号が得られるが、図６には、そのうちの１つの出力信号を示した。幅０．８ｍｍの長方形からの信号は、約３．５Ｖｐ−ｐの信号が得られ、幅０．３ｍｍの長方形からは約２．６Ｖｐ−ｐの信号が得られた。
【００４６】
［実施例２］
磁電変換素子として、ホール素子を用いた以外は、実施例１と同様に行った。ホール素子のサイズは、０．４ｍｍ□とした。図２には入出力端子の配置が示されている。各ホール素子の入力端子４、接地端子５ともに共通にした。出力端子６ａ（＋）〜６ｇ（＋），６ａ（−）〜６ｇ（−）は、各ホール素子で別とした。出力端子＋および出力端子−を、磁電変換器の一辺に揃え、入出力端子配置を簡素化した。
【００４７】
図７は、外部磁場強度―ホール起電力測定の結果を示す図である。ホール素子の場合も磁気抵抗素子の場合と同様に、上から順にＡ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、Ｇと名前を付けた。入力電圧は、０．５Ｖとした。図７からわかるように、素子間に外部磁場強度―ホール起電力特性のバラツキは、ほとんどなかった。
【００４８】
［実施例３］
実装方法として、ダイボンディング／ワイヤボンディング工法によるフェースアップ実装を用いた以外は、実施例１と同様に行った。図３に入出力端子の配置が示されている。磁電変換素子１をガラスセラミック基板７に熱硬化性Ａｇペーストを用いてダイボンディングした後、３０μｍのＡｕ線を用いて電極３と配線９とをワイヤボンディングした。磁電変換器の完成後、外部磁場強度―素子端子間抵抗測定を行ったが、図５の結果と同様であった。
【００４９】
［比較例１］
実施例１で作製した磁気抵抗素子を用いて、従来の実装方法であるリードフレーム上のワイヤボンディング工法によって実装した。図８及び図９に磁気抵抗素子及び入出力端子の配置を示す。図８では、各磁気抵抗素子の入力端子２４ａ〜２４ｅ、接地端子２５ａ〜２５ｅ、出力端子２６ａ〜２６ｅを別とした。図９では、各磁気抵抗素子の接地端子は共通にできたものの入力端子は別になった。
【００５０】
［比較例２］
磁気抵抗素子をホール素子とし、その個数を３個とした以外は、比較例１と同様に従来の実装方法であるリードフレーム上のワイヤボンディング工法によって実装した。図１０にホール素子及び入出力端子の配置を示す。各ホール素子の入力端子２４ａ〜２４ｃ、接地端子２５、出力端子２６ａ（＋）〜２６ｃ（＋），２６ａ（−）〜２６ｃ（−）が別となるばかりでなく、出力端子（＋）及び出力端子（−）も複雑に入り混じることになった。図１０では、ホール素子の個数が３個の場合を示したが、ホール素子の個数を増やそうとすると入出力端子配置がより複雑になるばかりでなく、配置できる素子の個数も制限されるということも容易に推測される。
【００５１】
［比較例３］
実施例１では、研磨器によって、ＧａＡｓ基板の裏面（ＩｎＳｂ薄膜を形成していない面）を研磨することにより基板厚を０．１５μｍとしたが、研磨を行わないで基板厚０．３５μｍのままとし、動作層とエポキシ樹脂表面との距離Ｄを０．８ｍｍとした。それ以外は、実施例１と同じようにして磁電変換器を作製した。
【００５２】
実施例１で作製した磁気パターンを使い、実施例１と同様にして出力信号を得た。動作層とエポキシ樹脂表面との距離Ｄを０．８ｍｍとしたため、出力信号は、各々１．３Ｖｐ−ｐ、１．０Ｖｐ−ｐとかなり小さくなった。
【００５３】
【発明の効果】
以上説明したように本発明によれば、複数個の磁電変換素子がスルーホールを有するプリント配線板にダイボンディング／ワイヤボンディング工法によるフェースアップ実装、あるいはフリップチップ工法によるフェースダウン実装した後、樹脂封止した構造となっているため、入出力端子の配置を簡素化でき、かつ磁電変換素子の個数を制限することなく配置できる。
【００５４】
また、基板を研磨して基板厚を薄くすることにより、動作層と樹脂表面との距離を０．１〜０．５ｍｍにしているため、高感度に紙幣等の磁気パターンを検出できる。
【００５５】
また、基板上に半導体結晶を成長させた薄膜層を感磁部の動作層とする薄膜磁電変換素子を複数個設け、さらに動作層にはキャリアを増加させるための不純物が添加させているため、複数個の素子の特性を揃え温度特性に優れている。
【図面の簡単な説明】
【図１】本発明の磁電変換器の一実施例を説明するための図である。
【図２】本発明の磁電変換器の他の実施例を説明するための図である。
【図３】本発明の磁電変換器の他の実施例を説明するための図である。
【図４】図１に示したの磁電変換器の断面図である。
【図５】実施例１における磁電変換器の外部磁場強度―素子端子間抵抗測定の結果を示す図である。
【図６】実施例１の磁電変換器からの出力信号波形を示す図である。
【図７】実施例２における磁電変換器の外部磁場強度―ホール起電力測定の結果を示す図である。
【図８】リードフレームにワイヤボンディング工法によって実装した従来の磁電変換器の一例を示す図である。
【図９】リードフレームにワイヤボンディング工法によって実装した従来の磁電変換器の他の例を示す図である。
【図１０】リードフレームにワイヤボンディング工法によって実装した従来の磁電変換器の他の例を示す図である。
【符号の説明】
１　磁気抵抗素子
２　長方形状の磁気抵抗効果を有する動作層
３　電極
４　入力端子（電極）
５　接地端子（電極）
６ａ〜６ｇ，６ａ（＋）〜６ｇ（＋），６ａ（−）〜６ｇ（−）　出力端子（電極）
７　プリント配線板
８　ホール素子
９　配線
１０　リードフレーム
１１　ワイヤボンディング
１２　トランスファーモールド
１３　動作層
１４　エポキシ樹脂
２１　磁気抵抗素子
２２　方形状の磁気抵抗効果を有する動作層
２３　電極
２４ａ〜２４ｅ　入力端子（電極）
２５　接地端子（電極）
２５ａ〜２５ｅ　接地端子（電極）
２６ａ〜２６ｅ　出力端子（電極）
２６ａ（＋），２６ｂ（＋），２６ｃ（＋）　出力端子（電極）
２６ａ（−），２６ｂ（−），２６ｃ（−）　出力端子（電極）
２８　ホール素子
３０　リードフレーム
３１　ワイヤボンディング
３２　トランスファーモールド
【図１】
2004055851.tif 000003
【図２】
2004055851.tif 000004
【図３】
2004055851.tif 000005
【図４】
2004055851.tif 000006
【図５】
2004055851.tif 000007
【図６】
2004055851.tif 000008
【図７】
2004055851.tif 000009
【図８】
2004055851.tif 000010
【図９】
2004055851.tif 000011
【図１０】
2004055851.tif 000012