(57)【要約】【課題】従来の方式の欠点を解消して、メモリ数を増加させずに複数プレーン情報を高速に処理する画像表示制御装置を提供する。【解決手段】この画像表示装置４０は、表示データとそのアドレスを生成するＣＰＵ１１と、多色表示又は多階調表示が可能な表示部１２と、この表示部１２の各カラープレーン情報を蓄積するメモリ１４と、このメモリ１４のリード／ライト制御、及び前記表示部１２の表示制御を行う表示制御部１３と、を備えて構成されている。尚、表示制御部１３は、ＣＰＵ１１からメモリ１４のアドレスを指定するアドレス線１７の途中に、このアドレス線１７を他のアドレス線と入れ替えるスワップ回路１５と、ＣＰＵ１１のデータを表示データに変換する表示回路１６により構成されている。【選択図】　　　図３
2004133325.tif 000002
【特許請求の範囲】
【請求項１】
カラープレーン用のメモリ内のデータに基づいて多色表示又は多階調表示する画像表示装置であって、
多色表示又は多階調表示が可能な表示手段と、該表示手段の各カラープレーン情報を蓄積するメモリと、該メモリのリード／ライト制御、及び前記表示手段の表示制御を行う表示制御手段と、を備え、
前記メモリに前記カラープレーン空間にバースト転送可能なメモリデバイスを用いることにより、データバスの幅をメモリ一つ分としたことを特徴とする画像表示制御装置。
【請求項２】
前記表示制御手段は、複数のカラープレーン情報を表示の処理単位ごとにバースト転送可能な連続ブロック単位に配列して前記メモリに記憶することにより、画像表示時の前記カラープレーン情報の読み出しにバーストリードを用いることで画像表示時のメモリアクセス時間を短縮することを特徴とする請求項１に記載の画像表示制御装置。
【請求項３】
カラープレーン用のメモリ内のデータに基づいて多色表示又は多階調表示する画像表示装置であって、
多色表示又は多階調表示が可能な表示手段と、該表示手段の各カラープレーン情報を蓄積するメモリと、該メモリのリード／ライト制御、及び前記表示手段の表示制御を行う表示制御手段と、を備え、
前記表示制御手段は、ＣＰＵから前記メモリのアドレスを指定するアドレス線の途中に、該アドレス線を他のアドレス線と入れ替えるアドレス切替え手段を備え、
前記ＣＰＵから前記メモリにデータを書き込む場合は、前記ＣＰＵからみたデータ配列をプレーン毎に連続した空間として配置し、前記メモリへのアドレスの配線を前記アドレス切替え手段により変更することにより、前記メモリ内の複数のカラープレーン情報を表示の処理単位ごとにバースト転送可能な連続ブロック単位に配列可能となり、前記ＣＰＵから前記メモリへのアクセスを容易とすると共に、画像表示時の前記カラープレーン情報の読み出しにバーストリードを用いることで画像表示時のメモリアクセス時間を短縮することを特徴とする画像表示制御装置。
【請求項４】
カラープレーン用のメモリ内のデータに基づいて多色表示又は多階調表示する画像表示装置であって、
多色表示又は多階調表示が可能な表示手段と、該表示手段の各カラープレーン情報を蓄積するメモリと、該メモリのリード／ライト制御、及び前記表示手段の表示制御を行う表示制御手段と、を備え、
前記表示制御手段は、ＣＰＵから前記メモリのアドレスを指定するアドレス線の途中に、該アドレス線を他のアドレス線と入れ替えるアドレス切替え手段と、前記メモリ空間以外の別の空間に一つのプレーンサイズと同じ容量を有する一括書込みメモリと、を備え、
前記ＣＰＵから前記メモリのすべてのカラープレーンに同一データを書き込む場合は、前記一括書込みメモリに対して前記ＣＰＵから１度データを書き込むと、すべてのプレーンエリアのデータを前記一括書込みメモリ内のデータに書き換えることを特徴とする画像表示制御装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、画像表示制御装置に関し、さらに詳しくは、メモリアクセス時間の短縮方法に関するものである。
【０００２】
【従来の技術】
複数のカラープレーンを用いて、多色カラー表示もしくは多階調表示を行う場合、メモリデバイスへのリード／ライトの時間はその使用データ量に応じて増大する。メモリデバイスへのアクセスはＣＰＵが表示画像を作成して書き込みするライト動作と、表示制御部がリアルタイムに表示したいデータを読み込むリード動作がある。ＣＰＵが表示画像データをメモリ上に作成する場合においては、各プレーンが独立して連続したアドレス空間をもつほうが、アクセスが容易である。しかし、表示制御部が画像表示のためにメモリをリードする場合、各プレーンが独立していると、表示したい部分のデータはアドレス空間では連続していないことになるので、不連続な空間に対してリードアクセスを行うことになり、バーストリードができなくなって処理時間がかかってしまう。図６は、従来の方式の一例を示すブロック図である。この従来の方式では前記の処理時間の問題を回避するために、たとえば４つのカラープレーンを用いた１６色表示を行う場合、メモリデバイス５３〜５６をそれぞれのカラープレーンごとに合計４つ用意して、アドレス線を共用して使用する。画像表示部５１がデータのリードを行うと４つのメモリから表示データを同時にリードすることで高速処理を実現していた。
また、画像表示制御装置としての従来技術として特開平９−１７９５４１号公報には、ＣＰＵがフレームメモリに対して書き込むデータが２色又は２階調のデータであることが予め判っている場合に複数のカラープレーンを一括して書き換える技術について開示されている。これによると、共通の書き込みモードレジスタにはフレームメモリに対してＲＧＢの反転、全ビット０、全ビット１の書き込みモードが設定される。書き込みモードコントローラはそれぞれＲＧＢの反転、全ビット０、全ビット１の書き込みモードに基づいてフレームメモリを一括して書き換えるとしている。
【特許文献１】特開平９−１７９５４１号公報
【０００３】
【発明が解決しようとする課題】
しかし、図６による方式の場合、使用するプレーン数分だけ必ずメモリを持つので、高速性は高いがコストも高くなる。また、アドレスバスは共通で使用できるが、データバスはメモリの数だけ必要となるため、制御ＩＣ５２のピン数が増加する不具合もある。
また、特許文献１は、ＣＰＵがフレームメモリに対して書き込むデータが２色又は２階調のデータであることが予め判っている場合の技術であり、多階調表示を行う場合は、結局図６がかかえる問題点を解決することができない。
本発明は、かかる課題に鑑み、従来の方式の欠点を解消して、メモリ数を増加させずに複数プレーン情報を高速に処理する画像表示制御装置を提供することを目的とする。
【０００４】
【課題を解決するための手段】
本発明はかかる課題を解決するために、請求項１は、カラープレーン用のメモリ内のデータに基づいて多色表示又は多階調表示する画像表示装置であって、多色表示又は多階調表示が可能な表示手段と、該表示手段の各カラープレーン情報を蓄積するメモリと、該メモリのリード／ライト制御、及び前記表示手段の表示制御を行う表示制御手段と、を備え、前記メモリに前記カラープレーン空間にバースト転送可能なメモリデバイスを用いることにより、データバスの幅をメモリ一つ分としたことを特徴とする。
従来の多色表示又は多階調表示する画像表示装置は、処理時間を高速化するために、カラープレーン毎に専用のメモリを用意し、各メモリのアドレスラインは共通であるが、データを並列読み出しするためにデータラインは個別に設けていた。そのため、データラインの数がメモリ倍必要となり、また、メモリの数も多くなってコスト的に不利であった。そこで本発明では、メモリにバースト転送可能なメモリデバイスを用い、メモリの数を減少すると共に、データバスの幅をメモリ一つ分とすることである。
かかる発明によれば、メモリがバースト転送可能なデバイスを使用するので、データバス幅が短縮され、しかも、メモリが一つで実現することができてコスト的に安価な装置を実現することができる。
【０００５】
請求項２は、前記表示制御手段は、複数のカラープレーン情報を表示の処理単位ごとにバースト転送可能な連続ブロック単位に配列して前記メモリに記憶することにより、画像表示時の前記カラープレーン情報の読み出しにバーストリードを用いることで画像表示時のメモリアクセス時間を短縮することを特徴とする。
請求項１では、バースト転送可能なメモリデバイスを使用したが、汎用のメモリを使用して、しかも、データバス幅を一つにすることがコストの点で更に好ましい。そこで本発明では、メモリに記憶する配列をバースト転送可能なように配列するものである。つまり、カラープレーン単位のデータを連続するカラープレーンで、しかも、ブロックデータ単位になるように配列してメモリに記憶する。そして、記憶されたアドレス順にリードすれば、必然的にバーストデータを表示部にリードすることができる。
かかる発明によれば、データを連続するカラープレーンで、しかも、ブロックデータ単位になるようにメモリに配列するので、メモリから順次読み出すことによりバーストデータとして出力することができる。
請求項３は、カラープレーン用のメモリ内のデータに基づいて多色表示又は多階調表示する画像表示装置であって、多色表示又は多階調表示が可能な表示手段と、該表示手段の各カラープレーン情報を蓄積するメモリと、該メモリのリード／ライト制御、及び前記表示手段の表示制御を行う表示制御手段と、を備え、前記表示制御手段は、ＣＰＵから前記メモリのアドレスを指定するアドレス線の途中に、該アドレス線を他のアドレス線と入れ替えるアドレス切替え手段を備え、前記ＣＰＵから前記メモリにデータを書き込む場合は、前記ＣＰＵからみたデータ配列をプレーン毎に連続した空間として配置し、前記メモリへのアドレスの配線を前記アドレス切替え手段により変更することにより、前記メモリ内の複数のカラープレーン情報を表示の処理単位ごとにバースト転送可能な連続ブロック単位に配列可能となり、前記ＣＰＵから前記メモリへのアクセスを容易とすると共に、画像表示時の前記カラープレーン情報の読み出しにバーストリードを用いることで画像表示時のメモリアクセス時間を短縮することを特徴とする。
アドレス空間をソフト的に変換してデータを並び替える方法と、ハード的にアドレス線を入れ替えて所定のバイト単位でプレーンをブロックに配列することができる。本発明では、ＣＰＵのアドレス線の途中にアドレス線を入れ替える回路を挿入し、ＣＰＵからのアドレスに応じて所定のアルゴリズムに従ってアドレスを入れ替えることにより、所定のバイト単位でプレーンをブロックに配列することができる。
かかる発明によれば、ＣＰＵのアドレス線を所定のアルゴリズムに従って入れ替えるので、簡単な回路構成で正確に連続したプレーンをブロック単位に配列することができる。
【０００６】
請求項４は、カラープレーン用のメモリ内のデータに基づいて多色表示又は多階調表示する画像表示装置であって、多色表示又は多階調表示が可能な表示手段と、該表示手段の各カラープレーン情報を蓄積するメモリと、該メモリのリード／ライト制御、及び前記表示手段の表示制御を行う表示制御手段と、を備え、前記表示制御手段は、ＣＰＵから前記メモリのアドレスを指定するアドレス線の途中に、該アドレス線を他のアドレス線と入れ替えるアドレス切替え手段と、前記メモリ空間以外の別の空間に一つのプレーンサイズと同じ容量を有する一括書込みメモリと、を備え、前記ＣＰＵから前記メモリのすべてのカラープレーンに同一データを書き込む場合は、前記一括書込みメモリに対して前記ＣＰＵから１度データを書き込むと、すべてのプレーンエリアのデータを前記一括書込みメモリ内のデータに書き換えることを特徴とする。
同じデータにプレーン単位で一括書き込みを行う場合がある。これを実現するために、メモリ空間以外の別の空間にひとつのプレーンサイズと同じ容量をもつ一括書き込み空間（メモリ）を用意する。ＣＰＵがその一括書き込み空間にデータをライトした場合は、アドレスとデータを一旦そこに格納する。そして、アドレス線の切り替えを行い、データ書き換え先のメモリの先頭アドレスを計算する。そしてそこのメモリに対してバーストライトを行う。すると、メモリ空間のひとつのブロックにあるデータを１回の処理ですべて書き換えることが可能となる。
かかる発明によれば、一括書き込み空間に書き換えるデータを一旦格納して、書き換え先の先頭アドレスを計算するので、バーストライトが容易に可能となり、処理時間を短縮することができる。
【０００７】
【発明の実施の形態】
以下、本発明を図に示した実施形態を用いて詳細に説明する。但し、この実施形態に記載される構成要素、種類、組み合わせ、形状、その相対配置などは特定的な記載がない限り、この発明の範囲をそれのみに限定する主旨ではなく単なる説明例に過ぎない。
図１は本発明の第１の実施形態に係る画像表示装置の一例を示すブロック図である。この画像表示装置１０は、表示データとそのアドレスを生成するＣＰＵ１と、多色表示又は多階調表示が可能な表示部２と、この表示部２の各カラープレーン情報を蓄積するメモリ４と、このメモリ４のリード／ライト制御、及び前記表示部２の表示制御を行う表示制御部３と、を備えて構成されている。ここで、メモリ４をバースト転送可能なデバイスを使用することにより、従来、複数個使用していたプレーン用のメモリを１つのメモリで構成するのでデータバスの幅はメモリ１つ分となる。
図２はメモリ４内部のデータの配置の例であり、各プレーンのデータを処理単位ごとにまとめて、連続したアドレス空間に配置する。この例では４個のカラープレーンを使用している。つまり、ブロック０のプレーン１〜４を一つの単位としている。同様に次のアドレスには、ブロック１のプレーン１〜４が配列され、以下同様にブロック３、４と続く。ここでは、画面表示の処理単位はＨＡＬＦＷＯＲＤで行うために１６ビット単位となっている。つまり、０〜１５ビットまでをブロック０プレーン２、１６〜３１ビットまでをブロック０プレーン１を記憶している。このように４個のプレーンの情報が連続してひとつのブロックを形成しているので、連続したアドレス空間に配置することにより、バースト転送が可能となりメモリリード時間が大幅に短縮できる。この例では３２ビットバスであるので、２バーストリードで４つのプレーンのデータをリードする。データの配置は、データバスの幅と、データの処理単位によって自由に設定可能である。
【０００８】
図３は、本発明の第２の実施形態に係る画像表示装置の一例を示すブロック図である。この画像表示装置４０は、表示データとそのアドレスを生成するＣＰＵ１１と、多色表示又は多階調表示が可能な表示部１２と、この表示部１２の各カラープレーン情報を蓄積するメモリ１４と、このメモリ１４のリード／ライト制御、及び前記表示部１２の表示制御を行う表示制御部１３と、を備えて構成されている。尚、表示制御部１３は、ＣＰＵ１１からメモリ１４のアドレスを指定するアドレス線１７の途中に、このアドレス線１７を他のアドレス線と入れ替えるスワップ回路１５と、ＣＰＵ１１のデータを表示データに変換する表示回路１６により構成されている。
本実施形態は、ＣＰＵ１１からメモリ１４に行くアドレス線の途中にスワップ回路１５というアドレス線入れ替えを行う機能が特徴である。アドレス線を切り替える例としては、例えば、１６Ｍバイトのメモリを４Ｍバイト単位でプレーンを使用する場合などは、以下のアルゴリズムで配線を切り替えることによって、２バイト単位でプレーンをブロックに配列することができる。ここで、ＭＡはメモリ１４のアドレスを表し、ＡはＣＰＵ１１のアドレスを表す。そのアルゴリズムは、ＭＡ２３＝Ａ２１、ＭＡ１７＝Ａ１５、ＭＡ１１＝Ａ９、ＭＡ５＝Ａ３、ＭＡ２２＝Ａ２０、ＭＡ１６＝Ａ１４、ＭＡ１０＝Ａ８、ＭＡ４＝Ａ２、ＭＡ２１＝Ａ１９、ＭＡ１５＝Ａ１３、ＭＡ９＝Ａ７、ＭＡ３＝Ａ１、ＭＡ２０＝Ａ１８、ＭＡ１４＝Ａ１２、ＭＡ８＝Ａ６、ＭＡ２＝Ａ２３、ＭＡ１９＝Ａ１７、ＭＡ１３＝Ａ１１、ＭＡ７＝Ａ５、ＭＡ１＝Ａ２２、ＭＡ１８＝Ａ１６、ＭＡ１２＝Ａ１０、ＭＡ６＝Ａ４、ＭＡ０＝Ａ０である。ここで、夫々を記号（＝）で表現しているアドレスは、そのアドレスにスワップ回路１５により入れ替えることを意味している。例えば、ＭＡ１＝Ａ２２は、ＣＰＵ１１のアドレスの２２ビット目が「１」のときは４Ｍバイトを表すので、メモリ１４のアドレスを先頭アドレスの次のアドレスにしてデータを格納することを意味している。これにより、４Ｍバイト単位にメモリ１４のアドレスが変わることがわかる。
【０００９】
図４は本発明のＣＰＵとメモリのアドレス配線を説明する図である。左側にＣＰＵから見たデータ配置を表し、右側にメモリのデータ配置を表している。図３の回路を参照して説明すると、ＣＰＵ１１は左側の図のようにプレーン単位にブロックが順番に配列したデータがデータバス１８から出力される。ＣＰＵからみたプレーン空間は、各プレーンごとに連続した空間となるのがデータ処理がしやすいので望ましい。しかしそれでは、表示制御部１３はそれぞれ独立した各プレーンに一度にアクセスすることになるためバーストリードが使えない。そこで、ＣＰＵから見ると各プレーンは独立して見えて、各ブレーンのブロック順にデータが並んでいる（左側の図）。表示制御部１３から見ると各プレーンのデータは処理単位で連続して配置することを実現している（右側の図）。つまり、プレーン１・ブロック０、プレーン２・ブロック０、プレーン３・ブロック０、プレーン４・ブロック０が右側のＢ０の領域に配列され、以下同様にしてＢ１に各プレーンのブロック１、Ｂｎ−１に各プレーンのブロックｎ−１、Ｂｎに各プレーンのブロックｎが配列される。
図５は、本発明の第３の実施形態に係る画像表示装置の一例を示すブロック図である。この画像表示装置６０は、表示データとそのアドレスを生成するＣＰＵ２１と、多色表示又は多階調表示が可能な表示部２２と、この表示部２２の各カラープレーン情報を蓄積するメモリ２４と、このメモリ２４のリード／ライト制御、及び前記表示部２２の表示制御を行う表示制御部２３と、を備えて構成されている。尚、表示制御部２３は、ＣＰＵ２１からメモリ２４のアドレスを指定するアドレス線２８の途中に、このアドレス線２８を他のアドレス線と入れ替えるスワップ回路２５と、前記メモリ２４のメモリ空間以外の別の空間に一つのプレーンサイズと同じ容量を有するパック回路２７と、ＣＰＵ２１のデータを表示データに変換する表示回路２６により構成されている。
本実施形態の特徴は、メモリ空間以外の別の空間にひとつのプレーンサイズと同じ容量をもつ一括書き込み空間としてのパック回路２７を用意する点である。ＣＰＵ２１がそのパック回路２７にデータをライトした場合は、パック回路２７は、そのアドレスとデータをいったんここに格納する。そして、前述のスワップ機能と同等のアドレス線の切り替えを行い、データ書き換え先のメモリの先頭アドレスを計算する。そして、そのアドレスのメモリに対してバーストライトを行う。すると、メモリ空間のひとつのブロックにあるデータを１回の処理ですべて書き換えることができる。尚、書き変えるデータはレジスタ設定によりビット反転、ＡＬＬ０、ＡＬＬ１などの設定も可能である。
【００１０】
【発明の効果】
以上記載のごとく請求項１の発明によれば、メモリがバースト転送可能なデバイスを使用するので、データバス幅が短縮され、しかも、メモリが一つで実現することができてコスト的に安価な装置を実現することができる。
また請求項２では、データを連続するカラープレーンで、しかも、ブロックデータ単位になるようにメモリに配列するので、メモリから順次読み出すことによりバーストデータとして出力することができる。
また請求項３では、ＣＰＵのアドレス線を所定のアルゴリズムに従って入れ替えるので、簡単な回路構成で正確に連続したプレーンをブロック単位に配列することができる。
また請求項４では、一括書き込み空間に書き換えるデータを一旦格納して、書き換え先の先頭アドレスを計算するので、バーストライトが容易に可能となり、処理時間を短縮することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る画像表示装置の一例を示すブロック図である。
【図２】本発明のメモリ内部のデータの配置の例を示す図である。
【図３】本発明の第２の実施形態に係る画像表示装置の一例を示すブロック図である。
【図４】本発明のＣＰＵとメモリのアドレス配線を説明する図である。
【図５】本発明の第３の実施形態に係る画像表示装置の一例を示すブロック図である。
【図６】従来の方式の一例を示すブロック図である。
【符号の説明】
１１　ＣＰＵ、１２　表示部、１３　表示制御部、１４　メモリ、１５　スワップ回路、１６　表示回路、４０　画像表示装置
【図１】
2004133325.tif 000003
【図２】
2004133325.tif 000004
【図３】
2004133325.tif 000005
【図４】
2004133325.tif 000006
【図５】
2004133325.tif 000007
【図６】
2004133325.tif 000008