(57)【要約】【課題】閾値電流値および動作電流値の増大が防止できる赤色半導体レーザ素子とその製造方法を提供すること。【解決手段】エッチストップ層７上に、ｐ型第２ＡｌＧａＩｎＰクラッド層８、ｐ型ＧａＩｎＰ中間層９およびｐ型ＧａＡｓキャップ層１０から成るリッジ部を形成し、ｐ型中間層９をｐ型第２クラッド層８よりも両幅方向に突出させて、ｐ型中間層９とｐ型第２クラッド層８との間に０．１３μｍ以上の段差を形成する。この段差によって、リッジ部の両側とリッジ部上とにＡｌＩｎＰ層を互いに分離して各々形成できるので、リッジ部上のＡｌＩｎＰ層をエッチング除去する際、リッジ部両側のＡｌＩｎＰ電流狭窄層１３はレジスト膜で確実に保護されてオーバーエッチされない。ＡｌＩｎＰ電流狭窄層１３が電流狭窄機能を有効に奏して、低閾値発振、低消費電力の半導体レーザ素子が得られる。【選択図】　図１
2004055587.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、活性層と、第１クラッド層とを設けると共に、上記第１クラッド層上に、第２クラッド層と、キャップ層を含む上部層とからなるリッジ部を設けた半導体レーザ素子において、
上記上部層が上記第２クラッド層よりも両幅方向に突出して、上記上部層と上記第２クラッド層との間に０．１３μｍ以上の段差があることを特徴とする半導体レーザ素子。
【請求項２】
請求項１に記載の半導体レーザ素子において、
上記リッジ部の両側に電流狭窄層を備え、この電流狭窄層の上記リッジ部に接する部分よりも両外側の部分であって、表面が平坦に形成された部分の厚みが、上記リッジ部の第２クラッド層の厚み以下に形成されていることを特徴とする半導体レーザ素子。
【請求項３】
請求項１に記載の半導体レーザ素子において、
上記電流狭窄層の上記リッジ部に接する部分の厚みが、上記リッジ部の第２クラッド層の厚みの半分以上であることを特徴とする半導体レーザ素子。
【請求項４】
請求項１に記載の半導体レーザ素子において、
上記基板は、傾斜基板であることを特徴とする半導体レーザ素子。
【請求項５】
基板上に、少なくとも活性層と、第１クラッド層と、第２クラッド層と、キャップ層を含む上部層とを形成する工程と、
上記第２クラッド層および上部層に、ドライエッチングを施した後、続いてウェットエッチングを施して、上記第２クラッド層および上部層からなるリッジ部を形成する工程と
を備えることを特徴とする半導体レーザ素子の製造方法。
【請求項６】
請求項５に記載の半導体レーザ素子の製造方法において、
上記ウェットエッチングによって、上記上部層を上記第２クラッド層よりも両幅方向に突出させて、上記上部層と上記第２クラッド層との間に段差を形成することを特徴とする半導体レーザ素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体レーザ素子および半導体レーザ素子の製造方法に関する。
【０００２】
【従来の技術】
最近、６００ｎｍ帯の波長で発光可能なＡｌＧａＩｎＰ系の赤色半導体レーザ素子は、ポインター、バーコードリーダ、レーザビームプリンタおよび光ディスク装置などの光源として多く用いられ、重要性が増しつつある。
【０００３】
この種の半導体レーザ素子としては、従来、図７に示すようなものがある。この半導体レーザ素子はリッジストライプ型であり、ｐ型第２クラッド層１０８、ｐ型中間層１０９およびｐ型キャップ層１１０で形成されたリッジ部を、ＭＢＥ法によってｎ型電流狭窄層およびｐ型コンタクト層１１６で埋め込むように形成されている。
【０００４】
上記従来の半導体レーザ素子は、以下のようにして製造する。すなわち、（１００）面から［０１１］方向に１５°傾いた面を主面とするｎ型ＧａＡｓ基板１０１上に、図８（ａ）に示すようにｎ型ＧａＡｓバッファ層１０２、ｎ型ＧａＩｎＰバッファ層１０３、ｎ型ＡｌＧａＩｎＰクラッド層１０４、ＧａＩｎＰ／ＡｌＧａＩｎＰ多重量子井戸活性層１０５、ｐ型第１ＡｌＧａＩｎＰクラッド層１０６、ＧａＩｎＰエッチストップ層１０７、ｐ型第２ＡｌＧａＩｎＰクラッド層１０８、ｐ型ＧａＩｎＰ中間層１０９およびｐ型ＧａＡｓキャップ層１１０を、ＭＢＥ法によって順次成長する。
【０００５】
その後、上記ｐ型キャップ層１１０上にＡｌ２Ｏ３膜１１１を蒸着し、このＡｌ２Ｏ３膜１１１を、フォトエッチングによってストライプ状にパターン加工する。
【０００６】
続いて、上記Ａｌ２Ｏ３膜１１１のパターン加工の際に用いたレジスト膜１１２をマスクとしてエッチングを行って、ｐ型第２クラッド層１０８、ｐ型中間層１０９、ｐ型キャップ層１１０およびＡｌ２Ｏ３膜１１１の両側部分を除去して、図８（ｂ）に示すようなリッジ部を形成する。
【０００７】
この後、上記レジスト膜１１２を除去した後、上記Ａｌ２Ｏ３膜１１１をエッチング除去する。そして、２回目のＭＢＥ法による結晶成長を行なって、上記ＧａＩｎＰエッチストップ層１０７上および上記リッジ部上に、ｎ型ＡｌＩｎＰを成長する（図８（ｃ））。この時、上記ＧａＩｎＰエッチストップ層１０７上には、電流狭窄層となる単結晶のＡｌＩｎＰ層１１３が形成され、上記リッジ部のｐ型キャップ層１１０上には多結晶のＡｌＩｎＰ層１１４が成長する。
【０００８】
次いで、上記ｎ型ＡｌＩｎＰ電流狭窄層１１３およびＡｌＩｎＰ層１１４上に、レジストをスピナーにより塗布する。このとき、上記ｎ型ＡｌＩｎＰ電流狭窄層１１３上にレジスト膜１１５が形成されるが、多結晶のＡｌＩｎＰ層１１４上にはレジスト膜は殆ど形成されない。
【０００９】
その後、Ｏ３−ＵＶアッシングによって、上記ＡｌＩｎＰ層１１４上のレジストを完全に除去して、図９（ａ）に示すように、ｎ型ＡｌＩｎＰ電流狭窄層１１３上のみにレジスト膜１１５を配置する。
【００１０】
そして、図９（ｂ）に示すように、上記レジスト膜１１５をマスクとして多結晶のＡｌＩｎＰ層１１４をエッチング除去する。
【００１１】
その後、図９（ｃ）に示すようにレジスト１１５を除去する。
【００１２】
続いて、３回目のＭＢＥ法による結晶成長によってｐ型ＧａＡｓコンタクト層１１６を形成し、このｐ型コンタクト層１１６の表面とｎ型ＧａＡｓ基板１０１の裏面に、電極１１７，１１８を夫々形成して、図７に示すようなＡｌＧａＩｎＰ系赤色半導体レーザ素子が得られる。
【００１３】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体レーザ素子の製造方法では、図９（ｂ）で示した工程において多結晶のＡｌＩｎＰ層１１４をエッチング除去する際、リッジ部両側のｎ型ＡｌＩｎＰ電流狭窄層１１３が過剰にエッチングされ、その結果、半導体レーザ素子の動作電流値が増大するという問題がある。
【００１４】
これは、図８（ｃ）で示した工程で形成されたｎ型ＡｌＩｎＰ電流狭窄層１１３は、上記リッジ部の側面上に形成された部分が、上記ＧａＩｎＰエッチストップ層１０７上に形成された部分に比べてエッチングされやすい結晶構造を有することが一因である。このリッジ部側面上に形成され、上記多結晶ＡｌＩｎＰ層１１４に接するｎ型ＡｌＩｎＰ電流狭窄層１１３の部分が、上記多結晶ＡｌＩｎＰ層１１４をエッチング除去する際のエッチング液によってエッチングされる。その結果、上記ｎ型ＡｌＩｎＰ電流狭窄層１１３の上記リッジ部の側面上の部分にオーバーエッチが生じる。このオーバーエッチ部分に、３回目のＭＢＥ法による結晶成長時にｐ型ＧａＡｓが入り込む。このＧａＡｓは、活性層で生成される光を吸収するので、上記リッジ部の光閉じ込め効果が低下し、外部微分量子効率が低下して、閾値電流値および動作電流値が増大してしまうのである。
【００１５】
そこで、本発明の目的は、閾値電流値および動作電流値の増大が防止できる赤色半導体レーザ素子とその製造方法を提供することにある。
【００１６】
【課題を解決するための手段】
上記目的を達成するため、本発明の半導体レーザ素子は、基板上に、活性層と、第１クラッド層とを設けると共に、上記第１クラッド層上に、第２クラッド層と、キャップ層を含む上部層とからなるリッジ部を設けた半導体レーザ素子において、上記上部層が上記第２クラッド層よりも両幅方向に突出するように形成する。上記上部層と上記第２クラッド層との間に、０．１３μｍ以上の段差を設ける。この構成において、上記リッジ部の両側に例えば電流狭窄層を埋め込み形成する際、上記リッジ部の上に、上記電流狭窄層と分離した層が同時に形成される。したがって、従来におけるように、リッジ部の両側の電流狭窄層とリッジ部上の層とが互いに接触して形成されることがない。これによって、リッジ部上の層を除去する際に電流狭窄層がオーバーエッチされるという従来の不都合が、確実に回避される。したがって、上記リッジ部両側の電流狭窄層のオーバーエッチに起因するリッジ部からの光の漏れなどが、効果的に防止される。その結果、閾値電流値および動作電流値の増大が防止され、閾値が比較的低くでき、低消費電力の半導体レーザ素子が得られる。
【００１７】
なお、上記リッジ部の上部層は、上記キャップ層と共に中間層を含んでもよい。また、上記第１クラッド層と第２クラッド層は一体に形成されてもよく、また、エッチストップ層などが介設されてもよい。
【００１８】
１実施形態の半導体レーザ素子は、上記リッジ部の両側に電流狭窄層を備え、この電流狭窄層の上記リッジ部に接する部分よりも両外側の部分であって、表面が平坦に形成された部分の厚みが、上記リッジ部の第２クラッド層の厚み以下に形成されている。したがって、上記電流狭窄層を形成したときにリッジ部上に同時に形成された層を除去する際、マスクとなるレジスト膜などが上記電流狭窄層上に確実に形成される。このマスクによって、上記リッジ部上の層をエッチング除去する際に電流狭窄層がオーバーエッチされることが確実に防止される。その結果、上記リッジ部の光閉じ込め効果が十分に奏されて、閾値が比較的低く、また、低消費電力の半導体レーザ素子が得られる。
【００１９】
１実施形態の半導体レーザ素子は、上記電流狭窄層の上記リッジ部に接する部分の厚みが、上記リッジ部の第２クラッド層の厚みの半分以上である。これによって、上記第２クラッド層は、半分以上の厚みに亘って電流狭窄層が接するように形成されるので、活性層による光が有効に閉じ込められて、比較的低閾値で低消費電力の半導体レーザ素子が得られる。
【００２０】
１実施形態の半導体レーザ素子は、上記基板は傾斜基板である。したがって、この傾斜基板上に、例えばＡｌＧａＩｎＰなどを含む活性層、第１および第２クラッド層などが少ない欠陥で高品質に形成され、良好な特性の半導体レーザ素子が得られる。
【００２１】
なお、上記電流狭窄層は、Ａｌを含むことが好ましく、より好ましくは、ＡｌＩｎＰで形成する。これによって、良好な電流狭窄効果を奏する電流狭窄層が得られる。
【００２２】
本発明の半導体レーザ素子の製造方法は、基板上に、少なくとも活性層と、第１クラッド層と、第２クラッド層と、キャップ層を含む上部層とを形成する工程と、上記第２クラッド層および上部層に、ドライエッチングを施した後、続いてウェットエッチングを施して、上記第２クラッド層および上部層からなるリッジ部とを備える。このリッジ部は、異方的にエッチングが行なわれるドライエッチングを施した後、続いて、等方的にエッチングが行なわれるウェットエッチングを施して形成するので、効果的に所定の形状にできる。
【００２３】
１実施形態の半導体レーザ素子の製造方法によれば、等方的にエッチングが可能なウェットエッチングによって、上記上部層を上記第２クラッド層よりも両側方向に突出させて、上記上部層と上記第２クラッド層との間に容易かつ効果的に段差が形成できる。その結果、比較的低閾値で低消費電力の半導体レーザ素子が製造できる。
【００２４】
【発明の実施の形態】
以下、本発明を図示の実施の形態により詳細に説明する。
【００２５】
図１は、第１実施形態の半導体レーザ素子を示す図である。この半導体レーザ素子は、ｎ型ＧａＡｓ基板１上に、順に、ｎ型ＧａＡｓバッファー層２、ｎ型ＧａＩｎＰバッファー層３、ｎ型ＡｌＧａＩｎＰクラッド層４、ＧａＩｎＰ／ＡｌＧａＩｎＰ多重量子井戸活性層５、ｐ型第１ＡｌＧａＩｎＰクラッド層６、ＧａＩｎＰエッチストップ層７が積層されている。このＧａＩｎＰエッチストップ層７上に、ｐ型第２ＡｌＧａＩｎＰクラッド層８と、上部層としてのｐ型ＧａＩｎＰ中間層９およびｐ型ＧａＡｓキャップ層１０とから成るリッジ部が形成されている。上記ｐ型第２クラッド層８は、上方に向うにつれて幅が狭まる台形をなしている。上記ｐ型ＧａＩｎＰ中間層９およびｐ型ＧａＡｓキャップ層１０もまた、上方に向うにつれて幅が狭まる台形をなしている。上記リッジ部は、上記ｐ型中間層９が上記ｐ型第２クラッド層８よりも突出して、上記ｐ型第２クラッド層８とｐ型中間層９とが段差をなすように形成されている。上記ｐ型第２クラッド層８の両側には、上記エッチストップ層７上に、ｎ型ＡｌＩｎＰ電流狭窄層１３が設けられている。このｎ型ＡｌＩｎＰ電流狭窄層１３およびリッジ部の上に、ｐ型ＧａＡｓコンタクト層１６が形成されている。上記ｎ型ＧａＡｓ基板１の裏面とｐ型ＧａＡｓコンタクト層１６の表面とに、電極１７，１８が夫々配置されている。
【００２６】
本実施形態の半導体レーザ素子は、以下のようにして製造する。まず、図２（ａ）に示すように（１００）面から［０１１］方向に１５°傾けた面を主面とするｎ型ＧａＡｓ基板１上に、順に、ｎ型ＧａＡｓバッファー層２、ｎ型ＧａＩｎＰバッファー層３、ｎ型ＡｌＧａＩｎＰクラッド層４、ＧａＩｎＰ／ＡｌＧａＩｎＰ多重量子井戸活性層５、ｐ型第１ＡｌＧａＩｎＰクラッド層６、ＧａＩｎＰエッチストップ層７、ｐ型第２ＡｌＧａＩｎＰクラッド層８、ｐ型ＧａＩｎＰ中間層９およびｐ型ＧａＡｓキャップ層１０を、ＭＢＥ法によって成長し、続いて、Ａｌ２Ｏ３膜１１を蒸着する。
【００２７】
その後、フォトエッチングを行なってＡｌ２Ｏ３膜１１をストライプ状にパターン加工した後、フォトレジストを除去して、上記Ａｌ２Ｏ３膜１１をマスクとしてドライエッチングを行なう。このドライエッチングによって、Ａｌ２Ｏ３膜１１の下側部分の両側における上記ｐ型ＧａＡｓキャップ層１０、ｐ型ＧａＩｎＰ中間層９およびｐ型第２ＡｌＧａＩｎＰクラッド層８を除去する。このとき、上記ｐ型第２クラッド層８は、エッチストップ層７が露出しないように所定の厚みを残してエッチングを停止する。
【００２８】
続いて、臭素系のエッチング液によって表面処理を行って、上記ドライエッチングで形成された面の付着物を除去すると共に、図２（ｂ）で示すように、上記ドライエッチングで垂直に形成された側面を僅かにテーパ状に形成して、上記側面の面方位を僅かに傾斜させる。これによって、この後のウェットエッチングが安定に行なわれる。
【００２９】
そして、熱リン酸を用いたウェットエッチングによって、ｐ型第２ＡｌＧａＩｎＰクラッド層８をさらにエッチングする。すなわち、上記ｐ型第２クラッド層８を、エッチストップ層７でエッチングが停止するまでＡｌ２Ｏ３膜１１の下方両側部分を除去すると共に、サイドエッチングによって、上方に向うにつれて幅が狭くなる台形の断面形状にする。これは、サイドエッチングが生じやすいリン酸エッチングの性質を利用している。このように、異方性を有して垂直面の形成が可能なドライエッチングと、エッチストップが可能であると共にサイドエッチングを生じるウェットエッチングとを組み合わせている。これによって、図２（ｃ）に示すように、ｐ型第２ＡｌＧａＩｎＰクラッド層８とｐ型ＧａＩｎＰ中間層９の間に段差を有するリッジ部が形成できる。上記段差の寸法は、リン酸エッチングの際のエッチング時間によって調整する。本実施形態では、上記段差の寸法を０．１３μｍにしている。
【００３０】
次に、リッジ部上のＡｌ２Ｏ３膜１１をエッチング除去した後、２回目のＭＢＥ法によってＡｌＩｎＰを結晶成長する。その結果、図３（ａ）に示すように、リッジ部の両側かつエッチストップ層７上に単結晶のｎ型ＡｌＩｎＰ電流狭窄層１３が形成されると共に、ｐ型ＧａＡｓキャップ層１０上に多結晶のＡｌＩｎＰ層１４が形成される。ここで、上記ｎ型ＡｌＩｎＰ電流狭窄層１３と多結晶ＡｌＩｎＰ層１４は、従来におけるように繋がることなく、隙間をなして形成される。これは、上記ｐ型第２クラッド層８とｐ型中間層９の間に、寸法が０．１３μｍ以上の段差を設けたからである。
【００３１】
なお、上記ＡｌＩｎＰの結晶成長はＭＢＥ法によって行なったが、ＭＢＥ法以外の例えばＭＯＣＶＤ法によって結晶成長を行なうと、上記リッジ部に段差があるにも拘らず、ｎ型ＡｌＩｎＰ電流狭窄層１３と多結晶状態のＡｌＩｎＰ結晶１４とが接触して形成されてしまう。したがって、ＭＢＥ法によって上記ＡｌＩｎＰを結晶成長する必要がある。
【００３２】
ここで、上記ｐ型第２ＡｌＧａＩｎＰクラッド層８とｐ型ＧａＩｎＰ中間層９の間の段差の寸法を、０．１４μｍにして半導体レーザ素子を製造したところ、半導体レーザ素子の良品率は７２．３％になった。一方、上記段差の寸法を０．１２μｍにした場合、良品率は３５．９％と大幅に低下した。したがって、上記ｐ型第２クラッド層８とｐ型中間層９の間の段差の寸法は、０．１３μｍ以上にするのが好ましい。
【００３３】
続いて、スピナーによって、レジストを塗布する。このとき、上記ｎ型ＡｌＩｎＰ電流狭窄層１３上にはレジストが塗布されるが、多結晶ＡｌＩｎＰ層１４上にはレジストはほとんど塗布されない。また、上記レジストは、上記ｎ型電流狭窄層１３と多結晶のＡｌＩｎＰ層１４との間の隙間を通って、上記段差を形成するｐ型中間層９の下側に浸入する。その結果、上記ｎ型電流狭窄層１３と多結晶ＡｌＩｎＰ層１４とを隔てるように、上記ｎ型電流狭窄層１３上にレジスト膜１５が形成される（図３（ｂ））。
【００３４】
この後、上記多結晶ＡｌＩｎＰ層１４上に付着した僅かなレジストを、Ｏ３−ＵＶアッシングによって除去する。そして、上記レジスト膜１５をマスクとして、多結晶ＡｌＩｎＰ層１４をエッチング除去する（図３（ｃ））。この時、上記レジスト膜１５は、ｎ型電流狭窄層１３と多結晶ＡｌＩｎＰ層１４とを隔てて上記ｎ型電流狭窄層１３上に形成されているので、上記多結晶ＡｌＩｎＰ層１４をエッチングするエッチング液がｎ型電流狭窄層１３に触れることが確実に防止される。したがって、従来におけるように、リッジ部のｐ型第２クラッド層に接するｎ型電流狭窄層の部分がオーバーエッチされることがない。ここで、ｎ型電流狭窄層１３にＡｌＩｎＰを用いるのは、導波路損失を減らすために、活性層よりもバンドギャップを大きくし、また、クラッド層よりも屈折率を小さくする必要があるからである。したがって、Ａｌを含むと共に、Ａｌ混晶比が比較的高いＡｌＩｎＰが好適である。
【００３５】
そして、その後、レジスト１５を除去する（図４（ａ））。
【００３６】
引き続いて、３回目のＭＢＥ成長を行なって、ｐ型ＧａＡｓコンタクト層１６を形成し、このｐ型コンタクト層１６の表面およびｎ型ＧａＡｓ基板１の裏面に、電極１７、１８を夫々形成して、図４（ｂ）に示すような半導体レーザ素子が完成する。
【００３７】
こうして製造した半導体レーザ素子は、リッジ部のｐ型第２ＡｌＧａＩｎＰクラッド層８の両側に、ｎ型ＡｌＩｎＰ電流狭窄層１３が、オーバーエッチされないで所定の厚みをなして配置されている。したがって、レーザ発振時に、上記ｐ型第２クラッド層８によって光閉じ込め効果が適切に奏されて、従来におけるようなオーバーエッチ部に入り込んだｐ型ＧａＡｓによって、ｐ型第２クラッド層から光が吸収されることがない。したがって、閾値電流の上昇や、動作電流値の上昇が有効に防止できる。
【００３８】
次に、本発明の第２実施形態の半導体レーザ素子の製造方法を説明する。本実施形態で製造される半導体レーザ素子は、リッジ部の両側に形成される電流狭窄層１３の平坦部の厚みのみが第１実施形態と異なり、他の条件は第１実施形態と同一である。
【００３９】
本実施形態では、図２（ｃ）に示した工程までは第１実施形態の半導体レーザ素子の製造方法と同一の工程を行なう。すなわち、第１実施形態と同様に、ＧａＩｎＰエッチストップ層７上に、ｐ型第２ＡｌＧａＩｎＰクラッド層８とｐ型ＧａＩｎＰ中間層９の間に段差を有するリッジ部を形成する。
【００４０】
その後、Ａｌ２Ｏ３膜１１をエッチング除去した後、２回目のＭＢＥ成長によってＡｌＩｎＰを結晶成長する。これによって、図５（ａ）で示すように、リッジ部両側のＧａＩｎＰエッチストップ層７上にｎ型ＡｌＩｎＰ電流狭窄層１３が形成されると共に、ｐ型ＧａＡｓキャップ層１０上に多結晶のＡｌＩｎＰ層１４が形成される。
【００４１】
ここで、本実施形態では、ｎ型ＡｌＩｎＰ電流狭窄層１３の上記リッジ部に接する部分よりも両外側の部分であって表面が平坦に形成された部分の厚みを、リッジ部のｐ型第２ＡｌＧａＩｎＰクラッド層８の厚みよりも薄く形成する。また、上記ｎ型電流狭窄層１３の上記リッジ部に接する部分の厚みを、このリッジ部のｐ型第２クラッド層８の厚みの半分の厚みに形成する。
【００４２】
ここにおいて、上記リッジ部の段差が例えば０．１３μｍの場合、上記ｎ型電流狭窄層１３の上記リッジ部よりも両外側の部分であって表面が平坦に形成された部分の厚みを、上記ｐ型第２クラッド層８の厚みよりも厚く形成すると、リッジ部の段差を形成するｐ型ＧａＩｎＰ中間層９の下面とｎ型電流狭窄層１３の表面との間に形成される隙間の距離が５００Å以下になる。そうすると、レジスト塗布の際に上記隙間にレジストが入り難くなって、ｎ型電流狭窄層１３の保護が不十分になり、多結晶ＡｌＩｎＰ層１４のエッチングの際にｎ型電流狭窄層１３がオーバーエッチされる可能性が高くなる。
【００４３】
また、上記ｎ型ＡｌＩｎＰ電流狭窄層１３の上記リッジ部に接する部分の厚みが、このリッジ部のｐ型第２クラッド層８の厚みの半分よりも薄くなると、このｐ型第２クラッド層８の導波路損失が増大して外部微分量子効率が低下して、半導体レーザ素子の閾値電流値および動作電流値が増大してしまう。
【００４４】
続いて、第１実施形態と同様に、スピナーによって、主にｎ型ＡｌＩｎＰ電流狭窄層１３上にレジストを塗布する。このとき、多結晶ＡｌＩｎＰ層１４上にはレジストは殆ど塗布されない。上記レジストは、上記ｎ型電流狭窄層１３と多結晶ＡｌＩｎＰ層１４との間の隙間を通って、上記段差を形成するｐ型中間層９の下側に浸入して、上記ｎ型ＡｌＩｎＰ電流狭窄層１３上の全てに塗布される。そして、不要なレジストをＯ３−ＵＶアッシングによって除去して、図５（ｂ）に示すように、ｎ型ＡｌＩｎＰ電流狭窄層１３上のみにレジスト膜１５を配置する。
【００４５】
そして、図５（ｃ）に示すように、上記レジスト膜１５をマスクとして多結晶ＡｌＩｎＰ層１４をエッチング除去する。
【００４６】
その後、図５（ｄ）に示すようにレジスト膜１５を除去する。
【００４７】
引き続いて、３回目のＭＢＥ成長を行なって、ｐ型ＧａＡｓコンタクト層１６を形成し、最後に、このｐ型ＧａＡｓコンタクト層１６の表面およびｎ型ＧａＡｓ基板１の裏面に、電極１７、１８を夫々形成して、図５（ｅ）に示すような半導体レーザ素子が得られる。
【００４８】
こうして製造した半導体レーザ素子は、リッジ部のｐ型第２ＡｌＧａＩｎＰクラッド層８の両側に、ｎ型ＡｌＩｎＰ電流狭窄層１３が、オーバーエッチされないでｐ型第２クラッド層８の厚みの半分以上の厚みを有するように形成される。したがって、レーザ発振時に、上記ｐ型第２クラッド層８で光閉じ込め効果が適切に奏されて、閾値電流値および動作電流値の上昇の不都合が有効に防止できる。つまり、十分に低い閾値電流値および動作電流値で６００ｎｍ帯の赤色波長が発光可能なＡｌＧａＩｎＰ系半導体レーザ素子が得られる。
【００４９】
【発明の効果】
以上より明らかなように、本発明の半導体レーザ素子によれば、基板上に、活性層と、第１クラッド層とを設けると共に、上記第１クラッド層上に、第２クラッド層と、キャップ層を含む上部層とからなるリッジ部を設けた半導体レーザ素子において、上記上部層が上記第２クラッド層よりも両幅方向に突出して、上記上部層と上記第２クラッド層との間に０．１３μｍ以上の段差があるので、例えば電流狭窄層となるＡｌＩｎＰ層などを形成する際、上記リッジ部の両側と、上記リッジ部上とに、互いに分離してＡｌＩｎＰ層が各々形成できる。したがって、上記リッジ部上のＡｌＩｎＰ層をエッチング除去する際、上記リッジ部の両側のＡｌＩｎＰ電流狭窄層はレジスト膜などによって確実に保護されてオーバーエッチされることがないので、上記リッジ部は光閉じ込め効果を有効に奏することができ、その結果、閾値が比較的低く、また、低消費電力の半導体レーザ素子が得られる。
【図面の簡単な説明】
【図１】第１実施形態の半導体レーザ素子を示す図である。
【図２】図２（ａ），（ｂ），（ｃ）は、第１実施形態の半導体レーザ素子を製造する工程を示す図である。
【図３】図３（ａ），（ｂ），（ｃ）は、図２（ｃ）に引き続き、第１実施形態の半導体レーザ素子を製造する工程を示す図である。
【図４】図４（ａ），（ｂ）は、図３（ｃ）に引き続き、第１実施形態の半導体レーザ素子を製造する工程を示す図である。
【図５】図５（ａ），（ｂ），（ｃ）は、第２実施形態の半導体レーザ素子を製造する工程を示す図である。
【図６】図６（ａ），（ｂ）は、図５（ｃ）に引き続き、第２実施形態の半導体レーザ素子を製造する工程を示す図である。
【図７】従来の半導体レーザ素子を示す図である。
【図８】図８（ａ），（ｂ），（ｃ）は、従来の半導体レーザ素子を製造する工程を示す図である。
【図９】図９（ａ），（ｂ），（ｃ）は、図８（ｃ）に引き続き、従来の半導体レーザ素子を製造する工程を示す図である。
【符号の説明】
１　ｎ型ＧａＡｓ基板
２　ｎ型ＧａＡｓバッファー層
３　ｎ型ＧａＩｎＰバッファー層
４　ｎ型ＡｌＧａＩｎＰクラッド層
５　ＧａＩｎＰ／ＡｌＧａＩｎＰ多重量子井戸活性層
６　ｐ型第１ＡｌＧａＩｎＰクラッド層
７　ＧａＩｎＰエッチストップ層
８　ｐ型第２ＡｌＧａＩｎＰクラッド層
９　ｐ型ＧａＩｎＰ中間層
１０　ｐ型ＧａＡｓキャップ層
１３　ｎ型ＡｌＩｎＰ電流狭窄層
１６　ｐ型ＧａＡｓコンタクト層
１７，１８　電極
【図１】
2004055587.tif 000003
【図２】
2004055587.tif 000004
【図３】
2004055587.tif 000005
【図４】
2004055587.tif 000006
【図５】
2004055587.tif 000007
【図６】
2004055587.tif 000008
【図７】
2004055587.tif 000009
【図８】
2004055587.tif 000010
【図９】
2004055587.tif 000011