(57)【要約】【課題】冷陰極蛍光ランプ（ＣＣＦＬ）を駆動するために使用される電力量を効果的に制御することができるＤＣ−ＡＣインバータを提供する。【解決手段】ＤＣ−ＡＣインバータは、ＤＣ信号からＡＣ信号を生成するための複数のスイッチ（１３０ａ、１３０ｂ、１３０ｃ、１３０ｄ）のネットワークと、複数のスイッチのネットワークとランプ（１０６）との間に接続され、ランプに供給されるＡＣ信号をフィルタリングするタンク回路（１０８）と、タンク回路の共振周波数に基づいて複数のスイッチのネットワークの一部を周期的に開閉して、ランプの起動時に高エネルギーをランプに供給するように動作するコントローラ（１４６）とを備える。【選択図】　図３
2004055538.tif 000002
【特許請求の範囲】
【請求項１】
ランプを駆動するための装置であって、
（ａ）　ＤＣ信号からＡＣ信号を生成するための複数のスイッチのネットワークであって、ＤＣ信号は前記複数スイッチのネットワークに接続され、前記ＡＣ信号は前記複数のスイッチのネットワークの一部が、前記複数のスイッチの他の一部の周期的な開閉とは反対に周期的に開閉することにより生成されるものである前記複数のスイッチのネットワークと、
（ｂ）　前記複数のスイッチのネットワークと前記ランプとの間に接続されたタンク回路であって、前記ランプに供給されるＡＣ信号をフィルタリングする前記タンク回路と、
（ｃ）　前記タンク回路の共振周波数に基づいて前記複数のスイッチのネットワークの一部を周期的に開閉して、前記ＤＣ信号により供給される電圧の範囲のもとで最適な量の電力が前記ランプに供給されるようにするためのコントローラであって、前記ランプの起動時において高エネルギーを供給するように動作する前記コントローラとを備える装置。
【請求項２】
請求項１に記載の装置において、前記タンク回路は、前記複数のスイッチのネットワークからＡＣ信号を受け取る一次巻線と、前記ランプに接続された二次巻線とを有する昇圧トランスを含み、前記一次巻線と前記二次巻線との比によって前記ＡＣ信号が、前記一次巻線によって受け取られた前記ＡＣ信号の別の電圧の別の値とは異なる値を有する電圧に前記二次巻線を介して誘導される、装置。
【請求項３】
請求項２に記載の装置において、前記タンク回路は前記ＡＣ信号に対するフィルタを含む、装置。
【請求項４】
請求項３に記載の装置において、前記フィルタはインダクタンス部品及び容量部品を含む二次的なフィルタである、装置。
【請求項５】
請求項４に記載の装置において、前記トランスはインダクタンス部品を提供する、装置。
【請求項６】
請求項１に記載の装置は更に、前記タンク回路の共振周波数を決定し、前記コントローラに共振周波数の指示を供給するためのゼロクロス検出器を備える装置。
【請求項７】
請求項６に記載の装置において、前記ゼロクロス検出器は、前記ＡＣ信号が負荷を駆動しているとき前記タンク回路の周波数応答性を追跡し、前記共振周波数が一つの値から他の値に変化したときに前記コントローラに指示を提供する、装置。
【請求項８】
請求項１に記載の装置において、前記ランプは、冷陰極蛍光、金属ハロゲン、及びナトリウム蒸気を含む放電ランプである、装置。
【請求項９】
請求項１に記載の装置において、前記複数のスイッチはＨブリッジ・ネットワークに配列されたＭＯＳＦＥＴである、装置。
【請求項１０】
請求項９に記載の装置は更に、前記Ｈブリッジ・ネットワークにおける各ＭＯＳＦＥＴ用のゲート・ドライバであって、関連するＭＯＳＦＥＴを制御する論理信号を増幅して供給する前記ゲート・ドライバを備える装置。
【請求項１１】
請求項１０に記載の装置は更に、前記Ｈブリッジ・ネットワークの出力端子と負荷に接続された一端子と、基準電圧に接続されたダイオードに接続された別の端子とを有するキャパシタであって、上部ＭＯＳＦＥＴのソースの電圧が電源の配線にほぼ等しいとき前記上部ＭＯＳＦＥＴのゲートに印加されるオン電圧を活性化する前記キャパシタを備える装置。
【請求項１２】
請求項１１に記載の装置において、前記ゲート・ドライバは、負荷が前記ＡＣ信号により駆動される前に前記キャパシタを初期的に充電する、装置。
【請求項１３】
請求項１１に記載の装置において、前記ゲート・ドライバは、当該ゲート・ドライバに関連するＭＯＳＦＥＴが導通していないとき前記キャパシタを充電する、装置。
【請求項１４】
請求項１に記載の装置において、前記コントローラはデューティー・サイクルに基づいて前記複数のスイッチのネットワークの一部を周期的に開閉して前記ＡＣ信号を位相変調してランプの起動中に広いパルス幅を供給するように動作する、装置。
【請求項１５】
ランプを駆動するための装置であって、
（ａ）　ＤＣ信号をＡＣ信号に変換するためのＤＣ−ＡＣ変換器と、
（ｂ）　前記ＤＣ−ＡＣ変換器と前記ランプとの間に接続され、前記ランプに供給されるＡＣ信号を自己発振してフィルタリングする自己発振回路と、
（ｃ）　前記ＡＣ信号の周波数が前記自己発振回路の共振周波数に基づくようにＤＣ−ＡＣ変換器を調整するためのコントローラであって、通常動作よりもランプの起動時に高エネルギーパルスを供給するように動作する前記コントローラとを備える装置。
【請求項１６】
請求項１５に記載の装置において、自己発振回路は前記ＡＣ信号を受け取る一次巻線と前記ランプに接続された二次巻線とを有する昇圧トランスを含む、装置。
【請求項１７】
請求項１６に記載の装置において、前記自己発振回路は前記ＡＣ信号用のフィルタを含む、装置。
【請求項１８】
請求項１５に記載の装置は更に、前記自己発振回路の共振周波数を決定し、共振周波数の指示を前記コントローラに供給するゼロクロス検出器を備える装置。
【請求項１９】
請求項１５に記載の装置において、前記ランプは、冷陰極蛍光、金属ハロゲン、及びナトリウム蒸気を含む放電ランプである、装置。
【請求項２０】
放電ランプを駆動するための方法であって、
（ａ）　ＤＣ信号をＡＣ信号に変換し、
（ｂ）　前記放電ランプへの前記ＡＣ信号をフィルタリングし、
（ｃ）　前記ＡＣ信号が負荷の共振周波数に基づく周波数を有するように前記ＤＣ信号を変換し、
（ｄ）　通常動作に対して前記ランプの起動時に前記ランプに高エネルギーを供給することを備える方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は放電点灯の分野に関し、詳しくは、高エネルギーの初期パルスで放電ランプを初期始動することにより放電ランプを駆動するための電力を有効的に供給することに関する。
【０００２】
【従来の技術】
冷陰極蛍光ランプ（ＣＣＦＬ）等の放電ランプは、即時過程及びランプに印加される振動（ＡＣ信号）の周波数に応じて変化する端子電圧特性を有する。ＣＣＦＬが始動又は起動されるまで、ランプは始動電圧よりも小さい印加端子電圧により電流を流さない。アークがＣＣＦＬ内に衝突すると、端子電圧は、入力電流の比較的広い範囲を越えて始動電圧の約１／３の駆動電圧へと低下する。ＣＣＦＬが比較的高周波数のＡＣ信号により駆動されると、ＣＣＦＬ（始動された）は、各サイクルにおいて消灯せず、正抵抗端子特性を示す。ＣＣＦＬの効率は比較的高周波数によって改善され、ＣＣＦＬは５０キロヘルツから１００キロヘルツの範囲の周波数を有するＡＣ信号により一般的に駆動される。
【０００３】
ＣＣＦＬを比較的高周波数方形波ＡＣ信号に駆動することにより、ランプの耐用寿命が最大となる。しかしながら、ＡＣ信号の方形波はＣＣＦＬを駆動する回路に近接する他の回路に重大な影響を与えるので、ランプは正弦波ＡＣ信号等の最適な波形でないＡＣ信号により一般的に駆動される。
【０００４】
バッテリ電源システム、例えばノートブック・コンピュータ及びパーソナル・デジタル・アシスタンスにおいて非常に小さいＣＣＦＬが使用される。システム・バッテリは、公称約１２Ｖで７Ｖから２０Ｖの範囲の直流（ＤＣ）電圧をＤＣ−ＡＣ変換器の入力に供給する。比較的低いＤＣ入力電圧を高いＡＣ出力電圧に変換するための一般的な技術では、ＤＣ入力信号をパワースイッチを用いてチョッパ増幅し、チョッパ増幅により生成された高調波信号をろ波し、比較的精選された正弦波ＡＣ信号を出力する。ＡＣ信号の電圧はトランスにより比較的高い電圧、例えば１２Ｖから１５００Ｖにまで昇圧される。パワースイッチはバイポーラ接続トランジスタ（ＢＪＴ）又は電界効果トランジスタ（ＭＯＳＦＥＴ）を用いることができる。又、トランジスタは、個別に設けられるか、あるいはＤＣ―ＡＣ変換器用の制御回路と同じパッケージに集積されてもよい。
【０００５】
抵抗部品は電力を消費し、回路の全体的な効率を低下させる傾向にあるので、ＤＣ―ＡＣ変換器用の一般的な高調波フィルタには、電力損失を最小化する、即ち選択された各部品が高Ｑ値を有するように選択された誘導及び容量部品が用いられる。誘導及び容量部品を有する二次的な共振フィルタは「タンク」回路と呼ばれる。その理由はタンクが特定の周波数でエネルギーを蓄えるからである。
【０００６】
【発明が解決しようとする課題】
ＣＣＦＬを搭載する電子装置は、広い温度変化等の多種の環境条件において使用されることがある。更に、駆動回路内及び外部部品において部品の値の変化が通常起きる。このため、ＣＣＦＬを最も効率的に起動するために必要となるエネルギーの量は変化することになる。
【０００７】
【課題を解決するための手段】
本発明は、ランプを駆動するための装置であって、（ａ）ＤＣ信号からＡＣ信号を生成するための複数のスイッチのネットワークであって、ＤＣ信号は前記複数スイッチのネットワークに接続され、前記ＡＣ信号は前記複数のスイッチのネットワークの一部が、前記複数のスイッチの他の一部の周期的な開閉とは反対に周期的に開閉することにより生成されるものである前記複数のスイッチのネットワークと、（ｂ）前記複数のスイッチのネットワークと前記ランプとの間に接続されたタンク回路であって、前記ランプに供給されるＡＣ信号をフィルタリングする前記タンク回路と、（ｃ）前記タンク回路の共振周波数に基づいて前記複数のスイッチのネットワークの一部を周期的に開閉して、前記ＤＣ信号により供給される電圧の範囲のもとで最適な量の電力が前記ランプに供給されるようにするためのコントローラであって、前記ランプの起動時において高エネルギーを供給するように動作する前記コントローラとを備える装置を提供する。
【０００８】
本発明は、ランプを駆動するための装置であって、（ａ）ＤＣ信号をＡＣ信号に変換するためのＤＣ−ＡＣ変換器と、（ｂ）前記ＤＣ−ＡＣ変換器と前記ランプとの間に接続され、前記ランプに供給されるＡＣ信号を自己発振してフィルタリングする自己発振回路と、（ｃ）前記ＡＣ信号の周波数が前記自己発振回路の共振周波数に基づくようにＤＣ−ＡＣ変換器を調整するためのコントローラであって、通常動作よりもランプの起動時に高エネルギーパルスを供給するように動作する前記コントローラとを備える装置を提供する。
【０００９】
本発明は、放電ランプを駆動するための方法であって、（ａ）ＤＣ信号をＡＣ信号に変換し、（ｂ）前記放電ランプへの前記ＡＣ信号をフィルタリングし、（ｃ）前記ＡＣ信号が負荷の共振周波数に基づく周波数を有するように前記ＤＣ信号の変換を発振し、（ｄ）通常動作に対して前記ランプの起動時に前記ランプに高エネルギーを供給することを備える方法を提供する。
【００１０】
【発明の実施の形態】
ＣＣＦＬを駆動するためのインバータは、ＤＣ−ＡＣ変換器、フィルタ回路、及びトランスを備える。そのような回路の例は、譲受人に譲渡されたシャノン他（Ｓｈａｎｎｏｎ　ｅｔ　ａｌ．）の米国特許第６１１４６１４号に開示されており、その内容を参照として本願明細書に盛り込むものとする。加えて、定周波数ハーフブリッジ（ＣＦＨＢ）回路、又は誘導モードハーフブリッジ（ＩＭＨＢ）回路等の他の従来技術のインバータ回路がＣＣＦＬを駆動するために使用されてもよい。本発明は、他のインバータ回路のみならず、これらインバータ回路のいずれかに関連して使用されてもよい。
【００１１】
ここに開示された内容では、冷陰極蛍光、金属ハロゲン、及びナトリウム蒸気を含む冷陰極蛍光ランプ（ＣＣＦＬ）等の放電ランプに電力を印加及び供給するための方法及び装置が提供される。本発明によれば、装置によりＣＣＦＬに供給されるエネルギーの初期パルスは、ＣＣＦＬが起動された後にＣＣＦＬに供給される定常エネルギーパルスよりも大きい。一実施形態では、初期パルスはパルス時間を広げることにより、より大きくなる。他の実施形態では、初期パルスは、パルス幅を維持しながら、パルスの電圧を増加させることにより、より大きくなる。ここで、初期パルスがより高いエネルギー量を有しているということが重要な考慮すべき点である。更に、本発明の方法が一つの種類のインバータに関して説明されているという点にも注目されたい。しかしながら、その方法は他のインバータを用いて行われてもよい。
【００１２】
一実施形態において、本発明はＨブリッジ回路の形態に配列された４個のパワーＭＯＳＦＥＴを含む集積回路（ＩＣ）である。ＩＣは、別の出力ネットワークと共に直流（ＤＣ）信号を、放電ランプ等の負荷を駆動するに十分な電圧を有する交流（ＡＣ）信号に変換する。ＩＣはＤＣ電源により供給される電圧範囲に対して負荷の容量及び誘導部品に伴う出力ネットワークの共振周波数にて負荷を駆動する。
【００１３】
Ｈブリッジ回路はＤＣ信号を周期的に反転することによりＡＣ信号を生成する。制御回路はＡＣ信号の各半サイクルのパルス幅変調（ＰＷＭ）により負荷に供給される電力量を調節する。ＰＷＭにより通常動作中において対称的なＡＣ信号が供給されるので、ＡＣ信号における高調波周波数であってもキャンセルされる。高調波を除去し、かつ全般的にフィルタ（負荷）の共振周波数にて動作することにより、フィルタの設計負荷Ｑ値は適正に低くなり、フィルタにおける損失は最小化される。更に、ＣＣＦＬは、ランプ内にアークを衝突させるために二次的に必要となるフラクションを除き、昇圧トランスの二次巻線に直接接続されているので、昇圧トランスの二次巻線はＣＣＦＬの駆動電圧で動作する。又、以下に説明するように制御回路は、通常動作に関して、負荷の起動中に負荷に供給されるパルスの幅を選択的に大きくする。
【００１４】
図１Ａには、タンク回路１０８、及びＣＣＦＬ等のランプ１０６を含む負荷に接続された集積回路１０４（ＩＣ）に具体化された電力制御の概略図１００が示されている。ＤＣ電源１０２、即ちバッテリはＩＣ１０４に接続されている。ブースト・キャパシタ１２０ａはＢＳＴＲ端子及び出力端子１１０ａ間に接続され、出力端子１１０ａはＯＵＴＲと表示された別の端子に接続されている。同様に別のブースト・キャパシタ１２０ｂはＢＳＴＬ端子及び出力端子１１０ｂ間に接続され、出力端子１１０ｂはＯＵＴＬと表示された別の端子に接続されている。ブースト・キャパシタ１２０ａ及び１２０ｂは、ＩＣ１０４内の回路であって、残りの回路の動作電圧を浮動させることが可能な回路を動作させるための電力を供給するエネルギー・リザーバである。
【００１５】
インダクタ１１６の一端子は出力端子１１０ａに接続され、インダクタの反対の端子はキャパシタ１１８の一端子及び昇圧トランス１１４の一次巻線の一端子に接続されている。キャパシタ１１８の反対の端子は昇圧トランス１１４の一次巻線の別の端子及び出力端子１１０ｂに接続されている。昇圧トランス１１４の二次巻線の一端子はランプ端子１１２ａに接続され、二次巻線の別の端子はランプ端子１１２ｂに接続されている。
【００１６】
反応性出力ネットワーク、即ちタンク回路１０８は、出力端子１１０ａ、１１０ｂと昇圧トランス１１４の一次巻線との間に接続された部品により形成されている。タンク回路は、特定の周波数でエネルギーを蓄え、かつ必要に応じてこのエネルギーを放出してランプ１０６に供給されるＡＣ信号の正弦波形状を平滑化する二次的な共振フィルタである。タンク回路は、自己発振回路とも呼ばれる。
【００１７】
図１Ｂにおいては、タンク回路１０８及びランプ１０６を含む負荷に接続されたＩＣ１０４’に具体化された電力制御の概略図１００’が示されている。概略図１００’は、付加的な電流センスを除き、図１と実施的に同じである。ここでは、二次巻線の第２の端子はグランドに直接接続されている。他方のランプ端子１１２ｂはダイオード１０７のアノード及びダイオード１０５のカソードに接続されている。ダイオード１０７のカソードは、センス抵抗１０９の一端子及びＩＣ１０４’のＶｓｅｎｓｅ端子に接続されている。ダイオード１０５のアノードはセンス抵抗１０９の他の端子及びグランドに接続されている。この場合、ＩＣ１０４’は、センス抵抗１０９の電圧をモニターして、ランプ１０６に流れる電流量を見積もり、かつランプを駆動するために使用される電力量を制御するために使用してもよい。
【００１８】
更に、本発明の電力及び電流制御の実施形態、即ちＩＣ１０４及びＩＣ１０４’は、タンク回路の複数の異なる実施形態とともに使用することができる。図２Ａにおいては、図１及び図１Ｂに示されるタンク回路１０８がＩＣ１０４に接続されるものとして示されている。タンク回路１０８は昇圧トランス１１４の一次巻線に接続されたフィルターとして動作する。
【００１９】
図２Ｂにおいて、別の実施形態のタンク回路１０８’が示されている。昇圧トランス１１４の一次巻線の一端子が出力端子１１０ａに接続され、一次巻線の他の端子が他の出力端子１１０ｂに接続されている。インダクタ１１６’の一端子は昇圧トランスの二次巻線の一端子に接続され、インダクタの他の端子はキャパシタ１１８’の一端子及びランプ端子１１２ａに接続されている。昇圧トランスの二次巻線の他の端子キャパシタ１１８’の他の端子及び他のランプ端子１１２ｂに接続されている。この実施形態では、タンク回路１０８’は昇圧トランスの二次巻線側に配置された二次的なフィルタを形成する全ての反応性部品を有する。
【００２０】
図２Ｃは図２Ｂに示されたタンク回路１０８’に類似する別の実施形態のタンク回路１０８’を示す。タンク回路１０８’’はタンクの二次フィルタを形成するための個別誘導部品を用いていない。代わりに、この実施形態では、昇圧トランス１１４の巻線の本来の漏れインダクタンスが二次フィルタの誘導素子として用いられる。個別誘導部品なしでタンク回路１０８’’の二次フィルタを具体化することで、コストが低減される。
【００２１】
図２Ｄは本発明を具体化する上で更なるコストを低減する別の実施形態のタンク回路１０８’’’を示す。この実施形態では、タンク回路１０８’’’はランプ配線の寄生容量１２２（最大ソース）、昇圧トランス１１４の二次巻線、及びトランスの本来のインダクタンス１１７を用いて二次フィルタを形成する。トランス１１４の二次巻線の一端子はランプ端子１１２ａに接続され、二次巻線の他の端子はランプ端子１１２ｂに接続されている。この実施形態では、個別の誘導及び容量部品なしで二次フィルタを具体化することができる。
【００２２】
図２Ｅは、図２Ｄ示された実施形態と実質的に同じである別の実施形態のタンク回路１０８’’’を示す。この場合、トランス１１４の一次巻線は、トランスの一次磁化インダクタンスの影響をキャンセルするために使用されるキャパシタ１１１を介してＩＣ１０４の出力に接続されている。キャパシタ１１１を加えることで、トランス１１４の一次巻線での共振周波数がトランスの二次巻き線での共振周波数により近似的に一致する。こうして、全体回路、即ちタンク回路１０８’’’及びトランス１１４の共振周波数がトランスの二次巻線の共振周波数に近づけられる。
【００２３】
更に、図２Ａ〜図２Ｅにて示された各種タンク回路の寄生容量の最大ソースは、放電ランプ１０６の配線である。又、ＩＣ１０４を含む回路板のいずれかの側に一対の平行の金属板を配置して、二次フィルタ（タンク回路）用の容量部品が形成されてもよい。
【００２４】
図３、４、５及び６は、本発明の異なる実施形態を具体化するための集積回路（ＩＣ）の内部回路を示す。図３は、電力制御のＩＣ１０４の実施形態の概略図である。Ｖｒｅｆ信号は、Ｖｓｕｐｐｌｙ信号に接続された電圧レギュレータ１２４ａからの出力として供給される。Ｖｒｅｆ信号は、通常５．０ボルトに設定されたバンドギャップ基準電圧であり、ＩＣ１０４の個別の部品により使用される各種電圧を生成するために使用される。ＵＶＬＯ（不足電圧ロック）信号及び熱遮断回路用のマスタ基準電圧等のいくつかの制御論理ブロック１４６用の内部電圧がＶｒｅｆ信号から生成される。又、Ｖｒｅｆ信号によってピーク電流（Ｉｐｋ）コンパレータ１３８、ゼロクロス検出器１４０及び電力制御ブロック１３６の作動ポイントを設定する他の電圧が生成される。
【００２５】
電圧レギュレータ１２４ｂはＶｓｕｐｐｌｙ信号に接続され、調整された６ボルトのＤＣ信号を供給する。電圧レギュレータ１２４ｂの出力はゲート・ドライブ・ブロック１２８ｂ、及びそのカソードがゲート・ドライブ・ブロック１２８ａ及びＢＯＯＳＴ　ＬＥＦＴ端子に接続されたダイオード１２６ａのアノードに接続されている。別の電圧レギュレータ１２４ｃはＶｓｕｐｐｌｙ信号に接続され、調整された６ボルトのＤＣ信号をゲート・ドライブ・ブロック１２８ｄに供給する。電圧レギュレータ１２４ｃの出力は、そのカソードがゲート・ドライブ・ブロック１２８ｃ及びＢＯＯＳＴ　ＲＩＧＨＴ端子に接続されたダイオード１２６ｂのアノードに接続されている。電圧レギュレータ１２４ｂ及び１２４ｃは、比較的高電力ゲート・ドライブ・ブロック１２８ａ、１２８ｂ、１２８ｃ及び１２８ｄに供給される電圧を別々に調整するので、ゲート・ドライブ・ブロックのいずれかの動作は、電圧レギュレータ１２４ａにより出力されるＶｒｅｆ信号と著しく干渉しないようになっている。更に、ゲート・ドライブ・ブロック１２８ｂ及び１２８ｄの個々の端子はグランドに接続されている。
【００２６】
２個のレベル・シフト・アンプ１３２ａ、１３２ｂは制御論理ブロック１４６に別々に接続された各入力端子と、ゲート・ドライブ・ブロック１２８ａ、１２８ｂにそれぞれ別々に接続された出力端子とを有する。これらレベル・シフト・アンプは制御論理信号を制御論理ブロック１４６において使用される論理レベルからゲート・ドライブ・ブロック１２８ａ、１２８ｃにより必要とされる論理レベルにシフトさせる。
【００２７】
ＩＣ１０４用のＨブリッジ出力回路は、４個の電力ＭＯＳＦＥＴ１３０ａ、１３０ｂ、１３０ｃ及び１３０ｄにより構成される。ＭＯＳＦＥＴ１３０ａのドレイン端子は、Ｖｓｕｐｐｌｙ信号に接続され、そのゲートはゲート・ドライブ・ブロック１２８ａに接続されている。ＭＯＳＦＥＴ１３０ａのソース端子はＯＵＴ　ＬＥＦＴ端子、ゲート・ドライブ・ブロック１２８ａ、ＭＯＳＦＥＴ１３０ｂのドレイン端子、ゲート・ドライブ・ブロック１２８ｂ及びＭｕｘブロック１３４に接続されている。ＭＯＳＦＥＴ１３０ｂのソース端子は、グランドに接続され、そのゲート端子はゲート・ドライブ・ブロック１２８ｂに接続されている。同様に、ＭＯＳＦＥＴ１３０ｃのドレイン端子はＶｓｕｐｐｌｙ信号に接続され、そのゲート端子はゲート・ドライブ・ブロック１２８ｃに接続されている。ＭＯＳＦＥＴ１３０ｃのソース端子はＯＵＴ　ＲＩＧＨＴ端子、ゲート・ドライブ・ブロック１２８ｃ、ＭＯＳＦＥＴ１３０ｄのドレイン端子、ゲート・ドライブ・ブロック１２８ｄ及びＭｕｘブロック１３４に接続されている。ＭＯＳＦＥＴ１３０ｄのソース端子は、グランドに接続され、そのゲート端子はゲート・ドライブ・ブロック１２８ｄに接続されている。
【００２８】
ＭＯＳＦＥＴ１３０ｂ、１３０ｄのソース端子は、グランド（低側）に接続され、それらに対応するゲート・ドライブ・ブロック１２８ｂ、１２８ｄは０〜５ボルトの信号を用いて関連するパワーＭＯＳＦＥＴの動作を制御する別個のデジタル論理部品を含む。ＭＯＳＦＥＴ１３０ａ、１３０ｃのソース端子はグランドに接続されていない。代わりに、これらソース端子はＨブリッジ出力回路の各ＯＵＴ　ＬＥＦＴ及びＯＵＴ　ＲＩＧＨＴ端子（高側）に接続されている。このような構成では、０（グランド）〜５ボルトの信号では、ＭＯＳＦＥＴ１３０ａ、１３０ｃの動作が確実に制御されない。ゲート・ドライブ・ブロック１２８ａ、１２８ｃは個別のデジタル論理制御信号を用いているので、本発明では、これら制御信号を関連するＭＯＳＦＥＴ１３０ａ、１３０ｃのソース端子における電圧よりも常に高い電圧にレベルシフトする。ソース端子の電圧は、Ｈブリッジ出力回路のＯＵＴ　ＬＥＦＴ及びＯＵＴ　ＲＩＧＨＴ端子に印加された電圧に応じて上昇し易い。レベル・シフト・アンプ１３２ａ、１３２ｂはグランドを基準とする０〜５ボルトの論理信号を関連するＭＯＳＦＥＴ１３０ａ、１３０ｃのソース端子を基準とする０〜６ボルトの論理信号にシフトする。このようにして、ＭＯＳＦＥＴ１３０ａ、１３０ｃのソース端子の電位が０ボルトから２５ボルトの間にある場合、ゲート・ドライブ・ブロック１２８ａ、１２８ｃはそれらに関連するＭＯＳＦＥＴの動作を制御することができる。
【００２９】
ゲート・ドライブ・ブロック１２８ａ、１２８ｂ、１２８ｃ及び１２８ｄはレベル・シフト・アンプ１３２ａ、１３２ｂと共に制御ブロック１４６からの制御信号をＨブリッジ出力回路における関連するパワーＭＯＳＦＥＴの各々への駆動信号にシフトする。ゲート・ドライブ・ブロックはバッファ（電流増幅）、故障保護、パワーＭＯＳＦＥＴ制御信号に対するレベルシフト、及びクロス・コンダクション（ｃｒｏｓｓ　ｃｏｎｄｕｃｔｉｏｎ）のロックを提供する。ゲート・ドライブ・ブロックは、デジタル論理信号の電流を増幅し、比較的高い電流がオン（導通）及びオフ（非導通）間でパワーＭＯＳＦＥＴの状態を急速に切り換えるようにする。ＯＵＴ　ＬＥＦＴ端子及び／又はＯＵＴ　ＲＩＧＨＴ端子からＶＳｕｐｐｌｙ配線への短絡又はグランドへの短絡等の出力欠陥が生じたとき、４個のＭＯＳＦＥＴの各々は関連するゲート・ドライブ・ブロックにより約５アンペアに電流制限される。そのような出力欠陥の状況下では、ゲート・ドライブ・ブロックは、何らかの損傷が起きる前に関連するパワーＭＯＳＦＥＴをオフさせる。
【００３０】
好ましい実施形態における全ての４個のパワートランジスタはＭＯＳＦＥＴであり、それらは高入力キャパシタンスを有する傾向にある。導通と非導通状態との間でパワーＭＯＳＦＥＴを急速に切り換えるために、ゲート・ドライブ・ブロックは、各パワーＭＯＳＦＥＴのゲート端子に大きな電流を供給する。ゲート・ドライブ・ブロックはブロックにおける個別のデジタル論理素子により生成された制御信号から得られた小電流をパワーＭＯＳＦＥＴの状態を急速に切り換えるために必要とされる比較的高い電流レベルにまで増幅する。
【００３１】
ゲート・ドライブ・ブロックが関連するパワーＭＯＳＦＥＴのゲート端子に電圧信号（ソース端子に対する６ボルト）を印加すると、ＭＯＳＦＥＴはオン（導通）される。そのソース端子に対するゼロボルトがそのゲート端子に印加されると、ＭＯＳＦＥＴはオフ（非導通）される。これに対し、２個のパワーＭＯＳＦＥＴ１３０ａ、１３０ｃのソース端子は各左出力及び右出力端子に接続されている。この構成により、それらパワーＭＯＳＦＥＴの各々に対してソース端子電圧が、グランドから各パワーＭＯＳＦＥＴによる電圧降下をＶｓｕｐｐｌｙから差し引いた電圧の範囲においてフロートされる。ゲート・ドライブ・ブロック１２８ａ、１２８ｃはフローティング・ソース端子電圧に対してゼロから＋６ボルトの範囲でレベルシフトされた電圧信号を関連するパワーＭＯＳＦＥＴのゲート端子に印加する。このようにして、制御ブロック１４６の０〜５ボルトのグランド基準信号がパワーＭＯＳＦＥＴ１３０ａ、１３０ｃのソース端子における電位に対する０〜６ボルトの信号（高電流にバッファされた）にシフトされる。
【００３２】
ゲート・ドライブ・ブロックの各々は、パワーＭＯＳＦＥＴのクロス導通のロックを制御するための論理も提供している。上部及び下部パワーＭＯＳＦＥＴ、即ちパワーＭＯＳＦＥＴ１３０ａ、１３０ｂの両方が同時に導通した場合、貫通電流が入力電源からグランドに流れて、これらパワーＭＯＳＦＥＴを破壊する虞がある。ゲート・ドライブ・ブロックは、上部及び下部パワーＭＯＳＦＥＴの両方のゲート端子電圧の値を同時に検査することにより、このような状態を防止する。ゲート・ドライブ・ブロックの一つ（上部又は下部）が関連するＭＯＳＦＥＴのゲート端子の「オン」電圧を検出すると、他方のゲート・ドライブ・ブロックが関連のゲート端子にオン電圧が印加されないようにロックされる。
【００３３】
ゲート・ドライブ・ブロック１２８ａ、１２８ｃは、本発明でのスタートアップ（初期通電）中に一対のブートストラップ・キャパシタ１５０ａ、１５０ｂを初期化する。ブートストラップ・キャパシタ１５０ａはＯＵＴ　ＬＥＦＴ端子及びＢＯＯＳＴ　ＬＥＦＴ端子間に接続されている。上記したように、ＯＵＴ　ＬＥＦＴ端子はパワーＭＯＳＦＥＴ１３０ａのソース端子及びゲート・ドライブ・ブロック１２８ａにも接続されている。このため、下部パワーＭＯＳＦＥＴ１３０ｂが導通し、上部パワーＭＯＳＦＥＴ１３０ａが非導通であるとき、ブートストラップ・キャパシタ１５０ａは、ダイオード１２６ａにより充電される。充電されると、ブートストラップ・キャパシタ１５０ａは、パワーＭＯＳＦＥＴのソース端子の電位がＶｓｕｐｐｌｙとほぼ同じ電位まで上昇したとしても、上部パワーＭＯＳＦＥＴ１３０ａのゲート端子に安定したターンオン電圧を供給する。同様に、ブートストラップ・キャパシタ１５０ｂはＯＵＴ　ＲＩＧＨＴ端子及びＢＯＯＳＴ　ＲＩＧＨＴ端子間に接続され、実質的に同じ機能を果たす。ここで、ランプ１０６とタンク回路１０８は、Ｈブリッジ出力回路のＯＵＴ　ＬＥＦＴ端子とＯＵＴ　ＲＩＧＨＴ端子との間に接続されている。
【００３４】
初期化、即ちＩＣ１０４のスタートアップ中において、下部パワーＭＯＳＦＥＴ１０３ｂ、１３０ｄはゲート・ドライブ・ブロック１２８ｂ、１２８ｄによりスイッチオン（導通）され、同時に電荷がブートストラップ・キャパシタ１５０ａ、１５０ｂに供給される。Ｈブリッジ出力回路が発振し、電力をＣＣＦＬに供給し始めたとき、ブートストラップ・キャパシタ１５０ａ、１５０ｂはパワーＭＯＳＦＥＴの通常のスイッチングサイクル中において順次部分的に放電及び再充電を行う。ダイオード１２６ａ、１２６ｂは、スイッチングサイクルにおいて関連するパワーＭＯＳＦＥＴ１３０ａ、１３０ｃがターンオフされたとき、関連するブートストラップ・キャパシタ１５０ａ、１５０ｂを自動的に再充電する。こうして、ブートストラップ・キャパシタにより、ゲート・ドライブ・ブロック１２８ａ、１２８ｃが適正かつ安定したターンオン電圧を関連するＭＯＳＦＥＴ１３０ａ、１３０ｃのゲート端子に供給できるようになる。
【００３５】
バッテリのサージ要求及びランプに対する突入電流の影響を最小化するため、ソフトオン及びソフトオフの両方が行われる。「ソフトオン」の用語は、通常レベルに対するシステムパワーのなだらかな増加を説明するために使用され、「ソフトオフ」は通常レベルからシステムエネルギーのなだらかな減少を表す。システムに供給されるエネルギー量は、出力パルス幅に関連しＣｏｍｐピンにおける電流を加算することにより統制される。Ｃｏｍｐピンに供給された付加電流によりパルス幅が広くなり、Ｃｏｍｐピンから電流を引き抜くことによりパスル幅が狭くなる。詳しくは、バーストのほぼ終了時においては、出力パルスの幅を狭めるためにＣｏｍｐピンから電流が引き抜かれる。一実施形態では、Ｃｏｍｐピンがグランドよりも上の約５０ｍＶでパルス幅がほぼ最小である場合、バーストは終了することができる。次のバーストが開始されるとき、Ｃｏｍｐピンはぼぼグランドにされ、初期的には狭いパルスとなる。続いて、電流がＣｏｍｐピンに確保され、通常動作に達するまでにパルス幅が次第に増加する。
【００３６】
ここで、スタートアップの開始中に負荷に供給されるパワーエネルギーは通常動作中のものとは異なる。詳しくは、一実施形態では、第１のパルスの幅は通常動作のそれよりも大きい。一実施形態では、初期エネルギーパルスは通常動作中のパルスの倍となる。このことは、異なる環境及び装置条件の下でＣＣＦＬを起動するためのインバータの能力を増大させることが分かる。
【００３７】
Ｍｕｘブロック１３４は、パワーＭＯＳＦＥＴ１３０ｂ、１３０ｄのドレイン端子間で切換を行い、パワーＭＯＳＦＥＴを介して流れる電流は制御論理ブロック１４６により決定される。電流は、パワーＭＯＳＦＥＴがオンされている、即ち導電しているときの電圧を測定することにより決定される。測定電圧は、公知の値である「オン」抵抗によってパワーＭＯＳＦＥＴに流れる電流量に直接関連している。Ｍｕｘブロック１３４はオンされたパワーＭＯＳＦＥＴのドレイン端子間で切り換えられるので、Ｍｕｘブロックの出力電圧はオンされた特定のＭＯＳＦＥＴに流れる電流（Ｉｓｗ）と比例している。Ｍｕｘブロック１３４は下部パワーＭＯＳＦＥＴのドレイン端子間で整流する一対のアナログスイッチである。
【００３８】
ピーク電流（Ｉｐｋ）コンパレータ１３８は、Ｍｕｘブロック１３４の出力に接続された入力と、Ｖｒｅｆ信号から供給される例えば２００ｍＶの所定電圧に接続された別の入力とを有する。ピーク電流コンパレータ１３８の出力は制御論理ブロック１４６及びオンタイム・タイマ１４２に接続されている。ピーク電流コンパレータ１３８の出力は、所定の最大電流を越えたとき制御論理ブロック１４６に指示する。ランプ１０６が消灯又は故障した場合、ＩＣ１０４が要求された電力又は電流量で比較的低損失のタンク回路の部品を駆動しようとするにつれてパワーＭＯＳＦＥＴに流れる電流は比較的高い値となる。タンク回路のキャパシタに流れる比較的高い電流により昇圧トランスの二次に危険な高電圧が生成されるので、ピーク電流コンパレータ１３８によりこの状態が示されたとき制御論理ブロック１４６はパワーＭＯＳＦＥＴをオフさせる。
【００３９】
ゼロクロス検出器１４０（コンパレータ）の入力はＭｕｘブロック１３４の出力に接続され、別の入力はＶｒｅｆ信号から供給された例えば５ｍＶの所定の電圧に接続されている。ゼロクロス検出器１４０の出力は、制御論理ブロック１４６に接続され、タンク回路の電流がほぼゼロアンペアに下がったときそのことを指示する。制御論理ブロック１４６はゼロクロス検出器１４０の出力を用いて休止段階を終了し、図７以下に示されているような例えばパワー段階Ａ又はパワー段階Ｂ次のパワー段階のサイクルを開始するときであることを決定する。
【００４０】
オンタイム・タイマ１４２は制御論理ブロック１４６の各パワー段階の継続時間を決定する。オンタイム・タイマ１４２の一つの入力はループ補償キャパシタ１４８の一端子及び電力制御ブロック１３６の出力に接続されている。ループ補償キャパシタ１４８の別の端子はＶｒｅｆ信号に接続されている。オンタイム・タイマ１４２は、ループ補償キャパシタ１４８の電圧値に従って各パワー段階の期間（継続時間）を決定する。オンタイム・タイマ１４２は、制御論理ブロック１４６の入力及び出力に別々に接続されている。更に、オンタイム・タイマ１４２は制御論理ブロック１３６に各パワー段階の期間が経過したことを知らせる。本実施形態では、オンタイム・タイマ１４２は通常動作のパルスの２．５倍のパルス幅を供給すべく動作する。
【００４１】
輝度オペアンプ１４４は、電力制御（アナログ乗算器）ブロック１３６に接続された出力を有する。輝度オペアンプ１４４の入力はユーザ選択可能なポテンショメーター（図示せず）に接続され、ポテンショメータの設定に関する電圧を受け取る。ユーザがポテンショメータに関連する制御を選択すると、輝度オペアンプの出力により電圧が電力制御ブロック１３６に印加され、その電力制御ブロック１３６は制御位置に関連して比例的に増加又は減少する。更に、ユーザが制御を選択することにより電圧が変更されると、オンタイム・タイマ１４２は対応する変更を各パワー段階の期間において制御論理ブロック１４６に知らせる。
【００４２】
電力制御ブロック１３６は、入力としての信号を加算ノード１４１に供給し、定電流（Ｉｒｅｆ）源１７０から基準電流を入力する。加算ノード１４１の出力はオンタイム・タイマ１４２及びループ補償キャパシタ１４８の一端子に接続されている。
【００４３】
Ｍｕｘブロック１３４の切換えは制御論理ブロック１４６により調整され、一つのパワーＭＯＳＦＥＴの電流のみが一度に測定される。更に、制御論理ブロック１４６は、下部ＨブリッジパワーＭＯＳＦＥＴ１３０ｂ、１３０ｄに流れる電流を測定し、本発明のパワー段階をタンク回路の電流に同期させ、パワーＭＯＳＦＥＴに流れる電流が所定の最大ピーク電流（Ｉｐｋ）を越えたかどうかを決定し、負荷に供給される実際の電力を算出する。
【００４４】
一般的に制御論理ブロック１４６が管理する２つのタイプのサイクル段階としてパワー段階と休止段階がある。パワー段階は斜めに対向するパワーＭＯＳＦＥＴが導通しているときに行われる。例えば、パワー段階Ａは、パワーＭＯＳＦＥＴ１３０ａ、１３０ｄがオンしているときに行われる。同様に、パワー段階Ｂは、パワーＭＯＳＦＥＴ１３０ｂ、１３０ｃがオンしているときに行われる。両方のパワー段階において、制御論理ブロック１４６は、以下のイベントの一つが起きるまでパワーＭＯＳＦＥＴに流れる電流を有効にする。（１）ピーク電流（Ｉｐｋ）コンパレータ１３８が、放電ランプが故障したとき等のように最大電流の限界を越えたことを検出；（２）オンタイム・タイマ１４２が時間切れとなる；（３）ゼロクロス検出器１４０が制御論理ブロック１４６にＭＯＳＦＥＴの状態を次のパワー段階のサイクルに切り換える指示を出す。
【００４５】
代表的な実施形態では、オンタイム・タイマ１４２がパワー段階でタイムアウトとなったとき、制御論理ブロック１４６はパワーＭＯＳＦＥＴを休止段階に切り換える。休止段階では、下部のＨブリッジパワーＭＯＳＦＥＴ１３０ｂ、１３０ｄがオンされ、上部のＨブリッジパワーＭＯＳＦＥＴ１３０ａ、１３０ｄがオフされる。ＯＵＴ　ＬＥＦＴ及びＯＵＴ　ＲＩＧＨＴ端子に接続されたタンク（出力）回路１０８は、短期間の間ＣＣＦＬ１０６に電流を供給し続けるが、タンク回路電流は、ゼロクロス検出器１４０がゼロ電流の状態を制御論理ブロック１４６に知らせるポイントにおいて直ちにゼロとなる。次に、制御論理ブロック１４６はパワーＭＯＳＦＥＴ１３０ｃ、１３０ｂをオンさせ、パワーＭＯＳＦＥＴ１３０ａ、１３０ｄをオフさせる。制御論理ブロック１４６は、負荷の共振周波数にてパワーＭＯＳＦＥＴをパワー段階Ａ→休止段階→パワー段階Ｂ→休止段階を経てパワー段階Ａに戻るサイクルを連続的に繰り返す。制御論理ブロックは、タンク回路へのエネルギー（パワー段階）付加時間に関連する休止時間（休止段階）を変化させることにより放電ランプを駆動する電力／電流量を制御する。
【００４６】
別の実施形態では、制御論理ブロック１４６は、ピーク電流コンパレータ１４０からの指示を用いて段階の切換時期を決定する。この場合、制御論理ブロック１４６はＡ及びＢパワー段階の間で直接切り替わるようにパワーＭＯＳＦＥＴを制御し、休止段階が完全に省略される。この動作モードにおいて、制御論理ブロック１４６は、ピーク電流コンパレータ１４０が「ピーク」電流に達したことを知らせる途中でタンク回路の電流を積極的に逆流させるので、タンク回路への電流波形は三角波形状となる。この実施形態は、タンク回路１０８により供給される電流を抑制／制御し、放電ランプ端子における開回路電圧を制限する役割を有する。ＩＣ１０４の製造の際に簡単な金属マスクを選択することで他の実施形態を選択してもよい。
【００４７】
制御論理ブロック１４６には少なくとも２つの非同期デジタル信号が入力され、それらは（１）ＩＣ１０４をオン又はオフさせるためのチップ・イネーブル入力と、（２）ＩＣ１０４の内部熱保護用の熱遮断入力とを含む。制御論理ブロック１４６への別のデジタル入力は多機能テスト／バースト入力である。ＩＣ１０４の製造テストにおいて、この入力はスタートアップ初期化ステップを中止するために使用され、ＩＣの各種パラメータがテストされる。製造テストが完了すると、このデジタル論理入力は「バーストモード」ディミング（ｄｉｍｍｉｎｇ）を実行するために使用される。
【００４８】
バースト・ディミング・モードにおいて、ユーザは矩形論理波形を有するバースト入力を使用し、ある状態ではこの入力はＩＣ１０４が通常動作し、ランプ１０６に電力を供給するように指令を出す。別の状態ではバースト入力はＩＣ１０４が通常動作を一時停止し、電力をランプ１０６に供給するのを停止するようにする。バースト入力は通常オフに切り換えられ、ランプ１０６により射出されるライトのディミングのために見えなくなるのに十分に早いレート（１８０Ｈｚかそれ以上）でオンされる。バースト・ディミング・モードが起動されたとき、ループ補償キャパシタ１４８は再充電及び放電を停止し、即ちループ補償キャパシタ１４８に印加された電圧は保持され、バースト・ディミング・モードが起動解除されたとき適切な電力レベルで急速に再開されるようになる。バースト・ディミング・モードでは、寄生容量の影響を少なくするため、一般のアナログ・ディミング機構により提供される範囲より広いランプ１０６のディミング範囲が提供される。
【００４９】
更に、他の入力、例えばピーク電流（Ｉｐｋ）、コンパレータ１３８、オンタイム・タイマ１４２及びゼロクロス検出器１４０からの入力を制御論理ブロック１４６に供給することで、全出力及びアナログ・ディミングがＩＣ１０４によりサポートされる。
【００５０】
図５は、タンク回路１０８を駆動する電力量でＩＣ１０４の動作を制御するために用いられる部品の典型的な概略図１４３である。タンク回路１０８及びトランス１１４の損失は、負荷を駆動するＡＣ信号の全体の範囲に亘ってほぼ一定であるので、負荷への入力電力はタンク回路１０８においてＣＣＦＬ１０６を駆動する実際の電力と関連している。電力制御ブロック１３６はＩＣ１０４の製造中において選択されるべきメタル・マスク・オプションである。
【００５１】
バイポーラ・トランジスタのベース・エミッタ電圧（Ｖｂｅ）とコレクタ電流（Ｉｃ）との対数関係を使用することで、以下のような簡単な乗算器が具体化される。電力制御ブロック１３６の一部において、抵抗１６６の一端子はＶｓｕｐｐｌｙ信号に接続され、別の端子はＭＯＳＦＥＴ１６８のドレイン端子に接続されている。ＭＯＳＦＥＴ１６８のゲート端子はオンタイム・タイマ１４２（ここでは図示せず）の出力に接続されている。オンタイム・タイマ１４２は、ゲート端子の電圧を出力電力の位相波形と同期して制御することによりＭＯＳＦＥＴ１６８を流れる電流のデューティー・サイクルを調節する。ＭＯＳＦＥＴ１６８のソース端子はＮＰＮトランジスタ１５０のベース、ＮＰＮトランジスタ１５６のベース及びＮＰＮトランジスタ１５２のコレクタに接続されている。ＮＰＮトランジスタ１５０のコレクタは、Ｖｒｅｆ信号に接続されている。ＮＰＮトランジスタ１５０のエミッタは、ＮＰＮトランジスタ１５２のベース及びＮＰＮトランジスタ１５４のコレクタに接続されている。ＮＰＮトランジスタ１５２のエミッタはグランドに接続され、ＮＰＮトランジスタ１５４のエミッタは抵抗１６２の一端子及びオペアンプ１４９の反転入力に接続されている。抵抗１６２の別の端子はグランドに接続されている。オペアンプ１４９の反転入力端子はＭｕｘブロック１３４（ここでは図示せず）からの出力に接続され、オペアンプの出力はＮＰＮトランジスタ１５４のベースに接続されている。
【００５２】
電力制御ブロック１３６の別の部分において、ＮＰＮトランジスタ１５６のエミッタはＮＰＮトランジスタ１５８のベース及びＮＰＮトランジスタ１６０のコレクタに接続されている。ＮＰＮトランジスタ１５８のエミッタはグランドに接続され、コレクタはループ補償キャパシタ１４８の一端子及び定電流（Ｉｒｅｆ）源１７０の出力に接続されている。ループ補償キャパシタ１４８の別の端子、定電流（Ｉｒｅｆ）源１７０の入力、及びＮＰＮトランジスタ１５６のコレクタはＶｒｅｆ信号に接続されている。ＮＰＮトランジスタ１６０のエミッタは、抵抗１６４の一端子に及び輝度オペアンプ１４４の反転入力端子に接続されている。抵抗１６４の別の端子はグランドに接続されている。ＮＰＮトランジスタ１６０のベースは、輝度オペアンプ１４４の出力に接続されている。図示はされていないが、輝度オペアンプ１４４の非反転入力端子はランプ１０６により射出される光の量をユーザが落とすことを可能にするポテンショメータに接続されている。
【００５３】
電力制御ブロック１３６の動作についての以下の詳細な検討（説明）において、その詳細な検討の結果について妥協することなしにより重要な量と比較した場合、ある量については無視されてもよい。特に、ＮＰＮトランジスタのコレクタ電流と比較して各種ＮＰＮトランジスタのベース電流は無視される。更に、供給電圧は、ＮＰＮトランジスタ１５０及びＮＰＮトランジスタ１５２のベースエミッタ電圧の合計と比較して大きいものと仮定する。
【００５４】
電力制御ブロック１３６は電源から供給される電力の対応する量を測定することにより負荷に供給される電力量を決定する。ループ補償キャパシタ１４８へ供給あるいはそこから出力される電流は一定値と加算値との差であり、電力制御ブロック１３６へ分配される。
【００５５】
パワー段階中には、オンタイム・タイマ１４２がＭＯＳＦＥＴ１６８のゲート端子にオン電圧を供給するとき、第１の乗算が行われ、ＮＰＮトランジスタ１５０、１５２が導通してＮＰＮトランジスタ１５６のベースにオン電圧が供給される。更に、Ｍｕｘブロック１３４が選択された低電力ＭＯＳＦＥＴからのドレイン端子電圧（Ｖｓｗｉｔｃｈ）のオペアンプへの入力を切り換えたとき、オペアンプ１４９によりＮＰＮトランジスタ１５４が導通して出力電力スイッチ電流に比例する電流が流れる。
【００５６】
ＮＰＮトランジスタ１５０のコレクタ電流はＮＰＮトランジスタ１５２の電流に等しい。同様に、ＮＰＮトランジスタ１５２のコレクタ電流は抵抗１６６により分圧された供給電圧（Ｖｓｕｐｐｌｙ）に等しい。ＮＰＮトランジスタ１５０のベースエミッタ電圧は出力スイッチにおける電流の対数に比例する。同様に、ＮＰＮトランジスタ１５２のベースエミッタ電圧は供給電圧の対数に比例する。従って、ＮＰＮトランジスタ１５０のベース端子における電圧（グランドに関して）は、ＶｓｕｐｐｌｙとＩｓｗｉｔｃｈとの積の対数に比例する。ここで、この電圧は出力波形のデューティー・サイクルによってチョッパ、即ちゲーティングされるという点が重要である。
【００５７】
ＮＰＮトランジスタ１５０のベースにおける電圧は、ＮＰＮトランジスタ１５６のベース端子における電圧に等しい。ＮＰＮトランジスタ１６０のコレクタ電流は（外部的に供給された）輝度制御電圧に等しい。更に、ＮＰＮトランジスタ１５６のコレクタ電流はＮＰＮトランジスタ１６０のコレクタ電流に等しい。又、ＮＰＮトランジスタ１５６のベースエミッタ電圧は輝度制御電圧の対数に比例する。従って、ＮＰＮトランジスタ１５８のベース端子における電圧（グランドに関して）は、（Ｖｓｕｐｐｌｙ×Ｉｓｗｉｔｃｈ／Ｖｂｒｉｇｈｔ）の対数に比例する。
【００５８】
ＮＰＮトランジスタ１５８のコレクタ電流はそのベース電圧の逆対数に比例しなければならない。即ち、ＮＰＮトランジスタ１５８のコレクタ電流は（Ｖｓｕｐｐｌｙ×Ｉｓｗｉｔｃｈ／Ｖｂｒｉｇｈｔ）に比例する。ＮＰＮトランジスタ１５８のコレクタ電流はループ補償キャパシタ１４８により平均化される。制御ループの動作により、ＮＰＮトランジスタ１５８のコレクタ電流の平均は定電流（Ｉｒｅｆ）源１７０に等しくなる。
【００５９】
例えば、（Ｖｓｕｐｐｌｙ×Ｉｓｗｉｔｃｈ×デューティー・サイクル）＞（Ｉｒｅｆ×Ｉｂｒｔ）であるとき、付加電流が定電流（Ｉｒｅｆ）源１７０からＣＯＭＰ端子においてループ補償キャパシタ１４８に流れ、オンタイム・タイマ１４２によって供給されるデューティー・サイクルを短くし、負荷に供給される電力を低減させるという影響をもたらす。しかしながら、（Ｖｓｕｐｐｌｙ×Ｉｓｗｉｔｃｈ×デューティー・サイクル）＜（Ｉｒｅｆ×Ｉｂｒｔ）であるとき、Ｖｓｕｐｐｌｙから供給される電力が輝度アンプの非反転入力における制御電圧として必要とされる電力に等しくなるまで、ループ補償キャパシタ１４８はわずかに放電し、オンタイム・タイマ１４２はデューティー・サイクルの長さを増加させる。集積回路１０４は、ＣＯＭＰ端子の電圧が変化しなくなるまで、ＭＯＳＦＥＴ１６８及びパワーＭＯＳＦＥＴ１３０ａ、１３０ｂ、１３０ｃ及び１３０ｄのデューティー・サイクルを調整する。こうして、ＣＯＭＰ端子におけるネガティブ・フィードバックは、オンタイム・タイマ１４２により供給されるデューティー・サイクルを調整するために使用される。
【００６０】
図６は、低電流論理信号のバッファリングに加えて、関連するパワーＭＯＳＦＥＴ１３０ｂがオンしたときに、ゲート・ドライブ・ブロック１２８ｂがどのようにしてパワーＭＯＳＦＥＴ１３０ｂに対する局所電流制限を行っているかを示す。ゲート・ドライブ・ブロック１２８ｂへの入力はワンショット・タイマ１７０、Ｒ−Ｓフリップ・フロップ１７２のリセット入力、及びＡＮＤゲート１７４の入力に接続されている。フリップ・フロップ１７２の出力はＡＮＤゲート１７４の別の入力に接続され、フリップ・フロップのセット入力はＡＮＤゲート１７６の出力に接続されている。ＡＮＤゲート１７４の出力は、ＭＯＳＦＥＴ１３０ｂのゲートに接続された出力を有するインバータ１７８の入力に接続されている。ワンショット・タイマ１７０の出力は、ＡＮＤゲート１７６の入力に接続されている。電流制限コンパレータ１８０は、ＡＮＤゲート１７６の別の入力に接続された出力を有する。コンパレータ１８０の一方の入力はＶｒｅｆ信号から供給された約５０ミリボルト信号に接続され、他方の入力はＭＯＳＦＥＴ１３０ｂのソース端子及び抵抗１８２の一端子に接続されている。抵抗１８２の値は、５個以上のアンプの電流が抵抗からグランドに流れたときコンパレータ１８０の入力に所定の電圧が供給されるように設定されている。
【００６１】
ワンショット・タイマ１７０は、パワー段階中においてパワーＭＯＳＦＥＴ１３０ｂがオンされた後、約２００ナノ秒の間（スイッチングノイズがなくなるだけの時間）信号を供給する。ワンショット・タイマ１７０の出力信号により、ＡＮＤゲート１７６からフリップ・フロップ１７２のセット入力に供給されるべき電流制限コンパレータ１８０の出力が有効化される。電流制限コンパレータ１８０の出力が抵抗１８２の電圧が電流制限電圧に達したことを示す場合、フリップ・フロップはＡＮＤゲート１７４にターンオフ信号を出力し、ＡＮＤゲート１７４はターンオフ信号をインバータ１７８に出力し、その結果、ターンオフ電圧がＭＯＳＦＥＴ１３０ｂのゲート端子に印加される。こうして、５個のアンプ以上の電流がパワーＭＯＳＦＥＴに流れたとき、パワー段階の残りの期間に対してパワーＭＯＳＦＥＴ１３０ｂは直ちにオフする。同様に、ゲート・ドライブ・ブロック１２８ｄは、同様のやり方でＭＯＳＦＥＴ１３０ｄに流れる電流を制限する。
【００６２】
図４は、ＩＣ１０４’として具体化された本発明の一実施形態の電流制御の概略を示す。電流制御ＩＣ１０４’の概略は電力制御ＩＣ１０４と類似しているが、多少異なる。電流制御は、ランプ１０６に供給される電力を制限するためにＩＣ１０４’により採用されるので、電力制御ブロック１３６はＩＣ１０４’には設けられていない。輝度オペアンプ１４４の出力は、加算ノード１４１に供給され、加算ノード１４１は図１Ｂに示すようにセンス抵抗１０９への接続を介してＩｓｅｎｓｅ電流を受け取る。同様に、加算ノード１４１の出力は、ループ補償キャパシタ１４８及びオンタイム・タイマ１４２の一端子に供給される。センス抵抗１０９に流れる電流は、ランプ１０６に流れる電流量に比例的に近似している。ＩＣ１０４’はこの近似に基づいてランプ１０６を駆動する電力量を制御する。
【００６３】
ＩＣ１０４’の電流制御の方法は、輝度オペアンプ１４４を用いてポテンショメーターでのユーザ入力を電流（Ｉｂｒｉｇｈｔ）に変換し、加算ノード１４１がその電流とＩｓｅｎｓｅ電流とを比較して差電流がループ補償キャパシタ１４８へ流れるか、またはそこから流れ出るようにする。これに対し、ＩＣ１０４の電力制御方法では、以下のステップを実行する：（１）輝度オペアンプ１４４を用いてユーザ入力をＩｂｒｉｇｈｔ電流に変換、（２）アナログ乗算器を用いてＩｓｗｉｔｃｈ電流、Ｖｓｕｐｐｌｙ及びデューティー・サイクルに比例して電流を対数的に加算（乗算）、（３）アナログ乗算器を用いて対数的に加算された電流からＩｂｒｉｇｈｔ電流を減算（除算）、（４）減算の逆対数の結果とＩｒｅｆｅｒｅｎｃｅ電流とを比較して差電流を決定、（５）差電流を用いて補償キャパシタ１４８を充電または放電し、オンタイム・タイマ１４２は、ループ補償キャパシタ１４８に印加された電圧に関連して蓄積電荷量だけ各パワー段階の時間間隔を調整。
【００６４】
図７には、ＡＣ信号を用いて負荷を駆動するためのサイクルを実行する４つの動作モード又は段階で構成された本発明を示す概略２００が示されている。全ての４つの段階、即ちパワー段階（Ａ）２０２、休止段階（Ａ）２０４、パワー段階（Ｂ）２０６、及び休止段階（Ｂ）２０８では同じ部品が用いられる。パワーＭＯＳＦＥＴ１３０ａ、１３０ｂ、１３０ｃ及び１３０ｄは別々のスイッチとして図示されている。パワーＭＯＳＦＥＴがオンされたとき（導通されたとき）、その状態は閉じたスイッチとして表される。パワーＭＯＳＦＥＴがオフされたとき（非導通となったとき）、その状態は開いたスイッチとして表される。このようにして、パワーＭＯＳＦＥＴの導通状態はサイクルの異なる段階に対してより明確となるように図示されている。
【００６５】
パワートランジスタ１３０ａの一端子はＶｓｕｐｐｌｙ端子に接続され、他の端子はパワートランジスタ１３０ｂの一端子及びタンク回路１０８の一端子に接続されている。パワートランジスタ１３０ｃの一端子は、Ｖｓｕｐｐｌｙ信号（ＤＣ電源）に接続され、他の端子はタンク回路１０８の他の端子及びパワートランジスタ１３０ｄの一端子に接続されている。パワートランジスタ１３０ｂ及び１３０ｄの他の端子はグランドに接続されている。
【００６６】
パワー段階（Ａ）２０２に示されているように、対角線上に対向するパワートランジスタ１３０ｂ及び１３０ｃはオフされ（開位置）、パワートランジスタ１３０ａ及び１３０ｄはオンされる（閉位置）。Ｖｓｕｐｐｌｙ端子からのＤＣ電流はパワートランジスタ１３０ａを流れ、タンク回路１０８を通過してパワートランジスタ１３０ｄを介してグランドに戻る。
【００６７】
Ｖｓｕｐｐｌｙ端子からの電流の流れがピーク電流コンパレータ１３８によって示される所定のピーク電流値に少なくとも等しくなったとき、あるいはオンタイム・タイマ１４２が完了したとき、パワートランジスタはパワー段階（Ａ）２０２から休止段階（Ａ）２０４として定義された状態に切り替わる。しかしながら、もしこれらの状態が起こらず、ゼロクロス検出器１４０によって示されるようにタンク電流がゼロクロス・ポイントに戻ったとき、パワートランジスタは休止段階（Ａ）に入らずに、パワー段階（Ｂ）として定義された状態に直接切り替わる。この休止段階を飛び越すのは、高い負荷及び比較的低いＶｓｕｐｐｌｙ電圧が存在する場合に行われる。
【００６８】
休止段階（Ａ）２０４では、上部横方向にて対向するパワートランジスタ１３０ａ及び１３０ｃが開位置（オフ）に置かれ、下部横方向にて対向するパワートランジスタ１３０ｂ及び１３０ｄが閉位置（オン）に置かれている。休止段階（ａ）２０４の状態では、タンク回路１０８は蓄積されたエネルギーを放出、即ち電流をパワートランジスタ１３０ｄを介してグランドに放出する。タンク回路が蓄積されたエネルギーの少なくとも一部を放出した後、パワートランジスタはパワー段階（Ｂ）２０６として定義された状態に切り替わる。本発明はタンク回路の共振周波数を追跡し、パワートランジスタをこの周波数で切替えることで、タンク回路がパワー段階（Ａ）２０２でエネルギーを蓄積し、休止段階（Ａ）でこのエネルギーを放出する。こうして、タンク回路に接続された負荷に印加されるＡＣ信号はＡＣ信号のサイクルの「Ａ」点において比較的スムースな正弦波形状を有することとなる。
【００６９】
同様に、パワー段階（Ｂ）２０６では、対角線上に対向するパワートランジスタ１３０ａ及び１３０ｄは開位置にあり、パワートランジスタ１３０ｂ及び１３０ｃは閉位置にある。Ｖｓｕｐｐｌｙ端子からの電流はパワートランジスタ１３０ｃを流れ、タンク回路１０８を通過してパワートランジスタ１３０ｂを介してグランドに戻る。Ｖｓｕｐｐｌｙ端子からの電流の流れがピーク電流コンパレータ１３８によって示される所定のピーク電流値に少なくとも等しくなったとき、あるいはオンタイム・タイマ１４２がタイムアウトとなったとき、パワートランジスタはパワー段階（Ｂ）２０６から休止段階（Ｂ）２０８として定義された状態に切り替わる。
【００７０】
休止段階（Ｂ）２０８では、上部横方向にて対向するパワートランジスタ１３０ａ及び１３０ｃが開位置に置かれ、パワートランジスタ１３０ｂ及び１３０ｄが閉位置に置かれている。休止段階（Ｂ）２０８では、タンク回路１０８は蓄積されたエネルギーを放出、即ち電流をパワートランジスタ１３０ｂを介してグランドに放出し、タンク回路に接続された負荷に印加されるＡＣ信号は、ＡＣ信号のサイクルの「Ｂ」点において比較的スムースな正弦波形状を有することとなる。蓄積されたエネルギーをある期間放出した後、パワートランジスタはパワー段階（Ａ）に切り替え、段階のサイクルが繰り返される。こうして、サイクル（パワー及び休止段階の両方）を介して電力が負荷に連続的に供給され、タンク回路１０８に蓄積されたエネルギーが各パワー段階において補給される。
【００７１】
本発明は、パワートランジスタがパワー段階（Ａ）及びパワー段階（Ｂ）に配置されている期間を短くし、トランジスタが休止段階（Ａ）及び休止段階（Ｂ）に配置されている期間を比例的に長くすることにより、ランプのディミング、即ち負荷に供給される電力量を減少させる。
【００７２】
通常の動作状態では、ランプ電流（又は電力）が計測され、フィードバックループにおいてユーザ入力（ポテンショメータのセッティング）と比較される。ランプ電流の測定値とユーザ入力との間の誤差（差）は、ループ補償キャパシタ１４８に印加される電圧値を決定するために使用され、かつオンタイム・タイマ１４２がパワー段階でパワートランジスタをオンさせる時間長さを決定するために使用される。こうして、ユーザは、ポテンショメータの設定を調整することにより比較的広い範囲に亘ってランプ１０６の輝度を制御することができる。
【００７３】
図８Ａ−８Ｄは、最大の電力及び減少された電力状態下で、本発明により生成されたＡＣ電圧信号と負荷、即ちＣＣＦＬに供給される電流との対応を示す図である。最上部のグラフ２１０において、水平時間軸２１６及び垂直電圧軸２１８が示されている。Ｈブリッジ構成では、ピーク電圧の振幅２１２、２１４は電源により供給される電圧と等しく、ピーク対ピーク負荷電圧は、電源電圧の２倍である。ほぼ直線で垂直な立ち上がりエッジ２２０は、負波形２１４が正波形２１２に遷移するたびにタンク回路の電流のゼロクロスにて発生する。同様に、垂直な立ち下がりエッジ２２２は、上記したようにパワー段階が終了する３つの条件のうちの一つによってパワー段階が終了したときに発生する。更に、グラフ２１０は、タンク共振周波数の各半サイクルの間ＩＣ１０４が最大の電力／電流をタンク回路に供給しているときの電圧波形を示す。特に、この波形は、回路が設計最小電源電圧で負荷に設計最大電力を供給している場合に得られるものである。
【００７４】
図８Ｂの第２のグラフ２３０において、グラフ２１０で図示された電圧波形に対応する水平時間軸２３２及び垂直電流軸２２４が示されている。正電流波形２２６の最大値は、正ピーク電流の値に等しい。同様に、負電流波形２２８の最大値は、負ピーク電流の値に等しい。丸みのある立ち下がりエッジ２３４は、正電流波形２２６により回路の充電が完了したとき、タンク回路１０８の共振周波数において発生する。丸みのある立ち上がりエッジ２３５は、回路が充電を開始するときに、タンク回路１０８の共振周波数において発生する。
【００７５】
図８Ｃの第３のグラフ２４０において、水平時間軸２４２及び垂直電圧軸２４４が示されている。電圧波形２３６及び２３８により負荷に供給されるピーク電圧の振幅は、電源電圧に等しく、ピーク対ピーク負荷電圧は電源電圧の２倍である。グラフ２４０では、正進行波形２３６及び負進行波形２３８の両方のデューティー・サイクルは最大のデューティー・サイクル（１００％）の三分の一に低減される。グラフ２４０は、駆動波形のデューティー・サイクルの立ち下がりエッジ変調、即ち両極性の電圧パルスの立ち上がりエッジがデューティー・サイクルの全ての値に対して電流波形のゼロクロスで発生することを示す。更に、グラフ２４０は、ランプが減光されるか、あるいは電源電圧が設計最小値よりも高いときのように、電源により供給される電圧がＨブリッジ回路の最大電力能力をもたらすものではないケースを示す。これに対し、グラフ２１０はタンク回路の最大能力に合致するような、供給電力が最大量であるケースを示す。
【００７６】
図８Ｄの第４のグラフ２４６において、グラフ２４０で示された電圧波形に対応する水平時間軸２４８及び垂直電圧軸２５０が示されている。正電流波形２５２の最大値は正ピーク電流値に等しい。同様に、負電流波形２５４の最大値は負ピーク電流値に等しい。丸みのある立ち上がりエッジ２５６は、正電流波形２５２により回路が充電され、回路が負荷に電流を放出し始めたとき、タンク回路１０８の共振周波数において発生する。同様に、丸みのある立ち下がりエッジ２５８は、タンク回路１０８が少ない電流を負荷に放出しはじめたとき発生する。タンク回路は、電圧波形が１００％デューティー・サイクルよりも少ない場合、負荷に供給される電流波形を滑らかにするために設けられているという点で重要である。グラフ２４０で示される電圧波形パルスは、グラフ２４６で示される電流波形のゼロクロスにおいて発振し、これにより、タンク回路に供給されるエネルギー量が制御される。
【００７７】
図９Ａ及び９Ｂは、電力が低減された条件下で、本発明により生成されたＡＣ電圧信号の立ち上がりエッジ変調と負荷に供給される電流との対応を示す２つのグラフである。ＡＣ電圧信号の立ち上がりエッジ変調は、ＡＣ電圧信号の立ち下がりエッジに対して図８〜図８Ｄに示されたものと実質的に同様の方法で用いられる。立ち上がりエッジ変調に対しては、ＡＣ電流波形のゼロクロス・ポイントが生じた後ＡＣ電圧信号が活性化され、次のゼロクロス・ポイントにおいて非活性化される。
【００７８】
図９Ａの最上部のグラフ２４１において、水平時間軸２４７及び垂直電圧軸２４５が示されている。電圧波形２３７及び２３９により負荷に供給されるピーク電圧の振幅は、電源電圧に等しく、ピーク対ピーク負荷電圧は電源電圧の２倍である。グラフ２４１では、正進行波形２３７及び負進行波形２３９の両方のデューティー・サイクルは最大のデューティー・サイクル（１００％）の三分の一に低減される。更に、グラフ２４１は、ランプが減光されるか、あるいは電源電圧が設計最小値よりも高いときのように、電源により供給される電圧がＨブリッジ回路の最大電力能力をもたらすものではないケースを示す。
【００７９】
図９Ｂの下部のグラフ２４７において、グラフ２４１に示された電圧波形に対応する水平時間軸２４９及び垂直電圧軸２５１が示されている。正電流波形２５３の最大値は正ピーク電流値に等しい。同様に、負電流波形２５５の最大値は負ピーク電流値に等しい。丸みのある立ち上がりエッジ２５７は、正電流波形２５３により回路が充電され、回路が負荷に電流を放出し始めたとき、タンク回路１０８の共振周波数において発生する。同様に、丸みのある立ち下がりエッジ２５９は、タンク回路１０８が少ない電流を負荷に放出しはじめたとき発生する。グラフ２４１で示される電圧波形パルスは、グラフ２４７で示される電流波形のゼロクロスの前で発振し、これにより、タンク回路に供給されるエネルギー量が制御される。
【００８０】
図１０Ａにおいて、グラフ２６０はＡＣ電圧信号の両側位相変調（ｄｏｕｂｌｅ−ｓｉｄｅ　ｐｈａｓｅ　ｍｏｄｕｌａｔｉｏｎ）を示す。垂直電圧（Ｖａｂ）軸２６４及び水平時間軸２６２は、グラフ２６０に示された電圧波形に対応して示されている。Ｈブリッジにおいて、ピーク電圧の正及び負の波形２６６及び２６８は電源電圧に等しく、ピーク対ピーク電圧は電源電圧の２倍である。図１０Ｂの第２のグラフ２７１において、水平時間軸２６７及び垂直電流軸２６５はグラフ２６０に示された電圧波形に対応して示されている。正電流波形２７０の最大値は正ピーク電流値に等しい。同様に、負電流波形２６９の最大値は負ピーク電流値に等しい。更に、両側位相変調は対応する電流波形のピークにおいて電圧波形を中央に配置するので、本発明では負荷に供給される電力量に関連して電圧波形の幅（両側）を増加または減少させることができる。
【００８１】
図１１Ａ〜図１１Ｄにおいて、最大の電力条件で、ＡＣ電圧信号のパルス列変調（ｐｕｌｓｅ　ｔｒａｉｎ　ｐｈａｓｅ　ｍｏｄｕｌａｔｉｏｎ）及び負荷に供給される電流が示されている。図１１Ａの最上部のグラフ２７８において、水平時間軸２７２及び垂直電圧軸２７４が示されている。正電圧の方形波形２７６は、電源により供給される電圧に等しい。波形は電力サイクルの最初の半分でオンされ、サイクルの２つ目の半分でオフされる。
【００８２】
図１１Ｂの２つ目のグラフ２８６において、水平時間軸２８４及び垂直時間軸２８０が示されている。正電圧の方形波形２８２は、電源により供給される電圧に等しい。更に、波形は電力サイクルの最初の半分でオフされ、サイクルの２つ目の半分でオンされる。
【００８３】
図１１Ｃの３つ目のグラフ２８８において、水平時間軸２９６及び垂直時間軸２９０が示されている。正電圧の方形波形２９２は、電源により供給される電圧に等しく、負電圧の方形波形２９４は、電源により供給される電圧に等しい。更に、電圧波形は電力サイクル中に交互にオンされる。即ち、正波形はサイクルの最初の半分でオンされ、負波形は２つ目の半分でオンされる。
【００８４】
図１１Ｄの４つ目のグラフ３００において、水平時間軸３０２及び垂直電流軸３０６がグラフ２８８で示される電圧波形に対応して表示されている。正電流波形３０４の最大値は正ピーク電流値に等しい。同様に、負電流波形３０３の最大値は負ピーク電流値に等しい。
【００８５】
図１２Ａ〜図１２Ｄにおいて、低減された電力条件下で、ＡＣ電圧信号のパルス列変調及び負荷に供給される電流が示されている。図１２Ａの最上部のグラフ３０８において、水平時間軸３１０及び垂直電圧軸３１２が示されている。正電圧の方形波形３１４は電源により供給される電圧に等しい。更に、正波形３１４は５０パーセントのデューティー・サイクルを有し、電力サイクルの第１及び第２の四分の一（第１の半分）の期間オンされ、サイクルの第３及び第４の四分の一（第２の半分）の期間オフされる。
【００８６】
図１２Ｂの２つ目のグラフ３１８において、水平時間軸３２０及び垂直電圧軸３２２が示されている。正電圧の方形波形３１６は電源により供給される電圧に等しい。更に、正電圧波形は５０パーセントのデューティー・サイクルを有し、電力サイクルの第２及び第３の四分の一の期間オンされ、サイクルの第１及び第４の四分の一の期間オフされる。
【００８７】
図１２Ｃの３つ目のグラフ３２６において、水平時間軸３２８及び垂直時間軸３２４が示されている。正電圧の方形波形３３０は電源により供給される電圧に等しく、負電圧の方形波形３３３は電源により供給される電圧に等しい。正電圧波形３３０は、電力サイクルの第１の四分の一の期間にオンされ、負波形３３３はサイクルの第３の四分の一の期間にオンされる。電力サイクルの第２及び第４の四分の一の期間の間、Ｈブリッジの２つの出力における電圧は等しく、かつ互いにキャンセルされるので、負荷に供給される正味の電圧はゼロである。
【００８８】
図１２Ｄの４つ目のグラフ３３６において、水平時間軸３３８及び垂直電流軸３４０がグラフ３２６に示される電圧波形に対応して表示されている。正電流波形３４２の最大値は正ピーク電流値に等しい。同様に、負電流波形３４３の最大値は負ピーク電流値に等しい。更に、電流波形は低減された量の電力を負荷に供給するものとして示されている。加えて、グラフ３０８及び３１８に示された波形の相対位相を変更して負荷に供給される電力量を変調することが可能である。
【００８９】
図１３に示すように、概略図３４４では、位相変調されたＡＣ信号で負荷を駆動するためのサイクルを完了する４つの動作モードで構成された本発明が示されている。全ての４つの位相、即ちパワー段階「Ｉ」３４６、休止段階「ＩＩ」３４８、パワー段階「ＩＩＩ」３５０，休止段階「ＩＶ」３５２は同じ部品を用いる。パワーＭＯＳＦＥＴ１３０ａ、１３０ｂ、１３０ｃ及び１３０ｄは別々のスイッチとして図示されている。パワーＭＯＳＦＥＴがオンされたとき（導通されたとき）、その状態は閉じたスイッチとして表される。パワーＭＯＳＦＥＴがオフされたとき（非導通となったとき）、その状態は開いたスイッチとして表される。このようにして、パワーＭＯＳＦＥＴの導通状態はサイクルの異なる段階に対してより明確となるように図示されている。ＭＯＳＦＥＴの物理構成は、上記図６で説明した構成と実質的に同じである。
【００９０】
パワー段階「Ｉ」３４６において、対角線上に対向するパワートランジスタ１３０ｂ及び１３０ｃはオフされ（開位置）、パワートランジスタ１３０ａ及び１３０ｄはオンされる（閉位置）。Ｖｓｕｐｐｌｙ端子からのＤＣ電流はパワートランジスタ１３０ａを流れ、タンク回路１０８を通過してパワートランジスタ１３０ｄを介してグランドに戻る。
【００９１】
Ｖｓｕｐｐｌｙ端子からの電流の流れがピーク電流コンパレータ１３８によって示される所定のピーク電流値に少なくとも等しくなったとき、あるいはオンタイム・タイマ１４２が完了したとき、パワートランジスタはパワー段階「Ｉ」３４６から休止段階「ＩＩ」３４８として定義された状態に切り替わる。しかしながら、もしこれらの状態が起こらず、ゼロクロス検出器１４０によって示されるようにタンク電流がゼロクロス・ポイントに戻ったとき、パワートランジスタは休止段階「ＩＩ」に入らずに、パワー段階「ＩＩＩ」３５０として定義された状態に直接切り替わる。この休止段階を飛び越すのは、高い負荷及び比較的低いＶｓｕｐｐｌｙ電圧が存在する場合に行われる。
【００９２】
休止段階「ＩＩ」３４８では、上部横方向にて対向するパワートランジスタ１３０ａ及び１３０ｃが閉位置（オン）に置かれ、下部横方向にて対向するパワートランジスタ１３０ｂ及び１３０ｄが開位置（オフ）に置かれている。休止段階「ＩＩ」３４８の状態では、パワートランジスタ１３０ａ及び１３０ｃを介して電流を循環させることにより、タンク回路１０８は蓄積されたエネルギーを負荷に放出する。タンク回路が蓄積されたエネルギーの少なくとも一部を放出した後、パワートランジスタはパワー段階「ＩＩＩ」３５０として定義された状態に切り替わる。
【００９３】
同様に、パワー段階「ＩＩＩ」３５０では、対角線上に対向するパワートランジスタ１３０ａ及び１３０ｄは開位置にあり、パワートランジスタ１３０ｂ及び１３０ｃは閉位置にある。Ｖｓｕｐｐｌｙ端子からの電流はパワートランジスタ１３０ｃを流れ、タンク回路１０８を通過してパワートランジスタ１３０ｂを介してグランドに戻る。Ｖｓｕｐｐｌｙ端子からの電流の流れがピーク電流コンパレータ１３８によって示される所定のピーク電流値に少なくとも等しくなったとき、あるいはオンタイム・タイマ１４２がタイムアウトとなったとき、パワートランジスタはパワー段階「ＩＩＩ」３５０から休止段階「ＩＶ」３５２として定義された状態に切り替わる。
【００９４】
休止段階「ＩＶ」３５２では、上部横方向にて対向するパワートランジスタ１３０ａ及び１３０ｃが開位置に置かれ、パワートランジスタ１３０ｂ及び１３０ｄが閉位置に置かれている。休止段階「ＩＶ」３５２では、タンク回路１０８は蓄積されたエネルギーを放出、即ち電流をパワートランジスタ１３０ｂを介してグランドに放出する。蓄積されたエネルギーをある期間放出した後、パワートランジスタはパワー段階「Ｉ」３４６に切り替え、段階のサイクルが繰り返される。こうして、サイクル（パワー及び休止段階の両方）を介して電力が負荷に連続的に供給され、タンク回路１０８に蓄積されたエネルギーが各パワー段階において補給される。
【００９５】
バーストモードのディミングにおいて、放電ランプ１０６は１８０ヘルツ等の高速レートでオン及びオフされる。放電ランプ１０６がオンされると、ランプを駆動するＡＣ信号の周波数はオンタイム・タイマ１４２及びゼロクロス検出器１４０により決定される。代表的な動作周波数は５０キロヘルツである。５０％のバーストモードのディミングに対しては、放電ランプ１０６は半分の時間オフされる。選択される周波数に対する実際の例では、オン時間が２．７ミリ秒で５０キロヘルツの発振で１３５サイクルからなる。このオン時間は、２．７ミリ秒のオフ時間の後に続く。同様に５％のバーストモードのディミングでは、オン時間は０．２７ミリ秒で、約５．３ミリ秒のオフ時間に続くランプ電流の５０キロヘルツの約１３サイクルからなる。オン及びオフ期間の合計は、１８０ヘルツに等しい。バーストモードのディミングが立ち上げられたとき（放電ランプがオフされたとき）、ＩＣ１０４におけるアナログ・フィードバックが無効とされる。こうして、ループ補償キャパシタ１４８は放電も充電もされず、オンタイム・タイマ１４２に対する正しいオンタイム設定がバーストモードのオフ状態の間に再割り当てされる。
【００９６】
上記の説明は、本発明の一実施形態の詳細な説明である。しかしながら、より一般的な見地において、図１４にて本発明の方法が示されている。最初にステップ１１０１において、インバータ１００が始動される。このステップは、例えば、各種部品を起動するような各種手順を含む。次に、ステップ１１０３において、インバータ１００はランプ（又は他の負荷）を起動するために１以上の高エネルギーパルスを供給する。ここで用いられる用語「高エネルギー」は、通常動作中のエネルギーパルスよりも高いエネルギーのパルスのことを言う。上記したパルス幅変調では、このことは広いパスル幅に対応している。最後に、ステップ１１０５において、ランプが起動された後、高エネルギーパルスが停止され、通常のエネルギーパルスが供給される。
【００９７】
好ましい実施形態を図示し、かつ説明したが、本発明の精神及び範囲から逸脱することなく各種変更を行うことができる。
【００９８】
【発明の効果】
本発明によれば、ランプを駆動するために使用される電力量を効果的に制御することができるという優れた効果を奏する。
【図面の簡単な説明】
【図１】Ａは、放電ランプを駆動するための昇圧トランスの一次側のタンク回路に接続された電力制御集積回路の概略図であり、Ｂは、放電ランプを駆動するための昇圧トランスの一次側の別のタンク回路に接続された電力制御集積回路の概略図である。
【図２】Ａは、放電ランプを駆動するための昇圧トランスの一次側の別のタンク回路に接続された電流制御集積回路の概略図であり、Ｂは、放電ランプを駆動するために使用される昇圧トランスの二次側に配置された別のタンク回路を用いた別の電力制御集積回路の概略図であり、Ｃは、放電ランプを駆動するために採用される昇圧トランスの二次側に配置された別のタンク回路を用いた別の電力制御集積回路の概略図であり、Ｄは、放電ランプを駆動するために用いられる昇圧トランスの二次側に配置された別のタンク回路の概略図であり、Ｅは、一次接続キャパシタを有する別のタンク回路の概略図である。
【図３】放電ランプを駆動するための電力制御集積回路の概略図である。
【図４】放電ランプを駆動するための電流制御集積回路の概略図である。
【図５】電力制御集積回路により具体化された電力制御ブロックの概略図である。
【図６】電流制御及び電力制御集積回路により具体化されたゲート・ドライブ・ブロックの概略図である。
【図７】本発明の発振サイクルの各種段階を説明するための図である。
【図８】Ａ〜Ｄは最大及び部分デューティー・サイクルの両方で放電ランプを駆動するときに生成された電圧波形と電流波形との対応を示すグラフである。
【図９】Ａ及びＢは、部分電力における電圧波形の立ち上がりエッジ変調と、対応する電流波形とを示すグラフである。
【図１０】Ａ及びＢは、部分電力における電圧波形の両側変調と、対応する電流波形とを示すグラフである。
【図１１】Ａ〜Ｄは、全電力における電圧波形のパルス列変調と電流波形とを示すグラフである。
【図１２】Ａ〜Ｄは、部分電力における電圧波形のパルス列変調と電流波形とを示すグラフである。
【図１３】位相変調時における電力スイッチの４つの段階と負荷電流の方向を説明するための図である。
【図１４】本発明の方法を説明するためのフローチャートである。
【符号の説明】
１０４…ＤＣ−ＡＣ変換器
１０８…タンク回路、自己発振回路
１３０ａ、１３０ｂ、１３０ｃ、１３０ｄ…スイッチ
１４６…コントローラ
【図１】
2004055538.tif 000003
【図２】
2004055538.tif 000004
【図３】
2004055538.tif 000005
【図４】
2004055538.tif 000006
【図５】
2004055538.tif 000007
【図６】
2004055538.tif 000008
【図７】
2004055538.tif 000009
【図８】
2004055538.tif 000010
【図９】
2004055538.tif 000011
【図１０】
2004055538.tif 000012
【図１１】
2004055538.tif 000013
【図１２】
2004055538.tif 000014
【図１３】
2004055538.tif 000015
【図１４】
2004055538.tif 000016