(57)【要約】【課題】磁性体に安定したバイアス磁界を印加できるようにすることで、非可逆回路素子としての挿入損失の増大を防止し、素子全体を小型化できる非可逆回路素子の提供。【解決手段】上ヨークと下ヨーク３からなる箱型のヨーク本体の内部に、磁性体５と第１〜第３の線路導体とからなる磁性組立体と、各線路導体の端部にそれぞれ接続されるチップコンデンサと、磁石部材とが備えられ、第１〜第２の線路導体は入出力端子とされ、第３の線路導体の端部に終端用チップ抵抗１３が接続され、終端用チップ抵抗１３はその長手方向が上記入出力端子の端部を結ぶ線に対して略直角になるように縦置きに配置され、終端用チップ抵抗１３のホット側の端子電極１３ｂに上記第３の線路導体の端部が接続され、終端用チップ抵抗１３のアース側の端子電極１３ａは下ヨーク３に直接接続され、端子電極１３ｂの下側の下ヨーク３に切り欠き部３ｄが形成された非可逆回路素子。【選択図】        図３
2004350131.tif 000002
【特許請求の範囲】
【請求項１】
上ヨークと下ヨークからなる箱型のヨーク本体の内部に、磁性体と、該磁性体上に個々に絶縁されて配置される３つの線路導体と、各線路導体の端部にそれぞれ接続される容量素子と、前記磁性体にバイアス磁界を印加するための磁石部材とが備えられ、前記３つの線路導体のうちいずれか一対の線路導体は入出力端子とされ、残りの線路導体の端部に終端用チップ抵抗が接続された非可逆回路素子であって、
前記終端用チップ抵抗はその長手方向が前記入出力端子の端部を結ぶ線に対して略直角になるように縦置きに配置され、該終端用チップ抵抗のホット側の端子電極に前記残りの線路導体の端部が接続され、前記終端用チップ抵抗のアース側の端子電極は前記下ヨークに直接接続され、前記終端用チップ抵抗のホット側の端子電極の下側の下ヨークに切り欠き部又は孔が形成されたことを特徴とする非可逆回路素子。
【請求項２】
上ヨークと下ヨークからなる箱型のヨーク本体の内部に、磁性体と、該磁性体上に個々に絶縁されて配置される３つの線路導体と、各線路導体の端部にそれぞれ接続される容量素子と、前記磁性体にバイアス磁界を印加するための磁石部材とが備えられ、前記３つの線路導体のうちいずれか一対の線路導体は入出力端子とされ、残りの線路導体の端部に終端用チップ抵抗が接続された非可逆回路素子であって、
前記終端用チップ抵抗のホット側の端子電極は前記下ヨークの角部に配置され、該終端用チップ抵抗のホット側の端子電極に前記残りの線路導体の端部が接続され、前記終端用チップ抵抗のアース側の端子電極に前記下ヨークが直接接続され、前記下ヨークの角部に切り欠き部又は孔が形成されたことを特徴とする非可逆回路素子。
【請求項３】
前記非可逆回路素子は外形サイズが３．５ｍｍ角以下であることを特徴とする請求項１又は２に記載の非可逆回路素子。
【請求項４】
前記終端用チップ抵抗は長手方向の寸法が０．６ｍｍで、幅方向の寸法が０．３ｍｍであることを特徴とする請求項１乃至３のいずれか一項に記載の非可逆回路素子。
【請求項５】
前記終端用チップ抵抗のホット側の端子電極と下ヨークの内面とは樹脂膜により絶縁されていることを特徴とする請求項１乃至４のいずれか一項に記載の非可逆回路素子。
【請求項６】
前記請求項１乃至５のいずれかに記載の非可逆回路素子を備えたことを特徴とする通信機装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、携帯電話等の通信機装置に使用されるアイソレータ等の非可逆回路素子に関する。
【０００２】
【従来の技術】
図８は、従来の一般的なアイソレータ（非可逆回路素子）の構成を示す分解斜視図である
図８に示すアイソレータ２００は、箱状の上ヨーク２０２と下ヨーク２０８の間に、円板形状の永久磁石２０３と、磁性組立体２０５と、３つの整合用のチップコンデンサＣ１、Ｃ２、Ｃ３と終端用のチップ抵抗Ｒを備えた樹脂ケース２０７とを介在させて構成されている（特許文献１、２参照）。
磁性組立体２０５は、円板形状のフェライト２５４の底面と同じ形状である中心導体の連結部にフェライト２５４を置き、上記連結部から延び出た３本の中心導体２５１、２５２、２５３を互いに所定の角度をなして上記フェライトを包むように折り曲げて巻き付け、中心導体の先端側のポート部Ｐ１、Ｐ２、Ｐ３を外方へ突出させた構造としている。なお、図面では省略されているが、上記の中心導体どうしは絶縁シートによりフェライトの表面側において個々に絶縁されている。
【０００３】
コンデンサＣ１、Ｃ２、Ｃ３は、ポート部Ｐ１、Ｐ２、Ｐ３と、樹脂ケース２０７内のアース電極との間に接続される。チップ抵抗Ｒは、ポート部Ｐ３に導通する電極とアース電極との間に接続される。このチップ抵抗Ｒは、その長手方向が入出力用のポート部Ｐ１、Ｐ２を結ぶ線に対して平行になるような横置きに配置されている。チップ抵抗Ｒとしては、長手方向が０．６ｍｍ、幅０．３ｍｍのサイズのものが使用されることが多い。
【０００４】
詳しくは、図９に示すようにチップコンデンサＣ３の下面のアース側の電極は、樹脂ケース２０７の底部に一体成形されたアース端子２７３に半田付けされている。また、中心導体のポート部Ｐ３はチップコンデンサＣ３のホット側の端子電極及びチップ抵抗Ｒのホット側の端子電極にそれぞれ半田付けされている。また、耐電力を改善するためにチップ抵抗Ｒのアース側の端子電極は下ヨーク２０８に直接半田付けされている。
上記のような構成のアイソレータ２００においては上ヨーク２０２と下ヨーク２０８を組み合わせることによって永久磁石２０３とともに磁気回路を構成し、フェライト２５４に永久磁石２０３でバイアス磁界を印加できるようになっている。
【０００５】
ところで上記のように下ヨーク２０８の上にチップ部品を直接半田付けするようにした構造では、端子電極等に塗布した半田ペーストの溶融時に、中心導体のポート部が接続される端子電極と下ヨーク２０８との間の狭い空間に、溶融した半田が閉じ込められてボール状に残ってしまうことがあるため、それを防止するために図８と図９に示すように下ヨーク２０８の一部に孔Ｈを設けている。この孔Ｈはチップ抵抗Ｒのホット側の端子電極の位置になるように設けられることで、上記各部の半田付けする際、チップ抵抗Ｒのホット側の端子電極部分の空間は孔Ｈで開口されていることとなるので、狭い空間に溶融半田が閉じ込められることがなく、チップ抵抗Ｒの端子電極と下ヨーク２０８とが半田ボールを介して短絡するのを防止できるようにしている（特許文献１参照）。
なお、下ヨーク２０８に上記のような孔Ｈを形成するのに変えてチップ抵抗Ｒのホット側の端子電極の下側の下ヨーク２０８に樹脂膜を成膜、あるいは切り欠き部を形成し、さらにこの切り欠き部を樹脂で覆うようにしたものも考えられている。
【０００６】
【特許文献１】
特開２００１−２８４９１０号公報
【特許文献２】
特開平１１−３５５０１２号公報
【０００７】
【発明が解決しようとする課題】
しかしながら従来のアイソレータにおいては、チップ抵抗Ｒが横置きに配置されているので、チップコンデンサＣ３が短くなってしまうため、アイソレータの寸法を小型化するときに不利である。
また、下ヨーク２０８に設けられた孔Ｈはチップ抵抗Ｒのホット側の端子電極の下側に設けられるため、下ケース２０８の中央寄りになってしまい、言い換えれば、フェライト２５４寄りになってしまい、上下のヨークからフェライト２５４にかけるバイアス磁界に影響がでてしまう。詳しくは、孔Ｈに近いフェライト２５４の角部にかかるバイアス磁界が低くなってしまい、中心導体の巻始めの部分のバイアス磁界が低いこととなるので、挿入損失が大きくなるという問題があった。アイソレータのサイズが大きい場合は、孔Ｈとフェライト２５４とは離れているので、フェライト２５４にかけるバイアス磁界にあまり影響がでないが、アイソレータを小型化にするほど切り欠き部（穴）とＹＩＧの距離が小さくなるので、ＹＩＧにかけるバイアス磁界が影響を受け易い。
近年の携帯用電子機器の小型化に伴いアイソレータの小型化が要望されており、上記のような問題はアイソレータを小型化したときに顕著にでてくる。
【０００８】
また、チップ抵抗Ｒのホット側の端子電極の下側の下ヨーク２０８に樹脂膜を成膜した場合、通常下ヨーク２０８には銀メッキや半田メッキが施されているため、このようなメッキ膜上に形成した樹脂膜は剥がれ易いという問題があった。
【０００９】
本発明は以上の背景に基づいてなされたもので、磁性体に安定したバイアス磁界を印加できるようにすることで、非可逆回路素子としての挿入損失の増大を防止し、素子全体を小型化できる非可逆回路素子及びそれを用いた通信機装置を提供することを課題とする。
【００１０】
【課題を解決するための手段】
上記課題を解決するために、本発明は以下の構成を採用した。
本発明の非可逆回路素子は、上ヨークと下ヨークからなる箱型のヨーク本体の内部に、磁性体と、該磁性体上に個々に絶縁されて配置される３つの線路導体と、各線路導体の端部にそれぞれ接続される容量素子と、上記磁性体にバイアス磁界を印加するための磁石部材とが備えられ、上記３つの線路導体のうちいずれか一対の線路導体は入出力端子とされ、残りの線路導体の端部に終端用チップ抵抗が接続された非可逆回路素子であって、
上記終端用チップ抵抗はその長手方向が上記入出力端子の端部を結ぶ線に対して略直角になるように縦置きに配置され、該終端用チップ抵抗のホット側の端子電極に上記残りの線路導体の端部が接続され、上記終端用チップ抵抗のアース側の端子電極は上記下ヨークに直接接続され、上記終端用チップ抵抗のホット側の端子電極の下側の下ヨークに切り欠き部又は孔が形成されたことを特徴とする。
【００１１】
本発明の非可逆回路素子では、上記のように終端用チップ抵抗を縦置き配置としているので、上記残りの線路導体の端部に接続される容量素子を長くでき、有利である。また、上記のように縦置きに配置された終端用チップ抵抗のホット側の端子電極に上記残りの線路導体の端部が接続され、上記終端用チップ抵抗のホット側の端子電極の下側の下ヨークに切り欠き部又は孔が形成されたことにより、上記終端用チップ抵抗のホット側の端子電極と上記下ヨークとが短絡するのを防止でき、また、この切り欠き部又は孔は下ヨークの角部近傍に配置されるので、上記切り欠き部又は孔は上記磁性体から遠い位置に配置されたこととなり、上記磁性体にかけるバイアス磁界に上記切り欠き部又は孔の影響が及ぶのを改善でき、安定したバイアス磁界を上記磁性体に印加できる。
また、本発明では、素子全体の外形が小さくなった場合に、上記磁性体と上記切り欠き部又は孔との距離を比較的大きくでき、上記磁性体に安定したバイアス磁界を印加できるので、小型化された非可逆回路素子に好適である。
また、上記終端用チップ抵抗のアース側の端子電極は上記下ヨークに直接接続されているので、耐電力を有する。
従って本発明の非可逆回路素子によれば、安定したバイアス磁界を上記磁性体に印加できるので、挿入損失の増大を防止でき、素子全体を小型化できる。
【００１２】
また、本発明の非可逆回路素子は、上ヨークと下ヨークからなる箱型のヨーク本体の内部に、磁性体と、該磁性体上に個々に絶縁されて配置される３つの線路導体と、各線路導体の端部にそれぞれ接続される容量素子と、上記磁性体にバイアス磁界を印加するための磁石部材とが備えられ、上記３つの線路導体のうちいずれか一対の線路導体は入出力端子とされ、残りの線路導体の端部に終端用チップ抵抗が接続された非可逆回路素子であって、
上記終端用チップ抵抗のホット側の端子電極は上記下ヨークの角部に配置され、該終端用チップ抵抗のホット側の端子電極に上記残りの線路導体の端部が接続され、上記終端用チップ抵抗のアース側の端子電極に上記下ヨークが直接接続され、上記下ヨークの角部に切り欠き部又は孔が形成されたことを特徴とする。
【００１３】
この非可逆回路素子においては、縦置きに配置された終端用チップ抵抗のホット側の端子電極が上記下ヨークの角部に配置され、該終端用チップ抵抗のホット側の端子電極に上記残りの線路導体の端部が接続され、上記下ヨークの角部に切り欠き部又は孔が形成されたことにより、上記切り欠き部又は孔は上記磁性体から遠い位置に配置されたこととなり、上記磁性体にかけるバイアス磁界に上記切り欠き部又は孔の影響が及ぶのを改善でき、安定したバイアス磁界を上記磁性体に印加できる。
【００１４】
また、本発明の非可逆回路素子は、外形サイズが３．５ｍｍ角以下の小型のもである場合に特に効果的である。
また、本発明の非可逆回路素子においては、上記終端用チップ抵抗は長手方向の寸法が０．６ｍｍで、幅方向の寸法が０．３ｍｍの小型のものであっても、上記のようにアース側の端子電極が上記下ヨークに直接接続されているので、耐電力がある。
【００１５】
また、本発明の非可逆回路素子においては、上記終端用チップ抵抗のホット側の端子電極と下ヨークの内面とは樹脂膜により絶縁されていることが、上記終端用チップ抵抗のホット側の端子電極と上記下ヨークとが短絡するのを防止する効果をさらに向上できる点で好ましい。
【００１６】
なお、本発明の非可逆回路素子において上記線路導体の磁性体上に配置される部分の形状は直線状であっても良いが、平面視略く字状、ジグザグ状、波状等のように屈曲部を有する形状であれば、上記線路導体の磁性体上の長さを長くでき、インダクタンスを大きくできる。
【００１７】
また、本発明の通信機装置は、上記のいずれかの構成の本発明の非可逆回路素子を備えたことを特徴とする。
かかる通信機装置によれば、通信機装置に占める非可逆回路素子の大きさを小さくすることができ、通信機装置全体の小型化に寄与することができる。
【００１８】
【発明の実施の形態】
以下に本発明を更に詳細に説明する。
（非可逆回路素子の実施の形態）
図１〜図４は本発明に係る非可逆回路素子をアイソレータとして適用した実施の形態を示すものである。
この実施形態のアイソレータ１は、側面コ字型の上ヨーク２と側面コ字型の下ヨーク３からなる箱型のヨーク本体の内部に、磁石部材４と磁性体基板（磁性体）５と線路導体１０６、１０７、１０８とこれら線路導体１０６、１０７、１０８を接続した共通電極１１０と磁性体基板５の周囲に配置されたチップコンデンサ（容量素子）１２、１１１ａ、１１１ｂと終端用チップ抵抗１３とを備えて構成されている。
このアイソレータ１は、全体形状は略直方体状のものであり、外形サイズが３．５ｍｍ角程度以下であり、かつ厚さが１．６ｍｍ程度以下のものである。
このアイソレータ１は、使用中心周波数が１ＧＨｚ以下のものである。
【００１９】
上記上ヨーク２と下ヨーク３は軟鉄などの強磁性体からなり、四角形状の箱型に形成されることで、ケースを兼ねている。また、側面コ字型の上ヨーク２は側面コ字型の下ヨーク３に嵌め込み自在の大きさとされており、上ヨーク２と下ヨーク３の互いの開口部分を嵌め合わせることで両者を一体（ヨーク本体）として箱型のヨーク本体の内部に磁気閉回路を構成することができるように構成されている。
なお、これらのヨーク２、３の形状はこの実施形態の如くコ字型に限るものではなく、複数のヨークで箱型の閉磁気回路を構成するものであれば、任意の形状で差し支えない。
なお、それらヨークの表裏面にはＡｇメッキなどの導電層が被覆形成されていることが好ましい。
【００２０】
上記の如く嵌め合わされた下ヨーク３と上ヨーク２が囲む空間には、換言すると下ヨーク３と上ヨーク２からなる閉磁気回路内には、先の磁性体基板５と３本の線路導体１０６、１０７、１０８とこれら線路導体１０６、１０７、１０８を接続した共通電極１１０とからなる磁性組立体１５が収納されている。従って、本実施形態のアイソレータは磁性組立体１５を有している。
【００２１】
磁性体基板５は、フェライト等の強磁性体からなり、図３に示すように平面視横長の略長方形板状とされている。より詳細には、相対向する横長の２つの長辺５ａ、５ａと、これらの長辺５ａ、５ａに直角向きの短辺５ｂ、５ｂと、長辺５ａ、５ａの両端部側に位置して各長辺５ａに対して１５０゜の角度で傾斜し（長辺５ａの延長線に対しては３０°の傾斜角度で傾斜し）、個々に先の短辺５ｂに接続する４つの傾斜辺５ｄとから構成される平面視横長の略長方形状とされている。従って、磁性体基板５の平面視４つのコーナ部には、それぞれ長辺５ａに対する１５０°傾斜（短辺５ｂに対して１３０°傾斜）の傾斜面（受面）５ｄが形成されている。
【００２２】
また、この磁性体基板５においては、その横方向、即ち長手方向の幅と、その縦方向、即ち長手方向に直交する方向の幅との比、即ち縦横比が２５％（１：４）以上、８０％（４：５）以下の範囲、即ち平面視横長であることが好ましい。
なお、ここで、図３に示すものは平面視横長の磁性体基板５であるが、図３を９０゜回転させた横方向から見ると、磁性体基板５は縦長形状となる。よって本発明では、磁性体基板５は横長形状でも縦長形状でも全く等価のものと考える。。また、磁性体基板５の形状としては、図３に示すような平面視横長の略長方形板状に限らず、平面視六角形状等の多角形状のものであってもよい。
【００２３】
先の３本の線路導体１０６、１０７、１０８と共通電極１１０は図４の展開図に示すように一体化されてなり、３本の線路導体１０６、１０７、１０８と共通電極１１０とを主体として電極部１６が構成されている。
この共通電極１１０は、平面視先の磁性体基板５とほぼ相似形状の金属板からなる本体部１１０Ａから構成されている。即ち、本体部１１０Ａは、相対向する２つの長辺部１１０ａ、１１０ａと、これらの長辺部１１０ａ、１１０ａに直角向きの短辺部１１０ｂ、１１０ｂと、長辺部１１０ａ、１１０ａの両端部側に位置して各長辺部１１０ａに対して１５０°の角度で傾斜し、先の短辺部１１０ｂに対しては１３０°の傾斜角度で接続する４つの傾斜部１１０ｄとから構成される平面視略長方形とされている。
なお、磁性体基板５の形状が平面視六角形状等の多角形状である場合、それに応じて共通電極１１０の形状も平面視六角形状等の多角形状とされる。
【００２４】
そして、先の共通電極１１０の４つのコーナ部の傾斜部１１０ｄのうち、一方の長辺部側の２つの傾斜部１１０ｄから第１の線路導体１０６と第２の線路導体１０７が延出形成されている。
まず、先の２つの傾斜部１１０ｄの一方から、第１の基部導体１０６ａと第１の中心導体１０６ｂと第１の先端部導体１０６ｃからなる第１の線路導体１０６が延出形成される一方、先の傾斜部１１０ｄの他方から、第２の基部導体１０７ａと第２の中心導体１０７ｂと第２の先端部導体１０７ｃとからなる第２の線路導体１０７が延出形成されている。
【００２５】
第１の中心導体１０６ｂは、平面視波形あるいはジクザグ状のものであり、基部導体側端部１０６Ｄと、先端部導体側端部１０６Ｆと、これらの間の中央部１０６Ｅの３つの部分からなる。特に、第１の中心導体１０６ｂの中央部１０６Ｅの形状が平面視略く字状になっている。
第２の中心導体１０７ｂも第１の中心導体１０６ｂと同様の形状であり、基部導体側端部１０７Ｄと、先端部導体側端部１０７Ｆと、これらの間の平面視略く字状の中央部１０７Ｅの３つの部分からなる。
【００２６】
次に、第１の線路導体１０６の幅方向中央部には、スリット１１８が形成され、このスリット１１８を形成することにより中央部導体１０６ｂが２本の分割導体１０６ｂ１、１０６ｂ２に分割され、基部導体１０６ａも２本の分割導体１０６ａ１、１０６ａ２に分割されている。
第２の線路導体１０７の幅方向中央部にもスリット１１８と同様のスリット１１９が形成され、このスリット１１９を形成することにより中央部導体１０７ｂが２本の分割導体１０７ｂ１、１０７ｂ２に分割され、基部導体１０７ａも２本の分割導体１０７ａ１、１０７ａ２に分割されている。
【００２７】
スリット１１８、１１９の幅は、第１、第２の中心導体１０６ｂ、１０７ｂの基部導体側端部１０６Ｄ、１０７Ｄにおける幅よりも中央部１０６Ｅ、１０７Ｅ、先端部導体側端部１０６Ｆ、１０７Ｆにおける幅の方が大きく形成される。すなわち第１、第２の中心導体１０６ｂ、１０７ｂの交差部分のスリット１１８、１１９の幅が交差部分以外の同幅よりも広く形成されている。このようなスリット幅の大小関係とすることで、アイソレータの特性を損なうことなく、後述のパワーアンプ４５とのインピーダンスのマッチングを適切に設定することが可能となる。
また、第１の中心導体１０６ｂの分割導体１０６ｂ１、１０６ｂ２の幅は、第２の中心導体１０７ｂの分割導体１０７ｂ１、１０７ｂ２の幅より狭く形成されている。このようにすることで第１の中心導体１０６ｂが第２の中心導体１０７ｂよりも磁性体基板５に近接して巻付けられることによるパワーアンプ４５とのインピーダンスのマッチング不良を防止し、適切なインピーダンスのマッチングを取ることが可能となる。
【００２８】
一方、共通電極１１０の他方の長辺部１１０ａ側の中央部に第３の線路導体１０８が延設されている。この第３の線路導体１０８は共通電極１１０から突出形成された第３の基部導体１０８ａと第３の中心導体１０８ｂと第３の先端部導体１０８ｃとから構成されている。
第３の基部導体１０８ａは、共通電極１１０の長辺側中央部からほぼ直角に延出形成された２本の短冊状の分割導体１０８ａ１、１０８ａ２からなり、２本の分割導体１０８ａ１、１０８ａ２の間にはスリット１２０が形成されている。一方の分割導体１０８ａ２は他方の分割導体１０８ａ１より幅広に形成されている。
【００２９】
第３の中心導体１０８ｂは、上記分割導体１０８ａ１に接続する平面視略直線状の分割導体１０８ｂ１と、上記分割導体１０８ａ２に接続する平面視略直線状の分割導体１０８ｂ２とから構成されており、これら分割導体１０８ｂ１、１０８ｂ２の間にはスリット１２０が形成されている。また、一方の分割導体１０８ｂ２は他方の分割導体１０８ｂ１より幅広に形成されている。
更に、これらの分割導体１０８ｂ１、１０８ｂ２の先端側はＬ字型の第３の先端部導体１０８ｃに一体化されている。
この第３の先端部導体１０８ｃは、上記分割導体１０８ｂ１、１０８ｂ２を一体化して上記分割導体１０８ａ１、１０８ａ２と同じ方向に向けて延出形成された接続部１０８ｃ１とこの接続部１０８ｃ１に対してほぼ直角方向に延出形成された接続部１０８ｃ２とから構成されている。
【００３０】
上記の如く構成された電極部１６は、その共通電極１１０の本体部１１０Ａを磁性体基板５の裏面側（一面側）に添わせ、第１の線路導体１０６と第２の線路導体１０７と第３の線路導体１０８とを磁性体基板５の表面側（他面側）に折り曲げて（巻き付けて）磁性体基板５に装着され、磁性体基板５とともに磁性組立体１５を構成している。
【００３１】
第１と第２の中心導体１０６ｂ、１０７ｂは上記構成とされているので、上記のように磁性体基板５の表面（他面）に沿って添わせると、該磁性体基板５の表面上で第１と第２の中心導体１０６ｂ、１０７ｂが交差している。図１には、中央部１０６Ｅ、１０７Ｅが重複している場合を図示した。
また、第１と第２の中心導体１０６ｂ、１０７ｂは、上記のように平面視波形あるいはジクザグ状の形状とされることにより、磁性体基板５の表面（他面）に沿って添わせると各中心導体の磁性体基板上の長さは、磁性体基板５上で中心導体が配置された部分の直線距離（言い換えれば磁性体基板５の対向する傾斜辺５ｄ、５ｄ間の直線距離）に対して５％以上長くすることが可能であり、第１と第２の線路導体の磁性体基板上の長さを長くでき、インダクタンスを大きくでき、小型で周波数が低いアイソレータの製造に有利である。
【００３２】
本実施形態で第１と第２の中心導体１０６ｂ、１０７ｂの交差部３５ａの両中心導体の重複部分の長さとは、図１に示すように中央部１０６Ｅの一方の分割導体１０６ｂ１と中央部１０７Ｅの一方の分割導体１０７ｂ１の重複部分の長さＬ７あるいは中央部１０６Ｅの他方の分割導体１０６ｂ２と中央部１０７Ｅの他方の分割導体１０７ｂ２の重複部分の長さＬ８である。その場合、両分割導体の重複部分の長さＬ７、Ｌ８は、それぞれ磁性体基板５の表面（他面）に重なる中心導体部分の長さＬ４の１０％以上とすることが、第１と第２の中心導体１０６ｂ、１０７ｂの重複部分で確保される容量値が大きくなるので、その分、各線路導体に接続するコンデンサの容量値を小さくでき、同じインダクタンスを確保するならば用いるコンデンサの占有面積を小さくできる点で好ましく、より好ましくはＬ４の２０％以上である。
【００３３】
分割導体１０６ｂ１と分割導体１０７ｂ１の重複部分は平行である部分（平行部３６ａ）以外に非平行部分を有しており、また、分割導体１０６ｂ２と分割導体１０７ｂ２の重複部分も平行である部分（平行部３６ｂ）以外に非平行部分を有している。平行部３６ａの長さは、分割導体の重複部分の長さＬ７の２０％程度〜１００％程度であることが好ましく、平行部３６ｂの長さは、分割導体の重複部分の長さＬ８の２０％程度〜１００％程度であることが好ましい。
【００３４】
平行部３６ａの長さが分割導体の重複部分の長さＬ７の２０％未満であると（Ｌ７と平行部３６ａの長さの比が２０％未満であると）、挿入損失が増大し、好ましくない。また、平行部３６ｂの長さが分割導体の重複部分の長さＬ８の２０％未満であると（Ｌ８と平行部３６ｂの長さの比が２０％未満であると）、挿入損失が増大し、好ましくない。
【００３５】
本実施形態での第１と第２の中心導体１０６ｂ、１０７ｂの交差部３５ａの両中心導体の重複部分の交差角度とは、中央部１０６Ｅの一方の分割導体１０６ｂ１と中央部１０７Ｅの一方の分割導体１０７ｂ１の重複部分の交差角度あるいは中央部１０６Ｅの他方の分割導体１０６ｂ２と中央部１０７Ｅの他方の分割導体１０７ｂ２の重複部分の交差角度であり、その場合の交差角度は３０度以下であることが好ましく、さらに好ましくは１５度以下である。本実施形態のように両分割導体の重複部分が平行部３６ａを有している場合、この平行部３６ａでの両分割導体の交差角度は０度あるいは略０度であり、非平行部での両分割導体の交差角度は３０度以下であることが好ましい。非平行部での両分割導体の交差角度が３０度よりも大きくなると、挿入損失が増大し好ましくない。
【００３６】
なお、図１では略したが、図２に示すように磁性体基板５と第１の線路導体１０６と第２の線路導体１０７と第３の線路導体１０８との間には各々に絶縁シートＺが介在されて各線路導体１０６、１０７、１０８は個々に電気的に絶縁されている。上記の第１の線路導体１０６と第２の線路導体１０７は入出力端子とされている。なお、図２は、本実施形態のアイソレータに備えられる終端用チップ抵抗と第２のポート近傍のチップコンデンサを通る断面図である。
【００３７】
次に、磁性組立体１５は下ヨーク３の底部中央側に配置され、下ヨーク３の底部側の磁性組立体１５の一方の側にチップコンデンサ１２、他方の側にチップコンデンサ１１１ａ、１１１ｂが収納され、チップコンデンサ１２の一側部側には終端用チップ抵抗１３が収納されている。この終端用チップ抵抗１３としては長手方向の寸法が０．６ｍｍで、幅方向の寸法が０．３ｍｍのものが好適に用いられている。この終端用チップ抵抗１３は、第１の線路導体１０６の先端部導体１０６ｃと第２の線路導体１０７の先端部導体１０７ｃを結ぶ線Ｍ（あるいは後述の第１ポートＰ１と第２ポートＰ２を結ぶ線）に対して略直角になるように縦置きに配置されている。
【００３８】
そして、先の第１の線路導体１０６の先端部導体１０６ｃが先のチップコンデンサ１１１ａに形成されている電極部に電気的に接続され、先の第２の線路導体１０７の先端部導体１０７ｃが先のチップコンデンサ１１１ｂに形成されている電極部に電気的に接続されている。
また、先の第３の中心導体１０８の先端部導体１０８ｃがチップコンデンサ１２と終端用チップ抵抗１３のホット側の端子電極に電気的に接続され、終端用チップ抵抗１３のアース側の端子電極１３ａが下ヨーク３に直接接続されている。
この下ヨーク３には、図３に示すように終端用チップ抵抗１３のホット側の端子電極１３ｂの下側となる位置に切り欠き部３ｄが形成されている。この切り欠き部３ｄは、下ヨーク３の角部に位置する。すなわち、終端用チップ抵抗１３のホット側の端子電極１３ｂは下ヨーク３の角部に配置されることとなる。
また、下ヨーク３には後述の第１〜第３のポートＰ１〜Ｐ３がはめ込まれるポートはめ込み用切り欠き部３ｅが３つ形成されており、これらのポート用切り欠き部のうち第３のポートＰ３がはめ込まれる切り欠き部３ｅと、終端用チップ抵抗１３のホット側の下側に形成された切り欠き部３ｄとは繋がって一つの切り欠き部３ｇが形成されている。
また、終端用チップ抵抗１３のホット側の端子電極１３ｂと下ヨーク３の内面とは樹脂膜（図示略）により絶縁されている。
なお、図３は、本実施形態のアイソレータに備えられた磁性体基板と下ヨークと終端用チップ抵抗の位置関係を示す斜視図である。
【００３９】
上記先端部導体１０７ｃの部分が接続されたチップコンデンサ１１１ｂの端部側にアイソレータ１としての第１ポートＰ１が形成され、先端部導体１０６ｃの部分が接続されたチップコンデンサ１１１ａの端部側にアイソレータ１としての第２ポートＰ２が形成され、先端部導体１０８ｃの部分が接続された終端用チップ抵抗１３の端部側にアイソレータ１としての第３ポートＰ３が形成されている。
【００４０】
また、下ヨーク３と上ヨーク２との間の空間部において磁性組立体１５はその空間部の厚さの半分程を占有する厚さに形成されているので、磁性組立体１５よりも上ヨーク２側の空間部分には、図２に示すスペーサ部材３０が収納され、該スペーサ部材３０に磁石部材４が設置されている。
先のスペーサ部材３０は、上ヨーク２の内部に収納可能な大きさの平面視矩形板状の基板部３１と、この基板部３１の底部側の４隅の各コーナ部分に形成された脚部３１ａとからなり、基板部３１において脚部３１ａが形成されていない側の面（上面）に円型の収納凹部３１ｂが形成され、該収納凹部３１ｂの底面側には基板部３１を貫通する矩形型の透孔（図示略）が形成されている。
【００４１】
そして、先の収納凹部３１ｂに、永久磁石からなる磁石部材４が嵌め込まれ、この磁石部材４を備えた状態のスペーサ部材３０がそれらの４つの脚部３１ａで先のコンデンサ基板１１１ａ、１１１ｂ、１２とこれらに接続されている第１の先端部導体１０６ｃ、１０７ｃ、並びに、終端抵抗１３とこれに接続されている先端部導体１０８ｃの先端部を下ヨーク３の底部側に押さえ付け、スペーサ部材３０の底部により磁性組立体１５を下ヨーク３の底面側に押さえ付けた状態でヨーク２、３の間に収納されている。
【００４２】
磁石部材４は、磁性体基板５にバイアス磁界を印加するためのものであり、平面視矩形板状とされている。より詳細には、相対向する横長の２つの長辺と、これらの長辺に直角向きの２つの短辺とから構成される平面視横長の長方形板状とされている。
この磁石部材４の大きさは磁性体基板５より大きくされている。より詳細には、上下のヨーク２、３内に配置された磁石部材４と磁性体基板５を一方向（下ケース側）から見たときの投影図（言い換えれば平面視したとき）において、磁石部材４は磁性体基板５の少なくとも一方向よりはみ出したオーバーハング部を有する大きさとされている。
【００４３】
図１〜図４に示す本実施の形態のアイソレータ１は、上記のようにして第１の線路導体１０６と第２の線路導体１０７がいずれも磁性体基板５の表面側に折り畳まれたので、入力側の線路導体から磁性体基板５に入力された信号を出力側に効果的に伝搬させることができ、低損失でしかも広帯域な通過特性を発揮できる。従って磁性組立体１５の磁気特性として好適なものが確実に得られるようになる。
【００４４】
本実施形態のアイソレータ１によれば、終端用チップ抵抗１３を縦置き配置としているので、第３の線路導体１０８の端部に接続されるチップコンデンサ１２を長くでき、有利である。
また、上記のように縦置きに配置された終端用チップ抵抗１３のホット側の端子電極１３ｂに第３の線路導体１０８の端部が接続され、終端用チップ抵抗１３のホット側の端子電極１３ｂの下側の下ヨーク３に切り欠き部３ｄが形成されたことにより、終端用チップ抵抗１３のホット側の端子電極１３ｂと下ヨーク３とが短絡するのを防止でき、また、この切り欠き部３ｄは下ヨーク３の角部に配置されるので、切り欠き部３ｄは磁性体基板５から遠い位置に配置されたこととなり、磁性体基板５にかけるバイアス磁界に切り欠き部３ｄの影響が及ぶことがなく、安定したバイアス磁界を磁性体基板５に印加できる。
また、終端用チップ抵抗１３のアース側の端子電極１３ａは下ヨーク３に直接接続されているので、下ヨーク３を通して熱を逃がし易く、耐電力を有する。
また、終端用チップ抵抗１３のホット側の端子電極１３ｂと下ヨーク３との間に上記樹脂膜を介在させることで絶縁しているので、端子電極１３ｂと下ヨーク３とが短絡するのを防止する効果をさらに向上できる点で好ましい。
従って本実施形態のアイソレータ１によれば、安定したバイアス磁界を磁性体基板５に印加できるので、挿入損失の増大を防止でき、素子全体が小型化されたものとすることができる。
【００４５】
なお、上記実施形態においては、入出力端に接続される第１と第２の線路導体１０６、１０７にはそれぞれスリットが形成されている場合について説明したが、第１と第２の線路導体１０６、１０７はスリットが形成されていないものであってもよい。
上記の第１と第２の線路導体がスリットが形成されていないものであれば、スリットを形成して分割導体とする場合に比べてインダクタンスを大きくできるので、大きいインダクタンスが必要とされる小型で、１ＧＨｚ以下の低周波のアイソレータの製造に有利である。
また、上記実施形態においては第１と第２の線路導体１０６、１０７が中心導体部分に屈曲部を有する形状である場合について説明したが、中心導体部分は直線状であってもよい。
【００４６】
なお、上記の実施形態においては磁石部材４と磁性体基板５と共通電極１１０はそれぞれ平面視横長の略長方形板状である場合について説明したが、例えば、磁石部材と磁性体基板と共通電極は、平面視矩形又は多角形状又は円形状であってもよく、また、縦長であっても横長であってもく、また、これら磁石部材と磁性体と共通電極は同じ形状であっても、異なる形状であってもよい。
【００４７】
なお、上記の実施形態においては使用中心周波数が１ＧＨｚ以下のアイソレータの場合について説明したが、使用中心周波数が１．４４〜１．９ＧＨｚのアイソレータに適用することもできる。
【００４８】
図５Ａは、先の実施の形態のアイソレータ１が組み込まれる携帯電話装置（通信機装置）の回路構成の一例を示すもので、この例の回路構成においては、アンテナ４０にアンテナ共用器（ディプレクサ）４１が接続され、アンテ共用器４１の出力側にローノイズアンプ（増幅器）４２と段間フィルタ４８と選択回路（混合回路）４３を介して受信回路（ＩＦ回路）４４が接続され、アンテナ共用器４１の入力側に先の実施の形態のアイソレータ１とパワーアンプ（増幅器）４５と選択回路（混合回路）４６を介して送信回路（ＩＦ回路）４７が接続され、選択回路４３、４６に分配トランス４９を介して局部発振器４９ａに接続されて構成されている。
先の構成のアイソレータ１は図５Ａに示すような携帯電話装置の回路に組み込まれて使用され、アイソレータ１からアンテナ共振器４１側への信号は低損失で通過させるが、その逆方向の信号は損失を大きくして遮断するように作用する。これにより、増幅器４５側のノイズ等の不要な信号を増幅器４５側に逆入力させないという作用を奏する。
【００４９】
図５Ｂは図１から図４に示した構成のアイソレータ１の動作原理を示すものである。図５Ｂに示す回路に組み込まれているアイソレータ１は、符号▲１▼で示す第１ポートＰ１側から符号▲２▼で示す第２ポートＰ２方向への信号は伝えるが、符号▲２▼の第２ポートＰ２側から符号▲３▼の第３ポートＰ３側への信号は終端抵抗１３により減衰させて吸収し、終端抵抗１３側の符号▲３▼で示す第３ポートＰ３側から符号▲１▼で示す第１ポートＰ１側への信号は遮断する。
従って図５Ａに示す回路に組み込んだ場合に先に説明した効果を奏することができる。
【００５０】
【実施例】
以下、実施例により本発明をより詳細に説明する。ただし、以下の実施例は本発明を限定するものではない。
（実施例１）
磁性体基板の形状を平面視六角形状とした以外は図１乃至図４に示したものと同様の３．５ｍｍ角のアイソレータを作製し、第１ポートＰ１から第２ポートＰ２へ（入力から出力へ）信号を流した場合に磁性体基板に印加されたバイアス磁界の分布を調べた。その結果を図６に示す。なお、図６には、ここで用いた磁性体基板５’と下ヨーク３の配置関係も図示した。
ここで作製したアイソレータの使用中心周波数は１．８８ＧＨｚとした。
ここで用いた磁性体基板５’としては、縦約１．５ｍｍ、横約１．８ｍｍ、厚さ０．３５ｍｍの図６に示すような平面視六角形状のイットリウム鉄ガーネットフェライト（ＹＩＧ）からなるものを使用した。また、縦置きに配置された終端用チップ抵抗１３のホット側の下側の下ヨーク３に形成された切り欠き部３ｄの寸法は０．６ｍｍ×０．２ｍｍ、第３のポートＰ３がはめ込まれる切り欠き部３ｅの寸法は０．６ｍｍ×０．４ｍｍ、従ってこれら切り欠き部３ｄと切り欠き部３ｅを合わした切り欠き部３ｇの寸法は０．６ｍｍ×０．６ｍｍとした。また、ここで形成した切り欠き部３ｄの下ヨーク３の角部からの距離Ｌ１は０．６ｍｍであった。第１のポートＰ１がはめ込まれる切り欠き部３ｅの寸法と、第２のポートＰ２がはめ込まれる切り欠き部３ｅの寸法は、それぞれ０．６ｍｍ×０．４ｍｍとした。
第１の線路導体１０６としては、スリット幅３３０μｍ、実質的な線路幅５９０μｍ（各分割導体の幅１３０μｍ）、厚さ４０μｍの銅箔を用い、また、第２の線路導体１０７としては、スリット幅３００μｍ、実質的な線路幅５００μｍ（各分割導体の幅１００μｍ）、厚さ４０μｍの銅箔を用い、第３の線路導体１０８としては、スリット幅１２００μｍ、実質的な線路幅１５００μｍ（分割導体１０８ｂ１の幅１００μｍ、分割導体１０８ｂ２の幅２００μｍ）、厚さ４０μｍの銅箔を用い、また、共通電極１１０は縦約２０００μｍ、横幅約３５５０μｍ、厚さ４０μｍの銅箔を用いた。
【００５１】
また、平面視略く字状の中央部１０６Ｅの分割導体１０６ｂ１と、平面視略く字状の中央部１０７Ｅの分割導体１０７ｂ１の重複部分の長さＬ７は、磁性体基板５の表面（他面）に重なる中心導体部分の長さＬ４の２８％、また、平行部３６ａの長さは分割導体の重複部分の長さＬ７の４６％とした。また、平面視略く字状の中央部１０６Ｅの分割導体１０６ｂ２と平面視略く字状の中央部１０７Ｅの分割導体１０７ｂ２の重複部分の長さＬ８は磁性体基板５の表面（他面）に重なる中心導体部分の長さＬ４の２８％、平行部３６ｂの長さは分割導体の重複部分の長さＬ８の２３％とした。
【００５２】
また、第１の先端導体１０６ｃが接続されたコンデンサ基板１１１ａの電極の容量Ｃ１を１３．０ｐＦ、第２の先端導体１０７ｃが接続されたコンデンサ基板１１１ｂの電極の容量Ｃ２を１３．２ｐＦ、第３の先端導体１０８ｃが接続されたコンデンサ基板１２の容量Ｃ３を１８．０ｐＦ、第３の先端導体１０８ｃが接続された終端抵抗１３の抵抗Ｒを３９Ωとした。
また、磁石部材（永久磁石４）の横幅は２．５ｍｍとし、縦の長さは２．０ｍｍとした。
【００５３】
（比較例１）
終端用チップ抵抗を、第１の線路導体１０６の先端部導体１０６ｃと第２の線路導体１０７の先端部導体１０７ｃを結ぶ線Ｍ（第１ポートＰ１と第２ポートＰ２を結ぶ線）に対して略平行になるように横置きに配置し、この横置き配置の終端用チップ抵抗のホット側の端子電極の下側の下ヨークに０．６ｍｍ×０．６ｍｍの孔３ｄ’を形成した以外は上記実施例１と同様のアイソレータを作製し、第１ポートＰ１から第２ポートＰ２へ（入力から出力へ）信号を流した場合に磁性体基板に印加されたバイアス磁界の分布を調べた。その結果を図７に示す。なお、図７には、ここで用いた磁性体基板５’と下ヨーク３’の配置関係も図示した。ここで形成した孔３ｄ’の下ヨーク３’の角部から距離Ｌ２は１．２ｍｍであった。
【００５４】
図７に示した結果から比較例１のアイソレータでは、孔３ｄ’が磁性体基板５’と殆ど接する状態となる影響で、磁性体基板５’の孔３ｄ’の近傍ではバイアス磁界が２６０００〜３２０００Ａ／ｍの領域ｇがあり、実施例１のものの半分の値よりわずかに多い程度の値である。なお、比較例１のアイソレータでは、バイアス磁界が最も大きい領域ｅでも７９０００〜８８０００Ａ／ｍ程度である。これに対し、磁性体基板５’の中央部ではバイアス磁界が６１０００〜６７０００Ａ／ｍの領域ｆがあり、孔３ｄ’の近傍よりもバイアス磁界がかなり大きくなり、全体の磁界のかかり方が不均一で、不安定となっている。これに起因して比較例１のアイソレータは挿入損失が大きくなると考えられる。
【００５５】
図６に示した結果から実施例１のアイソレータでは、切り欠き部３ｄが下ヨーク３の角部にあるため、磁性体基板５’の角部近傍でもバイアス磁界が５４０００〜５６０００Ａ／ｍの領域ｃがあり、磁性体基板５’の中央部のバイアス磁界が５９０００〜７１０００Ａ／ｍの領域ｂと比較してそれほど差がなく、よって全体の磁界のかかり方が均一で、安定した磁界が磁性体基板５’に付与されていることがわかる。従って、実施例１のアイソレータは、挿入損失等も小さくなる考えられる。なお、実施例１のアイソレータでは、バイアス磁界が最も大きい領域ａでは９４０００〜８８０００Ａ／ｍ程度得られている。
【００５６】
【発明の効果】
以上説明したように本発明においては、磁性体に安定したバイアス磁界を印加できるようにすることで、非可逆回路素子としての挿入損失の増大を防止し、素子全体を小型化できる非可逆回路素子を実現できる。
また、本発明の通信機装置によれば、通信機装置に占める非可逆回路素子の大きさを小さくすることができ、通信機装置全体の小型化に寄与することができる。
【図面の簡単な説明】
【図１】図１は、本発明の実施の形態に係るアイソレータの一部分を取り除いた状態を示す平面図。
【図２】図２は、本発明の実施の形態に係る同アイソレータの終端用チップ抵抗と第２のポート近傍のチップコンデンサを通る断面図。
【図３】図３は本発明に係るアイソレータに用いられる磁性体基板と下ヨークと終端用チップ抵抗の位置関係を示す斜視図。
【図４】図４は本発明に係るアイソレータに用いられる電極部の展開図。
【図５】図５Ａはこの種のアイソレータが備えられる電気回路の一例を示す図、図５Ｂはアイソレータの動作原理を示す図。
【図６】実施例１のアイソレータの磁性体基板にかかるバイアス磁界の分布を示す図。
【図７】比較例１のアイソレータの磁性体基板にかかるバイアス磁界の分布を示す図。
【図８】従来のアイソレータの構成を示す分解斜視図。
【図９】従来のアイソレータの終端用のチップ抵抗ＲおよびチップコンデンサＣ３部分を通る部分断面図。
【符号の説明】
１…アイソレータ（非可逆回路素子）、２…上ヨーク、３…下ヨーク、３ｄ…切り欠き部、４…磁石部材、５…磁性体基板（磁性体）、１０６…第１の線路導体（線路導体）、１０６ｂ…第１の中心導体、１０７…第２の線路導体（線路導体）、１０７ｂ…第２の中心導体、１０８…第３の線路導体（線路導体）、１０８ｂ…第３の中心導体、１１０…共通電極、１２，１１１ａ，１１１ｂ…チップコンデンサ（容量素子）、１３…終端用チップ抵抗、１３ａ…アース側の端子電極、１３ｂ…ホット側の端子電極、１５…磁性組立体、１６…電極部、Ｐ１…第１ポート、Ｐ２…第２ポート、Ｐ３…第３ポート、Ｍ…入出力端子の端部を結ぶ線。
【図１】
2004350131.tif 000003
【図２】
2004350131.tif 000004
【図３】
2004350131.tif 000005
【図４】
2004350131.tif 000006
【図５】
2004350131.tif 000007
【図６】
2004350131.tif 000008
【図７】
2004350131.tif 000009
【図８】
2004350131.tif 000010
【図９】
2004350131.tif 000011