(57)【要約】【課題】本発明は、２重化したネットワーク回線にノードが接続されたシステムにおいて、他のノードにデータを送信する際のＣＰＵの負荷を軽減し、バスの転送効率を向上させた２重化システムを提供することを課題とする。【解決手段】ＣＰＵ１１は、送信データをローカルメモリ１２から取り出すとアクセス制御部１８にアクセス要求を行う。アクセス制御部１８は、送受信バッファメモリ１６−１、１６−２に対するアドレス信号と制御信号を制御し、ＣＰＵ１１が送信データをＣＰＵバス１４に送出すると、送受信バッファ１６−１、１６−２に一括で格納される。これにより、ＣＰＵ１１の負荷を軽減することが出来る。【選択図】　　　図１
2004133713.tif 000002
【特許請求の範囲】
【請求項１】
２重化されたネットワーク回線に複数のノードが接続されるシステムにおいて、
前記ノードは、
ＣＰＵと、
前記ＣＰＵによってアクセスされるローカルメモリと、
前記２重化されたネットワーク回線を介して他ノードとの送受信を行い、前記２重化されたネットワーク回線それぞれに対して設けられた２つの伝送制御部と、
前記ＣＰＵからのアクセス要求に対して、他のノードへ送信する前記ローカルメモリ上の送信データが、前記２つの伝送制御部に一括して送信されるよう制御するアクセス制御部と
を備えることを特徴とする２重化システム。
【請求項２】
前記アクセス制御部は、前記アクセス要求に対し、前記２つの伝送制御部に対するアドレス信号及び制御信号を制御することを特徴とする請求項１に記載の２重化システム。
【請求項３】
前記ノードは、前記ＣＰＵ、ローカルメモリ及び２つの伝送制御部を接続するバスを更に備え、前記ＣＰＵは、前記アクセス制御部に対して前記アクセス要求を行った後、前記ローカルメモリから読み出した前記送信データを前記バスに送出することを特徴とする請求項１又は２に記載の２重化制御システム。
【請求項４】
前記伝送制御部は、送信データを一時的に格納するバッファを備え、前記アクセス制御部は、前記送信データが前記２つの伝送制御部の各バッファに一括して格納されるように制御することを特徴とする請求項１乃至３のいずれか１つに記載の２重化システム。
【請求項５】
２重化されたネットワーク回線に複数のノードが接続されるシステムのノードにおいて、
ＣＰＵと、
前記ＣＰＵによってアクセスされるローカルメモリと、
前記２重化されたネットワーク回線を介して他ノードとの送受信を行い、前記２重化されたネットワーク回線それぞれに対して設けられた２つの伝送制御部と、
前記ＣＰＵからのアクセス要求に対して、他のノードへ送信する前記ローカルメモリ上の送信データが、前記２つの伝送制御部に一括して送信されるよう制御するアクセス制御部と
を備えることを特徴とするノード。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、２重化されたネットワーク回線にノードが接続され、２重化ネットワークを介して各ノードが相互にデータを送受信するシステムに関する。
【０００２】
【従来の技術】
ＦＡ（ファクトリーオートメーション）やＰＡ（プロセスオートメーション）等では、信頼性を向上させるため、コントローラや数値制御機器、ロボットコントローラ等のノードを２重化したネットワーク回線で接続して相互にデータを送受信するシステムが用いられている。
【０００３】
図３に２重化されたネットワーク構成を持つシステムを示す。
同図のシステムでは、システム内の各ノード１０１−１〜１０１−ｎが２重化されたネットワーク回線１０２−１及び１０２−２それぞれに対して接続される構成を有している。
【０００４】
各ノードは、他のノードにデータを送信する際、同じデータを含むフレームを２つのネットワークから送信する。図３では、ノード１０１−１が、ノード１０１−２及び１０１−ｎにデータを送信する場合を示しており、この時ノード１０１−１は、ネットワーク回線１０２−１及び１０２−２の両方に対して送信フレームを送出する。
【０００５】
フレーム受信側のノード１０１−２及び１０１−ｎでは、ネットワーク回線１０２−１又は１０２−２に伝送障害が生じている等何らかの異常が生じていなければ、各回線毎に設けた伝送制御部によって、両方のネットワーク回線１０２−１、１０２−２からのフレームを受信する。この時、受信側のノードでは、そのうち特定の規則、例えば最初に受信した方を有効とする。同図中の番号▲１▼、▲２▼は受信した順番を示しており、受信側のノード１０１−２、１０１−ｎでは先着した▲１▼側の受信フレームを有効として、後から受信した▲２▼側の受信フレームは破棄している。
【０００６】
図４に各ノードのハードウェア構成を示すブロック図を示す。尚以下の説明での▲１▼〜▲２▼の数字は図４中の数字と対応する。
ノード２００は、ＣＰＵ２０１、ＣＰＵ２０１のワ−クメモリ等として用いられるローカルメモリ２０２及び２重化されたネットワーク回線に対応するため２つの伝送制御部２０３−１、２０３−２がＣＰＵバス２０４に接続される構成を有している。
【０００７】
ＣＰＵ２０１は、ノード全体の制御動作を司る。ＣＰＵ２０１は、他のノードとのデータをやり取りする際には、上位アプリケーション２０７からデータの送信要求を受け取ったり、ネットワーク回線３００からフレームを受信したとき受信通知を上位アプリケーションに行なう等のインタフェース機能や伝送制御部２０３に対して送信要求を発行したり、送受信データの格納／引抜き等の伝送制御部２０３の管理制御を行なう。
【０００８】
伝送制御部２０３は、ＣＰＵ２０１からの指示により、送受信バッファ２０６上の送信データを格納したフレームを他のノード宛てにネットワーク回線３００に送出したり、ネットワーク回線３００から他のノードから送信されてきた送信フレームを受信したりする等のデータの送受信処理を行う。２重化されたネットワーク回線に対応するため、各ネットワーク回線３００−１、３００−２それぞれに対して設けられ、各伝送制御部２０３には、ネットワーク回線３００との間のトランシーバ／レシーバ機能を担うドライバ／レシーバ２０４、フレームの送受信制御、フレーム生成（スタートデリミタ、ＣＲＣデータ等の付加／削除）、受信したデータの異常の有無などの解析等の機能を担うフレーム制御部２０５、及び送受信データを一時的に格納するための送受信バッファメモリ２０６が備えられている。
【０００９】
各ノード２００では他のノードへデータを送信する時、まずＣＰＵ２０１がＣＰＵローカルメモリ２０２に送信データを構築・格納する。次にＣＰＵ２０１がＣＰＵローカルメモリ２０２内に構築された送信データブロックを取り込み（▲１▼）、伝送制御部２０３−１、２０３−２それぞれの送受信バッファメモリ２０６−１、２０６−２へ順次格納する（▲２▼）。データの格納が完了したＣＰＵ２０１は、フレーム制御部２０５−１、２０５−２に送信要求を順次発行する。これにより、各伝送制御部２０３−１、２０３−２は、二重化された両回線３００−１、３００−２に送信データを送出する。
【００１０】
またデータ受信時は、各伝送制御部２０３において、フレーム制御部２０６が受信フレームの伝送異常の有無を解析し、正常な受信フレームのデータを送受信バッファに格納して、ＣＰＵ２０１へ受信が完了したことを通知する。ＣＰＵ２０１は受信完了通知を受けると、そのデータが新規受信データなのかそれとも一方の回線から既に受信済のデータなのかを受信フレーム内のＩＤ番号などにより判断する。その結果、受信済みのものであればそのデータを破棄し、新規データであれば有効な受信データとみなす。
【００１１】
【発明が解決しようとする課題】
このような２重化されたシステムにおいては、データ送信時にＣＰＵ２０１がそれぞれの送受信バッファメモリ２０６−１、２０６−２に同一の送信データを順次格納する。
【００１２】
この時の処理では、まずＣＰＵローカルメモリ２０２内に生成した送信データをＣＰＵ２０１は読み出し（▲１▼）、これを送受信バッファメモリ２０６−１に書き込み、次に送受信バッファメモリ２０６−２に書き込む（▲２▼）。そして次のデータをＣＰＵローカルメモリ２０２から読み出し（▲１▼）、これを送受信バッファメモリ２０６−１に、次いで送受信バッファ２０６−２に書き込む（▲２▼）。この処理▲１▼〜▲２▼を全送信データが各送受信バッファメモリ２０６−１、２０６−２に格納されるまで繰り返すことになる。これらの処理を全てＣＰＵ２０１によって行なうこととなるので、ＣＰＵ２０１の負荷が大きくなるという問題点がある。またＣＰＵバス２０４を介して、同じデータをＣＰＵローカルメモリ２０２から読み出して（▲１▼）、送受信バッファメモリ２０６−１及び２０６−２それぞれに書き込むので（▲２▼）、ＣＰＵバス２０４の転送効率が低下するという問題点がある。
【００１３】
本発明は、上記問題点を鑑み、データの送信時において、ＣＰＵの処理負荷を軽減させ、バスの転送効率を向上させたシステムを提供することを課題とする。
【００１４】
【課題を解決するための手段】
本発明は２重化されたネットワーク回線に複数のノードが接続されるシステムを前提とする。
【００１５】
各ノードは、ＣＰＵ、上記ＣＰＵによってアクセスされるローカルメモリ、２つの伝送制御部及びアクセス制御部を備える。
２つの伝送制御部は、上記２重化されたネットワーク回線それぞれに対して設けられ、上記２重化されたネットワーク回線を介して他ノードとの送受信を行う。
【００１６】
アクセス制御部は、上記ＣＰＵからのアクセス要求に対して、他のノードへ送信する上記ローカルメモリ上の送信データが、上記２つの伝送制御部に一括して送信されるよう、例えば上記２つの伝送制御部に対するアドレス信号及び制御信号を制御する。
【００１７】
また各ノードは、上記ＣＰＵ、ローカルメモリ及び２つの伝送制御部を接続するバスを更に備え、上記ＣＰＵは、上記アクセス制御部に対して上記アクセス要求を行った後、上記ローカルメモリから読み出した上記送信データを上記バスに送出する構成としても良い。
【００１８】
更に　上記伝送制御部は、送信データを一時的に格納するバッファを備え、上記アクセス制御部は、上記送信データが上記２つの伝送制御部の各バッファに一括して格納されるように制御する構成とすることも出来る。
【００１９】
本発明に拠れば、データを他のノードに送信する際、各伝送制御部に一括してデータを送信することが出来るので、ＣＰＵの負荷を減少させ、ＣＰＵの処理能力を向上させることが出来る。またバスのデータ転送効率を向上させることが出来る。
【００２０】
【発明の実施の形態】
以下に本発明の一実施形態を図面を参照しながら説明する。
図１は、本実施形態におけるノードの構成を示す図である。
【００２１】
同図のノード１は、他ノードへのデータ送信を行う際、２重化されたネットワーク回線２に対して同一の送信データを送出し、受信側のノードでは正常に受信されたデータのうちの一方を有効とする２重化システムのノードとなる。尚ネットワーク回線は有線でも無線でも良い。
【００２２】
図１のノード１は、ＣＰＵ１１、ローカルメモリ１２、２重化されたネットワーク回線２−１、２−２それぞれとの送受信を担う２つの伝送制御部１３−１、１３−２がＣＰＵバス１４を介して接続される構成を有している。尚これらの構成要素は、図４のノード２００のＣＰＵ２０１、ローカルメモリ２０２、２つの伝送制御部２０３−１、２０３−２及びＣＰＵバス２０４と基本的には同じ機能を備えている。
【００２３】
またこのノード１は図４に示した従来構成のノード２００に比して、アクセス制御部１８を更に備えている。このアクセス制御部１８は、ＣＰＵ１１からの指示に基いて、ＣＰＵ１１が生成した送信データを伝送制御部１３−１、１３−２内の各バッファメモリ１６−１、１６−２に格納する際の処理を担う。
【００２４】
このアクセス制御部１８では、ＣＰＵ１１から送受信バッファメモリ１６へのアクセス要求を受けると、送受信バッファメモリ１６−１、１６−２双方に対してアクセス制御信号を制御すると共にアドレス信号を出力する。例えば、ＣＰＵ１１からのアクセス要求に対して、送信データを伝送制御部１３−１及び１３−２のチップセレクト信号をイネーブルに、またリード／ライト信号を書き込みに変更し、また書き込み位置のアドレスを送受信バッファメモリ１６−１及び１６−２それぞれに与える。これにより、ＣＰＵ１１から２つの送受信バッファメモリ１６−１、１６−２への送信データの転送を一括して行なうことが可能となる。従って、これまでの方式に比してＣＰＵ１１の負荷は半分となり、またＣＰＵバス１４には１度だけ書き込みデータが転送されるだけなので転送効率が向上する。
【００２５】
図２は、アクセス制御部１８の構成例を示す図である。尚アクセス制御部１８の構成は種々考えられ、同図に示す構成はその一例である。
同図のアクセス制御部１８は、書き込み先アドレスレジスタ３１、書き込み制御レジスタ３２、アドレス変換部３３及び制御部３４を備える。
【００２６】
書き込み先アドレスレジスタ３１は、送受信バッファメモリ１６−１、１６−２での書き込み先のアドレスを格納するレジスタで、送信データを送受信バッファ１６に格納する際ＣＰＵ１１はまずこの書き込み先アドレスレジスタ３１に書き込み先の先頭アドレスを設定する。書き込み制御レジスタ３２は、２つのバッファメモリ１６−１、１６−２の内の両方に書き込みを行なうか或いは片方にだけデータの書き込みを行なうか等アクセス制御部１８に対する種々の設定を行なうレジスタである。この書き込み制御レジスタ３２は、送信データをバッファメモリ１６に格納する際にＣＰＵ１１によって設定され、アクセス制御部１８はこのレジスタの設定内容に基いてバッファメモリ１６へのデータの格納処理を行なう。アドレス変換部３３は、ＣＰＵ１１からアクセス要求を受けると、バッファメモリ１６−１、１６−２の片方若しくは両方（書き込み制御レジスタ３２の設定に基く）に対して、書き込み先アドレスレジスタ３１に設定されたアドレスを先頭にして順次書き込み先のアドレスを生成する。制御部３４は、ＣＰＵ１１からのアクセス要求に対して、書き込み制御レジスタ３２の設定内容に基いてチップセレクト信号やリード／ライト信号を制御して伝送制御部１３−１及び１３−２に出力する。
【００２７】
図２のアクセス制御部１８は、送受信バッファメモリ１６にデータを格納する際に、アドレス信号とチップセレクト信号やリード／ライト信号等の制御信号の制御のみを請け負い、書き込まれる送信データは、ＣＰＵ１１によってＣＰＵバス１４を介して書き込まれる構成であるが、アクセス制御部１８はこのような構成に限定されるものではなく、例えばアクセス制御部１８とＣＰＵ１１との間に専用データバスを設け、アクセス制御部１８を介して送信データを送受信バッファメモリ１６−１、１６−２に書き込む構成としても良い。或いはＣＰＵ１１は、送信データのＣＰＵローカルメモリ１２上の格納位置を指示し、アクセス制御部１８が直接ＣＰＵローカルメモリ１２から送信データを読み出して送受信バッファメモリ１６−１、１６−２に書き込む構成としても良い。
【００２８】
次に、データを他のノードに送信するに当たって、２つの伝送制御部１３−１、１３−２のそれぞれの送受信バッファメモリ１６−１、１６−２に送信データを格納する際の動作を説明する。尚以下の説明はアクセス制御部１８が、図２に示したような構成であった場合を例とし、また以下の説明での▲１▼〜▲３▼の数字は図１中の数字と対応する。
【００２９】
ローカルメモリ１２上に送信データを生成したＣＰＵ１１は、まず初期設定として、転送先のアドレスをアクセス制御部１８の書き込み先アドレスレジスタ３１に設定し、また両方の送受信バッファメモリ１６−１及び１６−２に対して書き込むか等の転送の仕方を書き込み制御レジスタ３２に設定する。次にＣＰＵ１１は、ローカルメモリ１２から送信データを取り込み（▲１▼）、アクセス制御部１８に対して送受信バッファメモリ１６へのアクセス要求を行なう（▲２▼）。
【００３０】
アクセス制御部１８は、チップセレクト信号やライト信号等の制御信号を制御しながらアドレスを生成する。この状態でＣＰＵ１１は、ローカルメモリから取り込んだ送信データをＣＰＵバス１４に送出すると、このデータは、送受信バッファメモリ１６−１，１６−２に同時に書き込まれる。以降ＣＰＵ１１は、順次ローカルメモリ１２から送信データを取り込み（▲１▼）、アクセス制御部１８に対してアクセス要求を行なった後（▲２▼）、書き込むデータをＣＰＵバス１４に送出すると、アクセス制御部１８チップセレクトやライト信号を制御しながらアドレスを生成して、２つの送受信バッファメモリ１６−１、１６−２に同時に書き込まれる（▲３▼）。
【００３１】
このように本実施形態のシステムでは、２重化された通信路から他ノードに対してデータを送信するに当たって、ＣＰＵ１１は各ネットワーク回線に対応する２つの伝送制御部１３−１、１３−２に一括してデータを送ることが出来る。従って、従来のシステムに比してデータ送信時のＣＰＵ１１の負荷が軽減され、またＣＰＵバス１４の転送効率を向上させることが出来る。
【００３２】
【発明の効果】
本発明によれば、２重化されたネットワーク回線から他のノードへデータを送信する時に、ＣＰＵが送信データ転送の回数を半減することが可能となる。よって、ＣＰＵの処理性能を向上させ、またＣＰＵバス転送効率を向上させることができる。
【図面の簡単な説明】
【図１】本実施形態におけるノードの構成を示す図である。
【図２】アクセス制御部の構成例を示す図である。
【図３】２重化されたネットワーク構成を持つシステムの構成を示す図である。
【図４】従来のノードの構成を示す図である。
【符号の説明】
１、１０１、２００　ノード
２、１０２、３００　ネットワーク回線
１１、２０１　ＣＰＵ
１２、２０２　ＣＰＵローカルメモリ
１３、２０３　伝送制御部
１４、２０４　ドライバ／レシーバ
１５、２０５　ＬＡＮコントローラ
１６、２０６　送受信バッファメモリ
１８　アクセス制御部
３１　書き込み先アドレスレジスタ
３２　書き込み制御レジスタ
３３　アドレス変換部
３４　制御部
２０７　上位アプリケーション
【図１】
2004133713.tif 000003
【図２】
2004133713.tif 000004
【図３】
2004133713.tif 000005
【図４】
2004133713.tif 000006