(57)【要約】【課題】回路構成が簡単で消費電流が少ない低消費電力化した発振回路を提供する。【解決手段】電流を充放電するコンデンサＣｏは、その電流を制御する充放電回路１と、コンデンサＣｏの充電電圧を第１の基準電圧Ｖｒｅｆ１でもって検出する第１のコンパレータ（ＣＯＭＰ１）２と、コンデンサＣｏの放電電圧を第２の基準電圧Ｖｒｅｆ２でもって検出する第２のコンパレータ（ＣＯＭＰ２）３と、第１のコンパレータ２の出力と第２のコンパレータ３の出力をそれぞれ入力としているバイアス電流制御回路４とを具備する。バイアス電流制御回路４は、第１、及び第２のコンパレータ２，３のバイアス電流をカットし、それらを交互に無効化することにより、コンデンサＣｏの充放電期間を制御する。【選択図】      図１
2004349831.tif 000002
【特許請求の範囲】
【請求項１】
コンデンサを充放電することにより三角波と矩形波を同時に出力可能な発振回路において、
前記コンデンサを充放電する充放電回路と、
前記コンデンサの充電電圧を検出する第１のコンパレータと、
前記コンデンサの放電電圧を検出する第２のコンパレータと、
前記第１のコンパレータの出力と前記第２のコンパレータの出力とをそれぞれ入力するとともに前記充放電回路と接続し、前記コンデンサの充放電を制御するバイアス電流制御回路と、
を備え、前記バイアス電流制御回路は、前記第１、及び第２のコンパレータのバイアス電流をカットし、それらを交互に無効化することにより、前記コンデンサの充放電期間を制御するようにしたことを特徴とする発振回路。
【請求項２】
前記第１、及び第２のコンパレータの一方の出力が無効化されていないとき、他方の出力が無効化されていることを特徴とする請求項１記載の発振回路。
【請求項３】
前記バイアス電流制御回路は、前記第１、及び第２のコンパレータの出力を交互にハイインピーダンスにすることにより無効化することを特徴とする請求項１又は請求項２記載の発振回路。
【請求項４】
前記バイアス電流制御回路は、
第１のインバータ回路の入力に前記第１のコンパレータの出力と前記第２のコンパレータの出力を接続し、前記第１のインバータ回路の出力を前記バイアス電流制御回路の出力とし、
第２のインバータ回路の入力に前記第１のインバータ回路の出力を接続し、前記第２のインバータ回路の出力に第４のＮＭＯＳトランジスタのゲートと第４のＰＭＯＳトランジスタのゲートとを接続し、前記第４のＮＭＯＳトランジスタのドレインに第５のＮＭＯＳトランジスタのドレインとゲートを接続し、前記第５のＮＭＯＳトランジスタのドレインに第１の定電流バイアス源を接続し、前記第５のＮＭＯＳトランジスタのドレインを前記第１のコンパレータと接続して、前記第１のコンパレータのバイアス電流を制御するとともに、
前記第４のＰＭＯＳトランジスタのドレインに第５のＰＭＯＳトランジスタのドレインとゲートを接続し、前記第５のＰＭＯＳトランジスタのドレインに第２の定電流バイアス源を接続し、前記第５のＰＭＯＳトランジスタのドレインを前記第２のコンパレータと接続して、前記第２のコンパレータのバイアス電流を制御することを特徴とする請求項１ないし請求項３のいずれかに記載の発振回路。
【請求項５】
前記充放電回路は、
ドレインを前記充放電回路の出力とする第１のＰＭＯＳトランジスタのゲートに、第２のＰＭＯＳトランジスタのゲートを接続し、前記第２のＰＭＯＳトランジスタのドレインに該第２のＰＭＯＳトランジスタのゲートと充電用定電流源とを接続し、第３のＰＭＯＳトランジスタのドレインと前記第２のＰＭＯＳトランジスタのドレインとを接続し、前記第３のＰＭＯＳトランジスタのゲートと前記バイアス電流制御回路の出力とを接続し、前記第１、第２、及び第３のＰＭＯＳトランジスタのソースを第１の電源と接続して、充電側回路を構成し、
ドレインを前記充放電回路の出力とする第１のＮＭＯＳトランジスタのゲートに、第２のＮＭＯＳトランジスタのゲートを接続し、前記第２のＮＭＯＳトランジスタのドレインに該第２のＮＭＯＳトランジスタのゲートと放電用定電流源を接続し、第３のＮＭＯＳトランジスタのドレインと前記第２のＮＭＯＳトランジスタのドレインとを接続し、前記第３のＮＭＯＳトランジスタのゲートと前記バイアス電流制御回路の出力とを接続し、前記第１、第２、及び第３のＮＭＯＳトランジスタのソースを第２の電源と接続して、放電側回路を構成したことを特徴とする請求項１ないし請求項４のいずれかに記載の発振回路。
【請求項６】
前記充放電回路は、
ドレインを前記充放電回路の出力とする第１のＰＭＯＳトランジスタのゲートに、第２のＰＭＯＳトランジスタのゲートを接続し、前記第２のＰＭＯＳトランジスタのドレインに該第２のＰＭＯＳトランジスタのゲートと第６のＮＭＯＳトランジスタのドレインとを接続し、前記第６のＮＭＯＳトランジスタのゲートと前記第５のＮＭＯＳトランジスタのゲートとを接続し、前記第５のＮＭＯＳトランジスタのソースを第２の電源に接続して、充電側回路を構成し、
ドレインを前記充放電回路の出力とする第１のＮＭＯＳトランジスタのゲートに、第２のＮＭＯＳトランジスタのゲートを接続し、前記第２のＮＭＯＳトランジスタのドレインに該第２のＮＭＯＳトランジスタのゲートと第６のＰＭＯＳトランジスタのドレインとを接続し、前記第６のＰＭＯＳトランジスタのゲートと前記第５のＰＭＯＳトランジスタのゲートとを接続し、前記第６のＰＭＯＳトランジスタのソースを第１の電源に接続して、放電側回路を構成したことを特徴とする請求項４記載の発振回路。
【請求項７】
前記バイアス電流制御回路は、
バッファ回路の入力に前記第１のコンパレータの出力と前記第２のコンパレータの出力を接続し、前記バッファ回路の出力に第４のＮＭＯＳトランジスタのゲートと第４のＰＭＯＳトランジスタのゲートとを接続し、前記第４のＮＭＯＳトランジスタのドレインに第５のＮＭＯＳトランジスタのドレインとゲートを接続し、前記第５のＮＭＯＳトランジスタのドレインに第１の定電流バイアス源を接続し、前記第５のＮＭＯＳトランジスタのドレインを前記第１のコンパレータと接続して前記第１のコンパレータのバイアス電流を制御するとともに、
前記第４のＰＭＯＳトランジスタのドレインに第５のＰＭＯＳトランジスタのドレインとゲートを接続し、前記第５のＰＭＯＳトランジスタのドレインに第２の定電流バイアス源を接続し、前記第５のＰＭＯＳトランジスタのドレインを前記第２のコンパレータと接続して前記第２のコンパレータのバイアス電流を制御することを特徴とする請求項１ないし請求項３のいずれかに記載の発振回路。
【請求項８】
前記第１、及び第２のコンパレータは、それぞれ差動段と出力段とから構成されており、
前記バイアス電流制御回路により前記第１のコンパレータ及び前記第２のコンパレータのバイアス電流を制御するとともに、前記第１のコンパレータの差動段の非反転出力と前記第２のコンパレータの差動段の非反転出力とを、前記充放電回路に入力して、前記コンデンサの充放電期間を制御するようにしたことを特徴とする請求項１ないし請求項３のいずれかに記載の発振回路。
【請求項９】
前記充放電回路は、
ドレインを前記充放電回路の出力とする第１のＰＭＯＳトランジスタがあり、前記第１のＰＭＯＳトランジスタのソースを前記第１の電源と接続して、充電側回路を構成し、
ドレインを前記充放電回路の出力とする第１のＮＭＯＳトランジスタがあり、前記第１のＮＭＯＳトランジスタのソースを前記第２の電源と接続して、放電側回路を構成したことを特徴とする請求項８記載の発振回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、半導体集積回路などで構成され、基準クロック発生などに適用するときに低消費電力化が可能な発振回路に関し、特に、電源装置に用いる基本周波数を発生する発振回路に関する。
【０００２】
【従来の技術】
特許文献１には、簡単な構成で消費電力が小さく、かつ直線的な三角波形を発生し得る信号発生器の従来技術についての記載がある。
【０００３】
図６は、従来の発振回路の構成を示す回路図であって、特許文献１において、図１として示されている。この発振回路は、増幅器１２、カレントミラー１４、第１比較器１６、第２比較器１８、ＲＳフリップフロップ２４、第１マルチプレクサ２６、第２マルチプレクサ２８、及び第３マルチプレクサ３２を含んでいる。これらの回路コンポーネントにより、外部接続したコンデンサ２２を直線的に充放電する手段が構成されている。コンデンサ２２は、集積回路外部接続パッド３６を介してこの回路の電流出力ノードに接続されている。これらの構成により、充放電電流の流れる向きを切り換え、この新たな電流路に放電電流を流すことによって回路の消費電力を低減できるとしている。
【０００４】
この発振回路は、ワンショット動作モードとフリーラン動作モードがあるとしているが、ここでは連続発振であるフリーラン動作モードのみ説明する。
図７は、図６の発振回路のフリーラン動作モードにおける等価回路を示す回路図である。フリーラン動作モードにおける等価回路は、この図７に示すようにマルチプレクサを省略して、固定結線状態のものとしてあらわすことができる。また、増幅器１２は、トランジスタＱ１及びＱ２のエミッタが結合された差動バイポーラ・トランジスタ対であり、バイアス電流が電流源３４から供給される。増幅器１２の入力電圧はＱ１及びＱ２のベースに供給され、トランジスタＱ１及びＱ２のコレクタから出力電流が出力される。コンデンサ２２の放電電流はトランジスタＱ１のコレクタに流れる。スーパー・ウィルソン型ＰＮＰカレントミラー１４の電流入力端は、増幅器１２の第２の電流出力端（トランジスタＱ２のコレクタ）に接続され、電流出力端は、増幅器１２の第１電流出力端（トランジスタＱ１のコレクタ）に接続されている。カレントミラー１４の出力電流は外部コンデンサ２２の充電電流となる。
【０００５】
第１の比較器１６の正入力端（非反転入力）は増幅器１２の第１電流出力端に接続され、比較器１６の負入力端（反転入力）は回路ノード４２の高レベル閾値電圧ＶＨを受ける。第２比較器１８の正入力端も増幅器１２の第１電流出力端に接続され、負入力端は回路ノード３８の低レベル閾値電圧ＶＬを受ける。ＲＳフリップフロップ２４のリセット入力端Ｒは、第１比較器１６の出力端に接続され、セット入力端Ｓは第２比較器１８の出力端に接続され、ＲＳフリップフロップ２４の出力端Ｑは、増幅器１２の第２電圧入力端（Ｑ２のベース）に接続されている。増幅器１２の第１電圧入力端には、基準電圧ＶＲＥＦのみが供給されている。ＲＳフリップフロップ２４のＳ入力端は、第２比較器１８の出力のみを直接受ける。この発振回路のフリーラン出力ＶＯＵＴは、ＲＳフリップフロップ２４の出力端Ｑから得られる。増幅器１２、カレントミラー１４、第１比較器１６、第２比較器１８、ＲＳフリップフロップ２４、及び外部コンデンサ２２等、残りの回路とそれらの接続に関しては、図６の発振回路と同様である。
【０００６】
図８は、フリーラン動作モードの等価回路の動作を説明するためのタイミング波形図である。図８では、第２比較器１８の出力（ＲＳフリップフロップ２４のＳ入力）、第１比較器１６の出力（ＲＳフリップフロップ２４のＲ入力）、コンデンサ２２の電圧、及び発振回路のフリーラン出力（ＲＳフリップフロップ２４のＱ出力）の波形を夫々示しており、これらの波形をそれぞれＳ、Ｒ、Ｃ、及びＶＯＵＴとして示している。フリーラン動作モードにおいて、外部コンデンサ２２は、連続的に充電及び放電が繰り返される。
【０００７】
以下の説明において、まずコンデンサ２２の電圧ＣがＶＬ及びＶＨの中央値であり、ＲＳフリップフロップ２４のＱ出力ＶＯＵＴが高レベルであると仮定する。トランジスタＱ２のベースがトランジスタＱ１のベースよりも高い電位となっているので、トランジスタＱ２及びカレントミラー１４を流れる電流に対応する電流がコンデンサ２２を充電する。コンデンサ２２の電圧が高レベル閾値ＶＨに達すると、比較器１６の出力電圧が高レベルとなり、ＲＳフリップフロップ２４がリセットされ、ＲＳフリップフロップ２４のＱ出力が低レベルに変化する。この結果、増幅器１２の電流の流れが切り換わり、トランジスタＱ１を介して電流が流れるようになって、コンデンサ２２の放電を開始する。コンデンサ２２の電圧が低レベル閾値電圧ＶＬに達すると、比較器１８の出力が低レベルとなり、ＲＳフリップフロップ２４をセットして状態が切り換わる。こうしてＲＳフリップフロップ２４のＱ出力が高レベルとなると、再度電流がトランジスタＱ２及びカレントミラー１４を流れて、上述の充放電動作を連続的に繰り返す。
【０００８】
以上のような特許文献１に示されている発振回路は、第１比較器１６、第２比較器１８、ＲＳフリップフロップ２４、増幅器１２、及びカレントミラー１４で構成される充放電回路と、コンデンサ２２とからなる三角波発振回路の基本的な構成の１つである。この発振回路では、充放電時に常時、増幅器１２の電流源３４にバイアス電流が流れており、また、第１比較器１６と第２比較器１８を動作させているならば、さらに低消費電力化できる余地がある。
【０００９】
別の従来技術を開示したものとして、特許文献２がある。
図９は、この特許文献２に記載された発振回路の基本構成を示す図である。第１と第２の基準電圧Ｖｒｅｆ１、Ｖｒｅｆ２を生成する電圧源１０１，１０２と、発振回路の出力電圧Ｖｏを比較する第１、第２のコンパレータ（ＣＯＭＰ１、ＣＯＭＰ２）１０３，１０４があり、コンパレータ１０３，１０４の出力を、ドライバ回路１０５の第１、第２の入力にそれぞれ接続し、ドライバ回路１０５の出力を充放電制御回路１０６の入力に接続して充放電制御回路１０６の出力、すなわち、発振回路の出力端子Ｖｏに接続したコンデンサＣｏの充放電の制御をして三角波出力をする発振回路があって、発振回路の出力Ｖｏと電源１０９からの第１の任意電圧Ｖ１を入力とする第１のバイアス制御回路１０７があり、その出力を第１のコンパレータ（ＣＯＭＰ１）１０３のバイアス制御のために設けたバイアス制御電圧入力と接続し、発振回路の出力Ｖｏと電源１１０からの第２の任意電圧Ｖ２を入力とする第２のバイアス制御回路１０８があり、その出力を第２のコンパレータ（ＣＯＭＰ２）１０４のバイアス制御のために設けたバイアス制御電圧入力と接続した発振回路である。
【００１０】
この発振回路の動作をつぎに説明する。コンパレータ１０３，１０４とドライバ回路１０５、充放電制御回路１０６の部分については、コンデンサＣｏの放電時では、発振回路の出力Ｖｏと基準電圧Ｖｒｅｆ１をコンパレータ１０３で比較し、出力Ｖｏが基準電圧Ｖｒｅｆ１より低くなるとコンパレータ１０３はＬｏｗレベルからＨｉｇｈレベルに反転する。そうするとドライバ回路１０５の出力も反転して充放電制御回路１０６に充電信号を与え、充放電制御回路１０６はコンデンサＣｏを一定電流で充電させるように働く。コンデンサＣｏが充電され始め、出力Ｖｏが基準電圧Ｖｒｅｆ１より高くなるとコンパレータ１０３の出力はＨｉｇｈレベルからＬｏｗレベルに戻る。
【００１１】
コンデンサＣｏの充電時では、発振回路の出力Ｖｏと基準電圧Ｖｒｅｆ２をコンパレータ１０４で比較し、出力Ｖｏが基準電圧Ｖｒｅｆ２より高くなるとコンパレータ１０４はＬｏｗレベルからＨｉｇｈレベルに反転する。そうするとドライバ回路１０５の出力も反転して充放電制御回路１０６に放電信号を与え、充放電制御回路１０６はコンデンサＣｏを一定電流で放電させるように働く。コンデンサＣｏが放電され始め、出力Ｖｏが基準電圧Ｖｒｅｆ２より低くなるとコンパレータ１０４の出力はＨｉｇｈレベルからＬｏｗレベルに戻る。
【００１２】
コンデンサＣｏの充放電を繰り返すことにより、三角波が発振回路の出力Ｖｏから出力する。バイアス制御回路１０７，１０８の部分であるが、任意電圧Ｖ１は基準電圧Ｖｒｅｆ１より高く、任意電圧Ｖ２は基準電圧Ｖｒｅｆ２より低く、また、任意電圧Ｖ１は任意電圧Ｖ２より低く設定した場合、発振回路の出力Ｖｏが任意電圧Ｖ１より低いと第１のバイアス制御回路１０７が動作して、その出力が変化してコンパレータ１０３のバイアス制御入力の印加バイアス電圧が変化してコンパレータ１０３のバイアス電流が増加し、一方のコンパレータ１０４にはバイアス入力への印加バイアス電圧によって最小限のバイアス電流が流れる。そして、出力電圧Ｖｏが基準電圧Ｖｒｅｆ１になってコンパレータ１０３が反転動作するとき所望の遅延時間となるような最適なバイアス電流がタイミングよく流れる。
【００１３】
発振回路の出力Ｖｏが任意電圧Ｖ２より高いと第２のバイアス制御回路１０８が動作して、その出力が変化してコンパレータ１０４のバイアス制御入力の印加バイアス電圧が変化してコンパレータ１０４のバイアス電流が増加し、一方のコンパレータ１０３にはバイアス入力への印加バイアス電圧によって最小限のバイアス電流が流れる。そして、出力電圧Ｖｏが基準電圧Ｖｒｅｆ２になってコンパレータ１０４が反転動作するとき所望の遅延時間となるような最適なバイアス電流がタイミングよく流れる。
【００１４】
このように特許文献２に記載した発振回路は、コンパレータ１０３あるいはコンパレータ１０４の、いずれか反転動作するほうのバイアス電流を増加させ、反転動作しないほうのバイアス電流を少なくすることによって、発振回路の動作時の消費電流を減らすことができる。
【００１５】
【特許文献１】
特開平０６−１９６９７６号公報（第２頁〜第４頁、図１、図３、図５）
【特許文献２】
特開２００２−２１７６８７号公報（第６頁〜第１２頁、図１）
【００１６】
【発明が解決しようとする課題】
ところが、特許文献１のような従来の三角波発振回路では、コンパレータが２個必要となり、動作時の消費電流が大きく、低消費電力化するには回路的な工夫が必要になる。また、２個のコンパレータとＲＳフリップフロップ、コンデンサの充放電回路を要するために、回路の構成が大きくなりやすい。
【００１７】
他方、上述した特許文献２の発振回路においては、ドライバ回路の具体的な実施の形態として、ＲＳフリップフロップのようなロジック回路が必要になり、また、低消費電流化するためのバイアス制御回路には、差動回路を用いているために、その回路規模が大きくなるという課題が生じる。さらに、特許文献２のように低消費電力化のための回路的工夫をしたとしても、回路構成はさらに大きくなるという問題があった。
【００１８】
この発明の目的は、より回路構成が簡単で消費電流が少ない低消費電力化した発振回路を提供することにある。
【００１９】
【課題を解決するための手段】
上記目的を達成するために、コンデンサを充放電することにより三角波と矩形波を同時に出力可能な発振回路が提供される。この発振回路は、前記コンデンサを充放電する充放電回路と、前記コンデンサの充電電圧を検出する第１のコンパレータと、前記コンデンサの放電電圧を検出する第２のコンパレータと、前記第１のコンパレータの出力と前記第２のコンパレータの出力とをそれぞれ入力するとともに前記充放電回路と接続して、前記コンデンサの充放電を制御するバイアス電流制御回路とから構成される。
【００２０】
この発振回路では、前記バイアス電流制御回路は、前記第１、及び第２のコンパレータのバイアス電流をカットし、それらを交互に無効化することにより、前記コンデンサの充放電期間を制御するようにしたので、低消費電力化が可能である。
【００２１】
【発明の実施の形態】
以下、この発明の実施の形態について、図面を参照して説明する。
（第１の実施の形態）
図１は、この発明の発振回路の基本的な構成を示すブロック図である。ここに示すように、電流を充放電するコンデンサＣｏは、その電流を制御する充放電回路１と、コンデンサＣｏの充電電圧を第１の基準電圧Ｖｒｅｆ１でもって検出する第１のコンパレータ（ＣＯＭＰ１）２と、コンデンサＣｏの放電電圧を第２の基準電圧Ｖｒｅｆ２でもって検出する第２のコンパレータ（ＣＯＭＰ２）３と、第１のコンパレータ２の出力と第２のコンパレータ３の出力をそれぞれ入力としているバイアス電流制御回路４とを具備する。バイアス電流制御回路４は、充放電回路１と接続され、コンデンサＣｏの充放電を制御する。また、バイアス電流制御回路４は、第１のコンパレータ２と接続されそのバイアス電流の制御を行うとともに、第２のコンパレータ３と接続されそのバイアス電流の制御を行うように構成している。ここで、第１の基準電圧Ｖｒｅｆ１は、入力端子５から第１のコンパレータ２の反転入力端に供給され、第２の基準電圧Ｖｒｅｆ２は、入力端子６から第２のコンパレータ３の反転入力端に供給されている。また、出力端子７の出力電圧Ｖｐｕｌｓｅは矩形波であり、出力端子８の出力電圧Ｖｔｒｉは三角波である。
【００２２】
つぎに、図１に示す発振回路の作用について説明する。
ここでは、入力端子５に供給される第１の基準電圧Ｖｒｅｆ１を、入力端子６に供給される第２の基準電圧Ｖｒｅｆ２より高く設定し、第１のコンパレータ（ＣＯＭＰ１）２を充電電圧の検出のために利用し、第２のコンパレータ（ＣＯＭＰ２）３を放電電圧の検出のために利用することとする。
【００２３】
コンデンサＣｏの充電時での第１、第２のコンパレータ２，３の動作については、出力端子８への充放電回路１の出力電圧Ｖｔｒｉが第１の基準電圧Ｖｒｅｆ１より低いので、出力端子７に生じる第１のコンパレータ２の出力電圧ＶｐｕｌｓｅはＬｏｗ状態（接地電位）となる。その後、コンデンサＣｏが充放電回路１により充電されて、充放電回路１の出力電圧Ｖｔｒｉが第１の基準電圧Ｖｒｅｆ１を超えると、第１のコンパレータ２の出力電圧ＶｐｕｌｓｅはＨｉｇｈ状態（電源電位）に変化する。
【００２４】
コンデンサＣｏの放電時での第１、第２のコンパレータ２，３の動作については、充放電回路１の出力電圧Ｖｔｒｉは第２の基準電圧Ｖｒｅｆ２より高いので、第２のコンパレータ３の出力電圧ＶｐｕｌｓｅはＨｉｇｈ状態（電源電位）となるが、コンデンサＣｏが充放電回路１により放電され、充放電回路１の出力電圧Ｖｔｒｉが第２の基準電圧Ｖｒｅｆ２より下がると、第２のコンパレータ３の出力電圧ＶｐｕｌｓｅはＬｏｗ状態（接地電位）に変化する。
【００２５】
コンデンサＣｏの充電期間では、第１、第２のコンパレータ２，３の出力電圧ＶｐｕｌｓｅがＬｏｗ状態（接地電位）であり、この電圧を受けてバイアス電流制御回路４によって第１のコンパレータ２に対してバイアス電流を供給して、一方の第２のコンパレータ３に対してバイアス電流供給を停止して、第１のコンパレータ２のみ動作させる。また、バイアス電流制御回路４により充放電回路１を充電制御状態にして、コンデンサＣｏに充電電流を供給する。
【００２６】
コンデンサＣｏの放電期間では、第１、第２のコンパレータ２，３の出力電圧ＶｐｕｌｓｅがＨｉｇｈ状態（電源電位）であり、この電圧を受けてバイアス電流制御回路４によって第２のコンパレータ３に対してバイアス電流を供給して、一方の第１のコンパレータ２に対してのバイアス電流供給を停止して、第２のコンパレータ３のみ動作させる。また、バイアス電流制御回路４により充放電回路１を放電制御状態にして、コンデンサＣｏより電流を引き抜く。
【００２７】
以上の動作により、充放電回路１の充放電電流を定電流とした場合、充放電回路１から出力端子８に出力される出力電圧Ｖｔｒｉは、三角波となる。また、第１、第２のコンパレータ２，３から出力端子７に出力される出力電圧Ｖｐｕｌｓｅは、矩形波となる。したがって、三角波と矩形波を同時に出力可能にした発振回路となる。
【００２８】
図２は、実施の形態１に係る発振回路の具体的構成を示す回路図である。
出力段としての充放電回路１は、定電流源Ｉ３，Ｉ４と、ＰＭＯＳトランジスタＭ１１，Ｍ１３，Ｍ１５と、ＮＭＯＳトランジスタＭ１２，Ｍ１４，Ｍ１６とから構成され、充放電のコンデンサＣｏが充放電回路１の出力端子とグランド間に接続される。ＰＭＯＳトランジスタＭ１１とＮＭＯＳトランジスタＭ１２のドレインどうしを接続し、その接続点の出力電圧Ｖｔｒｉを出力端子８に出力している。充電側において、ＰＭＯＳトランジスタＭ１１とＰＭＯＳトランジスタＭ１３でカレントミラーを構成し、ダイオード接続しているＰＭＯＳトランジスタＭ１３のドレインに、スイッチであるＰＭＯＳトランジスタＭ１５のドレインと充電用の定電流源Ｉ３とを接続している。また、放電側において、ＮＭＯＳトランジスタＭ１２とＮＭＯＳトランジスタＭ１４でカレントミラーを構成し、さらに、ダイオード接続しているＮＭＯＳトランジスタＭ１４のドレインに、それぞれスイッチであるＮＭＯＳトランジスタＭ１６のドレインと放電用の定電流源Ｉ４とを接続した構成となっている。
【００２９】
第１のコンパレータ（ＣＯＭＰ１）２は、ＮＭＯＳトランジスタＭ２１を定電流源とするとともに、差動入力端子をＮＭＯＳトランジスタＭ２２とＮＭＯＳトランジスタＭ２３の各ゲートとし、それぞれダイオード接続したＰＭＯＳトランジスタＭ２４とＰＭＯＳトランジスタＭ２５を差動入力負荷とする差動段と、ＰＭＯＳトランジスタＭ２４とカレントミラーになっているＰＭＯＳトランジスタＭ２６と、ＰＭＯＳトランジスタＭ２５とカレントミラーになっているＰＭＯＳトランジスタＭ２７と、カレントミラーであるＮＭＯＳトランジスタＭ２８とＮＭＯＳトランジスタＭ２９とを接続した出力段とによって構成されている。また、ＰＭＯＳトランジスタＭ２７とＮＭＯＳトランジスタＭ２９のドレインどうしの接続点を出力端子７とする。さらに、ＮＭＯＳトランジスタＭ２２のゲートは、この第１のコンパレータ２の反転入力端子として、第１の基準電圧Ｖｒｅｆ１が供給される入力端子５に接続され、ＮＭＯＳトランジスタＭ２３のゲートは、この第１のコンパレータ２の非反転入力端子として、充放電回路１の出力電圧Ｖｔｒｉが供給される出力端子８に接続されている。
【００３０】
第２のコンパレータ（ＣＯＭＰ２）３は、ＰＭＯＳトランジスタＭ３１を定電流源とするとともに、差動入力端子をＰＭＯＳトランジスタＭ３２とＰＭＯＳトランジスタＭ３３の各ゲートとし、差動入力負荷をそれぞれダイオード接続したＮＭＯＳトランジスタＭ３４とＮＭＯＳトランジスタＭ３５とする差動段と、ＮＭＯＳトランジスタＭ３４とカレントミラーになっているＮＭＯＳトランジスタＭ３６と、ＮＭＯＳトランジスタＭ３５とカレントミラーになっているＮＭＯＳトランジスタＭ３７と、カレントミラーであるＰＭＯＳトランジスタＭ３８とＰＭＯＳトランジスタＭ３９とを接続した出力段とによって構成されている。また、ＮＭＯＳトランジスタＭ３７とＰＭＯＳトランジスタＭ３９のドレインどうしの接続点は、出力端子７に接続されている。さらに、ＰＭＯＳトランジスタＭ３２のゲートは、この第２のコンパレータ３の反転入力端子として、第２の基準電圧Ｖｒｅｆ２が供給される入力端子６に接続され、ＰＭＯＳトランジスタＭ３３のゲートは、この第２のコンパレータ３の非反転入力端子として、充放電回路１の出力電圧Ｖｔｒｉが供給される出力端子８に接続されている。
【００３１】
バイアス電流制御回路４は、第１、第２のコンパレータ（ＣＯＭＰ１，ＣＯＭＰ２）２，３の出力端子どうしを接続して、第１のインバータＩＮＶ１の入力側に接続し、第１のインバータＩＮＶ１の出力端子を第２のインバータＩＮＶ２の入力側に接続して、第２のインバータＩＮＶ２の出力端子はスイッチであるＮＭＯＳトランジスタＭ４３のゲートと、同じくスイッチであるＰＭＯＳトランジスタＭ４４のゲートに接続する。また、ＮＭＯＳトランジスタＭ４３のドレインは第１の定電流源Ｉ１に接続するとともに、ダイオード接続となっているＮＭＯＳトランジスタＭ４１のドレインと接続し、ＰＭＯＳトランジスタＭ４４のドレインは第２の定電流源Ｉ２に接続するとともに、ダイオード接続となっているＰＭＯＳトランジスタＭ４２のドレインと接続している。
【００３２】
ここで、第１のインバータＩＮＶ１の出力端子は、バイアス電流制御回路４の出力として充放電回路１の入力であるＰＭＯＳトランジスタＭ１５のゲートとＮＭＯＳトランジスタＭ１６のゲートにそれぞれ接続する。また、ＮＭＯＳトランジスタＭ４１のドレインは、第１のコンパレータ２での差動段の定電流源を構成するＮＭＯＳトランジスタＭ２１のゲートと接続されている。また、ＰＭＯＳトランジスタＭ４２のドレインは、第２のコンパレータ３での差動段の定電流源を構成するＰＭＯＳトランジスタＭ３１のゲートと接続されている。そして、ＮＭＯＳトランジスタＭ２１とＮＭＯＳトランジスタＭ４１、ＰＭＯＳトランジスタＭ３１とＰＭＯＳトランジスタＭ４２は、それぞれカレントミラーを構成する。
【００３３】
なお、第１の電源電位は正電源ＶＤＤから供給されており、第２の電源電位はグランド（接地電位）としている。また、図１の場合と同様に、第１の基準電圧Ｖｒｅｆ１は第２の基準電圧Ｖｒｅｆ２より高く設定する。
【００３４】
上述した構成の発振回路の動作について、つぎに説明する。
コンデンサＣｏの充電期間においては、充放電回路１の出力電圧Ｖｔｒｉは、第１の基準電圧Ｖｒｅｆ１より低いので、第１のコンパレータ（ＣＯＭＰ１）２の出力電圧ＶｐｕｌｓｅはＬｏｗ状態（接地電位）となる。この状態において、バイアス電流制御回路４では、ＮＭＯＳトランジスタＭ４３はオフ、ＰＭＯＳトランジスタＭ４４はオンとなって、第１のコンパレータ２のＮＭＯＳトランジスタＭ２１にバイアス電流を供給し、第２のコンパレータ３のＰＭＯＳトランジスタＭ３１へのバイアス電流供給を停止する。
【００３５】
ここで、第２のコンパレータ３のＮＭＯＳトランジスタＭ３４とＮＭＯＳトランジスタＭ３５では、それらのゲートとドレインに繋がっている全容量成分（ゲート容量、ドレインの接合容量、配線による浮遊容量など）が図２で破線により示す容量成分Ｃ１、Ｃ２として不可避となる。そのため、ＰＭＯＳトランジスタＭ３１がオフされると、ＮＭＯＳトランジスタＭ３４とＮＭＯＳトランジスタＭ３５のオンオフは、これらの容量成分Ｃ１、Ｃ２に蓄積されている電荷で決まる電圧（＝電荷／容量値）で制御される。そして、この電圧がＮＭＯＳトランジスタＭ３４とＮＭＯＳトランジスタＭ３５の閾値電圧以上であれば、それらはオンして蓄積されている電荷を放電する。また、電荷の放電にともなって、容量成分Ｃ１、Ｃ２の電圧が閾値電圧まで低下すると、それらはオフ状態となる。したがって、第２のコンパレータ３では、バイアス電流供給が停止すれば、ＰＭＯＳトランジスタＭ３１がオフして、ＮＭＯＳトランジスタＭ３４とＮＭＯＳトランジスタＭ３５のドレイン側がオープンになり、ＮＭＯＳトランジスタＭ３４とＮＭＯＳトランジスタＭ３５は、その直前までオン状態になっていても、ほとんど瞬間的にオフする。そして、ＮＭＯＳトランジスタＭ３４とＮＭＯＳトランジスタＭ３５がオフすれば、ＮＭＯＳトランジスタＭ３６とＮＭＯＳトランジスタＭ３７もオフする。ＮＭＯＳトランジスタＭ３６がオフすると、上述のＮＭＯＳトランジスタＭ３４，Ｍ３６と同様のメカニズムでＰＭＯＳトランジスタＭ３８及びＭ３９がオフし、ＮＭＯＳトランジスタＭ３７とＰＭＯＳトランジスタＭ３９のドレインどうしの接続点がハイインピーダンスになる。
【００３６】
このように、第１のコンパレータ２が動作して、第２のコンパレータ３の動作が停止するときには、第２のコンパレータ３の出力端子はハイインピーダンスとなっている。また、充放電回路１は、バイアス電流制御回路４の出力がＨｉｇｈ状態、すなわち正電源ＶＤＤレベルとなっているから、ＰＭＯＳトランジスタＭ１５はオフ、ＮＭＯＳトランジスタＭ１６はオンしてＰＭＯＳトランジスタＭ１１より一定電流が流れ、コンデンサＣｏを定電流で充電して、出力端子８の電圧信号Ｖｔｒｉは上昇する。充放電回路１の出力電圧Ｖｔｒｉが第１の基準電圧Ｖｒｅｆ１を超えると、第１のコンパレータ２の出力電圧ＶｐｕｌｓｅはＨｉｇｈ状態、すなわち正電源ＶＤＤレベルとなり、コンデンサＣｏの放電期間に移行する。
【００３７】
コンデンサＣｏの放電期間においては、バイアス電流制御回路４では、ＰＭＯＳトランジスタＭ４４はオフ、ＮＭＯＳトランジスタＭ４３はオンとなって、第２のコンパレータ３のＰＭＯＳトランジスタＭ３１にバイアス電流を供給して第２のコンパレータ３は動作し、第１のコンパレータ２のＰＭＯＳトランジスタＭ２１へのバイアス電流供給を停止して第１のコンパレータ２は停止する。このとき、第１のコンパレータ２の出力端子はハイインピーダンスになり、充放電回路１の出力電圧Ｖｔｒｉが第２の基準電圧Ｖｒｅｆ２より高いので、第２のコンパレータ３の出力電圧がＨｉｇｈ状態となって、出力電圧ＶｐｕｌｓｅがＨｉｇｈ状態、すなわち正電源ＶＤＤレベルを保つ。
【００３８】
また、充放電回路１では、バイアス電流制御回路４の出力はＬｏｗ状態（接地電位）であるから、ＮＭＯＳトランジスタＭ１６はオフ、ＰＭＯＳトランジスタＭ１５はオンして、ＮＭＯＳトランジスタＭ１２より一定の電流が流れ、コンデンサＣｏを定電流放電させて出力電圧Ｖｔｒｉは下降する。充放電回路１の出力電圧Ｖｔｒｉが第２の基準電圧Ｖｒｅｆ２を下回ると、第２のコンパレータ３の出力電圧ＶｐｕｌｓｅはＬｏｗ状態（接地電位）となり、コンデンサＣｏの充電期間に移行する。
【００３９】
上述した発振回路では、このような充電期間と放電期間を繰り返すことにより、充放電回路１の出力端子８から三角波電圧Ｖｔｒｉを出力し、第１、第２のコンパレータ２，３の出力端子７からは、矩形波電圧Ｖｐｕｌｓｅを出力する。
【００４０】
以上に説明したように、実施の形態１の発振回路は、充放電回路１として、ドレインを充放電回路１の出力とする第１のＰＭＯＳトランジスタＭ１１のゲートに、第２のＰＭＯＳトランジスタＭ１３のゲートを接続し、第２のＰＭＯＳトランジスタＭ１３のドレインに第２のＰＭＯＳトランジスタＭ１３のゲートと充電用の定電流源Ｉ３とを接続し、第３のＰＭＯＳトランジスタＭ１５のドレインと第２のＰＭＯＳトランジスタＭ１３のドレインとを接続し、第３のＰＭＯＳトランジスタＭ１５のゲートとバイアス電流制御回路４の出力とを接続し、第１、第２、及び第３のＰＭＯＳトランジスタＭ１１，Ｍ１３，Ｍ１５のソースを第１の電源ＶＤＤと接続して、充電側回路を構成し、ドレインを充放電回路１の出力とする第１のＮＭＯＳトランジスタＭ１２のゲートに、第２のＮＭＯＳトランジスタＭ１４のゲートを接続し、第２のＮＭＯＳトランジスタＭ１４のドレインに第２のＮＭＯＳトランジスタＭ１４のゲートと放電用の定電流源Ｉ４を接続し、第３のＮＭＯＳトランジスタＭ１６のドレインと第２のＮＭＯＳトランジスタＭ１４のドレインとを接続し、第３のＮＭＯＳトランジスタＭ１６のゲートとバイアス電流制御回路４の出力とを接続し、第１、第２、及び第３のＮＭＯＳトランジスタＭ１２，Ｍ１４，Ｍ１６のソースを第２の電源ＧＮＤと接続して、放電側回路を構成したものであって、コンデンサＣｏの充電期間と放電期間で第１のコンパレータ２と第２のコンパレータ３のどちらかのみで基準電圧と比較している動作に着目して、充電期間では第１のコンパレータ２にのみバイアス電流を供給してコンパレータ動作させるとともに、第２のコンパレータ３のバイアス電流をカットしてその動作を停止している。また、放電期間では第２のコンパレータ３にのみバイアス電流を供給してコンパレータ動作させるとともに、第１のコンパレータ２のバイアス電流をカットしてその動作を停止している。
【００４１】
したがって、どちらか一方のコンパレータ２、又は３のみを動作させることにより、従来技術で示した発振回路と比べて、半分程度の消費電流により発振動作を行わせることができ、低消費電力化が可能となる。
【００４２】
特に、バイアス電流制御回路４は、第１のインバータＩＮＶ１の入力に第１のコンパレータ２の出力と第２のコンパレータ３の出力を接続し、第１のインバータＩＮＶ１の出力をバイアス電流制御回路４の出力とし、第２のインバータＩＮＶ２の入力に第１のインバータＩＮＶ１の出力を接続し、第２のインバータＩＮＶ２の出力に第４のＮＭＯＳトランジスタＭ４３のゲートと第４のＰＭＯＳトランジスタＭ４４のゲートとを接続し、第４のＮＭＯＳトランジスタＭ４３のドレインに第５のＮＭＯＳトランジスタＭ４１のドレインとゲートを接続し、第５のＮＭＯＳトランジスタＭ４１のドレインに第１の定電流源Ｉ１を接続し、第５のＮＭＯＳトランジスタＭ４１のドレインを第１のコンパレータ２と接続して第１のコンパレータ２のバイアス電流を制御するとともに、第４のＰＭＯＳトランジスタＭ４４のドレインに第５のＰＭＯＳトランジスタＭ４２のドレインとゲートを接続し、第５のＰＭＯＳトランジスタＭ４２のドレインに第２の定電流源Ｉ２を接続し、第５のＰＭＯＳトランジスタＭ４２のドレインを第２のコンパレータ３と接続して第２のコンパレータ３のバイアス電流を制御するように構成したものであって、２個のインバータＩＮＶ１，ＩＮＶ２とＭＯＳトランジスタＭ４１〜Ｍ４４による２個のスイッチだけでバイアス電流制御回路４が構成されているから、特許文献２の発振回路と比べると回路構成を一層簡素化できる。また、バイアス電流制御回路４と第１、第２のコンパレータ２，３とにより充放電の制御信号を生成しているので、従来の発振回路のようなＲＳフリップフロップが必要なくなるなど、さらに簡素な回路構成となる。
【００４３】
なお、電源投入直後に第１の電源ＶＤＤ、又は第２の電源ＧＮＤにトラブルがあって、出力端子８における出力電圧Ｖｔｒｉが第１の基準電圧Ｖｒｅｆ１より高い場合でも、充放電回路１では放電動作が始まり、反対に出力電圧Ｖｔｒｉが第２の基準電圧Ｖｒｅｆ２より低い場合には、充電動作が始まる。
【００４４】
（第２の実施の形態）
図３は、実施の形態２に係る発振回路の具体的構成を示す回路図である。
第１、第２のコンパレータ（ＣＯＭＰ１、ＣＯＭＰ２）２，３の構成は、図２の発振回路の場合と同様である。また、充放電回路１の構成は、出力段としてＰＭＯＳトランジスタＭ１１とＮＭＯＳトランジスタＭ１２のドレインどうしを接続し、その接続点の出力電圧Ｖｔｒｉを出力端子８に出力している。充電側において、ＰＭＯＳトランジスタＭ１１とＰＭＯＳトランジスタＭ１３でカレントミラーを構成し、ダイオード接続しているＰＭＯＳトランジスタＭ１３のドレインには、図２の充電用の定電流源Ｉ３に代えて、ＮＭＯＳトランジスタＭ１７のドレインを接続している。また、放電側において、ＮＭＯＳトランジスタＭ１２とＮＭＯＳトランジスタＭ１４でカレントミラーを構成し、ダイオード接続しているＮＭＯＳトランジスタＭ１４のドレインには、図２の放電用の定電流源Ｉ４に代えて、ＰＭＯＳトランジスタＭ１８のドレインを接続した構成としている。
【００４５】
バイアス電流制御回路４は、第１、第２のコンパレータ（ＣＯＭＰ１，ＣＯＭＰ２）２，３の出力端子どうしを接続して、バッファＢＵＦの入力側に接続し、バッファＢＵＦの出力端子はスイッチであるＮＭＯＳトランジスタＭ４３のゲートと、同じくスイッチであるＰＭＯＳトランジスタＭ４４のゲートに接続する。また、ＮＭＯＳトランジスタＭ４３のドレインは第１の定電流源Ｉ１に接続するとともに、ダイオード接続となっているＮＭＯＳトランジスタＭ４１のドレインと接続し、ＰＭＯＳトランジスタＭ４４のドレインは第２の定電流源Ｉ２に接続するとともに、ダイオード接続となっているＰＭＯＳトランジスタＭ４２のドレインと接続している。ＮＭＯＳトランジスタＭ４１のドレインは、図２の回路と同様に、第１のコンパレータ２での差動段の定電流源を構成するＮＭＯＳトランジスタＭ２１のゲートと接続されている。また、ＰＭＯＳトランジスタＭ４２のドレインは、第２のコンパレータ３での差動段の定電流源を構成するＰＭＯＳトランジスタＭ３１のゲートと接続されている。また、ＮＭＯＳトランジスタＭ４１とＰＭＯＳトランジスタＭ４２は、いずれのゲートともにバイアス電流制御回路４の出力端子として、充放電回路１の入力端子を構成するＮＭＯＳトランジスタＭ１７のゲートと、ＰＭＯＳトランジスタＭ１８のゲートにそれぞれ接続されている。そして、ＮＭＯＳトランジスタＭ４１は、ＮＭＯＳトランジスタＭ２１、及びＮＭＯＳトランジスタＭ１７とそれぞれカレントミラーを構成し、ＰＭＯＳトランジスタＭ４２もＰＭＯＳトランジスタＭ３１、及びＰＭＯＳトランジスタＭ１８とそれぞれカレントミラーを構成する。
【００４６】
なお、第１の電源として正電源ＶＤＤを用いており、第２の電源はグランド（ＧＮＤ）としている。
上述した構成の発振回路の動作について、つぎに説明する。
【００４７】
コンデンサＣｏの充電期間においては、第１のコンパレータ（ＣＯＭＰ１）２の出力電圧ＶｐｕｌｓｅがＬｏｗ状態（接地電位）であり、これによりバイアス電流制御回路４のＮＭＯＳトランジスタＭ４３はオフ、ＰＭＯＳトランジスタＭ４４はオンする。したがって、バイアス電流制御回路４から第１のコンパレータ２のＮＭＯＳトランジスタＭ２１にバイアス電流を流すと同時に、充放電回路１のＮＭＯＳトランジスタＭ１７に一定電流を流すことにより、ＰＭＯＳトランジスタＭ１１からの定電流でコンデンサＣｏを充電する。
【００４８】
コンデンサＣｏの放電期間においては、第２のコンパレータ（ＣＯＭＰ２）３の出力電圧ＶｐｕｌｓｅがＨｉｇｈ状態（電源電位）であり、これによりバイアス電流制御回路４のＰＭＯＳトランジスタＭ４４はオフ、ＮＭＯＳトランジスタＭ４３はオンする。したがって、バイアス電流制御回路４から第２のコンパレータ３のＰＭＯＳトランジスタＭ３１にバイアス電流を流すと同時に、充放電回路１のＰＭＯＳトランジスタＭ１８に一定電流を流すことにより、ＮＭＯＳトランジスタＭ１２で定電流を引き抜いてコンデンサＣｏを放電する。
【００４９】
このような充電期間と放電期間を繰り返すことにより、上述した発振回路では充放電回路１の出力端子８から三角波電圧Ｖｔｒｉが出力し、第１、第２のコンパレータ２，３の出力端子７から矩形波電圧Ｖｐｕｌｓｅが出力する。
【００５０】
以上に説明したように、実施の形態２の発振回路は、充放電回路１として、ドレインを充放電回路１の出力とする第１のＰＭＯＳトランジスタＭ１１のゲートに、第２のＰＭＯＳトランジスタＭ１３のゲートを接続し、第２のＰＭＯＳトランジスタＭ１３のドレインに第２のＰＭＯＳトランジスタＭ１３のゲートと第６のＮＭＯＳトランジスタＭ１７のドレインとを接続し、第６のＮＭＯＳトランジスタＭ１７のゲートと第５のＮＭＯＳトランジスタＭ４１のゲートとを接続し、第６のＮＭＯＳトランジスタＭ１７のソースを第２の電源ＧＮＤに接続して、充電側回路を構成し、ドレインを充放電回路１の出力とする第１のＮＭＯＳトランジスタＭ１２のゲートに、第２のＮＭＯＳトランジスタＭ１４のゲートを接続し、第２のＮＭＯＳトランジスタＭ１４のドレインに第２のＮＭＯＳトランジスタＭ１４のゲートと第６のＰＭＯＳトランジスタＭ１８のドレインとを接続し、第６のＰＭＯＳトランジスタＭ１８のゲートと第５のＰＭＯＳトランジスタＭ４２のゲートとを接続し、第６のＰＭＯＳトランジスタＭ１８のソースを第１の電源ＶＤＤに接続して、放電側回路を構成したものであって、コンデンサＣｏの充電期間と放電期間で第１のコンパレータ２と第２のコンパレータ３のどちらかのみで基準電圧と比較している動作に着目して、充電期間では第１のコンパレータ２にのみバイアス電流を供給してコンパレータ動作させるとともに、第２のコンパレータ３のバイアス電流をカットしてその動作を停止している。また、放電期間では第２のコンパレータ３にのみバイアス電流を供給してコンパレータ動作させるとともに、第１のコンパレータ２のバイアス電流をカットしてその動作を停止している。
【００５１】
このように、どちらか一方のコンパレータ２、又は３のみを動作させることにより、従来技術で示した発振回路と比べて、半分程度の消費電流により発振動作を行わせることができ、低消費電力化が可能となる。
【００５２】
特に、バイアス電流制御回路４は、バッファＢＵＦとＭＯＳトランジスタＭ４１〜Ｍ４４による２個のスイッチだけで構成されているから、特許文献２の発振回路と比べると回路構成を一層簡素化できる。また、このバイアス電流制御回路４と第１、第２のコンパレータ２，３とにより充放電の制御信号を生成しているので、従来の発振回路のようなＲＳフリップフロップが必要なくなるなど、さらに簡素な回路構成となる。
【００５３】
（第３の実施の形態）
図４は、別の発振回路の基本的な構成を示すブロック図である。ここに示すように、電流を充放電するコンデンサＣｏは、その電流を制御する充放電回路１と、コンデンサＣｏの充電電圧を第１の基準電圧Ｖｒｅｆ１でもって検出する第１のコンパレータ（ＣＯＭＰ１）２と、コンデンサＣｏの放電電圧を第２の基準電圧Ｖｒｅｆ２でもって検出する第２のコンパレータ（ＣＯＭＰ２）３と、第１のコンパレータ２の出力と第２のコンパレータ３の出力をそれぞれ入力としているバイアス電流制御回路４とを具備する。第１のコンパレータ２と第２のコンパレータ３は、それぞれ差動段２ａ，３ａと出力段２ｂ，３ｂとから構成されている。
【００５４】
第１のコンパレータ２の差動段２ａからの非反転出力と、第２のコンパレータ３の差動段３ａからの非反転出力は、それぞれ充放電回路１の入力側に接続され、充放電回路１は、これらの差動段２ａ，３ａの非反転出力によりコンデンサＣｏの充放電制御をする。バイアス電流制御回路４は、第１のコンパレータ２と接続されそのバイアス電流の制御を行うとともに、第２のコンパレータ３と接続されそのバイアス電流の制御を行うように構成している。ここで、第１の基準電圧Ｖｒｅｆ１は、入力端子５から第１のコンパレータ２の差動段２ａの反転入力端に供給され、第２の基準電圧Ｖｒｅｆ２は、入力端子６から第２のコンパレータ３の差動段３ａの反転入力端に供給されている。また、出力端子７の出力電圧Ｖｐｕｌｓｅは矩形波であり、出力端子８の出力電圧Ｖｔｒｉは三角波である。
【００５５】
つぎに、図４に示す発振回路の作用について説明する。
ここでは、入力端子５に供給される第１の基準電圧Ｖｒｅｆ１を、入力端子６に供給される第２の基準電圧Ｖｒｅｆ２より高く設定し、第１のコンパレータ（ＣＯＭＰ１）２を充電電圧の検出のために利用し、第２のコンパレータ（ＣＯＭＰ２）３を放電電圧の検出のために利用することとする。また、コンデンサＣｏを充放電する充放電回路１は、第１のコンパレータ２の差動段２ａからの非反転出力と、第２のコンパレータ３の差動段３ａからの非反転出力により制御される。
【００５６】
コンデンサＣｏの充電時での第１、第２のコンパレータ２，３の動作については、出力端子８への充放電回路１の出力電圧Ｖｔｒｉが第１の基準電圧Ｖｒｅｆ１より低いので、出力端子７に生じる第１のコンパレータ２の出力電圧ＶｐｕｌｓｅはＬｏｗ状態（接地電位）となるが、コンデンサＣｏが充放電回路１により充電され、充放電回路１の出力電圧Ｖｔｒｉが第１の基準電圧Ｖｒｅｆ１を超えると、第１のコンパレータ２の出力電圧ＶｐｕｌｓｅはＨｉｇｈ状態（電源電位）に変化する。
【００５７】
コンデンサＣｏの放電時での第１、第２のコンパレータ２，３の動作については、充放電回路１の出力電圧Ｖｔｒｉは第２の基準電圧Ｖｒｅｆ２より高いので、第２のコンパレータ３の出力電圧ＶｐｕｌｓｅはＨｉｇｈ状態（電源電位）となるが、コンデンサＣｏが充放電回路１により放電され、充放電回路１の出力電圧Ｖｔｒｉが第２の基準電圧Ｖｒｅｆ２より下がると、第２のコンパレータ３の出力電圧Ｖｐｕ１ｓｅはＬｏｗ状態（接地電位）に変化する。
【００５８】
コンデンサＣｏの充電期間では、第１、第２のコンパレータ２，３の出力電圧ＶｐｕｌｓｅがＬｏｗ状態（接地電位）であり、この電圧を受けてバイアス電流制御回路４によって第１のコンパレータ２に対してバイアス電流を供給して、一方の第２のコンパレータ３に対してバイアス電流供給を停止して、第１のコンパレータ２のみ動作させる。そして、第１のコンパレータ２の差動段２ａからの非反転出力により充放電回路１に対する制御信号が出力され、充放電回路１を充電制御状態にして、コンデンサＣｏに充電電流を供給する。
【００５９】
コンデンサＣｏの放電期間では、第１、第２のコンパレータ２，３の出力電圧ＶｐｕｌｓｅがＨｉｇｈ状態（電源電位）であり、この電圧を受けてバイアス電流制御回路４によって第２のコンパレータ３に対してバイアス電流を供給して、一方の第１のコンパレータ２に対してのバイアス電流供給を停止して、第２のコンパレータ３のみ動作させる。そして、第２のコンパレータ３の差動段３ａからの非反転出力により充放電回路１に対する制御信号が出力され、充放電回路１は放電制御状態にして、コンデンサＣｏより電流を引き抜く。なお、充放電回路１の充放電電流を定電流とした場合、充放電回路１の出力電圧Ｖｔｒｉは三角波となる。
【００６０】
以上の動作により、第１、第２のコンパレータ２，３の出力電圧Ｖｐｕｌｓｅは矩形波となり、よって三角波と矩形波を同時に出力可能にした発振回路となる。
【００６１】
図５は、実施の形態３に係る発振回路の具体的構成を示す回路図である。
充放電回路１は、ドレインどうしを接続したＰＭＯＳトランジスタＭ１１とＮＭＯＳトランジスタＭ１２で構成され、ＰＭＯＳトランジスタＭ１１とＮＭＯＳトランジスタＭ１２の接続点の出力電圧Ｖｔｒｉを出力端子８に出力している。また、充放電のコンデンサＣｏが充放電回路１の出力端子８とグランド間に接続される。
【００６２】
第１のコンパレータ（ＣＯＭＰ１）２の差動段２ａは、ＮＭＯＳトランジスタＭ２１を定電流源とするとともに、差動入力端子をＮＭＯＳトランジスタＭ２２とＮＭＯＳトランジスタＭ２３の各ゲートとし、それぞれダイオード接続したＰＭＯＳトランジスタＭ２４とＰＭＯＳトランジスタＭ２５を差動入力負荷とし、ＰＭＯＳトランジスタＭ２４のドレインをその非反転出力として充放電回路１に供給するものである。また、第１のコンパレータ２の出力段２ｂは、ＰＭＯＳトランジスタＭ２４とカレントミラーになっているＰＭＯＳトランジスタＭ２６と、ＰＭＯＳトランジスタＭ２５とカレントミラーになっているＰＭＯＳトランジスタＭ２７と、カレントミラー接続したＮＭＯＳトランジスタＭ２８とＮＭＯＳトランジスタＭ２９とから構成されている。ＰＭＯＳトランジスタＭ２７とＮＭＯＳトランジスタＭ２９のドレインどうしの接続点は、出力端子７と接続されている。さらに、ＮＭＯＳトランジスタＭ２２のゲートは、反転入力端子として第１の基準電圧Ｖｒｅｆ１が供給される入力端子５に接続され、ＮＭＯＳトランジスタＭ２３のゲートは、この第１のコンパレータ２の非反転入力端子として、充放電回路１の出力電圧Ｖｔｒｉが供給される出力端子８と接続されている。
【００６３】
差動段２ａの非反転出力端子は、ＰＭＯＳトランジスタＭ２４のドレインにより構成され、充放電回路１のＰＭＯＳトランジスタＭ１１のゲートに接続する。ここでは、充放電回路１のＰＭＯＳトランジスタＭ１１と第１のコンパレータ２のＰＭＯＳトランジスタＭ２４とは、カレントミラーの構成となる。
【００６４】
第２のコンパレータ（ＣＯＭＰ２）３の差動段３ａは、ＰＭＯＳトランジスタＭ３１を定電流源とするとともに、差動入力端子をＰＭＯＳトランジスタＭ３２とＰＭＯＳトランジスタＭ３３の各ゲートとし、それぞれダイオード接続したＮＭＯＳトランジスタＭ３４とＮＭＯＳトランジスタＭ３５を差動入力負荷とし、ＮＭＯＳトランジスタＭ３４のドレインをその非反転出力として充放電回路１に供給するものである。また、第２のコンパレータ３の出力段３ｂは、ＮＭＯＳトランジスタＭ３４とカレントミラーになっているＮＭＯＳトランジスタＭ３６と、ＮＭＯＳトランジスタＭ３５とカレントミラーになっているＮＭＯＳトランジスタＭ３７と、カレントミラー接続したＰＭＯＳトランジスタＭ３８とＰＭＯＳトランジスタＭ３９とから構成されている。また、ＮＭＯＳトランジスタＭ３７とＰＭＯＳトランジスタＭ３９のドレインどうしの接続点は、出力端子７に接続されている。さらに、ＰＭＯＳトランジスタＭ３２のゲートは、この差動段３ａの反転入力端子として、第２の基準電圧Ｖｒｅｆ２が供給される入力端子６に接続され、ＰＭＯＳトランジスタＭ３３のゲートは、この差動段３ａの非反転入力端子として、充放電回路１の出力電圧Ｖｔｒｉが供給される出力端子８に接続されている。
【００６５】
差動段３ａの非反転出力端子は、ＰＭＯＳトランジスタＭ３４のドレインにより構成され、充放電回路１のＮＭＯＳトランジスタＭ１２のゲートに接続する。ここでは、充放電回路１のＮＭＯＳトランジスタＭ１２と第２のコンパレータ３のＮＭＯＳトランジスタＭ３４とは、カレントミラーの構成となる。
【００６６】
バイアス電流制御回路４は、第１、第２のコンパレータ（ＣＯＭＰ１，ＣＯＭＰ２）２，３の出力端子どうしを接続して、バッファＢＵＦの入力側に接続し、バッファＢＵＦの出力端子はスイッチであるＮＭＯＳトランジスタＭ４３のゲートと、同じくスイッチであるＰＭＯＳトランジスタＭ４４のゲートに接続する。また、ＮＭＯＳトランジスタＭ４３のドレインは第１の定電流源Ｉ１に接続するとともに、ダイオード接続となっているＮＭＯＳトランジスタＭ４１のドレインと接続し、ＰＭＯＳトランジスタＭ４４のドレインは第２の定電流源Ｉ２に接続するとともに、ダイオード接続となっているＰＭＯＳトランジスタＭ４２のドレインと接続している。ＮＭＯＳトランジスタＭ４１のドレインは、第１のコンパレータ２の差動段２ａにおいて定電流源を構成するＮＭＯＳトランジスタＭ２１のゲートと接続されている。また、ＰＭＯＳトランジスタＭ４２のドレインは、第２のコンパレータ３の差動段３ａにおいて定電流源を構成するＰＭＯＳトランジスタＭ３１のゲートと接続されている。そして、ＮＭＯＳトランジスタＭ４１は、ＮＭＯＳトランジスタＭ２１とカレントミラーを構成し、ＰＭＯＳトランジスタＭ４２もＰＭＯＳトランジスタＭ３１とカレントミラーを構成する。
【００６７】
上述した構成の発振回路の動作について、つぎに説明する。
コンデンサＣｏの充電期間においては、充放電回路１の出力電圧Ｖｔｒｉは、第１の基準電圧Ｖｒｅｆ１より低いので、第１のコンパレータ（ＣＯＭＰ１）２の出力電圧ＶｐｕｌｓｅはＬｏｗ状態（接地電位）となる。この状態において、バイアス電流制御回路４では、ＮＭＯＳトランジスタＭ４３はオフ、ＰＭＯＳトランジスタＭ４４はオンとなって、第１のコンパレータ２のＮＭＯＳトランジスタＭ２１にバイアス電流を供給し、第２のコンパレータ３のＰＭＯＳトランジスタＭ３１へのバイアス電流供給を停止する。
【００６８】
したがって、第１のコンパレータ２は動作し、第２のコンパレータ３の動作は停止する。ここで、第２のコンパレータ３の出力端子はハイインピーダンスとなっている。また、充放電回路１では、第１のコンパレータ２のＮＭＯＳトランジスタＭ２１にバイアス電流が流れて、ＰＭＯＳトランジスタＭ２４にも一定電流が流れるため、ＰＭＯＳトランジスタＭ２４の電流に比例した電流がＰＭＯＳトランジスタＭ１１に流れる。これにより、コンデンサＣｏを定電流で充電して、出力端子８の電圧信号Ｖｔｒｉは上昇する。充放電回路１の出力電圧Ｖｔｒｉが第１の基準電圧Ｖｒｅｆ１を超えると、第１のコンパレータ２の出力電圧ＶｐｕｌｓｅはＨｉｇｈ状態、すなわち正電源ＶＤＤレベルとなり、コンデンサＣｏの放電期間に移行する。
【００６９】
このとき、第１のコンパレータ２では、ＮＭＯＳトランジスタＭ２１のバイアス電流はＮＭＯＳトランジスタＭ２３にも流れて、ＰＭＯＳトランジスタＭ２４に流れる電流は減少して充放電回路１のＰＭＯＳトランジスタＭ１１からの充電電流は減少する。
【００７０】
コンデンサＣｏの放電期間においては、バイアス電流制御回路４では、ＰＭＯＳトランジスタＭ４４はオフ、ＮＭＯＳトランジスタＭ４３はオンとなって、第２のコンパレータ３のＰＭＯＳトランジスタＭ３１にバイアス電流を供給して第２のコンパレータ３は動作し、第１のコンパレータ２のＰＭＯＳトランジスタＭ２１へのバイアス電流をカットして第１のコンパレータ２は停止する。このとき、第１のコンパレータ２の出力端子はハイインピーダンスになり、充放電回路の出力電圧Ｖｔｒｉが第２の基準電圧Ｖｒｅｆ２より高いので、第２のコンパレータ３の出力電圧がＨｉｇｈ状態となって、出力電圧ＶｐｕｌｓｅがＨｉｇｈ状態、すなわち正電源ＶＤＤレベルを保つ。
【００７１】
また、充放電回路１では、第２のコンパレータ３のＰＭＯＳトランジスタＭ３１のバイアス電流がＮＭＯＳトランジスタＭ３４に流れるため、ＮＭＯＳトランジスタＭ３４に比例した電流がＮＭＯＳトランジスタＭ１２に流れ、コンデンサＣｏを定電流放電させて出力電圧Ｖｔｒｉは下降する。充放電回路１の出力電圧Ｖｔｒｉが第２の基準電圧Ｖｒｅｆ２を下回ると、第２のコンパレータ３の出力電圧ＶｐｕｌｓｅはＬｏｗ状態（接地電位）となり、コンデンサＣｏの充電期間に移行する。
【００７２】
このとき、第２のコンパレータ３では、ＰＭＯＳトランジスタＭ３１のバイアス電流はＰＭＯＳトランジスタＭ３３にも流れて、ＮＭＯＳトランジスタＭ３４に流れる電流は減少して充放電回路１のＮＭＯＳトランジスタＭ１２からの放電電流は減少する。
【００７３】
このような充電期間と放電期間を繰り返すことにより、上述した発振回路では充放電回路１の出力端子８から三角波が出力し、第１、第２のコンパレータ２，３の出力端子７から矩形波電圧Ｖｐｕｌｓｅが出力する。
【００７４】
以上に説明したように、実施の形態３の発振回路は、充放電回路１として、ドレインを充放電回路１の出力とする第１のＰＭＯＳトランジスタＭ１１があり、第１のＰＭＯＳトランジスタＭ１１のソースを第１の電源ＶＤＤと接続して、充電側回路を構成し、ドレインを充放電回路１の出力とする第１のＮＭＯＳトランジスタＭ１２があり、第１のＮＭＯＳトランジスタＭ１２のソースを第２の電源ＧＮＤと接続して、放電側回路を構成したものであって、コンデンサＣｏの充電期間と放電期間で第１のコンパレータ２と第２のコンパレータ３のどちらかのみで基準電圧と比較している動作に着目して、充電期間では第１のコンパレータ２にのみバイアス電流を供給してコンパレータ動作させるとともに、第２のコンパレータ３のバイアス電流をカットしてその動作を停止している。また、放電期間では第２のコンパレータ３にのみバイアス電流を供給してコンパレータ動作させるとともに、第１のコンパレータ２のバイアス電流をカットしてその動作を停止している。
【００７５】
したがって、どちらか一方のコンパレータ２、又は３のみを動作させることにより、従来技術で示した発振回路と比べて、半分程度の消費電流により発振動作を行わせることができ、低消費電力化が可能となる。
【００７６】
特に、バイアス電流制御回路４は、バッファＢＵＦとＭＯＳトランジスタＭ４１〜Ｍ４４による２個のスイッチだけで構成されているから、特許文献２の発振回路と比べると回路構成を一層簡素化できる。また、このバイアス電流制御回路４と第１、第２のコンパレータ２，３とにより充放電の制御信号を生成しているので、従来の発振回路のようなＲＳフリップフロップが必要なくなるなど、さらに簡素な回路構成となる。
【００７７】
【発明の効果】
以上に説明したように、この発明の発振回路によれば、低消費電力化と回路の簡素化が実現可能となる。
【図面の簡単な説明】
【図１】この発明の発振回路の基本的な構成を示すブロック図である。
【図２】実施の形態１に係る発振回路の具体的構成を示す回路図である。
【図３】実施の形態２に係る発振回路の具体的構成を示す回路図である。
【図４】別の発振回路の基本的な構成を示すブロック図である。
【図５】実施の形態３に係る発振回路の具体的構成を示す回路図である。
【図６】従来の発振回路の構成を示す回路図である。
【図７】図６の発振回路のフリーラン動作モードにおける等価回路を示す回路図である。
【図８】フリーラン動作モードの等価回路の動作を説明するためのタイミング波形図である。
【図９】別の従来技術である発振回路の基本構成を示す図である。
【符号の説明】
１  充放電回路
２  第１のコンパレータ（ＣＯＭＰ１）
３  第２のコンパレータ（ＣＯＭＰ２）
４  バイアス電流制御回路
５，６  入力端子
７，８  出力端子
ＶＤＤ  第１の電源（正電源電圧）
Ｃｏ  コンデンサ
Ｖｒｅｆ１  第１の基準電圧
Ｖｒｅｆ２  第２の基準電圧
Ｉ１  第１の定電流源
Ｉ２  第２の定電流源
Ｉ３  充電用の定電流源
Ｉ４  放電用の定電流源
Ｖｔｒｉ  充放電回路の出力電圧（三角波出力）
Ｖｐｕｌｓｅ  出力電圧（矩形波出力）
ＩＮＶ１  第１のインバータ
ＩＮＶ２  第２のインバータ
ＢＵＦ  バッファ
Ｍ１１〜Ｍ１７、Ｍ２１〜Ｍ２９、Ｍ３１〜Ｍ３９、Ｍ４１〜Ｍ４４  ＰＭＯＳトランジスタ、又はＮＭＯＳトランジスタ
【図１】
2004349831.tif 000003
【図２】
2004349831.tif 000004
【図３】
2004349831.tif 000005
【図４】
2004349831.tif 000006
【図５】
2004349831.tif 000007
【図６】
2004349831.tif 000008
【図７】
2004349831.tif 000009
【図８】
2004349831.tif 000010
【図９】
2004349831.tif 000011