(57)【要約】【課題】ホトリソグラフィー処理などの後工程に重大な影響を与える素子領域と素子分離層との段差の発生がなく、微細パターンでも容易に素子分離できる半導体装置の製造方法を提供すること。【解決手段】シリコン基板１０２上のＳＯＩ膜１０６（シリコン層）の素子分離層の形成予定領域に酸素イオンを不純物注入して、選択的に酸化スピードを促進させて、素子分離層を形成する。【選択図】  図１
2004152962.tif 000002
【特許請求の範囲】
【請求項１】
絶縁膜上に分離形成されたシリコン層を有する半導体装置の製造方法において、
素子分離層の形成予定領域に位置する前記シリコン層全体に酸素イオンを注入する工程と、
前記酸素イオンが注入された前記シリコン層を酸化処理し、素子分離層を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記シリコン層の膜厚を７０ｎｍ以下としたことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記半導体装置を完全空乏型ＳＯＩデイバイスとしたことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記素子分離層をフィールド酸化膜としたことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項５】
前記酸素イオン注入工程は前記シリコン層の上面から下面まで酸素イオン濃度分布を有するように行なわれることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項６】
前記酸素イオン注入工程は前記シリコン層の上面から下面の略中心から下部に酸素イオンの濃度ピークがくるように行なわれることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項７】
前記酸素イオン注入工程は、前記シリコン層上に酸化膜を形成し、この酸化膜を介して行なわれることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項８】
絶縁膜上に分離形成されたシリコン層を有する半導体装置の製造方法において、
前記シリコン層上に酸化膜及び耐酸化性膜を順次形成する工程と、
素子分離層の形成予定領域に位置する前記耐酸化性膜を選択的に除去する工程と、
残存する前記耐酸化性膜をマスクとして、前記酸化膜を介して前記シリコン層全体に酸素イオンを注入する工程と、
前記酸素イオンが注入された前記シリコン層を酸化処理し、素子分離層を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項９】
前記シリコン層の膜厚を７０ｎｍ以下としたことを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記半導体装置を完全空乏型ＳＯＩデイバイスとしたことを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１１】
前記素子分離層をフィールド酸化膜としたことを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１２】
前記酸素イオン注入工程は前記シリコン層の上面から下面まで酸素イオン濃度分布を有するように行なわれることを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１３】
前記酸素イオン注入工程は前記シリコン層の上面から下面の略中心から下部に酸素イオンの濃度ピークがくるように行なわれることを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１４】
前記酸素イオン注入工程は、前記シリコン層上に酸化膜を形成し、この酸化膜を介して行なわれることを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１５】
前記耐酸化膜を、窒化膜、レジスト、又はこれらの積層体とすることを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１６】
前記残存する耐酸化膜の側壁に第２の耐酸化膜が設けられることを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１７】
前記第２の耐酸化膜を、酸化膜又は窒化膜とすることを特徴とする請求項８に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、素子間分離工程を含む半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体装置における素子間の分離方法としては、従来からもっとも一般的に使用されてきたものとしては、Ｌｏｃｏｓ方法（ローカル・オキシデイション・オブ・シリコン）や、例えばＦ−Ｌｏｃｏｓ（フレームド−ローカル・オキシデイション・オブ・シリコン）などの変形方法がある。また、この変形方法の一つとして、シリコン基板内に酸素イオン注入法を用いて埋め込み酸化膜（パッド酸化膜）を形成し、この酸化膜より上部のシリコン基板の結晶性が維持されるのを利用して、この結晶性が維持された膜（単結晶シリコン膜）を選択的にフィールド酸化して素子分離層を形成する方法が提案されている（特許文献１参照）。この提案によれば、多結晶シリコンとは異なり、単結晶シリコンをフィールド酸化するので、スムーズな遷移領域（バーズビーク部）を持つフィールド酸化膜（素子分離層）を形成できることが示されている。
【０００３】
ところで、良好な素子分離を行なうことを目的として、特開平０６−３１０５３４号公報には、シリコン基板上に素子分離領域を形成した後、ソース・ドレイン領域とは半導電型の素子領域となる基板の濃度を決定する不純物を注入する提案がなされている。この提案では、素子分離領域形成後、例えばＰ型であればＢＦ２＋やＢ＋等の不純物を素子領域に注入することで、素子分離領域形成時の酸化処理による素子領域における不純物濃度変化を無くし、特に素子領域と素子分離領域側壁部の界面近傍の不純物濃度を安定して制御することが示されている。
【０００４】
【特許文献１】
特開平７−２２５０４号公報
【０００５】
【発明が解決しようとする課題】
また、パターンの微細化が進んできた最近においては、ＳＴＩ（シャロー・トレンチ・アイソレーション）方法が使われ始めている。しかし、パターンが微細化してくると、素子分離層も当然微細になり、例えば０．１５μｍ幅程度になると、従来のＬｏｃｏｓ方法やその改良法では酸化がうまくできないなどの問題がでてきている。また、微細パターン対応のＳＴＩなどの方法があるが、ＳＯＩ（シリコン・オン・インシュレータ）などでは薄いＳＯＩ膜に対してのプロセス上のストレスの影響があり、素子特性が劣化するという現象が出てきており大きな問題となっている。特に、ＳＯＩ膜の薄い（例えばＳＯＩ膜厚さが４０ｎｍ以下のものでは）ＦＤ−ＳＯＩ（完全空乏−ＳＯＩ）ではＳＴＩは使えないことが明らかになりつつある。
【０００６】
それに、対応する方法として、ＭＥＳＡ分離などが検討されている。これは薄いＳＯＩ膜を上手く使い、素子分離したいＳＯＩ膜部分をエッチング除去して、そのまま分離しようとするものである。ここで、図５は、ＭＥＳＡ分離を説明するための概略断面図であり、図５（Ａ）はＳＯＩ基板上にパターン化されたレジストを形成した状態を示す概略断面図であり、図５（Ｂ）はＳＯＩ膜をエッジングしレジストを除去した状態を示す概略断面図である。
【０００７】
図５に示すように、Ｂｏｘ酸化膜２０４及びＳＯＩ膜２０６が順次設けられたシリコン基板２０２（ＳＯＩ基板２００）上に、ホトリソググラフィ処理により素子分離層の形成予定領域が開口するようにパターン化されたレジスト２１２を形成する（図５（Ａ）参照）。このレジスト２１２をマスクとして、ＳＯＩ膜２０６をエッジングする。そして、レジスト２１２を除去し、洗浄するが、この際、一部のＢｏｘ酸化膜２０４も削られてしまう（図５（Ｂ）参照）。このようにしてＭＥＳＡ分離では、素子分離が行なわれる。
【０００８】
しかしながら、ＳＯＩ膜が薄いとはいえ、前記のような厚さがあり、ＳＯＩ膜をエッジング除去すると、素子領域と素子分離層とに急峻な段差ができることとなり、そのまま、後の工程に移行すると、パターン形成のホトリソグラフィー処理などでは問題となる。特に、今後の微細なパターン０．１μｍ以下のゲート長などではそのゲート長制御のために高精度なホトリソグラフィーが要求されており、この段差は無視できない。更に、ＭＥＳＡ分離では処理プロセスフローの関係で、分離した部分のＢｏｘ酸化膜が削れその段差が大きくなる場合も多々あり、問題はより大きくなる傾向にある。
【０００９】
従って、本発明は、前記従来における諸問題を解決し、以下の目的を達成することを課題とする。即ち、本発明の目的は、ホトリソグラフィー処理などの後工程に重大な影響を与える素子領域と素子分離層との段差の発生がなく、微細パターンでも容易に素子分離できる半導体装置の製造方法を提供することである。
【００１０】
【課題を解決するための手段】
上記課題は、以下の手段により解決される。即ち、
本発明の半導体装置の製造方法は、絶縁膜上に分離形成されたシリコン層を有する半導体装置の製造方法において、素子分離層の形成予定領域に位置する前記シリコン層全体に酸素イオンを注入する工程と、前記酸素イオンが注入された前記シリコン層を酸化処理し、素子分離層を形成する工程と、を有することを特徴とする。
【００１１】
本発明の半導体装置の製造方法は、絶縁膜上に分離形成されたシリコン層における素子分離層の形成予定領域に、予め選択的に酸素イオンを不純物注入し、当該シリコン層における素子分離層の形成予定領域の酸化処理速度を促進させることで、特に横方向への酸化膜（素子分離層）の広がりを抑制し、素子分離層を形成する方法である。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。なお、実質的に同様の機能を有するものには、全図面通して同じ符号を付して説明し、場合によってはその説明を省略することがある。
【００１３】
（第１の実施の形態）
図１は、第１の実施の形態の半導体装置の製造方法における素子分離工程を説明するための概略断面図であり、（Ａ）は酸素イオン注入後の状態を示す概略断面図であり、（Ｂ）は、フィールド酸化処理を施して素子分離層を形成した状態を示す概略断面図である。
【００１４】
本実施形態では、Ｂｏｘ酸化膜１０４（絶縁膜）及びＳＯＩ膜１０６（シリコン層：厚さ２０〜７０ｎｍ）が順次設けられたシリコン基板１０２（以下、ＳＯＩ基板１００ということがある）に対して、熱酸化処理処理により、窒化膜を直接シリコンに接触させないためのパッド酸化膜１０８（犠牲酸化膜）を厚さ５〜５０ｎｍで形成する（この熱酸化処理により削られるＳＯＩ膜１０６分は、あらかじめ計算し、その後の工程で必要な膜厚によるよう厚くしておく）。次に、ＣＤＶ法により、酸化防止のための窒化膜１１０（耐酸化性膜）を１０〜３５０ｎｍ形成する。この基板に対して、ホトリソググラフィ処理により酸素イオン注入領域（素子分離層の形成予定領域）が開口するようにパターン化されたレジスト１１２を形成する。このレジスト１１２（耐酸化性膜）をマスクとして、ＳＯＩ膜１０６の酸素イオン注入領域が開口するように窒化膜１１０をエッチング除去する。なお、この際、次の酸素インプラ処理の条件などによっては、パッド酸化膜１０８は窒化膜１１０と供にエッチング除去してもよいし、パッド酸化膜１０８は残した状態でもかまわない。本実施例ではパッド酸化膜１０８を残した場合を示している。この状態で、窒化膜１１０及びレジスト１１２をマスクとし、パッド酸化膜１０８を介して酸素インプラ（酸素インプラ条件としては、例えば加速５ｋＶで１４乗の濃度）処理を行い（図中、矢印）、窒化膜１１０を除去した領域（素子分離層の形成予定領域）のＳＯＩ膜１０６に酸素イオンを不純物注入する（図１（Ａ）参照）。なお、図中、１１４は、酸素イオンを不純物注入（酸素インプラ）されたＳＯＩ膜の領域を示す。
【００１５】
次に、レジスト１１２を除去して、フィールド酸化を行い、フィールド酸化膜１１６を形成し、素子分離層が形成される（図１（Ｂ）参照）。その後、必要な処理を行い不要な窒化膜１１０及びパッド酸化膜１０８を除去すれば、素子分離工程が終了する。
【００１６】
本実施例では、ＳＯＩ膜１０６を有するＳＯＩ基板１００の素子分離層の形成予定領域に、予め酸素イオンを不純物注入させることで、選択的に酸化処理スピードが向上され、特に横方向への酸化膜（素子分離層）の広がりが抑制される。このため、素子分離層（酸化膜）の横方向での広がりのマージンを取る必要がなく、素子分離層のパターンが微細になっても、良好に素子分離を行なうことができ、高集積化が可能となる。また、ＭＥＳＡ分離のようにＳＯＩ膜をエッチング除去せず、ＳＯＩ膜１０６をフィールド酸化させて素子分離層を形成するので、素子領域と素子分離層とで急峻な段差が生じることもない。また、酸素イオンを注入されたシリコン（ＳＯＩ膜１０６）は、酸化処理速度が向上するので、処理時間の短縮が可能となる。
【００１７】
また、本実施形態では、酸化防止膜として窒化膜１１０を形成しているので、素子分離層以外の領域が酸化されることを、より確実に防止している。
【００１８】
また、本実施形態では、厚さ７０ｎｍ以下（特に好ましくは４０ｎｍ以下）と薄いＳＯＩ膜を有するＦＤ−ＳＯＩ基板１００でも、上述のように処理時間の短縮が可能となるので、素子特性の原因となる、ＳＯＩ膜へのストレスを与えることなく、素子分離が可能となる。
【００１９】
（第２の実施の形態）
図２は、第１の実施の形態の半導体装置の製造方法における素子分離工程を説明するための概略断面図であり、（Ａ）は酸素イオン注入後の状態を示す概略断面図であり、（Ｂ）は、フィールド酸化処理を施して素子分離層を形成した状態を示す概略断面図である。
【００２０】
本実施形態は、酸化防止膜としての窒化膜１１０（耐酸化性膜）を形成しない以外は、第１の実施の形態と同様に素子分離工程を行なった形態である。この本実施形態では、レジスト１１２をマスクとし、パッド酸化膜１０８を介してＳＯＩ膜１０６の素子分離層の形成予定領域へ酸素インプラを行なう。
【００２１】
本実施形態では、窒化膜１１０の成膜・除去工程を削減でき、工程の短縮が可能となる。また、フィールド酸化時に窒化膜１１０がないために、パターンが微細になっても、より効果的に酸化不良を防止することができる。第１の実施形態で示したように、窒化膜１１０は耐酸化膜として機能するため、パターン化された開口近傍でもその影響を及ぼし、本来酸化させたいＳＯＩ膜領域でも酸化不良を生じさせる場合がある。これは、パターンが微細化されると研著に現れる。このため、本実施形態では、耐酸化膜としてレジスト１１２のみをマスクとして利用することで、より微細なパターンで素子分離が可能としている。
【００２２】
なお、素子分離工程で酸化を行いたくない領域も、パッド酸化膜１０８（犠牲酸化膜）を通して酸化がされるのではないかという疑問があるかもしれないが、元々酸化膜のある部分は酸化時の酸素の拡散の問題もあり酸化速度は非常に遅くなる。また、本実施例では、酸化を行いたい領域（素子分離層の形成予定領域）には酸素イオンを不純物として注入してあるために、第１の実施の形態でも述べたように酸化速度が大幅に向上しており、酸化を行いたくない部分の酸化量は非常に微量に抑えることができる。例えば、条件を最適化すれば、１０ｎｍ以下に抑えることが可能であり、この酸化量は事前にＳＯＩ膜の膜厚を調整しておけば問題ない。例えば、フィールド酸化後にＳＯＩ膜が４０ｎｍ必要であるならば、この工程の前までのＳＯＩ膜の膜厚を５０ｎｍにしておけばよい。
【００２３】
（第３の実施の形態）
図３は、第１の実施の形態の半導体装置の製造方法における素子分離工程を説明するための概略断面図であり、（Ａ）は酸素イオン注入後の状態を示す概略断面図であり、（Ｂ）は、フィールド酸化処理を施して素子分離層を形成した状態を示す概略断面図であり、（Ｃ）は、素子分離層を形成した後、不要な窒化膜及び酸化膜を除去した状態を示す概略断面図である。
【００２４】
本実施形態では、レジスト１１２をマスクとして、ＳＯＩ膜１０６の酸素イオン注入領域（素子分離層の形成予定領域）が開口するように窒化膜１１０をエッチング除去するまでは、第１の実施の形態と同様に行なう。その後、レジスト１１２を除去し、再度、窒化膜を全面に形成する。次に、全面に形成した窒化膜を異方性エッチングによりエッチングを行うと、最初に形成してあったパターン化された窒化膜１１０の開口側壁には、窒化膜からなるサイドウオール１１８（第２の耐酸化膜）が形成される。なお、サイドウオール１１８としては酸化膜でもよい。この状態で、窒化膜１１０をマスクとして酸素インプラ（酸素インプラ条件としては、例えば加速５ｋＶで１４乗の濃度）処理を行い（図中、矢印）、窒化膜１１０を除去した領域（素子分離層の形成予定領域）のＳＯＩ膜１０６に酸素イオンを不純物注入する（図３（Ａ）参照）。なお、図中、１１４は、酸素イオンを不純物注入（酸素インプラ）されたＳＯＩ膜の領域を示す。
【００２５】
次に、必要な洗浄を行なった後、フィールド酸化を行い、フィールド酸化膜１１６を形成し、素子分離層が形成される（図３（Ｂ）参照）。その後、必要な処理を行い不要な窒化膜１１０及びパッド酸化膜１０８を除去する（図３（Ｃ））。このようにして素子分離工程が終了する。
【００２６】
本実施形態では、酸素インプラのマスクとなるパターン化された窒化膜１１０の開口側壁に、窒化膜からなるサイドウオール１１８を形成するので、マスクとしての窒化膜１１０の開口をより微少化することができ、酸素インプラのＳＯＩ膜１０６内での横の広がりや、フィールド酸化での横方向の酸化などがあっても、ホトリソグラフィーのパターンと同程度あるいはそれ以下の幅の微細なパターンで素子分離が可能となる。
【００２７】
また、本実施例は、第１の実施の形態の変形例として説明したが、第２の実施例の場合にも応用可能である。
【００２８】
（第４の実施の形態）
本実施形態は、第１〜３の実施の形態において、ＳＯＩ膜への酸素イオンプロファイルを調整した形態である。第１〜３の実施の形態において、ＳＯＩ膜１０６へ注入する酸素イオン濃度は、例えば、１×１０−４〜１×１０−１６ｉｏｎｓ／ｃｍ２であるが、酸素イオン注入においては深さ方向（厚み方向）に濃度プロファイル（濃度分布）を持つことになる。本実施例では、図４に示すＳＯＩ膜厚と酸素イオン濃度プロファイルの関係のように、そのプロファイルとして、最も濃度の高い部分（濃度ピーク部分）を、ＳＯＩ膜１０６厚の中間部分より深い部分（シリコン基板１０２側、即ちＢｏｘ酸化膜１０４との界面に近い部分）に持ってくるように、酸素インプラを行う。
【００２９】
本実施形態では、ＳＯＩ膜１０６への酸素イオン注入を、酸素イオン濃度プロファイルとしてＳＯＩ膜１０６の膜厚中心よりシリコン基板側に酸素イオン濃度ピークを持つように行なう、即ち、ＳＯＩ膜１０６内において酸素イオン不純物濃度の高い領域を、ＳＯＩ膜表面よりも深い領域（シリコン基板１０２側の領域）に持ってきている。このように酸素イオン濃度プロファイルを形成すると、フィールド酸化の際に、表面部分だけが早く酸化されて、Ｂｏｘ酸化膜１０４界面付近は十分に酸化されず、一部で素子分離が不十分になるというような不具合を防止でき、Ｂｏｘ酸化膜１０４界面まで確実に酸化され、より完全な素子分離が形成できるという効果が期待できる。
【００３０】
なお、上記１〜４の実施形態では、ＳＯＩ膜（シリコン層）への酸素イオンの注入方法として、酸素インプラを例に説明してきたが、酸素インプラ以外にも、例えば、プラズマ励起により酸素イオンを励起し、電界をかけ方向性を持たせてイオンをシリコン内に注入する方法など、他の方法も好適に実施される。
【００３１】
上記１〜４の実施形態では、パッド酸化膜１０８（犠牲酸化膜）として、熱酸化処理を施した１０〜５０ｎｍの熱酸化膜の例を説明したが、これをＣＶＤ法により成膜した酸化膜（ＣＶＤ膜という）とすることも可能であり、ＣＶＤ膜を用いると、フィールド酸化後のパッド酸化膜を除去する際に、膜の除去速度が速く、フィールド部の酸化膜の膜減りを低減できることが期待できる。このようにすれば、ＳＯＩ膜の初期膜厚の調整もさらに容易になる。また、パッド酸化膜は熱酸化膜とＣＶＤ膜の複合膜にしてもよく、パッド酸化膜としての機能には問題ない。
【００３２】
上記１〜４の実施形態では、酸素イオン注入のマスクとなる耐酸化膜として、窒化膜及び／又はレジストを用いた例を説明したが、耐酸化膜として、例えばパッド酸化膜を利用してもよいし、また、別途、酸化膜を成膜してこれを利用してもよい。
【００３３】
上記１〜４の実施形態では、ＳＯＩデバイス、例えば２０〜７０ｎｍというＳＯＩ膜の薄い完全空乏型ＳＯＩデバイスを例に説明を行ってきたが、ＳＯＩ膜の厚い部分空乏型デバイスやバルクデバイスにも応用は可能である。
【００３４】
なお、上記何れの実施の形態に係る本発明の半導体装置の製造方法においても、限定的に解釈されるものではなく、本発明の要件を満足する範囲内で実現可能であることは、言うまでもない。
【００３５】
【発明の効果】
以上述べてきたように、本発明よれば、ＳＯＩ基板の素子分離工程において、素子分離したいシリコン層（ＳＯＩ膜）領域に予め酸素イオンを不純物注入して、酸化処理のときに酸化が促進する状態にしておくことにより、微細なパターンでも酸化ができ、また大きなストレスも発生することもなくかつ素子領域と素子分離層との間で急峻な段差を発生することもなく、良好な素子分離層を形成できる。
【図面の簡単な説明】
【図１】第１の実施の形態の半導体装置の製造方法における素子分離工程を説明するための概略断面図である。
【図２】第２の実施の形態の半導体装置の製造方法における素子分離工程を説明するための概略断面図である。
【図３】第３の実施の形態の半導体装置の製造方法における素子分離工程を説明するための概略断面図である。
【図４】第４の実施の形態の半導体装置の製造方法におけるＳＯＩ膜厚と酸素イオン濃度プロファイルの関係を示す図である。
【図５】ＭＥＳＡ分離を説明するための概略断面図であり、
【符号の説明】
１００            ＳＯＩ基板
１０２            シリコン基板
１０４            Ｂｏｘ酸化膜（絶縁膜）
１０６            ＳＯＩ膜（シリコン層）
１０８            パッド酸化膜
１１０            窒化膜（耐酸化性膜）
１１２            レジスト（耐酸化性膜）
１１６            フィールド酸化膜（素子分離層）
１１８            サイドウオール（第２の耐酸化性膜）
【図１】
2004152962.tif 000003
【図２】
2004152962.tif 000004
【図３】
2004152962.tif 000005
【図４】
2004152962.tif 000006
【図５】
2004152962.tif 000007