(57)【要約】【課題】小型で生産コストを抑えた高周波用多層回路基板を提供する。【解決手段】複数の誘電体層１ａ〜１ｆを積層して成る矩形状積層体１の上面から一側面にかけて切り欠き部２を形成するとともに、切り欠き部２の形成領域に露出する誘電体層の表面に電子部品素子３を搭載し、切り欠き部２の非形成領域に位置する誘電体層間に電子部品素子３に電気的に接続されるストリップライン５を、矩形状積層体１の上面、下面及び前記切り欠き部の非形成領域に位置する他側面にグランド電極３を設け、該グランド電極３を前記他側面でストリップライン５の一端側に電気的に接続させる。【選択図】図２
2004152836.tif 000002
【特許請求の範囲】
【請求項１】
複数の誘電体層を積層して成る矩形状積層体の上面から少なくとも一側面にかけて切り欠き部を形成するとともに、該切り欠き部の形成領域に露出する誘電体層の表面に電子部品素子を搭載し、前記切り欠き部の非形成領域に位置する誘電体層間に前記電子部品素子に電気的に接続されるストリップラインを、前記矩形状積層体の上面、下面及び前記切り欠き部の非形成領域に位置する他側面にグランド電極を設け、該グランド電極を前記他側面で前記ストリップラインの一端側に電気的に接続してなる高周波用多層回路基板。
【請求項２】
前記切り欠き部が前記矩形状積層体の上面角部に設けられていることを特徴とする請求項１に記載の高周波用多層回路基板。
【請求項３】
前記電子部品素子がシールドケースで被覆されるとともに、該シールドケース上面の高さ位置が前記矩形状積層体の上面と同等もしくは矩形状積層体の上面よりも低く設定されていることを特徴とする請求項１または請求項２に記載の高周波多層回路基板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置や複合電子部品に用いられる高周波用多層回路基板に関するものである。
【０００２】
【従来の技術】
高周波用多層回路基板は、半導体装置や複合電子部品に幅広く用いられている。
かかる従来の高周波用多層回路基板としては、例えば図４に示すように、複数の誘電体層を積層して成る矩形状積層体の内部にストリップライン（図示せず）を形成するとともに、前記矩形状積層体の上面中央部に凹部５２を形成し、この凹部底面に露出する誘電体層の表面に前記ストリップラインに電気的に接続される電子部品素子５３を搭載した構造のものが知られている（例えば、特許文献１参照）。
【０００３】
前記電子部品素子５３としては、例えば、コンデンサやＳＡＷ素子等のチップ型電子部品が用いられ、この場合、電子部品素子５３と前記ストリップラインとでフィルタ回路等が構成される。また、前記電子部品素子５３として半導体素子が用いられることもあり、その場合は電子部品素子５３と前記ストリップラインとで発振回路が構成される。
【０００４】
尚、電子部品素子５３としてＳＡＷ素子や半導体素子が用いられる場合、凹部５２の開口部を樹脂材や金属製の蓋体等で塞ぐことにより電子部品素子５３を気密封止するのが一般的である。
【０００５】
また、上述した従来の高周波用多層回路基板は以下の製造方法によって製作される。
即ち、まず前記矩形状積層体５１に対応する複数の基板領域を有した大型積層体を従来周知のセラミックグリーンシート積層法により形成するとともに、該大型積層体の各基板領域内で、各基板領域の中央部に所定の凹部５２を形成し、次に前記大型積層体を一体焼成し、しかる後、大型積層体を隣接する基板領域間の境界に沿って切断することにより複数の矩形状積層体５１を切り出し、最後に、得られた矩形状積層体５１の凹部５２の形成領域に電子部品素子５３を搭載することにより製品としての多層回路基板が完成する（例えば、特許文献２参照。）。
【０００６】
【特許文献１】
特開２００１−１０２８０７号公報  （図３）
【特許文献２】
特開２００１−２１７３３４号公報  （図２乃至図５）
【０００７】
【発明が解決しようとする課題】
しかしながら、上述した従来の高周波用多層回路基板によれば、電子部品素子５３を収容するための凹部５２が矩形状積層体５１の上面中央部に位置しており、その場合、前記ストリップラインは、通常、凹部５２の外側に位置する矩形状積層体５１の周辺域に配置される。このため、矩形状積層体５１の周辺域にもある程度広い面積を確保しておく必要があり、全体構造の小型化が困難となる上に、ストリップラインや該ストリップラインを電子部品素子５３と電気的に接続する内部配線のレイアウトにも大きな制約があり、設計の自由度が低くという欠点を有していた。
【０００８】
そこで、高周波用多層回路基板の全体構造を小型化するために、前記ストリップラインの一部を凹部の直下に配置させることも考えられるが、その場合、凹部の直下においてストリップラインとその上に配されるグランド電極との間の距離が短くなってしまうため、その分、ストリップラインのＱ値が低下することとなり、所望する特性を得ることが困難になるという欠点も有していた。
【０００９】
また一方、上述した従来の高周波用多層回路基板を小型に構成すべく前記大型積層体に設けられる各基板領域の面積を小さくしようとすると、各基板領域と１対１に対応する多数の凹部を高密度に形成しなければならない。その場合、セラミックグリーンシートに個々の凹部を形成するためのパンチ型を微細に形成しなければならなくなる上に、これらのパンチ型を基板領域の配列ピッチに合わせて高密度に配置させる必要があり、凹部を形成するための製造設備が複雑化することにより、生産コストの上昇を招く欠点が誘発される。
【００１０】
本発明は上記欠点に鑑み案出されたもので、その目的は、小型で、生産コストを低く抑えることができる高周波用多層回路基板を提供することにある。
【００１１】
【課題を解決するための手段】
本発明の高周波用多層回路基板は、複数の誘電体層を積層して成る矩形状積層体の上面から少なくとも一側面にかけて切り欠き部を形成するとともに、該切り欠き部の形成領域に露出する誘電体層の表面に電子部品素子を搭載し、前記切り欠き部の非形成領域に位置する誘電体層間に前記電子部品素子に電気的に接続されるストリップラインを、前記矩形状積層体の上面、下面及び前記切り欠き部の非形成領域に位置する他側面にグランド電極を設け、該グランド電極を前記他側面で前記ストリップラインの一端側に電気的に接続してなるものである。
【００１２】
また、本発明の高周波用多層回路基板は、前記切り欠き部が前記矩形状積層体の上面角部に設けられていることを特徴とするものである。
【００１３】
更に、前記電子部品素子がシールドケースで被覆されるとともに、該シールドケース上面の高さ位置が前記矩形状積層体の上面と同等もしくは矩形状積層体の上面よりも低く設定されていることを特徴とするものである。
【００１４】
本発明の高周波用多層回路基板によれば、矩形状積層体の上面から一側面にかけて切り欠き部を形成し、該切り欠き部の形成領域に露出する誘電体層の表面に電子部品素子を搭載するようにしたことから、ストリップラインや該ストリップラインを電子部品素子と電気的に接続する内部配線を比較的少ない制約の下で配置させることができ、ストリップラインのＱ値を低下させることなく、設計の自由度を高めることができるとともに、全体構造の小型化に供することが可能となる。
【００１５】
また、本発明の高周波用多層回路基板によれば、切り欠き部を矩形状積層体の上面角部に設けることにより、高周波用多層回路基板を大型積層体からの“多数個取り”によって製作する場合には、少なくとも２個の基板領域に対して１個の凹部を大型積層体に形成すれば良く、凹部形成用の製造設備を簡素に維持することができるようになる。これによって、高周波用多層回路基板の生産コストを低く抑えることが可能となる。
【００１６】
更に、本発明の高周波用多層回路基板によれば、シールドケース上面の高さ位置を矩形状積層体の上面と同等もしくは矩形状積層体の上面よりも低く設定しておくことにより、高周波用多層回路基板の低背化にも供することができるようになる。
【００１７】
【発明の実施の形態】
以下、本発明を添付図面に基づいて詳細に説明する。
図１は本発明の一実施形態に係る高周波用多層基板の外観斜視図、図２は図１の高周波用多層回路基板の断面図であり、同図に示す高周波用多層回路基板は、矩形状積層体１の内部にストリップライン５を設けるとともに、前記矩形状積層体１の上面に切り欠き部２を形成し、該切り欠き部２に臨む矩形状積層体１の表面に前記ストリップライン５と電気的に接続される電子部品素子６を搭載した構造を有している。
【００１８】
前記矩形状積層体１は、例えば８００℃〜１２００℃の比較的低い温度で焼成が可能なガラス−セラミック材料等から成る複数の誘電体層を積層することによって構成されており、かかる矩形状積層体１の上面から一側面にかけて前記切り欠き部２が形成され、該切り欠き部２の非形成領域に位置する誘電体層間に前記ストリップライン５が介在されている。
かかる矩形状積層体１の誘電体層を形成するガラス−セラミック材料のセラミック成分としては、例えば、クリストバライト、石英、コランダム（αアルミナ）、ムライト、コージェライト等の絶縁セラミック材料、ＭｇＴｉＯ３、ＣａＴｉＯ３、ＢａＴｉＯ３、ＴｉＯ２等の誘電体セラミック材料、Ｎｉ−Ｚｎフェライト、Ｍｎ−Ｚｎフェライト等の磁性体セラミック材料等が用いられ、例えば、平均粒径０．５〜６．０μｍ、好ましくは０．５〜２．０μｍに粉砕したものが使用される。尚、セラミック材料は２種以上を混合して用いても構わない。
一方、ガラス−セラミック材料のガラス成分としては、焼成処理することによってコージェライト、ムライト、アノーサイト、セルジアン、スピネル、ガーナイト、ウイレマイト、ドロマイト、ペタライトやその置換誘導体の結晶やスピネル構造の結晶相を析出するものであればどのようなガラスを用いてもよく、例えば、Ｂ２Ｏ３、ＳｉＯ２、Ａｌ２Ｏ３、ＺｎＯ、アルカリ土類酸化物を含むガラスフリット等が用いられる。これらのガラスフリットは、ガラス化範囲が広く、また屈伏点が例えば６００〜８００℃に設定されている。
【００１９】
尚、矩形状積層体１を形成する各誘電体層の厚みは、例えば２０μｍ〜３００μｍに設定される。
【００２０】
また、前記矩形状積層体１の内部や表面に設けられるストリップライン５やその他の回路配線７は、誘電体層間に介在された導体層や誘電体層の内部に埋設されたビアホール導体、前記切り欠き部２の形成領域に電子部品素子３等に電気的に接続される接続パッド等によって構成されており、かかるストリップライン５や回路パターン７の材質は誘電体層を形成する誘電体材料との相性を考慮して選定される。このようなストリップライン５や回路パターン７は、例えばＡｇ、Ａｇ−Ｐｄ、Ａｇ−Ｐｔ等のＡｇ合金を主成分とする導電材料やＣｕ系、Ｗ系、Ｍｏ系、Ｐｄ系導電材料等によって形成され、その厚みは例えば５〜２５μｍに設定される。尚、ここで説明したストリップライン５は、矩形状積層体１の内部に配置した回路パターンのうち、パターン自体のインダクタンスと、矩形状積層体１の上面、下面及び切り欠き部２の非形成領域に位置する他側面に上記ストリップライン５の一端側に矩形状積層体１の他側面で電気的に接続されるグランド電極３との間にあるキャパシタンスとを有する分布定数回路線路である。
更に、前記切り欠き部２の形成領域に露出する誘電体層の表面に搭載される電子部品素子３としては、例えば、コンデンサやインダクタ，ＳＡＷ素子等のチップ型電子部品，半導体素子等が用いられ、このような電子部品素子６の端子電極と先に述べた回路配線７の接続パッドとを半田等の導電性接着剤を介して接合することにより電子部品素子６とストリップライン５等が電気的に接続される。尚、電子部品素子６としてＳＡＷ素子や半導体素子を用いる場合は、その周囲をシールドケース４等で被覆・封止することにより、電子部品素子６が気密封止される。
【００２１】
この場合、電子部品素子６を被覆するシールドケース４の上面の高さ位置を矩形状積層体１の上面と同等もしくは矩形状積層体の上面よりも低く設定しておけば、高周波用多層回路基板の低背化に供することができる。
【００２２】
以上のような本実施形態の高周波用多層回路基板によれば、矩形状積層体１の上面から少なくとも一側面にかけて切り欠き部２を形成し、該切り欠き部２の形成領域に露出する誘電体層の表面に電子部品素子６を搭載するようにしたことから、ストリップライン５や該ストリップライン５を電子部品素子６と電気的に接続する内部配線を比較的少ない制約の下で配置させることができ、これによってストリップライン５のＱ値を低下させることなく、設計の自由度を高めることができるとともに、全体構造の小型化に供することが可能となる。
【００２３】
かくして、上述した高周波用多層回路基板は、複数の誘電体層を積層して成る矩形状積層体１の上面に形成した切り欠き部２の形成領域に露出する誘電体層の表面に電子部品素子６を搭載し、電子部品素子６に電気的に接続されるストリップライン５と、ストリップライン５に対して矩形状積層体１の他側面で電気的に接続されるグランド電極３とを配設することにより、フィルタ回路や発振回路等が構成される。
【００２４】
次に上述した高周波用多層回路基板１０に用いられる矩形状積層体１の製造方法について図３を用いて説明する。
矩形状積層体１の製作には、単一の母基板から複数個の矩形状積層体１を切り出す“多数個取り”の手法が採用され、従来周知のセラミックグリーンシート積層法が用いられる。具体的には、まず図３（ａ）に示すように、矩形状積層体１に対応する複数の基板領域を有した大型積層体（母基板）２０を準備し、該大型積層体２０の各基板領域に、切り欠き部２に対応する凹部８を、隣接する基板領域間を跨ぐようにして連続的に形成する。
【００２５】
大型積層体２０は、矩形状積層体１の誘電体層を形成するセラミック原料粉末に適当な有機バインダー等を添加して得た複数のセラミックグリーンシートを所定の枚数だけ積層することによって形成され、これらのセラミックグリーンシートを積層する前に、その最上層もしくは最上層から下方に連続する数層のセラミックグリーンシートの所定部位をパンチ型等で打ち抜き、セラミックグリーンシートに貫通孔を穿設しておくことにより凹部８が形成される。このとき、凹部８は４個の基板領域の角部同士が接する部位に形成するようにしている。
【００２６】
次に、基板領域間の境界９に例えばカッター刃等によって切断用の溝が形成され、先の工程１で得た大型積層体２０を高温で焼成する。しかる後、図３（ｂ）に示すように、大型積層体２０を基板領域間の境界９に沿って切断することにより複数の矩形状積層体１を切り出す。
【００２７】
かかる大型積層体２０の切断は、例えば、大型積層体２０の上下両面から圧力を印加して、大型積層体２０を基板領域間の境界９に形成した溝を起点として分割する手法（いわゆるチョコレートブレイク）によって行なわれ、これによって複数の矩形状積層体１が同時に製作される。
【００２８】
以上のような製法によって矩形状積層体１を製作する場合、４個の基板領域に対して１個の凹部を大型積層体に形成すれば良いことから、凹部８を形成するためのパンチ型を比較的大きく、かつ広いピッチで形成することができ、凹部形成用の製造設備を簡素に構成して、高周波用多層回路基板の生産コストを低く抑えることが可能となる。
【００２９】
尚、本発明は上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更、改良等が可能である。
【００３０】
例えば上述の実施形態では、電子部品素子６の被覆にシールドケース４を用いたが、これに代えて、電子部品素子６を樹脂材で封止するようにしても構わない。
【００３１】
また上述の実施形態においては、矩形状積層体１をセラミック材料により形成するようにしたが、これに代えて、エポキシ樹脂やポリイミド樹脂等の有機材料を用いて矩形状積層体を形成するようにしても良く、このような有機材料で矩形状積層体を形成する場合、大型積層体から矩形状積層体を切り出すのに従来周知のダイシング法を採用することが好ましい。
【００３２】
更に、電子部品素子の被覆は、搭載後に限らず、例えば、パッケージにより封止されたものを搭載するようにしても構わない。具体的なパッケージとしては、チップサイズパッケージを用いるのが好ましい。
【００３３】
【発明の効果】
本発明の高周波用多層回路基板によれば、矩形状積層体の上面から一側面にかけて切り欠き部を形成し、該切り欠き部の形成領域に露出する誘電体層の表面に電子部品素子を搭載するようにしたことから、ストリップラインや該ストリップラインを電子部品素子と電気的に接続する内部配線を比較的少ない制約の下で配置させることができ、ストリップラインのＱ値を低下させることなく、設計の自由度を高めることができるとともに、全体構造の小型化に供することが可能となる。
【００３４】
また、本発明の高周波用多層回路基板によれば、切り欠き部を矩形状積層体の上面角部に設けることにより、高周波用多層回路基板を大型積層体からの“多数個取り”によって製作する場合には、少なくとも２個の基板領域に対して１個の凹部を大型積層体に形成すれば良く、凹部形成用の製造設備を簡素に維持することができるようになる。これによって、高周波用多層回路基板の生産コストを低く抑えることが可能となる。
【００３５】
更に、本発明の高周波用多層回路基板によれば、シールドケース上面の高さ位置を矩形状積層体の上面と同等もしくは矩形状積層体の上面よりも低く設定しておくことにより、高周波用多層回路基板の低背化にも供することができるようになる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る高周波用多層回路基板の外観斜視図である。
【図２】図１の高周波用多層回路基板の断面図である。
【図３】（ａ）（ｂ）は図１の高周波用多層回路基板の矩形状積層体を製作するための製造プロセスを説明するための工程毎の外観斜視図である。
【図４】従来の高周波用多層回路基板の外観斜視図である。
【符号の説明】
１・・・矩形状積層体
１ａ〜１ｆ・・・誘電体層
２・・・切り欠き部
３・・・グランド電極
４・・・シールドケース
５・・・ストリップライン
６・・・電子部品素子
７・・・回路パターン
８・・・凹部
９・・・基板領域間の境界
１０・・・高周波用多層回路基板
２０・・・大型積層体
【図１】
2004152836.tif 000003
【図２】
2004152836.tif 000004
【図３】
2004152836.tif 000005
【図４】
2004152836.tif 000006