(57)【要約】【課題】製造ばらつきや温度変動等により内部抵抗素子の抵抗値や入力電流が変動しても、レベル変換出力電圧の信号レベルのばらつきを低減できるレベル変換回路の提供を目的とする。【解決手段】基準電圧Ｖ１を入力し第１の内部抵抗素子Ｒ１に印加することにより基準電流Ｉ１を生成するＶＩ変換回路２と、ＶＩ変換回路２による基準電流Ｉ１を逓倍したレベル変換用電流Ｉ２を第２の内部抵抗素子Ｒ２に流すことにより入力電流Ｉ０を電圧信号であるレベル変換出力電圧Ｖ２に変換するレベル変換信号出力回路３と、ＶＩ変換回路２に前記基準電圧Ｖ１を与える基準電圧発生回路４とを備え、さらに、基準電圧発生回路４において前記基準電圧Ｖ１を発生するための抵抗素子Ｒ４を、前記内部抵抗素子Ｒ１，Ｒ２と同じ材質の抵抗素子で構成してある。【選択図】  図１
2004350018.tif 000002
【特許請求の範囲】
【請求項１】
基準電圧を第１の内部抵抗素子に印加することにより基準電流を生成し、前記基準電流に基づいて得られるレベル変換用電流を第２の内部抵抗素子に流すことにより、入力電流を電圧信号に変換するレベル変換回路であって、
前記基準電圧を発生する基準電圧発生回路は前記基準電圧を発生するための抵抗素子として前記内部抵抗素子と同じ材質の抵抗素子を有することを特徴とするレベル変換回路。
【請求項２】
基準電圧を入力し第１の内部抵抗素子に印加することにより基準電流を生成するＶＩ変換回路と、
前記ＶＩ変換回路による前記基準電流を逓倍したレベル変換用電流を第２の内部抵抗素子に流すことにより入力電流を電圧信号に変換するレベル変換信号出力回路と、
前記ＶＩ変換回路に前記基準電圧を与える基準電圧発生回路とを備えたレベル変換回路であって、
前記基準電圧発生回路において前記基準電圧を発生するための抵抗素子を、前記内部抵抗素子と同じ材質の抵抗素子で構成してあることを特徴とするレベル変換回路。
【請求項３】
基準電圧を第１の内部抵抗素子に印加することにより基準電流を生成し、前記基準電流に基づいて得られるレベル変換用電流を第２の内部抵抗素子に流すことにより、入力電流を電圧信号に変換するレベル変換回路であって、
前記入力電流のレプリカ電流を前記基準電流に加える回路構成を備えたことを特徴とするレベル変換回路。
【請求項４】
基準電圧を入力し第１の内部抵抗素子に印加することにより基準電流を生成するＶＩ変換回路と、
前記ＶＩ変換回路による前記基準電流を逓倍したレベル変換用電流を第２の内部抵抗素子に流すことにより入力電流を電圧信号に変換するレベル変換信号出力回路と、
前記入力電流を出力する電流駆動型信号発生回路とを備えたレベル変換回路であって、
前記電流駆動型信号発生回路は前記入力電流のレプリカ電流を前記基準電流に加える回路構成を備えたことを特徴とするレベル変換回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、基準電圧を第１の内部抵抗素子に印加することにより基準電流を生成し、前記基準電流に基づいて得られるレベル変換用電流を第２の内部抵抗素子に流すことにより、入力電流を電圧信号に変換するレベル変換回路に関する。
【０００２】
【従来の技術】
図５は従来技術のレベル変換回路の構成を示す回路図である。レベル変換回路１は、ＶＩ変換回路２とレベル変換信号出力回路３から構成されている。ＶＩ変換回路２は、基準電圧入力端子６、オペアンプＯＡ１、トランジスタＴｒ１〜Ｔｒ６、基準抵抗Ｒ１を備え、基準電圧入力端子６から入力された基準電圧Ｖ１を基準抵抗Ｒ１に印加することにより、基準電流Ｉ１に変換する。レベル変換信号出力回路３は、トランジスタＴｒ７，Ｔｒ８、レベル変換用抵抗Ｒ２、レベル変換信号入力端子７、レベル変換信号出力端子８を備え、ＶＩ変換回路２の基準電流Ｉ１をトランジスタＴｒ７，Ｔｒ８でｎ倍に逓倍してレベル変換用電流Ｉ２を生成し、これをレベル変換用抵抗Ｒ２に流すことによってレベル変換信号入力端子７から入力された信号Ｖ０をレベル変換してレベル変換信号出力端子８からレベル変換出力電圧Ｖ２を出力する。
【０００３】
基準電圧入力端子６から入力する基準電圧Ｖ１は基準電圧発生回路４の基準電圧発生端子９から出力される。また、レベル変換信号入力端子７からの入力電圧Ｖ０は、電流駆動型信号発生回路５のレベル変換信号発生端子１０から出力される入力電流Ｉ０をロード抵抗Ｒ０で電圧に変換して得られる。
【０００４】
ここで、レベル変換の方法について説明する。レベル変換自体は、レベル変換用抵抗Ｒ２にレベル変換用電流Ｉ２を流すことによって発生する電圧分だけレベル変換する単純な構成となっている。
【０００５】
【数１】
2004350018.tif 000003
【０００６】
ここで、電流駆動型信号発生回路５からの入力電流Ｉ０をロード抵抗Ｒ０で電圧に変換してレベル変換信号入力端子７に入力するが、ロード抵抗Ｒ０にはレベル変換用電流Ｉ２も流れ込んでいるため、レベル変換回路１の入力信号Ｖ０は、
【０００７】
【数２】
2004350018.tif 000004
【０００８】
となる。ここで、レベル変換用電流Ｉ２は基準電流Ｉ１のｎ倍の電流量であり、基準電流Ｉ１は基準電圧Ｖ１を基準抵抗Ｒ１に流すことによって発生する電流であることから、
【０００９】
【数３】
2004350018.tif 000005
【００１０】
で表される。
【００１１】
（数２）および（数３）を（数１）に代入して変形すると、
【００１２】
【数４】
2004350018.tif 000006
【００１３】
となり、レベル変換信号発生端子７から入力された信号Ｖ０に対して、
【００１４】
【数５】
2004350018.tif 000007
【００１５】
だけレベル変換された信号がレベル変換回路１から出力されることが分かる。
【００１６】
なお、レベル変換回路１、ＶＩ変換回路２、レベル変換信号出力回路３、基準電圧発生回路４、電流駆動型信号発生回路５は、機能を説明するために必要とされる素子で構成されたものであり、図５に記載の構成以外にも同様の機能を有する回路が存在することは言うまでもない。
【００１７】
【特許文献１】
特開平９−３３０１３５号公報
【００１８】
【発明が解決しようとする課題】
（数４）で表されるように、レベル変換回路１のレベル変換出力電圧Ｖ２は、基準電圧Ｖ１、基準抵抗Ｒ１、レベル変換用抵抗Ｒ２、基準電流Ｉ１とレベル変換用電流Ｉ２の比ｎ、ロード抵抗Ｒ０および入力電流Ｉ０により決定される。このうち、基準電圧Ｖ１およびロード抵抗Ｒ０が受動部品によるものとして変動を考慮しなくても良いものとする。残りの基準抵抗Ｒ１、レベル変換用抵抗Ｒ２、電流比ｎおよび入力電流Ｉ０は、製造工程でのばらつきや温度変動等により変化する。そのため、レベル変換出力電圧Ｖ２の信号レベルが製造工程ばらつきや温度変動によって変化することとなり、レベル変換回路１のレベル変換出力電圧Ｖ２を受ける次段の回路の入力信号レンジの設計に制約ができるという問題があった。
【００１９】
上記のような問題を解決する手段として、上記特許文献１で示されるような基準電圧Ｖ１をトリミングするための回路を設ける方法が一般的に用いられる。しかし、回路規模の増大や制御回路の複雑化、そしてなによりもＬＳＩの製造後にトリミングしなければならないといった問題が残っていた。
【００２０】
本発明は、レベル変換出力電圧の信号レベルの製造工程ばらつきや温度変動によるばらつきを低減させることができるレベル変換回路を提供することを目的としている。
【００２１】
【課題を解決するための手段】
本発明は、上記の課題を解決するために次のような手段を講じる。
【００２２】
第１の解決手段として、本発明によるレベル変換回路は、基準電圧を第１の内部抵抗素子に印加することにより基準電流を生成し、前記基準電流に基づいて得られるレベル変換用電流を第２の内部抵抗素子に流すことにより、入力電流を電圧信号に変換するレベル変換回路であって、前記基準電圧を発生する基準電圧発生回路は前記基準電圧を発生するための抵抗素子として前記内部抵抗素子と同じ材質の抵抗素子を有することを特徴とするものである。
【００２３】
これは、基準電圧発生回路を構成する抵抗素子について、基準電圧から基準電流を生成するための内部抵抗素子やレベル変換用電流を流して出力信号レベルを決めるための内部抵抗素子と同じ材質の抵抗素子を用いるものである。このことにより、製造ばらつきや温度変動等により内部抵抗素子の抵抗値が変動しても、レベル変換出力電圧のばらつきを低減する。
【００２４】
上記構成をより具体的レベルで展開すると、次のようにいうことができる。すなわち、基準電圧を入力し第１の内部抵抗素子に印加することにより基準電流を生成するＶＩ変換回路と、前記ＶＩ変換回路による前記基準電流を逓倍したレベル変換用電流を第２の内部抵抗素子に流すことにより入力電流を電圧信号に変換するレベル変換信号出力回路と、前記ＶＩ変換回路に前記基準電圧を与える基準電圧発生回路とを備えたレベル変換回路であって、前記基準電圧発生回路において前記基準電圧を発生するための抵抗素子を、前記内部抵抗素子と同じ材質の抵抗素子で構成してあることを特徴とする。
【００２５】
内部抵抗素子の抵抗値が割合αで変動する場合に、基準電圧も連動して割合βで変動させると、内部抵抗素子の抵抗値がある条件であれば、レベル変換出力電圧の変動を充分に抑制することができる。
【００２６】
第２の解決手段として、本発明によるレベル変換回路は、基準電圧を第１の内部抵抗素子に印加することにより基準電流を生成し、前記基準電流に基づいて得られるレベル変換用電流を第２の内部抵抗素子に流すことにより、入力電流を電圧信号に変換するレベル変換回路であって、前記入力電流のレプリカ電流を前記基準電流に加える回路構成を備えたことを特徴とするものである。
【００２７】
上記構成をより具体的レベルで展開すると、次のようにいうことができる。すなわち、基準電圧を入力し第１の内部抵抗素子に印加することにより基準電流を生成するＶＩ変換回路と、前記ＶＩ変換回路による前記基準電流を逓倍したレベル変換用電流を第２の内部抵抗素子に流すことにより入力電流を電圧信号に変換するレベル変換信号出力回路と、前記入力電流を出力する電流駆動型信号発生回路とを備えたレベル変換回路であって、前記電流駆動型信号発生回路は前記入力電流のレプリカ電流を前記基準電流に加える回路構成を備えたことを特徴とする。
【００２８】
入力電流が割合γで変動する場合に、レベル変換用電流も連動して割合λで変動させると、レベル変換用電流がある条件であれば、温度変動等により入力電流が変動してもレベル変換出力電圧の変動を充分に抑制することができる。
【００２９】
【発明の実施の形態】
以下、本発明にかかわるレベル変換回路の実施の形態を図面に基づいて詳細に説明する。
【００３０】
（実施の形態１）
図１は本発明の実施の形態１のレベル変換回路の構成を示す回路図である。
【００３１】
レベル変換回路１は、ＶＩ変換回路２、レベル変換信号出力回路３、基準電圧発生回路４および電流駆動型信号発生回路５を備えている。ＶＩ変換回路２は、オペアンプＯＡ１、トランジスタＴｒ１〜Ｔｒ６、基準抵抗Ｒ１を備えている。オペアンプＯＡ１は基準電圧発生回路４からの基準電圧Ｖ１を入力し、トランジスタＴｒ６とともに安定した基準電圧Ｖ１を生成し、基準抵抗Ｒ１に印加することにより、トランジスタＴｒ１，Ｔｒ２，Ｔｒ６および基準抵抗Ｒ１に基準電流Ｉ１を流す。トランジスタＴｒ３，Ｔｒ４，Ｔｒ５はレベル変換信号出力回路３に電流情報を伝播し、基準電流Ｉ１をｎ倍に逓倍したレベル変換用電流Ｉ２をトランジスタＴｒ７，Ｔｒ８に流すように機能する。
【００３２】
レベル変換信号出力回路３においては、レベル変換用電流Ｉ２をレベル変換用抵抗Ｒ２に流す。レベル変換信号出力回路３のレベル変換信号入力端子７において、レベル変換用抵抗Ｒ２とグラウンドとの間に直列にロード抵抗Ｒ０が接続されている。電流駆動型信号発生回路５のレベル変換信号発生端子１０から出力された電流がレベル変換対象の入力電流Ｉ０であって、レベル変換信号入力端子７に入力接続されている。ロード抵抗Ｒ０には、入力電流Ｉ０とレベル変換用電流Ｉ２とが流れる。これによるレベル変換信号入力端子７の電圧がＶ０である。トランジスタＴｒ８とレベル変換用抵抗Ｒ２との接続点にレベル変換信号出力端子８が接続され、レベル変換信号入力端子７からの入力電流Ｉ０による電圧Ｖ０をレベル変換してレベル変換出力電圧Ｖ２として出力するようになっている。以上の構成は従来技術と同様のものである。
【００３３】
基準電圧発生回路４は、電源電圧ＶＤＤに接続された抵抗素子Ｒ３に直列接続の抵抗素子Ｒ４を有しているが、この基準電圧発生回路４の抵抗素子Ｒ４は基準抵抗Ｒ１やレベル変換用抵抗Ｒ２と同じ材質のもので構成されている。９は基準電圧発生端子である。
【００３４】
内部抵抗素子である基準抵抗Ｒ１およびレベル変換用抵抗Ｒ２のばらつきに対して、基準電圧発生回路４の抵抗素子Ｒ４を、基準抵抗Ｒ１およびレベル変換用抵抗Ｒ２と同じ材質のものを用いている。これにより、基準抵抗Ｒ１およびレベル変換用抵抗Ｒ２のばらつきによるレベル変換出力電圧Ｖ２のばらつきを低減させるように構成している。
【００３５】
次に、変動率をαとして、内部抵抗素子である基準抵抗Ｒ１およびレベル変換用抵抗Ｒ２がＲ１（１＋α）、Ｒ２（１＋α）という値にばらついた場合に、レベル変換出力電圧Ｖ２の信号レベルのばらつきを低減させる手法について説明する。
【００３６】
【数６】
2004350018.tif 000008
【００３７】
まず、前記（数４）を以下のように変形する。
【００３８】
【数７】
2004350018.tif 000009
【００３９】
ここで、
【００４０】
【数８】
2004350018.tif 000010
【００４１】
とした。さらに、
【００４２】
【数９】
2004350018.tif 000011
【００４３】
として、（数７）に代入すると、
【００４４】
【数１０】
2004350018.tif 000012
【００４５】
となる。ここで、Ｒ２，Ｒ１にそれぞれＲ２（１＋α），Ｒ１（１＋α）を代入すると
【００４６】
【数１１】
2004350018.tif 000013
【００４７】
となり、Ｖ２′の変動分ΔＶ２′は、
【００４８】
【数１２】
2004350018.tif 000014
【００４９】
となって、αの値に大きく依存することになる。
【００５０】
そこで、Ｒ１，Ｒ２がＲ１（１＋α），Ｒ２（１＋α）という値にばらつくのに連動して、Ｖ１が、
【００５１】
【数１３】
2004350018.tif 000015
【００５２】
という値にばらつくような回路構成とすると、前記（数１１）は、
【００５３】
【数１４】
2004350018.tif 000016
【００５４】
となり、（数１０）のＶ２から（数１４）のＶ２″への変化分ΔＶは、
【００５５】
【数１５】
2004350018.tif 000017
【００５６】
とすることができる。この（数１５）に従えば、βの値を最適化するような構成を採用することで、変化分ΔＶを抑えることができる。
【００５７】
αとβの比率をｋとする。
【００５８】
【数１６】
2004350018.tif 000018
【００５９】
これを（数１５）に代入すると、
【００６０】
【数１７】
2004350018.tif 000019
【００６１】
ここで、変数ｘの関数ｙを考える。
【００６２】
【数１８】
2004350018.tif 000020
【００６３】
ｘを、例えば、−０．１≦ｘ≦０．１の範囲で、０．０１刻みで変化させたときのｙの変化をみると、ｙは充分に０に近い値をとり、ほとんど変動しない。
【００６４】
このことに基づいて、（数１７）の変化分ΔＶをできるだけ小さくするためには、
【００６５】
【数１９】
2004350018.tif 000021
【００６６】
とすればよいと分かる。（数１９）が成立するときは、（数９）、（数８）より、
【００６７】
【数２０】
2004350018.tif 000022
【００６８】
が成り立つ。そして、この場合、（数１７）は、次のようになる。
【００６９】
【数２１】
2004350018.tif 000023
【００７０】
であり、例えば、−０．１≦α≦０．１の範囲では、
【００７１】
【数２２】
2004350018.tif 000024
【００７２】
となる。αのさらに広い範囲でも成り立つ。すなわち、Ｒ０＝Ｒ２の条件で、Ｒ１，Ｒ２についてのαの変動に対して、β＝ｋ・αの関係（比例的関係）において、Ｖ１をβ変動させれば、Ｖ２の変動を充分に抑制することができる。
【００７３】
次のような別のアプローチもある。
【００７４】
（数１５）において、β＝ｋ・αを代入すると、
【００７５】
【数２３】
2004350018.tif 000025
【００７６】
ここで、
【００７７】
【数２４】
2004350018.tif 000026
【００７８】
とおく。すなわち、
【００７９】
【数２５】
2004350018.tif 000027
【００８０】
とする。この場合、
【００８１】
【数２６】
2004350018.tif 000028
【００８２】
が成立し、ΔＶ≒０となる。（数２１），（数２６）の変化分ΔＶを図２で実線で示す。破線は従来技術の場合である。
【００８３】
次に、具体的な例をあげて説明する。
【００８４】
（数２０）のようにＲ０＝Ｒ２であれば、その結果として、（数２１）が成立する。
【００８５】
一方、たとえＲ０≠Ｒ２であっても、（数２５）が成立すれば、すなわち、例えば、Ｒ２＝２・Ｒ１であってｋ＝１／３が成立するのであれば、また、Ｒ２＝３・Ｒ１であってｋ＝１／４が成立するのであれば、（数２６）が成立する。
【００８６】
すなわち、Ｒ０＝Ｒ２であれば、それだけで（数２０）が成立する。また、Ｒ０≠Ｒ２であっても、（数２５）のｋ＝１／（１＋Ｒ２／Ｒ０）が成立すればよい。
【００８７】
以上のような回路構成の調整によって、変化分ΔＶを抑えることができる。
【００８８】
（実施の形態２）
図３は本発明の実施の形態２のレベル変換回路の構成を示す回路図である。図３において、実施の形態１の図１におけるのと同じ符号は同一構成要素を指しているので、詳しい説明は省略する。
【００８９】
本実施の形態においては、基準電圧発生回路４における抵抗素子は、従来技術の図５の場合と同様に、レベル変換回路１の内部抵抗素子の構成素材とは特に関係を有するものとはなっていない。代わりに、電流駆動型信号発生回路５からロード抵抗Ｒ０に流す入力電流Ｉ０に対するレプリカ電流Ｉ５をＶＩ変換回路２に作用させるように構成してある。そのために、電流駆動型信号発生回路５にレベル変換用レプリカ信号発生端子１１を設け、ＶＩ変換回路２にレベル変換レプリカ信号入力端子１２を設け、基準抵抗Ｒ１とグラウンドとの間にレプリカ用ロード抵抗Ｒ５を接続し、レベル変換用レプリカ信号発生端子１１をレベル変換レプリカ信号入力端子１２に接続している。これにより、レプリカ用ロード抵抗Ｒ５に電流駆動型信号発生回路５からのレプリカ電流Ｉ５を供給する。
【００９０】
電流駆動型信号発生回路５のレベル変換信号発生端子１０からの入力電流Ｉ０がＩ０（１＋γ）とばらついた場合に、レプリカ用ロード抵抗Ｒ５にレプリカ電流Ｉ５を流すことによって、レベル変換出力電圧Ｖ２の信号レベルのばらつきを低減させる手法について説明する。
【００９１】
【数２７】
2004350018.tif 000029
【００９２】
（数１）を（数２）の代入で以下のように変形する。
【００９３】
【数２８】
2004350018.tif 000030
【００９４】
ここで、Ｉ０にＩ０（１＋γ）を代入すると、
【００９５】
【数２９】
2004350018.tif 000031
【００９６】
となり、Ｖ２′の変動分ΔＶ２′は、（数２９）から（数２８）を引き算して、
【００９７】
【数３０】
2004350018.tif 000032
【００９８】
となって、γの値に大きく依存することになる。
【００９９】
そこで、Ｉ０がＩ０（１＋γ）という値にばらつくのに連動して、Ｉ２が、
【０１００】
【数３１】
2004350018.tif 000033
【０１０１】
という値にばらつくような回路構成とすれば、前記（数２９）は、
【０１０２】
【数３２】
2004350018.tif 000034
【０１０３】
となる。（数２８）のＶ２から（数３２）のＶ２″への変化分ΔＶは、
【０１０４】
【数３３】
2004350018.tif 000035
【０１０５】
とすることができる。したがって、（数３３）に従えば、λの値を最適化するような構成を採用することで、変化分ΔＶを抑えることができる。このために、入力電流Ｉ０のレプリカ電流Ｉ５をレプリカ用ロード抵抗Ｒ５に流すことにより、基準電流Ｉ１に入力電流Ｉ０のレプリカ電流Ｉ５を加える回路構成を採用している。
【０１０６】
まず、レプリカ用ロード抵抗Ｒ５にレプリカ電流Ｉ５を流すことにより、基準電流Ｉ１は、
【０１０７】
【数３４】
2004350018.tif 000036
【０１０８】
となる。レベル変換用電流Ｉ２は、基準電流Ｉ１のｎ倍であるので、
【０１０９】
【数３５】
2004350018.tif 000037
【０１１０】
である。ここで、レプリカ電流Ｉ５も入力電流Ｉ０と同様にＩ５（１＋γ）という値にばらつくものとして、
【０１１１】
【数３６】
2004350018.tif 000038
【０１１２】
とする。また、上記（数３１）のとおり、Ｉ２→  Ｉ２（１−λ）であるので、（数３５）は、
【０１１３】
【数３７】
2004350018.tif 000039
【０１１４】
のようになる。これを変形して、
【０１１５】
【数３８】
2004350018.tif 000040
【０１１６】
（数３５）を（数３８）に代入して整理すると、
【０１１７】
【数３９】
2004350018.tif 000041
【０１１８】
となる。さらに、（数３９）を（数３３）に代入すると、
【０１１９】
【数４０】
2004350018.tif 000042
【０１２０】
である。ここで、ΔＶ＝０とするには、レプリカ電流Ｉ５が、
【０１２１】
【数４１】
2004350018.tif 000043
【０１２２】
であればよい。レプリカ電流Ｉ５が（数４１）を満たすときの（数４０）の変化分ΔＶを図４で実線で示す。破線は従来技術の場合である。
【０１２３】
一例として、Ｒ１＝３００Ω、Ｒ２＝１００Ω、Ｒ０＝Ｒ５＝５０Ω、ｎ＝４、Ｉ０＝２４ｍＡとすると、（数４１）より、Ｉ５＝１４ｍＡであれば、ΔＶ＝０となる。
【０１２４】
図４から分かるように、入力電流Ｉ０のばらつき度合いγに対してレベル変換用電流Ｉ２のばらつき度合いλが最適な値となるように回路構成を調整することによって、変化分ΔＶを抑えることができる。
【０１２５】
なお、上記実施の形態の説明においては、基準電圧発生回路４における抵抗素子がレベル変換回路１の内部抵抗素子の構成素材とは特に関係を有するものではないとしたが、実施の形態１と同様に、内部抵抗素子と同一素材の抵抗素子で基準電圧発生回路４を構成してもよい。
【０１２６】
また、上記のいずれの実施の形態においても、ＶＩ変換回路２、レベル変換信号出力回路３、基準電圧発生回路４、電流駆動型信号発生回路５の具体的構成については、図示のものに限定するものではなく、同様の機能を有する回路構成であればどのようなものでも構わない。
【０１２７】
【発明の効果】
以上のように本発明によれば、基準電圧発生回路における基準電圧発生用の抵抗素子として内部抵抗素子と同じ材質のものを用いることにより、製造ばらつきや温度変動等により内部抵抗素子の抵抗値が変動しても、基準電圧も連動して変動させることができ、レベル変換出力電圧の信号レベルのばらつきを低減させることができる。
【０１２８】
また、レベル変換対象の入力電流に対するレプリカ電流を基準電流に加える回路構成を備えることにより、温度変動等により入力電流が変動しても、レプリカ電流によってレベル変換用電流も連動して変動させることができ、レベル変換出力電圧の信号レベルのばらつきを低減させることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１のレベル変換回路の構成を示す回路図
【図２】本発明の実施の形態１の場合のレベル変換出力電圧のばらつき低減の計算結果を示すグラフ
【図３】本発明の実施の形態２のレベル変換回路の構成を示す回路図
【図４】本発明の実施の形態２の場合のレベル変換出力電圧のばらつき低減の計算結果を示すグラフ
【図５】従来技術のレベル変換回路の構成を示す回路図
【符号の説明】
１  レベル変換回路
２  ＶＩ変換回路
３  レベル変換信号出力回路
４  基準電圧発生回路
５  電流駆動型信号発生回路
６  基準電圧入力端子
７  レベル変換信号入力端子
８  レベル変換信号出力端子
９  基準電圧発生端子
１０  レベル変換信号発生端子
１１  レベル変換レプリカ信号発生端子
１２  レベル変換レプリカ信号入力端子
Ｔｒ１〜Ｔｒ８  ＭＯＳトランジスタ
ＯＡ１  オペアンプ
Ｖ０  入力電圧
Ｖ１  基準電圧
Ｖ２  レベル変換出力電圧
Ｒ０  ロード抵抗
Ｒ１  基準抵抗
Ｒ２  レベル変換用抵抗
Ｒ４  基準電圧発生回路の抵抗素子
Ｒ５  レプリカ用ロード抵抗
Ｉ０  入力電流
Ｉ１  基準電流
Ｉ２  レベル変換用電流
Ｉ５  レプリカ電流
【図１】
2004350018.tif 000044
【図２】
2004350018.tif 000045
【図３】
2004350018.tif 000046
【図４】
2004350018.tif 000047
【図５】
2004350018.tif 000048