(57)【要約】【課題】集積回路において、基地局とトランスポンダの間のデータ伝送の到達範囲をより広大に拡張することが低コストで実現できるように改善を行うこと。【解決手段】少なくとも１つの整流器ダイオードの第１の有効端子が基準電位におかれるように構成する。【選択図】図５Ａ
2004350264.tif 000002
【特許請求の範囲】
【請求項１】
後方散乱ベースのパッシブ又はセミパッシブトランスポンダ（ＴＲ）と、
整流器（ＧＬ１〜ＧＬ６）を有する、特にＣＭＯＳ技術による集積回路（ＩＣ）であって、
前記整流器は、トランスポンダの電圧供給部として、及び/又は検出器回路、特にＲＳＳＩ回路として用いられ、整流器ダイオード（Ｄ１，Ｄ２）、特にショットキーダイオードを含んでおり、
前記ダイオードは、基準電位への接続のためのそれぞれ１つの基準端子（Ｂ１，Ｂ２）と、第１の有効端子（Ａ１，Ａ２，Ｋ１，Ｋ２）および第２の有効端子（Ａ１，Ａ２，Ｋ１，Ｋ２）を有しており、この場合前記第１の有効端子と第２の有効端子（Ａ１，Ａ２，Ｋ１，Ｋ２）の間に、ダイオード区間（Ｄ）が形成されており、前記基準端子（Ｂ１，Ｂ２）と第１有効端子（Ａ１，Ａ２，Ｋ１，Ｋ２）の間には、寄生インピーダンス（ＲＡＢ，ＣＡＢ，ＲＫＢ，ＣＫＢ）が存在する形式の集積回路において、
少なくとも１つの整流器ダイオード（Ｄ１，Ｄ２）の第１の有効端子（Ａ１，Ａ２，Ｋ１，Ｋ２）が基準電位に置かれるように構成されていることを特徴とする集積回路。
【請求項２】
前記基準電位は、アース電位である、請求項１記載の集積回路。
【請求項３】
整流器ダイオードをショットキーダイオード（Ｄ１，Ｄ２）として構成するために、それぞれ１つのドープされたウエル領域（Ｗ）が半導体基板（Ｓ）に設けられており、当該ドープされたウエル領域（Ｗ）の表面には第２の有効端子（Ａ１，Ａ２，Ｋ１，Ｋ２）が金属−半導体接合部として形成され、第１の有効端子（Ａ１，Ａ２，Ｋ１，Ｋ２）は、前記第２の有効端子（Ａ１，Ａ２，Ｋ１，Ｋ２）に対し間隔を空けて縁部領域内に形成され、さらに基準端子（Ｂ１，Ｂ２）は、半導体基板（Ｓ）の表面上で前記ドープされたウエル領域（Ｗ）に隣接して形成されている、請求項１又は２記載の集積回路。
【請求項４】
前記整流器（ＧＬ１〜ＧＬ４）は、ビラール回路（Villardschaltung）として構成されている、請求項１から３いずれか１項記載の集積回路。
【請求項５】
前記整流器ダイオード（Ｄ１）は、自身のアノード（Ａ１）を形成する第１の有効端子が基準電位に接続され、ｐ型ショットキーダイオードとしてｐ型伝導性の半導体基板（Ｓ）上に構成されている、請求項４記載の集積回路。
【請求項６】
前記整流器ダイオード（Ｄ１）は、自身のカソード（Ｋ１）を形成する第１の有効端子が基準電位に接続され、ｎ型ショットキーダイオードとしてｎ型伝導性の半導体基板（Ｓ）上に構成されている、請求項４記載の集積回路。
【請求項７】
前記整流器（ＧＬ５，ＧＬ６）は、グライナッハー回路として構成されている、請求項１から３いずれか１項記載の集積回路。
【請求項８】
前記整流器ダイオード（Ｄ１）は、自身のアノード（Ａ１）を形成する第１の有効端子が基準電位に接続され、ｐ型ショットキーダイオードとしてｐ型伝導性の半導体基板（Ｓ）上に構成され、及び/又は前記整流器ダイオード（Ｄ２）は、自身のカソード（Ｋ２）を形成する第２の有効端子が整流器の出力端子（ＡＡ）に接続され、ｎ型ショットキーダイオードとしてｐ型伝導性の半導体基板（Ｓ）上に構成されている、請求項７記載の集積回路。
【請求項９】
前記整流器ダイオード（Ｄ１）は、自身のアノード（Ａ１）を形成する第１の有効端子が基準電位に接続され、ｐ型ショットキーダイオードとしてｎ型伝導性の半導体基板（Ｓ）上に構成され、及び/又は前記整流器ダイオード（Ｄ２）は、自身のカソード（Ｋ２）を形成する第２の有効端子が整流器の出力端子（ＡＡ）に接続され、ｐ型ショットキーダイオードとしてｎ型伝導性の半導体基板（Ｓ）上に構成されている、請求項７記載の集積回路。
【請求項１０】
前記整流器ダイオード（Ｄ１，Ｄ２）の寄生特性の低減のために、複数の導体路構造部（ＬＢ）がそれらをめぐって僅かな間隔で配設されて、基準電位におかれている、請求項１から９いずれか１項記載の集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、後方散乱ベースのパッシブ又はセミパッシブトランスポンダと、整流器を有し、前記整流器は、トランスポンダの電圧供給部として、及び/又は検出器回路、特にＲＳＳＩ回路として用いられ、整流器ダイオード、特にショットキーダイオードを含んでおり、前記ダイオードは、基準電位への接続のためのそれぞれ１つの基準端子と、第１の有効端子および第２の有効端子を有しており、この場合前記第１の有効端子と第２の有効端子の間に、ダイオード区間が形成されており、前記基準端子と第１有効端子の間には、寄生インピーダンスが存在する、特にＣＭＯＳ技術による集積回路に関している。
【背景技術】
【０００２】
後方散乱ベースのパッシブ又はセミパッシブトランスポンダと、整流器を有しているこの種の集積回路は、例えば無接触型認識システム若しくはいわゆるＲＦＩＤシステムに用いられている。このシステムでは、１つ又は複数の基地局ないし読取り機器と１つ又は複数のトランスポンダの間でワイヤレス方式ないしは無接触方式でデータが伝送される。この集積回路上にはさらに種々のセンサ、例えば温度測定用のセンサが集積化可能である。この種のトランスポンダは、リモートセンサとも称される。
【０００３】
トランスポンダないし送受信装置は、通常は基地局に対するデータ伝送のための能動的送信機は持ち合わせていない。このような能動的でないシステムのことを、そのシステムが固有のエネルギー供給源をもっていなければ受動形システムと称し、固有のエネルギー供給源をもっていれば半受動形システムないしはセミパッシブシステムと称するが、このようなシステムにおいては、基地局の遠方界においてＵＨＦまたはマイクロ波と共働してデータ伝送を行うために通常、いわゆる後方散乱結合（バックスカッターカップリング）が用いられる。これに対しては、基地局から電磁波が送出され、この電磁波は基地局へ伝送すべきデータに応じてトランスポンダの送受信装置により何らかの変調方式で変調され反射される。このことは一般に送受信装置のインピーダンス変化によって行われ、このインピーダンスが変化がそこに接続されているアンテナに反射特性の変化を生じさせる。
【０００４】
ここにおいては伝送到達距離に対するさらなる要求が絶えず増大している。受動形トランスポンダないしはリモートセンサにおいては、その作動に必要な電力が基地局から発せられる電磁フィールドからアンテナを用いてとりだされ、このアンテナには整流器が作動電圧の生成のために接続されている。この整流器は、通常は一段または多段の倍電圧回路として構成され、また整流機能の実現のために整流器ダイオードが含まれており、それらはＵＨＦ領域若しくはそれ以上の作動周波数のもとで大抵はショットキーダイオードとして構成されている。
【０００５】
集積化、例えばＣＭＯＳプロセスにおいては、ショットキーダイオードは、通常はそれぞれ、基準電位への接続のための基準端子と第１の有効端子と第２の有効端子を有している。この場合第１の有効端子と第２の有効端子の間にダイオード区間が形成され、基準端子と第１の有効端子の間では寄生インピーダンスが存在する。
【０００６】
この寄生インピーダンス、特にオーム成分に起因するその実数部は、整流回路の効率を低下させる。なぜならとりわけオーム成分において受信電力の大半が消費されるからである。この寄生インピーダンスは、通常はオーム成分に起因し、望ましくない品質値Ｑしか有さず、そのため整合ネットワークを利用しても不整合を良好に低減したり消去することができない。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の課題は、冒頭に述べたような形式の集積回路において、基地局とトランスポンダの間のデータ伝送の到達範囲をより広大に拡張することが低コストで実現できるように改善を行うことである。
【課題を解決するための手段】
【０００８】
上記課題は本発明により、少なくとも１つの整流器ダイオードの第１の有効端子が基準電位におかれるように構成されて解決される。
【発明の効果】
【０００９】
本発明によれば、基準端子に対して寄生インピーダンスを有する、少なくとも１つの整流器ダイオードの有効端子が、基準電位におかれ、この基準電位には、ダイオードの基準端子が接続されるため、このような手段を用いることによって、入力回路における全ての寄生インピーダンスの総量が低減される。なぜなら当該有効端子と基準端子の間の寄生インピーダンスが全機手段によって短絡されるからである。このように低減された寄生インピーダンスに基づいて、整流器の効率は高められ、これによって基地局とトランスポンダの間の伝送到達範囲も向上される。この場合当該整流器ダイオードは、典型的にはショットキーダイオードであるが、しかしながら本発明はこれに限定されるものではなく、ダイオードとして機能する任意の他の半導体構造、例えばダイオードとして接続された電界効果トランジスタないしバイポーラトランジスタであってもよい。
【発明を実施するための最良の形態】
【００１０】
請求項２に記載の本発明による集積回路の変化実施例によれば、基準電位がアース電位である。このことは、特に簡単なレイアウトに結びつく。なぜならアース電位は、通常は集積回路の多くの箇所に存在するからである。
【００１１】
請求項３に記載の集積回路の変化実施例によれば、整流器ダイオードをショットキーダイオードとして構成するために、それぞれ１つのドープされたウエル領域が半導体基板に設けられており、当該ドープされたウエル領域の表面には第２の有効端子が金属−半導体接合部として形成され、第１の有効端子は、前記第２の有効端子に対し間隔を空けて縁部領域内に形成され、さらに基準端子は、半導体基板の表面上で前記ドープされたウエル領域に隣接して形成される。このように形成されたショットキーダイオードは、公知のプロセスステップによって容易に製造可能である。
【００１２】
請求項４に記載の集積回路の変化実施例によれば、前記整流器は、ビラール回路“Villardschaltung”として構成されている。このビラール回路は、１段又は多段であり得る。有利には、前記整流器ダイオードは、自身のアノードを形成する第１の有効端子が基準電位に接続され、ｐ型ショットキーダイオードとしてｐ型伝導性の半導体基板上に構成されている。代替的に前記整流器ダイオードは、自身のカソードを形成する第１の有効端子が基準電位に接続され、ｎ型ショットキーダイオードとしてｎ型伝導性の半導体基板上に構成されてもよい。この種の接続によれば、第１の有効端子と基準電位の間のそれぞれの寄生インピーダンスが短絡される。
【００１３】
請求項７に記載の集積回路の改善実施例によれば、前記整流器（ＧＬ５，ＧＬ６）は、グライナッハ回路“Greinacherschaltung”として構成される。このグライナッハ回路は、一段又は多段で構成され得る。本発明によれば有利には、前記整流器ダイオードは、自身のアノードを形成する第１の有効端子が基準電位に接続され、ｐ型ショットキーダイオードとしてｐ型伝導性の半導体基板）上に構成され、及び/又は前記整流器ダイオードは、自身のカソードを形成する第２の有効端子が整流器の出力端子に接続され、ｎ型ショットキーダイオードとしてｐ型伝導性の半導体基板上に構成される。また代替的に、前記整流器ダイオードは、自身のアノードを形成する第１の有効端子が基準電位に接続され、ｐ型ショットキーダイオードとしてｎ型伝導性の半導体基板上に構成され、及び/又は前記整流器ダイオードは、自身のカソードを形成する第２の有効端子が整流器の出力端子に接続され、ｐ型ショットキーダイオードとしてｎ型伝導性の半導体基板上に構成されてもよい。
【００１４】
請求項１０に記載の集積回路の改善実施例によれば、前記整流器ダイオードの寄生特性の低減のために、複数の導体路構造部がそれらをめぐって僅かな間隔で配設されて、基準電位、特にアース電位におかれる。この手段によれば、寄生ダイオード構造の品質が改善される。
【実施例】
【００１５】
次に本発明を図面に基づき以下の明細書で詳細に説明する。
【００１６】
図１Ａ〜４Ｂは、本発明による集積回路の整流器として適用可能である、半導体基板内で実現可能なショットキーダイオードの種々異なるタイプをそれぞれ表わした図である。
【００１７】
図１Ａは、ｐ型ドープされた半導体基板内のｐ型ショットキーダイオードの概略図である。このショットキーダイオードの形成のために、半導体基板Ｓ内にｐ型ドープされたウエル領域が設けられており、その表面にはリングアノードＡが第１の有効端子として縁部領域に構成されている。このリングアノードＡは、円形、正方形、長方形あるいはその他の形態で形成可能である。前記基板Ｓは、相応にドープされたウエルとして構成可能である。カソードＫは、第２の有効端子として、また金属−半導体接合部として、当該ウエル領域Ｗ表面のリングアノードＡの内側に設けられ、環状の基準端子Ｂは、ドープされたウエル領域に隣接して半導体基板Ｓの表面に設けられる。この基準端子Ｂは、基準電位への接続に用いられる。ダイオード区間は、第１の有効端子Ａと第２の有効端子Ｋの間に形成される。
【００１８】
図１Ｂは、図１Ａのｐ型ショットキーダイオードの付属回路の概略図である。誘導的な要素は、幾何学的なディメンションに基づいて無視できる。アノードＡとカソードＫの間には、抵抗ＲＳがダイオードＤと直列に接続されており、これは本来のダイオード区間を表わしている。このダイオードＤと直列抵抗ＲＳに並列に、抵抗ＲＰとコンデンサＣＰからなる直列回路が接続されている。これはいわゆる障壁部分を表わす。基準端子ＢとアノードＡ（これは第１の有効端子を形成する）の間の寄生インピーダンスは、抵抗ＲＡＢによって表わされている。この寄生インピーダンス、いわゆるウエル寄生分は、実質的に、ウエル領域Ｗと周囲の半導体基板Ｓの間の作用によって引き起される。
【００１９】
図２Ａは、ｐ型半導体基板Ｓ内のｎ型ショットキーダイオードの概略図である。図示の実施形態は、ウエル領域Ｗのドーピングまでは図１Ａのものに相応している。ここではウエル領域Ｗのドーピングの変更に基づいて、図１Ａでのアノードとカソードが入れ替わっている。第１の環状の有効端子は、ウエル領域Ｗの縁部領域にあって当該実施形態ではカソードＫであり、第２の有効端子はアノードＡである。
【００２０】
図２Ｂは、図２Ａのｎ型ショットキーダイオードの付属回路の概略図である。図１Ｂと比較してアノードＡとカソードＫが入れ替わっており、第１の有効端子としてのカソードＫと基準端子Ｂの間には、図１Ｂの抵抗ＲＡＢに代えてコンデンサＣＫＢと抵抗ＲＫＢが直列に設けられている。
【００２１】
図３Ａは、ｎ型ドープされた半導体基板内のｐ型ショットキーダイオードであり、図３Ｂは図３Ａの付属回路を示したものである。図１Ａとの違いは、ここでは基板Ｓがｎ型ドープされていることである。これにより、アノードＡと基準端子Ｂの間の寄生インピーダンスは、付加的に容量性の要素を有し、これはコンデンサＣＡＢで表わされている。第１の有効端子は、この実施形態ではアノードＡであり、第２の有効端子はカソードＫである。
【００２２】
図４Ａは、ｎ型ドープされた半導体基板内のｎ型ショットキーダイオードであり、図４Ｂは図４Ａの付属回路を示したものである。図２Ａとの違いは、基板Ｓがここではｎ型ドープされていることである。これにより、カソードＫと基準端子Ｂの間に、抵抗ＲＫＢのみによって表わされる寄生インピーダンスが存在する。第１の有効端子は、この実施形態ではカソードＫであり、第２の有効端子はアノードＡである。
【００２３】
図５Ａには、本発明の第１の実施形態による、ｐ型ドープされた半導体基板内で実現可能なビラール回路における整流器ＧＬ１の回路図が示されている。ここに図示されていないアンテナは、入力端子ＥＡとアース基準電位に接続されている。作動電圧は、出力端子ＡＡとアース基準電位の間でタップされる。入力端子ＥＡと出力端子ＡＡの間には、コンデンサＣ１とダイオードＤ２が直列に接続されている。このダイオードＤ２は、図２Ａの形式によるｎ型ショットキーダイオードとして構成されており、その図２ＢによるＨＦ代用回路図に基づいて示されている。ダイオードＤ２のカソード端子Ｋ２は、出力端子ＡＡに接続されている。この出力端子ＡＡとアース基準電位の間にはコンデンサＣ２が接続されている。ダイオードＤ２のアノード端子Ａ２は、ダイオードＤ１のカソード端子Ｋ１並びにコンデンサＣ１に接続されている。このダイオードＤ１は、図１Ａの形式によるｐ型ショットキーダイオードとして構成され、図１ＢによるそのＨＦ代用回路図に基づいて表わされている。そのアノード端子Ａ１、すなわちその第１の有効端子は、基準端子Ｂ１のようにアースに接続される。従ってこのダイオードＤ１の寄生インピーダンスＲＡＢは、短絡される。これにより整流器ＧＬ１の効率は著しく向上する。
【００２４】
図５Ｂは、本発明の第２の実施形態によって、同じようにｐ型ドープされた半導体基板内で実現され得るビラール回路の整流器ＧＬ２の回路図を示している。ここでの図５Ａとの違いは、ダイオードＤ１が図２Ａの形式によるｎ型ショットキーダイオードとして構成され、ダイオードＤ２が図１Ａの形式によるｐ型ショットキーダイオードとして構成されていることと、ダイオードＤ１及びＤ２の通流方向が反転されている点である。ダイオードＤ２のアノード端子Ａ２は、出力端子ＡＡと接続されている。ダイオードＤ２のカソード端子Ｋ２はダイオードＤ１のアノード端子Ａ１と接続されている。ここでの回路接続によれば、整流器ＧＬ２がその出力端子ＡＡから負の供給電圧を生成している。ダイオードＤ１のカソード端子Ｋ１、すなわち第１の有効端子は、その基準端子Ｂ１がアースにおかれているので、コンデンサＣＫＢと抵抗ＲＫＢから形成された寄生インピーダンスは短絡する。これによって、整流器ＧＬ２の効率が著しく向上される。
【００２５】
図６Ａは、ｎ型ドープされた半導体基板内のビラール回路の整流器ＧＬ３の回路図であり、ここではダイオードＤ１が図４Ａの方式によるｎ型ショットキーダイオードとして構成され、ダイオードＤ２は、図３Ａの方式によるｐ型ショットキーダイオード構成されている。この整流器ＧＬ３は、その出力端子ＡＡにいて負の供給電圧を生成する。ダイオードＤ１のカソード端子Ｋ１、すなわちその第１の有効端子は、基準端子Ｂ１のようにアースにおかれているので、ダイオードＤ１の寄生インピーダンスＲＫＢは、短絡される。それにより整流器ＧＬ３の効率が著しく向上する。
【００２６】
図６Ｂは、ｎ型ドープされた半導体基板内のビラール回路の整流器ＧＬ４の回路図であり、ここではダイオードＤ１及びＤ２が図３Ａの方式によるｐ型ショットキーダイオード構成されている。ダイオードＤ１のアノード端子Ａ１、すなわちその第１の有効端子は、基準端子Ｂ１のようにアースに接続されている。それにより、コンデンサＣＡＢと抵抗ＲＡＢから形成される寄生インピーダンスは短絡され、これによって当該整流器ＧＬ４の効率が著しく向上する。
【００２７】
図７は、ｐ型ドープされた半導体基板内のグライナッハ回路における整流器ＧＬ５の回路図である。図示されていないアンテナは、入力端子ＥＡ１とＥＡ２に接続されている。作動電圧は、出力端子ＡＡとアース基準電位の間でタップされる。第１の入力端子ＥＡ１と出力端子ＡＡの間にダイオードＤ２が接続されている。このダイオードＤ２は、図２Ａの方式によるｎ型ショットキーダイオードとして構成され、その図２ＢのＨＦ代用回路図に基づいて示されている。ダイオードＤ２のカソード端子Ｋ２は、出力端子ＡＡに接続されている。この出力端子ＡＡと第２の入力端子ＥＡ２の間には、コンデンサＣ３がループ接続されており、アース基準電位と第２の入力端子ＥＡ２の間には、コンデンサＣ４がループ接続されている。ダイオードＤ２のアノード端子Ａ２は、ダイオードＤ１のカソード端子Ｋ１と第１入力端子ＥＡ１に接続されている。このダイオードＤ１は、図１Ａの形式によるｐ型ショットキーダイオードとして構成され、図１ＢによるＨＦ代用回路図に基づいて示されている。そのアノード端子Ａ１、すなわちその第１の有効端子は、基準端子Ｂ１のようにアースに接続されている。そのためダイオードＤ１の寄生インピーダンスは、短絡され、それによって当該整流器ＧＬ５の効率が著しく高められる。
【００２８】
図８は、２つのダイオードＤ１とＤ２を有する（これらはここでは図３Ａの形式によるｐ型ショットキーダイオードとして構成されている）ｎ型半導体基板内のグライナッハ回路における整流器ＧＬ６の回路図である。ここではダイオードＤ１のアノード端子、すなわち第１の有効端子は、基準端子Ｂ１のようにアースに接続されている。従ってこのダイオードＤ１の寄生インピーダンス（これは直列に接続されている抵抗ＲＡＢとコンデンサＣＡＢからなる）は、短絡され、それによって当該整流器ＧＬ６の効率が著しく高められる。
【００２９】
前述してきた整流器ＧＬ１〜ＧＬ６は、供給電圧の生成のために用いられることができるが、検出器回路としての利用にも適しているし、あるいはいわゆるレシーバストレングスインジケータ回路（ＲＳＳＩ回路）として搬送波と合わせて電圧中断の検出のために用いることも可能である。また図示のダイオードは、それぞれ複数のダイオードの並列回路から形成することも可能である。
【００３０】
図示されてきた全ての実施形態は、次の点で共通している。すなわち整流器ＧＬ１〜ＧＬ６の寄生要素が、基準端子に対する寄生インピーダンスを有している、整流器ダイオードの有効端子を基準電位におくことで最小化されている点である。これによって基地局とトランスポンダの間で得ることのできるデータ伝送の到達範囲が格段に拡張されるものになる。
【００３１】
図９は、図５Ａ〜図８による前述してきたタイプの整流器ＧＬと評価回路ＡＳ（これは例えば図示されていない第５の状態装置と類似の回路ユニットを含み得る）を有している、トランスポンダＩＣ（ＴＲＩＣ）の形態の集積回路の概略的ブロック回路図である。このトランスポンダＩＣ（ＴＲＩＣ）ないしその評価回路ＡＳは、後方散乱ベースのパッシブトランスポンダを実現し得る。整流器ＧＬの入力端子ＥＡ１及びＥＡ２は、図示されていないアンテナに接続されており、このアンテナが当該トランスポンダＩＣ（ＴＲＩＣ）の作動に必要な電力を図示されていない基地局からの発信された電磁界から受け取る。整流器ＧＬは、当該トランスポンダＩＣ（ＴＲＩＣ）ないしその評価回路ＡＳの給電に用いられる作動電圧を生成する。
【００３２】
図１０は、ショットキーダイオードＳＤの寄生特性低減のための導体路構造ＬＢの概略的平面図である。この導体路構造ＬＢは、環状の導体路として実現されており、この導体路は、それぞれのショットキーダイオードＳＤの周りに最小の間隔をおいて配置されており、さらにアース電位におかれている。このショットキーダイオードＳＤが図１Ａ〜図４Ａに従って構成されているならば、この導体構造ＬＢは、半導体基板Ｓの表面で基準端子Ｂを囲繞するように配設することが可能となる。この導体構造ＬＢは、寄生ダイオード区間の品質を向上させる。また図５Ａ〜図８の整流器に適用されたショットキーダイオードによれば、有利にはそのような導体路構造によって選択的にシングルまたはマルチ的な囲繞構造が可能となる。
【図面の簡単な説明】
【００３３】
【図１】Ａはｐ型ドープされた半導体基板内のｐ型ショットキーダイオードの概略図、ＢはＡのｐ型ショットキーダイオードの付属回路の概略図
【図２】Ａはｐ型ドープされた半導体基板内のｎ型ショットキーダイオードの概略図、ＢはＡのｎ型ショットキーダイオードの付属回路の概略図
【図３】Ａはｎ型ドープされた半導体基板内のｐ型ショットキーダイオードの概略図、ＢはＡのｐ型ショットキーダイオードの付属回路の概略図
【図４】Ａはｎ型ドープされた半導体基板内のｎ型ショットキーダイオードの概略図、ＢはＡのｎ型ショットキーダイオードの付属回路の概略図
【図５Ａ】本発明の第１の実施形態によるｐ型ドープされた半導体基板内のビラール回路の概略図
【図５Ｂ】本発明の第２の実施形態によるｐ型ドープされた半導体基板内のビラール回路の概略図
【図６Ａ】本発明の第１の実施形態によるｎ型ドープされた半導体基板内のビラール回路の概略図
【図６Ｂ】本発明の第２の実施形態によるｎ型ドープされた半導体基板内のビラール回路の概略図
【図７】ｐ型ドープされた半導体基板内のグライナッハ回路の概略図
【図８】ｎ型ドープされた半導体基板内のグライナッハ回路の概略図
【図９】後方散乱ベースのパッシブトランスポンダを有する集積回路の概略的ブロック回路図
【図１０】ショットキーダイオードの寄生特性低減のための導体路構造の概略的平面図
【符号の説明】
【００３４】
Ａ      アノード
Ｋ      カソード
Ｂ      基準端子
ＲＡＢ  抵抗
ＣＫＢ  コンデンサ
ＲＫＢ  抵抗
ＣＡＢ  コンデンサ
【図１】
2004350264.tif 000003
【図２】
2004350264.tif 000004
【図３】
2004350264.tif 000005
【図４】
2004350264.tif 000006
【図５Ａ】
2004350264.tif 000007
【図５Ｂ】
2004350264.tif 000008
【図６Ａ】
2004350264.tif 000009
【図６Ｂ】
2004350264.tif 000010
【図７】
2004350264.tif 000011
【図８】
2004350264.tif 000012
【図９】
2004350264.tif 000013
【図１０】
2004350264.tif 000014