(57)【要約】【課題】トランスの実装面積を低減し、より小型化及び低コスト化を可能にするスイッチング電源装置用トランスを提供する。【解決手段】界磁を形成する板状の磁性材料１１，１３を互いに対向して配置し、この磁性材料の板１１，１３の少なくとも一方から他方の板に向かって突出し界磁を形成する磁性材料としての第一の脚１２、第二の脚１４、第三の脚１６、および第四の脚１８を順に一体に設ける。第二の脚１４に、メインの電力を送る一次巻線コイルＮ１及び二次巻線コイルＮ２を配置してメイントランスＴ１を形成し、第四の脚１８に、信号伝達用の一次巻線コイルＮ１１及び二次巻線コイルＮ２１を配置して信号伝達用トランスＴ２を形成する。メイントランスＴ１の一次巻線Ｎ１と、信号伝達用トランスＴ２の一次巻線Ｎ１１および二次巻線Ｎ２１の巻き方向を、反対方向に設定する。【選択図】        図１
2004349293.tif 000002
【特許請求の範囲】
【請求項１】
界磁を形成する板状の磁性材料を互いに対向して配置し、この磁性材料の板の少なくとも一方から他方の板に向かって突出し界磁を形成する磁性材料としての第一の脚、第二の脚、第三の脚、および第四の脚を順に一体に設け、前記第二の脚に、メインの電力を送る一次巻線コイルおよび二次巻線コイルを配置してメイントランスを形成し、前記第四の脚に、信号伝達用の一次巻線コイルおよび二次巻線コイルを配置して信号伝達用トランスを形成したことを特徴とするスイッチング電源装置用トランス。
【請求項２】
前記第一の脚、第二の脚、第三の脚、および第四の脚の断面積は、前記第二の脚の断面積＞第三の脚の断面積＞＝第一の脚の断面積＞第四の脚の断面積、となるように形成されていることを特徴とする請求項１記載のスイッチング電源装置用トランス。
【請求項３】
前記メイントランスの一次巻線と、前記信号伝達用トランスの一次巻線および信号伝達用トランスの二次巻線の巻き方向を、反対方向に設定したことを特徴とする請求項１または２記載のスイッチング電源装置用トランス。
【請求項４】
前記の各トランスの巻線を、回路基板のプリントパターンの導体で形成したことを特徴とする３記載のスイッチング電源装置用トランス。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、電子機器に設けられるスイッチング電源装置用トランスであって、特にプリント配線回路基板に設けられたプリントパターンによるコイルを利用したスイッチング電源装置用トランスに関する。
【０００２】
【従来の技術】
【特許文献１】特開２０００−２６０６３９号公報
従来、直流電圧を変換するために、例えば同期整流型のシングルフォワードコンバータと称されるスイッチング電源装置が用いられている。このスイッチング電源装置は、図５の回路図に示すように、入力電源Ｖ１のプラス側の端子がメイントランスＴ１の一次巻線Ｎ１のドットを付した側の端子に接続され、一次巻線Ｎ１のドットのない側の端子が、ＭＯＳ−ＦＥＴ等の主スイッチング素子ＴＲ１のドレインに接続されている。主スイッチング素子ＴＲ１のソースは、入力電源Ｖ１のマイナス側の端子に接続されている。さらに、主スイッチング素子ＴＲ１のゲートには、遅延回路２を介して制御回路４の制御信号が入力している。制御回路４は、内部に発振回路を備え、制御回路４により主スイッチング素子ＴＲ１をオン／オフさせるための信号を出力する。
【０００３】
また、メイントランスＴ１と並んで、信号伝達用トランスＴ２が設けられている。信号伝達用トランスＴ２の一次巻線Ｎ１１のドットを付した側の端子が、制御回路４の出力に接続され、一次巻線Ｎ１１のドットのない側の端子がコンデンサＣ２を介して入力電源Ｖ１のマイナス側の端子に接続されている。さらに、この一次巻線Ｎ１１のドットのない側の端子は、ダイオードＤ２のアノードに接続され、ダイオードＤ２のカソードは、一次巻線Ｎ１１のドットを付した側に接続されている。
【０００４】
メイントランスＴ１には、界磁を形成する強磁性体材料のコア６が設けられ、コア６を介して２次巻線Ｎ２、及び三次巻線Ｎ３が設けられている。２次巻線Ｎ２のドットを付した側の端子は、フォワード側同期整流素子ＴＲ２のゲートに接続されているとともに、フライホイール側同期整流素子ＴＲ３のドレインに接続されている。さらに、２次巻線Ｎ２のドットを付した側の端子は、出力コンデンサＣ１の一端、及びプラス側の出力端子８に接続されている。二次巻線Ｎ２のドットのない側の端子は、フォワード側同期整流素子ＴＲ２のドレインに接続され、フォワード側同期整流素子ＴＲ２のソースが、出力チョークコイルＬ１のドットを付した側の端子、及びフライホイール側同期整流素子ＴＲ３のソースに接続されている。そして、出力チョークコイルＬ１のドットのない側の端子が、出力コンデンサＣ１の他端に接続されているとともに、マイナス側の出力端子９に接続されている。
【０００５】
また、三次巻線Ｎ３のドットのない側の端子はダイオードＤ１のアノードに接続され、ダイオードＤ１のカソードは、フライホイール側同期整流素子ＴＲ３のゲートに接続されているとともに、スイッチ素子ＴＲ４のドレインに接続されている。三次巻線Ｎ３のドットを付した側の端子は、スイッチ素子ＴＲ４のソースに接続されているとともに、フォワード側同期整流素子ＴＲ２のソースに接続されている。
【０００６】
さらに、信号伝達用トランスＴ２は、メイントランスＴ１とは別体で、メイントランスＴ１のコア６とは別体のコア７を有し、コア７を介して二次巻線Ｎ２１が設けられ、二次巻線Ｎ２１のドットを付した側の端子が、スイッチ素子ＴＲ４のゲートに接続され、二次巻線２１のドットのない側の端子が、メイントランスＴ１の三次巻線Ｎ３のドットを付した側に接続されている。
【０００７】
この同期整流型シングルフォワードコンバータの回路動作は、図６（ａ）に示すように、制御回路４からは、主スイッチング素子ＴＲ１をオン／オフさせるための信号を出力する。そして、図６の期間Ａで示されるように、制御回路４から出力されたパルス信号は、遅延回路２に入力される。さらに、遅延回路２では、制御回路４から出力されたパルスを一定の時間（図６中に示した遅延時間ｄ）だけ遅延させて、パルスを出力する。遅延回路２の出力は、主スイッチング素子ＴＲ１のゲートに入力される（図６（ｂ））。
【０００８】
主スイッチング素子ＴＲ１がオンすると、入力電源Ｖ１からメイントランスＴ１の一次巻線Ｎ１のドットを付した側の端子にプラスの電圧が印加され、同時にメイントランスＴ１の一次巻線Ｎ１のドットを付した側の端子に電流が流れ込む。このとき、メイントランスＴ１の二次巻線Ｎ２のドットを付した側の端子からプラスの電圧が出力され、同時に、メイントランスＴ１の二次巻線のドットを付した側の端子から電流が流れ出す。
【０００９】
メイントランスＴ１の二次巻線Ｎ２のドットを付した側の端子からプラスの電圧が出力されると、フォワード側同期整流素子ＴＲ２のゲートに電圧が印加され（図６（ｅ））、フォワード側同期整流素子ＴＲ２が、主スイッチング素子ＴＲ１のオンと同期してオンする。これにより、メイントランスＴ１の二次巻線Ｎ２のドットを付した側の端子から出力された電流は、出力コンデンサＣ１、若しくは出力端子８に接続されている図示されていない負荷を経由し、出力チョークコイルＬ１のドットの無い側の端子からドットを付した側の端子を経由し、フォワード側同期整流素子ＴＲ２のソースからドレインを経て、メイントランスＴ１の二次巻線Ｎ２のドットの無い側の端子に流れ込む。このとき、出力チョークコイルＬ１のドットの無い側の端子には、プラスの電圧が印加されている状態となり、出力チョークコイルＬ１は、磁気エネルギーを蓄積する。
【００１０】
次に、期間Ａから期間Ｂへ移行する瞬間においては、制御回路４の出力がオフし、遅延時間ｄが経過して、主スイッチング素子ＴＲ１がオフすると、メイントランスＴ１の一次巻線Ｎ１のドットを付した側の端子への電流の流れ込み、およびメイントランスＴ１の二次巻線Ｎ２のドットを付した側の端子からの電流の流れ出しが止まる（図６（ｃ））。このとき、メイントランスＴ１の二次巻線Ｎ２のドットを付した側の端子の電圧は、プラス側からゼロまで低下する（図６（ｄ））。
【００１１】
そして、メイントランスＴ１の二次巻線Ｎ２のドットを付した側の端子の電圧がプラスからゼロに変化すると、フォワード側同期整流素子ＴＲ２のゲート電圧もゼロになり、フォワード側同期整流素子ＴＲ２が、主スイッチング素子ＴＲ１と同期してオフする（図６（ｅ））。
【００１２】
その後、期間Ｂにおいて、メイントランスＴ１に流れていた励磁電流によって、メイントランスＴ１の一次巻線Ｎ１のドットを付した側の端子、およびメイントランスＴ１の二次巻線Ｎ２のドットを付した側の端子にマイナスの電圧が発生し、メイントランスＴ１のリセット動作が行われる（図６のＴ１のリセット期間）。
【００１３】
メイントランスＴ１の二次巻線Ｎ２のドットを付した側の端子にマイナスの電圧が発生すると、メイントランスＴ１の三次巻線Ｎ３のドットのない側の端子にプラスの電圧が発生する。このときメイントランスＴ１の三次巻線Ｎ３に発生した電圧は、ダイオードＤ１を経由して、フライホイール側同期整流素子ＴＲ３のゲートに印加される（図６（ｆ））。そして、フライホイール側同期整流素子ＴＲ３のゲート電圧が上昇すると、フライホイール側同期整流素子ＴＲ３がオンする（図６のＴＲ３のオン期間）。
【００１４】
この期間Ｂの間は、上記期間Ａで出力チョークコイルＬ１が蓄えた磁気エネルギーが放出されるもので、出力チョークコイルＬ１のドットを付した側の端子にプラスの電圧が発生し、ドットの無い側の端子にマイナスの電圧が発生する。そして、出力チョークコイルＬ１のドットを付した側の端子から電流が流れ出し、フライホイール側同期整流素子ＴＲ３のソースからドレインを経由し、出力コンデンサＣ１、もしくは、出力端子８，９間に接続されている図示されていない負荷を経て、出力チョークコイルＬ１のドットの無い側の端子へと電流が流れ込む。
【００１５】
次に制御回路４の出力がオンすると、遅延回路２および信号伝達用トランスＴ２の一次巻線Ｎ１１のドットを付した側の端子にプラスの電圧が印加される。このとき、主スイッチング素子ＴＲ１は、遅延回路２による遅延時間ｄだけ、遅延回路２からの出力が遅れるため、制御回路４がオンしたときにはオンしない。信号伝達用トランスＴ２の一次巻線Ｎ１１のドットを付した側の端子にプラスの電圧を印加されると、二次巻線Ｎ２１のドットを付した側の端子にプラスの電圧が印加される（図６（ｇ））。このとき、スイッチ素子ＴＲ４のゲートが充電され、スイッチ素子ＴＲ４がオンし、フライホイール側同期整流素子ＴＲ３のゲートが放電され（図６（ｆ））、フライホイール側同期整流素子ＴＲ３がオフする。
【００１６】
そして、制御回路４のオンから遅延時間ｄが経過すると、遅延回路２の出力がオンし、上記期間Ａ、期間Ｂ、期間Ｃの動作が繰り返される。
【００１７】
【発明が解決しようとする課題】
上記従来の技術の同期整流シングルフォワードコンバータの回路では、期間Ｃの存在は、そのスイッチング電源装置の損失を低減させるために必要な期間である。即ち、期間Ｃが存在することにより、主スイッチング素子ＴＲ１がオンするより先に、フライホイール側同期整流素子ＴＲ３が必ずオフしている。もし、主スイッチング素子ＴＲ１がオンしてからもフライホイール側同期整流素子ＴＲ３がオンする期間が存在すると、主スイッチング素子ＴＲ１のオンにより、メイントランスＴ１の二次巻線Ｎ２のドットを付した側の端子から流れ出した電流がフライホイール側同期整流素子ＴＲ３を通過し、フォワード側同期整流素子ＴＲ２を流れて、メイントランスＴ１のドットの無い側の端子に流れ込む。つまり、主スイッチング素子ＴＲ１とフライホイール側同期整流素子ＴＲ３が同時にオンしている期間は、メイントランスＴ１の二次巻線Ｎ２がショートされている状態となり、電源装置にとって著しい損失となる。
【００１８】
従って、従来の同期整流シングルフォワードコンバータは、メイントランスＴ１と信号伝達用トランスＴ２の２個のトランスを必要としており、電源装置の回路基板のトランスを実装する面積が増加したり、２個のトランスを必要とするために、トランスの部材コストや実装工賃や管理費等のコストの増加を招いていた。
【００１９】
そこで、これらの問題を解決する手段として、特許文献１に開示されている構造のスイッチング電源装置も提案されている。特許文献１には、中脚とこの中脚と等間隔に配置された一対の外脚とから成る一体のコアを備え、このコアの中脚の周囲に第１プリントコイルが形成され、一対の外脚の周囲に各々第２プリントコイルを備えたコイル装置及びこれを用いたスイッチング電源装置が開示されている。そして、このコイル装置は、第１プリントコイルから発生した磁束と鎖交して発生した第２プリントコイルの誘起電圧が相殺され、さらに第２プリントコイルから発生した磁束が相殺されるようにしている。
【００２０】
しかし、この特許文献１に開示された構造のトランスでは、トランスコアの外脚の両側に巻線を設置する必要があるため、トランスの巻線をプリントパターンで形成する場合、トランスコアの外脚の両側に回路基板の巻き線エリアを配置する必要があり、トランスコアを回路基板上に配置する際の自由度を著しく阻害していた。また、コアの両側の外脚に形成したコイルをそれぞれ直列に接続する必要があるため、接続のための配線が、トランスを横切って接続されることになり、回路基板及びスイッチング電源装置の小型化の妨げとなっていた。
【００２１】
この発明は、上記従来の技術の問題点に鑑みて成されたもので、トランスの実装面積を低減し、トランスコアを回路基板上に配置する際の自由度を高め、実装工数や管理費等のコストの低減も可能であり、より小型化及び低コスト化を可能にするスイッチング電源装置用トランスを提供することを目的とする。
【００２２】
【課題を解決するための手段】
この発明は、界磁を形成する板状の磁性材料を互いに対向して配置し、この磁性材料の板の少なくとも一方から他方の板に向かって突出し界磁を形成する磁性材料としての第一の脚、第二の脚、第三の脚、および第四の脚を順に一体に設け、前記第二の脚に、メインの電力を送る一次巻線コイルおよび二次巻線コイルを配置してメイントランスを形成し、前記第四の脚に、信号伝達用の一次巻線コイルおよび二次巻線コイルを配置して信号伝達用トランスを形成したスイッチング電源装置用トランスである。
【００２３】
前記第一の脚、第二の脚、第三の脚、および第四の脚の断面積は、前記第二の脚の断面積＞第三の脚の断面積＞＝第一の脚の断面積＞第四の脚の断面積、となるように形成されている。さらに、前記メイントランスの一次巻線と、前記信号伝達用トランスの一次巻線および信号伝達用トランスの二次巻線の巻き方向を、反対方向に設定したものである。前記の各トランスの巻線は、回路基板のプリントパターンの導体で形成されている。
【００２４】
この発明のスイッチング電源装置用トランスは、メイントランスと信号伝達用トランスの界磁を形成するコアを一体に形成し、互いのトランスの巻き線の影響を抑えるように、コアの形状及び巻き線の配置を形成したものである。
【００２５】
【発明の実施の形態】
以下、この発明の実施形態について図面に基づいて説明する。図１〜図４はこの発明の一実施形態について説明したものであり、この実施形態のスイッチング電源装置用トランスは、図２に示すように、図５の従来の同期整流シングルフォワードコンバータと同様の回路構成であり、メイントランスＴ１のコア１０を、図１に示すような一体の構成としたものである。
【００２６】
先ず、この実施形態のスイッチング電源装置は、図２の回路図に示すように、入力電源Ｖ１のプラス側の端子がメイントランスＴ１の一次巻線Ｎ１のドットを付した側の端子に接続され、一次巻線Ｎ１のドットのない側の端子が、ＭＯＳ−ＦＥＴ等の主スイッチング素子ＴＲ１のドレインに接続されている。主スイッチング素子ＴＲ１のソースは、入力電源Ｖ１のマイナス側の端子に接続されている。さらに、主スイッチング素子ＴＲ１のゲートには、遅延回路２を介して制御回路４の制御信号が入力している。制御回路４は、内部に発振回路を備え、制御回路４により主スイッチング素子ＴＲ１をオン／オフさせるための信号を出力する。
【００２７】
また、メイントランスＴ１と並んで、信号伝達用トランスＴ２がメイントランスＴ１と一体に設けられている。信号伝達用トランスＴ２の一次巻線Ｎ１１のドットを付した側の端子が、制御回路４の出力に接続され、一次巻線Ｎ１１のドットのない側の端子がコンデンサＣ２を介して入力電源Ｖ１のマイナス側の端子に接続されている。さらに、この一次巻線Ｎ１１のドットのない側の端子は、ダイオードＤ２のアノードに接続され、ダイオードＤ２のカソードは、一次巻線Ｎ１１のドットを付した側に接続されている。
【００２８】
メイントランスＴ１には、界磁を形成する強磁性体材料のコア１０が設けられ、コア１０を介して２次巻線Ｎ２、及び三次巻線Ｎ３が設けられている。２次巻線Ｎ２のドットを付した側の端子は、ＭＯＳ−ＦＥＴ等のフォワード側同期整流素子ＴＲ２のゲートに接続されているとともに、ＭＯＳ−ＦＥＴ等のフライホイール側同期整流素子ＴＲ３のドレインに接続されている。さらに、２次巻線Ｎ２のドットを付した側の端子は、出力コンデンサＣ１の一端、及びプラス側の出力端子８に接続されている。二次巻線Ｎ２のドットのない側の端子は、フォワード側同期整流素子ＴＲ２のドレインに接続され、フォワード側同期整流素子ＴＲ２のソースが、出力チョークコイルＬ１のドットを付した側の端子、及びフライホイール側同期整流素子ＴＲ３のソースに接続されている。そして、出力チョークコイルＬ１のドットのない側の端子が、出力コンデンサＣ１の他端に接続されているとともに、マイナス側の出力端子９に接続されている。
【００２９】
また、三次巻線Ｎ３のドットのない側の端子はダイオードＤ１のアノードに接続され、ダイオードＤ１のカソードは、フライホイール側同期整流素子ＴＲ３のゲートに接続されているとともに、ＭＯＳ−ＦＥＴ等のスイッチ素子ＴＲ４のドレインに接続されている。三次巻線３のドットを付した側の端子は、スイッチ素子ＴＲ４のソースに接続されているとともに、フォワード側同期整流素子ＴＲ２のソースに接続されている。
【００３０】
さらに、信号伝達用トランスＴ２は、メイントランスＴ１に設けられたコア１０による界磁を形成し、二次巻線Ｎ２１が設けられ、二次巻線Ｎ２１のドットを付した側の端子が、スイッチ素子ＴＲ４のゲートに接続され、二次巻線２１のドットのない側の端子が、メイントランスＴ１の三次巻線Ｎ３のドットを付した側に接続されている。
【００３１】
次に、この実施形態のメイントランスＴ１とその界磁を形成するコア１０の構成について図１、図３を基にして説明する。この実施形態のメイントランスＴ１は、多層プリント基板２０の各基板２２に形成されたプリントパターン２４により構成されている。コア１０は、磁性材料により一体に形成された板状部１１とこの板状部１１の一方の面から直角に突出した第一の脚１２、第二の脚１４、第三の脚１６、および第四の脚１８から成る。第一の脚１２、第二の脚１４、第三の脚１６、および第四の脚１８は、板状部１１の一端部から順に形成され、他端部に第四の脚１８が位置している。第一の脚１２、第二の脚１４、第三の脚１６、および第四の脚１８の先端部は同一面上に位置し、この先端部に板状部１１と同形状の上板１３が接合される。
【００３２】
コア１０の第二の脚１４の周囲の基板２２には、電力を送る一次巻線Ｎ１および二次巻線Ｎ２がプリントパターンの導体で形成されてメイントランスＴ１を構成している。また、第四の脚１８の周囲の基板２２には、信号伝達用の一次巻線Ｎ１１および二次巻線Ｎ２１がプリントパターンの導体により配置され、信号伝達用トランスＴ２を形成している。このコア１０の各脚部の横断面積は、第二の脚１４の断面積＞第三の脚１６の断面積＞＝第一の脚１２の断面積＞第四の脚１８の断面積の関係にある。
【００３３】
このメイントランスＴ１と信号伝達用トランスＴ２においては、そのプリントパターンによるコイルの巻方向は、メイントランスＴ１の一次巻線Ｎ１と信号伝達用トランスＴ２の一次巻線Ｎ１１の巻き方向が互いに反対方向に設定され、同様にメイントランスＴ１の二次巻線Ｎ２と信号伝達用トランスＴ２の二次巻線Ｎ２１の巻き方向が互いに反対方向に設定されている。
【００３４】
次にこの実施形態のスイッチング電源用トランスの動作、作用について説明する。先ず、このトランスは、主スイッチング素子ＴＲ１がオンした瞬間、図３の矢印で示すように、コア１０の内部で磁束の流れが生じる。磁束は、第二の脚１４がメイントランスＴ１の磁束Ｍ１の発生源となる。第二の脚１４で発生した磁束Ｍ１の大部分は、第三の脚１６および第一の脚１２を通過して、第二の脚１４に戻る。一方、第四の脚１８が信号伝達トランスＴ２の磁束Ｍ２の発生源となる。第四の脚で発生した、磁束Ｍ２の大部分は、第三の脚１６を通過して、第四の脚１８に戻る。
【００３５】
ここで、第二の脚１４で発生した磁束Ｍ１の一部Ｍ１１は、少しではあるが、第三の脚１６だけでなく、第四の脚１８にも流れ込もうとする。また、第四の脚１８で発生した磁束Ｍ２の一部Ｍ２１も、少しではあるが、第三の脚１６だけでなく、第二の脚１４にも流れ込もうとする。これらの磁束Ｍ１１，Ｍ２１の流れ込みは、第二の脚１４に巻かれた巻線Ｎ１、Ｎ２と、第四の脚１８に巻かれた巻線Ｎ１１，Ｎ２１が干渉することを意味する。しかし、このメイントランスＴ１と信号伝達用トランスＴ２は、本来独立した２個のトランスＴ１，Ｔ２を用いて組み立てられるべき回路構成であるので、トランス同士の干渉は望ましくない。
【００３６】
そこで、この実施形態のトランスＴ１，Ｔ２のコア１０は、最も多くの磁束が通る第二の脚１４の断面積を最大とし、次に第三の脚１６の断面積を大きく取り、これと等しいか小さくして第一の脚１２の断面積を設定した。そして、大電力が通過しない信号伝達用トランスＴ２部分のコア１０である第四の脚１８の断面積を最小となるように設定した。これにより、第四の脚１８で発生した磁束Ｍ２の大部分は、第二の脚１４へ流れず、第三の脚１６へ流れるようにし、また、第二の脚１４で発生した磁束Ｍ１の大部分は、第四の脚１８へ流れず、第二の脚１４および第三の脚１６へ流れる。
【００３７】
さらに、メイントランスＴ１の巻線Ｎ１，Ｎ２の巻き方向と、信号伝達用トランスＴ２の巻線Ｎ１１，Ｎ２１巻き方向を反対方向に形成することにより、後述する回路動作の通り、メイントランスＴ１と信号伝達用トランスＴ２が干渉しても良いような構成となっている。
【００３８】
次に、このスイッチング電源装置の回路動作を、図４を基にして説明する。まず、この同期整流型シングルフォワードコンバータの回路動作は、図４（ａ）に示すように、制御回路４からは、主スイッチング素子ＴＲ１をオン／オフさせるための信号を出力する。そして、図４の期間Ａで示されるように、制御回路４から出力されたパルス信号は、遅延回路２に入力されるさらに、遅延回路２では、制御回路４から出力されたパルスを一定の時間（図４中に示した遅延時間ｄ）だけ遅延させて、パルスを出力する。遅延回路２の出力は、主スイッチング素子ＴＲ１のゲートに入力される（図４（ｂ））。
【００３９】
主スイッチング素子ＴＲ１がオンすると、入力電源Ｖ１からメイントランスＴ１の一次巻線Ｎ１のドットを付した側の端子にプラスの電圧が印加され、同時にメイントランスＴ１の一次巻線Ｎ１のドットを付した側の端子に電流が流れ込む。このとき、メイントランスＴ１の二次巻線Ｎ２のドットを付した側の端子からプラスの電圧が出力され、同時に、メイントランスＴ１の二次巻線のドットを付した側の端子から電流が流れ出す。
【００４０】
メイントランスＴ１の二次巻線Ｎ２のドットを付した側の端子からプラスの電圧が出力されると、フォワード側同期整流素子ＴＲ２のゲートに電圧が印加され（図４（ｅ））、フォワード側同期整流素子ＴＲ２が、主スイッチング素子ＴＲ１のオンと同期してオンする。これにより、メイントランスＴ１の二次巻線Ｎ２のドットを付した側の端子から出力された電流は、出力コンデンサＣ１、若しくは出力端子８に接続されている図示されていない負荷を経由し、出力チョークコイルＬ１のドットの無い側の端子からドットを付した側の端子を経由し、フォワード側同期整流素子ＴＲ２のソースからドレインを経て、メイントランスＴ１の二次巻線Ｎ２のドットの無い側の端子に流れ込む。このとき、出力チョークコイルＬ１のドットの無い側の端子には、プラスの電圧が印加されている状態となり、出力チョークコイルＬ１は、磁気エネルギーを蓄積する。
【００４１】
次に、期間Ａから期間Ｂへ移行する瞬間においては、制御回路４の出力がオフし、遅延時間ｄが経過して、主スイッチング素子ＴＲ１がオフすると、メイントランスＴ１の一次巻線Ｎ１のドットを付した側の端子への電流の流れ込み、およびメイントランス１の二次巻線Ｎ２のドットを付した側の端子からの電流の流れ出しが止まる（図４（ｃ））。このとき、メイントランスＴ１の二次巻線Ｎ２のドットを付した側の端子の電圧は、プラス側からゼロまで低下する（図４（ｄ））。
【００４２】
そして、メイントランスＴ１の二次巻線Ｎ２のドットを付した側の端子の電圧がプラスからゼロに変化すると、フォワード側同期整流素子ＴＲ２のゲート電圧もゼロになり、フォワード側同期整流素子ＴＲ２が、主スイッチング素子ＴＲ１と同期してオフする（図４（ｅ））。
【００４３】
その後、期間Ｂにおいて、メイントランスＴ１に流れていた励磁電流によって、メイントランスＴ１の一次巻線Ｎ１のドットを付した側の端子、およびメイントランスＴ１の二次巻線Ｎ２のドットを付した側の端子にマイナスの電圧が発生し、メイントランスＴ１のリセット動作が行われる（図４のＴ１のリセット期間）。
【００４４】
メイントランＴ１の二次巻線Ｎ２のドットを付した側の端子にマイナスの電圧が発生すると、メイントランスＴ１の三次巻線Ｎ３のドットのない側の端子にプラスの電圧が発生する。このときメイントランスＴ１の三次巻線Ｎ３に発生した電圧は、ダイオードＤ１を経由して、フライホイール側同期整流素子ＴＲ３のゲートに印加される（図４（ｆ））。そして、フライホイール側同期整流素子ＴＲ３のゲート電圧が上昇すると、フライホイール側同期整流素子ＴＲ３がオンする（図４のＴＲ３のオン期間）。
【００４５】
この期間Ｂの間は、上記期間Ａで出力チョークコイルＬ１が蓄えた磁気エネルギーが放出されるもので、出力チョークコイルＬ１のドットを付した側の端子にプラスの電圧が発生し、ドットの無い側の端子にマイナスの電圧が発生する。そして、出力チョークコイルＬ１のドットを付した側の端子から電流が流れ出し、フライホイール側同期整流素子ＴＲ３のソースからドレインを経由し、出力コンデンサＣ１、もしくは、出力端子８，９間に接続されている図示されていない負荷を経て、出力チョークコイルＬ１のドットの無い側の端子へと電流が流れ込む。
【００４６】
次に制御回路４の出力がオンすると、遅延回路２および信号伝達用トランスＴ２の一次巻線Ｎ１１のドットを付した側の端子にプラスの電圧が印加される。このとき、主スイッチング素子ＴＲ１は、遅延回路２による遅延時間ｄだけ、遅延回路２からの出力が遅れるため、制御回路４がオンしたときにはオンしない。信号伝達用トランスＴ２の一次巻線Ｎ１１のドットを付した側の端子にプラスの電圧を印加されると、二次巻線Ｎ２１のドットを付した側の端子にプラスの電圧が印加される（図４（ｇ））。このとき、スイッチ素子ＴＲ４のゲートが充電され、スイッチ素子ＴＲ４がオンし、フライホイール側同期整流素子ＴＲ３のゲートが放電され（図４（ｆ））、フライホイール側同期整流素子ＴＲ３がオフする。
【００４７】
そして、制御回路４のオンから遅延時間ｄが経過すると、遅延回路２の出力がオンし、上記期間Ａ、期間Ｂ、期間Ｃの動作が繰り返される。
【００４８】
次に、メイントランスＴ１と信号伝達用トランスＴ２との干渉を考える。この実施形態の巻線方向によれば、コア１０に流れる磁束Ｍ１，Ｍ２の方向から、それぞれの巻線のドットを付した側の端子の電圧を比較すると、メイントランスＴ１のドットを付した側の端子がプラス電圧を発生している時、信号伝達用トランスＴ２のドットを付した側の端子はプラスの電圧を発生するように干渉してくる。
【００４９】
図２のスイッチ素子ＴＲ４のゲート電圧、即ち信号伝達用トランスＴ２の二次巻線Ｎ２１のドットを付した側の端子の電圧を見ると、図４（ｇ）に示すように、期間Ａの後半でプラスの電圧が発生（干渉▲１▼）している。これは、主スイッチング素子ＴＲ１のオン時にメイントランスＴ１を流れる磁束Ｍ１の一部Ｍ１１が第四の脚１８に流れ、信号伝達用トランスＴ２に干渉してくるためであり、メイントランスＴ１の各巻線Ｎ１，Ｎ２と、信号伝達用トランスＴ２の各巻線Ｎ１１，Ｎ２１の巻き方向を反対にしているためである。
【００５０】
次に、期間Ｂを見ると、スイッチ素子ＴＲ４のゲート電圧となる信号伝達用トランスＴ２の二次巻線Ｎ２１のドットを付した側の端子の電圧を見ると、マイナスの電圧が発生している。（図４のメイントランスＴ１からの干渉▲２▼）。これは、主スイッチング素子ＴＲ１がオフの時に、メイントランスＴ１に発生している電圧による磁束が干渉してきた結果である。
【００５１】
ここで、この実施形態の回路において、メイントランスＴ１と信号伝達用トランスＴ２の干渉の影響を考える。信号伝達用トランスＴ２の二次巻線Ｎ２１のドットを付した側の端子に接続されているスイッチ素子ＴＲ４は、フライホイール側同期整流素子ＴＲ３をオフさせるための素子であり、フライホイール側同期整流素子ＴＲ３は、主スイッチング素子ＴＲ１がオンの期間オフしている素子である。
【００５２】
この実施形態の回路では、スイッチ素子ＴＲ４のゲート電圧は、メイントランスＴ１からの干渉を受け、上記の通り、信号伝達用トランスＴ２の一次巻線Ｎ１１から信号が入力されたときとは別のタイミングで電圧が印加されることになる。しかし、主スイッチング素子ＴＲ１がオンの期間の間であれば、フライホイール側同期整流素子ＴＲ３のゲートにはメイントランスＴ１の三次巻線３のドットのない側の端子の電位が印加されオフ状態を維持しており、スイッチ素子ＴＲ４はオンしても、回路動作に影響を及ぼすことがない。また、主スイッチング素子ＴＲ１がオフの期間は、スイッチ素子ＴＲ４は、メイントランスＴ１からの干渉では、マイナスの電圧が発生することになるので、スイッチ素子ＴＲ４がオンすることは無く、やはり回路動作に影響を及ぼすことがない。
【００５３】
従って、この実施形態のスイッチング電源装置用トランスを使用すれば、メイントランスＴ１と信号伝達用トランスＴ２が互いに干渉しても、同期整流シングルフォワードコンバータの動作に悪影響を及ぼすことが無く、しかもプリント基板２０におけるトランスＴ１，Ｔ２の占有面積を大きく削減することができる。
【００５４】
なお、この発明のスイッチング電源装置用トランスは、上記各実施の形態に限定されず、各回路構成は適宜変更可能であり、トランスの巻線の素材、形状、コイルの数など自由に設定することができる。
【００５５】
【発明の効果】
この発明のスイッチング電源装置用トランスは、回路基板におけるトランスの実装面積を低減し、トランスコアを回路基板上に配置する際の自由度を高め、実装工数や管理費等のコストの低減も可能であり、より小型化及び低コスト化を可能にすることができる。特に、回路基板上にプリントパターンにより巻き線を形成したトランスの場合に、回路基板の小型化、低コスト化に大きく貢献する。
【図面の簡単な説明】
【図１】この発明の一実施形態のスイッチング電源装置用トランスのコアの斜視図である。
【図２】この実施形態のスイッチング電源装置用トランスを用いた同期整流シングルフォワードコンバータの回路図である。
【図３】この実施形態のスイッチング電源装置用トランスのコアの縦断面図である。
【図４】この実施形態のスイッチング電源装置用トランスを用いた同期整流シングルフォワードコンバータの動作を示すタイミングチャートである。
【図５】従来の技術のスイッチング電源装置用トランスを用いた同期整流シングルフォワードコンバータの回路図である。
【図６】従来の技術のスイッチング電源装置用トランスを用いた同期整流シングルフォワードコンバータの動作を示すタイミングチャートである。
【符号の説明】
２    遅延回路
４    制御回路
１０  コア
１１  板状部
１２  第一の脚
１４  第二の脚
１６  第三の脚
１８  第四の脚
２０  多層基板
２２  基板
２４  プリントパターン
Ｍ１，Ｍ２，Ｍ１１，Ｍ２１  磁束
Ｎ１，Ｎ１１  一次巻線
Ｎ２，Ｎ２１  二次巻線
Ｔ１  メイントランス
Ｔ２  信号伝達用トランス
ＴＲ１  主スイッチング素子
ＴＲ２  フォワード側同期整流素子
ＴＲ３  フライホイール側同期整流素子
ＴＲ４  スイッチ素子
【図１】
2004349293.tif 000003
【図２】
2004349293.tif 000004
【図３】
2004349293.tif 000005
【図４】
2004349293.tif 000006
【図５】
2004349293.tif 000007
【図６】
2004349293.tif 000008