(57)【要約】      （修正有）【課題】マイコンの誤動作に伴い、ＰＤＰへ各種電源電圧が不適切な順序にて出力されることを防止する。【解決手段】第１消去電圧生成回路５４、第２消去電圧生成回路５５、スキャン電圧生成回路５６の各回路は、アドレス電圧を生成してＰＤＰ４０に出力するアドレス電圧生成回路５３から各サブ電圧の供給を受け、かつ、サステイン電圧生成回路５２が起動してサステイン電圧Ｖsusが出力されていることを前提条件として、上記各サブ電圧に基づく第１消去電圧Ｖset、第２消去電圧Ｖe、スキャン電圧Ｖscanという各電源電圧の生成、出力処理を実行可能とした。【選択図】図２
0003113676.tif 000002
【実用新案登録請求の範囲】
【請求項１】
少なくともアドレス電圧とサステイン電圧とを含む複数の電源電圧を生成し、この生成した電源電圧をプラズマディスプレイパネルに出力して同プラズマディスプレイパネルを駆動させる電源回路を有するプラズマテレビジョンにおいて、
交流電圧を入力し直流電圧を生成する整流回路と、
上記直流電圧をトランスの１次側の巻線に入力し２次側の巻線において所定の電圧レベルのアドレス電圧を生成して上記プラズマディスプレイパネルに出力するとともに、上記２次側の巻線における巻き出し位置がそれぞれ異なる導線から電圧レベルの異なる複数のサブ電圧を導出し、各サブ電圧を外部に出力するアドレス電圧生成部と、
上記直流電圧をトランスの１次側の巻線に入力し２次側の巻線において所定の電圧レベルのサステイン電圧を生成して上記プラズマディスプレイパネルに出力するサステイン電圧生成部と、
上記複数のサブ電圧のうちいずれかを入力するとともにこのサブ電圧を所定の電圧レベルに調整してスキャン電圧を生成し上記プラズマディスプレイパネルに出力するスキャン電圧出力部と、
上記複数のサブ電圧のうちいずれかを入力するとともにこのサブ電圧を所定の電圧レベルに調整して第１の消去電圧を生成し上記プラズマディスプレイパネルに出力する第１消去電圧出力部と、
上記複数のサブ電圧のうちいずれかを入力するとともにこのサブ電圧を所定の電圧レベルに調整して第２の消去電圧を生成し上記プラズマディスプレイパネルに出力する第２消去電圧出力部と、
上記サステイン電圧生成部の出力側に設けられて、出力されたサステイン電圧を分圧することにより、スキャン電圧出力部と第１消去電圧出力部と第２消去電圧出力部とをそれぞれ起動させる各スイッチ回路の電源電圧を生成し、かつ、当該生成した電源電圧を各スイッチ回路に供給してスキャン電圧出力部と第１消去電圧出力部と第２消去電圧出力部とをそれぞれ起動させるスイッチ回路電源供給部とを備え、
さらに上記スキャン電圧出力部と第１消去電圧出力部と第２消去電圧出力部とは、サブ電圧を調整して出力する際に、シャントレギュレータを用いた安定化回路によって出力電圧を安定化させることを特徴とするプラズマテレビジョン。
【請求項２】
少なくともアドレス電圧とサステイン電圧とを含む複数の電源電圧を生成し、この生成した電源電圧をプラズマディスプレイパネルに出力して同プラズマディスプレイパネルを駆動させる電源回路において、
交流電圧を入力し直流電圧を生成する整流回路と、
上記直流電圧をトランスの１次側の巻線に入力し２次側の巻線において所定の電圧レベルのアドレス電圧とサステイン電圧とを生成し、同生成したアドレス電圧とサステイン電圧とを上記プラズマディスプレイパネルに出力するとともに、上記２次側の巻線における巻き出し位置がそれぞれ異なる導線から電圧レベルの異なる複数のサブ電圧を導出し、各サブ電圧を外部に出力する駆動電圧生成部と、
上記複数のサブ電圧をそれぞれに入力し、この入力したサブ電圧を所定の電圧レベルに調整して上記プラズマディスプレイパネルに出力する複数のサブ電圧調整出力部と、
上記アドレス電圧とサステイン電圧とのいずれかから、上記複数のサブ電圧調整出力部を起動させるスイッチ回路の電源電圧を生成するとともに、この生成した電源電圧をスイッチ回路に供給して各サブ電圧調整出力部を起動させるスイッチ回路電源供給部と、
を備えることを特徴とする電源回路。
【請求項３】
上記駆動電圧生成部は、それぞれにトランスを有してアドレス電圧を生成し出力するアドレス電圧生成部とサステイン電圧を生成し出力するサステイン電圧生成部とからなり、上記アドレス電圧生成部は、そのトランスの２次側の巻線における巻き出し位置がそれぞれ異なる導線から上記複数のサブ電圧を導出することを特徴とする請求項２に記載の電源回路。
【請求項４】
上記スイッチ回路電源供給部は、上記サステイン電圧生成部の出力側に設けられるとともに、出力されたサステイン電圧を分圧することにより所定の電圧レベルの上記スイッチ回路への電源電圧を取得することを特徴とする請求項３に記載の電源回路。
【請求項５】
上記複数のサブ電圧調整出力部は、上記サブ電圧を調整してスキャン電圧を生成し出力するスキャン電圧出力部と、サブ電圧を調整して第１の消去電圧を生成し出力する第１消去電圧出力部と、サブ電圧を調整して第２の消去電圧を生成し出力する第２消去電圧出力部とからなることを特徴とする請求項２〜請求項４のいずれかに記載の電源回路。
【請求項６】
上記サブ電圧調整出力部は、入力したサブ電圧を調整して出力する際に、シャントレギュレータを用いた安定化回路によって出力電圧を安定化させることを特徴とする請求項２〜請求項５のいずれかに記載の電源回路。
【考案の詳細な説明】
【技術分野】
【０００１】
本考案は、プラズマテレビジョンおよび電源回路に関する。
【背景技術】
【０００２】
図６は、従来のプラズマテレビジョンにおいてプラズマディスプレイパネル（ＰＤＰ）を駆動するための電源回路の一部をブロック図により示している。
ＰＤＰの駆動に要する電源電圧としては、通常、サステイン電圧Ｖsusと、アドレス電圧Ｖaddと、第１消去電圧Ｖsetと、第２消去電圧Ｖeと、スキャン電圧Ｖscanとがある。これら各種電源電圧は、理想とされる電圧レベルというものがあり、従来の電源回路は、同図の構成によって、かかる各種電源電圧を生成し、ＰＤＰへ出力していた。
【０００３】
つまり、整流回路１１０は、テレビジョン外部の商用交流電源から交流電圧を入力するとともに、この交流を直流電圧に変換する。そして、変換後の直流電圧を、サステイン電圧Ｖsus、アドレス電圧Ｖadd、第１消去電圧Ｖset、第２消去電圧Ｖe、スキャン電圧Ｖscanの各生成回路１２１〜１２５にそれぞれ並列的に出力する。各生成回路１２１〜１２５はそれぞれに特定の巻き数比となったトランスを備えており、トランスの１次側に上記直流電圧を入力し、トランスの２次側に所望の電圧レベルとなったサステイン電圧Ｖsus、アドレス電圧Ｖadd、第１消去電圧Ｖset、第２消去電圧Ｖe、スキャン電圧Ｖscanを取り出す。
【０００４】
また、上記電源回路においては、図示しない制御部（マイコン）が各生成回路１２１〜１２５の起動タイミングを所定のシーケンスに基づいて制御していた。例えば、マイコンは、テレビジョンの電源ＯＮ時には、アドレス電圧生成回路１２２とサステイン電圧生成回路１２１とをこの順で起動させ、その後、第１消去電圧生成回路１２３、第２消去電圧生成回路１２４、スキャン電圧生成回路１２５をほぼ同時に起動させるというように、ＰＤＰへの各種電源電圧の供給を、特定の理想的なタイミングの基に制御していた。
【０００５】
また、従来技術として、電源部１１が、表示部１２から帰還された低電圧Ｖccもしくは接地電位ＧＮＤが入力された後に高電圧Ｖsを表示部に出力する表示装置が知られている（例えば、特許文献１参照。）。
また、関連する従来技術として、特許文献２，３が知られている。
【特許文献１】特開平８‐３１４４０７号公報
【特許文献２】特開平７‐１９１６２３号公報
【特許文献３】特開２００４‐２２２４８５号公報
【考案の開示】
【考案が解決しようとする課題】
【０００６】
説明した従来の電源回路においては、整流回路１１０からの直流が各生成回路１２１〜１２５に対して並列的に出力されているとともに、各生成回路１２１〜１２５の起動タイミングはマイコンの制御のみに委ねられている。
そのため、マイコンが誤作動した場合には、例えば、アドレス電圧生成回路１２２やサステイン電圧生成回路１２１よりも、第１消去電圧生成回路１２３や第２消去電圧生成回路１２４やスキャン電圧生成回路１２５が先に起動するといったような、上記シーケンスを無視した不適切な順序、タイミングで各種電源電圧がＰＤＰへ供給されてしまうという恐れがあった。かかる不適切な順序、タイミングで各種電源電圧がＰＤＰへ供給された場合には、ＰＤＰに大きな負担がかかってしまい、故障の原因となる。
【０００７】
また、上記文献１などは、アドレス電圧生成回路１２２、サステイン電圧生成回路１２１、第１消去電圧生成回路１２３、第２消去電圧生成回路１２４、スキャン電圧生成回路１２５といった各回路の起動タイミングを制御するマイコンに誤作動が発生したときに、ＰＤＰに対して不適切な順序、タイミングで各種電源電圧が供給されてしまうことを防止するためのものではない。
【０００８】
本考案は、上記課題に鑑みてなされたもので、電源回路を制御する制御部に誤作動が生じた場合であっても、ＰＤＰへの各種電源電圧の供給タイミングが乱れることを防止しＰＤＰの保護を図るプラズマテレビジョンおよび電源回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、請求項２の考案は、少なくともアドレス電圧とサステイン電圧とを含む複数の電源電圧を生成し、この生成した電源電圧をプラズマディスプレイパネルに出力して同プラズマディスプレイパネルを駆動させる電源回路において、交流電圧を入力し直流電圧を生成する整流回路と、上記直流電圧をトランスの１次側の巻線に入力し２次側の巻線において所定の電圧レベルのアドレス電圧とサステイン電圧とを生成し、同生成したアドレス電圧とサステイン電圧とを上記プラズマディスプレイパネルに出力するとともに、上記２次側の巻線における巻き出し位置がそれぞれ異なる導線から電圧レベルの異なる複数のサブ電圧を導出し、各サブ電圧を外部に出力する駆動電圧生成部と、上記複数のサブ電圧をそれぞれに入力し、この入力したサブ電圧を所定の電圧レベルに調整して上記プラズマディスプレイパネルに出力する複数のサブ電圧調整出力部と、上記アドレス電圧とサステイン電圧とのいずれかから、上記複数のサブ電圧調整出力部を起動させるスイッチ回路の電源電圧を生成するとともに、この生成した電源電圧をスイッチ回路に供給して各サブ電圧調整出力部を起動させるスイッチ回路電源供給部とを備える構成としてある。
【００１０】
上記のように構成した請求項２においては、整流回路は、交流電圧を入力し直流電圧を生成する。駆動電圧生成部は、この直流電圧をトランスの１次側の巻線に入力し、２次側の巻線において所定の電圧レベルのアドレス電圧とサステイン電圧とを生成し、同生成したアドレス電圧とサステイン電圧とをプラズマディスプレイパネルに出力する。さらに、駆動電圧生成部は、上記２次側の巻線における巻き出し位置がそれぞれ異なる導線から、電圧レベルの異なる複数のサブ電圧を導出し、この各サブ電圧を外部に出力する。一方、複数存在するサブ電圧調整出力部は、それぞれに特定のサブ電圧を入力し、入力したサブ電圧を所定の電圧レベルに調整してプラズマディスプレイパネルに出力する。
さらに、スイッチ回路電源供給部は、アドレス電圧とサステイン電圧とのいずれかから上記複数のサブ電圧調整出力部を起動させるスイッチ回路の電源電圧を生成し、この生成した電源電圧をスイッチ回路に供給し、スイッチ回路をオンにして各サブ電圧調整出力部を起動させる。
【００１１】
つまり、各サブ電圧調整出力部には、アドレス電圧とサステイン電圧とを生成する駆動電圧生成部を介してサブ電圧が提供され、かつ、サブ電圧調整出力部を駆動させるスイッチ回路への電源電圧自体が、駆動電圧生成部の出力電圧に基づいて生成される。その結果、各サブ電圧調整出力部は、駆動電圧生成部が起動してアドレス電圧とサステイン電圧とを生成、出力していない限りは起動することがなく、誤ってアドレス電圧やサステイン電圧が出力されていな状態において、サブ電圧調整出力部の出力電圧がＰＤＰに供給されてしまうといったことが確実に防止される。
【００１２】
請求項３の考案は、請求項２に記載の電源回路において、上記駆動電圧生成部は、それぞれにトランスを有してアドレス電圧を生成し出力するアドレス電圧生成部とサステイン電圧を生成し出力するサステイン電圧生成部とからなり、上記アドレス電圧生成部は、そのトランスの２次側の巻線における巻き出し位置がそれぞれ異なる導線から上記複数のサブ電圧を導出する構成としてある。
かかる構成とすれば、アドレス電圧生成部におけるアドレス電圧の生成に伴って、アドレス電圧生成部から各サブ電圧調整出力部にサブ電圧が供給されるため、各サブ電圧調整出力部からＰＤＰに所定の電圧を出力する場合には、必ずアドレス電圧もすでにＰＤＰに出力されている状態となる。
【００１３】
請求項４の考案は、請求項３に記載の電源回路において、上記スイッチ回路電源供給部は、上記サステイン電圧生成部の出力側に設けられるとともに、出力されたサステイン電圧を分圧することにより所定の電圧レベルの上記スイッチ回路への電源電圧を取得する構成としてある。
スイッチ回路電源供給部は、サステイン電圧生成部の出力側に設けられ、サステイン電圧を分圧してスイッチ回路の電源電圧を取得するため、スイッチ回路がオンとなって各サブ電圧調整出力部が起動している場合には、必ずサステイン電圧生成部も起動しており、上記アドレス電圧とともにサステイン電圧もすでにＰＤＰに出力されている状態となっている。
【００１４】
請求項５の考案は、請求項２〜請求項４のいずれかに記載の電源回路において、上記複数のサブ電圧調整出力部は、上記サブ電圧を調整してスキャン電圧を生成し出力するスキャン電圧出力部と、サブ電圧を調整して第１の消去電圧を生成し出力する第１消去電圧出力部と、サブ電圧を調整して第２の消去電圧を生成し出力する第２消去電圧出力部とからなる構成としてある。
つまり、サブ電圧調整出力部の具体例としては、スキャン電圧を生成し出力するスキャン電圧出力部と、第１の消去電圧を生成し出力する第１消去電圧出力部と、第２の消去電圧を生成し出力する第２消去電圧出力部とが考えられ、かかる各部が生成する電源電圧は、上記アドレス電圧とサステイン電圧とがＰＤＰへ出力されていることを条件に、ＰＤＰに出力される。
【００１５】
請求項６の考案は、請求項２〜請求項５のいずれかに記載の電源回路において、上記サブ電圧調整出力部は、入力したサブ電圧を調整して出力する際に、シャントレギュレータを用いた安定化回路によって出力電圧を安定化させる構成としてある。
つまり、駆動電圧生成部から出力される各サブ電圧は、その電圧レベルが不安定である場合が考えられるため、各サブ電圧調整出力部は、ＰＤＰへ出力する電圧を所望の電圧レベルにあわせて安定した直流とした上で出力する。なお、安定化回路の具体例としては、シャントレギュレータやシリーズレギュレータやスイッチングレギュレータなど様々な構成を用いた回路を採用可能である。
【００１６】
以上の構成を踏まえた上で、請求項１の考案は、少なくともアドレス電圧とサステイン電圧とを含む複数の電源電圧を生成し、この生成した電源電圧をプラズマディスプレイパネルに出力して同プラズマディスプレイパネルを駆動させる電源回路を有するプラズマテレビジョンにおいて、交流電圧を入力し直流電圧を生成する整流回路と、上記直流電圧をトランスの１次側の巻線に入力し２次側の巻線において所定の電圧レベルのアドレス電圧を生成して上記プラズマディスプレイパネルに出力するとともに、上記２次側の巻線における巻き出し位置がそれぞれ異なる導線から電圧レベルの異なる複数のサブ電圧を導出し、各サブ電圧を外部に出力するアドレス電圧生成部と、上記直流電圧をトランスの１次側の巻線に入力し２次側の巻線において所定の電圧レベルのサステイン電圧を生成して上記プラズマディスプレイパネルに出力するサステイン電圧生成部と、上記複数のサブ電圧のうちいずれかを入力するとともにこのサブ電圧を所定の電圧レベルに調整してスキャン電圧を生成し上記プラズマディスプレイパネルに出力するスキャン電圧出力部と、上記複数のサブ電圧のうちいずれかを入力するとともにこのサブ電圧を所定の電圧レベルに調整して第１の消去電圧を生成し上記プラズマディスプレイパネルに出力する第１消去電圧出力部と、上記複数のサブ電圧のうちいずれかを入力するとともにこのサブ電圧を所定の電圧レベルに調整して第２の消去電圧を生成し上記プラズマディスプレイパネルに出力する第２消去電圧出力部と、上記サステイン電圧生成部の出力側に設けられて、出力されたサステイン電圧を分圧することにより、スキャン電圧出力部と第１消去電圧出力部と第２消去電圧出力部とをそれぞれ駆動させる各スイッチ回路の電源電圧を生成し、かつ、当該生成した電源電圧を各スイッチ回路に供給してスキャン電圧出力部と第１消去電圧出力部と第２消去電圧出力部とをそれぞれ駆動させるスイッチ回路電源供給部とを備え、さらに上記スキャン電圧出力部と第１消去電圧出力部と第２消去電圧出力部とは、サブ電圧を調整して出力する際に、シャントレギュレータを用いた安定化回路によって出力電圧を安定化させる構成としてある。
【００１７】
このように、より具体的な構成とした請求項１において、上記請求項２〜請求項６と同様の作用、効果を奏することは言うまでも無い。
【考案の効果】
【００１８】
以上説明したように本考案によれば、ＰＤＰを駆動させるための各種電源電圧のうち、アドレス電圧とサステイン電圧とが生成されて出力されない限りは、スキャン電圧や、第１の消去電圧や、第２の消去電圧といった、サブ電圧に基づく電源電圧が生成されて出力されることは無いため、誤ってアドレス電圧やサステイン電圧よりも先に、サブ電圧調整出力部の出力電圧がＰＤＰに供給されてしまうことが確実に防止され、各種の電源電圧が本来の順序とは異なる順序でＰＤＰに入力することで生じるＰＤＰへの過負担、故障を無くすことができる。
【考案を実施するための最良の形態】
【００１９】
（１）プラズマテレビジョンの構成
図１は、本考案の一実施形態にかかるプラズマテレビジョンの概略構成をブロック図により示している。
同図において、プラズマテレビジョン１００は、概略、ＰＤＰ４０と映像処理回路２０とチューナ回路１０とマイコン６０とパネル駆動回路３０と電源回路５０とから構成されている。チューナ回路１０はアンテナ１０ａからテレビ電波を入力しており、マイコン６０にて指定された周波数帯域のテレビ電波から映像信号等を抽出する。
【００２０】
映像処理回路２０はチューナ１０から入力された映像信号に基づいてデジタル映像信号を生成する。映像処理回路２０にて生成されたデジタル映像信号は、パネル駆動回路３０に入力され、同パネル駆動回路３０にてＰＤＰ４０の駆動信号が生成される。
以上の構成により、テレビ電波に基づく映像をＰＤＰ４０にて再生することができる。むろん、アンテナ１０ａにて受信したテレビ映像のみならず、ＣＡＴＶによるテレビ映像が再生されてもよいし、ＤＶＤビデオデッキ等の外部機器から入力された映像信号が再生されてもよい。映像処理回路２０が各信号形式に対応していればよく、チューナ回路１０に入力されるテレビ電波はデジタル形式であってもよいし、アナログ形式であってもよい。
【００２１】
電源回路５０は、電源ケーブル５７を介して商用交流電源を入力するととも、ＰＤＰ４０を駆動させるための電源電圧として、サステイン電圧Ｖsusと、アドレス電圧Ｖaddと、第１消去電圧Ｖsetと、第２消去電圧Ｖeと、スキャン電圧Ｖscanとを生成し、ＰＤＰ４０に対して出力する。なお、電源回路５０は、ＰＤＰ４０以外にも、マイコン６０を始めプラズマテレビジョン１００を構成する各回路に対して必要な電源を供給している。
【００２２】
サステイン電圧Ｖsusとアドレス電圧Ｖaddとは、ＰＤＰ４０に多数備えられるセルにおける維持電極とアドレス電極とにそれぞれ供給され、スキャン電圧Ｖscanは、ＰＤＰ４０に多数備えられるセルにおける走査電極に供給される。本実施形態のＰＤＰ４０では、アドレス電極によって予備放電を行ったセルにおいて、走査電極と維持電極間にパルス電圧を加えることにより、ＰＤＰ４０の表示面方向に放電を起こさせる面放電方式を採用している。また、第１消去電圧Ｖsetと第２消去電圧Ｖe電源とは、セルに残留した電荷を消去するために用いられる。
【００２３】
上記各電源電圧にはＰＤＰ４０に出力する際の理想の電圧レベルというものがあり、本実施形態では、サステイン電圧Ｖsusは２０５Ｖがであることが望ましく、アドレス電圧Ｖaddは６５Ｖであることが望ましく、第１消去電圧Ｖsetは１７５Ｖであることが望ましく、第２消去電圧Ｖeは８５Ｖであることが望ましく、スキャン電圧Ｖscanは−２２０Ｖであることが望ましい。
【００２４】
また、上記各電源電圧は、プラズマテレビジョン１００の起動時において、特定の順序とタイミングでＰＤＰ４０に出力されることが望まれる。本実施形態では、プラズマテレビジョン１００の主電源が入力されたら、電源回路５０はまず最初に、定められた時間内にアドレス電圧Ｖaddを生成して出力し、次に、定められた時間内にサステイン電圧Ｖsusを生成し出力する。そして、アドレス電圧Ｖadd、サステイン電圧Ｖsusの供給が安定したところで、定められた時間内に第１消去電圧Ｖsetと、第２消去電圧Ｖeと、スキャン電圧Ｖscanとを生成して出力する。
【００２５】
このような、各種電源電圧を生成し出力する順序とタイミングは、マイコン６０が所定のシーケンスに基づいて電源回路５０を制御することで実現する。
ここで、マイコン６０が正常に動作して上記シーケンスが遵守されている場合には問題ないが、マイコン６０が誤作動を起し、上記シーケンスが崩れた場合には、アドレス電圧Ｖaddや、サステイン電圧Ｖsusよりも先に、第１消去電圧Ｖsetや第２消去電圧Ｖeやスキャン電圧ＶscanがＰＤＰ４０に出力されてしまうといった不都合が生じ得た。
そこで本考案では、電源回路５０を以下のような構成とすることで、従来に見られた上記不都合を防止する。
【００２６】
（２）電源回路について
図２は、本考案にかかる電源回路５０の一部をブロック図により示している。
同図においては、まず、整流回路５１が交流電圧を入力し、この交流を直流電圧に変換する。
次に、整流回路５１から出力された直流電圧は、アドレス電圧生成回路５３とサステイン電圧生成回路５２に対して並列的に入力される。アドレス電圧生成回路５３とサステイン電圧生成回路５２は、内部にそれぞれに特定の巻き数比となったトランスを備えており、それぞれのトランスの２次側において、上記理想の電圧レベルとなったアドレス電圧Ｖaddとサステイン電圧Ｖsusとを取り出す。このようにして生成されたアドレス電圧Ｖadd、サステイン電圧Ｖsusは、以後、ＰＤＰ４０に対して出力される。なお、アドレス電圧生成回路５３とサステイン電圧生成回路５２とが起動されて上記処理を実行する順序とタイミングは、上述したようにマイコン６０によって制御されている。
【００２７】
実施形態においては、第１消去電圧Ｖset、第２消去電圧Ｖe、スキャン電圧Ｖscanをそれぞれ生成するための、第１消去電圧生成回路５４と、第２消去電圧生成回路５５と、スキャン電圧生成回路５６は、整流回路５１の出力側とは直接には接続しておらず、アドレス電圧生成回路５３を間に介して接続している。つまり、第１消去電圧生成回路５４と、第２消去電圧生成回路５５と、スキャン電圧生成回路５６とは、アドレス電圧生成回路５３から電圧の供給を受ける格好となっている。
【００２８】
図３は、電源回路５０の一部をアドレス電圧生成回路５３の内部構造を中心に簡略的に示している。
整流ブリッジを備える整流回路５１が直流化した電源がトランス５３ａの１次側巻き線の一端に入力される。トランス５３ａの１次側巻き線のもう一端は、スイッチングトランジスタＴｒ３のコレクタに接続されており、スイッチングトランジスタＴｒ３のベース電流のデューティ比に応じて、２次側に伝達される電圧を調整することが可能となっている。スイッチングトランジスタＴｒ３のベース電流は、トランス５３ａの２次側巻き線における電圧を監視するフィードバック回路５３ｂにて生成されている。フィードバック回路５３ｂは、トランス５３ａの２次側が高電圧となったときに、スイッチングトランジスタＴｒ３のベース電流のデューティ比を低下させるようになっている。反対に、トランス５３ａの２次側が低電圧となったときに、スイッチングトランジスタＴｒ３のベース電流のデューティ比を増加させる。これにより、トランス５３ａの２次側電圧を一定化させることができる。
【００２９】
トランス５３ａの２次側巻き線からは、それぞれ巻き出し位置が異なる四本の導線が導出されており、各導線にはそれぞれ異なる値の電圧が出力される。出力電圧が約６５Ｖに調整された導線から出力される直流電圧は、アドレス電圧Ｖaddであり、かかるアドレス電圧ＶaddがＰＤＰ４０に出力される。
また、出力電圧が約１７５Ｖに調整された導線からはサブ電圧Ｖsub1が出力しており、この導線は第１消去電圧（Ｖset）生成回路５４に接続されている。同様に、出力電圧が約８５Ｖに調整された導線からはサブ電圧Ｖsub2が出力しており、この導線は第２消去電圧（Ｖe）生成回路５５に接続され、出力電圧が約−２２０Ｖに調整された導線からはサブ電圧Ｖsub3が出力しており、この導線はスキャン電圧（Ｖscan）生成回路５６に接続されている。
【００３０】
以上の構成により、アドレス電圧生成回路５３を介して、第１消去電圧生成回路５４に対しては約１７５Ｖに調整されたサブ電圧Ｖsub1を入力させ、第２消去電圧生成回路５５に対しては約８５Ｖに調整されたサブ電圧Ｖsub2を入力させ、スキャン電圧生成回路５６に対しては約−２２０Ｖに調整されたサブ電圧Ｖsub3を入力させることが可能となる。つまり、サブ電圧Ｖsub1〜Ｖsub3が各回路に入力されている状態においては、上記アドレス電圧も必ず生成され、ＰＤＰ４０に出力されている。
【００３１】
第１消去電圧生成回路５４、第２消去電圧生成回路５５、スキャン電圧生成回路５６の各回路においては、それぞれに入力したサブ電圧を調整して第１消去電圧Ｖset、第２消去電圧Ｖe、スキャン電圧Ｖscanをそれぞれに生成し、ＰＤＰ４０に出力する処理を実行する。
ここで、本実施形態では、第１消去電圧生成回路５４、第２消去電圧生成回路５５、スキャン電圧生成回路５６を起動させて上記各電源電圧の生成、出力処理を実行させるか否かを、サステイン電圧生成回路５２の出力電圧の有無を利用して制御している。
【００３２】
図２に示したように、サステイン電圧生成回路５２の出力側は、第１消去電圧生成回路５４、第２消去電圧生成回路５５、スキャン電圧生成回路５６のそれぞれに接続されており、スイッチ回路ＳＷのための電源電圧（ＳＷ電源）を供給可能となっている。
図４は、第１消去電圧生成回路５４が備えるスイッチ回路ＳＷを示している。このようなスイッチ回路ＳＷは、第２消去電圧生成回路５５、スキャン電圧生成回路５６にもそれぞれ備えられており、その構成および動作は共通している。
【００３３】
同図に示すように、スイッチ回路ＳＷは主にトランジスタＴｒ１によって構成されており、コレクタに対しては、サステイン電圧生成回路５２からの出力電圧を分圧して生成されたＳＷ電源が入力される。ＳＷ電源の電圧レベルとしては約１５Ｖが考えられる。
一方、トランジスタＴｒ１のベースに対しては、マイコン６０から所定のタイミングにて出力される約５Ｖのコントロール信号が入力する。コントロール信号は、マイコン６０が第１消去電圧生成回路５４、第２消去電圧生成回路５５、スキャン電圧生成回路５６各回路の各スイッチ回路ＳＷに対して上記シーケンスに基づいた特定のタイミングにて出力する信号であり、各回路は基本的に、コントロール信号を入力したときに起動し、対応する電源電圧の生成、出力処理を実行する。
【００３４】
ここで、スイッチ回路ＳＷは、上記ＳＷ電源が供給されている状態において上記コントロール信号が入力された場合に、コレクタ‐エミッタ間に電流が流れる構成となっている。そして、第１消去電圧生成回路５４（第２消去電圧生成回路５５、スキャン電圧生成回路５６も同様。）は、このようにして流れる電流（ＳＷ信号）を検知した場合に起動し、第１消去電圧Ｖset（第２消去電圧Ｖe、スキャン電圧Ｖscan）の生成、出力処理を実行する。
【００３５】
すなわち、第１消去電圧生成回路５４、第２消去電圧生成回路５５、スキャン電圧生成回路５６の各回路は、サステイン電圧生成回路５２からサステイン電圧Ｖsusが出力することによりそのスイッチ回路ＳＷに対しＳＷ電源が供給され、かつマイコン６０から特定のタイミングにてコントロール信号がそのスイッチ回路に入力された場合に初めて起動する構造となっている。
【００３６】
本実施形態で行う、第１消去電圧生成回路５４、第２消去電圧生成回路５５、スキャン電圧生成回路５６の各回路における第１消去電圧Ｖset、第２消去電圧Ｖe、スキャン電圧Ｖscanの生成処理とは、それぞれ入力したサブ電圧Ｖsub1〜Ｖsub3に対する安定化処理が主な処理となる。
図５は、第１消去電圧生成回路５４が有する安定化回路５４ａを示している。なお、第２消去電圧生成回路５５とスキャン電圧生成回路５６においても、これと同様の安定化回路が備えられており、以下に述べるような電圧の安定化処理が実行される。
【００３７】
安定化回路５４ａは、いわゆるシャントレギュレート方式の安定化回路である。
当該回路にはアドレス電圧生成回路５３から供給された約１７５Ｖのサブ電圧Ｖsub１が入力する。このとき、安定化回路５４ａは、出力電圧をＲ１とＲ２とで分圧し、Ａ点の電位が基準電圧である２，５ＶになるようにトランジスタＴｒ２に流れる電流を調整する。つまり、入力電圧が上昇した場合、これに伴い出力電圧も上昇し、Ａ点の電位も上がる。誤差増幅器５４ａ１はＡ点の電位と基準電圧の差を増幅するため、出力電圧が上昇することにより誤差増幅器５４ａ１の出力も上昇し、トランジスタＴｒ２に流れる電流が増加する。その結果、入力側での電圧降下が増え、出力電圧の上昇が抑えられる。なお、上記誤差増幅器５４ａ１とトランジスタＴｒ２とがシャントレギュレータを構成する。
【００３８】
また、安定化回路５４ａの出力側には平滑化のためのコンデンサＣ１を備える。かかる構成により、第１消去電圧生成回路５４では、約１７５Ｖであるがその電圧レベルが不安定な場合があるサブ電圧Ｖsub１を安定化させ、同安定した直流電圧を第１消去電圧ＶsetとしてＰＤＰ４０に出力することが可能となる。なお、誤差増幅器５４ａ１とトランジスタＴｒ２との間など当該回路中には、必要に応じてフォトカプラを配設し、ＰＤＰ側と入力側とを絶縁するようにしてもよい。
【００３９】
（３）まとめ
このように本考案によれば、第１消去電圧生成回路５４、第２消去電圧生成回路５５、スキャン電圧生成回路５６の各回路は、アドレス電圧を生成してＰＤＰ４０に出力するアドレス電圧生成回路５３から各サブ電圧の供給を受け、かつ、サステイン電圧生成回路５２が起動してサステイン電圧Ｖsusが出力されていることを前提条件として、上記各サブ電圧に基づく第１消去電圧Ｖset、第２消去電圧Ｖe、スキャン電圧Ｖscanという各電源電圧の生成、出力処理を実行可能となっている。
【００４０】
すなわち、アドレス電圧生成回路５３およびサステイン電圧生成回路５２が起動しない限りは、第１消去電圧生成回路５４、第２消去電圧生成回路５５、スキャン電圧生成回路５６の各回路が対応する各電源電圧を生成し出力することは起こりえない。そのため、マイコン６０が誤作動を起し上記シーケンスを無視した順序、タイミングでコントロール信号が発せられた場合、例えば、マイコン６０がアドレス電圧生成回路５３とサステイン電圧生成回路５２とを起動させる前に、第１消去電圧生成回路５４、第２消去電圧生成回路５５、スキャン電圧生成回路５６に対して上記コントロール信号を出力してしまった場合であっても、実際に第１消去電圧生成回路５４、第２消去電圧生成回路５５、スキャン電圧生成回路５６の各回路が起動することは無いため、各種電源電圧が本来の順序とは異なる順序でＰＤＰ４０に入力することで生じ得るＰＤＰへの過負担、故障を無くすことができる。
【図面の簡単な説明】
【００４１】
【図１】本考案にかかるプラズマテレビジョンの概略構成を示したブロック図。
【図２】電源回路の一部を示したブロック図。
【図３】アドレス電圧生成回路を中心に電源回路の一部を示した回路図。
【図４】スイッチ回路を示した図。
【図５】安定化回路を示した回路図。
【図６】従来の電源回路の一部を示したブロック図。
【符号の説明】
【００４２】
１０…チューナ回路
２０…映像処理回路
３０…パネル駆動回路
４０…ＰＤＰ
５０…電源回路
５１…整流回路
５２…サステイン電圧生成回路
５３…アドレス電圧生成回路
５３ａ…トランス
５４…第１消去電圧生成回路
５４ａ…安定化回路
５４ａ１…誤差増幅器
５５…第２消去電圧生成回路
５６…スキャン電圧生成回路
６０…マイコン
１００…プラズマテレビジョン
【図１】
0003113676.tif 000003
【図２】
0003113676.tif 000004
【図３】
0003113676.tif 000005
【図４】
0003113676.tif 000006
【図５】
0003113676.tif 000007
【図６】
0003113676.tif 000008