(57)【要約】【課題】消費電力を大幅に削減することが可能となるスイッチ検出装置および電源制御装置を提供する。【解決手段】プルアップ／ダウン設定可能な入力バッファを備え、ダイヤルスイッチ１１のポジションをエンコードした端子に、前記入力バッファを接続する。ダイヤルスイッチ１１の共通端子はグランドに接続する。ダイヤルスイッチ１１の状態をＭＰＵ１８によって検出するとともに、１次電源１５のオフ時には、ダイヤルスイッチ１１のポジションと同じ状態になるように、プルアップ／ダウンを設定し、かつこの設定を２次電源１６にて保持する。この保持された設定状態と、ダイヤルスイッチ１１のポジションの状態とを比較し、不一致になったときに、１次電源１５をオンする。【選択図】　　図２
2004133626.tif 000002
【特許請求の範囲】
【請求項１】
第１の電位および該第１の電位と大きさの異なる第２の電位の２種類の電位を発生する発生手段と、
複数のポジションと、該複数のポジションのうちいずれかを指定する操作子と、前記第１の電位になるように接続された共通端子と、前記操作子によって指定されたポジションに応じて、前記共通端子との間で短絡／開放を切り替え可能な複数の非共通端子とを備えたスイッチと、
前記非共通端子毎に１つずつ接続された第１の抵抗素子であって、該各非共通端子が前記第１の電位になるようにするものと、
前記非共通端子毎に１つずつ接続された第２の抵抗素子であって、該各非共通端子が前記第２の電位になるようにするものと、
前記各非共通端子の電位をそれぞれ検出する検出手段と、
該第１の検出手段によって検出された、前記各非共通端子の各電位に応じて、該各非共通端子にそれぞれ接続された前記第１または第２の抵抗素子のいずれかを有効に切り替える切り替え手段と、
該切り替え手段による切り替え状態を保持する保持手段と、
該保持手段によって保持された切り替え状態と、前記検出手段によって検出された前記各非共通端子の各電位の状態とに応じて、前記スイッチの前記操作子の位置が変更になったか否かを判別する判別手段と
を有することを特徴とするスイッチ検出装置。
【請求項２】
前記スイッチの前記各ポジションには、該各ポジションを区別するために、該ポジションの個数に応じたビット数のポジションデータが割り当てられ、該各ポジションデータの各ビットの論理レベルは２ビット以上排他であり、かつ隣接するポジションの各ビットの論理レベルの前記２ビットに対応するピットはそれぞれ前記２ビットの論理レベルに対して排他であることを特徴とする請求項１に記載のスイッチ検出装置。
【請求項３】
請求項１または２に記載のスイッチ検出装置と、
第１の電力量と該第１の電力量より大きい第２の電力量の２系統の電力を発生する電源装置と、
前記第１の電力量の電力を前記スイッチ検出装置に供給するとともに、前記第２の電力量の電力を、前記スイッチ検出装置を除く主たる装置に供給する供給手段と、
前記スイッチ検出回路によって判別された前記操作子の状態に応じて、前記供給手段による前記第２の電力量の電力の供給を制御する制御手段と
を有することを特徴とする電源制御装置。
【請求項４】
前記制御手段によって、前記第２の電力量の電力の供給が停止状態であっても、該第２の電力量の電力を供給状態に保持する保持手段をさらに有することを特徴とする請求項３に記載の電源制御装置。
【請求項５】
第１の電位および該第１の電位と大きさの異なる第２の電位の２種類の電位を発生する発生手段と、
少なくとも第１および第２の端子を備え、該第１の端子は前記第１の電位になるように接続され、該第１の端子と前記第２の端子との間で短絡／開放を切り替え可能なスイッチと、
前記第２の端子に接続された第１の抵抗素子であって、該第２の端子が前記第１の電位になるようにするものと、
前記第２の端子に接続された第２の抵抗素子であって、該第２の端子が前記第２の電位になるようにするものと、
前記スイッチが短絡状態であるか開放状態であるかを検出する検出時間と該検出をしない非検出時間とを１周期とする時間情報を出力する出力手段と、
前記時間情報として前記検出時間が出力されているときには、前記第２の抵抗素子を有効に切り替える一方、前記時間情報として前記非検出時間が出力されているときには、前記第１の抵抗素子を有効に切り替える切り替え手段と、
該切り替え手段によって、前記第２の抵抗素子が有効に切り替えられているときに、前記スイッチの短絡／開放を検出する検出手段と、
該検出手段による検出結果を保持する保持手段と
を有することを特徴とするスイッチ検出装置。
【請求項６】
請求項５に記載のスイッチ検出装置と、
第１の電力量と該第１の電力量より大きい第２の電力量の２系統の電力を発生する電源装置と、
前記第１の電力量の電力を前記スイッチ検出装置に供給するとともに、前記第２の電力量の電力を、前記スイッチ検出装置を除く主たる装置に供給する供給手段と、
前記スイッチ検出回路によって検出された前記スイッチの状態に応じて、前記供給手段による前記第２の電力量の電力の供給を制御する制御手段と
を有することを特徴とする電源制御装置。
【請求項７】
前記制御手段によって、前記第２の電力量の電力の供給が停止状態であっても、該第２の電力量の電力を供給状態に保持する保持手段をさらに有することを特徴とする請求項６に記載の電源制御装置。
【請求項８】
前記制御手段によって、前記第２の電力量の電力が供給状態であっても、該第２の電力量の電力の供給を停止状態に保持する保持手段をさらに有することを特徴とする請求項６に記載の電源制御装置。
【請求項９】
前記制御手段は、前記スイッチ検出装置によって検出されたスイッチの状態を検知可能であることを特徴とする請求項６に記載の電源制御装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、スイッチ検出装置および電源制御装置に関するものである。
【０００２】
【従来の技術】
近年の情報機器は、シリコン・オン・チップ（ＳＯＣ）と呼ばれる、マイクロプロセッサ（以下、「ＭＰＵ」という）やメモリ、その他周辺ロジック等を混載したＬＳＩ（Ｌａｒｇｅ　Ｓｃａｌｅ　Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）を搭載し、小型化、低消費電力化が進んでいる。
【０００３】
携帯電話などは、通話中の電力は当然のことながら、待機中を省電力化することで、商品価値を向上させている。待機中の電力の消費要素としては、ユーザインターフェイスとなる、キーやスイッチの検出電力が挙げられる。従来、待機状態では、ＭＰＵをクロック停止状態にして、低消費電力モードにしておき、定期的に動作させて、スイッチの状態を検出するようにしている。また、スイッチの状態が遷移した場合にＭＰＵが動作状態に切り替わり、スイッチの状態を検知する方法も知られている。
【０００４】
さらに、近年の情報機器は、１次電源と２次電源を備え、１次電源はＭＰＵを含んだメインの駆動電源用に使用し、２次電源はメモリや時計のバックアップ用に使用しているものが多い。この場合に、１次電源のオン／オフ制御を２次電源によって行うことがある。このような機器は、電源スイッチがオフされても、ＭＰＵの指示によって電源を維持できることが望ましい。これは、たとえば携帯型のプリンタを想定した場合、情報機器の電源スイッチがオフされたとしても、プリンタのヘッド駆動用のモータを所定の位置に戻す動作が必要だからである。
【０００５】
また、電源スイッチがオン状態でも、ＭＰＵの指示によりオフできることが望ましい。これは、使用者が電源スイッチをオフし忘れたときの保護のためである。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記従来技術では、ＭＰＵは低消費電力状態でも、スイッチを検出するときの消費電力はスイッチの状態に依存するという問題がある。
【０００７】
すなわち、通常スイッチの状態を検出するためには、スイッチの一方の端子をグランド電位にして、他方の端子を検出抵抗によりプルアップしている。スイッチがオフ状態のときは、電源電位が検出でき、オン状態のときは、グランド電位が検出できるため、ＭＰＵはスイッチの状態を判断できる。
【０００８】
ここで問題になるのが、スイッチがオン状態を継続すれば、検出電流が流れつづけることである。特に、スイッチの状態をエンコードするダイヤルスイッチを使用したときに、そのスイッチの状態を表す端子の数が増えると、検出電流は、最悪の場合、端子数分だけ流れることになる。この電流は、待機時の電力に対して、小さなものではないのが現状である。
【０００９】
本発明は、この点に着目してなされたものであり、消費電力を大幅に削減することが可能となるスイッチ検出装置および電源制御装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載のスイッチ検出装置は、第１の電位および該第１の電位と大きさの異なる第２の電位の２種類の電位を発生する発生手段と、複数のポジションと、該複数のポジションのうちいずれかを指定する操作子と、前記第１の電位になるように接続された共通端子と、前記操作子によって指定されたポジションに応じて、前記共通端子との間で短絡／開放を切り替え可能な複数の非共通端子とを備えたスイッチと、前記非共通端子毎に１つずつ接続された第１の抵抗素子であって、該各非共通端子が前記第１の電位になるようにするものと、前記非共通端子毎に１つずつ接続された第２の抵抗素子であって、該各非共通端子が前記第２の電位になるようにするものと、前記各非共通端子の電位をそれぞれ検出する検出手段と、該第１の検出手段によって検出された、前記各非共通端子の各電位に応じて、該各非共通端子にそれぞれ接続された前記第１または第２の抵抗素子のいずれかを有効に切り替える切り替え手段と、該切り替え手段による切り替え状態を保持する保持手段と、該保持手段によって保持された切り替え状態と、前記検出手段によって検出された前記各非共通端子の各電位の状態とに応じて、前記スイッチの前記操作子の位置が変更になったか否かを判別する判別手段とを有することを特徴とする。
【００１１】
請求項２に記載のスイッチ検出装置は、請求項１のスイッチ検出装置において、前記スイッチの前記各ポジションには、該各ポジションを区別するために、該ポジションの個数に応じたビット数のポジションデータが割り当てられ、該各ポジションデータの各ビットの論理レベルは２ビット以上排他であり、かつ隣接するポジションの各ビットの論理レベルの前記２ビットに対応するピットはそれぞれ前記２ビットの論理レベルに対して排他であることを特徴とする。
【００１２】
上記目的を達成するため、請求項３に記載の電源制御装置は、請求項１または２に記載のスイッチ検出装置と、第１の電力量と該第１の電力量より大きい第２の電力量の２系統の電力を発生する電源装置と、前記第１の電力量の電力を前記スイッチ検出装置に供給するとともに、前記第２の電力量の電力を、前記スイッチ検出装置を除く主たる装置に供給する供給手段と、前記スイッチ検出回路によって判別された前記操作子の状態に応じて、前記供給手段による前記第２の電力量の電力の供給を制御する制御手段とを有することを特徴とする。
【００１３】
請求項４に記載の電源制御装置は、請求項３の電源制御装置において、前記制御手段によって、前記第２の電力量の電力の供給が停止状態であっても、該第２の電力量の電力を供給状態に保持する保持手段をさらに有することを特徴とする。
【００１４】
上記目的を達成するため、請求項５に記載のスイッチ検出装置は、第１の電位および該第１の電位と大きさの異なる第２の電位の２種類の電位を発生する発生手段と、少なくとも第１および第２の端子を備え、該第１の端子は前記第１の電位になるように接続され、該第１の端子と前記第２の端子との間で短絡／開放を切り替え可能なスイッチと、前記第２の端子に接続された第１の抵抗素子であって、該第２の端子が前記第１の電位になるようにするものと、前記第２の端子に接続された第２の抵抗素子であって、該第２の端子が前記第２の電位になるようにするものと、前記スイッチが短絡状態であるか開放状態であるかを検出する検出時間と該検出をしない非検出時間とを１周期とする時間情報を出力する出力手段と、前記時間情報として前記検出時間が出力されているときには、前記第２の抵抗素子を有効に切り替える一方、前記時間情報として前記非検出時間が出力されているときには、前記第１の抵抗素子を有効に切り替える切り替え手段と、該切り替え手段によって、前記第２の抵抗素子が有効に切り替えられているときに、前記スイッチの短絡／開放を検出する検出手段と、該検出手段による検出結果を保持する保持手段とを有することを特徴とする。
【００１５】
上記目的を達成するため、請求項６に記載の電源制御装置は、請求項５に記載のスイッチ検出装置と、第１の電力量と該第１の電力量より大きい第２の電力量の２系統の電力を発生する電源装置と、前記第１の電力量の電力を前記スイッチ検出装置に供給するとともに、前記第２の電力量の電力を、前記スイッチ検出装置を除く主たる装置に供給する供給手段と、前記スイッチ検出回路によって検出された前記スイッチの状態に応じて、前記供給手段による前記第２の電力量の電力の供給を制御する制御手段とを有することを特徴とする。
【００１６】
請求項７に記載の電源制御装置は、請求項６の電源制御装置において、前記制御手段によって、前記第２の電力量の電力の供給が停止状態であっても、該第２の電力量の電力を供給状態に保持する保持手段をさらに有することを特徴とする。
【００１７】
請求項８に記載の電源制御装置は、請求項６の電源制御装置において、前記制御手段によって、前記第２の電力量の電力が供給状態であっても、該第２の電力量の電力の供給を停止状態に保持する保持手段をさらに有することを特徴とする。
【００１８】
請求項９に記載の電源制御装置は、請求項６の電源制御装置において、前記制御手段は、前記スイッチ検出装置によって検出されたスイッチの状態を検知可能であることを特徴とする。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００２０】
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係るスイッチ検出回路の回路図である。
【００２１】
同図において、スイッチＳ１は、使用者の操作によって短絡／開放を切り替えるスイッチである。
【００２２】
抵抗Ｒ１は、スイッチＳ１の状態を検出するための信号ＳＷの電位レベルを電源電位に確定させる検出抵抗であって、ゲート端子の電位によって開放／短絡を切り替えるトランジスタＱ１を通して、電源に接続されている。
【００２３】
また、抵抗Ｒ２は、信号ＳＷの電位レベルをグランド電位に確定させる検出抵抗であって、トランジスタＱ２を通して、グランドに接続されている。
【００２４】
トランジスタＱ１およびＱ２は、ゲート端子が電源電位のときに短絡し、グランド電位のときに開放するものとする。
【００２５】
バッファＵ１は、信号ＳＷの電位レベルを論理レベルに変換するバッファであって、信号ＳＷの電位レベルの切り替わる過渡状態において、誤動作しないように、論理レベルの切り替え電位を、立ち上がり時は高電位に、立下り時には低電位に切り替えるヒステリシスを有している。
【００２６】
インバータＵ２は、入力の論理レベルを反転するものである。
【００２７】
状態を保持するラッチＵ３は、Ｇ端子が電源電位（以下、“１”とする）のときは、Ｄ端子の論理レベルを取り込み、Ｇ端子がグランド電位（以下、“０”とする）のときは、状態を保持する。
【００２８】
ゲート素子Ｕ４は、２入力端子の論理レベルが同じ場合に“１”を出力し、同じでない場合に“０”を出力する。
【００２９】
ラッチＵ３により保持された論理レベルが“１”のときは、トランジスタＱ１は短絡状態になり、検出抵抗Ｒ１によって信号ＳＷは電源電位となる。この場合、信号ＳＯは、スイッチＳ１が短絡状態で“０”になり、ゲート素子Ｕ４の２入力端子の論理レベルは不一致となるため、信号ＥＱは“０”になる。この場合、検出電流が検出抵抗Ｒ１を通って流れることになる。これに対して、スイッチＳ１が開放状態では、信号ＳＯは“１”になり、ゲート素子Ｕ４の２入力端子の論理レベルは一致となるため、信号ＥＱは“１”になる。この場合は、検出電流が流れない。
【００３０】
一方、ラッチＵ３の保持された論理レベルが“０”の場合は、トランジスタＱ２が短絡状態になり、検出抵抗Ｒ２によって信号ＳＷをグランド電位に確定させる。この場合、スイッチＳ１の状態にかかわらず、信号ＳＯは“０”になり、検出電流は流れない。
【００３１】
図２は、図１のスイッチ検出回路を使用した電源制御装置の概略構成を示すブロック図である。
【００３２】
同図において、ダイヤルスイッチ１１は、ダイヤルのオフポジションを含む、複数のポジションをエンコードし、たとえば、３ビットの短絡／開放を切り替える。グランド電位が共通になっており、それぞれ３ビットの端子は、短絡するとグランド電位になるものとする。
【００３３】
スイッチ（ＳＷ）検出回路１２は、図１に示したスイッチ検出回路であり、このスイッチ検出回路１２が、ダイヤルスイッチ１１の検出ビット分（図示例では、３個）だけ用意されている。
【００３４】
ノイズ除去＆１次電源起動回路１３は、スイッチ検出回路１２により出力されるダイヤルスイッチ１１のビットの一致情報を入力し、タイミング発生回路１４から入力されるタイミングによって、ダイヤルスイッチ１１のチャタリングなどのノイズを除去し、１次電源１５を起動する。
【００３５】
図３は、ノイズ除去＆１次電源起動回路１３の詳細を示す回路図である。
【００３６】
同図において、ゲート素子Ｕ１１は、３つのスイッチ検出回路１２の各一致状態を入力し、すべてが一致したときに“１”を出力するゲート素子である。
【００３７】
フリップフロップＵ１２〜Ｕ１４は、ダイヤルスイッチ１１のチャタリングなどのノイズを除去するためのフリップフロップであり、Ｕ１２からＵ１４へ状態がシフトするように構成されている。
【００３８】
ゲート素子Ｕ１５は、フリップフロップＵ１２〜Ｕ１４がすべてオフポジションのときに、“１”を出力するゲート素子であり、この場合、ノイズ除去後のすべてが一致状態のとき、“１”を出力する。
【００３９】
ゲート素子Ｕ１６は、フリップフロップＵ１２〜Ｕ１４がすべて不一致状態のときに“１”を出力する。
【００４０】
ゲート素子Ｕ１７は、１次電源を投入するための第１の条件をラッチするフリップフロップＵ１８の入力条件を決定するゲート素子であって、ゲート素子Ｕ１６によって不一致を検出した場合に、“１”を出力し、ゲート素子Ｕ１５によって一致を検出した場合に、“０”を出力し、その他の条件のときは、現状態を保持する。
【００４１】
ゲート素子Ｕ１９は、１次電源をオンするための信号を出力するゲート素子であって、前記第１の条件が成立したとき、もしくはこのブロックの入力信号であるパワーホールドＰＨが“１”のときに、“１”を出力する。
【００４２】
図２に戻り、ＭＰＵ１８は、情報機器全体を制御するものである。ＭＰＵ１８は、１次電源１５により駆動され、スイッチ検出回路１２、ノイズ除去＆１次電源起動回路１３およびタイミング発生回路１４は、２次電源１６によって駆動される。
【００４３】
電源分離回路１７は、１次電源がオフ状態で２次電源が供給されて、ラッチアップなどの問題がないように、１次電源と２次電源を分離する回路である。１次電源１５のオフ時に、１次電源駆動部に対する出力信号は、電源分離回路１７により“０”レベルとなり、入力信号は“０”に固定されるものとする。
【００４４】
１次電源１５が投入されている状態で、ＭＰＵ１８は、ダイヤルスイッチ１１がどの状態にあっても、パワーホールドＰＨによって１次電源１５がオフしないように保持している。１次電源１５をオフにする場合、ＭＰＵ１８は、ダイヤルスイッチ１１の各ビットに対応したスイッチ検出回路１２のラッチＵ３に、比較データを書き込む。この比較データは、現在のポジションをスイッチ検出回路１２より取得したものと同じデータである。したがって、この状態で１次電源１５を投入する第１の条件はオフ状態になる。そこで、上記パワーホールドＰＨをネゲートすると、１次電源１５はオフされる。この状態では、スイッチと同じ論理レベルを確定するよう、検出抵抗Ｒ１またはＲ２が接続されるように設定されるため、検出電流は流れない。この状態から使用者の操作によって、ダイヤルスイッチ１１が別のポジションに切り替わった場合、不一致を検出することで１次電源１５が投入される。
【００４５】
ただし、スイッチ１１が“０”から“１”の変化は検出できない。ダイヤルの切り替わりによって必ず遷移を検出するためには、隣あうポジションが、３ビットのうち少なくとも２ビットが切り替わるように並べなければならない。
【００４６】
図４は、この問題点を解決したダイヤルスイッチのポジションと検出論理レベルの関係を示す図である。
【００４７】
さらには、使用者が連続でダイヤルを切り替えられないようダイヤルスイッチの回す力を強めに設定したり、各ポジションでロックするような仕組みが必要である。しかしながら、従来技術においても、簡単に電源が投入されないように、あるいはポジションが切り替わらないようにしなければならないのであり、当然必要な技術である。
【００４８】
（第２の実施の形態）
図５は、本発明の第２の実施の形態に係るスイッチ検出回路の回路図である。
【００４９】
同図において、スイッチＳ２１は、信号ＳＷの電位レベルを切り替えるものである。
【００５０】
抵抗Ｒ２１は、スイッチＳ２１の開放時に電位レベルを電源電位（以下、“１”とする）に確定するための抵抗である。
【００５１】
抵抗Ｒ２２は、スイッチＳ２１の開放時に電位レベルをグランド電位（以下、“０”とする）に確定するための抵抗である。
【００５２】
トランジスタＱ２１およびＱ２２は、ゲート端子の電位により短絡／開放するトランジスタである。信号ＳＷの入力信号ＣＫが“１”であれば、トランジスタＱ２１が開放するとともにトランジスタＱ２２が短絡し、抵抗Ｒ２２によってプルダウン状態になる一方、入力信号ＣＫが“０”レベルであれば、トランジスタＱ２１が短絡するとともにトランジスタＱ２２が開放し、抵抗Ｒ２１によってプルアップ状態になる。
【００５３】
バッファＵ２１は、入力信号ＳＷの波形を論理回路レベルに変換するための入力バッファであり、信号ＳＷの電位レベルの切り替わる過渡状態において、誤動作しないように、論理レベルの切り替え電位を、立ち上がり時は高電位に、立下り時は低電位に切り替えるヒステリシスを有するバッファである。
【００５４】
インバータＵ２２およびＵ２３は、入力論理レベルを反転するインバータである。
【００５５】
フリップフロップＵ２４は、入力端子Ｄの論理レベルを信号ＣＫの立ち上がり時に保持するフリップフロップである。
【００５６】
図６は、本実施の形態のスイッチ検出回路の動作を示すタイムチャートである。
【００５７】
同図において、信号ＣＫが“１”の期間は、プルダウン状態であるため、スイッチＳ２１の状態にかかわらず、信号ＳＷはグランド電位である。信号ＣＫが　“０”の期間は、プルアップ状態であるため、スイッチＳ２１が短絡の場合、信号ＳＷはグランド電位のままであり、他方、スイッチＳ２１が開放の場合、信号ＳＷは“１”に変化する。信号Ｑ０は、フリップフロップＵ２４の出力であり、信号ＣＫの立ち上がり時に、スイッチＳ２１が短絡の場合、“１”レベルを保持し、スイッチＳ２１が開放の場合、“０”レベルを保持する。信号ＣＫが“１”レベルのときは、トランジスタＱ２１が開放状態であるので、スイッチＳ２１が短絡状態であっても、電流は流れない。信号ＣＫが“０”レベルのときは、スイッチＳ２１が短絡状態である場合、電流が流れる。また、信号ＣＫが切り替わる瞬時には、バッファＵ２１の入力容量により充放電電流が流れる。
【００５８】
信号ＣＫが“１”の期間と“０”の期間の時間比によって、開放時のスイッチＳ２１の検出電流は変わることになる。たとえば、この比が１／１０であれば、検出電流は１／１０になる。
【００５９】
図７は、図５のスイッチ検出回路を使用した電源制御装置の概略構成を示すブロック図である。
【００６０】
スイッチ２０は、本実施の形態では、使用者により一方向に押されると２点の端子が短絡状態になって保持され、別方向に押されると開放状態に保持される、シーソ型スイッチを想定している。
【００６１】
スイッチ（ＳＷ）検出回路２１は、図５で示したものである。
【００６２】
１次電源起動制御部２２は、１次電源２６の起動を制御するものである。
【００６３】
１次電源２６は、本実施の形態の電源制御装置を制御するＭＰＵ２４の駆動電力を供給する。
【００６４】
２次電源２５は、１次電源２６がオフ状態でも供給し続ける電源である。２次電源２５の役割は、１次電源２６が供給されていない状態で、システムをバックアップするためにある。したがって、１次電源２６に対して消費電力を抑える必要がある。
【００６５】
検出タイミング発生回路２３は、検出タイミングを発生する回路であり、一般的には時計用に用いられる定周期のクロックを利用し、消費電力を抑えている。
【００６６】
電源分離回路２７は、１次電源２６がオフ状態で、電源が２次電源２５によって供給されたときに、ラッチアップなどの問題がないように、１次電源２６と２次電源２５とを分離する回路である。１次電源２６がオフ時に、１次電源起動制御部２２に対する出力信号は、分離回路２７により“０”レベルとなり、入力信号は“０”に固定されるものとする。
【００６７】
図８は、１次電源起動制御部２２の詳細な動作を示す状態遷移図である。
【００６８】
同図中の各状態は、検出タイミング発生回路２３によって与えられる検出タイミングで遷移するものとする。また、この状態遷移図では、１次電源２６のオフやスイッチ２０のチャタリングなどに起因して発生するノイズをカットするためのカウンタｃｏｕｎｔを制御している。
【００６９】
１次電源２６がオフ状態のときには、状態Ｐｏｗｅｒ　ｏｆｆにて信号Ｑ０の論理レベルを検出する。この状態では、信号ＰｏｗｅｒＯｎとして“０”を出力し、１次電源２６はオフであり、フラグＣｏｕｎｔＯｎは“０”となる。
【００７０】
図９は、カウンタｃｏｕｎｔを制御する処理の手順を示すフローチャートである。
【００７１】
同図において、タイミングのイベント（信号ＣＫの立ち上がりエッジ）のときに、フラグＣｏｕｎｔＯｎが“１”であれば、カウンタｃｏｕｎｔのカウントを行い（ステップＳ１→Ｓ２→Ｓ３）、フラグＣｏｕｎｔＯｎが“０”であれば、カウンタｃｏｕｎｔを“０”に初期化する（ステップＳ１→Ｓ２→Ｓ４）。
【００７２】
図８に戻り、信号Ｑ０は、スイッチ検出回路２１によって出力される信号であって、“１”レベルはオン状態を示し、“０”レベルはオフ状態を示している。Ｑ０＝“０”である限り、状態Ｐｏｗｅｒ　ｏｆｆを保持する。
【００７３】
Ｑ０＝“１”になると、状態Ｎｏｉｓｅ　Ｆｉｌｔｅｒに遷移する。この状態では、信号ＰｏｗｅｒＯｎは“０”となり、フラグＣｏｕｎｔＯｎは“１”となる。状態Ｎｏｉｓｅ　Ｆｉｌｔｅｒでは、Ｑ０＝“０”の場合、状態Ｐｏｗｅｒ　ｏｆｆに戻り、Ｑ０＝“１”かつｃｏｕｎｔ＝“３”の場合、状態Ｐｏｗｅｒ　ｏｎへ遷移する。その他の場合、状態Ｎｏｉｓｅ　Ｆｉｌｔｅｒを保持する。カウンタｃｏｕｎｔ＝“３”は、繰り返しＱ０＝“１”を検出することによってフィルタする、ノイズのカット条件である。
【００７４】
状態Ｐｏｗｅｒ　ｏｎでは、信号ＰｏｗｅｒＯｎとして“１”を出力し、１次電源２６をオン状態にする。また、フラグＣｏｕｎｔＯｎは、“０”とする。１次電源２６がオンされると、ＭＰＵ２４に駆動電源が供給され、ＭＰＵ２４は起動される。１次電源２６のオフ時は、電源分離回路２７により、信号ＰｏｗｅｒＨｏｌｄは“０”であるのに対し、ＭＰＵ２４が起動されると、信号ＰｏｗｅｒＨｏｌｄとして“１”を出力するものとする。
【００７５】
状態Ｐｏｗｅｒ　ｏｎでは、Ｑ０＝“０”で状態Ｐｏｗｅｒ　ｏｆｆへ遷移して、Ｑ０＝“１”かつ信号ＰｏｗｅｒＨｏｌｄ＝“１”の場合、状態Ｗａｉｔ　ｏｆｆに遷移する。その他の場合は、状態Ｐｏｗｅｒ　ｏｎを保持する。
【００７６】
状態Ｗａｉｔ　ｏｆｆの状態では、信号ＰｏｗｅｒＯｎとして“０”を出力するが、ＭＰＵ２４が信号ＰｏｗｅｒＨｏｌｄを“１”に設定していることから、１次電源２６はオン状態を保持する。フラグＣｏｕｎｔＯｎは“０”を出力する。状態Ｗａｉｔ　ｏｆｆは、Ｑ０＝“０”のとき、状態Ｐｏｗｅｒ　ｏｆｆに遷移して、その他の場合、状態を保持する。たとえば、この状態においてＭＰＵ２４が信号ＰｏｗｅｒＨｏｌｄを“０”に設定するとＱ０＝“１”（スイッチオフの状態）でも１次電源２６はオフできる。これは、使用者が電源を切るのを忘れた場合を想定しており、この場合、ＭＰＵ２４が持つ一定のタイマにより、電源をオフするのである。
【００７７】
このように、スイッチがオン状態でも、スイッチの状態を検出するときのみ、検出電流が流れるので、２次電源２５の消費電力を大幅に軽減できる。
【００７８】
また、インデックスＳＷ＿ｓｔａｔｅとして、スイッチ２０の状態に応じて、同図のような論理レベルをＭＰＵ２４に対して出力することにより、ＭＰＵ２４はスイッチ２０の状態を監視できる。
【００７９】
図１０は、図５のスイッチ検出回路を使用した、他の電源制御装置の概略構成を示すブロック図である。
【００８０】
同図において、ダイヤルスイッチ３１は、ダイヤルのオフポジションを含む、複数のポジションをエンコードし、たとえば、３ビットの短絡／開放を切り替える。グランド電位が共通になっており、それぞれ３ビットの端子は、短絡するとグランド電位になるものとする。
【００８１】
スイッチ検出回路２１は、図５で示したものを３ビット分接続したものであり、ダイヤルスイッチ３１の３ビットの端子が接続されている。
【００８２】
２次電源２５、検出タイミング発生回路２３、電源分離回路２７、ＭＰＵ２４および１次電源２６は、図７中の対応するものと同じ機能を備えている。
【００８３】
１次電源起動制御部３２は、１次電源２６の起動を制御するものである。
【００８４】
図１１は、１次電源起動制御部３２の詳細を示す回路図である。
【００８５】
同図において、ゲート素子Ｕ３１は、オフポジションの条件でのみ“１”を出力するゲート素子である。本実施の形態では、Ｄ０＝“１”、Ｄ１＝“１”、Ｄ２＝“０”のとき、オフポジションである。
【００８６】
フリップフロップＵ３２〜Ｕ３４は、ダイヤルスイッチ３１のチャタリングなどのノイズを除去するためのフリップフロップであり、Ｕ３２からＵ３４へ状態をシフトするように構成されている。
【００８７】
ゲート素子Ｕ３５は、Ｕ３２からＵ３４のフリップフロップがオフポジションである条件で“１”を出力するゲート素子であり、この場合、ノイズを除去したオフポジションの検出となる。
【００８８】
また、ゲート素子Ｕ３６は、Ｕ３２からＵ３４のフリップフロップがオフポジションでないという条件で“１”を出力するゲート素子であり、ゲート素子Ｕ２５と同様に、ノイズを除去した状態を出力する。
【００８９】
フリップフロップＵ３８は、ＭＰＵ２４から供給される信号Ａｐｏｆｆ＿ｓｅｔによりセットされ、ゲート素子Ｕ３５から出力されるオフポジションである状態でかつ検出タイミング信号ＣＫが“０”で“１”を出力するゲート素子Ｕ３７の出力によりリセットされるフリップフロップである。このフリップフロップＵ３８は、ＭＰＵ２４がオートパワーオフの状態になったことを保持し、オフポジションのときはクリアされる。
【００９０】
ゲート素子Ｕ３９は、フリップフロップＵ４０の状態を決定するゲート素子であって、オフポジション以外の状態では、“１”をセットして、オフポジションの状態では、“０”をセットする。その他の状態では、現状の状態を保持する。
【００９１】
ゲート素子Ｕ４１は、１次電源２６に対し起動を制御する信号ＰｏｗｅｒＯｎを出力するゲート素子であって、ＭＰＵ２４からの信号ＰｏｗｅｒＨｏｌｄが“１”のときは、“１”を出力し、フリップフロップＵ３８がオートパワーオフでなくかつフリップフロップＵ４０がオフポジションでない状態のときに“１”を出力する。すなわち、ＰｏｗｅｒＨｏｌｄ＝“０”のとき、オフポジションでない状態でもオートパワーオフ状態になっていればオフでき、オフポジションのときは、オフすることになる。
【００９２】
また、フリップフロップＵ３８は、オートパワーオフの状態であってもオフポジションの状態になれば、クリアされ、再びオフポジション以外のポジションになった場合、１次電源２６を投入する。
【００９３】
フリップフロップＵ４２，Ｕ４４は、スイッチの状態を保持するフリップフロップであり、ＭＰＵ２４はこれらの信号によってスイッチのポジションを検知可能である。
【００９４】
このように、ダイヤルスイッチ３１がどのポジションであっても、検出タイミングのときのみ、検出電流が流れることになる。
【００９５】
【発明の効果】
以上説明したように、本発明の第１の発明によれば、１次電源がオフの状態において、検出電流を流さないように、ダイヤルスイッチと同じ状態を検出抵抗とトランジスタによって設定可能で、かつ、使用者の操作でダイヤルスイッチの別のポジションに切り替わった場合、その遷移によって１次電源を投入できる。ダイヤルスイッチによって電源のオンオフを制御する場合にスイッチの検出電流を大幅に削減できる。
【００９６】
また、本発明の第２の発明によれば、スイッチが短絡状態にあって検出電流が流れるような状態にあっても検出タイミングのみ検出電流が流れるので消費電力を大幅に軽減できる。さらには、１次電源と２次電源を備え、かつ１次電源のオンオフの制御を２次電源で行う場合に、電源スイッチがオフされてもＭＰＵの指示によって電源を維持できる。また、電源スイッチがオン状態でもＭＰＵの指示によりオフできる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るスイッチ検出回路の回路図である。
【図２】図１のスイッチ検出回路を使用した電源制御装置の概略構成を示すブロック図である。
【図３】図２のノイズ除去＆１次電源起動回路の詳細を示す回路図である。
【図４】ダイヤルスイッチのポジションと検出論理レベルの関係を示す図である。
【図５】本発明の第２の実施の形態に係るスイッチ検出回路の回路図である。
【図６】図５のスイッチ検出回路の動作を示すタイムチャートである。
【図７】図５のスイッチ検出回路を使用した電源制御装置の概略構成を示すブロック図である。
【図８】図７の１次電源起動制御部の詳細な動作を示す状態遷移図である。
【図９】カウンタｃｏｕｎｔを制御する処理の手順を示すフローチャートである。
【図１０】図５のスイッチ検出回路を使用した、他の電源制御装置の概略構成を示すブロック図である。
【図１１】図１０の１次電源起動制御部の詳細を示す回路図である。
【符号の説明】
Ｓ１，Ｓ２　スイッチ
Ｒ１，Ｒ２　検出抵抗
Ｒ２１，Ｒ２２　抵抗
Ｑ１、Ｑ２，Ｑ２１、Ｑ２２　トランジスタ
Ｕ１　入力バッファ
Ｕ２　インバータ
Ｕ３　ラッチ
Ｕ４，Ｕ１１，Ｕ１５，Ｕ１６，Ｕ１７，Ｕ１９　ゲート素子
Ｕ１２，Ｕ１３，Ｕ１４，Ｕ１８　フリップフロップ
Ｕ２１　入力回路
Ｕ２２，Ｕ２３　インバータ
Ｕ３４，Ｕ３２，Ｕ３３，Ｕ３４，Ｕ３８，Ｕ４０，Ｕ４２，Ｕ４３，Ｕ４４　フリップフロップ
Ｕ３１，Ｕ３５，Ｕ３６，Ｕ３７，Ｕ３９，Ｕ４１　ゲート素子
１１　ダイヤルスイッチ
１２　スイッチ検出回路
１３　ノイズ除去＆１次電源起動装置
１４　タイミング発生回路
１５　１次電源
１６　２次電源
１７　電源分離回路
１８　ＭＰＵ
２０　スイッチ
２１　スイッチ検出回路
２２　１次電源起動制御部
２３　検出タイミング発生回路
２４　ＭＰＵ
２５　２次電源
２６　１次電源
２７　電源分離回路
３１　ダイヤルスイッチ
３２　１次電源起動制御部
【図１】
2004133626.tif 000003
【図２】
2004133626.tif 000004
【図３】
2004133626.tif 000005
【図４】
2004133626.tif 000006
【図５】
2004133626.tif 000007
【図６】
2004133626.tif 000008
【図７】
2004133626.tif 000009
【図８】
2004133626.tif 000010
【図９】
2004133626.tif 000011
【図１０】
2004133626.tif 000012
【図１１】
2004133626.tif 000013