(57)【要約】【課題】高密度の３次元パッケージ構造を有する半導体装置を効率よく製造することのできる方法、および、これにより得られる半導体装置を提供すること。【解決手段】第１配線パターン２１，２３，２５が形成されている第１面及びこれと反対の第２面を有する第１半導体素子１１，１２，１３における第２面上に、第２配線パターン２２，２４，２６が片面に形成された接着膜４１，４２，４３を第２配線パターン２２，２４，２６を介して積層する工程と、接着膜４１，４２，４３の上に、第３配線パターン２３，２５，２７及びこれに接続するバンプ部３２，３３，３４が片面に形成された第２半導体素子１２，１３，１４を、バンプ部３２，３３，３４が接着膜に押入して第２配線パターン２２，２４，２６と電気的に接続するように第３配線パターン２３，２５，２７を介して積層する工程とを行う。【選択図】　図１
2004055770.tif 000002
【特許請求の範囲】
【請求項１】
複数の半導体素子が電気的に接続しつつ積層された構造を有する半導体装置の製造方法であって、
第１配線パターンが形成されている第１面およびこれと反対の第２面を有する第１半導体素子における前記第２面の上に、第２配線パターンが片面に形成されている接着膜を、前記第２配線パターンを介して積層する工程と、
前記接着膜の上に、第３配線パターンおよびこれに接続するバンプ部が片面に形成されている第２半導体素子を、前記バンプ部が前記接着膜に押入して前記第２配線パターンと電気的に接続するように前記第３配線パターンを介して積層する工程と、を含むことを特徴とする、半導体装置の製造方法。
【請求項２】
基材の上に第２配線パターンの群を形成する工程と、
前記第２配線パターンの群を覆うように前記基材に対して接着樹脂組成物を積層する工程と、
前記第２配線パターンの群を前記接着樹脂組成物に転写しつつ当該接着樹脂組成物と前記基材を分離する工程と、
前記第２配線パターンごとに前記接着樹脂組成物をカッティングすることによって前記接着膜を作製する工程と、を更に含む、請求項１に記載の半導体装置の製造方法。
【請求項３】
複数の半導体素子が電気的に接続しつつ積層された構造を有する半導体装置の製造方法であって、
第１配線パターンが各素子ごとに形成されている第１面およびこれと反対の第２面を有し、複数の第１半導体素子が造り込まれているウエハにおける前記第２面の上に、第２配線パターンの群が片面に形成されている接着膜を、前記第２配線パターンの群を介して積層する工程と、
前記第１半導体素子ごとに前記ウエハを前記接着膜とともにカッティングすることによって、中間積層体を作製する工程と、
前記中間積層体の前記接着膜の上に、第３配線パターンおよびこれに接続するバンプ部が片面に形成されている第２半導体素子を、前記バンプ部が前記接着膜に押入して前記第２配線パターンと電気的に接続するように前記第３配線パターンを介して積層する工程と、を含むことを特徴とする、半導体装置の製造方法。
【請求項４】
複数の半導体素子が電気的に接続しつつ積層された構造を有する半導体装置の製造方法であって、
第１配線パターンが各素子ごとに形成されている第１面およびこれと反対の第２面を有し、複数の第１半導体素子が造り込まれている第１ウエハにおける前記第２面の上に、第２配線パターンの群が片面に形成されている接着膜を、第２配線パターンの群を介して積層する工程と、
前記接着膜の上に、第３配線パターンおよびこれに接続するバンプ部が各素子ごとに片面に形成されて複数の第２半導体素子が造り込まれている第２ウエハを、前記バンプ部が前記接着膜に押入して対応する第２配線パターンと電気的に接続するように、前記第３配線パターンを介して積層する工程と、
前記第１ウエハ、前記接着膜、および前記第２ウエハを含んでなる積層体をカッティングする工程と、を含むことを特徴とする、半導体装置の製造方法。
【請求項５】
基材の上に第２配線パターンの群を形成する工程と、
前記第２配線パターンの群を覆うように前記基材に対して接着樹脂組成物を積層する工程と、
前記第２配線パターンの群を前記接着樹脂組成物に転写しつつ当該接着樹脂組成物と前記基材を分離することによって、前記接着膜を作製する工程と、を更に含む、請求項３または４に記載の半導体装置の製造方法。
【請求項６】
複数の半導体素子が電気的に接続しつつ積層された構造を有する半導体装置の製造方法であって、
第１配線パターンおよびこれに接続するバンプ部が形成されている第１面、並びに、これと反対の第２面を有するｎ個の半導体素子と、第２配線パターンが形成されている第３面およびこれと反対の第４面を有するｎ−１個の接着膜とを、接着膜の第３面が一の半導体素子の第２面に接し、且つ、当該接着膜の第４面が他の半導体素子の第１面に接しつつ当該半導体素子のバンプ部が当該接着膜に押入して第２配線パターンに電気的に接続するように、積層することを特徴とする、半導体装置の製造方法。
【請求項７】
第１配線パターンが形成されている第１面およびこれと反対の第２面を有する第１半導体素子と、
第２配線パターンが形成されて前記第１面に接合されている第３面およびこれと反対の第４面を有する接着膜と、
第３配線パターンおよびこれに接続するバンプ部が形成されて前記第４面に接合されている第５面を有し、前記バンプ部が前記接着膜に押入して前記第２配線パターンと電気的に接続している、第２半導体素子と、を備えることを特徴とする、半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、３次元パッケージ構造を有する半導体装置の製造方法、および、これにより製造される半導体装置に関する。
【０００２】
【従来の技術】
近年のコンピュータシステムに組み込まれる電子回路に対しては、高速化および大集積化に対応できることが要求される。そのため、複数の半導体素子から構成されて回路基板に搭載される半導体装置については、その高速化および高密度化を達成すべく、複数の半導体素子が電気的に接続しつつ積層された構造すなわち３次元パッケージの状態で、回路基板に実装する手法が主流になりつつある。
【０００３】
３次元パッケージの形態としては、積層した半導体素子間をワイヤボンディングにより接続したものが知られている。しかしながら、この場合、ワイヤボンディングを行うために、階層が高くなるにつれて半導体素子のサイズを小さくしなければならない。その結果、半導体装置の充分な高密度化を達成できない場合が多い。
【０００４】
３次元パッケージの別の形態としては、両面に配線パターンが形成されるとともに当該配線パターン間を連絡するビアが素子内部に形成されている複数の半導体素子を、隣接する素子の配線パターン間をハンダバンプなどで電気的に接続しつつ積層してなる構造が知られている。このような構造を形成する場合、従来の技術においては、単一の素子の両面、または、複数の素子が造り込まれたウエハの両面に対して、配線パターンが形成される。具体的には、一方の面（表面）のみに配線パターンを有する通常の半導体素子を作製した後、他方の面（裏面）に対しても、フォトリソグラフィやエッチングを施すことにより配線パターンが形成される。すなわち、裏面には再配線が施される。
【０００５】
【発明が解決しようとする課題】
しかしながら、そのような従来技術によると、単一の半導体素子を製造するための一連の過程において、表面の配線パターンを形成した後に素子ないしウエハを反転しなければならない。そのため、表面の配線パターンを形成した後には、当該配線パターンに損傷を与えないように取り扱う必要がある。例えば表面の全体に対して保護膜を形成しなければならない。加えて、当該従来技術によると、例えば裏面における配線パターンの構成材料について、既に形成された表面の配線パターンの構成材料と同一のものを使用すると、裏面の配線パターン形成におけるエッチング処理の際に、エッチング液により、表面の配線パターンが損傷を受ける場合がある。そのため、表面と裏面とで同一の配線材料を採用できない場合がある。このように、両面に配線パターンが配設されて当該配線パターン間を連絡するビアが素子内部に形成されている複数の半導体素子を、隣接する素子の配線パターン間をバンプなどで電気的に接続しつつ積層してなる３次元パッケージ構造は、従来の技術においては効率よく形成するのは困難であった。
【０００６】
３次元パッケージの更に別の形態は、例えば特開平５−７５０１４号公報や特開平１０−２９４４２３号公報に開示されている。しかしながら、特開平５−７５０１４号公報によると、半導体素子間に、半導体素子よりも広面積の基板を介在させなければならず、従って、半導体装置の高密度化を充分に達成するのは困難である。一方、特開平１０−２９４４２３号公報によると、積層されることとなる各半導体素子をウエハから個片に分割した後に、チップ側面を通る導体パターンを形成しなければならず、半導体装置を歩留りよく製造することに困難性を有する。また、半導体装置ないし半導体素子の高速化および高密度化を達成するためには、特開平７−１１５２８０号公報に開示されているように、素子内部で多層配線化を図る技術が採用される場合もある。
【０００７】
本発明は、このような事情のもとで考え出されたものであって、高密度の３次元パッケージ構造を有する半導体装置を効率よく製造するための方法、および、これにより得られる半導体装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明の第１の側面によると、複数の半導体素子が電気的に接続しつつ積層された構造を有する半導体装置の製造方法が提供される。この方法は、第１配線パターンが形成されている第１面およびこれと反対の第２面を有する第１半導体素子における第２面の上に、第２配線パターンが片面に形成されている接着膜を、第２配線パターンを介して積層する工程と、接着膜の上に、第３配線パターンおよびこれに接続するバンプ部が片面に形成されている第２半導体素子を、バンプ部が接着膜に押入して第２配線パターンと電気的に接続するように第３配線パターンを介して積層する工程と、を含むことを特徴とする。
【０００９】
このような方法によると、高密度の３次元パッケージ構造を有する半導体装置を製造することができる。第１の側面に係る方法により製造される半導体装置では、第１配線パターンと第２配線パターンは、例えば第１半導体素子を貫通するスルーホールに形成されるビアを介して、電気的に接続される。或は、第１配線パターンと第２配線パターンは、第１半導体素子の内部に形成される所定の内層パターンおよびこれらを連絡するビアを介して、電気的に接続される。また、第２配線パターンと第３配線パターンは、第３配線パターン上に予め形成されているバンプ部を介して電気的に接続される。このようにして、第１半導体素子および第２半導体素子は、その平面サイズの内において、配線基板を別途介在させることなく直接的に電気的に接続される。このようにして形成される積層構造における第２半導体素子を第１半導体素子とするとともに当該素子に予め形成されている配線パターンを第１配線パターンとし、且つ、第３配線パターンおよびこれに接続するバンプ部を有する新たな第２半導体素子を本発明の構成で更に積層することにより、所定の積層数の３次元パッケージ構造を形成することができる。したがって、本発明の第１の側面によると、高密度の３次元パッケージ構造を有する半導体装置が得られるのである。
【００１０】
本発明の第１の側面によると、上述のような高密度の３次元パッケージ構造を有する半導体装置を効率よく製造することができる。第１の側面に係る方法では、最終的に得られる半導体装置において第１半導体素子の片面に配設されることとなる第２配線パターンは、第１半導体素子上ではパターン形成されない。第２配線パターンは、パターン形成された後に接着膜に転写され、当該接着膜とともに第１半導体素子の片面に供給される。そのため、単一の半導体素子を製造するための一連の過程において、第１半導体素子に第１配線パターンを形成した後に、素子ないしウエハを反転する必要はなく、当該素子ないしウエハに第２配線パターンを形成する必要もない。したがって、本発明の第１の側面に係る製造方法によると、半導体装置を製造するための一連の過程において、第１半導体素子の第１配線パターンに損傷を与えてしまうことを抑制することができるとともに、半導体装置製造の効率化が図られる。加えて、第１半導体素子上には、第２配線パターンとともに接着膜ないし接着樹脂組成物が供給されるので、半導体素子間に樹脂封止材のみを供給する工程を別途行う必要がない。これによっても、半導体装置製造の効率化が図られている。第２配線パターン付き接着膜の作製においては、例えば、まず、所定の基材の上に配線材料を成膜した後、これにフォトリソグラフィおよびその後のエッチングを施すことにより、第２配線パターンを形成する。次に、当該第２配線パターンを覆うように基材に対して接着樹脂組成物を積層する。次に、第２配線パターンを接着樹脂組成物に転写しつつ当該接着樹脂組成物と基材を分離する。このような工程を経て、第１の側面で使用される第２配線パターン付き接着膜を作製することができる。本発明に係る半導体装置の工業的大量生産の過程においては、第２配線パターン付き接着膜の作製と、当該接着膜の半導体素子上への積層とを並行して行うことによって、当該半導体装置を効率よく製造することが可能となる。
【００１１】
本発明の第１の側面に係る方法では、最終的に得られる半導体装置において第１半導体素子の片面に配設されることとなる第２配線パターンは、第１半導体素子上ではパターン形成されず、パターン形成された後に接着膜とともに第１半導体素子の表面に供給されるため、第１半導体素子の第１配線パターンの構成材料の種類にかかわらず、第２配線パターンの構成材料を選択することができる。例えば、両配線パターンにおいて同一の配線材料を使用することも可能である。すなわち、配線材料についての自由度が高く、半導体装置の用途や機能、および、半導体装置の製造工程における諸条件に応じて適切な配線材料を選択することができる。
【００１２】
このように、本発明の第１の側面によると、高密度の３次元パッケージ構造を有する半導体装置を効率よく製造することができるのである。
【００１３】
第１の側面に係る製造方法は、好ましくは、基材の上に第２配線パターンの群を形成する工程と、第２配線パターンの群を覆うように基材に対して接着樹脂組成物を積層する工程と、第２配線パターンの群を接着樹脂組成物に転写しつつ当該接着樹脂組成物と基材を分離する工程と、第２配線パターンごとに接着樹脂組成物をカッティングすることによって接着膜を作製する工程とを更に含んでいる。このような工程を経ることによって、第２配線パターン付き接着膜を効率よく作製することができ、従って、半導体装置を効率よく製造することが可能となる。
【００１４】
本発明の第２の側面によると、複数の半導体素子が電気的に接続しつつ積層された構造を有する半導体装置の別の製造方法が提供される。この方法は、第１配線パターンが各素子ごとに形成されている第１面およびこれと反対の第２面を有し、複数の第１半導体素子が造り込まれているウエハにおける第２面の上に、第２配線パターンの群が片面に形成されている接着膜を、第２配線パターンの群を介して積層する工程と、第１半導体素子ごとにウエハを接着膜とともにカッティングすることによって、中間積層体を作製する工程と、中間積層体の接着膜の上に、第３配線パターンおよびこれに接続するバンプ部が片面に形成されている第２半導体素子を、バンプ部が接着膜に押入して第２配線パターンと電気的に接続するように第３配線パターンを介して積層する工程と、を含むことを特徴とする。
【００１５】
本発明の第３の側面によると、複数の半導体素子が電気的に接続しつつ積層された構造を有する半導体装置の別の製造方法が提供される。この方法は、第１配線パターンが各素子ごとに形成されている第１面およびこれと反対の第２面を有し、複数の第１半導体素子が造り込まれている第１ウエハにおける第２面の上に、第２配線パターンの群が片面に形成されている接着膜を、第２配線パターンの群を介して積層する工程と、接着膜の上に、第３配線パターンおよびこれに接続するバンプ部が各素子ごとに片面に形成されて複数の第２半導体素子が造り込まれている第２ウエハを、バンプ部が接着膜に押入して対応する第２配線パターンと電気的に接続するように、第３配線パターンを介して積層する工程と、第１ウエハ、接着膜、および第２ウエハを含んでなる積層体をカッティングする工程とを含むことを特徴とする。
【００１６】
本発明の第２および第３の側面によると、第１の側面に関して上述したのと同様な高密度の半導体装置が製造され、且つ、半導体素子の一方の面に配設されることとなる配線パターンは当該半導体素子上ではパターン形成されない。したがって、第２および第３の側面に係る方法によっても、第１の側面に関して上述したのと同様の効果が奏される。
【００１７】
本発明の第２および第３の側面に係る方法は、基材の上に第２配線パターンの群を形成する工程と、第２配線パターンの群を覆うように基材に対して接着樹脂組成物を積層する工程と、第２配線パターンの群を接着樹脂組成物に転写しつつ当該接着樹脂組成物と基材を分離することによって、接着膜を作製する工程とを更に含んでいる。このような工程を経ることによって、第２配線パターン群付き接着膜を効率よく得ることができ、従って、半導体装置を効率よく製造することが可能となる。
【００１８】
本発明の第１から第３の側面において、好ましくは、基材は、シリコン、テフロン、またはポリメチルペンテンよりなる。このような基材上には、好ましくは、第２配線パターンまたはその群を形成する工程の前に剥離層を形成する。剥離層は、銅またはポリオレフィンよりなるのが好ましい。これらの構成は、第２配線パターンまたはその群を接着樹脂組成物に転写しつつ当該接着樹脂組成物と基材を分離するうえで好適である。
【００１９】
好ましくは、第１半導体素子は、第１配線パターンに接続しつつ第１面から第２面に至るビアを有し、接着膜の第２配線パターンは、当該ビアを介して第１配線パターンに電気的に接続している。
【００２０】
本発明の第４の側面によると、複数の半導体素子が電気的に接続しつつ積層された構造を有する半導体装置の別の製造方法が提供される。この方法は、第１配線パターンおよびこれに接続するバンプ部が形成されている第１面、並びに、これと反対の第２面を有するｎ個の半導体素子と、第２配線パターンが形成されている第３面およびこれと反対の第４面を有するｎ−１個の接着膜とを、接着膜の第３面が一の半導体素子の第２面に接し、且つ、当該接着膜の第４面が他の半導体素子の第１面に接しつつ当該半導体素子のバンプ部が当該接着膜に押入して第２配線パターンに電気的に接続するように、積層することを特徴とする。
【００２１】
本発明の第４の側面によると、第１の側面に関して上述したのと同様な高密度の半導体装置が製造され、且つ、半導体素子の一方の面に配設されることとなる配線パターンは当該半導体素子上ではパターン形成されない。したがって、第４の側面に係る方法によっても、第１の側面に関して上述したのと同様の効果が奏される。
【００２２】
本発明の第１から第４の側面において、第２配線パターンは、Ｎｉ層およびこれを挟むＡｕ層からなるのが好ましい。また、好ましくは、接着膜はエポキシ樹脂よりなる。或は、接着膜は熱可塑性樹脂よりなるのが好ましい。
【００２３】
本発明の第５の側面によると半導体装置が提供される。この半導体装置は、第１配線パターンが形成されている第１面およびこれと反対の第２面を有する第１半導体素子と、第２配線パターンが形成されて第１面に接合されている第３面、およびこれと反対の第４面を有する接着膜と、第３配線パターンおよびこれに接続するバンプ部が形成されて第４面に接合されている第５面を有し、バンプ部が接着膜に押入して第２配線パターンと電気的に接続している、第２半導体素子と、を備えることを特徴とする。
【００２４】
このような構成の半導体装置は、本発明の第１から第４の側面に係る方法により製造されるものである。したがって、本発明の第５の側面に係る半導体装置によると、高密度の３次元パッケージ構造を達成できるとともに、その製造過程において第１の側面に関して上述したのと同様の効果が奏される。
【００２５】
【発明の実施の形態】
図１は、本発明に係る半導体装置Ｘを表す。半導体装置Ｘは、半導体チップ１１〜１４と、半導体チップ表面に配設されている配線パターン２１〜２７と、配線パターンに接続するバンプ３１〜３４と、半導体チップ間を封止する接着膜４１〜４３とを備えて３次元パッケージとして構成されたものであり、基板６０に対して搭載されている。基板６０上には配線パターン６１が形成されており、半導体装置Ｘは、バンプ３１を介して基板６０に搭載されている。半導体装置Ｘと基板６０の間は、接着膜６２により封止されている。
【００２６】
半導体チップ１１〜１４の内部には、各々に所定の回路が形成されており、半導体チップ１１〜１３には、チップを貫通するスルーホールビア１１ａ〜１３ａが形成されている。配線パターン２１，２３，２５，２７は、半導体チップ１１〜１４の表面にてパターン形成されたものであり、配線パターン２２，２４，２６は、後述するように、パターン形成された後に接着膜４１〜４３に転写され、接着膜４１〜４３とともに供給されたものである。配線パターン２１〜２７は、半導体チップ上または接着膜上において例えば図２に示すようなパターン形状を有し、パッド部２０ａにて、バンプ３１〜３４やスルーホールビア１１ａ〜１３ａと接続している。例えば、配線パターン２２は、半導体チップ１１のスルーホールビア１１ａと接続しており、且つ、バンプ３２と接続している。また、配線パターン２７は、バンプ３４と接続している。本発明においては、配線パターン２１〜２７について、半導体チップ１１〜１４の内部回路構造またはスルーホールビア１１ａ〜１３ａの形成位置などに応じて、図２に示すパターン形状に代えて様々なパターン形状を採用することができる。
【００２７】
半導体装置Ｘを構成する全ての半導体チップ１１〜１４は、基板６０上の配線パターン６１に対して電気的に接続している。例えば半導体チップ１２は、配線パターン２３、バンプ３２、配線パターン２２、スルーホールビア１１ａ、配線パターン２１、およびバンプ３１を介して配線パターン６１に電気的に接続している。また、半導体チップ１４は、配線パターン２１〜２７、バンプ３１〜３４、およびスルーホールビア１１ａ〜１３ａを介して配線パターン６１に電気的に接続している。このように、半導体装置Ｘにおいては、同一のサイズの半導体チップ１１〜１４が、その平面サイズの内において電気的に接続しつつ積層されており、高密度化が達成されている。
【００２８】
図３〜図６は、半導体装置Ｘの製造方法を表す。半導体装置Ｘの製造においては、まず、図３（ａ）に示すように、基材１の上に配線パターン２０を形成する。図４は、複数セットの配線パターン２０が形成された基材１の部分平面図である。図４においては、各破線区画内に１セットの配線パターン２０が形成されている。
【００２９】
基材１としては、その表面にパターン形成される配線材料の剥離性に優れているシリコン製のウエハや、テフロン製またはポリメチルペンテン製のテープ材ないしフィルム材を使用することができる。基材１としてシリコンウエハを使用する場合、ウエハ表面に対して銅箔またはポリオレフィン膜などの剥離層を形成したうえで、その上に配線パターン２０を形成してもよい。この場合、銅箔に対しては塩化第二銅などのエッチング液を、ポリオレフィン膜に対してはアセトンや２−ブタノンなどの有機溶剤を作用させることによって、後述する剥離工程において、簡易かつ適切に基材１を剥離することが可能となる。
【００３０】
配線パターン２０は、配線パターン２２，２４，２６のいずれかに相当するものであり、全て同一のパターン形状であってもよいし、相互に異なるパターン形状であってもよい。図４には、配線パターン２０が全て同一のパターン形状を有する場合を表した。例えば、単一の基材１の全区画に同一パターン形状の配線パターン２０を形成するとともに、異なる配線パターン２０については異なる基材１において形成することによって、配線パターン２２，２４，２６の全てを用意することができる。或は、単一の基材１において、配線パターン２２，２４，２６の各々に相当する配線パターン２０を所定数ずつ形成することによって、配線パターン２２，２４，２６の全てを用意してもよい。
【００３１】
配線パターン２０は、例えば、サブトラクティブ法、アディティブ法、セミアディティブ法、またはリフトオフ法により形成される。配線パターン２０を構成するための配線材料としては、ＡｕやＡｌ、或は、導電性粒子を含む導電ペーストを使用することができる。導電ペーストに含まれる導電性粒子としては、Ａｇ，Ａｕ，Ｎｉなどの粒子の表面に樹脂コーティングを施したものや、樹脂粒子の表面をＡｇ，Ａｕ，Ｎｉなどによりコーティングしたものなどが挙げられる。配線材料としてＡｕを採用する場合、配線について所定の厚さを確保するためのＮｉ層と、Ａｕ層とを含む多層構造を有する配線として、配線パターン２０を構成してもよい。例えば、Ｎｉ層をＡｕ層で挟んだ３層構造を有する配線パターン２０は、Ｎｉ層により所定の厚さを確保しつつ、酸化されにくいＡｕ層により良好な電気的接続を達成することが可能である。
【００３２】
次に、図３（ｂ）に示すように、ロールマウンタを使用して、配線パターン２０を覆うように基材１に対して接着フィルム２を貼り付ける。接着フィルム２の片面にはセパレータ３が貼り合わされており、接着フィルム２のセパレータ３の側をロール４で押圧する。このときの加熱温度は例えば４０〜１００℃とし、押圧力は例えば１〜１０ｋｇｆ／ロールとする。接着フィルム２としては、異方性導電膜（ＡＣＦ）や非導電膜（ＮＣＦ）などとして使用されるエポキシ樹脂系のフィルム状の接着剤、ポリエステルやアクリル等の熱可塑性樹脂フィルム、もしくは、テフロン製またはポリメチルペンテン製のテープ材を使用することができる。接着フィルム２は、硬化時における熱膨張を低減するために無機フィラーを含んでいてもよい。接着フィルム２の厚さは例えば５〜７０μｍである。セパレータ３は、例えばポリエチレン製であり、接着フィルム２との接合面に離型剤としてシリコーンコートが施されている。接着フィルム２の非貼合せ面にセパレータ３を設けておくことにより、接着フィルム２をゴミや水から保護することができ、また、後述の実装工程において、接着フィルム２に由来する接着剤がフリップチップボンダの加熱ヘッドなどに付着してしまうのを回避することができる。
【００３３】
次に、図３（ｃ）に示すように、配線パターン２０を接着フィルム２に転写しつつ、基材１と接着フィルム２を分離する。このとき、基材１を所定の温度で加熱して、基材１に反りを生じさせることによって基材１を接着フィルム２から剥離してもよい。基材１の表面に上述の剥離層が形成されている場合には、簡易かつ適切に接着フィルム２から基材１を剥離することが可能である。
【００３４】
次に、図５（ａ）に示すように、１セットの配線パターン２０ごとに、接着フィルム２をセパレータ３とともにカッティングする。このようにして、配線パターン付き接着膜４０が得られる。配線パターン付き接着膜４０は、半導体チップサイズに対応している。
【００３５】
図３（ａ）を参照して上述した工程において、単一の基材１の全区画に同一パターン形状の配線パターン２０を形成する場合、図３および図５（ａ）を参照して上述した一連の工程は、半導体装置Ｘを製造するために用意すべき配線パターン付き接着膜４０における配線パターン２０のパターン形状ごとに行う。これに対し、単一の基材１において、配線パターン２２，２４，２６の各々に相当する配線パターン２０を所定数ずつ形成する場合には、図３および図５（ａ）を参照して上述した一連の工程により、半導体装置Ｘを製造するために用意すべき配線パターン付き接着膜４０の全てが得られる。
【００３６】
このようにして、片面に配線パターン２２を有する接着膜４１、片面に配線パターン２４を有する接着膜４２、および、片面に配線パターン２６を有する接着膜４３が作製される。
【００３７】
半導体装置Ｘの製造においては、一方、図５（ｂ）に示すように、基板６０の上に半導体チップ１１を実装する。半導体チップ１１は、既に、その一方の面に配線パターン２１およびバンプ３１が形成されており、その内部にスルーホールビア１１ａが形成されている。スルーホールビア１１ａの形成においては、まず、レーザ照射またはエッチングにより、チップ基板の所定箇所に対してビアホールを形成し、当該ビアホールに対し、無電解めっき法や電気めっき法によって導体材料を堆積させる。このようなビア形成手法は、後出のスルーホールビアについても同様である。また、本実装工程においては、基板６０の上にパターン形成された配線パターン６１に対して半導体チップ１１を位置合わせした後、加熱および加圧しつつ、バンプ３１を介して半導体チップ１１を基板６０に搭載する。これにより、配線パターン６１に対してバンプ３１が接続される。半導体チップ１１と基板６０との間を封止する接着膜６２は、半導体チップ１１の搭載時に半導体チップ１１と基板６０の間にフィルム状接着剤を介在させておくことによって形成してもよいし、或は、半導体チップ１１の搭載後に半導体チップ１１と基板６０の間に液状接着剤を充填することによって形成してもよい。
【００３８】
次に、フリップチップボンダを使用して、図５（ｃ）に示すように、配線パターン２２を伴う接着膜４１を、配線パターン２２を介して半導体チップ１１の上に貼り付ける。接着膜４１が熱硬化性である場合には、熱硬化しないように貼り付ける。これにより、配線パターン２２は、半導体チップ１１の上表面に配設されて、スルーホールビア１１ａに対して電気的に接続される。
【００３９】
次に、接着膜４０からセパレータ３を剥がした後、図６（ａ）に示すように、更に半導体チップ１２を実装する。半導体チップ１２は、既に、その一方の面に配線パターン２３およびバンプ３２が形成されており、その内部にスルーホールビア１２ａが形成されている。本実装工程においては、配線パターン２２に対して半導体チップ１２を位置合わせした後、加熱および加圧しつつ、バンプ３２を介して半導体チップ１２を接着膜４１の上に搭載する。これにより、半導体チップ１２のバンプ３２は、接着膜４１に押入して配線パターン２２と電気的に接続される。また、半導体チップ１２は、接着膜４１により半導体チップ１１に接合される。接着膜４１が硬化するタイミングは、接着膜４１の種類によって異なる。例えば、接着膜４１が例えばエポキシ樹脂系の熱硬化性フィルム状接着剤である場合、当該接着膜４１は、実装工程における加熱によって熱硬化する。
【００４０】
次に、図５（ｃ）を参照して上述したのと同様にして、配線パターン２４を伴う接着膜４２を、配線パターン２４がスルーホールビア１２ａに接続するように半導体チップ１２の上に貼り付けた後、図６（ｂ）に示すように、更に半導体チップ１３を実装する。半導体チップ１３は、既に、その一方の面に配線パターン２５およびバンプ３３が形成されており、その内部にスルーホールビア１３ａが形成されている。本実装工程においては、配線パターン２４に対して半導体チップ１３を位置合わせした後、加熱および加圧しつつ、バンプ３３を介して半導体チップ１３を接着膜４２の上に搭載する。これにより、半導体チップ１３のバンプ３３は、接着膜４２に押入して配線パターン２４と電気的に接続される。また、半導体チップ１３は、接着膜４２により半導体チップ１２に接合される。
【００４１】
次に、図５（ｃ）を参照して上述したのと同様にして、配線パターン２６を伴う接着膜４３を、配線パターン２６がスルーホールビア１３ａに接続するように半導体チップ１３の上に貼り付けた後、図６（ｃ）に示すように、更に半導体チップ１４を実装する。半導体チップ１４は、既に、その一方の面に配線パターン２７およびバンプ３４が形成されている。本実装工程においては、配線パターン２６に対して半導体チップ１４を位置合わせした後、加熱および加圧しつつ、バンプ３４を介して半導体チップ１４を接着膜４３の上に搭載する。これにより、半導体チップ１４のバンプ３４は、接着膜４３に押入して配線パターン２６と電気的に接続される。また、半導体チップ１４は、接着膜４３により半導体チップ１３に接合される。このようにして、図１に示す半導体装置Ｘが製造される。
【００４２】
図７および図８は、図３に続く別の工程を表す。まず、図７（ａ）に示すように、ロールマウンタを使用して、図３（ｃ）に示す工程で得られた配線パターン付き接着フィルム２を、ウエハ５の片面に貼り合わせる。このときの加熱温度は例えば４０〜１００℃とし、ロール４による押圧力は例えば１〜１０ｋｇｆ／ロールとする。ウエハ５には複数の半導体素子１０’が造り込まれており、既に、その一方の面には、各素子に対応して所定の配線パターン２０およびバンプ３０が形成されており、その内部には、スルーホールビア１０ａが形成されている。半導体素子１０’は、半導体装置Ｘにおける半導体チップ１１〜１３のいずれかに相当する素子である。これに応じて、素子に形成される配線パターン２０、接着フィルム２により供給される配線パターン２０、バンプ３０、および、スルーホールビア１０ａは、各々、配線パターン２１，２３，２５のいずれか、配線パターン２２，２４，２６のいずれか、バンプ３１〜３３のいずれか、および、スルーホールビア１１ａ〜１３ａのいずれかである。
【００４３】
次に、図７（ｂ）に示すように、接着フィルム２が貼り合わされたウエハ５を個片にダイシングする。これにより、一方の面に配線パターン２０およびバンプ３０が設けられて他方の面に他の配線パターン２０および接着膜４０が設けられた半導体チップ１０が得られる。
【００４４】
単一のウエハ５において、半導体チップ１１〜１３のいずれかに相当する同一の半導体素子１０’を複数形成しておく場合、図３および図７（ａ）〜（ｂ）を参照して上述した一連の工程は、半導体装置Ｘを製造するために用意すべき半導体チップ１１〜１３の種類ごとに行う。これに対し、単一のウエハ５において、半導体チップ１１〜１３の各々に相当する半導体素子１０’を所定数ずつ形成しておく場合には、図３および７（ａ）〜（ｂ）を参照して上述した一連の工程により、半導体装置Ｘを製造するために用意すべき半導体チップ１１〜１３の全てが得られる。
【００４５】
このようにして、一方の面に配線パターン２１およびバンプ３１が設けられて他方の面に配線パターン２２および接着膜４１が設けられた半導体チップ１１と、一方の面に配線パターン２３およびバンプ３２が設けられて他方の面に配線パターン２４および接着膜４２が設けられた半導体チップ１２と、一方の面に配線パターン２５およびバンプ３３が設けられて他方の面に配線パターン２６および接着膜４３が設けられた半導体チップ１３とが作製される。
【００４６】
半導体装置Ｘの製造においては、次に、図７（ｃ）に示すように、図７（ａ）〜（ｂ）に示す工程を経て用意された半導体チップ１１を、図５（ｂ）を参照して上述したのと同様にして基板６０に搭載する。接着膜４１が熱硬化性である場合には、当該接着膜４１が熱硬化しない条件で搭載する。これにより、配線パターン６１に対してバンプ３１が接続される。
【００４７】
次に、接着膜４１からセパレータ３を剥がした後、図８（ａ）に示すように、図７（ａ）〜（ｂ）の工程を経て用意された半導体チップ１２を接着膜４１の上に搭載する。具体的には、配線パターン２２に対して半導体チップ１２を位置合わせした後、加熱および加圧しつつ、バンプ３２を介して半導体チップ１２を接着膜４１の上に搭載する。これにより、半導体チップ１２のバンプ３２は、接着膜４１に押入して配線パターン２２に至る。接着膜４２が熱硬化性である場合には、本搭載工程は、当該接着膜４２が熱硬化しない条件で行う。
【００４８】
次に、接着膜４２からセパレータ３を剥がした後、図８（ｂ）に示すように、図７（ａ）〜（ｂ）の工程を経て用意された半導体チップ１３を接着膜４２の上に搭載する。具体的には、配線パターン２４に対して半導体チップ１３を位置合わせした後、加熱および加圧しつつ、バンプ３３を介して半導体チップ１３を接着膜４２の上に搭載する。これにより、半導体チップ１３のバンプ３３は、接着膜４２に押入して配線パターン２４に至る。接着膜４３が熱硬化性である場合には、本搭載工程は、当該接着膜４３が熱硬化しない条件で行う。
【００４９】
次に、接着膜４３からセパレータ３を剥がした後、図８（ｃ）に示すように、半導体チップ１４を接着膜４３の上に搭載する。半導体チップ１４は、図７（ａ）〜（ｂ）に示す工程とは別の工程で別途作製されたものであり、既に、その一方の面に配線パターン２７およびバンプ３４が形成されている。本工程では、配線パターン２６に対して半導体チップ１４を位置合わせした後、加熱および加圧しつつ、バンプ３４を介して半導体チップ１４を接着膜４３の上に搭載する。これにより、半導体チップ１３のバンプ３３は、接着膜４３に押入して配線パターン２６に至る。接着膜４１〜４３が熱硬化性である場合には、本工程によって、チップ間の接着膜を熱硬化させる。各バンプ−配線パターン間の電気的接続については、電気的接続態様および接着膜の種類に応じて、各半導体チップを搭載するごとに、或は、図８（ｃ）に示す状態で一括して、適当な加熱条件および加圧条件で行われる。このようにして、図１に示す半導体装置Ｘが製造される。
【００５０】
図９および図１０は、図３に続く別の工程を表す。まず、図９（ａ）に示すように、図７（ａ）を参照して上述したのと同様に、配線パターン付き接着フィルム２を、ウエハ５の所定面に貼り合わせる。ウエハ５には、半導体チップ１１〜１３のいずれかに相当する同一の半導体素子１０’が複数造り込まれており、半導体素子１０’ごとに、所定の配線パターン２０、バンプ３０、および、スルーホールビア１０ａが形成されている。接着フィルム２は、その貼合せ面に、ウエハ５ないし半導体装置１０’に応じた所定の配線パターン２０を有する。したがって、本工程により、接着フィルム２の配線パターン２０は、ウエハ５ないし半導体素子１０’の上表面に配設される。本工程の後、図９（ｂ）に示すように、接着フィルム２からセパレータ３を剥がす。
【００５１】
このようにして、半導体チップ１１に相当する半導体素子１０’が複数造り込まれて接着フィルム２を伴うウエハ５ａと、半導体チップ１２に相当する半導体素子１０’が複数造り込まれて接着フィルム２を伴うウエハ５ｂと、半導体チップ１３に相当する半導体素子１０’が複数造り込まれて接着フィルム２を伴うウエハ５ｃとが作製される。
【００５２】
次に、図９（ｃ）に示すように、ウエハ５ａ，５ｂ，５ｃとウエハ５ｄとを、位置合せしつつ接着フィルム２を介して積層する。ウエハ５ｄは、図９（ａ）〜（ｂ）に示す工程とは別の工程で別途作製されたものであって、半導体チップ１４に相当する複数の半導体素子１０’が造り込まれており、既に、その一方の面には、各素子に対応して所定の配線パターン２０およびバンプ３０が形成されている。
【００５３】
次に、図１０（ａ）に示すように、加熱条件下において図９（ｃ）で得られた積層体を積層方向に加圧することによって、各バンプ−配線パターン間の電気的接続を図る。接着フィルム２が熱硬化性である場合には、このとき、当該接着フィルムを熱硬化させる。
【００５４】
ウエハ間の接着フィルム２を硬化させた後、図１０（ｂ）に示すように、図１０（ａ）の積層体を個片にダイシングする。このようにして、半導体装置Ｘが製造される。次に、図１０（ｃ）に示すように、半導体装置Ｘを、基板６０の配線パターン６１に位置合せしつつ、接着剤６１を介して基板６０に接合する。このようにして、図１に示すように基板６０に搭載された半導体装置Ｘが得られる。
【００５５】
【実施例】
以下、本発明の実施例について記載する。
【００５６】
【実施例１】
＜半導体チップの作製＞
所定の箇所に１３０個のスルーホールビアが予め形成されている第１半導体チップ（８．５ｍｍ角）の一方の面において、配線材料としてＡｌを用いたサブトラクティブ法により、スルーホールビアと電気的に接続する第１配線パターンを形成した。次に、第１配線パターン上の所定箇所に１３０個のバンプを形成した。具体的には、ワイヤボンダを使用して、金ワイヤに対する加熱および超音波照射により金バンプを形成した。また、スルーホールビアが形成されていない以外は上述と同様にして、一方の面に第１配線パターンと１３０個の金バンプとを有する第２半導体チップも作製した。
【００５７】
＜接着フィルムの作製＞
表１に示す組成を有する接着フィルムを作製した。具体的には、まず、主剤としてのビスフェノールＦ型エポキシ（商品名：ＥＰＩＣＬＯＮ　８３０、大日本インキ化学工業製）と、カップリング剤であるγ−グリシドキシプロピルトリメトキシシラン（商品名：ＫＢＭ４０３、信越化学工業製）と、フィラーとしてのシリカ粉末（商品名：ＳＯ−Ｅ５、アドマテックス製）とを、各々秤量し、これらをロールミルにより混連することによって第１液を調製した。一方、硬化促進剤である２，４‐ジシアノ−６−［２’−メチルイミダゾリル−（１’）］−エチル−ｓ−トリアジン（商品名：２ＭＺ−Ａ、四国化成製）と、フェノール系硬化剤（商品名：ミレックスＬＬ、三井化学製）とを、各々秤量し、これらをエタノールに溶解させることにより、第２液を調製した。次に、第１液と第２液を秤量し、これらを混合した。次に、このようにして得られた混合液を、ロールコータを使用して、ＰＥＴフィルム上に厚さ６０μｍに塗工した。次に、５０℃で３時間乾燥した。このようにして、ＰＥＴフィルムを伴う厚さ４０μｍの接着フィルムを作製した。
【００５８】
【表１】
2004055770.tif 000003
【００５９】
＜配線パターン付き接着膜の作製＞
シリコンウエハ（口径８インチ）の上に、複数セットの第２配線パターンを形成した。具体的には、シリコンウエハ上に所定のレジストパターンを形成した後、当該レジストパターンをマスクとして、無電解めっきにより、Ｎｉ層（５μｍ）と、その上にＡｕ層（０．１μｍ）とを堆積形成することによって、第２配線パターンを形成した。次に、このシリコンウエハに対して、ロールマウンタ（商品名：ＭＳＡ８４０、日東電工製）を使用して、上述のようにして作製した接着フィルム（厚さ４０μｍ）を第２配線パターンを覆うように貼り合わせた。当該接着フィルムの非貼合せ面には、セパレータ（ＰＥＴフィルム）が設けられている。このセパレータは、後述の実装工程や仮接合工程において適宜剥がされる。この貼り合わせ工程では、接着フィルムに加える荷重を４ｋｇｆ／ロールとし、加熱温度を７５℃とした。次に、第２配線パターンを接着フィルムに転写しつつ、シリコン基板を接着フィルムから剥離した。次に、このようにして第２配線パターンが転写された接着フィルムを、上述の半導体チップに対応するサイズにおいて第２配線パターンごとにカッティングすることによって、第２配線パターン付き接着膜を作製した。
【００６０】
＜半導体装置の製造＞
上述の第１半導体チップを、フリップチップボンダを使用して、一般的な非導電性膜接合方式と同様に、上述のようにして作製した接着フィルムから得られる接着膜を挟みつつ、チップ表面に形成されているバンプを介して基板に実装した。当該接着膜は配線パターンを伴わないものである。この実装工程においては、半導体チップに荷重７０ｇｆ／ｂｕｍｐを加えた状態にて２００℃で１０秒間加熱した。次に、フリップチップボンダを使用して、第２配線パターン付き接着膜を、基板に実装された第１半導体チップの上面に、位置合わせしつつ第２配線パターンを介して貼り合わせた。次に、積層された接着膜の上において、このような第１半導体チップの実装および第２配線パターン付き接着膜の貼り合わせを更に２回繰り返した。次に、最上位の接着膜の上に、第２半導体チップをその第１配線パターンを介して実装した。このようにして、４つの半導体チップが電気的に接続しつつ積層された半導体装置を作製することができた。この半導体装置においては、半導体チップ間は接着膜により封止されている。
【００６１】
【実施例２】
所定の箇所に１３０個のスルーホールビアが予め形成されている第１半導体素子（８．５ｍｍ角）が複数造り込まれている第１ウエハ（口径６インチ）の一方の面において、配線材料としてＡｌを用いたサブトラクティブ法により、各素子ごとに、スルーホールビアと電気的に接続する第１配線パターンを形成した。次に、実施例１と同様にして、各素子ごとに、第１配線パターン上の所定箇所に１３０個のバンプを形成した。また、スルーホールビアが形成されていない以外は上述と同様にして、一方の面において第１配線パターンと１３０個の金バンプとを各第２半導体素子ごとに有する第２ウエハを作製し、当該第２ウエハをダイシングして複数の第２半導体チップを得た。
【００６２】
次に、第１ウエハの配線パターンが形成されていない面に対して、実施例１と同様にして作製された第２配線パターン付き接着フィルムを、位置合せしつつ、ロールマウンタ（商品名：ＭＳＡ８４０、日東電工製）を使用して当該第２配線パターンを介して貼り合わせた。この貼り合わせ工程では、接着フィルムに加える荷重を４ｋｇｆ／ロールとし、加熱温度を７５℃とした。次に、このようにして接着フィルムが貼り合された第１ウエハを、ダイシングして個片化することによって接着膜付き第１半導体チップを得た。
【００６３】
上述の接着膜付き第１半導体チップを、フリップチップボンダを使用して、一般的な非導電性膜接合方式と同様に、上述のようにして作製した接着フィルムから得られる接着膜を挟みつつ、チップ表面に形成されているバンプを介して基板に仮接合した。この仮接合工程においては、半導体チップに荷重５０ｇｆ／ｂｕｍｐを加えた状態にて８０℃で３秒間加熱した。次に、別の接着膜付き第１半導体チップを、基板に仮接合された接着膜付き第１半導体チップの当該接着膜の上に、位置合わせしつつ、チップ表面に形成されているバンプを介して仮接合した。仮接合条件は上述のと同様である。更に、別の接着膜付き第１半導体チップを、最上位の接着膜付き第１半導体チップにおける当該接着膜の上に、位置合わせしつつ、チップ表面に形成されているバンプを介して仮接合した。仮接合条件は上述のと同様である。次に、本実施例の上述の第２半導体チップを、最上位の接着膜付き第１半導体チップにおける当該接着膜の上に、位置合わせしつつ、チップ表面に形成されているバンプを介して仮接合した。仮接合条件は上述のと同様である。このようにして、基板上に、接着膜を介して４つの半導体チップを積層した後、加熱条件下においてチップの積層方向に加圧することによって、チップ間の接着膜を硬化させた。具体的には、半導体チップに荷重７０ｇｆ／ｂｕｍｐを加えた状態にて２００℃で１０秒間加熱した。このようにして、４つの半導体チップが電気的に接続しつつ積層された半導体装置を作製することができた。この半導体装置においては、半導体チップ間は接着膜により封止されている。
【００６４】
【実施例３】
所定の箇所に１３０個のスルーホールビアが予め形成されている第１半導体素子（８．５ｍｍ角）が複数造り込まれている第１ウエハ（口径６インチ）の一方の面において、配線材料としてＡｌを用いたサブトラクティブ法により、各素子ごとに、スルーホールビアと電気的に接続する第１配線パターンを形成した。次に、実施例１と同様にして、各素子ごとに、第１配線パターン上の所定箇所に１３０個のバンプを形成した。また、スルーホールビアが形成されていない以外は上述と同様にして、一方の面において第１配線パターンと１３０個の金バンプとを各第１半導体素子ごとに有する第２ウエハを作製した。
【００６５】
次に、第１ウエハの配線パターンが形成されていない面に対して、実施例１と同様にして作製された第２配線パターン付き接着フィルムを、位置合せしつつ、ロールマウンタ（商品名：ＭＳＡ８４０、日東電工製）を使用して当該第２配線パターンを介して貼り合わせた。この貼り合わせ工程では、接着フィルムに加える荷重を４ｋｇｆ／ロールとし、加熱温度を７５℃とした。
【００６６】
次に、このようにして接着フィルムが貼り合された３枚の第１ウエハと、本実施例の上述の第２ウエハとを、第２ウエハを最上位に配置して図９（ｃ）に示すように積層し、加熱条件下においてウエハの積層方向に加圧することによって、ウエハ間の接着フィルムを硬化させた。具体的には、ウエハに対して荷重１００ｇｆ／ｂｕｍｐを加えた状態にて２００℃で１０秒間加熱した。次に、この積層体をダイシングして個片化することによって、４つの半導体チップが電気的に接続しつつ積層された半導体装置を作製することができた。この半導体装置においては、半導体チップ間は接着膜により封止されている。次に、この半導体装置を、上述のようにして作製される接着フィルムから得られる接着膜を介して、基板に実装した。
【００６７】
以上のまとめとして、本発明の構成およびそのバリエーションを以下に付記として列挙する。
【００６８】
（付記１）複数の半導体素子が電気的に接続しつつ積層された構造を有する半導体装置の製造方法であって、
第１配線パターンが形成されている第１面およびこれと反対の第２面を有する第１半導体素子における前記第２面の上に、第２配線パターンが片面に形成されている接着膜を、前記第２配線パターンを介して積層する工程と、
前記接着膜の上に、第３配線パターンおよびこれに接続するバンプ部が片面に形成されている第２半導体素子を、前記バンプ部が前記接着膜に押入して前記第２配線パターンと電気的に接続するように前記第３配線パターンを介して積層する工程と、を含むことを特徴とする、半導体装置の製造方法。
（付記２）基材の上に第２配線パターンの群を形成する工程と、
前記第２配線パターンの群を覆うように前記基材に対して接着樹脂組成物を積層する工程と、
前記第２配線パターンの群を前記接着樹脂組成物に転写しつつ当該接着樹脂組成物と前記基材を分離する工程と、
前記第２配線パターンごとに前記接着樹脂組成物をカッティングすることによって前記接着膜を作製する工程と、を更に含む、付記１に記載の半導体装置の製造方法。
（付記３）複数の半導体素子が電気的に接続しつつ積層された構造を有する半導体装置の製造方法であって、
第１配線パターンが各素子ごとに形成されている第１面およびこれと反対の第２面を有し、複数の第１半導体素子が造り込まれているウエハにおける前記第２面の上に、第２配線パターンの群が片面に形成されている接着膜を、前記第２配線パターンの群を介して積層する工程と、
前記第１半導体素子ごとに前記ウエハを前記接着膜とともにカッティングすることによって、中間積層体を作製する工程と、
前記中間積層体の前記接着膜の上に、第３配線パターンおよびこれに接続するバンプ部が片面に形成されている第２半導体素子を、前記バンプ部が前記接着膜に押入して前記第２配線パターンと電気的に接続するように前記第３配線パターンを介して積層する工程と、を含むことを特徴とする、半導体装置の製造方法。
（付記４）複数の半導体素子が電気的に接続しつつ積層された構造を有する半導体装置の製造方法であって、
第１配線パターンが各素子ごとに形成されている第１面およびこれと反対の第２面を有し、複数の第１半導体素子が造り込まれている第１ウエハにおける前記第２面の上に、第２配線パターンの群が片面に形成されている接着膜を、第２配線パターンの群を介して積層する工程と、
前記接着膜の上に、第３配線パターンおよびこれに接続するバンプ部が各素子ごとに片面に形成されて複数の第２半導体素子が造り込まれている第２ウエハを、前記バンプ部が前記接着膜に押入して対応する第２配線パターンと電気的に接続するように、前記第３配線パターンを介して積層する工程と、
前記第１ウエハ、前記接着膜、および前記第２ウエハを含んでなる積層体をカッティングする工程と、を含むことを特徴とする、半導体装置の製造方法。
（付記５）基材の上に第２配線パターンの群を形成する工程と、
前記第２配線パターンの群を覆うように前記基材に対して接着樹脂組成物を積層する工程と、
前記第２配線パターンの群を前記接着樹脂組成物に転写しつつ当該接着樹脂組成物と前記基材を分離することによって、前記接着膜を作製する工程と、を更に含む、付記３または４に記載の半導体装置の製造方法。
（付記６）前記基材は、シリコン、テフロン、またはポリメチルペンテンよりなる、付記２または５に記載の半導体装置の製造方法。
（付記７）前記第２配線パターンの群を形成する工程の前に、前記基材上に剥離層を形成する、付記２、５および６のいずれか１つに記載の半導体装置の製造方法。
（付記８）前記剥離層は、銅またはポリオレフィンよりなる、付記７に記載の半導体装置の製造方法。
（付記９）前記第１半導体素子は、前記第１配線パターンに接続しつつ前記第１面から前記第２面に至るビアを有し、前記接着膜の前記第２配線パターンは、当該ビアを介して前記第１配線パターンに電気的に接続される、付記１から８のいずれか１つに記載の半導体装置の製造方法。
（付記１０）複数の半導体素子が電気的に接続しつつ積層された構造を有する半導体装置の製造方法であって、
第１配線パターンおよびこれに接続するバンプ部が形成されている第１面、並びに、これと反対の第２面を有するｎ個の半導体素子と、第２配線パターンが形成されている第３面およびこれと反対の第４面を有するｎ−１個の接着膜とを、接着膜の第３面が一の半導体素子の第２面に接し、且つ、当該接着膜の第４面が他の半導体素子の第１面に接しつつ当該半導体素子のバンプ部が当該接着膜に押入して第２配線パターンに電気的に接続するように、積層することを特徴とする、半導体装置の製造方法。
（付記１１）前記第２配線パターンは、Ｎｉ層およびこれを挟むＡｕ層からなる、付記１から１０のいずれか１つに記載の半導体装置の製造方法。
（付記１２）前記接着膜はエポキシ樹脂よりなる、付記１から１１のいずれか１つに記載の半導体装置の製造方法。
（付記１３）前記接着膜は熱可塑性樹脂よりなる、付記１から１１のいずれか１つに記載の半導体装置の製造方法。
（付記１４）第１配線パターンが形成されている第１面およびこれと反対の第２面を有する第１半導体素子と、
第２配線パターンが形成されて前記第１面に接合されている第３面およびこれと反対の第４面を有する接着膜と、
第３配線パターンおよびこれに接続するバンプ部が形成されて前記第４面に接合されている第５面を有し、前記バンプ部が前記接着膜に押入して前記第２配線パターンと電気的に接続している、第２半導体素子と、を備えることを特徴とする、半導体装置。
【００６９】
【発明の効果】
本発明によると、高密度の３次元パッケージ構造を有する半導体装置、ひいては当該半導体装置を搭載する電子回路の製造において、高い製造効率を達成することができる。本発明による半導体装置は、高速化および大集積化に対応するのに適している。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の断面図である。
【図２】配線パターンの平面図である。
【図３】図１の半導体装置を製造するための工程の一部を表す。
【図４】複数セットの配線パターンが形成された基材を表す。
【図５】図３に続く工程を表す。
【図６】図５に続く工程を表す。
【図７】図３に続く別の工程を表す。
【図８】図７に続く工程を表す。
【図９】図３に続く別の工程を表す。
【図１０】図９に続く工程を表す。
【符号の説明】
Ｘ　　半導体装置
１　　基材
２　　接着フィルム
３　　セパレータ
５，５ａ，５ｂ，５ｃ，５ｄ　　ウエハ
１１，１２，１３，１４　　半導体チップ
１０，２０，２１，２２，２３，２４，２５，２６，２７，６１　　配線パターン
３０，３１，３２，３３，３４　　バンプ
４０，４１，４２，４３，６２　　接着膜
６０　　基板
【図１】
2004055770.tif 000004
【図２】
2004055770.tif 000005
【図３】
2004055770.tif 000006
【図４】
2004055770.tif 000007
【図５】
2004055770.tif 000008
【図６】
2004055770.tif 000009
【図７】
2004055770.tif 000010
【図８】
2004055770.tif 000011
【図９】
2004055770.tif 000012
【図１０】
2004055770.tif 000013