(57)【要約】【課題】与えられるサンプル・レートに対して、ＡＤＣの能力が許す場合には、より多数のデータ・サンプルをノイズを低減しつつ生成する。【解決手段】サンプル・データを生成する方法であって、所定サンプル期間内において、ＡＤＣが、より多数のサンプルを生成可能である場合に、所定サンプル期間内にＫ個のサブ測定を配置し、Ｋ個のサブ測定が有するＭ個のサンプルを平均してデータ・サンプルを出力することで、１つの所定サンプル期間内で、ノイズを低減した正確なデータ・サンプルを、より多数生成する。【選択図】図１
2022003829.tif 000002
【特許請求の範囲】
【請求項１】
所定サンプル期間が与えられたときに、上記所定サンプル期間内にアナログ・デジタル・コンバータ（ＡＤＣ）で取ることが可能な最大サンプル数Ｌ個のサンプルの中のＫ個のサブ測定中のサンプルの平均をそれぞれ表すデータ・サンプルを生成する方法であって、
最小ＡＤＣサンプル期間に対する上記所定サンプル期間の比を整数に切り捨てることで、上記最大サンプル数Ｌを求める処理と、
上記最大サンプル数Ｌを上記所定サンプル期間で割り算することによって、上記ＡＤＣのバックグラウンド・サンプル・レートを求める処理と、
上記サブ測定の個数Ｋを設定する処理と、
上記Ｋ個の上記サブ測定それぞれの開始部分を上記所定サンプル期間内に所定の間隔で配置する処理と、
上記バックグラウンド・サンプル・レートに基づいて上記Ｋ個の上記サブ測定を行う処理と、
上記Ｋ個の上記サブ測定それぞれの平均を上記データ・サンプルとして出力する処理と
を具えるデータ・サンプル生成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して、デイタイザ、ロジック・アナライザ、その他の電子的な信号取込みシステムに適したデータ・サンプルを生成する方法に関する。
【背景技術】
【０００２】
ロジック・アナライザによれば、一般に、ユーザはサンプル・レートを指定でき、そのサンプル・インターバルは、そのハードで実現できるものの整数倍である。
【０００３】
デジタイザによれば、ロジック・アナライザと同様に、一般に、ユーザは、指定したサンプル・インターバルで測定を実行できる。
【０００４】
多くの製品は、現在、測定値のフィルタ処理を提供しており、このとき、ユーザは、フィルタ・サイズを特定できるか、又は、測定データが背後でフィルタ処理される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平０６−１３９０２３号公報
【特許文献２】特開昭５８−１０４５２２号公報
【特許文献３】特開２０１５−４０８５８号公報
【特許文献４】特開平１１−２０１９９８号公報
【特許文献５】特開２０００−２７２１号公報
【非特許文献】
【０００６】
【非特許文献１】「DMM（デジタル・マルチメータ）」の製品紹介サイト、ケースレー、［online］、［２０２１年１０月８日検索］、インターネット<http://www.keithley.jp/products/dcac/dmm>
【非特許文献２】「Aperture Time」の説明、NI Digital Multimeters Help、National Instruments Corporation、［online］、［２０２１年１０月８日検索］、インターネット<http://zone.ni.com/reference/en-XX/help/370384N-01/dmm/aperture_time/>
【非特許文献３】「Selecting Aperture Time for DC Measurements」の説明、NI Digital Multimeters Help、National Instruments Corporation、［online］、［２０２１年１０月８日検索］、インターネット<http://zone.ni.com/reference/en-XX/help/370384N-01/dmm/dc_aperture/>
【非特許文献４】「データ収集とA/D変換の原理」、Texas Instruments Incorporated、日本テキサス・インスツルメンツ株式会社、２００１年１１月発行、文献番号JAJA１８９、特に２頁のアパーチャ時間に関する記述、［online］、［２０２１年１０月８日検索］、インターネット<http://www.tij.co.jp/jp/lit/an/jaja189/jaja189.pdf>
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ケースレー・インスツルメンツ社による２００１型ＤＭＭのような、いくつかのデジタル・マルチメータ（ＤＭＭ）では、「自動アパーチャ（隙間）」機能を提供しているが、こうした機能は、要求される分解能を得るためにアパーチャ（アパーチャ時間）をプログラミングすることを単純に含むだけある。アパーチャ時間は、アナログ・デジタル・コンバータ（ＡＤＣ）が入力信号を読む期間である（非特許文献２及び３参照）。
【０００８】
以前のＤＭＭ及びその他試験装置によれば、ユーザがＡＤＣが入力信号を測定し、測定値を生成するための固定のアパーチャを指定できるかもしれないが、こうした機能を超えるものではない。
【０００９】
デジタイザ及び他のアクイジション・システムによれば、一般に、ユーザがサンプル・レートを設定でき、これは、指定されたように実現できる。これは、解像度によって行われるかもしれない（つまり、ユーザがそのサンプル・レートを要求できる）。この手法は、システムが実現可能なサンプル・レートと、要求されたこととの間のミスマッチを何ら処理する必要がないので、実施を単純なものにする。もしシステムが、１ギガ・サンプル毎秒（１ＧＳ／ｓ、つまり、１ナノ秒（ｎｓ）のサンプル・インターバル）のレートでデータを取り込むことができれば、ユーザは、そのサンプル・レートを１ｎｓの増加単位で指定でき、そのサンプル・レートをそうして実現できる。
【００１０】
ロジック・アナライザで、ユーザがサンプル・レート（例えば、１ＧＳ／ｓ、つまり、１ｎｓのサンプル・インターバル）を指定できるという例を考えよう。ここでは、装置は、ユーザが指定したものを正確に実現する。高速なシステムでは、概して、他のことを行うには、あまりに多くのデータがありすぎる。
【００１１】
ＡＤＣチップが測定を行い、トリガされると、可能な限り早く、その結果を返すという別の例を考えよう。ここでは、そのチップは、測定値を可能な限り早く出力することを優先するので、背後の処理で可変遅延を導入しようとすることはない。
【００１２】
上記特許文献１（特開平０６−１３９０２３号公報）は、正規のサンプリング周期Ｔの間に、ＡＤＣがもっと多数（例えば、５００個）のサンプル（Ａ/Ｄ変換信号）を生成できる場合に、これら多数のサンプルを平均することでノイズを低減しつつ、１つの正規のサンプリング周期Ｔにつき、１つのサンプリング信号を生成する発明を開示している。しかし、正規のサンプリング周期Ｔの期間中に取得可能な最大５００個のサンプルを単純に平均すると、実質的にサンプリング・レートが低下することから、その図７の曲線Ｄが示すように、測定する入力信号の周波数によっては、得られるサンプリング信号の周波数特性が許容できないほど劣化してしまうことがある。このため、サンプリング信号の許容できる周波数特性を実現するためには、その図２及び３が示すように、正規のサンプリング時点ｎＴ（また、その１つ前の正規のサンプリング時点（ｎ−１）Ｔ）近辺に偏在する比較的少数（例えば、１０個）のサンプル（Ａ/Ｄ変換信号）のみを平均する必要がある。つまり、その図２の例では、正規のサンプリング周期Ｔの中間で取得可能な４９０個のサンプルについては、許容できる周波数特性を実現するために、利用しないことになる。よって、ＡＤＣの能力を十分には利用できないことになる。
【課題を解決するための手段】
【００１３】
本発明は、種々の概念から表現することができる。例えば、本発明の概念１は、所定サンプル期間が与えられたときに、上記所定サンプル期間内にアナログ・デジタル・コンバータ（ＡＤＣ）で取ることが可能な最大サンプル数Ｌ個のサンプルの中のＫ個のサブ測定中のサンプルの平均をそれぞれ表すデータ・サンプルを生成する方法であって、
最小ＡＤＣサンプル期間に対する上記所定サンプル期間の比を整数に切り捨てることで、上記最大サンプル数Ｌを求める処理と、
上記最大サンプル数Ｌを上記所定サンプル期間で割り算することによって、上記ＡＤＣのバックグラウンド・サンプル・レートを求める処理と、
上記サブ測定の個数Ｋを設定する処理と、
上記Ｋ個の上記サブ測定それぞれの開始部分を上記所定サンプル期間内に所定の間隔で配置する処理と、
上記バックグラウンド・サンプル・レートに基づいて上記Ｋ個の上記サブ測定を行う処理と、
上記Ｋ個の上記サブ測定それぞれの平均を上記データ・サンプルとして出力する処理と
を具えている。
【００１４】
本発明の概念２は、上記概念１の方法であって、このとき、分解能対速度の能力に幅を有する少なくとも２つのＡＤＣがある。
【００１５】
本発明の概念３は、上記概念２の方法であって、上記少なくとも２つのＡＤＣのどちらを使うか選択する処理を更に具えている。
【図面の簡単な説明】
【００１６】
【図１】図１は、本発明のいくつかの実施によるＦＰＧＡ中に登録されたファームウェアに基づくの動作例を示す。
【図２】図２は、本発明のいくつかの実施によるフィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）のステート・マシーンの例を示す。
【図３】図３は、固定アパーチャのファームウェア計算の例を示す。
【発明を実施するための形態】
【００１７】
本発明のいくつかの実施形態は、指定されたサンプル・レートを取る処理と、そのサンプル・レート（例えば、エンド・ユーザに対する）でデータを生成しながら、優れた精度を実現するために背後で別のレートで測定値をトリガする処理とを含んでいる。
【００１８】
ハードウェアがサポートできる最も高速なレートよりも遅いサンプル・レートである状況において、システムは、オーバーサンプルし、サンプル期間（１／サンプル・レート）内で、可能な限り多くのサンプルを取るようにしても良い。これら測定値（readings）は、続いて、ノイズを除去するために平均化しても良い。ハードウェアが、１Ｍサンプル／秒のＡＤＣ（つまり、そのサンプル・インターバルは、１マイクロ秒（μｓ））を有している例を考えよう。もし５００ｋサンプル／秒で動作することが要求されたら、そのアルゴリズムは、背後で２個の測定値を取り、それらを平均する。もし１００ｋサンプル／秒（つまり、そのサンプル・インターバルは、１０μｓである）で動作することが要求されたら、そのアルゴリズムは、１０個の１μｓの測定値が１０μｓの時間内に収まるので、１０個の測定値を取って平均化する。
【００１９】
サンプル期間内に整数個のサンプルよりも多数が収まる状況においては、アルゴリズムは、一貫したバックグラウンド・サンプル・レートを生成するために、それらが収まり等間隔となるように、なるだけ多くの測定値を取る。
【００２０】
１Ｍサンプル／秒のＡＤＣ変換レ―ト（つまり、１μｓのサンプル・インターバル）で、４００ｋＨｚ（つまり、２.５μｓのサンプル・インターバル）のユーザ要求サンプル・レートを仮定した例を考えよう。ここでは、２.５μｓの期間は、２個の測定値を完全に収容できる。アルゴリズムは、余分な０.５μ秒を分割して、測定を１.２５μｓ毎に周期的にトリガし（つまり、２.５μｓの期間を完全に満たす）、２個の測定値それぞれは、平均化されて、エンド・ユーザに対しては、１個の結果を生じるようにできる。
【００２１】
図１は、本発明のいくつかの実施によるＦＰＧＡ中に登録されたファームウェアの動作例１００を示し、ここで、Ｌは、サンプル期間当たりのクロック数に言及し、Ｋは、平均化されるサブ測定の個数に言及し、Ｂは、サブ測定間のクロック数に言及し、Ｅは、最後のサブ測定後のクロック数に言及している。この例では、サブ測定の個数（つまり、Ｋ）は、３である。加えて、逐次近似レジスタ（ＳＡＲ）型ＡＤＣを利用しても良い。サンプル期間は、Ｎ回繰り返す。Ｍは、例えば、ＦＰＧＡに供給されるシステム・クロックの個数に言及している。
【００２２】
図２は、本発明のいくつかの実施による方法２００の例を示したフローチャートである。
【００２３】
２０２における最初のトリガの後、２０４で示されるように、測定数Ｎがファームウェアの設定値にリセットされる。続いて、２０６で示されるように、サブ測定の個数Ｋが、その計算された設定値にリセットされる。続いて、２０８で示されるように、ＳＡＲがトリガされると共に、Ｍクロックの待ち時間が実行されてＳＡＲがやり終えることができるようにする。
【００２４】
２１０では、Ｋが１に等しいかどうかに関して判断が行われる。もし否であれば、Ｂ個のクロックの遅延が実行されて、（２１２で示されるように）Ｋを１だけ減らし、続いて、方法は２０８に戻る。さもなければ、（２１４で示されるように）Ｅ個のクロックの遅延が実行される。
【００２５】
２１６では、Ｎが１に等しいかどうかに関して判断が行われる。もし否であれば、（２１８で示されるように）Ｎを１だけ減らし、続いて、方法は２０６に戻る。さもなければ、２２０で示されるように、処理２００は完了する。
【００２６】
本発明のいくつかの実施では、ユーザが「自動」アパーチャ機能を無効（disable）できるようにしても良い。例えば、背後でのサブサンプル処理及び平均化処理は、もしアプリケーションがサンプル・ポイント間の入力信号を観察したくないなら、問題があるかもしれない。こうした状況では、システムは、図３に示した固定アパーチャのファームウェアの計算３００のように、ユーザが固定アパーチャをプログラムできるようにしても良い。
【００２７】
いくつかの実施では、所与の指定サンプル・レートを利用するために、１つよりも多いＡＤＣから選択する（例えば、逐次近似レジスタ（ＳＡＲ）型ＡＤＣからチャージ・バランス型ＡＤＣへ切り換える）知性（intelligence）を有していても良い。そのＡＤＣを用いた結果得られる時間／精度のトレードオフにより、見返りが減少するポイントに達するまでは、パフォーマンスの向上が可能となり、そのポイントにおいて、システムは別のＡＤＣ技術を使用するように切り換えることができ、そして、ユーザにとって適切なポイントで、それを自動的に選択できる。
【００２８】
製品が２つのＡＤＣ（最大精度１８ビット（つまり、平均化前）で最大速度１Ｍ読み出し／秒のＳＡＲ型ＡＤＣと、最大精度約２６ビットで最大速度約２０ｋ読み出し／秒（例えば、ランダウンのオーバヘッドがある０.０００５のＮＰＬＣアパーチャ）のチャージ・バランス型ＡＤＣ）を有する最初の例を考えよう。もしユーザが両方のＡＤＣがサポートするサンプル・レートを選択したら、ファームウェアは、どちらが良い結果を生じるであろうか判断するために、パフォーマンス・テーブルを用いても良い。システムは、通常、ＳＡＲ型ＡＤＣの精度程度までは、平均化処理を行うので、いくらかのオーバーラップ（重複）を実現でき、ここで、より高速なＳＡＲは、非常に高いサンプル・レート（つまり、非常に小さいアパーチャ）において、低速なチャージ・バランス型ＡＤＣよりも更に性能が良いだろう。
【００２９】
本願で説明した「自動」アパーチャの手法は、大まかに言って、ユーザが、それについて考えることなく、優れた結果の実現を可能にする。
【００３０】
本発明のいくつかの実施は、高速だが精度が劣るＡＤＣと、低速だが高精度なＡＤＣとの間のギャップを埋めるのに役立つよう構成されたアルゴリズムを含んでいても良い。通常を超えた（extra：追加の）平均化処理によって、高速なＡＤＣの有用性を効果的に拡張し、複数のＡＤＣテクノロジー（技術）間でオーバーラップさせることで、ユーザは、指定した設定に基づいて、それらを選択できる。
【００３１】
以下の説明は、本発明の実施形態を実現できる適切なマシーンの簡潔で一般的な説明の提供を意図するものである。本願で用いられるように、用語「マシーン」は、単一のマシーン又は通信可能に結合された一緒に動作する複数のマシーン若しくは装置からなるシステムを広く網羅する。代表的なマシーンとしては、パソコン、ワークステーション、サーバ、ポータブル・コンピュータ、ハンドヘルド・デバイス、タブレット・デバイスなどのコンピュータ・デバイスがある。
【００３２】
典型的には、マシーンは、システム・バスを含み、これに、プロセッサ、メモリ（ランダム・アクセス・メモリ（ＲＡＭ）、リード・オンリー・メモリ（ＲＯＭ）、そして、その他の状態保持メディアなど）、ビデオ・インターフェース、そして、入力／出力インターフェース・ポートが取り付けられる。また、マシーンは、プログラマブル又はノン・プログラマブル・ロジック・デバイス又はアレー（ＦＰＧＡなど）、特定用途向け集積回路（ＡＳＩＣ）、組込み型コンピュータ、スマート・カードなどのような組込み型コントローラ（embedded controller）でも良い。マシーンは、少なくとも一部分は、キーボード、マウスなどの従来の入力デバイスからの入力によって制御されても良く、加えて、別のマシーンから受けた指示、バーチャル・リアリティ（ＶＲ）環境を用いるインタラクティブな処理、生体フィードバック、又は、他の適切な入力によって制御されても良い。
【００３３】
マシーンは、ネットワーク・インターフェース、モデム、他の通信による結合を介するなど、１つ以上の接続を用いて１つ以上の遠隔装置に接続されても良い。複数のマシーンが、イントラネット、インターネット、ＬＡＮ、ＷＡＮなどのような物理的又は論理的なネットワークにより、相互接続されていても良い。当業者であれば、ネットワーク通信には、無線周波数（ＲＦ）、衛星、マイクロ波、ＩＥＥＥ５４５.１１、Bluetooth、光通信、赤外線、ケーブル、レーザなどといった、種々の有線及び／又は無線の短距離又は長距離のキャリアやプロトコルを用いて良いことが理解できよう。
【００３４】
図示した実施形態を参照しながら、本発明の原理を記述し、特徴を説明してきたが、こうした原理から離れることなく、説明した実施形態の構成や細部を変更したり、望ましい形態に組み合わせても良いことが理解できよう。先の説明では、特定の実施形態に絞って説明しているが、別の構成も考えられる。
【００３５】
特に、「本発明の実施形態によると」といった表現を本願では用いているが、こうした言い回しは、大まかに言って実施形態として可能であることを意味し、特定の実施形態の構成に限定することを意図するものではない。本願で用いているように、これら用語は、別の実施形態に組み合わせ可能な同じ又は異なる実施形態に言及するものである。
【００３６】
従って、本願で説明した実施形態は、幅広い種々の変更の観点から、この詳細な説明や添付の資料は、単に説明の都合によるものに過ぎず、本発明の範囲を限定するものと考えるべきではない。
【符号の説明】
【００３７】
Ｌ  サンプル期間当たりのクロック数
Ｋ  平均化されるサブ測定の個数
Ｂ  サブ測定間のクロック数
Ｅ  最後のサブ測定後のクロック数
Ｎ  サンプル期間（測定）の繰り返す回数
Ｍ  システム・クロックの個数
【図１】
2022003829.tif 000003
【図２】
2022003829.tif 000004
【図３】
2022003829.tif 000005