(57)【要約】【課題】メモリセルの状態変動に起因して記憶部に記憶したデータが変動することを抑制可能としたデータ記憶方法及びデータ記憶回路を提供する。【解決手段】入力信号に基づいて第１の状態と第２の状態のいずれか一方の状態となるメモリセルであって、第１の状態が第２の状態よりも不安定なメモリセルを複数用いて構成した記憶部に所定のデータを記憶する際に、データ毎に第１の状態となるメモリセルの数と、第２の状態となるメモリセルの数とを比較し、第１の状態となるメモリセルの数が第２の状態となるメモリセルの数よりも所定数以上となる場合には、メモリセルに入力する入力信号を反転させて記憶部への書込みを行なう。また、入力信号を反転させたことを反転制御用記憶部で記憶する。そして、記憶部からデータを読出す際には、メモリセルから出力した出力信号を、反転制御用記憶部による制御に基づいて反転させる。【選択図】    図１
2004152366.tif 000002
【特許請求の範囲】
【請求項１】
入力信号に基づいて第１の状態と第２の状態のいずれか一方の状態となるメモリセルであって、前記第１の状態が前記第２の状態より不安定な前記メモリセルを複数用いて構成した記憶部に、所定のデータを記憶するデータ記憶方法において、
前記入力信号に基づいて前記データ毎に前記第１の状態となる前記メモリセルの数と、前記第２の状態となる前記メモリセルの数とを比較し、前記第１の状態となる前記メモリセルの数が前記第２の状態となる前記メモリセルの数よりも所定数以上となる場合には、前記メモリセルに入力する入力信号を反転させて前記記憶部への書込みを行なうとともに、前記入力信号を反転させたことを反転制御用記憶部で記憶し、前記記憶部からデータを読出す際には、メモリセルから出力した出力信号を、前記反転制御用記憶部による制御に基づいて反転させて前記記憶部からの読出しを行なうことを特徴とするデータ記憶方法。
【請求項２】
前記所定数は１であることを特徴とする請求項１記載のデータ記憶方法。
【請求項３】
入力信号に基づいて第１の状態と第２の状態のいずれか一方の状態となるメモリセルであって、前記第１の状態が前記第２の状態より不安定な前記メモリセルを複数用いて構成した記憶部に、所定のデータを記憶するデータ記憶回路において、
前記入力信号に基づいて前記データ毎に前記第１の状態となる前記メモリセルの数と、前記第２の状態となる前期メモリセルの数の比較結果を出力する比較手段と、
この比較結果より、前記第１の状態となる前期メモリセルの数が、前記第２の状態となる前記メモリセルの数よりも所定数以上となる場合に、前記入力信号を反転させて前記メモリセルに前記データの書込みを行なう入力信号反転制御手段と、
前記比較手段の結果を記憶する反転制御用記憶手段と、
前記記憶部から前記データを読出す際に、前記メモリセルから出力信号を、前記反転制御用記憶手段による制御に基づいて反転制御して出力することにより前記データの読出しを行なう出力信号反転制御手段とを具備することを特徴とするデータ記憶回路。
【請求項４】
前記所定数は１であることを特徴とする請求項３記載のデータ記憶回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、データ記憶方法及びデータ記憶回路に関するものである。
【０００２】
【従来の技術】
従来、半導体デバイスには、各種処理の実行に必要となる所要のデータを記憶するために、メモリセルと呼ばれる記憶素子を設けている。特に半導体メモリと呼ばれる記憶デバイスでは、数十万個あるいは数百万個単位でメモリセルを設けて構成している。
【０００３】
かかるメモリセルにおいてデータを書込んで記憶する場合には、メモリセルの電位を所定のしきい値より高くするか、低くするかによって行なっており、所定のしきい値より高い状態を「Ｈ」とし、所定のしきい値より低い状態を「Ｌ」として、例えば、「Ｈ」の場合には「１」のデータを、「Ｌ」の場合には「０」のデータを記憶している。
【０００４】
すなわち、所要のメモリセルに「１」というデータを書込んで記憶させる場合には、かかるメモリセルの電位をしきい値より高くし、所要のメモリセルに「０」というデータを書込んで記憶させる場合には、かかるメモリセルの電位をしきい値より低くすべく制御を行なっており、かかるメモリセルからデータを読出す場合には、メモリセルの電位がしきい値より高いか低いかを検出することにより行なっている。
【０００５】
このように、単体のメモリセルでは、「１」または「０」の１ビット分のデータしか記憶することができないため、通常ではＮ個のメモリセルの集合体を１セットとしたＮビットからなる記憶部を構成してデータを記憶可能としており、多くの場合、今までのデータの取扱いの慣習から８ビットあるいは１６ビット、場合によっては３２ビットとして、所要のデータの書込みを可能とし、また、読出しを可能としている。
【０００６】
より具体的に説明すると、図２は、１６個のメモリセル１００によって１つの記憶部２００を構成しているものであり、各メモリセル１００とそれぞれ接続した各入力信号線３００を介してメモリセル１００に入力信号３００Ｓを入力し、各メモリセル１００を所要の状態として１６ビットのデータの書込みを可能としている。
【０００７】
一方、各メモリセル１００にはそれぞれ出力信号線４００を接続し、この出力信号線４００を介して各メモリセル１００の状態に基づく出力信号４００Ｓを出力して、データの読出しを可能としている。
【０００８】
このように記憶部２００にデータを書込む場合、及び記憶部２００からデータを読出す場合には、記憶部２００を構成している各メモリセル１００において状態が正しく保持されるかどうかは考慮されることなく書込み及び読出しが行なわれている。
【０００９】
【発明が解決しようとする課題】
しかしながら、昨今の半導体デバイスにおける小型化の要求にともなって、記憶部を構成しているメモリセルの構造が微細化することによりメモリセルの安定性が低下してきており、しきい値より高くしていた電位が経時的に低下してしきい値を下回ったり、逆に、しきい値より低くしていた電位が経時的に増大してしきい値を上回ったりすることにより、メモリセルの状態に変動が生じるおそれがあった。
【００１０】
メモリセルの状態が、例えば状態「Ｈ」から状態「Ｌ」に勝手に変動した場合には、かかるメモリセルを含む記憶部で記憶したデータが変動することを意味しており、その記憶部ではデータの正確な記憶が困難となるおそれがあった。
【００１１】
かかる問題を解決すべく開発を行なっていた本発明者は、メモリセルが不安定であって、経時的にメモリセルの状態に変動が生じるのは、一つの記憶部内では、状態「Ｈ」から状態「Ｌ」への変動か、状態「Ｌ」から状態「Ｈ」への変動のいずれか一方でしかないという性質が利用できることを知見した。
【００１２】
すなわち、一つの記憶部内における複数のメモリセルは、その構造及び使用条件等が基本的に同じであるために全て略同一の特性を有しており、このため、一つの記憶部内における複数のメモリセルは、電位が変動する場合、電位が降下する方向か、電位が上昇する方向のいずれか一方の特性を有していることとなっている。
【００１３】
従って、例えば、メモリセルにおいて状態「Ｈ」から状態「Ｌ」への変動が生じやすい場合には、その逆の状態「Ｌ」から状態「Ｈ」への変動は生じにくく、状態「Ｌ」は状態保持が安定な状態であるということができる。一方、状態「Ｈ」は、状態「Ｌ」と比較して状態保持が不安定な状態であるということができる。
【００１４】
そこで、記憶部にデータを記憶させる場合に、状態保持が不安定な状態となるメモリセルの数が、状態保持が安定な状態となるメモリセルの数よりも多くなる場合には、入力信号を反転させることにより、状態保持が不安定な状態となるメモリセルの数を、状態保持が安定な状態となるメモリセルの数よりも少なくしてデータの書込みを行なうことによりメモリセルにおけるデータ変動の発現を抑制し、記憶部が不良となる確率を低減可能とすることができることを知見して、本発明をなすに至ったものである。
【００１５】
【課題を解決するための手段】
すなわち、本発明のデータ記憶方法では、入力信号に基づいて第１の状態と第２の状態のいずれか一方の状態となるメモリセルであって、第１の状態が第２の状態より不安定なメモリセルを複数用いて構成した記憶部に、所定のデータを記憶するデータ記憶方法において、入力信号に基づいてデータ毎に第１の状態となるメモリセルの数と、第２の状態となるメモリセルの数とを比較し、第１の状態となるメモリセルの数が第２の状態となるメモリセルの数よりも所定数以上となる場合には、メモリセルに入力する入力信号を反転させて記憶部への書込みを行なうとともに、入力信号を反転させたことを反転制御用記憶部で記憶し、記憶部からデータを読出す際には、メモリセルから出力した出力信号を、反転制御用記憶部による制御に基づいて反転させて記憶部からの読出しを行なうこととした。特に、所定数を１としたことにも特徴を有するものである。
【００１６】
また、本発明のデータ記憶回路では、入力信号に基づいて第１の状態と第２の状態のいずれか一方の状態となるメモリセルであって、第１の状態が第２の状態より不安定なメモリセルを複数用いて構成した記憶部に、所定のデータを記憶するデータ記憶回路において、入力信号に基づいてデータ毎に第１の状態となるメモリセルの数と、第２の状態となるメモリセルの数の比較結果を出力する比較手段と、この比較結果より、第１の状態となるメモリセルの数が、第２の状態となるメモリセルの数よりも所定数以上となる場合に、入力信号を反転させてメモリセルにデータの書込みを行なう入力信号反転制御手段と、比較手段の結果を記憶する反転制御用記憶手段と、記憶部からデータを読出す際に、メモリセルから出力信号を、反転制御用記憶手段による制御に基づいて反転制御して出力することによりデータの読出しを行なう出力信号反転制御手段とを具備することとした。特に、所定数を１としたことにも特徴を有するものである。
【００１７】
【発明の実施の形態】
本発明のデータ記憶方法及びデータ記憶回路では、複数のメモリセルで構成した記憶部において１つのデータを記憶すべく、各メモリセルにそれぞれ所要の入力信号を入力して、メモリセルをそれぞれ第１の状態と第２の状態のいずれか一方の状態としてデータの書込みを行なう際に、第１の状態と第２の状態のうち、他方より状態保持が不安定な状態となるメモリセルの数が、他方より状態保持が安定な状態となるメモリセルの数よりも多くなる場合、例えば、第１の状態の方が第２の状態より不安定であって、第１の状態となるメモリセルの数が、第２の状態となるメモリセルの数よりも所定数以上となる場合に、各メモリセルに入力する入力信号を反転させて入力することにより、より安定な状態である第２の状態となるメモリセルの多くしているものである。
【００１８】
すなわち、例えば、「１」というデータを記憶する状態「Ｈ」は経時的に状態「Ｌ」に変移しやすく、状態保持が不安定な第１の状態とし、「０」というデータを記憶する状態「Ｌ」は状態保持が安定な第２の状態とし、８ビットの記憶部で「１１０１１０１１」というデータを記憶する場合に、状態「Ｈ」となるメモリセルの数の方が、状態「Ｌ」となるメモリセルの数より多いため、記憶部では「１１０１１０１１」を反転させた「００１００１００」を記憶させるべく入力信号を反転させているものである。
【００１９】
ここで、１つのメモリセルにおいて状態変動が生じることにより不良となる確率をＰｃｆとし、状態変動を生じる可能性を有しているメモリセルの数をＤｗとした場合に、記憶部において不良が生じる確率Ｐａｆは次式で表すことができる。
【００２０】
Ｐａｆ＝１−（１−Ｐｃｆ）＾Ｄｗ
【００２１】
そこで、「１１０１１０１１」をそのまま記憶部に記憶させた場合には、Ｄｗ＝６であるので、Ｐｃｆ＝１ｐｐｍとした場合にはＰａｆ≒６ｐｐｍとなるが、「００１００１００」として記憶させた場合には、Ｄｗ＝３であるので、Ｐｃｆ＝１ｐｐｍとした場合にはＰａｆ≒３ｐｐｍとなり、記憶部において不良が生じる確率Ｐａｆを半減させることができる。
【００２２】
入力信号を反転させることにより得られる効果は、状態保持が不安定な第１の状態となるメモリセルの数が、状態保持が安定な第２の状態となるメモリセルの数よりも多ければ多いほど高くすることができる。
【００２３】
なお、入力信号を反転させて記憶部でデータの記憶を行なった場合には、記憶したデータをそのまま読出すと、その出力信号は、入力信号とは反転した信号となっているため、入力信号と同一の信号を出力信号として出力すべく、入力信号を反転させて記憶部でデータの記憶を行なった場合にのみ、出力時に出力信号を反転させて出力している。
【００２４】
このように、出力時に出力信号の反転処理を行なうかどうかを制御すべく、状態保持が不安定な第１の状態となるメモリセルの数と、状態保持が安定な第２の状態となるメモリセルの数との比較結果に基づいて入力信号を反転させたことは、反転制御用記憶部で記憶すべく構成している。
【００２５】
そして、記憶部からデータを読出す際には、反転制御用記憶部で記憶した入力信号の反転の有無の結果に基づく制御によって、メモリセルから出力した出力信号を反転制御して出力することによりデータの読出しを行なっている。
【００２６】
以下において、図面に基づいて本発明の実施形態について説明する。図１は、本発明のデータ記憶回路Ａの一実施形態を示した回路構成図である。
【００２７】
データ記憶回路Ａでは、複数のメモリセル１によって１つの記憶部２を構成しており、各メモリセル１には、そのメモリセル１に入力信号３Ｓを入力するための入力信号線３と、そのメモリセル１から出力信号４Ｓを出力するための出力信号線４とを接続している。なお、本実施形態では、記憶部２は１６個のメモリセル１によって１６ビットのデータを記憶可能としている。また、図示していないが、各メモリセル１には、データの書込処理及び読出処理を制御するための制御用配線等の所要の配線をそれぞれ接続していることは言うまでもない。
【００２８】
入力信号線３には、ＸＯＲ回路からなる入力信号反転制御回路５を介設しており、さらにこの入力信号反転制御回路５の上流側における入力信号線３には分岐配線６の一端を接続し、同分岐配線６の他端を多数決回路７に接続して、入力信号３Ｓを入力信号反転制御回路５に入力するとともに、多数決回路７にも入力すべく構成している。
【００２９】
本実施の形態では、メモリセル１は状態「Ｈ」の方が状態「Ｌ」よりも状態保持が不安定な状態となっており、多数決回路７は、入力された入力信号３Ｓにおいて、メモリセル１を状態「Ｈ」とする入力信号の数と、メモリセル１を状態「Ｌ」とする入力信号の数とを比較して、メモリセル１を状態「Ｈ」とする入力信号の数が多い場合に、多数決回路７による比較結果を記憶する反転制御用記憶部１０に設けた反転制御用メモリセル８の状態を「Ｈ」とする比較結果信号１１Ｓを出力すべく構成している。なお、メモリセル１を状態「Ｈ」とする入力信号の数が、メモリセル１を状態「Ｌ」とする入力信号の数よりも少なかった場合には、多数決回路７は、反転制御用メモリセル８の状態を「Ｌ」とする比較結果信号１１Ｓを出力する。この多数決回路７が比較手段である。
【００３０】
多数決回路７と反転制御用メモリセル８とは反転制御信号入力線１１で接続しており、さらに同反転制御信号入力線１１は入力信号反転制御回路５とも接続しており、入力信号反転制御回路５には入力信号線３から入力された入力信号３Ｓと、反転制御信号入力線１１から入力された比較結果信号１１Ｓとを入力している。
【００３１】
そして、多数決回路７が反転制御用メモリセル８の状態を「Ｈ」とする比較結果信号１１Ｓを出力していた場合には、入力信号反転制御回路５は入力信号３Ｓを反転させて出力し、メモリセル１を所要の状態としてデータの書込みを行なっている。なお、多数決回路７が反転制御用メモリセル８の状態を「Ｌ」とする比較結果信号１１Ｓを出力していた場合には、入力信号反転制御回路５は入力信号３Ｓを反転させることなく出力し、メモリセル１を所要の状態としてデータの書込みを行なっている。この入力信号反転制御回路５が入力信号反転制御手段であり、反転制御用メモリセル８を具備する反転制御用記憶部１０が反転制御用記憶手段である。
【００３２】
出力信号４Ｓを出力する出力信号線４には、ＸＯＲ回路からなる出力信号反転制御回路９を介設しており、さらに同出力信号反転制御回路９には、一端を反転制御用メモリセル８に接続した反転制御信号出力線１２を接続している。
【００３３】
そして、上記したように記憶部２に所要のデータの書込みを行なった後、記憶部２からデータを読出す場合には、図示していない読出制御信号に基づいて各メモリセル１から出力信号４Ｓを出力させるとともに、読出制御信号に基づいて反転制御用メモリセル８からも反転制御信号１２Ｓを出力させ、出力信号４Ｓと反転制御信号１２Ｓとを出力信号反転制御回路９に入力している。
【００３４】
出力信号反転制御回路９では、反転制御用メモリセル８の状態が「Ｈ」であった場合には出力信号４Ｓを反転させて出力し、反転制御用メモリセル８の状態が「Ｌ」であった場合には出力信号４Ｓを反転させることなく出力して、データの読出しを行なっている。従って、出力信号４Ｓは、入力信号３Ｓを再生して出力することができる。この出力信号反転制御回路９が出力信号反転制御手段である。
【００３５】
上記した実施形態は、メモリセル１が状態「Ｈ」の方が状態「Ｌ」よりも状態保持が不安定な状態の場合であるが、逆に、メモリセル１が状態「Ｌ」の方が状態「Ｈ」よりも状態保持が不安定な状態の場合には、多数決回路７の下流にインバータ回路（図示せず）を介設し、比較結果信号１１Ｓを反転させることによって対応することができる。
【００３６】
また、上記した実施形態において、反転制御用記憶部１０の反転制御用メモリセル８は、状態変動が生じない構造としたものを用いることが望ましい。
【００３７】
【発明の効果】
請求項１記載の発明によれば、入力信号に基づいて第１の状態と第２の状態のいずれか一方の状態となるメモリセルであって、第１の状態が第２の状態より不安定なメモリセルを複数用いて構成した記憶部に、所定のデータを記憶するデータ記憶方法において、入力信号に基づいてデータ毎に第１の状態となるメモリセルの数と、第２の状態となるメモリセルの数とを比較し、第１の状態となるメモリセルの数が第２の状態となるメモリセルの数よりも所定数以上となる場合には、メモリセルに入力する入力信号を反転させて記憶部への書込みを行なうとともに、入力信号を反転させたことを反転制御用記憶部で記憶し、記憶部からデータを読出す際には、メモリセルから出力した出力信号を、反転制御用記憶部による制御に基づいて反転させて記憶部からの読出しを行なうことによって、メモリセルの状態保持の不安定さに起因する記憶部における記憶したデータの変動を抑制し、記憶部が不良となることを抑止でき、製造歩留りを向上させることができる。
【００３８】
特に、請求項２記載の発明のように、所定数を１とすることにより、メモリセルの状態保持の不安定さに起因する記憶部における記憶したデータの変動を、最大限現に抑制することができる。
【００３９】
請求項３記載の発明によれば、入力信号に基づいて第１の状態と第２の状態のいずれか一方の状態となるメモリセルであって、第１の状態が第２の状態より不安定なメモリセルを複数用いて構成した記憶部に、所定のデータを記憶するデータ記憶回路において、入力信号に基づいてデータ毎に第１の状態となるメモリセルの数と、第２の状態となるメモリセルの数の比較結果を出力する比較手段と、この比較結果より、第１の状態となるメモリセルの数が、第２の状態となるメモリセルの数よりも所定数以上となる場合に、入力信号を反転させてメモリセルにデータの書込みを行なう入力信号反転制御手段と、比較手段の結果を記憶する反転制御用記憶手段と、記憶部からデータを読出す際に、メモリセルから出力信号を、反転制御用記憶手段による制御に基づいて反転制御して出力することによりデータの読出しを行なう出力信号反転制御手段とを具備することとしたことによって、請求項１記載の発明と同様に、メモリセルの状態保持の不安定さに起因する記憶部における記憶したデータの変動を抑制し、記憶部が不良となることを抑止でき、製造歩留りを向上させることができる。
【００４０】
特に、請求項４記載の発明のように、所定数を１とすることにより、請求項２記載の発明と同様に、メモリセルの状態保持の不安定さに起因する記憶部における記憶したデータの変動を、最大限現に抑制することができる。
【図面の簡単な説明】
【図１】本発明にかかるデータ記憶回路の説明図である。
【図２】従来のデータ記憶回路の説明図である。
【符号の説明】
Ａ  データ記憶回路
１  メモリセル
２  記憶部
３  入力信号線
４  出力信号線
５  入力信号反転制御回路
６  分岐配線
７  多数決回路
８  反転制御用メモリセル
９  出力信号反転制御回路
１０  反転制御用記憶部
１１  反転制御信号入力線
１２  反転制御信号出力線
３Ｓ  入力信号
４Ｓ  出力信号
１１Ｓ  比較結果信号
１２Ｓ  反転制御信号
【図１】
2004152366.tif 000003
【図２】
2004152366.tif 000004