(57)【要約】【課題】エッチバック法によるＩＣパッケージ基板は、高密度配線ができない、ＩＣパッケージの封止部の外に銅が露出し信頼性が低い、また、電解メッキ線のエッチング厚が厚いため歩留まりが悪い等の問題があった。一方、無電解メッキ法はボンディング安定性が無くコストが高い等の問題があった。【解決手段】ＩＣパッケージ基板において、ソルダーレジストにより電解パターンと露出パターンを形成し、無電解メッキで一時的な電解メッキ線を形成し、レジストで電解パターンを開口し、電解メッキすることで電解メッキ線のエッチング厚が薄く、高密度配線ができるため、安価で信頼性のあるボンディング安定性のあるＩＣパッケージ基板を提供できる。また、電解パターンと露出パターンを直接つなげないことでパターン位置精度の問題を解消できた。【選択図】  図１
2004349414.tif 000002
【特許請求の範囲】
【請求項１】
電解メッキ用のメッキ線のない電解メッキ回路基板において、少なくとも電解メッキをした電解パターンと、ソルダーレジストに覆われているソルダーレジストパターンと、パターンの一部が露出し基材面を介し全ての電解メッキパターンがつながる露出パターンとからなる表層パターンを特徴とする回路基板。
【請求項２】
前記電解パターンと前記露出パターンは、直接つながっていないことを特徴とする請求項１記載の電解メッキ回路基板。
【請求項３】
前記電解パターンの表面処理は、ニッケルと金であることを特徴とする請求項１または２記載の電解メッキ回路基板。
【請求項４】
前記回路基板は、ＩＣチップを搭載する基板であることを特徴とする請求項１から３記載の回路基板。
【請求項５】
前記露出パターンは、ＩＣチップを樹脂で封止する部分にあることを特徴とする請求項４記載の回路基板。
【請求項６】
電解メッキ用のメッキ線のない電解メッキ回路基板の製造方法において、少なくとも回路基板に配線パターンを形成するパターン形成工程と、ソルダーレジストを形成するソルダーレジスト形成工程と、前記回路基板の表面を無電解メッキで覆う無電解メッキ工程と、レジストで電解メッキパターン部を開口するレジスト開口工程と、パターンを電解メッキでメッキする電解メッキ工程と、前記レジストを剥離するレジスト剥離工程と、前記無電解メッキをエッチングするソフトエッチング工程とを包含することを特徴とする回路基板の製造方法。
【請求項７】
前記無電解メッキ工程は、無電解銅メッキ法であることを特徴とする請求項６記載の回路基板の製造方法。
【請求項８】
前記レジスト開口工程は、少なくとも隣り合うボンディングパターンを一括で開口することを特徴とする６または７記載の回路基板の製造方法。
【請求項９】
前記電解メッキ工程は、電解ニッケル・金メッキ法であることを特徴とする請求項６から８記載の回路基板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は回路基板とその製造法に関するものである。更に詳細には電解メッキ用のメッキ線の無い電解メッキ仕様のＩＣチップ実装用の回路基板とその製造方法に関するものである。
【０００２】
【従来の技術】
近年、ＩＣチップの高集積化、高速化によりＩＣチップの多ピン化が急速に進行してきている。そのため、ＩＣチップの実装方法がワイヤーボンディング法からフリップチップ法に移行してきている。しかしながら、フリップチップ法は高度の実装技術が必要であるため、汎用性があり実装技術が安定したワイヤーボンディング法による実装が望まれている。そのため、ワイヤーボンディング法で実装するため多ピン配線ができ、高速対応ができ、ボンディング安定性のある安価な電解メッキ用のメッキ線のない電解メッキによる回路基板が要求されている。
【０００３】
図１０は、従来の電解メッキ線のない電解メッキ回路基板の製造方法を示す。図１０（ａ）に示す基板は、基材１の両面に銅箔２が張り合わせた積層板２０である。
【０００４】
図１０（ｂ）に示すＮＣ穴あけ工程は、積層板２０にＮＣドリル法でスルーホール３をあける。
【０００５】
図１０（ｃ）に示す無電解・電解銅メッキ工程は、スルーホール３と銅箔２の面上に無電解銅メッキ法と電解銅メッキ法で無電解・電解銅４を析出させる。
【０００６】
図１０（ｄ）に示すパターン形成工程は、無電解・電解銅４上にドライフィルムを貼り付け、露光、現像し、無電解・電解銅４と銅箔２をエッチングし、ドライフィルムを剥離する工程を経て、パターン５を形成する。パターン５は電解メッキ線３１も同時に形成する。
【０００７】
図１０（ｅ）に示すソルダーレジスト形成工程は、パターン５の一部をソルダーレジスト３２でカバーする。通常の電解金メッキ法では、ボンディングパターン２２及び外部端子２３をソルダーレジスト５で開口するが、後工程で電解メッキ線をエッチングするため本工程では、電解メッキ線３１も同時に開口する。
【０００８】
図１０（ｆ）に示すメッキ線保護工程は、レジスト３３で電解メッキ線３１を保護する。
【０００９】
図１０（ｇ）に示す電解ニッケル・金メッキ工程は、電解メッキ法によりボンディングパターン２２と外部端子２３に電解ニッケル・金１３を析出する。
【００１０】
図１０（ｈ）に示すメッキ線保護レジスト剥離工程は、電解メッキ線３１を保護していたレジスト３３を剥離する。
【００１１】
図１０（ｉ）に示すメッキ線エッチング工程は、露出した電解メッキ線３１の銅をエッチングする。
【００１２】
図１０（ｊ）に示す完成は、不要の部分をカットし、ＩＣパッケージ基板が完成する。
【００１３】
図１１は、従来の回路基板の説明図である。図１１（ａ）は回路基板のボンディング面を示す。基材１上にパターン５が形成され、ソルダーレジスト３２がボンディングパターン２２を開口している。外周に近い場所に電解メッキ線をエッチングした部分がある。
【００１４】
図１１（ｂ）に示す回路基板の外部端子面は、基材１上にパターン５が形成され、ソルダーレジスト３２が外部端子２３を開口している。
【００１５】
図１１（ｃ）は、図１１（ａ）のＡ−Ａ‘断面を示す。基材１のスルーホール３によりボンディング面と外部端子面を電気接続している。外部端子面はパターン５と外部端子２３とソルダーレジスト３２が形成され、外部端子２３は電解ニッケル・金１３が析出している。ボンディングパターン面はパターン５とボンディングパターン２２とソルダーレジスト３２が形成され、ボンディングパター２２は、電解ニッケル・金１３が析出している。外周近くの電解メッキ線をエッチングした部分はソルダーレジスト３２の下に銅２４が露出している。
【００１６】
【発明が解決しようとする課題】
しかしながら、前述したＩＣパッケージ基板には次のような問題がある。即ち、電解メッキ線のパターンニングとソルダーレジスト形成の位置合わせ精度等の問題により高密度配線ができない。さらに、電解メッキ線はＩＣパッケージの外周近くにあるため、エッチング後露出した銅面がＩＣチップ封止部の外に出るためＩＣパッケージの信頼性が低下等の問題があった。また、前述したＩＣパッケージ基板の製造法には次のような問題がある。即ち、電解メッキ線のパターン厚は銅箔に無電解・電解銅が加わった厚みでありエッチングする銅厚が厚く、エッチング時間が長い、歩留まりが低下する等の問題があった。一方、銅露出のない高密度配線の構造として、無電解ニッケル・金メッキ仕様の基板があるが、ボンディング安定性が低く高価である等の問題があった。
【００１７】
本発明は、上記従来の課題に鑑みなされたものであり、その目的は、電解金メッキ仕様の電解メッキ線のないＩＣパッケージ基板の安価で高性能で信頼性のある構造とその製造方法を提供するものである。
【００１８】
【課題を解決するための手段】
上記目的を達成するために、電解メッキ用のメッキ線のない電解メッキ回路基板において、少なくとも電解メッキをした電解パターンと、ソルダーレジストに覆われているソルダーレジストパターンと、パターンの一部が露出し基材面を介し全ての電解メッキパターンがつながる露出パターンとからなる表層パターンを特徴とするものである。
【００１９】
また、前記電解パターンと前記露出パターンは、直接つながっていないことを特徴とするものである。
【００２０】
また、前記電解パターンの表面処理は、ニッケルと金であることを特徴とするものである。
【００２１】
また、前記回路基板は、ＩＣチップを搭載する基板であることを特徴とするものである。
【００２２】
また、前記露出パターンは、ＩＣチップを樹脂で封止する部分にあることを特徴とするものである。
【００２３】
さらに、電解メッキ用のメッキ線のない電解メッキ回路基板の製造方法において、少なくとも回路基板に配線パターンを形成するパターン形成工程と、ソルダーレジストを形成するソルダーレジスト形成工程と、前記回路基板の表面を無電解メッキで覆う無電解メッキ工程と、レジストで電解メッキパターン部を開口するレジスト開口工程と、パターンを電解メッキでメッキする電解メッキ工程と、前記レジストを剥離するレジスト剥離工程と、前記無電解メッキをエッチングするソフトエッチング工程とを包含することを特徴とするものである。
【００２４】
また、前記無電解メッキ工程は、無電解銅メッキ法であることを特徴とするものである。
【００２５】
また、前記レジスト開口工程は、少なくとも隣り合うボンディングパターンを一括で開口することを特徴とするものである。
【００２６】
また、前記電解メッキ工程は、電解ニッケル・金メッキ法であることを特徴とするものである。
【００２７】
【発明の実施の形態】
以下図面に基づいて本発明におけるＩＣパッケージ基板とその製造方法について説明する。図１は本発明の実施の形態に係わるＩＣパッケージ基板の製造法で、基板、ＮＣ穴あけ工程、無電解・電解銅メッキ工程、パターン形成工程、ソルダーレジスト形成工程、無電解銅メッキ工程、レジスト開口工程、電解ニッケル・金メッキ工程、レジスト剥離工程、ソフトエッチング工程、完成を説明する説明図である。図２は本発明の実施の形態に係わるＩＣパッケージ基板のパターン形成工程の上面図と下面図と断面図を説明する説明図である。図３は本発明の実施の形態に係わるＩＣパッケージ基板のソルダーレジスト形成工程の上面図と下面図と断面図を説明する説明図である。図４は本発明の実施の形態に係わるＩＣパッケージ基板のレジスト開口工程の上面図と下面図と断面図を説明する説明図である。図５は本発明の実施の形態に係わるＩＣパッケージ基板の電解ニッケル・金メッキ工程の上面図と下面図と断面図を説明する説明図である。図６は本発明の実施の形態に係わるＩＣパッケージ基板のレジスト剥離工程の上面図と下面図と断面図を説明する説明図である。図７は発明の実施の形態に係わるＩＣパッケージ基板のソフトエッチング工程の上面図と下面図と断面図を説明する説明図である。図８は本発明の実施の形態に係わるＩＣパッケージ基板の構造示す説明図である。図９は本発明のＩＣパッケージ基板のＩＣチップ実装後の構造を示す説明図である。従来技術と同一部材は同一符号で示す。説明の都合上製造方法を最初に説明する。
【００２８】
先ず、図１は、ＩＣパッケージ基板の製造方法の説明図である。図１（ａ）の基板、図１（ｂ）のＮＣ穴あけ工程、図１（ｃ）の無電解・電解銅メッキ工程は従来技術と同じであるため説明は省略する。
【００２９】
図１（ｄ）に示すパターン形成工程は、従来のパターン形成技術に従い無電解・電解銅４上にドライフィルムを貼り付け、露光、現像し、無電解・電解銅４と銅箔２をエッチングし、ドライフィルムを剥離する工程を経て、パターン５を形成する。パターン５には電解メッキ用のパターンは形成しない。
【００３０】
図１（ｅ）に示すソルダーレジスト形成工程は、従来のソルダーレジスト形成技術に従い感光性ソルダーレジストをパターン５上に印刷し、フォトリソ法により、ソルダーレジスト９を形成する。パターン５は電解メッキを必要とする電解パターン６とソルダーレジスト９により被覆されたソルダーレジストパターン７とソルダーレジスト９により開口された露出パターン８からなる。電解パターン６と露出パターン８は直接つながっていない。また、露出パターン８の位置は電解パターン６と直接つながっていなければ特に制限はなく容易にＩＣパッケージの封止部に形成することができる。
【００３１】
図１（ｆ）に示す無電解銅メッキ工程は、従来の無電解銅メッキ技術に従い基材１、電解パターン６、露出パターン８とソルダーレジスト９上をパラジウムにより活性化させ無電解銅メッキ法により無電解銅１０を約０．３ミクロン析出させる。無電解銅１０は後工程で電解メッキするための電解メッキ用の電解メッキ線と同時に露出パターンとそのソルダーレジストの開口により各パターンを接続する一時的な電解メッキ線となる。無電解メッキとしては無電解ニッケルメッキ等もあるが、メッキ条件が緩やかで後工程でエッチィングしやすい無電解銅メッキが好ましい。
【００３２】
図１（ｇ）に示すレジスト開口工程は、従来のメッキレジスト形成技術に従い感光性レジストを基板に貼り付けフォトリソ法で電解パターン６周辺を開口しレジスト開口１２を形成する。隣り合う電解パターンは一括で開口することで位置合わせの問題を解消することができる。また、電解パターン６と露出パターン８は直接つながっていないため電解パターン６とレジスト開口１２の間の位置合わせの問題は発生することはない。例えば、日立化成工業（株）製アルカリ現像型感光性フィルムフォテックＨ９０００を貼り露光し現像することでレジストを形成できる。
【００３３】
図１（ｈ）に示す電解ニッケル・金メッキ工程は、従来のワイヤーボンディング用電解ニッケル・金メッキ技術に従い電解パターン６上に電解ニッケル・金１３を析出させる。隣り合う電解パターン６は無電解銅１０でつながっているが、電解メッキの前処理で無電解銅をソフトエッチングすることで電解パターン６上のみに電解ニッケル・金１３を析出させることができる。電解金メッキをすることで後工程のワイヤーボンディング工程で安定したボンダビィリティを確保できる。また、無電解銅１０が電解メッキ用の電解メッキ線となり、各電解メッキパターンはレジスト開口１２内の露出パターン８と無電解銅１０によりつながっている。例えば、過硫酸アンモニウム液で銅をソフトエッチングし、電解ニッケルメッキを５ミクロン、電解金メッキを０．５ミクロンメッキすることで完成する。
【００３４】
図１（ｉ）に示すレジスト剥離工程は、図１（ｇ）で形成したメッキレジストを剥離する。前述の日立化成工業（株）製アルカリ現像型感光性フィルムフォテックＨ９０００の場合、水酸化ナトリウムで剥離する。
【００３５】
図１（ｊ）に示すソフトエッチング工程は電解メッキの電解メッキ線に使用した無電解銅１０をエッチングする。例えば、市販のアルカリエッチング液で銅をエッチングする。
【００３６】
図１（ｋ）に示す完成は、回路基板を回路基板製造サイズから後工程（図示せず）に合わせた基板サイズに切断し、回路基板１６が完成する。当説明は両面板で行ったがパターンの層数に依存しないことは言うまでもない。
【００３７】
図２（ａ）は、パターン形成工程の上面図を示す。基材１上にスルーホール３と接続したパターン５が形成されている。電解メッキのための電解メッキ線は形成されていない。
【００３８】
図２（ｂ）は、パターン形成工程の下面図を示す。基材１上にスルーホール３と接続したパターン５が形成されている。電解メッキのための電解メッキ線は形成されていない。
【００３９】
図２（ｃ）は、図２（ａ）のＡ−Ａ‘断面図を示す。基材１にスルーホール３が貫通し、上面と下面のパターン５が接続されている。電解メッキのための電解メッキ線は形成されていない。
【００４０】
図３（ａ）は、ソルダーレジスト形成工程の上面図を示す。基材１とパターン５上にソルダーレジスト９を形成されている。パターン５は、ソルダーレジスト９により電解メッキをする電解パターン６とソルダーレジストによりカバーされたソルダーレジストパターン７とソルダーレジストにより露出された露出パターン８とにより構成されている。ソルダーレジスト９は電解パターン６と露出パターン８を直接つながらないように形成されている。また、隣り合う露出パターン８は基材１を介して接続されている。隣り合うパターンが基材を介してつながることでソルダーレジストのエッジ形状が逆台形形状等のエッジ形状によらず確実に後工程の無電解メッキ工程で隣り合うパターンを接続することができる。当説明は全ての露出パターンを１つのソルダーレジストの開口で隣り合う露出パターンを接続したが、複数のソルダーレジストの開口で隣り合う露出パターンを接続し全てのパターンを接続しても問題ない。
【００４１】
図３（ｂ）は、ソルダーレジスト形成工程の下面図を示す。ソルダーレジスト９によりパターン５上に露出パターン８を形成されている。当説明では下面に露出パターンを形成していないが、露出パターンは上面だけでなく下面にも形成しても問題はない。
【００４２】
図３（ｃ）は、図３（ａ）のＡ−Ａ‘断面図を示す。基材１とパターン５上にソルダーレジスト９が形成されている。ソルダーレジスト９により電解パターン６とソルダーレジストパターン７と露出パターン８が形成されている。電解パターン５は直接露出パターン８とつながっていない。
【００４３】
図３（ｄ）は、図３（ａ）のＢ−Ｂ‘断面図を示す。基材１とパターン５上にソルダーレジスト９が形成されている。隣り合う露出パターン８は基材１を介してつながっておりソルダーレジスト９は形成されていない。
【００４４】
図４（ａ）は、レジスト開口工程の上面図を示す。全ての表面は無電解銅１０で覆われている。その上にレジスト１１が形成されている。レジスト１１は電解パターン６より大きいレジスト開口１２で開口されている。電解パターン６と露出パターン８は直接つながっていないため、電解パターン６とレジスト開口１２の間の位置合わせの問題は発生しない。ボンディングパターン２２は個々にレジスト開口１２を形成せず隣り合うボンディングパターン２２は一括でレジスト開口１２が形成されている。
【００４５】
図４（ｂ）は、レジスト開口工程の下面図を示す。全ての表面は無電解銅１０で覆われている。その上にレジスト１１が形成されている。レジスト１１により電解パターン６より大きいレジスト開口１２で開口されている。電解パターン６はソルダーレジスト１１で囲まれているため電解パターン６とレジスト開口１２間の位置合わせの問題は発生しない。
【００４６】
図４（ｃ）は、図４（ａ）のＡ−Ａ‘断面図を示す。全ての表面は無電解銅１０で覆われている。その上にレジスト１１が形成されている。レジスト開口１１により電解パターン６は露出しており、露出パターン８はレジスト１１に覆われている。電解パターン６と露出パターン８は直接つながっていないため電解パターン６とレジスト開口１２の位置合わせの問題は発生しない。
【００４７】
図５（ａ）は、電解ニッケル・金メッキ工程の上面図を示す。レジスト開口１２内の無電解銅１０は電解メッキの前処理でエッチングされ、隣り合うボンディングパターン２２は独立パターンとなっている。電解メッキ工程は全てのパターン５は露出パターン部の無電解銅１０によりつながり、表面に形成された無電解銅が電解メッキ用のメッキ線となっており、電解パターン６は電解メッキされている。
【００４８】
図５（ｂ）は、電解ニッケル・金メッキ工程の下面図を示す。レジスト開口１２内の電解パターン６は電解メッキされている。
【００４９】
図５（ｃ）は、図５（ａ）のＡ−Ａ‘断面図を示す。電解パターン６上に電解ニッケル・金１３が析出している。レジスト開口１２内の無電解銅１０は電解メッキの前処理でエッチングされている。
【００５０】
図６（ａ）は、レジスト剥離工程の上面図を示す。レジストが剥離され、電解メッキ用のメッキ線となった無電解銅１０が露出している。
【００５１】
図６（ｂ）は、レジスト剥離工程の下面図を示す。レジストが剥離され、電解メッキ用のメッキ線となった無電解銅１０が露出している。
【００５２】
図６（ｃ）は、図６（ａ）のＡ−Ａ‘断面図を示す。レジストが剥離され、電解メッキ用のメッキ線となった無電解銅１０が露出している。露出パターン６には電解ニッケル・金１３が析出している。
【００５３】
図７（ａ）は、ソフトエッチング工程の上面図を示す。全ての無電解銅がエッチングされ、無電解銅に覆われていたソルダーレジスト９と露出パターン８の銅が露出している。
【００５４】
図７（ｂ）は、ソフトエッチング工程の下面図を示す。全ての無電解銅がエッチングされ、無電解銅に覆われていたソルダーレジスト９が露出している。
【００５５】
図７（ｃ）は、図７（ａ）のＡ−Ａ‘断面図を示す。無電解銅がエッチングされ、ソルダーレジスト９と露出パターン８の銅が露出している。電解パターン６には電解ニッケル・金１３が析出している。ボンディングパターン２２に電解ニッケル・金１３が析出した電解メッキ線の無い回路基板１６が形成されている。
【００５６】
図８は本発明の他の回路基板の構造である。図８（ａ）は、マルチチップ基板の上面図を示す。ソルダーレジスト９により電解パターン６とソルダーレジストパターン７と露出パターン８が形成されている。全ての電解パターン６はソルダーレジストの開口部で隣り合う露出パターン８が基材１上でつながっている。電解パターン６と露出パターン８は直接つながっていない。
【００５７】
図８（ｂ）は、マルチチップ基板の下面図を示す。ソルダーレジスト９により電解パターン６とソルダーレジストパターン７が形成されている。
【００５８】
図８（ｃ）は、図８（ａ）のＡ−Ａ‘断面図である。電解パターン６には電解ニッケル・金１３が析出している。露出パターン８は銅が露出している。ボンディングパターン２２に電解ニッケル・金１３が析出した電解メッキ線の無い回路基板１６が形成されている。電解メッキ用のメッキ線は存在しない。
【００５９】
図９は、本発明のパッケージ基板を実装したパッケージの断面図である。ＩＣチップ１５が回路基板１６に配置され、ワイヤー１７によりＩＣチップ１５とボンディングパターン２２が接続されている。電解メッキ仕様の電解ニッケル・金１３がボンディングパターン２２に析出しているため、安定したボンディング特性がある。封止樹脂１８はＩＣチップ１５と露出パターン８を含む回路基板１６の上面を封止している。露出パターン８は銅が露出しているが、封止樹脂により覆われているため、信頼性のあるパッケージとなっている。
【００６０】
【発明の効果】
以上説明したように、本発明のＩＣパッケージ基板によれば、電解パターンと露出パターンが直接つながっていないため製造しやすく、表面処理が電解金メッキであるためボンディング安定性のあるＩＣパッケージ基板を提供できる。
【００６１】
また、本発明のＩＣパッケージ基板の製造方法によれば、無電解銅メッキを一時的な電解メッキ線としているため、容易に細密パターンが形成でき、安価な電解メッキ仕様のＩＣパッケージ基板の製造方法を提供できる。
【００６２】
また、隣り合うボンディングパターンを一括開口するため、位置合わせの問題の無い安価な製造工程を提供できる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係わるＩＣパッケージ基板の製造法を示す説明図である。
【図２】本発明の実施の形態に係わるＩＣパッケージ基板のパターン形成工程を示す説明図である。
【図３】本発明の実施の形態に係わるＩＣパッケージ基板のソルダーレジスト形成工程を示す説明図である。
【図４】本発明の実施の形態に係わるＩＣパッケージ基板のレジスト開口工程を示す説明図である。
【図５】本発明の実施の形態に係わるＩＣパッケージ基板の電解ニッケル・金メッキ工程を示す説明図である。
【図６】本発明の実施の形態に係わるＩＣパッケージ基板のレジスト剥離工程を示す説明図である。
【図７】本発明の実施の形態に係わるＩＣパッケージ基板のソフトエッチング工程を示す説明図である。
【図８】本発明の実施の形態に係わるＩＣパッケージ基板の構造示す説明図である。
【図９】本発明のＩＣパッケージ基板のＩＣチップ実装後の構造を示す説明図である。
【図１０】従来のＩＣパッケージ基板の製造方法を示す説明図である。
【図１１】従来のＩＣパッケージ基板の構造を示す説明図である。
【符号の説明】
１    基材
２    銅箔
３    スルーホール
４    無電解・電解銅
５    パターン
６    電解パターン
７    ソルダーレジストパターン
８    露出パターン
９    ソルダーレジスト
１０  無電解銅
１１  レジスト
１２  レジスト開口
１３  電解ニッケル・金
１５  ＩＣチップ
１６  回路基板
１７  ワイヤー
１８  封止樹脂
１９  ＩＣパッケージ
２０  積層板
２２  ボンディングパターン
２３  外部端子
２４  銅
３１  電解メッキ線
３２  ソルダーレジスト
３３  レジスト
【図１】
2004349414.tif 000003
【図２】
2004349414.tif 000004
【図３】
2004349414.tif 000005
【図４】
2004349414.tif 000006
【図５】
2004349414.tif 000007
【図６】
2004349414.tif 000008
【図７】
2004349414.tif 000009
【図８】
2004349414.tif 000010
【図９】
2004349414.tif 000011
【図１０】
2004349414.tif 000012
【図１１】
2004349414.tif 000013