(57)【要約】【課題】トランジスタの占有面積が大きくなるのを抑制しつつ大きなビット数を有したデジタルデータをアナログ信号に精度良く変換することができるデジタル・アナログ変換回路、電気光学装置及び電子機器を提供する。【解決手段】５ビットの上位ビットデータＤａに応じたアナログ電流を生成するトランジスタを１３個の単位トランジスタＱｏで構成した。そして、その１３個の単位トランジスタＱｏとスイッチング用トランジスタとで第１のデジタル・アナログ変換部２３ａを構成した。そして、前記第１のデジタル・アナログ変換部２３ａと同様な回路構成で第２のデジタル・アナログ変換部２３ｂを構成した。そして、第１のデジタル・アナログ変換部２３ａと第２のデジタル・アナログ変換部２３ｂとで１０ビットの画像データをアナログ電流に変換する１個のデジタル・アナログ変換回路２３を構成した。【選択図】      図５
2004349814.tif 000002
【特許請求の範囲】
【請求項１】
デジタルデータをアナログデータに変換するデジタル・アナログ変換回路であって、
各々が前記デジタルデータの少なくとも一部分を入力して変換を行い、変換信号を生成する複数の単位変換回路と、
前記複数の単位変換回路の各々に供給される、前記変換の際の基準となる複数の基準電圧を生成する電圧生成回路と
を備え、
前記変換信号を合計することにより前記アナログデータを生成することを特徴とするデジタル・アナログ変換回路。
【請求項２】
請求項１に記載のデジタル・アナログ変換回路において、
前記複数の単位変換回路は、第１の単位変換回路部と第２の単位変換回路部とを備え、
前記デジタルデータは第１のセットのデータと第２のセットのデータの２組に区分され、
前記第１のセットのデータは前記第１の単位変換回路部に入力されて変換が行われ、
前記第２のセットのデータは前記第２の単位変換回路部に入力されて変換が行われるようにしたことを特徴とするデジタル・アナログ変換回路。
【請求項３】
デジタルデータをアナログデータに変換するデジタル・アナログ変換回路であって、
各々が、前記デジタルデータの第１のセットのデータを入力に対して変換を行い、第１の変換信号を生成する、複数の第１の単位変換回路部と、
各々が、前記デジタルデータの第２のセットのデータを入力に対して変換を行い、第２の変換信号を生成する、複数の第２の単位変換回路部とを備え、
前記第１の変換信号及び前記第２の変換信号を合計することにより前記アナログデータを生成することを特徴とするデジタル・アナログ変換回路。
【請求項４】
請求項３に記載のデジタル・アナログ変換回路において、
前記複数の第１の単位変換回路部及び前記複数の第２の単位変換回路部の各々に供給される、前記変換の際の基準となる複数の基準電圧を生成する電圧生成回路を備えたことを特徴とするデジタル・アナログ変換回路。
【請求項５】
複数の走査線と、複数のデータ線と、これら各前記走査線と各前記データ線との交差部に対応してそれぞれ配設された電気光学素子とを備えるとともに、各前記データ線にデータ電流を供給するデータ電流供給回路を備え、各前記電気光学素子に前記データ電流に応じた駆動電流量を供給する電気光学装置において、
前記データ電流供給回路は、デジタルデータをアナログデータに変換するデジタル・アナログ変換回路であって、
各々が前記デジタルデータの少なくとも一部分を入力して変換を行い、変換信号を生成する複数の単位変換回路と、
前記複数の単位変換回路の各々に供給される、前記変換の際の基準となる複数の基準電圧を生成する電圧生成回路と
を備え、
前記変換信号を合計することにより前記アナログデータを生成することを特徴とする電気光学装置。
【請求項６】
請求項５に記載の電気光学装置において、
前記複数の単位変換回路は、前記複数のデータ線の各々に対して第１の単位変換回路部と第２の単位変換回路部とを備え、
前記デジタルデータは第１のセットのデータと第２のセットのデータの２組に区分され、
前記第１のセットのデータは前記第１の単位変換回路部に入力されて変換が行われ、
前記第２のセットのデータは前記第２の単位変換回路部に入力されて変換が行われるようにしたことを特徴とする電気光学装置。
【請求項７】
複数の走査線と、複数のデータ線と、これら各前記走査線と各前記データ線との交差部に対応してそれぞれ配設された電気光学素子とを備えるとともに、各前記データ線にデータ電流を供給するデータ電流供給回路を備え、各前記電気光学素子に前記データ電流に応じた駆動電流量を供給する電気光学装置において、
前記データ電流供給回路は、デジタルデータをアナログデータに変換するデジタル・アナログ変換回路であって、
前記複数のデータ線の各々に対して複数の単位変換回路を備えるとともに、前記複数の単位変換回路は、その各々が、前記デジタルデータの第１のセットのデータを入力に対して変換を行い、第１の変換信号を生成する、複数の第１の単位変換回路部と、
各々が、前記デジタルデータの第２のセットのデータを入力に対して変換を行い、第２の変換信号を生成する、複数の第２の単位変換回路部とを備え、
前記第１の変換信号及び前記第２の変換信号を合計することにより前記アナログデータを生成することを特徴とする電気光学装置。
【請求項８】
請求項７に記載の電気光学装置において、
前記複数の第１の単位変換回路部及び前記複数の第２の単位変換回路部の各々に供給される、前記変換の際の基準となる複数の基準電圧を生成する電圧生成回路を備えたことを特徴とする電気光学装置。
【請求項９】
請求項５乃至８のいずれか一つに記載の電気光学装置において、
前記アナログデータは、電流信号であることを特徴とする電気光学装置。
【請求項１０】
請求項５乃至９のいずれか一つに記載の電気光学装置において、
前記単位変換回路は複数の第１の電流生成用能動素子を備え、
前記複数の第１の電流生成用能動素子の各々は、その駆動能力が全て同じであることを特徴とする電気光学装置。
【請求項１１】
請求項５乃至１０のいずれか一つに記載の電気光学装置において、
前記電圧生成回路は、前記各単位変換回路に対応して、それぞれ設けられた第１のカレントミラー回路であって、その各第１のカレントミラー回路は、第１のトランジスタと、前記単位変換回路毎に数または接続が相違する複数の第２の電流生成用能動素子とから構成されていることを特徴とする電気光学装置。
【請求項１２】
請求項５乃至１０のいずれか一つに記載の電気光学装置において、
前記各単位変換回路に対応して設けられた各第１のカレントミラー回路は、その第２の電流生成用能動素子に対してそれぞれ第２のトランジスタを設け、その第２のトランジスタと対応する前記第２の電流生成用能動素子とで第２のカレントミラー回路を構成することを特徴とする電気光学装置。
【請求項１３】
請求項１１または１２に記載の電気光学装置において、
前記各第１のカレントミラー回路を構成する第２の電流生成用能動素子は、その駆動能力が全て同じであることを特徴とする電気光学装置。
【請求項１４】
請求項５乃至１３のいずれか一つに記載の電気光学装置において、
前記電気光学素子は、ＥＬ素子であることを特徴とする電気光学装置。
【請求項１５】
請求項１４に記載の電気光学装置において、
前記ＥＬ素子は、その発光層が有機材料である有機ＥＬ素子であることを特徴とする電気光学装置。
【請求項１６】
請求項１乃至４のいずれか一つに記載のデジタル・アナログ変換回路を実装したことを特徴とする電子機器。
【請求項１７】
請求項５乃至１５のいずれか一つに記載の電気光学装置を実装したことを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、デジタル・アナログ変換回路、電気光学装置及び電子機器に関するものである。
【０００２】
【従来の技術】
有機ＥＬ素子を用いた表示装置の一つに、画素回路毎に有機ＥＬ素子を制御する駆動トランジスタを備えたアクティブマトリクス型表示装置がある。
【０００３】
この種の表示装置には、データ線駆動回路が設けられている。このデータ線駆動回路は、その内部に複数のデジタル・アナログ変換回路を備えており、そのデジタル・アナログ変換回路にてデジタル信号である画像データをアナログ信号に変換する。そして、そのアナログ信号をデータ線を介して対応する画素回路に出力する。このようにすることで、各画素回路はアナログ信号の信号レベルに応じて制御されることで各有機ＥＬ素子が前記画像データに応じた輝度で発光する（例えば、特許文献１）。
【０００４】
【特許文献１】
国際公開第ＷＯ９８／３６４０７号パンフレット
【０００５】
【発明が解決しようとする課題】
ところで、前記デジタル・アナログ変換回路においては、複数のトランジスタをカレントミラー回路で構成することで、前記画像データ（デジタル信号）に対応したアナログ信号を精度良く作成するデジタル・アナログ変換回路が知られている。トランジスタの駆動能力は、そのトランジスタの占有面積に比例するので、前記画像データのビット数が増加するのに従って、高い駆動能力を有したトランジスタが必要となり、その分だけ前記トランジスタの占有面積が大きくなる。
【０００６】
従って、ビット数が大きな画像データ、つまり、表示装置に高精彩・高品質な画像を表示させるための画像データ（デジタル信号）に対応したアナログ信号を作成するためには、デジタル・アナログ変換回路が大型化してしまう。従って、高精彩・高品質な表示品位を有した表示装置を備えた電気光学装置においては、その小型化を実現することが困難である。
【０００７】
本発明は上記問題点を解消するためになされたものであって、その目的は、トランジスタの占有面積が大きくなるのを抑制しつつ大きなビット数を有したデジタルデータをアナログ信号に精度良く変換することができるデジタル・アナログ変換回路、電気光学装置及び電子機器を提供することにある。
【０００８】
【課題を解決するための手段】
本発明のデジタル・アナログ変換回路は、デジタルデータをアナログデータに変換するデジタル・アナログ変換回路であって、各々が前記デジタルデータの少なくとも一部分を入力して変換を行い、変換信号を生成する複数の単位変換回路と、前記複数の単位変換回路の各々に供給される、前記変換の際の基準となる複数の基準電圧を生成する電圧生成回路とを備え、前記変換信号を合計することにより前記アナログデータを生成する。
【０００９】
これによれば、デジタル・アナログ変換回路を、変換信号を生成する複数の単位変換回路とその各単位変換回路に対応した基準電圧を生成する電圧生成回路とで構成した。そして、各単位変換回路を互いに接続するとともに、その各単位変換回路を電圧生成回路に接続した。また、１つのデジタルデータを複数に分割し、その分割された複数のデジタルデータの各々を単位変換回路に入力する。このとき、各単位変換回路に供給される基準電圧の電圧レベルは、入力されるデジタルデータの大きさに応じてそれぞれ設定されるようにする。そして、各単位変換回路の出力を互いに合計することで前記デジタルデータに応じたアナログデータを生成するようにした。そして、例えば、前記分割された複数のデジタルデータのうち、大きなデジタルデータが入力される単位変換回路部に供給される基準電圧を小さなデジタルデータが入力される単位変換回路部に供給される基準電圧より大きくするで各単位変換回路部を同じ大きさで形成することができる。従って、デジタル・アナログ変換回路は全体として小型化することができる。
【００１０】
このデジタル・アナログ変換回路において、前記複数の単位変換回路は、第１の単位変換回路部と第２の単位変換回路部とを備え、前記デジタルデータは第１のセットのデータと第２のセットのデータの２組に区分され、前記第１のセットのデータは前記第１の単位変換回路部に入力されて変換が行われ、前記第２のセットのデータは前記第２の単位変換回路部に入力されて変換が行われるようにしてもよい。
【００１１】
これによれば、１つのデジタルデータを第１のセットのデータと第２のセットのデータに区分し、その第１のセットのデータを第１の単位変換回路部に、第２のセットのデータを第２の単位変換回路部に入力する。そして、第１の単位変換回路部及び第２の単位変換回路部に供給する基準電圧を、それぞれ前記第１のセットのデータ及び第２のセットのデータの大きさに対応させるようにする。このようにすることで、第１のセットのデータまたは第２のセットのデータの大きさに合わせて各単位変換回路部のサイズ（駆動能力）を形成する必要はない。つまり、前記第１のセットのデータ及び第２のセットのデータのうち、大きな前記第１のセットのデータまたは第２のセットのデータが入力される第１の単位変換回路部または第２の単位変換回路部に供給される前記基準電圧を大きくすることで各単位変換回路部を小型化することができる。その結果、デジタル・アナログ変換回路は全体として小型化することができる。
【００１２】
本発明のデジタル・アナログ変換回路は、デジタルデータをアナログデータに変換するデジタル・アナログ変換回路であって、各々が、前記デジタルデータの第１のセットのデータを入力に対して変換を行い、第１の変換信号を生成する、複数の第１の単位変換回路部と、各々が、前記デジタルデータの第２のセットのデータを入力に対して変換を行い、第２の変換信号を生成する、複数の第２の単位変換回路部とを備え、前記第１の変換信号及び前記第２の変換信号を合計することにより前記アナログデータを生成する。
【００１３】
これによれば、１つのデジタルデータを第１のセットのデータと第２のセットのデータに区分し、その第１のセットのデータを第１の単位変換回路部に、第２のセットのデータを第２の単位変換回路部に入力する。そして、第１の単位変換回路部及び第２の単位変換回路部に供給する基準電圧を、それぞれ前記第１のセットのデータ及び第２のセットのデータの大きさに対応させるようにする。このようにすることで、第１のセットのデータまたは第２のセットのデータの大きさに合わせて各単位変換回路部のサイズ（駆動能力）を形成する必要はない。つまり、前記第１のセットのデータ及び第２のセットのデータのうち、大きな前記第１のセットのデータまたは第２のセットのデータが入力される第１の単位変換回路部または第２の単位変換回路部に供給される前記基準電圧を大きくすることでデジタル・アナログ変換回路は全体として小型化することができる。
【００１４】
このデジタル・アナログ変換回路において、前記複数の第１の単位変換回路部及び前記複数の第２の単位変換回路部の各々に供給される、前記変換の際の基準となる複数の基準電圧を生成する電圧生成回路を備えた。
【００１５】
これによれば、デジタル・アナログ変換回路を複数の単位変換回路に分け、各単位変換回路を互いに接続することで構成するとともに、その各単位変換回路を電圧生成回路に接続した。また、１つのデジタルデータを複数に分割し、その分割された複数のデジタルデータの各々を単位変換回路に入力する。このとき、各単位変換回路部に供給される電圧の電圧レベルは、入力されるデジタルデータの大きさに応じてそれぞれ設定されるようにする。そして、各単位変換回路部の出力を互いに合計することで前記デジタルデータに応じたアナログデータを生成するようにした。さらに、前記電圧生成回路から各単位変換回路部に供給される電圧の電圧レベルを適宜設定することで各単位変換回路から出力されるアナログデータのレベルを設定した。その結果、デジタル・アナログ変換回路は全体として小型化することができる。
【００１６】
本発明の電気光学装置は、複数の走査線と、複数のデータ線と、これら各前記走査線と各前記データ線との交差部に対応してそれぞれ配設された電気光学素子とを備えるとともに、各前記データ線にデータ電流を供給するデータ電流供給回路を備え、各前記電気光学素子に前記データ電流に応じた駆動電流量を供給する電気光学装置において、前記データ電流供給回路は、デジタルデータをアナログデータに変換するデジタル・アナログ変換回路であって、各々が前記デジタルデータの少なくとも一部分を入力して変換を行い、変換信号を生成する複数の単位変換回路と、前記複数の単位変換回路の各々に供給される、前記変換の際の基準となる複数の基準電圧を生成する電圧生成回路とを備え、前記変換信号を合計することにより前記アナログデータを生成する。
【００１７】
これによれば、データ電流供給回路を、変換信号を生成する複数の単位変換回路とその各単位変換回路に対応した基準電圧を生成する電圧生成回路とで構成した。そして、各単位変換回路を互いに接続するとともに、その各単位変換回路を電圧生成回路に接続した。また、１つのデジタルデータを複数に分割し、その分割された複数のデジタルデータの各々を単位変換回路に入力する。このとき、各単位変換回路に供給される基準電圧の電圧レベルは、入力されるデジタルデータの大きさに応じてそれぞれ設定されるようにする。そして、各単位変換回路の出力を互いに合計することで前記デジタルデータに応じたアナログデータを生成するようにした。そして、例えば、前記分割された複数のデジタルデータのうち、大きなデジタルデータが入力される単位変換回路部に供給される基準電圧を小さなデジタルデータが入力される単位変換回路部に供給される基準電圧より大きくするで各単位変換回路部を同じ大きさで形成することができる。このように構成することで、データ電流供給回路を全体として小型化することができる。従って、電気光学装置を全体として小型化することができる。
【００１８】
この電気光学装置において、前記複数の単位変換回路は、前記複数のデータ線の各々に対して第１の単位変換回路部と第２の単位変換回路部とを備え、前記デジタルデータは第１のセットのデータと第２のセットのデータの２組に区分され、前記第１のセットのデータは前記第１の単位変換回路部に入力されて変換が行われ、前記第２のセットのデータは前記第２の単位変換回路部に入力されて変換が行われるようにしてもよい。
【００１９】
これによれば、１つのデジタルデータを第１のセットのデータと第２のセットのデータに区分し、その第１のセットのデータを第１の単位変換回路部に、第２のセットのデータを第２の単位変換回路部に入力する。そして、第１の単位変換回路部及び第２の単位変換回路部に供給する基準電圧を、それぞれ前記第１のセットのデータ及び第２のセットのデータの大きさに対応させるようにする。このようにすることで、第１のセットのデータまたは第２のセットのデータの大きさに合わせて各単位変換回路部のサイズ（駆動能力）を形成する必要はない。つまり、前記第１のセットのデータ及び第２のセットのデータのうち、大きな前記第１のセットのデータまたは第２のセットのデータが入力される第１の単位変換回路部または第２の単位変換回路部に供給される前記基準電圧を大きくすることで各単位変換回路部を小型化することができる。その結果、データ電流供給回路を全体として小型化することができる。従って、電気光学装置を全体として小型化することができる。
【００２０】
本発明の電気光学装置は、複数の走査線と、複数のデータ線と、これら各前記走査線と各前記データ線との交差部に対応してそれぞれ配設された電気光学素子とを備えるとともに、各前記データ線にデータ電流を供給するデータ電流供給回路を備え、各前記電気光学素子に前記データ電流に応じた駆動電流量を供給する電気光学装置において、前記データ電流供給回路は、デジタルデータをアナログデータに変換するデジタル・アナログ変換回路であって、前記複数のデータ線の各々に対して複数の単位変換回路を備えるとともに、前記複数の単位変換回路は、その各々が、前記デジタルデータの第１のセットのデータを入力に対して変換を行い、第１の変換信号を生成する、複数の第１の単位変換回路部と、各々が、前記デジタルデータの第２のセットのデータを入力に対して変換を行い、第２の変換信号を生成する、複数の第２の単位変換回路部とを備え、前記第１の変換信号及び前記第２の変換信号を合計することにより前記アナログデータを生成する。
【００２１】
これによれば、１つのデジタルデータを第１のセットのデータと第２のセットのデータに区分し、その第１のセットのデータを第１の単位変換回路部に、第２のセットのデータを第２の単位変換回路部に入力する。そして、第１の単位変換回路部及び第２の単位変換回路部に供給する基準電圧を、それぞれ前記第１のセットのデータ及び第２のセットのデータの大きさに対応させるようにする。このようにすることで、第１のセットのデータまたは第２のセットのデータの大きさに合わせて各単位変換回路部のサイズ（駆動能力）を形成する必要はない。つまり、前記第１のセットのデータ及び第２のセットのデータのうち、大きな前記第１のセットのデータまたは第２のセットのデータが入力される第１の単位変換回路部または第２の単位変換回路部に供給される前記基準電圧を大きくすることでデータ電流供給回路は全体として小型化することができる。従って、電気光学装置を全体として小型化することができる。
【００２２】
この電気光学装置において、前記複数の第１の単位変換回路部及び前記複数の第２の単位変換回路部の各々に供給される、前記変換の際の基準となる複数の基準電圧を生成する電圧生成回路を備えてもよい。
【００２３】
これによれば、データ電流供給回路を複数の単位変換回路に分け、各単位変換回路を互いに接続することで構成するとともに、その各単位変換回路を電圧生成回路に接続した。また、１つのデジタルデータを複数に分割し、その分割された複数のデジタルデータの各々を単位変換回路に入力する。このとき、各単位変換回路に供給される電圧の電圧レベルは、入力されるデジタルデータの大きさに応じてそれぞれ設定されるようにする。そして、各単位変換回路の出力を互いに合計することで前記デジタルデータに応じたアナログデータを生成するようにした。さらに、前記電圧生成回路から各単位変換回路に供給される電圧の電圧レベルを適宜設定することで各単位変換回路から出力されるアナログデータのレベルを設定した。その結果、データ電流供給回路は全体として小型化することができる。従って、電気光学装置を全体として小型化することができる。
【００２４】
この電気光学装置において、前記アナログデータは、電流信号であってもよい。
これによれば、デジタルデータに応じて変換されたアナログデータが電流信号であるデータ電流供給回路を小型化することができる。
【００２５】
この電気光学装置において、前記単位変換回路は複数の第１の電流生成用能動素子を備え、前記複数の第１の電流生成用能動素子の各々は、その駆動能力が全て同じであってもよい。
【００２６】
これによれば、その駆動能力が全て同じである各第１の電流生成用能動素子を、例えば、互いに直列または並列に接続することで、所望の電流レベルを生成する単位変換回路部を形成した。従って、前記単位変換回路部を構成する各第１の電流生成用能動素子の駆動能力を同じにして各単位変換回路部は、そのビットに対応するアナログ量を生成することができる。その結果、小さなサイズ（駆動能力）の第１の電流生成用能動素子を複数用いるだけで各単位変換回路部を形成させることができるので、データ電流供給回路は全体として小型化することができる。
【００２７】
この電気光学装置において、前記電圧生成回路は、前記各単位変換回路に対応して、それぞれ設けられた第１のカレントミラー回路であって、その各第１のカレントミラー回路は、第１のトランジスタと、前記単位変換回路毎に数または接続が相違する複数の第２の電流生成用能動素子とから構成されていてもよい。
【００２８】
これによれば、第１のカレントミラー回路は、第１のトランジスタと単位変換回路部毎に数でまたは接続が相違する複数の第２の電流生成用能動素子とから構成した。従って、各第１のカレントミラー回路を構成する各第２の電流生成用能動素子の駆動能力を同じにして、それぞれ、組に応じた電圧レベルの基準電圧を生成するための電流値をそれぞれ生成することができる。その結果、小さなサイズ（駆動能力）の第２の電流生成用能動素子を複数用いるだけで各第１のカレントミラー回路、即ち、電圧生成回路を形成させることができる。従って、データ電流供給回路は全体として小型化することができる。
【００２９】
この電気光学装置において、前記各単位変換回路に対応して設けられた各第１のカレントミラー回路は、その第２の電流生成用能動素子に対してそれぞれ第２のトランジスタを設け、その第２のトランジスタと対応する前記第２の電流生成用能動素子とで第２のカレントミラー回路を構成してもよい。
【００３０】
これによれば、第２のカレントミラー回路は、第２のトランジスタと単位変換回路部毎に数でまたは接続が相違する複数の第２の電流生成用能動素子とから構成した。従って、各第２のカレントミラー回路を構成する各第２の電流生成用能動素子の駆動能力を同じにして、それぞれ、組に応じた電圧レベルの基準電圧を生成するための電流値をそれぞれ生成することができる。その結果、小さなサイズ（駆動能力）の第２の電流生成用能動素子を複数用いるだけで各第２のカレントミラー回路を形成させることができる。従って、データ電流供給回路は全体として小型化することができる。
【００３１】
この電気光学装置において、前記各第１のカレントミラー回路を構成する第２の電流生成用能動素子は、その駆動能力が全て同じであってもよい。
これによれば、その駆動能力が全て同じである各第２の電流生成用能動素子を、例えば、互いに直列または並列に接続することで、所望の基準電圧を生成するようにした。その結果、小さなサイズ（駆動能力）の第２の電流生成用能動素子を複数用いるだけで所望の基準電圧を生成することができるので、データ電流供給回路は全体として小型化することができる。
【００３２】
この電気光学装置において、前記電気光学素子は、ＥＬ素子であってもよい。
これによれば、電気光学素子としてＥＬ素子を備えた電気光学装置において、小型で且つ高品位の画像を表示することができる。
【００３３】
この電気光学装置において、前記ＥＬ素子は、その発光層が有機材料で構成された有機ＥＬ素子であってもよい。
これによれば、有機ＥＬ素子を備えた電気光学装置において、小型で且つ高品位の画像を表示することができる。
【００３４】
本発明の電子機器は上記デジタル・アナログ変換回路を実装している。
これによれば、小型化でき、且つ、大きなビット数を有したデジタルデータをアナログ信号に精度良く変換することができる電子機器を提供することができる。
【００３５】
本発明の電子機器は上記電気光学装置を実装している。
これによれば、小型化でき、且つ、大きなビット数を有したデジタルデータをアナログ信号に精度良く変換することができる電子機器を提供することができる。この結果、小型で且つ高品位な画像を表示することができる電気光学装置を実現することができる
【００３６】
【発明の実施の形態】
（第１実施形態）
以下、本発明を具体化した第１実施形態を図１〜図６に従って説明する。図１は、有機ＥＬディスプレイ１０の電気的構成を示すブロック回路図を示す。図２は、表示パネル部の回路構成を示すブロック回路図を示す。図３は、画素回路の回路図である。
【００３７】
有機ＥＬディスプレイ１０は、図１に示すように、信号生成回路１１、表示パネル部１２、走査線駆動回路１３及びデータ線駆動回路１４を備えている。尚、本実施形態における有機ＥＬディスプレイ１０は、アクティブマトリクス駆動方式の有機ＥＬディスプレイである。
【００３８】
有機ＥＬディスプレイ１０の信号生成回路１１、走査線駆動回路１３及びデータ線駆動回路１４は、それぞれが独立した電子部品によって構成されていてもよい。例えば、信号生成回路１１、走査線駆動回路１３及びデータ線駆動回路１４が、各々１チップの半導体集積回路装置によって構成されていてもよい。又、信号生成回路１１、走査線駆動回路１３及びデータ線駆動回路１４の全部若しくは一部がプログラマブルなＩＣチップで構成され、その機能がＩＣチップに書き込まれたプログラムによりソフトウェア的に実現されてもよい。
【００３９】
信号生成回路１１は、図示しない外部装置からの画像データＤに基づいて表示パネル部１２に画像を表示させるための走査制御信号ＳＫ及びデータ線制御信号ＤＫを作成する。そして、信号生成回路１１は、走査制御信号ＳＫを走査線駆動回路１３に出力するとともに、データ線制御信号ＤＫをデータ線駆動回路１４に出力する。データ線制御信号ＤＫは、本実施形態においては、１０ビットの画像デジタルデータである。
【００４０】
表示パネル部１２は、図２に示すように、その行方向に沿って延びるｎ本の走査線Ｙ１，Ｙ２，・・・，Ｙｎを備えている。また、表示パネル部１２は、その列方向に沿って延びるｍ本のデータ線Ｘ１，Ｘ２，・・・，Ｘｍを備えている。さらに、表示パネル部１２は、前記各走査線Ｙ１，Ｙ２，・・・，Ｙｎと前記各データ線Ｘ１，Ｘ２，・・・，Ｘｍとの交差部に対応した位置に画素回路１５を備えている。前記各画素回路１５は、前記走査線Ｙ１，Ｙ２，・・・，Ｙｎを介して走査線駆動回路１３に接続されている。また、各画素回路１５は、前記データ線Ｘ１，Ｘ２，・・・，Ｘｍを介してデータ線駆動回路１４に接続されている。
【００４１】
また、表示パネル部１２は、前記データ線Ｘ１，Ｘ２，・・・，Ｘｍと平行して延設されたｍ本の電源線Ｌ１，Ｌ２，・・・，Ｌｍを備えている。各電源線Ｌ１，Ｌ２，・・・，Ｌｍは、対応する各画素回路１５に接続されている。各電源線Ｌ１，Ｌ２，・・・，Ｌｍはそれぞれ前記画素回路１５を構成する後記する変換トランジスタＴｃ及び駆動トランジスタＴｄに駆動電圧Ｖｄｄを供給するための電圧供給線である。
【００４２】
図３は、ｍ番目のデータ線Ｘｍとｎ番目の走査線Ｙｎとの交差部に対応した位置に設けられた画素回路１５の回路図である。
画素回路１５は、その発光層が有機材料で構成された有機ＥＬ素子ＯＬＥＤ、駆動トランジスタＴｄ、第１及び第２のスイッチングトランジスタＴｓｗ１，Ｔｓｗ２、変換トランジスタＴｃ及び保持キャパシタＣｏを備えている。駆動トランジスタＴｄ、変換トランジスタＴｃ及び第２のスイッチングトランジスタＴｓｗ２は、それぞれ、本実施形態においては、ｐ型ＴＦＴである。また、第１のスイッチングトランジスタＴｓｗ１は、本実施形態においては、ｎ型ＴＦＴである。
【００４３】
駆動トランジスタＴｄは、そのドレインが前記有機ＥＬ素子ＯＬＥＤの陽極に接続されている。有機ＥＬ素子ＯＬＥＤの陰極は接地されている。駆動トランジスタＴｄのゲートは変換トランジスタＴｃのゲートに接続されている。また、駆動トランジスタＴｄのソースは、変換トランジスタＴｃのソースに接続されている。さらに、駆動トランジスタＴｄのソースは、ｍ番目の電源線Ｌｍに接続されている。つまり、前記変換トランジスタＴｃと駆動トランジスタＴｄとでカレントミラー回路を構成している。また、駆動トランジスタＴｄのソース／ゲート間には、保持キャパシタＣｏが接続されている。
【００４４】
前記変換トランジスタＴｃのドレインは、第１のスイッチングトランジスタＴｓｗ１を介してｍ番目のデータ線Ｘｍに接続されている。また、変換トランジスタＴｃのドレインは、第２のスイッチングトランジスタＴｓｗ２を介して前記保持キャパシタＣｏに接続されている。
【００４５】
前記第１のスイッチングトランジスタＴｓｗ１のゲートはｎ番目の第１の副走査線Ｙｎ１に接続されている。また、前記第２のスイッチングトランジスタＴｓｗ２のゲートはｎ番目の第２の副走査線Ｙｎ２に接続されている。第１の副走査線Ｙｎ１と第２の副走査線Ｙｎ２とでｎ番目の前記走査線Ｙｎを構成している。
【００４６】
尚、本実施形態においては、画素回路１５を、有機ＥＬ素子ＯＬＥＤ、駆動トランジスタＴｄ、第１及び第２のスイッチングトランジスタＴｓｗ１，Ｔｓｗ２、変換トランジスタＴｃ及び保持キャパシタＣｏで構成したが、これに限定されるものではなく、適宜変更してもよい。
【００４７】
走査線駆動回路１３は、信号生成回路１１から出力される前記走査制御信号ＳＫに基づいて、後記する走査信号ＳＣ１，ＳＣ２，ＳＣ３，・・・ＳＣｎを作成する。また、走査線駆動回路１３は、前記ｎ本の走査線Ｙ１，Ｙ２，・・・，Ｙｎのうち、１本の走査線を選択し、その選択された走査線に対応する走査信号を出力する。この走査信号ＳＣ１，ＳＣ２，ＳＣ３，・・・ＳＣｎによって、各有機ＥＬ素子ＯＬＥＤが発光するタイミングを制御される。
【００４８】
詳しくは、走査線駆動回路１３は、前記走査制御信号ＳＫに基づいて、第１の副走査線Ｙｎ１を介して該第１の副走査線Ｙｎ１に接続された各第１のスイッチングトランジスタＴｓｗ１のオン・オフ状態を制御する第１の副走査信号ＳＣ１１，ＳＣ２１，ＳＣ３１，・・・，ＳＣｎ１を作成する。また、走査線駆動回路１３は、前記走査制御信号ＳＫに基づいて、第２の副走査線Ｙｎ２を介して該第２の副走査線Ｙｎ２に接続された各第２のスイッチングトランジスタＴｓｗ２のオン・オフ状態を制御する第２の副走査信号ＳＣ１２，ＳＣ２２，ＳＣ３２，・・・，ＳＣｎ２を作成する。そして、この第１の副走査信号ＳＣ１１，ＳＣ２１，ＳＣ３１，・・・，ＳＣｎ１と第２の副走査信号ＳＣ１２，ＳＣ２２，ＳＣ３２，・・・，ＳＣｎ２とで走査信号ＳＣ１，ＳＣ２，ＳＣ３，・・・ＳＣｎが構成されている。
【００４９】
図４は、本実施形態におけるデータ線駆動回路１４の内部構成を説明するための図である。
データ線駆動回路１４は、図４に示すように、電圧生成回路２１、データ信号供給回路２２及びデータ線Ｘ１〜Ｘｍ毎に設けられたデジタル・アナログ変換回路２３を含んでいる。
【００５０】
図５は、電圧生成回路２１の内部回路構成を説明するための図である。電圧生成回路２１は、図５に示すように、第１、第２及び第３制御用トランジスタＱａ，Ｑｂ，Ｑｃ、スイッチング用トランジスタＱｓｗ及び複数の単位トランジスタＱｏを備えている。尚、本実施形態における第１制御用トランジスタＱａ及び単位トランジスタＱｏの導電型は、それぞれ、ｐ型である。また、本実施形態におけるスイッチング用トランジスタＱｓｗ、第２及び第３制御用トランジスタＱｂ，Ｑｃ、及び、スイッチング用トランジスタＱｓｗの導電型は、それぞれ、ｎ型である。
【００５１】
第１制御用トランジスタＱａは、そのドレインが該第１制御用トランジスタＱａのゲートに電気的に接続された、所謂、ダイオード接続されたトランジスタである。第１制御用トランジスタＱａのソースには電源電圧Ｖｏが供給されている。前記第１制御用トランジスタＱａは、その利得係数が後記する単位トランジスタＱｏの利得係数βｏと同じトランジスタである。また、第１制御用トランジスタＱａのドレインには、スイッチング用トランジスタＱｓｗのドレインが接続されている。
【００５２】
また、スイッチング用トランジスタＱｓｗのソースは接地されている。スイッチング用トランジスタＱｓｗのゲートには、所定の電圧Ｖｓが供給されるようになっている。
【００５３】
また、前記第１制御用トランジスタＱａのゲートは、互いに並列に接続された複数の単位トランジスタＱｏの各ゲートに電気的に接続されている。この互いに並列に接続された複数の単位トランジスタＱｏの個数は、本実施形態においては、８個である。つまり、本実施形態においては、前記第１制御用トランジスタＱａは、互いに並列に接続された８個の単位トランジスタＱｏのそれぞれと第１のカレントミラー回路を構成している。この８個の前記各単位トランジスタＱｏはそれぞれ利得係数βｏを有したトランジスタである。従って、互いに並列に接続された８個の単位トランジスタＱｏによる合成利得係数βｐは８βｏとなる。
【００５４】
また、単位トランジスタＱｏのソースには前記電源電圧Ｖｏが供給されるようになっている。さらに、単位トランジスタＱｏのドレインには第２制御用トランジスタＱｂのドレインが接続されている。第２制御用トランジスタＱｂはダイオード接続されたトランジスタである。また、第２制御用トランジスタＱｂのソースは接地されている。
【００５５】
従って、前記第２制御用トランジスタＱｂに供給される第２の電流Ｉｂは、その電流レベルが前記第１制御用トランジスタＱａに流れる第１の電流Ｉａの電流レベルの８倍の大きさとなり、以下の関係が成立する。
Ｉｂ＝８Ｉａ・・・（１）
前記第２制御用トランジスタＱｂのゲートには、前記第２の電流Ｉｂの電流レベルに応じた電圧レベルを有するゲート電圧Ｖｂが生じる。そして、この第２制御用トランジスタＱｂのゲート電圧Ｖｂが第２の基準電圧Ｖｒｅｆ２として第２の電圧供給線Ｃ２を介して前記複数のデジタル・アナログ変換回路２３中の第２のデジタル・アナログ変換部２３ｂの各々に供給される。
【００５６】
また、前記第１制御用トランジスタＱａのゲートは、互いに直列に接続された複数の単位トランジスタＱｏの各ゲートに接続されている。この互いに直列に接続された単位トランジスタＱｏの個数は、本実施形態においては、４個である。つまり、本実施形態においては、前記第１制御用トランジスタＱａのゲートは、互いに直列に接続された４個の単位トランジスタＱｏの各ゲートに電気的に接続されている。従って、第１制御用トランジスタＱａは、互いに直列に接続された４個の前記単位トランジスタＱｏのそれぞれと第１のカレントミラー回路を構成している。互いに直列に接続された４個の前記単位トランジスタＱｏのうちの最上位の単位トランジスタＱｏのソースには、前記電源電圧Ｖｏが供給されるようになっている。
【００５７】
そして、その互いに直列に接続された４個の単位トランジスタＱｏのうちの前記電源電圧Ｖｏ側とは反対側の最下位の単位トランジスタＱｏのドレインには第３制御用トランジスタＱｃのドレインが接続されている。第３制御用トランジスタＱｃはダイオード接続されたトランジスタである。また、第３制御用トランジスタＱｃのソースは接地されている。
【００５８】
また、この互いに直列に接続された４個の前記各単位トランジスタＱｏは、前記したように、それぞれ利得係数βｏを有したトランジスタである。従って、この互いに直列に接続された４個の単位トランジスタＱｏによる合成利得係数βｓは１／４βｏになる。このことから、この４個の前記単位トランジスタＱｏを介して前記第３制御用トランジスタＱｃに供給される第３の電流Ｉｃは、その電流レベルが前記第１制御用トランジスタＱａに流れる第１の電流Ｉａの電流レベルの１／４倍の大きさとなり、以下の関係が成立する。
Ｉｃ＝１／４Ｉａ・・・（２）
この結果、前記第３制御用トランジスタＱｃのゲートには、前記第３の電流Ｉｃの電流レベルに応じた電圧レベルを有するゲート電圧Ｖｃが生じる。そして、この第３制御用トランジスタＱｃのゲート電圧Ｖｃが第１の基準電圧Ｖｒｅｆ１として第１の電圧供給線Ｃ１を介して前記複数のデジタル・アナログ変換回路２３中の第１のデジタル・アナログ変換部２３ａの各々に供給される。
【００５９】
従って、第２制御用トランジスタＱｂに流れる第２の電流Ｉｂと第３制御用トランジスタＱｃに流れる第３の電流Ｉｃとの電流レベルの相対比は、前記式（１）及び（２）から以下のように表される。
2004349814.tif 000003
つまり、第３制御用トランジスタＱｃに流れる第３の電流Ｉｃの電流レベルは、第２制御用トランジスタＱｂに流れる第２の電流Ｉｂの電流レベルの１／３２倍の大きさになる。従って、前記第１の基準電圧Ｖｒｅｆ１の電圧レベルは、前記第２の基準電圧Ｖｒｅｆ２より小さくなる。そして、例えば、第２及び第３の制御用トランジスタをそれぞれその線形領域にて駆動させる場合では、前記第１の基準電圧Ｖｒｅｆ１の電圧レベルは、前記第２の基準電圧Ｖｒｅｆ２の１／３２倍の大きさになる。つまり、前記電圧生成回路２１は、その電圧レベルの相対比が３２：１となる第１の基準電圧Ｖｒｅｆ１と第２の基準電圧Ｖｒｅｆ２とを作成する。そして、その作成された第１の基準電圧Ｖｒｅｆ１は第１の電圧供給線Ｃ１を介して複数のデジタル・アナログ変換回路２３中の第１のデジタル・アナログ変換部２３ａの各々に供給される。また、第２の基準電圧Ｖｒｅｆ２は第２の電圧供給線Ｃ２を介して複数のデジタル・アナログ変換回路２３中の第２のデジタル・アナログ変換部２３ｂの各々に供給される。
【００６０】
データ信号供給回路２２は、図４に示ように、前記データ線制御信号ＤＫに基づいて各データ線Ｘ１，Ｘ２，Ｘ３，…Ｘｍに対応した画像データ（デジタルデータ）を対応するデジタル・アナログ変換回路２３に供給する。詳しくは、データ信号供給回路２２は、前記データ線制御信号ＤＫである１０ビットの画像データをデータ線Ｘ１，Ｘ２，Ｘ３，…Ｘｍ毎に順次入力する。そして、データ信号供給回路２２は、各１０ビットの画像データをそれぞれの第１及び第２のデジタル・アナログ変換部２３ａ，２３ｂに供給する。詳述すると、１０ビットの画像データは、５ビットの上位ビットデータＤａと５ビットの下位ビットデータＤｂに振り分けられ、その振り分けた上位ビットデータＤａを第２のデジタル・アナログ変換部２３ｂに、下位ビットデータＤｂを第１のデジタル・アナログ変換部２３ａにそれぞれ供給される。
【００６１】
次に、各デジタル・アナログ変換回路２３を構成する第１のデジタル・アナログ変換部２３ａ及び第２のデジタル・アナログ変換部２３ｂの回路構成について説明する。尚、第１のデジタル・アナログ変換部２３ａ及び第２のデジタル・アナログ変換部２３ｂは、その回路構成が全て同じであるので、第１のデータ線Ｘ１に接続された第１のデジタル・アナログ変換部２３ａの回路構成についてのみ説明する。
【００６２】
図６は、各デジタル・アナログ変換回路２３を構成する第１のデジタル・アナログ変換部２３ａの回路構成図である。
第１のデジタル・アナログ変換部２３ａは、本実施形態においては、前記したように、５ビットの下位ビットデータＤｂをアナログ信号であるデータ電流ＩＤ１に変換する電流出力型デジタル・アナログ型変換回路である。
【００６３】
第１のデジタル・アナログ変換部２３ａは、第１〜第５スイッチング用トランジスタＳＴ１〜ＳＴ５と複数の第１〜第１３トランジスタＱ１〜Ｑ１３とを備えている。また、第１のデジタル・アナログ変換部２３ａは、５本のアナログ信号線Ｌａ１〜Ｌａ５と５本のデジタル信号線Ｌｄ１〜Ｌｄ５とを備えている。
【００６４】
第１〜第５スイッチング用トランジスタＳＴ１〜ＳＴ５は、前記下位ビットデータＤｂに応じてオン・オフ制御されるスイッチング素子として機能するトランジスタである。
【００６５】
第１〜第５のアナログ信号線Ｌａ１〜Ｌａ５は互いに並列に配列され、その一端が前記第１のデータ線Ｘ１に接続されている。また、第１〜第５のアナログ信号線Ｌａ１〜Ｌａ５は、それぞれ、対応する第１〜第５スイッチング用トランジスタＳＴ１〜ＳＴ５の各ドレインに接続されている。
【００６６】
第１〜第５スイッチング用トランジスタＳＴ１〜ＳＴ５は、その各ゲートがそれぞれ対応する第１〜第５のデジタル信号線Ｌｄ１〜Ｌｄ５に接続されている。また、第１〜第５スイッチング用トランジスタＳＴ１〜ＳＴ５の各ソースは、対応する第１〜第１３トランジスタＱ１〜Ｑ１３の各ドレインに接続されている。この第１〜第１３トランジスタＱ１〜Ｑ１３は、それぞれ互いに同じ利得係数を有するトランジスタであって、電流源として機能する。また、各第１〜第１３トランジスタＱ１〜Ｑ１３は、前記電圧生成回路２１を構成する単位トランジスタＱｏと同じ利得係数を有するトランジスタである。
【００６７】
詳しくは、第１〜第１３トランジスタＱ１〜Ｑ１３のうち、第１〜第４トランジスタＱ１〜Ｑ４は、互いに並列に接続されている。そして、第１〜第４トランジスタＱ１〜Ｑ４の各ドレインは、第１スイッチング用トランジスタＳＴ１のソースに接続されている。また、前記第１〜第４トランジスタＱ１〜Ｑ４の各ソースは接地されている。そして、この第１〜第４トランジスタＱ１〜Ｑ４で１つの電流生成部を構成している。
【００６８】
また、第１〜第１３トランジスタＱ１〜Ｑ１３のうち、第５及び第６トランジスタＱ５，Ｑ６は、互いに並列に接続されている。そして、第５及び第６トランジスタＱ５，Ｑ６の各ドレインは、第２スイッチング用トランジスタＳＴ２のソースに接続されている。また、前記第５及び第６トランジスタＱ５，Ｑ６の各ソースは接地されている。そして、この第５及び第６トランジスタＱ５，Ｑ６で１つの電流生成部を構成している。
【００６９】
さらに、第１〜第１３トランジスタＱ１〜Ｑ１３のうち、第７トランジスタＱ７は、そのドレインが第３スイッチング用トランジスタＳＴ３のソースに接続されている。また、前記第７トランジスタＱ７のソースは接地されている。そして、この第７トランジスタＱ７で１つの電流生成部を構成している。
【００７０】
また、第１〜第１３トランジスタＱ１〜Ｑ１３のうち、第８及び第９トランジスタＱ８，Ｑ９は互いに直列に接続されている。そして、第８トランジスタＱ８のドレインは、第４スイッチング用トランジスタＳＴ４のソースに接続されている。第８トランジスタＱ８のソースは第９トランジスタＱ９のドレインに接続されている。第９トランジスタＱ９のソースは接地されている。そして、この第８及び第９トランジスタＱ８，Ｑ９で１つの電流生成部を構成している。
【００７１】
また、第１〜第１３トランジスタＱ１〜Ｑ１３のうち、第１０〜第１３トランジスタＱ１０〜Ｑ１３は互いに直列に接続されている。そして、その第１０トランジスタＱ１０のドレインは、第５スイッチング用トランジスタＳＴ５のソースに接続されている。また、第１０トランジスタＱ１０のソースは第１１トランジスタＱ１１のドレインに接続されている。さらに、第１１トランジスタＱ１１のソースは第１２トランジスタＱ１２のドレインに、第１２トランジスタＱ１２のソースは第１３トランジスタＱ１３のドレインに接続されている。第１３トランジスタＱ１３のソースは接地されている。そして、この第１０〜第１３トランジスタＱ１０〜Ｑ１３で１つの電流生成部を構成している。
【００７２】
また、第１〜第１３トランジスタＱ１〜Ｑ１３の各ゲートは、前記第１の電圧供給線Ｃ１に接続されている。そして、第１〜第１３トランジスタＱ１〜Ｑ１３の各ゲートには、前記第１の制御用トランジスタを線形領域で駆動させた場合では、前記第２の基準電圧Ｖｒｅｆ２より３２倍大きい電圧レベルを有する前記第１の基準電圧Ｖｒｅｆ１が供給されるようになっている。
【００７３】
ここで、前記第１〜第１３トランジスタＱ１〜Ｑ１３の各々の利得係数は、前記したように、前記単位トランジスタＱｏの利得係数βｏと同じなので、並列接続された第１トランジスタＱ１〜第４トランジスタＱ４による合成利得係数βｓｔ１は４βｏとなる。同様に、並列接続された第５及び第６トランジスタＱ５，Ｑ６による合成利得係数βｓｔ２は２βｏとなる。第７トランジスタＱ７による合成利得係数βｓｔ３はβｏとなる。
【００７４】
また、直列接続された第８及び第９トランジスタＱ８，Ｑ９による合成利得係数βｓｔ４は１／２βｏとなる。同様に、直列接続された第１０トランジスタＱ１０〜第１３トランジスタＱ１３による合成利得係数βｓｔ５は１／４βｏとなる。
【００７５】
そして、前記第１〜第５のアナログ信号線Ｌａ１，Ｌａ２，Ｌａ３，Ｌａ４，Ｌａ５のそれぞれに流れるアナログ電流Ｉ１，Ｉ２，Ｉ３，Ｉ４，Ｉ５は、それぞれの合成利得係数βｓｔ１〜βｓｔ５に比例する。従って、第１〜第５のアナログ信号線Ｌａ１，Ｌａ２，Ｌａ３，Ｌａ４，Ｌａ５に流れる第１〜第５のアナログ電流Ｉ１，Ｉ２，Ｉ３，Ｉ４，Ｉ５の電流レベル比は、１６：８：４：２：１となる。つまり、前記第１〜第５のアナログ信号線Ｌａ１，Ｌａ２，Ｌａ３，Ｌａ４，Ｌａ５のそれぞれに流れる第１〜第５のアナログ電流Ｉ１，Ｉ２，Ｉ３，Ｉ４，Ｉ５は以下の関係で表される。
Ｉ１＝２・Ｉ２＝４・Ｉ３＝８・Ｉ４＝１６・Ｉ５・・・（３）
また、前記第１〜第５スイッチング用トランジスタＳＴ１〜ＳＴ５は、前記データ信号供給回路２２から出力される前記下位ビットデータＤｂの各ビットに対応している。例えば、下位ビットデータＤｂの最下位ビットは、利得係数が最も小さな（即ちβｏの相対値が１の）第５スイッチング用トランジスタＳＴ５に供給され、最上位ビットは、利得係数が最も大きな（即ちβｏの相対値が１６の）第１スイッチング用トランジスタＳＴ１に供給されるようになっている。
【００７６】
そして、前記第１〜第５スイッチング用トランジスタＳＴ１〜ＳＴ５が前記下位ビットデータＤｂに応じてオン・オフ制御されると、第１〜第５のアナログ電流Ｉ１，Ｉ２，Ｉ３，Ｉ４，Ｉ５がその下位ビットデータＤｂに応じて重畳される。
【００７７】
また、第２のデジタル・アナログ変換部２３ｂは、前記第１のデジタル・アナログ変換部２３ａと同様な回路構成を有している。従って、第２のデジタル・アナログ変換部２３ｂの各デジタル信号線に上位ビットデータＤａを供給することで、上位ビットデータＤａに応じて重畳される。
【００７８】
そして、第１のデジタル・アナログ変換部２３ａの第１〜第１３トランジスタＱ１〜Ｑ１３の各ゲートには、前記第１の基準電圧Ｖｒｅｆ１が供給されている。このことによって、第１のデジタル・アナログ変換部２３ａの各第１〜第１３トランジスタＱ１〜Ｑ１３に流れる第１〜第５のアナログ電流Ｉ１〜Ｉ５の各電流レベルは、第２のデジタル・アナログ変換部２３ｂの各トランジスタに流れる各電流レベルの３２倍の大きさとなる。
【００７９】
この結果、第１のデジタル・アナログ変換部２３ａからは１０ビットの画像データのうちの下位５ビット分のデータに対応したデータ電流ＩＤｂ（＝Ｉ１＋Ｉ２＋Ｉ３＋Ｉ４＋Ｉ５）が出力される。また、第２のデジタル・アナログ変換部２３ｂからは１０ビットの画像データのうちの上位５ビット分のデータに対応したデータ電流ＩＤａが出力される。そして、第１のデータ線Ｘ１には、１０ビットの画像データに対応したデータ電流ＩＤ１（＝ＩＤａ＋ＩＤｂ）が出力される。
【００８０】
また、前記第１のデジタル・アナログ変換部２３ａに形成された各第１〜第１３トランジスタＱ１〜Ｑ１３は、前記電圧生成回路２１を構成する第３制御用トランジスタＱｃと前記第１の電圧供給線Ｃ１を介して第２のカレントミラー回路を構成している。
【００８１】
従って、前記電圧生成回路２１を流れる第３の電流Ｉｃの電流レベルに応じた電流が複数の第１のデジタル・アナログ変換部２３ａの各々に形成された各第１〜第１３トランジスタＱ１〜Ｑ１３に精度良く流れる。この結果、第１のデジタル・アナログ変換部２３ａは前記下位ビットデータＤｂをアナログ出力である第１のデータ電流ＩＤｂに精度良く変換することができる。
【００８２】
同様に、第２のデジタル・アナログ変換部２３ｂに形成された各トランジスタは、前記電圧生成回路２１を構成する第２制御用トランジスタＱｂと前記第２の電圧供給線Ｃ２を介して第２のカレントミラー回路を構成している。
【００８３】
従って、前記電圧生成回路２１を流れる第２の電流Ｉｂの電流レベルに応じた電流が複数の第２のデジタル・アナログ変換部２３ｂの各々に形成された各第１〜第１３トランジスタに精度良く流れる。この結果、第２のデジタル・アナログ変換部２３ｂに対しては前記上位ビットデータＤａに応じたアナログ出力である第２のデータ電流ＩＤａに精度良く変換することができる。
【００８４】
この結果、デジタル・アナログ変換回路２３は、１０ビットの画像デジタルデータに応じたデータ電流ＩＤに精度良く変換することができる。
このように構成された有機ＥＬディスプレイ１０において、信号生成回路１１から出力されたデータ線制御信号ＤＫに基づいて前記データ線駆動回路１４からデータ電流ＩＤ１〜ＩＤｍが対応する前記データ線Ｘ１〜Ｘｍを介して各画素回路１５に出力される。また、信号生成回路１１から出力された走査制御信号ＳＫに基づいて所定の行が選択されるとともに、その選択された行の各画素回路１５に前記第１及び第２の副走査線Ｙｎ１，Ｙｎ２を介してＨレベルの第１の副走査信号ＳＣｎ１及び第２の副走査信号ＳＣｎ２が出力される。
【００８５】
すると、走査線Ｙｎ上の各画素回路１５の第１及び第２のスイッチングトランジスタＴｓｗ１，Ｔｓｗ２がそれぞれオン状態に設定される。このことによって、前記データ電流ＩＤ１〜ＩＤｍが前記第１及び第２のスイッチングトランジスタＴｓｗ１，Ｔｓｗ２を介して保持キャパシタＣｏに保持される。その後、前記選択された行の各画素回路１５に前記第１及び第２の副走査線Ｙｎ１，Ｙｎ２を介してＬレベルの第１の副走査信号ＳＣｎ１及び第２の副走査信号ＳＣｎ２が出力される。
【００８６】
このことによって、前記変換トランジスタＴｃには保持キャパシタＣｏに保持された電荷量に応じた電流が流れる。その結果、前記変換トランジスタＴｃとカレントミラー回路を構成する前記駆動トランジスタＴｄに前記電流と等しい大きさの駆動電流Ｉｅｌが流れる。そして、その駆動電流Ｉｅｌが有機ＥＬ素子ＯＬＥＤに供給されて発光する。そして、前記操作を順次行うことで表示パネル部１２上に所望の画像を表示することができる。
【００８７】
次に、前記のように構成された有機ＥＬディスプレイ１０の作用を説明する。
本実施形態における各第１及び第２のデジタル・アナログ変換部２３ａ，２３ｂには、図６に示したように、アナログ電流である第１〜第５のアナログ電流Ｉ１〜Ｉ５をそれぞれ生成する電流源として機能するトランジスタとして使用される第１〜第１３トランジスタＱ１〜Ｑ１３が形成されている。
【００８８】
ここで、前記各第１〜第１３トランジスタＱ１〜Ｑ１３は、それぞれの利得係数が互いに同じである。利得係数はトランジスタの占有面積に比例する。そして、前記各第１〜第１３トランジスタＱ１〜Ｑ１３の占有面積をＳｏで表すと、各デジタル・アナログ変換部２３ａ，２３ｂの電流源として機能するトランジスタの占有面積は１３Ｓｏになる。従って、１つのデジタル・アナログ変換回路２３の電流源として機能するトランジスタの占有面積は２６Ｓｏで表される。つまり、前記上位及び下位ビットデータＤａ，Ｄｂの各ビットデータに応じた電流を生成するトランジスタを複数のトランジスタを直列または並列で構成するようにした場合、１つのデジタル・アナログ変換回路２３のトランジスタの占有面積は２６Ｓｏになる。
【００８９】
これを、前記上位及び下位ビットデータＤａ，Ｄｂの各ビットデータに応じた電流を生成するトランジスタを複数のトランジスタで構成するのではなく、１つのトランジスタの利得係数を変えるようにした従来の１０ビットのデジタル・アナログ変換回路では、電流を生成するトランジスタの数は１０個必要になる。
【００９０】
このとき、トランジスタの占有面積はトランジスタの利得係数に比例するので、電流を生成する各トランジスタの占有面積は非常に大きくなる。
例えば、１０ビットの画像データにおいては、その最上位ビットの電流を生成するトランジスタの占有面積は、最下位ビットの電流を生成するトランジスタの占有面積の約１０００倍となる。ここで、最下位ビットの電流を生成するトランジスタの占有面積を前記第１〜第１３トランジスタＱ１〜Ｑ１３の各々の占有面積Ｓｏに等しくする。すると、この従来の１０ビットのデジタル・アナログ変換回路においては、そのアナログ電流を生成する前記各トランジスタの全占有面積は１０００Ｓｏ以上になる。これに比べて本発明の１０ビットの画像データを変換するデジタル・アナログ変換回路２３においては、アナログ電流を生成する前記第１〜第１３トランジスタＱ１〜Ｑ１３の全占有面積は２６Ｓｏになる。この結果、トランジスタの占有面積が従来のものと比べて小さくなる。従って、その分だけデジタル・アナログ変換回路２３を小型化することができる。
【００９１】
また、前記第１のデジタル・アナログ変換部２３ａを構成する各第１〜第１３トランジスタＱ１〜Ｑ１３は、第１の基準電圧Ｖｒｅｆ１を供給する第３制御用トランジスタＱｃと第２のカレントミラー回路を構成している。同様に、前記各前記第２のデジタル・アナログ変換部２３ｂを構成する第１〜第１３トランジスタは、第２の基準電圧Ｖｒｅｆ２を供給する第３制御用トランジスタＱｃと第２のカレントミラー回路を構成している。
【００９２】
従って、前記各第１〜第１３トランジスタＱ１〜Ｑ１３には、前記第２及び第３の電流Ｉｂ，Ｉｃの電流レベルに応じた電流が正確に流れるので、画像データに応じたアナログ電流を精度良く出力することができる。
【００９３】
以上のことから、トランジスタの占有面積が大きくなるのを抑制しつつ大きなビット数を有した画像データをアナログ電流に精度良く変換することができるデジタル・アナログ変換回路を提供することができる。
【００９４】
尚、特許請求の範囲に記載の第１の単位変換回路部は、例えば、本実施形態においては、第１のデジタル・アナログ変換部２３ａに対応している。また、特許請求の範囲に記載の第２の単位変換回路部は、例えば、本実施形態においては、第２のデジタル・アナログ変換部２３ｂに対応している。さらに、特許請求の範囲に記載の単位変換回路は、例えば、本実施形態においては、デジタル・アナログ変換回路２３に対応している。
【００９５】
また、特許請求の範囲に記載の基準電圧、電圧生成回路、及び第１の電流生成用能動素子は、例えば、本実施形態においては、それぞれ、第１及び第２の基準電圧Ｖｒｅｆ１，Ｖｒｅｆ２、電圧生成回路２１、及び第１〜第１３トランジスタＱ１〜Ｑ１３に対応している。さらに、特許請求の範囲に記載の第１の電流生成用能動素子、第２の電流生成用能動素子及び第１のトランジスタ及び第２のトランジスタは、例えば、本実施形態においては、それぞれ、第１〜第１３トランジスタＱ１〜Ｑ１３、単位トランジスタＱｏ、第１制御用トランジスタＱａ、及び、第２及び第３制御用トランジスタＱｂ，Ｑｃに対応している。
【００９６】
また、特許請求の範囲に記載の第１のトランジスタ、及び第２のトランジスタは、例えば、本実施形態においては、それぞれ、第２及び第３制御用トランジスタＱｂ，Ｑｃ、及び第１制御用トランジスタＱａに対応している。さらに、特許請求の範囲に記載の電気光学装置、データ電流供給回路、アナログデータ及び変換信号は、例えば、本実施形態においては、それぞれ、有機ＥＬディスプレイ１０、データ線駆動回路１４、データ電流ＩＤａ，ＩＤｂ及び第１〜第５のアナログ電流Ｉ１，Ｉ２，Ｉ３，Ｉ４，Ｉ５に対応している。
【００９７】
また、特許請求の範囲に記載の第１のセットのデータ及び第２のセットのデータは、例えば、本実施形態においては、それぞれ、上位ビットデータＤａ及び下位ビットデータＤｂに対応している。さらに、特許請求の範囲に記載の電気光学素子は、例えば、本実施形態においては、有機ＥＬ素子ＯＬＥＤに対応している。
【００９８】
前記実施形態の有機ＥＬディスプレイによれば、以下のような特徴を得ることができる。
（１）  前記実施形態では、５ビットの上位ビットデータＤａに応じたアナログ電流を生成するトランジスタをその利得係数が等しい１３個の第１〜第１３トランジスタＱ１〜Ｑ１３で構成した。そして、その１３個の第１〜第１３トランジスタＱ１〜Ｑ１３と、下位ビットデータＤｂに応じてオン・オフ制御される第１〜第５スイッチング用トランジスタＳＴ１〜ＳＴ５とで第１のデジタル・アナログ変換部２３ａを構成した。また、５ビットの上位ビットデータＤａに応じたアナログ電流を生成するトランジスタをその利得係数が等しい１３個の第１〜第１３トランジスタＱ１〜Ｑ１３で構成した。そして、その第１〜第１３トランジスタＱ１〜Ｑ１３と上位ビットデータＤａに応じてオン・オフ制御される第１〜第５スイッチング用トランジスタＳＴ１〜ＳＴ５とで第２のデジタル・アナログ変換部２３ｂを構成した。そして、前記第１のデジタル・アナログ変換部２３ａと第２のデジタル・アナログ変換部２３ｂとで１０ビットの画像データをアナログ電流に変換する１個のデジタル・アナログ変換回路２３を構成した。
【００９９】
このようにすることで、各デジタル・アナログ変換部２３ａ，２３ｂを構成するトランジスタの占有面積を従来のものに比べて小さくすることができる。従って、デジタル・アナログ変換回路２３を小型化することができる。
【０１００】
（２）  前記実施形態では、１０ビットの画像データをアナログ電流に変換するデジタル・アナログ変換回路２３の各々を２つの第１のデジタル・アナログ変換部２３ａと第２のデジタル・アナログ変換部２３ｂで構成した。そして、前記１０ビットの画像データのうちの下位ビットデータＤｂを第１のデジタル・アナログ変換部２３ａに供給するようにした。また、前記１０ビットの画像データのうちの上位ビットデータＤａを第２のデジタル・アナログ変換部２３ｂに供給するようにした。
【０１０１】
また、前記各第１のデジタル・アナログ変換部２３ａと第２のデジタル・アナログ変換部２３ｂとに基準電圧Ｖｒｅｆ１，Ｖｒｅｆ２を供給する電圧生成回路２１を設けた。そして、前記各デジタル・アナログ変換部２３ａ，２３ｂを構成する各単位トランジスタと、前記電圧生成回路２１の第１及び第２の基準電圧Ｖｒｅｆ１，Ｖｒｅｆ２を生成する第２及び第３制御用トランジスタＱｂ，Ｑｃとが第２のカレントミラー回路を構成するようにした。
【０１０２】
このようにすることによって、各デジタル・アナログ変換部２３ａ，２３ｂに第１及び第２の基準電圧Ｖｒｅｆ１，Ｖｒｅｆ２を精度良く供給することができる。この結果、第１のデジタル・アナログ変換部２３ａは下位ビットデータＤｂに応じて第１のデータ電流ＩＤｂを精度良く出力することができる。また、第２のデジタル・アナログ変換部２３ｂは上位ビットデータＤａに応じて第２のデータ電流ＩＤａを精度良く出力することができる。
【０１０３】
（３）  前記実施形態では、８個の単位トランジスタＱｏを互いに並列に接続することで、第１の電流Ｉａより８倍の電流レベルを有する第２の電流Ｉｂを生成し、その第２の電流Ｉｂに基づいて第２の基準電圧Ｖｒｅｆ２を生成するようにした。また、４個の単位トランジスタＱｏを互いに直列に接続することで、第１の電流Ｉａより１／４倍の電流レベルを有する第３の電流Ｉｃを生成し、その第３の電流Ｉｃに基づいて第１の基準電圧Ｖｒｅｆ１を生成するようにした。
【０１０４】
そして、第２の電流Ｉｂを生成する８個の単位トランジスタＱｏと、第３の電流Ｉｃを生成する４個の単位トランジスタＱｏをそれぞれ第１制御用トランジスタＱａと第１のカレントミラー回路を構成するようにした。また、第２の基準電圧Ｖｒｅｆ２を生成する第２制御用トランジスタＱｂ及び第１の基準電圧Ｖｒｅｆ１を生成する第３制御用トランジスタＱｃを線形領域で駆動させるようにする。この結果、第２の基準電圧Ｖｒｅｆ２の電圧レベルを、第１の基準電圧Ｖｒｅｆ１の電圧レベルの１／３２倍で出力する電圧生成回路２１を構成することができる。
【０１０５】
（第２実施形態）
次に、第１実施形態で説明した有機ＥＬディスプレイ１０の電子機器の適用について図７に従って説明する。有機ＥＬディスプレイ１０は、モバイル型のパーソナルコンピュータ、携帯電話、デジタルカメラ等種々の電子機器に適用できる。
【０１０６】
図７は、モバイル型パーソナルコンピュータの構成を示す斜視図を示す。図７において、パーソナルコンピュータ３０は、キーボード３１を備えた本体部３２と、前記有機ＥＬディスプレイ１０を用いた表示ユニット３３とを備えている。この場合においても、トランジスタの占有面積が大きくなるのを抑制しつつ大きなビット数を有した画像データをアナログ電流に精度良く変換することができるデジタル・アナログ変換回路２３を備えた有機ＥＬディスプレイ１０を提供することができる。従って、有機ＥＬディスプレイ１０を表示ユニット３３の表示品位を向上させることができる。また、小型化した分、画像データのビットデータ数を増加させたり、γ補正処理などの他の機能を設けることで、従来の有機ＥＬディスプレイと同じサイズで、よりその表示品位が向上したディスプレイを提供することができる。
【０１０７】
尚、発明の実施形態は、上記実施形態に限定されるものではなく、以下のように実施してもよい。
○上記実施形態では、画像デジタルデータを１０ビットとし、その１０ビットの画像デジタルデータに応じて、デジタル・アナログ変換回路２１ａを１０ビットの電流出力型デジタル・アナログ型変換回路に適応した。これを１０ビット以外のデジタル・アナログ型変換回路に適用してもよい。このようにすることで、上記実施形態と同様の効果を得ることができる。
【０１０８】
○上記実施形態では、デジタル・アナログ変換回路２３を構成する第１〜第５スイッチング用トランジスタＳＴ１〜ＳＴ５及び単位トランジスタＱｏの導電型をｎ型としたが、ｐ型にしてもよい。このようにすることで、上記実施形態と同様の効果を得ることができる。
【０１０９】
○上記実施形態では、１色からなる有機ＥＬ素子ＯＬＥＤの画素回路１５を設けた有機ＥＬディスプレイ１０であったが、赤色、緑色及び青色の３色の有機ＥＬ素子ＯＬＥＤに対して各色用の画素回路１５を設けたＥＬディスプレイに応用しても良い。
【０１１０】
○上記実施形態では、画素回路１５に具体化して好適な効果を得たが、有機ＥＬ素子ＯＬＥＤ以外の例えばＬＥＤやＦＥＤ等の発光素子のような電流駆動素子を駆動する単位回路に具体化してもよい。ＲＡＭ等（特にＭＲＡＭ）の記憶装置に具体化してもよい。
【０１１１】
○上記第１実施形態では、電気光学素子として有機ＥＬ素子ＯＬＥＤについて具体化したが、無機ＥＬ素子に具体化してもよい。つまり、無機ＥＬ素子からなる無機ＥＬディスプレイに応用しても良い。
【図面の簡単な説明】
【図１】有機ＥＬディスプレイの回路構成を示すブロック回路図である。
【図２】表示パネル部及びデータ線駆動回路の内部構成を示すブロック回路図である。
【図３】画素回路の回路図である。
【図４】データ線駆動回路の内部構成を示すブロック回路図である。
【図５】電圧生成回路の回路構成を説明するための図である。
【図６】デジタル・アナログ変換回路の回路図である。
【図７】第２実施形態を説明するためのモバイル型パーソナルコンピュータの構成を示す斜視図である。
【符号の説明】
ＯＬＥＤ…電気光学素子としての有機ＥＬ素子、２３ａ…第１の単位変換回路部としての第１のデジタル・アナログ変換部、２３ｂ…第２の単位変換回路部としての第２のデジタル・アナログ変換部、２３…単位変換回路としてのデジタル・アナログ変換回路、Ｖｒｅｆ１，Ｖｒｅｆ２…基準電圧としての第１及び第２の基準電圧、２１…電圧生成回路としての電圧生成回路、Ｑ１〜Ｑ１３…第１の電流生成用能動素子としての第１〜第１３トランジスタ、Ｄａ…第１のセットのデータとしての上位ビットデータ、Ｄｂ…第２のセットのデータとしての下位ビットデータ、ＩＤａ，ＩＤｂ…アナログデータとしてのデータ電流、Ｉ１，Ｉ２，Ｉ３，Ｉ４，Ｉ５…変換信号としての第１〜第５のアナログ電流、Ｑｏ…第２の電流生成用能動素子としての単位トランジスタ、Ｑｂ…第１のトランジスタとしての第２制御用トランジスタ、Ｑｃ…第１のトランジスタとしての第３制御用トランジスタ、Ｑａ…第１のトランジスタとしての第１制御用トランジスタ、Ｑｂ…第２のトランジスタとしての第２制御用トランジスタ，Ｑｃ…第２のトランジスタとしての第３制御用トランジスタ、Ｙ１，Ｙ２，Ｙ３，…，Ｙｎ…走査線、Ｘ１，Ｘ２，Ｘ３，…，Ｘｎ…データ線、ＯＬＥＤ…電気光学素子、１０…電気光学装置としての有機ＥＬディスプレイ、１４…データ電流供給回路としてのデータ線駆動回路、３０…電子機器としてのモバイル型パーソナルコンピュータ。
【図１】
2004349814.tif 000004
【図２】
2004349814.tif 000005
【図３】
2004349814.tif 000006
【図４】
2004349814.tif 000007
【図５】
2004349814.tif 000008
【図６】
2004349814.tif 000009
【図７】
2004349814.tif 000010