(57)【要約】【課題】低消費電力化を図るために設けられた８色表示モードにおいて、専用の回路を新規に設けるのではなく、既存の回路を利用した液晶駆動が可能であり、液晶の劣化防止を目的した階調電圧を調節可能なドレイン線駆動回路を提供する。【解決手段】本発明のドレイン線駆動回路は既存のオペアンプ回路内の出力増幅回路で液晶駆動を可能とした。これにより、８色表示モード用の駆動回路を新規に設ける必要がなく、回路規模の増大を抑えることができる。さらに、２値の階調電圧のうち、一方の階調電圧をオペアンプで出力することで、調整可能とした。これにより、液晶に直流電圧が印加されることを防ぐことができる。【選択図】  図２
2004184649.tif 000002
【特許請求の範囲】
【請求項１】
複数のドレイン線とゲート線、および液晶層の対向側にあるコモン電極のそれぞれに対し、
所定の電圧を印加して表示を実現する表示パネルと、
ドレイン線駆動回路と、ゲート線駆動回路と、電源回路を備えた表示装置において、
該ドレイン線駆動回路は、出力端子毎にオペアンプ回路を具備し、
該オペアンプ回路の出力増幅回路は、
前段の差動回路が出力する信号レベルに従い、電流のプッシュプル動作を実現する第１のカラーモードと、
これとは別に、入力される表示データに従い、電源とＧＮＤ近傍の２レベルを出力する第２のモードを具備し、
該２種類のモードを外部から入力される信号に応じて切換え可能である
ことを特徴とする表示装置。
【請求項２】
請求項１の表示装置において、
前記第２のモード時には、前記オペアンプ回路内の差動回路の動作を停止し、定常電流を遮断する、
ことを特徴とする表示装置。
【請求項３】
請求項１〜２の表示装置において、
前記オペアンプ回路内の出力増幅回路は、ソース接地とソースフォロア構成のＭＯＳトランジスタを組み合わせた構成である、
ことを特徴とする表示装置。
【請求項４】
請求項１〜３の表示装置において、
該オペアンプ回路が前記第２のモード時において出力する電源とＧＮＤ近傍の２レベルの内、
どちらかのレベルは一定周期毎に電圧レベルが変化する、
ことを特徴とする表示装置。
【請求項５】
請求項１〜４の表示装置において、
該オペアンプ回路が前記第２のモード時において出力する２レベルの内、
どちらかのレベルは一定周期毎に電圧レベルが変化するモードと、２レベルは変化しないモードを具備し、
該２種類のモードを外部から入力される信号に応じて切換え可能である、
ことを特徴とする、液晶表示装置。
【請求項６】
表示階調データに応じたレベルの階調電圧を表示パネルのドレイン線に印加する表示駆動回路において、
出力端子毎にオペアンプ回路を具備し、
該オペアンプ回路の出力増幅回路は、
前段の差動回路が出力する信号レベルに従い、電流のプッシュプル動作を実現する第１のカラーモードと、
これとは別に、入力される表示データに従い、電源とＧＮＤ近傍の２レベルを出力する第２のモードを具備し、
該２種類のモードを外部から入力される信号に応じて切換え可能である、
ことを特徴とする表示用駆動回路。
【請求項７】
請求項６の表示用駆動回路において、
前記第２のモード時には、前記オペアンプ回路内の差動回路の動作を停止し、定常電流を遮断する、
ことを特徴とする表示用駆動回路。
【請求項８】
請求項６〜７の表示用駆動回路において、
前記オペアンプ回路内の出力増幅回路は、ソース接地とソースフォロア構成のＭＯＳトランジスタを組み合わせた構成である、
ことを特徴とする表示用駆動回路。
【請求項９】
請求項６〜８の表示用駆動回路において、
該オペアンプ回路が前記第２のモード時において出力する電源とＧＮＤ近傍の２レベルの内、
どちらかのレベルは一定周期毎に電圧レベルが変化する、
ことを特徴とする表示用駆動回路。
【請求項１０】
請求項６〜９の表示用駆動回路において、
該オペアンプ回路が前記第２のモード時において出力する２レベルの内、
どちらかのレベルは一定周期毎に電圧レベルが変化するモードと、２レベルは変化しないモードを具備し、
該２種類のモードを外部から入力される信号に応じて切換え可能である、
ことを特徴とする表示用駆動回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はドットマトリクス型液晶を表示するための制御装置に関する。
【０００２】
【従来の技術】
液晶パネル内のドレイン線に表示データに応じた階調電圧を印加し、表示輝度を制御する、ドレイン線の駆動回路として、特開２００１−３４５９２８号記載の方法がある。この方法は、ユーザが操作を行わない時に表示する色数を減らす簡易表示モード（８色表示モード）を持っており、この８色モードにより低消費電力化を図っている。
【０００３】
【特許文献１】
特開２００１−３４５９２８号公報
【０００４】
【発明が解決しようとする課題】
上記方法では、８色表示モードを実現するため、出力毎に設けられたオペアンプの電源電圧であるＶＤＤ、ＶＳＳの２レベルを出力する。この方法では、オペアンプの定常電流をカットするためのスイッチ素子と、８色表示モード用にＭＯＳトランジスタが新たに必要となる。このため、回路規模が増大する課題があった。
【０００５】
本発明は、回路規模の増大を抑制した表示装置及びその駆動回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】
出力毎に設けられたオペアンプ回路内の出力増幅回路で用いられているＭＯＳトランジスタを８色表示モードでも使用することにした。なお、オペアンプ回路の出力増幅回路にはパネル負荷容量を駆動するための十分なサイズのＭＯＳトランジスタがもともと採用されており、ＭＯＳトランジスタのゲート電圧の制御により、新規の回路規模増大を伴わず、十分な収束時間を得ることが可能である。
【０００７】
【発明の実施の形態】
以下、本発明第一のドレイン線駆動回路の実施の形態を図１〜５を用いて説明する。
【０００８】
図１は、液晶パネルに対して、ドレイン線駆動回路、電源回路、ゲート線駆動回路で構成されたＴＦＴの液晶表示装置を示したものである。この中で、液晶パネルは画素毎にＴＦＴが配置されており、これに接続するドレイン線とゲート線とがマトリクス状に配線されている。また、ＴＦＴのソース端子が画素電極へ接続され、液晶をはさんで対向側にあるコモン電極との印加電圧の差で表示輝度を制御することにする。なお、この液晶表示装置は、ＣＰＵから転送される表示階調データで、各電極に印加する階調電圧を制御するものとする。
【０００９】
図２は、本発明第一の実施の形態にかかわるドレイン線駆動回路のブロック図を示したものである。２０１はドレイン線駆動回路、２０２は階調電圧生成部、２０３はデコーダ部、２０４は出力部、２０６はラッチ回路１、２０７はラッチ回路２、２０８はレベルシフタ、２１０はタイミング発生回路である。
【００１０】
そして、ドレイン線駆動回路２０１への入力は、ＣＰＵから送られてくる表示階調データ、表示モード切替信号と、ドットクロック、ラインクロックとする。
【００１１】
表示階調データはＲＧＢそれぞれの階調を示すデジタルデータである。表示モード切替信号はフルカラー表示モードと、低消費電力を目的とした８色表示モードを選択する信号であり、Ｈｉレベルの場合はフルカラー表示モード、Ｌｏｗレベルの場合は８色表示モードとする。さらに、表示モード切替信号は、階調電圧生成部２０２、出力部２０４を構成する一部の回路あるいは、すべての回路への電流供給を制御できるものとする。また、ドットクロックはラッチ回路１  ２０６で使用され、ラインクロックはラッチ回路２  ２０７、タイミング発生回路２１０で使用される。
【００１２】
次にドレイン線駆動回路２０１を構成する各ブロックを説明する。
【００１３】
タイミング発生回路２１０は、ラインカウンタを持っており、外部から入力されるラインクロックをカウントし、このカウンタ値をもとに極性信号を生成する。この極性信号は、液晶の残像現象や劣化防止のために実施する、交流化駆動の交流化タイミングとなる。これらの残像現象や劣化は液晶に長時間直流電圧が印加されることで発生し、各電極へ印加する階調電圧を交流化することで抑制されることが知られている。なお、極性信号がＨｉレベル時には負極性の階調電圧を、Ｌｏｗレベル時には正極性の階調電圧を印加するものとし、交流周期については、例えば、１ライン毎に印加する電圧の極性を切り替える場合は、カウンタ出力の最下位ビット信号で極性信号の電圧レベルを切り替えるものとする。
【００１４】
ラッチ回路１  ２０６は、ドットクロックの立ち下がりのタイミングで動作し、ＣＰＵから一画素ごとにシリアルで送られてくる表示階調データを、１ライン分のパラレルデータへと変換する。
【００１５】
ラッチ回路２  ２０７は、ラインクロックの立ち下がりのタイミングで動作し、１ライン分の表示階調データをレベルシフタ２０８に転送する。
【００１６】
レベルシフタ２０８は、ＣＰＵからの表示モード切替信号と、ラッチ回路２  ２０７から転送される表示階調データ、タイミング発生回路２１０で生成された極性信号を、ロジック回路の電源電圧であるＶｃｃ−ＧＮＤレベルから、階調電圧生成部２０２、デコーダ部２０３、出力部２０４の動作電源であるＶＤＤ−ＶＳＳレベルに変換する。なお、このレベル変換を行う理由は、各ブロックの制御を動作電源に応じた電圧レベルで行う必要があるためである。
【００１７】
階調電圧生成部２０２へは、レベルシフタ２０８を介して表示モード切替信号が入力される。表示モード切替信号がＨｉレベルで、フルカラー表示モードが選択された場合、階調電圧生成部２０２は、デジタルの表示階調データに対応する複数の階調電圧を生成する。なお、階調電圧生成部２０２の内部には直列に接続された抵抗で構成されたブロックがあり、その直列抵抗に電流を流し、階調数に応じた端子を出すことで、階調電圧は生成される。一方、表示モード切替信号がＬｏｗレベルで、８色表示モードが選択された場合は、液晶パネルの表示輝度を２レベルの階調電圧のみで制御するため、また、その２レベルの階調電圧はオペアンプの電源電圧ＶＤＤとＶＳＳで規定されるため、階調電圧生成部２０２は使用しないことにする。したがって、８色表示モードが選択された場合、つまり表示モード切替信号がＬｏｗレベルの場合は、前述した直列抵抗に流れる電流を停止させ、階調電圧生成部２０２で消費される消費電力を削減できるものとする。
【００１８】
デコーダ部２０３は、レベルシフタ２０８からのデジタルの表示階調データを階調電圧生成部２０２で生成されたアナログの階調電圧に変換するＤＡコンバータの役割を果たす。したがって、出力部２０４へはそれぞれの表示階調データに応じた階調電圧を出力する。
【００１９】
出力部２０４へは、レベルシフタ２０８から表示モード切替信号と極性信号、表示階調データの最上位ビット信号が入力され、デコーダ部２０３から表示階調データに応じた階調電圧が入力される。そして、表示モード切替信号がＨｉレベルで、フルカラー表示モードが選択された場合、出力部２０４は、デコーダ部２０３で変換された階調電圧をバッファ出力する。一方、表示モード切替信号がＬｏｗレベルで、８色表示モードが選択された場合は、表示階調データの最上位ビット信号と極性信号をもとに、２レベルの階調電圧のうち、いずれかを選択して出力するものとする。
【００２０】
次に、出力部２０４のより詳細な動作について説明する。なお、出力部２０４は出力毎にボルテージフォロア用途のオペアンプ回路を設ける構成とする。
【００２１】
図３は出力部２０４を構成するオペアンプ回路の一例を示したものである。このオペアンプはＭＯＳトランジスタ３０１、３０２で構成される出力増幅回路と、電流源を有する回路間を分離するためのスイッチ３０３、３０４と、オペアンプ回路への定常電流を遮断するためのスイッチ３０５、３０６と、オペアンプ回路内に貫通電流が流れるのを防ぐため、内部端子を電源電圧ＶＤＤ、あるいはＶＳＳとショートさせるためのスイッチ３０７、３０８、３０９と、出力増幅回路を構成する２つのＭＯＳトランジスタ３０１、３０２のうち、いずれかに電流を流し、もう一方には電流を流さないようにするため、それぞれのゲート端子を電源電圧ＶＤＤにショートするためのスイッチ３０９、３１０が設けられていることを特徴としている。
【００２２】
図４（ａ）は極性信号Ａ、表示階調データの最上位ビット信号Ｂ、表示モード切替信号Ｃで出力する階調電圧レベルを制御する場合の真理値表、式（１）はそれを実現する演算式を示したものである。
【００２３】
【数１】
2004184649.tif 000003
【００２４】
このように、表示モード切替信号ＣがＨｉレベルの場合、つまりフルカラー表示モードが選択された場合は、電流のプッシュプル動作が可能なオペアンプで階調電圧を出力することにし、Ｌｏｗレベルの場合、つまり８色表示モードが選択された場合は、ＭＯＳトランジスタ３０１、あるいは３０２のみで階調電圧を出力することにする。なお、８色表示モードが選択された場合、出力する階調電圧は極性信号Ａと表示階調データの最上位ビット信号Ｂで決定されるものとする。
【００２５】
図４（ｂ）は８色表示モード選択時のスイッチ制御についてまとめたものである。ここで、図３、４（ｂ）をもとに、オペアンプ回路のより詳細な動作について説明する。フルカラー表示モード選択時は、スイッチ３０５、３０６をオフ、スイッチ３０７、３０８、３０９をオン、スイッチ３１０、３１１をオフ、スイッチ３０３、３０４をオンすることでオペアンプを稼働状態にして、デコーダ部２０３で変換されたアナログの階調電圧をバッファ出力する。一方、８色表示モード選択時は、スイッチ３０５、３０６をオフしてオペアンプ回路への電流供給を遮断し、さらにスイッチ３０７、３０８、３０９をオンにすることで、オペアンプ回路内を貫通電流が流れない状態に安定させる。その上で、スイッチ３０３、３０４、３１０、３１１の動作を制御することで、出力する階調電圧レベルが決定されるものとする。例えば、高電位側の階調電圧を出力する場合は、スイッチ３０４をオフ、スイッチ３１１をオンすることで、ＭＯＳトランジスタ３０１のゲート端子を電源電圧ＶＤＤとショートさせる。また、低電位側の階調電圧を出力する場合は、スイッチ３０３をオフ、スイッチ３１０をオンすることで、ＭＯＳトランジスタ３０２のゲート端子を電源電圧ＶＤＤとショートさせる。なお、この例では、出力増幅回路を構成するＭＯＳトランジスタがＮＭＯＳトランジスタであることから、ゲート端子を電源電圧ＶＤＤとショートすることで電流を流す状態になり、液晶パネル内のドレイン線に階調電圧を印加することになる。
【００２６】
図５は、ＲＧＢそれぞれの表示階調データを６ビットとした場合の、８色表示モード選択時における、ドットクロック、ラインクロック、極性信号Ａ、表示階調データＢｍとその最上位ビット信号Ｂ、表示モード切替信号Ｃ、ドレイン線に印加される階調電圧波形のタイミングチャートをまとめたものである。
【００２７】
ドットクロックは１画素ずつシリアルに入力される表示階調データを順次取り込むために使用され、ラインクロックは１ライン分の表示階調データの同期出力や、極性信号Ａの生成にも使用される。極性信号Ａは、タイミング発生回路２１０内部のラインカウンタ出力をもとに生成され、また、表示階調データＢｍ、最上位ビット信号Ｂはラッチ回路２  ２０７の出力であることから、いずれもラインクロックの立ち下がりに同期して変動する。したがって、本実施例で出力部２０４のオペアンプ回路内に新規設けたスイッチ素子は、ラインクロックに同期して制御することになる。
【００２８】
以上、説明した構成と動作により、本発明第一の形態にかかわる液晶のドレイン線駆動回路２０１は出力部２０４のオペアンプ内の出力増幅回路を構成するＭＯＳトランジスタ３０１、３０２を使用して２レベルの階調電圧を出力し、低消費電力化が可能な８色表示モードを実現する。
【００２９】
したがって、本発明の目的である、大規模な新規回路を追加することなく、低消費電力化が可能な８色表示モードを実現することができる。
【００３０】
以下、本発明第二のドレイン線駆動回路の実施の形態を図２、６〜１０を用いて説明する。
【００３１】
図６は、ドレイン線とコモン電極に印加される階調電圧と画素電極に書き込まれる電位の関係を示したものである。
【００３２】
第一の実施例で述べたように、液晶に直流電圧が長時間印加されると、残像現象や劣化が発生するため、実際の駆動では、一定の周期で印加電圧の極性を反転する交流化が必要となる。また、液晶パネル内の画素電極に印加される電圧レベルは、液晶パネル内のゲート線選択波形の立ち下がり時に、ゲート線−コモン電極間の容量結合の影響で、図６に示すようにドレイン線に印加された階調電圧からΔＶｇｓ減衰する。また、このΔＶｇｓは印加する階調電圧レベルにより異なることもわかっている。したがって、図６の例では、実際に液晶に印加される実効値は正極時にＡ、負極時にＢとなり、正極と負極時での電圧実効値にＡ−Ｂの差が出てしまう。
【００３３】
直流電圧が印加されることに対する耐性が高い液晶パネルの場合は、第一の実施例が適用可能であるが、直流電圧に対する耐性が低い液晶パネルの場合は、第一の実施例を適用することで、液晶が劣化してしまう恐れがある。そこで、２レベルの階調電圧のうち、いずれかの階調電圧を調整可能とすることにした。
【００３４】
図７は、高電位側の階調電圧を調整可能にした場合のドレイン線、コモン電極に印加する階調電圧、そして、実際に液晶に印加される実効電圧を示したものである。このように２レベルの階調電圧のうち、いずれかの階調電圧を調整可能にすることで、白表示と黒表示、いずれの場合においても、正極電圧印加時と負極電圧印加時とでの電圧実効値差を低減することができ、液晶の劣化を抑制できる。
【００３５】
本発明第二の実施の形態に関わるドレイン線駆動回路のブロック図は第一の実施例で挙げた図２と同じである。
【００３６】
ドレイン線駆動回路２０１を構成する各ブロックを説明する。
【００３７】
ラッチ回路１  ２０６は、ラッチ回路２  ２０７、レベルシフタ２０８、デコーダ部２０３、タイミング発生回路２１０は第一の実施例と同様である。
【００３８】
階調電圧生成部２０２は、８色表示モード選択時においても、表示階調データに対応する複数の階調電圧を生成するものとする。
【００３９】
デコーダ部２０３へは、レベルシフタ２０８から表示階調データが入力される。そして、デコーダ部２０３は、８色表示モードが選択された場合でも、表示階調データに対応した階調電圧生成部２０２で生成された階調電圧を選択し、出力部２０４へ出力するものとする。
【００４０】
出力部２０４へは、レベルシフタ２０８を介して、表示モード切替信号、極性信号、表示階調データの最上位ビット信号が入力され、デコーダ部２０３から階調電圧が入力される。そして、８色表示モードが選択された場合、出力部２０４は、２レベルの階調電圧うち、一方の階調電圧はオペアンプ回路内の、電流源を有する回路が分離された出力増幅回路のみで出力し、もう一方の階調電圧はオペアンプでバッファ出力することで、電圧レベルの調整を可能とする。
【００４１】
なお、本実施例では、表示モード選択信号は２ビット信号とし、前述した２レベルの階調電圧のうち、一方の階調電圧をオペアンプで出力するモードと、第一の実施例で述べた、出力増幅回路のみで２レベルの階調電圧を出力するモードを選択できることにする。これにより、液晶パネルの直流電圧に対する耐性等、特性に応じた８色表示モードの実現が可能となる。
【００４２】
次に、出力部２０４のより詳細な動作について説明する。
【００４３】
図８は、本実施例を実現する出力部２０４内のオペアンプ回路の一例を示したものである。オペアンプ回路は図３に示したものと変わらないが、各スイッチを制御するための信号生成回路が異なる。
【００４４】
図９は、極性信号Ａと表示階調データＢｍの最上位ビットＢと表示モード切替信号を２ビット信号ＣＤとした場合に、出力する階調電圧制御を行う場合の真理値表である。この真理値表に従い、表示モード切替信号ＣＤは、フルカラー表示モードと８色表示モードとの切り替え、さらに、８色表示モードの中でも、階調電圧を出力する回路として、オペアンプ回路とＭＯＳトランジスタのみの回路とを指定できるものとする。これによれば、例えば、表示モード切替信号ＣＤ＝１０の場合には、高電位側の階調電圧レベルをオペアンプ回路で出力、低電位側の階調電圧レベルを出力増幅回路のみで出力する設定となる。その上で、極性信号Ａと表示階調データの最上位ビットＢをもとに、任意の階調電圧を出力することになる。
【００４５】
ここで、ドットクロック、ラインクロック、極性信号Ａ、表示階調データＢｍの最上位ビット信号Ｂ、表示モード切替信号ＣＤ、ドレイン線印加電圧波形のタイミングチャートを図１０にまとめる。詳細説明は割愛するが、本実施例も第一の実施例と同様、出力部２０７内のオペアンプ回路内のスイッチ素子は、ラインクロックの立ち下がりに同期して制御することになる。
【００４６】
以上、説明した構成と動作により、本発明第二の形態に関わる液晶のドレイン線駆動回路２０１は、低消費電力を実現する８色表示モードにおいて、表示輝度制御で使用する２レベルの階調電圧うち、いずれか一方をオペアンプで出力することで階調電圧レベルを調整可能とし、液晶パネルに直流電圧が印加されて残像現象や劣化が発生することを防ぐことができる。
【００４７】
したがって、本発明の目的である、液晶を劣化させることなく、低消費電力化が可能な８色表示モードを実現することができる。
【００４８】
以下、本発明第三のドレイン線駆動回路の実施の形態を図１１を用いて説明する。
【００４９】
本発明はオペアンプを使用しない８色表示モード時に、出力増幅回路を構成するＭＯＳトランジスタの特性がばらついたとしても一定の階調電圧を出力可能とするものである。
【００５０】
例えば、図３、８に示すように、出力増幅回路をＮＭＯＳトランジスタで構成するオペアンプ回路で８色表示を実現した場合、低電位側の階調電圧はソース接地構成のＭＯＳトランジスタで電源電圧ＶＳＳを出力するのに対し、高電位側の階調電圧はソースフォロア構成のＭＯＳトランジスタで電源電圧ＶＤＤ−Ｖｔｈ（ＭＯＳトランジスタのしきい値電圧）を出力することになる。
【００５１】
ソースフォロア構成のＭＯＳトランジスタが電源電圧からＶｔｈずれた電圧を出力するのは、例えば、ＮＭＯＳトランジスタだと、ゲートとソース間の電位差Ｖｇｓがその素子の持つしきい値電圧Ｖｔｈ以上になった時、はじめて電流を流し始めることに起因している。つまり、ソース端子はゲート端子の電源電圧ＶＤＤからしきい値電圧Ｖｔｈ下がった電圧以上にはならない。
【００５２】
また、一般的にＭＯＳトランジスタのしきい値電圧Ｖｔｈは素子間でばらつくことが知られている。ソースフォロア構成のＭＯＳトランジスタの出力可能な電圧は、前述したように、しきい値電圧Ｖｔｈで規定されることから、この値がばらつくと、階調電圧が変動してしまう恐れがある。
【００５３】
このように、高電位側の階調電圧が一定の電圧レベルを出力できなければ、たとえ、本発明第二の実施例に従い、８色表示モードにおいて、一方の階調電圧が調整可能であっても、もう一方の階調電圧が一定でないため、液晶パネルに直流電圧が印加されてしまう恐れがある。したがって、直流電圧が印加されることに対する耐性が低い液晶パネルだと、オペアンプ回路毎に出力電圧を調整する必要が出てくる。
【００５４】
図１１は本発明第三の実施の形態に関わるドレイン線駆動回路内の出力部を構成するオペアンプ回路を示したものである。
【００５５】
このオペアンプの回路は、出力増幅回路をＮＭＯＳトランジスタ１１０１、１１０２で構成するオペアンプと、出力増幅回路をＰＭＯＳトランジスタ１１０３、１１０４で構成するオペアンプを組み合わせた構成としている。この構成では、出力増幅回路のみで階調電圧を出力する８色表示モードでも、ソース接地型のＭＯＳトランジスタ１１０３で電源電圧ＶＤＤ、ＭＯＳトランジスタ１１０２で電源電圧ＶＳＳを出力することになるため、仮にＭＯＳトランジスタのしきい値電圧Ｖｔｈがばらついたとしても一定の階調電圧が出力可能となる。
【００５６】
したがって、本発明の目的である、ドレイン線駆動回路の構成素子の特性ばらつきによらず、設定した階調電圧レベルを出力することが可能であり、液晶を劣化させることなく、低消費電力化が可能な８色表示モードを実現することができる。
【００５７】
【発明の効果】
本発明によれば、既存のオペアンプ回路内の出力増幅回路で液晶駆動を可能とした。これにより、８色表示モード用の駆動回路を新規に設ける必要がなく、回路規模の増大を抑えることができる。さらに、２つの階調電圧のうち、一方の階調電圧をオペアンプで出力することで、調整可能とした。これにより、液晶に直流電圧が印加されることを防ぐことができる。
【図面の簡単な説明】
【図１】液晶表示装置の構造を説明する図である。
【図２】本発明第一の実施の形態に関わる、ドレイン線駆動回路の構成を示すブロック図である。
【図３】本発明第一の実施の形態に関わる、ドレイン線駆動回路出力部内のオペアンプの回路構成を示す図である。
【図４】本発明第一の実施の形態に関わる、オペアンプ回路内に設けたスイッチ素子の制御信号と出力する階調電圧との関係を示す真理値表である。
【図５】本発明第一の実施の形態に関わる、ドレイン線駆動回路の動作を示すタイミング図である。
【図６】本発明第二の実施の形態に関わる、液晶パネル内のドレイン線とコモン電極、画素電極に印加される電圧の関係を示した図である。
【図７】本発明第二の実施の形態に関わる、高電位側の階調電圧を調整可能にした場合のドレイン線、コモン電極に印加する階調電圧、そして、実際に液晶に印加される実効電圧を示した図である。
【図８】本発明第二の実施の形態に関わる、ドレイン線駆動回路出力部内のオペアンプの回路構成を示す図である。
【図９】本発明第二の実施の形態に関わる、オペアンプ回路内に設けたスイッチ素子の制御信号と出力する階調電圧との関係を示す真理値表である。
【図１０】本発明第二の実施の形態に関わる、ドレイン線駆動回路部の動作を示すタイミング図である。
【図１１】本発明第酸の実施の形態に関わる、ドレイン線駆動回路出力部内のオペアンプの回路構成を示す図である。
【符号の説明】
２０１…ドレイン線駆動回路、２０２…階調電圧生成部、２０３…デコーダ部、２０４…出力部、２０５…レジスタ、２０６…ラッチ回路１、２０７…ラッチ回路２、２０８…レベルシフタ、２０９…システムインタフェース、３０１…ＭＯＳトランジスタ、３０２…ＭＯＳトランジスタ、３０３…スイッチ、３０４…スイッチ、３０５…スイッチ、３０６…スイッチ、３０７…スイッチ、３０８…スイッチ、３０９…スイッチ、３１０…スイッチ、３１１…スイッチ。
【図１】
2004184649.tif 000004
【図２】
2004184649.tif 000005
【図３】
2004184649.tif 000006
【図４】
2004184649.tif 000007
【図５】
2004184649.tif 000008
【図６】
2004184649.tif 000009
【図７】
2004184649.tif 000010
【図８】
2004184649.tif 000011
【図９】
2004184649.tif 000012
【図１０】
2004184649.tif 000013
【図１１】
2004184649.tif 000014