(57)【要約】      （修正有）【課題】高速動作が可能なイメージセンシング装置を提供する。【解決手段】イメージング装置において、イメージセンサのピクセルＰＸは、光電素子ＰＤ、電荷転送トランジスタＣＴ、リセットトランジスタＲＴ、フローティングディフュージョンＦＤ、駆動トランジスタＤＴ、選択トランジスタＳＴ及びＤＣＧ（Ｄｕａｌ  Ｃｏｎｖｅｒｓｉｏｎ  Ｇａｉｎ）トランジスタＧＴを含む。選択トランジスタＳＴは、ＤＣＧトランジスタＧＴがターンオフされた状態でフローティングディフュージョンＦＤに保存された電荷に基づいて、第１ピクセル信号をカラムラインに出力する。ＤＣＧトランジスタＧＴは、出力された第１ピクセル信号に基づいて決定したゲイン制御信号ＣＧＣＳの提供を受ける。第１ピクセル信号がカラムラインに出力される動作と、ＤＣＧトランジスタＧＴがゲイン制御信号ＣＧＣＳの提供を受ける動作は、選択信号が第１レベルを維持する間に行われる。【選択図】図５
2022000945.tif 000002
【特許請求の範囲】
【請求項１】
光電素子によって生成された電荷を保存するフローティングディフュージョンと、
前記フローティングディフュージョンに保存された電荷に基づいてピクセル信号を生成する駆動トランジスタと、
選択信号に基づいて前記駆動トランジスタが生成したピクセル信号をカラムラインに出力する選択トランジスタと、
ゲイン制御信号に基づいて前記フローティングディフュージョンのキャパシタンスを変更するＤＣＧ（Ｄｕａｌ  Ｃｏｎｖｅｒｓｉｏｎ  Ｇａｉｎ）トランジスタを含み、
前記選択トランジスタは前記ＤＣＧトランジスタがターンオフされた状態で前記フローティングディフュージョンに保存された電荷に基づいて第１ピクセル信号を前記カラムラインに出力し、
前記ＤＣＧトランジスタは前記出力された第１ピクセル信号に基づいて決定されたゲイン制御信号の提供を受け、
前記第１ピクセル信号が前記カラムラインに出力される動作と、前記ＤＣＧトランジスタが前記ゲイン制御信号の提供を受ける動作は、前記選択信号が第１レベルを維持する間に行われる、イメージセンシング装置。
【請求項２】
リセット信号に基づいて前記フローティングディフュージョンにリセット電圧を提供するリセットトランジスタと、
前記リセットトランジスタと前記ＤＣＧトランジスタの間に連結されたキャパシタをさらに含み、
前記ＤＣＧトランジスタは前記キャパシタを利用して前記フローティングディフュージョンのキャパシタンスを変更する、請求項１に記載のイメージセンシング装置。
【請求項３】
前記キャパシタのキャパシタンスは前記フローティングディフュージョンのキャパシタンスより大きい、請求項２に記載のイメージセンシング装置。
【請求項４】
前記リセット信号に基づいて前記リセットトランジスタと前記ＤＣＧトランジスタは同時にターンオン（ｔｕｒｎ  ｏｎ）される、請求項２に記載のイメージセンシング装置。
【請求項５】
前記ゲイン制御信号と前記リセット信号の提供を受け、ＯＲ演算を行ってその結果を前記ＤＣＧトランジスタに提供するＯＲゲートをさらに含む、請求項２に記載のイメージセンシング装置。
【請求項６】
伝送信号に基づいて前記光電素子によって生成された電荷を前記フローティングディフュージョンに提供する電荷転送トランジスタをさらに含み、
前記光電素子は互いに分離された第１ないし第４光電素子を含み、
前記電荷転送トランジスタは、
前記第１光電素子と前記フローティングディフュージョンに連結された第１電荷転送トランジスタと、
前記第２光電素子と前記フローティングディフュージョンに連結された第２電荷転送トランジスタと、
前記第３光電素子と前記フローティングディフュージョンに連結された第３電荷転送トランジスタと、
前記第４光電素子と前記フローティングディフュージョンに連結された第４電荷転送トランジスタを含む、請求項１乃至５のいずれか一項に記載のイメージセンシング装置。
【請求項７】
選択信号を出力するロードライバと、
前記選択信号に応答してピクセル信号を出力するピクセル回路と、
前記ピクセル回路から提供された前記ピクセル信号に対応するデジタル信号を出力するリードアウト回路を含み、
前記リードアウト回路は、
前記ピクセル回路から第１ピクセル信号の提供を受けてこれに基づいてゲイン制御信号を生成して前記ピクセル回路に提供し、
前記ピクセル回路が前記ゲイン制御信号を利用して出力した第２ピクセル信号の提供を受けて前記第２ピクセル信号に対応するデジタル信号を出力し、
前記リードアウト回路が前記ゲイン制御信号を前記ピクセル回路に提供する動作と、前記ピクセル回路が前記第２ピクセル信号を前記リードアウト回路に出力する動作は、前記ロードライバから前記ピクセル回路に提供される前記選択信号が第１レベルを維持する間に行われる、イメージセンシング装置。
【請求項８】
前記リードアウト回路は、
ランプ信号と前記第１ピクセル信号を比較して比較信号を出力する比較器と、
前記比較信号に基づいて前記ゲイン制御信号を生成する制御信号生成器を含む、請求項７に記載のイメージセンシング装置。
【請求項９】
前記リードアウト回路は、
前記制御信号生成器が生成した第１ゲイン制御信号の提供を受け、前記第１ゲイン制御信号のタイミングを調節した第２ゲイン制御信号を前記ピクセル回路に提供するタイミング制御器をさらに含む、請求項８に記載のイメージセンシング装置。
【請求項１０】
前記タイミング制御器は、第１スイッチがターンオンされて前記第１ゲイン制御信号を保存し、第２スイッチがターンオンされて前記保存された第１ゲイン制御信号を前記第２ゲイン制御信号として出力する保存部を含む、請求項９に記載のイメージセンシング装置。
【請求項１１】
前記リードアウト回路から出力される前記第２ピクセル信号に対応するデジタル信号は、前記第１ピクセル信号に基づいて生成されたゲイン制御信号に対応するコンバージョンゲイン（ｃｏｎｖｅｒｓｉｏｎ  ｇａｉｎ）情報を含む、請求項７乃至１０のいずれか一項に記載のイメージセンシング装置。
【請求項１２】
複数のピクセルを含むピクセルアレイをさらに含み、
前記複数のピクセルのうちの第１ピクセルは第３ピクセル信号を出力し、
前記複数のピクセルのうちの第２ピクセルは第４ピクセル信号を出力し、
前記第３ピクセル信号と前記第４ピクセル信号は同じフレームのイメージを構成し、
前記リードアウト回路は、
前記第３ピクセル信号に対応する第１デジタル信号を出力し、前記第４ピクセル信号に対応する第２デジタル信号を出力し、
前記第１デジタル信号と前記第２デジタル信号は互いに異なるコンバージョンゲイン情報を含む、請求項１１に記載のイメージセンシング装置。
【請求項１３】
複数のピクセルを含むピクセルアレイをさらに含み、
前記ピクセルアレイの各ピクセルは前記ピクセル回路と前記リードアウト回路を含む、請求項７乃至１２のいずれか一項に記載のイメージセンシング装置。
【請求項１４】
選択信号を出力するロードライバと、
前記選択信号に応答してピクセル信号を出力するピクセル回路と、
ランプ信号を生成するランプ信号生成器と、
前記ピクセル回路から前記ピクセル信号の提供を受け、これを前記ランプ信号生成器から提供された前記ランプ信号と比較して前記ピクセル信号に対応するデジタル信号を出力するリードアウト回路を含み、
前記ランプ信号生成器は、基準電圧から第１レベルだけ下降する第１パルスと、前記基準電圧から前記第１レベルと異なる第２レベルだけ下降する第２パルスと、前記基準電圧から前記第２レベルと異なる第３レベルだけ下降する第３パルスを含むランプ信号を前記リードアウト回路に提供し、
前記ランプ信号生成器は、前記ロードライバから前記ピクセル回路に提供される前記選択信号が第１レベルを維持する間に、前記第１ないし第３パルスを前記リードアウト回路に提供する、イメージセンシング装置。
【請求項１５】
前記第１レベルは前記第２レベルより小さく、前記第２レベルは前記第３レベルより小さい、請求項１４に記載のイメージセンシング装置。
【請求項１６】
前記リードアウト回路は、
前記ランプ信号と前記ピクセル信号を比較して比較信号を出力する比較器と、
前記比較信号に基づいてゲイン制御信号を生成して前記ピクセル回路に提供する制御信号生成器を含み、
前記ゲイン制御信号は前記ピクセル信号と前記第２パルスの比較結果により決定される、請求項１４又は１５に記載のイメージセンシング装置。
【請求項１７】
前記ピクセル回路は、
光電素子と、
前記光電素子によって生成された電荷を保存するフローティングディフュージョンと、
リセット信号に基づいて前記フローティングディフュージョンにリセット電圧を提供するリセットトランジスタと、
前記リセットトランジスタに連結されたキャパシタと、
前記キャパシタに連結され、前記ゲイン制御信号に基づいて前記キャパシタのキャパシタンスを利用して前記フローティングディフュージョンのキャパシタンスを変更するＤＣＧトランジスタと、
前記フローティングディフュージョンに保存された電荷に基づいて前記ピクセル信号を生成する駆動トランジスタと、
前記選択信号に基づいて前記駆動トランジスタが生成したピクセル信号を前記リードアウト回路に出力する選択トランジスタを含む、請求項１６に記載のイメージセンシング装置。
【請求項１８】
前記第１パルスは前記基準電圧からランプリセット電圧まで下降し、
前記第２パルスは前記基準電圧からランプリファレンス電圧まで下降し、
前記第３パルスは前記基準電圧からランプシグナル電圧まで下降し、
前記第２パルスは前記ランプリファレンス電圧が一定時間維持される維持区間を有する、請求項１４に記載のイメージセンシング装置。
【請求項１９】
前記リードアウト回路は、
前記ランプ信号と前記ピクセル信号を比較して比較信号を出力する比較器と、
前記比較信号に基づいて第１ゲイン制御信号を生成する制御信号生成器と、
前記制御信号生成器が生成した第１ゲイン制御信号の提供を受け、前記維持区間の間前記第１ゲイン制御信号のタイミングを調節した第２ゲイン制御信号を生成して前記ピクセル回路に提供するタイミング制御器を含む、請求項１８に記載のイメージセンシング装置。
【請求項２０】
前記タイミング制御器は、互いに直列連結された第１スイッチと、保存部と、第２スイッチを含み、
前記維持区間の第１時点で、前記第１スイッチがターンオンされて前記第２スイッチがターンオフされ、前記第１ゲイン制御信号が前記保存部に保存され、
前記維持区間の前記第１時点に後続する第２時点で、前記第１スイッチがターンオフされて前記第２スイッチがターンオンされ、前記保存部に保存された前記第１ゲイン制御信号が前記第２ゲイン制御信号として前記ピクセル回路に提供される、請求項１９に記載のイメージセンシング装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はイメージセンシング装置およびそれを含む電子装置に関する。
【背景技術】
【０００２】
イメージセンシング装置（ｉｍａｇｅ  ｓｅｎｓｉｎｇ  ｄｅｖｉｃｅ）は、光学情報を電気信号に変換させる半導体素子の一つである。このようなイメージセンシング装置は電荷結合型（ＣＣＤ；Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）イメージセンシング装置とシーモス型（ＣＭＯＳ；Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ−Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンシング装置を含み得る。
【０００３】
ＣＭＯＳ型イメージセンサはＣＩＳ（ＣＭＯＳ  ｉｍａｇｅ  ｓｅｎｓｏｒ）と略称される。ＣＩＳは２次元的に配列された複数のピクセルを備え得る。ピクセルそれぞれは、例えばフォトダイオード（ｐｈｏｔｏｄｉｏｄｅ，ＰＤ）を含み得る。フォトダイオードは入射される光を電気信号に変換する役割をし得る。
【０００４】
最近、コンピュータ産業と通信産業の発達に伴いデジタルカメラ、ビデオカメラ、スマートフォン、ゲーム機器、警備用カメラ、医療用マイクロカメラ、ロボットなど多様な分野で性能が向上したイメージセンサの需要が増大している。また、半導体装置が高集積化されるにつれイメージセンサも高集積化している。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする技術的課題は、高速動作が可能なイメージセンシング装置を提供することにある。
【０００６】
本発明が解決しようとする他の技術的課題は、高速イメージセンシング動作が可能な電子装置を提供することにある。
【０００７】
本発明の技術的課題は、以上で言及した技術的課題に制限されず、言及されていないまた他の技術的課題は以下の記載から当業者に明確に理解される。
【課題を解決するための手段】
【０００８】
前記技術的課題を達成するためのいくつかの実施形態によるイメージセンシング装置は、光電素子によって生成された電荷を保存するフローティングディフュージョン、フローティングディフュージョンに保存された電荷に基づいてピクセル信号を生成する駆動トランジスタ、選択信号に基づいて駆動トランジスタが生成したピクセル信号をカラムラインに出力する選択トランジスタ、およびゲイン制御信号に基づいてフローティングディフュージョンのキャパシタンスを変更するＤＣＧ（Ｄｕａｌ  Ｃｏｎｖｅｒｓｉｏｎ  Ｇａｉｎ）トランジスタを含み、選択トランジスタはＤＣＧトランジスタがターンオフされた状態でフローティングディフュージョンに保存された電荷に基づいて第１ピクセル信号をカラムラインに出力し、ＤＣＧトランジスタは出力された第１ピクセル信号に基づいて決定されたゲイン制御信号の提供を受け、第１ピクセル信号がカラムラインに出力される動作と、ＤＣＧトランジスタがゲイン制御信号の提供を受ける動作は、選択信号が第１レベルを維持する間に行われる。
【０００９】
前記技術的課題を達成するためのいくつかの実施形態によるイメージセンシング装置は、選択信号に応答してピクセル信号を出力するピクセル回路、前記ピクセル回路から提供された前記ピクセル信号に対応するデジタル信号を出力するリードアウト回路を含み、前記リードアウト回路は、前記ピクセル回路から第１ピクセル信号の提供を受けてこれに基づいてゲイン制御信号を生成して前記ピクセル回路に提供し、前記ピクセル回路が前記ゲイン制御信号を利用して出力した第２ピクセル信号の提供を受けて前記第２ピクセル信号に対応するデジタル信号を出力し、前記リードアウト回路が前記ゲイン制御信号を前記ピクセル回路に提供する動作と、前記ピクセル回路が前記第２ピクセル信号を前記リードアウト回路に出力する動作は前記ピクセル回路に提供される前記選択信号が第１レベルを維持する間に行われる。
【００１０】
前記技術的課題を達成するためのいくつかの実施形態によるイメージセンシング装置は、選択信号に応答してピクセル信号を出力するピクセル回路、ランプ信号を生成するランプ信号生成器、および前記ピクセル回路から前記ピクセル信号の提供を受け、これを前記ランプ信号生成器から提供された前記ランプ信号と比較して前記ピクセル信号に対応するデジタル信号を出力するリードアウト回路を含み、前記ランプ信号生成器は、基準電圧から第１レベルだけ下降する第１パルスと、前記基準電圧から前記第１レベルと異なる第２レベルだけ下降する第２パルスと、前記基準電圧から前記第２レベルと異なる第３レベルだけ下降する第３パルスを含むランプ信号を前記リードアウト回路に提供し、前記ランプ信号生成器は、前記ピクセル回路に提供される前記選択信号が第１レベルを維持する間に前記第１ないし第３パルスを前記リードアウト回路に提供する。
【００１１】
前記技術的課題を達成するためのいくつかの実施形態による電子装置は、複数のセンシングユニットを含み、前記各センシングユニットに提供される光をセンシングしてイメージ信号を出力するイメージセンサ、および前記イメージセンサから前記イメージ信号の提供を受け、前記イメージ信号に対してイメージプロセシングを行うプロセッサを含み、前記イメージセンサは、前記各センシングユニット別のコンバージョンゲイン情報を含むイメージ信号を前記プロセッサに提供し、前記プロセッサは前記イメージ信号に含まれた前記各センシングユニット別の前記コンバージョンゲイン情報を利用してイメージプロセシングを行う。
【００１２】
その他実施形態の具体的な内容は詳細な説明および図面に含まれている。
【図面の簡単な説明】
【００１３】
【図１】いくつかの実施形態によるイメージセンシング装置のブロック図である。
【図２】図１のイメージセンサの概念的な（ｃｏｎｃｅｐｔｕａｌ）レイアウトを示す図である。
【図３】図１のピクセルアレイを説明するための例示的な図である。
【図４】図３のＡ−Ａ’線を沿って切断した断面図である。
【図５】図１のピクセルアレイに含まれた単位ピクセル回路図である。
【図６】図１のピクセルアレイとリードアウト回路を示すブロック図である。
【図７】いくつかの実施形態によるイメージセンシング装置の動作を説明するためのタイミング図である。
【図８】図６のリードアウト回路から出力されるデジタル信号の構造を説明するための図である。
【図９】いくつかの実施形態によるイメージセンシング装置の効果を説明するための図である。
【図１０】他のいくつかの実施形態によるイメージセンシング装置のブロック図である。
【図１１】図１０のタイミング制御器の例示的な回路図である。
【図１２】他のいくつかの実施形態によるイメージセンシング装置の動作を説明するためのタイミング図である。
【図１３】さらに他のいくつかの実施形態によるイメージセンシング装置のピクセルアレイを説明するための例示的な図である。
【図１４】さらに他のいくつかの実施形態によるイメージセンシング装置のピクセル回路を示す回路図である。
【図１５】さらに他のいくつかの実施形態によるイメージセンシング装置のピクセルアレイを説明するための例示的な図である。
【図１６】マルチカメラモジュールを含む電子装置のブロック図である。
【図１７】図１６のカメラモジュールの詳細ブロック図である。
【発明を実施するための形態】
【００１４】
以下、添付する図面を参照して本発明の技術的思想による実施形態について説明する。
【００１５】
図１はいくつかの実施形態によるイメージセンシング装置のブロック図である。
【００１６】
図１を参照すると、イメージセンシング装置１はイメージセンサ１００とイメージプロセッサ９００を含み得る。
【００１７】
イメージセンサ１００は光を利用してセンシング対象のイメージをセンシングし、イメージ信号ＩＭＳを生成し得る。いくつかの実施形態で、生成されたイメージ信号ＩＭＳは、例えばデジタル信号であり得るが、実施形態はこれに制限されるものではない。
【００１８】
イメージ信号ＩＭＳはイメージプロセッサ９００に提供されて処理され得る。イメージプロセッサ９００はイメージセンサ１００のバッファ１７０から出力されたイメージ信号ＩＭＳを受信し、受信されたイメージ信号ＩＭＳをディスプレイにとって容易なように加工または処理し得る。
【００１９】
いくつかの実施形態で、イメージプロセッサ９００はイメージセンサ１００から出力されたイメージ信号ＩＭＳに対してデジタルビニングを行い得る。この時、イメージセンサ１００から出力されたイメージ信号ＩＭＳはアナログビニングなしでピクセルアレイ１４０からのロー（ｒａｗ：生）イメージ信号であり得、アナログビニングが既に行われたイメージ信号ＩＭＳであり得る。
【００２０】
いくつかの実施形態で、イメージセンサ１００とイメージプロセッサ９００は図面に示すように互いに分離されて配置される。例えば、イメージセンサ１００が第１チップに搭載され、イメージプロセッサ９００が第２チップに搭載されて所定のインターフェースを介して互いに通信し得る。しかし、実施形態はこれに制限されるものではなく、イメージセンサ１００とイメージプロセッサ９００は一つのパッケージ、例えばＭＣＰ（ｍｕｌｔｉ−ｃｈｉｐ  ｐａｃｋａｇｅ）に具現化され得る。
【００２１】
イメージセンサ１００は、コントロールレジスタブロック１１０、タイミングジェネレータ１２０、ロー（ｒｏｗ：行）ドライバ１３０、ピクセルアレイ１４０、リードアウト回路１５０、ランプ信号生成器１６０、バッファ部１７０を含み得る。
【００２２】
コントロールレジスタブロック１１０はイメージセンサ１００の動作を全体的に制御し得る。特に、コントロールレジスタブロック１１０はタイミングジェネレータ１２０、ランプ信号生成器１６０およびバッファ部１７０に直接的に動作信号を伝送し得る。
【００２３】
タイミングジェネレータ１２０はイメージセンサ１００の様々な構成要素の動作タイミングの基準になる信号を発生し得る。タイミングジェネレータ１２０で発生した動作タイミング基準信号はロードライバ１３０、リードアウト回路１５０、ランプ信号生成器１６０などに伝達され得る。
【００２４】
ランプ信号生成器１６０はリードアウト回路１５０に使われるランプ信号を生成して伝送し得る。例えば、リードアウト回路１５０は相関二重サンプラ（ＣＤＳ）、比較器などを含み得るが、ランプ信号生成器１６０は相関二重サンプラ（ＣＤＳ）、比較器などに使われるランプ信号を生成して伝送し得る。
【００２５】
バッファ部１７０は、例えばラッチ部を含み得る。バッファ部１７０は外部に提供するイメージ信号ＩＭＳを臨時的に保存し得、イメージ信号ＩＭＳを外部メモリまたは外部装置に伝送し得る。
【００２６】
ピクセルアレイ１４０は外部イメージをセンシングし得る。ピクセルアレイ１４０は複数のピクセル（または単位ピクセル）を含み得る。ロードライバ１３０はピクセルアレイ１４０のロー（ｒｏｗ：行）を選択的に活性化させ得る。
【００２７】
リードアウト回路１５０はピクセルアレイ１４０から提供されたピクセル信号をサンプリングし、これをランプ信号と比較した後、比較結果に基づいてアナログイメージ信号（データ）をデジタルイメージ信号（データ）に変換し得る。
【００２８】
図２は図１のイメージセンサの概念的なレイアウトを示す図である。
【００２９】
図２を参照すると、イメージセンサ１００は第１方向（Ｚ、例えば、垂直方向）に積層された第１および第２領域Ｓ１，Ｓ２を含み得る。第１および第２領域Ｓ１，Ｓ２は図面に示すように第２方向Ｘと第３方向Ｙに延び得、第１および第２領域Ｓ１，Ｓ２には図１に示すブロックが配置される。
【００３０】
図面には示していないが、第２領域Ｓ２の下部にはメモリが配置された第３領域が配置されてもよい。この時、第３領域に配置されたメモリは第１および第２領域Ｓ１，Ｓ２からイメージデータの伝送を受け、これを保存または処理し、イメージデータを第１および第２領域Ｓ１，Ｓ２に再伝送し得る。この時、メモリは、ＤＲＡＭ（ｄｙｎａｍｉｃ  ｒａｎｄｏｍ  ａｃｃｅｓｓ  ｍｅｍｏｒｙ）素子、ＳＲＡＭ（ｓｔａｔｉｃ  ｒａｎｄｏｍ  ａｃｃｅｓｓ  ｍｅｍｏｒｙ）素子、ＳＴＴ−ＭＲＡＭ（ｓｐｉｎ  ｔｒａｎｓｆｅｒ  ｔｏｒｑｕｅ  ｍａｇｎｅｔｉｃ  ｒａｎｄｏｍ  ａｃｃｅｓｓ  ｍｅｍｏｒｙ）素子およびフラッシュ（ｆｌａｓｈ）メモリ素子のようなメモリ素子を含み得る。メモリが、例えばＤＲＡＭ素子を含む場合、イメージデータを相対的に高速で伝送を受けて処理し得る。また、いくつかの実施形態で、メモリは第２領域Ｓ２に配置されてもよい。
【００３１】
第１領域Ｓ１はピクセルアレイ領域ＰＡおよび第１周辺領域ＰＨ１を含み、第２領域Ｓ２はロジック回路領域ＬＣおよび第２周辺領域ＰＨ２を含み得る。第１および第２領域Ｓ１，Ｓ２は順次に上下に積層されて配置される。
【００３２】
第１領域Ｓ１で、ピクセルアレイ領域ＰＡは図１を参照して説明したピクセルアレイ（図１の１４０）が配置される領域であり得る。ピクセルアレイ領域ＰＡはマトリックス（ｍａｔｒｉｘ）形状に配列された複数の単位ピクセル（図３のＰＸ（ｉ，ｊ））を含み得る。各ピクセルはフォトダイオードおよびトランジスタを含み得る。これに関するより具体的な説明は後述する。
【００３３】
第１周辺領域ＰＨ１は複数のパッドを含み得、ピクセルアレイ領域ＰＡの周辺に配置される。複数のパッドは外部装置などと電気的信号を送受信し得る。
【００３４】
第２領域Ｓ２で、ロジック回路領域ＬＣは複数のトランジスタを含む電子素子を含み得る。ロジック回路領域ＬＣに含まれた電子素子はピクセルアレイ領域ＰＡと電気的に接続され、ピクセルアレイ領域ＰＡの各単位ピクセルＰＸに一定の信号を提供するか出力信号を制御し得る。
【００３５】
ロジック回路領域ＬＣには、例えば、図１を参照して説明したコントロールレジスタブロック１１０、タイミングジェネレータ１２０、ロードライバ１３０、リードアウト回路１５０、ランプ信号生成器１６０、バッファ部１７０などが配置される。ロジック回路領域ＬＣには、例えば、図１のブロックで、ピクセルアレイ１４０以外のブロックが配置される。
【００３６】
第２領域Ｓ２にも第１領域Ｓ１の第１周辺領域ＰＨ１に対応する領域に第２周辺領域ＰＨ２が配置され得るが、実施形態はこれに制限されるものではない。
【００３７】
図３は図１のピクセルアレイを説明するための例示的な図である。
【００３８】
図３を参照すると、ピクセルアレイ１４０のピクセルＰＸ（ｉ，ｊ）は、例えばベイヤーパターンに配列される。しかし、実施形態はこれに制限されるものではなく、ピクセルＰＸ（ｉ，ｊ）は、例えばテトラパターンあるいはノナパターンなどに配列されてもよい。
【００３９】
図３ではベイヤーパターンを説明するために、４行と４列の１６個のフィルタのみを示すが、これは説明のために一部のフィルタ領域のみを示すものであり、実施形態はこれに制限されるものではない。すなわち、ベイヤーパターンのフィルタ個数はいくらでも異なるように変形して実施することができる。
【００４０】
ベイヤーパターンはＲｅｄ、Ｇｒｅｅｎ、およびＢｌｕｅの三つ色相からなるフィルタを含み得る。ＲフィルタＲは赤色のみを透過させる光学フィルタであり、ＧフィルタＧｒ，Ｇｂは緑色のみを透過させる光学フィルタであり、ＢフィルタＢは青色のみを透過させる光学フィルタである。ベイヤーパターンは図３のようにそれぞれのＲ，Ｇ，ＢフィルタＲ，Ｇｂ，Ｇｒ，Ｂが一定のパターンを有して配置される。人間の視覚特性によりＧフィルタは図３に示すように、ＲフィルタＲの横に位置するＧフィルタＧｒとＢフィルタＢの横に位置するＧフィルタＧｂを含み得る。
【００４１】
図面に示すようにそれぞれのカラーフィルタ（例えば、Ｒ，Ｇｒ，Ｇｂ，またはＢそれぞれ）が１ｘ１行列で構成された領域を形成してベイヤーパターンを形成し得る。
【００４２】
図４は図３のＡ−Ａ’線を沿って切断した断面図である。
【００４３】
図４を参照すると、イメージセンサは基板１４６Ｒ，１４６Ｇｒ、光電トランジスタ１４８Ｒ,１４８Ｇｒ、反射防止膜１４７、側面反射防止膜１４４、カラーフィルタＲ，Ｇｒ、上部平坦化膜１４２、下部平坦化膜１４５、マイクロレンズ１４１−１，１４１−２を含む。
【００４４】
基板１４６Ｒ，１４６Ｇｒは例えば、Ｐ型またはＮ型バルク基板を使用したり、Ｐ型バルク基板にＰ型またはＮ型エピ層を成長させて使用したり、Ｎ型バルク基板にＰ型またはＮ型エピ層を成長させて使用してもよい。また、基板１４６Ｒ，１４６Ｇｒは半導体基板以外にも有機系（ｏｒｇａｎｉｃ）プラスチック基板のような基板を使用してもよい。
【００４５】
光電トランジスタ１４８Ｒ,１４８Ｇｒはフォトダイオード、フォトトランジスタ、フォトゲート、ピン型（ｐｉｎｎｅｄ）フォトダイオードまたはこれらの組み合わせであり得る。以下では光電素子としてフォトダイオードを例に挙げて説明するが、実施形態はこれに制限されるものではない。
【００４６】
反射防止膜１４７と側面反射防止膜１４４は外部からマイクロレンズ１４１−１，１４１−２に入射する光がＲ領域とＧｒ領域に互いに浸透しないように防ぐことができる。反射防止膜１４７と側面反射防止膜１４４はシリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜、樹脂およびこれらの組み合わせた物、これらの積層物のような絶縁膜からなるが、実施形態はこれに制限されるものではない。
【００４７】
上部平坦化膜１４２と下部平坦化膜１４５はカラーフィルタＲ，Ｇｒを間において平坦に形成される。上部平坦化膜１４２と下部平坦化膜１４５はシリコン酸化膜系の物質、シリコン窒化膜系の物質、樹脂またはこれらの組み合わせの少なくとも一つを含み得るが、実施形態はこれに制限されるものではない。
【００４８】
図５は図１のピクセルアレイに含まれた単位ピクセル回路図である。
【００４９】
図５を参照すると、ピクセルＰＸは光電素子ＰＤ、電荷転送トランジスタＣＴ、リセットトランジスタＲＴ、フローティングディフュージョンＦＤ、駆動トランジスタＤＴ、選択トランジスタＳＴおよびＤＣＧ（Ｄｕａｌ  Ｃｏｎｖｅｒｓｉｏｎ  Ｇａｉｎ）トランジスタＧＴを含み得る。
【００５０】
光電素子ＰＤは外部イメージ（または光）をセンシングして電荷を生成し得る。光電素子ＰＤのカソード（ｃａｔｈｏｄｅ）は電荷転送トランジスタＣＴを介してフローティングディフュージョンＦＤに連結され得、光電素子ＰＤのアノード（ａｎｏｄｅ）は接地され得る。
【００５１】
光電素子ＰＤは、例えば、フォトダイオード、フォトトランジスタ、フォトゲート、ピン型（ｐｉｎｎｅｄ）フォトダイオードまたはこれらの組み合わせであり得るが、実施形態はこれに制限されるものではない。
【００５２】
いくつかの実施形態で、光電素子ＰＤは有機フォトダイオード（ｏｒｇａｎｉｃ  ｐｈｏｔｏ  ｄｉｏｄｅ）を含み得る。
【００５３】
光電素子ＰＤが有機フォトダイオードである場合、光電素子ＰＤは互いに平行に配置される第１，第２電極およびその間に設けられる有機光変換層を含み得、有機光変換層は所定波長帯域の光を受けて電荷を生成し得る。
【００５４】
電荷転送トランジスタＣＴは例えば、ロードライバ（図１の１３０）が提供する伝送信号ＴＧによりターンオン（ｔｕｒｎ  ｏｎ）され、光電素子ＰＤが生成した電荷をフローティングディフュージョンＦＤに伝達し得る。
【００５５】
フローティングディフュージョンＦＤは所定のキャパシタンスを有する一種のキャパシタＣ１の役割をし得、光電素子ＰＤが生成した電荷を保存し得る。
【００５６】
駆動トランジスタＤＴのゲート端子はフローティングディフュージョンＦＤと連結され得る。駆動トランジスタＤＴはフローティングディフュージョンＦＤに保存された電荷によってソースフォロワバッファ増幅器（Ｓｏｕｒｃｅ  Ｆｏｌｌｏｗｅｒ  Ｂｕｆｆｅｒ  Ａｍｐｌｉｆｉｅｒ）として動作し得る。すなわち、駆動トランジスタＤＴは電源電圧ＶＤＤを利用して光電素子ＰＤで生成されてフローティングディフュージョンＦＤに伝達された電荷を増幅させて選択トランジスタＳＴに伝達し得る。
【００５７】
選択トランジスタＳＴは、例えば、ロードライバ（図１の１３０）が提供する選択信号ＳＥＬによりターンオンされ得、スイッチングおよびアドレッシング動作を行い得る。ロードライバ（図１の１３０）から選択信号ＳＥＬが印加されると、選択トランジスタＳＴに連結されたカラムラインにピクセル信号ＶＯが出力され得る。このようなピクセル信号ＶＯはリードアウト回路（図１の１５０）により検出され得る。
【００５８】
リセットトランジスタＲＴは、例えば、ロードライバ（図１の１３０）が入力するリセット信号ＲＧによりターンオンされ得る。リセット信号ＲＧによりリセットトランジスタＲＴがターンオンされる場合、フローティングディフュージョンＦＤとキャパシタＣ２が電源電圧ＶＤＤにリセットされる。
【００５９】
ＤＣＧトランジスタＧＴは、例えば、リードアウト回路（図１の１５０）から提供されるゲイン制御信号ＣＧＣＳによりターンオンされ得る。具体的には、ＤＣＧトランジスタＧＴは、例えば、ロードライバ（図１の１３０）から提供されるリセット信号ＲＧとリードアウト回路（図１の１５０）から提供されるゲイン制御信号ＣＧＣＳの少なくとも一つによってターンオンされ得る。このために、例えば、ＤＣＧトランジスタＧＴのゲートはＯＲゲートＯＲＧの出力に連結され、ＯＲゲートＯＲＧはリセット信号ＲＧとゲイン制御信号ＣＧＣＳをＯＲ演算してＤＣＧトランジスタＧＴのゲートに提供することができる。
【００６０】
ＤＣＧトランジスタＧＴがターンオンされる場合、フローティングディフュージョンＦＤが電源電圧ＶＤＤにリセットされ得、フローティングディフュージョンＦＤのキャパシタンスがキャパシタＣ１のキャパシタンスとキャパシタＣ２のキャパシタンスの合計に増加し得る。すなわち、ＤＣＧトランジスタＧＴがターンオフされた場合、フローティングディフュージョンＦＤはキャパシタＣ１のキャパシタンスを有するのでイメージセンサ１００がハイコンバージョンゲイン（Ｈｉｇｈ  Ｃｏｎｖｅｒｓｉｏｎ  Ｇａｉｎ）モードでイメージ信号を生成し、ＤＣＧトランジスタＧＴがターンオンされた場合、フローティングディフュージョンＦＤのキャパシタンスはキャパシタＣ２のキャパシタンスだけ増加するので、イメージセンサ１００がローコンバージョンゲイン（Ｌｏｗ  Ｃｏｎｖｅｒｓｉｏｎ  Ｇａｉｎ）モードでイメージ信号を生成し得る。
【００６１】
いくつかの実施形態で、キャパシタＣ１のキャパシタンスとキャパシタＣ２のキャパシタンスの比は約１：３であり得るが、実施形態はこれに制限されるものではない。
【００６２】
本実施形態では、リセットトランジスタＲＴと駆動トランジスタＤＴがそれぞれ電源電圧ＶＤＤの提供を受けることが示されているが、実施形態はこれに制限されるものではない。必要に応じて、リセットトランジスタＲＴと駆動トランジスタＤＴに提供される電圧は図示されたものと異なる形態に変形することもできる。例えば、本発明のいくつかの実施形態で、リセットトランジスタＲＴには第１電圧が提供され、駆動トランジスタＤＴには第１電圧と異なる第２電圧が印加され得る。
【００６３】
図６は図１のピクセルアレイとリードアウト回路を示すブロック図である。
【００６４】
図６を参照すると、ピクセルアレイ１４０は複数のピクセルＰＸ（ｉ，ｊ）を含み得る。複数のピクセルＰＸ（ｉ，ｊ）は複数のロー（ｉ）（ｒｏｗ：行）と複数のカラム（ｊ）（ｃｏｌｕｍｎ：列）に整列し得る。複数のロー（ｉ）それぞれごとにローラインが配置され、複数のカラム（ｊ）ごとにカラムラインが配置される。各ピクセルＰＸ（ｉ，ｊ）は伝送信号ＴＧ（ｉ），ＴＧ（ｉ＋１），ＴＧ（ｉ＋２）および選択信号ＳＥＬ（ｉ），ＳＥＬ（ｉ＋１），ＳＥＬ（ｉ＋２）により選択され、ピクセル信号ＶＯ（ｊ），ＶＯ（ｊ＋１），ＶＯ（ｊ＋２）を出力し得る。
【００６５】
リードアウト回路１５０は、ピクセルアレイ１４０の複数のカラム（ｊ）と連結された複数の比較器１５２（ｊ），１５２（ｊ＋１），１５２（ｊ＋２）と複数のカウンタ１５４（ｊ），１５４（ｊ＋１），１５４（ｊ＋２）を含み得る。リードアウト回路１５０は、例えば、このような複数の比較器１５２（ｊ），１５２（ｊ＋１），１５２（ｊ＋２）と複数のカウンタ（１５４（ｊ），１５４（ｊ＋１），１５４（ｊ＋２）を介して相関二重サンプリングとアナログデジタル変換動作を遂行し得る。
【００６６】
ランプ信号生成器１６０はランプ信号ＶＲを生成し得る。ランプ信号ＶＲはアナログ信号であるピクセル信号ＶＯ（ｊ），ＶＯ（ｊ＋１），ＶＯ（ｊ＋２）をデジタル信号ＯＤ（ｊ），ＯＤ（ｊ＋１），ＯＤ（ｊ＋２）に変換するための信号として、例えば、三角波の形態を有し得る。
【００６７】
ランプ信号生成器１６０は、例えば、コントロールレジスタブロック１１０で生成されたランプイネーブル信号Ｒ＿ＥＮに応答してランプ信号ＶＲを生成し得る。いくつかの実施形態で、ランプ信号生成器１６０は、ランプイネーブル信号Ｒ＿ＥＮがイネーブルされる区間の間、ランプ信号ＶＲに電圧降下によるパルスが生成されるようにすることによってランプ信号ＶＲを制御できるが、実施形態はこれに制限されるものではない。
【００６８】
ランプ信号生成器１６０により生成されたランプ信号ＶＲはそれぞれの比較器１５２（ｊ），１５２（ｊ＋１），１５２（ｊ＋２）に提供され得る。それぞれの比較器１５２（ｊ），１５２（ｊ＋１），１５２（ｊ＋２）は一つのピクセルＰＸ（ｉ，ｊ）のカラムライン（ｊ）に１対１で対応し得る。
【００６９】
比較器１５２（ｊ），１５２（ｊ＋１），１５２（ｊ＋２）はランプ信号ＶＲとピクセル信号ＶＯ（ｊ），ＶＯ（ｊ＋１），ＶＯ（ｊ＋２）を比較し得る。具体的には、比較器１５２（ｊ），１５２（ｊ＋１），１５２（ｊ＋２）は、ランプ信号ＶＲとピクセル信号ＶＯ（ｊ），ＶＯ（ｊ＋１），ＶＯ（ｊ＋２）のリセット電圧を比較し、ランプ信号ＶＲとピクセル信号ＶＯ（ｊ），ＶＯ（ｊ＋１），ＶＯ（ｊ＋２）のシグナル電圧を１次比較し、ランプ信号ＶＲとピクセル信号ＶＯ（ｊ），ＶＯ（ｊ＋１），ＶＯ（ｊ＋２）のシグナル電圧を２次比較し得る。これに関する具体的な説明は後述する。
【００７０】
いくつかの実施形態で、比較器１５２（ｊ），１５２（ｊ＋１），１５２（ｊ＋２）は、ランプ信号ＶＲとピクセル信号ＶＯ（ｊ），ＶＯ（ｊ＋１），ＶＯ（ｊ＋２）を比較し、その結果による比較信号を出力し得る。このような比較信号は、ランプ信号ＶＲとピクセル信号ＶＯ（ｊ），ＶＯ（ｊ＋１），ＶＯ（ｊ＋２）のうちのいずれかの方が大きいのかをバイナリ信号で示し得る。例えば、ランプ信号ＶＲが大きい場合には「１」を出力し、ピクセル信号ＶＯ（ｊ），ＶＯ（ｊ＋１），ＶＯ（ｊ＋２）が大きい場合には「０」を出力する。または、これとは逆に出力するように構成することも可能である。
【００７１】
それぞれのカウンタ１５４（ｊ），１５４（ｊ＋１），１５４（ｊ＋２）は比較器１５２（ｊ），１５２（ｊ＋１），１５２（ｊ＋２）に１対１で対応し得る。すなわち、一つの比較信号が一つのカウンタ１５４（ｊ），１５４（ｊ＋１），１５４（ｊ＋２）によってカウントされ得る。ただし、実施形態はこれに制限されるものではない。
【００７２】
カウンタ１５４（ｊ），１５４（ｊ＋１），１５４（ｊ＋２）は、例えば、ランプイネーブル信号Ｒ＿ＥＮがイネーブルされた時点を基準として（または別途のカウンタ信号がイネーブルされた時点を基準として）、比較器１５２（ｊ），１５２（ｊ＋１），１５２（ｊ＋２）で出力した比較信号がどのくらいの間同じ値を維持するのかをカウントする。そして、そのカウンティング結果に基づいて、アナログ信号であるピクセル信号ＶＯ（ｊ），ＶＯ（ｊ＋１），ＶＯ（ｊ＋２）に対するデジタル信号ＯＤ（ｊ），ＯＤ（ｊ＋１），ＯＤ（ｊ＋２）を出力し得る。
【００７３】
制御信号生成器１５６（ｊ），１５６（ｊ＋１），１５６（ｊ＋２）はそれぞれゲイン制御信号ＣＧＣＳ（ｊ），ＣＧＣＳ（ｊ＋１），ＣＧＣＳ（ｊ＋２）を生成し得る。具体的には、制御信号生成器１５６（ｊ），１５６（ｊ＋１），１５６（ｊ＋２）は比較器１５２（ｊ），１５２（ｊ＋１），１５２（ｊ＋２）の出力に基づいてゲイン制御信号ＣＧＣＳ（ｊ），ＣＧＣＳ（ｊ＋１），ＣＧＣＳ（ｊ＋２）を生成し得る。これに関するより具体的な説明は後述する。
【００７４】
制御信号生成器１５６（ｊ），１５６（ｊ＋１），１５６（ｊ＋２）から生成されたゲイン制御信号ＣＧＣＳ（ｊ），ＣＧＣＳ（ｊ＋１），ＣＧＣＳ（ｊ＋２）はカラムラインを介して複数のピクセルＰＸ（ｉ，ｊ）に提供され得る。
【００７５】
図６では制御信号生成器１５６（ｊ），１５６（ｊ＋１），１５６（ｊ＋２）は比較器１５２（ｊ），１５２（ｊ＋１），１５２（ｊ＋２）の出力に基づいてゲイン制御信号ＣＧＣＳ（ｊ），ＣＧＣＳ（ｊ＋１），ＣＧＣＳ（ｊ＋２）を生成する構成を示しているが、実施形態はこれに制限されるものではない。他のいくつかの実施形態で、制御信号生成器１５６（ｊ），１５６（ｊ＋１），１５６（ｊ＋２）はカウンタ１５４（ｊ），１５４（ｊ＋１），１５４（ｊ＋２）の出力に基づいてゲイン制御信号ＣＧＣＳ（ｊ），ＣＧＣＳ（ｊ＋１），ＣＧＣＳ（ｊ＋２）を生成することもできる。
【００７６】
以下、図５ないし図８を参照して、いくつかの実施形態によるイメージセンシング装置の動作を説明する。
【００７７】
図７はいくつかの実施形態によるイメージセンシング装置の動作を説明するためのタイミング図である。図８は図６のリードアウト回路から出力されるデジタル信号の構造を説明するための図である。
【００７８】
図７に示すランプ信号ＶＲは選択信号ＳＥＬが論理ハイレバル（以下、Ｈレベル）を維持する１センシング周期１Ｈの間比較器１５２に提供される信号である。
【００７９】
すなわち、ランプ信号生成器１６０は、選択信号ＳＥＬがＨレベルを維持する１センシング周期１Ｈの間、基準電圧からランプリセット電圧Ｖ１まで第１レベルｄＶ１だけ下降する第１パルスＰ１と、基準電圧からランプリファレンス電圧ＲＥＦまで第２レベルｄＶ２だけ下降する第２パルスＰ２と、基準電圧からランプシグナル電圧Ｖ３まで第３レベルｄＶ３だけ下降する第３パルスＰ３が順次に印加されるランプ信号ＶＲを比較器１５２に提供し得る。
【００８０】
具体的には、ランプ信号生成器１６０は、１センシング周期１Ｈの間、ランプイネーブル信号Ｒ＿ＥＮに応答し、第１大きさを有する第１パルスＰ１と第１大きさより大きい第２大きさを有する第２パルスＰ２と、第２大きさより大きい第３大きさを有する第３パルスＰ３を順次にランプ信号ＶＲとして生成し、これを比較器１５２に提供し得る。
【００８１】
ここで、ランプリファレンス電圧ＲＥＦはランプリセット電圧Ｖ１とランプシグナル電圧Ｖ３の間で決定され得る。すなわち、ランプ信号ＶＲの第２パルスＰ２は基準電圧から第１レベルｄＶ１よりはさらに下降し、第３レベルｄＶ３よりは少なく下降し得る。
【００８２】
いくつかの実施形態で、ランプリファレンス電圧ＲＥＦはリードアウト回路１５０に含まれたアナログデジタルコンバータの飽和電圧（ｓａｔｕｒａｔｉｏｎ  ｖｏｌｔａｇｅ）で決定されるが、実施形態はこれに制限されるものではない。
【００８３】
図７に示す選択信号ＳＥＬ、リセット信号ＲＧ、伝送信号ＴＧなどは例えば、コントロールレジスタブロック（図１の１１０）の制御を受けるタイミングジェネレータ（図１の１２０）から提供されるが、実施形態はこれに制限されるものではない。
【００８４】
図５ないし図７を参照すると、第１区間Ｔ１で、リセット信号ＲＧがＨレベルになり、リセットトランジスタＲＴがターンオンされる。そして、ＤＣＧトランジスタＧＴのゲートに連結されたＯＲゲートＯＲＧにもＨレベルのリセット信号ＲＧが提供されるので、ＯＲゲートＯＲＧの出力もＨレベルになる。したがって、ＤＣＧトランジスタＧＴもターンオンされる。
【００８５】
そのためリセット電圧がフローティングディフュージョンＦＤとキャパシタＣ２に提供され、フローティングディフュージョンＦＤとキャパシタＣ２がリセットされる。本実施形態で、リセット電圧は、例えば電源電圧ＶＤＤであり得る。以下、リセット電圧が電源電圧ＶＤＤであることを例に挙げて説明する。
【００８６】
次に、リセット信号ＲＧがＨレベルから論理ローレベル（以下、Ｌレベル）に遷移すると、リセットトランジスタＲＴとＤＣＧトランジスタＧＴがターンオフされる。一方、駆動トランジスタＤＴはフローティングディフュージョンＦＤに保存された電荷（電源電圧ＶＤＤによりリセットされた電荷）に基づいてピクセル信号ＶＯを生成し、選択トランジスタＳＴがターンオンされているので、生成されたピクセル信号ＶＯはカラムラインに沿ってリードアウト回路１５０に出力される。
【００８７】
ピクセル信号ＶＯの提供を受けたリードアウト回路１５０は提供されたピクセル信号ＶＯを第１パルスＰ１と比較してピクセルＰＸのリセット信号をデジタル信号ＯＤに変換する。
【００８８】
次に、第２区間Ｔ２で、伝送信号ＴＧがＬレベルからＨレベルに遷移すると、電荷転送トランジスタＣＴがターンオンされる。電荷転送トランジスタＣＴがターンオンされると、光電素子ＰＤにより生成された電荷がフローティングディフュージョンＦＤに提供される（または、光電素子ＰＤに入射される光によってフローティングディフュージョンＦＤに保存された電荷量が変更される）。
【００８９】
駆動トランジスタＤＴはフローティングディフュージョンＦＤに保存された電荷（光電素子ＰＤにより生成された電荷）に基づいてピクセル信号ＶＯを生成し、選択トランジスタＳＴがターンオンされているので、生成されたピクセル信号ＶＯはカラムラインに沿ってリードアウト回路１５０に出力される。
【００９０】
もし、センシングされたイメージの光パワーが低い場合（例えば、暗い環境の場合）、ピクセル信号ＶＯの電圧レベルはローピクセル信号ＶＯＬのようにリセット信号に比べて少しだけ変わるか、或いはセンシングされたイメージの光パワーが高い場合（例えば、明るい環境の場合）、ピクセル信号ＶＯの電圧レベルはハイピクセル信号ＶＯＨのようにリセット信号に比べて多く変わる。
【００９１】
このようなローピクセル信号ＶＯＬはセンシング効率を極大化するために、フローティングディフュージョンＦＤのキャパシタンスを増加させずハイコンバージョンゲイン（ＨＣＧ；Ｈｉｇｈ  Ｃｏｎｖｅｒｓｉｏｎ  Ｇａｉｎ）でイメージ信号を生成することが好ましく、ハイピクセル信号ＶＯＨはセンシング飽和レベル（ｓｅｎｓｉｎｇ  ｓａｔｕｒａｔｉｏｎ  ｌｅｖｅｌ）を極大化するために、フローティングディフュージョンＦＤのキャパシタンスを増加させてローコンバージョンゲイン（ＬＣＧ；Ｌｏｗ  Ｃｏｎｖｅｒｓｉｏｎ  Ｇａｉｎ）でイメージ信号を生成することが好ましい。
【００９２】
これを決定するために、ピクセル信号ＶＯの提供を受けたリードアウト回路１５０は提供されたピクセル信号ＶＯを第２パルスＰ２と比較してゲイン制御信号ＣＧＣＳの信号レベルを決定する。
【００９３】
第２区間Ｔ２で、第２パルスＰ２がランプリファレンス電圧ＲＥＦまで下降した後、第３区間Ｔ３で、第２パルスＰ２はランプリファレンス電圧ＲＥＦを維持する。
【００９４】
この時、制御信号生成器１５６は比較器１５２の信号をモニタリングし、第２区間Ｔ２でピクセルＰＸから提供されたピクセル信号ＶＯがローピクセル信号ＶＯＬであるか、ハイピクセル信号ＶＯＨであるかを決定する。
【００９５】
例えば、ピクセルＰＸから提供されたピクセル信号ＶＯがローピクセル信号ＶＯＬであれば、比較器１５２はピクセル信号ＶＯがランプ信号ＶＲより大きい状態であることを指示する０を出力し、制御信号生成器１５６はこの提供を受けて今回のセンシング周期１Ｈではハイコンバージョンゲインでイメージ信号を生成しなければならないことがわかる。また、ピクセルＰＸから提供されたピクセル信号ＶＯがハイピクセル信号ＶＯＨであれば、比較器１５２はピクセル信号ＶＯがランプ信号ＶＲより小さい状態であることを指示する１を出力し、制御信号生成器１５６はこの提供を受けて今回のセンシング周期１Ｈではローコンバージョンゲインでイメージ信号を生成しなければならないことがわかる。
【００９６】
次に、第４区間Ｔ４で、制御信号生成器１５６がＨレベルまたはＬレベルのゲイン制御信号ＣＧＣＳを生成して出力する。
【００９７】
ピクセルＰＸから提供されたピクセル信号ＶＯがローピクセル信号ＶＯＬであれば制御信号生成器１５６はＬレベルのゲイン制御信号ＣＧＣＳを出力してＤＣＧトランジスタＧＴがターンオフ状態を維持するようにする。第４区間Ｔ４でリセット信号ＲＧはＬレベルを維持するので、ＤＣＧトランジスタＧＴはゲイン制御信号ＣＧＣＳの信号レベルによってターンオンまたはターンオフが決定される。
【００９８】
駆動トランジスタＤＴはフローティングディフュージョンＦＤに保存された電荷（光電素子ＰＤにより生成された電荷）に基づいてピクセル信号ＶＯを生成し、選択トランジスタＳＴがターンオンされているので、生成されたピクセル信号ＶＯはカラムラインに沿ってリードアウト回路１５０に出力される。
【００９９】
ピクセル信号ＶＯの提供を受けたリードアウト回路１５０は提供されたピクセル信号ＶＯを第３パルスＰ３と比較してピクセルＰＸのイメージ信号をデジタル信号ＯＤに変換する。
【０１００】
具体的には、比較器１５２は特定時点（例えば、比較器１５２がイネーブルされる時点）からランプ信号ＶＲとピクセル信号ＶＯを比較し、その比較結果を比較信号としてカウンタ１５４に出力する。カウンタ１５４は比較信号をカウントしてピクセル信号ＶＯをデジタル信号ＯＤに変換し得る。
【０１０１】
逆に、ピクセルＰＸから提供されたピクセル信号ＶＯがハイピクセル信号ＶＯＨであれば制御信号生成器１５６はＨレベルのゲイン制御信号ＣＧＣＳを出力してＤＣＧトランジスタＧＴをターンオンさせる。そのため、フローティングディフュージョンＦＤのキャパシタンスがキャパシタＣ２の影響に応じて増加し、フローティングディフュージョンＦＤのキャパシタンス変化に応じてピクセル信号ＶＯの信号レベルが変化し得る。
【０１０２】
駆動トランジスタＤＴはフローティングディフュージョンＦＤに保存された電荷（光電素子ＰＤにより生成された電荷）に基づいてピクセル信号ＶＯを生成し、選択トランジスタＳＴがターンオンされているので、生成されたピクセル信号ＶＯはカラムラインに沿ってリードアウト回路１５０に出力される。
【０１０３】
ピクセル信号ＶＯの提供を受けたリードアウト回路１５０は提供されたピクセル信号ＶＯを第３パルスＰ３と比較してピクセルＰＸのイメージ信号をデジタル信号ＯＤに変換する。
【０１０４】
具体的には、比較器１５２は特定時点（例えば、比較器１５２がイネーブルされる時点）からランプ信号ＶＲとピクセル信号ＶＯを比較し、その比較結果を比較信号としてカウンタ１５４に出力し得る。カウンタ１５４は比較信号をカウントしてピクセル信号ＶＯをデジタル信号ＯＤに変換し得る。
【０１０５】
図８を参照すると、１個のセンシング周期１Ｈごとにリードアウト回路１５０から出力されるデジタル信号ＯＤはデジタルイメージデータＤＩＤとコンバージョンゲイン情報ＧＩを含み得る。
【０１０６】
デジタルイメージデータＤＩＤは例えば、ピクセルＰＸのイメージ信号とピクセルＰＸのリセット信号の差に基づいて生成されたデータであり、コンバージョンゲイン情報ＧＩはデジタルイメージデータＤＩＤがローコンバージョンゲインで生成されたデータであるか、そうでなければハイコンバージョンゲインで生成されたデータであるかを指示する情報であり得る。
【０１０７】
このように生成されたデジタル信号ＯＤはイメージ信号（図１のＩＭＳ）の形態でイメージセンサ１００外部のイメージプロセッサ９００に提供され得る。イメージプロセッサ９００はコンバージョンゲイン情報ＧＩに基づいてデジタルイメージデータＤＩＤに対して必要な処理を決定してこれを遂行し得る。
【０１０８】
図９はいくつかの実施形態によるイメージセンシング装置の効果を説明するための図である。
【０１０９】
図８および図９を参照すると、本実施形態によるイメージセンシング装置は、選択信号ＳＥＬがＨレベルを維持する１センシング周期１Ｈ内で、センシングされたイメージの光パワーとランプリファレンス電圧ＲＥＦを比較することによって、互いに異なるゲインモードでデジタル信号ＯＤを生成することができる。
【０１１０】
もし、センシングされたイメージの光パワーがランプリファレンス電圧ＲＥＦより低いと、ダイナミックレンジより光効率がさらに重要であるため、センシング効率を極大化するために、ハイコンバージョンゲインでデジタル信号ＯＤを生成する。逆に、センシングされたイメージの光パワーがランプリファレンス電圧ＲＥＦより高いと、ダイナミックレンジを最大限大きくするようにするために、ローコンバージョンゲインでデジタル信号ＯＤを生成する。
【０１１１】
本実施形態では、以前のフレームのイメージや他のセンシング周期のイメージ信号に基づいてコンバージョンゲインまたはローコンバージョンゲインを決定せず、１センシング周期１Ｈ内でハイコンバージョンゲインまたはローコンバージョンゲインを決定する動作と、デジタル信号ＯＤを生成する動作がすべて行われる。したがって、イメージセンサの高速動作が可能である。
【０１１２】
以下、図１０および図１１を参照して、いくつかの実施形態によるイメージセンシング装置について説明する。以下では先立って説明した実施形態と同じ構成に対する説明は省略して差異点を中心に説明する。
【０１１３】
図１０は他のいくつかの実施形態によるイメージセンシング装置のブロック図である。図１１は図１０のタイミング制御器の例示的な回路図である。
【０１１４】
図１０を参照すると、イメージセンサ２００のリードアウト回路１５０はタイミング制御器１５８（ｊ），１５８（ｊ＋１），１５８（ｊ＋２）をさらに含み得る。
【０１１５】
タイミング制御器１５８（ｊ），１５８（ｊ＋１），１５８（ｊ＋２）は、制御信号生成器１５６（ｊ），１５６（ｊ＋１），１５６（ｊ＋２）から第１ゲイン制御信号ＣＧＣＳ１（ｊ），ＣＧＣＳ１（ｊ＋１），ＣＧＣＳ１（ｊ＋２）の提供を受け、ＤＣＧトランジスタ（図５のＧＴ）に第２ゲイン制御信号ＣＧＣＳ２（ｊ），ＣＧＣＳ２（ｊ＋１），ＣＧＣＳ２（ｊ＋２）を提供し得る。ＤＣＧトランジスタ（図５のＧＴ）は、第２ゲイン制御信号ＣＧＣＳ２（ｊ），ＣＧＣＳ２（ｊ＋１），ＣＧＣＳ２（ｊ＋２）の信号レベルに応じてターンオンまたはターンオフされ得る。
【０１１６】
タイミング制御器１５８（ｊ），１５８（ｊ＋１），１５８（ｊ＋２）は、制御信号生成器１５６（ｊ），１５６（ｊ＋１），１５６（ｊ＋２）が生成する第１ゲイン制御信号ＣＧＣＳ１（ｊ），ＣＧＣＳ１（ｊ＋１），ＣＧＣＳ１（ｊ＋２）のタイミングを調節し、第２ゲイン制御信号ＣＧＣＳ２（ｊ），ＣＧＣＳ２（ｊ＋１），ＣＧＣＳ２（ｊ＋２）の形態でＤＣＧトランジスタ（図５のＧＴ）に提供することができる。すなわち、第１ゲイン制御信号ＣＧＣＳ１（ｊ），ＣＧＣＳ１（ｊ＋１），ＣＧＣＳ１（ｊ＋２）と第２ゲイン制御信号ＣＧＣＳ２（ｊ），ＣＧＣＳ２（ｊ＋１），ＣＧＣＳ２（ｊ＋２）は、その信号レベルは互いに同一であるが、信号の遷移（ｔｒａｎｓｉｔｉｏｎ）タイミングが互いに異なり得る。
【０１１７】
このようなタイミング制御器１５８（ｊ），１５８（ｊ＋１），１５８（ｊ＋２）は様々な形態で実施することができる。以下、図１１を参照して、タイミング制御器１５８（ｊ），１５８（ｊ＋１），１５８（ｊ＋２）の一例について説明する。
【０１１８】
図１１を参照すると、タイミング制御器１５８は第１スイッチ１５８ａ、保存部１５８ｂ、第２スイッチ１５８ｃを含み得る。
【０１１９】
第１スイッチ１５８ａは第１スイッチ信号ＳＷ１により制御され、第１スイッチ１５８ａがターンオンされると、例えば、制御信号生成器１５６から提供されたゲイン制御信号ＣＧＣＳを保存部１５８ｂに保存し得る。
【０１２０】
第２スイッチ１５８ｃは、第２スイッチ信号ＳＷ２により制御され、第２スイッチ１５８ｃがターンオンされると、保存部１５８ｂに保存されたゲイン制御信号ＣＧＣＳを例えば、ＤＣＧトランジスタ（図５のＧＴ）に提供し得る。
【０１２１】
そのため、タイミング制御器１５８に提供されたゲイン制御信号ＣＧＣＳはそのタイミングが調節されて（例えば、遅延されて）外部に提供され得る。
【０１２２】
図１２は他のいくつかの実施形態によるイメージセンシング装置の動作を説明するためのタイミング図である。以下でも、説明した実施形態と同じ動作に対する説明は省略して差異点を中心に説明する。
【０１２３】
図１０ないし図１２を参照すると、第３区間Ｔ３で、制御信号生成器１５６が第１ゲイン制御信号ＣＧＣＳ１を生成する間、第１スイッチ信号ＳＷ１はＨレベルに遷移し、第２スイッチ信号ＳＷ２はＬレベルを維持する。そのため、第１ゲイン制御信号ＣＧＣＳ１はタイミング制御器１５８の保存部１５８ｂに保存され得る。この時、第２スイッチ１５８ｃがターンオフ状態であるため、第１ゲイン制御信号ＣＧＣＳ１がＤＣＧトランジスタ（図５のＧＴ）に提供されない。
【０１２４】
引き続き、第１スイッチ信号ＳＷ１はＬレベルに遷移し、第２スイッチ信号ＳＷ２はＨレベルに遷移する。そのため、タイミング制御器１５８の保存部１５８ｂに保存された第１ゲイン制御信号ＣＧＣＳ１が第２ゲイン制御信号ＣＧＣＳ２としてＤＣＧトランジスタ（図５のＧＴ）に提供される。
【０１２５】
このように、ゲイン制御信号ＣＧＣＳが生成されるタイミングとゲイン制御信号ＣＧＣＳがＤＣＧトランジスタ（図５のＧＴ）に提供されるタイミングを互いに分離させることによって、ピクセルＰＸにリードアウト回路１５０よるネガティブフィードバック（ｎｅｇａｔｉｖｅ  ｆｅｅｄｂａｃｋ）が発生することを防止することができる。
【０１２６】
以上ではイメージセンサで、ピクセル信号を生成および出力する単位センシングユニットが一つのピクセルＰＸに対応する例について説明したが、実施形態はこれに制限されるものではない。イメージセンサの単位センシングユニットがこれとは異なり複数のピクセルＰＸに対応する形態で発明が実施されることもできる。以下、その一部の実施形態について説明するが、実施形態が下記の例示に制限されるものではない。
【０１２７】
図１３はさらに他のいくつかの実施形態によるイメージセンシング装置のピクセルアレイを説明するための例示的な図である。
【０１２８】
図１３を参照すると、イメージセンサ３００のピクセルアレイはテトラ（ｔｅｔｒａ）パターンで構成することができる。図１３のテトラパターンは４行と４列の１６個のフィルタのみを有する場合を示すが、これは便宜上一部のフィルタ領域のみを示したことに過ぎず、実施形態はこれに制限されるものではない。すなわち、テトラパターンのフィルタ個数はいくらでも異なるように適用することができる。
【０１２９】
テトラパターンはＲｅｄ、Ｇｒｅｅｎ、およびＢｌｕｅの三つ色相からなるフィルタを含み得る。すなわち、ＲフィルタＲは赤色のみを、ＧフィルタＧｒ，Ｇｂは緑色のみを、そしてＢフィルタＢは青色のみを透過させる光学フィルタであり得る。
【０１３０】
テトラパターンは図１３のようにそれぞれのＲ、Ｇ、ＢフィルタＲ，Ｇｂ，Ｇｒ，Ｂが一定のパターンを有して配置される。人間の視覚特性を考慮してＧフィルタは図１３のように、ＲフィルタＲの横に位置するＧフィルタＧｒとＢフィルタＢの横に位置するＧフィルタＧｂを含み得る。
【０１３１】
それぞれのカラーフィルタ（例えば、Ｒ，Ｇｒ，Ｇｂ，またはＢそれぞれ）が２ｘ２行列で構成された単位センシングユニットを形成してテトラパターンを形成し得る。テトラパターンは同一カラーフィルタ（例えば、Ｒ，Ｇｒ，Ｇｂ，またはＢ）それぞれが互いに隣接して空間類似度が高くなる。これにより、例えば、ビニングを行うことによるノイズを効果的に低減させることができる。
【０１３２】
図１４はさらに他のいくつかの実施形態によるイメージセンシング装置のピクセル回路を示す回路図である。
【０１３３】
図１４を参照すると、図１３を参照して説明したテトラパターンでは、例えば、４個の光電素子ＰＤ１，ＰＤ２，ＰＤ３，ＰＤ４が１個のフローティングディフュージョンＦＤを共有し得る。そして、図面に示すように、４個の光電素子ＰＤ１，ＰＤ２，ＰＤ３，ＰＤ４がリセットトランジスタＲＴ、駆動トランジスタＤＴおよび選択トランジスタＳＴも共有し得る。
【０１３４】
光電素子ＰＤ１は伝送信号ＴＧ（ｉ）がＨレベルになると、電荷転送トランジスタＴＧがターンオンされてフローティングディフュージョンＦＤに連結され得る。光電素子ＰＤ２は伝送信号ＴＧ（ｉ＋１）がＨレベルになると、電荷転送トランジスタＴＧがターンオンされてフローティングディフュージョンＦＤに連結され得る。光電素子ＰＤ３は伝送信号ＴＧ（ｉ＋２）がＨレベルになると、電荷転送トランジスタＴＧがターンオンされてフローティングディフュージョンＦＤに連結され得る。光電素子ＰＤ４は伝送信号ＴＧ（ｉ＋３）がＨレベルになると、電荷転送トランジスタＴＧがターンオンされてフローティングディフュージョンＦＤに連結され得る。
【０１３５】
伝送信号ＴＧ（ｉ），ＴＧ（ｉ＋１），ＴＧ（ｉ＋２），ＴＧ（ｉ＋４）のタイミングを調節し、４個の光電素子ＰＤ１，ＰＤ２，ＰＤ３，ＰＤ４を含む単位センシングユニット別にコンバージョンゲインモードを決定し、決定されたコンバージョンゲインモードによるイメージデータを生成し得る。
【０１３６】
一方、イメージセンサのセンサアレイは、先立って説明した実施形態とは異なり、Ｎ＊Ｎ（Ｎは３以上の自然数）のピクセルが同じ色フィルタを有する単位センシングユニットを形成し、各単位センシングユニット別に独立したイメージ信号を生成するように変形して実施することもできる。
【０１３７】
図１５はさらに他のいくつかの実施形態によるイメージセンシング装置のピクセルアレイを説明するための例示的な図である。以下でも先立って説明した実施形態とは差異点を中心に説明する。
【０１３８】
図１５を参照すると、イメージセンサ４００の各ピクセルにはピクセル回路ＰＣとリードアウト回路ＲＯＣが配置される。
【０１３９】
ここで、各ピクセルに配置されたピクセル回路ＰＣは、例えば、図５に示すピクセル回路ＰＸを含み得、リードアウト回路ＲＯＣは図６に示す比較器１５２、カウンタ１５４および制御信号生成器１５６を含み得る。また、いくつかの実施形態で、リードアウト回路ＲＯＣは図１０に示す比較器１５２、カウンタ１５４、制御信号生成器１５６およびタイミング制御器１５８を含み得る。
【０１４０】
本実施形態では、各ピクセルにリードアウト回路ＲＯＣが配置されているので、各ピクセルがアナログ信号でないデジタル信号ＯＤを出力し得る。この時、各ピクセルから出力されるデジタル信号ＯＤは各ピクセルでセンシングしたデジタルイメージデータ（図８のＤＩＤ）に対応するコンバージョンゲイン情報（図８のＧＩ）を含み得る。そのため、各ピクセルで出力されるデジタル信号ＯＤは互いに異なるコンバージョンゲイン情報（図８のＧＩ）を含み得る。
【０１４１】
例えば、１フレームのイメージをセンシングする時、ピクセルＰＸ（ａ，ｂ）はローコンバージョンゲインに対応するコンバージョンゲイン情報（図８のＧＩ）と、ローコンバージョンゲインでセンシングされたデジタルイメージデータ（図８のＤＩＤ）を含むデジタル信号ＯＤを出力し、ピクセルＰＸ（ｃ，ｄ）はハイコンバージョンゲインに対応するコンバージョンゲイン情報（図８のＧＩ）と、ハイコンバージョンゲインでセンシングされたデジタルイメージデータ（図８のＤＩＤ）を含むデジタル信号ＯＤを出力し得る。
【０１４２】
いくつかの実施形態で、イメージセンサ４００が互いに積層された上部基板と下部基板を含む場合、各ピクセルに含まれるリードアウト回路ＲＯＣは下部基板に配置されるが、実施形態はこれに制限されるものではない。
【０１４３】
図１６はマルチカメラモジュールを含む電子装置のブロック図である。図１７は図１６のカメラモジュールの詳細ブロック図である。
【０１４４】
図１６を参照すると、電子装置１０００はカメラモジュールグループ１１００、アプリケーションプロセッサ１２００、ＰＭＩＣ１３００および外部メモリ１４００を含み得る。
【０１４５】
カメラモジュールグループ１１００は複数のカメラモジュール１１００ａ，１１００ｂ，１１００ｃを含み得る。たとえ図面には３個のカメラモジュール１１００ａ，１１００ｂ，１１００ｃが配置された実施形態が示されているが、実施形態はこれに制限されるものではない。いくつかの実施形態で、カメラモジュールグループ１１００は２個のカメラモジュールのみを含むように変形して実施することができる。また、いくつかの実施形態で、カメラモジュールグループ１１００はｎ個（ｎは４以上の自然数）のカメラモジュールを含むように変形して実施することもできる。
【０１４６】
以下、図１７を参照して、カメラモジュール１１００ｂの詳細構成についてより具体的に説明するが、以下の説明は実施形態により他のカメラモジュール１１００ａ，１１００ｃに対しても同様に適用することができる。
【０１４７】
図１７を参照すると、カメラモジュール１１００ｂはプリズム１１０５、光学経路フォールディング要素（Ｏｐｔｉｃａｌ  Ｐａｔｈ  Ｆｏｌｄｉｎｇ  Ｅｌｅｍｅｎｔ、以下、「ＯＰＦＥ」）１１１０、アクチュエータ１１３０、イメージセンシング装置１１４０および保存部１１５０を含み得る。
【０１４８】
プリズム１１０５は光反射物質の反射面１１０７を含んで外部から入射される光Ｌの経路を変更させ得る。
【０１４９】
いくつかの実施形態で、プリズム１１０５は第１方向Ｘに入射される光Ｌの経路を第１方向Ｘに垂直である第２方向Ｙに変更させ得る。また、プリズム１１０５は光反射物質の反射面１１０７を中心軸１１０６を中心にＡ方向に回転させたり、中心軸１１０６をＢ方向に回転させて第１方向Ｘに入射される光Ｌの経路を垂直である第２方向Ｙに変更させ得る。この時、ＯＰＦＥ１１１０も第１方向Ｘおよび第２方向Ｙと垂直である第３方向Ｚに移動し得る。
【０１５０】
いくつかの実施形態で、図面に示すように、プリズム１１０５のＡ方向の最大回転角度はプラス（＋）Ａ方向としては１５度（ｄｅｇｒｅｅ）以下であり、マイナス（−）Ａ方向としては１５度より大きくてもよいが、実施形態はこれに制限されるものではない。
【０１５１】
いくつかの実施形態で、プリズム１１０５はプラス（＋）またはマイナス（−）Ｂ方向に２０度内外、または１０度から２０度、または１５度から２０度の間で動くことができ、ここで、動く角度はプラス（＋）またはマイナス（−）Ｂ方向に同じ角度で動いたり、１度内外の範囲でほとんど類似の角度まで動くことができる。
【０１５２】
いくつかの実施形態で、プリズム１１０５は光反射物質の反射面１１０７を中心軸１１０６の延長方向と平行な第３方向（例えば、Ｚ方向）に移動し得る。
【０１５３】
ＯＰＦＥ１１１０は、例えばｍ（ここで、ｍは自然数）個のグループからなる光学レンズを含み得る。ｍ個のレンズは第２方向Ｙに移動してカメラモジュール１１００ｂの光学ズーム倍率（ｏｐｔｉｃａｌ  ｚｏｏｍ  ｒａｔｉｏ）を変更することができる。例えば、カメラモジュール１１００ｂの基本光学ズーム倍率をＺとする時、ＯＰＦＥ１１１０に含まれたｍ個の光学レンズを移動させる場合、カメラモジュール１１００ｂの光学ズーム倍率は３Ｚまたは５Ｚまたは５Ｚ以上の光学ズーム倍率に変更され得る。
【０１５４】
アクチュエータ１１３０はＯＰＦＥ１１１０または光学レンズ（以下、光学レンズという）を特定位置に移動させ得る。例えばアクチュエータ１１３０は正確なセンシングのためにイメージセンサ１１４２が光学レンズの焦点距離（ｆｏｃａｌ  ｌｅｎｇｔｈ）に位置するように光学レンズの位置を調整することができる。
【０１５５】
イメージセンシング装置１１４０はイメージセンサ１１４２、制御ロジック１１４４およびメモリ１１４６を含み得る。イメージセンサ１１４２は光学レンズを介して提供される光Ｌを利用してセンシング対象のイメージをセンシングすることができる。いくつかの実施形態で、イメージセンサ１１４２は先立って説明したイメージセンサ１００，２００，３００，４００の少なくとも一つを含み得る。
【０１５６】
制御ロジック１１４４はカメラモジュール１１００ｂの全般的な動作を制御することができる。例えば、制御ロジック１１４４は制御信号ラインＣＳＬｂを介して提供された制御信号によりカメラモジュール１１００ｂの動作を制御することができる。
【０１５７】
メモリ１１４６はキャリブレーションデータ１１４７のようなカメラモジュール１１００ｂの動作に必要な情報を保存し得る。キャリブレーションデータ１１４７はカメラモジュール１１００ｂが外部から提供された光Ｌを利用してイメージデータを生成するために必要な情報を含み得る。キャリブレーションデータ１１４７は、例えば、先立って説明した回転度（ｄｅｇｒｅｅ  ｏｆ  ｒｏｔａｔｉｏｎ）に関する情報、焦点距離（ｆｏｃａｌ  ｌｅｎｇｔｈ）に関する情報、光学軸（ｏｐｔｉｃａｌ  ａｘｉｓ）に関する情報などを含み得る。カメラモジュール１１００ｂが光学レンズの位置に応じて焦点距離が変わるマルチステート（ｍｕｌｔｉ  ｓｔａｔｅ）カメラ形態に具現化される場合、キャリブレーションデータ１１４７は光学レンズの各位置別（またはステート別）の焦点距離値とオートフォーカシング（ａｕｔｏ  ｆｏｃｕｓｉｎｇ）と関連する情報を含み得る。
【０１５８】
保存部１１５０はイメージセンサ１１４２を介してセンシングされたイメージデータを保存し得る。保存部１１５０はイメージセンシング装置１１４０の外部に配置され得、イメージセンシング装置１１４０を構成するセンサチップとスタックされた（ｓｔａｃｋｅｄ）形態で具現化されることができる。いくつかの実施形態で、保存部１１５０はＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｅｒａｓａｂｌｅ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ−Ｏｎｌｙ  Ｍｅｍｏｒｙ）で具現化できるが、実施形態はこれに制限されるものではない。
【０１５９】
図１６と図１７を共に参照すると、いくつかの実施形態で、複数のカメラモジュール１１００ａ，１１００ｂ，１１００ｃのそれぞれはアクチュエータ１１３０を含み得る。そのため、複数のカメラモジュール１１００ａ，１１００ｂ，１１００ｃのそれぞれはその内部に含まれたアクチュエータ１１３０の動作による互いに同一であるかまたは互いに異なるキャリブレーションデータ１１４７を含み得る。
【０１６０】
いくつかの実施形態で、複数のカメラモジュール１１００ａ，１１００ｂ，１１００ｃの一つのカメラモジュール（例えば、１１００ｂ）は先立って説明したプリズム１１０５とＯＰＦＥ１１１０を含む折り畳んだレンズ（ｆｏｌｄｅｄ  ｌｅｎｓ）形態のカメラモジュールであり、残りのカメラモジュール（例えば、１１００ａ，１１００ｃ）はプリズム１１０５とＯＰＦＥ１１１０が含まれないバーチカル（ｖｅｒｔｉｃａｌ）形態のカメラモジュールであり得るが、実施形態はこれに制限されるものではない。
【０１６１】
いくつかの実施形態で、複数のカメラモジュール１１００ａ，１１００ｂ，１１００ｃの一つのカメラモジュール（例えば、１１００ｃ）は例えば、ＩＲ（Ｉｎｆｒａｒｅｄ  Ｒａｙ）を利用して深度（ｄｅｐｔｈ）情報を抽出するバーチカル形態の深度カメラ（ｄｅｐｔｈ  ｃａｍｅｒａ）であり得る。この場合、アプリケーションプロセッサ１２００はこのような深度カメラから提供されたイメージデータと異なるカメラモジュール（例えば、１１００ａまたは１１００ｂ）から提供されたイメージデータを併合（ｍｅｒｇｅ：融合）して３次元深度イメージ（３Ｄ  ｄｅｐｔｈ  ｉｍａｇｅ）を生成することができる。
【０１６２】
いくつかの実施形態で、複数のカメラモジュール１１００ａ，１１００ｂ，１１００ｃの少なくとも二つのカメラモジュール（例えば、１１００ａ，１１００ｂ）は互いに異なる観測視野（Ｆｉｅｌｄ  ｏｆ  Ｖｉｅｗ、視野角）を有し得る。この場合、例えば、複数のカメラモジュール１１００ａ，１１００ｂ，１１００ｃの少なくとも二つのカメラモジュール（例えば、１１００ａ、１１００ｂ）の光学レンズが互いに異なってもよいが、これに制限されるものではない。
【０１６３】
また、いくつかの実施形態で、複数のカメラモジュール１１００ａ，１１００ｂ，１１００ｃそれぞれの視野角は互いに異なってもよい。この場合、複数のカメラモジュール１１００ａ，１１００ｂ，１１００ｃそれぞれに含まれた光学レンズも互いに異なってもよいが、これに制限されるものではない。
【０１６４】
いくつかの実施形態で、複数のカメラモジュール１１００ａ，１１００ｂ，１１００ｃのそれぞれは互いに物理的に分離して配置される。すなわち、一つのイメージセンサ１１４２のセンシング領域を複数のカメラモジュール１１００ａ，１１００ｂ，１１００ｃが分割して使用するのではなく、複数のカメラモジュール１１００ａ，１１００ｂ，１１００ｃそれぞれの内部に独立的なイメージセンサ１１４２が配置される。
【０１６５】
再び図１６を参照すると、アプリケーションプロセッサ１２００はイメージ処理装置１２１０、メモリコントローラ１２２０、内部メモリ１２３０を含み得る。アプリケーションプロセッサ１２００は複数のカメラモジュール１１００ａ，１１００ｂ，１１００ｃと分離して具現化されることができる。例えば、アプリケーションプロセッサ１２００と複数のカメラモジュール１１００ａ，１１００ｂ，１１００ｃは別途の半導体チップで互いに分離されて具現化されることができる。
【０１６６】
イメージ処理装置１２１０は、複数のサブイメージプロセッサ１２１２ａ，１２１２ｂ，１２１２ｃ、イメージ生成器１２１４およびカメラモジュールコントローラ１２１６を含み得る。
【０１６７】
イメージ処理装置１２１０は、複数のカメラモジュール１１００ａ，１１００ｂ，１１００ｃの個数に対応する個数の複数のサブイメージプロセッサ１２１２ａ，１２１２ｂ，１２１２ｃを含み得る。
【０１６８】
それぞれのカメラモジュール１１００ａ，１１００ｂ，１１００ｃから生成されたイメージデータは互いに分離されたイメージ信号ラインＩＳＬａ，ＩＳＬｂ，ＩＳＬｃを介して対応するサブイメージプロセッサ１２１２ａ，１２１２ｂ，１２１２ｃに提供される。例えば、カメラモジュール１１００ａから生成されたイメージデータはイメージ信号ラインＩＳＬａを介してサブイメージプロセッサ１２１２ａに提供され、カメラモジュール１１００ｂから生成されたイメージデータはイメージ信号ラインＩＳＬｂを介してサブイメージプロセッサ１２１２ｂに提供され、カメラモジュール１１００ｃから生成されたイメージデータはイメージ信号ラインＩＳＬｃを介してサブイメージプロセッサ１２１２ｃに提供される。このようなイメージデータの伝送は、例えば、ＭＩＰＩ（Ｍｏｂｉｌｅ  Ｉｎｄｕｓｔｒｙ  Ｐｒｏｃｅｓｓｏｒ  Ｉｎｔｅｒｆａｃｅ）に基づいたカメラ直列インターフェース（ＣＳＩ；Ｃａｍｅｒａ  Ｓｅｒｉａｌ  Ｉｎｔｅｒｆａｃｅ）を利用して行われるが、実施形態はこれに制限されるものではない。
【０１６９】
いくつかの実施形態で、それぞれのカメラモジュール１１００ａ，１１００ｂ，１１００ｃから生成されたイメージデータは先立って説明した単位センシングユニット別のコンバージョンゲイン情報（図８のＧＩ）を含み得る。このようなコンバージョンゲイン情報（図８のＧＩ）はサブイメージプロセッサ１２１２ａ，１２１２ｂ，１２１２ｃまたはイメージ生成器１２１４に提供されてイメージプロセシングに利用される。
【０１７０】
いくつかの実施形態で、それぞれのカメラモジュール１１００ａ，１１００ｂ，１１００ｃは、１フレームイメージを構成する第１および第２イメージ信号を生成するが、第１コンバージョンゲイン情報を含む第１イメージ信号をサブイメージプロセッサ１２１２ａ，１２１２ｂ，１２１２ｃまたはイメージ生成器１２１４に提供し、第１コンバージョンゲイン情報と異なる第２コンバージョンゲイン情報を含む第２イメージ信号をサブイメージプロセッサ１２１２ａ，１２１２ｂ，１２１２ｃまたはイメージ生成器１２１４に提供することができる。すなわち、１フレームをイメージを構成する第１および第２イメージ信号が互いに異なるコンバージョンゲイン情報を含み得る。
【０１７１】
サブイメージプロセッサ１２１２ａ，１２１２ｂ，１２１２ｃまたはイメージ生成器１２１４は第１イメージ信号に含まれた第１コンバージョンゲイン情報を利用して第１イメージプロセシングを行い、第２イメージ信号に含まれた第２コンバージョンゲイン情報を利用して第２イメージプロセシングを遂行し得る。
【０１７２】
一方、いくつかの実施形態で、一つのサブイメージプロセッサが複数のカメラモジュールに対応するように配置されてもよい。例えば、サブイメージプロセッサ１２１２ａとサブイメージプロセッサ１２１２ｃが示すように互いに分離されて具現化されるのではなく、一つのサブイメージプロセッサに統合されて具現化され、カメラモジュール１１００ａとカメラモジュール１１００ｃから提供されたイメージデータは、選択素子（例えば、マルチプレクサ）などにより選択された後、統合されたサブイメージプロセッサに提供される。
【０１７３】
それぞれのサブイメージプロセッサ１２１２ａ，１２１２ｂ，１２１２ｃに提供されたイメージデータはイメージ生成器１２１４に提供される。イメージ生成器１２１４は、イメージ生成情報（Ｇｅｎｅｒａｔｉｎｇ  Ｉｎｆｏｒｍａｔｉｏｎ）またはモード信号（Ｍｏｄｅ  Ｓｉｇｎａｌ）に応じてそれぞれのサブイメージプロセッサ１２１２ａ，１２１２ｂ，１２１２ｃから提供されたイメージデータを利用して出力イメージを生成し得る。
【０１７４】
具体的には、イメージ生成器１２１４はイメージ生成情報またはモード信号に応じて、互いに異なる視野角を有するカメラモジュール１１００ａ，１１００ｂ，１１００ｃから生成されたイメージデータの少なくとも一部を併合（ｍｅｒｇｅ：融合）して出力イメージを生成し得る。また、イメージ生成器１２１４はイメージ生成情報またはモード信号に応じて、互いに異なる視野角を有するカメラモジュール１１００ａ，１１００ｂ，１１００ｃから生成されたイメージデータのいずれか一つを選択して出力イメージを生成し得る。
【０１７５】
いくつかの実施形態で、イメージ生成情報はズーム信号（ｚｏｏｍ  ｓｉｇｎａｌ  ｏｒ  ｚｏｏｍ  ｆａｃｔｏｒ）を含み得る。また、いくつかの実施形態で、モード信号は例えば、ユーザ（ｕｓｅｒ）から選択されたモードに基づいた信号であり得る。
【０１７６】
イメージ生成情報がズーム信号（ズームファクタ）であり、それぞれのカメラモジュール１１００ａ，１１００ｂ，１１００ｃが互いに異なる観測視野（視野角）を有する場合、イメージ生成器１２１４はズーム信号の種類によって互いに異なる動作を行い得る。例えば、ズーム信号が第１信号の場合、カメラモジュール１１００ａから出力されたイメージデータとカメラモジュール１１００ｃから出力されたイメージデータを併合した後、併合されたイメージ信号と併合に使用しなかったカメラモジュール１１００ｂから出力されたイメージデータを利用して出力イメージを生成し得る。もし、ズーム信号が第１信号と異なる第２信号の場合、イメージ生成器１２１４は、このようなイメージデータ併合を行わず、それぞれのカメラモジュール１１００ａ，１１００ｂ，１１００ｃから出力されたイメージデータのいずれか一つを選択して出力イメージを生成し得る。しかし、実施形態はこれに制限されるものではなく、必要に応じてイメージデータを処理する方法はいくらでも変形して実施することができる。
【０１７７】
いくつかの実施形態で、イメージ生成器１２１４は複数のサブイメージプロセッサ１２１２ａ，１２１２ｂ，１２１２ｃの少なくとも一つから露出時間が相異なる複数のイメージデータを受信し、複数のイメージデータに対してＨＤＲ（ｈｉｇｈ  ｄｙｎａｍｉｃ  ｒａｎｇｅ）処理を行うことにより、ダイナミックレンジが増加した併合されたイメージデータを生成し得る。
【０１７８】
カメラモジュールコントローラ１２１６はそれぞれのカメラモジュール１１００ａ，１１００ｂ，１１００ｃに制御信号を提供することができる。カメラモジュールコントローラ１２１６から生成された制御信号は互いに分離された制御信号ラインＣＳＬａ，ＣＳＬｂ，ＣＳＬｃを介して対応するカメラモジュール１１００ａ，１１００ｂ，１１００ｃに提供される。
【０１７９】
複数のカメラモジュール１１００ａ，１１００ｂ，１１００ｃのいずれか一つはズーム信号を含むイメージ生成情報またはモード信号に応じてマスター（ｍａｓｔｅｒ）カメラ（例えば、１１００ｂ）に指定され、残りのカメラモジュール（例えば、１１００ａ，１１００ｃ）はスレーブ（ｓｌａｖｅ）カメラに指定される。このような情報は制御信号に含まれ、互いに分離された制御信号ラインＣＳＬａ，ＣＳＬｂ，ＣＳＬｃを介して対応するカメラモジュール１１００ａ，１１００ｂ，１１００ｃに提供される。
【０１８０】
ズームファクタまたは動作モード信号に応じてマスターおよびスレーブとして動作するカメラモジュールが変更され得る。例えば、カメラモジュール１１００ａの視野角がカメラモジュール１１００ｂの視野角より広く、ズームファクタが低いズーム倍率を示す場合、カメラモジュール１１００ｂがマスターとして動作し、カメラモジュール１１００ａがスレーブとして動作し得る。逆に、ズームファクタが高いズーム倍率を示す場合、カメラモジュール１１００ａがマスターとして動作し、カメラモジュール１１００ｂがスレーブとして動作し得る。
【０１８１】
いくつかの実施形態で、カメラモジュールコントローラ１２１６からそれぞれのカメラモジュール１１００ａ，１１００ｂ，１１００ｃに提供される制御信号はシンクイネーブル（ｓｙｎｃ  ｅｎａｂｌｅ）信号を含み得る。例えば、カメラモジュール１１００ｂがマスターカメラであり、カメラモジュール１１００ａ，１１００ｃがスレーブカメラである場合、カメラモジュールコントローラ１２１６はカメラモジュール１１００ｂにシンクイネーブル信号を伝送し得る。このようなシンクイネーブル信号の提供を受けたカメラモジュール１１００ｂは提供されたシンクイネーブル信号に基づいてシンク信号（ｓｙｎｃ  ｓｉｇｎａｌ）を生成し、生成されたシンク信号をシンク信号ラインＳＳＬを介してカメラモジュール１１００ａ，１１００ｃに提供することができる。カメラモジュール１１００ｂとカメラモジュール１１００ａ，１１００ｃはこのようなシンク信号に同期化されてイメージデータをアプリケーションプロセッサ１２００に伝送し得る。
【０１８２】
いくつかの実施形態で、カメラモジュールコントローラ１２１６から複数のカメラモジュール１１００ａ，１１００ｂ，１１００ｃに提供される制御信号はモード信号に応じたモード情報を含み得る。このようなモード情報に基づいて複数のカメラモジュール１１００ａ，１１００ｂ，１１００ｃはセンシング速度と関連して第１動作モードおよび第２動作モードで動作し得る。
【０１８３】
複数のカメラモジュール１１００ａ，１１００ｂ，１１００ｃは第１動作モードで、第１速度でイメージ信号を生成（例えば、第１フレームレートのイメージ信号を生成）してこれを第１速度より高い第２速度でエンコーディング（例えば、第１フレームレートより高い第２フレームレートのイメージ信号をエンコーディング）し、エンコーディングされたイメージ信号をアプリケーションプロセッサ１２００に伝送し得る。この時、第２速度は第１速度の３０倍以下であり得る。
【０１８４】
アプリケーションプロセッサ１２００は受信されたイメージ信号、言い換えればエンコーディングされたイメージ信号を内部に備えられるメモリ１２３０またはアプリケーションプロセッサ１２００外部のストレージ１４００に保存し、以後、メモリ１２３０またはストレージ１４００からエンコーディングされたイメージ信号を読み出ししてデコーディングし、デコーディングされたイメージ信号に基づいて生成されるイメージデータを表示し得る。例えばイメージ処理装置１２１０の複数のサブプロセッサ１２１２ａ，１２１２ｂ，１２１２ｃのうちの対応するサブプロセッサがデコーディングを行い得、また、デコーディングされたイメージ信号に対してイメージ処理を行い得る。
【０１８５】
複数のカメラモジュール１１００ａ，１１００ｂ，１１００ｃは第２動作モードで、第１速度より低い第３速度でイメージ信号を生成（例えば、第１フレームレートより低い第３フレームレートのイメージ信号を生成）し、イメージ信号をアプリケーションプロセッサ１２００に伝送し得る。アプリケーションプロセッサ１２００に提供されるイメージ信号はエンコーディングされていない信号であり得る。アプリケーションプロセッサ１２００は受信されるイメージ信号に対してイメージ処理を行うかまたはイメージ信号をメモリ１２３０またはストレージ１４００に保存し得る。
【０１８６】
ＰＭＩＣ１３００は複数のカメラモジュール１１００ａ，１１００ｂ，１１００ｃそれぞれに電力、例えば電源電圧を供給し得る。例えば、ＰＭＩＣ１３００はアプリケーションプロセッサ１２００の制御下に、パワー信号ラインＰＳＬａを介してカメラモジュール１１００ａに第１電力を供給し、パワー信号ラインＰＳＬｂを介してカメラモジュール１１００ｂに第２電力を供給し、パワー信号ラインＰＳＬｃを介してカメラモジュール１１００ｃに第３電力を供給し得る。
【０１８７】
ＰＭＩＣ１３００はアプリケーションプロセッサ１２００からの電力制御信号ＰＣＯＮに応答し、複数のカメラモジュール１１００ａ，１１００ｂ，１１００ｃそれぞれに対応する電力を生成し、また、電力のレベルを調整し得る。電力制御信号ＰＣＯＮは複数のカメラモジュール１１００ａ，１１００ｂ，１１００ｃの動作モード別の電力調整信号を含み得る。例えば、動作モードは低電力モード（ｌｏｗ  ｐｏｗｅｒ  ｍｏｄｅ）を含み得、この時、電力制御信号ＰＣＯＮは低電力モードで動作するカメラモジュールおよび設定される電力レベルに対する情報を含み得る。複数のカメラモジュール１１００ａ，１１００ｂ，１１００ｃそれぞれに提供される電力のレベルは互いに同一であるかまたは互いに相異してもよい。また、電力のレベルは動的に変更されることができる。
【０１８８】
以上、添付する図面を参照して本発明の実施形態について説明したが、本発明は前記実施形態に限定されるものではなく、互いに異なる多様な形態に製造され得、本発明が属する技術分野における通常の知識を有する者は本発明の技術的思想や必須の特徴を変更せず他の具体的な形態で実施できることを理解することができる。したがって、上記一実施形態はすべての面で例示的なものであり、限定的なものではないと理解しなければならない。
【符号の説明】
【０１８９】
ＰＤ：光電素子
ＦＤ：フローティングディフュージョン
ＲＴ：リセットトランジスタ
ＧＴ：ＤＣＧ（Ｄｕａｌ  Ｃｏｎｖｅｒｓｉｏｎ  Ｇａｉｎ）トランジスタ
ＤＴ：駆動トランジスタ
ＳＴ：選択トランジスタ
Ｃ２：キャパシタ
ＣＧＣＳ：ゲイン制御信号
１５２：比較器
１５４：カウンタ
１５６：制御信号生成器
１５８：タイミング制御器
【図１】
2022000945.tif 000003
【図２】
2022000945.tif 000004
【図３】
2022000945.tif 000005
【図４】
2022000945.tif 000006
【図５】
2022000945.tif 000007
【図６】
2022000945.tif 000008
【図７】
2022000945.tif 000009
【図８】
2022000945.tif 000010
【図９】
2022000945.tif 000011
【図１０】
2022000945.tif 000012
【図１１】
2022000945.tif 000013
【図１２】
2022000945.tif 000014
【図１３】
2022000945.tif 000015
【図１４】
2022000945.tif 000016
【図１５】
2022000945.tif 000017
【図１６】
2022000945.tif 000018
【図１７】
2022000945.tif 000019