(57)【要約】【課題】レベルシフト機構を使用する電流モード論理ドライバを提供すること。【解決手段】駆動信号波形を供給する回路（１２０，１５０）を提供する。本回路は、コモンモード電圧（ＶＣＭ）を含む電流モード論理ドライバ（ＣＭＬ）（１２４，１５４）と、出力ノードと、相補的な出力ノードとを含む。本回路は、また、ＣＭＬドライバに接続するレベルシフト機構（１２８，１５８）を有する。レベルシフト機構（１２８，１５８）は、出力ノードと相補的な出力ノードからレベルシフト電流を引き出すこと、または、出力ノードと相補的な出力ノードへとレベルシフト電流を注入することによりコモンモード電圧（ＶＣＭ）を調整する。【選択図】図２
2004350272.tif 000002
【特許請求の範囲】
【請求項１】
コモンモード電圧と、出力ノードと、相補的な出力ノードとを含む電流モード論理ドライバと、
前記電流モード論理ドライバに結合するレベルシフト機構であって、前記出力ノードと前記相補的な出力ノードとからレベルシフト電流を引き出すこと、および、レベルシフト電流を前記出力ノードと前記相補的な出力ノードに注入することのうち１つによって前記コモンモード電圧を調節するレベルシフト機構と、
を備える回路。
【請求項２】
前記レベルシフト機構はさらに、レベルシフト電流を前記出力ノードと前記相補的な出力ノードとに注入することによってコモンモード電圧をプルアップするＶＣＭプルアップ機構を備える請求項１に記載の回路。
【請求項３】
前記レベルシフト機構がさらに、前記出力ノードと前記相補的な出力ノードとからレベルシフト電流を引き出すことによって前記コモンモード電圧をプルダウンするＶＣＭプルダウン機構を備える請求項１に記載の回路。
【請求項４】
前記ＶＣＭプルアップ機構が、
前記出力ノードに結合し、第１の電流を前記出力ノードに注入する第１の電流源と、
前記相補的な出力ノードに結合し、第２の電流を前記相補的な出力ノードに注入する第２の電流源と、
を備える請求項２に記載の回路。
【請求項５】
前記第１の電流源が、飽和領域で動作する少なくとも１つの電界効果トランジスタを備え、
前記第２の電流源が、飽和領域で動作する少なくとも１つの電界効果トランジスタを備える請求項４に記載の回路。
【請求項６】
前記ＶＣＭプルダウン機構が、
前記出力ノードに結合し前記出力ノードから第１の電流を引き出す第１の電流源と、
前記相補的な出力ノードに結合し前記相補的な出力ノードから第２の電流を引き出す第２の電流源と、
を備える請求項３に記載の回路。
【請求項７】
前記第１の電流源が、飽和領域で動作する少なくとも１つの電界効果トランジスタを備え、
前記第２の電流源が、飽和領域で動作する少なくとも１つの電界効果トランジスタを備える請求項６に記載の回路。
【請求項８】
前記電流モード論理ドライバが、
第１の既定の電圧と結合する第１の電極と、第２の電極とを有する電流源と、
前記相補的な出力ノードと結合するドレーン電極と、前記電流源の第２の電極と結合するソース電極と、入力ノードと結合するゲート電極とを有する第１のトランジスタと、
前記出力ノードに結合するドレーン電極と、前記電流源の第２の電極に結合するソース電極と、相補的な入力ノードに結合するゲート電極とを有する第２のトランジスタと、
前記第１のトランジスタの前記ドレーン電極に結合する第１の電極と、第２の既定の電圧に結合する第２の電極とを有する第１の抵抗器と、
前記第２のトランジスタの前記ドレーン電極に結合する第１の電極と、前記第２の既定の電圧に結合する第２の電極とを有する第２の抵抗器と、
を備える請求項１に記載の回路。
【請求項９】
前記レベルシフト機構がさらに、前記出力ノードおよび前記相補的な出力ノードからレベルシフト電流を引き出すことによりコモンモード電圧をプルダウンするＶＣＭプルダウン機構を備える請求項２に記載の回路。
【請求項１０】
電子モジュールと光ファイバモジュールのうち１つに統合された請求項１に記載の回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般に信号整形回路に関し、特に、レベルシフト機構を使用する電流モード論理ドライバに関する。
【背景技術】
【０００２】
異なる信号要件を有するシステム間（たとえば、第１の集積回路は第１の信号要件の組を有し、第２の集積回路は第２の信号要件の組を有する場合）で信号を変換するために、インタフェース回路が重要である。これらのインタフェース回路は、第１のＩＣ内に最後の出力段として組み込むこともでき、第２のＩＣに第１の入力段として組み込むこともでき、または、第１のＩＣと第２のＩＣの間に挟まれたスタンドアローンの回路としてもよい。
【０００３】
電子システムにおける１つの傾向は供給電圧の低減である（たとえばＶＣＣ）。より低い供給電圧はより低い電力消費につながるので、より低い供給電圧で動作するシステムは特に、低電力消費用途に寄与する（たとえば携帯電子機器）。しかしシステム内の供給電圧が低減すると、所定の電気的な仕様を満たすことが難しくなる。特に電子システムの供給電圧が低減すると、たとえば、電圧スイングとコモンモード電圧など所定の要件を満たすのが難しくなる。
【０００４】
厳密な電気要件を伴う仕様の例は、ＩｎｆｉｎｉＢａｎｄＴＭ  Ａｒｃｈｉｔｅｃｔｕｒｅ  Ｓｐｅｃｉｆｉｃａｔｉｏｎである。ＩｎｆｉｎｉＢａｎｄ  Ｔｒａｄｅ  Ａｓｓｏｃｉａｔｉｏｎは、ＩｎｆｉｎｉＢａｎｄＴＭ  Ａｒｃｈｉｔｅｃｔｕｒｅ  Ｓｐｅｃｉｆｉｃａｔｉｏｎ  Ｒｅｌｅａｓｅ  １．１、Ｖｏｌ．１とＶｏｌ．２を公表している（２００２年１１月６日公表。ｈｔｔｐ：／／ｗｗｗ．ｉｎｆｉｎｉｂａｎｄｔａ．ｏｒｇ／ｓｐｅｃｓ／ｒｅｇｉｓｔｅｒ／ｐｕｂｌｉｃｓｐｅｃ／を参照のこと）。この仕様は、ＩｎｆｉｎｉＢａｎｄＴＭ  Ａｒｃｈｉｔｅｃｔｕｒｅに準拠する製品とコンポーネントの設計者が使用する電気的、光学的、機械的な仕様の種々のパラメータと要件を示している。
【０００５】
インタフェース回路は典型的には、次の段の要件に一致する信号で次の段を駆動する出力波形を生成する、波形整形回路または波形調節回路を使用する（たとえば、ＩｎｆｉｎｉＢａｎｄＴＭ  Ａｒｃｈｉｔｅｃｔｕｒｅ  Ｓｐｅｃｉｆｉｃａｔｉｏｎに準拠するシステム）。このような波形整形回路の１つの重要な機能は、信号の電圧レベルをシフトすることである。言い換えれば、電圧レベルのシフトは、波形整形回路または波形調節回路の設計の需要な側面である。回路内の電圧レベルをシフトするには種々の方法がある。
【０００６】
１つの方法は、特許文献１に記載されている。この特許文献は、エミッタフォロワを使用してディファレンシャルペアのコレクタからレベルシフトを行う回路に関する。ディファレンシャルペアコレクタノードで接続するＦＥＴを使用して出力インピーダンスを調節する。残念なことにこの方法の１つの欠点は、エミッタ／ソースフォロワを使用しても出力インピーダンスを制御するのは難しいことである。この方法の別の欠点は、エミッタ／ソースフォロワの出力インピーダンスは典型的には小さく、次の段に大きな出力インピーダンスが必要な用途では問題となる可能性があることである。
【０００７】
第２の方法は、特許文献２に記載されている。特許文献２も、エミッタフォロワを使用してディファレンシャルペアのコレクタからレベルシフトを行う回路に関する。ディファレンシャルペアコレクタノードで接続するＦＥＴと抵抗器は、ＯＦＦになっているかまたは線形領域内で動作し、エミッタフォロワ入力を使用不能にしたり使用可能にしたりする。
【０００８】
残念なことに上記のように、エミッタ／ソースフォロワを使用する方法の１つの欠点は、エミッタ／ソースフォロワを使用して出力インピーダンスを制御するのは難しいことである。さらに上記のように、エミッタ／ソースフォロワの出力インピーダンスは典型的には小さく、次の段に大きな出力インピーダンスを必要とする用途では問題となる可能性がある。
【０００９】
抵抗器を出力ポートと直列に結合させて出力インピーダンスを増加させることができる。しかし抵抗器を追加すると電圧スイングが消費され、最大出力スイングが減少し、これは所定の用途では望ましくない。
【００１０】
別の方法は特許文献３に記載されている。この方法では積み重なったダイオードを使用して信号のシフトダウンを行う。この方法の１つの欠点は、回路は、ダイオードのターンオン電圧の整数倍でしか電圧をシフトできないことである。さらにこの方法は、低い供給電圧を伴うシステムをサポートするようには設計されていないように見える。
【００１１】
さらに別の方法は、クラスＡＢで動作するソースフォロワを使用して信号のレベルシフトを行うことである。この方法の１つの例は、非特許文献１に記述されている。この方法の１つの欠点は、低い電圧用途では（たとえば低い供給電圧ＶＣＣを伴う用途）、ソースフォロワは５０オームの出力インピーダンスと大きな電圧スイングを提供しないことである。さらにクラスＡＢ  ＣＭＯＳ増幅器は、出力段の入力コモンモード電圧はレベルシフトするが、コモンモード出力電圧はレベルシフトしない。一部の用途ではコモンモード出力電圧のレベルシフトが必要である。
【００１２】
他の方法は、クロスカップルｐＦＥＴを使用して信号のレベルシフトを行う方法である。この方法の第１の例は、非特許文献２に記載されている。第２の例は非特許文献３に記載されている。
【００１３】
この方法の１つの欠点は、この方法がシングルエンドの用法向けの方法であることである（たとえばデジタル回路）。残念なことにこの方法はディファレンシャル信号用途には適切ではない。
【特許文献１】米国特許第４，７１３，５６０号「Ｓｗｉｔｃｈｅｄ  ｉｍｐｅｄａｎｃｅ  ｅｍｉｔｔｅｒ  ｃｏｕｐｌｅｄ  ｌｏｇｉｃ  ｇａｔｅ」（発明者、Ｗｉｌｌｉａｍ  Ｈ．  Ｈｅｒｎｄｏｎ）
【特許文献２】米国特許第４，９９９，５１９号「Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｃｉｒｃｕｉｔ  ｗｉｔｈ  ｌｏｗ  ｐｏｗｅｒ  ｃｏｎｓｕｍｐｔｉｏｎ  ｈａｖｉｎｇ  ｅｍｉｔｔｅｒ−ｃｏｕｐｌｅｄ  ｌｏｇｉｃ  ｏｒ  ｄｉｆｆｅｒｅｎｔｉａｌ  ａｍｐｌｉｆｉｅｒ」（発明者、Ｇｏｒｏ  Ｋｉｔｓｕｋａｗａら）
【特許文献３】米国特許第６，２５５，８５７号「Ｓｉｇｎａｌ  ｌｅｖｅｌ  ｓｈｉｆｔｉｎｇ  ｃｉｒｃｕｉｔｓ」（発明者、Ｓｔｅｐａｎ  Ｉｌｉａｓｅｖｉｔｃｈ）
【非特許文献１】２００１年８月の、ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎｓ  ｏｎ  Ｃｉｒｃｕｉｔｓ  ａｎｄ  Ｓｙｓｔｅｍｓ−−ＩＩ：Ａｎａｌｏｇ  ａｎｄ  Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｉｎｇ，  Ｖｏｌ．４８，  Ｎｏ．８、７５３ページから７６１ページの、Ｇａｂｒｉｅｌ  Ａ．Ｒｉｎｃｏｎ−ＭｏｒａとＲｉｃｈａｒｄ  Ｓｔａｉｒによる「Ａ  Ｌｏｗ  Ｖｏｌｔａｇｅ，  Ｒａｉｌ−ｔｏ−Ｒａｉｌ，  Ｃｌａｓｓ  ＡＢ  ＣＭＯＳ  Ａｍｐｌｉｆｉｅｒ  Ｗｉｔｈ  Ｈｉｇｈ  Ｄｒｉｖｅ  ａｎｄ  Ｌｏｗ  Ｏｕｔｐｕｔ  Ｉｍｐｅｄａｎｃｅ  Ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ」
【非特許文献２】１９９９年１１月の、ＩＥＥＥ  Ｊｏｕｒｎａｌ  ｏｆ  Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｃｉｒｃｕｉｔｓ，  Ｖｏｌ．３４，Ｎｏ．１１，１５０１ページから１５１１ページの、Ｈｅｃｔｏｒ  Ｓａｎｃｈｅｚ，  Ｊｏｓｈｕａ  Ｓｉｅｇｅｌ，Ｃａｒｍｉｎｅ  Ｎｉｃｏｌｅｔｔａ，Ｊａｍｅｓ  Ｐ．Ｎｉｓｓｅｎ、Ｊｏｓｅ  Ａｌｖａｒｅｚによる「Ａ  Ｖｅｒｓａｔｉｌｅ  ３．３／２．５／１．８−Ｖ  Ｉ／Ｏ  Ｄｒｉｖｅｒ  Ｂｕｉｌｔ  ｉｎ  ａ  ０．２−μｍ、３．５ｎｍ  Ｔｏｘ，  １．８−Ｖ  ＣＭＯＳ  Ｔｅｃｈｎｏｌｏｇｙ」
【非特許文献３】２００１年のＩｎｔｅｒｎａｔｉｏｎａｌ  Ｓｙｍｐｏｓｉｕｍ  ｏｎ  ＶＬＳＩ  Ｔｅｃｈｎｏｌｏｇｙ，Ｓｙｓｔｅｍｓ，ａｎｄ  Ａｐｐｌｉｃａｔｉｏｎｓ，Ｐｒｏｃｅｅｄｉｎｇｓ  ｏｆ  Ｔｅｃｈｎｉｃａｌ  Ｐａｐｅｒｓ、３０７ページから３１０ページの、Ｗｅｎ−Ｔａｉ  Ｗａｎｇ，Ｍｉｎｇ−Ｄｏｕ  Ｋｅｒ，Ｍｉ−Ｃｈａｎｇ  Ｃｈｉａｎｇ，Ｃｈｕｎｇ−Ｈｕｉ  Ｃｈｅｎによる「Ａ  Ｖｅｒｓａｔｉｌｅ  ３．３／２．５／１．８−Ｖ  Ｉ／Ｏ  Ｄｒｉｖｅｒ  Ｂｕｉｌｔ  ｉｎ  ａ  ０．２−μｍ、３．５ｎｍ  Ｔｏｘ，  １．８−Ｖ  ＣＭＯＳ  Ｔｅｃｈｎｏｌｏｇｙ」
【発明の開示】
【発明が解決しようとする課題】
【００１４】
上述に鑑みて、上述の欠点を克服する波形整形回路に対するニーズがある。
【課題を解決するための手段】
【００１５】
本発明の一実施形態では、駆動信号波形を提供する回路を説明する。この回路は、コモンモード電圧（ＶＣＭ：common mode voltage）、出力ノード、相補的な出力ノードを含む電流モード論理（ＣＭＬ：current mode logic）ドライバを含む。この回路はまた、ＣＭＬドライバに結合するレベルシフト機構を有する。レベルシフト機構は、レベルシフト電流を出力ノードおよび相補的な出力ノードから引き出すか、または、レベルシフト電流を出力ノードおよび相補的な出力ノードに注入するかのいずれかによって、コモンモード電圧（ＶＣＭ）を調節する。
【００１６】
本発明を、限定の意味ではなく例示的な意味として図面を用いて説明する。この図面の中では同様な参照番号は同様な要素を指す。
【発明を実施するための最良の形態】
【００１７】
レベルシフト機構を使用する電流モード論理（ＣＭＬ）ドライバを説明する。次の説明では説明の目的で、本発明の完全な理解を提供するために多くの特定の詳細を示している。しかし当業者であれば、本発明はこれらの特定の詳細がなくても実行できることが明らかであろう。他の例では、よく知られた構造や装置はブロック図の形態で示し、本発明を不必要にあいまいにしないようにしている。
【００１８】
モジュール１００
図１は、本発明によるドライバ回路１２２、１５２が実装できるモジュール１００を示す。モジュール１００は、既定の信号要件または仕様を有するシステム１０４との間で相互作用しデータを通信するように結合されている。たとえば、システム１０４は、ＩｎｆｉｎｉＢａｎｄ  Ｔｒａｄｅ  ＡｓｓｏｃｉａｔｉｏｎがＩｎｂｉｎｉＢａｎｄＴＭ  Ａｒｃｈｉｔｅｃｔｕｒｅ  Ｓｐｅｃｉｆｉｃａｔｉｏｎ  Ｒｅｌｅａｓｅ  １．１，  Ｖｏｌ．１とＶｏｌ．２（ｈｔｔｐ：／／ｗｗｗ．ｉｎｆｉｎｉｂａｎｄｔａ．ｏｒｇ／ｓｐｅｃｓ／ｒｅｇｉｓｔｅｒ／ｐｕｂｌｉｃｓｐｅｃ／を参照のこと。２００２年１１月６日発表）に示した要件に適合してもよい。この仕様では、ＩｎｆｉｎｉＢａｎｄＴＭ  Ａｒｃｈｉｔｅｃｔｕｒｅに準拠する製品とコンポーネントの設計者が使用するための電気的、光学的、機械的な仕様に関する種々のパラメータと要件を示している。
【００１９】
光トランシーバ１１０
このモジュールは光トランシーバ１１０を含み、光トランシーバ１１０は、１）光媒体１１３（たとえば光ファイバケーブル）から光信号を受信する光入力１１２、２）電気信号（たとえば入力１１２で受信した光信号に対応する電気信号）を提供する電気出力１１４、３）システム１０４から電気信号を受信する電気入力１１６、４）光信号（たとえば入力１１６で受信した電気信号に対応する光信号）を光媒体１１３に提供する光出力１１８を有する。
【００２０】
光トランシーバ１１０は、光送信器１６０と光受信器１６４を含む。光送信器１６０はシステム１０４から電気信号を受信する電気入力１１６を含む。光送信器１６０は受信した電気信号を対応する光信号に変換し、この光信号を光出力１１８において光媒体１１３に提供する。光受信器１６４は、光媒体１１３から光信号を受信する光入力１１２を含む。光受信器１６４は受信した光信号をシステム１０４に適したフォーマットで対応する電気信号に変換し、この電気信号を電気出力１１４においてシステム１０４に提供する。
【００２１】
典型的には光信号は光検出器で電気信号に変換する。この結果生成された電気信号は、次に説明する波形整形集積回路などの回路によって、システム１０４に受け入れられるフォーマットに調整され、処理される。
【００２２】
光受信器１６４は、受信した信号に処理を行い、信号がシステム１０４が求める仕様に一致するように調整し整形する波形整形集積回路（ＩＣ）１２０を含む。波形整形集積回路（ＩＣ）１２０は、本発明によるドライバ回路１２２を含む。ドライバ回路１２２は、コモンモード電圧（ＶＣＭ）１２６を有する駆動波形を生成する電流モード論理（ＣＭＬ）ドライバ１２４と、ＣＭＬドライバ１２４に結合するレベルシフト機構（ＬＳＭ）１２８を含む。レベルシフト機構（ＬＳＭ）１２８は、コモンモード電圧（ＶＣＭ）１２６を調節、変更、変化、修正（たとえば増加または減少）する。
【００２３】
波形整形ＩＣ１２０はまた、受信器回路、クロックデータ回復回路、電圧制御発振器（ＶＣＯ）などの他の回路も含んでいてもよく、これらの構成と動作は当業者にはよく知られている。
【００２４】
電気トランシーバ１４０
モジュール１００は電気トランシーバ１４０を含んでいてもよく、電気トランシーバ１４０は、１）電気媒体１４３（たとえば導電ワイヤまたはケーブル）から電気信号を受信する電気入力１４２、２）電気信号（たとえば入力１４２において受信した信号に対応する電気信号）をシステム１０４に提供する電気出力１４４、３）電気信号をシステム１０４から受信する電気入力１４６、４）電気信号（たとえば入力１４６において受信した信号に対応する電気信号）を電気媒体１４３に提供する電気出力１４８を有する。
【００２５】
電気トランシーバ１４０は、電気送信器１７０と電気受信器１７４を含む。電気送信器１７０はシステム１０４から電気信号を受信する電気入力１４６を含む。電気送信器１７０は受信した電気信号を、別のシステム（図示せず）に適したフォーマットに変換し、変換した電気信号を電気出力１４８において電気媒体１４３に提供する。電気受信器１７４は、電気媒体１４３から電気信号を受信するための電気入力１４２を含む。電気受信器１７４は受信した電気信号をシステム１０４に適したフォーマットに変換し、変換した電気信号を電気出力１４４においてシステム１０４に提供する。
【００２６】
電気受信器１７４は、受信した信号を処理して、信号がシステム１０４が必要とする仕様に一致するように信号を調整し整形する波形整形集積回路（ＩＣ）１５０を含む。たとえば、電気信号を調整し処理して、システム１０４が受け入れられるフォーマットにする。
【００２７】
波形整形集積回路（ＩＣ）１５０は、本発明によるドライバ回路１５２を含む。ドライバ回路１５２は、コモンモード電圧（ＶＣＭ）１５６を有する駆動波形を生成する電流モード論理（ＣＭＬ）ドライバ１５４と、ＣＭＬドライバ１５４に結合するレベルシフト機構（ＬＳＭ）１５８を含む。レベルシフト機構（ＬＳＭ）１５８は、コモンモード電圧（ＶＣＭ）１５６を調節、変更、変化、または修正（増加または減少する）する。
【００２８】
モジュール１００は電気トランシーバ１４０がない純粋な光モジュールであってもよいことに注意されたい。この場合、モジュール１００は図示したような光受信器、光送信器、または、光トランシーバ１１０であってよい。同様に、モジュール１００は光トランシーバ１１０がない純粋な電気モジュールであってもよいことに注意されたい。この場合、モジュール１００は図示したような電気受信器、電気送信器、または、電気トランシーバ１４０であってもよい。たとえば、本発明によるドライバは光受信器、電気受信器、光トランシーバの光受信器部分、電気トランシーバの電気受信器部分内に実装できる。
【００２９】
ドライバ回路１２２、１５２
図２は、本発明の一実施形態による図１のドライバ回路１２２と１５２をより詳細に示す。ドライバ回路１２２と１５２はそれぞれ、ＣＭＬドライバ１２４と１５４とレベルシフト機構（ＬＳＭ）１２８と１５８を含む。
【００３０】
上記のように、電流モード論理（ＣＭＬ）ドライバ１２４と１５４は、コモンモード電圧（ＶＣＭ、たとえばＶＣＭ１２６とＶＣＭ１５６）を含む駆動波形を生成する。ＣＭＬドライバ１２４と１５４はまた、出力ノード（ＯＵＴ）および相補的な出力ノード（ＯＵＴＢ）を含む。第１の出力ノード（ＯＵＴ）と第２の出力ノード（ＯＵＴＢ）を結合し、たとえば、抵抗（ＲＬ）によって表される負荷（たとえばディファレンシャル１００オーム負荷）を駆動することができる。負荷はたとえば、次の段の電子機器、送信媒体（たとえばケーブルまたはツイストペア）、または、プリント基板（ＰＣＢ）のトレースなどであってよい。
【００３１】
レベルシフト機構１２８と１５８はＣＭＬドライバ１２４と１５４に結合し、コモンモード電圧（ＶＣＭ）を変更、変化、修正、または、調節する。たとえば、レベルシフト機構１２８と１５８は、出力ノードおよび相補的な出力ノードにおいてレベルシフト電流を引き出すか、または、出力ノードおよび相補的な出力ノードにおいてレベルシフト電流を注入するかによって、ＣＭＬドライバ１２４と１５４のコモンモード電圧（ＶＣＭ）を修正することができる。
【００３２】
電流モード論理（ＣＭＬ）ドライバ
この実施形態では、電流モード論理（ＣＭＬ）ドライバ１２４と１５４は、プリエンファシスのない波形（たとえば図８に示された波形）を生成するために、単一のディファレンシャルペア（トランジスタＮ１とＮ２）を含む。
【００３３】
電流モード論理（ＣＭＬ）ドライバ１２４と１５４は、第１の既定の電圧（たとえばＶｓｓまたはグランド電位）と結合する第１の電極と、第２の電極とを有する電流源（Ｉｘ）を含む。電流モード論理（ＣＭＬ）ドライバ１２４と１５４は、第１のトランジスタ（Ｎ１）を含み、第１のトランジスタ（Ｎ１）は、ドレーン電極、電流源の第２の電極に結合するソース電極、相補的な入力ノード（ＩＮＢ）に結合するゲート電極を有する。電流モード論理（ＣＭＬ）ドライバ１２４と１５４はまた、第２のトランジスタ（Ｎ２）を含み、第２のトランジスタ（Ｎ２）は、ドレーン電極、電流源の第２の電極に結合するソース電極、入力ノード（ＩＮ）に結合するゲート電極を有する。
【００３４】
電流モード論理（ＣＭＬ）ドライバ１２４と１５４はさらに第１の抵抗器（Ｒ１）を含み、第１の抵抗器（Ｒ１）は、第１のトランジスタ（Ｎ１）のドレーン電極と結合する第１の電極と、第２の既定の電圧（たとえばＶＣＣ）と結合する第２の電極とを有する。電流モード論理（ＣＭＬ）ドライバ１２４と１５４はまた第２の抵抗器（Ｒ２）を含み、第２の抵抗器（Ｒ２）は、第２のトランジスタ（Ｎ２）のドレーン電極に結合する第１の電極と、第２の既定の電圧（たとえばＶＣＣ）と結合する第２の電極を有する。１実施形態では、Ｒ１の抵抗はＲ２の抵抗と等しく、抵抗は、例としては５０オームの値を有する。負荷抵抗（ＲＬ）はたとえば１００オームなどである。
【００３５】
電流モード論理（ＣＭＬ）ドライバ１２４と１５４の代替の実施形態を図７を参照して説明する。図７では、（ＣＭＬ）ドライバ１２４と１５４は、プリエンファシスを伴う波形（たとえば図１１に示された波形）を生成するためのプリエンファシス構成を含む。
【００３６】
上記のように、電流モード論理（ＣＭＬ）ドライバ１２４と１５４は、コモンモード電圧（ＶＣＭ）を有する駆動波形を生成する。図１０を参照してより詳細に説明するように、本発明によるレベルシフト機構のないＣＭＬドライバ１２４と１５４が生成する駆動波形は、波形のゆがみ（たとえばクリッピング）、または次の段の電気信号要件に一致しない波形につながる可能性がある。本発明によるレベルシフト機構は、ＣＭＬドライバ１２６と１５６が生成した駆動波形のコモンモード電圧（ＶＣＭ）を修正された駆動波形に選択的に調節する。これに関しては図９と１１を参照して詳細に説明する。この修正された駆動波形は本発明によるドライバ１２２と１５２によって生成され、特定の用途のニーズに適したコモンモード電圧を有する（たとえば、低減された信号ゆがみを有する修正された駆動波形、または、コモンモード電圧範囲など電気仕様に一致する修正された駆動波形など）。
【００３７】
レベルシフト機構
レベルシフト機構１２８と１５８は、レベルシフト電流（すなわちＶＣＭプルアップ電流（ＩＶＰＵ））を出力ノード（ＯＵＴ）および相補的な出力ノード（ＯＵＴＢ）に注入することによってコモンモード電圧（ＶＣＭ）をプルアップするためのＶＣＭプルアップ機構２１０を含む。
【００３８】
レベルシフト機構１２８と１５８はさらに、レベルシフト電流（すなわちＶＣＭプルダウン電流（ＩＶＰＤ））を出力ノード（ＯＵＴ）および相補的な出力ノード（ＯＵＴＢ）から引き出すことによってコモンモード電圧（ＶＣＭ）をプルダウンするためのＶＣＭプルダウン機構２２０を含む。
【００３９】
ＣＭＬドライバに関する電力スイング
電流モード論理（ＣＭＬ）ドライバでは、大きな電圧スイングを有することが難しい。電圧スイングは、１）抵抗器（Ｒ１またはＲ２）前後の電圧低下、２）電流ソースＩｘ前後に必要な電圧低下、３）トランジスタＮ１またはＮ２前後の電圧低下を含む。これらの電圧低下または電圧差によって、電圧スイングの下限が設定される（すなわち電圧がスイングできる最小電圧）。
【００４０】
本発明によるレベルシフト機構は、Ｒ１および／またはＲ２前後の電圧低下を低減し、電圧スイングのための電圧オーバヘッドまたは余地を増加することによって、コモンモード電圧をシフトアップする。
【００４１】
図３と図４を参照して次に詳細に説明する一実施形態によれば、レベルシフト機構は第１のレベルシフト電流を提供する第１の電流源と、第２のレベルシフト電流を提供する第２の電流源とを含む。図５を参照して次に詳細に説明する他の実施形態では、この機構は、第１のレベルシフト電流を提供する第１の電流源と、第２のレベルシフト電流を提供する第２の電流源と、第３のレベルシフト電流を提供する第３の電流源と、第４のレベルシフト電流を提供する第４の電流源とを含む。
【００４２】
図３は、電流モード論理ドライバ（ＣＭＬ）３０４のコモンモード電圧をシフトアップするために２つの電流源を使用する、本発明の１実施形態によるレベルシフト機構３００を詳細に示す。レベルシフト機構３００はコモン論理ドライバ３０４に結合し、コモン論理ドライバ３０４は出力ノード（ＯＵＴ）、相補的な出力ノード（ＯＵＴＢ）、コモンモード電圧（ＶＣＭ）を有する。
【００４３】
レベルシフト機構３００はＶＣＭプルアップ機構を含み、ＶＣＭプルアップ機構は、出力ノード（ＯＵＴ）に結合し第１の電流（Ｉ１）を出力ノード（ＯＵＴ）に注入する第１の電流源３１０と、相補的な出力ノード（ＯＵＴＢ）に結合し第２の電流（Ｉ２）を相補的な出力ノード（ＯＵＴＢ）に注入する第２の電流源３２０とを含む。
【００４４】
電流（たとえばＩ１とＩ２）が出力ノード（ＯＵＴとＯＵＴＢ）に注入されると、抵抗器Ｒ１とＲ２前後の電圧低下がそれぞれ減少し、これによって、ＯＵＴとＯＵＴＢで現れる出力電圧とコモンモード電圧（ＶＣＭ）とが増加する。抵抗器Ｒ１とＲ２を正常に流れる電流は、注入された電流Ｉ１とＩ２によってオフセットされるか減少する。こうして、抵抗器Ｒ１とＲ２を介して流れる電流が減少すると、これに比例して抵抗器Ｒ１とＲ２前後の電圧の低下も減少する。
【００４５】
図４は、２つの電流源を使用して電流モード論理ドライバ（ＣＭＬ）４０４のコモンモード電圧をシフトダウンする、本発明の別の実施形態によるレベルシフト機構４００をより詳細に示す。レベルシフト機構４００はコモン論理ドライバ４０４に結合し、コモン論理ドライバ４０４は、出力ノード（ＯＵＴ）、相補的な出力ノード（ＯＵＴＢ）、コモンモード電圧（ＶＣＭ）を有する。
【００４６】
レベルシフト機構４００はＶＣＭプルダウン機構を含み、ＶＣＭプルダウン機構は、出力ノード（ＯＵＴ）に結合し出力ノード（ＯＵＴ）から第１の電流（Ｉ１）を引き出す第１の電流源４１０と、相補的な出力ノード（ＯＵＴＢ）に結合し相補的な出力ノード（ＯＵＴＢ）から第２の電流（Ｉ２）を引き出す第２の電流源４２０とを含む。
【００４７】
電流（たとえばＩ１とＩ２）が出力ノード（ＯＵＴとＯＵＴＢ）から引き出されると、抵抗器Ｒ１とＲ２前後の電圧低下はそれぞれ増加し、これによってＯＵＴとＯＵＴＢにおいて現れる出力電圧、および、コモンモード電圧（ＶＣＭ）が減少する。Ｒ１とＲ２の抵抗器を介して正常に流れる電流は引き出された電流Ｉ１とＩ２に追加されるか、電流Ｉ１とＩ２によって増加する。こうして抵抗器Ｒ１とＲ２を介して流れる電流が増加すると、これに比例して抵抗器Ｒ１とＲ２前後の電圧低下も増加する。
【００４８】
図５は、２つの電流源を使用して電流モード論理ドライバ（ＣＭＬ）５０４のコモンモード電圧をシフトアップし、２つの電流源を使用して電流モード論理ドライバ（ＣＭＬ）５０４のコモンモード電圧をシフトダウンする、本発明のさらに別の実施形態によるレベルシフト機構５００をさらに詳細に示した図である。レベルシフト機構５００はコモン論理ドライバ５０４に結合し、コモン論理ドライバ５０４は出力ノード（ＯＵＴ）、相補的な出力ノード（ＯＵＴＢ）、コモンモード電圧（ＶＣＭ）を有する。
【００４９】
レベルシフト機構５００はＶＣＭプルアップ機構５１０とＶＣＭプルダウン機構５２０とを含む。ＶＣＭプルアップ機構５１０は、出力ノード（ＯＵＴ）に結合し第１の電流（Ｉ１）を出力ノード（ＯＵＴ）に注入する第１の電流源５３０と、相補的な出力ノード（ＯＵＴＢ）に結合し第２の電流（Ｉ２）を相補的な出力ノード（ＯＵＴＢ）に注入する第２の電流源５４０とを含む。
【００５０】
電流（たとえばＩ１とＩ２）が出力ノード（ＯＵＴとＯＵＴＢ）に注入されると、抵抗器Ｒ１とＲ２前後の電圧低下は減少し、これによって、ＯＵＴとＯＵＴＢにおいて現れる出力電圧、およびコモンモード電圧（ＶＣＭ）が増大する。抵抗器Ｒ１とＲ２を介して正常に流れる電流は注入電流Ｉ１とＩ２によってオフセットされるか電流Ｉ１とＩ２によって減少する。こうして、抵抗器Ｒ１とＲ２を介して流れる電流が減少すると、これに比例して抵抗器Ｒ１とＲ２前後の電圧低下も減少する。
【００５１】
ＶＣＭプルダウン機構５２０は、出力ノード（ＯＵＴ）に結合し出力ノード（ＯＵＴ）から第３の電流（Ｉ３）を引き出す第３の電流源５５０と、相補的な出力ノード（ＯＵＴＢ）に結合し相補的な出力ノード（ＯＵＴＢ）から第４の電流（Ｉ４）を引き出す第４の電流源５６０とを含む。
【００５２】
電流（たとえばＩ３とＩ４）が出力ノード（ＯＵＴとＯＵＴＢ）から引き出されると、抵抗器Ｒ１とＲ２前後の電圧低下は増大し、これによって、ＯＵＴとＯＵＴＢに現れる出力電圧、および、コモンモード電圧（ＶＣＭ）は減少する。抵抗器Ｒ１とＲ２を介して正常に流れる電流は引き出された電流Ｉ３とＩ４に追加されるか、引き出された電流Ｉ３とＩ４によって増加する。こうして、抵抗器Ｒ１とＲ２を介して流れる電流が増加すると、これに比例して抵抗器Ｒ１とＲ２前後の電圧低下も増加する。
【００５３】
１実施形態では、コモンモード電圧（ＶＣＭ）が所望のレベルにあるとき、本発明によるレベルシフト機構はすべての電流源（５３０、５４０、５５０、５６０）をＯＦＦにする。コモンモード電圧（ＶＣＭ）が低すぎる場合、本発明によるレベルシフト機構は第１と第２の電流源（５３０と５４０）をＯＮにし、第３と第４の電流源（５５０と５６０）をＯＦＦにする。コモンモード電圧（ＶＣＭ）が高すぎる場合、本発明によるレベルシフト機構は第１と第２の電流源（５３０と５４０）とをＯＦＦにし、第３と第４の電流源（５５０と５６０）をＯＮにする。
【００５４】
本発明によるレベルシフト機構内に使用する電流源は、当業者に知られた種々の方法で実装できることに注意されたい。１実施形態では、図３、図４、図５に示された電流源は、飽和領域で動作する１つまたは複数の電界効果トランジスタ（ＦＥＴ）で実装できる。本発明によるレベルシフト機構の例としての実装を図６を参照してより詳細に説明する。
【００５５】
レベルシフト機構の例としての実施形態
図６は、本発明の１実施形態による、図５のレベルシフト機構５００を詳細に示す。この実施形態では、レベルシフト機構５００はミラーする電流源、すなわちＰ電流源とＮ電流源と、設定ＳＮ１とＳＰ１で制御されるスイッチとを含む。設定ＳＮ１とＳＰ１は、ユーザが選択的に設定できる任意のタイプのデジタル制御（たとえばジャンパ）であってもよい。
【００５６】
電流源（たとえば第１の電流源５３０、第２の電流源５４０、第３の電流源５５０、第４の電流源５６０）は、カスケードＦＥＴとして実装できる。ＦＥＴをＯＮにすると、ＦＥＴは飽和領域（または「フラット」領域）で動作する。電流源は、ディファレンシャルペアの出力インピーダンスに対して比較的高いインピーダンスを有することに注意されたい（たとえば図２のトランジスタＮ１とＮ２）。このため、ディファレンシャルペア出力インピーダンスは大幅な影響を受けない。
【００５７】
ＶＣＣが低い場合（たとえばＶＣＣが１．８Ｖに等しい低電力用途の場合）、また、電圧スイングが大きい場合、Ｒ１とＲ２前後の電圧降下のため、コモンモード電圧はトランジスタＮ１とＮ２の線形領域に下げられる。コモンモード電圧が減少すると、駆動波形は劣化またはゆがめられる。本発明によるレベルシフト機構は、ＶＣＣに結合した電流源を使用して電流をノードＯＵＴとＯＵＴＢに注入し、これらの場合有利にＶＣＭをプルアップする。本発明によるレベルシフト機構はＶＳＳに結合した電流源を使用してノードＯＵＴとＯＵＴＢから電流を引き出し、ＶＣＭを有利にプルダウンし、たとえば次の段のディファレンシャルペアを駆動する正しい範囲にする。
【００５８】
図７は、本発明の別の実施形態による電流モード論理ドライバ１２４と１５４を詳細に示した図である。電流モード論理（ＣＭＬ）ドライバは、プリエンファシス構成を含む。プリエンファシス構成を伴うＣＭＬドライバは、プリエンファシスビットスイングを伴う駆動波形を生成する。
【００５９】
１実施形態では、プリエンファシス構成は並列な２つのＣＭＬディファレンシャルペアを含む。第１のディファレンシャルペア（トランジスタＮ１とＮ２）は基本的なビットスイングを設定し、第２のディファレンシャルペア（トランジスタＮ３とＮ４）はプリエンファシスビットスイングを設定する。第１のＣＭＬディファレンシャルペア（トランジスタＮ１とＮ２）はそれぞれ入力として電流データとその相補物（たとえばＣとＣＢ）を受信する。第２のＣＭＬディファレンシャルペア（トランジスタＮ３とＮ４）は、それぞれ入力として、１ビット遅延したデータとその相補物（たとえばＤとＤＢ）とを受信する。電流源ＩＸは、基本的なビットスイングを確立するために使用し、電流源ＩＹは変調のために使用する（たとえばプリエンファシスビットスイングを確立する）。Ｒ１はＲ２と等しくてもよく、例としては５０オームなどの値であってよい。負荷抵抗（ＲＬ）はたとえば１００オームであってよい。負荷抵抗（ＲＬ）は次の段を表すことができる（たとえばプリント基板（ＰＣＢ）またはケーブルのトレース）。
【００６０】
図８は、プリエンファシスのない例としての出力信号波形８００を示す。図９は、図８の出力信号波形をレベルシフトしたバージョンである例としての出力信号波形を示す。特に、図９は、プリエンファシスのない例としての出力信号波形９００、波形９００に対してシフトアップされたコモンモード電圧を有する第１の出力信号波形９１０、波形９００に対してシフトダウンされたコモンモード電圧を有する第２の出力信号波形９２０とを示す。出力信号波形９００はコモンモード電圧（ＶＣＭ０）を有する。第１の出力信号波形９１０は、波形９００に対してシフトアップされたコモンモード電圧（ＶＣＭ１）を有する。たとえば、ＶＣＭ０とＶＣＭ１の関係は次の通りである。ＶＣＭ１＝ＶＭＣ０＋ΔＶ。上式でΔＶは電圧の変化を表す。第２の出力信号波形９２０は、波形９００に対してシフトダウンされたコモンモード電圧（ＶＣＭ（−１））を有する。たとえば、ＶＣＭ０とＶＣＭ（−１）の関係は次の通りである。ＶＣＭ（−１）＝ＶＣＭ−ΔＶ。上式でΔＶは電圧の変化を表す。コモンモード電圧（ＶＣＭ）は、（ＶＯＵＴ＋ＶＯＵＴＢ）／２に等しいことに注意されたい。コモンモード電圧（ＶＣＭ）は（ＶＯＨ＋ＶＯＬ）／２にも等しく、上式でＶＯＨは出力高電圧を示し、ＶＯＬは出力低電圧を示す。
【００６１】
図１０は低いコモンモード電圧変動を伴う例としての出力信号波形１０００および相補的な波形１０１０を示す。この例ではコモンモード電圧が低すぎるので、波形の低い部分がゆがめられる（たとえばクリップされる）。波形のゆがみまたはクリッピングにより、コモンモード電圧（ＶＣＭ０）の変動が増加するが、これは一部の用途では望ましくない。
【００６２】
図１１は、本発明によるレベルシフト機構が提供する改善されたコモンモード電圧変動を伴う、例としての出力信号波形１１００および相補的な波形１１１０を示す。コモンモード電圧をＶＣＭ０からＶＣＭ１にシフトすると、波形ゆがみまたはクリッピングを防ぐことができ、信号の完全性が増大するが、これは一部の用途では重要である。
【００６３】
他の用途では、特定のコモンモード電圧仕様を満たすことがさらに重要である場合もある（たとえば、既定の電圧レベル以下のコモンモード電圧）。この場合、本発明によるドライバを使用して、コモンモード電圧をシフトダウンし、コモンモード仕様に一致させることができる。
【００６４】
処理ステップ
図１２は、本発明の１実施形態によるレベルシフト機構を使用する処理ステップのフローチャートを示す。ステップ１２００では、出力ノード（ＯＵＴ）、相補的な出力ノード（ＯＵＴＢ）、コモンモード電圧（ＶＣＭ）を含むＣＭＬドライバを提供する。電流モード論理ドライバはまた、第１の電流経路と第２の電流経路を含む。第１の電流は第１の電流経路を介して流れ、第２の電流は第２の電流経路を介して流れる。ステップ１２１０では、ＣＭＬドライバのコモンモード電圧（ＶＣＭ）は、第１の電流経路の第１の電流と第２の電流経路の第２の電流を修正することによって、選択的に調整される。ステップ１２１０は、電流を出力ノードおよび相補的な出力ノードに注入することによって、ＣＭＬドライバのコモンモード電圧（ＶＣＭ）を選択的に増加するサブステップ１２２０を含んでいてもよい。ステップ１２１０は、出力ノードおよび相補的な出力ノードから電流を引き出すことによって、ＣＭＬドライバのコモンモード電圧（ＶＣＭ）を選択的に減少させるサブステップ１２３０を含んでいてもよい。
【００６５】
本発明のレベルシフト機構を、図２、図３、図４、図５、図６に示された種々の実施形態によって説明したが、本発明の教示にしたがって他の構成を工夫し、レベルシフト機構を使用する他の波形整形回路を実現することもできる。
【００６６】
上記の明細書では、本発明を本発明の特定の実施形態に関して記述した。しかし、本発明のより広い範囲から離れることなく、種々の修正と変更を行えることは明らかであろう。したがって本明細書と図面は、限定的な意味ではなく説明のために提示されたものであることを理解されたい。
【図面の簡単な説明】
【００６７】
【図１】本発明によるドライバ回路を実装できるモジュールを示す図。
【図２】本発明の１実施形態による図１のドライバ回路をより詳細に示す図。
【図３】２つの電流源を使用して電流モード論理ドライバのコモンモード電圧をシフトアップする、本発明の１実施形態によるレベルシフト機構をより詳細に示す図。
【図４】２つの電流源を使用して電流モード論理ドライバのコモンモード電圧をシフトダウンする、本発明の別の実施形態によるレベルシフト機構をより詳細に示す図。
【図５】２つの電流源を使用して電流モード論理ドライバのコモンモード電圧をシフトアップし、２つの電流源を使用して電流モード論理ドライバのコモンモード電圧をシフトダウンする、本発明の別の実施形態によるレベルシフト機構をより詳細に示す図。
【図６】本発明の１実施形態による、図５のレベルシフト機構をより詳細に示す図。
【図７】本発明の別の実施形態による、電流モード論理ドライバをより詳細に示す図。
【図８】プリエンファシスのない、例としての出力信号波形を示す図。
【図９】図８の出力信号波形のレベルシフトされたバージョンである、例としての出力信号波形を示す図。
【図１０】コモンモード電圧の変動が少ない例としての出力信号波形および相補的な信号波形を示す図。
【図１１】本発明によるレベルシフト機構が提供する改善されたコモンモード電圧変動を伴う例としての出力信号波形および相補的な信号波形を示す図。
【図１２】本発明の１実施形態によるレベルシフト機構が行う処理ステップのフローチャート。
【図１】
2004350272.tif 000003
【図２】
2004350272.tif 000004
【図３】
2004350272.tif 000005
【図４】
2004350272.tif 000006
【図５】
2004350272.tif 000007
【図６】
2004350272.tif 000008
【図７】
2004350272.tif 000009
【図８】
2004350272.tif 000010
【図９】
2004350272.tif 000011
【図１０】
2004350272.tif 000012
【図１１】
2004350272.tif 000013
【図１２】
2004350272.tif 000014