(57)【要約】【課題】駆動回路を高速化することなしに読み取り速度を高速化できる撮像装置及びその駆動方法を提供する。【解決手段】受光部４０、３４で生成された電荷をセル毎に転送する転送部４４、３２とは別に、受光部４０、３４で生成された電荷を複数のセル毎にまとめて転送する転送部３６を設けることにより、駆動回路を高速化することなしに読み取り速度を高速化することができる。より具体的には、シャッタの開放時間内に受光部４０、３４で生成された電荷、又はシャッタの開放時間外に受光部で生成された電荷を転送部から送出するために必要なシフトサイクル数を低減することができる。【選択図】  図１
2004350223.tif 000002
【特許請求の範囲】
【請求項１】
光電変換により電荷を生成する複数のセルが直列に配列された受光部を備える撮像装置であって、
前記受光部と並列に設けられ、前記受光部で生成された電荷を前記セル毎に転送する第一転送部と、
前記受光部と前記第一転送部の間に設けられ、前記受光部で生成された電荷を前記第一転送部に移送する第一ゲートと、
前記受光部と並列に設けられ、前記受光部で生成された電荷を前記複数のセル毎にまとめて転送する第二転送部と、
前記受光部と前記第二転送部との間に設けられ、前記受光部で生成された電荷を前記第二転送部に移送する第二ゲートと、
前記第一転送部によって転送された電荷を検出する検出部と、
を備えることを特徴とする撮像装置。
【請求項２】
前記検出部は、前記第一転送部及び前記第二転送部によって転送された電荷を検出することを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記複数のセルがその配列方向に互いに半ピッチずれて配列されている２列の前記受光部が一色毎に並列に設けられ、
前記第一転送部は前記２列の受光部の両外側に一色毎に２列設けられ、
前記第一ゲートは前記受光部と前記第一転送部との間に各１列設けられ、
前記第二転送部は前記２列の受光部の内側に一色毎に１列設けられ、
前記第二ゲートは前記受光部と前記第二転送部との間に各１列設けられていることを特徴とする請求項１又は２に記載の撮像装置。
【請求項４】
請求項１に記載の撮像装置の駆動方法であって、
シャッタの開放時間内に前記受光部に蓄積された電荷を前記第一転送部で転送し前記検出部で検出し、
シャッタの開放時間外に前記受光部に蓄積された電荷を前記第二転送部で排出することを特徴とする撮像装置の駆動方法。
【請求項５】
請求項２に記載の撮像装置の駆動方法であって、
高解像度の読み取りモードでは、シャッタの開放時間内に前記受光部に蓄積された電荷を前記第一転送部で転送し前記検出部で検出し、
低解像度の読み取りモードでは、シャッタの開放時間内に前記受光部に蓄積された電荷を前記第二転送部で転送し前記検出部で検出することを特徴とする撮像装置の駆動方法。
【請求項６】
請求項３に記載の撮像装置の駆動方法であって、
高解像度の読み取りモードでは、シャッタの開放時間内に前記２列の受光部に蓄積された電荷を前記２列の第一転送部で並列に転送し、
低解像度の読み取りモードでは、シャッタの開放時間内に前記２列の受光部に蓄積された電荷を前記第二転送部で合流させて転送することを特徴とする撮像装置の駆動方法。
【請求項７】
請求項４、５又は６に記載の撮像装置の駆動方法であって、
前記第二ゲートを開放した後に前記第一ゲート及び前記第二ゲートを遮断することによりシャッタを開放し、
シャッタの開放後に前記第一ゲートを開放することによりシャッタを閉じることを特徴とする撮像装置の駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は撮像装置及びその駆動方法に関する。
【０００２】
【従来の技術】
従来、ＣＣＤイメージセンサ等の撮像装置はイメージスキャナ、ファクシミリ、ディジタルカメラ等で広く用いられている。特許文献１には、光電変換により電荷を生成する複数のセルが直列に配列された受光部が複数並列に配列された撮像装置が開示されている。
【０００３】
【特許文献１】
特開２００１−１５７１１９号公報
【０００４】
【発明が解決しようとする課題】
主走査方向の解像度を落として原稿を読み取る目的の一つは、高速に原稿を読み取ることにある。したがって、転送部に印加するシフトパルスの周波数は低解像度になるほど高くする必要がある。しかし、シフトパルスの最高周波数には上限があり、一般に高い周波数のシフトパルスを転送部に印加する駆動回路を実装すると製造コストが増大するという問題がある。また、シフトパルスの周波数が決まると、一般にはそれに応じて出力ゲートパルスの周波数が決まる。したがって、シフトパルスの周波数が高くできない場合、低い解像度での読み取り速度を高速化できないことになる。
【０００５】
本発明は、かかる問題を解決するために創作されたものであって、駆動回路を高速化することなしに読み取り速度を高速化できる撮像装置及びその駆動方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記目的を達成するため、本発明に係る撮像装置は、光電変換により電荷を生成する複数のセルが直列に配列された受光部を備える撮像装置であって、前記受光部と並列に設けられ、前記受光部で生成された電荷を前記セル毎に転送する第一転送部と、前記受光部と前記第一転送部の間に設けられ、前記受光部で生成された電荷を前記第一転送部に移送する第一ゲートと、前記受光部と並列に設けられ、前記受光部で生成された電荷を前記複数のセル毎にまとめて転送する第二転送部と、前記受光部と前記第二転送部との間に設けられ、前記受光部で生成された電荷を前記第二転送部に移送する第二ゲートと、前記第一転送部によって転送された電荷を検出する検出部と、を備えることを特徴とする。受光部で生成された電荷をセル毎に転送する転送部とは別に、受光部で生成された電荷を複数のセル毎にまとめて転送する転送部を設けることにより、駆動回路を高速化することなしに読み取り速度を高速化することができる。より具体的には、シャッタの開放時間内に受光部で生成された電荷（画素電荷）、又はシャッタの開放時間外に受光部で生成された電荷（不要電荷）を転送部から送出するために必要なシフトサイクル数を低減することができる。
【０００７】
さらに本発明に係る撮像装置は、前記検出部は、前記第一転送部及び前記第二転送部によって転送された電荷を検出することを特徴とする。第二転送部によって転送された電荷を検出することにより、駆動回路を高速化することなしに低解像度の読み取りモードにおいて読み取り速度を上げることができる。より具体的には、低解像度の読み取りモードにおいてシャッタの開放時間内に受光部で生成された画素電荷を第二転送部によって出力部まで転送することにより、その電荷を検出するために必要なシフトサイクル数を低減することができる。
【０００８】
さらに本発明に係る撮像装置は、前記複数のセルがその配列方向に互いに半ピッチずれて配列されている２列の前記受光部が一色毎に並列に設けられ、前記第一転送部は前記２列の受光部の両外側に一色毎に２列設けられ、前記第一ゲートは前記受光部と前記第一転送部との間に各１列設けられ、前記第二転送部は前記２列の受光部の内側に一色毎に１列設けられ、前記第二ゲートは前記受光部と前記第二転送部との間に各１列設けられていることを特徴とする。一色毎に２列設けられた受光部にそれぞれ蓄積される電荷を１つの転送部で合流させ、２列の受光部にそれぞれ設けられた複数のセルに蓄積された電荷をまとめて転送することにより、駆動回路を高速化することなしに読み取り速度を高速化することができる。また、２列の受光部でセルをその配列方向に反ピッチずらして配列することにより、セルを小さくして感度を落とすことなしに、主走査方向の解像度を倍増させることができる。
【０００９】
上記目的を達成するため、本発明に係る撮像装置の駆動方法は、シャッタの開放時間内に前記受光部に蓄積された電荷を前記第一転送部で転送し前記検出部で検出し、シャッタの開放時間外に前記受光部に蓄積された電荷を前記第二転送部で排出することを特徴とする。シャッタの開放時間外に受光部に蓄積された電荷（不要電荷）を第二転送部で排出することにより、不要電荷を転送部から送出するために必要なシフトサイクル数を低減することができる。また、画素電荷を第一転送部で転送することにより、シャッタの開放時間内に受光部に蓄積された電荷（画素電荷）の転送を不要電荷の送出終了を待たずに開始できる。
【００１０】
さらに本発明に係る撮像装置の駆動方法は、高解像度の読み取りモードでは、シャッタの開放時間内に前記受光部に蓄積された電荷を前記第一転送部で転送し前記検出部で検出し、低解像度の読み取りモードでは、シャッタの開放時間内に前記受光部に蓄積された電荷を前記第二転送部で転送し前記検出部で検出することを特徴とする。低解像度の読み取りモードでは、画素電荷を第二転送部で転送することにより、駆動回路を高速化することなしに低解像度の読み取りモードにおいて読み取り速度を上げることができる。より具体的には、低解像度の読み取りモードでは、画素電荷を検出するために必要なシフトサイクル数を低減することができる。
【００１１】
さらに本発明に係る撮像装置の駆動方法は、高解像度の読み取りモードでは、シャッタの開放時間内に前記２列の受光部に蓄積された電荷を前記２列の第一転送部で並列に転送し、低解像度の読み取りモードでは、シャッタの開放時間内に前記２列の受光部に蓄積された電荷を前記第二転送部で合流させて転送することを特徴とする。低解像度の読み取りモードでは、２列の受光部に蓄積された画素電荷を第二転送部で合流させて転送することにより、駆動回路を高速化することなしに読み取り速度を高速化することができる。
【００１２】
さらに本発明に係る撮像装置の駆動方法は、前記第二ゲートを開放した後に前記第一ゲート及び前記第二ゲートを遮断することによりシャッタを開放し、シャッタの開放後に前記第一ゲートを開放することによりシャッタを閉じることを特徴とする。２つのゲートの開放と遮断によってシャッタ機能を実現することによりシャッタの制御が容易になる。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態を示す実施例を説明する。
図１は、本発明の一実施例に係るイメージセンサ１の構成を示す模式図である。撮像装置としてのイメージセンサ１は、並列配置された受光部３４、４０を同一チップ上に複数有し、各受光部３４、４０に所定の色のフィルタをオンチップで形成したカラー出力方式のＣＣＤリニアイメージセンサである。各色の濃度情報を読み取る構成要素はフィルタを除いて互いに同一であるため、図１では１色の濃度情報を読み取る要素のみを示し、他の２色の濃度情報を読み取る要素を省略している。尚、フィルタとしては、Ｒ（Ｒｅｄ）、Ｇ（Ｇｒｅｅｎ）、Ｂ（Ｂｌｕｅ）の３色の原色フィルタ、Ｃ（Ｃｙａｎ）、Ｍ（Ｍａｇｅｎｔａ）、Ｙ（Ｙｅｌｌｏｗ）の３色乃至はＣ、Ｍ、Ｙ、Ｇ（Ｇｒｅｅｎ）の４色の補色フィルタが使用される。また、本発明はフルカラーの撮像装置に限らず、モノクロ出力の撮像装置にも適用可能である。
【００１４】
イメージセンサ１は、第一受光部としてのメイン受光部４０、第二受光部としてのサブ受光部３４、第一ゲートとしての第一メインゲート４２及び第一サブゲート２４、第一転送部としてのメイン転送部４４及びサブ転送部３２、第二ゲートとしてのメイン第二ゲート３８及びサブ第二ゲート３０、第二転送部としての高速転送部３６、検出部１１等を備えている。
【００１５】
受光部は各色について２列ずつ設けられている。同一色のフィルタが設けられるメイン受光部４０、サブ受光部３４同士は、後述するセル４８、２６がその配列方向に互いに半ピッチずれるように配列されている。
同一色のフィルタが設けられる二つの受光部４０、３４から出力される信号のうちｎ番目の主走査線に関する信号を処理して得た画素を交互に配列することで、当該主走査線に対応する１ライン分の画像データが生成される。同一色のフィルタが設けられる二つの受光部４０、３４では、各受光部４０、３４におけるセル４８、２６がその配列方向に互いに半ピッチずれるように配列されているので、各セルが小さくなって感度が低下することなしに、主走査方向の解像度を実質的に倍増させることができる。
【００１６】
メイン受光部４０は直列に配列された複数のセル４８を有する。サブ受光部３４は直列に配列された複数のセル２６を有する。メイン受光部４０の各セル４８、サブ受光部３４の各セル２６はそれぞれ同一ピッチで配列されている。前述したように、メイン受光部４０の各セル４８、サブ受光部３４の各セル２６はその配列方向に互いに半ピッチずれるように配列されている。セル４８、２６はフォトダイオード等の光電変換素子であり、フィルタの透過光を受光してその受光量に相関した電荷を光電変換により生成する。
【００１７】
メイン転送部４４はメイン受光部４０に併設されている。サブ転送部３２はサブ受光部３４に併設されている。メイン転送部４４及びサブ転送部３２はＣＣＤアナログシフトレジスタであって、シフトパルスφ１又はφ２が印加される電極が長手方向に交互に配設されている。シフトパルスφ１又はφ２が印加されることにより、電荷を拘束するポテンシャル井戸がセル毎に形成される。メイン転送部４４のセル４６のピッチはメイン受光部４０のセル４８のピッチと同一である。したがって、メイン転送部４４の各セルに形成される各ポテンシャル井戸にはメイン受光部４０の１個のセルに蓄積された電荷が拘束される。メイン転送部４４のシフトパルスには２相のパルスが用いられるが、３相以上のパルスを用いてもよい。
【００１８】
第一メインゲート４２はメイン受光部４０とメイン転送部４４の間に設けられている。第一メインゲート４２には、第一メインゲートパルスＲＯＧ＿ＨＭが印加される電極が設けられている。
第一サブゲート２４はサブ受光部３４とサブ転送部３２の間に設けられている。第一サブゲート２４には、第二メインゲートパルスＲＯＧ＿ＨＳが印加される電極が設けられている。
【００１９】
高速転送部３６は、メイン受光部４０とサブ受光部３４との間に設けられている。高速転送部３６はＣＣＤアナログシフトレジスタであって、シフトパルスφ１又はφ２が印加される電極が長手方向に交互に配設されている。シフトパルスφ１又はφ２が印加されることにより、電荷を拘束するポテンシャル井戸がセル毎に形成される。高速転送部３６の各セル２８の転送方向の幅は、メイン受光部４０のセル４８及びサブ受光部３４のセル２６の転送方向の幅の４倍である。また、高速転送部３６のセル２８のピッチは、メイン受光部４０のセル４８及びサブ受光部３４のセル２６のピッチの４倍である。したがって、高速転送部３６の各セルに形成される各ポテンシャル井戸には、メイン受光部４０の４つのセルとサブ受光部３４の４つのセルの合計８個のセルに蓄積された電荷がまとめて拘束される。
【００２０】
メイン第二ゲート３８はメイン受光部４０と高速転送部３６の間に設けられている。メイン第二ゲート３８には、第二メインゲートパルスＲＯＧ＿ＬＭが印加される電極が設けられている。
サブ第二ゲート３０はサブ受光部３４と高速転送部３６の間に設けられている。サブ第二ゲート３０には、第二サブゲートパルスＲＯＧ＿ＬＳが印加される電極が設けられている。
【００２１】
検出部１１はメイン転送部４４、サブ転送部３２及び高速転送部３６の前端側に設けられている。検出部１１は、メイン出力ゲート１２、サブ出力ゲート１７、高速出力ゲート１０、フローティングキャパシタ１４、リセットゲート１６及び図示しない出力回路を有している。フローティングキャパシタ１４に転送された電荷は出力回路により検出され、検出された電荷に応じた電気信号（画像信号）が出力回路から出力される。メイン出力ゲート１２及び高速出力ゲート１０には、出力ゲートパルスφ３が印加される電極が設けられている。サブ出力ゲート１７には、出力ゲートパルスφ４が印加される電極が設けられている。リセットゲート１６には、リセットゲートパルスφＲＳが印加される電極が設けられている。
【００２２】
メイン転送部４４にはメインＯＦＤ５０が設けられている。高速転送部３６によって転送される電荷を検出する低解像度の読み取りモードでは、メイン転送部４４によって転送される電荷はメインＯＦＤ５０から排出される。高速転送部３６には高速ＯＦＤ１８が設けられている。メイン転送部４４又はサブ転送部３２によって転送される電荷を検出する高解像度の読み取りモードでは、高速転送部３６によって転送される電荷は高速ＯＦＤ１８から排出される。サブ転送部３２にはサブＯＦＤ２０が設けられている。メイン転送部４４又は高速転送部３６によって転送される電荷を検出するモードでは、サブ受光部３４に蓄積された電荷はサブＯＦＤ２０から排出される。尚、メイン転送部４４とサブ転送部３２の駆動回路を別系統にしてメインＯＦＤ５０を省略してもよい。
【００２３】
以下、イメージセンサ１の基本解像度を４８００ｄｐｉとしてイメージセンサ１の駆動方法を説明する。４８００ｄｐｉで読み取るモードでは、メイン受光部４０及びサブ受光部３４に蓄積された電荷を検出部１１で交互に検出する。このとき、φ１及びφ２の２倍の周波数のφ３及びφ４をメイン出力ゲート１２及びサブ出力ゲート１７に印加する。
【００２４】
（第一の駆動方法）
図２及び図３は、基本解像度より低い解像度で読み取るモードにおけるイメージセンサ１の第一の駆動方法を示すタイムチャートである。
【００２５】
（１）１２００ｄｐｉモード
解像度１２００ｄｐｉで読み取るモードでは、メイン受光部４０の各セル４８で生成される電荷を検出部１１で２つのセル毎に合流させて検出する。サブ受光部３４で生成される電荷はサブＯＦＤ２０から排出する。
【００２６】
具体的には図２（Ａ）に示すように、画像信号として検出される画素電荷をメイン受光部４０に蓄積する前にＲＯＧ＿ＨＭを印加してメイン転送部４４に不要電荷を排出する（ｔ２＜ｔ＜ｔ３）。続いてＲＯＧ＿ＨＭを低にして画素電荷をメイン受光部４０に蓄積する（ｔ３＜ｔ＜ｔ４）。続いてメイン受光部４０に蓄積された画素電荷をＲＯＧ＿ＨＭを印加してメイン転送部４４に移送する（ｔ４＜ｔ＜ｔ５）。尚、１２００ｄｐｉで読み取るモードでは高速転送部３６を用いないので、ＲＯＧ＿ＬＭは常時低に維持する。
【００２７】
メイン受光部４０からメイン転送部４４に移送した電荷は、メイン転送部４４にφ１及びφ２を印加して検出部１１に転送する。図３（Ａ）に示すように、検出部１１では、φ１及びφ２の２サイクルにつき１度だけφ３をメイン出力ゲート１２に印加してメイン出力ゲート１２を開放することにより、メイン受光部４０の２つのセル４８に蓄積された電荷をフローティングキャパシタ１４で合流させる。続いてフローティングキャパシタ１４で合流した電荷を検出し、その後、φＲＳを印加してリセットゲート１６を開放してフローティングキャパシタ１４の電荷を排出する。
【００２８】
すなわち、１２００ｄｐｉで読み取るモードでは、電荷をメイン受光部４０のセル毎に個別に転送するメイン転送部４４を用い、検出部１１でセル２つ分の電荷を合流させるため、メイン転送部４４に印加するφ１及びφ２の周波数は検出部１１に印加するφ３及びφＲＳの周波数の２倍になる。
【００２９】
（２）６００ｄｐｉモード
解像度６００ｄｐｉで読み取るモードでは、メイン受光部４０及びサブ受光部３４の各セルで生成される電荷を８つづつまとめて高速転送部３６の１つのセル２８に移送し、検出部１１では高速転送部３６のセル毎に電荷を検出する。
【００３０】
具体的には、図２（Ｂ）に示すように、画素電荷をメイン受光部４０及びサブ受光部３４に蓄積する前にＲＯＧ＿ＬＭ及びＲＯＧ＿ＬＳを印加して高速転送部３６にメイン受光部４０及びサブ受光部３４の不要電荷を排出する（ｔ２＜ｔ＜ｔ３）。続いてＲＯＧ＿ＬＭ及びＲＯＧ＿ＬＳを低にして画素電荷をメイン受光部４０及びサブ受光部３４に蓄積する（ｔ３＜ｔ＜ｔ４）。続いてメイン受光部４０及びサブ受光部３４に蓄積された画素電荷をＲＯＧ＿ＬＭ及びＲＯＧ＿ＬＳを印加して高速転送部３６に移送する（ｔ４＜ｔ＜ｔ５）。メイン受光部４０及びサブ受光部３４の電荷を合流させて画素電荷として検出するため、メイン受光部４０の電荷のみを画素電荷として検出する場合に比べてＳ／Ｎを増大させることができる。ただし、高速転送部３６のセル２８とサブ受光部３４のセル２６がセルの配列方向に互いに半ピッチずれているため、高速転送部３６のセル２８の境界に対向しているサブ受光部３４のセル２６に蓄積された電荷は、高速転送部３６の２つのセルに分離して移送されることになる。尚、６００ｄｐｉで読み取るモードではメイン転送部４４及びサブ転送部３２を用いないので、ＲＯＧ＿ＨＭ及びＲＯＧ＿ＨＳは常時低に維持する。
【００３１】
メイン受光部４０及びサブ受光部３４から高速転送部３６に移送された画素電荷は、高速転送部３６にφ１及びφ２を印加して検出部１１に転送する。このとき、高速転送部３６から全セルの電荷を検出部１１に送出するために必要なφ１及びφ２のそれぞれのサイクル数（シフトサイクル数）は、メイン転送部４４から全セルの電荷を検出部１１に送出するために必要なφ１及びφ２のそれぞれのサイクル数の４分の１である。
【００３２】
図３（Ｂ）に示すように、検出部１１では、φ１及びφ２の１サイクルについて１回のφ３を高速出力ゲート１０に印加して高速出力ゲート１０を開放することにより、メイン受光部４０及びサブ受光部３４の８つのセルに蓄積された電荷をフローティングキャパシタ１４に移送する。続いてフローティングキャパシタ１４に移送した電荷を検出し、その後、φＲＳを印加してリセットゲート１６を開放してフローティングキャパシタ１４の電荷を排出する。
【００３３】
すなわち、６００ｄｐｉで読み取るモードでは、検出部１１で高速転送部３６のセル１つ毎に電荷を検出するため、高速転送部３６に印加するφ１及びφ２の周波数は検出部１１に印加するφ３及びφＲＳの周波数と等しくなる。
【００３４】
（３）３００ｄｐｉモード
解像度３００ｄｐｉで読み取るモードでは、メイン受光部４０及びサブ受光部３４の各セルで生成される電荷を８つづつまとめて高速転送部３６の１つのセルに移送し、さらに検出部１１では高速転送部３６のセル２つ毎に電荷を検出する。
【００３５】
メイン受光部４０及びサブ受光部３４で生成される電荷を高速転送部３６に移送し、高速転送部３６で検出部１１まで転送する方法は、解像度６００ｄｐｉで読み取るモードと同一であるため説明を省略する。
【００３６】
図３（Ｃ）に示すように、検出部１１では、φ１及びφ２の２サイクルについて１度だけφ３を高速出力ゲート１０に印加して高速出力ゲート１０を開放する。これにより、メイン受光部４０及びサブ受光部３４の合計１６個のセルに蓄積された電荷をフローティングキャパシタ１４で合流させる。続いてフローティングキャパシタ１４で合流した電荷を検出し、その後、φＲＳを印加してリセットゲート１６を開放してフローティングキャパシタ１４の電荷を排出する。
【００３７】
すなわち、３００ｄｐｉで読み取るモードでは、検出部１１で高速転送部３６のセル２つ分の電荷を合流させるため、高速転送部３６に印加するφ１及びφ２の周波数は検出部１１に印加するφ３及びφＲＳの周波数の２倍になる。
【００３８】
図４は、各解像度の読み取りモードでイメージセンサ１に印加する各駆動パルスの周波数等を第一の駆動方法に係る実施例として例示した表である。図５は、各解像度の読み取りモードで従来のイメージセンサに印加する各駆動パルスの周波数等を比較例１として示した表である。第一の駆動方法に係る実施例及び比較例１では、駆動パルスの最高周波数を６ＭＨｚとしている。第一の駆動方法に係る実施例では、高速転送部３６を用いることにより、最高周波数を上げることなく、解像度６００ｄｐｉ及び３００ｄｐｉの読み取りを高速化している。
【００３９】
図６は、各解像度の読み取りモードで従来のイメージセンサに印加する各駆動パルスの周波数等を比較例２として示した表である。比較例２では、駆動パルスの最高周波数を８ＭＨｚとしている。第一の駆動方法に係る実施例では、高速転送部３６を用いることにより、最高周波数を低く抑えつつ、解像度６００ｄｐｉ及び３００ｄｐｉの読み取りを高速化させている。
【００４０】
（第二の駆動方法）
図７は、イメージセンサ１の第二の駆動方法を示すタイムチャートである。第二の駆動方法では、ＲＯＧ＿ＨＭ及びＲＯＧ＿ＬＭにより電子シャッタを実現する。すなわち、高速転送部３６を用いて不要電荷を排出することにより、各ラインの画素電荷を蓄積するインターバルを短縮する。
【００４１】
具体的には、ＲＧＢの各色について画素電荷をメイン受光部４０に蓄積する前にＲＯＧ＿ＬＭを印加してメイン受光部４０から不要電荷を高速転送部３６に移送する（ｔ２＜ｔ＜ｔ３）。ＲＯＧ＿ＨＭはシャッタを閉じるタイミング（ｔ４＜ｔ＜ｔ５）でのみ高にし、それ以外の期間（ｔ１＜ｔ＜ｔ４）では底を維持する。これにより、ＲＯＧ＿ＬＭが印加されてからＲＯＧ＿ＨＭが印加されるまでの期間（ｔ３＜ｔ＜ｔ４）に各色について画素電荷がメイン受光部４０に蓄積される。ＲＯＧ＿ＬＭを印加するタイミングを各色でずらすことにより、各色について画素電荷の蓄積時間を変えることができる。続いてメイン受光部４０に蓄積された電荷をＲＯＧ＿ＨＭを印加してメイン転送部４４に移送する。メイン転送部４４に移送された電荷を検出部１１に全て転送すると、次の１ラインの読み取りを開始することができる。
【００４２】
前述したように、次の１ラインでは不要電荷が高速転送部３６に排出されるため（ｔ２＜ｔ＜ｔ３）、不要電荷の転送完了を待つこと無しにメイン受光部４０で画素電荷の蓄積を開始することができ、また、メイン転送部４４の４分の１のシフトサイクル数で不要電荷の転送を完了できる。このため、第二の駆動方法によると、各ラインの画素電荷を蓄積するインターバルを短縮することができる。尚、第二の駆動方法は、サブ受光部３４及びサブ転送部３２を用いる基本解像度の読み取りモードにも適用可能である。また、第二の駆動方法を用いる場合、検出部１１とは別に高速転送部３６の電荷を排出する構成要素をイメージセンサ１にふかしてもよい。
【図面の簡単な説明】
【図１】本発明の一実施例に係るイメージセンサを示す模式図である。
【図２】本発明の一実施例に係る駆動方法を示すタイムチャートである。
【図３】本発明の一実施例に係る駆動方法を示すタイムチャートである。
【図４】本発明の一実施例に係る駆動パルス等を示す表である。
【図５】比較例１に係る駆動パルス等を示す表である。
【図６】比較例２に係る駆動パルス等を示す表である。
【図７】本発明の一実施例に係る駆動方法を示すタイムチャートである。
【符号の説明】
メイン受光部（第一受光部）：４０
第一メインゲート（第一ゲート）：４２
メイン転送部（第一転送部）：４４
第二メインゲート（第二ゲート）：３８
高速転送部（第二転送部）：３６
サブ受光部（第二受光部）：３４
第一サブゲート（第一ゲート）：２４
サブ転送部（第一転送部）：３２
第二サブゲート（第二ゲート）：３０
検出部：１１
【図１】
2004350223.tif 000003
【図２】
2004350223.tif 000004
【図３】
2004350223.tif 000005
【図４】
2004350223.tif 000006
【図５】
2004350223.tif 000007
【図６】
2004350223.tif 000008
【図７】
2004350223.tif 000009