(57)【要約】【課題】トランジスタの駆動能力の低下を防止することができる半導体装置を提供する。【解決手段】半導体装置は、ゲート絶縁膜２と分離絶縁膜５との間で主表面１ｆ上に設けられ、第３の頂面１２ｔを有する中間絶縁膜１２と、第１から第３の頂面上に設けられたゲート電極３とを備える。主表面１ｆから第１の頂面５ｔまでの高さをｈ１とし、主表面１ｆから第２の頂面２ｔまでの高さをｔ２とし、主表面１ｆから第３の頂面１２ｔまでの高さをｈ３とすると、高さｈ１、ｈ２およびｈ３はｈ２＜ｈ３＜ｈ１で示す関係を満たす。【選択図】　　　　図３
2004055588.tif 000002
【特許請求の範囲】
【請求項１】
主表面を有し、その主表面にトレンチが形成された半導体基板と、
前記トレンチを充填し、第１の頂面を有する分離絶縁膜と、
前記主表面の上に形成され、第２の頂面を有するゲート絶縁膜と、
前記ゲート絶縁膜と前記分離絶縁膜との間で前記主表面上に形成され、第３の頂面を有する中間絶縁膜と、
前記第１から第３の頂面の上に形成されたゲート電極とを備え、
前記分離絶縁膜と前記ゲート絶縁膜と前記中間絶縁膜とはほぼ同一の組成を有し、
前記主表面から前記第１の頂面までの高さをｈ１とし、前記主表面から前記第２の頂面までの高さをｈ２とし、前記主表面から前記第３の頂面までの高さをｈ３とすると、前記高さｈ１、ｈ２およびｈ３は、ｈ２＜ｈ３＜ｈ１で示す関係を満たす、半導体装置。
【請求項２】
前記第１から第３の頂面は連続して階段状に形成され、かつ、前記第１から第３の頂面は前記主表面に対してほぼ平行に形成される、請求項１に記載の半導体装置。
【請求項３】
半導体基板の主表面にトレンチを形成する工程と、
前記トレンチを充填する分離絶縁膜を形成する工程と、
前記分離絶縁膜に連なり前記主表面を覆う第１の絶縁膜を形成する工程と、
前記分離絶縁膜に連なる前記第１の絶縁膜の部分を覆い、かつ前記第１の絶縁膜の他の部分を露出させるマスク層を前記第１の絶縁膜の上に形成する工程と、
前記マスク層をマスクとして前記マスク層から露出した前記第１の絶縁膜の部分をエッチングして前記主表面を露出させる工程と、
露出した前記主表面にゲート絶縁膜を形成するとともに、前記分離絶縁膜と前記ゲート絶縁膜との間に残存した前記第１の絶縁膜の厚みを増加させて中間絶縁膜を形成する工程と、
前記ゲート絶縁膜と前記中間絶縁膜と前記分離絶縁膜との上にゲート電極を形成する工程とを備えた、半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、半導体装置およびその製造方法に関し、特に、トレンチにより各素子が分離される半導体装置に関するものである。
【０００２】
【従来の技術】
近年、半導体装置の高集積化および高性能化が進むにつれて、各々の素子を分離するためにトレンチを用いたトレンチ素子分離（ＳＴＩ：Ｓｈａｌｌｏｗ　Ｔｒｅｎｃｈ　Ｉｓｏｌａｔｉｏｎ）の開発が進められている。
【０００３】
このようなＳＴＩを用いた技術は、たとえば特開２０００−３０６９８９号公報に開示されている。図１２は、上記公報に開示された、従来のトレンチ素子分離を説明するための半導体基板の断面図である。図１２を参照して、従来のトレンチ素子分離では、シリコン基板１１１の表面にパッド酸化膜１１２および窒化シリコン膜（図示せず）を形成する。リソグラフィ技術とエッチバック技術とを用いて、シリコン基板１１１にトレンチ１１３を形成する。次に、化学的気相成長法（以下ＣＶＤ）によりトレンチ１１３に絶縁膜１１４を埋込む。その後、化学的機械的研磨（ＣＭＰ）によりシリコン基板１１１の余分な絶縁膜１１４を除去して表面を平坦化する。さらに、研磨ストッパに用いた窒化シリコン膜（図示せず）をエッチバックにより除去する。
【０００４】
次に、ゲート酸化膜の膜質を向上させるために犠牲酸化膜を形成する。まず、希フッ酸を用いたウェットエッチングによりパッド酸化膜１１２を除去する。その後、熱酸化法により、シリコン基板１１１の表面に犠牲酸化膜を形成した後、希フッ酸を用いたウェットエッチングによりその犠牲酸化膜を除去する。その後、シリコン基板１１１の表面にゲート酸化膜（図示せず）を形成する。
【０００５】
【発明が解決しようとする課題】
従来のＳＴＩの製造方法では、上述のように、パッド酸化膜、犠牲酸化膜などを除去するための希フッ酸を用いたウェットエッチングを行なう。このウェットエッチングは等方性である。図１３は、従来の技術で生じる問題点を説明するために示す半導体基板の断面図である。図１３を参照して、ウェットエッチングの際に、絶縁膜１１４の側壁部もエッチングされ、シリコン基板１１１と絶縁膜１１４との間に窪み１１５が生じる。窪み１１５が生じた状態でゲート酸化膜およびゲート電極が形成されると、このゲート電極は窪み１１５上に形成されるため、この部分で電界集中が発生し、トランジスタ特性が悪化するという問題がある。
【０００６】
そこで、この発明は上述のような問題点を解決するためになされたものであり、トレンチと半導体基板との間に窪みが生じることがない半導体装置およびその製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
この発明に従った半導体装置は、主表面を有し、その主表面にトレンチが形成された半導体基板と、トレンチを充填し、第１の頂面を有する分離絶縁膜と、主表面の上に形成され、第２の頂面を有するゲート絶縁膜と、ゲート絶縁膜と分離絶縁膜との間で主表面の上に形成され、第３の頂面を有する中間絶縁膜と、第１から第３の頂面の上に形成されたゲート電極とを備える。分離絶縁膜とゲート絶縁膜と中間絶縁膜とはほぼ同一の組成を有する。主表面から第１の頂面までの高さをｈ１とし、主表面から第２の頂面までの高さをｈ２とし、主表面から第３の頂面までの高さをｈ３とすると、高さｈ１、ｈ２およびｈ３は、ｈ２＜ｈ３＜ｈ１で示す関係を満たす。
【０００８】
このように構成された半導体装置においては、分離絶縁膜とゲート絶縁膜と中間絶縁膜とはほぼ同一の組成を有するため、これらの絶縁膜の下の半導体基板では均一な電界を形成することができる。さらに、ゲート絶縁膜から中間絶縁膜を介して分離絶縁膜に近づくにつれて、頂面の高さが大きくなるため、絶縁膜に窪み部が形成されることがない。その結果、この絶縁膜上にゲート電極を形成しても、電界集中の発生を防止することができ、トランジスタ特性を悪化させることがない。
【０００９】
また好ましくは、第１から第３の頂面は連続して階段状に形成され、かつ第１から第３の頂面は、主表面に対してほぼ平行に形成される。
【００１０】
この場合、第１から第３の頂面は連続して階段状に形成され、それらの各々が主表面に対してほぼ平行であるため、これらの第１から第３の頂面上にゲート電極を形成しやすくなる。その結果、ゲート電極での電界集中をさらに緩和することができる。
【００１１】
この発明に従った半導体装置の製造方法は、半導体基板の主表面にトレンチを形成する工程と、トレンチを充填する分離絶縁膜を形成する工程と、分離絶縁膜に連なり主表面を覆う第１の絶縁膜を形成する工程と、分離絶縁膜に連なる第１の絶縁膜の部分を覆い、かつ、第１の絶縁膜の他の部分を露出させるマスク層を第１の絶縁膜の上に形成する工程と、マスク層をマスクとしてマスク層から露出した第１の絶縁膜の部分をエッチングして主表面を露出させる工程と、露出した主表面にゲート絶縁膜を形成するとともに、分離絶縁膜とゲート絶縁膜との間に残存した第１の絶縁膜の厚みを増加させて中間絶縁膜を形成する工程と、ゲート絶縁膜と中間絶縁膜と分離絶縁膜との上にゲート電極を形成する工程とを備える。
【００１２】
このように構成された、この発明の半導体装置の製造方法に従えば、露出した主表面にゲート絶縁膜を形成するとともに、分離絶縁膜とゲート絶縁膜との間に残存した第１の絶縁膜の厚みを増加させて中間絶縁膜を形成する。その結果、ゲート絶縁膜から中間絶縁膜を介して分離絶縁膜に近づくにつれて、絶縁膜の厚みが大きくなるため、絶縁膜に窪みが形成されることがない。その結果、窪みにより電界集中の発生を防止することができる。
【００１３】
【発明の実施の形態】
以下、この発明の実施の形態について、図面を参照して説明する。なお、同一または相当する部分については同一の参照符号を付し、その説明は繰返さない。
【００１４】
（実施の形態１）
図１は、この発明の実施の形態１に従った半導体装置の平面図である。図１を参照して、この発明の実施の形態１に従った半導体装置では、シリコン基板上に１方向に延びるトレンチ４が複数本形成されている。複数本のトレンチ４の各々は、互いに平行に延びている。
【００１５】
トレンチ４内にはシリコン酸化膜からなる分離絶縁膜５が形成されており、各々のトレンチ４と分離絶縁膜５により、シリコン基板上の隣り合う領域が分離される。すなわち、この半導体装置では、ＳＴＩによりそれぞれの素子が分離される。半導体素子が形成される活性領域５０ａと、活性領域５０ａの各々を分離する分離領域５０ｂとが交互に形成されている。
【００１６】
トレンチ４の延びる方向とほぼ直交する方向に延びるようにゲート電極３が形成されている。ゲート電極３は、分離絶縁膜５上で分断された形状となっており、島状に形成される。各々のゲート電極３の両側にソース領域１ｓおよびドレイン領域１ｄが形成されており、電界効果トランジスタが構成されている。
【００１７】
図２は、図１中のＩＩ−ＩＩ線に沿った断面図である。図２を参照して、シリコン基板１の表面にゲート絶縁膜２を介してゲート電極３が形成されている。ゲート電極３はリンがドープされたドープトポリシリコン膜３ａと、タングステンシリサイドからなるタングステンシリサイド膜３ｂとにより構成される。ゲート電極３の両側には、シリコン基板１の主表面にソース領域１ｓとドレイン領域１ｄが形成されている。ソース領域１ｓおよびドレイン領域１ｄは、ｎ型またはｐ型の不純物領域により構成されている。主表面１ｆ上にゲート絶縁膜２を介在して形成されたゲート電極３と、ゲート電極３の両側でシリコン基板１に形成されたソース領域１ｓおよびドレイン領域１ｄとが、電界効果トランジスタ１０を構成している。
【００１８】
図３は、図１中のＩＩＩ−ＩＩＩ線に沿った断面図である。図３を参照して、この発明の実施の形態１に従った半導体装置は、主表面１ｆを有し、その主表面１ｆに形成されたトレンチ４を含む半導体基板としてのシリコン基板１と、トレンチ４を充填し、第１の頂面５ｔを有する分離絶縁膜５と、主表面１ｆの上に形成され、第２の頂面２ｔを有するゲート絶縁膜２と、ゲート絶縁膜２と分離絶縁膜５との間で主表面１ｆ上に形成され、第３の頂面１２ｔを有する中間絶縁膜１２と、第１から第３の頂面５ｔ、２ｔおよび１２ｔの上に設けられたゲート電極３とを備える。
【００１９】
分離絶縁膜５とゲート絶縁膜２と中間絶縁膜１２とは、シリコン酸化膜により構成されて、ほぼ同一の組成を有する。主表面１ｆから第１の頂面５ｔまでの高さをｈ１とし、主表面１ｆから第２の頂面２ｔまでの高さをｈ２とし、主表面１ｆから第３の頂面１２ｔまでの高さをｈ３とすると、高さｈ１、ｈ２およびｈ３は、ｈ２＜ｈ３＜ｈ１で示す関係を満たす。
【００２０】
第１から第３の頂面５ｔ、２ｔおよび１２ｔは連続して階段状に形成されており、かつ第１から第３の頂面５ｔ、２ｔおよび１２ｔは主表面１ｆに対してほぼ平行に形成される。
【００２１】
シリコン基板１の表面には、等間隔でトレンチ４が形成されており、トレンチ４を充填するようにシリコン酸化膜からなる分離絶縁膜５が形成される。
【００２２】
シリコン基板１の主表面１ｆには、所定の厚みを有するシリコン酸化膜からなるゲート絶縁膜２と、このゲート絶縁膜２よりも大きな厚みを有するシリコン酸化膜からなるゲート絶縁膜６とが形成されている。各々の主表面１ｆ上に半導体素子が形成される。
【００２３】
分離絶縁膜５とゲート絶縁膜２との間には、シリコン酸化膜からなり、ゲート絶縁膜２および分離絶縁膜５のエッジ部分５ｅに連なる中間絶縁膜１２が形成されている。中間絶縁膜１２は主表面１ｆ上に形成され、かつ、第３の頂面１２ｔを有する。第３の頂面１２ｔは、第１の頂面５ｔと第２の頂面２ｔとの間の段差を緩和する役割を果たす。図３中の点線１０３が囲んだ部分に中間絶縁膜１２が形成されている。
【００２４】
ゲート電極３は、ゲート絶縁膜２および６と、中間絶縁膜１２と、分離絶縁膜５との上に形成されている。隣り合うゲート電極３同士は互いに分離絶縁膜５上で分離されている。分離絶縁膜５には凹部５ｕが形成されており、この凹部５ｕはゲート電極３から露出している。
【００２５】
次に、図１から３で示す半導体装置の製造方法について説明する。図４から図７は、図１で示す半導体装置の製造方法を説明するための断面図である。図４を参照して、まず、シリコン基板１の主表面１ｆにレジストパターンを形成し、このレジストパターンに従って主表面１ｆをエッチングする。これによりトレンチ４を形成する。トレンチ４を充填するようにシリコン酸化膜からなる分離絶縁膜５を形成する。次に、ｎ型ウェルおよびｐ型ウェル（図示せず）をイオン注入で形成した後、希フッ酸によってシリコン基板１の主表面１ｆに形成された熱酸化膜を除去する。
【００２６】
シリコン基板１の主表面１ｆ上に、厚みが１０ｎｍ程度の熱酸化膜からなる第１の絶縁膜１５を形成する。第１の絶縁膜１５は分離絶縁膜５のエッジ部分５ｅに連なり主表面１ｆを覆う。
【００２７】
図６を参照して、シリコン基板１上に所定のパターンを有するレジストパターン３１を形成する。レジストパターン３１は、分離絶縁膜５の一部分を露出させる。また、レジストパターン３１は、第１の絶縁膜１５をも露出させる。このようなパターンのレジストパターン３１を形成する目的は、ＭＯＳ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタのゲート絶縁膜の厚みが厚い部分と薄い部分とを作り分けるためである。この際、分離絶縁膜のエッジ部分、すなわち、分離領域５０ｂと活性領域５０ａとの境界部分が必ずレジストパターン３１で覆われるようにする。すなわち、分離絶縁膜５に連なり主表面１ｆを覆う第１の絶縁膜１５を形成する。その後、分離絶縁膜５に連なる第１の絶縁膜１５の部分を覆い、かつ第１の絶縁膜１５の他の部分を露出させるマスク層としてのレジストパターン３１を第１の絶縁膜１５上に形成する。
【００２８】
図７を参照して、レジストパターン３１をマスクとして希フッ酸によって熱酸化膜である第１の絶縁膜１５を除去する。前工程において、すべてのフィールドエッジがレジストパターン３１で覆われているので、希フッ酸によるオーバーエッチによる分離絶縁膜５の肩落ちを防止することができる。この工程では、レジストパターン３１をマスクとしてレジストパターン３１から露出した第１の絶縁膜１５の部分をエッチングして主表面１ｆを露出させる。
【００２９】
図３を参照して、レジストパターン３１を除去した後、シリコン基板１の主表面１ｆに厚みが５ｎｍ程度の熱酸化膜を形成してゲート絶縁膜２を形成する。前の工程において、レジストパターン３１で覆われていたフィールドエッジには、シリコン基板１の主表面１ｆにゲート絶縁膜が残っている状態でさらに酸化されることになるため、ゲート絶縁膜２よりもさらに厚いゲート絶縁膜６がレジストパターン３１で覆われていた部分に形成される。また、フィールドエッジであるエッジ部分５ｅでは、残っていた第１の絶縁膜１５が酸化されてゲート絶縁膜２と分離絶縁膜５とに連なる中間絶縁膜１２が形成される。
【００３０】
ＭＯＳトランジスタのゲート電極となる、リンをドープしたドープトポリシリコンとタングステンシリサイド膜を堆積する。タングステンシリサイド膜上にレジストパターンを形成し、このレジストパターンに従ってドープトポリシリコン膜とタングステンシリサイド膜をドライエッチングすることにより、ドープトポリシリコン膜３ａとタングステンシリサイド膜３ｂとにより構成される、ＭＯＳトランジスタのゲート電極３を形成する。その後、ゲート電極３をマスクとしてイオン注入によりシリコン基板１に不純物イオンを注入してソースおよびドレイン領域を形成する。その後、図示しない層間絶縁膜を形成した後、この層間絶縁膜にコンタクトホール、メタル配線などを形成する。
【００３１】
すなわち、図３で示す工程では、露出した主表面１ｆにゲート絶縁膜２を形成するとともに、分離絶縁膜５とゲート絶縁膜２との間に残存した第１の絶縁膜１５の厚みを増加させて中間絶縁膜１２を形成する。ゲート絶縁膜２と中間絶縁膜１２と分離絶縁膜５の上にゲート電極３を形成する。
【００３２】
このように構成された、この発明に従った半導体装置では、図３で示すように、ゲート絶縁膜２から中間絶縁膜１２を介して分離絶縁膜５に達するまで、シリコン酸化膜からなる絶縁膜の厚みは段階的に厚くなる。その結果、従来のように分離絶縁膜５のエッチ部分での肩落ちが生じることがない。その結果、この絶縁膜上にゲート電極３を形成しても、ゲート電極３で電界集中が生じるのを防止することができ、電界効果型トランジスタの性能の悪化を防止することができる。
【００３３】
（実施の形態２）
図８は、この発明の実施の形態２に従った半導体装置の断面図である。図８を参照して、この発明の実施の形態２に従った半導体装置では、分離絶縁膜５に凹部５ｕが設けられていない点で、実施の形態１に従った半導体装置と異なる。分離絶縁膜５には凹部５ｕが設けられていないため、分離絶縁膜の第１の頂面５ｔの高さはほぼ一定に形成されている。
【００３４】
次に、図８で示す半導体装置の製造方法について説明する。図９から図１１は、図８で示す半導体装置の製造方法を説明するための断面図である。図９を参照して、まず、実施の形態１と同様の工程に従いトレンチ４、分離絶縁膜５、第１の絶縁膜１５を形成する。次に、主表面１ｆ上にレジストパターン３２を形成する。すべてのフィールドエッジ、すなわち活性領域５０ａと分離領域５０ｂとの境界部分であるエッジ部分５ｅと、分離絶縁膜５とをレジストパターン３２が覆う。
【００３５】
図１０を参照して、レジストパターン３２をマスクとして第１の絶縁膜１５をエッチングする。このとき、すべてのフィールドエッジであるエッジ部分５ｅがレジストパターン３２で覆われているため、希フッ酸のオーバーエッチによる分離絶縁膜５の肩落ちを防止することができる。
【００３６】
また、すべての分離絶縁膜５がレジストパターン３２で覆われているため、希フッ酸のエッチングによって分離絶縁膜５が薄くなりすぎることがない。その結果、ソースおよびドレイン領域１ｓおよび１ｄの形成のためのイオン注入時に、注入イオン種が分離絶縁膜５を突き抜けにくくなる。
【００３７】
図１１を参照して、レジストパターン３１を除去した後、シリコン基板１の主表面１ｆに厚みが５ｎｍ程度の熱酸化膜を形成してゲート絶縁膜２を形成する。前の工程において、レジストパターン３１で覆われていたフィールドエッジには、シリコン基板１の主表面１ｆにゲート絶縁膜が残っている状態でさらに酸化されることになるため、ゲート絶縁膜２よりもさらに厚いゲート絶縁膜６がレジストパターン３１で覆われていた部分に形成される。また、フィールドエッジであるエッジ部分５ｅでは、残っていた第１の絶縁膜１５が酸化されてゲート絶縁膜２と分離絶縁膜５とに連なる中間絶縁膜１２が形成される。
【００３８】
図８を参照して、ＭＯＳトランジスタのゲート電極となる、リンをドープしたドープトポリシリコンとタングステンシリサイド膜を堆積する。タングステンシリサイド膜上にレジストパターンを形成し、このレジストパターンに従ってドープトポリシリコン膜とタングステンシリサイド膜をドライエッチングすることにより、ドープトポリシリコン膜３ａとタングステンシリサイド膜３ｂとにより構成される、ＭＯＳトランジスタのゲート電極３を形成する。その後、ゲート電極３をマスクとしてイオン注入によりシリコン基板１に不純物イオンを注入してソースおよびドレイン領域を形成する。その後、図示しない層間絶縁膜を形成した後、この層間絶縁膜にコンタクトホール、メタル配線などを形成する。
【００３９】
このように構成された、この発明の実施の形態２に従った半導体装置も実施の形態１に従った半導体装置と同様の効果がある。
【００４０】
また、以上の実施の形態では、ゲート絶縁膜、中間絶縁膜および分離絶縁膜がシリコン酸化膜である例を示したが、これらの膜が、窒素を含む膜としてシリコン窒化酸化膜等であってもよい。さらに、上記３つの絶縁膜のすべてが同じでなくても、シリコン酸化膜とシリコン窒化酸化膜とを組み合わせてもよい。分離絶縁膜とゲート絶縁膜と中間絶縁膜とはほぼ同一の組成を有していればよいため、分離絶縁膜とゲート絶縁膜と中間絶縁膜のうちのいずれか１つまたは２つをシリコン窒化酸化膜とし、残りをシリコン酸化膜としてもよい。分離絶縁膜とゲート絶縁膜と中間絶縁膜のずべてをシリコン窒化酸化膜としてもよい。
【００４１】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００４２】
【発明の効果】
この発明に従えば、電界集中を防止して、トランジスタの能力を低下させない半導体装置を提供することができる。
【図面の簡単な説明】
【図１】この発明の実施の形態１に従った半導体装置の平面図である。
【図２】図１中のＩＩ−ＩＩ線に沿った断面図である。
【図３】図１中のＩＩＩ−ＩＩＩ線に沿った断面図である。
【図４】図１で示す半導体装置の製造方法の第１工程を示す断面図である。
【図５】図１で示す半導体装置の製造方法の第２工程を示す断面図である。
【図６】図１で示す半導体装置の製造方法の第３工程を示す断面図である。
【図７】図１で示す半導体装置の製造方法の第４工程を示す断面図である。
【図８】この発明の実施の形態２に従った半導体装置の断面図である。
【図９】図８で示す半導体装置の製造方法の第１工程を示す断面図である。
【図１０】図８で示す半導体装置の製造方法の第２工程を示す断面図である。
【図１１】図８で示す半導体装置の製造方法の第３工程を示す断面図である。
【図１２】従来のトレンチ素子分離を説明するための半導体基板の断面図である。
【図１３】従来の技術で生じる問題点を説明するために示す半導体基板の断面図である。
【符号の説明】
１　シリコン基板、２　ゲート絶縁膜、２ｔ　第２の頂面、３　ゲート電極、４　トレンチ、５　分離絶縁膜、５ｔ　第１の頂面、１２　中間絶縁膜、１２ｔ
第３の頂面。
【図１】
2004055588.tif 000003
【図２】
2004055588.tif 000004
【図３】
2004055588.tif 000005
【図４】
2004055588.tif 000006
【図５】
2004055588.tif 000007
【図６】
2004055588.tif 000008
【図７】
2004055588.tif 000009
【図８】
2004055588.tif 000010
【図９】
2004055588.tif 000011
【図１０】
2004055588.tif 000012
【図１１】
2004055588.tif 000013
【図１２】
2004055588.tif 000014
【図１３】
2004055588.tif 000015