(57)【要約】      （修正有）【課題】薄膜トランジスタの遮光構造と簡略化製造方法の提供。【解決手段】基板３０上のゲート傍らにゲートと電気的に隔離する不透明構造３２が設けられ、これにより基板より照射される光線が阻止され、薄膜トランジスタのソース３５、ドレイン３５、チャネルと導線の部分で光電流を誘発しない。この製造方法は、デュアルスリットパターンを具えたマスクにより厚さが不均一なホトレジストパターンを形成し、一つのマスクを使用して、ソース、ドレインとチャネルの形成に用いられる二層の導体層のパターン転移を完成する。【選択図】  図１０
2004349299.tif 000002
【特許請求の範囲】
【請求項１】
薄膜トランジスタの製造方法において、
基板を提供する工程と、
該基板の上にゲートを形成する工程と、
誘電質層を該基板の上に形成すると共に該ゲートを被覆させる工程と、
第１半導体層を該誘電質層の上に形成する工程と、
第２半導体層を該第１半導体層の上に形成する工程と、
ホトレジスト層を該第２半導体層の上に形成する工程と、
マスクを該ホトレジスト層の上方に置くと共に、該マスクに設けたデュアルスリットパターンを該ゲートの上方に位置づけ、該デュアルスリットパターンの中間を該ゲートの中間の上方に位置づける工程と、
該ホトレジスト層をパターン化して、薄い部分と厚い部分を具えると共に厚い部分がデュアルスリットパターンの下方に位置するホトレジストパターンをゲートとその周囲の部分の基板の上方の位置に形成する工程と、
該ホトレジストパターンにより被覆されていない部分の第２半導体層と第１半導体層を除去する工程と、
薄い部分のホトレジストパターンを除去する工程と、
残ったホトレジストパターンに被覆されていない部分の第２半導体層を除去する工程と、
を具えたことを特徴とする、薄膜トランジスタの製造方法。
【請求項２】
請求項１記載の薄膜トランジスタの製造方法において、ゲートを形成する時に、ゲートと電気的に相互に隔離された不透光構造を、未除去の第２半導体層の一部の下方に少なくとも位置するように形成する工程を具えたことを特徴とする、薄膜トランジスタの製造方法。
【請求項３】
薄膜トランジスタの製造方法において、
基板を提供する工程と、
該基板の上にゲートを形成する工程と、
導体構造と不透光構造を、該導体構造と該不透光構造が相互に電気的に隔離されるように形成する工程と、
第１誘電質層を該基板の上に形成すると共に該第１誘電質層に該導体構造と該不透光構造を被覆させる工程と、
第１半導体層を該第１誘電質層の上に形成する工程と、
第２半導体層を該第１半導体層の上に形成する工程と、
パターン化を実行し、一部の第２半導体層と一部の第１半導体層を除去し、未除去部分の第２半導体層と未除去部分の第１半導体層が導体構造の上方に少なくとも位置するようにし、未除去部分の第１半導体層が少なくとも一部の不透光構造を被覆するようにする工程と、
第２誘電質層を該基板の上に形成し、該第２誘電質層に未除去部分の第２半導体層と未除去部分の第１半導体層を被覆させる工程と、
第２誘電質層中に開口を形成し、該開口より一部の第２半導体層を露出させる工程と、
パターン化導体層を該第２誘電質層の上に形成し、該パターン化導体層を該開口中にも位置させる工程と、
を具えたことを特徴とする、薄膜トランジスタの製造方法。
【請求項４】
請求項３記載の薄膜トランジスタの製造方法において、未除去部分の第１半導体層或いは第２半導体層を、導体構造の辺縁に沿って、導体構造の上方の未除去部分の幅が該導体構造の上方に位置しない部分の幅より大きくなるよう調整することを特徴とする、薄膜トランジスタの製造方法。
【請求項５】
請求項３記載の薄膜トランジスタの製造方法において、未除去部分の第１半導体層或いは第２半導体層を、不透光構造の辺縁に沿って、不透光構造の上方の未除去部分の幅が該不透光構造の上方に位置しない部分の幅より大きくなるよう調整することを特徴とする、薄膜トランジスタの製造方法。
【請求項６】
薄膜トランジスタにおいて、
基板の上に位置する導体構造と、
該基板の上に位置し並びに該導体構造と相互に分離された不透光構造と、
該基板、該導体構造及び該不透光構造を被覆する第１誘電質層と、
該第１誘電質層の上に位置し、導体構造と少なくとも一部の不透光構造の上方に位置する第１半導体層と、
一部の該第１半導体層の上に位置し、導体構造と少なくとも一部の不透光構造の上方に位置する第２半導体層と、
該基板、該第１半導体層及び第２半導体層を被覆し、少なくとも一つの開口を具えて一部の該第２半導体層を露出させた第２誘電質層と、
該第２誘電質層の上に位置すると共に該開口中に位置するパターン化導体層であって、該不透光構造が少なくとも一部の該パターン化導体層の下方に位置する、該パターン化導体層と、
を具えたことを特徴とする、薄膜トランジスタ。
【請求項７】
請求項６記載の薄膜トランジスタにおいて、導体構造の辺縁に沿って、第１半導体層或いは第２半導体層の該導体構造の上方に位置する部分の幅が該導体構造の上方に位置しない部分の幅より大きいことを特徴とする、薄膜トランジスタ。
【請求項８】
請求項６記載の薄膜トランジスタにおいて、不透光構造の辺縁に沿って、第１半導体層或いは第２半導体層の該不透光構造の上方に位置する部分の幅が該不透光構造の上方に位置しない部分の幅より大きいことを特徴とする、薄膜トランジスタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は一種の薄膜トランジスタとその製造方法に係り、特に電気的にドレイン（ソース）に連接された導線下方に光線を遮蔽する導体構造が存在する薄膜トランジスタ、及びデュアルスリットパターンを具えたマスクによりトランジスタを画定する薄膜トランジスタの製造方法に関する。
【０００２】
【従来の技術】
薄膜トランジスタは広く現代の電子製品中に応用されており、例えば、液晶ディスプレイパネル中にあって各画素のオンオフ制御に用いられている。これにより、いかに薄膜トランジスタの構造と製造方法を改善するかが、熱心に検討されている。
【０００３】
周知の薄膜トランジスタの構造は図１に示されるようであり、基板１０の上に配置された以下の基本ユニット、即ち、導体構造１１、第１誘電質層１２、第１半導体層１３、導体層１４、及び第２誘電質層１５を少なくとも具え、並びに電気的に導線１６（パターン化導体構造）に連接されている。導体構造１１はゲートとされ、第１半導体層１３はチャネルを提供し、導体層１４はソースとドレインとされ、第１誘電質層１２と第２誘電質層１５は隔離と保護用とされ、導線１６は薄膜トランジスタのドレインを電気的に外界に連接させる。当然、図１は概略図であり、ゲートとソースの外界との電気的連接の管道は描かれていない。しかし基本的にソースも第２誘電質層の導線を介して外界と電気的に連接され、ゲートは第１誘電質層と第２誘電質層の導線を介して外界と電気的に連接される。
【０００４】
導体構造１１、第１半導体層１３、導体層１４、第２誘電質層１５と導線１６のパターンはいずれも異なり、もし各層に個別のマスクを使用してパターニングするなら、薄膜トランジスタ製造のために５個のマスクと５回のパターン転移工程が必要となる。このため、材料コストを減らし、製造時間を短縮し、生産能力を高めるため、必要なマスク数を減らせる技術が続々と提出されている。
【０００５】
例えば、周知の技術には、導体層１４と導線１６を同じ材料で形成して二つのマスクを合併して一つのマスクとなす方法が使用されている。しかし、このような方法は導線とソース／ドレインの要求の違いに対して、一種類の材料で同時に最適化した二種類の要求に対応できない問題を有している。例えば周知の技術で、第２誘電質層１５と第１半導体層１３を合併して一つのマスクを使用すると、薄膜トランジスタサイズにより、比較的大きな断差と比較的高い遺漏電流（Ｉｏｆｆ  ）の問題がもたらされる。さらに、周知の技術は第１半導体層１３と導体層１４に対して一つのマスクを合併使用する方法を採用しているが、その使用するハーフトーンマスクには特殊な露光技術を使用しなければならず、実際の応用上、相当な困難がある。このような技術の報告としては、非特許文献１〜３がある。
【０００６】
このほか、薄膜トランジスタが液晶ディスプレイパネルに応用される時、光線は往々にして基板１０背面より薄膜トランジスタのある一面に投射され、且つ周知の技術中の第１誘電質層１２は通常透明の誘電材料で形成され、第１半導体層１３、導体層１４と導線１６は往々にして光線の照射を受けて光電流（半導体が光励起により発生する電子正孔対の如し）を発生し、これにより漏電流或いは雑音等の欠点を発生する。
【０００７】
【非特許文献１】
Ａ．Ｖａｎ  Ｃａｌｓｔｅｒ等  「高機動性ＡＭＬＣＤパネルの簡易化３ステップ製造方法（Ａ  Ｓｉｍｐｌｉｆｉｅｄ  ３−ｓｔｅｐ  Ｆａｂｒｉｃａｔｉｏｎ  Ｓｃｈｅｍｅ  ｆｏｒ  ｈｉｇｈ  Ｍｏｂｉｌｉｔｙ  ＡＭＬＣＤ  Ｐａｎｅｌｓ）」
【非特許文献２】
Ｋ．Ｏｎｏ等「３４ｃｍサイズＴＦＴ−ＬＣＤのための簡易化４ホトマスクプロセス（Ａ  Ｓｉｍｐｌｉｆｉｅｄ  ４  ｐｈｏｔｏ−Ｍａｓｋ  Ｐｒｏｃｅｓｓ  ｆｏｒ  ３４−ｃｍ  Ｄｉａｇｏｎａｌ  ＴＦＴ−ＬＣＤｓ）」ＩＤＲＣ  １９９５年
【非特許文献３】
Ｃｈａｎｇ  Ｗ．Ｈ．等  「新ホトリソグラフィーを使用し４マスクプロセスで製造したＴＦＴ（Ａ  ＴＦＴ  Ｍａｎｕｆａｃｔｕｒｅｄ  ｂｙ  ４−Ｍａｓｋｓ  Ｐｒｏｃｅｓｓ  ｗｉｔｈ  ｎｅｗ  Ｐｈｏｔｏｌｉｔｈｏｇｒａｐｈｙ」  ＩＤＲＣ  １９９８年
【０００８】
【発明が解決しようとする課題】
総合すると、薄膜トランジスタの周知の構造と周知の形成方法は少なからず改善の余地があり、即ち、いかに薄膜トランジスタ形成時に必要なマスク数を減少し、如何に光線の薄膜トランジスタへの照射が誘発する電流を防止するかが解決を待たれる問題とされている。
【０００９】
本発明の主要な目的は、上述の周知の技術によく見られる欠点を解決すべく、四つのホトマスクで薄膜トランジスタを形成する方法、及び、有効に光電流の欠点を解決できる薄膜トランジスタを提供することにある。
【００１０】
【課題を解決するための手段】
請求項１の発明は、薄膜トランジスタの製造方法において、
基板を提供する工程と、
該基板の上にゲートを形成する工程と、
誘電質層を該基板の上に形成すると共に該ゲートを被覆させる工程と、
第１半導体層を該誘電質層の上に形成する工程と、
第２半導体層を該第１半導体層の上に形成する工程と、
ホトレジスト層を該第２半導体層の上に形成する工程と、
マスクを該ホトレジスト層の上方に置くと共に、該マスクに設けたデュアルスリットパターンを該ゲートの上方に位置づけ、該デュアルスリットパターンの中間を該ゲートの中間の上方に位置づける工程と、
該ホトレジスト層をパターン化して、薄い部分と厚い部分を具えると共に厚い部分がデュアルスリットパターンの下方に位置するホトレジストパターンをゲートとその周囲の部分の基板の上方の位置に形成する工程と、
該ホトレジストパターンにより被覆されていない部分の第２半導体層と第１半導体層を除去する工程と、
薄い部分のホトレジストパターンを除去する工程と、
残ったホトレジストパターンに被覆されていない部分の第２半導体層を除去する工程と、
を具えたことを特徴とする、薄膜トランジスタの製造方法としている。
請求項２の発明は、請求項１記載の薄膜トランジスタの製造方法において、ゲートを形成する時に、ゲートと電気的に相互に隔離された不透光構造を、未除去の第２半導体層の一部の下方に少なくとも位置するように形成する工程を具えたことを特徴とする、薄膜トランジスタの製造方法としている。
請求項３の発明は、薄膜トランジスタの製造方法において、
基板を提供する工程と、
該基板の上にゲートを形成する工程と、
導体構造と不透光構造を、該導体構造と該不透光構造が相互に電気的に隔離されるように形成する工程と、
第１誘電質層を該基板の上に形成すると共に該第１誘電質層に該導体構造と該不透光構造を被覆させる工程と、
第１半導体層を該第１誘電質層の上に形成する工程と、
第２半導体層を該第１半導体層の上に形成する工程と、
パターン化を実行し、一部の第２半導体層と一部の第１半導体層を除去し、未除去部分の第２半導体層と未除去部分の第１半導体層が導体構造の上方に少なくとも位置するようにし、未除去部分の第１半導体層が少なくとも一部の不透光構造を被覆するようにする工程と、
第２誘電質層を該基板の上に形成し、該第２誘電質層に未除去部分の第２半導体層と未除去部分の第１半導体層を被覆させる工程と、
第２誘電質層中に開口を形成し、該開口より一部の第２半導体層を露出させる工程と、
パターン化導体層を該第２誘電質層の上に形成し、該パターン化導体層を該開口中にも位置させる工程と、
を具えたことを特徴とする、薄膜トランジスタの製造方法としている。
請求項４の発明は、請求項３記載の薄膜トランジスタの製造方法において、未除去部分の第１半導体層或いは第２半導体層を、導体構造の辺縁に沿って、導体構造の上方の未除去部分の幅が該導体構造の上方に位置しない部分の幅より大きくなるよう調整することを特徴とする、薄膜トランジスタの製造方法としている。
請求項５の発明は、請求項３記載の薄膜トランジスタの製造方法において、未除去部分の第１半導体層或いは第２半導体層を、不透光構造の辺縁に沿って、不透光構造の上方の未除去部分の幅が該不透光構造の上方に位置しない部分の幅より大きくなるよう調整することを特徴とする、薄膜トランジスタの製造方法としている。
請求項６の発明は、薄膜トランジスタにおいて、
基板の上に位置する導体構造と、
該基板の上に位置し並びに該導体構造と相互に分離された不透光構造と、
該基板、該導体構造及び該不透光構造を被覆する第１誘電質層と、
該第１誘電質層の上に位置し、導体構造と少なくとも一部の不透光構造の上方に位置する第１半導体層と、
一部の該第１半導体層の上に位置し、導体構造と少なくとも一部の不透光構造の上方に位置する第２半導体層と、
該基板、該第１半導体層及び第２半導体層を被覆し、少なくとも一つの開口を具えて一部の該第２半導体層を露出させた第２誘電質層と、
該第２誘電質層の上に位置すると共に該開口中に位置するパターン化導体層であって、該不透光構造が少なくとも一部の該パターン化導体層の下方に位置する、該パターン化導体層と、
を具えたことを特徴とする、薄膜トランジスタとしている。
請求項７の発明は、請求項６記載の薄膜トランジスタにおいて、導体構造の辺縁に沿って、第１半導体層或いは第２半導体層の該導体構造の上方に位置する部分の幅が該導体構造の上方に位置しない部分の幅より大きいことを特徴とする、薄膜トランジスタとしている。
請求項８の発明は、請求項６記載の薄膜トランジスタにおいて、不透光構造の辺縁に沿って、第１半導体層或いは第２半導体層の該不透光構造の上方に位置する部分の幅が該不透光構造の上方に位置しない部分の幅より大きいことを特徴とする、薄膜トランジスタとしている。
【００１１】
【発明の実施の形態】
本発明の実施例は薄膜トランジスタの製造方法を提供し、それは少なくとも以下の基本工程を具えている。
【００１２】
図２に示されるように、基板２０を提供し、並びにゲート２１を基板の上に形成する。
【００１３】
図３に示されるように、まず誘電質層２２を基板の上に形成し並びにゲート２１を被覆させ、さらに第１半導体層２３と第２半導体層２４を誘電質層２２の上に順に形成する。
【００１４】
図４に示されるように、ホトレジスト層２５を第２半導体層２４の上に形成し、さらにマスク２５１をホトレジスト層２５の上方に置く。このマスク２５１はデュアルスリットパターン２５２を具え、並びにマスク２５１のデュアルスリットパターン２５２がゲート２１の上方に位置づけられる。並びにデュアルスリットパターン２５２の中間がゲート２１の中間の上方に位置するものとされる。
【００１５】
図５に示されるように、ホトレジスト層２５をパターニングしてホトレジストパターン２５３を形成する。このホトレジストパターン２５３は僅かにゲート２１（ゲート２１周囲の部分の基板２０も含み得る）の上方に位置する。デュアルスリットパターン２５２の誘発するデュアルスリット回折により、ホトレジストパターン２５３は薄い部分のホトレジストパターンと厚い部分のホトレジストパターンに分けられる。そのうち、薄い部分のホトレジストパターンはデュアルスリットパターンの下方に位置する。当然、実際のホトレジストパターン２５３は往々にしてこのように明らかな厚さの変化を有さず円弧状に変化するが、図５は本発明の特徴を表示するために描かれたものであり、必ずしもこのようなホトレジストパターン２５３が形成されるわけではない。
【００１６】
図６に示されるように、ホトレジストパターン２５３で被覆されていない一部の第２半導体層２４と一部の第１半導体層２３を除去する。当然、ホトレジストパターン２５３に被覆されていない部分の誘電質層２２も一緒に除去することが可能で、本実施例はこのような細部を限定しない。
【００１７】
図７に示されるように、薄い部分のホトレジストパターン２５３を除去する。当然、残ったホトレジストパターン２５３より除去したい第２半導体層２４が露出するまでホトレジストパターン２５３の厚さを全面的に減らしてもよい（全面性のエッチングを行う）。或いは、薄い部分のホトレジストパターン２５３のみを除去してもよい。本実施例はこのような細部の限定を行わない。
【００１８】
図８に示されるように、残されたホトレジストパターン２５３に被覆されていない部分の第２半導体層２４を除去し、さらに残されたホトレジストパターン２５３を除去する。当然、形成する薄膜トランジスタの規格の違いにより、一部の第２半導体層２４を除去した後に、ホトレジストパターン２５３に被覆されていない部分の第１半導体層２３を除去する（或いは残された一部のホトレジストパターン２５３に被覆されていない一部の第１半導体層２３の厚さを減らす）ことも可能である。
【００１９】
明らかに、本実施例の特徴は、デュアルスリットパターン２５２を具えたマスク２５１により、第１半導体層２３と第２半導体層２４のパターンを同時に画定し、これにより薄膜トランジスタ形成時に必要なマスク数を減らすことにある。デュアルスリットパターンの発生する回折パターンは中間が比較的強く並びに両側に向けて漸次弱まる特性を有し、本実施例は単一のマスク２５１を使用してホトレジスト層２５を厚さの不均一なホトレジストパターン２５３となす。これにより二段式の厚さの不均一なホトレジストパターン２５３を使用して第１半導体層２３と第２半導体層２４をパターン化し（一段は全体の厚さが不均一なホトレジストパターン２５３とされ、もう一段は先に薄い部分を除去したホトレジストパターン２５３とされ、未除去部分のホトレジストパターン２５３が使用される）、本実施例は一つだけのマスクを使用して第２半導体層２４と第１半導体層２３にそれぞれ異なるパターンを具備させる。
【００２０】
当然、外界との信号交換用の導線等を形成するため、本実施例は図９に示されるように以下の工程を更に実行することができる（これらの工程は本実施例の特徴ではないため、細かい工程を図で逐一表示しない。）。
（１）一部の第２半導体層２４を除去した後、ホトレジストパターン２５３を除去し、さらに付加誘電質層２６を基板の上に形成し並びに第１半導体層２３と第２半導体層２４を被覆させる。
（２）付加誘電質層２６をパターニングし、開口を形成して一部の第２半導体層２４を露出させる。ホトレジストパターン２５３に被覆されていない誘電質層２２の有無に影響が生じないようにするため、付加誘電質層２６で再度被覆しうる。
（３）パターン化導体層２７を付加誘電質層２６の上方に形成し並びに開口中にも位置させる。
【００２１】
本発明のもう一つの実施例は薄膜トランジスタを提供し、それは図１０と図１１に示されるように、少なくとも以下の基本ユニットを具えている。即ち、導体構造３１、不透光構造３２、第１誘電質層３３、第１半導体層３４、第２半導体層３５、第２誘電質層３６及びパターン化導体層３７である。
【００２２】
図１０と図１１に示される実施例中、構造と工程の進行において先の実施例と異なるところは、不透光構造３２の存在である。この実施例の薄膜トランジスタを形成する時は、第１半導体層３４と第２半導体層３５の形成に使用するマスクパターンを使用して、基板３０の上に不透光構造３２を形成する工程を有することである。不透光構造３２の工程順序は、基板３０の上に導体構造３１を形成する工程の前或いは後に限定されるわけでない。その他の基本ユニットの工程は、先の実施例と同じである。
【００２３】
この実施例中、導体構造３１は基板３０の上に位置し、不透光構造３２は基板３０の上に位置し並びに導体構造３１と相互に電気的に隔離され、相互間は不導電とされる（即ち不透光構造が導体とされる時、不透光構造３２と導体構造３１は相互に分離されなければならず、不透光構造が導体でなければ、不透光構造３２と導体構造３１は直接接触可能である）。第１誘電質層３３は基板３０、導体構造３１及び不透光構造３２を被覆し、第１半導体層３４は第１誘電質層３３の上、特に導体構造３１と不透光構造３２の上方に位置する。第２半導体層３５は第１半導体層３４の上、特に導体構造３１と不透光構造３２の上方に位置する。第２誘電質層３６は基板３０、第１半導体層３４及び第２半導体層３５を被覆し並びに第２誘電質層３６中に位置し並びに一部の第２半導体層３５を露出させる少なくとも一つの開口を具えている。パターン化導体層３７が第２誘電質層３６の上に位置し並びに開口中に位置し、並びに少なくとも一部の不透光構造３２の上方に位置する。
【００２４】
明らかに、図１０、図１１を図１と比較すると、本実施例は上述のマスク節約の特徴のほか、不透光構造３２の存在という特徴を有する。周知の技術と比較すると、周知の技術における導体構造１１の上方に位置する一部の第１半導体層１３、一部の導体層１４が基板１０からの光線照射により光電流を発生するという問題がない。本実施例は不透光構造３２の使用により、有効に基板３０からの光線を阻止し、第１半導体層３４、第２半導体層３５及びパターン化導体層３７が基板３０からの光線の照射を受ける確率が減らされる。これにより、本実施例は不透光構造３２の使用により、光電流の欠点を防止し、周知の薄膜トランジスタ中の第１誘電質層３３、第１半導体層３４、第２半導体層３５、第２誘電質層３６及び、パターン化導体層３７等の材料とレイアウトを改変する必要がない。
【００２５】
強調しなければならないことは以下のとおりである。本実施例は不透光構造３２の材料を限定するためのものではなく、不透光構造３２は導体或いは誘電質とされうる。しかし、本実施例の構造を簡易化するため、特に本実施例の製造方式を簡易化するため、本実施例中の不透光構造３２と導体構造３１（ゲート）は同じ導体材料で形成されうる。不透光構造３２と導体構造３１は基板３０を被覆する導体材料に対してパターン転移の工程を行う時に、同時に形成される（即ちゲート形成に用いられるマスクパターンの改変により不透光構造３２と導体構造３１が同時に形成される。）。このほか、不透光構造３２と導体構造３１がいずれも導体材料とされる時、両者間の距離は電気的隔離を達成できる前提の下で、小さくされるほど光線を阻止できる。例えば、本実施例の薄膜トランジスタが前の実施例の薄膜トランジスタの製造方法により形成される時は、ただゲートを形成する時に、ゲートと電気的に相互に隔離された不透光構造を形成することが必要である。当然、不透光構造は、未除去の第１半導体層３４の下方に少なくとも位置する。
【００２６】
さらに、第１半導体層３４、第２半導体層３５、及びパターン化導体層３７等の不透光構造３２と導体構造３１の上方に位置しない比率を最低にまで減らして、十分に光電流の発生する確率を下げるため、図１２に示されるように、本実施例では、導体構造３１の辺縁に沿って、第１半導体層３４又は第２半導体層３５の導体構造３１の上方に位置する部分の幅が導体構造３１上方に位置しない部分の幅より大きく設けられている。本実施例は或いは図１３に示されるように、不透光構造３２の辺縁に沿って、第１半導体層３４又は第２半導体層３５の不透光構造３２の上方に位置する部分が不透光構造３２の上方に位置しない部分より幅広に設けられる。
【００２７】
本発明のさらに別の実施例は薄膜トランジスタの製造方法を提供し、それは以下の基本工程を具えている。
【００２８】
図１４に示されるように、基板４０を提供し、並びに導体構造４１と不透光構造４２を基板４０の上に形成する。ここで唯一の制限は、導体構造４１と不透光構造４２が相互に電気的に隔離されていることで、導体構造４１と不透光構造４２の間の相対距離と相対位置に制限はない。図１４に示されるのは導体構造４１と不透光構造４２がいずれも導電材料で形成されている時の状況である。導体構造４１と不透光構造は相互に不接触とされる。当然、不透光構造４２が不導電材料で形成された時は、図１５に示されるように、本実施例は導体構造４１と不透光構造４２が直接接触可能とされる。
【００２９】
図１６に示されるように、まず、第１誘電質層４３が基板４０の上に形成され、並びに導体構造４１と不透光構造４２を被覆させ、さらに順に第１半導体層４４と第２半導体層４５を第１誘電質層４３の上に形成する。
【００３０】
図１７に示されるように、パターン化工程を実行し、一部の第２半導体層４５と一部の第１半導体層４４を除去する。未除去部分の第２半導体層４５と未除去部分の第１半導体層４４はいずれも少なくとも導体構造４１の上方に位置する。当然、本実施例はパターン化工程の細部を限定するものではなく、ただ図１６に示される構造を図１７に示される構造に変換できればよい。
【００３１】
ここで、第１半導体層４４は薄膜トランジスタが必要とするチャネルを提供するのに用いられ、通常は半導体層とされるため、特に光電流を発生しやすい。本実施例では、未除去部分の第１半導体層４４が少なくとも一部の不透光構造４２を被覆するものとされる。このほか、第１半導体層４４、第２半導体層４５とパターン化導体層４７が基板からの光線照射を受ける確率を減らすため、本実施例ではさらに導体構造４１の辺縁に沿って、第１半導体層４４或いは第２半導体層４５の導体構造４１の上方に位置する部分の幅が導体構造４１の上方に位置しない部分の幅より広く設けられる。或いは本実施例は不透光構造４２の辺縁に沿って、第１半導体層４４或いは第２半導体層４５の不透光構造４２の上方に位置する部分の幅が不透光構造４２の上方に位置しない部分の幅より広く設けられる。
【００３２】
図１８に示されるように、先ず第２誘電質層４６を基板４０の上に形成すると共に未除去部分の第２半導体層４５と未除去部分の第１半導体層４４を被覆させて、さらに開口を第２誘電質層４６中に形成して一部の第２半導体層４５を露出させ、さらにパターン化導体層４７を第２誘電質層４６の上及び開口中に形成する。
【００３３】
本実施例の一大特徴は図１４に示される工程で、導体構造４１と不透光構造４２を基板の上に形成することにある。これにより、導体構造４１と不透光構造４２の分布が制御され、後続工程で形成される第１半導体層４４と第２半導体層４５（更にはパターン化導体層４７）が基板４０上方に位置するだけでなく、不透光構造４２の上方に位置づけられ、これにより大幅に基板４０からの光線の照射による光電流発生の欠点が発生する確率が減らされる。
【００３４】
以上は本発明の好ましい実施例の説明であって、本発明の実施範囲を限定するものではなく、本発明に基づきなしうる細部の修飾或いは改変は、いずれも本発明の請求範囲に属するものとする。
【００３５】
【発明の効果】
本発明の一大特徴は、同一のホトマスクによりソース、ドレイン及びチャネルを画定し、特に厚さの不均一なホトレジストパターンを形成するスリットパターンを具えたマスクを使用することにより、ソース、ドレインとチャネルの各導体層のパターン転移を完成することにある。
【００３６】
本発明のもう一つの特徴は、薄膜トランジスタのゲートの傍らの基板上に、ゲートと電気的に隔離された不透光構造が設けられ、且つ不透光構造が少なくとも薄膜トランジスタのソース、ドレイン、チャネルと導線の下方に位置することにある。これにより、薄膜トランジスタのソース、ドレイン、チャネルと導線が基板からの光線照射を受けないものとされ、有効に光電流発生の確率を減らす。
【００３７】
周知のハーフトーンマスクを使用する技術に較べ、本発明の基本フローは周知の技術と同じく、二つの導体層のリソグラフィープロセスを合併して一つのマスクのみを使用するが、本発明は僅かにマスク上のパターンを改変し、デュアルスリット回折により発生する回折パターンの、中間が比較的強く、両側に漸次弱化する特性を利用して異なるパターンを画定しており、特殊な露光過程（ハーフトーンマスクはこれを必要とする）が不要で、使用上比較的便利で且つ製造コストが比較的低い。
【００３８】
周知の薄膜トランジスタの構造と比較すると、本発明は不透光構造を使用し、有効に基板からの光線を遮断し、薄膜トランジスタのチャネル領域、ソースとドレイン等を減少し、基板からの光線の照射を受ける確率を減らしている。これにより本発明は周知の薄膜トランジスタの基本構造を改変しない前提の下で、不透光構造を使用することにより光電流の欠点を防止する。
【図面の簡単な説明】
【図１】周知の薄膜トランジスタの構造の横断面図である。
【図２】本発明の薄膜トランジスタの製造方法の基本工程表示図である。
【図３】本発明の薄膜トランジスタの製造方法の基本工程表示図である。
【図４】本発明の薄膜トランジスタの製造方法の基本工程表示図である。
【図５】本発明の薄膜トランジスタの製造方法の基本工程表示図である。
【図６】本発明の薄膜トランジスタの製造方法の基本工程表示図である。
【図７】本発明の薄膜トランジスタの製造方法の基本工程表示図である。
【図８】本発明の薄膜トランジスタの製造方法の基本工程表示図である。
【図９】本発明の薄膜トランジスタの製造方法の基本工程表示図である。
【図１０】本発明の薄膜トランジスタの可能な構造の表示図である。
【図１１】本発明の薄膜トランジスタの可能な構造の表示図である。
【図１２】本発明の薄膜トランジスタの可能な構造の表示図である。
【図１３】本発明の薄膜トランジスタの可能な構造の表示図である。
【図１４】本発明のもう一つの薄膜トランジスタの製造方法の基本工程表示図である。
【図１５】本発明のもう一つの薄膜トランジスタの製造方法の基本工程表示図である。
【図１６】本発明のもう一つの薄膜トランジスタの製造方法の基本工程表示図である。
【図１７】本発明のもう一つの薄膜トランジスタの製造方法の基本工程表示図である。
【図１８】本発明のもう一つの薄膜トランジスタの製造方法の基本工程表示図である。
【符号の説明】
１０  基板              １１  導体構造
１２  第１誘電質層      １３  第１半導体層
１４  第２半導体層      １５  第２誘電質層
１６  導線              ２０  基板
２１  ゲート            ２２  誘電質層
２３  第１半導体層      ２４  第２半導体層
２５  ホトレジスト層    ２５１  マスク
２５２  デュアルスリットパターン
２５３  ホトレジストパターン
２６  付加誘電質層      ２７  パターン化導体層
３０  基板              ３１  導体構造
３２  不透光構造        ３３  第１誘電質層
３４  第１半導体層      ３５  第２半導体層
３６  第２誘電質層      ３７  パターン化導体層
４０  基板              ４１  導体構造
４２  不透光構造        ４３  第１誘電質層
４４  第１半導体層      ４５  第２半導体層
４６  第２誘電質層      ４７  パターン化導体層
【図１】
2004349299.tif 000003
【図２】
2004349299.tif 000004
【図３】
2004349299.tif 000005
【図４】
2004349299.tif 000006
【図５】
2004349299.tif 000007
【図６】
2004349299.tif 000008
【図７】
2004349299.tif 000009
【図８】
2004349299.tif 000010
【図９】
2004349299.tif 000011
【図１０】
2004349299.tif 000012
【図１１】
2004349299.tif 000013
【図１２】
2004349299.tif 000014
【図１３】
2004349299.tif 000015
【図１４】
2004349299.tif 000016
【図１５】
2004349299.tif 000017
【図１６】
2004349299.tif 000018
【図１７】
2004349299.tif 000019
【図１８】
2004349299.tif 000020