(57)【要約】【課題】本発明は、外部電極の形成時にコンタクト・ホール内に気泡が残存せず、また他素子の端子と平面磁気素子自体の端子との直接接合が可能な平面磁気素子を提供することを目的としている。【解決手段】コイル・パターンで形成された平面コイルと、該平面コイル全体の上下及びコイル・パターン間の隙間を埋めるフェライト磁性層と、該コイル・パターンの端子上に設けられ、外部と接触するためのコンタクト・ホールを備えた平面磁気素子において、前記コンタクト・ホールの深さ（Ｄ）を、前記上部フェライト磁性層の上面からコイル・パターンの上面までの距離（Ｌ）より小さくすると共に、前記Ｄの値を１００μｍ未満とする。この場合、前記上部フェライト磁性層の上面からコイル・パターンの上面までの距離（Ｌ）が１００〜３００μｍであるのが好ましい。【選択図】　　　　図１
2004055572.tif 000002
【特許請求の範囲】
【請求項１】
コイル・パターンで形成された平面コイルと、該平面コイル全体の上下及びコイル・パターン間の隙間を埋めるフェライト磁性層と、該コイル・パターンの端子上に設けられ、外部と接続するためのコンタクト・ホールとを備えた平面磁気素子において、
前記コンタクト・ホールの深さ（Ｄ）を、前記上部フェライト磁性層の上面からコイル・パターンの上面までの距離（Ｌ）より小さくすると共に、前記Ｄの値を１００μｍ未満とすることを特徴とする平面磁気素子。
【請求項２】
前記上部フェライト磁性層の上面からコイル・パターンの上面までの距離（Ｌ）が１００〜３００μｍであることを特徴とする請求項１記載の平面磁気素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、平面磁気素子に係わり、特に、素子面上で他の（外部）素子や基板と接合できるようにした表面実装性に優れた平面磁気素子に関する。
【０００２】
【従来の技術】
近年、携帯機器やノートパソコン等のように、電池で駆動される携帯機器の利用が進んでいる。このような携帯機器に対しては、従来から、より一層の小型・軽量化が望まれており、最近ではこれらに加えて、マルチメディア化への対応、すなわち通信機能や表示機能の充実、あるいは画像データを含む大量情報の高速化処理等の高機能化が求められている。これらの要求は、電池からの単一電圧を、ＣＰＵやＬＣＤモジュール、通信用パワーアンプ等の様々な搭載デバイスが必要とする各々の電圧レベルに的確に変換できる小型電源の需要を増加させた。そのため、電子機器の小型・軽量化と高機能化とを両立させるべく、電源に搭載されるトランスやインダクタ等の磁気素子についても、その小型・薄型化を進めることが重要な課題となっている。
【０００３】
このような状況下で、従来、前記電源には、焼結フェライトコアにコイルを巻いたトランス、インダクタが搭載されてきたが、これらは、いずれも薄型化が困難で、電源の薄型化を阻害してきた。そこで、磁気素子の小型・軽量化を図るため、平面コイルを上下のフェライト磁性層で挟み、且つコイル・パターン（コイル線ともいう）間の隙間をフェライト磁性層で埋めた構造の平面磁気素子が提案された（例えば、特開２００１−２４４１２３号公報、特開２００１−２４４１２４号公報参照）。
【０００４】
それは、基板上に下部フェライト磁性層を印刷法等で形成し、その上にコイル・パターンをメッキ法等で形成した後、コイル・パターン間の隙間及び上部のフェライト磁性層を印刷法で形成して平面磁気素子としたものである。
【０００５】
このような構成とすることにより、磁気素子の薄型化に成功し、さらに高周波領域における損失の低減も達成された。
【０００６】
【発明が解決しようとする課題】
しかしながら、特開２００１−２４４１２３号公報で提案された平面磁気素子の構造は、図２（ａ）に示すように、コイル・パターン１の高さと中央のコンタクト・ホール２（スルー・ホールともいう）に位置するコイル・パターンの端子３の高さとが等しい（つまり、図中でＤ＝Ｌ）。そのため、他の（外部）素子や基板と接合するに際して、以下のような問題を抱えていた。
（１）前記端子３上のコンタクト・ホール２に導電ペースト４を充填して外部電極を形成させた場合、図２（ｂ）に示すように、気泡５が残ることがある。この気泡５の残存は、前記端子３と外部電極との接触不良を起こす。また、上部フェライト磁性層６の厚みを小さくすれば、この気泡の残存は防止できるが、平面磁気素子のインダクタンスが低下する恐れがある。
（２）また、該平面磁気素子の端子３に他の（外部）素子８の端子９を直接接合させようとしても、前記コンタクト・ホール２の深さが深すぎると、図２（ｃ）に示すように、外部素子８の端子９が平面磁気素子の端子３に届かず、お互いに接触しない。
【０００７】
本発明は、かかる事情に鑑み、導電ペーストをコンタクト・ホールに充填して外部電極を形成した場合には、コンタクト・ホール内に気泡が残存せず、他素子の端子と平面磁気素子自体の端子とを直接接合する場合には、直接接合が容易に可能な平面磁気素子を提供することを目的としている。
【０００８】
【課題を解決すための手段】
発明者は、上記目的を達成するため鋭意検討を重ね、その成果を本発明に具現化した。
【０００９】
すなわち、本発明は、コイル・パターンで形成された平面コイルと、該平面コイル全体の上下及びコイル・パターン間の隙間を埋めるフェライト磁性層と、該コイル・パターンの端子上に設けられ、外部と接続するためのコンタクト・ホールとを備えてなる平面磁気素子において、前記コンタクト・ホールの深さ（Ｄ）を、前記上部フェライト磁性層の上面からコイル・パターンの上面までの距離（Ｌ）より小さくすると共に、前記Ｄの値を１００μｍ未満とすることを特徴とする平面磁気素子である。
【００１０】
この場合、前記上部フェライト磁性層の上面からコイル・パターンの上面までの距離（Ｌ）が１００〜３００μｍであることが好ましい。
【００１１】
本発明によれば、コンタクト・ホールに導電ペーストを充填した場合には、コンタクト・ホール内に気泡が残存せず、他素子の端子と平面磁気素子自体の端子と直接接合する場合には、直接接合が容易に可能となる。その結果、携帯機器等に搭載可能な小型・薄型の電源が容易に入手できるようになる。
【発明の実施の形態】
以下、図面を参照し、本発明の実施の形態を具体的に説明する。
【００１２】
まず、本発明に係る平面磁気素子は、図２（ａ）〜（ｃ）に示した従来のものに比べて、平面コイルの端子３の高さを、図１に示すように、コイル・パターン１の高さよりも高くした構造である。すなわち、コンタクト・ホール２の深さ（Ｄ）を、上部フェライト磁性層６の上面からコイル・パターンの上面までの距離（Ｌ）よりも小さくする。この構造は、フォトリソ技術と電気めっき技術とで形成する場合には、以下の手順に従い、容易に実現できる。
【００１３】
本発明の平面磁気素子の製造プロセスを、図３に平面磁気素子の縦断面図を示して説明する。
１）Ｓｉ基板１０上にＮｉＺｎ系のフェライトペーストをスクリーン印刷・焼成することで、下部フェライト磁性層７を形成する。
２）この上に、平滑層としてのポリイミド樹脂１１を塗布し、さらにめっき下地としてのＣｕシード層１２を成膜する（図３（ａ）参照）。
３）この上に、レジストを塗布し、平面コイルパターン及び端子を露光・現像しレジストフレーム１３を形成する（図３（ｂ）参照）。
４）レジストフレーム内に、電気めっきでＣｕを析出させる（図３（ｃ）参照）。
５）もう一度、レジストを塗布し、端子以外の部分を露光・現像しレジストフレーム１３を形成する（図３（ｄ）参照）。
６）レジストフレーム１３内に、電気めっきでＣｕを析出させる（図３（ｅ）参照）。
７）レジスト剥離後、エッチングによって不要なＣｕシード属を除去する（図３（ｆ）参照）。
８）その上に、コンタクト・ホール２の部分を避けて、上部フェライト磁性層を形成する（図３（ｇ）参照）。
【００１４】
かかる形成方法において、本発明では、手順４）〜手順７）において、コイル・パターンの全体が同じ高さになるように作成した後、レジストを剥離しないまま、端子部分だけを再度パターニングして、嵩上げのための電気めっきを行い、その後、剥離・エッチングを行う。つまり、図１又は図３（ｆ）に示したように、コイル・パターン１の端子３の高さを他の部分より高くするのである。そして、本発明では、その端子３の高さを、外部電極になる導電ペーストが充填されるコンタクト・ホール２の深さ（Ｄ）で定め、それを前記上部フェライト磁性層６の上面からコイル・パターンの上面までの距離（Ｌ）より小さくすると共に、その値を１００μｍ未満とすることにした。このようにすると、導電ペースト４をコンタクト・ホール２に充填しても、気泡５が抜け易くなるからである。また、コンタクト・ホール２の深さ（Ｄ）を１００μｍとしたのは、これよりも深くなると、導電ペースト４の充填が困難となったり、他の（外部）素子８を接合する際に、その端子９が本発明に係る平面磁気素子の端子３に届かなくなったりするため、１００μｍ未満に限定した。他の外部素子の端子９もめっき法等で形成されるが、１００μｍ以上の高さにすると、欠け易くなるからである。また、この場合、前記上部フェライト磁性層の上面からコイル・パターンの上面までの距離（Ｌ）が１００〜３００μｍであることが好ましい。１００μｍ未満では、平面磁気素子のインダクタンスが小さくなり過ぎるし、３００μｍ超えでは、平面磁気素子が厚くなり、不都合だからである。
【００１５】
また、本発明では、平面コイルは、Ｃｕを電気めっきして形成するのが良い。Ｃｕは電気抵抗が小さいからである。さらに、そのコイル・パターン形状は、スパイラル状、ミアンダ状等、特に限定しないが、スパイラル状にするのがインダクタンスを大きくできるので好適である。加えて、コイル・パターンの端子３の上面は、接触させる他素子の端子の種類によって変えるのが好ましいく、Ａｕ，Ｓｎ等の層がめっきされる。その際、Ｃｕ（平面コイル）との反応を抑えるために、Ｃｕとの間にバリア層としてＮｉ層等を挿入すると一層良い。
【００１６】
フェライト磁性層の材料としては、電気絶縁体であるＮｉＺｎ系フェライトが好適である。下部フェライト磁性層７は、Ｓｉやアルミナ等の基板上に印刷法等で形成しても良いし、また、焼結フェライト基板を用いても良い。コイル・パターン間の隙間は、フェライト粉末を分散した樹脂で充填するのが良い。さらに、上部フェライト磁性層も、同じく、フェライト粉末を分散した樹脂を印刷、あるいはその表面側の一部、もしくは全体を焼結フェライト基板を貼り付けて形成しても良い。
【００１７】
本発明におけるフェライトとしては、絶縁体であるＮｉＺｎ系フェライト、中でも焼成温度が低くて済むＮｉＣｕＺｎ系フェライトがとりわけ有利に適合する。それに含有させる組成の代表例を以下に示す。
Ｆｅ２Ｏ３：４０〜５０ｍｏｌ％
Ｆｅ２Ｏ３が４０ｍｏｌ％に満たないとフェライトの透磁率低下にともなうインダクタンスの劣化が著しい。逆に５０ｍｏｌ％を超えると、Ｆｅ２＋イオンの存在により電気抵抗が急激に低下して、高周波領域で使用する場合に渦電流の発生によりフェライトコアの損失が急増する。従って、Ｆｅ２Ｏ３は４０〜５０ｍｏｌ％程度とすることが好ましい。
ＮｉＯ：１５〜５０ｍｏｌ％
ＮｉＯが１５ｍｏｌ％に満たないと実用上必要なキュリー温度を得ることができず、逆に５０ｍｏｌ％を超えると、異相が析出し、磁気特性が低下するので、ＮｉＯは１５〜５０ｍｏｌ％程度とすることが好ましい。
ＺｎＯ：１５〜３５ｍｏｌ％
ＺｎＯは、インダクタンスとキュリー温度に大きな影響を与える。キュリー温度は、磁気素子の耐熱性を決定づける重要なパラメータである。ＺｎＯが１５ｍｏｌ％に満たないと、キュリー温度は高いもののインタクタンスが低下し、一方３５ｍｏｌ％を超えると、インダクタンスは高いものの、キュリー温度が低下する。従って、ＺｎＯは１５〜３５ｍｏｌ％程度とすることが好ましい。
ＣｕＯ：０〜２０ｍｏｌ％
ＣｕＯは、焼成温度を低減するのに有用な成分である。しかしながら、２０ｍｏｌ％を超えると、焼成温度は低下するもののインダクタンスの劣化を招くので、含有させる場合には、ＣｕＯは２０ｍｏｌ％以下とすることが好ましい。
Ｂｉ２Ｏ３：Ｏ〜１０ｍｏｌ％
Ｂｉ２Ｏ３は、ＣｕＯと同じく、焼成温度を低下する効果がある。しかしながら、１０ｍｏｌ％を超えると、焼成温度は低下するちのの、インダクタンスが劣化するため、含有させる場合には１０ｍｏｌ％以下で含有させることが好ましい。
ＭｎＯ：０〜２０ｍｏｌ％、ＭｇＯ：０〜２０ｍｏｌ％
ＭｎＯ及びＭｇＯは、いずれも、インダクタンスを増加する効果を有する成分であるが、２０ｍｏｌ％を超えると、飽和磁化の低下を招くので、含有させる場合には、２０ｍｏｌ％以下で含有させることが好ましい。
【００１８】
以上、好適フェライトとして、ＮｉＺｎ系（ＮｉＣｕＺｎ系）フェライトの成分について説明したが、これ以外のフェライトであっても、ＮｉＺｎ系（ＮｉＣｕＺｎ系）フェライトと同等の特性を持つものであれば、いずれもが使用できるのは言うまでもない。
【００１９】
なお、上記した本発明に係る平面磁気素子を小型電源に利用する場合には、他の外部素子を直接接合するが、その接合には、所謂「フリップチップ接合」を用いれば良い。フリップチップ接合の手段としては、導電性接着工法、ハンダ接合方法、圧接工法、超音波接合法等が適用できる。その際、端子３の上面は、前記したように、接合する相手によって、ＡｕやＳｎの層をめっきで形成するのが好ましい。また、フェライト磁性層の外表面には、他の外部素子を載せるための配線パターンを形成しても良い。該配線パターンは、上下どちらのフェライト磁性層の外表面に形成することができるが、開口部を有するフェライト磁性層の方が好適である。配線パターンは、導体ぺーストや電気めっきによって形成することができる。
【００２０】
【実施例】
（実施例１）
組成がＦｅ２Ｏ３／ＺｎＯ／ＮｉＯ＝４９／２３／２８（ｍｏ１％）のフェライトを用い、本発明に係る平面磁気素子を製造した。
【００２１】
Ｓｉ基板上に、上記組成のフェライト・ペーストを印刷後、１０００℃で焼成することで下部フェライト磁性層を形成した。焼成後の厚みは、４０μｍである。この上に、ポリイミド樹脂をスピンコートによって３μｍ成膜した後、全面にシード層として０．５μｍ厚のＣｕを無電解めっき法で成膜する。その上に、レジストを塗布、露光、現像処理してスパイラル形状のレジストフレームを形成した後、電気Ｃｕのめっき層を析出させた。再度、レジストを塗布・露光・現像して端子のレジストフレームを形成し、引き続き電気めっきを施した。
【００２２】
次に、全体のレジストを剥離した後、不要なシード層部分をエッチングした。完成したコイル導体部は、ライン／スペース／高さ＝５０／２０／８０（μｍ）、１４ターンで、端子３の高さは、表１に示すように変えた。引き続き、フェライト粉末を含むエポキシ樹脂ぺ一スト（フェライト粉末の体積率５０％）を、スクリーン印刷にて、コイル・パターン間の隙間及びコイル・パターンの上層にスクリーン印刷後、硬化させて、上部フェライト磁性層を形成した。上部フェライト磁性層の上面からコイル・パターン上面までの距離は２６０μｍとした。最後に、Ａｇ導電樹脂をコンタクト・ホールに印刷、充填することで平面磁気素子を完成させた。それぞれの場合において、Ａｇ導電樹脂との接触状態の良否を電気抵抗で調べた（外部端子間の電気抵抗を測定し、ｎ＝２００個で平均値を求めた）。その結果を、従来の平面磁気素子の場合と比較して、表１に示した。
【００２３】
【表１】
2004055572.tif 000003
【００２４】
本発明例１〜３の場合、比較例１〜２よりも電気抵抗が小さい。これは、コンタクト・ホール内に気泡が残存していないためと推定できる。
（実施例２）
コンタクト・ホールに導電樹脂を充填することなく、実施例１と同様の平面磁気素子を製造した。なお、本発明例４，５では、端子の表面をＮｉめっき（厚み１μｍ）Ａｕめっき（厚み１μｍ）の順にめっきを行い、本発明例６，７では、端子の表面をＮｉめっき（厚み１μｍ）、Ｓｎめっき（厚み１μｍ）の順にめっきを行った。次に、図４に示すように、外部素子のモデルを表１に示した工法で本発明の平面磁気素子に直接接合して、外部素子の端子間の電気抵抗を測定し、ｎ＝２００個で平均値を求めた。その結果を表２に示す。
【００２５】
【表２】
2004055572.tif 000004
【００２６】
表２より、本発明例４〜７の電気抵抗値は、実施例１の本発明例１〜３と同等であり、他の外部素子を直接に接合できることが明らかである。
【００２７】
【発明の効果】
以上述べたように、本発明により、外部電極の形成時にコンタクト・ホール内に気泡が残存せず、且つ他の外部素子の端子と平面磁気素子自体の端子との直接接触が可能となる。その結果、携帯機器に搭載可能な小型・薄型の電源が容易に入手できるようになると期待される。
【図面の簡単な説明】
【図１】本発明に係る平面磁気素子を示す縦断面図であり、（ａ）は平面磁気素子の縦断面図、（ｂ）は上部フェライト磁性層を除いた状態を示す平面図である。
【図２】従来の平面磁気素子を示す縦断面図であり、（ａ）はコイル・パターンの高さと端子高さが同じであることを、（ｂ）はコンタクト・ホールに気泡が残存する状態を、（ｃ）は、他の外部素子と接合させる際の問題点を説明している。
【図３】本発明に係る平面磁気素子の製造プロセスを説明する縦平断面図であり、（ａ）はＳｉ基板上に、下部フェライト磁性層、ポリイミド層（平滑層）、Ｃｕシード層（めっき下地）を形成した状態、（ｂ）は（ａ）にレジストフレームを形成した状態、（ｃ）は（ｂ）のレジストフレーム内にＣｕを析出させた状態、（ｄ）は（ｃ）の上層にさらにレジストフレームを形成した状態、（ｅ）は（ｃ）のレジストフレーム内にＣｕを析出させた状態、（ｆ）はレジストフレームと余分なＣｕシード層を除去した状態、（ｇ）は上部フェライト磁性層を形成して完成した平面磁気素子である。
【図４】本発明に係る平面磁気素子と外部素子モデルとを接合した状態を示す図であり、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ矢視の断面である。
【符号の説明】
１　　コイル・パターン
２　　コンタクト・ホール
３　　端子
４　　導電ペースト
５　　気泡
６　　上部フェライト磁性層
７　　下部フェライト磁性層
８、８１　　他の外部素子
９、９１　　他の外部素子の端子
１０　Ｓｉ基板
１１　ポリイミド樹脂
１２　Ｃｕシード層
１３　レジストフレーム
１４　外部素子の接合用バンプ
【図１】
2004055572.tif 000005
【図２】
2004055572.tif 000006
【図３】
2004055572.tif 000007
【図４】
2004055572.tif 000008