(57)【要約】【課題】電子素子を隠蔽する組み立て構造設計を提供する。【解決手段】本考案は、回路板１の所定位置に、一つ、或いは、一つ以上の階段状、或いは、直孔壁状で、貫通板か、或いは、凹陥の容置孔構造１１を設け、容置孔１１の所定辺側の任意の板面に電子回路を設け、これにより、容置孔１１に一つ、或いは、一つ以上の電子素子２、３（例えば、ICトランジスタ、コネクタ、レジスタンス、コンデンサ）を配置し、電子素子のピンを延伸して回路板と溶接し、空間を節約し、特別な技術を隠蔽する効果を達成する。【選択図】    図１
0003107452.tif 000002
【実用新案登録請求の範囲】
【請求項１】
電子素子を隠蔽する組み立て構造であって、
回路板の所定位置に、一つ、或いは、一つ以上の貫通板の容置孔を設け、前記容置孔の所定辺側の板面に電子回路を設け、これにより、前記容置孔中に、一つ、或いは、一つ以上の電子素子を置設し、前記電子素子のピンが延伸して、回路板面の電子回路と溶接し、前記電子素子を隠蔽する組み立て構造を構成するものであることを特徴とする電子素子を隠蔽する組み立て構造。
【請求項２】
前記容置孔は、前記回路板の片面、或いは、両面の所定位置に、凹陥を呈する盲孔状を有し、孔中に電子素子を組み立て、前記容置孔は、孔壁が階段状を呈し、各階層に電子素子を組み立て、前記容置孔上方は、その他の電子素子を覆設して、回路板と挿接、或いは、溶接組み立てされ、前記容置孔辺側板面の電子回路は、複数の溶接点を形成し、且つ、前記溶接点は通孔を有するか、或いは、無通孔で、電子素子のピンを溶接することを特徴とする請求項１に記載の電子素子を隠蔽する組み立て構造。  
【請求項３】
前記電子素子は、前記容置孔中に設置されて、併設組み立て溶接構造をなし、前記電子素子は、前記容置孔中に設置されて、畳層組み立てをなし、各電子素子のピンは前記回路板二面に延伸して溶接されることを特徴とする請求項１、或いは、２に記載の電子素子を隠蔽する組み立て構造。
【考案の詳細な説明】
【技術分野】
【０００１】
本考案は、電子素子を隠蔽する組み立て構造設計に関するものであって、特に、ディスプレイカード、マザーボード、インターネットカード、メモリカード、或いは、その他の機能の回路板（カード）に広く汎用され、電子素子と回路板（カード）の組み立て構造設計に関するものである。
【背景技術】
【０００２】
公知の回路板（PCB）と電子素子（例えば、ICトランジスタ、レジスタンス、コンデンサ、或いは、発光ダイオード等）の組み立ては、通常、回路板の所定面に電子回路を設置し、特定の機能の電子素子を回路板に溶接し、例えば、ディスプレイカード、マザーボード、インターネットカード、メモリカード、携帯電話、或いは、翻訳機等の回路板、或いは、その他の機能の回路板（カード）になる。現在の電子素子関連商品は、軽、薄、及び、精巧化の趨勢にあり、限られた体積の回路板（PCB）を効果的に利用し、多くの機能を達成することが、研究の課題となっている。
更に、公知の回路板（カード）は、表面に多種の電子素子が溶接され、特定技術の電子素子を適度に隠蔽することができないため、同業ライバル者は、回路板の外観から、その回路板（カード）の応用する技術を容易に見破ることが出来、技術機密が不当に使用されたり、模倣などの問題があり、充分に空間を利用できない以外に、特別な技術が隠蔽保護できないという欠点がある。
【特許文献１】特開２００２−３７３９６８号公報
【考案の開示】
【考案が解決しようとする課題】
【０００３】
本考案は、電子素子を隠蔽する組み立て構造設計を提供することを目的とし、各式回路板（カード）の電子素子と回路板の組み立て構造設計に応用し、これにより、回路板の空間を充分に利用して体積を縮小させ、特別な技術の電子素子を隠蔽する効果を有する。
【課題を解決するための手段】
【０００４】
上述の目的によると、本考案は、回路板の所定位置に、一つ、或いは、一つ以上の階段状、或いは、直孔壁状で、貫通板か、或いは、凹陥の容置孔構造を設け、容置孔の所定辺側の任意の板に電子回路を設け、これにより、容置孔に、一つ、或いは、一つ以上の電子素子を置設し、電子素子のピンを延伸して回路板と溶接し、これにより、電子素子を隠蔽する組み立て構造を構成し、更に、回路板の体積空間を節約し、容置孔上に、その他の電子素子を配置する時、特別な技術を隠蔽する効果を達成する。
【０００５】
すなわち本考案の電子素子を隠蔽する組み立て構造は、請求項１に記載するように、
回路板の所定位置に、一つ、或いは、一つ以上の貫通板の容置孔を設け、前記容置孔の所定辺側の板面に電子回路を設け、これにより、前記容置孔中に、一つ、或いは、一つ以上の電子素子を置設し、前記電子素子のピンが延伸して、回路板面の電子回路と溶接し、前記電子素子を隠蔽する組み立て構造を構成するものであることを特徴とする。
【０００６】
請求項２に記載するように、前記容置孔は、前記回路板の片面、或いは、両面の所定位置に、凹陥を呈する盲孔状を有し、孔中に電子素子を組み立て、前記容置孔は、孔壁が階段状を呈し、各階層に電子素子を組み立て、前記容置孔上方は、その他の電子素子を覆設して、回路板と挿接、或いは、溶接組み立てされ、前記容置孔辺側板面の電子回路は、複数の溶接点を形成し、且つ、前記溶接点は通孔を有するか、或いは、無通孔で、電子素子のピンを溶接することを特徴とする。  
【０００７】
請求項３に記載するように、前記電子素子は、前記容置孔中に設置されて、併設組み立て溶接構造をなし、前記電子素子は、前記容置孔中に設置されて、畳層組み立てをなし、各電子素子のピンは前記回路板二面に延伸して溶接されることを特徴とする。
【考案の効果】
【０００８】
特別な技術を隠蔽する効果を達成する。
【考案を実施するための最良の形態】
【０００９】
図１は、本考案による「電子素子を隠蔽する組み立て構造」であって、この組み立て構造は、広く、マザーボード、ディスプレイカード、メモリカード、インターネットカード、携帯電話、或いは、その他機能の回路板（カード）等に応用される。
その実施方式は、回路板１（PCB）所定位置に、一つ、或いは、一つ以上の貫通板の容置孔１１を設置し（図２を参照する）、且つ、形状は四角形、或いは、その他の形状である。容置孔１１は一辺、或いは、一辺側以上を選択し、その板面に電子回路（プリント回路）の溶接点１２を設ける（図５で示される）。これにより、容置孔１１中、一つ、或いは、一つ以上の電子素子２（例えば、ICトランジスタ、コネクタ、レジスタンス、コンデンサ、或いは、その他の回路板等の電子素子）が設置でき、電子素子２のピン２１が延伸して、回路板１と溶接し、本考案による電子素子を隠蔽する組み立て構造が完成する。一般の電子素子製品は、適当に湾曲したピン２１（ICトランジスタ両側の複数のピン）を有するので、溶接時に、電子素子を回路板１の容置孔１１中に倒入するだけで、容易、且つ、便利な電子素子を隠蔽する組み立て構造が達成される。
図３を参照すると、本考案の容置孔１１中、一つ、或いは、一つ以上の電子素子２を設置することができ、その実施方式は、容置孔１１が二つ以上の電子素子を併設して、溶接した構造である。回路板１及び電子素子の厚さ、尺寸が許される場合、容置孔１１の所定辺側の両板面に電子回路を設け、これにより、二つの電子素子２は畳層状を呈して、容置孔１１に置設され（図４で示される）、そのピン２１は回路板二面に延伸して溶接し、回路板の空間を十分に利用する効果が得られる。
図５を参照すると、回路板１の容置孔１１の所定辺側表面に設けられた溶接点１２は、通孔１３を有し、これにより、相関する電子素子２を容置孔１１に配置すると共に、ピン２１を通孔１３に植入して、溶接点１２と導接し、組み立てる。且つ、溶接点１２’は回路板の電子回路と相連する接点で、通孔がない溶接点の形態で（図６で示される）、この場合、電子素子２を容置孔１１に配置し、ピン２１と溶接点１２’表面を導接し、組み立てる。また、本考案の容置孔１１構造は、貫通回路板１に限定するものではなく、容置孔１１は回路板１の任意面に凹陥盲孔状を呈し（図７で示される）、或いは、回路板１の同位置、或いは、異なる位置の両面に、凹陥盲孔状を呈する容置孔１１を設け（図８で示される）、これにより、電子素子２の組み立て構造及びその効果が達成される。
電子素子２と回路板１の溶接組み立て構造は、電子素子２が回路板に沈置されるので、その他の体積が大きい電子素子３（例えば、メモリチップ、或いは、コネクタ等）を容置孔１１上に覆蓋し、挿接、或いは、溶接組み立てし（図２及び図３で示される）、空間節約が可能である以外に、電子素子２の技術手段を隠蔽して、容易に回路板（カード）の使用技術、知識、或いは、原理が読み盗まれるのを防止する。
この他、本考案の容置孔１１は、回路板１に、垂直孔壁貫通、或いは、凹陥して、電子素子２を設置する。回路板が多層板（多層回路板）を応用する時、図９で示されるように、多層回路板１’所定位置は階段状貫通の容置孔１１’、或いは、階段状凹陥を呈する容置孔１１’を設置し（図１０で示される）、これにより、複数の微小化した電子素子２を、それぞれ、容置孔１１’の各層に配置し、各階層の電子素子と組み合わせ、回路板の使用空間の節約、及び、技術隠蔽の効果が得られる。
上述から分かるように、本考案の電子素子を隠蔽する組み立て構造設計は、現在の電子製品に必要とされる、軽妙、精巧の設計の条件を満たし、回路板の体積を縮小する必要があるとき、大きい電子素子３を下方の回路板１に組み立て、容置孔１１’を設置し、その他の電子素子２を容置孔１１に隠蔽して溶接し、公知の回路板のように電子素子に併設する形態の運用を避け、更に、回路板の空間を充分に利用して、回路板体積を縮小する効果を得ると共に、電子素子２の技術原理を隠蔽し、他人に模倣させない効果がある。
本考案では好ましい実施例を前述の通り開示したが、これらは決して本考案に限定するものではなく、当該技術を熟知する者なら誰でも、本考案の精神と領域を脱しない範囲内で各種の変動や潤色を加えることができ、従って本考案明の保護範囲は、実用新案請求の範囲で指定した内容を基準とする。
【図面の簡単な説明】
【００１０】
【図１】本考案の回路板（カード）の立体図である。
【図２】本考案の回路板（カード）の断面図である。
【図３】本考案の容置孔と電子素子の併設を示した説明図である。
【図４】本考案の容置孔と電子素子の畳層を示した説明図である。
【図５】本考案の通孔を有する溶接点を示した説明図である。
【図６】本考案の通孔を有さない溶接点を示した説明図である。
【図７】本考案の凹陥状容置孔を有する回路板を示した説明図である。
【図８】本考案の凹陥状容置孔を両面に有する回路板を示した説明図である。
【図９】本考案の容置孔が階段貫通状であることを示した説明図である。
【図１０】本考案の容置孔が階段凹陥状であることを示した説明図である。
【符号の説明】
【００１１】
１、１’…回路板
１１、１１’…容置孔  
１２、１２’…溶接点
１３…通孔    
２、３…電子素子  
【図１】
0003107452.tif 000003
【図２】
0003107452.tif 000004
【図３】
0003107452.tif 000005
【図４】
0003107452.tif 000006
【図５】
0003107452.tif 000007
【図６】
0003107452.tif 000008
【図７】
0003107452.tif 000009
【図８】
0003107452.tif 000010
【図９】
0003107452.tif 000011
【図１０】
0003107452.tif 000012