(57)【要約】【課題】製造コストの増大を招くことなく、半導体装置の特性の劣化を防止することが可能な半導体装置の製造方法を提供する。【解決手段】半導体装置の製造方法では、半導体基板に２つの不純物注入領域を形成する注入工程（Ｓ２０）、不純物注入領域上にキャップ膜を形成する工程（Ｓ４０）、キャップ膜が形成された状態で、熱処理工程（Ｓ５０）を実施する。熱処理工程（Ｓ５０）の後、キャップ膜のうち、一方の不純物注入領域上に位置する部分を残存させる一方、他方の不純物注入領域を露出させる工程（Ｓ６０）を実施する。さらに、一方の不純物注入領域上にキャップ膜の部分としてのプロテクション膜が残存している状態で、他方の不純物注入領域上にサリサイド膜を形成する工程（Ｓ７０）を実施する。【選択図】        図１
2004349496.tif 000002
【特許請求の範囲】
【請求項１】
サリサイド膜が形成される一方導電領域となるべき一方領域と、サリサイド膜が形成されない他方導電領域となるべき他方領域とを含む半導体層を準備する工程と、
前記半導体層上に、前記一方領域および前記他方領域を露出させる開口部を有するレジスト膜を形成する工程と、
前記レジスト膜が形成された状態で、前記半導体層における前記一方領域および前記他方領域に導電性不純物を注入することにより、一方導電領域および他方導電領域を形成する工程と、
前記一方導電領域および前記他方導電領域上にキャップ膜を形成する工程と、
前記キャップ膜が形成された状態で、前記一方導電領域および前記他方導電領域に含まれる前記導電性不純物を活性化するための熱処理を実施する工程と、
前記熱処理を実施する工程の後、前記キャップ膜のうち、前記他方導電領域上に位置する部分を残存させる一方、前記一方導電領域上に位置する部分を除去することにより前記一方導電領域を露出させる工程と、
前記他方導電領域上に前記キャップ膜の部分が残存している状態で、前記一方導電領域上にサリサイド膜を形成する工程とを備える、半導体装置の製造方法。
【請求項２】
導電領域となるべき領域を含む半導体層を準備する工程と、
前記半導体層上に、前記領域を露出させる開口部を有するレジスト膜を形成する工程と、
前記レジスト膜が形成された状態で、前記領域に導電性不純物を注入することにより導電領域を形成する工程と、
前記導電領域に含まれる前記導電性不純物を活性化するための熱処理を実施する工程とを備え、
前記レジスト膜を形成する工程では、前記導電領域を形成する工程において飛散する前記レジスト膜が前記開口部にて露出している前記半導体層上に再付着した場合に、前記再付着したレジスト膜において、前記側壁から見て最も遠い端部から前記側壁までの距離より大きくなるように、前記レジスト膜において前記開口部を構成する側壁と前記領域の端部との間の距離が決定されている、半導体装置の製造方法。
【請求項３】
前記レジスト膜において前記開口部を形成する側壁と前記領域の端部との間の前記距離は、前記レジスト膜の厚みと、前記導電領域を形成する工程における前記導電性不純物を注入する場合の注入条件とに基づいて決定されている、請求項２に記載の半導体装置の製造方法。
【請求項４】
前記導電性不純物がフッ化硼素であり、前記レジスト膜の厚みが１０００ｎｍであり、前記導電性不純物の注入エネルギーが３．２×１０−１５Ｊである場合、前記レジスト膜において前記開口部を形成する側壁と前記領域の端部との間の前記距離は１５μｍ以上２０μｍ以下である、請求項３に記載の半導体装置の製造方法。
【請求項５】
一方導電領域となるべき一方領域と他方導電領域となるべき他方領域とを含む半導体層を準備する工程と、
前記半導体層上に、前記他方領域を覆う島状のレジスト膜を形成する工程と、
前記レジスト膜が形成された状態で、前記半導体層の前記一方領域に導電性不純物を注入することにより一方導電領域を形成する工程と、
前記一方導電領域に含まれる前記導電性不純物を活性化するための熱処理を実施する工程とを備える、半導体装置の製造方法。
【請求項６】
前記レジスト膜を形成する工程は、
前記半導体層上にネガレジストを塗布する工程と、
前記他方領域および前記他方領域に隣接する領域を含む島状領域に到達する光を透過するように、前記島状領域に対応する部分に開口部が形成された遮光体膜を備えるマスクを用いて、前記ネガレジストを露光する露光工程と、
前記露光工程の後、前記ネガレジストを現像処理して、露光された前記島状領域以外の領域からネガレジストを除去することにより、前記島状のレジスト膜を形成する工程とを含む、請求項５に記載の半導体装置の製造方法。
【請求項７】
前記レジスト膜を形成する工程は、
前記半導体層上にポジレジストを塗布する工程と、
前記他方領域および前記他方領域に隣接する領域を含む島状領域以外の領域に到達する光を透過するように、前記島状領域に対応する部分に形成された島状の遮光体膜を備えるマスクを用いて、前記ポジレジストを露光する露光工程と、
前記露光工程の後、前記ポジレジストを現像処理して、前記島状領域以外の露光された領域からポジレジストを除去することにより、前記島状のレジスト膜を形成する工程とを含む、請求項５に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、半導体装置の製造方法に関し、より特定的には、半導体装置の特性の劣化を抑制することが可能な半導体装置の製造方法に関する。
【０００２】
【従来の技術】
従来、半導体基板などの半導体層に導電性不純物を注入した後、熱処理して当該導電性不純物を活性化するという、半導体装置の製造方法の工程が知られている（たとえば、特許文献１参照）。
【０００３】
上記特許文献１では、熱処理の直前に、導電性不純物を注入した領域を覆うようにキャップ膜を形成することにより、熱処理の際、導電性不純物が外方に拡散してしまうこと（アウトディフュージョン）を防止できるとしている。
【０００４】
【特許文献１】
特開平１１−３１６６５号公報
【０００５】
【発明が解決しようとする課題】
しかし、上記特許文献１に示した半導体装置の製造方法では、キャップ膜を形成するという工程が増えるために、半導体装置の製造コストが増大するという問題がある。
【０００６】
また、導電性不純物の注入工程において、マスクとしてレジスト膜を用いる場合、注入工程においてレジスト膜の一部が飛散して、導電性不純物が注入された領域上に再付着することがある。このとき、再付着したレジスト膜はその膜質が変質しているため、マスクとしてのレジスト膜を除去するエッチングなどによっては上記再付着したレジスト膜を完全に除去することはできない。そして、再付着したレジスト膜が残存した状態で、注入された導電性不純物を活性化するための熱処理を行うと、この再付着したレジスト膜の存在に起因して不純物注入領域からの不純物の外部への拡散の程度が局所的に不均一になる。この結果、不純物注入領域の抵抗値などが設定値に対してばらつく（つまり、半導体装置の特性が劣化する）ことがあった。
【０００７】
この場合、上記特許文献１に示したように、キャップ膜を形成するという対応も考えられるが、すでに述べたようにキャップ膜の形成工程が増えるために半導体装置の製造コストが増大するという問題があるため、好ましい対応ではない。
【０００８】
このように、従来は、製造コストの増大を招くことなく、導電性不純物のアウトディフュージョンの不均一な発生による半導体装置の特性の劣化を防止することは困難であった。
【０００９】
この発明は、上述のような課題を解決するために成されたものであり、この発明の目的は、製造コストの増大を招くことなく、半導体装置の特性の劣化を防止することが可能な半導体装置の製造方法を提供することである。
【００１０】
【課題を解決するための手段】
この発明に従った半導体装置の製造方法では、まず半導体層を準備する工程を実施する。半導体層は、サリサイド膜が形成される一方導電領域となるべき一方領域と、サリサイド膜が形成されない他方導電領域となるべき他方領域とを含む。そして、半導体層上に、一方領域および他方領域を露出させる開口部を有するレジスト膜を形成する工程を実施する。さらに、レジスト膜が形成された状態で、半導体層における一方領域および他方領域に導電性不純物を注入することにより、一方導電領域および他方導電領域を形成する工程を実施する。また、一方導電領域および他方導電領域上にキャップ膜を形成する工程、キャップ膜が形成された状態で熱処理を実施する。この熱処理は、一方導電領域および他方導電領域に含まれる導電性不純物を活性化するためのものである。熱処理を実施する工程の後、キャップ膜のうち、他方導電領域上に位置する部分を残存させる一方、一方導電領域上に位置する部分を除去することにより一方導電領域を露出させる工程、および他方導電領域上にキャップ膜の部分が残存している状態で、一方導電領域上にサリサイド膜を形成する工程を実施する。
【００１１】
【発明の実施の形態】
（実施の形態１）
図１は、本発明に従った半導体装置の製造方法の実施の形態１を説明するためのフローチャートを示す図である。図２〜図１５は、図１に示した製造方法を説明するための平面模式図および断面模式図である。図１〜図１５を参照して、本発明による半導体装置の製造方法を説明する。
【００１２】
図１に示すように、まず基板準備工程（Ｓ０）を実施する。この基板準備工程（Ｓ０）では、図２に示すように、半導体基板１の主表面に分離絶縁膜２を形成する。この分離絶縁膜２は、半導体基板１のサリサイド領域およびノンサリサイド領域のそれぞれにおいて、活性領域３ａ、３ｂを囲むように形成されている。活性領域３ａ、３ｂの平面形状は長方形状であって、それぞれ互いにほぼ平行な方向に延びるように形成されている。なお、活性領域３ａ、３ｂの形状は長方形状に限られず、他のどのような形状であってもよい。
【００１３】
次に、図１に示すように、注入用レジストパターン形成工程（Ｓ１０）が実施される。具体的には、図２および図３に示すように、導電性不純物を注入する半導体基板１の領域（つまり活性領域３ａ、３ｃ）を露出させるような開口部３０が形成されたレジスト膜４を半導体基板１上にフォトリソグラフィ法を用いて形成する。なお、ここで図２は、本発明による半導体装置の製造方法の実施の形態１の第２工程を説明するための平面模式図であり、図３は、図２の線分ＩＩＩ−ＩＩＩにおける断面模式図である。
【００１４】
次に、図２および図３に示したようにレジスト膜４が形成された半導体基板１の活性領域３ａ、３ｂに、導電性不純物を注入する注入工程（Ｓ２０）（図１参照）を実施する。この結果、図４および図５に示すように、半導体基板１の活性領域に導電性不純物が注入されることによって不純物注入領域５ａ、５ｂが形成される。また、このとき不純物の注入工程においてレジスト膜４の表面層の一部が飛散し、分離絶縁膜２上および不純物注入領域５ａ、５ｂ上に部分的に再付着する。このようにして再付着したレジスト膜６が形成される。ここで図４は、本発明による半導体装置の製造方法の実施の形態１の第３工程を示す平面模式図であり、図５は図４の線分Ｖ−Ｖにおける断面模式図である。
【００１５】
次に、図１に示すように、レジストパターン除去工程（Ｓ３０）を実施する。この結果、図６および図７に示すように、半導体基板１上に形成されていた、注入時のマスクとして作用したレジスト膜４（図４参照）が除去される。なお、レジスト膜４の除去には、ドライエッチングやウェットエッチングなど任意の方法を用いることができる。ここで図６は、本発明による半導体装置の製造方法の実施の形態１の第４工程を示す平面模式図であり、図７は図６の線分ＶＩＩ−ＶＩＩにおける断面模式図である。
【００１６】
図６および図７からもわかるように、レジスト膜４（図５参照）を除去した後においても、分離絶縁膜２および不純物注入領域５ａ、５ｂ上に位置する再付着したレジスト膜６は残存している。これは、マスクとして作用したレジスト膜４と、再付着したレジスト膜６とにおいて、その膜質が異なるためである。つまり、再付着したレジスト膜６は、注入工程（Ｓ２０）において飛散および再付着するときにレジスト膜４（図５参照）に比べて膜質が変質している。
【００１７】
次に、図１に示すように、キャップ膜形成工程（Ｓ４０）を実施する。すなわち、図８および図９に示すように、分離絶縁膜２、再付着したレジスト膜６および不純物注入領域５ａ、５ｂ上にキャップ膜７を形成する。このキャップ膜７としては、たとえば酸化膜を用いることができる。ここで、図８は、本発明による半導体装置の製造方法の実施の形態１の第５工程を示す平面模式図であり、図９は図８の線分ＩＸ−ＩＸにおける断面模式図である。
【００１８】
次に、図１に示すように、熱処理工程（Ｓ５０）を実施する。この熱処理工程（Ｓ５０）においては、キャップ膜７が形成された半導体基板１を所定の温度となるように加熱した後、半導体基板１を一定時間その温度に維持するといったような熱処理を実施する。この熱処理工程（Ｓ５０）により不純物注入領域５ａ、５ｂの不純物を活性化することができる。
【００１９】
このとき、キャップ膜７が半導体基板１の全体を覆うように形成されているので、不純物注入領域５ａ、５ｂから導電性不純物がキャップ膜７側へ拡散する程度について、再付着したレジスト膜６が存在する部分と存在しない部分とにおいて大きな差は発生しない。このため、熱処理工程（Ｓ５０）が終了した段階で、不純物注入領域５ａ、５ｂの全体において、導電性不純物の濃度がばらつくことを抑制できる。そのため、不純物注入領域５ａ、５ｂにおける抵抗値、または不純物注入領域５ａ、５ｂを含むトランジスタのトランジスタ特性がばらつくといった問題の発生を抑制できる。
【００２０】
次に、図１に示すように、キャップ膜のパターニング工程（Ｓ６０）を実施する。具体的には、まず、図１０および図１１に示すように、キャップ膜７上に、ノンサリサイド領域をカバーするようにレジスト膜８を形成する。そして、このレジスト膜８をマスクとしてサリサイド領域のキャップ膜７をエッチングなどによって除去する。その後、レジスト膜８をエッチングにより除去する。この結果、図１２および図１３に示すように、ノンサリサイド領域を覆うようなプロテクション膜９を得ることができる。このプロテクション膜９はキャップ膜７（図１１参照）により構成されている。
【００２１】
ここで、図１０および図１２は、本発明による半導体装置の製造方法の実施の形態１の第７工程を示す平面模式図であり、図１１は図１０の線分ＸＩ−ＸＩにおける断面模式図である。また、図１３は図１２の線分ＸＩＩＩ−ＸＩＩＩにおける断面模式図である。
【００２２】
次に、図１に示すように、サリサイド形成工程（Ｓ７０）を実施する。具体的には、不純物注入領域５ａ（図１５参照）上に金属膜を形成した後、熱処理などを行なうことにより金属膜と不純物注入領域５ａを構成する半導体（たとえばシリコンなど）とが反応することによりサリサイド膜１０（図１５参照）が形成される。このとき、プロテクション膜９がノンサリサイド領域に形成されているので、サリサイド領域における不純物注入領域５ａの表面上にのみサリサイド膜１０を形成することができる。つまり、ノンサリサイド領域では、プロテクション膜９が存在するため、上記金属膜と不純物注入領域５ｂとが接触することはないので、当該金属膜と不純物注入領域５ｂとの間で反応が起きることは無い。この結果、図１４および図１５に示すような構造を得る。ここで、図１４は、本発明による半導体装置の製造方法の実施の形態１の第８工程を示す平面模式図であり、図１５は、図１４の線分ＸＶ−ＸＶにおける断面模式図である。
【００２３】
この後、分離絶縁膜２上に位置する半導体装置の構造層を順次形成することにより、本発明による半導体装置を得ることができる。
【００２４】
このように、本発明においては、不純物注入領域５ａ、５ｂに注入された不純物を活性化するための熱処理時にキャップ膜７（図８および図９参照）が形成されているので、この熱処理工程において、再付着したレジスト膜６に起因するアウトディフュージョンの不均一な発生を抑制することができる。
【００２５】
ここで、本発明による効果を、図１６〜図１８に示した比較例としての半導体装置の製造方法を参照しながらより詳しく説明する。図１６は、本発明の比較例としての半導体装置の製造方法を示す平面模式図である。図１７は、図１６の線分ＸＶＩＩ−ＸＶＩＩにおける断面模式図である。図１８は、図１７の領域ＸＶＩＩＩを示す拡大断面模式図である。
【００２６】
比較例としての半導体装置の製造方法においては、図１に示した本発明による半導体装置の製造方法における注入用レジストパターン形成工程（Ｓ１０）、注入工程（Ｓ２０）およびレジストパターン除去工程（Ｓ３０）を実施した後、本発明のようにキャップ膜７（図８および図９参照）を形成することなく熱処理工程（Ｓ５０）を実施する。したがって、熱処理工程（Ｓ５０）を実施する際には、図１６および図１７に示すように、不純物注入領域５ａ、５ｂの外縁部の一部が再付着したレジスト膜６によって覆われた状態となっている。
【００２７】
そのため、この再付着したレジスト膜６下に位置する部分と、それ以外の不純物注入領域５ａ、５ｂの部分とにおいて、この熱処理工程における不純物の外部への拡散（アウトディフュージョン）の程度が異なる。したがって、熱処理後において、図１８からもわかるように、再付着したレジスト膜６下に位置する不純物注入領域５ｃと、それ以外の不純物注入領域５ａとにおいては、導電性不純物の濃度が異なる。このため、不純物注入領域５ａ、５ｃによって構成される抵抗あるいはトランジスタの特性が設定値からずれるといった問題が発生する。
【００２８】
一方、図１〜図１５を参照しながら説明した本発明による半導体装置の製造方法においては、熱処理工程（Ｓ５０）を行なう際には不純物注入領域５ａ、５ｂおよび再付着したレジスト膜６上に、半導体基板１の全体を覆うようにキャップ膜が形成されている。このため、不純物注入領域５ａ、５ｂの場所によってアウトディフュージョンの程度に差ができるといった問題の発生を抑制できる。したがって不純物注入領域５ａ、５ｂにおける導電性不純物の濃度が局所的に変化するといった問題の発生を抑制できる。この結果、不純物注入領域５ａ、５ｂにより構成される抵抗あるいはこの不純物注入領域５ａ、５ｂを含むトランジスタの特性が設定値から変動するといった問題の発生を抑制できる。
【００２９】
（実施の形態２）
図１９は、本発明による半導体装置の製造方法の実施の形態２を説明するためのフローチャートを示す図である。また、図２０〜図２５は、図１９に示した半導体装置の製造方法の実施の形態２を説明するための平面模式図および断面模式図である。図１９〜図２５を参照して、本発明による半導体装置の実施の形態２を説明する。
【００３０】
まず、図１の基板準備工程（Ｓ０）と同様に、基板準備工程（Ｓ１００）を実施する。具体的には、半導体基板１（図２１参照）の主表面に活性領域３（図２０および図２１参照）を囲むように分離絶縁膜２（図２０および図２１参照）を形成する。
【００３１】
その後、図１９に示す注入用レジストパターン形成工程（Ｓ１１０）を実施する。図２０および図２１に示すように、このときに形成されるレジスト膜４の側壁３２と活性領域３の端部３３との間の距離Ｌは、後述する再付着したレジスト膜６が形成される範囲の幅よりも大きくなるように決定されている。また、この距離Ｌは、レジスト膜４の厚みＴおよび後述する注入工程（Ｓ１２０）における導電性不純物の注入条件に基づいて決定される。
【００３２】
たとえば、レジスト膜４の厚みＴが１０００ｎｍであり、後述する注入工程（Ｓ１２０）において活性領域３に注入される導電性不純物がＢＦ２であり、注入エネルギーが２０ＫｅＶであるような場合には、距離Ｌを１５μｍ以上２０μｍ以下の範囲の値となるように決定する。ここで、図２０は、本発明による半導体装置の製造方法の実施の形態２の第２工程を示す平面模式図であり、図２１は図２０の線分ＸＸＩ−ＸＸＩにおける断面模式図である。
【００３３】
次に、図１９に示すように、注入工程（Ｓ１２０）を実施する。この結果、図２２および図２３に示すように、半導体基板１の主表面に不純物注入領域５が形成される。また、注入工程（Ｓ１２０）においてレジスト膜４の表面層の一部が飛散し、その飛散したレジストが分離絶縁膜２上に再付着することによって、再付着したレジスト膜６が形成される。ただし、この再付着したレジスト膜６は、上述した距離Ｌが十分大きく設定されているため、不純物注入領域５上にまで到達していない。ここで、図２２は、本発明による半導体装置の製造方法の実施の形態２の第３工程を示す平面模式図であり、図２３は図２２における線分ＸＸＩＩＩ−ＸＸＩＩＩでの断面模式図である。
【００３４】
次に、図１９に示すように、レジストパターン除去工程（Ｓ１３０）を実施する。この結果、分離絶縁膜２上からレジスト膜（図２２および図２３参照）が除去される。一方、図２４および図２５に示すように、注入工程（Ｓ１２０）において再付着したレジスト膜６は分離絶縁膜２上に残存した状態となる。これは、レジスト膜４と比べて再付着したレジスト膜６はその膜質が変質しているため、このレジストパターン除去工程（Ｓ１３０）により完全には除去されないためである。ここで、図２４は、本発明による半導体装置の製造方法の実施の形態２の第４工程を示す平面模式図であり、図２５は図２４のＸＸＶ−ＸＸＶにおける断面模式図である。
【００３５】
そして、図１９に示すように、熱処理工程（Ｓ１４０）を実施する。図２４および図２５からも分かるように、再付着したレジスト膜６は不純物注入領域５上にまで延在していないので、この再付着したレジスト膜６の存在に起因して不純物注入領域５から外部への不純物の拡散の程度が局所的に変動するといった問題の発生を抑制することができる。
【００３６】
次に、図２１に示した距離Ｌの決定方法およびこの距離Ｌに基づくマスクの製造方法を説明する。図２６は、距離Ｌの決定方法およびマスクの製造方法を説明するフローチャートを示す図である。
【００３７】
図２６に示すように、距離Ｌを決定するため、まず抵抗端部（端部３３（図２１参照））とレジスト端（側壁３２（図２１参照））との距離Ｌを変えた複数のサンプルを準備する工程（Ｓ２１０）を実施する。このサンプルは、基本的に図２０および図２１に示したような構造を有する。
【００３８】
次に、各サンプルに対して所定の条件で導電性不純物を注入する注入工程（Ｓ２２０）を実施する。なお、注入工程（Ｓ２２０）では、各サンプルの注入条件は同様とする。その後、注入の際のマスクとして用いたレジスト膜を除去した後、熱処理工程（Ｓ２３０）を実施する。そして、各サンプルの抵抗部（不純物注入領域５）の抵抗値を測定する工程（Ｓ２４０）を実施する。
【００３９】
次に、各サンプルの抵抗値のデータを比較して、抵抗値が安定する距離Ｌの値を、抵抗端部とレジスト端との距離の設定値として決定する決定工程（Ｓ２５０）を実施する。これは、注入工程により再付着したレジスト膜６（図２２および図２３参照）が不純物注入領域５上にまで延在しない状態となれば、不純物注入領域５における熱処理工程での不純物の拡散の程度が局所的に変化することがなくなるため、結果的に不純物注入領域５の抵抗値が安定する（サンプル間での抵抗値のばらつきが小さくなる）と考えられるためである。すなわち、抵抗値の変動の有無を確認することにより、再付着したレジスト膜が不純物注入領域５上にまで延在しているかどうかを確認することができる。
【００４０】
そして、このようにして決定された距離Ｌの設定値に基づいて、図１９の注入ようレジストパターン形成工程（Ｓ１１０）において用いるマスクのレイアウトデータを決定する工程（Ｓ２６０）を実施する。このようにして決定されたレイアウトデータに基づいて、マスクを形成する。具体的には、マスクを構成する遮光体のパターンを上記レイアウトデータに基づいて決定する。そして、このマスクを用いて、図１９に示した半導体装置の製造方法を実施することができる。
【００４１】
（実施の形態３）
図２７は、本発明による半導体装置の製造方法の実施の形態３を説明するためのフローチャートを示す図である。図２８〜図３４は、図２７に示した本発明による半導体装置の製造方法の実施の形態３を説明するための平面模式図および断面模式図である。図２７〜図３４を参照して、本発明による半導体装置の実施の形態３を説明する。
【００４２】
まず、半導体基板１（図３０）の主表面上に、活性領域３ｃ、３ｄを囲むように分離絶縁膜２を形成することにより、基板準備工程（Ｓ３００）を実施する。図２８から分かるように、活性領域３ｃ、３ｄは互いに離れて配置されている。活性領域３ｃと活性領域３ｄとは、互いに異なる導電型の導電性不純物を注入される領域である。ここで、図２８は、本発明による半導体装置の製造方法の実施の形態３の第１工程を示す平面模式図である。
【００４３】
次に、この半導体基板１上において、注入したくない領域上をカバーするレジストパターンを形成する工程（Ｓ３１０）を実施する。この結果、図２９および図３０に示すように、注入したくない領域である活性領域３ｄを覆うようにレジスト膜４が形成される。ここで、図２９は、本発明による半導体装置の製造方法の実施の形態３の第２工程を示す平面模式図である。また、図３０は、図２９の線分ＸＸＸ−ＸＸＸにおける断面模式図である。図２９および図３０からもわかるように、不純物を注入する領域である活性領域３ｃのみが半導体基板１の主表面において露出した状態となっている。また、活性領域３ｄと活性領域３ｃとの間の距離が十分大きいため、この活性領域３ｃとレジスト膜４との間の距離も十分大きくなっている。
【００４４】
次に、図２７に示すように、注入工程（Ｓ３２０）を実施する。この結果、図３１および図３２に示すように、レジスト膜４が形成されていない活性領域３ｃ（図３０参照）においては、半導体基板１の主表面に不純物注入領域５が形成される。また、この注入工程（Ｓ３２０）において、レジスト膜４の周囲には、レジスト膜４の表面層の一部が飛散して再付着したレジスト膜６が形成される。ここで図３１は、本発明による半導体装置の製造方法の実施の形態３の第３工程を示す平面模式図であり、図３２は、図３１の線分ＸＸＸＩＩ−ＸＸＸＩＩにおける断面模式図である。
【００４５】
次に、図２７に示すように、レジストパターン除去工程（Ｓ３３０）を実施する。その結果、図３３および図３４に示すように、レジスト膜４（図３１および図３２参照）が除去される。なお、再付着したレジスト膜６は、レジスト膜４と比較してその膜質が変質しているため、レジスト膜４を除去するためのエッチングによっては完全に除去されず残存する。ここで、図３３は、本発明による半導体装置の製造方法の実施の形態３の第４工程を示す平面模式図であり、図３４は、図３３の線分ＸＸＸＩＶ−ＸＸＸＩＶにおける断面模式図である。
【００４６】
この後、図２７に示すように、熱処理工程（Ｓ３４０）を実施する。この熱処理工程（Ｓ３４０）により、不純物注入領域５に注入された不純物が活性化される。また、図３３および図３４に示すように、再付着したレジスト膜６は不純物注入領域５上に延在していないため、この再付着したレジスト膜６の存在に起因して不純物注入領域５からの不純物の拡散の程度が局所的に変化するといった問題の発生確率を低減できる。
【００４７】
この後、活性領域３ｄへの不純物注入工程や、不純物注入領域５の上層に位置する構造を従来の成膜方法やエッチング方法などを用いて形成することにより、半導体装置を得ることができる。
【００４８】
図２７〜図３４に示した本発明による半導体装置の製造方法の効果を、図３５および図３６に示した比較例としての半導体装置の製造方法を参照しながら説明する。図３５は、比較例としての半導体装置の製造方法を説明するための平面模式図であり、図３６は、図３５の線分ＸＸＸＶＩ−ＸＸＸＶＩにおける断面模式図である。
【００４９】
図３５および図３６に示すように、比較例としての半導体装置の製造方法においては、図２７に示した本発明による半導体装置の製造方法と同様に、まず基板準備工程（Ｓ３００）を実施する。その後、不純物を注入したい領域（すなわち活性領域３ｃ）を露出する開口部を有するレジスト膜４を形成している。この状態で、注入工程（Ｓ３２０）を実施すれば、点線で示したように再付着したレジスト膜６が部分的に活性領域３ｃ（すなわち不純物注入領域５となるべき領域）上に形成される。そのため、注入工程（Ｓ３２０）の後、レジスト膜４を除去しても、（その膜質が変質している）再付着したレジスト膜６が残存する。したがって、この状態で熱処理工程（Ｓ３４０）を実施すれば、この再付着したレジスト膜６の存在に起因して不純物注入領域（活性領域３ｃ）からの不純物の拡散の程度が、再付着したレジスト膜６が存在する領域と、再付着したレジスト膜６が存在しない領域とで異なることになる。この結果、不純物注入領域における抵抗値が局所的に変動するという問題が発生する。
【００５０】
一方、図２７〜図３４に示した本発明による半導体装置の製造方法では、不純物注入領域５上に再付着したレジスト膜６が延在することはないため、不純物の拡散（アウトディフュージョン）の不均一化といった問題の発生確率を低減できる。
【００５１】
また、本発明による半導体装置の製造方法では、図３５および図３６に示した半導体装置の製造方法に比べて、形成されるレジスト膜４の絶対量自体を少なくすることができる。このため、結果的に注入工程（Ｓ３２０）において飛散および再付着するレジスト膜の絶対量を低減することができる。この結果、再付着したレジスト膜６が不純物注入領域５上にまで延在して形成される確率を低減できるという効果も得ることができる。
【００５２】
（実施の形態４）
図３７は、本発明による半導体装置の製造方法の実施の形態４を説明するためめのフローチャートを示す図である。図３７を参照して、本発明による半導体装置の実施の形態４を説明する。
【００５３】
図３７に示した半導体装置の製造方法は、既に説明した本発明による半導体装置の製造方法の実施の形態３の具体例の１つであって、ｎチャネル領域用マスク（ｎ−ｃｈマスク）でｐチャネル領域への不純物注入時に用いるレジストパターンを形成するものである。具体的には、まず、図２７の基板準備工程（Ｓ３００）と同様に、活性領域を囲むように分離絶縁膜が形成された半導体基板を準備する。そして、この半導体基板の主表面上に、ネガレジスト膜を形成する工程（Ｓ４１０）を実施する。次に、ｎチャネル領域への注入のときに注入用マスクとして作用するレジスト膜を形成するための露光用マスク（マスク）を用いたパターニング工程（Ｓ４２０）を実施する。具体的には、上述したマスクを用いてネガレジスト膜を露光したあと、現像処理することによりｎチャネル領域上に島状のレジスト膜を形成する。
【００５４】
なお、ここで用いるマスクは、ポジレジストに対してｎチャネル領域への注入工程を実施するためのマスク（つまり、ｎチャネル領域およびそのｎチャネル領域に隣接する領域を含む島状領域のみに光が当るように遮光体が形成されているマスク）を用いる。このようにすれば、ｎチャネル領域以外の領域は露光されないため、現像処理を行なうことによりｎチャネル領域以外の部分からレジスト膜を除去できる（つまり、ｎチャネル領域上のみに島状のレジスト膜を残存させることができる）。
【００５５】
次に、ｐチャネル（ｐ−ｃｈ）領域への注入工程（Ｓ４３０）を実施する。その後、レジストパターン除去工程（Ｓ４４０）を実施する。そして、注入された不純物を活性化するための熱処理工程（Ｓ４５０）を実施する。
【００５６】
このように、ポジレジスト用のｎチャネル注入工程用のマスクを用いて、ネガレジストに対してパターニングを行なうことにより、注入したくない領域であるｎチャネル上のみにネガレジスト膜を残存させることができる。この結果、本発明による半導体装置の実施の形態３と同様の効果を得ることができる。
【００５７】
なお、図３７のネガレジスト膜形成工程（Ｓ４１０）およびｎチャネル領域への注入工程用のマスクを用いたパターニング工程（Ｓ４２０）が、図２７の注入したくない領域上をカバーするレジストパターンを形成する工程（Ｓ３１０）に該当する。
【００５８】
（実施の形態５）
図３８は、本発明による半導体装置の製造方法の実施の形態５において用いるマスクの製造方法を説明するためのフローチャートを示す図である。図３９および図４０は、図３８に示したマスクの製造方法を説明するためのレイアウトデータを示す平面模式図である。図４１および図４２は、図３８に示したマスクの製造方法により得られるマスクの平面模式図および断面模式図である。なお、図４２は、図４１の線分ＸＬＩＩ−ＸＬＩＩにおける断面模式図である。図４３は、図３８〜図４２において説明した製造方法により得られたマスクを用いた、本発明による半導体装置の製造方法の実施の形態５を説明するためのフローチャートを示す図である。図４４〜図４７は、図４３に示した半導体装置の製造方法の実施の形態５を説明するための平面模式図および断面模式図である。図３８〜図４７を参照して、本発明によるマスクの製造方法および半導体装置の製造方法を説明する。
【００５９】
まず、図３８〜図４２を参照して、この発明による半導体装置の製造方法において用いるマスクの製造方法を説明する。図３８に示すように、まず活性領域レイアウトデータを準備する工程（Ｓ５１０）を準備する。この結果、図３９に示すように、ｐチャネル活性領域１５とｎチャネル活性領域１６と、これらのｐチャネル活性領域１５およびｎチャネル活性領域１６を囲むように配置された分離絶縁膜領域１７とを含むレイアウトデータ１８が準備される。
【００６０】
次に、図３８に示すように、ｎチャネル（ｎ−ｃｈ）活性領域をカバーする領域データを活性領域レイアウトデータに重ねてマスクデータを得る工程（Ｓ５２０）を実施する。具体的には、図４０に示すように、ｎチャネル活性領域１６を覆うようにカバー領域１９が設定された、マスクデータとしてのレイアウトデータ１８を得る。
【００６１】
次に、得られたマスクデータに基づいて、ｎチャネル活性領域を覆うカバー領域１９に対応する領域に遮光体が存在するマスクを形成する工程（Ｓ５３０）を実施する。この結果、図４１および図４２に示すように、ｎチャネル活性領域１６が形成されるべき領域上に、メンブレン２２上に遮光体膜２１が形成されたマスク２０を得ることができる。
【００６２】
上述のようにして得られたマスクを用いた半導体装置の製造方法を、図４３〜図４７を参照して説明する。なお、以下説明する半導体装置の製造方法は、図２７に示した半導体装置の製造方法の１つの具体例と考えることもできる。
【００６３】
まず、半導体基板１（図４５参照）の主表面上に、活性領域３ａ、３ｂ（図４５参照）を囲むように分離絶縁膜２（図４５参照）が形成された半導体基板１を準備する基板準備工程（Ｓ６００）を実施する。そして、この半導体基板１上に、ポジレジスト膜を形成する工程（Ｓ６１０）を実施する。次に、図３８に示したマスクの製造方法によって得られたマスクを用いたフォトリソグラフィ法によりレジストパターンを形成する工程（Ｓ６２０）を実施する。具体的には、図３８に示したマスクの製造方法により得られたマスクを用いて上記ポジレジスト膜を露光する工程（露光工程）を実施した後、その露光されたポジレジスト膜を現像処理することにより、ポジレジスト膜のうち露光された部分（活性領域３ｂ上の島状領域以外の領域に位置するポジレジスト膜）を除去する。この結果、図４４および図４５に示すように、ｎチャネル活性領域である活性領域３ｂ上にレジスト膜４が形成された状態となる。ここで、図４４は、本発明による半導体装置の製造方法の実施の形態５の第３工程を示す平面模式図であり、図４５は、図４４の線分ＸＬＶ−ＸＬＶにおける断面模式図である。
【００６４】
次に、図４３に示すように注入工程（Ｓ６３０）を実施する。この結果、図４６および図４７に示すように、ｐチャネル活性領域（活性領域３ａ）に不純物注入領域５が形成される。また、このときレジスト膜４の表面層が一部飛散して再付着することにより、再付着したレジスト膜６が形成される。なお、図４７の矢印２３は、注入される導電性不純物の注入方向を示している。ここで、図４６は、本発明による半導体装置の製造方法の実施の形態５の第４工程を示す平面模式図であり、図４７は、図４６の線分ＸＬＶＩＩ−ＸＬＶＩＩにおける断面模式図である。
【００６５】
この後、レジストパターンを除去する工程（Ｓ６４０）を実施する。ここで、再付着したレジスト膜６はレジスト膜４と比べてその膜質が変質している。そのため、レジスト膜４をエッチングなどにより除去した後も再付着したレジスト膜６は残存する。
【００６６】
その後、注入された導電性不純物を活性化するため熱処理工程（Ｓ６５０）を実施する。このとき、再付着したレジスト膜６が不純物注入領域５上にまで到達していないので、この不純物注入領域５から導電性不純物が外部（半導体基板１の主表面より外側）へ拡散する際に、再付着したレジスト膜６の存在に起因して、導電性不純物の拡散の程度が局所的に異なるといった問題の発生確率を低減できる。
【００６７】
このようにして、不純物注入領域５に注入された導電性不純物を活性化した後、成膜工程、エッチング工程などを繰返すことにより、半導体基板１の主表面上に所定の構造を形成する。このようにして、半導体装置を得ることができる。
【００６８】
上述した本発明によるマスクの製造方法および半導体装置の製造方法の効果を、比較例としてのマスクの製造方法および半導体装置の製造方法を示しながら説明する。図４８〜図５０は、比較例としてのマスク製造方法を説明するための平面模式図および断面模式図である。図５１および図５２は、図４８〜図５０で示したマスクの製造方法により得られたマスクを用いた半導体装置の製造方法を説明するための平面模式図および断面模式図である。
【００６９】
比較例としてのマスクの製造方法においては、まず、図３８に示したマスクの製造方法と同様に、活性領域レイアウトデータを準備する工程（Ｓ５１０）を実施する。その後、図４８に示すように、ｐチャネル（ｐ−ｃｈ）活性領域１５を覆わないように開口領域２４を設定するデータを活性領域レイアウトデータに重ねることにより、レイアウトデータ１８からなるマスクデータを得る。このマスクデータを用いて、図４９および図５０に示すように、ｐチャネル活性領域１５に対応する部分を露出させるような開口部２５が形成された遮光体膜２１がメンブレン２２上に形成されたマスク２０を作成する。なお、図４８は、比較例としてのマスクの製造方法を説明するためのレイアウトデータを示す平面模式図である。図４９は、比較例としてのマスクの製造方法により得られるマスクの平面模式図である。図５０は、図４９の線分Ｌ−Ｌにおける断面模式図である。
【００７０】
そして、図４９および図５０に示したマスクを用いて、図４３に示した半導体装置の製造方法を実施する。すなわち、ｐチャネル活性領域３ａとｎチャネル活性領域３ｂとを囲むように分離絶縁膜２が形成された半導体基板１を準備する基板準備工程（Ｓ６００）、および半導体基板１の主表面上にポジレジスト膜を形成したする工程（Ｓ６１０）を実施した後、図４８〜図５０を用いて説明したマスクを用いてフォトリソグラフィ法を行なうことにより、レジストパターンを形成する。この結果、図５１および図５２に示すように、ｐチャネル活性領域３ａを露出させるような開口部２６が形成されたレジスト膜４が形成される。
【００７１】
この後、注入工程（Ｓ６３０）を実施すると、レジスト膜４の一部が飛散して再付着したレジスト膜６が部分的に活性領域３ａ（不純物注入領域）上に延在するように形成される。その後、レジストパターンを除去する工程（Ｓ６４０）および熱処理工程（Ｓ６５０）を実施すると、活性領域３ａ（不純物注入領域）に注入された導電性不純物が、熱処理工程（Ｓ６５０）において半導体基板１の主表面上側へ（外部へ）拡散する。このとき、再付着したレジスト膜６の存在する領域と存在しない領域とにおいて導電性不純物の拡散の程度が異なるといった問題が発生する。一方、本発明による半導体装置の製造方法では、活性領域３ａ（不純物注入領域５）上に再付着したレジスト膜６は存在しないので、このような問題は発生しない。
【００７２】
上述した本発明による半導体装置の製造方法の一例の特徴的な構成を要約すれば、図１〜図１８を参照しながら説明した半導体装置の製造方法では、まず、サリサイド膜１０（図１５参照）が形成される一方導電領域としての不純物注入領域５ａ（図１５参照）となるべき一方領域（活性領域３ａ（図２参照））と、サリサイド膜１０が形成されない他方導電領域としての不純物注入領域５ｂ（図１５参照）となるべき他方領域（活性領域３ｂ（図２参照））とを含む半導体層としての半導体基板１（図３参照）を準備する工程（図１の基板準備工程（Ｓ０））を実施する。そして、半導体基板１上に、活性領域３ａ、３ｂを露出させる開口部３０（図２参照）を有するレジスト膜４を形成する工程（注入用レジストパターン形成工程（Ｓ１０））を実施する。
【００７３】
そして、レジスト膜４が形成された状態で、半導体基板１における活性領域３ａ、３ｂに導電性不純物を注入することにより、不純物注入領域５ａ、５ｂを形成する工程（図１に示した注入工程（Ｓ２０））を実施する。そして、不純物注入領域５ａ、５ｂ上にキャップ膜７（図９参照）を形成する工程（キャップ膜形成工程（Ｓ４０））、キャップ膜７が形成された状態で、不純物注入領域５ａ、５ｂに含まれる導電性不純物を活性化するための熱処理工程（Ｓ５０）を実施する。熱処理工程（Ｓ５０）の後、キャップ膜７のうち、他方導電領域としての不純物注入領域５ｂ上に位置する部分を残存させる一方、一方導電領域としての不純物注入領域５ａ上に位置する部分を除去することにより不純物注入領域５ａを露出させる工程（キャップ膜のパターニング工程（Ｓ６０）を実施する。さらに、不純物注入領域５ｂ上にキャップ膜の部分としてのプロテクション膜９が残存している状態で、不純物注入領域５ａ上にサリサイド膜１０（図１５参照）を形成する工程（サリサイド形成工程（Ｓ７０））を実施する。
【００７４】
このようにすれば、図８および図９に示すようにキャップ膜７が存在した状態で熱処理を実施するので、不純物注入領域５ａ、５ｂからキャップ膜７側の外部への導電性不純物の拡散（アウトディフュージョン）を抑制できる。このため、不純物注入領域５ａ、５ｂにおいて、導電性不純物の程度が局所的に変動するといった問題の発生を抑制できる。その結果、不純物注入領域５ａ、５ｂでの導電性不純物濃度を均一に保つことができる。したがって、導電性不純物の濃度の不均一に起因する不純物注入領域５ａ、５ｂの抵抗値が設定値からずれるといった問題の発生確率を低減できる。
【００７５】
また、上記キャップ膜７は、サリサイド膜１０を不純物注入領域５ａに形成する際に、不純物注入領域５ｂ上においてサリサイド膜１０が形成されないようにするプロテクション膜９として作用する。つまり、上述したサリサイド膜１０を形成するためのプロテクション膜９をキャップ膜７として流用できるので、プロテクション膜９と別個のキャップ膜７を形成する必要が無い。このため、キャップ膜７を形成するために製造工程数が増えることはない。この結果、半導体装置の製造コストの増大を抑制できる。
【００７６】
また、図１９〜図２６を参照しながら説明した半導体装置の製造方法では、導電領域としての不純物注入領域５（図２３参照）となるべき領域（活性領域３（図２１参照））を含む半導体層としての半導体基板１（図２１参照）を準備する工程（基板準備工程（Ｓ１００）（図１９参照））を実施する。そして、半導体基板１上に、上記活性領域３を露出させる開口部を有するレジスト膜４（図２１参照）を形成する工程（注入用レジストパターン形成工程（Ｓ１１０））、レジスト膜４が形成された状態で、上記活性領域３に導電性不純物を注入することにより導電領域としての不純物注入領域５（図２３参照）を形成する工程（注入工程（Ｓ１２０））、および不純物注入領域５に含まれる導電性不純物を活性化するための熱処理を実施する工程（熱処理工程（Ｓ１４０））を実施する。
【００７７】
注入用レジストパターン形成工程（Ｓ１１０）では、注入工程（Ｓ１２０）において飛散するレジスト膜が開口部にて露出している半導体基板１上に再付着した場合に、再付着したレジスト膜６において、レジスト膜４の上記側壁３２から見て最も遠い端部３５から、レジスト膜４の上記側壁３２までの距離Ｌ１（図２３参照）より大きくなるように、レジスト膜４において開口部を構成する側壁３２（図２１参照）と活性領域３の端部３３（分離絶縁膜２の活性領域３に面する側壁の位置）との間の距離Ｌ（図２１参照）が決定されている。
【００７８】
このようにすれば、注入工程（Ｓ１２０）において飛散したレジスト膜が不純物注入領域５上に再付着する可能性を低減できる。したがって、熱処理工程（Ｓ１４０）を実施する際に、再付着したレジスト膜６の存在に起因して、不純物注入領域５から外部へ導電性不純物が拡散する程度が局所的に変動する（つまり、再付着したレジスト膜６が存在する領域と、再付着したレジスト膜６が存在しない領域とで、導電性不純物の拡散の程度が異なる）可能性を低減できる。このため、不純物注入領域５における導電性不純物の濃度が設定値からずれる（局所的に変動する）可能性を低減できるので、このような導電性不純物の濃度変化に起因する半導体装置の特性の劣化（たとえば、不純物注入領域５の抵抗値が設定値からずれること）を避けることができる。
【００７９】
また、レジスト膜４の開口部の側壁３２の位置を、活性領域３から十分離れた位置に設定することにより、再付着したレジスト膜６が活性領域３（不純物注入領域５）上に形成される可能性を低減できるので、図９に示したキャップ膜７などを別途形成する必要が無い。このため、半導体装置の製造工程数が増大することを避けることができるので、半導体装置の製造コストの増大を避けることができる。
【００８０】
上記半導体装置の製造方法において、上記距離Ｌは、レジスト膜４の厚みＴと、導電領域を形成する工程における導電性不純物の注入工程（Ｓ１２０）（図１９参照）での、導電性不純物の注入条件とに基づいて決定されていてもよい。なお、注入条件とは、たとえば注入される導電性不純物の種類、注入エネルギーおよびドーズ量などが挙げられる。
【００８１】
ここで、図２３に示すように、飛散したレジストが再付着する領域（つまり、再付着したレジスト膜６が形成された領域）のうち、レジスト膜４の側壁３２から見て最も遠い端部（再付着したレジスト膜６の端部３５）から、レジスト膜４の側壁３２までの距離Ｌ１は、上述したレジスト膜４の厚みＴおよび導電性不純物の注入条件により変化する。したがって、これらの条件に合わせて（再付着したレジスト膜６の端部３５からレジスト膜４の側壁３２までの距離Ｌ１より十分大きくなるように）上記距離Ｌを決定すれば、確実に不純物注入領域５上に再付着したレジスト膜６が位置する可能性を低減できる。
【００８２】
上記半導体装置の製造方法において、本発明の実施の形態２で説明したように、導電性不純物がフッ化硼素（ＢＦ２）であり、レジスト膜４の厚みＴが１０００ｎｍであり、導電性不純物（ＢＦ２）の注入エネルギーが３．２×１０−１５Ｊ（２０ＫｅＶ）である場合、レジスト膜４において開口部を形成する側壁３２と活性領域３の端部３３との間の距離Ｌは１５μｍ以上２０μｍ以下であってもよい。
【００８３】
この場合、注入工程を実施した場合に、活性領域３上にレジスト膜が再付着することを確実に防止できる。
【００８４】
また、本発明に従った半導体装置の製造方法の他の例の特徴的な構成を要約すれば、図２７〜図３４を参照しながら説明した半導体装置の製造方法では、まず、一方導電領域（不純物注入領域５（図３２参照））となるべき一方領域（活性領域３ｃ（図２８参照））と他方導電領域となるべき他方領域（活性領域３ｄ（図２８参照））とを含む半導体層としての半導体基板を準備する工程（図２７の基板準備工程（Ｓ３００））を実施する。そして、半導体基板１上に、活性領域３ｄ（図３０参照）を覆う島状のレジスト膜４（図２９および図３０参照）を形成する工程（つまり、図２７における注入したくない領域上をカバーするレジストパターンを形成する工程（Ｓ３１０））、レジスト膜４が形成された状態で、半導体基板１の活性領域３ｃに導電性不純物を注入することにより不純物注入領域５（図３２参照）を形成する工程（つまり、図２７における注入工程（Ｓ３２０））、および、不純物注入領域５に含まれる導電性不純物を活性化するための熱処理を実施する工程（図２７の熱処理工程（Ｓ３４０））が実施される。
【００８５】
このようにすれば、導電性不純物を注入したくない領域である活性領域３ｄ（図２８参照）上のみにレジスト膜４が存在する状態（図２９参照）で、導電性不純物の注入工程（Ｓ３２０）を行なうので、この導電性不純物の注入工程（Ｓ３２０）において飛散するレジストの絶対量を低減できる。このため、上記注入工程（Ｓ３２０）において、再付着したレジスト膜６が不純物注入領域５（図３２参照）上に位置する可能性を低減できる。
【００８６】
また、活性領域３ｃと活性領域３ｄとの間の距離を十分大きくしておけば、活性領域３ｄ上に形成された島状のレジスト膜４と活性領域３ｃとの間の距離を十分大きくできる。そのため、上記注入工程（Ｓ３２０）において、飛散したレジストが、活性領域３ｃ（つまり不純物注入領域５）上に再付着する可能性をより低減できる。したがって、熱処理工程（Ｓ３４０）において、再付着したレジスト膜６の存在に起因して、不純物注入領域５から半導体基板１の外部へ導電性不純物が拡散する程度が局所的に変動する（つまり、不純物注入領域５において、再付着したレジスト膜６が存在する領域と、当該再付着したレジスト膜６が存在しない領域とで、導電性不純物の拡散の程度が異なる）可能性を低減できる。この結果、不純物注入領域５における導電性不純物の濃度が設定値からずれる可能性を低減できるので、このような導電性不純物の濃度変化に起因する半導体装置の特性の劣化を避けることができる。
【００８７】
また、従来のようにキャップ膜を別途形成する必要が無いため、半導体装置の製造工程するが増加することもない。そのため、製造工程数の増加に伴う半導体装置の製造コストの増大を抑制できる。
【００８８】
上述した半導体装置の製造方法において、島状のレジスト膜４を形成する工程（注入したくない領域上をカバーするレジストパターンを形成する工程（Ｓ３１０））は、半導体基板１上にネガレジストを塗布する工程（図３７のネガレジスト膜形成工程（Ｓ４１０））と、図３７に示したパターニング工程（Ｓ４２０）に含まれる工程である、ネガレジストを露光する露光工程およびネガレジストを現像処理することにより島状のレジスト膜を形成する工程とを備えていてもよい。
【００８９】
パターニング工程（Ｓ４２０）に含まれる露光工程では、他方領域としてのｎチャネル領域およびｎチャネル領域に隣接する領域を含む島状領域に到達する光を透過するように、この島状領域に対応する部分に開口部が形成された遮光体膜を備えるマスクを用いて、ネガレジストを露光してもよい。このようにすれば、島状領域のみを露光することができる。また、パターニング工程（Ｓ４２０）に含まれる、ネガレジストを現像処理することにより島状のレジスト膜を形成する工程では、上記露光工程の後、ネガレジストを現像処理して、露光された島状領域以外の領域（露光されなかった領域）からネガレジストを除去してもよい。
【００９０】
この場合、ネガレジスト膜に対して上述のようなマスクを用いたフォトリソグラフィ法を実施することにより、ｎチャネル領域をカバーする島状のレジスト膜を容易に形成できる。
【００９１】
また、上述した半導体装置の製造方法において、島状のレジスト膜４を形成する工程（注入したくない領域上をカバーするレジストパターンを形成する工程（Ｓ３１０））は、半導体層上にポジレジストを塗布する工程（ポジレジスト膜形成工程（Ｓ６１０）（図４３参照））と、図４３のレジストパターンを形成する工程（Ｓ６２０）に含まれる露光工程およびポジレジストを現像処理して島状のレジスト膜を形成する工程とを含んでいてもよい。露光工程では、他方領域としてのｎチャネル活性領域（図４４の活性領域３ｂ）およびこのｎチャネル活性領域に隣接する領域を含む島状領域（図４４のレジスト膜４が形成された領域）以外の領域に到達する光を透過するように、島状領域に対応する部分に形成された島状の遮光体膜２１を備えるマスク２０（図４１および図４２参照）を用いて、ポジレジストを露光してもよい。ポジレジストを現像処理して島状のレジスト膜を形成する工程では、上記露光工程の後、ポジレジストを現像処理して、島状領域以外の領域（露光された領域）からポジレジストを除去してもよい。
【００９２】
この場合、ポジレジスト膜に対して、上述のようなマスクを用いたフォトリソグラフィ（写真製版加工）を実施することにより、島状のレジスト膜を容易に形成できる。
【００９３】
また、この発明によるマスクの製造方法の一例の特徴的な構成を要約すれば、図２６を参照しながら説明したマスクの製造方法は、導電領域（図２３の不純物注入領域５）となるべき領域（図２１の活性領域３）を含む半導体層としての半導体基板１（図２１参照）に導電性不純物を注入する際のマスクとして作用する、上記活性領域３を露出させる開口部を有するレジスト膜４（図２１参照）を形成するために用いる露光用のマスクの製造方法であって、上記活性領域３の端部３３とレジスト膜４の側壁３２との間の距離Ｌを決定する工程（図２６に示したサンプルを準備する工程（Ｓ２１０）〜決定工程（Ｓ２５０））と、距離Ｌに基づいて、マスクのレイアウトデータを決定する工程Ｓ２６０（図２６参照）とを備える。上記距離Ｌを決定する工程では、導電性不純物の注入条件および形成されるレジスト膜４の膜厚（厚みＴ）に基づいて、導電性不純物を注入する際に飛散したレジスト膜が開口部にて露出している半導体基板１上に再付着した場合、再付着したレジスト膜６において、開口部を構成するレジスト膜４の側壁３２から見て最も遠い端部３５（図２３参照）からレジスト膜４の側壁３２までの距離Ｌ１（図３２参照）より大きくなるように、活性領域３の端部３３とレジスト膜４の側壁３２との間の距離Ｌを決定する。
【００９４】
具体的には、図２６を用いて説明したように、レジスト膜４の厚みと導電性不純物の種類や注入エネルギーなどの注入条件を固定して、上記距離Ｌの異なる複数のサンプルを準備する。そして、それぞれのサンプルについて注入工程および熱処理工程を実施した後、形成された導電領域としての不純物注入領域について抵抗値などの特性値を測定する。この結果、測定した特性値の値が安定するサンプルにおける活性領域３の端部３３とレジスト膜４の側壁３２との間の距離Ｌの値を、当該レジスト膜の厚みおよび注入条件に対応した距離Ｌの設定値として決定する。
【００９５】
このようにすれば、上記決定されたレイアウトデータを用いて露光用のマスクを形成することにより、図１９〜図２５に示した本発明による半導体装置の製造方法において用いるマスクを得ることができる。そして、上述した製造方法により製造されたマスクを用いてレジスト膜をパターニングすれば、半導体基板１の不純物注入領域５（図２５参照）となるべき活性領域３（図２１参照）から十分離れた位置に開口部の側壁３２が位置するレジスト膜４を形成できる。そのため、注入工程（Ｓ１２０）において飛散したレジスト膜６が不純物注入領域５上に再付着する可能性を低減できる。
【００９６】
また、この発明によるマスクの製造方法の他の例の特徴的な構成を要約すれば、図３８〜図４２を参照しながら説明したマスクの製造方法は、一方導電領域（図４７の不純物注入領域５）となるべき領域（活性領域３ａ）と他方導電領域となるべき領域（活性領域３ｂ）とを含む半導体層としての半導体基板１において、不純物注入領域５となるべき活性領域３ａに導電性不純物を注入する際のマスクとして作用するポジレジスト膜を形成するために用いる露光用のマスクの製造方法であって、一方導電領域と他方導電領域との位置（ｐチャネル活性領域１５およびｎチャネル活性領域１６）を規定するレイアウトデータ１８（図３９参照）を準備する工程（図３８の活性領域レイアウトデータを準備する工程（Ｓ５１０））と、他方導電領域（ｎチャネル活性領域１６）を覆うような領域データ（カバー領域１９のデータ）を、レイアウトデータに重ねることによりマスクデータ（図４０のレイアウトデータ１８）を得る工程（Ｓ５２０）（図３８参照）と、マスクデータに基づいて、領域データで示される部分に遮光体膜２１（図４１および図４２参照）が位置するマスクを形成する工程（Ｓ５３０）（図３８参照）とを備える。
【００９７】
このようにすれば、本発明による半導体装置の製造方法に用いるマスク、つまり、導電性不純物を注入したくない他方導電領域となるべき領域（活性領域３ｂ（図４４参照））上にのみ島状のポジレジスト膜（レジスト膜４）を形成する露光工程に用いるマスクを容易に得ることができる。
【００９８】
また、上述したマスクの製造方法をネガレジスト膜に対する露光工程に用いるマスクの製造方法へ変形して適用することもできる。たとえば、本発明に従ったマスクの製造方法は、一方導電領域（図４７の不純物注入領域５）となるべき領域（活性領域３ａ）と他方導電領域となるべき領域（活性領域３ｂ）とを含む半導体層としての半導体基板１において、不純物注入領域５となるべき活性領域３ａに導電性不純物を注入する際のマスクとして作用するネガレジスト膜を形成するために用いる露光用のマスクの製造方法であって、一方導電領域と他方導電領域との位置（ｐチャネル活性領域１５およびｎチャネル活性領域１６）を規定するレイアウトデータを準備する工程（図３８の活性領域レイアウトデータを準備する工程（Ｓ５１０））と、他方導電領域（ｎチャネル活性領域１６）を覆うような領域データ（カバー領域１９のデータ）をレイアウトデータに重ねてマスクデータ（図４０のレイアウトデータ１８）を得る工程（Ｓ５２０）（図３８参照）と、マスクデータに基づいて、領域データで示される部分に開口部が形成された遮光体を有するマスクを形成する工程とを備える。
【００９９】
このようにすれば、導電性不純物を注入したくない他方導電領域となるべき領域（活性領域３ｂ（図４４参照））上にのみ島状のネガレジスト膜を形成する露光工程に用いるマスク、つまり本発明による半導体装置の製造方法に用いるマスクを容易に得ることができる。
【０１００】
なお、上述した実施の形態では、半導体層として半導体基板１を用いた場合について説明したが、半導体層として基板上に形成された半導体膜を用いる場合にも本発明は適用可能である。たとえば、上記半導体膜に導電性不純物を注入する場合、本発明を適用してもよい。この場合も、上述した実施の形態と同様の効果を得ることができる。
【０１０１】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した実施の形態ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【０１０２】
【発明の効果】
このように、本発明によれば、熱処理の際に不純物拡散領域から導電性不純物が外部へ拡散する程度が局所的に変動する確率を低減できるので、導電性不純物の濃度の局所的なばらつきによる半導体装置の特性劣化が起きる確立を低減できる。
【図面の簡単な説明】
【図１】本発明に従った半導体装置の製造方法の実施の形態１を説明するためのフローチャートを示す図である。
【図２】本発明による半導体装置の製造方法の実施の形態１の第２工程を説明するための平面模式図である。
【図３】図２の線分ＩＩＩ−ＩＩＩにおける断面模式図である。
【図４】本発明による半導体装置の製造方法の実施の形態１の第３工程を示す平面模式図である。
【図５】図４の線分Ｖ−Ｖにおける断面模式図である。
【図６】本発明による半導体装置の製造方法の実施の形態１の第４工程を示す平面模式図である。
【図７】図６の線分ＶＩＩ−ＶＩＩにおける断面模式図である。
【図８】本発明による半導体装置の製造方法の実施の形態１の第５工程を示す平面模式図である。
【図９】図８の線分ＩＸ−ＩＸにおける断面模式図である。
【図１０】本発明による半導体装置の製造方法の実施の形態１の第７工程を示す平面模式図である。
【図１１】図１０の線分ＸＩ−ＸＩにおける断面模式図である。
【図１２】本発明による半導体装置の製造方法の実施の形態１の第７工程を示す平面模式図である。
【図１３】図１２の線分ＸＩＩＩ−ＸＩＩＩにおける断面模式図である。
【図１４】本発明による半導体装置の製造方法の実施の形態１の第８工程を示す平面模式図である。
【図１５】図１４の線分ＸＶ−ＸＶにおける断面模式図である。
【図１６】本発明の比較例としての半導体装置の製造方法を示す平面模式図である。
【図１７】図１６の線分ＸＶＩＩ−ＸＶＩＩにおける断面模式図である。
【図１８】図１７の領域ＸＶＩＩＩを示す拡大断面模式図である。
【図１９】本発明による半導体装置の製造方法の実施の形態２を説明するためのフローチャートを示す図である。
【図２０】本発明による半導体装置の製造方法の実施の形態２の第２工程を示す平面模式図である。
【図２１】図２０の線分ＸＸＩ−ＸＸＩにおける断面模式図である。
【図２２】本発明による半導体装置の製造方法の実施の形態２の第３工程を示す平面模式図である。
【図２３】図２２における線分ＸＸＩＩＩ−ＸＸＩＩＩでの断面模式図である。
【図２４】本発明による半導体装置の製造方法の実施の形態２の第４工程を示す平面模式図である。
【図２５】図２４のＸＸＶ−ＸＸＶにおける断面模式図である。
【図２６】距離Ｌの決定方法およびマスクの製造方法を説明するフローチャートを示す図である。
【図２７】本発明による半導体装置の製造方法の実施の形態３を説明するためのフローチャートを示す図である。
【図２８】本発明による半導体装置の製造方法の実施の形態３の第１工程を示す平面模式図である。
【図２９】本発明による半導体装置の製造方法の実施の形態３の第２工程を示す平面模式図である。
【図３０】図２９の線分ＸＸＸ−ＸＸＸにおける断面模式図である。
【図３１】本発明による半導体装置の製造方法の実施の形態３の第３工程を示す平面模式図である。
【図３２】図３１の線分ＸＸＸＩＩ−ＸＸＸＩＩにおける断面模式図である。
【図３３】本発明による半導体装置の製造方法の実施の形態３の第４工程を示す平面模式図である。
【図３４】図３３の線分ＸＸＸＩＶ−ＸＸＸＩＶにおける断面模式図である。
【図３５】比較例としての半導体装置の製造方法を説明するための平面模式図である。
【図３６】図３５の線分ＸＸＸＶＩ−ＸＸＸＶＩにおける断面模式図である。
【図３７】本発明による半導体装置の製造方法の実施の形態４を説明するためめのフローチャートを示す図である。
【図３８】本発明による半導体装置の製造方法の実施の形態５において用いるマスクの製造方法を説明するためのフローチャートを示す図である。
【図３９】図３８に示したマスクの製造方法を説明するためのレイアウトデータを示す平面模式図である。
【図４０】図３８に示したマスクの製造方法を説明するためのレイアウトデータを示す平面模式図である。
【図４１】図３８に示したマスクの製造方法により得られるマスクの平面模式図である。
【図４２】図４１の線分ＸＬＩＩ−ＸＬＩＩにおける断面模式図である。
【図４３】本発明による半導体装置の製造方法の実施の形態５を説明するためのフローチャートを示す図である。
【図４４】本発明による半導体装置の製造方法の実施の形態５の第３工程を示す平面模式図である。
【図４５】図４４の線分ＸＬＶ−ＸＬＶにおける断面模式図である。
【図４６】本発明による半導体装置の製造方法の実施の形態５の第４工程を示す平面模式図である。
【図４７】図４６の線分ＸＬＶＩＩ−ＸＬＶＩＩにおける断面模式図である。
【図４８】比較例としてのマスクの製造方法を説明するためのレイアウトデータを示す平面模式図である。
【図４９】比較例としてのマスクの製造方法により得られるマスクの平面模式図である。
【図５０】図４９の線分Ｌ−Ｌにおける断面模式図である。
【図５１】図４８〜図５０で示したマスクの製造方法により得られたマスクを用いた半導体装置の製造方法を説明するための平面模式図である。
【図５２】図５１の線分ＬＩＩ−ＬＩＩにおける断面模式図である。
【符号の説明】
１  半導体基板、２  分離絶縁膜、３，３ａ〜３ｄ  活性領域、４，６  レジスト膜、５，５ａ，５ｂ  不純物注入領域、７  キャップ膜、８  レジスト膜、９  プロテクション膜、１０  サリサイド膜、１５  ｐチャネル活性領域、１６ｎチャネル活性領域、１７  分離絶縁膜領域、１８  レイアウトデータ、１９カバー領域、２０  マスク、２１  遮光体膜、２２  メンブレン、２３  矢印、２４  開口領域、２５，２６，３０  開口部、３２  側壁、３３，３５  端部。
【図１】
2004349496.tif 000003
【図２】
2004349496.tif 000004
【図３】
2004349496.tif 000005
【図４】
2004349496.tif 000006
【図５】
2004349496.tif 000007
【図６】
2004349496.tif 000008
【図７】
2004349496.tif 000009
【図８】
2004349496.tif 000010
【図９】
2004349496.tif 000011
【図１０】
2004349496.tif 000012
【図１１】
2004349496.tif 000013
【図１２】
2004349496.tif 000014
【図１３】
2004349496.tif 000015
【図１４】
2004349496.tif 000016
【図１５】
2004349496.tif 000017
【図１６】
2004349496.tif 000018
【図１７】
2004349496.tif 000019
【図１８】
2004349496.tif 000020
【図１９】
2004349496.tif 000021
【図２０】
2004349496.tif 000022
【図２１】
2004349496.tif 000023
【図２２】
2004349496.tif 000024
【図２３】
2004349496.tif 000025
【図２４】
2004349496.tif 000026
【図２５】
2004349496.tif 000027
【図２６】
2004349496.tif 000028
【図２７】
2004349496.tif 000029
【図２８】
2004349496.tif 000030
【図２９】
2004349496.tif 000031
【図３０】
2004349496.tif 000032
【図３１】
2004349496.tif 000033
【図３２】
2004349496.tif 000034
【図３３】
2004349496.tif 000035
【図３４】
2004349496.tif 000036
【図３５】
2004349496.tif 000037
【図３６】
2004349496.tif 000038
【図３７】
2004349496.tif 000039
【図３８】
2004349496.tif 000040
【図３９】
2004349496.tif 000041
【図４０】
2004349496.tif 000042
【図４１】
2004349496.tif 000043
【図４２】
2004349496.tif 000044
【図４３】
2004349496.tif 000045
【図４４】
2004349496.tif 000046
【図４５】
2004349496.tif 000047
【図４６】
2004349496.tif 000048
【図４７】
2004349496.tif 000049
【図４８】
2004349496.tif 000050
【図４９】
2004349496.tif 000051
【図５０】
2004349496.tif 000052
【図５１】
2004349496.tif 000053
【図５２】
2004349496.tif 000054