(57)【要約】【課題】表面モホロジーが良好で、電極の形成に伴う半導体結晶層への熱的損傷が少ないｐ型ＳｉＣ用電極を提供する。【解決手段】６００℃以下で共晶反応を生ずる第１の電極材料とアルミニウム（Ａｌ）からなる第２の電極材料とを含有させてｐ型電極を構成する。【選択図】        図２
2004152860.tif 000002
【特許請求の範囲】
【請求項１】
６００℃以下で共晶反応を生ずる第１の電極材料とアルミニウム（Ａｌ）からなる第２の電極材料とを含んでなる、ｐ型ＳｉＣ用電極。
【請求項２】
前記第１の電極材料がゲルマニウム（Ｇｅ）である、ことを特徴とする請求項１に記載のｐ型ＳｉＣ用電極。
【請求項３】
チタン（Ｔｉ）からなる第３の電極材料を更に含んでなる、請求項２に記載のｐ型ＳｉＣ用電極。
【請求項４】
前記第１の電極材料からなる層がｐ型ＳｉＣに接して形成される、請求項１〜３のいずれかに記載のｐ型ＳｉＣ用電極。
【請求項５】
ｐ型ＳｉＣ側から順に、ゲルマニウム（Ｇｅ）からなる第１層、アルミニウム（Ａｌ）からなる第２層が形成されてなるｐ型ＳｉＣ用電極。
【請求項６】
前記第１層と前記第２層との間にチタン（Ｔｉ）からなる第３層が形成されてなる、請求項５に記載のｐ型ＳｉＣ用電極。
【請求項７】
ｐ型ＳｉＣ上に請求項１〜６のいずれかに記載のｐ型ＳｉＣ用電極が形成されている、ことを特徴とするＳｉＣ素子。
【請求項８】
ｐ型ＳｉＣを洗浄するステップと、
前記ｐ型ＳｉＣ上に、ゲルマニウム（Ｇｅ）からなる第１層を形成するステップと、
加熱処理するステップと、を含むｐ型ＳｉＣ用電極の製造方法。
【請求項９】
ｐ型ＳｉＣを洗浄するステップと、
前記ｐ型ＳｉＣ上に、ゲルマニウム（Ｇｅ）からなる第１層を形成するステップと、
アルミニウム（Ａｌ）からなる第２層を形成するステップと、
加熱処理するステップと、を含むｐ型ＳｉＣ用電極の製造方法。
【請求項１０】
チタン（Ｔｉ）からなる第３層を形成するステップ、を更に含む請求項９に記載のｐ型ＳｉＣ用電極の製造方法。
【請求項１１】
ｐ型ＳｉＣを洗浄し、前記ｐ型ＳｉＣ上に、ゲルマニウム（Ｇｅ）からなる第１層を形成し、チタン（Ｔｉ）からなる第３層を形成し、アルミニウム（Ａｌ）からなる第２層を形成し、加熱処理する、ことを特徴とする請求項１０に記載のｐ型ＳｉＣ用電極の製造方法。
【請求項１２】
前記加熱処理の温度が６００℃以下である、ことを特徴とする請求項８〜１１のいずれかに記載のｐ型ＳｉＣ用電極の製造方法。
【請求項１３】
請求項８〜１２のいずれかに記載のｐ型ＳｉＣ用電極を製造するステップを含む、ことを特徴とするＳｉＣ素子の製造方法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明はシリコンカーバイド（ＳｉＣ）素子に関する。詳しくは、ＳｉＣ素子に用いられる、ｐ型ＳｉＣ用電極に関する。
【０００２】
【従来の技術】
シリコンカーバイド（ＳｉＣ）は、高周波電力デバイス、高温デバイス、オプトエレクトロニクスデバイスへの適用が期待されており、実用化に向けた研究が進められている。ＳｉＣ素子用のｐ型電極、即ちｐ型ＳｉＣに対するオーミック電極としては、チタン（Ｔｉ）とアルミニウム（Ａｌ）を用いたもの（ＴｉＡｌ）が一般的である（特許文献１等参照）
【０００３】
【特許文献１】
特開平５−１３８１２号
【０００４】
【発明が解決しようとする課題】
一般に、素子ではオーミック電極を必要とする場合が多い。ところが、化合物半導体を用いた素子では、一般的に熱処理を経ることなく半導体材料層と電極との間のオーミック接合が得られず、即ち、単に金属層を形成した場合にはショットキを帯びることとなる。また、熱処理によるオーミック接合においては半導体材料、電極材料、熱処理温度、熱処理時間などにより、得られるコンタクト抵抗は大きく異なる。
現在、ｐ型ＳｉＣに対する低抵抗オーミック・コンタクト材として期待されるＴｉ／Ａｌはかなりの低抵抗化が実現できているものの、低抵抗化のためには大量のＡｌに加えて１０００℃程度での熱処理温度が必要であり、表面モホロジーの悪化、半導体結晶層への熱的損傷による素子機能、素子寿命の低下などの問題が指摘されていた。
本発明は以上の課題を解決すべくなされたものであり、表面モホロジーが良好で、電極の形成に伴う半導体結晶層への熱的損傷が少ないｐ型ＳｉＣ用電極を提供することを目的とする。
【０００５】
【課題を解決するための手段】
本発明者らは上記目的を達成すべく鋭意検討を重ねたところ、以下の発明を見出すに至った。即ち、
６００℃以下で共晶反応を生ずる第１の電極材料とアルミニウム（Ａｌ）からなる第２の電極材料とを含んでなる、ｐ型ＳｉＣ用電極である。
【０００６】
以上の構成のｐ型ＳｉＣ用電極によれば、Ａｌと共晶反応を生ずる第１の電極材料を添加することで、従来よりも低温の熱処理工程によりオーム性を得ることができ、電極表面の平坦性が向上する。また、電極形成に伴う半導体結晶層への熱的影響を小さくできる。したがって、本発明のｐ型ＳｉＣ用電極を用いれば、素子特性の優れたＳｉＣ素子を作製することが可能となる。
【０００７】
本発明においてｐ型ＳｉＣ用電極とは、ｐ型のＳｉＣ半導体層上に形成される電極をいう。本発明のｐ型ＳｉＣ用電極が適用されるｐ型ＳｉＣ半導体の型は特に限定されず、後述の実施例で使用される４Ｈ型の他、６Ｈ型、１５Ｒ型、２１Ｒ型、３Ｃ型等を含む。また、本発明のｐ型ＳｉＣ用電極が適用される素子の種類も特に限定されず、高周波電力デバイス、高温デバイス、オプトエレクトロニクスデバイス等に使用される各種素子に適用可能である。
【０００８】
第１の電極材料としては、比較的低温でＳｉと反応し、またＡｌと共晶反応を生ずる材料であれば特に限定されない。例えば、ゲルマニウム（Ｇｅ）等を用いることができる。この第１の材料を添加することによって低温での反応が促進されるので、コンタクト形成温度の低減を図ることができる。
【０００９】
本発明のｐ型ＳｉＣ用電極は、第１の電極材料に加えて、アルミニウム（Ａｌ）からなる第２の電極材料を更に含んでいる。アルミニウムを含有させることによりコンタクト抵抗率の減少が図られ、オーミック性のより良好なｐ型ＳｉＣ用電極を構成できる。
【００１０】
本発明のｐ型ＳｉＣ用電極は、チタン（Ｔｉ）からなる第３の電極材料を更に含んでいることが好ましい。即ち、ゲルマニウムからなる第１の電極材料、アルミニウムからなる第２の電極材料、チタンからなる第３の電極材料を含有して構成することが好ましい。このようにチタンからなる第３の電極材料を含有させれば、さらなるコンタクト抵抗率の減少が図られる。
【００１１】
本発明のｐ型ＳｉＣ用電極は、第１の電極材料からなる層（以下、「第１電極材料層」という）を備えていることが好ましく、当該第１電極材料層がｐ型ＳｉＣ半導体層に接して形成されることがさらに好ましい。例えば、ｐ型ＳｉＣ半導体層上に第１の電極材料からなる層を形成し、続いて他の電極材料からなる層を積層し、これらを熱処理することにより本発明のｐ型ＳｉＣ用電極を形成することができる。
【００１２】
本発明のｐ型ＳｉＣ用電極が、第１の電極材料に加えて第２の電極材料を含有している態様では、第１電極材料層と第２の電極材料からなる層（以下、「第２電極材料層」という）を備えていることが好ましい。換言すれば、製造工程において、第１の電極材料層と第２の電極材料層が形成されることが好ましい。第１電極材料層と第２電極材料層の積層順序は特に限定されないが、ｐ型ＳｉＣ半導体層側から順に第１電極材料層、第２電極材料層が積層して形成されることが好ましい。また、上記の場合と同様に、第１電極材料層がｐ型ＳｉＣ半導体層に接して形成されていることが好ましい。第１電極材料層と第２電極材料層との間に他の材料からなる層を介在させることもできる。また、第１電極材料層及び／又は第２電極材料層を複数設けることもでき、例えば、ｐ型ＳｉＣ半導体層側から順に、第１電極材料層／第２電極材料層／第１電極材料層を積層させて本発明のｐ型ＳｉＣ用電極を構成してもよい。
【００１３】
本発明のｐ型ＳｉＣ用電極が、第１の電極材料、第２の電極材料、及び第３の電極材料を含有している態様では、第１電極材料層、第２電極材料層、及び第３の電極材料からなる層（以下、「第３電極材料層」という）を備えていることが好ましい。換言すれば、製造工程において、第１の電極材料層、第２の電極材料層、及び第３電極材料層が形成されることが好ましい。これらの各層の積層順序は特に限定されないが、ｐ型ＳｉＣ半導体側から順に第１電極材料層、第３電極材料層、及び第２電極材料層が積層して形成されることが好ましい。また、上記の場合と同様に、第１電極材料層がｐ型ＳｉＣ半導体層に接して形成されていることが好ましい。第１電極材料層と第３電極材料層との間、及び／又は第３電極層と第２電極層との間に他の材料からなる層を介在させることもできる。また、第１電極材料層、第３電極材料層、及び／又は第２電極材料層を複数設けることもできる。
【００１４】
第１電極層、第２電極層、及び第３電極層の形成方法は特に限定されず、ＭＢＥ法、真空蒸着法、スパッタリング法、抵抗加熱法等を採用することができる。
本発明のｐ型ＳｉＣ用電極は、上記の電極材料層（及びその他の層）をｐ型ＳｉＣ半導体層上に積層した後、加熱処理することにより形成される。電極材料層の形成に先立って、ｐ型ＳｉＣ半導体を洗浄（例えば化学洗浄）しておくことが好ましい。電極材料を良好な状態で積層するためである。ｐ型加熱処理は、ｐ型ＳｉＣ半導体層と本発明のｐ型ＳｉＣ用電極との間にオーミック・コンタクトを形成するために行われる。
【００１５】
加熱温度、加熱時間は、良好なオーミック・コンタクトが形成されるように適宜調整される。
素子に与える熱ダメージを出来る限り抑制し、かつ加熱時間を短くして工業的生産性に適応する加熱温度としてこの発明では６００℃及びそれ以下の加熱温度を採用する。勿論、素子に熱ダメージが及ばない限りにおいて、６００℃を越える加熱温度を採用することができる。
加熱時間は、６００℃の加熱温度において、２５分以上とすることがこのましく、更に好ましくは３０分以上である。
加熱は真空状態で行うことが好ましい。不活性ガス雰囲気で加熱処理を行うこともできる。不活性ガスには窒素ガス、ヘリウムガス、アルゴンガス等を用いることができる。
【００１６】
【実験例】
以下、本発明の実験例を示す。
本実験例では、ｐ型４Ｈ−ＳｉＣに対するＧｅＡｌ系オーミック・コンタクト材の電気特性及び表面平坦性について検討を行った。
試料として、第１層がＧｅ、第２層がＴｉ、第３層がＡｌからなる電極を作製した。基板にはドープ濃度３．２０ｘ１０１８ｃｍ−３のｐ型４Ｈ−ＳｉＣ（０００１）エピウエハを用いた。また基材として純度９９．９９％のＡｌ、純度９９．９９９％のＧｅ、純度９９．９９％のＴｉを用いた。基板は事前に１１５０℃、１ｈの犠牲酸化により、１０ｎｍ程度の酸化膜を形成した。アセトン、メタノールで超音波洗浄、フォトリソグラフィにより円形パターンを描画後、希弗酸により酸化膜を除去した。基板を真空蒸着装置内に配置した後、まずＧｅを抵抗加熱により６０ｎｍの厚みに成膜し、次にＴｉは電子ビーム蒸着により８０ｎｍに成膜、最後にＡｌを抵抗加熱により３６０ｎｍに成膜した。次いで、試料を基底真空度１０−８Ｔｏｒｒ台の超高真空チャンバ内で６００℃で熱処理し、１０ｍｉｎ毎にＩ−Ｖ測定を行った。
【００１７】
図１に（ａ）Ｇｅ／Ｔｉ／Ａｌコンタクト６００℃、３０ｍｉｎ熱処理後のＩ−Ｖ特性と比較のため（ｂ）Ｔｉ／Ａｌ（５０ｎｍ、１４１ｎｍ）コンタクト、６００℃、３０ｍｉｎ熱処理後のＩ−Ｖ特性を示す。なお、（ｂ）の曲線は横軸にほぼ一致している。測定には直径２００μｍ、幅８μｍの円形パターンを用いた。（ｂ）Ｔｉ／Ａｌコンタクトでは６００℃、３０ｍｉｎの熱処理ではほとんど電流が流れずショットキであるのに対して、（ａ）Ｇｅ／Ｔｉ／Ａｌコンタクトではオーミックになっている。また、この時の同心円パターンを用いたＴＬＭ測定から比接触抵抗値は３．８ｘ１０−４（Ωｃｍ２）であった。
【００１８】
【実施例】
以下、本発明の実施例を説明する。
図２は本発明の一実施例であるＳｉＣ素子１の構成を模式的に示した図である。ＳｉＣ素子１は次のように作製することができる。
まず、気相成長装置チャンバ内にｎ型ＳｉＣ基板１０を設置し、水素ガスをキャリアガスとして用い、原料ガスのモノシラン（ＳｉＨ４）ガス及びプロパン（Ｃ３Ｈ８）を、不純物ガスのトリメチルアルミニウム（（ＣＨ３）３Ａｌ）ガスをチャンバ内に供給し、約１４００℃の成長温度でｐ型ＳｉＣ層１１を約５μｍ形成する。尚、周知の分子線結晶成長法（ＭＢＥ法）、ハライド系気相成長法（ＨＶＰＥ法）、スパッタ法、イオンプレーティング法、電子シャワー法等の方法でｐ型ＳｉＣ層１１を形成することもできる。
【００１９】
次に、１１５０℃、６０分、Ｏ２雰囲気で犠牲酸化を行い、ｐ型ＳｉＣ１１表面にＳｉＯ２膜１２を約１０ｎｍ製膜する。フォトリソグラフィーにより電極パターニングを行った後、一部のＳｉＯ２膜を希弗酸で剥離する。続いて、Ｇｅ層２１を電子ビーム法により約６０μｍ形成する。同様にＴｉ層２２を電子ビーム法により、Ａｌ層２３を抵抗加熱法によりそれぞれ形成した後、リフトオフ工程により電極パターンを形成する。以上の工程により、図５に示す様に、Ｇｅ、Ｔｉ、Ａｌが順に積層されたｐ電極２０が作製される。
【００２０】
次に、ｐ型ＳｉＣ１１とｐ電極２０との間のオーミック・コンタクトを形成するために、超高真空チャンバ内で６００℃、３０分の熱処理を施す。
続いて、ｎ型ＳｉＣ１０の表面にＶとＡｌからなるｎ型電極３０を蒸着法により形成する。以上の工程の後、スクライバ等を用いてチップの分離工程を行い、ＳｉＣ素子１を得る。
【００２１】
この発明は、上記発明の実施の形態の説明に何ら限定されるものではない。特許請求の範囲の記載を逸脱せず、当業者が容易に想到できる範囲で種々の変形態様もこの発明に含まれる。また、この発明がＳｉＣ上のＩＩＩ族窒化物系化合物半導体等、ＳｉＣを用いた他の半導体素子に用いることができることは言うまでもない。
【図面の簡単な説明】
【図１】図１は実験例の結果を示すグラフであり、６００℃、３０分間熱処理後の各試料の電流−電圧（Ｉ−Ｖ）特性が示される。（ａ）はＧｅ／Ｔｉ／Ａｌ、（ｂ）はＴｉ／Ａｌである。
【図２】図２は本発明の一実施例であるＳｉＣ素子１の構成を模式的に示した図である。
【符号の説明】
１  ＳｉＣ素子
１０  ｎ型ＳｉＣ基板
１１  ｐ型ＳｉＣ層
１２  ＳｉＯ２膜
２０  ｐ型電極
２１  Ｇｅ層
２２  Ｔｉ層
２３  Ａｌ層
３０  ｎ電極
【図１】
2004152860.tif 000003
【図２】
2004152860.tif 000004