(57)【要約】      （修正有）【課題】記録速度が向上した場合において、ＮＲＺ信号、記録クロックの位相をセットアップタイム、およびホールドタイムを十分確保できるマージンを持った位相に精度よく調整可能な構成を提供する。【解決手段】記録クロックと変調信号のレーザー制御集積回路入力段に両信号の位相を変化可能な可変遅延素子を設け、ディスクの記録情報誤りから該可変遅延素子の遅延量を制御し、記録クロックと変調信号の間の位相を最適化する手段を設けた。さらにレーザー制御集積回路に入力される記録クロックと変調信号、もしくはレーザー制御集積回路で生成される内部クロックと変調信号の相対的な位相差から直接ディスクへの記録情報誤りを検出する手段を設け、該手段からの出力を用いて記録クロックと変調信号の間の位相を最適化する手段を設けた。【選択図】  図５
2004152335.tif 000002
【特許請求の範囲】
【請求項１】
記録媒体に記録する２値化記録信号と記録クロック信号に基づいてレーザーダイオードを駆動する駆動波形を生成するレーザードライバを備えた光ディスク装置において、
前記２値化記録信号に対し遅延処理を施す２値化記録信号遅延回路と、
前記記録クロック信号に対し遅延処理を施す記録クロック信号遅延回路を設け、
該２つの遅延回路の一方または両方の遅延量を変化させることにより前記２値化記録信号と記録クロック信号のエッジの相対的な時間位置を調整可能な構成としたことを特徴とする光ディスク装置。
【請求項２】
記録媒体に記録する２値化記録信号と記録クロック信号に基づいてレーザーダイオードを駆動する駆動波形を生成するレーザードライバを備えた光ディスク装置において、
前記２値化記録信号に対し遅延処理を施す２値化記録信号遅延回路を設け、
該２値化記録信号遅延回路の遅延量を変化させることにより前記２値化記録信号と記録クロック信号のエッジの相対的な時間位置を調整可能な構成としたことを特徴とする光ディスク装置。
【請求項３】
記録媒体に記録する２値化記録信号と記録クロック信号に基づいてレーザーダイオードを駆動する駆動波形を生成するレーザードライバを備えた光ディスク装置において、
前記記録クロック信号に対し遅延処理を施す記録クロック信号遅延回路を設け、
該記録クロック信号遅延回路の遅延量を変化させることにより前記２値化記録データ信号と記録クロック信号のエッジの相対的な時間位置を調整可能な構成としたことを特徴とする光ディスク装置。
【請求項４】
請求項１から３何れか一項に記載の光ディスク装置において、
前記遅延回路を前記レーザードライバ内部に設けたことを特徴とする光ディスク装置。
【請求項５】
記録媒体に記録する２値化記録信号と記録クロック信号に基づいてレーザーダイオードを駆動する駆動波形を生成するレーザードライバを備えた光ディスク装置において、
前記レーザドライバ内部には、
前記レーザードライバに入力される記録クロック信号と前記レーザードライバの内部クロック信号の位相を同期させる位相同期手段と、
前記位相同期手段の内部クロック出力後段に内部クロック出力遅延回路が設けられており、
該内部クロック出力遅延回路の遅延量を変化させることにより前記２値化記録信号と記録クロック信号のエッジの相対的な時間位置を調整可能な構成としたことを特徴とする光ディスク装置。
【請求項６】
請求項５に記載の光ディスク装置において、
さらに、前記２値化記録信号に対し遅延処理を施す２値化記録信号遅延回路を設け、
前記２つの遅延回路の一方または両方の遅延量を変化させることにより前記２値化記録信号と記録クロック信号のエッジの相対的な時間位置を調整可能な構成としたことを特徴とする光ディスク装置。
【請求項７】
請求項１、３、４、５、６何れか一項に記載の光ディスク装置において、
前記記録クロック信号遅延回路の前段に論理反転回路を設けたことを特徴とする光ディスク装置。
【請求項８】
請求項１から７何れか一項に記載の光ディスク装置における位相調整方法であって、
前記遅延回路の遅延量を変化させながら、前記レーザードライバに既知の２値化記録信号を入力して記録媒体に記録し、
該記録された信号を前記光ディスク装置で再生して得られる再生信号と前記２値化記録信号との間の情報の差を検出する動作を、前記可変遅延回路の遅延量を変化させながら実行することにより、該情報の差が略ゼロとなる前記遅延回路の遅延量の変化区間を検出し、該遅延回路の遅延量を前記検出した遅延量の変化区間内の値とすることを特徴とする変調信号と記録クロック間の位相調整方法。
【請求項９】
請求項１から７何れか一項に記載の光ディスク装置における位相調整方法であって、
前記可変遅延回路の遅延量を変化させながら、前記レーザードライバにおいて２値化記録信号をストローブする記録クロック信号のエッジと逆相のエッジを基準として、該エッジと２値化記録信号のエッジとの位相差を計測し、該位相差が略ゼロとなるよう前記可変遅延回路の遅延量の変化区間を検出し、該可変遅延回路の遅延量を前記検出した遅延量の変化区間内の値とすることを特徴とする変調信号と記録クロック間の位相調整方法。
【請求項１０】
請求項９記載の位相調整方法において、
前記レーザードライバ内部で記録クロック信号よりも高い周波数の信号を生成し、該信号により前記位相差の計測を行うことを特徴とする変調信号と記録クロック間の位相調整方法。
【請求項１１】
請求項１から７何れか一項に記載の光ディスク装置における位相調整方法であって、
前記可変遅延回路の遅延量を変化させながら、前記レーザードライバに既知の２値化記録信号を入力して、該レーザードライバにおいて入力された２値化記録信号を記録クロックによりラッチして得られる信号と、前記既知の２値化記録信号との情報の差が略ゼロとなるような前記遅延回路の遅延量の変化区間を検出し、該遅延回路の遅延量を前記検出した遅延量の変化区間内の値とすることを特徴とする変調信号と記録クロック間の位相調整方法。
【請求項１２】
請求項１から７何れか一項に記載の光ディスク装置における位相調整方法であって、
前記可変遅延回路の遅延量を変化させながら、前記レーザードライバに入力される記録クロック信号を、該レーザードライバに入力される２値化記録信号でラッチして得られる信号の変化、および信号の極性から、２値化記録信号のエッジのタイミングが該レーザードライバにおいて変調信号をストローブする記録クロック信号のエッジと逆相のエッジのタイミングと略一致、または両タイミングが最も近い状態の前記可変遅延回路の遅延量を検出し、該可変遅延回路の遅延量を前記検出した値とすることを特徴とする変調信号と記録クロック間の位相調整方法。
【請求項１３】
請求項８、９、１０、１２記載の２値化記録信号と記録クロック間の位相調整において、
前記レーザードライバ内部の集積回路制御部で実施することを特徴とする位相調整方法。
【請求項１４】
記録媒体に記録する２値化記録信号と記録クロック信号に基づいてレーザーダイオードを駆動する駆動波形を生成するレーザードライバであって、
前記２値化記録信号に対し遅延処理を施す２値化記録信号遅延回路と、
前記記録クロック信号に対し遅延処理を施す記録クロック信号遅延回路と、
前記２値化記録信号遅延回路または記録クロック信号遅延回路の遅延量を制御する制御信号を入力する入力手段と、を設け、
前記制御信号に基づき前記２つの遅延回路の一方または両方の遅延量を変化させることにより前記２値化記録信号と記録クロック信号のエッジの相対的な時間位置を調整可能な構成としたことを特徴とするレーザードライバ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、記録可能な光ディスク装置において、記録媒体に記録する２値化記録信号と記録クロックから記録ストラテジを生成するレーザー駆動集積回路およびこれを搭載する光ディスク装置に関する。
【０００２】
【従来の技術】
近年光ディスクの記録速度の向上が図られている。  光ディスクに変調されたデータを高速で記録する場合、記録データに対応したライトストラテジーを実現するために、レーザードライバにレーザーの制御信号を送る必要がある。制御信号を送る手法の１つとして、データの変調により得られたＮＲＺ信号と記録クロック信号をレーザードライバに送り、レーザードライバ内部でＮＲＺ信号と記録クロック信号からライトストラテジーを生成する手法がある（例えば特許文献１参照）。
【０００３】
特許文献１記載の光ディスク装置の例を図２に示す。同図において、図示しないホスト等の上位より送られた記録信号から信号変調回路を含むデジタルシグナルプロセッサ（以下ＤＳＰ）２０３で記録クロック（以下ＣＬＫ）とＮＲＺ信号（以下ＮＲＺ）が生成され、フレキシブルケーブル（以下ＦＰＣ）２０８を介してピックアップヘッド（以下ＰＵＨ）２０９上に配置されたレーザードライバ２０１に入力される。レーザードライバ２０１は入力されたＮＲＺ信号に基づいてレーザーダイオード２０５が記録パワーで発光するように制御して、光ディスク２０７に信号を記録する。記録された信号の再生時は、レーザーダイオード２０５を再生パワーで発光するように制御し、ディスク２０７で反射して得られる反射光をフォトディテクタ２０６で受光し、光電変換される。光電変換で得られたＲＦ信号はリードチャネル回路２０２に入力される。リードチャネル回路２０２では、入力されたＲＦ信号から再生クロック、およびＮＲＺ再生信号を生成し、前記のＤＳＰ２０３に入力する。ＤＳＰ２０３では得られた再生クロック、およびＮＲＺ再生信号から再生データを復調し、図示しないホスト等の上位に送る。
【０００４】
次に特許文献１記載の構成で用いられるレーザードライバの内部構成の例を図３に示す。マーク／スペースデコードブロック３０１では、ＰＬＬ３０２によりＣＬＫに同期化された内部クロックｃｈＣＬＫを用いてＮＲＺよりマーク／スペース情報（Ｍ／Ｓ）、パルス幅情報（Ｃｏｄｅ）が生成され、次段の記録波形生成ブロック３０３に送られる。記録波形生成ブロック３０３では、Ｍ／Ｓ、Ｃｏｄｅ情報から記録パルスタイミングと記録パルスパワーの情報を電流制御ブロック３０４に送る。電流制御ブロック３０４は記録パルスタイミングと記録パルスパワーの情報から記録パルスを生成し、レーザーダイオード２０５を駆動する。これら一連のブロックはレーザードライバ内部の制御ブロック３０５で制御され、制御ブロック３０５はインターフェース３０６を介して、光ディスク装置内のコントローラ、本例の場合はマイコン２０４により制御される。
【０００５】
【特許文献１】
特開平１１−２８３２４９号公報
【０００６】
【発明が解決しようとする課題】
上記マーク／スペースデコードブロック３０１では、通常ＣＬＫのエッジでＮＲＺをストローブすることによりＭ／Ｓ情報およびＣｏｄｅ情報を生成する。このとき、例えば図４に示すようにＮＲＺの立上りエッジをストローブする場合、ＣＬＫのストローブエッジの前後にデータが確定するまでに十分なセットアップタイム３００１、およびストローブしてデータの取り込みが完了するまでのホールドタイム３００２が必要となる。同様のことはＮＲＺの立下りエッジをストローブする場合にも必要であり、十分なセットアップタイムおよびホールドタイムが確保されない場合、上記Ｍ／Ｓ情報およびＣｏｄｅ情報の生成を誤り、誤った情報が光ディスクに記録される。
【０００７】
一方、ＮＲＺ、ＣＬＫ両信号の位相は、変調手段、例えば図２のＤＳＰ２０３の出力で発生する遅延、レーザードライバへの伝送路、例えば図２のＦＰＣ２０８で発生する遅延、レーザードライバ内部での遅延の影響により変化する。上記手法のレーザードライバではＮＲＺとＣＬＫの位相を制御してＣＬＫの１周期の間に十分なセットアップタイムとホールドタイムを確保することが必要となる。この位相制御は記録速度が高速化するに従って、より精度が要求される。
【０００８】
例えばセットアップタイムが０．８ｎｓ、ホールドタイムが０．６ｎｓのレーザードライバでＤＶＤ−Ｒ／ＲＷの１０倍速の記録を行うことを考えた場合、ＣＬＫの１周期の時間は３．８ｎｓであり、３．８ｎｓから上記セットアップタイム、ホールドタイムを除いた２．４ｎｓの間にＮＲＺのエッジが来るようにＮＲＺとＣＬＫの位相を制御することが必要となる。
【０００９】
さらに、上記ＮＲＺ、ＣＬＫ両信号間の位相は変調手段、伝送路、レーザードライバ等の発熱による温度変化とその周囲環境による温度変化、および電源電圧の変動に伴って変化する。このため、ＮＲＺとＣＬＫの位相を決定する際に十分マージンを確保することが必要となる。
【００１０】
本発明では、特に記録速度が向上した場合において、上記ＮＲＺ，ＣＬＫの位相をセットアップタイム、およびホールドタイムを十分確保できるマージンを持った位相に精度よく調整可能な構成を提案することが目的である。
【００１１】
【課題を解決するための手段】
上記課題は、記録媒体に記録する２値化記録信号と記録クロック信号に基づいてレーザーダイオードを駆動する駆動波形を生成するレーザードライバを備えた光ディスク装置において、前記２値化記録信号に対し遅延処理を施す２値化記録信号遅延回路と、前記記録クロック信号に対し遅延処理を施す記録クロック信号遅延回路を設け、該２つの遅延回路の何れかの遅延量を変化させることにより前記２値化記録信号と記録クロック信号のエッジの相対的な時間位置を調整可能な構成とした光ディスク装置により改善される。
【００１２】
また、記録媒体に記録する２値化記録信号と記録クロック信号に基づいてレーザーダイオードを駆動する駆動波形を生成するレーザードライバを備えた光ディスク装置において、前記２値化記録信号に対し遅延処理を施す２値化記録信号遅延回路を設け、該２値化記録信号遅延回路の遅延量を変化させることにより前記２値化記録信号と記録クロック信号のエッジの相対的な時間位置を調整可能な構成とした光ディスク装置により改善される。
【００１３】
さらに、記録媒体に記録する２値化記録信号と記録クロック信号に基づいてレーザーダイオードを駆動する駆動波形を生成するレーザードライバを備えた光ディスク装置において、前記記録クロック信号に対し遅延処理を施す記録クロック信号遅延回路を設け、該記録クロック信号遅延回路の遅延量を変化させることにより前記２値化記録データ信号と記録クロック信号のエッジの相対的な時間位置を調整可能な構成とした光ディスク装置により改善される。
【００１４】
【発明の実施の形態】
以下、図を用いて本発明の実施例を説明する。図５は本発明の第１の実施例である光ディスク装置の構成図である。同図において、図２と同様の機能を持つものについては同じ番号を付けてあり、説明を省略する。図の４０１、４０２は可変遅延素子であり、マイコン２０４により制御される。これらの可変遅延素子の遅延量を調整して、ＮＲＺ、ＣＬＫ間の位相調整を行う。
【００１５】
次に図６、７を用いて本実施例におけるＮＲＺ、ＣＬＫ間の位相調整動作を説明する。なお、ＮＲＺのエッジは立上り、立下り両方があるが、本実施例以降、ＮＲＺとＣＬＫの位相関係を示す図では代表してＮＲＺの立上りエッジの位相関係の図のみを示す。また、本実施例以降すべての実施例において、ＮＲＺデータのストローブはＣＬＫの立ち上がりエッジで行われるものとする。
【００１６】
図５のＤＳＰ２０３から出力されるＮＲＺとＣＬＫの位相は、図６に示すようにＣＬＫの立ち下がり（ストローブエッジとは逆相）で同期が取られ、かつＮＲＺのエッジはＣＬＫの立ち下がりエッジから固定時間ｄＴ１だけ遅れるように、ＤＳＰ内部で保証されているものとする。ＣＬＫに対するＮＲＺのエッジは、この位置を中心として調整が行われる。
【００１７】
以下調整動作を図７に示すフローに従って説明する。始めに図５におけるＤＬ１（４０１）、ＤＬ２（４０２）の遅延量Ｔｄｌ１、Ｔｄｌ２をそれぞれ０、最大値Ｄｍａｘとし（６０１）、遅延調整量Ｔｄを  Ｔｄ＝（Ｄｍａｘ−Ｔｄｌ２）＋Ｔｄｌ１  で定義する。
【００１８】
この設定で１４Ｔ−１４Ｔなどの既知の固定パターンをディスクに記録する（６０２）。この後記録した領域を再生し、ＤＳＰ２０３にてビットエラーＢｅｒを測定する（６０３）。上記の動作をＴｄが増加するようにＴｄｌ１，Ｔｄｌ２を変化させながら（６０５）、Ｔｄｌ１＝Ｄｍａｘ、Ｔｄｌ２＝０（Ｔｄ＝ｄ１）となるまで繰り返し行う（６０４）。このときのＢｅｒは、例えばＴｄ＝０の場合は図６に示すようにＮＲＺのエッジからＣＬＫのストローブエッジまでの時間はセットアップタイム以下であるため、レーザードライバ内部でのパルス幅読み取りに誤りが生じ、記録誤りを発生する。これにより再生データは高いビットエラー率（オールエラー）となる。同様にＴｄ＝ｄ３の場合はセットアップタイム、ホールドタイムが十分確保されているため、ビットエラーは発生しない。
【００１９】
次にビットエラーがしきい値Ｖｔｈｅｒ以下の区間を探す（６０６）。この結果遅延設定量ｄ２からｄ４の区間がビットエラーがしきい値Ｖｔｈｅｒ以下区間であることから（６０７）、ｄＴを
ｄＴ＝ｄｓｅｔ＝（ｄ２＋ｄ４）／２
となるようにＤＬ１、ＤＬ２の遅延量を設定して（６０８）、ＮＲＺ、ＣＬＫの位相調整を終了とする。
【００２０】
上記により、ＣＬＫとＮＲＺの位相関係、すなわちＣＬＫとＮＲＺのエッジの時間軸位置を、ディスクに記録されたデータを再生した場合にビットエラーの発生する位相関係に対して最も離れた位置とすることができる。このことから、本調整により光ディスク装置の各構成素子の温度変化とその周囲の温度変化、回路の電源変動、およびＣＬＫ、ＮＲＺのジッタによる両信号間の位相の変動に対して十分にマージンの取れた位置にＣＬＫ、ＮＲＺの位相関係を設定でき、例えば本調整を出荷時の初期調整時等でのみ行うことにより十分な効果を得ることができる。
【００２１】
図８に本発明の第２の実施例における光ディスク装置を示す。同図において、図５と同様の機能を持つものについては同じ番号を付加してあり、説明を省略する。図５との相違点は可変遅延素子４０２の前段にＣＬＫの位相を変化させるＥＯＲ素子２５０１を設けた点である。２５０１の入力の片側にはＣＬＫを、もう片側はＣＬＫ＿ＩＮＶ＿ｂｉｔを入力する。ＣＬＫ＿ＩＮＶ＿ｂｉｔ＝１の時はＥＯＲ素子からＣＬＫと同相のＣＬＫ２が出力され、ＣＬＫ＿ＩＮＶ＿ｂｉｔ＝０の時は位相反転したＣＬＫ２が出力される。
【００２２】
これにより、例えばＤＳＰ２０３から出力されるＮＲＺとＣＬＫの位相の同期が図５とは逆にＣＬＫの立ち上がり（ストローブエッジと同相）で取られた場合、前記本発明の第１の実施例の手法を用いて位相調整をすることはできないが、上記ＥＯＲ回路で位相反転させることにより、前記第１の実施例と同じ状態にすることができ、上記第１の実施例と同様の効果を得ることができる。
【００２３】
図９は本発明の第３の実施例におけるレーザードライバの構成図である。同図において、図３と同様の機能を持つものについては同じ番号を付加してあり、説明を省略する。また、光ディスク装置の構成としては図５と同様であり、説明を省略する。
【００２４】
図９のＭＯＮ１ブロック７０１はＮＲＺのエッジとその近傍のＣＬＫ間のエッジ間の時間ずれを計測する回路である。その回路構成の１例を図１０に示す。
【００２５】
図の８０１はスタート、ストップ、リセットのついたカウンタで、ＨｉＣＬＫは、ストラテジ生成ブロックで記録パルスエッジ調整制度（ＣＬＫ周期の１／数十）で生成されるクロックであり、本クロックを使って前記の時間ずれの間隔の計測を行う。カウントされたデータはレーザードライバのコントローラにレジスター値として送られ、さらにＩ／Ｆを介して光ディスク装置のマイコンに送られる。
【００２６】
次に図１１を用いて本実施例におけるＮＲＺ、ＣＬＫ間の位相調整動作を説明する。
【００２７】
同図において、データのストローブはＣＬＫ立ち上がりエッジで行われているため、ＮＲＺ、ＣＬＫのジッタを考慮した場合、ＮＲＺのエッジはＣＬＫの立下りエッジに合わせる必要がある。
【００２８】
このため、図１０のスタートをＣＬＫの立下り、リセットをＮＲＺエッジ（立ち上がり、立下りとも）とし、ＣＬＫの周期以下のカウント値のみをモニタしながら、同カウント値Ｃｎｔが０近傍になるように図５のＤＬ１、ＤＬ２の遅延量を調整する。
【００２９】
本実施例の方式では、前記本発明第１、および第２と同様の効果が得られる上、ディスクに対して記録、再生の動作を行う必要が無いため、実施例１および２と比較して調整時のディスク領域の使用を防ぐことができ、ＤＶＤ−Ｒなどの書き換え不可のディスクにおいて、データ以外でのディスク領域の書き潰しを削減できる。また、同時に記録、再生動作を実施しないため、実施例１および２と比較して調整時間を短縮することができる。さらに、前記実施例１および２のようにビットエラーを利用する場合、ディスクの傷、指紋などのディスク要因によるビットエラーと位相調整によるビットエラーとの切り分けを行うことが困難であるが、本実施例では指紋などのディスク要因が入らないため、前記実施例１および２と比較して精度の高い調整が可能となり、ＮＲＺ、ＣＬＫの位相誤差に対するマージンを拡大することができる。
【００３０】
次に本発明の第４の実施例について説明する。同実施例における光ディスク装置の構成は、第１の実施例に示す図５と同様の構成で、かつレーザードライバ２０１からＮＲＺ，ＣＬＫ位相調整用のモニタ信号ＣＤＭＯＮが遅延素子４０１、４０２を制御するマイコン２０４に対して出力されているものとする。
【００３１】
図１２に本実施例におけるレーザードライバ２０１の構成を示す。同図において、図３と同様の機能を持つものについては同じ番号を付けてあり、説明を省略する。図３との違いは図３のマーク／スペースデコードブロック３０１と同等の機能を持つブロック３２０１からＮＲＺ、ＣＬＫ位相調整用のモニタ信号ＣＤＭＯＮが出力されている点である。ＣＤＭＯＮ信号は入力されたＮＲＺに対して、マーク／スペースデコードブロックにおいてＣＬＫによりストローブされた波形が出力される。
【００３２】
図１３に本実施例におけるＣＤＭＯＮの出力波形図、図１４に本実施例における可変遅延素子４０１、４０２の調整フローを示す。これらの図を用いて、本実施例におけるＮＲＺ、ＣＬＫ間の位相調整動作を説明する。
【００３３】
まず、レーザードライバのＮＲＺ入力に既知の固定パターンの信号を入力する。本実施例では５Ｔ−５Ｔパターンを入力する。次に初期状態としてＤＬ１（４０１）、ＤＬ２（４０２）の遅延量Ｔｄｌ１、Ｔｄｌ２を、第１の実施例で定義した遅延調整量Ｔｄが０になるようにする。この状態でマイコン２０４によりＣＤＭＯＮからの出力信号が５Ｔ−５Ｔになっていないことを確認する。次に遅延調整量Ｔｄが増加するようにＤＬ１、ＤＬ２の遅延量Ｔｄｌ１、Ｔｄｌ２を変化させＣＤＭＯＮ信号が５Ｔ−５Ｔになる遅延調整量Ｔｄ＝ｄ２を求める。続けてＣＤＭＯＮ信号が５Ｔ−５ＴではなくなるまでＴｄを増加させ、５Ｔ−５Ｔで無くなったときの遅延調整量Ｔｄ＝ｄ３を求める。以上から得られる遅延調整量ｄ２からｄ３までがＮＲＺデータを正しくストローブできるＮＲＺ，ＣＬＫの位相関係である。これよりＮＲＺ、ＣＬＫの位相変化のマージンを最大とするために、遅延調整量Ｔｄが以下の式の値となるようにＤＬ１、ＤＬ２の遅延量Ｔｄｌ１、Ｔｄｌ２を調整して、ＮＲＺ、ＣＬＫの位相調整を終了とする。
ｄＴ＝ｄｓｅｔ＝（ｄ２＋ｄ３）／２
本実施例では、本発明の第１から第３の実施例と同様の効果を得られ、なおかつ本発明の第３の実施例と比較して、レーザードライバ内部においてｎ倍化の周波数のクロックを必要としないため、調整時の消費電力の低減を実現すると同時に熱発生を低下させることができ、ＰＵＨ内部でのレーザードライバでの局所的な発熱によるＰＵＨケースの変形などの弊害を防止することができる。
【００３４】
次に本発明の第５の実施例について説明する。同実施例における光ディスク装置の構成は、第１の実施例に示す図５と同様の構成で、かつレーザードライバ２０１からＮＲＺ，ＣＬＫ位相調整用のモニタ信号ＳＫＭＯＮが遅延素子４０１、４０２を制御するマイコン２０４に対して出力されているものとする。
【００３５】
図１５に本実施例におけるレーザードライバ２０１の構成を示す。同図において、図３と同様の機能を持つものについては同じ番号を付けてあり、説明を省略する。図３との違いはＮＲＺと内部クロックｃｈＣＬＫからＮＲＺ、ＣＬＫ位相調整用のモニタ信号ＳＫＭＯＮを生成するブロックＭＯＮ２が付加されている点である。
【００３６】
上記ＭＯＮ２およびその周辺の回路構成を図１に示す。図の１０１はＤ−フリップフロップであり、ＮＲＺ，ＣＬＫ位相調整用のモニタ信号ＳＫＭＯＮを生成する。
【００３７】
図１６は本実施例のＮＲＺ，ＣＬＫ位相調整動作フローを示す図であり、以下同図を用いて本実施例の動作を説明する。なお、本実施例では、本発明第１の実施例と同様に、ＮＲＺはＣＬＫの立ち上がりエッジでストローブされるものとする。
【００３８】
まず第１の実施例で定義されたＤＬ１（４０１）、ＤＬ２（４０２）の遅延量Ｔｄｌ１、Ｔｄｌ２を変化させて、遅延調整量Ｔｄを０からｄ１（最大値）まで変化させながら、ＳＫＭＯＮ出力をストレージする（１２０１）。次にストレージ結果におけるエッジ数が０回、１回、２回、３回のいずれかを調べて（１２０２〜１２０４）、以下そのエッジ数に対する制御（１２０５〜１２０８）を行う。
１．エッジ数＝３の場合（ａｄｊｕｓｔｍｅｎｔ１−１、１２０５）
これはＮＲＺ、ＣＬＫの遅延調整幅がＣＬＫの１周期以上取れている場合であり、このときの遅延調整量Ｔｄの調整フローを図１７に示す。まず、２番目のエッジが立ち上がりか立下りかを判別する（１３０１）。
１．１  ２番目のエッジが立ち下がりとなる場合（１３０２）
これは例えば図１８に示すように、ＤＳＰ２０３においてＮＲＺとＣＬＫの位相は立下り（ストローブエッジと逆相エッジ）で同期が取られ、かつＮＲＺのエッジはＣＬＫの立ち下がりエッジから固定時間ｄＴ２だけ遅れるように、ＤＳＰ内部で保証されている場合である。ＤＳＰから出力されるＮＲＺ、ＣＬＫの位相を起点として、ＮＲＺ、ＣＬＫの位相調整を行うことになるため、上記の場合２番目のエッジが立ち下がりエッジとなる。この場合ＮＲＺのエッジ位置をクロックのストローブエッジと逆相の位置にすればよく、Ｔｄが以下の値になるようにＤＬ１、ＤＬ２を調整する（１３０３）。
【００３９】
Ｔｄ＝ｄｓｅｔ＝（ｄ２＋ｄ４）／２
もしくはＣＬＫのデューティが５０％に保証される場合はＴｄが以下の値になるように調整してもよい。
【００４０】
Ｔｄ＝ｄｓｅｔ＝ｄ３
さらにセットアップタイムＴｓｕ、ホールドタイムＴｈｄが既知の場合（１３０４）はそれらを考慮に入れて、Ｔｄが以下の式の値になるようにＤＬ１、ＤＬ２の遅延時間を調整する。
【００４１】
Ｔｄ＝ｄｓｅｔ＝｛（ｄ２−Ｔｈｄ）＋（ｄ４−Ｔｓｕ）｝／２
これにより、先のＴｓｕ、Ｔｈｄが未知の場合と比較してよりＮＲＺ、ＣＬＫ間の位相誤差マージンを稼ぐことができる。
１．２  ２番目のエッジが立ち上がりとなる場合（１３０５）
これは例えば図１９に示すように、ＤＳＰ２０３においてＮＲＺとＣＬＫの位相は立ち上がりエッジ（ストローブエッジと同相エッジ）で同期が取られ、かつＮＲＺのエッジはＣＬＫの立ち下がりエッジから固定時間ｄＴ３だけ遅れるように、ＤＳＰ内部で保証されている場合である。この場合はＮＲＺのエッジ位置がストローブエッジと逆相のＣＬＫエッジ位置となるように、Ｔｄが以下の値になるようＤＬ１、ＤＬ２の遅延量を調整する。
【００４２】
Ｔｄ＝ｄｓｅｔ＝ｄ２、もしくはｄ４
２．エッジ数＝２の場合（ａｄｊｕｓｔｍｅｎｔ１−２、１２０６）
これはＮＲＺ、ＣＬＫの遅延調整幅がＣＬＫの１周期以下となった場合であり、上記１に対してＣＬＫ周波数が低くなった場合等があげられる。この場合の遅延調整量Ｔｄの調整フローを図２０に示す。
【００４３】
まず、１番目のエッジが立ち上がりか立下りかを判別する（１６０１）。
２．１  １番目のエッジが立ち下がりとなる場合（１６０２）
これは例えば図２１に示すように上記１．１と同様の場合であり、ＤＳＰから出力されるＮＲＺ、ＣＬＫの位相を起点としてＮＲＺ、ＣＬＫの位相調整を行うことから、１番目のエッジは立ち下がりエッジとなる。この場合ＮＲＺのエッジ位置がクロックのストローブエッジと逆相の位置にすればよく、Ｔｄが以下の値になるようにＤＬ１、ＤＬ２の遅延量を調整する。
Ｔｄ＝ｄｓｅｔ＝ｄ２
２．２  １番目のエッジが立ち上がりとなる場合（１６０３）
これは、例えば図２２に示すように上記１．２と同様の場合であり、上記同様クロックのストローブエッジと逆相の位置が判別可能なため、Ｔｄが以下の値になるようにＤＬ１、ＤＬ２の遅延量を調整すればよい。
【００４４】
Ｔｄ＝ｄｓｅｔ＝ｄ３
３．エッジ数＝１の場合（ａｄｊｕｓｔｍｅｎｔ１−３、１２０７）
これも上記２．と同様にＮＲＺ、ＣＬＫの遅延調整幅がＣＬＫの１周期以下となった場合である。この場合の遅延調整量Ｔｄの調整フローを図２３に示す。まず、１番目のエッジが立ち上がりか立下りかを判別する（１９０１）。
３．１  １番目のエッジが立ち下がりとなる場合（１９０２）
これは例えば図２４に示すように上記１．１と同様の場合である。この場合も上記同様クロックのストローブエッジと逆相の位置が判別可能なため、Ｔｄが以下の値になるようにＤＬ１、ＤＬ２の遅延量を調整すればよい。
Ｔｄ＝ｄｓｅｔ＝ｄ２
３．２  １番目のエッジが立ち上がりとなる場合（１９０３）
これは、例えば図２５に示すように上記１．２と同様の場合であるが、この場合クロックのストローブエッジと逆相の位置が判別できないため、ＮＲＺのエッジをＣＬＫのストローブエッジからできるだけ離すようにする。そのためにまず遅延調整量Ｔｄ＝０の場合とＴｄ＝ｄ１（最大）の場合のＮＲＺのエッジをＣＬＫのストローブエッジの位相差を比較し（１９０３）、Ｔｄ＝０の方が大きい場合はＴｄ＝０となるようにＤＬ１、ＤＬ２の遅延量を調整する。逆にＴｄ＝ｄ１の方が大きい場合は、Ｔｄ＝ｄ１となるようにＤＬ１、ＤＬ２の遅延量を調整する。
４．エッジ数＝０の場合（ａｄｊｕｓｔｍｅｎｔ１−４、１２０８）
これはＮＲＺ、ＣＬＫの遅延調整幅がＣＬＫの１／２周期以下となった場合である。この場合の遅延調整量Ｔｄの調整フローを図２６に示す。ＳＫＭＯＮ出力でエッジが０の場合、ＮＲＺのエッジのＣＬＫのエッジに対する関係が不明となるため、ＳＫＭＯＮ出力のステート（１または０）からＮＲＺのエッジとＣＬＫのエッジの関係を求めて遅延調整量を決定する（２２０１）。
４．１  ＳＫＭＯＮ＝１の場合（２２０２）
この場合は図２７に示すようにＴｄの変化によるＮＲＺエッジの可変範囲はストローブエッジより後ろであることがわかるため、Ｔｄがｄ１（最大値）になるようにＤＬ１、ＤＬ２の遅延量を調整すればよい。
４．２  ＳＫＭＯＮ＝０の場合（２２０３）
この場合は図２８に示すようにＴｄの変化によるＮＲＺエッジの可変範囲はストローブエッジより前であることがわかるため、Ｔｄが０（最小値）になるようにＤＬ１、ＤＬ２の遅延量を調整すればよい。
【００４５】
以上に示すように、本実施例では前記第１の実施例から第４までの実施例と同様の効果を得られる上に以下の点で改善効果がある。
（１）第１および第３の実施例に示すようなレーザードライバに対する固定パターン入力などの特別な信号を必要しない。
（２）第２の実施例に示すようなエッジ間隔計測用の高速クロックを必要とせず、消費電力および発熱量の低減が可能。
（３）第１、２の実施例に示すように、ＤＳＰ出力時のＮＲＺ、ＣＬＫの位相関係に依存せずに、遅延調整が可能である。
【００４６】
さらに、例えばＣＬＫの１周期に対してＮＲＺの位相調整範囲が狭い場合においても、調整範囲内で最適なＮＲＺエッジ位置を検出することできる。
【００４７】
図２９は本発明の第６の実施例における光ディスク装置の構成図である。同図において、図５と同様の機能を持つものについては同じ番号を付けてあり、説明を省略する。図３０に本実施例におけるレーザードライバ２０１の構成を示す。同図において、図１５と同様の機能を持つものについては同じ番号を付けてあり、説明を省略する。同実施例と本発明第５の実施例との相違点は、レーザードライバ２０１前段のＮＲＺ、ＣＬＫ位相調整用可変遅延素子ＤＬ１、ＤＬ２をレーザードライバ内部に設けてＤＬ３、ＤＬ４（２７０１、２７０２）としたことである。可変遅延素子ＤＬ３、ＤＬ４の調整方法は第５の実施例と同様である。
【００４８】
本実施例では前記第５の実施例と同様の効果を得ながら、実施例５と比較して光ディスク装置の部品数を少なくすることができ、装置の小型化、およびコストの削減に効果がある。なお、本実施例における可変遅延素子ＤＬ３、ＤＬ４の調整方法は第５の実施例にとらわれるものではなく、第１から第４の実施例の手法を用いていも同様の効果を得ることができる。
【００４９】
図３１は本発明の第７の実施例におけるレーザードライバ内部のＰＬＬ、およびＭａｒｋ／Ｓｐａｃｅ  ｄｅｔｅｃｔ周辺の回路図である。本実施例における光ディスク装置の構成、およびレーザードライバの構成は本発明の第６の実施例と同様であり、第６の実施例との相違点はＣＬＫ位相調整用可変遅延素子ＤＬ４（２７０２）を削除して、代わりにＰＬＬ３０２によりＣＬＫと同期を取った内部クロックｃｈＣＬＫのＰＬＬ出力に位相調整用可変遅延素子ＤＬ５（２８０１）を設けた構成としたことである。可変遅延素子ＤＬ３、ＤＬ４の調整方法は第５の実施例と同様である。
【００５０】
本実施例では、前記第６の実施例と同様の効果が得られる上、一般的に内部クロックは外部クロックに比べてデューティが安定するため、前記第５の実施例と比較して本実施例の構成の方がより精度の高いＣＬＫ、ＮＲＺ間の位相調整を行うことができる。これによりＮＲＺ、ＣＬＫ間の位相変動のマージンを拡大することができる。なお、本実施例における可変遅延素子ＤＬ３、ＤＬ４の調整方法は第５の実施例にとらわれるものではなく、第１から第４の実施例の手法を用いていも同様の効果を得ることができる。
【００５１】
図３２に本発明の第８の実施例におけるレーザードライバのブロック図を示す。同図において第６の実施例の図３０と同様の機能を持つものについては同じ番号を付けてあり、説明を省略する。また、本実施例における光ディスク装置の構成は図２９においてレーザードライバ２０１からマイコン２０４へのモニタ信号ＳＫＭＯＮを削除したものである。図２９と図２７の相違点は、
１．ＭＯＮ２ブロック１００１からレーザードライバ外部のマイコン２０４への出力ＳＫＭＯＮを廃止
２．ＭＯＮ２から出力される信号２９０２に基づいて可変遅延回路２７０１、２７０２の遅延量調整をマイコン２０３との通信なしで自動調整を行う遅延制御ブロック２９０１を追加
した点である。
【００５２】
本実施例における遅延回路２７０１、２７０２の遅延量調整シーケンスは実施例５と同様である。
【００５３】
本実施例では、前記第５の実施例と同様の効果を得ながら、前記第４の実施例と比較してレーザードライバ２０１とその制御手段であるマイコン２０４との接続線を少なくすることができ、ＦＰＣの配線数を低減できるほか、調整にマイコン等を介在させないことから制御時間の短縮を図ることができる。なお、本実施例における可変遅延素子ＤＬ３、ＤＬ４の調整方法は第５の実施例にとらわれるものではなく、第１から第４および第７の実施例の手法を用いていも同様の効果を得ることができる。また、可変遅延素子の挿入位置についても第６の実施例にとらわれるものではなく、第８の実施例を用いても同様の効果を得ることができる。
【００５４】
また、第１の実施例から第８の実施例において、ＮＲＺとＣＬＫの位相調整を行う方法としてＮＲＺ，ＣＬＫそれぞれの信号を可変遅延回路により位相調整を行う方法を示しているものについては、ＮＲＺ，ＣＬＫの一方の信号を可変遅延回路により位相調整をした場合においても同様の効果を得ることができる。
【００５５】
なお、以上の説明では２値化信号の一例としてＮＲＺを用いて説明したが、本発明は２値化信号はＮＲＺに限られず、ＮＲＺＩのような他の信号であっても良いことは言うまでもない。
【００５６】
【発明の効果】
本発明により、光ディスク装置において、記録クロック、記録される変調信号から記録波形、所謂記録ストラテジを生成する手段を持つレーザードライバに対して、変調信号生成手段（例えばＤＳＰ）から伝送される記録クロックと変調信号との位相調整を可能とし、両信号の位相関係の不具合による記録ストラテジ生成誤りを低減することができる。
【図面の簡単な説明】
【図１】本発明の第４の実施例におけるレーザードライバの内部回路図。
【図２】従来の光ディスク装置の構成図。
【図３】従来のレーザードライバの内部ブロック図。
【図４】セットアップタイムとホールドタイムを示す図。
【図５】本発明の第１の実施例における光ディスク装置の構成図。
【図６】本発明の第１の実施例における動作波形を示す図。
【図７】本発明の第１の実施例におけるＣＬＫ，ＮＲＺ間の位相調整フローを示す図。
【図８】本発明の第２の実施例における光ディスク装置の構成図。
【図９】本発明の第３の実施例におけるレーザードライバの内部ブロック図。
【図１０】図７のレーザードライバにおけるＭＯＮ１ブロックの内部回路図。
【図１１】本発明の第３の実施例における動作波形を示す図。
【図１２】本発明の第４の実施例におけるレーザードライバの内部ブロック図。
【図１３】本発明の第４の実施例における動作波形を示す図。
【図１４】本発明の第４の実施例におけるＣＬＫ，ＮＲＺ間の位相調整フローを示す図。
【図１５】本発明の第５の実施例におけるレーザードライバの内部ブロック図。
【図１６】本発明の第５の実施例におけるＣＬＫ，ＮＲＺ間の位相調整フローを示す第１の図。
【図１７】本発明の第５の実施例におけるＣＬＫ，ＮＲＺ間の位相調整フローを示す第２の図。
【図１８】本発明の第５の実施例における動作波形を示す第１の図。
【図１９】本発明の第５の実施例における動作波形を示す第２の図。
【図２０】本発明の第５の実施例におけるＣＬＫ，ＮＲＺ間の位相調整フローを示す第３の図。
【図２１】本発明の第５の実施例における動作波形を示す第３の図。
【図２２】本発明の第５の実施例における動作波形を示す第４の図。
【図２３】本発明の第５の実施例におけるＣＬＫ，ＮＲＺ間の位相調整フローを示す第４の図。
【図２４】本発明の第５の実施例における動作波形を示す第５の図。
【図２５】本発明の第５の実施例における動作波形を示す第６の図。
【図２６】本発明の第５の実施例におけるＣＬＫ，ＮＲＺ間の位相調整フローを示す第５の図。
【図２７】本発明の第５の実施例における動作波形を示す第７の図。
【図２８】本発明の第５の実施例における動作波形を示す第８の図。
【図２９】本発明の第６の実施例における光ディスク装置の構成図。
【図３０】本発明の第６の実施例におけるレーザードライバの内部ブロック図。
【図３１】本発明の第７の実施例におけるレーザードライバの内部回路図。
【図３２】本発明の第８の実施例におけるレーザードライバの内部ブロック図。
【符号の説明】
１０１  Ｄ−フリップフロップ
２０１  レーザードライバ
２０２  リードチャネル
２０３  デジタルシグナルプロセッサ（ＤＳＰ）
２０４  マイコン
２０５  レーザーダイオード
２０６  光電変換素子
２０７  記録型光ディスク
２０８  フレキシブルケーブル
３０１  マーク／エッジデコードブロック
３０３  記録波形生成ブロック
３０５  レーザードライバ制御ブロック
３０６  レーザードライバ制御インターフェースブロック
４０１  第１の可変遅延素子
４０２  第２の可変遅延素子
７０１  第１のモニタ信号生成回路
８０１  スタート／ストップ／リセット付カウンタ
１００１  第２のモニタ信号生成回路
２５０１  ＥＯＲゲート回路
２７０１  第３の可変遅延素子
２７０２  第４の可変遅延素子
２８０１  第５の可変遅延素子
２９０１  遅延制御回路
【図１】
2004152335.tif 000003
【図２】
2004152335.tif 000004
【図３】
2004152335.tif 000005
【図４】
2004152335.tif 000006
【図５】
2004152335.tif 000007
【図６】
2004152335.tif 000008
【図７】
2004152335.tif 000009
【図８】
2004152335.tif 000010
【図９】
2004152335.tif 000011
【図１０】
2004152335.tif 000012
【図１１】
2004152335.tif 000013
【図１２】
2004152335.tif 000014
【図１３】
2004152335.tif 000015
【図１４】
2004152335.tif 000016
【図１５】
2004152335.tif 000017
【図１６】
2004152335.tif 000018
【図１７】
2004152335.tif 000019
【図１８】
2004152335.tif 000020
【図１９】
2004152335.tif 000021
【図２０】
2004152335.tif 000022
【図２１】
2004152335.tif 000023
【図２２】
2004152335.tif 000024
【図２３】
2004152335.tif 000025
【図２４】
2004152335.tif 000026
【図２５】
2004152335.tif 000027
【図２６】
2004152335.tif 000028
【図２７】
2004152335.tif 000029
【図２８】
2004152335.tif 000030
【図２９】
2004152335.tif 000031
【図３０】
2004152335.tif 000032
【図３１】
2004152335.tif 000033
【図３２】
2004152335.tif 000034