(57)【要約】      （修正有）【課題】リチウムイオン電池の保護回路の動作安定性と歩留まりを向上させ、パッケージコスト及びテストコストを低減できるパッケージ構造を提供する。【解決手段】パッケージ構造は、第１、第２のリードフレーム２０１，２０２、二つの接地ピンＧＮＤ’、二つの第１のピンＢＡＴＮ’、複数の第１、第２のリード２１，２２及び封止体２０を含む。第２のリードフレームは、第１と第２のパワートランジスタＭ１，Ｍ２のドレインに電気的に接続する。二つの接地ピンは、互いに隣接し、第１のリードフレームに電気的に接続する。二つの第１のピンは、互いに電気的接続され、第１のリードを介して第２のパワートランジスタのソースＳ２に電気的に接続する。複数の第２のリードは、第１のリードフレームと第１のパワートランジスタのソースとの間に電気的に接続される。【選択図】図２Ｄ
0003173567.tif 000002
【実用新案登録請求の範囲】
【請求項１】
集積回路を搭載するための第１のリードフレームと、
第１のパワートランジスタと第２のパワートランジスタを搭載すると共に、前記第１のパワートランジスタのドレインと前記第２のパワートランジスタのドレインを電気的に接続するための第２のリードフレームと、
互いに隣接すると共に、前記第１のリードフレームに電気的に接続される二つの接地ピンと、
前記第２のパワートランジスタのソースに電気的に接続される二つの第１のピンであって、該二つの第１のピンの許容できる電流を高めるための導電領域によって互いに電気的に接続される二つの第１のピンと、
前記第２のパワートランジスタのソースと前記二つの第１のピンとの間に電気的に接続されると共に、前記第２のパワートランジスタの内部インピーダンス値を低減させるための複数の第１のリードと、
前記第１のリードフレームと前記第１のパワートランジスタのソースとの間に電気的に接続されると共に、前記第１のパワートランジスタの内部インピーダンス値を低減させるための複数の第２のリードと、
前記第１のリードフレーム、前記第２のリードフレーム、前記複数の第１のリード、前記複数の第２のリード、前記集積回路、前記第１のパワートランジスタ及び前記第２のパワートランジスタを覆うと共に、前記二つの接地ピン及び前記二つの第１のピンを部分的に覆うための封止体と、
二つの電源ピンと、
前記第２のリードフレームに電気的に接続される第２のピンと、
第３のリードによって前記集積回路の第１の接続パッドに電気的に接続される第３のピンと、
前記集積回路の第１の制御接続パッドと前記第１のパワートランジスタのゲートとの間に電気的に接続される第４のリードと、
前記集積回路の第２の制御接続パッドと前記第２のパワートランジスタのゲートとの間に電気的に接続される第５のリードと、
を含み、
前記二つの接地ピンは、第６のリードによって前記集積回路の接地接続パッドに電気的に接続され、
前記二つの電源ピンは、第７のリードによって前記集積回路の電源接続パッドに電気的に接続されることを特徴とするパッケージ構造。
【請求項２】
前記複数の第１のリードと前記複数の第２のリードの線径は１．５ｍｉｌ〜２ｍｉｌであることを特徴とする請求項１に記載のパッケージ構造。
【請求項３】
前記二つの電源ピンは、互いに隣接すると共に、互いに電気的に接続することを特徴とする請求項１または２に記載のパッケージ構造。
【請求項４】
前記二つの接地ピンは、導電性ペーストによって前記第１のリードフレームに電気的に接続されることを特徴とする請求項１〜３のいずれか一項に記載のパッケージ構造。
【請求項５】
前記第２のピンは、導電性ペーストによって前記第２のリードフレームに電気的に接続されることを特徴とする請求項１〜４のいずれか一項に記載のパッケージ構造。
【請求項６】
前記パッケージ構造は８ピンを有する薄型縮小スモール・アウトライン・パッケージ（ＴＳＳＯＰ−８）であることを特徴とする請求項１〜５のいずれか一項に記載のパッケージ構造。
【考案の詳細な説明】
【技術分野】
【０００１】
本考案は、パッケージ構造に関し、特にリチウムイオン電池保護回路のパッケージ構造に関するものである。
【背景技術】
【０００２】
図１は、従来の単セルのリチウムイオン電池保護回路の回路図を示す。従来の単セルのリチウムイオン電池は、主に単セルのリチウムイオン電池コア（又は電池コア）と単セルのリチウムイオン電池保護板からなるものである。図１に示すように、単セルのリチウムイオン電池保護板１は、主に抵抗Ｒ１、Ｒ２、コンデンサＣ１及び一つの集積回路１０と、第１のパワートランジスタ（ＰＯＷＥＲ  Ｔｒａｎｓｉｓｔｏｒ）及び第２のパワートランジスタを有するチップと、を組み合わせて構成されたものである。集積回路１０のパッケージ構造１１として、６ピンを有する小型アウトラインパッケージ（Ｓｍａｌｌ  Ｏｕｔｌｉｎｅ  Ｐａｃｋａｇｅ、ＳＯＰ）、例えばＳＯＴ２６（Ｓｍａｌｌ  Ｏｕｔｌｉｎｅ  Ｔｒａｎｓｉｓｔｏｒ  ２６）はよく使用されている。第１のパワートランジスタＭ１と第２のパワートランジスタＭ２は、パワーＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）である。第１のパワートランジスタＭ１と第２のパワートランジスタＭ２のパッケージ構造１２として、８ピンを有する薄型縮小スモール・アウトライン・パッケージ（Ｔｈｉｎ  Ｓｈｒｉｎｋ  Ｓｍａｌｌ  Ｏｕｔｌｉｎｅ  Ｐａｃｋａｇｅ、ＴＳＳＯＰ）、例えばＴＳＳＯＰ−８（Ｔｈｉｎ  Ｓｈｒｉｎｋ  Ｓｍａｌｌ  Ｏｕｔｌｉｎｅ  Ｐａｃｋａｇｅ  −  ８  ＰＩＮ）はよく使用されている。負荷は、ピンＢＡＴＰ、ピンＢＡＴＮに電気的に接続されることによって電力が提供される。
【０００３】
パッケージ構造１１で封止された集積回路１０及びパッケージ構造１２で封止された第１のパワートランジスタＭ１と第２のパワートランジスタＭ２の接続方式は下記の通りである。集積回路１０は、ピンＶＣＣ、ピンＧＮＤ、ピンＯＤ、ピンＯＣ及びピンＣＳを有する。ピンＶＣＣとピンＧＮＤはリチウムイオン電池に電気的に接続するためのものである。ピンＯＤとピンＯＣはパワートランジスタＭ１とパワートランジスタＭ２の制御端子（即ち、ゲート）にそれぞれ電気的に接続するためのものである。ピンＣＳは集積回路１０の過電流保護検知端子として使用されるためのものである。
【考案の概要】
【考案が解決しようとする課題】
【０００４】
本考案は、リチウムイオン電池の保護回路の動作安定性と歩留まりを向上させると共に、パッケージコスト及びテストコストを低減できるパッケージ構造を提供することを課題とする。
【課題を解決するための手段】
【０００５】
本考案に係るパッケージ構造は、第１のリードフレーム、第２のリードフレーム、電源ピン、二つの接地ピン、二つの第１のピン、複数の第１のリード、複数の第２のリード及び封止体を含む。第１のリードフレームは、集積回路を搭載するためのものである。第２のリードフレームは、第１のパワートランジスタと第２のパワートランジスタを搭載すると共に、第１のパワートランジスタのドレインと第２のパワートランジスタのドレインを電気的に接続するためのものである。二つの接地ピンは、互いに隣接すると共に、第１のリードフレームに電気的に接続される。二つの第１のピンは、該二つの第１のピンの許容できる電流を高めるための導電領域によって互いに電気的に接続されると共に、第２のパワートランジスタのソースに電気的に接続される。複数の第１のリードは、第２のパワートランジスタのソースと二つの第１のピンとの間に電気的に接続されると共に、第２のパワートランジスタの内部インピーダンス（ｉｎｔｅｒｎａｌ  ｉｍｐｅｄａｎｃｅ）値を低減させるためのものである。複数の第２のリードは、第１のリードフレームと第１のパワートランジスタのソースとの間に電気的に接続されると共に、第１のパワートランジスタの内部インピーダンス値を低減させるためのものである。封止体は、第１のリードフレーム、第２のリードフレーム、複数の第１のリード、複数の第２のリード、集積回路、第１のパワートランジスタ及び第２のパワートランジスタを覆うと共に、二つの接地ピン及び二つの第１のピンを部分的に覆うためのものである。
【考案の効果】
【０００６】
上述したように、本考案に係るパッケージ構造は、単セルのリチウムイオン電池の保護回路を大幅に簡単化することができる。また、パワートランジスタと集積回路を同一のパッケージ構造に封止することによって、コストダウンの目的を達成することができる。そこで、本考案に係るパッケージは、その技術分野で競争力を高めることができる。
【図面の簡単な説明】
【０００７】
【図１】従来の単セルのリチウムイオン電池の保護回路の回路図を示す。
【図２Ａ】本考案の実施例に係るパッケージ構造における集積回路の接触パッドの位置の模式図を示す。
【図２Ｂ】本考案の実施例に係るパッケージ構造における第１のパワートランジスタと第２のパワートランジスタのピンの上面模式図を示す。
【図２Ｃ】本考案の実施例に係るパッケージ構造における第１のパワートランジスタと第２のパワートランジスタのピンの下面模式図を示す。
【図２Ｄ】本考案の実施例に係るパッケージ構造の透視図を示す。
【図３】本考案の実施例に係るパッケージ構造のケルビン４点プローブ（Ｋｅｌｖｉｎ  ｆｏｕｒ  ｐｏｉｎｔ  ｐｒｏｂｅ）アプローチの模式図を示す。
【図４Ａ】本考案の他の実施例に係るパッケージ構造における第１のパワートランジスタと第２のパワートランジスタのピンの上面模式図を示す。
【図４Ｂ】本考案の他の実施例に係るパッケージ構造の透視図を示す。
【考案を実施するための形態】
【０００８】
（パッケージ構造の実施例）
図１に示すように、集積回路１０、第１のパワートランジスタＭ１及び第２のパワートランジスタＭ２を同一のパッケージ構造に実装する。本考案に係るパッケージ構造を簡単に理解できるように、先ず、集積回路１０、第１のパワートランジスタＭ１及び第２のパワートランジスタＭ２に用いられるピンと接続パッドについて説明する。
【０００９】
図１、図２Ａを参照して説明する。図２Ａは本考案の実施例に係るパッケージ構造における集積回路の接触パッドの位置の模式図を示す。図２Ａに示す第１の接続パッド１０１は集積回路１０のピンＣＳに対応する。第１の制御接続パッド１０３と第２の制御接続パッド１０２は集積回路１０のピンＯＤとピンＯＣにそれぞれ対応する。接地接続パッド１０４と電源接続パッド１０５は集積回路１０のピンＧＮＤとピンＶＣＣにそれぞれ対応する。
【００１０】
図１と図２Ｂを参照して説明する。図２Ｂは本考案の実施例に係るパッケージ構造における第１のパワートランジスタと第２のパワートランジスタのピンの上面模式図を示す。大きな電流を流しやすいように、第１のパワートランジスタＭ１のソースＳ１は相対的に大きな面積を有する。一方、第１のパワートランジスタＭ１のソースＳ１に対して、第１のパワートランジスタＭ１の制御端子（即ち、ゲートＧ１）は相対的に小さい面積を有する。同様に、大きな電流を流しやすいように、第２のパワートランジスタＭ２のソースＳ２が有する面積はゲートＧ２よりも大きい。また、ゲートＧ１とゲートＧ２の位置は互いに遠く離れる。また、製造プロセスにおいて、第１のパワートランジスタＭ１と第２のパワートランジスタＭ２は互いに接続して一つのチップになることは通常である。
【００１１】
図１と図２Ｃを参照して説明する。図２Ｃは本考案の実施例に係るパッケージ構造における第１のパワートランジスタと第２のパワートランジスタの接続パッドの下面模式図を示す。大きな電流を流しやすいように、第１のパワートランジスタＭ１と第２のパワートランジスタＭ２のドレインは接続パッドＤ１２’を共用する。
【００１２】
図１と図２Ｄを参照して説明する。図２Ｄは本考案の実施例に係るパッケージ構造の透視図を示す。本実施例に係るパッケージ構造２は８ピンを有する薄型縮小スモール・アウトライン・パッケージ（Ｔｈｉｎ  Ｓｈｒｉｎｋ  Ｓｍａｌｌ  Ｏｕｔｌｉｎｅ  Ｐａｃｋａｇｅ、ＴＳＳＯＰ）、例えばＴＳＳＯＰ−８（Ｔｈｉｎ  Ｓｈｒｉｎｋ  Ｓｍａｌｌ  Ｏｕｔｌｉｎｅ  Ｐａｃｋａｇｅ  −  ８  ＰＩＮ）である。パッケージ構造２は主に、第１のリードフレーム２０１、第２のリードフレーム２０２、二つの接地ピンＧＮＤ’、二つの第１のピンＢＡＴＮ’、複数の第１のリード２１、複数の第２のリード２２及び導電性ペースト２０３、２０４を含む。パッケージ構造２は、二つの電源ピンＶＣＣ’、第２のピンＤ１２、第３のピンＣＳ’、第３乃至第７のリード２３〜２７及びリード２８を更に含む。
【００１３】
第１のリードフレーム２０１は、集積回路１０を搭載するためのものである。第２のリードフレーム２０２は、第１のパワートランジスタＭ１と第２のパワートランジスタＭ２を搭載すると共に、接続パッドＤ１２’を介して第１のパワートランジスタＭ１と第２のパワートランジスタＭ２のドレインに電気的に接続するためのものである。第１のパワートランジスタＭ１と第２のパワートランジスタＭ２の搭載方式によれば、ゲートＧ１とゲートＧ２を第１のリードフレーム２０１により接近させる。二つの接地ピンＧＮＤ’は、互いに隣接されると共に、第１のリードフレーム２０１に電気的に接続される。二つの第１のピンＢＡＴＮ’は、第２のパワートランジスタＭ２のソースＳ２に電気的に接続されるためのものである。また、二つの第１のピンＢＡＴＮ’は、二つの第１のピンＢＡＴＮ’が許容できる電流を高めるための導電領域２０５を有する。複数の第１のリード２１は、第２のパワートランジスタＭ２のソースＳ２と二つの第１のピンＢＡＴＮ’との間に電気的に接続される。複数の第２のリード２２は、第１のリードフレーム２０１と第１のパワートランジスタＭ１のソースＳ１との間に電気的に接続されるためのものである。
【００１４】
第２のピンＤ１２は、第２のリードフレーム２０２に電気的に接続される。第３のピンＣＳ’は、第３のリード２３を介して集積回路１０の第１の接続パッド１０１に電気的に接続される。第４のリード２４は、集積回路１０の第１の制御接続パッド１０３と第１のパワートランジスタＭ１のゲートＧ１との間に電気的に接続される。第５のリード２５は、集積回路１０の第２の制御接続パッド１０２と第２のパワートランジスタＭ２のゲートＧ２との間に電気的に接続される。二つの接地ピンＧＮＤ’は、第６のリード２６を介して集積回路１０の接地接続パッド１０４に電気的に接続される。二つの電源ピンＶＣＣ’は、互いに隣接すると共に、（リード２８を介して）互いに電気的に接続する。二つの電源ピンＶＣＣ’は、第７のリード２７を介して集積回路１０の電源接続パッド１０５に電気的に接続される。二つの接地ピンＧＮＤ’は、導電性ペースト２０３によって第１のリードフレーム２０１に電気的に接続される。第２のピンＤ１２は、導電性ペースト２０４によって第２のリードフレーム２０２に電気的に接続される。
【００１５】
また、パッケージ構造２は、第１のリードフレーム２０１、第２のリードフレーム２０２、集積回路１０、第１のパワートランジスタＭ１、第２のパワートランジスタＭ２及び第１乃至第７のリード２１〜２７を覆うための封止体２０を更に含む。また、封止体２０は、二つの接地ピンＧＮＤ’、二つの電源ピンＶＣＣ’、第１のピンＢＡＴＮ’、第２のピンＤ１２及び第３のピンＣＳ’を部分的に覆う。封止体２０は固形封止材料で形成されるようにしてもよい。固形封止材料の主な組成材料は、エポキシ樹脂（Ｅｐｏｘｙ  ｒｅｓｉｎ）、硬化剤、シリカ、触媒などを含んでもよい。通常、使用される硬化剤はフェノール樹脂（Ｐｈｅｎｏｌｉｃ  ｒｅｓｉｎ）である。シリカは、熱膨脹係数を小さくする機能を持つと共に、モールド後の離型のために離型添加剤としての蝋を少し添加してもよいが、これに限定されるものではない。
【００１６】
図２Ｄと図３を参照して説明する。図３は本考案の実施例に係るパッケージ構造のケルビン４点プローブ（Ｋｅｌｖｉｎ  ｆｏｕｒ  ｐｏｉｎｔ  ｐｒｏｂｅ）アプローチの模式図を示す。パッケージ構造２において、接地ピンＧＮＤ’と第１のピンＢＡＴＮ’はそれぞれ二つずつある。これにより、大電流に関する電気検知を行う際に、ケルビン４点プローブアプローチによって測定を行うことができる。例えば、第１のパワートランジスタＭ１と第２のパワートランジスタＭ２の内部インピーダンスを測定する。ケルビン４点プローブアプローチによって負荷３０に対して測定を行う際に、負荷３０の二つの端子ＶＩＮ１、ＶＩＮ２は、ピン３１、３３とピン３２、３４をそれぞれ有する。ピン３１、３２は入力ピンとして用いられる。ピン３３、３４は測定ピンとして用いられる。入力ピンと測定ピンは互いに離れるため、大電流が生じる際に、大電流がリードを流れて不具合の電圧ドロップによる測定誤差を防ぐことができ、ひいてはより精確な測定結果が得られる。
【００１７】
また、図２Ｄに示すように、ピンの配置は第１乃至第７のリード２１〜２７と関連性がある。単セルのリチウムイオン電池保護回路とパワーＭＯＳＦＥＴのピンの様々なレイアウトに応じて、様々な実装方法を定義することが可能である。これにより、パワートランジスタを有する単セルのリチウムイオン電池保護回路をＴＳＳＯＰ８のパッケージに封止することができる。本考案の実施例はそのうちの一つの好ましい実装方法を例示する。
【００１８】
パッケージ構造２における複数の第１のリードの数は第１のピンＢＡＴＮ’と接地ピンＧＮＤ’の内部インピーダンス値と関係がある。第１のピンＢＡＴＮ’と接地ピンＧＮＤ’との間の内部インピーダンス値を低減させるために、その二つのピンのワイヤボンディングやレイアウト方式は図２Ｄに示す第１乃至第７のリード２１〜２７の通りである。また、第１のリードフレーム２０１（及び接地ピンＧＮＤ’）を電気的に接続する第２のリード２２の数と第１のピンＢＡＴＮ’を電気的に接続する第１のリード２１の数は、パッケージ構造全体及びリードフレームの大きさに応じて調整してもよい。第１のリード２１と第２のリード２２の数を例えば１条〜数十条の範囲内に調整することによって、第１のパワートランジスタＭ１と第２のパワートランジスタＭ２の内部インピーダンス値を改善することができる。言い換えれば、複数の第１のリード２１と複数の第２のリード２２は、第１のパワートランジスタＭ１と第２のパワートランジスタＭ２の内部インピーダンス値をそれぞれ改善するためのものである。
【００１９】
図１と図２Ｄを参照して説明する。図２Ｄに示すパッケージ構造２において、電流経路は、接地ピンＧＮＤ’から複数の第２のリード２２を流れて、第１のパワートランジスタＭ１の制御端子（ソースＳ１）へ流れる。そして、電流は、第１のパワートランジスタＭ１と第２のパワートランジスタＭ２が共用する接続パッドＤ１２’によって第１のパワートランジスタＭ１から第２のパワートランジスタＭ２へ流れる。続いて、電流は、第２のパワートランジスタＭ２のソースＳ２から複数の第１のリード２１を通して第１のピンＢＡＴＮ’へ流れる。そこで、放熱の観点から見れば、大電流が流れるピンは導電性ペーストによってリードフレームに流れることで、リードフレームを通して放熱を行うことができる。
【００２０】
本実施例に係るパッケージ構造は、導電性ペーストによって大電流が流れるピンをリードフレームに接続する。例えば、導電性ペースト２０３によって接地ピンＧＮＤ’を第１のリードフレーム２０１に接続することで、放熱の効果を高めると共に集積回路１０の過熱による機能異常やダメージを防ぐ。リチウムイオン電池は充電を行う際に、電流は、接地ピンＧＮＤ’から第２のピンＤ１２を流れて、第１のピンＢＡＴＮ’へ流れる。一方、リチウムイオン電池は放電を行う際に、電流は、第１のピンＢＡＴＮ’から第２のピンＤ１２を流れて、接地ピンＧＮＤ’へ流れる。導電性ペースト２０４と導電性ペースト２０３によって第２のピンＤ１２と集積回路１０の接地ピンＧＮＤ’を第２のリードフレーム２０２と第１のリードフレーム２０１にそれぞれ電気的に接続することによって、第２のリードフレーム２０２と第１のリードフレーム２０１によって放熱を行うことができる。
【００２１】
複数の第１のリード２１と複数の第２のリード２２の数は、第１のパワートランジスタＭ１と第２のパワートランジスタＭ２の内部インピーダンス値に影響を与える。リードの数とパワートランジスタの内部インピーダンス値との関係を以下のように例示して説明する。パッケージ構造の第２のピンＤ１２と接地ピンＧＮＤ’を測定端子として測定した平均抵抗値はそれぞれ１７．３９Ω（複数の第２のリード２２が６つの１．５ｍｉｌ［約０．０３８１ｍｍ］の銅線である）、１７．９１Ω（複数の第２のリード２２が５つの１．５ｍｉｌの銅線である）、１８．６７Ω（複数の第２のリード２２が４つの１．５ｍｉｌの銅線である）、１９．６９Ω（複数の第２のリード２２が３つの１．５ｍｉｌの銅線である）であり、抵抗値の標準偏差は約０．３Ωである。パッケージ構造２の第２のピンＤ１２と第１のピンＢＡＴＮ’を測定端子として測定した平均抵抗値はそれぞれ１８．０１Ω（複数の第１のリード２１が６つの１．５ｍｉｌの銅線である）、１７．８５Ω（複数の第１のリード２１が５つの１．５ｍｉｌの銅線である）、１８．７９Ω（複数の第１のリード２１が４つの１．５ｍｉｌの銅線である）、２０．０７Ω（複数の第１のリード２１が３つの１．５ｍｉｌの銅線である）である。上述した例示から分かるように、リードの数を増加すればするほど、第１のパワートランジスタＭ１と第２のパワートランジスタＭ２のソース・ドレインの抵抗値は低減させていくようになる。言い換えれば、複数の第１のリード２１と複数の第２のリード２２の数は多ければ多いほど、その内部インピーダンスが小さくなる。また、より低い抵抗値が得られるために、複数の第１のリード２１と複数の第２のリード２２が使用する銅線の線径は１．５ｍｉｌ〜２ｍｉｌ（約０．０５０８ｍｍ）であることは好ましい。
【００２２】
（パッケージ構造の他の実施例）
図４Ａと図４Ｂを参照して説明する。図４Ａは本考案の他の実施例に係るパッケージ構造における第１のパワートランジスタと第２のパワートランジスタのピンの上面模式図を示す。図４Ｂは本考案の他の実施例に係るパッケージ構造の透視図を示す。パッケージ構造４は主に、第１のリードフレーム２０１、第２のリードフレーム２０２、二つの接地ピンＧＮＤ’、二つの第１のピンＢＡＴＮ’、複数の第１のリード２１、複数の第２のリード２２及び導電性ペースト２０３、２０４を含む。また、パッケージ構造４は、二つの電源ピンＶＣＣ’、第２のピンＤ１２、第３のピンＣＳ’、第３乃至第７のリード２３〜２７及びリード２８を更に含む。
【００２３】
本実施例に係るパッケージ構造４と図２Ｄに示す実施例に係るパッケージ構造２はほぼ同じであるが、その相違点は、図４Ａにおいて、第１のパワートランジスタＭ１及び第２のパワートランジスタＭ２のソースＳ１、Ｓ２の位置と図４Ｂに示すゲートＧ１、Ｇ２の位置とは互いに遠く離れるのではないことである。また、ゲートＧ１、Ｇ２は互いに接近してもよい。また、第２のリード２２の長さと抵抗値を低減させるように、ゲートＧ１、Ｇ２が位置付けられたら、第２のリード２２と第４のリード２４は互いにジャンプ配線してはいけない。また、本実施例に係るパッケージ構造４の他の説明と前の実施例とはほぼ同じであるため、その説明を省略する。
【００２４】
（実施例の効果）
本考案に係るパッケージ構造によれば、単セルのリチウムイオン電池保護回路を簡単化することができる。また、本考案に係るパッケージ構造によれば、ケルビン４点プローブアプローチを容易に使用できると共に、パワートランジスタの内部インピーダンスを低減させることができる。また、パワートランジスタと集積回路を同一のパッケージ構造に封止することによって、コストの低減の目的を達成することができる。これにより、本考案に係るパッケージ構造は、当該技術分野で競争力を高めることができる。
【００２５】
上述したものは本考案の好ましい一例に過ぎず、本考案の実用新案登録請求の範囲を限定するものではない。
【符号の説明】
【００２６】
２，４，１１，１２  パッケージ構造
１０  集積回路
１０１  第１の接続パッド
１０２  第２の制御接続パッド
１０３  第１の制御接続パッド
１０４  接地接続パッド
１０５  電源接続パッド
２０  封止体
２１〜２７  第１乃至第７のリード
２８  リード
２０１  第１のリードフレーム
２０２  第２のリードフレーム
２０３，２０４  導電性ペースト
２０５  導電領域
３０  負荷
Ｒ１，Ｒ２  抵抗
Ｃ１  コンデンサ
Ｍ１  第１のパワートランジスタ
Ｍ２  第２のパワートランジスタ
ＶＣＣ，ＧＮＤ，ＯＤ，ＯＣ，ＣＳ，ＢＡＴＰ，ＢＡＴＮ，３１〜３４  ピン
ＧＮＤ’  接地ピン
ＶＣＣ’  電源ピン
ＢＡＴＮ’  第１のピン
Ｄ２  第２のピン
ＣＳ’  第３のピン
Ｓ１，Ｓ２  ソース
Ｇ１，Ｇ２  ゲート
Ｄ１２’  接続パッド
【図１】
0003173567.tif 000003
【図２Ａ】
0003173567.tif 000004
【図２Ｂ】
0003173567.tif 000005
【図２Ｃ】
0003173567.tif 000006
【図２Ｄ】
0003173567.tif 000007
【図３】
0003173567.tif 000008
【図４Ａ】
0003173567.tif 000009
【図４Ｂ】
0003173567.tif 000010