(57)【特許請求の範囲】
【請求項１】
基板上に形成されたゲートと、前記ゲート上に形成された絶縁積層体と、前記絶縁積層体上に形成された半導体層と、前記半導体層上に形成されたソース及びドレインとを備え、前記ソース及び前記ドレインが、前記半導体層の両側縁部に位置し、且つ接続される、薄膜トランジスタであって、
前記絶縁積層体が第１の絶縁層及び第２の絶縁層を備え、前記第２の絶縁層が前記第１の絶縁層と前記半導体層との間に位置し、
前記第１の絶縁層がシリコン酸窒化物層であり、前記第２の絶縁層がテトラエチルオルトシリケート層であり、
前記第１の絶縁層及び前記第２の絶縁層のそれぞれが、２ｎｍ〜４ｎｍの間に含まれる厚さを有する、薄膜トランジスタ。
【請求項２】
前記第１の絶縁層及び前記第２の絶縁層のそれぞれが、化学気相堆積プロセスによって形成される、請求項１に記載の薄膜トランジスタ。
【請求項３】
請求項１に記載の薄膜トランジスタを製造する方法であって、
基板を用意し、前記基板上にゲートを形成するステップと、
第１の化学気相堆積プロセスによって前記ゲート上に第１の絶縁層を形成するステップと、
第２の化学気相堆積プロセスによって前記第１の絶縁層上に第２の絶縁層を形成するステップと、
前記第２の絶縁層上に半導体層を形成するステップと、
前記半導体層上にソース及びドレインを形成するステップと、
を含み、
前記第１の絶縁層がシリコン酸窒化物層であり、前記第２の絶縁層がテトラエチルオルトシリケート層であり、
前記第１の絶縁層及び前記第２の絶縁層のそれぞれが、２ｎｍ〜４ｎｍの間に含まれる厚さを有する、方法。
【請求項４】
前記テトラエチルオルトシリケート層を形成するための前記第２の化学気相堆積プロセスが、処理ガスとして酸素を使用する、請求項３に記載の薄膜トランジスタを製造する方法。
【請求項５】
前記シリコン酸窒化物層を形成するための前記第１の化学気相堆積プロセスが、処理ガスとしてＳｉＨ4、ＮＨ3、Ｎ2及びＮ2Ｏの混合ガスを使用する、請求項３に記載の薄膜トランジスタを製造する方法。
【請求項６】
ＮＨ3が、０．８〜０．９６の間に含まれるモル比で前記混合ガス中に存在する、請求項５に記載の薄膜トランジスタを製造する方法。
【請求項７】
基板上に形成された半導体層と、前記半導体層上に形成された絶縁積層体と、前記絶縁積層体上に形成されたゲートと、前記ゲートをカバーする誘電体層と、前記誘電体層上に形成されたソース及びドレインとを備え、前記ソース及びドレインが、前記ゲートの両側縁部に位置し、前記誘電体層及び前記絶縁積層体を貫いて前記半導体層に接続する、薄膜トランジスタであって、
前記絶縁積層体が第１の絶縁層及び第２の絶縁層を備え、前記第１の絶縁層が前記第２の絶縁層と前記半導体層との間に位置し、
前記第１の絶縁層がシリコン酸窒化物層であり、前記第２の絶縁層がテトラエチルオルトシリケート層であり、
前記第１の絶縁層及び前記第２の絶縁層のそれぞれが、２ｎｍ〜４ｎｍの間に含まれる厚さを有する、薄膜トランジスタ。
【請求項８】
前記第１の絶縁層及び前記第２の絶縁層のそれぞれが、化学気相堆積プロセスによって形成される、請求項７に記載の薄膜トランジスタ。
【請求項９】
請求項７に記載の薄膜トランジスタを製造するための方法であって、
基板を用意し、前記基板上に半導体層を形成するステップと、
第１の化学気相堆積プロセスによって前記半導体層上に第１の絶縁層を形成するステップと、
第２の化学気相堆積プロセスによって前記第１の絶縁層上に第２の絶縁層を形成するステップと、
前記第２の絶縁層上にゲートを形成するステップと、
前記ゲートをカバーする誘電体層を形成するステップと、
前記誘電体層、前記第２の絶縁層、及び前記第１の絶縁層をエッチングして、前記ゲートの両側縁部にコンタクトホールを形成するステップであって、前記コンタクトホールが前記半導体層に通じる、ステップと、
前記コンタクトホールを金属で充填してソース及びドレインを形成するステップと、
を含み、
前記第１の絶縁層がシリコン酸窒化物層であり、前記第２の絶縁層がテトラエチルオルトシリケート層であり、
前記第１の絶縁層及び前記第２の絶縁層のそれぞれが、２ｎｍ〜４ｎｍの間に含まれる厚さを有する、方法。
【請求項１０】
前記テトラエチルオルトシリケート層を形成するための前記第２の化学気相堆積プロセスが、処理ガスとして酸素を使用する、請求項９に記載の薄膜トランジスタを製造する方法。
【請求項１１】
前記シリコン酸窒化物層を形成するための前記第１の化学気相堆積プロセスが、処理ガスとしてＳｉＨ4、ＮＨ3、Ｎ2及びＮ2Ｏの混合ガスを使用する、請求項９に記載の薄膜トランジスタを製造する方法。
【請求項１２】
ＮＨ3が、０．８〜０．９６の間に含まれるモル比で前記混合ガス中に存在する、請求項１１に記載の薄膜トランジスタを製造する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランジスタの分野、詳細には薄膜トランジスタ（ＴＦＴ）及びそのようなＴＦＴを製造する方法に関する。
【背景技術】
【０００２】
薄膜トランジスタ（ＴＦＴ）は、液晶ディスプレイ（ＬＣＤ）及び有機発光ダイオードディスプレイ（ＯＬＥＤ）を含む様々なフラットパネルディスプレイ装置におけるスイッチング素子として広く使用されている。既存のフラットパネルディスプレイ装置は、通常、ディスプレイ装置の個々のピクセルを駆動するためにＴＦＴのアレイを組み込む。
【０００３】
ここで、従来技術の薄膜トランジスタの構造である図１を参照する。図１に示すように、従来の薄膜トランジスタ１００は、基板１０上のゲート１１と、ゲート１１上の絶縁層１３と、絶縁層１３上の半導体層１５と、半導体層１５上のソース１７及びドレイン１９の両方と、を含む。ソース１７及びドレイン１９は、半導体層１５のそれぞれの側縁部上に形成され、且つ接続される。
【０００４】
高品質の画像表示を得るために、薄膜トランジスタ１００は、良好な電気的特性を有することが求められる。絶縁層１３と半導体層１５との間の界面は、電子を移送するように設計されており、したがって、界面の性能は、薄膜トランジスタ１００の電気的特性に重要である。
【０００５】
絶縁層１３は、通常、化学気相堆積（ＣＶＤ）によって、テトラエチルオルトシリケート（ＴＥＯＳ）、シリコン酸化物（ＳｉＯｘ）、又はシリコン窒化物（ＳｉＮｘ）から形成される。現在、ほとんどのメーカーは、絶縁層１３に対する堆積条件を調整することによって界面の性能を改善しようとしている。
【０００６】
しかしながら、既存のＴＦＴは、高いオフ電流（Ｉｏｆｆ）、大きなサブスレッショルドスイング（ＳＳ）係数、低い移動度、及び他の問題をかかえているため、電気的特性の点で満足なものからは程遠い。これらの問題は、プロセス調整では改善することができない。不十分なＴＦＴの電気的特性は、ディスプレイ装置の高い表示品質に対する要件を満たすには至らない。
【０００７】
したがって、既存のＴＦＴの不十分な電気的特性が高い表示品質に対する要件を満たすことができないという問題を解決することが当技術分野で急務である。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明の目的は、既存の薄膜トランジスタ（ＴＦＴ）の不十分な電気的特性が高い表示品質に対する要件を満たすことができないという問題に対処することができるＴＦＴ及びＴＦＴを作製するための方法を提供することである。
【課題を解決するための手段】
【０００９】
この目的のために、本発明の第１の態様では、基板上に形成されたゲートと、ゲート上に形成された絶縁積層体と、絶縁積層体上に形成された半導体層と、半導体層上に形成されたソース及びドレインとを含み、ソース及びドレインが、半導体層の両側縁部に位置し、且つ接続される、薄膜トランジスタ（ＴＦＴ）であって、絶縁積層体が第１の絶縁層及び第２の絶縁層を含み、第２の絶縁層が第１の絶縁層と半導体層との間に位置する薄膜トランジスタ（ＴＦＴ）が提供される。
【００１０】
任意選択で、ＴＦＴにおいて、第１の絶縁層はテトラエチルオルトシリケート層であってもよく、第２の絶縁層はシリコン酸窒化物層であってもよい。或いは、第１の絶縁層はシリコン酸窒化物層であってもよく、第２の絶縁層はテトラエチルオルトシリケート層であってもよい。
【００１１】
任意選択で、ＴＦＴにおいて、第１の絶縁層及び第２の絶縁層のそれぞれは、化学気相堆積プロセスによって形成されてもよい。
【００１２】
任意選択で、ＴＦＴにおいて、第１の絶縁層及び第２の絶縁層のそれぞれは、１ｎｍ〜８０ｎｍの間に含まれる厚さを有してもよい。
【００１３】
本発明の第２の態様では、上で規定されたようなＴＦＴを作製する方法が提供される。本方法は、
基板を用意し、基板上にゲートを形成するステップと、
第１の化学気相堆積（ＣＶＤ）プロセスによってゲート上に第１の絶縁層を形成するステップと、
第２のＣＶＤプロセスによって第１の絶縁層上に第２の絶縁層を形成するステップと、
第２の絶縁層上に半導体層を形成するステップと、
半導体層上にソース及びドレインを形成するステップと、
を含む。
【００１４】
任意選択で、本方法では、第１の絶縁層はテトラエチルオルトシリケート層であってもよく、第２の絶縁層はシリコン酸窒化物層であってもよい。或いは、第１の絶縁層はシリコン酸窒化物層であってもよく、第２の絶縁層はテトラエチルオルトシリケート層であってもよい。
【００１５】
任意選択で、本方法では、テトラエチルオルトシリケート層を形成するための第１又は第２のＣＶＤプロセスは、処理ガスとして酸素（Ｏ２）を使用してもよい。
【００１６】
任意選択で、本方法では、シリコン酸窒化物層を形成するための第１又は第２のＣＶＤプロセスは、処理ガスとしてＳｉＨ４、ＮＨ３、Ｎ２及びＮ２Ｏの混合ガスを使用してもよい。
【００１７】
任意選択で、本方法では、ＮＨ３は、０．８〜０．９６の間に含まれるモル比で混合ガス中に存在してもよい。
【００１８】
任意選択で、本方法では、第１の絶縁層及び第２の絶縁層のそれぞれは、１ｎｍ〜８０ｎｍの間に含まれる厚さを有してもよい。
【００１９】
本発明の第３の態様では、基板上に形成された半導体層と、半導体層上に形成された絶縁積層体と、絶縁積層体上に形成されたゲートと、ゲートをカバーする誘電体層と、誘電体層上に形成されたソース及びドレインとを含み、ソース及びドレインが、ゲートの両側縁部に位置し、誘電体層及び絶縁積層体を貫いて半導体層に接続する、ＴＦＴであって、絶縁積層体が第１の絶縁層及び第２の絶縁層を含み、第１の絶縁層が第２の絶縁層と半導体層との間に位置する、ＴＦＴが提供される。
【００２０】
本発明の第４の態様では、上で規定されたようなＴＦＴを作製する方法が提供される。本方法は、
基板を用意し、基板上に半導体層を形成するステップと、
第１の化学気相堆積（ＣＶＤ）プロセスによって半導体層上に第１の絶縁層を形成するステップと、
第２のＣＶＤプロセスによって第１の絶縁層上に第２の絶縁層を形成するステップと、
第２の絶縁層上にゲートを形成するステップと、
ゲートをカバーする誘電体層を形成するステップと、
誘電体層、第２の絶縁層、及び第１の絶縁層をエッチングして、ゲートの両側縁部にコンタクトホールを形成するステップであって、コンタクトホールが半導体層に通じる、ステップと、
コンタクトホールを金属で充填してソース及びドレインを形成するステップと、
を含む。
【００２１】
本発明で提案されたＴＦＴのそれぞれについて、二重層の絶縁積層体は、界面特性を向上させること及び半導体層の界面準位欠陥を修復することによって、ＴＦＴの性能の改善を可能にする。
【図面の簡単な説明】
【００２２】
【図１】従来技術の薄膜トランジスタ（ＴＦＴ）の構造図である。
【図２】本発明の第１の実施形態によるＴＦＴの構造図である。
【図３】本発明の第１の実施形態によるＴＦＴ及び既存のＴＦＴのオフ電流統計を示す図である。
【図４】本発明の第１の実施形態によるＴＦＴ及び既存のＴＦＴのサブスレッショルドスイング（ＳＳ）係数統計を示す図である。
【図５】本発明の第１の実施形態によるＴＦＴ及び既存のＴＦＴの移動度統計を示す図である。
【図６】本発明の第２の実施形態によるＴＦＴの構造図である。
【図７】本発明の第３の実施形態によるＴＦＴの構造図である。
【発明を実施するための形態】
【００２３】
本発明による薄膜トランジスタ（ＴＦＴ）及びそれらを製造するための方法の特定の実施形態が添付図面を参照して以下で詳細に記載される。本発明の特徴及び利点は、以下の詳細な説明、及び添付された特許請求の範囲からより明らかになるであろう。図は、実施形態を説明する際の利便性及び明瞭さを容易にすることを単に意図して、必ずしも縮尺通りには示されていない非常に簡略化された形態で提供されていることに留意されたい。
【００２４】
[第１の実施形態]
ここで、本発明の第１の実施形態によるＴＦＴの構造図である図２を参照する。図２に示すように、ＴＦＴ２００は、基板２０上のゲート２１と、ゲート２１上の絶縁積層体２３と、絶縁積層体２３上の半導体層２５と、半導体層２５上のソース２７及びドレイン２９と、を含む。ソース２７及びドレイン２９は、半導体層２５のそれぞれの側縁部に位置し、且つ接続される。絶縁積層体２３は、第１の絶縁層２３１及び第２の絶縁層２３２を含み、第２の絶縁層２３２が第１の絶縁層２３１と半導体層２５との間に形成されている。
【００２５】
特に、第１の絶縁層２３１は、テトラエチルオルトシリケート（ＴＥＯＳ）層であり、一方、第２の絶縁層２３２は、シリコン酸窒化物（ＳｉＯｘＮｙ）層である。第１の絶縁層２３１及び第２の絶縁層２３２は両方とも、化学気相堆積（ＣＶＤ）によって形成される。
【００２６】
本実施形態では、絶縁積層体２３は、二重層の積層体であり、すなわち、第１の層が第１の絶縁層２３１であり、第２の層が第２の絶縁層２３２である。第２の絶縁層２３２は、半導体層２５と直接接触している。第２の絶縁層２３２によって、より多くの水素を提供し、半導体層２５の界面準位欠陥を修復することができ、それによって、界面準位密度を改善し、ＴＦＴ２００の性能を向上させる。これについては、作製方法に関連して以下でより詳細に記載される。
【００２７】
第１の絶縁層２３１及び第２の絶縁層２３２は両方とも、１ナノメートル（ｎｍ）〜８０ｎｍの間に含まれる厚さを有するのが好ましい。さらに、第１の絶縁層２３１及び第２の絶縁層２３２の厚さは、２ｎｍ〜４ｎｍの間に含まれる。例えば、第１の絶縁層２３１又は第２の絶縁層２３２の厚さは、２．２ｎｍ、２．５ｎｍ、２．８ｎｍ、３ｎｍ、３．２ｎｍ、３．５ｎｍ、又は３．８ｎｍであってもよい。
【００２８】
実験の結果は、二重層の絶縁積層体２３を有するＴＦＴがより低いオフ電流（Ｉｏｆｆ）、低減されたＳＳ係数、及び改善された移動度を有することを示す。
【００２９】
図３は、本発明の第１の実施形態によるＴＦＴ及び既存のＴＦＴのＩｏｆｆ統計を示す。図は、垂直線によってＡ及びＢで示される二つの区域に分割されている。図３に示すように、（図の区域Ａに対応する）既存のＴＦＴは、約４０ｐＡの高いＩｏｆｆを有するが、（図の区域Ｂに対応する）本発明の第１の実施形態によるＴＦＴは、約６ｐＡのはるかに低いＩｏｆｆを有する。
【００３０】
図４は、本発明の第１の実施形態によるＴＦＴ及び既存のＴＦＴのＳＳ係数統計を示す。この図も垂直線によって区域Ａ及びＢに分割されている。図４に示すように、（図の区域Ａに対応する）既存のＴＦＴは、０．３〜０．４の範囲にある高いＳＳ係数を有するが、（図の区域Ｂに対応する）本発明の第１の実施形態によるＴＦＴは、０．２〜０．３の著しく低減されたＳＳ係数を有する。
【００３１】
図５は、本発明の第１の実施形態によるＴＦＴ及び既存のＴＦＴの移動度統計を示す。この図も垂直線によって区域Ａ及びＢに分割されている。図５に示すように、（図の区域Ａに対応する）既存のＴＦＴは、実質的に４０〜６０の範囲内の低い移動度を有するが、（図の区域Ｂに対応する）本発明の第１の実施形態によるＴＦＴは、実質的に６０〜８０の著しく高い移動度を有する。
【００３２】
したがって、本実施形態によるＴＦＴ２００は、既存のＴＦＴと比較して、著しく改善された特性を有する。
【００３３】
本実施形態では、ＴＦＴを作製する方法も提供される。図２を引き続き参照すると、ＴＦＴを作製する方法は、
ステップ１：基板２０を用意し、基板２０上にゲート２１を形成するステップと、
ステップ２：第１のＣＶＤプロセスによってゲート２１上に第１の絶縁層２３１を形成するステップと、
ステップ３：第２のＣＶＤプロセスによって第１の絶縁層２３１上に第２の絶縁層２３２を形成するステップと、
ステップ４：第２の絶縁層２３２上に半導体層２５を形成するステップと、
ステップ５：半導体層２５上にソース２７及びドレイン２９を形成するステップと、
を含む。
【００３４】
具体的には、最初に、透明なガラス基板、透明なプラスチック基板、又は半導体基板であってもよい基板２０が用意される。
【００３５】
その後、ゲート２１が基板２０上に形成される。ゲート２１は、公知のプロセスによって公知の材料から形成されてもよい。ここでは、公知の材料及びプロセスの詳細な説明は、不要と考えられる。
【００３６】
その後、ゲート２１上に第１の絶縁層２３１を形成するために第１のＣＶＤプロセスが行われる。第１の絶縁層２３１は、ＴＥＯＳ層であるが、酸素（Ｏ２）が第１のＣＶＤプロセスにおいて処理ガスとして使用されてもよい。
【００３７】
その後に、第１の絶縁層２３１上に第２の絶縁層２３２を形成するために第２のＣＶＤプロセスが行われる。第２の絶縁層２３２は、シリコン酸窒化物（ＳｉＯｘＮｙ）層である。第２のＣＶＤプロセスでは、ＳｉＨ４、ＮＨ３、Ｎ２、及びＮ２Ｏの混合物が処理ガスとして使用される。ここで、ＮＨ３は、０．８〜０．９６の間に含まれるモル比で混合物中に存在する。言いかえれば、混合物に対するＮＨ３のモル数の比が０．８〜０．９６である。ＮＨ３は、０．９３のモル比で混合物中に存在するのが好ましい。
【００３８】
第１の絶縁層２３１及び第２の絶縁層２３２は、絶縁積層体２３を構成する。
【００３９】
その後、半導体層２５が第２の絶縁層２３２上に形成される。半導体層２５は、例えば、多結晶シリコン層又は非晶質シリコン層であってもよい。半導体層２５は、公知のプロセスによって公知の材料から形成されてもよい。ここでは、公知の材料及びプロセスの詳細な説明は、不要と考えられる。
【００４０】
最後に、ソース２７及びドレイン２９が半導体層２５上に形成される。ソース２７及びドレイン２９は、半導体層２５の両側縁部に位置し、且つ接続される。
【００４１】
ＴＦＴ作製方法の前述の記載からわかるように、第２の絶縁層２３２の堆積で使用される水素含有ガスＳｉＨ４及びＮＨ３は、後のアニールプロセス中に第２の絶縁層２３２の内側から半導体層２５の界面へ拡散する水素イオン源として働き、結果として、界面準位密度の向上及びＴＦＴ２００の性能改善が図られる。
【００４２】
[第２の実施形態]
図６は、本発明の第２の実施形態によるＴＦＴの構造図である。図に示すように、ＴＦＴ６００は、基板６０上のゲート６１と、ゲート６１上の絶縁積層体６３と、絶縁積層体６３上の半導体層６５と、半導体層６５上のソース６７及びドレイン６９と、を含む。ソース６７及びドレイン６９は、半導体層６５のそれぞれの側縁部に位置し、且つ接続される。絶縁積層体６３は、第１の絶縁層６３１及び第２の絶縁層６３２を含み、第２の絶縁層６３２が第１の絶縁層６３１と半導体層６５との間に形成されている。
【００４３】
本実施形態は、第１の絶縁層６３１がシリコン酸窒化物（ＳｉＯｘＮｙ）層であり、第２の絶縁層６３２がテトラエチルオルトシリケート（ＴＥＯＳ）層であるという点で第１の実施形態とは異なる。言いかえれば、本実施形態の絶縁積層体６３も第１の実施形態のような二重層の積層体であるが、本実施形態によると半導体層６５は、ＴＥＯＳと直接接触している。ＴＥＯＳ自体が良好な界面準位密度を有するため、絶縁積層体６３と半導体層６５との間でより良好な接触が可能となり、このことが半導体層６５の界面準位密度の改善につながる。
【００４４】
一方、第１の実施形態において上述したように、第１の絶縁（ＳｉＯｘＮｙ）層６３１の堆積で使用された水素含有ガスＳｉＨ４及びＮＨ３は、後のアニールプロセス中に第２の絶縁層６３２を通って半導体層６５の界面へ拡散して、半導体層６５の界面準位欠陥を修復する水素イオン源として働き、結果として界面準位密度の向上及びＴＦＴ６００の性能改善が図られる。
【００４５】
第１及び第２の絶縁層６３１、６３２の厚さは、第１の実施形態と同じ範囲内にあり、ＴＦＴ６００の作製は、ステップ２及びステップ３が逆順で行われるという点でのみ第１の実施形態とは異なる。加えて、本実施形態の第１の絶縁（ＳｉＯｘＮｙ）層６３１及び第２の絶縁（ＴＥＯＳ）層６３２の堆積は、第１の実施形態と同じ組成を有する同じ処理ガスによって達成され、したがって、これについての詳細な記載は、不要と考えられる。
【００４６】
本実施形態では、第２の絶縁（ＴＥＯＳ）層６３２が半導体層６５と直接接触しており、半導体層６５の界面が第１の絶縁（ＳｉＯｘＮｙ）層６３１からの水素イオンによって修復されるため、界面準位密度の改善が２倍になり、したがって、本実施形態によるＴＦＴ６００は、第１の実施形態よりも良好な性能を有する。
【００４７】
[第３の実施形態]
図７は、本発明の第３の実施形態によるＴＦＴの構造図である。ゲートが最下部の構成要素の一つとして形成されている第１の実施形態及び第２の実施形態とは異なり、本実施形態によるＴＦＴでは、ゲートは、最上部の構成要素の一つとして形成されている。
【００４８】
図７に示すように、ＴＦＴ７００は、基板７０上の半導体層７５と、半導体層７５上の絶縁積層体７３と、絶縁積層体７３上のゲート７１と、ゲート７１をカバーする誘電体層７４と、誘電体層７４上のソース７７及びドレイン７９と、を含む。ソース７７及びドレイン７９は、ゲート７１の両側に形成され、両方とも、誘電体層７４及び絶縁積層体７３を貫いて半導体層７５に接続する。絶縁積層体７３は、第１の絶縁層７３１及び第２の絶縁層７３２を含み、第１の絶縁層７３１が第２の絶縁層７３２と半導体層７５との間にある。
【００４９】
半導体層７５と直接接触している第１の絶縁層７３１は、テトラエチルオルトシリケート（ＴＥＯＳ）層であり、第２の絶縁層７３２は、シリコン酸窒化物（ＳｉＯｘＮｙ）層であるのが好ましい。第１及び第２の絶縁層７３１、７３２は、処理ガス及びプロセスパラメータの点で第１の実施形態と同じであるＣＶＤプロセスを使用して形成され、第１及び第２の絶縁層７３１、７３２の厚さは、第１の実施形態と同じである。
【００５０】
本実施形態では、第１の絶縁（ＴＥＯＳ）層７３１は、半導体層７５と直接接触しており、半導体層７５の界面は、第２の絶縁（ＳｉＯｘＮｙ）層７３２からの水素イオンによって修復される。したがって、界面準位密度における改善が２倍になり、ＴＦＴ７００は、より良好な性能を有する。
【００５１】
また、本実施形態による第１の絶縁層７３１がシリコン酸窒化物（ＳｉＯｘＮｙ）層であり、第２の絶縁層７３２がテトラエチルオルトシリケート（ＴＥＯＳ）層であることも可能であることは、当業者によって容易に理解され得る。このようにして、シリコン酸窒化物層からの水素イオンによって半導体層７５と絶縁積層体７３との間の界面準位欠陥を修復することによって、半導体層７５の界面準位密度、したがってＴＦＴの電気的特性も改善することができる。
【００５２】
本実施形態によるＴＦＴを作製する方法が図７を参照して以下に要約される。本方法は、
ステップ１：基板７０を用意し、基板７０上に半導体層７５を形成するステップと、
ステップ２：第１のＣＶＤプロセスを使用することによって半導体層７５上に第１の絶縁層７３１を形成するステップと、
ステップ３：第２のＣＶＤプロセスを使用することによって第１の絶縁層７３１上に第２の絶縁層７３２を形成するステップと、
ステップ４：第２の絶縁層７３２上にゲート７１を形成するステップと、
ステップ５：ゲート７１をカバーする誘電体層７４を形成するステップと、
ステップ６：誘電体層７４上にソース７７及びドレイン７９を形成するステップと、
を含む。
【００５３】
半導体層７５が形成される本実施形態のステップ１は、第１の実施形態のステップ４と同様であり、本実施形態のステップ２及びステップ３は、第１の実施形態のステップ２及びステップ３と同様であり、ゲート７１が形成される本実施形態のステップ４は、第１の実施形態のステップ１と同様である。したがって、これらのステップは、さらに詳細には記載されない。
【００５４】
ゲート７１の形成に続いて、ゲート７１及び任意選択で絶縁積層体７３の表面をカバーするように誘電体層７４が形成される。誘電体層７４は、例えば、シリコン酸化物から形成される。
【００５５】
その後に、ソース７７及びドレイン７９が誘電体層７４上に形成される。ソース７７及びドレイン７９の形成は、誘電体層７４及び絶縁積層体７３をエッチングして半導体層７５に通じるコンタクトホールを形成し、コンタクトホールを金属で充填することを含む。これは、簡潔にするために本明細書では詳述されない既存のプロセスで達成することができる。
【００５６】
要約すると、本発明で提案されたＴＦＴのそれぞれについて、二重層の絶縁積層体は、界面特性を向上させること及び半導体層の界面準位欠陥を修復することによって、ＴＦＴの性能の改善を可能にする。
【００５７】
上で提示された好ましい実施形態は、単に例であって、本発明を決して限定するものではない。本発明の上記の教示に照らして当業者によってなされるいかなる変更又は修正も、添付された特許請求の範囲の範囲内にあると考えられる。
【図１】
0006634150.tif 000002
【図２】
0006634150.tif 000003
【図３】
0006634150.tif 000004
【図４】
0006634150.tif 000005
【図５】
0006634150.tif 000006
【図６】
0006634150.tif 000007
【図７】
0006634150.tif 000008