(57)【特許請求の範囲】
【請求項１】
エピタキシャルサイドダウンボンディングのために構成された半導体埋め込み型ヘテロ構造量子カスケードレーザーのチップ（図４；図５）の製造方法であって、
前記チップは、基板（２８；３４）と、２つのファセット面を有する活性領域（２６；３１）と、クラッド（２５；３２）と、埋め込み層（２７；３３）と、前記活性領域への電流注入のために設けられた上部電極（２４；３０）と、を含む、
方法において、
前記活性領域（２６；３１）の前記２つのファセット面のそれぞれを中心とした小さいセクションを除き、前記チップの周を囲んで溝（２３；２９）が延在するようにエッチングし、
前記溝は、前記チップの幅の約５％〜１５％の幅と、前記チップの厚さの約２％〜１０％の深さと、を有する断面を有し、
前記チップから余剰はんだまたは他の固定剤を絶縁するために、前記溝（２３；２９）の底部および側壁の少なくとも一部をコンフォーマルに覆う絶縁層（２７ａ；３３ａ）を設け、
前記絶縁層（２７ａ；３３ａ）は、溝の底面および側面において露出されている、
ことを特徴とする方法。
【請求項２】
前記溝（２９）および前記クラッド（３２）は、前記エッチングによって形成される、
請求項１記載の方法。
【請求項３】
前記溝（２３）および前記埋め込み層（２７）は、前記エッチングによって形成される、
請求項１記載の方法。
【請求項４】
前記基板（２８；３４）は、ＩｎＰから形成され、
前記活性領域（２６；３１）は、ＩｎＧａＡｓおよび／またはＡｌＩｎＡｓから形成され、
前記クラッド（２５；３２）は、ドープされたＩｎＰまたはＩｎＧａＡｓまたはＡｌＩｎＡｓから形成され、
前記上部電極（２４；３０）は、少なくとも１つの層がＡｕである複数の層から形成される、
請求項１記載の方法。
【請求項５】
前記絶縁層（２７ａ；３３ａ）は、ＳｉＮおよび／またはＳｉＯの誘電体層である、
請求項１記載の方法。
【請求項６】
前記溝（２３）は、前記埋め込み層（２７）の厚さよりも小さい深さまでエッチングされる、
請求項３記載の方法。
【請求項７】
前記溝（２３；２９）は、約２０μｍ〜５０μｍの幅と、約４μｍ〜１０μｍの深さと、を有するようにエッチングされる、
請求項１から６までのいずれか１項記載の方法。
【請求項８】
前記溝（２９）は、前記クラッド（３２）の厚さ以上、かつ、前記クラッド（３２）の厚さと前記埋め込み層（３３）の厚さとの和以下の深さまでエッチングされる、
請求項１記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
背景および従来技術
本発明は、量子カスケード半導体レーザーに関しており、特にこうしたレーザーの熱管理および製造歩留まりに焦点を当てている。
【背景技術】
【０００２】
量子カスケードレーザー（ＱＣＬ）は、量子井戸におけるサブバンド間遷移に基づく半導体レーザーである。これは、室温のもと、中赤外スペクトル領域すなわち３μｍ〜５０μｍの波長において、連続波（ＣＷ）モードで動作する。
【０００３】
ＱＣＬは、約１０Ｖの比較的大きな電圧および１ｋＡ／ｃｍ２のオーダーの閾値電流密度で動作するので、利得領域のジュール熱により、高いデューティサイクルでのＣＷ動作中のヒートシンク温度を上回る、内部温度の大幅な上昇が生じる。こうした自己加熱から、一般に、活性領域の温度上昇によってレーザー効率が低下して、パフォーマンス劣化が生じる。このような不利な効果を最小レベルに保つには、高い熱伝導率を有する材料から形成されるヒートシンクを用い、かつレーザー活性領域と上述したヒートシンクとの間の熱抵抗を最小化することにより、熱輸送量を最適化することが重要である。
【０００４】
多くの半導体レーザーと同様に、ＱＣＬの製造も、基板上での半導体ヘテロ構造のエピタキシャル成長によって開始される。ついで、エピタキシャル側が導波体の形成のためにパターニングされ、電気絶縁層が堆積されて選択的に露出され、さらに電気コンタクト形成のために金属層が堆積される。またしばしば、典型的には３μｍ〜５μｍの付加的な金層が、水平方向での熱分散による放熱性を高めるために、コンタクト層の上部に電気めっきされる。基板側は典型的には１００μｍ〜２００μｍまで薄膜化され、その上に金属コンタクト層が堆積される。発光を目的としたデバイスでは、電流はエピタキシャル側のコンタクトと基板側のコンタクトとの間で活性領域を通って流れなくてはならない。
【０００５】
図１のａ，ｂには、対応するデバイスジオメトリの主なクラスが２つ示されている。図１のａには、第１のクラス、すなわち、誘電体材料、典型的にはケイ素窒化物（Ｓｉ３Ｎ４）またはケイ素酸化物（ＳｉＯ２）の薄層を絶縁体として用いる、リッジ型導波（ＲＷＧ）レーザーが示されている。図１のｂには、第２のクラス、すなわち、半絶縁性の半導体材料の選択的な過成長部、典型的には鉄ドープされたＩｎＰ（Ｆｅ：ＩｎＰ）を絶縁体として用いる、埋め込み型ヘテロ構造（ＢＨ）レーザーが示されている。後者は、導波損失が小さく、熱伝導率が高いという利点を有する。図１のａ，ｂの詳細は後述する。
【０００６】
上述した埋め込み型ヘテロ構造（ＢＨ）の構成では、ＱＣＬにつき、「標準ＢＨ」および「逆ＢＨ」と称することのできる少なくとも２つの異なるタイプが示されている。標準ＢＨでは、プレーナ状の上部クラッドがまず成長され、ついで上部クラッドおよび活性領域にリッジがエッチングされ、最後に導波体を完成させるために、上述したリッジの両側に半絶縁性材料が選択的に過成長される。
【０００７】
図２には、2013年9月13日付のA.Bismuto等による未公開の欧州特許出願第１３４０５１０９．３号明細書（European Patent Application 13405109.3）に記載されているようないわゆる「逆」ＢＨＱＣＬが示されている。当該構造では、クラッドが成長される前にリッジが活性領域１４にエッチングされ、ついで半絶縁性材料１５が活性領域１４の両側に選択的に過成長され、最後にプレーナ状の上部クラッド１６がこれらの構造全体の上に成長されて、導波体が完成される。付加的な絶縁層１２上の金属の上部コンタクト層１３は、基板１７の下面の図示されていないコンタクト層と協働して、ＱＣＬに電気エネルギを供給する。
【０００８】
当該デバイスは、上部クラッドの成長と選択的過成長との実行順序が標準ＢＨプロセスに比べて反転されているため、「逆ＢＨＱＣＬ」と称されている。こうした逆ＢＨアーキテクチャは、典型的には約６μｍ〜７μｍの標準アーキテクチャよりも薄い、典型的には約２μｍ〜３μｍの選択的過成長部しか要さないという利点を有する。
【０００９】
ＱＣＬチップは、エピタキシャルサイドアップ（「エピアップ」）またはエピタキシャルサイドダウン（「エピダウン」）のいずれかで実装可能である。ＲＷＧ構成およびＢＨ構成の双方がエピアップボンディングに良好に適する。ＢＨ構成は、上面が平坦であるため、もちろんエピダウンボンディングにも良好に適する。ＲＷＧ構成の場合、典型的にはJ.S.Yu等の"High-power λ〜9.5μｍ quantum-cascade lasers operating above room temperature in continuous-wave mode", Applied Physics Letters 88, 091113(2006)に記載されているような、ダブルチャネルもしくは２重溝のジオメトリがエピダウンボンディングに用いられる。上記文献では、その図３に示されているように、２つの狭いチャネルをエッチングすることによって導波体が画定されている。
【００１０】
エピアップ構成では、基板側が、高い熱伝導率を有する材料、例えば銅から形成されるヒートシンク上に、導電性はんだ材料、典型的にはインジウム（Ｉｎ）もしくは金スズ（ＡｕＳｎ）を用いてはんだ付けされる。当該ボンディングプロセスでは、デバイスの短絡の危険なしにはんだ材料の厚い層を用いることができるので、典型的には高い製造歩留まりが得られる。ただし、発生する熱抵抗は大きくなる。これは、活性領域で生じる熱が、典型的にはヒートシンクでの熱伝導率（銅に対して４０１Ｗ／ｍＫ）を大きく下回る熱伝導率（ＩｎＰに対して６８Ｗ／ｍＫ）しか有さない基板の厚さ（１００μｍ超）全体に必ずかかってしまうためである。
【００１１】
これに対して、エピダウン構成では、活性領域はヒートシンクから数マイクロメートルしか離れない位置に置かれるので、著しく低い熱抵抗が得られる。しかし、この構成は、熱的観点からは好ましくても、ＱＣＬメーカにつねに選択されるわけではない。なぜなら、実現が困難で、特別な措置を講じないかぎりしばしば製造歩留まりが低くなってしまうからである。その原因は、活性領域がヒートシンクにあまりに近く、このため、はんだ材料がボンディングプロセス中にチップ側部に漏れ出すことがあり、デバイスが容易に短絡して使用不能となってしまうことにある。
【００１２】
エピダウンボンディングプロセス中のデバイス短絡の確率を最小化するには、はんだ厚さを低く保つ、すなわち、典型的には数マイクロメートルのみに保つ必要がある。したがって、はんだ材料は、真空堆積プロセスを用いてヒートシンク上に施与されなければならない。これは、短絡を回避する助けとはなるが、薄いはんだ層厚さを用いることにより、表面の平坦性に関する要求を増大させる。つまり、機械的歪みに起因するマイクロメートルサイズの凸部または凹部が生じて、表面全体のはんだ濡れが阻害され、これにより、チップとヒートシンクとの間の熱接触が不良となってしまうことがある。製造歩留まりにそれぞれ悪影響を与えるこうした２つの効果の妥協点を見出さなければならない。
【００１３】
真空堆積される薄いはんだ層であっても、エピダウンボンディング中のデバイス短絡の危険はなお存在する。チップ面が平坦であってプロセス中に圧力の印加が必ず行われるため、溶融はんだは外側すなわちチップ側部へ向かって流れて漏れ出す傾向がある。チップ側部は電気的に絶縁されていないので、小さなはんだ溜まりも活性領域の上方で基板に接触するのに充分であり、これによって短絡が発生する。
【００１４】
Kim等による米国特許出願公開第２０１３／０２４３０２０号明細書（ＵＳ２０１３／０２４３０２０Ａ１）には、エピタキシャルサイドダウン実装されたハイパワー半導体レーザーと、ＲＷＧ半導体レーザーのエピダウンボンディングのための構成が記載されている。このスキーマでは、レーザーのリッジが自立しており、このリッジとほぼ同じ高さの柱が両側に配置されて、ボンディングの機械的安定性と平坦性とを提供している。リッジと柱との間の空間により、余剰はんだのための緩衝領域が形成されている。
【００１５】
上述したアプローチは、エピダウンボンディングプロセス中のデバイス短絡の確率を低減するが、特にダブルチャネルＲＷＧ構成およびＢＨ構成に比べて、チップとヒートシンクとの接触面積まで低下させてしまうという重大な欠点を有する。実際には、典型的に１μｍ〜５０μｍ幅のＲＷＧと、典型的にそれぞれ１００μｍ〜１０００μｍの空間によって分離された、一辺の長さ２０μｍ〜１００μｍの典型的に正方形の柱とのみが、ヒートシンク上にはんだ付けされる。これは全チップ面積の僅かな部分でしかない。したがって、通常、ダイせん断強度値によって定量化されるボンディングの機械的なローバスト性は大幅に低下し、チップからヒートシンクへの熱輸送量も低下する。
【００１６】
本発明では、本発明によるはんだ緩衝溝が典型的には全チップ面積の２０％未満であるため、こうした欠点が克服される。つまり、本発明のチップは、面積の８０％超にわたってヒートシンク上にはんだ付けされ、高いダイせん断強度が得られる。さらに、大きな接触面積により、特に、水平方向での放熱が重要なＢＨ構成において、改善された熱伝導率も得られる。
【発明の概要】
【発明が解決しようとする課題】
【００１７】
本発明の目的は、エピタキシャルサイドダウンボンディング中の、量子カスケードレーザーチップの電気的短絡の問題を克服することである。
【００１８】
上述したように、ＱＣＬチップは、溶融はんだが側部に漏れまたは浸み出し、活性領域の上方で基板に接触してしまうことが原因で、実装プロセス中に短絡してしまうことがある。当該エラー状態を解消する可能な手段の１つに、短絡を生じさせるおそれなく余剰はんだを流すことができる緩衝領域を形成することではんだ漏れを防止することが挙げられる。
【００１９】
本発明では、レーザーファセット面を除いたチップの全周に溝をエッチングすることによって、こうした緩衝領域を提供する。このようにすれば、余剰はんだはエピダウンボンディングプロセス中に平坦な中央領域の側方へ向かって押され、溝に溜まり、チップ外へ漏れ出さない。当該アプローチはＲＷＧおよびＢＨのどちらの構成にも適合する。
【００２０】
本発明のさらなる詳細は、本発明の幾つかの実施形態についての以下の説明、図面および添付の特許請求の範囲から得られる。
【図面の簡単な説明】
【００２１】
添付図には次のことが示されている。
【図１】ａは、従来技術のリッジ型導波（ＲＷＧ）ＱＣＬデザインを示す図であり、ｂは、従来技術の埋め込み型ヘテロ構造（ＢＨ）ＱＣＬデザインを示す図である。
【図２】従来技術の「逆」ＢＨＱＣＬデザインを示す図である。
【図３】従来技術の「ダブルチャネル」ＲＷＧＱＣＬを示す図である。
【図４】本発明の第１の実施形態のＢＨＱＣＬを示す図である。
【図５】本発明の第２の実施形態の逆ＢＨＱＣＬを示す図である。
【図６】本発明の第３の実施形態のＲＷＧＱＣＬを示す図である。
【図７】本発明の一実施形態の出力／電流グラフである。
【発明を実施するための形態】
【００２２】
本発明の実施形態を、エピダウン実装のために構成された、改善型ＲＷＧ、標準ＢＨ、逆ＢＨＱＣＬの形態で順に説明する。本発明が種々の形態で実現可能であることを理解されたい。つまり、ここで説明する各実施形態は例示にすぎず、当該分野の技術者であれば、本発明の観点から逸脱することなく、他の実施形態を利用することも可能である。
【００２３】
図１のａには、上述したように、従来の、すなわち、先行技術における、リッジ型導波（ＲＷＧ）半導体レーザーが示されている。レーザーボディの長さに沿って延在して上部クラッド３を覆う狭い活性領域４が、基板５上に設けられている。クラッド３の上部に開口を有する基板５上の絶縁層１は、金属層２によって覆われており、金属層２は、活性領域４のための一方の電気コンタクトとして用いられる。基板５の下面に通常設けられる反対側のコンタクトは、図１のａには示されていない。
【００２４】
図１のｂには、典型的な先行技術の埋め込み型ヘテロ構造（ＢＨ）レーザーが示されている。基板１１は、レーザー構造の長さに沿って延在する上部クラッド８を有する活性領域９を担持している。活性領域９と上部クラッド８との双方が半絶縁性の水平方向の過成長部１０に埋め込まれており、水平方向の閉じ込め素子もしくはブロック素子として用いられる。付加的な絶縁層６は、クラッド８の上部のコンタクト領域を露出させた状態で、当該閉じ込め素子もしくはブロック素子を覆うことができる。上部コンタクト層７は、活性領域に対する一方の電気コンタクトを形成し、基板１１の下面に通常設けられる反対側のコンタクトは図示されていない。
【００２５】
これらのレーザーの典型的な材料は、例えば、基板に対するＩｎＰ、活性領域に対するＩｎＧａＡｓおよびＡｌＩｎＡｓ、クラッドに対するＩｎＰおよび／またはドープされたＩｎＡｌＡｓもしくはＩｎＧａＡｓなどの３元合金、および、水平方向の閉じ込め層もしくは埋め込み層に対するＦｅドープされたＩｎＰもしくはＩｎＧａＡｓなどの、ＩＩＩ−Ｖ族材料またはその化合物を含む。上部電極および下部電極は、通常、複数の層から形成され、その最後の層は典型的にはＡｕである。
【００２６】
図２には、上述したように、上掲したA.Bismuto等による2013年9月13日付出願である未公開の欧州特許出願第１３４０５１０９．３号明細書（European Patent Application 13405109.3）に開示および説明されているような「逆」ＢＨＱＣＬが示されている。
【００２７】
図３には、これも上で簡単に言及したように、J.S.Yu等の"High-power λ〜9.5μm quantum-cascade lasers operating above room temperature in continuous-wave mode", Applied Physics Letters 88, 091113(2006)に記載されているような、ダブルチャネルもしくは２重溝のジオメトリを有する従来技術のＲＷＧ構成が示されている。当該ＱＣＬでは、２つの狭いチャネルが基板２２までエッチングされ、活性領域２１および上部クラッド２０に対する導波体を画定している。絶縁層１８は、クラッド２０の上部の条片を除き、構造全体を覆う。当該絶縁層１８の上部の金属層１９は、ＱＣＬの活性領域に電流を注入するための一方のコンタクトとして用いられる。基板２２の下面に通常設けられる反対側のコンタクトは、図３には示されていない。
【００２８】
図４には、「標準」ＢＨＱＣＬすなわち図１のａに示されているデザインから出発して本発明にしたがって修正されたＱＣＬの形態の本発明の第１の実施形態が示されている。標準ＢＨＱＣＬは、基板２８上に、上部クラッド２５を上部に備えた活性領域２６と、電流注入のためのコンタクトとしての金属層２４を上部に備えた半絶縁性の水平方向の過成長部もしくは埋め込み層２７と、を有する。付加的に、リッジに沿って開口を有する絶縁層２７ａを金属層２４の下方に設けることができる。基板２８の下面に通常設けられる反対側のコンタクトは図示されていない。本発明による新たな構造素子は溝２３であり、これは、レーザーファセット面を除いたチップの全周に延在するはんだ緩衝空間として用いられる。当該溝２３は、図１のｂに厚い埋め込み層１０として示されているように、ＱＣＬチップ全体を覆う半絶縁性の過成長部もしくは埋め込み層２７内にエッチングされている。当該溝２３は、デバイスを短絡させる危険なしにチップ実装プロセス中に余剰の溶融はんだを流すことができる緩衝空間を形成する。
【００２９】
当該ＱＣＬチップのエピタキシャル側は、活性領域２６とクラッド２５との積層体から形成されており、選択的に過成長された、埋め込み層２７としての半絶縁性の半導体材料、例えばＦｅドープされたＩｎＰの間に挟まれて、導波体のコアを形成している。電気的絶縁性の誘電体材料、例えばＳｉＮおよび／またはＳｉＯなどから形成される付加的な上部層２７ａは、活性領域の上方では、電気コンタクト形成のために開放されている。当該上部層２７ａは、埋め込み層２７が半絶縁性であって幾らかの電気的絶縁性を提供するため、ＢＨＱＣＬに必須というわけではない。ただし、埋め込み層内に生じうる漏れ電流を防止するために付加的な安全措置として使用されることがある。また、上面は、金属製のコンタクト２４を含み、付加的に、熱拡散性材料層、例えば比較的厚く、典型的には３μｍ〜５μｍの厚さに電気めっきされたＡｕ層を含む。溝２３は、導波体の末端すなわちファセット面にセンタリングされた、典型的には５０μｍ幅の２つのセクションを除き、チップの全周にエッチングされている。
【００３０】
ファセット面近傍の活性領域の両側にエッチングされていない材料を約２０μｍだけ残すことにより、水平方向の過成長部内へ延在する付加的なモードが阻害されず、活性領域のうちファセット面近傍の部分によって生じた熱が効率的に放散されることが保証される。
【００３１】
図示の実施形態では、溝２３が約３０μｍの幅および６μｍ〜７μｍの深さを有する。こうした寸法は、単なる例示であって、所望に応じて、例えば余剰はんだの量がより大きい場合に対応できるよう、変更可能である。溝深さを、水平方向の過成長部の厚さよりも小さく、典型的には１μｍ〜２μｍだけ小さく保つことが推奨される。この場合、溝の底部に残った半絶縁性材料層が基板をはんだから絶縁するので溝の底部および側部を絶縁体によって覆う必要はない。溝の底部および側壁がコンフォーマルな絶縁層、例えばＳｉＮおよび／またはＳｉＯの誘電体層でコーティングされる場合は、より深い溝も利用可能である。
【００３２】
図５には、本発明によるエピダウン実装のために最適化されたレーザーの第２の実施形態が示されている。ここでは、レーザーファセット面を除いてチップの全周に溝がエッチングされた逆ＢＨＱＣＬが示されている。
【００３３】
図５に示されているＢＨＱＣＬは、リッジ上方にアパーチャを有する付加的な絶縁層３３ａで覆われた、上部クラッド３２を備えた活性領域３１を有し、さらに電流注入のための金属製のコンタクト層３０を有する。基板３４の下面に通常設けられる反対側のコンタクトは図示されていない。半絶縁性の水平方向の過成長部もしくは埋め込み層３３が導波体を形成している。
【００３４】
本発明による新たな構造素子は溝２９であり、余剰はんだに対する所望の受容部として用いられる。当該溝２９は、レーザーファセット面を除いて全周に延在する。
【００３５】
当該ＢＨＱＣＬの場合、溝２９は、導電性のクラッド層を完全エッチングすることにより形成され、残りの部分が図中、番号３２で示されている。埋め込み層３３の半絶縁性材料は、短絡を防止する電気絶縁部を形成している。付加的に、デバイス上部および／または溝内にコンフォーマルな絶縁性コーティング３３ａを堆積することができる。
【００３６】
逆ＢＨの場合、溝は隣接するデバイス間の電気的接続を除去するという付加的な利点を有し、ここから、レーザーバーの各デバイスを個々にテストすることができる。これは、例えば、個別化の前、ファセット面の画定後またはファセット面コーティングの堆積後に、バー状のデバイスをプレスクリーニングできるため、有利である。
【００３７】
こうしたはんだ緩衝溝を実現すれば、ＢＨＱＣＬデバイスのうちエピダウンボンディング中に短絡される部分が最小化され、ほとんどゼロに近づくことが観察される。
【００３８】
図６には、本発明の第３の実施形態、ここではリッジ型導波ＱＣＬが示されている。ここでも、導波ファセット面を除き、チップの全周に溝がエッチングされ、デバイスを短絡させる危険なしに余剰の溶融はんだを流すことのできる緩衝空間が形成されている。当該ＱＣＬにより、さらに、本発明にしたがって高い歩留まりでのエピダウンボンディングが可能となる。
【００３９】
図６に示されているＲＷＧＱＣＬは、上部クラッド３７を備えた活性領域３８を有しており、これらは、リッジ上方にアパーチャを有する付加的な絶縁層３５ａと、さらに電流注入のための金属コンタクト層３６と、によって覆われている。基板３９の下面に通常設けられる反対側のコンタクトは図示されていない。活性領域３８の各側の２つのチャネル４０は導波体を画定する部分として用いられる。
【００４０】
上述したように、ＲＷＧＱＣＬのエピタキシャル側の上面は、誘電体材料、例えばＳｉＮおよび／またはＳｉＯから形成される電気絶縁層３５によって覆われており、電気コンタクトのために活性領域の上方だけが露出されている。当該絶縁層３５は、活性領域３８の各側のエッチングされていない材料が導電性を有することで接続を形成し、寄生リーク電流を生じさせるため、ＲＷＧＱＣＬにとって重要である。ＢＨＱＣＬについて上述したように、この場合も、上面は金属コンタクト３６と、熱放散材料、例えば厚い（典型的には３μｍ〜５μｍの）電気めっき金から形成される付加層と、を有する。本発明によれば、溝３５は、２つの導波ファセット面の領域を除き、チップの全周にエッチングされている。
【００４１】
ＢＨＱＣＬの場合とは異なり、ＲＷＧＱＣＬのレーザーファセット面の活性領域の各側にエッチングされていない材料を残す必要はない。なぜなら、光モードがそこまで延伸せず、熱の放散にさほど寄与しないからである。図示の実施形態では、溝の幅は３０μｍ、深さは６μｍ〜７μｍに選定されている。こうした寸法は、単なる例示であって、所望に応じて、例えば余剰はんだの量がより大きくなる場合に対応できるよう、変更可能である。ＲＷＧＱＣＬの場合、溝の底部および側壁を、コンフォーマルな絶縁コーティング、例えばＳｉＮ誘電体層および／またはＳｉＯ誘電体層で覆うことがきわめて重要である。
【００４２】
エピダウンに対して最適化されたＲＷＧＱＣＬの好ましい実施形態では、図６に示されているように、はんだ緩衝溝の深さが導波体を形成する２つのチャネル４０の深さに等しく、これらが１つのエッチングステップで全て同時に形成される。さらに、１つのコンフォーマルコーティング３５ａが、チャネルおよび溝の底部および側壁を絶縁するために用いられる。当該実施形態では、標準のダブルチャネル構成に比べ、本発明を実施するために付加的な処理ステップは必要ない。
【００４３】
本発明にしたがって処理されたＱＣＬチップは、例えば、真空堆積される金スズ（ＡｕＳｎ）はんだを用いて、アルミニウム窒化物（ＡｌＮ）のサブマウント上にエピダウン実装可能である。
【００４４】
ＱＣＬに焦点を当てて説明してきたが、本発明は他のタイプのエッジ発光型半導体レーザーにも適用可能である。以下のものに限定されないが、ＲＷＧインターバンドカスケードレーザー（ＩＣＬ）およびＲＷＧおよびＢＨダイオードレーザーも含まれる。また、基板を通して発光する垂直発光レーザー、例えば垂直共振器面発光レーザー（ＶＣＳＥＬ）および垂直外部共振器面発光レーザー（ＶＥＣＳＥＬ）などのエピダウンボンディング製造の歩留まりを改善するために、本発明を使用することもできる。非エッジ発光半導体レーザーの場合には、はんだ緩衝溝はチップの全周にわたって均等に単純にエッチング可能である。
【００４５】
図７には、エピダウン実装された高出力の量子カスケードレーザーからの測定値、すなわち、本発明を実施すべき実際の還元形態からの測定値が示されている。当該ＱＣＬは波長４．７μｍの中赤外スペクトル範囲で発光を行う。９ｍｍ長さまでの幾つかのデバイスが高い製造歩留まりで実装される。１．３Ｗの最大ＣＷ出力が観察される。図７には、当該デバイスで測定された光出力と電圧とが種々の温度での電流の関数として示されている。すなわち、本発明にしたがってエピタキシャルサイドダウン実装された量子カスケードレーザーに対して電圧（左方）および出力（右方）が、−３０℃から＋４５℃までの範囲の温度での連続波動作の電流の関数として示されている。
【００４６】
結論として、提示した新規なデバイスジオメトリは、種々のＱＣＬおよび同様のレーザー設計に適用可能であるが、レーザーパフォーマンスにもせん断強度にも影響せず、特にこれらの低下を引き起こさないことを指摘しておく。また、エピタキシャルサイドダウンボンディングプロセス中の短絡の危険が回避される。
【図１】
0006636026.tif 000002
【図２】
0006636026.tif 000003
【図３】
0006636026.tif 000004
【図４】
0006636026.tif 000005
【図５】
0006636026.tif 000006
【図６】
0006636026.tif 000007
【図７】
0006636026.tif 000008