(57)【要約】【課題】ＳＡＴＡプロトコル及びＰＣＩｅ  Ｇｅｎ．２プロトコルの双方に適合するように、従来の薄型ＳＡＴＡコネクタの外観及び基本構造を維持しながら、ＰＣＩｅ信号を伝送するための導電端子組を有する薄型ＳＡＴＡコネクタの提供。【解決手段】薄型ＳＡＴＡコネクタの外観及び基本構造を有し、ＰＣＩｅ信号を伝送するための複数組の導電端子を具備するコネクタを提供する。ＰＣＩｅ信号を伝送するための複数組の導電端子は、高速信号伝送ピン、低速信号伝送ピン及び電力信号伝送ピンを具備する。電力信号伝送ピンは、ＳＡＴＡプロトコルに準拠する他のデバイスと共に使用することに適するように、ＳＡＴＡ信号を伝送するピンを単独で有する。或いは、電力信号伝送ピンは、ＰＣＩｅ  Ｇｅｎ．２プロトコルに準拠する他のデバイスと共に使用することに適するように、ＰＣＩｅ信号を伝送するピンを単独で有する。低速信号伝送ピンは補助電力ピンを具備する。【選択図】図１
0003174962.tif 000002
【実用新案登録請求の範囲】
【請求項１】
薄型ＳＡＴＡコネクタの外観及び基本構造を有し、ＰＣＩｅ信号を伝送するための複数組の導電端子を具備するコネクタであって、
前記複数組の導電端子は、高速信号端子組、低速信号端子組及び電力信号端子組を具備し、この結果、前記コネクタは、ＰＣＩｅ  Ｇｅｎ．２プロトコルに準拠する他のデバイスと共に使用することに適することを特徴とするコネクタ。
【請求項２】
ＳＡＴＡ信号を伝送するための複数組の導電端子をさらに具備し、
前記電力信号端子組は、ＳＡＴＡプロトコルに準拠する他のデバイスと共に使用することに適するように、ＳＡＴＡ信号を伝送するためのピンを単独で有することを特徴とする請求項１記載のコネクタ。
【請求項３】
前記コネクタは絶縁本体をさらに具備し、
前記絶縁本体は、薄型ＳＡＴＡ型ポート、及び前記複数組の導電端子と係合するための複数の端子溝を有し、
前記電力信号端子組は、ＳＡＴＡプロトコルに規定された電力伝送の要求事項に適合するように配列され、前記低速信号端子組と共に、前記絶縁本体内部の対向する２側壁上且つ交互の２列の端子溝の内側に配置され、
前記高速信号端子組は、前記絶縁本体の内部の側壁上且つ交互の３列の端子溝の内側に配置され、
前記側壁は、前記電力信号端子組の側壁に対向していないことを特徴とする請求項１又は２記載のコネクタ。
【請求項４】
前記低速信号端子組はそれぞれ、補助電力ピンを具備することを特徴とする請求項３記載のコネクタ。
【請求項５】
交互の２列に配列された前記低速信号端子組はそれぞれ、補助電力ピンを具備することを特徴とする請求項３記載のコネクタ。
【請求項６】
前記コネクタは、外部データ入力装置に配置されると共に、絶縁本体を具備し、
前記絶縁本体は、薄型ＳＡＴＡ型スロット、２個のＬ形舌片部材、及び前記複数組の導電端子と係合するための複数の端子溝を有し、
前記電力信号端子組は、ＳＡＴＡプロトコルに規定された電力伝送の要求事項に適合する方法で配列されると共に、前記低速信号端子組と共に、一方の前記Ｌ形舌片部材の異なる２側面に配置されることを特徴とする請求項１又は２記載のコネクタ。
【請求項７】
前記複数組の導電端子に含まれ、前記電力信号端子組から最も離れて位置するピンは、接地ピンであることを特徴とする請求項６記載のコネクタ。
【請求項８】
ＳＡＴＡ信号を伝送するためのピンは、前記高速信号端子組とは異なる一方の前記Ｌ形舌片部材の側面の前記端子溝に配置されることを特徴とする請求項６記載のコネクタ。
【請求項９】
前記低速信号端子組はそれぞれ、補助電力ピンを具備することを特徴とする請求項６記載のコネクタ。
【請求項１０】
前記導電端子組はそれぞれ、接触部及び半田付け部を有し、
前記高速信号端子組及び前記低速信号端子組の前記半田付け部は、表面実装技術により回路基板に固定され、
他の信号を伝送するためのピンの前記半田付け部は、ピンスルーホール技術により前記回路基板に固定されることを特徴とする請求項６記載のコネクタ。
【請求項１１】
絶縁本体と、複数組の導電端子とを具備するソケットコネクタであって、
前記絶縁本体は、少なくとも１個の薄型ＳＡＴＡ型ポートを有し、
複数の端子溝が、前記薄型ＳＡＴＡ型ポート内部の上側及び下側に配置され、
前記複数組の導電端子は、信号端子組及び電力端子組を有し、
前記信号端子組及び前記電力端子組は、前記複数の端子溝の異なる２側面にそれぞれ配置され、各々は、水平部及び垂直部を有し、
前記複数組の導電端子の前記水平部はそれぞれ、前記絶縁本体の複数の端子溝に位置が対応すると共に該端子溝に受容され、
前記信号端子組は、第１組の導電端子、第２組の導電端子、及び第３組の導電端子を具備し、
前記電力端子組は、第４組の導電端子であり、
前記第１組の導電端子及び前記第３組の導電端子は、一方が他方の上にあり、
前記第２組の導電端子及び前記第４組の導電端子は、一方が他方の上にあり、
前記第１組の導電端子は、参照番号１〜１１で示されると共に0.8mmの距離で互いに離間する１１本のピンを有し、
前記第２組の導電端子は、参照番号１２から１８で示されると共に0.8mmの距離で互いに離間する７本のピンを有し、
前記第４組の導電端子は、参照番号Ｐ１からＰ６で示されると共に１mmの距離で互いに離間する６本のピンを有し、
前記第１組の導電端子、前記第２組の導電端子、及び前記第４組の導電端子は、ＰＣＩｅ信号を伝送することを特徴とするソケットコネクタ。
【請求項１２】
前記第１組の導電端子の１１本の前記ピンは、交互の３列に配置され、
参照番号１，４，７，８，１１は接地ピンを示し、
参照番号２，３は基準クロック差動信号対ピンを示し、
参照番号５，６はデータライン送信端差動信号対ピンを示し、
参照番号９，１０はデータライン受信端差動信号対ピンを示し、
参照番号１〜１１で示された前記ピンは高速信号伝送ピンであることを特徴とする請求項１１記載のソケットコネクタ。
【請求項１３】
参照番号１，４，７，１０で示された前記ピンは、前記第３組の導電端子から最も遠い列に位置し、
参照番号２，５，８，１１で示された前記ピンは、前記第３組の導電端子に最も近い列に位置し、
参照番号２，５，８，１１で示された前記ピンは、前記第３組の導電端子及び参照番号１，４，７，１０で示された前記ピンと交互であり、
参照番号３，６，９で示された前記ピンは、参照番号１，４，７，１０で示された前記ピン及び参照番号２，５，８，１１で示された前記ピンの間に位置し、参照番号１，４，７，１０で示された前記ピン及び参照番号２，５，８，１１で示された前記ピンと交互であることを特徴とする請求項１２記載のソケットコネクタ。
【請求項１４】
前記第２組の導電端子の７本の前記ピンは、交互の２列に配列され、
参照番号１２は５Ｖの電力ピンを示し、
参照番号１３は、基準クロックが要求された信号ピンを示し、
参照番号１４は再活性化信号リンクピンを示し、
参照番号１５は基礎リセットピンを示し、
参照番号１６はシステム管理バスデータピンを示し、
参照番号１７はシステム管理バスクロックピンを示し、
参照番号１８はホットスワップ検知ピンを示し、
参照番号１２〜１８は、低速信号伝送ピン及び電力伝送ピンを示すことを特徴とする請求項１１記載のソケットコネクタ。
【請求項１５】
参照番号１３，１５，１７で示された前記ピンは、前記第４組の導電端子から最も遠い列に配列され、
参照番号１２，１４，１６，１８で示された前記ピンは、前記第４組の導電端子に最も近い列に配置され、参照番号１３，１５，１７で示された前記ピンと交互であることを特徴とする請求項１４記載のソケットコネクタ。
【請求項１６】
前記ソケットコネクタは、複数の端子溝を有すると共に前記絶縁本体に結合された後カバーをさらに具備し、
前記後カバーの前記複数の端子溝は、前記複数組の導電端子の前記垂直部を受けると共に取り囲むことを特徴とする請求項１１記載のソケットコネクタ。
【請求項１７】
前記信号端子組は、前記水平部及び前記垂直部間に配置された傾斜部を有し、その結果、前記傾斜部及び前記水平部のなす角及び前記傾斜部及び前記垂直部のなす角は、鈍角であり、
前記第１組の導電端子の前記傾斜部に位置が対応する鈍角部は、前記後カバーに配置されることを特徴とする請求項１６記載のソケットコネクタ。
【請求項１８】
請求項１１記載のソケットコネクタと共に使用するのに適し、外部データ入力デバイス上に配置されるプラグコネクタであって、
絶縁本体及び複数組の導電端子（導電端子組）を具備し、
前記絶縁本体は、薄型ＳＡＴＡ型スロット、少なくとも１個のＬ形舌片部材、及び前記複数組の導電端子（導電端子組）と係合するための複数の端子溝を有し、
前記複数組の導電端子は、信号端子組及び電力端子組を有し、
前記信号端子組及び前記電力端子組は、前記Ｌ形舌片部材の異なる２側面にそれぞれ配置され、
前記電力端子組は、ＳＡＴＡプロトコルに規定された電力伝送の要求事項に適合する方法で配列され、
前記信号端子組は、ＰＣＩｅプロトコルに規定された信号伝送の要求事項に適合するように配列され、
前記信号端子組は、第５組の導電端子、第６組の導電端子、及び第７組の導電端子を有し、
前記電力端子組は第８組の導電端子であり、
前記第５組の導電端子は、参照番号１〜１１で示されると共に0.8mmの距離で互いに離間する１１本のピンを有し、
前記第６組の導電端子は、参照番号１２から１８で示されると共に0.8mmの距離で互いに離間する７本のピンを有し、
前記第８組の導電端子は、参照番号Ｐ１からＰ６で示されると共に１mmの距離で互いに離間する６本のピンを有し、
前記第５組の導電端子、前記第６組の導電端子、及び前記第８組の導電端子は、ＰＣＩｅ信号を伝送することを特徴とするプラグコネクタ。
【請求項１９】
前記複数組の信号端子に含まれ、前記電力信号端子組から最も離れて位置するピンは、接地ピンであることを特徴とする請求項１８記載のプラグコネクタ。
【請求項２０】
前記複数組の導電端子はそれぞれ、接触部及び半田付け部を有し、
前記第５組の導電端子及び前記第６組の導電端子の前記半田付け部は、表面実装技術により回路基板に固定され、
前記第７組の導電端子及び前記第８組の導電端子の前記半田付け部は、ピンスルーホール技術により前記回路基板に固定されることを特徴とする請求項１８記載のプラグコネクタ。
【考案の詳細な説明】
【技術分野】
【０００１】
本考案は、コネクタに関し、ソケットコネクタ及びプラグコネクタ等の２個の電子部品間を電気接続するためのコネクタに関する。
【背景技術】
【０００２】
効率的なデータ伝送を可能にするために、コンピュータ及びコンピュータ周辺機器は、異なるプロトコルのコネクタを具備する。異なるプロトコルのコネクタは異なる信号を伝送する。この結果、２タイプ以上の信号を伝送するために、異なるコネクタを切り換える必要があるので、ユーザに不便をもたらす。
【０００３】
シリアルＡＴＡ国際機関（ＳＡＴＡ−ＩＯ）が発行した２．６版規格に新たに開示された薄型（slimline）ＳＡＴＡのコネクタは、薄いノート型コンピュータ及び薄いＣＤ−ＲＯＭドライブの低背構造に適合することを目指している。ＰＣＩｅ  Ｇｅｎ．２プロトコル準拠のコネクタは、高速信号を伝送することを目指している。上述した２タイプのコネクタは異なるプロトコルで作動する。この結果、上述した２タイプのコネクタを使用するために、ユーザはコネクタを変更する必要があるので、ユーザに不便をもたらす。また、薄型ＳＡＴＡのコネクタは、具体的な構造及び寸法を有する。従って、使用を容易にし、多様な構造的改善を実行するために、その２つを結合することが欠かせない。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】中国実用新案公告第２０１２８５８１５号
【特許文献２】台湾実用新案公告第３０９８０７号
【特許文献３】中国特許出願公開第１０１１６９７０３号
【特許文献４】台湾実用新案公告第２７２１３９号
【考案の概要】
【考案が解決しようとする課題】
【０００５】
本考案の目的は、ＳＡＴＡプロトコル及びＰＣＩｅ  Ｇｅｎ．２プロトコルの双方に適合するように、従来の薄型ＳＡＴＡコネクタの外観及び基本構造を維持しながら、ＰＣＩｅ信号を伝送するための端子組（導電端子組）を有する薄型ＳＡＴＡコネクタを提供することである。
【０００６】
本考案の別の目的は、薄型ＳＡＴＡコネクタの外観及び基本構造を有すると共に、ＰＣＩｅ信号を伝送するための複数の端子組（導電端子組）を有し、ＰＣＩｅ  Ｇｅｎ．２プロトコル準拠の他の入出力デバイスとともに作動するように、ＰＣＩｅ信号を伝送するための複数組の端子（導電端子組）が、高速信号伝送ピン、低速信号伝送ピン及び電力信号伝送ピンを具備するコネクタを提供することである。
【０００７】
本考案のさらに別の目的は、ＳＡＴＡ信号又はＰＣＩｅ信号を伝送するためのソケットコネクタ及びプラグコネクタを提供し、コネクタを交換する面倒を無くすことである。
【課題を解決するための手段】
【０００８】
上述の目的を達成するために、本考案は、薄型ＳＡＴＡコネクタの外観及び基本構造を有し、ＰＣＩｅ信号を伝送するための複数組の導電端子を具備し、ＰＣＩｅ信号を伝送するための複数組の端子（導電端子組）は、高速信号端子組、低速信号端子組及び電力信号端子組を具備する。この結果、コネクタは、ＰＣＩｅ  Ｇｅｎ．２プロトコルに準拠する他のデバイスと共に使用することに適することを特徴とするコネクタを提供する。
【０００９】
本考案に係るコネクタは、ＳＡＴＡ信号を伝送するための複数組の端子（導電端子組）をさらに具備し、電力信号端子組は、ＳＡＴＡプロトコルに準拠する他のデバイスと共に使用することに適するように、ＳＡＴＡ信号を伝送するためのピンを単独で有することができる。
【００１０】
本考案に係るコネクタは、絶縁本体をさらに具備する。この絶縁本体は、薄型ＳＡＴＡ型スロット、２個のＬ形舌片部材、及び複数組の端子（導電端子組）と係合するための複数の端子溝を有する。電力信号端子組は、ＳＡＴＡプロトコルに規定された電力伝送の要求事項に適合するように配列され、低速信号端子組と共に、絶縁本体内部の対向する２側壁上且つ交互の２列の端子溝の内側に配置され、高速信号端子組は、絶縁本体の内部の側壁上且つ交互の３列の端子溝の内側に配置され、側壁は、電力信号端子組の側壁に対向していない。
【００１１】
好適には、低速信号端子組はそれぞれ、補助電力ピンを具備する。
【００１２】
好適には、交互の２列に配列された低速信号端子組はそれぞれ、補助電力ピンを具備する。
【００１３】
本考案に係るコネクタは、外部データ入力装置に配置されると共に、薄型ＳＡＴＡ型ポートと、複数組の導電端子と係合するための複数の端子溝とを有する絶縁本体を具備する。電力信号端子組は、ＳＡＴＡプロトコルに規定された電力伝送の要求事項に適合する方法で配列され、低速信号端子組と共に、一方のＬ形舌片部材の異なる２側面に配置される。
【００１４】
好適には、複数組の導電端子に含まれ、電力信号端子組から最も離れて位置するピンは、接地ピンである。
【００１５】
好適には、ＳＡＴＡ信号を伝送するためのピンは、高速信号端子組とは異なる一方のＬ形舌片部材の側面の端子溝に配置される。
【００１６】
好適には、低速信号端子組はそれぞれ、補助電力ピンを具備する。
【００１７】
好適には、導電端子組はそれぞれ、接触部及び半田付け部を有する。高速信号端子組及び低速信号端子組の半田付け部は、表面実装技術（ＳＭＴ）により回路基板に固定される。他の信号を伝送するためのピンの半田付け部は、ピンスルーホール技術（ＰＴＨ）により回路基板に固定される。
【００１８】
上述した目的を達成するために、本考案はソケットコネクタを提供する。ソケットコネクタは、絶縁本体と、複数組の導電端子とを具備する。絶縁本体は、少なくとも１個の薄型ＳＡＴＡ型ポートを有する。複数の端子溝は、薄型ＳＡＴＡ型ポート内部の上側及び下側に配置される。複数組の導電端子は、信号端子組及び電力端子組を有する。信号端子組及び電力端子組は、複数の端子溝の異なる２側面にそれぞれ配置され、各々は、水平部及び垂直部を有する。複数組の導電端子の水平部はそれぞれ、絶縁本体の複数の端子溝に位置が対応すると共にその端子溝に受容される。信号端子組は、第１組の導電端子、第２組の導電端子、及び第３組の導電端子を具備する。電力端子組は、第４組の導電端子である。第１組の導電端子及び第３組の導電端子は、一方が他方の上にある。第２組の導電端子及び第４組の導電端子は、一方が他方の上にある。第１組の導電端子は、参照番号１〜１１で示されると共に0.8mmの距離で互いに離間する１１本のピンを有する。第２組の導電端子は、参照番号１２から１８で示されると共に0.8mmの距離で互いに離間する７本のピンを有する。第４組の導電端子は、参照番号Ｐ１からＰ６で示されると共に１mmの距離で互いに離間する６本のピンを有する。第１組の導電端子、第２組の導電端子、及び第４組の導電端子は、ＰＣＩｅ信号を伝送する。
【００１９】
好適には、第１組の導電端子の１１本のピンは、交互の３列に配置される。参照番号１，４，７，８，１１は接地ピンを示す。参照番号２，３は基準クロック差動信号対ピンを示す。参照番号５，６はデータライン送信端差動信号対ピンを示す。参照番号９，１０はデータライン受信端差動信号対ピンを示す。参照番号１〜１１で示されたピンは高速信号伝送ピンである。
【００２０】
好適には、参照番号１，４，７，１０で示されたピンは、第３組の導電端子から最も遠い列に位置する。参照番号２，５，８，１１で示されたピンは、第３組の導電端子に最も近い列に位置する。参照番号２，５，８，１１で示されたピンは、第３組の導電端子及び参照番号１，４，７，１０で示されたピンと交互である。参照番号３，６，９で示されたピンは、参照番号１，４，７，１０で示されたピン及び参照番号２，５，８，１１で示されたピンの間に位置し、参照番号１，４，７，１０で示されたピン及び参照番号２，５，８，１１で示されたピンと交互である。
【００２１】
好適には、第２組の導電端子の７本のピンは、交互の２列に配列される。参照番号１２は５Ｖの電力ピンを示す。参照番号１３は、基準クロックが要求された信号ピンを示す。参照番号１４は再活性化信号リンクピンを示す。参照番号１５は基礎リセットピンを示す。参照番号１６はシステム管理バスデータピンを示す。参照番号１７はシステム管理バスクロックピンを示す。参照番号１８はホットスワップ検知ピンを示す。参照番号１２〜１８で示されたピンは、低速信号伝送ピン及び電力伝送ピンである。
【００２２】
好適には、参照番号１３，１５，１７で示されたピンは、第４組の導電端子から最も遠い列に配列される。参照番号１２，１４，１６，１８で示されたピンは、第４組の導電端子に最も近い列に配置され、参照番号１３，１５，１７で示されたピンと交互である。
【００２３】
本考案に係るソケットコネクタは、複数の端子溝を有すると共に絶縁本体に結合された後カバーをさらに具備する。後カバーの複数の端子溝は、複数組の導電端子の垂直部を受けると共に取り囲む。
【００２４】
好適には、信号端子組は、水平部及び垂直部間に配置された傾斜部を有する。傾斜部及び水平部のなす角及び傾斜部及び垂直部のなす角は、鈍角である。第１組の導電端子の傾斜部に位置が対応する鈍角部は、後カバーに配置される。
【００２５】
上述の目的を達成するために、本考案は、上述のソケットコネクタと共に使用するのに適するプラグコネクタを提供する。プラグコネクタは、外部データ入力デバイス上に配置される。プラグコネクタは、絶縁本体及び複数組の端子（導電端子組）を具備する。絶縁本体は、薄型ＳＡＴＡ型スロット、少なくとも１個のＬ形舌片部材、及び複数組の端子（導電端子組）と係合するための複数の端子溝を有する。複数組の導電端子は、信号端子組及び電力端子組を有する。信号端子組及び電力端子組は、Ｌ形舌片部材の異なる２側面にそれぞれ配置される。電力端子組は、ＳＡＴＡプロトコルに規定された電力伝送の要求事項に適合する方法で配列される。信号端子組は、ＰＣＩｅプロトコルに規定された信号伝送の要求事項に適合するように配列される。信号端子組は、第５組の導電端子、第６組の導電端子、及び第７組の導電端子を有する。電力端子組は、第８組の導電端子である。第５組の導電端子は、参照番号１〜１１で示されると共に0.8mmの距離で互いに離間する１１本のピンを有する。第６組の導電端子は、参照番号１２から１８で示されると共に0.8mmの距離で互いに離間する７本のピンを有する。第８組の導電端子は、参照番号Ｐ１からＰ６で示されると共に１mmの距離で互いに離間する６本のピンを有する。第５組の導電端子、第６組の導電端子、及び第８組の導電端子は、ＰＣＩｅ信号を伝送する。
【００２６】
好適には、複数組の信号端子に含まれ、電力信号端子組から最も離れて位置するピンは、接地ピンである。
【００２７】
好適には、端子組（導電端子組）はそれぞれ、接触部及び半田付け部を有する。第５組の導電端子及び第６組の導電端子の半田付け部は、表面実装技術（ＳＭＴ）により回路基板に固定される。第７組の導電端子及び第８組の導電端子の半田付け部は、ピンスルーホール技術（ＰＴＨ）により回路基板に固定される。
【図面の簡単な説明】
【００２８】
【図１】本考案の第１実施形態に係る（ソケットコネクタ及びプラグコネクタからなる）コネクタを示す分解斜視図である。
【図２Ａ】本考案の第２実施形態に係るソケットコネクタを示す分解斜視図である。
【図２Ｂ】本考案の第２実施形態に係るソケットコネクタの組立状態を示す斜視図である。
【図３】本考案の第２実施形態に係るソケットコネクタの第１組の導電端子及び第２組の導電端子を示す平面図である。
【図４】本考案の第２実施形態に係るソケットコネクタの側断面図である。
【図５Ａ】本考案に係る、傾斜部を有する第１組の導電端子を示す概略平面図である。
【図５Ｂ】従来技術の導電端子を示す概略平面図である。
【図６Ａ】本考案の第３実施形態に係るソケットコネクタを示す分解斜視図である。
【図６Ｂ】本考案の第３実施形態に係るソケットコネクタの組立状態を示す斜視図である。
【図７】本考案の第３実施形態に係るソケットコネクタの側断面図である。
【図８】本考案に係るソケットコネクタの第４組の導電端子を介して第１組の導電端子に接続されると共に連結して作動する回路基板の概略図である。
【図９Ａ】本考案に係るプラグコネクタの分解斜視図である。
【図９Ｂ】本考案に係る図９Ａに示されたプラグコネクタの部分分解斜視図である。
【図９Ｃ】本考案に係る図９Ａに示されたプラグコネクタの組立後の斜視図である。
【図９Ｄ】本考案に係る図９Ｃに示された組立後のプラグコネクタを異なる角度から見た斜視図である。
【図１０】本考案の一実施形態における導電端子組１７，１８，１９，２０の分解斜視図である。
【図１１Ａ】本考案の第３実施形態に係る、互いに接続されるソケットコネクタ及びプラグコネクタの分解斜視図である。
【図１１Ｂ】本考案の第３実施形態に係るソケットコネクタ及びプラグコネクタの組立状態の斜視図である。
【図１２】本考案に係るプラグコネクタの第８組の導電端子を介して第５組の導電端子に接続されると共に連結して作動する回路基板の概略図である。
【図１３】本考案に係るソケットコネクタ及びプラグコネクタをシミュレーションした最適化のグラフである。
【考案を実施するための形態】
【００２９】
以下、添付図面及び好適な実施形態を用いて本考案を説明するが、当業者であれば、好適な実施形態を変更しても本考案の機能及び効果を得ることができることを理解されたい。従って、本考案は当業者に広く開示され、本考案の開示は本考案を限定するのではなく、例示である。
【００３０】
図１を参照すると、本考案の第１実施形態に係るコネクタの分解斜視図が示される。本考案に係るコネクタは、薄型ＳＡＴＡの外観及び基本構造を有し、ＰＣＩｅ信号を伝送するための複数組の導電端子を有する。ＰＣＩｅ信号を伝送するための複数組の端子（導電端子組）は、高速信号端子組、低速信号端子組及び電力信号端子組を具備する。このため、本考案に係るコネクタは、ＰＣＩｅ  Ｇｅｎ．２プロトコルに準拠する他のデバイスと共に作動することができる。
【００３１】
図１を参照すると、本考案の本実施形態では、プラグコネクタ１及びソケットコネクタ２が提供される。プラグコネクタ１は、絶縁本体１６、ＰＣＩｅ信号を伝送するための複数組の導電端子、及び後カバー３を具備する。ソケットコネクタ２は、絶縁本体５、ＰＣＩｅ信号を伝送するための複数組の導電端子、及び後カバー４を具備する。ソケットコネクタ２において、ＰＣＩｅ信号を伝送するための複数組の導電端子は、２タイプ、すなわち信号端子組及び電力端子組である。ソケットコネクタ２には２組の信号端子、すなわち第１組の導電端子６及び第２組の導電端子７がある。ソケットコネクタ２の電力端子組は第４組の導電端子９である。プラグコネクタ１において、ＰＣＩｅ信号を伝送するための複数組の導電端子は、２タイプ、すなわち信号端子組及び電力端子組である。プラグコネクタ１には２組の信号端子、すなわち第５組の導電端子１７及び第６組の導電端子１８がある。プラグコネクタ１の電力端子組は第８組の導電端子２０である。
【００３２】
本実施形態において、第１組の導電端子６及び第５組の導電端子１７は高速信号端子組であるのに対し、第２組の導電端子７及び第６組の導電端子１８は低速信号端子組である。第１組の導電端子６及び第５組の導電端子１７はそれぞれ、導電端子間に0.8mmの横方向の距離を有する１１ピンからなる。第２組の導電端子７及び第６組の導電端子１８はそれぞれ、導電端子間に0.8mmの横方向の距離を有する７ピンからなる。第４組の導電端子９及び第８組の導電端子２０はそれぞれ、導電端子間に１mmの横方向の距離を有する６ピンからなる。
【００３３】
第４組の導電端子９及び第２組の導電端子７は、一方が他方の上にある。第１組の導電端子６及び第２組の導電端子７は、互いに平行に横並びして配列される。同様に、第８組の導電端子２０及び第６組の導電端子１８は、一方が他方の上にある。第５組の導電端子１７及び第６組の導電端子１８は、互いに平行に横並びして配列される。
【００３４】
ソケットコネクタ２の絶縁本体５は、２個の薄型ＳＡＴＡ型ポート１０を有する。２個の薄型ＳＡＴＡ型ポート１０は、Ｌ形状をなすと共に横並びして配列される。第１組の導電端子６、第２組の導電端子７及び第４組の導電端子９に位置が対応する複数の端子溝１１は、絶縁本体５及び後カバー４に配置される。プラグコネクタ１の絶縁本体１６は、薄型ＳＡＴＡ型スロット２１、２個のＬ形舌片部材２２、及び第５組の導電端子１７、第６組の導電端子１８及び第８組の導電端子２０と係合するための複数の端子溝２３を有する。
【００３５】
その上、本考案に係るコネクタは、本考案に係るコネクタがＳＡＴＡプロトコルに準拠する他のデバイスとともに作動できるように、ＳＡＴＡ信号を伝送するための複数組の端子（導電端子組）と、ＳＡＴＡ信号を伝送するための電力信号伝送ピンとをさらに具備する。図２Ａを参照すると、本考案の第２実施形態に係るソケットコネクタ２の分解斜視図が示される。本考案に係るソケットコネクタ２は、絶縁本体５、複数組の導電端子、及び後カバー４を具備する。複数組の導電端子は、信号端子組及び電力端子組からなる。信号端子組は、第１組の導電端子６、第２組の導電端子７及び第３組の導電端子８を具備する。電力端子組は第４組の導電端子９である。
【００３６】
図２Ａとともに図２Ｂを参照すると、本考案の第２実施形態に係るソケットコネクタ２の組立後の状態が示される。ハウジング本体５は、２個の薄型ＳＡＴＡ型ポート１０を有する。２個の薄型ＳＡＴＡ型ポート１０は、Ｌ形状をなすと共に横並びに配列される。位置が導電端子組に対応する複数の端子溝１１は、絶縁本体５及び後カバー４に配置されている。導電端子組６，７，８，９はそれぞれ、水平部１０１及び垂直部１０２を有する。第１組の導電端子６の導電端子の一部は傾斜部１０３を有する。この傾斜部１０３は、水平部１０１及び垂直部１０２の間にある。傾斜部１０３及び水平部１０１のなす角及び傾斜部１０３及び垂直部１０２のなす角は鈍角である。導電端子組６，７，８，９の水平部１０１は、絶縁本体５の端子溝１１に受容される。導電端子組６，７，８，９の垂直部１０２は、後カバー４の複数の端子組（端子溝）１１を貫通する。このため、後カバー４及び絶縁本体５は、図２Ｂに示されるように結合できる。
【００３７】
図３を参照すると、本考案の第２実施形態に係るソケットコネクタ２の第１組の導電端子６及び第２組の導電端子７の平面図が示される。本実施形態において、第１組の導電端子６、第２組の導電端子７、第４組の導電端子９は、第１組の導電端子６の導電端子間の横方向の距離が0.8mmであり、第２組の導電端子７の導電端子間の横方向の距離が0.8mmであり、第１組の導電端子６及び第２組の導電端子７間の縦方向の距離が1.2mmであり、第４組の導電端子９の導電端子間の横方向の距離が１mmである、ＰＣＩｅ信号を伝送するためのピンとして機能する。第３組の導電端子８及び第４組の導電端子９は、第３組の導電端子８の導電端子間の横方向の距離が1.27mmであり、第４組の導電端子９の導電端子間の横方向の距離が１mmであり、ＳＡＴＡ信号を伝送する。
【００３８】
本考案の本実施形態において、第１組の導電端子６は１１ピンを有し、第２組の導電端子７は７ピンを有し、第３組の導電端子８は７ピンを有し、第４組の導電端子９は６ピンを有する。第３組の導電端子８及び第１組の導電端子６は、一方が他方の上にある。第４組の導電端子９及び第２組の導電端子７は、一方が他方の上にある。
【００３９】
図４を参照すると、本考案の第２実施形態に係るソケットコネクタ２の側断面図が示される。本考案の第１組の導電端子６及び第２組の導電端子７の水平部１０１は、絶縁本体５の複数の端子溝１１に受容される。第１組の導電端子６及び第２組の導電端子７の垂直部１０２は後カバー４の複数の端子溝１１を貫通するので、垂直部１０２の主要部は後カバー４の複数の端子溝１１に受容される。傾斜部１０３に合わせるため、後カバー４の各端子溝１１に傾斜角部１２が配置されるので、複数の端子溝１１は、第１組の導電端子６が後カバー４に結合する際に第１組の導電端子６の垂直部１０２及び傾斜部１０３を取り囲む。その結果、本考案に係るソケットコネクタ２のインピーダンス及びＰＣＩｅ  Ｇｅｎ．２の85Ωのシステムインピーダンスの条件を満たすインピーダンス整合が得られる。
【００４０】
図５Ａを参照すると、本考案に係る傾斜部１０３を有する第１組の導電端子６の概略正面図が示される。ソケットコネクタ２のピンの高さが変えられない場合であっても高速信号の要求事項を満たすために端子間の距離を小さくすることが必要であることを考慮すると、端子間の距離を小さくする目的は、第１組の導電端子６の傾斜部１０３によって達成される。図５Ａに示されるように、本考案の第１組の導電端子６の水平部１０１、傾斜部１０３及び垂直部１０２は、それぞれ長さＬ３，Ｌ４，Ｌ５を有するので、第１組の導電端子６は合計でＬ３＋Ｌ４＋Ｌ５に等しい長さとなる。対照的に、図５Ｂに示されるように、従来の導電端子５０は、水平部５０１及び垂直部５０２を有する。水平部５０１及び垂直部５０２の長さはそれぞれＬ１，Ｌ２で示される。このため、導電端子５０の合計長さはＬ１＋Ｌ２に等しい。Ｌ１＝Ｄ１且つＬ２＝Ｄ２であるなら、不等式Ｌ３＋Ｌ４＋Ｌ５＜Ｌ１＋Ｌ２は常に真である。というのは、この三角形の不等式は、任意の三角形について、任意の２辺の長さの合計が残りの片の長さより大きくなければならないことを表している。このため、本考案の傾斜部１０３は、端子間の距離を小さくするので、これにより、高速信号伝送の品質が向上する。
【００４１】
図６Ａ及び図６Ｂを参照すると、本考案の第３実施形態に係るソケットコネクタの分解斜視図及び組立状態が示される。第３実施形態は、第２実施形態と構造がほぼ同じであるが、第２実施形態とは２点異なっている。第一に、第３実施形態の第１組の導電端子６’は、水平部１０１’及び垂直部１０２’のみを有する。第二に、第３実施形態の第１導電端子組６’の端子は、第２実施形態の第１導電端子組６の端子よりも短い。このため、第３実施形態の端子の高さは、高周波の要求事項を満たすと共に、高速信号伝送の品質を向上させる。
【００４２】
図７を参照すると、本考案の第３実施形態に係るソケットコネクタの側断面図が示される。本実施形態において、第１組の導電端子６’及び第２組の導電端子７’の水平部１０１’は、絶縁本体５’の複数の端子溝１１’に受容される。そして、第１組の導電端子６’及び第２組の導電端子７’の垂直部１０２’は後カバー４’の複数の端子溝１１’を貫通する。このため、垂直部１０２’の主要部は後カバー４’の複数の端子溝１１’に受容され、複数の端子溝１１’は垂直部１０２’及び水平部１０１’を取り囲む。その結果、本考案に係るソケットコネクタ２’のインピーダンス及びＰＣＩｅ  Ｇｅｎ．２の85Ωのシステムインピーダンス間に条件を満たすインピーダンス整合が得られる。
【００４３】
図８を参照すると、本考案に係るソケットコネクタ２の第４組の導電端子９を介して第１組の導電端子６に接続されると共に連結して作動する回路基板の概略図が示される。説明を容易にするために、図８は、回路基板の概略底面図のみを示す。第４組の導電端子９を介して第１組の導電端子６に位置が対応する第１組の接点３２、第２組の接点３３、第３組の接点３４及び第４組の接点３５はそれぞれ、回路基板に配置される。第１組の接点３２は、１１個の接点を有すると共に、ソケットコネクタ２の第１組の導電端子６に位置が対応する。第１組の接点３２は、横方向の距離が0.8mmであり、縦方向の距離が1.2mmであることを特徴とする。第２組の接点３３は、７個の接点を有すると共に、ソケットコネクタ２の第２組の導電端子７に位置が対応する。第２組の接点３３は、距離が0.8mmであることを特徴とする。第３組の接点３４は、７個の接点を有すると共に、ソケットコネクタ２の第３組の導電端子８に位置が対応する。第３組の接点３４は、距離が1.27mmであることを特徴とする（図には接点Ｓ３及び接点Ｓ４が示される）。第４組の接点３５は、６個の接点を有すると共に、ソケットコネクタ２の第４組の導電端子９に位置が対応する。第４組の接点３５は、距離が１mmであることを特徴とする（図には接点Ｐ４及び接点Ｐ５が示される）。
【００４４】
本実施形態において、第１組の導電端子６は参照番号１〜１１で示されたピンを有する。参照番号１，４，７，８，１１は接地ピンを示す。参照番号２，３は基準クロック差動信号対ピンを示す。参照番号５，６はデータライン送信端差動信号対ピンを示す。参照番号９，１０はデータライン受信端差動信号対ピンを示す。参照番号１〜１１で示されたピンは、高速信号伝送ピンであり、交互に３列に配列される。参照番号１，４，７，１０で示されたピンは、第３組の導電端子から最も遠い列に位置する。参照番号２，５，８，１１で示されたピンは、第３組の導電端子に最も近い列に位置する。参照番号２，５，８，１１で示されたピンは、第３組の導電端子及び参照番号１，４，７，１０で示されたピンと交互である。参照番号３，６，９で示されたピンは、参照番号１，４，７，１０で示されたピン及び参照番号２，５，８，１１で示されたピンの間に位置し、参照番号１，４，７，１０で示されたピン及び参照番号２，５，８，１１で示されたピンと交互である。
【００４５】
第２組の導電端子７は、参照番号１２〜１８で示されたピンを有する。参照番号１２は、補助電力ピンとして作用する５Ｖの電力ピンを示す。参照番号１３は、基準クロックが要求された信号ピンを示す。参照番号１４は再活性化信号リンクピンを示す。参照番号１５は基礎リセットピンを示す。参照番号１６はシステム管理バスデータピンを示す。参照番号１７はシステム管理バスクロックピンを示す。参照番号１８はホットスワップ検知ピンを示す。参照番号１２〜１８は、低速信号伝送ピン及び電力伝送ピンを示す。参照番号１２〜１８で示されたピンは２列に交互に配列される。参照番号１３，１５，１７で示されたピンは、第４組の導電端子から最も遠い列に配列される。参照番号１２，１４，１６，１８で示されたピンは、第４組の導電端子に最も近い列に配置され、参照番号１３，１５，１７で示されたピンと交互である。
【００４６】
ピンＳ１〜Ｓ７を有する第３組の導電端子８は、第１組の導電端子６の下に配置される。ピンＰ１〜Ｐ６を有する第４組の導電端子９は、第２組の導電端子７の下に配置される。電力ピンはＰ２及びＰ３でそれぞれ示されるので、複数組の導電端子に含まれ且つ電力信号端子組から最も遠く位置するピンは、接地ピン（参照番号１で示され且つ第１組の導電端子６に含まれるピン）である。しかし、残りのピンは、当業者に周知であるので、簡潔にするために本明細書では詳細に説明しない。
【００４７】
電力信号端子組（第４組の導電端子９）は、ＳＡＴＡプロトコルで規定された電力伝送の要求事項に適合するように配列され、低速信号端子組（第２組の導電端子７）と共に、絶縁本体５の内部の対向する２側壁の端子溝１１の内側に交互の２列に配置される。高速信号端子組（第１組の導電端子６）は、絶縁本体５の内部の一側壁の端子溝１１の内側に交互の３列に配置される。ここで、側壁は、電力信号端子組の側壁に対向していない。
【００４８】
本明細書に開示された、ＰＣＩｅ信号を伝送するためのピンは、第１組の導電端子６及び第２組の導電端子７のピンの他に、参照符号Ｐ２，Ｐ３で示されたオリジナルＳＡＴＡ信号ピンの電力ピンを具備する。
【００４９】
本考案の第１組の導電端子６の２本の接地信号ピン（参照番号７，８で表示）及び２対の差動対信号ピン（参照番号５，６，９，１０で表示）に関し、参照番号５，６で示された差動対信号ピンは回路基板の接点ＰＥＴＸ−及び接点ＰＥＴＸ＋に接続されるのに対し、参照番号９，１０で示された差動対信号ピンは接点ＰＥＲＸ及び接点ＰＥＲＸ−に接続される。この結果、接点ＰＥＴＸ及び接点ＰＥＲＸ間に配置された２個の接地接点は、２対の差動対信号近接端部のノイズ干渉を低減するために、第１組の導電端子６の２本の接地信号ピン（参照番号７，８で表示）に接続される。
【００５０】
図９Ａないし図９Ｄを参照すると、本考案は、外部データ入力デバイス（図示せず）に配置されたプラグコネクタ１をさらに提供する。プラグコネクタ１は、絶縁本体１６、複数組の導電端子、及び後カバー３を具備する。複数組の導電端子は、２タイプ、すなわち信号端子組及び電力端子組である。プラグコネクタ１には３組の信号端子、すなわち第５組の導電端子１７、第６組の導電端子１８及び第７組の導電端子１９がある。電力端子組は第８組の導電端子２０である。絶縁本体１６は、１個の薄型ＳＡＴＡ型スロット２１、２個のＬ形舌片部材２２、及び複数組の導電端子と係合するための複数の端子溝２３を有する。第５組の導電端子１７は高速信号端子組である。第６組の導電端子１８は低速信号端子組である。第７組の導電端子１９はＳＡＴＡ信号端子組である。
【００５１】
図１０を参照すると、本考案の一実施形態における導電端子組１７，１８，１９，２０の分解斜視図が示される。導電端子組１７，１８，１９，２０はそれぞれ、接触部１０４、半田付け部１０５、並びに接触部１０４及び半田付け部１０５を連結する曲げ部１０６を有する。導電端子組１７，１８の接触部１０４は、Ｌ形舌片部材２２の上面の複数の端子溝２３に受容される。導電端子組１９，２０の接触部１０４は、Ｌ形舌片部材２２の下面の複数の端子溝２３に受容される。このため、信号端子組（第５組の導電端子１７、第６組の導電端子１８及び第７組の導電端子１９）及び電力端子組（第８組の導電端子２０）はそれぞれ、Ｌ形舌片部材２２の異なる２面に配置される。第５組の導電端子（高速信号端子組）は、一方のＬ形舌片部材２２の上面の複数の端子溝２３に配置される。第７組の導電端子（ＳＡＴＡ信号端子組）は、高速信号端子組とは異なるＬ形舌片部材２２の下面の複数の端子溝２３に配置される。第６組の導電端子（低速信号端子組）は、他方のＬ形舌片部材２２の上面の複数の端子溝２３に配置される。第８組の導電端子（電力端子組）は、低速信号端子組とは異なるＬ形舌片部材２２の下面の複数の端子溝２３に配置される。電力端子組は、ＳＡＴＡプロトコルに規定された電力伝送の要求事項に適合するように配列される。信号端子組は、ＰＣＩｅプロトコルに規定された信号伝送の要求事項に適合するように配列される。後カバー３は絶縁本体１６に連結される。後カバー３は、導電端子組１７，１８，１９，２０の曲げ部１０６を受容し取り囲むための複数の端子溝２４を有する。
【００５２】
図９及び図１０を参照すると、本実施形態において、第５組の導電端子１７、第６組の導電端子１８、及び第８組の導電端子２０は、ＰＣＩｅ信号を伝送するためのピンである。第５組の導電端子１７及び第６組の導電端子１８の中の導電端子は、横方向に0.8mmの距離で互いに離間している。第８組の導電端子２０の導電端子は、横方向に１mmの距離で互いに離間している。第７組の導電端子１９及び第８組の導電端子２０の目的は、ＳＡＴＡ信号を伝送することである。第７組の導電端子１９の導電端子は、横方向に1.27mmの距離で互いに離間している。
【００５３】
本考案の本実施形態において、第５組の導電端子１７は１１本のピンを有する。第５組の導電端子１７の１１本のピンは高速信号伝送ピンである。第５組の導電端子１７の１１本のピンは、第１組の導電端子６と同じ機能を有するので、簡潔にするために詳細は繰り返して説明しない。第６組の導電端子１８は７本のピンを有する。第６組の導電端子１８の７本のピンは低速信号伝送ピンである。第６組の導電端子１８の７本のピンは、第２組の導電端子７と同じ機能を有するので、簡潔にするために詳細は繰り返して説明しない。第７組の導電端子１９は７本のピンを有する。第７組の導電端子１９の７本のピンはＳＡＴＡ信号伝送ピンである。第８組の導電端子２０は６本のピンを有する。第８組の導電端子２０の６本のピンは電力信号伝送ピンである。第８組の導電端子２０の６本のピンは、第４組の導電端子９と同じ機能を有するので、簡潔にするために詳細は繰り返して説明しない。複数組の端子（導電端子組）のうち電力信号端子組から最も遠いピンは、接地ピンである。
【００５４】
図１１Ａ及び図１１Ｂを参照すると、本考案の第３実施形態に係る、互いに接続されるソケットコネクタ及びプラグコネクタの分解斜視図及び組立状態が示される。プラグコネクタ１及びソケットコネクタ２が互いに嵌合すると、ソケットコネクタ２の前端はプラグコネクタ１の薄型ＳＡＴＡ型スロット２１に受容され、Ｌ形舌片部材２２は薄型ＳＡＴＡ型ポート１０に受容される。この結果、プラグコネクタ１の導電端子組１７，１８，１９，２０はソケットコネクタ２の導電端子組６，７，８，９にそれぞれ結合され、接触部１０４は水平部１０１に電気接続される。
【００５５】
図１２を参照すると、本考案に係るプラグコネクタ１の第８組の導電端子を介して第５組の導電端子に接続されると共に連結して作動する回路基板の概略図が示される。説明を容易にするために、図８は、回路基板の概略底面図のみを示す。第５組の導電端子１７（高速信号伝送ピン）及び第６組の導電端子１８（低速信号伝送ピン）にそれぞれ位置が対応する第５組の接点４２及び第６組の接点４３は、表面実装技術（ＳＭＴ）で回路基板に実装される。第５組の接点４２は、１１個の接点を有すると共に、プラグコネクタ１の第５組の導電端子１７に位置が対応し、横方向の距離が0.8mmである。第６組の接点４３は、７個の接点を有すると共に、プラグコネクタ１の第６組の導電端子１８に位置が対応し、横方向の距離が0.8mmである。複数組の端子（導電端子組）はそれぞれ、接触部１０４及び半田付け部１０５を有する。高速信号伝送ピン及び低速信号伝送ピンの半田付け部１０５は、ＳＭＴにより回路基板に固定される。第７組の導電端子１９及び第８組の導電端子２０にそれぞれ位置が対応する第７組の接点４４及び第８組の接点４５は、ピンスルーホール（ＰＴＨ）技術で回路基板に配置される。第７組の導電端子１９および第８組の導電端子２０の半田付け部１０５は、ＰＴＨ技術により回路基板に固定される。プラグコネクタ１に上述のハイブリッドフットプリント（ＳＭＴ及びスルーホール）を仮定すると、内部対スキューを低減するように第５組の導電端子１７及び第６組の導電端子１８がＳＭＴにより実装され、これにより、ＰＣＩｅ  Ｇｅｎ．２プロトコルに規定されたコネクタ高周波特性の要求事項を満たす。
【００５６】
本考案に係るソケットコネクタ及びプラグコネクタは、薄型ＳＡＴＡコネクタの原構造に基づくと共に、ＰＣＩｅ信号を伝送するための端子組（導電端子組）を付加的に具備する。このため、本考案に係るソケット及びプラグコネクタは、ＳＡＴＡプロトコル及びＰＣＩｅ  Ｇｅｎ．２の双方に従う。本考案に係るソケットコネクタの第１組の導電端子及び第２組の導電端子の縦方向の距離を1.2mmに減少させ、本考案に係るプラグコネクタの第５組の導電端子及び第６組の導電端子の横方向の距離を0.8mmに設定し、プラグコネクタにハイブリッドフットプリント（ＳＭＴ及びスルーホール）を適用することにより、内部対スキューを低減することが実現可能になる。ソケットコネクタ及びプラグコネクタに多くの導電端子組の垂直部を取り囲むための後カバーを設けることにより、コネクタの差動インピーダンス及びＰＣＩｅ  Ｇｅｎ．２の85Ωのシステム差動インピーダンスの条件を満たすインピーダンス整合を確保し、共振周波数を高周波へ移動させ、図１３に示されるようにＰＣＩｅに規定された信号減衰の要求事項を満たす。この結果、本考案に係るソケットコネクタ及びプラグコネクタは、ＳＡＴＡプロトコル及びＰＣＩｅ  Ｇｅｎ．２プロトコルに従うばかりでなく、最適化を達成する。
【００５７】
本考案に係るコネクタの利点は以下の通りである。
【００５８】
１．コネクタの外観及びポートのため、薄型ＳＡＴＡコネクタは、ＰＣＩｅ信号を伝送し、ＰＣＩｅ  Ｇｅｎ．２プロトコルに準拠する他のデバイスとの使用に適する。
【００５９】
２．コネクタは、ＳＡＴＡ信号を伝送するための複数組の端子（導電端子組）を具備する。ＰＣＩｅ信号を伝送するための複数組の端子の電力信号伝送ピンは、ＳＡＴＡ信号を伝送するための複数組の端子（導電端子組）に連動して作動できるので、ＳＡＴＡプロトコルに準拠する他のデバイスとの使用に適する。
【００６０】
３．幅及び高さの観点でコネクタの空間的制限があるにもかかわらず、導電端子組の合計長さは、高速信号伝送の品質を向上するよう短くできる。本考案に係るソケットコネクタの特定の１個の導電端子組の水平部及び垂直部間に配置された傾斜部は、導電端子組の合計長さを短くするよう作用する。
【００６１】
好適な実施形態により本考案を説明した。しかし、当業者であれば、好適な実施形態は本考案の例示に過ぎず、本考案のハイブリッドをこれらに限定するものと解釈するものと理解すべきでない。このため、当業者であれば、本考案の真髄及び範囲から逸脱することなく、上述の実施形態に種々の変形、変更ができることを明確に理解すべきである。
【符号の説明】
【００６２】
１      プラグコネクタ（コネクタ）
２      ソケットコネクタ（コネクタ）
３      後カバー
４      後カバー
５      絶縁本体
６      第１組の導電端子（高速信号端子組）
７      第２組の導電端子（低速信号端子組）
９      第４組の導電端子（電力信号端子組）
１０    薄型ＳＡＴＡ型ポート
１１    端子溝
１２    電力ピン（補助電力ピン）
１７    第５組の導電端子（高速信号端子組）
１８    第６組の導電端子（低速信号端子組）
２０    第８組の導電端子（電力信号端子組）
２２    Ｌ形舌片部材
２３    端子溝
１０１  水平部
１０２  垂直部
１０４  接触部
１０５  半田付け部
【図１】
0003174962.tif 000003
【図２Ａ】
0003174962.tif 000004
【図２Ｂ】
0003174962.tif 000005
【図３】
0003174962.tif 000006
【図４】
0003174962.tif 000007
【図５Ａ】
0003174962.tif 000008
【図５Ｂ】
0003174962.tif 000009
【図６Ａ】
0003174962.tif 000010
【図６Ｂ】
0003174962.tif 000011
【図７】
0003174962.tif 000012
【図８】
0003174962.tif 000013
【図９Ａ】
0003174962.tif 000014
【図９Ｂ】
0003174962.tif 000015
【図９Ｃ】
0003174962.tif 000016
【図９Ｄ】
0003174962.tif 000017
【図１０】
0003174962.tif 000018
【図１１Ａ】
0003174962.tif 000019
【図１１Ｂ】
0003174962.tif 000020
【図１２】
0003174962.tif 000021
【図１３】
0003174962.tif 000022
【手続補正書】
【提出日】平成24年2月14日(2012.2.14)
【手続補正１】
【補正対象書類名】実用新案登録請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【実用新案登録請求の範囲】
【請求項１】
薄型ＳＡＴＡコネクタの外観及び基本構造を有し、ＰＣＩｅ信号を伝送するための複数組の導電端子を具備するコネクタであって、
前記複数組の導電端子は、高速信号端子組、低速信号端子組及び電力信号端子組を具備し、この結果、前記コネクタは、ＰＣＩｅ  Ｇｅｎ．２プロトコルに準拠する他のデバイスと共に使用することに適することを特徴とするコネクタ。
【請求項２】
ＳＡＴＡ信号を伝送するための複数組の導電端子をさらに具備し、
前記電力信号端子組は、ＳＡＴＡプロトコルに準拠する他のデバイスと共に使用することに適するように、ＳＡＴＡ信号を伝送するためのピンを単独で有することを特徴とする請求項１記載のコネクタ。
【請求項３】
前記コネクタは絶縁本体をさらに具備し、
前記絶縁本体は、薄型ＳＡＴＡ型ポート、及び前記複数組の導電端子と係合するための複数の端子溝を有し、
前記電力信号端子組は、ＳＡＴＡプロトコルに規定された電力伝送の要求事項に適合するように配列され、前記低速信号端子組と共に、前記絶縁本体内部の対向する２側壁上且つ交互の２列の端子溝の内側に配置され、
前記高速信号端子組は、前記絶縁本体の内部の側壁上且つ交互の３列の端子溝の内側に配置され、
前記側壁は、前記電力信号端子組の側壁に対向していないことを特徴とする請求項１又は２記載のコネクタ。
【請求項４】
前記低速信号端子組はそれぞれ、補助電力ピンを具備することを特徴とする請求項３記載のコネクタ。
【請求項５】
交互の２列に配列された前記低速信号端子組はそれぞれ、補助電力ピンを具備することを特徴とする請求項３記載のコネクタ。
【請求項６】
前記コネクタは、外部データ入力装置に配置されると共に、絶縁本体を具備し、
前記絶縁本体は、薄型ＳＡＴＡ型スロット、２個のＬ形舌片部材、及び前記複数組の導電端子と係合するための複数の端子溝を有し、
前記電力信号端子組は、ＳＡＴＡプロトコルに規定された電力伝送の要求事項に適合する方法で配列されると共に、前記低速信号端子組と共に、一方の前記Ｌ形舌片部材の異なる２側面に配置されることを特徴とする請求項１又は２記載のコネクタ。
【請求項７】
前記複数組の導電端子に含まれ、前記電力信号端子組から最も離れて位置するピンは、接地ピンであることを特徴とする請求項６記載のコネクタ。
【請求項８】
ＳＡＴＡ信号を伝送するためのピンは、前記高速信号端子組とは異なる一方の前記Ｌ形舌片部材の側面の前記端子溝に配置されることを特徴とする請求項６記載のコネクタ。
【請求項９】
前記低速信号端子組はそれぞれ、補助電力ピンを具備することを特徴とする請求項６記載のコネクタ。
【請求項１０】
前記導電端子組はそれぞれ、接触部及び半田付け部を有し、
前記高速信号端子組及び前記低速信号端子組の前記半田付け部は、表面実装技術により回路基板に固定され、
他の信号を伝送するためのピンの前記半田付け部は、ピンスルーホール技術により前記回路基板に固定されることを特徴とする請求項６記載のコネクタ。