(57)【特許請求の範囲】
【請求項１】
フライバックコンバータであって、
変圧器であって、入力電圧信号を受信するための第１の端部と、第２の端部とを含む一次巻線と、出力電圧信号を提供するための第１の端部と、第２の端部とを含む二次巻線とを含む、前記変圧器と、
第１のスイッチであって、前記一次巻線の前記第２の端部と結合される第１の端子と、第１の定電圧ノードと結合される第２の端子と、第１のスイッチング制御信号を受信するための第１の制御端子とを含む、前記第１のスイッチと、
第２のスイッチであって、前記二次巻線の前記第２の端部と結合される第１の端子と、第２の定電圧ノードと結合される第２の端子と、第２のスイッチング制御信号を受信するための第２の制御端子とを含む、前記第２のスイッチと、
第１の制御回路であって、前記第１のスイッチの第１のスイッチ電圧が第１の閾値を下回って遷移することに応答して、前記一次巻線において電流を第１の方向に流し得るように、コンバータサイクルにおけるノンゼロの第１の時間期間に、前記第１のスイッチをオンにするために前記第１のスイッチング制御信号を提供するための、前記第１の制御回路と、
前記コンバータサイクルにおける前記第１の時間期間に続く非ゼロの第２の時間期間に、前記第２のスイッチをオンにするために前記第２のスイッチング制御信号を提供するための第２の制御回路であって、後続のコンバータサイクルを開始し、ゼロ電圧スイッチング（ＺＶＳ）状態で又はその近辺で前記第１のスイッチを動作させるために、前記第１のスイッチ電圧を前記第１の閾値を下回って遷移させるように前記第１のスイッチの静電容量を少なくとも部分的に放電するため、前記一次巻線において電流を第２の方向に流すために、前記第２のスイッチの第２のスイッチ電圧が第２の閾値を下回って遷移することに応答して、前記コンバータサイクルにおける非ゼロの第３の時間期間に、前記第２のスイッチを再びオンにするために前記第２のスイッチング制御信号を提供するように作用し得る、前記第２の制御回路と、
を含む、フライバックコンバータ。
【請求項２】
請求項１に記載のフライバックコンバータであって、
前記第２のスイッチがオフである間に、前記第２のスイッチ電圧が一連のピークと谷とを含む共振リンギングを被り、
前記第２の制御回路が、前記谷の特定の１つにおいて又はその近辺で前記第２のスイッチ電圧が前記第２の閾値を下回って遷移することに応答して、前記第３の時間期間に、前記第２のスイッチをオンにするために前記第２のスイッチング制御信号を提供するように作用し得る、フライバックコンバータ。
【請求項３】
請求項２に記載のフライバックコンバータであって、
前記第２の制御回路が、コンバータ出力信号に少なくとも部分的に従って前記第３の時間期間に前記第２のスイッチを再びオンにするための前記谷の前記特定の１つを選択する、フライバックコンバータ。
【請求項４】
請求項３に記載のフライバックコンバータであって、
前記第２の制御回路が、セットポイント信号に従って前記コンバータ出力信号を少なくとも部分的にレギュレートするために、前記コンバータサイクルのスイッチング周波数と期間とを選択的に調節するため、前記第３の時間期間に前記第２のスイッチを再びオンにするための前記谷の前記特定の１つを選択する、フライバックコンバータ。
【請求項５】
請求項４に記載のフライバックコンバータであって、
前記第２の制御回路が前記コンバータ出力信号を直接感知する、フライバックコンバータ。
【請求項６】
請求項４に記載のフライバックコンバータであって、
前記第２の制御回路が、前記変圧器の前記二次側の１つ又は複数の感知された条件に従って前記コンバータ出力信号を演算する、フライバックコンバータ。
【請求項７】
請求項１に記載のフライバックコンバータであって、
前記第１の制御回路が、コンバータ出力信号をレギュレートするために前記第１の時間期間を選択的に調節する、フライバックコンバータ。
【請求項８】
請求項１に記載のフライバックコンバータであって、
第３のスイッチであって、前記入力電圧信号を受け取るように結合される第１の端子と、前記一次巻線の前記第１の端部と結合される第２の端子と、第３のスイッチング制御信号を受信するための第３の制御端子とを含む、前記第３のスイッチと、
第１のダイオードであって、前記一次巻線の前記第２の端部に接続される第１のアノードと、前記第３のスイッチの前記第１の端子に接続される第１のカソードとを含む、前記第１のダイオードと、
第２のダイオードであって、前記第１の定電圧ノードに接続される第２のアノードと、前記一次巻線の前記第１の端部に接続される第２のカソードとを含む、前記第２のダイオードと、
を更に含み、
前記第１の制御回路が、前記第１のスイッチがオンであるときに前記第３のスイッチをオンにするために、前記第１のスイッチがオフであるときに前記第３のスイッチをオフにするために、前記第３のスイッチング制御信号を提供するように作用し得る、フライバックコンバータ。
【請求項９】
請求項８に記載のフライバックコンバータであって、
前記第２のスイッチがオフである間に、前記第２のスイッチ電圧が一連のピークと谷とを含む共振リンギングを被り、
前記第２の制御回路が、前記第２のスイッチの第２のスイッチ電圧が前記谷の特定の１つにおいて又はその近辺で前記第２の閾値を下回って遷移することに応答して、前記第３の時間期間に、前記第２のスイッチをオンにするために前記第２のスイッチング制御信号を提供するように作用し得る、フライバックコンバータ。
【請求項１０】
請求項９に記載のフライバックコンバータであって、
前記第２の制御回路が、コンバータ出力信号に少なくとも部分的に従って、前記第３の時間期間に、前記第２のスイッチを再びオンにするための前記複数の谷のうちの前記特定の１つを選択する、フライバックコンバータ。
【請求項１１】
フライバックコンバータを動作させるための集積回路（ＩＣ）であって、
第１のスイッチであって、変圧器の一次巻線と結合するための第１の端子と、第１の定電圧ノードと結合するための第２の端子と、第１のスイッチング制御信号を受信するための第１の制御端子とを含む、前記第１のスイッチと、
第２のスイッチであって、前記変圧器の二次巻線と結合するための第１の端子と、第２の定電圧ノードと結合するための第２の端子と、第２のスイッチング制御信号を受信するための第２の制御端子とを含む、前記第２のスイッチと、
前記第１のスイッチの第１のスイッチ電圧が第１の閾値を下回って遷移することに応答して、前記一次巻線において電流が第１の方向に流れ得るようにコンバータサイクルにおける非ゼロの第１の時間期間に、前記第１のスイッチをオンにするために前記第１のスイッチング制御信号を提供するための第１の制御回路と、
前記コンバータサイクルにおける前記第１の時間期間に続く非ゼロの第２の時間期間に、前記第２のスイッチをオンにするために前記第２のスイッチング制御信号を提供するための第２の制御回路であって、後続のコンバータサイクルを開始し、ゼロ電圧スイッチング（ＺＶＳ）状態で又はその近辺で前記第１のスイッチを動作させるために前記第１のスイッチ電圧を前記第１の閾値を下回って遷移させるように前記第１のスイッチの静電容量を少なくとも部分的に放電するため、前記一次巻線において電流を第２の方向に流すために、前記第２のスイッチの第２のスイッチ電圧が第２の閾値を下回って遷移することに応答して、前記コンバータサイクルにおける非ゼロの第３の時間期間に、前記第２のスイッチを再びオンにするために前記第２のスイッチング制御信号を提供するように作用し得る、前記第２の制御回路と、
を含む、ＩＣ。
【請求項１２】
請求項１１に記載のＩＣであって、
前記第２のスイッチがオフである間に、前記第２のスイッチ電圧が一連のピークと谷とを含む共振リンギングを被り、
前記第２の制御回路が、前記谷の特定の１つにおいて又はその近辺で前記第２のスイッチ電圧が前記第２の閾値を下回って遷移することに応答して、前記第３の時間期間に、前記第２のスイッチをオンにするために前記第２のスイッチング制御信号を提供するように作用し得る、ＩＣ。
【請求項１３】
請求項１２に記載のＩＣであって、
前記第２の制御回路が、コンバータ出力信号に少なくとも部分的に従って、前記第３の時間期間に、前記第２のスイッチを再びオンにするための前記谷の前記特定の１つを選択する、ＩＣ。
【請求項１４】
請求項１３に記載のＩＣであって、
前記第２の制御回路が、セットポイント信号に従って前記コンバータ出力信号を少なくとも部分的にレギュレートするために、前記コンバータサイクルのスイッチング周波数と期間とを選択的に調節するため、前記第３の時間期間に、前記第２のスイッチを再びオンにするための前記谷の前記特定の１つを選択する、ＩＣ。
【請求項１５】
請求項１１に記載のＩＣであって、
前記第１の制御回路が、コンバータ出力信号をレギュレートするために前記第１の時間期間を選択的に調節する、ＩＣ。
【請求項１６】
請求項１１に記載のＩＣであって、
第３のスイッチであって、入力電圧信号を受け取るように結合される第１の端子と、前記一次巻線の第１の端部と結合される第２の端子と、第３のスイッチング制御信号を受信するための第３の制御端子とを含む、前記第３のスイッチと、
第１のダイオードであって、前記一次巻線の第２の端部に接続される第１のアノードと、前記第３のスイッチの前記第１の端子に接続される第１のカソードとを含む、前記第１のダイオードと、
第２のダイオードであって、前記第１の定電圧ノードに接続される第２のアノードと、前記一次巻線の前記第１の端部に接続される第２のカソードとを含む、前記第２のダイオードと、
を更に含み、
前記第１のスイッチの前記第１の端子が、前記一次巻線の前記第２の端部と結合され、
前記第１の制御回路が、前記第１のスイッチがオンであるときに前記第３のスイッチをオンにするために、前記第１のスイッチがオフであるときに前記第３のスイッチをオフにするために、前記第３のスイッチング制御信号を提供するように作用し得る、ＩＣ。
【請求項１７】
コンバータ変圧器の一次巻線と結合される第１のスイッチと、前記コンバータ変圧器の二次巻線と結合される第２のスイッチとを有するフライバックコンバータを動作させる方法であって、一連のコンバータサイクルの各々において、
前記第１のスイッチの第１のスイッチ電圧が第１の閾値を下回って遷移することに応答して、前記一次巻線において電流が第１の方向に流れ得るように、非ゼロの第１の時間期間に、前記第１のスイッチをオンにすることと、
前記第１の時間期間の後に前記第１のスイッチをオフにすることと、
前記第１の時間期間の後の非ゼロの第２の時間期間に前記第２のスイッチをオンにすることと、
前記第２の時間期間の後に前記第２のスイッチをオフにすることと、
後続のコンバータサイクルを開始し、ゼロ電圧スイッチング（ＺＶＳ）状態で又はその近辺で前記第１のスイッチを動作させるため前記第１のスイッチ電圧を前記第１の閾値を下回って遷移させるように前記第１のスイッチの静電容量を少なくとも部分的に放電するため、前記一次巻線において電流を第２の方向に流すために、前記第２のスイッチの第２のスイッチ電圧が第２の閾値を下回って遷移することに応答して、非ゼロの第３の時間期間に、前記第２のスイッチを再びオンにすることと、
を含む、方法。
【請求項１８】
請求項１７に記載の方法であって、
前記第２のスイッチがオフである間に、前記第２のスイッチ電圧が一連のピークと谷とを含む共振リンギングを被り、
前記方法が、前記谷の特定の１つにおいて又はその近辺で前記第２のスイッチ電圧が前記第２の閾値を下回って遷移することに応答して、前記第３の時間期間に前記第２のスイッチをオンにすることを更に含む、方法。
【請求項１９】
請求項１８に記載の方法であって、
コンバータ出力信号に少なくとも部分的に従って、前記第３の時間期間に、前記第２のスイッチを再びオンにするための前記谷の前記特定の１つを選択することを更に含む、方法。
【請求項２０】
請求項１９に記載の方法であって、
前記コンバータ出力信号を少なくとも部分的にレギュレートするために前記コンバータサイクルのスイッチング周波数と期間とを選択的に調節するため、前記第３の時間期間に前記第２のスイッチを再びオンにするための前記谷の前記特定の１つを選択することを更に含む、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、概してフライバックコンバータに関し、更に特定して言えば、ソフトスイッチング、及び同期的に整流されたフライバックコンバータに関連する。
【背景技術】
【０００２】
同期整流器は、出力負荷を駆動するためＤＣ−ＤＣ変換を実施するために用いられ、ここで、受動整流フライバックコンバータに比して効率の利点を提供するため二次側スイッチを備えるフライバックコンバータを構築するために、変圧器がしばしば用いられる。多くの応用例において、効率は主要な設計目標であり、一次及び二次側スイッチにおけるスイッチング損失及び導通損失を低減又は緩和することが望ましい。ソフトスイッチング又はゼロ電圧スイッチング（ＺＶＳ）は、スイッチの電圧が低（好ましくはゼロ）であるとき一次及び／又は二次側スイッチをオンにすることに関与する。理想的には、ゼロボルトでのスイッチングは、スイッチング損失を最小化するが、これは、電界効果トランジスタ（ＦＥＴ）タイプのスイッチのドレイン・ソース静電容量に起因して困難である。導通損失は、スイッチがオンにされる間起こり、より大きなスイッチを用いることにより低減され得、それにより、オン状態抵抗（ＦＥＴスイッチに対するドレイン・ソース抵抗ＲＤＳＯＮなど）が低減される。しかし、より大きなトランジスタ寸法は、スイッチ静電容量の増大につながる。そのため、ソフトスイッチング制御がないと、導通損失を緩和するためにトランジスタサイズを単に増大させることは、スイッチング損失を増大させる。また、同期的に整流されたフライバックコンバータの一次側スイッチに対してシンプルなソフトスイッチングを実施する能力は、広範囲の、入力電圧、及び出力電圧／電流条件にわたって困難である。或る従来の遷移モード（ＴＭ）同期整流器制御方式は、コンバータ出力電流又は電圧をレギュレートするためにバリー（valley）制御を用い、一次側スイッチは、一次側スイッチングノードにおける共振電圧リングの局所的な最低値又は「谷」でオンにされる。しかし、特に高入力電圧状況では、共振電圧発振は、谷においてもゼロボルトに近づかない。そのため、従来の同期的に整流されたフライバックコンバータに対する広範囲の動作条件にわたって真のゼロ電圧スイッチングが達成され得ず、スイッチング損失はかなりの量となり得る。従って、或る動作条件では、導通損失を増大させ、コンバータ効率を低減する、不連続モード（ＤＭ）スイッチングオペレーションが用いられる必要がある。また、ハードスイッチング（即ち、真のゼロ電圧スイッチングを信頼性を持って達成することが不可能であること）は、導通損失に対抗するためのスイッチサイズの増大を妨げ、同相電磁干渉（ＥＭＩ）の増大につながる。また、一次側スイッチのハードターンオンは、二次側整流器上の電圧の共振を倍増させ得、同期整流器ブロック電圧の増大につながり、また、一層高いＲＤＳＯＮにより生じる導通損失を更に増大させる。従って、改善された同期整流器フライバックコンバータ及び制御手法が、効率を劣化させることなく、増大された電力密度及びスイッチング周波数をサポートするために容量性スイッチング損失を緩和することが望ましい。
【発明の概要】
【０００３】
同期整流されたフライバックコンバータ、集積回路、及び動作方法の記載される例において、一次側の第１のスイッチが、そのスイッチ電圧が第１の閾値を下回って遷移することに応答してオンにされて、変圧器一次巻線において電流を第１の方向に、第１の時間期間、流れさせる。第１のスイッチはオフにされ、負荷を駆動するため変圧器二次からエネルギーを搬送するために、第２の時間期間、二次側スイッチがオンにされる。第２のスイッチ電圧が第２のスイッチを介する共振リンギング電圧波形の一連の谷の一つにおいて第２の閾値を下回って遷移することに応答して、第２のスイッチは、第３の時間期間、同じコンバータサイクルにおいて再びオンにされる。第２のスイッチをオフにすることは、後続のコンバータサイクルを開始するため第１のスイッチ電圧を第１の閾値を下回って遷移させるように第１のスイッチ静電容量を放電するために、一次巻線において電流を第２の方向に流れさせる。これらの手法及び回路要素は、スイッチング損失の低減を促進する一方で、導通損失に対抗するためにより大きなサイズのスイッチを用いることを可能にし、従って、コンバータ動作スイッチング周波数が増大され得る。変圧器リークは、或る例において、それをクランプにおいて放散するのではなく、リークエネルギーを入力に戻すために２スイッチフライバックトポロジーを用いることによって緩和され得る。或る例において、第２のスイッチの第２のアクチュエーション（作動）が、一連の共振リンギングピークにおける或る特定の谷及び第２のスイッチ電圧の谷において又はその近辺で着手される。また、或る例において、制御回路が、コンバータ出力信号に少なくとも部分的に従って、第３の時間期間、第２のスイッチを再びオンにするための谷の特定の一つを選択する。二次側制御に対する谷の選択は、二次側レギュレーションを提供するために、或る例においてコンバータ出力をレギュレートするように周波数変調を実装するために用いられる。或る例において、一次側レギュレーションが用いられる。
【図面の簡単な説明】
【０００４】
【図１】同期的に整流されたフライバックコンバータの概略図であり、このフライバックコンバータは、変圧器一次巻線と結合され、第１の制御回路により動作される第１のスイッチと、所与のコンバータサイクルにおける複数の二次側スイッチアクチュエーションを実装するために第２の制御回路からの制御信号に従ったオペレーションのため、変圧器二次巻線と出力負荷との間に結合される第２のスイッチとを備える。
【０００５】
【図２】同期的に整流されたフライバックコンバータを動作させる方法を説明するフローチャートである。
【０００６】
【図３】図１のコンバータにおける信号の波形図であり、二次側スイッチが、第２のスイッチ電圧の第２の共振谷において又はその近辺で、所与のコンバータサイクルにおいて第２の時間、脈動される。
【０００７】
【図４】図１のコンバータにおける信号の波形図であり、二次側スイッチが、第２のスイッチ電圧の第４の共振谷において又はその近辺で、所与のコンバータサイクルにおいて第２の時間、脈動される。
【０００８】
【図５】第１及び第２の一次側スイッチを備える、第２の例示の同期的に整流されたフライバックコンバータの概略図である。
【発明を実施するための形態】
【０００９】
図面において、各特徴は必ずしも一定の縮尺で描いてはいない。第１のデバイスが、第２のデバイスに結合するか又は第２のデバイスと結合される場合、その接続は、直接的な電気的接続を介してもよく、又は一つ又は複数の介在するデバイス及び接続を介した間接的電気的接続を介してもよい。
【００１０】
図１は、同期的に整流されたフライバックコンバータシステム１００を示し、フライバックコンバータシステム１００は、負荷１２５を駆動するためにＤＣ電圧源１０２からの入力電力を変換するため、変圧器１０４、一次側又は第１のスイッチＳ１、及び二次側又は第２のスイッチＳ２を含む。第１のスイッチＳ１は、第１の制御回路１１４によって提供される第１のスイッチング制御信号ＳＣ１により動作され、第２のスイッチＳ２は、第２の制御回路１３０からの第２のスイッチング制御信号ＳＣ２に従って動作される。一例において、スイッチＳ１及びＳ２及び制御回路１１４及び１３０は、外部ＤＣソース１０２から入力電圧ＶＩＮを受信するための、一つ又は複数の接地接続、外部変圧器１０４への接続、及び外部負荷１２５に出力電圧ＶＯを提供するための、端子又はピン又はその他の適切な接続を備える集積回路（ＩＣ）１０１において提供される。他の例において、変圧器１０４はＩＣ１０１内に含まれてもよい。他の例において、外部の第１及び第２のスイッチＳ１及びＳ２を制御するための接続のため適切なピンを備えるコントローラＩＣ１０１を用いることもできる。図示した例は、ｎチャネル電界効果トランジスタ（ＦＥＴ）スイッチＳ１及びＳ２を含む。例示の実施例の原理に従ってスイッチＳ１及びＳ２を作動させるために適切なスイッチング制御信号ＳＣ１及びＳＣ２を提供するそれぞれの制御回路１１４及び１３０を備えた、ｐチャネルＦＥＴ、バイポーラトランジスタ（ｐ型又はｎ型）又は絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、又はそれらの組み合わせなど、他の種類のスイッチを用いることができる。
【００１１】
変圧器１０４は、一次巻線１０８及び二次巻線１２２を含み、これらは、共通のコア構造（図示せず）の周りに少なくとも部分的に巻かれることなどにより、互いと磁気的に結合される。一次巻線１０８は、入力電圧信号ＶＩＮを受信するための第１の端部１０６と、第１のスイッチＳ１に接続される第２の端部１１０とを含む。第１のスイッチＳ１は、一次巻線１０８の第２の端部１１０と、第１の接地接続又は定電圧ノード１１２（図面においてＧＤ１と示される）との間に結合される。スイッチＳ１は、一次巻線１０８の第２の端部１１０と結合される第１の端子（ドレインＤなど）、第１の定電圧ノード１１２と結合される第２の端子（ソースＳなど）、及び第１のスイッチング制御信号ＳＣ１を受信するための第１の制御端子（ゲートＧなど）を含む。図１にも示されるように、スイッチＳ１は、ソース端子に接続されるアノードと、ドレイン端子に接続されるカソードとを有するボディダイオード、及び概略で第１のスイッチ静電容量ＣＳ１として示されるドレイン・ソーススイッチ静電容量を含む。
【００１２】
オペレーションにおいて、第１のスイッチＳ１は、第１のスイッチング制御信号ＳＣ１が第１の状態（ｎチャネルＦＥＴ  Ｓ１に対しＨＩＧＨなど）にあるときに第１及び第２の端子Ｄ、Ｓ間に第１のスイッチ電流ＩＳ１を選択的に流す、オン状態又は状況に置かれる。この状況において、電流ＩＬｍ＋ＩＳ１が、第１のスイッチＳ１を介して流れる電流ＩＳ１と、一次巻線１０８の励磁インダクタンスＬｍに関連付けられる電流ＩＬｍとを含んで、入力源１０２から第１の端部１０６に流れる。第１のスイッチング制御信号ＳＣ１が、異なる第２の状態（ＬＯＷなど）にあるとき、第１のスイッチＳ１は、第１及び第２の端子Ｄ及びＳ間に電流が流れないようにするオフ状態又は状況にある。
【００１３】
変圧器１０４の二次巻線１２２は、負荷１２５を駆動するために出力電圧信号ＶＯを提供するための第１の端部１２４、及び第２のスイッチＳ２と結合される第２の端部１２６を含む。スイッチＳ２は、二次巻線１２２の第２の端部１２６と結合される第１の端子（ドレインＤなど）、及びＧＮＤ２と示される第２の定電圧ノード１２８と結合される第２の端子（ソースＳなど）を含む。また、スイッチＳ２は、第２の制御回路１３０から第２のスイッチング制御信号ＳＣ２を受け取るように結合される第２の制御端子（ゲートＧなど）を含む。図１に更に示されるように、第２のスイッチＳ２は、ボディダイオード、及びＣＳ２として示される第２のスイッチ静電容量を含む。第２のスイッチング制御信号ＳＣ２が第１の状態（ｐチャネルＦＥＴ  Ｓ２に対してＨＩＧＨなど）にあるとき、第２のスイッチＳ２は、第２のスイッチ電流ＩＳ２を、そのソース端子Ｓとドレイン端子Ｄとの間（巻線１２２の第２の端部１２６と第２の定電圧ノード１２８との間など）に流し得るように、オン状態又は状況で動作する。この構成において、出力電流ＩＯは、二次巻線１２２の第１の端部１２４と出力負荷１２５との間を流れる。Ｓ２は、信号ＳＣ２が異なる第２の状態（ＬＯＷなど）にあるとき、そのソース端子Ｓとドレイン端子Ｄとの間に電流が流れないようにするため、オフ状態又は状況で動作する。図示した例は、二次巻線１２２の下側端部１２６と第２の定電圧ノードＧＤ２との間の下側回路分岐において二次側スイッチＳ２を含むが、二次側スイッチＳ２が上側端部１２４と負荷１２５との間に接続され、下側二次巻線端部１２６がＧＤ２と結合される他の例も可能である。
【００１４】
オペレーションにおいて、第１及び第２のスイッチＳ１及びＳ２がオフにされるとき、スイッチ静電容量ＣＳ２と、二次巻線１２２のインダクタンスと、出力端子間に接続される出力キャパシタＣＯの静電容量との間の電荷移動に起因して、Ｓ２の第２のスイッチ電圧（ＧＮＤ２に関するドレイン・ソース電圧ＶＤＳ２など）において共振隔離又はリンギングが起こる。この共振リンギング状況の結果、電圧ＶＤＳ２におけるピーク及び谷となり、こういった谷は概してゼロボルトに達する。また、一次側の第１のスイッチＳ１の電圧ＶＤＳ１におけるこのスイッチング状況において共振リンギングが起こり、関連する共振ピークは概して入力電圧レベルＶＩＮに達し、谷は概してゼロに達しない。第１のスイッチ電圧ＶＤＳ１の谷においてコンバータサイクルを始めるために第１のスイッチＳ１をオンにすることは、Ｓ１におけるハードスイッチング損失をわずかに低減し得るが、この手法は、スイッチング損失の問題に対する完全な解決を提供できず、増大される入力電圧レベルと共に状況は悪化する。
【００１５】
更に図２〜図４を参照すると、開示される例における第１及び第２の制御回路１１４及び１３０は、有利にも、第２のスイッチＳ２が一次側スイッチングの開始前にオンになるアドバンストスイッチング制御により、第１のスイッチ静電容量ＣＳ１（及び更に第２のスイッチ静電容量ＣＳ２）の制御された放電を提供する。図２は、図１のフライバックコンバータ１００などの同期整流器を動作させるためのプロセス又は方法２００を示す。プロセス２００は、図１のＩＣ１０１における第１及び第２の制御回路１１４及び１３０のオペレーションに関連して以下で説明される。しかし、例示の実施例の方法は、他の同期整流器回路構成においても有用である。
【００１６】
図３は、図１のコンバータにおける例示の信号波形を図示し、第２のスイッチ電圧ＶＤＳ２の第２の共振谷（極小値など）における又はその近辺において所与のコンバータサイクルにおける第２の時間、二次側スイッチＳ２が脈動される。図４は、ＶＤＳ２の第４の共振谷における又はその近辺における第２の時間、Ｓ２が脈動される例を示す。波形図は、図３におけるグラフ３００及び図４におけるグラフ４００を含み、一次巻線１０８の励磁インダクタンスＬｍに関連付けられる電流を表す励磁電流曲線３０２（ＩＬｍ）を示し、グラフ３１０（図３）及び４１０（図４）は、第１のスイッチＳ１に流れる第１のスイッチ電流曲線３１２（ＩＳ１）を図示する。図３及び図４は更に、それぞれ、第２のスイッチＳ２を介して流れる電流曲線３２２（ＩＳ２）を図示するグラフ３２０及び４２０を提供する。図３及び図４におけるグラフ３３０及び４３０は、それぞれ、第２のスイッチＳ２のドレイン・ソース電圧を表す第２のスイッチ電圧曲線３３２（ＶＤＳ２）を示し、グラフ３４０及び４４０は、それぞれ、Ｓ１の電圧を表す第１のスイッチ電圧曲線３４２（ＶＤＳ１）を図示する。また、グラフ３５０及び４５０は、Ｓ１を動作させるために第１の制御回路１１４によって提供されるゲート・ソース制御電圧ＶＧＳ１を表す第１のスイッチング制御信号曲線３５２を図示する（スイッチング制御信号ＳＣ１など）。図３及び図４におけるグラフ３６０及び４６０は、それぞれ、Ｓ２を動作させるために第２の制御回路１３０によって提供される第２のスイッチング制御信号ＳＣ２を表すゲート・ソース電圧ＶＧＳ２に対する第２のスイッチング制御信号曲線３６２を示す。
【００１７】
図２は、一連のコンバータサイクルの所与の一つのためのコンバータオペレーションを示す。プロセス２００は２０２で始まり、ここで、第１の制御回路１１４は、図３及び図４の例示のコンバータサイクル３０１における期間Ｔ１として示される非ゼロ第１の時間期間、Ｓ１をオンにするために第１のスイッチング制御信号ＳＣ１を提供する（図３及び図４のグラフ３５０及び４５０における曲線３５２におけるハイに向かう遷移）。Ｓ１をオンにすることは、電流ＩＳ１を一次巻線１０８において第１の（下方など）方向に流し、これは、図３及び図４のＩＬｍ及びＩＳ１曲線３０２及び３１２における立ち上がり電流フローで示される。第１の制御回路１１４は、それぞれ、図３及び４のグラフ３４０及び４４０に示される、第１のスイッチ電圧ＶＤＳ１が第１の閾値ＶＴＨ１を下回って遷移することに応答して、Ｓ１をオンにする。理想的には、第１の制御回路１１４は、電圧ＶＤＳ１がゼロであるか又はその近辺にあるときＳ１をオンにし、そのため、小さな閾値電圧ＶＴＨ１がゼロ電圧又は近ゼロ電圧スイッチングを促進する。ＶＤＳ１曲線３４２は、第１の時間期間Ｔ１Ａ（図３）の開始時、閾値ＶＴＨ１を下回るＶＤＳ１における遷移を示す立ち下がりエッジ３４６を含む。第２の制御回路１３０は、ＳＣ２制御信号（曲線３６２）において立ち上がりエッジを介してＳ２をオフにし、対応する第２のスイッチ電圧ＶＤＳ２は、第１の時間期間Ｔ１Ａの間、出力電圧レベルＶＯ（曲線３３２）辺りで発振する。
【００１８】
図１に示されるように、一例において第１の制御回路１１４は、ゼロ電圧スイッチング（ＺＶＳ）回路１１８を含み、ＺＶＳ回路１１８は、コンパレータ、又はスイッチノード電圧ＶＤＳ１を電圧源１１９からの第１の閾値電圧ＶＴＨ１と比較するためのその他の適切な回路要素を含み得る。概略で図示するように、ＺＶＳ回路１１８は、信号を第１のドライバ回路１１６に提供し、第１のドライバ回路１１６は、第１のスイッチング制御信号ＳＣ１をＳ１のゲート制御端子に提供する。一例において、感知されたＶＤＳ１信号がＶＴＨ１信号を下回って遷移することに応答して、ドライバ回路１１６は、スイッチＳ１をオンにするためにＳＣ１信号をＨＩＧＨにする。
【００１９】
或る例において、第１の制御回路１１４はまた、第１の時間期間又は継続時間Ｔ１（図３におけるＴ１Ａ、図４におけるＴ１Ｂ）を制御する閉ループ（Ｃ−Ｌ）制御回路要素１２０を含む。第１の時間期間又は継続時間Ｔ１の間、セットポイント信号ＳＰ（例えば、所望の出力電流、電圧、電力など）によって表される所望の出力レベルに全体的に又は部分的に基づいて、第１のスイッチＳ１はオンのままである。一例において、閉ループ制御回路１２０は、一つ又は複数のエラー増幅器（図示せず）を含み得、一つ又は複数のエラー増幅器は、セットポイント信号ＳＰと、出力電流ＩＯ、出力電圧ＶＯなどの一つ又は複数のフィードバック信号又は値との比較に基づいて、Ｓ１に対するオン時間Ｔ１を設定するためのエラー信号を生成する。ここで、このような一次側レギュレーションは第１の制御回路１１４により実装され、また、ＩＣ１０１は、（ＧＮＤ２に関して）変圧器１０４の二次側で感知された信号に基づいて、隔離されたフィードバック信号を（ＧＮＤ１に関して）第１の制御回路１１４に提供するなどのために、一つ又は複数の隔離回路１４２などを含み得る。第１の制御回路１１４は、一例においてこのような閉ループ制御回路要素１２０に従って第１の時間期間Ｔ１を決定する。他の例において、第１の制御回路１１４は、Ｔ１が概して一定値である一定オン時間（ＣＯＴ）制御方式を実装する。
【００２０】
図２における２０４で、第１の制御回路１１４はスイッチＳ１をオフにする。これは、第１のスイッチ電圧ＶＤＳ１を、図３における曲線３４２に示される入力電圧レベルＶＩＮ辺りの時間の間、上昇及び発振させる。このアクションは、第１のスイッチ電流ＩＳ１を、曲線３１２に示されるようにゼロまで低減する。
【００２１】
図２における２０６において、第２の制御回路１３０は二次スイッチＳ２をオンにし、励磁インダクタンス電流ＩＬｍに、曲線３０２に示されるようにランプダウンを開始させ、及び第２のスイッチ電流ＩＳ２に、曲線３２２に示されるようにゼロに向かってランプダウンを開始させる。一例において、第２の制御回路１３０は第２のドライバ回路１３２を含み、第２のドライバ回路１３２は、図２における２０６においてスイッチＳ２をオンにするために高ゲート制御信号ＳＣ２を提供する。制御回路１３０は、図３におけるＴ２Ａ及び図４におけるＴ２Ｂとして示される、コンバータサイクル３０１における第１の時間期間Ｔ１に続く非ゼロの第２の時間期間Ｔ２の間、スイッチＳ２を初期のオン状態に維持する。第２の時間期間又は期間Ｔ２は、第１の又は一次側スイッチＳ１のオン時間Ｔ１を調節することによって第１の制御回路１１４がコンバータ１００の出力状況をレギュレートする場合など、或る制御方式において一定の時間であり得る。他の例において、第２の制御回路１３０は、閉ループレギュレーションを提供するために一つ又は複数の出力条件に従って第２の時間期間Ｔ２を調節し得る。
【００２２】
第２の制御回路１３０は、図２における２０８において、第２の時間期間Ｔ２の終わりにおいて第２のスイッチＳ２をオフにする。これにより、第２のスイッチ電流ＩＳ２におけるランプダウンが終わり、これは、ゼロで横ばいになる。Ｓ２をオフにすることは、第２のスイッチ電圧ＶＤＳ２における共振発振を引き起こし、これは、二次巻線１２２のインダクタンスとコンバータ１００の二次側の静電容量ＣＳ２及びＣＯとによって形成される共振回路のオペレーションを介して、示された領域３３４及び曲線３３２において示される。また、Ｓ１がオフのままである一方でＳ２をオフにすることは、静電容量ＣＳ１及び一次巻線インダクタンスに基づいて一次側スイッチ電圧ＶＤＳ１における対応する共振電圧スイングを引き起こし、これは、図３において円で囲まれた領域３４４における曲線３４２のピーク及び谷として示される。共振リングの谷は、コンバータ入力及び出力条件の如何なる組み合わせに対してもゼロに接する（例えば、ＶＩＮ、ＶＯ、ＩＯとは無関係である）。
【００２３】
図１に示されるように、第２の制御回路１３０の一例は、論理回路１３４、コンパレータ又はエラー増幅器１３６、及び、第２の閾値電圧信号ＶＴＨ２を入力としてコンパレータ１３６に提供する第２の閾値電圧源１３８を含む。この例では他方のコンパレータ入力は、第２のスイッチ電圧ＶＤＳ２を表す二次側スイッチングノード信号を受け取るように接続される。コンパレータ１３６は、出力信号を論理回路１３４に提供する。一例における論理回路１３０は、第２のスイッチＳ２を各コンバータサイクル３０１において２回オン及びオフにするために、第１及び第２のパルス信号ＳＣ２を提供するように動作する。また、或る例における制御回路１３０は、閉ループ（Ｃ−Ｌ）制御回路要素１４０も含む。閉ループ制御回路要素１４０は、コンパレータ１３６の出力信号を受け取り、セットポイント信号又は値ＳＰ及び一つ又は複数のフィードバック信号又は値（例えば、ＩＯ、ＶＯなど）に基づいて、コンバータ１００の一つ又は複数の出力条件をレギュレートするために閉ループレギュレーション方式を実装するため一つ又は複数の信号を論理回路１３４に提供する。
【００２４】
図２の２１０において、第２の制御回路１３０は、共振的に発振する第２のスイッチ電圧ＶＤＳ２を（コンパレータ１３６を介してなど）監視する。２１２において、第２の制御回路１３０は、ＶＤＳ２が第２の閾値ＶＴＨ２まで又はそれを下回って遷移することに応答して、ＶＤＳ２における特定の谷において又はその近辺で２１２においてＳ２を再びオンにする（所与のコンバータサイクルにおけるＳ２の第２のアクチュエーション）。第２の制御回路１４０は、図３におけるＴ３Ａ及び図４におけるＴ３Ｂとして示される、コンバータサイクルにおける非ゼロの第３の時間期間Ｔ３の間、第２のスイッチＳ２をオン状態に維持し、図２における２１４においてＳ２をオフにする。所与のコンバータサイクルにおけるＳ２のこの第２の又は補足的アクチュエーションは、円で囲まれた領域３２４及び曲線３２２において示される僅かな逆方向の二次側電流フローＩＳ２を提供し、その結果、第２のスイッチ静電容量ＣＳ２の完全な又は少なくとも部分的な放電となる。また、Ｓ２をオンにすることは、曲線３１２における円で囲まれた領域３１４における負の電流遷移として示される、第２の方向（図１における上方など）の一次巻線１０８における電流フローＩＳ１を生じさせる。反転にされた一次側電流フローＩＳ１は、第１のスイッチ静電容量ＣＳ１を完全に又は少なくとも部分的に放電する。ＣＳ１の二次側の開始された放電は、図２の２１６において第１のスイッチ電圧ＶＤＳ１を第１の閾値ＶＴＨ１を下回って低減させ、そのため、第１の制御回路１１４に、次の又は後続のコンバータサイクル３０１を開始させる。
【００２５】
第２のスイッチＳ２がオン状態のままである期間Ｔ３は、或る例において、第２の制御回路１３０により調節され得る。一つの実装において、第２の制御回路１３０は、いつＳ２が再びオフにされるべきかを決定するためにＣＳ２の或る量の放電を検出するためＶＤＳ２を監視し、それにより、第３の時間期間Ｔ３を選択的に調節する。他の例において、Ｔ３は、第２の制御回路１３０により実装される所定の期間であり、第１の制御回路１１４により後続のコンバータサイクルの開始をトリガするために、一次側の第１のスイッチ静電容量ＣＳ１の充分な放電を確実にするために適切な値に設定される。
【００２６】
或る例において、第２の制御回路１３０は、第２のスイッチ電圧ＶＤＳ２が谷の特定の一つにおいて又はその近辺で第２の閾値ＶＴＨ２を下回って遷移することに応答して、第３の時間期間Ｔ３の間、第２のスイッチＳ２をオンにするために第２の信号ＳＣ２を提供する。例えば、論理回路１３４及び／又は閉ループ制御回路１４０は、ドライバ回路１３２がトリガされ得る第２のスイッチ電圧波形共振発振（例えば、図３及び図４のグラフ３３０及び４３０における曲線３３２）における所与の谷を選択するように構成され得る。図３は、第２の制御回路１３０が、ＶＤＳ２信号波形３３２における共振リンギング３３４のピーク及び谷を監視するためにコンパレータ１３６を用いる一つの例を示す。論理回路１３４は、スイッチＳ２がオンにされる特定の谷を選択するため、カウンタ又はその他の適切な回路要素を含み得る。一例において、第２の制御回路１３０は、電圧ＶＤＳ２における所定の数のリングに基づいて所定の又は固定の第３の時間期間Ｔ３の後、図２の２１４において第２のスイッチＳ２をオフにする。
【００２７】
図３及び図４を比較すると、第２の制御回路は、一つ又は複数のフィードバック信号又は値に従ってＳ２がオンになる前に、ＶＤＳ２における谷の数を選択的に調節するために回路要素１４０を用いる閉ループ制御を実装する。このアプローチは、全体的なコンバータ制御サイクル又は期間Ｔ（例えば、図３におけるＴＡ、図４におけるＴＢ）を改変し、これは、コンバータ１００に対する周波数変調（ＦＭ）出力レギュレーションを実装するためにスイッチング周波数（１／Ｔ）を変える。図３及び図４に示されるように、例えば、第２の谷（図３）においてＳ２の第２のスイッチングを開始することが、第１のコンバータサイクル期間ＴＡを提供し、第４の谷がＳ２（図４）をオンにするまで待機することが、一層長いコンバータサイクル期間ＴＢを提供し、そのため、スイッチング周波数が低減される。或る例において、第２の制御回路１３０は、コンバータ出力信号ＶＯ、ＩＯに少なくとも部分的に従ってＳ２を再びオンにするための特定の谷を選択する。この制御能力は、出力電圧ＶＯ、出力電流ＩＯ、又は出力電力など、一つ又は複数のコンバータ出力信号の二次側レギュレーションを提供するために有用である。例えば、第２の制御回路１３０は、Ｓ２を再びオンにするため、及びそのため、セットポイント信号ＳＰに従ってコンバータ出力信号を少なくとも部分的にレギュレートするためにコンバータスイッチング周波数とコンバータサイクル３０１の対応するコンバータサイクル期間Ｔとを選択的に調節するためにコンバータサイクル期間Ｔを設定するため、特定の谷を選択し得る。一例において、第２の制御回路１３０は、一つ又は複数のコンバータ出力信号（ＶＯ及び／又はＩＯなど）を直接感知する。或る例において、第２の制御回路１３０は、変圧器１０４の二次側の一つ又は複数の感知された条件（例えば、ＶＤＳ２、ＩＳ２など）に従ってコンバータ出力信号又は信号を演算する。
【００２８】
上記手法を用いて、開示される例は、第１の制御回路１１４における一次側レギュレーションを介する励磁電流振幅変調（ＡＭ）を含む、種々の異なるアプローチを用いるコンバータ電力伝送の制御を提供する。別の例において、一次又は二次側レギュレーションを用いて周波数変調（ＦＭ）が実施され得、ここで、スイッチング周波数は、電圧ＶＤＳ２の後方の谷において新たなスイッチングサイクルを開始することにより、その自然最大値（これは遷移モードにおいて起こるなど）から一層低い値まで低減され得る。また、各コンバータサイクルにおけるＳ２の補足的又は補助アクチュエーションの利用は、スイッチング損失の向上された緩和又は排除を提供し、そのため、従来のように制御されたフライバックコンバータに比して、コンバータ効率を効果的に低減するために必要とされる周波数変調調節範囲の低減を促進する。また、記載される例は、コンバータスイッチＳ１及びＳ２両方におけるソフトスイッチング、並びに、スイッチングノード静電容量ＣＳ１及びＣＳ２におけるエネルギーの回復を促進する。このようにして、同期整流の効率の利点は、新たな構成要素を付加することなくクランプスイッチＳ１及び変圧器一次１０８における低減された導通損失で補足され、一方で、出力条件の一次又は二次側レギュレーションのためのＡＭ及びＦＭ変調を、並びに、たとえ高スイッチング周波数であっても高効率を可能にする。
【００２９】
また、任意の入力／出力電圧及び負荷組合せにおいて真又は近ＺＶＳスイッチングを達成する能力は、従来のフライバックコンバータのためのものよりもずっと低い出力負荷での遷移モード（ＴＭ）オペレーションを維持することを促進する。これは、一層高いコンバータ効率、一層低い音響ノイズ、及び軽負荷状況での一層高いサンプリング周波数を促進する。共振リングの振幅は時間と共に減衰し、最終的に、Ｓ１のドレイン電圧はＶＩＮでセトリングし、Ｓ２のドレイン電圧は出力電圧レベルＶＯでセトリングする。Ｓ１の導通を開始するためにこの時点でＳ２をオンにすることは、キャパシタ上の電圧変化が従来の場合よりも著しく大きいので、同じポイントでオンにする従来の擬似共振コンバータに比して、共通静電容量ＣＳ１及びＣＳ２へのドレインの強制的なチャージに起因してエネルギー損失を著しく低減する。また、コンバータサイクルにおけるＳ２の第２のアクチュエーションによる静電容量ＣＳ１及びＣＳ２にストアされるエネルギーの再利用は、これらの静電容量の充電／放電に起因する増大された損失の犠牲なしに導通損失を低減するためＳ１及び／又はＳ２を大きくすること（oversizing）を促進する。Ｓ１を大きくすることは、Ｓ１がオフにされるとき自己スナビング（self-snubbing）を改善し、それにより、ターンオフスイッチング損失が低減され、Ｓ１がオンにされるときソフトスイッチングは同相ＥＭＩを低減する。
【００３０】
ここで図５を参照すると、開示される例は、変圧器リークエネルギーの回復も促進し、そのため、スイッチング周波数の著しい増大を可能にする。この損失は、それをクランプにおいて放散する代わりに、リークを入力に戻すために２スイッチフライバックトポロジーを用いることによって低減され得る。図５は、この２スイッチフライバックアプローチを用いる第２の例示の同期的に整流されたフライバックコンバータ１００を示す。図５におけるコンバータ１００は、二次スイッチＳ２に加えて、第１及び第２の一次側スイッチＳ１及びＳ３を含む。この例では、Ｓ１及びＳ２は、概して上述したように第１及び第２の制御回路１１４及び１３０からの信号ＳＣ１及びＳＣ２に従って動作する。第３のスイッチＳ３は、入力電圧信号ＶＩＮを受け取るように結合される第１の端子（ドレインＤなど）、一次巻線１０８の第１の端部１０６と結合される第２の端子（ソースＳなど）、及び、第１の制御回路１１４から第３のスイッチング制御信号ＳＣ３を受け取るように結合される第３の制御端子（ゲートＧなど）を含む。一例において、第１の制御回路１１６のドライバ回路１１６は、調和した、第１及び第３の同時又は併発のスイッチング制御信号ＳＣ１及びＳＣ３を提供する。このようにして、第１の制御回路１１４は、Ｓ１もオンであるときＳ３をオンにするため、及び、第１のスイッチＳ１がオフであるときＳ３をオフにするために、第３のスイッチング制御信号ＳＣ３を提供する。一次巻線１０８の第２の端部１１０と入力電圧ＶＩＮとの間に第１のダイオードＤ１が結合され、一次巻線１０８の第１の端部１０６と第１の定電圧ノード１１２（ＧＮＤ１）との間に第２のダイオードＤ２が結合され、そのため、ダイオードＤ１及びＤ２は、一次巻線１０８を入力電圧１０２にクランプし、それにより、リークエネルギーの回復を可能にする。
【００３１】
本発明の特許請求の範囲内で、説明した例示の実施例に変形が成され得、他の実施例が可能である。
【図１】
0006634089.tif 000002
【図２】
0006634089.tif 000003
【図３】
0006634089.tif 000004
【図４】
0006634089.tif 000005
【図５】
0006634089.tif 000006