(57)【特許請求の範囲】
【請求項１】
一方の端部から他方の端部に向かって径がより大きくなる錐体形状部分を含む巻芯部、ならびに前記巻芯部の前記一方の端部および前記他方の端部にそれぞれ設けられた第１および第２の鍔部を有する、コアと、
電気絶縁性の被膜によって覆われ、前記巻芯部の外周面に沿って螺旋状に巻回された、１本の巻線と、
前記第１および第２の鍔部の各々の周面の互いに同じ側に向く面の全体を覆うようにそれぞれ設けられ、前記巻線の一方端および他方端がそれぞれ接続された、１つの第１の端子電極および１つの第２の端子電極と、
を備え、
前記第１および第２の端子電極が実装基板側に向けられた状態で当該実装基板上に実装される、チップタイプの巻線型インダクタであって、
前記コアは、セラミックからなり、
さらに、前記巻線によるインダクタンス成分に対して並列に接続される抵抗として作用し、それによって、高周波での当該巻線型インダクタのＱを下げるため、前記被膜を介して前記巻線の外側周囲の実装基板側とは逆の側のみを覆うように配置された、導電性粉体を含む抵抗性導電体を備える、
巻線型インダクタ。
【請求項２】
前記抵抗性導電体は、前記導電性粉体を分散させた樹脂をさらに含む、請求項１に記載の巻線型インダクタ。
【請求項３】
前記コアは、フェライトからなる、請求項１または２に記載の巻線型インダクタ。
【請求項４】
前記コアは、アルミナからなる、請求項１または２に記載の巻線型インダクタ。
【請求項５】
前記導電性粉体は、磁性体からなる、請求項１ないし４のいずれかに記載の巻線型インダクタ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、巻線型インダクタに関するもので、特に、一方の端部から他方の端部に向かって径がより大きくなる錐体形状部分を含む巻芯部を備える、巻線型インダクタに関するものである。
【背景技術】
【０００２】
この発明にとって興味ある巻線型インダクタであって、錐体形状部分を含む巻芯部を備えるものが、たとえば特開平４−１３７５０７号公報（特許文献１）または特開２００４−６６９６号公報（特許文献２）に記載されている。
【０００３】
特許文献１に記載される巻線型インダクタは、誘電体材料からなる円錐状主軸と、この円錐状主軸の頂点に一端が固定され、当該主軸の周囲に沿って徐々に直径が増加するように隣接して巻き付けられた巻線と、を備えている。
【０００４】
特許文献２に記載される巻線型インダクタは、円錐状の巻線部の両端に、直方体状の鍔部を形成してなるコアと、コアの巻線部の外周面に巻回される巻線と、コアおよび巻線を被覆する直方体形状の外装体と、を備えている。そして、外装体の両側面の下方位置に２つの外部電極端子が被着形成され、これら外部電極端子と、巻線の両端に形成された端子部とが、それぞれ、接続されている。
【０００５】
これら錐体形状部分を含む巻芯部を備える巻線型インダクタによれば、広い周波数域で使用することができる。その理由として、たとえば特許文献１では、共振点を少なくすることができるためであるとされている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平４−１３７５０７号公報
【特許文献２】特開２００４−６６９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１によれば、そこに開示される巻線型インダクタは、６〜１０ＧＨｚのような高い周波数でも高インピーダンスとなり（段落０００８参照）、良好な特性を示すと記載されている。しかしながら、特許文献１に記載の巻線型インダクタでは、上記円錐状主軸にはフランジ状に張り出す基部が設けられ、基部と実装基板との間に複数のスペーサが介在された状態で、基部が実装基板に対してねじ止めされることによって、実装基板への実装状態が実現される。すなわち、特許文献１に記載の巻線型インダクタは、比較的大型であり、自立可能なタイプあるいはチップタイプのものではない。よって、特許文献１に記載の巻線型インダクタによれば、実装基板への高密度実装は到底望めない。
【０００８】
また、特許文献１では、上述したように、６〜１０ＧＨｚの周波数下での特性についての開示はあるものの、この範囲より高い周波数については、どのような特性になるかは不明である。
【０００９】
他方、特許文献２に記載の巻線型インダクタは、チップタイプであり、自立可能である。この巻線型インダクタに備えるコアは、誘電体セラミックまたはフェライト等の磁性材料から構成される（特許文献２の段落００１９参照）ので、自立を可能とするほどの強度を有している。しかしながら、コアを構成する材料のうち、誘電体セラミックについては、その具体的な材料が記載されていないが、コアがフェライトから構成される場合、巻線型インダクタは、１０ＧＨｚ程度の周波数までしか良好な電気的特性を示さず、これを超える周波数域では、インピーダンスが低下し、共振点が多く現れ、良好な特性をもって使用することが実質的に不可能であることがわかっている。
【００１０】
そこで、この発明の目的は、自立可能なチップタイプであるとともに、１０ＧＨｚを超える周波数域でも良好な電気的特性を示す、錐体形状部分を含む巻芯部を備える巻線型インダクタを提供しようとすることである。
【課題を解決するための手段】
【００１１】
この発明は、一方の端部から他方の端部に向かって径がより大きくなる錐体形状部分を含む巻芯部、ならびに巻芯部の一方の端部および他方の端部にそれぞれ設けられた第１および第２の鍔部を有する、コアと、電気絶縁性の被膜によって覆われ、上記巻芯部の外周面に沿って螺旋状に巻回された、１本の巻線と、第１および第２の鍔部の各々の周面の互いに同じ側に向く面の全体を覆うようにそれぞれ設けられ、巻線の一方端および他方端がそれぞれ接続された、１つの第１の端子電極および１つの第２の端子電極と、を備え、第１および第２の端子電極が実装基板側に向けられた状態で当該実装基板上に実装される、チップタイプの巻線型インダクタに向けられるものであって、上述した技術的課題を解決するため、次のような構成を備えることを特徴としている。
【００１２】
すなわち、この発明に係る巻線型インダクタにおいて、コアは、セラミックからなることを第１の特徴としている。また、この巻線型インダクタは、さらに、上記巻線によるインダクタンス成分に対して並列に接続される抵抗として作用し、それによって、高周波での当該巻線型インダクタのＱを下げるため、上記被膜を介して巻線の外側周囲の実装基板側とは逆の側のみを覆うように配置された、導電性粉体を含む抵抗性導電体を備えることを第２の特徴としている。
【００１３】
上述のような特徴的構成を備える巻線型インダクタにおいて、セラミックからなるコアは、自立を可能とするほどの強度を与えることができる。また、抵抗性導電体は、後で詳述するように、広い周波数域での電気的特性、特に高周波での電気的特性の向上に寄与する。
【００１４】
抵抗性導電体は、導電性粉体を分散させた樹脂をさらに含むことが好ましい。この構成によれば、たとえば樹脂の塗布といった簡易な工程を実施するだけで、所望の場所に所望の厚みをもって、抵抗性導電体を容易に配置することができる。また、抵抗性導電体における導電性粉体と樹脂との比率を変えることで、抵抗性導電体と巻線との間で発生する容量成分や抵抗性導電体で発生する損失を調整することができ、後述する高周波における巻線型インダクタのＱの低下量を調整することができる。
【００１５】
この発明では、上述のように、抵抗性導電体は、巻線の外側周囲の実装基板側とは逆の側を覆うように配置される。このように、抵抗性導電体が配置されていると、抵抗性導電体による平坦な面を、巻線の外側周囲の実装基板側とは逆の側に容易に形成することができる。そして、この平坦な面は、実装基板へのマウント工程において、巻線型インダクタの真空吸着によるピックアップの確実性および信頼性を高める効果をもたらし得る。
【００１６】
さらに、この発明では、抵抗性導電体は、巻線の外側周囲の実装基板側とは逆の側のみを覆うように配置される。この構成によれば、端子電極から最も離れた位置にのみ抵抗性導電体を配置することができる。したがって、一般的には損失材として機能し得ると考えられる抵抗性導電体が高周波の通る信号経路に悪影響を及ぼすことを防止でき、その結果、高周波特性を劣化させることを防止することができる。
【００１７】
コアは、たとえば、フェライトから構成されたり、アルミナから構成されたりする。コアがフェライトから構成されると、アルミナから構成される場合に比べて、低周波での特性をより良好なものとすることができる。他方、コアがアルミナから構成されると、フェライトから構成される場合に比べて、コアの機械的強度をより高めることができる。
【００１８】
導電性粉体は、磁性体からなることが好ましい。このように、導電性粉体が磁性体であると、非磁性体である場合に比べて、巻線型インダクタの低周波におけるインダクタンス値をより高めることができ、また、高周波において特性向上に寄与し得る損失をより増やすことができる。
【発明の効果】
【００１９】
この発明において、巻線の外側周囲の少なくとも一部を覆うように配置される抵抗性導電体が、巻線によるインダクタンス成分に対して並列に接続される抵抗として作用する。その結果、後で詳述するように、高周波での巻線型インダクタのＱを下げることができる。Ｑの向上を目指す一般的な技術分野においては、Ｑを下げることは不都合な事象であるが、この発明では、Ｑの低下を逆に利用しようとしている。すなわち、この発明では、上述したような高周波での巻線型インダクタのＱの低下により、直列共振が発生する際も巻線型インダクタのＱを下げることができ、よって、直列共振によるインピーダンス低下量を低減することができる。 したがって、この発明によれば、より高周波域まで比較的フラットな電気的特性を持つ巻線型インダクタを得ることができる。
【図面の簡単な説明】
【００２０】
【図１】この発明の一実施形態による巻線型インダクタ１を示す正面図である。
【図２】図１に示した巻線型インダクタ１に備えるコア２を示すもので、（Ａ）は正面図であり、（Ｂ）は底面図である。
【図３】図２に示したコア２の巻芯部４に巻線９を巻回した状態を示す正面図である。
【図４】この発明の完成に至る過程を説明するためのもので、（Ａ）は、インダクタンスＬに対して抵抗Ｒが直列に入った場合を示す等価回路図であり、（Ｂ）は、この場合におけるＱの周波数特性を示す図である。
【図５】この発明の完成に至る過程を説明するためのもので、（Ａ）は、インダクタンスＬに対して抵抗Ｒが並列に入った場合を示す等価回路図であり、（Ｂ）は、この場合におけるＱの周波数特性を示す図である。
【図６】この発明の完成に至る過程を説明するためのもので、（Ａ）は、ＬＣ直列共振回路図であり、（Ｂ）は、ＬＣ直列共振でＣが理想的なコンデンサである場合に、共振回路のＱによって共振時のインピーダンスがどのように変化するかを表わした図である。
【図７】この発明の完成に至る過程を説明するためのもので、フェライト材を使ったインダクタのＱの周波数特性（実線）と、鉄を含む磁性粉を使ったインダクタのＱの周波数特性（破線）と、を比較して示す図である。
【図８】（Ａ）は、この発明の実施例としての巻線型インダクタのＳパラメータの周波数特性を示す図であり、（Ｂ）は、比較例としての抵抗性導電体を備えない巻線型インダクタのＳパラメータの周波数特性を示す図であり、（Ｃ）は、Ｓパラメータの周波数特性の実施例と比較例との間での比較を容易にするため、（Ａ）に示したものと（Ｂ）に示したものとを重ねて示した図である。
【発明を実施するための形態】
【００２１】
図１ないし図３を参照して、この発明の一実施形態による巻線型インダクタ１について説明する。巻線型インダクタ１は、自立可能なチップタイプのものである。
【００２２】
巻線型インダクタ１は、まず、コア２を備える。コア２は、図２によく示されているように、一方の端部から他方の端部に向かって径がより大きくなる錐体形状部分３を含む巻芯部４を有する。この実施形態では、錐体形状部分３を含むコア２全体が、断面四角形をなしている。錐体形状部分３は、図２（Ａ）に示した正面図に現れる輪郭がテーパ面となり、図２（Ｂ）に示した底面図に現れる輪郭が平行面となる形状を有している。
【００２３】
なお、錐体形状部分３の形状は、他の角錐形状であっても、角錐形状以外の形状、たとえば円錐形状であってもよい。また、この実施形態では、巻芯部４の全体が、実質的に錐体形状部分３で構成されるが、巻芯部の一部のみが錐体形状部分で構成され、巻芯部の残りの部分が角柱または円柱形状のような均一な径を有する形状部分で構成されてもよい。
【００２４】
コア２は、また、巻芯部４の一方の端部および他方の端部にそれぞれ設けられた第１および第２の鍔部５および６を有する。鍔部５および６は、たとえば断面四角形をなしている。
【００２５】
第１および第２の鍔部５および６には、それぞれ、１つの第１の端子電極７および１つの第２の端子電極８が設けられている。巻線型インダクタ１を表面実装可能な電子部品とするため、これら第１および第２の端子電極７および８は、第１および第２の鍔部５および６の各々の周面の互いに同じ側に向く面の全体を覆うように、すなわち、断面四角形状の第１および第２の鍔部５および６の各々の下面の全体を覆うようにそれぞれ設けられている。端子電極７および８は、導電性ペーストの焼付け、導電性金属のめっき等によって形成される。
【００２６】
巻線型インダクタ１は、図１および図３に示されるように、巻芯部４の外周面に沿って螺旋状に巻回された１本の巻線９を備える。巻線９は、電気絶縁性の被膜１０によって覆われている。巻線９の一方端および他方端は、それぞれ、第１および第２の端子電極７および８に接続される。巻線９と端子電極７および８との接続には、たとえば、熱圧着が適用される。
【００２７】
なお、図１および図３では、巻線９と端子電極７および８との接続部分が断面で示されている。
【００２８】
このような巻線型インダクタ１において、コア２は、たとえばフェライト等の磁性体またはアルミナ等の誘電体といったセラミックから構成される。セラミックからなるコア２は、自立を可能とするほどの強度を与えることができる。また、巻芯部４の一方および他方の端部の、それぞれ、鍔部５および６へと連なる部分１１および１２には、図示されるように、アール面取りが施されている。このことも、コア２の強度向上に寄与し得る。
【００２９】
図１に示すように、巻線型インダクタ１は、上記被膜１０を介して巻線９の外側周囲の一部を覆うように配置された、導電性粉体を含む抵抗性導電体１３をさらに備えている。抵抗性導電体１３は、巻線９の外側周囲の実装基板１４（図１において、その表面のみを１点鎖線で示す。）側とは逆の側を覆うように配置される。このように、抵抗性導電体１３が配置されていると、抵抗性導電体１３の上面に平坦面１５を形成したとき、この平坦面１５を、実装基板１４へのマウント工程において、巻線型インダクタ１の真空吸着によるピックアップのための真空吸引チャックを適用する面として有利に用いることができる。したがって、マウント工程の確実性および信頼性を高める効果をもたらし得る。
【００３０】
また、抵抗性導電体１３は、図１に示すように、巻線９の外側周囲の実装基板１４側とは逆の側のみを覆うように配置される。これは、言い換えると、抵抗性導電体１３を、端子電極７および８から最も離れた位置にのみ配置するということである。この構成によれば、抵抗性導電体１３が高周波の通る信号経路に悪影響を及ぼしにくくすることができ、その結果、高周波特性を劣化させにくくすることができる。なお、ここでいう巻線９の外側周囲とは、巻芯部４に巻回された巻線９全体形状の外側周囲を意味し、例えば巻線９の横断面における外側周囲のことではないことに留意する。具体的には、巻線９と巻芯部４との間の領域などは巻線９の外側周囲には含まれない。
【００３１】
抵抗性導電体１３は、導電性粉体を分散させた樹脂をさらに含むことが好ましい。この構成によれば、たとえば樹脂の塗布といった簡易な工程を実施するだけで、所望の場所に所望の厚みをもって、抵抗性導電体１３を容易に配置することができる。また、抵抗性導電体１３における導電性粉体と樹脂との比率を変えることで、抵抗性導電体１３と巻線９との間で発生する容量成分や抵抗性導電体１３で発生する損失を調整することができ、後述する高周波における巻線型インダクタのＱの低下量を調整することができる。ここで、樹脂としては、たとえば紫外線硬化型の樹脂が有利に用いられる。
【００３２】
なお、上述した導電性粉体を分散させた樹脂を用いる代わりに、たとえば、巻線９の外側周囲の所望の場所に接着剤として機能する樹脂を付与し、この樹脂に導電性粉体をまぶすなどして、抵抗性導電体１３を形成するようにしてもよい。
【００３３】
導電性粉体は、たとえば、鉄、銅、ニッケルなどの導電性金属から構成され得るが、特に、鉄、ニッケルのような磁性体から構成されることが好ましい。このように、導電性粉体が磁性体であると、非磁性体である場合に比べて、巻線型インダクタ１の低周波におけるインダクタンス値をより高めることができ、また、高周波において特性向上に寄与し得る損失をより増やすことができる。
【００３４】
以下、この発明を完成させるにあたり、本件発明者が進めた思考について記載する。
【００３５】
前述の特許文献１では、円錐状の巻芯部の周囲に沿って徐々に直径が低減するように巻線を巻き付けることで共振点を少なくできると記載されている。しかしながら、この表現には少し誤りがあり、円錐状の巻芯部の周囲に沿って巻線を巻き付けたとしても、共振点自体を少なくできるわけではなく、共振点が目立たなくなるだけである。正しくは以下のように理解される。
【００３６】
巻芯部を円錐状にすることで、その周囲に沿って螺旋状に巻かれた巻線の各ターンが持つインダクタンス、ならびに各ターンとその隣のターンとが持つ浮遊容量が少しずつ変化する。そのため、各ターンが持つ共振周波数が少しずつずれる。特に、巻芯部の直径が小さくなると、共振周波数は高周波側にずれ、そのずれ量は巻芯部の直径に相関する。よって、特許文献１や特許文献２に記載の構成のように、巻芯部の直径を漸減させると、その周囲に巻かれた巻線の各ターンが持つ共振周波数は高周波側にずれ、かつ互いにわずかにずれる。したがって、このような構成では、隣り合う共振点が互いに非常に近く、大量に発生する。
【００３７】
ここでの“共振周波数”は、並列共振の共振周波数のことであり、並列共振時はインピーダンスの上昇がもたらされ、インダクタとしての性能に関しては問題とはならない。問題は、並列共振と並列共振との間の周波数には必ず直列共振が発生することである（これは電気回路理論における“リアクタンス２端子網”という理論で確立されている。）。直列共振時は、並列共振とは異なり、インピーダンスの低下がもたらされ、インダクタとしての性能に関して問題となる。これに対し、 前述した特許文献１または特許文献２に記載の構成では、隣り合う並列共振点が互いに非常に近く、大量に発生する。このような場合、直列共振の周波数と並列共振の周波数とが非常に近くなるため、インピーダンスの上昇と低下が相殺され、本来発生しているはずの直列共振が近くの並列共振にマスクされるような形となり、共振点が目立たなくなる。このため、円錐状の巻芯部の周囲に沿って巻線を巻き付けた場合には、広帯域でハイインピーダンスが得られているように見える。
【００３８】
一方、この方法で、より高周波においてインピーダンスを確保しようとすると、巻芯部の直径をより小さくする必要がある。特に、特許文献２に記載の構成では、巻芯部に相当する巻線部の直径を小さくすると、コアの強度、特に鍔部と巻線部との接合部における強度が保てなくなる。すなわち、上記の方法では、小型かつ自立可能なコア強度と、より高周波におけるインピーダンスの確保とを両立させることに課題がある。 
【００３９】
上述したような共振点を目立たなくするには、もう一つ方法がある。それは、共振回路（巻線型インダクタの等価回路）のＱを下げることにより、直列共振によるインピーダンスの低下量を低減することである。特に、高周波における直列共振時の共振回路のＱを下げることができれば広帯域化が達成できるということに本件発明者は着目した。
【００４０】
共振回路のＱを下げるには、キャパシタンス成分の損失を増やす、インダクタンス成分の損失を増やす、といった２つの方法がある。しかし、キャパシタンスで高周波ロスが多いものというのは実際にはなかなか存在しない。よって、インダクタンス成分の損失を増やす方がより現実的である。
【００４１】
インダクタンス成分の損失を増やそうと考えた場合、よく考え付くのは巻線自身の損失を増やすことであるが、これは得策ではない。なぜなら、巻線に導電率の低いものを使用すると直流抵抗成分が増えてしまうし、何よりも巻線のＱの周波数特性を考えると、高周波になればなるほどＱが上がるためである。
【００４２】
このことは、巻線自身の抵抗成分を含めてモデル化した図４（Ａ）のように、巻線型インダクタをインダクタンスＬに対して直列に抵抗Ｒが入った回路として、当該回路のＱを考えると理解しやすい。当該回路のＱはｊωＬ／Ｒで表され、周波数が上がると基本的に当該回路のＱは上昇する。分母であるＲの部分は、実際には表皮効果と呼ばれる効果があり、Ｒ自身が周波数特性を持つが、それは周波数の平方根に比例して上昇する。一方の分子側のｊωＬは、周波数に比例する。そのため、図４（Ａ）の回路におけるＱの周波数特性を表わす図４（Ｂ）に示すように、当該回路のＱは高周波で非常に高くなる。なお、図４（Ｂ）は、Ｌを５ｎＨに固定し、Ｒを１Ωに固定した場合を示している。よって、巻線自身の損失を増やす方法では、高周波でＱを低下させることが難しい。
【００４３】
そこで、本件発明者は、たとえば磁性粉といった導電性粉体を分散させた樹脂を、巻線の周囲に塗布することで、インダクタンス成分の損失を増やす方法に着目した。なお、巻線には、通常、絶縁被覆が施されているので、巻線の導体部分は、樹脂に含まれる導電性粉体と触れることはない。上述の構成によると、図５（Ａ）に示すように、巻線型インダクタをインダクタンスＬに対して並列に抵抗Ｒが入った回路として見なすことができる。当該回路のＱはＲ／ｊωＬで表されるため、図４（Ｂ）とは逆に、図５（Ｂ）に示すように、回路のＱは低周波域で高く、高周波域で低くなる。なお、図５（Ｂ）は、Ｌを５ｎＨに固定し、Ｒを２ｋΩに固定した場合を示している。
【００４４】
一方で、 ＬＣ直列共振時に高いインピーダンスを維持しなければならない広帯域チョークでは、直列共振時のインピーダンスの低下量をより低減するために直列共振時のＱは非常に小さな値でなければならない。図６（Ａ）は、ＬＣ直列共振回路を示し、図６（Ｂ）は、ＬＣ直列共振で、Ｃが理想的なコンデンサである場合に、共振回路のＱによって共振時のインピーダンスがどのように変化するのかを表わした図である。なお、図６（Ｂ）は、Ｌを５ｎＨに固定し、Ｃを０．０１ｐＦに固定した場合を示している。
【００４５】
図６（Ｂ）に示すように、Ｑがおよそ１以下の非常にＱの低いインダクタが実現できれば、共振を抑えることができる。しかし、インピーダンスの目標値としては通常数百Ω以上必要なため、実際には、このＱを下げる手法だけではインピーダンスは目標値には届かない。図６（Ｂ）を参照すれば、たとえばＱ＝１／５というようにＱが非常に低い値であっても、インピーダンスは数百Ωには届かないことがわかる。そこで、本件発明者は、さらに上記のＱを下げる手法に、円錐状の巻芯部の周囲に沿って巻線を巻き付けることによって直列共振時のインピーダンスの低下を防ぐ手法を組み合わせることで目標値を達成することに想到した。
【００４６】
上記の組み合わせを行なうため、実際には、図６（Ｂ）で示したようなＱ＝１ほどまではＱが低くなくてもよいが、いずれにしても、並列抵抗が共振を抑えるのに適していることは明らかである。特に、本件発明者は、並列抵抗として、導電性粉体を含む抵抗性導電体を用いることが好ましいことを発見した。これは、並列抵抗における損失は、例えば渦電流損であるが、並列抵抗として、金属単体（金属板など）を用いると渦電流損が大きくなりすぎ、インダクタとして所望の特性を得ることができない場合がある。一方、導電性粉体を用いた場合は、粉体の粒径により渦電流損の大きさを調節でき、損失による高周波での必要十分なＱの低下とインダクタの特性との両立を図ることができる。なお、抵抗性導電体が、導電性粉体を分散させた樹脂を含む場合、導電性粉体と樹脂との比率を変えることによっても、抵抗性導電体と巻線との間で発生する容量成分や抵抗性導電体で発生する損失を調整することができ、より好ましい。 
【００４７】
ところで、実際にインダクタンスＬに並列に損失を入れる場合、コア自身を導電性のあるものにするという手段も考えられる。しかし、コア全体を導電性材料単体で形成した場合は、前述と同様に、損失が大きくなりすぎ、所望の特性を得ることができない。また、導電性粉体をコアの材料として用いたとしても、通常、このような材料は脆く、自身を支えるのに強度が十分ではないことが多い。そこで、本件発明者は自立可能なチップタイプのインダクタの形状とするためには、この発明のように、コアにフェライト等の磁性体やアルミナ等の誘電体といった堅牢なセラミックを使いながら、巻線の外側に導電性粉体を付与すればよいことに想到した。このような構成を採用すれば、錐体形状部分を含む巻芯部を備える巻線型インダクタにおいて、強度と特性とを両立させることができる。
【００４８】
また、さらに、本件発明者は、実際にインダクタンスＬに並列に損失を入れる上で、損失となる材料を選定するために材料によるＱの周波数特性を確認することを検討した。しかし、本願時点において、数十ＧＨｚなどの高周波における材料のＱ特性を直接測定する方法は見つかっていない。そこで、本件発明者は、測定器に接続した直線状のワイヤをインダクタと見なし、当該ワイヤの付近、具体的にはワイヤの下部に、損失となる材料を配置した上で、ワイヤ（インダクタ）のＱを測定することにより、材料のＱ特性を疑似的に測定することに想到した。 
【００４９】
図７には、ＮｉＺｎ系 フェライト材を配置した場合のインダクタのＱの周波数特性が実線で、鉄を含む磁性粉を配置した場合のインダクタのＱの周波数特性が破線で示されている。これらのＱの周波数特性を比較したとき、破線で示した鉄を含む磁性粉を配置したものは、特に低い周波数ではＱが高いが、たとえば１０ＧＨｚ以上といった高い周波数でＱが非常に低くなっていることがわかる。これに対して、実線で示したＮｉＺｎ系フェライト材を配置したものは、逆に低周波ではＱが低く、低周波の共振抑制には有効であるが、１０ＧＨｚ付近を境としてＱが急激に上がってしまい、１０ＧＨｚ付近を超える周波数域での共振抑制には向かないことがわかる。なお、ＮｉＺｎ系以外のフェライト材として、例えば六方晶系などのフェライト材では、Ｑが急上昇する周波数はより高くできる可能性がある。いずれにせよ、低周波の共振抑制においては、フェライト材を用いることが有効である。
【００５０】
上述したフェライトは、この発明におけるコアを構成するセラミックに相当し、上述した鉄を含む磁性粉は、この発明における抵抗性導電体に含まれる導電性粉体に相当する。すなわち、この発明では、セラミックと導電性粉体とを組み合わせることで、低周波から高周波まで広い範囲で共振を抑制し、高いインピーダンスを維持するとともに、強度面での弱点を克服できる。
【００５１】
図８には、この発明の実施例としての巻線型インダクタと比較例としての抵抗性導電体を備えない巻線型インダクタとの各々のＳパラメータの周波数特性が示されている。より具体的には、図８（Ａ）は、実施例としての巻線型インダクタのＳパラメータの周波数特性を示し、同（Ｂ）は、比較例としての巻線型インダクタのＳパラメータの周波数特性を示し、同（Ｃ）は、実施例と比較例との間での比較を容易にするため、（Ａ）に示したものと（Ｂ）に示したものとを重ねて示している。なお、比較例としての巻線型インダクタは、たとえば図３に示した構造を有するものである。
【００５２】
図８（Ｂ）に示すように、抵抗性導電体を備えない比較例では、１０ＧＨｚを超える周波数域において、Ｓパラメータが極端に下がる箇所が何箇所か現れる。すなわち、巻芯部の径の漸減が不十分であるため、１０ＧＨｚを超える周波数域では、並列共振点の数が不十分となり、直列共振を十分にマスクできていない。これに対して、抵抗性導電体を備える実施例では、図８（Ａ）に示すように、１０ＧＨｚを超える周波数域においても、Ｓパラメータが極端に落ちる箇所がなくなっている。このことから、この発明に係る抵抗性導電体を備える巻線型インダクタによれば、巻芯部４の径の漸減（互いに非常に近くかつ大量の並列共振点）によって直列共振を目立たなくする効果と、直列共振が発生する高周波での共振回路（巻線型インダクタ１）のＱを下げることにより直列共振におけるインピーダンス低下量を低減する効果とを組み合わせることで、直列共振によるインピーダンス低下を防ぐことができ、その結果、１０ＧＨｚを超える高い周波数域まで良好な、すなわちフラットな電気的特性を実現できることがわかる。
【００５３】
以上、この発明を図示した実施形態に関連して説明したが、図示した実施形態は、例示的なものであり、図示したもの以外の変形例も可能であることを指摘しておく。
【符号の説明】
【００５４】
１  巻線型インダクタ
２  コア
３  錐体形状部分
４  巻芯部
５，６  鍔部
７，８  端子電極
９  巻線
１０  被膜
１３  抵抗性導電体
１４  実装基板
【図１】
0006695136.tif 000002
【図２】
0006695136.tif 000003
【図３】
0006695136.tif 000004
【図４】
0006695136.tif 000005
【図５】
0006695136.tif 000006
【図６】
0006695136.tif 000007
【図７】
0006695136.tif 000008
【図８】
0006695136.tif 000009