(57)【特許請求の範囲】
【請求項１】
外部電源が供給され、トランジスターの仕事関数差に基づき生成された基準電圧を生成する少なくとも１つの基準電圧生成回路を有し、前記基準電圧生成回路により生成された前記基準電圧を電源電圧として供給する電源回路と、
前記電源回路から前記電源電圧が供給されて動作し、発振周波数の温度特性を補償するための多項式に基づいて前記発振周波数の温度補償処理を行うデジタル温度補償発振回路と、
前記多項式の係数を記憶する記憶部と、
を含み、
前記デジタル温度補償発振回路は、
温度センサー部からの温度検出電圧のＡ／Ｄ変換を行い、温度検出データを出力するＡ／Ｄ変換部と、
前記温度検出データと、前記記憶部に記憶された前記係数とに基づいて前記温度補償処理を行い、前記発振周波数の周波数制御データを出力する処理部と、
前記処理部からの前記周波数制御データと振動子を用いて、前記周波数制御データにより設定される前記発振周波数の発振信号を生成する発振信号生成回路と、
を有し、
前記記憶部は、
前記基準電圧の温度特性による前記発振周波数の変動を含む前記発振周波数の温度特性を補償するための前記多項式の前記係数を記憶することを特徴とする回路装置。
【請求項２】
請求項１に記載の回路装置において、
前記記憶部は、
各温度における前記温度検出データと前記周波数制御データの関係に対して前記多項式によるフィッティングが行われることで決定された前記係数を記憶し、
前記処理部は、
前記係数が適用された前記多項式を用いて、前記温度検出データから前記周波数制御データを求めることを特徴とする回路装置。
【請求項３】
請求項１又は２に記載の回路装置において、
前記発振信号生成回路は、
前記周波数制御データのＤ／Ａ変換を行い、前記発振周波数の周波数制御電圧を出力するＤ／Ａ変換部と、
前記振動子を発振させる発振回路と、
を有し、
前記電源回路は、
前記少なくとも１つの前記基準電圧生成回路として、
前記仕事関数差に基づき生成された第１の基準電圧を、第１の電源電圧として前記Ａ／Ｄ変換部に供給する第１の基準電圧発生回路と、
前記仕事関数差に基づき生成された第２の基準電圧を、第２の電源電圧として前記処理部に供給する第２の基準電圧発生回路と、
前記仕事関数差に基づき生成された第３の基準電圧を、第３の電源電圧として前記Ｄ／Ａ変換部に供給する第３の基準電圧発生回路のうちの、少なくとも１つを有することを特徴とする回路装置。
【請求項４】
請求項１乃至３のいずれか一項に記載の回路装置において、
前記基準電圧に基づいて基準電流を生成する基準電流生成回路を含み、
前記発振信号生成回路は、
前記基準電流に基づく駆動電流により前記振動子を発振させる発振回路を有することを特徴とする回路装置。
【請求項５】
請求項４に記載の回路装置において、
前記基準電流生成回路は、
高電位側電源ノードと第１のノードの間に設けられる第１のトランジスターと、
前記第１のノードと第２のノードの間に設けられる第２のトランジスターと、
前記基準電圧が第１の入力ノードに入力され、第２の入力ノードが前記第２のノードに接続され、出力ノードが前記第１のトランジスターのゲートに接続される第１の演算増幅器と、
前記第１のノードの電圧を設定するための所定電圧が第１の入力ノードに入力され、第２の入力ノードが前記第１のノードに接続され、出力ノードが前記第２のトランジスターのゲートに接続される第２の演算増幅器と、
を有することを特徴とする回路装置。
【請求項６】
請求項１乃至５のいずれか一項に記載の回路装置において、
前記少なくとも１つの前記基準電圧生成回路は、
第３のトランジスターと、
前記第３のトランジスターとはゲート電極の導電性が異なる第４のトランジスターと、
前記第３のトランジスター及び前記第４のトランジスターに電流を供給するカレントミラー回路と、
前記第３のトランジスターと前記第４のトランジスターとの仕事関数差電圧に対応する電圧が一端に印加される第１の抵抗と、
電源用ノードと前記第１の抵抗の前記一端との間に設けられ、前記第４のトランジスターのドレイン電圧に基づきゲート電圧が制御される第５のトランジスターと、
を有し、
前記第１の抵抗の前記一端の電圧を前記基準電圧として出力することを特徴とする回路装置。
【請求項７】
請求項６に記載の回路装置において、
前記電源用ノードは、高電位側電源ノードであることを特徴とする回路装置。
【請求項８】
請求項６に記載の回路装置において、
前記少なくとも１つの前記基準電圧生成回路は、
第６のトランジスターと、
前記第６のトランジスターとはゲート電極の導電性が異なる第７のトランジスターと、
前記第６のトランジスター及び前記第７のトランジスターに電流を供給するカレントミラー回路と、
前記第６のトランジスターと前記第７のトランジスターとの仕事関数差電圧に対応する電圧が一端に印加される第２の抵抗と、
高電位側電源ノードと前記第２の抵抗の前記一端との間に設けられ、前記第７のトランジスターのドレイン電圧に基づきゲート電圧が制御される第８のトランジスターと、
を有し、
前記第２の抵抗の前記一端の電圧を前記電源用ノードに出力することを特徴とする回路装置。
【請求項９】
請求項６に記載の回路装置において、
前記少なくとも１つの前記基準電圧生成回路は、
第９のトランジスターと、
前記第９のトランジスターとはゲート電極の導電性が異なる第１０のトランジスターと、
前記第９のトランジスター及び前記第１０のトランジスターに電流を供給するカレントミラー回路と、
高電位側電源ノードと前記第１０のトランジスターのゲートとの間に設けられ、前記第１０のトランジスターのドレイン電圧に基づきゲート電圧が制御される第１１のトランジスターと、
を有し、
前記第９のトランジスターと前記第１０のトランジスターとの仕事関数差電圧に対応する電圧である前記第１１のトランジスターのドレイン電圧を、前記電源用ノードに出力することを特徴とする回路装置。
【請求項１０】
請求項８又は９に記載の回路装置において、
前記第５のトランジスターはデプレッション型のトランジスターであることを特徴とする回路装置。
【請求項１１】
請求項６乃至１０のいずれか一項に記載の回路装置において、
前記少なくとも１つの前記基準電圧生成回路は、
前記第５のトランジスターのゲートノードと低電位側電源ノードとの間に設けられるキャパシターを有することを特徴とする回路装置。
【請求項１２】
請求項１乃至１１のいずれか一項に記載の回路装置と、
前記振動子と、
を含むことを特徴とする発振器。
【請求項１３】
請求項１乃至１１のいずれか一項に記載された回路装置を含むことを特徴とする電子機器。
【請求項１４】
請求項１３に記載された電子機器において、
前記外部電源を供給するスイッチングレギュレーターを含むことを特徴とする電子機器。
【請求項１５】
請求項１乃至１１のいずれか一項に記載の回路装置を含むことを特徴とする移動体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路装置、発振器、電子機器及び移動体等に関する。
【背景技術】
【０００２】
従来より、ＴＣＸＯ（temperature compensated crystal oscillator）と呼ばれる温度補償型発振器が知られている。このＴＣＸＯは、例えば携帯通信端末、ＧＰＳ関連機器、ウェアラブル機器、又は車載機器などにおける基準信号源等として用いられている。
【０００３】
このＴＣＸＯには、アナログ方式の温度補償型発振器であるＡＴＣＸＯと、デジタル方式の温度補償型発振器であるＤＴＣＸＯがある。ＡＴＣＸＯの従来技術としては特許文献１に開示される技術が知られている。ＤＴＣＸＯの従来技術としては特許文献２に開示される技術が知られている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−１９９６３１号公報
【特許文献２】特開昭６４−８２８０９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ＴＣＸＯ等の発振器は、非常に高い周波数精度が要求されるため、低ノイズや低温度特性といった特性をもつ電源が用いられている。従来、ＡＴＣＸＯ等のアナログ方式の発振器では、外部電源としてＬＤＯ（Low Drop-Out）方式等のリニアレギュレーターを用い、内部の電源回路は、バンドギャップリファレンス回路の出力をリファレンス電圧とするＬＤＯ方式等のリニアレギュレーターで構成される。このような回路構成では、低ノイズで低温度特性の電源が得られる一方で、低消費電力化が難しい。例えば、外部電源として用いるリニアレギュレーターは、スイッチングレギュレーターに比べて消費電力が大きい。一方、外部電源としてスイッチングレギュレーターを用いれば消費電力を下げることができるが、リニアレギュレーターに比べてノイズが大きいため、内部の電源回路には高いＰＳＲＲ（Power Supply Rejection Ratio）が要求される。内部の電源回路に用いられるバンドギャップリファレンス回路は、消費電流を下げていくと高いＰＳＲＲを維持することが難しく、低ノイズのまま低消費電力化することが難しい。
【０００６】
本発明の幾つかの態様によれば、電源の低消費電力化が可能なＤＴＣＸＯ等のデジタル方式の発振器を実現できる回路装置、発振器、電子機器及び移動体等を提供できる。
【課題を解決するための手段】
【０００７】
本発明の一態様は、外部電源が供給され、トランジスターの仕事関数差に基づき生成された基準電圧を生成する少なくとも１つの基準電圧生成回路を有し、前記基準電圧生成回路により生成された前記基準電圧を電源電圧として供給する電源回路と、前記電源回路から前記電源電圧が供給されて動作するデジタル温度補償発振回路と、を含み、前記デジタル温度補償発振回路は、温度センサー部からの温度検出電圧のＡ／Ｄ変換を行い、温度検出データを出力するＡ／Ｄ変換部と、前記温度検出データに基づいて発振周波数の温度補償処理を行い、前記発振周波数の周波数制御データを出力する処理部と、前記処理部からの前記周波数制御データと振動子を用いて、前記周波数制御データにより設定される前記発振周波数の発振信号を生成する発振信号生成回路と、を有する回路装置に関係する。
【０００８】
本発明の一態様によれば、トランジスターの仕事関数差に基づいて基準電圧が生成され、その基準電圧が電源電圧としてデジタル温度補償発振回路に供給される。トランジスターの仕事関数差に基づいて基準電圧を生成することで、例えばバンドギャップリファレンス回路等を用いる場合に比べて消費電流を低下させつつ、高いＰＳＲＲを維持できる。これにより、電源の低消費電力化が可能なＤＴＣＸＯ等のデジタル方式の発振器を実現できる。
【０００９】
また本発明の一態様では、前記発振信号生成回路は、前記周波数制御データについてのＤ／Ａ変換を行い、前記発振周波数の周波数制御電圧を出力するＤ／Ａ変換部と、前記周波数制御電圧に基づいて前記発振周波数で振動子を発振させる発振回路と、を有し、前記電源回路は、前記少なくとも１つの前記基準電圧生成回路として、前記仕事関数差に基づき生成された第１の基準電圧を、第１の電源電圧として前記Ａ／Ｄ変換部に供給する第１の基準電圧発生回路と、前記仕事関数差に基づき生成された第２の基準電圧を、第２の電源電圧として前記処理部に供給する第２の基準電圧発生回路と、前記仕事関数差に基づき生成された第３の基準電圧を、第３の電源電圧として前記Ｄ／Ａ変換部に供給する第３の基準電圧発生回路のうちの、少なくとも１つを有してもよい。
【００１０】
本発明の一態様によれば、Ａ／Ｄ変換部、処理部、Ｄ／Ａ変換部のそれぞれに対応する第１の基準電圧生成回路、第２の基準電圧生成回路、第３の基準電圧生成回路のうち少なくとも１つの基準電流生成回路が設けられる。これにより、各部の電源ラインを分離できるので、電源ラインを介したノイズの伝搬を抑制し、発振信号の精度（例えば位相ノイズ特性）を向上できる。また本発明の一態様では、デジタル温度補償発振回路により温度補償を行うので、電源の温度特性が発振周波数の温度特性に与える影響を含めて温度補償できる。
【００１１】
また本発明の一態様では、回路装置は、前記基準電圧に基づいて基準電流を生成する基準電流生成回路を含み、前記発振信号生成回路は、前記基準電流に基づく駆動電流により前記振動子を発振させる発振回路を有してもよい。
【００１２】
本発明の一態様によれば、発振回路に対応して基準電流生成回路が設けられる。これにより、処理部等の他の回路の電源ラインから発振回路を分離できるので、電源ラインを介したノイズの伝搬を抑制し、発振信号の精度（例えば位相ノイズ特性）を向上できる。また本発明の一態様では、デジタル温度補償発振回路により温度補償を行うので、電源の温度特性が発振周波数の温度特性に与える影響を含めて温度補償できる。
【００１３】
また本発明の一態様では、前記基準電流生成回路は、高電位側電源ノードと第１のノードの間に設けられる第１のトランジスターと、前記第１のノードと第２のノードの間に設けられる第２のトランジスターと、前記基準電圧が第１の入力ノードに入力され、第２の入力ノードが前記第２のノードに接続され、出力ノードが前記第１のトランジスターのゲートに接続される第１の演算増幅器と、前記第１のノードの電圧を設定するための所定電圧が第１の入力ノードに入力され、第２の入力ノードが前記第１のノードに接続され、出力ノードが前記第２のトランジスターのゲートに接続される第２の演算増幅器と、を有してもよい。
【００１４】
本発明の一態様によれば、第２の演算増幅器によるフィードバック制御で、第１のノードの電圧が所定電圧に設定され、第１の演算増幅器によるフィードバック制御で、第２のノードの電圧が基準電圧に設定される。このように第１のノードの電圧と第２のノードの電圧が固定されることによって、高電位側電源ノードの電圧変動の影響を受けにくくなり、高安定な基準電流を生成できる。
【００１５】
また本発明の一態様では、前記少なくとも１つの前記基準電圧生成回路は、第３のトランジスターと、前記第３のトランジスターとはゲート電極の導電性が異なる第４のトランジスターと、前記第３のトランジスター及び前記第４のトランジスターに電流を供給するカレントミラー回路と、前記第３のトランジスターと前記第４のトランジスターとの仕事関数差電圧に対応する電圧が一端に印加される第１の抵抗と、電源用ノードと前記第１の抵抗の前記一端との間に設けられ、前記第４のトランジスターのドレイン電圧に基づきゲート電圧が制御される第５のトランジスターと、を有し、前記第１の抵抗の前記一端の電圧を前記基準電圧として出力してもよい。
【００１６】
本発明の一態様によれば、第３のトランジスター及び第４のトランジスターにより差動対が構成され、その差動対の出力が第５のトランジスターを介して第４のトランジスターのゲートにフィードバックされる。これにより、第５のトランジスターの一端（第１の抵抗の一端）に、第３のトランジスターと第４のトランジスターとの仕事関数差電圧に対応する電圧（基準電圧）を出力できる。
【００１７】
また本発明の一態様では、前記電源用ノードは、高電位側電源ノードであってもよい。
【００１８】
電源用ノードは、上記の第３〜第５のトランジスターと第１の抵抗とを含む仕事関数差アンプの電源電圧が供給されるノードである。本発明の一態様によれば、電源用ノードが高電位側電源ノードであることで、基準電流生成回路を１段の仕事関数差アンプで構成できる。
【００１９】
また本発明の一態様では、前記少なくとも１つの前記基準電圧生成回路は、第６のトランジスターと、前記第６のトランジスターとはゲート電極の導電性が異なる第７のトランジスターと、前記第６のトランジスター及び前記第７のトランジスターに電流を供給するカレントミラー回路と、前記第６のトランジスターと前記第７のトランジスターとの仕事関数差電圧に対応する電圧が一端に印加される第２の抵抗と、高電位側電源ノードと前記第２の抵抗の前記一端との間に設けられ、前記第７のトランジスターのドレイン電圧に基づきゲート電圧が制御される第８のトランジスターと、を有し、前記第２の抵抗の前記一端の電圧を前記電源用ノードに出力してもよい。
【００２０】
本発明の一態様によれば、第６〜第８のトランジスターと第２の抵抗とを含む第１の仕事関数差アンプが生成した基準電圧が、第３〜第５のトランジスターと第１の抵抗とを含む第２の仕事関数差アンプの電源用ノードに供給される。これにより、基準電流生成回路を２段の仕事関数差アンプで構成できる。
【００２１】
また本発明の一態様では、前記少なくとも１つの前記基準電圧生成回路は、第９のトランジスターと、前記第９のトランジスターとはゲート電極の導電性が異なる第１０のトランジスターと、前記第９のトランジスター及び前記第１０のトランジスターに電流を供給するカレントミラー回路と、高電位側電源ノードと前記第１０のトランジスターのゲートとの間に設けられ、前記第１０のトランジスターのドレイン電圧に基づきゲート電圧が制御される第１１のトランジスターと、を有し、前記第９のトランジスターと前記第１０のトランジスターとの仕事関数差電圧に対応する電圧である前記第１１のトランジスターのドレイン電圧を、前記電源用ノードに出力してもよい。
【００２２】
本発明の一態様によれば、第９〜第１１のトランジスターを含む第１の仕事関数差アンプが生成した基準電圧が、第３〜第５のトランジスターと第１の抵抗とを含む第２の仕事関数差アンプの電源用ノードに供給される。このような構成によっても、基準電流生成回路を２段の仕事関数差アンプで構成できる。
【００２３】
また本発明の一態様では、前記第５のトランジスターはデプレッション型のトランジスターであってもよい。
【００２４】
基準電流生成回路を２段の仕事関数差アンプで構成した場合、第２の仕事関数差アンプの電源電圧と出力電圧が、共に仕事関数差に基づく基準電圧となる。そのため、第２の仕事関数差アンプの出力電圧を出力する第５のトランジスターのゲート−ソース間電圧が非常に小さくなる。この点、本発明の一態様によれば、第５のトランジスターがデプレッション型のトランジスターであることで、第５のトランジスターを動作させることができる。
【００２５】
また本発明の一態様では、前記少なくとも１つの前記基準電圧生成回路は、前記第５のトランジスターのゲートノードと低電位側電源ノードとの間に設けられるキャパシターを有してもよい。
【００２６】
第５のトランジスターは、第３のトランジスター及び第４のトランジスターにより構成される差動対の出力を第４のトランジスターのゲートにフィードバックするトランジスターである。この第５のトランジスターのゲートノードと低電位側電源ノードとの間にキャパシターが設けられることで、ＰＳＲＲの周波数特性を向上できる。
【００２７】
また本発明の他の態様は、上記のいずれかに記載の回路装置と、前記振動子と、を含む発振器に関係する。
【００２８】
また本発明の更に他の態様は、上記のいずれかに記載された回路装置を含む電子機器に関係する。
【００２９】
また本発明の更に他の態様では、電子機器は、前記外部電源を供給するスイッチングレギュレーターを含んでもよい。
【００３０】
また本発明の更に他の態様は、上記のいずれかに記載の回路装置を含む移動体に関係する。
【図面の簡単な説明】
【００３１】
【図１】回路装置の構成例。
【図２】回路装置の詳細な構成例。
【図３】図３Ａは、発振周波数の温度依存性の例。図３Ｂは、処理部の入力データと処理部の出力データとの間の関係の例。
【図４】回路装置の第２の詳細な構成例。
【図５】電子機器の基本構成例。
【図６】基準電圧生成回路の第１の詳細な構成例。
【図７】基準電圧生成回路の第２の詳細な構成例。
【図８】基準電圧生成回路の第３の詳細な構成例。
【図９】基準電圧生成回路のＰＳＲＲの周波数特性の模式図。
【図１０】基準電流生成回路、発振回路の詳細な構成例。
【図１１】Ｄ／Ａ変換部の詳細な構成例。
【図１２】図１２Ａは、温度センサー部の第１の構成例。図１２Ｂは、温度センサー部の第２の構成例。図１２Ｃは、温度センサー部の温度特性の例。
【図１３】Ａ／Ｄ変換部の詳細な構成例。
【図１４】回路装置の第１の変形構成例。
【図１５】回路装置の第２の変形構成例。
【図１６】図１６Ａは、発振器の構成例。図１６Ｂは、電子機器の構成例。図１６Ｃは、移動体の例。
【発明を実施するための形態】
【００３２】
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【００３３】
１．構成
図１に本実施形態の回路装置の基本構成例を示す。この回路装置は、ＤＴＣＸＯやＯＣＸＯ（oven controlled crystal oscillator）等のデジタル方式の発振器を実現する回路装置（半導体チップ）である。例えばこの回路装置と振動子ＸＴＡＬをパッケージに収納することで、デジタル方式の発振器が実現される。
【００３４】
図１の回路装置は、デジタル温度補償発振回路１１０、電源回路４０を含む。デジタル温度補償発振回路１１０は、Ａ／Ｄ変換部２０、処理部５０、発振信号生成回路１４０を含む。また回路装置は温度センサー部１０、バッファー回路１６０を含むことができる。なお回路装置の構成は図１の構成には限定されず、その一部の構成要素（例えば温度センサー部、バッファー回路、Ａ／Ｄ変換部等）を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
【００３５】
振動子ＸＴＡＬは、例えば水晶振動子等の圧電振動子である。振動子ＸＴＡＬは恒温槽内に設けられるオーブン型振動子（ＯＣＸＯ）であってもよい。振動子ＸＴＡＬは共振器（電気機械的な共振子又は電気的な共振回路）であってもよい。振動子ＸＴＡＬとしては、圧電振動子、ＳＡＷ（Surface Acoustic Wave）共振子、ＭＥＭＳ（Micro Electro Mechanical Systems）振動子等を採用できる。振動子ＸＴＡＬの基板材料としては、水晶、タンタル酸リチウム、ニオブ酸リチウム等の圧電単結晶や、ジルコン酸チタン酸鉛等の圧電セラミックス等の圧電材料、又はシリコン半導体材料等を用いることができる。振動子ＸＴＡＬの励振手段としては、圧電効果によるものを用いてもよいし、クーロン力による静電駆動を用いてもよい。
【００３６】
温度センサー部１０は、温度検出電圧ＶＴＤを出力する。具体的には、環境（回路装置）の温度に応じて変化する温度依存電圧を、温度検出電圧ＶＴＤとして出力する。温度センサー部１０の具体的な構成例については後述する。
【００３７】
Ａ／Ｄ変換部２０は、温度センサー部１０からの温度検出電圧ＶＴＤのＡ／Ｄ変換を行って、温度検出データＤＴＤを出力する。例えば温度検出電圧ＶＴＤのＡ／Ｄ変換結果に対応するデジタルの温度検出データＤＴＤ（Ａ／Ｄ結果データ）を出力する。Ａ／Ｄ変換部２０のＡ／Ｄ変換方式としては、例えば逐次比較方式や逐次比較方式に類似する方式などを採用できる。なおＡ／Ｄ変換方式はこのような方式には限定されず、種々の方式（計数型、並列比較型又は直並列型等）を採用できる。
【００３８】
処理部５０（ＤＳＰ部：デジタル信号処理部）は種々の信号処理を行う。例えば処理部５０（温度補償部）は、温度検出データＤＴＤに基づいて発振周波数（発振信号の周波数）の温度補償処理を行う。そして発振周波数の周波数制御データＤＤＳを出力する。具体的には処理部５０は、温度に応じて変化する温度検出データＤＴＤ（温度依存データ）と、温度補償処理用の係数データ（近似関数の係数のデータ）などに基づいて、温度変化があった場合にも発振周波数を一定にするための温度補償処理を行う。この処理部５０は、ゲートアレイ等のＡＳＩＣ回路により実現してもよいし、プロセッサー（例えばＣＰＵ、ＭＰＵ等）とプロセッサー上で動作するプログラムにより実現してもよい。
【００３９】
発振信号生成回路１４０は発振信号ＳＳＣを生成する。例えば発振信号生成回路１４０は、処理部５０からの周波数制御データＤＤＳと振動子ＸＴＡＬを用いて、周波数制御データＤＤＳにより設定される発振周波数の発振信号ＳＳＣを生成する。一例としては、発振信号生成回路１４０は、周波数制御データＤＤＳにより設定される発振周波数で振動子ＸＴＡＬを発振させて、発振信号ＳＳＣを生成する。
【００４０】
なお発振信号生成回路１４０は、ダイレクト・デジタル・シンセサイザー方式で発振信号ＳＳＣを生成する回路であってもよい。例えば振動子ＸＴＡＬ（固定発振周波数の発振源）の発振信号をリファレンス信号として、周波数制御データＤＤＳで設定される発振周波数の発振信号ＳＳＣをデジタル的に生成してもよい。
【００４１】
発振信号生成回路１４０は、Ｄ／Ａ変換部８０と発振回路１５０を含むことができる。但し発振信号生成回路１４０は、このような構成には限定されず、その一部の構成要素を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
【００４２】
Ｄ／Ａ変換部８０は、処理部５０からの周波数制御データＤＤＳ（処理部の出力データ）のＤ／Ａ変換を行う。Ｄ／Ａ変換部８０に入力される周波数制御データＤＤＳは、処理部５０による温度補償処理後の周波数制御データ（周波数制御コード）である。Ｄ／Ａ変換部８０のＤ／Ａ変換方式としては例えば抵抗ストリング型（抵抗分割型）を採用できる。但し、Ｄ／Ａ変換方式はこれには限定されず、抵抗ラダー型（Ｒ−２Ｒラダー型等）、容量アレイ型、又はパルス幅変調型などの種々の方式を採用できる。またＤ／Ａ変換部８０は、Ｄ／Ａ変換器以外にも、その制御回路や変調回路やフィルター回路などを含むことができる。
【００４３】
発振回路１５０は、Ｄ／Ａ変換部８０の出力電圧ＶＱと振動子ＸＴＡＬを用いて、発振信号ＳＳＣを生成する。発振回路１５０は、第１、第２の振動子用端子（振動子用パッド）を介して振動子ＸＴＡＬに接続される。例えば発振回路１５０は、振動子ＸＴＡＬ（圧電振動子、共振子等）を発振させることで、発振信号ＳＳＣを生成する。具体的には発振回路１５０は、Ｄ／Ａ変換部８０の出力電圧ＶＱを周波数制御電圧（発振制御電圧）とした発振周波数で、振動子ＸＴＡＬを発振させる。例えば発振回路１５０が、電圧制御により振動子ＸＴＡＬの発振を制御する回路（ＶＣＯ）である場合には、発振回路１５０は、周波数制御電圧に応じて容量値が変化する可変容量キャパシター（バリキャップ等）を含むことできる。
【００４４】
なお、前述のように発振回路１５０はダイレクト・デジタル・シンセサイザー方式により実現してもよく、この場合には振動子ＸＴＡＬの発振周波数はリファレンス周波数となり、発振信号ＳＳＣの発振周波数とは異なる周波数になる。
【００４５】
バッファー回路１６０は、発振信号生成回路１４０（発振回路１５０）で生成された発振信号ＳＳＣのバッファリングを行って、バッファリング後の信号ＳＱを出力する。即ち、外部の負荷を十分に駆動できるようにするためのバッファリングを行う。信号ＳＱは例えばクリップドサイン波信号である。但し信号ＳＱは矩形波信号であってもよい。或いはバッファー回路１６０は、信号ＳＱとしてクリップドサイン波信号と矩形波信号の両方の出力が可能な回路であってもよい。
【００４６】
電源回路４０は、回路装置の外部から供給される電源電圧ＶＤＤに基づいて、回路装置の各部に供給する電源電圧を生成する。電源回路４０は、１又は複数の基準電圧生成回路（仕事関数差アンプ）を含んでおり、その基準電圧生成回路がトランジスターの仕事関数差に基づいて基準電圧を生成し、電源回路４０は、その基準電圧を各部の電源電圧として供給する。電源回路４０は、１つの基準電圧生成回路を含み、その基準電圧生成回路が回路装置の全体に電源電圧を供給してもよい。或いは、電源回路４０は、複数の基準電圧生成回路を含み、各基準電圧生成回路が、回路装置のいずれか１つの部に電源電圧を供給してもよい。或いは、電源回路４０が複数の基準電圧生成回路を含む場合において、１以上の部に電源電圧を供給する基準電圧生成回路があってもよい。
【００４７】
基準電圧生成回路は、例えばデプレッション型のトランジスターとエンハンスメント型のトランジスターで差動対が構成されるアンプ回路であり、デプレッション型のトランジスターとエンハンスメント型のトランジスターのしきい値電圧の差を基準電圧として出力する。なお、基準電圧生成回路はこの構成に限定されず、ゲート電極と基板の間の仕事関数が異なるトランジスターを組み合わせて、その仕事関数差により基準電圧を生成する回路であればよい。
【００４８】
図２に本実施形態の回路装置の詳細な構成例を示す。なお図２では電源回路４０の図示を省略している。図２の回路装置は、記憶部３０（不揮発性メモリー）、温度センサー部１０、Ａ／Ｄ変換部２０、処理部５０、発振信号生成回路１４０、バッファー回路１６０を含む。またＤ／Ａ変換部８０が、変調回路９０とＤ／Ａ変換器１００とフィルター回路１２０を含む。
【００４９】
記憶部３０は、発振周波数の温度特性を補償するための多項式の係数を記憶している。例えば、発振器の出荷前検査等において発振周波数の温度特性をテスト装置により測定し、その測定された温度特性に基づいてテスト装置が多項式の係数を求め、その係数がテスト装置により記憶部３０に書き込まれる。多項式は、温度検出データＤＴＤ（Ａ／Ｄ変換部２０の出力データ）と周波数制御データＤＤＳ（Ｄ／Ａ変換部８０の入力データ）を対応付けるものである。記憶部３０は、例えばＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）等の不揮発性メモリーである。或いは、ＲＡＭ（Random Access memory）やレジスターであってもよい。処理部５０は、記憶部３０から係数を読み出し、その係数を適用した多項式に温度検出データＤＴＤを代入し、その多項式の演算結果に基づいて周波数制御データＤＤＳを生成し、その周波数制御データＤＤＳをＤ／Ａ変換部８０に出力する。
【００５０】
Ｄ／Ａ変換部８０の変調回路９０は、処理部５０からｉ＝（ｎ＋ｍ）ビットの周波数制御データＤＤＳを受ける（ｉ、ｎ、ｍは１以上の整数）。一例としてはｉ＝２０、ｎ＝１６、ｍ＝４である。そして変調回路９０は、周波数制御データＤＤＳのｍビット（例えば４ビット）のデータに基づいて、周波数制御データＤＤＳのｎビット（例えば１６ビット）のデータを変調する。具体的には変調回路９０は、周波数制御データＤＤＳのＰＷＭ変調を行う。なお変調回路９０の変調方式はＰＷＭ変調（パルス幅変調）には限定されず、例えばＰＤＭ変調（パルス密度変調）等のパルス変調であってもよく、パルス変調以外の変調方式であってもよい。例えば周波数制御データＤＤＳのｎビットのデータに対して、ｍビットのディザー処理（ディザリング処理）を行うことでビット拡張（ｎビットからｉビットへのビット拡張）を実現してもよい。
【００５１】
Ｄ／Ａ変換器１００は、変調回路９０により変調されたｎビットのデータのＤ／Ａ変換を行う。例えばｎ＝１６ビットのデータのＤ／Ａ変換を行う。Ｄ／Ａ変換器１００のＤ／Ａ変換方式としては、例えば抵抗ストリング型や抵抗ラダー型などを採用できる。
【００５２】
フィルター回路１２０は、Ｄ／Ａ変換器１００の出力電圧ＶＤＡを平滑化する。例えばローパスフィルター処理を行って出力電圧ＶＤＡを平滑化する。このようなフィルター回路１２０を設けることで、例えばＰＷＭ変調された信号のＰＷＭ復調が可能になる。このフィルター回路１２０のカットオフ周波数は、変調回路９０のＰＷＭ変調の周波数に応じて設定できる。即ちＤ／Ａ変換器１００からの出力電圧ＶＤＡの信号は、ＰＷＭ変調の基本周波数及び高調波成分のリプルを含むため、フィルター回路１２０により、このリップルを減衰させる。なおフィルター回路１２０としては、例えば抵抗又はキャパシター等の受動素子を用いたパッシブフィルターを採用できる。但しフィルター回路１２０としてＳＣＦなどのアクティブフィルターを用いることも可能である。
【００５３】
なおＤ／Ａ変換部８０の分解能はｉ＝２０ビットには限定されず、２０ビットよりも高い分解能であってもよいし、低い分解能であってもよい。また変調回路９０の変調のビット数もｍ＝４ビットには限定されず、４ビットよりも大きくてもよいし（例えばｍ＝８ビット）、小さくてもよい。
【００５４】
また図２では、Ｄ／Ａ変換部８０の前段に、温度補償処理等のデジタル信号処理を行う処理部５０が設けられていることを、有効活用している。即ち、処理部５０は、例えば浮動小数点演算などにより、高精度で、温度補償処理等のデジタル信号処理を実行している。従って、例えば浮動小数点演算の結果の仮数部の下位ビットも有効なデータとして扱って、バイナリーデータに変換すれば、例えばｉ＝ｍ＋ｎ＝２０ビットというような高いビット数での周波数制御データＤＤＳも、容易に出力できる。図２ではこの点に着目し、このような高いビット数であるｉ＝ｍ＋ｎビットの周波数制御データＤＤＳを、Ｄ／Ａ変換部８０に供給し、ｍビットの変調回路９０とｎビットのＤ／Ａ変換器１００を用いて、ｉ＝ｍ＋ｎビットというような高分解能のＤ／Ａ変換の実現に成功している。
【００５５】
ＤＴＣＸＯやＯＣＸＯなどのデジタル方式の発振器では、発振周波数に対して非常に高い周波数精度が要求される。例えば前述のＴＤＤ方式では、上がりと下りで同じ周波数を用いて時分割でデータが送受信され、各機器に割り当てられたタイムスロットの間にはガードタイムが設定されている。このため、適正な通信を実現するためには、各機器において時刻同期を行う必要があり、正確な絶対時刻の計時が要求される。例えば基準信号（ＧＰＳ信号やインターネットを介した信号）が消失又は異常となるホールドオーバーが発生した場合には、基準信号が無い状態で発振器側が正確に絶対時刻を計時する必要がある。このため、このような機器（ＧＰＳ関連機器、基地局等）に用いられる発振器には、非常に高い発振周波数精度が要求される。
【００５６】
このような要求を実現するために、例えば各機器に原子時計などを設ける手法を採用すると、機器の高コスト化や大規模化を招く。また、高い周波数精度の発振器を実現したとしても、発振器に用いられる回路装置が大規模化したり、消費電力が非常に大きくなってしまうのは望ましくない。
【００５７】
この点、図２の回路装置の構成によれば、Ｄ／Ａ変換部８０に、変調回路９０やフィルター回路１２０を設けるだけで、例えばｉ≧２０ビットとなるような非常に高い分解能のＤ／Ａ変換部８０を実現でき、このように分解能が高くなることで、発振周波数の高精度化を実現できる。そして、このような変調回路９０やフィルター回路１２０を設けることによる回路装置のチップサイズの増加や消費電力の増加は、それほど大きくない。更に処理部５０では浮動点小数点演算などにより温度補償処理を実行しているため、例えばｉ≧２０ビットとなるような周波数制御データＤＤＳをＤ／Ａ変換部８０に出力することも容易である。従って、図２の回路装置の構成は、発振周波数の高精度化と、回路装置の規模や消費電力の増加の抑制とを、両立して実現できるという利点がある。
【００５８】
なお図１、図２の回路装置は、基準信号（ＧＰＳ信号やインターネットを介した信号）と発振信号に基づく入力信号を比較する位相比較回路を有するＰＬＬ回路における、発振用ＩＣとしても用いることができる。この場合には、例えば当該位相比較回路からの周波数制御データに対して、処理部５０が温度補償処理やエージング補正処理等を行って、発振信号生成回路１４０により発振信号を生成すればよい。
【００５９】
２．電源回路
以下、電源回路４０について詳細に説明する。
【００６０】
上述したように、本実施形態の回路装置は、電源回路４０と、電源回路４０から電源電圧が供給されて動作するデジタル温度補償発振回路１１０と、を含む。デジタル温度補償発振回路１１０は、温度センサー部１０からの温度検出電圧のＡ／Ｄ変換を行い、温度検出データを出力するＡ／Ｄ変換部２０と、温度検出データに基づいて発振周波数の温度補償処理を行い、発振周波数の周波数制御データを出力する処理部５０と、処理部５０からの周波数制御データと振動子ＸＴＡＬを用いて、周波数制御データにより設定される発振周波数の発振信号を生成する発振信号生成回路１４０と、を有する。
【００６１】
そして、電源回路４０には外部電源（電源電圧ＶＤＤ）が供給され、電源回路４０は、トランジスターの仕事関数差に基づき生成された基準電圧を生成する少なくとも１つの基準電圧生成回路を有する。電源回路４０は、基準電圧生成回路により生成された基準電圧を電源電圧として供給する。
【００６２】
本実施形態によれば、トランジスターの仕事関数差に基づいて基準電圧が生成され、その基準電圧が電源電圧としてデジタル温度補償発振回路１１０に供給される。これにより、電源の低消費電力化が可能なＤＴＣＸＯ等のデジタル方式の発振器を実現できる。
【００６３】
従来、基準電圧生成回路として用いられたバンドギャップリファレンス回路は、バンドギャップ電圧の温度依存性をキャンセルするために複数のバイポーラートランジスター（バイポーラートランジスターに含まれるＰＮ接合）を用いており、それらに流すバイアス電流等によって、比較的消費電流が大きい回路となっている。そのため、高いＰＳＲＲを維持しつつ、消費電流を絞ることが難しいという課題がある。電源のノイズ特性は発振信号の精度（例えば位相ノイズ特性）に影響するため、高いＰＳＲＲが必要であり、この点からバンドギャップリファレンス回路を用いた電源回路では低消費電力化に限界がある。
【００６４】
この点、本実施形態ではトランジスターの仕事関数差に基づいて基準電圧を生成することで、バンドギャップリファレンス回路を用いる場合に比べて消費電流を低下させつつ、高いＰＳＲＲを維持できる。例えば図６で後述するように、ゲート電極と基板の間の仕事関数が異なるトランジスターＴＡｃとトランジスターＴＡｄで差動対を構成し、その差動対の出力をトランジスターＴＡｅにより差動対にフィードバックすることで、基準電圧を生成できる。このように、仕事関数差を用いた場合には簡素な構成で基準電圧生成回路を構成できるので、バイアス電流を小さくすることが容易である。
【００６５】
しかしながら、トランジスターの仕事関数差に基づき生成された基準電圧は温度特性（例えば負の温度特性）を有する。このような基準電圧が電源電圧として回路装置の各部に供給された場合、その電源電圧の温度依存性が発振周波数の温度特性に影響を与える（電源電圧に温度依存性が無い場合に比べて、発振周波数の温度特性が変わる）。この点、本実施形態ではデジタル温度補償発振回路１１０により温度補償を行っており、デジタル温度補償発振回路１１０では、電源電圧の温度依存性を含めて包括的に発振周波数を温度補償できる。これにより、トランジスターの仕事関数差に基づき生成された基準電圧を利用することが可能となっている。
【００６６】
そして、低消費電力でありながら高いＰＳＲＲが得られることによって、回路装置に内蔵された電源回路４０を低消費電力化すると共に、位相ノイズが少ない高精度な発振信号が得られる。また、高いＰＳＲＲが得られることから、より上流側の外部電源としてスイッチングレギュレーターを用いることが可能となる。これにより、回路装置の外部電源を低消費電力化できる。以上のように、トランジスターの仕事関数差に基づいて基準電圧を生成し、その基準電圧を電源電圧としてデジタル温度補償発振回路１１０に供給することで、回路装置の内部電源或いは外部電源を含めたシステム全体の電源を低消費電力化できる。
【００６７】
ＤＴＣＸＯ等のデジタル方式の発振器において、電源電圧の温度依存性を含めて包括的に発振周波数を温度補償できる点について、より詳細に説明する。
【００６８】
まず、本実施形態の比較例としてＡＴＣＸＯ等のアナログ方式の発振器を考える。ＡＴＣＸＯは、発振周波数の温度依存性を補償して高精度な発振周波数を得ているが、その温度補償を行う前の発振周波数は、例えば図３Ａに示すような温度依存性を有している。ＡＴＣＸＯでは、恒温槽でいくつかの環境温度を設定し、各環境温度での発振周波数を測定し、その測定された温度依存性をキャンセルする多項式の係数を決定し、その係数を不揮発性メモリー等に書き込んでおく。そして、温度補償の際には不揮発性メモリーから係数を読み出して温度センサーの出力に対応する周波数制御電圧を生成して、発振周波数の温度依存性を補償する。
【００６９】
このように、ＡＴＣＸＯの温度補償では、温度センサーの出力と周波数制御電圧との間の関係が多項式により決定されているが、係数決定の際には、得られる関係は環境温度と発振周波数の間の関係である。そのため、係数決定のアルゴリズムでは、例えば環境温度に対してどのような温度センサーの出力が得られるか、或いは温度センサーの出力に対して関数発生回路がどのような周波数制御電圧を出力するか、は前提として仮定されている。この前提が崩れた場合、アルゴリズムが正確な係数を決定できなくなる。例えば、温度センサーは温度依存性の無い電圧と温度依存性がある電圧との差分で温度を検出しているが、これらの電圧が電源電圧の温度依存性の影響を受けると、環境温度に対して期待したセンサー出力（差分電圧）にならない。しかし、係数決定のアルゴリズムでは、環境温度とセンサー出力の対応が、期待通りの特性になっているという前提で係数を演算している。そのため、環境温度とセンサー出力の対応が変動すると、正確な温度補償ができなくなる。このような理由から、ＡＴＣＸＯでは温度依存性が無い高安定の電源電圧が要求される。
【００７０】
温度センサーの一例としてはバンドギャップリファレンス回路を用いるものがあるが、一般にバンドギャップリファレンス回路は電源電圧に依らずに一定電圧を出力する回路とされている。しかしながら、バンドギャップリファレンス回路にもわずかに電源電圧依存性があり、非常に高精度な発振周波数が要求されるＴＣＸＯ等の発振器では、そのわずかな変動が問題となる。
【００７１】
一方、本実施形態のようなＤＴＣＸＯ等のデジタル方式の発振器では、図３Ｂに示すように、温度検出データＤＴＤ（処理部５０の入力データ）と周波数制御データＤＤＳ（処理部５０の出力データ）との間の関係が得られる。例えば、温度検出データＤＴＤと周波数制御データＤＤＳは処理部５０のレジスターに格納されており、不図示のデジタルインターフェースを介して外部から読み出される。温度補償の係数を決定する際には、恒温槽でいくつかの環境温度を設定し、各環境温度での温度検出データＤＴＤと周波数制御データＤＤＳを取得し、多項式によるフィッティングを行って温度補償用の多項式の係数を決定する。
【００７２】
温度補償を行う際には、処理部５０が係数を記憶部３０（不揮発性メモリー）から読み出して、温度検出データＤＴＤ（Ａ／Ｄ変換部２０の出力データ）に対応する周波数制御データＤＤＳ（Ｄ／Ａ変換部８０の入力データ）を生成する。即ち、ＤＴＣＸＯ等のデジタル方式の発振器では、係数決定の際にも温度補償の際にも、温度検出データＤＴＤと周波数制御データＤＤＳとの間の関係を使っている。このため、ＡＴＣＸＯのようなアルゴリズムの前提が必要なく、処理部５０の前段或いは後段に温度依存性（例えば電源電圧の温度特性による温度センサーの出力変動）があったとしても、その温度特性は、温度検出データＤＴＤと周波数制御データＤＤＳとの間の関係に包含されている。これにより、振動子の発振周波数の温度特性だけでなく、回路装置の各部の温度依存性を含めて包括的に温度補償を行うことができる。
【００７３】
また、ＡＴＣＸＯ等のアナログ方式の発振器において仕事関数差に基づく基準電圧を電源電圧として用いた場合、電源電圧の絶対値変動が大きい、電源電圧の温度傾斜の変動が大きい、アナログ温度補償回路と仕事関数差の特性変数が別々にばらつく、等の問題がある。そのため、量産時において特性調整のためのトリミング工程等が増えてしまい、チップサイズや検査コストの面でデメリットがある。
【００７４】
この点、本実施形態のようなＤＴＣＸＯ等のデジタル方式の発振器では、あらゆる温度依存性を含めて包括的に温度補償を行うことができるので、上記のような問題を生じずに、仕事関数差に基づく基準電圧を電源電圧として用いることが可能となる。特に、アナログ温度補償回路と仕事関数差の特性変数が別々にばらつく影響に対処することは困難であり、この点の考慮が不要になることは大きなメリットである。
【００７５】
以下、更に詳細な電源回路４０の構成について説明する。図４に、回路装置の第２の詳細な構成例を示す。図４の回路装置は基準電流生成回路１７０、電源回路４０、温度センサー部１０、Ａ／Ｄ変換部２０、処理部５０、発振信号生成回路１４０、バッファー回路１６０を含む。また図４では、電源回路４０が第１〜第６の基準電圧生成回路４１〜４６を含む。
【００７６】
第１の基準電圧生成回路４１は、仕事関数差に基づき生成された第１の基準電圧を、第１の電源電圧ＶＲＡとしてＡ／Ｄ変換部２０に供給する。第２の基準電圧生成回路４２は、仕事関数差に基づき生成された第２の基準電圧を、第２の電源電圧ＶＲＢとして処理部５０に供給する。第３の基準電圧生成回路４３は、仕事関数差に基づき生成された第３の基準電圧を、第３の電源電圧ＶＲＣとしてＤ／Ａ変換部８０に供給する。
【００７７】
なお、電源回路４０は、第１の基準電圧生成回路４１、第２の基準電圧生成回路４２、第３の基準電圧生成回路４３の全てを含む必要はなく、これらのうちいずれか１つ又は２つだけを含んでもよい。
【００７８】
このように、Ａ／Ｄ変換部２０、処理部５０、Ｄ／Ａ変換部８０のそれぞれに対応して第１の基準電圧生成回路４１、第２の基準電圧生成回路４２、第３の基準電圧生成回路４３を設けることで、各部の電源ラインを分離できる。これにより、電源ラインを介したノイズの伝搬を抑制し、発振信号の精度（例えば位相ノイズ特性）を向上できる。
【００７９】
例えば、デジタル回路のノイズは、発振回路１５０による振動子ＸＴＡＬの発振に影響を与え、位相ノイズ特性等を悪化させる。この点、本実施形態では、処理部５０に対応する第２の基準電圧生成回路４２が設けられているので、発振回路１５０の電源ラインから、デジタル回路である処理部５０の電源ラインを分離できる。これにより、発振回路１５０へのデジタル回路のノイズの伝搬を抑制できる。或いは、Ａ／Ｄ変換部２０やＤ／Ａ変換部８０に処理部５０や発振回路１５０からのノイズが入力された場合、そのノイズによりＡ／Ｄ変換部２０の変換精度が低下して温度補償の精度に影響したり、Ｄ／Ａ変換部８０の出力電圧ＶＱのノイズが増加して位相ノイズ特性等が悪化したりする可能性がある。この点、本実施形態では、Ａ／Ｄ変換部２０に対応する第１の基準電圧生成回路４１が設けられ、或いはＤ／Ａ変換部８０に対応する第３の基準電圧生成回路４３が設けられるので、Ａ／Ｄ変換部２０やＤ／Ａ変換部８０へのノイズの伝搬を抑制できる。
【００８０】
また、本実施形態では温度特性を有する仕事関数差を用いて電源電圧ＶＲＡ、ＶＲＢ、ＶＲＣを生成しているが、その影響はデジタル温度補償処理により包括的に補償できる。即ち、電源電圧ＶＲＡ、ＶＲＣが温度特性をもつことによってＡ／Ｄ変換部２０やＤ／Ａ変換部８０の変換結果に温度特性が生じる可能性があるが、この温度特性も含めてデジタル温度補償処理により補償される。
【００８１】
また、図６〜図８に示すように、仕事関数差により基準電圧を生成する仕事関数差アンプは、ＭＯＳトランジスターや抵抗で構成することが可能であり、構成も簡素であるため、バイポーラートランジスターを用いるバンドギャップリファレンス回路よりもレイアウト面積が小さい。そのため、各部のそれぞれに基準電圧生成回路を設けてもレイアウト面積の増加が抑えられ、仕事関数差アンプは電源ラインを分離する構成に適している。
【００８２】
基準電流生成回路１７０は、基準電圧に基づいて基準電流を生成する。そして、発振回路１５０は、基準電流に基づく駆動電流により振動子ＸＴＡＬを発振させる。
【００８３】
具体的には、第４の基準電圧生成回路４４が仕事関数差に基づいて基準電圧を生成し、その基準電圧を第４の電源電圧ＶＲＤとして基準電流生成回路１７０に出力する。そして、図１０で後述するように、基準電流生成回路１７０は、基準電圧（電源電圧ＶＲＤ）に基づいて基準電流ＩＲＤを生成し、その基準電流ＩＲＤに対応したバイアス電圧ＱＤ１、ＱＤ２を発振回路１５０に出力し、発振回路１５０はバイアス電圧ＱＤ１、ＱＤ２をトランジスターＴＤｄ、ＴＤｅにより駆動電流ＩＢＸに変換し、駆動電流ＩＢＸが供給されたバイポーラートランジスターＴＲＸが振動子ＸＴＡＬを駆動する。
【００８４】
このように、発振回路１５０に対応して基準電流生成回路１７０を設けることで、処理部５０等の他の回路の電源ラインから発振回路１５０を分離できる。これにより、電源ラインを介したノイズの伝搬を抑制し、発振信号の精度（例えば位相ノイズ特性）を向上できる。また、本実施形態では温度特性を有する仕事関数差を用いて基準電圧を生成しているが、その影響はデジタル温度補償処理により包括的に補償できる。即ち、基準電圧が温度特性をもつことによって発振回路１５０の発振周波数特性に温度特性が生じる可能性があるが、この温度特性も含めてデジタル温度補償処理により補償される。
【００８５】
第５の基準電圧生成回路４５は、仕事関数差に基づき生成された第５の基準電圧を、第５の電源電圧ＶＲＥとして温度センサー部１０に供給する。また、第６の基準電圧生成回路４６は、仕事関数差に基づき生成された第６の基準電圧を、第６の電源電圧ＶＲＦとしてバッファー回路１６０に供給する。
【００８６】
このようにすれば、温度センサー部１０やバッファー回路１６０の電源ラインを分離でき、電源ラインを介したノイズの伝搬を抑制できる。また、基準電圧の温度特性が温度センサー部１０のセンサー特性等に影響したとしても、その影響をデジタル温度補償処理により包括的に補償できる。
【００８７】
図５に、本実施形態の回路装置を含む電子機器の基本構成例を示す。なお、図１６Ｂで後述するように電子機器は処理部５２０等の構成要素を含むことができるが、ここでは図示を省略している。
【００８８】
図５の電子機器は、スイッチングレギュレーター５６０（外部電源回路）と、回路装置５００を含む。回路装置５００は電源回路４０を含んでおり、電源回路４０には、スイッチングレギュレーター５６０から外部電源（電源電圧ＶＤＤ）が供給される。
【００８９】
スイッチングレギュレーター５６０は、例えばトランジスター等のスイッチ素子とインダクター、キャパシター、ダイオード等で構成される。そして、スイッチ素子がオンになるオン期間では、電源とインダクターの一端がスイッチ素子を介して接続されてインダクターが駆動されると共にキャパシターに電荷が供給される。スイッチ素子がオフになるオフ期間では、電源とインダクターの一端が遮断され、インダクターに蓄えられたエネルギーが放電されてダイオードを介したキャパシターに電荷が供給される。スイッチングレギュレーター５６０の出力電圧をフィードバックすることにより、オン期間とオフ期間のデューティーが制御され、出力電圧が一定に保たれる。
【００９０】
なお、スイッチングレギュレーター５６０の構成はこれに限定されず、スイッチ素子のオンオフにより断続的に電源を接続及び遮断する（チョッピングを行う）ＤＣ−ＤＣコンバーターであればよい。
【００９１】
このようなスイッチングレギュレーター５６０は、リニアレギュレーターのような抵抗による電力ロスがほとんどないため、リニアレギュレーターに比べて低消費電力である。一方、スイッチ素子によりチョッピングを行うため、リニアレギュレーターに比べて外部電源（電源電圧ＶＤＤ）のノイズが大きい。この点、本実施形態によれば、仕事関数差に基づき基準電圧を生成することで、電源回路４０の消費電力を抑えつつ高ＰＳＲＲを実現することが可能であり、スイッチングレギュレーター５６０と電源回路４０を含めた電源システム全体として低消費電力化できる。
【００９２】
３．基準電圧生成回路
図６に、基準電圧生成回路の第１の詳細な構成例を示す。なお、図６の基準電圧生成回路は、第１〜第６の基準電圧生成回路４１〜４６のいずれにも適用できる。図６の基準電圧生成回路は、トランジスターＴＡａ、ＴＡｂ、ＴＡｃ、ＴＡｄ、ＴＡｅ、抵抗ＲＮＡ、ＲＰＡ、ＲＧＡ（抵抗素子）、キャパシターＣＡ、電流源ＩＧＡを含む。
【００９３】
トランジスターＴＡａとトランジスターＴＡｂは、カレントミラー回路を構成し、トランジスターＴＡｃ（第３のトランジスター）とトランジスターＴＡｄ（第４のトランジスター）に電流を供給する。トランジスターＴＡｃとトランジスターＴＡｄは差動対を構成する。電流源ＩＧＡは、差動対にバイアス電流を供給する。トランジスターＴＡａ、ＴＡｂは例えばＰ型トランジスター（広義には第１導電型のトランジスター）であり、トランジスターＴＡｃ、ＴＡｄはＮ型トランジスター（広義には第２導電型のトランジスター）である。またトランジスターＴＡａ、ＴＡｂ、ＴＡｄはエンハンスメント型のトランジスターであり、トランジスターＴＡｃはデプレッション型のトランジスターである。
【００９４】
トランジスターＴＡａ、ＴＡｂは、電源用ノードＮＤＧとノードＮＡａ、ＮＡｂとの間に設けられる。図６の構成例では、電源用ノードＮＤＧは高電位側電源ノード（電源電圧ＶＤＤのノード）である。トランジスターＴＡａ、ＴＡｂのソースには電源用ノードＮＤＧの電圧（電源電圧ＶＤＤ）が供給され、トランジスターＴＡａ、ＴＡｂのゲート電極はトランジスターＴＡａのドレインのノードＮＡａに接続される。
【００９５】
トランジスターＴＡｃ、ＴＡｄは、ノードＮＡａ、ＮＡｂとノードＮＡｆ、ＮＡｃとの間に設けられる。またノードＮＡｆとノードＮＡｃとの間には抵抗ＲＮＡが設けられる。トランジスターＴＡｃのゲート電極には、電源電圧ＶＳＳ（低電位側電源電圧）が入力される。トランジスターＴＡｄのゲート電極は、ノードＮＡｄに接続される。電流源ＩＧＡは、ノードＮＡｃと電源電圧ＶＳＳのノードとの間に直列に設けられる。
【００９６】
トランジスターＴＡｅ（第５のトランジスター）はデプレッション型のＮ型トランジスターである。トランジスターＴＡｅは、電源用ノードＮＤＧ（高電位側電源ノード）と出力ノードＮＡｅ（抵抗ＲＰＡの一端）との間に設けられ、そのゲート電極に差動対の出力ノードＮＡｂが接続される。即ち、トランジスターＴＡｅは、トランジスターＴＡｄのドレイン電圧に基づきゲート電圧が制御される。キャパシターＣＡは、ノードＮＡｂと電源電圧ＶＳＳのノード（低電位側電源ノード）との間に設けられる。抵抗ＲＰＡ（第１の抵抗）は、出力ノードＮＡｅとノードＮＡｄ（トランジスターＴＡｄのゲートノード）の間に設けられ、一端（ノードＮＡｅ）の電圧ＶＤＯＳを基準電圧として出力する。抵抗ＲＧＡは、ノードＮＡｄと電源電圧ＶＳＳのノードとの間に設けられる。
【００９７】
トランジスターＴＡｄは、トランジスターＴＡｃとはゲート電極の導電性が異なるトランジスターになっている。例えばトランジスターＴＡｃのゲート電極はＮ型であり、トランジスターＴＡｄのゲート電極はＰ型となっている。例えばトランジスターＴＡｃとＴＡｄは、基板の不純物濃度やチャネルの不純物濃度は同じであるが、ゲート電極の導電性が異なっており、ゲート電極の不純物濃度が異なっている。
【００９８】
具体的には、ＭＯＳトランジスターのしきい値電圧は、Ｖｔｈ＝φＭＳ−ＱＳＳ／ＣＯＸ＋２φＦ＋ＱＤ／ＣＯＸと表すことができる。ここでφＭＳは、ゲート電極と基板の仕事関数差であり、ＱＳＳは酸化膜内の固定電荷であり、ＣＯＸはゲート酸化膜の単位面積当たりの容量であり、φＦはフェルミ準位であり、ＱＤは空乏層内の電荷である。トランジスターＴＡｃのＮ型ゲート電極の不純物濃度と、トランジスターＴＡｄのＰ型ゲート電極の不純物濃度の設定により、デプレッション型のトランジスターＴＡｃのしきい値電圧ＶＴＮは例えば−０．５２Ｖに設定されており、エンハンスメント型のトランジスターＴＡｄのしきい値電圧ＶＴＰは例えば０．４５Ｖに設定されている。従って、基準電圧生成回路の出力ノードＮＡｅには、ＶＴＰ−ＶＴＮ＝０．９７Ｖの基準電圧ＶＤＯＳ（電源電圧）が出力されるようになる。即ち、電源電圧ＶＤＤが変動した場合にも、一定電圧の基準電圧ＶＤＯＳを供給することが可能になる。
【００９９】
図７に、基準電圧生成回路の第２の詳細な構成例を示す。なお、図７の基準電圧生成回路は、第１〜第６の基準電圧生成回路４１〜４６のいずれにも適用できる。図７の基準電圧生成回路は、第１の仕事関数差アンプＲＥＧ１、第２の仕事関数差アンプＲＥＧ２を含む。第１の仕事関数差アンプＲＥＧ１は、トランジスターＴＢａ、ＴＢｂ、ＴＢｃ、ＴＢｄ、ＴＢｅ、抵抗ＲＮＢ、ＲＰＢ、ＲＧＢ（抵抗素子）、キャパシターＣＢ、電流源ＩＧＢを含む。第２の仕事関数差アンプＲＥＧ２は、トランジスターＴＡａ、ＴＡｂ、ＴＡｃ、ＴＡｄ、ＴＡｅ、抵抗ＲＮＡ、ＲＰＡ、ＲＧＡ、キャパシターＣＡ、電流源ＩＧＡを含む。
【０１００】
第２の仕事関数差アンプＲＥＧ２の構成は、図６の基準電圧生成回路の構成と同じであるが、図７では電源用ノードＮＤＧに第１の仕事関数差アンプＲＥＧ１の出力電圧Ｖｒｅｇが入力される。
【０１０１】
第１の仕事関数差アンプＲＥＧ１の構成を説明する。
【０１０２】
トランジスターＴＢａとトランジスターＴＢｂは、カレントミラー回路を構成し、トランジスターＴＢｃ（第６のトランジスター）とトランジスターＴＢｄ（第７のトランジスター）に電流を供給する。トランジスターＴＢｃとトランジスターＴＢｄは差動対を構成する。電流源ＩＧＢは、差動対にバイアス電流を供給する。トランジスターＴＢａ、ＴＢｂは例えばＰ型トランジスターであり、トランジスターＴＢｃ、ＴＢｄはＮ型トランジスターである。またトランジスターＴＢａ、ＴＢｂ、ＴＢｄはエンハンスメント型のトランジスターであり、トランジスターＴＢｃはデプレッション型のトランジスターである。
【０１０３】
トランジスターＴＢａ、ＴＢｂは、高電位側電源ノード（電源電圧ＶＤＤのノード）とノードＮＢａ、ＮＢｂとの間に設けられる。トランジスターＴＢａ、ＴＢｂのソースには電源電圧ＶＤＤが供給され、トランジスターＴＢａ、ＴＢｂのゲート電極はトランジスターＴＢａのドレインのノードＮＢａに接続される。
【０１０４】
トランジスターＴＢｃ、ＴＢｄは、ノードＮＢａ、ＮＢｂとノードＮＢｆ、ＮＢｃとの間に設けられる。またノードＮＢｆとノードＮＢｃとの間には抵抗ＲＮＢが設けられる。トランジスターＴＢｃのゲート電極には、電源電圧ＶＳＳが入力される。トランジスターＴＢｄのゲート電極は、ノードＮＢｄに接続される。電流源ＩＧＢは、ノードＮＢｃと電源電圧ＶＳＳのノードとの間に直列に設けられる。
【０１０５】
トランジスターＴＢｅ（第８のトランジスター）はデプレッション型のＮ型トランジスターである。トランジスターＴＢｅは、高電位側電源ノードと出力ノードＮＢｅ（抵抗ＲＰＢの一端）との間に設けられ、そのゲート電極に差動対の出力ノードＮＢｂが接続される。即ち、トランジスターＴＢｅは、トランジスターＴＢｄのドレイン電圧に基づきゲート電圧が制御される。キャパシターＣＢは、ノードＮＢｂと電源電圧ＶＳＳのノードとの間に設けられる。抵抗ＲＰＢ（第２の抵抗）は、出力ノードＮＢｅとノードＮＢｄ（トランジスターＴＢｄのゲートノード）の間に設けられ、その一端には、トランジスターＴＢｃ、ＴＢｄの仕事関数差電圧に対応する電圧Ｖｒｅｇが印加される。抵抗ＲＰＢは、その一端の電圧Ｖｒｅｇを第１の仕事関数差アンプＲＥＧ１の電源用ノードＮＤＧに出力する。抵抗ＲＧＢは、ノードＮＢｄと電源電圧ＶＳＳのノードとの間に設けられる。
【０１０６】
トランジスターＴＢｄは、トランジスターＴＢｃとはゲート電極の導電性が異なるトランジスターになっている。例えばトランジスターＴＢｃのゲート電極はＮ型であり、トランジスターＴＢｄのゲート電極はＰ型となっている。例えばトランジスターＴＢｃとＴＢｄは、基板の不純物濃度やチャネルの不純物濃度は同じであるが、ゲート電極の導電性が異なっており、ゲート電極の不純物濃度が異なっている。
【０１０７】
図８に、基準電圧生成回路の第３の詳細な構成例を示す。なお、図８の基準電圧生成回路は、第１〜第６の基準電圧生成回路４１〜４６のいずれにも適用できる。図８の基準電圧生成回路は、第１の仕事関数差アンプＲＥＧ１、第２の仕事関数差アンプＲＥＧ２を含む。第１の仕事関数差アンプＲＥＧ１は、トランジスターＴＣａ、ＴＣｂ、ＴＣｃ、ＴＣｄ、ＴＣｅ、抵抗ＲＮＣ、ＲＰＣ（抵抗素子）、電流源ＩＧＣを含む。第２の仕事関数差アンプＲＥＧ２は、トランジスターＴＡａ、ＴＡｂ、ＴＡｃ、ＴＡｄ、ＴＡｅ、抵抗ＲＮＡ、ＲＰＡ、ＲＧＡ、キャパシターＣＡ、電流源ＩＧＡを含む。
【０１０８】
第２の仕事関数差アンプＲＥＧ２の構成は、図６の基準電圧生成回路の構成と同じであるが、図８では電源用ノードＮＤＧに第１の仕事関数差アンプＲＥＧ１の出力電圧Ｖｒｅｇが入力される。
【０１０９】
第１の仕事関数差アンプＲＥＧ１の構成を説明する。
【０１１０】
トランジスターＴＣａとトランジスターＴＣｂは、カレントミラー回路を構成し、トランジスターＴＣｃ（第９のトランジスター）とトランジスターＴＣｄ（第１０のトランジスター）に電流を供給する。トランジスターＴＣｃとトランジスターＴＣｄは差動対を構成する。電流源ＩＧＣは、差動対にバイアス電流を供給する。トランジスターＴＣａ、ＴＣｂは例えばＰ型トランジスターであり、トランジスターＴＣｃ、ＴＣｄはＮ型トランジスターである。またトランジスターＴＣａ、ＴＣｂ、ＴＣｄはエンハンスメント型のトランジスターであり、トランジスターＴＣｃはデプレッション型のトランジスターである。
【０１１１】
トランジスターＴＣａ、ＴＣｂは、高電位側電源ノード（電源電圧ＶＤＤのノード）とノードＮＣａ、ＮＣｂとの間に設けられる。トランジスターＴＣａ、ＴＣｂのソースには電源電圧ＶＤＤが供給され、トランジスターＴＣａ、ＴＣｂのゲート電極はトランジスターＴＣａのドレインのノードＮＣａに接続される。
【０１１２】
トランジスターＴＣｃ、ＴＣｄは、ノードＮＣａ、ＮＣｂとノードＮＣｆ、ＮＣｇとの間に設けられる。またノードＮＣｆ、ＮＧｇとノードＮＢｃとの間には抵抗ＲＮＣ、ＲＰＣが設けられる。トランジスターＴＣｃのゲート電極には、電源電圧ＶＳＳが入力される。トランジスターＴＣｄのゲート電極は、トランジスターＴＣｅのドレイン（電源用ノードＮＤＧ）に接続される。電流源ＩＧＣは、ノードＮＣｃと電源電圧ＶＳＳのノードとの間に直列に設けられる。
【０１１３】
トランジスターＴＣｅ（第１１のトランジスター）はデプレッション型のＮ型トランジスターである。トランジスターＴＣｅは、高電位側電源ノードとトランジスターＴＣｄのゲートノード（電源用ノードＮＤＧ）との間に設けられる。即ち、トランジスターＴＣｅは、トランジスターＴＣｄのドレイン電圧に基づきゲート電圧が制御される。トランジスターＴＣｄのドレイン電圧は、トランジスターＴＣｃ、ＴＣｄの仕事関数差電圧に対応する電圧Ｖｒｅｇであり、その電圧Ｖｒｅｇが電源用ノードＮＤＧに出力される。
【０１１４】
トランジスターＴＣｄは、トランジスターＴＣｃとはゲート電極の導電性が異なるトランジスターになっている。例えばトランジスターＴＣｃのゲート電極はＮ型であり、トランジスターＴＣｄのゲート電極はＰ型となっている。例えばトランジスターＴＣｃとＴＣｄは、基板の不純物濃度やチャネルの不純物濃度は同じであるが、ゲート電極の導電性が異なっており、ゲート電極の不純物濃度が異なっている。
【０１１５】
図７、図８のように、第１の仕事関数差アンプＲＥＧ１と第２の仕事関数差アンプＲＥＧ２を直列に接続することによって、図６のような１段の仕事関数差アンプよりも更にＰＳＲＲを向上できる。図９は、基準電圧生成回路のＰＳＲＲの周波数特性の模式図である。図９では、縦軸、横軸は共に対数軸である（ＰＳＲＲは例えばデシベル）。ＴＫＳ１は１段の仕事関数差アンプのＰＳＲＲの周波数特性であり、ＴＫＳ２は２段の仕事関数差アンプのＰＳＲＲの周波数特性である。ＴＫＳ２に示すように、２段の仕事関数差アンプの場合、各段のＰＳＲＲが加算されるので、１段の仕事関数差アンプに比べて約２倍のＰＳＲＲが得られる。
【０１１６】
また図７、図８において、トランジスターＴＡｅ（第５のトランジスター）はデプレッション型のトランジスターである。
【０１１７】
２段の仕事関数差アンプでは、例えば第１の仕事関数差アンプＲＥＧ１が電圧Ｖｒｅｇ＝０．９７Ｖを出力し、第２の仕事関数差アンプＲＥＧ２が電圧Ｖｒｅｇ＝０．９７Ｖを電源として電圧ＶＤＯＳ＝０．９Ｖを出力する。トランジスターＴＡｅはＮ型トランジスターであり、そのソースは電圧ＶＤＯＳ＝０．９Ｖであることから、非常に小さいゲート−ソース間電圧しか取ることができず、エンハンスメント型のトランジスターではオンさせることができない。この点、本実施形態ではトランジスターＴＡｅがデプレッション型のトランジスターであることで、Ｎ型トランジスターであってもオンさせることが可能となる。
【０１１８】
また、図６〜図８において、仕事関数差アンプの出力段のトランジスターＴＡｅ、ＴＢｅ、ＴＣｅは、Ｎ型トランジスターである。これにより、Ｐ型トランジスターを採用した場合に比べてＰＳＲＲの向上が期待できる。例えば図６のトランジスターＴＡｅを例にとって説明する。トランジスターＴＡｅにＰ型トランジスターを採用した場合、Ｐ型トランジスターのソースは電源電圧ＶＤＤとなる。そのためゲート−ソース間電圧は電源電圧ＶＤＤのノイズの影響を受けるが、アンプの帯域内ではアンプのゲインによってＰＳＲＲが保たれる。しかしながら、アンプの帯域外の高周波帯域では電源電圧ＶＤＤのノイズの影響を受けてＰＳＲＲが低下する。一方、トランジスターＴＡｅにＮ型トランジスターを採用することによって、トランジスターＴＡｅのソースは出力電圧ＶＤＯＳとなり、ゲート−ソース間電圧は電源電圧ＶＤＤのノイズの影響を受けにくくなる。しかしながら、上述のようにオンさせにくいという問題が生じるので、デプレッション型のトランジスターを用いることによって、これを解決している。
【０１１９】
また図６〜図８において、キャパシターＣＡが、トランジスターＴＡｅ（第５のトランジスター）のゲートノードＮＡｂと低電位側電源ノードとの間に設けられる。また図７において、キャパシターＣＢが、トランジスターＴＢｅ（第８のトランジスター）のゲートノードＮＢｂと低電位側電源ノードとの間に設けられる。
【０１２０】
これにより、高周波領域におけるＰＳＲＲを更に向上できる。図９のＴＫＳ１’は、キャパシターＣＡ（ＣＢ）を設けなかった場合の仕事関数差アンプのＰＳＲＲの周波数特性であり、ＴＫＳ１は、キャパシターＣＡ（ＣＢ）を設けた場合の仕事関数差アンプのＰＳＲＲの周波数特性である。キャパシターＣＡを設けなかった場合の周波数特性ＴＫＳ１’は、低周波領域と高周波領域では、キャパシターＣＡを設けた場合の周波数特性ＴＫＳ１と同じである。低周波領域では、アンプのＤＣゲインとほぼ同じＰＳＲＲが得られ、高周波領域ではキャパシターＣＡの容量とトランジスターＴＡｅのソース−ドレイン間の寄生容量との比でＰＳＲＲが決まる。キャパシターＣＡを設けなかった場合の周波数特性ＴＫＳ１’では、低周波領域と高周波領域の間にＰＳＲＲが非常に低くなる（ゼロになる）周波数ｆＡが存在する。この周波数ｆＡの付近では、電源のノイズが基準電圧に伝搬するため、位相ノイズ特性の悪化の原因となる。
【０１２１】
この点、本実施形態では、キャパシターＣＡ（ＣＢ）を設けることによって、周波数ｆＡ付近でのＰＳＲＲを向上できる。これにより、広い帯域にわたって高いＰＳＲＲを得ることができ、位相ノイズ特性を向上できる。
【０１２２】
４．基準電流生成回路、発振回路
図１０に、基準電流生成回路１７０、発振回路１５０の詳細な構成例を示す。
【０１２３】
基準電流生成回路１７０は、トランジスターＴＤａ、ＴＤｂ、ＴＤｃ、演算増幅器ＡＭＤ１、ＡＭＤ２、抵抗ＲＤを含む。
【０１２４】
トランジスターＴＤａ（第１のトランジスター）は、高電位側電源ノード（電源電圧ＶＲＤのノード）と第１のノードＮＤｃの間に設けられる。トランジスターＴＤｂ（第２のトランジスター）は、第１のノードＮＤｃと第２のノードＮＤｂの間に設けられる。トランジスターＴＤａ、ＴＤｂは、例えばエンハンスメント型のＰ型トランジスターである。
【０１２５】
演算増幅器ＡＭＤ１（第１の演算増幅器）の第１の入力ノードＮＤａ（正極性入力ノード、非反転入力ノード）には、電源電圧ＶＲＤが入力され、演算増幅器ＡＭＤ１の第２の入力ノード（負極性入力ノード、反転入力ノード）は、第２のノードＮＤｂに接続され、演算増幅器ＡＭＤ１の出力ノードＮＤｆは、トランジスターＴＤａのゲートに接続される。
【０１２６】
演算増幅器ＡＭＤ２（第２の演算増幅器）の第１の入力ノードＮＤｄ（正極性入力ノード、非反転入力ノード）には、第１のノードＮＤｃの電圧ＶＮＤｃを設定するための所定電圧ＶＶＤが入力され、演算増幅器ＡＭＤ２の第２の入力ノード（負極性入力ノード、反転入力ノード）は、第１のノードＮＤｃに接続され、演算増幅器ＡＭＤ２の出力ノードＮＤｇは、トランジスターＴＤｂのゲートに接続される。
【０１２７】
トランジスターＴＤｃは、ノードＮＤｂとノードＮＤｈの間に設けられ、そのゲートには電源電圧ＶＳＳが入力される。トランジスターＴＤｃは、例えばデプレッション型のＮ型トランジスターである。抵抗ＲＤは、ノードＮＤｈと低電位側電源ノードの間に設けられる。抵抗ＲＤは可変抵抗であり、例えばスイッチによりタップを選択することで抵抗値が可変に制御できるラダー抵抗等で構成できる。トランジスターＴＤｃと抵抗ＲＤは、トランジスターＴＤａ、ＴＤｂにバイアス電流を供給する電流源である。抵抗ＲＤの抵抗値を調整することで、基準電流ＩＲＤが調整できる。
【０１２８】
所定電圧ＶＶＤは、例えばＶＶＤ＝ＶＲＤ−０．２Ｖに設定され、演算増幅器ＡＭＤ２のフィードバック制御により、第１のノードＮＤｃの電圧はＶＮＤｃ＝ＶＶＤ＝ＶＲＤ−０．２Ｖとなる。また、演算増幅器ＡＭＤ１のフィードバック制御により、第２のノードＮＤｂの電圧はＶＮＤｂ＝ＶＲＤとなる。このように第１のノードＮＤｃの電圧ＶＮＤｃと第２のノードＮＤｂの電圧ＶＮＤｂが固定されることによって、高電位側電源（電源電圧ＶＲＤ）の変動の影響を受けにくくなり、高安定な基準電流ＩＲＤを生成することができる。
【０１２９】
発振回路１５０は、トランジスターＴＤｄ、ＴＤｅ、バイポーラートランジスターＴＲＸ、抵抗ＲＸ、可変容量キャパシターＣＸ１、キャパシターＣＸ２、ＣＸ３を含む。
【０１３０】
トランジスターＴＤｄ、ＴＤｅには、基準電流生成回路１７０のトランジスターＴＤａ、ＴＤｂのゲート電圧（バイアス電圧ＱＤ１、ＱＤ２）が入力される。即ち、トランジスターＴＤｄ、ＴＤｅは、基準電流ＩＲＤを所定比でミラーし、バイポーラートランジスターＴＲＸのコレクターに駆動電流ＩＢＸ（バイアス電流）を供給する。抵抗ＲＸは、バイポーラートランジスターＴＲＸのコレクターとベースの間に設けられる。
【０１３１】
容量が可変である可変容量キャパシターＣＸ１の一端は、振動子ＸＴＡＬの一端に接続される。具体的には、可変容量キャパシターＣＸ１の一端は、回路装置の第１の振動子用端子（振動子用パッド）を介して振動子ＸＴＡＬの一端に接続される。キャパシターＣＸ２の一端は、振動子ＸＴＡＬの他端に接続される。具体的には、キャパシターＣＸ２の一端は、回路装置の第２の振動子用端子（振動子用パッド）を介して振動子ＸＴＡＬの他端に接続される。キャパシターＣＸ３は、その一端が振動子ＸＴＡＬの一端に接続され、その他端がバイポーラートランジスターＴＲＸのコレクターに接続される。
【０１３２】
バイポーラートランジスターＴＲＸには、振動子ＸＴＡＬの発振により生じたベース・エミッター間電流が流れる。そしてベース・エミッター間電流が増加すると、バイポーラートランジスターＴＲＸのコレクター・エミッター間電流が増加し、駆動電流ＩＢＸのうち抵抗ＲＸに分岐するバイアス電流が減少するので、コレクター電圧ＶＣＸが低下する。一方、バイポーラートランジスターＴＲＸのベース・エミッター間電流が減少すると、コレクター・エミッター間電流が減少し、駆動電流ＩＢＸのうち抵抗ＲＸに分岐するバイアス電流が増加するので、コレクター電圧ＶＣＸが上昇する。このコレクター電圧ＶＣＸはキャパシターＣＸ３を介して振動子ＸＴＡＬにフィードバックされる。
【０１３３】
振動子ＸＴＡＬの発振周波数は温度特性（例えば図３Ａ、図３Ｂの温度特性）を有しており、この温度特性は、Ｄ／Ａ変換部８０の出力電圧ＶＱ（周波数制御電圧）により補償される。即ち、出力電圧ＶＱは可変容量キャパシターＣＸ１に入力され、出力電圧ＶＱにより可変容量キャパシターＣＸ１の容量値が制御される。可変容量キャパシターＣＸ１の容量値が変化すると、発振ループの共振周波数が変化するので、振動子ＸＴＡＬの温度特性による発振周波数の変動が補償される。可変容量キャパシターＣＸ１は、例えば可変容量ダイオード（バラクター）などにより実現される。
【０１３４】
なお、本実施形態の発振回路１５０は、図１０の構成に限定されず、種々の変形実施が可能である。例えば図１０ではＣＸ１を可変容量キャパシターとする場合を例に説明したが、ＣＸ２又はＣＸ３を、出力電圧ＶＱで制御される可変容量キャパシターとしてもよい。また、ＣＸ１〜ＣＸ３のうち複数を、ＶＱで制御される可変容量キャパシターとしてもよい。
【０１３５】
５．Ｄ／Ａ変換部
図１１に、Ｄ／Ａ変換部８０の詳細な構成例を示す。Ｄ／Ａ変換部８０は、変調回路９０とＤ／Ａ変換器１００とフィルター回路１２０を含む。
【０１３６】
Ｄ／Ａ変換器１００は、上位側のＤ／Ａ変換器ＤＡＣＡと、下位側のＤ／Ａ変換器ＤＡＣＢと、ボルテージフォロワー接続されたオペアンプ（演算増幅器）ＯＰＡ、ＯＰＢ、ＯＰＣを含む。
【０１３７】
上位側のＤ／Ａ変換器ＤＡＣＡには、変調回路９０からのｎビット（ｎ＝ｑ＋ｐ）のデータＤＭのうちの上位のｑビットのデータが入力され、下位側のＤ／Ａ変換器ＤＡＣＢには下位のｐビット（例えばｐ＝ｑ＝８）のデータが入力される。これらの上位側のＤ／Ａ変換器ＤＡＣＡ、下位側のＤ／Ａ変換器ＤＡＣＢは、例えば直列接続された複数の抵抗により電圧分割された複数の分割電圧の中から、入力データに対応する電圧を選択する抵抗ストリング型のＤ／Ａ変換器である。
【０１３８】
上位側のＤ／Ａ変換器ＤＡＣＡは、電源電圧ＶＲＣ（基準電圧）のノードと電圧ＶＳＳのノードとの間に直列接続された複数の抵抗を含む。上位側のＤ／Ａ変換器ＤＡＣＡは、複数の抵抗のうち上位ｑビットのデータにより特定される抵抗の両端の分割電圧のうち、一方の分割電圧をオペアンプＯＰＡの非反転入力端子に出力し、他方の分割電圧をオペアンプＯＰＢの非反転入力端子に出力する。これにより、当該一方の電圧が、ボルテージフォロワー接続されたオペアンプＯＰＡによりインピーダンス変換されて、電圧ＶＸとして下位側のＤ／Ａ変換器ＤＡＣＢに供給される。また当該他方の電圧が、ボルテージフォロワー接続されたオペアンプＯＰＢによりインピーダンス変換されて、電圧ＶＹとして下位側のＤ／Ａ変換器ＤＡＣＢに供給される。
【０１３９】
下位側のＤ／Ａ変換器ＤＡＣＢは、電圧ＶＸのノードと電圧ＶＹのノードとの間に直列接続された複数の抵抗を含む。下位側のＤ／Ａ変換器ＤＡＣＢは、複数の抵抗による複数の分割電圧のうち、下位ｐビットのデータにより選択された１つの分割電圧を選択電圧として、ボルテージフォロワー接続されたオペアンプＯＰＣの非反転入力端子に出力する。これにより、当該選択電圧が、Ｄ／Ａ変換器１００の出力電圧ＶＤＡとして出力されるようになる。
【０１４０】
６．温度センサー部、発振回路
図１２Ａに温度センサー部１０の第１の構成例を示す。図１２Ａの温度センサー部１０は、電流源ＩＳＴと、電流源ＩＳＴからの電流がコレクターに供給されるバイポーラートランジスターＴＲＴを有する。バイポーラートランジスターＴＲＴは、そのコレクターとのベースが接続されるダイオード接続となっており、バイポーラートランジスターＴＲＴのコレクターのノードに、温度特性を有する温度検出電圧ＶＴＤが出力される。温度検出電圧ＶＴＤの温度特性は、バイポーラートランジスターＴＲＴのベース・エミッター間電圧の温度依存性によって生じる。図１２Ｃに示すように温度検出電圧ＶＴＤは、負の温度特性（負の勾配を有する１次の温度特性）を有する。
【０１４１】
図１２Ｂに温度センサー部１０の第２の構成例を示す。図１２Ｂでは、図１２Ａの電流源ＩＳＴが抵抗ＲＴにより実現される。そして抵抗ＲＴの一端は電源電圧のノードに接続され、他端はバイポーラートランジスターＴＲＴ１のコレクターに接続される。またバイポーラートランジスターＴＲＴ１のエミッターは、バイポーラートランジスターＴＲＴ２のコレクターに接続される。そしてバイポーラートランジスターＴＲＴ１、ＴＲＴ２は共にダイオード接続されており、バイポーラートランジスターＴＲＴ１のコレクターのノードに出力される電圧ＶＴＳＱは、図１２Ｃのように負の温度特性（負の勾配を有する１次の温度特性）を有している。
【０１４２】
また図１２Ｂの温度センサー部１０では、オペアンプＯＰＤと抵抗ＲＤ１、ＲＤ２が更に設けられている。オペアンプＯＰＤの非反転入力端子には、電圧ＶＴＳＱが入力され、反転入力端子には、抵抗ＲＤ１の一端及び抵抗ＲＤ２の一端が接続される。そして抵抗ＲＤ１の他端には基準温度電圧ＶＴＡ０が供給され、抵抗ＲＤ２の他端はオペアンプＯＰＤの出力端子に接続される。
【０１４３】
このようなオペアンプＯＰＤ及び抵抗ＲＤ１、ＲＤ２により、基準温度電圧ＶＡＴ０を基準として電圧ＶＴＳＱを正転増幅する増幅アンプが構成される。これにより、温度検出電圧ＶＴＤ＝ＶＡＴ０＋（１＋ＲＤ２／ＲＤ１）×（ＶＴＳＱ−ＶＡＴ０）が、温度センサー部１０から出力されるようになる。そして基準温度電圧ＶＡＴ０を調整することにより、基準温度Ｔ０の調整が可能になる。
【０１４４】
７．Ａ／Ｄ変換部
図１３に、Ａ／Ｄ変換部２０の詳細な構成例を示す。Ａ／Ｄ変換部２０は、処理部２３、レジスター部２４、Ｄ／Ａ変換器ＤＡＣＥ、ＤＡＣＦ、比較部２７を含む。また温度センサー部用アンプ２８を含むことができる。処理部２３、レジスター部２４は、ロジック部２２として設けられ、Ｄ／Ａ変換器ＤＡＣＥ、ＤＡＣＦ、比較部２７、温度センサー部用アンプ２８は、アナログ部２６として設けられる。
【０１４５】
レジスター部２４は、Ａ／Ｄ変換の途中結果や最終結果などの結果データを記憶する。このレジスター部２４は、例えば逐次比較方式における逐次比較結果レジスターに相当する。Ｄ／Ａ変換器ＤＡＣＥ、ＤＡＣＦは、レジスター部２４の結果データをＤ／Ａ変換する。これらのＤＡＣＥ、ＤＡＣＦとしては図１１と同様の構成のＤ／Ａ変換器を採用できる。比較部２７は、Ｄ／Ａ変換器ＤＡＣＥ、ＤＡＣＦの出力電圧と、温度検出電圧ＶＴＤ（温度センサー部用アンプ２８による増幅後の電圧）との比較を行う。比較部２７は例えばチョッパー型比較器などにより実現できる。処理部２３は、比較部２７の比較結果に基づいて判定処理を行い、レジスター部２４の結果データの更新処理を行う。そして、当該更新処理により求められた最終的な温度検出データＤＴＤが、温度検出電圧ＶＴＤのＡ／Ｄ変換結果として、Ａ／Ｄ変換部２０から出力される。このような構成により、例えば逐次比較方式のＡ／Ｄ変換や、逐次比較方式に類似する方式のＡ／Ｄ変換などを実現できる。
【０１４６】
８．回路装置の変形構成例
図１４に本実施形態の回路装置の第１の変形構成例を示す。
【０１４７】
図１４の回路装置は、電源回路４０、温度センサー部１０、Ａ／Ｄ変換部２０、処理部５０、発振信号生成回路１４０、バッファー回路１６０を含む。
【０１４８】
図１４では、電源回路４０が、基準電圧生成回路４２、４４、４６、４７を含む。またＡ／Ｄ変換部２０が、アナログ部２６、ロジック部２２を含み、Ｄ／Ａ変換部８０が、ロジック部８２、アナログ部８４を含む。Ａ／Ｄ変換部２０のアナログ部２６、ロジック部２２は、図１３のアナログ部２６、ロジック部２２に対応する。Ｄ／Ａ変換部８０のロジック部８２は、図２、図１１の変調回路９０に対応し、アナログ部８４は、図２、図１１のＤ／Ａ変換器１００とフィルター回路１２０に対応する。
【０１４９】
基準電圧生成回路４７は、トランジスターの仕事関数差に基づき生成した基準電圧を電源電圧ＶＲＧとして、温度センサー部１０、Ａ／Ｄ変換部２０のアナログ部２６、Ｄ／Ａ変換部８０のアナログ部８４に供給する。基準電圧生成回路４２は、トランジスターの仕事関数差に基づき生成した基準電圧を電源電圧ＶＲＢとして、Ａ／Ｄ変換部２０のロジック部２２、処理部５０、Ｄ／Ａ変換部８０のロジック部８２に供給する。
【０１５０】
図４等で説明したように、電源回路４０は、仕事関数差に基づき生成された第１の基準電圧を第１の電源電圧としてＡ／Ｄ変換部２０に供給する第１の基準電圧発生回路と、仕事関数差に基づき生成された第２の基準電圧を第２の電源電圧として処理部５０に供給する第２の基準電圧発生回路と、仕事関数差に基づき生成された第３の基準電圧を第３の電源電圧としてＤ／Ａ変換部８０に供給する第３の基準電圧発生回路のうちの、少なくとも１つを有すればよい。
【０１５１】
図４では、第１〜第３の基準電圧生成回路を設ける場合を図示している。一方、図１４では第１〜第３の基準電圧生成回路のうち２つの基準電圧生成回路を設ける場合に相当する。即ち、図１４の基準電圧生成回路４７は、第１の基準電圧発生回路又は第３の基準電圧発生回路に対応すると考えられるので、図１４の電源回路４０は、第１の基準電圧発生回路及び第２の基準電圧生成回路を含む場合、或いは、第２の基準電圧生成回路及び第３の基準電圧生成回路を含む場合の変形構成例である。
【０１５２】
図１５に本実施形態の回路装置の第２の変形構成例を示す。
【０１５３】
図１５の回路装置は、温度センサー部１０からの温度検出電圧ＶＴＤのＡ／Ｄ変換を行い、温度検出データＤＴＤを出力するＡ／Ｄ変換部２０と、温度検出データＤＴＤに基づいて発振周波数の温度補償処理を行い、発振周波数の周波数制御データＤＤＳを出力する処理部５０と、発振信号生成回路１４０を含む。なお図１５では電源回路４０の図示を省略している。
【０１５４】
発振信号生成回路１４０は、処理部５０からの周波数制御データＤＤＳと振動子ＸＴＡＬを用いて、周波数制御データＤＤＳにより設定される発振周波数の発振信号ＳＳＣを生成する。即ち図１５では、図１、図２、図４とは異なり、発振信号生成回路１４０にＤ／Ａ変換部８０が設けられていない。そして発振信号生成回路１４０により生成される発振信号ＳＳＣの発振周波数が、処理部５０からの周波数制御データＤＤＳに基づいて、直接に制御される。即ちＤ／Ａ変換部を介さずに発振信号ＳＳＣの発振周波数が制御される。
【０１５５】
例えば図１５では、発振信号生成回路１４０が、可変容量回路１４２と発振回路１５０を有する。この発振信号生成回路１４０には図１、図２、図４のＤ／Ａ変換部８０は設けられていない。そして図１０の可変容量キャパシターＣＸ１の代わりに、この可変容量回路１４２が設けられ、可変容量回路１４２の一端が振動子ＸＴＡＬの一端に接続される。
【０１５６】
この可変容量回路１４２は、処理部５０からの周波数制御データＤＤＳに基づいて、その容量値が制御される。例えば可変容量回路１４２は、複数のキャパシター（キャパシターアレイ）と、周波数制御データＤＤＳに基づき各スイッチ素子のオン、オフが制御される複数のスイッチ素子（スイッチアレイ）を有する。これらの複数のスイッチ素子の各スイッチ素子は、複数のキャパシターの各キャパシターに電気的に接続される。そして、これらの複数のスイッチ素子がオン又はオフされることで、複数のキャパシターのうち、振動子ＸＴＡＬの一端に、その一端が接続されるキャパシターの個数が変化する。これにより、可変容量回路１４２の容量値が制御されて、振動子ＸＴＡＬの一端の容量値が変化する。従って、周波数制御データＤＤＳにより、可変容量回路１４２の容量値が直接に制御されて、発振信号ＳＳＣの発振周波数を制御できるようになる。
【０１５７】
９．発振器、電子機器、移動体
図１６Ａに、本実施形態の回路装置５００を含む発振器４００の構成例を示す。図１６Ａに示すように、発振器４００は、振動子４２０と回路装置５００を含む。振動子４２０と回路装置５００は、発振器４００のパッケージ４１０内に実装される。そして振動子４２０の端子と、回路装置５００（ＩＣ）の端子（パッド）は、パッケージ４１０の内部配線により電気的に接続される。
【０１５８】
図１６Ｂに、本実施形態の回路装置５００を含む電子機器の構成例を示す。この電子機器は、本実施形態の回路装置５００、水晶振動子等の振動子４２０、アンテナＡＮＴ、通信部５１０、処理部５２０を含む。また操作部５３０、表示部５４０、記憶部５５０を含むことができる。振動子４２０と回路装置５００により発振器４００が構成される。なお電子機器は図１６Ｂの構成に限定されず、これらの一部の構成要素を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
【０１５９】
図１６Ｂの電子機器としては、例えばＧＰＳ内蔵時計、生体情報測定機器（脈波計、歩数計等）又は頭部装着型表示装置等のウェアラブル機器や、スマートフォン、携帯電話機、携帯型ゲーム装置、ノートＰＣ又はタブレットＰＣ等の携帯情報端末（移動端末）や、コンテンツを配信するコンテンツ提供端末や、デジタルカメラ又はビデオカメラ等の映像機器や、或いは基地局又はルーター等のネットワーク関連機器などの種々の機器を想定できる。
【０１６０】
通信部５１０（無線回路）は、アンテナＡＮＴを介して外部からデータを受信したり、外部にデータを送信する処理を行う。処理部５２０は、電子機器の制御処理や、通信部５１０を介して送受信されるデータの種々のデジタル処理などを行う。この処理部５２０の機能は、例えばマイクロコンピューターなどのプロセッサーにより実現できる。
【０１６１】
操作部５３０は、ユーザーが入力操作を行うためのものであり、操作ボタンやタッチパネルディスプレイをなどにより実現できる。表示部５４０は、各種の情報を表示するものであり、液晶や有機ＥＬなどのディスプレイにより実現できる。なお操作部５３０としてタッチパネルディスプレイを用いる場合には、このタッチパネルディスプレイが操作部５３０及び表示部５４０の機能を兼ねることになる。記憶部５５０は、データを記憶するものであり、その機能はＲＡＭやＲＯＭなどの半導体メモリーやＨＤＤ（ハードディスクドライブ）などにより実現できる。
【０１６２】
図１６Ｃに、本実施形態の回路装置を含む移動体の例を示す。本実施形態の回路装置（発振器）は、例えば、車、飛行機、バイク、自転車、或いは船舶等の種々の移動体に組み込むことができる。移動体は、例えばエンジンやモーター等の駆動機構、ハンドルや舵等の操舵機構、各種の電子機器（車載機器）を備えて、地上や空や海上を移動する機器・装置である。図１６Ｃは移動体の具体例としての自動車２０６を概略的に示している。自動車２０６には、本実施形態の回路装置と振動子を有する発振器（不図示）が組み込まれる。制御装置２０８は、この発振器により生成されたクロック信号により動作する。制御装置２０８は、例えば車体２０７の姿勢に応じてサスペンションの硬軟を制御したり、個々の車輪２０９のブレーキを制御する。例えば制御装置２０８により、自動車２０６の自動運転を実現してもよい。なお本実施形態の回路装置や発振器が組み込まれる機器は、このような制御装置２０８には限定されず、自動車２０６等の移動体に設けられる種々の機器（車載機器）に組み込むことが可能である。
【０１６３】
なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本発明の範囲に含まれる。また回路装置、発振器、電子機器、移動体の構成・動作等も本実施形態で説明したものに限定されず、種々の変形実施が可能である。
【符号の説明】
【０１６４】
１０…温度センサー部、２０…Ａ／Ｄ変換部、２２…ロジック部、２３…処理部、
２４…レジスター部、２６…アナログ部、２７…比較部、
２８…温度センサー部用アンプ、３０…記憶部、４０…電源回路、
４１…第１の基準電圧生成回路、４２…第２の基準電圧生成回路、
４３…第３の基準電圧生成回路、４４…第４の基準電圧生成回路、
４５…第５の基準電圧生成回路、４６…第６の基準電圧生成回路、
５０…処理部、８０…Ｄ／Ａ変換部、９０…変調回路、１００…Ｄ／Ａ変換器、
１１０…デジタル温度補償発振回路、１２０…フィルター回路、
１４０…発振信号生成回路、１４２…可変容量回路、１５０…発振回路、
１６０…バッファー回路、１７０…基準電流生成回路、２０６…自動車、
２０７…車体、２０８…制御装置、２０９…車輪、４００…発振器、
４１０…パッケージ、４２０…振動子、５００…回路装置、５１０…通信部、
５２０…処理部、５３０…操作部、５４０…表示部、５５０…記憶部、
５６０…スイッチングレギュレーター、
ＡＭＤ１…第１の演算増幅器、ＡＭＤ２…第２の演算増幅器、ＣＡ…キャパシター、
ＤＤＳ…周波数制御データ、ＤＴＤ…温度検出データ、ＩＢＸ…駆動電流、
ＩＲＤ…基準電流、ＮＤＧ…電源用ノード、ＮＤｂ…第２のノード、
ＮＤｃ…第１のノード、ＲＰＡ…第１の抵抗、ＲＰＢ…第２の抵抗、
ＳＳＣ…発振信号、ＴＡｃ…第３のトランジスター、ＴＡｄ…第４のトランジスター、
ＴＡｅ…第５のトランジスター、ＴＢｃ…第６のトランジスター、
ＴＢｄ…第７のトランジスター、ＴＢｅ…第８のトランジスター、
ＴＣｃ…第９のトランジスター、ＴＣｄ…第１０のトランジスター、
ＴＣｅ…第１１のトランジスター、ＴＤａ…第１のトランジスター、
ＴＤｂ…第２のトランジスター、ＶＲＡ…第１の電源電圧、ＶＲＢ…第２の電源電圧、
ＶＲＣ…第３の電源電圧、ＶＴＤ…温度検出電圧、ＶＶＤ…所定電圧、
ＸＴＡＬ…振動子
【図１】
0006638340.tif 000002
【図２】
0006638340.tif 000003
【図３】
0006638340.tif 000004
【図４】
0006638340.tif 000005
【図５】
0006638340.tif 000006
【図６】
0006638340.tif 000007
【図７】
0006638340.tif 000008
【図８】
0006638340.tif 000009
【図９】
0006638340.tif 000010
【図１０】
0006638340.tif 000011
【図１１】
0006638340.tif 000012
【図１２】
0006638340.tif 000013
【図１３】
0006638340.tif 000014
【図１４】
0006638340.tif 000015
【図１５】
0006638340.tif 000016
【図１６】
0006638340.tif 000017