(57)【特許請求の範囲】
【請求項１】
直流の入力電圧が入力されるエネルギー変換回路と、
前記エネルギー変換回路から出力される電圧を整流平滑して負荷に出力電圧を出力する出力整流平滑回路と、
前記エネルギー変換回路に接続され、前記入力電圧をスイッチングするスイッチング素子と、
前記スイッチング素子のスイッチングを制御するスイッチング制御回路と、
前記エネルギー変換回路から出力される電力に対する前記負荷の負荷状態を示す出力状態信号を生成する出力状態検出回路とを有し、
前記スイッチング制御回路は、
前記出力状態信号が入力され、前記負荷状態が過負荷状態の時に活性化される過負荷検出信号を生成する過負荷検出回路と、
前記過負荷検出信号の活性化によって前記スイッチング素子のスイッチング動作を停止する時に活性化される過負荷保護信号を生成する過負荷保護回路と、
前記入力電圧が予め決められた電圧値より低い電圧の時に活性化される入力低電圧検出信号を生成する入力低電圧検出回路とを有し、
前記入力電圧が低下することによって前記負荷状態が過負荷状態になった時には、前記過負荷検出信号の活性化によって前記過負荷保護信号が活性化され、
前記入力低電圧検出信号が非活性状態の時に前記過負荷保護信号が非活性化される
ことを特徴とするスイッチング電源装置。
【請求項２】
交流電源の交流電圧を整流平滑して直流の入力電圧を出力する入力整流平滑回路と、
前記入力電圧が入力されるエネルギー変換回路と、
前記エネルギー変換回路から出力される電圧を整流平滑して負荷に出力電圧を出力する出力整流平滑回路と、
前記エネルギー変換回路に接続され、前記入力電圧をスイッチングするスイッチング素子と、
前記スイッチング素子のスイッチングを制御するスイッチング制御回路と、
前記エネルギー変換回路から出力される電力に対する前記負荷の負荷状態を示す出力状態信号を生成する出力状態検出回路とを有し、
前記スイッチング制御回路は、
前記出力状態信号が入力され、前記負荷状態が過負荷状態の時に活性化される過負荷検出信号を生成する過負荷検出回路と、
前記過負荷検出信号の活性化によって前記スイッチング素子のスイッチング動作を停止する時に活性化される過負荷保護信号を生成する過負荷保護回路と、
前記交流電圧が予め決められた電圧値より低い電圧の時に活性化される入力低電圧検出信号を生成する入力低電圧検出回路とを有し、
前記入力電圧が低下することによって前記負荷状態が過負荷状態になった時には、前記過負荷検出信号の活性化によって前記過負荷保護信号が活性化され、
前記入力低電圧検出信号が非活性状態の時に前記過負荷保護信号が非活性化される
ことを特徴とするスイッチング電源装置。
【請求項３】
前記過負荷保護回路は、
第１の時間を計測するタイマ回路を有し、
前記過負荷保護信号は、
前記過負荷検出信号の活性化から前記第１の時間の間継続して活性化され、
前記過負荷検出信号の活性化から前記第１の時間後、かつ前記入力低電圧検出信号が非活性状態の時に非活性化される
ことを特徴とする請求項１または２に記載のスイッチング電源装置。
【請求項４】
前記タイマ回路は、
前記入力低電圧検出信号が活性化された時は前記第１の時間が前記第１の時間より短い第２の時間に変更される
ことを特徴とする請求項３に記載のスイッチング電源装置。
【請求項５】
前記過負荷保護回路は、
前記過負荷検出信号の活性化状態を記憶するラッチ回路を有し、
前記ラッチ回路は
前記過負荷検出信号が活性化された時にセットされて前記過負荷保護信号を活性化し、前記入力低電圧検出信号が活性状態から非活性化された時にリセットされて前記過負荷保護信号を非活性化する
ことを特徴とする請求項１または２に記載のスイッチング電源装置。
【請求項６】
前記入力低電圧検出回路の前記予め決められた電圧値より低い電圧の検出は、
前記スイッチング素子と前記エネルギー変換回路の接続点の電圧に基づいて行う
ことを特徴とする請求項１または２に記載のスイッチング電源装置。
【請求項７】
前記入力低電圧検出回路の消費電流は、
前記過負荷保護信号が非活性化状態の時に該信号が活性状態の時より少なくなる
ことを特徴とする請求項６に記載のスイッチング電源装置。
【請求項８】
請求項１から請求項７までのうちいずれか１つに記載のスイッチング電源装置において、
前記スイッチング制御回路を、半導体基板上に集積回路として形成した
ことを特徴とするスイッチング制御用の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、負荷異常時にスイッチング電源装置や電子機器を保護するための過負荷保護機能を備えたスイッチング電源装置およびそれを構成する半導体装置に関する。
【背景技術】
【０００２】
従来、過負荷保護機能を備えるスイッチング電源装置が知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−１００５９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に記載された従来のスイッチング電源装置は、入力電圧が低下した場合には、負荷状態に関係なくスイッチング動作を停止する。このため、本来スイッチング動作を停止する必要がない場合（例えば、軽負荷状態において、入力電圧が短期間低下する瞬低が発生する場合）であっても、スイッチング動作が停止されてしまうことがある。そして、このことによって、負荷が悪影響を受けてしまうことがある。【０００５】
そこで、本発明は、係る問題に鑑みてなされたものであり、従来に比べて、より適切に動作する過負荷保護機能を備えるスイッチング電源装置および半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本開示のスイッチング電源装置は、直流の入力電圧が入力されるエネルギー変換回路と、前記エネルギー変換回路から出力される電圧を整流平滑して負荷に出力電圧を出力する出力整流平滑回路と、前記エネルギー変換回路に接続され、前記入力電圧をスイッチングするスイッチング素子と、前記スイッチング素子のスイッチングを制御するスイッチング制御回路と、前記エネルギー変換回路から出力される電力に対する前記負荷の負荷状態を示す出力状態信号を生成する出力状態検出回路とを有し、前記スイッチング制御回路は、前記出力状態信号が入力され、前記負荷状態が過負荷状態の時に活性化される過負荷検出信号を生成する過負荷検出回路と、前記過負荷検出信号の活性化によって前記スイッチング素子のスイッチング動作を停止する時に活性化される過負荷保護信号を生成する過負荷保護回路と、前記入力電圧が予め決められた電圧値より低い電圧の時に活性化される入力低電圧検出信号を生成する入力低電圧検出回路とを有し、前記入力電圧が低下することによって前記負荷状態が過負荷状態になった時には、前記過負荷検出信号の活性化によって前記過負荷保護信号が活性化され、前記入力低電圧検出信号が非活性状態の時に前記過負荷保護信号が非活性化されることを特徴とする。【０００７】
本開示のスイッチング電源装置は、交流電源の交流電圧を整流平滑して直流の入力電圧を出力する入力整流平滑回路と、前記入力電圧が入力されるエネルギー変換回路と、前記エネルギー変換回路から出力される電圧を整流平滑して負荷に出力電圧を出力する出力整流平滑回路と、前記エネルギー変換回路に接続され、前記入力電圧をスイッチングするスイッチング素子と、前記スイッチング素子のスイッチングを制御するスイッチング制御回路と、前記エネルギー変換回路から出力される電力に対する前記負荷の負荷状態を示す出力状態信号を生成する出力状態検出回路とを有し、前記スイッチング制御回路は、前記出力状態信号が入力され、前記負荷状態が過負荷状態の時に活性化される過負荷検出信号を生成する過負荷検出回路と、前記過負荷検出信号の活性化によって前記スイッチング素子のスイッチング動作を停止する時に活性化される過負荷保護信号を生成する過負荷保護回路と、前記交流電圧が予め決められた電圧値より低い電圧の時に活性化される入力低電圧検出信号を生成する入力低電圧検出回路とを有し、前記入力電圧が低下することによって前記負荷状態が過負荷状態になった時には、前記過負荷検出信号の活性化によって前記過負荷保護信号が活性化され、前記入力低電圧検出信号が非活性状態の時に前記過負荷保護信号が非活性化されることを特徴とする。【０００８】
本開示の半導体装置は、上記スイッチング電源装置において、上記スイッチング制御回路を、半導体基板上に集積回路として形成したことを特徴とする。
【発明の効果】
【０００９】
以上のように本発明によれば、従来に比べて、より適切に動作する過負荷保護機能を備えるスイッチング電源装置および半導体装置を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】図１は、実施の形態１に係るスイッチング電源装置の一構成例を示す回路図である。
【図２】図２は、実施の形態１に係る低電圧検出回路の一構成を示す回路図である。
【図３】図３は、実施の形態１に係る過負荷保護回路の一構成を示す回路図である。
【図４】図４は、実施の形態１に係る復帰遅延回路の一構成を示す回路図である。
【図５】図５は、実施の形態１に係るスイッチング電源装置において、瞬低時に過負荷保護が動作する場合を示すタイミングチャートである。
【図６】図６は、実施の形態１に係るスイッチング電源装置において、瞬低時に過負荷保護が動作しない場合を示すタイミングチャートである。
【図７】図７は、実施の形態１の変形例に係るスイッチング電源装置の一構成例を示す回路図である。
【図８】図８は、実施の形態２に係る過負荷保護回路の一構成を示す回路図である。
【図９】図９は、実施の形態２に係る復帰遅延回路の一構成を示す回路図である。
【図１０】図１０は、実施の形態３に係る過負荷保護回路の一構成を示す回路図である。
【図１１】図１１は、実施の形態４に係るスイッチング電源装置の一構成例を示す回路図である。
【図１２】図１２は、実施の形態４に係る低電圧検出回路の一構成を示す回路図である。
【図１３】図１３は、実施の形態５に係るスイッチング電源装置の一構成例を示す回路図である。
【図１４】図１４は、実施の形態５に係る低電圧検出回路の一構成を示す回路図である。
【図１５】図１５は、実施の形態６に係るスイッチング電源装置の一構成例を示す回路図である。
【図１６】図１６は、実施の形態６に係る低電圧検出回路の一構成を示す回路図である。
【図１７】図１７は、従来の入力低電圧検出回路を有しないスイッチング電源装置の一構成例を示す回路図である。
【図１８】図１８は、従来の復帰遅延回路の一構成例を示す回路図である。
【図１９】図１９は、従来の過負荷保護回路の一構成例を示す回路図である。
【図２０】図２０は、従来の入力低電圧検出回路を有しないスイッチング電源装置において、瞬低時に過負荷保護が動作する場合を示すタイミングチャートである。
【図２１】図２１は、従来の入力低電圧検出回路を有したスイッチング電源装置において、瞬低時に入力低電圧を検出した場合を示すタイミングチャートである。
【発明を実施するための形態】
【００１１】
（本発明の一態様を得るに至った経緯）
家電製品や事務機器等の電子機器には、電力変換効率の向上や小型化等の目的から、スイッチング電源装置が広く用いられている。スイッチング電源装置は、半導体のスイッチング素子などによるスイッチング動作を利用して出力電圧などを制御し、負荷に電力を供給する。
【００１２】
このようなスイッチング電源装置において、負荷の短絡障害などの負荷異常が発生した場合には、負荷側やスイッチング電源装置を保護するために、入力側から負荷側への電力供給を十分に低減する必要がある。このため、スイッチング電源装置は内部で過負荷状態を検出してスイッチング動作を停止させる過負荷保護機能が備えられていることが多い。
【００１３】
過負荷保護機能としては、一旦保護動作が作動すると入力遮断などによる所定のリセット信号が入力されるまで保護状態が保持されるラッチ型のものと、過負荷状態から正常な状態に回復した場合には通常動作へ復帰することが可能なように、所定の時間が経過すると自動的に保護状態が解除される自己復帰型のものが挙げられる。
【００１４】
このような過負荷保護回路は、電源停止時や入力電圧が短期間低下する瞬低（瞬断、瞬停を含む）時においても、負荷側やスイッチング電源装置に悪影響のないよう適切な動作が求められる。
【００１５】
図１７は、従来のスイッチング電源装置の一例を示す回路図である。図１７に示すスイッチング電源装置は、スイッチング制御回路１１００内部に図１８に示す過負荷保護回路１１２０を有しており、負荷異常をＦＢ端子電圧の上昇で検出し、過負荷保護動作へ移行する。図１９は、従来の復帰遅延回路１１８０の一例を示す回路図である。
【００１６】
図２０は、過負荷保護が自己復帰型の場合の従来のスイッチング電源装置において、瞬低時の課題を示すタイミングチャートである。スイッチング電源装置が稼働中に、交流電源が短期間オフした時に過負荷保護が動作している。自己復帰型のため、復帰遅延回路１１８０による所定の遅延時間が経過すると過負荷保護停止期間が終わり、スイッチング動作を再開する。この時、平滑コンデンサ１００３に電荷が残っていると、トランス１００４を介して、出力電圧Ｖｏｕｔが発生するが、交流電源がオフしており入力直流電圧が低いため再度過負荷保護が動作し、出力電圧Ｖｏｕｔはすぐに低下してしまう。このような規定の出力電圧に満たない短いパルス状の出力電圧Ｖｏｕｔは、負荷側に接続される電子機器の誤動作の原因となってしまう場合があり、交流電源がオフしている期間の復帰は好ましくない。また、再度過負荷保護に入っている期間に交流電源が復帰しているが、復帰遅延回路１１８０による所定の遅延時間中にはスイッチング動作を再開できないため、スイッチング電源装置の復帰が遅れるという課題もあった。
【００１７】
これらの課題を改善する従来の技術として、例えば特許文献１に開示されているものがある。特許文献１に開示されたスイッチング電源装置は、入力低電圧検出回路（特許文献１では低入力保護回路と記載）を有しており、入力電圧がしきい値電圧未満になり且つその期間が所定の遅延時間に達した時にスイッチング動作を停止する。
【００１８】
よって、特許文献１に開示されたスイッチング電源装置は、交流電源がオフした時には過負荷保護が動作する前にスイッチング動作を停止することにより、過負荷保護の自己復帰に対する上記のような課題は発生しない。
【００１９】
しかしながら、特許文献１に開示されるような従来のスイッチング電源装置では、負荷状態に関係なく、入力電圧が低下するとスイッチング動作を停止してしまう。
【００２０】
図２１は、特許文献１に開示されるような従来のスイッチング電源装置において、瞬低時の課題を示すタイミングチャートである。図２０と比較して負荷が軽いため、スイッチング動作を継続すれば出力電圧Ｖｏｕｔが維持できるような瞬低条件であるが、入力電圧がしきい値電圧Ｖｔｈ＿ＵＶ未満になり且つその期間が遅延時間に達した時にスイッチング動作を停止し、出力電圧Ｖｏｕｔが低下してしまう。その後、入力電圧が上昇するとスイッチング動作を再開し、出力電圧Ｖｏｕｔが上昇する。この短いパルス状の出力電圧Ｖｏｕｔの低下は、負荷側に接続される電子機器の誤動作の原因となってしまう場合がある。
【００２１】
また、交流電源オフ時に入力電圧が低下している途中にスイッチング動作を停止するため、平滑コンデンサ１００３に電荷が残りやすく、高電圧状態が長時間維持され、メンテナンス時などの利便性に関わる課題もある。
【００２２】
さらに、通常動作中に入力低電圧を検出してスイッチング動作を停止しないように、長い遅延時間を設けるなどの誤検出防止が必要となり、コストの増加を招いてしまう。
【００２３】
このような問題を解決するために、本発明の一態様に係るスイッチング電源装置は、直流の入力電圧が入力されるエネルギー変換回路と、前記エネルギー変換回路から出力される電圧を整流平滑して負荷に出力電圧を出力する出力整流平滑回路と、前記エネルギー変換回路に接続され、前記入力電圧をスイッチングするスイッチング素子と、前記スイッチング素子のスイッチングを制御するスイッチング制御回路と、前記エネルギー変換回路から出力される電力に対する前記負荷の負荷状態を示す出力状態信号を生成する出力状態検出回路とを有し、前記スイッチング制御回路は、前記出力状態信号が入力され、前記負荷状態が過負荷状態の時に活性化される過負荷検出信号を生成する過負荷検出回路と、前記過負荷検出信号の活性化によって前記スイッチング素子のスイッチング動作を停止する時に活性化される過負荷保護信号を生成する過負荷保護回路と、前記入力電圧が予め決められた電圧値より低い電圧の時に活性化される入力低電圧検出信号を生成する入力低電圧検出回路とを有し、前記入力電圧が低下することによって前記負荷状態が過負荷状態になった時には、前記過負荷検出信号の活性化によって前記過負荷保護信号が活性化され、前記入力低電圧検出信号が非活性状態の時に前記過負荷保護信号が非活性化されることを特徴とする。
【００２４】
これにより、電源停止時や入力電圧が短期間低下する瞬低時も含めて適切な過負荷保護動作が可能となる。
【００２５】
また、本発明の一態様に係るスイッチング電源装置は、交流電源の交流電圧を整流平滑して直流の入力電圧を出力する入力整流平滑回路と、前記入力電圧が入力されるエネルギー変換回路と、前記エネルギー変換回路から出力される電圧を整流平滑して負荷に出力電圧を出力する出力整流平滑回路と、前記エネルギー変換回路に接続され、前記入力電圧をスイッチングするスイッチング素子と、前記スイッチング素子のスイッチングを制御するスイッチング制御回路と、前記エネルギー変換回路から出力される電力に対する前記負荷の負荷状態を示す出力状態信号を生成する出力状態検出回路とを有し、前記スイッチング制御回路は、前記出力状態信号が入力され、前記負荷状態が過負荷状態の時に活性化される過負荷検出信号を生成する過負荷検出回路と、前記過負荷検出信号の活性化によって前記スイッチング素子のスイッチング動作を停止する時に活性化される過負荷保護信号を生成する過負荷保護回路と、前記交流電圧が予め決められた電圧値より低い電圧の時に活性化される入力低電圧検出信号を生成する入力低電圧検出回路とを有し、前記入力電圧が低下することによって前記負荷状態が過負荷状態になった時には、前記過負荷検出信号の活性化によって前記過負荷保護信号が活性化され、前記入力低電圧検出信号が非活性状態の時に前記過負荷保護信号が非活性化されることを特徴とする。
【００２６】
これにより、交流電源の交流電圧から入力低電圧を検出するため、消費電力の削減やより早い交流電源のオフの検出が可能となる。
【００２７】
例えば、前記過負荷保護回路は、第１の時間を計測するタイマ回路を有し、前記過負荷保護信号は、前記過負荷検出信号の活性化から前記第１の時間の間継続して活性化され、前記過負荷検出信号の活性化から前記第１の時間後、かつ前記入力低電圧検出信号が非活性状態の時に非活性化されるとしてもよい。
【００２８】
これにより、自己復帰型の過負荷保護であっても電源停止時や入力電圧が短期間低下する瞬低時も含めて適切な過負荷保護動作が可能となる。
【００２９】
例えば、前記タイマ回路は、前記入力低電圧検出信号が活性化された時は前記第１の時間が前記第１の時間より短い第２の時間に変更されるとしてもよい。
【００３０】
これにより、入力低電圧検出状態によって遅延時間が変化するため、瞬低などによって過負荷保護が動作しても、交流電源が復帰するとすぐに過負荷保護が解除され、スイッチング電源装置の復帰の遅れを短くすることができる。
【００３１】
例えば、前記過負荷保護回路は、前記過負荷検出信号の活性化を記憶するラッチ回路を有し、前記ラッチ回路は前記過負荷検出信号が活性化された時にセットされて前記過負荷保護信号を活性化し、前記入力低電圧検出信号が活性状態から非活性化された時にリセットされて前記過負荷保護信号を非活性化するとしてもよい。
【００３２】
これにより、瞬低などによってラッチ型の過負荷保護が動作しても、交流電源が復帰するとすぐに過負荷保護が解除され、スイッチング電源装置が復帰できなくなるといった課題を防ぐことができる。
【００３３】
例えば、前記入力低電圧検出回路の前記予め決められた電圧値より低い電圧の検出は、前記スイッチング素子と前記エネルギー変換回路の接続点の電圧に基づいて行うとしてもよい。
【００３４】
これにより、入力電圧検出専用端子を削減することができる。
【００３５】
例えば、前記入力低電圧検出回路の消費電流は、前記過負荷保護信号が非活性状態の時に該信号が活性状態の時より少なくなるとしてもよい。
【００３６】
これにより、通常動作中は消費電力を削減できる。
【００３７】
また、本発明の一態様に係る半導体装置は、前記スイッチング制御回路を、半導体基板上に集積回路として形成した半導体装置であることを特徴とする。
【００３８】
これにより、スイッチング電源装置の部品点数を大幅に削減することができ、小型化および軽量化さらには低コスト化を容易に実現することができる。
【００３９】
以下、本開示のスイッチング電源装置および半導体装置について図面を参照しながら説明する。但し、詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。
【００４０】
なお、添付図面および以下の説明は当業者が本開示を十分に理解するためのものであって、これらによって請求の範囲に記載の主題を限定することを意図するものではない。
【００４１】
（実施の形態１）
以下、実施の形態１に係るスイッチング電源装置および半導体装置について、図１〜６を参照しながら具体的に説明する。
【００４２】
図１は、本実施の形態１のスイッチング制御用半導体装置を備えたスイッチング電源装置の一構成を示す回路図である。
【００４３】
図１において、交流電源１には交流電圧を整流するためのブリッジダイオード２が接続され、ブリッジダイオード２には、平滑コンデンサ３、入力電圧検出用の抵抗１１および１２、および電力変換用のトランス４の１次巻線４ａが接続されている。
【００４４】
ブリッジダイオード２と平滑コンデンサ３とは、交流電源１の交流電圧を整流平滑して直流の入力電圧を出力する入力整流平滑回路を実現する。
【００４５】
トランス４は１次巻線４ａ、２次巻線４ｂ、および補助巻線４ｃを有し、１次巻線４ａと２次巻線４ｂの極性は逆になっている。このスイッチング電源装置はフライバック型である。
【００４６】
１次巻線４ａには、スイッチング制御回路１００を介してスイッチング素子１０１が接続されている。スイッチング素子１０１の制御電極（ゲート）に印加する電圧信号を変化させることにより、スイッチング素子１０１のスイッチング動作が制御される。
【００４７】
２次巻線４ｂには整流ダイオード５と平滑コンデンサ６が接続されており、スイッチング動作によって２次巻線４ｂに発生するフライバック電圧が、整流平滑されて出力電圧Ｖｏｕｔが生成される。
【００４８】
トランス４は、直流の入力電圧が入力され、フライバック電圧を出力するエネルギー変換回路を実現する。
【００４９】
整流ダイオード５と平滑コンデンサ６とは、エネルギー変換回路から出力されるフライバック電圧を整流平滑して負荷に出力電圧を出力する出力整流平滑回路を実現する。
【００５０】
スイッチング素子１０１は、エネルギー変換回路に接続され、入力電圧をスイッチングする。
【００５１】
スイッチング素子１０１とスイッチング制御回路１００とは、同一の半導体基板上に集積化され、１つの半導体装置を構成している。このスイッチング素子１０１は、パワーＭＯＳＦＥＴなどから構成されている。
【００５２】
なお、スイッチング制御回路１００とスイッチング素子１０１とは同一の半導体基板上に設けなくてもよい。例えば、スイッチング制御回路１００が配置された一方の半導体基板に制御信号を出力するための出力端子を設け、他方の半導体基板上に配置されたスイッチング素子１０１のゲートに接続するようにしてもよい。また、別々の半導体基板上に配置されたスイッチング制御回路１００とスイッチング素子１０１は同じ樹脂パッケージに封止されていても、別々の樹脂パッケージに封止されていてもよい。
【００５３】
スイッチング制御回路１００は、スイッチング素子１０１のスイッチングを制御する。そして、スイッチング制御回路１００は、スイッチング素子１０１との接続端子を除く外部入出力端子として、ＤＲＡＩＮ端子、ＶＣＣ端子、ＦＢ端子、ＬＳ端子、ＩＳ端子、およびＧＮＤ端子の６つの端子を有している。また、例えば、平滑コンデンサ１０２、低電圧検出回路１１０、過負荷保護回路１２０、フィードバック制御回路１７０、パルス制御回路１４０、電流検出回路１５０、起動回路１６０などから構成される。
【００５４】
ＤＲＡＩＮ端子は、トランス４の１次巻線４ａとスイッチング素子１０１の接続点、すなわちスイッチング素子１０１のドレインに接続される端子である。
【００５５】
ＶＣＣ端子は、補助巻線４ｃに接続された整流ダイオード１４と平滑コンデンサ１５とで構成される整流平滑回路の出力と、スイッチング制御回路１００に内蔵された起動回路１６０を接続する端子であり、スイッチング素子１０１のスイッチング動作により補助巻線４ｃに発生するフライバック電圧を整流平滑し、制御電源電圧ＶＣＣとしてスイッチング制御回路１００に電力供給する端子である。
【００５６】
ＦＢ端子は、出力状態検出回路７から出力されるフィードバック信号（例えば、フォトカプラによる電流など）をスイッチング制御回路１００のフィードバック制御回路１７０に入力するための端子である。また、抵抗９とコンデンサ１０で構成されたＲＣ回路と過負荷保護回路１２０が接続されており、過負荷状態を検出する端子でもある。
【００５７】
ＬＳ端子は、入力電圧検出用の抵抗１１および１２と、低電圧検出回路１１０を接続する端子であり、平滑コンデンサ３の両端に印加されている入力直流電圧ＶＩＮＤＣの低下を検出する端子である。
【００５８】
ＩＳ端子は、スイッチング素子１０１および電流検出回路１５０と、抵抗１３を接続する端子であり、スイッチング素子１０１を流れる電流を検出するための端子である。
【００５９】
ＧＮＤ端子は、スイッチング制御回路１００の電位基準であるＧＮＤを平滑コンデンサ３の低電位側の端子に接続する端子である。
【００６０】
起動回路１６０は、ＤＲＡＩＮ端子、ＶＣＣ端子、平滑コンデンサ１０２およびスイッチング制御回路１００の回路内部電圧源ＶＤＤに接続されている。スイッチング電源装置の起動時には、入力直流電圧ＶＩＮＤＣがトランス４の１次巻線４ａを介してＤＲＡＩＮ端子に印加されると、ＤＲＡＩＮ端子から起動回路１６０を介して、平滑コンデンサ１０２および１５に起動電流が流れる。平滑コンデンサ１０２および１５が充電され、ＶＤＤ電圧およびＶＣＣ端子電圧が上昇し、それぞれ起動電圧に達すると、起動回路１６０は起動電流をカットする。また、起動回路１６０は、スイッチング素子１０１のスイッチング動作可否を判断するためＶＣＣ端子電圧をモニターしており、図には示していないが、パルス制御回路１４０などに起動・停止信号を出力している。
【００６１】
フィードバック制御回路１７０は、出力状態検出回路７から出力されるフィードバック信号がＦＢ端子を介して入力され、出力電圧Ｖｏｕｔを一定に安定させるようスイッチング素子１０１を流れる電流またはスイッチング周波数を設定し、パルス制御回路１４０へ出力する。
【００６２】
電流検出回路１５０は、スイッチング素子１０１を流れる電流を検出するため、ＩＳ端子に接続された抵抗１３に現れる電圧信号が入力され、あらかじめ設定された基準電圧と比較し、スイッチング素子１０１のターンオフ信号をパルス制御回路１４０に出力する。なお、比較するための基準電圧は、スイッチング制御方式によってはフィードバック制御回路１７０からの出力信号に応じて変化してもよい。
【００６３】
低電圧検出回路１１０は、抵抗１１および１２と、入力電圧が予め定められた電圧値よりも低い電圧の時に活性化される低電圧検出信号ＶＩＮ＿ＵＶを生成する入力低電圧検出回路を実現する。より具体的には、低電圧検出回路１１０は、入力直流電圧ＶＩＮＤＣの低下を検出するため、入力電圧検出用の抵抗１１および１２で抵抗分割された電圧が入力され、あらかじめ設定された基準電圧と比較し、入力低電圧検出信号ＶＩＮ＿ＵＶを過負荷保護回路１２０に出力する。
【００６４】
図２は、本実施の形態１の低電圧検出回路１１０の一構成を示す回路図である。低電圧検出回路１１０は、比較器１１１と基準電圧源１１２から構成され、ＬＳ端子電圧が基準電圧源１１２で設定されたしきい値電圧Ｖｔｈ＿ＵＶよりも低い場合、入力低電圧検出信号ＶＩＮ＿ＵＶはハイレベルとなり活性化される。なお、誤検出防止や動作安定化のために、基準電圧源１１２はヒステリシスを有していてもよい。
【００６５】
過負荷保護回路１２０は、後述する過負荷検出信号ＦＢ＿ＯＬの活性化によってスイッチング素子１０１のスイッチング動作を停止する時に活性化される過負荷保護信号ＯＬＰを生成する。より具体的には、過負荷保護回路１２０は、スイッチング電源装置の過負荷状態を検出するためＦＢ端子電圧をモニターし、過負荷状態を検出するとスイッチング素子１０１のスイッチング動作を停止するため、過負荷保護信号ＯＬＰをパルス制御回路１４０に出力する。また、入力低電圧検出信号ＶＩＮ＿ＵＶが入力され、入力低電圧を検出している状態では過負荷保護が解除されないように制御される。
【００６６】
図３は、本実施の形態１の過負荷保護回路１２０の一構成例である過負荷保護回路１２０ａを示す回路図である。過負荷保護回路１２０ａは、自己復帰型の過負荷保護回路であり、定電流源１２１、抵抗１２２、Ｎ型ＭＯＳＦＥＴ１２３、比較器１２４、基準電圧源１２５、ＲＳフリップフロップ回路１２６、インバータ回路１２７、ＡＮＤ回路１２８および復帰遅延回路１８０から構成され、図３に示すように各素子が接続されている。また、ＦＢ端子には外部にフォトカプラ８と、抵抗９とコンデンサ１０で構成されたＲＣ回路が接続されている。
【００６７】
スイッチング電源装置が過負荷状態になると、出力状態検出回路７はフォトカプラ８に流す電流を減少させるため、定電流源１２１から流れる定電流がＦＢ端子に接続されたＲＣ回路へ流れ、ＦＢ端子電圧が上昇する。過負荷検出回路１３１は、出力状態信号（すなわち、フィードバック信号）が入力され、負荷状態が過負荷状態の時に活性化される過負荷検出信号ＦＢ＿ＯＬを生成する。この過負荷検出回路１３１は、基準電圧源１２５と比較器１２４で構成され、ＦＢ端子電圧が基準電圧源１２５で設定されたしきい値電圧Ｖｔｈ＿ＯＬよりも高くなると、比較器１２４の出力である過負荷検出信号ＦＢ＿ＯＬをハイレベルに反転し、ＲＳフリップフロップ回路１２６のセット（Ｓ）に出力する。その結果、過負荷保護信号ＯＬＰがハイレベルに反転して活性化され、スイッチング素子１０１のスイッチング動作を停止するようにパルス制御回路１４０に出力される。なお、定電流源１２１の定電流とＲＣ回路によって、過負荷状態となってから過負荷保護検出によるスイッチング動作停止までに遅延時間を設けている。
【００６８】
ＲＳフリップフロップ回路１２６は、過負荷検出信号ＦＢ＿ＯＬの活性状態を記憶するラッチ回路を実現する。
【００６９】
過負荷保護が動作すると、過負荷保護信号ＯＬＰの活性化によって、Ｎ型ＭＯＳＦＥＴ１２３がターンオンし、抵抗１２２を介して、ＦＢ端子に接続されたＲＣ回路から放電電流を流し、ＦＢ端子電圧を低下させる。また、過負荷保護信号ＯＬＰの活性化によって、復帰遅延回路１８０が動作開始し、所定の遅延時間後にＡＮＤ回路１２８へハイレベルの信号を出力する。このＡＮＤ回路１２８には、入力低電圧検出信号ＶＩＮ＿ＵＶがインバータ回路１２７により反転した信号も入力されている。そして、入力低電圧検出信号ＶＩＮ＿ＵＶがローレベル、すなわち非活性の時には、ＡＮＤ回路１２８の出力がハイレベルに反転し、ＲＳフリップフロップ回路１２６のリセット（Ｒ）に入力され、過負荷保護信号ＯＬＰがローレベルに反転して非活性化され、過負荷保護動作が終了する。よって、過負荷保護が動作後、所定の遅延時間で解除されるため、自己復帰型となる。
【００７０】
図４は、本実施の形態１の復帰遅延回路１８０の一構成を示す回路図である。復帰遅延回路１８０は、インバータ回路１８１、１８６、１８７と、定電流源１８２と、Ｐ型ＭＯＳＦＥＴ１８３と、Ｎ型ＭＯＳＦＥＴ１８４と、コンデンサ１８５から構成される。この復帰遅延回路１８０は、第１の時間を計測するタイマ回路を実現する。入力信号である過負荷保護信号ＯＬＰがハイレベルに反転すると、定電流源１８２とコンデンサ１８５により所定の遅延時間が経過した後、遅延信号Ｔｉｍｅｒ＿ｏｕｔがハイレベルに反転し、過負荷保護を解除するための信号が出力される。
【００７１】
パルス制御回路１４０は、スイッチング素子１０１のスイッチング動作を制御するための回路であり、過負荷保護回路１２０、フィードバック制御回路１７０、電流検出回路１５０から入力される信号などからスイッチング動作や停止、ターンオンタイミングやターンオフタイミングを決定する。なお、パルス制御回路１４０には、周期的なターンオンタイミングを発生させる発振器などのターンオン信号生成回路やスイッチング素子１０１を駆動するためのドライブ回路などが含まれる。
【００７２】
出力状態検出回路７はエネルギー変換回路から出力される電力に対する負荷の負荷状態を示す出力状態信号（すなわち、フィードバック信号）を生成する。より具体的には、出力状態検出回路７は、検出抵抗、ツェナーダイオード、シャントレギュレータなどで構成され、出力電圧Ｖｏｕｔの電圧レベルを検出し、その出力電圧Ｖｏｕｔが所定の電圧に安定するように、フォトカプラ８を介してフィードバック信号をスイッチング制御回路１００に出力する。なお、出力電圧Ｖｏｕｔの検出には、補助巻線４ｃに発生するフライバック電圧を利用してもよく、整流ダイオード１４および平滑コンデンサ１５による整流平滑後のＶＣＣ電圧を利用してもよい。
【００７３】
以上のように構成された図１に示すスイッチング電源装置およびスイッチング制御用半導体装置の動作を説明する。
【００７４】
商用電源などの交流電源１が入力されると、ブリッジダイオード２と平滑コンデンサ３とにより整流平滑され、入力直流電圧ＶＩＮＤＣに変換される。この入力直流電圧ＶＩＮＤＣは、トランス４の１次巻線４ａを介して、ＤＲＡＩＮ端子に印加され、ＤＲＡＩＮ端子からスイッチング制御回路１００内の起動回路１６０を介して、ＶＣＣ端子に接続されている平滑コンデンサ１５に起動電流が流れる。ＶＣＣ端子電圧が上昇し、起動回路１６０で設定された起動電圧に達すると、スイッチング素子１０１のスイッチング制御が開始される。
【００７５】
また、起動時、出力電圧Ｖｏｕｔは低いため出力状態検出回路７からフォトカプラ８には電流が流れず、過負荷状態でのスイッチング制御となる。すなわち、ＦＢ端子電圧は、定電流源１２１と抵抗９およびコンデンサ１０によって上昇するため、基準電圧源１２５によるしきい値電圧Ｖｔｈ＿ＯＬを超えて過負荷保護が動作しないように、コンデンサ１０の容量値が設定されている。なお、過負荷状態でのスイッチング動作は、周波数および電流ピークが高く、スイッチング素子１０１などに負担がかかるため、起動時のみ、周波数や電流ピークを徐々に上昇させるソフトスタート機能が設けられる場合もある。
【００７６】
一旦、スイッチング素子１０１がターンオンすると、スイッチング素子１０１および抵抗１３に電流が流れ、電流の大きさに応じた電圧信号が電流検出回路１５０に入力される。あらかじめ設定された基準電圧以上に上昇すると、スイッチング素子１０１はターンオフする。
【００７７】
スイッチング素子１０１がターンオフすると、スイッチング素子１０１のオン時間中にトランス４の１次側に電流が流れることによって蓄えられたエネルギーが２次側に伝達される。
【００７８】
以上のようなスイッチング動作が繰り返されて、出力電圧Ｖｏｕｔが上昇していく。このとき、出力電圧Ｖｏｕｔが、出力状態検出回路７で設定された所定の電圧以上になると、出力状態検出回路７およびフォトカプラ８は、フィードバック信号としてスイッチング制御回路１００のＦＢ端子から電流を流出するよう制御する。この流出電流の大きさで、フィードバック制御回路１７０は、スイッチング素子１０１を流れる電流またはスイッチング周波数を調整する。
【００７９】
具体的には、スイッチング電源装置に接続される負荷への電流供給が小さい軽負荷時には、スイッチング素子１０１を流れる電流またはスイッチング周波数を低く設定し、重負荷時には、スイッチング素子１０１を流れる電流またはスイッチング周波数を高く設定する。このように、スイッチング制御回路１００は、スイッチング電源装置に接続される負荷に供給される電力に応じて、スイッチング素子１０１を流れる電流または周波数を変化させながら、出力電圧Ｖｏｕｔを所定の電圧に安定させるように制御を行う。
【００８０】
ここで、過負荷保護動作について説明する。過負荷状態では、スイッチング動作によるエネルギー供給が不足し出力電圧Ｖｏｕｔが低下するため、起動時と同様に出力状態検出回路７からフォトカプラ８には電流が流れず、ＦＢ端子電圧は、過負荷保護回路１２０ａ内の定電流源１２１と抵抗９およびコンデンサ１０によって上昇する。ＦＢ端子電圧が基準電圧源１２５によるしきい値電圧Ｖｔｈ＿ＯＬを超えるまで過負荷状態が継続すると、過負荷保護信号ＯＬＰがハイレベルに反転して活性化される。過負荷保護信号ＯＬＰが活性化されると、パルス制御回路１４０を介して、スイッチング素子１０１のスイッチング動作を停止し、過負荷保護動作が開始される。また、Ｎ型ＭＯＳＦＥＴ１２３がターンオンし、ＦＢ端子電圧を低下させ、再起動に備える。
【００８１】
過負荷保護が動作後、入力電圧が正常な場合には、復帰遅延回路１８０によって設定された所定の遅延時間が経過すると、過負荷保護信号ＯＬＰがローレベルに反転して非活性化され、過負荷保護動作が終了する。ＶＣＣ端子電圧が低下している場合には、起動電圧まで上昇後、スイッチング素子１０１のスイッチング制御が再開され、再起動となる。過負荷状態が続いている場合には、再度過負荷保護が動作し、停止と再起動を繰り返す。
【００８２】
次に、図５に示すタイミングチャートを用いて、交流電源１がオフした場合の本実施の形態１におけるスイッチング電源装置の動作を説明する。
【００８３】
交流電源１がオフすると、平滑コンデンサ３の端子間電圧である入力直流電圧ＶＩＮＤＣが低下し、スイッチング動作による供給可能なエネルギーが減少する。入力直流電圧ＶＩＮＤＣの低下が進むと供給エネルギーが不足して過負荷状態となり、ＦＢ端子電圧が上昇し、過負荷保護が動作する。
【００８４】
過負荷保護が動作すると、スイッチング動作を停止すると同時に、復帰遅延回路１８０内のコンデンサ１８５の充電が開始される。所定の遅延時間が経過すると、コンデンサ１８５の電圧はインバータ回路１８６の出力が反転するしきい値電圧Ｖｔｈ＿Ｔｉｍｅｒを超え、復帰遅延回路１８０の出力信号Ｔｉｍｅｒ＿ｏｕｔはハイレベルに反転する。一方、入力直流電圧ＶＩＮＤＣがしきい値電圧Ｖｔｈ＿ＵＶよりも低下しており、入力低電圧検出信号ＶＩＮ＿ＵＶは活性状態のため、ＡＮＤ回路１２８の出力はローレベルが維持され、ＲＳフリップフロップ回路１２６はリセットされない。よって、過負荷保護信号ＯＬＰは活性状態で維持され、入力低電圧検出信号ＶＩＮ＿ＵＶがローレベルに反転し非活性化されるまで過負荷保護停止期間が延長される。
【００８５】
交流電源１が復帰すると、入力直流電圧ＶＩＮＤＣが上昇し、入力低電圧検出信号ＶＩＮ＿ＵＶがローレベルに反転し非活性化される。ＲＳフリップフロップ回路１２６にリセット信号が入力され、過負荷保護信号ＯＬＰはローレベルに反転し非活性化されるため、ＦＢ端子電圧が上昇し、スイッチング動作を再開する。
【００８６】
すなわち、過負荷保護は入力低電圧検出信号ＶＩＮ＿ＵＶに関係なく動作開始するが、過負荷保護の解除は入力低電圧検出信号ＶＩＮ＿ＵＶが非活性状態の時のみとなる。
【００８７】
なお、交流電源１のオフ期間が長く、ＶＤＤ電圧が低下し、ＲＳフリップフロップ回路１２６が出力信号を保持できない場合は、入力低電圧検出信号ＶＩＮ＿ＵＶに関係なく過負荷保護が解除され、その後、交流電源１の復帰によってＶＤＤ電圧やＶＣＣ端子電圧が起動電圧に達することでスイッチング動作を再開してもよい。
【００８８】
次に、図５よりも負荷が軽い場合の動作を図６に示すタイミングチャートを用いて説明する。
【００８９】
交流電源１がオフすると入力直流電圧ＶＩＮＤＣが低下するが、供給可能なエネルギーよりも負荷が軽いために過負荷状態とならず、スイッチング動作が継続し出力電圧Ｖｏｕｔが維持される。交流電源１が復帰するまでスイッチング動作が継続すれば、瞬低であっても出力電圧Ｖｏｕｔは低下することなく、負荷側に接続される電子機器に電力供給を続けることができる。
【００９０】
以上より、本実施の形態１のスイッチング電源装置は、交流電源１がオフして過負荷保護が動作しても、交流電源１が復帰して入力直流電圧ＶＩＮＤＣがしきい値電圧Ｖｔｈ＿ＵＶよりも高くなるまで過負荷保護停止期間が延長される。このため、電子機器の誤動作の原因となるような不要な復帰を回避できる。また、入力直流電圧ＶＩＮＤＣがしきい値電圧Ｖｔｈ＿ＵＶよりも高くなるとスイッチング動作の再開が可能となるため、図２０に示したような従来のスイッチング電源装置の復帰が遅れる課題を解決できる。
【００９１】
さらに、瞬低などで入力直流電圧ＶＩＮＤＣが低下しても過負荷保護が動作しない程度の負荷の大きさであればスイッチング動作が継続されるため、図２１で示したような従来の入力低電圧検出回路を有したスイッチング電源装置の瞬低時の出力低下課題を解決できる。また、交流電源オフ時に過負荷保護が動作するまでスイッチング動作を停止しないため、平滑コンデンサ３に電荷が残りにくく、メンテナンス時なども利便性が高い。また、入力低電圧検出信号ＶＩＮ＿ＵＶは過負荷保護の解除にのみ使用され、通常動作中に入力低電圧を検出してもスイッチング動作に影響を与えない。このため、スイッチング動作による入力直流電圧のリップル電圧やスイッチングノイズに対して長い遅延時間を設けるなどの誤検出防止が必要なく、コストの増加を抑えることができる。
【００９２】
なお、低電圧検出回路１１０の基準電圧源１１２がヒステリシスを有していてもよく、その場合は、復帰時の入力直流電圧ＶＩＮＤＣが高くなるため再起動時に過負荷保護が動作しにくくなり、よりスムーズに復帰が可能となる。
【００９３】
また、交流電源１がオフして過負荷保護が動作するまでに、入力低電圧が検出されるようにしきい値電圧Ｖｔｈ＿ＵＶが設定されていることが望ましく、交流電源１がオフする時の不要な復帰を確実に回避することができる。
【００９４】
また、入力低電圧検出機能が不要な場合にＬＳ端子をＧＮＤ端子と短絡することで無効化できるように、しきい値電圧Ｖｔｈ＿ＵＶよりも低い無効化しきい値電圧を設けてもよい。さらに、入力低電圧検出機能が必要な場合には、交流電源１がオフして入力直流電圧ＶＩＮＤＣが無効化しきい値電圧より低くなっても無効化してしまわないように、入力直流電圧ＶＩＮＤＣが無効化しきい値電圧よりも一旦高くなれば、その後に無効化しきい値電圧を下回っても無効化しないようにしてもよい。
【００９５】
また、復帰遅延回路１８０は、ＶＣＣ端子に接続された平滑コンデンサ１５などスイッチング制御回路１００の外部に接続された部品を利用して、所定の遅延時間を設定してもよい。
【００９６】
また、負荷状態を示すフィードバック信号を生成しスイッチング制御回路１００に入力するため、出力状態検出回路７とフォトカプラ８を設けているが、２次側出力電圧Ｖｏｕｔから検出するのではなく、補助巻線４ｃまたは整流平滑後のＶＣＣ端子電圧から検出し、フィードバック信号を生成してもよい。
【００９７】
また、フライバック型のスイッチング電源装置の構成について説明したが、フォワード型や降圧チョッパー型などトポロジーが異なる構成でもよい。
【００９８】
（実施の形態１の変形例）
実施の形態１のスイッチング電源装置の変形例について、図７を参照しながら説明する。実施の形態１の変形例に係るスイッチング電源装置は、実施の形態１のスイッチング電源装置とほぼ同じであるが、実施の形態１と比較して、スイッチング制御回路１００のＬＳ端子の接続が異なる。
【００９９】
実施の形態１では、スイッチング制御回路１００のＬＳ端子は、入力電圧検出用の抵抗１１および１２に接続されて入力直流電圧ＶＩＮＤＣに比例する電圧が入力されていたが、図７に示す本変形例のスイッチング電源装置は、ＧＮＤ端子に接続される。
【０１００】
ＬＳ端子電圧は０Ｖに固定されるため、入力低電圧検出信号ＶＩＮ＿ＵＶは常にローレベルで非活性状態となる。すなわち、過負荷保護回路１２０ａのＲＳフリップフロップ回路１２６のリセットには常にローレベルの信号が入力され、一旦過負荷保護が動作すると解除できなくなる。よって、過負荷保護動作後の復帰は、スイッチング制御回路１００の電源電圧であるＶＣＣ端子電圧やＶＤＤ電圧の低下によるＲＳフリップフロップ回路１２６の初期化が必要となり、本変形例のスイッチング電源装置はラッチ型の過負荷保護とみなせる。
【０１０１】
以上より、本変形例は、自己復帰型の過負荷保護回路１２０ａを備えたスイッチング制御回路１００を使用してラッチ型の過負荷保護を実現できるスイッチング電源装置である。これにより、１つのスイッチング制御回路１００で２通りの過負荷保護が選択できるため、スイッチング電源装置の設計自由度が向上する。
【０１０２】
（実施の形態２）
次に、実施の形態２に係るスイッチング電源装置および半導体装置について、図８および９を参照しながら説明する。
【０１０３】
実施の形態１では、過負荷保護回路１２０ａ内の復帰遅延回路１８０によって設定される遅延時間は、入力低電圧検出状態に関係なく一定であったが、本実施の形態２では、入力低電圧検出状態によって遅延時間が変化するスイッチング電源装置について説明する。なお、実施の形態１と重複する説明は省略する。
【０１０４】
図８は、本実施の形態２のスイッチング電源装置の過負荷保護回路１２０の一構成例である過負荷保護回路１２０ｂを示す回路図である。実施の形態１の過負荷保護回路１２０ａを示す図３と比較して、復帰遅延回路２８０とその接続が異なる。復帰遅延回路２８０は、過負荷保護信号ＯＬＰの他に入力低電圧検出信号ＶＩＮ＿ＵＶが入力される。また、図９は、本実施の形態２のスイッチング電源装置の復帰遅延回路２８０の一構成例を示す回路図である。実施の形態１の復帰遅延回路１８０を示す図４と比較して、入力信号である入力低電圧検出信号ＶＩＮ＿ＵＶ、インバータ回路２８８、Ｐ型ＭＯＳＦＥＴ２８９が追加されている。
【０１０５】
以上のように構成された本実施の形態２に係るスイッチング電源装置および半導体装置の動作について、実施の形態１と異なる過負荷保護を中心に説明する。
【０１０６】
過負荷保護が動作後、入力電圧が正常な場合には、実施の形態１と同様に、復帰遅延回路２８０内の定電流源１８２、コンデンサ１８５、インバータ回路１８６の出力が反転するしきい値電圧Ｖｔｈ＿Ｔｉｍｅｒによって設定された所定の遅延時間が経過すると、過負荷保護信号ＯＬＰがローレベルに反転し非活性化され、過負荷保護動作が終了する。
【０１０７】
一方、交流電源がオフし、入力低電圧検出信号ＶＩＮ＿ＵＶが活性状態すなわちハイレベルになると、Ｐ型ＭＯＳＦＥＴ２８９が導通し、コンデンサ１８５の電圧上昇速度が非常に大きくなるため、遅延時間も非常に短くなる。よって、過負荷保護動作後すぐに遅延信号Ｔｉｍｅｒ＿ｏｕｔがハイレベルに反転し、入力低電圧検出信号ＶＩＮ＿ＵＶがローレベルに反転し非活性化されればすぐに過負荷保護動作が終了する。
【０１０８】
以上より、本実施の形態２に係るスイッチング電源装置は、実施の形態１と同様に、電源停止時や入力電圧が短期間低下する瞬低（瞬断、瞬停を含む）時も含めて適切な過負荷保護動作が可能となる。さらに、入力低電圧検出状態によって遅延時間が変化するため、瞬低などによって過負荷保護が動作しても、交流電源が復帰するとすぐに過負荷保護が解除され、スイッチング電源装置の復帰の遅れを短くすることができる。
【０１０９】
なお、入力低電圧検出信号ＶＩＮ＿ＵＶによってコンデンサ１８５の充電電流を切り替えたが、コンデンサ１８５の接続、非接続を切り替えるなどにより、入力低電圧検出状態では遅延時間をゼロとしてもよい。
【０１１０】
（実施の形態３）
次に、実施の形態３に係るスイッチング電源装置および半導体装置について、図１０を参照しながら説明する。
【０１１１】
実施の形態１では、自己復帰型の過負荷保護回路１２０を備えたスイッチング電源装置であったが、本実施の形態３では、ラッチ型の過負荷保護回路１２０を備えたスイッチング電源装置について説明する。なお、実施の形態１と重複する説明は省略する。
【０１１２】
図１０は、本実施の形態３のスイッチング電源装置の過負荷保護回路１２０の一構成例である過負荷保護回路１２０ｃを示す回路図である。実施の形態１の過負荷保護回路１２０ａを示す図３と比較して、ＲＳフリップフロップ回路１２６のリセットに立ち下がりエッジ検出回路が接続されている点が異なる。立ち下がりエッジ検出回路は、入力低電圧検出信号ＶＩＮ＿ＵＶが入力されており、インバータ回路３２９、３３０と、抵抗３３１と、コンデンサ３３２と、ＡＮＤ回路３３３から構成される。
【０１１３】
以上のように構成された本実施の形態３に係るスイッチング電源装置および半導体装置の動作について、実施の形態１と異なる過負荷保護を中心に説明する。
【０１１４】
入力電圧が正常な場合には、入力低電圧検出信号ＶＩＮ＿ＵＶは非活性状態すなわちローレベルで維持される。このため、一旦過負荷保護が動作すると、過負荷保護回路１２０ｃのＲＳフリップフロップ回路１２６のリセットには常にローレベルの信号が入力され、過負荷保護動作が保持される。過負荷保護の解除には、スイッチング制御回路１００の電源電圧であるＶＣＣ端子電圧やＶＤＤ電圧の低下によるＲＳフリップフロップ回路１２６の初期化が必要となり、ラッチ型の過負荷保護動作が有効となっている。
【０１１５】
一方、交流電源がオフし、入力低電圧検出信号ＶＩＮ＿ＵＶがハイレベルに反転し活性化されると、インバータ回路３２９および３３０の出力がそれぞれ反転し、抵抗３３１を介してコンデンサ３３２が充電される。その後、交流電源が復帰し、入力低電圧検出信号ＶＩＮ＿ＵＶがローレベルに反転し非活性化されると、コンデンサ３３２が放電されながらＡＮＤ回路３３３からは一時的にハイレベルの信号が出力され、ＲＳフリップフロップ回路１２６にパルス波形のリセット信号が入力される。よって、入力低電圧検出信号ＶＩＮ＿ＵＶが活性状態から非活性化される際に、ハイレベルからローレベルへの立ち下がりエッジの検出により、過負荷保護信号ＯＬＰがローレベルに反転して非活性化され、過負荷保護動作が終了する。
【０１１６】
以上より、本実施の形態３に係るスイッチング電源装置は、入力低電圧検出信号ＶＩＮ＿ＵＶが活性状態から非活性状態になる時にラッチ型の過負荷保護が解除される。このため、瞬低などによって過負荷保護が動作しても、交流電源が復帰するとすぐに過負荷保護が解除され、スイッチング電源装置が復帰できなくなるといった課題を防ぐことができる。
【０１１７】
（実施の形態４）
次に、実施の形態４に係るスイッチング電源装置および半導体装置について、図１１および１２を参照しながら説明する。
【０１１８】
実施の形態１では、入力直流電圧ＶＩＮＤＣの低下を検出する低電圧検出回路１１０を備えたスイッチング電源装置であったが、本実施の形態４では、交流電源１の交流電圧ＶＩＮＡＣの低下を検出する低電圧検出回路４１０を備えたスイッチング電源装置について説明する。なお、実施の形態１と重複する説明は省略する。
【０１１９】
図１１は、本実施の形態４のスイッチング電源装置の一構成例を示す回路図である。実施の形態１のスイッチング電源装置を示す図１と比較して、入力電圧検出用の抵抗２１、２２と、スイッチング制御回路４００内の低電圧検出回路４１０が異なる。抵抗２１は交流電源１に接続されており、抵抗２１および２２には交流電源１の交流電圧をブリッジダイオード２により半波整流した半波整流電圧が印加され、抵抗２１および２２により分圧された半波整流電圧がスイッチング制御回路４００のＬＳ端子に入力される。また、図１２は、本実施の形態４の低電圧検出回路４１０の一構成例を示す回路図である。実施の形態１の低電圧検出回路１１０を示す図２と比較して、低電圧検出遅延回路が追加されている。低電圧検出遅延回路は、インバータ回路４１３、４１８、４１９と、定電流源４１４と、Ｐ型ＭＯＳＦＥＴ４１５と、Ｎ型ＭＯＳＦＥＴ４１６と、コンデンサ４１７から構成される。
【０１２０】
低電圧検出回路４１０は、抵抗２１および２２と、交流電圧が予め定められた電圧値より低い電圧の時に活性化される入力低電圧検出信号ＶＩＮ＿ＵＶを生成する入力低電圧検出回路を実現する。
【０１２１】
以上のように構成された本実施の形態４に係るスイッチング電源装置および半導体装置の動作について、実施の形態１と異なる入力低電圧検出を中心に説明する。
【０１２２】
交流電源１の交流電圧ＶＩＮＡＣの低下を検出するため、スイッチング制御回路４００のＬＳ端子には半波整流電圧が入力され、基準電圧源１１２で設定されたしきい値電圧Ｖｔｈ＿ＵＶよりも低い期間は比較器１１１からハイレベルの信号が出力される。この比較器１１１の出力信号は、通常動作時は、ハイレベルの期間が交流電源１の周期（例えば５０Ｈｚの交流電源であれば２０ｍｓ）よりも短くなる。このため、定電流源４１４の定電流とコンデンサ４１７で設定される低電圧検出遅延時間（例えば２０ｍｓ）が交流電源１の周期以上に設定されていれば、入力低電圧検出信号ＶＩＮ＿ＵＶは非活性状態で維持される。
【０１２３】
一方、交流電源１がオフするなど交流電圧ＶＩＮＡＣが低下すると、比較器１１１の出力信号のハイレベルの期間が低電圧検出遅延時間よりも長くなり、入力低電圧検出信号ＶＩＮ＿ＵＶはハイレベルに反転し活性化される。よって、低電圧検出遅延回路を設けることで誤検出なく交流電源１の交流電圧ＶＩＮＡＣの低下を検出できる。
【０１２４】
以上より、本実施の形態４に係るスイッチング電源装置は、実施の形態１と同様に、電源停止時や入力電圧が短期間低下する瞬低（瞬断、瞬停を含む）時も含めて適切な過負荷保護動作が可能となる。さらに、入力電圧検出用の抵抗２１、２２に印加される電圧が半波整流電圧のため、入力直流電圧ＶＩＮＤＣが印加されるよりも消費電力が削減できる。また、入力直流電圧ＶＩＮＤＣから入力電圧を検出するよりも早く交流電源１のオフを検出できるため、より確実に従来のスイッチング電源装置の課題を解決できる。
【０１２５】
（実施の形態５）
次に、実施の形態５に係るスイッチング電源装置および半導体装置について、図１３および１４を参照しながら説明する。
【０１２６】
実施の形態１では、入力直流電圧ＶＩＮＤＣの低下を検出するため、スイッチング制御回路１００に入力電圧検出専用端子としてＬＳ端子を設けたスイッチング電源装置であった。これに対して、本実施の形態５では、入力電圧検出専用端子を設けないスイッチング電源装置について説明する。なお、実施の形態１と重複する説明は省略する。
【０１２７】
図１３は、本実施の形態５のスイッチング電源装置の一構成例を示す回路図である。実施の形態１のスイッチング電源装置を示す図１と比較して、スイッチング制御回路５００の低電圧検出回路５１０がＤＲＡＩＮ端子に接続された点が異なる。また、図１４は、本実施の形態５の低電圧検出回路５１０の一構成例を示す回路図である。実施の形態１の低電圧検出回路１１０を示す図２と比較して、ＬＳ端子電圧の代わりにＤＲＡＩＮ端子電圧が入力されており、入力電圧検出用の抵抗５１３および５１４が比較器１１１に接続される。
【０１２８】
低電圧検出回路５１０は、交流電圧が予め定められた電圧値より低い電圧の時に活性化される入力低電圧検出信号ＶＩＮ＿ＵＶを生成する入力低電圧検出回路を実現する。
【０１２９】
以上のように構成された本実施の形態５に係るスイッチング電源装置および半導体装置の動作について、実施の形態１と異なる入力低電圧検出を中心に説明する。
【０１３０】
過負荷保護が動作せずスイッチング素子１０１がスイッチング動作している場合には、スイッチング素子１０１の導通期間はＤＲＡＩＮ端子電圧が低下するため、入力低電圧検出信号ＶＩＮ＿ＵＶがハイレベルとなることもあるが、過負荷保護回路１２０内で無効化される。
【０１３１】
過負荷保護が動作すると、スイッチング素子１０１のスイッチング動作が停止するため、ＤＲＡＩＮ端子にはトランス４の１次巻線４ａを介して入力直流電圧ＶＩＮＤＣが印加され、ＤＲＡＩＮ端子でも入力直流電圧ＶＩＮＤＣを精度良く安定してモニターすることができる。
【０１３２】
入力電圧が正常な場合には、過負荷保護の動作中は、入力低電圧検出信号ＶＩＮ＿ＵＶは非活性状態で維持されるため、過負荷保護回路１２０ａのＡＮＤ回路１２８にはハイレベルの信号が常に入力され、復帰遅延回路１８０からの遅延信号Ｔｉｍｅｒ＿ｏｕｔによって過負荷保護の解除タイミングが決定される。
【０１３３】
一方、交流電源がオフし、過負荷保護の動作中に、ＤＲＡＩＮ端子電圧すなわち入力直流電圧ＶＩＮＤＣが入力検出用の抵抗５１３、５１４で抵抗分割された電圧が、基準電圧源１１２で設定されるしきい値電圧Ｖｔｈ＿ＵＶよりも低い場合には、入力低電圧検出信号ＶＩＮ＿ＵＶがハイレベルに反転し活性化される。これにより、過負荷保護回路１２０ａのＡＮＤ回路１２８の出力はローレベルが維持されるため、ＲＳフリップフロップ回路１２６はリセットされない。よって、過負荷保護信号ＯＬＰは活性状態で維持され、入力低電圧検出信号ＶＩＮ＿ＵＶがローレベルに反転し非活性化されるまで過負荷保護停止期間が延長される。
【０１３４】
交流電源１が復帰すると、入力直流電圧ＶＩＮＤＣが上昇し、入力低電圧検出信号ＶＩＮ＿ＵＶがローレベルに反転し非活性化される。ＲＳフリップフロップ回路１２６にリセット信号が入力され、過負荷保護信号ＯＬＰはローレベルに反転し非活性化されるため、ＦＢ端子電圧が上昇し、スイッチング動作を再開する。
【０１３５】
以上より、本実施の形態５に係るスイッチング電源装置は、実施の形態１と同様に、電源停止時や入力電圧が短期間低下する瞬低（瞬断、瞬停を含む）時も含めて適切な過負荷保護動作が可能となる。さらに、ＤＲＡＩＮ端子を入力低電圧検出に利用することで、入力電圧検出専用端子を削減することができる。
【０１３６】
なお、ＤＲＡＩＮ端子に接続される低電圧検出回路５１０の抵抗５１３はスイッチング素子１０１と同等の高耐圧素子であることが必要だが、ＤＲＡＩＮ端子と抵抗５１３の間に高耐圧の接合型トランジスタ（ＪＦＥＴ）を挿入し、抵抗５１３を低耐圧素子としてもよい。また、ＪＦＥＴは起動回路１６０など他の回路で使用されているＪＦＥＴと兼用してもよい。また、過負荷保護動作中に入力直流電圧ＶＩＮＤＣの低下を検出することが可能な端子があれば、ＤＲＡＩＮ端子の代わりに低電圧検出回路５１０を接続してもよい。
【０１３７】
（実施の形態６）
次に、実施の形態６に係るスイッチング電源装置および半導体装置について、図１５および１６を参照しながら説明する。
【０１３８】
実施の形態５では、ＤＲＡＩＮ端子電圧を常にモニターしていたが、本実施の形態６では、過負荷保護動作中のみＤＲＡＩＮ端子電圧をモニターするスイッチング電源装置について説明する。なお、実施の形態５と重複する説明は省略する。
【０１３９】
図１５は、本実施の形態６のスイッチング電源装置の一構成例を示す回路図である。実施の形態５のスイッチング電源装置を示す図１３と比較して、スイッチング制御回路６００の低電圧検出回路６１０に過負荷保護信号ＯＬＰが入力されている点が異なる。また、図１６は、本実施の形態６の低電圧検出回路６１０の一構成例を示す回路図である。実施の形態５の低電圧検出回路５１０を示す図１４と比較して、ＤＲＡＩＮ端子と抵抗５１３の間には高耐圧の接合型トランジスタ（ＪＦＥＴ）６１５が挿入され、抵抗５１４とＧＮＤの間には過負荷保護信号ＯＬＰがゲートに入力されたＮ型ＭＯＳＦＥＴ６１６が挿入されている。
【０１４０】
低電圧検出回路６１０は、交流電圧が予め定められた電圧値より低い電圧の時に活性化される入力低電圧検出信号ＶＩＮ＿ＵＶを生成する入力低電圧検出回路を実現する。
【０１４１】
以上のように構成された本実施の形態６に係るスイッチング電源装置および半導体装置の動作について、実施の形態５と異なる入力低電圧検出を中心に説明する。
【０１４２】
過負荷保護が動作していない場合には、過負荷保護信号ＯＬＰが非活性状態であり、Ｎ型ＭＯＳＦＥＴ６１６が非導通状態のため、入力電圧検出用の抵抗５１３および５１４には電流が流れない。よって、通常動作時の消費電力を削減することができる。また、比較器１１１は、ＪＦＥＴ６１５によってクランプされた電圧が入力されるため、低耐圧の素子で構成することができる。なお、実施の形態５のスイッチング電源装置と同様に、スイッチング素子１０１がスイッチング動作している場合には、スイッチング素子１０１の導通期間はＤＲＡＩＮ端子電圧が低下するため、入力低電圧検出信号ＶＩＮ＿ＵＶがハイレベルとなることもあるが、過負荷保護回路１２０内で無効化される。
【０１４３】
過負荷保護が動作すると、過負荷保護信号ＯＬＰが活性状態となり、Ｎ型ＭＯＳＦＥＴ６１６が導通状態となるため、入力電圧検出用の抵抗５１３および５１４には電流が流れる。比較器１１１には、ＤＲＡＩＮ端子電圧からＪＦＥＴ６１５によって降圧され、さらに抵抗５１３および５１４によって分圧された電圧が入力される。スイッチング素子１０１のスイッチング動作が停止するため、ＤＲＡＩＮ端子にはトランス４の１次巻線４ａを介して入力直流電圧ＶＩＮＤＣが印加され、ＤＲＡＩＮ端子でも入力直流電圧ＶＩＮＤＣを精度良く安定してモニターすることができる。
【０１４４】
入力電圧が正常な場合には、過負荷保護の動作中は、入力低電圧検出信号ＶＩＮ＿ＵＶは非活性状態で維持されるため、過負荷保護回路１２０ａのＡＮＤ回路１２８にはハイレベルの信号が常に入力され、復帰遅延回路１８０からの遅延信号Ｔｉｍｅｒ＿ｏｕｔによって過負荷保護の解除タイミングが決定される。
【０１４５】
一方、交流電源がオフし、過負荷保護の動作中に、ＤＲＡＩＮ端子電圧すなわち入力直流電圧ＶＩＮＤＣがＪＦＥＴ６１５及び抵抗５１３からなる抵抗と、抵抗５１４とで抵抗分割された電圧が、基準電圧源１１２で設定されるしきい値電圧Ｖｔｈ＿ＵＶよりも低い場合には、入力低電圧検出信号ＶＩＮ＿ＵＶがハイレベルに反転し活性化される。これにより、過負荷保護回路１２０ａのＡＮＤ回路１２８の出力はローレベルが維持されるため、ＲＳフリップフロップ回路１２６はリセットされない。よって、過負荷保護信号ＯＬＰは活性状態で維持され、入力低電圧検出信号ＶＩＮ＿ＵＶがローレベルに反転し非活性化されるまで過負荷保護停止期間が延長される。
【０１４６】
交流電源１が復帰すると、入力直流電圧ＶＩＮＤＣが上昇し、入力低電圧検出信号ＶＩＮ＿ＵＶがローレベルに反転し非活性化される。ＲＳフリップフロップ回路１２６にリセット信号が入力され、過負荷保護信号ＯＬＰはローレベルに反転し非活性化されるため、ＦＢ端子電圧が上昇し、スイッチング動作を再開する。
【０１４７】
以上より、本実施の形態６に係るスイッチング電源装置は、実施の形態５と同様に、ＤＲＡＩＮ端子を入力低電圧検出に利用することで、入力電圧検出専用端子を削減することができる。さらに、通常動作中は、入力電圧検出用の抵抗５１３および５１４に電流を流さないことで、消費電力を削減できる。
【０１４８】
なお、ＤＲＡＩＮ端子に接続された起動回路１６０など他の回路で使用されているＪＦＥＴを低電圧検出回路６１０のＪＦＥＴ６１５と兼用してもよい。また、抵抗５１３や比較器１１１を高耐圧素子で構成し、ＪＦＥＴ６１５を削減してもよい。
【０１４９】
以上、本出願において開示する技術の例示として、実施の形態１〜６および変形例として、添付図面および詳細な説明を提供した。
【０１５０】
したがって、添付図面および詳細な説明に記載された構成要素の中には、課題解決のために必須な構成要素だけでなく、上記技術を例示するために、課題解決のためには必須でない構成要素も含まれ得る。そのため、それらの必須ではない構成要素が添付図面や詳細な説明に記載されていることをもって、直ちに、それらの必須ではない構成要素が必須であるとの認定をするべきではない。
【０１５１】
なお、本開示における技術は、これらに限定されるものではなく、適宜、変更、置き換え、付加、省略などを行った実施の形態にも適用可能である。また、本開示における技術の趣旨を逸脱しない限り、当業者が思いつく各種変形を施したものや、複数の実施の形態における構成要素を組み合わせて構築される形態も、本開示における技術の範囲内に含まれる。
【産業上の利用可能性】
【０１５２】
本発明は、過負荷保護機能を備える電源装置に広く利用可能である。
【符号の説明】
【０１５３】
１    交流電源
２    ブリッジダイオード
３，６，１５，１０２，１００３    平滑コンデンサ
４，１００４    トランス
４ａ    １次巻線
４ｂ    ２次巻線
４ｃ    補助巻線
５，１４    整流ダイオード
７    出力状態検出回路
８    フォトカプラ
９，１１，１２，１３，２１，２２，１２２，３３１，５１３，５１４    抵抗
１０，１８５，３３２，４１７，１１８６    コンデンサ
１００，４００，５００，６００，１１００    スイッチング制御回路
１０１    スイッチング素子
１１０，４１０，５１０，６１０    低電圧検出回路
１１１，１２４    比較器
１１２，１２５    基準電圧源
１２０，１２０ａ，１２０ｂ，１２０ｃ，１１２０    過負荷保護回路
１２１，１８２，４１４    定電流源
１２３，１８４，４１６，６１６    Ｎ型ＭＯＳＦＥＴ
１２６    ＲＳフリップフロップ回路
１２７，１８１，１８６，１８７，２８８，３２９，３３０，４１３，４１８，４１９    インバータ回路
１２８，３３３    ＡＮＤ回路
１３１    過負荷検出回路
１４０    パルス制御回路
１５０    電流検出回路
１６０    起動回路
１７０    フィードバック制御回路
１８０，２８０，１１８０    復帰遅延回路
１８３，２８９，４１５    Ｐ型ＭＯＳＦＥＴ
６１５    接合型トランジスタ（ＪＦＥＴ）
【図１】
0006796136.tif 000002
【図２】
0006796136.tif 000003
【図３】
0006796136.tif 000004
【図４】
0006796136.tif 000005
【図５】
0006796136.tif 000006
【図６】
0006796136.tif 000007
【図７】
0006796136.tif 000008
【図８】
0006796136.tif 000009
【図９】
0006796136.tif 000010
【図１０】
0006796136.tif 000011
【図１１】
0006796136.tif 000012
【図１２】
0006796136.tif 000013
【図１３】
0006796136.tif 000014
【図１４】
0006796136.tif 000015
【図１５】
0006796136.tif 000016
【図１６】
0006796136.tif 000017
【図１７】
0006796136.tif 000018
【図１８】
0006796136.tif 000019
【図１９】
0006796136.tif 000020
【図２０】
0006796136.tif 000021
【図２１】
0006796136.tif 000022