(57)【特許請求の範囲】
【請求項１】
電子走行層と、
前記電子走行層の上方に形成された、ｎ型不純物を含有する電子供給層と、
前記電子供給層の上方に形成されたキャップ層と
を有する化合物半導体積層構造を備えており、
前記電子供給層は、含有するｎ型不純物の濃度が、前記電子走行層側の表面から前記キャップ層側の表面に向かうにつれて漸減し、前記キャップ層と前記電子供給層とが接する領域より前記電子走行層側の領域におけるｎ型不純物の濃度が１×１０17／ｃｍ3以上であることを特徴とする化合物半導体装置。
【請求項２】
電子走行層と、
前記電子走行層の上方に形成された、ｎ型不純物を含有する電子供給層と、
前記電子供給層の上方に形成されたキャップ層と
を有する化合物半導体積層構造を備えており、
前記電子供給層は、含有するｎ型不純物の濃度が、前記電子走行層側の表面から前記キャップ層側の表面との間の途中部位まで漸増して最大濃度となり、前記途中部位から前記キャップ層側の表面まで漸減することを特徴とする化合物半導体装置。
【請求項３】
前記キャップ層は、ｎ型不純物を含有することを特徴とする請求項１又は２に記載の化合物半導体装置。
【請求項４】
電子走行層と、
前記電子走行層の上方に形成された、ｎ型不純物を含有する電子供給層と、
前記電子供給層の上方に形成されたキャップ層と
を有する化合物半導体積層構造を形成する際に、
前記電子供給層を、含有するｎ型不純物の濃度が、前記電子走行層側の表面から前記キャップ層側の表面に向かうにつれて漸減するように形成し、前記電子供給層において前記キャップ層と前記電子供給層とが接する領域より前記電子走行層側の領域におけるｎ型不純物の濃度が１×１０17／ｃｍ3以上であることを特徴とする化合物半導体装置の製造方法。
【請求項５】
電子走行層と、
前記電子走行層の上方に形成された、ｎ型不純物を含有する電子供給層と、
前記電子供給層の上方に形成されたキャップ層と
を有する化合物半導体積層構造を形成する際に、
前記電子供給層を、含有するｎ型不純物の濃度が、前記電子走行層側の表面から前記キャップ層側の表面との間の途中部位まで漸増して最大濃度となり、前記途中部位から前記キャップ層側の表面まで漸減するように形成することを特徴とする化合物半導体装置の製造方法。
【請求項６】
前記キャップ層は、ｎ型不純物を含有することを特徴とする請求項４又は５に記載の化合物半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、化合物半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
窒化物半導体は、高い飽和電子速度及びワイドバンドギャップ等の特徴を利用し、高耐圧及び高出力の半導体デバイスへの適用が検討されている。例えば、窒化物半導体であるＧａＮのバンドギャップは３．４ｅＶであり、Ｓｉのバンドギャップ（１．１ｅＶ）及びＧａＡｓのバンドギャップ（１．４ｅＶ）よりも大きく、高い破壊電界強度を有する。そのためＧａＮは、高電圧動作且つ高出力を得る電源用の半導体デバイスの材料として極めて有望である。
【０００３】
窒化物半導体を用いた半導体デバイスとしては、電界効果トランジスタ、特に高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）についての報告が数多くなされている。例えばＧａＮ系のＨＥＭＴ（ＧａＮ−ＨＥＭＴ）では、ＧａＮを電子走行層として、ＡｌＧａＮを電子供給層として用いたＡｌＧａＮ／ＧａＮ・ＨＥＭＴが注目されている。ＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、ＧａＮとＡｌＧａＮとの格子定数差に起因した歪みがＡｌＧａＮに生じる。これにより発生したピエゾ分極及びＡｌＧａＮの自発分極により、高濃度の２次元電子ガス（２ＤＥＧ）が得られる。そのため、高効率のスイッチ素子、電気自動車用等の高耐圧電力デバイスとして期待されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−２００９７５号公報
【特許文献２】特開２００５−１９１４７７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
図９は、従来のＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおける化合物半導体積層構造の構成を模式的に示す概略断面図である。
化合物半導体積層構造１０２は、例えばＳｉＣ基板１０１上に形成される。ＡｌＮ等からなる不図示の核形成層、ＡｌＧａＮ等からなるバッファ層１０２ａ、ＧａＮからなる電子走行層１０２ｂ、ＡｌＧａＮ等からなる電子供給層１０２ｃ、及びＧａＮ等からなるキャップ層１０２ｄが積層されて構成されている。電子供給層１０２ｃ及びキャップ層１０２ｄには、Ｓｉ等のｎ型不純物（ｎ型ドーパント）が添加される。ｎ型ドーパントの添加は、電子供給層１０２ｃでは二次元電子ガス（２ＤＥＧ）の増加等を、キャップ層１０２ｄではその上方に形成される電極とのオーミック特性の向上及び電界集中の緩和等を目的とする。これらの目的を達成することにより、ＡｌＧａＮ／ＧａＮ・ＨＥＭＴの高出力化及び高効率化を目指している。
【０００６】
図１０は、従来のＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおける課題を説明するための模式図である。
有機金属気相成長（ＭＯＶＰＥ：Metal Organic Vapor Phase Epitaxy）法を用いたＧａＮ結晶の成長では、デバイス性能の阻害要因となり易い炭素の混入を防止する目的で、例えば２００ｍｂａｒ以上の圧力で成長を行うのが一般的である。その一方で、電子供給層等のようにＡｌを含有する層では、成長前の気相反応を抑制するために相対的に低い圧力下で成長しなければならない（図１０（ａ））。
【０００７】
図９に示す化合物半導体積層構造１０２を形成する場合、Ａｌを含有する電子供給層１０２ｃを形成した後に、キャップ層１０２ｄの膜品質を高める目的として成長条件を変更することが通例である（図１０（ｂ））。その結果として、圧力を増加させて安定するまでの切り替え時間（成長の中断時間）が発生する。しかしながら、高温下で成長中断を行うと、電子供給層１０２ｃの構成元素であるガリウムや窒素の脱離が発生し、電子供給層１０２ｃの最表面にｎ型ドーパントが濃縮されてしまう（図１０（ｃ））。ｎ型ドーパントの過剰な存在は膜中に欠陥を誘起する。そのため、化合物半導体積層構造１０２のような結晶構造を用いたＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、コラプスと呼ばれる閾値変動や欠陥を起点とした耐圧劣化、リーク特性の劣化が生じ、設計性能や信頼性を大きく損ねるという課題がある。
【０００８】
本発明は、上記の課題に鑑みてなされたものであり、コラプスの発生を抑え、耐圧及びリーク特性を向上させ、装置の高出力化及び高効率化を実現する信頼性の高い化合物半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
化合物半導体装置の一態様は、電子走行層と、前記電子走行層の上方に形成された、ｎ型不純物を含有する電子供給層と、前記電子供給層の上方に形成されたキャップ層とを有する化合物半導体積層構造を備えており、前記電子供給層は、含有するｎ型不純物の濃度が、前記電子走行層側の表面から前記キャップ層側の表面に向かうにつれて漸減し、前記キャップ層と前記電子供給層とが接する領域より前記電子走行層側の領域におけるｎ型不純物の濃度が１×１０17／ｃｍ3以上である。
化合物半導体装置の一態様は、電子走行層と、前記電子走行層の上方に形成された、ｎ型不純物を含有する電子供給層と、前記電子供給層の上方に形成されたキャップ層とを有する化合物半導体積層構造を備えており、前記電子供給層は、含有するｎ型不純物の濃度が、前記電子走行層側の表面から前記キャップ層側の表面との間の途中部位まで漸増して最大濃度となり、前記途中部位から前記キャップ層側の表面まで漸減する。
【００１０】
化合物半導体装置の製造方法の一態様は、電子走行層と、前記電子走行層の上方に形成された、ｎ型不純物を含有する電子供給層と、前記電子供給層の上方に形成されたキャップ層とを有する化合物半導体積層構造を形成する際に、前記電子供給層を、含有するｎ型不純物の濃度が、前記電子走行層側の表面から前記キャップ層側の表面に向かうにつれて漸減するように形成し、前記電子供給層において前記キャップ層と前記電子供給層とが接する領域より前記電子走行層側の領域におけるｎ型不純物の濃度が１×１０17／ｃｍ3以上である。
化合物半導体装置の製造方法の一態様は、電子走行層と、前記電子走行層の上方に形成された、ｎ型不純物を含有する電子供給層と、前記電子供給層の上方に形成されたキャップ層とを有する化合物半導体積層構造を形成する際に、前記電子供給層を、含有するｎ型不純物の濃度が、前記電子走行層側の表面から前記キャップ層側の表面との間の途中部位まで漸増して最大濃度となり、前記途中部位から前記キャップ層側の表面まで漸減するように形成する。
【発明の効果】
【００１１】
上記の諸態様によれば、コラプスの発生を抑え、耐圧及びリーク特性を向上させ、装置の高出力化及び高効率化を実現する信頼性の高い化合物半導体装置を得ることができる。
【図面の簡単な説明】
【００１２】
【図１】第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【図２】図１に引き続き、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【図３】図２に引き続き、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【図４】第１の実施形態及び従来例のＡｌＧａＮ／ＧａＮ・ＨＥＭＴについて、逆バイアス印加時のリーク電流の挙動を調べた結果を示す特性図である。
【図５】従来例のＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおける化合物半導体積層構造について、コンダクティブＡＦＭによる評価を行った結果を示す写真の図である。
【図６】本実施形態のＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおける化合物半導体積層構造について、コンダクティブＡＦＭによる評価を行った結果を示す写真の図である。
【図７】第２の実施形態による電源装置の概略構成を示す結線図である。
【図８】第３の実施形態による高周波増幅器の概略構成を示す結線図である。
【図９】従来のＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおける化合物半導体積層構造の構成を模式的に示す概略断面図である。
【図１０】従来のＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおける課題を説明するための模式図である。
【発明を実施するための形態】
【００１３】
（第１の実施形態）
本実施形態では、化合物半導体装置として、窒化物半導体のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
図１〜図４は、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【００１４】
先ず、図１（ａ）に示すように、成長用基板として例えばＳｉＣ基板１上に、化合物半導体積層構造２を形成する。成長用基板としては、ＳｉＣ基板の代わりに、Ｓｉ基板、サファイア基板、ＧａＡｓ基板、ＧａＮ基板等を用いても良い。また、基板の導電性としては、半絶縁性、導電性を問わない。
【００１５】
化合物半導体積層構造２は、不図示の核形成層、バッファ層２ａ、電子走行層２ｂ、電子供給層２ｃ、及びキャップ層２ｄを有して構成される。電子走行層２ｂと電子供給層２ｃとの間における合金散乱の発生による移動度の低下を抑制するため、これらの間にＡｌＮやＡｌＧａＮ等の薄いスペーサ層を形成するようにしても良い。
【００１６】
完成したＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、その動作時において、電子走行層２ｂの電子供給層２ｃとの界面近傍に二次元電子ガス（２ＤＥＧ）が発生する。この２ＤＥＧは、電子走行層２ｂの化合物半導体（ここではＧａＮ）と電子供給層２ｃの化合物半導体（ここではＡｌＧａＮ）との格子定数の相違に基づいて生成される。
【００１７】
詳細には、ＳｉＣ基板１上に、例えばＭＯＣＶＤ法により、以下の各化合物半導体を成長する。ＭＯＶＰＥ法の代わりに、分子線エピタキシー（ＭＢＥ：Molecular Beam Epitaxy）法等を用いても良い。
ＳｉＣ基板１上に、ＡｌＮを５ｎｍ程度の厚みに、ｉ（インテンショナリ・アンドープ）−ＧａＮを１μｍ程度の厚みに、ｉ−ＡｌＧａＮを５ｎｍ程度の厚みに、ｎ−ＡｌＧａＮを３０ｎｍ程度の厚みに、ｎ−ＧａＮを３ｎｍ程度の厚みに順次成長する。これにより、バッファ層２ａ、電子走行層２ｂ、電子供給層２ｃ、及びキャップ層２ｄが形成される。バッファ層２ａとしては、ＡｌＮの代わりにＡｌＧａＮを用いたり、低温成長でＧａＮを成長するようにしても良い。また、コラプスの発生を抑制するため、深い準位を形成するＦｅ等の不純物をバッファ層２ａにドーピングしても良い。また、キャップ層２ｄとしては、ＧａＮの代わりにＡｌＧａＮを形成しても良い。
【００１８】
ＡｌＮの成長条件としては、原料ガスとしてトリメチルアルミニウム（ＴＭＡ）ガス及びアンモニア（ＮＨ3）ガスの混合ガスを用いる。ＧａＮの成長条件としては、原料ガスとしてトリメチルガリウム（ＴＭＧ）ガス及びアンモニア（ＮＨ3）ガスの混合ガスを用いる。ＡｌＧａＮの成長条件としては、原料ガスとしてＴＭＡガス、ＴＭＧガス、及びＮＨ3ガスの混合ガスを用いる。成長する化合物半導体層に応じて、Ａｌ源であるＴＭＡガス、Ｇａ源であるＴＭＧガスの供給の有無及び流量を適宜設定する。共通原料であるＮＨ3ガスの流量は、１００ｃｃｍ〜１０ＬＭ程度とする。また、成長圧力は５０Torr〜３００Torr程度、成長温度は１０００℃〜１２００℃程度とする。
【００１９】
ＧａＮ、ＡｌＧａＮをｎ型として成長する際には、ｎ型不純物として例えばＳｉを含む例えばＳｉＨ4ガスを所定の流量で原料ガスに添加し、ＧａＮ及びＡｌＧａＮにＳｉをドーピングする。Ｓｉのドーピング濃度は、１×１０17／ｃｍ3程度〜１×１０20／ｃｍ3程度とする。
【００２０】
図３は、本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおける化合物半導体積層構造の構成を示す模式図である。
具体的に、化合物半導体積層構造２を構成する各層（核形成層、バッファ層２ａ、電子走行層２ｂ、電子供給層２ｃ、及びキャップ層２ｄ（図３（ａ））は、例えば以下のように形成される。
【００２１】
（核形成層）
ＭＯＶＰＥ法により、ＴＭＡ及びＮＨ3を原料ガスとして、成長温度が１０００℃程度及び成長圧力が５０ｍｂａｒ程度の条件でＡｌＮを成長し、核形成層を形成する。
【００２２】
（バッファ層２ａ）
ＭＯＶＰＥ法により、ＴＭＧ、ＴＭＡ及びＮＨ3を原料ガスとして、成長温度が１０００℃程度及び成長圧力が４０ｋＰａ程度の条件でＡｌＧａＮを成長し、バッファ層２ａを形成する。バッファ層２ａは３層構造とし、核形成層の直上となる第１層がＡｌ0.8Ｇａ0.2Ｎ、次に積層する第２層がＡｌ0.5Ｇａ0.5Ｎ、最後に積層する第３層がＡｌ0.2Ｇａ0.8Ｎとなるように、Ａｌ及びＧａの濃度比を変化させる。バッファ層２ａには、不純物としてＦｅを添加しても良い。Ｆｅの添加には、例えばシクロペンタンジエニル鉄（ＣＰ2Ｆｅ）を用いる。
【００２３】
（電子走行層２ｂ）
ＭＯＶＰＥ法により、ＴＭＧ及びＮＨ3を原料ガスとして、成長温度が１０００℃程度及び成長圧力が２００ｍｂａｒ程度の条件でｉ−ＧａＮを成長し、電子走行層２ｂを形成する。
【００２４】
（電子供給層２ｃ）
ＭＯＶＰＥ法により、ＴＭＧ、ＴＭＡ及びＮＨ3を原料ガスとして、成長温度が１０００℃程度及び成長圧力が５０ｍｂａｒ程度の条件でｎ型不純物であるＳｉのドーピングしながらＡｌＧａＮを成長し、電子供給層２ｃを形成する。ドープするｎ型不純物としては、Ｓｉの代わりにＧｅ等を用いても良い。
【００２５】
電子供給層２ｃは、含有するｎ型不純物であるＳｉの濃度が膜厚方向に不均一であり、キャップ層２ｄ側の表面（上面）におけるＳｉの濃度が電子供給層２ｃ内におけるＳｉの最大濃度よりも低くなるように形成される。電子供給層２ｃ中のキャップ層２ｄと電子供給層２ｃとが接する領域近傍より前記電子走行層２ｂ側の領域におけるＳｉ濃度は、これが低過ぎると２ＤＥＧの発生量が減少するため、所定以上の２ＤＥＧを得るべく１×１０17／ｃｍ3以上とすることが好ましい。具体的には、電子供給層２ｃ中のキャップ層２ｄと電子供給層２ｃとが接する領域から０．５ｎｍ以上離間した領域において、Ｓｉ濃度を１×１０17／ｃｍ3以上とすることが好ましい。電子供給層２ｃを上記のように形成することで、電子供給層２ｃのキャップ層２ｄとの界面近傍におけるＳｉの濃度が可及的に低く抑えられる。これにより、電子供給層２ｃを形成した後の中断時間によりガリウムや窒素の脱離が発生しても、当該最表面でＳｉは低濃度に抑えられているため、電子供給層２ｃの最表面におけるＳｉの濃縮の発生が抑止される。この構成により、化合物半導体積層構造２を用いたＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、コラプスや欠陥を起点とした耐圧劣化、リーク特性の劣化が抑止され、高設計性能及び高信頼性が実現する。
【００２６】
上記の分布態様を実現する具体的なＳｉ濃度分布としては、例えば図３（ｂ）に示すものがある。このＳｉ濃度分布は、電子供給層２ｃの含有するＳｉの濃度が、電子供給層２ｃの電子走行層２ｂ側の表面（下面）からキャップ層２ｄ側の表面（上面）に向かうについて漸減するものである。また、例えば図３（ｃ）に示すＳｉ濃度分布としても良い。このＳｉ濃度分布は、電子供給層２ｃの含有するＳｉの濃度が、電子走行層２ｂ側の表面（下面）とキャップ層２ｄ側の表面（上面）との間の途中で最大濃度となるものである。図３（ｃ）のＳｉ濃度分布は、電子供給層２ｃの電子走行層２ｂとの界面近傍ではＳｉ濃度が可及的に低い方が好ましいことを考慮したものである。
【００２７】
図３（ｂ）のＳｉ濃度分布を得るには、電子供給層２ｃの成長と同時にＳｉＨ4を原料ガスとしてＳｉのドーピングを開始する。ＳｉＨ4の流量を漸減させてゆき、電子供給層２ｃの膜厚が所望膜厚に達したところでＳｉのドーピングを停止する。
図３（ｃ）のＳｉ濃度分布を得るには、電子供給層２ｃの成長と同時にＳｉＨ4を原料ガスとしてＳｉのドーピングを開始する。ＳｉＨ4の流量を漸増させてゆき、電子供給層２ｃの膜厚が所望膜厚に達したところからＳｉＨ4の流量を漸減させてゆき、所望膜厚に達したところでＳｉのドーピングを停止する。
【００２８】
（キャップ層２ｄ）
ＭＯＶＰＥ法により、ＴＭＧ及びＮＨ3を原料ガスとして、成長温度が１０００℃程度及び成長圧力が２００ｍｂａｒ程度の条件でｎ型不純物であるＳｉのドーピングしながらＧａＮを成長し、キャップ層２ｄを形成する。ドープするｎ型不純物としては、Ｓｉの代わりにＧｅ等を用いても良い。
【００２９】
キャップ層２ｄは、図３（ｄ）に示すＳｉ濃度分布に形成される。この場合、キャップ層２ｄの成長と同時にＳｉＨ4を原料ガスとして一定の流量でＳｉのドーピングを開始し、キャップ層２ｄの成長完了に併せてドーピングを停止する。
【００３０】
続いて、図１（ｂ）に示すように、素子分離構造３を形成する。図２（ａ）以降では、素子分離構造３の図示を省略する。
詳細には、化合物半導体積層構造２の素子分離領域に、例えばアルゴン（Ａｒ）を注入する。これにより、化合物半導体積層構造２及びＳｉＣ基板１の表層部分に素子分離構造３が形成される。素子分離構造３により、化合物半導体積層構造２上で活性領域が画定される。
なお、素子分離は、上記の注入法の代わりに、例えばＳＴＩ（Shallow Trench Isolation）法を用いて行っても良い。このとき、化合物半導体積層構造２のドライエッチングには、例えば塩素系のエッチングガスを用いる。
【００３１】
続いて、図１（ｃ）に示すように、ソース電極４及びドレイン電極５を形成する。
詳細には、先ず、化合物半導体積層構造２の表面におけるソース電極及びドレイン電極の形成予定位置（電極形成予定位置）に電極溝２Ａ，２Ｂを形成する。
化合物半導体積層構造２の表面にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、電極形成予定位置に相当する化合物半導体積層構造２の表面を露出する開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
【００３２】
このレジストマスクを用いて、電子供給層２ｃの表面が露出するまで、キャップ層２ｄの電極形成予定位置をドライエッチングして除去する。これにより、電子供給層２ｃの表面の電極形成予定位置を露出する電極溝２Ａ，２Ｂが形成される。エッチング条件としては、Ａｒ等の不活性ガス及びＣｌ2等の塩素系ガスをエッチングガスとして用い、例えばＣｌ2を流量３０ｓｃｃｍ、圧力を２Ｐａ、ＲＦ投入電力を２０Ｗとする。なお、電極溝２Ａ，２Ｂは、キャップ層２ｄの途中までエッチングして形成しても、また電子供給層２ｃ以降までエッチングして形成しても良い。
レジストマスクは、灰化処理等により除去される。
【００３３】
ソース電極及びドレイン電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを化合物半導体積層構造２上に塗布し、電極溝２Ａ，２Ｂを露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
このレジストマスクを用いて、電極材料として、例えばＴａ／Ａｌを、例えば蒸着法により、電極溝２Ａ，２Ｂを露出させる開口内を含むレジストマスク上に堆積する。Ｔａの厚みは２０ｎｍ程度、Ａｌの厚みは２００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＴａ／Ａｌを除去する。その後、ＳｉＣ基板１を、例えば窒素雰囲気中において４００℃〜１０００℃程度の温度、例えば６００℃程度で熱処理し、残存したＴａ／Ａｌを電子供給層２ｃとオーミックコンタクトさせる。Ｔａ／Ａｌの電子供給層２ｃとのオーミックコンタクトが得られるのであれば、熱処理が不要な場合もある。以上により、電極溝２Ａ，２Ｂを電極材料の一部で埋め込むソース電極４及びドレイン電極５が形成される。
【００３４】
続いて、図２（ａ）に示すように、保護絶縁膜６を形成する。
詳細には、化合物半導体層２の全面に絶縁物、例えばシリコン窒化物（ＳｉＮ）を、プラズマＣＶＤ法等を用いて、例えば５０ｎｍ程度の厚みに堆積する。これにより、保護絶縁膜６が形成される。保護絶縁膜６の形成には、例えばシラン（ＳｉＨ4）をＳｉ原料、アンモニア（ＮＨ3）をＮ原料として用いる。
【００３５】
続いて、図２（ｂ）に示すように、保護絶縁膜６に溝６ａを形成する。
詳細には、先ず、保護絶縁膜６の全面にレジストを例えばスピンコート法により塗布する。レジストとしては、例えば電子線レジストであるマイクロケム社製の商品名PMMAを用いる。塗布したレジストに電子線を電流方向０．１μｍ長で照射して感光させ、現像する。以上により、開口を有するレジストマスクが形成される。
【００３６】
次に、レジストマスクを用いて、開口の底部に第２の電子供給層２ｃ２の表面が露出するまで保護絶縁膜６をドライエッチングする。エッチングガスには、例えばＳＦ6を用いる。これにより、保護絶縁膜６には、幅が６００ｎｍ程度でキャップ層２ｄの表面を露出する貫通溝である電極溝６ａが形成される。
レジストマスクは、酸素プラズマを用いたアッシング処理又は薬液を用いたウェット処理により除去される。
【００３７】
続いて、図２（ｃ）に示すように、ゲート電極７を形成する。
詳細には、先ず、ゲート電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを保護絶縁膜６上に塗布し、保護絶縁膜６の電極溝６ａの部分を露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
【００３８】
このレジストマスクを用いて、電極材料として、例えばＮｉ／Ａｕを、例えば蒸着法により、保護絶縁膜６の電極溝６ａの部分を露出させる開口内を含むレジストマスク上に堆積する。Ｎｉの厚みは３０ｎｍ程度、Ａｕの厚みは４００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＮｉ／Ａｕを除去する。以上により、電極溝６ａを電極材料の一部で埋め込むゲート電極７が形成される。
【００３９】
しかる後、層間絶縁膜の形成、ソース電極４、ドレイン電極５、ゲート電極７と接続される配線の形成、上層の保護膜の形成、最表面に露出する接続電極の形成等の諸工程を経て、本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
【００４０】
以下、本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの奏する作用効果について、従来例との比較に基づいて説明する。従来例としては、図９に示した化合物半導体積層構造１０２を用いて、本実施形態と同様にＡｌＧａＮ／ＧａＮ・ＨＥＭＴを形成した。
【００４１】
従来例及び本実施形態のＡｌＧａＮ／ＧａＮ・ＨＥＭＴについて、逆バイアス印加時のリーク電流の挙動を調べた。その結果を図４に示す。図中、実線が従来例を、破線が本実施形態をそれぞれ示す。ここでは、ＡｌＧａＮ／ＧａＮ・ＨＥＭＴのゲート電極とドレイン電極との間に逆バイアスを印加し、リーク電流を測定した。
【００４２】
図４に示すように、本実施形態では、従来例に比べて、リーク電流が約４桁低減しており、大幅なリーク特性の改善が確認された。
【００４３】
従来例及び本実施形態のＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおける化合物半導体積層構造について、コンダクティブＡＦＭによる評価を行った。図５に従来例の結果を、図６に本実施形態の結果をそれぞれ示す。図５及び図６共に、（ａ）が化合物半導体積層構造の表面形状を、（ｂ）が（ａ）と同一領域におけるＩＶ像をそれぞれ示す。
【００４４】
コンダクティブＡＦＭとは、ＡＦＭのプローブにバイアスを印加して試料内を流れる微小な電流を計測する手法であり、欠陥等に由来する耐圧劣化部を視覚的・定量的に観察することができる。図５の従来例については、多数のリークパスが存在していることが判る。これに対して、図６の本実施形態については、転位と呼ばれる結晶欠陥以外ではリークパスは見られない。
【００４５】
以上説明したように、本実施形態によれば、コラプスの発生を抑え、耐圧及びリーク特性を向上させ、装置の高出力化及び高効率化を実現する信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴを得ることができる。
【００４６】
なお、本実施形態では、ゲート電極７が化合物半導体積層構造２の表面と接触するショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴについて説明したが、ＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴに適用することも可能である。ＭＩＳ型の場合には、例えば保護絶縁膜６をゲート絶縁膜とし、化合物半導体積層構造２上に保護絶縁膜６を介してゲート電極７を形成すれば良い。また、例えば保護絶縁膜６下にゲート絶縁膜を形成し、化合物半導体積層構造２上にゲート絶縁膜を介してゲート電極７を形成することもできる。
【００４７】
ゲート絶縁膜としては、例えばＡｌ2Ｏ3を堆積する。Ａｌ2Ｏ3は、例えば原子層堆積法（Atomic Layer Deposition：ＡＬＤ法）により堆積する。これにより、ゲート絶縁膜が形成される。
【００４８】
なお、Ａｌ2Ｏ3の堆積は、ＡＬＤ法の代わりに、例えばプラズマＣＶＤ法又はスパッタ法等で行うようにしても良い。また、Ａｌ2Ｏ3を堆積する代わりに、Ａｌの窒化物又は酸窒化物を用いても良い。それ以外にも、Ｓｉ，Ｈｆ，Ｚｒ，Ｔｉ，Ｔａ，Ｗの酸化物、窒化物又は酸窒化物、Ｃ、或いはこれらから適宜に選択して多層に堆積して、ゲート絶縁膜を形成しても良い。
【００４９】
（第２の実施形態）
本実施形態では、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴを適用した電源装置を開示する。
図７は、第２の実施形態による電源装置の概略構成を示す結線図である。
【００５０】
本実施形態による電源装置は、高圧の一次側回路１１及び低圧の二次側回路１２と、一次側回路１１と二次側回路１２との間に配設されるトランス１３とを備えて構成される。
一次側回路１１は、交流電源１４と、いわゆるブリッジ整流回路１５と、複数（ここでは４つ）のスイッチング素子１６ａ，１６ｂ，１６ｃ，１６ｄとを備えて構成される。また、ブリッジ整流回路１５は、スイッチング素子１６ｅを有している。
二次側回路１２は、複数（ここでは３つ）のスイッチング素子１７ａ，１７ｂ，１７ｃを備えて構成される。
【００５１】
本実施形態では、一次側回路１１のスイッチング素子１６ａ，１６ｂ，１６ｃ，１６ｄ，１６ｅが、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴとされている。一方、二次側回路１２のスイッチング素子１７ａ，１７ｂ，１７ｃは、シリコンを用いた通常のＭＩＳ・ＦＥＴとされている。
【００５２】
本実施形態では、コラプスの発生を抑え、耐圧及びリーク特性を向上させ、装置の高出力化及び高効率化を実現する信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴを、電源回路に適用する。これにより、信頼性の高い大電力の電源回路が実現する。
【００５３】
（第３の実施形態）
本実施形態では、第１のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを適用した高周波増幅器を開示する。
図８は、第３の実施形態による高周波増幅器の概略構成を示す結線図である。
【００５４】
本実施形態による高周波増幅器は、ディジタル・プレディストーション回路２１と、ミキサー２２ａ，２２ｂと、パワーアンプ２３とを備えて構成される。
ディジタル・プレディストーション回路２１は、入力信号の非線形歪みを補償するものである。ミキサー２２ａは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。パワーアンプ２３は、交流信号とミキシングされた入力信号を増幅するものであり、第１実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴを有している。なお図８では、例えばスイッチの切り替えにより、出力側の信号をミキサー２２ｂで交流信号とミキシングしてディジタル・プレディストーション回路２１に送出できる構成とされている。
【００５５】
本実施形態では、コラプスの発生を抑え、耐圧及びリーク特性を向上させ、装置の高出力化及び高効率化を実現する信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴを、高周波増幅器に適用する。これにより、信頼性の高い高耐圧の高周波増幅器が実現する。
【００５６】
（他の実施形態）
第１〜第３の実施形態では、化合物半導体装置としてＡｌＧａＮ／ＧａＮ・ＨＥＭＴを例示した。化合物半導体装置としては、ＡｌＧａＮ／ＧａＮ・ＨＥＭＴ以外にも、以下のようなＨＥＭＴに適用できる。
【００５７】
・その他のＨＥＭＴ例１
本例では、化合物半導体装置として、ＩｎＡｌＮ／ＧａＮ・ＨＥＭＴを開示する。
ＩｎＡｌＮとＧａＮは、組成によって格子定数を近くすることが可能な化合物半導体である。この場合、上記した第１〜第３の実施形態では、電子走行層がｉ−ＧａＮ、中間層がｉ−ＩｎＡｌＮ、電子供給層がｎ−ＩｎＡｌＮ、キャップ層がｎ−ＧａＮで形成される。また、この場合のピエゾ分極がほとんど発生しないため、２次元電子ガスは主にＩｎＡｌＮの自発分極により発生する。
【００５８】
本例によれば、上述したＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様に、コラプスの発生を抑え、耐圧及びリーク特性を向上させ、装置の高出力化及び高効率化を実現する信頼性の高いＩｎＡｌＮ／ＧａＮ・ＨＥＭＴが実現する。
【００５９】
・その他のＨＥＭＴ例２
本例では、化合物半導体装置として、ＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
ＧａＮとＩｎＡｌＧａＮは、後者の方が前者よりも組成によって格子定数を小さくすることができる化合物半導体である。この場合、上記した第１〜第３の実施形態では、電子走行層がｉ−ＧａＮ、中間層がｉ−ＩｎＡｌＧａＮ、電子供給層がｎ−ＩｎＡｌＧａＮ、キャップ層がｎ−ＧａＮで形成される。
【００６０】
本例によれば、上述したＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様に、上述したＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様に、コラプスの発生を抑え、耐圧及びリーク特性を向上させ、装置の高出力化及び高効率化を実現する信頼性の高いＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
【００６１】
以下、化合物半導体装置及びその製造方法、並びに電源装置及び高周波増幅器の諸態様を付記としてまとめて記載する。
【００６２】
（付記１）電子走行層と、
前記電子走行層の上方に形成された、ｎ型不純物を含有する電子供給層と、
前記電子供給層の上方に形成されたキャップ層と
を有する化合物半導体積層構造を備えており、
前記電子供給層は、含有するｎ型不純物の濃度が膜厚方向に不均一であり、前記キャップ層側の表面におけるｎ型不純物の濃度が当該電子供給層内におけるｎ型不純物の最大濃度よりも低いことを特徴とする化合物半導体装置。
【００６３】
（付記２）前記電子供給層は、含有するｎ型不純物の濃度が、前記電子走行層側の表面から前記キャップ層側の表面に向かうについて漸減することを特徴とする付記１に記載の化合物半導体装置。
【００６４】
（付記３）前記電子供給層は、含有するｎ型不純物の濃度が、前記電子走行層側の表面と前記キャップ層側の表面との間の途中で前記最大濃度となることを特徴とする付記１に記載の化合物半導体装置。
【００６５】
（付記４）前記電子供給層は、前記キャップ層と前記電子供給層とが接する領域より前記電子走行層側の領域におけるｎ型不純物の濃度が１×１０17／ｃｍ3以上であることを特徴とする付記１〜３のいずれか１項に記載の化合物半導体装置。
【００６６】
（付記５）前記キャップ層は、ｎ型不純物を含有することを特徴とする付記１〜４のいずれか１項に記載の化合物半導体装置。
【００６７】
（付記６）電子走行層と、
前記電子走行層の上方に形成された、ｎ型不純物を含有する電子供給層と、
前記電子供給層の上方に形成されたキャップ層と
を有する化合物半導体積層構造を形成する際に、
前記電子供給層を、含有するｎ型不純物の濃度が膜厚方向に不均一であり、前記キャップ層側の表面におけるｎ型不純物の濃度が当該電子供給層内におけるｎ型不純物の最大濃度よりも低くなるように形成することを特徴とする化合物半導体装置の製造方法。
【００６８】
（付記７）前記電子供給層を、含有するｎ型不純物の濃度が、前記電子走行層側の表面から前記キャップ層側の表面に向かうについて漸減するように形成することを特徴とする付記６に記載の化合物半導体装置の製造方法。
【００６９】
（付記８）前記電子供給層を、含有するｎ型不純物の濃度が、前記電子走行層側の表面と前記キャップ層側の表面との間の途中で前記最大濃度となるように形成することを特徴とする付記６に記載の化合物半導体装置の製造方法。
【００７０】
（付記９）前記電子供給層は、前記キャップ層と前記電子供給層とが接する領域より前記電子走行層側の領域におけるｎ型不純物の濃度が１×１０17／ｃｍ3以上であることを特徴とする付記６〜８のいずれか１項に記載の化合物半導体装置の製造方法。
【００７１】
（付記１０）前記キャップ層は、ｎ型不純物を含有することを特徴とする付記６〜９のいずれか１項に記載の化合物半導体装置の製造方法。
【００７２】
（付記１１）変圧器と、前記変圧器を挟んで高圧回路及び低圧回路とを備えた電源回路であって、
前記高圧回路はトランジスタを有しており、
前記トランジスタは、
電子走行層と、
前記電子走行層の上方に形成された、ｎ型不純物を含有する電子供給層と、
前記電子供給層の上方に形成されたキャップ層と
を有する化合物半導体積層構造を備えており、
前記電子供給層は、含有するｎ型不純物の濃度が膜厚方向に不均一であり、前記キャップ層側の表面におけるｎ型不純物の濃度が当該電子供給層内におけるｎ型不純物の最大濃度よりも低いことを特徴とする電源回路。
【００７３】
（付記１２）入力した高周波電圧を増幅して出力する高周波増幅器であって、
トランジスタを有しており、
前記トランジスタは、
電子走行層と、
前記電子走行層の上方に形成された、ｎ型不純物を含有する電子供給層と、
前記電子供給層の上方に形成されたキャップ層と
を有する化合物半導体積層構造を備えており、
前記電子供給層は、含有するｎ型不純物の濃度が膜厚方向に不均一であり、前記キャップ層側の表面におけるｎ型不純物の濃度が当該電子供給層内におけるｎ型不純物の最大濃度よりも低いことを特徴とする高周波増幅器。
【符号の説明】
【００７４】
１  ＳｉＣ基板
２  化合物半導体積層構造
２ａ  バッファ層
２ｂ  電子走行層
２ｃ  電子供給層
２ｄ  キャップ層
２Ａ，２Ｂ，６ａ  電極溝
３  素子分離構造
４  ソース電極
５  ドレイン電極
６  保護絶縁膜
７  ゲート電極
１１  一次側回路
１２  二次側回路
１３  トランス
１４  交流電源
１５  ブリッジ整流回路
１６ａ，１６ｂ，１６ｃ，１６ｄ，１６ｅ，１７ａ，１７ｂ，１７ｃ  スイッチング素子
２１  ディジタル・プレディストーション回路
２２ａ，２２ｂ  ミキサー
２３  パワーアンプ
【図１】
0006687831.tif 000002
【図２】
0006687831.tif 000003
【図３】
0006687831.tif 000004
【図４】
0006687831.tif 000005
【図５】
0006687831.tif 000006
【図６】
0006687831.tif 000007
【図７】
0006687831.tif 000008
【図８】
0006687831.tif 000009
【図９】
0006687831.tif 000010
【図１０】
0006687831.tif 000011