(57)【特許請求の範囲】
【請求項１】
被写体を通過したＸ線から得られたシンチレーション光に基づいて画像を生成する撮像パネルであって、
基板と、
前記基板上にアクティブ領域と端子領域とを有し、
前記アクティブ領域は、
前記基板上に設けられた薄膜トランジスタと、
前記薄膜トランジスタの上に設けられた第１の絶縁膜と、
前記第１の絶縁膜の上に設けられた下部電極と、
前記下部電極の上に設けられ、前記シンチレーション光を電荷に変換する光電変換層と、
前記光電変換層の上に設けられた上部電極と、
前記上部電極の上に離間して配置され、コンタクトホールを有する第２の絶縁膜と、
前記上部電極とは別個に形成され、前記第２の絶縁膜の上に配置され、前記コンタクトホールを介して前記上部電極と接続された導電膜と、
前記第２の絶縁膜の上に配置され、前記導電膜と接続されたバイアス配線と、を備え、
前記端子領域には、前記薄膜トランジスタのゲート電極に接続されるゲート端子と、前記薄膜トランジスタのソース電極に接続されるソース端子と、前記バイアス配線に接続されるバイアス端子とが形成されており、
前記ゲート端子と前記ソース端子と前記バイアス端子との各々は、前記基板上に設けられ、前記ゲート電極又は前記ソース電極と接続された第１の導電層と、
前記第１の絶縁膜又は前記第２の絶縁膜と同じ材料で構成され、前記第１の導電層の一部の上に離間して設けられ、第１の開口を有する端子用第１絶縁膜と、
前記導電膜と同じ材料で構成され、前記端子用第１絶縁膜の上層に設けられ、前記第１の開口が設けられた位置において、前記第１の導電層と重なる第２の導電層と、
前記第１の開口が設けられた位置において、前記第１の導電層と前記第２の導電層との間に重なって配置されたカバー層とを備え、
前記ゲート端子の前記第１の導電層と前記ソース端子の前記第１の導電層と前記バイアス端子の前記第１の導電層との各々は、前記ゲート電極、前記ソース電極、及び前記下部電極のいずれか１つの素子と同じ材料で構成され、
前記ゲート端子の前記カバー層と前記ソース端子の前記カバー層と前記バイアス端子の前記カバー層との各々は、前記ソース電極、前記下部電極、及び前記バイアス配線のうち、当該カバー層に対応する前記第１の導電層と同じ材料からなる前記素子よりも上層に配置される少なくとも１つの素子と同じ材料で構成される、撮像パネル。
【請求項２】
前記ゲート端子と前記ソース端子と前記バイアス端子とのうちの少なくとも１つの端子の前記第１の導電層は、前記ソース電極と同じ材料で構成されており、
前記ソース電極と同じ材料で構成されている前記第１の導電層を有する前記端子の前記カバー層は、前記下部電極と同じ材料で構成された下部電極層と、前記バイアス配線と同じ材料で構成されたバイアス配線層とからなる、請求項１に記載の撮像パネル。
【請求項３】
前記ゲート端子と前記ソース端子と前記バイアス端子とのうちの少なくとも１つの端子の前記第１の導電層は、前記ゲート電極と同じ材料で構成されており、
前記ゲート電極と同じ材料で構成されている前記第１の導電層を有する前記端子の前記カバー層は、前記下部電極と同じ材料で構成された下部電極層と、前記バイアス配線と同じ材料で構成されたバイアス配線層と、前記ソース電極と同じ材料で構成されたソース層のうちの少なくとも２つの層からなる、請求項１に記載の撮像パネル。
【請求項４】
前記端子領域において、前記ゲート端子と前記ソース端子と前記バイアス端子とのうち、少なくとも１つの端子が設けられた領域における前記第１の導電層は、前記ゲート電極と接続され、他の端子が設けられた領域における前記第１の導電層は、前記ソース電極と接続される、請求項１から３のいずれか一項に記載の撮像パネル。
【請求項５】
前記薄膜トランジスタのゲート電極及びソース電極と、前記下部電極と、前記バイアス配線は、同じ材料を含む、請求項１から４のいずれか一項に記載の撮像パネル。
【請求項６】
被写体を通過したＸ線から得られたシンチレーション光に基づいて画像を生成する撮像パネルの製造方法であって、
基板上のアクティブ領域に、
薄膜トランジスタを形成し、
前記薄膜トランジスタの上に第１の絶縁膜を形成し、
前記薄膜トランジスタのドレイン電極の上に、前記第１の絶縁膜を貫通する第１のコンタクトホールを形成し、前記第１の絶縁膜を覆う下部電極用導電膜を形成し、
前記下部電極用導電膜をエッチングし、前記第１の絶縁膜の上に、前記第１のコンタクトホールを介して前記ドレイン電極と接続された下部電極を形成し、
前記下部電極の上に光電変換層を形成して前記光電変換層の上に上部電極を形成し、
前記上部電極を覆う第２の絶縁膜を形成して前記第２の絶縁膜を貫通する第２のコンタクトホールを形成し、
前記第２の絶縁膜の上層にバイアス配線用導電膜を形成し、前記バイアス配線用導電膜をエッチングして、バイアス電圧が印加されるバイアス配線を形成し、
前記第２のコンタクトホールを介して前記上部電極と接続された導電膜を形成し、
前記薄膜トランジスタ又は前記下部電極を形成する工程において、前記基板上の端子領域に、前記薄膜トランジスタのゲート電極又はソース電極、又は前記下部電極のいずれか１つの素子と同じ材料で構成された第１の導電層を形成し、
前記第１の絶縁膜又は前記第２の絶縁膜を形成する工程において、前記第１の絶縁膜又は前記第２の絶縁膜と同じ材料で構成され、前記第１の導電層の一部の上層に第１の開口を有する端子用第１絶縁膜を形成し、
前記導電膜を形成する工程において、前記導電膜と同じ材料で構成され、前記端子用第１絶縁膜の上層に、前記第１の開口が設けられた位置において、前記第１の導電層と重なる第２の導電層を形成し、
前記ソース電極、前記下部電極、及び前記バイアス配線のうち、前記第１の導電層と同じ材料からなる前記素子よりも上層に配置される少なくとも１つの素子が形成される工程において、当該少なくとも１つの素子と同じ材料で構成され、前記第１の開口が設けられた位置に、前記第１の導電層と前記第２の導電層との間に配置されたカバー層を形成することにより、前記ゲート電極に接続されるゲート端子と、前記ソース電極に接続されるソース端子と、前記バイアス配線に接続されるバイアス端子とが構成される、製造方法。
【請求項７】
前記第１の導電層は、前記ソース電極、前記下部電極、及び前記バイアス配線のうち、前記第１の導電層と同じ材料からなる前記素子よりも上層に配置される素子を形成する工程のエッチングに対し、エッチング選択性が高い材料を含む、請求項６に記載の製造方法。
【請求項８】
前記第１の導電層と接する前記カバー層における最下層は、前記ソース電極、前記下部電極、及び前記バイアス配線のうち当該最下層と同じ材料からなる素子よりも上層に配置される素子を形成する工程のエッチングに対し、エッチング選択性が高い材料を含む、請求項６に記載の製造方法。
【請求項９】
前記カバー層は、前記薄膜トランジスタのソース電極が形成される工程において形成され、前記ソース電極と同じ材料からなるソース層と、前記バイアス配線が形成される工程において形成され、前記バイアス配線と同じ材料からなるバイアス配線層とを含み、
前記端子領域は、さらに、
前記第２の絶縁膜を形成する工程において、前記第２の絶縁膜と同じ材料で構成され、前記端子用第１絶縁膜を覆い、前記第１の開口よりも内側に第２の開口を有する端子用第２絶縁膜が形成され、
前記ソース層は、前記第１の開口において前記第１の導電層と接続され、
前記端子用第１絶縁膜は、前記ソース層の一部の上に形成され、
前記バイアス配線層は、前記端子用第２絶縁膜の上に形成され、前記第２の開口において前記ソース層と接続され、
前記第２の導電層は、前記第１の開口と重なる前記第２の開口において、前記カバー層を介して前記第１の導電層と接続される、請求項８に記載の製造方法。
【請求項１０】
前記ソース電極及び前記ソース層は、前記下部電極を形成する際のエッチングに対してエッチング選択性が低い第１の材料と、前記エッチングに対してエッチング選択性が高い第２の材料とが積層されて構成され、
前記第２の絶縁膜及び前記端子用第２絶縁膜の膜厚は、前記第１の材料の膜厚よりも厚く、
前記バイアス配線及び前記バイアス配線層は、前記第１の材料を含む複数の層で構成され、前記バイアス配線及び前記バイアス配線層の膜厚は、前記ソース電極及び前記ソース層の前記第１の材料の膜厚よりも厚い、請求項９に記載の製造方法。
【請求項１１】
前記ソース電極、前記下部電極、及び前記バイアス配線のうち、前記カバー層の形成に用いられない素子の材料は、複数の材料が積層された積層構造を有し、前記積層構造における最下層は、当該素子を形成する工程におけるエッチングに対し、当該素子より下層に設けられる素子よりもエッチング選択性が低い、請求項６に記載の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像パネル及びその製造方法に関する。
【背景技術】
【０００２】
複数の画素部を備える撮像パネルにより、Ｘ線画像を撮影するＸ線撮像装置が知られている。このようなＸ線撮像装置においては、例えば、フォトダイオードにより、照射されたＸ線が電荷に変換される。変換された電荷は、画素部が備える薄膜トランジスタ（Thin Film Transistor：以下、「ＴＦＴ」とも称する。）を動作させることにより、読み出される。このようにして電荷が読み出されることにより、Ｘ線画像が得られる。特開２０１３−４６０４３号公報には、このような撮像パネルが開示されている。特開２０１３−４６０４３号公報におけるフォトダイオードは、ｎ層、ｉ層、ｐ層の半導体膜を積層したＰＩＮ構造を有する。フォトダイオードの上部には透明導電膜からなる上部電極が設けられ、フォトダイオードの下部にはアルミニウム等の金属を含む下部電極が設けられている。上部電極は、バイアス電圧を供給する共通電極配線と接続されている。
【発明の開示】
【０００３】
ところで、薄膜トランジスタのゲート電極やソース電極、バイアス電圧を供給するバイアス配線と接続される各端子は、薄膜トランジスタやフォトダイオードが設けられるアクティブ領域の製造工程で同時に作製することが望ましい。しかしながら、端子のパッド部分に用いられる導電膜が、アクティブ領域に形成されるバイアス配線やフォトダイオードの電極等に用いられる導電膜と同じ材料で構成される場合、アクティブ領域のバイアス配線や電極を形成する際のエッチング工程によって端子のパッド部分となる導電膜も消失する場合がある。
【０００４】
本発明は、アクティブ領域の作製と同時に端子を確実に形成し、生産効率を向上させ得るＸ線の撮像パネル及びその製造方法を提供することを目的とする。
【０００５】
上記課題を解決する本発明の撮像パネルは、被写体を通過したＸ線から得られたシンチレーション光に基づいて画像を生成する撮像パネルであって、基板と、基板上にアクティブ領域と端子領域とを有し、アクティブ領域は、基板上に設けられた薄膜トランジスタと、薄膜トランジスタの上に設けられた第１の絶縁膜と、第１の絶縁膜の上に設けられた下部電極と、下部電極の上に設けられ、シンチレーション光を電荷に変換する光電変換層と、光電変換層の上に設けられた上部電極と、上部電極の上に離間して配置され、コンタクトホールを有する第２の絶縁膜と、上部電極とは別個に形成され、第２の絶縁膜の上に配置され、コンタクトホールを介して上部電極と接続された導電膜と、第２の絶縁膜の上に配置され、導電膜と接続されたバイアス配線と、を備え、端子領域には、薄膜トランジスタのゲート電極に接続されるゲート端子と、薄膜トランジスタのソース電極に接続されるソース端子と、バイアス配線に接続されるバイアス端子とが形成されており、ゲート端子とソース端子とバイアス端子との各々は、基板上に設けられ、ゲート電極又はソース電極と接続された第１の導電層と、第１の絶縁膜又は第２の絶縁膜と同じ材料で構成され、第１の導電層の一部の上に離間して設けられ、第１の開口を有する端子用第１絶縁膜と、導電膜と同じ材料で構成され、端子用第１絶縁膜の上層に設けられ、第１の開口が設けられた位置において、第１の導電層と重なる第２の導電層と、第１の開口が設けられた位置において、第１の導電層と第２の導電層との間に重なって配置されたカバー層とを備え、ゲート端子の第１の導電層とソース端子の第１の導電層とバイアス端子の第１の導電層との各々は、ゲート電極、ソース電極、及び下部電極のいずれか１つの素子と同じ材料で構成され、ゲート端子のカバー層とソース端子のカバー層とバイアス端子のカバー層との各々は、ソース電極、下部電極、及びバイアス配線のうち、当該カバー層に対応する第１の導電層と同じ材料からなる素子よりも上層に配置される少なくとも１つの素子と同じ材料で構成される。
【０００６】
本発明によれば、アクティブ領域の作製と同時に端子を確実に形成し、生産効率を向上させることができる。
【図面の簡単な説明】
【０００７】
【図１】図１は、実施形態におけるＸ線撮像装置を示す模式図である。
【図２】図２は、図１に示す撮像パネルの概略構成を示す模式図である。
【図３Ａ】図３Ａは、図２に示す撮像パネルの一の画素部分を模式的に表した平面図である。
【図３Ｂ】図３Ｂは、図３Ａに示す画素をＡ−Ａ線で切断した断面図である。
【図４Ａ】図４Ａは、図１に示す撮像パネルのＧ端子領域を模式的に表した平面図である。
【図４Ｂ】図４Ｂは、図１に示す撮像パネルのＳ端子及びＢ端子領域を模式的に表した平面図である。
【図５Ａ】図５Ａは、図４Ａに示すＧ端子をＢ−Ｂ線、Ｓ端子及びＢ端子をＢ’−Ｂ’線で切断した断面図である。
【図５Ｂ】図５Ｂは、図４Ｂに示すＳ−ＧコンタクトをＣ−Ｃ線で切断した断面図である。
【図５Ｃ】図５Ｃは、図４Ｂに示すＳ−ＢコンタクトをＤ−Ｄ線で切断した断面図である。
【図６Ａ】図６Ａは、ＴＦＴ領域と端子領域の製造工程を説明する図であって、基板の上に、ゲート絶縁膜とゲート電極及びゲート層とＴＦＴの半導体層と順に形成する工程を示す断面図である。
【図６Ｂ】図６Ｂは、図６Ａに示す半導体層上に第１絶縁膜を形成し、ＴＦＴ領域にソース電極及びドレイン電極を形成し、端子領域にソース層を形成する工程を示す断面図である。
【図６Ｃ】図６Ｃは、図６Ｂに示すＴＦＴ領域にコンタクトホールＣＨ１、端子領域に開口１０３ａを形成する工程を示す断面図である。
【図６Ｄ】図６Ｄは、図６Ｃにおける第１絶縁膜の上に第２絶縁膜を形成する工程を示す断面図である。
【図６Ｅ】図６Ｅは、図６ＤにおけるＴＦＴ領域に第２絶縁膜の開口を形成する工程を示す断面図である。
【図６Ｆ】図６Ｆは、図６Ｅに示すＴＦＴ領域及び端子領域に金属膜を成膜する工程を示す断面図である。
【図６Ｇ】図６Ｇは、図６Ｆに示すＴＦＴ領域に下部電極、端子領域に下部電極層を形成し、ｎ型非晶質半導体層、真性非晶質半導体層及びｐ型非晶質半導体層と、透明導電膜を成膜する工程を示す断面図である。
【図６Ｈ】図６Ｈは、図６Ｇに示すＴＦＴ領域に上部電極を形成し、端子領域の半導体層及び透明導電膜を除去する工程を示す断面図である。
【図６Ｉ】図６Ｉは、図６Ｈに示すＴＦＴ領域に光電変換層を形成する工程を示す断面図である。
【図６Ｊ】図６Ｊは、図６Ｉに示すＴＦＴ領域及び端子領域に第３絶縁膜を形成する工程を示す断面図である。
【図６Ｋ】図６Ｋは、図６Ｊに示すＴＦＴ領域の第３絶縁膜にコンタクトホールＣＨ２を形成し、端子領域の第３絶縁膜に開口１０５ａを形成する工程を示す断面図である。
【図６Ｌ】図６Ｌは、図６Ｋにおける第３絶縁膜の上に第４絶縁膜を形成する工程を示す断面図である。
【図６Ｍ】図６Ｍは、図６ＬにおけるＴＦＴ領域の第４絶縁膜に開口を形成し、端子領域における第４絶縁膜を除去する工程を示す断面図である。
【図６Ｎ】図６Ｎは、図６ＭにおけるＴＦＴ領域及び端子領域に金属膜を形成する工程を示す断面図である。
【図６Ｏ】図６Ｏは、図６Ｎにおける透明導電膜をパターンニングし、ＴＦＴ領域にバイアス配線を形成し、端子領域にバイアス配線層を形成する工程を示す断面図である。
【図６Ｐ】図６Ｐは、図６ＯにおけるＴＦＴ領域及び端子領域に透明導電膜を形成する工程を示す断面図である。
【図６Ｑ】図６Ｑは、図６Ｐにおける透明導電膜をパターンニングし、ＴＦＴ領域に導電膜を形成し、端子領域に透明導電膜を形成する工程を示す断面図である。
【図６Ｒ】図６Ｒは、図６ＱにおけるＴＦＴ領域及び端子領域に第５絶縁膜を形成する工程を示す断面図である。
【図６Ｓ】図６Ｓは、図６Ｒにおける第５絶縁膜をパターンニングして、端子領域に第５絶縁膜の開口１０７ａを形成する工程を示す断面図である。
【図６Ｔ】図６Ｔは、図６Ｓにおける第５絶縁膜の上に第６絶縁膜を形成する工程を示す断面図である。
【図６Ｕ】図６Ｕは、図６Ｔにおける第６絶縁膜をパターンニングして、端子領域の第６絶縁膜を除去する工程を示す断面図である。
【図７】図７は、第１実施形態の変形例におけるＧ端子、Ｓ端子及びＢ端子の構造例を示す断面図である。
【図８】図８は、図７に示すＢ端子とバイアス配線とを接続するコンタクトの構造を示す断面図である。
【図９】図９は、第２実施形態におけるＧ端子の構造を示す断面図である。
【図１０】図１０は、変形例（１）におけるＧ端子、Ｓ端子及びＢ端子の構造例を示す断面図である。
【図１１】図１１は、変形例（３）におけるＧ端子、Ｓ端子及びＢ端子の構造例を示す断面図である。
【図１２】図１２は、変形例（４）におけるＧ端子、Ｓ端子及びＢ端子の構造例を示す断面図である。
【図１３】図１３は、変形例（５）におけるＧ端子、Ｓ端子及びＢ端子の構造例を示す断面図である。
【図１４】図１４は、変形例（６）におけるＧ端子、Ｓ端子及びＢ端子の構造例を示す断面図である。
【図１５】図１５は、変形例（６）における図１４とは異なる構造のＧ端子、Ｓ端子及びＢ端子の構造例を示す断面図である。
【図１６】図１６は、変形例（７）におけるＧ端子、Ｓ端子及びＢ端子の構造例を示す断面図である。
【発明を実施するための形態】
【０００８】
本発明の一実施形態に係る撮像パネルは、被写体を通過したＸ線から得られたシンチレーション光に基づいて画像を生成する撮像パネルであって、基板と、前記基板上にアクティブ領域と端子領域とを有し、前記アクティブ領域は、前記基板上に設けられた薄膜トランジスタと、前記薄膜トランジスタの上に設けられた第１の絶縁膜と、前記第１の絶縁膜の上に設けられた下部電極と、前記下部電極の上に設けられ、前記シンチレーション光を電荷に変換する光電変換層と、前記光電変換層の上に設けられた上部電極と、前記上部電極の上に離間して配置され、コンタクトホールを有する第２の絶縁膜と、前記第２の絶縁膜の上に配置され、前記コンタクトホールを介して前記上部電極と接続された導電膜と、前記第２の絶縁膜の上に配置され、前記導電膜と接続されたバイアス配線と、を備え、前記端子領域は、前記基板上に設けられ、前記薄膜トランジスタのゲート電極又はソース電極と接続された第１の導電層と、前記第１の絶縁膜又は前記第２の絶縁膜と同じ材料で構成され、前記第１の導電層の一部の上に離間して設けられ、第１の開口を有する端子用第１絶縁膜と、前記導電膜と同じ材料で構成され、前記端子用第１絶縁膜の上層に設けられ、前記第１の開口が設けられた位置において、前記第１の導電層と重なる第２の導電層と、前記第１の開口が設けられた位置において、前記第１の導電層と前記第２の導電層との間に重なって配置されたカバー層とを備え、前記第１の導電層は、前記ゲート電極、前記ソース電極、及び前記下部電極のいずれか１つの素子と同じ材料で構成され、前記カバー層は、前記ソース電極、前記下部電極、及び前記バイアス配線のうち、前記第１の導電層と同じ材料からなる前記素子よりも上層に配置される少なくとも１つの素子と同じ材料で構成される（第１の構成）。
【０００９】
第１の構成によれば、撮像パネルはアクティブ領域と複数の端子領域とを有する。端子領域には、基板上に第１の導電層、端子用第１絶縁膜、第２の導電層、カバー層とが設けられる。第１の導電層は、アクティブ領域におけるゲート電極又はソース電極又は下部電極と同じ材料で構成され、端子用第１絶縁膜は、アクティブ領域における第１絶縁膜と同じ材料で構成される。第２の導電層は、端子用第１絶縁膜の上層に設けられ、アクティブ領域における導電膜と同じ材料で構成され、第１の開口が設けられた位置において第１の導電層と重なる。カバー層は、ソース電極、下部電極、及びバイアス配線のうち、第１の導電層と同じ材料からなる素子よりも上層に配置される少なくとも１つと同じ材料で構成される。カバー層は、第１の開口が設けられた位置において、第１の導電層と第２の導電層との間に重なって配置される。つまり、第１の導電層、カバー層、第２の導電層は、第１の開口が設けられた位置において接続されている。そのため、少なくともカバー層と同じ材料からなるアクティブ領域の素子を形成する際のエッチングによって第１の導電層は消失しにくい。よって、アクティブ領域の作製と同時に端子領域を作製しやすく、撮像パネルの生産効率を向上させることができる。また、第１の導電層、カバー層、及び第２の導電層は第１の開口が設けられた位置、すなわち、平面視で同じ位置に接続される。そのため、第１の導電層、カバー層、及び第２の導電層が異なる位置で接続される場合と比べて接続不良を抑制できる。
【００１０】
第１の構成において、前記カバー層は、前記第１の導電層が前記ソース電極と同じ材料で構成される場合、前記下部電極と同じ材料で構成された下部電極層と、前記バイアス配線と同じ材料で構成されたバイアス配線層とからなることとしてもよい（第２の構成）。
【００１１】
第２の構成によれば、ソース電極と同じ材料からなる第１の導電層は、下部電極層とバイアス配線層とを含むカバー層に覆われるため、アクティブ領域における下部電極及びバイアス配線を形成する際のエッチングによって消失しない。
【００１２】
第１の構成において、前記カバー層は、前記第１の導電層が前記ゲート電極と同じ材料で構成される場合、前記下部電極と同じ材料で構成された下部電極層と、前記バイアス配線と同じ材料で構成されたバイアス配線層と、前記ソース電極と同じ材料で構成されたソース層のうちの少なくとも２つの層からなることとしてもよい（第３の構成）。
【００１３】
第３の構成によれば、ゲート電極と同じ材料からなる第１の導電層は、下部電極層、バイアス配線層、ソース層のうちの少なくとも２つの層からなるカバー層に覆われる。そのため、アクティブ領域におけるソース電極、下部電極、バイアス配線を形成する際のエッチングによって消失しにくい。
【００１４】
第１から第３のいずれかの構成において、前記端子領域には、複数の端子が設けられ、前記端子領域において、前記複数の端子のうち、少なくとも１つの端子が設けられた領域における前記第１の導電層は、前記ゲート電極と接続され、他の端子が設けられた領域における前記第１の導電層は、前記ソース電極と接続されることとしてもよい（第４の構成）。
【００１５】
第４の構成によれば、複数の端子をアクティブ領域を作製する工程で同時に作製することができるので、撮像パネルの生産効率を向上させることができる。
【００１６】
第１から第４のいずれかの構成において、前記薄膜トランジスタのゲート電極及びソース電極と、前記下部電極と、前記バイアス配線は、同じ材料を含むこととしてもよい（第５の構成）。
【００１７】
第５の構成によれば、第１の導電層の上に下部電極とバイアス配線と同じ材料からなる下部電極層とバイアス配線層が重なって配置されるため、下部電極及びバイアス配線を形成する際のエッチングによって第１の導電層が消失しない。
【００１８】
本発明の一実施形態に係る撮像パネルの製造方法は、被写体を通過したＸ線から得られたシンチレーション光に基づいて画像を生成する撮像パネルの製造方法であって、基板上のアクティブ領域に、薄膜トランジスタを形成し、前記薄膜トランジスタの上に第１の絶縁膜を形成し、前記薄膜トランジスタのドレイン電極の上に、前記第１の絶縁膜を貫通する第１のコンタクトホールを形成し、前記第１の絶縁膜を覆う下部電極用導電膜を形成し、前記下部電極用導電膜をエッチングし、前記第１の絶縁膜の上に、前記第１のコンタクトホールを介して前記ドレイン電極と接続された下部電極を形成し、前記下部電極の上に光電変換層を形成して前記光電変換層の上に上部電極を形成し、前記上部電極を覆う第２の絶縁膜を形成して前記第２の絶縁膜を貫通する第２のコンタクトホールを形成し、前記第２の絶縁膜の上層にバイアス配線用導電膜を形成し、前記バイアス配線用導電膜をエッチングして、バイアス電圧が印加されるバイアス配線を形成し、前記第２のコンタクトホールを介して前記上部電極と接続された導電膜を形成し、前記薄膜トランジスタ又は前記下部電極を形成する工程において、前記基板上の端子領域に、前記薄膜トランジスタのゲート電極又はソース電極、又は前記下部電極のいずれか１つの素子と同じ材料で構成された第１の導電層を形成し、前記第１の絶縁膜又は前記第２の絶縁膜を形成する工程において、前記第１の絶縁膜又は前記第２の絶縁膜と同じ材料で構成され、前記第１の導電層の一部の上に第１の開口を有する端子用第１絶縁膜を形成し、前記導電膜を形成する工程において、前記導電膜と同じ材料で構成され、前記端子用第１絶縁膜の上層に、前記第１の開口が設けられた位置において、前記第１の導電層と重なる第２の導電層を形成し、前記ソース電極、前記下部電極、及び前記バイアス配線のうち、前記第１の導電層と同じ材料からなる前記素子よりも上層に配置される少なくとも１つの素子が形成される工程において、当該少なくとも１つの素子と同じ材料で構成され、前記第１の開口が設けられた位置に、前記第１の導電層と前記第２の導電層との間に配置されたカバー層を形成する（第１の製造方法）。
【００１９】
第１の製造方法によれば、端子領域には、基板上に第１の導電層、端子用第１絶縁膜、第２の導電層及びカバー層が設けられる。第１の導電層は、アクティブ領域におけるゲート電極又はソース電極又は下部電極と同じ材料で構成され、端子用第１絶縁膜は、アクティブ領域における第１絶縁膜と同じ材料で構成される。。第２の導電層は、端子用第１絶縁膜の上層に設けられ、アクティブ領域における導電膜と同じ材料で構成され、第１の開口が設けられた位置において第１の導電層と重なる。カバー層は、ソース電極、下部電極、及びバイアス配線のうち、第１の導電層と同じ材料からなる素子よりも上層に配置される少なくとも１つと同じ材料で構成される。カバー層は、第１の開口が設けられた位置において、第１の導電層と第２の導電層との間に重なって配置される。つまり、第１の導電層、カバー層、第２の導電層は、第１の開口が設けられた位置において接続されている。
【００２０】
そのため、少なくともカバー層と同じ材料からなるアクティブ領域の素子を形成する際のエッチングによって第１の導電層は消失しにくい。よって、アクティブ領域の作製と同時に端子領域を作製しやすく、撮像パネルの生産効率を向上させることができる。また、第１の導電層、カバー層、及び第２の導電層は第１の開口が設けられた位置、すなわち、平面視で同じ位置に接続される。そのため、第１の導電層、カバー層、及び第２の導電層が異なる位置で接続される場合と比べて接続不良を抑制できる。
【００２１】
第１の製造方法において、前記第１の導電層は、前記ソース電極、前記下部電極、及び前記バイアス配線のうち、前記第１の導電層と同じ材料からなる前記素子よりも上層に配置される素子を形成する工程のエッチングに対し、エッチング選択性が高い材料を含むこととしてもよい（第２の製造方法）。
【００２２】
第２の製造方法によれば、ソース電極、下部電極、及びバイアス配線のうち、第１の導電層が設けられる層より上層に配置される素子を形成する工程のエッチングによって第１の導電層は消失しない。
【００２３】
前記第１の導電層と接する前記カバー層における最下層は、前記ソース電極、前記下部電極、及び前記バイアス配線のうち当該最下層と同じ材料からなる素子よりも上層に配置される素子を形成する工程のエッチングに対し、エッチング選択性が高い材料を含むこととしてもよい（第３の製造方法）。
【００２４】
第３の製造方法によれば、ソース電極、下部電極、及びバイアス配線のうち、カバー層の最下層より上層に配置される素子を形成する工程のエッチングによって当該最下層は消失せず、第１の導電層も消失しない。
【００２５】
第３の製造方法において、前記カバー層は、前記薄膜トランジスタのソース電極が形成される工程において形成され、前記ソース電極と同じ材料からなるソース層と、前記バイアス配線が形成される工程において形成され、前記バイアス配線と同じ材料からなるバイアス配線層とを含み、前記端子領域は、さらに、前記第２の絶縁膜を形成する工程において、前記第２の絶縁膜と同じ材料で構成され、前記端子用第１絶縁膜を覆い、前記第１の開口よりも内側に第２の開口を有する端子用第２絶縁膜が形成され、前記ソース層は、前記第１の開口において前記第１の導電層と接続され、前記端子用第１絶縁膜は、前記ソース層の一部の上に形成され、前記バイアス配線層は、前記端子用第２絶縁膜の上に形成され、前記第２の開口において前記ソース層と接続され、前記第２の導電層は、前記第１の開口と重なる前記第２の開口において、前記カバー層を介して前記第１の導電層と接続されることとしてもよい（第４の製造方法）。
【００２６】
第４の製造方法によれば、端子用第２絶縁膜の第２の開口が、端子用第１絶縁膜の第１の開口よりも内側に設けられるため、第１の開口と第２の開口とが重なる部分において、ソース層及びバイアス配線層を介して、第１の導電層と第２の導電層とを確実に接続することができる。
【００２７】
第４の製造方法において、前記ソース電極及び前記ソース層は、前記下部電極を形成する際のエッチングに対してエッチング選択性が低い第１の材料と、前記エッチングに対してエッチング選択性が高い第２の材料とが積層されて構成され、前記第２の絶縁膜及び前記端子用第２絶縁膜の膜厚は、前記第１の材料の膜厚よりも厚く、前記バイアス配線及び前記バイアス配線層は、前記第１の材料を含む複数の層で構成され、前記バイアス配線及び前記バイアス配線層の膜厚は、前記ソース電極及び前記ソース層の前記第１の材料の膜厚よりも厚いこととしてもよい（第５の製造方法）。
【００２８】
第５の製造方法によれば、ソース層の第１の材料は下部電極を形成する際のエッチングによってエッチングされやすいが、端子用第２絶縁膜とバイアス配線層の膜厚は、ソース層の第１の材料の膜厚よりも厚い。そのため、端子用第１絶縁膜をソース層の一部の上に重ねて形成した場合において、ソース層の第１の材料が下部電極を形成する際のエッチングで消失し、端子用第１絶縁膜とソース層との間に隙間ができても、端子用第２絶縁膜によって隙間部分を覆うことができる。また、端子用第２絶縁膜の一部と第２の開口をバイアス配線層で確実に覆うことができるので、第２の開口において、第２の導電層を、バイアス配線層及びソース層を介して第１の導電層に確実に接続させることができる。
【００２９】
第１の製造方法において、前記ソース電極、前記下部電極、及び前記バイアス配線のうち、前記カバー層の形成に用いられない素子の材料は、複数の材料が積層された積層構造を有し、前記積層構造における最下層は、当該素子を形成する工程におけるエッチングに対し、当該素子より下層に設けられる素子よりもエッチング選択性が低いこととしてもよい（第６の製造方法）。
【００３０】
第６の製造方法によれば、カバー層の形成に用いられない素子の材料において最下層の材料は当該素子より下層に設けられる素子よりもエッチングされやすく、エッチング時間が短いため、カバー層やパッド部分となる第１の導電層が消失しにくい。
【００３１】
以下、図面を参照し、本発明の実施の形態を詳しく説明する。図中同一又は相当部分には同一符号を付してその説明は繰り返さない。
【００３２】
［第１実施形態］
（構成）
図１は、本実施形態におけるＸ線撮像装置を示す模式図である。Ｘ線撮像装置１０００は、撮像パネル１と、制御部２とを備える。制御部２は、ゲート制御部２Ａと信号読出部２Ｂとを含む。被写体Ｓに対しＸ線源３からＸ線が照射され、被写体Ｓを透過したＸ線が、撮像パネル１の上部に配置されたシンチレータ１Ａによって蛍光（以下、シンチレーション光）に変換される。Ｘ線撮像装置１０００は、シンチレーション光を撮像パネル１及び制御部２０によって撮像することにより、Ｘ線画像を取得する。
【００３３】
図２は、撮像パネル１の概略構成を示す模式図である。図２に示すように、撮像パネル１には、複数のソース配線１０と、複数のソース配線１０と交差する複数のゲート配線１１とが形成されている。ゲート配線１１は、ゲート制御部２Ａと接続され、ソース配線１０は、信号読出部２Ｂと接続されている。
【００３４】
撮像パネル１は、ソース配線１０とゲート配線１１とが交差する位置に、ソース配線１０及びゲート配線１１に接続されたＴＦＴ１３を有する。また、ソース配線１０とゲート配線１１とで囲まれた領域（以下、画素）には、フォトダイオード１２が設けられている。画素において、フォトダイオード１２により、被写体Ｓを透過したＸ線を変換したシンチレーション光がその光量に応じた電荷に変換される。
【００３５】
撮像パネル１における各ゲート配線１１は、ゲート制御部２Ａによって順次選択状態に切り替えられ、選択状態のゲート配線１１に接続されたＴＦＴ１３がオン状態となる。ＴＦＴ１３がオン状態になると、フォトダイオード１２によって変換された電荷に応じた信号がソース配線１０を介して信号読出部２Ｂに出力される。
【００３６】
図３Ａは、図２に示す撮像パネル１の一の画素部分を拡大した平面図である。図３Ａに示すように、ゲート配線１１及びソース配線１０に囲まれた画素には、フォトダイオード１２を構成する下部電極１４ａ、光電変換層１５、及び上部電極１４ｂが重なって配置されている。また、ゲート配線１１及びソース配線１０と平面視で重なるようにバイアス配線１６が配置されている。バイアス配線１６は、フォトダイオード１２にバイアス電圧を供給する。ＴＦＴ１３は、ゲート配線１１と一体化されたゲート電極１３ａと、半導体活性層１３ｂと、ソース配線１０と一体化されたソース電極１３ｃと、ドレイン電極１３ｄとを有する。画素には、ドレイン電極１３ｄと下部電極１４ａとを接続するためのコンタクトホールＣＨ１が設けられている。また、画素には、バイアス配線１６に重なって配置された透明導電膜１７が設けられ、透明導電膜１７と上部電極１４ｂとを接続するためのコンタクトホールＣＨ２が設けられている。
【００３７】
ここで、図３Ｂに、図３Ａに示す画素のＡ−Ａ線の断面図を示す。図３Ｂに示すように、基板１０１の上に、ＴＦＴ１３は形成されている。基板１０１は、例えば、ガラス基板、シリコン基板、耐熱性を有するプラスチック基板、又は樹脂基板等、絶縁性を有する基板である。
【００３８】
基板１０１の上には、ゲート配線１１と一体化されたゲート電極１３ａが形成されている。ゲート電極１３ａ及びゲート配線１１は、例えば、アルミニウム（Ａｌ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、モリブデンナイトライド（ＭｏＮ）、タンタル（Ｔａ）、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）等の金属、又はこれらの合金、若しくはこれら金属窒化物からなる。本実施形態では、ゲート電極１３ａ及びゲート配線１１は、モリブデンナイトライドからなる金属膜とアルミニウムからなる金属膜とがこの順番で積層された積層構造を有する。これら金属膜の膜厚は、例えば、モリブデンナイトライドが１００ｎｍ、アルミニウムが３００ｎｍである。
【００３９】
ゲート絶縁膜１０２は、基板１０１上に形成され、ゲート電極１３ａを覆う。ゲート絶縁膜１０２は、例えば、酸化ケイ素（ＳｉＯｘ）、窒化ケイ素（ＳｉＮｘ）、酸化窒化ケイ素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化ケイ素（ＳｉＮｘＯｙ）（ｘ＞ｙ）等を用いてもよい。本実施形態では、ゲート絶縁膜１０２は、酸化ケイ素（ＳｉＯｘ）と、窒化ケイ素（ＳｉＮｘ）とが順に積層された積層膜で構成され、その膜厚は、酸化ケイ素（ＳｉＯｘ）が５０ｎｍ、窒化ケイ素（ＳｉＮｘ）が４００ｎｍである。
【００４０】
ゲート絶縁膜１０２を介してゲート電極１３ａの上には、半導体活性層１３ｂと、半導体活性層１３ｂに接続されたソース電極１３ｃ及びドレイン電極１３ｄとが形成されている。
【００４１】
半導体活性層１３ｂは、ゲート絶縁膜１０２に接して形成されている。半導体活性層１３ｂは、酸化物半導体からなる。酸化物半導体は、例えば、ＩｎＧａＯ３（ＺｎＯ）５、酸化マグネシウム亜鉛（ＭｇｘＺｎ１−ｘＯ）、酸化カドミウム亜鉛（ＣｄｘＺｎ１−ｘＯ）、酸化カドミウム（ＣｄＯ）、ＩｎＳｎＺｎＯ（Ｉｎ（インジウム）、Ｓｎ（スズ）、Ｚｎ（亜鉛）を含む）もの、Ｉｎ（インジウム）−Ａｌ（アルミニウム）−Ｚｎ（亜鉛）−Ｏ（酸素）系、又は、インジウム（Ｉｎ）、ガリウム（Ｇａ）及び亜鉛（Ｚｎ）を所定の比率で含有するアモルファス酸化物半導体等を用いてもよい。また、酸化物半導体としては、「非晶質」、「結晶質（多結晶，微結晶，ｃ軸配向，を含む）」の材料も適用可能である。積層構造の場合は、何れの組合せも含まれる（特定の組合せを排除しない）。本実施形態では、半導体活性層１３ｂは、インジウム（Ｉｎ）、ガリウム（Ｇａ）及び亜鉛（Ｚｎ）を所定の比率で含有するアモルファス酸化物半導体からなり、その膜厚は、例えば７０ｎｍである。半導体活性層１３ｂと、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、及び酸素（Ｏ）を含む酸化物半導体を適用することで、アモルファスシリコン（ａ−Ｓｉ）と比べ、ＴＦＴ１３のオフリーク電流を低減することができる。ＴＦＴ１３のオフリーク電流が小さいと、光電変換層１５のオフリーク電流も低減され、光電変換層１５のＱＥ（量子効率）が向上し、Ｘ線の検出感度を改善することができる。
【００４２】
ソース電極１３ｃ及びドレイン電極１３ｄは、半導体活性層１３ｂ及びゲート絶縁膜１０２に接して形成されている。ソース電極１３ｃは、ソース配線１０と一体化されている。ドレイン電極１３ｄは、コンタクトホールＣＨ１を介して下部電極１４ａに接続されている。
【００４３】
ソース電極１３ｃ及びドレイン電極１３ｄは、同一層上に形成され、例えば、アルミニウム（Ａｌ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）等の金属又はこれらの合金、若しくはこれら金属窒化物からなる。また、ソース電極１３ｃ及びドレイン電極１３ｄの材料として、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化ケイ素を含むインジウム錫酸化物（ＩＴＳＯ）、酸化インジウム（Ｉｎ２Ｏ３）、酸化錫（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、窒化チタン等の透光性を有する材料及びそれらを適宜組み合わせたものを用いてもよい。
【００４４】
ソース電極１３ｃ及びドレイン電極１３ｄは、例えば、複数の金属膜を積層したものであってもよい。具体的には、ソース電極１３ｃ、ソース配線１０、及びドレイン電極１３ｄは、モリブデンナイトライド（ＭｏＮ）からなる金属膜と、アルミニウム（Ａｌ）からなる金属膜と、モリブデンナイトライド（ＭｏＮ）からなる金属膜とが、この順番で積層された積層構造を有する。その膜厚は、下層のモリブデンナイトライド（ＭｏＮ）からなる金属膜は１００ｎｍ、アルミニウム（Ａｌ）からなる金属膜は５００ｎｍ、上層のモリブデンナイトライド（ＭｏＮ）からなる金属膜は５０ｎｍである。
【００４５】
ソース電極１３ｃ及びドレイン電極１３ｄを覆うように、第１絶縁膜１０３が設けられている。第１絶縁膜１０３は、酸化ケイ素（ＳｉＯ２）又は窒化ケイ素（ＳｉＮ）からなる単層構造でもよいし、窒化ケイ素（ＳｉＮ）、酸化ケイ素（ＳｉＯ２）をこの順に積層した積層構造でもよい。
【００４６】
第１絶縁膜１０３の上には、第２絶縁膜１０４が形成されている。第２絶縁膜１０４は、例えば、アクリル系樹脂又はシロキサン系樹脂などの有機系透明樹脂からなり、その膜厚は、例えば２．５μｍである。
【００４７】
ドレイン電極１３ｄの上には、第２絶縁膜１０４と第１絶縁膜１０３とを貫通するコンタクトホールＣＨ１が形成されている。
【００４８】
第２絶縁膜１０４の上には、コンタクトホールＣＨ１においてドレイン電極１３ｄと接続された下部電極１４ａが形成されている。下部電極１４ａは、例えば、モリブデンナイトライド（ＭｏＮ）からなる金属膜で構成され、その膜厚は例えば２００μｍである。
【００４９】
また、下部電極１４ａの上には、下部電極１４ａよりもｘ軸方向の幅が小さい光電変換層１５が形成されている。光電変換層１５は、ｎ型非晶質半導体層１５１、真性非晶質半導体層１５２と、ｐ型非晶質半導体層１５３が順に積層されたＰＩＮ構造を有する。
【００５０】
ｎ型非晶質半導体層１５１は、ｎ型不純物（例えば、リン）がドーピングされたアモルファスシリコンからなる。ｎ型非晶質半導体層１５１の膜厚は、例えば、３０ｎｍである。
【００５１】
真性非晶質半導体層１５２は、真性のアモルファスシリコンからなる。真性非晶質半導体層１５２は、ｎ型非晶質半導体層１５１に接して形成されている。真性非晶質半導体層の膜厚は、例えば１０００ｎｍである。
【００５２】
ｐ型非晶質半導体層１５３は、ｐ型不純物（例えば、ボロン）がドーピングされたアモルファスシリコンからなる。ｐ型非晶質半導体層１５３は、真性非晶質半導体層１５２に接して形成されている。ｐ型非晶質半導体層１５３のは膜厚は、例えば５ｎｍである。
【００５３】
ｐ型非晶質半導体層１５３の上には、上部電極１４ｂが形成されている。上部電極１４ｂは、光電変換層１５よりもｘ軸方向の幅が小さい。上部電極１４ｂは、例えば、ＩＴＯ（Indium Tin Oxide）からなり、その膜厚は、例えば７０ｎｍである。
【００５４】
フォトダイオード１２を覆うように第３絶縁膜１０５が形成されている。第３絶縁膜１０５は、例えば、窒化ケイ素（ＳｉＮ）からなる無機絶縁膜であり、その膜厚は、例えば３００ｎｍである。
【００５５】
第３絶縁膜１０５において、上部電極１４ｂと重なる位置にコンタクトホールＣＨ２が形成されている。第３絶縁膜１０５の上において、コンタクトホールＣＨ２を除いた部分に、第４絶縁膜１０６が形成されている。第４絶縁膜１０６は、例えばアクリル系樹脂又はシロキサン系樹脂からなる有機系透明樹脂からなり、その膜厚は、例えば２．５μｍである。
【００５６】
第４絶縁膜１０６の上にはバイアス配線１６が形成されている。また、第４絶縁膜１０６の上において、バイアス配線１６と重なるように透明導電膜１７が形成されている。透明導電膜１７は、コンタクトホールＣＨ２において上部電極１４ｂと接する。バイアス配線１６は、制御部２（図１参照）に接続されている。バイアス配線１６は、コンタクトホールＣＨ２を介して、制御部２から入力されるバイアス電圧を上部電極１４ｂに印加する。バイアス配線１６は、例えば、モリブデンナイトライド（ＭｏＮ）からなる金属膜と、アルミニウム（Ａｌ）からなる金属膜と、チタン（Ｔｉ）からなる金属膜とを順に積層した積層構造を有する。モリブデンナイトライド（ＭｏＮ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）のそれぞれの膜厚は、例えば、１００ｎｍ、３００ｎｍ、５０ｎｍである。
【００５７】
第４絶縁膜１０６の上には、透明導電膜１７を覆うように第５絶縁膜１０７が形成されている。第５絶縁膜１０７は、例えば窒化ケイ素（ＳｉＮ）からなる無機絶縁膜であり、その膜厚は、例えば２００ｎｍである。
【００５８】
第５絶縁膜１０７の上には、第６絶縁膜１０８が形成されている。第６絶縁膜１０８は、例えば、アクリル系樹脂又はシロキサン系樹脂からなる有機系透明樹脂からなり、その膜厚は、例えば２．０μｍである。
【００５９】
図４Ａ及び図４Ｂは、撮像パネル１の画素領域（以下、アクティブ領域）の外側の領域の一部を拡大した平面図である。図４Ａは、図３Ａに示すゲート電極１３ａ及びゲート配線１１とゲート制御部２Ａ（図１参照）とを接続するための端子（以下、Ｇ端子）３１と、Ｇ端子３１とゲート配線１１とを接続するコンタクト（Ｓ−Ｇコンタクト）４０Ａとが設けられた領域（Ｇ端子領域）を示している。
【００６０】
図４Ｂは、図３Ａに示すソース電極３１ｃ及びソース配線１０と信号読出部２Ｂ（図１参照）とを接続するための端子（以下、Ｓ端子）３２と、図３Ａに示すバイアス配線１６と制御部２とを接続するための端子（以下、Ｂ端子）３３とが設けられた領域と、Ｂ端子３３をバイアス配線１６と接続するためのコンタクト（以下、Ｓ−Ｂコンタクト）４０Ｂとが設けられた領域（ＳＢ端子領域）を示している。
【００６１】
図５Ａは、図４Ａ及び４Ｂに示すＧ端子３１におけるＢ−Ｂ線、Ｓ端子３２、Ｂ端子３３におけるＢ’−Ｂ’線の断面図である。また、図５Ｂは、図４Ａに示すＳ−Ｇコンタクト４０ＡのＣ−Ｃ線の断面図であり、図５Ｃは、図４Ｂに示すＳ−Ｂコンタクト４０ＢのＤ−Ｄ線の断面図である。以下、図５Ａ〜５Ｃを用いてＧ端子３１、Ｓ端子３２及びＢ端子３３、Ｓ−Ｇコンタクト４０Ａ、及びＳ−Ｂコンタクト４０Ｂの構成について説明する。
【００６２】
（Ｇ端子３１、Ｓ端子３２、Ｂ端子３３）
図５Ａに示すように、Ｇ端子３１、Ｓ端子３２、Ｂ端子３３（以下、端子３１〜３３）は、共通の構造を有する。
【００６３】
具体的には、端子３１〜３３は、基板１０１の上に、ゲート絶縁膜１０２が配置されている。ゲート絶縁膜１０２は、アクティブ領域に設けられたゲート絶縁膜１０２（図３Ｂ参照）と一体的に形成されている。
【００６４】
ゲート絶縁膜１０２の上には、ソース層１００が配置されている。ソース層１００は、アクティブ領域に設けられたソース電極１３ｃ及びソース配線１０（図３Ａ参照）と同じ材料で構成されている。
【００６５】
ソース層１００の上には、第１絶縁膜１０３が離間して配置され、コンタクトホールＣＨ３（ＣＨ３ａ、ＣＨ３ｂ、ＣＨ３ｂ）が設けられている。端子３１〜３３における第１絶縁膜１０３は、アクティブ領域に設けられた第１絶縁膜１０３（図３Ｂ参照）と一体的に形成されている。
【００６６】
第１絶縁膜１０３の上には、コンタクトホールＣＨ３を介してソース層１００と接続された下部電極層１４０１が配置されている。下部電極層１４０１は、アクティブ領域に設けられた下部電極１４ａ（図３Ｂ参照）と同じ材料で構成されている。
【００６７】
下部電極層１４０１及び第１絶縁膜１０３の上には、第３絶縁膜１０５が配置されている。端子３１〜３３における第３絶縁膜１０５は、アクティブ領域に設けられた第３絶縁膜１０５（図３Ｂ参照）と一体的に形成されている。
【００６８】
第３絶縁膜１０５の上には、コンタクトホールＣＨ３において下部電極層１４０１と接続されたバイアス配線層１６０１が配置されている。バイアス配線層１６０１は、アクティブ領域に設けられたバイアス配線１６（図３Ｂ参照）と同じ材料で構成されている。
【００６９】
バイアス配線層１６０１の上には、透明導電膜１７０１が配置されている。透明導電膜１７０１は、アクティブ領域に設けられた透明導電膜１７（図３Ｂ参照）と同じ材料で構成されている。
【００７０】
透明導電膜１７０１の上には、コンタクトホールＣＨ３の外側に、第５絶縁膜１０７が離間して配置されている。端子３１〜３３における第５絶縁膜１０７は、アクティブ領域に設けられた第５絶縁膜１０７（図３Ｂ参照）と一体的に形成されている。
【００７１】
（Ｓ−Ｇコンタクト）
図４Ａに示すように、Ｇ端子３１におけるソース層１００は、Ｓ−Ｇコンタクト４０Ａにおいてゲート配線１１と接続される。Ｓ−Ｇコンタクト４０Ａは、図５Ｂに示すように、基板１０１の上に、ゲート配線１１と同じ材料からなるゲート層１１０ａが配置され、ゲート層１１０ａの上に、ゲート絶縁膜１０２が離間して配置され、コンタクトホールＣＨ４ａが形成されている。ゲート絶縁膜１０２の上には、コンタクトホールＣＨ４ａを介してゲート層１１０ａと接続されたソース層１００ａが配置されている。ソース層１００ａは、ソース層１００と同じ材料で構成される。
【００７２】
ソース層１００ａの上には、ソース層１００ａを覆うように第１絶縁膜１０３が配置されている。また、第１絶縁膜１０３の上には、第２絶縁膜１０４、第３絶縁膜１０５、第４絶縁膜１０６、第５絶縁膜１０７、及び第６絶縁膜１０８が順に積層されている。Ｓ−−Ｇコンタクト４０Ａにおける第１絶縁膜１０３、第２絶縁膜１０４、第３絶縁膜１０５、第４絶縁膜１０６、第５絶縁膜１０７、及び第６絶縁膜１０８はそれぞれ、アクティブ領域に配置された第１絶縁膜１０３、第２絶縁膜１０４、第３絶縁膜１０５、第４絶縁膜１０６、第５絶縁膜１０７、及び第６絶縁膜１０８（図３Ｂ参照）と同じ材料からなる。
【００７３】
（Ｓ−Ｂコンタクト）
図４Ｂに示すように、Ｂ端子３３におけるソース層１００は、Ｓ−Ｂコンタクト４０Ｂにおいてバイアス配線１６と接続される。Ｓ−Ｂコンタクト４０Ｂは、図５Ｃに示すように、ソース層１００ａと、バイアス配線１６と同じ材料からなる透明導電膜１６０ａとが、コンタクトホールＣＨ４ｂを介して接続されている。ソース層１００ａ上には、第１絶縁膜１０３、第２絶縁膜１０４、第３絶縁膜１０５、第４絶縁膜１０６、第５絶縁膜１０７、及び第６絶縁膜１０８が順に積層されている。コンタクトホールＣＨ４ｂは、ソース層１００ａの上において、第１絶縁膜１０３、第２絶縁膜１０４、第３絶縁膜１０５、第４絶縁膜１０６、及び第５絶縁膜１０７を貫通する。Ｓ−Ｂコンタクト４０Ｂにおける第１絶縁膜１０３、第２絶縁膜１０４、第３絶縁膜１０５、第４絶縁膜１０６、第５絶縁膜１０７、及び第６絶縁膜１０８はそれぞれ、アクティブ領域に配置された第１絶縁膜１０３、第２絶縁膜１０４、第３絶縁膜１０５、第４絶縁膜１０６、第５絶縁膜１０７、及び第６絶縁膜１０８（図３Ｂ参照）と同じ材料からなる。
【００７４】
（撮像パネル１の製造方法）
次に、撮像パネル１の製造方法について説明する。図６Ａ〜図６Ｕは、撮像パネル１のアクティブ領域においてＴＦＴ１３が設けられたＴＦＴ領域と、端子３１〜３３が設けられる端子領域の各製造工程を示す断面図である。
【００７５】
図６Ａに示すように、基板１０１の上に、例えば、スパッタリング法により、モリブデンナイトライドからなる金属膜とアルミニウムからなる金属膜とをこの順番に成膜し、フォトリソグラフィ法及びウェットエッチングを行い、金属膜をパターンニングする。これにより、ＴＦＴ領域にゲート電極１３ａが形成される。また、ゲート電極１３ａの形成と同時に、ゲート配線１１（図３Ａ参照）が形成される。そして、ゲート電極１３ａを覆うように、酸化ケイ素（ＳｉＯｘ）と、窒化ケイ素（ＳｉＮｘ）とを順に積層したゲート絶縁膜１０２を成膜する。その後、ゲート絶縁膜１０２の上に、インジウム（Ｉｎ）、ガリウム（Ｇａ）及び亜鉛（Ｚｎ）を所定の比率で含有するアモルファス酸化物半導体からなる半導体層１３０を成膜する。
【００７６】
続いて、フォトリソグラフィ法及びドライエッチングを行い、半導体層１３０をパターンニングし、ＴＦＴ領域に半導体活性層１３ｂを形成し、端子領域の半導体層１３０を除去する。その後、半導体活性層１３ｂを覆うように、ＴＦＴ領域及び端子領域のゲート絶縁膜１０２の上に、例えば、スパッタリング法により、モリブデンナイトライド（ＭｏＮ）、アルミニウム（Ａｌ）と、モリブデンナイトライド（ＭｏＮ）とをこの順に成膜する。そして、フォトリソグラフィ法及びウェットエッチングを行い、これら金属膜をパターンニングする。これにより、ＴＦＴ領域において、半導体活性層１３ｂの上で離間して配置されたソース電極１３ｃ及びドレイン電極１３ｄが形成され、ＴＦＴ１３が形成される。また、端子領域には、ゲート絶縁膜１０２上にソース層１００が形成される。そして、ＴＦＴ１３及びソース層１００を覆うように、例えば、プラズマＣＶＤ法を用い、窒化ケイ素（ＳｉＮ）からなる第１絶縁膜１０３を成膜する（図６Ｂ参照）。
【００７７】
続いて、基板１０１の全面に３５０℃程度の熱処理を加え、フォトリソグラフィ法及びウェットエッチングを行い、第１絶縁膜１０３をパターンニングする。これにより、ＴＦＴ領域のドレイン電極１３ｄの上にコンタクトホールＣＨ１が形成され、端子領域のソース層１００の上に、第１絶縁膜１０３の開口１０３ａが形成される（６Ｃ参照）。
【００７８】
次に、第１絶縁膜１０３の上に、例えば、スリットコーティング法により、アクリル系樹脂又はシロキサン系樹脂からなる第２絶縁膜１０４を塗布する（図６Ｄ参照）。
【００７９】
そして、フォトリソグラフィ法により、ＴＦＴ領域におけるコンタクトホールＣＨ１の上に、第２絶縁膜１０４の開口１０４ａを形成し、端子領域の第２絶縁膜１０４を除去する（図６Ｅ参照）。
【００８０】
続いて、ＴＦＴ領域における第２絶縁膜１０４を覆うように、ＴＦＴ領域及び端子領域に、例えば、スパッタリング法により、モリブデンナイトライド（ＭｏＮ）からなる金属膜１４０を形成する（図６Ｆ参照）。
【００８１】
そして、フォトリソグラフィ法及びウェットエッチングを行い、金属膜１４０をパターンニングする。これにより、ＴＦＴ領域における第２絶縁膜１０４の上に、コンタクトホールＣＨ１を介してドレイン電極１３ｄと接続された下部電極１４ａが形成される。また、端子領域における第１絶縁膜１０３の上に、開口１０３ａを介してソース層１００と接続された下部電極層１４０１が形成される。このとき、端子領域に下部電極層１４０１が形成されるため、下部電極１４ａを形成する際のウェットエッチングによって、端子領域におけるソース層１００はエッチングされず、消失しない。続いて、下部電極１４ａ、下部電極層１４０１を覆うように、例えば、プラズマＣＶＤ法により、ｎ型非晶質半導体層１５１、真性非晶質半導体層１５２、ｐ型非晶質半導体層１５３を順に成膜する。そして、ｐ型非晶質半導体層１５３の上に、例えば、ＩＴＯからなる透明導電膜２４０を成膜する（図６Ｇ参照）。
【００８２】
その後、フォトリソグラフィ法及びドライエッチングを行い、透明導電膜２４０をパターンニングする。これにより、ＴＦＴ領域におけるｐ型非晶質半導体層１５３の上に上部電極１４ｂが形成され、端子領域におけるｐ型非晶質半導体層１５３、真性非晶質半導体層１５２、ｎ型非晶質半導体層１５３、透明導電膜２４０は除去される。（図６Ｈ参照）。
【００８３】
続いて、フォトリソグラフィ法及びドライエッチングを行い、ｐ型非晶質半導体層１５３、真性非晶質半導体層１５２、ｎ型非晶質半導体層１５３をパターンニングする。これにより、ＴＦＴ領域には、下部電極１４ａよりもｘ軸方向の幅が小さく、上部電極１４ｂよりもｘ軸方向の幅が大きい光電変換層１５が形成される。（図６Ｉ参照）。
【００８４】
次に、光電変換層１５を覆うように、ＴＦＴ領域及び端子領域に、例えば、プラズマＣＶＤ法により、窒化ケイ素（ＳｉＮ）からなる第３絶縁膜１０５を成膜する（図６Ｊ参照）。
【００８５】
その後、フォトリソグラフィ法及びウェットエッチングを行い、第３絶縁膜１０５をパターニングする。これにより、ＴＦＴ領域における上部電極１４ｂの上に第３絶縁膜１０５を貫通するコンタクトホールＣＨ２が形成される。また、端子領域における下部電極層１４０１の上に、開口１０３ａと重なる位置に第３絶縁膜１０５の開口１０５ａが形成される。これにより、端子領域に、開口１０３ａ及び開口１０５ａを含むコンタクトホールＣＨ３が形成される（図６Ｋ参照）。
【００８６】
続いて、第３絶縁膜１０５を覆うように、例えば、スリットコーティング法により、アクリル系樹脂又はシロキサン系樹脂からなる第４絶縁膜１０６を形成する（図６Ｌ参照）。
【００８７】
その後、フォトリソグラフィ法及びウェットエッチングを行い、第４絶縁膜１０６をパターニングする。これにより、ＴＦＴ領域におけるコンタクトホールＣＨ２の上に、第４絶縁膜１０６の開口１０６ａが形成され、端子領域における第４絶縁膜１０６が除去される（図６Ｍ参照）。
【００８８】
次に、ＴＦＴ領域の第４絶縁膜１０６、端子領域における第３絶縁膜１０５を覆うように、例えば、スパッタリング法により、モリブデンナイトライド（ＭｏＮ）と、アルミニウム（Ａｌ）と、チタン（Ｔｉ）とを順に積層した金属膜１６０を成膜する（図６Ｎ参照）。
【００８９】
そして、フォトリソグラフィ法及びウェットエッチングを行い、金属膜１６０をパターンニングする。これにより、ＴＦＴ領域にはバイアス配線１６が形成され、端子領域にはコンタクトホールＣＨ３において下部電極層１４０１と接続されたバイアス配線層１６０１が形成される（図６Ｏ参照）。端子領域には、下部電極層１４０１と接続されたバイアス配線層１６０１が形成されるため、端子領域におけるソース層１００は、下部電極層１４０１及びバイアス配線層１６０１によって覆われる。そのため、バイアス配線１６を形成する際のウェットエッチングによって、端子領域におけるソース層１００がエッチングされず、消失しない。
【００９０】
続いて、ＴＦＴ領域の第４絶縁膜１０６及びバイアス配線１６、端子領域における第３絶縁膜１０５及びバイアス配線層１６０１を覆うように、例えば、スパッタリング法により、ＩＴＯからなる透明導電膜１７０を成膜する（図６Ｐ参照）。
【００９１】
そして、フォトリソグラフィ法及びドライエッチングを行い、透明導電膜１７０をパターンニングする。これにより、ＴＦＴ領域においてバイアス配線１６と接続され、コンタクトホールＣＨ２を介して上部電極１４ｂと接続された透明導電膜１７が形成される。また、端子領域において、コンタクトホールＣＨ３において、バイアス配線層１６０１と接続された透明導電膜１７０１が形成される（図６Ｑ参照）。
【００９２】
次に、ＴＦＴ領域及び端子領域における透明導電膜１７、１７０１を覆うように、例えば、プラズマＣＶＤ法により、窒化ケイ素（ＳｉＮ）からなる第５絶縁膜１０７を成膜する（図６Ｒ参照）。
【００９３】
そして、フォトリソグラフィ法及びウェットエッチングを行い、第５絶縁膜１０７をパターニングする。これにより、端子領域における透明導電膜１７０１の上において、コンタクトホールＣＨ３が設けられた領域に第５絶縁膜１０７の開口１０７ａが形成される（図６Ｓ参照）。
【００９４】
続いて、第５絶縁膜１０７の上に、例えば、スリットコーティング法により、アクリル系樹脂又はシロキサン系樹脂からなる第６絶縁膜１０８を塗布する（図６Ｔ参照）。
【００９５】
その後、フォトリソグラフィ法及びドライエッチングを行うことにより、端子領域における第６絶縁膜１０８をパターンニングし、第６絶縁膜１０８を除去する（図６Ｕ参照）。
【００９６】
以上が、第１実施形態における撮像パネル１の製造方法である。本実施形態では、端子３１〜３３は共通の構造を有する。これら端子が形成される端子領域には、パッド部分となるソース層１００の上のコンタクトホールＣＨ３において、パッド部分のカバー層として、下部電極層１４０１とバイアス配線層１６０１と透明導電膜１７０１とが重なって配置される。ソース層１００は、下部電極１４ａやバイアス配線１６と同じ材料を含むため、ソース層１００の表面が下部電極層１４０１やバイアス配線層１６０１によって覆われていない場合、下部電極１４ａやバイアス配線１６を形成する際のウェットエッチングによってソース層１００がエッチングされる。上述の通り、第１実施形態では、端子領域におけるソース層１００は、下部電極層１４０１とバイアス配線層１６０１によって覆われるため、下部電極１４ａやバイアス配線１６を形成する際にウェットエッチングを行ってもソース層１００は消失しない。よって、ＴＦＴ領域の製造工程において各端子を確実に形成することができる。
【００９７】
また、本実施形態における端子３１〜３３は、１つのコンタクトホールＣＨ３において、ソース層１００、下部電極層１４０１、バイアス配線層１６０１、及び透明導電膜１７０１が重なって形成されている。つまり、これら各端子は、各層を接続するためのコンタクトホールが共通である。これに対し、例えば、ソース層１００と下部電極層１４０１、下部電極層１４０１とバイアス配線層１６０１、及びバイアス配線層１６０１と透明導電膜１７０１のそれぞれを接続するためのコンタクトホールが異なる位置に形成される場合、各層のつなぎ替えが生じる。この場合、各層のつなぎ替えによって端子に接続不良が生じやすいが、本実施形態では、このような各層のつなぎ替えが無いため、端子における接続不良が生じにくい。
【００９８】
（Ｘ線撮像装置１０００の動作）
ここで、図１に示すＸ線撮像装置１０００の動作について説明しておく。まず、Ｘ線源３からＸ線が照射される。このとき、制御部２は、バイアス配線１６（図３Ａ等参照）に所定の電圧（バイアス電圧）を印加する。Ｘ線源３から照射されたＸ線は、被写体Ｓを透過し、シンチレータ１Ａに入射する。シンチレータ１Ａに入射したＸ線は蛍光（シンチレーション光）に変換され、撮像パネル１にシンチレーション光が入射する。撮像パネル１における各画素に設けられたフォトダイオード１２にシンチレーション光が入射すると、フォトダイオード１２により、シンチレーション光の光量に応じた電荷に変化される。フォトダイオード１２によって変換された電荷に応じた信号は、ゲート制御部２Ａからゲート配線１１を介して出力されるゲート電圧（プラスの電圧）によってＴＦＴ１３（図３Ａ等参照）がＯＮ状態となっているときに、ソース配線１０を通じて信号読出部２Ｂ（図２等参照）により読み出される。そして、読み出された信号に応じたＸ線画像が、制御部２において生成される。
【００９９】
［変形例］
上述した第１実施形態におけるＧ端子３１、Ｓ端子３２、及びＢ端子３３は、端子のパッド部分にソース層１００が設けられる例を説明したが、ソース層１００に替えて、ゲート電極１３ａと同じ材料からなるゲート層を用いてもよい。
【０１００】
図７は、本変形例におけるＧ端子３１１、Ｓ端子３１２、及びＢ端子３１３の構造を示す断面図である。図７において、第１実施形態と同様の構成には第１実施形態と同じ符号が付されている。
【０１０１】
図７に示すように、本変形例のＧ端子３１１、Ｓ端子３１２、及びＢ端子３１３は、基板１０１上に、ゲート電極１３ａ及びゲート配線１１と同じ材料からなるゲート層１１０が配置され、ゲート層１１０の上には、ゲート絶縁膜１０２が離間して配置されている。ゲート絶縁膜１０２の上には、第１絶縁膜１０３が配置され、ゲート絶縁膜１０２と第１絶縁膜１０３とを貫通する開口ＣＨａが形成されている。コンタクトホールＣＨ３１を介してゲート層１１０と接するように、第１絶縁膜１０３の上に下部電極層１４０１が配置されている。第１絶縁膜１０３、下部電極層１４０１の上には、開口ＣＨａと重なる位置に開口１０５ａを有する第３絶縁膜１０５が配置され、開口ＣＨａ及び１０５ａからなるコンタクトホールＣＨ３１が形成されている。また、第３絶縁膜１０５の上には、コンタクトホールＣＨ３１において下部電極層１４０１と接続されたバイアス配線層１６０１が配置されている。第３絶縁膜１０５の上には、バイアス配線層１６０１を覆うように、透明導電膜１７０１が配置され、透明導電膜１７０１の上において、コンタクトホールＣＨ３１より外側に第５絶縁膜１０７が配置されている。
【０１０２】
本変形例では、ゲート層１１０の形成後、ゲート層１１０を覆うようにゲート絶縁膜１０２が形成され、ゲート絶縁膜１０２の上にソース電極１３ｃ及びドレイン電極１３ｄを構成する金属膜が形成される。端子領域に設けられるソース電極１３ｃ及びドレイン電極１３ｄを構成する金属膜は、ソース電極１３ｃ及びドレイン電極１３ｄを形成する際のウェットエッチングによって除去される。このとき、ゲート層１１０の上にはゲート絶縁膜１０２が設けられているため、ウェットエッチングによってゲート層１１０は消失しない。
【０１０３】
なお、この場合、ゲート層１１０とゲート配線１１とが同じ材料で構成されるため、Ｇ端子３１１とゲート配線１１と接続するためのコンタクトが必要ない。一方、Ｓ端子３１２は、Ｓ端子３１２におけるゲート層１１０とソース配線１０とを接続するため、図５Ｂに示したＳ−Ｇコンタクト４０Ａと同様のＳ−Ｇコンタクトに接続される。Ｂ端子３１３は、ゲート層１１０とバイアス配線１６とを接続するコンタクト（Ｇ−Ｂコンタクト）に接続される。
【０１０４】
図８は、Ｇ−Ｂコンタクトの構造を示す断面図である。図８に示すように、Ｇ−Ｂコンタクト４０Ｃは、ゲート配線１１と同じ材料からなるゲート層１１０ｂと、バイアス配線１６と同じ材料からなる透明導電膜１６０ｂとが、コンタクトホールＣＨ４ｃを介して接続されている。ゲート層１１０ｂ上には、ゲート絶縁膜１０２、第１絶縁膜１０３、第２絶縁膜１０４、第３絶縁膜１０５、第４絶縁膜１０６、第５絶縁膜１０７、及び第６絶縁膜１０８が順に積層されている。コンタクトホールＣＨ４ｃは、ゲート層１１０ｂの上において、ゲート絶縁膜１０２、第１絶縁膜１０３、第２絶縁膜１０４、第３絶縁膜１０５、第４絶縁膜１０６、及び第５絶縁膜１０７を貫通する。
【０１０５】
本変形例において、各端子３１１〜３１３におけるゲート層１１０、つまりパッド部分は、下部電極層１４０１及びバイアス配線層１６０１を含むカバー層に覆われる。そのため、ゲート層１１０に、下部電極１４ａやバイアス配線１６と同じ材料が含まれる場合であっても、下部電極１４ａやバイアス配線１６を形成する際のウェットエッチングによってゲート層１１０が消失しない。また、ゲート層１１０は、ソース層１００よりも下層に設けられるため、第１実施形態よりも、ゲート層１１０、下部電極層１４０１、バイアス配線１６、及び透明導電膜１７０１の接続部分が下層に設けられる。そのため、撮像パネル作製時に生じるキズ等の影響を接続部分に受けにくくすることができる。
【０１０６】
［第２実施形態］
本実施形態におけるＳ端子及びＢ端子は、上述した第１実施形態におけるＳ端子３２及びＢ端子３３（図５Ａ参照）と共通の構造を有し、Ｇ端子は、Ｓ端子及びＢ端子と異なる構造を有する。
【０１０７】
図９は、本実施形態におけるＧ端子の断面図である。図９に示すように、本実施形態におけるＧ端子３２１は、上述した第１実施形態の変形例と同様の端子構造を有する。つまり、Ｇ端子３２１は、パッド部分にゲート層１１０が用いられる。この場合、ゲート層１１０とゲート配線１１とは同じ材料で構成されるため、Ｇ端子３２１は、ゲート配線１１と接続するためのコンタクトが必要ない。
【０１０８】
以上、本発明の実施の形態を説明したが、上述した実施の形態は本発明を実施するための例示に過ぎない。よって、本発明は上述した実施の形態に限定されることなく、その趣旨を逸脱しない範囲内で上述した実施の形態を適宜変形して実施することが可能である。以下、変形例を説明する。
【０１０９】
（１）本変形例では、上述した第１実施形態の変形例（図７参照）と異なる構造のカバー層に関し、上述した第１実施形態の変形例と異なる構成を主に説明する。
【０１１０】
図１０は、本変形例におけるＧ端子、Ｓ端子、及びＢ端子の構造例を示す断面図である。本変形例におけるＧ端子３４１、Ｓ端子３４２、及びＢ端子３４３は、パッド部分となるゲート層１１０のカバー層として、さらに、ゲート層１１０と下部電極層１４０１との間に、ソース電極１３ｃ、ドレイン電極１３ｄ及びソース配線１０と同じ材料からなるソース層１００ｃを備える。ソース層１００ｃは、ゲート絶縁膜１０２の上に形成され、ゲート絶縁膜１０２に設けられた開口１０２ａを介してゲート層１１０と接続されている。ゲート絶縁膜１０２の開口１０２ａは、ゲート絶縁膜１０２を形成後、フォトリソグラフィ法を用い、ドライエッチングを行うことにより形成される。
【０１１１】
第１絶縁膜１０３は、ゲート絶縁膜１０２及びソース層１００ｃの上において開口１０２ａより外側に設けられ、開口１０２ａと重なる位置に開口１０３ａを有する。下部電極層１４０１は、開口１０３ａにおいてソース層１００ｃと接続するように、第１絶縁膜１０３の上に設けられる。第１絶縁膜１０３、下部電極層１４０１の上には、開口１０２ａ及び１０３ａと重なる位置に開口１０５ａを有する第３絶縁膜１０５が配置される。開口１０２ａ、１０３ａ、及び１０５ａによりコンタクトホールＣＨ３２が形成される。
【０１１２】
本変形例においても、ゲート層１１０からなるパッド部分は、ソース層１００ｃ、下部電極層１４０１及びバイアス配線層１６０１を含むカバー層で覆われるため、アクティブ領域を形成する工程のエッチングによってパッド部分が消失しない。
【０１１３】
なお、上記ゲート層１００は、上層にモリブデンナイトライド（ＭｏＮ）と下層にアルミニウム（Ａｌ）とが積層された構造であったが、上層にタングステン（Ｗ）、下層に窒化タンタル（ＴａＮ）を積層した構造でもよい。また、上記ソース層１００ｃは、上層にモリブデンナイトライド（ＭｏＮ）、中間層にアルミニウム（Ａｌ）、下層にモリブデンナイトライド（ＭｏＮ）が積層された構造であったが、上層に銅（Ｃｕ）、下層にチタン（Ｔｉ）を積層した構造でもよい。また、上記バイアス配線層１６０１は、上層にモリブデンナイトライド（ＭｏＮ）、中間層にアルミニウム（Ａｌ）、下層にモリブデンナイトライド（ＭｏＮ）が積層された構造であったが、上層にモリブデンニオブ（ＭｏＮｂ）、中間層にアルミニウム（Ａｌ）とネオジム（Ｎｄ）の合金、下層にモリブデンニオブ（ＭｏＮｂ）とを積層した構造でもよい。この場合、ゲート層１００のエッチングには、塩素系ガスとフッ素系ガスとを混合したドライエッチングを行い、ソース層１００ｃのエッチングは、混酸液によるウェットエッチングと、塩素系ガスを用いたドライエッチングとを行う。また、下部電極層１４０１とバイアス配線層１６０１のエッチングには、ソース層と同様の混酸液を用いたウェットエッチングを行うようにする。
【０１１４】
（２）本変形例では、上述した第１実施形態の変形例（図７参照）とは異なる製法でＧ端子、Ｓ端子、及びＢ端子を形成する例を説明する。以下、主に、上述した第１実施形態の変形例と異なる構成について説明する。
【０１１５】
上述した第１実施形態の変形例では、図７におけるゲート層１１０は、モリブデンナイトライド（ＭｏＮ）とアルミニウム（Ａｌ）とが積層された構造であったが、本変形例では、上層のモリブデンナイトライド（ＭｏＮ）に替えてチタン（Ｔｉ）を用いる。また、ゲート層１１０を形成後、ゲート絶縁膜１０２を形成し、その後、ソース電極１３ｃ及びドレイン電極１３ｄを形成する工程（図６Ｃ参照）において、酢酸、硝酸、リン酸を用いたエッチング液によりウェットエッチングを行う。チタン（Ｔｉ）は、ソース電極１３ｃ及びドレイン電極１３ｄに用いられるモリブデンナイトライド（ＭｏＮ）とアルミニウム（Ａｌ）に対してエッチング選択性が高いため、ゲート層１１０はウェットエッチングによって消失しない。
【０１１６】
なお、上述した第１実施形態の変形例と同じゲート層１１０を用いる場合において、ソース電極１３ｃ及びドレイン電極１３ｄとして、上層にモリブデンナイトライド（ＭｏＮ）、中間層にアルミニウム（Ａｌ）、下層にチタン（Ｔｉ）を積層し、ウェットエッチング及びドライエッチングとを行うことでゲート層１１０を消失させないようにしてもよい。この場合、下層に設けられるチタン（Ｔｉ）の膜厚は８０ｎｍ以下が好ましい。
【０１１７】
つまり、ソース電極１３ｃ及びドレイン電極１３ｄを形成する際、上層と中間層に形成されるモリブデンナイトライド（ＭｏＮ）とアルミニウム（Ａｌ）を、例えば酢酸、硝酸、リン酸を用いたエッチング液によりウェットエッチングする。その後、下層に形成されたチタン（Ｔｉ）を、例えば塩素系ガスを用いてドライエッチングする。ドライエッチングに対し、ゲート層１１０の上層のモリブデンナイトライド（ＭｏＮ）はチタン（Ｔｉ）よりもエッチング選択性が高い。また、ソース電極１３ｃ及びドレイン電極１３ｄに用いられる下層のチタン（Ｔｉ）は薄膜であり、エッチング時間が短いため、ゲート層１１０からなるパッド部分はドライエッチングによって消失しない。
【０１１８】
（３）上述した第１実施形態の変形例（図７参照）では、Ｇ端子、Ｓ端子、及びＢ端子において、カバー層に下部電極層が含まれる例を説明した。本変形例では下部電極層に替えて、ソース電極１３ｃ、ドレイン電極１３ｄ及びソース配線１０と同じ材料からなるソース層が設けられる例を説明する。以下、主として第１実施形態の変形例と異なる構成について説明する。
【０１１９】
図１１は、本変形例におけるＧ端子、Ｓ端子、及びＢ端子の構造例を示す断面図である。本変形例におけるＧ端子３５１、Ｓ端子３５２、及びＢ端子３５３は、パッド部分となるゲート層１１０の上に、ゲート絶縁膜１０２の開口１０２ａを介してゲート層１１０と接続されたソース層１００ｄが設けられている。
【０１２０】
ソース電極１３ｃ、ドレイン電極１３ｄ及びソース配線１０は、上層にモリブデンナイトライド（ＭｏＮ）、中間層にアルミニウム（Ａｌ）、下層にチタン（Ｔｉ）が積層された積層構造を有する。
【０１２１】
ソース層１００ｄは、下部電極１４ａを形成する際のウェットエッチングによって、上層のモリブデンナイトライド（ＭｏＮ）と中間層のアルミニウム（Ａｌ）が消失するため、下層のチタン（Ｔｉ）で構成される。
【０１２２】
つまり、ゲート絶縁膜１０２の上に、上層にモリブデンナイトライド（ＭｏＮ）、中間層にアルミニウム（Ａｌ）、下層にチタン（Ｔｉ）からなるソース層１００ｄを形成後、ソース層１００ｄの上に、開口１０２ａと重なる位置に開口１０３ａを有する第１絶縁膜１０３を形成する。その後、第１絶縁膜１０３の上に下部電極１４を構成する金属膜１４０（図６Ｆ参照）を形成し、端子領域における金属膜１４０を、例えば酢酸、硝酸、リン酸を用いたエッチング液によってウェットエッチングする。このとき、ソース層１００ｄにおける上層のモリブデンナイトライド（ＭｏＮ）と中間層のアルミニウム（Ａｌ）が消失する。一方、下層のチタン（Ｔｉ）はモリブデンナイトライド（ＭｏＮ）とアルミニウム（Ａｌ）に対してエッチング選択性が高いため残存する。よって、ゲート層１１０からなるパッド部分も消失しない。
【０１２３】
また、このウェットエッチングによって、第１絶縁膜１０３の開口１０３ａ側の端部がサイドエッチングされ、第１絶縁膜１０３の開口１０３ａ側の端部はオーバーハング形状となる。
【０１２４】
第３絶縁膜１０５は、第１絶縁膜１０３の開口１０３ａよりも内側に開口１０５ａを有する。第３絶縁膜１０５の開口１０５ａが第１絶縁膜１０３の開口１０３ａよりも外側に形成される場合、オーバーハング形状の部分において、バイアス配線層１６０１と透明導電膜１７０１が断線しやすくなる。そのため、このように構成することで、バイアス配線層１６０１及び透明導電膜１７０１の断線を防止することができる。
【０１２５】
なお、第３絶縁膜１０５の膜厚は、ソース層１００ｄにおいて消失する上層と中間層とを合わせた膜厚よりも厚い方が好ましい。このように構成することで、バイアス配線層１６０１と透明導電膜１７０１の断線を防止することができる。また、バイアス配線層１６０１を構成するモリブデンナイトライド（ＭｏＮ）、アルミニウム（Ａｌ）、モリブデンナイトライド（ＭｏＮ）は、エッチング前のソース層１００ｄのモリブデンナイトライド（ＭｏＮ）及びアルミニウム（Ａｌ）よりも膜厚が厚い方が好ましい。このように構成することで、バイアス配線層１６０１及び透明導電膜１７０１の断線をより防止することができる。
【０１２６】
この例において、ソース電極１３ｃ、ドレイン電極１３ｄ、ソース配線１０、及びソース層１００ｄにチタン（Ｔｉ）が含まれる例を説明したが、チタン（Ｔｉ）に替えて、タンタル（Ｔａ）、タングステン（Ｗ）、及びチタン（Ｔｉ）を含む合金、又は、タンタル（Ｔａ）を含む合金、タングステン（Ｗ）を含む合金が含まれてもよい。
【０１２７】
（４）上記変形例（３）では、ソース電極１３ｃ、ドレイン電極１３ｄ及びソース配線１０として、上層にモリブデンナイトライド（ＭｏＮ）、中間層にアルミニウム（Ａｌ）、下層にチタン（Ｔｉ）を積層した構造であったが、本変形例では、上層にチタン（Ｔｉ）を積層する例を説明する。
【０１２８】
図１２は、本変形例におけるＧ端子、Ｓ端子、及びＢ端子の構造例を示す断面図である。本変形例におけるＧ端子３６１、Ｓ端子３６２、及びＢ端子３６３は、ゲート層１１０の上に、ゲート絶縁膜１０２の開口１０２ａを介してゲート層１１０と接続されたソース層１００ｅが設けられている。ソース層１００ｅは、上層にチタン（Ｔｉ）、中間層にアルミニウム（Ａｌ）、下層にチタン（Ｔｉ）が積層された構造を有する。
【０１２９】
この場合、ソース層１００ｅを形成後、ソース層１００ｅの上に、開口１０２ａと重なる位置に開口１０３ａを有する第１絶縁膜１０３を形成する。その後、第１絶縁膜１０３の上に下部電極１４ａを構成する金属膜１４０（図６Ｆ参照）を形成し、端子領域における金属膜１４０をウェットエッチングする。金属膜１４０は、モリブデンナイトライド（ＭｏＮ）で構成されており、例えば酢酸、硝酸、リン酸を用いたエッチング液でエッチングする。ウェットエッチングに対し、ソース層１００ｅの上層のチタン（Ｔｉ）はエッチング選択性が高いため、ソース層１００ｅは消失せず、ゲート層１１０からなるパッド部分も消失しない。
【０１３０】
なお、この例においてソース電極１３ｃ、ドレイン電極１３ｄ、ソース配線１０、及びソース層１００ｅにはチタン（Ｔｉ）が含まれる例を説明したが、チタン（Ｔｉ）に替えて、タンタル（Ｔａ）、タングステン（Ｗ）、及びチタン（Ｔｉ）を含む合金、又は、タンタル（Ｔａ）を含む合金、タングステン（Ｗ）を含む合金でが含まれてもよい。
【０１３１】
また、下部電極１４ａを構成する金属膜１４０として、上層にモリブデンナイトライド（ＭｏＮ）、下層にチタン（Ｔｉ）を積層し、ソース層１００ｅの上層及び下層のチタン（Ｔｉ）に替えてモリブデンナイトライド（ＭｏＮ）を用いてもよい。金属膜１４０の下層の膜厚は８０ｎｍ以下が好ましい。
【０１３２】
この場合には、金属膜１４０における上層のモリブデンナイトライド（ＭｏＮ）を例えば酢酸、硝酸、リン酸を用いたエッチング液でウェットエッチングし、その後、例えば塩素系ガスを用いたドライエッチングを行い、金属膜１４０における下層のチタン（Ｔｉ）を除去する。ドライエッチングに対し、ソース層１００ｅの上層のモリブデンナイトライド（ＭｏＮ）はチタン（Ｔｉ）よりもエッチング選択性が高い。また、金属膜１４０の下層のチタン（Ｔｉ）は薄膜であり、エッチング時間も短い。そのため、金属膜１４０のエッチングによって、ソース層１００ｅは消失せず、ゲート層１１０からなるパッド部分も消失しない。
【０１３３】
（５）上述した第１実施形態の変形例（図７参照）では、Ｇ端子、Ｓ端子、及びＢ端子に、ゲート層１１０からなるパッド部分を覆うカバー層として、バイアス配線層が含まれる例を説明した。本変形例ではバイアス配線層に替えて、ソース電極１３ｃ、ドレイン電極１３ｄ及びソース配線１０と同じ材料からなるソース層がカバー層に含まれる例を説明する。以下、主として第１実施形態の変形例と異なる構成について説明する。
【０１３４】
図１３は、本変形例におけるＧ端子、Ｓ端子、及びＢ端子の構造例を示す断面図である。本変形例におけるＧ端子３７１、Ｓ端子３７２、及びＢ端子３７３は、ゲート層１１０の上に、ゲート絶縁膜１０２の開口１０２ａを介してゲート層１１０と接続されたソース層１００ｆが設けられている。
【０１３５】
ソース電極１３ｃ、ドレイン電極１３ｄ及びソース配線１０に用いられる材料は、第１実施形態の変形例と同様であり、ソース層１００ｆは、上層にモリブデンナイトライド（ＭｏＮ）、中間層にアルミニウム（Ａｌ）、下層にモリブデンナイトライド（ＭｏＮ）が積層された構造を有する。
【０１３６】
ソース層１００ｆの上には、開口１０２ａと重なる位置に開口１０３ａを有する第１絶縁膜１０３が設けられている。第１絶縁膜１０３の上には、開口１０３ａにおいてソース層１００ｆと接続された下部電極層１４０１ｆが設けられている。下部電極層１４０１ｆは、下部電極１４ａと同じ材料で構成され、本変形例ではチタン（Ｔｉ）からなる。
【０１３７】
下部電極層１４０１ｆの上には、開口１０３ａより内側に開口１０５ａを有する第３絶縁膜１０５が配置されている。開口１０２ａ、１０３ａ、及び１０５ａは平面視で重なるように形成される。第３絶縁膜１０５の上には、開口１０５ａを介してソース層１００ｆと接続された透明導電膜１７０１が配置され、透明導電膜１７０１の上には、コンタクトホールＣＨ３５の外側に第５絶縁膜１０７が設けられる。
【０１３８】
この場合、下部電極１４ａを形成する際、図６Ｆの工程において、下部電極１４ａを構成する金属膜１４０を塩素系ガスを用いてドライエッチングして、ＴＦＴ領域に下部電極１４ａを形成し、端子領域に下部電極層１４０１ｆを形成する。
【０１３９】
その後、図６Ｋ〜６Ｍと同様の工程を行い、下部電極層１４０１ｆの上に、開口１０５ａを有する第５絶縁膜１０７を形成する。そして、図６Ｎと同様の工程を行い、バイアス配線１６を構成する透明導電膜１６０を成膜し、透明導電膜１６０を例えば酢酸、硝酸、リン酸を用いたエッチング液によってウェットエッチングする。これにより、ＴＦＴ領域にバイアス配線１６が形成され、端子領域の透明導電膜１６０が除去される。このとき、ウェットエッチングに対し、下部電極層１４０１ｆのチタン（Ｔｉ）は、透明導電膜１６０のモリブデンナイトライド（ＭｏＮ）よりもエッチング選択性が高いため、下部電極層１４０１ｆは消失しない。つまり、アクティブ領域を形成する際のエッチングによってカバー層が消失せず、ゲート層１１０からなるパッド部分も消失しない。
【０１４０】
なお、この例において下部電極１４ａ及び下部電極層１４０１ｆにはチタン（Ｔｉ）が含まれる例を説明したが、チタン（Ｔｉ）に替えて、タンタル（Ｔａ）、タングステン（Ｗ）、及びチタン（Ｔｉ）を含む合金、又は、タンタル（Ｔａ）を含む合金、タングステン（Ｗ）を含む合金でが含まれてもよい。
【０１４１】
また、上記の例において、下部電極１４ａ及び下部電極層１４０１ｆを構成する金属膜１４０として、チタン（Ｔｉ）に替えてモリブデンナイトライド（ＭｏＮ）を用いてもよい。また、バイアス配線１６を構成する透明導電膜１６０として、上層にモリブデンナイトライド（ＭｏＮ）、中間層にアルミニウム（Ａｌ）、下層にチタン（Ｔｉ）を積層してもよい。透明導電膜１６０の下層の膜厚は８０ｎｍ以下が好ましい。
【０１４２】
この場合には、下部電極１４ａを構成する金属膜１４０をウェットエッチングし、バイアス配線１６を形成する際、例えば酢酸、硝酸、リン酸を用いたエッチング液でエッチングする。これにより、透明導電膜１６０の上層と中間層のモリブデンナイトライド（ＭｏＮ）とアルミニウム（Ａｌ）とが除去される。その後、塩素系ガスを用いたドライエッチングを行い、下層のチタン（Ｔｉ）を除去する。ドライエッチングに対し、下部電極層１４０１ｆの上層のモリブデンナイトライド（ＭｏＮ）はチタン（Ｔｉ）よりもエッチング選択性が高い。また、透明導電膜１６０の下層のチタン（Ｔｉ）は薄膜であり、エッチング時間が短い。そのため、バイアス配線１６を形成する際のエッチングによって下部電極層１４０１ｆは消失しない。よって、アクティブ領域を形成する際のエッチングによってカバー層は消失せず、ゲート層１１０からなるパッド部分も消失しない。
【０１４３】
（６）上述した実施形態及び変形例では、カバー層に２つ以上の層が設けられる例を説明したが、カバー層には少なくとも１つの層が設けられていればよい。以下、その例について説明する。
【０１４４】
図１４は、本変形例におけるＧ端子、Ｓ端子、及びＢ端子の構造の一例を示す断面図である。図１４において、第１実施形態と同様の構成には、第１実施形態と同じ符号を付している。図１４に示すＧ端子３８１、Ｓ端子３８２、及びＢ端子３８３は、パッド部分であるゲート層１１０の上に、カバー層として、バイアス配線層１６０１ａが設けられ、コンタクトホールＣＨ３３を介して、ゲート層１１０とバイアス配線層１６０１ａと透明導電膜１７０１とが接続されている。
【０１４５】
ゲート層１１０は、ゲート電極１３ａと同じ材料で構成され、上層にモリブデンナイトライド（ＭｏＮ）、下層にアルミニウム（Ａｌ）が積層されて構成されている。
【０１４６】
バイアス配線層１６０１ａは、バイアス配線１６と同じ材料で構成され、この例において、上層にモリブデンナイトライド（ＭｏＮ）、中間層にアルミニウム（Ａｌ）、下層にモリブデンナイトライド（ＭｏＮ）が積層された構造を有する。
【０１４７】
本変形例の端子構造は、上述した第１実施形態と同様、アクティブ領域を作製する工程と同時に作製できる。この場合、図６Ａの工程と同様、ゲート層１１０を形成後、ゲート層１１０を覆うようにゲート絶縁膜１０２と半導体層１３０とを形成する。そして、図６Ｂの工程と同様、半導体層１３０がパターニングされ、端子領域の半導体層１３０が除去される。その後、ソース電極１３ｃ及びドレイン電極１３ｄを形成するための金属膜がゲート絶縁膜１０２の上に形成されるが、端子領域に設けられる金属膜は、ソース電極１３ｃ及びドレイン電極１３ｄを形成する際のウェットエッチングによって除去される。このとき、ゲート層１１０の上にはゲート絶縁膜１０２が設けられているため、ウェットエッチングによってゲート層１１０は消失しない。
【０１４８】
また、図６Ｄ及び６Ｅの工程と同様、ゲート絶縁膜１０２の上には第１絶縁膜１０３が形成され、第１絶縁膜１０３の上に第２絶縁膜１０４が形成されるが、端子領域に形成された第２絶縁膜１０４はウェットエッチングによって除去される。
【０１４９】
次に、図６Ｆの工程と同様、ＴＦＴ領域に下部電極１４を形成するための金属膜１４０が端子領域にも形成されるが、下部電極１４を形成するためのウェットエッチングによって端子領域の金属膜１４０は除去される。このとき、ゲート層１１０はゲート絶縁膜１０２と第１絶縁膜１０３によって覆われるため、このウェットエッチングによってゲート層１１０は消失しない。
【０１５０】
その後、図６Ｇ〜６Ｉの工程と同様、ＴＦＴ領域に光電変換層１５と上部電極１４ｂを形成するが、ゲート層１１０はゲート絶縁膜１０２と第１絶縁膜１０３によって覆われているため、これらを形成する際のエッチングによってゲート層１１０は消失しない。
【０１５１】
また、その後、図６Ｋの工程と同様、第３絶縁膜１０５が第１絶縁膜１０３の上に形成され、フォトリソグラフィ法及びウェットエッチングによって第３絶縁膜１０５をパターンニングする。これにより、端子領域において、ゲート層１１０の上に、第３絶縁膜１０５、第１絶縁膜１０３、及びゲート絶縁膜１０２を貫通するコンタクトホールＣＨ３３が形成される。
【０１５２】
図６Ｌから６Ｎの工程と同様、ＴＦＴ領域に第４絶縁膜１０６を形成し、バイアス配線１６を形成するための金属膜１６０がＴＦＴ領域と端子領域に形成される。フォトリソグラフィ法及びウェットエッチングによって金属膜１６０がパターンニングされ、ＴＦＴ領域の第４絶縁膜１０６の上にバイアス配線１６が形成される。このとき、端子領域において、コンタクトホールＣＨ３３を介してゲート層１１０と接続されたバイアス配線層１６０１ａが形成される。
【０１５３】
その後、図６Ｏ〜６Ｓと同様の工程を行うことで、端子領域には、バイアス配線層１６０１ａの上に、透明導電膜１７０１が形成され、透明導電膜１７０１の上において、コンタクトホールＣＨ３３の外側に第５絶縁膜１０７が形成される。
【０１５４】
なお、上記の例では、カバー層としてバイアス配線層１６０１ａを設ける例を説明したが、バイアス配線層に替えて、下部電極層又はソース層を設けるようにしてもよい。下部電極層をカバー層として設ける場合、バイアス配線１６を形成する際のエッチングによって下部電極層が消失しない材料を下部電極層に用いるようにすればよい。例えば、バイアス配線１６が上層にモリブデンナイトライド（ＭｏＮ）、中間層にアルミニウム（Ａｌ）、上層にモリブデンナイトライド（ＭｏＮ）を積層した構造である場合、下部電極１４の
材料として、上層にモリブデンナイトライド（ＭｏＮ）、下層にチタン（Ｔｉ）を積層してもよい。バイアス配線１６を形成する際のウェットエッチングによって、下部電極層の上層に設けられるモリブデンナイトライド（ＭｏＮ）は除去されるが、下層のチタン（Ｔｉ）はモリブデンナイトライド（ＭｏＮ）よりもエッチング選択性が高いため除去されず、パッド部分が消失しない。
【０１５５】
また、ソース層をカバー層として設ける場合、下部電極１４及びバイアス配線１６を形成する際のエッチングによって消失しない材料をソース層に用いるようにすればよい。例えば、バイアス配線１６が上層にモリブデンナイトライド（ＭｏＮ）、中間層にアルミニウム（Ａｌ）、下層にモリブデンナイトライド（ＭｏＮ）を積層した構造であり、下部電極１４が、モリブデンナイトライド（ＭｏＮ）からなる場合、ソース電極１３ｃの材料として、上層にチタン（Ｔｉ）、中間層にアルミニウム（Ａｌ）、下層にチタン（Ｔｉ）を積層してもよい。下部電極１４及びバイアス配線１６を形成する際のウェットエッチングに対し、ソース層の上層に設けられるチタン（Ｔｉ）は、モリブデンナイトライド（ＭｏＮ）よりもエッチング選択性が高いためエッチングされず、パッド部分は消失しない。
【０１５６】
図１４で例示した端子構造は、カバー層としてバイアス配線層１６０１ａのみが設けられているが、下部電極層のみが設けられていてもよい。図１５は、カバー層に下部電極層のみが設けられた端子構造を例示した断面図である。図１５において、第１実施形態と同じ構成には図１４と同様の符号を付している。
【０１５７】
図１５に示すＧ端子３９１、Ｓ端子３９２、及びＢ端子３９３は、パッド部分であるソース層１００の上に、カバー層として、下部電極層１４０１ｇが設けられ、コンタクトホールＣＨ３４において、ゲート層１１０と下部電極層１４０１ｇと透明導電膜１７０１とが接続されている。
【０１５８】
この例において、下部電極１４は、上層にモリブデンナイトライド（ＭｏＮ）、下層にチタン（Ｔｉ）が積層された構造を有する。下部電極層１４０１ｇは、下部電極１４を形成する工程で形成され、下部電極１４と同じ材料で構成されるが、下部電極１４を形成する際のエッチングにより、最終的にはチタン（Ｔｉ）のみで構成される。以下、この端子構造の作製方法について説明する。
【０１５９】
この場合、図６Ａから６Ｆと同様の工程を行うことで、端子領域には、第１絶縁膜１０３の開口１０３ａを介してソース層１００と接続された下部電極層１４０１ｇが形成される。このとき形成される下部電極層１４０１ｇは、下部電極１４と同様、上層にモリブデンナイトライド（ＭｏＮ）、下層にチタン（Ｔｉ）が積層された構造を有する。
【０１６０】
その後、図６Ｇから６Ｎと同様の工程を行い、ＴＦＴ領域及び端子領域にバイアス配線１６を形成するための金属膜１６０が形成された後、図６Ｏの工程における金属膜１６０のウェットエッチングにより、ＴＦＴ領域にバイアス配線１６が形成され、端子領域の金属膜１６０が除去される。金属膜１６０は、上層にモリブデンナイトライド（ＭｏＮ）、中間層にアルミニウム（Ａｌ）、下層にモリブデンナイトライド（ＭｏＮ）を積層した構造である。
【０１６１】
このとき、パッド部分であるソース層１００の上は下部電極層１４０１ｇに覆われており、金属膜１６０のウェットエッチングによって、端子領域の金属膜１６０が除去されるとともに、下部電極層１６０１ｇの上層に設けられたモリブデンナイトライド（ＭｏＮ）が除去される。下部電極層１６０１ｇの下層に設けられたチタン（Ｔｉ）は、ウェットエッチングに対し、モリブデンナイトライド（ＭｏＮ）よりもエッチング選択性が高いため残存する。よって、パッド部分であるソース層１００は、チタン（Ｔｉ）で構成された下部電極層１４０１ｇによって覆われるため、バイアス配線１６を形成する際のエッチングによって消失しない。その後、図６Ｑから６Ｕと同様の工程を行うことにより、Ｇ端子３９１、Ｓ端子３９２、及びＢ端子３９３が形成される。
【０１６２】
なお、上述した金属膜１６０の下層のモリブデンナイトライド（ＭｏＮ）をチタン（Ｔｉ）に替えてもよい。この場合、金属膜１６０をウェットエッチングすることにより、上層のモリブデンナイトライド（ＭｏＮ）と中間層のアルミニウム（Ａｌ）とをエッチングし、その後、塩素系ガスを用いてドライエッチングすることにより、金属膜１６０の下層のチタン（Ｔｉ）をエッチングする。このとき、パッド部分であるソース層１００は、下部電極層１４０１ｇによって覆われる。下部電極層１４０１ｇの上層に設けられたモリブデンナイトライド（ＭｏＮ）は、ドライエッチングに対し、金属膜１６０の下層のチタン（Ｔｉ）よりもエッチング選択性が高い。また、金属膜１６０の下層のチタン（Ｔｉ）は薄膜であり、エッチング時間が短いため、下部電極層１４０１ｇは消失しない。
【０１６３】
上記の図１５の例では、カバー層として下部電極層１４０１ｇを設ける例を説明したが、下部電極層に替えてバイアス配線層を設けてもよいし、下部電極層１４０１ｇとバイアス配線層とを設けてもよい。下部電極層に替えてバイアス配線層を形成する場合、図示は省略するが、下部電極１４を形成する前に、パッド部分となるソース層１００は第１絶縁膜１０３に覆われる。そのため、下部電極１４を形成する際のエッチングによってパッド部分は消失しない。
【０１６４】
（７）上述した実施形態及び変形例では、パッド部分にゲート層又はソース層を用いる例を説明したが、パッド部分の材料はこれに限定されない。例えば、パッド部分に、下部電極と同じ材料からなる下部電極層を用いてもよい。図１６は、パッド部分に下部電極層を用いた場合のＧ端子、Ｓ端子、Ｂ端子の断面図を示している。図１６に示すように、本変形例に係るＧ端子３１０１、Ｓ端子３１０２、Ｂ端子３１０３は、第１絶縁膜１０３の上に下部電極層１４０１が設けられ、下部電極層１４０１の上に開口１０５ａを有する第３絶縁膜１０５が設けられている。第３絶縁膜１０５の上には、開口１０５ａを介して下部電極層１４０１と接続された導電膜１７０１が設けられる。下部電極層１４０１は、バイアス配線層１６０１によって覆われるため、バイアス配線１６を形成する際のエッチングによって、下部電極層１４０１は消失しない。
【０１６５】
（８）上述した変形例において、ゲート電極、ソース電極、及びバイアス配線の材料として、低抵抗化を図るためにアルミニウム（Ａｌ）が含まれる例を説明したが、低抵抗化を図るための材料はアルミニウム（Ａｌ）に限定されない。例えば、アルミニウム（Ａｌ）に替えて、銅（Ｃｕ）を含んでもよいし、又は、銀（Ａｇ）とアルミニウム（Ａｌ）とを含む合金、銅（Ｃｕ）又は銀（Ａｇ）を含む合金を含んでもよい。
【図１】
0006796150.tif 000002
【図２】
0006796150.tif 000003
【図３Ａ】
0006796150.tif 000004
【図３Ｂ】
0006796150.tif 000005
【図４Ａ】
0006796150.tif 000006
【図４Ｂ】
0006796150.tif 000007
【図５Ａ】
0006796150.tif 000008
【図５Ｂ】
0006796150.tif 000009
【図５Ｃ】
0006796150.tif 000010
【図６Ａ】
0006796150.tif 000011
【図６Ｂ】
0006796150.tif 000012
【図６Ｃ】
0006796150.tif 000013
【図６Ｄ】
0006796150.tif 000014
【図６Ｅ】
0006796150.tif 000015
【図６Ｆ】
0006796150.tif 000016
【図６Ｇ】
0006796150.tif 000017
【図６Ｈ】
0006796150.tif 000018
【図６Ｉ】
0006796150.tif 000019
【図６Ｊ】
0006796150.tif 000020
【図６Ｋ】
0006796150.tif 000021
【図６Ｌ】
0006796150.tif 000022
【図６Ｍ】
0006796150.tif 000023
【図６Ｎ】
0006796150.tif 000024
【図６Ｏ】
0006796150.tif 000025
【図６Ｐ】
0006796150.tif 000026
【図６Ｑ】
0006796150.tif 000027
【図６Ｒ】
0006796150.tif 000028
【図６Ｓ】
0006796150.tif 000029
【図６Ｔ】
0006796150.tif 000030
【図６Ｕ】
0006796150.tif 000031
【図７】
0006796150.tif 000032
【図８】
0006796150.tif 000033
【図９】
0006796150.tif 000034
【図１０】
0006796150.tif 000035
【図１１】
0006796150.tif 000036
【図１２】
0006796150.tif 000037
【図１３】
0006796150.tif 000038
【図１４】
0006796150.tif 000039
【図１５】
0006796150.tif 000040
【図１６】
0006796150.tif 000041