(57)【特許請求の範囲】
【請求項１】
基板と、
ＡｌｘＧａｙＩｎｚＮ（ｘ+ｙ+ｚ＝１、ｙ＞０）の組成式で表される結晶を含有し、前記基板上に設けられたバッファ層と、
ＡｌｘＧａｙＩｎｚＮ（ｘ+ｙ+ｚ＝１、ｙ＞０、ｚ＞０）の組成式で表される結晶を含有し、前記バッファ層上に設けられたバックバリア層と、
ＡｌｘＧａｙＩｎｚＮ（ｘ+ｙ+ｚ＝１、ｙ＞０）の組成式で表される結晶を含有し、前記バックバリア層上に設けられたチャネル層と、
ＡｌｘＧａｙＩｎｚＮ（ｘ+ｙ+ｚ＝１、ｘ＞０）の組成式で表される結晶を含有し、前記チャネル層上に設けられた電子供給層と、
を備え、
前記チャネル層は、前記電子供給層側のチャネル層上層と前記バックバリア層側のチャネル層下層により構成されており、
前記チャネル層下層は、前記チャネル層上層よりＣの濃度が高く、
前記チャネル層下層は、Ｓｉを含み、
前記チャネル層下層のＳｉの濃度は、前記チャネル層下層のＣの濃度より高い
ことを特徴とするエピタキシャルウエハ。
【請求項２】
前記バックバリア層は、Ｓｉを含む
ことを特徴とする請求項１に記載のエピタキシャルウエハ。
【請求項３】
基板と、
ＡｌｘＧａｙＩｎｚＮ（ｘ+ｙ+ｚ＝１、ｙ＞０）の組成式で表される結晶を含有し、前記基板上に設けられたバッファ層と、
ＡｌｘＧａｙＩｎｚＮ（ｘ+ｙ+ｚ＝１、ｙ＞０、ｚ＞０）の組成式で表される結晶を含有し、前記バッファ層上に設けられたバックバリア層と、
ＡｌｘＧａｙＩｎｚＮ（ｘ+ｙ+ｚ＝１、ｙ＞０）の組成式で表される結晶を含有し、前記バックバリア層上に設けられたチャネル層と、
ＡｌｘＧａｙＩｎｚＮ（ｘ+ｙ+ｚ＝１、ｘ＞０）の組成式で表される結晶を含有し、前記チャネル層上に設けられた電子供給層と、
を備え、
前記チャネル層は、前記電子供給層側のチャネル層上層と前記バックバリア層側のチャネル層下層により構成されており、
前記チャネル層下層は、前記チャネル層上層よりＣの濃度が高く、
前記チャネル層下層は、Ｓｉを含み、
前記バックバリア層はＳｉおよびＣを含んでおり、
前記バックバリア層のＳｉの濃度は、前記バックバリア層のＣの濃度より高い
ことを特徴とするエピタキシャルウエハ。
【請求項４】
前記チャネル層における前記バックバリア層との間の界面から前記電子供給層との間の界面までの層厚は、１００ｎｍ以下である
ことを特徴とする請求項１から請求項３のいずれか一項に記載のエピタキシャルウエハ。
【請求項５】
前記バッファ層は、ＧａＮの組成式で表される結晶を含有し、
前記バックバリア層は、ＧａｙＩｎｚＮ（ｙ+ｚ＝１、ｙ＞０、ｚ＞０）の組成式で表される結晶を含有し、
前記チャネル層は、ＧａＮの組成式で表される結晶を含有している
ことを特徴とする請求項１から請求項４のいずれか一項に記載のエピタキシャルウエハ。
【請求項６】
請求項１から請求項５のいずれか一項に記載のエピタキシャルウエハと、
前記エピタキシャルウエハの前記電子供給層上に間隔を空けて配置されたソース電極およびドレイン電極と、
前記電子供給層上における前記ソース電極と前記ドレイン電極の間に配置されたゲート電極と、
を備えた半導体装置。
【請求項７】
基板を炉内に配置する配置ステップと、
前記基板上に、ＡｌｘＧａｙＩｎｚＮ（ｘ+ｙ+ｚ＝１、ｙ＞０）の組成式で表される結晶を含有するバッファ層を形成するバッファ層形成ステップと、
前記バッファ層上に、ＡｌｘＧａｙＩｎｚＮ（ｘ+ｙ+ｚ＝１、ｙ＞０、ｚ＞０）の組成式で表される結晶を含有するバックバリア層を形成するバックバリア層形成ステップと、
前記バックバリア層上に、ＡｌｘＧａｙＩｎｚＮ（ｘ+ｙ+ｚ＝１、ｙ＞０）の組成式で表される結晶を含有するチャネル層を成長させるチャネル層形成ステップと、
前記チャネル層上に、ＡｌｘＧａｙＩｎｚＮ（ｘ+ｙ+ｚ＝１、ｘ＞０）の組成式で表される結晶を含有する電子供給層を成長させる電子供給層形成ステップと、
を備え、
前記チャネル層形成ステップでは、前記チャネル層のうち前記バックバリア層側のチャネル層下層を形成する際の前記炉内の温度を、前記チャネル層のうち前記電子供給層側のチャネル層上層を形成する際の温度より低くし、
前記チャネル層形成ステップでは、前記チャネル層下層を形成する際に前記チャネル層下層に、前記チャネル層下層内でＳｉの濃度がＣの濃度より高くなるようにＳｉをドープする
ことを特徴とするエピタキシャルウエハの製造方法。
【請求項８】
前記チャネル層形成ステップでは、前記チャネル層下層を形成する際の前記炉内の圧力を、前記チャネル層上層を形成する際の前記炉内の圧力より低くする
ことを特徴とする請求項７に記載のエピタキシャルウエハの製造方法。
【請求項９】
前記チャネル層形成ステップでは、前記チャネル層下層を形成する際に前記炉内に供給するＶ族原料の供給モル流量を前記炉内に供給するＩＩＩ族原料の供給モル流量で除算した値であるＶ／ＩＩＩ比は、前記チャネル層上層を形成する際のＶ／ＩＩＩ比よりも低い
ことを特徴とする請求項７または請求項８に記載のエピタキシャルウエハの製造方法。
【請求項１０】
前記バックバリア層形成ステップでは、前記バックバリア層を形成する際に前記バックバリア層にＳｉをドープする
ことを特徴とする請求項７から請求項９のいずれか一項に記載のエピタキシャルウエハの製造方法。
【請求項１１】
前記バックバリア層形成ステップでは、前記バックバリア層を形成する際に前記バックバリア層に、前記バックバリア層内でＳｉの濃度がＣの濃度より高くなるようにＳｉをドープすることを特徴とする請求項１０に記載のエピタキシャルウエハの製造方法。
【請求項１２】
前記バッファ層は、ＧａＮの組成式で表される結晶を含有し、
前記バックバリア層は、ＧａｙＩｎｚＮ（ｙ+ｚ＝１、ｙ＞０、ｚ＞０）の組成式で表される結晶を含有し、
前記チャネル層は、ＧａＮの組成式で表される結晶を含有し、
前記電子供給層は、ＡｌｘＧａｙＮ（ｘ+ｙ＝１、ｘ＞０、ｙ＞０）の組成式で表される結晶を含有している
ことを特徴とする請求項７から請求項１１のいずれか一項に記載のエピタキシャルウエハの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、エピタキシャルウエハおよびその製造方法に関する、また、本開示は、エピタキシャルウエハを備えた半導体装置に関する。
【背景技術】
【０００２】
ＡｌｘＧａｙＩｎｚＮ（ｘ+ｙ+ｚ＝１、ｙ＞０、Ａｌｕｍｉｎｕｍ  Ｇａｌｌｉｕｍ  Ｉｎｄｉｕｍ  Ｎｉｔｒｉｄｅ）結晶を含有するエピタキシャルウエハを備えた半導体装置がある。このエピタキシャルウエハは、ＡｌｘＧａｙＩｎｚＮ（ｘ+ｙ+ｚ＝１、ｙ＞０）の組成式で表される結晶からなるチャネル層と、チャネル層上にＡｌｘＧａｙＩｎｚＮ（ｘ+ｙ+ｚ＝１、ｘ＞０）の組成式で表される結晶からなる電子供給層を備えている。これらの層がヘテロ接合されていることにより、これらの層の間の界面に高濃度の二次元電子ガス（２ＤＥＧ、２−Ｄｉｍｅｎｓｉｏｎ  Ｅｌｅｃｔｒｏｎｉｃ  Ｇａｓ）が発生する。この２ＤＥＧをキャリアとして用いることで、半導体装置は高出力動作が可能である。【０００３】
一方で、上記のような半導体装置は、２ＤＥＧの高い電子密度に起因して、チャネル層の下に設けられたバッファ層を介して漏れ電流が流れることがあり、高周波特性が低下することがある。この漏れ電流は、高い電流利得遮断周波数を得るために短ゲート化した際にさらに顕著となる。
これに対して、下記の特許文献１では、チャネル層とバッファ層の間にＡｌｘＧａｙＩｎｚＮ（ｘ+ｙ+ｚ＝１、ｙ＞０、ｚ＞０）の組成式で表される結晶からなるバックバリア層を設け、バッファ層の伝導帯のエネルギーを上昇させることにより、バッファ層を介して漏れ電流が流れることを抑制している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１９−２１７０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、上記の特許文献１のエピタキシャルウエハは、ＡｌｘＧａｙＩｎｚＮ（ｘ+ｙ+ｚ＝１、ｙ＞０、ｚ＞０）の組成式で表される結晶からなるバックバリア層からのＩｎ（Ｉｎｄｉｕｍ）の脱離およびそれに伴う表面荒れを抑制するためにチャネル層のうちバックバリア層側に位置するチャネル層下層を低温で成長させている。そのため、チャネル層下層には不純物としてＣ（Ｃａｒｂｏｎ）が多く含まれている。Ｃはアクセプタ型のトラップとなるため、２ＤＥＧの電子がＣにトラップされてしまい、電流コラプスが生じるという問題があった。
【０００６】
本開示は、上記のような課題を解決するためになされたものであり、電流コラプスが生じることを抑制することができるエピタキシャルウエハ、エピタキシャルウエハを備えた半導体装置およびエピタキシャルウエハの製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本開示に係るエピタキシャルウエハは、基板と、ＡｌｘＧａｙＩｎｚＮ（ｘ+ｙ+ｚ＝１、ｙ＞０）の組成式で表される結晶を含有し、前記基板上に設けられたバッファ層と、ＡｌｘＧａｙＩｎｚＮ（ｘ+ｙ+ｚ＝１、ｙ＞０、ｚ＞０）の組成式で表される結晶を含有し、前記バッファ層上に設けられたバックバリア層と、ＡｌｘＧａｙＩｎｚＮ（ｘ+ｙ+ｚ＝１、ｙ＞０）の組成式で表される結晶を含有し、前記バックバリア層上に設けられたチャネル層と、ＡｌｘＧａｙＩｎｚＮ（ｘ+ｙ+ｚ＝１、ｘ＞０）の組成式で表される結晶を含有し、前記チャネル層上に設けられた電子供給層と、を備え、前記チャネル層は、前記電子供給層側のチャネル層上層と前記バックバリア層側のチャネル層下層により構成されており、前記チャネル層下層は、前記チャネル層上層よりＣの濃度が高く、前記チャネル層下層は、Ｓｉを含み、前記チャネル層下層のＳｉの濃度は、前記チャネル層下層のＣの濃度より高いことを特徴とする。
【０００８】
また、本開示に係る半導体装置は、上記のエピタキシャルウエハと、エピタキシャルウエハの電子供給層上に間隔を空けて配置されたソース電極およびドレイン電極と、電子供給層上におけるソース電極とドレイン電極の間に配置されたゲート電極と、を備えたものである。【０００９】
また、本開示に係るエピタキシャルウエハの製造方法は、基板を炉内に配置する配置ステップと、前記基板上に、ＡｌｘＧａｙＩｎｚＮ（ｘ+ｙ+ｚ＝１、ｙ＞０）の組成式で表される結晶を含有するバッファ層を形成するバッファ層形成ステップと、前記バッファ層上に、ＡｌｘＧａｙＩｎｚＮ（ｘ+ｙ+ｚ＝１、ｙ＞０、ｚ＞０）の組成式で表される結晶を含有するバックバリア層を形成するバックバリア層形成ステップと、前記バックバリア層上に、ＡｌｘＧａｙＩｎｚＮ（ｘ+ｙ+ｚ＝１、ｙ＞０）の組成式で表される結晶を含有するチャネル層を成長させるチャネル層形成ステップと、前記チャネル層上に、ＡｌｘＧａｙＩｎｚＮ（ｘ+ｙ+ｚ＝１、ｘ＞０）の組成式で表される結晶を含有する電子供給層を成長させる電子供給層形成ステップと、を備え、前記チャネル層形成ステップでは、前記チャネル層のうち前記バックバリア層側のチャネル層下層を形成する際の前記炉内の温度を、前記チャネル層のうち前記電子供給層側のチャネル層上層を形成する際の温度より低くし、前記チャネル層形成ステップでは、前記チャネル層下層を形成する際に前記チャネル層下層に、前記チャネル層下層内でＳｉの濃度がＣの濃度より高くなるようにＳｉをドープすることを特徴とする。
【発明の効果】
【００１０】
本開示に係るエピタキシャルウエハおよび半導体装置は、チャネル層下層にＳｉが含まれているので、ＳｉからＣに電子が供給され、ＣがＳｉによって補償される。よって、電流コラプスを抑制することができる。
また、本開示に係るエピタキシャルウエハの製造方法は、チャネル層下層を形成する際にチャネル層下層にＳｉをドープするので、チャネル層下層においてＳｉからＣに電子が供給され、ＣがＳｉによって補償される。よって、電流コラプスを抑制できるエピタキシャルウエハを製造することができる。
【図面の簡単な説明】
【００１１】
【図１】本開示の実施の形態１に係るエピタキシャルウエハの概念断面図である。
【図２】本開示の実施の形態１に係るエピタキシャルウエハのＣ濃度およびＳｉ濃度と表面からの深さの関係を示すグラフである。
【図３】本開示の実施の形態１に係る半導体装置の概念断面図である。
【図４】本開示の実施の形態１に係るエピタキシャルウエハの製造方法を示すフローチャートである。
【図５】本開示の実施の形態１に係るエピタキシャルウエハの製造方法のチャネル層形成ステップにおける炉内温度と成長時間との関係を示すグラフである。
【図６】本開示の実施の形態２に係るエピタキシャルウエハの製造方法のチャネル層形成ステップにおける炉内温度および炉内圧力と成長時間との関係を示すグラフである。
【図７】本開示の実施の形態３に係るエピタキシャルウエハの製造方法のチャネル層形成ステップにおける炉内温度およびＶ／ＩＩＩ比と成長時間との関係を示すグラフである。
【図８】本開示の実施の形態３に係るエピタキシャルウエハのＣ濃度およびＳｉ濃度と表面からの深さの関係を示すグラフである。
【発明を実施するための形態】
【００１２】
以下、本開示の実施の形態について、図を用いて説明する。図中の同一の符号は、同一または相当する部分を表す。
【００１３】
実施の形態１．
本開示の実施の形態１に係るエピタキシャルウエハ１０（以下、単にウエハ１０という）の構成について、図１を用いて説明する。
ウエハ１０は、基板１２と基板１２上に配置された半導体層を備えている。半導体層は、基板１２側から順番に、核形成層１３、バッファ層１４、バックバリア層１５、チャネル層１６、および電子供給層１７を備えている。ウエハ１０は、半導体層がＩＩＩ族の元素とＶ族の元素を含有するＩＩＩ−Ｖ族窒化物半導体エピタキシャルウエハである。より具体的には、半導体層の少なくとも一部がＡｌｘＧａｙＩｎｚＮ（ｘ+ｙ+ｚ＝１、ｙ＞０）の組成式で表される窒化ガリウムの結晶を含有するものである。また、このウエハ１０は、高電子移動度トランジスタであるＧａＮ−ＨＥＭＴ（Ｇａｌｌｉｕｍ  Ｎｉｔｒｉｄｅ−Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）に用いられるものである。
【００１４】
ウエハ１０を構成する基板１２は、基板１２上にＡｌｘＧａｙＩｎｚＮ（ｘ+ｙ+ｚ＝１）の組成式で表される結晶を成長させるためのものであり、ＳｉＣ（Ｓｉｌｉｃｏｎ  Ｃａｒｂｉｄｅ）により構成されている。
【００１５】
基板１２上には、ＡｌＮの組成式で表される結晶を含有する核形成層１３が配置されている。核形成層１３は、基板１２上にＡｌｘＧａｙＩｎｚＮ（ｘ+ｙ+ｚ＝１、ｙ＞０）の組成式で表現される結晶を形成するための層である。
核形成層１３における基板１２との間の界面からバッファ層１４との間の界面までの層厚が５０ｎｍである。
【００１６】
核形成層１３上には、ＧａＮの組成式で表現される結晶を含有するバッファ層１４が配置されている。バッファ層１４は、２ＤＥＧが発生する領域（チャネル層１６と電子供給層１７の間の界面）での転位（結晶欠陥）を低減するための層である。
バッファ層１４における核形成層１３との間の界面からバックバリア層１５との間の界面までの層厚は、１μｍであるが、転位を低減する効果を発揮するために十分な厚みであればよい。
【００１７】
バッファ層１４上には、バックバリア層１５が配置されている。バックバリア層１５は、バッファ層１４の伝導帯のエネルギーを上昇させバンドを持ち上げるバックバリア効果を発生させるためのものである。このバックバリア効果を発生させるために、バックバリア層１５は、バッファ層１４に含まれるＧａＮの結晶よりバンドギャップが小さいＧａｙＩｎｚＮ（ｙ+ｚ＝１、ｙ＞０、ｚ＞０）（以下、単にＩｎＧａＮという）の組成式で表される結晶を含有している。このように、バッファ層１４上にバンドギャップの小さいバックバリア層１５を配置すると、分極効果によってバッファ層１４の伝導帯のエネルギーがバックバリア層１５との界面に向かって上昇することが知られている。
上記のバックバリア効果は、バックバリア層１５中のＩｎの組成が低すぎると、バッファ層１４とのバンドギャップの差が小さくなり、十分に発生しない。また、Ｉｎの組成が高すぎると結晶中の歪みが大きくなりすぎて結晶品質が悪化する。すなわち、２ＤＥＧが発生する領域での転位が多くなり、２ＤＥＧの電子の移動度が低下するなどの悪影響が生じる。そのため、バックバリア層１５に含まれるＩｎＧａＮの結晶中のＩｎの組成は３％から１５％の範囲とすることが好ましく、実施の形態１では、５％である。
また、上記のバックバリア効果は、バックバリア層１５におけるバッファ層１４との間の界面からチャネル層１６との間の界面までの層厚が薄すぎると十分に発生しない。反対に、バックバリア層１５の層厚が厚すぎると結晶品質が悪化する。このように層厚についてもバックバリア効果と結晶品質のトレードオフの関係がある。そのため、バックバリア層１５の層厚は１ｎｍから２ｎｍの範囲とすることが好ましく、実施の形態１では、層厚は１ｎｍである。
【００１８】
後述のように、バックバリア層１５は、バッファ層１４、チャネル層１６の電子供給層１７側に位置するチャネル層上層１６ｂ、電子供給層１７と比較して、炉内を低温にしてＩｎＧａＮの結晶をエピタキシャル成長させたものである。低温で成長させることによりバックバリア層１５からＩｎが脱離しにくくなるためである。また、この成長条件では、炉内のＣ（炭素）がバックバリア層１５に取り込まれ、その後、脱離しにくいため、バックバリア層１５にはＣが含まれている。具体的に、実施の形態１では、バックバリア層１５には、３×１０１６ａｔｏｍｓ／ｃｍ３またはそれ以上の炭素が含まれている。
なお、炉内のＣは、Ｇａの原料であるＴＭＧａ（Ｔｒｉ−Ｍｅｔｈｙｌ  Ｇａｌｌｉｕｍ、Ｇａ（ＣＨ３）３）から供給されるものである。
【００１９】
バックバリア層１５上には、チャネル層１６が配置されている。チャネル層１６は、キャリアが走行する層であり、ＧａＮの組成式で表現される結晶で構成する。ＧａＮの結晶を用いるのは、高品質な結晶を成長させることができるためである。
ここで、チャネル層１６は、バックバリア層１５側のチャネル層下層１６ａと、電子供給層１７側のチャネル層上層１６ｂにより構成されている。チャネル層下層１６ａとチャネル層上層１６ｂはエピタキシャル成長させる条件が異なる。
チャネル層下層１６ａは、バックバリア層１５に含まれるＩｎまたはＩｎと結合しているＮが脱離しないように、バックバリア層１５を覆うためのものである。バックバリア層１５からＩｎまたはＮが脱離すると表面が荒れ、結晶品質が低下するため好ましくない。ＩｎまたはＮはチャネル層下層１６ａを成長させている際にも脱離するため、チャネル層下層１６ａは、チャネル層上層１６ｂを成長させる場合に比べ低温で成長させている。そのため、チャネル層下層１６ａはＣを多く取り込んでおり、チャネル層上層１６ｂよりＣの濃度が高い。具体的には、実施の形態１では、チャネル層下層１６ａのＣの濃度は、７×１０１６ａｔｏｍｓ／ｃｍ３またはそれ以上である。なお、成長条件によってＣの濃度は変化するが、Ｃの濃度は、少なくとも５×１０１６ａｔｏｍｓ／ｃｍ３またはそれ以上である。
ここで、チャネル層下層１６ａはキャリアとなる２ＤＥＧが発生する領域であるチャネル層上層１６ｂの近傍に位置しているため、チャネル層下層１６ａに含まれるＣが、そのアクセプタ準位に２ＤＥＧの電子をトラップしてしまい、２ＤＥＧの電子濃度が低下し、ウエハ１０を備えたトランジスタの出力が一時的に低下してしまうという、過渡応答の悪化を生じさせる。このような現象は電流コラプスと呼ばれ、トランジスタの高出力化の妨げとなる。さらに、電流コラプスが生じるトランジスタは、過去に入力された電力に依存して出力が変動する性質、すなわち、メモリ効果を持っている。これは特に無線通信用途でトランジスタを用いる場合に問題となる。例えば、携帯電話基地局での通信などでは歪み補償技術を用いて通信品質を保つことが行われているが、トランジスタが電流コラプスによるメモリ効果を持っている場合、信号の歪みを十分に補償することができなくなり、通信品質の悪化および所定の帯域外への電力放出が生じてしまう。また、この影響を少なくするために出力を制限しなければならず、そうした場合には効率が悪化してしまう。このような問題を生じさせる電流コラプスの発生を抑制するために、実施の形態１のチャネル層下層１６ａは、成長時にＳｉがドープされており、Ｓｉを含んでいる。Ｓｉはｎ型のドーパントであり、Ｃが作るトラップ準位に電子を供給するため、Ｃによる２ＤＥＧの電子のトラップを抑制することができ、電流コラプスを抑制することができる。電流コラプスを十分に抑制するために、実施の形態１では、チャネル層下層１６ａに含まれるＳｉの濃度は、チャネル層下層１６ａのＣの濃度より高い。具体的には、実施の形態１では、Ｓｉの濃度は、８×１０１６ａｔｏｍｓ／ｃｍ３またはそれ以上である。
【００２０】
チャネル層下層１６ａは、ＩｎまたはＮがバックバリア層１５から脱離しないように、バックバリア層１５を確実に覆う必要があり、薄くしすぎることはできない。一方で、チャネル層下層１６ａ内を走行する電子の濃度が２ＤＥＧの電子濃度に対して無視できなくなると、トランジスタの出力が低下する。後述するように、チャネル層上層１６ｂはアンドープのＧａＮの結晶を含有しているのに対して、チャネル層下層１６ａはＳｉとＣとが多く含まれており、チャネル層下層１６ａのほうがキャリアの移動度が低く、移動度の平均値を引き下げてしまうためである。そのため、チャネル層下層１６ａを厚くしすぎないことが必要である。以上から、チャネル層下層１６ａにおけるバックバリア層１５との間の界面からチャネル層上層１６ｂとの間の界面までの層厚は１ｎｍから２０ｎｍの範囲が好ましく、実施の形態１では、チャネル層下層１６ａの層厚は５ｎｍである。
【００２１】
チャネル層上層１６ｂは、キャリアが走行するためのものであり、電子の移動度が低下しないように、アンドープのＧａＮの結晶を含有している。また、Ｃを取り込んでいると電子の移動度が低下したり電流コラプスが生じやすいため、チャネル層上層１６ｂは、チャネル層下層１６ａより高温で成長させたものである。
チャネル層上層１６ｂと電子供給層１７の間の界面付近には２ＤＥＧが発生するが、この２ＤＥＧのほとんどを移動度の高いチャネル層上層１６ｂに存在させるために、ある程度、チャネル層上層１６ｂを厚くしなければならない。具体的には、チャネル層上層１６ｂにおけるチャネル層下層との間の界面から電子供給層１７との間の界面までの層厚は５ｎｍ以上であることが好ましい。実施の形態１では、チャネル層上層１６ｂの層厚は、５０ｎｍである。
【００２２】
また、チャネル層下層１６ａとチャネル層上層１６ｂで構成されるチャネル層１６の層厚が厚すぎると、バックバリア層１５が、チャネル層１６の上方に設けられるゲート電極２３（後述。図３参照）から離れすぎてしまい、ゲート電極２３によるコントロールができず、伝導帯が低くなっているバックバリア層１５を走行する電子が漏れ電流として顕著な悪影響を及ぼしてしまう。そのため、チャネル層１６におけるバックバリア層との間の界面から電子供給層１７との間の界面までの層厚は、１００ｎｍ以下とすることが好ましい。層厚を１００ｎｍ以下とすることで、バックバリア層１５がゲート電極２３と近くなり、ピンチオフ近傍でわずかに漏れ電流が流れたとしても、ゲート電極に係る電圧をＯＦＦの状態としたらすぐにバックバリア層１５も空乏化し、漏れ電流は抑制される。そのため、漏れ電流の影響は小さくなり、実用上問題とならなくなる。実施の形態１では、チャネル層１６の層厚は５５ｎｍである。
ここで、チャネル層１６の層厚を１００ｎｍ以下することが可能なのは、チャネル層下層１６ａにＳｉが含まれており、チャネル層下層１６ａが、２ＤＥＧが発生する領域に近くなっても電流コラプスを抑制できるからである。反対に、チャネル層下層１６ａにＳｉをドープしていない場合、チャネル層１６の層厚を１００ｎｍ以下とすると２ＤＥＧの電子がＣにトラップされやすくなるため、電流コラプスが発生しやすくなり、層厚を薄くすることは難しい。
以上をまとめると、チャネル層１６の層厚は１００ｎｍ以下、チャネル層下層１６ａの層厚は１ｎｍから２０ｎｍ、チャネル層上層１６ｂの層厚は５ｍｍから８０ｎｍであることが好ましい。
【００２３】
チャネル層１６のチャネル層上層１６ｂ上には、ＡｌｘＧａｙＮ（ｘ+ｙ＝１、ｘ＞０、ｙ＞０）（以下、ＡｌＧａＮという）の組成式で表される結晶を含有している電子供給層１７が配置されている。電子供給層１７は、チャネル層上層１６ｂとの間の界面に高濃度の２ＤＥＧを発生させるためのものであり、チャネル層１６が含有しているＧａＮの結晶よりバンドギャップが大きいＡｌＧａＮの結晶を含有している。ＡｌＧａＮの結晶は、分極効果によって、電子供給層１７とチャネル層１６の間の界面付近に２ＤＥＧを発生させる。
電子供給層１７が含有しているＡｌＧａＮの結晶におけるＡｌとＧａの組成比と電子供給層１７の層厚は、発生させたい２ＤＥＧの濃度に応じて適宜選択すればよい。ここで、Ａｌの含有量と電子供給層１７の層厚は、いずれも大きいほど２ＤＥＧの濃度が増大するが、これらが大きいと歪みによる転位も発生しやすくなり、トレードオフの関係がある。実施の形態１では、組成はｘ＝０．２５、ｙ＝０．７５であり、電子供給層１７の層厚は２０ｎｍである。
【００２４】
ウエハ１０は以上のように構成されている。ここで、上述したとおり、ウエハ１０にはＣおよびＳｉが含まれている。チャネル層１６内でのこれらの濃度について、図２を用いて説明する。図２は、縦軸がＣとＳｉの濃度、横軸が表面からの深さを示すグラフであり、横軸の点線より左側（原点側）はチャネル層上層１６ｂが配置された深さを示しており、右側はチャネル層下層１６ａが配置された深さを示している。また、Ｃの濃度は実線で示しており、Ｓｉの濃度は一点鎖線で示している。
チャネル層上層１６ｂは、チャネル層下層１６ａより高温で成長させているため、成長時にＣが取り込まれても脱離しやすく、図２に示されるとおり、Ｃの濃度がチャネル層下層１６ａより低くなっている。反対に、チャネル層下層１６ａは低温で成長させているため、Ｃの濃度がチャネル層上層１６ｂより高くなっている。
また、チャネル層下層１６ａにはＳｉがドープされており、図２に示されているように、Ｓｉの濃度はＣの濃度より高い。チャネル層上層１６ｂにはＳｉがドープされておらず、チャネル層下層１６ａから拡散したＳｉがわずかに含まれるだけなので、図２のチャネル層上層１６ｂの深さに対応する位置には、Ｓｉの濃度（一点鎖線）を表示していないが、チャネル層上層１６ｂのＳｉの濃度は、チャネル層下層１６ａのＳｉの濃度より低い。
【００２５】
次に、上述のウエハ１０を備えた半導体装置２０の構成について、図３を用いて説明する。半導体装置２０は、具体的には、ＧａＮ−ＨＥＭＴ（高電子移動度トランジスタ）などに用いられる半導体素子である。
半導体装置２０は、ウエハ１０、ソース電極２１、ドレイン電極２２、ゲート電極２３を備えている。
ウエハ１０の上面、すなわち、電子供給層１７の基板１２側とは反対側の面には、間隔を空けてソース電極２１およびドレイン電極２２が配置されている。ソース電極２１およびドレイン電極２２は、電子供給層１７側の下層がＴｉ（Ｔｉｔａｎｉｕｍ）、電子供給層１７とは反対側の上層がＡｌで構成されており、下層の厚みは２０ｎｍ程度、上層の厚みは２００ｎｍ程度である。ソース電極２１およびドレイン電極２２は電子供給層１７とオーミック接触している。
また、ソース電極２１とドレイン電極２２の間には、電子供給層１７と接触するゲート電極２３が配置されている。ゲート電極２３は、電子供給層１７側の下層がＮｉ（Ｎｉｃｋｅｌ）、電子供給層１７とは反対側の上層がＡｕで構成されており、下層の厚みは３０ｎｍ程度、上層の厚みは４００ｎｍ程度である。
なお、図３では省略しているが、半導体装置２０は、さらに、ソース電極２１、ドレイン電極２２、ゲート電極２３に配線が接続されている。また、ウエハ１０の側面、すなわち、基板１２から電子供給層１７までが並ぶ方向と平行なウエハ１０の面には、Ａｒ（Ａｒｇｏｎ）などが注入され、不活性な領域が形成されている。
【００２６】
次に、上述のウエハ１０の製造方法について図４のフローチャートに沿って説明する。なお、ウエハ１０の各層は、有機金属気相エピタキシャル（ＭＯＣＶＤ、Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｏｓｉｔｉｏｎ）法によって形成される。
（配置ステップ）
まず、ウエハ１０をエピタキシャル成長させるための炉内に基板１２を配置する（ステップＳ１０１）。
【００２７】
（核形成層形成ステップ）
次に、炉内にＴＭＡ（Ｔｒｉ−Ｍｅｔｈｙｌ  Ａｌｕｍｉｎｕｍ、Ａｌ（ＣＨ３）３）ガスおよびアンモニアガスの混合ガスを導入し、基板１２上にＡｌＮの結晶を５０ｎｍ成長させ、基板１２上に核形成層１３を形成する（ステップＳ１０２）。
【００２８】
（バッファ層形成ステップ）
次に、炉内にＴＭＧａガスとアンモニアガスの混合ガスを導入し、核形成層１３上にＧａＮの結晶を１μｍ成長させ、核形成層１３上にアンドープのバッファ層１４を形成する（ステップＳ１０３）。この際、炉内の温度を１１００℃、圧力を２００ｍｂａｒ、混合ガスのＶ／ＩＩＩ比（Ｖ／ＩＩＩ比：炉内に供給するＶ族原料の供給モル流量を炉内に供給するＩＩＩ族原料の供給モル流量で除算した値）を５００とする。またキャリアガスとして水素ガスを用いる。
【００２９】
（バックバリア層形成ステップ）
次に、炉内にＴＭＩ（Ｔｒｉ−Ｍｅｔｈｙｌ  Ｉｎｄｉｕｍ、Ｉｎ（ＣＨ３）３）ガス、ＴＭＧａガス、およびアンモニアガスの混合ガスを導入し、バッファ層１４上にＩｎＧａＮの結晶を１ｎｍ成長させ、バッファ層１４上にバックバリア層１５を形成する（ステップＳ１０４）。この際、炉内の温度を８００℃、圧力を４００ｍｂａｒ、Ｖ／ＩＩＩ比を５００００とする。またキャリアガスとして窒素ガスを用いる。
バックバリア層１５は、核形成層１３、後述のチャネル層上層１６ｂおよび電子供給層１７に比べ、低温、高圧、高Ｖ／ＩＩＩ比の成長条件で成長させているが、これは、バックバリア層１５内にＩｎを取り込み、脱離させにくくするためである。
【００３０】
（チャネル層下層形成ステップ）
次に、炉内にＴＭＧａガス、モノシランガスおよびアンモニアガスの混合ガスを導入し、バックバリア層１５上にＳｉドープのＧａＮの結晶を５ｎｍ成長させ、バックバリア層１５上にチャネル層下層１６ａを形成する（ステップＳ１０５）。この際、炉内の温度を８００℃、圧力を２００ｍｂａｒ、Ｖ／ＩＩＩ比を５００とする。またキャリアガスとして水素ガスを用いる。
チャネル層下層形成ステップで炉内温度を高温にすると、バックバリア層１５表面からＩｎまたはＮが脱離し、表面荒れを起こすことがあるため、チャネル層下層は、核形成層１３、後述のチャネル層上層１６ｂおよび電子供給層１７に比べ、低温の成長条件で成長させている。一般に、ＩｎＧａＮの結晶を成長させた後は、ＧａＮなどＩｎが含まれていない材料でＩｎＧａＮの結晶を保護するまで温度を高くすることはできない。しかし、成長条件を低温にすると、ＧａＮの結晶を成長させる際に、ＴＭＧａガスに含まれるＣがチャネル層下層に多く取り込まれ脱離しにくくなる。このＣはアクセプタとなり２ＤＥＧの電子をトラップしてしまうため過渡応答悪化の原因となるが、実施の形態１のチャネル層下層形成ステップでは、チャネル層下層１６ａにＳｉをドープしている。ドープするＳｉの濃度を、チャネル層下層１６ａに含まれるＣの濃度より高くすることで、ＳｉがＣのトラップ準位を電子で埋めることができるため、チャネル層下層１６ａ内でＳｉの濃度がＣの濃度より高くなるように、混合ガス中のモノシランガスの量を調整する。
【００３１】
（チャネル層上層形成ステップ）
次に、炉内にＴＭＧａガスおよびアンモニアガスの混合ガスを導入し、チャネル層下層１６ａ上にアンドープのＧａＮの結晶を５０ｎｍ成長させ、チャネル層下層１６ａ上にチャネル層上層１６ｂを形成する（ステップＳ１０６）。この際、炉内の温度を１１００℃、圧力を２００ｍｂａｒ、Ｖ／ＩＩＩ比を５００とする。またキャリアガスとして水素ガスを用いる。
チャネル層上層１６ｂを形成する際には、バックバリア層１５の表面はチャネル層下層１６ａに覆われている。そのため、チャネル層下層１６ａを形成する際の温度より高温の成長条件にしてもＩｎまたはＮの脱離の問題は生じにくい。また、成長条件を高温としたほうが、チャネル層上層１６ｂにＣが含まれにくくなるため、キャリアの移動度を向上させるという観点で好ましい。そのため、チャネル層上層形成ステップでは、チャネル層下層形成ステップより炉内温度を高くしている。
【００３２】
ここで、チャネル層下層形成ステップとチャネル層上層形成ステップを総称して、単にチャネル層形成ステップと呼ぶ。このチャネル層形成ステップの成長時間と炉内温度の関係およびＳｉがドープされるタイミングについて、図５を用いて説明する。
図５のグラフは、縦軸が炉内温度、横軸が成長時間を示しており、横軸の原点はチャネル層下層１６ａの成長を開始した時点を示している。また、左側の点線と原点との間はチャネル層下層形成ステップが行われている時間と対応しており、右側の点線より右側はチャネル層上層形成ステップが行われている時間と対応している。
図５に示されているとおり、チャネル層下層１６ａを形成している際の炉内温度とチャネル層上層１６ｂを形成している際の炉内の温度は異なっており、先の説明のとおり、チャネル層下層１６ａを形成する際の炉内の温度は、チャネル層上層１６ｂを形成する際の炉内の温度より低い。また、チャネル層下層形成ステップではＳｉの原料であるモノシランを供給しているが、チャネル層下層形成ステップが終了した後は供給していない。
また、図５に示されているように、チャネル層下層形成ステップとチャネル層上層形成ステップの間には成長を中断させる期間（左側の点線と右側の点線の間）を設けて、この間に炉内の温度を上昇させているが、この期間中もチャネル層１６（中間層と呼ぶ）を成長させてもよい。この場合、炉内温度が十分に上がりきっていない状態で成長する中間層にはＣが含まれており、温度が上がるにしたがって徐々にＣの濃度が減少していく。そのため、チャネル層下層形成ステップで供給していたＳｉの原料であるモノシランの供給を継続し、モノシランの供給量を徐々に減少させていくようすることで、ＣをＳｉで補償することができる。
【００３３】
図４に戻って、チャネル層上層形成ステップ（ステップＳ１０６）の次のステップである電子供給層形成ステップについて説明する。
（電子供給層形成ステップ）
炉内にＴＭＡガス、ＴＭＧガスおよびアンモニアガスの混合ガスを導入し、チャネル層上層１６ｂ上にＡｌＧａＮの結晶を２０ｎｍ成長させ、チャネル層上層１６ｂ上に電子供給層１７を形成する（ステップＳ１０７）。この際、炉内の温度を１１００℃、圧力を５０ｍｂａｒ、Ｖ／ＩＩＩ比を１０００とする。またキャリアガスとして水素ガスを用いる。
以上のようにして、ウエハ１０は製造される。
【００３４】
次に、上記のようにして製造されたウエハ１０から半導体装置２０を製造する方法を説明する。
まず、ウエハ１０の電子供給層１７上にソース電極２１およびドレイン電極２２を形成するためのレジストマスクを形成する。具体的には、レジストを電子供給層１７上に塗布し、レジストのうち電極を形成する部分に開口を形成する。次に、蒸着法によりＴｉが下層、Ａｌが上層になるように、開口内を含むレジスト上にＴｉを２０ｎｍ、Ａｌを２００ｎｍ堆積させ、リフトオフ法によりレジストマスクおよびその上に堆積したＴｉとＡｌを除去する。その後、ウエハ１０を例えば窒素雰囲気中で、６００℃で熱処理し、ＴｉおよびＡｌと電子供給層１７とをオーミック接触させる。このようにして、ソース電極２１およびドレイン電極２２が形成される。
また、ウエハ１０の電子供給層１７上にゲート電極２３を形成するためのレジストマスクを形成する。具体的には、レジストを電子供給層１７上に塗布して、フォトリソグラフィーにより加工して、レジストのうちソース電極２１とドレイン電極２２の間にゲート電極２３を形成するための開口を形成する。次に、蒸着法によりＮｉが下層、Ａｕが上層になるように、開口内を含むレジスト上にＮｉを３０ｎｍ、Ａｕを４００ｎｍ堆積させ、リフトオフ法によりレジストマスクおよびその上に堆積したＮｉとＡｕを除去する。このようにして、ソース電極２１とドレイン電極２２の間にゲート電極２３が形成される。
なお、各電極への配線の接続、不活性領域の形成についても、公知の方法で行う。
【００３５】
本開示の実施の形態１に係るウエハ１０、半導体装置２０およびウエハ１０の製造方法は、以上のように構成されており、次のような効果を奏する。
本開示の実施の形態１に係るウエハ１０および半導体装置２０は、Ｃが高濃度で存在し、２ＤＥＧが存在する領域に近いチャネル層下層１６ａに、ｎ型のドーパントであるＳｉをドープしている。Ｓｉは、２ＤＥＧの電子がトラップされにくいように、Ｃのトラップ準位に電子を供給する。そのため、ウエハ１０および半導体装置２０は、２ＤＥＧの電子がＣにトラップされてキャリア密度が低下することを抑制することができる。すなわち、電流コラプスが発生することを抑制することができる。また、電流コラプスを抑制できるため、ウエハ１０および半導体装置２０は、過渡応答特性の悪化を抑制でき、半導体装置２０を高出力（飽和出力付近）で用いることが可能となる。
【００３６】
Ｓｉは、一つの電子を供給するドナーとして機能する。また含まれるＣは、一つの電子を受け取るアクセプタとして機能する。そのため、チャネル層下層１６ａに含まれるＳｉの濃度がＣより低いと、すべてのＣに電子を供給することができない。
本開示の実施の形態１に係るウエハ１０および半導体装置２０は、チャネル層下層１６ａに含まれるＳｉの濃度がチャネル層下層１６ａに含まれるＣの濃度より高い。そのため、すべてのＣに供給する電子を準備することが可能であり、電流コラプスの発生をより確実に抑制することができる。
【００３７】
本開示の実施の形態１に係るウエハ１０および半導体装置２０は、チャネル層下層１６ａにＳｉをドープすることで電流コラプスの発生を抑制しつつ、チャネル層の層厚を１００ｎｍ以下にしてバックバリア層１５とゲート電極２３とを近くすることにより漏れ電流の発生を抑制している。よって、漏れ電流の発生と電流コラプスの発生をともに抑制することが可能である。
【００３８】
チャネル層上層１６ｂはキャリアである２ＤＥＧが走行する層である。チャネル層上層１６ｂに不純物が多いとキャリアの移動度が低下するため、チャネル層上層１６ｂの不純物の濃度は低いことが好ましい。
本開示の実施の形態１に係るウエハ１０および半導体装置２０は、チャネル層上層１６ｂをチャネル層下層１６ａより高温で成長させているため、チャネル層上層１６ｂのＣの濃度は、チャネル層下層のＣの濃度より低い。よって、キャリアの移動度を向上させることができる。
【００３９】
また、本開示の実施の形態１に係るウエハ１０の製造方法は、上述のような効果を奏するウエハ１０を製造することができる。
【００４０】
ここで、本開示の実施の形態１に係るウエハ１０、半導体装置２０およびウエハ１０の製造方法の変形例の説明および補足説明を行う。
本開示の実施の形態１では、ウエハ１０は、下方から順番に、基板１２、核形成層１３、バッファ層１４、バックバリア層１５、チャネル層１６、および電子供給層１７を備えているものとしたが、上述の効果、ＧａＮ−ＨＥＭＴとしての機能を発揮できるのであれば、これらの層の間に別の層を追加してもよい。実施の形態１の説明では、例えば、基板１２上に核形成層１３を配置、成長させる、核形成層１３上にバッファ層１４を配置、成長させると表現しているが、別の層が追加される場合は、基板１２上に別の層を介して核形成層１３を配置、成長させる、核形成層１３上に別の層を介してバッファ層１４を配置、成長させると読み替えることができる。また、中間に位置する層を省略して表現することもできる。例えば、核形成層１３を省略して、単に、基板１２上にバッファ層を配置、成長させるとも表現できる。
別の層を追加した例として、基板１２上にＳｉＮなどの材料を配置した後に核形成層１３を成長させてもよい。また、バッファ層１４と核形成層１３の間にＦｅ（Ｆｅｒｒｕｍ）またはＣをドープした高抵抗のＧａＮの結晶を含有する層を設けてもよい。この場合、バッファ層１４と高抵抗のＧａＮの結晶を含有する層の層厚は適宜調整すればよい。なお、Ｆｅをドープする場合、その原料としてフェロセンを使用することができる。また、電子供給層１７と各電極との間にＧａＮの結晶を含有するキャップ層を設けてもよい。
【００４１】
実施の形態１では、基板１２はＳｉＣにより構成されていたが、ＳｉＣの代わりに、Ｓｉ（Ｓｉｌｉｃｏｎ）、サファイア、ＧａＡｓ（Ｇａｒｉｕｍ  Ａｒｓｅｎｉｄｅ）、ＺｎＯ（Ｚｉｎｃ  Ｏｘｉｄｅ）によって構成してもよい。
実施の形態１では、核形成層１３はＡｌＮの結晶を含有していたが、核形成層１３の上方にＡｌｘＧａｙＩｎｚＮ（ｘ+ｙ+ｚ＝１、ｙ＞０）の組成式で表される結晶を形成することができるものであれば、ＡｌＮ以外であってもよい。例えば、ＡｌｘＧａｙＩｎｚＮ（ｘ+ｙ+ｚ＝１）の組成式で表されるものを含有していてもよい。また、核形成層１３を組成の異なる多層で構成してもよい。この場合の各層の組成は、ＡｌｘＧａｙＩｎｚＮ（ｘ+ｙ+ｚ＝１）の組成式で表されるものとすることができる。また、核形成層１３の層厚は５０ｎｍとしたが、核形成層１３の上部の層の結晶を高品質で成長させることができる層厚であればよい。
【００４２】
実施の形態１では、バッファ層１４はＧａＮの結晶を含有していたが、２ＤＥＧが発生する領域での転位を低減することができれば、ＧａＮ以外であってもよい。例えば、ＡｌｘＧａｙＩｎｚＮ（ｘ+ｙ+ｚ＝１、ｙ＞０）の組成式で表されるものを含有していてもよい。
実施の形態１では、バックバリア層１５はＩｎＧａＮの結晶を含有していたが、バックバリア効果を発生させることができれば、ＩｎＧａＮ以外であってもよい。例えば、ＡｌｘＧａｙＩｎｚＮ（ｘ+ｙ+ｚ＝１、ｙ＞０、ｚ＞０）の組成式で表現されるものを含有していてもよい。
【００４３】
実施の形態１では、チャネル層１６はＧａＮの結晶を含有していたが、２ＤＥＧを発生できれば、ＧａＮ以外であってもよい。例えば、ＡｌｘＧａｙＩｎｚＮ（ｘ+ｙ+ｚ＝１、ｙ＞０）の組成式で表されるものを含有していてもよい。
実施の形態１では、電子供給層１７はＡｌＧａＮの結晶を含有していたが、チャネル層１６に２ＤＥＧを発生させることができればＡｌＧａＮ以外であってもよい。例えば、ＡｌｘＧａｙＩｎｚＮ（ｘ+ｙ+ｚ＝１、ｘ＞０）の組成式で表現されるものを含有していてもよい。より具体的には、ＡｌｘＩｎｚＮ（ｘ+ｚ＝１、ｘ＞０、ｚ＞０）、ＡｌｘＧａｙＩｎｚＮ（ｘ+ｙ+ｚ＝１、ｘ＞０、ｙ＞０、ｚ＞０）などを用いることができる。
【００４４】
実施の形態１では、バックバリア層１５を成長させる際のキャリアガスとして窒素ガスを使用し、その他の層を成長させる際のキャリアガスとして水素ガスを使用したが、ほかのキャリアガスを使用してもよい。
【００４５】
実施の形態１では、チャネル層下層１６ａに含まれるＳｉの濃度がチャネル層下層１６ａに含まれるＣの濃度より高い例を説明しているが、Ｓｉの濃度がＣの濃度より低くても、ＳｉがＣの一部を補償できるため、電流コラプスの発生を抑制することができる。
【００４６】
実施の形態１では、ソース電極２１とドレイン電極２２をＴｉとＡｌで構成し、ゲート電極２３をＮｉとＡｕで構成したが、これらの材料に限らず、公知の材料を用いることができる。また、電極の構造、層厚についても適宜選択すればよい。
【００４７】
実施の形態２．
次に、本開示の実施の形態２について説明する。実施の形態１で説明した構成および製造方法と同様の部分については説明を省略し、実施の形態１と異なる部分について、以下に説明する。なお、実施の形態２のウエハ１０、半導体装置２０およびウエハ１０の製造方法は、実施の形態１の変形例と組み合わせて実施することができる。
実施の形態１では、チャネル層下層１６ａのＧａＮの結晶を成長させる際の炉内の圧力を、チャネル層上層１６ｂ同様、２００ｍｂａｒとしていた。これに対して、実施の形態２では、チャネル層下層１６ａのＧａＮの結晶を成長させる際の炉内の圧力を、チャネル層上層１６ｂのＧａＮの結晶を成長させる際の炉内の圧力より低くする。
【００４８】
実施の形態２のウエハ１０および半導体装置２０は、低圧で成長させたＧａＮの結晶を含有するチャネル層下層１６ａを備えている。ＧａＮの結晶を成長させる際に低圧にすると、Ｃの取り込み量が多くなるため、チャネル層下層１６ａは、実施の形態１よりもＣの濃度が高い。具体的には、Ｃの濃度は、１．１×１０１７ａｔｏｍｓ／ｃｍ３またはそれ以上である。このＣの濃度に対応するようにＳｉも、実施の形態１より多くドープされており、Ｓｉの濃度も実施の形態より高い。具体的には、１．２×１０１７ａｔｏｍｓ／ｃｍ３またはそれ以上である。
【００４９】
実施の形態２のウエハ１０の製造方法におけるチャネル層下層形成ステップでは、炉内の温度を８００℃、圧力を５０ｍｂａｒ、Ｖ／ＩＩＩ比を５００として、ＧａＮの結晶を成長させる。すなわち、チャネル層下層形成ステップでは、チャネル層下層１６ａを形成する際の炉内の圧力を、チャネル層上層１６ｂを形成する際の炉内の圧力より低くする。なお、チャネル層上層１６ｂを形成する際の炉内の圧力は２００ｍｂａｒである。
ここで、図６を用いて、チャネル層１６を成長させる際に、炉内の温度、圧力をどのように変化させるか説明する。図６のグラフは、縦軸が炉内温度および圧力を示しており、横軸が成長時間を示しており、横軸の原点はチャネル層下層１６ａの成長を開始した時点を示している。また、左側の点線と原点との間はチャネル層下層形成ステップが行われている時間と対応しており、右側の点線より右側はチャネル層上層形成ステップが行われている時間と対応している。
図６に示されているとおり、チャネル層下層１６ａを形成している際の炉内の温度および圧力とチャネル層上層１６ｂを形成している際の炉内の温度および圧力は異なっており、先の説明のとおり、チャネル層下層１６ａを形成する際の温度および圧力は、チャネル層上層１６ｂを形成する際の温度および圧力より低い。
また、図６に示されているように、チャネル層下層形成ステップとチャネル層上層形成ステップの間には成長を中断させる期間（左側の点線と右側の点線の間）を設けて、この間に炉内の温度および圧力を上昇させているが、実施の形態１同様、この期間中もチャネル層１６（中間層と呼ぶ）を成長させてもよい。この場合、チャネル層下層形成ステップで供給していたＳｉの原料であるモノシランの供給を継続し、モノシランの供給量を徐々に減少させていくようすることで、ＣをＳｉで補償することができる。
【００５０】
本開示の実施の形態２に係るウエハ１０、半導体装置２０およびウエハ１０の製造方法は、以上のように構成されており、次のような効果を奏する。
一般に、低温でＧａＮの結晶を成長させると、Ｃを多く取り込んでしまうという問題とともに、Ｇａの表面マイグレーション長が短くなり、チャネル層下層１６ａの平坦性が悪化するという問題がある。チャネル層下層１６ａで平坦性が悪化すると、チャネル層上層１６ｂは数十ｎｍ程度の層厚しかないのため平坦性を十分に回復させることができない。その結果、チャネル層上層１６ｂと電子供給層１７の間の界面の平坦性が悪化し、２ＤＥＧの移動度が低下してしまう。
本開示の実施の形態２のウエハ１０の製造方法は、チャネル層下層形成ステップで、ＧａＮの結晶をチャネル層上層形成ステップより低圧で成長させている。ＧａＮの結晶を成長させる際に低圧にすると、Ｃの取り込み量が多くなるが、チャネル層下層１６ａにＳｉをドープしており、電流コラプスの発生を抑制できる。また、チャネル層下層形成ステップで圧力を低くすることで、Ｇａの表面マイグレーション長を長くすることができ、平坦性悪化を抑制することができる。よって、実施の形態２では、電流コラプス発生と平坦性の悪化（移動度の低下）とをともに抑制することができる。
また、本開示の実施の形態２のウエハ１０および半導体装置２０は、上記のように製造されているため、電流コラプスの発生を抑制するとともに、平坦性が高く、２ＤＥＧの移動度が低下して、半導体装置２０の出力が低下してしまうことを抑制することができる。
【００５１】
実施の形態３．
次に、本開示の実施の形態３について説明する。実施の形態１で説明した構成および製造方法と同様の部分については説明を省略し、実施の形態１と異なる部分について、以下に説明する。なお、実施の形態３のウエハ１０、半導体装置２０およびウエハ１０の製造方法は、実施の形態１の変形例または実施の形態２と組み合わせて実施することができる。
実施の形態１では、チャネル層下層１６ａのＧａＮの結晶を成長させる際の炉内のＶ／ＩＩＩ比を、チャネル層上層１６ｂ同様、５００としていた。これに対して、実施の形態３では、チャネル層下層１６ａのＧａＮの結晶を成長させる際の炉内のＶ／ＩＩＩ比を、チャネル層上層１６ｂのＧａＮの結晶を成長させる際の炉内のＶ／ＩＩＩ比より低くする。
【００５２】
実施の形態３のウエハ１０および半導体装置２０は、低いＶ／ＩＩＩ比で成長させたＧａＮの結晶を含有するチャネル層下層１６ａを備えている。ＧａＮの結晶を成長させる際にＶ／ＩＩＩ比を低くすると、Ｃの取り込み量が多くなるため、チャネル層下層１６ａは、実施の形態１よりもＣの濃度が高い。具体的には、Ｃの濃度は、１．１×１０１７ａｔｏｍｓ／ｃｍ３またはそれ以上である。このＣの濃度に対応するようにＳｉも、実施の形態１より多くドープされており、Ｓｉの濃度も実施の形態１より高い。具体的には、１．２×１０１７ａｔｏｍｓ／ｃｍ３またはそれ以上である。
【００５３】
実施の形態３のウエハ１０の製造方法におけるチャネル層下層形成ステップでは、炉内の温度を８００℃、圧力を２００ｍｂａｒ、Ｖ／ＩＩＩ比を２００として、ＧａＮを成長させる。すなわち、チャネル層下層形成ステップでは、チャネル層下層１６ａを形成する際の炉内のＶ／ＩＩＩ比を、チャネル層上層１６ｂを形成する際の炉内のＶ／ＩＩＩ比より低くする。なお、チャネル層上層１６ｂを形成する際の炉内のＶ／ＩＩＩ比は５００である。
ここで、図７を用いて、チャネル層１６を成長させる際に、炉内の温度、Ｖ／ＩＩＩ比をどのように変化させるか説明する。図７のグラフは、縦軸が炉内の温度およびＶ／ＩＩＩ比を示しており、横軸が成長時間を示しており、横軸の原点はチャネル層下層１６ａの成長を開始した時点を示している。また、左側の点線と原点との間はチャネル層下層形成ステップが行われている時間と対応しており、右側の点線より右側はチャネル層上層形成ステップが行われている時間と対応している。
図７に示されているとおり、チャネル層下層１６ａを形成している際の炉内の温度およびＶ／ＩＩＩ比とチャネル層上層１６ｂを形成している際の炉内の温度およびＶ／ＩＩＩ比は異なっており、先の説明のとおり、チャネル層下層１６ａを形成する際の温度およびＶ／ＩＩＩ比は、チャネル層上層１６ｂを形成する際の温度およびＶ／ＩＩＩ比より低い。
また、図７に示されているように、チャネル層下層形成ステップとチャネル層上層形成ステップの間には成長を中断させる期間（左側の点線と右側の点線の間）を設けて、この間に炉内の温度を上昇させている。また、この期間ではＧａＮの結晶を成長させないため原料を供給していない。そのため、Ｖ／ＩＩＩ比は定義できないため示していない。実施の形態３においても、実施の形態１同様、この成長を中断させる期間中もチャネル層１６（中間層と呼ぶ）を成長させてもよい。この場合、Ｖ／ＩＩＩ比を徐々に増加させるとともに、チャネル層下層形成ステップで供給していたＳｉの原料であるモノシランの供給を継続し、モノシランの供給量を徐々に減少させていくようすることで、ＣをＳｉで補償することができる。
【００５４】
本開示の実施の形態３に係るウエハ１０、半導体装置２０およびウエハ１０の製造方法は、以上のように構成されており、次のような効果を奏する。
実施の形態２で記載したとおり、低温でＧａＮの結晶を成長させると、Ｃの取り込み量が多くなるとともに、Ｇａの表面マイグレーション長が短くなり、平坦性が悪化し、２ＤＥＧの移動度が低下するという問題がある。
本開示の実施の形態３のウエハ１０の製造方法は、チャネル層下層形成ステップで、ＧａＮの結晶をチャネル層上層形成ステップより低いＶ／ＩＩＩ比で成長させている。ＧａＮの結晶を成長させる際にＶ／ＩＩＩ比を低くすると、Ｃの取り込み量が多くなるが、チャネル層下層１６ａにＳｉをドープしており、電流コラプスの発生を抑制できる。また、Ｖ／ＩＩＩ比を低くすることで、Ｇａの表面マイグレーション長を長くすることができ、平坦性悪化を抑制することができる。よって、実施の形態３では、電流コラプス発生と平坦性の悪化（移動度の低下）とをともに抑制することができる。
また、本開示の実施の形態３のウエハ１０および半導体装置２０は、上記のように製造されているため、電流コラプスの発生を抑制するとともに、平坦性が高く、２ＤＥＧの移動度が低下して、半導体装置２０の出力が低下してしまうことを抑制することができる。
【００５５】
上述のように、実施の形態３の製造方法では、チャネル層下層形成ステップを実施の形態１の圧力同様、高圧で実施していたが、実施の形態２同様、低圧で実施してもよい。
【００５６】
実施の形態４．
次に、本開示の実施の形態４について説明する。実施の形態１で説明した構成および製造方法と同様の部分については説明を省略し、実施の形態１と異なる部分について、以下に説明する。なお、実施の形態４のウエハ１０、半導体装置２０およびウエハ１０の製造方法は、実施の形態１の変形例、実施の形態２または実施の形態３と組み合わせて実施することができる。
実施の形態４では、チャネル層下層１６ａだけでなく、バックバリア層１５にもＳｉをドープする。
【００５７】
実施の形態３のウエハ１０および半導体装置２０は、Ｓｉを含むバックバリア層１５を備えている。バックバリア層１５もチャネル層下層１６ａ同様、低温で形成され、層内にＣが取り込まれ脱離しにくいため、Ｃを含んでいる。そして、バックバリア層１５に含まれるＳｉの濃度は、バックバリア層１５のＣの濃度より高い。具体的には、Ｃの濃度は、５×１０１６ａｔｏｍｓ／ｃｍ３またはそれ以上であり、Ｓｉの濃度は、６×１０１６ａｔｏｍｓ／ｃｍ３またはそれ以上である。
【００５８】
実施の形態３のウエハ１０の製造方法は、実施の形態１とは異なり、バックバリア層形成ステップにおいて、炉内にＴＭＩ（Ｔｒｉ−Ｍｅｔｈｙｌ  Ｉｎｄｉｕｍ、Ｉｎ（ＣＨ３）３）ガス、ＴＭＧａガス、およびアンモニアガスにモノシランを加えた混合ガスを導入し、バッファ層１４上にバックバリア層１５を構成するＩｎＧａＮの結晶を１ｎｍ成長させ、バッファ層１４上にＳｉがドープされたバックバリア層１５を形成する。
ここで、図８を用いて、バックバリア層１５およびチャネル層１６のＣの濃度およびＳｉの濃度について説明する。図８のグラフは、縦軸が濃度を示しており、横軸が表面からの深さを示している。原点から左側の点線までがチャネル層上層１６ｂに対応する深さ、左側の点線から右側の点線までがチャネル層下層１６ａに対応する深さ、右側の点線より右側がバックバリア層１５に対応する深さである。Ｃの濃度は実線で示しており、Ｓｉの濃度は一点鎖線で示している。
図８に示されているとおり、低温でＧａＮ、ＩｎＧａＮの結晶を成長させているチャネル層下層１６ａおよびバックバリア層１５は、Ｃを多く取り込んでおり、Ｃの濃度がチャネル層上層１６ｂより高くなっている。また、バックバリア層１５は、チャネル層下層１６ａより高圧、高Ｖ／ＩＩＩ比で形成されているため、Ｃの濃度がチャネル層下層１６ａより低くなっている。Ｓｉの濃度は、チャネル層下層１６ａとバックバリア層１５のそれぞれのＣの濃度より高い。なお、図８では、チャネル層下層１６ａのＣおよびＳｉの濃度がバックバリア層１５のＣおよびＳｉの濃度よりもそれぞれ高くなっているが、バックバリア層１５のＣおよびＳｉの濃度が高くなっていてもよい。
【００５９】
本開示の実施の形態４に係るウエハ１０、半導体装置２０およびウエハ１０の製造方法は、以上のように構成されており、次のような効果を奏する。
バックバリア層１５は、低温で形成されているため、Ｃの濃度が高くなっている。そのため、２ＤＥＧの電子をＣがトラップしてしまい、電流コラプスが発生する可能性がある。また、電流コラプスが発生すると、過渡応答特性が悪化する。
本開示の実施の形態４のウエハ１０および半導体装置２０は、バックバリア層１５にもＳｉが含まれているため、ＳｉがＣを補償して、バックバリア層１５のＣに起因する電流コラプスの発生、過渡応答特性の悪化を抑制することができる。また、チャネル層下層１６ａにＳｉをドープした実施の形態１の場合より確実に電流コラプスの発生、過渡応答特性の悪化を抑制することができる。
【００６０】
ここで、バックバリア層１５の成長条件は、低温、高圧、高Ｖ／ＩＩＩ比であるため、平坦性を悪化させる条件となっているが、Ｉｎがサーファクタント効果を持ち、Ｇａの表面マイグレーション長を長くすることができるため、顕著に平坦性が悪化することはないが、実施の形態２または実施の形態３と組み合わせて、低圧、低Ｖ／ＩＩＩ比でバックバリア層１５を形成することで、平坦性をより一層改善することができる。
【００６１】
なお、実施の形態４では、バックバリア層１５に含まれるＳｉの濃度がバックバリア層１５に含まれるＣの濃度より高い例を説明しているが、Ｓｉの濃度がＣの濃度より低くても、ＳｉがＣの一部を補償できるため、電流コラプスの発生を抑制することができる。
【産業上の利用可能性】
【００６２】
本開示のエピタキシャルウエハ、半導体装置およびエピタキシャルウエハの製造方法は、高電子移動度トランジスタとして、または高電子移動度トランジスタを製造する際に利用することができる。
【符号の説明】
【００６３】
１０  エピタキシャルウエハ（ウエハ）、１２  基板、１３  核形成層、１４  バッファ層、１５  バックバリア層、１６ａ  チャネル層下層、１６ｂ  チャネル層上層、１７  電子供給層、２０  半導体装置、２１  ソース電極、２２  ドレイン電極、２３  ゲート電極
【要約】
本開示に係るエピタキシャルウエハは、基板と、ＡｌｘＧａｙＩｎｚＮ（ｘ+ｙ+ｚ＝１、ｙ＞０）の組成式で表される結晶を含有し、基板上に設けられたバッファ層と、ＡｌｘＧａｙＩｎｚＮ（ｘ+ｙ+ｚ＝１、ｙ＞０、ｚ＞０）の組成式で表される結晶を含有し、バッファ層上に設けられたバックバリア層と、ＡｌｘＧａｙＩｎｚＮ（ｘ+ｙ+ｚ＝１、ｙ＞０）の組成式で表される結晶を含有し、バックバリア層上に設けられたチャネル層と、  ＡｌｘＧａｙＩｎｚＮ（ｘ+ｙ+ｚ＝１、ｘ＞０）の組成式で表される結晶を含有し、チャネル層上に設けられた電子供給層と、を備えたものである。チャネル層は、電子供給層側のチャネル層上層とバックバリア層側のチャネル層下層により構成されており、チャネル層下層は、チャネル層上層よりＣの濃度が高く、チャネル層下層は、Ｓｉを含むことを特徴とする。【図１】
0006765589.tif 000002
【図２】
0006765589.tif 000003
【図３】
0006765589.tif 000004
【図４】
0006765589.tif 000005
【図５】
0006765589.tif 000006
【図６】
0006765589.tif 000007
【図７】
0006765589.tif 000008
【図８】
0006765589.tif 000009