(57)【特許請求の範囲】
【請求項１】
基板処理装置を制御する上位コントローラと、該上位コントローラの指示に従い、前記基板処理装置に設けられた機器を制御する下位コントローラとを有し、前記機器の異常を検知する異常検知システムであって、
前記下位コントローラは、前記機器の状態信号を、２００ｍｓ〜８００ｍｓの所定の周期で５０ｍｓ〜１００ｍｓの所定時間、３００μｓ〜１ｍｓの所定のサンプリング間隔で収集し、収集した該機器の状態信号を蓄積する記憶部を有し、
前記上位コントローラは、蓄積した前記機器の状態信号を、前記所定時間以上の時間間隔で前記下位コントローラから取得し、取得した前記機器の状態信号に基づき、前記機器の異常の有無を判定する異常判定部とを有する、
異常検知システム。
【請求項２】
前記機器は、前記基板処理装置に設けられた高周波電源及び整合器の少なくともいずれかであり、
前記記憶部は、前記高周波電源への指令信号の数、該指令信号に対する確認信号の数、前記高周波電源が出力する高周波の進行波の電力の信号、前記高周波の反射波の電力の信号、前記高周波の進行波の電圧の信号、前記整合器の整合位置の信号、前記高周波の進行波の電力の積算値を示す信号、前記高周波電源への指令信号と該指令信号に対する確認信号の立上がりの遅延時間を示す信号、及び前記高周波電源への指令信号と該指令信号に対する確認信号の立下がりの遅延時間を示す信号の少なくとも一つの状態信号を蓄積する、
請求項１に記載の異常検知システム。
【請求項３】
前記異常判定部は、前記高周波の進行波の電力の信号と、前記高周波の反射波の電力の信号と、前記高周波の進行波の電圧の信号と、前記整合器の整合位置の信号のそれぞれのピーク値、中央値及び平均値、及び前記高周波の進行波の電力の積算値の信号が示す電力積算値の少なくとも一つに基づき、前記高周波電源の異常の有無を判定する、
請求項２に記載の異常検知システム。
【請求項４】
前記異常判定部は、前記高周波電源への指令信号の数及び該指令信号に対する確認信号の数の少なくともいずれかに基づき、前記高周波電源の異常、前記整合器の異常又は該高周波電源と該整合器との間の配線の異常の有無を判定する、
請求項２に記載の異常検知システム。
【請求項５】
前記異常判定部は、前記高周波電源への指令信号と該指令信号に対する確認信号の立上がりの遅延時間の信号が示す遅延時間及び前記高周波電源への指令信号と該指令信号に対する確認信号の立下がり遅延時間の信号が示す遅延時間の少なくともいずれかに基づき、前記高周波電源の異常又は前記整合器の異常の有無を判定する、
請求項２に記載の異常検知システム。
【請求項６】
前記異常判定部が前記機器に異常があると判定した場合、該機器の状態信号のログ情報を記憶するログ記憶部を有する、
請求項１〜５のいずれか一項に記載の異常検知システム。
【請求項７】
前記基板処理装置は、ＡＬＤ法により基板に成膜処理を行うＡＬＤ装置である、
請求項１〜６のいずれか一項に記載の異常検知システム。
【請求項８】
基板処理装置に設けられた機器の状態信号に基づき、前記機器の異常の有無を判定する上位コントローラに接続され、前記機器を制御する制御ボードであって、
前記機器の状態信号を、２００ｍｓ〜８００ｍｓの所定の周期で５０ｍｓ〜１００ｍｓの所定時間、３００μｓ〜１ｍｓの所定のサンプリング間隔で収集、収集した該機器の状態信号を蓄積する記憶部と、
前記上位コントローラが前記所定時間以上の時間間隔で発信するポーリングに応じて、蓄積した前記機器の状態信号を送信する通信部とを有する、
制御ボード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、異常検知システム及び制御ボードに関する。
【背景技術】
【０００２】
例えば、特許文献１には、プラズマ装置に設けられた複数のバルブの開閉動作を指示する複数の指示信号や、複数のバルブの開閉動作を検出する複数のセンサの複数の検出信号に基づき、複数のバルブの動作状態を把握する制御コントローラが開示されている。
【０００３】
プラズマＣＶＤ（Chemical Vapor Deposition）装置では、分単位の周期でプラズマ制御が行われる。これに対して、プラズマＣＶＤ装置を制御する制御コントローラは、１００ｍｓ単位の周期でプラズマＣＶＤ装置に取り付けられた高周波電源（以下、「ＲＦ電源」ともいう。）やバルブ等の機器の状態信号を検知する。すなわち、制御コントローラは、１００ｍｓ単位の周期でセンサやＲＦ電源にポーリングする。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１３−１６８１３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、原料ガスと反応ガスとを交互に処理容器内へ供給し、原子レベル又は分子レベルの厚さの薄膜を一層ずつ形成するプラズマＡＬＤ（Atomic Layer Deposition）装置に対する制御では、プラズマ制御を１０ｍｓ単位の周期で行っている。
【０００６】
よって、従来の１００ｍｓ単位の周期でセンサやＲＦ電源のＩＯ（Ｉｎｐｕｔ／Ｏｕｔｐｕｔ）信号を制御すると、プラズマＡＬＤ装置に設けられたバルブ等の機器の状態を正確に把握し、プロセスの制御を適切に行うことは困難である。
【０００７】
上記課題に対して、一側面では、本発明は、基板処理装置に設けられた機器の異常を精度良く検知することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、一の態様によれば、基板処理装置を制御する上位コントローラと、該上位コントローラの指示に従い、前記基板処理装置に設けられた機器を制御する下位コントローラとを有し、前記機器の異常を検知する異常検知システムであって、前記下位コントローラは、前記機器の状態信号を、２００ｍｓ〜８００ｍｓの所定の周期で５０ｍｓ〜１００ｍｓの所定時間、３００μｓ〜１ｍｓの所定のサンプリング間隔で収集し、収集した該機器の状態信号を蓄積する記憶部を有し、前記上位コントローラは、蓄積した前記機器の状態信号を、前記所定時間以上の時間間隔で前記下位コントローラから取得し、取得した前記機器の状態信号に基づき、前記機器の異常の有無を判定する異常判定部とを有する、異常検知システムが提供される。
【発明の効果】
【０００９】
一の側面によれば、基板処理装置に設けられた機器の異常を精度良く検知することができる。
【図面の簡単な説明】
【００１０】
【図１】一実施形態に係る基板処理システムの制御系統の一例を示す図。
【図２】一実施形態に係る基板処理装置、ＭＣ及びＩ/Ｏボードのハードウェア構成の一例を示す図。
【図３】一実施形態に係るＭＣ及びＩ/Ｏボードの機能構成の一例を示す図。
【図４】第１実施形態に係る状態信号検出回路の一例を示す図。
【図５】第１実施形態に係る異常検知処理の一例を示すフローチャート。
【図６】第１実施形態に係る異常検知処理における各信号のタイムチャート。
【図７】第２実施形態に係る状態信号検出回路の一例を示す図。
【図８】第１〜第６実施形態に係る状態信号（ディジタル、アナログ信号）のタイミングを説明するための図。
【図９】第２実施形態に係る異常検知処理の一例を示すフローチャート。
【図１０】第２実施形態に係る異常検知処理における各信号のタイムチャート。
【図１１】第３実施形態に係る状態信号検出回路の一例を示す図。
【図１２】第３実施形態に係る異常検知処理における各信号のタイムチャート。
【図１３】第４実施形態に係る状態信号検出回路の一例を示す図。
【図１４】第４実施形態に係る異常検知処理における各信号のタイムチャート。
【図１５】第５実施形態に係る状態信号検出回路の一例を示す図。
【図１６】第５実施形態に係る異常検知処理における各信号のタイムチャート。
【図１７】第５実施形態に係る異常検知処理における積算方法を説明するための図。
【図１８】第６実施形態に係る状態信号検出回路の一例を示す図。
【図１９】第６実施形態に係る異常検知処理の一例を示すフローチャート。
【図２０】第６実施形態に係る異常検知処理における各信号のタイムチャート。
【発明を実施するための形態】
【００１１】
以下、本発明を実施するための形態について図面を参照して説明する。なお、本明細書及び図面において、実質的に同一の構成については、同一の符号を付することにより重複した説明を省く。
【００１２】
［基板処理システムの制御系統例］
まず、本発明の一実施形態に係る基板処理システムの制御系統の一例について、図１を参照しながら説明する。例えば、基板処理システムは、複数の基板処理装置、搬送室（ＴＭ：Transfer Module）、ロードロック室（ＬＬＭ：Load Lock Module）等を有し、複数の基板処理装置にて複数の基板の処理が実行される。システムコントローラ１（ＥＣ：Equipment Controller）は、基板処理システムの全体を制御する統括制御部である。
【００１３】
システムコントローラ１は、複数のモジュールコントローラ２０（ＭＣ：Module Controller）とシステム内ＬＡＮ（Local Area Network）を介して接続されている。モジュールコントローラ２０は、システムコントローラ１の指示に従い、基板処理装置の制御を行う。
【００１４】
各モジュールコントローラ２０は、複数のＩ/Ｏボード３０とシステム内ＬＡＮ（Local Area Network）等のネットワークを介して接続されている。複数のＩ/Ｏボード３０は、各モジュールコントローラ２０の指示に従い、基板処理装置、に設けられた複数の機器の少なくともいずれかを制御する。例えば、複数のＩ/Ｏボード３０のうちの一のＩ/Ｏボード３０は、図１及び図２に示すように、高周波電源の一例であるＲＦ電源１８及び整合器１７の各機器を制御する。
【００１５】
図２に示すように、Ｉ/Ｏボード３０は、モジュールコントローラ２０の指令に従い、ＲＦをオンするための指令信号（以下、「ＤＯ（Digital Output）信号」という。）をＲＦ電源１８に送出する。また、Ｉ/Ｏボード３０は、ＤＯ信号に対する確認信号（以下、「ＤＩ（Digital Input）信号」という。）をＲＦ電源１８から入力する。
【００１６】
以下では、システムコントローラ１をＥＣ１と表記し、モジュールコントローラ２０をＭＣ２０と表記する。ＭＣ２０は、Ｉ/Ｏボード３０に対して上位コントローラであり、Ｉ/Ｏボード３０は、ＭＣ２０に対して下位コントローラである。Ｉ/Ｏボード３０は、制御ボートともいう。
【００１７】
［基板処理装置、ＭＣ、Ｉ/Ｏボードのハードウェア構成］
次に、本発明の一実施形態に係る基板処理装置１０、ＭＣ２０、Ｉ/Ｏボード３０のハードウェア構成の一例について、図２を参照しながら説明する。基板処理装置１０は、プラズマＣＶＤ装置、プラズマＡＬＤ装置、プラズマエッチング装置等の装置であり得る。本実施形態では、基板処理装置１０は、基板の一例である半導体ウエハ（以下、単に「ウエハ」と記す。）Ｗに対して、複数のガスを、互いに異なるタイミングで間欠的に繰り返し供給して成膜を行うＡＬＤ（Atomic  Layer  Deposition）装置として構成されている。
【００１８】
基板処理装置１０は、処理容器１１と、ウェハＷの処理に使用される複数のガスを供給するガス供給源１４と、整合器１７を介して処理容器１１と接続され、処理容器１１内にＲＦ（高周波）電力を印加するＲＦ電源１８と、排気装置１６とを有する。
【００１９】
処理容器１１は、天壁１１ａ、底壁１１ｂ及び天壁１１ａと底壁１１ｂとを連結する側壁１１ｃを含み、略円筒状に形成され、内部は気密になっている。排気装置１６が作動することにより、底壁１１ｂに形成された排気口１１ｄからガスが排気され、処理容器１１の内部は、所定の真空度まで減圧される。
【００２０】
処理容器１１の内部には、ウェハＷを保持するためのステージ１９と、ステージ１９を支持する円筒状の支持部材１５とが配置されている。更に、処理容器１１の天壁１１ａには、ガス導入部１２が設けられている。ガス供給源１４から供給されるガスは、ガス供給管１３を通り、ガス導入部１２から処理容器１１内に導入される。
（ＥＣ）
ＥＣ１は、工程管理者等によって指定されたレシピを含むプログラムを、ハードディスク装置や記憶媒体から読み出す。読み出したプログラムは、ＥＣ１から各ＭＣ２０に送信される。また、ＥＣ１は、ＬＡＮを介して基板処理システムが設置されている工場全体の製造工程を管理するＭＥＳ（Manufacturing Execution System）としてのホストコンピュータに接続されている。ホストコンピュータは、工場における種々の工程に関するリアルタイム情報を基幹業務システムにフィードバックすると共に、工場全体の負荷等を考慮して工程を制御する。
【００２１】
基板処理システムの全体制御や基板処理装置１０の異常検知やウエハＷの加工に関するレシピは、例えば、記憶媒体に格納され、ハードディスク装置にインストールすることによって利用することができる。記憶媒体としては、例えば、ＣＤ−ＲＯＭ、ハードディスク、フレキシブルディスク、フラッシュメモリ、ＤＶＤ等を使用することができる。また、上記レシピは、他の装置から、例えば専用回線を介して随時伝送させてオンラインで利用することも可能である。
（ＭＣ）
複数のＭＣ２０は、ＥＣ１によって統括されて制御される。なお、ＭＣ２０は、基板処理システム内の複数の基板処理装置１０だけでなく、ロードロック室や、ローダーユニットに対応させて設けることが可能であり、これらもＥＣ１によって統括されて制御される。
【００２２】
以下、基板処理装置１０を制御するＭＣ２０を例に挙げて、ＭＣ２０の構成について説明する。ＭＣ２０は、Ｉ／Ｏ制御インターフェース２１とＣＰＵ２２とＲＡＭ等によって構成される揮発性メモリ２３と、ＲＯＭ等によって構成される不揮発性メモリ２４とを有している。不揮発性メモリ２４は、例えばＳＲＡＭ、ＭＲＡＭ、ＥＥＰＲＯＭ、フラッシュメモリ等の不揮発性メモリによって構成されている。不揮発性メモリ２４には、基板処理装置１０における種々のログ情報、例えば、基板処理装置１０の異常が判定された場合の状態信号のログ等が保存される。状態信号として不揮発性メモリ２４に記憶される情報は、ＭＣ２０とＩ/Ｏボード３０との間で入出力される各種の信号、例えば、ＤＯ（ディジタルアウトプット）信号、ＤＩ（ディジタルインプット）信号、ＡＯ（アナログアウトプット）信号、ＡＩ（アナログインプット）信号等である。
（Ｉ／Ｏモジュール）
ＭＣ２０は、ネットワーク４８を介して１つ以上のＩ／Ｏモジュール３１と接続されている。ネットワーク４８は、Ｉ／Ｏモジュール３１毎に割り当てられた複数のチャンネルＣＨ０，ＣＨ１，ＣＨ２・・・を有している。ネットワーク４８は、ＧＨＯＳＴ（General High-Speed Optimum Scalable Transceiver）と称されるＬＳＩを用いて実現されるネットワークであってもよい。
【００２３】
基板処理装置１０に設けられた各機器のＭＣ２０による制御は、Ｉ／Ｏモジュール３１を介して行われる。例えば、ＭＣ２０のＩ／Ｏ制御インターフェース２１は、Ｉ／Ｏモジュール３１に種々の制御信号を送出する。また、Ｉ／Ｏ制御インターフェース２１は、Ｉ／Ｏモジュール３１から機器（例えば、ＲＦ電源１８や整合器１７）の状態信号を受け取る。
（Ｉ／Ｏボード）
ＭＣ２０に対応する１つ以上のＩ／Ｏモジュール３１は、基板処理装置１０への制御信号の入出力信号の伝達を行う。１つのＩ／Ｏモジュール３１は、１つ以上のＩ／Ｏボード３０を有している。Ｉ／Ｏボード３０は、ＭＣ２０の指示に従い、各機器を直接制御する制御ボードである。
【００２４】
Ｉ／Ｏボード３０の機能は、例えば、ＣＰＵ３２及びＦＰＧＡ（Field Programmable Gate Array）回路３４の少なくともいずれかを主な構成部品として実現される。ＦＰＧＡ回路３４は、プログラマブルロジックデバイスの一例である。
【００２５】
Ｉ／Ｏモジュール３１は、１つ以上の機器に接続されている。本実施形態では、一つのＩ／Ｏボード３０にＲＦ電源１８及び整合器１７が接続されている。
【００２６】
ＭＣ２０（Ｉ／Ｏボード３０）から機器に出力される出力信号（例えば、ＤＯ信号及びＡＯ信号）及びＩ／Ｏボード３０へ入力される入力信号（例えば、ＤＩ信号及びＡＩ信号）の制御は、ＣＰＵ３２及びＦＰＧＡ（Field-programmable gate array）３４により実行される。
【００２７】
ＤＯ信号は、制御系統の上位に位置するＭＣ２０から、制御系統の下位に位置するＲＦ電源１８へ出力されるディジタル信号である。ＤＯ信号には、ＲＦ電源１８のオンを指令する信号が含まれる。また、ＤＯ信号には、ＲＦ電源１８のオフを指令する信号が含まれる。
【００２８】
ＤＩ信号は、制御系統の下位に位置するＲＦ電源１８から、制御系統の上位に位置するＭＣ２０（Ｉ／Ｏボード３０）へ入力されるディジタル信号である。ＤＩ信号には、ＲＦ電源１８のオンを指令する指令信号に対する確認信号が含まれる。また、ＤＩ信号には、ＲＦ電源１８のオフを指令する指令信号に対する確認信号が含まれる。
【００２９】
ＦＰＧＡ回路３４に内蔵されたＤＯカウンタ４０は、指令信号の立ち上がり又は立下りの数をカウントする。ＦＰＧＡ回路３４に内蔵されたＤＩカウンタ４１は、指令信号に対する確認信号の立ち上がり又は立下りの数をカウントする。
【００３０】
ＦＰＧＡ回路３４に内蔵された立上がり遅延時間カウンタ４５は、ＲＦ電源１８のオンを指令する指令信号であるＤＯ信号（実際には、このＤＯ信号をフィードバックして入力したＤＩ信号）と、ＲＦ電源１８のオンを指令する指令信号に対する確認信号であるＤＩ信号との間の相対的な時間差を計測する。ＦＰＧＡ回路３４に内蔵された立下がり遅延時間カウンタ４６は、ＲＦ電源１８のオフを指令する指令信号であるＤＯ信号（実際には、このＤＯ信号をフィードバックして入力したＤＩ信号）と、ＲＦ電源１８のオフを指令する指令信号に対する確認信号であるＤＩ信号との間の相対的な時間差を計測する。
【００３１】
ＡＩ信号は、例えばＲＦ電源１８及び整合器１７からＭＣ２０（Ｉ／Ｏボード３０）へ入力されるアナログ信号である。ＡＩ信号には、ＲＦ電源１８から供給される高周波（ＲＦ）の進行波の電力Ｐｆを示す信号（以下、「Ｐｆ  ＡＩ信号」という。）が含まれる。また、ＡＩ信号には、ＲＦ電源１８から供給される高周波（ＲＦ）の反射波の電力Ｐｒを示す信号（以下、「Ｐｒ  ＡＩ信号」という。）が含まれる。
【００３２】
また、ＡＩ信号には、ＲＦ電源１８から供給される高周波（ＲＦ）の進行波の電圧Ｖｐｐを示す信号（以下、「Ｖｐｐ  ＡＩ信号」という。）が含まれる。また、ＡＩ信号には、整合器１７に設けられた可変コンデンサの整合位置を示す信号（以下、「Load  ＡＩ信号」、「Tune  ＡＩ信号」）が含まれる。
【００３３】
ＣＰＵ３２に内蔵された最大値レジスタ４２には、Ｐｆ  ＡＩ信号（ＲＦ進行波の電力Ｐｆのアナログ信号）の最大値、Ｐｒ  ＡＩ信号（ＲＦ反射波の電力Ｐｒのアナログ信号）の最大値、Ｖｐｐ  ＡＩ信号（ＲＦ進行波の電圧Ｖｐｐのアナログ信号）の最大値、及びLoad  ＡＩ信号とTune  ＡＩ信号の最大値（整合器１７の整合位置の最大値を示す信号）が格納される。
【００３４】
ＣＰＵ３２に内蔵された最小値レジスタ４３には、Ｐｆ  ＡＩ信号（ＲＦ進行波の電力Ｐｆのアナログ信号）の最小値、Ｐｒ  ＡＩ信号（ＲＦ反射波の電力Ｐｒのアナログ信号）の最小値、Ｖｐｐ  ＡＩ信号（ＲＦ進行波の電圧Ｖｐｐのアナログ信号）の最小値、及びLoad  ＡＩ信号とTune  ＡＩ信号の最小値（整合器１７の整合位置の最小値を示す信号）が格納される。
【００３５】
また、ＣＰＵ３２に内蔵された積算レジスタ４４には、Ｐｆ  ＡＩ信号（ＲＦ進行波の電力Ｐｆのアナログ信号）の積算値、及びＰｒ  ＡＩ信号（ＲＦ反射波の電力Ｐｒのアナログ信号）の積算値が格納される。
【００３６】
なお、以下で説明する、第１〜第６実施形態における上記各種のアナログ信号とは、アナログ値で表される性質を有する信号をディジタル化した信号を意味する。
【００３７】
［ＭＣ及びＩ/Ｏボードの機能構成］
次に、本発明の一実施形態に係るＭＣ２０及びＩ/Ｏボード３０の機能構成の一例について、図３を参照しながら説明する。
【００３８】
（Ｉ/Ｏボードの機能構成）
Ｉ/Ｏボード３０は、通信部３６、記憶部３７、計時部３８及び機器制御部３９を有する。通信部３６は、ＭＣ２０からのＲＦ電源１８をオンする指令信号を受信し、該指令信号に従いＤＯ信号をＲＦ電源１８に送信する。通信部３６は、指令信号（ＤＯ信号）に対する確認信号（ＤＩ信号）をＭＣ２０に送信する。通信部３６は、ＲＦ電源１８の高周波に関するＡＩ信号及び整合器１７の整合位置に関するＡＩ信号をＭＣ２０に送信する。
【００３９】
機器制御部３９は、機器の状態信号を、所定の周期における所定時間、所定のサンプリング間隔で収集し、収集した機器の状態信号を記憶部３７に蓄積する。具体的には、機器制御部３９は、通信部３６を介して基板処理装置１０に設けられたＲＦ電源１８への指令信号の数、該指令信号に対する確認信号の数、ＲＦ電源１８が出力する高周波の進行波の電力の信号、前記高周波の反射波の電力の信号、前記高周波の進行波の電圧の信号、整合器１７の整合位置の信号、前記高周波の進行波の電力の積算値を示す信号、前記高周波電源への指令信号と該指令信号に対する確認信号の立上がりの遅延時間を示す信号、及び前記高周波電源への指令信号と該指令信号に対する確認信号の立下がりの遅延時間を示す信号の少なくとも一つを所定のサンプリング間隔で収集し、記憶部３７に蓄積する。
【００４０】
例えば、記憶部３７は、ＤＯカウンタ４０及びＤＩカウンタ４１に、ＲＦ電源１８のオンを指令するＤＯ信号の数及び前記ＤＯ信号に対する確認信号であるＤＩ信号の数を記憶する。記憶部３７は、最大値レジスタ４２に上記各種のＡＩ信号の最大値を記憶し、最小値レジスタ４３に上記各種のＡＩ信号の最小値を記憶する。記憶部３７は、積算レジスタ４４にＲＦ進行波及びＲＦ反射波のＡＩ信号の累積値を記憶する。記憶部３７は、立上がり遅延時間カウンタ４５に、ＲＦ電源１８のオンを指令するＤＯ信号の立上りと、その確認信号であるＤＩ信号の立上りとの差分を遅延時間として記憶する。記憶部３７は、立下がり遅延時間カウンタ４６に、ＲＦ電源１８のオンを指令するＤＯ信号の立下りと、その確認信号であるＤＩ信号の立下りとの差分を遅延時間として記憶する。
【００４１】
計時部３８は、機器の状態信号を収集する際の所定の周期と、周期中でサンプリングを行う所定時間と、サンプリング間隔とを計時する。図１に示すように、Ｉ/Ｏボード３０は、３００μｓ〜１ｍｓの範囲で定められたサンプリング間隔でＲＦ電源１８及び整合器１７にポーリングし、ＲＦ電源１８及び整合器１７の状態信号を収集する。基板処理装置１０がプラズマＡＬＤ装置の場合、一プロセスは２００ｍｓ〜８００ｍｓの周期で行われる。よって、計時部３８は、２００ｍｓ〜８００ｍｓ毎（つまり、一プロセス毎）に、所定時間のサンプリング時間を計時する。所定時間は、５０ｍｓ〜１００ｍｓである。つまり、図８のＲＦ  ＡＩ信号に一例を示すように、２００ｍｓ〜８００ｍｓの周期で間欠的に行われるプロセス毎に、プロセス中の所定時間（５０ｍｓ〜１００ｍｓの間）、３００μｓ〜１ｍｓの範囲で定められたサンプリング間隔でＩ/Ｏボード３０からＲＦ電源１８及び整合器１７にポーリングが行われる。これにより、Ｉ/Ｏボード３０は、サンプリングデータとしてのＲＦ電源１８及び整合器１７の状態信号を収集する。収集した機器の状態信号のサンプリングデータは、記憶部３７に記憶される。記憶部３７は、図２に示すＣＰＵ３２内のＲＡＭ３３及びＦＰＧＡ回路３４内の各種のカウンタ４０，４１及び各種のレジスタ４２〜４４により実現される。なお、以下の各実施形態において、サンプリング間隔は、３００μｓに設定される。
【００４２】
サンプリングデータは、ＭＣ２０が１００ｍｓ毎に送出するポーリングのタイミングに、Ｉ/Ｏボード３０からＭＣ２０に送出される。
【００４３】
機器制御部３９は、基板処理装置１０に設けられた機器を制御する。具体的には、機器制御部３９は、ＲＦ電源１８のオン及びオフの制御、排気装置１６の排気制御、ガス供給源１４のガス供給制御等を行う。また、機器制御部３９は、ＲＦ電源１８や整合器１７等の機器の異常の判定結果に応じて、該当機器の停止等の制御を行う。
【００４４】
（ＭＣの機能構成）
ＭＣ２０は、通信部２５、制御部２６、異常判定部２７及びログ記憶部２８を有する。通信部２５は、Ｉ/Ｏボード３０との間で各種の信号、例えば、ＤＯ信号、ＤＩ信号、ＡＩ信号を送受信する。制御部２６は、ＥＣ１の指示に従い、基板処理装置１０の制御を行う。
【００４５】
異常判定部２７は、Ｉ/Ｏボード３０において収集されたＲＦ電源１８の状態信号（例えばＰｆ  ＡＩ信号）及び整合器１７の状態信号（例えばLoad/ Tune  ＡＩ信号）のサンプリングデータのピーク値、平均値、中央値に基づき、ＲＦ電源１８や整合器１７等の機器の異常の有無を判定する。より詳しくは、異常判定部２７は、機器の状態信号に基づき、以下の信号の少なくとも一つに基づき、機器の異常の有無又は機器間の配線の異常を判定してもよい。
・ＲＦ電源１８への指令信号の数、その指令信号に対する確認信号の数
・高周波（ＲＦ）の進行波及び反射波の電力を示す信号のピーク値、中央値、平均値
・ＲＦの進行波及び反射波の電圧を示す信号のピーク値、中央値、平均値
・ＲＦの進行波及び反射波の電力を示す信号を積算した積算値
・整合器１７の整合位置を示す信号のピーク値、中央値及び平均値
・ＲＦ電源１８への指令信号の遅延時間、その指令信号に対する確認信号の遅延時間
ログ記憶部２８は、異常判定部２７がＲＦ電源１８等の機器に異常があると判定した場合、異常と判定された機器の状態信号をログ情報として記憶する。
【００４６】
（ＡＬＤ法による成膜処理）
ＡＬＤ法による成膜処理では、原料ガスを含む複数のガスの供給と停止を短時間で間欠的に繰り返し行う必要がある。例えば、ＣＶＤ法による成膜処理を行うＣＶＤ装置のプラズマ制御の周期（一プロセスの時間）は、１００ｍｓ程度あれば十分である。これに対して、ＡＬＤ法による成膜処理を行うＡＬＤ装置のプラズマ制御の周期は、ＲＦ電源１８のオン及びオフの周期が短くなるため、１０ｍｓ程度と短く設定する必要がある。よって、ＭＣ２０が１００ｍｓ毎に行うポーリングでは、ＭＣ２０は、１０ｍｓ程度の短周期でプラズマ制御されるＲＦ電源１８等の機器の状態信号を、必ずしも正しく取得できない場合がある。
【００４７】
そこで、本実施形態では、Ｉ/Ｏボード３０が３００μｓ〜１ｍｓ毎に行うポーリングで、機器の状態信号をＩ/Ｏボード３０内の記憶部３７に蓄積しておく。ＭＣ２０は、１００ｍｓ毎に行うポーリングにおいて、Ｉ/Ｏボード３０内の記憶部３７に蓄積された機器の状態信号を取得することで、ＲＦ電源１８等の機器の状態信号を、Ｉ/Ｏボード３０を介して正しく取得することができる。これにより、ＭＣ２０は、１０ｍｓ程度の短周期でプラズマ制御されるＡＬＤ装置においても、取得した機器の状態信号に基づき、ＲＦ電源１８等の機器の異常の有無を正確に判定することができる。
【００４８】
以下では、第１〜第６実施形態の順に、各実施形態に係る状態信号検出回路及び該回路を使用した異常検知処理について説明する。
＜第１実施形態＞
まず、第１実施形態に係る状態信号検出回路及び第１実施形態に係る異常検知処理の一例について、図４〜図６を参照しながら説明する。図４は、第１実施形態に係る状態信号検出回路の一例を示す。図５は、第１実施形態に係る異常検知処理の一例を示すフローチャートである。図６は、第１実施形態に係る異常検知処理における各信号のタイムチャートである。
（状態信号検出回路）
図４に示す第１実施形態に係る状態信号検出回路３５は、ＦＰＧＡ回路３４内にあり、フォトカプラ５０とＤＯカウンタ４０とＤＩカウンタ４１とを有する。フォトカプラ５０は、内部で電気信号を光に変換し再び電気信号へ戻すことによって、電気的に絶縁しながら信号を伝達する素子である。
【００４９】
ＤＯカウンタ４０は、ＭＣ２０からＲＦ電源１８のオンを制御する指令信号を、フォトカプラ５０を介してフィードバックした信号（ＤＯ信号）の回数をカウントする。ＤＩカウンタ４１は、ＭＣ２０からＲＦ電源１８のオンを制御するＤＯ信号に対する確認信号（ＤＩ信号）の回数をカウントする。
【００５０】
ＤＯカウンタ４０及びＤＩカウンタ４１は、それぞれ１６ビットとし、図６に示すように、ＭＣ２０にインストールされているＭＣソフトウェア（プログラム）により制御されるＳＴＡＲＴ指令に従いカウントを開始し、ＳＴＯＰ指令に従いカウントを停止する。本実施形態では、ＤＯカウンタ４０及びＤＩカウンタ４１は、ＤＯ信号及びＤＩ信号の立上りをカウントするが、これに限らず、ＤＯ信号及びＤＩ信号の立下りをカウントしてもよい。また、ＤＯカウンタ４０及びＤＩカウンタ４１は、ＲＥＳＥＴ指令により初期化される。
【００５１】
ＤＯカウンタ４０及びＤＩカウンタ４１のカウンタ値の読み取りは、カウント中でも可能とする。なお、ＤＩ信号については、ＤＩカウンタ４１の前に信号のノイズ除去回路を設け、一定時間以上の信号レベルの継続がないＤＩ信号は有効な信号とは判定しないようにする。
（異常検知処理）
図５に示す第１実施形態に係る異常検知処理は、ＭＣ２０により実行される。前提として、図６に示すように、時刻ｔ０のＳＴＡＲＴ指令に従い、ＤＯカウンタ４０は、ＲＦ  ＯＮ  ＤＯ信号の回数Ａをカウントし、ＤＩカウンタ４１は、ＲＦ  ＯＮ  ＤＩ信号の回数Ｂをカウントする。また、時刻ｔ１のＳＴＯＰ指令に従い、ＤＯカウンタ４０は、ＲＦ  ＯＮ  ＤＯ信号の回数Ａのカウントを停止し、ＤＩカウンタ４１は、ＲＦ  ＯＮ  ＤＩ信号の回数Ｂのカウントを停止する。ＤＯカウンタ４０及びＤＩカウンタ４１は、時刻ｔ２のＲＥＳＥＴ信号に従い初期化される。
【００５２】
図５に示す異常検知処理が開始されると、制御部２６は、ＲＦ電源１８のオンを指令するＤＯ信号の出力回数Ｘをカウントする（ステップＳ１０）。通信部２５は、Ｉ／Ｏボード３０の通信部３６からＤＯカウンタ４０に格納されたカウント数Ａ及びＤＩカウンタ４１に格納されたカウント数Ｂを取得する（ステップＳ１２）。
【００５３】
次に、異常判定部２７は、出力回数Ｘがカウント数Ａに等しいかを判定する（ステップＳ１４）。異常判定部２７は、出力回数Ｘがカウント数Ａに等しくないと判定した場合、Ｉ／Ｏボード３０に異常があると判定し（ステップＳ１６）、本処理を終了する。他方、異常判定部２７は、出力回数Ｘがカウント数Ａに等しいと判定した場合、出力回数Ｘがカウント数Ｂに等しいかを判定する（ステップＳ１８）。
【００５４】
異常判定部２７は、出力回数Ｘがカウント数Ｂに等しいと判定した場合、異常なしと判定し（ステップＳ２０）、本処理を終了する。他方、異常判定部２７は、出力回数Ｘがカウント数Ｂに等しくないと判定した場合、Ｉ／Ｏボード３０とＲＦ電源１８との間の配線又はＲＦ電源１８に異常があると判定し（ステップＳ２２）、本処理を終了する。
【００５５】
以上、第１実施形態に係る異常検知システムによれば、基板処理装置１０に設けられたＲＦ電源１８、Ｉ／Ｏボード３０、及びＲＦ電源１８とＩ／Ｏボード３０との間の配線の異常を検知することができる。
＜第２実施形態＞
次に、第２実施形態に係る状態信号検出回路及び第２実施形態に係る異常検知処理の一例について、図７〜図１０を参照しながら説明する。図７は、第２実施形態に係る状態信号検出回路の一例を示す。図８は、第１〜第６実施形態に係る状態信号（ＤＯ，ＤＩ，ＡＩ信号）を説明するためのタイムチャートである。図９は、第２〜第５実施形態に係る異常検知処理の一例を示すフローチャートである。図１０は、第２実施形態に係る異常検知処理の一例を説明するためのタイムチャートである。
（状態信号検出回路）
図７に示す第２実施形態に係る状態信号検出回路３５は、ＦＰＧＡ回路３４内にあり、ＡＩ回路５１と最大値レジスタ４２と最小値レジスタ４３とを有する。ＡＩ回路５１は、ＲＦ進行波の電力Ｐｆのアナログ信号を１２ビットのデータにディジタル化したＰｆ  ＡＩ信号を出力する。また、ＲＦ反射波の電力Ｐｒのアナログ信号を１２ビットのデータにディジタル化したＰｒ  ＡＩ信号を出力する。
【００５６】
図１０に示すように、時刻ｔ３のＳＴＡＲＴ指令と時刻ｔ４のＳＴＯＰ指令の間に、例えば３００μｓのサンプリングクロックごとにデータがサンプリングされる。実際には、図８に示すように、ＳＴＡＲＴ指令からＳＴＯＰ指令の間は、一プロセスを示し、サンプリング時間は、一プロセス内の５０ｍｓ〜１００ｍｓの範囲の所定時間である。図１０に示すサンプリングクロックに応じて収集されるサンプリングデータのうち、Ｐｆ  ＡＩ信号の最大値及びＰｒ  ＡＩ信号の最大値は、それぞれ最大値レジスタ４２に格納される。また、Ｐｆ  ＡＩ信号の最小値及びＰｒ  ＡＩ信号の最小値は、それぞれ最小値レジスタ４３に格納される。
【００５７】
最大値レジスタ４２及び最小値レジスタ４３は、それぞれ１２ビットとし、ＭＣ２０のＭＣソフトウェアにより制御されるＳＴＡＲＴ指令により最大値及び最小値の検出を開始し、ＳＴＯＰ指令によりその検出を停止する。また、最大値レジスタ４２及び最小値レジスタ４３は、ＲＥＳＥＴ指令により初期化される。
【００５８】
なお、最大値レジスタ４２及び最小値レジスタ４３のレジスタ値の読み取りは、検出中でも可能である。また、検出可能なＡＩ信号数はＦＰＧＡ回路３４の設計により増減可能である。
【００５９】
基板処理装置１０がプラズマＡＬＤ装置の場合、一プロセスは２００ｍｓ〜８００ｍｓで行われる。よって、図８に示すように、Ｐｆ  ＡＩ信号のＳＴＡＲＴ指令（ｔ０，ｔ３、・・・）及びＳＴＯＰ指令（ｔ２，ｔ４、・・・）のそれぞれの間隔は、２００ｍｓ〜８００ｍｓとなる。よって、２００ｍｓ〜８００ｍｓの一プロセス毎に一回のサンプリングデータが収集される。
【００６０】
サンプリングデータは、５０ｍｓ〜１００ｍｓの範囲の所定時間内において３００μｓ〜１ｍｓのサンプリング間隔で収集される。例えば、５０ｍｓの所定時間内において３００μｓ毎に複数個のＰｆ  ＡＩ信号及びＰｒ  ＡＩ信号のサンプリングデータが収集されることになる。収集されたＰｆ  ＡＩ信号及びＰｒ  ＡＩ信号のサンプリングデータは、Ｉ／Ｏボード３０の記憶部３７に記憶される。
【００６１】
このように、第１実施形態のＳＴＡＲＴ指令（ｔ０）からＳＴＯＰ指令（ｔ１）までの時間は、３００回程度のプロセスが包含されるため、第２実施形態のＳＴＡＲＴ指令（ｔ０，ｔ３、・・・）からＳＴＯＰ指令（ｔ２，ｔ４、・・・）までの時間よりも長い。
【００６２】
ＭＣ２０は、例えば１００ｍｓ毎にポーリングを行う。ＭＣ２０がＡＩ信号のサンプリングデータを取得する周期は、例えばＡＬＤ法による処理の一サイクル２００〜８００ｍｓのうちの所定時間５０ｍｓ〜１００ｍｓよりも長いか又は同じ時間である。よって、ＭＣ２０の一回のポーリングによって、ＭＣ２０が取得するＡＩ信号のサンプリングデータは、一回分のＡＩ信号のサンプリングデータであり、一回のポーリングにて複数回分のＡＩ信号のサンプリングデータを取得することはない。
（異常検知処理）
図９に示す第２実施形態に係る異常検知処理は、ＭＣ２０により実行される。本処理が開始されると、制御部２６は、ポーリングのタイミングに同期して、通信部２５を介して所定のサンプリング間隔（本実施形態では、３００μｓ）で収集されたサンプリングデータのＰｆ（ＲＦの進行波電力）のＡＩ信号の最大値と最小値、及びＰｒ（ＲＦの反射波電力）のＡＩ信号の最大値と最小値をＩ／Ｏボード３０から受信する（ステップＳ３２）。
【００６３】
次に、異常判定部２７は、ＰｆのＡＩ信号の最大値が所定の閾値Ａよりも大きいか否かを判定する（ステップＳ３４）。異常判定部２７は、ＰｆのＡＩ信号の最大値が所定の閾値Ａよりも大きいと判定した場合、ＲＦ電源１８に異常があると判定し（ステップＳ３６）、本処理を終了する。他方、異常判定部２７は、ＰｆのＡＩ信号の最大値が所定の閾値Ａ以下であると判定した場合、ＰｆのＡＩ信号の最小値が所定の閾値Ｂよりも小さいか否かを判定する（ステップＳ３８）。
【００６４】
異常判定部２７は、ＰｆのＡＩ信号の最小値が所定の閾値Ｂよりも小さいと判定した場合、ＲＦ電源１８に異常があると判定し（ステップＳ３６）、本処理を終了する。他方、異常判定部２７は、ＰｆのＡＩ信号の最小値が所定の閾値Ｂ以上であると判定した場合、ＰｒのＡＩ信号の最大値が所定の閾値Ｃよりも大きいか否かを判定する（ステップＳ４０）。異常判定部２７は、ＰｒのＡＩ信号の最大値が所定の閾値Ｃよりも大きいと判定した場合、ＲＦ電源１８に異常があると判定し（ステップＳ３６）、本処理を終了する。他方、異常判定部２７は、ＰｒのＡＩ信号の最大値が所定の閾値Ｃ以下であると判定した場合、ＰｒのＡＩ信号の最小値が所定の閾値Ｄよりも小さいか否かを判定する（ステップＳ４２）。
【００６５】
異常判定部２７は、ＰｒのＡＩ信号の最小値が所定の閾値Ｄよりも小さいと判定した場合、ＲＦ電源１８に異常があると判定し（ステップＳ３６）、本処理を終了する。他方、異常判定部２７は、ＰｒのＡＩ信号の最小値が所定の閾値Ｄ以上であると判定した場合、機器に異常はないと判定し（ステップＳ４４）、本処理を終了する。
【００６６】
なお、所定の閾値Ａ〜Ｄの一例としては、正常なプロセスを実施した際のＰｆのＡＩ信号の中心値の±５％の値を閾値ＡとＢにそれぞれ設定し、同様に、正常なプロセスを実施した際のＰｒのＡＩ信号の中心値の±５％の値を閾値ＣとＤにそれぞれ設定することができる。ただし、各閾値Ａ〜Ｄの設定は、これに限らず、正常なプロセスから逸脱しない範囲を示す他の許容値を用いることができる。
【００６７】
以上、第２実施形態に係る異常検知システムによれば、Ｉ／Ｏボード３０は、ＰｆのＡＩ信号及びＰｒのＡＩ信号のサンプリングデータを、ＭＣ２０のポーリング周期以下の時間である、例えば３００μｓのサンプリング間隔で収集し、記憶部３７に記憶する。これにより、収集したサンプリングデータを一時的にＩ／Ｏボード３０に蓄積しておく。ＭＣ２０は、ポーリング周期で、サンプリングデータをＩ／Ｏボード３０から取得することで、蓄積したサンプリングデータに基づきＲＦ電源１８の異常を精度良く検知することができる。
【００６８】
なお、第２実施形態では、ＭＣ２０は、Ｐｆ  ＡＩ信号の最大値及び最小値及びＰｒ  ＡＩ信号の最大値及び最小値に基づき、ＲＦ電源１８等の機器の異常の有無を判定したが、これに限らない。ＭＣ２０は、ポーリング毎にＩ／Ｏボード３０から取得したサンプリングデータのピーク値、平均値、中央値等を算出し、算出結果に基づき、機器の異常の有無を判定してもよい。
＜第３実施形態＞
次に、第３実施形態に係る状態信号検出回路及び第３実施形態に係る異常検知処理の一例について、図１１及び図１２を参照しながら説明する。図１１は、第３実施形態に係る状態信号検出回路の一例を示す。図１２は、第３実施形態に係る異常検知処理における各信号のタイムチャートである。
（状態信号検出回路）
図１１に示す第３実施形態に係る状態信号検出回路３５は、ＦＰＧＡ回路３４内にあり、ＡＩ回路５１と最大値レジスタ４２と最小値レジスタ４３とを有する。ＡＩ回路５１は、ＲＦ進行波の電圧Ｖｐｐのアナログ信号を１２ビットのデータにディジタル化したＶｐｐ  ＡＩ信号を出力する。
【００６９】
最大値レジスタ４２及び最小値レジスタ４３は、それぞれ１２ビットとし、ＭＣ２０のＭＣソフトウェアにより制御されるＳＴＡＲＴ指令に従い、Ｖｐｐ  ＡＩ信号の最大値及び最小値の検出を開始し、ＳＴＯＰ指令によりその検出を停止する。また、最大値レジスタ４２及び最小値レジスタ４３は、ＲＥＳＥＴ指令により初期化される。最大値レジスタ４２及び最小値レジスタ４３のレジスタ値の読み取りは、検出中でも可能である。
【００７０】
図１２に示すように、時刻ｔ３のＳＴＡＲＴ指令と時刻ｔ４のＳＴＯＰ指令の間であって、例えば３００μｓのサンプリングクロックごとにデータがサンプリングされる。サンプリングデータのうち、Ｖｐｐ  ＡＩ信号の最大値が最大値レジスタ４２に格納され、Ｖｐｐ  ＡＩ信号の最小値が最小値レジスタ４３に格納される。
【００７１】
第２実施形態の場合と同様に、サンプリングデータは、２００ｍｓ〜８００ｍｓの一プロセス毎に５０ｍｓ〜１００ｍｓの範囲内の所定時間、３００μｓのサンプリング間隔で収集される。本実施形態では、５０ｍｓの所定時間、３００μｓ毎にＶｐｐ  ＡＩ信号のデータが収集されることになる。収集されたＶｐｐ  ＡＩ信号のサンプリングデータは、Ｉ／Ｏボード３０の記憶部３７に記憶される。
（異常検知処理）
第２実施形態と同様に、ＭＣ２０は、ポーリング毎にＩ／Ｏボード３０から取得したサンプリングデータの最大値及び最小値に基づき、ＲＦ電源１８等の機器の異常の有無を判定する。具体的には、図９の異常検知処理で使用されたサンプリングデータが、Ｐｆ  ＡＩ信号及びＰｒ  ＡＩ信号のサンプリングデータであったのに対して、本実施形態は、Ｖｐｐ  ＡＩ信号のサンプリングデータを使用して、図９の異常検知処理と類似の処理を行う。これにより、ＲＦ電源１８の異常の有無を判定できる。なお、ＭＣ２０は、ポーリング毎にＩ／Ｏボード３０から取得したサンプリングデータのピーク値、平均値、中央値等を算出し、算出結果に基づき、機器の異常の有無を判定してもよい。
【００７２】
以上、第３実施形態に係る異常検知システムによれば、Ｉ／Ｏボード３０は、Ｖｐｐ  ＡＩ信号のサンプリングデータを、ＭＣ２０のポーリング周期以下の時間である、例えば３００μｓのサンプリング間隔で収集し、記憶部３７に記憶する。これにより、収集したサンプリングデータを一時的にＩ／Ｏボード３０に蓄積しておく。ＭＣ２０は、ポーリング周期で、サンプリングデータをＩ／Ｏボード３０から取得することで、蓄積したサンプリングデータに基づき、ＲＦ電源１８の異常の有無を判定できる。
＜第４実施形態＞
次に、第４実施形態に係る状態信号検出回路及び第４実施形態に係る異常検知処理の一例について、図１３及び図１４を参照しながら説明する。図１３は、第４実施形態に係る状態信号検出回路の一例を示す。図１４は、第４実施形態に係る異常検知処理における各信号のタイムチャートである。
（状態信号検出回路）
図１３に示す第４実施形態に係る状態信号検出回路３５は、ＦＰＧＡ回路３４内にあり、ＡＩ回路５１と最大値レジスタ４２と最小値レジスタ４３とを有する。ＡＩ回路５１は、整合器１７の整合位置であるLoad PositionとTune Positionのアナログ信号を１２ビットのデータにディジタル化したLoad  ＡＩ信号とTune  ＡＩ信号を出力する。
【００７３】
最大値レジスタ４２及び最小値レジスタ４３は、それぞれ１２ビットとし、ＭＣ２０のＭＣソフトウェアにより制御されるＳＴＡＲＴ指令に従い、Load  ＡＩ信号及びTune  ＡＩ信号の最大値及び最小値の検出を開始し、ＳＴＯＰ指令によりその検出を停止する。また、最大値レジスタ４２及び最小値レジスタ４３は、ＲＥＳＥＴ指令により初期化される。なお、最大値レジスタ４２及び最小値レジスタ４３のレジスタ値の読み取りは、検出中でも可能である。
【００７４】
図１４に示すように、時刻ｔ３のＳＴＡＲＴ指令と時刻ｔ４のＳＴＯＰ指令の間であって、例えば３００μｓのサンプリングクロックごとにデータがサンプリングされる。サンプリングデータのうち、Load  ＡＩ信号及びTune  ＡＩ信号の最大値が最大値レジスタ４２に格納され、Load  ＡＩ信号及びTune  ＡＩ信号の最小値が最小値レジスタ４３に格納される。
【００７５】
第２実施形態の場合と同様に、サンプリングデータは、２００ｍｓ〜８００ｍｓの一プロセス毎に５０ｍｓ〜１００ｍｓの範囲内の所定時間、３００μｓのサンプリング間隔で収集される。本実施形態では、５０ｍｓの所定時間、３００μｓ毎にLoad  ＡＩ信号及びTune  ＡＩ信号のサンプリングデータが収集されることになる。収集されたLoad  ＡＩ信号及びTune  ＡＩ信号のサンプリングデータは、Ｉ／Ｏボード３０の記憶部３７に記憶される。
（異常検知処理）
第２実施形態と同様に、ＭＣ２０は、ポーリング毎にＩ／Ｏボード３０から取得したサンプリングデータの最大値及び最小値に基づき、整合器１７の異常の有無を判定する。具体的には、図９の異常検知処理で使用されたサンプリングデータが、Ｐｆ  ＡＩ信号及びＰｒ  ＡＩ信号のサンプリングデータであったのに対して、本実施形態は、整合器１７のLoad  ＡＩ信号及びTune  ＡＩ信号のサンプリングデータを使用して、図９の異常検知処理と同一の処理を行う。これにより、整合器１７の異常の有無を判定できる。なお、ＭＣ２０は、ポーリング毎にＩ／Ｏボード３０から取得したサンプリングデータのピーク値、平均値、中央値等を算出し、算出結果に基づき、機器の異常の有無を判定してもよい。
【００７６】
以上、第４実施形態に係る異常検知システムによれば、Ｉ／Ｏボード３０は、Load  ＡＩ信号及びTune  ＡＩ信号のサンプリングデータを、ＭＣ２０のポーリング周期よりも短時間で収集する。これにより、収集したサンプリングデータを一時的にＩ／Ｏボード３０に蓄積しておく。ＭＣ２０は、ポーリング周期で、サンプリングデータをＩ／Ｏボード３０から取得することで、蓄積したサンプリングデータに基づき、整合器１７の異常の有無を判定できる。
＜第５実施形態＞
次に、第５実施形態に係る状態信号検出回路及び第５実施形態に係る異常検知処理の一例について、図１５〜図１７を参照しながら説明する。図１５は、第５実施形態に係る状態信号検出回路の一例を示す。図１６は、第５実施形態に係る異常検知処理における各信号のタイムチャートである。図１７は、第５実施形態に係る異常検知処理における積算方法を説明するための図である。
（状態信号検出回路）
図１５に示す第５実施形態に係る状態信号検出回路３５は、ＦＰＧＡ回路３４内にあり、ＡＩ回路５１と積算レジスタ４４とを有する。ＡＩ回路５１は、ＲＦ進行波の電力Ｐｆのアナログ信号及びＲＦ反射波の電力Ｐｒのアナログ信号を１２ビットのデータにディジタル化したＰｆ  ＡＩ信号及びＰｒ  ＡＩ信号を出力する。
【００７７】
積算レジスタ４４は、３２ビットとし、ＭＣソフトウェアの制御によるＳＴＡＲＴ指令により、Ｐｆ  ＡＩ信号及びＰｒ  ＡＩ信号の積算を開始し、ＳＴＯＰ指令によりその積算を停止する。また、積算レジスタ４４は、ＲＥＳＥＴ指令により初期化される。
【００７８】
積算間隔は、ＡＩ回路５１のサンプリング間隔である３００μｓ〜１ｍｓの範囲内の設定値と同一間隔である。本実施形態では、積算間隔は、３００μｓである。積算レジスタ４４のレジスタ値の読み取りは積算中でも可能であるが、３２ビットのデータは、１６ビット×２回の読み取りサイクルになるため、この間に１６ビット目から１７ビット目への桁上がりが発生すると不正確な読み取り値となる。ただし、３００μｓの間隔で１２ビットのデータを３２ビットの積算レジスタ４４に加算していくと、３００μｓ×２（３２−１２）＝５分までの積算が可能である。よって、積算レジスタ４４は、ＡＬＤ法による成膜の一サイクル毎にサンプリングするＰｆ  ＡＩ信号及びＰｒ  ＡＩ信号のサンプリングデータを積算するには十分であり、桁上がりが発生して積算値が不正確な値となることは生じない。
【００７９】
図１６に示すように、積算クロックに応じたＰｆ  ＡＩ信号の値が、３，５，５，５，５，５，１・・・の場合、積算レジスタ４４に格納される値は、３，８，１３，１８，２３，２８，２９・・・となる。積算クロックに応じたＰｒ  ＡＩ信号の値が、３，０，０，０，０，０，０・・・の場合、積算レジスタ４４に格納される値は、３，３，３，３，３，３，３・・・となる。積算クロックは、サンプリングクロックと同期しており、例えば３００μｓのサンプリングクロックごとにデータがサンプリングされる場合、３００μｓの積算クロックごとにサンプリングデータが積算される。ＣＰＵ３２は、式（１）を使用して、Ｐｆ  ＡＩ信号及びＰｒ  ＡＩ信号のサンプリングデータの積算値を算出し、積算レジスタ４４に格納する。
（異常検知処理）
ＭＣ２０は、ポーリング毎にＩ／Ｏボード３０から取得した、Ｐｆ  ＡＩ信号及びＰｒ  ＡＩ信号のサンプリングデータの積算値を取得する。ＭＣ２０は、積算結果に基づき、ＡＬＤの１サイクルにおけるＲＦ電源１８の異常の有無を判定する。また、ＭＣ２０は、ＡＬＤの１サイクルごとの積算値を合計することで、一プロセスにおけるＲＦ電源１８の異常の有無を判定する。なお、算出したＡＬＤの１サイクルの積算値は、積算レジスタ４４に蓄積され、ＭＣ２０が、積算レジスタ４４に蓄積された積算値を収集して、１プロセスの積算値を算出する。
【００８０】
【数１】
0006695190.tif 000002
【００８１】
なお、式（１）のΔｔは、積算間隔（＝サンプリング間隔）であり、本実施形態では、３００μｓである。Ｖｎは、Ｐｆ  ＡＩ信号及びＰｒ  ＡＩ信号のｎ（１≦ｎ）回目のサンプリングデータを示す。
【００８２】
積算値は、ＲＦの進行波の総電力及びＲＦの反射波の総電力を示す。よって、積算値が予め定められた所定の閾値の範囲から外れている場合、異常判定部２７は、ＲＦ電源１８が異常であると判定する。
【００８３】
以上、第５実施形態に係る異常検知システムによれば、収集したＰｆ  ＡＩ信号及びＰｒ  ＡＩ信号のサンプリングデータに基づく積算値を一時的にＩ／Ｏボード３０に蓄積しておき、ＭＣ２０は、ポーリングに応じて積算値をＩ／Ｏボード３０から取得する。これにより、ＲＦ電源１８の出力の積算値に基づきＲＦ電源１８の異常を精度良く検知することができる。
＜第６実施形態＞
次に、第６実施形態に係る状態信号検出回路及び第６実施形態に係る異常検知処理の一例について、図１８〜図２０を参照しながら説明する。図１８は、第６実施形態に係る状態信号検出回路の一例を示す。図１９は、第６実施形態に係る異常検知処理の一例を示すフローチャートである。図２０は、第６実施形態に係る異常検知処理における各信号のタイムチャートである。
（状態信号検出回路）
図１８に示す第６実施形態に係る状態信号検出回路３５は、ＦＰＧＡ回路３４内にあり、フォトカプラ５０と立上がり遅延時間カウンタ４５と立下がり遅延時間カウンタ４６とを有する。
【００８４】
立上がり遅延時間カウンタ４５及び立下がり遅延時間カウンタ４６は、ＭＣ２０からＲＦ電源１８のオンを指令するＤＯ信号と、ＤＯ信号に対する確認信号であるＤＩ信号との間の相対的な時間差を計測する。
【００８５】
立上がり遅延時間カウンタ４５は、ＤＯ信号とＤＩ信号との立上がりにおける時間差を計測する。立下がり遅延時間カウンタ４６は、ＤＯ信号とＤＩ信号との立下がりにおける時間差を計測する。
【００８６】
立上がり遅延時間カウンタ４５及び立下がり遅延時間カウンタ４６は、それぞれ１６ビットとし、ＭＣ２０のＭＣソフトウェアが制御するＳＴＡＲＴ指令によりカウントを開始し、ＳＴＯＰ指令によりそのカウントを停止する。立上がり遅延時間カウンタ４５及び立下がり遅延時間カウンタ４６のカウンタ値の読み取りは、カウント中でも可能とする。
（異常検知処理）
図１９に示す第６実施形態に係る異常検知処理は、ＭＣ２０により実行される。前提として、制御部２６は、予めＲＦ電源１８が正常に動作しているときのＤＯ信号（ＲＦ  ＯＮ  ＤＯ）とＤＩ信号（ＲＦ  ＯＮ  ＤＩ）との立上がりにおける基準遅延時間Δｔａの値と、ＲＦ  ＯＮ  ＤＯ信号とＲＦ  ＯＮ  ＤＩ信号との立下がりにおける基準遅延時間Δｔｂの値とを測定しておく。
【００８７】
本処理を行う前に、制御部２６は、立上がりにおける基準遅延時間Δｔａの値と、立下がりにおける基準遅延時間Δｔｂの値とを取得する。次に、本処理が開始されると、通信部２５は、Ｉ／Ｏボード３０の通信部３６から、立上がり遅延時間カウンタ４５に格納された立上がり遅延時間Ｓ（ｎ）（＝Δｔａｎ：１≦ｎ）を取得する（ステップＳ６２）。また、通信部２５は、Ｉ／Ｏボード３０の通信部３６から、立下がり遅延時間カウンタ４６に格納された立下がり遅延時間Ｕ（ｎ）（＝Δｔｂｎ：１≦ｎ）を取得する（ステップＳ６２）。これにより、図２０に示す立上がり遅延時間Ｓ（ｎ）と、立下がり遅延時間Ｕ（ｎ）とが取得される。
【００８８】
次に、異常判定部２７は、立上がり遅延時間Ｓ（ｎ）と基準遅延時間Δｔａの値とを比較し、また、立下がり遅延時間Ｕ（ｎ）と基準遅延時間Δｔｂの値とを比較する（ステップＳ６４）。立上がり遅延時間カウンタ４５及び立下がり遅延時間カウンタ４６は、それぞれ１６ビットのカウンタであり、ΔｔａとΔｔｂとは、０．１ｍｓ×２１６＝６．５秒までのカウントが可能であり、十分なカウント時間が確保されている。
【００８９】
異常判定部２７は、比較の結果、立上がり遅延時間Ｓ（ｎ）のいずれか又は立下がり遅延時間Ｕ（ｎ）のいずれかが許容範囲を超えてずれているかを判定する（ステップＳ６６）。異常判定部２７は、許容範囲を超えてずれていると判定した場合、Ｉ／Ｏボード３０又はＲＦ電源１８に異常があると判定し（ステップＳ６８）、本処理を終了する。他方、異常判定部２７は、許容範囲を超えてずれていないと判定した場合、ＲＦ電源１８に異常はないと判定し（ステップＳ７０）、本処理を終了する。
【００９０】
以上、第６実施形態に係る異常検知システムによれば、ＲＦ  ＯＮ  ＤＯ信号とＲＦ  ＯＮ  ＤＩ信号との立上がりの遅延時間又は立下がりの遅延時間に基づき、ＲＦ電源１８又はＩ／Ｏボード３０の異常を精度良く検知することができる。
【００９１】
以上、異常検知システム及び制御ボードを上記実施形態により説明したが、本発明にかかる異常検知システム及び制御ボードは上記実施形態に限定されるものではなく、本発明の範囲内で種々の変形及び改良が可能である。上記複数の実施形態に記載された事項は、矛盾しない範囲で組み合わせることができる。
【００９２】
例えば、ＲＦ電源１８等の機器が異常であると判定された場合、ＭＣ２０は、機器の状態情報をログ情報として記録することが好ましい。これにより、基板処理装置１０にて実行されるプロセスを設計及び構築する場合、ログ情報を利用することでプロセスの不良を未然に防止することができる。
【００９３】
ＲＦ電源１８の異常には、ＲＦ電源１８の劣化及び破損が含まれる。また、Ｉ／Ｏボード３０の異常には、Ｉ／Ｏボード３０の不具合の可能性がある。よって、ＭＣ２０は、異常と判定された機器毎に異なる対応をしてもよい。例えば、ＲＦ電源１８が異常であると判定した場合、異常と判定された回数が例えば３回などの所定の回数以上になったら、プロセスを停止するようにしてもよい。Ｉ／Ｏボード３０が異常であると判定した場合、異常と判定された回数によらず、直ちにＩ／Ｏボード３０からの信号の入出力を停止してもよい。
【００９４】
また、本発明に係る基板処理装置は、容量結合型プラズマ（ＣＣＰ:Capacitively Coupled Plasma)装置だけでなく、その他の基板処理装置に適用可能である。その他の基板処理装置としては、誘導結合型プラズマ(ＩＣＰ:Inductively Coupled Plasma)、ラジアルラインスロットアンテナを用いたプラズマ処理装置、ヘリコン波励起型プラズマ（ＨＷＰ：Helicon Wave Plasma）装置、電子サイクロトロン共鳴プラズマ（ＥＣＲ：Electron Cyclotron Ｒesonance Plasma）装置等であってもよい。
【００９５】
本明細書では、成膜対象の基板として半導体ウェハＷについて説明したが、これに限らず、ＬＣＤ（Liquid Crystal Display）、ＦＰＤ（Flat Panel Display）等に用いられる各種基板や、フォトマスク、ＣＤ基板、プリント基板等であっても良い。
【符号の説明】
【００９６】
１：ＥＣ
１０：基板処理装置
１１：処理容器
１４：ガス供給源
１６：排気装置
１７：整合器
１８：ＲＦ電源
１９：ステージ
２０：ＭＣ
２１：Ｉ／Ｏ制御インターフェース
２２：ＣＰＵ
２３：揮発性メモリ
２４：不揮発性メモリ
２５：通信部
２６：制御部
２７：異常判定部
２８：ログ記憶部
３０：Ｉ/Ｏボード
３１：Ｉ／Ｏモジュール
３２：ＣＰＵ
３３：ＲＡＭ
３４：ＦＰＧＡ
３５：状態信号検出回路
３６：通信部
３７：記憶部
３８：計時部
３９：機器制御部
４０：ＤＯカウンタ
４１：ＤＩカウンタ
４２：最大値レジスタ
４３：最小値レジスタ
４４：積算レジスタ
４５：立上がり遅延時間カウンタ
４６：立下がり遅延時間カウンタ
４８：ネットワーク
５０：フォトカプラ
５１：ＡＩ回路
【図１】
0006695190.tif 000003
【図２】
0006695190.tif 000004
【図３】
0006695190.tif 000005
【図４】
0006695190.tif 000006
【図５】
0006695190.tif 000007
【図６】
0006695190.tif 000008
【図７】
0006695190.tif 000009
【図８】
0006695190.tif 000010
【図９】
0006695190.tif 000011
【図１０】
0006695190.tif 000012
【図１１】
0006695190.tif 000013
【図１２】
0006695190.tif 000014
【図１３】
0006695190.tif 000015
【図１４】
0006695190.tif 000016
【図１５】
0006695190.tif 000017
【図１６】
0006695190.tif 000018
【図１７】
0006695190.tif 000019
【図１８】
0006695190.tif 000020
【図１９】
0006695190.tif 000021
【図２０】
0006695190.tif 000022