(57)【特許請求の範囲】
【請求項１】
時系列にスパイク信号が入力する入力端子と、
一端が前記入力端子に接続され、他端が中間ノードに接続され、単一のスパイク信号が入力しても高抵抗状態を維持し、第１期間内に複数のスパイク信号が入力すると抵抗値が前記高抵抗状態より低い低抵抗状態となる第１スイッチ素子と、
前記中間ノードに接続され、前記第１スイッチ素子が低抵抗状態となると前記入力端子を所定レベルとするフィードバック回路と、
前記入力端子と前記中間ノードとの間に前記第１スイッチ素子と直列に接続され、前記入力端子に１または複数のスパイク信号が入力しても低抵抗状態を維持し、前記入力端子が所定レベルとなると高抵抗状態となる第２スイッチ素子と、
を具備するニューロン回路。
【請求項２】
前記中間ノードと基準電位端子との間に接続された負荷を具備する請求項１記載のニューロン回路。
【請求項３】
前記所定レベルはハイレベルである請求項２記載のニューロン回路。
【請求項４】
前記第１スイッチ素子は、前記一端と前記他端との間に接続され、第２期間内に前記他端に対し前記一端に印加される電圧を平均化した内部状態量が第１閾値より低いときに高抵抗状態となり、前記内部状態量が第２閾値より高いときに低抵抗状態となる抵抗体を備える請求項１から３のいずれか一項記載のニューロン回路。
【請求項５】
前記抵抗体は、所定温度以上で金属相となり、前記所定温度以下で絶縁相となり、前記内部状態量は、前記第２期間内に前記他端に対し前記一端に印加される電圧のＲＭＳである請求項４記載のニューロン回路。
【請求項６】
前記第１スイッチ素子は、前記一端と前記他端との間に接続され、内部状態量が第１閾値より低いときに高抵抗状態となり、前記内部状態量が第２閾値より高いときに低抵抗状態となる抵抗体を備え、
時刻Ｔ０における前記内部状態量Ｓ（Ｔ０）は、前記一端と前記他端との間の電圧をＶ１０、Ｖ１０が前記内部状態量に与える影響をｆ（Ｖ１０）、および前記内部状態量の緩和時間をτｄｅｃとしたとき
0006765686.tif 000007
である請求項１から３のいずれか一項記載のニューロン回路。
【請求項７】
前記抵抗体は、所定温度以上で金属相となり、前記所定温度以下で絶縁相となり、Ａを定数としたときｆ（Ｖ１０）＝Ａ×Ｖ１０２である請求項６記載のニューロン回路。
【請求項８】
前記抵抗体は酸化バナジウムである請求項４から７のいずれか一項記載のニューロン回路。
【請求項９】
前記入力端子と前記中間ノードとの間に前記第１スイッチ素子および前記第２スイッチ素子と直列に接続され、単一のスパイク信号が入力しても高抵抗状態を維持し、第３期間内に複数の前記スパイク信号が入力すると低抵抗状態となる第３スイッチ素子を具備する請求項１から７のいずれか一項記載のニューロン回路。
【請求項１０】
前記第３スイッチ素子の高抵抗状態の抵抗値は前記第１スイッチ素子の高抵抗状態の抵抗値より高く、
前記第３スイッチ素子の低抵抗状態の抵抗値は前記第１スイッチ素子の高抵抗状態の抵抗値より低い請求項９記載のニューロン回路。
【請求項１１】
請求項１から１０のいずれか一項記載のニューロン回路と、
前記ニューロン回路を接続するシナプス回路と、
を具備するシステム。
【請求項１２】
入力信号が入力する入力端子と、
出力端子と、
前記入力端子に接続された一端と、前記出力端子に接続された他端と、前記一端と前記他端との間に接続され、内部状態量が第１閾値より低いときに高抵抗状態となり、前記内部状態量が第２閾値より高いときに前記高抵抗状態より抵抗値の低い低抵抗状態となる抵抗体と、を備えるスイッチ素子と、
を具備し、
時刻Ｔ０における前記内部状態量Ｓ（Ｔ０）は、前記一端と前記他端との間の電圧をＶ１０、Ｖ１０が前記内部状態量に与える影響をｆ（Ｖ１０）、および前記内部状態量の緩和時間をτｄｅｃとしたとき
0006765686.tif 000008
であり、
前記入力信号の変動周期は前記緩和時間より短いスイッチ回路。
【請求項１３】
前記入力信号は複数のスパイク信号であり、前記複数のスパイク信号の間隔は前記緩和時間より短い請求項１２記載のスイッチ回路。
【請求項１４】
前記抵抗体は、所定温度以上で金属相となり、前記所定温度以下で絶縁相となり、Ａを定数としたときｆ（Ｖ１０）＝Ａ×Ｖ１０２である請求項１２または１３記載のスイッチ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ニューロン回路、システムおよびスイッチ回路に関する。
【背景技術】
【０００２】
電圧を印加しない状態では高抵抗状態であり、電圧を印加すると低抵抗状態となり、電圧を遮断すると自発的に高抵抗状態に戻るスイッチ素子が知られている（例えば、非特許文献１−６）。負性抵抗を有するスイッチ素子が知られている（例えば、非特許文献７−１１）
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】IEEE ELECTRON DEVICE LETTERS , VOL. 33, No.2, pp236-238 (2012)
【非特許文献２】IEEE ELECTRON DEVICE LETTERS , VOL. 33, No.5, pp718-720 (2012)
【非特許文献３】Semicond. Sci. Technol. 29 pp104005-1 − 104005-11 (2014)
【非特許文献４】IEDM pp27.1.1-27.1.4 (2009)
【非特許文献５】IEDM pp2.8.1-2.8.4 (2012)
【非特許文献６】IEEE TRANSACTIONS ON ELECTRON DEVICES, Vol. 62, No. 11 pp3477-3481 (2015)
【非特許文献７】JOURNAL OF APPLIED PHYSICS Vol. 33, No. 9, pp2669-2682 (1962)
【非特許文献８】APPLIED PHYSICS LETTERS Vol. 89, pp.083514-1 − 083514-3 (2006)
【非特許文献９】Japanese Journal of Applied Physics Vol. 49, pp104002-1 − 104002-5 (2010)
【非特許文献１０】Nature Materials Vol. 6, pp. 824-832 (2007)
【非特許文献１１】Advanced Materials Vol. 21, pp2632-2663 (2009)
【発明の概要】
【発明が解決しようとする課題】
【０００４】
これらのスイッチ素子は、主にクロスバーアレイメモリのアクセス素子に用いられている。しかしながら、他の電子回路に用いることはほとんど検討されていない。【０００５】
本発明は、上記課題に鑑みなされたものであり、スイッチ素子を用いた電子回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、時系列にスパイク信号が入力する入力端子と、一端が前記入力端子に接続され、他端が中間ノードに接続され、単一のスパイク信号が入力しても高抵抗状態を維持し、第１期間内に複数のスパイク信号が入力すると抵抗値が前記高抵抗状態より低い低抵抗状態となる第１スイッチ素子と、前記中間ノードに接続され、前記第１スイッチ素子が低抵抗状態となると前記入力端子を所定レベルとするフィードバック回路と、前記入力端子と前記中間ノードとの間に前記第１スイッチ素子と直列に接続され、前記入力端子に１または複数のスパイク信号が入力しても低抵抗状態を維持し、前記入力端子が所定レベルとなると高抵抗状態となる第２スイッチ素子と、を具備するニューロン回路である。【０００７】
上記構成において、前記中間ノードと基準電位端子との間に接続された負荷を具備する構成とすることができる。【０００８】
上記構成において、前記所定レベルはハイレベルである構成とすることができる。【０００９】
上記構成において、前記第１スイッチ素子は、前記一端と前記他端との間に接続され、第２期間内に前記他端に対し前記一端に印加される電圧を平均化した内部状態量が第１閾値より低いときに高抵抗状態となり、前記内部状態量が第２閾値より高いときに低抵抗状態となる抵抗体を備える構成とすることができる。【００１０】
上記構成において、前記抵抗体は、所定温度以上で金属相となり、前記所定温度以下で絶縁相となり、前記内部状態量は、前記第２期間内に前記他端に対し前記一端に印加される電圧のＲＭＳである構成とすることができる。【００１１】
上記構成において、前記第１スイッチ素子は、前記一端と前記他端との間に接続され、内部状態量が第１閾値より低いときに高抵抗状態となり、前記内部状態量が第２閾値より高いときに低抵抗状態となる抵抗体を備え、
時刻Ｔ０における前記内部状態量Ｓ（Ｔ０）は、前記一端と前記他端との間の電圧をＶ１０、Ｖ１０が前記内部状態量に与える影響をｆ（Ｖ１０）、および前記内部状態量の緩和時間をτｄｅｃとしたとき
0006765686.tif 000002
である構成とすることができる。【００１２】
上記構成において、前記抵抗体は、所定温度以上で金属相となり、前記所定温度以下で絶縁相となり、Ａを定数としたときｆ（Ｖ１０）＝Ａ×Ｖ１０２である構成とすることができる。【００１３】
上記構成において、前記抵抗体は酸化バナジウムである構成とすることができる。【００１４】
上記構成において、前記入力端子と前記中間ノードとの間に前記第１スイッチ素子および前記第２スイッチ素子と直列に接続され、単一のスパイク信号が入力しても高抵抗状態を維持し、第３期間内に複数の前記スパイク信号が入力すると低抵抗状態となる第３スイッチ素子を具備する構成とすることができる。
【００１５】
上記構成において、前記第３スイッチ素子の高抵抗状態の抵抗値は前記第１スイッチ素子の高抵抗状態の抵抗値より高く、前記第３スイッチ素子の低抵抗状態の抵抗値は前記第１スイッチ素子の高抵抗状態の抵抗値より低い構成とすることができる。
【００１６】
本発明は、上記ニューロン回路と、前記ニューロン回路を接続するシナプス回路と、を具備するシステムである。【００１７】
本発明は、入力信号が入力する入力端子と、出力端子と、前記入力端子に接続された一端と、前記出力端子に接続された他端と、前記一端と前記他端との間に接続され、内部状態量が第１閾値より低いときに高抵抗状態となり、前記内部状態量が第２閾値より高いときに前記高抵抗状態より抵抗値の低い低抵抗状態となる抵抗体と、を備えるスイッチ素子と、を具備し、時刻Ｔ０における前記内部状態量Ｓ（Ｔ０）は、前記一端と前記他端との間の電圧をＶ１０、Ｖ１０が前記内部状態量に与える影響をｆ（Ｖ１０）、および前記内部状態量の緩和時間をτｄｅｃとしたとき
0006765686.tif 000003
であり、前記入力信号の変動周期は前記緩和時間より短いスイッチ回路である。
【００１８】
上記構成において、前記入力信号は複数のスパイク信号であり、前記複数のスパイク信号の間隔は前記緩和時間より短い構成とすることができる。【００１９】
上記構成において、前記抵抗体は、所定温度以上で金属相となり、前記所定温度以下で絶縁相となり、Ａを定数としたときｆ（Ｖ１０）＝Ａ×Ｖ１０２である構成とすることができる。
【発明の効果】
【００３０】
本発明によれば、スイッチ素子を用いた電子回路を提供することができる。
【図面の簡単な説明】
【００３１】
【図１】図１（ａ）は、実施例１に係るスイッチ素子の平面図、図１（ｂ）は、図１（ａ）のＡ−Ａ断面図である。
【図２】図２は、実施例１における直流信号の電圧電流特性を示す模式図である。
【図３】図３（ａ）は、実施例１における測定回路、図３（ｂ）および図３（ｃ）は、実施例１における交流信号の電圧電流特性を示す図である。
【図４】図４（ａ）および図４（ｂ）は、実施例１における時間に対する入力電圧を示す図である。
【図５】図５（ａ）は、実施例１に係るスイッチ素子の別の電圧電流特性を示す図、図５（ｂ）および図５（ｃ）は、実施例１に係るスイッチ素子の別の構造を示す断面図である。
【図６】図６は、実施例２に係る交流リミッタ回路の回路図である。
【図７】図７は、実施例２に係る交流リミッタ回路の測定結果を示す図である。
【図８】図８は、ニューロンネットワークを示す模式図である。
【図９】図９は、ニューロンの動作を示すタイミングチャートである。
【図１０】図１０は、実施例３に係るニューロン回路の回路図である。
【図１１】図１１は、実施例３におけるニューロン回路のタイミングチャートである。
【図１２】図１２は、実施例４に係るスイッチ回路の回路図である。
【図１３】図１３は、実施例４におけるスイッチ素子１０のタイミングチャートである。
【図１４】図１４は、実施例４におけるスイッチ回路のタイミングチャートである。
【図１５】図１５は、実施例５に係るニューロン回路の回路図である。
【図１６】図１６は、実施例５におけるニューロン回路のタイミングチャートである。
【図１７】図１７は、実施例６に係るニューロン回路の回路図である。
【図１８】図１８は、実施例６におけるニューロン回路のタイミングチャートである。
【図１９】図１９（ａ）および図１９（ｂ）は、それぞれ実施例５および６のニューロン回路の入力周波数に対する出力周波数を示す図である。
【図２０】図２０は、実験１で作製したニューロン回路の回路図である。
【図２１】図２１は、実験１におけるチャネルｃｈ１からｃｈ４の時間に対する電圧を示す図である
【図２２】図２２は、実験１において入力信号の周波数を変えたときの時間に対する電圧を示す図である。
【図２３】図２３は、実施例８に係るシステムの概観図である。
【図２４】図２４は、実施例８に係るシステムの動作を示すブロック図である。
【図２５】図２５（ａ）から図２５（ｃ）は、実施例８におけるシナプス回路を説明する図である。
【図２６】図２６は、実施例８におけるネットワークの接続構造を示す図である。
【図２７】図２７は、実施例８におけるクロスバーアレイ回路を示す図である。
【図２８】図２８は、実施例８における２次元のネットワークアークテクチャを示す図である。
【図２９】図２９は、実施例８における３次元のネットワークアークテクチャを示す図である。
【発明を実施するための形態】
【００３２】
以下、図面を参照し実施例について説明する。
【実施例１】
【００３３】
実施例１は、スイッチ素子の例である。図１（ａ）は、実施例１に係るスイッチ素子の平面図、図１（ｂ）は、図１（ａ）のＡ−Ａ断面図である。図１（ａ）および図１（ｂ）に示すように、スイッチ素子１０は、基板１２、抵抗体１４および電極１６を有する。基板１２上に抵抗体１４からなる薄膜１５が形成されている。抵抗体１４の両端上に電極１６が形成されている。抵抗体１４は、活性部１４ａおよび引き出し部１４ｂを有している。活性部１４ａの電流が流れる方向の長さをＬ、幅をＷとする。引き出し部１４ｂは活性部１４ａと電極１６とを電気的に接続する。引き出し部１４ｂは、活性部１４ａから電極１６にいくに従い幅が徐々に広くなる。電極１６間の電圧は主に活性部１４ａも集中する。このため、スイッチ素子１０の抵抗の変化は主に活性部１４ａの抵抗の変化である。【００３４】
基板１２は、例えば酸化チタン（ＴｉＯ２）基板または酸化アルミニウム（Ａｌ２Ｏ３）基板等の絶縁体基板である。基板１２は、所望の特性を有する抵抗体１４が形成できればよい。抵抗体１４は、例えば酸化バナジウム（ＶＯ２）薄膜である。電極１６は、例えば金（Ａｕ）層、銅（Ｃｕ）層またはアルミニウム（Ａｌ）層等の金属である。【００３５】
抵抗体１４は、電極１６間に高い電圧を印加する（例えば抵抗体１４が高温となる）と低抵抗となり、低い電圧を印加する（抵抗体１４が低温となる）と高抵抗となる材料であればよい。例えばＶＯ２は、低温では単斜晶系結晶構造の絶縁相となり、高温では正方晶系結晶構造の金属相となる。ＶＯ２の相転移温度は、１０℃から８０℃である。酸素組成比、不純物の種類および濃度、成長条件および／または基板１２の種類（例えば（００１）面を主面とするＴｉＯ２基板、（１０１）面を主面とするＴｉＯ２基板、およびＡｌ２Ｏ３基板）によって異なる。【００３６】
以下の例では、基板１２として、ＴｉＯ２基板、抵抗体１４としてＶＯ２をパルスレーザデポジション（Pulsed Laser Depositon）法を用い形成した。抵抗体１４の膜厚を９０ｎｍ、活性部１４ａの長さＬおよび幅Ｗをそれぞれ１０μｍおよび４０μｍとした。電極１６としてＡｕを用いた。【００３７】
まず、スイッチ素子１０に直流（ＤＣ：Direct Current）電圧を印加したときの電圧電流特性について説明する。図２は、実施例１における直流信号の電圧電流特性を示す模式図である。電極１６間の電圧Ｖに対する電極１６間を流れる電流Ｉを示す。図２に示すように、電圧Ｖが低いとき、スイッチ素子１０の抵抗は高い。このとき、スイッチ素子１０はオフ状態である。電圧Ｖを大きくすると、電圧Ｖ２において、ジュール熱により活性部１４ａの温度が上昇し、活性部１４ａのＶＯ２が絶縁相から金属相に相転移する。これにより、スイッチ素子１０の抵抗が低くなる。このとき、スイッチ素子１０はオン状態である。電圧Ｖを下げていくと、電圧Ｖ１において活性部１４ａの温度が下がり、活性部１４ａのＶＯ２が金属相から絶縁相に相転移する。これにより、スイッチ素子１０はオフ状態となる。スイッチ素子１０のオフ状態とは、電極１６間（スイッチ素子１０の一端と他端との間）が高抵抗状態であることであり、スイッチ素子１０のオン状態とは、電極１６間（スイッチ素子１０の一端と他端との間）が低抵抗状態であることである。
【００３８】
次に、スイッチ素子１０に交流電圧を印加したときの電圧電流特性について説明する。図３（ａ）は、実施例１における測定回路、図３（ｂ）および図３（ｃ）は、実施例１における交流信号の電圧電流特性を示す図である。図３（ａ）に示すように、端子Ｔ０１とＴ０２との間にスイッチ素子１０と抵抗Ｒを直列に接続する。端子Ｔ０１とＴ０２とに交流電源１８を接続する。交流電源１８は、端子Ｔ０１とＴ０２との間にほぼ三角関数波の交流である入力電圧Ｖｉｎを印加する。スイッチ素子１０を流れる電流Ｉを測定する。【００３９】
図３（ｂ）に示すように、入力電圧Ｖｉｎの周波数が１ｋＨｚのとき、図２と同様に、入力電圧Ｖｉｎの絶対値がＶ２以上でスイッチ素子１０はオン状態となり、入力電圧Ｖｉｎの絶対値がＶ１以下でスイッチ素子１０はオフ状態となる。図３（ｃ）に示すように、交流電圧の周波数が１００ｋＨｚのとき、入力電圧Ｖｉｎによらずスイッチ素子１０はオン状態である。【００４０】
活性部１４ａの温度は、活性部１４ａで発生するジュール熱と基板１２等からの放熱により決まる。放熱にかかる時間は、熱容量と熱抵抗等で定める時定数を有する。図３（ｂ）のように低い周波数では、放熱の時定数より遅い時間で入力電圧Ｖｉｎが変化する。このため、活性部１４ａの温度は、入力電圧Ｖｉｎの変化に追従する。よって、スイッチ素子１０の状態は入力電圧Ｖｉｎに依存する。図３（ｃ）のように高い周波数では、放熱の時定数より速い時間で入力電圧Ｖｉｎが変化する。このため、活性部１４ａの温度は入力電圧Ｖｉｎの変化に追従できない。よって、スイッチ素子１０の状態は入力電圧ＶｉｎのＲＭＳ（Root Mean Square）によって定まる。【００４１】
入力電圧Ｖｉｎとして三角関数波以外の波形の場合を考える。図４（ａ）および図４（ｂ）は、実施例１における時間に対する入力電圧を示す図である。図４（ａ）に示すように、実線で示す入力電圧Ｖｉｎは正の範囲で時間に対し任意に変動している。点線は、放熱の時定数に相当する所定期間内の入力電圧ＶｉｎのＲＭＳである。スイッチ素子１０は、ＲＭＳが閾値Ｖｔｈ以上のときオン状態となり、ＲＭＳが閾値Ｖｔｈ以下のときオフ状態となる。このように、スイッチ素子１０は、所定期間内の入力電圧ＶｉｎのＲＭＳによりオン状態とオフ状態を切り換える。【００４２】
図４（ｂ）に示すように、実線で示す入力電圧Ｖｉｎは交流電圧であり、時間に対し振幅が変動している。交流信号の周期は放熱の時定数より小さい。振幅が小さいとき、入力電圧ＶｉｎのＲＭＳは閾値以下である。このため、活性部１４ａの発熱量は小さく活性部１４ａの温度は相転移温度より低いためスイッチ素子１０はオフ状態となる。振幅が大きいとき、入力電圧ＶｉｎのＲＭＳは閾値以上である。このため、活性部１４ａの発熱量は大きく活性部１４ａの温度は相転移温度より高いためスイッチ素子１０はオン状態となる。このように、スイッチ素子１０は、入力電圧Ｖｉｎの振幅によりオン状態とオフ状態を切り換える。【００４３】
図５（ａ）は、実施例１に係るスイッチ素子の別の電圧電流特性を示す図、図５（ｂ）および図５（ｃ）は、実施例１に係るスイッチ素子の別の構造を示す断面図である。図５（ａ）に示すように、電圧Ｖが０Ｖのときスイッチ素子はオフ状態である。電圧Ｖが正の場合、電圧Ｖが電圧Ｖ３以上のときスイッチ素子はオン状態となり、電圧Ｖが電圧Ｖ３以下のときスイッチ素子はオフ状態となる。電圧Ｖが負の場合、電圧Ｖが電圧−Ｖ３以下のときスイッチ素子はオン状態となり、電圧Ｖが電圧−Ｖ３以上のときスイッチ素子はオフ状態となる。このように、電圧電流特性はヒステリシスのほとんどない特性でもよい。【００４４】
図５（ｂ）に示すように、スイッチ素子１０は、電極１６の間に抵抗体１４が設けられている構造でもよい。図５（ｃ）に示すように、抵抗体１４の活性部１４ａの膜厚Ｔａは引き出し部１４ｂの膜厚Ｔｂより小さくてもよい。その他の構成は図１（ｂ）と同じである。【００４５】
スイッチ素子１０の抵抗体１４は、例えば酸化亜鉛（ＺｎＯ）またはチタン酸ストロンチウム（ＳｒＴｉＯ３）でもよい。抵抗体１４は、非特許文献１のように酸化バナジウム（ＶＯｘ）または非特許文献２のように酸化ニオブ（ＮｂＯｘ）等の金属絶縁体材料でもよい。抵抗体１４は、非特許文献３から６に用いられている銅化合物、カルコゲナイド、酸化タングステンまたはアモルファス酸化物でもよい。【００４６】
実施例１によれば、図１（ａ）、図１（ｂ）および図５（ｂ）のように、抵抗体１４が一端と他端に対応する一対の電極１６の間に接続されている。図４（ａ）および図４（ｂ）のように、抵抗体１４は、所定期間（第１期間）内に入力電圧Ｖｉｎ（他端に対し一端に印加される電圧）のＲＭＳが閾値Ｖｔｈ（第１閾値）より低いときに電極１６間をオフ状態とし、ＲＭＳがＶｔｈ（第２閾値）より高いときに電極１６間をオン状態とする。これにより、実施例２および３で説明するように新しい機能を有する電子回路を提供できる。【００４７】
第１閾値と第２閾値は同じでもよいし、第２閾値は第１閾値より大きくてもよい。また、図２のようにスイッチ素子１０はヒステリシスを有してもよい。スイッチ素子１０がヒステリシスを有することで、ノイズによるオフ状態とオン状態との切り換わりを抑制できる。【００４８】
入力電圧Ｖｉｎの変動周期は所定期間（第１期間）より短い。これにより、図４（ａ）および図４（ｂ）のように、入力電圧ＶｉｎのＲＭＳによりオフ状態とオン状態とを切り換えることができる。入力電圧Ｖｉｎの周期は所定期間の１／２以下が好ましく、１／１０以下がより好ましい。【００４９】
抵抗体１４は、所定温度（例えば相転移温度）以上で金属相となり、所定温度以下で絶縁相となる。これにより、入力電圧ＶｉｎのＲＭＳが閾値Ｖｔｈより低いときにオフ状態とし、ＲＭＳがＶｔｈより高いときにオン状態とすることができる。オフ状態とオン状態とが温度により切り替わる場合、抵抗体１４は入力電圧ＶｉｎのＲＭＳが閾値Ｖｔｈより低いか高いかによりオフ状態とオン状態を切り換える。イオン伝導体のようにオフ状態とオン状態とが温度以外の物理現象により切り替わる場合、抵抗体１４は入力電圧Ｖｉｎの平均値が閾値Ｖｔｈより低いか高いかによりオフ状態とオン状態を切り換える。平均値としては例えばＲＭＳ、単純平均値または重み付けした平均値等がある。いずれの平均値を用いるかは、オフ状態とオン状態とが切り替わる物理現象により定まる。【００５０】
図１（ａ）および図１（ｂ）のように、基板１２上に抵抗体１４からなる薄膜１５が形成されている。一対の電極１６は、薄膜１５に接続する。抵抗体１４の薄膜１５は、活性部１４ａと引き出し部１４ｂとを有する。活性部１４ａの幅Ｗは引き出し部１４ｂの幅より小さい、および／または、図５（ｃ）のように、活性部１４ａの膜厚Ｔａは引き出し部１４ｂの膜厚Ｔｂより小さい。これにより、活性部１４ａが効率的に発熱する。また、基板１２により活性部１４ａから効率的に放熱できる。よって、放熱の時定数に対応する第１期間を抵抗体１４の平面形状および基板１２の種類または厚さにより任意に設定できる。図５（ｂ）のような構造では、電極１６と抵抗体１４との界面に高電界が加わりダメージを受ける可能性がある。図１（ａ）、図１（ｂ）および図５（ｃ）のような構造では、活性部１４ａに主に電圧が印加されるため、電極１６と抵抗体１４との界面付近におけるダメージを抑制できる。
【実施例２】
【００５１】
実施例２は、実施例１に係るスイッチ素子を交流リミッタ回路に用いる例である。図６は、実施例２に係る交流リミッタ回路の回路図である。図６に示すように、入力端子Ｔｉｎと出力端子Ｔｏｕｔとの間に線路２２が設けられている。線路２２内にインピーダンス素子２４が直列に接続されている。線路２２にスイッチ素子１０がシャント接続されている。すなわち、スイッチ素子１０の一端は線路２２に接続され、他端は接地されている。入力端子Ｔｉｎには入力電圧Ｖｉｎ（すなわち入力信号）が入力する。スイッチ素子１０がオフ状態のとき、入力信号は矢印２６ａのように線路２２を伝搬し出力端子Ｔｏｕｔから出力される。スイッチ素子１０がオン状態のとき、入力信号は矢印２６ｂのようにスイッチ素子１０を介しグランドされる。よって、入力信号は出力端子Ｔｏｕｔから出力されない。【００５２】
入力電圧Ｖｉｎを三角関数波とし、入力電圧Ｖｉｎの振幅を変え、出力電圧Ｖｏｕｔを測定した。インピーダンス素子２４を抵抗値が１０７Ωの抵抗とし、入力電圧Ｖｉｎの周波数を１ＭＨｚとした。【００５３】
図７は、実施例２に係る交流リミッタ回路の測定結果である。横軸を入力電圧ＶｉｎのＲＭＳとし、縦軸を出力電圧ＶｏｕｔのＲＭＳとした。図７に示すように、入力電圧ＶｉｎのＲＭＳが０Ｖのとき、スイッチ素子１０はオフ状態である。スイッチ素子１０がオフ状態の間は、入力電圧ＶｉｎのＲＭＳが０から大きくなると、出力電圧ＶｏｕｔのＲＭＳは入力電圧ＶｉｎのＲＭＳに比例して大きくなる。このとき、入力信号は線路２２を通過し出力端子Ｔｏｕｔから出力される。入力電圧ＶｉｎのＲＭＳが閾値Ｖｔｈ２以上となると、スイッチ素子１０がオン状態となる。これにより、入力信号がスイッチ素子１０を介しグランドに流れる。よって、入力信号は出力端子Ｔｏｕｔから出力されず、出力電圧ＶｏｕｔのＲＭＳは小さくなる。入力電圧ＶｉｎのＲＭＳを小さくすると、入力電圧ＶｉｎのＲＭＳが閾値Ｖｔｈ１以下で、スイッチ素子１０がオフ状態となる。よって、出力電圧ＶｏｕｔのＲＭＳは入力電圧Ｖｉｎに比例して小さくなる。このとき、入力信号は線路２２を通過し出力端子Ｔｏｕｔから出力される。【００５４】
このように、実施例２に係る交流リミッタ回路は、入力電圧ＶｉｎのＲＭＳが閾値Ｖｔｈ１より小さい（すなわち入力信号の振幅が小さい）と入力信号を出力端子Ｔｏｕｔに出力する。入力電圧ＶｉｎのＲＭＳが閾値Ｖｔｈ２より大きいと（すなわち入力信号の振幅が大きい）と入力信号を出力端子Ｔｏｕｔに出力しない。例えば出力端子Ｔｏｕｔを内部回路に接続すると、大電力の信号が内部回路に入力されることを抑制できる。【００５５】
交流リミッタ回路は、バリスタまたはツェナーダイオードを用いることで実現することができる。しかし、バリスタおよびツェナーダイオードは、オン状態およびオフ状態を瞬時の電圧により切り換える。このため、入力電圧Ｖｉｎの波形が歪んで出力電圧Ｖｏｕｔとなる。よって、高調波が発生する。このように、線形性が劣化する。【００５６】
一方、実施例２では、実施例１のスイッチ素子１０を用いることにより、入力電圧ＶｉｎのＲＭＳによりオン状態およびオフ状態を切り換える。このため、入力電圧Ｖｉｎの波形は歪まない。よって、出力電圧Ｖｏｕｔの線形性を向上できる。また、酸化バナジウムを用いたスイッチ素子１０の遮断周波数は２６．５ＴＨｚである。よって、高周波数信号のリミッタ回路として用いることができる。また、酸化バナジウムを用いたスイッチ素子１０の閾値Ｖｔｈは、活性部１４ａを小さくすることで低くできる。例えばスイッチ素子１０の閾値Ｖｔｈを０．３Ｖと、バリスタおよびツェナーダイオードに比べ１桁小さくできる。【００５７】
実施例２によれば、図６のように、リミット回路は、交流信号を伝送する線路２２と、線路２２にシャント接続された実施例１のスイッチ素子１０を有する。これにより、出力電圧の線形性を向上できる。また、閾値Ｖｔｈ２がＶｔｈ１より大きい。これにより、オン状態とオフ状態とがノイズにより切り替わることを抑制できる。【００５８】
入力電圧Ｖｉｎの周期（すなわち交流信号の周期）は、スイッチ素子１０の放熱の時定数に相当する所定期間より短い。これにより、交流リミット回路は、交流信号の振幅が大きいとき交流信号をリミットできる。交流信号の周期は所定期間の１／２以下が好ましく、１／１０以下がより好ましい。
【実施例３】
【００５９】
実施例３は、実施例１に係るスイッチ素子をニューロン回路に用いる例である。まず、ニューロン回路が用いられるニューロンネットワークについて説明する。図８は、ニューロンネットワークを示す模式図である。図８に示すように、ニューロンネットワークのうちニューロン４０ａおよび４０ｂについて説明する。ニューロン４０ａには複数のシナプス４２ａからスパイク信号４４ａが入力する。ニューロン４０ａが発火（fire）するとスパイク信号４４ｂが複数のシナプス４２ｂに出力される。複数のシナプス４２ｂの一つがニューロン４０ｂに入力する。このように、複数のニューロン４０ａおよび４０ｂと複数のシナプス４２ａおよび４２ｂとがニューロンネットワークを形成している。【００６０】
図９は、ニューロンの動作を示すタイミングチャートである。時間に対するニューロン４０ａへのシナプス４２ａからの入力、ニューロン４０ａからシナプス４２ｂへの出力およびニューロン４０ａの状態（例えば電位）を示している。図９に示すように、リーキ  インテグレート（Leaky Integrate）期間Ｔ１において、ニューロン４０ａに１また複数のシナプス４２ａからスパイク信号４４ａが入力する。スパイク信号４４ａが入力するたびにニューロン４０ａの状態が高くなる。ニューロン４０ａの状態は矢印４５のようにある時定数で元の状態Ｖ０に戻る。スパイク信号４４ａが連続して入力すると、ニューロン４０ａの状態は、高くなっていく。ニューロン４０ａの状態が閾値Ｖｔｈに達すると、ニューロン４０ａは発火し、スパイク信号４４ｂをシナプス４２ｂに出力する。ニューロン４０ａは元の状態Ｖ０に戻る。その後、スパイク信号４４ａが入力しても応答しない不応答期間（Refractory Period）期間Ｔ２を経て再びリーキ  インテグレート期間となる。【００６１】
次に、ニューロン４０ａとして動作するニューロン回路について説明する。図１０は、実施例３に係るニューロン回路の回路図である。入力端子Ｔｉｎは、ノードＮ１に接続されている。ノードＮ１とグランド（基準電位）との間にスイッチ素子３６、実施例１のスイッチ素子１０および負荷抵抗３１が直列に接続されている。スイッチ素子１０と負荷抵抗３１との間のノードＮ２はインバータ回路３２ａおよび３２ｂを介し出力端子Ｔｏｕｔに接続されている。インバータ回路３２ａおよび３２ｂは、ＰＦＥＴ（Field Effect Transistor）３３ａおよびＮＦＥＴ３３ｂを有する。インバータ回路３２ａと３２ｂとの間のノードＮ３はＰＦＥＴ３４のゲートに接続されている。ＦＥＴ３４のソースは電圧Ｖｄｄの電源に接続され、ドレインはノードＮ１に接続されている。フィードバック回路３５は、インバータ回路３２ａとＦＥＴ３４とを含む。スイッチ素子３６は、両端に印加される電圧が低いときはオンし、高いときはオフする。【００６２】
図１１は、実施例３におけるニューロン回路のタイミングチャートである。入力端子Ｔｉｎに入力される入力電圧Ｖｉｎ、ノードＮ１の電圧、スイッチ素子１０に印加される電圧のＲＭＳ、スイッチ素子１０の状態、スイッチ素子３６の状態、ノードＮ２の電圧、ノードＮ３の電圧および出力電圧Ｖｏｕｔの時間依存を示している。時刻ｔ４からｔ７の間隔は、説明しやすいように図示しており、実際の時間の長さを反映していない。【００６３】
図１１に示すように、時刻ｔ０において、入力電圧Ｖｉｎは０であり、スパイク信号４４ａは入力されていない。ノードＮ１の電圧は０Ｖ（またはローレベルに近い電圧）である。このため、スイッチ素子１０および３６の各々の両端にはほとんど電圧が印加されていない。よって、スイッチ素子１０および３６はそれぞれオフ状態およびオン状態である。また、ノードＮ２はローレベルとなるため、ノードＮ３および出力電圧Ｖｏｕｔはそれぞれハイレベルおよびローレベルとなる。ノードＮ３がハイレベルのためＰＦＥＴ３４はオフとなり、ノードＮ１に電圧Ｖｄｄは印加されない。【００６４】
時刻ｔ１において、スパイク信号４４ａが入力する（図１０の矢印３８ａ）。ノードＮ１の電圧は０Ｖにスパイク信号４４ａが重畳する。スイッチ素子１０に単一のスパイク信号４４ａが加わっても所定期間内のＲＭＳは閾値Ｖｔｈ３を越えない。よって、スイッチ素子１０はオフ状態である。スイッチ素子３６は、スパイク信号４４ａが加わってもオン状態を維持する。スイッチ素子１０がオフ状態のため、ノードＮ２およびＮ３の電圧および出力電圧Ｖｏｕｔに変化はない。時刻ｔ２およびｔ３にスパイク信号４４ａが入力すると、スイッチ素子１０のＲＭＳは上昇する（図１０の矢印３８ｂ、リーキ  インテグレート）が、閾値Ｖｔｈ３を越えないため、ノードＮ２およびＮ３の電圧および出力電圧Ｖｏｕｔに変化はない。なお、スパイク信号４４ａの高さは電圧Ｖｄｄと異なっていてもよい。【００６５】
時刻ｔ４において、スパイク信号４４ａが入力すると、スイッチ素子１０の所定時間内のＲＭＳが閾値Ｖｔｈ３を越える。同時にスイッチ素子１０はオン状態となる。スイッチ素子１０およびスイッチ素子３６がともにオン状態のため、ノードＮ２の電圧は一瞬ハイレベルとなる。これにより、ノードＮ３の電圧が一瞬ローレベルとなる。ノードＮ３がローレベルのためＦＥＴ３４がオンする。これによりノードＮ１の電圧がＶｄｄとなる（矢印３８ｃ、発火）。スイッチ素子１０に電圧Ｖｄｄの分圧が印加されるため、スイッチ素子１０はオン状態を維持する。よって、ノードＮ２はハイレベル、ノードＮ３はローレベル、出力電圧Ｖｏｕｔはハイレベルを維持する。【００６６】
このとき、スイッチ素子３６に電圧Ｖｄｄの分圧が加わる。これにより、直後の時刻ｔ５にスイッチ素子３６はオフ状態となる。スイッチ素子３６がオフ状態となると、ノードＮ２の電圧はローレベルとなる。よって、ノードＮ３の電圧および出力電圧Ｖｏｕｔはそれぞれハイレベルおよびローレベルに戻る。時刻ｔ４とｔ５との間隔は短ければ、出力電圧Ｖｏｕｔはスパイク信号４４ｂを出力する。スパイク信号４４ｂの高さはインバータ回路３２ｂの電源電圧により任意に設定できる。【００６７】
ノードＮ３がハイレベルとなるためＦＥＴ３４はオフする。ノードＮ１の電圧は０Ｖに戻る。時刻ｔ５以降スイッチ素子１０のＲＭＳは低下し、ＲＭＳが閾値Ｖｔｈ４以下となる時刻ｔ６においてスイッチ素子１０はオフ状態となる（矢印３８ｄ、リセット）。時刻ｔ７においてスイッチ素子３６はオン状態に戻る。時刻ｔ５とｔ７との間はスパイク信号４４ａが入力しても応答しない不応答期間となる。時刻ｔ６とｔ７とは逆でもよい。スイッチ素子１０にヒステリシスがない場合、閾値Ｖｔｈ３とＶｔｈ４はほぼ同じとなる。スイッチ素子１０にヒステリシスがある場合、閾値Ｖｔｈ４はＶｔｈ３より小さくなる。【００６８】
スイッチ素子３６としては、印加される電圧が低いときにオン状態、印加される電圧が高いときにオフ状態となればよい。スイッチ素子３６は、スイッチ素子１０と同様に、スパイク信号４４ａの電圧変化に比べ長い所定期間内の両端間の電圧のＲＭＳによりオン状態とオフ状態とを切り換えてもよい。この場合、所定期間が長いと、不応答期間が長くなる。スイッチ素子３６は、スパイク信号４４ａの電圧変化に比べ短い時間でオン状態とオフ状態を切り換えてもよい。【００６９】
スイッチ素子３６は、例えばエザキダイオードまたはガンダイオードを用いてもよい。この場合、緩和時間はほぼ０のため、不応答期間はほとんどない。【００７０】
スイッチ素子３６は、非特許文献７のように金属酸化物、非特許文献８のように有機物、または非特許文献９のように半導体を用いたトラップ素子でもよい。スイッチ素子３６は、非特許文献１０のようにカルコゲナイド、非特許文献１１のように金属酸化物を用いたユニポーラ抵抗スイッチ素子でもよい。ユニポーラ抵抗スイッチ素子の場合、時刻ｔ６の後、入力電圧Ｖｉｎにスパイク信号を入力することで、スイッチ素子３６はオン状態に戻る。【００７１】
実施例３によれば、図１０および図１１のように、入力端子Ｔｉｎにスパイク信号４４ａが入力する。スイッチ素子１０（第１スイッチ素子）は実施例１のスイッチ素子であり、一端がスイッチ素子３６を介して入力端子Ｔｉｎに接続され、他端はフィードバック回路３５を介して出力端子Ｔｏｕｔに接続されている。スイッチ素子１０は、単一のスパイク信号４４ａが入力してもオフ状態を維持し、所定期間（第２期間）内に複数の前記スパイク信号４４ａが入力するとオン状態となる。出力端子Ｔｏｕｔは、スイッチ素子１０がオン状態となるとハイレベルを出力する。このように、実施例１のスイッチ素子１０をニューロン回路のリーキ  インテグレートおよび発火を行う素子として用いることができる。スイッチ素子１０は、電圧が印加されないとオフ状態となるため、発火後のリセットも自動的に行われる。【００７２】
フィードバック回路３５は、スイッチ素子１０の他端に接続されており、スイッチ素子１０がオン状態となると入力端子Ｔｉｎ（ノードＮ１）をハイレベルとする。スイッチ素子３６は、入力端子Ｔｉｎとフィードバック回路３５の入力との間にスイッチ素子１０と直列に接続されている。スイッチ素子３６は、入力端子Ｔｉｎに１または複数のスパイク信号４４ａが入力してもオン状態を維持し、入力端子Ｔｉｎがハイレベルとなるとオフ状態となる。出力端子Ｔｏｕｔは、スイッチ素子１０および３６がいずれもオン状態のときハイレベルを出力し、スイッチ素子１０および３６の少なくとも一方がオフ状態のときローレベルを出力する。時刻ｔ４においてノードＮ１がハイレベルとなることで、発火をより確実に行うことができる。スイッチ素子３６により、オン状態となったスイッチ素子１０をオフ状態とすることができる。【００７３】
実施例２および３のように、実施例１のスイッチ素子１０を様々な電子回路に用いることができる。
【実施例４】
【００７４】
実施例４は、スイッチ回路の例である。図１２は、実施例４に係るスイッチ回路の回路図である。図１２に示すように、入力端子Ｔｉｎとグランド（基準電位端子）との間にスイッチ素子１０と負荷抵抗３１が直列に接続されている。スイッチ素子１０と負荷抵抗３１との間のノードＮ２に出力端子Ｔｏｕｔが接続されている。スイッチ素子１０は、実施例１に係るスイッチ素子である。その他の構成は実施例３と同じであり、説明を省略する。【００７５】
スイッチ素子１０の内部状態量Ｓ１０を一般化すると数式１で表される。
【数１】
0006765686.tif 000004
ここで、Ｓ（Ｔ０）は時刻Ｔ０における内部状態量Ｓ１０、Ｖ１０はスイッチ素子１０の両端の電圧、ｆ（Ｖ１０）はＶ１０が内部状態量Ｓ１０に与える影響、τｄｅｃは内部状態量Ｓ１０の緩和時間（平衡値との差が１／ｅとなる時間）を示す。【００７６】
内部状態量Ｓ１０は例えば所定期間内の電圧Ｖ１０の平均値に対応する。スイッチ素子１０の抵抗体１４は、内部状態量Ｓ１０が閾値Ｓｔｈより大きくなるとオン状態（すなわち低抵抗状態）となり、内部状態量Ｓ１０が閾値Ｓｔｈ´より小さくなるとオフ状態（すなわち高抵抗状態）となる。低抵抗状態および高抵抗状態の抵抗値はそれぞれＲＬおよびＲＨであり、ＲＨ＞ＲＬである。【００７７】
スイッチ素子１０のオンオフの機構が抵抗体１４の温度相転移の場合、内部状態量Ｓ１０は抵抗体１４の局所温度に相当する。電圧Ｖ１０が内部状態量Ｓ１０に与える影響ｆ（Ｖ１０）はジュール熱に相当する。影響ｆ（Ｖ１０）は、Ａを比例定数とすると、ｆ（Ｖ１０）＝Ａ×Ｖ１０２となる。例えば、ＣＨを抵抗体１４とその周辺部の比熱、Ｒ１４を抵抗体１４の抵抗値とすると、Ａ＝１／（ＣＨ×Ｒ１４）である。なお、抵抗値Ｒ１４は、抵抗体１４がオン状態のときはオン状態の抵抗値であり、抵抗体１４がオフ状態のときはオフ状態の抵抗値である。加えて、ｅｘｐ（−Ｔ／τｄｅｃ）を、時間Ｔが０からτｄｅｃまで１、時間Ｔがτｄｅｃ以降を０のような関数で近似すれば、Ｓ（Ｔ０）は、期間τｄｅｃにおけるＶ１０のＲＭＳとなる。【００７８】
スイッチ素子１０のオンオフの機構が電気化学的なフィラメントの形成による場合、内部状態量Ｓ１０はイオン濃度に相当する。電圧Ｖ１０が内部状態量Ｓ１０に与える影響ｆ（Ｖ１０）はイオン生成量に相当する。例えば、ｉ０を着目するイオン生成反応の交換電流密度、Ｖｅｇを平衡電位、ｅを素電荷、ｋをボルツマン定数およびＴを絶対温度とすると、ｆ（Ｖ１０）＝ｉ０×ｅｘｐ［ｅ（Ｖ１０−Ｖｅｇ）／２ｋＴ］となる。【００７９】
スイッチ素子１０のオンオフの機構が絶縁破壊による場合、内部状態量Ｓ１０は欠陥濃度に相当する。電圧Ｖ１０が内部状態量Ｓ１０に与える影響ｆ（Ｖ１０）は電流に相当する。例えば、Ａ０をリチャードソン定数およびＶｔｈをスイッチ素子１０内部の障壁高さとすると、ｆ（Ｖ１０）＝Ａ０×Ｔ２×ｅｘｐ［ｅ（Ｖ１０−Ｖｔｈ）／ｋＴ］となる。【００８０】
図１３は、実施例４におけるスイッチ素子１０のタイミングチャートである。入力信号の入力電圧Ｖｉｎ、スイッチ素子１０の内部状態量Ｓ１０、およびスイッチ素子１０の両端間の抵抗値Ｒ１０の時間依存を示している。入力端子Ｔｉｎにステップ状の電圧Ｖ０が印加される場合を想定している。【００８１】
図１３に示すように、入力電圧Ｖｉｎは０Ｖ、内部状態量Ｓ１０は０、および抵抗値Ｒ１０は高抵抗ＲＨ（すなわちオフ状態）である。時刻ｔ１０において入力電圧ＶｉｎがＶ０となる。時刻ｔ１０から内部状態量Ｓ１０が上昇し、時刻ｔ１１において内部状態量Ｓ１０が閾値Ｓｔｈ以上となると抵抗値Ｒ１０が低抵抗（すなわちオン状態）となる。時刻ｔ１０からｔ１１の期間はオンするための期間τｏｎ（Ｖ０）である。【００８２】
時刻ｔ１２において入力電圧Ｖｉｎが０Ｖとなると、内部状態量Ｓ１０が低下し始める。時刻ｔ１３において内部状態量Ｓ１０が閾値Ｓｔｈ´以下となると抵抗値Ｒ１０は高抵抗となる。時刻ｔ１２からｔ１３の期間はオフするための期間τｏｆｆ（Ｖ０）である。【００８３】
期間τｏｎ（Ｖ０）およびτｏｆｆ（Ｖ０）を、内部状態量Ｓ１０をＳｍ（Ｖ０）、緩和時間τｄｅｃを用い表すと、それぞれ数式２および３となる。
【数２】
0006765686.tif 000005
【数３】
0006765686.tif 000006
【００８４】
図１４は、実施例４におけるスイッチ回路のタイミングチャートである。入力信号の入力電圧Ｖｉｎ、スイッチ素子１０の内部状態量Ｓ１０、スイッチ素子１０の抵抗値Ｒ１０および出力信号の出力電圧Ｖｏｕｔを示している。入力端子Ｔｉｎに時系列に複数のスパイク信号４４ａが入力する。【００８５】
図１４に示すように、入力電圧Ｖｉｎが０でありスイッチ素子１０が高抵抗ＲＨでは、ノードＮ１の電圧は０Ｖであり、出力電圧Ｖｏｕｔはローレベル（０Ｖ）である。時刻ｔ２０、ｔ２２およびｔ２４にスパイク信号４４ａが入力し、時刻ｔ２１，ｔ２３およびｔ２６にスパイク信号が入力し終える。スパイク信号４４ａの幅はＷである。スパイク信号４４ａの最小の間隔はＬである。【００８６】
時刻ｔ２０、ｔ２２およびｔ２４において内部状態量Ｓ１０が上昇を始め、時刻ｔ２１、ｔ２３およびｔ２６において内部状態量Ｓ１０が低下し始める。内部状態量Ｓ１０の低下の速度は上昇の速度より遅い。時刻ｔ２２およびｔ２４において内部状態量Ｓ１０が０となる前にスパイク信号４４ａが入力すると、内部状態量Ｓ１０は蓄積される。時刻ｔ２５において、内部状態量Ｓ１０が閾値Ｓｔｈ以上となると、抵抗値Ｒ１０が低抵抗ＲＬとなる。ノードＮ２の電圧はほぼＶ０となる。よって、出力電圧Ｖｏｕｔはハイレベルとなる。時刻ｔ２６において入力電圧Ｖｉｎが０Ｖとなると出力電圧Ｖｏｕｔは０Ｖとなる。【００８７】
スイッチ素子１０の抵抗変化により出力端子Ｔｏｕｔのハイレベルおよびローレベルがスイッチするため、負荷抵抗３１の抵抗値をＲ３１とすると、ＲＨ＞Ｒ３１＞ＲＬであることが好ましい。【００８８】
単一のスパイク信号４４ａによりスイッチ素子１０がオン状態とならないように、スパイク信号４４ａの幅Ｗはτｏｎ（Ｖ０）より短いことが好ましい。【００８９】
次のスパイク信号４４ａが入力されたときに内部状態量Ｓ１０が戻らずに、内部状態量Ｓ１０が積算されるように、スパイク信号４４ａの間隔Ｌは緩和時間τｄｅｃより短いことが好ましい。【００９０】
実施例４によれば、スイッチ素子１０の一端が入力端子Ｔｉｎに接続され、他端が出力端子Ｔｏｕｔに接続されている。スイッチ素子１０の抵抗体１４は、数式１で表される内部状態量Ｓ１０が閾値Ｓｔｈ´（第１閾値）より低いときに高抵抗状態となり、内部状態量Ｓ１０が閾値Ｓｔｈ（第２閾値）より高いときに高抵抗状態より抵抗値の低い低抵抗状態となる。【００９１】
これにより、入力電圧Ｖｉｎが累積された内部状態量Ｓ１０に基づき出力信号を切り替えるスイッチ回路を実現できる。入力電圧Ｖｉｎは、図４（ａ）および図４（ｂ）のようにスパイク信号４４ａでなくてもよい。内部状態量Ｓ１０が蓄積されるように、入力電圧Ｖｉｎの変動周期は内部状態量Ｓ１０の緩和時間τｄｅｃより短いことが好ましい。【００９２】
図１４のように、入力端子Ｔｉｎに入力電圧Ｖｉｎとして時系列に複数のスパイク信号４４ａが入力する場合、複数のスパイク信号４４ａの間隔Ｌは緩和時間τｄｅｃより短いことが好ましい。これにより、内部状態量がスパイク信号４４ａを蓄積できる。
【実施例５】
【００９３】
実施例５は、実施例４のスイッチ回路をニューロン回路に用いる例である。図１５は、実施例５に係るニューロン回路の回路図である。図１５に示すように、スイッチ素子１０とスイッチ素子３６の接続が実施例３の図１０と逆である以外は図１０と同じであり説明を省略する。【００９４】
図１６は、実施例５におけるニューロン回路のタイミングチャートである。入力電圧Ｖｉｎ、スイッチ素子１０の内部状態量Ｓ１０、両端の電圧Ｖ１０および抵抗値Ｒ１０、スイッチ素子３６の両端間の電圧Ｖ３６および抵抗値Ｒ３６、並びに出力電圧Ｖｏｕｔの時間依存を示している。【００９５】
図１６に示すように、時刻ｔ３０において、スイッチ素子１０の抵抗値Ｒ１０は高抵抗ＲＨであり、スイッチ素子３６の抵抗値は低抵抗ｒＬである。入力電圧Ｖｉｎとして複数のスパイク信号４４ａが入力する。スパイク信号４４ａの幅はＷｉｎであり、スパイク信号４４ａの間隔はＬである。【００９６】
時刻ｔ３０からｔ３１の間では、スイッチ素子１０が高抵抗ＲＨかつスイッチ素子３６が低抵抗ｒＬである。このため、入力電圧Ｖｉｎは、主にスイッチ素子１０に加わり、スイッチ素子３６にはほとんど加わらない。スイッチ素子１０の内部状態量Ｓ１０はスパイク信号４４ａが入力する度に増加する。【００９７】
時刻ｔ３１において、内部状態量Ｓ１０が閾値Ｓａｔｈより大きくなると、スイッチ素子１０の抵抗値は低抵抗ＲＬとなる。スイッチ素子１０および３６とも低抵抗のため、ノードＮ２がハイレベルとなり、ノードＮ３がローレベルとなる。ＦＥＴ３４がオンし、ノードＮ１がハイレベルとなる。ＲＬとｒＬが同程度とすると、ハイレベルはスイッチ素子１０と３６とで分圧される。よって、スイッチ素子３６の電圧Ｖ３６が大きくなる。時刻ｔ３２ａにおいて入力信号Ｖｉｎが０Ｖとなってもスイッチ素子３６は低抵抗ｒＬである。時刻ｔ３２ｂにおいてスイッチ素子３６は高抵抗ｒＨとなる。ノードＮ２はローレベルとなる。時刻ｔ３１とｔ３２ｂの間に、出力電圧Ｖｏｕｔとして幅がＷｏｕｔのスパイク信号４４ｂが出力される。【００９８】
時刻ｔ３２ｂにおいて、スイッチ素子１０が低抵抗ＲＬかつスイッチ素子３６が高抵抗ｒＨとなる。このため、入力電圧Ｖｉｎの電圧は主にスイッチ素子３６に加わり、スイッチ素子１０にはほとんど加わらない。よって、スパイク信号４４ａが入力してもスイッチ素子１０の内部状態量Ｓ１０は低下し続ける。【００９９】
時刻ｔ３３において、スイッチ素子１０の内部状態量Ｓ１０が閾値Ｓａｔｈ´より小さくなると、スイッチ素子１０の抵抗値は高抵抗ＲＨとなる。時刻ｔ３４においてスイッチ素子３６の抵抗値は低抵抗ｒＬとなる。時刻ｔ３４以降は時刻ｔ３０以降と同様である。【０１００】
時刻ｔ３１とｔ３３との間の期間ＴＲＬにおいてスイッチ素子１０が低抵抗状態となる。期間ＴＲＬにスイッチ素子１０にスパイク信号４４ａの電圧Ｖ０が加わらないとすると、期間ＴＲＬは、τｄｅｃ×ｌｏｇ（Ｓａｔｈ／Ｓａｔｈ´）である。【０１０１】
時刻ｔ３２ｂとｔ３４との間の期間ＴｒＨにおいてスイッチ素子３６が高抵抗状態となる。スイッチ素子３６は、スイッチ素子１０と同様に内部状態量Ｓ３６を取りうる。スイッチ素子３６の内部状態量Ｓ３６の緩和時間はｔｄｅｃである。スイッチ素子３６の内部状態量Ｓ３６がＳｂｔｈより大きくなるとスイッチ素子３６は高抵抗ｒＨとなり、スイッチ素子３６の内部状態量がＳｂｔｈ´より小さくなるとスイッチ素子３６は低抵抗ｒＬとなる。スイッチ素子３６は、最後にスパイク信号４４ａの電圧Ｖ０が加わってからｔｄｅｃ×ｌｏｇ（Ｓｂｔｈ／Ｓｂｔｈ´）後に低抵抗ｒＬとなる。【０１０２】
スイッチ素子１０および３６の抵抗変化により出力端子Ｔｏｕｔのハイレベルおよびローレベルがスイッチするため、負荷抵抗３１の抵抗値をＲ３１とすると、ＲＨ、ｒＨ＞Ｒ３１＞ＲＬ、ｒＬであることが好ましい。【０１０３】
実施例４と同様に、スパイク信号４４ａの幅Ｗｉｎはτｏｎ（Ｖ０）より短いことが好ましい。また、スパイク信号４４ａの間隔Ｌは緩和時間τｄｅｃより短いことが好ましい。【０１０４】
入力電圧Ｖｉｎのスパイク信号４４ａの幅Ｗｉｎと出力電圧Ｖｏｕｔのスパイク信号４４ｂの幅Ｗｏｕｔをほぼ同じとするため、Ｗｏｕｔは実質的にｔｏｎ（Ｖ０）であることが好ましい。ｔｏｎ（Ｖ０）は、スイッチ素子３６に電圧Ｖ０の電圧が加わったときにスイッチ素子３６が高抵抗となるまでの時間である。【０１０５】
スイッチ素子１０が高抵抗ＲＨとなる前にスイッチ素子３６が低抵抗ｒＬとなると、スイッチ素子１０の内部状態量Ｓ１０がスパイク信号４４ａに反応してしまう。よって、スイッチ素子３６が低抵抗ｒＬとなる前にスイッチ素子１０が高抵抗ＲＨとなることが好ましい。このため、スイッチ素子３６が高抵抗状態である期間ＴｒＨはスイッチ素子１０が低抵抗状態である期間ＴＲＬより長いことが好ましい。【０１０６】
期間ＴｒＨの間に一度もスパイク信号４４ａが入力しなくとも、期間ＴｒＨが期間ＴＲＬより長くなるためには、τｄｅｃ×ｌｏｇ（Ｓａｔｈ／Ｓａｔｈ´）＜ｔｄｅｃ×ｌｏｇ（Ｓｂｔｈ／Ｓｂｔｈ´）であることが好ましい。【０１０７】
期間ＴＲＬの間に複数のスパイク信号４４ａが入力する場合、スイッチ素子３６が期間ＴＲＬにリセットされないように、スパイク信号４４ａの間隔Ｌ＜ｔｄｅｃ×ｌｏｇ（Ｓｂｔｈ／Ｓｂｔｈ´）が好ましい。【０１０８】
実施例３および実施例５によれば、スイッチ素子１０（第１スイッチ素子）は、一端が入力端子Ｔｉｎに接続され、他端がノードＮ２（中間ノード）に接続されている。スイッチ素子１０は、単一のスパイク信号４４ａが入力しても高抵抗状態を維持し、第１期間内に複数のスパイク信号４４ａが入力すると低抵抗状態となる。【０１０９】
フィードバック回路３５は、ノードＮ２に接続され、スイッチ素子１０が低抵抗状態となると入力端子Ｔｉｎをハイレベル（所定レベル）とする。スイッチ素子３６（第２スイッチ素子）は初期状態として低抵抗状態にあり、スイッチ素子１０が低抵抗状態のときに、入力端子Ｔｉｎが所定レベル（ハイレベル）となると、スパイク信号４４ｂの幅Ｗｏｕｔに相当する時間後に高抵抗状態となる。【０１１０】
これにより、スイッチ素子３６により、低抵抗状態となったスイッチ素子１０を高抵抗状態とすることができる。【０１１１】
負荷抵抗３１がノードＮ２と基準電位端子との間に接続されていることが好ましい。これにより、中間ノードＮ２をハイレベルまたはローレベルとすることができる。【０１１２】
フィードバック回路３５は、時刻ｔ３３において入力端子Ｔｉｎをハイレベル以外の所定レベルとしてもよいが、ハイレベルとすることが好ましい。これにより、発火を確実に行うことができる。【０１１３】
実施例１と同様に、スイッチ素子１０の抵抗体１４は、他端に対し一端に印加される電圧を平均化した内部状態量Ｓ１０が閾値Ｓａｔｈ´より低いときに高抵抗状態となり、内部状態量Ｓ１０が閾値Ｓａｔｈより高いときに低抵抗状態となることが好ましい。また、実施例４と同様に、スイッチ素子１０の内部状態量Ｓ１０は数式１で表されることが好ましい。これにより、スイッチ素子１０は、単一のスパイク信号４４ａが入力しても高抵抗状態を維持し、第１期間内に複数のスパイク信号４４ａが入力すると低抵抗状態となる。【０１１４】
スイッチ素子１０の抵抗体１４が所定温度以上で金属相となり、前記所定温度以下で絶縁相となる場合、内部状態量Ｓ１０は、所定期間（第２期間）内に他端に対し一端に印加される電圧のＲＭＳである。または、数式１では、Ａを定数としたときｆ（Ｖｉｎ）＝Ａ×Ｖｉｎ２である。
【実施例６】
【０１１５】
図１７は、実施例６に係るニューロン回路の回路図である。図１７に示すように、ノードＮ１とＮ２との間にスイッチ素子１０および３６と直列にスイッチ素子５０が接続されている。スイッチ素子５０はスイッチ素子１０と同様のスイッチ素子であるが、内部状態量の緩和時間、内部状態量の閾値、低抵抗値および高抵抗値がスイッチ素子１０と異なる。その他の構成は実施例５と同じであり説明を省略する。【０１１６】
図１８は、実施例６におけるニューロン回路のタイミングチャートである。入力電圧Ｖｉｎ、スイッチ素子５０の両端間の電圧Ｖ５０および抵抗値Ｒ５０、スイッチ素子１０の両端の電圧Ｖ１０、抵抗値Ｒ１０および内部状態量Ｓ１０、スイッチ素子３６の両端間の電圧Ｖ３６および抵抗値Ｒ３６、並びに出力電圧Ｖｏｕｔの時間依存を示している。【０１１７】
図１８に示すように、時刻ｔ４０において、スイッチ素子５０の抵抗値Ｒ５０は高抵抗ＲＨ´であり、スイッチ素子１０の抵抗値Ｒ１０は高抵抗ＲＨであり、スイッチ素子３６の抵抗値は低抵抗ｒＬである。入力電圧Ｖｉｎとして複数のスパイク信号４４ａが入力する。【０１１８】
スイッチ素子１０と５０には、スパイク信号４４ａの電圧Ｖ０がＲＨとＲＨ´で分圧されて電圧が加わる。ＲＨ´＞ＲＨとすると、スパイク信号４４ａの電圧は主にスイッチ素子５０に加わり、スイッチ素子１０にはほとんど加わらない。このため、スイッチ素子５０の内部状態量は増加するがスイッチ素子１０の内部状態量Ｓ１０はほとんど増加しない。【０１１９】
時刻ｔ４１においてスイッチ素子５０の内部状態量が閾値より大きくなると、スイッチ素子５０の抵抗値は低抵抗ＲＬ´となる。スイッチ素子１０と５０には、スパイク信号４４ａの電圧Ｖ０がＲＨとＲＬ´で分圧されて電圧が加わる。ＲＬ´＜ＲＨとすると、スパイク信号４４ａの電圧は主にスイッチ素子１０に加わり、スイッチ素子５０にはほとんど加わらない。このため、スイッチ素子１０の内部状態量Ｓ１０は増加するがスイッチ素子５０の内部状態量はほとんど増加しない。【０１２０】
時刻ｔ３１において、スイッチ素子１０の内部状態量Ｓ１０が閾値Ｓａｔｈより大きくなると、スイッチ素子１０が低抵抗ＲＬとなる。スイッチ素子５０は、時刻ｔ３１以降も低抵抗ＲＬ´に留まることが好ましい。以降の動作は、実施例５と同じであり説明を省略する。【０１２１】
スイッチ素子１０、３６および５０の抵抗変化により出力端子Ｔｏｕｔのハイレベルおよびローレベルがスイッチするため、負荷抵抗３１の抵抗値をＲ３１とすると、ＲＨ、ｒＨ、ＲＨ´＞Ｒ３１＞ＲＬ、ｒＬ、ＲＬ´であることが好ましい。【０１２２】
実施例４と同様に、スパイク信号４４ａの幅Ｗｉｎはτｏｎ（ＲＨ／（ＲＨ＋ＲＨ´）Ｖ０）およびτｏｎ´（ＲＨ´／（ＲＨ＋ＲＨ´）Ｖ０）より短いことが好ましい。τｏｎ（ＲＨ／（ＲＨ＋ＲＨ´）Ｖ０）は、スイッチ素子１０にスパイク信号４４ａの電圧Ｖ０の分圧ＲＨ／（ＲＨ＋ＲＨ´）Ｖ０が加わったときスイッチ素子１０が低抵抗ＲＬとなるまでの期間である。τｏｎ´（ＲＨ´／（ＲＨ＋ＲＨ´）Ｖ０）は、スイッチ素子５０にスパイク信号４４ａの電圧Ｖ０の分圧ＲＨ´／（ＲＨ＋ＲＨ´）Ｖ０が加わったときスイッチ素子５０が低抵抗ＲＬ´となるまでの期間である。【０１２３】
スパイク信号４４ａの間隔Ｌは緩和時間τｄｅｃおよびτｄｅｃ´より短いことが好ましい。τｄｅｃ´はスイッチ素子５０の内部状態量の緩和時間である。【０１２４】
図１９（ａ）および図１９（ｂ）は、それぞれ実施例５および６のニューロン回路の入力周波数に対する出力周波数を示す図である。入力周波数ｆｉｎはスパイク信号４４ａが入力する周波数である。出力周波数ｆｏｕｔは出力信号のスパイク信号４４ｂが出力される周波数である。【０１２５】
図１９（ａ）に示すように、実施例５ではｆｉｎが低い（すなわちスパイク信号４４ａの間隔Ｌが長い）と、スパイク信号４４ｂは出力されない。ｆｉｎがスイッチ素子１０の１/τｏｆｆ程度となると、スパイク信号４４ｂが出力され始める。ｆｉｎが大きくなるとｆｏｕｔが大きくなる。すなわち、スパイク信号４４ａの間隔Ｌが短くなると、スパイク信号４４ｂの間隔が短くなる。【０１２６】
図１９（ｂ）に示すように、実施例６ではｆｉｎがスイッチ素子１０の１/τｏｆｆ程度となってもスパイク信号４４ｂは出力されない。ｆｉｎがスイッチ素子５０の１/τｏｆｆ´程度となると、スパイク信号４４ｂが出力される。ｆｏｕｔは１／τｏｆｆ´で不連続に立ち上がる。【０１２７】
図１９（ａ）の実施例５のように、ｆｏｕｔが連続的に立ち上がるニューロン回路をタイプ１、図１９（ｂ）の実施例６のように、ｆｏｕｔが不連続に立ち上がるニューロン回路をタイプ２という。神経回路には、タイプ１とタイプ２のニューロン回路が用いられる。【０１２８】
実施例６によれば、スイッチ素子５０は、入力端子ＴｉｎとノードＮ２との間にスイッチ素子１０および３６と直列に接続されている。スイッチ素子１０、３６および５０の接続順は任意である。スイッチ素子５０は、単一のスパイク信号４４ａが入力しても高抵抗状態を維持し、第３期間内に複数のスパイク信号４４ａが入力すると低抵抗状態となる。これにより、タイプ２のニューロン回路を実現できる。【０１２９】
スイッチ素子５０の高抵抗状態の抵抗値ＲＨ´はスイッチ素子１０の高抵抗状態の抵抗値ＲＨより高く、スイッチ素子５０の低抵抗状態の抵抗値ＲＬ´はスイッチ素子１０の高抵抗状態の抵抗値ＲＨより低いことが好ましい。これにより、図１８のように、タイプ２のニューロン回路を実現できる。【０１３０】
スイッチ素子３６の代わりに、スイッチ素子１０に並列にキャパシタが接続されていてもよい。【０１３１】
スイッチ素子１０および５０は、実施例１で説明したように、抵抗体１４として、酸化バナジウム以外に、酸化亜鉛またはチタン酸ストロンチウムを用いることができる。抵抗体１４は、非特許文献１のような酸化バナジウムまたは非特許文献２のような酸化ニオブ等の金属絶縁体材料でもよい。抵抗体１４は、非特許文献３から６に用いられている銅化合物、カルコゲナイド、酸化タングステンまたはアモルファス酸化物でもよい。【０１３２】
例えば、抵抗体１４として酸化バナジウムＶＯ２を用いる場合の抵抗体１４の好ましい寸法について説明する。抵抗体１４をａ×ｂ×ｃの立方体とする。ＶＯ２が相転移特性を維持するため、ａ、ｂおよびｃは３ｎｍ以上が好ましい。小型化のためには、a、ｂ、ｃのうち膜厚は１μｍ以下、他は１ｍｍ以下が好ましい。【０１３３】
ＶＯ２の抵抗率が１０Ω・ｃｍとして、ニューロン回路に求められるスイッチ素子１０の抵抗値が１０Ωから１ＧΩとすると、電極間距離ａ、他の２辺をｂおよびｃ（各ｃｍ）とすると、１０＜ａ／（ｂ×ｃ）＜１０９が好ましい。【０１３４】
実施例３で説明したように、スイッチ素子３６は、例えばエザキダイオードまたはガンダイオードを用いてもよい。スイッチ素子３６は、非特許文献７のように金属酸化物、非特許文献８のように有機物、または非特許文献９のように半導体を用いたトラップ素子でもよい。スイッチ素子３６は、非特許文献１０のようにカルコゲナイド、非特許文献１１のように金属酸化物を用いたユニポーラ抵抗スイッチ素子でもよい。なお、スイッチ素子３６として非特許文献７から１１のようなスイッチ素子を用いる場合には、初期状態を低抵抗状態（オン状態）としておくことが好ましい。
【実施例７】
【０１３５】
実施例７は、実施例２の交流リミッタ回路をより一般的にしたスイッチ回路の例である。図６のように、スイッチ素子１０の一端は、入力端子Ｔｉｎと出力端子Ｔｏｕｔとの間の線路２２に接続され、他端は基準電位端子に接続されている。スイッチ素子１０の抵抗体１４は、内部状態量Ｓ１０が閾値Ｓｔｈ´より低いときに高抵抗状態となり、内部状態量Ｓ１０が閾値Ｓｔｈより高いときに低抵抗状態となる。内部状態量Ｓ１０は数式１で表される。このとき、入力信号の変動周期は緩和時間τｄｅｃより短い。これにより、入力信号の振幅が大きいときにリミットするスイッチ回路として機能する。【０１３６】
実施例４から７では、スイッチ回路およびニューロン回路をキャパシタを用いず実現できる。よって、チップ面積を小さくできる。【０１３７】
［実験１］
実施例６のニューロン回路の動作を実証するため、ニューロン回路を作製した。スイッチ素子３６を準備できなかったため、スイッチ素子３６の代わりに、発火をリセットするリセット負帰還回路と、不応答期間を設けるリフラクトリ負帰還回路を設けた。【０１３８】
図２０は、実験１で作製したニューロン回路の回路図である。図２０に示すように、入力端子Ｔｉｎにダイオード５１を介し５０Ωの抵抗５２およびパルスジェネレータ５３が接続されている。スイッチ素子１０は抵抗体１４として酸化バナジウムを用いた。リセット負帰還回路５５はスイッチ素子３６のうちリセット機能に対応する回路である。リフラクトリ負帰還回路６０はスイッチ素子３６のうちリフラクトリ機能に対応する回路である。
【０１３９】
リセット負帰還回路５５として、ノードＮ１とＮ２との間にスイッチ素子１０と直列にＮＦＥＴ５６が接続されている。ノードＮ３は１ｋΩの抵抗５７および４．２ｎＦのキャパシタ５８を介し接地されている。抵抗５７とキャパシタ５８との間のノードＮ４はＮＦＥＴ５６のゲートに接続されている。【０１４０】
リフラクトリ負帰還回路６０として、入力端子Ｔｉｎとグランドとの間にＮＦＥＴ６１が接続されている。電源とグランドとの間にＰＦＥＴ６２、１．４ｋΩの抵抗６３およびＮＦＥＴ６４が接続されている。ノードＮ３はＰＦＥＴ６２のゲートとＮＦＥＴ６４のゲートに接続されている。ＰＦＥＴ６２と抵抗６３との間のノードＮ５とグランドとの間に２２０ｎＦのキャパシタ６６が接続されている。ノードＮ５はＮＦＥＴ６１のゲートに接続されている。【０１４１】
図２１は、実験１におけるチャネルｃｈ１からｃｈ４の時間に対する電圧を示す図である。チャネルｃｈ１からｃｈ４は、それぞれノードＮ１、出力端子Ｔｏｕｔ、ノードＮ４およびＮ５に対応する。チャネルｃｈ１は、スイッチ素子１０の両端に印加される電圧に相当する。チャネルｃｈ２は出力信号に相当する。チャネルｃｈ３はリセット負帰還に相当する。チャネルｃｈ４はリフラクトリ負帰還に相当する。図２１では、チャネルｃｈ１からｃｈ４の波形が互いに重ならないように、ｃｈ２、ｃｈ３およびｃｈ４の波形をチャネルｃｈ１の波形から電圧をオフセットして図示している。
【０１４２】
電源電圧Ｖｄｄを１０Ｖとし、パルスジェネレータ５３から周波数が４０ｋＨｚのスパイク信号を出力した。時刻ｔ５０において発火し、時刻ｔ５１においてリセットされている。時刻ｔ５２までが不応答期間となる。【０１４３】
図２２は、実験１において入力信号の周波数を変えたときの時間に対する電圧を示す図である。図２２に示すように、入力信号のスパイク信号の周波数が２０ｋＨｚではｃｈ２にスパイク信号が出力されていない。周波数が４０ｋＨｚおよび６０ｋＨｚでは、ｃｈ２にスパイク信号が出力されている。周波数が６０ｋＨｚのｃｈ２のスパイク信号の周期は周波数が４０ｋＨｚのときより大きい。このように、酸化バナジウムを用いたスイッチ素子１０により、低い周波数（すなわち低頻度）の入力信号には無反応なニューロン回路を実現できる。
【実施例８】
【０１４４】
実施例８は、実施例３、５および６が用いられるシステムの例である。図２３は、実施例８に係るシステムの概観図である。図２３に示すように、システム７０に複数のスパイク信号７１が並列に入力する。スパイク信号７１は、例えば視覚、聴覚および触覚等の情報である。システム７０から複数のスパイク信号７２が並列に出力する。スパイク信号７２は、例えばアクチエータの駆動および各種制御パラメータの調整に用いられる。【０１４５】
システム７０内では、ニューロン回路とシナプス回路とがネットワークを組んでいる。システム７０は、ネットワーク内でスパイク信号をやり取りすることで動作する。ネットワーク内には、アトラクタ７３が多数形成されている。システム７０に外部からスパイク信号７１が入力しなくても、複数のニューロン回路互いに励起し合うことで発火活動を維持している「動的な定常状態」のことをアトラクタ７３という。「動的な」とは、定常状態にあるニューロン回路が静止しているのではなく、発火によって周期的、準周期的またはカオス的に運動していることを意味している。スパイク信号７１が入力されることで、アトラクタ７３の発生および／または切り替えが生じる。スパイク信号７２はアトラクタ７３により生成される。【０１４６】
図２４は、実施例８に係るシステムの動作を示すブロック図である。図２４に示すように、システム７０にスパイク信号の入力パターン７４が入力する。ネットワーク内で、入力パターン７４と共通の時空間パターンを有するスパイク信号のアトラクタが形成される。入力パターン７４によって引き起こされるスパイク信号のやりとりの中で、たまたまループ状のフィードバックを形成したものがアトラクタとして動的に安定化する。頻繁に入力される時空間パターンに対応するアトラクタは、シナプス回路の伝導度を更新してさらに安定化する。これが学習である。安定化したアトラクタは、ノイズまたは類似の入力パターン７４により容易に誘起されるようになる。【０１４７】
アトラクタにより生成された出力パターン７５は経路７６のように、再度入力パターン７４としてフィードバックされる。また、出力パターン７５は経路７７のようにアクチュエータを介して外部環境７８に働きかける。外部環境７８から経路７９のように入力パターン７４が取得される。【０１４８】
図２５（ａ）から図２５（ｃ）は、実施例８におけるシナプス回路を説明する図である。図２５（ａ）は、シナプス回路の接続を示す図である。図２５（ａ）に示すように、ニューロン回路８０ａと８０ｂとの間にシナプス回路８１が接続されている。【０１４９】
図２５（ｂ）は、ニューロン回路８０ａからのスパイク信号４４ｃ、ニューロン回路８０ｂからのスパイク信号４４ｄ、およびシナプス回路８１の電気伝導度のタイミングチャートである。図２５（ｂ）に示すように、シナプス回路８１を介したニューロン回路８０ａからニューロン回路８０ｂのスパイク信号の伝達の期間はΔｔである。シナプス回路８１の電気伝導度は、スパイク信号の伝達により決定される。ニューロン回路８０ａが発火しシナプス回路８１にスパイク信号４４ｃが入力すると、シナプス回路８１の電気伝導度は一時的に上昇する。その後、シナプス回路８１の電気伝導度はある時定数で緩和する。シナプス回路８１の電気伝導度の緩和途中にニューロン回路８０ｂが発火すると、発火のタイミングにより、緩和後の電気伝導度がΔｗが変化する。この現象はスパイクタイミング依存シナプス可塑性（ＳＴＤＰ：Spike-Timing-Dependent Plasticity）と呼ばれている。ＳＴＤＰは、学習機能の根底にある機能である。【０１５０】
図２５（ｃ）は、シナプス回路８１におけるＳＴＤＰの更新ルールを示す図である。図２５（ｃ）に示すように、期間Δｔが０付近ではΔｗの絶対値が大きく、期間Δｔが０から離れるとΔｗの絶対値が小さくなる。シナプス回路８１は、このようなＳＴＤＰ機能を有していることが好ましい。シナプス回路としては、例えばIEEE Transaction on Neural Networks Vol. 17, pp 211-221 (2006)、IEDM14-665 28.5.1-28.5.4 (2014)およびNature Materials Vol. 16, pp 101-110 (2017)に記載されているものを用いることができる。【０１５１】
図２６は、実施例８におけるネットワークの接続構造を示す図である。図２６では、複数のニューロン回路８０のうち１つのニューロン回路８０ａに注目し、ニューロン回路８０ａに３次元空間において接続されるニューロン回路８０を概念的に表した。図２６に示すように、ニューロン回路８０ａに接続線８５を介し複数のニューロン回路８０が接続されている。接続線８５には、シナプス回路８１および単純配線が含まれる。１つのニューロン回路８０ａは、例えば１００から１００００程度のニューロン回路８０と接続される。ニューロン回路８０ａは近くのニューロン回路８０から遠くのニューロン回路８０まで万遍なく接続されている。スパイク信号の伝達には接続距離に比例した遅延時間が発生する。ニューロン回路８０の空間的な配置から空間的パターンが抽出でき、スパイク信号の遅延時間から時間的パターンを抽出できる。これにより、入力パターンの時空間パターンに対応したアトラクタが形成される。【０１５２】
図２７は、実施例８におけるクロスバーアレイ回路を示す図である。図２７に示すように、クロスバーアレイ回路８６では、Ｘ方向に複数の配線８４ａが延伸し、Ｙ方向に複数の配線８４ｂが延伸している。配線８４ａおよび８４ｂの端部には、ニューロン回路８０および遅延素子８２が設けられている。配線８４ａと配線８４ｂとはＺ方向に離間している。配線８４ａと配線８４ｂの交点では、Ｚ方向にシナプス回路８１または単純配線８３が延伸し、配線８４ａと８４ｂとを接続している。ニューロン回路８０が接続された配線８４ｂにはシナプス回路８１が接続されている。遅延素子８２が接続された配線８４ｂには単純配線８３が接続されている。遅延素子８２と単純配線８３は、遠方のニューロン回路８０を接続するためのものである。遅延素子８２はニューロン回路８０に対し例えば約９倍の割合で配置する。正のスパイク信号を出力するニューロン回路８０に加え負のスパイク信号を出力するニューロン回路８０を配置する。負のスパイク信号を出力するニューロン回路８０の割合は全体のニューロン回路の例えば約２０％である。
【０１５３】
図２８は、実施例８における２次元のネットワークアークテクチャを示す図である。図２８に示すように、２次元のクロスバーアレイ回路８６が設けられている。Ｘ方向およびＹ方向に配線８４ａおよび８４ｂが延伸している。シナプス回路８１および単純配線８３の図示を省略している。配線８４ａおよび８４ｂを介し２次元のアトラクタ７３ａが形成される。アトラクタ７３ａは図２３のアトラクタ７３のうち単純なアトラクタを示す。アトラクタ７３ａでは、ループ状に接続されたニューロン回路８０が順番に後ろのニューロン回路８０を発火させている状態である。【０１５４】
図２９は、実施例８における３次元のネットワークアークテクチャを示す図である。図２９に示すように、２次元のクロスバーアレイ回路８６ａから８６ｃがＺ方向に複数積層されている。クロスバーアレイ回路８６ａから８６ｃをＺ方向に接続する配線が設けられている。複数のクロスバーアレイ回路８６ａから８６ｃを３次元のアトラクタ７３ａが形成される。【０１５５】
図２８および図２９のように、図２７のクロスバーアレイ回路８６を用い、２次元または３次元のアトラクタ７３ａを形成することができる。【０１５６】
実施例８に示すように、実施例３、５および６のニューロン回路８０とシナプス回路８１を用い神経回路に相当するシステムを形成することができる。【０１５７】
以上、本発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【０１５８】
１０、３６、５０  スイッチ素子
１２  基板
１４  抵抗体
１４ａ  活性部
１４ｂ  引き出し部
１６  電極
２２  線路
２４  インピーダンス素子
３１  負荷抵抗
３５  フィードバック回路
４０ａ、４０ｂ  ニューロン
４２ａ、４２ｂ  シナプス
４４ａ−４４ｄ  スパイク信号
【図１】
0006765686.tif 000009
【図２】
0006765686.tif 000010
【図３】
0006765686.tif 000011
【図４】
0006765686.tif 000012
【図５】
0006765686.tif 000013
【図６】
0006765686.tif 000014
【図７】
0006765686.tif 000015
【図８】
0006765686.tif 000016
【図９】
0006765686.tif 000017
【図１０】
0006765686.tif 000018
【図１１】
0006765686.tif 000019
【図１２】
0006765686.tif 000020
【図１３】
0006765686.tif 000021
【図１４】
0006765686.tif 000022
【図１５】
0006765686.tif 000023
【図１６】
0006765686.tif 000024
【図１７】
0006765686.tif 000025
【図１８】
0006765686.tif 000026
【図１９】
0006765686.tif 000027
【図２０】
0006765686.tif 000028
【図２１】
0006765686.tif 000029
【図２２】
0006765686.tif 000030
【図２３】
0006765686.tif 000031
【図２４】
0006765686.tif 000032
【図２５】
0006765686.tif 000033
【図２６】
0006765686.tif 000034
【図２７】
0006765686.tif 000035
【図２８】
0006765686.tif 000036
【図２９】
0006765686.tif 000037