(57)【特許請求の範囲】
【請求項１】
ＤＣ入力電圧からＤＣ出力電圧を生成するための多相バックコンバータであって、
充電位相の間に正の供給電圧と接地電位との間に結合される共用ブートストラップキャパシタと、
対応するスイッチングノードに各々結合されるｎ個のスイッチング段であって、ｎが１より大きい整数であり、前記ｎ個のスイッチング段の各々が、
正の入力電圧のための入力端子と前記対応するスイッチングノードとの間に結合されるハイサイドＭＯＳスイッチと、
前記対応するスイッチングノードと出力端子との間に結合され、前記ＤＣ出力電圧を提供するために構成されるインダクタと、
を含む、前記ｎ個のスイッチング段と、
前記共用ブートストラップキャパシタの頂部プレートを前記ｎ個のスイッチング段の各スイッチング段内の前記ハイサイドＭＯＳスイッチのそれぞれのゲート端子に選択的に結合するように構成されるハイサイドドライバ回路要素であって、前記共用ブートストラップキャパシタが前記ハイサイドＭＯＳスイッチのそれぞれのゲート静電容量を充電するように構成される、前記ハイサイドドライバ回路要素と、
を含み、
前記頂部プレートが前記ハイサイドＭＯＳスイッチのゲート端子に結合されるときに前記共用ブートストラップキャパシタの下部プレートが正の電圧電位に結合される、バックコンバータ。
【請求項２】
請求項１に記載のバックコンバータであって、
ｎが２に等しい整数である、バックコンバータ。
【請求項３】
請求項１に記載のバックコンバータであって、
前記ｎ個のスイッチング段の各々における前記ハイサイドＭＯＳスイッチがＮＭＯＳトランジスタである、バックコンバータ。
【請求項４】
請求項１に記載のバックコンバータであって、
前記共用ブートストラップキャパシタの頂部プレートを前記正の供給電圧に選択的に結合し、前記共用ブートストラップキャパシタの底部プレートを前記接地電位に選択的に結合するように構成されるブートストラップキャパシタ充電回路要素を更に含む、バックコンバータ。
【請求項５】
請求項１に記載のバックコンバータであって、
前記共用ブートストラップキャパシタの底部プレートを前記正の入力電圧のための前記入力端子に選択的に結合し、前記共用ブートストラップキャパシタの頂部プレートを前記ｎ個のスイッチング段のうちの選択されたスイッチング段の前記ハイサイドＭＯＳスイッチのゲート端子に選択的に結合するように構成されるハイサイドドライバターンオン制御回路要素を更に含む、バックコンバータ。
【請求項６】
請求項５に記載のバックコンバータであって、
前記ハイサイドドライバ回路要素が、前記ｎ個のスイッチング段の各々に対応するｎ個のハイサイドドライバを含み、前記ｎ個のハイサイドドライバの各々が、前記共用ブートストラップキャパシタの頂部プレートと前記ハイサイドＭＯＳスイッチの対応する１つのハイサイドＭＯＳスイッチのゲート端子との間に結合される、バックコンバータ。
【請求項７】
請求項６に記載のバックコンバータであって、
前記ハイサイドドライバの各々が、前記共用ブートストラップキャパシタの頂部プレートと前記ハイサイドＭＯＳスイッチの対応する１つのハイサイドＭＯＳスイッチの前記ゲート端子との間に直列結合されるバック・トゥ・バックのＮＭＯＳトランジスタの対を含み、前記バック・トゥ・バックのＮＭＯＳトランジスタが、前記ハイサイドドライバターンオン制御回路要素に結合される共用ゲート端子を有する、バックコンバータ。
【請求項８】
ＤＣ・ＤＣ電圧コンバータを多相バック構成で提供するように構成される集積回路であって、
充電位相の間に正の供給電圧と接地電位との間に結合されるブートストラップキャパシタと、
ｎ個のスイッチングノード出力を有するｎ個のスイッチング段であって、ｎが１より大きい整数であり、前記ｎ個のスイッチング段の各々が、
ゲート端子を有し、正の入力電圧端子と対応するスイッチングノード出力との間に結合されるハイサイドＮＭＯＳスイッチデバイスと、
ゲート端子を有し、前記対応するスイッチングノード出力と接地端子との間に結合されるローサイドＮＭＯＳスイッチデバイスと、
制御入力に応答して、前記ブートストラップキャパシタの頂部プレートを前記ハイサイドＮＭＯＳスイッチデバイスの前記ゲート端子に選択的に結合するハイサイドドライバと、
を含む、前記ｎ個のスイッチング段と、
前記ｎ個のスイッチング段の各スイッチング段の前記ハイサイドドライバの前記制御入力に結合されるハイサイドドライバ制御回路要素と、
を含み、
前記ブートストラップキャパシタが前記ｎ個のスイッチング段の間で共用され、前記頂部プレートが前記ハイサイドＮＭＯＳスイッチデバイスのゲート端子に結合されるときに前記ブートストラップキャパシタの下部プレートが正の電圧電位に結合される、集積回路。
【請求項９】
請求項８に記載の集積回路であって、
前記ブートストラップキャパシタに選択的に結合されるブートストラップ充電回路要素であって、前記ブートストラップキャパシタの頂部プレートを前記正の供給電圧に選択的に結合し、前記ブートストラップキャパシタの底部プレートを前記接地電位に選択的に結合するように構成される、前記ブートストラップ充電回路要素を更に含む、集積回路。
【請求項１０】
請求項８に記載の集積回路であって、
前記ハイサイドドライバ制御回路要素が、前記ブートストラップキャパシタの前記頂部プレートを前記ｎ個のスイッチング段のうちの選択された１つのスイッチング段の前記ハイサイドＮＭＯＳスイッチデバイスのゲート端子に選択的に結合し、前記ブートストラップキャパシタの底部プレートを前記正の入力電圧端子に選択的に結合するように構成される、集積回路。
【請求項１１】
請求項８に記載の集積回路であって、
前記ｎ個のスイッチング段における前記ハイサイドドライバの各々が、バック・トゥ・バックの直列結合されるＮＭＯＳトランジスタの対を含み、前記ＮＭＯＳトランジスタの対が前記制御入力に結合される共通ゲート端子を有する、集積回路。
【請求項１２】
請求項８に記載の集積回路であって、
ｎが２に等しい、集積回路。
【請求項１３】
請求項８に記載の集積回路であって、
各々が前記ｎ個のスイッチングノード出力の対応する１つに結合される、ｎ個のインダクタを更に含み、
前記ｎ個のインダクタが、バックコンバータのためにＤＣ電圧出力端子を形成するように、前記ｎ個のスイッチングノード出力と電圧出力ノードとの間に並列に結合される、集積回路。
【請求項１４】
請求項８に記載の集積回路であって、
前記ｎ個のスイッチング段と前記ブートストラップキャパシタとが単一の集積回路上で提供される、集積回路。
【請求項１５】
請求項８に記載の集積回路であって、
前記ｎ個のスイッチング段が単一の集積回路上に提供され、前記ブートストラップキャパシタが前記集積回路に結合される外部構成要素として提供される、集積回路。
【請求項１６】
ｎ個のスイッチング段を含む多相バックコンバータを制御する方法であって、
共用ブートストラップキャパシタの頂部プレートを正の電圧供給に結合する一方で、前記共用ブートストラップキャパシタの底部プレートを接地電位に結合することにより、前記共用ブートストラップキャパシタを充電することと、
続いて、前記共用ブートストラップキャパシタの前記底部プレートを正の入力電圧に結合する一方で、同時に、前記共用ブートストラップキャパシタの前記頂部プレートをｎ個のスイッチング段のうちの選択された１つのスイッチング段内のハイサイドＮＭＯＳスイッチのゲート端子に結合して、前記ｎ個のスイッチング段の前記ハイサイドＮＭＯＳスイッチに供給される入力電圧より大きいブートストラップされた電圧を前記ｎ個のスイッチング段のうちの前記選択された１つのスイッチング段内の前記ハイサイドＮＭＯＳスイッチの前記ゲート端子に提供し、そのため、前記ハイサイドＮＭＯＳスイッチをオンにすることと、
を含み、
ｎが１より大きい整数である、方法。
【請求項１７】
請求項１６に記載の方法であって、
前記共用ブートストラップキャパシタを前記ｎ個のスイッチング段のうちの前記選択された１つから結合解除することと、
続いて、前記共用ブートストラップキャパシタの頂部プレートを前記正の電圧供給に再び結合する一方で、前記共用ブートストラップキャパシタの底部プレートを前記接地電位に結合することによって、前記共用ブートストラップキャパシタを再充電することと、
続いて、前記共用ブートストラップキャパシタの前記底部プレートを前記入力電圧に結合する一方で、同時に、前記共用ブートストラップキャパシタの前記頂部プレートを前記ｎ個のスイッチング段のうちの別の選択された１つ内の前記ハイサイドＮＭＯＳスイッチのゲート端子に結合して、前記入力電圧より大きい電圧を前記ゲート端子に提供し、そのため、前記ｎ個のスイッチング段のうちの前記別の選択された１つ内の前記ハイサイドＮＭＯＳスイッチをオンにすることと、
続いて、前記ｎ個のスイッチング段の各々が、それが充電される一方で、前記共用ブートストラップキャパシタに結合されるまで、上記の３つの工程を反復することと、
を含む、方法。
【請求項１８】
請求項１６に記載の方法であって、
続いて、前記共用ブートストラップキャパシタの前記底部プレートを前記入力電圧に結合する一方で、同時に、前記共用ブートストラップキャパシタの前記頂部プレートを前記ハイサイドＮＭＯＳスイッチのうちの選択された１つのハイサイドＮＭＯＳスイッチのゲート端子に結合することが、
バック・トゥ・バックの直列結合されるＮＭＯＳトランジスタの対を、前記ｎ個のスイッチング段のうちの前記選択された１つのために、前記共用ブートストラップキャパシタの前記頂部プレートと前記ハイサイドＮＭＯＳスイッチの前記ゲート端子との間に結合することと、
バック・トゥ・バックの直列結合されたＮＭＯＳトランジスタの前記対の共通ゲート端子における所定のゲート閾値電圧より大きい電圧を置くことによって、バック・トゥ・バックの直列結合されるＮＭＯＳトランジスタの前記対を動作させ、バック・トゥ・バックの直列結合されたＮＭＯＳトランジスタの前記対をオンにすることと、
を含む、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、概して、ステップダウンされた電圧を入力電圧から提供するためのＤＣ・ＤＣスイッチングコンバータにおける多相スイッチング回路に関連する。
【背景技術】
【０００２】
ポータブル及びバッテリー電力供給デバイスにおいて、ＤＣ電力供給回路に対する最近の改善はますます重要になってきている。このようなデバイスにおいて、供給電圧は、ＡＣ電力が利用可能であるときＤＣ電圧（１２又は２４ボルトなど）を出力する、ＡＣ・ＤＣ変圧器又は「ブリック（brick）」によって提供されることがある。ポータブルデバイスは、しばしば、ＡＣが利用可能でないとき、再充電可能な又はその他のバッテリーから提供される同様のＤＣ電圧上でも動作する。ポータブルデバイスには、「ブリック」を有さず、バッテリーからのみ動作するものもある。ポータブルデバイス内で用いられる電子機器は、典型的に、マイクロプロセッサ、揮発性又は不揮発性ストレージデバイス、デジタル無線又は携帯電話トランシーバデバイスなどの集積回路、及び、ブルートゥース、ＷｉＦｉ、及びディスプレイドライバなどの他の機能を含む。集積回路デバイスは、１．８ボルトのＤＣ又はそれより更に低いなど、より低い動作電圧で動作するように設計されるようになってきている。集積回路のための動作電圧がより低いと、消費する電力がより小さくなり、そのためバッテリー寿命が延びる。２．８Ｖ、３．３Ｖ、又は５Ｖなど、他の供給電圧が用いられることもある。バッテリー又はＡＣ・ＤＣ変圧器又は「ブリック」からのシステム供給電圧は、典型的に、電子回路要素により必要とされる電圧よりも高く、そのため、ＤＣ・ＤＣステップダウンコンバータが用いられる。
【０００３】
スイッチング電力コンバータ回路は、電子デバイスに対してＤＣ電圧及び電流を提供するためにますます有用となってきている。「ステップダウン」スイッチングコンバータの場合、「バック（buck）」構成のパルス幅変調（「ＰＷＭ」）コンバータがしばしば用いられる。これらのＰＷＭコンバータ回路は、ステップダウンされたＤＣ・ＤＣ電圧を提供するために従前用いられていたリニアレギュレータよりも、ずっと効率的であり、クール(cooler)に動く。バックコンバータにおいて、ハイサイドスイッチ（ＭＯＳトランジスタなど）が、入力電圧端子とスイッチングノードとの間の電流導通経路と結合される。ハイサイドスイッチのゲート端子に結合されるパルス幅変調された信号が、「オン」状態にあるハイサイドスイッチをオンにする又は「閉じる」ために有用であり、パルス幅変調された信号は、「オフ」状態にあるハイサイドスイッチをオフにする又は「開く」ために有用である。これら二つの状態は、比較的一定の周波数パターンで交番する。コンバータの「デューティサイクル」は、ハイサイドスイッチの「オン」時間と「オフ」時間との比である。スイッチングノードと出力電圧のための出力端子との間にインダクタが結合される。出力端子と接地端子との間に出力キャパシタが結合される。「オン」状態時間の間ハイサイドスイッチを閉じること、及び「オン」状態の間インダクタへ電流を駆動すること、その後続いて、「オフ」状態時間の間ハイサイドスイッチを開くことにより、インダクタへ及び負荷へ電流が流れ、出力キャパシタによりサポートされる負荷に出力電圧が生じる。また、スイッチングノードと接地電位との間に整流デバイスが結合される。整流デバイスは、回路に対する「オフ時間」である、ハイサイドスイッチが開であるとき、電流をインダクタに供給するために有用である。次第に、この整流デバイスは、ローサイドドライバスイッチにより置き換えられるが、ダイオード整流器も時折用いられる。ハイサイドスイッチ及びローサイドスイッチ両方（以前のダイオード整流器を置き換える）に対してＭＯＳＦＥＴトランジスタを用いることによって、同期スイッチングコンバータトポロジーがつくられる。低ＲＤＳオン値を有するＭＯＳＦＥＴトランジスタを用いることにより、及びハイサイド及びローサイドスイッチに対してオン及びオフ時間を制御することにより、効率的なＤＣ・ＤＣバックコンバータ回路が実装される。
【０００４】
一定周波数及びパルス幅変調でのデューティサイクルを用いるスイッチングバックコンバータにおいて、出力電流が負荷にコンスタントに流れるとき、出力端子において得られるＤＣ出力電圧は、電圧入力端子における入力ＤＣ電圧に正比例する。より具体的には、出力電圧は、ハイサイドスイッチのオフ時間に対するオン時間の比により乗算された入力電圧に比例する。従って、ＤＣ出力電圧はデューティサイクルに比例する。そのため、「オン」状態のパルス幅を変えることにより、出力電圧は所望の値に変えられ得、レギュレートされ得る。典型的に、回路をクロックするパルスソースを得るために、オンボード又はオフボード発振器が用いられる。例えば、出力における感知レジスタ又はその他の電流センサをフィードバック制御と共に用いることにより、出力電圧はその後、ハイサイドスイッチを閉じる変調されたパルスの幅を変えることによって所望の値にレギュレートされ得、それにより、入力電圧又は供給電圧をインダクタのためスイッチングノードに結合する。負荷に電流が流れないか又は低電流が流れている間、出力をレギュレートするために、付加的な回路要素が用いられることがある。例えば、回路は、脈動される周波数モードに切り替え得、又は軽い負荷状態が存在するときその他の方式でサイクルをスキップする。一例として、本願と同じ出願人が所有し、参照により全般的に本明細書に組み込まれている、２０１４年４月２９日に登録された米国特許番号第８，７１０，８１６号、発明者、宮崎、発明の名称「軽い負荷下の低減されたリップルを有するバックコンバータ」は、軽い負荷下で動作するときバックコンバータ回路の効率を増大させるための回路要素を開示している。
【０００５】
バックコンバータは、ＤＣ電圧を提供するために従前用いられているリニアレギュレータよりも実質的により効率的であるが、バックコンバータ性能を更にするために多相バックコンバータが用いられることが多くなってきている。多相バックコンバータにおいて、幾つかのスイッチング回路段及び対応するインダクタが互いに並列に結合され、これらの複数段はノンオーバーラップ（non-overlapping）位相で動作される。複数の位相出力は、その後、単に加算されて全体的な出力を形成する。２、３、４、又はそれ以上の位相及び対応する回路段が存在し得る。しかし、複数位相の付加は、制御回路要素の複雑度を増大させ、そのため、位相の数と制御回路要素の量（及び複雑度）との間に設計トレードオフが存在する。
【０００６】
多相コンバータの利用は、単一相バックコンバータのための出力における望ましくないリップル電圧を有利に低減し、また、多相バックコンバータは、単一相バックコンバータに比して、負荷電流の変動を非常にうまく取り扱う。最近のマイクロプロセッサは、ポータブルデバイスのバッテリー寿命が延びるようにアイドルマイクロプロセッササイクルの間電力を低減するために有用な、多くの「スリープ」及び「パワーセーブ」モードを有するので、最近のマイクロプロセッサにより要望される電流は実質的に変動する。従って、多相バックコンバータは、特にマイクロプロセッサシステムにおいてＤＣ電圧を供給するためにますます用いられるようになってきている。
【０００７】
図１は、典型的な多相バックコンバータ回路１０のブロック図である。図１において、第１の段スイッチング回路１１が、ハイサイドＭＯＳＦＥＴスイッチ１１１を含み、これは、「オン」状態の間、必要とされる又は予期される負荷電流を、対応するインダクタＬ＿１に提供するために充分に大きなｎ型ＭＯＳＦＥＴ（「ＮＭＯＳ」）トランジスタである。ＭＯＳＦＥＴスイッチ１１１のゲート端子にハイサイドドライバ回路１１３が結合される。ハイサイドＭＯＳＦＥＴスイッチ１１１はスイッチングノードＳＷ１に結合され、スイッチングノードＳＷ１は、インダクタＬ＿１の一つの端子に結合される。更に、第１の段スイッチング回路１１において、この例では同じくＮ型であるＭＯＳＦＥＴデバイス１１７であるローサイドスイッチ１１７が、スイッチノードＳＷ１と接地端子との間に結合される。ローサイドドライバ１１５が、ローサイドスイッチ１１７のゲート端子上の電圧を制御することによりローサイドスイッチ１１７を制御する。スイッチング回路１１の「オフ状態」の間、ローサイドスイッチ１１７は、インダクタＬ＿１への電流経路を供給電流に提供する。
【０００８】
図１において、多相バックコンバータ１０は、アスタリスクで示すようにｎ個の位相を有する。この例では、２つの位相が示されている。しかし、実際のシステムにおいて、ｎは、２より大きいか又は２に等しい任意の正の整数であり得、種々の応用例に対して、３、４、及びそれ以上の位相バックコンバータシステムが知られている。これは図１において、第１の段インダクタＬ＿１と、Ｌ＿Ｎで示される底部段のためのインダクタとの間のコラムにおいてアスタリスクで示される。
【０００９】
図１において、第２段スイッチング回路１３は、第１の段スイッチング回路１１と並列に結合される。第２段スイッチング回路１３内の回路要素は、第１の段スイッチング回路１１のものと同じであり、この場合もＮＭＯＳトランジスタであり得るハイサイドＭＯＳスイッチ１３１を含み、ハイサイドＭＯＳスイッチ１３１のゲート端子にハイサイドドライバ回路１３３が結合され、ローサイドスイッチ１３７のゲート端子にローサイドドライバ回路１３５が結合される。スイッチング回路１３はスイッチングノードＳＷＮに結合され、スイッチングノードＳＷＮは、インダクタＬ＿Ｎの一つの端子に結合される。
【００１０】
図１において、ドライバ制御回路１５が、ハイサイドドライバ回路１１３及び１３３の、及びローサイドドライバ回路１１５及び１３５の制御を提供する。オペレーションにおいて、第１の位相で、ハイサイドＭＯＳスイッチ１１１は、ハイサイドドライバ回路１１３からゲート端子上に、ハイサイドＭＯＳスイッチ（トランジスタ）１１１に対するトランジスタ閾値電圧Ｖｔだけソース電圧を超えるゲート電圧を駆動することによって閉じられる。このアクションは、ハイサイドＭＯＳスイッチ１１１を「閉じ」、入力電圧ＶＩＮをスイッチングノードＳＷ１に結合する。電流が、インダクタＬ＿１内に、及び出力ノードから外に流れ、それによりキャパシタＣＯを充電し、負荷電流フローが、出力Ｖｏにおける出力電圧を形成する。この「オン」状態の間、インダクタＬ＿１は、インダクタを囲む磁場におけるエネルギーをストアする。「オン」状態が終了した後、ドライバ制御回路１５は、ハイサイドドライバ回路１１３を制御し、ハイサイドＭＯＳＦＥＴスイッチ１１１をオフにし、ドライバ制御回路１５は、ローサイドドライバ回路１１５を制御し、ローサイドスイッチ（ＭＯＳＦＥＴ）１１７をオフにする。ローサイドスイッチ１１７は、第１の段スイッチング回路１１の「オフ」状態の間、電流経路を提供し、そのため、電流が、ストアされたエネルギーからインダクタＬ＿１を介して及びキャパシタＣＯ内に及び出力端子Ｖｏにおいて負荷（図示せず）内に流れ、これは、「オフ」状態の間、出力端子Ｖｏにおける電圧をサポートする。
【００１１】
第２段スイッチング回路１３は、第１の段スイッチング回路１１と同じ方式で動作するが、これら２段は、ノンオーバーラップ位相において動作される。このようにして、２つの位相スイッチング回路１１及び１３によって提供される出力電流は、出力Ｖｏにおいて加算され、２つのスイッチング回路１１及び１３は共に、この電流を負荷に提供する。ドライバ制御回路１５は、ハイサイドＭＯＳスイッチ１１１及び１３１に対してハイサイドドライバ回路１１３及び１３３をオンにするため、及びノンオーバーラップ位相においてローサイドスイッチ１１７及び１３７をオンにするために必要とされるパルスを提供する。
【００１２】
ハイサイドＭＯＳスイッチ１１１及び１３１をオンにするため、ＭＯＳトランジスタのゲート端子における電圧が、入力電圧より高いことが必要となる。このゲート電圧は、ブートストラップキャパシタを用いて形成されている。このキャパシタは「フライキャップ」と称されることもあるが、本開示は、「ブートストラップキャパシタ」という用語を用いる。ブートストラップキャパシタは、まず、内部的にレギュレートされた電圧ＶＤＤなどの正の供給電圧に結合される頂部プレートと、接地電位に結合される底部プレートとを備えて構成される。このようにして、ブートストラップキャパシタは、供給電圧レベルまで充電される。ブートストラップキャパシタは、その後、底部プレートが正の入力電圧ＶＩＮであり、頂部プレートがハイサイドスイッチゲートに結合されるように結合される。そのため、ハイサイドスイッチゲートにおける電圧は、正の供給電圧と底部プレートにおける入力電圧ＶＩＮとの和である電圧に「ブートストラップされる」。このようにして、ハイサイドＭＯＳスイッチ１１１、１３１をオンにするためにゲート電圧が生じ得る。
【００１３】
必要とされるゲート電圧をハイサイドＭＯＳスイッチにおいて提供するためにブートストラップキャパシタを用いる従来の多相バックコンバータにおいて、各スイッチング回路段は、個別のブートストラップキャパシタを必要とする。更に、ｎ型ＭＯＳＦＥＴ（「ＮＭＯＳ」）トランジスタであるハイサイドスイッチデバイスは、大きなゲート静電容量を有する。従って、各段に対して必要とされるブートストラップキャパシタもまた比較的大きい。これは、それがハイサイドＭＯＳスイッチのゲートキャパシタを充電するために必要なためである。従って、多相バックコンバータ構成の利用は、複数の大きなブートストラップキャパシタを必要とする。これらのブートストラップキャパシタが、コンバータ集積回路におけるハイサイドスイッチ及びローサイドスイッチと統合される場合、ブートストラップキャパシタに必要とされるシリコンエリアの量が、多相バックコンバータ回路を、或る半導体プロセスにおいて製造されるべき単一デバイス上の製造には過剰に大きくし得る。代替として、ブートストラップキャパシタが、集積回路に結合される外部構成要素として代わりに提供される場合、複数のブートストラップキャパシタの利用は、これらの付加された構成要素の各々のために２つの外部ピンを必要とする。この余分のピンは、コンバータ集積回路のためのピンカウントを望ましくなく増大させ得、それに対応してパッケージング及び他の製造コストを増大させ得る。これは、必要とされるピンが全く利用可能でない状況につながり得る。更に、複数の大きな外部ブートストラップキャパシタの利用は、多相ＤＣ・ＤＣバックコンバータを実装するためのボードエリアを望ましくなく増大させる。
【発明の概要】
【００１４】
記載される例において、少なくとも２つのハイサイドスイッチに結合される共用ブートストラップキャパシタを含む、多相バックコンバータ回路が実装される。一例において、ＤＣ入力電圧からＤＣ出力電圧を生成するためのバックコンバータがｎ個のスイッチング段を含み、ｎ個のスイッチング段の各々は、対応するスイッチングノードに結合される。この例では、ｎ個のスイッチング段の各々はまた、正の入力電圧と対応するスイッチングノードとの間に結合されるハイサイドＭＯＳスイッチ、対応するスイッチングノードと接地端子との間に結合されるローサイドＭＯＳスイッチ、対応するスイッチングノードと出力端子との間に並列に結合され、ＤＣ出力電圧を提供するために構成される、ｎ個のスイッチング段の各々に対応するインダクタ、及び、共用ブートストラップキャパシタを、ｎ個のスイッチング段の各スイッチング段内のハイサイドＭＯＳスイッチの各ハイサイドＭＯＳスイッチのゲート端子に選択的に結合するためのハイサイドドライバ回路要素を含む。ブートストラップキャパシタは、ハイサイドＭＯＳスイッチの各々のゲート静電容量を充電するように構成される。
【００１５】
別の例において、バック構成のＤＣ・ＤＣ電圧コンバータを提供するように構成される集積回路が、ｎ個のスイッチングノード出力を有するｎ個のスイッチング段を含む。この例では、ｎ個のスイッチング段の各々は、ゲート端子を有し、且つ、正の入力電圧と対応するスイッチングノード出力との間に結合される、ハイサイドＮＭＯＳスイッチデバイス、ゲート端子を有し、且つ、対応するスイッチングノード出力と接地端子との間に結合される、ローサイドＮＭＯＳスイッチデバイス、ゲート端子に応答してブートストラップキャパシタの頂部プレートをハイサイドＮＭＯＳスイッチデバイスの制御入力に選択的に結合するハイサイドドライバ、及び、ｎ個のスイッチング段の各スイッチング段のハイサイドドライバの制御入力に結合されるハイサイドドライバ制御回路要素を含む。このようにして、ブートストラップキャパシタは、ｎ個のスイッチング段間で共用される。
【００１６】
上述の例において、ｎは、２、３、４及びそれ以上の数など、２より大きいか又は２に等しい正の整数である。
【００１７】
別の例において、或る方法が、ｎ個のスイッチング段をｎ個のスイッチング出力ノードに結合することを含む。ｎ個のスイッチング段の各々は、ゲート端子を有し、且つ、正の入力電圧とｎ個のスイッチング出力ノードの対応する一つとの間に結合される、ハイサイドＮＭＯＳスイッチを含む。また、ｎ個のスイッチング段の各々は更に、スイッチング出力ノードの対応する一つと接地電位との間に結合されるローサイドＮＭＯＳスイッチを含む。この方法は、ブートストラップキャパシタの頂部プレートを正の供給電圧に結合することによって共用ブートストラップキャパシタを充電する一方で、ブートストラップキャパシタの底部プレートを接地電位に結合すること、及びその後、充電された共用ブートストラップキャパシタの底部プレートを正の入力電圧に結合する一方で、同時に、充電された共用ブートストラップキャパシタの頂部プレートを、ｎ個のスイッチング段のうち選択された一つのスイッチング段内のハイサイドＮＭＯＳスイッチデバイスのうち選択された一つのハイサイドＮＭＯＳスイッチデバイスのゲート端子に結合することにより継続する。このようにして、共用ブートストラップキャパシタは、選択されたハイサイドＮＭＯＳスイッチのゲート端子上の正の供給電圧より大きい電圧を提供するように、及びそれにより、選択されたハイサイドＮＭＯＳスイッチをオンにするように動作される。
【図面の簡単な説明】
【００１８】
【図１】典型的な多相バックコンバータ回路の回路図である。
【００１９】
【図２】例示の実施例のハイサイドドライバ回路の一部のブロック図である。
【００２０】
【図３】例示の実施例のハイサイドドライバ回路の回路図である。
【００２１】
【図４】図３の回路における選択された信号のオペレーションのタイミング図である。
【００２２】
【図５】例示のキャパシタ充電回路の回路図である。
【００２３】
【図６】一例の集積回路のブロック図である。
【００２４】
【図７】代替例の集積回路のブロック図である。
【００２５】
【図８】方法の簡略フローチャートである。
【発明を実施するための形態】
【００２６】
例示の実施例は、ＤＣ入力電圧からＤＣ出力電圧が提供される種々の応用例に適用し得るバック構成において効率的な多相スイッチングコンバータを提供する。なお、図面は一定の縮尺で描いてはいない。
【００２７】
図２は、例示の実施例の多相バックコンバータのハイサイド回路部２０の簡略化した回路図である。図２において、第１のスイッチング段２２０が、「ＨＳＤ＿１」と示されるハイサイドドライバ回路２１３を含み、ハイサイドドライバ回路２１３は、ＮＭＯＳトランジスタであるハイサイドＭＯＳスイッチ２１１のゲート端子において「ＨＳＤ＿Ｇａｔｅ＿１」と示されるノードに結合される。ハイサイドＭＯＳスイッチ２１１は、入力電圧ＶＩＮとスイッチングノードＳＷ１との間に結合されるソース・ドレイン電流経路を有する。
【００２８】
更に、図２において、第２のスイッチング段２４０が、「ＨＳＤ２」と示されるハイサイドドライバ回路２３３を含み、ハイサイドドライバ回路２３３は、ハイサイドＭＯＳスイッチ２３１のためのゲート端子である「ＨＳＤ＿Ｇａｔｅ＿２」と示されるノードに結合される。ハイサイドＭＯＳスイッチ２３１は、入力電圧ＶＩＮとスイッチングノードＳＷ２との間に結合されるソース・ドレイン電流経路を有する。この例はｎ個のスイッチング段を有し、ｎ＝２である。他の例においてｎは２より大きい整数である。ｎ個のスイッチング段の各々は、図２にあるように、対応するスイッチングノードに結合されるハイサイドＭＯＳスイッチ、及びハイサイドドライバ回路を含む。
【００２９】
スイッチングノードＳＷ１、ＳＷ２の各々はまた、スイッチングノードに結合される対応するインダクタを有し、これらは、それぞれ、段２２０及び段２４０に対してインダクタ２２３及び２４３として図２に示される。これらの段の各々に対するインダクタ２２３、２４３は、並列に及び電圧出力ノードＶｏに結合され、また、出力キャパシタ（図示せず）が上述のように電圧出力ノードに結合される。
【００３０】
ハイサイドドライバ回路２１３及び２３３は、ＨＳＤターンオン制御回路２１５により制御される。ＨＳＤターンオフ制御回路２１７が、「オン」段オペレーションの端部においてＭＯＳスイッチをオフにするため、ハイサイドＭＯＳスイッチ２１１及び２３１のゲート端子を放電する。
【００３１】
図２において、ＣＢと示される単一のブートストラップキャパシタ２２１が、ＨＳＤターンオン制御回路２１５に結合され、及びブートストラップキャパシタ充電回路２１９にも結合される。有利には、例示の実施例において、共用ブートストラップキャパシタが複数のスイッチング段に対して用いられる。従来のアプローチとは著しく対称的に、例示の実施例は、単一のブートストラップキャパシタが、多相バックコンバータのｎ個のスイッチング段の各々に対するハイサイドＭＯＳスイッチの各ハイサイドＭＯＳスイッチのゲート端子において必要とされるブーストされた電圧を提供することを可能にする。必要とされるブートストラップキャパシタが一つのみであるため、多相コンバータを実装するために必要とされるシリコンエリアが著しく低減される。代替として、ブートストラップキャパシタ２２１が外部回路構成要素として結合される場合、ブートストラップ機能のために必要とされるピンの数は２つのみである。共用外部ブートストラップキャパシタの利用は、付加的な例を形成する。
【００３２】
ブートストラップキャパシタ２２１のサイズは、図２における２１１、２３１など、ハイサイドＭＯＳスイッチのゲート静電容量により或る程度決められる。ブートストラップキャパシタ２２１は、これらのｎ型ＭＯＳＦＥＴ（「ＮＭＯＳ」）デバイスのゲート静電容量を充電するために充分に大きくする必要があり、これらはまた、電流を正の入力電圧ＶＩＮから負荷に搬送するために充分に大きな寸法とされる。一例において、ブートストラップキャパシタは１．２ナノファラド（１．２ｎＦ）の値を有し、これは、集積回路キャパシタにしては比較的大きい。多相バックコンバータに対して単一の共用ブートストラップキャパシタを用いることにより、例示の実施例は、従来のアプローチの不備及び欠点を有利に克服する。
【００３３】
オペレーションにおいて、図２のバックコンバータ回路２０は、ブートストラップキャパシタ２２１のための初期充電位相を実施する。ブートストラップキャパシタ充電位相の間、ブートストラップキャパシタ２２１は、ノードＣＢ＿ＨＩＧＨにおいて頂部プレートに結合される供給電圧（ＶＤＤ）を有し、ブートストラップキャパシタが供給電圧まで充電されるまで、接地電位がノードＣＢ＿ＬＯＷにおいて底部プレートに結合される。供給電圧は、低ドロップアウトレギュレータなどの内部電圧レギュレータによって提供され得る。代替として、供給電圧ＶＤＤは、同様のレギュレータ回路により外部的に提供され得、又は更に別の例示の実施例において、供給電圧は、正の入力電圧ＶＩＮから直接的に提供され得る。続いて、ハイサイドドライバターンオン位相において、充電されたブートストラップキャパシタ２２１は、供給電圧から結合解除される。充電されたブートストラップキャパシタ２２１は、その後、ＶＩＮなどの正の入力電圧に置かれるノードＣＢ＿ＬＯＷにおいて底部プレートと結合され、ノードＣＢ＿ＨＩＧＨにおける頂部プレートは、ｎ個のスイッチング段のうちの一つのスイッチング段のハイサイドＭＯＳスイッチのうち選択された一つのハイサイドＭＯＳスイッチのゲートに結合される。ここではブートストラップキャパシタ電圧が正の入力電圧に付加されるので、選択されたハイサイドＭＯＳスイッチのゲート端子における電圧は、入力電圧より高い電位にブースト又は「ブートストラップ」される。従って、ゲート端子は、キャパシタにストアされたストア電圧と、ここでは充電されたブートストラップキャパシタの底部プレートに置かれる正の入力電圧ＶＩＮとの和である、「ブートストラップされた」電圧を受け取る。そのため、ハイサイドＭＯＳスイッチゲート静電容量は、ブートストラップされた電圧で充電される。このアクションは、この例ではＮＭＯＳトランジスタであるハイサイドＭＯＳスイッチをオンにする。例えば、ブートストラップキャパシタ２２１の頂部プレートをハイサイドＭＯＳスイッチ２１１のゲート端子に結合するため、ハイサイドドライバ回路２１３（ＨＳＤ＿１と示される）が、ＨＳＤターンオン制御回路２１５により制御される。
【００３４】
選択されたハイサイドＭＯＳドライバのターンオンに続いて、ＭＯＳスイッチ２１１、２３１は、ゲート静電容量がＨＳＤターンオフ制御回路２１７により放電されるまで、オンのままであり（又はスイッチ用語を用いると、閉じられ）得る。一方、ＨＳＤターンオン制御回路２１５は、２１３などのハイサイドドライバ回路を制御することにより、選択されたスイッチング段からブートストラップキャパシタ２２１ＣＢを結合解除させ得る。ブートストラップキャパシタ充電回路２１９は、その後、ブートストラップキャパシタ２２１を再充電するため、キャパシタ充電位相を再び実施し得る。その後、ハイサイドドライバターンオンシーケンスが、この例ではハイサイドドライバ回路２３３を用いて、別のスイッチング段のために反復され、そのため、単一ブートストラップキャパシタ２２１ＣＢは、ｎ個のスイッチング段間で共有される。驚くことに、従来のアプローチにおいて必要とされるような、各スイッチング段に対して個別のブートストラップキャパシタの必要性は、有利にも例示の実施例の利用によりなくされる。多相バックコンバータの各位相に対する個別のブートストラップキャパシタをなくすことは、シリコンエリアを節約し、回路要素のための構成要素カウントを有利に低減する。
【００３５】
図３において、ハイサイドドライバ３０のための例示の実装の一部を回路図に示す。ハイサイドドライバ回路３１３及び３３３が、それぞれ、ＨＳＤ＿ＧＡＴＥ＿１及びＨＳＤ＿ＧＡＴＥ＿２と示されるハイサイドＭＯＳスイッチゲートノードに結合される。これらのゲート信号は、その後、図２に関連して上述したようにハイサイドＭＯＳスイッチのゲート端子に結合される（簡潔にするためここでは図示していない）。ハイサイドドライバ回路３１３及び３３３は、それぞれ、ターンオンマスター回路３０３及びターンオンスレーブ回路３０５により制御される。図３において、「ＨＳＤ＿ＴＵＲＮ−ＯＮ」と示される別の回路３１５が、「ＨＳＤ＿ＴＵＲＮＯＮ」と示される制御信号を出力する。共用ブートストラップキャパシタ３２１が上述のように結合される。この例では、ブートストラップキャパシタ３２１は１．２ｎＦの値を有する。しかし、ブートストラップキャパシタ値は、応用例に応じて大きく変化し得る。ブートストラップキャパシタのサイズは、ハイサイドＭＯＳスイッチトランジスタのゲート静電容量によって決まり、これは、ＭＯＳスイッチトランジスタのサイズに比例する。ＭＯＳスイッチトランジスタのサイズは、必要とされる電流を正の入力電圧ＶＩＮから負荷に供給するために充分に大きい。これらの例は、単一の大きなブートストラップキャパシタを、多相コンバータの多くの段間で共有させ、これは有利にも、非常に大きなキャパシタ値が集積回路上で用いられることを可能にし、又は多相コンバータを実装する集積回路のために外部キャパシタに必要とされるピン数を大いに制限する。
【００３６】
図３の例において、ハイサイドドライバ回路３１３及び３３３は各々、有利にも、バック・トゥ・バック（back to back）で直列結合されるＮＭＯＳトランジスタの対を用いて実装される。これらのＮＭＯＳトランジスタをハイサイドドライバ回路として用いることによって、幾つかの利点が達成される。直列結合されたＮＭＯＳ対は、ハイサイドＭＯＳスイッチのゲート静電容量を放電することなく、ハイサイドＭＯＳスイッチのゲートからブートストラップキャパシタを結合解除する効率的な方式を提供する。このようにして、ブートストラップキャパシタ３２１は、ハイサイドＭＯＳスイッチがまだオンにされたままである間、及びハイサイドＭＯＳスイッチにおけるゲート静電容量充電を妨害することなく、ゲートハイサイドＭＯＳスイッチからブートストラップキャパシタ３２１を結合解除することによって再充電され得る。これは、有利にも、ハイサイドＭＯＳスイッチの「オン」状態の間、スイッチング回路の次の段を駆動する際に用いるための準備におけるブートストラップキャパシタ３２１の再充電を可能にする。更に、幾つかのオペレーションにおいて、ハイサイドスイッチはより多く又はより少なく継続的に閉じられ得、バック・トゥ・バックの直列結合されたＮＭＯＳ対の利用は、有利にも、ブートストラップキャパシタが同時に再充電されている間でも、ハイサイドＭＯＳスイッチをオンにされた又は閉じられたままとし得る。
【００３７】
ハイサイドドライバ回路３１３及び３３３は、供給電圧より大きい、２倍で乗算された、ＮＭＯＳトランジスタ閾値電圧より大きいターンオン電圧を必要とする。図３の例において、このターンオン電圧は、有利にも、第２の共用ブートストラップキャパシタ回路を用いてつくられる。この例では４０ピコファラド（ｐＦ）の値を有するキャパシタ３５１が、ノードＶＢＯＯＳＴＬにおける底部プレート、及びノードＶＢＯＯＳＴＨにおける頂部プレートを有する。この例では、このキャパシタ３５１も共用される。ノードＶＢＯＯＳＴＨにおける頂部プレートは、ターンオン回路３１５、３０３、及び３０５の各々に結合される。トランジスタ３５３及び３５５の対が、キャパシタ３５１を正の供給電圧ＶＤＤと接地端子との間で選択的に結合する。キャパシタ充電位相の間、キャパシタ３５１は、この例ではＶＤＤ＿７Ｖ又は７ボルトである供給電圧まで充電される。その後、（ａ）ＶＢＯＯＳＴＬと示されるキャパシタ３５１の底部プレートは、ＣＢ＿ＨＩＧＨと示されるブートストラップキャパシタ３２１の頂部プレートにトランジスタ３０９により結合され得、及び（ｂ）ＶＢＯＯＳＴＨと示されるキャパシタ３５１の頂部プレートは、その後、ＣＢ＿ＨＩＧＨより大きい電圧まで上げられる。ターンオン位相の間、ＣＢ＿ＨＩＧＨは供給電圧より大きく、そのため、電圧ＶＢＯＯＳＴＨは、更に大きな電圧まで上昇され、選択されたハイサイドドライバ回路３１３、３３３をオンにする。ハイサイドドライバ回路３１３、３３３においてバック・トゥ・バックで直列結合されたＮＭＯＳトランジスタを用いることで、ノードＨＳＤ＿ＧＡＴＥ＿１及びＨＳＤ＿Ｇａｔｅ＿２で、ハイサイドスイッチのゲートをブートストラップキャパシタ３２１の頂部プレートに迅速に結合するために高速スイッチングが達成される。ハイサイドドライバ回路３１３、３３３のうち選択された一方が、キャパシタ３５１の頂部プレートが上昇し始めるとすぐオンになる。ハイサイドドライバ回路３１３、３３３は、わずかな損失で低抵抗電流経路を提供する。更に、ハイサイドドライバ回路３１３、３３３は、ハイサイドスイッチＮＭＯＳデバイスがまだアクティブである間、ブートストラップキャパシタ３２１をハイサイドスイッチＮＭＯＳデバイスから隔離させ得、「オン」状態の間でもブートストラップキャパシタの再充電を可能にする。これは有利にも、１００％デューティサイクルオペレーションの間など、ハイサイドスイッチが継続的にオンである場合でも、ブートストラップキャパシタの利用を可能とする。
【００３８】
図３において、ブートストラップキャパシタ充電回路３１９が、キャパシタ充電位相の間、正の供給電圧と接地電位との間でブートストラップキャパシタ３２１を結合する。図３において、この内部的にレギュレートされた電圧はＶＤＤ＿７Ｖと示され、約７ボルトである。しかし、他の内部及び外部供給電圧が代わりに用いられてもよい。代替として、入力電圧端子ＶＩＮにおける正の入力電圧が用いられ得る。続いて、（ａ）ＣＢ＿ＬＯＷと示されるブートストラップキャパシタ３２１の底部プレートが、入力電圧ＶＩＮに結合され、及び（ｂ）ＣＢ＿ＨＩＧＨと示されるブートストラップキャパシタの頂部プレートが、ハイサイドドライバ回路３１３、３３３のそれぞれ一方により、ハイサイドＭＯＳスイッチゲート端子ＨＳＤ＿ＧＡＴＥ＿１又はＨＳＤ＿Ｇａｔｅ＿２の一方に結合される。
【００３９】
図４は、図３のハイサイドドライバ回路３０の選択されたノードのためのタイミング図である。図４において、頂部のトレースは、図３においてＨＳＤ＿ＧＡＴＥ＿１と示されるノードにおける電圧に対応し、これは、ハイサイドＭＯＳスイッチ（図３には示していない）のゲート端子に結合される。頂部から２番目のトレースは、図３における信号ＨＳＤ＿ＴＵＲＮＯＮに対応し、これは、ＨＳＤターンオン回路３１５により出力される。頂部から３番目のトレースは、図３においてＶＢＯＯＳＴＨと示されるキャパシタ３５１の頂部プレートに対応する。頂部から４番目のトレースは、図３におけるブートストラップキャパシタ３２１の頂部プレート、ノードＣＢ＿ＨＩＧＨに対応する。図４の頂部から５番目のトレースは、図３においてＴＵＲＮＯＮ＿Ｍと示されるノードに対応し、これは、ハイサイドドライバ回路３１３を制御する。図４の頂部から６番目のトレースは、図３におけるノードＣＢ＿ＬＯＷに対応し、これは、ブートストラップキャパシタ３２１の底部プレートである。図４における底部のトレースは、図３におけるノードＶＢＯＯＳＴ＿Ｌに対応し、これは、キャパシタ３５１の底部プレートである。
【００４０】
図４において、タイミング図は、２サイクルにわたって動作する図３のハイサイドドライバ回路３０を図示する。時間（マイクロ秒単位）が横軸に示され、図４の底部において示されている。キャパシタ充電位相が時間４．９に示されている。ブートストラップキャパシタの底部プレートＣＢ＿ＬＯＷは、約ゼロボルト（接地）である。ブートストラップキャパシタの頂部プレートＣＢ＿ＨＩＧＨは、同じ時間期間の間、内部ＶＤＤ供給電圧又は約７ボルトである。同様に、キャパシタ３５１の底部プレートＶＢＯＯＳＴＬは、時間４．９において約ゼロボルトである。キャパシタ３５１の頂部プレートＶＢＯＯＳＴＨは、同じ時間に約７ボルトである。このように、キャパシタ充電位相の間、２つのキャパシタが内部供給電圧レベルまで充電される。
【００４１】
水平スケール上の時間５．０２において、ハイサイドドライバターンオン位相が開始する。制御信号ＨＳＤ＿ＴＵＲＮＯＮは、図３におけるＨＳＤターンオン回路３１５により出力される。ブートストラップキャパシタ充電回路３１９は、その後、入力電圧ＶＩＮをブートストラップキャパシタ３２１の底部プレートノードＣＢ＿ＬＯＷに結合し、これはその電圧まで上昇する。この例では、ＣＢ＿ＬＯＷは、時間５．０２において約１７ボルトまで上昇する。図４におけるノードＣＢ＿ＨＩＧＨは、ブートストラップキャパシタ３２１の頂部プレートにおける電圧を図示し、それは、時間５．０２において約２２ボルトのブートストラップされた電圧まで上昇する。
【００４２】
第２の共用キャパシタ３５１もまた、ブーストされた電圧を提供する。タイミング図に示すように、キャパシタ３５１の底部プレートである、図３におけるノードＶＢＯＯＳＴＬは、時間５．０２においてノードＣＢ＿ＨＩＧＨと同じ電圧まで上昇する。図３において、トランジスタ３０９が、図３に示すような制御信号ＨＳＤ＿ＴＵＲＮＯＮ上の高電圧に応答して、キャパシタ３５１の底部プレートをノードＣＢ＿ＨＩＧＨに結合する。図４における時間５．０２において、ノードＶＢＯＯＳＴＨは、約２２ボルトのブーストされたレベルまで上昇する。図４において、ノードＴＵＲＮＯＮ＿Ｍは、信号ＶＢＯＯＳＴＨが上昇することに応答して、時間５．０２において上昇する。このブーストされた電圧は、ハイサイドドライバ回路３１３内の直列結合されたＮＭＯＳトランジスタの共用ゲート端子に結合され、それらをオンにする。図４において、出力信号ＨＳＤ＿ＧＡＴＥ＿１は、ハイサイドドライバ回路３１３のゲート端子において制御信号ＴＵＲＮＯＮ＿Ｍが上昇することに応答して、時間５．０２における高電圧まで上昇する。
【００４３】
図４の時間５．０８において、制御信号ＨＳＤ＿ＴＵＲＮＯＮが低下する。ブートストラップキャパシタ及びキャパシタ３５１は、その後、いずれも再び充電位相に入る。時間５．０８において制御信号ＴＵＲＮＯＮ＿Ｍも低下する。しかし、ゲート信号ＨＳＤ＿ＧＡＴＥ＿１は、時間５．１まで高のままである。ハイサイドＭＯＳスイッチのゲート静電容量は、ハイサイドドライバ３１３がオフにされた後、ゲートを充電されたままに保つために充分に大きい。このようにして、これらの例は、有利にも、ハイサイドＭＯＳスイッチはまだオンにされたままである一方で、ブートストラップキャパシタ３２１の充電位相を開始することを可能にする。
【００４４】
図４において、時間５．１６で第２の位相オペレーションが図示されている。しかし、このオペレーションにおいて、制御信号ＴＵＲＮＯＮ＿Ｍは応答して上昇しない。これは、この第２の位相オペレーションは、図４におけるタイミング図において示されていない図３におけるゲート信号ＨＳＤ＿ＧＡＴＥ＿２のためだからである。このようにして、共用ブートストラップキャパシタ３２１及びキャパシタ３５１は、ｎ個のスイッチング段の各々に対して用いられ、これらのキャパシタの各々が、これらの段間で共有される。時間５．３８において、パターンが反復する。２つのサイクル全体が図４のタイミング図に示されている。
【００４５】
図５は、図３における回路３１９に類似する、ブートストラップキャパシタ充電回路４０のための例示の実装を示す。これらの例を用いた用途のために他の回路実装が配され得る。
【００４６】
図５において、回路４０は、入力信号ＨＳＤ＿ＣＨＡＲＧＥ及びＨＳＤ＿ＴＵＲＮＯＮを有する。例えば、ＨＳＤ＿ＣＨＡＲＧＥ信号が低であるとき、インバータ４１３のオペレーションに起因してトランジスタ４１１のゲートは高電圧である。そのため、ブートストラップキャパシタ４２１の底部プレートは、トランジスタ４１１により接地に結合される。同様に、トランジスタのゲートにおけるノードＣＢ＿ＣＨＡＲＧＥは高レベルであり、従って、トランジスタ４２５は、供給電圧ＶＤＤ＿7Ｖをブートストラップキャパシタ４２１の頂部プレートＣＢ＿ＨＩＧＨに結合する。このようにして、ブートストラップキャパシタが充電される。信号ＣＢ＿ＣＨＡＲＧＥはまた、図３に示すように、ここでは高である。この信号は、図３における３５１など、第２のブートストラップキャパシタの充電を可能とするために有用である。
【００４７】
図５において、ＨＳＤ＿ＴＵＲＮＯＮ信号は、ＮＭＯＳトランジスタ４２７の別のバック・トゥ・バックで直列結合された対に結合される。制御入力信号ＨＳＤ＿ＴＵＲＮＯＮが高電圧にあるとき、トランジスタ４２９のゲートにおける電圧は、回路４２７によりＣＢ＿ＨＩＧＨにおける電圧に結合され、オンにすることを開始し得る。その後、ブートストラップキャパシタ４２１の底部プレートに電圧ＶＩＮが結合され、頂部プレートＣＢ＿ＨＩＧＨは、上述のように、電圧ＶＩＮ及び供給電圧ＶＤＤ＿７Ｖの和である一層高い電圧まで「ブートストラップされ」得る。
【００４８】
図５における制御信号ＨＳＤ＿ＣＨＡＲＧＥが上昇するとき、ハイサイドドライバターンオン位相が開始していることを示し、トランジスタ４２５及び４１１は、ゲート入力において低信号を有し得、これらのトランジスタは、オフとなり得、ブートストラップキャパシタ４２１を電圧ＶＤＤ＿7Ｖ及び接地端子から隔離し得る。信号ＨＳＤ＿ＴＵＲＮＯＮが高に向かうとき、ブートストラップキャパシタ４２１の底部プレートは電圧ＶＩＮまで上昇し得、キャパシタ４２１の頂部プレートは、上述のようにブートストラップされた電圧まで上昇し得る。ブートストラップキャパシタを供給電圧にまず結合すること、ブートストラップキャパシタを充電すること、その後、供給電圧からブートストラップキャパシタを結合解除すること、及びその後、底部プレートを入力電圧ＶＩＮに結合することにより、回路４０は、ブートストラップされた電圧をノードＣＢ＿ＨＩＧＨにおいて効率的に提供する。
【００４９】
図６は、上述のような集積された共用ブートストラップキャパシタを組み込む例における、２相ステップダウンバックコンバータ６０を形成するための集積回路６１１のブロック図である。２つの位相は、２つのスイッチングノードＳＷ１及びＳＷ２により示され、これらは、ノードＶｏにおいて出力を駆動するインダクタ６１３及び６１５に結合される。この例では、集積回路６１１は、図６に示すように４ボルトから１７ボルトまで変動し得る入力電圧の範囲から６アンペアの電流で、３．３ボルトの出力電圧を提供するように構成される。
【００５０】
図７は、上述の共用ブートストラップキャパシタのために外部構成要素キャパシタを用いる例において、２相ステップダウンバックコンバータ７０を形成するための集積回路７１１のブロック図である。図７において、２つの位相は、集積回路７１１の２つのスイッチングノード出力ＳＷ１及びＳＷ２により示される。インダクタ７１３及び７１５が、出力ノードＶｏへの供給電流に並列に結合される。出力は、図６にあるように３．３Ｖであるように構成される。この例示の構成では、入力電圧範囲は４〜１７ボルトである。図７において、キャパシタ７１７はブートストラップキャパシタである。この例では、集積回路７１１は、図６の集積されたブートストラップキャパシタの代わりに、外部ブートストラップキャパシタを用いるように構成される。端子ＣＢ＿ＨＩＧＨ及びＣＢ＿ＬＯＷは、図２、図３、及び図５に示す回路におけるこれらのノードに対応する。回路要素のオペレーションは、外部構成要素をブートストラップキャパシタとして用いることによって、その他の影響を受けない。図７の例において、バックコンバータ回路７０は、スイッチングノードＳＷ１、ＳＷ２に対応する２つのスイッチング段にわたってブートストラップキャパシタ７１７を共用する。他の例において、一層多くのスイッチング段が用いられ、ブートストラップキャパシタは、複数の段にわたって共用される。従って、図７において、インデックス「ｎ」は２に等しい。しかし、ｎは、２より大きいか又は２に等しい正の整数であり得、３、４又はそれ以上の段を含む。
【００５１】
図８は、工程８１で開始する方法のフローチャートであり、インデックスｎは１に等しく設定される。工程８３において、ブートストラップキャパシタ充電位相が実施され、ブートストラップキャパシタが、供給電圧まで充電される。工程８５において、ハイサイドドライバターンオン位相が開始する。充電されたブートストラップキャパシタは、ブートストラップされた電圧をつくるため正の入力電圧に結合される底部プレートを有する。工程８７で、充電されたブートストラップキャパシタの頂部プレートが、「ｎ番目の」スイッチング段のため、選択されたハイサイドＭＯＳスイッチのゲート端子に結合される。工程９１で、全ての段が実施されたかについて判定が成される。実施されるべき付加的なスイッチング段が残っている場合、この方法は工程９３に続き、ブートストラップキャパシタは、ハイサイドスイッチから結合解除される。工程９５において、この方法を次の段に進めるためインデックスｎが増分される。図８の方法は、その後「ｎ」個の段の各々に対して、ブートストラップキャパシタ充電位相及びハイサイドドライバターンオン位相を反復する。例えば、２段の場合、ｎは１で始まり、この方法は、第１の段に対して実施され、インデックス「ｎ」が２に増分され、この方法は第２段に対して実施され、その後、この方法は終了する。
【００５２】
本発明の特許請求の範囲内で、説明した例示の実施例に変形が成され得、他の実施例が可能である。
【図１】
0006685282.tif 000002
【図２】
0006685282.tif 000003
【図３】
0006685282.tif 000004
【図４】
0006685282.tif 000005
【図５】
0006685282.tif 000006
【図６】
0006685282.tif 000007
【図７】
0006685282.tif 000008
【図８】
0006685282.tif 000009