(57)【特許請求の範囲】
【請求項１】
基板上に設けられたグラフェン層と、
前記グラフェン層上に設けられ、ニッケルを含むオーミック電極と、
を具備し、
前記オーミック電極が接触する前記グラフェン層の表面において、硬Ｘ線光電子分光法から算出された炭素−炭素結合のガウス曲線の面積に対する前記硬Ｘ線光電子分光法から算出されたニッケル−炭素結合のガウス曲線の面積の比は３０％以上である電子装置。
【請求項２】
前記オーミック電極は、前記グラフェン層と接するニッケル層を含む請求項１に記載の電子装置。
【請求項３】
前記グラフェン層上に設けられたゲート電極を具備し、
前記オーミック電極は、前記ゲート電極を挟むソース電極およびドレイン電極を含む請求項１または２に記載の電子装置。
【請求項４】
基板上に熱昇華法によってグラフェン層を形成する工程と、
前記グラフェン層の表面に紫外線オゾン処理を行なう工程と、
前記グラフェン層の前記紫外線オゾン処理された前記表面上にニッケルを含むオーミック電極を形成する工程と、
を含み、
前記紫外線オゾン処理は、前記グラフェン層の表面の炭素原子と酸素原子との結合が減少する条件で行われる、電子装置の製造方法。
【請求項５】
基板上に熱昇華法によってグラフェン層を形成する工程と、
前記グラフェン層の表面に紫外線オゾン処理を行なう工程と、
前記グラフェン層の前記紫外線オゾン処理された前記表面上にニッケルを含むオーミック電極を形成する工程と、
を含み、
前記紫外線オゾン処理は、前記オーミック電極が形成された後に、前記オーミック電極が接触する前記グラフェン層の表面において、硬Ｘ線光電子分光法から算出された炭素−炭素結合のガウス曲線の面積に対する前記硬Ｘ線光電子分光法から算出されたニッケル−炭素結合のガウス曲線の面積の比が３０％以上となるように行われる、電子装置の製造方法。
【請求項６】
前記紫外線オゾン処理は、高圧水銀ランプを光源とし、酸素ガスの流量を１０ｓｃｃｍとし、処理時間を２分以上として行われる、請求項４または５に記載の電子装置の製造方法。
【請求項７】
前記グラフェン層上に前記グラフェン層の前記表面が露出する開口を有するマスクを形成する工程を含み、
前記紫外線オゾン処理を行なう工程は、前記開口を介し前記グラフェン層の前記表面に前記紫外線オゾン処理を行なう工程を含む請求項４から６のいずれか一項に記載の電子装置の製造方法。
【請求項８】
前記グラフェン層上にゲート電極を形成する工程を含み、
前記紫外線オゾン処理を行なう工程において、前記グラフェン層の表面のうち前記ゲート電極が形成される領域には前記紫外線オゾン処理を行なわない請求項４から７のいずれか一項に記載の電子装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子装置およびその製造方法に関し、例えばグラフェン層を有する電子装置およびその製造方法に関する。
【背景技術】
【０００２】
グラフェンは、炭素が形成する六員環をシート状にしたカーボン材料である。グラフェンの電子移動度は非常に高い。そこで、グラフェンをチャネルに用いたトランジスタが知られている（特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−１９２６６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
トランジスタ等の電子装置においては、グラフェン層上にオーミック電極を形成する。しかし、オーミック電極とグラフェン層との接触抵抗が高くなる。
【０００５】
本発明は、上記課題に鑑みなされたものであり、オーミック電極とグラフェン層との接触抵抗を低減することを目的とする。
【課題を解決するための手段】
【０００６】
本願発明は、基板上に設けられたグラフェン層と、前記グラフェン層上に設けられ、ニッケルを含むオーミック電極と、を具備し、前記オーミック電極が接触する前記グラフェン層の表面における、炭素−炭素結合に対するニッケル−炭素結合の比は３０％以上である電子装置である。
【０００７】
本願発明は、基板上にグラフェン層を形成する工程と、前記グラフェン層の表面に紫外線オゾン処理または酸素アッシング処理を行なう工程と、前記グラフェン層の前記紫外線オゾン処理または酸素アッシング処理された前記表面上にニッケルを含むオーミック電極を形成する工程と、を含む電子装置の製造方法である。
【０００８】
本願発明は、基板上にグラフェン層を形成する工程と、前記グラフェン層の表面に表面処理を行なう工程と、前記グラフェン層の前記表面処理された前記表面上にニッケルを含むオーミック電極を形成する工程と、を含み、前記表面処理は、前記オーミック電極が形成された後に、前記オーミック電極が接触する前記グラフェン層の表面における、炭素−炭素結合に対するニッケル−炭素結合の比が３０％以上となるような処理である電子装置の製造方法である。
【発明の効果】
【０００９】
本発明によれば、オーミック電極とグラフェン層との接触抵抗を低減することができる。
【図面の簡単な説明】
【００１０】
【図１Ａ】図１Ａは、実施例１に係る電子装置の製造方法を示す断面図（その１）である。
【図１Ｂ】図１Ｂは、実施例１に係る電子装置の製造方法を示す断面図（その２）である。
【図１Ｃ】図１Ｃは、実施例１に係る電子装置の製造方法を示す断面図（その３）である。
【図１Ｄ】図１Ｄは、実施例１に係る電子装置の製造方法を示す断面図（その４）である。
【図２】図２は、実施例１において作製したサンプルの分析方法を示す断面図である。
【図３Ａ】図３Ａは、サンプルＡにおける硬Ｘ線光電子分光法を用いた評価結果を示す図である。
【図３Ｂ】図３Ｂは、サンプルＢにおける硬Ｘ線光電子分光法を用いた評価結果を示す図である。
【図４Ａ】図４Ａは、サンプルＣにおける硬Ｘ線光電子分光法を用いた評価結果を示す図である。
【図４Ｂ】図４Ｂは、サンプルＤにおける硬Ｘ線光電子分光法を用いた評価結果を示す図である。
【図５】図５は、Ｎｉ３Ｃ／ｓｐ２に対する電気抵抗を示す図である。
【図６Ａ】図６Ａは、実施例２に係るＦＥＴの製造方法を示す断面図（その１）である。
【図６Ｂ】図６Ｂは、実施例２に係るＦＥＴの製造方法を示す断面図（その２）である。
【図６Ｃ】図６Ｃは、実施例２に係るＦＥＴの製造方法を示す断面図（その３）である。
【図６Ｄ】図６Ｄは、実施例２に係るＦＥＴの製造方法を示す断面図（その４）である。
【図７Ａ】図７Ａは、実施例２に係るＦＥＴの製造方法を示す断面図（その５）である。
【図７Ｂ】図７Ｂは、実施例２に係るＦＥＴの製造方法を示す断面図（その６）である。
【図７Ｃ】図７Ｃは、実施例２に係るＦＥＴの製造方法を示す断面図（その７）である。
【図７Ｄ】図７Ｄは、実施例２に係るＦＥＴの製造方法を示す断面図（その８）である。
【図８Ａ】図８Ａは、実施例２に係るＦＥＴの製造方法を示す断面図（その９）である。
【図８Ｂ】図８Ｂは、実施例２に係るＦＥＴの製造方法を示す断面図（その１０）である。
【図８Ｃ】図８Ｃは、実施例２に係るＦＥＴの製造方法を示す断面図（その１１）である。
【図８Ｄ】図８Ｄは、実施例２に係るＦＥＴの製造方法を示す断面図（その１２）である。
【発明を実施するための形態】
【００１１】
［本願発明の実施形態の説明］
最初に本願発明の実施形態の内容を列記して説明する。
本願発明は、基板上に設けられたグラフェン層と、前記グラフェン層上に設けられ、ニッケルを含むオーミック電極と、を具備し、前記オーミック電極が接触する前記グラフェン層の表面における、炭素−炭素結合に対するニッケル−炭素結合の比は３０％以上である電子装置である。炭素−炭素結合に対するニッケル−炭素結合の比が３０％以上であるため、オーミック層とグラフェン層との結合量が増加する。よって、オーミック電極とグラフェン層との接触抵抗を低減することができる。
【００１２】
前記オーミック電極は、前記グラフェン層と接するニッケル層を含むことが好ましい。これにより、ニッケル層とグラフェン層との結合量が増加する。よって、ニッケル層とグラフェン層との接触抵抗を低減できる。
【００１３】
前記グラフェン層上に設けられたゲート電極を具備し、前記オーミック電極は、前記ゲート電極を挟むソース電極およびドレイン電極を含むことが好ましい。これにより、グラフェン層をチャネルとするトランジスタを形成できる。
【００１４】
本願発明は、基板上にグラフェン層を形成する工程と、前記グラフェン層の表面に紫外線オゾン処理または酸素アッシング処理を行なう工程と、前記グラフェン層の前記紫外線オゾン処理または酸素アッシング処理された前記表面上にニッケルを含むオーミック電極を形成する工程と、を含む電子装置の製造方法である。グラフェン層の表面に紫外線オゾン処理または酸素アッシング処理を行なうことにより、グラフェン層の表面の酸素原子と炭素原子の結合を切断することができる。よって、グラフェン層の表面上にオーミック電極を形成したときに、ニッケルと炭素との結合量を増加させることができる。
【００１５】
前記紫外線オゾン処理または酸素アッシング処理を行なう工程は、前記紫外線オゾン処理を行なう工程を含むことが好ましい。これにより、グラフェン層の表面の酸素原子と炭素原子の結合を切断することができる。
【００１６】
前記グラフェン層上に前記グラフェン層の前記表面が露出する開口を有するマスクを形成する工程を含み、前記紫外線オゾン処理または酸素アッシング処理を行なう工程は、前記開口を介し前記グラフェン層の前記表面に前記紫外線オゾン処理または酸素アッシング処理を行なう工程を含むことが好ましい。
【００１７】
前記グラフェン層上にゲート電極を形成する工程を含み、前記紫外線オゾン処理または酸素アッシング処理を行なう工程において、前記グラフェン層の表面のうち前記ゲート電極が形成される領域には前記紫外線オゾン処理または酸素アッシング処理を行なわないことが好ましい。これにより、ゲート電極下のグラフェン層の劣化が抑制される。
【００１８】
本願発明は、基板上にグラフェン層を形成する工程と、前記グラフェン層の表面に表面処理を行なう工程と、前記グラフェン層の前記表面処理された前記表面上にニッケルを含むオーミック電極を形成する工程と、を含み、前記表面処理は、前記オーミック電極が形成された後に、前記オーミック電極が接触する前記グラフェン層の表面における、炭素−炭素結合に対するニッケル−炭素結合の比が３０％以上となるような処理である電子装置の製造方法である。これにより、オーミック電極とグラフェン層との接触抵抗を低減することができる。
【００１９】
［本願発明の実施形態の詳細］
【００２０】
本発明の実施形態にかかる半導体装置の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【実施例１】
【００２１】
グラフェン層上にオーミック電極を形成し、オーミック電極とグラフェン層との接触抵抗を評価した。図１Ａから図１Ｄは、実施例１に係る電子装置の製造方法を示す断面図である。図１Ａに示すように、６Ｈ−ＳｉＣ基板１０の表面を洗浄する。洗浄の条件は、アセトン処理を５分、エタノール処理を５分、および水洗を５分である。図１Ｂに示すように、基板１０上に熱昇華法を用いグラフェン層１２を形成する。ＳｉＣ基板１０を、Ａｒ雰囲気中において、１６００℃１分熱処理する。これにより、基板１０上に１原子層から２原子層であり膜厚で０．３５ｎｍから０．７ｎｍのグラフェン層１２が形成される。このように、ＳｉＣを熱処理することにより、ＳｉＣ基板１０内のＳｉ原子が昇華し、Ｃ原子同士がｓｐ２結合する。これにより、ＳｉＣよりグラフェン層１２が形成される。
【００２２】
図１Ｃに示すように、グラフェン層１２の表面を紫外線（ＵＶ：Ultraviolet）オゾン（Ｏ３）処理する。紫外線オゾン処理は、例えば以下のような表面処理である。酸素（Ｏ２）に波長が約１８５ｎｍの紫外線が照射されることによりオゾンが発生する。また、オゾンに約２５４ｎｍｎの紫外線が照射されることにより活性酸素が発生する。被対象物の表面が発生されたオゾンおよび活性酸素に暴露されることにより、被対象物の表面が変質する。紫外線は、高圧水銀ランプを光源とした。酸素ガスの流量は１０ｓｃｃｍである。
【００２３】
図１Ｄに示すように、紫外線オゾン処理したグラフェン層１２の表面にオーミック電極２５を形成する。オーミック電極２５は、グラフェン層１２上に形成された膜厚が約５ｎｍのニッケル（Ｎｉ）層２５ａおよびニッケル層２５ａ上に形成された膜厚が約５ｎｍの金（Ａｕ）層２５ｂを有する。オーミック電極２５は蒸着法により形成される。ニッケル層２５ａはグラフェン層１２と電気的に接触させるための層であり、金層２５ｂは、ニッケル層２５ａの酸化を抑制する層である。
【００２４】
図１Ｃの紫外線オゾン処理の時間を変化させたサンプルを作製した。作製したサンプルのグラフェン層１２とオーミック電極２５との界面の結合状態を、ＳＰｒｉｎｇ−８（Super Photon ring-8 GeV）を使用した硬Ｘ線光電子分光（Hard X-ray Photoelectron Spectroscopy）法により分析した。
【００２５】
図２は、実施例１において作製したサンプルの分析方法を示す断面図である。図２に示すように、図１Ｄのサンプルを準備する。オーミック電極２５上からエネルギーが８ｋｅＶのＸ線６０を照射する。サンプルからの光電子６２を検出する。光電子検出角（ＴＯＡ：Take Off Angle）により、埋もれた界面の結合状態の評価が可能となる。オーミック電極２５とグラフェン層１２との界面からの光電子を検出するようにＴＯＡを設定した。
【００２６】
表１は、各サンプルの紫外線オゾン処理の時間、Ｎｉ３Ｃ／ｓｐ２およびＣＯ／ｓｐ２を示す表である。
【表１】
0006649800.tif 000002
表１に示すように、サンプルＡは、紫外線オゾン処理を行なっていない。サンプルＢからサンプルＤの紫外線オゾン処理の処理時間は２分、５分および１０分である。
【００２７】
図３Ａから図４Ｂは、サンプルＡからＤにおける硬Ｘ線光電子分光法を用いた評価結果を示す図である。横軸は、結合エネルギーであり、縦軸は信号強度を示す。図３Ａから図４Ｂにおいて、黒丸は測定点、実線は近似線を示し、点線は実線を各結合のガウス曲線に分離した線である。ＣＯは、グラフェン層１２の表面の炭素（Ｃ）原子と酸素（Ｏ）原子との結合を示す。ｓｐ２は、グラフェン層１２内の炭素原子同士のｓｐ２結合を示す。Ｎｉ３Ｃは、グラフェン層１２の炭素原子とオーミック電極２５のニッケル原子との結合を示す。ＳｉＣは、基板１０内のシリコン（Ｓｉ）原子と炭素原子の結合を示す。結合量は各ガウス曲線の面積に比例する。
【００２８】
表１において、Ｎｉ３Ｃ／ｓｐ２は、ｓｐ２の信号曲線の面積に対するＮｉ３Ｃの信号曲線の面積の比を示し、炭素−炭素結合に対するニッケル−炭素結合の比を示す。ＣＯ／ｓｐ２は、ｓｐ２の信号曲線の面積に対するＣＯの信号曲線の面積の比を示し、炭素−炭素結合に対する酸素−炭素結合の比を示す。
【００２９】
表１および図３Ａから図４Ｂに示すように、サンプルＡでは、Ｎｉ３Ｃ／ｓｐ２およびＣＯ／ｓｐ２は、それぞれ２８．３％および３１．８％である。サンプルＢでは、Ｎｉ３Ｃ／ｓｐ２およびＣＯ／ｓｐ２は、それぞれ３２．３％および２３．７％である。サンプルＣでは、Ｎｉ３Ｃ／ｓｐ２およびＣＯ／ｓｐ２は、それぞれ５８．２％および２４．１％である。サンプルＤでは、Ｎｉ３Ｃ／ｓｐ２およびＣＯ／ｓｐ２は、それぞれ５７．５％および１２．８％である。
【００３０】
図３Ａのように、紫外線オゾン処理を行なわないと、図１Ｂの状態でグラフェン層１２表面の炭素原子と酸素原子が結合している。この状態で図１Ｄのようにグラフェン層１２上にニッケル層２５ａを形成すると、グラフェン層１２の表面の酸素原子が結合した炭素原子はニッケル原子と結合し難いと考えられる。
【００３１】
図３Ｂから図４Ｂのように、紫外線オゾン処理の時間が長くなると。Ｎｉ３Ｃ結合が増加し、ＣＯ結合が減少する。これは、図１Ｃにおける紫外線オゾン処理により、グラフェン層１２の表面の炭素原子と酸素原子との結合が切断される。その後、図１Ｄのように、グラフェン層１２上にニッケル層２５ａを形成することにより、炭素原子とニッケル原子とが結合するためと考えられる。
【００３２】
図５は、Ｎｉ３Ｃ／ｓｐ２に対する電気抵抗を示す図である。横軸は硬Ｘ線光電子分光法を用い評価したＮｉ３Ｃ／ｓｐ２である。縦軸は、Ｎｉ３Ｃ／ｓｐ２を評価したサンプルと同じ条件で作製したサンプルを用い測定した電気抵抗である。電気抵抗は、ＴＬＭ（Transfer Length Method）を用い測定した接触抵抗に相当する。図５において黒丸は測定点、点線は近似線を示す。破線は電気抵抗が５００Ωの直線である。
【００３３】
図５に示すように、Ｎｉ３Ｃ／ｓｐ２が増加すると、電気抵抗は減少する。これは、ニッケル層２５ａのニッケル原子とグラフェン層１２の炭素原子との結合量が増加するためと考えられる。Ｎｉ３Ｃ／ｓｐ２を３０％以上とすると、電気抵抗を５００Ω以下とすることができる。Ｎｉ３Ｃ／ｓｐ２を４０％以上とすると電気抵抗を５０Ω以下とすることができ、Ｎｉ３Ｃ／ｓｐ２を５０％以上とすると電気抵抗を１０Ω以下とすることができる。
【実施例２】
【００３４】
実施例２は、ＦＥＴ（Field Effect Transistor）に実施例１を適用した例である。図６Ａから図８Ｄは、実施例２に係るＦＥＴの製造方法を示す断面図である。図６Ａに示すように、図１Ａと同様に、基板１０を準備する。基板１０の洗浄として、例えばＲＣＡ処理を行なってもよい。基板１０としては、ＳｉＣ層が形成されたＳｉ基板でもよい。ＳｉＣ熱昇華法を用いグラフェン層１２を形成する場合、基板１０の最上面はＳｉＣ層である。例えばＣＶＤ（Chemical Vapor Deposition）法を用いグラフェン層１２を形成する場合、基板１０の最表面はＳｉＣ以外の材料層でもよい。図１Ｂと同様に、基板１０上に熱昇華法を用いグラフェン層１２を形成する。熱処理雰囲気、熱処理温度および熱処理時間は、グラフェン層１２の膜厚および膜質に応じ適宜設定することができる。例えば熱処理雰囲気を真空とすることもできる。グラフェン層１２を薄くするためには、成長速度が遅くなる不活性ガス中の熱処理が好ましい。グラフェン層１２の形成には例えばＣＶＤ法を用いることもできる。
【００３５】
図６Ｂに示すように、グラフェン層１２上に蒸着法を用い、膜厚が５ｎｍのＡｌ（アルミニウム）膜１５を形成する。Ａｌ膜１５の形成は、例えばスパッタリング法を用いることもできる。図６Ｃに示すように、Ａｌ膜１５を例えば２４時間大気に曝す。これにより、Ａｌ膜１５が自然酸化し、グラフェン層１２上に酸化アルミニウム（Ａｌ２Ｏ３）膜１６が形成される。ゲート絶縁膜１４のうちグラフェン層１２に接する膜として、自然酸化以外の方法でＡｌ膜を酸化させた酸化アルミニウム膜、酸化以外の方法で形成した酸化アルミニウム膜、または酸化アルミニウム膜以外の膜を用いてもよい。
【００３６】
図６Ｄに示すように、酸化アルミニウム膜１６上にフォトレジスト５０を塗布する。フォトレジスト５０を露光現像する。これにより、活性領域上のフォトレジスト５０が残存し、非活性領域のフォトレジスト５０は除去される。フォトレジスト５０を現像するときのアルカリ系の現像液により酸化アルミニウム膜１６が除去される。さらに、フォトレジスト５０をマスクにグラフェン層１２を除去する。グラフェン層１２の除去には、酸素プラズマを用いる。グラフェン層１２を除去する条件は圧力が４Ｐａ、パワーが２００Ｗである。その後、フォトレジスト５０を除去する。
【００３７】
図７Ａに示すように、基板１０上に酸化アルミニウム膜１６を覆うようにＣＶＤ法を用い膜厚が３０ｎｍの酸化シリコン膜１８を形成する。酸化シリコン膜１８は、ゲート絶縁膜１４を厚くするための膜である。良好な膜質の酸化アルミニウム膜１６を厚く形成することは難しい。一方、オーミック電極２５トゲート電極２０との接触を防ぐためゲート絶縁膜１４は厚いことが好ましい。このため、酸化アルミニウム膜１６に酸化シリコン膜１８を形成する。このような膜として、酸化シリコン膜１８以外の膜を用いてもよいが、誘電率が小さくかつ形成しやすい絶縁膜として酸化シリコン膜１８が好ましい。
【００３８】
図７Ｂに示すように、酸化シリコン膜１８上に蒸着法およびリフトオフ法を用いゲート電極２０を形成する。ゲート電極２０は、例えばゲート絶縁膜１４側から膜厚が１０ｎｍのＴｉ（チタン）膜および膜厚が１００ｎｍの金膜である。ゲート電極２０は、例えばスパッタリング法を用い形成してもよい。ゲート電極２０としては、金膜以外の膜を用いてもよい。ゲート抵抗の抑制の観点から抵抗率の低い材料が好ましい。
【００３９】
図７Ｃに示すように、ドライエッチング法を用い酸化シリコン膜１８および酸化アルミニウム膜１６を除去する。これにより、酸化アルミニウム膜１６および酸化シリコン膜１８からゲート絶縁膜１４を形成する。
【００４０】
図７Ｄに示すように、酸化シリコン膜１８の側面を、緩衝フッ酸溶液を用いエッチングする。このとき、酸化アルミニウム膜１６の側面もエッチングされる。これにより、ゲート絶縁膜１４は、ゲート電極２０より細くなる。このように、ゲート絶縁膜１４とゲート電極２０とを庇状とする。これにより、ソース電極２４およびドレイン電極２６を含むオーミック電極２５を形成したときに、オーミック電極２５とゲート電極２０との短絡を抑制できる。
【００４１】
図８Ａに示すように、基板１０上にマスク層５２を形成する。マスク層５２は例えばフォトレジスト層であり、グラフェン層１２の表面が露出する開口５４を有する。図８Ｂに示すように、開口５４を開始グラフェン層１２の表面に紫外線オゾン処理を行なう。紫外線オゾン処理の条件は、例えば酸素流量が１０ｓｃｃｍ、処理時間が５分間である。処理条件は、効果が得られる範囲で適宜選択することができる。紫外線オゾン処理は、酸素ガスに紫外線を照射することで生成されたオゾンおよび活性酸素の少なくとも一方がグラフェン層１２の表面に触れる処理であればよい。
【００４２】
紫外線オゾン処理以外に酸素アッシング処理を行なうことができる。酸素アッシング処理は、酸素ガスに高周波電力を印加することにより酸素プラズマを生成し、被対象物（グラフェン層１２）の表面を生成した酸素プラズマに曝す表面処理である。グラフェン層１２が高エネルギーの酸素プラズマに曝されるとグラフェン層１２がエッチングされてしまう。よって、グラフェン層１２表面に、酸素−炭素結合が切断され、炭素−炭素結合は切断されない程度に低エネルギーおよび／または低密度の酸素プラズマに曝すことが好ましい。酸素アッシング処理時間は５分である。処理条件は、効果が得られる範囲で適宜選択することができる。
【００４３】
図８Ｃに示すように、ゲート電極２０と自己整合的にソース電極２４、ドレイン電極２６を含むオーミック電極２５を、蒸着法を用い形成する。オーミック電極２５は、膜厚が１５ｎｍのニッケル層である。蒸着はプラネタリ法を用いる。マスク層５２およびマスク層５２上の金属層をリフトオフ法を用い除去する。これにより、ゲート絶縁膜１４との間からグラフェン層１２の上面が露出しないように、オーミック電極２５を形成することができる。ゲート絶縁膜１４が庇状に形成され、かつゲート絶縁膜１４がおよびオーミック電極２５より厚い。これにより、オーミック電極２５とゲート電極２０と、の短絡を抑制できる。オーミック電極２５は、ニッケル層上に金層を含んでもよい。
【００４４】
ソース電極２４およびドレイン電極２６上に、蒸着法およびリフトオフ法を用いパッド３０を形成する。パッド３０は、ソース電極２４およびドレイン電極２６側から膜厚が１０ｎｍのチタン膜および膜厚が１００ｎｍの金膜である。これにより、実施例２のＦＥＴが完成する。
【００４５】
図７Ｂから図８Ｄのように、グラフェン層１２上にゲート電極２０を形成した後に、オーミック電極２５を形成する例を説明したが、グラフェン層１２上にオーミック電極２５を形成した後に、ゲート電極２０を形成してもよい。
【００４６】
実施例１および２によれば、ニッケルを含むオーミック電極２５が接触するグラフェン層１２の表面における、炭素−炭素結合に対するニッケル−炭素結合の比は３０％以上である。これにより、図５のように、オーミック電極２５とグラフェン層１２との接触抵抗を低減できる。炭素−炭素結合に対するニッケル−炭素結合の比は、４０％以上が好ましく、５０％以上がより好ましい。炭素原子と結合する原子を全てニッケルとすることは難しいため、炭素−炭素結合に対するニッケル−炭素結合の比は、７０％以下が好ましく、６０％以下がより好ましい。
【００４７】
オーミック電極２５は、ニッケルを含めばよいが、図１Ｄのように、グラフェン層１２と接するニッケル層２５ａを含むことが好ましい。これにより、ニッケル層２５ａとグラフェン層１２との接触抵抗をより低減できる。
【００４８】
図８Ｄのように、ゲート電極２０はグラフェン層１２上に設けられている。ソース電極２４およびドレイン電極２６はゲート電極２０を挟むようにグラフェン層１２上に設けられている。これにより、グラフェン層１２をチャネルとするＦＥＴを形成できる。
【００４９】
グラフェン層１２の表面における、炭素−炭素結合に対するニッケル−炭素結合の比は３０％以上とする方法として、図１Ｃおよび図８Ｂのように、グラフェン層１２の表面に紫外線オゾン処理または酸素アッシング処理を行なう。これにより、グラフェン層１２の表面の酸素原子と炭素原子との結合が切断される。図１Ｄおよび図８Ｃのように、グラフェン層１２の紫外線オゾン処理または酸素アッシング処理された表面上にオーミック電極２５を形成する。これにより、グラフェン層１２の表面の未結合の炭素原子の結合がニッケル原子と結合する。これによりニッケル−炭素結合の比が高くなる。よって、オーミック電極２５とグラフェン層１２との接触抵抗を低減できる。
【００５０】
図８Ｂの表面処理としては、酸素アッシング処理でもよいが、グラフェン層１２が除去されないように、紫外線オゾン処理が好ましい。
【００５１】
図８Ａのように、グラフェン層１２上にグラフェン層１２の表面が露出する開口５４を有するマスク層５２を形成する。図８Ｂのように、開口５４を介しグラフェン層１２の表面に紫外線オゾン処理または酸素アッシング処理を行なう。これにより、グラフェン層１２の所望の表面を紫外線オゾン処理または酸素アッシング処理することができる。
【００５２】
図８Ｂのように、紫外線オゾン処理または酸素アッシング処理を行なう工程において、グラフェン層１２の表面のうちゲート電極２０が形成される領域には紫外線オゾン処理または酸素アッシング処理を行なわないことが好ましい。これにより、ゲート電極２０下のグラフェン層の劣化が抑制される。
【００５３】
グラフェン層１２の膜厚は、１原子層以上の膜厚とするため０．３５ｎｍ以上が好ましい。グラフェン層１２の膜厚は１０原子層以下の膜厚とするため、３．５ｎｍ以下が好ましい。オーミック電極２５のニッケル層の膜厚は２ｎｍ以上が好ましく、５０ｎｍ以下が好ましい。オーミック電極２５は、ニッケル層のみでもよいし、ニッケル層上には、金層またはアルミニウム層等のニッケル層より抵抗率の低い金属層を含むでもよい。電子装置の例としてＦＥＴについて説明したが、その他のトランジスタまたは電子装置に実施例１を用いることができる。
【００５４】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００５５】
（付記１）基板上に設けられたグラフェン層と、前記グラフェン層上に設けられ、ニッケルを含むオーミック電極と、を具備し、前記オーミック電極が接触する前記グラフェン層の表面における、炭素−炭素結合に対するニッケル−炭素結合の比は３０％以上である電子装置。
（付記２）前記オーミック電極は、前記グラフェン層と接するニッケル層を含む付記１に記載の電子装置。
（付記３）前記グラフェン層上に設けられたゲート電極を具備し、前記オーミック電極は、前記ゲート電極を挟むソース電極およびドレイン電極を含む付記１に記載の電子装置。
（付記４）基板上にグラフェン層を形成する工程と、前記グラフェン層の表面に紫外線オゾン処理または酸素アッシング処理を行なう工程と、前記グラフェン層の前記紫外線オゾン処理または酸素アッシング処理された前記表面上にニッケルを含むオーミック電極を形成する工程と、を含む電子装置の製造方法。
（付記５）前記紫外線オゾン処理または酸素アッシング処理を行なう工程は、前記紫外線オゾン処理を行なう工程を含む付記４に記載の電子装置の製造方法。
（付記６）前記グラフェン層上に前記グラフェン層の前記表面が露出する開口を有するマスクを形成する工程を含み、前記紫外線オゾン処理または酸素アッシング処理を行なう工程は、前記開口を介し前記グラフェン層の前記表面に前記紫外線オゾン処理または酸素アッシング処理を行なう工程を含む付記４に記載の電子装置の製造方法。
（付記７）前記グラフェン層上にゲート電極を形成する工程を含み、前記紫外線オゾン処理または酸素アッシング処理を行なう工程において、前記グラフェン層の表面のうち前記ゲート電極が形成される領域には前記紫外線オゾン処理または酸素アッシング処理を行なわない付記４に記載の電子装置の製造方法。
（付記８）基板上にグラフェン層を形成する工程と、前記グラフェン層の表面に表面処理を行なう工程と、前記グラフェン層の前記表面処理された前記表面上にニッケルを含むオーミック電極を形成する工程と、を含み、前記表面処理は、前記オーミック電極が形成された後に、前記オーミック電極が接触する前記グラフェン層の表面における、炭素−炭素結合に対するニッケル−炭素結合の比が３０％以上となるような処理である電子装置の製造方法。
（付記９）前記オーミック電極が接触する前記グラフェン層の表面における、炭素−炭素結合に対するニッケル−炭素結合の比は７０％以下である付記１に記載の電子装置。
（付記１０）前記紫外線オゾン処理または酸素アッシング処理を行なう工程は、前記酸素アッシング処理を行なう工程を含む付記４に記載の電子装置の製造方法。
（付記１１）前記オーミック電極を形成する工程は、前記グラフェン層と接するニッケル層を形成する工程を含む付記４に記載の電子装置の製造方法。
（付記１２）前記オーミック電極が接触する前記グラフェン層の表面における、炭素−炭素結合に対するニッケル−炭素結合の比は３０％以上である付記４に記載の電子装置の製造方法。
【符号の説明】
【００５６】
１０  基板
１２  グラフェン層
１４  ゲート絶縁膜
１５  Ａｌ膜
１６  酸化アルミニウム膜
１８  酸化シリコン膜
２０  ゲート電極
２４  ソース電極
２５  オーミック電極
２５ａ  ニッケル層
２５ｂ  金層
２６  ドレイン電極
３０  パッド
５０  フォトレジスト
５２  マスク層
５４  開口
６０  Ｘ線
６２  光電子
【図１Ａ】
0006649800.tif 000003
【図１Ｂ】
0006649800.tif 000004
【図１Ｃ】
0006649800.tif 000005
【図１Ｄ】
0006649800.tif 000006
【図２】
0006649800.tif 000007
【図３Ａ】
0006649800.tif 000008
【図３Ｂ】
0006649800.tif 000009
【図４Ａ】
0006649800.tif 000010
【図４Ｂ】
0006649800.tif 000011
【図５】
0006649800.tif 000012
【図６Ａ】
0006649800.tif 000013
【図６Ｂ】
0006649800.tif 000014
【図６Ｃ】
0006649800.tif 000015
【図６Ｄ】
0006649800.tif 000016
【図７Ａ】
0006649800.tif 000017
【図７Ｂ】
0006649800.tif 000018
【図７Ｃ】
0006649800.tif 000019
【図７Ｄ】
0006649800.tif 000020
【図８Ａ】
0006649800.tif 000021
【図８Ｂ】
0006649800.tif 000022
【図８Ｃ】
0006649800.tif 000023
【図８Ｄ】
0006649800.tif 000024