(57)【特許請求の範囲】
【請求項１】
直流線路と交流系統との間で電力変換を行なう電力変換装置であって、
互いに直列接続された複数のサブモジュールを含む電力変換回路と、
前記複数のサブモジュールの各々を制御する制御装置とを備え、
各前記サブモジュールは、スイッチング回路と、前記スイッチング回路に並列接続されたコンデンサとを含み、
前記交流系統と前記電力変換回路との間に設けられた遮断器が開放されている場合に、前記制御装置は、前記直流線路に接続された放電回路を介して前記複数のサブモジュールのうちの少なくとも１つのサブモジュール内のコンデンサが放電されるように、前記少なくとも１つのサブモジュールのスイッチング回路を駆動させ、
前記スイッチング回路は、スイッチング素子と、前記スイッチング素子に並列接続されたサイリスタとを含み、
前記制御装置は、前記少なくとも１つのサブモジュール内のサイリスタを駆動させることにより、前記放電回路を介して前記少なくとも１つのサブモジュール内のコンデンサを放電する、電力変換装置。
【請求項２】
前記制御装置は、各前記サブモジュールの出力電圧の和が閾値未満となるように、前記少なくとも１つのサブモジュールの個数を設定する、請求項１に記載の電力変換装置。
【請求項３】
前記制御装置は、各前記サブモジュールの出力電圧の和が閾値未満であって、かつ前記閾値よりも小さい前記直流線路の線間電圧以上となるように前記少なくとも１つのサブモジュールの個数を設定する、請求項１に記載の電力変換装置。
【請求項４】
前記制御装置は、前記少なくとも１つのサブモジュール内のコンデンサの放電開始後、各前記サブモジュールの出力電圧の和が閾値未満となるように１以上の他のサブモジュールのサイリスタをさらに駆動させることにより、前記放電回路を介して前記１以上の他のサブモジュール内のコンデンサを放電する、請求項１〜請求項３のいずれか１項に記載の電力変換装置。
【請求項５】
前記制御装置は、前記少なくとも１つのサブモジュール内のコンデンサの放電開始後、各前記サブモジュールの出力電圧の和が閾値未満であって、かつ前記閾値よりも小さい前記直流線路の線間電圧以上となるように、１以上の他のサブモジュールのサイリスタをさらに駆動させることにより、前記放電回路を介して前記１以上の他のサブモジュール内のコンデンサを放電する、請求項１〜請求項３のいずれか１項に記載の電力変換装置。
【請求項６】
直流線路と交流系統との間で電力変換を行なう電力変換システムであって、
電力変換装置と、
前記直流線路に接続された放電回路とを備え、
前記電力変換装置は、
互いに直列接続された複数のサブモジュールを含む電力変換回路と、
前記複数のサブモジュールの各々を制御する制御装置とを含み、
各前記サブモジュールは、スイッチング回路と、前記スイッチング回路に並列接続されたコンデンサとを含み、
前記交流系統と前記電力変換回路との間に設けられた遮断器が開放されている場合に、前記制御装置は、前記直流線路に接続された放電回路を介して前記複数のサブモジュールのうちの少なくとも１つのサブモジュール内のコンデンサが放電されるように、前記少なくとも１つのサブモジュールのスイッチング回路を駆動させ、
前記スイッチング回路は、スイッチング素子と、前記スイッチング素子に並列接続されたサイリスタとを含み、
前記制御装置は、前記少なくとも１つのサブモジュール内のサイリスタを駆動させることにより、前記放電回路を介して前記少なくとも１つのサブモジュール内のコンデンサを放電する、電力変換システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、交流と直流との間で電力変換を行なう電力変換装置、および電力変換システムに関する。
【背景技術】
【０００２】
ＨＤＶＣ（High  Voltage  Direct  Current）、あるいはＳＴＡＴＣＯＭ（Static  Synchronous  Compensator）等に代表される電力系統用の電力変換装置として、大容量のコンデンサを内蔵したモジュラーマルチレベル変換器（ＭＭＣ：Modular  Multilevel  Converter）が知られている。ＭＭＣ変換器は、交流の各相について、高電位側直流端子に接続された上アームと低電位側直流端子に接続された下アームとを有する。各アームは、複数のサブモジュールがカスケードに接続されることによって構成されている。なお、「サブモジュール」は、「変換器セル」とも称される。【０００３】
保守点検時等において電力変換装置の運転を停止した場合、各サブモジュール内のコンデンサに蓄積された電荷が徐々に放電される。しかし、上記のような電力変換装置内の電子回路は、できるだけ損失が小さくなるように設計されているため、当該放電によりコンデンサの電圧が低下する速度は遅い。したがって、電力変換装置に人が近づくことができるようになるまで長時間を要する。【０００４】
例えば、特表２０１６−５１８８０４号公報（特許文献１）は、電力変換装置を開示している。この電力変換装置の変換器セルは、互いに直列接続された放電抵抗器および放電スイッチを含む回路と、当該回路に並列接続されたエネルギー貯蔵要素とを含む。エネルギー貯蔵要素を保守または修理のために放電されることを必要とする場合に、放電スイッチが使用される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特表２０１６−５１８８０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１のように、各変換器セル内でコンデンサの放電を行なう場合、各変換器セル内に、放電のために抵抗値が最適化された放電抵抗器と、放電抵抗器に直列接続された放電スイッチとを含む放電機構を新たに設ける必要があり、この観点から改善の余地があると考えられる。【０００７】
本開示のある局面における目的は、既存の設備をできるだけ利用して、各サブモジュールのコンデンサを効率よく放電することが可能な電力変換装置、および電力変換システムを提供することである。
【課題を解決するための手段】
【０００８】
ある実施の形態に従うと、直流線路と交流系統との間で電力変換を行なう電力変換装置が提供される。電力変換装置は、互いに直列接続された複数のサブモジュールを含む電力変換回路と、複数のサブモジュールの各々を制御する制御装置とを備える。各サブモジュールは、スイッチング回路と、スイッチング回路に並列接続されたコンデンサとを含む。交流系統と電力変換回路との間に設けられた遮断器が開放されている場合に、制御装置は、直流線路に接続された放電回路を介して複数のサブモジュールのうちの少なくとも１つのサブモジュール内のコンデンサが放電されるように、少なくとも１つのサブモジュールのスイッチング回路を駆動させる。【０００９】
他の実施の形態に従うと、直流線路と交流系統との間で電力変換を行なう電力変換システムが提供される。電力変換システムは、電力変換装置と、直流線路に接続された放電回路とを備える。電力変換装置は、互いに直列接続された複数のサブモジュールを含む電力変換回路と、複数のサブモジュールの各々を制御する制御装置とを含む。各サブモジュールは、スイッチング回路と、スイッチング回路に並列接続されたコンデンサとを含む。交流系統と電力変換回路との間に設けられた遮断器が開放されている場合に、制御装置は、直流線路に接続された放電回路を介して複数のサブモジュールのうちの少なくとも１つのサブモジュール内のコンデンサが放電されるように、少なくとも１つのサブモジュールのスイッチング回路を駆動させる。
【発明の効果】
【００１０】
本開示によると、既存の設備をできるだけ利用して、各サブモジュールのコンデンサを効率よく放電することが可能となる。
【図面の簡単な説明】
【００１１】
【図１】実施の形態１に従う電力変換システムの概略構成の一例を示す図である。
【図２】実施の形態１に従う電力変換回路の概略構成図である。
【図３】図２の各レグ回路を構成するサブモジュールの一例を示す回路図である。
【図４】実施の形態１に従う制御装置のハードウェア構成の一例を示す図である。
【図５】実施の形態１に従うコンデンサの放電経路を説明するための図である。
【図６】実施の形態１に従う制御装置の処理手順の一例を説明するための図である。
【図７】実施の形態１に従う制御装置の機能構成を示す模式図である。
【図８】実施の形態２に従うサブモジュールの一例を示す回路図である。
【図９】実施の形態２に従うコンデンサの放電経路を説明するための図である。
【図１０】実施の形態２に従う制御装置の処理手順の一例を説明するための図である。
【発明を実施するための形態】
【００１２】
以下、図面を参照しつつ、本発明の実施の形態について説明する。以下の説明では、同一の部品には同一の符号を付してある。それらの名称および機能も同じである。したがって、それらについての詳細な説明は繰り返さない。
【００１３】
実施の形態１．
＜システムの構成＞
（全体構成）
図１は、実施の形態１に従う電力変換システムの概略構成の一例を示す図である。図１を参照して、電力変換システムは、単極構成の直流送電系統の電力を制御するためのシステムである。直流線路１４を構成する正極側の直流送電線１４Ｐおよび負極側の直流送電線１４Ｎを介して、交流系統８０と他の交流系統間で電力が送受される。典型的には、直流線路１４は、静電容量を有するケーブルである。
【００１４】
電力変換装置１００は、直流線路１４と交流系統８０との間で電力変換を行なう。具体的には、電力変換装置１００は、電力変換回路２と、制御装置５０とを含む。電力変換回路２は直流送電線１４Ｐ，１４Ｎに接続される。制御装置５０は電力変換回路２の動作を制御する。制御装置５０が実行する詳細な処理については後述する。電力変換回路２は、変圧器１３および交流遮断器１２を介して交流系統８０に接続される。
【００１５】
交流遮断器１２は、交流系統８０と電力変換回路２との間に設けられている。変圧器１３は、例えば、一次巻線に設けられた複数のタップを切り換え、変圧比操作により電圧を調整するタップ付変圧器である。
【００１６】
放電回路３０Ｐ，３０Ｎは、それぞれ直流送電線１４Ｐ，１４Ｎに蓄積された電荷を放電するために設けられている。放電回路３０Ｐ，３０Ｎ（以下、「放電回路３０」とも総称する。）は、それぞれ直流送電線１４Ｐ，１４Ｎに接続される。
【００１７】
放電回路３０Ｐは、直列接続された放電抵抗３１Ｐおよび放電スイッチ３２Ｐを含む。放電抵抗３１Ｐの一端および他端は、それぞれ直流送電線１４Ｐおよび放電スイッチ３２Ｐに接続される。放電スイッチ３２Ｐの一端および他端は、それぞれ放電抵抗３１Ｐおよびグランドに接続される。
【００１８】
放電回路３０Ｎは、直列接続された放電抵抗３１Ｎおよび放電スイッチ３２Ｎを含む。放電抵抗３１Ｎの一端および他端は、それぞれ直流送電線１４Ｎおよび放電スイッチ３２Ｎに接続される。放電スイッチ３２Ｎの一端および他端は、それぞれ放電抵抗３１Ｎおよびグランドに接続される。以下、放電抵抗３１Ｐ，３１Ｎを「放電抵抗３１」とも総称し、放電スイッチ３２Ｐ，３２Ｎを「放電スイッチ３２」とも総称する。
【００１９】
本実施の形態では、放電回路３０において、放電スイッチ３２が接地される構成について説明するが、放電抵抗３１が接地される構成であってもよい。
【００２０】
中央制御装置９０は、制御装置５０の上位装置に相当する。中央制御装置９０は、制御装置５０と通信可能に構成されており、制御装置５０に指示を与える。また、中央制御装置９０は、交流遮断器１２の開閉制御、および放電スイッチ３２の開閉制御等を実行する。
【００２１】
（電力変換回路の構成）
図２は、実施の形態１に従う電力変換回路の概略構成図である。図２を参照して、電力変換回路２は、自励式の電圧型電力変換器で構成されている。具体的には、電力変換回路２は、互いに直列接続された複数のサブモジュール（図３中の「ＳＭ」に対応）７を含むモジュラーマルチレベル変換器によって構成されている。電力変換回路２は、直流線路１４と、交流系統８０との間で電力変換を行なう。
【００２２】
電力変換回路２は、正極直流端子（すなわち、高電位側直流端子）Ｎｐと、負極直流端子（すなわち、低電位側直流端子）Ｎｎとの間に互いに並列に接続された複数のレグ回路４ｕ，４ｖ，４ｗを含む。レグ回路４ｕ，４ｖ，４ｗのうち任意のものを示す場合、レグ回路４とも記載する。
【００２３】
レグ回路４は、交流を構成する複数相の各々に設けられる。レグ回路４は、交流系統８０と直流線路１４との間に接続され電力変換を行なう。図２には、交流系統８０が３相交流系統の場合が示され、Ｕ相、Ｖ相、Ｗ相にそれぞれ対応して３個のレグ回路４ｕ，４ｖ，４ｗが設けられている。
【００２４】
レグ回路４ｕ，４ｖ，４ｗにそれぞれ設けられた交流入力端子Ｎｕ，Ｎｖ，Ｎｗは、変圧器１３および交流遮断器１２を介して交流系統８０に接続される。図２では、図解を容易にするために、交流入力端子Ｎｖ，Ｎｗと変圧器１３との接続は図示していない。各レグ回路４に共通に接続された高電位側直流端子Ｎｐおよび低電位側直流端子Ｎｎは、それぞれ直流送電線１４Ｐおよび１４Ｎに接続される。
【００２５】
交流入力端子Ｎｕ，Ｎｖ，Ｎｗに代えてレグ回路４ｕ，４ｖ，４ｗにそれぞれ一次巻線を設け、この一次巻線と磁気結合する二次巻線を介してレグ回路４ｕ，４ｖ，４ｗが変圧器１３に交流的に接続されるようにしてもよい。この場合、一次巻線を下記のリアクトル８Ａ，８Ｂとしてもよい。すなわち、レグ回路４は、交流入力端子Ｎｕ，Ｎｖ，Ｎｗまたは上記の一次巻線など、各レグ回路４ｕ，４ｖ，４ｗに設けられた接続部を介して電気的に（すなわち直流的または交流的に）交流系統８０と接続される。
【００２６】
レグ回路４ｕは、高電位側直流端子Ｎｐから交流入力端子Ｎｕまでの上アーム５と、低電位側直流端子Ｎｎから交流入力端子Ｎｕまでの下アーム６とを含む。上アーム５と下アーム６との接続点である交流入力端子Ｎｕが変圧器１３と接続される。高電位側直流端子Ｎｐおよび低電位側直流端子Ｎｎが、それぞれ直流送電線１４Ｐおよび１４Ｎに接続される。レグ回路４ｖ，４ｗについても同様の構成を有しているので、以下、レグ回路４ｕを代表として説明する。
【００２７】
上アーム５は、カスケード接続された複数のサブモジュール７と、リアクトル８Ａとを含む。当該複数のサブモジュール７およびリアクトル８Ａは互いに直列接続されている。
【００２８】
同様に、下アーム６は、カスケード接続された複数のサブモジュール７と、リアクトル８Ｂとを含む。当該複数のサブモジュール７およびリアクトル８Ｂは互いに直列接続されている。
【００２９】
リアクトル８Ａが挿入される位置は、レグ回路４ｕの上アーム５のいずれの位置であってもよく、リアクトル８Ｂが挿入される位置は、レグ回路４ｕの下アーム６のいずれの位置であってもよい。リアクトル８Ａ，８Ｂはそれぞれ複数個あってもよい。各リアクトルのインダクタンス値は互いに異なっていてもよい。さらに、上アーム５のリアクトル８Ａのみ、もしくは、下アーム６のリアクトル８Ｂのみを設けてもよい。
【００３０】
リアクトル８Ａ，８Ｂは、交流系統８０または直流線路１４などの事故時に事故電流が急激に増大しないように設けられている。しかし、リアクトル８Ａ，８Ｂのインダクタンス値を過大なものにすると電力変換器の効率が低下するという問題が生じる。したがって、事故時においては、各サブモジュール７の全てのスイッチング素子をできるだけ短時間で停止（すなわち、オフ）することが好ましい。
【００３１】
制御装置５０は、制御に使用される電気量（例えば、電流、電圧）を複数の検出器から取得する。具体的には、複数の検出器は、交流電圧検出器１０と、交流電流検出器１６と、直流電圧検出器１１Ａ，１１Ｂと、各レグ回路４に設けられたアーム電流検出器９Ａ，９Ｂとを含む。
【００３２】
各検出器によって検出された信号は、制御装置５０に入力される。制御装置５０は、検出信号に基づいて各サブモジュールの運転状態を制御するための運転指令１５ｐｕ，１５ｎｕ，１５ｐｖ，１５ｎｖ，１５ｐｗ，１５ｎｗを出力する。また、制御装置５０は、各サブモジュールから、当該サブモジュールに設けられたコンデンサの電圧の検出値を表す信号１７を受信する。
【００３３】
本実施の形態の場合、運転指令１５ｐｕ，１５ｎｕ，１５ｐｖ，１５ｎｖ，１５ｐｗ，１５ｎｗは、Ｕ相上アーム、Ｕ相下アーム、Ｖ相上アーム、Ｖ相下アーム、Ｗ相上アーム、およびＷ相下アームにそれぞれ対応して生成されている。以下の説明では、運転指令１５ｐｕ，１５ｎｕ，１５ｐｖ，１５ｎｖ，１５ｐｗ，１５ｎｗについて、総称する場合または任意のものを示す場合、運転指令１５と記載する。
【００３４】
図２では図解を容易にするために、各検出器から制御装置５０に入力される信号の信号線と、制御装置５０および各サブモジュール７間で入出力される信号の信号線とは、一部まとめて記載されているが、実際には検出器ごとおよびサブモジュール７ごとに設けられている。各サブモジュール７と制御装置５０との間の信号線は、送信用と受信用とが別個に設けられていてもよい。例えば、これらの信号は耐ノイズ性の観点から光ファイバを介して伝送される。
【００３５】
以下、各検出器について具体的に説明する。交流電圧検出器１０は、変圧器１３から交流系統８０に出力されるＵ相の交流電圧値Ｖａｃｕ、Ｖ相の交流電圧値Ｖａｃｖ、およびＷ相の交流電圧値Ｖａｃｗを検出する。交流電流検出器１６は、変圧器１３から交流系統８０に出力されるＵ相の交流電流値Ｉａｃｕ、Ｖ相の交流電流値Ｉａｃｖ、およびＷ相の交流電流値Ｉａｃｗを検出する。直流電圧検出器１１Ａは、直流送電線１４Ｐに接続された高電位側直流端子Ｎｐの直流電圧値Ｖｄｃｐを検出する。直流電圧検出器１１Ｂは、直流送電線１４Ｎに接続された低電位側直流端子Ｎｎの直流電圧値Ｖｄｃｎを検出する。
【００３６】
Ｕ相用のレグ回路４ｕに設けられたアーム電流検出器９Ａおよび９Ｂは、上アーム５に流れる上アーム電流Ｉｐｕおよび下アーム６に流れる下アーム電流Ｉｎｕをそれぞれ検出する。同様に、Ｖ相用のレグ回路４ｖに設けられたアーム電流検出器９Ａおよび９Ｂは、上アーム電流Ｉｐｖおよび下アーム電流Ｉｎｖをそれぞれ検出する。Ｗ相用のレグ回路４ｗに設けられたアーム電流検出器９Ａおよび９Ｂは、上アーム電流Ｉｐｗおよび下アーム電流Ｉｎｗをそれぞれ検出する。
【００３７】
（サブモジュールの構成例）
図３は、図２の各レグ回路を構成するサブモジュールの一例を示す回路図である。図３に示すサブモジュール７は、ハーフブリッジ型のスイッチング回路２０と、エネルギー蓄積器としてのコンデンサ２４と、抵抗２９と、制御回路２００とを含む。
【００３８】
ハーフブリッジ型のスイッチング回路２０は、互いに直列接続されたスイッチング素子２２Ａ，２２Ｂと、ダイオード２３Ａ，２３Ｂとを含む。
【００３９】
ダイオード２３Ａ，２３Ｂは、スイッチング素子２２Ａ，２２Ｂとそれぞれ逆並列（すなわち、並列かつ逆バイアス方向）に接続される。コンデンサ２４は、スイッチング回路２０と並列に接続される。より具体的には、コンデンサ２４は、スイッチング素子２２Ａ，２２Ｂの直列接続回路と並列に接続され、直流電圧を保持する。
【００４０】
スイッチング素子２２Ａ，２２Ｂの接続ノードは高電位側の入出力端子２６Ｐと接続される。スイッチング素子２２Ｂとコンデンサ２４の接続ノードは低電位側の入出力端子２６Ｎと接続される。詳細は後述するが、抵抗２９は、サブモジュール７と制御装置５０とが通信不能になった時点で、コンデンサ２４に残っている電荷を自然放電するための抵抗であり、コンデンサ２４と並列に接続される。ただし、サブモジュール７が通常動作しているときの損失をできるだけ小さくする必要があるため、抵抗２９の抵抗値は高く設定されている。
【００４１】
各スイッチング素子２２Ａ，２２Ｂには、オン動作とオフ動作の両方を制御可能な自己消弧型のスイッチング素子が用いられる。スイッチング素子２２Ａ，２２Ｂは、例えば、ＩＧＢＴ（Insulated  Gate  Bipolar  Transistor）である。
【００４２】
制御回路２００は、ゲート制御部２１と、電圧検出部２７と、送受信部２８とを含む。なお、制御回路２００は、コンデンサ２４の電圧を用いて制御用の電源を生成する電源回路を有している。
【００４３】
ゲート制御部２１は、制御装置５０から受信した運転指令１５に従って動作する。ゲート制御部２１は、通常動作時（すなわち、入出力端子２６Ｐ，２６Ｎ間に零電圧または正電圧を出力する場合）には、スイッチング素子２２Ａ，２２Ｂの一方をオン状態とし、他方をオフ状態となるように制御を行なう。
【００４４】
スイッチング素子２２Ａがオン状態であり、スイッチング素子２２Ｂがオフ状態のとき、入出力端子２６Ｐ，２６Ｎ間にはコンデンサ２４の両端２４Ｐ，２４Ｎの間の電圧（以下、「セルキャパシタ電圧」とも称する。）が印加される。すなわち、サブモジュール７の出力電圧はセルキャパシタ電圧となる。逆に、スイッチング素子２２Ａがオフ状態であり、スイッチング素子２２Ｂがオン状態のとき、入出力端子２６Ｐ，２６Ｎ間は０Ｖとなる。すなわち、サブモジュール７の出力電圧は零電圧となる。
【００４５】
このように、図３に示すサブモジュール７は、スイッチング素子２２Ａ，２２Ｂを交互にオン状態とすることによって、零電圧またはコンデンサ２４の電圧に依存した正電圧（すなわち、セルキャパシタ電圧）を出力することができる。ダイオード２３Ａ，２３Ｂは、スイッチング素子２２Ａ，２２Ｂに逆方向電圧が印加されたときの保護のために設けられている。
【００４６】
一方、制御装置５０は、アーム電流の過電流を検出した場合、ゲートブロック（すなわち、スイッチング素子のオフ）指令を送受信部２８に送信する。ゲート制御部２１は、ゲートブロック指令を送受信部２８を介して受け付けると、回路保護のためにスイッチング素子２２Ａ，２２Ｂの両方をオフにする。この結果、例えば、交流系統８０の地絡事故の場合に、スイッチング素子２２Ａ，２２Ｂを保護することができる。
【００４７】
電圧検出部２７は、コンデンサ２４の電圧（すなわち、セルキャパシタ電圧）を検出する。送受信部２８は、制御装置５０から受信した運転指令１５をゲート制御部２１に伝達するとともに、電圧検出部２７によって検出されたセルキャパシタ電圧を表す信号１７を制御装置５０に送信する。
【００４８】
上記のゲート制御部２１、電圧検出部２７、および送受信部２８は、専用回路によって構成してもよいし、ＦＰＧＡ（Field  Programmable  Gate  Array）などを利用して構成してもよい。
【００４９】
＜制御装置のハードウェア構成＞
図４は、実施の形態１に従う制御装置５０のハードウェア構成の一例を示す図である。図４を参照して、出制御装置５０は、補助変成器５１と、ＡＤ（Analog  to  Digital）変換部５２と、演算処理部７０とを含む。
【００５０】
補助変成器５１は、各検出器からの電気量を取り込み、内部回路での信号処理に適した電圧信号に変換して出力する。ＡＤ変換部５２は、補助変成器５１から出力される電圧信号を取り込んでディジタルデータに変換する。具体的には、ＡＤ変換部５２は、アナログフィルタと、サンプルホールド回路と、マルチプレクサと、ＡＤ変換器とを含む。
【００５１】
アナログフィルタは、補助変成器５１から出力される電圧信号から高周波のノイズ成分を除去する。サンプルホールド回路は、アナログフィルタから出力される信号を予め定められたサンプリング周期でサンプリングする。マルチプレクサは、演算処理部７０から入力されるタイミング信号に基づいて、サンプルホールド回路から入力される信号を時系列で順次切り替えてＡＤ変換器に入力する。ＡＤ変換器は、マルチプレクサから入力される信号をアナログデータからディジタルデータに変換する。ＡＤ変換器は、ディジタル変換した信号（すなわち、ディジタルデータ）を演算処理部７０へ出力する。
【００５２】
演算処理部７０は、ＣＰＵ（Central  Processing  Unit）７２と、ＲＯＭ７３と、ＲＡＭ７４と、ＤＩ（digital  input）回路７５と、ＤＯ（digital  output）回路７６と、入力インターフェイス（Ｉ／Ｆ）７７と、通信インターフェイス（Ｉ／Ｆ）７８とを含む。これらは、バス７１で結合されている。
【００５３】
ＣＰＵ７２は、ＲＯＭ７３に格納されたプログラムを読み出して実行することによって、制御装置５０の動作を制御する。なお、ＲＯＭ７３には、ＣＰＵ７２によって用いられる各種情報が格納されている。ＣＰＵ７２は、たとえば、マイクロプロセッサである。なお、当該ハードウェアは、ＣＰＵ以外のＦＰＧＡ（Field  Programmable  Gate  Array）、ＡＳＩＣ（Application  Specific  Integrated  Circuit）およびその他の演算機能を有する回路などであってもよい。
【００５４】
ＣＰＵ７２は、バス７１を介して、ＡＤ変換部５２からディジタルデータを取り込む。ＣＰＵ７２は、ＲＯＭ７３に格納されているプログラムに従って、取り込んだディジタルデータを用いて制御演算を実行する。
【００５５】
ＣＰＵ７２は、制御演算結果に基づいて、ＤＯ回路７６を介して、外部に制御指令を出力する。また、ＣＰＵ７２は、ＤＩ回路７５を介して、その制御指令に対する応答を受け取る。入力インターフェイス７７は、典型的には、各種ボタン等であり、系統運用者からの各種設定操作を受け付ける。また、ＣＰＵ７２は、通信インターフェイス７８を介して、他の装置（中央制御装置９０等）と各種情報を送受信する。
【００５６】
中央制御装置９０のハードウェア構成は、例えば、制御装置５０のハードウェア構成と同様であってもよい。典型的には、制御装置５０および中央制御装置９０は、ディジタル保護制御装置として構成されている。
【００５７】
＜コンデンサの放電＞
図５は、実施の形態１に従うコンデンサ２４の放電経路を説明するための図である。ここでは、中央制御装置９０の指示によって、交流遮断器１２が開放し、放電スイッチ３２がオン状態であるものとする。また、電力変換回路２の各サブモジュール７は停止状態、すなわち、スイッチング素子２２Ａ，２２Ｂがオフ状態であるものとする。また、説明の容易化のため、Ｕ相のレグ回路４ｕにおける放電経路を代表として説明する。
【００５８】
制御装置５０は、中央制御装置９０から各サブモジュール７のコンデンサ２４の放電開始指令を受信する。制御装置５０は、放電開始指令に従って、Ｎ個のサブモジュール７内のコンデンサ２４が放電されるように当該サブモジュール７を動作させる。
【００５９】
具体的には、制御装置５０は、レグ回路４ｕに含まれる各サブモジュール７のうち、Ｎ個のサブモジュール７を選択する。図５の例では、上アーム５および下アーム６の各々からＮａ個のサブモジュール７を選択することで、レグ回路４ｕ全体としてＮ個のサブモジュール７が選択されている。なお、Ｎ＝２Ｎａである。
【００６０】
制御装置５０は、Ｎ個のサブモジュール７内のコンデンサ２４が放電されるように当該サブモジュール７のスイッチング回路２０を駆動させる。詳細には、制御装置５０は、Ｎ個のサブモジュール７のスイッチング素子２２Ａをオン、スイッチング素子２２Ｂをオフにする。図５の例では、上アーム５および下アーム６の各々におけるＮａ個のサブモジュール７のスイッチング素子２２Ａがオン状態となっている。この場合、Ｎ個のサブモジュール７においては、コンデンサ２４の電荷がスイッチング素子２２Ａを介して流れていく。Ｎ個のサブモジュール７の各々の出力電圧はセルキャパシタ電圧である。
【００６１】
一方、選択されなかった２Ｎｂ個のサブモジュール７においては、スイッチング素子２２Ａ，２２Ｂがオフのままである。そのため、２Ｎｂ個のサブモジュール７においては、Ｎ個のサブモジュール７から流れ出た電荷がダイオード２３Ｂを介して流れていく。２Ｎｂ個のサブモジュール７の各々の出力電圧は零電圧である。
【００６２】
このことから、図５の矢印が示すように、Ｎ個のサブモジュール７の各々におけるコンデンサ２４の電荷は、電力変換装置１００の外部設備である放電回路３０を介してグランドへ放電される。典型的には、コンデンサ２４の電荷による放電電流は、下アーム６、上アーム５、放電回路３０Ｐ、グランドの経路で流れる。
【００６３】
図５の例では、上アーム５および下アーム６の各々からＮａ個のサブモジュール７を選択することで、レグ回路４ｕ全体としてＮ個のサブモジュール７を選択する構成について説明したが、当該構成に限られない。例えば、制御装置５０は、上アーム５のみからＮ個のサブモジュール７を選択してもよいし、下アーム６のみからＮ個のサブモジュール７を選択してもよい。すなわち、制御装置５０は、レグ回路４ｕに含まれる複数のサブモジュール７の中からＮ個のサブモジュール７を選択する構成であればよい。
【００６４】
レグ回路４ｕと同様にレグ回路４ｖ，４ｗにおいても、Ｎ個のサブモジュール７が選択され、当該選択された各サブモジュール７のコンデンサ２４の放電が行なわれる。
【００６５】
次に、レグ回路４ｕに含まれる複数のサブモジュール７のうち、コンデンサ２４を放電するように動作させるサブモジュール７の個数（すなわち、Ｎ個）の設定方式について説明する。
【００６６】
コンデンサ２４を放電する場合、レグ回路４ｕの出力電圧Ｖｕは、レグ回路４ｕに含まれる各サブモジュール７の出力電圧の和である。上述したように、動作させたサブモジュール７の出力電圧はセルキャパシタ電圧であり、動作させていないサブモジュール７の出力電圧は零電圧である。そのため、出力電圧Ｖｕは、動作させたサブモジュール７の出力電圧の和に相当する。
【００６７】
出力電圧Ｖｕが過大である場合、電力変換回路２、直流線路１４に設けられたリアクトル１８Ｐ，１８Ｎ等の機器が損傷する。そのため、これらの機器の絶縁設計を考慮して、出力電圧Ｖｕが閾値Ｖｔｈ未満となるように、動作させるサブモジュール７の数を設定する必要がある。
【００６８】
また、出力電圧Ｖｕが直流線路１４の線間電圧（以下、「直流線間電圧」とも称する。）未満である場合、直流線路１４から電力変換回路２側に電流が流れ込む。電流が流れ込むことにより、サブモジュール７内の素子が損傷する可能性がある場合には、出力電圧Ｖｕが直流線間電圧Ｖｄｃ以上となるように、動作させるサブモジュール７の数を設定することが好ましい。ただし、直流線間電圧Ｖｄｃは閾値Ｖｔｈよりも小さい。
【００６９】
直流線間電圧Ｖｄｃは、直流電圧検出器１１Ａにより検出される高電位側直流端子Ｎｐの直流電圧値Ｖｄｃｐから、直流電圧検出器１１Ｂにより検出される低電位側直流端子Ｎｎの直流電圧値Ｖｄｃｎを減算することで算出される（すなわち、Ｖｄｃ＝Ｖｄｃｐ−Ｖｄｃｎ）。なお、直流線間電圧Ｖｄｃは、系統条件を変更しない限り概ね既知である。そのため、予めＲＯＭ７３、ＲＡＭ７４等に記憶された既知の直流線間電圧Ｖｄｃを用いてもよい。
【００７０】
このように、例えば、制御装置５０は、レグ回路４ｕの出力電圧Ｖｕが直流線間電圧Ｖｄｃ以上かつ閾値Ｖｔｈ未満となるように、動作させるサブモジュール７の個数であるＮを設定する。
【００７１】
次に、最初に選択したＮ個のサブモジュール７を動作させた後の制御装置５０の処理について説明する。
【００７２】
最初に選択したＮ個のサブモジュール７の各々のコンデンサ２４の放電を開始すると、出力電圧Ｖｕは徐々に低下していく。そのため、制御装置５０は、出力電圧Ｖｕが直流線間電圧Ｖｄｃ以上かつ閾値Ｖｔｈ未満との条件を満たすように、未選択のサブモジュール７（例えば、２Ｎｂ個のサブモジュール７）の中から、動作させるサブモジュール７を随時追加することが好ましい。
【００７３】
なお、各サブモジュール７の制御回路２００は、コンデンサ２４の電圧（すなわち、セルキャパシタ電圧）を用いて制御用の電源を生成しているため、コンデンサ２４が放電されてセルキャパシタ電圧が低下すると、制御回路２００は動作できなくなる。したがって、サブモジュール７は、制御装置５０と通信できず、また、スイッチング素子２２Ａ，２２Ｂの制御もできなくなる。これにより、スイッチング素子２２Ａ，２２Ｂはオフ状態となるため、制御装置５０と通信不能になったサブモジュール７では、電荷がダイオード２３Ｂを介して流れていく。
【００７４】
制御装置５０は、コンデンサ２４を放電するように動作させるサブモジュール７を随時追加することで、レグ回路４ｕの各サブモジュール７のコンデンサ２４を放電する。なお、制御装置５０とサブモジュール７とが通信不能になった時点で、当該サブモジュール７のコンデンサ２４に残っている電荷は、抵抗２９により自然に放電される。
【００７５】
直流線路１４から電力変換回路２側に流れ込む電流による、サブモジュール７内の素子の損傷を考慮しなくてもよい場合には、動作させるサブモジュール７を随時追加する構成ではなく、例えば、最初に選択したＮ個のサブモジュール７と通信不能になってから、新たな他のＮ個のサブモジュール７を動作させる構成であってもよい。
【００７６】
コンデンサ２４の放電方式の他の例について説明する。具体的には、制御装置５０は、一定時間ごとに、Ｎ個のサブモジュール７を含むサブモジュール群と、他のＮ個のサブモジュール７を含む他のサブモジュール群とを交互に動作させることにより、各サブモジュール群に含まれるコンデンサ２４を放電する。
【００７７】
ここで、説明の容易化のため、レグ回路４ｕには２Ｎ個のサブモジュール７が含まれているものとする。また、第１サブモジュール群はＮ個のサブモジュール７を含み、第２サブモジュール群は他のＮ個のサブモジュール７を含むものとする。
【００７８】
この場合、制御装置５０は、まず、第１サブモジュール群に含まれる各サブモジュール７のスイッチング素子２２Ａをオン、スイッチング素子２２Ｂをオフにする。このとき、第２サブモジュール群に含まれる各サブモジュール７のスイッチング素子２２Ａ，２２Ｂはオフ状態である。これにより、第１サブモジュール群に含まれる各コンデンサ２４が放電される。
【００７９】
次に、制御装置５０は、第１サブモジュール群に含まれる各サブモジュール７のスイッチング素子２２Ａ，２２Ｂをオフにし、第２サブモジュール群に含まれる各サブモジュール７のスイッチング素子２２Ａをオン、スイッチング素子２２Ｂをオフにする。これにより、第２サブモジュール群に含まれる各コンデンサ２４が放電される。
【００８０】
制御装置５０は、一定間隔で周期的に、第１サブモジュール群に含まれる各サブモジュール７のスイッチング素子２２Ａと、第２サブモジュール群に含まれる各サブモジュール７のスイッチング素子２２Ａとを交互に駆動（すなわち、オン）する。これにより、第１サブモジュール群に含まれる各コンデンサ２４の放電と、第２サブモジュール群に含まれる各コンデンサ２４の放電とが交互に行われる。
【００８１】
上記構成によると、各サブモジュール７のスイッチング素子が頻繁にスイッチングされることになるため、スイッチング損失によりコンデンサ２４の放電が促進され、放電時間を短くすることができる。
【００８２】
なお、レグ回路４ｕの各サブモジュール７を、３つ以上のサブモジュール群に振り分けた場合であっても同様である。具体的には、任意の順で、各サブモジュール群に含まれるスイッチング素子が交互に駆動される。
【００８３】
＜処理手順＞
図６は、実施の形態１に従う制御装置５０の処理手順の一例を説明するための図である。典型的には、以下の各ステップは、制御装置５０の演算処理部７０によって実行される。なお、制御装置５０は、各サブモジュール７から受信する信号１７に基づいて、レグ回路４の出力電圧を常時監視しているものとする。
【００８４】
図６を参照して、制御装置５０は、中央制御装置９０からコンデンサ２４の放電開始指令を受信する（ステップＳ１０）。ここで、中央制御装置９０は、交流遮断器１２を開放させ、放電回路３０の放電スイッチ３２を閉成させた後に、放電開始指令を制御装置５０に送信する。そのため、放電開始指令が受信された時点においては、交流遮断器１２が開放され、放電回路３０の放電スイッチ３２が閉じられた状態である。典型的には、放電開始指令は、電力変換回路２の保守点検時に制御装置５０に送信される。
【００８５】
制御装置５０は、放電開始指令を受信すると、コンデンサ２４を放電するように動作させるサブモジュール７の個数Ｎを設定する（ステップＳ１２）。例えば、制御装置５０は、各サブモジュール７の出力電圧の和が閾値Ｖｔｈ未満となるように、動作させるサブモジュール７の個数Ｎを設定する。
【００８６】
制御装置５０は、レグ回路４に含まれる各サブモジュール７の中から、Ｎ個のサブモジュール７を選択する（ステップＳ１４）。具体的には、制御装置５０は、レグ回路４ｕ〜４ｗの各々について、当該レグ回路に含まれる各サブモジュール７の中からＮ個のサブモジュール７を選択する。
【００８７】
制御装置５０は、選択した各サブモジュール７内のコンデンサ２４が放電されるように、各サブモジュール７を動作させる（ステップＳ１６）。具体的には、制御装置５０は、選択した各サブモジュール７のスイッチング素子２２Ａをオン、スイッチング素子２２Ｂをオフにすることにより、放電回路３０を介して、当該各サブモジュール７のコンデンサ２４を放電する。
【００８８】
制御装置５０は、ステップＳ１２で選択したＮ個のサブモジュール７以外の他のサブモジュール７を動作させるか否かを判断する（ステップＳ１８）。ある局面では、制御装置５０は、ステップＳ１４で選択したＮ個のサブモジュール７と通信不能になった場合に、他のサブモジュール７を動作させると判断する。他の局面では、制御装置５０は、ステップＳ１６においてＮ個のサブモジュール７を動作させてから一定時間が経過した場合に、他のサブモジュール７を動作させると判断する。
【００８９】
他のサブモジュール７を動作させない場合（ステップＳ１８においてＮＯ）、制御装置５０はステップＳ１８の処理を繰り返す。他のサブモジュール７を動作させる場合（ステップＳ１８においてＹＥＳ）、制御装置５０は、レグ回路４に含まれるすべてのサブモジュール７と通信不能になったか否かを判断する（ステップＳ２０）。
【００９０】
すべてのサブモジュール７と通信不能になった場合（ステップＳ２０においてＹＥＳ）、制御装置５０は処理を終了する。この場合、各サブモジュール７内において、抵抗２９によるコンデンサ２４の自然放電が行なわれる。そうではない場合（ステップＳ２０においてＮＯ）、制御装置５０は、ステップＳ１４に戻って、前回とは異なるＮ個のサブモジュール７を選択し、ステップＳ１６において当該選択したＮ個のサブモジュール７を動作させる。
【００９１】
上記のように、制御装置５０は、すべてのサブモジュール７と通信不能になるまで、ステップＳ１４〜Ｓ１８の処理を繰り返し実行することにより、各コンデンサ２４を放電させる。
【００９２】
上記フローチャートでは、動作させるサブモジュール７を随時追加する構成については言及していないが、当該構成を採用する場合には制御装置５０は次のような処理を実行する。例えば、レグ回路４ｕの場合について説明する。
【００９３】
制御装置５０は、ステップＳ１０〜Ｓ１６までの処理を実行した後、出力電圧Ｖｕが直流線間電圧Ｖｄｃよりも一定値だけ大きい閾値Ｖｄｃｘ未満になったか否かを判断する。当該一定値は、出力電圧Ｖｕが直流線間電圧Ｖｄｃ未満にならないようにするためのマージンである。制御装置５０は、出力電圧Ｖｕが閾値Ｖｄｃｘ未満であると判断した場合、出力電圧Ｖｕが閾値Ｖｄｃｘ以上かつ閾値Ｖｔｈ未満になるように、他のサブモジュール７をさらに動作させる。ただし、Ｖｄｃ＜Ｖｄｃｘ＜Ｖｔｈである。
【００９４】
このように、制御装置５０は、出力電圧Ｖｕが閾値Ｖｄｃｘ以上かつ閾値Ｖｔｈ未満との条件を満たしつつ、すべてのサブモジュール７と通信不能になるまで、サブモジュール７を随時追加していくことにより、各コンデンサ２４を放電させる。
【００９５】
＜機能構成＞
図７は、実施の形態１に従う制御装置５０の機能構成を示す模式図である。図７を参照して、制御装置５０は、セルキャパシタ電圧受信部１５１と、設定部１５３と、指令部１５５とを含む。典型的には、これらの各機能は、演算処理部７０のＣＰＵ７２がＲＯＭ７３に格納されたプログラムを実行することによって実現される。なお、これらの機能の一部または全部は専用の回路を用いることによって実現されるように構成されていてもよい。
【００９６】
セルキャパシタ電圧受信部１５１は、各サブモジュール７から、当該サブモジュールに設けられたコンデンサ２４のセルキャパシタ電圧を表す信号１７を受信する。
【００９７】
設定部１５３は、各サブモジュール７から受信した各信号１７に基づいて、レグ回路４に含まれる各サブモジュール７の出力電圧の和（すなわち、レグ回路４の出力電圧）を算出する。ある局面では、設定部１５３は、レグ回路４の出力電圧が閾値Ｖｔｈ未満となるように、レグ回路４に含まれる各サブモジュール７の中から、コンデンサ２４を放電するように動作させるサブモジュール７の個数Ｎを設定する。他の局面では、設定部１５３は、レグ回路の出力電圧が閾値Ｖｔｈ未満かつ直流線間電圧Ｖｄｃ以上になるように当該個数Ｎを設定する。
【００９８】
指令部１５５は、レグ回路４に含まれる各サブモジュール７の中から少なくとも１つ（例えば、Ｎ個）のサブモジュール７を選択する。指令部１５５は、中央制御装置９０からの放電開始指令を受信した場合、放電回路３０を介してＮ個のサブモジュール７内のコンデンサ２４が放電されるように、Ｎ個のサブモジュール７のスイッチング回路２０を駆動させる。具体的には、指令部１５５は、Ｎ個のサブモジュール７に運転指令１５を送信することにより、当該駆動を実行させる。
【００９９】
ある局面では、指令部１５５は、Ｎ個のサブモジュール７と通信不能になった場合に、他のＮ個のサブモジュール７を選択し、他のＮ個のサブモジュール７内のコンデンサ２４が放電されるように、他のＮ個のサブモジュール７をのスイッチング回路２０を駆動させる。例えば、指令部１５５は、サブモジュール７からセルキャパシタ電圧が受信されなくなった場合に、当該サブモジュール７と通信不能になったと判断する。
【０１００】
他の局面では、指令部１５５は、Ｎ個のサブモジュール７と、他のＮ個のサブモジュール７とを交互に動作させる。具体的には、指令部１５５は、一定周期で、Ｎ個のサブモジュール７のスイッチング素子２２Ａと、他のＮ個のサブモジュール７のスイッチング素子２２Ａとを交互に駆動させる。これにより、放電回路３０を介して、Ｎ個のサブモジュール７および他のＮ個のサブモジュール７の各々のコンデンサ２４が放電される。
【０１０１】
さらに他の局面では、指令部１５５は、レグ回路４の出力電圧が閾値Ｖｄｃｘ以上かつ閾値Ｖｔｈ未満となるように、動作させるサブモジュール７を随時追加して、当該追加したサブモジュール７を動作させる。
【０１０２】
＜利点＞
実施の形態１によると、放電機構を設けていない既存のサブモジュールであっても、サブモジュール内のコンデンサの放電を効率よく行なうことができる。また、サブモジュール内に放電機構を設ける必要がないため、サブモジュールが大型化することもない。
【０１０３】
実施の形態２．
実施の形態１では、制御装置５０およびサブモジュール７の通信不能後においては、コンデンサ２４の電荷は自然放電される構成について説明した。実施の形態２では、制御装置５０と各サブモジュール７とが通信不能になった場合であっても、サイリスタを用いて、コンデンサ２４の電荷を放電回路３０を介して放電する構成について説明する。
【０１０４】
実施の形態２では、サブモジュール内にサイリスタを設ける点で、実施の形態１と異なる。実施の形態２の全体構成、電力変換回路２の構成、制御装置５０のハードウェア構成は、実施の形態１の当該構成と同様である。
【０１０５】
図８は、実施の形態２に従うサブモジュールの一例を示す回路図である。図８を参照して、サブモジュール７Ａは、図３に示すサブモジュール７のスイッチング回路２０を、スイッチング回路２０Ａに置き換えたものである。スイッチング回路２０Ａは、スイッチング回路２０において、サイリスタ４１をスイッチング素子２２Ａと並列接続したものである。
【０１０６】
サイリスタ４１のスイッチング制御は、ゲート制御部２１によって実行される。サブモジュール７Ａの他の構成については、図３に示すサブモジュール７の構成と同様であるため、その詳細な説明は繰り返さない。
【０１０７】
図９は、実施の形態２に従うコンデンサ２４の放電経路を説明するための図である。図５と同様に、電力変換回路２の各サブモジュール７Ａは停止し、交流遮断器１２が開放し、放電スイッチ３２がオン状態であるものとする。また、説明の容易化のため、Ｕ相のレグ回路４ｕにおける放電経路を代表として説明する。
【０１０８】
図９を参照して、制御装置５０は、中央制御装置９０からの放電開始指令に従って、Ｎ個のサブモジュール７Ａの各々のコンデンサ２４が放電されるように、当該サブモジュール７Ａを動作させる。図９の例では、上アーム５および下アーム６の各々からＮａ個のサブモジュール７Ａを選択することで、レグ回路４ｕ全体としてＮ個のサブモジュール７Ａが選択されている。
【０１０９】
制御装置５０は、Ｎ個のサブモジュール７Ａ内のコンデンサ２４が放電されるように当該サブモジュール７Ａのスイッチング回路２０Ａを駆動させる。具体的には、制御装置５０は、Ｎ個のサブモジュール７Ａのサイリスタ４１をオン、スイッチング素子２２Ａ，２２Ｂをオフにする。この場合、Ｎ個のサブモジュール７Ａにおいては、コンデンサ２４の電荷はサイリスタ４１を介して流れていく。
【０１１０】
一方、選択されなかった２Ｎｂ個のサブモジュール７Ａにおいては、サイリスタ４１、スイッチング素子２２Ａ，２２Ｂがオフのままであるため、電荷はダイオード２３Ｂを介して流れていく。そのため、図９の矢印が示すように、Ｎ個のサブモジュール７Ａの各々のコンデンサ２４の電荷は、電力変換装置１００の外部設備である放電回路３０を介してグランドへ放電される。
【０１１１】
このように、実施の形態２では、コンデンサ２４が放電されるサブモジュール７Ａにおいては、サイリスタ４１がオンにされる。
【０１１２】
サイリスタ４１は、ゲート電流を流すとアノードおよびカソード間が導通（すなわち、オン）するスイッチング素子であり、オンしている場合には一方向にしか電流を流さない。また、サイリスタ４１は、一旦オンになると、ゲート電流が０になってもアノードおよびカソード間の電流がゼロになるまでオンのままである。
【０１１３】
実施の形態１では、サブモジュール７内のコンデンサ２４が放電されてセルキャパシタ電圧が低下すると、サブモジュール７と制御装置５０とが通信不能になるため、当該サブモジュール７のコンデンサ２４に残っている電荷は、抵抗２９により自然に放電されていた。
【０１１４】
しかし、実施の形態２では、一旦サイリスタ４１がオンになると、サブモジュール７Ａと制御装置５０とが通信不能になった後でも、コンデンサ２４が放電されている限り（すなわち、放電電流が流れている限り）サイリスタ４１はオン状態を維持する。そのため、サブモジュール７Ａと制御装置５０とが通信不能になった後でも、放電回路３０を介してコンデンサ２４の放電を行なうことができる。
【０１１５】
一方、サイリスタ４１が一旦オン状態になると、オフ状態に制御することができない。そのため、制御装置５０は、最初のＮ個のサブモジュール７Ａ内のコンデンサ２４の放電開始後においては、レグ回路４ｕの出力電圧Ｖｕが閾値Ｖｔｈ未満になるように他のサブモジュール７Ａのサイリスタ４１をさらに駆動させることで、当該他のサブモジュール７Ａのコンデンサ２４の放電を開始する。
【０１１６】
また、制御装置５０は、最初のＮ個のサブモジュール７Ａ内のコンデンサ２４の放電開始後においては、レグ回路４ｕの出力電圧Ｖｕが閾値Ｖｔｈ未満かつ直流線間電圧Ｖｄｃ以上になるように他のサブモジュール７Ａのサイリスタ４１をさらに駆動させることで、当該他のサブモジュール７Ａのコンデンサ２４の放電を開始してもよい。
【０１１７】
このように、実施の形態２では、制御装置５０は、コンデンサ２４を放電するように動作させるサブモジュール７Ａを随時追加することで、レグ回路４ｕの各サブモジュール７Ａのコンデンサ２４を放電する。そして、制御装置５０とサブモジュール７Ａとが通信不能になった後でも、当該サブモジュール７Ａのコンデンサ２４に残っている電荷は、放電回路３０を介して放電される。
【０１１８】
図１０は、実施の形態２に従う制御装置５０の処理手順の一例を説明するための図である。図１０を参照して、ステップＳ５０〜Ｓ５４の処理は、それぞれ図６に示すステップＳ１０〜Ｓ１４の処理と同様であるため、その詳細な説明は繰り返さない。
【０１１９】
制御装置５０は、選択した各サブモジュール７Ａ内のコンデンサ２４が放電されるように、各サブモジュール７Ａを動作させる（ステップＳ５６）。具体的には、制御装置５０は、選択した各サブモジュール７Ａのサイリスタ４１をオン、スイッチング素子２２Ａ，２２Ｂをオフにすることにより、放電回路３０を介して、当該各サブモジュール７Ａのコンデンサ２４を放電する。
【０１２０】
制御装置５０は、ステップＳ５２で選択したＮ個のサブモジュール７Ａ以外の他のサブモジュール７を動作させるか否かを判断する（ステップＳ５８）。具体的には、制御装置５０は、レグ回路４の出力電圧が直流線間電圧Ｖｄｃよりも一定値だけ大きい閾値Ｖｄｃｘ未満になった場合に、他のサブモジュール７を動作させると判断する。
【０１２１】
他のサブモジュール７Ａを動作させない場合（ステップＳ５８においてＮＯ）、制御装置５０はステップＳ５８の処理を繰り返す。他のサブモジュール７Ａを動作させる場合（ステップＳ５８においてＹＥＳ）、制御装置５０は、レグ回路４に含まれるすべてのサブモジュール７Ａと通信不能になったか否かを判断する（ステップＳ６０）。
【０１２２】
すべてのサブモジュール７Ａと通信不能になった場合（ステップＳ６０においてＹＥＳ）、制御装置５０は処理を終了する。この場合でも、各サブモジュール７Ａ内のサイリスタ４１を通って放電電流が放電回路３０へ流れ込むため、コンデンサ２４の放電が引き続き効率的に行なわれる。そうではない場合（ステップＳ６０においてＮＯ）、制御装置５０は、通信可能な他のサブモジュール７Ａのサイリスタ４１をオンにして（ステップＳ６２）、ステップＳ５８の処理を実行する。ステップＳ５８では、前回とは異なる他のサブモジュール７Ａを動作させるか否かが判断される。
【０１２３】
上記のように、制御装置５０は、すべてのサブモジュール７Ａと通信不能になるまで、ステップＳ５８，Ｓ６２の処理を繰り返し実行することにより、各コンデンサ２４を放電させる。
【０１２４】
＜機能構成＞
実施の形態２に従う制御装置５０は、図７に示す機能構成と同様に、セルキャパシタ電圧受信部１５１と、設定部１５３と、指令部１５５とを含む。実施の形態２のセルキャパシタ電圧受信部１５１と、設定部１５３とは、実施の形態１の当該構成と同様である。以下では、実施の形態２に従う指令部１５５の機能について説明する。
【０１２５】
指令部１５５は、レグ回路４に含まれる各サブモジュール７Ａの中から少なくとも１つ（例えば、Ｎ個）のサブモジュール７Ａを選択する。指令部１５５は、中央制御装置９０からの放電開始指令を受信した場合、放電回路３０を介して少なくとも１つのサブモジュール７Ａ内のコンデンサ２４が放電されるように、Ｎ個のサブモジュール７Ａのスイッチング回路２０Ａを駆動させる。具体的には、指令部１５５は、Ｎ個のサブモジュール７Ａのサイリスタ４１を駆動させる（すなわち、オンにする）。指令部１５５は、少なくとも１つのサブモジュール７Ａに運転指令１５を送信することにより、当該駆動を実行させる。
【０１２６】
ある局面では、指令部１５５は、少なくとも１つのサブモジュール７Ａ内のコンデンサ２４の放電開始後、レグ回路４に含まれる各サブモジュール７Ａの出力電圧の和（すなわち、レグ回路４の出力電圧）が閾値Ｖｔｈ未満となるように１以上の他のサブモジュール７Ａのサイリスタ４１をさらに駆動させる。これにより、放電回路３０を介して１以上の他のサブモジュール７Ａ内のコンデンサ２４が放電される。
【０１２７】
他の局面では、指令部１５５は、少なくとも１つのサブモジュール７Ａ内のコンデンサ２４の放電開始後、レグ回路４に含まれる各サブモジュール７Ａの出力電圧の和が閾値Ｖｔｈ未満かつ直流線間電圧Ｖｄｃ以上となるように、１以上の他のサブモジュール７Ａのサイリスタ４１をさらに駆動させる。これにより、放電回路３０を介して１以上の他のサブモジュール７Ａ内のコンデンサ２４が放電される。
【０１２８】
＜利点＞
実施の形態２によると、制御装置およびサブモジュールが通信不能になった後でも、外部の放電回路を介してコンデンサの放電が行なわれるため、放電時間を短くすることができる。また、実施の形態２では、サブモジュール内に抵抗等が最適化された放電回路を別途設ける必要がなく、サブモジュール内にサイリスタを追加するだけでよいため、既存の設備をできるだけ利用して、比較的容易に実現することができる。
【０１２９】
その他の実施の形態．
上述の実施の形態として例示した構成は、本発明の構成の一例であり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、一部を省略する等、変更して構成することも可能である。また、上述した実施の形態において、その他の実施の形態で説明した処理や構成を適宜採用して実施する場合であってもよい。
【０１３０】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した説明ではなく、請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【０１３１】
２  電力変換回路、４ｕ，４ｖ，４ｗ  レグ回路、５  上アーム、６  下アーム、７，７Ａ  サブモジュール、８Ａ，８Ｂ  リアクトル、９Ａ，９Ｂ  アーム電流検出器、１０  交流電圧検出器、１１Ａ，１１Ｂ  直流電圧検出器、１２  交流遮断器、１３  変圧器、１４  直流線路、１４Ｎ，１４Ｐ  直流送電線、１５，１５ｎｕ，１５ｎｖ，１５ｎｗ，１５ｐｕ，１５ｐｖ，１５ｐｗ  運転指令、１６  交流電流検出器、１７  信号、２０，２０Ａ  スイッチング回路、２１  ゲート制御部、２２Ａ，２２Ｂ  スイッチング素子、２３Ａ，２３Ｂ  ダイオード、２４  コンデンサ、２４Ｎ，２４Ｐ  両端、２６Ｎ，２６Ｐ  入出力端子、２７  電圧検出部、２８  送受信部、２９  抵抗、３０Ｎ，３０Ｐ  放電回路、３１Ｎ，３１Ｐ  放電抵抗、３２Ｎ，３２Ｐ  放電スイッチ、４１  サイリスタ、５０  制御装置、５１  補助変成器、５２  ＡＤ変換部、７０  演算処理部、７１  バス、７２  ＣＰＵ、７３  ＲＯＭ、７４  ＲＡＭ、７５  ＤＩ回路、７６  ＤＯ回路、７７  入力インターフェイス、７８  通信インターフェイス、８０  交流系統、９０  中央制御装置、１００  電力変換装置、１５１  セルキャパシタ電圧受信部、１５３  設定部、１５５  指令部、２００  制御回路。
【要約】
直流線路（１４）と交流系統（８０）との間で電力変換を行なう電力変換装置（１００）は、互いに直列接続された複数のサブモジュール（７）を含む電力変換回路（２）と、複数のサブモジュール（７）の各々を制御する制御装置（５０）とを備える。各サブモジュール（７）は、スイッチング回路（２０）と、スイッチング回路（２０）に並列接続されたコンデンサ（２４）とを含む。交流系統（８０）と電力変換回路（２）との間に設けられた遮断器（１２）が開放されている場合に、制御装置（５０）は、直流線路（１４）に接続された放電回路（３０）を介して複数のサブモジュール（７）のうちの少なくとも１つのサブモジュール（７）内のコンデンサ（２４）が放電されるように、少なくとも１つのサブモジュール（７）のスイッチング回路（２０）を駆動させる。【図１】
0006685477.tif 000002
【図２】
0006685477.tif 000003
【図３】
0006685477.tif 000004
【図４】
0006685477.tif 000005
【図５】
0006685477.tif 000006
【図６】
0006685477.tif 000007
【図７】
0006685477.tif 000008
【図８】
0006685477.tif 000009
【図９】
0006685477.tif 000010
【図１０】
0006685477.tif 000011