(57)【特許請求の範囲】
【請求項１】
第１の誘電体層と、
第２の誘電体層と、
前記第１の誘電体層と前記第２の誘電体層とを貼り合せ多層化する接着層と、
を備え、
前記第１の誘電体層と前記第２の誘電体層はそれぞれ両面金属張り基板からなり、回路がパターンニング形成され、
前記第１の誘電体層の空気側の面には、平面アンテナと高周波の第１のアナログ回路が形成され、
前記第１の誘電体層の前記接着層側の面には、全面を覆う第１のアナロググランドが形成され、
前記第１の誘電体層の内部には、前記空気側の面と前記接着層側の面のパターン間を電気的に接続するブラインドＶＩＡホールが形成され、
前記第２の誘電体層の空気側の面には、低周波の第２のアナログ回路とデジタル回路が形成され、
前記第２の誘電体層の接着層側の面には、第２のアナロググランドと、デジタルグランドとが形成され、
前記第２の誘電体層の内部には、前記空気側の面と前記接着層側の面のパターン間を電気的に接続するためのブラインドＶＩＡホールが形成され、
前記第１のアナロググランドは、前記第２のアナロググランドと全層を貫く貫通ＶＩＡホールによって電気的に直結され、
前記第１のアナロググランドは、前記第２のアナロググランドあるいはノイズフィルタを介して前記デジタルグランドと接続されていることを特徴とする多層基板回路モジュール。
【請求項２】
前記第１の誘電体層がテフロン系あるいはセラミック系基材から成り、前記第２の誘電体層がガラエポ系基材から成ることを特徴とする請求項１に記載の多層基板回路モジュール。
【請求項３】
前記第２の誘電体層が、更に内部で複数に細分化された多層基板構造を備えたことを特徴とする請求項１または請求項２に記載の多層基板回路モジュール。
【請求項４】
前記平面アンテナを除く第１のアナログ回路を覆う金属シールドケースが設けられ、
該金属シールドケースが電気的に前記第１のアナロググランドへＶＩＡホールを介して接続されていることを特徴とする請求項１から請求項３のいずれかに記載の多層基板回路モジュール。
【請求項５】
前記第１のアナログ回路にミリ波発振回路を含み、前記金属シールドケースが前記ミリ波発振回路を覆うように設けられたことを特徴とする請求項４に記載の多層基板回路モジュール。
【請求項６】
前記請求項５に記載の多層基板回路モジュールを備えた無線通信装置。
【請求項７】
前記平面アンテナを除く第１のアナログ回路は、電気的には空中に向けて開放されていることを特徴とする請求項１から請求項３のいずれかに記載の多層基板回路モジュール。
【請求項８】
前記請求項７に記載の多層基板回路モジュールを備えたレーダ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層基板回路モジュール、無線通信装置およびレーダ装置に関する。
【背景技術】
【０００２】
車の世界では、近年、衝突防止の目的で、ミリ波レーダモジュールが急速に普及している。これらのミリ波レーダモジュールの周波数帯としては、準ミリ波帯の２４ＧＨｚ帯からミリ波帯の７９ＧＨｚ帯が使われている。これらミリ波レーダの構成や原理は既に広く公知であり、これを、図９を用いて説明する。
【０００３】
現在の車載レーダ（ミリ波レーダ）の内部の回路基板は、例えば、非特許文献１の６ページの斜視図のようになっている。これを図９により具体的に説明すると、第１の基板（９０１）と、第２の基板（９０２）との２枚基板構成になっているのが一般的である。１枚に統合せずに２枚に分離している理由は幾つかあるが、最も大きな理由は、第１の基板（９０１）と第２の基板（９０２）では異なる材料が使われるためである。第１の基板（９０１）は、ミリ波アナログ回路用であり、ミリ波帯でもロスが少ないことを重視して、テフロン（登録商標）系かセラミック系の高価な特殊基板が使われる。第２の基板（９０２）は、低周波回路専用の基板であり、低コストを重視して、ガラエポ基板が使われる。
【０００４】
なお、以下では、高周波帯のレーダ装置や無線通信装置を構成する回路要素を分かりやすく識別するために、「ミリ波アナログ回路」「低周波アナログ回路」「デジタル回路」の３つの用語を用いて説明する。
【０００５】
ここで、「ミリ波」という用語は、高周波装置におけるＲＦ帯という意味で用い、例えば、６０ＧＨｚのようなミリ波帯は当然として、２４ＧＨｚのような準ミリ波帯から１２ＧＨｚのようなマイクロ波帯までを含んでいる。
【０００６】
「低周波」という用語は、高周波装置におけるＩＦ帯以下の周波数帯の意味で用い、直流から２ＧＨｚ程度の周波数範囲をいう。
【０００７】
ミリ波回路専用の第１の基板（９０１）の上では、発振回路（９６３）がミリ波信号を発生する。このミリ波信号の周波数を安定化させるために、その出力の一部が分周回路（９６９）とＰＬＬ回路（９７１）を介してフィードバックされる。発振出力は分岐部（９６５）で２分配され、その片方は、信号パターン（９６７）を介して、送信アンテナ（９６１）から電波放射される。遠くの障害物（９２５）に当たった反射波の一部は、受信アンテナ（９６２）に拾われる。ミキサ回路（９６６）は、この受信信号を分配されたもう一方の信号と比較し、その僅かな周波数、位相の差を出力線（９０３）から数十ｋＨｚ程度の低周波信号として出力する。
【０００８】
低周波回路専用の第２の基板（９０２）の上では、出力線（９０３）の低周波信号が、まず、アナログ低周波回路であるオペアンプ（９７２）で増幅されて、デジタル回路であるマイコン（９７３）に取り込まれる。第２の基板（９０２）の上には、他にも、例えば、電源回路（９７４）や、ＵＳＢ、ＣＡＮ等の通信回路（９７５）が搭載されている。
【０００９】
ところで、ミリ波回路専用の第１の基板（９０１）は、「アンテナ一体化多層基板モジュール」のコンセプトで設計されるのが一般的である。このコンセプトとしては、特許文献１の図１がその代表的なものである。図７は、上記特許文献１の図１を整理して描いたものである。
【００１０】
図７に示すように、「アンテナ一体化多層基板モジュール」は、第１の誘電体層（７１１）と第２の誘電体層（７１２）を接着層（７１３）により、挟んで貼り合わせて一体化した多層基板構造をしている。貼り合せ前の２つの誘電体層（７１１〜７１２）はそれぞれ両面銅張り基板であるため、これをパターンニングすることによって、合計４つのメタルパターン層（７２１〜７２４）が形成される。多層基板化後の片面にはミリ波アンテナ（７６１〜７６２）が構成され、反対側の面にはミリ波回路（７３２）が構成され、これら両者の間を貫通ＶＩＡホール（７１５）が接続している。
【００１１】
図７では、ミリ波アンテナ（７６１〜７６２）とミリ波回路（７３２）とが、多層基板内に隠れた共通グランド（７３０）を挟んで、異なる基板面に分離されている。図７では、このような構造とすることにより、基板サイズを小さく抑えること、信号干渉の問題に対応することを目的としている。
【００１２】
一般には、アンテナ（７６１〜７６２）の感度を向上させようとすると、例えば、非特許文献２のＦｉｇ．３やＦｉｇ．４のように基板面積が大型化してしまう場合が多い。そこで、図７では、アンテナ以外の回路（７３２）をアンテナが搭載されている基板の裏面に配置することにより、全体として小型化を実現している。
【００１３】
また、信号干渉については、例えば、ミリ波回路（７３２）の中でも特に電力が大きいローカル発振器（例えば、図９の９６３）の出力が漏洩し、本来の送信信号と混じって空中にスプリアス放射されてしまう現象が生じるが、図７では、共通グランド層（７３０）を使って、アンテナ（７６１〜７６２）に対してシールドを行って、信号干渉を防止している。
【００１４】
図７の考え方を図９に示すミリ波レーダのミリ波回路専用の第１の基板（９０１）に適用した場合の回路ブロック図を図８に示す。図８の中の４つの点線部（８２１〜８２４）は、図７の４つのメタルパターン層（７２１〜７２４）に対応している。第１のメタルパターン層（８２１）は、ミリ波アンテナ（８６１〜８６２）専用のパターン層であり、第２のメタルパターン層（８２２）は、共通グランド（８３０）専用のパターン層である。また、第３のメタルパターン層（８２３）は、電源配線専用のパターン層である。なお、電源配線層については、以下に説明する課題の解決には関係がないことから、他の図については、その記載を省略している。第４のメタルパターン層（８２４）はミリ波回路（７３２）専用のパターン層であり、ミリ波回路（７３２）専用のパターン層とミリ波アンテナ（８６１〜８６２）専用のパターン層の間は、前述のように貫通ＶＩＡホール（８１５）によって電気的接続に接続される。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特許第２８４０４９３号公報
【非特許文献】
【００１６】
【非特許文献１】Ｍａｒｉａ  Ｓ．  Ｇｒｅｃｏ，“Ａｕｔｏｍｏｔｉｖｅ  Ｒａｄａｒ”，２０１２  ＩＥＥＥ  Ｒａｄａｒ  Ｃｏｎｆｅｒｅｎｃｅ，Ｍａｙ  ７−１１，Ａｔｌａｎｔａ、インターネット＜URL：http://www.iet.unipi.it/m.greco/esami_lab/Radar/automotive_radar.pdf＞
【非特許文献２】Ｍａｒｔｉｎ  Ｓｃｈｎｅｉｄｅｒ，“Ａｕｔｏｍｏｔｉｖｅ  Ｒａｄａｒ−Ｓｔａｔｕｓ  ａｎｄ  Ｔｒｅｎｄｓ”，ＧｅＭｉＣ  ２００５、インターネット＜URL：https://duepublico.uni-duisburg-essen.de/servlets/DerivateServlet/Derivate-14581/Paper/5_3.pdf＞
【発明の概要】
【発明が解決しようとする課題】
【００１７】
ところで、近年、特に、２４ＧＨｚ帯の自動車レーダの世界においては、２つの変化が進行している。現在進行している第１の変化は、ミリ波回路専用の第１の基板（９０１）の上で、ミリ波回路（７３２）に急速な１チップ集積化が進行して、その占有面積が縮小していることである。そのため、図７のままでは、片面（７２１）のアンテナ（７６１〜７６２）の面積が著しく大きいのに対して、他面（７２４）のミリ波回路（７３２）の面積が著しく小さいため、無駄なデッドスペースが生じて最適ではなくってきている。
【００１８】
現在進行している第２の変化は、価格下落が急激に進み、例えば、２４ＧＨｚレーダは１〜３万円程度で入手可能になってきたことである。それに対して、図７では、局所的にミリ波回路専用の第１の基板（９０１）の低コスト化には貢献できるが、図９の装置全体を大きく見渡した低コスト化の観点が欠けており、限界があった。
【００１９】
ここで、図９の２枚基板構成を１枚基板に集積することを考えると、その断面構造は図５のようになる。図５に示すように、ミリ波アナログ回路（５３２）側のデッドスペースを埋めるようにして、低周波アナログ回路（５４２）やデジタル回路（５５２）が混載されている。図６は、図５の回路ブロック図であるが、第４のメタルパターン層（６２４）の上に、低周波アナログ回路であるオペアンプ（６７２）や、デジタル回路であるマイコン（６７３）、通信回路（６７５）、電源回路（６７４）が増えている。
【００２０】
ところが、この構造では３つの問題が生じる。第１の問題は、材料コストである。図５においては、ミリ波アンテナ（５６１〜５６２）やミリ波アナログ回路（５３２）が搭載されるため、第１の誘電体層（５１１）と第２の誘電体層（５１２）の両方とで、ミリ波帯でも低損失のテフロン系やセラミック系の高価な基板を使わなければならない。その結果、オペアンプ（６７２）やマイコン（６７３）、電源回路（６７４）、通信回路（６７５）までもが必然性もないのに、全て高価なミリ波回路用の基板に搭載されてしまうことになり、材料コスト的には極めて無駄な設計になる。
【００２１】
第２の問題は、ノイズの回り込みによる性能劣化である。「ミリ波アナログ回路」、「低周波アナログ回路」、「デジタル回路」は、お互いにノイズ源となる。その代表的なノイズの回り込みルートはグランドパターンであることはよく知られている。ところが、特許文献１に記載の「アンテナ一体化（多層基板）モジュール」構造では、このうち「ミリ波アナログ回路」によるノイズのみが考慮されていたため、基板内には、不安定な共通グランド（６３０）が１層あるだけで、これが、貫通ＶＩＡホール（６１５）を通して全てのメタルパターン層（６２１〜６２４）で共有されている。そのため、ノイズの回り込みを効果的に防ぐことができなかった。
【００２２】
第３の問題は、貫通ＶＩＡホールしか使わないことによる、配線自由度の低さである。全層を貫く貫通ＶＩＡホール（６１５）は、製造コストが安いものの、配線したい層とは無関係な層にまで露出してしまう。そのため、広いスペースを占有するアンテナ（５６１〜５６２、６６１〜６６２）のエリアには、ほとんど形成することができない。しかしながら、一般的なミリ波レーダ装置では、このアンテナ（５６１〜５６２、６６１〜６６２）が基板の片面全部をほぼ占有するぐらいに面積が大きいため、結果的に、多層基板構造（図５）全体では、ごく少数の貫通ＶＩＡホール（５１５、６１５）しか形成できない。このようなごく少数の貫通ＶＩＡホール（５１５、６１５）だけで全ての部品（５３２、５４２、５５２）の配線を遣り繰りするのは、極めて困難である。
【００２３】
そこで、本発明は、上述の課題に鑑みてなされたものであり、ミリ波アンテナ、ミリ波アナログ回路、低周波アナログ回路、デジタル回路が混在するモジュールにおいて、材料コスト、製造コストを抑えつつ、ノイズの回り込みを抑制して、１枚の多層基板上に全てを一体集積化する多層基板回路モジュールを提供する。
【課題を解決するための手段】
【００２４】
形態１；本発明の１またはそれ以上の実施形態は、第１の誘電体層と、第２の誘電体層と、前記第１の誘電体層と前記第２の誘電体層とを貼り合せ多層化する接着層と、を備え、前記第１の誘電体層と前記第２の誘電体層はそれぞれ両面金属張り基板からなり、回路がパターンニング形成され、前記第１の誘電体層の空気側の面には、平面アンテナと高周波の第１のアナログ回路が形成され、前記第１の誘電体層の前記接着層側の面には、全面を覆う第１のアナロググランドが形成され、前記第１の誘電体層の内部には、前記空気側の面と前記接着層側の面のパターン間を電気的に接続するブラインドＶＩＡホールが形成され、前記第２の誘電体層の空気側の面には、低周波の第２のアナログ回路とデジタル回路が形成され、前記第２の誘電体層の接着層側の面には、第２のアナロググランドと、デジタルグランドとが形成され、前記第２の誘電体層の内部には、前記空気側の面と前記接着層側の面のパターン間を電気的に接続するためのブラインドＶＩＡホールが形成され、前記第１のアナロググランドは、前記第２のアナロググランドと全層を貫く貫通ＶＩＡホールによって電気的に直結され、前記第１のアナロググランドは、前記第２のアナロググランドあるいはノイズフィルタを介して前記デジタルグランドと接続されていることを特徴とする多層基板回路モジュールを提案している。
【００２５】
形態２；本発明の１またはそれ以上の実施形態は、前記第１の誘電体層がテフロン系あるいはセラミック系基材から成り、前記第２の誘電体層がガラエポ系基材から成る多層基板回路モジュールを提案している。
【００２６】
形態３；本発明の１またはそれ以上の実施形態は、前記第２の誘電体層が、更に内部で複数に細分化された多層基板構造を備えた多層基板回路モジュールを提案している。
【００２７】
形態４；本発明の１またはそれ以上の実施形態は、前記平面アンテナを除く第１のアナログ回路を覆う金属シールドケースが設けられ、該金属シールドケースが電気的に前記第１のアナロググランドへＶＩＡホールを介して接続されている多層基板回路モジュールを提案している。
【００２８】
形態５；本発明の１またはそれ以上の実施形態は、前記第１のアナログ回路にミリ波発振回路を含み、前記金属シールドケースが前記ミリ波発振回路を覆うように設けられた多層基板回路モジュールを提案している。
【００２９】
形態６；本発明の１またはそれ以上の実施形態は、形態５の多層基板回路モジュールを備えた無線通信装置を提案している。
【００３０】
形態７；本発明の１またはそれ以上の実施形態は、前記平面アンテナを除く第１のアナログ回路は、電気的には空中に向けて開放されている多層基板回路モジュールを提案している。
【００３１】
形態８；本発明の１またはそれ以上の実施形態は、形態７の多層基板回路モジュールを備えたレーダ装置を提案している。
【発明の効果】
【００３２】
本発明の１またはそれ以上の実施形態によれば、ミリ波アンテナ、ミリ波アナログ回路、低周波アナログ回路、デジタル回路が混在するモジュールにおいて、材料コスト、製造コストを抑えつつ、ノイズの回り込みを抑制して、１枚の多層基板上に全てを一体集積化できるという効果がある。
【図面の簡単な説明】
【００３３】
【図１】本発明の実施形態に係る多層基板回路モジュールの断面構造模式図である。
【図２】本発明の実施形態に係る多層基板回路モジュールの回路ブロック模式図である。
【図３】本発明の実施形態に係る多層基板回路モジュールの多層基板における各層の平面模式図である。
【図４】本発明の実施形態に係る多層基板回路モジュールの多層基板における製造工程模式図である。
【図５】関連技術の問題点を説明するための断面模式図である。
【図６】図５の回路ブロック模式図である。
【図７】関連技術の断面模式図である。
【図８】図７の回路ブロック模式図である。
【図９】一般的なレーダ装置の回路ブロック模式図である。
【発明を実施するための形態】
【００３４】
以下、本発明の実施形態について、図面を用いて、詳細に説明する。
なお、本実施形態における構成要素は適宜、既存の構成要素等との置き換えが可能であり、また、他の既存の構成要素との組合せを含む様々なバリエーションが可能である。したがって、本実施形態の記載をもって、特許請求の範囲に記載された発明の内容を限定するものではない。
【００３５】
＜実施形態＞
図１から図４を用いて、本発明の実施形態について、説明する。なお、以下では、本実施形態に係る多層基板回路モジュールをミリ波レーダに適用する場合を例にとって説明する。
【００３６】
本実施形態に係る多層基板回路モジュールの多層基板は、図１に示すように、第１の誘電体層（１１１）と、第２の誘電体層（１１２）と、第１の誘電体層（１１１）と第２の誘電体層（１１２）とを貼り合せ多層化する接着層（１１３）とから構成されている。
【００３７】
第１の誘電体層（１１１）と第２の誘電体層（１１２）はそれぞれ両面金属張り基板からなり、回路がパターンニング形成されている。第１の誘電体層（１１１）の空気側の面（１２１）には、平面アンテナと高周波の第１のアナログ回路が形成されている。
【００３８】
第１の誘電体層（１１１）の接着層側の面（１２２）には、全面を覆う第１のアナロググランドが形成され、第１の誘電体層（１１１）の内部には、空気側の面（１２１）と接着層側の面（１２２）のパターン間を電気的に接続するブラインドＶＩＡホールが適宜形成されている。
【００３９】
第２の誘電体層の空気側の面（１２４）には、低周波の第２のアナログ回路とデジタル回路が形成され、第２の誘電体層の接着層側の面（１２３）には、第２のアナロググランドと、デジタルグランドとが形成され、第２の誘電体層（１１２）の内部には、空気側の面（１２４）と接着層側の面（１２３）のパターン間を電気的に接続するためのブラインドＶＩＡホールが適宜形成されている。
【００４０】
第１のアナロググランド（１３１）は、第２のアナロググランド（１４１）と全層を貫く貫通ＶＩＡホール（１１５Ａ）によって電気的に直結され、第１のアナロググランド（１３１）は、第２のアナロググランド（１４１）あるいはノイズフィルタ（１１４）を介してデジタルグランド（１５１）と接続されている。
【００４１】
第１の誘電体層（１１１）は低ロスであるテフロン系やセラミック系等のミリ波用基板から成り、第２の誘電体層（１１２）は低コストであるガラエポ系基板から成り、これらは図４（ａ）のようにそれぞれ２つのメタルパターン層（１２１〜１２４）を有する両面銅張り基板である。
【００４２】
２つの誘電体層（１１１、１１２）は、まず、別々に、図４（ｂ）のようにＶＩＡホール（１１４）の形成処理とパターンの形成処理とが行われる。具体的には、第１の誘電体層（１１１）の片側のメタルパターン層（１２１）にミリ波アンテナ（１６１〜１６２）を含むパターンの形成処理がなされ、ＶＩＡホール（１１４）がミリ波アンテナ（１６１〜１６２）の形成されていないデッドスペースに形成される。
【００４３】
次に、図４（ｃ）のように接着層（１１３）を介して貼り合わせて一体多層化される。この結果、多層基板内に計４つのメタルパターン層（１２１〜１２４）が形成され、またＶＩＡホール（１１４）は接着層（１１３）により遮蔽されるため、非貫通のブラインドＶＩＡホール（１１４）へと変化する。
【００４４】
最後に、接着層（１１３）を含む全層（１１１〜１１３）を貫く貫通ＶＩＡホール（１１５Ｂ）が、同様に、ミリ波アンテナ（１６１〜１６２）間のデッドスペースに形成され、両表面に位置する２つのメタルパターン層（１２１、１２４）が電気的に接続される。
【００４５】
そして、これにより第２の誘電体層（１１２）にデジタル回路（１５２）及び低周波アナログ回路（１４２）を設けることができる。そのため、低ロス基材から成る第１の誘電体層（１１１）は、ミリ波回路専用の層となり、この両面のメタルパターン層（１２１〜１２２）だけで、ミリ波帯回路を完結することができる。
【００４６】
空気側の表層（１２１）は、図３（ａ）の平面図のように、従来通り、ほぼ全面をミリ波アンテナ（１６１〜１６２）が占有可能であり、設計の自由度が高い。この面には、例えば、ごく少数のミリ波ＩＣ（１３２）も搭載されるが、近年の１チップ化の流れを受けてその占有面積は小さい。
【００４７】
また、ミリ波アンテナ（１６１〜１６２）を構成する送信アンテナ（１６１）と受信アンテナ（１６２）とは、電磁干渉を避けるため互いに距離を離してレイアウトしなければならないため、図３（ａ）のように、両者の隙間にミリ波ＩＣ（１３２）を配置すれば、デッドスペースが生じることを抑制することができる。
【００４８】
ミリ波ＩＣ（１３２）の内部回路は、発振回路（２６３）や分周回路（２６９）、ミキサ回路（２６６）等であるが、これらが必要とするミリ波アナロググランド（１３１）は、接着層（１１３）側の第１誘電体層（１１１）のメタルパターン層（１２２）に広い面積で形成され、ＶＩＡホール（１１４〜１１５Ｂ）により低周波アナロググランド（１４１）に電気的に接続される。
【００４９】
その際、図４の製造工程から明らかなように、スペース的にブラインドＶＩＡホール（１１４）を自由に設定できるため、比較的好きな場所にＶＩＡホールを配置しても他の層に配置した電子部品との干渉を起こす恐れがないため、設計の自由度が高い。
【００５０】
一方、低コスト基板から成る第２の誘電体層（１１２）は、低周波アナログ回路（１４２）とデジタル回路（１５２）専用の層となり、この両面のメタルパターン層（１２３〜１２４）だけで低周波アナログ回路およびデジタル回路が完結している。
【００５１】
具体的には、低周波アナログ回路（１４２）とデジタル回路（１５２）との内部回路は、オペアンプ（２７２）やＰＬＬ回路（２７１）、マイコン（２７３）、デジタル通信回路（２７５）、電源回路（２７４）等であるが、これらが必要とする低周波アナロググランド（１４１）とデジタルグランド（１５１）、および、しばしば必要となる内層補助配線（１３６）は、第２の誘電体層（１１２）のメタルパターン層（１２３）の同一平面上に棲み分けて形成され、ＶＩＡホール（１１４〜１１５Ｂ）により、デジタル回路（１５２）または低周波アナログ回路（１４２）にそれぞれ電気的に接続される。
【００５２】
その際、図４の製造工程から明らかなように、ブラインドＶＩＡホール（１１４）を自由に配置できるため、比較的好きな場所にＶＩＡホールを配置しても他の層に配置した電子部品と干渉を起こす恐れがないため、設計の自由度が高い。
【００５３】
なお、低周波アナロググランド（１４１）とデジタルグランド（１５１）とは、特にノイズが回り込み易いことが知られている。そのため、レイアウトを熟慮した上で、ごく一部の場所で選択的に互いに接続するか、間にノイズフィルタ（１１４）を介して互いに接続するのが一般的である。
【００５４】
本実施形態では、これら２種類のグランドが同一平面（１２３）上に配置されるものの、このような、今まで同様のノイズ対策が可能なことは言うまでもない。また、他の種類のノイズ対策技術と共存、並列で実施できることも言うまでもない。なお、図３（ｃ）の平面図では、簡略化のためこのようなノイズ対策を省略している。
【００５５】
以上のことから、本実施形態では、ミリ波回路部（１３２）が形成された第１誘電体層（１１１）とデジタル回路部（１５２）と低周波アナログ回路部（１４２）が形成された第２誘電体層（１１２）の間は、比較的少数の貫通ＶＩＡホール（１１５Ａ）のみで接続されることになる。これが、両者を電気的に分離し、ノイズの回り込みを防ぐ上で効果的となる。
【００５６】
更に、本実施形態では、ミリ波アナロググランド（１３１）と低周波アナロググランド（１４１）との間の電気的接続は、この貫通ＶＩＡホール（１１５）のうち一部で実現される。ミリ波アナロググランド（１３１）とデジタルグランド（１５１）とは、直接接続されず、間に低周波アナロググランド（１４１）かノイズフィルタ（１１４）を介してのみ接続される。
【００５７】
以上、説明したように、本実施形態によれば、ミリ波アンテナ、ミリ波アナログ回路、低周波アナログ回路、デジタル回路が混在するモジュールにおいて、材料コスト、製造コストを抑えつつ、ノイズの回り込みを抑制して、１枚の多層基板上に全てを一体集積化できる。
【００５８】
＜応用形態＞
上記実施形態に係る多層基板回路モジュールは、ミリ波レーダ装置ばかりでなく無線通信装置の用途にも使用可能である。
【００５９】
レーダ回路と無線通信回路の最大の違いは、アンテナ（１６１〜１６２）から放射される信号が、発振回路（２６３）の出力信号と同じか否かである。レーダ回路では、２つの信号が同じであり、そのため、上記の実施形態で説明したように、発振回路（２６３）の電磁シールドにあまり気を遣う必要が無かった。しかし、無線通信回路では、２つの信号が異なるため、発振回路（２６３）からの電磁漏洩は大きな問題となり、一般的には電磁シールドを被せる必要がある。
【００６０】
上記の実施形態に係る多層基板回路モジュールを無線通信回路に用いる場合には、図３（ａ）の平面図において、点線部（３８１）に金属シールドケースを被せれば良い。なお、金属シールドケースの縁は、基板上の信号線と当たる部分に小さな開口部を設けて短絡を防ぎ、それ以外の部分は基板上にブラインドＶＩＡホール（１１４）を追加してミリ波アナロググランド（１３１）に接地させて電位を安定させることが望ましい。
【００６１】
以上、この発明の実施形態につき、図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。
【符号の説明】
【００６２】
１１１；第１の誘電体層
１１２；第２の誘電体層
１１３；接着層
１１４；ブラインドＶＩＡホール
１１５Ａ；貫通ＶＩＡホール
１１５Ｂ；貫通ＶＩＡホール
１２１；メタルパターン層
１２２；メタルパターン層
１２３；メタルパターン層
１２４；メタルパターン層
１３１、３３１；ミリ波アナロググランド
１３２；ミリ波ＩＣ
１３６；補助配線パターン
１４１；低周波アナロググランド
１４２；低周波アナログ電子部品
１５１；デジタルグランド
１５２；デジタル電子部品
１６１；ミリ波アンテナ
１６２；ミリ波アンテナ
２２５；障害物
２６３；発振回路
２６４；分岐部
２６５；分岐部
２６６；ミキサ回路
２６９；分周回路
２７１；ＰＬＬ回路
２７２；オペアンプ
２７３；マイコン
２７４；電源回路
２７５；通信回路
３３１；ミリ波アナロググランド
３７１；ＰＬＬ回路
３７２；オペアンプ
３７３；マイコン
３７４；電源回路
３７５；通信回路
３８１；シールドケース
【図１】
0006674824.tif 000002
【図２】
0006674824.tif 000003
【図３】
0006674824.tif 000004
【図４】
0006674824.tif 000005
【図５】
0006674824.tif 000006
【図６】
0006674824.tif 000007
【図７】
0006674824.tif 000008
【図８】
0006674824.tif 000009
【図９】
0006674824.tif 000010