(57)【特許請求の範囲】
【請求項１】
入力端子、出力端子及びグランド端子とが設けられた実装面を有する積層構造と、
前記入力端子及び前記出力端子の間の並列共振回路と、
前記並列共振回路の一端と前記グランド端子との間の直列共振回路と、
を有し、
前記直列共振回路は第1のコンデンサと第1のインダクタ及び第３のインダクタとを有し、
前記第1のインダクタ及び前記第３のインダクタは、それぞれ前記積層構造の層上のパターンとして形成され、
前記実装面を下にして前記実装面の垂直方向に前記積層構造を透視したとき、前記第1のインダクタは前記第1のコンデンサよりも上に形成され、前記第３のインダクタは前記第1のコンデンサと前記グランド端子との間に形成されてなる、
ローパスフィルター。
【請求項２】
前記並列共振回路は第2のコンデンサと第2のインダクタとを有し、
前記実装面の垂直方向に当該ローパスフィルターを透視したとき、前記第1のインダクタが前記第2のインダクタには重ならない、
請求項1記載のローパスフィルター。
【請求項３】
前記入力端子及び前記出力端子の間に2つ以上の前記並列共振回路が直列に接続しており、
2つ以上の前記並列共振回路が直列に接続する箇所と前記グランド端子との間に前記直列共振回路が設けられている、請求項1記載のローパスフィルター。
【請求項４】
2つ以上の前記並列共振回路はそれぞれ第2のコンデンサと第2のインダクタとを有し、
前記実装面の垂直方向に当該ローパスフィルターを透視したとき、前記第1のインダクタがいずれの前記並列共振回路の第2のインダクタにも重ならない、請求項3記載のローパスフィルター。
【請求項５】
前記実装面の垂直方向に当該ローパスフィルターを透視したとき、前記第1のインダクタが前記入力端子にも前記出力端子にも重ならない、請求項1〜4のいずれか1項記載のローパスフィルター。
【請求項６】
前記入力端子、前記出力端子及び前記グランド端子は、ランドグリッドアレイ構造であることを特徴とする、請求項1〜5のいずれか1項記載のローパスフィルター。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表面実装型のローパスフィルターに関する。
【背景技術】
【０００２】
近年、携帯型電子機器類がますます小型化されてきており、しかしそれに内臓される電池やディスプレイ装置は逆に大きくなってきている。このためそれらの機器の限られたスペースにて使用される高周波電子部品はより一層の小型化が要求されている。それに伴い、実装面積を小さくするために、ＬＧＡ等の表面実装型の高周波部品が求められている。また、キャリアアグリゲーション技術が普及することに伴って、使用される周波数の帯域幅および数が増えている。このため、小型でありながらフィルタの減衰極を精度よく調整することができ、特性劣化の小さいローパスフィルターが求められる。
【０００３】
特許文献１には、限られたスペース内で干渉を極力防ぎ、電気的特性の劣化を低減するローパスフィルターを備えた高周波部品を提供することを目的として、並列共振回路と、直列共振回路とを備え、両共振回路がそれぞれ有するインダクタンス素子を形成するライン電極どうしが、積層方向に重なり合わない構成とした高周波部品が開示されている。特許文献２には、ローパスフィルターの阻止帯域中に存在する複数の特定の狭い周波数帯域における減衰量を大きくすることを目的として、入出力端子間に直列に設けられた複数のインダクタと、それぞれのインダクタに並列に接続された複数のキャパシタと、複数のインダクタの両端及にはそれぞれキャパシタとインダクタとを直列に介してグランドに接続されている、積層型ローパスフィルターが開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−１４２６８９号公報
【特許文献２】特開２００９−１８２３７７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
高周波域の減衰極を調整するためにはグランドインダクタンスの制御が必要であるが、ＬＧＡ構造等に代表される平面実装タイプの部品では、グランドに接続されるインダクタのパターンサイズを大きくすることには制限がある。なぜなら、入出力端子とグランドに接続されているインダクタパターンとの距離が近づいて浮遊容量が大きくなりがちだからである。その場合、製造ばらつきによるグランドパターンに接続されているインダクタパターンの入出力端子との位置関係の変化によって電気的な特性変化も大きくなりがちである。さらに、グランド付近のインダクタパターンサイズを大きくするとＱ特性の劣化が生じがちであり、このことは、ロス特性の悪化の原因になり得る。こういった懸念は図８に示すような側面電極を有する従来技術の部品では顕在化しにくかった。図８において、部品本体はインダクタＬ２１、Ｌ３１を上部に、コンデンサＣ２２、Ｃ３２およびＣ２１２、Ｃ１２、Ｃ３１２を下部に内包する積層構造を有し、入出力の端子４１・４２は側面にまで及んでいる。ここで、符号９９は浮遊容量を表現している。
【０００６】
以上を鑑みて、本発明は、浮遊容量を減らしロス特性の悪化を低減し得る表面実装型のローパスフィルターの提供を課題とする。
【課題を解決するための手段】
【０００７】
本発明者が鋭意検討して完成した本発明によれば、以下の表面実装型のローパスフィルターが提供される。このローパスフィルターは、入力端子、出力端子及びグランド端子を備える実装面を有する。ローパスフィルターは、さらに、入力端子及び出力端子の間に並列共振回路を有する。ローパスフィルターは、さらに、並列共振回路の一端とグランド端子との間に直列共振回路を有する。直列共振回路は第１のコンデンサと第１のインダクタとを有する。実装面を下にして実装面の垂直方向に当該ローパスフィルターを透視したとき、第１のインダクタは第１のコンデンサよりも上に形成される。
【発明の効果】
【０００８】
本発明によれば、表面実装型のローパスフィルターにおいて、浮遊容量を減らしロス特性の悪化を低減し得る。
【図面の簡単な説明】
【０００９】
【図１】本発明のローパスフィルターの一例の模式透過図である。
【図２】本発明のローパスフィルターの一例の等価回路図である。
【図３】本発明及び従来技術のローパスフィルターの浮遊容量の説明図である。
【図４】本発明のローパスフィルターの一例の等価回路図である。
【図５】本発明のローパスフィルターの二つの例の等価回路図である。
【図６】従来技術におけるローパスフィルターの一例の等価回路図である。
【図７】従来技術におけるローパスフィルターの一例の模式透過図である。
【図８】従来技術におけるローパスフィルターの一例の模式透過図である。
【図９】本発明及び従来技術のローパスフィルターのロス特性の説明図である。
【発明を実施するための形態】
【００１０】
以下、図面を参照しながら本発明を詳述する。なお、図面は本発明の範囲を限定することを意図するものでは無く、例示を目的とするものである。図面を参照する際の「下」や「上」といった方向性の記載は、説明のためだけに用いるものであり、製造の順序を限定する趣旨ではなく、鉛直方向と実装の方向との関係を限定する趣旨でもない。
【００１１】
本発明のローパスフィルターは、表面実装型の部品であり、実装面を１つだけ有する部品が挙げられ、典型的にはいわゆるＬＧＡ構造の部品である。以下の記載において、当該部品の方向性について、前記実装面を「下方向」であるとして定義する。図１は本発明のローパスフィルターの一例の模式透過図である。図１（Ａ）は断面透過図であり、図１（Ｂ）は透過斜視図である。図１（Ａ）では実装面は紙面下側の面である。ＬＧＡ構造はランドグリッドアレイ構造の略であり、一般的には、実装面に平面電極パッドが並べられ、リフローはんだ付けやソケットにより実装される。本発明のローパスフィルターは実装面に入力端子及び出力端子４１・４２、ならびにグランド端子４３が少なくとも備えられる。
【００１２】
図２は、本発明のローパスフィルターの一例の等価回路図である。本発明のローパスフィルターは、並列共振回路２０と、直列共振回路１０とを有する。図２の形態では、さらにもう一つの並列共振回路３０も備えられている。並列共振回路２０は入力端子及び出力端子４１・４２の間に備えられる。直列共振回路１０は並列共振回路２０の一端とグランド端子４３との間に備えられる。
【００１３】
直列共振回路１０は、第１のインダクタＬ１１と第１のコンデンサＣ１２とを有する。第１のコンデンサＣ１２及び第１のインダクタＬ１１は直列に接続している。本発明によれば、第１のインダクタＬ１１は、第１のコンデンサＣ１２よりも上に形成されている。「上に形成」における、「上」は、上述のとおり、実装面を「下方向」として、実装面とは垂直方向に透視した場合における「上」方向のことである。このことを、図１（Ａ）及び図１（Ｂ）の模式透過図で確認すると、紙面の下側にグランド端子４３が存在し、その上に第１のコンデンサＣ１２が存在し、さらに上に第１のインダクタＬ１１が存在している。なお、並列共振回路を構成するインダクタＬ２１やコンデンサＣ２２の位置は特に限定されない。
【００１４】
通常、グランドインダクタンスの制御にはインダクタＬ５１のインダクタンス値を大きくするなどして制御するが、インダクタＬ５１のインダクタンス値を大きくするためにインダクタパターンサイズを大きくすると、入出力端子とインダクタパターンとの距離が近づいて浮遊容量が大きくなりがちである。上記のように、インダクタＬ５１のインダクタンス値を大きくする代わりに第１のインダクタＬ１１を追加することでグランドインダクタンスを制御すると、第１のインダクタＬ１１が第１のコンデンサＣ１２よりも上に存在することにより、インダクタＬ５１のみでグランドインダクタンスを制御する場合よりも浮遊容量を減らすことができる。透過図における浮遊容量を図１（Ａ）では符号９９で表現している。ここで、浮遊容量の説明のために図３を参照する。図３は、本発明及び従来技術のローパスフィルターの浮遊容量の説明図である。図３（Ａ）は、図２で示した等価回路図と同じ回路を示す。図３（Ｂ）は、従来技術の一例として、第１のインダクタＬ１１が存在しない形態の回路を示す。両図において浮遊容量を点線で表現している。Ｃ１及びＣ２は浮遊容量値である。Ｃ１は、本発明の技術思想に基づくローパスフィルターにおける浮遊容量である。Ｃ２は、従来技術の一例におけるローパスフィルターの浮遊容量である。この場合、Ｃ１の方がＣ２よりも小さくなる。このことは、本発明において浮遊容量が小さくなったことを意味する。なお、図３（Ｂ）で示した回路について、点線による補足説明を記載せずに等価回路図だけを示したものが図６の回路図であり、その回路を有するローパスフィルターの模式透過図が図７である。図７においても、浮遊容量を符号９９で表現している。
【００１５】
図１及び図２を参照すると、並列共振回路２０は、第２のインダクタＬ２１と第２のコンデンサＣ２２とを有する。好適態様によれば、図１（Ａ）、（Ｂ）のように、実装面の垂直方向に当該ローパスフィルターを透視したとき、第１のインダクタＬ１１が第２のインダクタＬ２１には重ならない。実装面の垂直方向は、図１（Ａ）の模式透過図における紙面上下方向である。上記の好適態様については、図１に示したローパスフィルターおいて紙面上下方向に透視したとき、第１のインダクタＬ１１が第２のインダクタＬ２１には重ならない、ということである。図１（Ａ）では、紙面の奥行き方向が描写されていないために、第１のインダクタＬ１１と第２のインダクタＬ２１との重なりの有無は明らかではない。ここで図１（Ｂ）の透過斜視図を参照すると、第１のインダクタＬ１１が第２のインダクタＬ２１とは重ならないことが判然とする。
【００１６】
このように、実装面の垂直方向に当該ローパスフィルターを透視したとき、第１のインダクタＬ１１が第２のインダクタＬ２１には重ならないことによって、位置ばらつきにより各インダクタＬ１１・Ｌ２１のインダクタンス値の変化がおこり周波数ずれが起こることを防いでいる。
【００１７】
本発明では、並列共振回路は複数個存在していてもよい。図２に示す形態では、並列共振回路は２つ存在する。本発明では、３つ以上の並列共振回路が存在していてもよい。これら２つの並列共振回路２０及び３０は入出力端子４１・４２の間で直列に接続している。好適には、前記接続している個所とグランド端子４３との間に直列共振回路１０が設けられる。このとき、好適には、実装面の垂直方向にローパスフィルターを透視したとき、第１のインダクタＬ１１がいずれの並列共振回路のインダクタにも重ならない。実装面の垂直方向の意味内容や、透視したときの重なりの意味内容は上述したとおりである。このような重なりが存在しないことによって、位置ばらつきにより各インダクタのインダクタンス値の変化がおこり周波数ずれが起こることを防いでいる。
【００１８】
別の好適態様によれば、実装面の垂直方向にローパスフィルターを透視したとき、第１のインダクタＬ１１が入力端子、出力端子４１・４２のいずれにも重ならない。実装面の垂直方向の意味内容や、透視したときの重なりの意味内容は上述したとおりである。例えば、図１（Ａ）、（Ｂ）の模式透過図で示される形態では、第１のインダクタＬ１１は、入出力端子４１・４２とは実装面の垂直方向からみたときの重なりが無い。このような重なりが存在しないことによって、位置ばらつきにより各インダクタのインダクタンス値の変化がおこり周波数ずれが起こることを防いでいる。
【００１９】
図２で示される形態では、グランド端子４３と第１のコンデンサＣ１２との間のインダクタＬ５１が存在しているが、このインダクタＬ５１は存在しなくてもよい。図４は本発明のローパスフィルターの別の一例の等価回路図であり、このローパスフィルターには、図２におけるインダクタＬ５１に相当するインダクタは存在しない。
【００２０】
図５は本発明のローパスフィルターのさらに別の２つの例の等価回路図である。図５（Ａ）で示されるローパスフィルターでは、２つの並列共振回路２０・３０の両端及び接続箇所からそれぞれ電気的に独立にグランド端子４３に接続されていて、上述したような第１のインダクタＬ１１と第１のコンデンサＣ１２とを有する直列共振回路１０は一つだけ存在する。上述した並列共振回路の個数にかかわらず、直列共振回路１０は最低限１つ存在していればよい。図５（Ｂ）で示されるローパスフィルターは２つの並列共振回路２０・３０の両端及び接続箇所からそれぞれ電気的に独立にグランド端子４３に接続されていて、上述したような第１のインダクタＬ１１と第１のコンデンサＣ１２とを有する直列共振回路１０が存在し、さらに、インダクタＬ２１１及びコンデンサＣ２１２とを有する直列共振回路２１０が存在し、さらに、インダクタＬ３１１及びコンデンサＣ３１２とを有する直列共振回路３１０も存在する。このように、並列共振回路の端部とグランド端子とを結ぶ電気的経路が複数存在していてもよい。上記条件を充足する直列共振回路１０は図５（Ａ）に示すように一つだけ存在してもよいし、図５（Ｂ）に示すように複数存在していてもよい。好適には、並列共振回路がＮ個存在する場合、直列共振回路は１〜（Ｎ＋１）個存在する。ここで、Ｎは１以上の整数である。例えば、図５（Ａ）及び図５（Ｂ）の形態では、Ｎは２であり、図５（Ａ）の形態では直列共振回路は１つだけ存在し、図５（Ｂ）の形態では直列共振回路は（Ｎ＋１）個、つまり３個、存在する。
【００２１】
本発明のローパスフィルターの各電気素子の材質や製法は、従来技術を適宜参照することができる。例えば、コンデンサについてはセラミック誘電体材料の技術、インダクタについてはＡｇやＣｕ等の導伝ペーストを印刷して電極パターンを形成する技術、ローパスフィルター全体の構成については、複数のグリーンシートを一体的に積層し、焼結する技術などを参照することができる。上述のセラミック誘電体材料としては、例えばＡｌ、Ｓｉ、Ｓｒを主成分として、Ｔｉ、Ｂｉ、Ｃｕ，Ｍｎ，Ｎａ、Ｋを副成分とする材料や、Ａｌ、Ｓｉ、Ｓｒを主成分として、Ｃａ、Ｐｂ、Ｎａ、Ｋを副成分とする材料や、Ａｌ、Ｍｇ、Ｓｉ、Ｇｄを含む材料や、Ａｌ、Ｓｉ、Ｚｒ、Ｍｇ含む材料などを特に限定せずに用いることができる。なお、セラミック誘電体材料の他に、樹脂積層基板や、樹脂とセラミック誘電体粉末を混合してなる複合材料を用いてなる積層基板を用いることも可能である。あるいは、樹脂とセラミック粉末を混合あるいは複合した絶縁体を多層化してもよい。
【００２２】
本発明によるロス特性改善効果を図９を参照しながら説明する。図９のグラフの縦軸は挿入損失（ロス特性）であり、横軸は周波数である。実線によるカーブは本発明のローパスフィルターによるものであり、点線によるカーブは従来技術のローパスフィルターによるものである。ここで、周波数９６０ＭＨｚに着目すると、実線によるカーブでは縦軸の値は０．２２５ｄＢであり（符号１０１の箇所）、横軸によるカーブでは縦軸の値は０．２３３ｄＢである（符号１０２の箇所）。このことは、以下のことを意味する。インダクタＬ５１のインダクタンス値を大きくする代わりに、インダクタＬ１１を追加することにより、インダクタＬ５１とＬ１１への合計浮遊容量が小さくなることで、インダクタのＱ値（品質係数）が上がり、フィルタの挿入損失が改善された。このように、本発明のローパスフィルターではロス特性の改善が認められる。
【符号の説明】
【００２３】
１０  直列共振回路、    Ｌ１１  第１のインダクタ、    Ｃ１２  第１のコンデンサ
２０  直列共振回路、    Ｌ２１  第２のインダクタ、    Ｃ２２  第１のコンデンサ
４１・４２  入力端子及び出力端子、                      ４３  グランド端子
【図１】
0006664257.tif 000002
【図２】
0006664257.tif 000003
【図３】
0006664257.tif 000004
【図４】
0006664257.tif 000005
【図５】
0006664257.tif 000006
【図６】
0006664257.tif 000007
【図７】
0006664257.tif 000008
【図８】
0006664257.tif 000009
【図９】
0006664257.tif 000010