(57)【特許請求の範囲】
【請求項１】
光電変換によって生じた電荷を受ける入力ノードを有し、前記入力ノードの電圧に基づく信号を出力する出力部と、
オンとオフとに制御され、前記オンのときに前記入力ノードの電圧をリセットするリセット部と、
制御信号を受けるゲート電極を有し、前記制御信号に応じて前記入力ノードの容量を第１の容量値と前記第１の容量値より大きい第２の容量値とに制御する制御部と、をそれぞれが含む複数の画素ユニットを備え、
前記入力ノードの容量が前記第１の容量値である状態で、前記出力部が前記信号を出力する第１のモードと、
前記入力ノードの容量が前記第２の容量値である状態で、前記出力部が前記信号を出力する第２のモードと、を有し、
前記第１のモードにおいて、
前記リセット部が前記オンである状態で、前記制御部が前記入力ノードの容量を前記第２の容量値から前記第１の容量値に切り替え、その後、前記入力ノードの容量が前記第１の容量値である状態で、前記リセット部が前記オンから前記オフに制御される動作と、
前記リセット部が前記オフである状態で、前記制御部が前記入力ノードの容量を前記第１の容量値から前記第２の容量値に切り替え、その後、前記入力ノードの容量が前記第２の容量値である状態で、前記リセット部が前記オフから前記オンに制御されるリセット動作と、
前記リセット動作の後に、前記入力ノードの容量が前記第１の容量値である状態で前記出力部が前記信号を出力する出力動作と、を行う、
ことを特徴とする撮像装置。
【請求項２】
前記第２のモードにおいて、
前記入力ノードの容量が前記第２の容量値に制御された状態で前記リセット部が前記オフから前記オンに制御される第２のリセット動作と、
前記第２のリセット動作の後に、前記入力ノードの容量が前記第２の容量値である状態で前記出力部が前記信号を出力する第２の出力動作と、を行い、
前記第２のリセット動作から前記第２の出力動作までの間、前記入力ノードの容量が前記第２の容量値に維持される、
ことを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記複数の画素ユニットのそれぞれが、前記電荷を前記入力ノードに転送する転送部を備え、
前記出力動作は、
前記電荷が転送される前に、前記出力部が第１の信号を出力する第１の出力動作と、
前記電荷が転送された後に、前記出力部が第２の信号を出力する第２の出力動作と、を含む、
ことを特徴とする請求項１または請求項２に記載の撮像装置。
【請求項４】
前記複数の画素ユニットのそれぞれが、複数の光電変換部を含み、
前記入力ノードが、前記複数の光電変換部のそれぞれで生じた電荷を受ける、
ことを特徴とする請求項１乃至請求項３のいずれか一項に記載の撮像装置。
【請求項５】
前記複数の光電変換部が、単一のマイクロレンズの下に配される、
ことを特徴とする請求項４に記載の撮像装置。
【請求項６】
前記複数の光電変換部それぞれで生じた電荷が、前記入力ノードにおいて加算される、
ことを特徴とする請求項５に記載の撮像装置。
【請求項７】
前記複数の光電変換部のそれぞれが、互いに異なるマイクロレンズの下に配される、
ことを特徴とする請求項４に記載の撮像装置。
【請求項８】
前記複数の画素ユニットは、前記複数の複数の列を構成するように配置され、
前記複数の列の１つに対応して、複数の出力線が配される、
ことを特徴とする請求項１乃至請求項７のいずれか一項に記載の撮像装置。
【請求項９】
前記複数の出力線は、少なくとも第１の出力線と、第２の出力線とを含み、
前記複数の画素ユニットのそれぞれは、前記出力部と前記第１の出力線とを接続する第１の選択トランジスタと、前記出力部と前記第２の出力線とを接続する第２の選択トランジスタと、を含む、
ことを特徴とする請求項８に記載の撮像装置。
【請求項１０】
前記の出力線に対応した複数の列回路を含み、
前記複数の列回路の間に、前記複数の画素ユニットが配置される、
ことを特徴とする請求項８または請求項９に記載の撮像装置。
【請求項１１】
前記入力ノードを構成する第１導電型のフローティングディフュージョン領域と、
前記フローティングディフュージョン領域の隣に配された第２導電型の半導体領域と、を備え、
前記ゲート電極は、前記半導体領域の上に絶縁膜を介して配置される、
ことを特徴とする請求項１乃至請求項１０のいずれか一項に記載の撮像装置。
【請求項１２】
前記容量は、ＰＮ接合の容量成分を含むことを特徴とする請求項１乃至請求項１１のいずれか一項に記載の撮像装置。
【請求項１３】
請求項１乃至請求項１２のいずれか一項に記載の撮像装置と、
前記撮像装置からの信号を処理する信号処理装置と、を備えた撮像システム。
【請求項１４】
移動体であって、
請求項１乃至１３のいずれか一項に記載の撮像装置と、
前記撮像装置からの信号に基づく視差画像から、対象物までの距離情報を取得する距離情報取得手段と、
前記距離情報に基づいて前記移動体を制御する制御手段と、を有することを特徴とする移動体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は撮像装置、撮像システム、および、移動体に関する。
【背景技術】
【０００２】
特許文献１に記載の撮像装置は複数の画素を備える。各画素は、光電変換により生じた電荷を保持するフローティングディフュージョン領域（以下、ＦＤ領域）と、当該ＦＤ領域で電荷電圧変換された電圧を増幅して出力する増幅部とを含む。
【０００３】
特許文献１の撮像装置は、さらに、異なる画素に含まれる複数のＦＤ領域の間の接続および非接続を制御するＦＤ接続トランジスタを備える。個々のＦＤ領域の容量値と比べて、互いに接続された複数のＦＤ領域からなるノードの容量値は大きい。つまり、ＦＤ接続トランジスタが複数のＦＤ領域を互いに接続することで、ＦＤ領域の容量値を変化させることができる。ＦＤ領域での電荷電圧変換係数は当該ＦＤ領域の容量値に基づいて決まる。そのため、特許文献１の撮像装置においては、ＦＤ接続トランジスタのオンおよびオフに応じて、撮像時のゲインを変えることができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−１９３４３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
撮像装置の動作において、一般に、画素からの信号を出力する前にＦＤ領域の電圧がリセットされる。ＦＤ領域の電圧をリセットするリセット動作は、リセットトランジスタがオンすることによって行われている。特許文献１の撮像装置は、特許文献１の図３に示されるように、ＦＤ接続トランジスタがオフの状態で信号を出力するモードを持つ。そのモードにおいてＦＤ領域の電圧をリセットする際に、ＦＤ接続トランジスタをオンしている。
【０００６】
しかしながら、特許文献１は、リセットトランジスタをオンするタイミングと、ＦＤ接続トランジスタをオンするタイミングとの関係について、明確に開示していない。本発明者らは、リセットトランジスタをオンするタイミングと、ＦＤ接続トランジスタをオンするタイミングとの関係次第で、ノイズが生じる可能性があるという課題を見出した。
【０００７】
例えば、リセットトランジスタとＦＤ接続トランジスタとが同時にオンすると、各トランジスタのゲートとＦＤ容量とのカップリングのために、ＦＤ領域の電圧が大きく変動する。トランジスタの動作に伴ってＦＤ領域の電圧が大きく変動すると、ＦＤ領域の電圧を正確にリセットすることができない可能性がある。結果として、正確な信号を出力することが困難となる。
【０００８】
あるいは、複数のＦＤ領域を互いに接続した状態で信号を出力するモードと、複数のＦＤ領域を接続しない状態で信号を用いる撮影モードとで、リセット動作が異なる場合がある。この場合に、リセット動作によるＦＤ領域の電圧変動の大きさが異なりうる。結果としてシェーディングなどのノイズが生じる可能性がある。
【０００９】
なお、引用文献１ではＦＤ接続トランジスタによって、ＦＤ領域の容量を変化させている。しかし、上述のノイズの課題は、ＦＤ領域の容量を変えるための他の構成においても、同様に生じうる。
【００１０】
このような課題に鑑み、本発明はノイズを低減することを目的とする。
【課題を解決するための手段】
【００１１】
本発明の１つの側面に係る実施例の撮像装置は、光電変換によって生じた電荷を受ける入力ノードを有し、前記入力ノードの電圧に基づく信号を出力する出力部と、オンとオフとに制御され、前記オンのときに前記入力ノードの電圧をリセットするリセット部と、制御信号を受けるゲート電極を有し、前記制御信号に応じて前記入力ノードの容量を第１の容量値と前記第１の容量値より大きい第２の容量値とに制御する制御部と、をそれぞれが含む複数の画素ユニットを備え、前記入力ノードの容量が前記第１の容量値である状態で、前記出力部が前記信号を出力する第１のモードと、前記入力ノードの容量が前記第２の容量値である状態で、前記出力部が前記信号を出力する第２のモードと、を有し、前記第１のモードにおいて、前記リセット部が前記オフである状態で、前記制御部が前記入力ノードの容量を前記第１の容量値から前記第２の容量値に切り替え、その後、前記入力ノードの容量が前記第２の容量値である状態で、前記リセット部が前記オフから前記オンに制御されるリセット動作と、前記リセット動作の後に、前記入力ノードの容量が前記第１の容量値である状態で前記出力部が前記信号を出力する出力動作と、を行う、ことを特徴とする。
【発明の効果】
【００１２】
本発明によれば、ノイズを低減することができる。
【図面の簡単な説明】
【００１３】
【図１】撮像装置の全体構成を模式的に示す図。
【図２】撮像装置の画素の等価回路を示す図。
【図３】撮像装置の駆動に用いられる制御信号のタイミングチャート図。
【図４】撮像装置の駆動に用いられる制御信号のタイミングチャート図。
【図５】撮像装置の全体構成を模式的に示す図。
【図６】撮像装置の画素の等価回路を示す図。
【図７】撮像装置の駆動に用いられる制御信号のタイミングチャート図。
【図８】撮像装置の駆動に用いられる制御信号のタイミングチャート図。
【図９】光電変換システムの実施例のブロック図。
【図１０】移動体の実施例のブロック図。
【発明を実施するための形態】
【００１４】
［実施例１］
図１は、第１の実施例に係る撮像装置の全体構成を模式的に示したブロック図である。画素部１００に、複数の画素１０１が配置される。本実施例では、１つの画素１０１が１つの画素ユニットを構成する。複数の画素１０１は複数の行、および、複数の列を含む行列状に配されている。画素１０１は、光電変換により生じた電荷に基づく画素信号を出力する。それぞれの画素１０１に対して、赤Ｒ、緑Ｇ、または、青Ｂのいずれかのカラーフィルタが割り当てられる。したがって、配置されたカラーフィルタを透過する色を持つ光が画素１０１に入射する。複数のカラーフィルタが、通常、ベイヤー状に配置されている。
【００１５】
本実施例では１行目からＫ行目に渡って画素１０１が配されている。また一列の画素１０１に対応して、複数の出力線ＶＬが配される。具体的に、４本の出力線ＶＬ１、ＶＬ２、ＶＬ３、ＶＬ４が配される。Ｎ＋１行目の画素１０１は出力線ＶＬ１に接続される。ここで、Ｎは０以上の整数である。同様に、Ｎ＋２行目の画素１０１、Ｎ＋３行目の画素１０１、および、Ｎ＋４行目の画素１０１は、それぞれ、出力線ＶＬ２、出力線ＶＬ３、および、出力線ＶＬ４に接続される。このような構成により、複数の行に含まれる画素１０１の画素信号を並列して読み出すことができる。以降、本実施例の説明において、４つの出力線ＶＬを互いに区別するときには、符号の末尾に数字を付す。４つの出力線ＶＬを特に区別しないときは、単にＶＬとのみ標記する。
【００１６】
垂直走査回路１０２は、画素１０１の駆動を制御する制御信号を、行ごとに、画素１０１に供給する。本実施例では、行ごとに、５種類の制御信号が供給される。したがって、垂直走査回路１０２は各行に配された５つの制御線に接続される。なお、図１では、各行の５つの制御線をまとめて１つの配線で示している。
【００１７】
本実施例では、一列の画素１０１に対応して、４つの列アンプ１０３が配される。垂直走査回路１０２によって選択された４行の画素１０１の信号が、４つの出力線ＶＬを介して並行に４つの列アンプ１０３に入力される。列アンプ１０３は画素１０１から読みだされる画素信号を増幅する。列アンプ１０３によって増幅された画素信号が、列アンプ１０３から出力される。
【００１８】
各列アンプ１０３に対応して、比較器１０４が配される。また、参照信号発生回路１０５が、複数の比較器１０４に共通に接続される。比較器１０４には、列アンプ１０３により増幅された画素信号と、参照信号発生回路１０５で生成されるランプ波形の参照信号とが入力される。比較器１０４は、画素信号と参照信号と電圧の大きさを比較して、信号電圧の大小信号が反転する時にハイレベルからローレベル若しくはローレベルからハイレベルに出力を遷移させる。
【００１９】
カウンタ１０６は、複数の記憶部５に共通に接続される。カウンタ１０６は、参照信号発生回路１０５からの参照信号の出力に合わせてカウント動作を行い、カウント値を出力する。記憶部１０７は、対応する比較器１０４の出力が遷移するタイミングで、カウンタ１０６から出力されているカウント値をデジタルデータとして記憶する。
【００２０】
記憶部１０７に記憶されたデジタルデータは、水平走査回路１０８によって列毎に信号処理回路１０９に順次読み出される。信号処理回路１０９は、ＣＤＳ（Ｃｏｒｅｌａｔｅｄ  Ｄｕａｌ  Ｓａｍｐｌｉｎｇ）処理や加算などの処理を行う。
【００２１】
上述の画素１０１からの画素信号の読み出し動作は、垂直走査回路１０２で画素部１００の画素行を選択しながら行われる。なお、列アンプ１０３、比較器１０４、記憶部１０７が、列回路を構成する。
【００２２】
図２は画素１０１の等価回路を示す。フォトダイオード（以下、ＰＤと表記する）２０１は、光電変換により入射光を電荷に変換する。つまり、ＰＤ２０１は光電変換部の１つの例である。本実施例では、画素１０１が並列に接続された２つのＰＤ２０１ａとＰＤ２０１ｂとを含む。換言すると、本実施例の画素１０１は、複数の光電変換部を含んでいる。
【００２３】
２つのＰＤ２０１ａとＰＤ２０１ｂとは、それぞれ、電荷を蓄積する第１導電型（例えば、Ｎ型）の半導体領域を含む。第１導電型の半導体領域は、隣接する第２導電型（例えば、Ｐ型）の半導体領域とＰＮ接合を構成する。ＰＤ２０１ａの第１導電型の半導体領域と、ＰＤ２０１ｂの第１導電型の半導体領域とは、互いに電気的に分離されている。
【００２４】
ＰＤ２０１ａとＰＤ２０１ｂとは、単一のマイクロレンズの下に配される。ＰＤ２０１ａで生じた電荷に基づく画素信号と、ＰＤ２０１ｂで生じた電荷に基づく画素信号とを、個別に読み出すことで、焦点検出を行うことができる。一方、ＰＤ２０１ａで生じた電荷とＰＤ２０１ｂで生じた電荷とを加算することができる。当該加算された電荷に基づく画素信号は、画像生成に利用されうる。
【００２５】
転送トランジスタ２０３ａ、および、転送トランジスタ２０３ｂは、それぞれ、ＰＤ２０１ａで生じた電荷、ＰＤ２０１ｂで生じた電荷を、入力ノード２０５に転送する。転送トランジスタ２０３ａ、および、転送トランジスタ２０３ｂは、画素１０１の転送部を構成する。転送トランジスタ２０３ａのゲートは、転送制御線ＰＴＸＡに接続される。転送トランジスタ２０３ｂのゲートは、転送制御線ＰＴＸＢに接続される。
【００２６】
入力ノード２０５は、転送トランジスタ２０３ａ、２０３ｂを介して転送された電荷を受ける。入力ノード２０５は電気的にフローティングになるように構成される。そのため、入力ノード２０５に、転送された電荷の量に応じた電圧が生じる。つまり、入力ノード２０５は電荷電圧変換の機能を持つ。撮像装置が半導体基板に形成される場合には、入力ノード２０５は例えば第１導電型のフローティングディフュージョン領域（以下、ＦＤ領域）によって構成される。
【００２７】
入力ノード２０５は、増幅トランジスタ２０７のゲートに接続される。増幅トランジスタ２０７は、不図示の増幅トランジスタ２０７は入力ノード２０５の電圧に基づく信号を出力線ＶＬへ出力する。つまり、入力ノード２０５および増幅トランジスタ２０７が、画素１０１の出力部を構成する。例えば、増幅トランジスタ２０７のドレインには電源電圧Ｖｄｄが供給される。そして、増幅トランジスタ２０７と、出力線ＶＬに接続された電流源とが、ソースフォロア回路を構成する。このような構成により、増幅トランジスタ２０７は出力部を構成しうる。別の例として、増幅トランジスタ２０７が差動増幅回路を構成してもよい。なお、入力ノード２０５は、前述のＦＤ領域、増幅トランジスタ２０７のゲート電極、および、両者を接続する導電部材によって構成されてもよい。
【００２８】
リセットトランジスタ２０６は、入力ノード２０５の電圧をリセットする。リセットトランジスタ２０６のドレインはリセット電圧、例えば、電源電圧Ｖｄｄを供給するノードに接続される。したがって、リセットトランジスタ２０６がオンすると、入力ノード２０５の電圧がリセットされる。リセットトランジスタ２０６のゲートは、リセット制御線ＰＲＥＳに電気的に接続されている。リセット制御線ＰＲＥＳに供給される制御信号ＰＲＥＳにより、リセットトランジスタ２０６はオンとオフとに制御される。本実施例では、リセットトランジスタ２０６は、入力ノード２０５をリセットするリセット部を構成する。
【００２９】
増幅トランジスタ２０７と出力線ＶＬとの間の電気経路に、選択トランジスタ２０８が配される。選択トランジスタ２０８のゲートは選択制御線ＰＳＥＬに電気的に接続されている。制御信号ＰＳＥＬに応じて、選択トランジスタ２０８はオンとオフとに制御される。選択トランジスタ２０８がオンのときに、対応する増幅トランジスタ２０７から出力線ＶＬに画素信号が出力される。１つの出力線ＶＬに接続された複数の画素１０１のうち、一部の画素１０１の選択トランジスタ２０８がオンし、他の画素１０１の選択トランジスタ２０８がオフすることにより、画素信号を出力する画素１０１が選択される。１つの出力線ＶＬに接続された２つ以上の画素１０１が同時に選択されてもよい。
【００３０】
入力ノード２０５には、容量制御部２１０が接続される。容量制御部２１０は、制御信号ＰＦＤＩＮＣを受けるゲート電極を少なくとも有する。容量制御部２１０のゲート電極は、前述のＦＤ領域の隣に配された第２導電型の半導体領域の上に、絶縁膜を介して配される。容量制御部２１０は、制御信号ＰＦＤＩＮＣに応じて、入力ノード２０５の容量を、第１の容量値Ｃ１と、第１の容量値Ｃ１より大きい第２の容量値Ｃ２とに制御する。
【００３１】
例えば、容量制御部２１０は、ＦＤ領域、ゲート電極、および、ＦＤ領域と同じ導電型を有する半導体領域とを含むトランジスタによって構成されうる。本実施例では、図２の等価回路における容量２１１が、ＦＤ領域と同じ導電型を有する半導体領域によって構成されている。容量２１１は、ＦＤ領域と同じ導電型を有する半導体領域のもつＰＮ接合の容量成分を含む。
【００３２】
制御信号ＰＦＤＩＮＣに応じて、容量制御部２１０を構成するトランジスタがオンおよびオフに制御される。これにより、入力ノード２０５と容量２１１との接続および非接続が切り替わる。容量２１１が接続されていないとき、入力ノード２０５の容量は、第１の容量値Ｃ１である。容量２１１が接続されたとき、入力ノード２０５の容量は、第２の容量値Ｃ２である。
【００３３】
このように、容量制御部２１０および容量２１１は、入力ノード２０５の容量を可変とする容量可変手段として機能する。このような構成により、入力ノード２０５に転送された電荷の量に対する増幅トランジスタ２０７から出力される画素信号の変換比、すなわちゲインを切り替えることができる。一般に、入力ノード２０５の容量と、ゲインとは派比例の関係にある。容量２１１が入力ノード２０５に接続されたときのゲインは、容量２１１が入力ノード２０５に接続されていないときのゲインより小さくなる。このように、本実施例の撮像装置は、制御信号ＰＦＤＩＮＣに応じて画素１０１のゲインを切り替えることができる。
【００３４】
なお、容量制御部２１０は、図２で示されたトランジスタおよび容量２１１の分離された２つの素子を含む構成には限定されない。容量制御部２１０は、制御信号ＰＦＤＩＮＣに応じて、入力ノード２０５の容量を、第１の容量値Ｃ１と、第１の容量値Ｃ１より大きい第２の容量値Ｃ２とに制御することが可能であればよい。他の例として、ＭＯＳ型容量を用いることで、容量制御部２１０の機能を実現することができる。例えば、ＭＯＳ型トランジスタのソース及びドレインを短絡した端子と、ゲート端子との間の容量を用いたＭＯＳ型容量である。このＭＯＳ型容量は、端子間の電圧により容量が変化する可変容量素子として機能し得る。そのため、入力ノード２０５の容量を可変とする容量可変手段として適用可能である。あるいは、別の例として、ＭＯＳ型容量は、ＭＯＳ型トランジスタのソース及びドレインの一方を省略した構成であってもよい。具体的には、上述のＦＤ領域と同じ導電型の半導体領域を省略する構成が用いられる。
【００３５】
容量制御部２１０により撮影条件に適した撮像を行うことができる。入力ノード２０５の容量を大きくすると、ゲインは小さくなるが、蓄積可能な電荷量が多くなる。そのため、入射光量が多い撮影条件に好適な設定となる。逆に、入力ノード２０５の容量を小さくすると、蓄積可能な電荷量は少なくなるが、ゲインが大きくなる。そのため、入射光量が少ない撮影条件に好適な設定となる。
【００３６】
続いて、本実施例の撮像装置の動作について説明する。本実施例の撮像装置は、第１のモードと第２のモードとを持つ。第１のモードと第２のモードとは、例えば、被写体からの入射光量等の撮影条件に基づいて切り替えられる。第１のモードでは、入力ノード２０５の容量値が第１の容量値Ｃ１である状態で、画素１０１の出力部が画素信号を出力する。第２のモードでは、入力ノード２０５の容量値が第２の容量値Ｃ２である状態で、画素１０１の出力部が画素信号を出力する。
【００３７】
図３のタイミングチャートを用いて、第２のモードの動作を説明する。図３は画素１０１に供給される制御信号のタイミングチャートを示す。上述の通り、本実施例では４行の画素１０１が並行して画素信号を出力する。図３において、Ｎ行目からＮ＋３行目の画素１０１に共通して与えられる制御信号（符号の末尾が１）と、Ｎ＋４行目からＮ＋７行目の画素１０１に共通して与えられる制御信号（符号の末尾が２）とが示されている。制御信号がハイレベルのときに、対応するトランジスタがオンする。制御信号がローレベルのときに、対応するトランジスタがオフする。
【００３８】
時刻ｔ１から時刻ｔ９において、Ｎ行目〜Ｎ＋３行目の画素１０１から画素信号が読み出される。続いて、時刻ｔ１０から時刻ｔ１８において、Ｎ＋４行目〜Ｎ＋７行目の画素１０１から画素信号が読み出される。読み出しを行う期間には、対応する制御信号ＰＳＥＬがハイレベルになっている。また、第２のモードでは、制御信号ＰＦＤＩＮＣが常時ハイレベルである。そのため、入力ノード２０５の容量は、常に、第２の容量値Ｃ２に制御されている。
【００３９】
まず、Ｎ行〜Ｎ＋３行の画素１０１から画素信号が読み出し動作について説明する。時刻ｔ１から時刻ｔ２は、リセットトランジスタ２０６がオンしている。この期間に、入力ノード２０５の電圧をリセットするリセット動作が行われている。
【００４０】
続いて、時刻ｔ２から時刻ｔ３の期間に、画素１０１の増幅トランジスタ２０７は、画素信号として、リセット時のノイズを含むノイズ信号を出力する。出力されたノイズ信号は列回路においてアナログデジタル変換（以下、ＡＤ変換）される。
【００４１】
時刻ｔ３から時刻ｔ４の期間に、転送トランジスタ２０３ａがＰＤ２０１ａの電荷を入力ノード２０５に転送する。その後、時刻ｔ４から時刻ｔ５の期間に、画素１０１の増幅トランジスタ２０７は、画素信号として、ＰＤ２０１ａで生じた電荷に基づく第１の光信号（以下、Ａ信号）を出力線ＶＬへ出力する。出力されたＡ信号は列回路においてＡＤ変換される。
【００４２】
時刻ｔ５から時刻ｔ６の期間に、転送トランジスタ２０３ａおよび転送トランジスタ２０３ｂがオンする。これにより、ＰＤ２０１ａの電荷、および、ＰＤ２０１ｂの電荷がそれぞれ入力ノード２０５に転送される。転送されたＰＤ２０１ａの電荷およびＰＤ２０１ｂの電荷は、入力ノード２０５において加算される。したがって、時刻ｔ６から時刻ｔ７の期間に、ＰＤ２０１ａの電荷およびＰＤ２０１ｂの電荷に基づく第２の光信号（以下、Ａ＋Ｂ信号）が出力される。出力されたＡ信号は列回路においてＡＤ変換される。
【００４３】
ここで、制御信号ＰＦＤＩＮＣがハイレベルであるため、入力ノード２０５の容量が第２の容量値Ｃ２である状態で、画素１０１の増幅トランジスタ２０７は、上述のノイズ信号、Ａ信号、および、Ａ＋Ｂ信号を出力する出力動作を行う。
【００４４】
デジタル信号に変換されたノイズ信号、Ａ信号、および、Ａ＋Ｂ信号は、それぞれ、水平走査回路１０８によって信号処理回路１０９に転送される。信号処理回路１０９は、ノイズ信号、Ａ信号、および、Ａ＋Ｂ信号を用いてＣＤＳ処理を行う。
【００４５】
次に、時刻ｔ８にて駆動信号ＰＲＥＳがハイレベルとなり、リセット動作が行われる。時刻ｔ９にて制御信号ＰＳＥＬをローレベルとすることで、Ｎ行目からＮ＋３行目の画素１０１の画素信号の読み出し動作が終了する。
【００４６】
時刻ｔ１０から時刻ｔ１８では、上記の時刻ｔ１から時刻ｔ９の動作が、Ｎ＋４行目からＮ＋７行目の画素１０１に対して行われる。これらの動作は、Ｎ行目からＮ＋３行目の画素１０１からの画素信号の読み出しと同じである。
【００４７】
図４のタイミングチャートを用いて、第１のモードの動作を説明する。図４は画素１０１に供給される制御信号のタイミングチャートを示す。図４において、Ｎ行目からＮ＋３行目の画素１０１に共通して与えられる制御信号（符号の末尾が１）と、Ｎ＋４行目からＮ＋７行目の画素１０１に共通して与えられる制御信号（符号の末尾が２）とが示されている。制御信号がハイレベルのときに、対応するトランジスタがオンする。制御信号がローレベルのときに、対応するトランジスタがオフする。
【００４８】
時刻ｔ１から時刻ｔ１１において、Ｎ行目〜Ｎ＋３行目の画素１０１から画素信号が読み出される。続いて、時刻ｔ１２から時刻ｔ２２において、Ｎ＋４行目〜Ｎ＋７行目の画素１０１から画素信号が読み出される。読み出しを行う期間には、対応する制御信号ＰＳＥＬがハイレベルになっている。
【００４９】
第２のモードと異なる点として、第１のモードでは、入力ノード２０５の容量が第１の容量値Ｃ１に制御された状態で、増幅トランジスタ２０７が画素信号を出力する。そのため、一部の期間で、制御信号ＰＦＤＩＮＣがローレベルである。具体的には、時刻ｔ２から時刻ｔ９までの期間、制御信号ＰＦＤＩＮＣ１がローレベルである。また、時刻ｔ１３から時刻ｔ２１までの期間、制御信号ＰＦＤＩＮＣ２がローレベルである。
【００５０】
それ以外の動作は、第２のモードと同様である。図３および図４のステートの欄に、対応する動作を示してある。これらの動作について詳細な説明は省略する。
【００５１】
第１のモードにおいては、入力ノード２０５の容量が第１の容量値Ｃ１に制御された状態で、増幅トランジスタ２０７が画素信号を出力する。言い換えると、入力ノード２０５に容量２１１が接続されていない状態で、増幅トランジスタ２０７が画素信号を出力する。しかし、入力ノード２０５のリセット動作は、入力ノード２０５に容量２１１が接続された状態で行われる。入力ノード２０５と容量２１１との間に電位差があると、入力ノード２０５へのリーク電流が発生する可能性がある。入力ノード２０５に容量２１１が接続された状態で入力ノード２０５の電圧をリセットすることにより、両者の電圧をほぼ等しくすることができる。結果として、このようなリーク電流によるノイズを低減できる。
【００５２】
本実施例では、画素１０１からの画素信号の読み出しが終わった後に、入力ノード２０５のリセット動作を行う。Ｎ行目〜Ｎ＋３行目の画素１０１を例に、このリセット動作を説明する。まず、時刻ｔ９において制御信号ＰＦＤＩＮＣがハイレベルになる。このとき、制御信号ＰＲＥＳはローレベルである。したがって、リセットトランジスタ２０６がオフである状態で、入力ノード２０５の容量が第１の容量値Ｃ１から、第２の容量値Ｃ２に切り替えられる。その後、時刻ｔ９に制御信号ＰＲＥＳがハイレベルになる。このとき、制御信号ＰＦＤＩＮＣはハイレベルである。したがって、入力ノード２０５の容量が第２の容量値Ｃ２である状態で、リセットトランジスタ２０６がオフからオンに制御される。以上により、入力ノード２０５のリセット動作が行われる。この状態が、次のフレームの画素信号を読み出す時まで維持される。次のフレームの画素信号を読み出す時に、再び、制御信号ＰＦＤＩＮＣがローレベルになる。つまり、入力ノード２０５の容量が第１の容量値Ｃ１に制御された状態で、画素信号が出力される。
【００５３】
このように、本実施例では、容量制御部２１０が入力ノード２０５の容量を第１の容量値Ｃ１からそれよりも大きい第２の容量値Ｃ２に切り替えた後に、リセットトランジスタ２０６がオンする。この制御により、リセット動作による入力ノード２０５の電圧の変動を低減することができる。これはリセットトランジスタ２０６が動作する時に、入力ノード２０５の容量が大きいため、カップリングによる電圧の変動を小さくできるからである。
【００５４】
上述のように、リセット動作の後に、次のフレームの画素信号を出力する出力動作を行う。もし、リセット動作において入力ノード２０５の電圧が大きく変動すると、出力動作までにその電圧の変動が静定しない可能性がある。結果として、ノイズが生じる可能性がある。リセット動作による入力ノード２０５の電圧の変動を低減することで、これらのノイズを低減することができる。
【００５５】
また、１つのリセット制御線ＰＲＥＳが１０００列以上の画素１０１に接続される場合、画素１０１の位置に応じて制御信号ＰＲＥＳの波形が変化する可能性がある。複数の画素１０１において入力ノード２０５とリセットトランジスタ２０６のゲートとの寄生容量が同じであっても、リセットトランジスタ２０６のゲートに供給される制御信号ＰＲＥＳが異なると、入力ノード２０５の電位変動は異なる可能性がある。そうすると、列ごとに入力ノード２０５のリセット状態がばらつく可能性がある。このリセット状態のばらつきは、シェーディングなどによる画質の低下の原因となる可能性がある。リセット動作による入力ノード２０５の電圧の変動を低減することで、列ごとのリセット状態のばらつきを小さくできる。結果として、シェーディングを低減し、画質を向上させることができる。
【００５６】
以上に説明したとおり、本実施形態においては、容量制御部２１０が入力ノード２０５の容量を第１の容量値Ｃ１からそれよりも大きい第２の容量値Ｃ２に切り替えた後に、リセットトランジスタ２０６がオフからオンに制御される。このような構成によれば、ノイズを低減することができる。
【００５７】
［実施例２］
別の実施例を説明する。本実施形態は、１つの画素ユニットが複数の画素を含む点で実施例１と異なる。また、１つの画素ユニットに含まれる複数の画素は、画素ユニットに含まれる回路の一部を共有している。そのため、画素から画素信号を読み出すための動作が、実施例１と異なる。以下では実施例１と異なる部分を主に説明する。実施例１と同じ部分については、説明を省略する。
【００５８】
図５は、第２の実施例に係る撮像装置の全体構成を模式的に示したブロック図である。画素部１００に、複数の画素１０１が配置される。複数の画素１０１が行列状に配されていること、および、カラーフィルタが各画素１０１に割り当てられることは、実施例１と同様である。本実施例では、２つの画素１０１が１つの画素ユニット１５０を構成する。そこで本実施例では、画素ユニット１５０を単位として行を定義する。図５に示されるように、Ｋ行の画素ユニット１５０が配される。この場合、画素１０１は２×Ｋ行に渡って配置されることになる。
【００５９】
本実施例では、一列の画素１０１に対応して、２本の出力線ＶＬ１、ＶＬ２が配される。１つの画素ユニット１５０は、出力線ＶＬ１および出力線ＶＬ２の両方に接続される。
【００６０】
垂直走査回路１０２は、画素１０１の駆動を制御する制御信号を、行ごとに、画素１０１に供給する。本実施例では、１つの画素ユニット１５０、すなわち、２つの画素１０１に対して、８種類の制御信号が供給される。したがって、垂直走査回路１０２は行ごとに配された８つの制御線に接続される。なお、図５では、８つの制御線をまとめて１つの配線で示している。
【００６１】
列アンプ１０３、比較器１０４、参照信号発生回路１０５、カウンタ１０６、記憶部１０７、水平走査回路１０８、信号処理回路１０９の構成は、実施例１と同じである。ただし、本実施例では、１つの列に対して、２つの列回路が配される。
【００６２】
図６は画素１０１の等価回路を示す。１つの画素ユニット１５０に含まれる２つの画素１０１を、便宜的に第１の画素１０１および第２の画素１０１と呼ぶ。第１の画素１０１は、光電変換部として、ＰＤ２０１ａおよびＰＤ２０１ｂを含む。ＰＤ２０１ａおよびＰＤ２０１ｂは、実施例１のＰＤ２０１ａおよびＰＤ２０１ｂと同じである。第２の画素１０１は、光電変換部として、ＰＤ２０２ａおよびＰＤ２０２ｂを含む。便宜的に異なる符号が付されているが、ＰＤ２０２ａおよびＰＤ２０２ｂは、実施例１のＰＤ２０１ａおよびＰＤ２０１ｂと同じである。ＰＤ２０１ａおよびＰＤ２０１ｂは単一のマイクロレンズの下に配される。ＰＤ２０２ａおよびＰＤ２０２ｂは別の単一のマイクロレンズの下に配される。光電変換部についての詳細な説明は省略する。
【００６３】
第１の画素１０１は、転送トランジスタ２０３ａ、および、転送トランジスタ２０３ｂを含む。転送トランジスタ２０３ａ、および、転送トランジスタ２０３ｂは、それぞれ、実施例１の転送トランジスタ２０３ａ、および、転送トランジスタ２０３ｂと同じである。ただし、転送トランジスタ２０３ａのゲートは転送制御線ＰＴＸＡに接続される。転送トランジスタ２０３ｂのゲートは転送制御線ＰＴＸＢに接続される。また、第２の画素１０１は、転送トランジスタ２０４ａ、および、転送トランジスタ２０４ｂを含む。便宜的に異なる符号が付されているが、転送トランジスタ２０４ａ、および、転送トランジスタ２０４ｂは、それぞれ、実施例１の転送トランジスタ２０３ａ、および、転送トランジスタ２０３ｂと同じである。ただし、転送トランジスタ２０４ａのゲートは転送制御線ＰＴＸＣに接続される。転送トランジスタ２０４ｂのゲートは転送制御線ＰＴＸＤに接続される。転送部についての詳細な説明は省略する。
【００６４】
１つの画素ユニット１５０は、入力ノード２０５、リセットトランジスタ２０６、増幅トランジスタ２０７、容量制御部２１０、容量２１１を含む。これらは実施例１と同様であるため、個々の説明は省略する。このように、本実施例においては、１つの画素ユニット１５０に含まれる２つの画素１０１が、例えば、増幅トランジスタ２０７を共有している。そのため、１画素あたりに配されるトランジスタの数を低減することができる。
【００６５】
１つの画素ユニット１５０は、選択トランジスタ２０８および選択トランジスタ２０９を含む。選択トランジスタ２０８および選択トランジスタ２０９は、それぞれ、実施例１の選択トランジスタ２０８と同じ機能をもつ。選択トランジスタ２０８は、増幅トランジスタ２０７と出力線ＶＬ１とを接続する。また、選択トランジスタ２０８は、増幅トランジスタ２０７と出力線ＶＬ２とを接続する。選択トランジスタ２０８のゲートは、制御線ＰＳＥＬＡに接続される。選択トランジスタ２０９のゲートは制御線ＰＳＥＬＢに接続される。このような構成により、画素ユニット１５０の画素信号を、複数の出力線ＶＬのうち任意の１つに出力することができる。
【００６６】
続いて、本実施例の撮像装置の動作について説明する。本実施例の撮像装置は、第１のモードと第２のモードとを持つ。第１のモードと第２のモードとは、例えば、被写体からの入射光量等の撮影条件に基づいて切り替えられる。第１のモードでは、入力ノード２０５の容量値が第１の容量値Ｃ１である状態で、画素ユニット１５０の出力部が画素信号を出力する。第２のモードでは、入力ノード２０５の容量値が第２の容量値Ｃ２である状態で、画素ユニット１５０の出力部が画素信号を出力する。
【００６７】
図７のタイミングチャートを用いて、第２のモードの動作を説明する。図７は画素１０１に供給される制御信号のタイミングチャートを示す。図７には、Ｎ−２行目〜Ｎ＋１行目までの画素ユニット１５０に供給される選択制御信号ＰＳＥＬＡ（Ｎ−２）〜ＰＳＥＬＡ（Ｎ＋１）、ＰＳＥＬＢ（Ｎ−２）〜（Ｎ＋１）が示されている。複数の行に供給される複数の選択制御信号が示されるため、符号の末尾が対応する行を示している。また、図７には、Ｎ行目の画素ユニット１５０およびＮ＋１行目の画素ユニット１５０に共通して与えられる制御信号ＰＲＥＳ、ＰＦＤＩＮＣ、ＰＴＸＡ、ＰＴＸＢ、ＰＴＸＣ、ＰＴＸＤが示されている。制御信号がハイレベルのときに、対応するトランジスタがオンする。制御信号がローレベルのときに、対応するトランジスタがオフする。
【００６８】
図７の時刻ｔ１から時刻ｔ４までの期間で、Ｎ−２行目の画素ユニット１５０およびＮ−１行目の画素ユニット１５０の画素信号が並行して読み出される。また、時刻ｔ５から時刻ｔ１３までの期間で、Ｎ行目の画素ユニット１５０の画素信号と、Ｎ＋１行目の画素ユニット１５０の画素信号とが、並行して読み出される。各画素ユニット１５０は２つの画素１０１を含むため、さらに、時刻ｔ１４から時刻ｔ２２までの期間で、Ｎ行目の画素ユニット１５０の画素信号と、Ｎ＋１行目の画素ユニット１５０の画素信号とが、並行して読み出される。時刻ｔ５から時刻ｔ１３までの期間に、各画素ユニット１５０に含まれる第１の画素１０１の画素信号が読み出される。また、時刻ｔ１４から時刻ｔ２２までの期間に、各画素ユニット１５０に含まれる第２の画素１０１の画素信号が読み出される。
【００６９】
各期間の動作は、実施例１と同様である。そのため、詳細な説明は省略する。図７のステートの欄に、対応する動作を示してある。これらの動作について詳細な説明は省略する。ただし、Ｎ行目の画素ユニット１５０の画素信号と、Ｎ＋１行目の画素ユニット１５０の画素信号とが、互いに異なる出力線ＶＬへ出力されるように、選択制御信号ＰＳＥＬＡ、および、選択制御信号ＰＳＥＬＢが構成される。例えば、Ｎ行目の画素ユニット１５０へ供給される制御信号ＰＳＥＬＡ（Ｎ）がハイレベルの期間は、Ｎ＋１行目の画素ユニット１５０へ供給される制御信号ＰＳＥＬＡ（Ｎ＋１）はローレベルであり、一方、選択制御信号ＰＳＥＬＢ（Ｎ＋１）がハイレベルである。また、１つの画素ユニット１５０に含まれる２つの画素１０１のどちらから画素信号が読み出されるかは、制御信号ＰＴＸＡ、制御信号ＰＴＸＢ、制御信号ＰＴＸＣ、および、制御信号ＰＴＸＤによって制御される。
【００７０】
本実施例では、Ｎ−２行目およびＮ−１行目の画素ユニット１５０の画素信号を読み出す期間において、Ｎ行目およびＮ＋１行目の画素ユニット１５０の入力ノード２０５のリセットが解除される。この動作を予備選択と呼ぶ。なお、リセットが解除された状態とは、リセットトランジスタ２０６がオフの状態のことである。
【００７１】
本実施例では、２つの画素１０１が１つの入力ノード２０５を共有する。この場合、第１の画素１０１の画素信号を読み出すためのリセット動作と、第２の画素１０１の画素信号を読み出すためのリセット動作との間で、リセット動作が開始されてからリセットが解除されるまでの時間が異なる可能性がある。結果として、行毎に筋状のノイズが生じる可能性がある。上述の予備選択を行うことで、リセットトランジスタのゲート絶縁膜中にトラップされた電荷の放出が促進され、リセットレベルの変動によるシェーディングやパターンノイズを低減することができる。
【００７２】
具体的に、時刻ｔ１から時刻ｔ４までの期間では制御信号ＰＳＥＬＢ（Ｎ−２）および制御信号ＰＳＥＬＡ（Ｎ−１）によって、Ｎ−２行目とＮ−１行目の画素ユニット１５０が選択されている。一方、Ｎ行目とＮ＋１行目の画素ユニット１５０は非選択の状態である。しかし、前述の予備選択を行うため、時刻ｔ２でＮ行目およびＮ＋１行目の画素ユニット１５０へ供給される制御信号ＰＲＥＳをローレベルする。これにより、Ｎ行目およびＮ＋１行目の画素ユニット１５０の入力ノード２０５のリセットが解除された状態となる。その後、時刻ｔ３にて、制御信号ＰＲＥＳがハイレベルになり、Ｎ行目およびＮ＋１行目の画素ユニット１５０の入力ノード２０５に対してリセット動作が行われる。時刻ｔ４にて制御信号ＰＳＥＬＢ（Ｎ−２）と制御信号ＰＳＥＬＡ（Ｎ−１）がローレベルとなることで、Ｎ−２行とＮ−１行目の画素ユニット１５０を選択している状態が終了する。その後、時刻ｔ５にて制御信号ＰＳＥＬＡ（Ｎ）と制御信号ＰＳＥＬＢ（Ｎ＋１）がハイレベルになる。これにより、Ｎ行目の画素ユニット１５０およびＮ＋１行目の画素ユニット１５０が選択される。以降の動作は、実施例１と同様である。
【００７３】
第２のモードでは、制御信号ＰＦＤＩＮＣがハイレベルである。そのため、入力ノード２０５の容量が第２の容量値Ｃ２である状態で、各画素ユニット１５０の増幅トランジスタ２０７は、ノイズ信号、Ａ信号、および、Ａ＋Ｂ信号を出力する出力動作を行う。
【００７４】
図８のタイミングチャートを用いて、第１のモードの動作を説明する。図８は画素１０１に供給される制御信号のタイミングチャートを示す。図８には、図７と同じ制御信号が示されている。
【００７５】
図８の時刻ｔ１から時刻ｔ６までの期間で、Ｎ−２行目の画素ユニット１５０およびＮ−１行目の画素ユニット１５０の画素信号が並行して読み出される。また、時刻ｔ７から時刻ｔ１７までの期間で、Ｎ行目の画素ユニット１５０の画素信号と、Ｎ＋１行目の画素ユニット１５０の画素信号とが、並行して読み出される。各画素ユニット１５０は２つの画素１０１を含むため、さらに、時刻ｔ１８から時刻ｔ２８までの期間で、Ｎ行目の画素ユニット１５０の画素信号と、Ｎ＋１行目の画素ユニット１５０の画素信号とが、並行して読み出される。時刻ｔ７から時刻ｔ１７までの期間と、時刻ｔ１１８から時刻ｔ２８までの期間とでは、各画素ユニット１５０に含まれる異なる画素１０１の画素信号が読み出される。
【００７６】
第２のモードと異なる点として、第１のモードでは、入力ノード２０５の容量が第１の容量値Ｃ１に制御された状態で、増幅トランジスタ２０７が画素信号を出力する。そのため、一部の期間で、制御信号ＰＦＤＩＮＣがローレベルである。具体的には、時刻ｔ８から時刻ｔ１５までの期間、および、時刻ｔ１９から時刻ｔ２６までの期間、制御信号ＰＦＤＩＮＣ１がローレベルである。
【００７７】
さらに、本実施例では、予備選択を行っている期間の一部でも、入力ノード２０５の容量が第１の容量値Ｃ１に制御される。具体的には、時刻ｔ２から時刻ｔ４までの期間、制御信号ＰＦＤＩＮＣがローレベルである。予備選択の期間において、入力ノード２０５の容量を第１の容量値Ｃ１に制御することで、第１の画素１０１のリセット動作と、第２の画素１０１のリセット動作とで、入力ノード２０５のリセット後の電圧のばらつきを低減することができる。これにより、行ごとの筋状のノイズを低減することができる。
【００７８】
容量制御部２１０に関する動作を除いて、第１のモードの動作は、第２のモードの動作と同様である。図７および図８のステートの欄に、対応する動作を示してある。これらの動作について詳細な説明は省略する。
【００７９】
実施例１と同様に、第１のモードにおいては、入力ノード２０５の容量が第１の容量値Ｃ１に制御された状態で、増幅トランジスタ２０７が画素信号を出力する。言い換えると、入力ノード２０５に容量２１１が接続されていない状態で、増幅トランジスタ２０７が画素信号を出力する。しかし、入力ノード２０５のリセット動作は、入力ノード２０５に容量２１１が接続された状態で行われる。入力ノード２０５と容量２１１との間に電位差があると、入力ノード２０５へのリーク電流が発生する可能性がある。入力ノード２０５に容量２１１が接続された状態で入力ノード２０５の電圧をリセットすることにより、両者の電圧をほぼ等しくすることができる。結果として、このようなリーク電流によるノイズを低減できる。
【００８０】
本実施例では、画素１０１からの画素信号の読み出しの前に、入力ノード２０５のリセット動作を行う。Ｎ行目およびＮ＋１行目の画素ユニット１５０の第１の画素１０１を例に、このリセット動作を説明する。まず、時刻ｔ４において制御信号ＰＦＤＩＮＣがハイレベルになる。このとき、制御信号ＰＲＥＳはローレベルである。したがって、リセットトランジスタ２０６がオフである状態で、入力ノード２０５の容量が第１の容量値Ｃ１から、第２の容量値Ｃ２に切り替えられる。その後、時刻ｔ５に制御信号ＰＲＥＳがハイレベルになる。このとき、制御信号ＰＦＤＩＮＣはハイレベルである。したがって、入力ノード２０５の容量が第２の容量値Ｃ２である状態で、リセットトランジスタ２０６がオフからオンに制御される。以上により、入力ノード２０５のリセット動作が行われる。その後、時刻ｔ８に制御信号ＰＦＤＩＮＣがローレベルになり、入力ノード２０５の容量が第２の容量値Ｃ２から、第１の容量値Ｃ１に切り替えられる。そして、時刻ｔ９に制御信号ＰＲＥＳがローレベルになり、リセットが解除される。以後、入力ノード２０５の容量が第１の容量値Ｃ１に制御された状態で、画素信号が出力される。
【００８１】
このように、本実施例では、容量制御部２１０が入力ノード２０５の容量を第１の容量値Ｃ１からそれよりも大きい第２の容量値Ｃ２に切り替えた後に、リセットトランジスタ２０６がオンする。この制御により、リセット動作による入力ノード２０５の電圧の変動を低減することができる。これはリセットトランジスタ２０６が動作する時に、入力ノード２０５の容量が大きいため、カップリングによる電圧の変動を小さくできるからである。
【００８２】
もし、リセット動作において入力ノード２０５の電圧が大きく変動すると、出力動作までにその電圧の変動が静定しない可能性がある。結果として、ノイズが生じる可能性がある。リセット動作による入力ノード２０５の電圧の変動を低減することで、これらのノイズを低減することができる。
【００８３】
図７および図８に示される動作では、先に、Ｎ行目の画素ユニット１５０の第１の画素１０１（図５のＲで示された画素）の画素信号とＮ＋１行目の画素ユニット１５０の第２の画素１０１（図５のＧで示された画素）の画素信号とが読み出される。次に、Ｎ行目の画素ユニット１５０の第２の画素１０１（図５のＧで示された画素）の画素信号とＮ＋１行目の画素ユニット１５０の第１の画素１０１（図５のＲで示された画素）の画素信号が読み出される。しかし、画素ユニット１５０の中での順番は、これらに限定されない。
【００８４】
変形例では、先に、Ｎ行目の画素ユニット１５０の第１の画素１０１（図５のＲで示された画素）の画素信号とＮ＋１行目の画素ユニット１５０の第１の画素１０１（図５のＲで示された画素）の画素信号とが並行して読み出される。その後、Ｎ行目の画素ユニット１５０の第２の画素１０１（図５のＧで示された画素）の画素信号とＮ＋１行目の画素ユニット１５０の第２の画素１０１（図５のＧで示された画素）の画素信号とが並行して読み出される。
【００８５】
また、さらに別の変形例では、Ｎ行目の画素ユニット１５０の第２の画素１０１の画素信号と、Ｎ＋１行目の画素ユニット１５０の第１の画素ユニット１０１の画素信号とが並行に読み出される。次に、Ｎ＋１行目の画素ユニット１５０の第２の画素１０１の画素信号と、Ｎ＋２行目の画素ユニット１５０の第１の画素ユニット１０１の画素信号とが並行に読み出される。それから、Ｎ＋２行目の画素ユニット１５０の第２の画素１０１の画素信号と、Ｎ＋３行目の画素ユニット１５０の第１の画素ユニット１０１の画素信号とが並行に読み出される。このように、様々な読み出しの順序を用いることができる。
【００８６】
以上に説明したとおり、本実施例においては、容量制御部２１０が入力ノード２０５の容量を第１の容量値Ｃ１からそれよりも大きい第２の容量値Ｃ２に切り替えた後に、リセットトランジスタ２０６がオフからオンに制御される。このような構成によれば、ノイズを低減することができる。
【００８７】
特に、本実施例は２つの画素１０１が１つの入力ノード２０５および１つの増幅トランジスタ２０７を共有している。そのため、１つの入力ノード２０５において、第１の画素１０１の画素信号を読み出した後に行われるリセット動作から、第２の画素１０１の画素信号の読み出しまでの期間が短い。また、予備選択を行う場合にも同様に、リセット動作から画素信号の読み出しまでの時間が短い。そのため、入力ノード２０５の電圧の変動を小さくすることによるノイズ低減の効果が実施例１に比較して顕著である。
【００８８】
［実施例３］
本発明に係る撮像システムの実施例について説明する。撮像システムとして、デジタルスチルカメラ、デジタルカムコーダ、カメラヘッド、複写機、ファックス、携帯電話、車載カメラ、観測衛星などがあげられる。図９に、撮像システムの例としてデジタルスチルカメラのブロック図を示す。
【００８９】
図９において、１００１はレンズの保護のためのバリア、１００２は被写体の光学像を撮像装置１００４に結像させるレンズ、１００３はレンズ１００２を通った光量を可変するための絞りである。１００４は上述の各実施例で説明した撮像装置であって、レンズ１００２により結像された光学像を画像データとして変換する。ここで、撮像装置１００４の半導体基板にはＡＤ変換部が形成されているものとする。１００７は撮像装置１００４より出力された撮像データに各種の補正やデータを圧縮する信号処理部である。そして、図９において、１００８は撮像装置１００４および信号処理部１００７に、各種タイミング信号を出力するタイミング発生部、１００９はデジタルスチルカメラ全体を制御する全体制御部である。１０１０は画像データを一時的に記憶する為のフレームメモリ部、１０１１は記録媒体に記録または読み出しを行うためのインターフェース部、１０１２は撮像データの記録または読み出しを行う為の半導体メモリ等の着脱可能な記録媒体である。そして、１０１３は外部コンピュータ等と通信する為のインターフェース部である。ここで、タイミング信号などは撮像システムの外部から入力されてもよく、撮像システムは少なくとも撮像装置１００４と、撮像装置１００４から出力された撮像信号を処理する信号処理部１００７とを有すればよい。
【００９０】
本実施例では、撮像装置１００４とＡＤ変換部とが別の半導体基板に設けられた構成を説明した。しかし、撮像装置１００４とＡＤ変換部とが同一の半導体基板に形成されていてもよい。また、撮像装置１００４と信号処理部１００７とが同一の半導体基板に形成されていてもよい。
【００９１】
また、それぞれの画素１０１が第１の光電変換部１０１Ａと、第２の光電変換部１０１Ｂを含むように構成されてもよい。信号処理部１００７は、第１の光電変換部１０１Ａで生じた電荷に基づく信号と、第２の光電変換部１０１Ｂで生じた電荷に基づく信号とを処理し、撮像装置１００４から被写体までの距離情報を取得するように構成されてもよい。
【００９２】
撮像システムの実施例において、撮像装置１００４には、実施例１乃至実施例２のいずれかの撮像装置が用いられる。このような構成によれば、ノイズの低減された画像を取得することができる。
【００９３】
［実施例４］
図１０は、車戴カメラに関する撮像システムの一例を示したものである。撮像システム２０００は、上述した実施例の撮像装置２０１０を有する。撮像システム２０００は、撮像装置２０１０により取得された複数の画像データに対し、画像処理を行う画像処理部２０３０と、撮像システム２０００により取得された複数の画像データから視差（視差画像の位相差）の算出を行う視差算出部２０４０を有する。また、撮像システム２０００は、算出された視差に基づいて対象物までの距離を算出する距離計測部２０５０と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部２０６０と、を有する。ここで、視差算出部２０４０や距離計測部２０５０は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部２０６０はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。また、ＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）やＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）などによって実現されてもよいし、これらの組合せによって実現されてもよい。
【００９４】
撮像システム２０００は車両情報取得装置２３１０と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、撮像システム２０００は、衝突判定部２０６０での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ＥＣＵ２４１０が接続されている。また、撮像システム２０００は、衝突判定部２０６０での判定結果に基づいて、ドライバーへ警報を発する警報装置２４２０とも接続されている。例えば、衝突判定部２０６０の判定結果として衝突可能性が高い場合、制御ＥＣＵ２４１０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置２４２０は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。
【００９５】
本実施例では車両の周囲、例えば前方または後方を撮像システム２０００で撮像する。図１０（ｂ）に、車両前方を撮像する場合の撮像システムを示した。また、上記では、他の車両と衝突しないように制御する例を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。さらに、撮像システムは、自車両等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。
【符号の説明】
【００９６】
１０１  画素
１５０  画素ユニット
２０５  入力ノード
２０６  リセットトランジスタ
２０７  増幅トランジスタ
２１０  容量制御部
【図１】
0006664259.tif 000002
【図２】
0006664259.tif 000003
【図３】
0006664259.tif 000004
【図４】
0006664259.tif 000005
【図５】
0006664259.tif 000006
【図６】
0006664259.tif 000007
【図７】
0006664259.tif 000008
【図８】
0006664259.tif 000009
【図９】
0006664259.tif 000010
【図１０】
0006664259.tif 000011