(57)【特許請求の範囲】
【請求項１】
多層印刷回路基板であって、
第１及び第２の反対の面を有する第１ストリップライン基板であり、当該多層印刷回路基板内で第１信号パスとして形成される第１導体を有する前記第１ストリップライン基板と、
第１及び第２の反対の面を有する第２ストリップライン基板であり、当該多層印刷回路基板内で第２信号パスとして形成される第２導体を有する前記第２ストリップライン基板と、
前記第１ストリップライン基板及び前記第２ストリップライン基板の外面の部分に沿って配置される垂直インターコネクトであり、前記第１導体へ電気的に結合される第１端部と、及び前記第２導体へ電気的に結合される第２端部とを有する垂直インターコネクトと、
前記垂直インターコネクトと、前記第１ストリップライン基板及び前記第２ストリップライン基板の前記外面とを囲む空洞を形成するよう、前記第１ストリップライン基板及び前記第２ストリップライン基板の前記外面を覆うように形成される導電性壁と
を有する多層印刷回路基板。
【請求項２】
前記第１ストリップライン基板は、
前記第１導体の第１面上に配置される第１誘電体基板、及び前記第１導体の第２面上に配置される第２誘電体基板と、
前記第１誘電体基板の第１面上に形成される第１接地面と
を更に有する、
請求項１に記載の多層印刷回路基板。
【請求項３】
前記第１ストリップライン基板の第２接地面を形成するよう前記第２誘電体基板の第２面上に形成される導電層を更に有する
請求項２に記載の多層印刷回路基板。
【請求項４】
前記第２ストリップライン基板は、
前記第２導体の第１面上に配置される第１誘電体基板、及び前記第２導体の第２面上に配置される第２誘電体基板と、
前記第２誘電体基板の第２面上に形成される第１接地面と
を更に有する、
請求項１に記載の多層印刷回路基板。
【請求項５】
前記第２ストリップライン基板の第２接地面を形成するよう前記第１誘電体基板の第１面上に形成される導電層を更に有する
請求項４に記載の多層印刷回路基板。
【請求項６】
前記垂直インターコネクトは、前記第１ストリップライン基板の第２誘電体基板の外面及び前記第２ストリップライン基板の第１誘電体基板の外面に沿って形成される、
請求項１に記載の多層印刷回路基板。
【請求項７】
前記第１ストリップライン基板の前記第２誘電体基板の外面及び前記第２ストリップライン基板の前記第１誘電体基板の外面は、実質的に同一平面上にある、
請求項６に記載の多層印刷回路基板。
【請求項８】
前記第１ストリップライン基板及び前記第２ストリップライン基板は、前記第１ストリップライン基板の前記第２誘電体基板の外面及び前記第２ストリップライン基板の前記第１誘電体基板の外面が段差面を形成するよう異なる長さである、
請求項６に記載の多層印刷回路基板。
【請求項９】
当該多層印刷回路基板内で１つ以上の接地面の上に形成される１つ以上のランプを更に有し、
前記垂直インターコネクトは、前記段差面上で前記第１導体及び前記第２導体を結合するよう前記１つ以上のランプにわたって配置される、
請求項８に記載の多層印刷回路基板。
【請求項１０】
前記導電性壁は、前記第１ストリップライン基板の第１面及び前記第２ストリップライン基板の第２面へ結合される、
請求項１に記載の多層印刷回路基板。
【請求項１１】
前記導電性壁は、前記空洞が前記第１ストリップライン基板及び前記第２ストリップライン基板の前記外面と前記導電性壁の内面との間に形成されるように、前記外面を囲む、
請求項１に記載の多層印刷回路基板。
【請求項１２】
前記空洞内に配置される誘電材料を更に有する
請求項１に記載の多層印刷回路基板。
【請求項１３】
前記垂直インターコネクトの形状は、円柱形、角胴形、又は前記第１ストリップライン基板及び前記第２ストリップライン基板の前記外面に共形、のうちの少なくとも１つを含む、
請求項１に記載の多層印刷回路基板。
【請求項１４】
前記導電性壁の形状は、円柱形、角胴形、又は当該多層印刷回路基板内の表面に共形、のうちの少なくとも１つを含む、
請求項１に記載の多層印刷回路基板。
【請求項１５】
多層印刷回路基板を形成する方法であって、
ストリップライン多層印刷回路基板の第１層において第１信号パスを露出することと、
前記ストリップライン多層印刷回路基板の異なる第２層において第２信号パスを露出することと、
前記ストリップライン多層印刷回路基板の前記第１層及び前記第２層の側部において垂直インターコネクトを設けることと、
前記垂直インターコネクトと、前記第１層及び前記第２層の前記側部とを囲む空洞を形成するよう、前記ストリップライン多層印刷回路基板の前記第１層及び前記第２層の前記側部の上に導電性壁を形成することと
を有する方法。
【請求項１６】
前記第１層を形成することは、
前記第１信号パスの第１面上に第１誘電体基板を配置し、前記第１信号パスの第２面上に第２誘電体基板を配置することと、
前記第１誘電体基板の第１面上に第１接地面を形成することと
を更に有する、
請求項１５に記載の方法。
【請求項１７】
前記第２誘電体基板の第２面上に第２接地面を形成することを更に有し、
前記第２接地面は、前記第１層と前記第２層との間に配置される、
請求項１６に記載の方法。
【請求項１８】
前記第２層を形成することは、
前記第２信号パスの第１面上に第１誘電体基板を配置し、前記第２信号パスの第２面上に第２誘電体基板を配置することと、
前記第２誘電体基板の第２面上に第１接地面を形成することと
を更に有する、
請求項１５に記載の方法。
【請求項１９】
前記第１誘電体基板の第１面上に第２接地面を形成することを更に有し、
前記第２接地面は、前記第１層と前記第２層との間に配置される、
請求項１８に記載の方法。
【請求項２０】
前記第１層の第２誘電体基板の外面及び前記第２層の第１誘電体基板の外面に沿って前記垂直インターコネクトを配置することを更に有する
請求項１５に記載の方法。
【請求項２１】
前記第１層の前記第２誘電体基板の外面及び前記第２層の前記第１誘電体基板の外面が段差面を形成するように、異なる長さで前記多層印刷回路基板の前記第１層及び前記第２層を設ける、
請求項２０に記載の方法。
【請求項２２】
前記第２信号パスの一部分にわたってランプを形成することを更に有し、
前記垂直インターコネクトは、前記ランプの一部分にわたって形成される、
請求項２１に記載の方法。
【請求項２３】
前記第１層と前記第２層との間に配置される導電層において第１ランプを形成し、前記第２信号パスの一部分にわたって第２ランプを形成することを更に有し、
前記垂直インターコネクトは、前記第１ランプ及び前記第２ランプの部分にわたって形成される、
請求項２１に記載の方法。
【請求項２４】
前記第１層の第１面及び前記第２層の第２面へ前記導電性壁を結合することを更に有する
請求項１５に記載の方法。
【請求項２５】
前記第１層及び前記第２層の前記側部と前記導電性壁の内面との間に前記空洞を形成することと、
前記空洞内に誘電材料を配置することと
を更に有する
請求項１５に記載の方法。
【発明の詳細な説明】
【背景技術】
【０００１】
当該技術で知られているように、ビアは、印刷回路基板（printed  circuit  board）（ＰＣＢ）の１つ以上の隣接する層の面を貫通する、無線周波数（radio  frequency）（ＲＦ）回路内の層間の電気接続を指す。ビアは、ＰＣＢの異なる層に配置された信号パス及び部品（集合的に“回路構成”）を結合するためにＰＣＢ回路設計で広く使用されている。
【０００２】
ビアは、ＰＣＢに形成された穴又は開口を含み、開口内には導体が配置されるか又は別なふうに設けられて、開口の一端から他端への導電性パスが提供される。例えば、ＰＣＢ設計において、ビアは、夫々の基板を通って形成された穴を用いて、異なる層を電気的に接続する。ビアはＰＣＢを通って形成されるということで、それらはＰＣＢ内の貴重なスペースを占める可能性がある。更に、ビアは漏れを生じやすく、その結果、夫々のビアの位置の周りで高磁場密度の領域を生じさせることがある。よって、無制限の磁界が個々の層全体に広がる可能性があり、夫々のＰＣＢの性能に影響を及ぼす。
【発明の概要】
【０００３】
本明細書で記載されるシステム及び方法は、多層印刷回路基板（ＰＣＢ）のような多層無線周波数（ＲＦ）回路の異なる層を結合するための垂直打ち込みインターコネクト（以降「インターコネクト」）を対象としている。インターコネクトは、多層ＰＣＢを構成する１つ以上のストリップライン基板の外面に沿って形成されて、夫々のストリップライン基板上の導体を電気的に結合することができる。よって、実施形態において、インターコネクトは、異なる層を通って形成された穴を使用せずに、多層ＰＣＢの異なる層に配置された導体を電気的に結合することができる。
【０００４】
例えば、複数のストリップライン基板のうちの夫々１つにおいて設けられているストリップ伝送線路の中心導体は、複数のストリップライン基板の誘電体層の端面又は側部の上に形成された又はそれを覆うように別なふうに配置されたインターコネクトを介して電気的に結合されてよく、それにより、インターコネクトは、少なくとも第１ストリップライン基板における第１中心導体から第２ストリップライン基板における第２中心導体に延在する。いくつかの実施形態で、インターコネクトは、付加製造（additive  manufacturing）技術を用いてストリップライン基板の外面又は端面又は側部に印刷されてよい。
【０００５】
導電性壁が、インターコネクト及び多層ＰＣＢの外面を囲む空洞を形成するよう、ストリップライン基板を形成する誘電体層の端面又は側部を覆うように形成されてよい。いくつかの実施形態で、空洞は、空気又は誘電材料で満たされ得る。
【０００６】
導電性壁は、少なくとも、インターコネクトの位置及び／又は寸法に部分的に基づき、多種多様な形状又は設計で形成されてよい。例えば、導電性壁は、多層ＰＣＢにおいてインターコネクトを周囲の回路構成から絶縁し、それによって、信号の好ましくない結合が信号パス間で“漏れる”ことを防ぐことができる（すなわち、導電性壁は支持を助け、理想的に、“漏れ”信号を除去する。）。
【０００７】
多層ＰＣＢの外面に沿ってインターコネクトを形成することによって、インターコネクトは、隣接するストリップライン基板間の高い分離を可能にし、システムロスを最小限にすることができる。よって、本明細書で記載されるインターコネクトシステム及び方法は、高性能アパーチャの設計及び製造を可能にする。いくつかの実施形態で、低いロスは、よりサイズが小さいアレイが特定の用途のために利用されることを可能にし得る。更に、多層ＰＣＢは、広いレーダー帯域幅で動作することができる。
【０００８】
上述されたように、インターコネクトは、付加製造技術を用いて形成されてよい。インターコネクトは、夫々の多層ＰＣＢの外面の部分の上に直接印刷され得る。付加製造及び多層ＰＣＢ内でのビアの削除は、費用節約を提供することができ、よって、導電ビアを有するＰＣＢ設計と比較して製造費用を削減する。例えば、本明細書で記載されるシステム及び方法は、付加製造されたフェーズドアレイを可能にし得る。
【０００９】
本明細書で保護されることが求められる概念の第１の態様において、多層印刷回路基板は、第１及び第２の反対の面を有する第１ストリップライン基板であり、当該多層印刷回路基板内で第１信号パスとして形成される第１導体を有する前記第１ストリップライン基板と、第１及び第２の反対の面を有する第２ストリップライン基板であり、当該多層印刷回路基板内で第２信号パスとして形成される第２導体を有する前記第２ストリップライン基板とを有する。当該多層印刷回路基板は、前記第１ストリップライン基板の第２面と前記第２ストリップライン基板の第１面との間に配置される導電層と、前記第１信号パス（すなわち、第１導体）を前記第２信号パス（すなわち、第２導体）へ結合するよう配置されるインターコネクトであり、前記第１ストリップライン基板及び前記第２ストリップライン基板の外面の部分に沿って配置される前記インターコネクトと、該インターコネクト並びに前記第１ストリップライン基板及び前記第２ストリップライン基板の前記外面を囲む空洞を形成するよう前記第１ストリップライン基板及び前記第２ストリップライン基板の前記外面を覆うように形成される導電性壁とを更に有する。
【００１０】
前記第１ストリップライン基板は、前記第１導体の第１面上に配置される第１誘電体基板、及び前記第１導体の第２面上に配置される第２誘電体基板と、前記第１誘電体基板の第１面上に形成される第１接地面とを含んでよい。いくつかの実施形態で、前記導電層は、前記第１ストリップライン基板の第２接地面を形成するよう前記第２誘電体基板の第２面上に形成されてよい。
【００１１】
前記第２ストリップライン基板は、前記第２導体の第１面上に配置される第１誘電体基板、及び前記第２導体の第２面上に配置される第２誘電体基板と、前記第２誘電体基板の第２面上に形成される第１接地面とを含んでよい。前記導電層は、前記第２ストリップライン基板の第２接地面を形成するよう前記第１誘電体基板の第１面上に形成されてよい。
【００１２】
前記インターコネクトは、前記第１ストリップライン基板の第２誘電体基板の外面及び前記第２ストリップライン基板の第１誘電体基板の外面に沿って形成され得る。いくつかの実施形態で、前記第１ストリップライン基板の前記第２誘電体基板の外面及び前記第２ストリップライン基板の前記第１誘電体基板の外面は、実質的に同一平面上にある。他の実施形態では、前記第１ストリップライン基板及び前記第２ストリップライン基板は、前記第１ストリップライン基板の前記第２誘電体基板の外面及び前記第２ストリップライン基板の前記第１誘電体基板の外面が段差面を形成するよう異なる長さである。
【００１３】
１つ以上のランプが、当該多層印刷回路基板内で１つ以上の接地面の上に形成されてよい。前記インターコネクトは、前記段差面上で前記第１導体及び前記第２導体を結合するよう前記１つ以上のランプにわたって配置され得る。
【００１４】
前記導電性壁は、前記第１ストリップライン基板の第１面及び前記第２ストリップライン基板の第２面へ結合され得る。前記導電性壁は、前記空洞が前記第１ストリップライン基板及び前記第２ストリップライン基板の前記外面と前記導電性壁の内面との間に形成されるように、前記外面を囲むことができる。
【００１５】
第２の態様において、多層印刷回路基板を形成する方法が提供される。当該方法は、導電層の第１面上に、第１及び第２の面を有する第１ストリップライン基板を配置し、該第１ストリップライン基板が第１導体を有する、ことと、前記導電層の第２面上に、第１及び第２の面を有する第２ストリップライン基板を配置して、前記導電層が前記第１ストリップライン基板の第２の面と前記第２ストリップライン基板の第１の面との間に配置されるようにし、前記第２ストリップライン基板が第２導体を有する、ことと、前記第１導体を前記第２導体へ結合するよう前記第１ストリップライン基板及び前記第２ストリップライン基板の外面の部分に沿ってインターコネクトを形成することと、前記インターコネクト並びに前記第１ストリップライン基板及び前記第２ストリップライン基板の前記外面を囲む空洞を形成するよう前記第１ストリップライン基板及び前記第２ストリップライン基板の前記外面を覆うように導電性壁を結合することとを有する。
【００１６】
いくつかの実施形態で、第１誘電体基板が、前記第１導体の第１面上に配置され得、第２誘電体基板が、前記第１導体の第２面上に配置され得、第１接地面が、前記第１誘電体基板の第１面上に形成され得る。第２接地面が、前記導電層を用いて前記第２誘電体基板の第２面上に形成され得る。
【００１７】
当該方法は、前記第２導体の第１面上に第１誘電体基板を配置し、前記第２導体の第２面上に第２誘電体基板を配置することと、該第２誘電体基板の第２面上に第１接地面を形成することと更に有してよい。第２接地面が、前記導電層を用いて前記第１誘電体基板の第１面上に形成されてよい。
【００１８】
前記インターコネクトは、前記第１ストリップライン基板の第２誘電体基板の外面及び前記第２ストリップライン基板の第１誘電体基板の外面に沿って配置され得る。
【００１９】
いくつかの実施形態で、前記第１ストリップライン基板及び前記第２ストリップライン基板は、前記第１ストリップライン基板の前記第２誘電体基板の外面及び前記第２ストリップライン基板の前記第１誘電体基板の外面が段差面を形成するように、異なる長さで設けられ得る。１つ以上のランプが、前記多層印刷回路基板内で１つ以上の接地面にわたって形成されてよく、前記インターコネクトは、前記段差面上で前記第１導体及び前記第２導体を結合するよう前記１つ以上のランプにわたって配置されてよい。
【００２０】
当該方法は、前記導電性壁を、前記第１ストリップライン基板の第１の面と前記第２ストリップライン基板の第２の面とへ結合することを更に有してよい。空洞が、前記第１ストリップライン基板及び前記第２ストリップライン基板の外面と前記導電性壁の内面との間に形成されてよく、誘電材料が、前記空洞内に配置され得る。
【図面の簡単な説明】
【００２１】
前述の特徴は、図面の意かの記載からより十分に理解され得る。
【００２２】
【図１】多層印刷回路基板の等軸測視図である。
【図２】多層印刷回路基板の側面図である。
【図２Ａ】段差外面を有する図１の多層印刷回路基板の側面図である。
【図３】ストリップライン構成を有する多層印刷回路基板の等軸測視図である。
【図４】多層印刷回路基板を製造する方法のフロー図である。
【発明を実施するための形態】
【００２３】
前述の概念及び特徴は、図面の以下の説明からより十分に理解され得る。図面は、開示される技術を説明及び理解するのを助ける。あらゆる可能な実施形態を説明及び記載することはしばしば非現実的又は不可能であるから、与えられている図は、１つ以上の実例となる実施形態を表す。然るに、図は、本明細書で記載される概念、システム及び技術の適用範囲を制限するよう意図されない。図中の同じ番号は同じ要素を表す。
【００２４】
これより図１を参照すると、多層印刷回路基板（ＰＣＢ）１００は、第１ストリップライン伝送線路基板１０２及び第２ストリップライン伝送線路基板１０４を含む。第１ストリップライン伝送線路基板１０２は、一対の誘電体基板１１０、１１２から提供され、誘電体基板１１０、１１２は、それらの外面１１０ａ、１１２ｂに導電接地面１０６、１３０を配置されている。第２ストリップライン基板１０４は、一対の誘電体基板１１４、１１６から提供され、誘電体基板１１４、１１６は、それらの外面１１４ａ、１１６ｂに導電接地面１０８、１３０を配置されている。よって、導電層１３０は、第１ストリップライン基板１０２と第２ストリップライン基板１０４との間に配置され、両方のストリップライン基板１０２、１０４のための接地面（すなわち、成形された接地面）として働く。
【００２５】
結合層（図１に図示せず。）が、第１ストリップライン基板１０２と第２ストリップライン基板１０４との間、並びにストリップライン層１１０、１１２及び１１４、１１６の間に配置されてもよい。例えば、導電層１３０は、基板１１２の部分として設けられ（例えば、表面１１２ｂ上に配置され）てよく、ボンドフィルム又は他のボンド材料が接地面１３０と基板１１４の表面１１４ａとの間に配置されてもよい。当業者に明らかなように、第１ストリップライン基板１０２及び第２ストリップライン基板１０４は、一般に知られているような多種多様な技術で互いに結合され得る。
【００２６】
第１ストリップライン基板１０２は、誘電体基板１１０、１１２の間に配置された第１導体１２２（幻像でここでは示されている。）を含む。導体１２２は、よって、接地面に対応する導体１０６、１３０を有して、ストリップライン伝送線路に対応する。
【００２７】
第２ストリップライン基板１０４は、誘電体基板１１４、１１６の間に配置された第２導体１２４（幻像でここでは示されている。）を含む。第２導体１２４は、接地面に対応する導体１０８、１３０を有して、第２ストリップライン伝送線路に対応する。
【００２８】
インターコネクト１２０が第１導体１２２を第２導体１２４へ結合する。インターコネクト１２０は、第１ストリップライン基板１０２及び第２ストリップライン基板１０４の外面１０２ｃ、１０４ｃに沿って配置され得る。例えば、インターコネクト１２０は、第１ストリップライン基板１０２の第２誘電体基板１１２の外面１１２ｃ及び第２ストリップライン基板１０４の第１誘電体基板１１４の外面１１４ｃの上に配置され得る。いくつかの実施形態で、インターコネクトは、多層ＰＣＢ１００の１つの側面又は端面に沿って形成され得る。
【００２９】
いくつかの実施形態で、切り欠き１３２が導電層１３０の端面１３０ｃ（例えば、側部）において形成されてよく、インターコネクト１２０が導電層１３０に接しないことを確かにする。例えば、インターコネクト１２０は第１導体１２２を第２導体１２４へ結合し、インターコネクト１２０の一部は、導電層１３０の端面１３０ｃを通り過ぎることができる。切り欠き１３２は、端面１３０ｃを通り過ぎるインターコネクト１２０の部分にそれが隣接するように、端面１３０ｃに沿って形成されてよい。切り欠き１３２の寸法（例えば、幅、長さ）は、インターコネクト１２０が導電層１３０に接しないような寸法（例えば、幅、長さ）に対応し、そのように選択され得る。いくつかの実施形態で、切り欠き１３２は、誘電材料で満たされてよく、インターコネクト１２０は、切り欠き１３２内の誘電材料の上に形成されるか又は別なふうに配置されてよい。
【００３０】
インターコネクト１２０は、第１ストリップライン基板１０２の第１導体１２２と第２ストリップライン基板１０４の第２導体１２４との間で無線周波数（ＲＦ）信号を結合するのに適した寸法を有して設けられてよい。よって、第１導体１２２及び第２導体１２４は、第１ストリップライン基板１０２及び第２ストリップライン基板１０４において夫々設けられるストリップ伝送線路の中心導体に対応し、それらに沿ってＲＦ信号は伝搬することができる。
【００３１】
インターコネクト１２０は、誘電体基板１１０、１１２、１１４、１１６の表面上で何らかの適切な導電材料から提供されるか又は別なふうに配置されるか又は別なふうに設けられてよい。例えば、一実施形態で、インターコネクト１２０は、ピック・アンド・プレース（pick  and  place）機械及び技術を用いて１つ以上の誘電体基板１１０、１１２、１１４、１１６の表面上に配置され得る。いくつかの実施形態で、インターコネクト１２０は、付加製造技術を用いて１つ以上の誘電体基板１１０、１１２、１１４、１１６の表面上に印刷されてよい。例えば、インターコネクト１２０は、露出された導体及び誘電体表面の上に印刷され得る様々なタイプの導電性インクを含んでよい。
【００３２】
インターコネクト１２０は、垂直インターコネクトと本明細書で称されることがある。しかし、当然ながら、本明細書で使用される垂直インターコネクトは、ＰＣＢ又はＰＣＢを構成する個々のストリップライン基板の向きにかかわらず、ＰＣＢの異なる層の信号パスを結合するインターコネクトを指す。よって、垂直インターコネクトは、水平な又は他の向きを有するインターコネクトを含み得る。更に、垂直インターコネクトは、例えば、制限なしに、垂直及び水平コンポーネントを有するインターコネクトのような、異なる向きの組み合わせを有するインターコネクトを含んでもよい。
【００３３】
誘電体基板１１０、１１２、１１４、１１６は、低誘電率のポリテトラフルオロエチレン（polytetrafluoroethylene）（ＰＴＦＥ）に基づく材料から提供されてよい。よって、第１ストリップライン基板１０２及び第２ストリップライン基板１０４は、ＰＴＦＥに基づく回路基板として提供され得る。いくつかの実施形態で、誘電体基板１１０、１１２、１１４、１１６は、同じ材料から提供されてよい。いくつかの実施形態で、誘電体基板１１０、１１２、１１４、１１６は、１つ以上の異なる材料から提供されてもよい。
【００３４】
以下で詳細に説明されるように、導電性壁（図１に図示せず。）が、インターコネクト１２０と、第１ストリップライン基板１０２の外面１０２ｃ及び第２ストリップライン基板１０４の外面１０４ｃとを囲む空洞を形成するよう、第１ストリップライン基板１０２の外面１０２ｃ及び第２ストリップライン基板１０４の外面１０４ｃを覆って形成されてよい。
【００３５】
例えば、これより図２を参照すると、多層ＰＣＢ２００は、第１ストリップライン伝送線路基板２０２及び第２ストリップライン伝送線路基板２０４を含む。第１ストリップライン伝送線路基板２０２は、誘電体基板２１０、２１２から提供され、誘電体基板２１０、２１２は、それらの外面２１０ａ、２１２ｂに導電接地面２０６、２３０を配置されている。第２ストリップライン基板２０４は、誘電体基板２１４、２１６から提供され、誘電体基板２１４、２１６は、それらの外面２１４ａ、２１６ｂに導電接地面２０８、２３０を配置されている。よって、導電層２３０は、第１ストリップライン基板２０２と第２ストリップライン基板２０４との間に配置され、両方のストリップライン基板２０２、２０４のための接地面として働く。
【００３６】
第１ストリップライン基板２０２は第１導体２２２を含み、第２ストリップライン基板２０４は第２導体２２４を含み、第１導体２２２及び第２導体２２４の夫々はＲＦ信号パスに対応し得る。インターコネクト２２０は第１導体２２２を第２導体２２４へ結合する。
【００３７】
導電性壁（以降「導電壁」）２２６が、インターコネクト２２０並びに第１ストリップライン基板２０２の外面２０２ｃ及び第２ストリップライン基板２０４の外面２０４ｃを囲む空洞２２８を形成するよう、外面２０２ｃ及び２０４ｃを覆うように形成される。実施形態において、導電壁２２６は、それがインターコネクト２２０及び外面２０２ｃ、２０４ｃを囲むように、多層ＰＣＢ２００の少なくとも１つの面（例えば、端面、側面、など）の上に形成されるか、又はそれを覆うように別なふうに配置されてよい。例えば、導電壁２２６の第１端部２２６ａは、第１接地面２０６へ結合されてよく、導電壁２２６の第２端部２２６ｂは、第２接地面２０８へ結合されてよい。
【００３８】
導電壁２２６は、それがインターコネクト２２０の周りの空間領域を囲みならがインターコネクト２２０には接しないように形成され得る。導電壁２２６及び空洞２２８は、減法製造（subtractive  manufacturing）技術を用いて形成され得る。例えば、空洞２２８は、減法製造を用いて形成されてよく、導電壁２２６は、空洞２２８の上に印刷され得る。空洞２２８は、誘電体基板２１０、２１２、２１４、２１６が設けられる材料と実質的に同じである媒質を含むか又は別なふうに満たされてよい。実施形態において、導電壁２２６の寸法は、その寸法が空洞２２８内の（充てん）媒質の波長の０．１に満たないように、選択され得る。
【００３９】
第１端部２２６ａは、第１接地面２０６の上面へ電気的に結合され、第２端部２２６ｂは、第２誘電体基板２１６の表面又は第２接地面２０８の底面へ電気的に結合される。導電壁２２６は、それが第１接地面２０６及び第２接地面２０８の上面と同一平面又は実質的に同一平面にあるように、配置されてよい。例えば、第１端部２２６ａは、それが第１接地面２０６の端から延在するように、第１接地面２０６の端へ結合されてよく、第２端部２２６ｂは、それが第２接地面２０８の端から延在するように、第２接地面２０８の端へ結合されてよい。
【００４０】
他の実施形態では、導電壁２２６の第１端部２２６ａは、第１誘電体基板２１０へ結合されてよく、導電壁２２６の第２端部２２６ｂは、第２誘電体基板２１６へ結合されてよい。
【００４１】
ランプ２３４が、第２導体２２４の第１面２２４ａの一部にわたって形成され、インターコネクト２２０が第１導体２２２及び第２導体２２４を結合するのを助ける。ランプ２３４は、それが垂直面から水平面２２４ａへのインターコネクト２２０の機械的遷移を助けるように、第２導体２２４の表面２２４ａ上に配置され得る。例えば、ランプ２３４は、一般にインターコネクト２２０を第１ストリップライン基板２０２の外面２０２ｃから第２導体２２４の第１面２２４ａへ導くよう設計された形状を有してよい。いくつかの実施形態で、ランプ２３４は、斜面形状、三角形、くさび形のうちの少なくとも１つを有する。
【００４２】
いくつかの実施形態で、誘電材料から提供されるランプ２３４は、誘電材料が導電層２３０の一端２３０ｃとインターコネクト２２０との間に配置されるように、端部２３０ｃにおいて設けられてよい。いくつかの実施形態で、ランプ２３４（例えば、誘電材料）は、インターコネクト２２０を導電層２３０から絶縁し得る。よって、実施形態において、インターコネクト２２０は、第１導体２２２及び第２導体２２４と接触し、導電層２３０とは接触しない。
【００４３】
導電性壁２２６及び空洞２２８は、インターコネクト２２０を多層ＰＣＢ２００内の回路構成から絶縁するよう構成されてよい。例えば、空洞２２８は、誘電材料を含むかそれで満たされてよい。誘電材料は、インターコネクト２２０、第１ストリップライン基板の外面２０２ｃ及び第２ストリップライン基板の外面２０４ｃ、並びに導電壁２２６の内面２２６ｃの間に配置されてよい。
【００４４】
図２に表されるように、インターコネクト２２０は、第１導体２２２の第１端部２２２ａから第２導体２２４の第１端部２２４ａに延在してよい。よって、インターコネクト２２０（垂直ＲＦインターコネクトとも称される。）は信号パスを提供し、その信号パスに沿って、ＲＦ信号は、第１ストリップライン基板２０２の第１伝送線路（すなわち、第１導体２２２）から第２ストリップライン基板２０４の第２伝送線路（すなわち、第２導体２２４）へ結合され得る。よって、垂直インターコネクトは、ＲＦ信号を多層回路基板２００の１つの層から回路基板２００の第２の異なる層へ結合する。当然ながら、図２に示される実施形態では、図１、２Ａ及び３と同様に、第１導体２２２及び第２導体２２４は、夫々ＲＦ伝送線路、並びに第１ストリップライン基板２０２及び第２ストリップライン基板２０４のストリップライン伝送線路の中心導体に夫々対応する。
【００４５】
これより図２Ａを参照すると、多層ＰＣＢ２５０は、第１ストリップライン基板２５２と第２ストリップライン基板２５４との間に配置された導体２８０を含む。第１ストリップライン基板２５２は誘電体基板２６０、２６２から提供され、誘電体基板２６０、２６２は、それらの外面２６０ａ、２６２ｂに導電接地面２５６、２８０を配置されている。第２ストリップライン基板２５４は誘電体基板２６４、２６６から提供され、誘電体基板２６４、２６６は、それらの外面２６４ａ、２６６ｂに導電接地面２８０、２５８を配置されている。よって、導電層２８０は、第１ストリップライン基板２５２と第２ストリップライン基板２５４との間に配置され、両方のストリップライン回路基板２５２、２５４のための接地面として働く。
【００４６】
第１ストリップライン基板２５２は第１導体２７２を含み、第２ストリップライン基板２５２は第２導体２７４を含み、第１導体２７２及び第２導体２７４の夫々はＲＦ信号パスに対応し得る。インターコネクト２７０は、第１導体２７０を第２導体２７４へ結合する。
【００４７】
多層ＰＣＢ２５０は、図２の多層ＰＣＢ２００と実質的に同様であってよい。しかしながら、多層ＰＣＢ２５０の少なくとも１つの面２５０ｃ（例えば、端面、側面、など）は、おおむね階段形状を有している。
【００４８】
図２Ａに表されるように、多層ＰＣＢ２５０は、夫々が異なる寸法（例えば、長さ、幅）を有している複数の誘電体基板２６０、２６２、２６４、２６６を含み得る。例えば、第１ストリップライン基板２５２は、第１の長さを有している第１誘電体基板２６０と、第２の長さを有している第２誘電体基板２６２とを含む。第２ストリップライン基板２５４は、第３の長さを有している第１誘電体基板２６４と、第４の長さを有している第４誘電体基板２６６とを含む。誘電体基板２６０、２６２、２６４、２６６のうちの１つ以上は異なる長さを有することができ、よって、第１、第２、第３及び／又は第４の長さのうちの１つ以上は異なることができる。いくつかの実施形態で、誘電体基板２６０、２６２、２６４、２６６の夫々は異なる長さを有し、よって、第１、第２、第３及び第４の長さの夫々は、段差面２５０ｃを設けるよう異なることができる。
【００４９】
第１導体２７２は、第１導体２７２が第２誘電体基板２６２の長さに等しい長さを有するように、第２誘電体基板２６２の第１面の上に形成又は別なふうに配置され得る。
【００５０】
第２導体７２４は、第２導体２７４が第２誘電体基板２６６の長さに等しい長さを有するように、第２誘電体基板２６６の第１面の上に形成又は別なふうに配置され得る。
【００５１】
インターコネクト２７０は、第１導体２７２及び第２導体２７４を結合するよう多層ＰＣＢ２５０の段差面２５０ｃの上に形成されるか又は別なふうにそれを覆って配置され得る。
【００５２】
１つ以上のランプ２８４ａ及び２８４ｂが、段差面に沿って第１導体２７２から第２導体２７４へインターコネクト２７０を導くよう多層ＰＣＢ２５０内の異なる面に形成され得る。例えば、第１ランプ２８４ａは、導電層２８０の第１面２８０ａに形成され、大にランプ２８４ｂは、第２導体２７４の第１面２７４ａに形成され得る。
【００５３】
当然ながら、たとえ図２Ａが多層ＰＣＢ２５０内に形成された２つのランプ２８４ａ、２８４ｂを表すとしても、各々の多層ＰＣＢの寸法及び／又は各々の多層ＰＣＢの表面によって形成された段差の数に少なくとも部分的に依存して、多層ＰＣＢ内でいくつでもランプは形成されてよい。
【００５４】
ランプ２８４ａ、２８４ｂは、誘電材料を含んでよい。ランプ２８４ａ、２８４ｂは、三角形、くさび形、正方形、長方形、などを制限なしに含む多種多様な形状で形成されてよい。ランプ２８４ａ、２８４ｂの形は、各々の多層ＰＣＢの寸法及び／又は如何にしてインターコネクトが各々の多層ＰＣＢの表面へ結合されるかに少なくとも部分的に基づいてよい。
【００５５】
導電壁２７６は、インターコネクト２７０及び外面２５２ｃ、２５４ｃを囲む空洞２７８を形成するよう第１ストリップライン基板２５２及び第２ストリップライン基板２５４の外面２５２ｃ、２５４ｃを覆って形成され得る。
【００５６】
これより図３を参照すると、多層ＰＣＢ３００は、第１ストリップライン基板３０２及び第２ストリップライン基板３０４を明らかにするようにその部分を取り除かれている。図及び以下の記載では、明りょうさのために、特定の誘電体層及び接地面が図３から省略されている点が留意されるべきである。
【００５７】
第１ストリップライン基板３０２及び第２ストリップライン基板３０４は、ロジャース（Rogers）４００３ラミネートのような、しかしそれに限られない誘電材料を含んでよい。第１ストリップライン基板３０２及び第２ストリップライン基板３０４は、導電性エポキシボンドフィルム又は感圧接着剤（pressure  sensitive  adhesive）（ＰＳＡ）フィルムのような、しかしそれに限れないボンドフィルム３３０によって互いに結合され得る。
【００５８】
第１導体３２２は、第１ストリップライン基板３０２の第１面３０２ａの上に形成されるか又は別なふうにその上に配置されてよく、第２導体３２４は、第２ストリップライン基板３０４の第１面３０４ａの上に形成されるか又は別なふうにその上に配置されてよい。
【００５９】
第１導体３２２、３２４が形成され得る。
【００６０】
いくつかの実施形態で、第１導体３２２及び第２導体３２４は夫々、第１ストリップライン基板３０２の第１面３０２ａ及び第２ストリップライン基板３０４の第１面３０４ａの上に印刷されてよい。例えば、第１導体３２２及び第２導体３２４は、インクストリップライン（例えば、パル（Paru）インクストリップライン）を含んでよく、付加製造技術を通じて印刷され得る。
【００６１】
第１導体３２２及び第２導体３２４は、インターコネクト３２０を通じて互いに電気的に結合されてよい。インターコネクト３２０は、第１ストリップライン基板３０２の外面３０２ｃの上に形成されるか又は別なふうにそれを覆って配置されてよい。いくつかの実施形態で、インターコネクト３２０は、付加製造のような技術を通じて第１ストリップライン基板３０２の外面３０２ｃの上に印刷されてよい。
【００６２】
ランプ３３４は、インターコネクト３２０を導いて、それが第１導体３２２及び第２導体３２４を結合するのを支援するよう、第２ストリップライン基板３０４の第１面３０４ａの部分にわたって形成されてよい。例えば、ランプ３３４は、それが第１ストリップライン基板３０２の外面３０２ｃの底部及び第２ストリップライン基板３０４の第１面３０４ａにわたって配置されるように形成されてよい。ランプ３３４は、概してインターコネクト３２０を第１ストリップライン基板３０２の外面３０２ｃから第２ストリップライン基板３０４の第１面３０４ａへ導くよう設計された形を有してよい。いくつかの実施形態で、ランプ３３４は、斜面形状、三角形状、くさび形状のうちの少なくとも１つを有する。
【００６３】
いくつかの実施形態で、ランプ３３４は、第１ストリップライン基板３０２の外面３０２ｃ及び／又は第２ストリップライン基板３０４の第１面３０４ａの上に印刷されてよい。例えば、ランプ３３４は、インク材料（例えば、クリエイティブ・マテリアルズ社のインク）を含んでよく、付加技術を通じて印刷され得る。
【００６４】
これより図４を参照すると、多層ＰＣＢにおいて垂直インターコネクトを形成する方法４００が、ストリップライン多層ＰＣＢの第１層において第１信号パスを露出させることによって、ブロック４０２から開始する。第１層における第１信号パスは、多層ＰＣＢ内の異なる層への接続が形成されることを可能にするよう露出され得る。
【００６５】
ストリップライン多層ＰＣＢは、各層がストリップライン基板を有している複数の層を含んでよい。例えば、いくつかの実施形態で、導体（本明細書では、第１導体と呼ばれる。）を有する第１ストリップライン基板（本明細書では、第１ストリップライン基板、第１層又は最上ストリップライン基板と呼ばれる。）が、ストリップライン多層ＰＣＢの第１層として設けられてよい。第１ストリップライン基板（本明細書では、第１ストリップライン基板又は最上ストリップライン基板と呼ばれる。）は、導電層の第１面の上に形成されるか又は別なふうにそれを覆って配置される。第１ストリップライン基板は、誘電材料の複数の層を含んでよい。例えば、第１ストリップライン基板は、第１誘電体基板及び第２誘電体基板を含んでよい。第２誘電体基板の第２面は、導電層の第１面上に配置されてよい。いくつかの実施形態で、導電層は、第１ストリップライン基板のための接地面として設けられてよい。
【００６６】
第１導体は、誘電体層の間に配置される。例えば、第１導体は、第１ストリップライン基板の第２誘電体基板の第１面の上であって且つ第１ストリップライン基板の第１誘電体基板の第２面の下に形成されてよい。第１導体は、ストリップライン伝送線路の中心導体のような、第１ストリップライン基板内のＲＦ信号パスとして形成され得る。よって、導体は、本明細書では、第１信号パスと呼ばれ得る。
【００６７】
第１信号パスを露出させるよう、第１ストリップライン基板の誘電材料の一部が除去されてよい。例えば、第１誘電体基板の一部が、第１信号パスの第１面の一部を露出させるよう除去されてよい。如何にしてインターコネクトが第１信号パスへ結合されるか、及び第１信号パスのどれくらいの表面積がインターコネクトへ結合するために使用されるかに少なくとも部分的に基づき、除去される量は変化し得る。
【００６８】
第１ストリップライン基板は、第１信号パスが露出されるように形成されてよい。例えば、誘電材料は第１信号パスの下に設けられ得るが、第１信号パスの上面の一部は、誘電材料によって覆われず、よって露出され得る。
【００６９】
導体は、第１誘電体層の第１面の上に配置されてよい。導体は、接地面として設けられ、如何なる既知の導電材料も含んでよい。
【００７０】
ブロック４０４で、第２信号パスが、ストリップライン多層印刷回路基板の第２の異なる層で露出される。第２信号パスは、多層ＰＣＢ内の第２導体に対応する。例えば、導体（本明細書では、第２導体と呼ばれる。）を有する第２ストリップライン基板（本明細書では、第２ストリップライン基板又は最下ストリップライン基板と呼ばれる。）が、ストリップライン多層ＰＣＢの第２層として設けられてよい。第２ストリップライン基板は誘電体層を含んでよく、第２導体は誘電体層の間に配置されてよい。
【００７１】
第２導体は、第２誘電体基板の第１面の上に配置され得、第２誘電体基板は第２ストリップライン基板の基部又は底部となる。第１誘電体基板は、第２導体の第１面の上に配置され得、第１誘電体基板は第２ストリップライン基板の上部となる。第２導体は、ストリップライン伝送線路の中心導体のような、第２ストリップライン基板内のＲＦ信号パスとして形成され得る。
【００７２】
第２ストリップライン基板の誘電材料の一部は、第２信号パスの一部を露出させるよう除去されてよい。例えば、第１誘電体基板の一部が、第２信号パスの第１面の一部を露出させるよう除去されてよい。如何にしてインターコネクトが第２信号パスへ結合されるか、及び第２信号パスのどれくらいの表面積がインターコネクトへ結合するために使用されるかに少なくとも部分的に基づき、除去される量は変化し得る。
【００７３】
いくつかの実施形態で、第２ストリップライン基板は、第２信号パスが露出されるように形成されてよい。例えば、誘電材料は、第２信号パスの下に設けられ得るが、第２信号パスの上面の一部は、誘電材料によって覆われず、よって露出され得る。
【００７４】
導体は、第２誘電体層の第２面の上に配置されてよい。導体は、接地面として設けられ、如何なる既知の導電材料も含んでよい。
【００７５】
導電層は、第２ストリップライン基板の第１面の上に形成されるか又は別なふうにそれを覆って配置され得る。いくつかの実施形態で、導電層は、第２ストリップライン基板のための接地面として設けられてよい。導電層は、それが多層ＰＣＢ内の異なる層を分離するように（すなわち、第１ストリップライン基板と第２ストリップライン基板との間に）形成され得る。
【００７６】
いくつかの実施形態で、結合層が、第１ストリップライン基板と第２ストリップライン基板との間に配置されてよい。例えば、導電層は、第１ストリップライン基板及び／又は第２ストリップライン基板における誘電体基板の部分として設けられてよく、ボンドフィルム又は他のボンド材料が、第１ストリップライン基板及び／又は第２ストリップライン基板の誘電体基板の表面と導電層との間に配置されてよい。
【００７７】
いくつかの実施形態で、層、ひいてはストリップライン基板は、等しい寸法（例えば、長さ、高さ、幅）を有して形成され得る。例えば、第１ストリップライン基板及び第２ストリップライン基板は、それらが等しい長さを有し、第１ストリップライン基板及び第２ストリップライン基板の外面（例えば、側部、端面）が実質的に同一平面上にあるように形成されてよい。
【００７８】
よって、第１ストリップライン基板及び第２ストリップライン基板の誘電体層は、等しい寸法を有して形成され得る。実施形態において、第１ストリップライン基板の第１誘電体基板及び第２誘電体基板並びに第２ストリップライン基板の第１誘電体基板及び第２誘電体基板は、誘電体基板の端部又は側部が実質的に同一平面上にあるように等しい寸法を有し得る。
【００７９】
いくつかの実施形態で、層、ひいてはストリップライン基板は、異なる寸法（例えば、長さ、高さ、幅）を有して形成され得る。例えば、第１ストリップライン基板及び第２ストリップライン基板は、それらが異なる寸法を有し、第１ストリップライン基板及び第２ストリップライン基板の外面が段差面を形成するように形成されてよい。
【００８０】
よって、誘電体層は、異なる寸法を有して形成され得る。実施形態において、第１ストリップライン基板の第１誘電体基板及び第２誘電体基板並び第２ストリップライン基板の第１誘電体基板及び第２誘電体基板のうちの１つ以上は、誘電体基板の端部又は側部が段差形状を形成するように異なる寸法を有し得る。いくつかの実施形態で、誘電体基板の夫々は、異なる寸法を有している。
【００８１】
第１ストリップライン基板及び第２ストリップライン基板は、多層ＰＣＢのための共通のビルディングブロックの役割を果たし得る。当業者に明らかなように、第１ストリップライン基板及び第２ストリップライン基板は、所望のマイクロ波特性を有する事実上如何なるＰＴＦＥベースの材料からも製造され得る。例えば、いくつかの実施形態で、多層ＰＣＢ内の個々のストリップライン基板は、ガラス繊維織物により強化された材料により製造され得る。
【００８２】
いくつかの実施形態で、第１ストリップライン基板及び第２ストリップライン基板は、別々に製造され、次いで、多層ＰＣＢを提供するよう導電層を介して結合され得る。よって、導電層は、結合層に対応することができる。例えば、一実施形態で、導電層は、シアン酸エステル樹脂Ｂステージ（例えば、Ｗ．Ｌ．Ｇｏｒｅ  ＆  Ａｓｓｏｃｉａｔｅｓによって製造され、Ｓｐｅｅｄｂｏａｒｄ−Ｃとの商品名で販売されているタイプ）を含んでよい。よって、第１ストリップライン基板及び第２ストリップライン基板は、多層ＰＣＢを提供するよう互いに結合又は別なふうに固定され得る。
【００８３】
当業者に明らかなように、当然に、当業者によく知られており且つマイクロ波回路サブアセンブリどうしを固定するのに適した如何なる他の結合又は締結技術も使用されてよい。当然ながら、いくつかの実施形態で、多層ＰＣＢは接着組み立てとして提供されてもよい。しかし、他の実施形態では、多層ＰＣＢは、複数の積層、結合及び組み立て工程の結果であることができる。
【００８４】
多層ＰＣＢの多段階の積層、製造及び組み立て工程は、いくつかの利点を提供することができる：（ａ）夫々のサブアセンブリ（例えば、個々のストリップライン基板）が別々に試験され得、所望の電気的及び／又は機械的性能特性を満足又は突破しない如何なるサブアセンブリも特定され、修理されるか、又は多層ＰＣＢを形成するために使用され得ない；（ｂ）個々のストリップライン基板の別個の製造は、夫々のストリップライン基板のための製造工程がその各々のストリップライン基板の最大生産量のために別々に最適化されることを可能にする；（ｃ）既知の“優良な”ストリップライン基板のみが多層ＰＣＢを製造するために使用されるので、これは、多産の多層ＰＣＢ製造工程をもたらす；（ｄ）その後に結合層を介して互いに固定されるストリップライン基板の別々の製造は、夫々のストリップライン基板のための結合接着剤及び結合温度のより広い選択をもたらし、夫々のストリップライン基板の改善された機械的性能をもたらす。よって、多層ＰＣＢのために開発された製造及び組み立てアプローチは、製造収量を有意に改善するロバストな機械的設計を生じる。
【００８５】
更に、上記の多段階の積層及び製造工程によれば、多層ＰＣＢの各回路層は、ＰＣＢ産業標準プロセス及び製造公差並びに市販の材料を用いて製造可能である。
【００８６】
ブロック４０６で、ランプが、第２信号パスの一部にわたって形成されてよい。例えば、１つ以上のランプが、異なる層の異なる面からの、例えば、実質的に垂直な面から実質的に水平な面へのインターコネクトの遷移を助けるよう、多層ＰＣＢの異なる層で形成されてよい。
【００８７】
いくつかの実施形態で、多層ＰＣＢの異なる層は、多層ＰＣＢの側部又は端面にそって段差面を形成してよい。１つ以上のランプは、段差面に沿ってインターコネクトを導くよう、誘電体基板の１つ以上の面に配置されてよい。ランプは、インターコネクトが１つの層から次の異なる層へ、例えば、１つの誘電体基板から他の誘電体基板へ、又は多層ＰＣＢ内で１つの導体から第２の異なる導体へ流れる斜面状構造を提供するよう設けられ得る。
【００８８】
ランプは、誘電材料から形成されそれを含んでよい。ランプは、多種多様な形で形成されてよく、例えば、特定のランプの形は、多層ＰＣＢ内の異なる誘電体基板の寸法に少なくとも部分的に基づいてよい。更に、１つのランプ又は複数のランプが、形成される段差の数及び／又は多層ＰＣＢ内の異なる誘電体基板の寸法に少なくとも部分的に基づき、多層ＰＣＢにおいて形成されてよい。
【００８９】
当然ながら、インターコネクトが第１ストリップライン基板及び第２ストリップライン基板の外面に沿って延在するということで、誘電材料が、インターコネクトを導電層から絶縁するよう、第１ストリップライン基板と第２ストリップライン基板との間に配置された導電層の一端又は側面に設けられてよい。例えば、誘電材料は、インターコネクトが第１ストリップライン基板と第２ストリップライン基板との間の導電層に接しないように、インターコネクトと導電層との間に配置されてよい。
【００９０】
当然ながら、ランプは任意であることができ、よって、いくつかの実施形態で、ランプは使用されず、多層ＰＣＢはランプを含まなくてもよい。
【００９１】
ブロック４０８で、ストリップライン多層ＰＣＢの第１層及び第２層の側部に垂直インターコネクトを設ける。
【００９２】
垂直インターコネクトは、第１信号パス及び第２信号パスを電気的に結合するよう第１層及び第２層の外面の部分に沿って形成され得る。垂直インターコネクトは、第１ストリップライン基板及び第２ストリップライン基板の誘電体層の外面、例えば、端面又は側部に配置又は別なふうに形成され得る。例えば、インターコネクトは、第１導体から、第１ストリップライン基板の第２誘電体基板の側部及び第２ストリップライン基板の第１誘電体基板の側部に沿って、第２導体へ延在することができる。
【００９３】
インターコネクトの形又は構成は、多層ＰＣＢの異なる層の外面の形に少なくとも部分的に依存し得る。インターコネクトの形は、制限なしに、円柱形、部分円柱形、角胴形、部分角胴形、第１誘電ストリップライン基板及び第２誘電ストリップライン基板の表面に共形（側部、端面に共形）、又はそれらのいずれかの組み合わせを含んでよい。例えば、第１ストリップライン基板及び第２誘電ストリップライン基板が、それらが等しい寸法を有し、第１ストリップライン基板及び第２誘電ストリップライン基板の夫々の１つの外面（例えば、１つの側面）が同一平面上にあるように形成される場合には、インターコネクトは、側面に沿って概して垂直な方向において設けられてよい。例えば、インターコネクトは、それが第１ストリップライン基板及び第２誘電ストリップライン基板の夫々の外面に垂直であるように位置付けられてよい。
【００９４】
第１ストリップライン基板及び第２誘電ストリップライン基板が、それらが異なる寸法を有し、第１ストリップライン基板及び第２誘電ストリップライン基板の夫々の１つの外面（例えば、１つの側面）が整列されずに段差形状を形成するように形成される場合には、インターコネクトは、段差面にわたって形成されるか又はその上に別なふうに配置されてよい。よって、いくつかの実施形態で、インターコネクトは、その各々の形が複数の無機（実質的に垂直な部分、実質的に水平な部分、約０°から約９０°までの範囲に及ぶ角度にあるか又はその角度に近い部分、など）を含むように形成されてよい。
【００９５】
垂直インターコネクトは、如何なる適切な導電材料からも提供されるか又は誘電体基板の表面に別なふうに配置される導体であってよい。いくつかの実施形態で、垂直インターコネクトは、付加製造技術を用いて１つ以上の誘電体基板の表面上に印刷されてよい。例えば、垂直インターコネクトは、様々なタイプの導電性インクを含んでよい。
【００９６】
ブロック４１０で、導電性壁は、垂直インターコネクト並びに第１層及び第２層の側部を囲む空洞を形成するよう第１層及び第２層の側部にわたって形成される。
【００９７】
導電壁は、それが第１ストリップライン基板及び第２誘電ストリップライン基板の夫々の１つの側面又は端面を囲むように、多層ＰＣＢの端又は側部を覆って形成又は別なふうに配置され得る。導電壁の第１端は、第１ストリップライン基板の第１面上に配置された第１（又は上面）接地面へ結合され得、導電壁の第２端は、第２ストリップライン基板の第２面の上（又は下）に配置された第２（又は底面）接地面へ結合され得る。よって、いくつかの実施形態で、導電壁は、上面接地面から底面接地面までの多層ＰＣＢの一側面の高さ（又は長さ）全体に延在することができる。
【００９８】
導電壁の第１端は、第１接地面の上面へ結合されてよく、第２端は、第２接地面の底面へ結合されてよい。いくつかの実施形態で、第１端は、それが第１接地面の端から延在するように第１接地面の端へ結合されてよく、第２端は、それが第２接地面の端から延在するように第２接地面の端へ結合されてよい。よって、導電壁は、それが第１接地面の上面及び第２接地面の底面と同一平面上又は実質的に同一平面上にあるように結合されてよい。
【００９９】
導電壁は、それがインターコネクトの周囲の空間領域を囲みながらインターコネクトと接しないように形成され得る。導電壁及び結果として現れる空洞は、減法製造技術を用いて形成可能である。例えば、空洞は、減法製造を用いて形成されてよく、導電壁は、空洞を構成する材料の上に印刷され得る。空洞は、誘電体基板が提供される材料と実質的に同じである媒質を含むか又は別なふうにそれで満たされてよい。
【０１００】
いくつかの実施形態で、インターコネクトが導電層と接しないことを確かにするよう、切り欠きが、導電層の端面又は側部において形成されてよい。例えば、インターコネクトが第１信号パスを第２信号パスへ結合するということで、インターコネクトの一部は、導電層の端面又は側部を通り過ぎることがある。切り欠きは、それが、端面又は側部を通り過ぎるインターコネクトの部分と隣接するように、端面又は側部に沿って形成されてよい。切り欠きの寸法（例えば、幅、長さ）は、インターコネクトが導電層と接しないような寸法（例えば、幅、長さ）に対応し選択され得る。いくつかの実施形態で、切り欠きは、誘電材料で満たされてよく、インターコネクトは、切り欠き内の誘電材料の上に形成されるか又は別なふうにそれを覆って配置されてよい。
【０１０１】
導電壁は、多層ＰＣＢを収容するアセンブリ内又は多層ＰＣＢ自体の中に存在するように形成されてよい。例えば、導電壁は、多層ＰＣＢアセンブリ内に存在して、多層ＰＣＢの外面又は縁部を形成する誘電材料によって囲まれるように、形成されてよい。よって、そのような実施形態では、導電壁は、多層ＰＣＢの端面又は外面を形成しない。
【０１０２】
当然ながら、導電壁は、インターコネクトを保護及び／又は絶縁するよう形成されてよく、よって、インターコネクトの位置及び／又は寸法に少なくとも部分的に基づき多種多様な形又は設計で形成されてよい。導電壁は、多層ＰＣＢにおいてインターコネクトを周囲回路構成から絶縁し、それによって、信号が信号パス間で“漏れる”ことを防ぐことができる。例えば、導電壁は、制限なしに、円柱形状、部分円柱形状、角胴形状、部分角胴形状、多層印刷回路基板の表面に共形（例えば、側部に共形）である形状、又はそれらのいずれかの組み合わせを有して形成されてよい。
【０１０３】
導電壁の第１端は、上面接地面、第１ストリップライン基板の第１誘電体基板、第１ストリップライン基板の第２誘電体基板、又はそれらの組み合わせへ結合されてよい。導電壁の第２端は、底面接地面、第２ストリップライン基板の第１誘電体基板、第２ストリップライン基板の第２誘電体基板、又はそれらの組み合わせへ結合されてよい。
【０１０４】
いくつかの実施形態で、導電壁の第１端は、第１ストリップライン基板の第１誘電体基板へ結合されてよく、導電壁の第２端は、第２ストリップライン基板の第２誘電体基板へ結合されてよい。他の実施形態では、導電壁の第１端は、上面接地面へ結合されてよく、導電壁の第２端は、第２ストリップライン基板の第２誘電体基板へ結合されてよい。
【０１０５】
導電壁は、様々な金属又は印刷金属のような導電材料を含んでよい。
【０１０６】
上述されたように、導電壁は、第１ストリップライン基板及び第２ストリップライン基板の外面並びにインターコネクトを囲む空洞を形成する。空洞は、誘電材料を含むか又はそれで満たされてよい。例えば、誘電材料は、インターコネクト、第１ストリップライン基板及び第２ストリップライン基板の外面、並びに導電壁の内面の間に配置されてよい。
【０１０７】
いくつかの実施形態で、第１ストリップライン基板及び第２ストリップライン基板は、第１ストリップライン基板の第２誘電体基板の外面及び第２ストリップライン基板の第１誘電体基板の外面が段差面を形成するように、異なる長さを有して形成され得る。
【０１０８】
当然ながら、上記の製造技術は、第１ストリップライン基板及び第２ストリップライン基板を有する多層ＰＣＢについて説明するが、本明細書で記載されるシステム及び方法は、２つのストリップライン基板しか有さない多層ＰＣＢに制限されない。例えば、多層ＰＣＢは、多層ＰＣＢの特定の適用に少なくとも部分的に基づき、本明細書で記載されるシステム及び方法を用いていくつでも（２つよりも多い）ストリップライン基板を有して製造されてよい。
【０１０９】
先に詳述された実施形態における要素及び特徴の特定の組み合わせは単なる例であり、本願並びに参照により援用される特許及び出願における他の教示によるそれらの技術の交換及び置換も明示的に企図される。当業者は、本明細書で記載されているものの変形、改良、及び他の実装が、請求されている発明の精神及び適用範囲から逸脱することなしに当業者に想到可能であると認識するだろう。
【０１１０】
更に、本発明について説明することにおいて、且つ図において本発明の実施形態を表すことにおいて、具体的な用語、数、寸法、材料、などは、明りょうさのために使用されている。しかし、本発明は、そのように選択された具体的な用語、数、寸法、材料、などに制限されず、夫々の具体的な用語、数、寸法、材料、などは、同様の目的を達成するよう同様にして動作する全ての技術的及び機能的な同等物を少なくとも含む。所与の語、言い回し、数、寸法、材料、用語、製品ブランド、などは、全ての文法的、文字的、科学的、技術的、及び機能的な同等物を含むよう意図される。本明細書で使用される用語は、記載のためであって限定のためでない。
【０１１１】
本発明の好適な実施形態について記載してきたが、それらの概念を組み込む他の実施形態が使用されてもよいことがこれより当業者に明らかになるだろう。更に、当業者に明らかなように、本明細書で記載される本発明の実施形態は、本明細書で言及されている適用可能な技術及び標準の変化及び改善に適応又は順応するよう変更可能である。例えば、技術は、多くの他の異なる形式で多くの異なる環境で実装可能であり、本明細書で開示される技術は、他の技術と組み合わせて使用可能である。本明細書で記載されるものの変形、改良、及び他の実装は、請求されている発明の精神及び適用範囲から逸脱することなしに当業者に想到可能である。従って、それらの実施形態は、開示されている実施形態に制限されるべきではなく、むしろ、添付の特許請求の範囲の精神及び適用範囲によってのみ制限されるべきであると考えられる。
【図１】
0006664769.tif 000002
【図２】
0006664769.tif 000003
【図２Ａ】
0006664769.tif 000004
【図３】
0006664769.tif 000005
【図４】
0006664769.tif 000006