(57)【特許請求の範囲】
【請求項１】
複数の列をなすように配列され、光電変換により入射光に応じた画素信号を出力する複数の画素と、
前記複数の列の各々に各々が対応して設けられ、前記画素信号と、時間に応じて変化する参照信号との大小関係を比較し、前記大小関係が反転したことに応じて制御信号を各々が出力する複数の比較器と、
前記参照信号の変化が開始してからの経過時間を示すＮビット（Ｎは自然数）のカウント信号を出力するカウンタ回路部と、
前記複数の列の各々に各々が対応して設けられ、前記制御信号が出力された時点における前記カウント信号をビット毎に各々が保持する複数のメモリ部と、を有し、
前記カウント信号の最下位ビット目から第Ｍビット目（ＭはＮ未満の自然数）までを含む下位カウント信号群によって表される下位カウント値と、前記カウント信号の第Ｍ＋１ビット目から第Ｎビット目までを含む上位カウント信号群によって表される上位カウント値との関係に応じて、前記下位カウント値及び前記上位カウント値のうちの一方を補正する補正処理部をさらに備え、
前記上位カウント信号群は、最下位ビット目が前記カウント信号の第Ｍ＋１ビット目であるＮ−Ｍビットのグレイコード信号を含んで構成されており、
前記下位カウント信号群は、前記カウント信号の第１ビット目から前記第Ｍビット目までのＭビットのグレイコードカウント信号と、前記上位カウント信号群に含まれる前記第Ｍ＋１ビット目の信号に対応するバイナリコードカウント信号とを含んで構成されている
ことを特徴とする固体撮像装置。
【請求項２】
前記下位カウント値と、前記上位カウント値をバイナリコードで表したときの最下位ビットの値である参照値との関係に応じて、前記上位カウント値を補正する
ことを特徴とする請求項１記載の固体撮像装置。
【請求項３】
前記参照値が１であり、前記下位カウント値が０〜２Ｍ−２Ｍ−１−１である場合に前記上位カウント値に１を加算し、
前記参照値が１であり、前記下位カウント値が２Ｍ−２Ｍ−１〜２Ｍ−１である場合に前記上位カウント値から１を減算し、
前記参照値が０であり、前記下位カウント値が２Ｍ〜２Ｍ＋２Ｍ−１−１である場合に前記上位カウント値に１を加算し、
前記参照値が１であり、前記下位カウント値が２Ｍ＋２Ｍ−１〜２Ｍ＋１−１である場合に前記上位カウント値から１を減算する
ことを特徴とする請求項２記載の固体撮像装置。
【請求項４】
前記下位カウント信号群の最下位ビット目から第Ｍビット目までのＭビットのカウント信号と、前記上位カウント信号群の最下位ビット目から第Ｎ−Ｍビット目までのＮ−Ｍビットのカウント信号とを組み合わせ、Ｎビットのカウント値を取得する
ことを特徴とする請求項1乃至３のいずれか１項に記載の固体撮像装置。
【請求項５】
前記カウンタ回路部は、クロック信号に基づきカウントするＮビットのバイナリカウンタと、前記バイナリカウンタから出力される隣接ビット同士の排他的論理和をとりグレイコードカウント信号を生成するグレイコード処理部とを有し、
前記下位カウント信号群の最上位ビット及び前記上位カウント信号群の最上位ビットは、前記グレイコード処理部を経ずに出力される
ことを特徴とする請求項１乃至４のいずれか１項に記載の固体撮像装置。
【請求項６】
前記カウンタ回路部は、前記クロック信号に基づきカウントするＭビットの第１のバイナリカウンタと、前記第１のバイナリカウンタで生成された信号に基づきカウントするＮ−Ｍビットの第２のバイナリカウンタと、を有し、
前記下位カウント信号群の前記最上位ビットは、前記第１のバイナリカウンタから前記グレイコード処理部を経ずに出力され、
前記上位カウント信号群の前記最上位ビットは、前記第２のバイナリカウンタから前記グレイコード処理部を経ずに出力される
ことを特徴とする請求項５記載の固体撮像装置。
【請求項７】
補正後の前記下位カウント値と前記上位カウント値とを組み合わせ、前記画素信号のデジタルデータとしてのＮビットのカウント値を取得する
ことを特徴とする請求項１乃至６のいずれか１項に記載の固体撮像装置。
【請求項８】
複数の列をなすように配列され、光電変換により入射光に応じた画素信号を出力する複数の画素と、前記複数の列の各々に各々が対応して設けられ、前記画素信号と、時間に応じて変化する参照信号との大小関係を比較し、前記大小関係が反転したことに応じて制御信号を各々が出力する複数の比較器と、前記参照信号の変化が開始してからの経過時間を示すＮビット（Ｎは自然数）のカウント信号を出力するカウンタ回路部と、前記複数の列の各々に各々が対応して設けられ、前記制御信号が出力された時点における前記カウント信号をビット毎に各々が保持する複数のメモリ部と、を有する固体撮像装置の駆動方法であって、
前記カウント信号の最下位ビット目から第Ｍビット目（ＭはＮ未満の自然数）までを含む下位カウント信号群によって表される下位カウント値と、前記カウント信号の第Ｍ＋１ビット目から第Ｎビット目までを含む上位カウント信号群によって表される上位カウント値とを取得し、
前記下位カウント値と前記上位カウント値との関係に応じて、前記下位カウント値及び前記上位カウント値のうちの一方を補正し、
前記上位カウント信号群は、最下位ビット目が前記カウント信号の第Ｍ＋１ビット目であるＮ−Ｍビットのグレイコード信号を含んで構成されており、
前記下位カウント信号群は、前記カウント信号の第１ビット目から前記第Ｍビット目までのＭビットのグレイコードカウント信号と、前記上位カウント信号群に含まれる前記第Ｍ＋１ビット目の信号に対応するバイナリコードカウント信号とを含んで構成されている
ことを特徴とする固体撮像装置の駆動方法。
【請求項９】
請求項１乃至７のいずれか１項に記載の固体撮像装置と、
前記固体撮像装置が出力する、前記画素信号に基づく前記カウント信号を用いて画像を生成する信号処理部と
を有することを特徴とする撮像システム。
【請求項１０】
複数の列をなすように配列され、光電変換により入射光に応じた画素信号を出力する複数の画素と、
前記複数の列の各々に各々が対応して設けられ、前記画素信号と、時間に応じて変化する参照信号との大小関係を比較し、前記大小関係が反転したことに応じて制御信号を各々が出力する複数の比較器と、
前記参照信号の変化が開始してからの経過時間を示すＮビット（Ｎは自然数）のカウント信号を出力するカウンタ回路部と、
前記複数の列の各々に各々が対応して設けられ、前記制御信号が出力された時点における前記カウント信号をビット毎に各々が保持する複数のメモリ部と、を有する固体撮像装置と、
前記カウント信号の最下位ビット目から第Ｍビット目（ＭはＮ未満の自然数）までを含む下位カウント信号群によって表される下位カウント値と、前記カウント信号の第Ｍ＋１ビット目から第Ｎビット目までを含む上位カウント信号群によって表される上位カウント値との関係に応じて、前記下位カウント値及び前記上位カウント値のうちの一方を補正する信号処理部とを有し、
前記上位カウント信号群は、最下位ビット目が前記カウント信号の第Ｍ＋１ビット目であるＮ−Ｍビットのグレイコード信号を含んで構成されており、
前記下位カウント信号群は、前記カウント信号の第１ビット目から前記第Ｍビット目までのＭビットのグレイコードカウント信号と、前記上位カウント信号群に含まれる前記第Ｍ＋１ビット目の信号に対応するバイナリコードカウント信号とを含んで構成されている
ことを特徴とする撮像システム。
【請求項１１】
前記信号処理部は、前記固体撮像装置が出力する、前記画素信号に基づく前記カウント信号を用いて画像を生成する処理をさらに行うことを特徴とする請求項１０に記載の撮像システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素信号をデジタル信号に変換するＡＤ変換部を有する固体撮像装置に関する。
【背景技術】
【０００２】
ＣＭＯＳイメージセンサの画素から出力される信号をアナログデジタル（ＡＤ）変換するＡＤ変換部（ＡＤＣ）として、画素アレイの列（カラム）毎にＡＤ変換機能を設けたランプ型カラムＡＤＣが提案されている。ランプ型カラムＡＤＣは、各列に設けられた比較器と、参照信号生成部とを有する。比較器は、画素信号の信号レベルと、参照信号生成部から出力される参照信号であるランプ信号の信号レベルとを比較する。そして、画素信号の信号レベルとランプ信号の信号レベルとの大小関係が逆転するまでの時間に対応するカウント値をデジタルデータとして、各列に設けられた列メモリに保持する。
【０００３】
例えば、特許文献１には、カウント値を示す複数のカウント信号をカウンタから出力し、画素信号の信号レベルとランプ信号の信号レベルとの大小関係が逆転したタイミングにおけるカウント信号を各列の記憶手段で保持することが記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１３−０８５１０３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
近年、読み出し動作の高速化の観点からのカウント信号の高速化や、高精細化の観点からの列回路の規模の増大への要求が強まっている。このため、カウント信号のビット間の遅延差やデューティ比の変動などが画質に与える影響が大きくなってきており、カウント信号の質の管理をより適切に行うことが求められている。
【０００６】
本発明の目的は、ＡＤ変換に用いられるカウント信号のビット間の遅延差やデューティ比の劣化に起因する画質の低下を抑制しうる固体撮像装置を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の一観点によれば、複数の列をなすように配列され、光電変換により入射光に応じた画素信号を出力する複数の画素と、前記複数の列の各々に各々が対応して設けられ、前記画素信号と、時間に応じて変化する参照信号との大小関係を比較し、前記大小関係が反転したことに応じて制御信号を各々が出力する複数の比較器と、前記参照信号の変化が開始してからの経過時間を示すＮビット（Ｎは自然数）のカウント信号を出力するカウンタ回路部と、前記複数の列の各々に各々が対応して設けられ、前記制御信号が出力された時点における前記カウント信号をビット毎に各々が保持する複数のメモリ部と、を有し、前記カウント信号の最下位ビット目から第Ｍビット目（ＭはＮ未満の自然数）までを含む下位カウント信号群によって表される下位カウント値と、前記カウント信号の第Ｍ＋１ビット目から第Ｎビット目までを含む上位カウント信号群によって表される上位カウント値との関係に応じて、前記下位カウント値及び前記上位カウント値のうちの一方を補正する補正処理部をさらに備え、前記上位カウント信号群は、最下位ビット目が前記カウント信号の第Ｍ＋１ビット目であるＮ−Ｍビットのグレイコード信号を含んで構成されており、前記下位カウント信号群は、前記カウント信号の第１ビット目から前記第Ｍビット目までのＭビットのグレイコードカウント信号と、前記上位カウント信号群に含まれる前記第Ｍ＋１ビット目の信号に対応するバイナリコードカウント信号とを含んで構成されている固体撮像装置が提供される。
【０００８】
また、本発明の他の一観点によれば、複数の列をなすように配列され、光電変換により入射光に応じた画素信号を出力する複数の画素と、前記複数の列の各々に各々が対応して設けられ、前記画素信号と、時間に応じて変化する参照信号との大小関係を比較し、前記大小関係が反転したことに応じて制御信号を各々が出力する複数の比較器と、前記参照信号の変化が開始してからの経過時間を示すＮビット（Ｎは自然数）のカウント信号を出力するカウンタ回路部と、前記複数の列の各々に各々が対応して設けられ、前記制御信号が出力された時点における前記カウント信号をビット毎に各々が保持する複数のメモリ部と、を有する固体撮像装置の駆動方法であって、前記カウント信号の最下位ビット目から第Ｍビット目（ＭはＮ未満の自然数）までを含む下位カウント信号群によって表される下位カウント値と、前記カウント信号の第Ｍ＋１ビット目から第Ｎビット目までを含む上位カウント信号群によって表される上位カウント値とを取得し、前記下位カウント値と前記上位カウント値との関係に応じて、前記下位カウント値及び前記上位カウント値のうちの一方を補正し、前記上位カウント信号群は、最下位ビット目が前記カウント信号の第Ｍ＋１ビット目であるＮ−Ｍビットのグレイコード信号を含んで構成されており、前記下位カウント信号群は、前記カウント信号の第１ビット目から前記第Ｍビット目までのＭビットのグレイコードカウント信号と、前記上位カウント信号群に含まれる前記第Ｍ＋１ビット目の信号に対応するバイナリコードカウント信号とを含んで構成されている固体撮像装置の駆動方法が提供される。
【発明の効果】
【０００９】
本発明によれば、ＡＤ変換に用いる複数ビットのカウント信号を下位カウント信号群と上位カウント信号群とに分け、これらの関係に応じてカウント値を補正するので、ＡＤ変換のリニアリティの悪化などを抑制することができる。これにより、画質の劣化を抑制しつつカウント信号の高速化や列回路規模の増大を図ることが可能となり、より良質な画像を取得することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の第１実施形態による固体撮像装置の概略構成を示すブロック図である。
【図２】本発明の第１実施形態による固体撮像装置の画素の一例を示す回路図である。
【図３】本発明の第１実施形態による固体撮像装置のＡＤ変換部の構成例を示すブロック図である。
【図４】本発明の第１実施形態による固体撮像装置のカウンタ回路部の構成例を示す回路図である。
【図５】本発明の第１実施形態による固体撮像装置の動作を示すタイミング図である。
【図６】カウント信号のビット間のズレとカウント値との関係を示す模式図である。
【図７】本発明の第１実施形態によるカウント値の補正処理方法を説明するタイミング図（その１）である。
【図８】本発明の第１実施形態によるカウント値の補正処理方法を説明するタイミング図（その２）である。
【図９】本発明の第２実施形態による固体撮像装置のカウンタ回路部の構成例を示す回路図である。
【図１０】本発明の第３実施形態による撮像システムの概略構成を示すブロック図である。
【発明を実施するための形態】
【００１１】
［第１実施形態］
本発明の第１実施形態による固体撮像装置について、図１乃至図８を用いて説明する。図１は、本実施形態による固体撮像装置の概略構成を示すブロック図である。図２は、本実施形態による固体撮像装置の画素の一例を示す回路図である。図３は、本実施形態による固体撮像装置のＡＤ変換部の構成例を示すブロック図である。図４は、本実施形態による固体撮像装置のカウンタ回路部の構成例を示す回路図である。図５は、本実施形態による固体撮像装置の動作を示すタイミング図である。図６は、カウント信号のビット間のズレとカウント値との関係を示す模式図である。図７及び図８は、本実施形態によるカウント値の補正処理方法を説明するタイミング図である。
【００１２】
はじめに、本実施形態による固体撮像装置の概略構成について、図１乃至図４を用いて説明する。
【００１３】
本実施形態による固体撮像装置１００は、図１に示すように、画素アレイ１０、垂直走査回路１６、ＡＤ変換部３０、参照信号生成部３８、カウンタ回路部４０、水平走査回路７０及び処理部８０を有している。
【００１４】
画素アレイ１０は、複数行及び複数列に渡ってマトリクス状に配列された複数の画素１２を含む。それぞれの画素１２は、光電変換により入射光に応じた画素信号を出力する。
【００１５】
画素１２は、図２に示すように、光電変換部ＰＤと、転送トランジスタＭ１と、リセットトランジスタＭ２と、増幅トランジスタＭ３と、選択トランジスタＭ４とを有している。光電変換部ＰＤは、例えばフォトダイオードにより構成される。光電変換部ＰＤを構成するフォトダイオードのアノードは接地電圧線に接続され、カソードは転送トランジスタＭ１のソースに接続されている。転送トランジスタＭ１のドレインは、リセットトランジスタＭ２のソース及び増幅トランジスタＭ３のゲートに接続されている。転送トランジスタＭ１のドレイン、リセットトランジスタＭ２のソース及び増幅トランジスタＭ３のゲートの接続ノードは、フローティングディフュージョンノード（以下、「ＦＤノード」と表記する）を構成する。リセットトランジスタＭ２のドレイン及び増幅トランジスタＭ３のドレインは、電源電圧線（電圧Ｖｄｄ）に接続されている。増幅トランジスタＭ３のソースは、選択トランジスタＭ４のドレインに接続されている。
【００１６】
画素アレイ１０の各行には、行方向（図１において横方向）に延在して、制御信号線１４がそれぞれ配置されている。制御信号線１４は、行方向に並ぶ画素１２に共通の信号線をなしている。制御信号線１４は、垂直走査回路１６に接続されている。制御信号線１４には、垂直走査回路１６から所定のタイミングで、画素１２の画素内読み出し回路を駆動するための所定の制御信号が出力される。図１には、各行に１本ずつの制御信号線１４を示しているが、典型的には各行に複数の制御信号線が含まれる。図２の画素回路の場合、制御信号線１４には、転送トランジスタＭ１のゲートに接続された転送ゲート信号線、リセットトランジスタＭ２のゲートに接続されたリセット信号線、選択トランジスタＭ４のゲートに接続された選択信号線が含まれる。転送ゲート信号線には、垂直走査回路１６から、転送トランジスタＭ１の駆動用の制御信号φＴが出力される。リセット信号線には、垂直走査回路１６から、リセットトランジスタＭ２の駆動用の制御信号φＲが出力される。選択信号線には、垂直走査回路１６から、選択トランジスタＭ４の制御用の制御信号φＳＥＬが出力される。
【００１７】
画素アレイ１０の各列には、列方向（図１において縦方向）に延在して、垂直出力線１８が配されている。垂直出力線１８は、列方向に並ぶ画素１２の選択トランジスタＭ４のソースに接続されており、これら画素１２に共通の信号線をなしている。垂直出力線１８は、電流源２０を介して接地電圧線に接続されている。
【００１８】
ＡＤ変換部３０は、図１に示すように、画素アレイ１０の各列に対応して、比較器３２、メモリ部３４，３６をそれぞれ有している。比較器３２の２つの入力端子には、対応する列の垂直出力線１８と、参照信号生成部３８とが接続されている。これにより、比較器３２には、画素１２の出力信号（画素信号ＶＰＩＸ）と、参照信号生成部３８の出力信号（参照信号ＶＲＡＭＰ）とが入力される。
【００１９】
メモリ部３４及びメモリ部３６には、対応する列の比較器３２と、カウンタ回路部４０と、水平走査回路７０とがそれぞれ接続されている。カウンタ回路部４０からメモリ部３４及びメモリ部３６にカウント信号を出力する複数のカウント信号線４２は、下位カウント信号線群４２Ｌと、上位カウント信号線群４２Ｕとを含む。下位カウント信号線群４２Ｌは、カウント信号の下位ビットの情報を出力するための信号線群である。上位カウント信号線群４２Ｕは、カウント信号の上位ビットの情報を出力するための信号線群である。これにより、メモリ部３４及びメモリ部３６には、比較器３２の出力信号ＶＣＭＰと、カウンタ回路部４０からのカウント信号と、水平走査回路７０からの制御信号とが入力される。メモリ部３４及びメモリ部３６の出力端子は、出力線７２を介して、処理部８０に接続されている。
【００２０】
図３は、ＡＤ変換部３０の１列分の構成をより具体的に示したものである。なお、ここではＡＤ変換の分解能が１２ビットの場合を例にして説明するが、ＡＤ変換の分解能は必要に応じて適宜変更することができる。カウント信号線４２の本数及び後述するラッチ回路の個数は、ＡＤ変換の分解能に応じて適宜変更される。
【００２１】
下位カウント信号線群４２Ｌは、カウント信号線４２−０，４２−１，４２−２，４２−３を含む。カウント信号線４２−０，４２−１，４２−２，４２−３には、カウンタ回路部４０からそれぞれ、カウント信号ｇ［０］，ｇ［１］，ｇ［２］，ｇ′［３］が出力される。カウント信号ｇ［０］，ｇ［１］，ｇ［２］，ｇ′［３］は、カウント信号ｇ［０］を最下位ビット、カウント信号ｇ′［３］を最上位ビットとする４ビットのカウント信号を構成する。なお、本明細書において、カウント信号ｇ［０］，ｇ［１］，ｇ［２］，ｇ′［３］は、下位カウント信号群と表記することがある。
【００２２】
上位カウント信号線群４２Ｕは、カウント信号線４２−４，４２−５，４２−６，４２−７，４２−８，４２−９，４２−１０，４２−１１，４２−１２を含む。カウント信号線４２−４〜４２−１２には、カウンタ回路部４０からそれぞれ、カウント信号ｇ［３］〜ｇ［１１］が出力される。カウント信号ｇ［３］〜ｇ［１１］は、下位カウント信号線群４２Ｌのカウント信号ｇ［０］〜ｇ［２］と併せて１２ビットのグレイコードカウント信号を構成する。なお、本明細書においてカウント信号ｇ［３］〜ｇ［１１］は、上位カウント信号群と表記することがある。
【００２３】
メモリ部３４は、１１個のラッチ回路３４−０，３４−１，３４−２，３４−３，３４−４，３４−５，３４−６，３４−７，３４−８，３４−９，３４−１０を有している。ラッチ回路３４−０〜３４−１０は、比較器３２の出力端子にそれぞれ接続されている。また、ラッチ回路３４−０〜３４−１０には、カウント信号線４２−０〜４２−１０が、それぞれ接続されている。これにより、メモリ部３４には、比較器３２の出力信号ＶＣＭＰと共に、下位カウント信号群の全４ビットに対応するカウント信号ｇ［０］〜ｇ′［３］と、上位カウント信号群の下位７ビットに対応するカウント信号ｇ［３］〜ｇ［９］とが入力される。
【００２４】
メモリ部３６は、１３個のラッチ回路３６−０，３６−１，３６−２，３６−３，３６−４，３６−５，３６−６，３６−７，３６−８，３６−９，３６−１０，３６−１１，３６−１２を有している。ラッチ回路３６−０〜３６−１２は、比較器３２の出力端子にそれぞれ接続されている。また、ラッチ回路３６−０〜３６−１２には、カウント信号線４２−０〜４２−１２が、それぞれ接続されている。これにより、メモリ部３６には、比較器３２の出力信号ＶＣＭＰと共に、カウント信号ｇ［０］〜ｇ［１１］が入力される。
【００２５】
図４は、カウンタ回路部４０の構成例を示す回路図である。図４に示すカウンタ回路部４０は、同期式のバイナリカウンタ４４と、グレイコード処理部５０とを含む。バイナリカウンタ４４は、クロック信号ＣＬＫに同期して１２ビットのバイナリ信号ｂ［０］〜ｂ［１１］を生成する。グレイコード処理部５０は、隣接ビット同士の排他的論理和、すなわち隣り合うバイナリ信号ｂ［０］〜ｂ［１１］の排他的論理和をとる１１個の論理ゲート５２を有している。グレイコード処理部５０は、これら１１個の論理ゲート５２の出力と、最上位ビットとなるバイナリ信号ｂ［１１］とを併せて、１２ビットのグレイコードカウント信号ｇ［０］〜ｇ［１１］を出力する。
【００２６】
グレイコード処理部５０で生成されるカウント信号ｇ［０］〜ｇ［２］と、バイナリカウンタ４４で生成されるバイナリ信号ｂ［３］であるカウント信号ｇ′［３］とにより、下位カウント信号群が構成される。これら下位カウント信号群ｇ［０］〜ｇ［２］，ｇ′［３］は、下位カウント信号線群４２Ｌを構成するカウント信号線４２−０〜４２−２，４２−３に、それぞれ出力される。
【００２７】
また、グレイコード処理部５０で生成されるカウント信号ｇ［３］〜ｇ［１０］と、バイナリカウンタ４４で生成されるバイナリ信号ｂ［１１］であるカウント信号ｇ［１１］とにより、上位カウント信号群が構成される。これら上位カウント信号群ｇ［３］〜ｇ［１１］は、上位カウント信号線群４２Ｕを構成するカウント信号線４２−４〜４２−１２に、それぞれ出力される。
【００２８】
カウンタ回路部４０は、グレイコード処理部５０の後段に、総てのカウント信号間の位相を揃えるためのフリップフロップ回路等を更に有してもよい。
【００２９】
本実施形態では、複数ビットのカウント信号を下位カウント信号群と上位カウント信号群とに分け、各カウント信号群を構成するカウント信号のエッジ関係を個別に管理する。このようにすることで、総てのカウント信号を一律に管理する場合と比較して管理する信号線の本数が減り、カウント信号の品質管理が容易となる。なお、ここでいう「管理」とは、総てのカウント信号の遅延量及びデューティ比がＡＤ変換のリニアリティに影響を与えないように管理することである。高速になるほど１ＬＳＢの幅が狭くなるため、わずかな遅延量やデューティ比のずれがリニアリティを崩し、画質に影響を与えることとなる。
【００３０】
すなわち、カウント信号線の設計においては、総てのカウント信号線における遅延量、デューティ比が均一になるように設計することが求められる。そのためには、総てのカウント信号線に基づく寄生容量及び寄生抵抗が同じになるようにレイアウトすること、総ての信号を出力及び配送するバッファ回路の性能を合わせることが必要である。このため、カウント信号の高速化やカウント信号線の本数の増加、すなわち高精細化が進むに従って、十数本ある総てのカウント信号線に対して上記の寄生素子及びバッファ性能を合わせていくことが困難になってくる。
【００３１】
この点、本実施形態では、複数ビットのカウント信号を下位カウント信号群と上位カウント信号群とに分けて管理（設計）するため、それぞれのカウント信号線の本数を減らすことができ、管理が容易となる。また、周波数は高いが本数の少ない下位カウント信号群に対して特に気をつけて管理（設計）することが可能となる。
【００３２】
なお、本実施形態に例示するカウント信号線４２のグループ分けは、高速なカウント信号を管理する本数が４本である場合を前提としている。下位カウント信号線群４２Ｌに含まれるカウント信号線の本数は、高速なカウント信号を管理する本数に応じて適宜設定することが望ましい。
【００３３】
次に、本実施形態による固体撮像装置１００の基本的な動作について、図５を用いて説明する。図５は、本実施形態による固体撮像装置１００の動作を示すタイミングチャートである。図５（ａ）は全体の動作を示すタイミングチャートであり、図５（ｂ）は図５（ａ）のカウント信号（図中、Ｃｏｕｎｔ）の詳細を示している。
【００３４】
まず、垂直走査回路１６により、画素アレイ１０の読み出し対象の行の制御信号φＳＥＬ（図示せず）をローレベルからハイレベルへと遷移し、当該行の画素１２の選択トランジスタＭ４をオンにする。これにより、選択された行に属する画素１２の増幅トランジスタＭ３は、選択トランジスタＭ４を介して電流源２０からバイアス電流が供給された状態となり、ソースフォロワ回路を構成する。
【００３５】
次いで、時刻Ｔ０から時刻Ｔ１の期間において、垂直走査回路１６は、制御信号線１４に出力する制御信号φＲをローレベルからハイレベルへと遷移し、リセットトランジスタＭ２をオンにする。これにより、ＦＤノードにリセットトランジスタＭ２を介して電源電圧Ｖｄｄを印加し、ＦＤノードの電位を電源電圧Ｖｄｄに応じた所定のリセット電圧にリセットする。
【００３６】
このとき、増幅トランジスタＭ３はソースフォロワ回路を構成しているため、ＦＤノードのリセット電圧に応じた信号（リセット信号）が、選択トランジスタＭ４を介して垂直出力線１８に出力される。図５（ａ）において、画素信号ＶＰＩＸが、画素１２から垂直出力線１８に出力される信号のレベルを示している。
【００３７】
次いで、時刻Ｔ２から時刻Ｔ３の期間において、このリセット信号に対するＡＤ変換処理を行う。
【００３８】
参照信号生成部３８は、時刻Ｔ２から時刻Ｔ３の期間において、参照信号ＶＲＭＰの信号レベルを時間の経過と共に一定の割合で変化する。ここでは参照信号ＶＲＭＰの信号レベルを徐々に減少する例を示すが、参照信号ＶＲＭＰの信号レベルを徐々に増加するようにしてもよい。また、カウンタ回路部４０は、参照信号ＶＲＭＰの信号レベルの変化の開始と同時に計数を開始し、計数値に応じたグレイコードのカウント信号ｇ［０］〜ｇ［１１］を、カウント信号線４２−０〜４２−１２から出力する（図５（ｂ）参照）。カウント信号線４２−０〜４２−１２は、参照信号ＶＲＭＰの変化が開始してからの経過時間を示すＮビット（ここでは１２ビット）のカウント信号である。
【００３９】
画素信号ＶＰＩＸ及び参照信号ＶＲＭＰは比較器３２に入力され、比較器３２において信号レベルの比較が行われる。比較器３２は、画素信号ＶＰＩＸと参照信号ＶＲＭＰとを比較し、大小関係が逆転した時点において出力信号ＶＣＭＰの信号レベルを反転する。図５（ａ）の例では、参照信号ＶＲＭＰの信号レベルは、時刻Ｔ２Ａにおいて画素信号ＶＰＩＸの信号レベルよりも低くなる。これにより比較器３２は、時刻Ｔ２Ａにおいて出力信号ＶＣＭＰの信号レベルをハイレベルからローレベルへと遷移する。
【００４０】
メモリ部３４の各ラッチ回路３４−０〜３４−１０は、出力信号ＶＣＭＰの信号レベルが変化した時点における各カウント信号線４２−１〜４２−１０からのカウント信号ｇ［０］〜ｇ［９］の値を、リセット信号のＡＤ変換結果としてそれぞれ保持する。この意味で、時刻Ｔ２Ａにおいて遷移する比較器３２の出力信号ＶＣＭＰは、メモリ部３４を制御する制御信号であるといえる。すなわち、各ラッチ回路３４−０〜３４−１０は、制御信号が出力された時点におけるカウント信号をビット毎に保持する。なお、図５には、リセット信号のＡＤ変換を行う期間である時刻Ｔ２から時刻Ｔ３の期間を、変換期間Ｎと表している。
【００４１】
次いで、時刻Ｔ４から時刻Ｔ５の期間において、垂直走査回路１６は、制御信号φＴをローレベルからハイレベルへと遷移し、転送トランジスタＭ１をオンにする。これにより、光入力に応じて光電変換部ＰＤで発生した信号電荷をＦＤノードに転送する。
【００４２】
このとき、増幅トランジスタＭ３はソースフォロワ回路を構成しているため、ＦＤノードに転送された信号電荷の量に応じた信号（光信号）が、選択トランジスタＭ４を介して垂直出力線１８に出力される。これにより、光信号の信号レベルを示す画素信号ＶＰＩＸの信号レベルは、リセット信号の信号レベルよりも低くなる。
【００４３】
次いで、時刻Ｔ６から時刻Ｔ７の期間において、この光信号に対するＡＤ変換処理を行う。
【００４４】
参照信号生成部３８は、時刻Ｔ６から時刻Ｔ７の期間において、参照信号ＶＲＭＰの信号レベルを時間の経過と共に一定の割合で変化する。ここでは参照信号ＶＲＭＰの信号レベルを徐々に減少する例を示すが、参照信号ＶＲＭＰの信号レベルを徐々に増加するようにしてもよい。また、カウンタ回路部４０は、参照信号ＶＲＭＰの信号レベルの変化の開始と同時に計数を開始し、計数値に応じたグレイコードのカウント信号ｇ［０］〜ｇ［１１］を、カウント信号線４２−０〜４２−１２から出力する（図５（ｂ）参照）。
【００４５】
画素信号ＶＰＩＸ及び参照信号ＶＲＭＰは比較器３２に入力され、比較器３２において信号レベルの比較が行われる。比較器３２は、画素信号ＶＰＩＸと参照信号ＶＲＭＰとを比較し、大小関係が逆転した時点において出力信号ＶＣＭＰの信号レベルを反転する。図５（ａ）の例では、参照信号ＶＲＭＰの信号レベルは、時刻Ｔ６Ａにおいて画素信号ＶＰＩＸの信号レベルよりも低くなる。これにより比較器３２は、時刻Ｔ６Ａにおいて出力信号ＶＣＭＰの信号レベルをハイレベルからローレベルへと遷移する。
【００４６】
メモリ部３６の各ラッチ回路３６−０〜３６−１２は、出力信号ＶＣＭＰの信号レベルが変化した時点における各カウント信号線４２−１〜４２−１２からのカウント信号ｇ［０］〜ｇ［１１］の値を、光信号のＡＤ変換結果としてそれぞれ保持する。この意味で、時刻Ｔ６Ａにおいて遷移する比較器３２の出力信号ＶＣＭＰは、メモリ部３６を制御する制御信号であるといえる。すなわち、各ラッチ回路３６−０〜３６−１２は、制御信号が出力された時点におけるカウント信号をビット毎に保持する。なお、図５には、光信号のＡＤ変換を行う期間である時刻Ｔ６から時刻Ｔ７期間を、変換期間Ｓと表している。
【００４７】
メモリ部３４に保持されたリセット信号のＡＤ変換結果と、メモリ部３６に保持された光信号のＡＤ変換結果とは、水平走査回路７０からメモリ部３４，３６への制御信号に応じて順次、出力線７２を介して処理部８０に出力される。なお、ここでは詳細な説明は割愛するが、固体撮像装置では光信号のデジタルデータからリセット信号のデジタルデータを減算するデジタル相関二重サンプリング（ＣＤＳ：Correlated Double Sampling）処理を行うのが一般的である。
【００４８】
この後、同様の処理を画素アレイ１０の各行について順次行い、画素アレイ１０に対応する画像データを取得する。
【００４９】
次に、メモリ部３４，３６に保持されたグレイコードカウント信号のＡＤ変換結果の補正処理方法について、図６乃至図８を用いて説明する。なお、ＡＤ変換結果の補正処理は、固体撮像装置１００の内部（例えば処理部８０）で行ってもよいし、固体撮像装置１００の外部（例えば後述する撮像システムの出力信号処理部）で行ってもよい。或いは、ＡＤ変換部３０内に補正処理部を設け、出力線７２を介して処理部８０に読み出す前に、ＡＤ変換部３０内で補正処理を行ってもよい。なお、処理部８０がＡＤ変換結果の補正処理を行う場合には、処理部８０は、ＡＤ変換結果の補正処理を行う補正処理部である。
【００５０】
図６は、上述のＡＤ変換処理によって得られるカウント値の例を示している。図６（ａ）は、各信号線４２から適切なタイミングでカウント信号が出力されている場合を示している。図６（ｂ）は、上位カウント信号が遅れている（カウント信号ｇ［３］の立ち上がりが遅い）場合を示している。図６（ｃ）は、上位カウント信号が進んでいる（カウント信号ｇ［３］の立ち上がりが早い）場合を示している。図において、カウント信号ｇ［０］〜ｇ［４］は、グレイコードカウント信号の最下位のビットから５ビットを示している。各図下の表には、メモリ部３４，３６に保持されたＡＤ変換結果をバイナリコード変換した値をカウント値として示している。
【００５１】
カウント信号ｇ［０］〜ｇ［４］のエッジ位置の関係が適切な場合、図６（ａ）に示すように、時間の経過に応じた適切なカウント値を得ることができる。
【００５２】
しかしながら、例えば図６（ｂ）及び図６（ｃ）に示すように、カウント信号ｇ［３］のエッジとカウント信号ｇ［０］のエッジとの前後関係が逆転したような場合、適切なカウント値を得ることはできない。これらの場合、各図下の表に示すように、バイナリコード変換後のカウント値の順序が入れ替わったり、値の欠損が生じたりしており、ＡＤ変換のリニアリティが悪化するなどして画質に悪影響を及ぼすことになる。
【００５３】
図７は、最終カウント値が０〜１６となる場合における、下位カウント信号群（カウント信号ｇ［０］，ｇ［１］，ｇ［２］，ｇ′［３］）及び上位カウント信号群（カウント信号ｇ［３］，ｇ［４］）の立ち上りエッジのタイミングの関係を示したものである。図７（ａ）は、各信号線４２から適切なタイミングでカウント信号が出力されている場合を示している。図７（ｂ）は、上位カウント信号が遅れている場合を示している。図７（ｃ）は、上位カウント信号が進んでいる場合を示している。
【００５４】
図において、参照値は、上位カウント信号群のバイナリコード変換後の最下位ビットの値を示している。図７（ａ）の下の表には、下位カウント信号群のバイナリコード変換後のカウント値（下位カウント値）、参照値、上位カウント信号群のバイナリコード変換後のカウント値（上位カウント値）、補正後の最終結果である最終カウント値を示している。また、図７（ｂ），（ｃ）の下の表には、下位カウント値、参照値、上位カウント値、補正後の上位カウント値、最終カウント値を示している。
【００５５】
総てのカウント信号が所望のタイミングで遷移している図７（ａ）の状態における最終カウント値が、補正を行った場合の期待値となる。補正が必要となる条件は、参照値と下位カウント値との関係が以下に示す組合せと一致しない場合である。
１）参照値が０のとき、下位カウント値が０〜７
２）参照値が１のとき、下位カウント値が８〜１５
【００５６】
図７（ｂ）は、上位カウント信号群のうちのカウント信号ｇ［３］のエッジが約１．５［ＬＳＢ］相当の時間だけ遅れている場合を示している。
【００５７】
例えば、図中の矢印のタイミングでカウント信号が保持されたとすると、下位カウント値が「８」（バイナリ値は「１０００」）、参照値が「０」であり、上記組み合わせと一致しないため、補正処理が必要である。本ケースの場合、補正処理を以下のように行い、最終カウント値を得る。
最終カウント値  ＝  （上位カウント値＋１）×８
＋（下位カウント値の下位３ビット「０００」）
＝  （０＋１）×８＋０
＝  ８
【００５８】
つまり、上記補正処理の結果、最終カウント値が、図７（ａ）に示した期待値である「８」と等しい値になることが判る。上位カウント信号が遅れた分を補正するために、上位カウント値に「１」を加算し、その値に対して３ビットシフト（すなわち８倍）し、さらに下位カウント値の下位３ビットの値を加算することで、最終カウント値が得られる。
【００５９】
同様の処理は、下位カウント値が「８」〜「１１」で参照値が「０」になった場合に行われるものとする。
【００６０】
図７（ｃ）は、上位カウント信号群のうちのカウント信号ｇ［３］のエッジが約１．５［ＬＳＢ］相当の時間だけ進んでいる場合を示している。
【００６１】
図中の矢印のタイミングでカウント信号が保持されたとすると、下位カウント値が「７」（バイナリ値は「０１１１」）、参照値が「１」となり、上記組み合わせと一致しないため、補正処理が必要である。本ケースの場合、補正処理を以下のように行い、最終カウント値を得る。
最終カウント値  ＝  （上位カウント値−１）×８
＋（下位カウント値の下位３ビット「１１１」）
＝  （１−１）×８＋７
＝  ７
【００６２】
つまり、上記補正処理の結果、最終カウント値が、図７（ａ）に示した期待値である「７」と等しい値になることが判る。
【００６３】
上位カウント値が進んだ分を補正するために、上位カウント値から「１」を減算し、その値に対して３ビットシフト（すなわち８倍）し、さらに下位カウント値の下位３ビットの値を加算することで、最終カウント値が得られる。
【００６４】
同様の処理は、下位カウント値が「４」〜「７」で参照値が「１」となった場合に行われるものとする。
【００６５】
なお、ここでは上位カウント値を補正する例を説明したが、上述の組み合わせと一致するように下位カウント値を補正してもよい。この場合、上述の組み合わせと異なる場合に、下位カウント値に対して「８」を加算（図５（ｂ）の場合）或いは減算（図５（ｃ）の場合）した後に、上位カウント値と下位カウント値とを加算すればよい。
【００６６】
図８は、最終カウント値が８〜２４となる場合における、下位カウント信号群（カウント信号ｇ［０］，ｇ［１］，ｇ［２］，ｇ′［３］）及び上位カウント信号群（カウント信号ｇ［３］，ｇ［４］）の立ち上りエッジのタイミングの関係を示したものである。図８（ａ）は、各信号線４２から適切なタイミングでカウント信号が出力されている場合を示している。図８（ｂ）は、上位カウント信号が遅れている場合を示している。図８（ｃ）は、上位カウント信号が進んでいる場合を示している。図において、参照値は、上位カウント信号群のバイナリコード変換後の最下位ビットの値を示している。図８（ａ）の下の表には、下位カウント信号群のバイナリコード変換後のカウント値（下位カウント値）、参照値、上位カウント信号群のバイナリコード変換後のカウント値（上位カウント値）、補正後の最終結果である最終カウント値を示している。また、図８（ｂ），（ｃ）の下の表には、下位カウント値、参照値、上位カウント値、補正後の上位カウント値、最終カウント値を示している。
【００６７】
総てのカウント信号が所望のタイミングで遷移している図８（ａ）の状態における最終カウント値が、補正を行った場合の期待値となる。補正が必要となる参照値と下位カウント値との関係は、上述した組み合わせと同じである。
【００６８】
図８（ｂ）は、上位カウント信号群のうちのカウント信号ｇ［４］のエッジが約１．５［ＬＳＢ］相当の時間だけ遅れている場合を示している。図中の矢印のタイミングにおいてカウント信号が保持されたとすると、下位カウント値が「０」（バイナリ値は「００００」）、参照値が「１」であり、上記組み合わせと一致しないため、補正処理が必要である。本ケースの場合、補正処理を以下のように行い、最終カウント値を得る。
最終カウント値  ＝  （上位カウント値＋１）×８
＋（下位カウント値の下位３ビット「０００」）
＝  （１＋１）×８＋０
＝  １６
【００６９】
同様の処理は、下位カウント値が「０」〜「３」で参照値が「１」になった場合に行われるものとする。
【００７０】
図８（ｃ）は、上位カウント信号群のうちのカウント信号ｇ［４］のエッジが約１．５［ＬＳＢ］相当の時間だけ進んでいる場合を示している。図中の矢印のタイミングでカウント信号が保持されたとすると、下位カウント値が「１５」（バイナリ値「０１１１」）、参照値が「０」となり、上記組み合わせと一致しないため、補正処理が必要である。本ケースの場合、補正処理は以下のように行い、最終カウント値を得る。
最終カウント値  ＝  （上位カウント値−１）×８
＋（下位カウント値の下位３ビット「１１１」）
＝  （２−１）×８＋７
＝  ７
【００７１】
同様の処理は、下位カウント値が「１２」〜「１５」で参照値が「０」となった場合に行われるものとする。
【００７２】
なお、ここでは上位カウント値を補正する例を説明したが、少なくとも上位カウント値及び下位カウント値のうちの一方を補正すればよく、上述の組み合わせと一致するように下位カウント値を補正してもよい。
【００７３】
図７及び図８を用いて説明した補正処理は、以下のようにまとめられる。
【００７４】
［ケース１］（図８（ｂ）の例に相当）
参照値＝１、下位カウント値＝０〜３
最終カウント値  ＝  （上位カウント値＋１）×８
＋（下位カウント値の下位３ビット）
［ケース２］（図７（ｃ）の例に相当）
参照値＝１、下位カウント値＝４〜７
最終カウント値  ＝  （上位カウント値−１）×８
＋（下位カウント値の下位３ビット）
［ケース３］（図７（ｂ）の例に相当）
参照値＝０、下位カウント値＝８〜１１
最終カウント値  ＝  （上位カウント値＋１）×８
＋（下位カウント値の下位３ビット）
［ケース４］（図８（ｃ）の例に相当）
参照値＝０、下位カウント値＝１２〜１５
最終カウント値  ＝  （上位カウント値−１）×８
＋（下位カウント値の下位３ビット）
本実施形態で示した補正処理方法における補正可能範囲は、下位カウント値の幅４［ＬＳＢ］になる。つまり、参照値の値が遷移するエッジと、下位カウント値が遷移するエッジとのズレを補正できる範囲が、±４［ＬＳＢ］以内ということである。
【００７５】
例えば、図８（ｃ）において、カウント信号ｇ［４］の立ち上がりエッジが５［ＬＳＢ］相当進んだ場合を仮定すると、下位カウント値が「１１」のときに参照値が「０」となる。この組み合わせは上記［ケース３］に相当するため、補正処理後は、
最終カウント値  ＝  （上位カウント値＋１）×８
＋（下位カウント値の下位３ビット「１００」）
＝  （２＋１）×８＋３
＝  ２７
となり、期待値である「１１」とは異なる値になることが判る。
【００７６】
より大きなズレが想定される場合は、下位カウント信号線群の本数を増やし、同様の補正処理を行う。
【００７７】
例えば、下位カウント信号線群４２Ｌの本数を５本とすれば、±８［ＬＳＢ］以内が補正可能範囲となる。ただし、下位カウント信号線群４２Ｌの本数を増やすとエッジ管理を行うカウント信号線の本数が増えるため、カウント信号の質の管理の難易度が上がることになる。つまり、各カウント信号の周波数や伝送距離等に応じて、下位カウント信号線群４２Ｌを適正な本数に設定することが望ましい。
【００７８】
上述の補正処理をＮビットのカウント信号に対して行う場合に拡張すると、以下のように説明することができる。
【００７９】
下位カウント信号群は、Ｎビット（Ｎは自然数）のカウント信号のうち、第１ビットから第Ｍビット（ＭはＮ未満の自然数）までのＭビットのグレイコードカウント信号と、カウント信号の第Ｍ＋１ビットのバイナリコードカウント信号とにより構成する。上位カウント信号群は、最下位ビットがカウント信号の第Ｍ＋１ビットであるＮ−Ｍビットのグレイコード信号により構成する。参照値としては、上位カウント値をバイナリコードで表したときの最下位ビットの値を用いる。
【００８０】
この場合、カウント信号の補正処理は、下位カウント値と参照値との関係が以下の関係のときに実施される。すなわち、参照値が１であり、下位カウント値が０〜２Ｍ−２Ｍ−１−１であるときには、上位カウント値に１を加算する。参照値が１であり、下位カウント値が２Ｍ−２Ｍ−１〜２Ｍ−１であるときには、上位カウント値から１を減算する。参照値が０であり、下位カウント値が２Ｍ〜２Ｍ＋２Ｍ−１−１であるときには、上位カウント値に１を加算する。参照値が１であり、下位カウント値が２Ｍ＋２Ｍ−１〜２Ｍ＋１−１であるときには、上位カウント値から１を減算する。
【００８１】
その後、補正後の下位カウント信号群の最下位ビットから第ＭビットまでのＭビットのカウント信号と上位カウント信号群の最下位ビットから第Ｎ−ＭビットまでのＮ−Ｍビットのカウント信号とを組み合わせ、Ｎビットのカウント値を取得する。
【００８２】
以上説明したように、複数列に共通に出力する複数のカウント信号を、下位カウント信号群と上位カウント信号群とに分けることで、各カウント信号の品質管理が容易となり、画質劣化の要因となるリニアリティ悪化などを抑制することが可能となる。
【００８３】
このように、本実施形態によれば、ＡＤ変換に用いる複数ビットのカウント信号を、下位カウント信号群と上位カウント信号群とに分けるので、各カウント信号の品質を容易に管理し、必要に応じて補正を実施することができる。これにより、画質劣化の要因となるＡＤ変換のリニアリティの悪化などを抑制し、良質な画像を取得することができる。
【００８４】
［第２実施形態］
本発明の第２実施形態による固体撮像装置について、図９を用いて説明する。図１乃至図８に示す第１実施形態による固体撮像装置と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。図９は、本実施形態による固体撮像装置のカウンタ回路部の構成例を示す回路図である。
【００８５】
本実施形態による固体撮像装置は、カウンタ回路部の構成が異なるほかは、第１実施形態による固体撮像装置と同様である。
【００８６】
本実施形態による固体撮像装置１００のカウンタ回路部４０は、図９に示すように、図４に示す第１実施形態のカウンタ回路部４０のバイナリカウンタ４４の代わりに２つのバイナリカウンタ４６，４８を用いて構成されている。
【００８７】
バイナリカウンタ４６は、同期式の４ビットカウンタであり、バイナリ信号ｂ［０］〜ｂ［３］を出力する。
【００８８】
下位カウント信号群は、バイナリ信号ｂ［０］〜ｂ［３］を元にグレイコード処理部５０で生成されるグレイコード信号ｇ［０］〜ｇ［２］と、バイナリ信号ｂ［３］である信号ｇ′［３］とにより構成される。
【００８９】
バイナリカウンタ４８は、バイナリカウンタ４６の出力であるバイナリ信号ｂ［２］がクロック信号ＣＬＫとして入力される同期式の９ビットカウンタであり、バイナリ信号ｂ′［３］，ｂ［４］〜ｂ［１１］を出力する。
【００９０】
上位カウント信号群は、バイナリ信号ｂ′［３］，ｂ［４］〜ｂ［１１］を元にグレイコード処理部５０で生成されるグレイコード信号ｇ［３］〜ｇ［１０］と、バイナリ信号ｂ［１１］である信号ｇ［１１］とにより構成される。
【００９１】
一般的に、同期式カウンタの最大動作周波数はカウンタのビット数に依存しており、ビット数が多いほど最大動作周波数が遅くなる傾向にある。したがって、本実施形態のように２つの同期式バイナリカウンタ４４，４６を用い、高速な下位カウント信号群を生成するバイナリカウンタ４４のビット数を少なくすることで、第１実施形態の場合よりもカウンタとしての動作周波数を高くすることができる。
【００９２】
下位カウント信号群と上位カウント信号群とを別々の同期式カウンタにより生成することで、両カウント信号群間の位相関係にズレが生じる可能性はある。しかしながら、このズレをも含めて上述の補正処理を行うことで、下位カウント信号群と上位カウント信号群との間の位相関係のズレを抑制することができる。
【００９３】
なお、カウンタ回路部４０は、グレイコード処理部５０の後段に、総てのカウント信号間の位相を揃えるためのフリップフロップ回路等を更に有してもよい。
【００９４】
以上説明したように、複数列に共通に出力する複数のカウント信号を、下位カウント信号群と上位カウント信号群とに分けることで、各カウント信号の品質管理が容易となり、画質劣化の要因となるリニアリティ悪化などを抑制することが可能となる。
【００９５】
また、下位カウント信号群と上位カウント信号群とを生成する同期式カウンタを分けることで、カウンタ全体としての動作周波数を向上することが可能となる。
【００９６】
このように、本実施形態によれば、ＡＤ変換に用いる複数ビットのカウント信号を、下位カウント信号群と上位カウント信号群とに分けるので、各カウント信号の品質を容易に管理し、必要に応じて補正を実施することができる。これにより、画質劣化の要因となるＡＤ変換のリニアリティの悪化などを抑制し、良質な画像を取得することができる。また、下位カウント信号群を生成する同期式カウンタと上位カウント信号群を生成する同期式カウンタとを分けることで、カウンタ全体としての動作周波数を向上することができる。これによりＡＤ変換処理の高速化を図ることができる。
【００９７】
［第３実施形態］
本発明の第３実施形態による撮像システムについて、図１０を用いて説明する。図１乃至図９に示す第１及び第２実施形態による固体撮像装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。図１０は、本実施形態による撮像システムの概略構成を示すブロック図である。
【００９８】
上記第１及び第２実施形態で述べた固体撮像装置は、種々の撮像システムに適用可能である。適用可能な撮像システムとしては、例えば、デジタルスチルカメラ、デジタルカムコーダー、監視カメラなどが挙げられる。図１０に、上述の実施形態に記載の固体撮像装置を適用したデジタルスチルカメラの例を示す。
【００９９】
図１０に例示した撮像システム２００は、固体撮像装置１００、被写体の光学像を固体撮像装置１００に結像させるレンズ２０２、レンズ２０２を通過する光量を可変にするための絞り２０４、レンズの保護のためのバリア２０６を有する。レンズ２０２及び絞り２０４は、固体撮像装置１００に光を集光する光学系である。固体撮像装置１００は、第１及び第２実施形態で説明した固体撮像装置１００である。
【０１００】
撮像システム２００は、また、固体撮像装置１００より出力される出力信号の処理を行う出力信号処理部２０８を有する。出力信号処理部２０８は必要に応じて各種の補正、圧縮を行って信号を出力する動作を行う。出力信号処理部２０８は、第１及び第２実施形態で説明した固体撮像装置１００の補正処理部と同じ補正処理を実施する機能を備えていてもよい。この場合には、出力信号処理部２０８は、ＡＤ変換結果の補正処理を行う補正処理部である。
【０１０１】
撮像システム２００は、さらに、画像データを一時的に記憶するためのバッファメモリ部２１０、外部コンピュータ等と通信するための外部インターフェース部（外部Ｉ／Ｆ部）２１２を有する。さらに撮像システム２００は、撮像データの記録又は読み出しを行うための半導体メモリ等の記録媒体２１４、記録媒体２１４に記録又は読み出しを行うための記録媒体制御インターフェース部（記録媒体制御Ｉ／Ｆ部）２１６を有する。なお、記録媒体２１４は、撮像システム２００に内蔵されていてもよく、着脱可能であってもよい。
【０１０２】
さらに撮像システム２００は、各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部２１８、固体撮像装置１００と出力信号処理部２０８に各種タイミング信号を出力するタイミング発生部２２０を有する。ここで、タイミング信号などは外部から入力されてもよく、撮像システム２００は少なくとも固体撮像装置１００と、固体撮像装置１００から出力された出力信号を処理する出力信号処理部２０８とを有すればよい。
【０１０３】
第１及び第２実施形態による固体撮像装置１００を用いて撮像システムを構成することにより、ＡＤ変換処理のリニアリティの低下に起因する画質の低下を抑制することができる。これにより、より良質な画像を取得可能な撮像システムを実現することができる。
【０１０４】
［変形実施形態］
本発明は、上記実施形態に限らず種々の変形が可能である。
【０１０５】
例えば、上記第１及び第２実施形態の固体撮像装置１００において、画素１２を構成する画素回路は、図２に示すものに限定されるものではなく、固体撮像装置において用いられている種々の構成の画素回路を適用可能である。
【０１０６】
また、上記第１及び第２実施形態では、複数ビットのカウント信号を、下位カウント信号群及び上位カウント信号群の２つの信号群に分けて補正処理を行ったが、３つ以上の信号群に分けて補正処理を行ってもよい。この場合、例えば下位ビット側から隣接する２つの信号群毎に順次、補正処理を行えばよい。
【０１０７】
また、第３実施形態に示した撮像システムは、本発明の固体撮像装置を適用しうる撮像システムの一例を示したものであり、本発明の固体撮像装置を適用可能な撮像システムは図１０に示した構成に限定されるものではない。
【０１０８】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【符号の説明】
【０１０９】
１０  画素アレイ
１２  画素
１６  垂直走査回路
３２  比較器
３４，３６  メモリ部
３８  参照信号生成部
４０  カウンタ回路部
４２Ｌ  下位カウント信号線群
４２Ｕ  上位カウント信号線群
７０  水平走査回路
７２  出力線
８０  処理部
４４，４６，４８  バイナリカウンタ
５０  グレイコード処理部
【図１】
0006674224.tif 000002
【図２】
0006674224.tif 000003
【図３】
0006674224.tif 000004
【図４】
0006674224.tif 000005
【図５】
0006674224.tif 000006
【図６】
0006674224.tif 000007
【図７】
0006674224.tif 000008
【図８】
0006674224.tif 000009
【図９】
0006674224.tif 000010
【図１０】
0006674224.tif 000011