(57)【特許請求の範囲】
【請求項１】
検知対象の物理量に応じて容量が変化する容量素子と、少なくとも２つのスイッチとを有し、互いに逆相の２相信号によって前記スイッチがオンオフすることにより前記容量素子の容量と前記２相信号の周波数とに応じた等価抵抗を生じるスイッチトキャパシタ回路と、
電圧源と前記スイッチトキャパシタ回路との間に設けられ、前記容量素子の容量変化に伴う変化分の電流を前記スイッチトキャパシタ回路に供給する第１のトランジスタと、
前記第１のトランジスタの第１主電極と前記電圧源との間、又は前記第１のトランジスタの第２主電極と前記スイッチトキャパシタ回路との間に接続され、一端に出力電圧を得る電圧出力端子が設けられる第１の負荷抵抗と、
前記スイッチトキャパシタ回路にバイアス電流を供給するバイアス電流供給回路と、
出力端子が前記第１のトランジスタの制御電極に接続され、第１の入力端子に前記スイッチトキャパシタ回路の等価抵抗における電圧が、第２の入力端子に所定の基準電圧がそれぞれ入力され、両入力電圧が等しくなるように動作する演算増幅器と、
を備えるＣＶ変換回路。
【請求項２】
請求項１に記載のＣＶ変換回路であって、
前記バイアス電流供給回路は、
前記電圧源と前記スイッチトキャパシタ回路との間に設けられた第２のトランジスタと、
前記第２のトランジスタの第１主電極と前記電圧源との間、又は前記第２のトランジスタの第２主電極と前記スイッチトキャパシタ回路との間に接続される第２の負荷抵抗と、
前記第１のトランジスタの制御電極と前記第２のトランジスタの制御電極との間に接続され、所定周波数より低い低周波数成分を通過させるローパスフィルタと、を有してなるＣＶ変換回路。
【請求項３】
請求項１に記載のＣＶ変換回路であって、
前記バイアス電流供給回路は、
前記電圧源と前記スイッチトキャパシタ回路との間に設けられた定電流回路を有してなる、ＣＶ変換回路。
【請求項４】
検知対象の物理量に応じて容量が変化する容量素子と、少なくとも２つのスイッチとを有し、互いに逆相の２相信号によって前記スイッチがオンオフすることにより前記容量素子の容量と前記２相信号の周波数とに応じた等価抵抗を生じるスイッチトキャパシタ回路と、
電圧源と前記スイッチトキャパシタ回路との間にソース又はエミッタとドレイン又はコレクタとが接続され、前記容量素子の容量変化に応じた電流を前記スイッチトキャパシタ回路に供給する第１のトランジスタと、
前記第１のトランジスタのソース又はエミッタと前記電圧源との間に直列接続され、一端に出力電圧を得る電圧出力端子が設けられる第１の負荷抵抗と、
前記電圧源と前記スイッチトキャパシタ回路との間において、ソース又はエミッタとドレイン又はコレクタとが接続され、前記容量素子の容量に依存する電流を前記スイッチトキャパシタ回路に供給する第２のトランジスタと、
前記第２のトランジスタのソース又はエミッタと前記電圧源との間に直列接続される第２の負荷抵抗と、
前記第１のトランジスタのゲート又はベースと前記第２のトランジスタのゲート又はベースとの間に接続され、所定周波数より低い低周波数成分を通過させるローパスフィルタと、
出力端子が前記第１のトランジスタのゲート又はベースと接続され、非反転入力端子が前記第１のトランジスタのドレイン又はコレクタ、及び前記第２のトランジスタのドレイン又はコレクタ、並びに前記スイッチトキャパシタ回路と接続され、反転入力端子が基準電圧源と接続され、前記スイッチトキャパシタ回路の等価抵抗における電圧と所定の基準電圧とが等しくなるように動作する演算増幅器と、
を備えるＣＶ変換回路。
【請求項５】
検知対象の物理量に応じて容量が変化する容量素子と、少なくとも２つのスイッチとを有し、互いに逆相の２相信号によって前記スイッチがオンオフすることにより前記容量素子の容量と前記２相信号の周波数とに応じた等価抵抗を生じるスイッチトキャパシタ回路と、
電圧源と前記スイッチトキャパシタ回路との間にソース又はエミッタとドレイン又はコレクタとが接続され、前記容量素子の容量変化に応じた電流を前記スイッチトキャパシタ回路に供給する第１のトランジスタと、
前記第１のトランジスタのドレイン又はコレクタと前記スイッチトキャパシタ回路との間に直列接続され、一端に出力電圧を得る電圧出力端子が設けられる第１の負荷抵抗と、
前記電圧源と前記スイッチトキャパシタ回路との間において、ソース又はエミッタとドレイン又はコレクタとが接続され、前記容量素子の容量に依存する電流を前記スイッチトキャパシタ回路に供給する第２のトランジスタと、
前記第２のトランジスタのドレイン又はコレクタと前記スイッチトキャパシタ回路との間に直列接続される第２の負荷抵抗と、
前記第１のトランジスタのゲート又はベースと前記第２のトランジスタのゲート又はベースとの間に接続され、所定周波数より低い低周波数成分を通過させるローパスフィルタと、
出力端子が前記第１のトランジスタのゲート又はベースと接続され、非反転入力端子が前記第１の負荷抵抗の前記スイッチトキャパシタ回路側の端、及び前記第２の負荷抵抗の前記スイッチトキャパシタ回路側の端、並びに前記スイッチトキャパシタ回路と接続され、反転入力端子が基準電圧源と接続され、前記スイッチトキャパシタ回路の等価抵抗における電圧と所定の基準電圧とが等しくなるように動作する演算増幅器と、
を備えるＣＶ変換回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、検知対象の物理量に応じて発生する容量変化を電圧へ変換するＣＶ変換回路に関する。
【背景技術】
【０００２】
ＣＶ変換回路は、例えば静電容量型センサ、コンデンサマイクロホン等において、容量変化を電圧へ変換するための回路として用いられる。図９は、ＣＶ変換回路の第１の従来例を示す回路図である。第１の従来例は、特許文献１に開示された静電容量型検出装置におけるＣＶ変換回路の構成を示すものである。第１の従来例のＣＶ変換回路は、演算増幅器１１１を有して構成され、演算増幅器１１１の反転入力端子とグランド（ＧＮＤ）との間に容量素子１１２（Ｃｓ＋ΔＣ）が接続されている。また、演算増幅器１１１の反転入力端子と出力端子１１３（Ｖｏｕｔ）との間には、抵抗素子１１４（Ｒｆ）と容量素子１１５（Ｃｆ）とが並列接続されている。演算増幅器１１１の非反転入力端子には、基準電圧Ｖｒｅｆが印加されている。
【０００３】
容量素子１１２は、加速度、角速度等の物理量を検出するための静電容量型センサに相当し、物理量の変化に応じて容量が変化する。容量素子１１２の容量Ｃｓの変化量をΔＣとし、抵抗素子１１４の抵抗Ｒｆが非常に大きく無視できる場合、容量素子１１５の容量をＣｆとすると、出力端子１１３から出力される出力電圧Ｖｏｕｔとその変化量ΔＶｏｕｔは、以下の（１）式のようになる。
【０００４】
ΔＶｏｕｔ＝（ΔＣ／Ｃｆ）×Ｖｒｅｆ
Ｖｏｕｔ＝｛１＋（Ｃｓ＋ΔＣ）／Ｃｆ｝×Ｖｒｅｆ    …（１）
【０００５】
すなわち、容量素子１１５の容量Ｃｆに対する容量素子１１２（静電容量型センサ）の容量変化ΔＣが電圧へ変換される。静電容量型センサにおける容量変化が無い時は、ΔＶｏｕｔ＝０となり、出力端子１１３に基準電圧Ｖｒｅｆがそのまま出力されることとなる。
【０００６】
図１０は、ＣＶ変換回路の第２の従来例を示す回路図である。第２の従来例は、特許文献２に開示されたスイッチトキャパシタ回路を用いたＣＶ変換回路の構成を示すものである。第２の従来例のＣＶ変換回路は、演算増幅器１２１を有して構成され、演算増幅器１２１の反転入力端子にスイッチトキャパシタ回路１２４が接続されている。スイッチトキャパシタ回路１２４は、容量素子１２２（Ｃｓ）と２つのスイッチ１２５、１２６とを有して構成され、一端が接地された容量素子１２２の他端に２つのスイッチ１２５、１２６の一端が接続され、スイッチ１２５の他端が演算増幅器１２１の反転入力端子に接続され、スイッチ１２６の他端が接地されている。スイッチトキャパシタ回路１２４は、周波数ｆｃｌｋで互いに逆相となる２相信号φ１、φ２をそれぞれスイッチ１２５、１２６に入力してオンオフすることによって、等価抵抗１／（ｆｃｌｋ×Ｃｓ）として動作し、この等価抵抗１／（ｆｃｌｋ×Ｃｓ）が演算増幅器１２１の反転入力端子とグランド（ＧＮＤ）との間に接続される構成となる。また、演算増幅器１２１は、反転入力端子と出力端子１２３（Ｖｏｕｔ）との間に抵抗素子１２７（Ｒｆ）が接続され、非反転入力端子には基準電圧Ｖｒｅｆが印加されている。
【０００７】
容量素子１２２は、物理量の変化に応じて容量Ｃｓが変化するものであり、第１の従来例と同様に、容量素子１２２の容量Ｃｓの変化量をΔＣとし、抵抗素子１２７の抵抗をＲｆとすると、出力電圧Ｖｏｕｔは、以下の（２）式のようになる。
【０００８】
Ｖｏｕｔ＝｛１＋ｆｃｌｋ×（Ｃｓ＋ΔＣ）×Ｒｆ｝×Ｖｒｅｆ    …（２）
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００９−１９８２６５号公報
【特許文献２】特開平１０−１７０５４４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
近年、静電容量型センサは小型化が進んでおり、またＭＥＭＳ（Micro Electro Mechanical Systems）技術を用いた静電容量型センサやコンデンサマイクロホンなどに適用可能な小型のＣＶ変換回路が求められている。デバイスの小型化に伴って、ＣＶ変換回路の容量素子の容量Ｃｓ及び容量変化ΔＣは、非常に小さい値となっている。
【００１１】
上記（１）式及び（２）式から、容量変化ΔＣが小さくなると、振動などの周期的な変化を伴う物理量を検知する際の容量変化ΔＣに起因する変動分のＣＶ変換感度が低下することがわかる。図９の第１の従来例において、変動分のＣＶ変換感度を上げるためには、容量変化ΔＣに対して負帰還ループの容量素子１１５の容量Ｃｆを非常に小さくする必要がある。しかし、小型の回路において容量変化ΔＣに対して１／１０〜１／１００の容量の容量素子を形成することは現実的でなく、所望の感度を得ることが困難となる課題が生じる。
【００１２】
一方、図１０の第２の従来例のＣＶ変換回路では、抵抗素子１２７の抵抗Ｒｆとスイッチトキャパシタ回路１２４の等価抵抗１／（ｆｃｌｋ×Ｃｓ）との比によってＣＶ変換感度が決まるため、周波数ｆｃｌｋや抵抗素子１２７の抵抗Ｒｆを大きくすることにより、比較的大きな感度を得ることができる。しかし、この構成においてＣＶ変換感度を上げると、容量変化ΔＣに対する変動分のＣＶ変換感度だけでなく、容量素子１２２の容量Ｃｓに依存したバイアス電圧の感度（定常分のＣＶ変換感度、ＣＶ変換率）も同時に上がることになる。このため、振動などの周期的な変化を伴う物理量を検知する際に必要な容量変化ΔＣに対するＣＶ変換感度のみを向上させることができない。
【００１３】
上述したように、第１の従来例では、容量変化ΔＣによる出力電圧のみを検出できるが、容量素子の小型化の限界により感度向上が困難であるという課題がある。また、第２の従来例では、ＣＶ変換回路の感度向上を図る場合、感度向上に伴ってバイアス電圧の変化が生じるため、容量変化ΔＣに対するＣＶ変換感度のみを向上させることが困難になるという課題が生じる。
【００１４】
本発明は、検知対象の物理量の変化により生じる容量変化ΔＣに対する感度を設定可能とし、容量変化ΔＣに起因する変動分のＣＶ変換感度を改善することが可能なＣＶ変換回路を提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明は、検知対象の物理量に応じて容量が変化する容量素子と、少なくとも２つのスイッチとを有し、互いに逆相の２相信号によって前記スイッチがオンオフすることにより前記容量素子の容量と前記２相信号の周波数とに応じた等価抵抗を生じるスイッチトキャパシタ回路と、電圧源と前記スイッチトキャパシタ回路との間に設けられ、前記容量素子の容量変化に伴う変化分の電流を前記スイッチトキャパシタ回路に供給する第１のトランジスタと、前記第１のトランジスタの第１主電極と前記電圧源との間、又は前記第１のトランジスタの第２主電極と前記スイッチトキャパシタ回路との間に接続され、一端に出力電圧を得る電圧出力端子が設けられる第１の負荷抵抗と、前記スイッチトキャパシタ回路にバイアス電流を供給するバイアス電流供給回路と、出力端子が前記第１のトランジスタの制御電極に接続され、第１の入力端子に前記スイッチトキャパシタ回路の等価抵抗における電圧が、第２の入力端子に所定の基準電圧がそれぞれ入力され、両入力電圧が等しくなるように動作する演算増幅器と、を備えるＣＶ変換回路を提供する。
【００１６】
また、上記のＣＶ変換回路であって、前記バイアス電流供給回路は、前記電圧源と前記スイッチトキャパシタ回路との間に設けられた第２のトランジスタと、前記第２のトランジスタの第１主電極と前記電圧源との間、又は前記第２のトランジスタの第２主電極と前記スイッチトキャパシタ回路との間に接続される第２の負荷抵抗と、前記第１のトランジスタの制御電極と前記第２のトランジスタの制御電極との間に接続され、所定周波数より低い低周波数成分を通過させるローパスフィルタと、を有してなるものでもよい。
【００１７】
また、上記のＣＶ変換回路であって、前記バイアス電流供給回路は、前記電圧源と前記スイッチトキャパシタ回路との間に設けられた定電流回路を有してなるものでもよい。
【００１８】
また、本発明は、検知対象の物理量に応じて容量が変化する容量素子と、少なくとも２つのスイッチとを有し、互いに逆相の２相信号によって前記スイッチがオンオフすることにより前記容量素子の容量と前記２相信号の周波数とに応じた等価抵抗を生じるスイッチトキャパシタ回路と、電圧源と前記スイッチトキャパシタ回路との間にソース又はエミッタとドレイン又はコレクタとが接続され、前記容量素子の容量変化に応じた電流を前記スイッチトキャパシタ回路に供給する第１のトランジスタと、前記第１のトランジスタのソース又はエミッタと前記電圧源との間、又は前記第１のトランジスタのドレイン又はコレクタと前記スイッチトキャパシタ回路との間に接続され、一端に出力電圧を得る電圧出力端子が設けられる第１の負荷抵抗と、前記電圧源と前記スイッチトキャパシタ回路との間において、ソース又はエミッタとドレイン又はコレクタとが接続され、前記容量素子の容量に依存する電流を前記スイッチトキャパシタ回路に供給する第２のトランジスタと、前記第２のトランジスタのソース又はエミッタと前記電圧源との間、又は前記第２のトランジスタのドレイン又はコレクタと前記スイッチトキャパシタ回路との間に接続される第２の負荷抵抗と、前記第１のトランジスタのゲート又はベースと前記第２のトランジスタのゲート又はベースとの間に接続され、所定周波数より低い低周波数成分を通過させるローパスフィルタと、出力端子が前記第１のトランジスタのゲート又はベースと接続され、非反転入力端子が前記第１のトランジスタのドレイン又はコレクタ及び前記第２のトランジスタのドレイン又はコレクタ、並びに前記スイッチトキャパシタ回路と接続され、反転入力端子が基準電圧源と接続され、前記スイッチトキャパシタ回路の等価抵抗における電圧と所定の基準電圧とが等しくなるように動作する演算増幅器と、を備えるＣＶ変換回路を提供する。
【発明の効果】
【００１９】
本発明によれば、検知対象の物理量の変化により生じる容量変化ΔＣに対する感度を設定可能とし、ＣＶ変換回路における容量変化ΔＣに起因する変動分のＣＶ変換感度を改善することができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の第１の実施形態に係るＣＶ変換回路の構成を示す回路図
【図２】本発明の第２の実施形態に係るＣＶ変換回路の構成を示す回路図
【図３】本発明の第３の実施形態に係るＣＶ変換回路の構成を示す回路図
【図４】本発明の第４の実施形態に係るＣＶ変換回路の構成を示す回路図
【図５】本発明の第５の実施形態に係るＣＶ変換回路の構成を示す回路図
【図６】本発明の第６の実施形態に係るＣＶ変換回路の構成を示す回路図
【図７】本発明の第７の実施形態に係るＣＶ変換回路の構成を示す回路図
【図８】本発明の第８の実施形態に係るＣＶ変換回路の構成を示す回路図
【図９】ＣＶ変換回路の第１の従来例を示す回路図
【図１０】ＣＶ変換回路の第２の従来例を示す回路図
【発明を実施するための形態】
【００２１】
以下、本発明に係るＣＶ変換回路を具体的に開示した実施形態（以下、「本実施形態」という）について、図面を参照して詳細に説明する。
【００２２】
本実施形態では、例えば静電容量型センサ、コンデンサマイクロホンなどに用いられ、検知対象の物理量に応じて発生する容量変化を電圧へ変換するＣＶ変換回路の構成例を示す。
【００２３】
（第１の実施形態）
図１は、本発明の第１の実施形態に係るＣＶ変換回路の構成を示す回路図である。ＣＶ変換回路は、第１のトランジスタＭ１及び第２のトランジスタＭ２と、演算増幅器ＯＰと、ローパスフィルタ（ＬＰＦ）１３と、スイッチトキャパシタ回路１４とを有する構成である。
【００２４】
スイッチトキャパシタ回路１４は、容量素子１５（Ｃｓ）と、少なくとも２つのスイッチＳＷ１、ＳＷ２とを有して構成され、一端が接地された容量素子１５の他端に２つのスイッチＳＷ１、ＳＷ２の一端が接続され、スイッチＳＷ１の他端が演算増幅器ＯＰの非反転入力端子に接続され、スイッチＳＷ２の他端が接地されている。スイッチトキャパシタ回路１４は、周波数ｆｃｌｋで互いに逆相となる２相信号φ１、φ２をそれぞれスイッチＳＷ１、ＳＷ２に入力してオンオフすることによって、周波数ｆｃｌｋに対応した等価抵抗１／（ｆｃｌｋ×Ｃｓ）を生じる。ここで、Ｃｓは容量素子１５の容量を表している。すなわち、スイッチトキャパシタ回路１４は、容量素子１５の容量Ｃｓと２相信号φ１、φ２の周波数ｆｃｌｋとに応じて抵抗値が変化する等価抵抗として機能する。等価抵抗１／（ｆｃｌｋ×Ｃｓ）は、容量Ｃｓが大きいほど、周波数ｆｃｌｋが高いほど、抵抗値が小さくなる。
【００２５】
スイッチトキャパシタ回路１４の容量素子１５は、静電容量型センサ、コンデンサマイクロホン等の検知部に相当し、振動、加速度、圧力等の物理量を検知するものであり、検知対象の物理量に応じて容量が変化する。ここで、容量素子１５の定常時の容量をＣｓ、検知対象の物理量に応じた容量変化をΔＣとすると、容量素子１５の容量はＣｓ＋ΔＣで表される。
【００２６】
第１のトランジスタＭ１及び第２のトランジスタＭ２は、Ｐ型のＭＯＳトランジスタ又はＰＮＰ型のバイポーラトランジスタにより構成される。演算増幅器ＯＰの出力端子には、第１のトランジスタＭ１の制御電極（ＭＯＳトランジスタのゲート又はバイポーラトランジスタのベース）が接続される。また、演算増幅器ＯＰの出力端子には、所定周波数より低い低周波数成分を通過させるローパスフィルタ１３が接続され、このローパスフィルタ１３を介して第２のトランジスタＭ２の制御電極が接続される。すなわち、第１のトランジスタＭ１の制御電極と低域通過フィルタを介した第２のトランジスタＭ２の制御電極とが演算増幅器ＯＰの出力端子に共通接続されている。
【００２７】
第１のトランジスタＭ１の第１主電極（ＭＯＳトランジスタのソース又はバイポーラトランジスタのエミッタ）には、第１の負荷抵抗となる抵抗素子１１（Ｒ１）が接続され、この抵抗素子１１を介して電圧源１６が接続されて電源電圧ＶＤＤが印加される。抵抗素子１１と第１のトランジスタＭ１の第１主電極との接続点には電圧出力端子１７が設けられ、電圧出力端子１７より検知出力となる出力電圧Ｖｏｕｔが得られる。第２のトランジスタＭ２の第１主電極には、第２の負荷抵抗となる抵抗素子１２（Ｒ２）が接続され、この抵抗素子１２を介して電圧源１６が接続されて電源電圧ＶＤＤが印加される。
【００２８】
第１のトランジスタＭ１の第２主電極（ＭＯＳトランジスタのドレイン又はバイポーラトランジスタのコレクタ）と第２のトランジスタＭ２の第２主電極とは互いに接続される。これらの第１のトランジスタＭ１及び第２のトランジスタＭ２の第２主電極には、スイッチトキャパシタ回路１４が接続されるとともに、演算増幅器ＯＰの非反転入力端子（第１の入力端子）が接続される。したがって、スイッチトキャパシタ回路１４の等価抵抗１／（ｆｃｌｋ×Ｃｓ）が、第１のトランジスタＭ１及び第２のトランジスタＭ２の第２主電極、並びに演算増幅器ＯＰの非反転入力端子と、グランド（ＧＮＤ）との間に接続される構成となる。
【００２９】
演算増幅器ＯＰの反転入力端子（第２の入力端子）には、基準電圧源１８が接続され、所定の基準電圧Ｖｒｅｆが印加される。また、演算増幅器ＯＰの非反転入力端子には、スイッチトキャパシタ回路１４と並列に、平滑用の容量素子１９が接続される。容量素子１９は、スイッチトキャパシタ回路１４に入力される２相信号φ１、φ２の周波数ｆｃｌｋに伴って変動する演算増幅器ＯＰの非反転入力端子の入力電圧を平滑化し、演算増幅器ＯＰの動作を安定させる機能を有するものである。容量素子１９は、周波数ｆｃｌｋに対して演算増幅器ＯＰが高速に安定動作する場合は省略することもでき、必ずしも設けなくともよい。
【００３０】
第１の実施形態のＣＶ変換回路では、第１のトランジスタＭ１及び第２のトランジスタＭ２のソースフォロワー又はエミッタフォロワーの回路であり、第１のトランジスタＭ１及び第２のトランジスタＭ２の第２主電極の電位を演算増幅器ＯＰの非反転入力端子に帰還する構成となっている。この場合、演算増幅器ＯＰは、非反転入力端子と反転入力端子の両入力電圧が等しくなるように動作する。すなわち、演算増幅器ＯＰは、非反転入力端子に入力されるスイッチトキャパシタ回路１４の等価抵抗の電位と、反転入力端子に入力される基準電圧源１８の電位Ｖｒｅｆとが等しくなるように動作する。このとき、スイッチトキャパシタ回路１４の等価抵抗には、電圧源１６から抵抗素子１１を介した第１のトランジスタＭ１のドレイン電流又はコレクタ電流と、電圧源１６から抵抗素子１２を介した第２のトランジスタＭ２のドレイン電流又はコレクタ電流とが供給される。
【００３１】
次に、本実施形態におけるＣＶ変換動作について説明する。図１の構成において、抵抗素子１１から第１のトランジスタＭ１の第１主電極及び第２主電極に流れる電流（第１のトランジスタＭ１のドレイン電流又はコレクタ電流）をＩ１、抵抗素子１２から第２のトランジスタＭ２の第１主電極及び第２主電極に流れる電流（第２のトランジスタＭ２のドレイン電流又はコレクタ電流）をＩ２、スイッチトキャパシタ回路１４からグランドに流れる電流をＩ３とする。
【００３２】
前述したように、スイッチトキャパシタ回路１４の等価抵抗は１／（ｆｃｌｋ×Ｃｓ）となり、容量素子１５は検知対象の物理量に応じて容量Ｃｓが変化し、その容量は変化分を含めてＣｓ＋ΔＣで表される。演算増幅器ＯＰの反転入力端子に入力される基準電圧はＶｒｅｆであるので、スイッチトキャパシタ回路１４に流れる電流Ｉ３は、以下の（３）式のようになる。
【００３３】
Ｉ３＝ｆｃｌｋ×（Ｃｓ＋ΔＣ）×Ｖｒｅｆ    …（３）
【００３４】
電流Ｉ１と電流Ｉ２の値は、第１のトランジスタＭ１及び第２のトランジスタＭ２のサイズ比と、抵抗素子１１（Ｒ１）及び抵抗素子１２（Ｒ２）の抵抗比とによって決まる。ここで、トランジスタのサイズとして、第１のトランジスタＭ１のＷ／Ｌ（チャネル幅Ｗとチャネル長Ｌとの比）をＮ１、第２のトランジスタＭ２のＷ／ＬをＮ２とし、抵抗素子１１の抵抗をＲ１、抵抗素子１２の抵抗をＲ２とする。ローパスフィルタ１３のカットオフ周波数を容量素子１５の容量変化ΔＣの周波数よりも充分低くすると、電流Ｉ１と電流Ｉ２は以下の（４）式で表される。なお、Ｒ１×Ｎ１＝Ｒ２×Ｎ２とする。
【００３５】
Ｉ１＝ｆｃｌｋ×Ｃｓ×Ｖｒｅｆ×（Ｎ１／（Ｎ１＋Ｎ２））
＋ｆｃｌｋ×ΔＣ×Ｖｒｅｆ
Ｉ２＝ｆｃｌｋ×Ｃｓ×Ｖｒｅｆ×（Ｎ２／（Ｎ１＋Ｎ２））    …（４）
【００３６】
本実施形態では、第１のトランジスタＭ１及び第２のトランジスタＭ２のゲート間（又はベース間）にローパスフィルタ１３を挿入することにより、容量変化ΔＣの周波数成分を除去し、直流成分のみを第２のトランジスタＭ２に供給する。これにより、電流Ｉ２は容量変化ΔＣによって変化する電流が発生しなくなる。したがって、ＣＶ変換によって電圧出力端子１７から出力される出力電圧Ｖｏｕｔは、以下の（５）式のようになる。
【００３７】
Ｖｏｕｔ＝ＶＤＤ−ｆｃｌｋ×Ｃｓ×Ｖｒｅｆ×（Ｎ１／（Ｎ１＋Ｎ２））×Ｒ１
＋ｆｃｌｋ×ΔＣ×Ｖｒｅｆ×Ｒ１    …（５）
【００３８】
上記出力電圧Ｖｏｕｔの式において、ＣＶ変換感度を上げようとした場合、ｆｃｌｋ、Ｖｒｅｆ、Ｒ１の値をそれぞれ大きくすれば可能であることが分かる。ただし、ＣＶ変換回路のバイアス電圧は容量素子１５の容量Ｃｓによって決定され、容量Ｃｓの値に依存する。このため、ｆｃｌｋ、Ｖｒｅｆ、Ｒ１の値を大きくしていった場合、抵抗素子１１における電圧降下（Ｒ１×Ｉ１）によって回路が正常に動作しなくなる場合が生じ、このことが感度向上に制限を与える。そこで、第１のトランジスタＭ１及び第２のトランジスタＭ２のサイズを、Ｎ２＞Ｎ１の関係とすることで、容量素子１５の容量Ｃｓに依存したバイアス電圧を小さくでき、電流Ｉ１におけるバイアス電流（定常状態の電流）を減らすことができる。
【００３９】
例えば、Ｒ１×Ｎ１＝Ｒ２×Ｎ２の条件でＮ１とＮ２の比を変えた場合、これに比例して電流Ｉ１と電流Ｉ２の値が決まる。よって、トランジスタサイズをＮ２に対してＮ１を小さくした場合、抵抗素子１１及び１２によって発生する電圧降下を一定としたまま、抵抗素子１１の抵抗Ｒ１を大きくすることができ、バイアス電圧と分離してＣＶ変換感度を上げることが可能となる。したがって、Ｒ１×Ｎ１＝Ｒ２×Ｎ２の関係を満たす状態でＲ１の値を大きくすることにより、容量素子１５の容量Ｃｓに依存したバイアス電圧に制限されることなく、容量変化ΔＣに対する変動分のＣＶ変換感度を上げることが可能となる。なお、ここでは説明を簡単にするために、Ｒ１×Ｎ１＝Ｒ２×Ｎ２の関係を満たす場合を示しているが、必ずしもＲ１×Ｎ１＝Ｒ２×Ｎ２でなくともよい。
【００４０】
ここで、ＣＶ変換回路において、容量素子１５の容量変化ΔＣに対する出力電圧Ｖｏｕｔの変化量ΔＶｏｕｔは、以下の（６）式で表される。
【００４１】
ΔＶｏｕｔ＝ｆｃｌｋ×ΔＣ×Ｖｒｅｆ×Ｒ１    …（６）
【００４２】
上述したように、本実施形態では、ローパスフィルタ１３、抵抗素子１２（Ｒ２）及び第２のトランジスタＭ２が、容量素子１５の容量Ｃｓに依存する定常状態の電流をスイッチトキャパシタ回路１４に供給する回路となる。すなわち、ローパスフィルタ１３、抵抗素子１２及び第２のトランジスタＭ２がスイッチトキャパシタ回路１４にバイアス電流を供給するバイアス電流供給回路として機能する。また、抵抗素子１１（Ｒ１）及び第１のトランジスタＭ１が、容量変化ΔＣに伴う変化分の電流をスイッチトキャパシタ回路１４に供給する回路となる。第１のトランジスタＭ１の第１主電極に設けられる電圧出力端子１７からは、出力電圧Ｖｏｕｔとして定常分と変化分とを含む電圧が出力され、検知対象の物理量に応じた容量に対する電圧値が検出される。
【００４３】
このとき、抵抗素子１２及び第２のトランジスタＭ２が主体となる定常状態のバイアス電圧の感度（定常分のＣＶ変換感度）と、抵抗素子１１及び第１のトランジスタＭ１が主体となる容量変化ΔＣに対する感度（変動分のＣＶ変換感度）とは、互いに分離して設定可能であり、バイアス電圧の感度を大きくすることなく、容量変化ΔＣに起因する変動分のＣＶ変換感度を向上できる。
【００４４】
本実施形態のＣＶ変換回路を例えばコンデンサマイクロホンに適用する場合、検知対象の物理量として音波による空気の圧力振動を検出することになり、この場合、容量変化ΔＣの周波数はｋＨｚオーダーとなる。スイッチトキャパシタ回路１４のスイッチＳＷ１、ＳＷ２に入力する２相信号φ１、φ２の周波数ｆｃｌｋとして、数ＭＨｚ〜数１０ＭＨｚ、或いは１００ＭＨｚ程度の信号を用いることによって、容量変化ΔＣに対する感度を高く設定することができる。
【００４５】
第１の実施形態では、ローパスフィルタ１３によってＣＶ変換動作において周波数特性を持つため、ローパスフィルタ１３のカットオフ周波数よりも高い周波数で容量変化ΔＣの値が変化する物理量に対する信号のみが出力電圧Ｖｏｕｔとして出力され、これよりも低い周波数成分は出力されない。このため、例えば、振動センサ、コンデンサマイクロホンなどの検知部にスイッチトキャパシタ回路１４の容量素子１５（Ｃｓ＋ΔＣ）を適用した場合のように、振動などの周波数成分を持った物理量（周期的に変動する物理量）によって容量変化ΔＣの値が変化するアプリケーションへの対応において特に有用である。
【００４６】
（第２の実施形態）
図２は、本発明の第２の実施形態に係るＣＶ変換回路の構成を示す回路図である。第２の実施形態は、前述した第１の実施形態の構成の一部を変更した構成例である。第２の実施形態のＣＶ変換回路は、第１のトランジスタＭ１及び第２のトランジスタＭ２に代えて、構成が異なる第１のトランジスタＭ１１及び第２のトランジスタＭ１２を有して構成される。ここで、第１の実施形態と同様の構成要素には同一符号を付して説明を省略する。
【００４７】
第１のトランジスタＭ１１及び第２のトランジスタＭ１２は、Ｎ型のＭＯＳトランジスタ又はＮＰＮ型のバイポーラトランジスタにより構成される。演算増幅器ＯＰの出力端子には、第１のトランジスタＭ１１の制御電極（ＭＯＳトランジスタのゲート又はバイポーラトランジスタのベース）が接続される。また、演算増幅器ＯＰの出力端子には、低域通過フィルタであるローパスフィルタ１３が接続され、このローパスフィルタ１３を介して第２のトランジスタＭ１２の制御電極が接続される。
【００４８】
第１のトランジスタＭ１１の第１主電極（ＭＯＳトランジスタのドレイン又はバイポーラトランジスタのコレクタ）には、抵抗素子１１（Ｒ１）が接続され、この抵抗素子１１を介して電圧源１６（ＶＤＤ）が接続される。抵抗素子１１と第１のトランジスタＭ１１の第１主電極との接続点には電圧出力端子１７が設けられ、電圧出力端子１７より検知出力となる出力電圧Ｖｏｕｔが得られる。第２のトランジスタＭ１２の第１主電極には、抵抗素子１２（Ｒ２）が接続され、この抵抗素子１２を介して電圧源１６が接続される。第１のトランジスタＭ１１の第２主電極（ＭＯＳトランジスタのソース又はバイポーラトランジスタのエミッタ）と第２のトランジスタＭ１２の第２主電極とは互いに接続される。これらの第１のトランジスタＭ１１及び第２のトランジスタＭ１２の第２主電極には、スイッチトキャパシタ回路１４が接続されるとともに、演算増幅器ＯＰの反転入力端子（第１の入力端子）が接続される。演算増幅器ＯＰの非反転入力端子（第２の入力端子）には、基準電圧源１８（Ｖｒｅｆ）が接続される。また、演算増幅器ＯＰの反転入力端子には、スイッチトキャパシタ回路１４と並列に、平滑用の容量素子１９が接続される。
【００４９】
第２の実施形態のＣＶ変換回路では、第１のトランジスタＭ１１及び第２のトランジスタＭ１２のソース接地又はエミッタ接地の回路であり、第１のトランジスタＭ１１及び第２のトランジスタＭ１２の第２主電極の電位を演算増幅器ＯＰの反転入力端子に帰還する構成となっている。この場合、演算増幅器ＯＰは、反転入力端子に入力されるスイッチトキャパシタ回路１４の等価抵抗の電位と、非反転入力端子に入力される基準電圧源１８の電位Ｖｒｅｆとが等しくなるように動作する。このとき、スイッチトキャパシタ回路１４の等価抵抗には、電圧源１６から抵抗素子１１を介した第１のトランジスタＭ１１のソース電流又はエミッタ電流と、電圧源１６から抵抗素子１２を介した第２のトランジスタＭ１２のソース電流又はエミッタ電流とが供給される。
【００５０】
この第２の実施形態の構成においても、第１の実施形態と同様、抵抗素子１２及び第２のトランジスタＭ１２が、定常状態の電流をスイッチトキャパシタ回路１４に供給する回路となっている。また、抵抗素子１１及び第１のトランジスタＭ１１が、容量変化ΔＣに伴う変化分の電流をスイッチトキャパシタ回路１４に供給する回路となる。このため、抵抗素子１２及び第２のトランジスタＭ１２が主体となる定常状態のバイアス電圧の感度と、抵抗素子１１及び第１のトランジスタＭ１１が主体となる容量変化ΔＣに対する感度とは、互いに分離して設定可能であり、バイアス電圧の感度を大きくすることなく、容量変化ΔＣに起因する変動分のＣＶ変換感度を向上できる。
【００５１】
（第３の実施形態）
図３は、本発明の第３の実施形態に係るＣＶ変換回路の構成を示す回路図である。第３の実施形態は、前述した第１の実施形態の構成の一部を変更した構成例である。第３の実施形態のＣＶ変換回路は、第１のトランジスタＭ１及び第２のトランジスタＭ２にそれぞれ接続される負荷抵抗である抵抗素子１１（Ｒ１）、１２（Ｒ２）の接続点を、各トランジスタの第２主電極（ドレイン又はコレクタ）とスイッチトキャパシタ回路１４との間に設けた構成である。抵抗素子１１と第１のトランジスタＭ１の第２主電極との接続点には電圧出力端子１７（Ｖｏｕｔ）が設けられ、第１のトランジスタＭ１の第２主電極側から出力電圧Ｖｏｕｔを得る構成となっている。ここで、第１の実施形態と同様の構成要素には同一符号を付して説明を省略する。
【００５２】
第３の実施形態のＣＶ変換回路では、第１の実施形態の構成に対して、出力電圧Ｖｏｕｔを取り出すための負荷抵抗である抵抗素子１１と電圧出力端子１７との位置がスイッチトキャパシタ回路１４側に変更されている。この構成においても、第１の実施形態と同様、抵抗素子１２及び第２のトランジスタＭ２が主体となる定常状態のバイアス電圧の感度と、抵抗素子１１及び第１のトランジスタＭ１が主体となる容量変化ΔＣに対する感度とは、互いに分離して設定可能であり、バイアス電圧の感度を大きくすることなく、容量変化ΔＣに起因する変動分のＣＶ変換感度を向上できる。
【００５３】
（第４の実施形態）
図４は、本発明の第４の実施形態に係るＣＶ変換回路の構成を示す回路図である。第４の実施形態は、前述した第２の実施形態の構成の一部を変更した構成例である。第４の実施形態のＣＶ変換回路は、第１のトランジスタＭ１１及び第２のトランジスタＭ１２にそれぞれ接続される負荷抵抗である抵抗素子１１（Ｒ１）、１２（Ｒ２）の接続点を、各トランジスタの第２主電極（ソース又はエミッタ）とスイッチトキャパシタ回路１４との間に設けた構成である。抵抗素子１１と第１のトランジスタＭ１１の第２主電極との接続点には電圧出力端子１７（Ｖｏｕｔ）が設けられ、第１のトランジスタＭ１１の第２主電極側から出力電圧Ｖｏｕｔを得る構成となっている。ここで、第１及び第２の実施形態と同様の構成要素には同一符号を付して説明を省略する。
【００５４】
第４の実施形態のＣＶ変換回路では、第２の実施形態の構成に対して、出力電圧Ｖｏｕｔを取り出すための負荷抵抗である抵抗素子１１と電圧出力端子１７との位置がスイッチトキャパシタ回路１４側に変更されている。この構成においても、第１の実施形態と同様、抵抗素子１２及び第２のトランジスタＭ１２が主体となる定常状態のバイアス電圧の感度と、抵抗素子１１及び第１のトランジスタＭ１１が主体となる容量変化ΔＣに対する感度とは、互いに分離して設定可能であり、バイアス電圧の感度を大きくすることなく、容量変化ΔＣに起因する変動分のＣＶ変換感度を向上できる。
【００５５】
（第５の実施形態）
図５は、本発明の第５の実施形態に係るＣＶ変換回路の構成を示す回路図である。第５の実施形態は、前述した第１の実施形態の構成の一部を変更した構成例である。第５の実施形態のＣＶ変換回路は、演算増幅器ＯＰと、第１のトランジスタＭ１と、定電流回路２１と、スイッチトキャパシタ回路１４とを有する構成である。すなわち、第５の実施形態は、スイッチトキャパシタ回路１４の等価抵抗にバイアス電流（定常状態の電流、ＤＣ成分）を供給する回路（バイアス電流供給回路）として、第１の実施形態における第２のトランジスタＭ２及び抵抗素子１２に代えて、定電流回路２１を有して構成される。ここで、第１の実施形態と同様の構成要素には同一符号を付して説明を省略する。
【００５６】
第１のトランジスタＭ１は、Ｐ型のＭＯＳトランジスタ又はＰＮＰ型のバイポーラトランジスタにより構成される。第１のトランジスタＭ１の第１主電極には、抵抗素子１１（Ｒ１）が接続され、この抵抗素子１１を介して電圧源１６（ＶＤＤ）が接続される。第１のトランジスタＭ１の第２主電極には、スイッチトキャパシタ回路１４と演算増幅器ＯＰの非反転入力端子とが接続される。演算増幅器ＯＰの反転入力端子には、基準電圧源１８（Ｖｒｅｆ）が接続され、演算増幅器ＯＰの出力端子が第１のトランジスタＭ１の制御電極と接続される。
【００５７】
定電流回路２１は、電圧源１６とスイッチトキャパシタ回路１４との間に、第１のトランジスタＭ１及び抵抗素子１１に対して並列に接続される。定電流回路２１は、例えば、定電流ダイオード又はトランジスタ等を用いて構成することができるほか、抵抗素子を用いた近似的なものであってもよい。
【００５８】
図５の構成において、抵抗素子１１から第１のトランジスタＭ１の第１主電極及び第２主電極に流れる電流（第１のトランジスタＭ１のドレイン電流又はコレクタ電流）をＩｄ、定電流回路２１に流れる電流（バイアス電流）をＩｂｉａｓ、スイッチトキャパシタ回路１４からグランドに流れる電流をＩｔｏｔａｌとする。定常状態のスイッチトキャパシタ回路１４の等価抵抗は１／（ｆｃｌｋ×Ｃｓ）であるので、Ｉｔｏｔａｌ、Ｉｄは、それぞれ以下の（７）式のようになる。
【００５９】
Ｉｔｏｔａｌ＝ｆｃｌｋ×Ｃｓ×Ｖｒｅｆ
Ｉｔｏｔａｌ＝Ｉｄ＋Ｉｂｉａｓ
Ｉｄ＝ｆｃｌｋ×Ｃｓ×Ｖｒｅｆ−Ｉｂｉａｓ    …（７）
【００６０】
よって、ＣＶ変換により電圧出力端子１７から出力される出力電圧Ｖｏｕｔは、以下の（８）式のようになる。
【００６１】
Ｖｏｕｔ＝ＶＤＤ−（ｆｃｌｋ×Ｃｓ×Ｖｒｅｆ−Ｉｂｉａｓ）×Ｒ１
…（８）
【００６２】
また、スイッチトキャパシタ回路１４において、容量変化分を含む等価抵抗は１／（ｆｃｌｋ×（Ｃｓ＋ΔＣ）となる。このため、ＣＶ変換回路において、容量素子１５の容量変化ΔＣがある場合の出力電圧Ｖｏｕｔの変化量ΔＶｏｕｔ（容量変化ΔＣに起因する変動分のＣＶ変換感度）は、以下の（９）式で表される。
【００６３】
ΔＶｏｕｔ＝ｆｃｌｋ×（ＣＳ＋ΔＣ）×Ｖｒｅｆ×Ｒ１    …（９）
【００６４】
この第５の実施形態の構成においても、第１の実施形態と同様、定電流回路２１が、定常状態の電流をスイッチトキャパシタ回路１４に供給する回路となっている。また、抵抗素子１１及び第１のトランジスタＭ１が、容量変化ΔＣに伴う変化分の電流をスイッチトキャパシタ回路１４に供給する回路となる。このため、定電流回路２１が主体となる定常状態のバイアス電圧の感度と、抵抗素子１１及び第１のトランジスタＭ１が主体となる容量変化ΔＣに対する感度とは、互いに分離して設定可能であり、バイアス電圧の感度を大きくすることなく、容量変化ΔＣに起因する変動分のＣＶ変換感度を向上できる。
【００６５】
第５の実施形態では、第１〜第４の実施形態のようにローパスフィルタ１３を設けないため、物理量に応じた容量変化ΔＣに対して、ＤＣ成分からＣＶ変換動作が可能となる。このため、例えば、加速度センサなどの検知部にスイッチトキャパシタ回路１４の容量素子１５（Ｃｓ＋ΔＣ）を適用した場合のように、加速度などのＤＣ成分を持った物理量（定常的な物理量）によって容量変化ΔＣの値が決まるアプリケーションへの対応において特に有用である。
【００６６】
（第６の実施形態）
図６は、本発明の第６の実施形態に係るＣＶ変換回路の構成を示す回路図である。第６の実施形態は、前述した第５の実施形態の構成の一部を変更した構成例である。第６の実施形態のＣＶ変換回路は、第１のトランジスタＭ１に代えて、構成が異なる第１のトランジスタＭ１１を有して構成される。すなわち、第６の実施形態は、第５の実施形態に対して第２の実施形態と同様の構成変更を適用したものである。ここで、第１、第２及び第５の実施形態と同様の構成要素には同一符号を付して説明を省略する。
【００６７】
第１のトランジスタＭ１１は、Ｎ型のＭＯＳトランジスタ又はＮＰＮ型のバイポーラトランジスタにより構成される。第１のトランジスタＭ１１の第１主電極には、抵抗素子１１（Ｒ１）が接続され、この抵抗素子１１を介して電圧源１６（ＶＤＤ）が接続される。抵抗素子１１と第１のトランジスタＭ１１の第１主電極との接続点には電圧出力端子１７が設けられ、電圧出力端子１７より検知出力となる出力電圧Ｖｏｕｔが得られる。第１のトランジスタＭ１１の第２主電極には、スイッチトキャパシタ回路１４と演算増幅器ＯＰの反転入力端子とが接続される。演算増幅器ＯＰの非反転入力端子には、基準電圧源１８（Ｖｒｅｆ）が接続され、演算増幅器ＯＰの出力端子が第１のトランジスタＭ１１の制御電極と接続される。そして、電圧源１６とスイッチトキャパシタ回路１４との間に、定電流回路２１が第１のトランジスタＭ１１及び抵抗素子１１に対して並列に接続される。
【００６８】
この第６の実施形態の構成においても、第５の実施形態と同様、定電流回路２１が、定常状態の電流をスイッチトキャパシタ回路１４に供給する回路となっている。また、抵抗素子１１及び第１のトランジスタＭ１１が、容量変化ΔＣに伴う変化分の電流をスイッチトキャパシタ回路１４に供給する回路となる。このため、定電流回路２１が主体となる定常状態のバイアス電圧の感度と、抵抗素子１１及び第１のトランジスタＭ１１が主体となる容量変化ΔＣに対する感度とは、互いに分離して設定可能であり、バイアス電圧の感度を大きくすることなく、容量変化ΔＣに起因する変動分のＣＶ変換感度を向上できる。
【００６９】
（第７の実施形態）
図７は、本発明の第７の実施形態に係るＣＶ変換回路の構成を示す回路図である。第７の実施形態は、前述した第５の実施形態の構成の一部を変更した構成例である。第７の実施形態のＣＶ変換回路は、第１のトランジスタＭ１に接続される負荷抵抗である抵抗素子１１（Ｒ１）の接続点を、第２主電極とスイッチトキャパシタ回路１４との間に設けた構成である。すなわち、第７の実施形態は、第５の実施形態に対して第３の実施形態と同様の構成変更を適用したものであり、第１のトランジスタＭ１の第２主電極側から出力電圧Ｖｏｕｔを得る構成となっている。ここで、第１、第３及び第５の実施形態と同様の構成要素には同一符号を付して説明を省略する。
【００７０】
第７の実施形態のＣＶ変換回路では、第５の実施形態の構成に対して、出力電圧Ｖｏｕｔを取り出すための負荷抵抗である抵抗素子１１と電圧出力端子１７との位置がスイッチトキャパシタ回路１４側に変更されている。この構成においても、第５の実施形態と同様、定電流回路２１が主体となる定常状態のバイアス電圧の感度と、抵抗素子１１及び第１のトランジスタＭ１が主体となる容量変化ΔＣに対する感度とは、互いに分離して設定可能であり、バイアス電圧の感度を大きくすることなく、容量変化ΔＣに起因する変動分のＣＶ変換感度を向上できる。
【００７１】
（第８の実施形態）
図８は、本発明の第８の実施形態に係るＣＶ変換回路の構成を示す回路図である。第８の実施形態は、前述した第６の実施形態の構成の一部を変更した構成例である。第８の実施形態のＣＶ変換回路は、第１のトランジスタＭ１１に接続される負荷抵抗である抵抗素子１１（Ｒ１）の接続点を、第２主電極とスイッチトキャパシタ回路１４との間に設けた構成である。すなわち、第８の実施形態は、第６の実施形態に対して第４の実施形態と同様の構成変更を適用したものであり、第１のトランジスタＭ１１の第２主電極側から出力電圧Ｖｏｕｔを得る構成となっている。ここで、第１、第４、第５及び第６の実施形態と同様の構成要素には同一符号を付して説明を省略する。
【００７２】
第８の実施形態のＣＶ変換回路では、第６の実施形態の構成に対して、出力電圧Ｖｏｕｔを取り出すための負荷抵抗である抵抗素子１１と電圧出力端子１７との位置がスイッチトキャパシタ回路１４側に変更されている。この構成においても、第５の実施形態と同様、定電流回路２１が主体となる定常状態のバイアス電圧の感度と、抵抗素子１１及び第１のトランジスタＭ１１が主体となる容量変化ΔＣに対する感度とは、互いに分離して設定可能であり、バイアス電圧の感度を大きくすることなく、容量変化ΔＣに起因する変動分のＣＶ変換感度を向上できる。
【００７３】
以上説明したように、本実施形態のＣＶ変換回路では、容量素子１５の容量変化ΔＣに伴う変化分の電流をスイッチトキャパシタ回路１４に供給する第１のトランジスタＭ１（又はＭ１１）と並列に、容量素子１５の容量Ｃｓに依存する定常状態の電流をスイッチトキャパシタ回路１４に供給するバイアス電流供給回路を設けている。バイアス電流供給回路の第１例として、第１のトランジスタＭ１（又はＭ１１）及び抵抗素子１１と並列に、第２のトランジスタＭ２（又はＭ１２）及び抵抗素子１２を設け、第１のトランジスタＭ１（又はＭ１１）の制御電極と第２のトランジスタＭ２（又はＭ１２）の制御電極との間にローパスフィルタ１３を設けた構成とする。また、バイアス電流供給回路の第２例として、第１のトランジスタＭ１（又はＭ１１）及び抵抗素子１１と並列に定電流回路２１を設けた構成とする。
【００７４】
これにより、容量素子１５の容量Ｃｓによって決まる定常状態のバイアス電圧の感度と、容量素子１５の容量変化ΔＣに対する感度とを分離して設定可能となり、容量変化ΔＣによって生じる変動分のＣＶ変換感度を改善することができる。
【００７５】
以上、図面を参照しながら各種の実施形態について説明したが、本発明はかかる例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例又は修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。また、本発明の趣旨を逸脱しない範囲において、上記実施形態における各構成要素を任意に組み合わせてもよい。
【産業上の利用可能性】
【００７６】
本発明は、検知対象の物理量の変化により生じる容量変化ΔＣに対する感度を設定可能とし、ＣＶ変換回路における容量変化ΔＣに起因する変動分のＣＶ変換感度を改善することができる効果を有し、例えば静電容量型センサ（振動センサ、加速度センサ）、コンデンサマイクロホン等において有用である。
【符号の説明】
【００７７】
１１：抵抗素子（Ｒ１）
１２：抵抗素子（Ｒ２）
１３：ローパスフィルタ（ＬＰＦ）
１４：スイッチトキャパシタ回路
１５：容量素子（Ｃｓ＋ΔＣ）
１６：電圧源（ＶＤＤ）
１７：電圧出力端子（Ｖｏｕｔ）
１８：基準電圧源（Ｖｒｅｆ）
１９：容量素子
２１：定電流回路
Ｍ１、Ｍ１１：第１のトランジスタ
Ｍ２、Ｍ１２：第２のトランジスタ
ＯＰ：演算増幅器
ＳＷ１、ＳＷ２：スイッチ
ΔＣ：容量変化
【図１】
0006705681.tif 000002
【図２】
0006705681.tif 000003
【図３】
0006705681.tif 000004
【図４】
0006705681.tif 000005
【図５】
0006705681.tif 000006
【図６】
0006705681.tif 000007
【図７】
0006705681.tif 000008
【図８】
0006705681.tif 000009
【図９】
0006705681.tif 000010
【図１０】
0006705681.tif 000011