(57)【特許請求の範囲】
【請求項１】
第一アンテナ素子と、
前記第一アンテナ素子から得られる信号を増幅する第一プリアンプと、
前記第一プリアンプの出力信号から所定の周波数帯域の信号のみ通過させる第一ＢＰＦと、
前記第一ＢＰＦの出力信号をデジタルデータに変換する第一Ａ／Ｄ変換器と、
前記第一Ａ／Ｄ変換器が出力するデータにフーリエ変換を行う第一ＦＦＴと、
前記第一アンテナ素子から所定の距離だけ離間して配置される第二アンテナ素子と、
前記第二アンテナ素子から得られる信号を増幅する第二プリアンプと、
前記第二プリアンプの出力信号から前記第一ＢＰＦと同一の周波数帯域の信号のみ通過させる第二ＢＰＦと、
前記第二ＢＰＦの出力信号をデジタルデータに変換する第二Ａ／Ｄ変換器と、
前記第二Ａ／Ｄ変換器が出力するデータにフーリエ変換を行う第二ＦＦＴと、
前記第一ＦＦＴの出力データ及び前記第二ＦＦＴの出力データの、同一の複素周波数成分同士について、片方を共役複素数に変換した上で乗算する第一クロススペクトル演算部と、
前記第一Ａ／Ｄ変換器と前記第二Ａ／Ｄ変換器に対し、出力タイミングを相対的にずらしたサンプリングクロックを供給するクロック制御部と
を具備するフェーズドアレイアンテナ装置。
【請求項２】
更に、
前記第一アンテナ素子と前記第二アンテナ素子が配置される直線上に、前記第二アンテナ素子から、前記第一アンテナ素子と前記第二アンテナ素子との間隔の整数倍の距離に配置される第三アンテナ素子と、
前記第三アンテナ素子から得られる信号を増幅する第三プリアンプと、
前記第三プリアンプの出力信号から前記第一ＢＰＦと同一の周波数帯域の信号のみ通過させる第三ＢＰＦと、
前記第三ＢＰＦの出力信号をデジタルデータに変換する第三Ａ／Ｄ変換器と、
前記第三Ａ／Ｄ変換器が出力するデータにフーリエ変換を行う第三ＦＦＴと、
前記第一ＦＦＴの出力データ及び前記第三ＦＦＴの出力データの、同一の複素周波数成分同士について、片方を共役複素数に変換した上で乗算する第二クロススペクトル演算部と、
前記第二ＦＦＴの出力データ及び前記第三ＦＦＴの出力データの、同一の複素周波数成分同士について、片方を共役複素数に変換した上で乗算する第三クロススペクトル演算部と
を具備し、
前記クロック制御部は、所望の方位角に基づいて、前記第一Ａ／Ｄ変換器と前記第二Ａ／Ｄ変換器と前記第三Ａ／Ｄ変換器に対し、出力タイミングを相対的にずらしたサンプリングクロックを供給する、
請求項１に記載のフェーズドアレイアンテナ装置。
【請求項３】
更に、
前記第一プリアンプの出力信号から前記第一ＢＰＦとは異なる所定の周波数帯域の信号のみ通過させる第二の第一ＢＰＦと、
前記第二の第一ＢＰＦの出力信号をデジタルデータに変換する第二の第一Ａ／Ｄ変換器と、
前記第二の第一Ａ／Ｄ変換器が出力するデータにフーリエ変換を行う第二の第一ＦＦＴと、
前記第二プリアンプの出力信号から前記第二の第一ＢＰＦと同一の周波数帯域の信号のみ通過させる第二の第二ＢＰＦと、
前記第二の第二ＢＰＦの出力信号をデジタルデータに変換する第二の第二Ａ／Ｄ変換器と、
前記第二の第二Ａ／Ｄ変換器が出力するデータにフーリエ変換を行う第二の第二ＦＦＴと、
前記第二の第一ＦＦＴの出力データ及び前記第二の第二ＦＦＴの出力データの、同一の複素周波数成分同士について、片方を共役複素数に変換した上で乗算する第二の第一クロススペクトル演算部と
を具備し、
前記クロック制御部は、前記第二の第一Ａ／Ｄ変換器に対し、前記第一Ａ／Ｄ変換器と同じサンプリングクロックを供給すると共に、前記第二の第二Ａ／Ｄ変換器に対し、前記第二Ａ／Ｄ変換器と同じサンプリングクロックを供給する、
請求項１または２に記載のフェーズドアレイアンテナ装置。
【請求項４】
前記クロック制御部は、２のべき乗の数の整数倍の周波数のサンプリングクロックを生成する、
請求項３に記載のフェーズドアレイアンテナ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、主にマイクロ波を受信するためのフェーズドアレイアンテナ装置に関する。
【背景技術】
【０００２】
マイクロ波放射計は、地表から放射されるマイクロ波域における極めて微弱な電磁波の強度を、周波数成分毎に受動的に観測する放射計である。物体はその温度に基づく黒体輻射（blackbody radiation）によって微弱な電磁波を放射する。マイクロ波放射計はこの黒体輻射に基づく微弱な電磁波の強度を、時間積分を用いて検出する。
出願人は、非特許文献１に示す、マイクロ波放射計を搭載した人工衛星を運用して、観測された輝度温度から海面の温度、海水の塩分濃度、土壌水分の計測等を観測する業務を遂行している。
【０００３】
特許文献１には、コニカル状でかつ所定の固定入射角で地球表面等の単域走査を可能ならしめる電子走査型マイクロ波放射計の技術内容が開示されている。
非特許文献２には、フェーズドアレイアンテナのアンテナ素子の冗長性を減少させる数の組み合わせに関する技術内容が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平７−２０９３５９号公報
【非特許文献】
【０００５】
【非特許文献１】「人工衛星による宇宙利用  水循環変動観測衛星「しずく」（GCOM-W）」インターネット＜ http://www.jaxa.jp/projects/sat/gcom_w/ ＞
【非特許文献２】Adriano Camps, Angel Cardama, and D. Infantes, "Synthesis of Large Low-Redundancy Linear Arrays", IEEE TRANSACTIONS ON ANTENNAS AND PROPAGATION, VOL. 49, NO. 12, DECEMBER 2002  インターネット＜ https://www.semanticscholar.org/paper/Synthesis-of-large-low-redundancy-linear-arrays-Camps-Cardama/f8a1e40005ce0491066d945d808bae0c7abd4a7b ＞
【発明の概要】
【発明が解決しようとする課題】
【０００６】
非特許文献１に開示されている、現在運用中の人工衛星に搭載されているマイクロ波放射計は、複数の周波数帯毎にホーンアンテナを搭載し、円盤状の反射鏡を１．５秒間に１回の回転速度で回転駆動する。反射鏡を含む回転部分は約２５０ｋｇに及ぶ。この、非特許文献１に開示される現状のマイクロ波放射計には、以下に記す課題が挙げられる。
【０００７】
（１）先ず、現状のマイクロ波放射計は、反射鏡を回転させる走査を行うため、機械可動部品の経年劣化が避けられず、結果として稼働寿命が短くならざるを得ない。
（２）次に、現状のマイクロ波放射計は、空間分解能を向上させるには反射鏡の大きさを大きくする必要があるが、回転駆動させる反射鏡を用いるため、反射鏡の大きさには限界があり、分解能が低くならざるを得ない。
【０００８】
（３）更に、現状のマイクロ波放射計は、複数の周波数帯毎にホーンアンテナを装備しているが、これら複数のホーンアンテナの受信可能周波数帯域が狭いため、観測周波数が飛び飛びになってしまい、観測対象から漏れる周波数帯が生じてしまう。
（４）加えて、地上における放送局や携帯電話等、人工電波による電波干渉（Radio Frequency Interference:RFI）の影響が年々増大し、またその周波数も無線通信技術の進歩に連れて影響を受ける周波数帯域が高い周波数へ移行しつつある。このため、近い将来にはマイクロ波放射計観測がより困難になる事態が懸念される。
【０００９】
本発明はかかる課題を解決し、高空間分解能、広帯域かつ高周波数分解能のマイクロ波観測を実現する、機械可動部品を使わない長寿命のフェーズドアレイアンテナ装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、本発明のフェーズドアレイアンテナ装置は、第一アンテナ素子と、第一アンテナ素子から得られる信号を増幅する第一プリアンプと、第一プリアンプの出力信号から所定の周波数帯域の信号のみ通過させる第一ＢＰＦと、第一ＢＰＦの出力信号をデジタルデータに変換する第一Ａ／Ｄ変換器とを具備する。
【００１１】
また、本発明のフェーズドアレイアンテナ装置は、第一Ａ／Ｄ変換器が出力するデータにフーリエ変換を行う第一ＦＦＴと、第一アンテナ素子から所定の距離だけ離間して配置される第二アンテナ素子と、第二アンテナ素子から得られる信号を増幅する第二プリアンプと、第二プリアンプの出力信号から第一ＢＰＦと同一の周波数帯域の信号のみ通過させる第二ＢＰＦとを具備する。
【００１２】
更に、本発明のフェーズドアレイアンテナ装置は、第二ＢＰＦの出力信号をデジタルデータに変換する第二Ａ／Ｄ変換器と、第二Ａ／Ｄ変換器が出力するデータにフーリエ変換を行う第二ＦＦＴと、第一ＦＦＴの出力データ及び第二ＦＦＴの出力データの、同一の複素周波数成分同士について、片方を共役複素数に変換した上で乗算する第一クロススペクトル演算部とを具備する。更に、第一Ａ／Ｄ変換器と第二Ａ／Ｄ変換器に対し、出力タイミングを相対的にずらしたサンプリングクロックを供給するクロック制御部とを具備する。
【発明の効果】
【００１３】
本発明により、高空間分解能、広帯域かつ高周波数分解能のマイクロ波観測を実現する、機械可動部品を使わない長寿命のフェーズドアレイアンテナ装置を提供することができる。
上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施形態に係る、フェーズドアレイアンテナ装置の全体構成を示す概略図である。
【図２】アンテナ素子の外観斜視図である。
【図３】フェーズドアレイアンテナ装置の全体構成を示すブロック図である。
【図４】フェーズドアレイアンテナ装置の、１系統の機能構成を示すブロック図である。
【図５】プリアンプから出力されるアナログ信号と、Ａ／Ｄ変換器から得られるデジタルデータと、ＦＦＴから得られる複素周波数データと、クロススペクトル演算部の演算の様子を概念的に示す模式図である。
【図６】クロススペクトル演算部が出力する複素周波数成分データ群と加算部の演算の全体像を概念的に示す模式図である。
【図７】加算部の演算の一部分と、加算部が出力するデータの形態を概念的に示す模式図である。
【図８】積算部の演算を概念的に示す模式図である。
【図９】フェーズドアレイアンテナ装置の動作原理を示す概念図である。
【図１０】２個のアンテナ素子を用いて、単一の周波数のマイクロ波を受信して、クロススペクトル演算処理を行った結果と、３個の異なる周波数のマイクロ波を受信して、クロススペクトル演算処理を行った結果を模式的に示すグラフである。
【発明を実施するための形態】
【００１５】
長寿命のアンテナ装置を実現するには、特許文献１に開示される、機械可動部品を使わないフェーズドアレイアンテナが有利である。しかしながら、従来のアナログ信号をベースとする技術では、周波数帯毎にアンテナ素子と回路を設けなければならなかった。
一方、近年、マイクロ波領域において極めて広い周波数帯域を有するデュアルリッジフィードホーンアンテナ(Dual-Ridged Feed Horn Antenna)やクワッドリッジフィードホーンアンテナ（Quad-Ridged Feed Horn Antenna）が市場に登場した。そこで本発明の実施形態に係るフェーズドアレイアンテナ装置は、このアンテナ素子をフェーズドアレイアンテナに採用すると共に、信号処理をデジタル化することで、フェーズドアレイアンテナ装置の広帯域化を実現する。
【００１６】
また、従来の構造のフェーズドアレイアンテナでは、信号処理回路が冗長になってしまう。そこで本発明の実施形態に係るフェーズドアレイアンテナ装置は、非特許文献２に開示されている技術を応用して、最小限のアンテナ素子及び信号処理回路の構成で、冗長のないフェーズドアレイアンテナ装置を実現する。
【００１７】
［フェーズドアレイアンテナ装置：全体構成］
図１は、本発明の実施形態に係る、フェーズドアレイアンテナ装置１０１の全体構成を示す概略図である。
正方形形状のフレーム１０２の交点部分には、アンテナ素子１０３とフロントエンド部１０４が設置されている。アンテナ素子１０３は、距離ｄ毎に、０番目、１番目、４番目、６番目に相当する位置に設置されている。０番目と１番目の間は距離ｄ、１番目と４番目の間は距離３ｄ、４番目と６番目の間は距離２ｄだけ離れている。このアンテナ素子１０３間の間隔「１−３−２」は、非特許文献２に開示されている。
【００１８】
また、この「０−１−４−６」というアンテナ素子１０３の組み合わせは、フェーズドアレイアンテナ装置１０１における最終的な加算処理において冗長性を排除するための、回路の利用効率の良い組み合わせであり、この組み合わせも非特許文献２に開示されている。
なお、距離ｄは長ければ長いほど、パラボラアンテナの反射器の直径と同様、アンテナの空間分解能を向上させることができるが、この距離ｄは、搭載される機器などの都合で制限される。
【００１９】
アレイアンテナは、複数のアンテナ素子１０３を配置し、各アンテナ素子の受信電波を時間差を付けて重ね合わせることで、所望の狭い角度範囲から到来した電波が高感度で受信される。逆に送信時は、各アンテナ素子の送信電波を時間差を付けて重ね合わせることで、所望の狭い角度範囲に電波を高出力で送信できる。特に本発明の実施形態に係るフェーズドアレイアンテナ装置１０１のように、広帯域の電波を受信する場合は、アンテナ素子１０３の周波数帯域が異なっていてもよい。この時、アレイアンテナ全体で受信可能な周波数帯域は、全てのアンテナ素子が受信可能な周波数帯域となる。
【００２０】
特許文献１等に開示されている公知のフェーズドアレイアンテナは、指向性を高めるために、一直線上にアンテナ素子１０３を等間隔の距離ｄだけ離して複数個設け、それらアンテナ素子１０３の出力信号の乗算出力あるいは積分後の乗算出力を加算する。そして、この加算によって、アンテナの指向性がより鋭利になり、サイドローブが低減される。
【００２１】
従来技術に則って、７個のアンテナ素子１０３を等間隔に並べると、以下のような組み合わせが得られる。
【００２２】
【表１】
0006721226.tif 000002
【００２３】
これに対し、アンテナ素子１０３を「０−１−４−６」と配置すると、以下のような組み合わせが得られる。
【００２４】
【表２】
0006721226.tif 000003
【００２５】
上記の組み合わせは非特許文献２に開示されているが、本発明の実施形態に係るフェーズドアレイアンテナ装置１０１は、縦と横の２方向についてアンテナの指向性を鋭利にして点状のアンテナビームを形成する関係上、アンテナ素子１０３の組み合わせを縦と横の平面上に展開している。従来ならば７×７＝４９個のアンテナ素子１０３とフロントエンドを装備しなければならなかったが、本発明の実施形態に係るフェーズドアレイアンテナ装置１０１は、この冗長性を排除した組み合わせにより、４×４＝１６個のアンテナ素子１０３とフロントエンドの装備で済むことになる。
【００２６】
また、本発明の実施形態に係るフェーズドアレイアンテナ装置１０１では、「０−１−４−６」の組み合わせであったが、より多くのアンテナ素子１０３を配置できるのであれば、非特許文献２に開示される数列を用いて、上述の例と同様にアンテナ素子１０３を配置することができる。例えば、アンテナ素子１０３を５個配置する場合には、間隔を「１−３−３−２」として、アンテナ素子１０３を「０−１−４−７−９」と配置する。すると、以下のような組み合わせが得られる。
【００２７】
【表３】
0006721226.tif 000004
【００２８】
［アンテナ素子１０３：外観］
ここで一旦、フレーム１０２の各交点部分に設置されるアンテナ素子１０３について説明する。
図２は、アンテナ素子１０３の外観斜視図である。
アンテナ素子１０３は、公知のクワッドリッジフィードホーンアンテナである。例えば、仏ＭＶＧ  Ｉｎｄｕｓｔｒｉｅｓ社のＱＨ１４００及びＱＨ４０００等である。このクワッドリッジフィードホーンアンテナは、上側から見ると縦方向と横方向に反り返った形状のホーンアンテナエレメント２０１が形成されている。この、反り返った形状がマイクロ波領域における極めて広い周波数帯域を実現する。
【００２９】
図１に戻って、フェーズドアレイアンテナ装置１０１の全体構成の説明を続ける。
前述のように、各々のアンテナ素子１０３の直下にはフロントエンド部１０４が設置されている。このフロントエンド部１０４は、プリアンプ、分配器、バンドパスフィルタ、Ａ／Ｄ変換器、レジスタ（図３参照）を内包する。すなわち、アンテナ素子１０３の直下で、アンテナ素子１０３から得られるアナログ信号はデジタルデータに変換される。
【００３０】
レジスタから得られるデジタルデータは、フレーム１０２の中心部分に配置されるデータ処理部１０５に集約される。データ処理部１０５は周知のＦＰＧＡ（Field-Programmable Gate Array）より構成される。このデータ処理部１０５から、所望の周波数成分毎の電波強度データが出力される。
また、フレーム１０２の中心部分にはデータ処理部１０５の他に、アンテナ素子１０３の直下に配置されているそれぞれのフロントエンド部１０４の内部のＡ／Ｄ変換器にサンプリングクロックを供給するためのクロック制御部１０６が配置されている。
なお、図１では図示を省略しているが、各々のアンテナ素子１０３の直下に配置されているフロントエンド部１０４は、全てデータ処理部１０５とクロック制御部１０６に接続されている。
【００３１】
［フェーズドアレイアンテナ装置１０１：全体構成ブロック］
図３は、フェーズドアレイアンテナ装置１０１の全体構成を示すブロック図である。
第一アンテナ素子１０３ａ及び第一フロントエンド部１０４ａ、そしてデータ処理部１０５の内部にある第一の高速フーリエ変換部である第一ＦＦＴ群３０１ａは、１系統の信号処理及びデータ処理を構成する。
同じく、第二アンテナ素子１０３ｂ及び第二フロントエンド部１０４ｂ、そして第二ＦＦＴ群３０１ｂは、１系統の信号処理及びデータ処理を構成する。
以下同様に、第三アンテナ素子１０３ｃ及び第三フロントエンド部１０４ｃ、そして第三ＦＦＴ群３０１ｃは、１系統の信号処理及びデータ処理を構成する。
第四アンテナ素子１０３ｄ及び第四フロントエンド部１０４ｄ、そして第四ＦＦＴ群３０１ｄは、１系統の信号処理及びデータ処理を構成する。
第ｍアンテナ素子１０３ｍ及び第ｍフロントエンド部１０４ｍ、そして第ｍＦＦＴ群３０１ｍは、１系統の信号処理及びデータ処理を構成する。
第ｎアンテナ素子１０３ｎ及び第ｎフロントエンド部１０４ｎ、そして第ｎＦＦＴ群３０１ｎは、１系統の信号処理及びデータ処理を構成する。
【００３２】
第一アンテナ素子１０３ａから出力される信号は、第一プリアンプ３０３ａ（図３中「ＬＮＡ」と表記、図４にて同様）によって増幅される。第一プリアンプ３０３ａの出力信号は、第一のバンドパスフィルタ群である第一ＢＰＦ群３０４ａ（図３中「ＢＰＦ」）に入力される。図３では単一のＢＰＦのように記述されているが、図４で後述するように、ＢＰＦは周波数帯域毎に複数個設けられている。説明の便宜のため、これ以降、単一のアンテナ素子１０３から連なる信号処理及びデータ処理の機能ブロックを、１系統と呼ぶ。すなわち、ある一つのアンテナ素子１０３の直下に設けられているフロントエンド部１０４と、このフロントエンド部１０４に対応するデータ処理部１０５の内部に存在するＦＦＴ群３０１が、１系統に属する。
【００３３】
同様に、第二アンテナ素子１０３ｂから出力される信号は、第二プリアンプ３０３ｂによって増幅される。第二プリアンプ３０３ｂの出力信号は、第二ＢＰＦ群３０４ｂに入力される。
以下同様に、第三アンテナ素子１０３ｃの出力信号は、第三プリアンプ３０３ｃを通じて第三ＢＰＦ群３０４ｃに入力される。
第四アンテナ素子１０３ｄの出力信号は、第四プリアンプ３０３ｄを通じて第四ＢＰＦ群３０４ｄに入力される。
第ｍアンテナ素子１０３ｍの出力信号は、第ｍプリアンプ３０３ｍを通じて第ｍＢＰＦ群３０４ｍに入力される。
第ｎアンテナ素子１０３ｎの出力信号は、第ｎプリアンプ３０３ｎを通じて第ｎＢＰＦ群３０４ｎに入力される。
これ以降、第一プリアンプ３０３ａから第ｎプリアンプ３０３ｎまでを区別しない場合には、プリアンプ３０３と総称する。
【００３４】
第一ＢＰＦ群３０４ａの出力信号は第一Ａ／Ｄ変換器群３０５ａ（図３中「ＡＤＣ」と表記、図４にて同様）に供給される。図３では単一のＡ／Ｄ変換器のように記述されているが、図４で後述するように、Ａ／Ｄ変換器は周波数帯域毎に複数個設けられている。そして、この第一Ａ／Ｄ変換器群３０５ａには、クロック制御部１０６からサンプリングクロックが供給される。
サンプリングクロックは例えば、１６．３８４ＧＨｚ（１６３８４×１０６Ｈｚ）である。またサンプリングクロックは、２のべき乗の数の整数倍である。これは、後続のＦＦＴ群３０１の都合に依る。サンプリングクロックが２のべき乗の整数倍である理由については後述する。
【００３５】
同様に、第二ＢＰＦ群３０４ｂの出力信号は第二Ａ／Ｄ変換器群３０５ｂに供給される。
第三ＢＰＦ群３０４ｃの出力信号は第三Ａ／Ｄ変換器群３０５ｃに供給される。
第四ＢＰＦ群３０４ｄの出力信号は第四Ａ／Ｄ変換器群３０５ｄに供給される。
第ｍＢＰＦ群３０４ｍの出力信号は第ｍＡ／Ｄ変換器群３０５ｍに供給される。
第ｎＢＰＦ群３０４ｎの出力信号は第ｎＡ／Ｄ変換器群３０５ｎに供給される。
これ以降、第一Ａ／Ｄ変換器群３０５ａから第ｎＡ／Ｄ変換器群３０５ｎまでを区別しない場合には、Ａ／Ｄ変換器群３０５と総称する。
【００３６】
クロック制御部１０６が生成するサンプリングクロックは、第一の系統に属する第一Ａ／Ｄ変換器群３０５ａと第二の系統に属する第二Ａ／Ｄ変換器群３０５ｂにそれぞれ供給される。この時、２系統のアンテナの受信信号に対して相対的な位相差を設けるために、クロック制御部１０６は、フェーズドアレイアンテナ装置１０１が電波を受信する目標とする方角に応じて、サンプリングクロックの供給タイミングに時間的なズレを与える。
【００３７】
例えば、距離ｄだけ離れている０番目のアンテナ素子１０３と１番目のアンテナ素子１０３との間で、サンプリングクロックを相対的に２サンプルずらすものとする。他のアンテナ素子１０３では、距離の自然数倍に応じて、サンプリングクロックも同じ自然数倍だけずらす。
先ず、距離２ｄだけ離れている４番目のアンテナ素子１０３と６番目のアンテナ素子１０３との間では、サンプリングクロックを相対的に２×２＝４サンプルずらす。
次に、距離３ｄだけ離れている１番目のアンテナ素子１０３と４番目のアンテナ素子１０３との間では、サンプリングクロックを相対的に２×３＝６サンプルずらす。
次に、距離４ｄだけ離れている０番目のアンテナ素子１０３と４番目のアンテナ素子１０３との間では、サンプリングクロックを相対的に２×４＝８サンプルずらす。
次に、距離５ｄだけ離れている１番目のアンテナ素子１０３と６番目のアンテナ素子１０３との間では、サンプリングクロックを相対的に２×５＝１０サンプルずらす。
最後に、距離６ｄだけ離れている０番目のアンテナ素子１０３と６番目のアンテナ素子１０３との間では、サンプリングクロックを相対的に２×６＝１２サンプルずらす。
【００３８】
第一Ａ／Ｄ変換器群３０５ａが出力するデータは、第一レジスタ群３０６ａ（図３中「ＲＥＧ」と表記）に格納される。サンプリングクロックが１６．３８４ＧＨｚという超高速のＡ／Ｄ変換器群３０５であるため、一般的な計算機に使われるようなＤＲＡＭでは到底速度が追いつかないので、高速のレジスタでＡ／Ｄ変換器の出力データを保持する。図３では単一のレジスタのように記述されているが、図４で後述するように、第一レジスタ群３０６ａは周波数帯域毎に複数個設けられている。
【００３９】
同様に、第二Ａ／Ｄ変換器群３０５ｂの出力データは第二レジスタ群３０６ｂに供給される。
第三Ａ／Ｄ変換器群３０５ｃの出力データは第三レジスタ群３０６ｃに供給される。
第四Ａ／Ｄ変換器群３０５ｄの出力データは第四レジスタ群３０６ｄに供給される。
第ｍＡ／Ｄ変換器群３０５ｍの出力データは第ｍレジスタ群３０６ｍに供給される。
第ｎＡ／Ｄ変換器群３０５ｎの出力データは第ｎレジスタ群３０６ｎに供給される。
これ以降、第一レジスタ群３０６ａから第ｎレジスタ群３０６ｎまでを区別しない場合には、レジスタ群３０６と総称する。
【００４０】
第一レジスタ群３０６ａが出力するデータは、第一ＦＦＴ群３０１ａ（図３中「ＦＦＴ」と表記）に供給される。
第一ＦＦＴ群３０１ａは複数個のＦＦＴの集合体であり、単一のＦＦＴは例えば、周知の１０２４ポイント数の入力データを扱う。そして、第一レジスタ群３０６ａに保持されている１０２４個のサンプルデータに周知の高速フーリエ変換を施し、５１２組の複素周波数データに変換する。この処理を、入力される有限長のデジタルデータに対して１０２４個のサンプルずつ繰り返す。
【００４１】
同様に、第二レジスタ群３０６ｂの出力データは第二ＦＦＴ群３０１ｂに供給される。
第三レジスタ群３０６ｃの出力データは第三ＦＦＴ群３０１ｃに供給される。
第四レジスタ群３０６ｄの出力データは第四ＦＦＴ群３０１ｄに供給される。
第ｍレジスタ群３０６ｍの出力データは第ｍＦＦＴ群３０１ｍに供給される。
第ｎレジスタ群３０６ｎの出力データは第ｎＦＦＴ群３０１ｎに供給される。
これ以降、第一ＦＦＴ群３０１ａから第ｎＦＦＴ群３０１ｎまでを区別しない場合には、ＦＦＴ群３０１と総称する。
【００４２】
第一ＦＦＴ群３０１ａの出力データと第二ＦＦＴ群３０１ｂの出力データは、第一クロススペクトル演算部群３０２ａに入力される。第一クロススペクトル演算部群３０２ａは、第一ＦＦＴ群３０１ａの出力データと第二ＦＦＴ群３０１ｂの出力データについて、同じ複素周波数成分毎に、片方のデータを共役複素数に変換した上で乗算処理を行う。
【００４３】
同様に、第三ＦＦＴ群３０１ｃの出力データと第四ＦＦＴ群３０１ｄの出力データは第二クロススペクトル演算部群３０２ｃに供給される。
同様に、第ｍＦＦＴ群３０１ｍの出力データと第ｎＦＦＴ群３０１ｎの出力データは第ｍクロススペクトル演算部群３０２ｍに供給される。
これ以降、第一クロススペクトル演算部群３０２ａから第ｍクロススペクトル演算部群３０２ｍまでを区別しない場合には、クロススペクトル演算部群３０２と総称する。
【００４４】
以上の説明で明らかなように、クロススペクトル演算部群３０２は、２系統のデータ処理について１個設けられる。そして、表２で説明したように、１列のアンテナ素子１０３について２系統が６組存在する。これが縦と横に同数存在するので、データ処理部１０５の内部には、クロススペクトル演算部群３０２が６組×６組＝３６組、存在する。
【００４５】
各々のクロススペクトル演算部群３０２が出力する複素周波数毎のクロススペクトル成分データは、加算部３０７に入力される。加算部３０７は、予め定められた周波数範囲毎に、クロススペクトル成分データの加算処理を行う。クロススペクトル成分データは、ＦＦＴ群３０１の出力データと同様、複素数のデータであり、実部と虚部を有する。加算部３０７は、それら複素数のデータについて、同じ時刻及び同じ複素周波数成分毎に、加算処理を行う。
この加算処理によって、多数のクロススペクトル演算部群３０２の出力データが、１系統分の複素数データに集約される。
【００４６】
加算部３０７の出力データは、積算部３０８に入力される。
積算部３０８は、１秒の時間軸上に存在する１６×１０６個の複素周波数データについて、各々の複素周波数成分毎に積算処理を行う。最終的に、１秒の計測についてＦＦＴ群３０１の複素周波数成分データが、積算部３０８から出力される。
【００４７】
従来技術の、アナログ信号処理のみで構成されるフェーズドアレイアンテナは、遅延処理に遅延線を使用していた。これは文字通り、長さの異なる複数の導線であり、遅延させたい時間に応じて長さの異なる遅延線をスイッチで選択する。このような遅延線は、大きな遅延を作り出すことが困難である。
【００４８】
これに対し、本発明の実施形態に係るフェーズドアレイアンテナ装置１０１では、遅延にサンプルクロックの相対的タイミングのズレを用いる。このため、遅延時間を大きく設定することが可能である。
【００４９】
［フェーズドアレイアンテナ装置１０１：１系統の機能ブロック］
これより、フェーズドアレイアンテナ装置１０１のより詳細なデータ処理と、アンテナ素子１０３から入力される信号が最後の積算部３０８から出力されるデータに変換される様子を、図面を参照して説明する。
図４は、フェーズドアレイアンテナ装置１０１の、１系統の機能構成を示すブロック図である。
図５Ａは、プリアンプ３０３から出力されるアナログ信号を概念的に示す模式図である。
図５Ｂは、Ａ／Ｄ変換器４０３から得られるデジタルデータを概念的に示す模式図である。
図５Ｃは、ＦＦＴ４０５から得られる複素周波数データを概念的に示す模式図である。
図５Ｄは、クロススペクトル演算部４０６の演算の様子を概念的に示す模式図である。
【００５０】
図４に示すように、アンテナ素子１０３から出力される信号は、プリアンプ３０３によって増幅される。図５Ａに示すようなプリアンプ３０３の出力信号は、分配器４０１によって複数個に分岐される。これ以降、分配器４０１から出力される複数個の出力信号を処理する回路機能ブロックの一列分を、小系統と呼ぶ。すなわち、１個のアンテナ素子１０３に接続されている１系統のフロントエンド部１０４及びＦＦＴは、複数個の小系統の回路機能ブロックよりなる。
【００５１】
第一小系統に属する第一のバンドパスフィルタである第一ＢＰＦ４０２ａ（図４中「ＢＰＦ１」と略記）は、第一の帯域０〜８１９２ＭＨｚの電波が通過する。
第二小系統に属する第二のバンドパスフィルタである第二ＢＰＦ４０２ｂ（図４中「ＢＰＦ２」と略記）は、第二の帯域８１９２〜１６３８４ＭＨｚの電波が通過する。
第三小系統に属する第三のバンドパスフィルタである第三ＢＰＦ４０２ｃ（図４中「ＢＰＦ３」と略記）は、第三の帯域１６３８４〜２４５７６ＭＨｚの電波が通過する。
第四小系統に属する第四のバンドパスフィルタである第四ＢＰＦ４０２ｄ（図４中「ＢＰＦ４」と略記）は、第四の帯域２４５７６〜３２７６８ＭＨｚの電波が通過する。
【００５２】
なお、図４では第一小系統から第四小系統しか記載されていないが、勿論、これ以上の小系統を設けることも可能である。その際は、（ｋ−１）×８１９２〜ｋ×８１９２ＭＨｚ（ｋは自然数）のＢＰＦを設けることとなる。
これら各小系統に含まれる第一ＢＰＦ４０２ａ、第二ＢＰＦ４０２ｂ、第三ＢＰＦ４０２ｃ及び第四ＢＰＦ４０２ｄは、後述するエイリアシング効果を厳密に作用させるために、極めて急峻な肩特性を有するＢＰＦが採用される。
【００５３】
本発明の実施形態のフェーズドアレイアンテナ装置１０１では、ＦＦＴにおける最終出力である周波数成分の間隔を、１６進数の自然数倍になる扱い易い値（１６ＭＨｚ）にするために、敢えて、サンプリング周波数を１６３８４×１０６Ｈｚ（１６．３８４ＧＨｚ）に設定している。つまり、１０２４ポイントのＦＦＴにて高速フーリエ変換処理を実行した結果、最終出力である周波数成分の間隔は、（１６３８４／２）／５１２＝１６ＭＨｚになる。
【００５４】
これに対して、もし、サンプリング周波数を、従来の電子回路にて多用されている１６ＭＨｚの逓倍である１６ＧＨｚにすると、１０２４ポイントのＦＦＴにて高速フーリエ変換処理を実行した結果、最終出力である周波数成分の間隔は、（１６０００／２）／５１２＝１５．６２５ＭＨｚになってしまう。
【００５５】
例えば、１６ＭＨｚ、あるいは１５．６２５ＭＨｚ間隔で並ぶ各周波数成分のデータから、例えば４０００ＭＨｚのデータが何番目かを探す時に、直感的に結果を導き易い手法は、前者である。
すなわち、製品の使い勝手という観点から、最終出力の間隔を扱い易い値にするため、最適なサンプリング周波数が決められている。
【００５６】
そして、サンプリング周波数を２のべき乗の整数倍に設定することで、データサンプル数を２のべき乗の数で取り扱うことが可能になる。また、最終的に得られる周波数成分の強度が１６ＭＨｚ毎の区切りであるため、データ解析が容易である。
このサンプリング周波数の設定と、後述するバンドパスフィルタの周波数帯の設定によって、従来のアナログ回路の信号処理では実現できなかった、広い周波数帯における周波数成分の電波の強度をシームレスに取得することが可能になる。
【００５７】
第一小系統の第一ＢＰＦ４０２ａの出力信号は、第一Ａ／Ｄ変換器４０３ａ（図４中「ＡＤＣ１」）に入力される。
第二小系統の第二ＢＰＦ４０２ｂの出力信号は、第二Ａ／Ｄ変換器４０３ｂ（図４中「ＡＤＣ２」）に入力される。
第三小系統の第三ＢＰＦ４０２ｃの出力信号は、第三Ａ／Ｄ変換器４０３ｃ（図４中「ＡＤＣ３」）に入力される。
第四小系統の第四ＢＰＦ４０２ｄの出力信号は、第四Ａ／Ｄ変換器４０３ｄ（図４中「ＡＤＣ４」）に入力される。
なお、第一ＢＰＦ４０２ａ、第二ＢＰＦ４０２ｂ、第三ＢＰＦ４０２ｃ及び第四ＢＰＦ４０２ｄの出力側に接続される機能ブロックは、各小系統において全て同一の回路機能ブロックが接続されている。
【００５８】
第一Ａ／Ｄ変換器４０３ａ、第二Ａ／Ｄ変換器４０３ｂ、第三Ａ／Ｄ変換器４０３ｃ及び第四Ａ／Ｄ変換器４０３ｄはそれぞれ、各々のＢＰＦから入力されるアナログ信号をＡ／Ｄ変換し、図５Ｂに示すようなデジタルデータを出力する。
第一Ａ／Ｄ変換器４０３ａ、第二Ａ／Ｄ変換器４０３ｂ、第三Ａ／Ｄ変換器４０３ｃ及び第四Ａ／Ｄ変換器４０３ｄは、全て同一の回路構成のＡ／Ｄ変換器である。そしてこれらは全て、サンプリングクロック１６．３８４ＧＨｚでＡ／Ｄ変換を行う。
なおこれ以降、第一Ａ／Ｄ変換器４０３ａ、第二Ａ／Ｄ変換器４０３ｂ、第三Ａ／Ｄ変換器４０３ｃ及び第四Ａ／Ｄ変換器４０３ｄを区別しないときは、Ａ／Ｄ変換器４０３と称する。
【００５９】
したがってナイキストの定理により、これらＡ／Ｄ変換器４０３は８．１９２ＧＨｚまでの周波数の信号をＡ／Ｄ変換可能である。８．１９２ＧＨｚを超える周波数の信号は、エイリアシングを応用することで、低い周波数として現れる信号をＡ／Ｄ変換する。
【００６０】
例えば、８．２ＧＨｚという信号は、第二小系統の第二ＢＰＦ４０２ｂのみを通過する。そして、第二Ａ／Ｄ変換器４０３ｂにおいて、８２００−８１９２＝８ＭＨｚという折り返し雑音として検出される。しかし、第二Ａ／Ｄ変換器４０３ｂがこの８ＭＨｚという信号をＡ／Ｄ変換すれば、実質的に８．２ＧＨｚをＡ／Ｄ変換したことと概ね同義になる。
【００６１】
前述のように、第一ＢＰＦ４０２ａ、第二ＢＰＦ４０２ｂ、第三ＢＰＦ４０２ｃ及び第四ＢＰＦ４０２ｄの出力側に接続される機能ブロックは、各小系統において全て同一の回路機能ブロックが接続されている。すなわち、第一Ａ／Ｄ変換器４０３ａ、第二Ａ／Ｄ変換器４０３ｂ、第三Ａ／Ｄ変換器４０３ｃ及び第四Ａ／Ｄ変換器４０３ｄは、全て同一の回路構成のＡ／Ｄ変換器である。
第一レジスタ４０４ａ（図４中「ＲＥＧ１」）、第二レジスタ４０４ｂ（図４中「ＲＥＧ２」）、第三レジスタ４０４ｃ（図４中「ＲＥＧ３」）及び第四レジスタ４０４ｄ（図４中「ＲＥＧ４」）は、全て同一の回路構成のレジスタである。
【００６２】
第一ＦＦＴ４０５ａ（図４中「ＦＦＴ１」）、第二ＦＦＴ４０５ｂ（図４中「ＦＦＴ２」）、第三ＦＦＴ４０５ｃ（図４中「ＦＦＴ３」）及び第四ＦＦＴ４０５ｄ（図４中「ＦＦＴ４」）は、全て同一の回路構成のＦＦＴである。
更に、各小系統に接続される第一クロススペクトル演算部４０６ａ、第二クロススペクトル演算部４０６ｂ、第三クロススペクトル演算部４０６ｃ及び第四クロススペクトル演算部４０６ｄも、全て同一の回路構成である。
【００６３】
よって、説明の冗長性を排除するため、これ以降は第一の帯域０〜８１９６ＭＨｚの電波を受信する第一小系統についてのみ説明を続ける。
なおこれ以降、第一ＦＦＴ４０５ａ、第二ＦＦＴ４０５ｂ、第三ＦＦＴ４０５ｃ及び第四ＦＦＴ４０５ｄを区別しないときは、ＦＦＴ４０５と称する。
同様に、第一クロススペクトル演算部４０６ａ、第二クロススペクトル演算部４０６ｂ、第三クロススペクトル演算部４０６ｃ及び第四クロススペクトル演算部４０６ｄを区別しないときは、クロススペクトル演算部４０６と称する。
【００６４】
第一Ａ／Ｄ変換器４０３ａの出力データは、第一レジスタ４０４ａによって保持される。そして、第一レジスタ４０４ａに保持されているデジタルデータは、第一ＦＦＴ４０５ａに供給される。
第一ＦＦＴ４０５ａは、第一レジスタ４０４ａに保持されている１秒間のサンプルデータに対し、１０２４個のサンプルデータ毎に周知の高速フーリエ変換を施し、５１２組の複素周波数データに変換する。この処理を、１秒間のサンプルデータに対して繰り返す。
【００６５】
第一レジスタ４０４ａには、１６３８４×１０６個のサンプルデータが格納されている。これに対して、第一ＦＦＴ４０５ａは１０２４個ずつＦＦＴを実行する。つまり第一ＦＦＴ４０５ａは、１６３８４×１０６÷１０２４＝１６×１０６回、ＦＦＴを実行する。すると、図５Ｂに示されるデジタルデータが、図５Ｃに示すように５１２個の複素周波数データの１６×１０６組に変換される。
【００６６】
図５Ｃ中、５１２個の複素周波数データは、１ｓｅｃ÷（１６×１０６）＝６２．５×１０−９ｓｅｃ＝６２．５ｎｓｅｃの、第一レジスタ４０４ａに保持されていたサンプルデータに相当する。このため、図５Ｃにおける横軸の目盛り間隔は６２．５ｎｓｅｃになっている。
【００６７】
図５Ｃに示すデータは、第一小系統における第一の帯域０〜８１９２ＭＨｚまでの電波の信号に対するＦＦＴ処理の結果である。このデータ量が、異なる周波数帯毎に第二小系統、第三小系統、第四小系統…と続く。
【００６８】
第一ＦＦＴ４０５ａから出力される複素周波数データは、第一クロススペクトル演算部４０６ａに入力される。クロススペクトル演算部は、２個の小系統のＦＦＴが出力する複素周波数成分データについて、片方のＦＦＴが出力する複素周波数成分データの複素成分の符号を逆転した上で、同じ時間かつ同じ複素周波数成分のデータ同士を乗算する。片方の複素周波数成分データの複素成分の符号を逆転するということは、片方の複素周波数成分データの共役複素数を得ることを意味する。この演算は以下に示すクロススペクトルの定義式そのものである。
【００６９】
【数１】
0006721226.tif 000005
【００７０】
なお、上記クロススペクトルの定義式において、方位角を示すｅｘｐ（−ｊ２πｆτ）の項は、Ａ／Ｄ変換器４０３においてクロック制御部１０６によってサンプリングクロックの入力タイミングをずらすことで実現される。
【００７１】
図５Ｄは、第一クロススペクトル演算部４０６ａにおける、ある時間の複素周波数データ同士の演算を概念的に示す模式図である。ある１系統のＦＦＴから出力される複素周波数データは、０Ｈｚから１６ＭＨｚ毎に５１２個存在する。これら複素周波数データを、同じ周波数成分毎に、片方は共役複素数に変換した上で乗算する。
【００７２】
図６Ｅは、第一クロススペクトル演算部４０６ａが出力する複素周波数成分データ群を概念的に示す模式図である。２系統のＦＦＴが出力する複素周波数データの乗算を行ったので、データの数と形態は図５Ｃに示されるＦＦＴの出力と同じである。
【００７３】
図６Ｆは、加算部３０７の演算の全体像を概念的に示す模式図である。
図７Ｇは、加算部３０７の演算の一部分を概念的に示す模式図である。
図６Ｆに示すように、加算部３０７は、データ処理部１０５の内部に含まれている６×６＝３６組のクロススペクトル演算部群３０２に含まれる、多数のクロススペクトル演算部４０６の出力データについて、同じ時間軸かつ同じ周波数成分について加算処理を行う。より詳細には、図７Ｇに示すように、同じ時間軸に存在する２組のＦＦＴの出力データについて、同じ周波数成分同士の加算を行う。
【００７４】
図７Ｈは、加算部３０７が出力するデータの形態を概念的に示す模式図である。
多数のクロススペクトル演算部４０６の出力データが加算部３０７によって１組にまとまり、図５Ｃ及び図６Ｅに示した複素周波数データの形態と同じになった。
【００７５】
図８Ｉは、積算部３０８の演算を概念的に示す模式図である。
積算部３０８は、加算部３０７が出力した、時間軸方向に１６×１０６個存在する、５１２組の複素周波数データについて、同じ周波数成分毎に積算処理を実行する。すなわち積算部３０８の積算は、加算部３０７の出力データを時間積分することと同義である。最終的に、積算部３０８から５１２組の複素周波数データが得られる。
【００７６】
ＦＦＴ４０５には１０２４個のデータが入力される。もし、ＦＦＴ４０５を１回だけ実行するならば、６２．５ｎｓｅｃだけＡ／Ｄ変換器から出力されたデータを用いればよい。しかし、地上では様々な機器によるＲＦＩが発生しており、人工電波に起因するＲＦＩは自然界の物品から発生する微弱な電磁波と比べて極めて強い電波である。このため、ＲＦＩの影響をできるだけ除去するには、長時間の時間積分によってＲＦＩの影響を十分低減することが好ましい。そこで、１秒という長時間の計測を行い、得られた膨大なデジタルデータに対してＦＦＴ４０５を繰り返し実行し、各アンテナの組のクロススペクトルを算出して、それらを全て加算した後で、積算部３０８で時間積分を実行する。
【００７７】
図５から図８に至るまで、第一の帯域０〜８．１９２ＧＨｚ迄の周波数範囲における信号処理及びデータ処理のみ説明した。この処理が、第二の帯域８．１９２〜１６．３８４ＧＨｚ、第三の帯域１６．３８４〜２４．５７６ＧＨｚ、第四の帯域２４．５７６〜３２．７６８ＧＨｚ…と、同時に遂行される。
【００７８】
［フェーズドアレイアンテナ装置１０１：動作原理］
図９は、フェーズドアレイアンテナ装置１０１の動作原理を示す概念図である。
２個のアンテナ素子１０３の出力信号をある時間Ｔにおいて乗算して積分すると、積分時間Ｔにおける２個のアンテナの出力信号の相互相関を得ることができる。相互相関の定義式は以下の式で表される。
【００７９】
【数２】
0006721226.tif 000006
【００８０】
上記の相互相関の定義式において、τはアンテナ素子１０３に与える遅延である。図９では、τが０のときに相互相関ｘが最大値を示し（点Ｐ９０１）、τが値を持ち始めると直ちにｘが減少し（点Ｐ９０２）、更にτが増加するとｘが僅かに増加し（点Ｐ９０３）、その後はτが大きくなるに連れてｘが０近辺の値に収束する有り様を示している。したがって、τを電気的に変化させれば、２個のアンテナ素子１０３から得られる相互相関の受信感度方位角を変化させることが可能になる。
【００８１】
［フェーズドアレイアンテナ装置１０１：実験結果］
発明者らは、本発明の正当性を検証するため、２個のアンテナ素子１０３を用いて、複数の周波数のマイクロ波を受信して、図３及び図４に示したとほぼ同一の信号処理及びデータ処理を実行してみた。
【００８２】
図１０Ａは、２個のアンテナ素子１０３を用いて、単一の周波数のマイクロ波を受信して、クロススペクトル演算処理を行った結果を模式的に示すグラフである。横軸は方位角であり、縦軸は正規化したクロススペクトル強度である。
図１０Ｂは、２個のアンテナ素子１０３を用いて、３個の異なる周波数のマイクロ波を受信して、クロススペクトル演算処理を行った結果を模式的に示すグラフである。横軸は方位角であり、縦軸は正規化したクロススペクトル強度である。このため、縦軸に単位はない。
なお、図１０Ａ及び図１０Ｂに示す模式的なグラフにおいて、２個のアンテナ素子１０３の出力データには相対的な遅延を与えていない。
【００８３】
図１０Ａに示す模式的なグラフは、クロススペクトルが方位角０°において最大値を示し、方位角がずれるに連れてクロススペクトルが周期的に増減する有様を示している。この、本来の方位角の中心からずれてゲインが増減する部分がグレーティングローブ（grating lobe）である。そして、図１０Ｂに示すように、複数の周波数においても方位角０°において最大値を示すこと、グレーティングローブが周波数に依存して増減することがわかる。
【００８４】
以上に説明したフェーズドアレイアンテナ装置１０１は、３次元空間において点状のアンテナビームを形成するために、図１に示したように縦と横にアンテナアレイを展開した形状にしたが、二次元空間におけるアンテナの指向性を考慮するのであれば、一直線状のアンテナアレイであってもよい。
【００８５】
本発明の実施形態では、フェーズドアレイアンテナ装置１０１を説明した。
本発明の実施形態に係るフェーズドアレイアンテナ装置１０１は、冗長性を排除したアンテナ素子１０３の組み合わせを用いて、アンテナ素子１０３の直下で広い周波数範囲のアナログ信号に対し、直接Ａ／Ｄ変換を実行する。その際、２個のアンテナ素子１０３の出力アナログ信号に対して、所望の方位角に応じて、Ａ／Ｄ変換器に供給するサンプリングクロックの供給タイミングを相対的にずらすことで、２個のアンテナ素子１０３から得られる出力デジタルデータに時間差を設ける。時間差は、２個のアンテナ素子１０３の距離に応じてサンプリングクロックをずらすステップ数を自然数倍する。
【００８６】
Ａ／Ｄ変換器から出力されるデータは、ＦＦＴ４０５によって複素周波数成分データに変換される。２系統のＦＦＴ４０５が出力する複素周波数成分データは、クロススペクトル演算部によって片方が共役複素数に変換された上で乗算される。クロススペクトル演算部が出力する複素周波数成分データは、同一時刻及び同一周波数成分毎に加算された上で、時間積分されて、複素周波数成分の強度データが得られる。
【００８７】
本発明の実施形態に係るフェーズドアレイアンテナ装置１０１は、従来の電波を扱う技術とは異なる技術的アプローチを用いている。通常、アンテナから得られる電波に基づく高周波信号を扱う際には、同調回路や中間周波数等へのダウンコンバージョン等を使用する。しかし、本発明の実施形態に係るフェーズドアレイアンテナ装置１０１は、同調回路、ＰＬＬ、中間周波数等を使わない。アンテナから得られる信号を、ＢＰＦを介した後、直接Ａ／Ｄ変換し、ＦＦＴ４０５で周波数領域のデータに変換する。この一連のアナログ信号の処理において、同調回路等は使われない。
Ａ／Ｄ変換器の前段にＢＰＦを設けて、Ａ／Ｄ変換器がサンプル可能な周波数より高い周波数の信号をエイリアシングを用いて検出する。また、サンプリング周波数を１６進数の整数倍に設定することで、ＦＦＴ４０５に好適なデータサンプルを提供する。
【００８８】
以上、本発明の実施形態に係るフェーズドアレイアンテナ装置１０１は、これまでの無線通信やマイクロ波放射計等の技術とは大きく異なる技術的アプローチと種々の工夫により、極めて広い周波数範囲の微弱な電磁波を、周波数成分毎に検出することが可能になる。また、本発明の実施形態に係るフェーズドアレイアンテナ装置１０１は、機械可動部品を全く使わないため、従来品と比べて長寿命であることは明白である。
また、回転駆動させる必要がないため、従来品よりも容易に装置の規模を大きくすることが可能である。このことは、アンテナ装置の空間分解能の点で有利である。
【００８９】
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、特許請求の範囲に記載した本発明の要旨を逸脱しない限りにおいて、他の変形例、応用例を含む。
【符号の説明】
【００９０】
１０１…フェーズドアレイアンテナ装置、１０２…フレーム、１０３…アンテナ素子、１０３ａ…第一アンテナ素子、１０３ｂ…第二アンテナ素子、１０３ｃ…第三アンテナ素子、１０３ｄ…第四アンテナ素子、１０３ｍ…第ｍアンテナ素子、１０３ｎ…第ｎアンテナ素子、１０４…フロントエンド部、１０４ａ…第一フロントエンド部、１０４ｂ…第二フロントエンド部、１０４ｃ…第三フロントエンド部、１０４ｄ…第四フロントエンド部、１０４ｍ…第ｍフロントエンド部、１０４ｎ…第ｎフロントエンド部、１０５…データ処理部、１０６…クロック制御部、２０１…ホーンアンテナエレメント、３０１…ＦＦＴ群、３０１ａ…第一ＦＦＴ群、３０１ｂ…第二ＦＦＴ群、３０１ｃ…第三ＦＦＴ群、３０１ｄ…第四ＦＦＴ群、３０１ｍ…第ｍＦＦＴ群、３０１ｎ…第ｎＦＦＴ群、３０２…クロススペクトル演算部群、３０２ａ…第一クロススペクトル演算部群、３０２ｃ…第二クロススペクトル演算部群、３０２ｍ…第ｍクロススペクトル演算部群、３０３…プリアンプ、３０３ａ…第一プリアンプ、３０３ｂ…第二プリアンプ、３０３ｃ…第三プリアンプ、３０３ｄ…第四プリアンプ、３０３ｍ…第ｍプリアンプ、３０３ｎ…第ｎプリアンプ、３０４ａ…第一ＢＰＦ群、３０４ｂ…第二ＢＰＦ群、３０４ｃ…第三ＢＰＦ群、３０４ｄ…第四ＢＰＦ群、３０４ｍ…第ｍＢＰＦ群、３０４ｎ…第ｎＢＰＦ群、３０５…Ａ／Ｄ変換器群、３０５ａ…第一Ａ／Ｄ変換器群、３０５ｂ…第二Ａ／Ｄ変換器群、３０５ｃ…第三Ａ／Ｄ変換器群、３０５ｄ…第四Ａ／Ｄ変換器群、３０５ｍ…第ｍＡ／Ｄ変換器群、３０５ｎ…第ｎＡ／Ｄ変換器群、３０６…レジスタ群、３０６ａ…第一レジスタ群、３０６ｂ…第二レジスタ群、３０６ｃ…第三レジスタ群、３０６ｄ…第四レジスタ群、３０６ｍ…第ｍレジスタ群、３０６ｎ…第ｎレジスタ群、３０７…加算部、３０８…積算部、４０１…分配器、４０２ａ…第一ＢＰＦ、４０２ｂ…第二ＢＰＦ、４０２ｃ…第三ＢＰＦ、４０２ｄ…第四ＢＰＦ、４０３…Ａ／Ｄ変換器、４０３ａ…第一Ａ／Ｄ変換器、４０３ｂ…第二Ａ／Ｄ変換器、４０３ｃ…第三Ａ／Ｄ変換器、４０３ｄ…第四Ａ／Ｄ変換器、４０４ａ…第一レジスタ、４０４ｂ…第二レジスタ、４０４ｃ…第三レジスタ、４０４ｄ…第四レジスタ、４０５…ＦＦＴ、４０５ａ…第一ＦＦＴ、４０５ｂ…第二ＦＦＴ、４０５ｃ…第三ＦＦＴ、４０５ｄ…第四ＦＦＴ、４０６…クロススペクトル演算部、４０６ａ…第一クロススペクトル演算部、４０６ｂ…第二クロススペクトル演算部、４０６ｃ…第三クロススペクトル演算部、４０６ｄ…第四クロススペクトル演算部
【要約】
【課題】機械可動部品を使わず長寿命であり、高空間分解能であり、広帯域かつ高周波数分解能のマイクロ波観測を実現する、フェーズドアレイアンテナ装置１０１を提供する。
【解決手段】フェーズドアレイアンテナ装置１０１は、アンプで増幅したアンテナのアナログ信号を、ＢＰＦを介して直接Ａ／Ｄ変換する。そして、ＦＦＴで複素周波数データに変換後、クロススペクトル演算を行う。微弱な電磁波を検出するため、長時間に渡ってＦＦＴを繰り返し実行し、最後に積算する。
【選択図】図１【図１】
0006721226.tif 000007
【図２】
0006721226.tif 000008
【図３】
0006721226.tif 000009
【図４】
0006721226.tif 000010
【図５】
0006721226.tif 000011
【図６】
0006721226.tif 000012
【図７】
0006721226.tif 000013
【図８】
0006721226.tif 000014
【図９】
0006721226.tif 000015
【図１０】
0006721226.tif 000016