(57)【特許請求の範囲】
【請求項１】
ソース電極となる第１主電極、ドレイン電極となる第２主電極、及び前記ソース電極と前記ドレイン電極の間に流れる電流のオン・オフを制御するゲート電極となる制御電極を具備する電界効果トランジスタであり、半導体層の一方の主面となる表面の側において共に設けられた前記第１主電極と前記第２主電極との間の前記表面上において層間絶縁層を介して前記表面と対向するように設けられた電極であるフィールドプレートを具備する半導体装置であって、
前記フィールドプレートは、前記制御電極と一体化して設けられ、
前記フィールドプレートにおける前記表面と対向する部分において、局所的に前記表面の側に突出して前記層間絶縁層に被覆された突起部が形成され、
前記フィールドプレートにおける前記表面と対向する部分は、前記制御電極が最も前記表面と近接する部分からみた前記第１主電極側、前記第２主電極側、にそれぞれ設けられ、
前記突起部は、前記第１主電極側、前記第２主電極側における前記フィールドプレートにおける前記表面と対向する部分に、それぞれ設けられ、
前記電流の流れる方向に沿い前記表面に垂直な断面視において、
前記第１主電極側又は前記第２主電極側の前記フィールドプレートにおける前記表面と対向する部分に複数の前記突起部が設けられたことを特徴とする半導体装置。
【請求項２】
前記電流の流れる方向に沿い前記表面に垂直な断面視において、
前記第１主電極側、前記第２主電極側の前記フィールドプレートにおける前記表面と対向する部分に設けられた前記突起部の数が異なることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記電流の流れる方向に沿い前記表面に垂直な断面視において、
前記第２主電極側で前記フィールドプレートにおける前記表面と対向する部分に設けられた前記突起部の数は、前記第１主電極側で前記フィールドプレートにおける前記表面と対向する部分に設けられた前記突起部の数よりも多くされたことを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
ソース電極となる第１主電極、ドレイン電極となる第２主電極、及び前記ソース電極と前記ドレイン電極の間に流れる電流のオン・オフを制御するゲート電極となる制御電極を具備する電界効果トランジスタであり、半導体層の一方の主面となる表面の側において共に設けられた前記第１主電極と前記第２主電極との間の前記表面上において層間絶縁層を介して前記表面と対向するように設けられた電極であるフィールドプレートを具備する半導体装置であって、
前記フィールドプレートは、前記制御電極と一体化して設けられ、
前記フィールドプレートにおける前記表面と対向する部分において、局所的に前記表面の側に突出して前記層間絶縁層に被覆された突起部が形成され、
前記フィールドプレートにおける前記表面と対向する部分は、前記制御電極が最も前記表面と近接する部分からみた前記第１主電極側、前記第２主電極側、にそれぞれ設けられ、
前記突起部は、前記第１主電極側、前記第２主電極側における前記フィールドプレートにおける前記表面と対向する部分に、それぞれ設けられ、
前記電流の流れる方向に沿い前記表面に垂直な断面視において、
前記第１主電極側、前記第２主電極側の前記フィールドプレートにおける前記表面と対向する部分に設けられた前記突起部の幅が異なることを特徴とする半導体装置。
【請求項５】
前記突起部の幅は前記第２主電極側で太くされたことを特徴とする請求項４に記載の半導体装置。
【請求項６】
ソース電極となる第１主電極、ドレイン電極となる第２主電極、及び前記ソース電極と前記ドレイン電極の間に流れる電流のオン・オフを制御するゲート電極となる制御電極を具備する電界効果トランジスタであり、半導体層の一方の主面となる表面の側において共に設けられた前記第１主電極と前記第２主電極との間の前記表面上において層間絶縁層を介して前記表面と対向するように設けられた電極であるフィールドプレートを具備する半導体装置であって、
前記フィールドプレートは、前記制御電極と一体化して設けられ、
前記フィールドプレートにおける前記表面と対向する部分において、局所的に前記表面の側に突出して前記層間絶縁層に被覆された突起部が形成され、
前記フィールドプレートにおける前記表面と対向する部分は、前記制御電極が最も前記表面と近接する部分からみた前記第１主電極側、前記第２主電極側、にそれぞれ設けられ、
前記突起部は、前記第１主電極側、前記第２主電極側における前記フィールドプレートにおける前記表面と対向する部分に、それぞれ設けられ、
前記電流の流れる方向に沿い前記表面に垂直な断面視において、
前記第１主電極側、前記第２主電極側の前記フィールドプレートにおける前記表面と対向する部分に設けられた前記突起部の高さが異なることを特徴とする半導体装置。
【請求項７】
前記突起部の高さは前記第２主電極側で大きくされたことを特徴とする請求項６に記載の半導体装置。
【請求項８】
前記半導体層はＩＩＩ属窒化物半導体のヘテロ接合を具備し、前記電流は前記へテロ接合界面を流れることを特徴とする請求項１から請求項７までのいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体層の面内方向に大電流が流される半導体装置の構造に関する。
【背景技術】
【０００２】
大電流のスイッチング動作を行う半導体装置として、例えば、ＩＩＩ属窒化物半導体（ＧａＮ等）を用いたＨＥＭＴ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）が知られている。ＨＥＭＴにおいては、オフ時における高い耐圧が要求されるため、オフ時において半導体層内で局所的に電界強度が高まる箇所が形成されることがないような構造が採用される。
【０００３】
こうした構造の一例として、例えば特許文献１には、フィールドプレートを設けた構造が記載されている。図６は、この半導体装置２００の断面図であり、半導体層１１の一方の主面となる表面上に形成されたソース電極（第１主電極）２１、ドレイン電極（第２主電極）２２が並んだ方向（電流が流れる方向）に沿いかつ半導体層１１の表面と垂直な断面が示されている。ここでは、基板１０、ノンドープＧａＮ層（チャネル層）１１Ａ、ＡｌＧａＮ層（バリア層）１１Ｂが順次形成された半導体層１１が用いられ、ノンドープＧａＮ層１１ＡとＡｌＧａＮ層１１Ｂのヘテロ接合界面に形成される２次元電子ガス層によるソース電極２１、ドレイン電極２２間に流れる電流のオン・オフがゲート電極（制御電極）１２３の電位で制御される。この際、通常はソース電極２１は接地電位とされ、ドレイン電極２２に高電圧が印加される。ゲート電極１２３の電位は制御に応じ変化するが、ドレイン電極２２の電位と比べるとその絶対値は小さく、ほぼ接地電位とみなせる範囲である。これらの構成は通常知られるＨＥＭＴと同様である。ソース電極２１、ドレイン電極２２は共にＡｌＧａＮ層１１Ｂとオーミック接触する材料で構成され、ゲート電極１２３は、その直下のヘテロ接合界面の２次元電子ガス層のオン・オフを制御することのできる材料で構成される。
【０００４】
また、ＳｉＯ２等で構成された層間絶縁層１１２が、半導体層１１の表面及びソース電極２１、ドレイン電極２２、ゲート電極１２３を覆うように形成され、ソース電極２１にはソース配線３１が、ドレイン電極２２にはドレイン配線３２が接続され、ソース配線３１、ドレイン配線３２は層間絶縁層１１２上に取り出される。ソース配線３１、ドレイン配線３２は、共に配線材料として好ましく用いられる低抵抗の材料（Ａｌ等）で、ソース電極２１、ドレイン電極２２とは別に構成される。一方、ゲート電極１２３は、図示されるように断面がＴ形状となしており、下側において幅が狭くＡｌＧａＮ層１１Ｂと直接接する部分（ゲート電極下部１２３Ａ）と、その上側において、ソース電極２１、ドレイン電極２２側にそれぞれ突出し層間絶縁層１１を介して半導体層１１の表面と対向する部分（ゲート電極上部１２３Ｂ）を具備する。ここで、電流のオン・オフに直接関与するのは下側のゲート電極下部１２３Ａである。
【０００５】
一方、ゲート電極上部１２３Ｂは、層間絶縁層１１２を介してＡｌＧａＮ層１１Ｂと対向しているため、半導体層１１の表面電位を制御するフィールドプレートとして機能する。前記の通り、ゲート電極１２３の電位はソース電極２１の電位（接地電位）とほぼ等しいため、半導体層１１からみて、この部分はほぼ接地電位とされたフィールドプレートとして機能する。このようなフィールドプレート構造を用いたＭＯＳ効果によって、半導体層１１の電位分布は制御され、オフ時において電界強度が局所的に高まる箇所（電位が急峻に変動する箇所）が半導体層１１に形成されることが抑制される。
【０００６】
こうしたフィールドプレート構造をゲート電極１２３、ソース電極２１とは別に、ソース配線３１、ドレイン配線３２と同様の配線材料で形成することも可能であるが、図６の構造においては、こうしたフィールドプレート構造を、ゲート電極１２３を形成する際に同時に形成することができる。この際、フィールドプレートとなるゲート電極上部１２３Ｂを半導体層１１（ＡｌＧａＮ層１１Ｂ）に近接させて形成することができるため、特にフィールドプレートとしての効果が大きくなる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１３−９８２２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上記のＨＥＭＴが実際に使用される際には、パッケージ中において樹脂材料で封止されて実装された形態とされる。このように実装を行う際には、各種の加熱工程が必要となるため、上記の構造に対して熱サイクルが印加された。こうした場合において、層間絶縁層１１２を構成する材料とゲート電極１２３を構成する材料との間、あるいはこれらの材料と封止に用いられる樹脂材料との熱膨張係数の差により、水平方向に広がったゲート電極上部１２３Ａと層間絶縁層１１２との間での剥離や、層間絶縁層１１２におけるクラック等が発生しやすかった。このため、フィールドプレート構造が用いられた半導体装置の信頼性は低下した。
【０００９】
すなわち、フィールドプレート構造が用いられた信頼性の高い半導体装置を得ることは困難であった。
【００１０】
本発明は、かかる問題点に鑑みてなされたものであり、上記問題点を解決する発明を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明は、上記課題を解決すべく、以下に掲げる構成とした。
本発明の半導体装置は、ソース電極となる第１主電極、ドレイン電極となる第２主電極、及び前記ソース電極と前記ドレイン電極の間に流れる電流のオン・オフを制御するゲート電極となる制御電極を具備する電界効果トランジスタであり、半導体層の一方の主面となる表面の側において共に設けられた前記第１主電極と前記第２主電極との間の前記表面上において層間絶縁層を介して前記表面と対向するように設けられた電極であるフィールドプレートを具備する半導体装置であって、前記フィールドプレートは、前記制御電極と一体化して設けられ、前記フィールドプレートにおける前記表面と対向する部分において、局所的に前記表面の側に突出して前記層間絶縁層に被覆された突起部が形成され、前記フィールドプレートにおける前記表面と対向する部分は、前記制御電極が最も前記表面と近接する部分からみた前記第１主電極側、前記第２主電極側、にそれぞれ設けられ、前記突起部は、前記第１主電極側、前記第２主電極側における前記フィールドプレートにおける前記表面と対向する部分に、それぞれ設けられ、前記電流の流れる方向に沿い前記表面に垂直な断面視において、前記第１主電極側又は前記第２主電極側の前記フィールドプレートにおける前記表面と対向する部分に複数の前記突起部が設けられたことを特徴とする。
本発明の半導体装置は、前記電流の流れる方向に沿い前記表面に垂直な断面視において、前記第１主電極側、前記第２主電極側の前記フィールドプレートにおける前記表面と対向する部分に設けられた前記突起部の数が異なることを特徴とする。
本発明の半導体装置は、前記電流の流れる方向に沿い前記表面に垂直な断面視において、前記第２主電極側で前記フィールドプレートにおける前記表面と対向する部分に設けられた前記突起部の数は、前記第１主電極側で前記フィールドプレートにおける前記表面と対向する部分に設けられた前記突起部の数よりも多くされたことを特徴とする。
本発明の半導体装置は、ソース電極となる第１主電極、ドレイン電極となる第２主電極、及び前記ソース電極と前記ドレイン電極の間に流れる電流のオン・オフを制御するゲート電極となる制御電極を具備する電界効果トランジスタであり、半導体層の一方の主面となる表面の側において共に設けられた前記第１主電極と前記第２主電極との間の前記表面上において層間絶縁層を介して前記表面と対向するように設けられた電極であるフィールドプレートを具備する半導体装置であって、前記フィールドプレートは、前記制御電極と一体化して設けられ、前記フィールドプレートにおける前記表面と対向する部分において、局所的に前記表面の側に突出して前記層間絶縁層に被覆された突起部が形成され、前記フィールドプレートにおける前記表面と対向する部分は、前記制御電極が最も前記表面と近接する部分からみた前記第１主電極側、前記第２主電極側、にそれぞれ設けられ、前記突起部は、前記第１主電極側、前記第２主電極側における前記フィールドプレートにおける前記表面と対向する部分に、それぞれ設けられ、 前記電流の流れる方向に沿い前記表面に垂直な断面視において、前記第１主電極側、前記第２主電極側の前記フィールドプレートにおける前記表面と対向する部分に設けられた前記突起部の幅が異なることを特徴とする。
本発明の半導体装置において、前記突起部の幅は前記第２主電極側で太くされたことを特徴とする。
本発明の半導体装置は、ソース電極となる第１主電極、ドレイン電極となる第２主電極、及び前記ソース電極と前記ドレイン電極の間に流れる電流のオン・オフを制御するゲート電極となる制御電極を具備する電界効果トランジスタであり、半導体層の一方の主面となる表面の側において共に設けられた前記第１主電極と前記第２主電極との間の前記表面上において層間絶縁層を介して前記表面と対向するように設けられた電極であるフィールドプレートを具備する半導体装置であって、前記フィールドプレートは、前記制御電極と一体化して設けられ、前記フィールドプレートにおける前記表面と対向する部分において、局所的に前記表面の側に突出して前記層間絶縁層に被覆された突起部が形成され、前記フィールドプレートにおける前記表面と対向する部分は、前記制御電極が最も前記表面と近接する部分からみた前記第１主電極側、前記第２主電極側、にそれぞれ設けられ、前記突起部は、前記第１主電極側、前記第２主電極側における前記フィールドプレートにおける前記表面と対向する部分に、それぞれ設けられ、前記電流の流れる方向に沿い前記表面に垂直な断面視において、前記第１主電極側、前記第２主電極側の前記フィールドプレートにおける前記表面と対向する部分に設けられた前記突起部の高さが異なることを特徴とする。
本発明の半導体装置において、前記突起部の高さは前記第２主電極側で大きくされたことを特徴とする。
本発明の半導体装置において、前記半導体層はＩＩＩ属窒化物半導体のヘテロ接合を具備し、前記電流は前記へテロ接合界面を流れることを特徴とする。
【００１２】
本発明は以上のように構成されているので、フィールドプレート構造が用いられた信頼性の高い半導体装置を得ることができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施の形態に係る半導体装置の断面図である。
【図２】本発明の実施の形態に係る半導体装置の製造方法を示す工程断面図である。
【図３】本発明の実施の形態に係る半導体装置におけるゲート電極の具体的な構成を示す断面図である。
【図４】本発明の実施の形態に係る半導体装置における各電極の構成を示す平面図である。
【図５】本発明の実施の形態に係る半導体装置の変形例におけるゲート電極の具体的な構成を示す断面図である。
【図６】従来の半導体装置の一例の断面図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施の形態となる半導体装置について説明する。図１は、この半導体装置１ゲート電極２３を含む周辺の構造の部分断面図であり、図６におけるゲート電極１２３付近の断面に対応する。この半導体装置１における半導体層１１、ソース電極２１、ドレイン電極２２、ソース配線３１、ドレイン配線３２の形状は図６に示された半導体装置２００と同様である。また、ゲート電極２３を構成する材料も、前記のゲート電極１２３と同様である。
【００１５】
この半導体装置１においても、ゲート電極２３は断面が略Ｔ字形状をなしており、幅が狭くＡｌＧａＮ層１１Ｂと直接接する部分（ゲート電極下部２３Ａ）と、その上側でソース電極２１、ドレイン電極２２側（図中左右両側）にそれぞれ突出し層間絶縁層１２を介して半導体層１１の表面と対向する部分（ゲート電極上部２３Ｂ）を具備する。前記の通り、ゲート電極下部２３Ａは電流のオン・オフを制御するために機能し、ゲート電極上部２３Ｂはフィールドプレートとして機能する。なお、ゲート電極下部２３Ａは、半導体層１１（ＡｌＧａＮ層１１Ｂ）と直接接している必要はなく、ノンドープＧａＮ層１１ＡとＡｌＧａＮ層１１Ｂのヘテロ接合界面に形成される２次元電子ガス層の制御が可能である限りにおいて、これらの間に他の層が介在していてもよい。ただし、いずれの場合においても、ゲート電極下部２３Ａはゲート電極２３においてＡｌＧａＮ層１１Ｂ（半導体層１１）の表面と最も近接する。
【００１６】
ここで、左右のゲート電極上部２３Ｂには、下側に向かって突出する突起部１００がそれぞれ設けられている。突起部１００はその周囲の層間絶縁層１２で覆われている。突起部１００の高さ（突起部１００のゲート電極上部２３Ｂから下側（半導体層１１の表面側）に向かう高さ）は、層間絶縁層１２の厚さと比べて小さく設定される。突起部１００のある箇所においてはフィールドプレートとなるゲート電極上部２３Ｂと半導体層１１との間の間隔が局所的に狭くなる。
【００１７】
ゲート電極２３を構成する金属材料と層間絶縁層１２を構成する絶縁体（ＳｉＯ２等）との間の熱膨張差に起因して、ゲート電極２３と層間絶縁層１２との間では剥離が発生しやすく、特に、ゲート電極２３がフィールドプレートとしても機能するようにゲート電極上部２３Ｂを左右方向に広がるように設けた構造の場合においては、この剥離は発生しやすい。これに対して、図１の構成においては、突起部１００がくさびとして機能するため、この剥離を抑制することができる。特に、後述する製造方法によって、突起部１００を層間絶縁層１２中に埋め込み、突起部１００の周囲が全て層間絶縁層１２で覆われる構造とすることができるため、この効果は大きくなる。
【００１８】
図２（ａ）〜（ｈ）は、図１の構造の製造方法を示す工程断面図である。ここでは、図１と同様にゲート電極２３を含む周辺の構造のみについて記載され、半導体層１１やソース電極２１、ドレイン電極２２等を形成する工程については、周知のものと同様である。
【００１９】
まず、図２（ａ）に示されるように、半導体層１１（ＡｌＧａＮ層１１Ｂ）上に、層間絶縁層１２の下側の部分を構成する第１層間絶縁層１２Ａを形成する。第１層間絶縁層１２Ａの厚さは、フィールドプレート（ゲート電極上部２３Ｂ）と半導体層１１との間の間隔に対応するため、フィールドプレートによって形成されるＭＩＳ構造としての特性に応じて設定される。
【００２０】
次に、図２（ｂ）に示されるように、第１層間絶縁層１２Ａ中において、ゲート電極下部２３Ａに対応する開口（ゲート開口１２ＡＡ）を形成する。このゲート開口１２ＡＡ中にゲート電極下部２３Ａが形成され、その直下のヘテロ接合界面の２次元電子ガス層のオン・オフがゲート電極２３によって制御される。ゲート開口１２ＡＡは、ゲート開口１２ＡＡとなる箇所以外にマスク（例えばフォトレジスト）を形成して第１層間絶縁層１２Ａ（ＳｉＯ２）をドライエッチングすることによって形成される。
【００２１】
次に、図２（ｃ）に示されるように、突起部１００に対応した箇所のみが開口されたフォトレジスト層３００を全面に形成する。その後、例えば層間絶縁層１２Ａ（ＳｉＯ２）を短時間、僅かにエッチングすることによって、図２（ｄ）に示されるように、第１層間絶縁層１２Ａの表面に凹部１２ＡＢを形成することができる。図２（ｂ）におけるゲート開口１２ＡＡとは異なり、凹部１２ＡＢは第１層間絶縁層１２Ａの表面を僅かに（例えば１００ｎｍ程度）掘り下げた形態とすればよいため、このエッチングはウェットエッチング、ドライエッチングのどちらを用いても行うことができ、そのエッチング時間を定めることによって凹部１２ＡＢを形成することができる。
【００２２】
その後、図２（ｅ）に示されるようにフォトレジスト層３００を除去した後に、図２（ｆ）に示されるようにゲート電極２３を構成する金属層４００を、ゲート開口１２ＡＡ及び凹部１２ＡＢを充填するように全面に形成することができる。その後、ゲート電極２３となる箇所以外にマスクを形成して金属層４００をドライエッチングすることにより、図２（ｇ）に示されるように、突起部１００がゲート電極上部２３Ｂに設けられたゲート電極２３が形成される。
【００２３】
その後、図２（ｈ）に示されるように、層間絶縁層１２の上側の部分である第２層間絶縁層１２Ｂを全体を覆うように形成すれば、図１の構造が得られる。
【００２４】
この製造方法においては、突起部１００は第１層間絶縁層１２Ａ中に形成された凹部１２ＡＢに対応して形成されるため、突起部１００はその周囲を第１層間絶縁層１２Ａで覆われて形成される。このため、突起部１００によるゲート電極２３と第１層間絶縁層１２Ａ（層間絶縁層１２）との間の固定強度を高めることができる。また、前記の通り、凹部１２ＡＢの深さ（突起部１００の高さ）は層間絶縁層１２の厚さよりも小さく設定され、この深さに要求される精度は低いため、凹部１２ＡＢを形成する工程（図２ｄ）を容易に行うことができる。
【００２５】
図６に示された従来の半導体装置２００は、図２における図２（ｃ）〜（ｅ）の工程を省略した工程で製造される。これに対して、上記の半導体装置１を製造するために設けられた凹部１２ＡＢを形成するための工程は容易に行うことができるため、結局、上記の半導体装置１を容易に製造することができる。
【００２６】
図１におけるゲート電極２３の具体的構成を図３に示す。ここでは、層間絶縁層１２の記載は省略されている。左側（ソース電極２１側）における突起部１００とゲート電極下部２３との水平面内での間隔がＣ１、右側（ドレイン電極２２側）における突起部１００とゲート電極下部２３との水平面内での間隔がＣ２であり、Ｃ１＝Ｃ２とされている。突起部１００と半導体層１１の間隔（図２における第１層間絶縁層１２Ａの厚さ）がＡ、突起部１００の高さは左右で等しくＢとなっている。このため、この構造はゲート電極２３の中心からみて左右対称（ソース電極２１側、ドレイン電極２２側で対称）となっている。ここで、２≦Ａ／Ｂ≦３０の範囲とすることが好ましい。Ａ／Ｂが２未満では、フィールドプレートによる電位制御の効果が強すぎるために逆に耐圧が低下する。Ａ／Ｂが３０を超えると、突起部１００によるくさび効果が小さくなる。
【００２７】
図４は、この半導体装置１００におけるソース電極２１、ドレイン電極２２、ゲート電極２３の配置を示す平面図である。ソース電極２１とドレイン電極２２間で大電流を流すためには、ソース電極２１とドレイン電極２２とが対向する長さを限られた面積内で大きくとる必要がある。このため、特許文献１に記載されるように、共に櫛形の形状とされたソース電極２１とドレイン電極２２とが入り組み、これらの間に蛇行した形状でゲート電極２３が設けられている。
【００２８】
図１の構成ではゲート電極２３がソース電極２１側とドレイン電極２２側とで対称（左右対称）な形状とされており、こうした構成は、ソース電極２１側あるいはドレイン電極２２側のどちらかで特に偏って応力が発生（剥離が発生）しにくい場合に好ましい。こうした状況となる箇所は、ソース電極２１側からドレイン電極２２側にかけての構造の対称性が高い、例えば図４における断面Ａ−Ａの箇所である。
【００２９】
一方、図４における断面Ｂ−Ｂ、断面Ｃ−Ｃの箇所においては、応力の発生の度合いは、ソース電極２１とドレイン電極２２側とで非対称であり、剥離が発生しやすくなる箇所もソース電極２１、ドレイン電極２２のどちらか一方の側となる。実際にどちらの側で剥離が発生しやすいかは、パッケージにおいて用いられる樹脂材料やその実装工程の条件で異なるものの、このうち剥離が発生しやすい側のゲート電極上部を特に剥離が発生しにくい構造とすることが好ましい。
【００３０】
図５は、このようにソース電極２１側とドレイン電極２２側とで非対称な構造を具備するゲート電極の構成を示す４つの例である。図５（ａ）のゲート電極４３においては、ゲート電極下部４３Ａと、左側のゲート電極上部４３Ｂ１右側のゲート電極上部４３Ｂ２が設けられる。ここで、ゲート電極上部４３Ｂ２のみに突起部１００が設けられ、電極上部４３Ｂ１には突起部１００が設けられていない。これによって、特にゲート電極上部４３Ｂ２側の剥離を抑制することができる。同様に、図５（ｂ）のゲート電極５３においては、左側のゲート電極上部５３Ｂ１側の突起部１００を１つ、右側のゲート電極上部５３Ｂ２側の突起部１００を３つとすることにより、ゲート電極上部５３Ｂ２側の剥離を特に抑制している。あるいは、右側のゲート電極上部５３Ｂ２を左側のゲート電極上部５２Ｂ１よりも長くした非対称的な構造とすることにより、右側におけるフィールドプレートとしての効果を左側よりも大きくしている。ソース電極２１側と比べてドレイン電極２２側は高電位となり半導体層１１中で電界強度が高まるために、図５（ｂ）においては右側をドレイン電極２２側とすることが好ましい。
【００３１】
また、図５（ｂ）においては、電流が流れる方向に沿った断面視において突起部１００の数が左右（ソース電極２１側、ドレイン電極２２側）で異なり、電流が流れる方向に沿った断面視においてゲート電極上部５３Ｂ２側で３つの突起部１００が間隔をおいて設けられている。しかしながら、実際にはゲート電極上部５３Ｂ２は図５（ｂ）の紙面垂直方向にも延伸するため、突起部１００を紙面垂直方向（電流が流れる方向と垂直の方向）に沿って間隔をおいて複数設けてもよい。
【００３２】
図５（ｃ）は、左側のゲート電極上部６３Ｂ１側の突起部１０１と、右側のゲート電極上部６３Ｂ２側の突起部１０２の水平方向における幅を変えた構成を示している。この場合には、剥離に対する耐性だけでなく、右側のゲート電極上部６３Ｂ２側におけるフィールドプレートの効果が特に高くなる。また、図５（ａ）〜（ｃ）の構造は、図２（ｃ）におけるフォトレジスト層２００のパターンを変えるだけで、図２の製造方法によって図１の構造と同様に製造することができる。
【００３３】
一方、図５（ｄ）は、左側のゲート電極上部７３Ｂ１側の突起部１０３の深さＢ１と、右側のゲート電極上部７３Ｂ２側の突起部１０４の深さＢ２を、Ｂ１＜Ｂ２となるように変えた構成を示している。この場合にも、剥離に対する耐性だけでなく、右側のゲート電極上部７３Ｂ２側におけるフィールドプレートの効果が特に高くなる。この場合には、図２の製造方法において突起部１０３に対応した凹部と突起部１０４に対応した凹部とを別の工程で作製することが必要になるものの、右側の電極上部７３Ｂ２における剥離を抑制する効果を特に高めることができる。
【００３４】
その他、突起部の数、大きさ、形状は、層間絶縁層に突起部を埋め込んで形成できる限りにおいて、適宜設定することができる。この際、突起部の数、大きさ、形状は、剥離に対する耐性とフィールドプレートとしての効果（半導体層に対する表面電位の制御の度合い）を考慮して設定することができる。
【００３５】
また、上記の構成においては、ゲート電極の上部がフィールドプレートとして用いられていたが、上記のような突起部を具備するフィールドプレート構造をソース電極に設けることもできる。また、ゲート電極、ソース電極とは別材料で別体として形成され、その後でこれらと電気的に接続されたフィールドプレートにおいても、上記と同様の構造を設けることができる。
【００３６】
また、上記の半導体装置は、ＧａＮ等（ＩＩＩ族窒化物半導体）が用いられたＨＥＭＴであったが、半導体層の一表面に設けられた第１主電極と第２主電極の間で電流が流される素子であれば、上記のようなフィールドプレートが有効である。この際、フィールドプレートは平面的に広がる構成を具備し、剥離が発生しやすくなるため、上記の構造は有効である。すなわち、上記の構造はＨＥＭＴ以外の半導体装置においても有効である。
【符号の説明】
【００３７】
１、２００  半導体装置（ＨＥＭＴ）
１０  基板
１１  半導体層
１１Ａ  ノンドープＧａＮ層
１１Ｂ  ＡｌＧａＮ層
１２、１１２  層間絶縁層
１２Ａ  第１層間絶縁層
１２ＡＡ  ゲート開口
１２ＡＢ  凹部
１２Ｂ  第２層間絶縁層
２１  ソース電極（第１主電極）
２２  ドレイン電極（第２主電極）
２３、４３、５３、６３、７３、１２３  ゲート電極（制御電極）
２３Ａ、４３Ａ、５３Ａ、６３Ａ、７３Ａ、１２３Ａ  ゲート電極下部
２３Ｂ、４３Ｂ１、４３Ｂ２、５３Ｂ１、５３Ｂ２、６３Ｂ１、６３Ｂ２、７３Ｂ１、７３Ｂ２、１２３Ｂ  ゲート電極上部（フィールドプレート）
３１  ソース配線
３２  ドレイン配線
１００〜１０４  突起部
３００  フォトレジスト層
４００  金属層
【図１】
0006705219.tif 000002
【図２】
0006705219.tif 000003
【図３】
0006705219.tif 000004
【図４】
0006705219.tif 000005
【図５】
0006705219.tif 000006
【図６】
0006705219.tif 000007