(57)【特許請求の範囲】
【請求項１】
方法であって、
１つまたは複数の抵抗器の第１及び第２のセットの第１の端部のそれぞれにおける単一のバイアス電圧を生成するために１つまたは複数の抵抗器の前記第１及び第２のセットの前記第１の端部と前記単一のバイアス電圧の間に結合された第１のトランジスタの制御端子に制御信号を生成すること、ここにおいて、第１の温度補償電流は、前記単一のバイアス電圧と１つまたは複数の抵抗器の前記第１のセットの第２の端部の第１の電圧との第１の電圧差に基づいて、１つまたは複数の抵抗器の前記第１のセットを通して生成される、と、
１つまたは複数の抵抗器の前記第２のセットの第２の端部に第２の電圧を生成すること、ここにおいて、前記第２の電圧は、前記第１の電圧に基づき、および、ここにおいて、第２の温度補償電流は、前記単一のバイアス電圧と前記第２の電圧との第２の電圧差に基づいて１つまたは複数の抵抗器の前記第２のセットを通して生成される、と、および、
１つまたは複数の抵抗器の第３のセットを通して前記第２の温度補償電流を適用すること、ここにおいて、温度補償基準電圧は、前記第２の温度補償電流に基づいて１つまたは複数の抵抗器の前記第３のセットの両端に生成される、と、
を備える、方法。
【請求項２】
前記第１の温度補償電流を生成することは、
絶対温度に相補的であるＣＴＡＴ電流を生成することと、
絶対温度に比例するＰＴＡＴ電流を生成することと、および、
前記第１の温度補償電流を生成するために前記ＣＴＡＴ電流と前記ＰＴＡＴ電流を組み合わせることと
を備える、請求項１に記載の方法。
【請求項３】
前記ＣＴＡＴ電流を生成することは、
第１のＣＴＡＴ電圧を生成することと、および、
前記ＣＴＡＴ電流を生成するために１つまたは複数の抵抗器の第４のセットの両端に前記第１のＣＴＡＴ電圧を印加することと
を備える、請求項２に記載の方法。
【請求項４】
前記第１のＣＴＡＴ電圧を前記生成することは、ダイオードまたはダイオード接続トランジスタにバイアスをかけること(biasing)を備える、請求項３に記載の方法。
【請求項５】
前記ＰＴＡＴ電流を生成することは、
第２のＣＴＡＴ電圧を生成することと、
前記第１のＣＴＡＴ電圧に基づいて第３の電圧を生成することと、および、
前記ＰＴＡＴ電流を生成するために１つまたは複数の抵抗器の第５のセットの両端に第４の電圧を印加することと、ここにおいて、前記第４の電圧は、前記第３の電圧と前記第２のＣＴＡＴ電圧との差に基づく、
を備え、および
前記第１のＣＴＡＴ電圧に基づくように前記第３の電圧を構成するための制御信号を生成することと、
前記制御信号に基づいてバイアス電圧を形成することと、ここにおいて、前記第１の電圧は、前記バイアス電圧と前記第３の電圧との差に基づく、
抵抗器の第６のセットの両端に第４の電圧を印加することと、ここにおいて、前記第４の電圧は、前記バイアス電圧と前記第１のＣＴＡＴ電圧との差に基づく、および、
抵抗器の第７のセットの両端に第５の電圧を印加することと、ここにおいて、前記第５の電圧は、前記第３の電圧と供給レール電圧との差に基づく、
をさらに備え、および
ここにおいて、前記第２の電圧を生成することは、
前記第３の電圧に基づいて第６の電圧を生成することを備え、ここにおいて、前記第２の電圧は、前記バイアス電圧と前記第６の電圧との差に基づく、
請求項３に記載の方法。
【請求項６】
前記第２の電圧を生成することは、
抵抗器の前記第１および第２のセットの両方のそれぞれの第１の端部に印加されるバイアス電圧を生成することと、および、
抵抗器の前記第１のセットの第２の端部における第４の電圧に基づいて、抵抗器の前記第２のセットの第２の端部における第３の電圧を生成することと
を備え、ここにおいて、前記第２の電圧は、前記バイアス電圧と前記第３の電圧との差に基づく、請求項１に記載の方法。
【請求項７】
装置であって、
１つまたは複数の抵抗器の第１及び第２のセットの第１の端部のそれぞれにおける単一のバイアス電圧を生成するために１つまたは複数の抵抗器の前記第１及び第２のセットの前記第１の端部と前記単一のバイアス電圧の間に結合された第１のトランジスタの制御端子に制御信号を生成するための手段、ここにおいて、第１の温度補償電流は、前記単一のバイアス電圧と１つまたは複数の抵抗器の前記第１のセットの第２の端部の第１の電圧との第１の電圧差に基づいて、１つまたは複数の抵抗器の前記第１のセットを通して生成される、と、
１つまたは複数の抵抗器の前記第２のセットの第２の端部に第２の電圧を生成するための手段、ここにおいて、前記第２の電圧は、前記第１の電圧に基づき、および、ここにおいて、第２の温度補償電流は、前記単一のバイアス電圧と前記第２の電圧との第２の電圧差に基づいて１つまたは複数の抵抗器の前記第２のセットを通して生成される、と、および、
１つまたは複数の抵抗器の第３のセットを通して前記第２の温度補償電流を適用するための手段、ここにおいて、温度補償基準電圧は、前記第２の温度補償電流に基づいて１つまたは複数の抵抗器の前記第３のセットの両端に生成される、と、
を備える、装置。
【請求項８】
前記第１の温度補償電流を生成することは、
絶対温度に相補的であるＣＴＡＴ電流を生成するための手段と、
絶対温度に比例するＰＴＡＴ電流を生成するための手段と、および、
前記第１の温度補償電流を生成するために前記ＣＴＡＴ電流と前記ＰＴＡＴ電流を組み合わせるための手段と
を備える、請求項７に記載の装置。
【請求項９】
前記ＣＴＡＴ電流を生成するための前記手段は、
第１のＣＴＡＴ電圧を生成するための手段と、および、
前記ＣＴＡＴ電流を生成するために１つまたは複数の抵抗器の第４のセットの両端に前記第１のＣＴＡＴ電圧を印加するための手段と
を備える、請求項８に記載の装置。
【請求項１０】
前記第１のＣＴＡＴ電圧を生成するための前記手段は、ダイオードまたはダイオード接続トランジスタにバイアスをかけるための手段を備える、請求項９に記載の装置。
【請求項１１】
前記ＰＴＡＴ電流を生成するための前記手段は、
第２のＣＴＡＴ電圧を生成するための手段と、
前記第１のＣＴＡＴ電圧に基づいて第３の電圧を生成するための手段と、および、
前記ＰＴＡＴ電流を生成するために１つまたは複数の抵抗器の第５のセットの両端に第４の電圧を印加するための手段と
を備え、ここにおいて、前記第４の電圧は、前記第３の電圧と前記第２のＣＴＡＴ電圧との差に基づく、請求項９に記載の装置。
【請求項１２】
前記第２のＣＴＡＴ電圧を生成するための前記手段は、並列に結合された複数のダイオードまたは並列に結合された複数のダイオード接続トランジスタにバイアスをかけるための手段を備える、請求項１１に記載の装置。
【請求項１３】
前記第１のＣＴＡＴ電圧に基づくように前記第３の電圧を構成するための制御信号を生成するための手段をさらに備える、請求項１１に記載の装置。
【請求項１４】
前記制御信号に基づいてバイアス電圧を形成するための手段と、ここにおいて、前記第１の電圧は、前記バイアス電圧と前記第３の電圧との差に基づく、
抵抗器の第６のセットの両端に第４の電圧を印加するための手段と、ここにおいて、前記第４の電圧は、前記バイアス電圧と前記第１のＣＴＡＴ電圧との差に基づく、および、
抵抗器の第７のセットの両端に第５の電圧を印加するための手段と、ここにおいて、前記第５の電圧は、前記第３の電圧と供給レール電圧との差に基づく、
をさらに備え、および
ここにおいて、前記第２の電圧を生成するための前記手段は、
前記第３の電圧に基づいて第６の電圧を生成するための手段を備え、ここにおいて、前記第２の電圧は、前記バイアス電圧と前記第６の電圧との差に基づく、
請求項１３に記載の装置。
【請求項１５】
前記第２の電圧を生成するための前記手段は、
抵抗器の前記第１および第２のセットの両方のそれぞれの第１の端部に印加されるバイアス電圧を生成するための手段と、および、
抵抗器の前記第１のセットの第２の端部における第４の電圧に基づいて抵抗器の前記第２のセットの第２の端部における第３の電圧を生成するための手段と
を備え、ここにおいて、前記第２の電圧は、前記バイアス電圧と前記第３の電圧との差に基づく、
を備える、請求項７に記載の装置。
【発明の詳細な説明】
【関連出願の相互参照】
【０００１】
[0001]  本願は、２０１５年１２月１５日に米国特許商標庁に出願された非仮特許出願第１４／９７０，２６５号の優先権および利益を主張し、その内容全体が、参照により本明細書に組み込まれている。
【技術分野】
【０００２】
[0002]  本開示の態様は、一般に、温度補償基準電圧（temperature-compensated reference voltages）を生成することに関し、より具体的には、抵抗器の両端の制御電圧を印加する（impressing）ことで温度補償電流を生成する温度補償基準電圧ジェネレータに関する。
【背景技術】
【０００３】
[0003]  バンドギャップ基準電圧ソースは、規定の（とても広い）温度範囲にわたってほぼ一定である基準電圧ＶＲＥＦを生成する。ディスクリート(discrete)回路または集積回路（ＩＣ）アプリケーションでは、基準電圧ＶＲＥＦは、供給電圧が基準電圧に基づいて調節される電圧調節用などの多数のアプリケーションで使用される。
【０００４】
[0004]  生成されたバンドギャップ基準電圧は、電圧のソースがゼロ（０）度ケルビンにおけるシリコンの１．２２ｅＶバンドギャップに基づいているので、通常約１．２ボルトである。バンドギャップ基準電圧ＶＲＥＦが約１．２ボルトであると、バンドギャップ基準電圧ソースは、例えば、バンドギャップ基準電圧にバイアスをかけるために使用される電界効果トランジスタ（ＦＥＴ）の２００ミリボルト（ｍＶ）のドレイン−ソース間電圧Ｖｄに対応する（accommodate）１．４ボルトの供給電圧などの１．２ボルトよりも大きい供給電圧を要求する。
【０００５】
[0005]  現在は、ＩＣで使用されるＦＥＴのサイズの継続的削減および消費電力を低減させる更なる必要性により、多くの回路が１．２ボルトのバンドギャップ電圧以下の供給電圧で動作する。そのような必要性に応じて、バンドギャップ基準電圧ソースは、１．２ボルト以下の供給電圧で動作するように設計されている。
【発明の概要】
【０００６】
[0006]  以下に、１つまたは複数の実施形態の基本的な理解を提供するために、そのような実施形態の簡略化された概要を提示する。この概要は、企図されるすべての実施形態の広範な概観ではなく、すべての実施形態の主要または重要な要素を特定するようにも、任意またはすべての実施形態の範囲を定めるようにも意図されない。その唯一の目的は、後に提示されるより詳細な説明への前置きとして、簡略化された形式で１つまたは複数の実施形態のいくつかの概念を提示することである。
【０００７】
[0007]  本開示の一態様は、温度補償基準電圧を生成するように構成された装置に関する。装置は、抵抗器の第１および第２のセットと；１つまたは複数の抵抗器の第１のセットを通して第１の温度補償電流を生成するように構成された電流ジェネレータと、ここにおいて、第１の電圧は、第１の温度補償電流に基づいて１つまたは複数の抵抗器の第１のセットの両端に生成される；１つまたは複数の抵抗器の第２のセットの両端に第２の電圧を生成するように構成された制御回路と、ここにおいて、第２の電圧は、第１の電圧に基づき、および、ここにおいて、第２の温度補償電流は、第２の電圧に基づいて抵抗器の第２のセットを通して生成される；および、第２の温度補償電流が流れる１つまたは複数の抵抗器の第３のセットと、ここにおいて、温度補償基準電圧は、第２の温度補償電流に基づいて１つまたは複数の抵抗器の第３のセットの両端に生成される、を含む。
【０００８】
[0008]  本開示の別の態様は、温度補償基準電圧を生成するための方法に関する。方法は、１つまたは複数の抵抗器の第１のセットを通して第１の温度補償電流を生成することと、ここにおいて、第１の電圧は、第１の温度補償電流に基づいて１つまたは複数の抵抗器の第１のセットの両端に生成される；１つまたは複数の抵抗器の第２のセットの両端に第２の電圧を生成することと、ここにおいて、第２の電圧は、第１の電圧に基づき、および、ここにおいて、第２の温度補償電流は、第２の電圧に基づいて抵抗器の第２のセットを通して生成される；および、１つまたは複数の抵抗器の第３のセットを通して第２の温度補償電流を適用することと、ここにおいて、温度補償基準電圧は、１つまたは複数の抵抗器の第３のセットの両端に生成される、を含む。
【０００９】
[0009]  本開示の別の態様は、温度補償基準電圧を生成するように構成された装置に関する。装置は、１つまたは複数の抵抗器の第１のセットを通して第１の温度補償電流を生成するための手段と、ここにおいて、第１の電圧は、第１の温度補償電流に基づいて１つまたは複数の抵抗器の第１のセットの両端に生成される；１つまたは複数の抵抗器の第２のセットの両端に第２の電圧を生成するための手段と、ここにおいて、第２の電圧は、第１の電圧に基づき、および、ここにおいて、第２の温度補償電流は、第２の電圧に基づいて抵抗器の第２のセットを通して生成される；および、１つまたは複数の抵抗器の第３のセットを通して第２の温度補償電流を適用するための手段と、ここにおいて、温度補償基準電圧は、１つまたは複数の抵抗器の第３のセットの両端に生成される、を備える。
【００１０】
[0010]  前述の目的および関連する目的の達成のために、１つまたは複数の実施形態が、以下に十分に説明され、かつ特許請求の範囲において具体的に指し示される特徴を含む。
下記の説明および付属の図面は、１つまたは複数の実施形態のある特定の例示的な態様を詳細に述べる。しかしながら、これらの態様は、様々な実施形態の原理が用いられ得る様々な手法のごく一部を示すものであり、この記述実施形態は、そのようなすべての態様およびそれらの同等物を含むことが意図されている。
【図面の簡単な説明】
【００１１】
【図１】[0011]  図１は、本開示の一態様にしたがって温度補償基準電圧を生成するための実例的な装置の回路図を例示する。
【図２】[0012]  図２は、本開示の別の態様にしたがって温度補償基準電圧を生成するための別の実例的な装置の回路図を例示する。
【図３】[0013]  図３は、本開示の別の態様にしたがって温度補償基準電圧を生成するためのさらに別の実例的な装置の回路図を例示する。
【図４】[0014]  図４は、本開示の別の態様にしたがって温度補償基準電圧を生成するためのさらに別の実例的な装置の回路図を例示する。
【図５】[0015]  図５は、本開示の別の態様にしたがって温度補償基準電圧を生成する実例的な方法のフロー図を例示する。
【発明の詳細な説明】
【００１２】
[0016]  添付の図面に関連して以下に示される詳細な説明は、様々な構成の説明として意図され、本明細書で説明される概念が実施され得る唯一の構成を表すようには意図されない。詳細な説明は、様々な概念の完全な理解を提供することを目的とした特定の詳細を含む。しかしながら、これらの概念がこれらの特定の詳細なしに実施され得ることは、当業者にとって明らかであろう。いくつかの事例では、周知の構造およびコンポーネントが、このような概念を曖昧にすることを避けるために、ブロック図形式で示される。
【００１３】
[0017]  図１は、本開示の一態様にしたがって温度補償基準電圧ＶＲＥＦを生成するための実例的な装置１００の回路図を例示する。
【００１４】
[0018]  装置１００は、絶対温度に相補的である（ＣＴＡＴ：a complementary to absolute temperature）電流ＩＣＴＡＴ（例えば、負の温度係数の電流）を生成するためのサブ回路１１０を含む。サブ回路１１０は、電界効果トランジスタ（ＦＥＴ）Ｍ１、抵抗器Ｒ４、およびダイオードＤ１を含む。ｐチャネル金属酸化膜半導体（ＰＭＯＳ）ＦＥＴで実現され得る、ＦＥＴ Ｍ１は、第１の電圧レール（例えば、Ｖｄｄ）と第２の電圧レール（例えば、接地）との間の抵抗器Ｒ４およびダイオードＤ１の並列結合と直列に結合される。電流ソースとしてサービス提供しているＦＥＴ Ｍ１は、抵抗器Ｒ４とダイオードＤ１との間で分かれる電流Ｉ１を生成するように構成される。ダイオードＤ１の両端に形成される電圧ＶＡは、負の温度係数、例えば、ＣＴＡＴ電圧を有する。電圧ＶＡはまた、抵抗器Ｒ４の両端にかかっている。よって、ＩＣＴＡＴ電流は、抵抗器Ｒ４を通して形成される。
【００１５】
[0019]  装置１００は、絶対温度に比例する（ＰＴＡＴ：a proportional to absolute temperature）電流を生成するためのサブ回路１２０を含む。サブ回路１２０は、抵抗器Ｒ５およびＲ６、Ｎ個の並列ダイオードＤ２１からＤ２Ｎまでのダイオードバンク１２５、演算増幅器（Ｏｐ Ａｍｐ）１３０、およびＦＥＴ Ｍ２を含む。ＦＥＴ Ｍ２、抵抗器Ｒ５、およびダイオードバンク１２５は、Ｖｄｄと接地との間で直列に結合されている。ＰＭＯＳ ＦＥＴで実現され得る、ＦＥＴ Ｍ２もまた、Ｖｄｄと接地との間の抵抗器Ｒ６と直列に結合されている。Ｏｐ Ａｍｐ１３０は、ダイオードＤ１の両端の電圧ＶＡを受け取るように構成された負の入力端子と、抵抗器Ｒ５とダイオードバンク１２５の直列接続の両端の電圧ＶＢを受け取るように構成された正の入力端子と、ＦＥＴ Ｍ１およびＭ２のゲートに結合された出力端子とを含む。
【００１６】
[0020]  負のフィードバック制御を通して、Ｏｐ Ａｍｐ１３０は、それらのそれぞれのゲート電圧を介してＦＥＴ Ｍ１およびＭ２を通った電流Ｉ１およびＩ２を制御するので、電圧ＶＢは、電圧ＶＡに基づく（例えば、実質的に互いに等しい、ＶＢ＝ＶＡ）。ＦＥＴ Ｍ１およびＭ２は同じ大きさであり、また、電流ミラーを形成するようそれらのゲートを互いに結合するように構成されているので、電流Ｉ１およびＩ２もまた、実質的に同じである。電圧ＶＡおよびＶＢは同じであり、抵抗器Ｒ４およびＲ６は実質的に同じ抵抗を有するように構成されているので、抵抗器Ｒ６を通った電流もまた、ＩＣＴＡＴ電流であり、例えば、抵抗器Ｒ４を通った電流ＩＣＴＡＴと実質的に同じである。
【００１７】
[0021]  よって、ダイオードＤ１を通った電流は、ダイオードバンク１２５のＮ個の並列ダイオードＤ２１からＤ２Ｎまでを通った合成電流と実質的に同じである。ダイオードバンク１２５のダイオードＤ２１およびＤ２Ｎは、それぞれダイオードＤ１と実質的に同じとなるように構成される。よって、ダイオードＤ１を通った同じ電流はダイオードバンク１２５のＮ個のダイオードにわたって分割されるので、ダイオードバンク１２５のダイオードの各々を通った電流密度は、ダイオードＤ１を通った電流密度のＮ分の一の少なさ（a factor of N less than）である。電流密度の差により、ダイオードバンク１２５は、ダイオードＤ１の両端のＣＴＡＴ電圧とは異なるＣＴＡＴ電圧を生成する。結果的に、電圧は、正の温度係数（例えば、ＰＴＡＴ電圧）を有する抵抗器Ｒ５の両端に生成される。これは、抵抗器Ｒ５を通る電流ＩＰＴＡＴを生成する。
【００１８】
[0022]  ＦＥＴ Ｍ２によって生成された電流Ｉ２は、電流ＩＰＴＡＴおよびＩＣＴＡＴの組み合わせ（例えば、合計）である。よって、Ｒ４、Ｒ５、およびＲ６の抵抗の適切な選択によって、電流Ｉ２は、温度の規定の範囲にわたってほぼ一定となるように構成され得る。
【００１９】
[0023]  装置１００は、さらに、Ｍ２を通る温度補償電流Ｉ２に基づいて温度補償基準電圧ＶＲＥＦを生成するように構成されたサブ回路１４０を含む。サブ回路１４０は、ＦＥＴ Ｍ３および抵抗器Ｒ１を含む。温度補償電流１２は、温度補償電流Ｉ３を形成するためにＦＥＴ Ｍ２およびＭ３の電流ミラー構成を介してミラーリングされる（例えば、ＦＥＴは、実質的に同じ大きさおよび同じゲート―ソース間電圧Ｖｇを有するように構成される）。ＰＭＯＳ ＦＥＴでも実現され得る、ＦＥＴ Ｍ３は、Ｖｄｄと接地との間の抵抗器Ｒ７と直列に結合され、それは、温度補償基準電圧ＶＲＥＦを形成するために抵抗器Ｒ７を流れている温度補償電流Ｉ３をもたらす。
【００２０】
[0024]  よって、装置１００が適切に動作するために、電流ソースＭ１、Ｍ２、およびＭ３によって生成された電流Ｉ１、Ｉ２、およびＩ２は、実質的に同じであるべきである。しかしながら、比較的低い供給電圧Ｖｄｄ（例えば、サブ(sub)１Ｖ）により、ＦＥＴ Ｍ１およびＭ２のドレイン−ソース間電圧Ｖｄは、温度降下に伴い増加する電圧ＶＡおよびＶＢに起因して相対的に小さくなる場合がある。そのような場合では、ＦＥＴ Ｍ１およびＭ２のＶｄｓはＦＥＴ Ｍ３のＶｄｓよりも著しく小さい場合があり、よって、ＦＥＴ Ｍ１およびＭ２は、ＦＥＴ Ｍ３の出力インピーダンスとは異なる出力インピーダンスを有し得る。これは、電流Ｉ３と電流Ｉ１およびＩ２との間の電流ミスマッチを引き起こし、それは、基準電圧ＶＲＥＦの誤差を引き起こす。
【００２１】
[0025]  電流Ｉ１、Ｉ２、およびＩ３の間の更なるミスマッチは、プロセス変動によるＦＥＴ Ｍ１、Ｍ２、およびＭ３におけるミスマッチによって引き起こされる可能性がある。
【００２２】
[0026]  図２は、本開示の別の態様にしたがって温度補償基準電圧ＶＲＥＦを生成するための別の実例的な装置２００の回路図を例示する。装置２００は、異なるドレイン−ソース間電圧Ｖｄを有するＦＥＴ Ｍ１、Ｍ２、およびＭ３、よって、電流Ｉ１、Ｉ２、およびＩ３の間の電流ミスマッチを引き起こす異なる出力インピーダンスに関連する問題に対処するように構成される。装置２００は、装置１００のそれと同様であるが、電流ソースＦＥＴ Ｍ１、Ｍ２、およびＭ３の両端の電圧が実質的に同じであることを確実にするように更なる制御回路を有する修正された基準電圧ＶＲＥＦ生成サブ回路２４０を含む。
【００２３】
[0027]  具体的には、ＦＥＴ Ｍ３および抵抗器Ｒ７に加えて、サブ回路２４０は、Ｏｐ Ａｍｐ２４５およびＦＥＴ Ｍ４を含む。Ｏｐ Ａｍｐ２４５は、電圧ＶＢを受け取るように構成された正の入力と、ＦＥＴ Ｍ３のドレインに結合された負の入力と、ＦＥＴ Ｍ４のゲートに結合された出力とを含む。ＰＭＯＳ ＦＥＴで実現され得る、ＦＥＴ Ｍ４は、ＦＥＴ Ｍ３と抵抗器Ｒ７との間に結合される。基準電圧ＶＲＥＦは、ＦＥＴ Ｍ４のドレインにおいて生成される。
【００２４】
[0028]  負のフィードバックにより、Ｏｐ Ａｍｐ２４５は、電圧ＶＣが電圧ＶＢと実質的に同じであるように、ＦＥＴ Ｍ４のゲートを制御する。よって、電流ソースＦＥＴ Ｍ１、Ｍ２、およびＭ３の両端の電圧は、実質的に同じである。
【００２５】
[0029]  これは図１で示された装置１００に対する改善であるが、電流ソースＦＥＴ Ｍ１、Ｍ２、およびＭ３の間のミスマッチにより、依然として基準電圧ＶＲＥＦの誤差がある。すなわち、たとえＦＥＴ Ｍ１、Ｍ２、およびＭ３の両端の電圧がＯｐ Ａｍｐ１３０および２４５およびＦＥＴ Ｍ４によって提供された負のフィードバック制御を通して実質的に同じものにされたとしても、ＦＥＴ Ｍ１、Ｍ２、およびＭ３をそれぞれ通る電流Ｉ１、Ｉ２、およびＩ２は、プロセス変動によって生じるそれらのトランスコンダクタンス利得の差に起因して異なる可能性がある。これは異なる電流Ｉ１、Ｉ２、およびＩ３を生じさせ、それは、基準電圧ＶＲＥＦの誤差を引き起こす。この誤差は、供給電圧Ｖｄｄが低減されるとより多く見られるようになる（becomes more prevalent）。
【００２６】
[0030]  図３は、本開示の別の態様にしたがって温度補償基準電圧ＶＲＥＦを生成するためのさらに別の実例的な装置３００の回路図を例示する。装置３００の裏にある概念は、抵抗器がＦＥＴよりも安定し得るという事実から生じるので、ＦＥＴと比べて抵抗器間のより良いマッチングを得ることができる。従って、装置３００の裏にある概念は、電流ソースＭ１、Ｍ２、およびＭ３をそれぞれの抵抗器Ｒ１、Ｒ２、およびＲ３（実質的に等しい抵抗を有する）と置き換えることと、抵抗器Ｒ１、Ｒ２、およびＲ３の両端に実質的に同じ電圧を印加するためにＯｐ Ａｍｐ１３０および２４５を使用して負のフィードバック制御を適用することである。これは、抵抗器Ｒ１、Ｒ２、およびＲ３を通してそれぞれ生成された電流Ｉ１、Ｉ２、およびＩ３が実質的に同じであることを確実にし、それは、基準電圧ＶＲＥＦの誤差の大幅な低下をもたらす。
【００２７】
[0031]  具体的に、装置３００は、ＩＣＴＡＴ電流を生成するように構成されたサブ回路３１０と、ＩＰＴＡＴ電流を生成するように構成されたサブ回路３２０と、温度補償基準電圧ＶＲＥＦを生成するように構成されたサブ回路３４０とを含む。サブ回路３１０、３２０、および３４０は、それぞれ装置２００のサブ回路１１０、１２０、および２４０と類似しているが、抵抗器Ｒ１、Ｒ２、およびＲ３がそれぞれ電流ソースＦＥＴ Ｍ１、Ｍ２、およびＭ３に置き換えられるという点で異なる。加えて、装置３００は、供給電圧レールＶｄｄと抵抗器Ｒ１、Ｒ２、およびＲ３との間で結合された、ＰＭＯＳ ＦＥＴで実現され得る、ＦＥＴ Ｍ１０をさらに含む。Ｏｐ Ａｍｐ１３０の出力は、抵抗器Ｒ１、Ｒ２、およびＲ２に共通しているノードにおいて電圧ＶＳＢを制御するためにＦＥＴ Ｍ１０のゲートに結合される。これは、一点バイアシング(single-point biasing)と呼ばれ、ここで、負のフィードバックが単一のノードでバイアス電圧（例えば、ＶＳＢ）に作用する。
【００２８】
[0032]  従って、Ｏｐ Ａｍｐ１３０によって提供される負のフィードバック制御は、電圧ＶＡおよびＶＢが実質的に同じになるように強いる。よって、抵抗器Ｒ１およびＲ２の両端の電圧降下は、互いに等しい（ＶＡ＝ＶＢなのでＶＳＢ−ＶＡ＝ＶＳＢ−ＶＢ）。同様に、Ｏｐ Ａｍｐ２４５によって生成される負のフィードバック制御は、電圧ＶＢおよびＶＣが実質的に同じになるように強いる。よって、抵抗器Ｒ２およびＲ３の両端の電圧降下は、互いに等しい（ＶＢ＝ＶＣなのでＶＳＢ−ＶＢ＝ＶＳＢ−ＶＣ）。
【００２９】
[0033]  抵抗器Ｒ１、Ｒ２、およびＲ３の両端の電圧は実質的に同じであり、抵抗器Ｒ１、Ｒ２、およびＲ３は実質的に同じ抵抗を有するように製造され得るので、温度補償電流Ｉ１、Ｉ２、およびＩ３は、実質的に同じである。これは、基準電圧ＶＲＥＦを生成する際の誤差の大幅な低下をもたらす。
【００３０】
[0034]  図４は、本開示の別の態様にしたがって温度補償基準電圧ＶＲＥＦを生成するためのさらに別の実例的な装置４００の回路図を例示する。装置４００は、基準電圧ソース３００のより詳細な実現の一例であり得る。装置４００は、ＩＣＴＡＴ電流を生成するように構成されたサブ回路４１０と、ＩＰＴＡＴ電流を生成するように構成されたサブ回路４２０と、温度補償基準電圧ＶＲＥＦを生成するように構成されたサブ回路４４０を含む。以下に記載するようにいくつかの違いはあるが、サブ回路４１０、４２０、および４４０は、それぞれ装置３００のサブ回路３１０、３２０、および３４０と類似している。装置４００の残りの回路、すなわち、Ｏｐ Ａｍｐ１３０と２４５およびＦＥＴ Ｍ１０は、装置３００のそれと実質的に同じである。
【００３１】
[0035]  装置４００と３００の違いは以下の通りである：（１）抵抗器Ｒ１は、直列結合された抵抗器Ｒ１１およびＲ１２に取って代わられる；（２）抵抗器Ｒ２は、直列結合された抵抗器Ｒ２１およびＲ２２に取って代わられる；（３）抵抗器Ｒ３は、直列結合された抵抗器Ｒ３１およびＲ３２に取って代わられる；（４）抵抗器Ｒ４は、直列結合された抵抗器Ｒ４１−Ｒ４８に取って代わられる；（５）抵抗器Ｒ５は、互いに並列に結合される直列結合された抵抗器Ｒ５１−Ｒ５２およびＲ５３−Ｒ５４のペアに取って代わられる；（６）抵抗器Ｒ６は、直列結合された抵抗器Ｒ６１−Ｒ６８に取って代わられる；（７）抵抗器Ｒ７は、直列結合された抵抗器Ｒ７１−Ｒ７４に取って代わられる；（８）ダイオードＤ１は、ダイオード接続バイポーラトランジスタＱ１に置き換えられる；および（９）並列ダイオードＤ２１−Ｄ２Ｎのダイオードバンク１２５は、並列ダイオード接続バイポーラトランジスタＱ２１−Ｑ２Ｎのダイオードバンク４２５に取って代わられる。
【００３２】
[0036]  装置４００の動作の原理は、装置３００のそれと本質的に同じである。装置３００の単一の抵抗器の代わりに装置４００の複数の抵抗器という理由は、２つの要素から成る：（１）プロセス要求（例えば、抵抗器の長さ対幅の比の制限）により、複数の抵抗器（各々がプロセス要求に準拠している）が所望の抵抗を得るために直列または並列に接続される必要があり得る、および（２）複数の抵抗器は、抵抗器の各セットの全抵抗をより良好に制御するためにプロセス変動が統計的に平均化されることを可能にする。各単一の抵抗器を置き換える複数の抵抗器の数および／または組み合わせが、他の実現では変動し得ることに留意すべきである。当業者には、本明細書で開示された概念が図４に例示された特定の実現に限定されないことは明らかであるべきである。
【００３３】
[0037]  図５は、本開示の別の態様にしたがって温度補償基準電圧ＶＲＥＦを生成する実例的な方法５００のフロー図を例示する。方法５００は、１つまたは複数の抵抗器の第１のセットを通して第１の温度補償電流を生成することを含み、ここにおいて、第１の電圧は、第１の温度補償電流に基づいて１つまたは複数の抵抗器の第１のセットの両端に生成される（ブロック５０２）。
【００３４】
[0038]  図３−４を参照して、電気回路を含む第１の温度補償電流Ｉ２を生成するための手段の例は、（１）抵抗器Ｒ１（またはＲ１１−Ｒ１２）、Ｒ２（またはＲ２１−２２）、Ｒ４（またはＲ４１−Ｒ４８）、Ｒ５（またはＲ５１−Ｒ５４）、およびＲ６（Ｒ６１−Ｒ６８）；（２）ダイオードＤ１またはダイオード接続トランジスタＱ１；（３）並列に結合されたダイオードＤ２１−Ｄ２Ｎのダイオードバンク１２５またはダイオード接続トランジスタＱ２１−Ｑ２Ｎのダイオードバンク４２５；および（４）Ｏｐ Ａｍｐ１３０およびトランジスタ（例えば、ＦＥＴ）Ｍ１０を含む制御回路、を有する回路を含む。第１の温度補償電流Ｉ２は、１つまたは複数の抵抗器Ｒ２またはＲ２１−Ｒ２２の第１のセットを流れ、ここにおいて、第１の電圧（ＶＳＢ−ＶＢ）は、第１の温度補償電流Ｉ２に基づいて１つまたは複数の抵抗器Ｒ２またはＲ２１−Ｒ２２の第１のセットの両端に生成される。
【００３５】
[0039]  方法５００は、１つまたは複数の抵抗器の第２のセットの両端に第２の電圧を生成することを含み、ここにおいて、第２の電圧は、第１の電圧に基づき、第２の温度補償電流は、第２の電圧に基づいて抵抗器の第２のセットを通して生成される（ブロック５０４）。
【００３６】
[0040]  図３−４を参照して、第２の電圧を生成するための手段の例は、Ｏｐ Ａｍｐ２４５およびトランジスタ（例えば、ＦＥＴ）Ｍ４を含む。よって、第２の電圧（ＶＳＢ−ＶＣ）は、１つまたは複数の抵抗器Ｒ３またはＲ３１−Ｒ３２の第２のセットの両端に生成され、ここにおいて、第２の電圧（ＶＳＢ−ＶＣ）は、（例えば、実質的に等しい）第１の電圧（ＶＳＢ−ＶＢ）に基づき、および、ここにおいて、第２の温度補償電流Ｉ３は、第２の電圧（ＶＳＢ−ＶＣ）に基づいて抵抗器Ｒ３またはＲ３１−Ｒ３２の第２のセットを通して生成される。
【００３７】
[0041]  方法５００は、１つまたは複数の抵抗器の第３のセットを通して第２の電流を適用することを含み、ここにおいて、温度補償基準電圧は、１つまたは複数の抵抗器の第３のセットの両端に生成される（ブロック５０６）。
【００３８】
[0042]  図３−４を参照して、１つまたは複数の抵抗器の第３のセットを通して第２の電流を適用するための手段の例は、抵抗器Ｒ３またはＲ３１−Ｒ３２、ＦＥＴ Ｍ４、および抵抗器Ｒ７またはＲ７１−Ｒ７４の直列接続を含む。よって、第２の電流Ｉ３は、１つまたは複数の抵抗器Ｒ７またはＲ７１−Ｒ７４の第３のセットの両端に温度補償基準電圧ＶＲＥＦを生成するために１つまたは複数の抵抗器Ｒ７またはＲ７１−Ｒ７４の第３のセットを通して適用される。
【００３９】
[0043]  本開示の先の説明は、いかなる当業者も本開示を遂行または使用することができるように提供したものである。本開示への様々な修正は、当業者には容易に明らかとなり、本明細書で定義した一般原理は、本開示の範囲または趣旨から逸脱することなく、他の変形形態に適用され得る。したがって、本開示は、本明細書に説明された例に限定されるようには意図されず、本明細書に開示された原理および新規な特徴と一致する最も広い範囲を与えられることとなる。
以下に本願の出願当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］  装置であって、
１つまたは複数の抵抗器の第１のセットと、
１つまたは複数の抵抗器の第２のセットと、
１つまたは複数の抵抗器の前記第１のセットを通して第１の温度補償電流を生成するように構成された電流ジェネレータと、ここにおいて、第１の電圧は、前記第１の温度補償電流に基づいて１つまたは複数の抵抗器の前記第１のセットの両端に生成される、
１つまたは複数の抵抗器の前記第２のセットの両端に第２の電圧を生成するように構成された第１の制御回路と、ここにおいて、前記第２の電圧は、前記第１の電圧に基づき、および、ここにおいて、第２の温度補償電流は、前記第２の電圧に基づいて抵抗器の前記第２のセットを通して生成される、および、
前記第２の温度補償電流が流れる１つまたは複数の抵抗器の第３のセットと、ここにおいて、温度補償基準電圧は、前記第２の温度補償電流に基づいて１つまたは複数の抵抗器の前記第３のセットの両端に生成される、
を備える、装置。
［Ｃ２］  前記電流ジェネレータは、
絶対温度に相補的である（ＣＴＡＴ）電流を生成するように構成されたＣＴＡＴ電流ジェネレータと、および、
絶対温度に比例する（ＰＴＡＴ）電流を生成するように構成されたＰＴＡＴ電流ジェネレータとを備え、ここにおいて、前記第１の温度補償電流は、前記ＣＴＡＴ電流および前記ＰＴＡＴ電流の組み合わせを備える、Ｃ１に記載の装置。
［Ｃ３］  前記ＣＴＡＴ電流ジェネレータは、
第１のＣＴＡＴ電圧を生成するように構成された第１のデバイスと、
１つまたは複数の抵抗器の第４のセットとを備え、ここにおいて、前記第１のＣＴＡＴ電圧は、前記ＣＴＡＴ電流を生成するために１つまたは複数の抵抗器の前記第４のセットの両端に印加される、Ｃ２に記載の装置。
［Ｃ４］  前記第１のデバイスは、ダイオードまたはダイオード接続トランジスタを備える、Ｃ３に記載の装置。
［Ｃ５］  前記ＰＴＡＴ電流ジェネレータは、
第２のＣＴＡＴ電圧を生成するように構成された第２のデバイスと、および、
第３の電圧と前記第２のＣＴＡＴ電圧との差に基づいてＰＴＡＴ電圧をそれにわたって受け取るように構成された１つまたは複数の抵抗器の第５のセットとを備え、ここにおいて、前記第３の電圧は、前記第１のＣＴＡＴ電圧に基づく、Ｃ３に記載の装置。
［Ｃ６］  前記第２のデバイスは、並列に結合された複数のダイオードまたは並列に結合された複数のダイオード接続トランジスタを備える、Ｃ５に記載の装置。
［Ｃ７］  前記電流ジェネレータは、前記第１のＣＴＡＴ電圧に基づいて前記第３の電圧を生成するように構成された第２の制御回路をさらに備える、Ｃ５に記載の装置。
［Ｃ８］  前記第２の制御回路は、
前記第１のＣＴＡＴ電圧を受け取るように構成された第１の入力と、
前記第３の電圧を受け取るように構成された第２の入力と、
前記第１のＣＴＡＴ電圧および前記第３の電圧に基づいて制御信号を生成するように構成された出力と
を備える、第１の演算増幅器と、
前記制御信号を受け取るように構成された制御端子を含む第１のトランジスタと、ここにおいて、前記第１のトランジスタは、第１の電圧レールと第１のノードとの間に結合される、および、
前記第１の演算増幅器の前記第１の入力と前記第１のノードとの間に結合された１つまたは複数の抵抗器の第６のセットとを備え、
ここにおいて、１つまたは複数の抵抗器の前記第１のセットは、前記第１の演算増幅器の前記第２の入力と前記第１のノードとの間に結合され、
ここにおいて、１つまたは複数の抵抗器の第７のセットは、前記第１の演算増幅器の前記第２の入力と第２の電圧レールとの間に結合される、Ｃ７に記載の装置。
［Ｃ９］  前記第１の制御回路は、
抵抗器の前記第２のセットと抵抗器の前記第３のセットとの間に結合された第２のトランジスタと、および、
前記第１の演算増幅器の前記第２の入力に結合された第１の入力と、抵抗器の前記第２のセットと前記第２のトランジスタとの間の第２のノードに結合された第２の入力と、前記第２のトランジスタの制御端子に結合された出力とを含む第２の演算増幅器と
を備える、Ｃ８に記載の装置。
［Ｃ１０］  前記第１の制御回路は、
抵抗器の前記第２のセットと抵抗器の前記第３のセットとの間に結合されたトランジスタと、および、
抵抗器の前記第１のセットに結合された第１の入力と、抵抗器の前記第２のセットと前記トランジスタとの間の第２のノードに結合された第２の入力と、および、前記トランジスタの制御端子に結合された出力とを含む演算増幅器と
を備える、Ｃ１に記載の装置。
［Ｃ１１］  方法であって、
１つまたは複数の抵抗器の第１のセットを通して第１の温度補償電流を生成することと、ここにおいて、第１の電圧は、前記第１の温度補償電流に基づいて１つまたは複数の抵抗器の前記第１のセットの両端に生成される、
１つまたは複数の抵抗器の第２のセットの両端に第２の電圧を生成することと、ここにおいて、前記第２の電圧は、前記第１の電圧に基づき、および、ここにおいて、第２の温度補償電流は、前記第２の電圧に基づいて抵抗器の前記第２のセットを通して生成される、および、
１つまたは複数の抵抗器の第３のセットを通して前記第２の温度補償電流を適用することと、ここにおいて、温度補償基準電圧は、前記第２の温度補償電流に基づいて１つまたは複数の抵抗器の前記第３のセットの両端に生成される、
を備える、方法。
［Ｃ１２］  前記第１の温度補償電流を生成することは、
絶対温度に相補的である（ＣＴＡＴ）電流を生成することと、
絶対温度に比例する（ＰＴＡＴ）電流を生成することと、および、
前記第１の温度補償電流を生成するために前記ＣＴＡＴ電流と前記ＰＴＡＴ電流を組み合わせることと
を備える、Ｃ１１に記載の方法。
［Ｃ１３］  前記ＣＴＡＴ電流を生成することは、
第１のＣＴＡＴ電圧を生成することと、および、
前記ＣＴＡＴ電流を生成するために１つまたは複数の抵抗器の第４のセットの両端に前記第１のＣＴＡＴ電圧を印加することと
を備える、Ｃ１２に記載の方法。
［Ｃ１４］  前記第１のＣＴＡＴ電圧を前記生成することは、ダイオードまたはダイオード接続トランジスタにバイアスをかけること(biasing)を備える、Ｃ１３に記載の方法。
［Ｃ１５］  前記ＰＴＡＴ電流を生成することは、
第２のＣＴＡＴ電圧を生成することと、
前記第１のＣＴＡＴ電圧に基づいて第３の電圧を生成することと、および、
前記ＰＴＡＴを生成するために１つまたは複数の抵抗器の第５のセットの両端に第４の電圧を印加することとを備え、ここにおいて、前記第４の電圧は、前記第３の電圧と前記第２のＣＴＡＴ電圧との差に基づく、Ｃ１３に記載の方法。
［Ｃ１６］  前記第２のＣＴＡＴ電圧を生成することは、並列に結合された複数のダイオードまたは並列に結合された複数のダイオード接続トランジスタにバイアスをかけることを備える、Ｃ１５に記載の方法。
［Ｃ１７］  前記第１のＣＴＡＴ電圧に基づくように前記第３の電圧を構成するための制御信号を生成することをさらに備える、Ｃ１５に記載の方法。
［Ｃ１８］  前記制御信号に基づいてバイアス電圧を形成することと、ここにおいて、前記第１の電圧は、前記バイアス電圧と前記第３の電圧との差に基づく、
抵抗器の第６のセットの両端に第４の電圧を印加することと、ここにおいて、前記第４の電圧は、前記バイアス電圧と前記第１のＣＴＡＴ電圧との差に基づく、および、
抵抗器の第７のセットの両端に第５の電圧を印加することと、ここにおいて、前記第５の電圧は、前記第３の電圧と供給レール電圧との差に基づく、
をさらに備える、Ｃ１７に記載の方法。
［Ｃ１９］  前記第２の電圧を生成することは、
前記第３の電圧に基づいて第６の電圧を生成することを備え、ここにおいて、前記第２の電圧は、前記バイアス電圧と前記第６の電圧との差に基づく、Ｃ１８に記載の方法。
［Ｃ２０］  前記第２の電圧を生成することは、
抵抗器の前記第１および第２のセットの両方のそれぞれの第１の端部に印加されるバイアス電圧を生成することと、および、
抵抗器の前記第１のセットの第２の端部における第４の電圧に基づいて抵抗器の前記第２のセットの第２の端部における第３の電圧を生成することとを備え、ここにおいて、前記第２の電圧は、前記バイアス電圧と前記第３の電圧との差に基づく、Ｃ１１に記載の方法。
［Ｃ２１］  装置であって、
１つまたは複数の抵抗器の第１のセットを通して第１の温度補償電流を生成するための手段と、ここにおいて、第１の電圧は、前記第１の温度補償電流に基づいて１つまたは複数の抵抗器の前記第１のセットの両端に生成される、
１つまたは複数の抵抗器の第２のセットの両端に第２の電圧を生成するための手段と、ここにおいて、前記第２の電圧は、前記第１の電圧に基づき、および、ここにおいて、第２の温度補償電流は、前記第２の電圧に基づいて抵抗器の前記第２のセットを通して生成される、および、
１つまたは複数の抵抗器の第３のセットを通して前記第２の温度補償電流を適用するための手段と、ここにおいて、温度補償基準電圧は、前記第２の温度補償電流に基づいて１つまたは複数の抵抗器の前記第３のセットの両端に生成される、
を備える、装置。
［Ｃ２２］  前記第１の温度補償電流を生成することは、
絶対温度に相補的である（ＣＴＡＴ）電流を生成するための手段と、
絶対温度に比例する（ＰＴＡＴ）電流を生成するための手段と、および、
前記第１の温度補償電流を生成するために前記ＣＴＡＴ電流と前記ＰＴＡＴ電流を組み合わせるための手段と
を備える、Ｃ２１に記載の装置。
［Ｃ２３］  前記ＣＴＡＴ電流を生成するための前記手段は、
第１のＣＴＡＴ電圧を生成するための手段と、および、
前記ＣＴＡＴ電流を生成するために１つまたは複数の抵抗器の第４のセットの両端に前記第１のＣＴＡＴ電圧を印加するための手段と
を備える、Ｃ２２に記載の装置。
［Ｃ２４］  前記第１のＣＴＡＴ電圧を生成するための前記手段は、ダイオードまたはダイオード接続トランジスタにバイアスをかけるための手段を備える、Ｃ２３に記載の装置。
［Ｃ２５］  前記ＰＴＡＴ電流を生成するための前記手段は、
第２のＣＴＡＴ電圧を生成するための手段と、
前記第１のＣＴＡＴ電圧に基づいて第３の電圧を生成するための手段と、および、
前記ＰＴＡＴ電流を生成するために１つまたは複数の抵抗器の第５のセットの両端に第４の電圧を印加するための手段とを備え、ここにおいて、前記第４の電圧は、前記第３の電圧と前記第２のＣＴＡＴ電圧との差に基づく、Ｃ２３に記載の装置。
［Ｃ２６］  前記第２のＣＴＡＴ電圧を生成するための前記手段は、並列に結合された複数のダイオードまたは並列に結合された複数のダイオード接続トランジスタにバイアスをかけるための手段を備える、Ｃ２５に記載の装置。
［Ｃ２７］  前記第１のＣＴＡＴ電圧に基づくように前記第３の電圧を構成するための制御信号を生成するための手段をさらに備える、Ｃ２５に記載の装置。
［Ｃ２８］  前記制御信号に基づいてバイアス電圧を形成するための手段と、ここにおいて、前記第１の電圧は、前記バイアス電圧と前記第３の電圧との差に基づく、
抵抗器の第６のセットの両端に第４の電圧を印加するための手段と、ここにおいて、前記第４の電圧は、前記バイアス電圧と前記第１のＣＴＡＴ電圧との差に基づく、および、  抵抗器の第７のセットの両端に第５の電圧を印加するための手段と、ここにおいて、前記第５の電圧は、前記第３の電圧と供給レール電圧との差に基づく、
をさらに備える、Ｃ２７に記載の装置。
［Ｃ２９］  前記第２の電圧を生成するための前記手段は、
前記第３の電圧に基づいて第６の電圧を生成するための手段を備え、ここにおいて、前記第２の電圧は、前記バイアス電圧と前記第６の電圧との差に基づく、Ｃ２８に記載の装置。
［Ｃ３０］  前記第２の電圧を生成するための前記手段は、
抵抗器の前記第１および第２のセットの両方のそれぞれの第１の端部に印加されるバイアス電圧を生成するための手段と、および、
抵抗器の前記第１のセットの第２の端部における第４の電圧に基づいて抵抗器の前記第２のセットの第２の端部における第３の電圧を生成するための手段とを備え、ここにおいて、前記第２の電圧は、前記バイアス電圧と前記第３の電圧との差に基づく、
を備える、Ｃ２１に記載の装置。
【図１】
0006800979.tif 000002
【図２】
0006800979.tif 000003
【図３】
0006800979.tif 000004
【図４】
0006800979.tif 000005
【図５】
0006800979.tif 000006