(57)【特許請求の範囲】
【請求項１】
一主面に複数の凹部が配された半導体基板と、
前記複数の凹部に配された絶縁体と、を有し、
前記半導体基板は光電変換素子を有し、
前記光電変換素子は、第１導電型の第１半導体領域と、前記第１導電型と反対導電型であり信号電荷と同極性である第２導電型の第２半導体領域と、前記第２半導体領域よりも不純物濃度が高く、少なくともその一部が前記第２半導体領域よりも前記一主面側に配された、前記第２導電型の第３半導体領域と、前記半導体基板の前記一主面側に配され、前記一主面に対する平面視において、前記第３半導体領域を囲む前記第１導電型の第４半導体領域と、を有し、
前記第４半導体領域の不純物濃度は、前記第１半導体領域の不純物濃度よりも高く、
前記一主面に対する平面視において、前記複数の凹部は前記第４半導体領域内に配され、
前記一主面に垂直な第１断面において、前記第３半導体領域を間に挟んで隣り合うように前記複数の凹部のうち第１の凹部及び第２の凹部が配され、
前記第１断面において、前記第１半導体領域は、前記第１の凹部の下に配された第１部分と、前記第２の凹部の下に配された第２部分と、を含み、
前記第１断面において、前記一主面と平行な線に沿って前記第１部分、前記第２半導体領域、及び、前記第２部分がこの順に並ぶように、前記第１部分及び前記第２部分の間に前記第２半導体領域が配され、
前記第１断面において、前記一主面と垂直な線に沿って、前記一主面の側から前記第３半導体領域、前記第２半導体領域、及び、前記第１半導体領域の一部がこの順に並び、
前記第１断面において、前記第２半導体領域は前記第１半導体領域と接しており、
前記第１断面において、前記第１半導体領域の前記第１部分及び前記第２半導体領域により構成されるＰＮ接合部、ならびに、前記第１半導体領域の前記第２部分及び前記第２半導体領域により構成されるＰＮ接合部が、前記第１の凹部の前記第２の凹部の側の端を通り前記主面に垂直な線、及び、前記第２の凹部の前記第１の凹部の側の端を通り前記主面に垂直な線の間に配され、
前記第４半導体領域及び前記第２半導体領域により構成されるＰＮ接合部が、前記第１の凹部の前記第２の凹部の側の端を通り前記主面に垂直な前記線、及び、前記第２の凹部の前記第１の凹部の側の端を通り前記主面に垂直な前記線の間に配され、かつ、前記第１半導体領域の前記第１部分及び前記第２半導体領域により構成される前記ＰＮ接合部、及び、前記第１半導体領域の前記第２部分及び前記第２半導体領域により構成される前記ＰＮ接合部の間に配されていることを特徴とする光電変換装置。
【請求項２】
前記一主面に垂直な、前記第１断面と交差する第２断面において、前記第３半導体領域を間に挟んで隣り合うように前記複数の凹部のうちの第３の凹部及び第４の凹部が配され、
前記第２断面において、前記第３の凹部及び前記第４の凹部の間に前記第２半導体領域が配され、
前記第２断面において、前記第１半導体領域は、前記第３の凹部の下に配された第３部分と、前記第４の凹部の下に配された第４部分と、を含み、
前記第２断面において、前記一主面と平行な線に沿って前記第３部分、前記第２半導体領域、及び、前記第４部分がこの順に並ぶように、前記第３部分及び前記第４部分の間に前記第２半導体領域が配され、
前記第２断面において、前記第１半導体領域の前記第３部分及び第２半導体領域により構成されるＰＮ接合部、ならびに、前記第１半導体領域の前記第４部分及び前記第２半導体領域により構成されるＰＮ接合部が、前記第３の凹部の前記第４の凹部の側の端を通り前記主面に垂直な線、及び、前記第４の凹部の前記第３の凹部の側の端を通り前記主面に垂直な線の間に配されていることを特徴とする請求項１に記載の光電変換装置。
【請求項３】
前記第４半導体領域の下に、前記第２半導体領域の少なくとも一部が配され、
前記半導体基板の前記一主面のうち、前記第３半導体領域が配された面を基準として、前記絶縁体の底の位置が、前記第４半導体領域と前記第２半導体領域前記少なくとも一部とがなすＰＮ接合部の位置より深いことを特徴とする請求項１又は請求項２に記載の光電変換装置。
【請求項４】
前記第４半導体領域の下に、前記第２半導体領域の少なくとも一部が配され、
前記半導体基板の前記一主面のうち、前記第３半導体領域が配された面を基準として、前記絶縁体の底の位置が、前記第４半導体領域と前記第２半導体領域前記少なくとも一部とがなすＰＮ接合部の位置より浅いことを特徴とする請求項１乃至請求項３のいずれか１項に記載の光電変換装置。
【請求項５】
前記一主面に対する前記平面視において、前記第４半導体領域を囲んで配された素子分離部を有し、
前記複数の凹部は、前記素子分離部に囲まれていることを特徴とする請求項１乃至４のいずれか１項に記載の光電変換装置。
【請求項６】
前記一主面に対する平面視において、前記複数の凹部は、前記第１半導体領域と重なることを特徴とする請求項１乃至５のいずれか１項に記載の光電変換装置。
【請求項７】
前記半導体基板上の絶縁膜に設けられた開口に配され、前記第３半導体領域と接する導電体を有する請求項１乃至６のいずれか１項に記載の光電変換装置。
【請求項８】
前記一主面に対する平面視において、前記第３半導体領域は、前記第２半導体領域に囲まれていることを特徴とする請求項１乃至７のいずれか１項に記載の光電変換装置。
【請求項９】
前記一主面に垂直な方向において、
前記第２半導体領域の一部は、前記第１半導体領域と前記第４半導体領域の間にあることを特徴とする請求項１乃至８のいずれか１項に記載の光電変換装置。
【請求項１０】
前記絶縁体は、酸化シリコンからなる請求項１乃至９のいずれか１項に記載の光電変換装置。
【請求項１１】
前記絶縁体は、ＬＯＣＯＳであることを特徴とする請求項１乃至１０のいずれか１項に記載の光電変換装置。
【請求項１２】
前記絶縁体は、前記半導体基板上に形成された層間絶縁膜の一部であることを特徴とする請求項１乃至１１のいずれか１項に記載の光電変換装置。
【請求項１３】
前記第２半導体領域の不純物濃度は、前記第１半導体領域の不純物濃度より高いことを特徴とする請求項１乃至１２のいずれか１項に記載の光電変換装置。
【請求項１４】
前記第４半導体領域の不純物濃度は、前記第２半導体領域の不純物濃度より高いことを特徴とする請求項１乃至５のいずれか１項に記載の光電変換装置。
【請求項１５】
請求項１乃至１４のいずれか１項に記載の光電変換装置を有し、原稿を読み取って画像データを生成する読み取り部と、
前記画像データに基づくデータを処理する処理部と、を備えることを特徴とする画像読み取り装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換装置、及び画像読み取り装置に関する。
【背景技術】
【０００２】
第一導電型半導体領域と第二導電型領域のＰＮ接合で形成されるフォトダイオードを光電変換装置として用いる光電変換装置が知られている。この光電変換装置における光電変換素子の電荷収集効率を上げるために、特許文献１の図１では、収集する電荷と同じ極性の電荷収集領域を広く形成して電荷収集効率を上げる構造が提案されている。また、特許文献２では、光電変換素子の受光面にＬＯＣＯＳ（ＬＯＣａｌ  Ｏｘｉｄｉｚａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）領域を設け、入射光の波長に対しての波（リップル）を低減する構造が提案されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−３１２０３９号公報
【特許文献２】特開２０１１−１２４５２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に記載の、収集する電荷と同じ極性の電荷収集領域が広く形成されている光電変換装置において、特許文献２に記載のようにリップルを低減するためのＬＯＣＯＳ領域を設けることを考える。この場合、ＬＯＣＯＳ領域と電荷収集領域が接触することにより暗電流が増大する。
【課題を解決するための手段】
【０００５】
本願発明の１様態は、一主面に複数の凹部が配された半導体基板と、前記複数の凹部に配された絶縁体と、を有し、前記半導体基板は光電変換素子を有し、前記光電変換素子は、第１導電型の第１半導体領域と、前記第１導電型と反対導電型であり信号電荷と同極性である第２導電型の第２半導体領域と、前記第２半導体領域よりも不純物濃度が高く、少なくともその一部が前記第２半導体領域よりも前記一主面側に配された、前記第２導電型の第３半導体領域と、前記半導体基板の前記一主面側に配され、前記一主面に対する平面視において、前記第３半導体領域を囲む前記第１導電型の第４半導体領域と、を有し、前記第４半導体領域の不純物濃度は、前記第１半導体領域の不純物濃度よりも高く、前記一主面に対する平面視において、前記複数の凹部は前記第４半導体領域内に配され、前記一主面に垂直な第１断面において、前記第３半導体領域を間に挟んで隣り合うように前記複数の凹部のうち第１の凹部及び第２の凹部が配され、前記第１断面において、前記第１半導体領域は、前記第１の凹部の下に配された第１部分と、前記第２の凹部の下に配された第２部分と、を含み、前記第１断面において、前記一主面と平行な線に沿って前記第１部分、前記第２半導体領域、及び、前記第２部分がこの順に並ぶように、前記第１部分及び前記第２部分の間に前記第２半導体領域が配され、前記第１断面において、前記一主面と垂直な線に沿って、前記一主面の側から前記第３半導体領域、前記第２半導体領域、及び、前記第１半導体領域の一部がこの順に並び、前記第１断面において、前記第２半導体領域は前記第１半導体領域と接しており、前記第１断面において、前記第１半導体領域の前記第１部分及び前記第２半導体領域により構成されるＰＮ接合部、ならびに、前記第１半導体領域の前記第２部分及び前記第２半導体領域により構成されるＰＮ接合部が、前記第１の凹部の前記第２の凹部の側の端を通り前記主面に垂直な線、及び、前記第２の凹部の前記第１の凹部の側の端を通り前記主面に垂直な線の間に配され、前記第４半導体領域及び前記第２半導体領域により構成されるＰＮ接合部が、前記第１の凹部の前記第２の凹部の側の端を通り前記主面に垂直な前記線、及び、前記第２の凹部の前記第１の凹部の側の端を通り前記主面に垂直な前記線の間に配され、かつ、前記第１半導体領域の前記第１部分及び前記第２半導体領域により構成される前記ＰＮ接合部、及び、前記第１半導体領域の前記第２部分及び前記第２半導体領域により構成される前記ＰＮ接合部の間に配されている光電変換装置に関する。
【発明の効果】
【０００７】
本発明によれば、暗電流の増大を抑制しつつ、電荷収集効率の向上と出力におけるリップルの低減を両立させることができる。
【図面の簡単な説明】
【０００８】
【図１】図１は実施の形態１に係る光電変換装置の一例の平面図及び断面図
【図２】実施の形態１に係る光電変換装置の一部の一例の断面図
【図３】実施の形態１に係る光電変換装置の一部の回路図
【図４】実施の形態１に係る光電変換装置の一部の断面図
【図５】実施の形態１に係る光電変換装置の凹部付近の断面図
【図６】実施の形態１に係る光電変換装置の一部の一例の平面図
【図７】実施の形態２に係る光電変換装置の一例の断面図
【図８】実施の形態３に係る光電変換装置の一例の平面図及び断面図
【図９】実施の形態４に係る画像読み取り装置について説明する図
【発明を実施するための形態】
【０００９】
以下、図面を参照しながら実施の形態に係る光電変換装置の一部の一例について説明する。下実施の形態においては、信号電荷として電子を用いる場合に関して説明するが、信号電荷としてホールを用いる場合にはＰ型半導体領域をＮ型半導体領域、Ｎ型半導体領域をＰ型半導体領域とすればよい。
【００１０】
図１（Ａ）に本実施形態の光電変換装置の光電変換装置の一部の一例の平面図、及び図１（Ｂ）に図１（Ａ）のＡ−Ａ´における断面図を示す。光電変換装置１００は、素子分離部１０５によって分離された複数の光電変換素子１１０を有する。
【００１１】
光は、半導体基板４００の、複数の凹部１０６を有する一主面側から入射し、半導体基板の一主面上に配された不図示の保護膜や層間絶縁膜を通過し、半導体基板４００に入射する。
【００１２】
半導体基板の一主面と、その上に配される不図示の層間絶縁膜との界面における多重反射により、分光特性が、波長に対して出力が波状となる特性（リップル）となることがある。仮に、半導体基板４００の一主面の平坦性が高ければ出力にリップルが生じる。
【００１３】
一方、図１（Ａ）に示す光電変換装置１００は、一主面に複数の凹部１０６を有する半導体基板４００と、複数の凹部１０６に配された絶縁層２０１を有する。この構成では、凹部１０６により、光の入射位置によって半導体基板４００の一主面で反射されるまでの光路長が異なる長さとなるため、反射光に位相差が生じる。この異なる位相の反射光と入射光がそれぞれ干渉することで、光電変換装置１００の出力特性におけるリップルを低減することができる。例えば、半導体基板４００の一主面にＬＯＣＯＳ領域を形成することで、複数の凹部１０６を設けることができる。
【００１４】
また、半導体基板４００は、第１導電型（Ｐ型）の第１半導体領域１０１、第１導電型と反対導電型（Ｎ型）の第２半導体領域１０２、及び第２導電型の第３半導体領域１０３を有する光電変換素子Ｄ１を有する。第２半導体領域１０２及び第３半導体領域１０３の導電型は、光電変換素子の信号電荷と同極性であり、第３半導体領域の不純物濃度は、第２半導体領域１０２の不純物濃度より高い。なお、本明細書において不純物濃度とは、反対導電型の不純物によって補償された正味の不純物濃度を意味している。いわゆるＮＥＴ濃度である。
【００１５】
第１導電型の第１半導体領域１０１と第２導電型の第２半導体領域１０２とはＰＮ接合を形成している。また、第２半導体領域１０２は、第２半導体領域１０２よりも不純物濃度が高い第２導電型の第３半導体領域１０３と接して設けられており、第３半導体領域１０３に信号電荷が集まるような不純物濃度分布を有している。これにより、ドリフト現象を用いて、信号電荷を第２半導体領域１０２を介して第３半導体領域１０３に収集することができる。そして第３半導体領域１０３には不図示の導電体が接続され、この導電体は信号読出回路に接続される。第３半導体領域１０３に収集された信号電荷に基づく信号が、導電体を介して信号読出回路に読み出される。
【００１６】
ここで凹部を第２半導体領域１０２上に形成すると、凹部に形成される絶縁体と第２半導体領域１０２とが接する部分で信号電荷が捕獲されるため、信号電荷の移動が阻害され、信号電荷の収集効率が下がる。そこで、本発明の光電変換装置は、複数の凹部１０６に配される絶縁体と第２半導体領域１０２が接しない構成とする。この構成について、具体的な例を以下に説明する。
【００１７】
半導体基板４００の凹部１０６が配された一主面に対する平面視において、第２半導体領域１０２を、複数の凹部１０６が配されている領域と重ならないように配する。例えば、半導体基板４００の一主面に対する第１断面（図１（Ｂ））において、第３半導体領域１０３を間に挟んで隣り合うように複数の凹部１０６のうち第１の凹部１０６−１及び第２の凹部１０６−２が配される構成とする。また、上記第１断面において、第１の凹部１０６−１及び第２の凹部１０６−２の間に第２半導体領域１０２が配される構成とする。
【００１８】
また、上記第１断面において、第１半導体領域１０１と第２半導体領域１０２とにより形成されるＰＮ接合部が、第１の凹部１０６−１と第２の凹部１０６−２との間に配されている。
【００１９】
このように、凹部１０６が第２半導体領域１０２に配されず、第２半導体領域１０２を囲む領域にのみ配される構成とすることで、凹部１０６内の絶縁体に第２半導体領域１０２が接することにより暗電流が生じるのを、防ぐことができる。
【００２０】
また、上記構成において、図１（Ａ）及び図１（Ｂ）に示すように、第１半導体領域１０１に対し半導体基板４００の一主面側に、第１半導体領域１０１より不純物濃度の高い第１導電型の第４半導体領域１０４を配する構成としてもよい。第４半導体領域１０４を配することで、半導体基板４００と、絶縁体との界面の半導体領域側で生じる暗電流を抑制することができる。この場合、半導体基板４００の一主面に対する平面視において、第２半導体領域１０２及び第３半導体領域１０３は、第４半導体領域１０４に囲まれる。
【００２１】
また図１（Ａ）に示すように、複数の凹部１０６は、一主面に対する平面視において第４半導体領域１０４にのみ配されていてもよい。また図１（Ｂ）に示すように、複数の凹部１０６の底部が配される深さよりも深い位置まで、第４半導体領域が配された構成であってもよい。または、図７に示すように第４半導体領域１０４が複数の凹部に配された絶縁体２０１の底部よりも浅い位置まで配された構成であってもよい。構成の詳細については、後で説明する。
【００２２】
なお、第１断面に交差する第２断面（例えば、図１（Ｂ）のＢ−Ｂ’断面）においても、第１断面と同様に、第３半導体領域を間に挟んで隣り合うように複数の凹部１０６のうち第３及び第４の凹部が配されている。また、第３及び第４の凹部の間に第２半導体領域が配されている。第２断面において、第１半導体領域１０１及び第２半導体領域１０２により構成されるＰＮ接合部が、第３の凹部及び第４の凹部の間に配されている。
【００２３】
また、複数の凹部１０６に配される絶縁体２０１と半導体基板４００との界面の半導体基板４００側の領域に第４半導体領域１０４が配される構成の場合、光電変換装置は、以下の構成を有していてもよい。例えば、一主面に対する平面視において第２半導体領域１０２が、第３半導体領域１０３と接する部分から複数の凹部１０６と重なる領域まで延在していてもよい。この構成では、第４半導体領域１０４が複数の凹部１０６内に配される絶縁体２０１と接しているため、第２半導体領域１０２と絶縁体２０１とが接するのを防ぐことができる。
【００２４】
よって、第４半導体領域１０４が配される場合、第２半導体領域１０２は、半導体基板４００の一主面に対する平面視において、第３半導体領域１０３と接する部分から、複数の凹部１０６と重なる領域まで延びるように構成してもよい。また、第２半導体領域１０２が素子分離部１０５に達する構成としてもよい。
【００２５】
半導体基板４００の、複数の凹部を有する主面に対する平面視において、第４半導体領域１０４は、第１半導体領域１０１及び第２半導体領域１０２の少なくとも一方と重なるように配されている。
【００２６】
上記光電変換装置の具体的な構成例について、以下実施の形態で説明する。
【００２７】
（実施の形態１）
図１は実施の形態１における光電変換装置１００の一部の一例の平面模式図である。図１（Ｂ）は図１（Ａ）のＡ−Ａ‘断面における模式図である。図１において同一構成部分には同一符号を付している。
【００２８】
光電変換装置１００は、第１半導体領域１０１、第２半導体領域１０２、第３半導体領域１０３、及び第４半導体領域１０４を有する半導体基板４００と、半導体基板４００の一主面に設けられた複数の凹部１０６内に配された絶縁体２０１を有する。
【００２９】
第１半導体領域１０１はＮ型であってもＰ型であってもよいが、本実施の形態ではＰ型半導体領域の例について説明する。第１半導体領域１０１としては、例えば材料基板としての半導体基板を用いることができ、ここでは、シリコン基板を用いた例を説明する。
【００３０】
第２半導体領域１０２は、第１半導体領域１０１内に配置され、Ｎ型の半導体領域である。第２半導体領域１０２は、第１半導体領域１０１とＰＮ接合を構成する。
【００３１】
第３半導体領域１０３は、第２半導体領域より不純物濃度が高く、Ｎ型の半導体領域である。第３半導体領域１０３は、少なくともその一部が第２半導体領域１０２よりも半導体基板４００の一主面側に配され、半導体基板４００の一主面に垂直な第１断面（図１（Ｂ））において、第１の凹部１０６−１及び第２の凹部１０６−２の間に配される。また、第１断面において、第２半導体領域１０２の一部は、半導体基板４００の深さ方向（複数の凹部１０６を有する一主面に垂直な方向）で、第１半導体領域１０１と第３半導体領域１０３の間にある。
【００３２】
第３半導体領域１０３は、信号電荷である電子を収集し、信号電荷が多数キャリアとなる。また、第３半導体領域１０３は、読み出し回路と電気的に接続され、具体的には、半導体基板４００上の絶縁膜に設けられた開口に設けられた導電体を介して読み出し回路へ接続される。半導体基板上の絶縁膜には、酸化シリコン、窒化シリコン等を用いることができる。
【００３３】
例えば、図２に示すように、読み出し回路は、増幅トランジスタ１２１、リセットトランジスタ１２２を有する。増幅トランジスタ１２１及びリセットトランジスタ１２２は、第３半導体領域１０３と、導電体からなる配線１２３を介して接続されている。増幅トランジスタ１２１、リセットトランジスタ１２２としては、例えばＭＯＳトランジスタを用いることができる。
【００３４】
なお、図２に示すように、光電変換装置は複数の光電変換素子１１０を有し、複数の光電変換素子１１０は、間に素子分離部１０５を挟んで隣り合って配されている。ここでは、１つの光電変換素子１１０とそれを囲む素子分離部１０５について具体的に説明するが、他の光電変換素子１１０と素子分離部１０５についても、同様の構成を有する。よって、図２において、左右の光電変換装置１１０については、読み出し回路やそれに接続される配線等は省略する。
【００３５】
図３は、本実施の形態の光電変換装置の一部の回路図の一例である。光電変換素子Ｄ１における第３半導体領域１０３に、導電体を介して、増幅トランジスタ１２１のゲート及びリセットトランジスタ１２２の一端子が接続される。リセットトランジスタ１２２のもう一方の端子はリセット用の基準電圧を印加するための配線ＶＲに接続されている。増幅トランジスタ１２１の一端子には電源電圧を印加するための配線ＶＤＤが接続され、増幅トランジスタ１２１のもう一方の端子にＭＯＳトランジスタからなる負荷１２４の一端子および信号出力線Ｖｏｕｔが接続されている。負荷１２４のもう一方の端子は接地されている。負荷１２４は、選択トランジスタとして用いることもできる。
【００３６】
また、光電変換装置１００は、図１（Ｂ）に示すように、第４反動低領域１０４を有している。第４半導体領域１０４は、半導体領域１０１より不純物濃度が高い領域であり、Ｐ型の不純物領域である。第４半導体領域１０４は、複数の凹部１０６を有する。第４半導体領域１０４は、半導体基板４００の半導体領域と、絶縁体との界面の半導体領域側が空乏化しないような不純物濃度となっている、これにより界面の半導体領域側で生じる暗電流を抑制することが可能となる。
【００３７】
第４半導体領域は、半導体基板４００の一主面で、複数の凹部１０６のうち最も第３半導体領域１０３に近い凹部１０６より第３半導体領域側まで延在している。よって、半導体基板４００の深さ方向（複数の凹部１０６を有する一主面に垂直な方向）において、第２半導体領域１０２の一部は、第１半導体領域１０１と第４半導体領域１０４の間にある。
【００３８】
素子分離部１０５は、半導体領域であり、例えばＰ型の半導体領域で形成することができる。素子分離部１０５の半導体領域の不純物濃度は、第４半導体領域１０４よりも高く、隣り合う光電変換素子同士を分離し、信号電荷が流出するのを防止するバリア層として機能する。
【００３９】
素子分離部１０５は、半導体基板４００の一主面に対する平面視において、光電変換素子１１０を完全に囲って配されていてもよい。すなわち、複数の凹部１０６及び第４半導体領域１０４は、素子分離部１０５に囲まれていている構成とすることができる。素子分離部１０５が光電変換素子１１０を完全に囲って配されることで、光電変換素子１１０で発生した電荷のリークを効果的に抑制することができる。
【００４０】
第２半導体領域１０２は、第３半導体領域１０３を介してリセット電位が印加された際に空乏状態となり、容量増加を抑制しながら電荷を収集する機能を果たす。なお、第３半導体領域１０３にリセット電圧を印加した際、第１半導体領域１０１は完全に空乏化した状態ではなく、中性領域（空乏化していない領域）を含んでいる。
【００４１】
第２半導体領域１０２は、図１に示すように、半導体基板４００の複数の凹部１０６が配された一主面に垂直な断面において、第１半導体領域１０１とＰＮ接合を形成している。このため、第２半導体領域１０２から該断面において離間した第１半導体領域１０１内で生成された電荷は、第２半導体領域１０２に向かって第１半導体領域１０１内を移動した後、第３半導体領域１０３に収集されることになる。第１半導体領域１０１内で生成された電荷は、素子分離部１０５によって隣接画素への流出が抑制され、第２半導体領域１０２に向かって拡散しながら移動する。
【００４２】
第１半導体領域１０１を拡散してきた電荷は、第１半導体領域１０１と第２半導体領域１０２によるｐｎ接合近傍に到達すると、該ｐｎ接合の電界によるドリフト現象によって第３半導体領域１０３に向かって移動する。第２半導体領域１０２と第１半導体領域１０１と接している部分があれば、上記効果が得られる。さらに第２半導体領域１０２が第１半導体領域１０１に囲まれる構成とすると、第１半導体領域１０１と第２半導体領域１０２が一方向で接している場合より、より多くの電荷をドリフト現象を用いて第２半導体領域１０２に収集することができる。
【００４３】
第２半導体領域１０２の不純物濃度を第１半導体領域１０１より高くすることで、空乏層領域が第２半導体領域１０２から第１半導体領域１０１の方向に向かって広がるため、電荷収集効率の向上を図ることができる。よって、第２半導体領域１０２の不純物濃度は、第１半導体領域１０１より高いことが好ましい。電荷収集効率が向上することで、光電変換装置のセンサ感度が向上する。
【００４４】
また、第４半導体領域１０４の不純物濃度が、第２半導体領域１０２の不純物濃度より低く、空乏層が第４半導体領域１０４側に広がると、暗電流の抑制効果が低下する。よって、第４半導体領域１０４の不純物濃度は、第２半導体領域１０２の不純物濃度より高くすることが好ましい。
【００４５】
また、半導体基板４００の、複数の凹部１０６を有する主面に垂直な方向における、第１半導体領域１０１、第２半導体領域１０２、第３半導体領域１０４、及び素子分離部１０５の、厚さ及び不純物濃度は、例えば、それぞれ以下の範囲から選択できる。なお、厚さのパラメータとして、光電変換素子１１０の複数の凹部１０６以外の表面からの接合深さを用いる。
【００４６】
第１半導体領域１０１において、不純物濃度は、１．０×１０１４ｃｍ−３以上１．０×１０１７ｃｍ−３以下、より好ましくは１．０×１０１５ｃｍ−３以上１．０×１０１６ｃｍ−３以下、接合深さは０．１μｍ以上１０００μｍ以下とすることができる。第２半導体領域１０２において、不純物濃度は、１．０×１０１３ｃｍ−３以上１．０×１０１７ｃｍ−３以下、より好ましくは１．０×１０１４ｃｍ−３以上１．０×１０１６ｃｍ−３以下、接合深さは０．２μｍ以上３μｍ以下とすることができる。第３半導体領域１０３において、不純物濃度は、１．０×１０１８ｃｍ−３以上１．０×１０２１ｃｍ−３以下、より好ましくは１．０×１０１９ｃｍ−３以上１．０×１０２０ｃｍ−３以下、接合深さは０．１μｍ以上０．３μｍ以下とすることができる。
【００４７】
第４半導体領域１０４において、不純物濃度は、１０１５ｃｍ−３以上１０１９ｃｍ−３以下、より好ましくは１０１６ｃｍ−３以上１０１８ｃｍ−３以下、接合深さは０．１μｍ以上０．５μｍ以下とすることができる。素子分離部の半導体領域において、不純物濃度は、１０１４ｃｍ−３以上１０１９ｃｍ−３以下、より好ましくは１０１５ｃｍ−３以上１０１８ｃｍ−３以下、接合深さは０．１μｍｖ１０μｍ以下とすることができる。
【００４８】
半導体基板４００における、光電変換素子１１０の一主面（ここでは受光面）には、複数の凹部１０６が設けられている。複数の凹部１０６は、半導体基板をエッチングすることで形成されてもよく、また、ＬＯＣＯＳ法（ＬＯＣａｌ  Ｏｘｉｄａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）により半導体基板を熱酸化することで形成されてもよい。複数の凹部１０６には、例えば、ＬＯＣＯＳ法や、ＳＴＩ法（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）の際、また半導体基板４００上に層間絶縁膜を形成することにより、酸化シリコン等の絶縁体が形成される。
【００４９】
本実施の形態では、光電変換装置１００が、ＬＯＣＯＳ法を用いて形成されたＬＯＣＯＳ領域を絶縁体２０１として有する例について示している。凹部１０６は、第２半導体領域１０２には配されず、第４半導体領域１０４のみに設けられている。すなわち、複数の凹部１０６は、半導体基板４００の該主面に対する平面視において、第４半導体領域内に配されている。よって、凹部１０６内に配される絶縁体２０１に第２半導体領域１０２が接する、または近接することがないため、暗電流の発生を抑制することができる。
【００５０】
また、第２半導体領域１０２の表面側に第４半導体領域１０４が形成され、少なくとも第２半導体領域１０２の一部が第１半導体領域１０１と第４半導体領域１０４の間となるように第４半導体領域を設ける。これにより、凹部１０６内に配される絶縁体の界面欠陥に因る暗電流をより効果的に低減することができる。
【００５１】
次に、複数の凹部１０６によるリップル低減作用について、図４を用いて説明する。
【００５２】
図４は一つの凹部１０６に絶縁体２０１が形成された部分を抜き出して示した断面模式図である。光電変換素子１１０の一主面に入射する光を矢印１５０、１５１、１５２で示す。入射光としては、凹部１０６が形成されていない領域で反射される入射光１５０、凹部１０６の側壁で反射される入射光１５１、及び凹部１０６の底面で反射される入射光１５２を含む。
【００５３】
凹部１０６を設けることで入射光が半導体領域１０１、１０２、１０３、及び１０４へ達するまでの光路長に差ができ、半導体領域１０１、１０２、１０３、及び１０４と絶縁体２０１との界面で反射された反射光に位相差を設けることができる。よって、光電変換装置１００の出力特性が不均一で波状になっていたとしても、入射光と反射光の干渉により、不均一性を緩和することが可能となる。つまり干渉の効果により光電変換装置１００の出力のリップルを低減することが可能となる。
【００５４】
このように本実施の形態では、信号電荷と同じ導電型を有する第２半導体領域１０２を設けつつ、第２半導体領域１０２が、凹部１０６内に配される絶縁体２０１とは近接しない構成とする。これにより、電荷収集効率の向上とリップルの低減を両立しながら、暗電流を抑制することができる。よって、Ｓ／Ｎ比の高い光電変換装置を提供することができる。
【００５５】
また、凹部１０６及び絶縁体２０１については、例えばＬＯＣＯＳ法やＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）法によって形成することができる。ＬＯＣＯＳ法を用いる場合、図５に示すように、凹部１０６の形状をバーズピークと呼ばれるなだらかな斜面を有する形状とすることができ、逆位相の光を反射する面の面積を広くすることができるため、よりリップル対策を効果的に行うことができる。一方、バーズピークにおいけるＬＯＣＯＳ法起因の欠陥の影響によって、暗電流が発生する可能性がある。
【００５６】
そこで、ＬＯＣＯＳ領域の下に、チャネルストップとなるＰ型半導体領域５０８を設けることで、ＬＯＣＯＳ法による欠陥の影響が抑制できるが、この場合でも、バーズビーク部付近に不純物濃度の薄い領域５０７が生じる。領域５０７では、信号電荷のポテンシャルが低くなるため、たまった電荷を排出する際の時定数が長くなり、残像現象の原因となる。本実施の形態では、光電変換装置１００を、凹部１０６が第２半導体領域１０２に配されず、第４半導体領域１０４、または第４半導体領域及び第１半導体領域１０１のみに配されるように構成する。これにより、凹部１０６と第２半導体領域１０２が近接しないため、上記残像現象の発生も抑制することができる。
【００５７】
また、凹部１０６及び絶縁体２０１をＬＯＣＯＳ法で形成することで、ＳＴＩ法を用いて形成する場合よりもコストを削減することができる。よって、本実施の形態の光電変換装置を撮像装置に用いることで、低コストで高感度、低暗電流で、残像が抑制された撮像装置を提供することが可能となる。
【００５８】
なお、本実施の形態において、複数の凹部はそれぞれ島状に独立している構成としたが、複数の凹部の一部がつながり一体となっている構成を有していてもよい。例えば、図６に示すように、凹部１０６は、素子分離部１０５に沿った部分がつながり一体となっている構成を有していてもよい。
【００５９】
（実施の形態２）
図７は実施の形態２における光電変換装置の一部の一例の断面図である。平面模式図は図１と同じである。実施の形態１と同様の機能、構成を有する部分には同様の符号を付し詳細な説明は省略する。
【００６０】
本実施の形態の光電変換装置は、第３半導体領域１０３の下端がＬＯＣＯＳ領域である絶縁体２０１の下端よりも浅い位置にある点で実施の形態１の光電変換装置と異なる。すなわち、半導体基板４００の凹部１０６以外の領域の表面を基準面とし、基準面に対する垂直方向において、基準面からの第４半導体領域１０４の長さは、基準面から凹部１０６の底面まで長さより小さい。この時、凹部１０６に設けられる絶縁体２０１は、第４半導体領域１０４を貫通する。
【００６１】
この場合には、半導体基板４００の複数の凹部１０６を有する主面に対する平面視において、第２半導体領域１０２は、凹部１０６が配される領域と重ならないように配される。例えば、該主面に垂直な第１断面において、第３半導体領域１０３を間に挟んで隣り合うように配される第１及び第２の凹部１０６の間に、第２半導体領域１０２が配される。これにより、第２半導体領域が凹部１０６内に配される絶縁体２０１と接しない、また近接しない構成とすることができる。この時、第１断面において、第１半導体領域１０１と第２半導体領域１０２は接しており、形成されるＰＮ接合部が、第１の凹部１０６−１及び第２の凹部１０６−２の間に配される。
【００６２】
よって、半導体基板４００の福巣の凹部１０６を有する一主面に対する平面視において、第２半導体領域１０２及び第３半導体領域１０３は、第１半導体領域１０１に囲まれる。また、該平面視において、複数の凹部１０６は、半導体基板４００の第１半導体領域１０１と重なる領域にのみ配される。
【００６３】
光電変換装置１００をこのように構成することで、凹部１０６内の絶縁体２０１は第４半導体領域１０４を貫通しても、第２半導体領域１０２とは接さず、第１半導体領域１０１と接する、または第１半導体領域１０１内まで達する構成となる。よって、凹部内の絶縁体２０１と第２半導体領域１０２が接する、または近接するのを防止することができ、暗電流を抑制することができる。
【００６４】
本実施の形態においては、実施の形態１に記載の光電変換装置に比べ、半導体基板４００の複数の凹部１０６を有する主面に対し垂直な方向における、第４半導体領域１０４の厚さが小さい。これにより、第４半導体領域に入射した光が光電変換されて生じた電荷が、第４半導体領域にて再結合される量が減り、光電変換により生じた信号電荷の第２半導体領域１０２での収集効率が向上する。よって、よりＳ／Ｎ比の高い光電変換装置を提供することができる。
【００６５】
（実施の形態３）
図８を用いて本実施の形態における光電変換装置の一部の一例について説明する。図８（Ａ）は、本実施の形態における光電変換装置の一部の一例の平面図であり、図８（Ｂ）は、図８（Ａ）の破線Ａ−Ａ’における同園変換装置の一部の一例の断面図である。実施の形態１と同様の機能を有する部分には同様の符号を付し詳細な説明は省略する。
【００６６】
実施の形態１では、半導体基板４００の複数の凹部１０６を有する主面に対する平面視において、第２半導体領域１０２は、第１半導体領域１０１に囲まれている。一方、本実施の形態の光電変換装置１００において、第２半導体領域１０２は、半導体基板４００の複数の凹部１０６を有する主面と垂直な方向において、第３半導体領域１０３と接する部分から、複数の凹部１０６と重なる領域まで延在していてもよい。図８（Ａ）及び（Ｂ）の光電変換装置では、半導体基板４００の複数の凹部１０６を有する主面と垂直な方向において、第２半導体領域１０２は、複数の凹部１０６領域と重なる領域を通り、素子分離部１０５まで延在している。
【００６７】
第２半導体領域１０２が形成されることで、他の実施の形態と同様に、第１半導体領域１０１と第２半導体領域１０２とで形成されるｐｎ接合により、電荷がドリフト現象を利用して収集されるため、電荷の収集効率を向上させることができる。
【００６８】
また、本実施の形態においては、凹部１０６が第４半導体領域１０４を貫通せず、第４半導体領域１０４内に形成されている。よって、第２半導体領域が素子分離部１０５まで延在していても、凹部１０６内の絶縁体２０１と第２半導体領域の間には第３半導体領域が存在する。よって、凹部１０６内の絶縁体２０１と第２半導体領域が接することがなく、また近接することもないため、暗電流の発生を抑制することができる。
【００６９】
なお、半導体基板４００の凹部１０６以外の領域の表面を基準面すると、基準面からの第４半導体領域１０４の厚さが実施の形態２より大きくなる。よって、短い波長の光の光電変換により発生した電荷の収集効率は、実施の形態２の光電変換装置１００より低下する可能性があるが、長い波長の光、特に近赤外光に対するセンサとして、好適に用いることができる。
【００７０】
（実施の形態４）
図９のブロック図を参照して、本発明の一部の実施形態に係る画像読み取り装置８００の構成例を説明する。画像読み取り装置８００は、例えばＭＦＰ（多機能周辺装置）や、スキャナ、複写機でありうる。画像読み取り装置８００は、クロック乗せ換え回路４００と、読み取り部８１０と、発振回路８２０と、画像処理部８３０とを有しうる。
【００７１】
読み取り部８１０は、原稿を読み取って画像データを生成する。読み取り部８１０は、光源、縮小光学部品、ラインセンサ、アナログ／デジタル変換器、コントローラ等で構成されうる。ラインセンサには、実施の形態１乃至３のいずれかの光電変換装置を用いることができる。発振回路８２０は、基準クロックを生成して読み取り部８１０とクロック乗せ換え回路４００とへ供給する。読み取り部８１０は供給された基準クロックに従って動作する。基準クロックの周波数は例えば数１００ＭＨｚでありうる。
【００７２】
クロック乗せ換え回路４００は、上述のように、基準クロックに従って読み取り部８１０から画像データを受け取り、スペクトラム拡散クロックに従って画像データを画像処理部８３０へ供給する。画像処理部８３０は供給された画像データの処理を行う。よって、処理部は、読み取り部８１０から出力された画像データに基づくデータを処理する。
【００７３】
読み取り部８１０、発振回路８２０及びクロック乗せ換え回路４００は画像読み取り装置８００の可動部に搭載されてもよく、画像処理部８３０は画像読み取り装置８００の本体部に搭載されてもよい。クロック乗せ換え回路４００と画像処理部８３０とは例えば数十センチメートルのワイヤーハーネスによって接続されうる。
【符号の説明】
【００７４】
１０１  第１半導体領域
１０２  第２半導体領域
１０３  第３半導体領域
１０４  第４半導体領域
１０５  素子分離部
１０６  絶縁体
【図１】
0006800610.tif 000002
【図２】
0006800610.tif 000003
【図３】
0006800610.tif 000004
【図４】
0006800610.tif 000005
【図５】
0006800610.tif 000006
【図６】
0006800610.tif 000007
【図７】
0006800610.tif 000008
【図８】
0006800610.tif 000009
【図９】
0006800610.tif 000010