(57)【特許請求の範囲】
【請求項１】
第１トランジスタを有し、前記第１トランジスタのベース電極に入力した信号を増幅してコレクタ電極から出力するエミッタ接地増幅部と、
前記第１トランジスタの前記ベース電極と前記第１トランジスタの前記コレクタ電極との間に接続された第１帰還抵抗と、
一端が電源に接続され、他端が前記第１トランジスタの前記コレクタ電極に接続された第１抵抗と、
第２トランジスタを有し、前記第１トランジスタの前記コレクタ電極から出力された信号を前記第２トランジスタのベース電極に入力し、前記第２トランジスタのエミッタ電極から出力するエミッタフォロア出力部と、
前記第２トランジスタの前記エミッタ電極と前記第１トランジスタの前記ベース電極との間に接続された第２帰還抵抗と、を有し、
前記第１トランジスタの前記ベース電極と前記第１トランジスタの前記コレクタ電極との間に前記第１帰還抵抗と直列に接続した第３トランジスタを更に有し、
前記第３トランジスタのコレクタ電極およびベース電極が、前記第１トランジスタの前記コレクタ電極と前記第２トランジスタの前記ベース電極が接続されるノードに接続されてダイオード接続とされ、
前記第１帰還抵抗の一端が、前記第３トランジスタのエミッタ電極に接続され、前記第１帰還抵抗の他端が、前記第１トランジスタのベース電極に接続され、
所定の値に固定された前記第１抵抗の抵抗値および前記電源の電圧に応じて、前記第１トランジスタのベース電極に入力される信号の周波数での入力抵抗が略５０Ωとなるように、かつ前記第１トランジスタの前記コレクタ電極と前記第２トランジスタの前記ベース電極が接続されるノードの電圧が少なくとも１．４３Ｖとなるように、前記第１帰還抵抗の抵抗値および前記第２帰還抵抗の抵抗値が設定されている
ことを特徴とするエミッタ接地帰還増幅回路。
【請求項２】
請求項１に記載のエミッタ接地帰還増幅回路において、
前記第１トランジスタ、前記第２トランジスタ、および前記第３トランジスタは、バイポーラトランジスタである
ことを特徴とするエミッタ接地帰還増幅回路。
【請求項３】
請求項１または２に記載のエミッタ接地帰還増幅回路を有する、光通信に用いるトランスインピーダンス増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エミッタフォロアを用いたエミッタ接地帰還増幅回路、およびトランスインピーダンス増幅回路に関し、例えば光通信システムにおける受信装置に搭載されるトランスインピーダンス増幅回路に用いられるエミッタ接地帰還増幅回路に関する。
【背景技術】
【０００２】
一般に、光通信システムの受信装置には、受信した光信号を光−電流変換した電流信号を電圧信号へ変換するとともに、その電圧信号を後段の回路（例えば、アナログ・デジタル変換器およびデジタルシグナルプロセッサ等）が動作可能な電圧振幅まで線形増幅するトランスインピーダンス増幅回路（ＴＩＡ：Ｔｒａｎｓｉｍｐｅｄａｎｃｅ  Ａｍｐｌｉｆｉｅｒ））が設けられている。
【０００３】
トランスインピーダンス増幅回路として適用可能な増幅回路としては、例えば非特許文献１に開示されたＧａＡｓのＦＥＴを用いた増幅回路が知られている。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】DERRY P.HORNBUCKLE,RORY L. VAN TUYL, “Monolithic GaAs Direct-Coupled Amplifiers”, IEEE Transactions on Electron Devices, Vol, ED-28, No,. 2, 1981, p.175-p.182.
【非特許文献２】Edwin W. Greeneich, “Analog Integrated Circuits”, Springer-Science+Business Media, B.V, p67.
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本願発明者は、光通信システムに用いるトランスインピーダンス増幅回路に適用する増幅回路として、ＩｎＰのＤＨＢＴ（Ｄｏｕｂｌｅ  Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）を用いたエミッタ接地帰還増幅回路を作製することを検討した。その結果、以下に示す課題があることが明らかとなった。
【０００６】
図１７は、本願発明者が先立って検討したエミッタ接地帰還増幅回路の構成を示す図である。
図１７に示すエミッタ接地増幅回路５００は、非特許文献１の増幅回路をベースとし、ＦＥＴをＤＨＢＴに置き換えて作製した回路である。
【０００７】
エミッタ接地増幅回路５００において、第１のエミッタ接地増幅部５０を構成するトランジスタｘｑａ１０のコレクタ電極にエミッタフォロワを構成するトランジスタｘｑａ２０のベース電極が接続されている。トランジスタｘｑａ２０のエミッタ電極と定電流源の代わりに挿入された抵抗Ｒ２０との間に、ダイオード接続されたトランジスタｘｑａ２０１が接続されて、第１のエミッタ接地増幅部５０を構成するトランジスタｘｑａ１０のコレクタ電極からの電位を下げている。また、ダイオード接続されたトランジスタｘｑａ２０１および抵抗Ｒ２０が接続されるノードｔ２０１０と、第１のエミッタ接地増幅部５０を構成するトランジスタｘｑａ１０のベース電極との間に帰還抵抗Ｒｆが接続されている。
【０００８】
エミッタ接地増幅回路５００では、トランジスタｘｑａ１０のコレクタ電位、すなわち第１のエミッタ接地増幅部５０の出力ノードｔ２の電位が約２．１Ｖと高くなるため、電位を下げるためのレベルシフト回路が必要となる。
【０００９】
上記レベルシフト回路としては、非特許文献２に示す２つのエミッタフォロアを用いた回路を例示することができる。このレベルシフト回路を用いて構成したエミッタ接地増幅回路の別の構成例を図１８に示す。
【００１０】
図１８に示すエミッタ接地増幅回路６００では、一段目のエミッタフォロワ６１を構成するトランジスタｘｑａ２０のエミッタ電極（ノードｔ２００）に２段目のエミッタフォロア６２を構成するトランジスタｘｑａ２１のベース電極を接続し、トランジスタｘｑａ２１のエミッタ電極と、エミッタ接地増幅部６０を構成するトランジスタｘｑａ１０のベース電極との間に帰還抵抗Ｒｆを接続している。
【００１１】
しかしながら、図１８に示したエミッタ接地増幅回路６００では、レベルシフト回路としてのエミッタフォロア６２の追加により、ノードｔ２００の電位を下げることはできるが、エミッタ接地増幅部６０の帰還回路の構成が複雑となり、部品点数が増えるため入力換算雑音が上昇してしまう。
【００１２】
以上のように、上記先行検討例としてのエミッタ接地増幅回路５００，６００では、回路構成が複雑であり、入力換算雑音が大きくなる傾向を持つという課題がある。
【００１３】
本発明は、上記の問題に鑑みてなされたものであり、本発明の目的は、より簡単な回路構成で、入力換算雑音を抑えることが可能となるとともに設計の自由度が高いエミッタ接地増幅回路を提供することにある。
【課題を解決するための手段】
【００１４】
本発明に係るエミッタ接地帰還増幅回路（１００，１００Ａ）は、第１トランジスタ（ｘｑａ１０）を有し、第１トランジスタのベース電極に入力した信号を増幅してコレクタ電極から出力するエミッタ接地増幅部（１１）と、第１トランジスタのベース電極と第１トランジスタのコレクタ電極との間に接続された第１帰還抵抗（Ｒｆ１）と、一端が電源に接続され、他端が第１トランジスタのコレクタ電極に接続された第１抵抗と、第２トランジスタ（ｘｑａ２０）を有し、第１トランジスタのコレクタ電極から出力された信号を第２トランジスタのベース電極に入力し、第２トランジスタのエミッタ電極から出力するエミッタフォロア出力部（１２）と、第２トランジスタのエミッタ電極と第１トランジスタのベース電極との間に接続された第２帰還抵抗（Ｒｆ２）と、を有することを特徴とする。
【００１５】
上記エミッタ接地帰還増幅回路において、第１トランジスタのベース電極と第１トランジスタのコレクタ電極との間に第１帰還抵抗と直列に接続された第３トランジスタ（ｘｑａ２０１）を更に有し、第３トランジスタのコレクタ電極およびベース電極が、第１トランジスタのコレクタ電極と第２トランジスタのベース電極が接続されるノードに接続されてダイオード接続とされ、第１帰還抵抗の一端が、第３トランジスタのエミッタ電極に接続され、第１帰還抵抗の他端が、第１トランジスタのベース電極に接続されている。
【００１６】
上記エミッタ接地帰還増幅回路において、所定の値に固定された第１抵抗の抵抗値および電源の電圧に応じて、第１トランジスタのベース電極に入力される信号の周波数での入力抵抗が略５０Ωとなるように、かつ第１トランジスタのコレクタ電極と第２トランジスタのベース電極が接続されるノードの電圧が少なくとも１．４３Ｖとなるように、第１帰還抵抗の抵抗値および第２帰還抵抗の抵抗値が設定されている。
【００１７】
上記エミッタ接地帰還増幅回路において、第１トランジスタ、第２トランジスタ、および第３トランジスタは、バイポーラトランジスタであってもよい。
【００１８】
本発明に係る光通信に用いるトランスインピーダンス増幅回路（１，１Ａ）は、上記エミッタ接地帰還増幅回路（１００，１００Ａ）を有する。
【００１９】
なお、上記説明では、一例として、発明の構成要素に対応する図面上の参照符号を括弧を付して記載している。
【発明の効果】
【００２０】
本発明によれば、より簡単な回路構成で、入力換算雑音を抑えることが可能となるとともに設計の自由度が高いエミッタ接地増幅回路を実現することが可能となる。
【図面の簡単な説明】
【００２１】
【図１】本発明の一実施の形態に係るエミッタ接地帰還増幅回路を含む増幅器の構成を示す図である。
【図２】図１のエミッタ接地増幅部１１から第１の帰還経路を含む基本的な要素を取り出した増幅回路３０を示す図である。
【図３】図２の増幅回路３０における、トランジスタｘｑａ１０のコレクタ電流Ｉｃおよびコレクタ電位Ｖｃの抵抗Ｒｆ１に対する依存性を示す図である。
【図４】第１の帰還経路の一例としての増幅回路３０における、抵抗Ｒｆ１をパラメータとする電圧増幅率の入力信号周波数依存性を示す図である。
【図５】第１の帰還経路の一例としての増幅回路３０における、電圧増幅率Ｇａｉｎおよび入力換算雑音ｔｉｎｏｉｓｅの抵抗Ｒｆ１に対する依存性を示す図である。
【図６】第１の帰還経路の一例としての増幅回路３０における、入力抵抗ｚｉの抵抗Ｒｆ１に対する依存性を示す図である。
【図７】図１のエミッタ接地増幅部１１から第２の帰還経路を含む基本的な要素を取り出した増幅回路４０を示す図である。
【図８】図７の増幅回路４０における、トランジスタｘｑａ１０のコレクタ電流Ｉｃおよびコレクタ電位Ｖｃの抵抗Ｒ２に対する依存性を示す図である。
【図９】本発明の一実施の形態に係る別のエミッタ接地帰還増幅回路１００Ａを含む増幅器１Ａの構成を示す図である。
【図１０】エミッタ接地帰還増幅回路１００Ａの入力抵抗ｚｉの周波数特性を示す図である。
【図１１】エミッタ接地帰還増幅回路１００Ａの電圧増幅率を示す図である。
【図１２】ダイオード接続されたトランジスタｘｑａ２０１を接続したエミッタ接地帰還増幅回路１００の電圧増幅率と、帰還抵抗Ｒｆ２のみを接続した増幅回路４０の電圧増幅率を示す図である。
【図１３】本発明の一実施の形態に係るエミッタ接地帰還増幅回路１００を含む増幅器１のＨｓｐｉｃｅによるシミュレーション結果を示す図である。
【図１４】本発明の一実施の形態に係るエミッタ接地帰還増幅回路１００Ａを含む増幅器１ＡのＨｓｐｉｃｅによるシミュレーション結果を示す図である。
【図１５】先行検討例のエミッタ接地帰還増幅回路５００を含む増幅器５のＨｓｐｉｃｅによるシミュレーション結果を示す図である。
【図１６】先行検討例のエミッタ接地帰還増幅回路６００を含む増幅器６のＨｓｐｉｃｅによるシミュレーション結果を示す図である。
【図１７】本願発明者が先立って検討したエミッタ接地帰還増幅回路の構成を示す図である。
【図１８】本願発明者が先立って検討した別のエミッタ接地帰還増幅回路の構成を示す図である。
【発明を実施するための形態】
【００２２】
以下、本発明の実施の形態について図を参照して説明する。
【００２３】
図１は、本発明の一実施の形態に係るエミッタ接地帰還増幅回路を含む増幅器の構成を示す図である。
【００２４】
同図に示される増幅器１は、例えば、光通信システムや無線通信システム等の受信装置において、受信信号を増幅して後段の回路に出力する増幅器であり、例えばトランスインピーダンス増幅回路（ＴＩＡ）である。
【００２５】
特に制限されないが、増幅器１は、例えば公知のＩｎＰ  ＤＨＢＴ製造プロセスによって半導体基板に形成された半導体集積回路によって実現することができる。なお、増幅器１は、１チップの半導体装置として実現されても良いし、マルチチップ構成の半導体装置として実現されても良く、特に制限されない。
【００２６】
増幅器１は、入力端子Ｐｉｎに入力された電流信号を増幅し、電圧信号Ｖｏｕｔとして出力端子Ｐｏｕｔから出力する。図１に示されるように、増幅器１は、エミッタ接地帰還増幅回路１００と出力段増幅回路２００とから構成されている。なお、図１において参照符号“Ｉｉｎ”は、電流源である。
【００２７】
出力段増幅回路２００は、トランジスタｘｑａ３０および抵抗Ｒ３２、Ｒ３４を含むエミッタ接地増幅回路と、トランジスタｘｑａ２２、抵抗Ｒ２２、および容量Ｃｏｕｔを含むコレクタ接地増幅回路（エミッタフォロア）とから構成されている。出力段増幅回路２００は、エミッタ接地帰還増幅回路１００によって増幅された電流信号を所望の増幅率で増幅し、出力端子Ｐｏｕｔに接続された負荷抵抗Ｒｏｕｔに供給する。これにより、電圧信号Ｖｏｕｔが生成される。
【００２８】
エミッタ接地帰還増幅回路１００は、エミッタ接地増幅部１１と、エミッタフォロア出力部１２と、トランジスタｘｑａ２０１と、帰還抵抗Ｒｆ１，Ｒｆ２とを含む。
【００２９】
エミッタ接地増幅部１１は、トランジスタｘｑａ１０および抵抗Ｒ２を含む。トランジスタｘｑａ１０のエミッタ電極は、例えば固定電圧が供給されるグラウンドラインＧＮＤに接続され、トランジスタｘｑａ１０のベース電極は、入力端子Ｐｉｎに接続されている。抵抗Ｒ２は、一端を電源電圧Ｖ３が供給される電源ラインｔｖ３に接続され、他端がトランジスタｘｑａ１０のコレクタ電極に接続されている。
【００３０】
エミッタ接地増幅部１１の入出力間には、抵抗Ｒｆ１およびトランジスタｘｑａ２０１から成る帰還経路が形成されている。具体的には、トランジスタｘｑａ１０のコレクタ電極とベース電極との間に、抵抗Ｒｆ１とダイオード接続されたトランジスタｘｑａ２０１とが直列に接続されている。より具体的には、トランジスタｘｑａ２０１のコレクタ電極およびベース電極が、抵抗Ｒ２およびトランジスタｘｑａ１０のコレクタ電極が接続されるノードｔ２に接続され、抵抗Ｒｆ１が、入力端子Ｐｉｎおよびトランジスタｘｑａ１０のベース電極が接続されるノードｔ１とトランジスタｘｑａ２０１のエミッタ電極との間に接続されている。
【００３１】
エミッタフォロア出力部１２は、コレクタ接地のトランジスタｘｑａ２０と抵抗Ｒ２０を含む。トランジスタｘｑａ２０のコレクタ電極は電源ラインｔｖ３に接続され、トランジスタｘｑａ２０のベース電極は、ノードｔ２に接続されている。抵抗Ｒ２０は、一端がグラウンドラインＧＮＤに接続され、他端がトランジスタｘｑａ２０のエミッタ電極に接続されている。
【００３２】
エミッタフォロア出力部１２の出力とエミッタ接地増幅部１１の入力との間には、抵抗Ｒｆ２から成る帰還経路が形成されている。具体的には、トランジスタｘｑａ２０のエミッタ電極および抵抗Ｒ２０が接続されるノード２００と入力端子Ｐｉｎ（ノードｔ１）との間に、抵抗Ｒｆ２が接続されている。
【００３３】
上述したように、本発明の一実施の形態に係るエミッタ接地帰還増幅回路１００，１００Ａは、初段のエミッタ接地増幅部１１の入出力間に形成された第１の帰還経路（抵抗Ｒｆ１およびトランジスタｘｑａ２０１，または抵抗Ｒｆ１のみ）と、次段のエミッタフォロア出力部１２の出力と初段のエミッタ接地増幅部１１の入力との間に形成された第２の帰還経路（Ｒｆ２）とを含む並列帰還並列注入型の回路構成を有している。これにより、エミッタ接地帰還増幅回路１００，１００Ａは、より簡単な回路構成で、入力換算雑音を抑えることが可能となるとともに、初段のトランジスタのコレクタ電位を任意に設定することが可能になる。以下、本エミッタ接地帰還増幅回路１００，１００Ａの動作および効果について、詳細に説明する。
【００３４】
先ず、上述した２つの帰還経路の夫々の特徴について説明する。
図２は、エミッタ接地増幅部１１から第１の帰還経路を含む基本的な要素を取り出した増幅回路３０を示す図である。
図２に示される増幅回路３０は、第１の帰還経路を含む増幅回路の一例であって、エミッタ接地のトランジスタｘｑａ１０のコレクタ電極とゲート電極との間を、第１の帰還回路としての抵抗Ｒｆ１によって接続した回路である。すなわち、図１に示すエミッタ接地増幅部１１のトランジスタｘｑａ２０１を取り除き、トランジスタｘｑａ１０のエミッタ電極に抵抗Ｒ４を接続した回路である。
【００３５】
図３は、図２の増幅回路３０における、トランジスタｘｑａ１０のコレクタ電流Ｉｃおよびコレクタ電位Ｖｃの抵抗Ｒｆ１に対する依存性を示す図である。
【００３６】
図３において、参照符号４００，４０１は、Ｖｃｃ＝５Ｖ，Ｒ２＝２．５ｋΩ、Ｒ４＝０Ωとし、抵抗Ｒｆ１をパラメータとして変化させたときのＨｓｐｉｃｅによるシミュレーション結果である。参照符号４００は、トランジスタｘｑａ１０のコレクタ電位Ｖｃ、すなわち増幅回路３０の出力ノードｔ２の電位Ｖ（ｔ２））を表し、参照符号４０１は、トランジスタｘｑａ１０のコレクタ電流Ｉｃを表している。
【００３７】
図３から理解されるように、増幅回路３０では、抵抗Ｒｆ１を低下させると、トランジスタｘｑａ１０のコレクタ電流Ｉｃが増加する。すなわち、増幅回路３０では、抵抗Ｒｆ１の値を小さくすることにより、抵抗Ｒ２の値を変えることなく、コレクタ電流Ｉｃを増加させることができる。ただし、抵抗Ｒｆ１を小さくすることにより、コレクタ電位Ｖｃ、すなわち増幅回路３０の出力ノードｔ２の電位Ｖ（ｔ２）は低下してしまう。例えば、Ｒｆ１を３ｋΩとすると、トランジスタｘｑａ１０のコレクタ電位Ｖｃ、すなわち出力ノードｔ２の電圧は約０．８Ｖとなる。
【００３８】
図４は、抵抗Ｒｆ１をパラメータとする増幅回路３０の電圧増幅率の入力信号周波数依存性を示す図である。
【００３９】
図４において、参照符号４１０〜４１３は、Ｖｃｃ＝５Ｖ，Ｒ２＝２．５ｋΩ、Ｒ４＝０Ωとし、抵抗Ｒｆ１をパラメータとして変化させたときのＨｓｐｉｃｅによるシミュレーション結果である。参照符号４１０は、Ｒｆ１＝１ＭΩのときの増幅回路３０の電圧増幅率を表し、参照符号４１１は、Ｒｆ１＝１０ｋΩのときの増幅回路３０の電圧増幅率を表し、参照符号４１２は、Ｒｆ１＝３ｋΩのときの増幅回路３０の電圧増幅率を表し、参照符号４１３は、Ｒｆ１＝１ｋΩのときの増幅回路３０の電圧増幅率を表している。ここで、電圧増幅率とは、増幅回路３０におけるノードｔ１と出力ノードｔ２の電圧比〔ｄＢＶ〕である。
【００４０】
図４から理解されるように、抵抗Ｒｆ１を変化させたときの電圧増幅率は、Ｒｆ１＝１０ｋΩのとき、最大となる。
【００４１】
図５は、増幅回路３０の電圧増幅率Ｇａｉｎおよび入力換算雑音ｔｉｎｏｉｓｅの抵抗Ｒｆ１に対する依存性を示す図である。
【００４２】
図５において、参照符号４２１，４２２は、増幅回路３０において、Ｖｃｃ＝５Ｖ，Ｒ２＝２．５ｋΩ、Ｒ４＝０Ω、入力信号の周波数（入力周波数）を１ＭＨｚ（以下、ｃｅｎｔｅｒとも称する）とし、抵抗Ｒｆ１をパラメータとして変化させたときのＨｓｐｉｃｅによるシミュレーション結果である。参照符号４２１は、増幅回路３０の電圧増幅率のシミュレーション結果ｇａｉｎ（ｃｅｎｔｅｒ）であり、参照符号４２２は、端子ｔ１での各入力信号周波数における入力換算雑音（ｉｎｏｉｓｅ）の積分値ｔｉｎｏｉｓｅのシミュレーション結果である。また、参照符号４２０は、増幅回路３０の等価回路から算出した電圧増幅率の理論値ｇａｉｎ（ｃａｌ）である。
【００４３】
図５から理解されるように、帰還抵抗Ｒｆ１＝１０ｋΩのとき、電圧増幅率が最大となるとともに入力換算雑音が最小となる。
【００４４】
図６は、増幅回路３０における入力抵抗ｚｉの抵抗Ｒｆ１に対する依存性を示す図である。
【００４５】
図６において、参照符号４３０は、１単位の交流電流（入力周波数：１ＭＨｚ）を端子ｔ１に注入したときの端子ｔ１に現れる電圧の絶対値Ｖ（ｔ１）ｍを増幅回路３０の入力抵抗ｚｉとして評価したＨｓｐｉｃｅによるシミュレーション結果ｚｉ（ｃｅｎｔｅｒ）であり、参照符号４３１は、増幅回路３０の等価回路から算出した増幅回路３０の入力抵抗ｚｉ（ｃａｌ）の理論値を表している。
【００４６】
図６から理解されるように、増幅回路３０の入力抵抗ｚｉは、帰還抵抗Ｒｆ１に比例して大きくなる。例えば、増幅回路３０の電圧増幅率が最大且つ入力換算雑音が最小となるように帰還抵抗Ｒｆ１を“１０ｋΩ”に設定した場合、増幅回路３０の入力抵抗ｚｉは、図６より、約１３３Ωとなる。
【００４７】
ところで、増幅回路３０を、例えば光通信で用いられるトランスインピーダンス増幅回路として用いる場合、入力抵抗ｚｉを一定の値（例えば５０Ω）にすることが要求される。例えば、トランスインピーダンス増幅回路の入力抵抗ｚｉを“５０Ω”とすることが要求されている場合、図６より、帰還抵抗Ｒｆ１を３ｋΩよりも小さくしなければならない。しかしながら、帰還抵抗Ｒｆ１を“１０ｋΩ”よりも小さくなると、上述した図５より、増幅回路３０の電圧増幅率が低下し、入力換算雑音が増加してしまう。
【００４８】
以上のように、エミッタ接地のトランジスタｘｑａ１０のコレクタ電極とゲート電極との間を抵抗Ｒｆ１によって接続する第１の帰還経路を形成したエミッタ接地の増幅回路３０によれば、抵抗Ｒ２を変えることなく、帰還抵抗Ｒｆ１によって増幅回路３０の出力ノードｔ２の電圧を設定することできるというメリットがある。
【００４９】
その一方で、光通信で用いられるトランスインピーダンス増幅回路の入力段の増幅部として増幅回路３０を用いる場合には、入力抵抗ｚｉを一定値（例えば５０Ω）に設定しなければならないため、帰還抵抗Ｒｆ１を更に小さくせざるを得ず、電圧増幅率が低下し、入力換算雑音が増加するというデメリットがある。また、帰還抵抗Ｒｆ１を小さくすることにより、増幅回路３０の出力ノードｔ２が低下するため、増幅回路３０の後段にエミッタフォロワおよびエミッタ接地増幅器を接続することが困難となるというデメリットもある。例えば、図１に示した出力段増幅回路２００を増幅回路３０の後段に接続するためには、増幅回路３０の出力ノードｔ２の電位を少なくとも１．４３Ｖにする必要がある。
【００５０】
次に、第２の帰還経路について説明する。
図７は、図１のエミッタ接地増幅部１１から第２の帰還経路を含む基本的な要素を取り出した増幅回路４０を示す図である。
【００５１】
図７に示される増幅回路４０は、第２の帰還経路を含む増幅回路の一例であって、抵抗Ｒ２，Ｒ４およびトランジスタｘｑａ１０から成るエミッタ接地回路の出力ノードｔ２に、トランジスタｘｑａ２０および抵抗Ｒ２０から成るエミッタフォロアを接続するとともに、上記エミッタフォロアの出力ノードｔ２００と上記エミッタ接地回路の入力端子Ｐｉｎとの間に、第２の帰還回路としての抵抗Ｒｆ２を接続した回路である。すなわち、図１に示すエミッタ接地帰還増幅回路１００の帰還抵抗Ｒｆ１およびトランジスタトランジスタｘｑａ２０１を取り除き、トランジスタｘｑａ１０のエミッタ電極に抵抗Ｒ４を接続した回路である。
【００５２】
図８は、増幅回路４０における、トランジスタｘｑａ１０のコレクタ電流Ｉｃおよびコレクタ電位Ｖｃの抵抗Ｒ２に対する依存性を示す図である。
【００５３】
図８において、参照符号４５０，４５１は、増幅回路４０の入力抵抗ｚｉが４９〜５０Ωに収まるように帰還抵抗Ｒｆ２を設定するとともに、Ｖｃｃ＝５Ｖ、Ｒ４＝０Ωとし、抵抗Ｒ２をパラメータとして変化させたときのＨｓｐｉｃｅによるシミュレーション結果である。参照符号４５０は、トランジスタｘｑａ１０のコレクタ電流Ｉｃを表し、参照符号４５１は、トランジスタｘｑａ１０のコレクタ電位Ｖｃ、すなわちノードｔ２の電位Ｖ（ｔ２））を表している。
【００５４】
図８から理解されるように、増幅回路４０の入力抵抗ｚｉが約５０Ωとなるように帰還抵抗Ｒｆ２が固定されているので、トランジスタｘｑａ１０のコレクタ電流Ｉｃを変化させるためには、抵抗Ｒ２を変化させなければならない。すなわち、増幅回路４０においてコレクタ電流Ｉｃを増加させるためには、図８より、抵抗Ｒ２を小さくする必要がある。これはＶ（ｔ２）＞＞１．４３Ｖとなることを意味し、またＲ２の減少は増幅率の低下及び入力換算雑音の増加となる。
【００５５】
また、増幅回路４０の後段に出力段増幅回路２００を接続するためには、上述したように、トランジスタｘｑａ１０のコレクタ電位Ｖｃ（Ｖ（ｔ２））は、１．４３Ｖ以上必要である。１．４３Ｖは、出力段増幅回路２００の抵抗Ｒ３４がゼロになるところである。トランジスタｘｑａ１０のコレクタ電位Ｖｃを１．４３Ｖ（図８の実線の矢印）にするためには、図８より、抵抗Ｒ２を７ｋΩ以上に設定する必要がある。しかしながら、抵抗Ｒ２を７ｋΩ以上すると、コレクタ電流Ｉｃが低下するため、増幅回路４０の帯域が低下するおそれがある。
【００５６】
更に増幅回路４０では、入力抵抗ｚｉ＝５０Ωおよび抵抗Ｒ２の条件によって、帰還抵抗Ｒｆ２、トランジスタｘｑａ１０のコレクタ電流Ｉｃ、およびコレクタ電位Ｖｃ（Ｖ（ｔ２））が必然的に決まってしまうので、設計の自由度が低いというデメリットがある。
【００５７】
以上のように、増幅回路３０および増幅回路４０はどちらも、初段エミッタ接地トランジスタのコレクタ電位を下げる（レベルシフト回路の簡略を促す）が、光通信用のトランスインピーダンス増幅回路として用いるには適切とは言えない。
例えば、光通信用のトランスインピーダンス増幅回路として、初段のトランジスタｘｑａ１０のコレクタ電流Ｉｃ＞１ｍＡ，トランジスタｘｑａ１０のコレクタ電位Ｖ（ｔ２）＞１．４３Ｖ，および入力抵抗ｚｉ＝５０Ωが要求されている場合を考える。
【００５８】
この場合、第１の帰還経路を有する増幅回路３０は、上述した理由から、Ｉｃ＞１ｍＡを満たすことはできるが、Ｖ（ｔ２）＞１．４３Ｖと、入力抵抗ｚｉ＝５０Ωを同時に満たすことができない。
【００５９】
一方、第２の帰還回路を有する増幅回路４０は、上述した理由から、入力抵抗ｚｉ＝５０Ω、Ｉｃ＞１ｍＡ、およびコレクタ電位Ｖ（ｔ２）＞１．４３Ｖを満たすことができる。しかしながら、コレクタ電位Ｖ（ｔ２）＞＞１．４３Ｖとなり、電圧が高くなりすぎてしまう。そのため、増幅回路４０の後段（出力ノードｔ２００）に出力段増幅回路２００を接続する場合には、初段のトランジスタｘｑａ１０のコレクタ電極（ノードｔ２）に、レベルシフト回路を接続したり、出力段増幅回路２００のトランジスタｘｑａ３０のエミッタ電極にエミッタ抵抗として図１７，１８に示した抵抗Ｒ３４を接続する必要があり、結果的に部品点数が増加したり、もしくは大きな抵抗値を持つ抵抗Ｒ３４を選択しなければならず、全体の入力換算雑音が増加するおそれがある。
【００６０】
そこで、本発明に係るエミッタ接地帰還増幅回路１００，１００Ａでは、図１，９に示すように、上述の第１の帰還経路と第２の帰還経路を形成し、２重帰還型の回路構成とする。
具体的には、先ず、図９に示すように、エミッタ接地帰還増幅回路１００Ａにおいて、第１の帰還経路として初段のエミッタ接地増幅部１１の入出力間に抵抗Ｒｆ１を接続する。
【００６１】
これによれば、上述したように、帰還抵抗Ｒｆ１の値を調整することで、抵抗Ｒ２の値を変えることなく、初段のエミッタ接地のトランジスタｘｑａ１０のコレクタ電位を決定することができる。
【００６２】
しかしながら、上記第１の帰還経路だけでトランスインピーダンス増幅回路としての要求条件（例えば、初段のトランジスタｘｑａ１０のコレクタ電流Ｉｃ＞１ｍＡ，トランジスタｘｑａ１０のコレクタ電位Ｖ（ｔ２）＞１．４３Ｖ、および入力抵抗ｚｉ≒５０Ω）を満たそうとすると、図３，６から明らかなように、そのような条件は存在しないことがわかる。
【００６３】
そこで、エミッタ接地帰還増幅回路１００Ａでは、更に、第２の帰還経路として、次段のエミッタフォロア出力部１２の出力ノードｔ２００と初段のエミッタ接地増幅部１１の入力端子Ｐｉｎとの間に抵抗Ｒｆ２を接続する。
【００６４】
これによれば、初段のエミッタ接地増幅部１１の電圧増幅率（Ａｖ）を低下させずに（入力換算雑音を増加させずに）、エミッタ接地帰還増幅回路１００Ａの入力抵抗ｚｉを５０Ωに設定することが可能となる。例えば、図６に示したように、帰還抵抗Ｒｆ１＝１０ｋΩのとき、初段のエミッタ接地増幅部１１（増幅回路３０）の電圧増幅率が最大且つ入力換算ノイズが最小となることから、帰還抵抗Ｒｆ１を“１０ｋΩ”に設定し、初段のエミッタ接地増幅部１１の電圧増幅率を最大とする。これによれば、エミッタ接地増幅部１１の入力換算雑音を低下させることができるとともに、帰還抵抗Ｒｆ２の値（Ｒｆ２＝５０×（１＋Ａｖ））を大きく設定することができるので、帰還抵抗Ｒｆ２の入力換算雑音への寄与を小さくすることができる。更に、抵抗Ｒｆ２の値を微調整することにより、入力抵抗ｚｉをほぼ正確に５０Ωに設定できる。
【００６５】
次に、本発明に係るエミッタ接地帰還増幅回路の入力抵抗ｚｉの周波数特性および電圧増幅率の詳細について説明する。ここでは、図９に示す本発明の別の実施の形態としての、エミッタ接地帰還増幅回路１００からダイオード接続されたトランジスタｘｑａ２０１を取り除いたエミッタ接地帰還増幅回路１００Ａを用いて説明する。
図１０は、エミッタ接地帰還増幅回路１００Ａの入力抵抗ｚｉの周波数特性を示す図である。参照符号４６１は、Ｒｆ１＝１０ｋΩ、Ｒｆ２＝４ｋΩ、Ｒ２＝２．５ｋΩとしたときのエミッタ接地帰還増幅回路１００Ａの入力抵抗ｚｉのＨｓｐｉｃｅによるシミュレーション結果である。参照符号４６０は、比較例として、Ｒｆ１＝１０ｋΩ、Ｒ２＝２．５ｋΩとし、エミッタ接地帰還増幅回路１００ＡのＲｆ２を取り除き、Ｒｆ１のみを接続した回路の入力抵抗ｚｉのＨｓｐｉｃｅによるシミュレーション結果である。
【００６６】
図１０から理解されるように、Ｒｆ１＝１０ｋΩ、Ｒｆ２＝４ｋΩ、Ｒ２＝２．５ｋΩとしたとき、入力周波数２０ｋＨｚから５００ＭＨｚにおいて、エミッタ接地帰還増幅回路１００Ａの入力抵抗ｚｉは５０Ω以下となる。
【００６７】
また、以下に示すように、エミッタ接地増幅回路１００Ａにおいて、帰還抵抗Ｒｆ１に加えて帰還抵抗Ｒｆ２を接続することによる電圧増幅率および入力換算ノイズへの影響は限定的である。
【００６８】
図１１は、エミッタ接地帰還増幅回路１００Ａの電圧増幅率を示す図である。
参照符号４７１は、図１０と同様に、Ｒｆ１＝１０ｋΩ、Ｒｆ２＝４ｋΩ、Ｒ２＝２．５ｋΩとしたときのエミッタ接地帰還増幅回路１００Ａの電圧増幅率のＨｓｐｉｃｅによるシミュレーション結果である。参照符号４７０は、比較例として、Ｒｆ１＝１０ｋΩ、Ｒ２＝２．５ｋΩとし、エミッタ接地帰還増幅回路１００Ａから帰還抵抗Ｒｆ２を取り除き、Ｒｆ１のみを接続した回路の電圧増幅率のＨｓｐｉｃｅによるシミュレーション結果である。
【００６９】
図１１から理解されるように、エミッタ接地帰還増幅回路１００Ａの電圧増幅率は、帰還抵抗Ｒｆ２が無い増幅回路の電圧増幅率に比べて、周波数１０ｋＨｚ以上においてわずかに低下しているにすぎない。また、このときのエミッタ接地帰還増幅回路１００Ａ（４６１， ４７１に対応）の入力換算ノイズｔｉｎｏｉｓｅは、３．６６７３７５９６３ｅ−０６Ａであり、帰還抵抗Ｒｆ２が無い増幅回路（４６０，４７０）の入力換算ノイズｔｉｎｏｉｓｅは、２．７９３８１４０８５ｅ−０６Ａであり、帰還抵抗Ｒｆ２が無い増幅回路においてＲｆ１のみで入力抵抗ｚｉ＝５０Ωとした場合の入力換算ノイズｔｉｎｏｉｓｅは、２．９８９０７６５６３ｅ−０６Ａである。このことから理解されるように、帰還抵抗Ｒｆ１に加えて帰還抵抗Ｒｆ２を接続することによる電圧増幅率および入力換算ノイズへの影響は小さいと言える。
【００７０】
したがって、上記のように帰還抵抗Ｒｆ１，Ｒｆ２を接続し、帰還抵抗Ｒｆ１，Ｒｆ２の値を適切に設定することにより、入力換算雑音を抑えつつ、入力抵抗ｚｉを５０Ωに設定することが可能となる。
【００７１】
しかしながら、上記のように帰還抵抗Ｒｆ１，Ｒｆ２を設定した場合、エミッタ接地増幅部１１の出力ノードｔ２の電位が約０．９１３６Ｖとなり、後段のエミッタフォロア出力部１２の出力ノードｔ２００の電位が約０．２１３６Ｖ（＝０．９１３６−０．７）となるので、そのままでは出力段増幅回路２００を接続することはできない。
【００７２】
そこで、本発明に係るエミッタ接地帰還増幅回路１００では、更に、ダイオード接続されたトランジスタｘｑａ２０１を帰還抵抗Ｒｆ１と直列に接続する。
【００７３】
これにより初段のエミッタ接地増幅部１１の出力ノードｔ２の電圧を１．４３Ｖ以上に設定することができるので、エミッタ接地増幅部１１の後段に、１段のエミッタフォロアと１段のエミッタ接地増幅回路から成る出力段増幅回路２００を接続することが可能となる。この場合、初段のエミッタ接地回路の出力ノードｔ２の電位（トランジスタｘｑａ１０のコレクタ電位）Ｖ（ｔ２）を＞＞１．４３ＶとならないようにＲｆ１により決定することが出来るので、出力段増幅回路２００を接続するために必要なレベルシフトは、一つのエミッタフォロア（ｘｑａ２０）のみで足りる。
また、ダイオード接続されたトランジスタｘｑａ２０１に接続した帰還抵抗Ｒｆ１の値を調整することにより、出力段増幅回路２００の初段のトランジスタｘｑａ３０のバイアスを、抵抗Ｒ３４を接続しない（Ｒ３４＝０）回路構成にすることが可能となる。
【００７４】
このように、本発明に係るエミッタ接地帰還増幅回路１００によれば、ダイオード接続されたトランジスタｘｑａ２０１を帰還抵抗Ｒｆ１と直列に接続することにより、従来よりも全体の部品点数を減らすことができるので、入力換算雑音の更なる低減を図ることが可能となる。
【００７５】
更に、図１２に示すように、ダイオード接続されたトランジスタｘｑａ２０１を接続してノードｔ２の電位Ｖ（ｔ２）を１．４３Ｖに設定したエミッタ接地帰還増幅回路１００は、Ｒ２＝７ｋΩとしてノードｔ２の電位Ｖ（ｔ２）を１．４３Ｖ近傍に設定した増幅回路４０に比べて、帯域を広げることが可能となる。
【００７６】
図１２は、ダイオード接続されたトランジスタｘｑａ２０１を接続したエミッタ接地帰還増幅回路１００の電圧増幅率と、帰還抵抗Ｒｆ２のみを接続した増幅回路４０の電圧増幅率を示す図である。
【００７７】
同図において、参照符号４８１は、Ｒｆ１＝７ｋΩ、Ｒｆ２＝４．２ｋΩ、Ｒ２＝２．５ｋΩとし、トランジスタｘｑａ２０１を接続したときのエミッタ接地帰還増幅回路１００の電圧増幅率（ノードｔ１とｔ２００との電圧の絶対値の比＝Ｖ（ｔ２００）／Ｖ（ｔ１））のＨｓｐｉｃｅによるシミュレーション結果である。参照符号４８０は、比較例として、帰還抵抗Ｒｆ２のみを接続した増幅回路４０において、入力抵抗ｚｉ＝５０ΩとなるようにＲｆ２を設定するとともに、抵抗Ｒ２＝７ｋΩとしたときの電圧増幅率のＨｓｐｉｃｅによるシミュレーション結果である。
【００７８】
図１２に示されるように、エミッタ接地帰還増幅回路１００の帯域（−３ｄＢ）は、３．４６４ＧＨｚであり、増幅回路４０の帯域（−３ｄＢ）は、１．２０７６ＧＨｚである。このことから理解されるように、エミッタ接地帰還増幅回路１００によれば、帰還抵抗Ｒｆ２のみを接続した増幅回路４０において抵抗Ｒ２を調整してノードｔ２の電位Ｖ（ｔ２）を１．４３Ｖに設定する場合に比べて、帯域を広げることが可能となる。
【００７９】
以上のように、本発明に係るエミッタ接地帰還増幅回路１００によれば、抵抗Ｒｆ１を含む帰還回路と抵抗Ｒｆ２を含む帰還回路を用いて、初段のエミッタ接地増幅部１１の入力に対して２重帰還をかけることにより、初段のエミッタ接地増幅部１１を構成するトランジスタｘｑａ１０のコレクタ電位（ノードｔ２）を任意に設定することが可能となるとともに、初段のエミッタ接地増幅部１１の周波数特性を劣化させることなく、光通信用のトランスインピーダンス増幅回路として要求される入力抵抗ｚｉの条件を満足させることが可能となる。
【００８０】
更に、本発明に係るエミッタ接地帰還増幅回路１００において、ダイオード接続されたトランジスタｘｑａ２０１を帰還抵抗Ｒｆ１と直列に接続することにより、従来よりも全体の部品点数を減らすことができるので、入力換算雑音の更なる低減が可能となる。
【００８１】
なお、図９に示すエミッタ接地帰還増幅回路１００Ａのように、ダイオード接続されたトランジスタｘｑａ２０１を帰還抵抗Ｒｆ１と直列に接続しなくても、抵抗Ｒｆ１、Ｒｆ２の値を調整することにより、初段のエミッタ接地増幅部１１の出力ノードｔ２の電位Ｖ（ｔ２）を１．４３Ｖ以上に設定することも可能である。例えば、Ｒｆ１＝４５ｋΩ，Ｒｆ２＝３．６５ｋΩとしたとき、図３より、Ｖ（ｔ２）≒１．４４Ｖ、Ｉｃ≒１．４０ｍＡとなる。これにより、抵抗Ｒ３４に大きな抵抗値を用いることなく、出力段増幅回路２００を接続することが可能となる。また、この場合、エミッタ接地帰還増幅回路１００と同様に抵抗Ｒｆ２を調整することにより、入力抵抗ｚｉを５０Ωに設定することができる。
【００８２】
図１３は、本発明の一実施の形態に係るエミッタ接地帰還増幅回路１００を含む増幅器１のＨｓｐｉｃｅによるシミュレーション結果を示す図である。図１３のシミュレーションでは、増幅器１において、Ｒ２＝２．５ｋΩ、Ｒ２０＝４００Ω、Ｒｆ１＝７ｋΩ，Ｒｆ２＝４．２ｋΩ，Ｒ３２＝２．５ｋΩ，Ｒ３４＝０Ω，Ｒ２２＝４００Ω，Ｃｏｕｔ＝０．１μＦ，Ｒｏｕｔ＝５０Ωとし、入力抵抗ｚｉは入力信号周波数２０ｋＨｚから５００ＭＨｚまでの範囲で４９〜５０Ωとなるように設定した。なお、入力周波数２０ｋＨｚ以下の入力抵抗は４９Ω以下であった。
【００８３】
図１４は、本発明の一実施の形態に係るエミッタ接地帰還増幅回路１００Ａを含む増幅器１ＡのＨｓｐｉｃｅによるシミュレーション結果を示す図である。図１４のシミュレーションでは、増幅器１Ａにおいて、Ｒ２＝２．５ｋΩ，Ｒｆ１＝４５ｋΩ，Ｒｆ２＝３．６ｋΩ，Ｒ２０＝４００Ω，Ｒ３４＝０Ω，Ｒ３２＝２．５ｋΩ，Ｒ２２＝４００Ω、Ｃｏｕｔ＝０．１μＦ，Ｒｏｕｔ＝５０Ωとし、入力抵抗ｚｉは入力信号周波数２０ｋＨｚから５００ＭＨｚまでの範囲で４９〜５０Ωとなるように設定した。なお、入力周波数２０ｋＨｚ以下の入力抵抗は４９Ω以下であった。
【００８４】
図１５は、先行検討例のエミッタ接地帰還増幅回路５００を含む増幅器５のＨｓｐｉｃｅによるシミュレーション結果を示す図である。図１５のシミュレーションでは、増幅器５において、Ｒ２＝２．５ｋΩ，Ｒｆ１＝２．９ｋΩ，Ｒ２０＝２ｋΩ，Ｒ２１＝４００Ω，Ｒ３４＝１Ω，Ｒ３２＝２．５ｋΩ，Ｒ２２＝４００Ω、Ｃｏｕｔ＝０．１μＦ，Ｒｏｕｔ＝５０Ωとし、入力抵抗ｚｉは入力信号周波数２０ｋＨｚから５００ＭＨｚまでの範囲で４９〜５０Ωとなるように設定した。なお、入力周波数２０ｋＨｚ以下の入力抵抗は４９Ω以下であった。
【００８５】
図１６は、先行検討例のエミッタ接地帰還増幅回路６００を含む増幅器６のＨｓｐｉｃｅによるシミュレーション結果を示す図である。図１６のシミュレーションでは、増幅器６において、Ｒ２＝２．５ｋΩ、Ｒｆ＝３．１ｋΩ、Ｒ２０＝１０ｋΩ、Ｒ２１＝４００Ω、Ｒ３４＝４０Ω、Ｒ３２＝２．５ｋΩ、Ｒ２２＝４００Ω、Ｃｏｕｔ＝０．１μＦ、Ｒｏｕｔ＝５０Ωとし、入力抵抗ｚｉは入力信号周波数２０ｋＨｚから５００ＭＨｚまでの範囲で４９〜５０Ωとなるように設定した。なお、入力周波数２０ｋＨｚ以下の入力抵抗は４９Ω以下であった。
【００８６】
図１３〜１６には、各エミッタ接地帰還増幅回路において、入力抵抗ｚｉ＝５０Ωに設定したときの主要なノードの電位、主要なトランジスタのコレクタ電流、および入力換算ノイズのシミュレーション結果が示されている。ここで、“ｔｏｔａｌ  ｅｑｕｉｖａｌｅｎｔ  ｉｎｐｕｔ  ｎｏｉｓｅ”は、各回路全体の各入力周波数の入力換算ノイズの積分値ｔｉｎｏｉｓｅを表し、“ｂｅｌｏｗ  ｔ２００”は、エミッタ接地帰還増幅回路１００，１００Ａの入力換算ノイズの積分値ｔｉｎｏｉｓｅを表し、“ｂｅｌｏｗ  ｔ２１０”は、エミッタ接地帰還増幅回路５００，６００の入力換算ノイズの積分値ｔｉｎｏｉｓｅを表している。
【００８７】
図１３〜１６から理解されるように、本発明に係るエミッタ接地帰還増幅回路１００，１００Ａでは、初段のエミッタ接地のトランジスタｘｑａ１０のコレクタ電流Ｉｃは１．３ｍＡ以上となり、出力段増幅回路２００の抵抗Ｒ３４を０Ωおよび２Ωとすることができる。これにより、先行検討例のエミッタ接地帰還増幅回路５００，６００と比べて、入力換算ノイズを約２分の１まで低減できる。
【００８８】
なお、増幅器１において、“Ｒ３４＝２Ω”となっているのは、“Ｒ３４＝０”とした場合に、ＨＳＰＩＣＥのシミュレーションが収束しないことによる。これは、Ｒ３４＝０の場合に、エミッタ−ベース間の僅かの電流変化でコレクタ電流が大きく変化してしまうことが原因であり、Ｒ３４に小さな値を設定することにより（本シミュレーションでは、２Ωとした。）、急激なコレクタ電流の変動が抑制され、シュミュレーションが収束しやすくなると推測される。
【００８９】
以上、本発明者らによってなされた発明を実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【００９０】
例えば、トランジスタＱ１〜Ｑ１０がＩｎＰ  ＤＨＢＴである場合を例示したが、これらのトランジスタの一部または全部を、例えば、ＳＨＢＴ（Ｓｉｎｇｌｅ  ＨＢＴ）や、通常のＮＰＮバイポーラトランジスタ等に置き換えてもよい。
【符号の説明】
【００９１】
１，１Ａ…増幅器、１００，１００Ａ…エミッタ接地帰還増幅回路、２００…出力段増幅回路、１１…エミッタ接地増幅部、１２…エミッタフォロア、Ｒｆ１，Ｒｆ２…帰還抵抗１０、Ｒ２，Ｒ２０，Ｒ３４，Ｒ２２，Ｒ３２…抵抗、Ｒｏｕｔ…負荷抵抗、ｘｑａ２０１，ｘｑａ１０，ｘｑａ２０，ｘｑａ３０，ｘｑａ２２…トランジスタ、Ｃｏｕｔ…容量、Ｐｉｎ…入力端子、Ｐｏｕｔ…出力端子、ｔ２，ｔ２００…ノード。
【図１】
0006698413.tif 000002
【図２】
0006698413.tif 000003
【図３】
0006698413.tif 000004
【図４】
0006698413.tif 000005
【図５】
0006698413.tif 000006
【図６】
0006698413.tif 000007
【図７】
0006698413.tif 000008
【図８】
0006698413.tif 000009
【図９】
0006698413.tif 000010
【図１０】
0006698413.tif 000011
【図１１】
0006698413.tif 000012
【図１２】
0006698413.tif 000013
【図１３】
0006698413.tif 000014
【図１４】
0006698413.tif 000015
【図１５】
0006698413.tif 000016
【図１６】
0006698413.tif 000017
【図１７】
0006698413.tif 000018
【図１８】
0006698413.tif 000019