(57)【特許請求の範囲】
【請求項１】
第１乃至第６のトランジスタと、ＭＥＭＳデバイスと、を有し、
前記第１のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのゲートと電気的に接続され、
前記第４のトランジスタのソース又はドレインの一方は、前記第５のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第６のトランジスタのソース又はドレインの一方は、前記第４のトランジスタのゲートと電気的に接続され、
前記第２のトランジスタのゲートは、前記第４のトランジスタのゲートと電気的に接続され、
前記第５のトランジスタのゲートは、前記第１のトランジスタのゲートと電気的に接続され、
前記第１のトランジスタのソース又はドレインの一方は、前記ＭＥＭＳデバイスの第１の電極と電気的に接続され、
前記第４のトランジスタのソース又はドレインの一方は、前記ＭＥＭＳデバイスの第２の電極と電気的に接続される半導体装置。
【請求項２】
第１乃至第６のトランジスタと、負荷と、を有し、
前記第１のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのゲートと電気的に接続され、
前記第４のトランジスタのソース又はドレインの一方は、前記第５のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第６のトランジスタのソース又はドレインの一方は、前記第４のトランジスタのゲートと電気的に接続され、
前記第２のトランジスタのゲートは、前記第４のトランジスタのゲートと電気的に接続され、
前記第５のトランジスタのゲートは、前記第１のトランジスタのゲートと電気的に接続され、
前記第１のトランジスタのソース又はドレインの一方は、前記負荷と電気的に接続され、
前記第４のトランジスタのソース又はドレインの一方は、前記負荷と電気的に接続される半導体装置。
【請求項３】
第１乃至第６のトランジスタと、表示素子と、を有し、
前記第１のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのゲートと電気的に接続され、
前記第４のトランジスタのソース又はドレインの一方は、前記第５のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第６のトランジスタのソース又はドレインの一方は、前記第４のトランジスタのゲートと電気的に接続され、
前記第２のトランジスタのゲートは、前記第４のトランジスタのゲートと電気的に接続され、
前記第５のトランジスタのゲートは、前記第１のトランジスタのゲートと電気的に接続され、
前記第１のトランジスタのソース又はドレインの一方は、前記表示素子と電気的に接続され、
前記第４のトランジスタのソース又はドレインの一方は、前記表示素子と電気的に接続される半導体装置。
【請求項４】
第１乃至第６のトランジスタと、発光素子と、を有し、
前記第１のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのゲートと電気的に接続され、
前記第４のトランジスタのソース又はドレインの一方は、前記第５のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第６のトランジスタのソース又はドレインの一方は、前記第４のトランジスタのゲートと電気的に接続され、
前記第２のトランジスタのゲートは、前記第４のトランジスタのゲートと電気的に接続され、
前記第５のトランジスタのゲートは、前記第１のトランジスタのゲートと電気的に接続され、
前記第１のトランジスタのソース又はドレインの一方は、前記発光素子と電気的に接続され、
前記第４のトランジスタのソース又はドレインの一方は、前記発光素子と電気的に接続される半導体装置。
【請求項５】
第１乃至第６のトランジスタと、液晶素子と、を有し、
前記第１のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのゲートと電気的に接続され、
前記第４のトランジスタのソース又はドレインの一方は、前記第５のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第６のトランジスタのソース又はドレインの一方は、前記第４のトランジスタのゲートと電気的に接続され、
前記第２のトランジスタのゲートは、前記第４のトランジスタのゲートと電気的に接続され、
前記第５のトランジスタのゲートは、前記第１のトランジスタのゲートと電気的に接続され、
前記第１のトランジスタのソース又はドレインの一方は、前記液晶素子と電気的に接続され、
前記第４のトランジスタのソース又はドレインの一方は、前記液晶素子と電気的に接続される半導体装置。
【請求項６】
請求項１乃至請求項５のいずれか一項に記載の半導体装置と、
ＦＰＣと、
を有することを特徴とする表示モジュール。
【請求項７】
請求項６に記載の表示モジュールと、
アンテナ、操作ボタン又はスピーカと、を有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一態様は、半導体装置、表示モジュール及び電子機器に関する。
【０００２】
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。または、本発明の一態様は、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、それらの駆動方法、または、それらの製造方法に関する。
【背景技術】
【０００３】
ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子、を用いた表示装置の開発が進められている。特許文献１乃至４には、ＭＥＭＳを用いた表示素子を有する画素回路が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−２３９０４６号公報
【特許文献２】特開２０１４−１４２４０５号公報
【特許文献３】特表２０１４−５２２５０９号公報
【特許文献４】特表２０１４−５２３６５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１乃至３では、ＭＥＭＳを用いた表示素子に電圧を供給し続けることが困難であるという問題があった。また、特許文献４では、ＣＭＯＳ回路を必要とするという問題があった。
【０００６】
本発明の一態様は、新規の構成の画素、半導体装置又は表示装置を提供することを課題の一とする。または、本発明の一態様は、信号の振幅電圧を小さくすること又はそれを実現可能な構成を提供することを課題の一とする。または、本発明の一態様は、表示素子に電圧を印加し続けること又はそれを実現可能な構成を提供することを課題の一とする。または、本発明の一態様は、表示素子の階調を正確に制御すること又はそれを実現可能な構成を提供することを課題の一とする。または、本発明の一態様は、定常的に電流が生じることを防止すること又はそれを実現可能な構成を提供することを課題の一とする。または、本発明の一態様は、消費電力を削減すること又はそれを実現可能な構成を提供することを課題の一とする。または、本発明の一態様は、同じ極性のトランジスタによって構成されること又はそれを実現可能な構成を提供することを課題の一とする。または、本発明の一態様は、製造工程を削減すること又はそれを実現可能な構成を提供することを課題の一とする。または、本発明の一態様は、貫通電流が生じる時間を短くすること又はそれを実現可能な構成を提供することを課題の一とする。または、本発明の一態様は、貫通電流を小さくすること又はそれを実現可能な構成を提供することを課題の一とする。または、本発明の一態様は、レイアウト面積を小さくすること又はそれを実現可能な構成を提供することを課題の一とする。
【０００７】
なお、本発明の一態様は、必ずしも上記の課題の全てを解決する必要はなく、少なくとも一の課題を解決できるものであればよい。また、上記の課題の記載は、他の課題の存在を妨げるものではない。これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【０００８】
本発明の一態様は、第１乃至第６のトランジスタと、ＭＥＭＳデバイスと、を有する半導体装置である。第１のトランジスタのソース又はドレインの一方は、第２のトランジスタのソース又はドレインの一方と電気的に接続される。第３のトランジスタのソース又はドレインの一方は、第１のトランジスタのゲートと電気的に接続される。第４のトランジスタのソース又はドレインの一方は、第５のトランジスタのソース又はドレインの一方と電気的に接続される。第６のトランジスタのソース又はドレインの一方は、第４のトランジスタのゲートと電気的に接続される。第２のトランジスタのゲートは、第４のトランジスタのゲートと電気的に接続される。第５のトランジスタのゲートは、第１のトランジスタのゲートと電気的に接続される。第１のトランジスタのソース又はドレインの一方は、ＭＥＭＳデバイスの第１の電極と電気的に接続される。第４のトランジスタのソース又はドレインの一方は、ＭＥＭＳデバイスの第２の電極と電気的に接続される。
【０００９】
本発明の一態様は、第１乃至第６のトランジスタと、ＭＥＭＳデバイスと、を有する半導体装置である。第１のトランジスタのソース又はドレインの一方は、第２のトランジスタのソース又はドレインの一方と電気的に接続される。第３のトランジスタのソース又はドレインの一方は、第１のトランジスタのゲートと電気的に接続される。第４のトランジスタのソース又はドレインの一方は、第５のトランジスタのソース又はドレインの一方と電気的に接続される。第６のトランジスタのソース又はドレインの一方は、第４のトランジスタのゲートと電気的に接続される。第２のトランジスタのゲートは、第４のトランジスタのソース又はドレインの一方と電気的に接続される。第５のトランジスタのゲートは、第１のトランジスタのソース又はドレインの一方と電気的に接続される。第１のトランジスタのソース又はドレインの一方は、ＭＥＭＳデバイスの第１の電極と電気的に接続される。第４のトランジスタのソース又はドレインの一方は、ＭＥＭＳデバイスの第２の電極と電気的に接続される。
【００１０】
上記本発明の一態様において、第１乃至第６のトランジスタの少なくとも一は、酸化物半導体層にチャネル形成領域を有していてもよい。
【００１１】
上記本発明の一態様において、半導体装置は、第１及び第２の容量素子を有していてもよい。第１の容量素子の第１の電極は、第１のトランジスタのソース又はドレインの一方と電気的に接続される。第１の容量素子の第２の電極は、第１のトランジスタのゲートと電気的に接続される。第２の容量素子の第１の電極は、第４のトランジスタのソース又はドレインの一方と電気的に接続される。第２の容量素子の第２の電極は、第４のトランジスタのゲートと電気的に接続される。
【００１２】
上記本発明の一態様において、第１のトランジスタのＷ／Ｌ（Ｗはチャネル幅、Ｌはチャネル長）は、第２のトランジスタのＷ／Ｌよりも大きくてもよい。また、第４のトランジスタのＷ／Ｌは、第５のトランジスタのＷ／Ｌよりも大きくてもよい。
【００１３】
上記本発明の一態様において、第１のトランジスタのＷ／Ｌ（Ｗはチャネル幅、Ｌはチャネル長）は、第３のトランジスタのＷ／Ｌよりも大きくてもよい。第４のトランジスタのＷ／Ｌは、第６のトランジスタのＷ／Ｌよりも大きくてもよい。
【００１４】
本発明の一態様は、表示パネルと、ＦＰＣと、を有する表示モジュールである。表示パネルは、上記本発明の一態様に係る半導体装置を有する。
【００１５】
本発明の一態様は、上記本発明の一態様に係る表示モジュールと、アンテナ、操作ボタン又はスピーカと、を有する電子機器である。
【００１６】
その他の本発明の一態様については、以下で述べる実施の形態における説明、及び図面に記載されている。
【発明の効果】
【００１７】
本発明の一態様は、新規の構成の画素、半導体装置又は表示装置を提供することができる。または、本発明の一態様は、表示素子に電圧を印加し続けること又はそれを実現可能な構成を提供することができる。または、本発明の一態様は、信号の振幅電圧を小さくすること又はそれを実現可能な構成を提供することができる。または、本発明の一態様は、表示素子の階調を正確に制御すること又はそれを実現可能な構成を提供することができる。または、本発明の一態様は、定常的に電流が生じることを防止すること又はそれを実現可能な構成を提供することができる。または、本発明の一態様は、消費電力を削減すること又はそれを実現可能な構成を提供することができる。または、本発明の一態様は、同じ極性のトランジスタによって構成されること又はそれを実現可能な構成を提供することができる。または、本発明の一態様は、製造工程を削減すること又はそれを実現可能な構成を提供することができる。または、本発明の一態様は、貫通電流が生じる時間を短くすること又はそれを実現可能な構成を提供することができる。または、本発明の一態様は、貫通電流を小さくすること又はそれを実現可能な構成を提供することができる。または、本発明の一態様は、レイアウト面積を小さくすること又はそれを実現可能な構成を提供することができる。
【００１８】
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
【図面の簡単な説明】
【００１９】
【図１】半導体装置の一例を説明する図。
【図２】タイミングチャート。
【図３】半導体装置の一例を説明する図。
【図４】半導体装置の一例を説明する図。
【図５】半導体装置の一例を説明する図、及び、タイミングチャート。
【図６】半導体装置の一例を説明する図。
【図７】半導体装置の一例を説明する図。
【図８】半導体装置の一例を説明する図。
【図９】半導体装置の一例を説明する図。
【図１０】半導体装置の一例を説明する図。
【図１１】半導体装置の一例を説明する図。
【図１２】半導体装置の一例を説明する図。
【図１３】半導体装置の一例を説明する図。
【図１４】半導体装置の一例を説明する図。
【図１５】半導体装置の一例を説明する図。
【図１６】半導体装置の一例を説明する図。
【図１７】半導体装置の一例を説明する図。
【図１８】半導体装置の一例を説明する図。
【図１９】半導体装置の一例を説明する図。
【図２０】半導体装置の一例を説明する図。
【図２１】半導体装置の一例を説明する図。
【図２２】半導体装置の一例を説明する図。
【図２３】半導体装置の一例を説明する図。
【図２４】半導体装置の一例を説明する図。
【図２５】表示装置の一例を説明する図。
【図２６】表示装置の一例を説明する図。
【図２７】表示装置の一例を説明する図。
【図２８】表示装置の一例を説明する図。
【図２９】半導体装置の一例を説明する図。
【図３０】半導体装置の一例を説明する図。
【図３１】ＭＥＭＳデバイスの一例を説明する図。
【図３２】表示モジュールの一例を説明する図。
【図３３】電子機器の一例を説明する図。
【発明を実施するための形態】
【００２０】
以下、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の実施の形態における説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
【００２１】
また、本発明の一態様は、撮像装置の他、ＲＦタグ、表示装置、集積回路を含むあらゆる装置が、その範疇に含まれる。また、表示装置には、液晶表示装置、有機発光素子に代表される発光素子を各画素に備えた発光装置、電子ペーパー、ＤＭＤ（Ｄｉｇｉｔａｌ  Ｍｉｃｒｏｍｉｒｒｏｒ  Ｄｅｖｉｃｅ）、ＰＤＰ（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）、ＦＥＤ（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ）など、集積回路を有する表示装置が、その範疇に含まれる。
【００２２】
なお、図面を用いて本発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いることがある。
【００２３】
また、本明細書等においては、ある一つの実施の形態において述べる図または文章において、その一部分を取り出して、発明の一態様を構成することは可能である。したがって、ある部分を述べる図または文章が記載されている場合、その一部分の図または文章を取り出した内容も、発明の一態様として開示されているものであり、発明の一態様を構成することが可能であるものとする。そして、その発明の一態様は明確であると言える。そのため、例えば、能動素子（トランジスタなど）、配線、受動素子（容量素子など）、導電層、絶縁層、半導体層、部品、装置、動作方法、製造方法などが単数もしくは複数記載された図面または文章において、その一部分を取り出して、発明の一態様を構成することが可能であるものとする。例えば、Ｎ個（Ｎは整数）の回路素子（トランジスタ、容量素子等）を有して構成される回路図から、Ｍ個（Ｍは整数で、Ｍ＜Ｎ）の回路素子（トランジスタ、容量素子等）を抜き出して、発明の一態様を構成することは可能である。別の例としては、「Ａは、Ｂ、Ｃ、Ｄ、Ｅ、または、Ｆを有する」と記載されている文章から、一部の要素を任意に抜き出して、「Ａは、ＢとＥとを有する」、「Ａは、ＥとＦとを有する」、「Ａは、ＣとＥとＦとを有する」、または、「Ａは、ＢとＣとＤとＥとを有する」などの発明の一態様を構成することは可能である。
【００２４】
また、本明細書等においては、ある一つの実施の形態において述べる図または文章において、少なくとも一つの具体例が記載される場合、その具体例の上位概念を導き出すことは、当業者であれば容易に理解される。したがって、ある一つの実施の形態において述べる図または文章において、少なくとも一つの具体例が記載される場合、その具体例の上位概念も、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。そして、その発明の一態様は、明確であると言える。
【００２５】
また、本明細書等においては、少なくとも図に記載した内容（図の中の一部でもよい）は、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。したがって、ある内容について、図に記載されていれば、文章を用いて述べていなくても、その内容は、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。同様に、図の一部を取り出した図についても、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。そして、その発明の一態様は明確であると言える。
【００２６】
また、明細書の中の文章や図面において規定されていない内容について、その内容を除くことを規定した発明の一態様を構成することが出来る。または、ある値について、上限値と下限値などで示される数値範囲が記載されている場合、その範囲を任意に狭めることで、または、その範囲の中の一点を除くことで、その範囲を一部除いた発明の一態様を規定することができる。これらにより、例えば、従来技術が本発明の一態様の技術的範囲内に入らないことを規定することができる。
【００２７】
また、本明細書等においては、能動素子（トランジスタなど）、受動素子（容量素子など）などが有するすべての端子について、その接続先を特定しなくても、当業者であれば、発明の一態様を構成することは可能な場合がある。つまり、接続先を特定しなくても、発明の一態様が明確であると言える。そして、接続先が特定された内容が、本明細書等に記載されている場合、接続先を特定しない発明の一態様が、本明細書等に記載されていると判断することが可能な場合がある。特に、端子の接続先の候補が複数存在する場合には、その端子の接続先を特定の箇所に限定する必要はない。したがって、能動素子（トランジスタなど）、受動素子（容量素子など）などが有する一部の端子についてのみ、その接続先を特定することによって、発明の一態様を構成することが可能な場合がある。
【００２８】
また、本明細書等においては、ある回路について、少なくとも接続先を特定すれば、当業者であれば、発明を特定することが可能な場合がある。または、ある回路について、少なくとも機能を特定すれば、当業者であれば、発明を特定することが可能な場合がある。つまり、機能を特定すれば、発明の一態様が明確であると言える。そして、機能が特定された発明の一態様が、本明細書等に記載されていると判断することが可能な場合がある。したがって、ある回路について、機能を特定しなくても、接続先を特定すれば、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。または、ある回路について、接続先を特定しなくても、機能を特定すれば、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。
【００２９】
また、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。
【００３０】
ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
【００３１】
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であり、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに、ＸとＹとが、接続されている場合である。
【００３２】
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択して切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、ＸとＹとが直接的に接続されている場合を含むものとする。
【００３３】
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹとが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹとが電気的に接続されている場合とを含むものとする。
【００３４】
なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）とが、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合と同様な内容が、本明細書等に開示されているものとする。
【００３５】
なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現することが出来る。
【００３６】
例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。または、「Ｘは、トランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。
【００３７】
または、別の表現方法として、例えば、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トランジスタのソース（又は第１の端子など）とトランジスタのドレイン（又は第２の端子など）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタのソース（又は第１の端子など）からトランジスタのドレイン（又は第２の端子など）への電気的パスであり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の電気的パスは、第４の電気的パスを有しておらず、前記第４の電気的パスは、トランジスタのドレイン（又は第２の端子など）からトランジスタのソース（又は第１の端子など）への電気的パスである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続経路について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。
【００３８】
なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
【００３９】
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
【００４０】
（実施の形態１）
本実施の形態では、本発明の一態様に係る半導体装置の一例について説明する。本発明の一態様に係る半導体装置は、ＭＥＭＳデバイスを駆動することができる。特に、ＭＥＭＳデバイスを表示素子として用いることにより、本発明の一態様に係る半導体装置は、表示装置の画素として用いることが可能である。
【００４１】
図１は、本発明の一態様に係る半導体装置１０の回路図である。図１に示す半導体装置１０は、トランジスタ１１乃至１６と、容量素子１７及び１８と、ＭＥＭＳデバイス７０と、を有する。ＭＥＭＳデバイス７０は、部材７１乃至７３を有する。
【００４２】
トランジスタ１１は、第１の端子が配線５１Ａと接続され、第２の端子が部材７１と接続される。トランジスタ１２は、第１の端子が配線５２Ａと接続され、第２の端子が部材７１と接続される。トランジスタ１３は、第１の端子が配線５４と接続され、第２の端子がトランジスタ１１のゲートと接続され、ゲートが配線５３Ａと接続される。トランジスタ１４は、第１の端子が配線５１Ｂと接続され、第２の端子が部材７２と接続される。トランジスタ１５は、第１の端子が配線５２Ｂと接続され、第２の端子が部材７２と接続される。トランジスタ１６は、第１の端子が配線５５と接続され、第２の端子がトランジスタ１４のゲートと接続され、ゲートが配線５３Ｂと接続される。トランジスタ１２のゲートは、トランジスタ１４のゲートと接続される。トランジスタ１５のゲートは、トランジスタ１１のゲートと接続される。容量素子１７は、第１の電極がトランジスタ１１の第２の端子と接続され、第２の電極がトランジスタ１１のゲートと接続される。容量素子１８は、第１の電極がトランジスタ１４の第２の端子と接続され、第２の電極がトランジスタ１４のゲートと接続される。
【００４３】
ノード３１は、トランジスタ１１のゲートとトランジスタ１３の第２の端子とトランジスタ１５のゲートと容量素子１７の第２の電極との接続箇所である。ノード３２は、トランジスタ１１の第２の端子とトランジスタ１２の第２の端子と容量素子１７の第１の電極と部材７１との接続箇所である。ノード３３は、トランジスタ１４のゲートとトランジスタ１６の第２の端子とトランジスタ１２のゲートと容量素子１８の第２の電極との接続箇所である。ノード３４は、トランジスタ１４の第２の端子とトランジスタ１５の第２の端子と容量素子１８の第１の電極と部材７２との接続箇所である。
【００４４】
トランジスタ１１乃至１６は同じ極性であることが好ましい。図１では、トランジスタ１１乃至１６はＮチャネル型である。ただし、トランジスタ１１乃至１６はＰチャネル型でもよい。
【００４５】
配線５１Ａ、５１Ｂ、５２Ａ、５２Ｂ、５３Ａ、５３Ｂ、５４及び５５、並びに後述する配線には、様々な信号又は様々な電圧等を供給することが可能である。そして、各配線に供給される当該信号又は当該電圧等によって、各配線の電位を制御することが可能である。また、各配線に供給される当該信号又は当該電圧等によって、半導体装置１０の動作を制御することが可能である。
【００４６】
図１に示す半導体装置１０が図２（Ａ）及び図２（Ｂ）に示すタイミングチャートに基づいて制御される場合の動作について説明する。ただし、図１に示す半導体装置１０は、各配線の電位を適宜制御することによって、他にも様々な動作を行うことが可能である。
【００４７】
図２（Ａ）及び図２（Ｂ）には、配線５３Ａ及び５３Ｂの電位Ｖ５３、配線５４の電位Ｖ５４、配線５５の電位Ｖ５５、ノード３１の電位Ｖ３１、ノード３２の電位Ｖ３２、ノード３３の電位Ｖ３３及びノード３４の電位Ｖ３４を示す。図２（Ａ）では、期間Ｔａにおいて、配線５４の電位がハイレベルになり、配線５５の電位がロウレベルになるのに対し、図２（Ｂ）では、期間Ｔａにおいて、配線５４の電位がロウレベルになり、配線５５の電位がハイレベルになる点で、図２（Ａ）と図２（Ｂ）とは異なる。
【００４８】
図２（Ａ）及び図２（Ｂ）では、配線５３Ａ及び５３Ｂ、配線５４、並びに配線５５には信号が入力される。また、配線５１Ａ及び５１Ｂには電圧ＶＤＤが供給され、配線５２Ａ及び５２Ｂには電圧ＶＳＳ（ＶＳＳ＜ＶＤＤ）が供給されるものとする。また、部材７３には電圧ＶＳＳが供給されるものとする。
【００４９】
期間Ｔａにおいて、配線５３Ａ及び５３Ｂの電位がハイレベルになるため、トランジスタ１３及び１６がオンになる。ノード３１はトランジスタ１３を介して配線５４と導通状態になるため、配線５４からトランジスタ１３を介してノード３１に信号が供給される。そして、ノード３１の電位は配線５４の電位に基づいて制御される。また、ノード３３はトランジスタ１６を介して配線５５と導通状態になるため、配線５５からトランジスタ１６を介してノード３３に信号が供給される。そして、ノード３３の電位は配線５５の電位に基づいて制御される。
【００５０】
図２（Ａ）では、配線５４の電位がハイレベルであるため、ノード３１の電位はハイレベルになる。よって、トランジスタ１１及び１５がオンになる。また、配線５５の電位がロウレベルであるため、ノード３３の電位がロウレベルになる。よって、トランジスタ１２及び１４がオフになる。ノード３２はトランジスタ１１を介して配線５１Ａと導通状態になるため、配線５１Ａからトランジスタ１１を介してノード３２に電圧ＶＤＤが供給される。そして、ノード３２の電位はハイレベルになる。ノード３４はトランジスタ１５を介して配線５２Ｂと導通状態になるため、配線５２Ｂからトランジスタ１５を介してノード３４に電圧ＶＳＳが供給される。そして、ノード３４の電位はロウレベルになる。よって、部材７１と部材７３との間に電位差が生じるのに対し、部材７２と部材７３との間には電位差が生じないため、部材７３は部材７１側に移動する（図３（Ａ）参照）。
【００５１】
ノード３１及び３２の電位について具体的に説明する。ノード３１の電位がトランジスタ１３のゲートの電位（配線５３Ａのハイレベルの電位）からトランジスタ１３の閾値電圧を引いた値まで上昇すると、トランジスタ１３がオフになるため、ノード３１が浮遊状態になる。このとき、容量素子１７はノード３１とノード３２との間の電位差を保持している。よって、ノード３２の電位の上昇に伴ってノード３１の電位も上昇する。いわゆるブートストラップ動作である。そして、ノード３１の電位がトランジスタ１１の第１の端子の電位（ＶＤＤ）とトランジスタ１１の閾値電圧との和よりも高くなれば、ノード３２の電位がＶＤＤまで上昇する。
【００５２】
図２（Ｂ）では、配線５４の電位がロウレベルであるため、ノード３１の電位はロウレベルになる。よって、トランジスタ１１及び１５がオフになる。また、配線５５の電位がハイレベルであるため、ノード３３の電位がハイレベルになる。よって、トランジスタ１２及び１４がオンになる。ノード３２はトランジスタ１２を介して配線５２Ａと導通状態になるため、配線５２Ａからトランジスタ１２を介してノード３２に電圧ＶＳＳが供給される。そして、ノード３２の電位はロウレベルになる。ノード３４はトランジスタ１４を介して配線５１Ｂと導通状態になるため、配線５１Ｂからトランジスタ１４を介してノード３４に電圧ＶＤＤが供給される。そして、ノード３４の電位はハイレベルになる。よって、部材７１と部材７３との間に電位差が生じないのに対し、部材７２と部材７３との間には電位差が生じるため、部材７３は部材７２側に移動する（図３（Ｂ）参照）。
【００５３】
ノード３３及び３４の電位について具体的に説明する。ノード３３の電位がトランジスタ１６のゲートの電位（配線５３Ｂのハイレベルの電位）からトランジスタ１６の閾値電圧を引いた値まで上昇すると、トランジスタ１６がオフになるため、ノード３３が浮遊状態になる。このとき、容量素子１８はノード３３とノード３４との間の電位差を保持している。よって、ノード３４の電位の上昇に伴ってノード３３の電位も上昇する。いわゆるブートストラップ動作である。そして、ノード３３の電位がトランジスタ１４の第１の端子の電位（ＶＤＤ）とトランジスタ１４の閾値電圧との和よりも高くなれば、ノード３４の電位がＶＤＤまで上昇する。
【００５４】
期間Ｔｂにおいて、配線５３Ａ及び５３Ｂの電位がロウレベルになるため、トランジスタ１３及び１６がオフになる。ノード３１及び３３は浮遊状態になるため、ノード３１及び３３の電位は期間Ｔａにおける値を維持する。よって、トランジスタ１１、１２、１４及び１５のオン又はオフも期間Ｔａにおける状態を維持する。
【００５５】
図２（Ａ）では、ノード３１がハイレベルを維持するため、トランジスタ１１及び１５がオンになる。また、ノード３３がロウレベルを維持するため、トランジスタ１２及び１４がオフになる。ノード３２はトランジスタ１１を介して配線５１Ａと導通状態になるため、配線５１Ａからトランジスタ１１を介してノード３２に電圧ＶＤＤが供給される。そして、ノード３２の電位はハイレベルになる。ノード３４はトランジスタ１５を介して配線５２Ｂと導通状態になるため、配線５２Ｂからトランジスタ１５を介してノード３４に電圧ＶＳＳが供給される。そして、ノード３４の電位はロウレベルになる。よって、部材７１と部材７３との間に電位差が生じるのに対し、部材７２と部材７３との間には電位差が生じないため、部材７３は部材７１側に移動する（図４（Ａ）参照）。
【００５６】
図２（Ｂ）では、ノード３１がロウレベルを維持するため、トランジスタ１１及び１５がオフになる。また、ノード３３がハイレベルを維持するため、トランジスタ１２及び１４がオンになる。ノード３２はトランジスタ１２を介して配線５２Ａと導通状態になるため、配線５２Ａからトランジスタ１２を介してノード３２に電圧ＶＳＳが供給される。そして、ノード３２の電位はロウレベルになる。ノード３４はトランジスタ１４を介して配線５１Ｂと導通状態になるため、配線５１Ｂからトランジスタ１４を介してノード３４に電圧ＶＤＤが供給される。そして、ノード３４の電位はハイレベルになる。よって、部材７１と部材７３との間に電位差が生じないのに対し、部材７２と部材７３との間には電位差が生じるため、部材７３は部材７２側に移動する（図４（Ｂ）参照）。
【００５７】
以上のとおり、図１に示す半導体装置１０は、ＭＥＭＳデバイス７０を適宜制御することができる。
【００５８】
図１に示す半導体装置１０では、ＭＥＭＳデバイス７０、特に部材７１及び７２が浮遊状態になることを防止することができる。これにより、ＭＥＭＳデバイス７０に印加される電圧の変動を抑制することができ、ＭＥＭＳデバイス７０を正確に制御することができる。
【００５９】
図１に示す半導体装置１０では、ブートストラップ動作によってノード３１及び３３の電位をＶＤＤよりも高くすることが可能である。これにより、配線５４及び５５に入力される信号の振幅電圧を小さくすることができる。さらに、配線５４及び５５に入力される信号の振幅電圧を小さくすることができれば、配線５３に入力される信号の振幅電圧も小さくすることができる。よって、消費電力の削減を図ることができる。特に、ＭＥＭＳデバイス駆動電圧は大きいことが多いため、信号の振幅電圧が大きく、消費電力が大きくなることが多い。そのため、信号の振幅電圧を小さくし消費電力の削減を図ることができるという上記効果は、ＭＥＭＳデバイスを用いた装置に対して特に有利である。
【００６０】
本発明の一態様に係る半導体装置は、図１に限定されない。以下に、図１に示す半導体装置１０の変形例を示す。
【００６１】
＜変形例１＞
図５（Ａ）に示すように、図１において、トランジスタ１１乃至１６はＰチャネル型であることが可能である。トランジスタ１１乃至１６がＰチャネル型である場合には、配線５３Ａ、５３Ｂ、５４及び５５の電位のハイレベル又はロウレベルは、図２（Ａ）及び図２（Ｂ）に対して反転するように設定されることが好ましい。図５（Ｂ）には、配線５３Ａ、５３Ｂ、５４及び５５の電位のハイレベル又はロウレベルが図２（Ａ）に対して反転している場合のタイミングチャートを例示する。また、配線５１Ａ及び５１Ｂには電圧ＶＳＳが供給され、配線５２Ａ及び５２Ｂには電圧ＶＤＤが供給されることが好ましい。
【００６２】
＜変形例２＞
図６（Ａ）に示すように、図１において、トランジスタ１３及び１６はスイッチに置き換えられることが可能である。トランジスタ１３と置き換わるスイッチは、第１の端子が配線５４と接続され、第２の端子がノード３１と接続される。トランジスタ１６と置き換わるスイッチは、第１の端子が配線５５と接続され、第２の端子がノード３３と接続される。
【００６３】
なお、トランジスタ１３及び１６の一方のみがスイッチに置き換えられることが可能である。
【００６４】
なお、トランジスタがスイッチに置き換えられる場合、スイッチの第１の端子の接続先はトランジスタの第１の端子の接続先と同じであり、スイッチの第２の端子の接続先はトランジスタの第２の端子の接続先と同じである。
【００６５】
＜変形例３＞
図６（Ｂ）に示すように、図１において、トランジスタ１２及び１５はスイッチに置き換えられることが可能である。トランジスタ１２と置き換わるスイッチは、第１の端子が配線５２Ａと接続され、第２の端子がノード３２と接続される。トランジスタ１５と置き換わるスイッチは、第１の端子が配線５２Ｂと接続され、第２の端子がノード３４と接続される。
【００６６】
なお、トランジスタ１２及び１５の一方のみがスイッチに置き換えられることが可能である。
【００６７】
＜変形例４＞
図７（Ａ）に示すように、図１において、容量素子１７及び１８が省略されることが可能である。ノード３１とノード３２との間の電位差は、トランジスタ１１のゲートと第２の端子との間の寄生容量によって保持されることが可能である。また、ノード３３とノード３４との間の電位差は、トランジスタ１４のゲートと第２の端子との間の寄生容量によって保持されることが可能である。
【００６８】
なお、容量素子１７及び１８の一方のみが省略されることが可能である。
【００６９】
＜変形例５＞
図７（Ｂ）に示すように、図１において、容量素子１７及び１８はトランジスタに置き換えられることが可能である。容量素子１７と置き換わるトランジスタは、ゲートがノード３１と接続され、第１の端子がノード３２と接続される。容量素子１８と置き換わるトランジスタは、ゲートがノード３３と接続され、第１の端子がノード３４と接続される。
【００７０】
なお、図８（Ａ）に示すように、容量素子１７と置き換わるトランジスタは、ゲートがノード３２と接続され、第１の端子がノード３１と接続されることが可能である。容量素子１８と置き換わるトランジスタは、ゲートがノード３４と接続され、第１の端子がノード３３と接続されることが可能である。
【００７１】
なお、容量素子１７及び１８の一方のみがトランジスタに置き換えられることが可能である。
【００７２】
なお、容量素子１７及び１８と置き換わるトランジスタは、トランジスタ１１乃至１６と同じ極性であることが可能である。
【００７３】
なお、容量素子１７及び１８と置き換わるトランジスタは、第２の端子が第１の端子と接続されることが可能である。
【００７４】
＜変形例６＞
図８（Ｂ）に示すように、図１において、配線５１Ａと配線５１Ｂとは、１本の配線５１にまとめられることが可能である。配線５１には様々な信号又は様々な電圧等を供給することが可能である。特に、配線５１には、配線５１Ａ及び５１Ｂと同様に電圧ＶＤＤが供給されることが好ましい。
【００７５】
＜変形例７＞
図９（Ａ）に示すように、図１において、配線５２Ａと配線５２Ｂとが１本の配線５２にまとめられることが可能である。配線５２には様々な信号又は様々な電圧等を供給することが可能である。特に、配線５２には、配線５２Ａ及び５２Ｂと同様に電圧ＶＳＳが供給されることが好ましい。
【００７６】
＜変形例８＞
図９（Ｂ）に示すように、図１において、配線５３Ａと配線５３Ｂとが１本の配線５３にまとめられることが可能である。配線５３には様々な信号又は様々な電圧等を供給することが可能である。特に、配線５３には信号が入力され、配線５３の電位は、図２（Ａ）及び図２（Ｂ）の電位Ｖ５３のように制御されることが好ましい。
【００７７】
＜変形例９＞
図１０（Ａ）に示すように、図１において、トランジスタ１２のゲートはノード３４と接続され、トランジスタ１５のゲートはノード３２と接続されることが可能である。図２（Ａ）の期間Ｔａ及びＴｂでは、ノード３２がハイレベルになり、ノード３４がロウレベルになるため、トランジスタ１２がオフになり、トランジスタ１５がオンになる。一方、図２（Ｂ）の期間Ｔａ及びＴｂでは、ノード３２がロウレベルになり、ノード３４がハイレベルになるため、トランジスタ１２がオンになり、トランジスタ１５がオフになる。ノード３２及び３４の電位は、ノード３１及び３３の電位ほど高くなることはない。そのため、トランジスタ１２及び１５に印加される電圧を小さくすることができるため、トランジスタ１２及び１５の劣化の抑制又は破壊の防止を図ることができる。
【００７８】
＜変形例１０＞
図１０（Ｂ）に示すように、図１において、トランジスタ１２のゲートは配線５１Ａ、５１Ｂ、５２Ａ、５２Ｂ、５３Ａ、５３Ｂ、５４及び５５と異なる配線と接続され、トランジスタ１５のゲートは配線５１Ａ、５１Ｂ、５２Ａ、５２Ｂ、５３Ａ、５３Ｂ、５４及び５５と異なる配線と接続されることが可能である。
【００７９】
なお、トランジスタ１２のゲートとトランジスタ１５のゲートとは接続されることが可能である。
【００８０】
＜変形例１１＞
図１１（Ａ）に示すように、図１において、トランジスタ１９及び２０が設けられることが可能である。トランジスタ１９は、第１の端子がトランジスタ１１のゲートと接続され、第２の端子がトランジスタ１３の第２の端子と接続され、ゲートが配線５１Ｃと接続される。トランジスタ２０は、第１の端子がトランジスタ１４のゲートと接続され、第２の端子がトランジスタ１６の第２の端子と接続され、ゲートが配線５１Ｄと接続される。また、トランジスタ１５のゲートは、トランジスタ１９の第２の端子と接続される。トランジスタ１２のゲートは、トランジスタ２０の第２の端子と接続される。配線５１Ｃ及び５１Ｄには様々な信号又は様々な電圧等を供給することが可能である。特に、配線５１Ｃ及び５１Ｄには、電圧ＶＤＤが供給されることが好ましい。ただし、配線５１Ｃ及び５１Ｄには電圧ＶＤＤよりも低い電圧が供給されてもよい。ノード３１の電位がブートストラップ動作によってＶＤＤよりも高い値に上昇する場合、トランジスタ１３の第２の端子の電位がトランジスタ１９のゲートの電位（ＶＤＤ）からトランジスタ１９の閾値電圧を引いた値になると、トランジスタ１９はオフになる。よって、トランジスタ１３の第２の端子の電位はノード３１の電位ほど高くなることはない。一方、ノード３１の電位がロウレベルになる場合、トランジスタ１９はオンのままになり、トランジスタ１３の第２の端子の電位もロウレベルになる。同様に、ノード３３の電位がブートストラップ動作によってＶＤＤよりも高い値に上昇する場合、トランジスタ１６の第２の端子の電位がトランジスタ２０のゲートの電位（ＶＤＤ）からトランジスタ２０の閾値電圧を引いた値になると、トランジスタ２０はオフになる。よって、トランジスタ１６の第２の端子の電位はノード３３の電位ほど高くなることはない。一方、ノード３３の電位がロウレベルになる場合、トランジスタ２０はオンのままになり、トランジスタ１６の第２の端子の電位もロウレベルになる。このように、トランジスタ１３の第２の端子の電位及びトランジスタ１６の第２の端子の電位の上昇を抑制することができる。よって、トランジスタ１３及び１６に印加される電圧を小さくすることができ、トランジスタ１３及び１６の劣化の抑制又は破壊の防止を図ることができる。同様に、トランジスタ１２及び１５に印加される電圧を小さくすることができ、トランジスタ１２及び１５の劣化の抑制又は破壊の防止を図ることができる。
【００８１】
なお、図１１（Ｂ）に示すように、トランジスタ１９のゲートは配線５１Ａと接続され、トランジスタ２０のゲートは配線５１Ｂと接続されることが可能である。この場合、トランジスタ１１の第１の端子とトランジスタ１４の第１の端子とトランジスタ１９のゲートとトランジスタ２０のゲートとが配線５１と接続されることが可能である。
【００８２】
なお、図１２（Ａ）に示すように、トランジスタ１９のゲートは配線５３Ａと接続され、トランジスタ２０のゲートは配線５３Ｂと接続されることが可能である。この場合、トランジスタ１３のゲートとトランジスタ１６のゲートとトランジスタ１９のゲートとトランジスタ２０のゲートとは配線５３と接続されることが可能である。
【００８３】
なお、配線５１Ｃ及び５１Ｄは１本の配線にまとめられることが可能である。また、当該１本の配線の電位は、配線５１Ａ、５１Ｂ、５３Ａ及び５３Ｂと独立して制御されることが可能である。
【００８４】
なお、図１２（Ｂ）に示すように、トランジスタ１５のゲートは、トランジスタ１９の第１の端子と接続され、トランジスタ１２のゲートはトランジスタ２０の第１の端子と接続されることが可能である。
【００８５】
なお、トランジスタ１９及び２０の一方のみが設けられてもよい。
【００８６】
なお、トランジスタ１９及び２０は、トランジスタ１１乃至１６と同じ極性であることが好ましい。
【００８７】
＜変形例１２＞
図１３（Ａ）に示すように、図１において、トランジスタ２１及び２２が設けられることが可能である。トランジスタ２１は、第１の端子がトランジスタ１５のゲートと接続され、第２の端子がノード３１と接続され、ゲートが配線５１Ｅと接続される。トランジスタ２２は、第１の端子がトランジスタ１２のゲートと接続され、第２の端子がノード３３と接続され、ゲートが配線５１Ｆと接続される。配線５１Ｅ及び５１Ｆには様々な信号又は様々な電圧等を供給することが可能である。特に、配線５１Ｅ及び５１Ｆには、電圧ＶＤＤが供給されることが好ましい。ただし、配線５１Ｅ及び５１Ｆには電圧ＶＤＤよりも低い電圧が供給されてもよい。ノード３１の電位がブートストラップ動作によってＶＤＤよりも高い値まで上昇する場合、トランジスタ１５のゲートの電位がトランジスタ２１のゲートの電位（ＶＤＤ）からトランジスタ２１の閾値電圧を引いた値になると、トランジスタ２１はオフになる。よって、トランジスタ１５のゲートの電位はノード３１の電位ほど高くなることはない。一方、ノード３１の電位がロウレベルになる場合、トランジスタ２１はオンのままになり、トランジスタ１５のゲートの電位もロウレベルになる。同様に、ノード３３の電位がブートストラップ動作によってＶＤＤよりも高い値まで上昇する場合、トランジスタ１２のゲートの電位がトランジスタ２２のゲートの電位（ＶＤＤ）からトランジスタ２２の閾値電圧を引いた値になると、トランジスタ２２はオフになる。よって、トランジスタ１２のゲートの電位はノード３３の電位ほど高くなることはない。一方、ノード３３の電位がロウレベルになる場合、トランジスタ２２はオンのままになり、トランジスタ１２のゲートの電位もロウレベルになる。このように、トランジスタ１２のゲートの電位及びトランジスタ１５のゲートの電位の上昇を抑制することができる。よって、トランジスタ１２及び１５に印加される電圧を小さくすることができ、トランジスタ１２及び１５の劣化の抑制又は破壊の防止を図ることができる。
【００８８】
なお、図１３（Ｂ）に示すように、トランジスタ２１のゲートは配線５１Ａと接続され、トランジスタ２２のゲートは配線５１Ｂと接続されることが可能である。この場合、トランジスタ１１の第１の端子とトランジスタ１４の第１の端子とトランジスタ２１のゲートとトランジスタ２２のゲートとは配線５１と接続されることが可能である。
【００８９】
なお、図１４（Ａ）に示すように、トランジスタ２１のゲートは配線５３Ａと接続され、トランジスタ２２のゲートは配線５３Ｂと接続されることが可能である。この場合、トランジスタ１３のゲートとトランジスタ１６のゲートとトランジスタ２１のゲートとトランジスタ２２のゲートとは配線５３と接続されることが可能である。
【００９０】
なお、配線５１Ｅ及び５１Ｆは１本の配線にまとめられることが可能である。また、当該１本の配線の電位は、配線５１Ａ、５１Ｂ、５３Ａ及び５３Ｂと独立して制御されることが可能である。
【００９１】
なお、トランジスタ２１及び２２の一方のみが設けられてもよい。
【００９２】
なお、トランジスタ２１及び２２は、トランジスタ１１乃至１６と同じ極性であることが好ましい。
【００９３】
＜変形例１３＞
図１４（Ｂ）に示すように、図１において、トランジスタ２３及び２４が設けられることが可能である。トランジスタ２３は、第１の端子が配線５２Ｃと接続され、第２の端子がノード３１と接続され、ゲートがノード３３と接続される。トランジスタ２４は、第１の端子が配線５２Ｄと接続され、第２の端子がノード３３と接続され、ゲートがノード３１と接続される。配線５２Ｃ及び５２Ｄには様々な信号又は様々な電圧等を供給することが可能である。特に、配線５２Ｃ及び５２Ｄには、電圧ＶＳＳが供給されることが好ましい。ノード３１の電位がハイレベルになり、ノード３３の電位がロウレベルになる場合、トランジスタ２３がオフになり、トランジスタ２４がオンになる。よって、ノード３３はトランジスタ２４を介して配線５２Ｄと導通状態になる。一方で、ノード３１の電位がロウレベルになり、ノード３３の電位がハイレベルになる場合、トランジスタ２３がオンになり、トランジスタ２４がオフになる。よって、ノード３１はトランジスタ２３を介して配線５２Ｃと導通状態になる。このように、ノード３１及び３３の電位を維持しやすくなるため、誤動作の防止を図ることができる。また、リフレッシュレートの低減を図ることが可能になるため、消費電力の削減を図ることができる。
【００９４】
なお、図１５（Ａ）に示すように、トランジスタ２３のゲートはノード３４と接続され、トランジスタ２４のゲートはノード３２と接続されることが可能である。これにより、トランジスタ２３及び２４に印加される電圧を小さくすることができるため、トランジスタ２３及び２４の劣化の抑制又は破壊の防止を図ることができる。
【００９５】
なお、図１５（Ｂ）に示すように、トランジスタ２３のゲートは配線５１Ａ、５１Ｂ、５２Ａ、５２Ｂ、５３Ａ、５３Ｂ、５４及び５５と異なる配線と接続され、トランジスタ２４のゲートは配線５１Ａ、５１Ｂ、５２Ａ、５２Ｂ、５３Ａ、５３Ｂ、５４及び５５と異なる配線と接続されることが可能である。
【００９６】
なお、図１６（Ａ）に示すように、トランジスタ２３の第１の端子は配線５２Ａと接続され、トランジスタ２４の第１の端子は配線５２Ｂと接続されることが可能である。この場合、トランジスタ１２の第１の端子とトランジスタ１５の第１の端子とトランジスタ２３の第１の端子とトランジスタ２４の第１の端子とは配線５２と接続されることが可能である。
【００９７】
なお、図１６（Ｂ）に示すように、トランジスタ２３及び２４はスイッチに置き換えられることが可能である。
【００９８】
なお、トランジスタ２３及び２４の一方のみが設けられてもよい。
【００９９】
なお、トランジスタ２３及び２４は、トランジスタ１１乃至１６と同じ極性であることが好ましい。
【０１００】
＜変形例１４＞
図１７（Ａ）に示すように、図１において、ＭＥＭＳデバイス７０は負荷７０Ｌに置き換えられることが可能である。或いは、図１において、ＭＥＭＳデバイス７０は省略されることが可能である。
【０１０１】
＜変形例１５＞
図１７（Ｂ）に示すように、図１において、ＭＥＭＳデバイス７０は表示素子７０Ａに置き換えられることが可能である。
【０１０２】
なお、図１８（Ａ）には、表示素子７０Ａとして発光素子７０Ｂが用いられる構成を示す。発光素子７０Ｂは、第１の電極と、第２の電極と、第１の電極と第２の電極とに挟まれている領域を有する発光層（例えば有機化合物を含む層）と、を有する。そして、第１の電極がノード３２と接続され、第２の電極がノード３４と接続される。
【０１０３】
なお、表示素子７０Ａとして液晶素子が用いられることが可能である。液晶素子は、第１の電極と、第２の電極と、第１の電極と第２の電極とに挟まれている領域を有する液晶素子と、を有する。或いは、液晶素子は、第１の電極と、第２の電極と、第１の電極と第２の電極との間に生じる電界によって制御される液晶層と、を有する。そして、第１の電極がノード３２と接続され、第２の電極がノード３４と接続される。
【０１０４】
なお、例えば、本明細書等において、表示素子、表示素子を有する装置である表示装置、発光素子、及び発光素子を有する装置である発光装置は、様々な形態を用いること、又は様々な素子を有することが出来る。表示素子、表示装置、発光素子又は発光装置は、例えば、ＥＬ（エレクトロルミネッセンス）素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＩＭＯＤ（インターフェアレンス・モジュレーション）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、エレクトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブを用いた表示素子、などの少なくとも一つを有している。これらの他にも、電気的または磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有していてもよい。ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ  Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ  Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク、電子粉流体（登録商標）、又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。なお、ＬＥＤを用いる場合、ＬＥＤの電極や窒化物半導体の下に、グラフェンやグラファイトを配置してもよい。グラフェンやグラファイトは、複数の層を重ねて、多層膜としてもよい。このように、グラフェンやグラファイトを設けることにより、その上に、窒化物半導体、例えば、結晶を有するｎ型ＧａＮ半導体層などを容易に成膜することができる。さらに、その上に、結晶を有するｐ型ＧａＮ半導体層などを設けて、ＬＥＤを構成することができる。なお、グラフェンやグラファイトと、結晶を有するｎ型ＧａＮ半導体層との間に、ＡｌＮ層を設けてもよい。なお、ＬＥＤが有するＧａＮ半導体層は、ＭＯＣＶＤで成膜してもよい。ただし、グラフェンを設けることにより、ＬＥＤが有するＧａＮ半導体層は、スパッタ��で成膜することも可能である。
【０１０５】
ＭＥＭＳシャッターの構造例について説明する。図３１は、シャッター３００である。シャッター３００は、アクチュエータ３１１に結合された可動遮光層３０２を有する。アクチュエータ３１１は開口部３０４を有する遮光層（図面が煩雑となるため図示せず）上に設けられており、２つの柔軟性を有するアクチュエータ３１５を有する。可動遮光層３０２の一方の辺は、アクチュエータ３１５と電気的に接続されている。アクチュエータ３１５は、可動遮光層３０２を、構造体３２３と構造体３２７とを結ぶ線分の方向に移動させる機能を有する。
【０１０６】
アクチュエータ３１５は、可動遮光層３０２および構造体３１９と電気的に接続する可動電極３２１と、構造体３２３と電気的に接続する可動電極３２５とを有する。可動電極３２５は、可動電極３２１に隣接しており、可動電極３２５の一端は構造体３２３と電気的に接続し、他端は自由に動くことができる。また、可動電極３２５の自由に動くことが可能な端部は、可動電極３２１および構造体３１９の接続部の付近で可動電極３２１と最も近くなるように、湾曲している。
【０１０７】
可動遮光層３０２の他方の辺は、アクチュエータ３１１によって及ぼされた力に対抗する復元力を有するスプリング３１７に接続されている。スプリング３１７は構造体３２７に接続されている。
【０１０８】
構造体３１９、構造体３２３、構造体３２７は、開口部３０４を有する遮光層の表面の近傍において、可動遮光層３０２、アクチュエータ３１５、およびスプリング３１７を、浮遊させる機械的支持体として機能する。
【０１０９】
可動遮光層３０２の下方には、遮光層で囲まれる開口部３０４が設けられる。なお、可動遮光層３０２および開口部３０４の形状はこれに限られるものではない。
【０１１０】
シャッター３００に含まれる構造体３２３は、トランジスタ（図示せず）と電気的に接続する。当該トランジスタは、可動遮光層を駆動するためのトランジスタである。これにより、構造体３２３に接続される可動電極３２５に、トランジスタを介して任意の電圧を印加することができる。また、構造体３１９、構造体３２７は、それぞれ接地電極（ＧＮＤ）と接続する。このため、構造体３１９に接続する可動電極３２１、および構造体３２７に接続するスプリング３１７の電位は、ＧＮＤとなっている。なお、構造体３１９、構造体３２７は、任意の電圧を印加できる共通電極と電気的に接続されてもよい。また、構造体３１９、構造体３２７をアクチュエータ３１１に置き換えて２つのアクチュエータ３１１をもつシャッターとしてもよい。
【０１１１】
可動電極３２５に電圧が印加されると、可動電極３２５と可動電極３２１との間の電位差により、可動電極３２１および可動電極３２５が電気的に引き寄せあう。この結果、可動電極３２１に接続する可動遮光層３０２が、構造体３２３の方へ引きよせられ、構造体３２３の方へ移動する。可動電極３２１はスプリングとして働くため、可動電極３２１と可動電極３２５との間の電位差が除去されると、可動電極３２１は、可動電極３２１に蓄積された応力を解放しながら、可動遮光層３０２をその初期位置に押し戻す。なお、可動電極３２１が可動電極３２５に引き寄せられている状態で、開口部３０４が可動遮光層３０２に塞がれるように設定してもよいし、逆に開口部３０４上に可動遮光層３０２が重ならないように設定してもよい。
【０１１２】
なお、構造体３２３は、ノード３２又は３４と接続される。
【０１１３】
＜変形例１６＞
図１８（Ｂ）に示すように、図１において、トランジスタ１３の第１の端子はトランジスタ１６の第１の端子と同じ配線と接続されることが可能である。図１８（Ｂ）では、トランジスタ１３及び１６を互いに異なる期間にオンにすることによって、配線５４からノード３１及び３３に互いに異なる信号を供給することが可能である。
【０１１４】
なお、トランジスタ１３及び１６を互いに異なる期間にオンにするために、配線５３Ａ及び５３Ｂの電位は独立して制御されることが好ましい。つまり、配線５３Ａ及び５３Ｂは互いに異なる配線であることが好ましい。
【０１１５】
上述した変形例のうち２つ以上が図１に適用されることが可能である。上述した内容のうち２つ以上を適宜組み合わせることが可能である。
【０１１６】
図１において、配線５１Ａ及び５１Ｂが配線５１にまとめられ、配線５２Ａ及び５２Ｂが配線５２にまとめられ、配線５３Ａ及び５３Ｂが配線５３にまとめられることが可能である（図１９（Ａ）参照）。
【０１１７】
図１において、トランジスタ１９及び２０が設けられるとともに、トランジスタ２１及び２２が設けられることが可能である。図１９（Ｂ）に示すように、トランジスタ２１の第２の端子はトランジスタ１９の第１の端子と接続され、トランジスタ２２の第２の端子はトランジスタ２０の第１の端子と接続されることが可能である。或いは、図２０（Ａ）に示すように、トランジスタ２１の第２の端子はトランジスタ１９の第２の端子と接続され、トランジスタ２２の第２の端子はトランジスタ２０の第２の端子と接続されることが可能である。また、図２０（Ｂ）に示すように、配線５１Ａ乃至５１Ｆは配線５１にまとめられることが可能である。或いは、図２１（Ａ）に示すように、配線５１Ｃ乃至５１Ｆは１本の配線にまとめられることが可能である。当該１本の配線の電位はＶＤＤに設定されることが可能である。或いは、当該１本の配線の電位はＶＤＤよりも低く且つＶＳＳよりも高い値に設定されることが可能である。
【０１１８】
図１において、トランジスタ１９及び２０が設けられるとともに、トランジスタ２３及び２４が設けられることが可能である。図２１（Ｂ）に示すように、トランジスタ２３の第２の端子はトランジスタ１９の第２の端子と接続され、トランジスタ２４の第２の端子はトランジスタ２０の第２の端子と接続されることが可能である。或いは、図２２（Ａ）に示すように、トランジスタ２３の第２の端子はトランジスタ１９の第１の端子と接続され、トランジスタ２４の第２の端子はトランジスタ２０の第１の端子と接続されることが可能である。また、図２１（Ｂ）に示すように、トランジスタ２３のゲートはトランジスタ２０の第２の端子と接続され、トランジスタ２４のゲートはトランジスタ１９の第２の端子と接続されることが可能である。或いは、図２２（Ｂ）に示すように、トランジスタ２３のゲートはトランジスタ２０の第１の端子と接続され、トランジスタ２４のゲートはトランジスタ１９の第１の端子と接続されることが可能である。
【０１１９】
図１において、トランジスタ２１及び２２が設けられるとともに、トランジスタ２３及び２４が設けられることが可能である。図２３（Ａ）に示すように、トランジスタ２３の第２の端子はトランジスタ２１の第１の端子と接続され、トランジスタ２４の第２の端子は、トランジスタ２２の第１の端子と接続されることが可能である。或いは、図２３（Ｂ）に示すように、トランジスタ２３の第２の端子はトランジスタ２１の第２の端子と接続され、トランジスタ２４の第２の端子は、トランジスタ２２の第２の端子と接続されることが可能である。また、図２３（Ａ）に示すように、トランジスタ２３のゲートはトランジスタ２２の第１の端子と接続され、トランジスタ２４のゲートはトランジスタ２１の第１の端子と接続されてもよい。或いは、図２４（Ａ）に示すように、トランジスタ２３のゲートはトランジスタ２２の第２の端子と接続され、トランジスタ２４のゲートはトランジスタ２１の第２の端子と接続されてもよい。
【０１２０】
なお、本発明の一態様に係る半導体装置１０において、トランジスタはバックゲートを有していてもよい。即ち、トランジスタは、第１のゲート電極と、第２のゲート電極と、第１のゲート電極と第２のゲート電極とに挟まれている半導体層（チャネル形成領域を含む）と、を有していてもよい。第１のゲート電極と第２のゲート電極とは互いに接続されてもよい。或いは、第２のゲート電極は、各トランジスタにおいて共通の配線と接続されてもよい。図２４（Ｂ）には、一例として、図１において、トランジスタ１１乃至１６の第２のゲート電極が同じ配線と接続される場合の構成を例示する。
【０１２１】
本発明の一態様に係る半導体装置１０を画素として用いた、本発明の一態様に係る表示装置について説明する。
【０１２２】
図２５は、本発明の一態様に係る表示装置１００のブロック図である。図２５に示す表示装置１００は、画素部１０１、回路１０２乃至１０６を有する。画素部１０１には、配線５１、配線５２、配線５３（１）乃至（ｍ）、配線５４（１）乃至（ｎ）、配線５５（１）乃至（ｎ）が設けられている（ｍ・ｎは自然数）。また、画素部１０１は、画素Ｐ（１、１）乃至（ｎ、ｍ）を有する。画素Ｐ（１、１）乃至（ｎ、ｍ）は、配線５３（１）乃至（ｍ）、配線５４（１）乃至（ｎ）及び配線５５（１）乃至（ｎ）に対応してマトリクス状に設けられている。
【０１２３】
画素Ｐ（１、１）乃至（ｎ、ｍ）としては、本発明の一態様に係る半導体装置１０を用いることが可能である。図２６は、画素Ｐ（ｊ（ｊは１乃至ｎのいずれか一）、ｉ（ｉは１乃至ｍのいずれか一））、画素Ｐ（ｊ＋１、ｉ）、画素Ｐ（ｊ、ｉ＋１）、画素Ｐ（ｊ＋１、ｉ＋１）の具体例を示す。図２６では、図１に示す半導体装置１０において配線５１Ａ及び５１Ｂが配線５１にまとめられ、配線５２Ａ及び５２Ｂが配線５２にまとめられ、配線５３Ａ及び５３Ｂが配線５３にまとめられる構成、即ち図１９（Ａ）に示す半導体装置１０が画素Ｐとして用いられる。
【０１２４】
回路１０２は、配線５３（１）乃至（ｍ）と接続される。回路１０２は、配線５３（１）乃至（ｍ）のそれぞれに信号を出力することによって、配線５３（１）乃至（ｍ）の電位を独立して制御する。具体的には、回路１０２は、配線５３（１）乃至（ｍ）の電位を順次ハイレベルとすることによって、画素Ｐ（１、１）乃至（ｎ、ｍ）を１行ずつ選択する。このように、回路１０２は、走査線駆動回路又はゲートドライバ等の駆動回路としての機能を有する。また、配線５３（１）乃至（ｍ）は、走査線又はゲート信号線等の信号線としての機能を有する。また、回路１０２が配線５３（１）乃至（ｍ）のそれぞれに出力する信号は、ゲート信号、走査信号又は選択信号に相当する。
【０１２５】
回路１０３は、配線５４（１）乃至（ｎ）と接続され、且つ配線５５（１）乃至（ｎ）と接続される。回路１０３は、配線５４（１）乃至（ｎ）のそれぞれに信号を出力することによって、配線５４（１）乃至（ｎ）の電位を独立して制御する。また、回路１０３は、配線５５（１）乃至（ｎ）のそれぞれに信号を出力することによって、配線５５（１）乃至（ｎ）の電位を独立して制御する。具体的には、回路１０３は、配線５３（１）乃至（ｍ）が選択される毎に、配線５４（１）乃至（ｎ）の電位、及び配線５５（１）乃至（ｎ）の電位を制御する。このように、回路１０３は、信号線駆動回路又はソースドライバ等の駆動回路としての機能を有する。また、配線５４（１）乃至（ｎ）、及び配線５５（１）乃至（ｎ）は、ビデオ信号線又はソース信号線等の信号線としての機能を有する。また、回路１０３が配線５４（１）乃至（ｎ）のそれぞれに出力する信号は、ビデオ信号に相当する。
【０１２６】
回路１０４は、配線５１と接続される。回路１０４は、配線５１に電圧を出力することによって、配線５１の電位を制御する。このように、回路１０４は、電源回路としての機能を有する。
【０１２７】
回路１０５は、配線５２と接続される。回路１０５は、配線５２に電圧を出力することによって、配線５２の電位を制御する。このように、回路１０５は、電源回路としての機能を有する。
【０１２８】
回路１０６は、回路１０２と接続され、回路１０３と接続される。回路１０６は、回路１０２に信号を出力し、回路１０２を制御する。また、回路１０６は、回路１０３に信号を出力し、回路１０３を制御する。このように、回路１０６は、タイミングコントローラとしての機能を有する。
【０１２９】
図２７に示すように、配線５１及び５２は、行毎に独立してもよい。図２７では、画素部１０１に配線５１（１）乃至（ｍ）及び配線５２（１）乃至（ｍ）が設けられる。また、表示装置１００は、回路１０７を有する。そして、回路１０７は、配線５１（１）乃至（ｍ）と接続され、配線５２（１）乃至（ｍ）と接続される。回路１０７は、配線５１（１）乃至（ｍ）のそれぞれに信号を出力することによって、配線５１（１）乃至（ｍ）の電位を独立して制御する。回路１０７は、配線５２（１）乃至（ｍ）のそれぞれに信号を出力することによって、配線５２（１）乃至（ｍ）の電位を独立して制御する。
【０１３０】
画素Ｐは、時間階調方式又は面積階調方式を用いて多階調化を図ることが可能である。
【０１３１】
時間階調方式では、１フレーム期間は、Ｎ（Ｎは２以上の自然数）個のサブフレーム期間を有する。Ｎ個のサブフレーム期間のそれぞれは、期間Ｔａ及びＴｂを有する。これにより、Ｎ個のサブフレーム期間のそれぞれにおいてＭＥＭＳデバイス７０を制御することができるため、多階調化を図ることができる。
【０１３２】
なお、Ｎ個のサブフレーム期間のうち少なくとも２つの期間の長さは互いに異なることが好ましい。より好ましくは、Ｎ個のサブフレーム期間のうち少なくとも２つの期間において、期間Ｔｂの長さが互いに異なることが好ましい。この場合、期間Ｔａの長さは互いに同じであることが好ましい。
【０１３３】
面積階調方式では、画素Ｐは、Ｎ個のサブ画素を有する。Ｎ個のサブ画素のそれぞれにおいてＭＥＭＳデバイス７０を制御することにより、多階調化を図ることができる。図２８（Ａ）及び図２８（Ｂ）では、画素Ｐは、サブ画素Ｐ１乃至Ｐ３を有する。図２８（Ａ）では、サブ画素Ｐ１乃至Ｐ３において、配線５４が配線５４Ａ乃至５４Ｃという３本の配線に分割され、配線５５が配線５５Ａ乃至５５Ｃという３本の配線に分割され、配線５３は共通である。図２８（Ｂ）では、サブ画素Ｐ１乃至Ｐ３において、配線５３が配線５３Ａ乃至５３Ｃという３本の配線に分割され、配線５４及び５５は共通である。
【０１３４】
画素Ｐは、カラーシーケンシャル方式又はカラーフィルタ方式を用いてカラー化を図ることが可能である。
【０１３５】
カラーシーケンシャル方式では、１フレーム期間は、Ｎ個の期間を有する。Ｎ個の期間のそれぞれは、期間Ｔａ及びＴｂを有する。また、Ｎ個の期間のそれぞれにおいて、バックライトの色が異なる。これにより、Ｎ個の期間のそれぞれにおいてＭＥＭＳデバイス７０を制御することができるとともにバックライトの色が異なるため、カラー化を図ることができる。
【０１３６】
カラーフィルタ方式では、ＭＥＭＳデバイス７０と重なるようにカラーフィルタを設けることにより、カラー化を図ることができる。
【０１３７】
ここで、本発明の一態様に係る半導体装置１０又は表示装置１００の好ましい態様について説明する。
【０１３８】
本発明の一態様に係る半導体装置１０は、ブートストラップ動作により、ノード３１及び３３の電位をＶＤＤよりも高くすることが可能である。よって、配線５４の振幅電圧は、トランジスタ１１の第１の端子とトランジスタ１２の第１の端子との間の電位差よりも小さいことが好ましい。同様に、配線５５の振幅電圧は、トランジスタ１４の第１の端子とトランジスタ１５の第１の端子との間の電位差よりも小さいことが好ましい。或いは、配線５４のハイレベルの電位は、トランジスタ１１の第１の端子の電位よりも低いことが好ましい。同様に、配線５５のハイレベルの電位は、トランジスタ１４の第１の端子の電位よりも低いことが好ましい。これにより、消費電力の削減を図ることができる。
【０１３９】
トランジスタ１１のＷ／Ｌ（Ｗはチャネル幅、Ｌはチャネル長）は、トランジスタ１４のＷ／Ｌと概ね等しいことが好ましい。トランジスタ１２のＷ／Ｌは、トランジスタ１５のＷ／Ｌと概ね等しいことが好ましい。トランジスタ１３のＷ／Ｌは、トランジスタ１６のＷ／Ｌと概ね等しいことが好ましい。トランジスタ１９のＷ／Ｌは、トランジスタ２０のＷ／Ｌと概ね等しいことが好ましい。トランジスタ２１のＷ／Ｌは、トランジスタ２２のＷ／Ｌと概ね等しいことが好ましい。トランジスタ２３のＷ／Ｌは、トランジスタ２４のＷ／Ｌと概ね等しいことが好ましい。容量素子１７の第１の電極と第２の電極とが重なる面積は、容量素子１８の第１の電極と第２の電極とが重なる面積と概ね等しいことが好ましい。
【０１４０】
なお、概ね等しいとは、７０％以上１３０％以下、好ましくは８０％以上１２０％以下、より好ましくは９０％以上１１０％以下である。
【０１４１】
なお、部材７１の体積が部材７２の体積よりも大きい場合、トランジスタ１１のＷ／Ｌは、トランジスタ１４のＷ／Ｌよりも大きいことが好ましい。トランジスタ１２のＷ／Ｌは、トランジスタ１５のＷ／Ｌよりも大きいことが好ましい。トランジスタ１３のＷ／Ｌは、トランジスタ１６のＷ／Ｌよりも大きいことが好ましい。トランジスタ１９のＷ／Ｌは、トランジスタ２０のＷ／Ｌよりも大きいことが好ましい。トランジスタ２１のＷ／Ｌは、トランジスタ２２のＷ／Ｌよりも大きいことが好ましい。トランジスタ２３のＷ／Ｌは、トランジスタ２４のＷ／Ｌよりも大きいことが好ましい。容量素子１７の第１の電極と第２の電極とが重なる面積は、容量素子１８の第１の電極と第２の電極とが重なる面積よりも大きいことが好ましい。
【０１４２】
トランジスタ１１、１２、１４及び１５のＷ／Ｌは、ＭＥＭＳデバイス７０を駆動するために大きいことが好ましい。よって、トランジスタ１１のＷ／Ｌは、トランジスタ１３、１６、１９、２０、２１、２２、２３及び２４のＷ／Ｌよりも大きいことが好ましい。トランジスタ１２のＷ／Ｌは、トランジスタ１３、１６、１９、２０、２１、２２、２３及び２４のＷ／Ｌよりも大きいことが好ましい。トランジスタ１４のＷ／Ｌは、トランジスタ１３、１６、１９、２０、２１、２２、２３及び２４のＷ／Ｌよりも大きいことが好ましい。トランジスタ１５のＷ／Ｌは、トランジスタ１３、１６、１９、２０、２１、２２、２３及び２４のＷ／Ｌよりも大きいことが好ましい。
【０１４３】
トランジスタ１１及び１４のゲートとソースとの間の電圧は、トランジスタ１２及び１５のゲートとソースとの間の電圧よりも小さくなることがある。よって、トランジスタ１１のＷ／Ｌは、トランジスタ１２及び１５のＷ／Ｌよりも大きいことが好ましい。トランジスタ１４のＷ／Ｌは、トランジスタ１２及び１５のＷ／Ｌよりも大きいことが好ましい。
【０１４４】
トランジスタ１３のＷ／Ｌは、トランジスタ１１、１２、１４、１５、１９、２０、２１、２２、２３及び２４のＷ／Ｌよりも小さいことが好ましい。トランジスタ１６のＷ／Ｌは、トランジスタ１１、１２、１４、１５、１９、２０、２１、２２、２３及び２４のＷ／Ｌよりも小さいことが好ましい。
【０１４５】
なお、本実施の形態は他の実施の形態の記載と適宜組み合わせることができる。よって、本実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形態で述べる別の内容（一部の内容でもよい）、及び／又は、一つ若しくは複数の別の実施の形態で述べる内容（一部の内容でもよい）に対して、適用、組み合わせ、又は置き換えなどを行うことができる。なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用いて述べる内容、又は明細書に記載される文章を用いて述べる内容のことである。また、ある一つの実施の形態において述べる図（一部でもよい）は、その図の別の部分、その実施の形態において述べる別の図（一部でもよい）、及び／又は、一つ若しくは複数の別の実施の形態において述べる図（一部でもよい）に対して、組み合わせることにより、さらに多くの図を構成させることができる。これは、以下の実施の形態においても同様である。
【０１４６】
（実施の形態２）
本実施の形態では、実施の形態１において説明した半導体装置１０の構造について説明する。
【０１４７】
図２９は、図１に示す半導体装置１０の上面図である。図３０は、図２９に示すＡ−Ａ’断面図である。これにより、トランジスタを効率よく配置することができる。また、コンタクトホールの数を少なくすることができ、歩留まりの向上を図ることができる。
【０１４８】
基板２１１上方に導電層２０１Ａ乃至２０１Ｅが設けられる。導電層２０１Ａ乃至２０１Ｅ上方に絶縁層２１２が設けられる。絶縁層２１２上方に半導体層２０２Ａ乃至２０２Ｆが設けられる。絶縁層２１２上方及び半導体層２０２Ａ乃至２０２Ｆ上方に導電層２０３Ａ乃至２０３Ｉが設けられる。導電層２０３Ａ乃至２０３Ｉ上方に絶縁層２１３が設けられる。絶縁層２１３上方に導電層２１４が設けられる。導電層２１４上方に構造体２１５が設けられ、絶縁層２１３上方に構造体２１６が設けられる。構造体２１５に電極２１７が固定される。構造体２１６に電極２１８が固定される。構造体２１５及び２１６上方に乾燥剤２１９が設けられる。乾燥剤２１９上方に基板２２０が設けられる。
【０１４９】
導電層２０１Ａ乃至２０１Ｅは、同じ材料を有する。或いは、導電層２０１Ａ乃至２０１Ｅは、同じ導電層を加工する工程を経て形成されたものである。導電層２０１Ａ乃至２０１Ｅは、互いに異なるアイランドである。導電層２０１Ａは、配線５３として機能する領域、トランジスタ１３のゲート電極として機能する領域、及びトランジスタ１６のゲート電極として機能する領域を有する。導電層２０１Ｂは、配線５１として機能する領域を有する。導電層２０１Ｃは、配線５２として機能する領域を有する。導電層２０１Ｄは、トランジスタ１１のゲート電極として機能する領域を有する。導電層２０１Ｅは、トランジスタ１４のゲート電極として機能する領域、及びトランジスタ１５のゲート電極として機能する領域を有する。導電層２０１Ｆは、トランジスタ１２のゲート電極として機能する領域を有する。
【０１５０】
絶縁層２１２は、トランジスタ１１のゲート絶縁膜として機能する領域、トランジスタ１２のゲート絶縁膜として機能する領域、トランジスタ１３のゲート絶縁膜として機能する領域、トランジスタ１４のゲート絶縁膜として機能する領域、トランジスタ１５のゲート絶縁膜として機能する領域、及びトランジスタ１６のゲート絶縁膜として機能する領域を有する。
【０１５１】
半導体層２０２Ａ乃至２０２Ｆは、同じ材料を有する。或いは、半導体層２０２Ａ乃至２０２Ｆは、同じ半導体層を加工する工程を経て形成されたものである。半導体層２０２Ａ乃至２０２Ｆは、互いに異なるアイランドである。半導体層２０２Ａは、トランジスタ１１のチャネル形成領域を有する。半導体層２０２Ｂは、トランジスタ１２のチャネル形成領域を有する。半導体層２０２Ｃは、トランジスタ１３のチャネル形成領域を有する。半導体層２０２Ｄは、トランジスタ１４のチャネル形成領域を有する。半導体層２０２Ｅは、トランジスタ１５のチャネル形成領域を有する。半導体層２０２Ｆは、トランジスタ１６のチャネル形成領域を有する。
【０１５２】
導電層２０３Ａ乃至２０３Ｉは、同じ材料を有する。或いは、導電層２０３Ａ乃至２０３Ｉは、同じ導電層を加工する工程を経て形成されたものである。導電層２０３Ａ乃至２０３Ｉは、互いに異なるアイランドである。導電層２０３Ａは、配線５４として機能する領域、及びトランジスタ１３のソース電極又はドレイン電極の一方として機能する領域を有する。導電層２０３Ｂは、配線５５として機能する領域、及びトランジスタ１６のソース電極又はドレイン電極の一方として機能する領域を有する。導電層２０３Ｃは、トランジスタ１３のソース電極又はドレイン電極の他方として機能する領域を有する。また、導電層２０３Ｃは、絶縁層２１２のコンタクトホールを介して導電層２０１Ｄと電気的に接続される。導電層２０３Ｄは、トランジスタ１６のソース電極又はドレイン電極の他方として機能する領域を有する。また、導電層２０３Ｄは、絶縁層２１２のコンタクトホールを介して導電層２０１Ｅと電気的に接続される。導電層２０３Ｅは、トランジスタ１１のソース電極又はドレイン電極の一方として機能する領域、及びトランジスタ１４のソース電極又はドレイン電極の一方として機能する領域を有する。また、導電層２０３Ｅは、導電層２０１Ｂと絶縁層２１２のコンタクトホールを介して電気的に接続される。導電層２０３Ｆは、トランジスタ１２のソース電極又はドレイン電極の一方として機能する領域、及びトランジスタ１５のソース電極又はドレイン電極の一方として機能する領域を有する。また、導電層２０３Ｆは、導電層２０１Ｃと絶縁層２１２のコンタクトホールを介して電気的に接続される。導電層２０３Ｇは、トランジスタ１１のソース電極又はドレイン電極の他方として機能する領域、及びトランジスタ１５のソース電極又はドレイン電極の他方として機能する領域を有する。導電層２０３Ｈは、トランジスタ１２のソース電極又はドレイン電極の他方として機能する領域、及びトランジスタ１４のソース電極又はドレイン電極の他方として機能する領域を有する。導電層２０３Ｉは、導電層２０１Ｄと絶縁層２１２のコンタクトホールを介して電気的に接続され、導電層２０１Ｆと絶縁層２１２のコンタクトホールを介して電気的に接続される。
【０１５３】
なお、導電層２１４は、導電層２０３Ｇと絶縁層２１３のコンタクトホールを介して電気的に接続される。電極２１７は、導電層２１４と電気的に接続される。
【０１５４】
導電層２０１Ａ乃至２０１Ｅとしては、クロム（Ｃｒ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、亜鉛（Ｚｎ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、マンガン（Ｍｎ）、ニッケル（Ｎｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）から選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いてそれぞれ形成することができる。
【０１５５】
導電層２０１Ａ乃至２０１Ｅは、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一または複数組み合わせた合金膜、もしくは窒化膜を用いてもよい。
【０１５６】
導電層２０１Ａ乃至２０１Ｅとしては、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。
【０１５７】
導電層２０１Ａ乃至２０１Ｅには、Ｃｕ−Ｘ合金膜（Ｘは、Ｍｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、またはＴｉ）を適用してもよい。Ｃｕ−Ｘ合金膜を用いることで、ウエットエッチングプロセスで加工できるため、製造コストを抑制することが可能となる。
【０１５８】
半導体層２０２Ａ乃至２０２Ｆとしては、単結晶半導体又は非単結晶半導体がある。非単結晶半導体としては、非単結晶シリコン又は非単結晶ゲルマニウムがある。非単結晶シリコンとしては、非晶質シリコン、微結晶シリコン又は多結晶シリコンがあり、非単結晶ゲルマニウムとしては、非晶質ゲルマニウム、微結晶ゲルマニウム又は多結晶ゲルマニウムなどがある。
【０１５９】
特に、半導体層２０２Ａ乃至２０２Ｆとしては、酸化物半導体膜を用いることが好ましい。酸化物半導体膜は、Ｉｎ−Ｍ（Ｍは、Ｔｉ、Ｇａ、Ｓｎ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、またはＨｆを表す）酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物を用いて形成することができる。とくに、酸化物半導体膜としては、Ｉｎ−Ｍ−Ｚｎ酸化物を用いると好ましい。酸化物半導体膜がＩｎ−Ｍ−Ｚｎ酸化物膜の場合、Ｉｎ−Ｍ−Ｚｎ酸化物膜を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１が好ましい。また、酸化物半導体膜がＩｎ−Ｍ−Ｚｎ酸化物膜の場合、スパッタリングターゲットとしては、多結晶のＩｎ−Ｍ−Ｚｎ酸化物を含むターゲットを用いると好ましい。多結晶のＩｎ−Ｍ−Ｚｎ酸化物を含むターゲットを用いることで、結晶性を有する酸化物半導体膜を形成しやすくなる。なお、成膜される酸化物半導体膜の原子数比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。例えば、スパッタリングターゲットとして、原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１を用いる場合、成膜される酸化物半導体膜の原子数比は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３近傍となる場合がある。
【０１６０】
酸化物半導体膜は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタのオフ電流を低減することができる。
【０１６１】
酸化物半導体膜の厚さは、それぞれ３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。
【０１６２】
酸化物半導体膜としては、キャリア密度の低い酸化物半導体膜を用いる。例えば、酸化物半導体膜は、キャリア密度が１×１０１７個／ｃｍ３以下、好ましくは１×１０１５個／ｃｍ３以下、さらに好ましくは１×１０１３個／ｃｍ３以下、より好ましくは１×１０１１個／ｃｍ３以下とする。また、酸化物半導体膜は、キャリア密度が１×１０５個／ｃｍ３以上、より好ましくは１×１０７個／ｃｍ３以上であってもよい。
【０１６３】
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、酸化物半導体膜のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
【０１６４】
なお、酸化物半導体膜としては、それぞれ不純物濃度が低く、欠陥準位密度の低い酸化物半導体膜を用いることで、さらに優れた電気特性を有するトランジスタを作製することができ好ましい。ここでは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高純度真性または実質的に高純度真性とよぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、該酸化物半導体膜にチャネル領域が形成されるトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、オフ電流が著しく小さく、チャネル幅Ｗが１×１０６μｍでチャネル長Ｌが１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。
【０１６５】
したがって、上記高純度真性、または実質的に高純度真性の酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとすることができる。なお、酸化物半導体膜のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合がある。不純物としては、水素、窒素、アルカリ金属、またはアルカリ土類金属等がある。
【０１６６】
酸化物半導体膜に含まれる水素は、金属原子と結合する酸素と反応して水になると共に、酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体膜は水素ができる限り低減されていることが好ましい。具体的には、酸化物半導体膜において、ＳＩＭＳ分析により得られる水素濃度を、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、５×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下としてもよい。また、酸化物半導体膜において、ＳＩＭＳ分析により得られる水素濃度を、１×１０１６ａｔｏｍｓ／ｃｍ３以上、より好ましくは１×１０１７ａｔｏｍｓ／ｃｍ３以上としてもよい。
【０１６７】
酸化物半導体膜において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体膜において酸素欠損が増加し、ｎ型化してしまう。このため、酸化物半導体膜におけるシリコンや炭素の濃度と、酸化物半導体膜との界面近傍のシリコンや炭素の濃度（ＳＩＭＳ分析により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下とする。また、酸化物半導体膜におけるシリコンや炭素の濃度と、酸化物半導体膜との界面近傍のシリコンや炭素の濃度（ＳＩＭＳ分析により得られる濃度）を、１×１０１７ａｔｏｍｓ／ｃｍ３以上、より好ましくは３×１０１７ａｔｏｍｓ／ｃｍ３以上、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以上としてもよい。
【０１６８】
酸化物半導体膜において、ＳＩＭＳ分析により得られるアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、酸化物半導体膜のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。また、酸化物半導体膜において、ＳＩＭＳ分析により得られるアルカリ金属またはアルカリ土類金属の濃度を、５×１０１５ａｔｏｍｓ／ｃｍ３以上、好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上としてもよい。
【０１６９】
酸化物半導体膜に窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりやすい。従って、酸化物半導体膜において、窒素はできる限り低減されていることが好ましい。例えば、ＳＩＭＳ分析により得られる窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。また、ＳＩＭＳ分析により得られる窒素濃度は、１×１０１６ａｔｏｍｓ／ｃｍ３以上、より好ましくは５×１０１６ａｔｏｍｓ／ｃｍ３以上、より好ましくは１×１０１７ａｔｏｍｓ／ｃｍ３以上、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以上としてもよい。
【０１７０】
酸化物半導体膜は、非単結晶構造でもよい。非単結晶構造は、例えば、後述するＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ−ＯＳは最も欠陥準位密度が低い。
【０１７１】
以下では、酸化物半導体膜の構造について説明する。
【０１７２】
酸化物半導体膜は、非単結晶酸化物半導体膜と単結晶酸化物半導体膜とに分けられる。または、酸化物半導体は、例えば、結晶性酸化物半導体と非晶質酸化物半導体とに分けられる。
【０１７３】
なお、非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、微結晶酸化物半導体、非晶質酸化物半導体などがある。また、結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体、微結晶酸化物半導体などがある。
【０１７４】
まずは、ＣＡＡＣ−ＯＳ膜について説明する。
【０１７５】
ＣＡＡＣ−ＯＳ膜は、ｃ軸配向した複数の結晶部を有する酸化物半導体膜の一つである。
【０１７６】
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳ膜の明視野像および回折パターンの複合解析像（高分解能ＴＥＭ像ともいう。）を観察することで複数の結晶部を確認することができる。一方、高分解能ＴＥＭ像によっても明確な結晶部同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
【０１７７】
試料面と略平行な方向から、ＣＡＡＣ−ＯＳ膜の断面の高分解能ＴＥＭ像を観察すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。
【０１７８】
一方、試料面と略垂直な方向から、ＣＡＡＣ−ＯＳ膜の平面の高分解能ＴＥＭ像を観察すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
【０１７９】
ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることが確認できる。
【０１８０】
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
【０１８１】
ＣＡＡＣ−ＯＳ膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素、シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリコンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純物は、キャリアトラップやキャリア発生源となる場合がある。
【０１８２】
また、ＣＡＡＣ−ＯＳ膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化物半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによってキャリア発生源となることがある。
【０１８３】
また、ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。
【０１８４】
次に、微結晶酸化物半導体膜について説明する。
【０１８５】
微結晶酸化物半導体膜は、高分解能ＴＥＭ像において、結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。微結晶酸化物半導体膜に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）を有する酸化物半導体膜を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。また、ｎｃ−ＯＳ膜は、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。
【０１８６】
ｎｃ−ＯＳ膜は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳ膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かない場合がある。例えば、ｎｃ−ＯＳ膜に対し、結晶部よりも大きい径のＸ線を用いるＸＲＤ装置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、ｎｃ−ＯＳ膜に対し、結晶部よりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子回折（制限視野電子回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳ膜に対し、結晶部の大きさと近いか結晶部より小さいプローブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、ｎｃ−ＯＳ膜に対しナノビーム電子回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。また、ｎｃ−ＯＳ膜に対しナノビーム電子回折を行うと、リング状の領域内に複数のスポットが観測される場合がある。
【０１８７】
ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。そのため、ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比べて欠陥準位密度が高くなる。
【０１８８】
次に、非晶質酸化物半導体膜について説明する。
【０１８９】
非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶部を有さない酸化物半導体膜である。石英ガラスのような無定形状態を有する酸化物半導体膜が一例である。
【０１９０】
非晶質酸化物半導体膜は、高分解能ＴＥＭ像において結晶部を確認することができない。
【０１９１】
非晶質酸化物半導体膜に対し、ＸＲＤ装置を用いた構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半導体膜に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半導体膜に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンが観測される。
【０１９２】
なお、酸化物半導体膜は、ｎｃ−ＯＳ膜と非晶質酸化物半導体膜との間の物性を示す構造を有する場合がある。そのような構造を有する酸化物半導体膜を、特に非晶質ライク酸化物半導体（ａ−ｌｉｋｅ  ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。
【０１９３】
ａ−ｌｉｋｅ  ＯＳ膜は、高分解能ＴＥＭ像において鬆（ボイドともいう。）が観察される場合がある。また、高分解能ＴＥＭ像において、明確に結晶部を確認することのできる領域と、結晶部を確認することのできない領域と、を有する。ａ−ｌｉｋｅ  ＯＳ膜は、ＴＥＭによる観察程度の微量な電子照射によって、結晶化が起こり、結晶部の成長が見られる場合がある。一方、良質なｎｃ−ＯＳ膜であれば、ＴＥＭによる観察程度の微量な電子照射による結晶化はほとんど見られない。
【０１９４】
なお、ａ−ｌｉｋｅ  ＯＳ膜およびｎｃ−ＯＳ膜の結晶部の大きさの計測は、高分解能ＴＥＭ像を用いて行うことができる。例えば、ＩｎＧａＺｎＯ４の結晶は層状構造を有し、Ｉｎ−Ｏ層の間に、Ｇａ−Ｚｎ−Ｏ層を２層有する。ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有する。よって、これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。そのため、高分解能ＴＥＭ像における格子縞に着目し、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所においては、それぞれの格子縞がＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
【０１９５】
また、酸化物半導体膜は、構造ごとに密度が異なる場合がある。例えば、ある酸化物半導体膜の組成がわかれば、該組成と同じ組成における単結晶の密度と比較することにより、その酸化物半導体膜の構造を推定することができる。例えば、単結晶の密度に対し、ａ−ｌｉｋｅ  ＯＳ膜の密度は７８．６％以上９２．３％未満となる。また、例えば、単結晶の密度に対し、ｎｃ−ＯＳ膜の密度およびＣＡＡＣ−ＯＳ膜の密度は９２．３％以上１００％未満となる。なお、単結晶の密度に対し密度が７８％未満となる酸化物半導体膜は、成膜すること自体が困難である。
【０１９６】
上記について、具体例を用いて説明する。例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体膜において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３となる。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体膜において、ａ−ｌｉｋｅ  ＯＳ膜の密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満となる。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体膜において、ｎｃ−ＯＳ膜の密度およびＣＡＡＣ−ＯＳ膜の密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満となる。
【０１９７】
なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成の単結晶に相当する密度を算出することができる。所望の組成の単結晶の密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて算出すればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて算出することが好ましい。
【０１９８】
なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、ａ−ｌｉｋｅ  ＯＳ膜、微結晶酸化物半導体膜、ＣＡＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい。
【０１９９】
本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
【０２００】
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
【０２０１】
導電層２０３Ａ乃至２０３Ｉとしては、導電層２０１Ａ乃至２０１Ｆに適用可能な材料又は構造の中から適宜選択することができる。
【０２０２】
基板２１１は、少なくとも、後の熱処理に耐えうる程度の耐熱性を有していることが好ましい。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板として用いてもよい。また、シリコンや炭化シリコンなどを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板として用いてもよい。なお、基板として、ガラス基板を用いる場合、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の大面積基板を用いることで、大型の表示装置を作製することができる。
【０２０３】
また、基板２１１として、可撓性基板を用い、可撓性基板上に直接、トランジスタを形成してもよい。または、基板とトランジスタの間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板より分離し、他の基板に転載するのに用いることができる。その際、トランジスタは耐熱性の劣る基板や可撓性の基板にも転載できる。
【０２０４】
例えば、本明細書等において、様々な基板を用いて、トランジスタを形成することが出来る。基板の種類は、特定のものに限定されることはない。その基板の一例としては、半導体基板（例えば単結晶基板又はシリコン基板）、ＳＯＩ基板、ガラス基板、石英基板、プラスチック基板、金属基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、又は基材フィルムなどがある。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、又はソーダライムガラスなどがある。可撓性基板、貼り合わせフィルム、基材フィルムなどの一例としては、以下のものがあげられる。例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、ポリテトラフルオロエチレン（ＰＴＦＥ）に代表されるプラスチックがある。または、一例としては、アクリル等の合成樹脂などがある。または、一例としては、ポリプロピレン、ポリエステル、ポリフッ化ビニル、又はポリ塩化ビニルなどがある。または、一例としては、ポリアミド、ポリイミド、アラミド、エポキシ、無機蒸着フィルム、又は紙類などがある。特に、半導体基板、単結晶基板、又はＳＯＩ基板などを用いてトランジスタを製造することによって、特性、サイズ、又は形状などのばらつきが少なく、電流能力が高く、サイズの小さいトランジスタを製造することができる。このようなトランジスタによって回路を構成すると、回路の低消費電力化、又は回路の高集積化を図ることができる。
【０２０５】
なお、上述の剥離層には、例えば、タングステン膜と酸化シリコン膜との無機膜の積層構造の構成や、基板上にポリイミド等の有機樹脂膜が形成された構成等を用いることができる。
【０２０６】
つまり、ある基板を用いてトランジスタを形成し、その後、別の基板にトランジスタを転置し、別の基板上にトランジスタを配置してもよい。トランジスタが転置される基板の一例としては、上述したトランジスタを形成することが可能な基板に加え、紙基板、セロファン基板、アラミドフィルム基板、ポリイミドフィルム基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含む）、皮革基板、又はゴム基板などがある。これらの基板を用いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい装置の製造、耐熱性の付与、軽量化、又は薄型化を図ることができる。
【０２０７】
絶縁層２１２としては、プラズマ化学気相堆積（ＰＥＣＶＤ：（Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ））法、スパッタリング法等により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜を一種以上含む絶縁層を、用いることができる。
【０２０８】
絶縁層２１３としては、絶縁層２１２に適用可能な材料又は構造の中から適宜選択することができる。
【０２０９】
導電層２１４としては、導電層２０１Ａ乃至２０１Ｆに適用可能な材料又は構造の中から適宜選択することができる。
【０２１０】
なお、実施の形態１において説明するトランジスタとしては、上述する構成を用いることが可能である。特に、実施の形態１において説明するトランジスタとして、酸化物半導体層にチャネル形成領域を有するトランジスタを用いることが好ましい。酸化物半導体層にチャネル形成領域を有するトランジスタは、オフ電流が小さいため、ノード３１乃至ノード３４からの電荷の漏れを減らすことができる。よって、ノード３１乃至ノード３４の電位の変動を小さくすることができる。
【０２１１】
なお、本実施の形態は他の実施の形態の記載と適宜組み合わせることができる。よって、本実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形態で述べる別の内容（一部の内容でもよい）、及び／又は、一つ若しくは複数の別の実施の形態で述べる内容（一部の内容でもよい）に対して、適用、組み合わせ、又は置き換えなどを行うことができる。なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用いて述べる内容、又は明細書に記載される文章を用いて述べる内容のことである。また、ある一つの実施の形態において述べる図（一部でもよい）は、その図の別の部分、その実施の形態において述べる別の図（一部でもよい）、及び／又は、一つ若しくは複数の別の実施の形態において述べる図（一部でもよい）に対して、組み合わせることにより、さらに多くの図を構成させることができる。これは、以下の実施の形態においても同様である。
【０２１２】
（実施の形態３）
本実施の形態では、本発明の一態様の半導体装置又は表示装置を有する表示モジュール及び電子機器について、図３２及び図３３を用いて説明を行う。
【０２１３】
図３２に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２との間に、ＦＰＣ８００３に接続されたタッチパネル８００４、ＦＰＣ８００５に接続された表示パネル８００６、バックライト８００７、フレーム８００９、プリント基板８０１０、バッテリ８０１１を有する。
【０２１４】
本発明の一態様の半導体装置又は表示装置は、例えば、表示パネル８００６に用いることができる。
【０２１５】
上部カバー８００１及び下部カバー８００２は、タッチパネル８００４及び表示パネル８００６のサイズに合わせて、形状や寸法を適宜変更することができる。
【０２１６】
タッチパネル８００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル８００６に重畳して用いることができる。また、表示パネル８００６の対向基板（封止基板）に、タッチパネル機能を持たせるようにすることも可能である。また、表示パネル８００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。
【０２１７】
バックライト８００７は、光源８００８を有する。なお、図３２において、バックライト８００７上に光源８００８を配置する構成について例示したが、これに限定さない。例えば、バックライト８００７の端部に光源８００８を配置し、さらに光拡散板を用いる構成としてもよい。なお、有機ＥＬ素子等の自発光型の発光素子を用いる場合、または反射型パネル等の場合においては、バックライト８００７を設けない構成としてもよい。
【０２１８】
フレーム８００９は、表示パネル８００６の保護機能の他、プリント基板８０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム８００９は、放熱板としての機能を有していてもよい。
【０２１９】
プリント基板８０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリ８０１１による電源であってもよい。バッテリ８０１１は、商用電源を用いる場合には、省略可能である。
【０２２０】
また、表示モジュール８０００は、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
【０２２１】
図３３（Ａ）乃至図３３（Ｇ）は、電子機器を示す図である。これらの電子機器は、筐体９０００、表示部９００１、スピーカ９００３、操作キー９００５（電源スイッチ、又は操作スイッチを含む）、接続端子９００６、センサ９００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９００８、等を有することができる。
【０２２２】
図３３（Ａ）乃至図３３（Ｇ）に示す電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信または受信を行う機能、記録媒体に記録されているプログラムまたはデータを読み出して表示部に表示する機能、等を有することができる。なお、図３３（Ａ）乃至図３３（Ｇ）に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。また、図３３（Ａ）乃至図３３（Ｇ）には図示していないが、電子機器には、複数の表示部を有する構成としてもよい。また、該電子機器にカメラ等を設け、静止画を撮影する機能、動画を撮影する機能、撮影した画像を記録媒体（外部またはカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有していてもよい。
【０２２３】
図３３（Ａ）乃至図３３（Ｇ）に示す電子機器の詳細について、以下説明を行う。
【０２２４】
図３３（Ａ）は、携帯情報端末９１００を示す斜視図である。携帯情報端末９１００が有する表示部９００１は、可撓性を有する。そのため、湾曲した筐体９０００の湾曲面に沿って表示部９００１を組み込むことが可能である。また、表示部９００１はタッチセンサを備え、指やスタイラスなどで画面に触れることで操作することができる。例えば、表示部９００１に表示されたアイコンに触れることで、アプリケーションを起動することができる。
【０２２５】
図３３（Ｂ）は、携帯情報端末９１０１を示す斜視図である。携帯情報端末９１０１は、例えば電話機、手帳又は情報閲覧装置等から選ばれた一つ又は複数の機能を有する。具体的には、スマートフォンとして用いることができる。なお、携帯情報端末９１０１は、スピーカ９００３、接続端子９００６、センサ９００７等を省略して図示しているが、図３３（Ａ）に示す携帯情報端末９１００と同様の位置に設けることができる。また、携帯情報端末９１０１は、文字や画像情報をその複数の面に表示することができる。例えば、３つの操作ボタン９０５０（操作アイコンまたは単にアイコンともいう）を表示部９００１の一の面に表示することができる。また、破線の矩形で示す情報９０５１を表示部９００１の他の面に表示することができる。なお、情報９０５１の一例としては、電子メールやＳＮＳ（ソーシャル・ネットワーキング・サービス）や電話などの着信を知らせる表示、電子メールやＳＮＳなどの題名、電子メールやＳＮＳなどの送信者名、日時、時刻、バッテリの残量、アンテナ受信の強度などがある。または、情報９０５１が表示されている位置に、情報９０５１の代わりに、操作ボタン９０５０などを表示してもよい。
【０２２６】
図３３（Ｃ）は、携帯情報端末９１０２を示す斜視図である。携帯情報端末９１０２は、表示部９００１の３面以上に情報を表示する機能を有する。ここでは、情報９０５２、情報９０５３、情報９０５４がそれぞれ異なる面に表示されている例を示す。例えば、携帯情報端末９１０２の使用者は、洋服の胸ポケットに携帯情報端末９１０２を収納した状態で、その表示（ここでは情報９０５３）を確認することができる。具体的には、着信した電話の発信者の電話番号又は氏名等を、携帯情報端末９１０２の上方から観察できる位置に表示する。使用者は、携帯情報端末９１０２をポケットから取り出すことなく、表示を確認し、電話を受けるか否かを判断できる。
【０２２７】
図３３（Ｄ）は、腕時計型の携帯情報端末９２００を示す斜視図である。携帯情報端末９２００は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。また、表示部９００１はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことができる。また、携帯情報端末９２００は、通信規格された近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、携帯情報端末９２００は、接続端子９００６を有し、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。また接続端子９００６を介して充電を行うこともできる。なお、充電動作は接続端子９００６を介さずに無線給電により行ってもよい。
【０２２８】
図３３（Ｅ）（Ｆ）（Ｇ）は、折り畳み可能な携帯情報端末９２０１を示す斜視図である。また、図３３（Ｅ）が携帯情報端末９２０１を展開した状態の斜視図であり、図３３（Ｆ）が携帯情報端末９２０１を展開した状態または折り畳んだ状態の一方から他方に変化する途中の状態の斜視図であり、図３３（Ｇ）が携帯情報端末９２０１を折り畳んだ状態の斜視図である。携帯情報端末９２０１は、折り畳んだ状態では可搬性に優れ、展開した状態では、継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末９２０１が有する表示部９００１は、ヒンジ９０５５によって連結された３つの筐体９０００に支持されている。ヒンジ９０５５を介して２つの筐体９０００間を屈曲させることにより、携帯情報端末９２０１を展開した状態から折りたたんだ状態に可逆的に変形させることができる。例えば、携帯情報端末９２０１は、曲率半径１ｍｍ以上１５０ｍｍ以下で曲げることができる。
【０２２９】
本発明の一態様の半導体層又は表示装置は、表示部９００１に用いることが可能である。
【０２３０】
本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有することを特徴とする。ただし、本発明の一態様の半導体装置は、表示部を有さない電子機器にも適用することができる。また、本実施の形態において述べた電子機器の表示部においては、可撓性を有し、湾曲した表示面に沿って表示を行うことができる構成、または折り畳み可能な表示部の構成について例示したが、これに限定されず、可撓性を有さず、平面部に表示を行う構成としてもよい。
【符号の説明】
【０２３１】
Ｐ    画素
Ｐ１    サブ画素
Ｐ３    サブ画素
Ｖ３１    電位
Ｖ３２    電位
Ｖ３３    電位
Ｖ３４    電位
Ｖ５３    電位
Ｖ５４    電位
Ｖ５５    電位
１０    半導体装置
１１    トランジスタ
１２    トランジスタ
１３    トランジスタ
１４    トランジスタ
１５    トランジスタ
１６    トランジスタ
１７    容量素子
１８    容量素子
１９    トランジスタ
２０    トランジスタ
２１    トランジスタ
２２    トランジスタ
２３    トランジスタ
２４    トランジスタ
３１    ノード
３２    ノード
３３    ノード
３４    ノード
５１    配線
５１Ａ    配線
５１Ｂ    配線
５１Ｃ    配線
５１Ｄ    配線
５１Ｅ    配線
５１Ｆ    配線
５２    配線
５２Ａ    配線
５２Ｂ    配線
５２Ｃ    配線
５２Ｄ    配線
５３    配線
５３Ａ    配線
５３Ｂ    配線
５３Ｃ    配線
５４    配線
５４Ａ    配線
５４Ｃ    配線
５５    配線
５５Ａ    配線
５５Ｃ    配線
７０    ＭＥＭＳデバイス
７０Ａ    表示素子
７０Ｂ    発光素子
７０Ｌ    負荷
７１    部材
７２    部材
７３    部材
１００    表示装置
１０１    画素部
１０２    回路
１０３    回路
１０４    回路
１０５    回路
１０６    回路
１０７    回路
２０１Ａ    導電層
２０１Ｂ    導電層
２０１Ｃ    導電層
２０１Ｄ    導電層
２０１Ｅ    導電層
２０１Ｆ    導電層
２０２Ａ    半導体層
２０２Ｂ    半導体層
２０２Ｃ    半導体層
２０２Ｄ    半導体層
２０２Ｅ    半導体層
２０２Ｆ    半導体層
２０３Ａ    導電層
２０３Ｂ    導電層
２０３Ｃ    導電層
２０３Ｄ    導電層
２０３Ｅ    導電層
２０３Ｆ    導電層
２０３Ｇ    導電層
２０３Ｈ    導電層
２０３Ｉ    導電層
２１１    基板
２１２    絶縁層
２１３    絶縁層
２１４    導電層
２１５    構造体
２１６    構造体
２１７    電極
２１８    電極
２１９    乾燥剤
２２０    基板
３００    シャッター
３０２    可動遮光層
３０４    開口部
３１１    アクチュエータ
３１５    アクチュエータ
３１７    スプリング
３１９    構造体
３２１    可動電極
３２３    構造体
３２５    可動電極
３２７    構造体
８０００    表示モジュール
８００１    上部カバー
８００２    下部カバー
８００３    ＦＰＣ
８００４    タッチパネル
８００５    ＦＰＣ
８００６    表示パネル
８００７    バックライト
８００８    光源
８００９    フレーム
８０１０    プリント基板
８０１１    バッテリ
９０００    筐体
９００１    表示部
９００３    スピーカ
９００５    操作キー
９００６    接続端子
９００７    センサ
９００８    マイクロフォン
９０５０    操作ボタン
９０５１    情報
９０５２    情報
９０５３    情報
９０５４    情報
９０５５    ヒンジ
９１００    携帯情報端末
９１０１    携帯情報端末
９１０２    携帯情報端末
９２００    携帯情報端末
９２０１    携帯情報端末
【図１】
0006652810.tif 000002
【図２】
0006652810.tif 000003
【図３】
0006652810.tif 000004
【図４】
0006652810.tif 000005
【図５】
0006652810.tif 000006
【図６】
0006652810.tif 000007
【図７】
0006652810.tif 000008
【図８】
0006652810.tif 000009
【図９】
0006652810.tif 000010
【図１０】
0006652810.tif 000011
【図１１】
0006652810.tif 000012
【図１２】
0006652810.tif 000013
【図１３】
0006652810.tif 000014
【図１４】
0006652810.tif 000015
【図１５】
0006652810.tif 000016
【図１６】
0006652810.tif 000017
【図１７】
0006652810.tif 000018
【図１８】
0006652810.tif 000019
【図１９】
0006652810.tif 000020
【図２０】
0006652810.tif 000021
【図２１】
0006652810.tif 000022
【図２２】
0006652810.tif 000023
【図２３】
0006652810.tif 000024
【図２４】
0006652810.tif 000025
【図２５】
0006652810.tif 000026
【図２６】
0006652810.tif 000027
【図２７】
0006652810.tif 000028
【図２８】
0006652810.tif 000029
【図２９】
0006652810.tif 000030
【図３０】
0006652810.tif 000031
【図３１】
0006652810.tif 000032
【図３２】
0006652810.tif 000033
【図３３】
0006652810.tif 000034