(57)【特許請求の範囲】
【請求項１】
電子ペンに含まれた共振回路の共振周波数を調整する方法であって、
前記電子ペンは、
コイルと、
外部コンデンサと、
複数の容量素子が並列に接続されて構成された内部コンデンサアレイを含む集積回路と、を含み、
前記コイル、前記外部コンデンサ、及び前記内部コンデンサアレイにより前記共振回路を構成するものであり、
前記内部コンデンサアレイの容量を調整する調整手段、及び、前記共振回路が発生する交番磁界を測定する測定手段とを用いて、
（１）前記内部コンデンサアレイを構成する前記複数の容量素子のうち事前に定められた一部の容量素子の状態を変更する状態変更ステップと、
（２）前記変更により変化した前記共振回路の状態変更前後の基準共振周波数に応じて、前記内部コンデンサアレイを構成する前記複数の容量素子のうち前記一部の容量素子以外の１以上の容量素子の一部又は全部の状態を変更する調整ステップと、
を含む方法。
【請求項２】
前記調整ステップは、前記状態変更前後の基準共振周波数の違いが相対的に大きい場合に、該違いが相対的に少ない場合に比して状態を変更する１以上の前記容量素子の容量変化量の定格値の合計が小さくなるよう、状態変更の対象となる１以上の前記容量素子を選択する、
請求項１に記載の方法。
【請求項３】
前記調整ステップは、前記状態変更前後の基準共振周波数に基づいて前記複数の容量素子に共通の製造誤差を算出し、算出した前記製造誤差に基づき、前記１以上の容量素子の一部又は全部の状態を変更する、
請求項１に記載の方法。
【請求項４】
前記調整手段は前記集積回路の内部に設けられ、
前記測定手段は、前記電子ペンを所定の位置に固定する固定部を備えた、前記電子ペンとは異なる装置である、
請求項１に記載の方法。
【請求項５】
前記複数の容量素子のそれぞれに含まれる前記コンデンサは、基板の上方に形成されたフローティングゲートを含み、
前記状態変更ステップは、前記一部の容量素子に含まれる前記コンデンサの前記フローティングゲートに電荷を注入して該コンデンサの容量値を変化させることにより、該一部の容量素子の状態を変更する、
請求項１乃至４のいずれか一項に記載の方法。
【請求項６】
前記複数の容量素子のそれぞれに含まれる前記コンデンサは、基板の上方に形成されたチャージトラップ絶縁膜を含み、
前記状態変更ステップは、前記一部の容量素子に含まれる前記コンデンサの前記チャージトラップ絶縁膜に電荷を注入して該コンデンサの容量値を変化させることにより、該一部の容量素子の状態を変更する、
請求項１乃至４のいずれか一項に記載の方法。
【請求項７】
前記複数の容量素子はそれぞれ、対応する前記コンデンサと直列に接続されたヒューズ素子を含み、
前記状態変更ステップは、前記一部の容量素子に含まれる前記ヒューズ素子を切断することにより、該一部の容量素子の状態を変更する、
請求項１乃至４のいずれか一項に記載の方法。
【請求項８】
前記複数の容量素子はそれぞれ、対応する前記コンデンサと直列に接続されたアンチヒューズ素子を含み、
前記状態変更ステップは、前記一部の容量素子に含まれる前記アンチヒューズ素子を導通させることにより、該一部の容量素子の状態を変更する、
請求項１乃至４のいずれか一項に記載の方法。
【請求項９】
前記複数の容量素子はそれぞれ、対応する前記コンデンサと直列に接続されたＭＥＭＳスイッチを含み、
前記状態変更ステップは、前記一部の容量素子に含まれる前記ＭＥＭＳスイッチのオンオフを切り替えることにより、該一部の容量素子の状態を変更する、
請求項１乃至４のいずれか一項に記載の方法。
【請求項１０】
コイルと、
外部コンデンサと、
複数の容量素子が並列に接続されて構成された内部コンデンサアレイを含む集積回路と、を含み、
前記内部コンデンサアレイは、所定の処理によって状態が変更された一部の容量素子と状態が変更されていない残りの容量素子とが混在して構成され、
電子ペンは、前記コイル、前記外部コンデンサ、及び、前記残りの容量素子により構成される共振回路を用いて信号を送信するよう構成される、
電子ペン。
【請求項１１】
前記集積回路は、前記内部コンデンサアレイの容量を調整するための外部調整手段から電圧、電流、信号、コマンドの入力を受け付けるためのピンを備える、
請求項１０に記載の電子ペン。
【請求項１２】
前記所定の処理による前記複数の容量素子それぞれの容量変化量は互いに異なり、
前記複数の容量素子はそれぞれ、前記所定の処理による状態変更を制御する単位である、
請求項１０の電子ペン。
【請求項１３】
前記一部の容量素子は、前記複数の容量素子のうち前記所定の処理による容量変化量が最小でない容量素子を含む、
請求項１２に記載の電子ペン。
【請求項１４】
前記複数の容量素子はそれぞれ、基板の上方に形成されたフローティングゲートを有するコンデンサを含み、
前記所定の処理は、処理対象の前記容量素子に含まれる前記コンデンサの前記フローティングゲートに電荷を注入することにより該コンデンサの容量値を変化させる処理である、
請求項１０乃至１３のいずれか一項に記載の電子ペン。
【請求項１５】
前記複数の容量素子はそれぞれ、基板の上方に形成されたチャージトラップ絶縁膜を有するコンデンサを含み、
前記所定の処理は、処理対象の前記容量素子に含まれる前記コンデンサの前記チャージトラップ絶縁膜に電荷を注入することにより該コンデンサの容量値を変化させる処理である、
請求項１０乃至１３のいずれか一項に記載の電子ペン。
【請求項１６】
前記複数の容量素子はそれぞれ、直列に接続されたコンデンサ及びヒューズ素子を含み、
前記所定の処理は、処理対象の前記容量素子に含まれる前記ヒューズ素子を切断する処理である、
請求項１０乃至１３のいずれか一項に記載の電子ペン。
【請求項１７】
前記複数の容量素子はそれぞれ、直列に接続されたコンデンサ及びアンチヒューズ素子を含み、
前記所定の処理は、処理対象の前記容量素子に含まれる前記アンチヒューズ素子を導通させる処理である、
請求項１０乃至１３のいずれか一項に記載の電子ペン。
【請求項１８】
前記複数の容量素子はそれぞれ、直列に接続されたコンデンサ及びＭＥＭＳスイッチを含み、
前記所定の処理は、処理対象の前記容量素子に含まれる前記ＭＥＭＳスイッチのオンオフを切り替える処理である、
請求項１０乃至１３のいずれか一項に記載の電子ペン。
【請求項１９】
請求項１乃至９のいずれか一項に記載の方法を実行することにより、請求項１０乃至１８のいずれか一項に記載の電子ペンを生産する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子ペンに含まれた共振回路の共振周波数を調整する方法、電子ペン、及び電子ペンを生産する方法に関する。
【背景技術】
【０００２】
電磁共鳴（ＥＭＲ）方式の入力システムで用いられる電子ペンには、位置検出装置のセンサコイルから送信された磁界により励磁されるコイルと、このコイルと並列に接続されるコンデンサとによって構成されるＬＣ共振回路が備えられる（例えば、特許文献１，２を参照）。この共振回路が磁界の中に入ると、コイルに誘導起電力が生じ、これによって共振回路に電力が蓄積される。電子ペンは、この電力を利用して、筆圧情報やサイドスイッチ情報などを含むペン情報の送信を行うよう構成される。【０００３】
ペン情報の具体的な送信方法としては、ペン情報の内容に応じて共振回路への信号の供給をオンオフすることによりデジタル情報としてペン情報を送信する方法や、ペン情報の内容に応じて共振回路の共振周波数を変化させることにより共振周波数の変位としてペン情報を送信する方法などが知られている。以下、前者の場合の共振回路の共振周波数と、後者の場合に変位の基準となる共振周波数とをまとめて「基準共振周波数」と称する。【０００４】
電子ペンが送信したペン情報を位置検出装置が正しく受信するためには、共振回路の基準共振周波数が予め定められた規格値に等しくなっている必要がある。しかし、コイルのインダクタンスやコンデンサの容量には製造上の誤差が発生するため、共振回路を組み立てた直後の段階では、基準共振周波数にバラつきの発生が避けられない。そこで電子ペンの製造工程では、予め複数のコンデンサを並列に配置しておき、共振回路を組み立てた後に基準共振周波数を測定し、その結果に応じてレーザーにより配線をカットし、それによっていくつかのコンデンサを回路から切り離すことにより、事後的に基準共振周波数を上記規格値に合わせ込む処理が行われる。特許文献１には、このような基準共振周波数の合わせ込みを行えるように構成された電子ペンの例が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第６３２０２３１号
【特許文献２】国際公開第２０１６／０５６２９９号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、基準共振周波数の合わせ込みは、従来、共振回路内に配置した複数のコンデンサそれぞれの容量値の定格値を前提として行われる。すなわち、配線をカットした後の基準共振周波数を各コンデンサの容量値の定格値に基づいて予測し、この予測の結果に基づいて、切り離し対象のコンデンサが選択される。【０００７】
しかしながら、実際のコンデンサの容量値には製造上の誤差があり、定格値と同一の値になっているとは限らない。その結果、上記のように定格値を前提として切り離し対象のコンデンサを選択すると、切り離しすぎて基準共振周波数の調整に失敗する場合や、コンデンサの選択と配線のカットを何度も繰り返さなければならなくなるなど、調整作業の効率が悪化してしまう場合があった。【０００８】
したがって、本発明の目的の一つは、基準共振周波数の調整を好適に行える電子ペンに含まれた共振回路の共振周波数を調整する方法、電子ペン、及び電子ペンを生産する方法を提供することにある。
【課題を解決するための手段】
【０００９】
本発明による方法は、電子ペンに含まれた共振回路の共振周波数を調整する方法であって、前記電子ペンは、コイルと、外部コンデンサと、複数の容量素子が並列に接続されて構成された内部コンデンサアレイを含む集積回路と、を含み、前記コイル、前記外部コンデンサ、及び前記内部コンデンサアレイにより前記共振回路を構成するものであり、前記内部コンデンサアレイの容量を調整する調整手段、及び、前記共振回路が発生する交番磁界を測定する測定手段とを用いて、（１）前記内部コンデンサアレイを構成する前記複数の容量素子のうち事前に定められた一部の容量素子の状態を変更する状態変更ステップと、（２）前記変更により変化した前記共振回路の基準共振周波数の変化量に応じて、前記内部コンデンサアレイを構成する前記複数の容量素子のうち前記一部の容量素子以外の１以上の容量素子の一部又は全部の状態を変更する調整ステップと、を含む方法である。【００１０】
本発明による電子ペンは、コイルと、外部コンデンサと、複数の容量素子が並列に接続されて構成された内部コンデンサアレイを含む集積回路と、を含み、前記内部コンデンサアレイは、所定の処理によって状態が変更された一部の容量素子と状態が変更されていない残りの容量素子とが混在して構成され、前記電子ペンは、前記コイル、前記外部コンデンサ、及び、前記残りの容量素子により構成される共振回路を用いて信号を送信するよう構成される、電子ペンである。【００１１】
本発明による電子ペンを生産する方法は、上記の方法を実行することにより、上記の電子ペンを生産する方法である。
【発明の効果】
【００１２】
本発明によれば、複数の容量素子それぞれの容量変化量を推定したうえで基準共振周波数を調整できるので、基準共振周波数の調整を好適に行うことが可能になる。
【図面の簡単な説明】
【００１３】
【図１】本発明の第１の実施の形態による電子ペン１の外観を示す図である。
【図２】図１に示した筐体２の中に配置される構造を示す上面図である。
【図３】本発明の第１の実施の形態による電子ペン１及び集積回路６の回路構成を示す図である。
【図４】最小容量セルＣＭＩＮの模式的な断面図である。
【図５】（ａ）は、コンデンサアレイＣ１ＡＲＲＡＹの構成の具体的な例を示す図であり、（ｂ）は、（ａ）に示したコンデンサＣａＴＢ、Ｃａ１〜Ｃａ９のそれぞれについて、電位Ｖｃの印加による容量変化量（＝｜Ｃ１−Ｃ０｜）の定格値、最大値、最小値、及び製造誤差の一例を示す図である。
【図６】（ａ）は、各コンデンサＣａの電位Ｖｃの印加による容量変化量の定格値と、電位Ｖｃの印加による実際の容量変化量との関係を示す図であり、（ｂ）は、（ａ）の原点付近を拡大してなる図である。
【図７】外部装置３０が行う第１の共振回路の基準共振周波数の調整処理を示すフロー図である。
【図８】図７のステップＳ６で実行される基準共振周波数調整処理の詳細を示すフロー図である。
【図９】本発明の第１の実施の形態の変形例による最小容量セルＣＭＩＮの模式的な断面図である。
【図１０】本発明の第２の実施の形態による電子ペン１及び集積回路６の回路構成を示す図である。
【図１１】本発明の第３の実施の形態による電子ペン１及び集積回路６の回路構成を示す図である。
【発明を実施するための形態】
【００１４】
以下、添付図面を参照しながら、本発明の実施の形態について詳細に説明する。
【００１５】
図１は、本発明の第１の実施の形態による電子ペン１の外観を示す図である。同図に示すように、電子ペン１は、筒状の筐体２と、筐体２の長手方向の一端に配置されたペン先部材３と、筐体２の表面に設けられた操作スイッチ４とを有して構成される。このうち操作スイッチ４は、筐体２の側面に設けられる場合にはサイドスイッチなどと呼ばれ、筐体２の端部に設けられる場合にはテイルスイッチなどと呼ばれる。
【００１６】
電子ペン１を利用するユーザは、片方の手で筐体２を保持し、図示しない位置検出装置のタッチ面にペン先部材３を当接させた状態で電子ペン１を移動させることにより、位置検出装置への入力を行う。入力の際、電子ペン１と位置検出装置とは、上述した電磁共鳴（ＥＭＲ）方式による通信を行うよう構成される。電子ペン１は、この通信により、ペン先部材３に加わる圧力（筆圧）を示す筆圧情報と、操作スイッチ４のオンオフ状態を示すスイッチ情報とを含むペン情報を送信可能に構成される。詳しくは後述するが、電子ペン１は、ペン情報の内容に応じて共振回路の共振周波数を変化させることにより、共振周波数の変位としてペン情報を送信するように構成される。
【００１７】
図２は、図１に示した筐体２の中に配置される構造を示す上面図である。同図には、電子ペン１の共振回路の基準共振周波数を調整するための使用する外部装置３０についても図示している。また、図３は、図３は、電子ペン１及び集積回路６の回路構成を示す図である。
【００１８】
図２に示すように、筐体２の中には基板５が配置され、その上面には、図１にも示した操作スイッチ４の他、集積回路６、可変容量コンデンサＶＣ、固定容量コンデンサＣＢ１，ＣＢ２、及び複数のパッド７が配置される。また、基板５とペン先部材３の間には、コイルＬが配置される。図示していないが、これらは基板５上に配置される配線等により、電気的に接続される。可変容量コンデンサＶＣ、固定容量コンデンサＣＢ１，ＣＢ２は、集積回路６の外側に配置されるという意味で、外部コンデンサである。
【００１９】
図３から理解されるように、可変容量コンデンサＶＣ及び固定容量コンデンサＣＢ１，ＣＢ２は、コイルＬとともに電子ペン１の共振回路（ＬＣ共振回路）を構成する。なお、固定容量コンデンサＣＢ１，ＣＢ２を設けているのは集積回路６内に設けるコンデンサアレイＣ１ＡＲＲＡＹ，Ｃ２ＡＲＲＡＹ（後述）の容量だけでは共振回路の容量が不足するためであり、将来、コンデンサアレイＣ１ＡＲＲＡＹ，Ｃ２ＡＲＲＡＹの容量を大容量化できるようになった場合には、固定容量コンデンサＣＢ１，ＣＢ２を設けないこととしてもよい。
【００２０】
外部装置３０は、電子ペン１のペン先に発生する交番磁界（電子ペン１内の共振回路が発生する項番磁界）を測定する測定装置３１（測定手段）と、コンデンサアレイＣ１ＡＲＲＡＹ，Ｃ２ＡＲＲＡＹの容量を調整する調整装置３２（調整手段）と、複数のパッド７を介して集積回路６に接続するプローブ３３とを含んで構成される。外部装置３０は、電子ペン１の製造工程の一部において、コンデンサアレイＣ１ＡＲＲＡＹ，Ｃ２ＡＲＲＡＹの容量調整を行うために電子ペン１に取り付けられ、調整の終了後には電子ペン１から取り外される。
【００２１】
測定装置３１は、典型的には、ＣＰＵ、メモリ、並びに、電子ペン１の位置検出を行うタッチセンサ及びセンサコントローラを含むタブレット端末である。このような測定装置３１による交番磁界の測定は、次のようにして実行される。すなわち、まず測定装置３１が、タッチセンサに所定の電流を流すことによって、タッチセンサの上面に磁界を生成する。コイルＬがこの磁界の中に入るとコイルＬに誘導電流が発生し、電子ペン１内の共振回路が共振する。これにより交番磁界が発生し、この交番磁界の大きさに応じた電流がタッチセンサに発生する。測定装置３１は、この電流を測定することによって交番磁界を測定する。なお、詳しくは後述するが、電子ペン１内には基準共振周波数の異なる２つの共振回路（後述する第１及び第２の共振回路）が排他的に設けられており、操作スイッチ４の操作により有効な共振回路が切り替えられる。したがって、基準共振周波数の測定を行う際には、２つの共振回路のうちのいずれを測定対象とするかに応じて、適宜、操作スイッチ４の操作を行うことが好ましい。
【００２２】
測定装置３１はまた、メモリに記憶されるプログラムをＣＰＵが読み出して実行することにより、電子ペン１の設定を行うために必要となる各種の処理を実行可能に構成される。こうして実行される処理には、交番磁界の測定結果に基づいて電子ペン１内の共振回路の基準共振周波数の現在値を取得し、取得した現在値と規格値とに基づき、調整装置３２及び集積回路６を介してコンデンサアレイＣ１ＡＲＲＡＹ，Ｃ２ＡＲＲＡＹの容量を調整し、それによって電子ペン１内の共振回路の基準共振周波数を調整する処理が含まれる。その詳細については、後ほど図５〜図８を参照して詳しく説明する。
【００２３】
調整装置３２は、プリント回路アッセンブリ（ＰＣＡ）ボードに含まれる電子部品によって構成される装置であり、プローブ３３を介して集積回路６に接続される。調整装置３２は、コンデンサアレイＣ１ＡＲＲＡＹ，Ｃ２ＡＲＲＡＹの容量の具体的な刃調整内容を含む指示（容量調整設定指示）を測定装置３１から受け付け、この指示に従って集積回路６内のコンデンサビット領域（後述）への書き込みを行うことにより、コンデンサアレイＣ１ＡＲＲＡＹ，Ｃ２ＡＲＲＡＹの容量調整を行う。
【００２４】
再び電子ペン１の内部に着目すると、可変容量コンデンサＶＣは、ペン先部材３に加わる筆圧に応じて容量が変化するよう構成されたコンデンサである。また、固定容量コンデンサＣＢ１，ＣＢ２はそれぞれ可変容量コンデンサＶＣと並列に接続され、電子ペン１の共振回路の基準共振周波数を設計の段階で調整する役割を果たす。
【００２５】
集積回路６は、メモリ１１を含む制御回路１０と、スイッチ１２と、２つのコンデンサアレイＣ１ＡＲＲＡＹ，Ｃ２ＡＲＲＡＹ（内部コンデンサアレイ）と、共振回路に接続される端子Ｃ１Ｐ，Ｃ１Ｍ，Ｃ２Ｐ，Ｃ２Ｍと、外部装置３０（外部調整手段）から電圧、電流、信号、コマンドの入力を受け付けるための各種のピンとを有して構成される。各種のピンは、図２に示した複数のパッド７と一対一に接続されており、典型的には、外部装置３０から電位ＶＰＰの供給を受ける電源端子ＶＰＰと、外部装置３０から電位ＶＤＤ（＜ＶＰＰ）の供給を受ける電源端子ＶＤＤと、外部装置３０から接地電位ＧＮＤ（＜ＶＤＤ）の供給を受ける接地端子ＧＮＤと、外部装置３０からコマンドを含む任意のデータＳＤＡＴ（電流）の供給を受けるデータ端子ＳＤＡＴと、外部装置３０から動作クロック信号ＳＣＬＫの供給を受けるクロック端子ＳＣＬＫと、予備端子ＰＩＯとを含む。なお、予備端子ＰＩＯは、外部装置３０に接続されていてもよいし、図示しない他の装置に接続されていてもよい。また、集積回路６に設けられる各端子（ピンを含む）は、シリアルバスの規格であるＩ２Ｃに準拠したものとすることが好ましい。
【００２６】
端子Ｃ１Ｐは、集積回路６の外側で、可変容量コンデンサＶＣの一端、固定容量コンデンサＣＢ１，ＣＢ２それぞれの一端、及びコイルＬの一端と共通に接続される。また、端子Ｃ２Ｐは、集積回路６の外側で端子Ｃ１Ｐと短絡されている。端子Ｃ１Ｍは、集積回路６の外側で、可変容量コンデンサＶＣの他端、固定容量コンデンサＣＢ１の他端、コイルＬの他端、及び操作スイッチ４の一端と共通に接続される。端子Ｃ２Ｍは、集積回路６の外側で、固定容量コンデンサＣＢ２の他端及び操作スイッチ４の他端と共通に接続される。
【００２７】
説明のため、集積回路６内において端子Ｃ１Ｐ，Ｃ１Ｍの間、端子Ｃ２Ｐ，Ｃ２Ｍの間がそれぞれオープンであると仮定すると、操作スイッチ４がオフである場合、可変容量コンデンサＶＣ及び固定容量コンデンサＣＢ１がコイルＬに対して並列に接続された状態となり、これらの合成容量とコイルＬとで共振回路が構成される。以下、この共振回路を「第１の共振回路」という場合がある。可変容量コンデンサＶＣを含むことから、第１の共振回路の共振周波数は筆圧に応じて変化する。したがって、第１の共振回路を用いることにより、共振周波数の変位として筆圧を送信することが実現される。
【００２８】
一方、操作スイッチ４がオンである場合、可変容量コンデンサＶＣ、固定容量コンデンサＣＢ１、及び固定容量コンデンサＣＢ２がコイルＬに対して並列に接続された状態となり、これらの合成容量とコイルＬとで共振回路が構成される。以下、この共振回路を「第２の共振回路」という場合がある。可変容量コンデンサＶＣを含むことから、第２の共振回路の共振周波数も筆圧に応じて変化する。したがって、第２の共振回路を用いることによっても、共振周波数の変位として筆圧を送信することが実現される。
【００２９】
加えて、第２の共振回路は第１の共振回路に固定容量コンデンサＣＢ２を追加した構成となっていることから、第２の共振回路と第１の共振回路とでは、筆圧に応じた共振周波数の変位範囲が異なる。したがって、操作スイッチ４のオンオフ状態に応じて第１及び第２の共振回路を切り替えることにより、共振周波数の変位としてスイッチ情報を送信することも実現される。
【００３０】
コンデンサアレイＣ１ＡＲＲＡＹは、それぞれスイッチＳａ、コンデンサＣａ、及びスイッチＳｂがこの順で直列に接続されてなる複数の容量素子ＣＤが端子Ｃ１Ｐ，Ｃ１Ｍの間に並列に接続されてなる構成を有している。各コンデンサＣａが端子Ｃ１Ｐ，Ｃ１Ｍの間に並列に接続された構成となっていることから、コンデンサアレイＣ１ＡＲＲＡＹは、第１及び第２の共振回路それぞれの一部を構成している。
【００３１】
また、コンデンサアレイＣ２ＡＲＲＡＹは、それぞれスイッチＳａ、コンデンサＣａ、及びスイッチＳｂがこの順で直列に接続されてなる複数の容量素子ＣＤが端子Ｃ２Ｐ，Ｃ２Ｍの間に並列に接続されてなる構成を有している。各コンデンサＣａが端子Ｃ２Ｐ，Ｃ２Ｍの間に並列に接続された構成となっていることから、コンデンサアレイＣ２ＡＲＲＡＹは、第２の共振回路の一部を構成している。
【００３２】
コンデンサアレイＣ１ＡＲＲＡＹ，Ｃ２ＡＲＲＡＹを構成する各コンデンサＣａは、より細かく見ると、それぞれ所定容量の多数のコンデンサ（以下、「最小容量セルＣＭＩＮ」と称する）のうちの１つ以上を並列に接続することによって構成されている。したがって、各コンデンサＣａの容量値は、最小容量セルＣＭＩＮの容量値の整数倍となっている。各最小容量セルＣＭＩＮは同一の基板上に同一のプロセスで形成されており、したがって同一の物理的特性を有しているとみなし得る。
【００３３】
図４は、最小容量セルＣＭＩＮの模式的な断面図である。同図に示すように、最小容量セルＣＭＩＮは、基板２０上に、絶縁膜２１と、フローティングゲート２２と、ゲート電極２３とがこの順で積層された構造を有している。この構造はフローティングゲートタイプのフラッシュメモリに類似するものであるが、ソース及びドレインを有してもよいし有しなくてもよい点で、フラッシュメモリとは異なっている。
【００３４】
基板２０は、例えばｎ型の不純物がドープされたシリコン基板などのｎ型半導体によって構成される。絶縁膜２１は、例えば酸化シリコン又は窒化シリコンなどの絶縁材料によって構成される。ゲート電極２３は、例えば導電性の金属などの導電材料によって構成される。
【００３５】
フローティングゲート２２は、例えば、ｎ型の不純物がドープされたポリシリコンなどのｎ型半導体によって構成される。ただし、共振周波数を調整する前の段階では、空乏化によりフローティングゲート２２は電荷が注入されていない状態（初期状態）とする。したがって、基準共振周波数を調整する前の段階における最小容量セルＣＭＩＮの静電容量をＣ０とすると、Ｃ０は次の式（１）で表される。ただし、ＣＯＸは、絶縁膜２１の静電容量である。
【００３６】
【数１】
0006741901.tif 000002
【００３７】
また、スイッチＳａは、対応するコンデンサＣａを構成する１以上の最小容量セルＣＭＩＮそれぞれのゲート電極２３に共通に接続された共通端子と、端子Ｃ１Ｐ又は端子Ｃ２Ｐに接続された第１の選択端子と、電位Ｖｃが供給される第２の選択端子とを有して構成される。同様に、スイッチＳｂは、対応するコンデンサＣａを構成する１以上の最小容量セルＣＭＩＮそれぞれの基板２０（いわゆるバックゲート）に共通に接続された共通端子と、端子Ｃ１Ｍ又は端子Ｃ２Ｍに接続された第１の選択端子と、接地電位ＧＮＤが供給される第２の選択端子とを有して構成される。本実施の形態においては、電位Ｖｃは接地電位ＧＮＤより高い電位となっている。各スイッチＳａ，Ｓｂはいずれも、初期状態では共通端子と第１の選択端子とが接続された状態とされている。
【００３８】
図３に戻る。制御回路１０は、外部装置３０からの指示に従い、コンデンサアレイＣ１ＡＲＲＡＹ，Ｃ２ＡＲＲＡＹの容量を調整する。具体的には、外部装置３０からの指示に従い、制御信号ＢＣ１によりコンデンサアレイＣ１ＡＲＲＡＹ内の各容量素子ＣＤの状態を変更することによってコンデンサアレイＣ１ＡＲＲＡＹの容量を調整し、それによって第１及び第２の共振回路の基準共振周波数を調整するとともに、外部装置３０からの指示に従い、制御信号ＢＣ２によりコンデンサアレイＣ２ＡＲＲＡＹ内の内の各容量素子ＣＤの状態を変更することによってコンデンサアレイＣ２ＡＲＲＡＹの容量を調整し、それによって第２の共振回路の基準共振周波数を調整する。容量素子ＣＤは、制御回路１０による状態変更の制御単位であり、各容量素子ＣＤの状態の変更は、本実施の形態においては、その容量素子ＣＤを構成する１以上の最小容量セルＣＭＩＮそれぞれの静電容量を上記Ｃ０（初期状態）から後述するＣ１（変更済状態）に変更することによって行われる。変更済状態の詳細については、後述する。
【００３９】
制御回路１０のメモリ１１内には、容量素子ＣＤごとに、その状態を変更するか否かを示す値を記憶するコンデンサビット領域が設けられる。この値は、外部装置３０により、上述したデータＳＤＡＴを用いてコンデンサビット領域内に書き込まれる。制御回路１０は、コンデンサビット領域に記憶される値に基づいて制御信号ＢＣ１，ＢＣ２を生成し、コンデンサアレイＣ１ＡＲＲＡＹ，Ｃ２ＡＲＲＡＹに供給するよう構成される。
【００４０】
また、制御回路１０は、外部装置３０から供給される電位ＶＰＰ又は電位ＶＤＤに基づいて電位Ｖｃを生成する機能を有して構成される。制御回路１０は、基準共振周波数の変更を開始するにあたり、こうして生成した電位Ｖｃの各スイッチＳａの第２の選択端子への供給を開始するとともに、各スイッチＳｂの第２の選択端子に対し、外部装置３０から供給される接地電位ＧＮＤの供給を開始する。
【００４１】
基準共振周波数の変更においては、制御回路１０は、コンデンサアレイＣ１ＡＲＲＡＹに含まれる複数の容量素子ＣＤのうち、状態を変更することを示す値がコンデンサビット領域内に記憶されているものについて、対応するスイッチＳａ，Ｓｂのそれぞれを第２の選択端子側に切り替えるための制御信号ＢＣ１を生成し、対応するスイッチＳａ，Ｓｂに供給する。そして、所定時間後に、対応するスイッチＳａ，Ｓｂのそれぞれを第１の選択端子側に切り替えるための制御信号ＢＣ１を生成し、対応するスイッチＳａ，Ｓｂに供給する。
【００４２】
また、制御回路１０は、コンデンサアレイＣ２ＡＲＲＡＹに含まれる複数の容量素子ＣＤのうち、状態を変更することを示す値がコンデンサビット領域内に記憶されているものについて、対応するスイッチＳａ，Ｓｂのそれぞれを第２の選択端子側に切り替えるための制御信号ＢＣ２を生成し、対応するスイッチＳａ，Ｓｂに供給する。そして、所定時間後に、対応するスイッチＳａ，Ｓｂのそれぞれを第１の選択端子側に切り替えるための制御信号ＢＣ２を生成し、対応するスイッチＳａ，Ｓｂに供給する。
【００４３】
制御回路１０が以上のような制御信号ＢＣ１，ＢＣ２の生成及び供給を行うことにより、状態を変更することを示す値がコンデンサビット領域内に記憶されている容量素子ＣＤ内のコンデンサＣａに対し、所定時間にわたって電位Ｖｃが印加されることになる。
【００４４】
ここで再度図４を参照すると、電位Ｖｃが印加されているとき、基板２０内に存在する電子が絶縁膜２１との境界近傍に引き寄せられ、そのうちの一部がトンネル効果によってフローティングゲート２２内に移動する。こうしてフローティングゲート２２内に蓄積した電子は、電位Ｖｃの印加が終了した後もフローティングゲート２２内に残存する。すなわち、フローティングゲート２２は電荷が注入された状態となる。その結果、フローティングゲート２２内に空乏層が形成されるので、この空乏層の静電容量をＣＤとすると、最小容量セルＣＭＩＮの容量は次の式（２）で表される値Ｃ１に変化する。こうして、容量素子ＣＤの状態変更が実現される。
【００４５】
【数２】
0006741901.tif 000003
【００４６】
式（２）から理解されるように、値Ｃ１は、絶縁膜２１の静電容量ＣＯＸと空乏層の静電容量ＣＤの直列接続に対応する値である。なお、空乏層の静電容量ＣＤは空乏層幅の変化に応じて変化するが、十分に電荷を注入することによってフローティングゲート２２を完全空乏化させることによって、最終的に一定値に安定させることができる。したがって、電位Ｖｃの印加は、フローティングゲート２２が完全空乏化する程度まで継続することが好ましい。
【００４７】
コンデンサアレイＣ１ＡＲＲＡＹは、上述したように、第１及び第２の共振回路それぞれの一部を構成している。したがって、上記のようにしてコンデンサアレイＣ１ＡＲＲＡＹ内の各コンデンサＣａを構成する１以上の最小容量セルＣＭＩＮそれぞれのフローティングゲート２２に個別に電子を注入し、それによって各容量素子ＣＤの状態を上記した初期状態から上記した変更済状態に個別に切り替えることにより、第１及び第２の共振回路の基準共振周波数が変更されることになる。
【００４８】
また、コンデンサアレイＣ２ＡＲＲＡＹは、上述したように、第２の共振回路の一部を構成している。したがって、第２の共振回路の基準共振周波数は、上記のようにしてコンデンサアレイＣ２ＡＲＲＡＹ内の各コンデンサＣａを構成する１以上の最小容量セルＣＭＩＮそれぞれのフローティングゲート２２に個別に電子を注入し、それによって各容量素子ＣＤの状態を上記した初期状態から上記した変更済状態に個別に切り替えることによっても、変更されることになる。
【００４９】
制御回路１０が行うその他の処理について説明する。制御回路１０は、上述したデータＳＤＡＴを用いて供給される外部装置３０からの指示に応じて、操作スイッチ４の有効／無効を制御する機能も有する。具体的に説明すると、まずスイッチ１２は、端子Ｃ１Ｍと端子Ｃ２Ｍとの間に接続されている。制御回路１０は、操作スイッチ４の無効化を指示された場合に、スイッチ１２をオンにするイネーブル信号ＳＳＷＥＮを生成し、スイッチ１２に供給する。これにより、集積回路６の内部で端子Ｃ１Ｍと端子Ｃ２Ｍとが短絡されるので、操作スイッチ４が無効になる。また、制御回路１０は、操作スイッチ４の有効化が指示された場合に、スイッチ１２をオフにするイネーブル信号ＳＳＷＥＮを生成し、スイッチ１２に供給する。これにより、集積回路６の内部で端子Ｃ１Ｍと端子Ｃ２Ｍとが切り離されるので、操作スイッチ４が有効になる。
【００５０】
また、メモリ１１内のフリー領域は、電子ペン１を他の電子ペンから区別するためのペンＩＤその他の情報を記憶する領域である。フリー領域内に記憶される情報も、外部装置３０により、上述したデータＳＤＡＴを用いて書き込まれる。なお、電子ペン１は、メモリ１１内のフリー領域に記憶されるペンＩＤを、ペン情報の一部として位置検出装置に向けて送信することとしてもよい。こうすることで、位置検出装置は、電子ペン１ごとに異なる処理（例えば、電子ペン１ごとに描画色を変える処理）を実行することが可能になる。
【００５１】
次に、第１及び第２の共振回路の基準共振周波数を調整するために外部装置３０が実行する処理について、図５〜図８を参照しながら詳しく説明する。以下では、コンデンサアレイＣ１ＡＲＲＡＹの容量値の調整によって第１の共振回路の基準共振周波数を調整する場合を取り上げて説明する。
【００５２】
図５（ａ）は、コンデンサアレイＣ１ＡＲＲＡＹの構成の具体的な例を示す図である。同図に示すコンデンサアレイＣ１ＡＲＲＡＹは、コンデンサＣａとして１０個のコンデンサＣａＴＢ、Ｃａ１〜Ｃａ９を有して構成される。なお、図５（ａ）には、図３に示した電子ペン１の構成のうちコンデンサアレイＣ１ＡＲＲＡＹに関する部分のみを抜き出して示しているが、実際の構成は図３に示したとおりである。
【００５３】
図５（ｂ）は、コンデンサＣａＴＢ、Ｃａ１〜Ｃａ９のそれぞれについて、電位Ｖｃの印加による容量変化量（＝｜Ｃ１−Ｃ０｜）の定格値、最大値、最小値、及び製造誤差の一例を示す図である。同図の例においては、上述した最小容量セルＣＭＩＮの容量変化量の定格値を０．５ｐＦに設定しており、したがってコンデンサＣａＴＢ、Ｃａ１〜Ｃａ９の容量変化量の定格値はいずれも、０．５ｐＦの整数倍となっている。また、コンデンサＣａＴＢ、Ｃａ１〜Ｃａ９それぞれの容量変化量は、互いに異なる値に設定される。
【００５４】
より具体的には、コンデンサＣａ（９−ｋ）（ｋは０〜８の整数）の容量変化量の定格値は、図５（ｂ）に示すように、最小容量セルＣＭＩＮの容量変化量の定格値０．５ｐＦをおおよそ２のｋ乗倍してなる値に設定される。これは、コンデンサアレイＣ１ＡＲＲＡＹの容量の調整を、広い範囲で、かつ、できるだけ効率的に行えるようにするためである。一方、コンデンサＣａＴＢの容量変化量の定格値は、コンデンサＣａ１〜Ｃａ９の容量変化量の最大値と最小値の間の中間値（例えば、１０ｐＦ）に設定される。詳しくはこれから説明するが、コンデンサＣａＴＢはコンデンサＣａ１〜Ｃａ９の容量変化量に生じている製造誤差を推定するために使用するものであり、コンデンサＣａＴＢの定格値をこのような値に設定しておくことで、推定の精度を高めることが可能になる。
【００５５】
図６（ａ）は、各コンデンサＣａの電位Ｖｃの印加による容量変化量の定格値と、電位Ｖｃの印加による実際の容量変化量との関係を示す図であり、図６（ｂ）は、図６（ａ）の原点付近を拡大してなる図である。上述したように、コンデンサＣａＴＢ、Ｃａ１〜Ｃａ９はそれぞれ、同一の基板２０上に同一のプロセスで形成された１以上の最小容量セルＣＭＩＮによって構成されているため、コンデンサＣａＴＢ、Ｃａ１〜Ｃａ９のそれぞれに発生する製造誤差は実質的に同一の値となる。例えば、コンデンサＣａＴＢに＋１５%の製造誤差が発生しているのであれば、コンデンサＣａ１〜Ｃａ９のそれぞれにも＋１５%の製造誤差が発生している。また、例えばコンデンサＣａＴＢに−１５%の製造誤差が発生しているのであれば、コンデンサＣａ１〜Ｃａ９のそれぞれにも−１５%の製造誤差が発生している。したがって、図６（ａ）及び図６（ｂ）にも示すように、各コンデンサＣａの電位Ｖｃの印加による容量変化量の定格値と、電位Ｖｃの印加による実際の容量変化量との関係は、製造誤差の大きさに応じた傾きを有する直線上にプロットされることになる。以下、この直線の傾きを「容量変化勾配」と称する。
【００５６】
外部装置３０は、このようなコンデンサＣａＴＢ、Ｃａ１〜Ｃａ９の性質を利用してコンデンサＣａ１〜Ｃａ９の容量変化量を高精度に推定し、推定した容量変化量を前提として、第１の共振回路の基準共振周波数の調整を行う。以下、処理フロー図を参照しながら、外部装置３０が行う処理について、具体的に説明する。
【００５７】
図７は、外部装置３０が行う第１の共振回路の基準共振周波数の調整処理を示すフロー図である。この処理は、電子ペン１の製造工程の一部として実行されるものである。なお、以下の説明では、コンデンサＣａＴＢを含む容量素子ＣＤを「テストビット」と称し、それぞれコンデンサＣａ１〜Ｃａ９を含む複数の容量素子ＣＤのそれぞれを「調整ビット」と称する場合がある。
【００５８】
初めに図７に示すように、外部装置３０は、第１の共振回路の基準共振周波数を測定する（ステップＳ１。第１の測定ステップ）。次に外部装置３０は、上述したコンデンサビット領域に書き込みを行い制御回路１０に所定の処理を行わせることによって、テストビット（事前に定められた一部の容量素子ＣＤ）の状態を変更する（ステップＳ２。状態変更ステップ）。この所定の処理は、本実施の形態においては、電位Ｖｃの印加によって容量素子ＣＤに含まれるコンデンサＣａのフローティングゲート２２（図４を参照）に電荷を注入することにより、該コンデンサＣａの容量値を変化させる処理である。そして再度、第１の共振回路の基準共振周波数を測定し（ステップＳ３。第２の測定ステップ）、ステップＳ１，Ｓ３のそれぞれで測定された基準共振周波数（テストビットの状態変更前後の基準共振周波数）に基づき、テストビットの実際の容量変化量を推定する（ステップＳ４。第１の推定ステップ）。具体的には、以下の式（３）に基づき、テストビットの実際の容量変化量ＣａＴＢｒを算出する。ただし、式（３）中のＬは、図３に示したコイルＬのインダクタンスである。また、ｆ１はステップＳ１で測定された基準共振周波数であり、ｆ２はステップＳ３で測定された基準共振周波数である。
【００５９】
【数３】
0006741901.tif 000004
【００６０】
次に外部装置３０は、推定したテストビットの容量変化量と、テストビットの容量変化量の定格値とに基づき、図６を参照して説明した容量変化勾配（すなわち、テストビット及び複数の調整ビットに共通の製造誤差）を算出する。例えば、推定したテストビットの容量変化量がテストビットの容量変化量の定格値より１５%大きければ、容量変化勾配は１．１５と算出される。そして、算出した容量変化勾配に基づき、各調整ビットの実際の容量変化量を推定する（ステップＳ５。第２の推定ステップ）。例えば、算出した容量変化勾配が１．１５であれば、容量変化量の定格値が３０ｐＦであるコンデンサＣａ３を含む容量素子（図５（ｂ）を参照）の実際の容量変化量は、３０×１．１５＝３４．５ｐＦであると推定される。その後、外部装置３０は、ステップＳ６により推定した各調整ビットの実際の容量変化量に基づき、第１の共振回路の基準共振周波数を調整する基準共振周波数調整処理を行う（ステップＳ６。調整ステップ）
【００６１】
図８は、図７のステップＳ６で実行される基準共振周波数調整処理の詳細を示すフロー図である。この処理では、外部装置３０により、テストビットの状態変更前後の基準共振周波数の違いが相対的に大きい場合に、該違いが相対的に少ない場合に比して状態を変更する１以上の容量素子ＣＤの容量変化量の定格値の合計が小さくなるよう、状態変更の対象となる１以上の容量素子ＣＤを選択し、選択した１以上の容量素子ＣＤ（調整ビットの一部又は全部）の状態を変更する処理が行われる。具体的に説明すると、図８に示すように、外部装置３０はまず、最後に測定した基準共振周波数が調整目標範囲内に収まっているか否かを判定する（ステップＳ１０）。なお、調整目標範囲は、位置検出装置との間で正常な通信を行うために必要な基準共振周波数の値の範囲であり、電子ペンの規格によって定められる。外部装置３０は、ステップＳ１０の判定結果が肯定であれば、調整ＯＫを返して処理を終了する。
【００６２】
一方、ステップＳ１０の判定結果が否定であれば、外部装置３０は、調整目標範囲に収まるように基準共振周波数を調整可能か否かを判定する（ステップＳ１１）。具体的には、ステップＳ６で推定した各調整ビットの容量変化量を用い、すべての調整ビットに電位Ｖｃを印加した場合に得られる基準共振周波数を推定する。そして、ステップＳ３で測定された基準共振周波数と推定した基準共振周波数との間に調整目標範囲が一部でも含まれていれば調整可能と判定し、そうでなければ調整不可能と判定する。調整不可能との判定結果を得た場合、外部装置３０は、調整ＮＧを返して処理を終了する。この場合、処理対象の電子ペン１は不良品として廃棄の対象になる。
【００６３】
ステップＳ１１で調整可能との判定結果を得た外部装置３０は、各調整ビットの容量変化量（ステップＳ６で推定した値）と、最後に測定した基準共振周波数と調整目標（例えば、調整目標範囲に含まれる値のうち、最後に測定した基準共振周波数に最も近い値）の間の差とに基づき、粗調整のために状態を変更する調整ビットを選択する（ステップＳ１２）。この選択は、例えば、比較的容量変化量の大きい調整ビット（例えば、それぞれコンデンサＣａ１〜Ｃａ４を含む４つの容量素子ＣＤ）のみを選択の対象とし、基準共振周波数が調整目標を超えない範囲でできるだけ調整目標に近づくように実行される。
【００６４】
続いて外部装置３０は、ステップＳ１２において状態を変更する調整ビットを１つ以上選択したか否かを判定する（ステップＳ１３）。その結果、１つ以上選択したと判定した外部装置３０は、上述したコンデンサビット領域への書き込みを行うことによって制御回路１０に上記所定の処理を行わせ、それによって、選択した調整ビットの状態を変更する（ステップＳ１４）。そして再度、第１の共振回路の基準共振周波数を測定する（ステップＳ１５）。
【００６５】
ステップＳ１５を終了した場合、又は、１つも選択されていないとステップＳ１３にて判定した場合、外部装置３０は、各調整ビットの容量変化量（ステップＳ６で推定した値）と、最後に測定した基準共振周波数と調整目標の間の差とに基づき、詳細調整のために状態を変更する調整ビットを選択する（ステップＳ１６）。この選択は、例えば、比較的容量変化量の小さい調整ビット（例えば、それぞれコンデンサＣａ５〜Ｃａ９を含む５つの容量素子ＣＤ）のみを選択の対象とし、できるだけ調整目標に近づくように実行される。なお、ステップＳ１２〜Ｓ１４の粗調整とステップＳ１６〜Ｓ１８の詳細調整とを分けて実行するのは、容量素子の状態を実際に変更する前の段階で、変更の結果として得られる基準共振周波数を正確に予測することが難しいからである。
【００６６】
続いて外部装置３０は、ステップＳ１６において状態を変更する調整ビットを１つ以上選択したか否かを判定する（ステップＳ１７）。その結果、１つ以上選択したと判定した外部装置３０は、上述したコンデンサビット領域への書き込みを行うことによって制御回路１０に上記所定の処理を行わせ、それによって、選択した調整ビットの状態を変更する（ステップＳ１８）。そして再度、第１の共振回路の基準共振周波数を測定する（ステップＳ１９）。
【００６７】
ステップＳ１９を終了した場合、又は、１つも選択されていないとステップＳ１７にて判定した場合、外部装置３０は、ステップＳ１０に処理を戻す。これにより、上記の処理が繰り返され、最終的には、調整ＯＫ又は調整ＮＧのいずれかを結果として、処理が終了することになる。
【００６８】
ここで、ここまでの説明では、コンデンサアレイＣ１ＡＲＲＡＹの容量値の調整によって第１の共振回路の基準共振周波数を調整する場合を取り上げたが、第１の共振回路の基準共振周波数の調整が完了した後、コンデンサアレイＣ２ＡＲＲＡＹの容量値の調整によって第２の共振回路の基準共振周波数を調整する場合についても同様である。ただし、コンデンサアレイＣ２ＡＲＲＡＹを構成する複数の最小容量セルＣＭＩＮはコンデンサアレイＣ１ＡＲＲＡＹを構成する複数の最小容量セルＣＭＩＮと同一基板上に同一プロセスで形成されたものであるので、図７のステップＳ１〜Ｓ５を繰り返す必要はなく、第１の共振回路の基準共振周波数の調整の際に図７のステップＳ５で算出した容量変化勾配を用い、コンデンサアレイＣ２ＡＲＲＡＹ内の各容量素子ＣＤを対象として図８に示した基準共振周波数調整処理を行えばよい。コンデンサアレイＣ２ＡＲＲＡＹ内にテストビットを設ける必要もない。ただし、コンデンサアレイＣ２ＡＲＲＡＹ内にテストビットを設け、第２の共振回路の基準共振周波数の調整のために、第１の共振回路の基準共振周波数の調整のときとは別に図７のステップＳ１〜Ｓ５を行ってもよいのは勿論である。
【００６９】
以上説明したように、本実施の形態による電子ペン１の製造方法によれば、フローティングゲートを有するコンデンサＣａを用いて各容量素子ＣＤを構成する場合に、テストビットを利用し、複数の調整ビットそれぞれの容量変化量を推定したうえで基準共振周波数を調整できるので、第１及び第２の共振回路の基準共振周波数の調整を好適に行うことが可能になる。
【００７０】
また、本実施の形態による集積回路６によれば、コンデンサアレイＣ１ＡＲＲＡＹ，Ｃ２ＡＲＲＡＹを構成する複数の容量素子ＣＤの中に、製造段階で必ず変更済状態に切り替えられるテスト用の容量素子ＣＤを含むので、複数の調整ビットそれぞれの容量変化量を推定することが可能になる。
【００７１】
なお、本実施の形態においては、フローティングゲート２２をｎ型半導体によって構成する例を説明したが、ｐ型の不純物がドープされたポリシリコンなどのｐ型半導体によってフローティングゲート２２を構成することも可能である。以下、図９を参照して説明する。
【００７２】
図９は、本発明の第１の実施の形態の変形例による最小容量セルＣＭＩＮの模式的な断面図である。同図に示す例は、基板２０がｐ型の不純物がドープされたシリコン基板（ｐ型半導体）によって構成される点、フローティングゲート２２がｐ型の不純物がドープされたポリシリコン（ｐ型半導体）によって構成される点、及び、電位Ｖｃが接地電位ＧＮＤより低い電位となっている点で、図４に示した例と異なっている。
【００７３】
図９の例による最小容量セルＣＭＩＮにおいては、上述したようにして所定時間にわたり電位Ｖｃが印加された場合、基板２０内に存在するホール（正孔）が絶縁膜２１との境界近傍に引き寄せられ、そのうちの一部がトンネル効果によってフローティングゲート２２内に移動する。そして、フローティングゲート２２内に蓄積したホールは、電位Ｖｃの印加が終了した後もフローティングゲート２２内に残存する。したがって、フローティングゲート２２が空乏化するので、図４の例による最小容量セルＣＭＩＮと同様、制御回路１０により最小容量セルＣＭＩＮの容量を変更することができる。この場合も、上述した所定の処理は、電位Ｖｃの印加によって容量素子ＣＤに含まれるコンデンサＣａのフローティングゲート２２に電荷を注入することにより、該コンデンサＣａの容量値を変化させる処理である。なお、図９の例においても、電位Ｖｃの印加はフローティングゲート２２が完全空乏化する程度まで電位Ｖｃの印加を継続し、空乏層の静電容量を安定させることが好ましい。
【００７４】
また、フローティングゲートタイプのフラッシュメモリではなく、チャージトラップタイプのフラッシュメモリに類似する構造を用いて、最小容量セルＣＭＩＮを構成することも可能である。この場合、上述した所定の処理は、所定電位の印加によって容量素子ＣＤに含まれるコンデンサのチャージトラップ絶縁膜に電荷を注入することにより、該コンデンサの容量値を変化させる処理となる。
【００７５】
次に、本発明の第２の実施の形態について説明する。本実施の形態は、各容量素子ＣＤがスイッチＳａ，Ｓｂに代えてヒューズ素子Ｈを含む点で第１の実施の形態と相違し、その他の点では第１の実施の形態と同様であるので、同一の構成には同一の符号を付し、以下では第１の実施の形態との相違点に着目して説明する。
【００７６】
図１０は、本実施の形態による電子ペン１及び集積回路６の回路構成を示す図である。同図に示すように、本実施の形態による容量素子ＣＤは、コンデンサＣｂ及びヒューズ素子Ｈがこの順で直列に接続されてなる構成を有している。コンデンサＣｂの具体的な種類は特に限定されず、ＭＩＭ(Metal-Insulator-Metal)やＭＯＭ(Metal-Oxide-Metal)など、半導体製造プロセスで生成される各種のコンデンサをコンデンサＣｂとして用いることができる。
【００７７】
本実施の形態においては、容量素子ＣＤの状態の変更は、その容量素子ＣＤに含まれるヒューズ素子Ｈに所定の電圧を印加することにより、該ヒューズ素子Ｈを切断されていない状態（初期状態）から切断した状態（変更済状態）に変更することによって行われる。すなわち、本実施の形態における上記所定の処理は、処理対象の容量素子ＣＤに含まれるヒューズ素子Ｈを切断する処理である。
【００７８】
具体的に説明すると、外部装置３０は、図７のステップＳ２、又は、図８のステップＳ１４，Ｓ１８において特定の容量素子ＣＤの状態を変更しようとする場合、その容量素子ＣＤ内のヒューズ素子Ｈに対し、ヒューズ素子Ｈを切断するための制御信号ＢＣ１を供給するよう制御回路１０を制御する。これにより、このヒューズ素子Ｈが切断され、対応するコンデンサＣｂが回路から切り離されるので、対応する容量素子ＣＤの状態が変更されることになる。ヒューズ素子Ｈの切断による容量素子ＣＤの容量変化量は、コンデンサＣｂの静電容量そのものとなる。
【００７９】
本実施の形態においても、コンデンサアレイＣ１ＡＲＲＡＹ，Ｃ２ＡＲＲＡＹの中のいずれか１つ以上の容量素子ＣＤがテストビットとして実装される。したがって、本実施の形態による電子ペン１の製造方法によれば、コンデンサＣｂと直列に接続されたヒューズ素子Ｈを含むように各容量素子ＣＤを構成する場合に、テストビットを利用し、複数の調整ビットそれぞれの容量変化量を推定したうえで基準共振周波数を調整できるので、第１及び第２の共振回路の基準共振周波数の調整を好適に行うことが可能になる。
【００８０】
また、本実施の形態による集積回路６によっても、コンデンサアレイＣ１ＡＲＲＡＹ，Ｃ２ＡＲＲＡＹを構成する複数の容量素子ＣＤの中に、製造段階で必ず変更済状態に切り替えられるテスト用の容量素子ＣＤを含むので、複数の調整ビットそれぞれの容量変化量を推定することが可能になる。
【００８１】
なお、本実施の形態では、各コンデンサＣｂと直列にヒューズ素子Ｈを接続する例を説明したが、他の種類の素子を使用することも可能である。例えば、各コンデンサＣｂと直列にアンチヒューズ素子を接続してもよいし、ＭＥＭＳ(Micro Electro Mechanical Systems)カンチレバーなどのＭＥＭＳスイッチを用いてもよい。
【００８２】
アンチヒューズ素子は、ヒューズ素子Ｈとは逆に、初期状態では導通していないが、所定値以上の電圧を印加することによって導通状態（変更済状態）となる素子である。したがって制御回路１０は、各容量素子ＣＤ内のアンチヒューズ素子を導通させることにより、各容量素子ＣＤの状態を変更することができる。この場合、上記所定の処理は、処理対象の容量素子ＣＤに含まれるアンチヒューズ素子を導通させる処理となる。
【００８３】
また、ＭＥＭＳスイッチは、電圧をかけることでオンオフを切り替えることができる素子である。ＭＥＭＳスイッチがオンである状態とオフである状態のいずれを初期状態と用いてもよく、制御回路１０は、各容量素子ＣＤ内のＭＥＭＳスイッチのオンオフ状態を切り替えることにより、各容量素子ＣＤの状態を変更することができる。この場合、上記所定の処理は、処理対象の容量素子ＣＤに含まれるＭＥＭＳスイッチのオンオフを切り替える処理となる。
【００８４】
次に、本発明の第３の実施の形態について説明する。本実施の形態は、電子ペン１内の共振回路の共振周波数そのものではなく、その差分によりペン情報が送信される点、及び、可変容量コンデンサの容量が変更可能である点で第１の実施の形態と相違し、その他の点については、コンデンサアレイＣ１ＡＲＲＡＹ，Ｃ２ＡＲＲＡＹの中に１つ以上のテストビットを含む点を含めて第１の実施の形態と同様である。そこで以下では、同一の構成には同一の符号を付し、第１の実施の形態との相違点に着目して説明する。
【００８５】
図１１は、本実施の形態による電子ペン１及び集積回路６の回路構成を示す図である。同図に示すように、本実施の形態による電子ペン１は、可変容量コンデンサＶＣＤＰＨをさらに有して構成される。可変容量コンデンサＶＣＤＰＨは、可変容量コンデンサＶＣと同様に、ペン先部材３（図１を参照）に加わる筆圧に応じて容量が変化するよう構成されたコンデンサである。また、集積回路６は、スイッチ１３，１４と、固定容量コンデンサＣＭＤと、共振回路に接続される端子ＤＰＨＣ，ＤＰＨＩとをさらに有して構成される。
【００８６】
初めに集積回路６の外側に着目すると、本実施の形態による可変容量コンデンサＶＣの他端は、端子Ｃ１Ｍではなく、端子ＤＰＨＣに接続される。また、可変容量コンデンサＶＣＤＰＨは、端子ＤＰＨＣ，ＤＰＨＩの間に接続される。
【００８７】
次に集積回路６の内側に着目すると、スイッチ１３は、端子Ｃ１Ｍとスイッチ１４の共通端子との間に設けられる。また、スイッチ１４は、スイッチ１３の一端に接続された共通端子と、端子ＤＰＨＣに接続された第１の選択端子と、固定容量コンデンサＣＭＤを介して端子ＤＰＨＩに接続された第２の選択端子とを有して構成される。
【００８８】
制御回路１０は、位置検出装置からの指示に従い、制御信号ＤＰＨＥＮ１によりスイッチ１３のオンオフ状態を制御する機能と、位置検出装置からの指示に従い、制御信号ＤＰＨＥＮ２によりスイッチ１４の選択状態を制御する機能とを有して構成される。
【００８９】
本実施の形態による電子ペン１に対応する位置検出装置は、可変容量コンデンサＶＣを含む共振回路（上述した第１及び第２の共振回路）の共振周波数（以下、「第１の共振周波数」と称する）と、可変容量コンデンサＶＣを含まない共振回路（第１及び第２の共振回路から可変容量コンデンサＶＣを取り除いたもの）の共振周波数（以下、「第２の共振周波数」と称する）との差分により、電子ペン１が送信したペン情報を受信するよう構成される。
【００９０】
具体的に説明すると、位置検出装置は、まずスイッチ１３をオン、スイッチ１４の接続を第１の選択端子側とするように、電子ペン１に対して指示を行う。この指示は、例えば図示しないセンサコイルから送信する磁界の送信継続時間を変更することによって行ってもよいし（詳しくは特許文献２を参照）、電子ペン１及び位置検出装置が他の通信手段（例えば、ブルートゥース（登録商標）などの近距離無線通信）に対応している場合には、その通信手段を用いて行ってもよい。この点は、後述する他の指示についても同様である。この指示を行った後で位置検出装置が検出する共振周波数は、筆圧及び操作スイッチ４の状態が反映された第１の共振周波数となる。
【００９１】
次に位置検出装置は、スイッチ１３をオフとするように、電子ペン１に対して指示を行う。この指示を行った後で位置検出装置が検出する共振周波数は、筆圧が反映されない第２の共振周波数となる。
【００９２】
位置検出装置は、こうして検出した第１及び第２の共振周波数の差分を取得し、取得した差分に基づいて、ペン情報を取得する。このようにしてペン情報を取得することにより、出荷時点では規格値に等しい値となっていた第１及び第２の共振回路の基準共振周波数が金属の接近、温度変化、経年変化などによって変動した場合であっても、差分の取得によって変動分が相殺されるので、位置検出装置は正しくペン情報を検出することが可能になる。
【００９３】
また、本実施の形態による電子ペン１に対応する位置検出装置は、ユーザ操作に基づいて、電子ペン１の筆圧カーブ（ペン先部材３に加わる筆圧と共振周波数の変化量との関係を示す曲線）を変更するよう構成される。
【００９４】
具体的に説明すると、本実施の形態による電子ペン１は、第１及び第２の共振回路から可変容量コンデンサＶＣＤＰＨ及び固定容量コンデンサＣＭＤが切り離されている状態に対応する第１の筆圧カーブと、可変容量コンデンサＶＣに可変容量コンデンサＶＣＤＰＨ及び固定容量コンデンサＣＭＤが直列に接続されている状態に対応する第２の筆圧カーブとの二種類の筆圧カーブに対応している。位置検出装置は、これら第１及び第２の筆圧カーブのいずれか一方をユーザ操作に基づいて選択し、第１の筆圧カーブを選択した場合には、スイッチ１３をオン、スイッチ１４の接続を第１の選択端子側とするよう電子ペン１に指示する一方、第２の筆圧カーブを選択した場合には、スイッチ１３をオン、スイッチ１４の接続を第２の選択端子側とするよう電子ペン１に指示するよう構成される。電子ペン１は、この指示に従い、スイッチ１３，１４の各状態を制御する。これにより、ユーザ操作に応じて電子ペン１の筆圧カーブを変更することが可能になり、その結果として、電子ペン１の書き味（描き味）を２段階で変更することが可能になる。
【００９５】
以上説明したように、本実施の形態による集積回路６及び電子ペン１によれば、第１及び第２の実施の形態と同様の効果に加えて、基準共振周波数の調整後に金属の接近、温度変化、経年変化などによる基準共振周波数の変動があっても、位置検出装置側で正しくペン情報を検出することができるという効果が得られる。また、その結果として筆圧の精度が向上するので、位置検出装置は、電子ペン１がタッチ面に接触しているか否かを判定するための筆圧のしきい値（ＯＮ荷重）を、より小さな値に設定することが可能になる。
【００９６】
また、本実施の形態による集積回路６及び電子ペン１によれば、ユーザ操作に応じて、電子ペン１の書き味（描き味）を２段階で変更することが可能になる。
【００９７】
以上、本発明の好ましい実施の形態について説明したが、本発明はこうした実施の形態に何等限定されるものではなく、本発明が、その要旨を逸脱しない範囲において、種々なる態様で実施され得ることは勿論である。
【００９８】
例えば、上記各実施の形態では、共振周波数の変位によりペン情報を送信する場合を取り上げたが、本発明は、ペン情報の内容に応じて共振回路への信号の供給をオンオフすることによりデジタル情報としてペン情報を送信する場合にも適用できる。すなわち、この場合においても、共振回路を構成するコンデンサと並列に接続された複数の容量素子を集積回路内に用意しておき、各容量素子の状態を個別に変更することによって、共振回路の基準共振周波数を変えることが可能である。
【００９９】
また、上記各実施の形態では、測定装置３１としてタブレット端末を用いる例を説明したが、オシロスコープ又はインピーダンスアナライザーとパーソナルコンピュータなど、他の１以上の装置によって測定装置３１を構成することとしてもよい。
【０１００】
また、上記各実施の形態では、電磁共鳴（ＥＭＲ）方式の入力システムで用いられる電子ペンに本発明を適用する例を説明したが、近距離無線通信（ＮＦＣ）用のカードや、電力受信を行わず、自己の保持する電源を用いて共振回路を動作させるタイプのＥＭペンにも適用可能である。ＥＭペンに本発明を適用する場合、磁界を生成する機能を有しない測定装置３１を用いることができる。
【符号の説明】
【０１０１】
１                電子ペン
２                筐体
３                ペン先部材
４                操作スイッチ
５，２０          基板
６                集積回路
７                パッド
１０              制御回路
１１              メモリ
１２，１３，１４  スイッチ
２１              絶縁膜
２２              フローティングゲート
２３              ゲート電極
３０              外部装置
３１              測定装置
３２              調整装置
３３              プローブ
ＢＣ１，ＢＣ２    制御信号
Ｃ１ＡＲＲＡＹ，Ｃ２ＡＲＲＡＹ  コンデンサアレイ
Ｃ１Ｐ，Ｃ１Ｍ，Ｃ２Ｐ，Ｃ２Ｍ  端子
Ｃａ，ＣａＴＢ，Ｃａ１〜Ｃａ９，Ｃｂ  コンデンサ
ＣａＴＢｒ  容量変化量
ＣＢ１，ＣＢ２，ＣＭＤ  固定容量コンデンサ
ＣＤ              容量素子
ＣＭＩＮ             最小容量セル
ＤＰＨＣ，ＤＰＨＩ  端子
ＤＰＨＥＮ１，ＤＰＨＥＮ２  制御信号
ＧＮＤ            接地端子，接地電位
Ｈ                ヒューズ素子
Ｌ                コイル，インダクタンス
ＰＩＯ            予備端子
Ｓａ，Ｓｂ          スイッチ
ＳＣＬＫ          クロック端子，動作クロック信号
ＳＤＡＴ          データ端子，データ
ＳＳＷＥＮ        イネーブル信号
ＶＣ，ＶＣＤＰＨ     可変容量コンデンサ
Ｖｃ              電位
ＶＤＤ            電源端子，電位
ＶＰＰ            電源端子，電位
【要約】
【課題】基準共振周波数の調整を好適に行えるようにする。
【解決手段】本発明による方法は、電子ペンに含まれた共振回路の共振周波数を調整する方法であって、内部コンデンサアレイの容量を調整する調整手段、及び、共振回路が発生する交番磁界を測定する測定手段とを用いて、（１）内部コンデンサアレイを構成する複数の容量素子のうち事前に定められた一部の容量素子の状態を変更するステップＳ２と、（２）変更により変化した共振回路の基準共振周波数の変化量に応じて、内部コンデンサアレイを構成する複数の容量素子のうち上記一部の容量素子以外の１以上の容量素子の一部又は全部の状態を変更するステップＳ６と、を含む。
【選択図】図７【図１】
0006741901.tif 000005
【図２】
0006741901.tif 000006
【図３】
0006741901.tif 000007
【図４】
0006741901.tif 000008
【図５】
0006741901.tif 000009
【図６】
0006741901.tif 000010
【図７】
0006741901.tif 000011
【図８】
0006741901.tif 000012
【図９】
0006741901.tif 000013
【図１０】
0006741901.tif 000014
【図１１】
0006741901.tif 000015