(57)【特許請求の範囲】
【請求項１】
複数の演算処理装置を含む演算処理装置群と、
前記演算処理装置群のうちからデータ書き込み対象とする前記演算処理装置にデータ転送を行うための転送指示を出力してデータを転送する制御部を備える情報処理装置と、
単一または複数のスイッチと、前記転送指示にもとづいて前記スイッチのスイッチ制御を行って前記データの転送経路を設定するスイッチ制御部と、を含む中継制御部を備え、拡張バスを介して前記演算処理装置群と前記情報処理装置との通信を中継する中継装置と、
を備え、
前記スイッチは、入力端子と、第１の出力端子と、第２の出力端子と、前記入力端子から入力された前記データを前記第１の出力端子または前記第２の出力端子から出力させる切替端子と、を有する１入力２出力のスイッチ構造を有し、
前記中継装置に前記拡張バスを介して一方の演算処理装置と他方の演算処理装置とが接続され、前記中継装置が１つの前記スイッチを備え、前記第１の出力端子に前記一方の演算処理装置が接続され、前記第２の出力端子に前記他方の演算処理装置が接続される場合、
前記スイッチ制御部は、前記転送経路の設定時、
イネーブル信号および切替信号を前記スイッチに出力し、
前記イネーブル信号の第１のレベルにもとづいて、前記切替端子が前記第１の出力端子および前記第２の出力端子のいずれにも接続されない未接続状態に設定し、
前記切替信号のレベルにもとづいて、前記切替端子の前記第１の出力端子への接続、または前記第２の出力端子への接続を行ってスイッチ切替状態に設定し、
前記イネーブル信号の第２のレベルにもとづいて、設定した前記スイッチ切替状態を確定する、
情報処理システム。
【請求項２】
前記スイッチ制御部は、
前記制御部から前記一方の演算処理装置への前記転送指示を受けた場合、前記切替信号の第１のレベルにもとづいて、前記切替端子を前記第１の出力端子に接続して前記転送経路を設定し、
前記制御部から前記他方の演算処理装置への前記転送指示を受けた場合、前記切替信号の第２のレベルにもとづいて、前記切替端子を前記第２の出力端子に接続して前記転送経路を設定する、
請求項１記載の情報処理システム。
【請求項３】
前記中継装置に前記拡張バスを介して第１の演算処理装置、第２の演算処理装置、第３の演算処理装置、第４の演算処理装置、第５の演算処理装置および第６の演算処理装置が接続され、前記中継装置が第１のスイッチ、第２のスイッチ、第３のスイッチ、第４のスイッチおよび第５のスイッチを備える場合、
前記第１のスイッチの前記第１の出力端子に前記第２のスイッチの前記入力端子が接続され、前記第１のスイッチの前記第２の出力端子に前記第５のスイッチの前記入力端子が接続され、
前記第２のスイッチの前記第１の出力端子に前記第３のスイッチの前記入力端子が接続され、前記第２のスイッチの前記第２の出力端子に前記第４のスイッチの前記入力端子が接続され、
前記第３のスイッチの前記第１の出力端子に前記第１の演算処理装置が接続され、前記第３のスイッチの前記第２の出力端子に前記第２の演算処理装置が接続され、
前記第４のスイッチの前記第１の出力端子に前記第３の演算処理装置が接続され、前記第４のスイッチの前記第２の出力端子に前記第４の演算処理装置が接続され、
前記第５のスイッチの前記第１の出力端子に前記第５の演算処理装置が接続され、前記第５のスイッチの前記第２の出力端子に前記第６の演算処理装置が接続される、
請求項１記載の情報処理システム。
【請求項４】
前記スイッチ制御部は、
前記制御部から前記第１の演算処理装置への前記転送指示を受けた場合、第１の切替信号の第１のレベルにもとづいて前記第１のスイッチの第１の切替端子を前記第１のスイッチの前記第１の出力端子に接続し、第２の切替信号の第１のレベルにもとづいて前記第２のスイッチの第２の切替端子を前記第２のスイッチの前記第１の出力端子に接続し、第３の切替信号の第１のレベルにもとづいて前記第３のスイッチの第３の切替端子を前記第３のスイッチの前記第１の出力端子に接続して前記転送経路を設定し、
前記制御部から前記第２の演算処理装置への前記転送指示を受けた場合、前記第１の切替信号の第１のレベルにもとづいて前記第１のスイッチの前記第１の切替端子を前記第１のスイッチの前記第１の出力端子に接続し、前記第２の切替信号の第１のレベルにもとづいて前記第２のスイッチの前記第２の切替端子を前記第２のスイッチの前記第１の出力端子に接続し、前記第３の切替信号の第２のレベルにもとづいて前記第３のスイッチの前記第３の切替端子を前記第３のスイッチの前記第２の出力端子に接続して前記転送経路を設定し、
前記制御部から前記第３の演算処理装置への前記転送指示を受けた場合、前記第１の切替信号の第１のレベルにもとづいて前記第１のスイッチの前記第１の切替端子を前記第１のスイッチの前記第１の出力端子に接続し、前記第２の切替信号の第２のレベルにもとづいて前記第２のスイッチの前記第２の切替端子を前記第２のスイッチの前記第２の出力端子に接続し、前記第３の切替信号の第１のレベルにもとづいて前記第４のスイッチの第４の切替端子を前記第４のスイッチの前記第１の出力端子に接続して前記転送経路を設定し、
前記制御部から前記第４の演算処理装置への前記転送指示を受けた場合、前記第１の切替信号の第１のレベルにもとづいて前記第１のスイッチの前記第１の切替端子を前記第１のスイッチの前記第１の出力端子に接続し、前記第２の切替信号の第２のレベルにもとづいて前記第２のスイッチの前記第２の切替端子を前記第２のスイッチの前記第２の出力端子に接続し、前記第３の切替信号の第２のレベルにもとづいて前記第４のスイッチの前記第４の切替端子を前記第４のスイッチの前記第２の出力端子に接続して前記転送経路を設定し、
前記制御部から前記第５の演算処理装置への前記転送指示を受けた場合、前記第１の切替信号の第２のレベルにもとづいて前記第１のスイッチの前記第１の切替端子を前記第１のスイッチの前記第２の出力端子に接続し、前記第３の切替信号の第１のレベルにもとづいて前記第５のスイッチの第５の切替端子を前記第５のスイッチの前記第１の出力端子に接続して前記転送経路を設定し、
前記制御部から前記第６の演算処理装置への前記転送指示を受けた場合、前記第１の切替信号の第２のレベルにもとづいて前記第１のスイッチの前記第１の切替端子を前記第１のスイッチの前記第２の出力端子に接続し、前記第３の切替信号の第２のレベルにもとづいて前記第５のスイッチの第５の切替端子を前記第５のスイッチの前記第２の出力端子に接続して前記転送経路を設定する、
請求項３記載の情報処理システム。
【請求項５】
複数の演算処理装置を含む演算処理装置群と、
前記演算処理装置群のうちからデータ書き込み対象とする前記演算処理装置にデータ転送を行うための転送指示を出力してデータを転送する制御部を備える情報処理装置と、
単一または複数のスイッチと、前記転送指示にもとづいて前記スイッチのスイッチ制御を行って前記データの転送経路を設定するスイッチ制御部と、を含む中継制御部を備え、拡張バスを介して前記演算処理装置群と前記情報処理装置との通信を中継する中継装置と、
を備え、
前記演算処理装置は、コネクタを備え、前記データが転送されるケーブルが前記コネクタに接続された場合、前記中継装置を介さずに前記ケーブルを介して前記情報処理装置から転送された前記データを受信し、
前記演算処理装置は、演算処理側スイッチをさらに備え、
前記演算処理側スイッチは、第１の入力端子と、第２の入力端子と、出力端子と、前記第１の入力端子または前記第２の入力端子から入力された前記データを前記出力端子から出力させる切替端子と、を有する２入力１出力のスイッチ構造を有し、
前記第１の入力端子は前記中継装置内の前記転送経路に接続され、前記第２の入力端子は前記コネクタに接続され、前記出力端子は前記演算処理装置内の演算処理部に接続され、
前記演算処理側スイッチは、
前記コネクタに対して前記ケーブルが非接続状態であり、前記コネクタを介して前記ケーブルを通じて流れる電力供給を受けない場合、前記切替端子を前記第１の入力端子に接続して、前記転送経路からの前記データを前記出力端子から出力し、
前記コネクタに対して前記ケーブルが接続状態であり、前記コネクタを介して前記ケーブルを通じて流れる電力供給を受ける場合、前記切替端子を前記第２の入力端子に接続して、前記ケーブルからの前記データを前記出力端子から出力する、
情報処理システム。
【請求項６】
前記制御部は、前記情報処理装置への前記ケーブルの接続状態を検出した場合は前記転送指示および前記データの出力を停止し、前記ケーブルの未接続状態を検出した場合は前記転送指示および前記データを出力する請求項５記載の情報処理システム。
【請求項７】
前記中継制御部は、前記拡張バスで許容される通信インタフェースを有する第１の制御ラインで前記情報処理装置と接続し、前記通信インタフェースを有する第２の制御ラインで前記スイッチおよび前記スイッチ制御部と接続して、前記第１の制御ラインおよび前記第２の制御ラインを集線する集線部をさらに備える、
請求項１記載の情報処理システム。
【請求項８】
前記制御部は、前記演算処理装置群のうちの前記一方の演算処理装置へのデータ転送後に前記一方の演算処理装置からのデータ書き込み完了応答を受信すると、前記演算処理装置群のうちからデータ転送未完了の前記他方の演算処理装置を選択して前記他方の演算処理装置に前記データを転送するデータ転送処理を繰り返し行って、前記演算処理装置群へのデータ書き込みを実行する、
請求項１記載の情報処理システム。
【請求項９】
複数の演算処理装置を含む演算処理装置群と、前記演算処理装置群のうちからデータ書き込み対象とする前記演算処理装置にデータ転送を行うための転送指示を出力してデータを転送する情報処理装置と、の通信を拡張バスを介して中継し、前記転送指示にもとづいて、単一または複数のスイッチのスイッチ制御を行って前記データの転送経路を設定する中継制御部、
を備え、
前記スイッチは、入力端子と、第１の出力端子と、第２の出力端子と、前記入力端子から入力された前記データを前記第１の出力端子または前記第２の出力端子から出力させる切替端子と、を有する１入力２出力のスイッチ構造を有し、
自中継装置に前記拡張バスを介して第１の演算処理装置と第２の演算処理装置とが接続され、前記自中継装置が１つの前記スイッチを備え、前記第１の出力端子に前記第１の演算処理装置が接続され、前記第２の出力端子に前記第２の演算処理装置が接続される場合、
前記中継制御部は、前記転送経路の設定時、
イネーブル信号および切替信号を前記スイッチに出力し、
前記イネーブル信号の第１のレベルにもとづいて、前記切替端子が前記第１の出力端子および前記第２の出力端子のいずれにも接続されない未接続状態に設定し、
前記切替信号のレベルにもとづいて、前記切替端子の前記第１の出力端子への接続、または前記第２の出力端子への接続を行ってスイッチ切替状態に設定し、
前記イネーブル信号の第２のレベルにもとづいて、設定した前記スイッチ切替状態を確定する、
中継装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報処理システムおよび中継装置に関する。
【背景技術】
【０００２】
ホストＰＣ（Personal Computer）とコプロセッサ（co-processor）間の通信を、ＰＣＩｅ（Peripheral Component Interconnect Express：登録商標）等の拡張バスを用いて行う情報処理システムが開発されている。
【０００３】
このような情報処理システムでは、コプロセッサにＯＳ（Operating System）イメージのデータを書き込む場合、ホストＰＣと、コプロセッサが搭載されたコプロボード（拡張ボード）とがケーブルで接続される。そして、ホストＰＣによってメモリから読み出されたＯＳイメージデータが、ケーブル経由でコプロボードへ転送される。
【０００４】
関連技術としては、例えば、コネクタをケーブルの一端および外部メモリコントローラの一方に選択的に接続するバス切替スイッチを制御して通信を行う技術が提案されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−３０４９８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、上記のような情報処理システムでは、コプロボードは複数台あるため、すべてのコプロボードにＯＳイメージデータを転送する場合、ケーブルを手作業によってコプロボードの台数分つなぎ替えることになり、作業効率が悪いという問題がある。
【０００７】
１つの側面では、本発明は、ケーブルレスでのデータ転送を可能にして作業効率の向上を図った情報処理システムおよび中継装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、情報処理システムが提供される。情報処理システムは、複数の演算処理装置を含む演算処理装置群と、演算処理装置群のうちからデータ書き込み対象とする演算処理装置にデータ転送を行うための転送指示を出力してデータを転送する制御部を備える情報処理装置と、単一または複数のスイッチと、転送指示にもとづいてスイッチのスイッチ制御を行ってデータの転送経路を設定するスイッチ制御部と、を含む中継制御部を備え、拡張バスを介して演算処理装置群と情報処理装置との通信を中継する中継装置とを備え、スイッチは、入力端子と、第１の出力端子と、第２の出力端子と、入力端子から入力されたデータを第１の出力端子または第２の出力端子から出力させる切替端子と、を有する１入力２出力のスイッチ構造を有し、中継装置に拡張バスを介して一方の演算処理装置と他方の演算処理装置とが接続され、中継装置が１つのスイッチを備え、第１の出力端子に一方の演算処理装置が接続され、第２の出力端子に他方の演算処理装置が接続される場合、スイッチ制御部は、転送経路の設定時、イネーブル信号および切替信号をスイッチに出力し、イネーブル信号の第１のレベルにもとづいて、切替端子が第１の出力端子および第２の出力端子のいずれにも接続されない未接続状態に設定し、切替信号のレベルにもとづいて、切替端子の第１の出力端子への接続、または第２の出力端子への接続を行ってスイッチ切替状態に設定し、イネーブル信号の第２のレベルにもとづいて、設定したスイッチ切替状態を確定する。
また、上記課題を解決するために、上記情報処理システムと同様の制御を実行する中継装置が提供される。
【発明の効果】
【０００９】
１側面によれば、作業効率の向上を図ることができる。
【図面の簡単な説明】
【００１０】
【図１】第１の実施の形態の情報処理システムの一例を説明するための図である。
【図２】スイッチ接続状態の一例を示す図である。
【図３】スイッチ接続状態の一例を示す図である。
【図４】第２の実施の形態の情報処理システムの機能ブロックの一例を示す図である。
【図５】第２の実施の形態の情報処理システムの機能ブロックの一例を示す図である。
【図６】ホストＰＣのハードウェア構成の一例を示す図である。
【図７】スイッチおよびスイッチ制御部の接続構成の一例を示す図である。
【図８】接続状態テーブルの一例を示す図である。
【図９】スイッチ接続状態の一例を示す図である。
【図１０】スイッチ接続状態の一例を示す図である。
【図１１】スイッチ接続状態の一例を示す図である。
【図１２】スイッチ接続状態の一例を示す図である。
【図１３】スイッチ接続状態の一例を示す図である。
【図１４】スイッチ接続状態の一例を示す図である。
【図１５】ケーブル非接続時のスイッチ制御の一例を示す図である。
【図１６】ケーブル接続時のスイッチ制御の一例を示す図である。
【図１７】ケーブル接続時のスイッチ制御の一例を示す図である。
【図１８】ブリッジボードを介してスイッチ制御を行う場合の動作シーケンスの一例を示す図である。
【図１９】ブリッジボードを介してスイッチ制御を行う場合の動作シーケンスの一例を示す図である。
【図２０】ブリッジボードを介してスイッチ制御を行う場合の動作シーケンスの一例を示す図である。
【図２１】ブリッジボードを介してスイッチ制御を行う場合の動作シーケンスの一例を示す図である。
【図２２】ケーブルを介してスイッチ制御を行う場合の動作シーケンスの一例を示す図である。
【図２３】ケーブルを介してスイッチ制御を行う場合の動作シーケンスの一例を示す図である。
【図２４】ケーブルを介してスイッチ制御を行う場合の動作シーケンスの一例を示す図である。
【発明を実施するための形態】
【００１１】
以下、本実施の形態について図面を参照して説明する。
［第１の実施の形態］
図１は第１の実施の形態の情報処理システムの一例を説明するための図である。情報処理システム１−１は、情報処理装置１ａ、中継装置１ｂ、および演算処理装置１ｃ−１、・・・、１ｃ−ｎを含む演算処理装置群１ｃを備える。
【００１２】
情報処理装置１ａは、制御部１ａ１および記憶部１ａ２を含む。制御部１ａ１の機能は、情報処理装置１ａが備える図示しないプロセッサが、所定の通信プログラムを実行することによって実現される。
【００１３】
記憶部１ａ２は、演算処理装置群１ｃに転送すべきデータやシステム運用に関する制御情報等が格納されている。なお、演算処理装置群１ｃに転送すべきデータは、外部メモリから情報処理装置１ａに与えられてもよい。
【００１４】
中継装置１ｂは、情報処理装置１ａおよび演算処理装置群１ｃとの間で拡張バスを介した中継通信を行う。また、中継装置１ｂは、単一または複数のスイッチ１ｂ２およびスイッチ制御部１ｂ１を含む。
【００１５】
動作について説明する。
〔ステップＳ１〕制御部１ａ１は、演算処理装置群１ｃのうちからデータ書き込み対象とする演算処理装置（対象演算処理装置）にデータ転送を行うための転送指示を出力する。
〔ステップＳ２〕スイッチ制御部１ｂ１は、制御部１ａ１からの転送指示にもとづいてスイッチ１ｂ２のスイッチ制御を行ってスイッチ１ｂ２をスイッチングし、データの転送経路を中継装置１ｂ内に設定する。
【００１６】
〔ステップＳ３〕制御部１ａ１は、データを出力する。制御部１ａ１から出力されたデータは、スイッチ１ｂ２のスイッチングによって設定された転送経路を通じて、対象演算処理装置に転送される。
【００１７】
このように、情報処理システム１−１では、演算処理装置群のうちからデータ書き込み対象とする演算処理装置にデータ転送を行うための転送指示にもとづいて、中継装置内のスイッチのスイッチ制御を行ってデータの転送経路を設定する。そして、設定した転送経路からデータ書き込み対象の演算処理装置にデータを転送する。
【００１８】
これにより、情報処理装置から演算処理装置にデータを転送する場合、情報処理装置と演算処理装置とをケーブルで接続してケーブルを介してのデータ転送が不要になる。したがって、ケーブルレスでのデータ転送が可能になるので、作業効率の向上を図ることができる。
【００１９】
図２、図３はスイッチ接続状態の一例を示す図である。中継装置１ｂは、単一のスイッチ１ｂ２−１を有しているものとする。スイッチ１ｂ２−１は、入力端子ａ０、出力端子ｂ０１、ｂ０２および切替端子ｃ０を備えて、１入力２出力のスイッチ構造を有している。また、中継装置１ｂには、２台の演算処理装置１ｃ−１、１ｃ−２が拡張バスを介して接続され、スイッチ１ｂ２−１に対しては、演算処理装置１ｃ−１は出力端子ｂ０１に接続され、演算処理装置１ｃ−２は出力端子ｂ０２に接続されている。
【００２０】
スイッチ制御部１ｂ１は、スイッチ制御信号として、スイッチ１ｂ２−１を未接続状態（切替端子がどの出力端子にも接続されない状態）にし、またスイッチ１ｂ２−１のスイッチ切替状態を有効化するためのイネーブル信号OE0と、スイッチ１ｂ２−１のスイッチングを制御するための切替信号SEL0とを有している。
【００２１】
図２を用いて、演算処理装置１ｃ−１を選択してデータ転送を行う場合について説明する。
〔ステップＳ１ａ〕スイッチ制御部１ｂ１は、初期運用時、イネーブル信号OE0のレベルをＨレベル（イネーブル信号の第１のレベル）にし、Ｈレベルのイネーブル信号OE0をスイッチ１ｂ２−１に出力する。
【００２２】
〔ステップＳ２ａ〕スイッチ１ｂ２−１は、Ｈレベルのイネーブル信号OE0にもとづいて、未接続状態になる。すなわち、切替端子ｃ０は、出力端子ｂ０１、ｂ０２のいずれにも接続していない状態になる。
【００２３】
〔ステップＳ３ａ〕制御部１ａ１は、演算処理装置１ｃ−１にデータ転送を行うための転送指示をスイッチ制御部１ｂ１に送信する。
〔ステップＳ４ａ〕スイッチ制御部１ｂ１は、転送指示にもとづいて、切替信号SEL0のレベルをＬレベル（切替信号の第１のレベル）にし、Ｌレベルの切替信号SEL0をスイッチ１ｂ２−１に出力する。
【００２４】
〔ステップＳ５ａ〕スイッチ１ｂ２−１は、切替端子ｃ０を出力端子ｂ０１に接続するスイッチングを行う。
〔ステップＳ６ａ〕スイッチ制御部１ｂ１は、イネーブル信号OE0のレベルをＬレベル（イネーブル信号の第２のレベル）にして、Ｌレベルのイネーブル信号OE0をスイッチ１ｂ２−１に出力し、ステップＳ５ａでスイッチングしたスイッチ切替状態を確定する。
〔ステップＳ７ａ〕制御部１ａ１から出力されたデータは、演算処理装置１ｃ−１に転送される。
【００２５】
図３を用いて、演算処理装置１ｃ−２を選択してデータ転送を行う場合について説明する。
〔ステップＳ１ｂ〕スイッチ制御部１ｂ１は、初期運用時、イネーブル信号OE0のレベルをＨレベルにし、Ｈレベルのイネーブル信号OE0をスイッチ１ｂ２−１に出力する。
【００２６】
〔ステップＳ２ｂ〕スイッチ１ｂ２−１は、Ｈレベルのイネーブル信号OE0にもとづいて、未接続状態になる。
〔ステップＳ３ｂ〕制御部１ａ１は、演算処理装置１ｃ−２にデータ転送を行うための転送指示をスイッチ制御部１ｂ１に送信する。
【００２７】
〔ステップＳ４ｂ〕スイッチ制御部１ｂ１は、転送指示にもとづいて、切替信号SEL0のレベルをＨレベル（切替信号の第２のレベル）にし、Ｈレベルの切替信号SEL0をスイッチ１ｂ２−１に出力する。
〔ステップＳ５ｂ〕スイッチ１ｂ２−１は、切替端子ｃ０を出力端子ｂ０２に接続するスイッチングを行う。
【００２８】
〔ステップＳ６ｂ〕スイッチ制御部１ｂ１は、イネーブル信号OE0のレベルをＬレベルにして、Ｌレベルのイネーブル信号OE0をスイッチ１ｂ２−１に出力し、ステップＳ５ｂでスイッチングしたスイッチ切替状態を確定する。
〔ステップＳ７ｂ〕制御部１ａ１から出力されたデータは、演算処理装置１ｃ−２に転送される。
【００２９】
このように、スイッチ制御部１ｂ１は、制御部１ａ１からの転送指示にもとづいて、イネーブル信号OE0および切替信号SEL0をスイッチ１ｂ２−１に出力し、イネーブル信号OE0の第１のレベル（Ｈレベル）にもとづいて、切替端子ｃ０が出力端子ｂ０１および出力端子ｂ０２のいずれにも接続されない未接続状態に設定する。また、切替信号SEL0のレベルにもとづいて、切替端子ｃ０の第１の出力端子ｂ０１への接続、または第２の出力端子ｂ０２への接続を行ってスイッチ切替状態に設定し、イネーブル信号OE0の第２のレベル（Ｌレベル）にもとづいて、設定したスイッチ切替状態を確定する。
【００３０】
このようなスイッチ制御によって、スイッチ１ｂ２−１に対して、未接続状態、スイッチ切替状態およびスイッチ切替状態確定が順に行われるので、複数の演算処理装置のうちから１台の所定の演算処理装置に対して転送経路を精度よく設定することができる。このため、例えば、電源が入っていない演算処理装置に不用意に転送経路が設定されてしまうといったような誤動作を防止することができる。
【００３１】
一方、スイッチ制御部１ｂ１は、制御部１ａ１から演算処理装置１ｃ−１への転送指示を受けた場合、切替信号SEL0の第１のレベル（Ｌレベル）にもとづいて、切替端子ｃ０を出力端子ｂ０１に接続して転送経路を設定する。また、演算処理装置１ｃ−２への転送指示を受けた場合、切替信号SEL0の第２のレベル（Ｈレベル）にもとづいて、切替端子ｃ０を出力端子ｂ０２に接続して転送経路を設定する。
【００３２】
このような構成および制御により、少ないスイッチの個数で複数の演算処理装置のうちから所定の演算処理装置を効率よく選択することができ、また、回路実装規模の増加も抑制することができる。
【００３３】
なお、上記では、初期運用時にスイッチ１ｂ２−１をイネーブル信号OE0で未接続状態にする流れで動作を記載したが、制御部１ａ１から転送指示を受信した場合に、スイッチ１ｂ２−１をイネーブル信号OE0で未接続状態にし、その後、スイッチ切替、スイッチ切替状態確定の流れで制御してもよい。
【００３４】
［第２の実施の形態］
次に第２の実施の形態として、拡張バスの一例であるＰＣＩｅを用いた情報処理システムについて説明する。
【００３５】
＜機能ブロック＞
図４、図５は第２の実施の形態の情報処理システムの機能ブロックの一例を示す図である。情報処理システム１−２は、メインボード１０、ブリッジボード２０およびコプロボード３０−１、・・・、３０−６を備える。コプロボード３０−１、・・・、３０−６は６台としているが、任意の台数がブリッジボード２０に接続可能である。
【００３６】
なお、図中に示すメインボード１０とコプロボード３０−１を接続する破線は、ケーブル接続時におけるデータの転送経路を示し、ブリッジボード２０内に示す点線は、ケーブル非接続時におけるデータの転送経路を示している。
【００３７】
メインボード１０とブリッジボード２０は、１つのＰＣＩｅコネクタ４ａを介して互いに接続される。ブリッジボード２０とコプロボード３０−１、・・・、３０−６は、６個の各ＰＣＩｅコネクタ（図では、ＰＣＩｅコネクタ４ｂとして総称している）を介して互いに接続される。
【００３８】
メインボード１０は、図１の情報処理装置１ａの機能を実現するホストＰＣ１０ａを備える。ホストＰＣ１０ａは、制御部１１、Ｉ／Ｆ（インタフェース）部１１ａおよび記憶部１２を含む。制御部１１は、図１に示した制御部１ａ１の機能を実現し、記憶部１２は、図１に示した記憶部１ａ２の機能を実現する。
【００３９】
また、メインボード１０には、外部メモリとして、ＵＳＢ（Universal Serial Bus）メモリｍ０が接続されるコネクタＣＮ１と、ＵＳＢケーブルが接続されるコネクタＣＮ２とが設けられており、コネクタＣＮ１、ＣＮ２は、制御部１１に接続されている。
【００４０】
ＵＳＢメモリｍ０には、例えば、ＯＳイメージデータ（以下、単にイメージデータと呼ぶ場合がある）およびイメージデータをコプロボード側に書き込むためのソフトウェアが格納されている。
【００４１】
ブリッジボード２０は、図１の中継装置１ｂの機能を実現する中継制御部２０ａを備える。中継制御部２０ａは、スイッチｓｗ１、・・・、ｓｗ５、スイッチ制御部２１、ＵＳＢハブ２２、ＵＳＢ／ＵＡＲＴ（Universal Asynchronous Receiver Transmitter）変換ＩＣ（Integrated Circuit）２３および電源制御部２４を含む。
なお、スイッチ制御部２１は、図１のスイッチ制御部１ｂ１の機能を実現し、スイッチｓｗ１、・・・、ｓｗ５は、図１のスイッチ１ｂ２の機能を実現する。また、ポートｐ１、・・・、ｐ６は、コプロボード３０−１、・・・、３０−６にデータを転送するための出力ポートである。
【００４２】
コプロボード３０−１、・・・、３０−６は、図１の演算処理装置群１ｃの機能を実現する。コプロボード３０−１、・・・、３０−６は、コプロセッサである演算処理部３１と、スイッチｓｗ６とを含む。
【００４３】
また、コプロボード３０−１、・・・、３０−６それぞれには、ＵＳＢケーブルが接続されるコネクタＣＮ３が設けられており、コネクタＣＮ３は、スイッチｓｗ６に接続される（図５ではコプロボード３０−１の内部構成のみを示しているが、コプロボード３０−２、・・・、３０−６も同様の構成である）。
【００４４】
ホストＰＣ１０ａにおいて、制御部１１は、プロセッサ（コンピュータ）で実現され、ホストＰＣ１０ａの動作およびシステム運用の主機能を担い、また、ＵＳＢケーブルの接続状態または非接続状態それぞれのデータ転送制御を行う。Ｉ／Ｆ部１１ａは、制御部１１とブリッジボード２０内の電源制御部２４とのインタフェース制御を行う。
【００４５】
ここで、ＵＳＢメモリｍ０には、イメージデータと、イメージデータを書き込むためのソフトウェアであるリカバリツールとが格納されている。リカバリツールは、コプロボード３０−１、・・・、３０−６内の演算処理部にイメージデータを書き込むためのツールである。
【００４６】
例えば、コプロボード３０−１、・・・、３０−６内の演算処理部がUbuntu（商標）のＯＳでイメージデータを書き込む機構になっている場合は、リカバリツールとしてUbuntuがＵＳＢメモリｍ０に格納される。そして、制御部１１は、このリカバリツールを用いて、転送したイメージデータを演算処理部に書き込む。
【００４７】
このように、制御部１１は、コプロボード３０−１、・・・、３０−６内の演算処理部に対して、イメージデータを書き込む場合（演算処理部をリカバリする場合）、ＵＳＢメモリｍ０から読み出したリカバリツールを実行して、ＵＳＢメモリｍ０から読み出したイメージデータを所定のコプロボードに転送して、所定のコプロボード内の演算処理部に対してイメージデータを書き込む。
【００４８】
制御部１１は、ＵＳＢケーブルがコネクタＣＮ２に接続された場合、ＵＳＢメモリｍ０からイメージデータおよびリカバリツールを読み出し、読み出したイメージデータを、ＵＳＢケーブルを介して所定のコプロボードに転送する。または、制御部１１は、ＵＳＢケーブルがコネクタＣＮ２に接続されていない場合、ＵＳＢメモリｍ０からイメージデータおよびリカバリツールを読み出し、読み出したイメージデータを、ブリッジボード２０を介して所定のコプロボードに転送する。
【００４９】
なお、上記では、イメージデータおよびリカバリツールをＵＳＢメモリｍ０に格納する構成としたが、あらかじめ記憶部１２に格納しておいてもよい。この場合、制御部１１は、ＵＳＢケーブルがコネクタＣＮ２に接続された場合、記憶部１２からイメージデータおよびリカバリツールを読み出し、読み出したイメージデータを、ＵＳＢケーブルを介して所定のコプロボードに転送する。
【００５０】
または、制御部１１は、ＵＳＢケーブルがコネクタＣＮ２に接続されていない場合、例えば、ＵＩ（User Interface）からの指示を契機に、記憶部１２からイメージデータおよびリカバリツールを読み出し、読み出したイメージデータを、ブリッジボード２０を介して所定のコプロボードに転送する。
【００５１】
一方、制御部１１は、ブリッジボード２０内の各構成要素に対して起動オン／オフ指示を与える。この場合、制御部１１は、起動信号ｅｎ１にもとづいて、スイッチ制御部２１を無効化状態（非起動状態）から有効化状態（起動状態）にする。また、制御部１１は、起動信号ｅｎ２にもとづいて、ＵＳＢ／ＵＡＲＴ変換ＩＣ２３を無効化状態から有効化状態にする。
【００５２】
さらに、制御部１１は、リカバリの開始時（演算処理部へのイメージデータの転送・書き込みの開始時）、リカバリモード信号ｒｍをオンにして、演算処理部に対してリカバリ開始指示を与える。
【００５３】
ブリッジボード２０において、スイッチｓｗ１、・・・、ｓｗ５は、１入力２出力のスイッチ構造を有するスイッチＩＣである。スイッチ制御部２１は、起動信号ｅｎ１にもとづいて起動し、制御部１１から与えられた転送指示を、ＵＳＢハブ２２を通じて受信して、スイッチｓｗ１、・・・、ｓｗ５のスイッチ制御を行う。
【００５４】
この場合、スイッチ制御部２１は、スイッチｓｗ１、・・・、ｓｗ５のイネーブル信号である信号OE、およびスイッチｓｗ１、・・・、ｓｗ５のスイッチングの切替信号である信号SEL1、SEL2、SEL3を出力してスイッチ制御を行う。なお、スイッチｓｗ１、・・・、ｓｗ５のスイッチ制御の詳細動作については、図７から図１４で後述する。
【００５５】
ＵＳＢハブ２２（集線部）は、制御部１１の信号線（第１の制御ライン）と、スイッチｓｗ１の信号線およびスイッチ制御部２１の信号線（第２の制御ライン）とを集線する。ここで、ホストＰＣ１０ａとブリッジボード２０間は、ＰＣＩｅインタフェースで接続されるため、ホストＰＣ１０ａとブリッジボード２０との通信は、ＰＣＩｅインタフェースで許容される通信インタフェースで行われることが求められる。
【００５６】
また、ＰＣＩｅインタフェースで許容される通信インタフェースの１つにＵＳＢインタフェースがある。このため、ＵＳＢハブ２２をブリッジボード２０側に設けて、ブリッジボード２０内の構成要素がＵＳＢハブ２２を介してホストＰＣ１０ａ側の制御部１１と通信できるような構成にしている。
【００５７】
ＰＣＩｅコネクタ４ａで使用できるＵＳＢインタフェースエリアは、ＰＣＩｅインタフェースエリアよりも少ないが、上記のようなＵＳＢハブ２２を設けてメインボード１０とブリッジボード２０間を通信することで、少ないＵＳＢインタフェースのリザーブドエリアを効率よく使用することができる。
【００５８】
一方、ＵＳＢ／ＵＡＲＴ変換ＩＣ２３は、起動信号ｅｎ２にもとづいて起動し、制御部１１とコプロボード３０−１、・・・、３０−６内の演算処理部との通信インタフェースを行う。また、通信インタフェースの変換としては、ＵＳＢインタフェースからＵＡＲＴインタフェースへの通信インタフェース変換、またはＵＡＲＴインタフェースからＵＳＢインタフェースへの通信インタフェース変換を行う。
【００５９】
ＵＳＢ／ＵＡＲＴ変換ＩＣ２３は、コプロボード３０−１、・・・、３０−６それぞれの演算処理部に対しては、ＵＡＲＴインタフェースの信号ｕ１、・・・、ｕ６による通信を行う。なお、コプロボードへのデータ転送後の状態チェック等の制御部１１とコプロボード間の通信は、ＵＳＢ／ＵＡＲＴ変換ＩＣ２３を介して行われる。
【００６０】
電源制御部２４は、スタンバイ電力にもとづいて駆動し、システム内の各構成デバイスに対する電力供給または電力停止制御を行う。例えば、電源制御部２４は、電源ボタンの操作にもとづいて、ホストＰＣ１０ａへのアクティブ電力の供給または電力供給停止の制御を行う。また、電源制御部２４は、コプロボード３０−１、・・・、３０−６それぞれの演算処理部に対して電源起動信号ｓ１、・・・、ｓ６を送信する。
【００６１】
コプロボード３０−１、・・・３０−６において、コプロボード３０−１、・・・３０−６それぞれは、電源制御部２４からの電源起動信号ｓ１、・・・、ｓ６にもとづいて起動する。
【００６２】
コプロボード３０−１内の演算処理部３１は、ＡＩ（Artificial Intelligence）推論処理や画像処理等の並列演算処理を行う演算プロセッサであり、例えば、ＧＰＵ（Graphics Processing Unit）やＦＰＧＡ（Field Programmable Gate Array）等が採用される。また、演算処理部３１は、コプロボード３０−１の運用制御を行う。なお、コプロボード３０−２、・・・、３０−６にも同様な機能を持つ演算処理部が含まれる。
【００６３】
スイッチｓｗ６は、コネクタＣＮ３にＵＳＢケーブルが接続されたときの電力の供給有無にもとづいてスイッチングを行う。具体的には、スイッチｓｗ６は、Ｖｂｕｓ（ＵＳＢの信号線のうちの電源ライン）からの電力供給を受けられるように、コネクタＣＮ３のＶｂｕｓピンに接続されている。
【００６４】
したがって、コネクタＣＮ３にＵＳＢケーブルが接続されてデータが転送された場合、スイッチｓｗ６に対して電力が供給される。また、ＵＳＢケーブルが非接続の場合は、スイッチｓｗ６への電力供給は停止することになる。なお、スイッチｓｗ６のスイッチ制御の詳細動作については、図１５から図１７で後述する。
【００６５】
次に各構成要素を接続しているバスのインタフェースについて説明する。図４中の＜＞記号にはバスインタフェースの名称を記載している。なお、＜＞記号がない場合は、Ｈレベル／Ｌレベルの制御線またはデータ線を示している。
【００６６】
制御部１１とＵＳＢハブ２２との接続インタフェースは、ＵＳＢである。制御部１１とＩ／Ｆ部１１ａとの接続インタフェースは、ｅＳＰＩ（enhanced Serial Peripheral Interface）であり、Ｉ／Ｆ部１１ａと電源制御部２４との接続インタフェースはＩ２Ｃ（Inter-Integrated Circuit：Ｉ２Ｃは商標）である。
【００６７】
ＵＳＢハブ２２とスイッチｓｗ１との接続インタフェースおよびスイッチｓｗ１、・・・、ｓｗ５間の接続インタフェースはＵＳＢである。ＵＳＢハブ２２とスイッチ制御部２１との接続インタフェースはＵＳＢであり、ＵＳＢハブ２２とＵＳＢ／ＵＡＲＴ変換ＩＣ２３との接続インタフェースはＵＳＢである。ＵＳＢ／ＵＡＲＴ変換ＩＣ２３と、演算処理部３１との接続インタフェースは、ＵＡＲＴである。
【００６８】
＜ホストＰＣのハードウェア構成＞
図６はホストＰＣのハードウェア構成の一例を示す図である。ホストＰＣ１０ａは、制御部１１の機能を有するプロセッサ（コンピュータ）１００によって全体制御されている。
【００６９】
プロセッサ１００には、バス１０３を介して、メモリ１０１および複数の周辺機器が接続されている。プロセッサ１００は、マルチプロセッサであってもよい。プロセッサ１００は、例えば、ＣＰＵ（Central Processing Unit）、ＭＰＵ（Micro Processing Unit）、ＤＳＰ（Digital Signal Processor）、ＡＳＩＣ（Application Specific Integrated Circuit）、またはＰＬＤ（Programmable Logic Device）である。またプロセッサ１００は、ＣＰＵ、ＭＰＵ、ＤＳＰ、ＡＳＩＣ、ＰＬＤのうちの２以上の要素の組み合わせであってもよい。
【００７０】
メモリ１０１は、ホストＰＣ１０ａの記憶部１２に相当し、例えば、主記憶装置として使用される。メモリ１０１には、プロセッサ１００に実行させるＯＳのプログラムやアプリケーションプログラムの少なくとも一部が一時的に格納される。また、メモリ１０１には、プロセッサ１００による処理に要する各種データが格納される。
【００７１】
また、メモリ１０１は、ホストＰＣ１０ａの補助記憶装置としても使用され、ＯＳのプログラム、アプリケーションプログラム、および各種データが格納される。メモリ１０１は、補助記憶装置として、フラッシュメモリやＳＳＤ（Solid State Drive）等の半導体記憶装置やＨＤＤ（Hard Disk Drive）等の磁気記録媒体を含んでもよい。
【００７２】
バス１０３に接続されている周辺機器としては、入出力インタフェース１０２およびネットワークインタフェース１０４がある。入出力インタフェース１０２は、プロセッサ１００からの命令に従ってホストＰＣ１０ａの状態を表示する表示装置として機能するモニタ（例えば、ＬＥＤ（Light Emitting Diode）やＬＣＤ（Liquid Crystal Display）等）が接続できる。
【００７３】
さらに、入出力インタフェース１０２は、キーボードやマウス等の情報入力装置を接続可能であって、情報入力装置から送られてくる信号をプロセッサ１００に送信する。さらにまた、入出力インタフェース１０２は、周辺機器を接続するための通信インタフェースとしても機能する。
【００７４】
例えば、入出力インタフェース１０２は、レーザ光等を利用して、光ディスクに記録されたデータの読み取りを行う光学ドライブ装置を接続することができる。光ディスクには、Ｂｌｕ−ｒａｙＤｉｓｃ（登録商標）、ＣＤ−ＲＯＭ（Compact Disc Read Only Memory）、ＣＤ−Ｒ（Recordable）／ＲＷ（Rewritable）等がある。
【００７５】
また、入出力インタフェース１０２は、メモリ装置やメモリリーダライタを接続することができる。メモリ装置は、入出力インタフェース１０２との通信機能を搭載した記録媒体である。メモリリーダライタは、メモリカードへのデータの書き込み、またはメモリカードからのデータの読み出しを行う装置である。メモリカードは、カード型の記録媒体である。
【００７６】
ネットワークインタフェース１０４は、ネットワークと接続してネットワークインタフェース制御を行い、例えば、ＮＩＣ（Network Interface Card）、無線ＬＡＮ（Local Area Network）カード等を使用することもできる。ネットワークインタフェース１０４で受信されたデータは、メモリ１０１やプロセッサ１００に出力される。以上のようなハードウェア構成によって、ホストＰＣ１０ａの処理機能を実現することができる。
【００７７】
一方、ホストＰＣ１０ａは、プロセッサ１００がそれぞれ所定のプログラムを実行することで本発明の処理を行うことができる。ホストＰＣ１０ａは、例えば、コンピュータで読み取り可能な記録媒体に記録されたプログラムを実行することにより、本発明の処理機能を実現する。ホストＰＣ１０ａに実行させる処理内容を記述したプログラムは、様々な記録媒体に記録しておくことができる。
【００７８】
例えば、ホストＰＣ１０ａに実行させるプログラムを補助記憶装置に格納しておくことができる。プロセッサ１００は、補助記憶装置内のプログラムの少なくとも一部を主記憶装置にロードし、プログラムを実行する。
【００７９】
また、光ディスク、メモリ装置、メモリカード等の可搬型記録媒体に記録しておくこともできる。可搬型記録媒体に格納されたプログラムは、例えば、プロセッサ１００からの制御により、補助記憶装置にインストールされた後、実行可能となる。またプロセッサ１００が、可搬型記録媒体から直接プログラムを読み出して実行することもできる。
【００８０】
＜スイッチおよびスイッチ制御部の接続構成＞
図７はスイッチおよびスイッチ制御部の接続構成の一例を示す図である。図４に示したスイッチｓｗ１、・・・、ｓｗ５およびスイッチ制御部２１の接続構成を示している。スイッチｓｗ１、・・・、ｓｗ５は、１入力２出力のスイッチであり、スイッチｓｗ１、・・・、ｓｗ５はそれぞれ切替端子ｃ１、・・・、ｃ５を有する。
【００８１】
スイッチｓｗ１の入力端子ａ１は、ＵＳＢハブ２２に接続される。スイッチｓｗ１の第１の出力端子ｂ１１は、スイッチｓｗ２の入力端子ａ２に接続され、スイッチｓｗ１の第２の出力端子ｂ１２は、スイッチｓｗ５の入力端子ａ５に接続される。
スイッチｓｗ２の第１の出力端子ｂ２１は、スイッチｓｗ３の入力端子ａ３に接続され、スイッチｓｗ２の第２の出力端子ｂ２２は、スイッチｓｗ４の入力端子ａ４に接続される。
【００８２】
スイッチｓｗ３の第１の出力端子ｂ３１は、ポートｐ１に接続され、スイッチｓｗ３の第２の出力端子ｂ３２は、ポートｐ２に接続される。スイッチｓｗ４の第１の出力端子ｂ４１は、ポートｐ３に接続され、スイッチｓｗ４の第２の出力端子ｂ４２は、ポートｐ４に接続される。スイッチｓｗ５の第１の出力端子ｂ５１は、ポートｐ５接続され、スイッチｓｗ５の第２の出力端子ｂ５２は、ポートｐ６に接続される。
【００８３】
さらに、ポートｐ１は、ＰＣＩｅコネクタ４ｂを介して、コプロボード３０−１に接続され、ポートｐ２は、ＰＣＩｅコネクタ４ｂを介して、コプロボード３０−２に接続される。ポートｐ３は、ＰＣＩｅコネクタ４ｂを介して、コプロボード３０−３に接続され、ポートｐ４は、ＰＣＩｅコネクタ４ｂを介して、コプロボード３０−４に接続される。ポートｐ５は、ＰＣＩｅコネクタ４ｂを介して、コプロボード３０−５に接続され、ポートｐ６は、ＰＣＩｅコネクタ４ｂを介して、コプロボード３０−６に接続される。
【００８４】
また、スイッチ制御部２１は、スイッチｓｗ１、・・・、ｓｗ５をスイッチ制御するための制御信号として、信号OE（イネーブル信号）、信号SEL1、SEL2、SEL3（切替信号）を有している。
【００８５】
信号OEは、スイッチｓｗ１、・・・、ｓｗ５に送信され、スイッチｓｗ１、・・・、ｓｗ５を一括して未接続状態、またはスイッチ切替状態を確定するための信号である。具体的には、信号OEがＨレベル（イネーブル信号が第１のレベル）のとき、スイッチｓｗ１、・・・、ｓｗ５は未接続状態（無効化状態）になる。また、信号OEがＬレベル（イネーブル信号が第２のレベル）のとき、スイッチｓｗ１、・・・、ｓｗ５はスイッチ切替状態が確定される（有効化状態）。
【００８６】
一方、信号SEL1は、スイッチｓｗ１に送信され、信号SEL2は、スイッチｓｗ２に送信され、信号SEL3は、スイッチｓｗ３、ｓｗ４、ｓｗ５に送信される。信号SEL1、SEL2、SEL3は、スイッチｓｗ１、・・・、ｓｗ５の切替端子を駆動する信号であり、Ｌレベルのとき、スイッチ内の切替端子は第１の出力端子（上側出力端子）に接続され、Ｈレベルのとき、スイッチ内の切替端子は第２の出力端子（下側出力端子）に接続される。
【００８７】
上記のようなスイッチｓｗ１、・・・、ｓｗ５の接続構成により、少ないスイッチの個数で効率よくコプロボード３０−１、・・・、３０−６のうちから１つのコプロボードを選択することができ、また回路実装規模の増加を抑制することができる。
【００８８】
＜ブリッジボード側のスイッチ制御＞
次に図８から図１４を用いて、ブリッジボード２０側に配置されているスイッチｓｗ１、・・・、ｓｗ５のスイッチ制御について説明する。
【００８９】
図８は接続状態テーブルの一例を示す図である。接続状態テーブルＴ０は、コプロボード３０−１、・・・、３０−６に対するスイッチｓｗ１、・・・、ｓｗ５の接続状態を示すテーブルであり、項目として、信号名およびスイッチ制御部２１のＧＰＩＯ（General Purpose Input Output）のピン番を有している。
【００９０】
また、コプロボード３０−１、・・・、３０−６がブリッジボード２０を介してホストＰＣ１０ａと接続するときのスイッチ制御信号である（OE、SEL1、SEL2、SEL3）のレベル状態が示されている。接続状態テーブルＴ０のデータ構造は、例えば、記憶部１２に格納される。
【００９１】
信号OEはスイッチ制御部２１のＧＰＩＯの６ピンから出力されることが示されている。また、信号SEL1はスイッチ制御部２１のＧＰＩＯの７ピンから出力され、信号SEL2はスイッチ制御部２１のＧＰＩＯの１０ピンから出力され、信号SEL3はスイッチ制御部２１のＧＰＩＯの１１ピンから出力されることが示されている。なお、テーブル中の“−”は、信号SEL2はＬレベルまたはＨレベルのいずれでもよい不定であることを示している。
【００９２】
図９から図１４はスイッチ接続状態の一例を示す図である。スイッチ制御部２１は、スイッチ制御の開始時は、信号OEをＨレベルにして、スイッチｓｗ１、・・・、ｓｗ５のスイッチ状態を未接続状態にする。すなわち、各スイッチの切替端子はどの出力端子にも接続されない状態になる。そして、信号SEL1、SEL2、SEL3にもとづくスイッチ切替後に信号OEをＬレベルにして、スイッチｓｗ１、・・・、ｓｗ５のスイッチ切替状態を確定させる。
【００９３】
図９は、ホストＰＣ１０ａとコプロボード３０−１とを接続する場合のスイッチ切替状態を示している。図８の接続状態テーブルＴ０から、信号SEL1、SEL2、SEL3の状態は（SEL1、SEL2、SEL3）＝（Ｌ、Ｌ、Ｌ）である。
【００９４】
したがって、スイッチｓｗ１は、信号SEL1がＬレベルなので、切替端子ｃ１が出力端子ｂ１１に接続される。スイッチｓｗ２は、信号SEL2がＬレベルなので、切替端子ｃ２が出力端子ｂ２１に接続される。さらに、スイッチｓｗ３は、信号SEL3がＬレベルなので、切替端子ｃ３が出力端子ｂ３１に接続される。
【００９５】
その後、信号OEがＬレベルに設定されることで、信号SEL1、SEL2、SEL3によって上記のように設定されたスイッチング状態で、スイッチｓｗ１、ｓｗ２、ｓｗ３が有効化状態になる。このようなスイッチ制御によって、ホストＰＣ１０ａとコプロボード３０−１とがブリッジボード２０を介して接続される転送経路ｒ１が確立される。
【００９６】
なお、信号SEL3がＬレベルなので、スイッチｓｗ４の切替端子ｃ４は出力端子ｂ４１に接続され、スイッチｓｗ５の切替端子ｃ５は出力端子ｂ５１に接続される（スイッチｓｗ４、ｓｗ５のスイッチングは、転送経路ｒ１の設定には関係してこない）。
【００９７】
このように、スイッチ制御部２１は、制御部１１からコプロボード３０−１への転送指示を受けた場合、第１の切替信号（SEL1）の第１のレベル（Ｌレベル）にもとづいて第１のスイッチ（ｓｗ１）の第１の切替端子（ｃ１）を第１のスイッチ（ｓｗ１）の第１の出力端子（ｂ１１）に接続する。また、第２の切替信号（SEL2）の第１のレベル（Ｌレベル）にもとづいて第２のスイッチ（ｓｗ２）の第２の切替端子（ｃ２）を第２のスイッチ（ｓｗ２）の第１の出力端子（ｂ２１）に接続する。さらに、第３の切替信号（SEL3）の第１のレベル（Ｌレベル）にもとづいて第３のスイッチ（ｓｗ３）の第３の切替端子（ｃ３）を第３のスイッチ（ｓｗ３）の第１の出力端子（ｂ３１）に接続して転送経路（ｒ１）を設定する。このようなスイッチ制御により、少ないスイッチの個数でコプロボード３０−１、・・・、３０−６のうちからコプロボード３０−１を効率よく選択することができる。
【００９８】
図１０は、ホストＰＣ１０ａとコプロボード３０−２とを接続する場合のスイッチ切替状態を示している。図８の接続状態テーブルＴ０から、信号SEL1、SEL2、SEL3の状態は（SEL1、SEL2、SEL3）＝（Ｌ、Ｌ、Ｈ）である。
【００９９】
したがって、スイッチｓｗ１は、信号SEL1がＬレベルなので、切替端子ｃ１が出力端子ｂ１１に接続される。また、スイッチｓｗ２は、信号SEL2がＬレベルなので、切替端子ｃ２が出力端子ｂ２１に接続される。さらに、スイッチｓｗ３は、信号SEL3がＨレベルなので、切替端子ｃ３が出力端子ｂ３２に接続される。
【０１００】
その後、信号OEがＬレベルに設定されることで、信号SEL1、SEL2、SEL3によって上記のように設定されたスイッチング状態で、スイッチｓｗ１、ｓｗ２、ｓｗ３が有効化状態になる。このようなスイッチ制御によって、ホストＰＣ１０ａとコプロボード３０−２とがブリッジボード２０を介して接続される転送経路ｒ２が確立される。
【０１０１】
なお、信号SEL3がＨレベルなので、スイッチｓｗ４の切替端子ｃ４は出力端子ｂ４２に接続され、スイッチｓｗ５の切替端子ｃ５は出力端子ｂ５２に接続される（スイッチｓｗ４、ｓｗ５のスイッチングは、転送経路ｒ２の設定には関係してこない）。
【０１０２】
このように、スイッチ制御部２１は、制御部１１からコプロボード３０−２への転送指示を受けた場合、第１の切替信号（SEL1）の第１のレベル（Ｌレベル）にもとづいて第１のスイッチ（ｓｗ１）の第１の切替端子（ｃ１）を第１のスイッチ（ｓｗ１）の第１の出力端子（ｂ１１）に接続する。また、第２の切替信号（SEL2）の第１のレベル（Ｌレベル）にもとづいて第２のスイッチ（ｓｗ２）の第２の切替端子（ｃ２）を第２のスイッチ（ｓｗ２）の第１の出力端子（ｂ２１）に接続する。さらに、第３の切替信号（SEL3）の第２のレベル（Ｈレベル）にもとづいて第３のスイッチ（ｓｗ３）の第３の切替端子（ｃ３）を第３のスイッチ（ｓｗ３）の第２の出力端子（ｂ３２）に接続して転送経路（ｒ２）を設定する。このようなスイッチ制御により、少ないスイッチの個数でコプロボード３０−１、・・・、３０−６のうちからコプロボード３０−２を効率よく選択することができる。
【０１０３】
図１１は、ホストＰＣ１０ａとコプロボード３０−３とを接続する場合のスイッチ切替状態を示している。図８の接続状態テーブルＴ０から、信号SEL1、SEL2、SEL3の状態は（SEL1、SEL2、SEL3）＝（Ｌ、Ｈ、Ｌ）である。
【０１０４】
したがって、スイッチｓｗ１は、信号SEL1がＬレベルなので、切替端子ｃ１が出力端子ｂ１１に接続される。また、スイッチｓｗ２は、信号SEL2がＨレベルなので、切替端子ｃ２が出力端子ｂ２２に接続される。さらに、スイッチｓｗ４は、信号SEL3がＬレベルなので、切替端子ｃ４が出力端子ｂ４１に接続される。
【０１０５】
その後、信号OEがＬレベルに設定されることで、信号SEL1、SEL2、SEL3によって上記のように設定されたスイッチング状態で、スイッチｓｗ１、ｓｗ２、ｓｗ４が有効化状態になる。このようなスイッチ制御によって、ホストＰＣ１０ａとコプロボード３０−３とがブリッジボード２０を介して接続される転送経路ｒ３が確立される。
【０１０６】
なお、信号SEL3がＬレベルなので、スイッチｓｗ３の切替端子ｃ３は出力端子ｂ３１に接続され、スイッチｓｗ５の切替端子ｃ５は出力端子ｂ５１に接続される（スイッチｓｗ３、ｓｗ５のスイッチングは、転送経路ｒ３の設定には関係してこない）。
【０１０７】
このように、スイッチ制御部２１は、制御部１１からコプロボード３０−３への転送指示を受けた場合、第１の切替信号（SEL1）の第１のレベル（Ｌレベル）にもとづいて第１のスイッチ（ｓｗ１）の第１の切替端子（ｃ１）を第１のスイッチ（ｓｗ１）の第１の出力端子（ｂ１１）に接続する。また、第２の切替信号（SEL2）の第２のレベル（Ｈレベル）にもとづいて第２のスイッチ（ｓｗ２）の第２の切替端子（ｃ２）を第２のスイッチ（ｓｗ２）の第２の出力端子（ｂ２２）に接続する。さらに、第３の切替信号（SEL3）の第１のレベル（Ｌレベル）にもとづいて第４のスイッチ（ｓｗ４）の第４の切替端子（ｃ４）を第４のスイッチ（ｓｗ４）の第１の出力端子（ｂ４１）に接続して転送経路（ｒ３）を設定する。このようなスイッチ制御により、少ないスイッチの個数でコプロボード３０−１、・・・、３０−６のうちからコプロボード３０−３を効率よく選択することができる。
【０１０８】
図１２は、ホストＰＣ１０ａとコプロボード３０−４とを接続する場合のスイッチ切替状態を示している。図８の接続状態テーブルＴ０から、信号SEL1、SEL2、SEL3の状態は（SEL1、SEL2、SEL3）＝（Ｌ、Ｈ、Ｈ）である。
【０１０９】
したがって、スイッチｓｗ１は、信号SEL1がＬレベルなので、切替端子ｃ１が出力端子ｂ１１に接続される。また、スイッチｓｗ２は、信号SEL2がＨレベルなので、切替端子ｃ２が出力端子ｂ２２に接続される。さらに、スイッチｓｗ４は、信号SEL3がＨレベルなので、切替端子ｃ４が出力端子ｂ４２に接続される。
【０１１０】
その後、信号OEがＬレベルに設定されることで、信号SEL1、SEL2、SEL3によって上記のように設定されたスイッチング状態で、スイッチｓｗ１、ｓｗ２、ｓｗ４が有効化状態になる。このようなスイッチ制御によって、ホストＰＣ１０ａとコプロボード３０−４とがブリッジボード２０を介して接続される転送経路ｒ４が確立される。
【０１１１】
なお、信号SEL3がＨレベルなので、スイッチｓｗ３の切替端子ｃ３は出力端子ｂ３２に接続され、スイッチｓｗ５の切替端子ｃ５は出力端子ｂ５２に接続される（スイッチｓｗ３、ｓｗ５のスイッチングは、転送経路ｒ４の設定には関係してこない）。
【０１１２】
このように、スイッチ制御部２１は、制御部１１からコプロボード３０−４への転送指示を受けた場合、第１の切替信号（SEL1）の第１のレベル（Ｌレベル）にもとづいて第１のスイッチ（ｓｗ１）の第１の切替端子（ｃ１）を第１のスイッチ（ｓｗ１）の第１の出力端子（ｂ１１）に接続する。また、第２の切替信号（SEL2）の第２のレベル（Ｈレベル）にもとづいて第２のスイッチ（ｓｗ２）の第２の切替端子（ｃ２）を第２のスイッチ（ｓｗ２）の第２の出力端子（ｂ２２）に接続する。さらに、第３の切替信号（SEL3）の第２のレベル（Ｈレベル）にもとづいて第４のスイッチ（ｓｗ４）の第４の切替端子（ｃ４）を第４のスイッチ（ｓｗ４）の第２の出力端子（ｂ４２）に接続して転送経路（ｒ４）を設定する。このようなスイッチ制御により、少ないスイッチの個数でコプロボード３０−１、・・・、３０−６のうちからコプロボード３０−４を効率よく選択することができる。
【０１１３】
図１３は、ホストＰＣ１０ａとコプロボード３０−５とを接続する場合のスイッチ切替状態を示している。図８の接続状態テーブルＴ０から、信号SEL1、SEL2、SEL3の状態は（SEL1、SEL2、SEL3）＝（Ｈ、−、Ｌ）である。なお、信号SEL2はＬレベルまたはＨレベルのいずれでもよいが、ここではＬレベルにしたとする。
【０１１４】
スイッチｓｗ１は、信号SEL1がＨレベルなので、切替端子ｃ１が出力端子ｂ１２に接続される。また、スイッチｓｗ５は、信号SEL3がＬレベルなので、切替端子ｃ５が出力端子ｂ５１に接続される。
【０１１５】
その後、信号OEがＬレベルに設定されることで、信号SEL1、SEL3によって上記のように設定されたスイッチング状態で、スイッチｓｗ１、ｓｗ５が有効化状態になる。このようなスイッチ制御によって、ホストＰＣ１０ａとコプロボード３０−５とがブリッジボード２０を介して接続される転送経路ｒ５が確立される。
【０１１６】
なお、信号SEL2がＬレベルなので、スイッチｓｗ２の切替端子ｃ２は出力端子ｂ２１に接続される。また、信号SEL3がＬレベルなので、スイッチｓｗ３の切替端子ｃ３は出力端子ｂ３１に接続され、スイッチｓｗ４の切替端子ｃ４は出力端子ｂ４１に接続される（スイッチｓｗ２、ｓｗ３、ｓｗ４のスイッチングは、転送経路ｒ５の設定には関係してこない）。
【０１１７】
このように、スイッチ制御部２１は、制御部１１からコプロボード３０−５への転送指示を受けた場合、第１の切替信号（SEL1）の第２のレベル（Ｈレベル）にもとづいて第１のスイッチ（ｓｗ１）の第１の切替端子（ｃ１）を第１のスイッチ（ｓｗ１）の第２の出力端子（ｂ１２）に接続する。また、第３の切替信号（SEL3）の第１のレベル（Ｌレベル）にもとづいて第５のスイッチ（ｓｗ５）の第５の切替端子（ｃ５）を第５のスイッチ（ｓｗ５）の第１の出力端子（ｂ５１）に接続して転送経路（ｒ５）を設定する。このようなスイッチ制御により、少ないスイッチの個数でコプロボード３０−１、・・・、３０−６のうちからコプロボード３０−５を効率よく選択することができる。
【０１１８】
図１４は、ホストＰＣ１０ａとコプロボード３０−６とを接続する場合のスイッチ切替状態を示している。図８の接続状態テーブルＴ０から、信号SEL1、SEL2、SEL3の状態は（SEL1、SEL2、SEL3）＝（Ｈ、−、Ｈ）である。なお、信号SEL2はＬレベルまたはＨレベルのいずれでもよいが、ここではＬレベルにしたとする。
【０１１９】
スイッチｓｗ１は、信号SEL1がＨレベルなので、切替端子ｃ１が出力端子ｂ１２に接続される。また、スイッチｓｗ５は、信号SEL3がＨレベルなので、切替端子ｃ５が出力端子ｂ５２に接続される。
【０１２０】
その後、信号OEがＬレベルに設定されることで、信号SEL1、SEL3によって上記のように設定されたスイッチング状態で、スイッチｓｗ１、ｓｗ５が有効化状態になる。このようなスイッチ制御によって、ホストＰＣ１０ａとコプロボード３０−６とがブリッジボード２０を介して接続される転送経路ｒ６が確立される。
【０１２１】
なお、信号SEL2がＬレベルなので、スイッチｓｗ２の切替端子ｃ２は出力端子ｂ２１に接続される。また、信号SEL3がＨレベルなので、スイッチｓｗ３の切替端子ｃ３は出力端子ｂ３２に接続され、スイッチｓｗ４の切替端子ｃ４は出力端子ｂ４２に接続される（スイッチｓｗ２、ｓｗ３、ｓｗ４のスイッチングは、転送経路ｒ６の設定には関係してこない）。
【０１２２】
このように、スイッチ制御部２１は、制御部１１からコプロボード３０−６への転送指示を受けた場合、第１の切替信号（SEL1）の第２のレベル（Ｈレベル）にもとづいて第１のスイッチ（ｓｗ１）の第１の切替端子（ｃ１）を第１のスイッチ（ｓｗ１）の第２の出力端子（ｂ１２）に接続する。また、第３の切替信号（SEL3）の第２のレベル（Ｈレベル）にもとづいて第５のスイッチ（ｓｗ５）の第５の切替端子（ｃ５）を第５のスイッチ（ｓｗ５）の第２の出力端子（ｂ５２）に接続して転送経路（ｒ６）を設定する。このようなスイッチ制御により、少ないスイッチの個数でコプロボード３０−１、・・・、３０−６のうちからコプロボード３０−６を効率よく選択することができる。
【０１２３】
上記のように、スイッチ制御部２１は、制御部１１からの転送指示にもとづいて、イネーブル信号OEおよび切替信号SEL1、SEL2、SEL3をスイッチｓｗ１、・・・、ｓｗ５に出力し、イネーブル信号OEの第１のレベル（Ｈレベル）にもとづいて、切替端子ｃ１、・・・、ｃ５がすべての出力端子のいずれにも接続されない未接続状態に設定する。
【０１２４】
また、切替信号SEL1、SEL2、SEL3のレベルにもとづいて、切替端子ｃ１、・・・、ｃ５の第１の出力端子への接続、または第２の出力端子への接続を行ってスイッチ切替状態に設定し、イネーブル信号OEの第２のレベル（Ｌレベル）にもとづいて、設定したスイッチ切替状態を確定する。
【０１２５】
このようなスイッチ制御によって、スイッチｓｗ１、・・・、ｓｗ５に対して、未接続状態、スイッチ切替状態およびスイッチ切替状態確定が順に行われるので、複数のコプロボード３０−１、・・・、３０−６のうちから１台の所定のコプロボードに対して転送経路を精度よく設定することができる。このため、例えば、電源が入っていないコプロボードに不用意に転送経路が設定されてしまうといったような誤動作を防止することができる。
【０１２６】
一方、スイッチ制御部２１は、切替信号のレベルにもとづいて、切替端子を第１の出力端子または第２の出力端子に接続して転送経路を設定する。これにより、少ないスイッチの個数で複数のコプロボード３０−１、・・・、３０−６のうちから所定のコプロボードを効率よく選択することができ、また、回路実装規模の増加も抑制することができる。
【０１２７】
＜コプロボード側のスイッチ制御＞
次に図１５から図１７を用いて、コプロボード側に配置されているスイッチｓｗ６（演算処理側スイッチ）のスイッチ制御について説明する。なお、図中の太実線は、データ転送が行われる転送経路を示している。
【０１２８】
図１５はケーブル非接続時のスイッチ制御の一例を示す図である。コプロボード３０−１に配置されるスイッチｓｗ６は、２入力１出力のスイッチである。スイッチｓｗ６の入力端子ａ６１（第１の入力端子）は、ＰＣＩｅコネクタ４ｂを介してブリッジボード２０内のポートｐ１に接続され、入力端子ａ６２（第２の入力端子）は、コネクタＣＮ３に接続される。スイッチｓｗ６の出力端子ｂ６は、演算処理部３１に接続される。
【０１２９】
また、スイッチｓｗ６は、コネクタＣＮ３からの電力供給にもとづくスイッチングを行う。具体的には、スイッチｓｗ６は、コネクタＣＮ３から電力供給を受けている場合は、スイッチｓｗ６の切替端子ｃ６は、入力端子ａ６２に接続される。また、コネクタＣＮ３から電力供給を受けない場合は、切替端子ｃ６は、入力端子ａ６１に接続される。
なお、図１５、図１６では、スイッチｓｗ１、・・・、ｓｗ５およびスイッチ制御部２１を含む構成ブロックをスイッチ部２と表記している。
【０１３０】
〔ステップＳ１１〕ＵＳＢメモリｍ０が、メインボード１０に設置されているコネクタＣＮ１に差し込まれる。ＵＳＢメモリｍ０には、演算処理部３１に書き込むべきデータ（イメージデータ）等が格納されている。
【０１３１】
〔ステップＳ１２〕コネクタＣＮ３には、メインボード１０とコプロボード３０−１とを接続するＵＳＢケーブルがつながれておらず、システムはケーブル非接続状態にある。
〔ステップＳ１３〕コネクタＣＮ３はケーブル非接続状態にある。したがって、スイッチｓｗ６に対して、ケーブルを通じて流れてくる電力の供給はなく、コネクタＣＮ３からスイッチｓｗ６への電力供給は停止している。
【０１３２】
〔ステップＳ１４〕スイッチｓｗ６は、コネクタＣＮ３から電力供給を受けないため、切替端子ｃ６が、入力端子ａ６１に接続される。
〔ステップＳ１５〕ブリッジボード２０において、スイッチ部２によるスイッチ制御が行われて、図９に示したような転送経路ｒ１が確立する。
【０１３３】
〔ステップＳ１６〕メインボード１０内の制御部１１は、コネクタＣＮ１に挿入されたＵＳＢメモリｍ０からデータを読み出し、データをブリッジボード２０へ出力する。出力されたデータは、ブリッジボード２０内の転送経路ｒ１を流れて、コプロボード３０−１内の演算処理部３１に転送される。
【０１３４】
このように、ケーブル非接続状態の場合は、スイッチｓｗ６の切替端子ｃ６が入力端子ａ６１に接続するスイッチングが行われる。このため、制御部１１から出力されるデータは、ブリッジボード２０内のスイッチ部２のスイッチ制御により確立された転送経路ｒ１を介して、演算処理部３１に転送されることになる。
【０１３５】
図１６はケーブル接続時のスイッチ制御の一例を示す図である。ＵＳＢケーブルＣａをメインボード１０とコプロボード３０−１につなげてデータ転送を行う場合を示している。
〔ステップＳ２１〕ＵＳＢメモリｍ０が、メインボード１０に設置されているコネクタＣＮ１に差し込まれる。
【０１３６】
〔ステップＳ２２〕ＵＳＢケーブルＣａの一端がメインボード１０に設置されているコネクタＣＮ２に接続され、ＵＳＢケーブルＣａの他端がコプロボード３０−１に設置されているコネクタＣＮ３に接続される。
【０１３７】
〔ステップＳ２３〕コネクタＣＮ３は、ケーブル接続状態にある。したがって、ＵＳＢケーブルＣａを通じて流れてくる電力が、コネクタＣＮ３からスイッチｓｗ６へ供給される。すなわち、スイッチｓｗ６は、コネクタＣＮ３のＶｂｕｓピンから供給される電力を受信する。
【０１３８】
〔ステップＳ２４〕スイッチｓｗ６は、コネクタＣＮ３から電力供給を受けるため、切替端子ｃ６が、入力端子ａ６２に接続される。
〔ステップＳ２５〕メインボード１０内の制御部１１は、コネクタＣＮ１に挿入されたＵＳＢメモリｍ０からデータを読み出し、データをコネクタＣＮ２へ出力する。出力されたデータは、ＵＳＢケーブルＣａを介してコプロボード３０−１内の演算処理部３１に転送される。
【０１３９】
このように、ケーブル接続状態の場合は、スイッチｓｗ６の切替端子ｃ６が入力端子ａ６２に接続するスイッチングが行われる。このため、制御部１１から出力されるデータは、外部接続されたＵＳＢケーブルＣａを介して、演算処理部３１に転送されることになる。
【０１４０】
図１７はケーブル接続時のスイッチ制御の一例を示す図である。ＵＳＢケーブルＣａを保守端末５（外部機器）とコプロボード３０−１につなげて、保守端末５からデータ転送を行う場合を示している。
〔ステップＳ２１ａ〕保守端末５で演算処理部３１に書き込むべきデータ（イメージデータ）等が生成・格納される。
【０１４１】
〔ステップＳ２２ａ〕ＵＳＢケーブルＣａの一端が保守端末５に接続され、ＵＳＢケーブルＣａの他端がコプロボード３０−１に設置されているコネクタＣＮ３に接続される。
〔ステップＳ２３ａ〕コネクタＣＮ３はケーブル接続状態にあるので、ＵＳＢケーブルＣａを通じて流れてくる電力が、コネクタＣＮ３からスイッチｓｗ６へ供給される。すなわち、スイッチｓｗ６は、コネクタＣＮ３のＶｂｕｓピンから供給される電力を受信する。
【０１４２】
〔ステップＳ２４ａ〕スイッチｓｗ６は、コネクタＣＮ３から電力供給を受けるため、切替端子ｃ６が、入力端子ａ６２に接続される。
〔ステップＳ２５ａ〕保守端末５からＵＳＢケーブルＣａを介してコプロボード３０−１内の演算処理部３１にデータ転送が行われる。
【０１４３】
このように、システム内のホストＰＣ１０ａを用いずに、任意の保守端末５からＵＳＢケーブルＣａを介して、コプロボード３０−１内の演算処理部３１にデータ転送を行うことができる。
【０１４４】
なお、上記では、コプロボード３０−１内の演算処理部３１へのデータ転送について説明したが、他のコプロボード３０−２、・・・、３０−６内の各演算処理部へのデータ転送も同様である。
【０１４５】
上記のように、コプロボード３０−１、・・・、３０−６は、コネクタＣＮ３を備え、データが転送されるケーブル（ＵＳＢケーブルＣａ）がコネクタＣＮ３に接続された場合、ブリッジボード２０を介さずにケーブルを介してホストＰＣ１０ａ（または保守端末５）から転送されたデータを受信する。
【０１４６】
これにより、コプロボード３０−１、・・・、３０−６へのイメージデータ書き込み処理時、ユーザはブリッジボード２０を介しての自動設定、またはケーブルをつなげての手作業による設定のいずれかを適応的に選ぶことができるので、操作環境の柔軟性を高め利便性を向上させることができる。
【０１４７】
また、コプロボード３０−１、・・・、３０−６に配置される２入力１出力のスイッチｓｗ６（演算処理側スイッチ）は、コネクタＣＮ３に対してＵＳＢケーブルＣａが非接続状態であり、コネクタＣＮ３を介してＵＳＢケーブルＣａを通じて流れる電力供給を受けない場合、切替端子ｃ６を入力端子ａ６１に接続して、ブリッジボード２０で設定された転送経路からのデータを出力端子ｂ６から出力する。
【０１４８】
さらにコネクタＣＮ３に対してＵＳＢケーブルＣａが接続状態であり、コネクタＣＮ３を介してＵＳＢケーブルＣａを通じて流れる電力供給を受ける場合、切替端子ｃ６を入力端子ａ６２に接続して、ＵＳＢケーブルＣａからのデータを出力端子ｂ６から出力する。
【０１４９】
このように、ケーブル接続時に供給される電力にもとづいてスイッチングするスイッチｓｗ６を用いることにより、ブリッジボード２０側またはＵＳＢケーブルＣａ側からのデータを精度よく選択して、コプロボード内の演算処理部に出力することができる。また、このような構成により、スイッチｓｗ６をスイッチ制御するためのあらたな制御機能が不要であるため、回路実装規模の増加を抑制することができる。
【０１５０】
さらに、ケーブル接続時には、ＵＳＢケーブルＣａを介してのデータ転送が優先的に行われるので、ユーザの意図に沿った操作でデータ転送が可能になり、演算処理部へのイメージデータの書き込み作業の利便性を向上させることができる。
【０１５１】
なお、上記において、メインボード１０のコネクタＣＮ２にＵＳＢケーブルＣａが接続されたことを制御部１１が検出した場合、制御部１１は転送指示の出力を停止して、スイッチ制御を停止する。また、ＵＳＢケーブルＣａのコネクタＣＮ２の接続を検出した場合は、制御部１１は転送指示およびデータを出力してブリッジボード２０からのデータ転送を行う。
【０１５２】
これにより、ケーブルでのデータ転送およびケーブルレスでのデータ転送が自動的に選択されるので操作性の向上を図ることができる。さらに、接続されたＵＳＢケーブルＣａを介してデータ転送が行われる場合は、ブリッジボード２０内のスイッチ制御が停止するので、ブリッジボード２０内の消費電力を抑制することができる。
【０１５３】
＜動作シーケンス＞
次に図１８から図２４を用いて、動作シーケンスについて説明する。図１８から図２１はブリッジボードを介してスイッチ制御を行う場合の動作シーケンスの一例を示す図である。なお、図では、コプロボード内の演算処理部として、コプロボード３０−１の演算処理部３１と、コプロボード３０−２の演算処理部３２を示している。
【０１５４】
〔ステップＳ３１〕システムに電源が投入される。制御部１１、およびコプロボード３０−１、３０−２それぞれに搭載されている演算処理部３１、３２が電源オンする。なお、スイッチ制御部２１およびＵＳＢ／ＵＡＲＴ変換ＩＣ２３それぞれに対しては、起動信号ｅｎ１、ｅｎ２が現段階で送信されていない。よって、スイッチ制御部２１、ＵＳＢ／ＵＡＲＴ変換ＩＣ２３およびスイッチｓｗ１、・・・、ｓｗ５は無効化状態にある。
【０１５５】
〔ステップＳ３２〕制御部１１は、コプロボード３０−１内の演算処理部３１のリカバリ処理を開始する。
〔ステップＳ３３〕制御部１１は、リカバリモード信号ｒｍをオン（例えば、Ｈレベル）にする。
〔ステップＳ３３ａ〕Ｈレベルのリカバリモード信号ｒｍが、制御部１１からコプロボード３０−１、・・・、３０−６内の各演算処理部に送信される。
【０１５６】
〔ステップＳ３４〕制御部１１は、電源制御部２４に対してコプロボード３０−１の演算処理部３１を再起動させる指示を与える。
〔ステップＳ３４ａ〕制御部１１の指示にもとづき、電源制御部２４からコプロボード３０−１の演算処理部３１を起動させるための電源起動信号ｓ１（図４、図５）が出力される。
【０１５７】
〔ステップＳ３５〕演算処理部３１は、電源起動信号ｓ１にもとづいて、再起動する。
〔ステップＳ３６〕演算処理部３１は、再起動した後、Ｈレベルのリカバリモード信号ｒｍの受信にもとづいて、リカバリモードに移行する。
【０１５８】
〔ステップＳ３７〕制御部１１は、スイッチ制御部２１に起動指示を与える。
〔ステップＳ３７ａ〕Ｈレベルの起動信号ｅｎ１が、制御部１１からスイッチ制御部２１に送信される。
【０１５９】
〔ステップＳ３８〕スイッチ制御部２１は、Ｈレベルの起動信号ｅｎ１の受信にもとづいて、有効化状態になる。
〔ステップＳ３８ａ〕スイッチ制御部２１は、有効化状態になったことの結果通知を制御部１１に返信する。
【０１６０】
〔ステップＳ３９〕制御部１１は、スイッチ制御部２１の起動を検出する。
〔ステップＳ４０〕制御部１１は、ブリッジボード２０を介した、演算処理部３１へのＯＳイメージデータ書き込みを開始する。制御部１１は、ＵＳＢハブ２２を介して転送指示（選択対象のコプロボードの識別子等が含まれていてもよい）をスイッチ制御部２１に出力する。
【０１６１】
〔ステップＳ４１〕スイッチ制御部２１は、制御部１１からの転送指示にもとづいて、信号OEをＨレベルにしてスイッチｓｗ１、・・・、ｓｗ５を未接続状態に設定する。
〔ステップＳ４２〕スイッチ制御部２１は、信号SEL1、SEL2、SEL3を制御してコプロボード３０−１が選択される転送経路を設定する。具体的には図８、図９で上述したように（SEL1、SEL2、SEL3）＝（Ｌ、Ｌ、Ｌ）のレベル設定がなされて、ブリッジボード２０内に転送経路ｒ１が設定される。
【０１６２】
〔ステップＳ４３〕スイッチ制御部２１は、信号OEをＬレベルにして、スイッチｓｗ１、・・・、ｓｗ５のスイッチ切替状態を確定する。
〔ステップＳ４４〕スイッチｓｗ１、・・・、ｓｗ５は、転送経路ｒ１が設定されるスイッチ切替状態で有効化状態になる。
【０１６３】
〔ステップＳ４５〕制御部１１は、転送経路ｒ１を介した演算処理部３１との通信の状態チェックを行う。
〔ステップＳ４５ａ〕制御部１１から演算処理部３１へ転送経路ｒ１を介した状態要求が送信され、演算処理部３１は、状態チェック結果を制御部１１に返信する。
【０１６４】
〔ステップＳ４６〕制御部１１は、転送経路ｒ１を介した演算処理部３１との通信に異常がないことを検出した場合、リカバリツールを実行する。
〔ステップＳ４７〕制御部１１は、ブリッジボード２０内の転送経路ｒ１を介して、演算処理部３１にイメージデータの転送を開始する。
〔ステップＳ４７ａ〕イメージデータがブリッジボード２０内の転送経路ｒ１を介して、演算処理部３１に転送される。
【０１６５】
〔ステップＳ４８〕制御部１１は、イメージデータの転送完了後、電源制御部２４に対してコプロボード３０−１の演算処理部３１を再起動させる指示を与える。
〔ステップＳ４８ａ〕制御部１１の指示にもとづき、電源制御部２４からコプロボード３０−１の演算処理部３１を起動させるための電源起動信号ｓ１が出力される。
【０１６６】
〔ステップＳ４９〕演算処理部３１は、電源起動信号ｓ１にもとづいて、再起動する。
〔ステップＳ５０〕演算処理部３１は、リカバリしたイメージでＯＳを起動する。
〔ステップＳ５１〕制御部１１は、ＵＳＢ／ＵＡＲＴ変換ＩＣ２３（図中の変換ＩＣはＵＳＢ／ＵＡＲＴ変換ＩＣ２３を指す）に起動指示を与える。
〔ステップＳ５１ａ〕Ｈレベルの起動信号ｅｎ２が、制御部１１からＵＳＢ／ＵＡＲＴ変換ＩＣ２３に送信される。
【０１６７】
〔ステップＳ５２〕ＵＳＢ／ＵＡＲＴ変換ＩＣ２３は、Ｈレベルの起動信号ｅｎ２の受信にもとづいて、有効化状態になる。
〔ステップＳ５２ａ〕ＵＳＢ／ＵＡＲＴ変換ＩＣ２３は、有効化状態になった結果を制御部１１に返信する。
【０１６８】
〔ステップＳ５３〕制御部１１は、ＵＳＢ／ＵＡＲＴ変換ＩＣ２３を介して、演算処理部３１にＳＳＨ（Secure Shell）接続を行う。ＳＳＨとは、通信内容を暗号化して遠隔コンピュータと通信するためのプロトコルである。
〔ステップＳ５３ａ〕制御部１１は、ＵＳＢ／ＵＡＲＴ変換ＩＣ２３を介して、演算処理部３１と通信を行い、イメージデータの書き込み状態や、演算処理部３１の動作状態等を取得する。
【０１６９】
〔ステップＳ５４〕制御部１１は、演算処理部３１の正常起動を確認する。
〔ステップＳ５５〕制御部１１は、演算処理部３１の正常起動の確認次第、次のリカバリ対象であるコプロボード３０−２内の演算処理部３２のリカバリ処理を開始する。
【０１７０】
〔ステップＳ５６〕制御部１１は、リカバリモード信号ｒｍをオンにする。
〔ステップＳ５６ａ〕Ｈレベルのリカバリモード信号ｒｍが、制御部１１からコプロボード３０−１、・・・、３０−６内の各演算処理部に送信される。
【０１７１】
〔ステップＳ５７〕制御部１１は、電源制御部２４に対してコプロボード３０−２の演算処理部３２を再起動させる指示を与える。
〔ステップＳ５７ａ〕制御部１１の指示にもとづき、電源制御部２４からコプロボード３０−２の演算処理部３２を起動させるための電源起動信号ｓ２（図４、図５）が出力される。
【０１７２】
〔ステップＳ５８〕演算処理部３２は、電源起動信号ｓ２にもとづいて、再起動する。
〔ステップＳ５９〕演算処理部３２は、再起動した後、Ｈレベルのリカバリモード信号ｒｍの受信にもとづいて、リカバリモードに移行する。
【０１７３】
以降、演算処理部３２に対しても演算処理部３１のリカバリ時と同様なシーケンスが行われる。すなわち、制御部１１は、演算処理部３１へのイメージデータの正常書き込み処理が終了次第、次のコプロボード３０−２の演算処理部３２に対するリカバリ処理を行って演算処理部３２へのデータ転送制御を行う。他のコプロボードに対しても同様であり、すべての演算処理部に対するデータ転送制御が終了するまで上記動作が繰り返される。
【０１７４】
このように、コプロボード３０−１、・・・、３０−６のうちから選択したコプロボード３０−１へのデータの転送後にコプロボード３０−１からのデータの書き込み完了応答を受信すると、コプロボード３０−２、・・・、３０−６のうちからデータ転送が未完了のコプロボード３０−２が選択されてデータ転送を行うためのスイッチ制御が行われ、コプロボード３０−２にデータが転送される。このような処理をデータ転送が未完了のコプロボードがなくなるまで繰り返し行って（データ転送処理をコプロボード３０−１、・・・、３０−６の台数分行って）、コプロボード３０−１、・・・、３０−６へのデータ書き込みを実行する。
【０１７５】
このような制御により、すべてのコプロボード３０−１、・・・、３０−６に対して自動的にイメージデータが書き込まれることになり、作業効率を大幅に向上させることが可能になる。
【０１７６】
図２２から図２４はケーブルを介してスイッチ制御を行う場合の動作シーケンスの一例を示す図である。なお、図では、コプロボード内の演算処理部として、コプロボード３０−１の演算処理部３１と、コプロボード３０−２の演算処理部３２を示している。
【０１７７】
〔ステップＳ６１〕システムに電源が投入される。制御部１１、およびコプロボード３０−１、３０−２それぞれに搭載されている演算処理部３１、３２が電源オンする。なお、ＵＳＢ／ＵＡＲＴ変換ＩＣ２３に対しては、起動信号ｅｎ２が現段階で送信されていないので、ＵＳＢ／ＵＡＲＴ変換ＩＣ２３は無効化状態にある。
【０１７８】
〔ステップＳ６２〕制御部１１は、コプロボード３０−１内の演算処理部３１のリカバリ処理を開始する。
〔ステップＳ６３〕制御部１１は、リカバリモード信号ｒｍをオンにする。
〔ステップＳ６３ａ〕Ｈレベルのリカバリモード信号ｒｍが、制御部１１からコプロボード３０−１、・・・、３０−６内の各演算処理部に送信される。
【０１７９】
〔ステップＳ６４〕制御部１１は、電源制御部２４に対してコプロボード３０−１の演算処理部３１を再起動させる指示を与える。
〔ステップＳ６４ａ〕制御部１１の指示にもとづき、電源制御部２４からコプロボード３０−１の演算処理部３１を起動させるための電源起動信号ｓ１（図４、図５）が出力される。
〔ステップＳ６５〕演算処理部３１は、電源起動信号ｓ１にもとづいて、再起動する。
【０１８０】
〔ステップＳ６６〕演算処理部３１は、再起動した後、Ｈレベルのリカバリモード信号ｒｍの受信にもとづいて、リカバリモードに移行する。
〔ステップＳ６７〕メインボード１０とコプロボード３０−１が、手動によってＵＳＢケーブルＣａで接続される。
【０１８１】
〔ステップＳ６８〕制御部１１は、ＵＳＢケーブルＣａを介した演算処理部３１との通信の状態チェックを行う。
〔ステップＳ６８ａ〕制御部１１から演算処理部３１へＵＳＢケーブルＣａを介した状態要求が送信され、演算処理部３１は、状態チェック結果を、ＵＳＢケーブルＣａを介して制御部１１に返信する。
【０１８２】
〔ステップＳ６９〕制御部１１は、ＵＳＢケーブルＣａを介した演算処理部３１との通信に異常がないことを検出した場合、リカバリツールを実行する。
〔ステップＳ７０〕制御部１１は、ＵＳＢケーブルＣａを介して、演算処理部３１にイメージデータの転送を開始する。
〔ステップＳ７０ａ〕イメージデータがＵＳＢケーブルＣａを介して、演算処理部３１に転送される。
【０１８３】
〔ステップＳ７１〕制御部１１は、イメージデータの転送完了後、電源制御部２４に対してコプロボード３０−１の演算処理部３１を再起動させる指示を与える。
〔ステップＳ７１ａ〕制御部１１の指示にもとづき、電源制御部２４からコプロボード３０−１の演算処理部３１を起動させるための電源起動信号ｓ１が出力される。
【０１８４】
〔ステップＳ７２〕演算処理部３１は、電源起動信号ｓ１にもとづいて、再起動する。
〔ステップＳ７３〕演算処理部３１は、リカバリしたイメージでＯＳを起動する。
〔ステップＳ７４〕制御部１１は、ＵＳＢ／ＵＡＲＴ変換ＩＣ２３（図中の変換ＩＣはＵＳＢ／ＵＡＲＴ変換ＩＣ２３を指す）に起動指示を与える。
〔ステップＳ７４ａ〕Ｈレベルの起動信号ｅｎ２が、制御部１１からＵＳＢ／ＵＡＲＴ変換ＩＣ２３に送信される。
【０１８５】
〔ステップＳ７５〕ＵＳＢ／ＵＡＲＴ変換ＩＣ２３は、Ｈレベルの起動信号ｅｎ２の受信にもとづいて、有効化状態になる。
〔ステップＳ７５ａ〕ＵＳＢ／ＵＡＲＴ変換ＩＣ２３は、有効化状態になった結果を制御部１１に返信する。
【０１８６】
〔ステップＳ７６〕制御部１１は、ＵＳＢ／ＵＡＲＴ変換ＩＣ２３を介して、演算処理部３１にＳＳＨ接続を行う。
〔ステップＳ７６ａ〕制御部１１は、ＵＳＢ／ＵＡＲＴ変換ＩＣ２３を介して、演算処理部３１と通信を行い、イメージデータの書き込み状態や、演算処理部３１の動作状態等を取得する。
【０１８７】
〔ステップＳ７７〕制御部１１は、演算処理部３１の正常起動を確認する。
〔ステップＳ７８〕制御部１１は、演算処理部３１の正常起動の確認次第、次のリカバリ対象であるコプロボード３０−２内の演算処理部３２のリカバリ処理を開始する。
【０１８８】
〔ステップＳ７９〕制御部１１は、リカバリモード信号ｒｍをオンにする。
〔ステップＳ７９ａ〕Ｈレベルのリカバリモード信号ｒｍが、制御部１１からコプロボード３０−１、・・・、３０−６内の各演算処理部に送信される。
【０１８９】
〔ステップＳ８０〕制御部１１は、電源制御部２４に対してコプロボード３０−２の演算処理部３２を再起動させる指示を与える。
〔ステップＳ８０ａ〕制御部１１の指示にもとづき、電源制御部２４からコプロボード３０−２の演算処理部３２を起動させるための電源起動信号ｓ２（図４、図５）が出力される。
【０１９０】
〔ステップＳ８１〕演算処理部３２は、電源起動信号ｓ２にもとづいて、再起動する。
〔ステップＳ８２〕演算処理部３２は、再起動した後、Ｈレベルのリカバリモード信号ｒｍの受信にもとづいて、リカバリモードに移行する。
〔ステップＳ８３〕メインボード１０とコプロボード３０−２が、手動によってＵＳＢケーブルＣａで接続される。
【０１９１】
以降、演算処理部３２に対しても演算処理部３１のリカバリ時と同様なシーケンスが行われる。すなわち、演算処理部３１へのイメージデータの正常書き込みを処理するとケーブルのつなぎ替えが行われ、次のコプロボード３０−２の演算処理部３２に対するリカバリ処理を行って演算処理部３２へのデータ転送制御を行う。他のコプロボードに対しても同様であり、すべての演算処理部に対するデータ転送制御が終了するまで上記動作が繰り返される。
【０１９２】
以上説明したように、本発明によれば、ケーブルレスでのデータ転送を行うので作業効率の向上を図ることができる。また、従前では、ケーブルを手作業によってコプロボードの台数分つなぎ替えていたため、誤って別のコプロボードにケーブルを接続してＯＳイメージを書き込んでしまう可能性があった。これに対し、本発明では、ケーブルレスでのデータ転送が可能なので、このような書き込み作業ミスを防止することができる。
【０１９３】
さらに、本発明では、ケーブルを使用してのデータ転送と、ケーブルレスでのデータ転送との両方の機能を有し、ケーブルが接続されている場合は、ケーブルを介してのデータ転送が優先的に行われる構成にした。これにより、ユーザの意図に沿った操作でデータ転送が可能になるため、演算処理部へのイメージデータの書き込み作業の利便性を向上させることができる。
【０１９４】
上記で説明した情報処理システムおよび中継装置の処理機能は、コンピュータによって実現することができる。この場合、情報処理システムおよび中継装置が有すべき機能の処理内容を記述したプログラムが提供される。そのプログラムをコンピュータで実行することにより、上記処理機能がコンピュータ上で実現される。
【０１９５】
処理内容を記述したプログラムは、コンピュータで読み取り可能な記録媒体に記録しておくことができる。コンピュータで読み取り可能な記録媒体としては、磁気記憶装置、光ディスク、光磁気記録媒体、半導体メモリ等がある。磁気記憶装置には、ハードディスク装置（ＨＤＤ）、フレキシブルディスク（ＦＤ）、磁気テープ等がある。光ディスクには、ＣＤ−ＲＯＭ／ＲＷ等がある。光磁気記録媒体には、ＭＯ（Magneto Optical disk）等がある。
【０１９６】
プログラムを流通させる場合、例えば、そのプログラムが記録されたＣＤ−ＲＯＭ等の可搬型記録媒体が販売される。また、プログラムをサーバコンピュータの記憶装置に格納しておき、ネットワークを介して、サーバコンピュータから他のコンピュータにそのプログラムを転送することもできる。
【０１９７】
プログラムを実行するコンピュータは、例えば、可搬型記録媒体に記録されたプログラムもしくはサーバコンピュータから転送されたプログラムを、自己の記憶装置に格納する。そして、コンピュータは、自己の記憶装置からプログラムを読み取り、プログラムに従った処理を実行する。なお、コンピュータは、可搬型記録媒体から直接プログラムを読み取り、そのプログラムに従った処理を実行することもできる。
【０１９８】
また、コンピュータは、ネットワークを介して接続されたサーバコンピュータからプログラムが転送される毎に、逐次、受け取ったプログラムに従った処理を実行することもできる。また、上記の処理機能の少なくとも一部を、ＤＳＰ、ＡＳＩＣ、ＰＬＤ等の電子回路で実現することもできる。
【０１９９】
以上、実施の形態を例示したが、実施の形態で示した各部の構成は同様の機能を有する他のものに置換することができる。また、他の任意の構成物や工程が付加されてもよい。さらに、前述した実施の形態のうちの任意の２以上の構成（特徴）を組み合わせたものであってもよい。
【符号の説明】
【０２００】
１−１  情報処理システム
１ａ  情報処理装置
１ａ１  制御部
１ａ２  記憶部
１ｂ  中継装置
１ｂ１  スイッチ制御部
１ｂ２  スイッチ
１ｃ  演算処理装置群
１ｃ−１、・・・、１ｃ−ｎ  演算処理装置
【要約】
【課題】ケーブルレスでのデータ転送を可能にして作業効率の向上を図る。
【解決手段】情報処理システム１−１は、情報処理装置１ａ、中継装置１ｂ、および演算処理装置１ｃ−１、・・・、１ｃ−ｎ含む演算処理装置群１ｃを備える。情報処理装置１ａは、制御部１ａ１および記憶部１ａ２を含む。中継装置１ｂは、情報処理装置１ａおよび演算処理装置群１ｃとの間で拡張バスを介した中継通信を行う。また、中継装置１ｂは、単一または複数のスイッチ１ｂ２およびスイッチ制御部１ｂ１を含む。制御部１ａ１は、演算処理装置群１ｃのうちからデータ書き込み対象とする演算処理装置にデータ転送を行うための転送指示を出力してデータを転送する。スイッチ制御部１ｂ１は、転送指示にもとづいてスイッチ１ｂ２のスイッチ制御を行ってデータの転送経路を設定する。
【選択図】図１【図１】
0006795780.tif 000002
【図２】
0006795780.tif 000003
【図３】
0006795780.tif 000004
【図４】
0006795780.tif 000005
【図５】
0006795780.tif 000006
【図６】
0006795780.tif 000007
【図７】
0006795780.tif 000008
【図８】
0006795780.tif 000009
【図９】
0006795780.tif 000010
【図１０】
0006795780.tif 000011
【図１１】
0006795780.tif 000012
【図１２】
0006795780.tif 000013
【図１３】
0006795780.tif 000014
【図１４】
0006795780.tif 000015
【図１５】
0006795780.tif 000016
【図１６】
0006795780.tif 000017
【図１７】
0006795780.tif 000018
【図１８】
0006795780.tif 000019
【図１９】
0006795780.tif 000020
【図２０】
0006795780.tif 000021
【図２１】
0006795780.tif 000022
【図２２】
0006795780.tif 000023
【図２３】
0006795780.tif 000024
【図２４】
0006795780.tif 000025