(57)【特許請求の範囲】
【請求項１】
実質的に平坦な表面を有する半導体基板と、
前記半導体基板の前記表面上に形成され、所定の距離によって分離されているアクティブストリップの第１のスタック及び第２のスタックであって、当該アクティブストリップの各スタックは２以上のアクティブストリップを含み、その１つは他の平面のトップに分離形成され、前記実質的に平坦な表面に対して実質的に平行な第１の方向に沿って互いに縦方向に実質的に整列している、該アクティブストリップの第１のスタック及びアクティブストリップの第２のスタックと、
電荷トラップ材料と、
前記実質的に平坦な表面に実質的に垂直な方向である第２の方向に沿って縦方向に延在し、前記アクティブストリップの第１のスタックと前記アクティブストリップの第２のスタックとの間に設けられた複数の導体であって、前記第１のスタック及び前記第２のスタックにおいて、各アクティブストリップは第１の導電型である第１の半導体レイヤーが、それぞれが第２の導電型である第２の半導体レイヤーと第３の半導体レイヤーとの間に設けられており、かつ前記導体は前記アクティブストリップの第１のスタック及び前記アクティブストリップの第２のスタックで形成される前記導体のグループ内にあり、前記グループ内にある各導体は前記電荷トラップ材料によって分離されてそれによって各アクティブストリップでＮＯＲストリングを形成し、各ＮＯＲストリングは前記アクティブストリップの前記第１、第２及び第３の半導体レイヤーとこれらに隣接する電荷トラップ材料と前記グループ内にある前記導体とから作成される複数のメモリトランジスタを含む、該複数の導体と、
前記半導体基板の前記平坦な表面内及び上に形成された回路と、
それぞれ平坦な表面に平行な方向に沿って張られた第１及び第２のグローバル導電性配線のセットであって、前記第１のグローバル導線のセットは、アクティブストリップの前記第１及び第２のスタック上方に張られ、前記第２のグローバル導線のセットは、アクティブストリップの前記第１及び第２のスタック下方に張られ、前記第１又は第２のグローバル導線のセットは前記回路を前記導体へ接続する働きをする、該第１及び第２のグローバル導電性配線のセットとを備え、
アクティブストリップの各ＮＯＲストリングは、それぞれ、第２及び第３半導体レイヤーから形成されたソース及びドレイン領域を有する１又は複数のプリチャージトランジスタを含み、かつ各ＮＯＲストリングに対応する別々の導体を有し、ここで第２の半導体レイヤーは、回路から絶縁され、かつ容量的に前記アクティブストリップに隣接する複数の導体に結合され、さらに、前記回路は、電圧の構成のうちの１つを印加して、選択された１つ又は複数のメモリトランジスタ又は１又は複数のプリチャージトランジスタを通電状態にさせ、回路から第３の半導体レイヤーを介して第２の半導体レイヤーに所定の時間にわたって電流経路を提供でき、それによって、第１及び第２の半導体レイヤーの寄生容量を選択された所定の電圧のうちの選択された１つにプリチャージし、前記選択された所定の電圧は、メモリトランジスタのプログラム、プログラム禁止、データの読み出し及び消去のうちの１つのために選択され、
１つ又は複数の平面内の各アクティブストリップの前記第２又は第３の半導体レイヤーが、１つ又は複数の平面内のアドレス指定されたメモリトランジスタの１つ又は複数の読み出し動作を実行する前に、読み出し動作に対応する所定の電圧に適切に同時にプリチャージされる一方で、第２又は第３の半導体レイヤーは、対応するアクティブストリップに沿った静電容量によって前記所定の電圧を一時的に保持し、
１つ又は複数の平面上のアクティブストリップのそれぞれのプリチャージされる前記所定の電圧が、それぞれの仮想的なソース電圧をもたらす、互いに電気的に絶縁された仮想接地電圧として働き、前記ＮＯＲストリングの各々のソース電圧が前記半導体基板の接地電圧に接続されなくなり、それにより、前記アドレス指定された多数のメモリトランジスタが同時に読み取られるときの接地電圧バウンスを回避することを特徴とするメモリ構造。
【請求項２】
前記第１、第２及び第３の半導体レイヤーはそれぞれポリシリコンを含み、メモリトランジスタはそれぞれ薄膜トランジスタからなることを特徴とする、請求項１に記載のメモリ構造。
【請求項３】
前記第１の半導体レイヤーはＰ−ドープされたポリシリコンであり、前記第２及び第３の半導体レイヤーはＮ＋ドープされたポリシリコンであることを特徴とする、請求項１に記載のメモリ構造。
【請求項４】
前記導体は、Ｎ＋ドープされたポリシリコン、Ｐ＋ドープされたポリシリコン、及び二酸化シリコンに関して高仕事関数の耐熱金属のうちの１つを含むことを特徴とする、請求項１に記載のメモリ構造。
【請求項５】
各アクティブストリップは、前記第２又は第３の少なくともいずれかの半導体レイヤーと電気的に接触し、かつ長手方向に実質的に整列している金属レイヤーをさらに含むことを特徴とする、請求項１に記載のメモリ構造。
【請求項６】
前記電荷トラップ材料は、窒化シリコンの１又は複数のレイヤーを含み、酸化シリコン又は他の絶縁材レイヤー間に設けられていることを特徴とする、請求項１に記載のメモリ構造。
【請求項７】
各導体は、所定の値を超える電圧が第２及び第３の半導体レイヤーの一方に対して導体に印加されると、導体に隣接する電荷トラップ材料が電荷を蓄積しストアされたデータを表現し、これは各メモリトランジスタに記録された二進情報の１又は複数のビットを表すことを特徴とする、請求項１に記載のメモリ構造。
【請求項８】
各導体は、一又は複数のメモリトランジスタのゲート端子として働き、かつ各メモリトランジスタ内のＮＯＲストリングで、第１、第２及び第３の半導体レイヤーは、チャネル領域、共通ソース領域及び共通ドレイン領域を形成し、それぞれ、共通ソース及びドレイン領域はＮＯＲストリングにあるメモリトランジスタに共有されるソース及びドレインであることを特徴とする、請求項１に記載のメモリ構造。
【請求項９】
各アクティブストリップは、第１の側縁と第２の側縁を有し、ＮＯＲストリングが前記各々の第１の側縁と第２の側縁に沿って形成され、第１の側縁に沿って形成された前記ＮＯＲストリングは、第２の側縁沿って形成された前記ＮＯＲストリングとは別個独立に動作されることを特徴とする、請求項１に記載のメモリ構造。
【請求項１０】
第１のアクティブストリップの第１の側縁に沿うＮＯＲにあるメモリトランジスタのゲート端子として、かつ第１のアクティブストリップに隣接する第２のアクティブストリップの第２の側縁に沿うＮＯＲにあるメモリトランジスタのゲート端子として前記各々の導体が働くことを特徴とする、請求項９に記載のメモリ構造。
【請求項１１】
前記第１のグローバル導線のセットは前記回路を前記導体へ接続し、第１のアクティブストリップの第１の側縁に沿うＮＯＲにあるメモリトランジスタのゲート端子として働き、かつ前記第２のグローバル導線のセットは前記回路を前記導体へ接続し、前記アクティブストリップの第２の側縁に沿うＮＯＲにあるメモリトランジスタのゲート端子として働くことを特徴とする、請求項１に記載のメモリ構造。
【請求項１２】
前記回路と各アクティブストリップの１又は複数の前記第１、第２及び第３の半導体レイヤーとを接続するための追加の導線が設けられていることを特徴とする請求項１に記載のメモリ構造。
【請求項１３】
各メモリトランジスタの前記電荷トラップ材料に蓄積された電荷は、前記メモリトランジスタに記憶されたデータを表示し、前記回路は、各メモリトランジスタに課される電圧の複数の構成を提供する電圧源を含み、前記メモリトランジスタに記憶されたデータのプログラム充電、プログラム禁止充電、前記記憶されたデータの読み出し又は消去を実行可能とすることを特徴とする、請求項１２に記載のメモリ構造。
【請求項１４】
前記データは、アナログメモリ内の記憶された状態の連続体を表すことを特徴とする、請求項１３に記載のメモリ構造。
【請求項１５】
前記回路は、前記メモリトランジスタに記憶されたデータを感知するための１つ又は複数のセンスアンプをさらに含むことを特徴とする、請求項１３に記載のメモリ構造。
【請求項１６】
読み出し又はプログラム動作中、ＮＯＲストリングのアドレス指定されたメモリトランジスタに接続された前記導体のみが、前記読み出し又はプログラム動作に必要な所定の電圧まで瞬間的に上昇され、前記ＮＯＲストリングの他のすべてのメモリトランジスタに関連付けられている導体は、消去されたメモリトランジスタの閾値電圧より低い電圧に保持されることを特徴とする、請求項１３に記載のメモリ構造。
【請求項１７】
前記アドレス指定されたメモリトランジスタが存在する平面以外の１つ又は複数の平面上のアクティブストリップは、それらの第２又は第３の半導体レイヤーが浮動又は禁止電圧にプリチャージされることを特徴とする、請求項１６に記載のメモリ構造。
【請求項１８】
２つ以上の平面上のアクティブストリップに接続された前記メモリトランジスタが、単一のコンカレントプログラミング動作で独立にプリチャージされ一緒にプログラムされることを特徴とする、請求項１６に記載のメモリ構造。
【請求項１９】
前記コンカレントプログラミング動作の間に、各平面内の各アクティブストリップの前記第２又は第３の半導体レイヤーが、プログラム又はプログラム禁止動作に対応する所定の電圧に適切にプリチャージされ、プログラミング電圧パルスは、次に１又は複数のアドレス指定された導体に付加され、アドレス指定された導体に接続された全てのメモリトランジスタがそれらのそれぞれの意図された状態に到達したことが読み取り検証された後に、並行プログラミング動作が終了することを特徴とする請求項１８に記載のメモリ構造。
【請求項２０】
プログラミング電圧は、プログラミングシーケンスにおけるいくつかのプログラミング電圧のうちの１つであり、前記プログラミング電圧の各々は、異なるデータ値を表すことを特徴とする、請求項１９に記載のメモリ構造。
【請求項２１】
前記電荷トラップ材料が、数分、数時間又は数日で測定された時間の後に、ストアされているメモリの状態に応じて前記電荷の所定の部分を失う場合において、前記記憶されたメモリの状態が崩壊する時間よりも短い間隔インターバルの間に、各メモリトランジスタについて前記電荷が読み出され、及びリフレッシュされることを特徴とする、請求項７に記載のメモリ構造。
【請求項２２】
前記電荷は、前記第１、第２及び第３の半導体レイヤーの少なくとも１つから、ファウラー・ノルドハイム・トンネリング又は直接トンネリングメカニズム又はチャネルホットエレクトロン注入によって提供されることを特徴とする、請求項７に記載のメモリ構造。
【発明の詳細な説明】
【技術分野】
【０００１】
（関連出願への相互参照）
本願は、米国仮特許出願（仮特許出願）９月３０日に出願された「積層水平アクティブストリップに配置され、垂直制御ゲートを有するマルチゲートＮＯＲフラッシュ薄膜トランジスタストリング」と題する米国特許出願第６２／２３５，３２２号に関し優先権の利益を主張する。仮特許出願は、参照によってその全体が本明細書に組み込まれるものとする。
【０００２】
（技術分野）
本発明は、高密度メモリ構造に関する。特に、本発明は、薄膜蓄積トランジスタなどの薄膜記憶素子が相互接続されることによって形成された高密度メモリ構造に関する。
【背景技術】
【０００３】
この開示では、メモリ回路構造が明細書に記載されている。これらの構造は、従来の製造プロセスを用いてプレーナー半導体基板（例えば、シリコンウェハ）上に製造することができる。本明細書の明確性を容易にするために、「垂直」という用語は、半導体基板の表面に垂直な方向を指し、「水平」という用語は、半導体基板の表面に平行な任意の方向を指す。
【０００４】
「３次元垂直ＮＡＮＤストリング」と呼ばれることがあるいくつかの高密度不揮発性メモリ構造が従来技術で知られている。これらの高密度メモリ構造の多くは、堆積された薄膜（例えば、ポリシリコン薄膜）から形成され、「メモリストリング」のアレイとして構成された薄膜蓄積トランジスタを用いて組織化される。メモリストリングの１タイプは、ＮＡＮＤメモリストリング又は単に「ＮＡＮＤストリング」と呼ばれる。ＮＡＮＤストリングは、多数の直列接続されたメモリトランジスタ（「ＴＦＴ」）からなる。直列接続されたＴＦＴのいずれかを読出し又はプログラミングするには、ＮＡＮＤストリング内のすべての直列接続されたＴＦＴのアクティブ化が必要である。このＮＡＮＤ構成の下では、読み出し又はプログラムされていないアクティブ化されたＴＦＴは、望ましくないプログラム妨害又は読み出し妨害状態を経験することがある。さらに、ポリシリコン薄膜から形成されたＴＦＴは、―従って抵抗率が高く―単結晶シリコン基板に形成された従来のトランジスタよりもはるかに低いチャネル移動度を有する。実際、ＮＡＮＤストリングにおけるより高い直列抵抗は、概して、ストリング内のＴＦＴの数を６４又は１２８個以下のＴＦＴに制限する。長いＡＮＤストリングを通して導通する必要がある低い読み出し電流は、長い待ち時間をもたらす。
【０００５】
別のタイプの高密度メモリ構造は、ＮＯＲメモリストリング又は「ＮＯＲストリング」と呼ばれる。ＮＯＲストリングは、共有ソース領域及び共有ドレイン領域にそれぞれ接続された多数のメモリトランジスタを含む。従って、ＮＯＲストリング内の読み出し電流は、ＮＡＮＤストリングを通る読み出し電流よりはるかに小さい抵抗で導通するように、ＮＯＲストリングが並列に接続されている。現時点では、本発明者は、ＴＦＴで形成される従来のＮＯＲストリングを知らない。ＮＯＲストリング内のメモリトランジスタを読出し又はプログラムするには、そのメモリトランジスタのみをアクティブ化（すなわち「オン」又は導通）する必要があり、ＮＯＲストリング内の他のすべてのメモリトランジスタは休止状態（すなわちオフ又は非導通）に置かれる。その結果、ＮＯＲストリングは、読み出されるべきアクティブ化されたメモリトランジスタのより迅速な感知を可能にし、読み出し又はプログラムされていないＮＯＲストリングの他のメモリトランジスタにおけるプログラム妨害又は読み出し妨害状態を回避する。
【０００６】
３次元メモリ構造は、米国特許に開示されており、例えば、２０１３年１月３０日出願、２０１４年１１月４日発行の米国特許第８，８７８，２７８号、アルスメイア（Ａｌｓｍｅｉｅｒ）らに依る、発明の名称「コンパクト３次元垂直ＮＡＮＤ及びその製造方法」がある。Ａｌｓｍｅｉｅｒは、様々なタイプの高密度ＮＡＮＤメモリ構造を開示し、例えば、「テラビット・セル・アレイ・トランジスタ」（ＴＣＡＴ）ＮＡＮＤアレイ（図１Ａ）、「『パイプ形状のビット・コスト・スケーラブルな（Ｐ−ＢｉＣＳ）』フラッシュ・メモリ」（図１Ｂ）、及び「垂直ＮＡＮＤ」メモリストリング構造などである。同様に、２００２年１２月３１日出願、２００６年２月２８日発行、Ｗａｌｋｅｒらの米国特許第７，００５，３５０号、発明の名称「直列接続されたトランジスタストリングを組み込んだプログラマブルメモリアレイ構造の製造方法」もまた、多数の３次元高密度ＮＡＮＤメモリ構造を開示する。
【０００７】
出願日２００５年８月３日、公報発行日２００９年１１月３日、ウォーカー（Ｗａｌｋｅｒ）による米国特許第７，６１２，４１１号、発明の名称「デュアルゲートデバイス及び方法」は、「デュアルゲート」メモリ構造を開示し、共有アクティブ領域は、共有アクティブ領域の反対側に形成された２つのＮＡＮＤストリング内の独立制御される記憶素子を提供する。
【０００８】
出願日２００１年８月２４日、公報発行日２００４年６月１日に出願された、フォーブス（Ｆｏｒｂｅｓ）による米国特許第６，７４４，０９４号、発明の名称「垂直ボディに隣接する水平ゲートレイヤーを有する浮遊ゲート・トランジスタ」は、垂直隣接する平行な水平ゲートレイヤーを有するボディ・トランジスタを有するメモリ構造を開示する。
【０００９】
クレーブス（Ｃｌｅａｖｅｓ）らの米国特許第６，５８０，１２４号、２０００年８月１４日出願、２００３年６月１７日公報発行、発明の名称「垂直チャネル電流を有するマルチゲート半導体デバイス及び製造方法」は、トランジスタの垂直面に沿って形成された２つ又は４つの電荷記憶媒体を有するマルチビットメモリトランジスタを開示する。
【００１０】
垂直ポリシリコンゲートによって制御される水平ＮＡＮＤストリングを含む三次元メモリ構造が、キム（Ｗ．Ｋｉｍ）による論文「テラビット密度記憶のためのスタック限界を克服する積層垂直ゲートＮＡＮＤフラッシュ」（非特許文献１）に掲載、開示されている。垂直ポリゲートを有する水平な３Ｄ  ＮＡＮＤストリング。垂直ポリシリコンゲートを有する水平ＮＡＮＤストリングをも含む別の３次元メモリ構造は、Ｈ．Ｔ．Ｌｉｕらによる非特許文献２、「非接合埋込チャネルＢＥ−ＳＯＮＯＳデバイスを用いた高スケーラブル８レイヤー３Ｄ垂直ゲート（ＶＧ）ＴＦＴ  ＮＡＮＤフラッシュ」（２０１０年ＶＬＳＩシンポジウム：テクニカルペーパーのテックダイジェスト、ｐｐ．１３１−１３２）に開示されている。
【００１１】
ここで議論されているメモリ構造では、格納されている情報は、蓄えられている電荷によって表され、これらは、様々な技術的手段を用いて導入されている。例えば、Ｅｉｔａｎによる米国特許第５，７６８，１９２号公報（特許文献５、１９９６年７月２３日出願、１９９８年６月１６日公報発行）、発明の名称「非対称電荷トラップを利用した不揮発性半導体メモリセル」は、「ホットエレクトロンチャネル注入技術」に基づくＮＲＯＭ型メモリトランジスタ動作を開示している。他の技術には、ＴＦＴ  ＮＡＮＤストリングに使用されるファウラー・ノルドハイム・トンネリング（Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ  Ｔｕｎｎｅｌｉｎｇ）、及び直接トンネリング（ｄｉｒｅｃｔ  ｔｕｎｎｅｌｉｎｇ）が含まれ、これらはいずれも当業者に知られている。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】米国特許第８，８７８，２７８号公報
【特許文献２】米国特許第７，６１２，４１１号公報
【特許文献３】米国特許第６，７４４，０９４号公報
【特許文献４】米国特許第６，５８０，１２４号公報
【特許文献５】米国特許第５，７６８，１９２号公報
【非特許文献】
【００１３】
【非特許文献１】"Ｍｕｌｔｉ−ｌａｙｅｒｅｄ  Ｖｅｒｔｉｃａｌ  ｇａｔｅ  ＮＡＮＤ  Ｆｌａｓｈ  Ｏｖｅｒｃｏｍｉｎｇ  Ｓｔａｃｋｉｎｇ  Ｌｉｍｉｔ  ｆｏｒ  Ｔｅｒａｂｉｔ  Ｄｅｎｓｉｔｙ  Ｓｔｏｒａｇｅ"ｂｙ  Ｗ．Ｋｉｍ  ａｔ  ａｌ．，２００９年Ｓｙｍｐｏｓｉｕｍ  ｏｎ  ＶＬＳＩ  Ｔｅｃｈ．Ｄｉｇ．Ｏｆ  Ｔｅｃｈｎｉｃａｌ  Ｐａｐｅｒｓ，ｐｐ１８８−１８９．
【非特許文献２】"Ａ  Ｈｉｇｈｌｙ  Ｓｃａｌａｂｌｅ  ８−Ｌａｙｅｒ  ３Ｄ  Ｖｅｒｔｉｃａｌ−ｇａｔｅ（ＶＧ）  ＴＦＴ  ＮＡＮＤ  Ｆｌａｓｈ  Ｕｓｉｎｇ  Ｊｕｎｃｔｉｏｎ−Ｆｒｅｅ  Ｂｕｒｉｅｄ  Ｃｈａｎｎｅｌ  ＢＥ−ＳＯＮＯＳ  Ｄｅｖｉｃｅ，"ｂｙ  Ｈ．Ｔ．  Ｌｕｅ  ｅｔ  ａｌ．，２０１０年  Ｓｙｍｐｏｓｉｕｍ  ｏｎ  ＶＬＳＩ：Ｔｅｃｈ．Ｄｉｇ．Ｏｆ  Ｔｅｃｈｎｉｃａｌ  Ｐａｐｅｒｓ，ｐｐ．１３１−１３２．
【発明の概要】
【課題を解決するための手段】
【００１４】
本発明の一実施形態によれば、マルチゲートＮＯＲフラッシュ薄膜トランジスタ（ＴＦＴ）ストリングアレイ（「マルチゲートＮＯＲストリングアレイ」）は、シリコン基板の表面に平行に走る水平アクティブストリップのスタックとして編成され、各スタック内のＴＦＴは、アクティブストリップのスタックの一方又は両方の側壁に沿って設けられた垂直ローカルワードラインによって制御される。各アクティブストリップは、２つの共有ソース又はドレインレイヤー間に形成された少なくとも１つのチャネルレイヤーを含む。アクティブストリップのＴＦＴにおけるデータストレージは、アクティブストリップと、隣接するローカルワードラインによって提供されるコントロールゲートとの間に設けられた電荷蓄積素子によって提供される。各アクティブストリップは、アクティブストリップの一方又は両方の側が使用されているかどうかに応じて、１つ又は２つのＮＯＲストリングに属するＴＦＴを提供可能である。
【００１５】
一実施形態では、アクティブストリップ内の共有ソース又はドレインレイヤーの一方のみが供給電圧に接続され、他方のソース又はドレインレイヤーはソース又はドレインレイヤーに堆積された電荷の量によって決定される電圧に保持される。読み出し、書き込み又は消去動作の前に、アクティブ化されないＴＦＴは、ストリップキャパシタとして機能し、一方のプレートはソース又はドレインレイヤー自体であり、他方のプレートはアースへ参照されるＮＯＲストリングの制御ゲート電極である。ストリップコンデンサの電荷は、１つ以上のプリチャージＴＦＴによって提供されるが、ＴＦＴは、瞬間的にアクティブ化され、接触したソース又はドレインレイヤーに接続された供給電圧からストリップコンデンサへ電荷を転送する。
【００１６】
一実施形態では、アクティブなストリップの両方の垂直な側縁部に沿って垂直ローカルワードラインを設けることができるように、各アクティブなストリップの両方の垂直な側縁部にＴＦＴが形成される。その実施形態では、アクティブストリップの垂直縁部の１つに沿ったローカルワードラインを、アクティブストリップの上に設けられた水平グローバルワードラインと接触させ、一方で、他方の垂直縁部に沿ったアクティブストリップのローカルワードラインをアクティブストリップの下に設けられた水平グローバルワードラインを接触させることによって、倍密度が達成されている。すべてのグローバルワードラインは、対応するアクティブストリップの向きに対して垂直な方向に延びてよい。さらに大きな記憶密度は、各ＴＦＴに１ビット以上のデータを格納することによって達成可能である。
【００１７】
従来技術のＮＡＮＤではなく、ＮＯＲストリングにＴＦＴを編成することは、（ｉ）ダイナミックランダムアクセスメモリ（ＤＲＡＭ）アレイのリードレイテンシに近づくリードレイテンシの減少と、（ｉｉ）リードディスターブ及びＮＡＮＤロングストリングに関係するプログラムディスターブ状態に対する感度低下と、（ｉｉｉ）プレーナーＮＡＮＤ又は３ＤＮＡＮＤアレイと対比して低消費電力とコスト低減、との成果となっている。
【００１８】
本発明の一実施形態によれば、ＮＯＲストリングのブロック内の閾値電圧の変動は、ブロック内に電気的にプログラム可能な基準ストリングを設けることによって補償可能である。マルチゲートＮＯＲストリングに固有のバックグラウンド・リーク電流による読み出し動作への影響は、読み出し中のＴＦＴの感知結果と、参照ＮＯＲストリング上の同時読み出しＴＦＴの感知結果とを比較することによって略消去可能である。他の実施形態では、各ＴＦＴの電荷蓄積素子はリフレッシュを必要とするより低い保持時間にもかかわらず、高い書込／消去サイクル耐久性を提供するようにモディファイされた構造を有することができる。しかしながら、そのようなリフレッシュは、従来のダイナミックランダムアクセスメモリ（ＤＲＡＭ）回路よりも大幅に少ない頻度で要求されるだけで、本発明のＮＯＲストリングアレイは、いくつかのＤＲＡＭアプリケーションにおいて動作可能である。このようなＮＯＲストリングの使用は、従来のＤＲＡＭと比較して本質的に低いビット当たりのコスト性能指数、かつ、従来のＮＡＮＤストリングアレイと比較して本質的に読出し遅延時間低減を可能にする。
【００１９】
本発明は、添付の図面と併せ、以下の詳細な説明を鑑みると、より理解される。
【図面の簡単な説明】
【００２０】
【図１Ａ】図１Ａは、本発明の一実施形態によるメモリセルの構成を示すメモリ構成概念図である。
【図１Ｂ】図１Ｂは、本発明の一実施形態による、共通の垂直ワードラインを共有するＮＯＲストリングの２つのスタックの基本回路図を示す。
【図１Ｃ】図１Ｃは、図１ＡのＹ−Ｚ平面断面における４つのＮＯＲストリングのスタックの基本回路図を示す。
【図２Ａ】図２Ａは、本発明の一実施形態による２０２−０〜２０２−７のアクティブレイヤーが半導体基板上に形成された後、かつ個々のアクティブストリップの形成の前のメモリ構成のＹ−Ｚ断面図を示す。
【図２Ｂ−１】図２Ｂ−１は、本発明の一実施形態による、図２Ａのアクティブレイヤー２０２−０〜２０２−７のいずれかを実装するために使用され得る構造２２０ａを示す。
【図２Ｂ−２】図２Ｂ−２は、本発明の一実施形態による構造２２０ａの各レイヤー２２１及び２２３に隣接する追加の金属サブレイヤー２２４を含む構造２２０ｃを示す。
【図２Ｂ−３】図２Ｂ−３は、本発明の一実施形態による構造２２０ａの各レイヤー２２１及び２２３に隣接する他の金属副サブレイヤー２２４を含む構造２２０ｃを示す。
【図２Ｃ】図２Ｃは、アクティブレイヤー２０２−０及び２０２−１のそれぞれのＮ＋サブレイヤー２２３を半導体基板２０１でコンタクト２０６−０及び２０６−１に接続する埋込みコンタクト２０５−０及び２０５−１を通るＹＺ平面内の断面図を示す。
【図２Ｄ】図２Ｄは、図２Ａのメモリ構造２００内のトレンチ２３０の形成を示す、メモリ構造の一部におけるアクティブレイヤー２０２−７を通るＸ−Ｙ平面おいて示す断面図である。
【図２Ｅ】図２Ｅは、トレンチ２３０に沿ったアクティブストリップの対向する側壁上に電荷トラッピングレイヤー２３１Ｌ及び２３１Ｒが堆積することを示す図２Ａのメモリ構造２００の一部におけるアクティブレイヤー２０２−７を通るＸ−Ｙ平面における断面図である。
【図２Ｆ】図２Ｆは、トレンチ２３０を充填するためのポリシリコン又は金属２０８の堆積を示す断面図である。
【図２Ｇ】図２Ｇは、図２Ｆのメモリ構造上のフォトリソグラフィパターニング及びエッチングステップ後に、堆積されたポリシリコン２０８の露出部分を除去することによってローカルワードライン２０８ｗ及びプリチャージワードライン２０８−ｃｈｇが形成され、絶縁材料２０９又はエアギャップアイ分離部をもたらすシャフトが得られることを示す断面図である。
【図２Ｈ】図２Ｈは、アクティブレイヤー２０２−７及び２０２−６のアクティブストリップを示す、図２Ｇローカルワードライン２０８ｗの行を通るＸ−Ｚ平面における断面図を示す。
【図２Ｉ】図２Ｉは、図２Ｈのローカルワードライン２０８ｗの各々が、グローバルワードライン２０８ｇ−ａのいずれか１つに接続され、アクティブレイヤー２０２−０〜２０２−７の上に設けられた１つ以上のレイヤーに配線されているか、グローバルアクティブレイヤー２０２−０と基板２０１との間のアクティブレイヤーの下に設けられた１つ以上のレイヤーに配線されたワードライン２０８ｇ−ｓを含む（図４Ａ参照）ことを示す断面図である。
【図２Ｊ】図２Ｊは、本発明の一実施形態による図２Ｉに示す実施形態の代替実施形態を示し、トップグローバルワードラインのみ、すなわち、ボトムグローバルワードラインがなく、が設けられ、この実施形態では、アクティブストリップの一方の縁部に沿ったローカルワードラインは、アクティブストリップの他方の縁部上のローカルワードラインに対して互い違いに配置される（図４Ｂ参照）ことを示す断面図である。
【図２Ｋ】図２Ｋは、本発明の一実施形態による、ローカルワードラインの反対側のアクティブストリップから形成されたＴＦＴを制御するローカルワードライン２０８ｗの各々を示す（図４Ｃ参照）断面図である。
【図３】図３は、Ｎ＋サブレイヤー２２１内のソースライン上にソース電圧（Ｖｓｓ）を設定するために使用される方法及び回路要素を示す回路図であり、具体的には、ソースライン電圧は、ハードワイヤデコードされたソースライン接続２８０を介して、又はプリチャージＴＦＴ３０３及びビットライン接続２７０を使用して設定することができることを示す図である。
【図４Ａ】図４Ａは、図２Ｉに示される本発明の実施形態のために、ローカルワードライン２０８ｗをグローバルワードライン２０８ｇ−ａに接続するコンタクト２９１を示す、Ｘ−Ｙ平面における断面図である。
【図４Ｂ】図４Ｂは、図２Ｊに示される本発明の実施形態のために、ローカルワードライン２０８ｗをトップグローバルワードライン２０８ｇ−ａ（又はボトムグローバルワードライン２０８ｇ−ｓ）に、千鳥配置で接続するコンタクト２９１を示す、ＸＹ平面内における断面図である。
【図４Ｃ】図４Ｃは、図２Ｋに示される本発明の実施形態のために、ローカルワードライン２０８ｗをグローバルワードライン２０８ｇ−ａに接続するコンタクト２９１と、隣接するアクティブストリップ対間の分離部２０９とを示す、Ｘ−Ｙ平面内における断面図である。
【発明を実施するための形態】
【００２１】
図１Ａは、概念化されたメモリ構造１００を示すが、これは本発明の一実施形態によるメモリセルの編成のこの詳細な説明における例示を容易にする。図１Ａに示すように、メモリ構造１００は、基板レイヤー１０１の表面上に堆積され薄膜に形成されたメモリセルの３次元ブロックを表す。基板レイヤー１０１は、例えば、集積回路を製造するために使用される従来のシリコンウェハであってもよく、それは当業者に馴染みのものである。この詳細な説明では、デカルト座標系（例えば、図１Ａに示す）は、議論を容易にするために採用されるにすぎない。この座標系の下では、基板レイヤー１０１の表面はＸ−Ｙ平面に平行な平面とみなされる。従って、本明細書で使用する「水平」という用語は、Ｘ−Ｙ平面に平行な任意の方向を指し、「垂直」はＺ方向を指す。
【００２２】
図１Ａでは、各垂直列は、記憶素子（すなわち、薄膜メモリトランジスタ又はＴＦＴ）を表し、それは水平ＮＯＲストリングのスタックにおいて垂直共通制御ゲート又はワードラインを共有するが、各ＮＯＲ列はＹ方向に沿って延びている。各ＮＯＲストリングは、「アクティブストリップ」に沿ってＴＦＴから形成され、以下でさらに詳細に記載されている。ＮＡＮＤストリングとは異なり、ＮＯＲストリング内では、その１つのＴＦＴの書き込み、読み出し又は消去は、ＮＯＲストリング内の他のＴＦＴのアクティベーションを伴わない。図１Ａに示すように、メモリ構造１００は、ＮＯＲストリングの４つのスタックからなるアレイを表すものであって、各スタックは４つのＮＯＲストリングを有し、各ＮＯＲストリングは４つのＴＦＴを有する。気を付けたいのは、概念化された構造として、メモリ構造１００は、本発明のメモリ構造の特定の顕著な特徴を抽象的化したものに過ぎない。図１Ａには、各々が４つのＴＦＴを有する４×４のＮＯＲストリングのアレイとして示されているが、本発明のメモリ構造は、Ｘ、Ｙ及びＺ方向のいずれに沿っても、任意の数のＴＦＴを有することができる。例えば、Ｘ方向及びＺ方向のそれぞれに沿って、２，４，８，１６，３２，６４・・・のＮＯＲ型ストリングがあってもよく、各ＮＯＲストリングは２，４，８，１６・・・８１９２又はそれ以上のＴＦＴを有してもよい。数値の使用は、２の整数乗（すなわち、２ｎ、ｎは整数）であり、これは従来のメモリ設計での習慣的なプラクティスに従う。バイナリアドレスをデコードすることによって、アドレス指定可能な各メモリユニットにアクセスすることが慣例である。従って、例えば、本発明の範囲内のメモリ構造は、Ｘ及びＺ方向のそれぞれに沿ってＭ個のＮＯＲストリングを有することができ、Ｍは任意の整数ｎに対して必ずしも２ｎではない数である。メモリブロック１００が８個のＮＯＲストリングからなる８１９２個のスタックを有し、各ＮＯＲストリングが８１９２個の記憶素子スタックを有する場合、メモリブロック１００は、ＮＯＲタイプの不揮発性ＴＦＴの形態で５億以上の記憶素子を有する。今日では、マルチレベルセル（ＭＬＣ）技術を使用して記憶素子に２ビット以上記憶することは珍しくないので、メモリブロック１００は、１０億ビットを超える情報を記憶することができる。１テラビットのメモリチップには、１０００個以上のブロックに加えて、欠陥ブロック又は磨耗ブロックを代替するための予備ブロックがあります。
【００２３】
概念化された構造として、メモリ構造１００は、Ｘ、Ｙ、Ｚのいずれの方向にも正確な縮尺で描かれてはいない。
【００２４】
図１Ｅは、メモリ構造１００の概念図のＹ−Ｚ平面における断面で、４つのＮＯＲストリングのスタックの基本回路表現を示す。図１Ｃに示すように、各ＮＯＲストリングはＹ方向に沿って延び、ソースライン１５３−ｍとビットライン１５４−ｍとの間に接続された記憶素子を有し、ｍは対応するアクティブストリップの１〜４の間のインデックスである。４つのＮＯＲストリング内の対応する記憶素子は、対応する垂直ワードライン１５１−ｎに接続され、ｎはアクティブストリップに沿ったワードラインのインデックスである。
【００２５】
図１Ｂは、本発明の一実施形態による、共通の垂直ワードラインを共有するＮＯＲストリングの２つのスタックの基本回路表現を示す。この構成の詳細な構造については、図２Ｋと共に以下に説明する。図１Ｂに示すように、この基本回路構成は、ＮＯＲストリング（例えば、ＮＯＲストリング１５０Ｌ及び１５ＯＲ）を含み、共通のワードラインを共有するメモリ構造１００の隣接する列に設けられる。
【００２６】
図１Ｂに示すように、ＮＯＲストリング１５０Ｌ及び１５０Ｒは、共通ワードライン１５１ａの反対側に位置する２つのアクティブストリップにおけるＮＯＲストリングである。メモリトランジスタ１５２Ｒ−１〜１５２Ｒ−４及び１５２Ｌ−１〜１５２Ｌ−４は、垂直共通ワードライン１５１ａの左側の４つのアクティブストリップ内及び右側の４つのアクティブストリップ内の各記憶素子である。この実施形態では、図２Ｋ及び図４Ｃと共に以下に詳細に示すように、隣接するアクティブストリップのＴＦＴを制御する共通のローカルワードラインを有することにより、より大きな記憶密度を達成することができる。例えば、ワードライン１５Ｉは、ビットライン１５３Ｒ−１，１５３Ｒ−２，１５３Ｒ−３及び１５３Ｒ−４のＮＯＲストリング内のＴＦＴ及びビットライン１５３Ｌ−１，１５３Ｌ−２，１５３Ｌ−３及び１５３Ｌ−４のＮＯＲストリング内のＴＦＴを制御する。以下でより詳細に説明するように、一実施形態では、各ＮＯＲストリングに固有の寄生容量Ｃ（例えば、ストリングのＮ＋拡散とその多数の関連するローカルワードラインとの間の寄生容量）が使用され、いくつかの動作条件で、仮想ソースを提供する。
【００２７】
本発明のＮＯＲストリング内のＴＦＴは、プログラム、プログラム禁止、消去、又は読み出しが可能であるが、これには、従来のプログラミング、抑制、消去及び読み出し電圧を用いる。本発明の１つ又は複数の実施形態では、ＴＦＴは、ファウラー・ノルドハイム・トンネリング又は直接トンネリング・メカニズムを使用してプログラム又は消去される薄膜蓄積トランジスタによって実現される。別の実施形態では、チャネルホットエレクトロン注入をプログラミングに使用することができる。
【００２８】
図２Ａは、本発明の一実施形態による、アクティブレイヤー２０２−０〜２０２−７が半導体基板２０１上に形成された後のメモリ構造２００のＹ−Ｚ平面内の断面を示す。図２Ａに示すように、メモリ構造２００は、アクティブレイヤー２０２−０〜２０２−７を含む。半導体基板２０１は、例えば、アクティブレイヤーを形成する前にメモリ構造２００のための支持回路が形成され得るＰドープバルクシリコンウエハを表す。このような支持回路は、アナログ回路とデジタル回路の両方を含むことができる。このような支持回路のいくつかの例は、シフトレジスタ、ラッチ、センスアンプ、基準セル、ソースライン、バイアス及び基準電圧発生器、インバータ、Ｎａｎｄ、Ｎｏｒ、Ｅｘｃｌｕｓｉｖｅ−Ｏｒ及び他の論理ゲート、入力／出力ドライバ、アドレスデコーダ、ビットライン及びワードラインデコーダ、他のメモリ素子、シーケンサ及び状態機械を含む。これらの支持回路は、従来の装置のビルディングブロックから形成することができる。当業者に知られるように、例えば、Ｎ−ウェル、Ｐ−ウェル、トリプルウェル、Ｎ+、Ｐ＋拡散領域、絶縁領域、低電圧トランジスタ及び高電圧トランジスタ、キャパシタ、抵抗器、及び配線である。
【００２９】
支持回路が半導体基板２０１内部及び表面に形成された後、絶縁レイヤー２０３−０が設けられ、これは例えば堆積又は成長した厚い酸化シリコンであってもよい。
【００３０】
次に、「グローバルワードライン」を含む１つ又は複数の相互接続レイヤーを形成することが実施形態もいくつかあり、これらを以下で説明する。このような金属配線（例えば、後述する図２Ｃのグローバルワードラインランディングパッド２６４）は、後のステップで形成されるアクティブＮＯＲストリングに垂直な所定の方向に沿って延びる水平で細長いストリップとして提供されてもよい。この詳細な説明での説明を容易にするために、グローバルワードラインはＸ方向に沿って延びると仮定される。金属配線は、１つ又は複数の堆積された金属レイヤー上にフォトリソグラフィパターニング及びエッチングステップを適用することによって形成することができる（あるいは、これらの金属配線は、銅ダマシンプロセスなどの従来のダマシンプロセスを使用して形成することができる）。次いで、厚い酸化物２０３−０が堆積され、続いて従来の化学機械研磨（ＣＭＰ）を用いて平坦化工程が後に続く。
【００３１】
それからアクティブレイヤー２０２−０〜２０２−７が順次形成され、各アクティブレイヤーは、対応する一の２０３−１〜２０３−７によって下にある前のアクティブレイヤーと絶縁されている。図２Ａでは、８つのアクティブレイヤーが示されているが、任意の数のアクティブレイヤーが設けられてもよい。実際には、設けられるアクティブレイヤーの数は、プロセス技術に制限され、例えば、十分に制御された異方性エッチングプロセスの利用可能な場合は、アクティブレイヤーを切断し半導体基板２０１に達することも可能となる等である。各アクティブレイヤーは、後述するエッチング工程でエッチングされて、それぞれがＹ方向に沿って延びる多数の平行なアクティブストリップを形成する。
【００３２】
図２Ｂ−１は、本発明の一実施形態による、図２Ａのアクティブレイヤー２０２−０〜２０２−７のいずれかを実装するために使用され得る構造２２０ａを示す。図２Ｂ−１に示すように、アクティブレイヤー２２０ａは、堆積されたポリシリコンサブレイヤー２２１〜２２３を含む。サブレイヤー２２１〜２２３は、その間に除去することなく、同じプロセスチャンバ内で連続して堆積可能である。サブレイヤー２２３は、５−５０ｎｍのその場でドープされたＮ＋ポリシリコンを堆積させることによって形成することができる。次いで、サブレイヤー２２２及び２２１は、４０〜１００ｎｍの厚さの範囲に、ドープされていないか、あるいは低濃度にドープされたポリシリコンを堆積させることによって形成することができる。サブレイヤー２２１（すなわち、堆積されたポリシリコンのトップレイヤー）は、次いでＮ＋ドープされる。このＮ＋ドーピングは、（ｉ）ヒ素又はアンチモンの低エネルギーの浅いイオン注入、２０〜５０ｎｍのＮ＋ドープされたトップサブレイヤー２２１の形成、又は（ｉｉ）堆積されたポリシリコンのその場ドーピングによって、２０〜５０ｎｍのＮ＋トップサブレイヤー２２１を含む（熱拡散は、先に形成された下部アクティブレイヤーを上部のアクティブレイヤーよりも大きな拡散に暴露するので、使用されるべきではない）。ボロン（Ｐ−）イオン又はリン（Ｎ−）イオンの低ドーズ注入はまた、注入された又はその場のＮ＋ドープされたサブレイヤー２２１を貫通するのに十分なエネルギーで実施され、トップＮ＋ドープサブレイヤー２２１とボトムＮ＋ドープサブレイヤー２２３との間に位置するサブレイヤー２２２のためのモード閾値電圧を提供する。
【００３３】
サブレイヤー２２１及び２２２におけるＮ＋及びＰ−注入種の熱活性化は、好ましくは、従来の急速熱アニール技術（例えば、７００℃以上）を用いて、すべてのアクティブレイヤー２０２−０〜２０２−７が形成された後に行われるべきである、これにより、すべてのアクティブレイヤーがほぼ同じ量の高温処理を受けることが保証される。以下のことに留意すべきである、すなわち、総熱予算を超えるべきでなく、Ｎ＋サブレイヤー２２３とＮ＋サブレイヤー２２１とのマージを回避し、Ｐ−サブレイヤー２２２を消失せないようにすべきである。Ｐ−サブレイヤー２２２は、Ｎ＋サブレイヤー２２１及び２２３にわたって印加される低電圧でのＮ＋Ｐ−Ｎ＋トランジスターパンチスルーを回避するために、十分な厚さのままであることが要求される。
【００３４】
サブレイヤー２２２の最終的な厚さは、ＴＦＴチャネルの長さを表し、これは長いアクティブなストリップに対して１０ｎｍ又はそれ以下のわずかであり得る。一実施形態では、窒化シリコン（例えば、ＳｉＮ又はＳｉ３Ｎ４）の超薄膜（約１ｎｍ）、又は別の適切な拡散・ブロッキング・フィルムを堆積し、引き続きＮ＋サブレイヤーを形成して、それから再びＮ＋ポリシリコンサブレイヤー２２１を堆積する前にサブレイヤー２２２のポリシリコンを５−３０ｎｍの範囲の厚さで堆積し、ＴＦＴチャネル長を１０ｎｍ未満に制御することが可能である。超薄膜窒化ケイ素レイヤーは、化学蒸着、原子レイヤー堆積又は任意の他の手段、例えば低温での高圧窒化によって堆積することができる。各超薄膜シリコン窒化物レイヤーは、拡散バリアとして振舞うが、Ｎ＋サブレイヤー２２１及びＮ＋サブレイヤー２２３のＮ＋ドーパントがＰ−サブレイヤー２２２に拡散することを防止し、なお、これらは、Ｎ＋サブレイヤー２２１（ソースとして振舞う）とＮ＋サブレイヤー２２３（ドレインとして振舞う）との間にある領域内のＭＯＳトランジスタ動作をわずかにしか妨げないように十分に薄い（サブレイヤー２２２の表面反転レイヤーの電子は、１ｎｍの窒化ケイ素を通し直接容易にトンネリングする）。これらの付加的な超薄膜シリコン窒化物レイヤーは、製造コストを増加させるが、「オフ」状態にあるアクティブストリップに沿った多数のＴＦＴにおけるリーク電流を大幅に低減するのに役立つ一方、「オン」状態でアクセスされるＴＦＴに対し、高リード電流を供給する。
【００３５】
オプションとして、Ｎ＋サブレイヤー２２３及び２２１のビットライン及びソースラインに沿ってより低い抵抗率を提供するために、Ｎ＋サブレイヤー２２１及び２２３の対応する１片方に隣接して追加の導電性サブレイヤー２２４を設けることができる（例えば、図２Ｂ−２について）、又はその両方に（例えば、図２Ｂ−３）。サブレイヤー２２４は、１又は複数の堆積された金属レイヤーによって提供されてもよい。例えば、サブレイヤー２２４は、先ず１〜２ｎｍの厚さのＴｉＮレイヤーを堆積させた後、引き続き１０〜４０ｎｍの厚さのタングステン又は類似の高融点金属又はそのシリサイド又はサリサイドのレイヤーを堆積することによって設けることができる。配線抵抗の低減は、長い導電性ストリップにわたる信号の「ＲＣ遅延」（すなわち、配線抵抗Ｒと配線容量Ｃとの積による時間遅延）を低減するために望ましい。細長いアクティブストリップ（すなわち、電流Ｉと配線抵抗Ｒとの積による電圧降下）にわたる「ＩＲドロップ」を最小化するために使用される。しかしながら、アクティブレイヤー２０２−０〜２０２−７の各々に金属サブレイヤー２２４を含めることは、製造プロセスにおけるコスト及び複雑さを増加させる可能性があり、他のサブレイヤーでのポリシリコン又は酸化シリコンのような材料に比較して、金属材料のいくつかが異方性エッチングするのが難しいという複雑さを含む。しかしながら、金属サブレイヤー２２４の使用は、かなり長いアクティブストリップの使用を可能とし、これは優れたアレイ効率をもたらす。一方で、短い方のアクティブストリップは、Ｎ＋サブレイヤー２２３とＮ＋サブレイヤー２２１との間のリークに対する優れた耐性を有し、長いストリップよりも低い固有キャパシタンスを有する。集積回路設計者は、低いレイテンシが最も重要である場合に、より短いアクティブストリップ（１つ又は両方の金属レイヤーの有無にかかわらず）を選択することができる。代替的にストリップ抵抗は、一端だけではなく、各アクティブストリップの両端に埋設コンタクトを設けることによって減少させることができる。
【００３６】
ブロック形成パターニング及びエッチングステップは、形成されたアクティブレイヤー内に別個のブロックを画定する。各ブロックは、後述するように、Ｙ方向に沿って並列に延びる多数（例えば、数千）のアクティブストリップが形成される領域を画定し、各アクティブストリップは多数（例えば、数千）のＴＦＴを形成することになる。
【００３７】
アクティブレイヤー２０２−０〜２０２−７の各々は順次形成され、各アクティブレイヤーは上記のステップを繰り返すことによって形成される。加えて、各アクティブレイヤーのブロックを画定するブロック形成パターニングにおいて、各々の上レイヤーのアクティブレイヤーは、前のアクティブレイヤーをわずかに超えて延在し（例えば、以下に説明する図２Ｃに示すように、レイヤー２０２−１は、レイヤー２０２−０を超えて延在する）、より上位のアクティブレイヤーが、所定の埋め込みコンタクトを介して半導体基板２０１内のその特定のデコーダ及び他の回路にアクセスすることを可能にする。
【００３８】
図２Ｃは、埋込みコンタクト２０５−０及び２０５−１を通るＹＺ平面内の断面を示し、これらは、アクティブレイヤー２０２−０及び２０２−１において、Ｎ＋サブレイヤー２２３を半導体基板２０１のコンタクト２０６−０及び２０６−１に接続する。図２Ｃに示すように、埋込みコンタクト２０５−０及び２０５−１は、半導体基板２０１内のコンタクト２０６−０及び２０６−１を接続し、例えば、アクティブレイヤー２０２−０及び２０２−２のそれぞれのＮ＋サブレイヤー２２３から形成されたローカルビットライン又はソースラインに接続する。アクティブレイヤー２０２−２〜２０２−７（図示せず）のための埋め込みコンタクトは、同様に設けられて、アクティブレイヤー２０２−２〜２０２−７を、半導体基板２０１上のアクティブレイヤー２０２−２〜２０２−７（図示せず）へ接続する。スイッチ回路を介して、コンタクト２０６−０〜２０６−７にプリチャージ電圧Ｖｂｌが各ビットライン又はソースラインに印加されてもよく、読み出し動作時には、センスアンプの入力端子又はラッチに接続されてもよい。スイッチ回路は、コンタクト２０６−０〜２０６−７のそれぞれを、プログラミング電圧（Ｖｐｒｏｇｒａｍ）、禁止電圧（Ｖｉｎｈｉｂｉｔ）、消去電圧（Ｖｅｒａｓｅ）、又は電圧のようないくつかの特定の電圧源のいずれかに選択的に接続してもよく、あるいは、任意の他の適切な所定又はプリチャージ基準電圧Ｖｂｌ又はＶｓｓに接続してよい。以下に説明する一実施形態では、ビットライン又はソースラインに沿った比較的大きな寄生容量Ｃを使用して、仮想接地を各アクティブレイヤーのサブレイヤー２２１に形成することができる。この実施形態では、アクティブレイヤー２０２−０〜２０２−７のそれぞれのサブレイヤー２２１から形成されるビットライン又はソースラインに埋め込みコンタクト及び別個の相互接続部を設ける必要はない。
【００３９】
また、図２Ｃには、半導体基板２０１のコンタクト２６２−０〜２６２−ｎまで、Ｘ方向に沿って形成されることになるグローバルワードラインを接続するための埋め込みコンタクト２６１−０〜２６１−ｎが示されている。これらのグローバルワードラインは、形成されることになる対応するローカルワードライン２０８ｗを接続するために設けられる（例えば、後述の図２Ｇ参照）。ランディングパッド２６４は、グローバルワードライン２６１−０及び２６１−ｎのトップ面にまだ垂直に形成されていないローカルワードライン２０８ｗへの接続を可能にするために設けられている。スイッチ回路及びグローバルワードラインデコーダを介して、グローバルワードライン２６２−０〜２６２−ｎのそれぞれは、選択的に、又は、個別にいくつかのグローバルワードライン間で多数の、ステップ型プログラミング電圧（Ｖｐｒｏｇｒａｍ）、読込電圧（Ｖｒｅａｄ）及び消去電圧（Ｖｅｒａｓｅ）等の基準電圧源が共有されている。
【００４０】
これらの埋め込みコンタクト、グローバルワードライン及びランディングパッドは、従来のフォトリソグラフィパターニング及びエッチングステップ、１つ又は複数の導体の堆積、又は合金化（例えば、タングステン金属又はタングステンシリサイド）によって形成することができる。
【００４１】
トップアクティブレイヤー（例えば、アクティブレイヤー２０２−７）が形成された後、アクティブレイヤーを通じボトムグローバルワードライン（又は半導体基板２０１）に達するまでエッチングによってトレンチが形成され、ストリップ形成マスクを使用している。ストリップ形成マスクは、Ｙ方向に沿って（すなわち、Ｘ方向に沿って延びるグローバルワードラインストリップに垂直に）延びる細長いストリップのフォトレジストレイヤーのパターンからなる。順次の異方性エッチングは、アクティブレイヤー２０２−７から下方の２０２−０に至るエッチング、誘電分離レイヤー２０３−７は下方の２０３−０にまでエッチングされる。エッチングされるアクティブレイヤーの数として、図２Ｃの例では８である（より一般的には１６以上のアクティブレイヤーがある）。フォトレジストマスクそれ自体は、最も低いアクティブレイヤーをエッチングするのに必要な多数のエッチングを十分に凌ぎ、ストリップパターンを保持するほど十分な強さはない。従って、当業者に知られているように、炭素のようなハードマスク材料による補強が必要とされることがある。エッチングは、グローバルワードラインのランディングパッドの上の誘電体分離で終わる。トレンチエッチングシーケンス中にランディングパッドを保護するために、酸化アルミニウムのようなエッチング停止バリア膜を設けることが有利であり得る。
【００４２】
図２Ｄは、図２Ａのメモリ構造２００内にトレンチ２３０を形成することを示す、図２Ａのメモリ構造２００の一部分におけるアクティブレイヤー２０２−７を通るＸ−Ｙ平面内の断面図である。隣接するトレンチ２３０の間には、高アスペクト比の細長いアクティブストリップのスタックがある。最良のエッチング結果を得るためには、エッチング化学を変えなければならないことがあり、異なるサブレイヤーの材料をエッチングするとき、特に金属サブレイヤー２２４が存在するときがその場合である。マルチステップエッチングの異方性は重要である。何故ならば、下位レイヤーのアンダーカットはできるだけ避けなければならず、そして下側のアクティブレイヤー（例えば、アクティブレイヤー２０２−０内のアクティブレイヤー）のアクティブストリップは、トップアクティブレイヤーのアクティブストリップ（すなわち、アクティブレイヤー２０２−７のアクティブストリップ）における対応する幅及びギャップ間隔と同じ幅及びギャップ間隔を隣接するアクティブストリップで同じにする。当然のことながら、エッチングされるスタック内のアクティブレイヤーの数が多いほど、後続のエッチングの設計がより困難になる。例えば３２個のアクティブレイヤーを通しでエッチングすること関する困難を軽減するために、上記のＫｉｍが上記文献Ｐ１８８−Ｐ１８９で議論したように、例えばそれぞれが８レイヤーからなるセクションでエッチングを行ってもよい。図２Ｄに示すように、トレンチ２３０はＹ方向に沿って延びる。
【００４３】
その後、電荷トラップ材料の１つ以上のレイヤーが、トレンチ２３０内のアクティブストリップの側壁にコンフォーマルに堆積される。電荷トラップレイヤーは、最初に、厚さ２〜１０ｎｍの薄いトンネリング誘電膜、典型的には二酸化シリコンレイヤー又は酸化シリコン−窒化シリコン−酸化シリコン（「ＯＮＯ」）三重レイヤーを堆積又は成長させることによって形成され、続けて、厚さ４〜１０ｎｍの電荷トラッピング材レイヤーを堆積させ、典型的には窒化ケイ素又はケイ素に富んだ窒化物又は酸化物又はナノクリスタル又はナノドットが薄い誘電体膜に埋め込まれたもので、これは、それから、ブロッキング誘電体でキャッピングされる。ブロッキング誘電体は、厚さ５〜１５ｎｍのレイヤーであってもよく、例えば、例ＯＮＯレイヤー、又は酸化アルミニウム、酸化ハフニウム又はそれらのいくつかの組み合わせからなるものでもよい。記憶素子は、ＳＯＮＯＳ、ＴＡＮＯＳ、ナノドットメモリ、分離フローティングゲート、又は当業者に知られている任意の適切な電荷トラッピングサンドイッチ構造であり得る。トレンチ２３０は、隣接するアクティブストリップの２つの対向する側壁上の記憶素子と、これらの対向する側壁上のＴＦＴによって共有される垂直ローカルワードラインとを収容するのに十分な幅でなければならない。図２Ｅは、トレンチ２３０に沿ったアクティブストリップの対向する側壁上に堆積された電荷トラッピングレイヤー２３１Ｌ及び２３１Ｒを示す、図２のメモリ構造２００の一部分におけるアクティブレイヤー２０２−７を通るＸＹ平面内の断面図である。
【００４４】
ボトムグローバルワードラインのコンタクト開口部は、レイヤー２０２−７のトップにフォトリソグラフィによってパターン化され、トレンチ２３０の底部の電荷トラップ材料を通し異方性エッチングによって露出され、ボトムグローバルワードラインランディングパッド（例えば、図２Ｃのグローバルワードラインランディングパッド２６４）で止まっている。以下の図２Ｉに関連して説明される一実施形態では、トレンチ２３０の交互の行（例えば、そこに形成されたワードラインが奇数アドレスに割り当てられた行）のみが、ボトムグローバルワードラインまで下方にエッチングされるべきである。実施形態の中には、エッチングされる前にポリシリコンの超薄膜（例えば、厚さ２〜５ｎｍ）が堆積され、トレンチ２３０のボトムで電荷捕獲材料の異方性エッチング中、トレンチ２３０の側壁上のブロッキング誘電体の垂直表面を保護するという実施形態もある。
【００４５】
その後、ドープされたポリシリコン（例えば、ＰＴポリシリコン）を電荷トラップレイヤーの上に堆積させて、制御ゲート又は垂直ローカルワードラインを形成することができる。Ｐ＋ドープポリシリコンは、Ｎ＋ドープポリシリコンよりも仕事関数が高いので好ましい。あるいは、垂直ローカルワードラインを形成するために、ＳｉＯ２に対して高い仕事関数を有する金属（例えば、タングステン、タンタル、クロム又はニッケル）を使用することもできる。トレンチ２３０は、Ｐ＋ドープされたポリシリコン又は金属で充填されてもよい。以下に説明する図２Ｉの実施形態では、トレンチ２３０の交互の列（すなわち、奇数アドレスに割り当てられたローカルワードラインをホストする行）でドープされたポリシリコン又は金属は、ボトムグローバルワードラインとオーミック接触する。もう一方のトレンチ２３０内のポリシリコン（すなわち、偶数アドレスに割り当てられたローカルワードラインをホストする行）は、ボトムグローバルワードラインから分離される（これらのローカルワードラインは、上部アクティブレイヤーの上に配線されたトップグローバルワードラインによって接触されることになる）。ここで、フォトレジスト及びハードマスクを除去可能である。その後、ＣＭＰステップを使用して、各ブロックのトップ表面からドープされたポリシリコンを除去することができる。図２Ｆは、トレンチ２３０を充填するポリシリコン２０８の堆積を示す。
【００４６】
図２Ｇは、図２のメモリ構造上のフォトリソグラフィパターニング及びエッチングステップ後に、堆積されたポリシリコン２０８の露出部分を除去し、得られたシャフトを絶縁材料２０９で充填することによってローカルワードライン２０８ｗができあがることを示す。この場合のドープされたポリシリコンの除去は、かなり狭い空間での高アスペクト比のエッチングであるので、上記の技術を用いてハードマスクが必要とされることがある。得られるシャフトは、絶縁材料２０９で充填されてもよいし、エアギャップとして残されてもよい。掘削のためにドープされたポリシリコンを露出させるマスクパターンは、Ｘ方向に沿って延びる平行ストリップであり、その結果、これらは一実施形態でローカルワードライン２０８ｗと接触するように形成されることが要求されるグローバルワードラインと一致することがある。
【００４７】
図２Ｇで、絶縁材料２０９に隣接する電荷トラップレイヤー２３１Ｌ及び２３１Ｒの部分は、堆積されたポリシリコン２０８の対応する部分の除去後に残っていた。いくつかの実施形態では、電荷トラップレイヤー２３１Ｌ及び２３１Ｒのこれらの部分は、シャフトを絶縁材料２０９で充填する前に、従来のエッチングプロセスによって除去可能である。シャフト内の電荷捕獲材料のエッチングは、ドープされたポリシリコンを除去するのと同時に、又はその後に行うことができる。後続のエッチングは、異方性エッチングが残した微細ポリシリコンストリンガも除去する。そのようなポリシリコンストリンガは、望ましくない電荷リークを引き起こし、隣接する垂直ローカルワードライン間の抵抗性漏れ経路として働く。このような電荷トラップ材料を除去することによって、一のＴＦＴと同じストリングに沿ってそのすぐ左右にある他のＴＦＴとの間でのトラップされた電荷の横方向の拡散も消失する。
【００４８】
図２Ｈは、アクティブレイヤー２０２−７及び２０２−６内のアクティブストリップを示すローカル垂直ワードライン２０８ｗ（Ｘ−Ｙ平面内の図２Ｇにも示される）の行を通るＸ−Ｚ平面内の断面図を示す。図２Ｈに示されるように、各アクティブレイヤーは、Ｎ＋サブレイヤー２２１、Ｐ−サブレイヤー２２２、Ｎ＋サブレイヤー２２３を含む。一実施形態では、Ｎ＋サブレイヤー２２１（例えばソースライン）は接地基準電圧Ｖｓｓ（図示せず）に接続され、Ｎレイヤーサブレイヤー２２３（例えばビットライン）は、図２Ｃに示す方法によって基板２０１のコンタクトに接続される。従って、ローカルワードライン２０８ｗ、アクティブレイヤー２０２−７又は２０２−６のその部分でワードライン２０８ｗに面する部分及びワードライン２０８ｗとアクティブレイヤー２０２−７又は２０２−６の部分との間の電荷トラップレイヤー２３１Ｌは、図２Ｈの符号２８１及び２８２によって示されるように、記憶素子又はメモリＴＦＴを形成する。ＴＦＴ２８１及び２８２にワードライン２０８Ｗの反対面で対向するのは、各々ＴＦＴ２８３及び２８４であり、電荷トラップレイヤー２３１Ｒを組み込んでいる。ＴＦＴ２８３及び２８４を提供するアクティブストリップ２０２−６及び２０２−７の他方の側には、ＴＦＴ２８５及び２８６がある。従って、図２Ｈに示す構成は、最高密度構成のＴＦＴであり、各垂直ワードラインがその辺に沿って２つのアクティブストリップによって共有され、各アクティブストリップがその辺に沿って２本のワードラインによって共有されており、Ｎ＋サブレイヤー２２３は、当面のメモリトランジスタの動作に必要な適切な電圧（例えば、プログラム電圧Ｖｐｒｏｇ、禁止電圧Ｖｉｎｈｉｂｉｔ、消去電圧Ｖｅｒａｓｃ又は読み出し基準電圧Ｖｂｌ）に充電可能である。図２Ｈに示すように。追加の金属サブレイヤー２２４は、メモリデバイスの動作を容易にするために、ビットラインの導電性を増加させる。別の実施形態では、アクティブレイヤー２０２−０〜２０２−７のいずれかのＮ＋サブレイヤー２２１はフローティング状態のままでよい。各アクティブレイヤーにおいて、１つ又は複数のローカル垂直ワードライン（「プリチャージワードライン」と呼ばれる：例えば、図２Ｇではプリチャージワードライン２０８−ｃｈｇ）を使用することができる非メモリＴＦＴとして使用可能である。適切な電圧が印加されると（すなわち、プリチャージＴＦＴを「オン」状態にする）、各プリチャージワードラインはサブレイヤー２２２を瞬時に反転させ、Ｎ＋サブレイヤー２２１は、Ｎ＋サブレイヤー２２３上で電圧Ｖｓｓにプリチャージ可能である。プリチャージワードラインの電圧が落とされ（すなわち、「オフ」状態に戻る）、ストリップの両側の他のすべてのワードラインも「オフ」になると、デバイスの動作が進行し、Ｎ＋サブレイヤー２２１は、プリチャージ電圧Ｖｓｓにおいて仮想基準として電気的に充電されたままであるが、これはＮ＋サブレイヤー２２１のストリップキャパシタの寄生キャパシタンスは、プログラム及び読み出し動作をサポートするのに長さに足りるだけの電荷を保持するのに十分なほど大きいからである（下記参照）。
【００４９】
各ローカルワードライン２０８ｗは、アクティブレイヤー２０２−０〜２０２−７のそれぞれに形成されたＴＦＴのうち指定された１つに蓄積された電荷、電荷トラッピング部２３１Ｌ又は２３１Ｒのいずれかに位置する電荷を読み出し書き込み又は消去に使用可能であるが、そのときには適当な電圧が印加されている。あるいは、代替的な一実施形態では、以下の図２Ｋに関連して説明され、各ローカルワードライン２０８ｗを使用して、アクティブレイヤー２０２−０〜２０２−７の各々に形成されたＴＦＴのいずれかに蓄積された電荷、電荷トラッピング部２３１Ｌ又は２３１Ｒのいずれかに位置する電荷を読み出し書き込み又は消去に使用可能であるが、そのときには適当な電圧が印加されている。しかしながら、図２Ｋに示すように、アクティブレイヤー２０２−０〜２０２−７の２つの側のうちの片側のみが蓄積ＴＦＴとして形成され、これにより、本実施形態における下部及び上部の両側のグローバルワードラインの必要性が排除される。
【００５０】
その後、絶縁誘電体又は酸化物を堆積させ、その表面を平坦化することができる。半導体基板２０１及びローカルワードライン２０８ｗへのコンタクトは、フォトリソグラフィによってパターン化され、エッチングされてもよい。図２Ｉ及び対応する図４Ａに関連して説明される一実施形態では、ローカルワードライン２０８ｗへのコンタクトは、偶数アドレスに割り当てられたローカルワードライン（奇数アドレスが割り当てられたローカルワードラインは、最下位のグローバルワードラインによるアレイ）。図２Ｊに示す実施形態については、すべてのローカルワードラインに対してコンタクトが設けられるが、ローカルワードラインは、図４Ｂに示されるように、対向するワードラインに対して互い違いに配置される。堆積された金属レイヤーは、トップ金属レイヤー及びコンタクトを提供する。このような金属レイヤーは、まず、薄いＴｉＮレイヤーを形成した後、低抵抗の金属レイヤー（例えば、タングステン）を形成することによって設けることができる。金属レイヤーは、その後、フォトリソグラフィによってパターン化されて、トップグローバルワードラインを形成する。あるいは、代替的にこれらのグローバルワードラインは、銅ダマシンプロセスによって提供されてもよい。一実施形態では、これらのグローバルワードラインは水平であり、Ｘ方向に沿って延びており、分離酸化物に形成されたコンタクトと電気的に接続し（すなわち、ローカルワードライン２０８ｗにコンタクトすし）、半導体基板２０１とコンタクトする（図示せず）。当然のことながら、当業者に知られている他のマスク及びエッチングプロセスの流れ可能性として、偶数及び奇数アドレスのローカルワードラインを形成し、それらをグローバルワードラインに適切に接続することが可能であり、アレイのトップからトップグローバルワードを通り又はアレイのボトムからボトムグローバルワードラインを通り、両方のグローバルワードラインを通る実施形態もいくつかある。
【００５１】
図２Ｉは、図２Ｈのローカルワードライン２０８ｗの各々が、グローバルワードライン２０８ｇ−ａのいずれか１つに接続され、アクティブレイヤー２０２−０〜２０２−７の上に設けられた１つ又は複数のレイヤーに配線されているか、グローバルアクティブレイヤー２０２−０と基板２０１との間のアクティブレイヤーの下に設けられた１つ又は複数のレイヤーに配線されたワードライン２０８ｇ−ｓを含む。ボトムグローバルワードラインに結合されたローカルワードライン２０８ｗには奇数アドレスが割り当てられてもよく、トップグローバルワードラインに結合されたローカルワードライン２０８ｗには偶数アドレスが割り当てられてもよい。図４Ａは、ローカルワードライン２０８ｗをグローバルワードライン２０８ｇ−ａに接続するコンタクト２９１を示す、Ｘ−Ｙ平面における断面図である。（対照的に、図２Ｋの実施形態及び対応する図４Ｃでは、ローカルワードライン２０８ｗは、アクティブストリップの側面のうちの片側のみの各アクティブストリップを制御する）
【００５２】
図２Ｊは、図２Ｉの実施形態に対する代替の実施形態を示し、トップグローバルワードラインのみが提供される（あるいは、代替的にボトムグローバルワードラインのみが提供される）本発明の一実施形態を示す。この実施形態では、アクティブストリップの一方の縁部に沿ったローカルワードラインは、アクティブストリップの他方の縁部上のローカルワードラインに対して互い違いになっている。これは図４Ｂに示されるとおりであり、ローカルワードライン２０８ｗをトップグローバルワードライン２０８ｇ−ａ（又はボトムグローバルワードライン２０８ｇ−ｓ）に互い違いの構成で接続するコンタクト２９１を示す、Ｘ−Ｙ平面内の対応する断面図である。この実施形態は、ボトムグローバルワードライン（又はトップグローバルワードラインの場合もあり得る）を形成するために必要なプロセスステップを省略してプロセスフローを単純化する。図２Ｉの実施形態及び対応する図４Ａの実施形態では、トップ及びボトムのグローバルワードラインの両方が設けられ、グローバルワードラインの１ピッチ内で各アクティブストリップの各アクティブレイヤーに２つのＴＦＴを設けることができるアクティブストリップの一方の側壁を用いて１つのＴＦＴが形成され、ボトム・グローバルワードラインから制御され、他方のＴＦＴがアクティブストリップの他方の側壁を用いて形成され、トップグローバルワードラインから制御される（ピッチは、１つの最小線幅＋隣接する線間の必要最小間隔である）。対照的に、図２Ｊ及び対応する図４Ｂに示されているように、各アクティブレイヤー内の１つのグローバルワードラインピッチ内に１つのＴＦＴのみを設けることができる。各ストリップの２つの側の２つのローカルワードライン２０８ｗは、互いに相対的に互い違いに配されてよく、２つのグローバルワードラインピッチが双方のコンタクトを要する。互い違いの実施形態に対するペナルティは、各アクティブストリップの両端が各グローバルワードラインの１ピッチ内にＴＦＴを提供するという固有の倍密度ＴＦＴを放棄することである。
【００５３】
図２Ｋは、本発明の一実施形態による、ローカルワードラインの反対側にあるアクティブストリップから形成されたＴＦＴを制御するローカルワードライン２０８ｗの各々を示す。図４Ｃは、ローカルワードライン２０８ｗをグローバルワードライン２０８ｇ−ａに接続するコンタクト２９１と、隣接するアクティブストリップ対間の分離部２０９とを示すＸ−Ｙ平面内の対応する断面である。図２Ｋに示すように、各ＴＦＴは、共通のローカルワードラインの反対側に位置する二重対のアクティブストリップのいずれか一方から形成され、アクティブストリップの各二重対は、酸化物又は同様に形成された隣接するアクティブストリップの二重対からの空隙２０９を含む。隣接するアクティブストリップの対の間の分離トレンチは、電荷トラップ材料２３１又はポリシリコン２０８を収容する。局所ワードライン２０８ｗがエッチングによって画定された後、保護された分離トレンチは酸化物又は誘電材料２０９で充填されるか、又は空隙として残される。
【００５４】
図３は、各アクティブストリップのサブレイヤー２２１（例えば、図２Ｂ−１参照）は、ハードワイヤ２８０（点線）によって、金属又はＮ＋ドープされたポリシリコン導体によってソース基準電圧Ｖｓｓに接続される。ハードワイヤ２８０の各々は、独立して接続されてもよく、その結果、異なるレイヤーのソース電圧は同じである必要はない。サブレイヤー２２１は、サブレイヤー２２３が形成された後にのみ形成されるので、サブレイヤー２２１を基準電圧Ｖｓｓに接続するための金属又はＮ＋ドープされたポリシリコン導体は、アクティブレイヤー２０２−０〜２０２−７の各々に対して１回又は２回の追加のパターニング及びエッチングステップを必要とし、従って、処理コストが増加する。この付加コストを回避するために、各アクティブＮＯＲストリングの大きな固有寄生容量Ｃが使用される。固有の寄生容量Ｃを利用すると、ハード・ワイヤ２８０は不要であり、ビットラインサブレイヤー２２３からプリチャージワードライン２０８−ｃｈｇによって制御されるローカル垂直プリチャージＴＦＴの作用によって電圧Ｖｓｓに一時的にプリチャージされた後、各アクティブストリップのサブレイヤー２２１は、浮遊のままにおかれる。長い水平ＮＯＲストリング（例えば、１，０２４個以上のメモリＴＦＴを有する）では、いくつかのプリチャージＴＦＴをアクティブストリップのいずれかの側に（例えば、５１２個のＴＦＴごとに１つずつ）設けることができる。１つのプレートとしての各ローカルワードラインと他のプレートとしてのＮ＋／Ｐ−／Ｎ＋アクティブレイヤーとの間のローカルキャパシタを仮定すると、このようなＴＦＴの各々は、典型的には約３×１０−１８ファラッドであるキャパシタを提供する。ストリップの両側から静電容量に寄与する約２，０００個のＴＦＴが存在するので、ストリングの総容量Ｃは０．０１ピコファラドに近づき、これは、書込み、消去又はプリチャージ動作の直後に続く読み出し動作を実行するのに必要なミリ秒をはるかに超えるプリチャージ電圧を維持するのに十分である。キャパシタンスＣは、ストリングの各辺に沿って数千個のＴＦＴを収容するようにＮＯＲストリングを長くすることによって増加させることができ、それに応じて、Ｎ＋サブレイヤー２２１上のプリチャージ電圧Ｖｓｓの保持時間を増加させる。しかしながら、より長いＮＯＲストリングは、Ｎ＋サブレイヤー２２１とＮ−サブレイヤー２２３との間のリーク電流の増加を被り、そのようなリーク電流は、アドレス指定されている１つのＴＦＴを読み取るとき、検出された電流を妨害することがある。また、読み出し動作中に大きなキャパシタをプリチャージするのにかかる時間が長くなる可能性は、読出し低レイテンシ（すなわち、高速読み出しアクセス時間）必要条件と競合する可能性がある。長いＮＯＲストリングのキャパシタンスＣのプリチャージを高速化するためには、代表的には、複数のプリチャージＴＦＴを設けることを必要とするが、このようなプリチャージＴＦＴは、ＮＯＲストリングの全長にわたって分布していてもよい。
【００５５】
また、図３には、基板２０１からのバックバイアス電圧ＶｂｂにアクセスするためのＰ−サブレイヤー２２２へのオプションの接続２９０が示されている。各アクティブストリップに沿ったＴＦＴの閾値電圧を変調するために、よく用いられるのが負のＶｂｂ電圧の使用であり、これによってＮ＋ソースサブレイヤー２２１とＮ＋ドレインサブレイヤー２２３との間のリーク電流サブ閾値を低減する。消去動作の間に高い正の電圧Ｖｂｂを付与し、制御ゲートが接地電位に保持されたＴＦＴをトンネル消去してもよい。
【００５６】
ＮＯＲストリング内のＴＦＴが並列に接続されているので、本発明のＮＯＲストリングの読み出し動作条件は、好ましくは、アクティブストリップの両端に沿うすべてのＴＦＴがエンハンスメントモードで動作することを保証すべきであるすなわち、それらは、制御ゲート１５１ｎとそれらのソース２２１電圧Ｖｓｓとの間に正の閾値電圧を持ち、ストリップの両側の制御ゲートが全て電圧Ｖｓｓで、又はそれより低い電圧に保持されるとき、アクティブストリップのＮ＋サブレイヤー２２１と２２３との間のリーク電流は抑制される。このエンハンスメント閾値電圧は、サブレイヤー２２２にＰ−ドーパント濃度（典型的には１×１０１６〜１×１０１７／ｃｍ３の濃度のホウ素）をドーピングして、その結果、約１ボルトのネイティブのＴＦＴ閾値電圧が生じ、アクティブストリップの両側のすべてのアドレスされていないローカルワードラインを０ボルトに保持することにより達成され得る。あるいは、代替的に、アクティブストリングに沿ったＴＦＴの中に負の閾値電圧（すなわち、空乏モード閾値電圧）を有するものがあれば、Ｎ＋サブレイヤー２２１上のＶｓｓ電圧を約１．５ボルトに、かつＮ＋サブレイヤー２２３上のＶｂｌ電圧をすべてのローカルワードラインを０ボルトに保ちながら、約１．５ボルトから約０．５ボルトの電圧まで、上昇させことによって漏れ電流抑制を達成することができる。これは、ソースに対して−１．５ボルトのワードライン電圧を保持するのと同じ効果をもたらし、それによって、わずかに空乏化された閾値電圧にあるＴＦＴによるリークを抑制する。また、ＮＯＲストリングを消去した後、消去動作は、好ましくは過剰消去され空乏モードの閾値電圧になったすべてのＴＦＴをシフトさせてエンハンスメントモードの閾値電圧に戻すソフトプログラミング動作を含むべきである。
【００５７】
上述した電荷トラッピング材料（例えば、ＯＮＯスタック）は、長いデータ保持時間（典型的には何年も測定される）を有するが、耐久性は低い。耐久性とは、何回かの書込み消去サイクルの後のメモリトランジスタの性能低下の尺度であるが、それが１００００サイクル未満である場合、通常は低いと考えられる。しかしながら、電荷トラップ材料を変えて、保持時間を短縮すると、耐久性を著しく高めることもある（例えば、保持時間を数時間に短縮する一方で、数千万の書き込み／消去サイクルの耐久性向上）。例えば、ＯＮＯ膜又は電荷トラップレイヤーの同様の組み合わせでは、典型的には６〜８ｎｍの酸化シリコンのトンネル誘電体を２ｎｍ以下の酸化シリコンに薄くするか、又はすべて全く別の誘電体（例えば、窒化シリコン又はＳｉＮ）に置換も可能である。適度な正の制御ゲート電圧の下で、電子は、直接トンネリング（ファウラー・ノルドハイム・トンネリングとは異なる）によって窒化シリコン電荷トラップレイヤーへ引き寄せられ、ここでは、一時的に数分間から数時間又は数日間、トラップされる。電荷トラップ窒化シリコンレイヤー及び酸化シリコン又は酸化アルミニウムのブロッキングレイヤーは、これらの電子が制御ゲートワードラインに逃げないようにするが、最終的にアクティブサブレイヤーに逆リークする（電子は負に帯電し、互いに反発する）。過サイクル後に２ｎｍ以下のトンネル誘電体が局部的に破壊されても、トラップされた電子は窒化シリコンレイヤー中のトラップから離れるのが遅くなる。電荷ストレージ材料の他の組合せは、高耐久性であるが、低保持（「半揮発性」）ＴＦＴをもたらす可能性がある。そのようなＴＦＴは、失われた電荷を補充するために周期的な書き込みリフレッシュを必要とすることがある。このようなＴＦＴは、低レイテンシで比較的速い読み出しアクセス時間を提供するので、このようなＴＦＴを有する本発明のＮＯＲストリングアレイは、現在、比較的遅いＤＲＡＭで得ることができるアプリケーションにおいて有用であり得る。
【００５８】
このようなＮＯＲストリングアレイのＤＲＡＭ上に勝る利点には、ビットあたりの低コストがある。ＤＲＡＭは３次元ブロックで構成できないし、現ＤＲＡＭテクノロジーでは、リフレッシュ・サイクルはミリ秒という短サイクルであるのに比較して、略数分おき又は２，３時間おきにリフレッシュサイクルを回すだけで済むように、電力消費がずっと低いからである。本発明のＮＯＲストリングアレイは、電荷トラップ材料（例えば、図２Ｅの電荷トラップレイヤー２３１Ｌ及び２３１Ｒ）の構成を変更し、プログラム／読み出し／消去条件を適切に構成し定期的なデータのリフレッシュを組み込む。
【００５９】
本発明の別の実施形態によれば、ＮＯＲストリングアレイはまた、当業者に知られているＮＲＯＭ／ミラービットトランジスタで使用されるものと同様のチャネルホット電子注入法を用いてプログラムすることができる。ＮＲＯＭ／ミラービットトランジスタでは、１ビットを表す電荷は、ドレイン領域との接合部に隣接するチャネル領域の一端にストアされ、ソース及びドレインの極性が反転することにより、第２のビットを表す電荷がプログラムされ、ソース接合部に隣接するチャネル領域の反対側の端部にストアされる。典型的なプログラミング電圧は、ドレイン上で５ボルトであり、ソース上に０ボルト、制御ゲート上に８ボルトである。両方のビットを読み出すことは、当業者には周知のように、ソースとドレインの逆の読み出しを必要とする。しかしながら、チャネルホットエレクトロンプログラミングは、トンネルプログラミングよりはるかに効率が悪いため、トンネリングによって可能な超並列プログラミングには向いていない。しかし、チャネルホットエレクトロン注入アプローチは、ビット密度を倍密にし、アーカイブメモリなどの用途には魅力的である。
【００６０】
次に、本発明のＮＯＲストリングについて、例示的な動作を説明する。
（読み取り動作）
【００６１】
アクティブストリップ上の多くのＴＦＴの中のＴＦＴを読み取るために、アクティブストリップの両側のＴＦＴは、最初に「オフ」状態に設定され、その結果、選択されたブロック内のすべてのグローバル及びローカルワードラインは、０ボルトに保持される。図３では、アドレス指定されたＮＯＲストリングは、復号化回路を介していくつかのＮＯＲストリングの中のセンス回路を共用するか、又は各ＮＯＲストリングを専用のセンス回路に直接接続し、同じ平面を共有する多くの他のアドレス指定ＮＯＲストリングは並行してセンス可能である。各アドレスされたＮＯＲストリングは、ソース（Ｎ＋サブレイヤー２２１）はＶｓｓ〜０Ｖにセットされているが、それは、ハードワイヤ２８０を介して又はビットライン接続２７０のいずれかを介して、プリチャージワードライン２０８−ｃｈｇも共に０Ｖにセットされている（この場合、Ｖｂｌは、プリチャージ段階の間に０ボルトで最初に保持されている）。プリチャージ段階の後、ビットライン（すなわち、Ｎ＋サブレイヤー２２３）は、次に、ビットライン接続２７０を介してＶｂｌ〜２ボルト付近に設定される。Ｖｂｌ電圧は、アドレス指定されたＮＯＲストリングに対するセンスアンプにおけるセンス電圧である。１つのアドレスされたグローバルワードライン及びそれに関連するすべての垂直ローカルワードラインは、ゼロボルトから典型的には約２ボルトまで上昇され、ブロック内の他のすべてのグローバルワードラインはオフ状態にある。アドレス指定されたＴＦＴが消去状態（すなわち、Ｖｔｈ〜１ボルト）にある場合、ビットライン電圧Ｖｂｌはソース電圧Ｖｓｓに向かって放電を開始する。この電圧低下は、それぞれのセンスアンプによって検出される。しかしながら、アドレス指定されたＴＦＴがプログラム状態であれば（例えば、Ｖｔｈ、〜３ボルト）、電圧降下は検出されない。
【００６２】
ＭＬＣが使用される場合（すなわち、１ビット以上の情報が各ＴＦＴに記憶される場合）、アドレス指定されたＴＦＴは、いくつかの閾値電圧（例えば、１ボルト（消去状態の場合）、２．５ボルト、４ボルト又は５．５ボルトが２ビットのデータを表す４つの状態を表す）。アドレスされたグローバルワードライン及びそのローカルワードラインは、それぞれのセンスアンプによってアドレス指定されたＴＦＴにおいて導通が検出されるまで、増分電圧ステップで上昇させることができる。あるいは、代替的に、単一のワードライン電圧Ｖｂｌを印加することができ（例えば、Ｖｂｌ＝６ボルト）、電圧Ｖｂｌの放電率は、ＴＦＴに記憶されたビットを表す４つの電圧状態を表すいくつかのプログラム可能な基準電圧のそれぞれの放電率と比較することができる。このアプローチは、８つの状態（３ビットＭＬＣ  ＴＦＴの場合）又は状態の連続を格納するように拡張することができ、それによってアナログ記憶を効果的に提供する。プログラム可能な基準電圧は、同じブロック内の基準ＮＯＲストリングとして専用のＮＯＲストリングに記憶され、ブロックは好ましくはアドレス指定されたＮＯＲストリングと同じ平面に位置する。ＭＬＣが使用されるとき、プログラムされた状態の各々を検出するために、２つ以上のプログラム可能な参照ＮＯＲストリングが提供されてもよい。例えば、３ビットＭＬＣが使用される場合、少なくとも７つの参照ＮＯＲストリングが存在するだろう。好ましくは、各アクティブレイヤー及び各ブロックに対して、参照ＮＯＲストリングの全セットが提供されるべきである。プログラム可能な参照ＮＯＲストリングは、読み出し、プログラム、及びバックグラウンドのリークによる、同じブロック内のＮＯＲ動作ストリングの特性を詳細に追跡する。アクティブストリップの２つの側のうちの１つにあるＴＦＴのみが読み出し動作に参加することができ、アクティブストリップの反対側の各ＴＦＴは「オフ」状態に設定されなければならない。マルチ状態ＴＦＴの正しい状態を読み取る他の方法は、当業者に知られているとおりである。
【００６３】
読み取りが早いのは、ＮＯＲストリングでは、読み取られる１つのＴＦＴと直列のＴＦＴが「オン」でなければならないＮＡＮＤストリングと比較して、読み出されるＴＦＴのみが「オン」であればよいからである。金属サブレイヤー２２４がアクティブレイヤーに設けられていない実施形態（例えば、図２Ｂ−１の２２０ａ参照）において、各側に１，０２４個のＴＦＴを有するストリングについて、典型的な抵抗Ｒは、〜１００，０００オームであり、典型的なキャパシタンスＣ〜１０−１４ファラドであり、その結果１ナノ秒のオーダーのＲＣ時間遅延が与えられる。アクティブストリップの両側の各ＮＯＲストリングに４，０９８個のＴＦＴがあっても、ＲＣ遅延時間は２０ナノ秒未満である。金属サブレイヤー２２４が提供され、アクティブストリップの抵抗Ｒが低減されたら、時間遅延は大幅に低減可能であろう。読み出しレイテンシをさらに減少させるために、選択されたアクティブブロックがある一部又は全部のプレーンは、それらの読み出し電圧Ｖｓｓ及びＶｂｌに常にプリチャージされ、それにより、それらがアドレスされたＴＦＴを直ちに感知する準備をする（すなわち、読み出し動作直前のプリチャージ段階を不要とする）。このようなレディスタンバイも待機電力をほとんど必要としないが、その理由は電荷漏れを補償するためにコンデンサＣを周期的に再充電するのに必要な電流が非常に小さいからである。各ブロック内で、全８以上のプレーンがある全ストリングは高速読み込みができるようにプリチャージ可能であり、例えば、プレーン２０７−０（図２Ａ）内のすべてのストリングを読み取った後、プレーン２０７−１は、そのＶｓｓ及びＶｂｌが既にそれ以前の読み取りのために設定されているため、迅速に読み取り可能である。
【００６４】
メモリブロック１００において、１回の動作では、ＮＯＲストリング毎あたり１つのＴＦＴのみが読み取り可能である。８０００個のＮＯＲストリングを有する平面では、各ＮＯＲストリングがそれ自身のセンスアンプに接続されるならば、共通のグローバルワードラインを共有する８０００個のＴＦＴをすべて同時に読み出すことができる。各センスアンプが共有される場合、例えば、同じ平面内の４つのＮＯＲストリングの間で１つのストリング復号回路が使用される場合、４つの読み出し動作が４つの連続するステップで行われる必要があり、各読み出し動作には２千のＴＦＴが関与する。各プレーンはそれ自身の専用センスアンプのセットを提供することができ、あるいは、代替的にプレーン復号セレクタによって、８つ以上のプレーンのＮＯＲストリング間で１セットのセンスアンプを共有することができる。各プレーンに別々のセンスアンプを設けることにより、すべてのプレーンのＮＯＲストリングの同時読出し動作が可能になり、これに対応して読出しスループットが向上する。しかしながら、そのようなスループットは、付加的なセンスアンプに必要とされる余分なチップ領域のコストがかかり、多数のＴＦＴが一度に読み出されるとき、接地電圧バウンスを生じさせる恐れもある。その点に関して、実施形態はとりわけ有利であるのは、プリチャージされたコンデンサＣによって仮想のＶｓｓ電圧を設定し、全てのＮＯＲストリングのソース電圧ＶｓｓがチップのＶｓｓ接地ラインに接続されないから、このような接地電圧バウンスは取り除かれているというわけである。
【００６５】
（プログラム（書き込み）及びプログラム禁止動作）
【００６６】
アドレス指定されたＴＦＴを意図された閾値電圧にプログラムするには、いくつかの方法がある。最も一般的な方法は、トンネリング、すなわち直接トンネリング又はファウラー・ノルドハイム・トンネリングによるものである。これらのトンネリング及び電荷トラップメカニズムのいずれかが非常に効率的であるため、ＴＦＴをプログラムするのに必要な電流はごくわずかであり、最小限の電力消費で数万個のＴＦＴのコンカレントプログラミングが許容される。説明のために、トンネルによるプログラミングでは、アドレス指定されたワードライン（制御ゲート）に印加される１００マイクロ秒（μｓ）の持続時間の２０ボルトパルスが必要であり、０ボルトがアクティブストリップ（例えば、図２Ａの２０２−０参照）に印加される。これらの条件下で、ＴＦＴのＮ＋ソース及びドレイン（図２Ｂ−１のサブレイヤー２２１，２２３参照）及びＴＦＴのＰ−チャネル（サブレイヤー２２２）は、表面で反転され、電子は電荷トラップレイヤーにトンネルする。ＴＦＴプログラミングは、半選択電圧（例えば、この例では１０ボルト）を印加することによって抑制することができる。プログラム禁止は、例えば、ワードライン電圧を０ボルトに保ちながらワードライン電圧を１０ボルトに下げることによって、又はワードライン電圧を２０に維持しながらアクティブストリップ電圧を１０ボルトに上昇させることのいずれかによって達成することができるが、あるいは、これら２つの何らかの組合せによっても可能である。一度にプログラムすることができるのは、アドレス指定されたアクティブストリップ上の１つのＴＦＴのみであるが、他のストリップ上のＴＦＴは同じプログラミングサイクルでプログラム可能である。一の側にあるアドレス指定されたアクティブストリップ（例えば、偶数アドレス指定されたＮＯＲストリング）の数多くのＴＦＴのうちの１つをプログラミングするとき、そのＮＯＲストリングの他のすべてのＴＦＴはプログラミング禁止され、それは、もう一方の側のアクティブストリップ（例えば、奇数アドレスＮＯＲストリング内のすべてのＴＦＴ）も同様である。一旦、アドレス指定されたＴＦＴがその指定された状態の目標電圧閾値にプログラムされると、そのＴＦＴのプログラミング禁止が必要であるのは、その目標電圧のオーバーシュートはＴＦＴに不必要なストレスを及ぼすからである。ＭＦＣが使用される場合、目標電圧をオーバーシュートすると、次のより高い目標閾値電圧状態の閾値電圧でオーバーステップ又はマージを引き起こす恐れがある。同一のグローバルワードラインとそれに関連するローカルワードラインを共有する同一平面上の隣接するアクティブストリップ内のすべてのＴＦＴは、従って、２０ボルトのプログラミング電圧にさらされ、プログラミング禁止される必要があることに留意すべきである。同様に、同一のブロック内にあり、同一のグローバルワードライン及びそれに関連するローカルワードラインを共有する他のプレーン上のすべてのＴＦＴは、従って、２０ボルトのプログラミング電圧にさらされ、プログラミング禁止が要求される。これらのプログラム及びプログラム禁止条件は、本発明の下では全て満足可能である、というのは、各アクティブス���リップの偶数及び奇数側が異なるグローバルワードライン及びそれらに関連するローカルワードラインによって制御されているからであり、かつどのプレーンにあろうが各々のアクティブクティブストリップの電圧は、他のすべてのアクティブストリップ又は他のプレーンから独立して設定可能だからである。
【００６７】
一例では、ブロック内のすべてのＴＦＴは、最初に約１ボルトの閾値電圧まで消去される。次いで、各アドレス指定されたＴＦＴのアクティブストリップ上の電圧は、（図３に示されているように、プリチャージワードライン２０８−ｃｈｇと共に接続２７０を介して、又は接続２８０を介して）０ボルトに設定される、もしアドレス指定されたＴＦＴがプログラムされるべきものであれば。そうでなければ、アドレス指定されたＴＦＴのアクティブストリップ上の電圧は１０ボルトに設定される、もし消去された状態（すなわち、プログラム禁止）に留まる場合には。次に、アドレス指定されたＴＦＴに関連するグローバルワードラインは、１ステップで、あるいは、短期間の段階的電圧逓増ステップで、約１４ボルトから開始して、２０ボルトに上昇される。
このような段階的電圧増加ステップは、ＴＦＴの電気的ストレスを低減し、目標閾値電圧のオーバーシュートを回避する。ブロック内の他の全てのグローバルワードラインは半選択１０ボルトに設定される。ブロック内でアドレス指定されていないすべてのプレーンのすべてのアクティブストリップ、及びアドレス指定されたプレーン内の個別にアドレス指定されていないすべてのアクティブストリップも１０ボルトに設定されているか、あるいは浮動でもよい。これらのアクティブストリップは、１０ボルトのローカルワードラインに強く容量結合されており、従って１０ボルトに近い浮動状態にある。段階的に高い電圧プログラミングパルスが読み出しサイクルに引き続いて印加され、アドレスされたＴＦＴがその目標閾値電圧に達したかどうかを決定する。目標閾値電圧に達すると、アクティブストリップ電圧は１０ボルトに上昇される（あるいは代替的にストリップが浮動し、ブロック内の１つのアドレスされたグローバルワードラインを除くすべてが１０ボルトに上昇されたとき１０ボルトに近くまで上げられる）、追加のプログラミングは禁じられる一方で、グローバルワードラインは、目標とする閾値電圧をまだ達成していない同一平面上の他のアドレス指定されたストリップをプログラミングし続ける。アドレス指定されたすべてのＴＦＴが正しくプログラムされるようにリードベリファイされると、プログラミングシーケンスは終了する。ＭＬＣが使用されるとき、複数の閾値電圧状態のうちの正しい１つのプログラミングは、すべてのアドレス指定されたアクティブストリップのコンデンサＣを最初にプリチャージすることによって、いくつかの電圧のうちの１つ（例えば、各ＴＦＴに２ビットの情報が記憶される場合には、０，１．５，３．０，又は４．５ボルト）へ加速することができる（例えば、接続２７０及びプリチャージワードライン２０８−ｃｈｇ、図３参照）。次いで、２０ボルトのパルスがアドレス指定されたグローバルワードラインに印加され、ＴＦＴを異なる有効トンネリング電圧（すなわち、それぞれ２０，１８．５，１７又は１５．５ボルト）に暴露し、その結果、単一コースのプログラミングステップでプログラムされた４つの閾値のうちの正しい１つをもたらす電圧に落ち着く。その後、個々のＴＦＴレベルで精細なプログラミングパルスを印加することができる。
【００６８】
ブロック内のすべてのアクティブストリップの固有キャパシタンスＣのために、ブロック内のすべてのプレーン上のすべてのアクティブストリップは、アドレス指定されたグローバルワードラインに高電圧パルスを印加する前に、プリチャージ電圧状態を正常に設定することができる。その結果、非常に多くのＴＦＴのコンカレント・プログラミングが達成可能である。その後、個々のリードベリファイ、及び必要に応じて適切にプログラムされたアクティブストリップのプログラム禁止モードへのリセットが実行可能である。プリチャージが有利であるのは、プログラミング時間が比較的長く（例えば、約１００マイクロ秒）、すべてのキャパシタＣをプリチャージするか、又はアドレス指定されたＴＦＴのリードベリファイが、１．０００倍の短時間枠にわたって実行可能だからである。従って、単一のグローバルワードラインプログラミングシーケンスにおいてできるだけ多くのＴＦＴをプログラムすることが有利である。
【００６９】
（消去動作）
【００７０】
いくつかの電荷トラップレイヤーでは、トラップされた電荷のリバーストンネリングによって消去が達成され、これはかなり遅い場合がある（例えば、数十ミリ秒の消去パルスを必要とすることもある）。従って、消去動作は、ブロックレベルで頻繁に、しばしばバックグラウンドで、実施される。典型的なブロックは、８プレーンある場合、両側に４０００ＴＦＴを有するアクティブストリップが各面に８，０００あり、一ブロック内に合計５０億個のＴＦＴを有する結果、もし各ＴＦＴに２ビットの情報が格納されるなら、１テラビットチップには約１，０００のこのようなブロックを含むことになる。理想的には、ブロック消去は、接続２９０を介して各アクティブストリップのＰ−サブレイヤー２２２（例えば、図２Ｂ−１参照）に、ブロック内のすべてのグローバルワードラインを０ボルトに保ちながら、約２０ボルトを印加することによって実行される。消去パルスの持続時間は、ほとんどのＴＦＴが０ボルトと１ボルトとの間のわずかなエンハンスメントモード閾値電圧まで消去されるようなものでなければならない。ＴＦＴの中には、オーバーシュートして空乏モードに消去されるものもあるだろう（すなわち、わずかに負の閾値電圧を有する）。このようなＴＦＴは、消去コマンドの一部として、消去パルスの終了に続いてわずかなエンハンスメントモードの閾値電圧にプログラムされることが要求される。
【００７１】
あるいは、代替的に、ＶｂｂがＰ−サブレイヤーに適用される代わりに、全てのアクティブストリップ上のサブレイヤー２２１及び２２３は約２０ボルトまで上昇され、その間、消去パルスの持続時間中、全てのグローバルワードラインはゼロボルトに保持されている。このスキームは、ストリップ選択復号器（図２Ｃにおいて、２０６−０，２０６−１）が、それらの接合部で２０ボルトに耐えることができるトランジスタを使用することを必要とする。あるいは、代替的に、アドレスされたグローバルワードライン以外のすべては０ボルトに保持し、アドレスされたグローバルワードラインを−２０ボルトにパルスし、プレーン２０２−０から２０２−７上のすべてのアクティブストリップをゼロボルトに保持する。この方法は、１つのアドレスされたグローバルビットラインによってタッチされる全てのＴＦＴのＸ−Ｚスライスのみを消去する。
【００７２】
ＮＲＯＭ  ＴＦＴの消去の実装は、バンド間トンネル誘起ホットホール注入の従来のＮＲＯＭ消去メカニズムを使用して達成可能である。トラップされた電子の電荷を中和するには、ワードラインに−５ボルトを印加し、ソースサブレイヤー２２１にゼロボルトを、ドレインサブレイヤー２２３に５ボルトを印加する。
【００７３】
上記の詳細な説明は、本発明の特定の実施形態を例示するために提供されるものであって、限定することを意図するものではない。本発明の範囲内で多くの変形及び変更が可能である。本発明は、添付の特許請求の範囲に記載されている。
【図１Ａ】
0006800964.tif 000002
【図１Ｂ】
0006800964.tif 000003
【図１Ｃ】
0006800964.tif 000004
【図２Ａ】
0006800964.tif 000005
【図２Ｂ−１】
0006800964.tif 000006
【図２Ｂ−２】
0006800964.tif 000007
【図２Ｂ−３】
0006800964.tif 000008
【図２Ｃ】
0006800964.tif 000009
【図２Ｄ】
0006800964.tif 000010
【図２Ｅ】
0006800964.tif 000011
【図２Ｆ】
0006800964.tif 000012
【図２Ｇ】
0006800964.tif 000013
【図２Ｈ】
0006800964.tif 000014
【図２Ｉ】
0006800964.tif 000015
【図２Ｊ】
0006800964.tif 000016
【図２Ｋ】
0006800964.tif 000017
【図３】
0006800964.tif 000018
【図４Ａ】
0006800964.tif 000019
【図４Ｂ】
0006800964.tif 000020
【図４Ｃ】
0006800964.tif 000021