(57)【特許請求の範囲】
【請求項１】
第１の電源と、待機時にオフされる第２の電源とから電力を供給される処理装置を備えた制御部と、電源投入時に前記処理装置に起動用のリセット信号を出力するリセット回路とを備えたシステム起動回路であって、前記リセット回路は、少なくとも前記第２の電源からの出力信号によって作動し、前記制御部は第１の処理装置と第２の処理装置とを有し、前記第２の電源から前記第１の処理装置および前記第２の処理装置に電力が供給されるとともに前記第１の電源から前記第２の処理装置に電力が供給され、前記リセット信号が前記第２の処理装置に入力されることを特徴とするシステム起動回路。
【請求項２】
第１の電源と、待機時にオフされる第２の電源とから電力を供給される処理装置を備えた制御部と、電源投入時に前記処理装置に起動用のリセット信号を出力するリセット回路とを備えたシステム起動回路であって、前記リセット回路は、少なくとも前記第２の電源からの出力信号によって作動し、前記制御部は第１の処理装置を有する第１制御部と第２の処理装置を有する第２制御部とから構成され、前記第２の電源から前記第１の処理装置および前記第２の処理装置に電力が供給されるとともに前記１の電源から前記第２の処理装置に電力が供給され、前記リセット信号が前記第２の処理装置に入力されることを特徴とするシステム起動回路。
【請求項３】
前記リセット回路は、前記第２の電源からの出力信号と前記処理装置の電源投入時の初期化後に生成される出力信号との論理和信号に相当する信号によって作動することを特徴とする請求項１または２に記載のシステム起動回路。
【請求項４】
前記リセット回路は、電源投入後であって前記第２の電源が所定の電圧に達するまでの
時間経過後に、前記リセット信号を出力することを特徴とする請求項１〜３のいずれか１に記載のシステム起動回路。
【請求項５】
請求項１〜４のいずれか１に記載のシステム起動回路を備えた電気機器。
【請求項６】
請求項１〜４のいずれか１に記載のシステム起動回路を備えたテレビジョン装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はシステム起動回路に関し、詳しくは、安定起動が可能なシステム起動回路に関する。
【背景技術】
【０００２】
従来から、省電力を実現するために、多くの家電機器は、待機モードでの制御が可能になっている。この待機モードは、作業中の状態をメモリに保存した状態で電源の一部をなるべく切ることにより、電力消費を抑えるものである。このような待機モードは、スタンバイ状態、スリープ状態あるいはサスペンド状態とも呼ばれている。
【０００３】
待機モードは、上記のように、基本的にはメモリ以外の給電を可能な限り行わず、待機状態に入ることであるが、待機モードで動作を休止するメインＣＰＵ（Central Processing Unit）と待機モードでも動作するサブＣＰＵの２個のＩＣを使用して実現するのが一般的であった。しかし、コストダウンや省スペース化による小型、薄型のために、１つのＩＣパッケージに２つのＣＰＵの入ったものを使用する場合も増えている。また、待機モードを備えた電気機器では、電源としてメイン電源の他に待機モードでも動作するスタンバイ電源が使用される。
【０００４】
また、メインＣＰＵとサブＣＰＵを備えた１つのＩＣパッケージでも、メインＣＰＵとサブＣＰＵの２つのＣＰＵが全く独立に動作するタイプや、メインＣＰＵとサブＣＰＵの回路の一部が共通しているため、電源を共通にする必要があるタイプがある。サブＣＰＵは待機モードでも動作を行う必要があるため、通常スタンバイ電源から電力が供給されるが、サブＣＰＵのリセットを行う際、メイン電源の電圧が必要なタイプがある。このタイプで、サブＣＰＵのリセットを行う際、瞬停等で、メイン電源が一瞬でも不安定になるとサブＣＰＵが影響を受け、リセット動作が完了しない現象が発生する。
【０００５】
例えば、図６に示すシステム起動回路１００は、スタンバイ電源１１とメイン電源１２とを備えた電源１０と、メインＣＰＵ２０ａとサブＣＰＵ２０ｂとを備えた制御部２０と、電源起動時に電源電圧が設定値に達するまでの間、制御部２０のＣＰＵの起動を遅らせるリセット回路３０を備えている。そして、待機モードでサブＣＰＵ２０ｂがメイン電源１２を落とす仕組みを実現させるため、リセット回路３０の電源はスタンバイ電源１１から供給する必要があった。
【０００６】
図６に示すシステム起動回路１００が正常に起動する場合は、電源投入時に、図７に示すように、まず、タイミングｔ１でスタンバイ電源１１が立ち上がり、その後、タイミングｔ２でメイン電源１２が立ち上がる。タイミングｔ１でスタンバイ電源１１から電力が供給されるリセット回路３０は、スタンバイ電源１１の電圧が所定の電圧となったタイミングｔ３でサブＣＰＵ２０ｂに対してリセット信号を供給し、サブＣＰＵ２０ｂを立ち上げる。そして、サブＣＰＵ２０ｂは所定の初期化期間後に正常に起動する。さらに、システムが待機モードに移行する際は、サブＣＰＵ２０ｂはメイン電源１２をオフし、省電力の待機モードに移行させている。
【０００７】
しかし、電源起動時における初期化中に、メイン電源１２に電源異常が発生し、例えば、図８に示すタイミングｔ５からタイミングｔ６の間に、瞬停（瞬時停電）が発生した場合、その電圧ディップ（電圧異常低下）の期間が非常に短い場合には、メイン電源１２がシャットダウンしても、スタンバイ電源１１が正常な状態が存在することがある。そして、サブＣＰＵ２０ｂの初期化期間中にこのようなメイン電源１２の瞬停が生じると、サブＣＰＵ２０ｂは初期化に失敗し起動できない事態が発生する。
【０００８】
また、メインＣＰＵとサブＣＰＵの２つのＣＰＵを有する表示装置として、特許文献１には、スタンバイ電源からの供給電力で動作するサブＣＰＵと、サブＣＰＵによって入り切り制御がなされる電源と、この電源からの供給電力で動作するメインＣＰＵを備えた表示装置が開示されている。この表示装置では、サブＣＰＵによってメインＣＰＵの異常状態を監視し、メインＣＰＵに異常が生じた場合にメッセージを表示するようにしている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００５−２２３６７８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
図６に示すシステム起動回路では、起動時にメイン電源の異常でサブＣＰＵが初期化不良となった場合は、使用者は再度リセットをすることができず、ＡＣ電源のコンセントからプラグを抜くなど、電源を切って入れ直す必要があった。また、特許文献１に開示された表示装置は、稼働時におけるメインコントローラＣＰＵの暴走、フリーズあるいはハングアップなどの異常状態に対応するものであるが、起動時の電源異常に対応しうるものではない。
【００１１】
本発明は、これらの実情に鑑みてなされたものであり、第１の電源（スタンバイ電源）と、待機時にオフされる第２の電源（メイン電源）とから電力を供給される処理装置を備えたシステムのシステム起動回路において、処理装置の初期化を行っている状態で、第２の電源の出力電圧に変動が生じても、自動的に再リセットさせることで、ハングアップ等が発生しない安定な初期化動作を行えるようにすることをその目的とするものである。
【課題を解決するための手段】
【００１２】
上記課題を解決するために、本発明の第１の技術手段は、第１の電源と、待機時にオフされる第２の電源から電力を供給される処理装置を備えた制御部と、電源投入時に前記処理装置に起動用のリセット信号を出力するリセット回路とを備えたシステム起動回路であって、前記リセット回路は、少なくとも前記第２の電源からの出力信号によって作動し、前記制御部は第１の処理装置と第２の処理装置とを有し、前記第２の電源から前記第１の処理装置および前記第２の処理装置に電力が供給されるとともに前記第１の電源から前記第２の処理装置に電力が供給され、前記リセット信号が前記第２の処理装置に入力されることを特徴とするものである。
本発明の第２の技術手段は、第１の電源と、待機時にオフされる第２の電源とから電力を供給される処理装置を備えた制御部と、電源投入時に前記処理装置に起動用のリセット信号を出力するリセット回路とを備えたシステム起動回路であって、前記リセット回路は、少なくとも前記第２の電源からの出力信号によって作動し、前記制御部は第１の処理装置を有する第１制御部と第２の処理装置を有する第２制御部とから構成され、前記第２の電源から前記第１の処理装置および前記第２の処理装置に電力が供給されるとともに前記１の電源から前記第２の処理装置に電力が供給され、前記リセット信号が前記第２の処理装置に入力されることを特徴とするものである。
【００１３】
本発明の第３の技術手段は、第１または第２の技術手段において、前記リセット回路は、前記第２の電源からの出力信号と前記処理装置の電源投入時の初期化後に生成される出力信号との論理和信号に相当する信号によって作動することを特徴とするものである。
【００１６】
本発明の第４の技術手段は、第１〜３のいずれか１の技術手段において、前記リセット回路は、電源投入後であって前記第２の電源が所定の電圧に達するまでの時間経過後に、前記リセット信号を出力することを特徴とするものである。
【００１７】
本発明の第５の技術手段は、第１〜４のいずれか１の技術手段であるシステム起動回路
を備えた電気機器である。
【００１８】
本発明の第６の技術手段は、第１〜４のいずれか１の技術手段であるシステム起動回路を備えたテレビジョン装置である。
【発明の効果】
【００１９】
本発明によれば、第１の電源と、待機時にオフされる第２の電源から電力を供給される処理装置を備えたシステムのシステム起動回路において、処理装置の初期化を行っている状態で、第２の電源の出力電圧に変動が生じても、自動的に再リセットさせることで、ハングアップ等が発生しない安定した初期化動作が可能となる。
【図面の簡単な説明】
【００２０】
【図１】本発明に係るシステム起動回路の１実施形態としてテレビジョン装置に適用した場合の例を説明するためのブロック図である。
【図２】図１に示すテレビジョン装置の起動時における正常時の動作を説明するためのタイミング図である。
【図３】図１に示すテレビジョン装置の起動時における電源異常時の動作を説明するためのタイミング図である。
【図４】本発明に係るシステム起動回路の１実施形態としてテレビジョン装置に適用した場合の他の例を説明するためのブロック図である。
【図５】本発明に係るシステム起動回路の１実施形態としてテレビジョン装置に適用した場合のさらに他の例を説明するためのブロック図である。
【図６】システム起動回路の参考例を説明するためのブロック図である。
【図７】図７に示すシステム起動回路の正常時の動作を説明するためのタイミング図である。
【図８】図７に示すシステム起動回路の電源異常時の動作を説明するためのタイミング図である。
【発明を実施するための形態】
【００２１】
以下、図面を参照しながら、本発明のシステム起動回路に係る好適な実施形態について、テレビジョン装置に適応した場合について説明する。なお、本発明のシステム起動回路はテレビジョン装置に限らず種々の電気機器に適用できることは明らかである。以下の説明において、異なる図面においても同じ符号を付した構成は同様のものであるとして、その説明を省略する場合がある。
【００２２】
（第１の実施形態）
図１は、本発明に係るシステム起動回路の１実施形態としてテレビジョン装置に適用した場合の例を説明するためのブロック図である。本実施形態は、１マイコン（１チップ）２ＣＰＵで制御部を構成した例を示している。テレビジョン装置１は、電源１０、制御部２０、リセット回路３０、アンテナ４１、チューナ４２、外部信号入力部４３、リモコンＩ／Ｆ（インターフェース）４４、パネルコントローラ４５、ドライバ４６、および、ディスプレイ４７を備えている。なお、これらの構成部材の中で、本発明に係るシステム起動回路は、電源１０、制御部２０、および、リセット回路３０から構成される。
【００２３】
電源１０は、スタンバイ電源１１とメイン電源１２とを備えている。この電源１０には外部から図示しない１次側回路にＡＣ電源が供給され、スタンバイ電源１１とメイン電源１２とは公知の手段によってそれぞれ独立したＤＣ出力を発生するように構成される。ここで、スタンバイ電源１１は本発明の第１の電源に相当する。また、メイン電源１２は、テレビジョン装置１が待機モードになった際に出力がオフ（出力停止状態）されるように構成されており、本発明の第２の電源に相当する。電源１０には、図示しない電源スイッチが設けられており、電源スイッチをオフすることにより、テレビジョン装置１を完全に停止状態にすることができる。
【００２４】
制御部２０は、１つのパッケージの中にメインＣＰＵ２０ａとサブＣＰＵ２０ｂを有している。メインＣＰＵ２０ａにはメイン電源１２から電力を供給され、サブＣＰＵ２０ｂにはスタンバイ電源１１から電力を供給されるが、サブＣＰＵ２０ｂの起動時にはメイン電源１２からの電力供給も必要となっている。メインＣＰＵ２０ａおよびサブＣＰＵ２０ｂはそれぞれ本発明の第１の処理装置および第２の処理装置に相当する。また、処理装置としてはＣＰＵの例を記載しているが、これらの処理装置はＭＰＵ(Micro Processing Unit)から構成されていてもよい。また、サブＣＰＵ２０ｂは電源投入時に最初に立ち上がり、その後、メインＣＰＵ２０ａが立ち上がるように構成されている。
【００２５】
制御部２０は、図示しないＲＯＭやＲＡＭなどのメモリを有しており、メモリはテレビジョン装置１としての機能を果たすための種々のプログラムの格納や映像信号処理用のワークエリアのために使用される。チューナ４２は、アンテナ４１で受信したテレビ放送波から１つのトランスポンダを選択し、選択したトランスポンダからのディジタル変調信号を復調してトランスポート・ストリームを出力する。出力されたトランスポート・ストリームは制御部２０に入力される。また、制御部２０には、ビデオ入力端子やＨＤＭＩ（登録商標）（High Definition Multimedia Interface）入力端子などを有する外部信号入力部４３を介して、ＤＶＤプレーヤー、ビデオデッキ、ＰＣ（パーソナル・コンピュータ）などからのＡＶ信号が入力可能になっている。
【００２６】
テレビジョン装置１の通常モード（通常の使用状態）では、メインＣＰＵ２０ａは、主として、入力されたトランスポート・ストリームから映像信号、音声信号、データ信号とを分離し、さらに、デコード処理や必要な画質調整処理を施して映像信号を生成している。制御部２０から出力された映像信号は、パネルコントローラ（パネル制御部）４５に入力される。パネルコントローラ４５は、制御部２０からの映像信号をＤＡ変換し、例えば、液晶パネルからなるディスプレイ４７のドライバ４６の制御信号を生成している。ドライバ４６は、パネルコントローラ４５からの制御信号に基づいて、ディスプレイ４７の各画素の液晶シャッターの開口度やバックライトの明るさを制御し、ディスプレイ４７に映像信号に基づく画像を表示している。また、図示しないスピーカから音声信号に基づく音声を出力している。
【００２７】
サブＣＰＵ２０ｂは、ユーザの操作により、テレビジョン装置１が待機モードになるように操作された際に、メインＣＰＵ２０ａに対して、動作中の情報として、例えば、選局中の伝送チャンネルの情報や音量、ユーザが設定した画質調整のための情報などをメモリに保存させるとともに、メイン電源１２をオフさせる。また、待機モードから通常モードに移る際に、ユーザ操作を受け付け、メイン電源１２をオンすることによって、メインＣＰＵ２０ａを立ち上げる。待機モードでは、メインＣＰＵ２０ａは動作せず、ディスプレイ４７に映像を表示しないため、省電力を実現できる。
【００２８】
リモコンＩ／Ｆ４４は、図示しないリモコンからのユーザ操作を受け付けるユーザ・インターフェースの１つであり、リモコンＩ／Ｆ４４からのユーザ操作信号はメインＣＰＵ２０ａおよびサブＣＰＵ２０ｂに対して入力される。例えば、テレビジョン装置１の通常モードでは、番組選択処理、外部入力機器の選択、音量調整などのユーザ操作信号は、メインＣＰＵ２０ａに伝えられる。また、待機モードへの移行、通常モードへの移行などのユーザ操作信号はサブＣＰＵ２０ｂに伝えられる。なお、ユーザ操作は、テレビジョン装置１に設けた図示しない操作パネルから受け付けるようにしてもよい。
【００２９】
リセット回路３０は、サブＣＰＵ２０ｂの起動時にリセット信号をサブＣＰＵ２０ｂに対して出力するためのものであり、電源起動時に電源電圧が設定値に達するまでの間、サブＣＰＵ２０ｂの起動を遅らせることにより、サブＣＰＵ２０ｂの起動を安定に行うためのものである。リセット回路３０は、例えば、ＣＲ時定数回路の遅延時間を利用した回路やタイマー回路によって実現することができる。本実施形態では、ダイオード３１を介してリセット回路３０の電源検出端子にメイン電源１２からの出力を出力信号として入力している。これによって、サブＣＰＵ２０ｂの初期化中にメイン電源１２が瞬停などによって変動した場合にも、再度リセットがかかるようにしている。
【００３０】
また、待機モードでは、再度通常モードに入る際に、サブＣＰＵ２０ｂがメイン電源１２をオンにするが、その際に、リセット回路３０が動作して、サブＣＰＵ２０ｂが再起動してしまうことになる。この現象を回避するために、サブＣＰＵ２０ｂのＧＰＩＯ（General Purpose Input/Output：汎用入出力）ポートからの出力を、ダイオード３２を介してリセット回路３０の電源検出端子に接続している。そして、サブＣＰＵ２０ｂの初期化後は、ＧＰＩＯポートの出力がハイになるようにしている。このため、サブＣＰＵ２０ｂが一旦立ち上がると、サブＣＰＵ２０ｂのＧＰＩＯポートの出力がハイに保持されるため、メイン電源１２がオン・オフしたとしてもリセット回路３０が再度リセット信号を出力することがない。
【００３１】
このように、リセット回路３０は、メイン電源１２からの出力信号とサブＣＰＵ２０ｂの電源投入時の初期化後に生成される出力信号によって動作するように構成されている。より具体的には、リセット回路３０は、メイン電源１２からの出力信号とサブＣＰＵ２０ｂの電源投入時の初期化後に生成される出力信号との論理和信号に相当する信号によって動作するようになっている。なお、本実施形態では、２つのダイオード３１、３２を用いて論理和信号に相当する信号を得るようにしているが、ＮＡＮＤ回路で構成するようにしてもよい。また、サブＣＰＵ２０ｂの電源投入時の初期化後に生成される出力信号として、サブＣＰＵ２０ｂのＧＰＩＯポートからの出力信号を利用しているが、サブＣＰＵ２０ｂの電源投入時の初期化後に生成されるハイの信号であれば、サブＣＰＵ２０ｂのＧＰＩＯポートからの出力信号に限る必要はない。
【００３２】
以下に、図１に示すテレビジョン装置の起動時における動作について図を用いて詳述する。図２は、図１に示すテレビジョン装置１の起動時における正常時の動作を説明するためのタイミング図である。電源起動時には、まず、タイミングｔ１でスタンバイ電源１１が立ち上がり、その後、タイミングｔ２でメイン電源１２が立ち上がる。タイミングｔ２でメイン電源１２から電力が供給されるリセット回路３０は、メイン電源１２の電圧が所定の電圧となったタイミングｔ３でサブＣＰＵ２０ｂに対してリセット信号を供給し、サブＣＰＵ２０ｂを立ち上げる。そして、サブＣＰＵ２０ｂは所定の初期化期間後に正常に起動する。
【００３３】
タイミングｔ４でサブＣＰＵ２０ｂの初期化が終了すると、サブＣＰＵ２０ｂのＧＰＩＯポートからの出力がハイになり、このＧＰＩＯポートの出力がリセット回路３０の電源検出端子に加わる。このため、待機モードに移行してメイン電源１２の出力がオフになった場合でも、スタンバイ電源１１によって稼働されるサブＣＰＵ２０ｂからのＧＰＩＯポートの出力はハイのまま維持される。このため、待機モード中においてリセット信号はハイに維持され続け、再度通常モードに移行して、メイン電源１２の出力がオンした場合でも、リセット回路３０からリセット信号は出力されない。これにより、通常モードから待機モードへの移行や待機モードから通常モードへの移行は、リセット回路３０とは関係なく円滑に行われる。
【００３４】
図３は、図１に示すテレビジョン装置の起動時における電源異常時の動作を説明するためのタイミング図である。タイミングｔ３までは図２に示したタイミング図と同じであり、電源起動時には、まず、タイミングｔ１でスタンバイ電源１１が立ち上がり、その後、タイミングｔ２でメイン電源１２が立ち上がる。タイミングｔ２でメイン電源１２から電力が供給されるリセット回路３０は、メイン電源１２の電圧が所定の電圧となったタイミングｔ３でサブＣＰＵ２０ｂに対してリセット信号を供給し、サブＣＰＵ２０ｂは立ち上げのための初期化動作に入る。そして、タイミングｔ６でメイン電源１２に瞬停などの電源異常が発生した場合、サブＣＰＵ２０ｂは初期化に失敗することになる。
【００３５】
しかし、リセット回路３０はメイン電源１２からの出力によって駆動されるため、タイミングｔ６でメイン電源１２が瞬停した場合は、再度リセット信号を出せる状態に移行する。このため、タイミングｔ７でメイン電源１２の出力が正常に戻った際に、リセット回路３０は、メイン電源１２の電圧が所定の電圧となったタイミングｔ８でサブＣＰＵ２０ｂに対して再度リセット信号を供給し、サブＣＰＵ２０ｂは立ち上げのための初期化動作に入ることができる。なお、タイミングｔ３からｔ９までの間は、サブＣＰＵ２０ｂの初期化が終了していないため、ＧＰＩＯポートの出力はローのままである。タイミングｔ９でサブＣＰＵ２０ｂの初期化が正常に終了すると、サブＣＰＵ２０ｂのＧＰＩＯポートからの出力がハイになり、このＧＰＩＯポートの出力がリセット回路３０の電源検出端子に加わる。以降の動作は、図２の正常起動時の場合と同じである。
【００３６】
このように、本実施形態では、サブＣＰＵ２０ｂ用のリセット回路３０の電源検出端子とメイン電源１２を、ダイオード３１を介して接続することにより、サブＣＰＵ２０ｂの初期化中にメイン電源１２が変動した場合でも、再度サブＣＰＵ２０ｂに対してリセットがかかるようにしている。また、リセット回路３０の電源検出端子には待機モードでも動作できるＧＰＩＯポートを、ダイオード３２を介して接続することにより、メイン電源１２のオン・オフ動作によって、サブＣＰＵ２０ｂがリセットされないようにしている。
【００３７】
（第２の実施形態）
図４は、本発明に係るシステム起動回路の１実施形態としてテレビジョン装置に適用した場合の他の例を説明するためのブロック図である。本実施形態は、１マイコン（１チップ）１ＣＰＵで制御部を構成した例を示している。図４に示すテレビジョン装置１では、制御部２０が１つのＣＰＵ２０ｃから構成されている点が、第１の実施形態の場合と異なる。本実施形態では、１つのＣＰＵ２０ｃによって第１の実施形態におけるメインＣＰＵ２０ａとサブＣＰＵ２０ｂの機能を果たす他は、第１の実施形態と同じである。また、本実施形態では、ＣＰＵ２０ｃが本発明の処理装置に相当する。
【００３８】
第２の実施形態の場合、リセット回路３０の電源検出端子には、メイン電源１２からの出力がダイオード３１を介して、さらに、ＣＰＵ２０ｃのＧＰＩＯポートの出力がダイオード３２を介してそれぞれ接続される。リセット回路３０の出力はＣＰＵ２０ｃに加えられる。このため、ＣＰＵ２０ｃの初期化時にメイン電源１２に瞬停が発生しても、ＣＰＵ２０ｃは、再度リセットがかかる。また、ＣＰＵ２０ｃが一旦立ち上がると、メイン電源１２のオン・オフ動作によって、ＣＰＵ２０ｃがリセットされない。待機モードでは、メイン電源１２からの出力がオフされるが、ＣＰＵ２０ｃはスタンバイ電源１１によって動作し、テレビジョン装置１は通常モードよりも少ない機能で動作する。
【００３９】
（第３の実施形態）
図５は、本発明に係るシステム起動回路の１実施形態としてテレビジョン装置に適用した場合の他の例を説明するためのブロック図である。本実施形態は、２マイコン（２チップ）で制御部を構成した例を示している。図５に示すテレビジョン装置１では、制御部としてメインＣＰＵ２１ａを有する第１の制御部２１と、サブＣＰＵ２２ａを有する第２の制御部２２から構成されている点が、第１の実施形態と異なる。本実施形態における第１の制御部２１のメインＣＰＵ２１ａは、第１の実施形態のメインＣＰＵ２０ａと同様の機能を有し、本実施形態における第２の制御部２２のサブＣＰＵ２２ａは、第１の実施形態のサブＣＰＵ２０ｂと同様の機能を有する。また、第２の制御部２２のサブＣＰＵ２２ａは初期化時にメイン電源１２とスタンバイ電源１１の２電源によって駆動される。
【００４０】
リセット回路３０の電源検出端子には、メイン電源１２からの出力がダイオード３１を介して、さらに、サブＣＰＵ２２ａのＧＰＩＯポートの出力がダイオード３２を介してそれぞれ接続される。このため、サブＣＰＵ２２ａの初期化時にメイン電源１２に瞬停が発生しても、サブＣＰＵ２２ａは、再度リセットがかかる。また、サブＣＰＵ２２ａが一旦立ち上がると、メイン電源１２のオン・オフ動作によって、サブＣＰＵ２２ａがリセットされない。待機モードでは、メイン電源１２からの出力がオフされるため、メインＣＰＵ２１ａは動作せず、テレビジョン装置１はサブＣＰＵ２２ａによって、通常モードよりも少ない機能で動作する。
【００４１】
以上、本発明に係るシステム起動回路をテレビジョン装置に適用した場合について説明したが、本発明に係るシステム起動回路はテレビジョン装置以外にも、待機モードを備えた電気機器すべてに適用可能であることは明らかである。
【符号の説明】
【００４２】
１…テレビジョン装置、１０…電源、１１…スタンバイ電源、１２…メイン電源、２０…制御部、２０ａ，２１ａ…メインＣＰＵ、２０ｂ，２２ａ…サブＣＰＵ、２０ｃ…ＣＰＵ、２１…第１の制御部、２２…第２の制御部、３０…リセット回路、３１，３２…ダイオード、４１…アンテナ、４２…チューナ、４３…外部信号入力部、４４…リモコンＩ／Ｆ、４５…パネルコントローラ、４６…ドライバ、４７…ディスプレイ、１００…システム起動回路。
【図１】
0006641555.tif 000002
【図２】
0006641555.tif 000003
【図３】
0006641555.tif 000004
【図４】
0006641555.tif 000005
【図５】
0006641555.tif 000006
【図６】
0006641555.tif 000007
【図７】
0006641555.tif 000008
【図８】
0006641555.tif 000009