(57)【特許請求の範囲】
【請求項１】
電力変換回路を含む半導体モジュールであって、
絶縁基板と、
前記電力変換回路における上アームを構成する第１トランジスタと、
前記電力変換回路における下アームを構成しており前記第１トランジスタに電気的に直列接続される第２トランジスタと、
前記絶縁基板上に設けられており、前記電力変換回路に正電力を供給する正側入力端子が接続される第１入力用配線パターンと、
前記絶縁基板上に設けられており、前記電力変換回路に負電力を供給する負側入力端子が接続される第２入力用配線パターンと、
前記絶縁基板上に設けられており、前記電力変換回路からの出力電力を取り出す出力端子が接続される出力用配線パターンと、
前記電力変換回路におけるサージ電圧を吸収する吸収素子と、
を備え、
前記第１入力用配線パターンは、前記第１トランジスタが搭載される第１トランジスタ搭載領域を有し、
前記出力用配線パターンは、前記第２トランジスタが搭載される第２トランジスタ搭載領域を有し、
前記第２入力用配線パターンは、前記第１トランジスタ搭載領域と前記第２トランジスタ搭載領域との間に配置される吸収素子接続領域を有し、
前記吸収素子接続領域と前記第１トランジスタ搭載領域とが前記吸収素子を介して電気的に接続されており、
前記第１トランジスタを複数有し、
複数の前記第１トランジスタは、前記第１トランジスタ搭載領域に搭載されると共に、電気的に並列接続されており、
複数の前記第１トランジスタは、一方向に沿って配置されており、
前記第２トランジスタを複数有し、
複数の前記第２トランジスタは、前記第２トランジスタ搭載領域に搭載されると共に、電気的に並列接続されており、
複数の前記第２トランジスタは、前記一方向に平行な方向に沿って配置されており、
前記吸収素子を複数有し、
複数の前記吸収素子は、前記一方向に平行な方向に沿って互いに離間して配置されている、
半導体モジュール。
【請求項２】
電力変換回路を含む半導体モジュールであって、
絶縁基板と、
前記電力変換回路における上アームを構成する第１トランジスタと、
前記電力変換回路における下アームを構成しており前記第１トランジスタに電気的に直列接続される第２トランジスタと、
前記絶縁基板上に設けられており、前記電力変換回路に正電力を供給する正側入力端子が接続される第１入力用配線パターンと、
前記絶縁基板上に設けられており、前記電力変換回路に負電力を供給する負側入力端子が接続される第２入力用配線パターンと、
前記絶縁基板上に設けられており、前記電力変換回路からの出力電力を取り出す出力端子が接続される出力用配線パターンと、
前記電力変換回路におけるサージ電圧を吸収する吸収素子と、
を備え、
前記第１入力用配線パターンは、前記第１トランジスタが搭載される第１トランジスタ搭載領域を有し、
前記出力用配線パターンは、前記第２トランジスタが搭載される第２トランジスタ搭載領域を有し、
前記第２入力用配線パターンは、前記第１トランジスタ搭載領域と前記第２トランジスタ搭載領域との間に配置される吸収素子接続領域を有し、
前記吸収素子接続領域と前記第１トランジスタ搭載領域とが前記吸収素子を介して電気的に接続されており、
前記第２入力用配線パターンは、前記吸収素子接続領域の一端に連続的に繋がったコンデンサ接続領域を有し、
前記吸収素子接続領域及び前記コンデンサ接続領域によって形成される領域は、前記第１トランジスタ搭載領域を囲むようにＬ字状またはＵ字状を呈しており、
前記コンデンサ接続領域と前記第１トランジスタ搭載領域とは、コンデンサを介して電気的に接続されている、
半導体モジュール。
【請求項３】
電力変換回路を含む半導体モジュールであって、
絶縁基板と、
前記電力変換回路における上アームを構成する第１トランジスタと、
前記電力変換回路における下アームを構成しており前記第１トランジスタに電気的に直列接続される第２トランジスタと、
前記絶縁基板上に設けられており、前記電力変換回路に正電力を供給する正側入力端子が接続される第１入力用配線パターンと、
前記絶縁基板上に設けられており、前記電力変換回路に負電力を供給する負側入力端子が接続される第２入力用配線パターンと、
前記絶縁基板上に設けられており、前記電力変換回路からの出力電力を取り出す出力端子が接続される出力用配線パターンと、
前記電力変換回路におけるサージ電圧を吸収する吸収素子と、
を備え、
前記第１入力用配線パターンは、前記第１トランジスタが搭載される第１トランジスタ搭載領域を有し、
前記出力用配線パターンは、前記第２トランジスタが搭載される第２トランジスタ搭載領域を有し、
前記第２入力用配線パターンは、前記第１トランジスタ搭載領域と前記第２トランジスタ搭載領域との間に配置される吸収素子接続領域を有し、
前記吸収素子接続領域と前記第１トランジスタ搭載領域とが前記吸収素子を介して電気的に接続されており、
前記絶縁基板上において、前記吸収素子接続領域と、前記第１トランジスタ搭載領域との間に設けられる補助配線パターンを更に備え、
前記吸収素子は、第１回路素子と第２回路素子を含み、
前記第１回路素子は、前記補助配線パターンと前記第１トランジスタ搭載領域とを電気的に接続しており、
前記第２回路素子は、前記補助配線パターンと前記吸収素子接続領域とを電気的に接続しており、
前記第１回路素子および前記第２回路素子それぞれは、コンデンサである、
半導体モジュール。
【請求項４】
前記第１トランジスタを複数有し、
複数の前記第１トランジスタは、前記第１トランジスタ搭載領域に搭載されると共に、電気的に並列接続されており、
前記第２トランジスタを複数有し、
複数の前記第２トランジスタは、前記第２トランジスタ搭載領域に搭載されると共に、電気的に並列接続されている、
請求項２または３に記載の半導体モジュール。
【請求項５】
前記吸収素子を複数有し、
複数の前記吸収素子は、互いに離間して配置されている、
請求項２〜４の何れか一項に記載の半導体モジュール。
【請求項６】
絶縁基板と、
電力変換回路の上アームを構成する第１トランジスタと、
前記電力変換回路の下アームを構成する第２トランジスタと、
前記絶縁基板上に設けられる平板状導体であって、前記第１トランジスタが搭載され、前記第１トランジスタの第１端が電気的に接続される第１入力用配線パターンと、
前記絶縁基板上に設けられる平板状導体であって、前記第２トランジスタが搭載され、前記第２トランジスタの第１端が電気的に接続される出力用配線パターンと、
前記絶縁基板上に設けられ、前記第１入力用配線パターンと前記出力用配線パターンとの間の位置に配置される第２入力用配線パターンと、
前記第１トランジスタの第２端と前記出力用配線パターンとを互いに電気的に接続する配線と、
前記第２トランジスタの第２端と前記第２入力用配線パターンとを互いに電気的に接続する配線と、
前記第１入力用配線パターンと前記第２入力用配線パターンとの間に接続される容量性素子と
を含み、
前記第１トランジスタを複数有し、
複数の前記第１トランジスタは、前記第１入力用配線パターンに搭載されると共に、電気的に並列接続されており、
複数の前記第１トランジスタは、一方向に沿って配置されており、
前記第２トランジスタを複数有し、
複数の前記第２トランジスタは、前記出力用配線パターンに搭載されると共に、電気的に並列接続されており、
複数の前記第２トランジスタは、前記一方向に平行な方向に沿って配置されており、
前記容量性素子を複数有し、
複数の前記容量性素子は、前記一方向に平行な方向に沿って互いに離間して配置されている、
半導体モジュール。
【請求項７】
絶縁基板と、
電力変換回路の上アームを構成する第１トランジスタと、
前記電力変換回路の下アームを構成する第２トランジスタと、
前記絶縁基板上に設けられる平板状導体であって、前記第１トランジスタが搭載され、前記第１トランジスタの第１端が電気的に接続される第１入力用配線パターンと、
前記絶縁基板上に設けられる平板状導体であって、前記第２トランジスタが搭載され、前記第２トランジスタの第１端が電気的に接続される出力用配線パターンと、
前記絶縁基板上に設けられ、前記第１入力用配線パターンと前記出力用配線パターンとの間の位置に配置される第２入力用配線パターンと、
前記第１トランジスタの第２端と前記出力用配線パターンとを互いに電気的に接続する配線と、
前記第２トランジスタの第２端と前記第２入力用配線パターンとを互いに電気的に接続する配線と、
前記第１入力用配線パターンと前記第２入力用配線パターンとの間に接続される容量性素子と、
前記絶縁基板上において、前記第２入力用配線パターンと、前記第１入力用配線パターンとの間に設けられる補助配線パターンと、
を含み、
前記容量性素子は、第１コンデンサと第２コンデンサを含み、
前記第１コンデンサは、前記補助配線パターンと前記第１入力用配線パターンとを電気的に接続しており、
前記第２コンデンサは、前記補助配線パターンと前記第２入力用配線パターンとを電気的に接続している、
半導体モジュール。
【請求項８】
複数の前記第１トランジスタに対応する複数の第１ダイオードであって、前記第１トランジスタ搭載領域に搭載されており、かつ、複数の前記第１ダイオードそれぞれは、対応する第１トランジスタに逆並列接続されている、複数の前記第１ダイオードと、
複数の前記第２トランジスタに対応する複数の第２ダイオードであって、前記第２トランジスタ搭載領域に搭載されており、かつ、複数の前記第２ダイオードそれぞれは、対応する第２トランジスタに逆並列接続されている、複数の前記第２ダイオードと、
を更に備え、
複数の前記第１ダイオードは、前記一方向に平行な方向に沿って配置されており、
複数の前記第２ダイオードは、前記一方向に平行な方向に沿って配置されている、
請求項１に記載の半導体モジュール。
【請求項９】
複数の前記第１トランジスタに対応する複数の第１ダイオードであって、前記第１入力用配線パターンに搭載されており、かつ、複数の前記第１ダイオードそれぞれは、対応する第１トランジスタに逆並列接続されている、複数の前記第１ダイオードと、
複数の前記第２トランジスタに対応する複数の第２ダイオードであって、前記出力用配線パターンに搭載されており、かつ、複数の前記第２ダイオードそれぞれは対応する第２トランジスタに逆並列接続されている、複数の前記第２ダイオードと、
を更に備え、
複数の前記第１ダイオードは、前記一方向に平行な方向に沿って配置されており、
複数の前記第２ダイオードは、前記一方向に平行な方向に沿って配置されている、
請求項６に記載の半導体モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は半導体モジュールに関する。【０００２】
本出願は、2016年3月15日出願の日本出願第2016-051414号に基づく優先権を主張し、前記日本出願に記載された全ての記載内容を援用するものである。
【背景技術】
【０００３】
インバータ回路といった電力変換回路を含む半導体モジュールでは、上アーム及び下アームを構成するスイッチング素子であるトランジスタをターンオン又はターンオフした直後に、電力変換回路の正側入力端子と負側入力端子の間にサージ電圧が発生することが知られている。上記サージ電圧を抑制するために、特許文献１では、サージ電圧吸収素子としてのスナバコンデンサを、正側入力端子と負側入力端子との間に接続している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１５−１３５８９５号公報
【発明の概要】
【０００５】
本開示の一側面に係る半導体モジュールは、電力変換回路を含む半導体モジュールであって、絶縁基板と、上記電力変換回路における上アームを構成する第１トランジスタと、上記電力変換回路における下アームを構成しており上記第１トランジスタに電気的に直列接続される第２トランジスタと、上記絶縁基板上に設けられており、上記電力変換回路に正電力を供給する正側入力端子が接続される第１入力用配線パターンと、上記絶縁基板上に設けられており、上記電力変換回路に負電力を供給する負側入力端子が接続される第２入力用配線パターンと、上記絶縁基板上に設けられており、上記電力変換回路からの出力電力を取り出す出力端子が接続される出力用配線パターンと、上記電力変換回路におけるサージ電圧を吸収する吸収素子と、を備え、上記第１入力用配線パターンは、上記第１トランジスタが搭載される第１トランジスタ搭載領域を有し、上記出力用配線パターンは、上記第２トランジスタが搭載される第２トランジスタ搭載領域を有し、上記第２入力用配線パターンは、上記第１トランジスタ搭載領域と上記第２トランジスタ搭載領域との間に配置される吸収素子接続領域を有し、上記吸収素子接続領域と上記第１トランジスタ搭載領域とが上記吸収素子を介して電気的に接続されている。
【図面の簡単な説明】
【０００６】
【図１】図１は、一実施形態に係る半導体モジュールの概略構成を示す平面図である。
【図２】図２は、図１に示した半導体モジュールが有する絶縁基板上の構成の模式図である。
【図３】図３は、図１のＩＩＩ−ＩＩＩ線に沿った断面構成の模式図である。
【図４】図４は、半導体モジュールの他の例の概略構成を示す平面図である。
【図５】図５は、図４に示した半導体モジュールが有する絶縁基板上の構成の模式図である。
【図６】図６は、半導体モジュールの更に他の例の概略構成を示す平面図である。
【図７】図７は、半導体モジュールの更に他の例の概略構成を示す平面図である。
【図８】図８は、図７に示した半導体モジュールが有する絶縁基板上の構成の模式図である。
【図９】図９は、図１に示した半導体モジュールの等価回路を示す図面である。
【発明を実施するための形態】
【０００７】
特許文献１に記載の技術では、スナバコンデンサ（サージ電圧吸収素子）の熱による劣化を防止するために、スイッチング素子であるトランジスタなどを実装する基板上において、トランジスタを実装する部分と、スナバコンデンサを実装する部分とを別々に形成し、それらを熱的に分離している。この場合、トランジスタと、スナバコンデンサとの距離が長くなる傾向にあるため、サージ電圧を十分に抑制できない虞がある。
【０００８】
そこで、サージ電圧をより確実に抑制可能な半導体モジュールを提供することを本開示の目的の１つとする。
【０００９】
以下、図面を参照して本開示の技術の実施形態について説明する。図面の説明において、同一要素には同一符号を付し、重複する説明を省略する。
【００１０】
［実施形態の説明］
最初に、本開示の技術の実施形態の内容を列記して説明する。
【００１１】
本開示の一側面に係る半導体モジュールは、電力変換回路を含む半導体モジュールであって、絶縁基板と、上記電力変換回路における上アームを構成する第１トランジスタと、上記電力変換回路における下アームを構成しており上記第１トランジスタに電気的に直列接続される第２トランジスタと、上記絶縁基板上に設けられており、上記電力変換回路に正電力を供給する正側入力端子が接続される第１入力用配線パターンと、上記絶縁基板上に設けられており、上記電力変換回路に負電力（例えば、負電圧）を供給する負側入力端子が接続される第２入力用配線パターンと、上記絶縁基板上に設けられており、上記電力変換回路からの出力電力を取り出す出力端子が接続される出力用配線パターンと、上記電力変換回路におけるサージ電圧を吸収する吸収素子と、を備え、上記第１入力用配線パターンは、上記第１トランジスタが搭載される第１トランジスタ搭載領域を有し、上記出力用配線パターンは、上記第２トランジスタが搭載される第２トランジスタ搭載領域を有し、上記第２入力用配線パターンは、上記第１トランジスタ搭載領域と上記第２トランジスタ搭載領域との間に配置される吸収素子接続領域を有し、上記吸収素子接続領域と上記第１トランジスタ搭載領域とが上記吸収素子を介して電気的に接続されている。
【００１２】
上記構成では、正側入力端子が接続される第１入力用配線パターンの第１トランジスタ搭載領域と、出力端子が接続される出力用配線パターンの第２トランジスタ搭載領域との間に、負側入力端子が接続される第２入力用配線パターンの吸収素子接続領域が配置されている。第１トランジスタ搭載領域には、電力変換回路の上アームを構成する第１トランジスタが搭載され、第２トランジスタ搭載領域には、電力変換回路の下アームを構成する第２トランジスタが搭載されており、第１トランジスタ搭載領域と、吸収素子搭載領域とが上記収素子により接続されている。このような配置及び接続形態では、吸収素子を、第１トランジスタ及び第２トランジスタの近くに配置できる。そのため、第１トランジスタ及び第２トランジスタのそれぞれがターンオン又はターンオフした直後に生じる電流が吸収素子までに流れる電流経路の配線インダクタンスが小さくなるので、サージ電圧を効率的に抑制できる。
【００１３】
上記第２入力用配線パターンは、上記吸収素子接続領域の一端に連続的に繋がったコンデンサ接続領域を有し、上記吸収素子接続領域及び上記コンデンサ接続領域は、上記第１トランジスタ搭載領域を囲むように前記絶縁基板上に設けられており、上記コンデンサ接続領域と上記第１トランジスタ搭載領域とは、コンデンサを介して電気的に接続されていてもよい。
【００１４】
この場合、上記第２入力用配線パターンが有するコンデンサ接続領域と上記第１トランジスタ搭載領域とは、コンデンサを介して電気的に接続されていることから、直列接続された第１トランジスタ及び第２トランジスタに印加される電圧（例えば、直流電圧）を安定化し得る。
【００１５】
一実施形態において、上記半導体モジュールは、上記絶縁基板上において、上記吸収素子接続領域と、上記第１トランジスタ搭載領域との間に設けられる補助配線パターンを更に備え、上記吸収素子は、第１回路素子と第２回路素子を含み、上記第１回路素子は、上記補助配線パターンと上記第１トランジスタ搭載領域とを電気的に接続しており、上記第２回路素子は、上記補助配線パターンと上記吸収素子接続領域とを電気的に接続してもよい。
【００１６】
上記第１回路素子及び第２回路素子は例えばコンデンサとし得る。コンデンサは、容量が大きくなると耐圧性が低下する傾向にある。上記のように、第３補助配線パターンを介して、第１入力用配線パターンと、第２入力用配線パターンとを、第１回路素子及び第２回路素子で接続すれば、吸収素子として、サージ電圧を抑制可能な容量を確保しながら、耐圧性も確保できる。第１回路素子及び第２回路素子は、例えば、一方が抵抗であり、他方がコンデンサであってもよい。この場合、吸収素子は、ＲＣスナバ素子として機能する。
【００１７】
一実施形態において、半導体モジュールは、上記第１トランジスタを複数有し、複数の上記第１トランジスタは、上記第１トランジスタ搭載領域に搭載されると共に、電気的に並列接続されており、上記第２トランジスタを複数有し、複数の上記第２トランジスタは、上記第２トランジスタ搭載領域に搭載されると共に、電気的に並列接続されていてもよい。
【００１８】
この場合、吸収素子を複数有し、複数の上記吸収素子は、互いに離間して配置されていてもよい。
【００１９】
複数の吸収素子が互いに離間して配置されていることで、複数の第１トランジスタ及び複数の第２トランジスタのそれぞれに対して物理的に近接して吸収素子を配置可能である。そのため、サージ電圧を一層効果的に低減できる。
【００２０】
本開示の更なる一側面に係る半導体モジュールは、絶縁基板と、電力変換回路の上アームを構成する第１トランジスタと、前記電力変換回路の下アームを構成する第２トランジスタと、前記絶縁基板上に設けられる平板状導体であって、前記第１トランジスタが搭載され、前記第１トランジスタの第１端が電気的に接続される第１入力用配線パターンと、前記絶縁基板上に設けられる平板状導体であって、前記第２トランジスタが搭載され、前記第２トランジスタの第１端が電気的に接続される出力用配線パターンと、前記絶縁基板上に設けられ、前記第１入力用配線パターンと前記出力用配線パターンとの間の位置に配置される第２入力用配線パターンと、前記第１トランジスタの第２端と前記出力用配線パターンとを互いに電気的に接続する配線と、前記第２トランジスタの第２端と前記第２入力用配線パターンとを互いに電気的に接続する配線と、前記第１入力用配線パターンと前記第２入力用配線パターンとの間に接続される容量性素子とを含む。
【００２１】
上記構成では、第１トランジスタが搭載される第１入力用配線パターンと第２トランジスタが搭載される出力用配線パターンとの間の位置に、第２入力用配線パターンが配置され、第１入力用配線パターンと第２入力用配線パターンとの間に容量性素子が接続されている。この構成では、容量性素子を、第１トランジスタ及び第２トランジスタの近くに配置することが可能となる。従って、第１トランジスタ及び第２トランジスタと容量性素子との間の電流経路における配線インダクタンスが小さくなり、サージ電圧を効率的に抑制できる。
【００２２】
［実施形態の詳細］
本開示の技術の実施形態の具体例を、以下に図面を参照しつつ説明する。本発明はこれらの例示に限定されるものではなく、請求の範囲によって示され、請求の範囲内と均等の範囲内とでのすべての変更が含まれることが意図される。図面の説明においては同一要素には同一符号を付し、重複する説明を省略する。
【００２３】
図１及び図２に模試的に示した半導体モジュール１は、インバータ装置といった電力変換装置として機能する。半導体モジュール１は、複数のトランジスタＴｒと、絶縁基板１０と、Ｐパッド（第１入力用配線パターン）２１、Ｏパッド（出力用配線パターン）２２、Ｎパッド（第２入力用配線パターン）２３と、複数のサージ電圧吸収素子（以下、単に「吸収素子」と称す）３０と、を備える。
【００２４】
半導体モジュール１は、第１制御用パッド２４及び第２制御用パッド２５を有してもよい。半導体モジュール１は、第１補助パッド２６及び第２補助パッド２７を有してもよい。半導体モジュール１は、複数のダイオードＤｉを有してもよい。更に、半導体モジュール１は、絶縁基板１０及び絶縁基板１０上に実装されるトランジスタＴｒ及びそれらの配線構造を収容するケース４０を備えてもよい。図１では、ケース４０を破線で模式的に示している。ケース４０は、例えば樹脂から構成される。ケース４０内に収容された絶縁基板１０上の構造（Ｐパッド２１、Ｏパッド２２などパッド、トランジスタＴｒ、及びそれらの配線のための導線など）は、例えばシリコーンゲルで埋設されている。
【００２５】
以下では、断らない限り、半導体モジュール１が、第１制御用パッド２４、第２制御用パッド２５、第１補助パッド２６、第２補助パッド２７、ダイオードＤｉ及びケース４０を備えた形態について説明する。説明において、絶縁基板１０の厚さ方向に直交する２つの方向を、図１に示したように、Ｘ方向及びＹ方向と称する場合もある。Ｘ方向及びＹ方向は互いに直交している。
【００２６】
複数のトランジスタＴｒは、絶縁基板１０上に搭載されている。トランジスタＴｒは、縦型トランジスタであり、図１、図２及び図３に示したように、第１上部電極ＳＰと、第２上部電極ＧＰと、下部電極ＤＰ（図３参照）とを有する。図３では、後述するＯ端子５２、第２制御端子５５及び第２補助端子５７の図示を省略している。第１上部電極ＳＰ及び下部電極ＤＰのそれぞれは、トランジスタＴｒに電圧を供給するための第１主電極及び第２主電極である。第２上部電極ＧＰは、トランジスタＴｒに制御信号（或いは制御電圧）を供給するための制御電極である。第２上部電極ＧＰに印加される制御信号に応じて第１上部電極ＳＰ及び下部電極ＤＰ間のトランジスタＴｒの導通状態が制御される。これにより、トランジスタＴｒは、スイッチング素子として機能する。トランジスタＴｒは横型トランジスタでもよい。
【００２７】
トランジスタＴｒの材料の例は、ＳｉＣ、ＧａＮ等のワイドバンドギャップ半導体及びＳｉを含む。トランジスタＴｒの例は、ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ−Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）でもよいし、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）でもよい。
【００２８】
トランジスタＴｒがＭＯＳＦＥＴである場合、第１上部電極ＳＰ、第２上部電極ＧＰ及び下部電極ＤＰは、それぞれソース電極、ゲート電極及びドレイン電極に対応する。トランジスタＴｒがＩＧＢＴである場合、第１上部電極ＳＰ、第２上部電極ＧＰ及び下部電極ＤＰはそれぞれ、エミッタ電極、ゲート電極及びコレクタ電極に対応する。以下、断らない限り、トランジスタＴｒは、ＭＯＳＦＥＴである。
【００２９】
複数のトランジスタＴｒは、電力変換回路２を構成するように、電気的に接続されている。本実施形態において、電力変換回路２は、単相インバータ回路である。この場合、半導体モジュール１は、例えば２ｉｎ１タイプの半導体モジュールである。複数のトランジスタＴｒのうち、電力変換回路２における上アームを構成するトランジスタＴｒを第１トランジスタＴｒ１と称し、下アームを構成するトランジスタＴｒを第２トランジスタＴｒ２と称す。本実施形態では、半導体モジュール１が３個の第１トランジスタＴｒ１及び３個の第２トランジスタＴｒ２を有する形態について例示しているが、第１トランジスタＴｒ１及び第２トランジスタＴｒ２のそれぞれの個数は３個に限定されない。
【００３０】
複数のダイオードＤｉは、絶縁基板１０上に搭載され、電力変換回路２において還流ダイオードとして機能する。複数のダイオードＤｉは、第１トランジスタＴｒ１に対応した第１ダイオードＤｉ１と、第２トランジスタＴｒ２に対応した第２ダイオードＤｉ２とを含む。第１ダイオードＤｉ１の個数は、例えば第１トランジスタＴｒ１の数と同数であり得る。同様に、第２ダイオードＤｉ２の個数は、第２トランジスタＴｒ２の数と同数であり得る。
【００３１】
絶縁基板１０は例えばセラミックス基板である。絶縁基板１０の材料の例は、ＡｌＮ、ＳｉＮ及びＡｌ２Ｏ３を含む。絶縁基板１０の厚さ方向から見た形状は限定されないが、絶縁基板１０の形状の例としては、矩形及び正方形が挙げられる。絶縁基板１０の裏面（第１トランジスタＴｒ１、第２トランジスタＴｒ２などが搭載される面と反対側）には、銅などからなる放熱層が形成されていてもよい。
【００３２】
以下、図２を主に参照して、絶縁基板１０上の構成について説明する。
【００３３】
図２に示したように、Ｐパッド２１は、絶縁基板１０上に設けられており、電力変換回路２に正電力（例えば正電圧）を供給するための電極パターン（又は配線パターン）である。Ｐパッド２１の材料の例は、銅である。Ｐパッド２１は、第１領域（第１トランジスタ搭載領域）２１１と第２領域２１２とを有する。図２では、第１領域２１１と第２領域２１２との境界を便宜的に二点鎖線で示している。これは、他の図（例えば図１）でも同様である。
【００３４】
Ｐパッド２１の第１領域２１１は、複数の第１トランジスタＴｒ１と、各第１トランジスタＴｒ１に一対一に対応する第１ダイオードＤｉ１とが搭載される領域である。第１領域２１１は、複数の第１トランジスタＴｒ１及び複数の第１ダイオードＤｉ１を搭載可能な面積を有していればよい。第１領域２１１の形状は限定されないが、例えば矩形又は正方形といった四角形である。
【００３５】
各第１トランジスタＴｒ１は、下部電極ＤＰが第１領域２１１に対向し、それらが互いに電気的に接続されるように、第１領域２１１に搭載される。第１ダイオードＤｉ１は、カソードＣＰが第１領域２１１に対向し、それらが互いに電気的に接続されるように、第１領域２１１に搭載される。下部電極ＤＰ及びカソードＣＰは、例えば半田又は焼結材により第１領域２１１に固定され得る。
【００３６】
第１領域２１１における複数の第１トランジスタＴｒ１及び複数の第１ダイオードＤｉ１の配置状態は特定の配置状態に限定されない。例えば複数の第１トランジスタＴｒ１は、図２に示したようにＹ方向に沿って配置され、複数の第１ダイオードＤｉ１は、対応する第１トランジスタＴｒ１に対してＯパッド２２寄りに隣接して配置され得る。
【００３７】
Ｐパッド２１の第２領域２１２は、半導体モジュール１に正電力を供給するためのＰ端子（正側入力端子）５１が接続される領域である。Ｐ端子５１の一端は、例えば半田又は焼結材により第２領域２１２に固定され得る。Ｐ端子５１の他端は、ケース４０の外側に位置し、外部機器（又は外部回路）が接続される。よって、第２領域２１２は、Ｐ端子５１を介して外部機器（又は外部回路）に接続されるので、外部接続領域として機能する。
【００３８】
第２領域２１２は、Ｐ端子５１が接続され得る面積を有すればよい。第２領域２１２は、第１領域２１１に連続的に繋がっている。第２領域２１２は、絶縁基板１０の縁部近傍に形成され得る。図２は、第２領域２１２は、絶縁基板１０の縁部１０ａ近傍に形成された例を示している。
【００３９】
Ｏパッド２２は、電力変換回路２からの出力電力（例えば、交流電圧）を取り出すための電極パターン（又は配線パターン）である。Ｏパッド２２の材料の例は、銅である。Ｏパッド２２は、第１領域（第２トランジスタ搭載領域）２２１と、第２領域２２２と、中間領域２２３とを有する。図２では、第１領域２２１と中間領域２２３との境界、及び、中間領域２２３と第２領域２２２との境界を便宜的に二点鎖線で示している。これは、他の図（例えば図１）でも同様である。
【００４０】
Ｏパッド２２の第１領域２２１には、複数の第２トランジスタＴｒ２と、各第２トランジスタＴｒ２に一対一に対応する第２ダイオードＤｉ２とが搭載される。第１領域２２１は、複数の第２トランジスタＴｒ２及び複数の第２ダイオードＤｉ２が搭載可能であるとともに、後述するように第１領域２２１を利用して配線（ワイヤリング）が施される場合は、配線可能な面積を有していればよい。第１領域２２１の形状は限定されないが、例えば矩形又は正方形といった四角形である。第１領域２２１は、Ｐパッド２１の第１領域２１１に対して所定方向（図２においてＸ方向）に離して配置される。
【００４１】
各第２トランジスタＴｒ２は、下部電極ＤＰが第１領域２２１に対向し、それらが互いに電気的に接続されるように、第１領域２２１に搭載される。各第２ダイオードＤｉ２は、カソードＣＰが第１領域２２１に対向し、それらが互いに電気的に接続されるように、第１領域２２１に搭載される。下部電極ＤＰ及びカソードＣＰは、例えば半田又は焼結材により第１領域２２１に固定され得る。
【００４２】
第１領域２２１における複数の第２トランジスタＴｒ２及び複数の第２ダイオードＤｉ２の配置状態は特定の配置状態に限定されない。例えば複数の第２トランジスタＴｒ２は、図２に示したようにＹ方向に沿って配置され、複数の第２ダイオードＤｉ２は、対応する第２トランジスタＴｒ２に対しＰパッド２１側に隣接して配置され得る。
【００４３】
Ｏパッド２２の第２領域２２２は、電力変換回路２からの出力電力を取り出すためのＯ端子（出力用端子）５２が接続される領域である。Ｏ端子５２の一端は、例えば半田又は焼結材により第２領域２２２に固定され得る。Ｏ端子５２の他端は、ケース４０の外側に位置し、外部機器（又は外部回路）が接続される。よって、第２領域２２２は、Ｏ端子５２を介して外部機器（又は外部回路）に接続されるので、外部接続領域として機能する。第２領域２２２は、Ｏ端子５２が接続され得る面積を有すればよい。第２領域２２２は、通常、絶縁基板１０の縁部近傍に形成され得る。図２は、第２領域２２２が、絶縁基板１０の縁部１０ａと反対側の縁部１０ｂ近傍に形成された例を示している。
【００４４】
Ｏパッド２２の中間領域２２３は、第１領域２２１と第２領域２２２とを接続する領域である。中間領域２２３は、第１領域２２１と第２領域２２２と連続的に繋がっている。中間領域２２３は、第１領域２２１又は第２領域２２２の一部であってもよい。
【００４５】
Ｎパッド２３は、電力変換回路２に負電力（例えば、負電圧）を供給するための電極パターン（又は配線パターン）である。Ｎパッド２３の材料の例は、銅である。Ｎパッド２３は、第１領域（吸収素子接続領域）２３１と第２領域２３２とを有する。図２では、第１領域２３１と、第２領域２３２との境界を便宜的に二点鎖線で示している。これは、他の図（例えば図１）でも同様である。
【００４６】
Ｎパッド２３の一部である第１領域２３１は、絶縁基板１０の上面が規定する平面内において（即ち絶縁基板１０の厚さ方向に見た平面視で）、Ｐパッド２１の第１領域２１１と、Ｏパッド２２の第１領域２２１との間に、Ｐパッド２１及びＯパッド２２から離間して配置されている。Ｎパッド２３の第１領域２３１は、Ｐパッド２１の第１領域２１１及びＯパッド２２の第１領域２２１のそれぞれに対向しており、第１領域２１１及び第１領域２２１が配列されている方向（図２のＸ方向）に交差する方向に延在している。図２では、Ｎパッド２３の第１領域２３１は、Ｐパッド２１の第１領域２１１の縁部２１１ａ（又はＯパッド２２の第１領域２２１の縁部２２１ａ）に沿って延びている。
【００４７】
Ｎパッド２３の第２領域２３２は、電力変換回路２に負電力を供給するためのＮ端子（負側入力端子）５３が接続される領域である。Ｎ端子５３の一端は、例えば半田又は焼結材により第２領域２３２に固定され得る。Ｎ端子５３の他端は、ケース４０の外側に位置し、外部機器（又は外部回路）が接続される。よって、第２領域２３２は、Ｎ端子５３を介して外部機器（又は外部回路）に接続されるので、外部接続領域として機能する。第２領域２３２は、Ｎ端子５３が接続可能な面積を有していればよい。第２領域２３２は、第１領域２３１から連続して形成されており、例えば、絶縁基板１０の縁部近傍に配置される。図２は、第２領域２３２が、絶縁基板１０の縁部１０ａ近傍に配置されている例を示している。
【００４８】
第１制御用パッド２４は、第１トランジスタＴｒ１の第２上部電極ＧＰに制御信号（ゲート信号又はゲート電圧）を供給するための第１制御端子５４が接続される電極パターン（又は配線パターン）であり、ゲートパッドとして機能する。第１制御用パッド２４の材料の例は、銅である。第１制御端子５４の一端は、例えば半田又は焼結材により第１制御用パッド２４に固定され得る。第１制御端子５４の他端は、ケース４０の外側に位置し、外部機器（又は外部回路）が接続される。よって、第１制御用パッド２４は、第１制御端子５４を介して外部機器（又は外部回路）に電気的に接続される。第１制御用パッド２４は、第１制御端子５４が接続可能であるとともに、後述する配線（ワイヤリング）のための面積を有していればよい。第１制御用パッド２４は、第１トランジスタＴｒ１の第２上部電極ＧＰへの配線が容易なように、絶縁基板１０上に配置されていればよい。図２は、第１制御用パッド２４が、絶縁基板１０の縁部１０ａ近傍に配置されている例を示している。
【００４９】
第２制御用パッド２５は、第２トランジスタＴｒ２の第２上部電極ＧＰに制御信号（ゲート信号又はゲート電圧）を供給するための第２制御端子５５が接続される電極パターン（又は配線パターン）であり、ゲートパッドとして機能する。第２制御用パッド２５の材料の例は、銅である。第２制御端子５５の一端は、例えば半田又は焼結材により第２制御用パッド２５に固定され得る。第２制御端子５５の他端は、ケース４０の外側に位置し、外部機器（又は外部回路）が接続される。よって、第２制御用パッド２５は、第２制御端子５５を介して外部機器（又は外部回路）に電気的に接続される。第２制御用パッド２５は、第２制御端子５５が接続可能であるとともに、後述する配線（ワイヤリング）のための面積を有していればよい。第２制御用パッド２５は、第２トランジスタＴｒ２の第２上部電極ＧＰへの配線が容易なように、絶縁基板１０上に配置されていればよい。図２は、第２制御用パッド２５が、絶縁基板１０の縁部１０ｂ近傍に配置されている例を示している。
【００５０】
第１補助パッド２６は、第１トランジスタＴｒ１の第１上部電極ＳＰの電位を取り出すための第１補助端子５６が接続される電極パターン（又は配線パターン）である。第１補助パッド２６の材料の例は、銅である。第１補助端子５６の一端は、例えば半田又は焼結材により第１補助パッド２６に固定され得る。第１補助端子５６の他端は、ケース４０の外側に位置し、外部機器（又は外部回路）が接続される。よって、第１補助パッド２６は、第１補助端子５６を介して外部機器（又は外部回路）に電気的に接続される。第１上部電極ＳＰがソース電極である場合、第１補助パッド２６は、半導体モジュール１における上アーム側ソースパッドとして機能する。第１補助端子５６から取り出された第１上部電極ＳＰの電位は、例えば、第１トランジスタＴｒ１の第２上部電極ＧＰに供給する制御信号の生成に利用される。第１補助パッド２６は、第１トランジスタＴｒ１の第１上部電極ＳＰへの配線が容易なように、絶縁基板１０上に配置されていればよい。図２は、第１補助パッド２６が、絶縁基板１０の縁部１０ａ近傍に配置されている例を示している。第１補助パッド２６は、第１補助端子５６が接続可能であるとともに、後述する配線（ワイヤリング）のための面積を有していればよい。
【００５１】
第２補助パッド２７は、第２トランジスタＴｒ２の第１上部電極ＳＰの電位を取り出すための第２補助端子５７が接続される電極パターン（又は配線パターン）である。第２補助パッド２７の材料の例は、銅である。第２補助端子５７の一端は、例えば半田又は焼結材により第２補助パッド２７に固定され得る。第２補助端子５７の他端は、ケース４０の外側に位置し、外部機器（又は外部回路）が接続される。よって、第２補助パッド２７は、第２補助端子５７を介して外部機器（又は外部回路）に電気的に接続される。第１上部電極ＳＰがソース電極である場合、第２補助パッド２７は、半導体モジュール１において下アーム側ソースパッドとして機能する。第２補助端子５７から取り出された第１上部電極ＳＰの電位は、例えば第２トランジスタＴｒ２の第２上部電極ＧＰに供給する制御信号の生成に利用される。第２補助パッド２７は、第２トランジスタＴｒ２の第１上部電極ＳＰ（ソース電極）への配線が容易なように、絶縁基板１０上に配置されていればよい。図２は、第２補助パッド２７が、絶縁基板１０の縁部１０ｂ近傍に配置されている例を示している。第２補助パッド２７は、第２補助端子５７が接続可能であるとともに、後述する配線（ワイヤリング）のための面積を有していればよい。
【００５２】
複数の吸収素子３０は、電力変換回路２におけるサージ電圧を吸収するための素子である。吸収素子３０の例はコンデンサであり、コンデンサの例はセラミックコンデンサである。サージ吸収用のコンデンサの容量は、想定されるサージ電圧を吸収可能な容量であればよい。吸収素子３０の一端は、Ｐパッド２１の第１領域２１１に接続され、吸収素子３０の他端は、Ｎパッド２３の第１領域２３１に接続されている。複数の吸収素子３０は、第１領域２３１の延在方向に沿って互いに離間して配置されている。複数の吸収素子３０の個数は、サージ電圧を吸収するために必要な総容量に対して１個当たりのディレーティングを含めた容量で除算した個数であればよい。
【００５３】
Ｐ端子５１、Ｏ端子５２、Ｎ端子５３、第１制御端子５４、第２制御端子５５、第１補助端子５６及び第２補助端子５７は、半導体モジュール１が、図１に示したように、ケース４０を有する形態では、半導体モジュール１の構成要素であり得る。
【００５４】
次に、図１及び図９を参照して、半導体モジュール１における配線構造を含む電気的接続関係について説明する。図９は、半導体モジュール１の等価回路を示す図面である。図９では、半導体モジュール１の構成要素と対応する要素には、同様の符号を付している。図９では、吸収素子３０をコンデンサとして表している。半導体モジュール１では、図９に示した等価回路を実現するように、配線が施されている。
【００５５】
複数の第１トランジスタＴｒ１の下部電極ＤＰ及び第１ダイオードＤｉ１のカソードＣＰは、Ｐパッド２１を介して互いに電気的に接続されており、Ｐパッド２１には、Ｐ端子５１が接続されている。よって、複数の第１トランジスタＴｒ１の下部電極ＤＰ及び第１ダイオードＤｉ１のカソードＣＰは、Ｐ端子５１に電気的に接続されている。更に、複数の第１トランジスタＴｒ１の第１上部電極ＳＰのそれぞれは、導線Ｗ１により対応する第１ダイオードＤｉ１のアノードＡＰと接続されている。よって、第１トランジスタＴｒ１と第１ダイオードＤｉ１とは逆並列接続されており、第１ダイオードＤｉ１が還流ダイオードとして機能する。導線Ｗ１の例は、ワイヤ、リボンなどであり、導線Ｗ１の材料の例は、銅、アルミニウムなどである。導線Ｗ１の数は、１本でもよいし又は複数本でもよい。
【００５６】
第１トランジスタＴｒ１の第２上部電極ＧＰは、導線Ｗ２により第１制御用パッド２４に接続されている。導線Ｗ２の例は、ワイヤ、リボンなどであり、導線Ｗ２の材料の例は、銅、アルミニウムなどである。第１制御用パッド２４には、第１制御端子５４が接続されているので、第１トランジスタＴｒ１の第２上部電極ＧＰは、第１制御端子５４に電気的に接続されている。よって、第１制御端子５４を介して、第１トランジスタＴｒ１の第２上部電極ＧＰに制御信号が入力され得る。
【００５７】
第１トランジスタＴｒ１の第１上部電極ＳＰは、導線Ｗ３により第１補助パッド２６にも接続されている。導線Ｗ３の例は、ワイヤ、リボンなどであり、導線Ｗ３の材料の例は、銅、アルミニウムなどである。第１補助パッド２６には、第１補助端子５６が接続されているので、第１トランジスタＴｒ１の第１上部電極ＳＰは、第１補助端子５６に電気的に接続されている。よって、第１補助端子５６を介して、第１トランジスタＴｒ１の第１上部電極ＳＰの電位を取り出すことができ、取り出された電位は、第１トランジスタＴｒ１を制御するための制御信号の生成に利用され得る。
【００５８】
第１ダイオードＤｉ１のアノードＡＰは、導線Ｗ４によりＯパッド２２に接続されている。よって、第１ダイオードＤｉ１のアノードＡＰ及び導線Ｗ４を介して、複数の第１トランジスタＴｒ１の第１上部電極ＳＰは、Ｏパッド２２に接続されている。したがって、複数の第１トランジスタＴｒ１は、電気的に並列接続されている。図１に示した形態では、導線Ｗ４は、例えばＯパッド２２の第２領域２２２以外の領域に一端が接続されている。導線Ｗ４の例は、ワイヤ、リボンなどであり、導線Ｗ４の材料の例は、銅、アルミニウムなどである。導線Ｗ４の数は、１本でもよいし又は複数本でもよい。
【００５９】
複数の第２トランジスタＴｒ２の下部電極ＤＰ及び第２ダイオードＤｉ２のカソードＣＰは、Ｏパッド２２を介して互いに電気的に接続されており、Ｏパッド２２には、Ｏ端子５２が接続されている。よって、複数の第２トランジスタＴｒ２の下部電極ＤＰ及び第２ダイオードＤｉ２のカソードＣＰは、Ｏ端子５２に電気的に接続されている。更に、複数の第２トランジスタＴｒ２の第１上部電極ＳＰのそれぞれは、導線Ｗ５により対応する第２ダイオードＤｉ２のアノードＡＰと接続されている。よって、第２トランジスタＴｒ２と第２ダイオードＤｉ２とは逆並列接続されており、第２ダイオードＤｉ２が還流ダイオードとして機能する。導線Ｗ５の例は、ワイヤ、リボンなどであり、導線Ｗ５の材料の例は、銅、アルミニウムなどである。導線Ｗ５の数は、１本でもよいし又は複数本でもよい。
【００６０】
第２トランジスタＴｒ２の第２上部電極ＧＰは、導線Ｗ６により第２制御用パッド２５に接続されている。導線Ｗ６の例は、ワイヤ、リボンなどであり、導線Ｗ６の材料の例は、銅、アルミニウムなどである。第２制御用パッド２５には、第２制御端子５５が接続されているので、第２トランジスタＴｒ２の第２上部電極ＧＰは、第２制御端子５５に電気的に接続されている。よって、第２制御端子５５を介して、第２トランジスタＴｒ２の第２上部電極ＧＰに制御信号が入力され得る。
【００６１】
第２トランジスタＴｒ２の第１上部電極ＳＰは、導線Ｗ７により第２補助パッド２７にも接続されている。導線Ｗ７の例は、ワイヤ、リボンなどであり、導線Ｗ７の材料の例は、銅、アルミニウムなどである。第２補助パッド２７には、第２補助端子５７が接続されているので、第２トランジスタＴｒ２の第１上部電極ＳＰは、第２補助端子５７に電気的に接続されている。よって、第２補助端子５７を介して、第２トランジスタＴｒ２の第１上部電極ＳＰの電位を取り出すことができ、取り出された電位は、第２トランジスタＴｒ２を制御するための制御信号の生成に利用され得る。
【００６２】
第２ダイオードＤｉ２のアノードＡＰは、導線Ｗ８によりＮパッド２３に接続されている。導線Ｗ８の例は、ワイヤ、リボンなどであり、導線Ｗ８の材料の例は、銅、アルミニウムなどである。導線Ｗ８の数は、１本でもよいし又は複数本でもよい。導線Ｗ８は、相互インダクタンスの効果によりＰパッド２１及びＮパッド２３間(換言すれば、Ｐ端子５１及びＮ端子５３間)の寄生インダクタンスを減少させるために、導線Ｗ４と平行に配置されていることが好ましい。図１に示した例では、第２ダイオードＤｉ２のアノードＡＰは、導線Ｗ８によりＮパッド２３の第１領域２３１に接続されている。よって、第２ダイオードＤｉ２のアノードＡＰ及び導線Ｗ８を介して、複数の第２トランジスタＴｒ２の第１上部電極ＳＰは、Ｎパッド２３に接続されている。したがって、複数の第２トランジスタＴｒ２は、電気的に並列接続されている。
【００６３】
上記配線構造では、並列接続された複数の第１トランジスタＴｒ１の第１上部電極ＳＰは、Ｏパッド２２に電気的に接続されており、並列接続された複数の第２トランジスタＴｒ２の下部電極ＤＰは、Ｏパッド２２に電気的に接続されている。よって、並列接続された複数の第１トランジスタＴｒ１の第１上部電極ＳＰと、並列接続された複数の第２トランジスタＴｒ２の下部電極ＤＰとが電気的に接続されている。更に、並列接続された複数の第１トランジスタＴｒ１の下部電極ＤＰはＰ端子５１に電気的に接続されており、並列接続された複数の第２トランジスタＴｒ２の第１上部電極ＳＰはＮ端子５３に電気的に接続されている。したがって、図９に示したように、並列接続された複数の第１トランジスタＴｒ１の群と、並列接続された複数の第２トランジスタＴｒ２の群とは、Ｐ端子５１とＮ端子５３との間に直列接続されている。よって、絶縁基板１０上の構成が電力変換回路２を構成している。
【００６４】
吸収素子３０は、Ｐパッド２１及びＯパッド２２がそれぞれ有する第１領域２１１，２２１の間に配置されたＮパッド２３の第１領域２３１と、Ｐパッド２１の第１領域２２１とを接続している。更に、Ｏパッド２２の第１領域２２１に搭載された第２ダイオードＤｉ２、導線Ｗ５及び導線Ｗ８を介して、吸収素子３０が搭載された第１領域２３１と第２トランジスタＴｒ２とが電気的に接続されている。これにより、吸収素子３０は、電力変換回路２におけるＰ端子５１とＮ端子５３との間に電気的に直列接続されている上アームを構成する第１トランジスタＴｒ１の群と下アームを構成する第２トランジスタＴｒ２の群に対して電気的に並列接続されている。
【００６５】
半導体モジュール１の構成では、第１制御端子５４及び第２制御端子５５を介して、第１トランジスタＴｒ１及び第２トランジスタＴｒ２に制御信号を供給し、第１トランジスタＴｒ１及び第２トランジスタＴｒ２を交互にオン／オフ動作させる。これにより、Ｐ端子５１及びＮ端子５３の間に印加される直流電力（例えば、直流電圧）を、交流電力（例えば、交流電圧）に変換して、Ｏ端子５２から取り出し得る。
【００６６】
Ｐ端子５１とＮ端子５３との間に、直列接続された第１トランジスタＴｒ１及び第２トランジスタＴｒ２を含む電力変換回路２では、第１トランジスタＴｒ１及び第２トランジスタＴｒ２のそれぞれをターンオン又はターンオフしたときに、サージ電圧が生じる。
【００６７】
サージ電圧の大きさは、電流をｉとし、インダクタンスをＬとしたとき、Ｌ×ｄｉ／ｄｔで定まる。サージ電圧の大きさを規定するインダクタンスには、電流ｉが流れる経路の配線インダクタンスも含まれる。ｄｉ／ｄｔは、第１トランジスタＴｒ１及び第２トランジスタＴｒ２のスイッチング速度に依存する。スイッチング速度は高速化が図られてきているので、ｄｉ／ｄｔは大きくなる傾向にある。特に、第１トランジスタＴｒ１及び第２トランジスタＴｒ２の材料にワイドバンドギャップ半導体を使用している場合、スイッチング速度がＳｉの場合に比べて速いことから、ｄｉ／ｄｔが大きくなりやすい。よって、サージ電圧を効果的に抑制するには、吸収素子３０を、第１トランジスタＴｒ１及び第２トランジスタＴｒ２に対し、物理的（電気配線の長さ的）に近くに配置して、インダクタンスＬに含まれる配線インダクタンスを小さくすることが重要である。
【００６８】
半導体モジュール１において、Ｎパッド２３は、Ｐパッド２１及びＯパッド２２がそれぞれ有する第１領域２１１，２２１の間に配置される第１領域２３１を有する。吸収素子３０は、Ｎパッド２３の第１領域２３１と、Ｐパッド２１の第１領域２１１とを接続している。更に、Ｏパッド２２の第１領域２２１に搭載された第２ダイオードＤｉ２、導線Ｗ５及び導線Ｗ８を介して、Ｎパッド２３の第１領域２３１と第２トランジスタＴｒ２とが電気的に接続されている。
【００６９】
この形態では、吸収素子３０が、スイッチング動作を行う第１トランジスタＴｒ１及び第２トランジスタＴｒ２に対して物理的（電気配線の長さ的）に近くに配置されている。そのため、第１トランジスタＴｒ１及び第２トランジスタＴｒ２のそれぞれがターンオン又はターンオフした際に、第１トランジスタＴｒ１、第２トランジスタＴｒ２及び吸収素子３０で形成されるループに流れる電流経路の配線インダクタンスが小さい。よって、サージ電圧を抑制できるので、第１トランジスタＴｒ１及び第２トランジスタＴｒ２の直列回路において、第１トランジスタＴｒ１の下部電極ＤＰと第２トランジスタＴｒ２の第１上部電極ＳＰとに印加される電力（例えば、直流電圧）を安定化可能である。
【００７０】
半導体モジュール１では、並列接続された複数の第１トランジスタＴｒ１の群及び並列接続された複数の第２トランジスタＴｒ２の群が直列接続されている。これにより、半導体モジュールに大電流を流すことが可能である。
【００７１】
半導体モジュール１が、複数の第１トランジスタＴｒ１及び複数の第２トランジスタＴｒ２を有する。従って、複数の第１トランジスタＴｒ１が搭載される第１領域２１１及び複数の第２トランジスタＴｒ２が搭載される第１領域２２１の面積は、例えば一つの第１トランジスタＴｒ１及び一つの第２トランジスタＴｒ２を搭載するために要する面積より大きい。
【００７２】
このように面積がより大きい第１領域２１１及び第１領域２２１のそれぞれに複数の第１トランジスタＴｒ１及び第２トランジスタＴｒ２を互いに離間して配置したとしても、半導体モジュール１の構成では、複数の第１トランジスタＴｒ１及び複数の第２トランジスタＴｒ２のそれぞれから吸収素子３０までの電流経路上の配線インダクタンスの低減が図れている。そのため、サージ電圧を効果的に抑制できる。
【００７３】
更に、複数の吸収素子３０が互いに離間して（又は分散されて）配置されているので、複数の第１トランジスタＴｒ１及び複数の第２トランジスタＴｒ２それぞれに対してより近くに配置される吸収素子３０が存在し得る。その結果、個々の第１トランジスタＴｒ１及び第２トランジスタＴｒ２から吸収素子３０までの電流経路上の配線インダクタンスを小さくできるので、サージ電圧をより効果的に抑制できる。複数の第１トランジスタＴｒ１及び複数の第２トランジスタＴｒ２を搭載するために、Ｐパッド２１の第１領域２１１及びＯパッド２２の第１領域２２１の面積が大きい場合、互いに離間して配置された複数の吸収素子３０で分散してサージ電圧を吸収できるので、より一層、サージ電圧を抑えることができる。
【００７４】
（第１の変形例）
図４は、第１の変形例に係る半導体モジュール１Ａの模式図である。図５は、図４に示した半導体モジュール１Ａが有する絶縁基板１０上の構成を模試的に示す図面である。図５では、導線Ｗ１〜Ｗ８の図示を省略している。半導体モジュール１Ａは、Ｎパッド２３が第３領域２３３を有する点で、半導体モジュール１の構成と主に相違する。この相違点を中心にして、半導体モジュール１Ａについて説明する。
【００７５】
図５に示したように、Ｎパッド２３の第３領域２３３は、第１領域２３１において第２領域２３２と反対側の端に接続されており、第１領域２３１と連続的に繋がっている。Ｎパッド２３において第１領域２３１と第３領域２３３とからなる領域は、Ｐパッド２１の第１領域２１１を囲んでいる。図５に例示したように、第１領域２１１が、四角形状を呈する形態では、第３領域２３３は、Ｐパッド２１の第１領域２１１の縁部２１１ｂに平行に配置され、第１領域２３１と第３領域２３３とからなる領域は、Ｌ字状を呈する。
【００７６】
Ｎパッド２３の第３領域２３３と、第１トランジスタＴｒ１が搭載されるＰパッド２１の第１領域２１１とはコンデンサＣを介して接続されており、第３領域２３３は、コンデンサ接続領域として機能する。コンデンサＣの例はセラミックコンデンサであり、コンデンサＣの数は、一つ以上であればよい。
【００７７】
図５に示したように、Ｎパッド２３が第３領域２３３を有する形態では、Ｏパッド２２の第２領域２２２は、第３領域２３３に沿って延在していてもよい。換言すれば、第２領域２２２は、Ｙ方向に沿った視線軸でみた場合に、Ｎパッド２３の第３領域２３３及びＰパッド２１の第１領域２１１と重なる部分を有するように形成されていてもよい。
【００７８】
半導体モジュール１Ａでは、複数の第１トランジスタＴｒ１は、図５に示したように、Ｘ方向に沿って互いに離間して配置されている。第１制御用パッド２４及び第１補助パッド２６が絶縁基板１０の縁部１０ａよりに配置されていることから、第１トランジスタＴｒ１は、第１領域２１１において縁部１０ａ寄りに配置される。この場合、複数の第１ダイオードＤｉ１のそれぞれは、対応する第１トランジスタＴｒ１にＹ方向において隣接して配置される。Ｎパッド２３の第３領域２３３が、絶縁基板１０の縁部１０ｂ寄りに配置されていることから、第１ダイオードＤｉ１は、第１領域２１１において縁部１０ｂ寄りに配置される。ただし、複数の第１トランジスタＴｒ１及び複数の第１ダイオードＤｉ１の配置形態は、図１及び図２に示した半導体モジュール１の場合と同様でもよい。
【００７９】
第１ダイオードＤｉ１のアノードＡＰは、例えば図４に示したように、導線Ｗ４により、Ｏパッド２２の第２領域２２２に接続される。
【００８０】
半導体モジュール１Ａは、Ｎパッド２３が第１領域２３１を有し、吸収素子３０を介して、Ｐパッド２１の第１領域２１１とＮパッド２３の第１領域２３１とが電気的に接続されていることから、半導体モジュール１と少なくとも同じ作用効果を有する。Ｎパッド２３の第３領域２３３と、Ｐパッド２１の第１領域２１１とがコンデンサＣで接続されていることから、Ｐパッド２１の電位変動を抑制できる。そのため、第１トランジスタＴｒ１の下部電極ＤＰに印加される電力（例えば、電圧）を安定化可能である。この観点からコンデンサＣの容量は、上記電圧の安定化に適したような容量であればよい。
【００８１】
（第２の変形例）
図６は、第２の変形例に係る半導体モジュール１Ｂの模式図である。半導体モジュール１Ｂは、Ｎパッド２３が第４領域（コンデンサ接続領域）２３４を更に有する点で、第１の変形例の半導体モジュール１Ａの構成と主に相違する。この相違点を中心にして、半導体モジュール１Ｂについて説明する。複数の第１トランジスタＴｒ１及び複数の第２トランジスタＴｒ２などの配線構造は、第１の変形例と同様であるため、図６において、導線Ｗ１〜Ｗ８の図示は、省略している。
【００８２】
Ｎパッド２３の第４領域２３４は、第３領域２３３において第１領域２３１と反対側の端に接続されており、第３領域２３３と連続的に繋がっている。Ｎパッド２３において第１領域２３１と第３領域２３３と第４領域２３４とからなる領域は、Ｐパッド２１の第１領域２１１を囲んでいる。図６に例示したように、第１領域２１１が、四角形状を呈する形態では、第４領域２３４は、第１領域２１１の縁部２１１ｃに平行に配置され、第１領域２３１と第３領域２３３と第４領域２３４とからなる領域は、Ｕ字状を呈する。
【００８３】
第４領域２３４と、第１領域２１１とはコンデンサＣを介して接続されている。コンデンサＣの数は、一つ以上であればよい。
【００８４】
半導体モジュール１Ｂは、Ｎパッド２３が第１領域２３１を有すると共に、第３領域２３３及び第４領域２３４と、Ｐパッド２１の第１領域２１１とがコンデンサＣで接続されているため、半導体モジュール１Ａと少なくとも同じ作用効果を有する。
【００８５】
（第３の変形例）
図７は、第３の変形例に係る半導体モジュール１Ｃの模式図である。図８は、図７に示した半導体モジュール１Ｃが有する絶縁基板１０上の構成を模式的に示す図面である。図８では、導線Ｗ１〜Ｗ８の図示を省略している。半導体モジュール１Ｃの構成は、第３補助パッド２８を有する点及び吸収素子３０Ａを有する点で、第１の変形例の半導体モジュール１Ａと主に相違する。この相違点を中心にして、半導体モジュール１Ｃについて説明する。
【００８６】
第３補助パッド２８は、第１領域２８１と、第２領域２８２とを有し、浮きパッドとして機能する。第３補助パッド２８の材料の例は、銅である。第１領域２８１は、Ｎパッド２３の第１領域２３１と、Ｐパッド２１の第１領域２１１との間に設けられている。第２領域２８２は、Ｎパッド２３の第３領域２３３と、Ｐパッド２１の第１領域２１１との間に設けられている。第３補助パッド２８は、Ｎパッド２３における第１領域２３１と第３領域２３３とからなる領域と同様の形状を有し得る。
【００８７】
第３補助パッド２８の第２領域２８２と、Ｐパッド２１の第１領域２１１とはコンデンサＣ１により接続されており、第２領域２８２と、Ｎパッド２３の第３領域２３３とは、コンデンサＣ２により接続されている。よって、第１領域２１１と第３領域２３３とはコンデンサＣ１，Ｃ２を介して電気的に接続されている。これにより、第１トランジスタＴｒ１の下部電極ＤＰに印加される電力（例えば、電圧）を安定化可能である。コンデンサＣ１，Ｃ２の容量は、第１トランジスタＴｒ１の下部電極ＤＰに印加される電力（例えば、電圧）を安定化可能な容量に設定されていればよい。
【００８８】
吸収素子３０Ａは、第１回路素子３１と、第２回路素子３２とを有する。第１回路素子３１及び第２回路素子３２は、何れもコンデンサである。コンデンサの例は、セラミックコンデンサである。第１回路素子３１及び第２回路素子３２としてのコンデンサの容量の大きさは、サージ電圧を吸収し得るように設定されていればよい。第１回路素子３１の一端は、Ｐパッド２１の第１領域２１１に接続され、第１回路素子３１の他端は、第３補助パッド２８の第１領域２８１に接続されている。第２回路素子３２の一端は、第３補助パッド２８の第１領域２８１に接続され、第２回路素子３２の他端は、Ｎパッド２３の第１領域２３１に接続されている。これにより、吸収素子３０Ａを介して、Ｐパッド２１の第１領域２１１とＮパッド２３の第１領域２３１とが電気的に接続されている。
【００８９】
半導体モジュール１Ｃでは、図８に示したように、複数の第１トランジスタＴｒ１は、Ｘ方向に沿って互いに離間して配置されている。第１制御用パッド２４及び第１補助パッド２６が絶縁基板１０の縁部１０ａよりに配置されていることから、第１トランジスタＴｒ１は、第１領域２１１において縁部１０ａ寄りに配置される。この場合、複数の第１ダイオードＤｉ１のそれぞれは、対応する第１トランジスタＴｒ１にＹ方向において隣接して配置される。第３領域２３３が、絶縁基板１０の縁部１０ｂ寄りに配置されていることから、第１ダイオードＤｉ１は、第１領域２１１において縁部１０ｂ寄りに配置される。ただし、複数の第１トランジスタＴｒ１及び複数の第１ダイオードＤｉ１の配置形態は、図１及び図２に示した半導体モジュール１の場合と同様でもよい。
【００９０】
第１ダイオードＤｉ１のアノードＡＰは、例えば図７に示したように、導線Ｗ４により、Ｏパッド２２の第２領域２２２に接続される。
【００９１】
半導体モジュール１Ｃの構成においては、図７及び図８に示したように、Ｐパッド２１の第１領域２１１と、第３補助パッド２８の第１領域２８１とは、第１回路素子３１を介して互いに接続されている。更に、第３補助パッド２８の第１領域２８１と、Ｎパッド２３の第１領域２３１とは、第２回路素子３２を介して互いに接続されている。これにより、Ｐパッド２１の第１領域２１１と、Ｎパッド２３の第１領域２３１とが、第１回路素子３１及び第２回路素子３２を含む吸収素子３０Ａを介して電気的に互いに接続されている。
【００９２】
半導体モジュール１Ｃは、Ｎパッド２３が第１領域２３１を有し、吸収素子３０Ａを介して、Ｐパッド２１の第１領域２１１とＮパッド２３の第１領域２３１とが電気的に互いに接続されていることから、半導体モジュール１Ａと少なくとも同じ作用効果を有する。
【００９３】
通常、容量が大きいコンデンサの耐圧は小さい。各吸収素子３０Ａが直列接続された第１回路素子３１及び第２回路素子３２として２つのコンデンサを有すれば、各コンデンサについてサージ電圧の吸収に要する容量を確保しながら、吸収素子３０Ａとして耐圧性を確保できる。そのため、電力用の半導体モジュール１Ｃに対して有効な構成である。
【００９４】
また、半導体モジュール１Ｃでは、Ｐパッド２１の第１領域２１１とＮパッド２３の第３領域２３３とはコンデンサＣ１，Ｃ２を介して電気的に接続されている。よって、半導体モジュール１Ａの場合と同様に、第１トランジスタＴｒ１の下部電極ＤＰに印加される電力（例えば、電圧）を安定化可能である。
【００９５】
第１回路素子３１及び第２回路素子３２が何れもコンデンサである形態を例示したが、第１回路素子３１及び第２回路素子３２の何れか一方は、抵抗であってもよい。この場合、吸収素子３０Ａは、ＲＣ回路（又はＲＣスナバ素子）として機能する。抵抗は例えば印刷薄膜抵抗であり得る。
【００９６】
半導体モジュール１Ｃの構成において、コンデンサＣ１，Ｃ２の一方の代わりに抵抗を使用してもよい。
【００９７】
本開示によれば、サージ電圧をより確実に抑制可能である。
【００９８】
以上、本開示の技術の実施形態及びその変形例について説明したが、本発明は、これまで説明した種々の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々の変更が可能である。
【００９９】
電力変換回路は、単相インバータ回路といった単相の電力変換回路に限定されず、二相又は三相の電力変換回路２でもよい。トランジスタの数及び吸収素子の数の例は、図面に示されている数に限定されない。半導体モジュールは、第１トランジスタ及び第２トランジスタをそれぞれ少なくとも一つずつ備えていればよい。同様に、半導体モジュールは、吸収素子を、少なくとも一つ備えていればよい。
【０１００】
第１トランジスタＴｒ１及び第２トランジスタＴｒ２の配置状態及び第１トランジスタＴｒ１及び第２トランジスタＴｒ２と種々のパッド（Ｐパッド、Ｎパッド、Ｏパッドなど）との配線構造などは、例示したものに限定されないが、サージ電圧を低減する観点から配線インダクタンスを最小にするように最適化されていることが好ましい。
【０１０１】
なお本願の実施例では、Ｐパッド２１が正電圧側、Ｎパッド２３が負電圧側である構成を一例として説明したが、トランジスタＴｒ１が搭載されるパッド２１が負電圧側であり、トランジスタが搭載されないパッド２３が正電圧側であってもよい。
【符号の説明】
【０１０２】
１，１Ａ，１Ｂ，１Ｃ…半導体モジュール、２…電力変換回路、１０…絶縁基板、２１…Ｐパッド（第１入力用配線パターン）、２２…Ｏパッド（出力用配線パターン）、２３…Ｎパッド（第２入力用配線パターン）、２８…第３補助パッド（補助配線パターン）、３０，３０Ａ…吸収素子（サージ電圧吸収素子）、３１…第１回路素子、３２…第２回路素子、５１…Ｐ端子（正側入力端子）、５２…Ｏ端子（出力端子）、５３…Ｎ端子（負側入力端子）、２１１…第１領域（第１トランジスタ搭載領域）、２２１…第１領域（第２トランジスタ搭載領域）、２３１…第１領域（吸収素子接続領域）、２３３…第３領域（コンデンサ接続領域）、２３４…第４領域（コンデンサ接続領域）。
【図１】
0006750620.tif 000002
【図２】
0006750620.tif 000003
【図３】
0006750620.tif 000004
【図４】
0006750620.tif 000005
【図５】
0006750620.tif 000006
【図６】
0006750620.tif 000007
【図７】
0006750620.tif 000008
【図８】
0006750620.tif 000009
【図９】
0006750620.tif 000010