(57)【特許請求の範囲】
【請求項１】
外部端子と、
振動子と、
前記振動子を発振させる発振回路と、を含み、
前記発振回路は、
増幅回路と、前記増幅回路に電流を供給する電流源と、を有し、
前記電流は、前記外部端子から入力される制御信号によって可変に設定され、
前記電流が可変範囲の下限に設定された場合は前記振動子が発振せず、前記電流が可変範囲の上限に設定された場合は前記振動子が発振する、発振器。
【請求項２】
前記電流が大きいほど、前記発振回路の負性抵抗が大きくなる、請求項１に記載の発振器。
【請求項３】
前記増幅回路は、
ＮＭＯＳトランジスターと、両端がそれぞれ前記ＮＭＯＳトランジスターのゲート端子及びドレイン端子と電気的に接続されている抵抗と、を有し、
前記電流源は、
前記ＮＭＯＳトランジスターの前記ドレイン端子に前記電流を供給する、請求項１又は２に記載の発振器。
【請求項４】
前記制御信号は、少なくとも１つのパルスを含み、
前記外部端子に前記パルスの各々が入力される毎に前記電流の設定が切り替わる、請求項１乃至３のいずれか１項に記載の発振器。
【請求項５】
前記振動子と前記発振回路とを接続する配線と電気的に接続される外部端子を有していない、請求項１乃至４のいずれか１項に記載の発振器。
【請求項６】
請求項１乃至５のいずれか１項に記載の発振器を備えた、電子機器。
【請求項７】
請求項１乃至５のいずれか１項に記載の発振器を備えた、移動体。
【請求項８】
外部端子と、振動子と、前記振動子を発振させる発振回路と、を含み、前記発振回路は、増幅回路と、前記増幅回路に電流を供給する電流源と、を有し、前記電流は、前記外部端子から入力される制御信号によって可変に設定され、前記電流が可変範囲の下限に設定された場合は前記振動子が発振せず、前記電流が可変範囲の上限に設定された場合は前記振動子が発振する発振器を組み立てる工程と、
前記外部端子に前記制御信号を入力し、前記発振器から出力される信号に基づいて前記発振器を検査する工程と、を含む、発振器の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発振器、電子機器、移動体及び発振器の製造方法に関する。
【背景技術】
【０００２】
水晶振動子等の振動子を発振させて所望の周波数の信号を出力する発振器は、様々な電子機器やシステムに広く使用されている。この種の発振器では、振動子を発振させるための発振回路の負性抵抗値が振動子のインピーダンス値よりも大きいことが発振条件であるため、発振器の出荷前に、発振回路の負性抵抗値が振動子のインピーダンス値よりも十分に大きいことを保証するための検査が行われる。例えば、特許文献１には、発振器の発振回路（負性抵抗回路）の負性抵抗値を、実際の発振条件に合った形で低コストで簡便に測定することのできる負性抵抗測定器が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−８５３２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に記載のように負性抵抗の測定器を用いた従来の検査方法を適用する場合、発振器に振動子の両端と電気的に接続される検査端子を設ける必要があるため、小型パッケージの発振器では検査端子を配置するスペースの確保が難しく、また、検査端子への測定器のプロービングも困難であるという問題がある。プロービングされる端子が発振器の外部に露出するため、この端子を介して静電気が入力されることにより発振回路が破壊されるリスクも増大してしまう。
【０００５】
本発明は、以上のような問題点に鑑みてなされたものであり、本発明のいくつかの態様によれば、小型化や静電破壊のリスクの低減を実現可能であり、かつ、振動子のインピーダンス値の検査を可能とする発振器及び発振器の製造方法を提供することができる。また、本発明のいくつかの態様によれば、当該発振器を用いた電子機器及び移動体を提供することができる。
【課題を解決するための手段】
【０００６】
本発明は前述の課題の少なくとも一部を解決するためになされたものであり、以下の態様または適用例として実現することが可能である。
【０００７】
［適用例１］
本適用例に係る発振器は、外部端子と、振動子と、前記振動子を発振させる発振回路と、を含み、前記発振回路は、増幅回路と、前記増幅回路に電流を供給する電流源と、を有し、前記電流は、前記外部端子から入力される制御信号によって可変に設定される。
【０００８】
本適用例に係る発振器によれば、外部端子から入力される制御信号によって可変に設定される電流に応じて発振回路の負性抵抗値が変化し、振動子のインピーダンス値が負性抵抗値よりも大きい場合には振動子の発振が停止するので、発振器の出力信号を観測することで振動子のインピーダンス値を検査することができる。
【０００９】
また、本適用例に係る発振器によれば、振動子の両端と電気的に接続される検査端子を設ける必要がないため、小型化や静電破壊のリスクを低減させることができる。
【００１０】
［適用例２］
上記適用例に係る発振器において、前記電流が可変範囲の下限に設定された場合は前記振動子が発振せず、前記電流が可変範囲の上限に設定された場合は前記振動子が発振してもよい。
【００１１】
本適用例に係る発振器によれば、電流の可変範囲において、振動子が発振するときと発振を停止するときとの境界となる電流の設定値を探索し、当該境界となる電流の設定値に基づいて、振動子のインピーダンス値を推察することができる。
【００１２】
［適用例３］
上記適用例に係る発振器において、前記電流が大きいほど、前記発振回路の負性抵抗が大きくなってもよい。
【００１３】
本適用例に係る発振器によれば、増幅回路に流れる電流を大きい値に設定するほど発振余裕度が大きくなって振動子の発振が安定しやすく、逆に、当該電流を小さい値に設定するほど発振余裕度が小さくなって振動子の発振が停止しやすいので、当該電流の設定を変更することにより、振動子のインピーダンス値を検査することができる。
【００１４】
［適用例４］
上記適用例に係る発振器において、前記増幅回路は、ＮＭＯＳトランジスターと、両端がそれぞれ前記ＮＭＯＳトランジスターのゲート端子及びドレイン端子と電気的に接続されている抵抗と、を有し、前記電流源は、前記ＮＭＯＳトランジスターの前記ドレイン端子に前記電流を供給してもよい。
【００１５】
本適用例に係る発振器によれば、ＮＭＯＳトランジスターのドレイン端子からソース端子に流れる電流に応じて発振回路の負性抵抗値が変化し、振動子のインピーダンス値が負性抵抗値よりも大きい場合には振動子の発振が停止するので、ＮＭＯＳトランジスターのドレイン端子の信号を観測することで振動子のインピーダンス値を検査することができる。
【００１６】
［適用例５］
上記適用例に係る発振器において、前記制御信号は、少なくとも１つのパルスを含み、前記外部端子に前記パルスの各々が入力される毎に前記電流の設定が切り替わってもよい。
【００１７】
本適用例に係る発振器によれば、外部端子にパルスが入力される毎に増幅回路に供給される電流の設定（発振回路の負性抵抗値）が切り替わるので、当該外部端子にパルスを入力する毎に他の外部端子から出力される発振器の出力信号を観測することにより、検査時間を短縮することができる。
【００１８】
［適用例６］
上記適用例に係る発振器は、前記振動子と前記発振回路とを接続する配線と電気的に接続される外部端子を有していなくてもよい。
【００１９】
本適用例に係る発振器によれば、振動子の両端にプロービングして振動子のインピーダンス値を検査するための外部端子（検査端子）が設けられていないので、小型化が可能であるとともに、外部端子を介して静電気が入力されることにより発振回路が破壊されるリスクを低減させることができる。
【００２０】
［適用例７］
本適用例に係る電子機器は、上記のいずれかの発振器を備えている。
【００２１】
［適用例８］
本適用例に係る移動体は、上記のいずれかの発振器を備えている。
【００２２】
これらの適用例によれば、小型化や静電破壊のリスクの低減を実現可能であり、かつ、振動子のインピーダンス値の検査を可能とする発振器を備えた、より信頼性の高い電子機器及び移動体を実現することができる。
【００２３】
［適用例９］
本適用例に係る発振器の製造方法は、外部端子と、振動子と、前記振動子を発振させる発振回路と、を含み、前記発振回路は、増幅回路と、前記増幅回路に電流を供給する電流源と、を有し、前記電流は、前記外部端子から入力される制御信号によって可変に設定される発振器を組み立てる工程と、前記外部端子に前記制御信号を入力し、前記発振器から出力される信号に基づいて前記発振器を検査する工程と、を含む。
【００２４】
本適用例に係る発振器の製造方法によれば、発振器の外部端子から入力する制御信号によって可変に設定される電流に応じて発振回路の負性抵抗値が変化し、振動子のインピーダンス値が負性抵抗値よりも大きい場合には振動子の発振が停止するので、発振器の出力信号を観測することで振動子のインピーダンス値を検査することができる。
【００２５】
また、本適用例に係る発振器の製造方法によれば、振動子の両端と電気的に接続される検査端子を発振器に設ける必要がないため、発振器の小型化や静電破壊のリスクを低減させることができる。
【図面の簡単な説明】
【００２６】
【図１】本実施形態の発振器の斜視図。
【図２】本実施形態の発振器の断面図。
【図３】本実施形態の発振器の底面図。
【図４】本実施形態の発振器の機能ブロック図。
【図５】第１実施形態の発振器における発振回路の構成例を示す図。
【図６】発振電流設定データの設定値と発振回路の負性抵抗値との関係の一例を示す図。
【図７】本実施形態の発振器の製造方法の一例を示すフローチャート図。
【図８】図７の工程Ｓ２０の詳細な手順（発振器の検査方法）の一例を示すフローチャート図。
【図９】図８のフローチャートによって発振器を検査するときの発振器の外部端子の信号波形の一例を示す図。
【図１０】図７の工程Ｓ２０の詳細な手順（発振器の検査方法）の他の一例を示すフローチャート図。
【図１１】図１０のフローチャートによって発振器を検査するときの発振器の外部端子の信号波形の一例を示す図。
【図１２】第２実施形態の発振器における発振回路の構成例を示す図。
【図１３】変形例の発振器における発振回路の構成例を示す図。
【図１４】本実施形態の電子機器の機能ブロック図。
【図１５】本実施形態の電子機器の外観の一例を示す図。
【図１６】本実施形態の移動体の一例を示す図。
【発明を実施するための形態】
【００２７】
以下、本発明の好適な実施形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。
【００２８】
１．発振器
１−１．第１実施形態
［発振器の構成］
図１〜図３は、本実施形態の発振器１の構造の一例を示す図である。図１は、発振器１の斜視図であり、図２は、図１のＡ−Ａ’断面図である。また、図３は、発振器１の底面図である。
【００２９】
図１〜図３に示すように、発振器１は、発振ＩＣ（Integrated Circuit）２、振動子３、パッケージ４、リッド（蓋）５、外部端子（外部電極）６を含んで構成されている。本実施形態では、振動子３は水晶振動子であるものとするが、例えば、ＳＡＷ（Surface Acoustic Wave）共振子、その他の圧電振動子やＭＥＭＳ（Micro Electro Mechanical Systems）振動子などであってもよい。また、振動子３の基板材料としては、水晶、タンタル酸リチウム、ニオブ酸リチウム等の圧電単結晶や、ジルコン酸チタン酸鉛等の圧電セラミックス等の圧電材料、又はシリコン半導体材料等を用いることができ、振動子３の励振手段としては、圧電効果によるものを用いてもよいし、クーロン力による静電駆動を用いてもよい。
【００３０】
パッケージ４は、発振ＩＣ２と振動子３とを同一空間内に収容する。具体的には、パッケージ４には、凹部が設けられており、リッド５で凹部を覆うことによって収容室７となる。パッケージ４の内部又は凹部の表面には、発振ＩＣ２の２つの端子（後述する図３のＸＧ端子及びＸＤ端子）と振動子３の２つの端子（励振電極３ａ及び３ｂ）とをそれぞれ電気的に接続するための不図示の配線が設けられている。また、パッケージ４の内部又は凹部の表面には、発振ＩＣ２の各端子と対応する各外部端子６とを電気的に接続するための不図示の配線が設けられている。
【００３１】
振動子３は、その表面及び裏面にそれぞれ金属の励振電極３ａ及び３ｂを有しており、励振電極３ａ及び３ｂを含む振動子３の形状や質量に応じた所望の周波数（発振器１に要求される周波数）で発振する。
【００３２】
図３に示すように、発振器１は底面（パッケージ４の裏面）に、電源端子である外部端子ＶＣＣ，接地端子である外部端子ＧＮＤ、入出力端子である外部端子ＯＥ及び入出力端子である外部端子ＯＵＴの４個の外部端子６が設けられている。外部端子ＶＣＣには電源電圧が供給され、外部端子ＧＮＤは接地される。
【００３３】
図４は本実施形態の発振器１の機能ブロック図である。図４に示すように、第１実施形態の発振器１は、発振ＩＣ２と振動子３とを含んで構成されている。発振ＩＣ２は、電源端子であるＶＣＣ端子、接地端子であるＧＮＤ端子、入出力端子であるＯＥ端子、入出力端子であるＯＵＴ端子、振動子３との接続端子であるＸＧ端子及びＸＤ端子が設けられている。ＶＣＣ端子、ＧＮＤ端子、ＯＥ端子及びＯＵＴ端子は、発振ＩＣ２の表面に露出しており、それぞれ、パッケージ４に設けられた発振器１の外部端子ＶＣＣ，ＧＮＤ，ＯＥ，ＯＵＴと接続されている。また、ＸＧ端子は振動子３の一端（一方の端子）と接続され、ＸＤ端子は振動子３の他端（他方の端子）と接続される。
【００３４】
本実施形態の発振器１は、振動子３と発振回路２１とを接続する配線と電気的に接続される外部端子を有していない。すなわち、発振器１は、プロービングして振動子３のＣＩ（Crystal Impedance）値を直接的に検査するための検査端子が外部に露出していないが、振動子３のＣＩ値の検査が可能な構成になっている。この詳細な構成については後述する。
【００３５】
本実施形態では、発振ＩＣ２は、発振回路２１、出力回路２２及び制御回路２３を含んで構成されている。なお、発振ＩＣ２は、これらの要素の一部を省略又は変更し、あるいは他の要素を追加した構成としてもよい。
【００３６】
発振回路２１は、発振ＩＣ２のＸＧ端子から入力される振動子３の出力信号を増幅回路（図４では不図示）によって増幅し、増幅した信号を発振ＩＣ２のＸＤ端子を介して振動子３にフィードバックすることで、振動子３を発振させ、振動子３の発振に基づく発振信号を出力する。
【００３７】
出力回路２２は、発振回路２１が出力する発振信号が入力され、その振幅が所望のレベルに調整された発振信号を生成する。出力回路２２が生成する発振信号は、発振ＩＣ２のＯＵＴ端子及び発振器１の外部端子ＯＵＴを介して発振器１の外部に出力される。
【００３８】
制御回路２３は、発振回路２１及び出力回路２２の動作を制御する回路である。また、制御回路２３は、発振器１の外部端子から発振ＩＣ２の端子を介して入力される制御信号に基づいて、発振器１（発振ＩＣ２）の動作モードを、外部通信モード、通常動作モード及びＣＩ値検査モードを含む複数のモードのうちの１つに設定し、設定した動作モードに応じた制御を行う。本実施形態では、制御回路２３は、発振器１の外部端子ＶＣＣ（発振ＩＣ２のＶＣＣ端子）への電源電圧の供給が開始されてから所定期間内に（すなわち、電源投入後の所定期間内に）、発振器１の外部端子ＯＥ（発振ＩＣ２のＯＥ端子）から所定のパターンの制御信号が入力された場合には、当該所定期間の経過後に発振器１（発振ＩＣ２）の動作モードを外部通信モードに設定する。例えば、制御回路２３は、発振器１（発振ＩＣ２）の電源投入により振動子３が発振を開始して発振が安定した（例えば、発振信号が所望の振幅になった）ことを検出するまでの期間を当該所定期間としてもよいし、当該発振信号のパルス数をカウントし、カウント値が所定の値に到達したら当該所定期間が経過したと判断してもよい。また、例えば、制御回路２３は、発振器１（発振ＩＣ２）の電源投入時に動作を開始するＲＣ時定数回路の出力信号に基づいて当該所定期間を計測してもよい。
【００３９】
外部通信モードでは、制御信号として、発振器１の外部端子ＯＥ，ＯＵＴ（発振ＩＣ２のＯＥ，ＯＵＴ端子）からシリアルクロック信号とシリアルデータ信号が互いに同期して入力され、制御回路２３は、例えばＩ２Ｃ（Inter-Integrated Circuit）バスの規格に準じて、シリアルクロック信号のエッジ毎にシリアルデータ信号をサンプリングして、サンプリングしたコマンド及びデータに基づいて、動作モードの設定や各動作モードでの制御データの設定等の処理を行う。例えば、制御回路２３は、発振器１（発振ＩＣ２）の動作モードを各モード（通常動作モード又はＣＩ値検査モード等）へ移行させるためのコマンドをサンプリングすることで、発振器１（発振ＩＣ２）の動作モードを当該各モードに設定する。
【００４０】
制御回路２３は、通常動作モードにおいて、発振器１の外部端子ＯＥ（発振ＩＣ２のＯＥ端子）から入力される制御信号（出力イネーブル信号）がアクティブ（例えば、ハイレベル）のときは、発振回路２１及び出力回路２２を動作させるように制御する。これにより、発振器１の外部端子ＯＵＴ（発振ＩＣ２のＯＵＴ端子）から発振信号が出力される。
【００４１】
また、制御回路２３は、通常動作モードにおいて、発振器１の外部端子ＯＥ（発振ＩＣ２のＯＥ端子）から入力される制御信号（出力イネーブル信号）が非アクティブ（例えば、ローレベル）のときは、不図示の不揮発性メモリーが記憶するスタンバイビットデータが非アクティブ（例えば、０）であれば発振回路２１を動作させ、かつ、出力回路２２の動作を停止させるように制御し、スタンバイビットデータがアクティブ（例えば、１）であれば発振回路２１及び出力回路２２の動作を停止させるように制御する。これらのいずれの場合にも、発振器１の外部端子ＯＵＴ（発振ＩＣ２のＯＵＴ端子）からの発振信号の出力が停止される。
【００４２】
なお、制御回路２３は、電源投入後の所定期間内に、発振器１の外部端子ＯＥ（発振ＩＣ２のＯＥ端子）から所定のパターンの制御信号が入力されない場合には、当該所定期間の経過後に発振器１（発振ＩＣ２）の動作モードを外部通信モードに設定せずに、直接、通常動作モードに設定する。
【００４３】
また、制御回路２３は、ＣＩ値検査モードにおいて、不図示の内部レジスターに記憶されているｎビットの発振電流設定データＩＯＳＣを変換したｍビットの電流選択データＳＥＬＢの値に応じて発振回路２１の発振電流を設定し、発振回路２１及び出力回路２２を動作させるように制御する。このとき、発振回路２１の負性抵抗値が振動子３のＣＩ値よりも大きければ、振動子３が発振して発振器１の外部端子ＯＵＴ（発振ＩＣ２のＯＵＴ端子）から発振信号が出力される。一方、発振回路２１の負性抵抗値が振動子３のＣＩ値よりも小さければ、振動子３が発振せず、発振器１の外部端子ＯＵＴ（発振ＩＣ２のＯＵＴ端子）から発振信号が出力されない。
【００４４】
本実施形態では、発振電流設定データＩＯＳＣによって、発振電流が可変範囲の下限（最小値）に設定された場合は振動子３が発振せず、発振電流が可変範囲の上限（最大値）に設定された場合は振動子３が発振するようになっている。従って、ＣＩ値検査モードにおいて、振動子３が発振するときと発振を停止するときとの境界となる発振電流設定データＩＯＳＣの設定値を探索可能になっている。
【００４５】
なお、制御回路２３は、ＣＩ値検査モードにおいて、発振器１の外部端子ＯＥ（発振ＩＣ２のＯＥ端子）からパルスが入力される毎に、例えば、発振電流が１段階下がるように発振電流設定データＩＯＳＣの値を変更する。また、電源投入時に、発振電流設定データＩＯＳＣは、発振電流を最大にする値に初期化される。これにより、発振器１が外部通信モードを経由しないで通常動作モードに移行した場合にも確実に発振を開始することができる。
【００４６】
［発振回路の構成］
図５は、第１実施形態の発振器１における発振回路２１の構成例を示す図である。図５では、発振回路２１と振動子３との接続も図示されており、発振回路２１と振動子３とによって、いわゆるピアース発振回路が構成されている。図５に示すように、発振回路２１は、ＮＭＯＳ（Negative-Channel Metal Oxide Semiconductor）トランジスター２１１、抵抗２１２、コンデンサー２１３、コンデンサー２１４、ｍ個のＰＭＯＳ（Positive-Channel Metal Oxide Semiconductor）トランジスター２１５−１〜２１５−ｍ、ｍ個のＰＭＯＳトランジスター２１６−１〜２１６−ｍ、ＰＭＯＳトランジスター２１７及び定電流源２１８を含んで構成されている。なお、発振回路２１は、これらの要素の一部を省略又は変更し、あるいは他の要素を追加した構成としてもよい。
【００４７】
ＮＭＯＳトランジスター２１１は、ゲート端子がＸＧ端子と電気的に接続され、ソース端子がＸＤ端子と電気的に接続され、ドレイン端子がアナロググラウンドに接地されている。
【００４８】
抵抗２１２は、一端がＸＧ端子と電気的に接続され、他端がＸＤ端子と電気的に接続されている。すなわち、抵抗２１２は、両端がそれぞれＮＭＯＳトランジスター２１１のゲート端子及びドレイン端子と電気的に接続されている。
【００４９】
コンデンサー２１３は、一端がＸＧ端子と電気的に接続され、他端がアナロググラウンドに接地されている。
【００５０】
コンデンサー２１４は、一端がＸＤ端子と電気的に接続され、他端がアナロググラウンドに接地されている。
【００５１】
ＰＭＯＳトランジスター２１５−１〜２１５−ｍは、各ゲート端子がＰＭＯＳトランジスター２１７のゲート端子と共通に電気的に接続され、各ソース端子がＰＭＯＳトランジスター２１６−１〜２１６−ｍの各ドレイン端子とそれぞれ電気的に接続され、各ドレイン端子がＮＭＯＳトランジスター２１１のドレイン端子と共通に電気的に接続されている。
【００５２】
ＰＭＯＳトランジスター２１６−１〜２１６−ｍは、各ゲート端子にそれぞれｍビットの電流選択データＳＥＬＢの各ビットの値（０／１）に対応するレベル（ローレベル／ハイレベル）の電圧が印加され、各ソース端子がアナログ電源と共通に電気的に接続され、各ドレイン端子がＰＭＯＳトランジスター２１５−１〜２１５−ｍの各ソース端子とそれぞれ電気的に接続されている。
【００５３】
ＰＭＯＳトランジスター２１７は、ゲート端子がＰＭＯＳトランジスター２１６−１〜２１６−ｍの各ゲート端子と共通に電気的に接続され、ソース端子がアナログ電源と電気的に接続され、ドレイン端子が定電流源２１８の一端と接続されている。
【００５４】
定電流源２１８は、一端がＰＭＯＳトランジスター２１７のドレイン端子と電気的に接続され、他端がアナロググラウンドに接地されている。
【００５５】
このような構成の発振回路２１において、コンデンサー２１３及びコンデンサー２１４は負荷容量として機能し、抵抗２１２は帰還抵抗として機能し、ＮＭＯＳトランジスター２１１は、振動子３からＸＧ端子を介して入力される発振信号を増幅してＸＤ端子を介して振動子３に出力する増幅素子として機能する。すなわち、ＮＭＯＳトランジスター２１１、抵抗２１２、コンデンサー２１３及びコンデンサー２１４によって増幅回路２４が構成されている。
【００５６】
また、ＰＭＯＳトランジスター２１５−１〜２１５−ｍ、ＰＭＯＳトランジスター２１６−１〜２１６−ｍ、ＰＭＯＳトランジスター２１７及び定電流源２１８によってカレントミラー回路が構成される。従って、ＰＭＯＳトランジスター２１５−１〜２１５−ｍの各々とＰＭＯＳトランジスター２１７とのサイズ比をそれぞれＮ１〜Ｎｍとすると、ＰＭＯＳトランジスター２１６−１〜２１６−ｍの各々がオン状態（ソース端子とドレイン端子との間が導通している状態）のとき、ＰＭＯＳトランジスター２１７を流れる電流（定電流源２１８を流れる電流）Ｉ０のＮ１倍〜Ｎｍ倍の電流Ｉ１〜ＩｍがＰＭＯＳトランジスター２１５−１〜２１５−ｍの各々のソース端子からドレイン端子へ流れる。一方、ＰＭＯＳトランジスター２１６−１〜２１６−ｍの各々がオフ状態（ソース端子とドレイン端子との間が導通していない状態）のときは、ＰＭＯＳトランジスター２１５−１〜２１５−ｍの各々のソース端子からドレイン端子に電流が流れない。ここで、ＰＭＯＳトランジスター２１６−１〜２１６−ｍの各々は、電流選択データＳＥＬＢの各ビットＳＥＬＢ［０］〜ＳＥＬＢ［ｍ−１］の値が０の時にオン状態となり、ＳＥＬＢ［０］〜ＳＥＬＢ［ｍ−１］の値が１の時にオフ状態となる。
【００５７】
ＮＭＯＳトランジスター２１１のドレイン端子からソース端子に流れる発振電流ＩＯＳＣは、ＰＭＯＳトランジスター２１５−１〜２１５−ｍの各々のソース端子からドレイン端子へ流れる電流の総和であるから、次式（１）のように表される。
【００５８】
【数１】
0006750314.tif 000002
【００５９】
このように、ＰＭＯＳトランジスター２１５−１〜２１５−ｍ、ＰＭＯＳトランジスター２１６−１〜２１６−ｍ、ＰＭＯＳトランジスター２１７及び定電流源２１８によって、増幅回路２４に発振電流ＩＯＳＣを供給する電流源２５が構成されている。具体的には、この電流源２５は、増幅回路２４に含まれるＮＭＯＳトランジスター２１１のドレイン端子に発振電流ＩＯＳＣを供給する。
【００６０】
そして、増幅回路２４に供給される発振電流ＩＯＳＣは、発振器１の外部端子から入力される制御信号によって可変に設定される。すなわち、前述したように、ＣＩ値検査モードにおいて、発振器１の外部端子ＯＥ（発振ＩＣ２のＯＥ端子）から少なくとも１つのパルスを含む制御信号が入力され、当該パルスの各々が入力される毎に発振電流ＩＯＳＣの設定が切り替わり、例えば、発振電流ＩＯＳＣが１段階ずつ下がる。
【００６１】
本実施形態では、発振電流設定データＩＯＳＣの設定値が大きいほど発振電流ＩＯＳＣが大きくなり、発振電流ＩＯＳＣが大きいほど、発振回路２１の負性抵抗が大きくなる。従って、発振電流設定データＩＯＳＣの設定値が大きいほど、発振回路２１の負性抵抗値が大きくなる。図６は、発振電流設定データＩＯＳＣの設定値と発振回路２１の負性抵抗値との関係の一例を示す図である。図６において、横軸は、５ビットの発振電流設定データＩＯＳＣの設定値（１０進数で表記）であり、縦軸は、発振周波数が２６ＭＨｚのときの負性抵抗値［Ω］である。
【００６２】
図６の例では、発振電流設定データＩＯＳＣの設定値が３１（５ビットすべてが１）のとき、発振回路２１の負性抵抗は最大値となり、１０００Ωを超えている。従って、例えば、振動子３のＣＩ値を３０Ω〜８０Ω程度とすると、発振電流設定データＩＯＳＣの設定値が３１のとき（発振電流ＩＯＳＣが可変範囲の上限に設定された場合（負性抵抗値が可変範囲の下限に設定された場合））は、発振回路２１の負性抵抗値は振動子３のＣＩ値よりも格段に大きいため、振動子３を確実に発振させることができる。従って、本実施形態では、図６の例の場合、通常動作モードでは、発振電流設定データＩＯＳＣは３１（発振電流ＩＯＳＣを最大にする値）に設定される。また、発振器１（発振ＩＣ２）の電源投入時にも、発振電流設定データＩＯＳＣは３１に初期化されるため、発振器１が外部通信モードを経由しないで通常動作モードに移行した場合にも確実に発振を開始することができる。
【００６３】
また、図６の例では、発振電流設定データＩＯＳＣの設定値が３０のときは、発振回路２１の負性抵抗値は１２０Ω程度であり、振動子３のＣＩ値（３０Ω〜８０Ω程度）よりも大きいため、振動子３を発振させることができる。一方、発振電流設定データＩＯＳＣの設定値が０のとき（発振電流ＩＯＳＣが可変範囲の下限に設定された場合（負性抵抗値が可変範囲の下限に設定された場合））は、発振回路２１の負性抵抗値は０Ω程度であり、振動子３のＣＩ値（３０Ω〜８０Ω程度）よりも小さいため、振動子３は発振しない。そして、発振電流設定データＩＯＳＣの設定値が３０〜０のとき、発振電流設定データＩＯＳＣの設定値が１だけ下がる毎に負性抵抗値が４Ω〜５Ω程度ずつほぼ線形に減少している。従って、ＣＩ値検査モードにおいて、発振電流設定データＩＯＳＣの設定値を３０〜０の間で変更することで、振動子３が発振するときと発振を停止するときとの境界となる発振電流設定データＩＯＳＣの設定値（負性抵抗値）を探索可能になっている。
【００６４】
［発振器の製造方法］
図７は、本実施形態の発振器の製造方法の一例を示すフローチャート図である。本実施形態の発振器の製造方法は、図７に示す工程Ｓ１０〜Ｓ２０を含む。ただし、本実施形態の発振器の製造方法は、工程Ｓ１０〜Ｓ２０の一部を省略又は変更し、あるいは、他の工程を追加してもよい。
【００６５】
図７に示すように、本実施形態では、まず、振動子３と発振ＩＣ２とを含む発振器１を組み立てる（工程Ｓ１０）。
【００６６】
次に、発振器１の外部端子に制御信号を入力し、発振器１から出力される信号に基づいて発振器１を検査する（工程Ｓ２０）。
【００６７】
図８は、図７の工程Ｓ２０の詳細な手順（発振器の検査方法）の一例を示すフローチャート図である。また、図９は、図８のフローチャートによって発振器１を検査するときの発振器１の外部端子ＶＣＣ，ＧＮＤ，ＯＥ，ＯＵＴの信号波形の一例を示す図である。なお、図９は、発振電流設定データＩＯＳＣの設定値と発振回路２１の負性抵抗値とが図６に示した関係になっている場合の例である。
【００６８】
図８の例では、まず、発振器１に電源を投入する（工程Ｓ２００）。すなわち、図９に示すように、発振器１の外部端子ＶＣＣに所望の電源電圧を供給する。
【００６９】
次に、外部端子ＯＥ，ＯＵＴから制御信号を入力し、発振器１を外部通信モードに設定する（工程Ｓ２１０）。すなわち、図９に示すように、電源投入後の所定期間内に、発振器１の外部端子ＯＥに予め決められた所定のパターンの信号を入力し、発振器１を外部通信モードに設定する。
【００７０】
次に、外部端子ＯＥ，ＯＵＴから制御信号を入力し、発振器１をＣＩ値検査モードに設定する（工程Ｓ２２０）。すなわち、図９に示すように、外部通信モードにおいて、発振器１の外部端子ＯＥ，ＯＵＴからそれぞれシリアルクロック信号及びシリアルデータ信号（ＣＩ値検査コマンド）を入力し、発振器１をＣＩ値検査モードに設定する。
【００７１】
次に、外部端子ＯＥから制御信号を入力し、発振電流（負性抵抗）の設定値を１段階下げる（工程Ｓ２３０）。すなわち、図９に示すように、ＣＩ値検査モードにおいて、発振器１の外部端子ＯＥからパルスを入力し、発振電流設定データＩＯＳＣの値を３１（初期値）から３０に下げる。
【００７２】
次に、外部端子ＯＵＴから出力される信号が所望の周波数精度で発振を継続するか否かを判定する（工程Ｓ２４０）。外部端子ＯＵＴから出力される信号が所望の周波数精度で発振を継続している場合は（工程Ｓ２４０のＹ）、再度、工程Ｓ２３０及びＳ２４０を行う。図９の例では、発振器１の外部端子ＯＥからパルスを入力し、発振電流設定データＩＯＳＣの値を２９〜８まで１段階ずつ下げる毎に、外部端子ＯＵＴから出力される信号が所望の周波数精度で発振を継続するか否かを判定する。
【００７３】
そして、外部端子ＯＵＴから出力される信号が所望の周波数精度で発振を継続しない場合は（工程Ｓ２４０のＮ）、工程Ｓ２３０における発振電流（負性抵抗）の設定値から振動子３のＣＩ値を推察する（工程Ｓ２５０）。図９の例では、発振電流設定データＩＯＳＣの値が８のときに発振が停止するため、図６の関係から発振電流設定データＩＯＳＣの値が８のときの負性抵抗値を求めて、当該負性抵抗値から振動子３のＣＩ値を推察する。例えば、振動子３のＣＩ値を、当該負性抵抗値と一致するものとして推察してもよい。
【００７４】
なお、図６示すような、発振電流設定データＩＯＳＣの設定値と発振回路２１の負性抵抗値との関係については、設計評価の段階で発振器１の複数の試作品に対して取得し、それらを平均する等して一度算出しておけばよく、発振器１の製造工程において、発振器１毎に算出する必要はない。
【００７５】
そして、工程Ｓ２５０で推察した振動子３のＣＩ値が検査規格未満の場合は（工程Ｓ２６０のＮ）合格と判定し、工程Ｓ２５０で推察した振動子３のＣＩ値が検査規格以上の場合は（工程Ｓ２６０のＹ）不合格と判定する（工程Ｓ２８０）。
【００７６】
図１０は、図７の工程Ｓ２０の詳細な手順（発振器の検査方法）の他の一例を示すフローチャート図である。また、図１１は、図１０のフローチャートによって発振器１を検査するときの発振器１の外部端子ＶＣＣ，ＧＮＤ，ＯＥ，ＯＵＴの信号波形の一例を示す図である。なお、図１１は、発振電流設定データＩＯＳＣの設定値と発振回路２１の負性抵抗値とが図６に示した関係になっている場合の例である。図１０において、図８と同様の工程には同じ符号を付しており、以下では、図８と重複する説明を簡略又は省略する。
【００７７】
図１０の例では、図８と同様に、まず、工程Ｓ２００〜Ｓ２２０を行う。
【００７８】
次に、外部端子ＯＥから制御信号を入力し、発振電流（負性抵抗）を検査規格の設定値まで下げる（工程Ｓ２３２）。すなわち、図１１に示すように、ＣＩ値検査モードにおいて、発振器１の外部端子ＯＥから所定数のパルスを入力し、発振電流設定データＩＯＳＣの値を３１（初期値）から検査規格の設定値（例えば、１０）まで下げる。
【００７９】
次に、外部端子ＯＵＴから出力される信号が所望の周波数精度で発振を継続するか否かを判定する（工程Ｓ２４０）。そして、外部端子ＯＵＴから出力される信号が所望の周波数精度で発振を継続している場合は（工程Ｓ２４０のＹ）合格と判定し、外部端子ＯＵＴから出力される信号が所望の周波数精度で発振を継続しない場合は（工程Ｓ２４０のＮ）不合格と判定する（工程Ｓ２８０）。
【００８０】
なお、図１１の例では、ＣＩ値検査モードにおいて、発振器１の外部端子ＯＥから所定数のパルスを入力し、発振電流設定データＩＯＳＣの値を検査規格の設定値まで下げているが、ＣＩ値検査モードにおける発振電流設定データＩＯＳＣの初期値は、外部通信モードにおいて入力されるＣＩ値検査コマンドにおいて、ＣＩ値検査モードにおける発振電流設定データＩＯＳＣの値を検査規格の設定値に指定可能にしてもよい。このようにすれば、ＣＩ値検査モードにおいて、所定数のパルスを入力する手間や時間を省くことができる。
【００８１】
［作用効果］
以上に説明したように、第１実施形態の発振器１では、外部端子ＯＥ，ＯＵＴから入力される制御信号によって可変に設定される発振電流ＩＯＳＣ（発振回路２１が有するＮＭＯＳトランジスター２１１のドレイン端子からソース端子に流れる電流）に応じて発振回路２１の負性抵抗値が変化し、振動子３のＣＩ値が負性抵抗値よりも大きい場合には振動子３の発振が停止する。具体的には、発振電流ＩＯＳＣを大きい値に設定するほど発振余裕度が大きくなって振動子３の発振が安定しやすく、逆に、発振電流ＩＯＳＣを小さい値に設定するほど発振余裕度が小さくなって振動子３の発振が停止しやすい。従って、第１実施形態によれば、発振器１の外部端子ＯＵＴから出力される信号（ＮＭＯＳトランジスター２１１のドレイン端子の信号）を観測することで振動子３のＣＩ値を検査することができる。
【００８２】
また、第１実施形態の発振器１では、通常動作モードにおいて使用される外部端子ＯＥ，ＯＵＴがＣＩ値の検査端子として兼用されるため、振動子３の両端にプロービングして振動子３のＣＩ値を検査するための専用の検査端子（振動子３の両端と電気的に接続される検査端子）が設けられていない。従って、第１実施形態によれば、発振器１の小型化が可能であるとともに、外部端子を介して静電気が入力されることにより発振回路２１が破壊されるリスクを低減させることができる。
【００８３】
また、第１実施形態の発振器１では、発振電流ＩＯＳＣが可変範囲の下限（最小値）に設定された場合は、発振回路２１の負性抵抗値が振動子３のＣＩ値よりも小さくなるため振動子３が発振せず、発振電流ＩＯＳＣが可変範囲の上限（最大値）に設定された場合は、発振回路２１の負性抵抗値が振動子３のＣＩ値よりも大きくなるため振動子３が発振する。従って、第１実施形態によれば、発振電流ＩＯＳＣの可変範囲において、振動子３が発振するときと発振を停止するときとの境界となる発振電流ＩＯＳＣの設定値を探索し、当該境界となる電流の設定値に基づいて、振動子のインピーダンス値を推察することができる。
【００８４】
また、第１実施形態の発振器１では、ＣＩ値検査モードにおいて、外部端子ＯＥからパルスが入力される毎に発振電流ＩＯＳＣの設定（発振回路２１の負性抵抗値）が切り替わる。従って、第１実施形態によれば、発振器１の外部端子ＯＥにパルスを入力する毎に外部端子ＯＵＴから出力される信号を観測することにより、振動子３のＣＩ値の検査時間を短縮することができる。
【００８５】
１−２．第２実施形態
第２実施形態の発振器１は、振動子３のＣＩ値の検査だけでなく、発振器１のドライブレベル検査も可能な構成を有する。以下、第２実施形態の発振器１について、第１実施形態と同様の説明は省略又は簡略し、主として第１実施形態と異なる内容について説明する。第２実施形態の発振器１の構造及び機能ブロック図は、第１実施形態の発振器１（図１〜図４）と同様であるため、その図示及び説明を省略する。
【００８６】
図１２は、第２実施形態の発振器１における発振回路２１の構成例を示す図である。図１２において、図５と同様の構成要素には同じ符号が付されている。図１２の例では、図５に示した構成に対して、さらに、ｋ−ｍ個（ｋ＞ｍ）のＰＭＯＳトランジスター２１５−ｍ＋１〜２１５−ｋ、ｋ−ｍ個のＰＭＯＳトランジスター２１６−ｍ＋１〜２１６−ｋが付加されている。
【００８７】
ＰＭＯＳトランジスター２１５−ｍ＋１〜２１５−ｋは、各ゲート端子がＰＭＯＳトランジスター２１７のゲート端子と共通に電気的に接続され、各ソース端子がＰＭＯＳトランジスター２１６−ｍ＋１〜２１６−ｋの各ドレイン端子とそれぞれ電気的に接続され、各ドレイン端子がＮＭＯＳトランジスター２１１のドレイン端子と共通に電気的に接続されている。
【００８８】
ＰＭＯＳトランジスター２１６−ｍ＋１〜２１６−ｋは、各ゲート端子にそれぞれｋビットの電流選択データＳＥＬＢのｍビット〜ｋ−１ビットの各値（０／１）に対応するレベル（ローレベル／ハイレベル）の電圧が印加され、各ソース端子がアナログ電源と共通に電気的に接続され、各ドレイン端子がＰＭＯＳトランジスター２１５−ｍ＋１〜２１５−ｋの各ソース端子とそれぞれ電気的に接続されている。
【００８９】
第２実施形態における発振回路２１のその他の構成は、第１実施形態（図５）と同様であるため、その説明を省略する。
【００９０】
このような構成の発振回路２１において、ＰＭＯＳトランジスター２１５−１〜２１５−ｋ、ＰＭＯＳトランジスター２１６−１〜２１６−ｋ、ＰＭＯＳトランジスター２１７及び定電流源２１８によってカレントミラー回路が構成される。従って、ＰＭＯＳトランジスター２１５−１〜２１５−ｋの各々とＰＭＯＳトランジスター２１７とのサイズ比をそれぞれＮ１〜Ｎｋとすると、ＰＭＯＳトランジスター２１６−１〜２１６−ｋの各々がオン状態のとき、ＰＭＯＳトランジスター２１７を流れる電流（定電流源２１８を流れる電流）Ｉ０のＮ１倍〜Ｎｋ倍の電流Ｉ１〜ＩｋがＰＭＯＳトランジスター２１５−１〜２１５−ｋの各々のソース端子からドレイン端子へ流れる。一方、ＰＭＯＳトランジスター２１６−１〜２１６−ｋの各々がオフ状態のときは、ＰＭＯＳトランジスター２１５−１〜２１５−ｋの各々のソース端子からドレイン端子に電流が流れない。ここで、ＰＭＯＳトランジスター２１６−１〜２１６−ｋの各々は、電流選択データＳＥＬＢの各ビットＳＥＬＢ［０］〜ＳＥＬＢ［ｋ−１］の値が０の時にオン状態となり、ＳＥＬＢ［０］〜ＳＥＬＢ［ｋ−１］の値が１の時にオフ状態となる。
【００９１】
ＮＭＯＳトランジスター２１１のドレイン端子からソース端子に流れる発振電流ＩＯＳＣは、ＰＭＯＳトランジスター２１５−１〜２１５−ｋの各々のソース端子からドレイン端子へ流れる電流の総和であるから、次式（２）のように表される。
【００９２】
【数２】
0006750314.tif 000003
【００９３】
第２実施形態では、制御回路２３は、発振器１の外部端子から発振ＩＣ２の端子を介して入力される制御信号に基づいて、発振器１（発振ＩＣ２）の動作モードを、外部通信モード、通常動作モード、ＣＩ値検査モード及びドライブレベル検査モードを含む複数のモードのうちの１つに設定し、設定した動作モードに応じた制御を行う。制御回路２３の外部通信モード及び通常動作モードにおける制御は、第１実施形態と同様であるため、その説明を省略する。
【００９４】
制御回路２３は、ＣＩ値検査モードでは、発振電流設定データＩＯＳＣの下位ｎビットを変換した電流選択データＳＥＬＢの下位ｍビットの値に応じて発振電流ＩＯＳＣを設定する。そして、制御回路２３は、ＣＩ値検査モードでは、電流選択データＳＥＬＢの上位ｋ−ｍビットの値をすべて１に設定し、これにより電流Ｉｍ＋１〜Ｉｋはすべて０となるため、第１実施形態と同様の手順で振動子３のＣＩ値を検査することが可能となる。
【００９５】
また、制御回路２３は、ドライブレベル検査モードにおいて、不図示の内部レジスターに記憶されているｐビット（ｐ＞ｎ）の発振電流設定データＩＯＳＣを変換したｋビットの電流選択データＳＥＬＢの値に応じて発振回路２１の発振電流ＩＯＳＣを設定し、発振回路２１及び出力回路２２を動作させるように制御する。すなわち、制御回路２３は、ドライブレベル検査モードでは、通常動作モードでの発振電流ＩＯＳＣ（電流Ｉ１〜Ｉｍの総和）よりも大きい（あるいは小さい）所望の発振電流ＩＯＳＣを増幅回路２４に供給し、複数のドライブレベルでの発振器１の発振周波数の精度を検査することが可能となる。
【００９６】
なお、第２実施形態では、電源投入時に、ｐビットの発振電流設定データＩＯＳＣは、下位ｎビットがすべて１に、上位ｐ−ｎビットがすべて０に初期化される。これにより、電流選択データＳＥＬＢは、下位ｍビットがすべてローレベルに、上位ｋ−ｍビットがすべてハイレベルとなり、第１実施形態と同様の発振電流ＩＯＳＣ（電流Ｉ１〜Ｉｍの総和）が増幅回路２４に供給されるため、発振器１が外部通信モードを経由しないで通常動作モードに移行した場合にも確実に発振を開始することができる。
【００９７】
１−３．変形例
例えば、第１実施形態又第２実施形態の発振器１では、ＣＩ値検査モードにおいて、外部端子ＯＥからパルスが入力される毎に、発振電流設定データＩＯＳＣの値（発振電流ＩＯＳＣの値）が可変範囲の上限から１段階ずつ下がるが、可変範囲の下限から１段階ずつ上がるようにしてもよい。
【００９８】
また、例えば、第１実施形態又第２実施形態の発振器１において、制御回路２３は、ＣＩ値検査モードでは、所定のタイミング毎に、発振電流ＩＯＳＣの設定値を可変範囲の上限又は加減から１段階ずつ切り替えていき、振動子３の発振が停止又は開始したときの発振電流ＩＯＳＣの設定値を内部レジスター等に記憶してもよい。そして、発振器１の外部端子から、振動子３の発振が停止又は開始したときの発振電流ＩＯＳＣの設定値を読み出して発振回路２１の負性抵抗値を推察し、振動子３のＣＩ値を検査してもよい。
【００９９】
また、例えば、第１実施形態又第２実施形態の発振器１において、発振電流ＩＯＳＣ（発振回路２１の負性抵抗）の値は、発振電流設定データＩＯＳＣの値に応じて離散的に（デジタル的に）変化するが、連続的に（アナログ的に）変化するようにしてもよい。例えば、発振器を、外部端子から入力されるアナログ信号に応じて、発振電流ＩＯＳＣ（発振回路２１の負性抵抗）の値が連続的に（アナログ的に）変化するように構成してもよい。
【０１００】
図１３は、この変形例の発振器１における発振回路２１の構成例を示す図である。図１３において、図５と同様の構成要素には同じ符号が付されている。図１３の例では、図５に示した構成に対して、増幅回路２４の構成は同じであり、電流源２５の構成が異なる。
【０１０１】
図１３の例では、発振器１の制御回路２３は、通常動作モードでは、ＰＭＯＳトランジスター２１５のゲート端子がＰＭＯＳトランジスター２１７のゲート端子と電気的に接続するように、スイッチ回路２１９を制御する。これにより、ＰＭＯＳトランジスター２１５、スイッチ回路２１９、ＰＭＯＳトランジスター２１７及び定電流源２１８によってカレントミラー回路が構成される。従って、ＰＭＯＳトランジスター２１５とＰＭＯＳトランジスター２１７とのサイズ比をＮＸとすると、ＰＭＯＳトランジスター２１７を流れる電流（定電流源２１８を流れる電流）Ｉ０のＮＸ倍の発振電流ＩＯＳＣが流れる。この発振電流ＩＯＳＣを十分に大きく設定することで、発振回路２１の負性抵抗値が振動子３のＣＩ値よりも十分に大きくなり、振動子３が所望の周波数で発振することができる。
【０１０２】
一方、制御回路２３は、ＣＩ値検査モードあるいはドライブレベル検査モードでは、ＰＭＯＳトランジスター２１５のゲート端子が発振器１の外部端子ＯＥ（発振ＩＣ２のＯＥ端子）と電気的に接続するように、スイッチ回路２１９を制御する。これにより、発振器１の外部端子ＯＥからＰＭＯＳトランジスター２１５のゲート端子に電圧を印加することが可能になる。そして、ＰＭＯＳトランジスター２１５のゲート端子に印加される電圧に応じて発振電流ＩＯＳＣ（発振回路２１の負性抵抗）の値が変化するので、発振器１の外部端子ＯＥに所望の電圧を順次印加することで、ＣＩ値検査やドライブレベル検査が可能となる。
【０１０３】
また、例えば、第１実施形態又第２実施形態の発振器１は、温度補償や温度制御を行わないシンプルな発振器（ＳＰＸＯ（Simple Packaged Crystal Oscillator）等）であるが、温度補償機能を有する発振器（ＴＣＸＯ（Temperature Compensated Crystal Oscillator）等）、温度制御機能を有する発振器（ＯＣＸＯ（Oven Controlled Crystal Oscillator）等）、周波数制御機能を有する発振器（ＶＣＸＯ（Voltage Controlled Crystal Oscillator）等）などであってもよい。
【０１０４】
２．電子機器
図１４は、本実施形態の電子機器の構成の一例を示す機能ブロック図である。また、図１５は、本実施形態の電子機器の一例であるスマートフォンの外観の一例を示す図である。
【０１０５】
本実施形態の電子機器３００は、発振器３１０、ＣＰＵ（Central Processing Unit）３２０、操作部３３０、ＲＯＭ（Read Only Memory）３４０、ＲＡＭ（Random Access Memory）３５０、通信部３６０、表示部３７０を含んで構成されている。なお、本実施形態の電子機器は、図１４の構成要素（各部）の一部を省略又は変更し、あるいは、他の構成要素を付加した構成としてもよい。
【０１０６】
発振器３１０は、発振ＩＣ３１２と振動子３１３とを備えている。発振ＩＣ３１２は、振動子３１３を発振させて発振信号を発生させる。この発振信号は発振器３１０の外部端子からＣＰＵ３２０に出力される。
【０１０７】
ＣＰＵ３２０は、ＲＯＭ３４０等に記憶されているプログラムに従い、発振器３１０から入力される発振信号をクロック信号として各種の計算処理や制御処理を行う処理部である。具体的には、ＣＰＵ３２０は、操作部３３０からの操作信号に応じた各種の処理、外部装置とデータ通信を行うために通信部３６０を制御する処理、表示部３７０に各種の情報を表示させるための表示信号を送信する処理等を行う。
【０１０８】
操作部３３０は、操作キーやボタンスイッチ等により構成される入力装置であり、ユーザーによる操作に応じた操作信号をＣＰＵ３２０に出力する。
【０１０９】
ＲＯＭ３４０は、ＣＰＵ３２０が各種の計算処理や制御処理を行うためのプログラムやデータ等を記憶する記憶部である。
【０１１０】
ＲＡＭ３５０は、ＣＰＵ３２０の作業領域として用いられ、ＲＯＭ３４０から読み出されたプログラムやデータ、操作部３３０から入力されたデータ、ＣＰＵ３２０が各種プログラムに従って実行した演算結果等を一時的に記憶する記憶部である。
【０１１１】
通信部３６０は、ＣＰＵ３２０と外部装置との間のデータ通信を成立させるための各種制御を行う。
【０１１２】
表示部３７０は、ＬＣＤ（Liquid Crystal Display）等により構成される表示装置であり、ＣＰＵ３２０から入力される表示信号に基づいて各種の情報を表示する。表示部３７０には操作部３３０として機能するタッチパネルが設けられていてもよい。
【０１１３】
発振器３１０として例えば上述した各実施形態の発振器１を適用し、あるいは、発振ＩＣ３１２として上述した各実施形態における発振ＩＣ２を適用することにより、発振器３１０の小型化や静電破壊のリスクの低減が可能であり、かつ、振動子３１３のインピーダンス値の検査が可能であるので、コストを低減しながら信頼性の高い電子機器を実現することができる。
【０１１４】
このような電子機器３００としては種々の電子機器が考えられ、例えば、パーソナルコンピューター（例えば、モバイル型パーソナルコンピューター、ラップトップ型パーソナルコンピューター、タブレット型パーソナルコンピューター）、スマートフォンや携帯電話機などの移動体端末、ディジタルカメラ、インクジェット式吐出装置（例えば、インクジェットプリンター）、ルーターやスイッチなどのストレージエリアネットワーク機器、ローカルエリアネットワーク機器、移動体端末基地局用機器、テレビ、ビデオカメラ、ビデオレコーダー、カーナビゲーション装置、リアルタイムクロック装置、ページャー、電子手帳（通信機能付も含む）、電子辞書、電卓、電子ゲーム機器、ゲーム用コントローラー、ワードプロセッサー、ワークステーション、テレビ電話、防犯用テレビモニター、電子双眼鏡、ＰＯＳ端末、医療機器（例えば電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡）、魚群探知機、各種測定機器、計器類（例えば、車両、航空機、船舶の計器類）、フライトシミュレーター、ヘッドマウントディスプレイ、モーショントレース、モーショントラッキング、モーションコントローラー、ＰＤＲ（歩行者位置方位計測）等が挙げられる。
【０１１５】
本実施形態の電子機器３００の一例として、上述した発振器３１０を基準信号源として用いて、例えば、端末と有線または無線で通信を行う端末基地局用装置等として機能する伝送装置が挙げられる。発振器３１０として、例えば上述した各実施形態の発振器１を適用することにより、例えば通信基地局などに利用可能な、周波数精度の高い、高性能、高信頼性を所望される電子機器３００を従来よりも低コストで実現することも可能である。
【０１１６】
また、本実施形態の電子機器３００の他の一例として、通信部３６０が外部クロック信号を受信し、ＣＰＵ３２０（処理部）が、当該外部クロック信号と発振器３１０の出力信号（内部クロック信号）とに基づいて、発振器３１０の周波数を制御する周波数制御部と、を含む、通信装置であってもよい。この通信装置は、例えば、ストレータム３などの基幹系ネットワーク機器やフェムトセルに使用される通信機器であってもよい。
【０１１７】
３．移動体
図１６は、本実施形態の移動体の一例を示す図（上面図）である。図１６に示す移動体４００は、発振器４１０、エンジンシステム、ブレーキシステム、キーレスエントリーシステム等の各種の制御を行うコントローラー４２０，４３０，４４０、バッテリー４５０、バックアップ用バッテリー４６０を含んで構成されている。なお、本実施形態の移動体は、図１６の構成要素（各部）の一部を省略し、あるいは、他の構成要素を付加した構成としてもよい。
【０１１８】
発振器４１０は、不図示の発振ＩＣと振動子とを備えており、発振ＩＣは振動子を発振させて発振信号を発生させる。この発振信号は発振器４１０の外部端子からコントローラー４２０，４３０，４４０に出力され、例えばクロック信号として用いられる。
【０１１９】
バッテリー４５０は、発振器４１０及びコントローラー４２０，４３０，４４０に電力を供給する。バックアップ用バッテリー４６０は、バッテリー４５０の出力電圧が閾値よりも低下した時、発振器４１０及びコントローラー４２０，４３０，４４０に電力を供給する。
【０１２０】
発振器４１０として例えば上述した各実施形態の発振器１を適用し、あるいは、発振器４１０が備える発振ＩＣとして上述した各実施形態における発振ＩＣ２を適用することにより、発振器４１０の小型化や静電破壊のリスクの低減が可能であり、かつ、発振器４１０が備える振動子のインピーダンス値の検査が可能であるので、コストを低減しながら信頼性の高い移動体を実現することができる。
【０１２１】
このような移動体４００としては種々の移動体が考えられ、例えば、自動車（電気自動車も含む）、ジェット機やヘリコプター等の航空機、船舶、ロケット、人工衛星等が挙げられる。
【０１２２】
本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。
【０１２３】
上述した実施形態および変形例は一例であって、これらに限定されるわけではない。例えば、各実施形態および各変形例を適宜組み合わせることも可能である。
【０１２４】
本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【符号の説明】
【０１２５】
１…発振器、２…発振ＩＣ、３…振動子、３ａ…励振電極、３ｂ…励振電極、４…パッケージ、５…リッド（蓋）、６…外部端子（外部電極）、７…収容室、２１…発振回路、２２…出力回路、２３…制御回路、２４…増幅回路、２５…電流源、２１１…ＮＭＯＳトランジスター、２１２…抵抗、２１３…コンデンサー、２１４…コンデンサー、２１５−１〜２１５−ｋ…ＰＭＯＳトランジスター、２１６−１〜２１６−ｋ…ＰＭＯＳトランジスター、２１７…ＰＭＯＳトランジスター、２１８…定電流源、２１９…スイッチ回路、３００…電子機器、３１０…発振器、３１２…発振ＩＣ、３１３…振動子、３２０…ＣＰＵ、３３０…操作部、３４０…ＲＯＭ、３５０…ＲＡＭ、３６０…通信部、３７０…表示部、４００…移動体、４１０…発振器、４２０，４３０，４４０…コントローラー、４５０…バッテリー、４６０…バックアップ用バッテリー
【図１】
0006750314.tif 000004
【図２】
0006750314.tif 000005
【図３】
0006750314.tif 000006
【図４】
0006750314.tif 000007
【図５】
0006750314.tif 000008
【図６】
0006750314.tif 000009
【図７】
0006750314.tif 000010
【図８】
0006750314.tif 000011
【図９】
0006750314.tif 000012
【図１０】
0006750314.tif 000013
【図１１】
0006750314.tif 000014
【図１２】
0006750314.tif 000015
【図１３】
0006750314.tif 000016
【図１４】
0006750314.tif 000017
【図１５】
0006750314.tif 000018
【図１６】
0006750314.tif 000019