(57)【特許請求の範囲】
【請求項１】
複数の光電変換部を２次元配列させた複数の光電変換層を積層させた撮像素子と、
前記複数の光電変換層において欠陥のある光電変換部から出力される画素信号を、同一画素に含まれる他の光電変換層の欠陥のない光電変換部から出力される画素信号と、その周囲の光電変換部から出力される画素信号との相関に基づいて、補正する補正部とを備え、
前記補正部が、前記周囲の光電変換部の中で、前記欠陥のない光電変換部と最も相関関係の強い位置にある光電変換部から出力される画素信号に基づいて、補正を行うことを特徴とする撮像装置。
【請求項２】
前記補正部が、複数の光電変換層それぞれの、前記欠陥のない光電変換部から出力される画素信号と、その周囲の光電変換部から出力される画素信号とに基づいて、前記欠陥のない光電変換部と最も相関関係の強い位置にある光電変換部を検出することを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記補正部が、前記複数の光電変換層の間で対応する光電変換部の画素値の比に基づいて、最も相関関係の強い位置にある光電変換部を検出することを特徴とする請求項２に記載の撮像装置。
【請求項４】
前記補正部が、前記複数の光電変換層の間で対応する光電変換部の画素値の差分に基づいて、最も相関関係の強い位置にある光電変換部を検出することを特徴とする請求項２に記載の撮像装置。
【請求項５】
前記補正部が、同一画素に含まれる他の光電変換層の欠陥のない光電変換部の画素値に最も近い画素値をもつ光電変換部から出力される画素信号に基づいて、補正を行うことを特徴とする請求項１に記載の撮像装置。
【請求項６】
前記補正部が、他の光電変換層において欠陥光電変換部と隣接位置関係にあって欠陥をもつ周辺光電変換部が存在する場合、その周辺光電変換部から出力される画素信号を除いて、補正を行うことを特徴とする請求項１乃至５のいずれかに記載の撮像装置。
【請求項７】
複数の光電変換部を２次元配列させた複数の光電変換層を積層させた撮像素子の前記複数の光電変換層において欠陥のある光電変換部から出力される画素信号を、同一画素に含まれる他の光電変換層の欠陥のない光電変換部から出力される画素信号と、その周囲の光電変換部から出力される画素信号との相関に基づいて、補正する画素欠陥補正装置であって、
前記周囲の光電変換部の中で、前記欠陥のない光電変換部と最も相関関係の強い位置にある光電変換部から出力される画素信号に基づいて、補正を行うことを特徴とする画素欠陥補正装置。
【請求項８】
複数の光電変換部を２次元配列させた複数の光電変換層を積層させた撮像素子の前記複数の光電変換層において欠陥のある光電変換部から出力される画素信号を、同一画素に含まれる他の光電変換層の欠陥のない光電変換部から出力される画素信号と、その周囲の光電変換部から出力される画素信号との相関に基づいて、補正する画素欠陥補正方法であって、
前記周囲の光電変換部の中で、前記欠陥のない光電変換部と最も相関関係の強い位置にある光電変換部から出力される画素信号に基づいて、補正を行うことを特徴とする画素欠陥補正方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の光電変換層を積層させた撮像素子を備えた撮像装置に関し、特に、複数の光電変換層を積層させた撮像素子の画素欠陥補正に関する。
【背景技術】
【０００２】
デジタルカメラなどに用いられる撮像素子には、半導体基板の光吸収特性が光の波長によって異なることを利用して、画素を構成する複数の光電変換部を２次元配列させた複数のフォトダイオード層を基板内に積層させた撮像素子が知られている。例えば、ｐ型シリコン基板内において、基板表面から順にｎ型層、ｐ型層、ｎ型層を深さ方向（光路）に沿って形成し、同一画素に対して３つの光電変換部が深さ方向に沿って積層される。
【０００３】
このような撮像素子では、暗電流など発生個所が深さ方向で一定しないノイズが生じる。すなわち、同一画素であっても欠陥の生じる光電変換部と欠陥の生じない光電変換部が存在する。しかしながら、欠陥のない光電変換部で生成される画素信号にも、欠陥のある光電変換部によって画素信号劣化の影響が及ぶ。
【０００４】
これを防ぐため、同一画素においていずれか１つの光電変換部で生成される画素信号にノイズが含まれている、すなわちキズがあることが検出された場合、同一画素のキズのない他の光電変換部で生成される画素信号に対しても、補正処理を行う（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−４２９４４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
同一画素の光電変換部で生成された画素信号がすべて補正されてしまうため、その画素の画素信号情報が完全に失われることになる。その結果、画素欠陥補正によって画質が著しく低下する恐れがある。
【０００７】
したがって、複数の光電変換層を積層させた撮像素子において、画質低下を抑える画素欠陥補正を行うことが求められる。
【課題を解決するための手段】
【０００８】
本発明の撮像装置は、複数の光電変換部を２次元配列させた複数の光電変換層を積層させた撮像素子と、複数の光電変換層において欠陥のある光電変換部から出力される画素信号を補正する補正部とを備え、補正部が、欠陥光電変換部のない光電変換層の光電変換部から出力される画素信号に基づいて、補正を行う。
【０００９】
補正部は、同一画素に含まれる他の光電変換層の光電変換部から出力される画素信号と、その周囲の光電変換部から出力される画素信号との相関に基づいて、補正を行うことができる。例えば補正部は、同一画素に含まれる他の光電変換層の光電変換部から出力される画素信号と、その周囲の光電変換部から出力される画素信号との比に基づいて、補正を行うことができる。あるいは、同一画素に含まれる他の光電変換部から出力される画素信号と、その周囲の光電変換部から出力される画素信号との差分に基づいて、補正を行うことができる。
【００１０】
また、補正部が、同一画素に含まれる他の光電変換部の画素値に最も近い値をもつ光電変換部から出力される画素信号に基づいて、補正を行うことが可能である。
【００１１】
一方、補正部は、他の光電変換層において欠陥光電変換部と隣接位置関係にあって欠陥をもつ周辺光電変換部が存在する場合、その周辺光電変換部から出力される画素信号を除いて、補正を行えばよい。
【００１２】
本発明の他の態様における画素欠陥補正装置は、複数の光電変換部を２次元配列させた複数の光電変換層を積層させた撮像素子の複数の光電変換層において欠陥のある光電変換部から出力される画素信号を補正する画素欠陥補正装置であって、欠陥光電変換部のない光電変換層の光電変換部から出力される画素信号に基づいて、補正を行う。
【００１３】
本発明の他の態様における画素欠陥補正方法は、複数の光電変換部を２次元配列させた複数の光電変換層を積層させた撮像素子の複数の光電変換層において欠陥のある光電変換部から出力される画素信号を補正する画素欠陥補正方法であって、欠陥光電変換部のない光電変換層の光電変換部から出力される画素信号に基づいて、補正を行う。
【発明の効果】
【００１４】
本発明によれば、光電変換部を積層させた撮像素子において、画質劣化を抑えながら画素欠陥補正処理を行うことができる。
【図面の簡単な説明】
【００１５】
【図１】第１の実施形態であるデジタルカメラのブロック図である。
【図２】単板式多層型撮像素子の内部構成を示した図である。
【図３】撮像素子の所定画素の内部構造を示した図である。
【図４】１つの欠陥光電変換部が１つの光電変換層に存在する場合の配列を示した図である。
【図５】１つの欠陥光電変換部が２つの光電変換層に存在する場合のブロックを示した図である。
【図６】３つの光電変換層のブロックの中心光電変換部がいずれも欠陥を含むブロックを示した図である。
【図７】１つの光電変換層において周辺光電変換部に欠陥が生じているブロックを示した図である。
【図８】２つの光電変換層において周辺光電変換部に欠陥が生じているブロックを示した図である。
【図９】シリコン基板内にフォトダイオードを積層させた撮像素子の一例を示した図である。
【発明を実施するための形態】
【００１６】
以下では、図面を参照して本実施形態であるデジタルカメラについて説明する。図１は、第１の実施形態であるデジタルカメラのブロック図である。
【００１７】
デジタルカメラ１０は、カメラ本体３０と、カメラ本体３０に着脱自在な交換レンズ２０とを備える。カメラＣＰＵを含むシステムコントロール回路４０は、電源ボタン、レリーズボタン、モード選択ダイヤル（いずれも図示せず）などに対する入力操作に従い、レンズ制御回路５６、画像処理回路３４などに制御信号を出力し、焦点調整、撮影制御、画像処理、記録処理、再生表示処理など一連のカメラ動作制御を行う。
【００１８】
システムコントロール回路４０は、演算部、ＲＯＭ、ＲＡＭ、インターフェイス回路など（いずれも図示せず）を有し、カメラ動作制御のプログラムは、ＲＯＭなどの記録媒体（図示せず）に記憶されている。操作スイッチ群３８は、電源スイッチ、撮影モード選択スイッチ、レリーズスイッチなどによって構成されている。図示しないタイミングジェネレータは、所定周波数のクロックパルス信号を各回路へ出力する。各回路の動作タイミングは、送られてくるクロックパルス信号に従う。
【００１９】
撮影モードでは、撮影光学系２２を通った被写体からの光が撮像素子３２の受光面に結像し、被写体像が撮像素子３２に形成される。撮像素子３２は、ここでは（Ｍ×Ｎ）の画素を配列させた単板式ＣＭＯＳ型イメージセンサであって、後述するように、複数の光電変換層を積層配置させた多層型撮像素子として構成されている。撮像素子駆動回路３６は撮像素子３２を駆動し、１フィールドあるいは１フレーム分の画素信号を撮像素子３２から所定時間間隔で読み出す。なお、ＣＭＯＳ以外のＸ−Ｙアドレス型撮像素子を用いてもよい。
【００２０】
撮像素子３２から読み出された１フィールド／フレーム分の画素信号は、ＡＤ変換器３３によってデジタル信号に変換された後、画像メモリ３５へ一時的に格納される。画像処理回路３４は、１フィールド／フレーム分の画素信号に対して色補間処理、ガンマ補正処理、ホワイトバランス調整などを施し、カラー画像信号を生成する。システムコントロール回路４０は、カラー画像信号に基づいてＬＣＤなどの表示器３７を駆動し、これによってスルー画像が表示器３７に表示される。
【００２１】
レリーズボタンが半押しされると、焦点調節が行われる。システムコントロール回路４０は、撮像素子３２から読み出される画素信号に基づいてＡＦ処理を実行する。すなわち、デフォーカス量を算出して結像面を合焦位置にシフトさせる。また、多点測距によるＡＦ処理が実行可能である。レンズＣＰＵ２８は、カメラ側マウント接点およびレンズ側マウントを介してレンズ制御回路５６と通信可能であり、レンズ制御回路５６からの指令に基づきレンズ駆動機構２６を制御する。レンズ駆動機構２６は、レンズＣＰＵ２８からの制御信号に従って撮影光学系２２のフォーカシングレンズを光軸方向に沿って移動させる。また、レリーズボタン半押しに従い、システムコントロール回路４０は撮像素子３２から読み出された画素信号に基づいて被写体の明るさを検出し、露出値（シャッタスピード、絞り値など）を算出する。
【００２２】
レリーズボタンが全押しされると、システムコントロール回路４０は露出制御を行う。ここでは、撮像素子３２の電子シャッタ機能によってシャッタスピード、すなわち露出時間を調整する。レンズＣＰＵ２８は、送られてくる絞り値データに応じて絞り２３の開口度合いを調整し、撮像素子３２へ入射する光量を調整する。
【００２３】
１フレーム分の画素信号が撮像素子３２から読み出されると、画像処理回路３４は、ホワイトバランス処理、γ補正処理などを１フレーム分の画素信号に対して実行し、静止画像データを生成する。静止画像データは、圧縮処理された後あるいは非圧縮状態で画像メモリ３５へ一時的に格納された後、メモリカードなど着脱自在な記録媒体５４に記録される。
【００２４】
システムコントロール回路４０は、後述するように、欠陥のある画素（光電変換部）によって撮像素子３２から送られてくるＲ，Ｇ，Ｂの画素信号に劣化を生じるのを防ぐため、画素欠陥補正を行う。事前計測などによってあらかじめ欠陥画素の位置を表す画素欠陥データが画素欠陥データメモリ（図示せず）に記憶されており、この情報に基づき、欠陥画素の画素値に対して補正処理を行う。
【００２５】
図２は、撮像素子の積層構造を模式的に示した図である。図３は、撮像素子の所定画素の内部構造を示した図である。
【００２６】
図２に示すように、撮像素子３２では、シリコン基板７５の上に３つの光電変換層６２Ｂ、６２Ｇ、６２Ｒが入射側からこの順で積層配置されており、絶縁膜６０、６１、６２が間に介在する。光電変換層６２Ｂは、Ｂの波長域に応じた光を選択的に吸収、光電変換し、それ以外の波長域の光（Ｇ、Ｒを含む）に応じた光を透過させる。光電変換層６２Ｇは、Ｇに応じた波長域の光を吸収、光電変換し、それ以外の波長域の光を透過させる。そして、光電変換層６２Ｒは、Ｒに応じた波長域の光を吸収、光電変換し、それ以外の波長域の光を透過させる。
【００２７】
光電変換層６２Ｂ、６２Ｇ，６２Ｒは、それぞれ、Ｂ、Ｇ、Ｒに応じた波長域の光を選択的に吸収し、光電変換する薄膜化した光電変換膜によって構成されており、ここでは有機光電変換膜から成る。光電変換層６２Ｂについては、例えばペリレン誘導体を材料とすることが可能であり、光電変換層６２Ｇについては、例えばキナクリドンを材料とし、光電変換層６２Ｒについては、フタロシアニン誘導体を材料とすることが可能である。なお、有機材料ではなく、無機材料、有機無機混合材料によって成形してもよい。
【００２８】
図３に示すように、光電変換層６２Ｂは、画素電極９２Ｂと対向電極９１Ｂとの間に挟まれており、Ｂに応じた光が入射すると電荷が発生する。発生した電荷は、プラグ６３を経由してシリコン基板７５に形成されたストレージダイオード６６Ｂに格納される。シリコン基板７５には画素信号読み出し回路７４が形成されており、駆動パルスによって画素信号がストレージダイオード６６Ｂから読み出される。
【００２９】
光電変換層６２Ｇ、６２Ｒも、それぞれ、画素電極８２Ｇ，７２Ｒと対向電極８１Ｇ、７１Ｒとに間に挟まれた構造であり、プラグ６５、６７を経由して電荷がストレージダイオード６６Ｇ，６６Ｒに格納される。画素電極７２Ｒ、８２Ｇ、９２Ｂおよび対向電極７１Ｒ，８１Ｇ，９１Ｂは、透明な電極材料によって成形されており、画素電極９２Ｂ、８２Ｇ、７２Ｒおよび対向電極７１Ｒ，８１Ｇ，９１Ｂをマトリクス状に２次元配置させることによって撮像素子３２の画素領域が規定される。
【００３０】
光電変換層６２Ｂ、６２Ｇ、６２Ｒの各画素領域は互いに向かい合っており、撮像素子３２の各画素は、３つの光電変換層６２Ｂ、６２Ｇ、６２Ｒの画素領域（以下、光電変換部という）をもつ。光電変換層６２Ｂ上には、画素位置に合わせてマイクロレンズアレイが形成されており、各マイクロレンズに入射した光は、光電変換層６２Ｂ、６２Ｇ，６２Ｒの深さ方向に沿って同じ位置にある光電変換部に入射する。Ｒ，Ｇ、Ｂのカラーフィルタとして機能する光電変換層６２Ｂ、６２Ｇ，６２Ｒを撮像素子３２の各画素に積層配置することにより、撮像素子３２の各画素からＲ，Ｇ，Ｂの画素信号が出力される。
【００３１】
図４は、１つの欠陥光電変換部が１つの光電変換層に存在する場合の配列を示した図である。ここでは、図２に示した撮像素子３２の撮像領域ＩＭの一部領域３２Ｒ、３２Ｇ，３２Ｂに定められる３×３ブロックを示している。他のブロックについても同様の補正処理が行われる。
【００３２】
図４では、光電変換層６２Ｒの３×３ブロックＢＲにおいて、中心の光電変換部Ｒ0に欠陥ある場合を示している。この場合、欠陥光電変換部が含まれない光電変換層６２Ｇ、６２Ｂの光電変換部から出力される画素信号を用いて、補正処理を施す。
【００３３】
具体的には、最初に、Ｒn／（Ｒn＋Ｇn＋Ｂn）（ｎ＝１，２，・・，８）を算出し、その平均値あるいはメディアン値をＰとして算出する。そして、Ｐ＝Ｒ0／（Ｒ0＋Ｇ0＋Ｂ0）の式からＲ0＝（Ｇ0＋Ｂ0）／（１／Ｐ−１）を得る。
【００３４】
すなわち、光電変換層６２Ｂ、６２Ｇ，６２Ｒにおける（Ｂ0、Ｇ0、Ｒ0）以外の光電変換部から出力される（Ｂn，Ｇn，Ｒn）の画素信号加算値に対するＲの画素値の割合平均が、（Ｂ0、Ｇ0、Ｒ0）における割合平均と等しいものとみなすことによって、欠陥光電変換部Ｒ0の画素信号の値を補正する。
【００３５】
あるいは、比に基づいて画素欠陥補正処理を行ってもよい。最初に、Ｂn／Ｇn（ｎ＝１，２，・・・・，８）を算出し、その中でＢ0／Ｇ0の値に最も近いＢm／Ｇmを求めた後、その位置ｍによるＰm＝Ｒm／（Ｒm＋Ｇm＋Ｂm）を算出する。そして、Ｐ＝Ｒ0／（Ｒ0＋Ｇ0＋Ｂ0）＝Ｐmの式から、Ｒ0を算出する。
【００３６】
中心位置にある光電変換部Ｇ0、Ｂ0と隣接する光電変換部との間の比を算出し、その中で最も値がＢ0／Ｇ0の値と近い位置、すなわち相関関係が強い位置を検出し、その位置の光電変換部の画素信号に基づいて画素欠陥補正処理を行う。
【００３７】
また、差分に基づいて画素欠陥補正処理を行うことも可能である。最初に、（Ｂn−Ｇn）（ｎ＝１，２，・・・・，８）を算出し、その中で（Ｂ0−Ｇ0）の値に最も近い（Ｂm−Ｇm）を求め、その位置ｍに応じた光電変換層６２Ｒの光電変換部ＲmをＲ0と定める。ただし、Ｒ0＝Ｒm×（Ｂ0−Ｇ0）／（Ｂm−Ｇm）によって求めてもよい。このような差分処理を行うことによって、演算時間の短縮、消費電力の低減が実現される。
【００３８】
このように本実施形態によれば、Ｂ，Ｇ，Ｒに応じた光電変換層６２Ｂ、６２Ｇ，６２Ｒに２次元配列させた複数の光電変換部の中の欠陥光電変換部に対し、それを中心とする画素ブロック内で他の光電変換層の欠陥のない光電変換部から出力される画素信号を利用して、画素欠陥補正処理を施す。同一画素に含まれる他の光電変換部に対して補正処理が行われないため、画素欠陥補正による画質劣化を抑えることができる。また、周辺にある相関性の高い光電変換部から出力される画素信号に基づいて補正するため、適正に画素値の補正を行うことができる。
【００３９】
次に図５を用いて、第２の実施形態について説明する。第２の実施形態では、２つの光電変換層に欠陥光電変換部がある場合、欠陥光電変換部のない残りの光電変換層の光電変換部から出力される画素信号に基づいて画素欠陥補正を行う。
【００４０】
図５は、１つの欠陥光電変換部が２つの光電変換層に存在する場合のブロックを示した図である。図５では、光電変換層６２Ｒの光電変換部Ｒ0、光電変換層６２Ｂの光電変換部Ｂ0に欠陥がある場合を示している。
【００４１】
最初に、Ｇn（ｎ＝１，２，・・・・，８）の中でＧ0の値に最も近い光電変換部Ｇmを求め、その位置ｍにある光電変換部Ｒm、Ｂmを、それぞれＲ0、Ｂ0として定める。ただし、Ｒ0＝Ｒm×Ｇ0／Ｇm，Ｂ0＝Ｂm×Ｇ0／Ｂmの式によって求めてもよい。このように、欠陥光電変換部と相対的に相関性の強い光電変換部の値で代替することによって、２つに光電変換層に欠陥光電変換部があっても、画質劣化を低減させることができる。
【００４２】
図６は、３つの光電変換層のブロックＢＢ、ＢＧ、ＢＲの中心光電変換部Ｂ0、Ｇ0、Ｒ0がいずれも欠陥を含むブロックを示した図である。中心光電変換部Ｂ0、Ｇ0、Ｒ0がいずれも欠陥である場合、従来の補正処理に従い、相関性の強い並びに沿って補正処理を行なえばよい。例えば、縦方向に相関性が強い場合、Ｒ2、Ｒ6、Ｇ2、Ｇ6、Ｂ2、Ｂ6によって補正すればよい。
【００４３】
次に、図７を用いて、第３の実施形態について説明する。第３の実施形態では、中心に欠陥光電変換部が存在しない他の光電変換層の周辺に欠陥光電変換部が生じている場合、それを除いて画素欠陥補正処理を行う。それ以外の構成については、第１の実施形態と同じである。
【００４４】
図７は、１つの光電変換層において周辺光電変換部に欠陥が生じているブロックを示した図である。図７では、光電変換層６２Ｒの中心の光電変換部Ｒ0と、光電変換層６２Ｂにおいて光電変換部Ｒ0と同一画素に当たる光電変換部Ｂ0の周辺光電変換部Ｂ3とに欠陥が生じている。例えば、Ｒ0を補正する場合、欠陥光電変換部Ｂ3、およびその位置に応じたＲ3、Ｇ3を除いた補正処理（ｎ＝１，２，・・・  ，８（ｎ≠３））を施す。それ以外の演算方法は、第１の実施形態と同じである。このように周辺光電変換部に欠陥光電変換部が存在しても、適正に補正することができる。
【００４５】
図８は、２つの光電変換層において周辺光電変換部に欠陥が生じているブロックを示した図である。図８では、光電変換層６２Ｒの中心の光電変換部Ｒ0と、光電変換層６２Ｇにおいて光電変換部Ｒ0と同一画素に当たる光電変換部Ｇ0の周辺光電変換部Ｇ5と、光電変換層６２Ｂにおいて光電変換部Ｒ0と同一画素に当たる光電変換部Ｂ0の周辺光電変換部Ｂ3とに欠陥が生じている。この場合、Ｂ5、Ｇ5、Ｒ5およびＢ3、Ｇ3、Ｒ3を除いて第１の実施形態と同様の補正処理を行う。
【００４６】
なお、シリコン基板内に３層のフォトダイオード構造を形成してＲ，Ｇ，Ｂの光電変換膜を形成することも可能である。図９は、シリコン基板内にフォトダイオードを積層させた撮像素子の一例を示した図である。撮像素子３２’では、深さ方向に沿ってｎ型層、ｐ型層、ｎ型層が順に形成されている。基板表面側から入射した光は波長の長いものほど深く侵入する性質を利用して、Ｒ，Ｇ，Ｂの画素信号を出力する。この場合、Ｂ，Ｇ、Ｒの波長域の光を上からｎ型層、ｐ型層、ｎ型層が選択的に吸収するように、ｐｎ接合の深さが設計されている。
【００４７】
第１〜第３の実施形態では、光電変換層６２Ｒに存在する欠陥光電変換部データに基づき、その画素の光電変換部を中心として周辺の光電変換部を含むブロックを光電変換層ごとに定め、ブロック内の欠陥のない光電変換部から出力される画素信号に基づいて画素欠陥補正処理を実行しているが、他（所定）の光電変換層の欠陥光電変換部をベースにして補正処理を実行してもよい。
【００４８】
また、画素欠陥情報をあらかじめデータとして記憶させる構成に限定されず、カメラ製造時、使用状況などによって画素データとして適さなくなるような画素も補正処理することを考慮すれば、欠陥光電変換部の検出部、判定部をカメラ内に設けてもよい。
【００４９】
また、Ｒ，Ｇ，Ｂ以外の光電変換層を形成することも可能であり、互いに波長域の異なる光を選択的に吸収し、光電変換する複数の光電変換層を形成してもよい。
【００５０】
上述した演算方法以外によって画素欠陥補正処理を行ってもよい。この場合、ある画素エリアを対象としたときに欠陥光電変換部のない光電変換層の光電変換部を少なくとも用いて補正処理を施せばよい。
【符号の説明】
【００５１】
１０  デジタルカメラ
３２  撮像素子
６２Ｒ  光電変換層
６２Ｇ  光電変換層
６２Ｂ  光電変換層
Ｒn  光電変換部
Ｇn  光電変換部
Ｂn  光電変換部
【図１】
0006705252.tif 000002
【図２】
0006705252.tif 000003
【図３】
0006705252.tif 000004
【図４】
0006705252.tif 000005
【図５】
0006705252.tif 000006
【図６】
0006705252.tif 000007
【図７】
0006705252.tif 000008
【図８】
0006705252.tif 000009
【図９】
0006705252.tif 000010