(57)【特許請求の範囲】
【請求項１】
半絶縁性基板と、
前記半絶縁性基板上に配置された半導体メサ構造であり、当該メサ構造の外側壁にノッチを有するメサ構造と、
前記メサ構造のソース領域とオーミックコンタクトした、両側の前記外側壁の内側に配置されたソース電極と、
前記メサ構造のドレイン領域とオーミックコンタクトした、両側の前記外側壁の内側に配置されたドレイン電極と、
前記メサ構造とショットキーコンタクトして前記ソース電極及び前記ドレイン電極の横で前記ソース電極と前記ドレイン電極の間に配置された内側部分、を有するゲート電極であり、当該ゲート電極は、長手方向に前記ノッチに向かって延在し、且つ当該ゲート電極は、前記メサ構造を越えて、前記メサ構造の外側の前記半絶縁性基板の部分の上に延在する外側部分を有する、ゲート電極と、
を有し、
前記ゲート電極の前記外側部分が、前記ノッチ内で終端してゲートパッドに接続されており、前記ゲートパッドは、前記ゲート電極の前記外側部分よりも幅広の、前記ノッチ内まで延在して、前記半絶縁性基板の部分の上に延在する前記ゲート電極の前記外側部分に接続する第１の部分と、該第１の部分よりも幅広の、前記ノッチの外側に配置された第２の部分とを有する、
電界効果トランジスタ構造。
【請求項２】
前記メサ構造は、互いに向かって内側に突出した一対のノッチを含み、前記ゲート電極の前記内側部分は、前記一対のノッチ間を長手方向に延在している、請求項１に記載の電界効果トランジスタ構造。
【請求項３】
前記ゲート電極は両端に、前記メサ構造を越えて、前記メサ構造の外側の前記半絶縁性基板の部分の上に延在する外側部分を有し、前記外側部分の各々が、前記一対のノッチのうちの対応するノッチ内で終端している、請求項２に記載の電界効果トランジスタ構造。
【請求項４】
前記ソース電極は、前記メサ構造の頂面に沿って測定される長さＬｍｓだけ離隔された両側の外側エッジの内側にあり、
前記ドレイン電極は、前記メサ構造の頂面に沿って測定される長さＬｍｄだけ離隔された両側の外側エッジの内側にあり、
前記ゲート電極の前記内側部分は、前記ノッチと、前記メサ構造の頂面に沿って測定される長さＬｍｇの隔たりを持つ反対側のエッジと、の内側にあり、
Ｌｍｇは、Ｌｍｄ又はＬｍｓの何れかよりも小さい、
請求項１に記載の電界効果トランジスタ構造。
【請求項５】
前記ソース電極は、長さＬｍｓだけ離隔された両側の外側エッジの内側にあり、
前記ドレイン電極は、長さＬｍｄだけ離隔された両側の外側エッジの内側にあり、
前記ゲート電極の前記内側部分は、長さＬｍｇの隔たりを持つ前記一対のノッチの内側にあり、
Ｌｍｇは、Ｌｍｄ又はＬｍｓの何れかよりも小さい、
請求項２に記載の電界効果トランジスタ構造。
【請求項６】
前記メサ構造はＩＩＩ−Ｖ族構造である、請求項１乃至５の何れか一項に記載の電界効果トランジスタ構造。
【請求項７】
半絶縁性基板と、
前記半絶縁性基板上に配置され、外側壁にノッチを有する半導体メサ構造と、
前記メサ構造のソース領域とオーミックコンタクトした、両側の前記外側壁の内側に配置されたソース電極であり、両側の外側エッジが、前記メサ構造の頂面に沿って測定される長さＬｍｓだけ離隔されている、ソース電極と、
前記メサ構造のドレイン領域とオーミックコンタクトした、両側の前記外側壁の内側に配置されたドレイン電極であり、両側の外側エッジが、前記メサ構造の頂面に沿って測定される長さＬｍｄだけ離隔されている、ドレイン電極と、
前記メサ構造とショットキーコンタクトして前記ソース電極及び前記ドレイン電極の横で前記ソース電極と前記ドレイン電極の間に配置された内側部分、を有するゲート電極であり、当該ゲート電極は、前記メサ構造を横切って前記ノッチに向かって長手方向に延在し、且つ当該ゲート電極は、前記メサ構造を越えて、前記メサ構造の外側の前記半絶縁性基板の部分の上に延在する外側部分を有し、当該ゲート電極の前記内側部分は、前記メサ構造の頂面に沿って測定される長さＬｍｇの隔たりを持つ前記メサ構造の両側のエッジの内側にあり、
Ｌｍｇは、Ｌｍｄ又はＬｍｓの何れかよりも小さい、ゲート電極と、
を有し、
前記ゲート電極の前記外側部分が、前記ノッチ内で終端してゲートパッドに接続されており、前記ゲートパッドは、前記外側部分よりも幅広の、前記ノッチ内まで延在して、前記半絶縁性基板の部分の上に延在する前記ゲート電極の前記外側部分に接続する第１の部分と、該第１の部分よりも幅広の、前記ノッチの外側に配置された第２の部分とを有する、
電界効果トランジスタ構造。
【請求項８】
前記メサ構造は、互いに向かって内側に突出した一対のノッチを含み、前記ゲート電極の前記内側部分は、前記一対のノッチ間を長手方向に延在し、前記ゲート電極は両端に、前記メサ構造を越えて、前記メサ構造の外側の前記半絶縁性基板の部分の上に延在する外側部分を有し、前記外側部分の各々が、前記一対のノッチのうちの対応するノッチ内で終端している、請求項７に記載の電界効果トランジスタ構造。
【発明の詳細な説明】
【技術分野】
【０００１】
この開示は、概して、電界効果トランジスタ（ＦＥＴ）構造に関し、より具体的には、低減されたゲート寄生成分を有するＦＥＴ構造に関する。
【背景技術】
【０００２】
技術的に知られているように、ＦＥＴ（電界効果トランジスタ）動作の周波数が９０ＧＨｚを上回ってＴＨｚ域に向かうにつれて、近年の出版物によれば、ＦＥＴのゲート長及びチャネル長の双方が、サブ８０ｎｍまで縮小されて２０ｎｍに向かっている。これらの小さなジオメトリでは、ＦＥＴの寄生抵抗、インダクタンス、およびキャパシタンスが、例えばパワー、利得及び効率などのＦＥＴデバイスのＲＦ性能に有意に影響する。ＦＥＴの動作周波数を上昇させる試みの大部分は、より小さいゲート長及び幅と、狭いチャネルとの使用に焦点を当ててきた。
【０００３】
より具体的に、従来技術に従ったＦＥＴを図１Ａ−１Ｃに示す。ここでは、例えばＳｉＣなどの半絶縁性で高抵抗の基板が、その上面に、ここでは例えばＩＩＩ−Ｖ族構造（ここでは、例えばＧａＮ構造）であるメサ状半導体構造を形成している。より具体的には、例えばＧａＮ系トランジスタなどのＩＩＩ−Ｖ族系構造は、例えばＡｌＧａＮ及びＧａＮといった、２つの異なるバンドギャップ材料の間に形成される電子を使用する。図示のように、メサの上面のソース及びドレイン領域とオーミックコンタクトして、ソース及びドレイン電極が形成される。ソース電極とドレイン電極との間に、ソース領域とドレイン領域との間に配置されたメサ（ゲート領域）の上面とショットキーコンタクトして、ゲート電極が配置される。ゲート電極は、ソース領域とドレイン領域との間のアクティブ領域（ここでは時々、ゲートチャネル領域として参照する）を通るメサの該アクティブ領域内のキャリア（正孔及び電子）の流れを制御するために使用される。なお、メサ領域の外側の領域のことを‘オフメサ領域’と呼ぶ。オフメサ領域は、上述のように、半絶縁性の高抵抗領域である。ゲート電極の長さである実効ゲート幅（アクティブ領域）は、ソース及びドレイン領域に最も近い領域（ゲートチャネル領域）におけるゲート電極の長さであり、トランジスタの導通に寄与するのはこのゲートチャネル領域である。高周波動作のために電子伝送時間を短縮するよう、ゲートチャネル幅（ソースとドレインとの間の距離）が狭くなるにつれて、ゲートチャネル領域におけるキャリアの寄与がいっそう強くなる。先行技術から、留意されたいことには、大部分のキャリア導通がゲートチャネル長に沿って起こるとしても、総ゲート長はゲートチャネル長を越えて延在する。しかしながら、ゲートチャネル領域を越えて延在するゲート電極の部分は、寄生ゲート抵抗、インダクタンス及びキャパシタンスを生成し、それにより、高周波動作にはマイナスに寄与する。
【０００４】
次に、留意されたいことには、ソース電極は、メサ構造の両側の側壁の内側に配置され、ドレイン電極は、メサのドレイン領域とオーミックコンタクトして両側の側壁の内側に配置され、ゲート電極は、メサのゲート領域の両側の壁の内側に配置され、また、メサは長方形の形状である。さらに、留意されたいことには、ソース電極は、ゲート電極に平行な方向に沿って延在するゲート電極に近接したその両端部であるソースエッジ１とソースエッジ２（図１Ａ）との間に延在する内側エッジを有し、同様に、ドレイン電極は、ゲート電極に平行な方向に沿って延在するゲート電極に近接したその両端部であるドレインエッジ１とドレインエッジ２（図１Ａ）との間に延在する内側エッジを有する。ソース電極とドレイン電極とで、内側エッジの長さは等しい。ゲート電極は、ソース電極の内側エッジのソースエッジ１、ソースエッジ２の端部を越えて延在し、そしてそれ故にまた、ドレイン電極の内側エッジのドレインエッジ１、ドレインエッジ２の端部を越えて延在する。アクティブ領域（ゲートチャネル）は、ドレインエッジ１（又はソースエッジ１）及びドレインエッジ２（又はソースエッジ２）（図１Ａ）なる端部間に延在する。上述のように、キャリア導通の大部分がゲートチャネル長に沿って起こるとしても、総ゲート電極長はアクティブ領域（ゲートチャネル長）を越えて延在して、望ましくない寄生ゲート抵抗、インダクタンス、及びキャパシタンスを生成し、それにより、ＦＥＴの高周波動作に対してマイナスに寄与する。
【発明の概要】
【０００５】
本開示によれば、電界効果トランジスタ構造が提供され、当該電界効果トランジスタ構造は、半絶縁性基板と、該基板上に配置された半導体メサ構造であり、当該メサ構造の外側壁（アウタ側壁）にノッチを有するメサ構造と、メサ構造のソース領域とオーミックコンタクトした、両側壁の内側に配置されたソース電極と、メサ構造のドレイン領域とオーミックコンタクトした、両側壁の内側に配置されたドレイン電極と、メサ構造とショットキーコンタクトしてソース電極及びドレイン電極の横でソース電極とドレイン電極の間に配置された内側部分、を有するゲート電極とを有し、ゲート電極は、長手方向にノッチに向かって延在し、且つゲート電極は、メサ構造を越えて、メサ構造の外側の上記基板の部分の上に延在する外側部分を有する。
【０００６】
一実施形態において、メサ構造は、互いに向かって内側に突出した一対のノッチを含み、ゲート電極の上記内側部分は、上記一対のノッチ間を長手方向に延在する。
【０００７】
このような構成では、メサ構造内のノッチの形成によって、従来技術のゲート寄生成分が低減される。何故なら、メサ構造のアクティブ領域の頂面上の余分なゲート長が排除され、メサ構造を外して基板上に配置されるゲートタブ（又はパッド）を、ゲートのアクティブな内側部分に対していっそう近く配置することができるからである。マルチフィンガ型ゲート構造では、ゲートフィンガの数が増加するにつれて寄生成分が増大されるので、開示されるＦＥＴ構造は、高い動作周波数で、複数のゲートフィンガを有するＦＥＴの性能を有意に向上させる。
【０００８】
本開示の１つ以上の実施形態の細部が、添付の図面及び以下の記載にて説明される。本開示のその他の特徴、目的及び利点が、これらの記載及び図面並びに請求項から明らかになる。
【図面の簡単な説明】
【０００９】
【図１Ａ】従来技術に従った電界効果トランジスタ構造の平面図である。
【図１Ｂ】図１Ａの直線１Ｂ−１Ｂに沿って取られた、従来技術に従った電界効果トランジスタ構造の断面図である。
【図１Ｃ】図１Ａの直線１Ｃ−１Ｃに沿って取られた、従来技術に従った電界効果トランジスタ構造の断面図である。
【図２Ａ】本開示に従った電界効果トランジスタ構造の平面図である。
【図２Ｂ】図２Ａの直線２Ｂ−２Ｂに沿って取られた、本開示に従った電界効果トランジスタ構造の断面図である。
【図２Ｃ】図２Ａの直線２Ｃ−２Ｃに沿って取られた、本開示に従った電界効果トランジスタ構造の断面図である。
【図３】２つの電界効果トランジスタ構造を比較するために隣り合わせの関係で配置した、図１Ａの電界効果トランジスタ構造及び図２Ａの電界効果トランジスタ構造の平面図である。
【図４】本開示に従った電界効果トランジスタ構造のマルチゲート実施形態の平面図である。  様々な図中の似通った参照符号は同様の要素を指し示している。
【発明を実施するための形態】
【００１０】
次に、図２Ａ−２Ｃを参照するに、半絶縁性基板（ここでは例えば、ＳｉＣ、ＧａＡｓ、及びＩｎＰなどの半絶縁性の高抵抗基板）と、基板１２の上面１６上に配置され、当該メサ構造１４の両側の外側壁（アウタ側壁）２０に一対のノッチ１８を有するメサ構造１４（ここでは例えば、ＧａＮ構造などのＩＩＩ−Ｖ族構造）と、メサ構造１４のソース領域２４（図２Ｃ）とオーミックコンタクトした、両側の側壁２０の内側に配置されたソース電極２２と、メサ構造１４のドレイン領域（図示されず）とオーミックコンタクトした、両側の側壁２０の内側に配置されたドレイン電極２６と、ゲート電極の内側部分２８ａの下のメサ構造１４の部分とショットキーコンタクトしてソース電極２２及びドレイン電極２６の横でソース電極２２とドレイン電極２６の間に配置された内側部分２８ａ、を有するゲート電極２８であり、当該ゲート電極２８は、一対のノッチ１８の間を長手方向に延在し、且つ当該ゲート電極２８は、メサ構造１４を越えて、メサ構造１４の外側（“オフメサ”）の基板１２の上面１６の部分の上に延在する外側部分２８ｂを有する、ゲート電極と、を有する電界効果トランジスタ構造１０が示されている。故に、ここでは、メサ構造１４が、互いに向かって内側に突出する一対のノッチ１８を含んでおり、ゲート２８の内側部分２８ａが、一対のノッチ１８間を長手方向に延在している。なお、ここでは、ノッチ１８は、Ｖ字形状のノッチである。しかしながら、理解されるべきことには、ノッチ１８は、異なる形状のものであってもよく、例えば、丸みを帯びた刻み目、正方形又は長方形の刻み目を含めて、メサ構造１４の側壁２０内の任意の形状の刻み目又は溝を含む。
【００１１】
また、留意されたいことには、ソース電極２２は、ゲート電極２８の内側部分２８ａに近接するその端部ＳＥ１とＳＥ２（図２Ａ）との間を延在する内側エッジ２３を有し、同様に、ドレイン電極２６は、ゲート電極２８の内側部分２８ａに近接するその端部ＤＥ１、ＤＥ２（図２Ａ）の間を延在する内側エッジ２７を有する。ここで、ソース及びドレイン電極２２、２６の内側エッジ２３、２７の長さは等しい。ゲート電極２８は、ソース電極２２の内側エッジ２３の端部ＳＥ１、ＳＥ２を越えて延在し、故にまた、ドレイン電極２６の内側エッジ２７の端部ＤＥ１、ＤＥ２を越えて延在する。アクティブ領域（ゲートチャネル）２９は、ゲート電極２８の内側部分２８ａの下にあり、端部ＤＥ１（又はＳＥ１）とＤＥ２（又はＳＥ２）（図２Ａ）との間を延在している。
【００１２】
留意されたいことには、ゲート電極２８の内側部分２８ａは細長く、ソース電極２２及びドレイン電極２６も、ここでは、ゲート電極２８の細長い内側部分２８ａの方向に平行な方向に沿って細長くされている。これまた留意されたいことには、ソース電極２２は、メサの頂面に沿って測定される長さＬｍｓだけ離隔されたメサ構造１４の側壁２０の両側の外側部分の内側にあり、ドレイン電極は、メサの頂面に沿って測定される長さＬｍｄだけ離隔された側壁２０の両側部分の内側にあり、ゲート電極２８の内側部分２８ａは、一対のノッチ１８の内側にあり、これらのノッチは、メサの頂面に沿って測定される長さＬｍｇだけ離隔され、ここで、Ｌｍｇは長さＬｍｄ又はＬｍｓの何れかよりも小さく、留意されたいことには、ここでは、長さＬｍｄは長さＬｍｓに等しい。なお、これら３つ長さは全て、ゲート電極２８の細長い内側部分２８ａの方向に平行な方向に沿って測定される。ゲート電極２８の内側部分２８ａの一端はゲートパッド２８ｐで終端しており、ゲートパッド２８ｐの部分２８ｐ’は、一対のノッチ１８のうちの一方（ここでは、図２Ａにおけるメサ構造１４の右側のノッチ１８）の一部内に配置されている。ゲートパッド２８ｐは、ゲート電極２８の内側領域２８ａよりも幅広である。
【００１３】
次に図３を参照するに、一対の反対側のノッチを有するメサ構造の平面図（図３の上側部分）と、一対の反対側のノッチを有しないメサ構造（図３の下側部分）との間の比較が示されている。留意されたいことには、図３の右側の、ノッチありでのアクティブゲート領域の端部とゲートパッドとの間のゲート電極の長さは、ノッチなしでのアクティブゲート領域の端部とゲートパッドとの間のゲート電極の長さよりも、長さの差ＤＩＦＦ１だけ小さい。同様に、留意されたいことには、ノッチありでのアクティブゲート領域の端部とゲート電極の左側端部との間のゲート電極の長さは、ノッチなしでのアクティブゲート領域の端部とゲート電極の左側端部との間のゲート電極の長さよりも、長さの差ＤＩＦＦ２だけ小さい。故に、メサ構造内のノッチの形成によって、メサ構造のアクティブ領域の頂面上の余分なゲート長が排除され、そして、メサ構造を外して基板上に配置されるゲートタブ（又はパッド）を、ゲートのアクティブな内側部分に対していっそう近く配置することができるので、ゲート寄生成分が低減される。
【００１４】
次に図４を参照するに、図２Ａ−２ＣのＦＥＴの、マルチフィンガ化されたゲート構造が示されている（ここでは２つのゲートフィンガを有しているが、理解されることには、３つ以上のゲートフィンガが使用されてもよい）。ここでは、ソース電極は、メサ構造を縦方向に通り抜ける導電ビア及び基板の下地部分を用いて、基板の底面のグランドプレーンに接続されている。留意されたいことには、ゲートフィンガの数が増加するにつれて寄生成分が増大されるので、開示されるＦＥＴ構造は、複数のゲートフィンガを有するＦＥＴの性能を有意に向上させる。
【００１５】
もはや理解されるはずのことには、本開示に従った電界効果トランジスタ構造は、半絶縁性基板と、上記基板上に配置された半導体メサ構造であり、当該メサ構造の外側壁にノッチを有するメサ構造と、上記メサ構造のソース領域とオーミックコンタクトした、両側壁の内側に配置されたソース電極と、上記メサ構造のドレイン領域とオーミックコンタクトした、上記両側壁の内側に配置されたドレイン電極と、上記メサ構造とショットキーコンタクトして上記ソース電極及び上記ドレイン電極の横で上記ソース電極と上記ドレイン電極の間に配置された内側部分、を有するゲート電極であり、当該ゲート電極は、長手方向に上記ノッチに向かって延在し、且つ当該ゲート電極は、上記メサ構造を越えて、上記メサ構造の外側の上記基板の部分の上に延在する外側部分を有する、ゲート電極と、を含む。この電界効果トランジスタ構造は、以下の特徴のうちの１つ以上を、独立に、あるいは別の特徴と組み合わせて含み得る：上記メサ構造は、互いに向かって内側に突出した一対のノッチを含み、上記ゲート電極の上記内側部分は、上記一対のノッチ間を長手方向に延在している；上記ソース電極は、上記メサ構造の頂面に沿って測定される長さＬｍｓだけ離隔された両側の外側エッジの内側にあり、上記ドレイン電極は、上記メサ構造の頂面に沿って測定される長さＬｍｄだけ離隔された両側の外側エッジの内側にあり、且つ、上記ゲート電極の上記内側部分は、上記ノッチと、上記メサ構造の頂面に沿って測定される長さＬｍｇの隔たりを持つ反対側のエッジと、の内側にあり、Ｌｍｇは、Ｌｍｄ又はＬｍｓの何れかよりも小さい；上記ソース電極は、長さＬｍｓだけ離隔された両側の外側エッジの内側にあり、上記ドレイン電極は、長さＬｍｄだけ離隔された両側の外側エッジの内側にあり、且つ、上記ゲート電極の上記内側部分は、長さＬｍｇの隔たりを持つ上記一対のエッジの内側にあり、Ｌｍｇは、Ｌｍｄ又はＬｍｓの何れかよりも小さい；上記ゲート電極の上記外側部分は、ゲートパッドで終端しており、上記ゲートパッドの一部が、上記ノッチの一部内に配置されている；上記ゲートパッドは、上記ゲート電極の上記内側領域よりも幅広である；上記ゲート電極の上記外側部分は、ゲートパッドで終端しており、上記ゲートパッドの一部が、上記ノッチの一部内に配置されている；又は、上記メサ構造はＩＩＩ−Ｖ族構造である。
【００１６】
これまたもはや理解されるはずのことには、本開示に従った電界効果トランジスタ構造は、半絶縁性基板と、上記基板上に配置された半導体メサ構造と、上記メサ構造のソース領域とオーミックコンタクトした、両側壁の内側に配置されたソース電極であり、両側の外側エッジが、上記メサ構造の頂面に沿って測定される長さＬｍｓだけ離隔されている、ソース電極と、上記メサ構造のドレイン領域とオーミックコンタクトした、上記両側壁の内側に配置されたドレイン電極であり、両側の外側エッジが、上記メサ構造の頂面に沿って測定される長さＬｍｄだけ離隔されている、ドレイン電極と、上記メサ構造とショットキーコンタクトして上記ソース電極及び上記ドレイン電極の横で上記ソース電極と上記ドレイン電極の間に配置された内側部分、を有するゲート電極であり、当該ゲート電極は、上記メサ構造を横切って長手方向に延在し、且つ当該ゲート電極は、上記メサ構造を越えて、上記メサ構造の外側の上記基板の部分の上に延在する外側部分を有し、当該ゲート電極の上記内側部分は、上記メサ構造の頂面に沿って測定される長さＬｍｇの隔たりを持つ上記メサ構造の両側のエッジの内側にあり、Ｌｍｇは、Ｌｍｄ又はＬｍｓの何れかよりも小さい、ゲート電極と、を含む。
【００１７】
本開示の多数の実施形態を説明してきた。そうとはいえ、理解されるように、本開示の精神及び範囲を逸脱することなく、様々な変更が為され得る。従って、その他の実施形態も以下の請求項の範囲内にある。
【図１Ａ】
0006750002.tif 000002
【図１Ｂ】
0006750002.tif 000003
【図１Ｃ】
0006750002.tif 000004
【図２Ａ】
0006750002.tif 000005
【図２Ｂ】
0006750002.tif 000006
【図２Ｃ】
0006750002.tif 000007
【図３】
0006750002.tif 000008
【図４】
0006750002.tif 000009