(57)【特許請求の範囲】
【請求項１】
電圧変換回路と、
前記電圧変換回路の前段に配置される過電圧保護回路と、を備え、
前記過電圧保護回路は、
入力側にドレインが接続され且つ前記電圧変換回路側にソースが接続されたＮチャネルＭＯＳＦＥＴと、
前記ＮチャネルＭＯＳＦＥＴのゲートと基準電位との間に設けられたツェナーダイオードと、
前記入力側の電圧よりも高い電圧を前記ＮチャネルＭＯＳＦＥＴのゲートに印加する電圧印加部と、を備え、
前記電圧印加部は、
前記電圧変換回路から出力される直流電圧を昇圧して前記入力側の電圧よりも高い電圧を生成し、当該生成した電圧を前記ＮチャネルＭＯＳＦＥＴのゲートへ印加し、
前記電圧変換回路の一部を共用して構成され、前記電圧変換回路のスイッチング作用を利用して昇圧回路として機能する
ことを特徴とする電源回路。
【請求項２】
前記電圧変換回路は、複数の電圧変換部を備え、
前記電圧印加部は、
当該複数の電圧変換部からそれぞれ出力される直流電圧を前記入力側の電圧よりも高い電圧へ変換して前記ＮチャネルＭＯＳＦＥＴのゲートへ印加する
ことを特徴とする請求項１に記載の電源回路。
【請求項３】
前記入力側と前記ゲートとの間に接続されたダイオードと抵抗とを備える
ことを特徴とする請求項１または２に記載の電源回路。
【請求項４】
前記ツェナーダイオードに流れる電流に基づいて過電圧の発生を検出する過電圧検出回路を備える
ことを特徴とする請求項１〜３のいずれか一つに記載の電源回路。
【請求項５】
前記過電圧検出回路は、
前記ＮチャネルＭＯＳＦＥＴのゲートと前記基準電位との間に前記ツェナーダイオードと直列に接続される異常検出用抵抗と、
前記異常検出用抵抗の電圧に基づいて前記過電圧を検出するトランジスタと、を備える
ことを特徴とする請求項４に記載の電源回路。
【請求項６】
請求項１〜５のいずれか一つに記載の電源回路を備える
ことを特徴とする電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源回路およびそれを備える電子装置に関する。
【背景技術】
【０００２】
従来、直流電源からの入力電圧を降圧または昇圧する電圧変換回路を備える電源回路が知られている。かかる電源回路には、過電圧（例えば、サージ電圧）が入力される場合がある。そこで、電圧変換回路の前段に、過電圧から電圧変換回路を保護する過電圧保護回路が設けられる。
【０００３】
例えば、特許文献１には、過電圧保護回路として、ＮチャネルＭＯＳＦＥＴとツェナーダイオードとを備えるクランプ回路を設けることが開示されている。かかるクランプ回路は、過電圧が入力されても、ＮチャネルＭＯＳＦＥＴのゲート電圧がツェナー電圧に維持されるため、ＮチャネルＭＯＳＦＥＴのソースがツェナー電圧よりも低い電圧に抑制される。これにより、ＮチャネルＭＯＳＦＥＴのソース側に接続された電圧変換回路が保護される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−１９３４５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載の過電圧保護回路では、過電圧が入力された場合、ＮチャネルＭＯＳＦＥＴのソース電圧のドレイン電圧に対する低下分が大きくなることから、ＮチャネルＭＯＳＦＥＴによる電力損失の観点から課題があった。
【０００６】
本発明は、上記に鑑みてなされたものであって、過電圧保護を電力損失の低減をしつつ行うことができる電源回路およびそれを備える電子装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決し、目的を達成するために、本発明の電源回路は、電圧変換回路と、前記電圧変換回路の前段に配置される過電圧保護回路とを備える。前記過電圧保護回路は、入力側にドレインが接続され且つ前記電圧変換回路側にソースが接続されたＮチャネルＭＯＳＦＥＴと、前記ＮチャネルＭＯＳＦＥＴのゲートと基準電位との間に設けられるツェナーダイオードと、前記入力側の電圧よりも高い電圧を前記ＮチャネルＭＯＳＦＥＴのゲートに印加する電圧印加部とを備える。
【発明の効果】
【０００８】
本発明によれば、過電圧保護を電力損失の低減をしつつ行うことができる電源回路およびそれを備える電子装置を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】図１は、本発明の実施形態にかかる電源回路の構成を示す図である。
【図２】図２は、本発明の実施形態にかかる車載装置の構成例を示す図である。
【図３】図３は、図２に示す車載装置が有する電源回路の具体的構成の一例を示す図である。
【図４】図４は、スタートアップ時の電圧の状態変化を示す図である。
【図５】図５は、サージ電圧が入力された場合の電圧の状態変化を示す図である。
【発明を実施するための形態】
【００１０】
以下に、本発明にかかる電源回路およびそれを備えた電子装置の実施形態を図面に基づいて詳細に説明する。なお、かかる実施形態によりこの発明が限定されるものではない。
【００１１】
［１．電源回路］
図１は、本発明の実施形態にかかる電源回路の構成を示す図である。図１に示すように、電源回路１は、入力端子Ｔ１と、電圧変換回路１０と、過電圧保護回路１１とを備える。
【００１２】
電圧変換回路１０は、直流電源２から入力される直流電圧を異なる大きさの直流電圧へ変換する回路であり、例えば、ＤＣ／ＤＣコンバータや降圧レギュレータである。過電圧保護回路１１は、電圧変換回路１０の前段に配置され、電圧変換回路１０を過電圧から保護する。
【００１３】
かかる過電圧保護回路１１は、ＮチャネルＭＯＳＦＥＴ２０（以下、単にＮＭＯＳＦＥＴ２０と記載する場合がある）と、ツェナーダイオード２１と、抵抗２３と、電圧印加部２８と、を備える。ＮＭＯＳＦＥＴ２０のドレインは、入力端子Ｔ１（入力側の一例）に接続され、ＮＭＯＳＦＥＴ２０のソースは、電圧変換回路１０の入力側に接続される。
【００１４】
ＮＭＯＳＦＥＴ２０のゲートは、ツェナーダイオード２１を介してグランド電位ＧＮＤ（基準電位の一例）に接続される。そのため、過電圧として正電圧サージが入力端子Ｔ１に入力された場合、ＮＭＯＳＦＥＴ２０のゲート電圧ＶＧは、ツェナー電圧Ｖｚでクランプされ、電圧変換回路１０へ入力される電圧がツェナー電圧Ｖｚ未満に制限される。
【００１５】
これにより、例えば、電圧変換回路１０の高耐圧化を避けることができる。そのため、例えば、電圧変換回路１０で用いるスイッチング素子の低オン抵抗化や高速スイッチング化が容易になり、例えば、ＡＭラジオの周波数帯よりも高い周波数のスイッチングを行うことで高効率に電圧変換を行うことができる。
【００１６】
また、正サージ電圧（過電圧の一例）が電源回路１へ入力された場合、ＮＭＯＳＦＥＴ２０から電圧変換回路１０への電圧供給を継続しつつも、電圧変換回路１０へ入力される直流電圧Ｖｉｄｃ１をツェナー電圧Ｖｚ未満に制限することができる。
【００１７】
ここで、電圧印加部２８を設けない場合について考える。ＮＭＯＳＦＥＴ２０のドレインとゲートとの間には、抵抗２３が接続される。そのため、ＮＭＯＳＦＥＴ２０のゲートには、直流電源２から入力される直流電圧Ｖｄｃ（以下、入力電圧Ｖｉｄｃまたは直流電圧Ｖｉｄｃと記載する）が抵抗２３を介して印加される。
【００１８】
入力電圧Ｖｉｄｃ（入力側の電圧の一例）がＮＭＯＳＦＥＴ２０のゲートに入力された場合、ＮＭＯＳＦＥＴ２０のゲートとソースとの間の電圧ＶＧＳは、ＮＭＯＳＦＥＴ２０の閾値電圧Ｖｔｈ１に対応する電圧になる。そのため、ＮＭＯＳＦＥＴ２０のドレインとソースとの間の電圧ＶＤＳ（以下、ドレイン−ソース間電圧ＶＤＳと記載する）は、閾値電圧Ｖｔｈ１に対応する電圧になり、ＮＭＯＳＦＥＴ２０のチャネル抵抗による電力損失が大きい。
【００１９】
一方、実施形態にかかる電源回路１は、電圧印加部２８を備える。かかる電圧印加部２８は、電圧変換回路１０から出力される直流電圧Ｖｏｄｃを昇圧して入力電圧Ｖｉｄｃよりも高い電圧Ｖｕｄｃ（以下、印加電圧Ｖｕｄｃと記載する）をＮＭＯＳＦＥＴ２０のゲートに印加する。そのため、ゲート−ソース間電圧ＶＤＳは、閾値電圧Ｖｔｈ１よりも小さくなり、電圧印加部２８を設けない場合に比べ、ＮＭＯＳＦＥＴ２０のチャネル抵抗による電力損失を抑えることができる。
【００２０】
例えば、Ｖｕｄｃ≧Ｖｉｄｃ＋Ｖｔｈ１とすることによって、ＮＭＯＳＦＥＴ２０を十分に飽和状態にして動作させることができ、これにより、ＮＭＯＳＦＥＴ２０のチャネル抵抗による電力損失をより低減することができる。
【００２１】
なお、印加電圧Ｖｕｄｃは、ツェナーダイオード２１のツェナー電圧Ｖｚよりも低く設定される。これにより、電圧印加部２８からツェナーダイオード２１に流れる電流を抑制でき、電源回路１の電力消費を抑えることができる。
【００２２】
また、電圧印加部２８は、過電圧保護回路１１の後段（出力側）の電圧に基づいてＮＭＯＳＦＥＴ２０のゲートへ印加する電圧を生成できることから、電圧印加部２８の高耐圧化を避けることができる。
【００２３】
このように、電源回路１は、ＮＭＯＳＦＥＴ２０での電力損失を抑制しつつ、電圧変換回路１０へ入力される電圧をツェナー電圧Ｖｚ未満に制限することができる。以下、電源回路１の構成についてさらに詳細に説明する
【００２４】
［２．電源回路１を含む電子装置］
次に、実施形態にかかる電源回路１を有する電子装置について説明する。以下においては、電源回路１は車載装置（電子装置の一例）に組み込まれ、かかる車載装置に対して直流電源２から直流電圧が供給される例を説明する。
【００２５】
図２は、車載装置１００の構成例を示す図である。図２に示すように、車載装置１００は、電源回路１と、マイクロコンピュータ１０１（以下、マイコン１０１と記載する）、フラッシュメモリ１０２、ドライブモータ１０３およびアンプ１０４などを備える。かかる車載装置１００は、例えば、カーナビゲーション装置である。
【００２６】
車載装置１００には、バッテリーである直流電源２からヒューズ３を介して入力電圧Ｖｉｄｃが供給される。電源回路１は、入力電圧Ｖｉｄｃを大きさが異なる直流電圧Ｖｏｄｃ１、Ｖｏｄｃ２へ変換する。直流電圧Ｖｏｄｃ１は、マイコン１０１やフラッシュメモリ１０２などへ供給され、直流電圧Ｖｏｄｃ２は、ドライブモータ１０３やアンプ１０４などへ供給される。
【００２７】
図３は、図２に示す車載装置１００が有する電源回路１の具体的構成の一例を示す図である。なお、図３に示す電源回路１は、図１に示す電源回路１を車載装置１００に組み込んだ場合の具体的構成の一例であり、かかる構成に限定されるものではない。図３に示す電源回路１は、電圧変換回路１０と、過電圧保護回路１１とを備える。
【００２８】
［２．１．電圧変換回路１０］
電圧変換回路１０は、フィルタ３０と、ＤＣ／ＤＣコンバータ３１、３２（複数の電圧変換部の一例）とを備える。フィルタ３０は、コイル４０とコンデンサ４１を有し、過電圧保護回路１１から出力される直流電圧Ｖｉｄｃ１に含まれるノイズ成分を除去する。なお、フィルタ３０は、図３に示すＬＣフィルタに限定されない。
【００２９】
ＤＣ／ＤＣコンバータ３１は、フィルタ３０を介して入力される直流電圧Ｖｉｄｃ１を降圧して直流電圧Ｖｏｄｃ１（以下、出力電圧Ｖｏｄｃ１と記載する場合がある）を生成して出力する。かかるＤＣ／ＤＣコンバータ３１は、ＭＯＳＦＥＴ５１、５２（例えば、ＮチャネルＭＯＳＦＥＴ）と、コイル５３と、コンデンサ５４と、制御部５５とを備える。
【００３０】
制御部５５は、ＭＯＳＦＥＴ５１とＭＯＳＦＥＴ５２とを交互にオン／オフする。ＭＯＳＦＥＴ５１がオンになると、コイル５３にエネルギーが蓄積され、ＭＯＳＦＥＴ５２がオンになると、コイル５３に蓄積されたエネルギーがコンデンサ５４に出力される。制御部５５は、出力電圧Ｖｏｄｃ１が設定値になるように、ＭＯＳＦＥＴ５１、５２のオン／オフ時間を調整する。
【００３１】
ＤＣ／ＤＣコンバータ３２は、フィルタ３０を介して入力される直流電圧Ｖｉｄｃ１を降圧して直流電圧Ｖｏｄｃ２（以下、出力電圧Ｖｏｄｃ２と記載する場合がある）を生成して出力する。かかるＤＣ／ＤＣコンバータ３２は、ＭＯＳＦＥＴ６１、６２と、コイル６３と、コンデンサ６４と、制御部６５とを備える。ＤＣ／ＤＣコンバータ３２は、ＤＣ／ＤＣコンバータ３１の場合と同様に、制御部６５が、出力電圧Ｖｏｄｃ２が設定値になるように、ＭＯＳＦＥＴ６１、６２のオン／オフ時間を調整する。
【００３２】
［２．２．過電圧保護回路１１］
過電圧保護回路１１は、ＮＭＯＳＦＥＴ２０と、ツェナーダイオード２１と、スイッチングダイオード２２と、抵抗２３、２４と、コンデンサ２５と、整流用ダイオード２６と、トランジスタ２７と、電圧印加部２８とを備える。
【００３３】
［２．２．１.ＮＭＯＳＦＥＴ２０およびツェナーダイオード２１］
ＮＭＯＳＦＥＴ２０のドレインは入力端子Ｔ１に接続され、ＮＭＯＳＦＥＴ２０のソースは電圧変換回路１０の入力側に接続される。ＮＭＯＳＦＥＴ２０のゲートとグランド電位ＧＮＤとの間には、ツェナーダイオード２１および抵抗２４（異常検出用抵抗の一例）の直列接続回路が配置される。
【００３４】
図３に示す例では、ＮＭＯＳＦＥＴ２０のゲートには、ツェナーダイオード２１のカソードが接続される。また、ツェナーダイオード２１のアノードは、抵抗２４の一端に接続され、抵抗２４の他端は、グランド電位ＧＮＤに接続される。
【００３５】
［２．２．２.スイッチングダイオード２２および抵抗２３］
スイッチングダイオード２２と抵抗２３とは直列に接続され、ＮＭＯＳＦＥＴ２０のドレインとゲートとの間に接続される。これにより、電圧変換回路１０が動作していない場合、スイッチングダイオード２２および抵抗２３を介して入力電圧ＶｉｄｃをＮＭＯＳＦＥＴ２０のゲートに印加することができる。
【００３６】
そのため、ＮＭＯＳＦＥＴ２０を介して直流電圧Ｖｉｄｃ１を電圧変換回路１０へ供給することができる。なお、抵抗２３の電圧降下を無視した場合、ＮＭＯＳＦＥＴ２０のゲートに印加される電圧は、入力電圧Ｖｉｄｃよりもスイッチングダイオード２２の順方向電圧Ｖｆ１だけ低い電圧である。
【００３７】
また、スイッチングダイオード２２は、電圧印加部２８から印加される電圧によって抵抗２３を介して入力端子Ｔ１側に電流が流れることを抑制する。そのため、電圧印加部２８から電圧がツェナーダイオード２１のカソードに印加されている場合に、抵抗２３での電力消費を低減することができる。なお、図１に示すように、スイッチングダイオード２２を設けない構成であってもよい。
【００３８】
［２．２．３.コンデンサ２５］
コンデンサ２５は、ＮＭＯＳＦＥＴ２０のゲートとグランド電位ＧＮＤとの間に配置される。かかるコンデンサ２５によって、ＮＭＯＳＦＥＴ２０のゲート電圧ＶＧを安定させることができる。
【００３９】
［２．２．４.整流用ダイオード２６］
整流用ダイオード２６は、負電圧サージに対する保護素子であり、負電圧サージが入力端子Ｔ１に印加された場合であっても電圧変換回路１０が故障することを避けることができる。
【００４０】
［２．２．５.トランジスタ２７］
トランジスタ２７は、抵抗２４の両端電圧がトランジスタ２７の閾値電圧以上になった場合に、オンになる。そのため、例えば、正電圧サージが発生した場合にツェナーダイオード２１に流れる電流によってトランジスタ２７をオンにするように抵抗２４の値を調整することで、正電圧サージの発生を容易に検出することができる。
【００４１】
例えば、入力電圧Ｖｉｄｃが電圧Ｖｅ（＝Ｖｚ＋Ｖｆ１）よりも高い電圧である場合、入力電圧Ｖｉｄｃと電圧Ｖｅとの差電圧に応じた電流が抵抗２３と抵抗２４に流れる。したがって、例えば、抵抗２３と抵抗２４との比を適切に調節することで、正電圧サージの発生を適切に検出することができる。
【００４２】
このように、抵抗２４およびトランジスタ２７は、過電圧検出回路として機能する。かかる過電圧検出回路により、電源回路１を有する車載装置１００の制御部（例えば、図２に示すマイコン１０１）に対して過電圧（例えば、正電圧サージ）の発生を容易に通知することができる。
【００４３】
車載装置１００の制御部は、過電圧検出回路から過電圧の発生を通知された場合、例えば、表示部（図示せず）への電力供給を停止したり、表示部の動作を一部停止したりすることによって、電源回路１から出力される電力の消費を抑制することができる。また、車載装置１００の制御部は、例えば、ＤＣ／ＤＣコンバータ３２を停止することで、電源回路１から出力される電力の消費を抑制することもできる。
【００４４】
これにより、過電圧発生時に、ＮＭＯＳＦＥＴ２０のドレイン−ソース間電圧ＶＤＳが高くなった場合であっても、ＮＭＯＳＦＥＴ２０に流れる電流を抑え、ＮＭＯＳＦＥＴ２０での電力損失を低減することができる。
【００４５】
なお、過電圧検出回路は、抵抗２４およびトランジスタ２７で構成されるものに限定されない。例えば、過電圧検出回路は、ツェナーダイオード２１に流れる電流を検出する磁電変換素子や電流トランスを用いてもよい。磁電変換素子は、例えば、ホール素子などである。なお、過電圧検出回路を抵抗２４およびトランジスタ２７によって構成することで、電圧検出回路を磁電変換素子や電流トランスにより構成する場合に比べ、過電圧検出回路を低コストかつ簡易に構成することができる。
【００４６】
［２．２．６．電圧印加部２８］
電圧印加部２８は、スイッチングダイオード７１、７３、７５、７７と、コンデンサ７２、７６と、抵抗７４、７８とを備える。
【００４７】
スイッチングダイオード７１およびコンデンサ７２は、ＤＣ／ＤＣコンバータ３１のスイッチング作用を利用して昇圧回路（以下、第１昇圧回路と記載する場合がある）として機能する。また、スイッチングダイオード７５およびコンデンサ７６は、ＤＣ／ＤＣコンバータ３２のスイッチング作用を利用して昇圧回路（以下、第２昇圧回路と記載する場合がある）として機能する。
【００４８】
第１昇圧回路によって昇圧された電圧Ｖｕｄｃ１（以下、昇圧電圧Ｖｕｄｃ１と記載する）は、スイッチングダイオード７３および抵抗７４を介してＮＭＯＳＦＥＴ２０のゲートに印加される。これにより、入力電圧Ｖｉｄｃよりも高い電圧がＮＭＯＳＦＥＴ２０のゲートに印加される。
【００４９】
また、第２昇圧回路によって昇圧された電圧Ｖｕｄｃ２（以下、昇圧電圧Ｖｕｄｃ２と記載する）は、スイッチングダイオード７７および抵抗７８を介してＮＭＯＳＦＥＴ２０のゲートに印加される。これにより、入力電圧Ｖｉｄｃよりも高い電圧がＮＭＯＳＦＥＴ２０のゲートに印加される。
【００５０】
図３に示す例では、第１昇圧回路の昇圧電圧Ｖｕｄｃ１（印加電圧Ｖｕｄｃの一例）と第２昇圧回路の昇圧電圧Ｖｕｄｃ２（印加電圧Ｖｕｄｃの一例）とを共にスイッチングダイオードおよび抵抗を介してツェナーダイオード２１のカソードに印加する。そのため、例えば、ＤＣ／ＤＣコンバータ３１、３２のうち一方を動作させない場合であっても、入力電圧Ｖｉｄｃよりも高い電圧をＮＭＯＳＦＥＴ２０のゲートに印加することができる。
【００５１】
なお、第１昇圧回路および第２昇圧回路が共に昇圧動作を行う場合、昇圧電圧Ｖｕｄｃ１および昇圧電圧Ｖｕｄｃ２のうち高い方の電圧がツェナーダイオード２１のカソードに印加される。
【００５２】
ここで、第１昇圧回路の動作について説明する。なお、第２昇圧回路の動作については、第１昇圧回路の動作と同様の動作であるため、説明を省略する。また、以下においては、第１昇圧回路の昇圧電圧Ｖｕｄｃ１が第２昇圧回路の昇圧電圧Ｖｕｄｃ２よりも低いものとし、また、ＭＯＳＦＥＴ５１およびＭＯＳＦＥＴ５２のオン電圧は無視できるものとする。
【００５３】
ＭＯＳＦＥＴ５１がオフかつＭＯＳＦＥＴ５２がオンの場合、コンデンサ７２の一端はグランド電位ＧＮＤに接続されるため、コンデンサ７２の一端電圧Ｖｃ１は０Ｖ（グランド電位）になる。一方、コンデンサ７２の他端にはスイッチングダイオード７１を介して出力電圧Ｖｏｄｃ１が印加される。そのため、コンデンサ７２の他端電圧Ｖｃ２は、出力電圧Ｖｏｄｃ１とスイッチングダイオード７１の順方向電圧Ｖｆ２との差電圧Ｖｄｉｆ１（＝Ｖｏｄｃ１−Ｖｆ２）と同じ電圧になる。したがって、コンデンサ７２の両端電圧Ｖｃは、差電圧Ｖｄｉｆ１と同じ電圧になる。
【００５４】
その後、ＭＯＳＦＥＴ５１がオンかつＭＯＳＦＥＴ５２がオフになった場合、コンデンサ７２の一端にはＭＯＳＦＥＴ５１を介して直流電圧Ｖｉｄｃ１が印加されるため、コンデンサ７２の一端電圧Ｖｃ１は、直流電圧Ｖｉｄｃ１と同じ電圧になる。コンデンサ７２の両端電圧Ｖｃは差電圧Ｖｄｉｆ１と同じ電圧であるため、コンデンサ７２の一端電圧Ｖｃ１が直流電圧Ｖｉｄｃ１になると、コンデンサ７２の他端電圧Ｖｃ２は、Ｖｃ２＝Ｖｉｄｃ１＋Ｖｏｄｃ１−Ｖｆ２と表すことができる。
【００５５】
ＭＯＳＦＥＴ５１、５２のオン／オフは、所定のスイッチング周期ＴＡで繰り返し行われることから、コンデンサ７２の他端電圧Ｖｃ２は、電圧ＶＡ（＝Ｖｏｄｃ１−Ｖｆ２）と電圧ＶＢ（＝Ｖｉｄｃ１＋Ｖｏｄｃ１−Ｖｆ２）との間で交互に変更される。したがって、ツェナーダイオード２１のカソードには、ＭＯＳＦＥＴ５１、５２のオン／オフの周期で、電圧Ｖａ（＝ＶＡ−Ｖｆ３）と電圧Ｖｂ（＝ＶＢ−Ｖｆ３）とが交互に印加される。なお、Ｖｆ３は、スイッチングダイオード７３の順方向電圧である。
【００５６】
ツェナーダイオード２１のカソードには、コンデンサ２５が接続されており、電圧Ｖａおよび電圧Ｖｂがツェナー電圧Ｖｚよりも低い場合には、ツェナーダイオード２１に流れる電流は小さい。そのため、コンデンサ２５によってツェナーダイオード２１のカソード側電圧はほぼ電圧Ｖｂ（＝Ｖｉｄｃ１＋Ｖｏｄｃ１−Ｖｆ２−Ｖｆ３）になり、入力電圧Ｖｉｄｃよりも高い電圧をＮＭＯＳＦＥＴ２０のゲートへ印加することができる。なお、Ｖｉｄｃ＜（Ｖｉｄｃ１＋Ｖｏｄｃ１−Ｖｆ２−Ｖｆ３）であるものとする。
【００５７】
このように、入力電圧Ｖｉｄｃよりも高い電圧をＮＭＯＳＦＥＴ２０のゲートに印加することで、ＮＭＯＳＦＥＴ２０を飽和状態にすることができ、ＮＭＯＳＦＥＴ２０の損失を低減することができる。
【００５８】
図３に示す電源回路１では、ＤＣ／ＤＣコンバータ３１のスイッチング作用を利用して第１および第２昇圧回路を構成するため、部品点数やコストを抑えることができる。なお、電圧変換回路１０の一部を共用して電圧印加部２８を形成する例は、図３に示す構成に限定されず、他の構成であってもよい。この場合も、部品点数やコストを抑えることができる。
【００５９】
例えば、スイッチングダイオード７１、７５のアノードは、過電圧保護回路１１の出力側（直流電圧Ｖｉｄｃ１）に接続してもよく、フィルタ３０とＤＣ／ＤＣコンバータ３１、３２との間に接続してもよい。この場合も、電圧印加部２８は、過電圧保護回路１１の後段の電圧に基づいてＮＭＯＳＦＥＴ２０のゲートへ印加する電圧を生成できることから、電圧印加部２８の高耐圧化を避けることができる。
【００６０】
また、第１および第２昇圧回路は、図３に示す構成に限定されない。すなわち、第１および第２昇圧回路は、入力電圧Ｖｉｄｃよりも高い電圧を生成することができる構成であればよい。
【００６１】
例えば、電圧変換回路１０の一部を共用することなく、ＤＣ／ＤＣコンバータ３１の出力電圧Ｖｏｄｃ１を昇圧する回路（例えば、昇圧チョッパー回路や昇圧ＤＣ／ＤＣコンバータ）を第１昇圧回路として別途設けてもよい。また、電圧変換回路１０の一部を共用することなく、ＤＣ／ＤＣコンバータ３２の出力電圧Ｖｏｄｃ２を昇圧する回路（例えば、昇圧チョッパー回路や昇圧ＤＣ／ＤＣコンバータ）を第２昇圧回路として設けてもよい。
【００６２】
また、電圧変換回路１０の一部を共用することなく、過電圧保護回路１１から出力される直流電圧Ｖｉｄｃ１を昇圧する回路（例えば、昇圧チョッパー回路や昇圧ＤＣ／ＤＣコンバータ）を第１および第２昇圧回路として設けてもよい。
【００６３】
また、上述した例では、ＤＣ／ＤＣコンバータ３１、３２を降圧型の電圧変換部として説明したが、ＤＣ／ＤＣコンバータ３１、３２は昇圧型の電圧変換部であってもよい。この場合、出力電圧Ｖｏｄｃ１、Ｖｏｄｃ２が例えば入力電圧Ｖｉｄｃよりも順方向電圧Ｖｆ３以上大きければ、スイッチングダイオード７１、７５およびコンデンサ７２、７６を設けなくてよい。
【００６４】
この場合、例えば、電圧印加部２８において、ＤＣ／ＤＣコンバータ３１の出力を直接スイッチングダイオード７３へ接続することもでき、ＤＣ／ＤＣコンバータ３２の出力を直接スイッチングダイオード７７へ接続することもできる。なお、電圧変換回路１０は、３種類以上の出力電圧を生成する３つの電圧変換部を設けてもよく、また、１つの出力電圧を生成する構成であってもよい。
【００６５】
［３．電源回路１の動作］
次に、電源回路１の動作について説明する。図４は、スタートアップ時のＮＭＯＳＦＥＴ２０のゲート電圧ＶＧ、直流電圧Ｖｉｄｃ１および出力電圧Ｖｏｄｃ１の状態変化を示す図である。なお、Ｖｉｄｃ＝２４Ｖ、Ｖｏｄｃ１＝５Ｖ、Ｖｆ１＝Ｖｆ２＝Ｖｆ３＝０．７Ｖ、Ｖｔｈ１＝３Ｖであるものと仮定し、ＤＣ／ＤＣコンバータ３２は動作していないものとする。また、例えば、ＭＯＳＦＥＴ５１およびＭＯＳＦＥＴ５２のオン電圧および抵抗２３、２４、７４、７８の電圧降下は無視するものとする。
【００６６】
図４に示すように、直流電源２から入力電圧Ｖｉｄｃの入力が開始されると、ＮＭＯＳＦＥＴ２０のゲート電圧ＶＧは、入力電圧Ｖｉｄｃよりもスイッチングダイオード２２の順方向電圧Ｖｆ１だけ低い電圧（ＶＧ＝Ｖｉｄｃ−Ｖｆ１＝２３．３Ｖ）になる。
【００６７】
そのため、過電圧保護回路１１から出力される直流電圧Ｖｉｄｃ１は、入力電圧Ｖｉｄｃよりも順方向電圧Ｖｆ１および閾値電圧Ｖｔｈ１分だけ低い電圧（Ｖｉｄｃ１＝Ｖｉｄｃ−Ｖｆ１−Ｖｔｈ１＝２０．３Ｖ）になる。
【００６８】
ＤＣ／ＤＣコンバータ３１は、過電圧保護回路１１から出力される直流電圧Ｖｉｄｃ１が所定値以上になってから所定期間後に電圧変換動作を開始し、出力電圧Ｖｏｄｃ１が設定値Ｖ１（＝５Ｖ）になるように出力電圧Ｖｏｄｃ１を上昇させる。
【００６９】
出力電圧Ｖｏｄｃ１が上昇すると、ＮＭＯＳＦＥＴ２０のゲート電圧ＶＧが上昇していき、ＮＭＯＳＦＥＴ２０のゲート電圧ＶＧは、入力電圧Ｖｉｄｃ（＝２４Ｖ）よりも高くなる。さらに、ＮＭＯＳＦＥＴ２０のゲート電圧ＶＧは、入力電圧ＶｉｄｃよりもＮＭＯＳＦＥＴ２０の閾値電圧Ｖｔｈ１以上の２７．６Ｖ程度になり、ＮＭＯＳＦＥＴ２０のドレイン−ソース間電圧ＶＤＳは、略０Ｖになる。そのため、電圧印加部２８を設けない場合に比べ、ＮＭＯＳＦＥＴ２０での電力損失を大幅に低減することができる。
【００７０】
図５は、パルス状のサージ電圧が電源回路１に入力された場合の入力電圧Ｖｉｄｃ、直流電圧Ｖｉｄｃ１およびＮＭＯＳＦＥＴ２０のゲート電圧ＶＧの状態変化を示す図である。
【００７１】
図５に示すように、時刻ｔ１でパルス状のサージ電圧（図５に示す例では、１５０Ｖ）が発生すると、パルス状の入力電圧Ｖｉｄｃが電源回路１に入力される。この場合、ＮＭＯＳＦＥＴ２０のゲート電圧ＶＧがツェナーダイオード２１のツェナー電圧Ｖｚでクランプされる。
【００７２】
そのため、電圧変換回路１０に入力される直流電圧Ｖｉｄｃ１は、ツェナー電圧Ｖｚよりも閾値電圧Ｖｔｈ１分だけ低い電圧になる。これにより、電圧変換回路１０をサージ電圧から保護することができる。
【００７３】
車載装置１００が例えば商用車に搭載される場合、サージ電圧として１５０Ｖ程度のロードダンプサージが入力される。したがって、ツェナーダイオード２１のツェナー電圧Ｖｚを３６Ｖとした場合、ＮＭＯＳＦＥＴ２０の耐圧（ＶＤＳＳ）は、１２０Ｖ程度に抑えることができる。
【００７４】
また、サージ電圧が入力電圧Ｖｉｄｃとして電源回路１に入力された場合であっても、過電圧保護回路１１から電圧変換回路１０への電圧供給は継続されることから、フィルタ３０のコイル４０による降伏現象の発生を抑えることができる。そのため、アバランシェ耐圧を考慮した設計が不要になる。
【００７５】
以上のように、実施形態に係る電源回路１は、ＮＭＯＳＦＥＴ２０と、ツェナーダイオード２１と、電圧印加部２８とを有する過電圧保護回路１１を備える。ＮＭＯＳＦＥＴ２０は、入力端子Ｔ１（入力側の一例）にドレインが接続され且つ電圧変換回路１０側にソースが接続される。ツェナーダイオード２１は、ＮＭＯＳＦＥＴ２０のゲートとグランド電位ＧＮＤ（基準電位の一例）との間に設けられる。電圧印加部２８は、入力電圧Ｖｉｄｃ（入力側の電圧の一例）よりも高い電圧をＮＭＯＳＦＥＴ２０のゲートに印加する。
【００７６】
これにより、ＮＭＯＳＦＥＴ２０での電力損失を抑制しつつ、電圧変換回路１０へ入力される電圧をツェナー電圧Ｖｚ未満に制限することができる。また、電源回路１を備える車載装置１００（電子装置の一例）における電力消費を抑えることができる。また、電圧印加部２８によってＮＭＯＳＦＥＴ２０のゲートに印加される電圧をツェナーダイオード２１のツェナー電圧Ｖｚよりも低く設定することで、電圧印加部２８からツェナーダイオード２１に流れる電流を抑制できる。そのため、電源回路１の電力消費を抑えることができる。
【００７７】
また、電圧印加部２８は、電圧変換回路１０から出力される直流電圧Ｖｏｄｃ１、Ｖｏｄｃ２または過電圧保護回路１１から出力される直流電圧Ｖｉｄｃ１を昇圧して入力電圧Ｖｉｄｃよりも高い電圧を生成し、生成した電圧をＮＭＯＳＦＥＴ２０のゲートへ印加する。これにより、過電圧保護回路１１の後段の電圧に基づいてＮＭＯＳＦＥＴ２０のゲートへ印加する電圧を生成できることから、電圧生成回路の高耐圧化を避けることができる。
【００７８】
また、電圧印加部２８は、電圧変換回路１０の一部を共用して構成される。これにより、例えば、部品点数を抑えることができ、小型化や低コスト化を図ることができる。
【００７９】
また、電圧変換回路１０は、複数のＤＣ／ＤＣコンバータ３１、３２（複数の電圧変換部の一例）を備える。電圧印加部２８は、複数のＤＣ／ＤＣコンバータ３１、３２からそれぞれ出力される直流電圧Ｖｏｄｃ１、Ｖｏｄｃ２を入力電圧Ｖｉｄｃよりも高い電圧へ変換してＮＭＯＳＦＥＴ２０のゲートへ印加する。これにより、例えば、複数のＤＣ／ＤＣコンバータ３１、３２のうち一部のＤＣ／ＤＣコンバータを停止させた場合であっても、ＮＭＯＳＦＥＴ２０での電力損失を抑制しつつ、電圧変換回路１０へ入力される電圧をツェナー電圧Ｖｚ未満に制限することができる。
【００８０】
また、電源回路１は、入力端子Ｔ１（入力側の一例）とＮＭＯＳＦＥＴ２０のゲートとの間に直列に接続されたスイッチングダイオード２２と抵抗２３とを備える。これにより、電圧印加部２８から電圧がツェナーダイオード２１のカソードに印加されている場合に、抵抗２３での電力消費を低減することができる。
【００８１】
また、電源回路１は、ツェナーダイオード２１に流れる電流に基づいて過電圧の発生を検出する過電圧検出回路を備える。これにより、例えば、電源回路１を有する車載装置１００の制御部に対して過電圧の発生を容易に通知することができる。
【００８２】
また、過電圧検出回路として、ＮＭＯＳＦＥＴ２０のゲートとグランド電位ＧＮＤとの間にツェナーダイオード２１と直列に接続される抵抗２４（異常検出用抵抗の一例）と、抵抗２４の電圧に基づいて過電圧を検出するトランジスタ２７とを備える。これにより、コストを抑えつつ、過電圧の検出を行うことができる。
【００８３】
さらなる効果や変形例は、当業者によって容易に導き出すことができる。このため、本発明のより広範な態様は、以上のように表しかつ記述した特定の詳細および代表的な実施形態に限定されるものではない。したがって、添付の特許請求の範囲およびその均等物によって定義される総括的な発明の概念の精神または範囲から逸脱することなく、様々な変更が可能である。
【符号の説明】
【００８４】
１  電源回路
２  直流電源
１０  電圧変換回路
１１  過電圧保護回路
２０  ＮチャネルＭＯＳＦＥＴ
２１  ツェナーダイオード
２２  スイッチングダイオード
２３、２４  抵抗
２８  電圧印加部
２７  トランジスタ
３１、３２  ＤＣ／ＤＣコンバータ（電圧変換部の一例）
３２  ＤＣ／ＤＣコンバータ
１００  車載装置（電子装置の一例）
【図１】
0006637754.tif 000002
【図２】
0006637754.tif 000003
【図３】
0006637754.tif 000004
【図４】
0006637754.tif 000005
【図５】
0006637754.tif 000006