(57)【特許請求の範囲】
【請求項１】
第１導電型の半導体層（３３）を有する半導体基板（３０）と、
前記半導体層に形成され、該半導体層よりも高い不純物濃度とされた第１導電型のボディ層（２１）と、
前記ボディ層内で終端され、該ボディ層の表層部に形成された第２導電型のソース領域（２２）と、
前記半導体層内において前記ボディ層から離れて配置された第２導電型のドリフト層（２３）と、
前記ドリフト層内に形成され、該ドリフト層よりも高い不純物濃度とされた第２導電型のドレイン領域（２５）と、
前記ソース領域と前記ドレイン領域との間に配置されたゲート絶縁膜（２６）と、
前記ゲート絶縁膜のうち前記ボディ層と接する部分と対応する部分の上に形成されたゲート電極（２７）と、
前記ソース領域と接続されるソース電極（２９ａ）と、
前記ドレイン領域と接続されるドレイン電極（２９ｂ）と、を有する第２導電型チャネルのＬＤＭＯＳを備え、
前記ボディ層のうち、前記ゲート絶縁膜と接している部分はチャネル領域を構成する部分であり、該チャネル領域を構成する部分は、第２導電型不純物を含み、前記ボディ層のうちの残りの部分よりもキャリア濃度が低い埋込領域（２１ａ）とされており、
前記第２導電型チャネルのＬＤＭＯＳにおいて、前記ボディ層を第１ボディ層、前記ソース領域を第１ソース領域、前記ドリフト層を第１ドリフト層、前記ドレイン領域を第１ドレイン領域、前記ゲート絶縁膜を第１ゲート絶縁膜、前記ソース電極を第１ソース電極、前記ドレイン電極を第１ドレイン電極として、
前記半導体基板には、
前記半導体層に形成された第２導電型の第２ボディ層（１１）と、
前記第２ボディ層内で終端され、該第２ボディ層の表層部に形成された第１導電型の第２ソース領域（１２）と、
前記半導体層内に形成され、該半導体層よりも高い不純物濃度とされた第１導電型の第２ドレイン領域（１５）と、
前記第２ソース領域と前記第２ドレイン領域との間に配置された第２ゲート絶縁膜（１６）と、
前記第２ゲート絶縁膜のうち前記第２ボディ層と接する部分と対応する部分の上に形成された第２ゲート電極（１７）と、
前記第２ソース領域と接続される第２ソース電極（１９ａ）と、
前記第２ドレイン領域と接続される第２ドレイン電極（１９ｂ）と、を有する第１導電型チャネルのＬＤＭＯＳを備えている半導体装置。
【請求項２】
前記ドリフト層は、前記ボディ層に近づくほど第２導電型不純物濃度が低くなっている請求項１に記載の半導体装置。
【請求項３】
前記ドリフト層内で終端され、該ドリフト層よりも高い不純物濃度とされた第２導電型のバッファ層（２４）を備え、
前記ドレイン領域は、前記第２導電型のバッファ層内で終端され、該バッファ層よりも高い不純物濃度とされている請求項１または２に記載の半導体装置。
【請求項４】
前記第１導電型チャネルのＬＤＭＯＳは、
前記半導体層内において前記第２ボディ層から離れて配置された第１導電型のバッファ層（１４）を備え、
前記第２ドレイン領域は、前記第１導電型のバッファ層内で終端され、該バッファ層よりも高い不純物濃度とされている請求項１ないし３のいずれか１つに記載の半導体装置。
【請求項５】
第１導電型の半導体層（３３）を有する半導体基板（３０）に対して第２導電型チャネルのＬＤＭＯＳを形成する半導体装置の製造方法であって、
前記半導体基板（３０）を用意することと、
前記半導体層の所定位置にゲート絶縁膜（２６）を形成することと、
前記半導体層に、第２導電型のドリフト層（２３）を形成することと、
前記半導体層内において、前記ドリフト層から離れた位置に該半導体層よりも高い不純物濃度とされた第１導電型のボディ層（２１）を形成することと、
前記ゲート絶縁膜の一端に位置する前記ボディ層の表層部に、該ボディ層内で終端される第２導電型のソース領域（２２）を形成することと、
前記ゲート絶縁膜の他端に位置する前記ドリフト層の表層部に、該ドリフト層内に形成され、該ドリフト層よりも高い不純物濃度とされる第２導電型のドレイン領域（２５）を形成することと、
前記ゲート絶縁膜のうち前記ボディ層と接する部分と対応する部分の上にゲート電極（２７）を形成することと、
前記ソース領域と接続されるソース電極（２９ａ）を形成することと、
前記ドレイン領域と接続されるドレイン電極（２９ｂ）を形成することと、を含み、
前記ボディ層を形成することにおいては、
前記ボディ層のうち、前記ゲート絶縁膜と接するチャネル領域を構成する部分に第２導電型不純物をイオン注入することで、該ボディ層の残りの部分よりもキャリア濃度を低くした埋込領域（２１ａ）を形成することを含んでおり、
前記ボディ層を形成することにおいては、前記半導体層に対して第１導電型不純物をイオン注入することで前記ボディ層を形成することを含み、
前記第１導電型不純物をイオン注入することと、前記埋込領域を形成するために前記第２導電型不純物をイオン注入することを同一マスクを用いて行う半導体装置の製造方法。
【請求項６】
前記ドリフト層内で終端され、該ドリフト層よりも高い不純物濃度とされる第２導電型のバッファ層（２４）を形成することを含み、
前記ドレイン領域を形成することにおいては、前記バッファ層内において終端され、該バッファ層よりも高い不純物濃度となるように前記ドレイン領域を形成する請求項５に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＤＭＯＳ（laterally diffused metal oxide semiconductorの略）を有する半導体装置に関し、例えば同一基板に対してＰｃｈＭＯＳＦＥＴとＮｃｈＭＯＳＦＥＴを混載した半導体装置およびその製造方法に適用されて好適なものである。
【背景技術】
【０００２】
近年、回路小型化のため、レベルシフタや高耐圧スイッチとして使用されるＬＤＭＯＳに対し、ゲート耐圧の高耐圧化の要望がある。ゲート耐圧が高いと、高い電圧を一度にレベルシフトできることから、レベルシフタにおいてＬＤＭＯＳの素子数を低減できるなど、回路の簡素化が可能になる。
【０００３】
ＬＤＭＯＳとしては、例えば、ゲート絶縁膜を素子分離用のＬＯＣＯＳ（local oxidation of siliconの略）膜によって構成するものが開発されている。また、近年の低温プロセスに対応して、ＬＯＣＯＳ膜の代替として使用できる高耐圧なＭＯＳＦＥＴの開発も期待されており、ＳＴＩ（Shallow Trench Isolationの略）膜をゲート酸化膜として用いることも検討されている。
【０００４】
例えば、ＬＤＭＯＳとして、特許文献１に示されるものが提案されている。このＬＤＭＯＳでは、ｐ型の半導体基板の表面にｎ型ウェル層が備えられ、ｎ型ウェル層の表層部にｎ型ベース領域が形成されていると共にｎ型ベース領域内で終端するようにｐ型ソース領域が形成されている。また、ｎ型ベース領域から離れた位置において、ｎ型ウェル層の表層部にバッファ層に相当するｐ型低濃度拡散層が形成され、ｐ型低濃度拡散層内で終端するようにｐ型ドレイン領域が形成されている。さらに、ｐ型ソース領域とｐ型ドレイン領域の間にＬＯＣＯＳ膜およびゲート絶縁膜が形成されていると共にこれらの表面にゲート電極が形成されている。そして、ｎ型ウェル層のうちのｎ型ベース領域とバッファ層との間に位置する部分、いわゆるアキュムレーション領域における表層部に、ｎ型ベース領域とバッファ層とを繋ぐようにｐ型表面拡散層を形成している。このように、アキュムレーション領域の表層部をｐ型表面拡散層とすることで、ｎ型ウェル層のみで構成する場合よりもオン抵抗の低減が図れるようにしている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−２６７２１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、アキュムレーション領域にｐ型表面拡散層を形成する場合、耐圧低下を生じさせてしまう。すなわち、アキュムレーション領域にｐ型表面拡散層を形成する構造では、ｐ型表面拡散層とバッファ層に相当するｐ型低濃度拡散層とが重なって比較的高濃度になる部分が発生する。このため、比較的高濃度の領域を通るように等電位線が集中する分布になり、ＬＤＭＯＳの等電位分布に密な領域が発生して、電界集中による耐圧低下が発生する。
【０００７】
また、ＬＤＭＯＳにおいてゲート絶縁膜をＬＯＣＯＳ膜で構成する場合やＳＴＩ膜によって構成する場合、ゲート絶縁膜が厚い膜になるため、閾値電圧Ｖｔが高くなり、ＬＤＭＯＳを組み込んだ回路の動作電圧が高くなるという問題がある。特にＳＴＩ膜を用いる場合、ＬＯＣＯＳ膜のような熱酸化ではなく、ＣＶＤ（chemical vapor deposition）法による成膜になり、ＬＯＣＯＳ膜と比較すると緻密な膜ではないため、ＬＯＣＯＳ膜と同等の信頼性を実現するためにはより厚さが必要になる。このため、閾値電圧Ｖｔが高くなる問題がより顕著になる。
【０００８】
本発明は上記点に鑑みて、より耐圧向上を図ることが可能で、かつ、閾値電圧Ｖｔを軽減することが可能な半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、請求項１に記載の発明では、第１導電型の半導体層（３３）を有する半導体基板（３０）と、半導体層に形成され、該半導体層よりも高い不純物濃度とされた第１導電型のボディ層（２１）と、ボディ層内で終端され、該ボディ層の表層部に形成された第２導電型のソース領域（２２）と、半導体層内においてボディ層から離れて配置された第２導電型のドリフト層（２３）と、ドリフト層内に形成され、該ドリフト層よりも高い不純物濃度とされた第２導電型のドレイン領域（２５）と、ソース領域とドレイン領域との間に配置されたゲート絶縁膜（２６）と、ゲート絶縁膜のうちボディ層と接する部分と対応する部分の上に形成されたゲート電極（２７）と、ソース領域と接続されるソース電極（２９ａ）と、ドレイン領域と接続されるドレイン電極（２９ｂ）と、を有する第２導電型チャネルのＬＤＭＯＳを備え、ボディ層のうち、ゲート絶縁膜と接している部分はチャネル領域を構成する部分であり、該チャネル領域を構成する部分は、第２導電型不純物を含み、ボディ層のうちの残りの部分よりもキャリア濃度が低い埋込領域（２１ａ）とされている。
【００１０】
このように、第２導電型チャネルのＬＤＭＯＳのボディ層の表層部に埋込領域を備えるようにしている。これにより、閾値電圧Ｖｔを低くすることが可能となる。また、ボディ層のうち埋込領域以外の部分については、第１導電型不純物濃度を比較的高いままにできるため、オン耐圧を確保した状態で閾値電圧Ｖｔを低下させることが可能となる。さらに、第１導電型の半導体層によってアキュムレーション領域が構成されているため、特許文献１に示されるＰ型表面拡散層を形成する場合のようにドリフト層に部分的に高濃度な部分が形成されることはない。したがって、ドリフト層に部分的に高濃度になる部分が発生する場合のように、等電位線が集中する分布となって電界集中による耐圧低下が発生することを防止することができる。
【００１１】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係の一例を示すものである。
【図面の簡単な説明】
【００１２】
【図１】第１実施形態にかかる半導体装置に備えられるＮｃｈＭＯＳＦＥＴの断面図である。
【図２】第１実施形態にかかる半導体装置に備えられるＰｃｈＭＯＳＦＥＴの断面図である。
【図３】図１に示すＮｃｈＭＯＳＦＥＴの製造工程を示した断面図である。
【図４】図２に示すＰｃｈＭＯＳＦＥＴの製造工程を示した断面図である。
【図５Ａ】ＮｃｈＭＯＳＦＥＴにおけるＰ型ボディ層を形成する際のドーズ量と閾値電圧Ｖｔとの関係を示した図である。
【図５Ｂ】ＰｃｈＭＯＳＦＥＴにおけるＮ型ボディ層を形成する際のドーズ量と閾値電圧Ｖｔとの関係を示した図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
【００１４】
（第１実施形態）
第１実施形態について説明する。本実施形態では、ＬＤＭＯＳを備えた半導体装置として、同一基板に対してＰｃｈＭＯＳＦＥＴとＮｃｈＭＯＳＦＥＴを混載した半導体装置について説明する。
【００１５】
本実施形態の半導体装置は、図１に示すＮｃｈ型のＬＤＭＯＳ（以下、単にＮｃｈＭＯＳＦＥＴという）１０と図２に示すＰｃｈ型のＬＤＭＯＳ（以下、単にＰｃｈＭＯＳＦＥＴという）２０が同一基板に対して混載された構成とされている。図１と図２は、それぞれ本実施形態の半導体装置の別々の領域の断面を示したものであるが、これらの図に示すＮｃｈＭＯＳＦＥＴ１０とＰｃｈＭＯＳＦＥＴ２０は共に同一基板上、つまり１チップ内に混載されている。
【００１６】
図１および図２に示すように、本実施形態の半導体装置は、半導体基板としてＳＯＩ（Silicon  On  Insulator）基板３０を用いて形成されている。ＳＯＩ基板３０は、シリコン等の半導体からなる支持基板３１の上に埋込酸化膜３２を介して活性層３３が備えられたＳＯＩ構造とされている。本実施形態の場合、活性層３３として所定の不純物濃度とされたＮ型シリコン基板を用いている。この活性層３３に対してＮｃｈＭＯＳＦＥＴ１０およびＰｃｈＭＯＳＦＥＴ２０が形成されている。なお、図示していないが、ＮｃｈＭＯＳＦＥＴ１０やＰｃｈＭＯＳＦＥＴ２０は素子分離構造などによって素子分離されている。
【００１７】
図１に示すように、ＮｃｈＭＯＳＦＥＴ１０には、活性層３３の表層部に形成されたＰ型ボディ層１１と、Ｐ型ボディ層１１の表層部に形成されたＮ型ソース領域１２とが備えられている。Ｎ型ソース領域１２は、Ｐ型ボディ層１１内で終端させられており、表面部が下層部よりもＮ型不純物濃度が濃くされたＮ+型コンタクト領域１２ａとされ、Ｎ+型コンタクト領域１２ａが活性層３３の表面において露出させられている。
【００１８】
また、活性層３３の表層部におけるＰ型ボディ層１１から離れた位置にＮ型ドリフト層１３が形成されており、さらにＮ型ドリフト層１３の内部にＮ型バッファ層１４が形成されている。Ｎ型バッファ層１４は、Ｎ型ドリフト層１３の表面で終端するように形成されており、Ｎ型ドリフト層１３よりもＮ型不純物濃度が高くされている。このＮ型バッファ層１４の表層部には、Ｎ型バッファ層１４よりも不純物濃度が高くされたＮ+型ドレイン領域１５が形成されており、Ｎ+型ドレイン領域１５が活性層３３の表面から露出させられている。
【００１９】
さらに、活性層３３のうちＮ+型コンタクト領域１２ａとＮ+型ドレイン領域１５との間には、ＳＴＩ膜１６が形成されている。ＳＴＩ膜１６は、活性層３３に対して形成したトレンチ１６ａ内に絶縁膜１６ｂを埋め込むことによって形成されている。このＳＴＩ膜１６によってゲート絶縁膜が構成されているとともに、ソース−ドレイン間が絶縁分離されている。
【００２０】
ＳＴＩ膜１６の表面には、ドープトポリシリコンなどによって構成されるゲート電極１７が形成されている。ゲート電極１７は、少なくともＰ型ボディ層１１のうちＳＴＩ膜１６と接している表面と対向する位置、すなわちＰ型ボディ層１１の表面部のうちＮ型ソース領域１２と活性層３３との間に位置している部分と対向する位置に形成されている。このため、ゲート電極１７に対してゲート電圧を印加すると、Ｐ型ボディ層１１の表面にチャネルが形成されるようになっている。
【００２１】
また、ゲート電極１７の表面は絶縁膜１８で覆われており、その上に更にソース電極１９ａやドレイン電極１９ｂが形成され、さらに図１とは別断面においてゲート配線も形成されている。ソース電極１９ａは、Ｎ+型コンタクト領域１２ａと接触させられており、ドレイン電極１９ｂは、Ｎ+型ドレイン領域１５と接触させられている。そして、ゲート配線は絶縁膜１８に形成されたコンタクトホールなどを通じてゲート電極１７に接続されており、ゲート配線を通じて外部からゲート電極１７に対して所望のゲート電圧を印加できるようになっている。このような構造によって、ＮｃｈＭＯＳＦＥＴ１０が構成されている。
【００２２】
一方、ＰｃｈＭＯＳＦＥＴ２０には、活性層３３の表層部に形成されたＮ型ボディ層２１と、Ｎ型ボディ層２１の表層部に形成されたＰ型ソース領域２２とが備えられている。Ｐ型ソース領域２２は、Ｎ型ボディ層２１内で終端させられており、表面部が下層部よりもＰ型不純物濃度が濃くされたＰ+型コンタクト領域２２ａとされ、Ｐ+型コンタクト領域２２ａが活性層３３の表面から露出させられている。
【００２３】
さらに、ＰｃｈＭＯＳＦＥＴ２０では、Ｎ型ボディ層２１の表面部のうちＰ型ソース領域２２と活性層３３との間に位置する部分に、Ｎ型ボディ層２１の他の部分よりもキャリア濃度が低くされた埋込Ｎ型領域２１ａを形成している。埋込Ｎ型領域２１ａは、Ｎ型ボディ層２１の表面部に対してＰ型不純物を注入することによって形成され、Ｐ型不純物によってＮ型不純物の一部が相殺されることでキャリア濃度が低下させられている。
【００２４】
また、活性層３３の表層部におけるＮ型ボディ層２１から離れた位置にＰ型ドリフト層２３が形成されており、さらにＰ型ドリフト層２３の内部にＰ型バッファ層２４が形成されている。Ｐ型バッファ層２４は、Ｐ型ドリフト層２３の表面で終端するように形成されており、ｐ型ドリフト層２３よりもｐ型不純物濃度が高くされている。このＰ型バッファ層２４の表層部には、Ｐ型バッファ層２４よりも不純物濃度が高くされたＰ+型ドレイン領域２５が形成されており、Ｐ+型ドレイン領域２５が活性層３３の表面から露出させられている。
【００２５】
さらに、活性層３３のうちＮ+型コンタクト領域２２ａとＰ+型ドレイン領域２５との間には、ＳＴＩ膜２６が形成されている。ＳＴＩ膜２６は、活性層３３に対して形成したトレンチ２６ａ内に絶縁膜２６ｂを埋め込むことによって形成されている。このＳＴＩ膜２６によってゲート絶縁膜が構成されているとともに、ソース−ドレイン間が絶縁分離されている。
【００２６】
ＳＴＩ膜２６の表面には、ドープトポリシリコンなどによって構成されるゲート電極２７が形成されている。ゲート電極２７は、少なくともＮ型ボディ層２１のうちＳＴＩ膜２６と接している表面と対向する位置、すなわちＮ型ボディ層２１の表面部のうちＰ型ソース領域２２と活性層３３との間に位置している部分と対向する位置に形成されている。このため、ゲート電極２７に対してゲート電圧を印加すると、Ｎ型ボディ層２１の表面にチャネルが形成されるようになっている。
【００２７】
また、ゲート電極２７の表面は絶縁膜２８で覆われており、その上に更にソース電極２９ａやドレイン電極２９ｂが形成され、さらに図２とは別断面においてゲート配線も形成されている。ソース電極２９ａは、Ｎ+型コンタクト領域２２ａと接触させられており、ドレイン電極２９ｂは、Ｐ+型ドレイン領域２５と接触させられている。そして、ゲート配線は絶縁膜２８に形成されたコンタクトホールなどを通じてゲート電極２７に接続されており、ゲート配線を通じて外部からゲート電極２７に対して所望のゲート電圧を印加できるようになっている。このような構造によって、ＰｃｈＭＯＳＦＥＴ２０が構成されている。
【００２８】
なお、上記した埋込Ｎ型領域２１ａは、Ｎ型ボディ層２１の表面部に形成されているが、Ｎ型ボディ層２１と後述するＰ型ドリフト層２３との間に構成されるアキュムレーション領域の上層部には形成されていない。このため、アキュムレーション領域は、ＳＴＩ膜２６と接する部分においてもＮ型となっている。このアキュムレーション領域の幅、つまりＮ型ボディ層２１とＰ型ドリフト層２３との間の距離は、耐圧設計やＭＯＳＦＥＴのＩｄ−Ｖｄ特性、つまり電流の流れやすさの設計に基づいて適宜設定される。
【００２９】
このように、ＮｃｈＭＯＳＦＥＴ１０およびＰｃｈＭＯＳＦＥＴ２０が構成されており、これらが同一のＳＯＩ基板３０に共に形成されることで本実施形態にかかる半導体装置が構成されている。
【００３０】
続いて、上記のように構成された本実施形態にかかる半導体装置の製造方法について、図３および図４を参照して説明する。なお、図３はＮｃｈＭＯＳＦＥＴ１０の製造工程を示しており、図４はＰｃｈＭＯＳＦＥＴ２０の製造工程を示しているが、ＮｃｈＭＯＳＦＥＴ１０およびＰｃｈＭＯＳＦＥＴ２０は別々の工程で製造されるのではなく、部分的に共通する工程を行いながら製造される。このため、先に、ＮｃｈＭＯＳＦＥＴ１０の製造工程について説明しつつ、後でＰｃｈＭＯＳＦＥＴ２０の製造工程を説明する際に、ＮｃｈＭＯＳＦＥＴ１０の製造工程との関係についても説明する。
【００３１】
まず、ＮｃｈＭＯＳＦＥＴ１０の製造工程について説明する。図３（ａ）に示すように、ＳＯＩ基板３０を用意したのち、図３（ｂ）に示すように、ＳＴＩ膜１６の形成予定領域が開口する図示しないマスクを形成し、エッチングによりトレンチ１６ａを形成する。そして、ＣＶＤ法によってトレンチ１６ａ内を酸化膜などの絶縁膜１６ｂで埋込んだのち、平坦化によって活性層３３の表面上に形成されている絶縁膜１６ｂを除去してトレンチ１６ａ内にのみ残す。これにより、ＳＴＩ膜１６が形成される。
【００３２】
次に、図３（ｃ）に示すように、Ｎ型ドリフト層１３の形成予定領域が開口する図示しないマスクを用いてＮ型不純物をイオン注入することでＮ型ドリフト層１３を形成する。その後、図３（ｄ）に示すように、Ｎ型バッファ層１４の形成予定領域が開口する図示しないマスクを用いてＮ型不純物をイオン注入することでＮ型バッファ層１４を形成する。このとき、Ｎ型バッファ層１４は、Ｎ型ドリフト層１３を形成する際に注入されたＮ型不純物に加えて更にＮ型不純物が注入されることで形成されることから、Ｎ型ドリフト層１３よりもＮ型不純物濃度が高くなる。
【００３３】
続いて、図３（ｅ）に示すように、Ｐ型ボディ層１１の形成予定領域が開口する図示しないマスクを用いてＰ型不純物をイオン注入することでＰ型ボディ層１１を形成する。その後、図３（ｆ）に示すように、Ｎ型ソース領域１２の形成予定領域が開口する図示しないマスクを用いて、ＳＴＩ膜１６の一端側にＮ型不純物をイオン注入することでＮ型ソース領域１２を形成する。
【００３４】
さらに、図３（ｇ）に示すように、ＳＴＩ膜１６などの表面を含む活性層３３の表面にポリシリコン膜を成膜したのち、パターニングしてＳＴＩ膜１６上に残すことでゲート電極１７を形成する。そして、図３（ｈ）に示すように、Ｎ型不純物をイオン注入することによって、ＳＴＩ膜１６の一端側にＮ+型コンタクト領域１２ａを形成するとともに、ＳＴＩ膜１６の他端側にＮ+型ドレイン領域１５を形成する。このとき、イオン注入時の飛程がＳＴＩ膜１６の厚みよりも小さくなるようにしておりＳＴＩ膜１６が形成されていない位置にＮ+型コンタクト領域１２ａおよびＮ+型ドレイン領域１５が形成される。
【００３５】
この後の工程については図示しないが、必要に応じて、ゲート電極１７の所望位置に対して所望の不純物をドープする。また、絶縁膜１８の形成工程を行ったのちコンタクトホール形成工程を行い、さらに電極材料を形成したのちパターニングすることでソース電極１９ａやドレイン電極１９ｂおよび図示しないゲート配線を形成する。このようにして、ＮｃｈＭＯＳＦＥＴ１０を製造することができる。
【００３６】
続いて、ＰｃｈＭＯＳＦＥＴ２０の製造工程について説明する。図４（ａ）に示すように、ＳＯＩ基板３０を用意したのち、図４（ｂ）に示すように、ＳＴＩ膜２６の形成予定領域が開口する図示しないマスクを形成し、エッチングによりトレンチ２６ａを形成する。そして、ＣＶＤ法によってトレンチ２６ａ内を酸化膜などの絶縁膜２６ｂで埋込んだのち、平坦化によって活性層３３の表面上に形成されている絶縁膜２６ｂを除去してトレンチ２６ａ内にのみ残す。これにより、ＳＴＩ膜２６が形成される。なお、これら図４（ａ）および図４（ｂ）の工程は、図３（ａ）および図３（ｂ）の工程と同じ工程として行われる。
【００３７】
次に、図４（ｃ）に示すように、Ｐ型ドリフト層２３の形成予定領域が開口する図示しないマスクを用いてＰ型不純物をイオン注入することでＰ型ドリフト層２３を形成する。その後、図４（ｄ）に示すように、Ｐ型バッファ層２４の形成予定領域が開口する図示しないマスクを用いてＰ型不純物をイオン注入することでＰ型バッファ層２４を形成する。このとき、Ｐ型バッファ層２４は、Ｐ型ドリフト層２３を形成する際に注入されたＰ型不純物に加えて更にＰ型不純物が注入されることで形成されることから、Ｐ型ドリフト層２３よりもＰ型不純物濃度が高くなる。
【００３８】
続いて、図４（ｅ）に示すように、Ｎ型ボディ層２１の形成予定領域が開口するマスク４０を用いてＮ型不純物をイオン注入することでＮ型ボディ層２１を形成する。その後、図４（ｆ）に示すように、Ｎ型ボディ層２１を形成した際に用いたマスク４０をそのまま用いてＰ型不純物をイオン注入することで埋込Ｎ型領域２１ａを形成する。このときのＰ型不純物のドーズ量については、Ｎ型ボディ層２１がＰ型に反転しない量としており、注入されたＰ型不純物とＮ型ボディ層２１に含まれるＮ型不純物とが相殺されたときのキャリア濃度が所望の濃度となるように設定している。
【００３９】
このように、Ｎ型ボディ層２１と埋込Ｎ型領域２１ａを形成するためのイオン注入時に同一のマスク４０を用いているため、マスクずれが生じない。したがって、Ｎ型ボディ層２１と埋込Ｎ型領域２１ａをセルフアラインで位置ずれなく形成することができる。
【００４０】
また、図４（ｇ）に示すように、Ｐ型ソース領域２２の形成予定領域が開口する図示しないマスクを用いてＰ型不純物をイオン注入することで、ＳＴＩ膜２６の一端側にＰ型ソース領域２２を形成する。さらに、図４（ｈ）に示すように、ＳＴＩ膜２６などの表面を含む活性層３３の表面にポリシリコン膜を成膜したのち、パターニングしてＳＴＩ膜２６上に残すことでゲート電極２７を形成する。なお、この図４（ｈ）の工程は、図３（ｇ）の工程と同じ工程として行われる。
【００４１】
そして、図４（ｉ）に示すように、Ｐ型不純物をイオン注入することによって、ＳＴＩ膜２６の一端側にＰ+型コンタクト領域２２ａを形成するとともに、ＳＴＩ膜２６の他端側にＰ+型ドレイン領域２５を形成する。このとき、イオン注入時の飛程がＳＴＩ膜２６の厚みよりも小さくなるようにしておりＳＴＩ膜２６が形成されていない位置にＰ+型コンタクト領域２２ａおよびＰ+型ドレイン領域２５が形成される。
【００４２】
この後の工程については図示しないが、必要に応じて、ゲート電極２７の所望位置に対して所望の不純物をドープする。また、絶縁膜２８の形成工程を行ったのちコンタクトホール形成工程を行い、さらに電極材料を形成したのちパターニングすることでソース電極２９ａやドレイン電極２９ｂおよび図示しないゲート配線を形成する。このようにして、ＰｃｈＭＯＳＦＥＴ２０を製造することができる。
【００４３】
以上のようにして、ＮｃｈＭＯＳＦＥＴ１０およびＰｃｈＭＯＳＦＥＴ２０を備える半導体装置が製造される。続いて、上記のように構成される本実施形態の半導体装置の作動および効果について説明する。
【００４４】
上記のように構成された本実施形態にかかる半導体装置では、ＮｃｈＭＯＳＦＥＴ１０およびＰｃｈＭＯＳＦＥＴ２０は、共にゲート電極１７、２７に対して所定のゲート電圧が印加されることで作動する。
【００４５】
具体的には、ＮｃｈＭＯＳＦＥＴ１０では、ゲート電極１７に対しゲート電圧として正電圧が印加されると、ゲート電極１７の下方、つまりゲート絶縁膜を構成するＳＴＩ膜１６と接する部分において、Ｐ型ボディ層１１に電子が引き寄せられて反転層が形成される。これにより、ソース−ドレイン間において電流を流すという作動を行う。
【００４６】
一方、ＰｃｈＭＯＳＦＥＴ２０では、ゲート電極２７に対しゲート電圧として負電圧が印加されると、ゲート電極２７の下方、つまりゲート絶縁膜を構成するＳＴＩ膜２６と接する部分において、Ｎ型ボディ層２１にホールが引き寄せられて反転層が形成される。これにより、ソース−ドレイン間において電流を流すという作動を行う。
【００４７】
ただし、ＰｃｈＭＯＳＦＥＴ２０においては、Ｎ型ボディ層２１に対して埋込Ｎ型領域２１ａを備えていることから、Ｎ型ボディ層２１の他の部分と比較してキャリア濃度が低くなっており、より反転層が形成され易くなる。したがって、ＳＴＩ膜２６の厚みを厚くしたとしても、閾値電圧Ｖｔが高くなること、より詳しくはゲート電圧とされる負電圧が負側に高い値になることを抑制することができる。これにより、本実施形態の半導体装置に備えられるＰｃｈＭＯＳＦＥＴ２０を組み込んだ回路の動作電圧が高くなることを抑制でき、消費電力の低減を図ることが可能となる
特に、ＳＴＩ膜２６を用いる場合には、素子分離のためのＳＴＩ構造と同時に形成可能になることから製造工程の簡略化が可能になる反面、ＬＯＣＯＳ膜と比較して緻密な膜ではないため、ＬＯＣＯＳ膜と同等の信頼性を実現するためにはより厚さが必要になる。このため、閾値電圧Ｖｔが高くなりがちであるが、本実施形態のように、埋込Ｎ型領域２１ａを形成することで、閾値電圧Ｖｔが高くなることを抑制することが可能となる。したがって、ＳＴＩ膜２６をゲート絶縁膜として用いる構造において、埋込Ｎ型領域２１ａを備えることが有効となる。
【００４８】
さらに、埋込Ｎ型領域２１ａを形成する場合、埋込Ｎ型領域２１ａのうちＳＴＩ膜２６との境界面よりも少し深い位置においてチャネルが形成されるようにでき、より結晶性の良い領域をチャネルとして用いて特性の良い半導体装置とすることができる。
【００４９】
また、Ｎ型ボディ層２１の全体のＮ型不純物濃度を低下させるのではなく、Ｎ型ボディ層２１のうちの表面部のみＮ型不純物濃度を低下させた埋込Ｎ型領域２１ａとしている。このため、Ｎ型ボディ層２１のうち埋込Ｎ型領域２１ａ以外の部分については、Ｎ型不純物濃度を比較的高いままにでき、オン耐圧を確保した状態で閾値電圧Ｖｔを低下させることが可能となる。
【００５０】
また、本実施形態では、Ｎ型ボディ層２１の一部に埋込Ｎ型領域２１ａを形成しているが、Ｎ型の活性層３３によってアキュムレーション領域が構成されるようにしている。つまり、Ｎ型ボディ層２１とＰ型ドリフト層２３との間に、Ｎ型ボディ層２１よりも不純物濃度が低いＮ型半導体が配置された構造となる。このため、特許文献１に示されるＰ型表面拡散層を形成する場合のようにＰ型ドリフト層２３に部分的に高濃度な部分が形成されることはない。したがって、Ｐ型ドリフト層２３に部分的に高濃度になる部分が発生する場合のように、等電位線が集中する分布となって電界集中による耐圧低下が発生することを防止することができる。
【００５１】
さらに、埋込Ｎ型領域２１ａを形成するためにＰ型不純物のイオン注入を行ったときに、Ｐ型不純物の注入量が多くなって埋込Ｎ型領域２１ａがＰ型化することもあり得る。しかしながら、この場合でもＮ型半導体によって構成されるアキュムレーション領域が形成されているため、アキュムレーション領域が介在することによってソース−ドレイン間がすべてＰ型層によって繋がってしまわないようにできる。したがって、ソース−ドレイン間でのリーク電流が増加することを抑制できる。
【００５２】
また、アキュムレーション領域によってＮ型ボディ層２１とＰ型ドリフト層２３との間の距離を離すことができる。そのため、Ｎ型ボディ層２１とＰ型ドリフト層２３とが直接接触する構造とする場合と比較して、逆バイアス時にＮ型ボディ層２１とＰ型ドリフト層２３とによるＰＮジャンクションに掛かる電界を下げることが可能となる。
【００５３】
また、製造プロセス中のアニールなどによって、アキュムレーション領域にＰ型ドリフト層２３が熱拡散した構造となる。このため、Ｎ型ボディ層２１側に向かうほどＰ型ドリフト層２３のＰ型不純物濃度が徐々に低下する構造になる。つまり、Ｐ型ドリフト層２３を形成していない構造のように、Ｐ型バッファ層２４と活性層３３とのＰＮ接合において不純物濃度が急峻に変化した構造にならない。したがって、Ｐ型ドリフト層２３をリサーフ層として機能させられ、逆バイアス時にＮ型ボディ層２１とＰ型ドリフト層２３とのジャンクションに掛かる電界を下げることができるため、オフ耐圧を下げることなく閾値電圧Ｖｔを下げることが可能になる。
【００５４】
なお、本実施形態で示した構造において、Ｐ型バッファ層２４が無い構造とすることもできるが、この場合でも、Ｐ型ドリフト層２３が形成されていることで、上記の効果が得あれる。また、ＮｃｈＭＯＳＦＥＴ１０においても、Ｎ型バッファ層１４が無い構造とすることができるが、この場合でも、Ｎ型ドリフト層２３が形成されていることで、不純物濃度が徐々に変化した構造となるため、上記と同様の効果が得られる。
【００５５】
さらに、本実施形態の半導体装置では、ＮｃｈＭＯＳＦＥＴ１０とＰｃｈＭＯＳＦＥＴ２０とを同一基板に形成する構造とされており、活性層３３をＮ型半導体によって構成している。このような構造の場合、ＮｃｈＭＯＳＦＥＴ１０に関しては、Ｎ型の活性層３３に対してＰ型不純物をイオン注入することによってチャネル領域を構成するＰ型ボディ層１１を形成することになる。このため、Ｐ型不純物濃度を低くすることで容易にキャリア濃度を低く設定でき、容易に閾値電圧Ｖｔを低く設定することができる。より詳しくは、チャネル領域を構成するためのボディ層の導電型がボディ層を形成する基板、ここでは活性層３３と逆の導電型である場合には、図５Ａに示すように、イオン注入のドーズ量を増やすほど閾値電圧Ｖｔを低下させられる。よって、容易に閾値電圧Ｖｔを低く設定できる。
【００５６】
これに対して、ＰｃｈＭＯＳＦＥＴ２０に関しては、Ｎ型の活性層３３に対してＮ型不純物をイオン注入することによってチャネル領域を構成するＮ型ボディ層２１を形成することになる。このため、活性層３３のＮ型不純物濃度に加えて更にＮ型不純物が注入されてＮ型ボディ層２１を形成することになり、Ｎ型不純物濃度を低くしようとしても、キャリア濃度を低く設定することが難しく、閾値電圧Ｖｔを低く設定することが困難である。より詳しくは、チャネル領域を構成するためのボディ層の導電型がボディ層を形成する基板、ここでは活性層３３と同じ導電型である場合には、図５Ｂに示すように、イオン注入のドーズ量を増やすほど閾値電圧Ｖｔが高くなっていく。よって、容易に閾値電圧Ｖｔを低く設定できない。
【００５７】
したがって、本実施形態のように、Ｎ型ボディ層２１に対してＰ型不純物をイオン注入して埋込Ｎ型領域２１ａを形成することで、埋込Ｎ型領域２１ａのキャリア濃度を容易に低く設定でき、容易に閾値電圧Ｖｔを設定することができる。
【００５８】
以上説明したように、本実施形態では、ＰｃｈＭＯＳＦＥＴ２０のＮ型ボディ層２１の表層部に埋込Ｎ型領域２１ａを備えるようにしている。これにより、閾値電圧Ｖｔを低くすることが可能となる。また、Ｎ型ボディ層２１のうち埋込Ｎ型領域２１ａ以外の部分については、Ｎ型不純物濃度を比較的高いままにしてあるため、オン耐圧を確保した状態で閾値電圧Ｖｔを低下させることが可能となる。さらに、Ｎ型の活性層３３によってアキュムレーション領域が構成されているため、特許文献１に示されるＰ型表面拡散層を形成する場合のようにＰ型ドリフト層２３に部分的に高濃度な部分が形成されることはない。したがって、Ｐ型ドリフト層２３に部分的に高濃度になる部分が発生する場合のように、等電位線が集中する分布となって電界集中による耐圧低下が発生することを防止することができる。
【００５９】
（他の実施形態）
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
【００６０】
例えば、上記実施形態では、第１導電型をＮ型、第２導電型をＮ型とし、第２導電型チャネルとしてＰ型チャネルを形成するＰｃｈＭＯＳＦＥＴ２０について、埋込Ｎ型領域２１ａを形成する構造を説明した。これは、第２導電型チャネルが活性層３３と逆の導電型となるためである。すなわち、第１導電型半導体に対して第２導電型チャネルを構成する場合において、第１導電型の埋込領域を形成する場合に対して上記実施形態で示した構造を適用できる。具体的には、Ｐ型半導体に対してＬＤＭＯＳを形成する場合には、ＮｃｈＭＯＳＦＥＴ１０のＰ型ボディ層１１の表層部に埋込Ｐ型領域を形成すれば上記実施形態と同様の効果を得ることができる。
【００６１】
また、上記実施形態では、ＮｃｈＭＯＳＦＥＴ１０に対してＮ型ドリフト層１３を備えることで耐圧向上を図っているが、Ｎ型ドリフト層１３を備えなくても良い。また、ＮｃｈＭＯＳＦＥＴ１０およびＰｃｈＭＯＳＦＥＴ２０において、共に、Ｎ型バッファ層１４やＰ型バッファ層２４を形成しているが、これらについては備えていなくても良い。Ｎ型バッファ層１４が備えられていない場合であっても、活性層３３内にＮ+型ドレイン領域１５が直接配置された構造、もしくはＮ型ドリフト層１３が備えられる場合には活性層３３内にＮ型ドリフト層１３を介してＮ+型ドレイン領域１５が配置された構造とすれば良い。同様に、Ｐ型バッファ層２４を備えていない構造の場合には、Ｐ型ドリフト層２３内にＰ+型ドレイン領域２５が直接配置された構造とすれば良い。
【００６２】
また、上記実施形態では、ＬＤＭＯＳを形成する半導体層を有する半導体基板としてＳＯＩ基板３０を用い、ＬＤＭＯＳが形成される第１導電型の半導体層としてＳＯＩ基板３０の一部で構成される活性層３３を例に挙げて説明した。しかしながら、これは第１導電型の半導体層が備えられる半導体基板の一例を示したに過ぎず、他の構造の半導体基板であっても良い。例えば、単なるシリコン基板を用いてＬＤＭＯＳを形成しても良い。その場合、シリコン基板が第１導電型半導体、例えばＮ型で構成されているのであれば、そのシリコン基板に対してＮｃｈＭＯＳＦＥＴ１０やＰｃｈＭＯＳＦＥＴ２０を形成する場合に、上記実施形態で説明した構造とすれば良い。
【００６３】
また、上記実施形態では、ゲート絶縁膜としてＳＴＩ膜１６、２６を用いる場合について説明したが、ＬＯＣＯＳ膜を用いる場合においても、上記実施形態と同様の構造を適用できる。
【００６４】
また、上記実施形態では、図３および図４に示す製造工程によってＮｃｈＭＯＳＦＥＴ１０およびＰｃｈＭＯＳＦＥＴ２０を製造する場合について説明したが、これも一例を示したに過ぎない。例えば、各不純物層の形成順については任意であり、どの不純物層から先に形成しても良い。ただし、Ｎ型ボディ層２１を形成する際のＮ型不純物のイオン注入とその一部を埋込Ｎ型領域２１ａとするためのＰ型不純物のイオン注入については、同一マスクを用いるのであれば、これらの間で前後しても良いが、連続して行うこととなる。
【符号の説明】
【００６５】
１０、２０      Ｎｃｈ、ＰｃｈＭＯＳＦＥＴ
１１、２１      Ｐ型、Ｎ型ボディ層
１２、２２      Ｎ型、Ｐ型ソース領域
１３、２３      Ｎ型、Ｐ型ドリフト層
１４、２４      Ｎ型、Ｐ型バッファ層
１５、２５      Ｎ+型、Ｐ+型ドレイン領域
１６、２６      ＳＴＩ膜
１７、２７      ゲート電極
１９ａ、２９ａ  ソース電極
１９ｂ、２９ｂ  ドレイン電極
【図１】
0006651957.tif 000002
【図２】
0006651957.tif 000003
【図３】
0006651957.tif 000004
【図４】
0006651957.tif 000005
【図５Ａ】
0006651957.tif 000006
【図５Ｂ】
0006651957.tif 000007