(57)【特許請求の範囲】
【請求項１】
表示ドライバーの外部から供給される表示データ転送用のクロック信号に基づいて表示処理を行う処理回路と、
前記表示処理に基づいて表示パネルを駆動する駆動回路と、
前記表示データ転送用のクロック信号の停止を検出し、前記表示データ転送用のクロック信号の停止を検出したときにアクティブになる検出信号を出力する検出回路と、
前記表示パネルへの表示が行われる状態である表示オン状態を表すレジスター値が設定されるレジスター部と、
を含み、
前記検出回路は、
前記表示オン状態において前記表示データ転送用のクロック信号の停止を検出するクロック停止検出回路と、
前記クロック停止検出回路の出力信号に基づいて前記検出信号を出力する検出信号出力回路と、
を有し、
前記レジスター部は、前記クロック停止検出回路の前記出力信号がアクティブとなった場合にリセットされ、
前記レジスター部がリセットされて前記表示オン状態が解除されたことにより、前記クロック停止検出回路の前記出力信号が非アクティブとなり、
前記検出信号出力回路は、
前記クロック停止検出回路の前記出力信号が非アクティブとなった後も、所定の期間が終了するまでは前記検出信号をアクティブに維持し、
前記駆動回路は、
前記検出回路からの前記検出信号がアクティブであるとき、前記表示パネルの表示領域に配置された画素に接続された第１〜第Ｎの走査線（Ｎは２以上の整数）を選択することを特徴とする表示ドライバー。
【請求項２】
表示ドライバーの外部から供給される表示データ転送用のクロック信号に基づいて表示処理を行う処理回路と、
前記表示処理に基づいて表示パネルを駆動する駆動回路と、
前記表示データ転送用のクロック信号の停止を検出する検出回路と、
前記表示パネルを駆動するための複数の電圧を生成する電源回路と、
を含み、
前記電源回路は、
前記表示データ転送用のクロック信号の停止が検出された場合に、前記複数の電圧の出力ノードをディスチャージし、且つ前記複数の電圧のうちデータ線駆動用の電圧の出力ノードを、走査線駆動用の電圧の出力ノードよりも速くディスチャージし、
前記電源回路は、
基板電圧に基づいて前記走査線駆動用の電圧を生成し、
前記検出回路は、
前記表示データ転送用のクロック信号の停止を検出したときに検出信号をアクティブにし、前記基板電圧がディスチャージにより検出電圧に達したことが検出されるまでの期間である所定の期間において前記検出信号をアクティブに維持し、
前記駆動回路は、
前記検出回路からの前記検出信号がアクティブであるとき、前記表示パネルの表示領域に配置された画素に接続された第１〜第Ｎの走査線（Ｎは２以上の整数）を選択することを特徴とする表示ドライバー。
【請求項３】
請求項２において、
前記検出回路は、
前記表示パネルへの表示が行われる状態である表示オン状態であり、且つ前記表示データ転送用のクロック信号の停止を検出した場合に、前記検出信号をアクティブにすることを特徴とする表示ドライバー。
【請求項４】
請求項３において、
前記検出信号がアクティブとなった場合に前記表示オン状態が解除され、
前記検出回路は、
前記表示オン状態が解除された後も、前記所定の期間が終了するまでは前記検出信号をアクティブに維持することを特徴とする表示ドライバー。
【請求項５】
請求項１乃至４のいずれかにおいて、
前記駆動回路は、
前記検出回路からの前記検出信号がアクティブになった場合に、前記表示領域の画素に接続されるデータ線をコモン電圧と同電位にすることを特徴とする表示ドライバー。
【請求項６】
請求項１乃至５のいずれかにおいて、
前記表示データ転送用のクロック信号は、画素クロック信号であることを特徴とする表示ドライバー。
【請求項７】
表示ドライバーの外部から供給される表示データ転送用のクロック信号に基づいて表示処理を行う処理回路と、
前記表示処理に基づいて表示パネルを駆動する駆動回路と、
前記表示データ転送用のクロック信号の停止を検出し、前記表示データ転送用のクロック信号の停止を検出したときにアクティブになる検出信号を出力する検出回路と、
前記表示パネルへの表示が行われる状態である表示オン状態を表すレジスター値が設定されるレジスター部と、
を含み、
前記検出回路は、
前記レジスター値が前記表示オン状態を表すときに前記表示データ転送用のクロック信号の停止を検出し、
前記レジスター部は、前記表示データ転送用のクロック信号の停止が検出されたとき、リセットされ、
前記レジスター部がリセットされたことで、前記レジスター値は、前記表示オン状態の解除を表すレジスター値にリセットされ、
前記検出回路は、
前記レジスター部がリセットされた後、所定の期間が終了するまでは前記検出信号をアクティブに維持し、
前記駆動回路は、
前記検出回路からの前記検出信号がアクティブであるとき、前記表示パネルの表示領域に配置された画素に接続された第１〜第Ｎの走査線（Ｎは２以上の整数）を選択することを特徴とする表示ドライバー。
【請求項８】
請求項１乃至７のいずれかに記載された表示ドライバーと、
前記表示パネルと、
を含むことを特徴とする電気光学装置。
【請求項９】
請求項１乃至７のいずれかに記載された表示ドライバーを含むことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示ドライバー、電気光学装置及び電子機器等に関する。
【背景技術】
【０００２】
液晶表示パネルにおいて、各画素は、２つの電極の間に液晶を充填した液晶セルで構成されている。このような液晶表示パネルは、種々の要因によって表示品質が劣化するが、その要因の１つとして、液晶に同じ電圧（直流電圧）が長時間にわたって印加されることで液晶が劣化するという現象がある。
【０００３】
このような液晶表示パネルの劣化に対応する手法として、例えば特許文献１には、表示制御部側から表示体モジュール部側に供給される信号の異常に起因する表示パネルの直流駆動等による表示特性劣化を防止するフラット表示装置及び表示体駆動装置が開示されている。液晶モジュールコントローラーから液晶表示モジュール部側に供給される信号のうち、液晶表示パネル２２の直流駆動劣化を引き起こす可能性のある信号として、走査スタートパルス、走査線同期信号、交流化クロック及びロジック側電源電圧が挙げられている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−２７２９６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
表示ドライバーには、表示コントローラーから表示データ転送用のクロック信号（画素クロック）と共に表示データが入力される。例えば表示ＲＡＭを内蔵しない単純ドライバー等は発振回路を内蔵していないが、そのような表示ドライバーでは、外部から供給される表示データ転送用のクロック信号に基づいて内部のロジック部（例えばタイミングコントローラー）を動作させている。表示データ転送用のクロック信号が何らかの異常で停止した場合、ロジック部が動作しないので表示パネルの画素に同じ電圧が印加し続けられ、表示パネルが劣化するという課題がある。
【０００６】
また、表示データ転送用のクロック信号の停止が検出された場合に、表示パネルの画素から電荷を抜くための期間が短いと、画素の電荷を十分に抜くことができないという課題がある。例えば、表示パネルの画素から電荷を抜く動作は、リセット状態やクロック停止が検出された後などの特定の状況で行えばよく、それ以外の状況では不要な動作となってしまう場合がある。そのため、表示データ転送用のクロック信号が入力されるべき表示オン状態であり、且つ、クロック信号の停止が検出されたことを条件に、表示オフ状態に設定し、表示パネルの画素から電荷を抜く。この場合、すぐに表示オン状態が解除されるので条件が満たされなくなり、表示パネルの画素から電荷を抜く時間が確保できなくなる。
【０００７】
本発明の幾つかの態様によれば、表示データ転送用のクロック信号の停止による表示パネルの劣化を抑制する表示ドライバー、電気光学装置及び電子機器等を提供できる。
【課題を解決するための手段】
【０００８】
本発明の一態様は、表示ドライバーの外部から供給される表示データ転送用のクロック信号に基づいて表示処理を行う処理回路と、前記表示処理に基づいて表示パネルを駆動する駆動回路と、前記表示データ転送用のクロック信号の停止を検出し、前記クロック信号の停止を検出したときにアクティブになる検出信号を出力する検出回路と、を含み、前記駆動回路は、前記検出回路からの前記検出信号がアクティブになった場合に、前記表示パネルの表示領域に配置される画素に接続された第１〜第Ｎの走査線（Ｎは２以上の整数）を選択する表示ドライバーに関係する。
【０００９】
本発明の一態様によれば、表示データ転送用のクロック信号の停止が検出された場合に、表示パネルの表示領域の第１〜第Ｎの走査線（表示領域は、第１〜第Ｎの走査線に接続される画素で構成される）が選択される。これにより、表示データ転送用のクロック信号の停止が検出された場合に表示パネルの表示領域を表示オフ状態にすることが可能となるので、表示データ転送用のクロック信号の停止による表示パネルの劣化を抑制できる。
【００１０】
また本発明の一態様では、前記検出回路は、前記表示データ転送用のクロック信号の停止を検出した場合に、所定の期間において前記検出信号をアクティブに維持してもよい。
【００１１】
クロック信号の停止を検出すると、例えば表示ドライバーの内部でリセットをかける等して表示パネルをディスチャージするが、そうするとクロック停止の検出信号もリセットされてしまう。リセット状態が解除されると走査線の全選択も解除されてしまい、表示パネルをディスチャージする時間が十分に確保できなくなる。この点、本発明の一態様によれば、表示データ転送用のクロック信号の停止を検出した場合に、所定の期間において検出信号をアクティブに維持できるので、表示パネルをディスチャージする時間を確保できる。
【００１２】
また本発明の一態様では、前記検出回路は、前記表示パネルへの表示が行われる状態である表示オン状態であり、且つ前記表示データ転送用のクロック信号の停止を検出した場合に、前記検出信号をアクティブにしてもよい。
【００１３】
クロック信号の停止が検出されて表示をオフする際には表示オン状態が解除される。そうすると、一旦アクティブになった検出信号がすぐに非アクティブとなり、ディスチャージ期間を確保できない。この点、本発明の一態様によれば、所定の期間において検出信号をアクティブに維持できる。
【００１４】
また本発明の一態様では、前記検出信号がアクティブとなった場合に前記表示オン状態が解除され、前記検出回路は、前記表示オン状態が解除された後も、前記所定の期間が終了するまでは前記検出信号をアクティブに維持してもよい。
【００１５】
このように、検出信号がアクティブとなって表示オン状態が解除された後も、所定の期間が終了するまでは検出信号をアクティブに維持することで、表示パネルをディスチャージする期間を確保できる。
【００１６】
また本発明の一態様では、表示ドライバーは、前記表示パネルへの表示が行われる状態である表示オン状態を表すレジスター値が設定されるレジスター部を含み、前記検出回路は、前記表示オン状態において前記表示データ転送用のクロック信号の停止を検出するクロック停止検出回路と、前記クロック停止検出回路の出力信号に基づいて前記検出信号を出力する検出信号出力回路と、を有し、前記レジスター部は、前記クロック停止検出回路の前記出力信号がアクティブとなった場合にリセットされ、前記レジスター部がリセットされて前記表示オン状態が解除されたことにより、前記クロック停止検出回路の前記出力信号が非アクティブとなり、前記検出信号出力回路は、前記クロック停止検出回路の前記出力信号が非アクティブとなった後も、前記所定の期間が終了するまでは前記検出信号をアクティブに維持してもよい。
【００１７】
本発明の一態様によれば、クロック停止検出回路の出力信号がアクティブとなり、表示オン状態を表すレジスター値がリセットされることによって、クロック停止検出回路の出力信号が非アクティブとなる。そして検出信号出力回路が、クロック停止検出回路の出力信号が非アクティブとなった後も、所定の期間が終了するまで検出信号をアクティブに維持することによって、ディスチャージの時間を確保できる。
【００１８】
また本発明の一態様では、表示ドライバーは、表示パネルを駆動するための複数の電圧を生成する電源回路を含み、前記電源回路は、前記クロック信号の停止が検出された場合に、前記複数の電圧の出力ノードをディスチャージしてもよい。
【００１９】
本発明の一態様によれば、データ転送用のクロック信号の停止が検出された場合に、第１〜第Ｎの走査線が選択されると共に、表示パネルを駆動するための複数の電圧の出力ノードがディスチャージされる。これにより、コモン電圧がディスチャージされる。例えば、データドライバーの出力を、コモン電圧のディスチャージ電圧と同じ電圧にすることで、データドライバーの出力とコモン電圧が同じ電圧に漸近し、表示オフ状態にできる。
【００２０】
また本発明の一態様では、前記電源回路は、前記複数の電圧のうちデータ線駆動用の電圧の出力ノードを、走査線駆動用の電圧の出力ノードよりも速くディスチャージしてもよい。
【００２１】
ディスチャージにより走査線駆動用の電圧が低下すると、走査線の選択オンを維持できなくなり、表示パネルの画素をディスチャージできなくなる。本発明の一態様によれば、走査線駆動用の電圧がディスチャージされる時間が長くなるので、走査線の選択オンが維持されている期間を長くすることが可能となり、その間に表示パネルの画素のディスチャージを完了できる。
【００２２】
また本発明の一態様では、前記電源回路は、基板電圧に基づいて前記走査線駆動用の電圧を生成し、前記検出回路は、前記基板電圧がディスチャージにより検出電圧に達したことが検出されるまでを前記所定の期間として前記検出信号をアクティブに維持してもよい。
【００２３】
基板電圧がディスチャージにより検出電圧に達したことを検出することで、基板電圧に基づいて生成される走査線駆動用の電圧がディスチャージされたことを確認できる。そして、本発明の一態様ではデータ線駆動用の電圧が走査線駆動用の電圧よりも速くディスチャージされるので、走査線の選択オンが維持されている間に表示パネルの画素のディスチャージを完了できる。
【００２４】
また本発明の一態様では、前記駆動回路は、前記検出回路からの前記検出信号がアクティブになった場合に、前記表示領域の画素に接続されるデータ線をコモン電圧と同電位にしてもよい。
【００２５】
本発明の一態様によれば、表示データ転送用のクロック信号が停止した場合に、表示領域の画素に接続される第１〜第Ｎの走査線を選択すると共に、表示領域の画素に接続されるデータ線をコモン電圧と同電圧にできる。これにより、表示領域の画素に直流電圧が印加され続けることを防ぐことができる。
【００２６】
また本発明の一態様では、前記表示データ転送用のクロック信号は、画素クロック信号であってもよい。
【００２７】
画素クロック信号は、１画素の表示データをパラレルに１クロックで転送する方式の場合において、表示データに同期したクロック信号である。即ち、表示データ転送用のクロック信号は、表示ドライバーのインターフェースが表示データを取り込むためのクロック信号であり、それ自体が表示制御のタイミングを決めているものではない。表示ＲＡＭを内蔵しないタイプの表示ドライバーでは、このような表示データ転送用のクロック信号に基づいて表示制御のタイミング信号を生成しており、表示データ転送用のクロック信号が何らかの異常により停止すると表示処理が停止し、表示パネルに直流電圧が印加される。本発明の一態様によれば、そのような場合に表示パネルをディスチャージできるので、表示パネルを保護できる。
【００２８】
また本発明の他の態様は、上記のいずれかに記載された表示ドライバーと、前記表示パネルと、を含む電気光学装置に関係する。
【００２９】
また本発明の更に他の態様は、上記のいずれかに記載された表示ドライバーを含む電子機器に関係する。
【図面の簡単な説明】
【００３０】
【図１】表示ドライバーの構成例。
【図２】表示ドライバーの動作タイミングチャート。
【図３】検出回路の詳細な構成例。
【図４】クロック停止検出回路の詳細な構成例。
【図５】クロック停止検出回路の動作を説明する真理値表。
【図６】電圧検出回路の詳細な構成例。
【図７】電圧検出回路の動作説明図。
【図８】電源回路の詳細な構成例。
【図９】電源回路の動作説明図。
【図１０】電圧生成回路の詳細な構成例。
【図１１】走査ドライバーの詳細な構成例。
【図１２】データドライバーの詳細な構成例。
【図１３】電気光学装置の構成例。
【図１４】電子機器の構成例。
【図１５】表示パネルの構成例。
【発明を実施するための形態】
【００３１】
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【００３２】
１．表示ドライバー
図１に、本実施形態の表示ドライバー１００（回路装置）の構成例を示す。表示ドライバー１００は、電源回路１１０、処理回路１４０（制御回路）、駆動回路１６０、検出回路１７０を含む。駆動回路１６０は、データドライバー１２０（データ線駆動回路、ソースドライバー）、走査ドライバー１５０（走査線駆動回路、ゲートドライバー）を含む。表示ドライバー１００は例えば集積回路装置（ＩＣ）等で実現される。
【００３３】
処理回路１４０は、表示コントローラー３００（例えばＭＰＵやＣＰＵ、ＡＳＩＣ等。広義には外部の処理装置）との間の通信を行う。通信は、例えば表示データＲＤ、ＧＤ、ＢＤ（画像データ）の転送やクロック信号ＰＣＫの供給、コマンド（又は制御信号）の転送等である。コマンドや制御信号の通信は、例えば３線シリアル通信等のインターフェース信号ＭＰＩにより実現される。処理回路１４０は、インターフェース信号ＭＰＩにより入力されたコマンドや制御信号を記憶するレジスター部１４２（レジスター。広義には記憶部、メモリー）を有する。また、コマンドや制御信号の通信は、例えば端子設定（各端子にハイレベル又はローレベルを入力することにより制御信号を入力する手法）により実現されてもよい。
【００３４】
また、処理回路１４０は、表示コントローラー３００から入力された画像データやクロック信号、コマンド等に基づいて、画像データの処理やタイミング制御、表示ドライバー１００の各部の制御等を行う。画像データの処理では、例えば表示コントローラー３００から転送されたデータから各色成分チャンネルの表示データを抽出する処理や、階調補正等の画像処理等を行う。タイミング制御では、表示コントローラー３００から入力されたクロック信号や画像データに基づいてタイミング制御信号を生成し、そのタイミング制御信号により、表示パネルの走査線（ゲート線）の駆動タイミング（選択タイミング）やデータ線の駆動タイミングを制御する。処理回路１４０は、例えばゲートアレイ等のロジック回路で構成される。
【００３５】
データドライバー１２０は、階調電圧生成回路と、複数のＤ／Ａ変換回路と、複数のアンプ回路と、を含む。階調電圧生成回路は複数の電圧を出力し、その各電圧は複数の階調値のいずれかに対応している。Ｄ／Ａ変換回路は、階調電圧生成回路からの複数の電圧の中から、画像データに対応する電圧を選択する。アンプ回路は、Ｄ／Ａ変換部からのデータ電圧に基づいてデータ電圧を出力する。例えば、表示パネル２００の１本のデータ線（ソース線）に対応してＤ／Ａ変換回路とアンプ回路が設けられており、そのデータ線をアンプ回路が駆動する。或いは、表示パネル２００の２本のデータ線に対応してＤ／Ａ変換回路とアンプ回路が設けられてもよく、その２本のデータ線をアンプ回路が逆極性で駆動することによりドット反転駆動を行ってもよい。階調電圧生成回路は例えばラダー抵抗等で構成され、Ｄ／Ａ変換回路は例えばスイッチ回路等で構成され、アンプ回路は例えば演算増幅器やキャパシター等で構成される。
【００３６】
走査ドライバー１５０は、走査線駆動電圧を表示パネル２００の各走査線に出力し、その各走査線を駆動（選択）する。例えば表示パネル２００はデュアルゲートの表示パネルである。この場合、水平走査方向の１本の表示ラインに対応して２本の走査線が設けられ、その走査線の一方で選択される画素と他方で選択される画素（これらは隣り合う２つの画素）が１本のデータ線を共有する。走査ドライバー１５０は、１水平走査期間において２本の走査線を時分割に駆動し、それに対応してデータドライバー１２０がデータ線に２つの画素のデータ電圧を時分割に出力する。なお、本発明の手法は、デュアルゲートの表示パネル２００に限らず種々の表示パネルを駆動する場合に適用できる。
【００３７】
電源回路１１０は、システム電源４００から供給される電源電圧ＶＤＤ、ＶＳＳに基づいて種々の電圧を生成し、その電圧を表示ドライバー１００の各部の電源電圧として供給する。例えば、データドライバー１２０には、アンプ回路の正の電源電圧ＶＤＤＨＳＰ（ドット反転駆動の正極駆動に用いる電源電圧）、アンプ回路の負の電源電圧ＶＤＤＨＳＮ（ドット反転駆動の負極駆動に用いる電源電圧）、階調電圧生成回路の電源電圧ＶＤＤＲＨＰ、ＶＤＤＲＭＰが供給される。また、走査ドライバー１５０には、正の電源電圧ＶＤＤＨＧ、負の電源電圧ＶＧＬが供給される。また、処理回路１４０には、ロジック用の電源電圧ＶＤＤＬが供給される。また、電源回路１１０は、表示パネル２００のコモン電圧ＶＣＯＭを表示パネル２００のコモン電極に供給する。また電源回路１１０は、表示ドライバー１００の半導体基板（Ｐ型基板）の基板電圧ＶＥＥを供給する。
【００３８】
また電源回路１１０は、表示ドライバー１００のリセット時において上記の各電源電圧（ＶＤＤＨＳＰ等）をディスチャージする。即ち、各電源電圧のノードには安定化容量（表示ドライバー１００の外部に設けられるキャパシター）が接続されており、その安定化容量に蓄積されている電荷を例えば低電位側電源等にディスチャージする。電源回路１１０は、例えば昇圧回路（例えばチャージポンプ型の昇圧回路）やリニアレギュレーター（例えばＬＤＯ（Low Drop-Out）レギュレーター）、ディスチャージ用のスイッチ素子等で構成される。
【００３９】
検出回路１７０は、表示コントローラー３００から供給される画像データ転送用のクロック信号ＰＣＫが停止しているか否かを検出し、停止を検出した場合には検出信号ＱＦＳＴをアクティブにする。そして、検出信号ＱＦＳＴがアクティブになったことを受けて、処理回路１４０が表示パネル２００を表示オフ状態（例えば全黒表示）にする。
【００４０】
具体的には、表示コントローラー３００からＲチャンネルの表示データＲＤ、Ｇチャンネルの表示データＧＤ、Ｂチャンネルの表示データＢＤが、画像データ転送用のクロック信号ＰＣＫに同期して処理回路１４０に転送される。表示データＲＤ、ＧＤ、ＢＤは、例えばそれぞれ８ビットのデータであり、データ転送用のクロック信号ＰＣＫの１クロックにつき１画素のデータが転送される。即ち、データ転送用のクロック信号は画素クロック信号である。処理回路１４０は、このクロック信号ＰＣＫに基づいて処理回路１４０の動作用のクロック信号ＣＬＫを生成しており、検出回路１７０は、そのクロック信号ＣＬＫの停止を検出する。処理回路１４０は、検出信号ＱＦＳＴがアクティブになった場合、リセット信号をアクティブにして表示ドライバー１００をリセットする。このとき、走査ドライバー１５０が、表示パネル２００の表示領域の走査線を全て選択し、電源回路１１０が各部の電源電圧（ＶＤＤＨＳＰ等）とコモン電圧ＶＣＯＭをディスチャージする。また、データドライバー１２０がディスチャージ電圧（低電位側電源電圧ＶＳＳ）と同じ電圧を出力する。これにより、データドライバー１２０の出力とコモン電圧ＶＣＯＭが同電位になり、表示パネル２００の表示領域の全画素に印加される電圧がゼロになる。
【００４１】
なお、表示データの転送手法は上記に限定されず、種々の通信を用いることが可能である。例えばＬＶＤＳ（Low Voltage Differential Signaling）を用いた場合、表示コントローラー３００から表示ドライバー１００へ差動信号により画像データがシリアル転送され、そのシリアル転送用のクロック信号も差動信号により供給される。この場合、クロック信号からＰＬＬ回路により多層クロックを生成し、その多層クロックによりシリアル画像データを取り込み、画素の表示データを抽出する。また、多層クロックから画素の表示データに同期したクロック信号を抽出する。例えば、このクロック信号を動作用クロック信号ＣＬＫとして処理回路１４０が動作してもよい。
【００４２】
図２に、本実施形態の表示ドライバー１００の動作タイミングチャートを示す。
【００４３】
まず、クロック停止検出を有効にするコマンドが表示コントローラー３００から入力され、それにより信号ＰＦＳＴがローレベル（非アクティブ）からハイレベル（アクティブ）になる。次に、表示をオンにするコマンドが表示コントローラー３００から入力され、それにより信号ＰＢＡＮＤがローレベル（非アクティブ）からハイレベル（アクティブ）になる。これらの信号ＰＦＳＴ、ＰＢＡＮＤは、レジスター部１４２に記憶される。
【００４４】
データ転送用のクロック信号ＰＣＫは、表示をオンにするコマンドが入力される前に表示コントローラー３００から供給が開始され（アクティブにされ）、処理回路１４０の動作用のクロック信号ＣＬＫもアクティブになる。ここで、クロック信号ＰＣＫ（ＣＬＫ）のクロックパルス（クロックエッジ）が周期的に存在する状態が、クロック信号のアクティブ状態である。一方、クロック信号ＰＣＫ（ＣＬＫ）がローレベル又はハイレベルに固定されており、クロックパルスが存在しない状態が、クロック信号の停止（非アクティブ）状態である。
【００４５】
正常な動作の場合には、表示オン期間（信号ＰＢＡＮＤがアクティブの期間）においてクロック信号ＰＣＫが表示コントローラー３００から供給され続け、それと共に表示データが転送され、表示ドライバー１００が表示パネル２００に表示を行う。
【００４６】
しかしながら、例えば断線や表示コントローラー３００の誤動作等によって表示ドライバー１００へのクロック信号ＰＣＫの供給が停止した場合、処理回路１４０の動作用のクロック信号ＣＬＫも停止する。表示ＲＡＭを内蔵する（周波数変換する）タイプの表示ドライバーであれば、表示ＲＡＭを動作させるためのクロック信号を内部で生成しているため、外部からのクロック信号ＰＣＫが停止したとしても、内部で生成したクロック信号で処理回路１４０を動作させることも可能である。しかしながら、本実施形態の表示ドライバー１００は、表示ＲＡＭを内蔵しない（周波数変換しない）タイプであるため、外部からのクロック信号ＰＣＫの供給が停止した場合、処理回路１４０の動作用のクロック信号ＣＬＫも停止する。図２には、このような故障や異常によりクロック信号ＰＣＫ（ＣＬＫ）が停止した場合を図示している。
【００４７】
表示オン期間においてクロック信号ＰＣＫが停止した場合、それを検出回路１７０が検出し、検出回路１７０の内部信号ＦＳＴＯＰをローレベル（非アクティブ）からハイレベル（アクティブ）にする。内部信号ＦＳＴＯＰがローレベルからハイレベルになると検出信号ＱＦＳＴがローレベル（非アクティブ）からハイレベル（アクティブ）になる。検出信号ＱＦＳＴがローレベルからハイレベルになると、処理回路１４０がリセット信号ＲＳＴＩＮＴをハイレベル（非アクティブ）からローレベル（アクティブ）にして、表示ドライバー１００をリセット状態にする。上述したように、リセット状態では全ての走査線が選択状態となり、表示パネル２００が表示オフ状態となる。
【００４８】
リセット状態になった場合、レジスター部１４２に記憶されたレジスター値も初期値にリセットされるので、信号ＰＦＳＴ、ＰＢＡＮＤがハイレベルからローレベルになる。信号ＰＦＳＴはクロック停止検出のイネーブル信号なので、これがローレベルになると信号ＦＳＴＯＰもハイレベルからローレベルになる。仮に、この信号ＦＳＴＯＰにより表示ドライバー１００をリセットしたとすると、クロック信号ＰＣＫの停止が検出されて一旦リセット状態になっても、すぐにリセット状態が解除されてしまい、表示パネル２００の画素をディスチャージする時間が十分に確保できないということになる。
【００４９】
そこで本実施形態では、信号ＦＳＴＯＰがハイレベルになって表示ドライバー１００がリセットされた後、表示パネル２００がディスチャージされるために十分な時間（所定の時間）を待ってから検出信号ＱＦＳＴをハイレベルからローレベルにする。この期間は、半導体基板の基板電圧を監視することによって確保される。半導体基板がＰ型基板である場合を例にとって説明する。
【００５０】
まず、クロック信号ＰＣＫの供給が開始されると電源回路１１０の昇圧回路が動作するので、基板電圧を含む種々の電源電圧が生成される。検出回路１７０は、基板電圧が検出電圧よりも低くなったことを検出した場合に、信号ＯＵＴＦＳＴをハイレベル（アクティブ）からローレベル（非アクティブ）にする。なお、正常に表示が行われている場合には、通常は基板電圧ＶＥＥが低いはずなので、この信号ＯＵＴＦＳＴを電圧異常の検出にも用いることが可能である。
【００５１】
次に、何らかの異常によってクロック信号ＰＣＫが停止した場合、電源回路１１０の昇圧回路が停止し、更にリセット状態になることで安定化容量がディスチャージされるので、基板電圧を含む各種電源電圧が低電位側電源電圧ＶＳＳに近づいていく。そして、検出回路１７０は、基板電圧が検出電圧（上述の検出電圧とは異なってもよい）よりも高くなったことを検出した場合に、信号ＯＵＴＦＳＴをローレベルからハイレベルにする。信号ＯＵＴＦＳＴがローレベルからハイレベルになると、検出回路１７０は検出信号ＱＦＳＴをハイレベルからローレベルにする。
【００５２】
検出信号ＱＦＳＴがハイレベルの間は表示ドライバー１００がリセット状態となるので、基板電圧がディスチャージされるまでの間はリセット状態が保たれ、表示パネル２００を表示オフする時間を確保できる。即ち、Ｐ型基板の基板電圧は表示ドライバー１００の電源電圧の中で最も低い電圧であり、その基板電圧がディスチャージされたということは、コモン電圧ＶＣＯＭ等もディスチャージされ、表示パネル２００の画素（コモン電極）がディスチャージされているということである。また、図１２で後述するように、スイッチ素子ＳＤ１、ＳＤ２でデータ線を低電位側電源に接続することで、画素（データ電圧が印加される電極）をディスチャージしている。基板電圧がディスチャージされるまでリセット状態を維持することで、このスイッチ素子ＳＤ１、ＳＤ２を介した画素のディスチャージの時間を確保できる。
【００５３】
上述したように、内蔵のクロック生成回路をもたない表示ドライバー１００において、表示コントローラー３００からのデータ転送用のクロック信号ＰＣＫが何らかの異常によって停止する場合がある。この場合、処理回路１４０が動作を停止するので表示パネル２００の画素に直流電圧が印加され、表示パネル２００が劣化するという課題がある。
【００５４】
この点、本実施形態の表示ドライバー１００は、表示ドライバー１００の外部から供給される表示データ転送用のクロック信号ＰＣＫに基づいて表示処理を行う処理回路１４０と、その表示処理に基づいて表示パネル２００を駆動する駆動回路１６０と、表示データ転送用のクロック信号ＰＣＫの停止を検出し、クロック信号ＰＣＫの停止を検出したときにアクティブになる検出信号ＱＦＳＴを出力する検出回路１７０と、を含む。そして駆動回路１６０は、検出回路１７０からの検出信号ＱＦＳＴがアクティブになった場合に、表示パネルの表示領域に配置された画素に接続された第１〜第Ｎの走査線（Ｎは２以上の整数）を選択する。第１〜第Ｎの走査線は、表示領域に配置される画素に接続される全ての走査線である。
【００５５】
本実施形態によれば、表示データ転送用のクロック信号ＰＣＫの停止が検出された場合に、表示パネル２００の表示領域の走査線が全て選択される。これにより、表示パネル２００の表示領域を表示オフ状態にすることが可能となる。即ち、表示領域の走査線が全て選択されることで表示領域の全ての画素がデータ線に接続されるので、表示ドライバー１００がデータ線（とコモン線）をディスチャージすることによって表示領域の全ての画素をディスチャージすることが可能となる。これにより、表示パネルの画素に同じデータ電圧が掛かり続けることがなくなり、表示パネル２００を保護できる。
【００５６】
ここで、表示領域とは、表示パネル２００の画素アレイのうち画像の表示に使われる領域、或いは表示パネル２００の画素アレイのうちユーザーから見える領域である。例えば、表示パネル２００を組み込んだ表示装置において表示パネル２００に枠（額縁）が取り付けられている場合、画素アレイのうち枠の内側の部分（枠に覆われずにユーザーから見える部分）が表示領域である。また、画素アレイのうちユーザーから見える領域において、画像の非表示領域（例えば縁取り等）がある場合、その非表示領域を除いた領域が表示領域に相当する。縁取りは、表示領域の周囲を黒や白の縁で囲むことである。例えばノーマリーブラックの表示パネル２００で黒の縁取りをする場合、或いはノーマリーホワイトの表示パネル２００で白の縁取りをする場合、クロック信号ＰＣＫの停止時に縁取りの部分の走査線を選択することは、必須ではない。本実施形態では、クロック信号ＰＣＫが停止した場合に、少なくとも、上述のような表示領域の走査線を全て選択する。なお、非表示領域の走査線も選択してもよい（例えば表示パネル２００の全走査線を選択してもよい。或いは、表示ドライバー１００の走査線出力端子を全て（表示パネル２００の走査線に接続されていないものも含めて）アクティブにしてもよい）。
【００５７】
表示データ転送用のクロック信号とは、表示コントローラー３００から表示ドライバー１００に表示データを転送するためのクロック信号である。即ち、表示ドライバー１００のインターフェースが表示データを取り込むためのクロック信号であり、表示データに同期したクロック信号である。例えば１画素の表示データをパラレルに１クロックで転送する方式の場合、表示データ転送用のクロック信号ＰＣＫは画素クロック信号である。表示データ転送用のクロック信号は、それ自体が表示制御のタイミングを決めているものではなく、そのクロック信号に基づいて表示ドライバー１００がタイミング信号（例えば水平同期信号、垂直同期信号や、それらに相当する制御信号）をして表示制御を行う。
【００５８】
また本実施形態では、検出回路１７０は、表示データ転送用のクロック信号ＰＣＫの停止を検出した場合に、所定の期間において検出信号ＱＦＳＴをアクティブに維持する。
【００５９】
クロック信号の停止を検出するのは通常動作を行っているときであり、外部からリセット信号は入力されていない。上述したように、クロック信号の停止を検出すると内部でリセットをかけるが、そうするとレジスター値がリセットされ、外部からはリセット信号が入力されていないのでリセット状態が解除されてしまう。リセット状態が解除されると走査線の全選択も解除されてしまい、表示パネル２００をディスチャージする時間が十分に確保できなくなるという課題がある。
【００６０】
この点、本実施形態によれば、表示データ転送用のクロック信号ＰＣＫの停止を検出した場合に、所定の期間において検出信号ＱＦＳＴをアクティブに維持できるので、表示パネル２００をディスチャージする時間を十分に確保できる。
【００６１】
ここで、所定の期間とは、表示パネル２００の画素の電荷がディスチャージされたことが分かる条件、或いはそれに相当する条件が満たされるまでの期間である。例えば本実施形態では、基板電圧がディスチャージされて所定電圧に達したことを検出することで期間が設定されている。後述するように、基板電圧よりもデータドライバー１２０の電源電圧の方が速くディスチャージするように構成しておくことで、基板電圧が所定電圧に達したときには表示パネル２００のディスチャージが終了しているように構成できる。なお、期間の決定手法はこれに限定されず、例えば検出信号ＱＦＳＴをアナログ的に保持し、ＣＲ回路の時定数等で期間を決定してもよい。
【００６２】
また本実施形態では、検出回路１７０は、表示パネル２００への表示が行われる状態である表示オン状態であり、且つ表示データ転送用のクロック信号ＰＣＫの停止を検出した場合に、検出信号ＱＦＳＴをアクティブにする。
【００６３】
そして、検出信号ＱＦＳＴがアクティブとなった場合に表示オン状態が解除される。検出回路１７０は、表示オン状態が解除された後も、所定の期間が終了するまでは検出信号ＱＦＳＴをアクティブに維持する。
【００６４】
表示オン状態は、表示ドライバー１００が表示パネル２００に表示を行う状態であるので、クロック信号の停止が検出されて表示をオフする際には表示オン状態が解除される。そうすると、一旦アクティブになった検出信号ＱＦＳＴがすぐに非アクティブとなり、ディスチャージ期間を確保できない問題が生じるが、上述したように本実施形態はこの問題を解決できる。
【００６５】
また本実施形態では、表示ドライバー１００は、表示パネル２００への表示が行われる状態である表示オン状態を表すレジスター値（信号ＰＢＡＮＤ）が設定されるレジスター部１４２を含む。検出回路１７０は、表示オン状態において表示データ転送用のクロック信号ＰＣＫの停止を検出するクロック停止検出回路１７２と、クロック停止検出回路１７２の出力信号ＦＳＴＯＰに基づいて検出信号ＱＦＳＴを出力する検出信号出力回路１７８と、を有する。クロック停止検出回路１７２、検出信号出力回路１７８については図３〜図７で後述する。
【００６６】
レジスター部１４２は、クロック停止検出回路１７２の出力信号ＦＳＴＯＰがアクティブとなった場合にリセットされる。レジスター部１４２がリセットされて表示オン状態が解除されたことにより、クロック停止検出回路１７２の出力信号ＦＳＴＯＰが非アクティブとなる。検出信号出力回路１７８は、クロック停止検出回路１７２の出力信号ＦＳＴＯＰが非アクティブとなった後も、所定の期間が終了するまでは検出信号ＱＦＳＴをアクティブに維持する。
【００６７】
本実施形態によれば、クロック停止検出回路１７２の出力信号ＦＳＴＯＰがアクティブとなり、表示オン状態を表すレジスター値がリセットされることによって、クロック停止検出回路１７２の出力信号ＦＳＴＯＰが非アクティブとなる。仮に、この信号ＦＳＴＯＰを表示パネル２００のディスチャージの制御信号に用いた場合、アクティブの期間が短くなり、ディスチャージの時間を確保できない。この点、検出信号出力回路１７８が、信号ＦＳＴＯＰが非アクティブとなった後も、所定の期間が終了するまで検出信号ＱＦＳＴをアクティブに維持することによって、ディスチャージの時間を確保できる。
【００６８】
また本実施形態では、表示ドライバー１００は、表示パネル２００を駆動するための複数の電圧（ＶＤＤＨＳＰ、ＶＤＤＨＳＮ、ＶＣＯＭ、ＶＤＤＨＧ、ＶＧＬ等）を表示データ転送用のクロック信号ＰＣＫに基づいて生成する電源回路１１０を含む。電源回路１１０は、クロック信号ＰＣＫの停止が検出された場合に、複数の電圧の出力ノード（図８のノードＮＣ１〜ＮＣ６）をディスチャージする。電源回路１１０の詳細については図８〜図１０で後述する。
【００６９】
本実施形態によれば、データ転送用のクロック信号ＰＣＫの停止が検出された場合に、表示パネル２００の表示領域の走査線が全て選択されると共に、表示パネル２００を駆動するための複数の電圧の出力ノードがディスチャージされる。これにより、コモン電圧がディスチャージされる。また、図１２で後述するように、スイッチ素子ＳＤ１、ＳＤ２でデータ線を低電位側電源に接続することでデータ電圧をディスチャージする。これにより、データドライバー１２０の出力とコモン電圧が同じ電圧に漸近し、表示オフ状態にできる。
【００７０】
また本実施形態では、電源回路１１０は、複数の電圧のうちデータ線駆動用の電圧（ＶＤＤＨＳＰ、ＶＤＤＨＳＮ、ＶＣＯＭ）の出力ノード（ＮＣ１〜ＮＣ３）を、走査線駆動用の電圧（ＶＤＤＨＧ、ＶＧＬ）の出力ノード（ＮＣ４、ＮＣ５）よりも速くディスチャージする。
【００７１】
ディスチャージにより走査線駆動用の電圧が低下すると、走査線の選択オンを維持できなくなり、表示パネル２００の画素をディスチャージできなくなる。本実施形態によれば、データ線駆動用の電圧（コモン電圧）が走査線駆動用の電圧よりも速くディスチャージされるので、走査線の選択オンが維持されている間に表示パネル２００の画素のディスチャージを完了できる。具体的には、図１２のスイッチ素子ＳＤ１、ＳＤ２を介して画素をディスチャージする時間よりも、走査線駆動用の電圧をディスチャージする時間の方が長くなるように、スイッチ素子ＳＤ１、ＳＤ２のサイズとディスチャージ時間を設定しておく。
【００７２】
図１０で後述するように走査線駆動用の電圧の一方（ＶＧＬ）は基板電圧（ＶＥＥ）から生成されているので、上述のように基板電圧のディスチャージを検出することで走査線駆動用の電圧のディスチャージを検出することと等価になる。これにより、まずデータ線駆動用の電圧がディスチャージされ、その後に基板電圧（走査線駆動用の電圧）がディスチャージされたことを確認してから、検出信号ＱＦＳＴを非アクティブにできる。
【００７３】
また本実施形態では、電源回路１１０は、基板電圧（ＶＥＥ）に基づいて走査線駆動用の電圧（走査線駆動用の電圧の少なくとも１つ。電圧ＶＧＬ）を生成する。検出回路１７０は、基板電圧がディスチャージにより検出電圧（図７の検出電圧ＶＤ１）に達したことが検出されるまでを所定の期間として検出信号ＱＦＳＴをアクティブに維持する。
【００７４】
基板電圧がディスチャージにより検出電圧に達したことを検出することで、基板電圧に基づいて生成される走査線駆動用の電圧がディスチャージされたことを確認できる。そして、本実施形態ではデータ線駆動用の電圧（コモン電圧）が走査線駆動用の電圧よりも速くディスチャージされるので、走査線の選択オンが維持されている間に表示パネル２００の画素のディスチャージを完了できる。
【００７５】
また本実施形態では、駆動回路１６０は、検出回路１７０からの検出信号ＱＦＳＴがアクティブになった場合に、表示領域の画素に接続されるデータ線をコモン電圧ＶＣＯＭと同電圧にする。
【００７６】
具体的には、電源回路１１０がコモン線（コモン電極）をディスチャージし、駆動回路１６０がデータ線をコモン線と同じ電圧（例えば低電位側電源電圧ＶＳＳ）にディスチャージする。これによって、データ線がコモン電圧ＶＣＯＭと同電圧に設定される。具体的には、図１２のスイッチ素子ＳＤ１、ＳＤ２がオンになることで、データ線をコモン線と同じ電圧（例えば低電位側電源電圧ＶＳＳ）に設定する。
【００７７】
本実施形態によれば、表示データ転送用のクロック信号ＰＣＫが停止した場合に、表示領域の画素に接続される全ての走査線を選択すると共に、表示領域の画素に接続されるデータ線がコモン電圧ＶＣＯＭと同電位に設定される。これにより、表示領域の画素に直流電圧が印加され続けることを防ぐことができる。
【００７８】
２．検出回路
図３に、検出回路１７０の詳細な構成例を示す。検出回路１７０は、クロック停止検出回路１７２、検出信号出力回路１７８を含む。検出信号出力回路１７８は、電圧検出回路１７４、ラッチ回路１７６を含む。
【００７９】
クロック停止検出回路１７２には、処理回路１４０の動作用のクロック信号ＣＬＫが入力され、クロック停止検出回路１７２は、クロック信号ＣＬＫが停止したか否かを検出し、クロック信号ＣＬＫが停止したことを検出した場合に信号ＦＳＴＯＰをハイレベル（アクティブ）にする。
【００８０】
電圧検出回路１７４には、基板電圧ＶＥＥが入力され、電圧検出回路１７４は、基板電圧ＶＥＥが第２検出電圧（図７のＶＤ２）を下回った場合に信号ＯＵＴＦＳＴをローレベル（非アクティブ）にし、第１検出電圧（図７のＶＤ１）を上回った場合に信号ＯＵＴＦＳＴをハイレベル（アクティブ）にする。
【００８１】
ラッチ回路１７６は、信号ＦＳＴＯＰがハイレベルになってから信号ＯＵＴＦＳＴがローレベルになるまでの間、検出信号ＱＦＳＴをハイレベルに保持する。即ち、信号ＦＳＴＯＰがハイレベルになった後にローレベルになっても、信号ＯＵＴＦＳＴがハイレベルであれば検出信号ＱＦＳＴがハイレベルに保持される。ラッチ回路１７６は、例えばＲＳラッチ回路で構成される。
【００８２】
処理回路１４０は、リセット信号出力回路１４４を有する。リセット信号出力回路１４４は、検出信号ＱＦＳＴと、表示コントローラー３００から入力されるリセット信号ＲＳＴとに基づいて、表示ドライバー１００の内部信号であるリセット信号ＲＳＴＩＮＴを出力する。具体的には、リセット信号出力回路１４４は、リセット信号ＲＳＴがローレベル（アクティブ）の場合、検出信号ＱＦＳＴの論理レベルに関わりなくリセット信号ＲＳＴＩＮＴをローレベル（アクティブ）にする。また、検出信号ＱＦＳＴがハイレベル（アクティブ）の場合、リセット信号ＲＳＴの論理レベルに関わりなくリセット信号ＲＳＴＩＮＴをローレベル（アクティブ）にする。これら以外の場合にはリセット信号ＲＳＴＩＮＴをハイレベル（非アクティブ）にする。
【００８３】
リセット信号ＲＳＴＩＮＴはレジスター部１４２、電源回路１１０、データドライバー１２０、走査ドライバー１５０に入力されている。リセット信号ＲＳＴＩＮＴがローレベルの場合、これらの回路ブロックはリセット状態となる。リセット状態では、レジスター部１４２のレジスター値がリセットされ、走査ドライバー１５０が全ての走査線を選択し、電源回路１１０が各電源電圧をディスチャージする。
【００８４】
３．クロック停止検出回路
図４に、クロック停止検出回路１７２の詳細な構成例を示す。また図５に、クロック停止検出回路１７２の動作を説明する真理値表を示す。
【００８５】
図４のクロック停止検出回路１７２は、Ｐ型トランジスターＴＡ１、ＴＡ２、Ｎ型トランジスターＴＡ３、キャパシターＣＡ１、ＣＡ２、電流源ＩＧＡ１、ＩＧＡ２、論理積回路ＡＮＡ１〜ＡＮＡ３（アンド回路）、論理反転回路ＩＶＡ１〜ＩＶＡ３（インバーター）を含む。
【００８６】
論理積回路ＡＮＡ３は、信号ＰＦＳＴ、ＰＢＡＮＤの論理積を信号ＱＡＮとして出力する。信号ＱＡＮがハイレベル（アクティブ）の場合、電流源ＩＧＡ１、ＩＧＡ２がバイアス電流を供給し、信号ＱＡＮがローレベル（非アクティブ）の場合、電流源ＩＧＡ１、ＩＧＡ２がバイアス電流を停止する。電流源ＩＧＡ１、ＩＧＡ２は、例えばカレントミラー回路で構成される。
【００８７】
信号ＱＡＮがローレベルの場合、トランジスターＴＡ１、ＴＡ２が共にオンになり、ノードＮＡ１がハイレベルになる。そのため、トランジスターＴＡ３がオンし、ノードＮＡ２がローレベルとなり、信号ＦＳＴＯＰがローレベルとなる。これは、クロック信号ＣＬＫがアクティブであるか停止であるかに依存しない。
【００８８】
信号ＱＡＮがハイレベルの場合、トランジスターＴＡ１のゲートにはクロック信号ＣＬＫが入力され、トランジスターＴＡ２のゲートには、クロック信号ＣＬＫの論理反転信号が入力される。トランジスターＴＡ１、ＴＡ２は、クロック信号ＣＬＫがアクティブの場合には、排他的にオンオフするので、キャパシターＣＡ１、ＣＡ２には高電位側電源から電荷が蓄積される。これにより、電流源ＩＧＡ２がバイアス電流を流していても、ノードＮＡ１が高電位側電源電圧ＶＤＤに保たれ、トランジスターＴＡ３がオンし、ノードＮＡ２がローレベルとなり、信号ＦＳＴＯＰがローレベルとなる。
【００８９】
一方、クロック信号ＣＬＫが停止した場合、トランジスターＴＡ１、ＴＡ２のいずれかがオフになる。トランジスターＴＡ１がオン、トランジスターＴＡ２がオフの場合、キャパシターＣＡ２の電荷が電流源ＩＧＡ２のバイアス電流によりディスチャージされるので、ノードＮＡ１がローレベルになる。そのため、トランジスターＴＡ３がオフになり、電流源ＩＧＡ１のバイアス電流によりノードＮＡ２がハイレベルになり、信号ＦＳＴＯＰがハイレベルになる。
【００９０】
以上のようにして、信号ＰＦＳＴ、ＰＢＡＮＤが共にハイレベル（アクティブ）の場合にクロック信号ＣＬＫが停止しているか否かの検出が行われ、クロック信号ＣＬＫが停止している場合には信号ＦＳＴＯＰがハイレベル（アクティブ）になる。
【００９１】
４．電圧検出回路
図６に、電圧検出回路１７４の詳細な構成例を示す。電圧検出回路１７４は、検出トランジスターＴＤＥＴ、トランジスターＴＢ２〜ＴＢ５、抵抗素子ＲＢ１、ＲＢ２、ＲＣ、バッファー回路ＢＦＢを含む。
【００９２】
検出トランジスターＴＤＥＴは、高電位側電源電圧ＶＤＤのノードと、基板電圧ＶＥＥのノードとの間に設けられ、低電位側電源電圧ＶＳＳに基づく入力電圧ＶＮＢ１がゲートに入力される。そして電圧検出回路１７４は、検出トランジスターＴＤＥＴのドレインの電圧変化に基づいて、基板電圧ＶＥＥの異常を検出する。検出トランジスターＴＤＥＴは、例えばＮ型トランジスターである。
【００９３】
電源電圧ＶＤＤ、ＶＳＳは、表示ドライバー１００の外部のシステム電源４００から供給される電源電圧である。即ち、基板電圧ＶＥＥが変化したときでも電源電圧ＶＤＤ、ＶＳＳには変動がなく、一定の電圧であると信頼できる電圧である。このような信頼できる電源電圧ＶＤＤのノードと基板電圧ＶＥＥのノードとの間に検出トランジスターＴＤＥＴを設け、そのゲートに、信頼できる電源電圧ＶＳＳに基づく入力電圧ＶＮＢ１を入力することで、基板電圧ＶＥＥの変化を正確に検出できる。
【００９４】
バッファー回路ＢＦＢは、検出トランジスターＴＤＥＴのドレインの電圧をバッファリングする。トランジスターＴＢ３は、検出トランジスターＴＤＥＴのゲートと電源電圧ＶＳＳのノードとの間に設けられ、バッファー回路ＢＦＢの出力（電圧ＯＵＴＦＳＴ）に基づいてオンオフされる。抵抗素子ＲＢ１は、電源電圧ＶＤＤのノードと検出トランジスターＴＤＥＴのゲートとの間に設けられる。抵抗素子ＲＢ２は、検出トランジスターＴＤＥＴのゲートと電源電圧ＶＳＳのノードとの間に設けられ、トランジスターＴＢ３に並列接続される。
【００９５】
バッファー回路ＢＦＢは、検出トランジスターＴＤＥＴのドレイン電圧ＶＮＢ２を受ける論理反転回路（Ｐ型トランジスターＴＢ４、Ｎ型トランジスターＴＢ５）と、その論理反転回路の出力を受ける論理反転回路ＩＶＢ１と、で構成される。
【００９６】
図７を用いて電圧検出回路１７４の動作を説明する。図７は、基板電圧ＶＥＥを変化させたときの検出トランジスターＴＤＥＴのドレイン電圧ＶＮＢ２とゲート電圧ＶＮＢ１と信号ＯＵＴＦＳＴのシミュレーション結果である。シミュレーションの便宜上、時間軸に沿って基板電圧ＶＥＥを変化させている。
【００９７】
まず、基板電圧ＶＥＥが−１０Ｖ付近から低電位側電源電圧ＶＳＳへ上がっていく場合の動作を説明する。表示コントローラー３００から表示データ転送用のクロック信号ＰＣＫが供給されている場合には、基板電圧はＶＥＥ＝−１０Ｖ付近になっている。このとき検出トランジスターＴＤＥＴのドレイン電圧ＶＮＢ２はＶＳＳ＝０Ｖより低いのでバッファー回路ＢＦＢの出力信号ＦＳＴＯＰはローレベルであり、トランジスターＴＢ３はオフしている。検出トランジスターＴＤＥＴのゲート電圧ＶＮＢ１は抵抗素子ＲＢ１、ＲＢ２の抵抗分割で決まる。
【００９８】
基板電圧ＶＥＥが−１０Ｖから上昇していく（紙面中央から右に向かう）と、それに伴って検出トランジスターＴＤＥＴのソース電圧が上昇し、検出トランジスターＴＤＥＴのオン抵抗が上昇する。それにより、検出トランジスターＴＤＥＴのドレイン電圧ＶＮＢ２が上昇する。基板電圧ＶＥＥが検出電圧ＶＤ１になると検出トランジスターＴＤＥＴがオフになり、検出トランジスターＴＤＥＴのドレイン電圧ＶＮＢ２が電源電圧ＶＤＤまで上昇する。そうするとバッファー回路ＢＦＢの出力がローレベルからハイレベルになる。
【００９９】
次に、基板電圧ＶＥＥが低電位側電源電圧ＶＳＳから−１０Ｖ付近へ下がっていく場合の動作を説明する。基板電圧ＶＥＥがＶＳＳ＝０Ｖから低下していく（紙面左から中央に向かう）と、それに伴って検出トランジスターＴＤＥＴのソース電圧が低下する。基板電圧ＶＥＥが検出電圧ＶＤ２になると検出トランジスターＴＤＥＴがオンになり、検出トランジスターＴＤＥＴのドレイン電圧ＶＮＢ２がＶＳＳ＝０Ｖよりも低くなる。そうするとバッファー回路ＢＦＢの出力信号ＦＳＴＯＰがハイレベルからローレベルになる。バッファー回路ＢＦＢの出力信号ＦＳＴＯＰがハイレベルのときにはトランジスターＴＢ３はオンしており、検出トランジスターＴＤＥＴのゲート電圧ＶＮＢ１はＶＳＳ＝０Ｖである。これは、抵抗素子ＲＢ１、ＲＢ２の分割電圧よりも低いので、検出トランジスターＴＤＥＴのソース電圧が、より低い状態にならないと検出トランジスターＴＤＥＴがオンにならない。即ち、ＶＤ２＜ＶＤ１となり、検出電圧はヒステリシス特性を有している。
【０１００】
このようにして、基板電圧ＶＥＥが検出電圧ＶＤ１を超えるまで信号ＯＵＴＦＳＴがローレベルに維持され、それによってレジスター部１４２（信号ＰＦＳＴ、ＰＢＡＮＤ）がリセットされた後もクロック停止の検出信号ＱＦＳＴがハイレベルに保たれる。
【０１０１】
５．電源回路
図８に、電源回路１１０の詳細な構成例を示す。電源回路１１０は、電圧生成回路１１２、ディスチャージ回路１１４を含む。
【０１０２】
電圧生成回路１１２は、データドライバー１２０の電源電圧ＶＤＤＨＳＰ、ＶＤＤＨＳＮ、コモン電圧ＶＣＯＭ、走査ドライバー１５０の電源電圧ＶＤＤＨＧ、ＶＧＬ、基板電圧ＶＥＥ等を生成し、それぞれノードＮＣ１、ＮＣ２、ＮＣ３、ＮＣ４、ＮＣ５、ＮＣ６に出力する。
【０１０３】
ノードＮＣ１〜ＮＣ６には、表示ドライバー１００の外付けのキャパシターＣＣ１〜ＣＣ６が接続される。この外付けキャパシターＣＣ１〜ＣＣ６は、電圧の変動を抑制するための安定化容量である。
【０１０４】
ディスチャージ回路１１４は、キャパシターＣＣ１〜ＣＣ６に蓄積された電荷をディスチャージする回路である。ディスチャージ回路１１４は、ノードＮＣ１〜ＮＣ６と低電位側電源電圧ＶＳＳのノードとの間に設けられるスイッチ素子ＳＣ１〜ＳＣ６を含む。スイッチ素子ＳＣ１〜ＳＣ６は、例えばトランジスターで構成される。
【０１０５】
なお、図１０等で後述するように図８に示す電圧以外の電圧も生成されており、それらの電圧にも安定化容量としての外付けのキャパシターとディスチャージ回路１１４のスイッチ素子が設けられているが、図８では図示を省略している。
【０１０６】
図９に、電源回路１１０の動作説明図を示す。クロック停止が検出されるとクロック停止検出回路１７２が信号ＦＳＴＯＰをハイレベルにし、処理回路１４０がリセット信号ＲＳＴＩＮＴをアクティブにする。リセット状態になると、電圧検出回路１７４は電圧生成を停止（例えば図１０の昇圧回路やレギュレーターの動作を停止）し、ディスチャージ回路１１４はスイッチ素子ＳＣ１〜ＳＣ６をオンにしてキャパシターＣＣ１〜ＣＣ６に蓄積された電荷をディスチャージする。
【０１０７】
このとき、データドライバー１２０の電源電圧ＶＤＤＨＳＰ、ＶＤＤＨＳＮ及びコモン電圧ＶＣＯＭは、走査ドライバー１５０の電源電圧ＶＤＤＨＧ、ＶＧＬ及び基板電圧ＶＥＥよりも短い時定数でディスチャージされる（低電位側電源電圧ＶＳＳに漸近する）。この時定数は、外付けのキャパシターＣＣ１〜ＣＣ６の容量とスイッチ素子ＳＣ１〜ＳＣ６の抵抗とで、おおよそ決まっている。即ち、スイッチ素子ＳＣ１〜ＳＣ６の抵抗（トランジスターのサイズ、オン抵抗）により時定数が設定されている。また、図１２のスイッチ素子ＳＤ１、ＳＤ２を介したデータ電圧（画素容量）のディスチャージの時定数は、走査ドライバー１５０の電源電圧ＶＤＤＨＧ、ＶＧＬ及び基板電圧ＶＥＥのディスチャージの時定数よりも短い。画素容量のディスチャージの時定数は、スイッチ素子ＳＤ１、ＳＤ２の抵抗（トランジスターのサイズ、オン抵抗）と、画素容量（１本のデータ線に接続される画素容量の合計）とで、おおよそ決まっている。
【０１０８】
もし、走査ドライバー１５０の電源電圧ＶＤＤＨＧ、ＶＧＬが先にディスチャージされると走査線のオン状態が維持できなくなるので、表示パネル２００の画素をディスチャージができなくなる。この点、データ電圧及びコモン電圧ＶＣＯＭの方が先にディスチャージされるので、走査線がオン状態になっている間に画素をディスチャージできる。
【０１０９】
基板電圧ＶＥＥがディスチャージされ、低電位側電源電圧ＶＳＳに近づくと電圧検出回路１７４が信号ＯＵＴＦＳＴをハイレベルにし、検出回路１７０が検出信号ＱＦＳＴをローレベルにし、処理回路１４０がリセット信号ＲＳＴＩＮＴを非アクティブにする。
【０１１０】
以上のようにして、クロック停止が検出されてディスチャージが開始した後、走査線がオン状態になっている間にデータ線（画素）がディスチャージされ、その後に走査ドライバー１５０の電源電圧がディスチャージされるまではリセット状態が維持される。このようにして、クロック停止により画素がディスチャージされる（完全に表示オフするための）期間が確保される。
【０１１１】
図１０に、電圧生成回路１１２の詳細な構成例を示す。電源回路１１０は、昇圧回路ＢＣ１〜ＢＣ５と、レギュレーターＲＧ１〜ＲＧ１３を含む。例えば昇圧回路ＢＣ１〜ＢＣ５はチャージポンプ回路であり、レギュレーターＲＧ１〜ＲＧ１３はリニアレギュレーターである。なお図１０において、各電圧の図面上下方向の位置関係は、おおよその電圧の大小関係を表す。例えば、ＶＤＤＬ、ＶＬＤＯ等はＶＤＤとＶＳＳの間の電圧であり、ＶＯＵＴＭ、ＶＯＵＴ３等はＶＳＳよりも低い電圧（負電圧）であり、ＶＯＵＴ等はＶＤＤよりも高い電圧である。
【０１１２】
レギュレーターＲＧ１、ＲＧ２、ＲＧ３は電源電圧ＶＤＤを降圧し、電圧ＶＤＤＬ、ＶＬＤＯ１、ＶＬＤＯ２を生成する。電圧ＶＤＤＬは処理回路１４０（ロジック回路）の電源電圧である。
【０１１３】
昇圧回路ＢＣ１は、電圧ＶＳＳを基準に電圧ＶＬＤＯ１を２倍に昇圧して電圧ＶＯＵＴを生成する。レギュレーターＲＧ４、ＲＧ５、ＲＧ６、ＲＧ７、ＲＧ８、ＲＧ９は、電圧ＶＯＵＴを降圧して電圧ＶＲＥＧ、ＶＤＤＨＳＰ、ＶＤＤＲＨＰ、ＶＤＤＲＭＰ、ＶＯＦＲＥＧ、ＶＯＮＲＥＧを生成する。レギュレーターＲＧ４は不図示のバンドギャップ回路の出力電圧を基準に電圧ＶＲＥＧを生成する。その他のレギュレーターＲＧ１〜ＲＧ３、ＲＧ５〜ＲＧ１３は、電圧ＶＲＥＧを基準に各電圧を出力する。電圧ＶＤＤＨＳＰ、ＶＤＤＲＭＰはデータドライバー１２０の正の電源電圧（ドット反転駆動の正極駆動に用いる電源電圧）である。電圧ＶＤＤＲＨＰは階調電圧生成回路の電源電圧である。
【０１１４】
昇圧回路ＢＣ２は、電圧ＶＳＳを基準に電圧ＶＬＤＯ２を反転して負の電圧ＶＯＵＴＭを生成する。レギュレーターＲＧ１０は電圧ＶＬＤＯ２と電圧ＶＯＵＴＭから電圧ＶＣＯＭを生成する。電圧ＶＣＯＭは、表示パネル２００のコモン電圧である。
【０１１５】
昇圧回路ＢＣ３は、電圧ＶＳＳを基準に電圧ＶＤＤを４倍に反転昇圧して負の電圧ＶＯＵＴ３を生成する。レギュレーターＲＧ１１は電圧ＶＯＵＴ３を降圧して電圧ＶＤＤＨＳＮを生成し、レギュレーターＲＧ１２は電圧ＶＤＤＨＳＮを降圧して電圧ＶＤＤＲＭＮを生成する。電圧ＶＤＤＨＳＮ、ＶＤＤＲＭＮは、データドライバー１２０の負の電源電圧（ドット反転駆動の負極駆動に用いる電源電圧）である。
【０１１６】
昇圧回路ＢＣ４は、電圧ＶＳＳを基準に電圧ＶＯＦＲＥＧを３倍に反転昇圧し、負の電圧ＶＥＥを生成する。電圧ＶＥＥは表示ドライバー１００の半導体基板（Ｐ型基板）の基板電圧である。レギュレーターＲＧ１３は電圧ＶＥＥを降圧して電圧ＶＧＬを生成する。電圧ＶＧＬは走査ドライバー１５０の負の電源電圧である。
【０１１７】
昇圧回路ＢＣ５は、電圧ＶＯＮＲＥＧと電圧ＶＧＬから電圧ＶＤＤＨＧ＝ＶＯＮＲＥＧ×２−ＶＧＬを生成する。電圧ＶＤＤＨＧは走査ドライバー１５０の正の電源電圧である。
【０１１８】
６．走査ドライバー、データドライバー
図１１に、走査ドライバー１５０の詳細な構成例を示す。走査ドライバー１５０は、シフトレジスター１５２、レベルシフター１５４、出力回路１５６を含む。
【０１１９】
シフトレジスター１５２は、フリップフロップ回路が直列に接続されたシフトレジスターである。先頭のフリップフロップ回路には、フレームの最初にアクティブになるパルス信号ＥＩＯが入力される。シフトレジスターの各フリップフロップ回路にはクロック信号ＳＣＫが入力され、そのクロック信号ＳＣＫによりシフトレジスターはパルス信号ＥＩＯを順次に後段のフリップフロップ回路にシフトさせる。これにより、表示パネル２００の走査線が順に選択されるようになる。信号ＥＩＯ、ＳＣＫは、処理回路１４０から入力される。
【０１２０】
レベルシフター１５４は、シフトレジスター１５２の出力信号の電圧（ロジック回路の電源電圧）を電源電圧ＶＤＤＨＧ、ＶＧＬに変換する。
【０１２１】
出力回路１５６は、レベルシフター１５４を介して入力されたシフトレジスター１５２の出力信号をバッファリングして、走査線の選択信号を出力する。出力回路１５６は電源電圧ＶＤＤＨＧ、ＶＧＬで動作し、その出力信号の電圧レベルは電圧ＶＤＤＨＧ又はＶＧＬである。出力回路１５６は例えばアンプ回路やバッファー回路等で構成できる。
【０１２２】
出力回路１５６には、処理回路１４０からのリセット信号ＲＳＴＩＮＴが入力されている。リセット状態では、出力回路１５６が全ての走査線の選択信号として電圧ＶＤＤＨＧを出力する。例えば、シフトレジスター１５２の出力信号をバッファリングするバッファー回路の入力をハイレベルにする。或いは、レベルシフター１５４の入力信号をハイレベルにしてもよい。なお、リセット状態において全ての走査線を選択する手法はこれに限定されない。例えば、シフトレジスター１５２の各フリップフロップ回路に、処理回路１４０からのリセット信号ＲＳＴＩＮＴを入力してもよい。リセット状態では、走査線の選択状態に対応する信号レベルを各フリップフロップ回路が出力し、それによって表示パネル２００の全ての走査線が選択されることになる。
【０１２３】
図１２に、データドライバー１２０の詳細な構成例を示す。図１２では、２本のデータ線を駆動する構成を説明するが、実際には同様の構成が複数設けられ、３本以上のデータ線を駆動できるようになっている。
【０１２４】
データドライバー１２０は、スイッチ素子ＳＤ１、ＳＤ２と、スイッチ回路ＳＷＡ１と、スイッチ回路ＳＷＡ２と、正極性用アンプ回路ＡＭＰと、負極性用アンプ回路ＡＭＭと、正極性用Ｄ／Ａ変換回路ＤＡＰと、負極性用Ｄ／Ａ変換回路ＤＡＭと、スイッチ回路ＳＷＢ１、ＳＷＢ２と、正極性用階調電圧生成回路ＧＣＰと、負極性用階調電圧生成回路ＧＣＭと、を含む。
【０１２５】
スイッチ素子ＳＤ１は、データ線駆動端子ＴＳ１と低電位側電源電圧ＶＳＳのノードとを接続する。またスイッチ素子ＳＤｓは、データ線駆動端子ＴＳ２と低電位側電源電圧ＶＳＳのノードとを接続する。
【０１２６】
スイッチ回路ＳＷＡ１は、正極性用アンプ回路ＡＭＰの出力とデータ線駆動端子ＴＳ１を接続するスイッチ素子ＳＰＡ１と、負極性用アンプ回路ＡＭＭの出力とデータ線駆動端子ＴＳ１を接続するスイッチ素子ＳＭＡ１と、を含む。
【０１２７】
スイッチ回路ＳＷＡ２は、負極性用アンプ回路ＡＭＭの出力とデータ線駆動端子ＴＳ２を接続するスイッチ素子ＳＭＡ２と、正極性用アンプ回路ＡＭＰの出力とデータ線駆動端子ＴＳ２を接続するスイッチ素子ＳＰＡ２と、を含む。
【０１２８】
スイッチ回路ＳＷＢ１は、第１データ線用の表示データＨＤ１を正極性用Ｄ／Ａ変換回路ＤＡＰに入力するスイッチ素子ＳＰＢ１と、第２データ線用の表示データＨＤ２を正極性用Ｄ／Ａ変換回路ＤＡＰに入力するスイッチ素子ＳＭＢ１と、を含む。
【０１２９】
スイッチ回路ＳＷＢ２は、第２データ線用の表示データＨＤ２を負極性用Ｄ／Ａ変換回路ＤＡＭに入力するスイッチ素子ＳＭＢ２と、第１データ線用の表示データＨＤ１を負極性用Ｄ／Ａ変換回路ＤＡＭに入力するスイッチ素子ＳＰＢ２と、を含む。
【０１３０】
スイッチ素子ＳＤ１、ＳＤ２は、例えばトランスファーゲート等のトランジスター回路で構成される。スイッチ回路ＳＷＡ１、ＳＷＡ２は、例えばトランスファーゲート等のトランジスター回路で構成される。スイッチ回路ＳＷＢ１、ＳＷＢ２は、例えばロジック回路によるセレクターで構成される。これらのスイッチ素子ＳＤ１、ＳＤ２、スイッチ回路ＳＷＡ１、ＳＷＡ２、ＳＷＢ１、ＳＷＢ２は、処理回路１４０からの制御信号によりオンオフ制御される。
【０１３１】
正極性用階調電圧生成回路ＧＣＰは、正極性用の複数の階調電圧ＶＲＰ１〜ＶＲＰ２５６を出力する。負極性用階調電圧生成回路ＧＣＭは、負極性用の複数の階調電圧ＶＲＭ１〜ＶＲＭ２５６を出力する。なお、ここでは２５６階調である場合を例にとって説明するが、階調数は２５６階調に限定されない。アンプ回路ＡＭＰ、ＡＭＭ、Ｄ／Ａ変換回路ＤＡＰ、ＤＡＭは実際には複数組設けられるが、階調電圧生成回路ＧＣＰ、ＧＣＭは、それらに共通に設けられる。
【０１３２】
以下、データドライバー１２０の動作について説明する。図１５に、表示パネル２００の構成例を示す。図１５では表示パネル２００の画素アレイの一部（４画素）を図示している。表示パネル２００は、トランジスターＴＲ１〜ＴＲ４（例えばＴＦＴ：Thin Film Transistor）、画素容量ＣＸ１〜ＣＸ４（液晶セル）、走査線Ｇ１、Ｇ２、データ線Ｓ１、Ｓ２を含む。容量ＣＰ１〜ＣＰ４は、寄生容量である。
【０１３３】
まず、クロック信号ＰＣＫが停止した場合の動作を説明する。クロック信号ＰＣＫの停止が検出され、処理回路１４０が出力するリセット信号ＲＳＴＩＮＴがアクティブになった場合、データドライバー１２０のスイッチ素子ＳＤ１、ＳＤ２がオンになる。また、スイッチ回路ＳＷＡ１、ＳＷＡ２のスイッチ素子ＳＰＡ１、ＳＭＡ１、ＳＭＡ２、ＳＰＡ２はオフになる。これにより、表示パネル２００のデータ線Ｓ１、Ｓ２が低電位側電源電圧ＶＳＳのノードに接続される。ゲート線Ｇ１、Ｇ２は走査ドライバー１５０によりハイレベルに設定されているので、トランジスターＴＲ１〜ＴＲ４がオンになっており、画素容量ＣＸ１〜ＣＸ４及び寄生容量ＣＰ１〜ＣＰ４がディスチャージされる。コモン電圧ＶＣＯＭは電源回路１１０により低電位側電源電圧ＶＳＳに設定（ディスチャージ）されているので、画素容量ＣＸ１〜ＣＸ４の両端の電圧が同電圧になる。
【０１３４】
次に、表示動作を行う場合の動作を説明する。表示動作は、クロック信号ＰＣＫが供給されており、信号ＰＢＡＮＤがアクティブであり、リセット信号ＲＳＴＩＮＴが非アクティブである場合に行われる。
【０１３５】
第１データ線、第２データ線を正極性、負極性で駆動する第１状態では、スイッチ素子ＳＰＡ１、ＳＭＡ２、ＳＰＢ１、ＳＭＢ２がオンになる。この場合、正極性用Ｄ／Ａ変換回路ＤＡＰは、第１データ線用の表示データＨＤ１に対応する電圧ＤＰＱを、複数の正極性用階調電圧ＶＲＰ１〜ＶＲＰ２５６の中から選択する。正極性用アンプ回路ＡＭＰは、選択された電圧ＤＰＱに基づいて正極性のデータ電圧ＳＶ１で第１データ線を駆動する。一方、負極性用Ｄ／Ａ変換回路ＤＡＭは、第２データ線用の表示データＨＤ２に対応する電圧ＤＭＱを、複数の負極性用階調電圧ＶＲＭ１〜ＶＲＭ２５６の中から選択する。負極性用アンプ回路ＡＭＭは、選択された電圧ＤＭＱに基づいて負極性のデータ電圧ＳＶ２で第２データ線を駆動する。
【０１３６】
一方、第１データ線、第２データ線を負極性、正極性で駆動する第２状態では、スイッチ素子ＳＭＡ１、ＳＰＡ２、ＳＭＢ１、ＳＰＢ２がオンになる。この場合、負極性用Ｄ／Ａ変換回路ＤＡＭは、第１データ線用の表示データＨＤ１に対応する電圧ＤＭＱを、複数の負極性用階調電圧ＶＲＭ１〜ＶＲＭ２５６の中から選択する。負極性用アンプ回路ＡＭＭは、選択された電圧ＤＭＱに基づいて負極性のデータ電圧ＳＶ１で第１データ線を駆動する。一方、正極性用Ｄ／Ａ変換回路ＤＡＰは、第２データ線Ｓ２用の表示データＨＤ２に対応する電圧ＤＰＱを、複数の正極性用階調電圧ＶＲＰ１〜ＶＲＰ２５６の中から選択する。正極性用アンプ回路ＡＭＰは、選択された電圧ＤＰＱに基づいて正極性のデータ電圧ＳＶ２で第２データ線を駆動する。
【０１３７】
なお、データドライバー１２０の構成は図１２に限定されず、例えば１本のデータ線に対して正極性用アンプ回路ＡＭＰと負極性用アンプ回路ＡＭＭが設けられ、駆動極性に応じていずれかのアンプ回路の出力が選択されるように構成されてもよい。また、データ線をディスチャージする構成は図１２に限定されない。例えばスイッチ素子ＳＤ１、ＳＤ２を設けなくてもよい。この場合、アンプ回路ＡＭＰ、ＡＭＭの電源電圧ＶＤＤＨＳＰ、ＶＤＤＨＳＮがディスチャージ回路１１４によりディスチャージされることにより、アンプ回路ＡＭＰ、ＡＭＭの出力電圧ＡＰＱ、ＡＭＱが低電位側電源電圧ＶＳＳに漸近する。それにより、表示パネル２００のデータ線Ｓ１、Ｓ２（画素容量ＣＸ１〜ＣＸ４）がディスチャージされる。
【０１３８】
７．電気光学装置
図１３に、本実施形態の表示ドライバー１００を適用できる電気光学装置３５０の構成例を示す。以下では表示パネル２００がマトリックス型の液晶表示パネルである場合を例に説明するが、表示パネル２００は自発光素子を用いた表示パネル（例えばＥＬ（Electro-Luminescence）表示パネル）等であってもよい。
【０１３９】
電気光学装置３５０は、ガラス基板２１０と、ガラス基板２１０上に形成される画素アレイ２２０と、ガラス基板２１０上に実装される表示ドライバー１００と、表示ドライバー１００及び画素アレイ２２０のデータ線を接続する配線群２３０と、表示ドライバー１００及び画素アレイ２２０の走査線を接続する配線群２４０と、表示コントローラー３００に接続されるフレキシブル基板２５０と、フレキシブル基板２５０と表示ドライバー１００を接続する配線群２６０を含む。配線群２３０及び配線群２４０、配線群２６０は、ガラス基板２１０上に透明電極（ＩＴＯ：Indium Tin Oxide）などで形成される。画素アレイ２２０は、画素、データ線、走査線を含み、ガラス基板２１０と画素アレイ２２０が表示パネル２００に相当する。なお、電気光学装置は、フレキシブル基板２５０に接続された基板と、その基板に実装される表示コントローラー３００と、を更に含んでも良い。
【０１４０】
８．電子機器
図１４に、本実施形態の表示ドライバー１００を適用できる電子機器の構成例を示す。本実施形態の電子機器として、例えば車載表示装置（例えばメーターパネル等）や、モニター、ディスプレイ、単板プロジェクター、テレビション装置、情報処理装置（コンピューター）、携帯型情報端末、カーナビゲーションシステム、携帯型ゲーム端末、ＤＬＰ（Digital Light Processing）装置、プリンター等の、表示装置を搭載する種々の電子機器を想定できる。
【０１４１】
図１４に示す電子機器は、電気光学装置３５０、ＣＰＵ３１０（広義には処理装置）、表示コントローラー３００（ホストコントローラー）、記憶部３２０、ユーザーインターフェース部３３０、データインターフェース部３４０を含む。電気光学装置３５０は、表示ドライバー１００、表示パネル２００を含む。なお、表示コントローラー３００の機能をＣＰＵ３１０が実現し、表示コントローラー３００が省略されてもよい。また、表示ドライバー１００と表示パネル２００が電気光学装置３５０として一体に構成されず、個々の構成要素として電子機器に組み込まれてもよい。
【０１４２】
ユーザーインターフェース部３３０は、ユーザーからの種々の操作を受け付けるインターフェース部である。例えば、ボタンやマウス、キーボード、表示パネル２００に装着されたタッチパネル等で構成される。データインターフェース部３４０は、画像データや制御データの入出力を行うインターフェース部である。例えばＵＳＢ等の有線通信インターフェースや、或は無線ＬＡＮ等の無線通信インターフェースである。記憶部３２０は、データインターフェース部３４０から入力された画像データを記憶する。或は、記憶部３２０は、ＣＰＵ３１０や表示コントローラー３００のワーキングメモリーとして機能する。ＣＰＵ３１０は、電子機器の各部の制御処理や種々のデータ処理を行う。表示コントローラー３００は表示ドライバー１００の制御処理を行う。例えば、表示コントローラー３００は、データインターフェース部３４０や記憶部３２０からＣＰＵ３１０を介して転送された画像データを、表示ドライバー１００が受け付け可能な形式に変換し、その変換された画像データを表示ドライバー１００へ出力する。表示ドライバー１００は、表示コントローラー３００から転送された画像データに基づいて表示パネル２００を駆動する。
【０１４３】
なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本発明の範囲に含まれる。また検出回路、処理回路、電源回路、データドライバー、走査ドライバー、表示ドライバー、表示パネル、電気光学装置、電子機器の構成又は動作等も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。
【符号の説明】
【０１４４】
１００…表示ドライバー、１１０…電源回路、１１２…電圧生成回路、
１１４…ディスチャージ回路、１２０…データドライバー、１４０…処理回路、
１４２…レジスター部、１４４…リセット信号出力回路、１５０…走査ドライバー、
１５２…シフトレジスター、１５４…レベルシフター、１５６…出力回路、
１６０…駆動回路、１７０…検出回路、１７２…クロック停止検出回路、
１７４…電圧検出回路、１７６…ラッチ回路、１７８…検出信号出力回路、
２００…表示パネル、２１０…ガラス基板、２２０…画素アレイ、２３０…配線群、
２４０…配線群、２５０…フレキシブル基板、２６０…配線群、
３００…表示コントローラー、３１０…ＣＰＵ、３２０…記憶部、
３３０…ユーザーインターフェース部、３４０…データインターフェース部、
３５０…電気光学装置、４００…システム電源、
ＰＣＫ…表示データ転送用のクロック信号、ＱＦＳＴ…検出信号、
ＶＤ１…検出電圧、ＶＤＤＨＧ…走査線駆動用の電圧、
ＶＤＤＨＳＰ…データ線駆動用の電圧、ＶＤＤＨＳＮ…データ線駆動用の電圧、
ＶＥＥ…基板電圧、ＶＧＬ…走査線駆動用の電圧
【図１】
0006631197.tif 000002
【図２】
0006631197.tif 000003
【図３】
0006631197.tif 000004
【図４】
0006631197.tif 000005
【図５】
0006631197.tif 000006
【図６】
0006631197.tif 000007
【図７】
0006631197.tif 000008
【図８】
0006631197.tif 000009
【図９】
0006631197.tif 000010
【図１０】
0006631197.tif 000011
【図１１】
0006631197.tif 000012
【図１２】
0006631197.tif 000013
【図１３】
0006631197.tif 000014
【図１４】
0006631197.tif 000015
【図１５】
0006631197.tif 000016