(57)【特許請求の範囲】
【請求項１】
昇圧型のＤＣ／ＤＣコンバータの制御回路であって、
前記ＤＣ／ＤＣコンバータは、
ソースが接地され、ドレインがスイッチング端子と接続されるＮチャンネルのスイッチングトランジスタと、
ソースが前記スイッチング端子と接続され、ドレインが出力ラインと接続されるＮチャンネルの同期整流トランジスタと、
一端が前記スイッチング端子と接続され、他端に整流素子を介して直流電圧が印加されるブートストラップキャパシタと、
を含み、
前記制御回路は、
前記ＤＣ／ＤＣコンバータもしくは負荷の状態が目標値に近づくように、前記スイッチングトランジスタのオンオフを指示する第１パルス信号および前記同期整流トランジスタのオン、オフを指示する第２パルス信号を生成するパルス発生器と、
前記第１パルス信号に応じて、第１上側電源電圧をハイレベル、接地電圧をローレベルとする第１ゲート駆動信号を、前記スイッチングトランジスタのゲートに供給する第１ドライバと、
前記第２パルス信号に応じて、前記ブートストラップキャパシタの前記他端の電圧をハイレベル、前記スイッチング端子の電圧をローレベルとする第２ゲート駆動信号を前記同期整流トランジスタのゲートに供給する第２ドライバと、
前記ＤＣ／ＤＣコンバータの入力端子に流れる電流を検出する電流センサを含み、検出した電流にもとづいて間接的に検出される前記ＤＣ／ＤＣコンバータの負荷状態に応じて、前記第１上側電源電圧と前記直流電圧を制御する電圧コントローラと、
を備えることを特徴とする制御回路。
【請求項２】
ひとつの半導体基板に一体集積化されることを特徴とする請求項１に記載の制御回路。
【請求項３】
請求項１または２に記載の制御回路を備えることを特徴とするＤＣ／ＤＣコンバータ。
【請求項４】
請求項３に記載のＤＣ／ＤＣコンバータを備えることを特徴とするシステム電源。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ／ＤＣコンバータに関する。
【背景技術】
【０００２】
さまざまな電子機器において、ある電圧値の直流電圧を別の電圧値の直流電圧に変換するＤＣ／ＤＣコンバータが使用される。図１は、同期整流型の降圧（Ｂｕｃｋ）ＤＣ／ＤＣコンバータの回路図である。ＤＣ／ＤＣコンバータ９００は、入力端子９０２に直流入力電圧ＶＩＮを受け、出力端子９０４に降圧された出力電圧ＶＯＵＴを発生する。ＤＣ／ＤＣコンバータ９００は、スイッチングトランジスタＭ１、同期整流トランジスタＭ２、インダクタＬ１、出力キャパシタＣ１を含む。スイッチングトランジスタＭ１、同期整流トランジスタＭ２、インダクタＬ１、出力キャパシタＣ１を含む出力回路のトポロジーは、同期整流型の降圧ＤＣ／ＤＣコンバータの一般的なそれである。
【０００３】
パルス発生器９１０は、ＤＣ／ＤＣコンバータ９００あるいは出力端子９０４に接続される負荷（不図示）の状態が目標とする状態に近づくように、デューティ比、周波数、あるいはそれらの組み合わせが変化するパルス信号Ｓ１、Ｓ２を生成する。たとえば定電圧出力のＤＣ／ＤＣコンバータ９００においては、パルス発生器９１０は、出力電圧ＶＯＵＴが目標電圧ＶＲＥＦに近づくように、パルス信号Ｓ１，Ｓ２を生成し、定電流出力のＤＣ／ＤＣコンバータ９００においては、負荷に流れる電流ＩＯＵＴが目標値ＩＲＥＦに近づくようにパルス信号Ｓ１，Ｓ２を生成する。
【０００４】
第１ドライバ９０６は、第１パルス信号Ｓ１にもとづいてスイッチングトランジスタＭ１をスイッチングする。また第２ドライバ９０８は、第２パルス信号Ｓ２にもとづいて同期整流トランジスタＭ２をスイッチングする。図１ではスイッチングトランジスタＭ１はＰチャンネルＭＯＳＦＥＴである。第１ドライバ９０６の上側電源端子には、入力端子９０２の入力電圧（あるいはそれとは別の電源電圧ＶＤＤ）が供給され、その下側電源端子には、接地電圧ＶＳＳ（≒０Ｖ）が供給される。したがってスイッチングトランジスタＭ１のゲート電圧ＶＧ１は、電源電圧ＶＤＤと接地電圧ＶＳＳの間でスイングし、ＶＧ１＝ＶＤＤのときスイッチングトランジスタＭ１はオフ、ＶＧ１＝ＶＳＳのときスイッチングトランジスタＭ１はオンとなる。
【０００５】
同期整流トランジスタＭ２はＮチャンネルＭＯＳＦＥＴである。第２ドライバ９０８の上側電源端子には、第１ドライバ９０６と同様に、入力端子９０２の入力電圧（あるいはそれとは別の電源電圧ＶＤＤ）が供給され、その下側電源端子には、接地電圧ＶＳＳ（≒０Ｖ）が供給される。したがって同期整流トランジスタＭ２のゲート電圧ＶＧ２は、電源電圧ＶＤＤと接地電圧ＶＳＳの間でスイングし、ＶＧ２＝ＶＤＤのとき同期整流トランジスタＭ２はオン、ＶＧ２＝ＶＳＳのとき同期整流トランジスタＭ２はオフとなる。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ＤＣ／ＤＣコンバータ９００の効率は、入力端子９０２から投入される電力と、出力端子９０４から取り出される電力にもとづいて定まり、それらの差分は、ＤＣ／ＤＣコンバータ９００の内部の損失である。このＤＣ／ＤＣコンバータ９００の損失の要因のひとつは、（１）スイッチングトランジスタＭ１および同期整流トランジスタＭ２のオン抵抗による熱損失である。また別のひとつは、（２）スイッチングトランジスタＭ１および同期整流トランジスタＭ２のスイッチング損失である。スイッチング損失は、主として、スイッチングトランジスタＭ１および同期整流トランジスタＭ２それぞれのゲート容量を充放電するために要する電力である。そのほか、ＤＣ／ＤＣコンバータ９００の損失には、パルス発生器９１０の消費電力なども含まれる。
【０００７】
一般的には、（１）の熱損失を低減するために、スイッチングトランジスタＭ１（同期整流トランジスタＭ２）のオン抵抗を低減すべく、その素子サイズを大きくすれば、そのゲート容量も大きくなるため、（２）のスイッチング損失は増加する関係にある。つまり熱損失とスイッチング損失はトレードオフの関係にあるといえる。
【０００８】
同様の問題は、同期整流型の昇圧（Ｂｏｏｓｔ）ＤＣ／ＤＣコンバータにおいても生じうる。
【０００９】
本発明はかかる課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、効率を改善したＤＣ／ＤＣコンバータの提供にある。
【課題を解決するための手段】
【００１０】
本発明のある態様は、スイッチングトランジスタを有するＤＣ／ＤＣコンバータの制御回路に関する。制御回路は、ＤＣ／ＤＣコンバータもしくは負荷の状態が目標値に近づくように、スイッチングトランジスタのオンオフを指示する第１パルス信号を生成するパルス発生器と、第１パルス信号に応じて、上側電源電圧をハイレベル、下側電源電圧をローレベルとする第１ゲート駆動信号を、スイッチングトランジスタのゲートに供給する第１ドライバと、第１ドライバの上側電源電圧および下側電源電圧の少なくとも一方を、ＤＣ／ＤＣコンバータの負荷状態に応じて制御する電圧コントローラと、を備える。
【００１１】
第１ドライバの上側電源電圧および下側電源電圧の一方を変化させると、第１ゲート駆動信号の振幅が変化する。ＤＣ／ＤＣコンバータでは、軽負荷状態において、熱損失よりもスイッチング損失が支配的となるところ、軽負荷状態においてゲート駆動信号の振幅を小さくすることでスイッチング損失を減らすことができ、ＤＣ／ＤＣコンバータ全体の損失を低減し、効率を改善できる。
【００１２】
ＤＣ／ＤＣコンバータは同期整流トランジスタをさらに有してもよい。パルス発生器は、ＤＣ／ＤＣコンバータもしくは負荷の状態が目標値に近づくように、同期整流トランジスタのオンオフを指示する第２パルス信号を生成してもよい。制御回路は、第２パルス信号にもとづき、上側電源電圧をハイレベル、下側電源電圧をローレベルとする第２ゲート駆動信号を同期整流トランジスタのゲートに供給する第２ドライバをさらに備えてもよい。電圧コントローラは、第２ドライバの上側電源電圧および下側電源電圧の少なくとも一方を、ＤＣ／ＤＣコンバータの負荷状態に応じて制御する。
第２ドライバの上側電源電圧および下側電源電圧の一方を変化させると、第２ゲート駆動信号の振幅が変化する。この態様によれば、スイッチングトランジスタに加えて同期整流トランジスタのゲート駆動信号の振幅を変化させることで、さらにＤＣ／ＤＣコンバータ全体の損失を低減し、効率を改善できる。
【００１３】
ＤＣ／ＤＣコンバータは降圧型であり、スイッチングトランジスタは、Ｎチャンネルトランジスタであり、その一端に入力電圧を受け、その他端がスイッチング端子と接続されており、第１ドライバの下側電源端子はスイッチング端子と接続されてもよい。ＤＣ／ＤＣコンバータは、一端がスイッチング端子と接続され、他端に整流素子を介して直流電圧が印加されるブートストラップキャパシタを含み、ブートストラップキャパシタの他端の電圧を、第１ドライバの上側電源端子に供給するブートストラップ回路をさらに備えてもよい。電圧コントローラは、直流電圧を負荷状態に応じて制御してもよい。
【００１４】
ＤＣ／ＤＣコンバータは降圧型であり、同期整流トランジスタは、Ｎチャンネルトランジスタであり、その一端が接地され、その他端がスイッチング端子と接続されており、第２ドライバの下側電源端子は接地されてもよい。電圧コントローラは、第２ドライバの上側電源電圧を、負荷状態に応じて制御してもよい。
【００１５】
ＤＣ／ＤＣコンバータは降圧型であり、スイッチングトランジスタは、Ｐチャンネルトランジスタであり、その一端に入力電圧を受け、その他端がスイッチング端子と接続されており、第１ドライバの上側電源端子には入力電圧が供給されてもよい。電圧コントローラは、第１ドライバの下側電源電圧を負荷状態に応じて制御してもよい。
【００１６】
ＤＣ／ＤＣコンバータは昇圧型であり、スイッチングトランジスタは、Ｎチャンネルトランジスタであり、その一端が接地され、その他端がスイッチング端子と接続されており、第１ドライバの下側電源端子は接地されてもよい。電圧コントローラは、第１ドライバの上側電源電圧を負荷状態に応じて制御してもよい。
【００１７】
ＤＣ／ＤＣコンバータは昇圧型であり、同期整流トランジスタは、Ｎチャンネルトランジスタであり、その一端が出力ラインと接続され、その他端がスイッチング端子と接続されており、第２ドライバの下側電源端子はスイッチング端子と接続され、ＤＣ／ＤＣコンバータは、一端がスイッチング端子と接続され、他端に整流素子を介して直流電圧が印加されるブートストラップキャパシタを含み、ブートストラップキャパシタの他端の電圧を、第２ドライバの上側電源端子に供給するブートストラップ回路をさらに備えてもよい。電圧コントローラは、直流電圧を負荷状態に応じて制御してもよい。
【００１８】
ＤＣ／ＤＣコンバータは昇圧型であり、同期整流トランジスタは、Ｐチャンネルトランジスタであり、その一端が出力ラインと接続され、その他端がスイッチング端子と接続されており、第２ドライバの上側電源端子は出力ラインと接続されてもよい。電圧コントローラは、第２ドライバの下側電源電圧を負荷状態に応じて制御してもよい。
【００１９】
ある態様において制御回路はひとつの半導体基板に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。
【００２０】
本発明の別の態様はＤＣ／ＤＣコンバータに関する。ＤＣ／ＤＣコンバータは上述のいずれかの制御回路を備える。
【００２１】
本発明の別の態様は、システム電源に関する。システム電源は、上述ＤＣ／ＤＣコンバータを備えてもよい。
【００２２】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００２３】
本発明のある態様によれば、スイッチング損失を低減し、効率を改善できる。
【図面の簡単な説明】
【００２４】
【図１】同期整流型の降圧（Ｂｕｃｋ）ＤＣ／ＤＣコンバータの回路図である。
【図２】第１の実施の形態に係るＤＣ／ＤＣコンバータの回路図である。
【図３】図３（ａ）〜（ｃ）は、電圧コントローラの構成例を示す回路図である。
【図４】図２のＤＣ／ＤＣコンバータの動作波形図である。
【図５】図５（ａ）は、ＭＯＳＦＥＴのゲートソース間電圧ＶＧＳとオン抵抗ＲＯＮとの関係を示す図であり、図５（ｂ）は、ＭＯＳＦＥＴのゲートソース間電圧ＶＧＳと、１回のターンオン動作でゲートに充電される電荷量Ｑｇの関係を示す図である。
【図６】図６（ａ）は、スイッチング損失ＰＬＯＳＳ＿ＳＷを、図６（ｂ）は、熱損失ＰＬＯＳＳ＿ＲＯＮを、図６（ｃ）は、ＤＣ／ＤＣコンバータの全体の損失ＰＬＯＳＳ＿ＴＯＴＡＬを示す図である。
【図７】第２の実施の形態に係るＤＣ／ＤＣコンバータの回路図である。
【図８】第３の実施の形態に係るＤＣ／ＤＣコンバータの回路図である。
【図９】第４の実施の形態に係るＤＣ／ＤＣコンバータの回路図である。
【図１０】実施の形態に係るＤＣ／ＤＣコンバータを利用したシステム電源のブロック図である。
【発明を実施するための形態】
【００２５】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００２６】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
【００２７】
また、「信号Ａ（電圧、電流）が信号Ｂ（電圧、電流）に応じている」とは、信号Ａが信号Ｂと相関を有することを意味し、具体的には、（i）信号Ａが信号Ｂである場合、（ii）信号Ａが信号Ｂに比例する場合、（iii）信号Ａが信号Ｂをレベルシフトして得られる場合、（iv）信号Ａが信号Ｂを増幅して得られる場合、（v）信号Ａが信号Ｂを反転して得られる場合、（vi）あるいはそれらの任意の組み合わせ、等を意味する。「応じて」の範囲は、信号Ａ、Ｂの種類、用途に応じて定まることが当業者には理解される。
【００２８】
（第１の実施の形態）
図２は、第１の実施の形態に係るＤＣ／ＤＣコンバータ１００の回路図である。ＤＣ／ＤＣコンバータ１００は、同期整流型の降圧（Ｂｕｃｋ）コンバータであり、入力端子１０２に直流入力電圧ＶＩＮを受け、出力端子１０４に降圧された出力電圧ＶＯＵＴを発生する。ＤＣ／ＤＣコンバータ１００は、出力回路１１０および制御回路２００を備える。本実施の形態では、一例として定電圧出力のＤＣ／ＤＣコンバータを説明する。
【００２９】
出力回路１１０は、スイッチングトランジスタＭ１、同期整流トランジスタＭ２、インダクタＬ１、出力キャパシタＣ１、抵抗Ｒ１，Ｒ２およびブートストラップ回路１２０を含む。本実施の形態においてスイッチングトランジスタＭ１はＮチャンネルＭＯＳＦＥＴであり、同期整流トランジスタＭ２はＮチャンネルＭＯＳＦＥＴであり、それらは制御回路２００に内蔵されている。
【００３０】
スイッチングトランジスタＭ１と同期整流トランジスタＭ２の接続点をスイッチング（ＬＸ）端子と称する。インダクタＬ１は、ＬＸ端子と出力端子１０４の間に設けられる。出力キャパシタＣ１は、出力端子１０４に接続される。抵抗Ｒ１、Ｒ２は、制御対象である出力電圧ＶＯＵＴを分圧して得られる検出電圧ＶＳを制御回路２００の電圧検出（ＶＳ）端子に供給する。抵抗Ｒ１，Ｒ２は制御回路２００に内蔵されてもよい。
【００３１】
制御回路２００は、スイッチングトランジスタＭ１、同期整流トランジスタＭ２に加えて、パルス発生器２１０、第１ドライバ２０６、第２ドライバ２０８、電圧コントローラ２２０およびブートストラップ回路１２０の一部を備え、ひとつの半導体基板に一体集積化された機能ＩＣ（Integrated Circuit）である。スイッチングトランジスタＭ１のドレインはＶＩＮ端子と、そのソースはＬＸ端子と接続される。また同期整流トランジスタＭ２のドレインはＬＸ端子と接続され、そのソースはＧＮＤ端子と接続される。
【００３２】
パルス発生器２１０は、ＤＣ／ＤＣコンバータ１００もしくは負荷の状態が目標値に近づくように、スイッチングトランジスタＭ１のオンオフを指示する第１パルス信号Ｓ１および同期整流トランジスタＭ２のオンオフを指示する第２パルス信号Ｓ２を生成する。上述のようにＤＣ／ＤＣコンバータ１００は、定電圧出力であり、パルス発生器２１０は、ＤＣ／ＤＣコンバータ１００の出力電圧ＶＯＵＴを制御対象とする。具体的にはパルス発生器２１０は、ＶＳ端子にフィードバックされた検出電圧ＶＳが、その目標値ＶＲＥＦに近づくように、パルス信号Ｓ１、Ｓ２を生成する。
【００３３】
パルス発生器２１０は、公知技術を用いればよく、その制御方式、構成は特に限定されない。制御方式に関しては、電圧モード、ピーク電流モード、平均電流モード、ヒステリシス制御（Bang-Bang制御）、ボトム検出オン時間固定（ＣＯＴ：Constant On Time）方式などを採用しうる。またパルス信号Ｓ１，Ｓ２の変調方式としては、パルス幅変調やパルス周波数変調などが採用しうる。パルス発生器２１０の構成に関しては、エラーアンプやコンパレータを用いたアナログ回路で構成してもよいし、デジタル演算処理を行うプロセッサで構成してもよいし、アナログ回路とデジタル回路の組み合わせで構成してもよい。またパルス発生器２１０は、負荷の状態に応じて制御方式を切りかえてもよい。
【００３４】
第１ドライバ２０６は、第１パルス信号Ｓ１にもとづきスイッチングトランジスタＭ１を駆動し、第２ドライバ２０８は第２パルス信号Ｓ２にもとづき同期整流トランジスタＭ２を駆動する。第１ドライバ２０６の出力である第１ゲート駆動信号ＶＧ１のハイレベルは、第１ドライバ２０６の上側電源端子に供給される上側電源電圧ＶＨ１であり、第１ゲート駆動信号ＶＧ１のローレベルは、第１ドライバ２０６の下側電源端子に供給される下側電源電圧ＶＬ１である。また第２ドライバ２０８の出力である第２ゲート駆動信号ＶＧ２のハイレベルは、第２ドライバ２０８の上側電源端子に供給される上側電源電圧ＶＨ２であり、第２ゲート駆動信号ＶＧ２のローレベルは、第２ドライバ２０８の下側電源端子に供給される下側電源電圧ＶＬ２である。
【００３５】
電圧コントローラ２２０は、第１ドライバ２０６の上側電源電圧ＶＨ１および下側電源電圧ＶＬ１の少なくとも一方を、ＤＣ／ＤＣコンバータ１００の負荷状態に応じて制御する。本実施の形態では、第１ドライバ２０６の上側電源電圧ＶＨ１が、負荷状態に応じて制御される。より詳しくは電圧コントローラ２２０は、軽負荷になるほど、スイッチングトランジスタＭ１のゲートソース間電圧ＶＧＳ１の振幅を低減させる。なお、ゲートソース間電圧ＶＧＳ１は、２段階あるいはより多くのステップで変化してもよいし、負荷に応じて連続的に変化してもよい。
【００３６】
負荷状態とは、出力端子１０４に接続される負荷（不図示）に供給される負荷電流（つまりＤＣ／ＤＣコンバータ１００の出力電流）ＩＯＵＴに対応している。たとえば電圧コントローラ２２０は、出力電流ＩＯＵＴを直接的に検出する電流センサを含んでもよい。あるいは電圧コントローラ２２０は、インダクタＬ１に流れるコイル電流ＩＬあるいはスイッチングトランジスタＭ１に流れる入力電流ＩＩＮを検出する電流センサを含み、検出した電流にもとづいて間接的に負荷状態を検出してもよい。あるいは電圧コントローラ２２０は、負荷から、その状態（スリープモード、動作モードなど）を示す通知を受け、負荷状態を検出してもよい。
【００３７】
スイッチングトランジスタＭ１をＮチャンネルＭＯＳＦＥＴで構成する場合、スイッチングトランジスタＭ１をターンオンするために、そのゲートに、ソースであるＬＸ端子より電圧を供給する必要があり、そのためにブートストラップ回路１２０が設けられる。ブートストラップ回路１２０は、ブートストラップキャパシタＣ１１および整流素子Ｄ１１を含む。ブートストラップキャパシタＣ１１の一端はＬＸ端子と接続され、他端には整流素子Ｄ１１を介して、直流電圧ＶＣＣが印加される。なお整流素子Ｄ１１はダイオードであってもよいし、スイッチングトランジスタＭ１のスイッチングと同期して制御されるスイッチ（トランジスタ）であってもよい。ブートストラップ回路１２０は、ブートストラップキャパシタＣ１１の他端（ＢＳＴ端子）の電圧ＶＢＳＴを、第１ドライバ２０６の上側電源端子に供給する。同期整流トランジスタＭ２がオン、スイッチングトランジスタＭ１がオフの期間、キャパシタＣ１１の両端間は、
ＶＣ１１＝ＶＣＣ−ＶＦ
で充電される。ＶＦは整流素子Ｄ１１の順方向電圧である。同期整流トランジスタＭ２がオフであるときのＬＸ端子の電圧をＶＬＸとすると、ＢＳＴ端子の電圧ＶＢＳＴは、
ＶＢＳＴ＝ＶＬＸ＋ＶＣ１１＝ＶＬＸ＋ＶＣＣ−ＶＦ
となり、これが上側電源電圧ＶＨ１として第１ドライバ２０６の上側電源端子に供給され、第１ゲート駆動信号ＶＧ１のハイレベル電圧となる。本実施の形態において電圧コントローラ２２０は、負荷状態に応じて直流電圧ＶＣＣを変化させる。第１ドライバ２０６がハイレベル電圧ＶＢＳＴを出力するとき、スイッチングトランジスタＭ１のゲートソース間電圧ＶＧＳ１は、
ＶＧＳ１＝ＶＢＳＴ−ＶＬＸ＝ＶＣＣ−ＶＦ
となる。ここでスイッチングトランジスタＭ１をターンオンするには、そのゲートソース間電圧ＶＧＳ１が、しきい値電圧ＶＧＳ（ＴＨ）より大きくなければならない。したがって、ＶＣＣは、
ＶＣＣ−ＶＦ＞ＶＧＳ（ＴＨ）
を満たす範囲で変化させる。
【００３８】
電圧コントローラ２２０は、第２ドライバ２０８の上側電源電圧ＶＨ２および下側電源電圧ＶＬ２の少なくとも一方を、ＤＣ／ＤＣコンバータ１００の負荷状態に応じて制御する。本実施の形態では、第２ドライバ２０８の上側電源電圧ＶＨ２が、負荷状態に応じて制御される。第２ドライバ２０８がハイレベル電圧ＶＨ２を出力するとき、同期整流トランジスタＭ２のゲートソース間電圧ＶＧＳ２は、
ＶＧＳ２＝ＶＨ２
となる。ここで同期整流トランジスタＭ２をターンオンするには、そのゲートソース間電圧ＶＧＳ２が、しきい値電圧ＶＧＳ（ＴＨ）より大きくなければならない。したがって、ＶＨ２は、
ＶＨ２＞ＶＧＳ（ＴＨ）
を満たす範囲で変化させる。
【００３９】
電圧コントローラ２２０は、軽負荷になるほど、同期整流トランジスタＭ２のゲートソース間電圧ＶＧＳ２の振幅を低減させる。ゲートソース間電圧ＶＧＳ２は、２段階あるいはより多くのステップ数で変化してもよいし、負荷に応じて連続的に変化してもよい。
【００４０】
図３（ａ）〜（ｃ）は、電圧コントローラ２２０の構成例を示す回路図である。図３（ａ）の電圧コントローラ２２０は、直流電圧ＶＣＣおよび電源電圧ＶＨ２を、多段階で切り替え可能である。電圧コントローラ２２０は、負荷検出部２２２、電圧セレクタ２２４、複数の電源回路２２６＿１〜２２６＿３を備える。複数の電源回路２２６＿１〜２２６＿８は、複数の異なる電圧Ｖ１〜Ｖ３を生成する。なお、図３（ａ）には３個の電源回路２２６が示されるが、電源回路の個数は、電圧の切り替えステップ数に応じて選択すればよい。電源回路２２６のいくつかは、ＤＣ／ＤＣコンバータ１００に内蔵されてもよいし、外部の電源であってもよい。また電源回路２２６の構成は特に限定されず、リニアレギュレータ、スイッチングレギュレータ（ＤＣ／ＤＣコンバータ）、チャージポンプであってもよい。
【００４１】
負荷検出部２２２は負荷状態を検出する。電圧セレクタ２２４は、電源回路２２６＿１〜２２６＿３が生成する電圧Ｖ１〜Ｖ３を受け、負荷検出部２２２からの制御信号Ｓ１０に応じたひとつを選択する。電圧セレクタ２２４が選択した電圧は、ブートストラップ回路に直流電圧ＶＣＣとして、第２ドライバ２０８に上側電源電圧ＶＨ２として供給される。なお、直流電圧ＶＣＣおよび上側電源電圧ＶＨ２は、同一の電圧であってもよいし、別々の電圧であってもよい。
【００４２】
図３（ｂ）の電圧コントローラ２２０は、基準電圧源２２８、電源回路２３０、フィードバック回路２３２および負荷検出部２２２を含む。基準電圧源２２８は、可変の基準電圧ＶＲＥＦを生成する。フィードバック回路２３２は、電源回路２３０の出力電圧ＶＣＣ，ＶＨ２を分圧し、電源回路２３０にフィードバックする。電源回路２３０は、フィードバックされた検出電圧と基準電圧ＶＲＥＦが一致するように、その出力電圧を変化させる。電源回路２３０は、リニアレギュレータあるいはスイッチングレギュレータで構成でき、制御回路２００に内蔵されてもよいし、外部の回路であってもよい。負荷検出部２２２は、負荷状態に応じて制御信号Ｓ１１を生成し、基準電圧源２２８が生成する基準電圧ＶＲＥＦを変化させる。
【００４３】
図３（ｃ）の電圧コントローラ２２０では、フィードバック回路２３６の帰還率（すなわち分圧比）が可変である。負荷検出部２２２は、負荷状態に応じて制御信号Ｓ１２を生成し、帰還率を変化させる。
【００４４】
以上がＤＣ／ＤＣコンバータ１００の構成である。続いてその動作を説明する。図４は、図２のＤＣ／ＤＣコンバータ１００の動作波形図である。図４には、スイッチングトランジスタＭ１のスイッチングについてのみ示されるが、同期整流トランジスタＭ２についても同様である。
【００４５】
時刻ｔ０より前において、負荷電流ＩＯＵＴは相対的に大きな第１値Ｉ１となっている。このとき直流電圧ＶＣＣは相対的に大きな第１値Ｖ１であり、スイッチングトランジスタＭ１のゲートソース間電圧ＶＧＳ１の振幅は相対的に大きい。時刻ｔ０に負荷電流ＩＯＵＴが第２値Ｉ２に減少すると、直流電圧ＶＣＣが相対的に小さい第２値Ｖ２に設定される。第１ドライバ２０６は、上側電源電圧ＶＨ１をハイレベル、下側電源電圧ＶＬ１をローレベルとする第１ゲート駆動信号ＶＧ１を、スイッチングトランジスタＭ１のゲートに供給する。したがって、直流電圧ＶＣＣが第１値Ｖ１から第２値Ｖ２に変化すると、スイッチングトランジスタＭ１のゲートソース間電圧ＶＧＳ１の振幅が小さくなる。
【００４６】
時刻ｔ０以降、スイッチングトランジスタＭ１のゲートソース間電圧ＶＧＳ１の振幅が小さくなることにより、第１ドライバ２０６の出力電流ＩＧ１は、時刻ｔ０より前より小さくなる。第１ドライバ２０６の出力電流は、正をソースに、負をシンクにとっている。以上がＤＣ／ＤＣコンバータ１００の動作である。
【００４７】
図５（ａ）は、ＭＯＳＦＥＴのゲートソース間電圧ＶＧＳとオン抵抗ＲＯＮとの関係を示す図であり、図５（ｂ）は、ＭＯＳＦＥＴのゲートソース間電圧ＶＧＳと、１回のターンオン動作でゲートに充電される電荷量Ｑｇの関係を示す図である。図５（ａ）に示すように、ゲートソース間電圧ＶＧＳがある程度大きい領域では、その値が変化しても、オン抵抗ＲＯＮ１はそれほど変化しない。本実施の形態では、スイッチングトランジスタＭ１（および同期整流トランジスタＭ２）の動作領域として、このような領域ＶＸ２〜ＶＸ１が使用される。図５（ｂ）に示すように、ゲート電荷量Ｑｇは、ゲートソース間電圧ＶＧＳの振幅が大きいほど増加する。
【００４８】
ＤＣ／ＤＣコンバータ１００では、軽負荷状態において、熱損失よりもスイッチング損失が支配的となる。軽負荷状態においてゲート駆動信号ＶＧＳの振幅を小さくすることで、図５（ｂ）に示すようにゲート電荷量Ｑｇを減らすことができ、スイッチング損失を低減できる。これにより軽負荷状態におけるＤＣ／ＤＣコンバータ全体の損失を低減し、効率を改善できる。
【００４９】
図６（ａ）は、スイッチング損失ＰＬＯＳＳ＿ＳＷを、図６（ｂ）は、熱損失ＰＬＯＳＳ＿ＲＯＮを、図６（ｃ）は、ＤＣ／ＤＣコンバータ１００の全体の損失ＰＬＯＳＳ＿ＴＯＴＡＬを示す図である。
全体の損失ＰＬＯＳＳ＿ＴＯＴＡＬは、スイッチング損失と熱損失の合計としており、そのほかの損失は、説明の簡易化、理解の容易化のために無視している。
また図６（ａ）〜（ｃ）において、実線は、ゲートソース間電圧の振幅が相対的に大きな第１値ＶＸ１に固定される場合、破線は、ゲートソース間電圧の振幅が相対的に小さな第２値ＶＸ２に固定される場合、一点鎖線は、負荷電流ＩＯＵＴに応じてゲートソース間電圧の振幅を第１値ＶＸ１と第２値ＶＸ２の間で連続的に変化させた場合を示す。
【００５０】
図６（ａ）に示すように、スイッチング損失ＰＬＯＳＳ＿ＳＷは、ゲートソース間電圧の振幅に依存するため、ＶＸ２とした方がすべての負荷状態で小さくなる。一方、熱損失ＰＬＯＳＳ＿ＲＯＮは、図６（ｂ）に示すように、ＭＯＳＦＥＴのオン抵抗に比例するため、ＶＸ１とした方がすべての負荷状態で小さくなる。
【００５１】
図６（ｃ）に示すように、ＤＣ／ＤＣコンバータ１００全体の損失ＰＬＯＳＳ＿ＴＯＴＡＬは、ＶＸ２を選択すると、負荷電流ＩＯＵＴがあるしきい値ＩＴＨより小さい領域では、損失が低減するが、負荷電流ＩＯＵＴがしきい値ＩＴＨより大きい領域では、却って損失が増大してしまう。図６（ａ）、（ｂ）に一点鎖線で示すように、負荷電流ＩＯＵＴに応じて、ゲートソース間電圧の振幅ＶＧＳをＶＸ１とＶＸ２の間で連続的（不連続であってもよい）に変化させると、図６（ｃ）に示すトータルの損失は、すべての負荷電流ＩＯＵＴの範囲において、ＶＸ１に固定した場合に比べて、減らすことができる。
【００５２】
（第２の実施の形態）
図７は、第２の実施の形態に係るＤＣ／ＤＣコンバータ１００ａの回路図である。このＤＣ／ＤＣコンバータ１００ａは、同期整流型の昇圧（Ｂｏｏｓｔ）コンバータであり、入力端子１０２に直流入力電圧ＶＩＮを受け、出力端子１０４に昇圧された出力電圧ＶＯＵＴを発生する。ＤＣ／ＤＣコンバータ１００ａは、出力回路１１０ａおよび制御回路２００ａを備える。
【００５３】
出力回路１１０ａは、スイッチングトランジスタＭ３、同期整流トランジスタＭ４、インダクタＬ２、出力キャパシタＣ２、抵抗Ｒ３，Ｒ４を含む。本実施の形態においてスイッチングトランジスタＭ３、同期整流トランジスタＭ４はいずれもＮチャンネルＭＯＳＦＥＴである。
【００５４】
第１ドライバ２０７は、第１パルス信号Ｓ１にもとづいてスイッチングトランジスタＭ３を駆動し、第２ドライバ２０９は第２パルス信号Ｓ２にもとづいて同期整流トランジスタＭ４を駆動する。制御回路２００ａのその他の構成については、実質的に図２の制御回路２００と同じである。
【００５５】
電圧コントローラ２２０ａは、負荷状態に応じて、第１ドライバ２０７の上側電源電圧ＶＨ１および直流電圧ＶＣＣを制御する。
【００５６】
図７のＤＣ／ＤＣコンバータ１００ａにおいても、第１の実施の形態のＤＣ／ＤＣコンバータ１００と同様に、スイッチング損失を低減することができる。
【００５７】
（第３の実施の形態）
図８は、第３の実施の形態に係るＤＣ／ＤＣコンバータ１００ｃの回路図である。ＤＣ／ＤＣコンバータ１００ｃは、図２と同様に同期整流型の降圧ＤＣ／ＤＣコンバータであるが、スイッチングトランジスタＭ１がＰチャンネルＭＯＳＦＥＴである点で図２と異なる。この構成ではブートストラップ回路１２０は省略されている。電圧コントローラ２２０ｃは、第１ドライバ２０６ｃの下側電源電圧ＶＬ１および第２ドライバ２０８ｃの上側電源電圧ＶＨ２を、負荷状態に応じて制御する。なお本実施の形態では、電圧ＶＬ１およびＶＨ２は独立に生成、制御される。すなわち負荷が重い（負荷電流ＩＯＵＴが増加する）ほど、ＶＬ１は低く、ＶＨ２は高くなり、負荷が軽い（負荷電流ＩＯＵＴが減少する）ほど、ＶＬ１は高く、ＶＨ２は低くなる。
【００５８】
図８のＤＣ／ＤＣコンバータ１００ｃにおいても、第１の実施の形態のＤＣ／ＤＣコンバータ１００と同様に、スイッチング損失を低減することができる。
【００５９】
（第４の実施の形態）
図９は、第４の実施の形態に係るＤＣ／ＤＣコンバータ１００ｄの回路図である。ＤＣ／ＤＣコンバータ１００ｄは、図７と同様に同期整流型の昇圧ＤＣ／ＤＣコンバータであるが、同期整流トランジスタＭ４がＰチャンネルＭＯＳＦＥＴである点で図７と異なる。この構成ではブートストラップ回路１２０は省略されている。電圧コントローラ２２０ｄは、第１ドライバ２０７ｄの上側電源電圧ＶＨ１および第２ドライバ２０９ｄの下側電源電圧ＶＬ２を、負荷状態に応じて制御する。なお本実施の形態では、電圧ＶＨ１およびＶＬ２は独立に生成、制御される。すなわち負荷が重い（負荷電流ＩＯＵＴが増加する）ほど、ＶＨ１は高く、ＶＬ２は低くなり、負荷が軽い（負荷電流ＩＯＵＴが減少する）ほど、ＶＨ１は低く、ＶＬ２は高くなる。
【００６０】
図９のＤＣ／ＤＣコンバータ１００ｄにおいても、第１の実施の形態のＤＣ／ＤＣコンバータ１００と同様に、スイッチング損失を低減することができる。
【００６１】
最後にＤＣ／ＤＣコンバータの例示的な用途を説明する。図１０は、実施の形態に係るＤＣ／ＤＣコンバータを利用したシステム電源のブロック図である。
【００６２】
システム電源３００は、多チャンネル（この実施の形態では３チャンネル）構成を有しており、チャンネルＣＨ１〜ＣＨ３ごとに異なる電源電圧ＶＯＵＴを発生し、さまざまな負荷に供給可能となっている。
【００６３】
システム電源３００は、上述した降圧型のＤＣ／ＤＣコンバータ１００（１００ｃ）、昇圧型のＤＣ／ＤＣコンバータ１００ａ（１００ｄ）、リニアレギュレータの任意の組み合わせを含みうる。図１０では、第１チャンネルＣＨ１が降圧ＤＣ／ＤＣコンバータ１００であり、第２チャンネルＣＨ２が昇圧ＤＣ／ＤＣコンバータ１００ａであり、第３チャンネルはリニアレギュレータ（ＬＤＯ：Low Drop Output）である。リニアレギュレータは複数チャンネル分、設けられてもよい。
【００６４】
システム電源３００は、パワーマネージメントＩＣ３０２と、その他の周辺回路部品を含む。パワーマネージメントＩＣ４００は、ＤＣ／ＤＣコンバータ１００の制御回路２００、ＤＣ／ＤＣコンバータ１００ａの制御回路２００ａ、リニアレギュレータ４０２、インタフェース回路４０４、シーケンサ４０６等を含む。そのほかパワーマネージメントＩＣ４００には、各種保護回路などが内蔵される。
【００６５】
インタフェース回路４０４は、外部のホストプロセッサとの間で、制御信号やデータを送受信するために設けられる。たとえばインタフェース回路４０４は、Ｉ２Ｃ（Inter IC）バスに準拠してもよい。シーケンサ４０６は、多チャンネルの電源回路の起動の順序やタイミングを制御する。
【００６６】
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
【００６７】
（第１変形例）
実施の形態では、第１ドライバの上側電源電圧および下側電源電圧の一方を、ＤＣ／ＤＣコンバータの負荷状態に応じて制御する場合を説明したが、第１ドライバの上側電源電圧および下側電源電圧の両方を制御してもよい。同様に第２ドライバの上側電源電圧および下側電源電圧の両方を制御してもよい。
【００６８】
（第２変形例）
第１から第４の実施の形態において、スイッチングトランジスタＭ１および同期整流トランジスタＭ２は、制御回路２００に外付けされてもよい。
【００６９】
（第３変形例）
実施の形態では同期整流型のＤＣ／ＤＣコンバータを説明したが、非同期型（ダイオード整流型）にも本発明は適用可能である。この場合、第２ドライバは省略されるため、電圧コントローラ２２０は、スイッチングトランジスタを駆動する第１ドライバへの電源電圧のみを負荷状態にもとづいて制御することとなる。
【００７０】
（第４変形例）
実施の形態ではスイッチングトランジスタＭ１（Ｍ３）や同期整流トランジスタＭ２（Ｍ４）がＭＯＳＦＥＴである場合を説明したが、本発明はそれには限定されず、ＩＧＢＴ（Insulated Gate Bipolar Transistor）であってもよい。
【００７１】
実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【符号の説明】
【００７２】
９００…ＤＣ／ＤＣコンバータ、Ｍ１…スイッチングトランジスタ、Ｍ２…同期整流トランジスタ、９０２…入力端子、９０４…出力端子、９０６…第１ドライバ、９０８…第２ドライバ、９１０…パルス発生器、Ｌ１…インダクタ、Ｃ１…出力キャパシタ、Ｌ２…インダクタ、Ｃ２…出力キャパシタ、Ｃ１１…ブートストラップキャパシタ、１００…ＤＣ／ＤＣコンバータ、１１０…出力回路、Ｍ１…スイッチングトランジスタ、Ｍ２…同期整流トランジスタ、Ｍ３…スイッチングトランジスタ、Ｍ４…同期整流トランジスタ、１２０…ブートストラップ回路、１０２…入力端子、１０４…出力端子、２００…制御回路、２０６，２０７…第１ドライバ、２０８，２０９…第２ドライバ、２１０…パルス発生器、２２０…電圧コントローラ、２２２…負荷検出部、２２４…電圧セレクタ、２２６…電源回路、Ｓ１…第１パルス信号、Ｓ２…第２パルス信号、３００…システム電源、４００…パワーマネージメントＩＣ、４０２…リニアレギュレータ、４０４…インタフェース回路、４０６…シーケンサ。
【図１】
0006637717.tif 000002
【図２】
0006637717.tif 000003
【図３】
0006637717.tif 000004
【図４】
0006637717.tif 000005
【図５】
0006637717.tif 000006
【図６】
0006637717.tif 000007
【図７】
0006637717.tif 000008
【図８】
0006637717.tif 000009
【図９】
0006637717.tif 000010
【図１０】
0006637717.tif 000011