(57)【特許請求の範囲】
【請求項１】
半導体発光デバイスであって、
複数の半導体レイヤの発光スタックと、
前記発光スタックの上のメタライゼーションであり、少なくとも一つのメタライゼーションレイヤを含み、かつ、金属のガードレイヤを含んでいる、メタライゼーションと、
前記金属のガードレイヤの上の誘電体レイヤと、
前記メタライゼーション及び/又は前記誘電体レイヤのエッジ領域における、複数のアンカーエレメントと、を含み、
前記エッジ領域は、前記半導体発光デバイスのエッジに隣接する領域であり、
前記アンカーエレメントは、前記ガードレイヤをアンカーし、
前記メタライゼーションは、
貫通穴を有する、前記発光スタックの上のオーム接触レイヤと、
前記ガードレイヤをアンカーするための前記アンカーエレメントとして、前記貫通穴の中へ延びている、前記オーム接触レイヤの上の前記ガードレイヤと、
を含む、
半導体発光デバイス。
【請求項２】
前記エッジ領域における少なくともいくつかの応力緩和エレメント又はアンカーエレメントは、少なくとも５μｍの最大距離を有し、かつ、前記半導体発光デバイスの前記エッジから５０μｍ以内に存在する、
請求項１に記載の半導体発光デバイス。
【請求項３】
前記エッジ領域において前記ガードレイヤを通じた穴は、少なくともいくつかの前記応力緩和エレメントを形成する、
請求項２に記載の半導体発光デバイス。
【請求項４】
前記オーム接触レイヤは、前記発光スタックの中へ延びているアンカー溝へと延びており、前記アンカーエレメントが、前記オーム接触レイヤをアンカリングする、
請求項１に記載の半導体発光デバイス。
【請求項５】
前記半導体発光デバイスは、さらに、
前記誘電体レイヤの上に金属の接触レイヤを含む、
請求項１に記載の半導体発光デバイス。
【請求項６】
前記応力緩和エレメントは、前記半導体発光デバイスのエッジから、少なくとも１μｍだけ離れて置かれている、
請求項２に記載の半導体発光デバイス。
【請求項７】
半導体発光デバイスを製造する方法であって、
サブストレート上に複数の半導体レイヤの発光スタックを形成するステップと、
前記発光スタックの上にメタライゼーションを形成するステップであり、少なくとも一つのメタライゼーションレイヤを含み、かつ、金属のガードレイヤを含んでいる、ステップと、
前記発光スタックへと延びるダイエッジ溝を形成するステップであり、ダイオードデバイスのエッジと前記ダイエッジ溝に隣接するエッジ領域を定める、ステップと、
前記金属のガードレイヤの上、および、前記溝の中に誘電体レイヤを形成するステップと、
を含み、前記方法は、
前記ガードレイヤにおいて厚みが低減された領域または厚みが増加された領域を形成することによって、前記エッジ領域において複数の応力緩和エレメントを形成し、又は、前記メタライゼーション及び/又は誘電体レイヤにおいて複数のアンカーエレメントを形成する、ステップ、
を含み、
前記ダイエッジ溝は、前記発光スタックのｎ型半導体レイヤの中へ部分的にだけ延びており、
前記メタライゼーションを形成するステップは、
オーム接触レイヤをデポジットする段階と、
前記発光スタックを露出するように穴を形成するために、前記オーム接触レイヤをエッチングする段階と、
前記ガードレイヤをアンカーするように前記アンカーエレメントを形成するために、前記オーム接触レイヤの上、および、前記穴の中に前記ガードレイヤをデポジットする段階と、
を含む、
方法。
【請求項８】
前記エッジ領域において形成された少なくともいくつかの前記応力緩和エレメント又はアンカーエレメントは、少なくとも５μｍの最大距離を有し、かつ、前記ダイエッジ溝から５０μｍ以内に形成される、
請求項７に記載の方法。
【請求項９】
前記メタライゼーションを形成するステップは、
前記ガードレイヤにおいて穴を形成することによって前記応力緩和エレメントを形成する段階、を含む、
請求項７に記載の方法。
【請求項１０】
前記方法は、
アンカー溝を形成するために、前記発光スタックの中へエッチングするステップ、を含み、
前記メタライゼーションをデポジットすることは、前記アンカーエレメントを定めるために、前記発光スタックの上、および、前記アンカー溝の中にオーム接触レイヤをデポジットすること、を含む、
請求項７または８に記載の方法。
【請求項１１】
前記方法は、さらに、
前記ダイエッジ溝に沿った分離平面に沿って、個々のダイへと分割するステップ、を含む、
請求項７乃至１０いずれか一項に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体発光デバイス、および、半導体発光デバイスを製造する方法に関する。
【背景技術】
【０００２】
発光ダイオード（ＬＥＤ）およびレーザダイオードといった、半導体発光デバイスは、効率的な発光構造体を代表するものであるため、幅広い種類のアプリケーションにおいて光を生成するために広く使用されている。アプリケーションは、例えば、ディスプレイおよび照明を含んでいる。
【０００３】
発光ダイオードの製造に対するアプローチの一つの実施例は、米国特許出願公開第２０１０／０２８３０８０号によって教示されている。発光ダイオードは、ｐ型、ｉ型、およびｎ型の半導体レイヤをサブストレート上にデポジット（ｄｅｐｏｓｉｔ）することによって形成される。活性の、発光レイヤは、ｉ型レイヤである。ｐ型およびｎ型レイヤから導かれる電子と空孔（ｈｏｌｅ）は、ｎ型レイヤとｐ型レイヤとの間に挟まれた活性ｉ型レイヤにおいて光を生成する。
【０００４】
当業者であれば、ｐ−ｉ−ｎ半導体スタックレイヤに対する代替として幅広い種類の半導体構造体が使用されることを理解するであろう。
【０００５】
種々の目的を伴って、数多くの金属レイヤ（ｍｅｔａｌｌｉｃ  ｌａｙｅｒ）がスタックの上に形成されてよい。一つのレイヤは、オーム接触（ｏｈｍｉｃ  ｃｏｎｔａｃｔ）であってよく、上部の半導体レイヤに対して良好な接触を提供している。例えば、米国特許出願公開第２０１０／０２８３０８０号は、上部のｐ型半導体レイヤに対するオーム接触としての、Ｎｉ、Ａｇ、またはＰｄのオーム接触レイヤを提案している。このオーム接触レイヤは、薄くてよい。
【０００６】
光を反射するための反射レイヤを備えることも、また、有用である。そして、このレイヤは、オーム接触レイヤの上にデポジットされた、例えば、Ａｇの別個のレイヤとして形成されてよい。
【０００７】
ガードレイヤ（ｇｕａｒｄ  ｌａｙｅｒ）といった、他の金属レイヤも、また、備えられる。米国特許出願公開第２０１０／０２８３０８０号において、ガードレイヤは、ＴｉＷ、ＴｉＷ：ＮおよびＴｉＷのマルチレイヤである。
【０００８】
複数のダイオードをより効率的に製造するために、一つのサブストレートの上に複数のデバイスが形成されて、次に、これらは分離される。そうした分離に備えるために、米国特許出願公開第２０１０／０２８３０８０号は、金属レイヤを通じて、かつ、ストリート（ｓｔｒｅｅｔ）に沿って半導体レイヤの中へと溝（ｔｒｅｎｃｈ）を形成することを教示している。後の段階において、溝に沿って分離が生じるものである。
【０００９】
次に、誘電絶縁体（ｉｎｓｕｌａｔｏｒ  ｏｆ  ｄｉｅｌｅｃｔｒｉｃ）が、溝の中に形成され得る。
【００１０】
さらなる金属レイヤ、例えばｎ型半導体レイヤに対する接続、及び/又は、さらなる絶縁レイヤ（ｌａｙｅｒｓ  ｏｆ  ｄｉｅｌｅｃｔｒｉｃ）が形成されてよい。
【００１１】
これらのレイヤをサブストレートの上に形成した後で、サブストレートは、溝に沿って複数のダイ（ｄｉｅ）へと分割され得る。このように、プロセスの初期に形成された溝は、サブストレートを、それぞれが個別のダイとして、個々の発光ダイオードへと分割するためのストリートとして機能する。分離ステップに対しては数多くの異なるアプローチが存在する。例えば、スクライビング（ｓｃｒｉｂｉｎｇ）、ソーイング（ｓａｗｉｎｇ）、または、レーザ切断（ｌａｓｅｒ  ｃｕｔｔｉｎｇ）である。
【００１２】
個々のダイは、次に、パッケージの中に設置され得る。
【００１３】
サブストレートを個別のダイへと分割し、そして、パッケージするステップは、相当な量のストレスを生じ得る。
【００１４】
金属レイヤにおいて異なる目的のために使用される種々の異なる金属は、頻繁に、お互いに対して、および、半導体レイヤと絶縁体（ｄｉｅｌｅｃｔｒｉｃ）に対して比較的に低い粘着力（ａｄｈｅｓｉｏｎ）を有している。従って、ダイの分離ステップの最中には、結果として生じているストレスが、レイヤを、ダイエッジ剥離（ｄｉｅ  ｅｄｇｅ  ｄｅｌａｍｉｎａｔｉｏｎ）として知られている効果において、お互いから分離させ得るものである。
【００１５】
ストレスの別効果は、一つまたはそれ以上のレイヤのクラック（ｃｒａｃｋｉｎｇ）であり得る。これは、絶縁体における特別な問題であり得るものであるが、他のレイヤが影響されることもある。
【００１６】
従って、ストレスの効果を考慮する製造プロセスおよび発光ダイオードに対する必要性が存在する。
【００１７】
国際公開第２０１３／１５４８１８号は、ＬＥＤサブストレート上のＬＥＤダイを開示しており、そこでは、一つのキャリアダイ（ｃａｒｒｉｅｒ  ｄｉｅ）に対して連結される複数のＬＥＤダイを提供するために単体化（ｓｉｇｕｌａｔｉｏｎ）が実行される。一つのキャリアダイ上の複数のＬＥＤダイは、ＬＥＤダイ及び/又は一つのキャリアダイにおける相互接続（ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ）によって、直列及び/又は並列に接続されている。クラック低減中間レイヤ（ｃｒａｃｋ  ｒｅｄｕｃｉｎｇ  ｉｎｔｅｒｌａｙｅｒ）が、絶縁レイヤ上に備えられており、絶縁レイヤを通じたクラックの伝播（ｐｒｏｐａｇａｔｉｏｎ）を低減することができる。
【００１８】
欧州特許出願公開第２５５５２５９号は、絶縁レイヤと半導体レイヤとの間の粘着力が改善され、一方で、電流の方向を制限する絶縁レイヤの能力を維持している、半導体発光ダイオードを開示している。金属レイヤが半導体レイヤの上に備えられ、絶縁レイヤよりも半導体レイヤに対する高い粘着力を有している。金属レイヤは、アイランド（ｉｓｌａｎｄ）形状で備えられ、かつ、これらのアイランド間のギャップを絶縁レイヤが満たしている。
【００１９】
米国特許出願公開第２０１２／１９９８６１号は、発光レイヤ及びｎ型半導体レイヤ上にラミネートされたｐ型半導体レイヤと、ｐ型半導体レイヤ上にラミネートされた透明（ｔｒａｎｓａｐａｒｅｎｔ）導電レイヤと、透明導電レイヤ及び露出されたｎ型半導体レイヤ上にラミネートされた透明絶縁レイヤであり、複数のテーパーした（ｔａｐｅｒｅｄ）貫通穴が形成されている透明絶縁レイヤと、間に透明絶縁レイヤが差し込まれた透明導電レイヤ上に形成されたｐ電極であり、透明絶縁レイヤについて備えられた貫通穴を介して透明導電レイヤに対して接続されているｐ電極と、間に透明絶縁レイヤが差し込まれたｎ型半導体レイヤ上に形成されたｎ電極であり、透明絶縁レイヤについて備えられた貫通穴を介してｎ型半導体レイヤに対して接続されているｎ電極と、を含んでいる半導体発光エレメントを開示している。
【発明の概要】
【００２０】
本発明は、請求項によって定められる。
【００２１】
本発明の第１の態様に従って、半導体発光デバイスを製造する方法が提供される。本方法は、サブストレート上に複数の半導体レイヤの発光スタックを形成するステップと、発光スタックの上にメタライゼーションを形成するステップであり、少なくとも一つのメタライゼーションレイヤを含み、かつ、金属のガードレイヤを含んでいるステップと、発光スタックへと延びるダイエッジ溝を形成するステップであり、複数のダイオードデバイスのエッジとダイエッジ溝に隣接するエッジ領域を定めるステップと、金属のガードレイヤの上および溝の中に誘電体レイヤを形成するステップとを含む。本方法は、ガードレイヤにおいて厚みが低減された領域または厚みが増加された領域を形成することによって、エッジ領域において複数の応力緩和エレメント、及び/又は、メタライゼーション及び/又は誘電体レイヤにおいて複数のアンカーエレメント、を形成するステップを含む。
【００２２】
別の態様において、本発明は、半導体発光デバイスに関する。本デバイスは、複数の半導体レイヤの発光スタックと、発光スタックの上のメタライゼーションであり、少なくとも一つのメタライゼーションレイヤを含み、かつ、金属のガードレイヤを含んでいるメタライゼーションと、金属のガードレイヤの上の誘電体レイヤと、メタライゼーション及び/又は誘電体レイヤのエッジ領域における複数の応力緩和エレメント及び/又はアンカーエレメントとを含む。エッジ領域は半導体発光デバイスのエッジに隣接する半導体発光デバイスの領域であり、応力緩和エレメントはガードレイヤにおいて厚みが低減された領域または厚みが増加された領域によって形成されている。
【００２３】
応力緩和エレメントとアンカーエレメントは、ダイエッジ欠陥を低減し得る。例えば、パッケージの中に半導体発光デバイスを取付ける最中、または、半導体発光デバイスを複数の小さなダイへと分割する最中のストレスによって生じ得るものである。特に、マルチレイヤの剥離、及び/又は、破砕が低減され得る。
【００２４】
エッジ領域は、ダイオードデバイスのエッジから、２００μｍまで、実施例においては、１５０μｍ、または１００μｍまで拡がり得る。
【００２５】
エッジ領域において形成された少なくともいくつかの応力緩和エレメント及び/又はアンカーエレメントは、少なくとも５μｍの最大距離を有し、かつ、ダイエッジ溝から５０μｍ以内に形成されてよい。応力緩和エレメント及び/又はアンカーエレメントは、エッジ領域においてだけ形成される。このエッジ領域において、応力緩和エレメントは、個々の半導体発光デバイスまたはダイの分割の結果としての剥離のリスクの低減を最適に達成するからである。
【００２６】
メタライゼーションを形成するステップは、少なくともいくつかの応力緩和エレメントを形成するステップを含み得る。ガードレイヤにおいて厚みが低減された領域に金属のガードレイヤをデポジットすることにより、ガードレイヤにおける穴に金属のガードレイヤをデポジットすることにより、及び/又は、厚みが増加されたガードレイヤの領域を形成することによる、ものである。
【００２７】
少なくともいくつかの応力緩和エレメントが、また、誘電体レイヤにおいて形成されてもよい。例えば、誘電体レイヤの厚みが増加された領域または厚みが低減された領域を形成することによるものである。
【００２８】
メタライゼーションにおけるアンカーエレメントが、また、備えられてよい。これらは、メタライゼーションにおいて、一つまたはそれ以上のレイヤを固定し得るものである。
【００２９】
アンカーエレメントの提供に対する一つのアプローチにおいて、メタライゼーションは、オーム接触レイヤをデポジットする段階、発光スタックを露出するように穴を形成するためにオーム接触レイヤを通してエッチングする段階、ガードレイヤをアンカーするようにアンカーエレメントを形成するためにオーム接触レイヤの上および穴の中にガードレイヤをデポジットする段階、によって形成され得る。
【００３０】
別のアプローチは、アンカー溝を形成するために発光スタックの中へエッチングするステップと、アンカーエレメントを定めるために発光スタックの上およびアンカー溝の中にオーム接触レイヤをデポジットするステップを含む。
【００３１】
そうしたアンカーエレメントの使用は、メタライゼーションの一つまたはそれ以上のレイヤの接着を増加することができ、そして、従って、剥離のリスクを低減することができる。
【００３２】
本方法は、さらに、ダイエッジ溝に沿った分離によって、複数の個々の発光ダイを形成するステップを含む。
【図面の簡単な説明】
【００３３】
これから、添付の図面を参照して、本発明の実施例について詳細に説明される。
【図１】図１は、発光ダイオード構造体の、側面における模式図である。
【図２】図２は、図１の発光ダイオード構造体を含んでいるパッケージを示している。
【図３】図３は、側面の第１の実施例を示している。
【図４】図４は、図３の構成の模式的な上面図を示している。
【図５】図５は、側面の第２の実施例を示している。
【図６】図６は、図５の構成の模式的な上面図を示している。
【図７】図７は、側面の第３の実施例を示している。
【図８】図８は、図７の構成の模式的な上面図を示している。
【図９】図９は、側面の第４の実施例を示している。
【図１０】図１０は、図９の構成の模式的な上面図を示している。
【図１１】図１１は、側面の第５の実施例を示している。
【図１２】図１２は、図１１の構成の模式的な上面図を示している。
【００３４】
図面は模式的なものであり、かつ、拡大縮小していない。特に、垂直方向のスケールは、複数のレイヤを示すために誇張されている。
【発明を実施するための形態】
【００３５】
本発明は、発光ダイオード（ＬＥＤ）及びレーザダイオードといった半導体発光デバイスを製造する方法、および、その方法によって生産されたデバイスを提供する。半導体発光デバイスは、発光スタック、メタライゼーション（ｍｅｔａｌｌｉｚａｔｉｏｎ）、およびメタライゼーションの上の絶縁体を含んでいる。後続のプロセスの最中に、デバイスのエッジ（ｅｄｇｅ）において剥離及び/又はクラッキングが生じ得る。ときどき、ダイエッジ欠陥（ｄｉｅ  ｅｄｇｅ  ｄｅｆｅｃｔ）として参照されるものである。こうした欠陥を取り扱うために、複数の応力緩和（ｓｔｒｅｓｓ−ｒｅｌｉｅｆ）エレメント及び/又はアンカー（ａｎｃｏｒ）エレメントが、メタライゼーション及び/又は絶縁レイヤのエッジ領域に備えられる。
【００３６】
図１は、フリップチップＬＥＤ製品を製造する方法を示している。サブストレート１０、例えばサファイアは、サブストレート上に形成された発光スタック２０を有しており、ｎ型半導体レイヤ２２、発光レイヤ２４、およびｐ型半導体レイヤ２６で構成されている。実施例において、発光レイヤは複数レイヤのスタックである。
【００３７】
発光スタック２０の上には、金属の複数のレイヤを含んでいるメタライゼーション３０がデポジット（ｄｅｐｏｓｉｔ）されている。メタライゼーション３０は、ｐ型半導体レイヤと接触するためのオーム接触３２、反射レイヤ３４、およびガード金属レイヤ３６を含んでいる。オーム接触３２はＮｉ、Ａｇ、またはＰｄ、反射レイヤ３４はＡｇから成ってよく、かつ、ガード金属レイヤ３６は、Ｔｉレイヤ、ＴｉＷレイヤ、ＴｉＮレイヤ、または、ＴｉＷ／ＷｉＷ：Ｎ／ＴｉＷマルチレイヤであってよい。
【００３８】
メタライゼーション３０のデポジションの後で、ダイエッジ溝（ｄｉｅ  ｅｄｇｅ  ｔｒｅｎｃｈ）４０が形成される。メタライゼーション３０、ｐ型半導体レイヤ２６、および発光レイヤ２４を通じて、ｎ型半導体レイヤ２２の中へ延びているものである。これらのダイエッジ溝４０は、ストリートを定める。以下に説明するように、個々のダイを個別化するために後のプロセスステップにおいて使用されるものである。レイヤ２２が、完全にはエッチングされて（ｅｔｃｈｅｄ）おらず、かつ、溝が、ｎ型半導体レイヤの中へ部分的にだけ延びていることに留意する。さらに、図面においては、メタライゼーション３０の垂直方向のスケールが、非常に誇張されていることに留意する。
【００３９】
さらなるレイヤが、次に、構造体の上にデポジットされる。これらは、誘電体レイヤ（ｄｉｅｌｅｃｔｒｉｃ  ｌａｙｅｒ）５０および接触レイヤ５２を含んでいる。誘電体レイヤ５０は、絶縁レイヤであり、メタライゼーション３０の上、および、溝４０の中にデポジットされた、例えば、ＳｉＮである。
【００４０】
接触レイヤ５２は、ｎ型半導体レイヤ２２またはｐ型半導体レイヤに対する接触を作成するための金属またはメタリックレイヤであってよい。誘電体レイヤ５０におけるコンタクトホール（ｃｏｎｔａｃｔ  ｈｏｌｅ）（図示なし）を通じたもの、もしくは、ダイエッジ溝の領域においてｎ型半導体レイヤ２２に接続することによるものである。望むのであれば、複数の接触レイヤが備えられてよい。ｎ型およびｐ型半導体レイヤに接触するように、例えば、分離したレイヤを備えるためである。
【００４１】
製造の後で、デバイスは、個々のダイオードを形成するために、分離（ｓｃｒｉｂｅ）平面４６に沿った溝４０に沿って、分離され得る。これは、この文脈においては、ストリートとして参照され得るエッジ領域に沿ったスクライブ（ｓｃｒｉｂｉｎｇ）によって行われてよい。
【００４２】
デバイスは、個別に、もしくは、図２に示されるように、パッケージされた発光ダイオードを形成するようにグループで取り付けられてよい。このプロセスの最中に、サファイア製サブストレート１０が取り除かれてよく、非常に薄い構造体７０を結果として生じる。このことは、ダイ構造体７０の全ての厚みが１０μｍ以下であることを結果として生じ得る。この薄いダイ構造体７０は、例えば、バンプボンド（ｂｕｍｐ  ｂｏｎｄ）として動作するゴールドピラー（ｇｏｌｄ  ｐｉｌｌａｒ）のような構造体７２によってパッケージサブストレート７４の上に固着される。薄いダイ構造体は、図１と比較して反転されており、図１において示された上部レイヤが、パッケージサブストレート７４に直面している。
【００４３】
ＬＥＤによって発せられた光を吸収し、かつ、再発光するための蛍光体を含む、カバープレートレット（ｃｏｖｅｒ  ｐｌａｔｅｌｅｔ）７６が備えられている。デバイスは、シリカ／チタン酸化物（ｓｉｌｉｃａ／ｔｉｔａｎｉｕｍ  ｏｘｉｄｅ）で満たされたシリコンマトリクス７８によって取り囲まれている。
【００４４】
正確なパッケージプロセスが使用されているにもかかわらず、パッケージプロセスは、数多くの欠陥（ｄｅｆｅｃｔ）を結果として生じ得る複合応力の蓄積を結果として生じ得る。
【００４５】
発明者は、ダイエッジ欠陥が、ガード金属レイヤ３６、誘電体レイヤ５０、または、レイヤ２２、２６において、ダイのエッジで生じ得ることを理解していた。これらの欠陥は、例えば、オーム接触２１またはガード金属３６の剥離を生じ得る。代替的または追加的に、誘電体５０が砕け得る。
【００４６】
図３および図４に示される第１の実施例におけるダイエッジ欠陥を取り扱うために、パターン６０（図４）が、エッジ領域４２におけるガード金属３６の中に備えられている。図４における破線は、オーム接触３２と反射レイヤ３４のエッジであることに留意する。
【００４７】
エッジ領域４２は、発光スタック２０およびダイエッジ溝４０に隣接するメタライゼーション３０の領域である。
【００４８】
パターン６０は、複数のパターンエレメント６２を含んでおり、この実施例においては、エッジ領域４２においてガード金属３６を通過している複数の貫通穴６２を含んでいる。
【００４９】
貫通穴は、ダイエッジ溝と平行して延びている。示された実施例においては、エレメント６２の２つの平行な列が存在しており、それぞれの列がダイエッジ溝に対して平行に延びている。このように、エレメントは、分離された後で発光デバイスの外側エッジに倣っている。代わりに、エレメントの単一の列、または、２つより多い列が存在し得る。
【００５０】
貫通穴６２は、応力緩和エレメントとして動作する。ガード金属３６を局所的に遮断して、そのレイヤにおける固有のストレスを解放するものである。ストレスは、デバイスの製造または処理の最中に累積されている。
【００５１】
貫通穴６２を形成するために、ガード金属３６をデポジットするステップの後で、パターン６０がレジスト（ｒｅｓｉｓｔ）において形成され、ガード金属において貫通穴６２をエッチングするために選択的エッチ（ｓｅｌｅｃｔｉｖｅ  ｅｔｃｈ）が使用される。次に、レジストが取り除かれる。
【００５２】
このように、デバイスにおけるダイエッジ欠陥が低減され得る。
【００５３】
応力緩和エレメントのパターンは、デバイス全体の周りのエッジ領域４２の周囲に配置された複数の貫通穴６２である。
【００５４】
応力緩和エレメント６２は、１から２００μｍまでの直径を有してよく、望ましくは、１００μｍである。そして、ダイエッジから、この実施例においては、２００μｍまで延びるエッジ領域において配置されてよい。実施例においては、１５０μｍ、または、１００μｍまでである。応力緩和エレメント６２は、示されるように、列で配置されてよく、この場合には１から５０列が存在し得る。望ましくは、２から１０列、もしくは、２から５列でもよい。
【００５５】
エッジに作用するための特に望ましい構成においては、顕著なサイズである、５μｍから２０μｍまで、望ましくは５μｍから１５μｍまで、のいくつかの応力緩和エレメントが、ダイエッジに対して比較的近くに備えられている。特には、５０μｍ以内、または、望ましくは２５μｍ以内である。エレメントは、エッジから、少なくとも１μｍ、望ましくは少なくとも５μｍ離れて置かれてよい。円形エレメントの場合には、「サイズ（”ｓｉｚｅ”）」は直径であり、そして、非円形エレメントの場合に、「サイズ」はエレメントを横切る最大距離であることに留意する。従って、「サイズ」は、「最大寸法（”ｍａｘｉｍｕｍ  ｄｉｍｅｎｓｉｏｎ”）」の省略表現として使用される。
【００５６】
２５μｍ以内のエッジで少なくとも５μｍのサイズでありエッジから離れて置かれた応力緩和エレメントは、応力緩和の提供において特に効果的であり得る。
【００５７】
そうした応力緩和エレメントの構成は、エッジ領域だけに備えられ、この実施例においては貫通穴が、メタライゼーション３０のエッジにおいて効果的な応力緩和を提供し、従って、ダイエッジ欠陥を低減し得る。
【００５８】
代替的な応力緩和エレメントが可能であり、以下に説明される。そうした応力緩和エレメントは、前出の段落において説明されたのと同一な望ましいサイズと構成を有してよい。
【００５９】
本発明の実施例に従った応力緩和エレメントは、エッジ領域において最善の効果を達成する。従って、応力緩和エレメントは、ダイエッジ欠陥を最適に低減するために、エッジ領域においてだけ備えられる。別の言葉で言えば、エッジ領域の外側に応力緩和エレメントを備えることは、ダイエッジ欠陥の最適な低減を結果として生じるものではない。
【００６０】
そうした応力緩和エレメントの代替的な実施においては、貫通穴が、以下の図５および図６の実施例と同様な方法で、エッジ領域４２において、より規則正しくない構成で単純に配置されてよい。
【００６１】
代替的な実施例においては、１から１０００μｍまでの距離において長手方向に延びているスロット（ｓｌｏｔ）が備えられてよい。例えば、デバイスのエッジに対して平行であり、かつ、エッジ領域４２におけるものである。スロットの幅は、１から２００μｍ、望ましくは、２から１００μｍであってよい。再び、５０μｍ、もしくは望ましくは２５μｍのダイエッジの中にいくつかの応力緩和エレメントを備えることが望ましく。従って、いくつかの望ましい実施例において、エッジ領域は、ダイエッジから５０μｍ、または望ましくは２５μｍだけ延びている。
【００６２】
代替的な構成においては、ガード金属は完全にはエッチングされないが、応力緩和エレメントを形成するように十分に厚みを低減するために単にエッチングされる。
【００６３】
さらなる変形において、応力緩和エレメントとして動作している貫通穴は、誘電体５０とガード金属３６の両方において形成されてよい。さらなる変形において、貫通穴は、誘電体においてだけ形成されてよい。
【００６４】
図５と図６の実施例において、応力緩和エレメントは、応力緩和エレメント６４を形成するようにガード金属３６を局所的に厚くすることによって形成される。特に、エッジ領域４２においては、応力緩和エレメント６４のパターン６０において、ガード金属の追加的な厚みが形成されている。パターンは、ガード金属３６をデポジットし、リフトオフ（ｌｉｆｔ−ｏｆｆ）レジストにおいてパターン６０を形成し、次に、ガード金属３６の追加的な厚みをデポジットし、そして、次に、パターンにおけるものを除いてガード金属３６を取り除くようにリフトオフレジストを外すこと、によって形成され得る。従って、エレメント６４は、ガード金属の２つのレイヤとして形成され得る。一方で、ガード金属レイヤの残りの部分は、単一のレイヤとして形成されている。
【００６５】
この実施例において、応力緩和エレメント６４は、列において配置されておらず、ダイエッジ溝に隣接したエッジ領域にわたり、より規則正しくない構成で配置されている。このように、応力緩和エレメントは、分離された後で発光デバイスの外側エッジに隣接している。この応力緩和エレメントに係るより規則正しくない構成の代わりに、応力緩和エレメントは、一つまたはそれ以上の列において配置されてよい。
【００６６】
ガード金属３６を局所的に厚くするこのアプローチと同様に、同じことが、図７と図８の実施例において示されるように、誘電体においても実行されてよい。
【００６７】
このアプローチにおいては、ガード金属３６のデポジションと溝４０の形成の後で、誘電体５０がデポジットされる。レジストが、次に、パターン６０において誘電体５０の上にデポジットされる。誘電体は、次に、エッジ領域４２において応力緩和エレメント６４としての追加的な厚みを伴う誘電体５０を残すように、部分的にエッチバック（ｅｔｃｈｅｄ  ｂａｃｋ）される。
【００６８】
上記のように応力緩和エレメントを使用することと同様に、アンカーエレメントを使用することによって剥離も、また、低減され得る。図９と図１０の実施例においては、ガードレイヤ３６のデポジションの前に、複数の穴が、エッジ領域４２のエッジにおいてパターン６０で、オーム接触３２と反射レイヤ３４において形成される。このようにして、穴におけるガードレイヤ３６は、アンカーエレメント６６として動作し得る。ガードレイヤ３６は、発光スタック２０の半導体レイヤまで延びている。
【００６９】
この構成は、ガードレイヤ３６のアンカリング（ａｎｃｈｏｒｉｎｇ）を改善することによって、ガードレイヤ３６の接着を改善するものである。アンカリングは、接着を改善し、従って、ガードレイヤ３６の剥離のリスクを低減するものである。
【００７０】
図１１と図１２において示される更なる実施例においては、代替的なアンカリングのアプローチが採用されている。この場合には、メタライゼーションスタックのデポジションの前に、アンカー溝７０が、エッジ領域４２においてパターン６０で形成される。メタライゼーションスタックの第１のレイヤ、実施例におけるｐ型コンタクト３２が、それに応じて、アンカーエレメント６８を形成するようにアンカー溝７０の中にデポジットされる。
【００７１】
アンカーエレメント６６、６８は、示されるように、エッジ領域４２だけに形成されてよい。代替的に、アンカーエレメントは、デバイス全体にわたり形成されてよい。
【００７２】
このアプローチは、スタックをアンカリングすることによってメタライゼーションの接着をさらに改善し、そして、メタライゼーションスタックの剥離のリスクを低減する。
【００７３】
アンカーエレメント６６、６８は、最大のサイズが１から２００μｍ、望ましくは２から２００μｍの円形、正方形、または長方形エレメントとして形成されてよい。そして、ダイエッジから、この実施例においては２００μｍまで延びるエッジ領域において配置されている。実施例においては１５０μｍもしくは１００μｍまでである。アンカーエレメント６６、６８は、図１０に示されるように、列において配置されてよく、この場合には、１から５０個の列、望ましくは２から１０個の列、もしくは、２から５個の列でさえ存在してよい。
【００７４】
エッジに作用するための特に望ましい構成においては、顕著なサイズである、５μｍから２０μｍまで、望ましくは５μｍから１５μｍまで、のいくつかのアンカーエレメントが、ダイエッジに対して比較的近くに備えられている。特には、５０μｍ以内、または、望ましくは２５μｍ以内である。エレメントは、エッジから、少なくとも１μｍ、望ましくは少なくとも５μｍ離れて置かれてよい。
【００７５】
２５μｍ以内のエッジで少なくとも５μｍのサイズでありエッジから離れて置かれたアンカーエレメントは、エッジ領域におけるアンカリングの提供において特に効果的であり得る。
【００７６】
代替的なアンカーエレメントが、図１２において示されるように、形成され得る。これらは、ダイエッジに沿って延びている長手方向のアンカーエレメントの形態におけるものである。この場合には、長さが、幅よりも著しく大きい。幅は、２μｍから２０μｍであり、そして、長さは、５μｍから１０００μｍ、望ましくは、５μｍから２００μｍであってよい。長さは、幅より、少なくとも５０％大きくてよく、望ましくは、長さは、幅の少なくとも２倍である。
【００７７】
当業者であれば、上述の別個のアプローチが、さらなる改善のために、一つのデバイスにおいて組み合わされ得ることが正しく理解されよう。一つのデバイスは、従って、ダイエッジ欠陥を低減するための、エッジ領域４２において複数のパターン６０を有するものである。
【００７８】
さらに、一つの実施例に関して説明されたパターンは、他の実施例とともに使用されてよい。
【００７９】
当業者であれば、上記のアプローチの変形が可能であることを理解するだろう。実際に、いくつかのアプリケーションについて、デバイスの分割は、一つのダイの上に複数のデバイスを形成することができる。この場合、分離ステップにおいて別個のデバイスそれぞれを分割することなくデバイスを分離するために、いくつかの溝が形成され得る。このようにして、例えば、４個または６個の個別のデバイスを伴う単一ダイが達成され得る。パッケージされたデバイスが、共通のサブストレートの上で、複数の単一ダイオードを用いて形成されてよい。
【００８０】
さらに、エッジにおいてアンカーエレメントを備えることと同様に、アンカーエレメントは、また、単にエッジ領域だけでなく、代替的または追加的にデバイス全体にわたり備えられてもよい。エッジからさらに離れたさらなるアンカーエレメントは、デバイス全体にわたるアンカリングを改善し得るものである。
【００８１】
サブストレートは、サファイア製サブストレートである必要はなく、代替的なサブストレートが使用され得る。例えば、Ｓｉ、ＧａＡｓ、またはガラスである。半絶縁（ｓｅｍｉ−ｉｎｓｕｌａｔｉｎｇ）レイヤといった、任意レイヤがサブストレート上に備えられてよい。そうしたレイヤは、発光スタックのデポジションのために、スムーズな表面を備え得るものである。
【００８２】
数多くの異なる発光スタックのフォーメーションが可能である。例えば、発光スタックは、ｐ−ｉ−ｎスタックの形態においてドープされた（ｄｏｐｅｄ）シリコンで形成されてよい。もしくは、ＩＩＩ−Ｖ族半導体、窒化物、および形成されたヘテロ構造体といった、代替的な半導体でもよい
【００８３】
応力緩和エレメントおよびアンカーエレメントのパターンの正確なサイズと位置は、変化してよい。パターンは、規則正しくても、規則正しくなくてもよい。そして、応力緩和およびアンカーエレメントは、ダイ全体の周りに、もしくは、所定の領域だけにおいて、配置されてよい。エッジ領域は、例えば、ダイの最も外側の２μｍから１００μｍであってよい。
【００８４】
ダイを分離する数多くの代替的な方法が使用され得る。物理的スクライビング（ｓｃｒｉｂｉｎｇ）、レーザスクライビング、ソー（ｓａｗ）の使用、クリービング（ｃｌｅａｖｉｎｇ）、及び/又は、あらゆる分割技術、が使用されてよい。
【００８５】
図面、明細書、および添付の特許請求の範囲を研究すれば、クレームされた本発明の実施において、当業者によって、開示された実施例に対する他の変形が理解され、もたらされ得る。請求項において、用語「含む（“ｃｏｍｐｒｉｓｉｎｇ“」は、他のエレメントまたはステップを排除するものではなく、不定冠詞「一つの（”ａ“または”ａｎ“）」は、複数を排除するものではない。特定の手段が、お互いに異なる従属請求項の中で引用されているという事実だけでは、これらの手段の組合せが有利に使用され得ないことを示すものではない。請求項におけるいかなる参照番号も、発明の範囲を限定するものと解釈されるべきではない。
【図１】
0006637886.tif 000002
【図２】
0006637886.tif 000003
【図３】
0006637886.tif 000004
【図４】
0006637886.tif 000005
【図５】
0006637886.tif 000006
【図６】
0006637886.tif 000007
【図７】
0006637886.tif 000008
【図８】
0006637886.tif 000009
【図９】
0006637886.tif 000010
【図１０】
0006637886.tif 000011
【図１１】
0006637886.tif 000012
【図１２】
0006637886.tif 000013