(57)【特許請求の範囲】
【請求項１】
少なくとも１つの非線形部を有する光共振器構造と、
前記光共振器構造の前記少なくとも１つの非線形部に結合される第１光導波路と
を備え、
前記少なくとも１つの非線形部は、コア材料から形成され、且つ、少なくとも１つの径方向接合領域を含み、
前記少なくとも１つの径方向接合領域は、それぞれ複数の異なる電気伝導特性を有する少なくとも第１材料と第２材料との間で形成され、
前記少なくとも１つの径方向接合領域の主軸は、前記少なくとも１つの非線形部の曲率半径に沿って方向づけられ、
前記光共振器構造は、シリコン層の完全にエッチングされた部分として形成されたキャビティとして構成され、前記完全にエッチングされた部分は前記コア材料を貫通してエッチングされている、
光変調器。
【請求項２】
少なくとも１つの非線形部を有する光共振器構造と、
前記光共振器構造の前記少なくとも１つの非線形部に結合される第１光導波路と
を備え、
前記少なくとも１つの非線形部は、少なくとも１つの径方向接合領域を含み、
前記少なくとも１つの径方向接合領域は、それぞれ複数の異なる電気伝導特性を有する少なくとも第１材料と第２材料との間で形成され、
前記少なくとも１つの径方向接合領域の主軸は、前記少なくとも１つの非線形部の曲率半径に沿って方向づけられ、
前記少なくとも１つの径方向接合領域は、前記主軸に沿ってジグザグ構造を有する、
光変調器。
【請求項３】
前記少なくとも１つの非線形部は、それぞれ複数の異なるドーピング特性を有する少なくとも第１領域と第２領域とを含む半導体材料から形成され、前記少なくとも１つの径方向接合領域は、前記第１領域と前記第２領域との間の交点に配置される、請求項１または２に記載の光変調器。
【請求項４】
前記複数の異なるドーピング特性は、複数の異なるタイプの複数のドーパントと、少なくとも１つのドーパントの複数の異なる濃度のうちの少なくとも１つを備える、請求項３に記載の光変調器。
【請求項５】
前記少なくとも１つの径方向接合領域は、ｐ‐ｎ接合領域、ｐ‐ｉ‐ｎ接合領域、ｐ＋‐ｎ接合領域、ｐ＋‐ｐ接合領域、ｐ＋‐ｐ‐ｎ＋接合領域、ｐ＋‐ｐ‐ｎ‐ｎ＋接合領域、金属‐酸化膜‐半導体キャパシタ構造、金属‐絶縁体‐金属接合領域、およびショットキー接合のうちの少なくとも１つである、請求項３または４に記載の光変調器。
【請求項６】
前記少なくとも１つの径方向接合領域は、金属‐酸化膜‐半導体キャパシタ構造と、金属‐絶縁体‐金属接合領域と、ショットキー接合とのうちの少なくとも１つである、請求項１から５のいずれか１項に記載の光変調器。
【請求項７】
前記光共振器構造は、実質的に円形の構造を有し、前記光共振器構造は、マイクロリング共振器の外半径でステップインデックスの境界により提供される光閉じ込めを伴う前記マイクロリング共振器を備える、請求項１から６のいずれか１項に記載の光変調器。
【請求項８】
前記マイクロリング共振器は、前記マイクロリング共振器の内側キャビティの一次モードのみに結合するような寸法にされる、請求項７に記載の光変調器。
【請求項９】
前記マイクロリング共振器の内側キャビティの境界は、複数の独立接点を備え、
前記少なくとも１つの径方向接合領域は、複数のｐ‐ｎ接合を備え、
前記複数の独立接点は、前記複数のｐ‐ｎ接合と電気通信を行う、
請求項７または８に記載の光変調器。
【請求項１０】
前記マイクロリング共振器のリングの幅は、前記マイクロリング共振器の光モードと前記複数の独立接点との相互作用に起因する光損失を著しく減少させるべく十分に広い、請求項９に記載の光変調器。
【請求項１１】
前記第１光導波路は、入力ポートと貫通ポートとを備え、前記入力ポートは入力信号を受信する、請求項９または１０に記載の光変調器。
【請求項１２】
前記光変調器の少なくとも一部は、入力信号が前記入力ポートに存在するとき、前記複数のｐ‐ｎ接合の２つのバイアス状態間の空乏幅の変化が、前記貫通ポートで電磁放射出力を変調させる光共振周波数シフトをもたらすよう寸法決めされる、請求項１１に記載の光変調器。
【請求項１３】
前記第１光導波路と前記光共振器構造との結合相互作用は、前記光共振器構造における複数の高次モードの励起を除き、前記複数の高次モードの存在は、前記光共振器構造のマイクロリング共振器のリングの幅に起因する、請求項１から１２のいずれか１項に記載の光変調器。
【請求項１４】
前記光変調器の貫通ポートまたはドロップポートとして用いられる、位相整合構成における前記光変調器に結合される第２光導波路を更に備える、請求項１から１３のいずれか１項に記載の光変調器。
【請求項１５】
前記少なくとも１つの非線形部は半導体材料から形成され、前記半導体材料は、シリコン、アモルファスシリコン、多結晶シリコン、ＩＩＩ−Ｖ族半導体材料、ゲルマニウム、グラフェン、またはこれらの半導体材料のうち２つまたはそれより多い任意の組み合わせのうちの少なくとも１つである、請求項１から１４のいずれか１項に記載の光変調器。
【請求項１６】
それぞれ貫通バス導波路に結合され、特定された共振波長に調節される複数の光変調器を備え、
前記複数の光変調器のうちの少なくとも１つの光変調器は、
少なくとも１つの非線形部を有する光共振器構造と、
前記少なくとも１つの非線形部の曲率半径に沿って方向づけられる、前記少なくとも１つの径方向接合領域の主軸と
を備え、
前記少なくとも１つの非線形部は、コア材料から形成され、且つ、少なくとも１つの径方向接合領域を含み、
前記少なくとも１つの径方向接合領域は、それぞれ複数の異なる電気伝導特性を有する少なくとも第１材料と第２材料との間で形成され、
前記光共振器構造は、シリコン層の完全にエッチングされた部分として形成されたキャビティとして構成され、前記完全にエッチングされた部分は前記コア材料を貫通してエッチングされている、
波長分割多重システム。
【請求項１７】
各光変調器のマイクロリング共振器の一部は、前記マイクロリング共振器の光キャビティの一部に印加される電流が、前記光キャビティの複数の光共振の熱的同調に関してジュール加熱を生成するように電気抵抗を低減させるべくドープされる、請求項１６に記載のシステム。
【請求項１８】
半導体製造ツールを用いて、前記半導体製造ツールの設計基準検査に基づき形成される光変調器デバイスであって、
少なくとも１つの非線形部を有する光共振器構造と、
前記光共振器構造に近接して配置されるトランジスタ層と
を備え、
前記少なくとも１つの非線形部は、コア材料から形成され、且つ、少なくとも１つの径方向接合領域を含み、
前記少なくとも１つの径方向接合領域は、それぞれ複数の異なる電気伝導特性を有する少なくとも第１材料と第２材料との間で形成され、
前記少なくとも１つの径方向接合領域の主軸は、前記少なくとも１つの非線形部の曲率半径に沿って方向づけられ、
前記光共振器構造は、シリコン層の完全にエッチングされた部分として形成されたキャビティとして構成され、前記完全にエッチングされた部分は前記コア材料を貫通してエッチングされている、
光変調器デバイス。
【請求項１９】
前記光共振器構造は、前記トランジスタ層の一部に配置されるマイクロリング共振器である、請求項１８に記載の光変調器デバイス。
【請求項２０】
前記光共振器構造は、前記マイクロリング共振器の外半径でステップインデックスの境界により提供される光閉じ込めを示す、請求項１９に記載の光変調器デバイス。
【請求項２１】
前記マイクロリング共振器の内側キャビティの境界は、複数の独立接点を含み、
金属および複数のビア層のうちの少なくとも１つによって、電気接点が前記複数の独立接点の各々に対して構成される、
請求項２０に記載の光変調器デバイス。
【請求項２２】
前記マイクロリング共振器の前記内側キャビティの一部に近接して配置されるマイクロヒータを更に備え、
前記マイクロヒータは、電流が前記内側キャビティを通過するのを可能とし、前記内側キャビティの複数の光共振の熱的同調に関して十分なジュール加熱を生成するように電気抵抗を低減させるべく、前記マイクロリング共振器の一部がドープされたものである、
請求項２１に記載の光変調器デバイス。
【請求項２３】
前記ジュール加熱を生成すべく、前記光変調器デバイスに近いトランジスタボディシリコンの一部、または、ＳＯＩ  ＣＭＯＳトランジスタ製造プロセスにある複数の金属または堆積させられたシリコンの一部のいずれかが用いられる、請求項２２に記載の光変調器デバイス。
【請求項２４】
光モードと前記複数の独立接点との相互作用に起因する光損失が十分に低くなるよう、前記マイクロリング共振器のリングの幅が十分に広い、請求項２１から２３のいずれか１項に記載の光変調器デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
［関連出願の相互参照］
本出願は、２０１３年６月１２日に出願され、"Ｄｅｐｌｅｔｉｏｎ−Ｍｏｄｅ  Ｃａｒｒｉｅｒ−Ｐｌａｓｍａ  Ｏｐｔｉｃａｌ  Ｍｏｄｕｌａｔｏｒ  Ｉｎ  Ｚｅｒｏ−Ｃｈａｎｇｅ  Ａｄｖａｎｃｅｄ  ＣＭＯＳ"と題した、米国仮出願第６１／８３４，３６２号の優先権を米国特許法第１１９号（ｅ）に基づき主張し、その出願は、図面を含む全体が、本明細書に参照として組み込まれる。
【０００２】
［政府の支援］
本発明は少なくとも一部において、契約第Ｗ９１１ＮＦ−１０−１−０４１２号およびＨＲ００１１−１１−Ｃ−０１００号に基づく、Ｄｅｆｅｎｓｅ  Ａｄｖａｎｃｅｄ  Ｒｅｓｅａｒｃｈ  Ｐｒｏｊｅｃｔｓ  Ａｇｅｎｃｙ（ＤＡＲＰＡ）より与えられた政府の支援を用いて行われた。政府は、発明において複数の特定の権利を有する。
【０００３】
相補型金属‐酸化膜半導体（ＣＭＯＳ）の継続的な微細化および計算能力において役割を果たし得る、エネルギー効率の良い複数のフォトニックリンクおよび相互接続を容易にすべく、シリコンフォトニクスが使用され得る。複数のＣＰＵおよびＤＲＡＭを含むＣＭＯＳ技術に適合すべく、シリコンフォトニクスは複数の最新のＣＭＯＳプロセスに適合すべきである。
【発明の概要】
【０００４】
複数の発明者は、複数の相補型金属‐酸化膜半導体（ＣＭＯＳ）技術または他のタイプの複数の半導体製造技術を用いて組み立てられ得る複数のフォトニックデバイスを設計する利益を理解した。本明細書に記載の複数の原理に係る複数のフォトニックデバイスは、例えば、ゼロ変化次世代ＣＭＯＳにおけるパッシブフォトニクスとして、または、複数のゼロ変化次世代処理におけるアクティブフォトニクスとして構成され得る。複数のアクティブフォトニックデバイスの複数の非限定的な例は、複数の変調器および検出器を含む。
【０００５】
上記の点に鑑みて、本明細書に記載の様々な例は、概して、半導体製造ツールを使用したフォトニックデバイスを製造する複数のシステム、装置および方法を対象とする。本明細書に記載の複数の原理に係る、例となるフォトニックデバイスは、空乏モード変調器として構成され得る。例となるフォトニックデバイスは、標準的なＣＭＯＳプロセスにおいて製造され得る。
【０００６】
本明細書に記載の様々な例となるシステム、装置および方法は、概して、光共振器構造を備える例となる複数の光変調器を対象とする。  光共振器構造は、少なくとも１つの非線形部を有し、少なくとも１つの非線形部は、少なくとも１つの径方向接合領域を含む。  少なくとも１つの径方向接合領域は、それぞれ複数の異なる電気伝導特性を有する少なくとも第１材料と第２材料との間で形成される。  少なくとも１つの径方向接合領域の主軸は、少なくとも１つの非線形部の曲率半径に沿って方向づけられる。光変調器は、光共振器構造の少なくとも１つの非線形部に結合される第１光導波路を備える。
【０００７】
一例において、少なくとも１つの径方向接合領域は、主軸に沿ってジグザグ構造を有し得る。
【０００８】
一例において、少なくとも１つの非線形部は、それぞれ複数の異なるドーピング特性を有する少なくとも第１領域と第２領域とを含む半導体材料から形成され、少なくとも１つの径方向接合領域は、第１領域と第２領域との間の交点に配置される。一態様において、複数の異なるドーピング特性は、複数の異なるタイプの複数のドーパントと、少なくとも１つのドーパントの複数の異なる濃度のうちの少なくとも１つを含む。一態様において、少なくとも１つの径方向接合領域は、ｐ‐ｎ接合領域、ｐ‐ｉ‐ｎ接合領域、ｐ＋‐ｎ接合領域、ｐ＋‐ｐ接合領域、ｐ＋‐ｐ‐ｎ＋接合領域、ｐ＋‐ｐ‐ｎ‐ｎ＋接合領域、金属‐酸化膜‐半導体キャパシタ構造、金属‐絶縁体‐金属接合領域、およびショットキー接合のうちの少なくとも１つであり得る。
【０００９】
例となる光共振器構造は、実質的に円形の構造を有し得、光共振器構造は、マイクロリング共振器の外半径でステップインデックスの境界により提供される光閉じ込めを伴うマイクロリング共振器を備える。
【００１０】
一態様において、マイクロリング共振器は、マイクロリング共振器の内側キャビティの一次モードのみに結合するよう寸法決めされ得る。
【００１１】
一態様において、マイクロリング共振器の内側キャビティの境界は、複数の独立接点を備え得る。  この態様に係る一例において、マイクロリング共振器のリングの幅は、マイクロリング共振器の光モードと複数の独立接点との相互作用に起因する光損失を著しく減少させるべく十分に広い。
【００１２】
一例において、少なくとも１つの径方向接合領域は、マイクロリング共振器の一部の周囲に分散される交互の横型の複数のｐ‐ｎ接合を含み得る。
【００１３】
マイクロリング共振器の内側キャビティの境界は、複数の独立接点を含み得、複数の独立接点は、複数のｐ‐ｎ接合と電気通信を行う。
【００１４】
第１光導波路は、入力ポートと貫通ポートとを含み得、入力ポートは入力信号を受信するよう構成される。
【００１５】
光変調器の少なくとも一部は、入力信号が入力ポートに存在するとき、複数のｐ‐ｎ接合の２つのバイアス状態間の空乏幅の変化が、貫通ポートで電磁放射出力を変調させる光共振周波数シフトをもたらすよう寸法決めされ得る。
【００１６】
一例において、第１光導波路と光共振器との間の結合相互作用は、光共振器における複数の高次モードの励起を除き、複数の高次モードの存在は、光共振器のマイクロリング共振器のリングの幅に起因する。
【００１７】
一例において、第２光導波路は、光変調器の貫通ポートまたはドロップポートとして用いられる、位相整合構成において光変調器に結合され得る。
【００１８】
一例において、第２光導波路は、ドロップポートとして用いられる結合器として位相不整合構成における光変調器に結合され得、光共振器構造の内側キャビティの一次モードのみから電磁放射を受信するよう寸法決めされ得る。
【００１９】
少なくとも１つの非線形部は半導体材料から形成され得、半導体材料は、シリコン、アモルファスシリコン、多結晶シリコン、ＩＩＩ−Ｖ族半導体材料、ゲルマニウム、グラフェン、またはこれらの半導体材料のうち２つまたはそれより多い任意の組み合わせのうちの少なくとも１つである。
【００２０】
本明細書に記載の様々な例となるシステム、装置、および方法は、概して、それぞれ貫通バス導波路に結合され、特定された共振波長に調節される複数の光変調器を備える複数の例となる波長分割多重システムを対象とする。  複数の光変調器のうちの少なくとも１つの光変調器は、少なくとも１つの非線形部を有する光共振器構造を備え、少なくとも１つの非線形部は、少なくとも１つの径方向接合領域を含む。  少なくとも１つの径方向接合領域は、それぞれ複数の異なる電気伝導特性を有する少なくとも第１材料と第２材料との間で形成される。  少なくとも１つの径方向接合領域の主軸は、少なくとも１つの非線形部の曲率半径に沿って方向づけられる。
【００２１】
一例において、各光変調器のマイクロリング共振器の一部は、マイクロリング共振器の光キャビティの一部に印加される電流が、光キャビティの複数の光共振の熱的同調に関してジュール加熱を生成するように電気抵抗を低減させるべくドープされる。
【００２２】
本明細書に記載の様々な例となるシステム、装置、および方法は、概して、半導体製造ツールを用いて、半導体製造ツールの設計基準検査に基づき形成される、例となる複数の光変調器デバイスを対象とする。  光変調器デバイスは、少なくとも１つの非線形部を有する光共振器構造を備える。  少なくとも１つの非線形部は、少なくとも１つの径方向接合領域を含む。  少なくとも１つの径方向接合領域は、それぞれ複数の異なる電気伝導特性を有する少なくとも第１材料と第２材料との間で形成され、少なくとも径方向接合領域の１つの主軸は、少なくとも１つの非線形部の曲率半径に沿って方向づけられる。  また、例となる複数の光変調器デバイスは、光共振器構造に近接して配置されるトランジスタ層を備える。
【００２３】
例となる光変調器デバイスは、トランジスタ層の一部に配置されるマイクロリング共振器を備え得る。
【００２４】
一例において、光共振器は、マイクロリング共振器の外半径でステップインデックスの境界により提供される光閉じ込めを示す。
【００２５】
一例において、マイクロリング共振器の内側キャビティの境界は、複数の独立接点を含み得る。
【００２６】
一例において、金属および／または複数のビア層によって、電気接点が複数の独立接点の各々に対して構成される。
【００２７】
一例において、電流が内側キャビティを通過するのを可能とし、内側キャビティの複数の光共振の熱的同調に関して十分なジュール加熱を生成するように電気抵抗を低減させるべく、マイクロリング共振器の一部がドープされる。
【００２８】
一例において、ジュール加熱を生成すべく、光変調器に近いトランジスタボディシリコンの一部、または、ＳＯＩ  ＣＭＯＳトランジスタ製造プロセスにある複数の金属または堆積させられたシリコンの一部のいずれかが用いられる。
【００２９】
一例において、光モードと複数の独立接点との相互作用に起因する光損失が十分に低くなるよう、マイクロリング共振器のリングの幅は十分に広い。
【００３０】
一例において、光変調器デバイスは、マイクロリング共振器の内側キャビティの一部に近接して配置されるマイクロヒータを備える。
【００３１】
一例において、半導体製造ツールは、０．３５μｍの相補的金属‐酸化膜‐半導体（ＣＭＯＳ）製造ツール、０．２５μｍのＣＭＯＳ製造ツール、０．１８μｍのＣＭＯＳ製造ツール、０．１３μｍのＣＭＯＳ製造ツール、６５ｎｍのＣＭＯＳ製造ツール、４５ｎｍのＣＭＯＳ製造ツール、３２ｎｍのＣＭＯＳ製造ツール、２２ｎｍのＣＭＯＳ製造ツール、６５ｎｍのシリコンオンインシュレータ（ＳＯＩ）製造ツール、４５ｎｍのＳＯＩ製造ツール、３２ｎｍのＳＯＩ製造ツール、２２ｎｍのＳＯＩ製造ツール、１４ｎｍのＦｉｎＦＥＴ製造ツール、２２ｎｍのＦｉｎＦＥＴ製造ツール、またはＩＩＩ−Ｖ族半導体製造ツールであり得る。
【００３２】
上記の複数のコンセプト、および以下でより詳細に説明される追加の複数のコンセプト（そのような複数のコンセプトは、相互に矛盾しない）の全ての組み合わせが、本明細書に記載の本発明の主題の一部であるとして考えられることを理解されたい。とりわけ、本開示の最後に出てくる特許請求されている主題の全ての組み合わせが、本明細書に記載の発明の主題の一部であると考えられる。本明細書で明示的に用いられ、また、参照により任意の開示に組み込まれ得る用語は、本明細書に開示される複数の特定のコンセプトと最も一致する意味が与えられるべきであることも理解されたい。
【図面の簡単な説明】
【００３３】
本特許または出願ファイルは、色を施した少なくとも１つの図面を含む。色を伴う図面を含む本特許または特許出願の公開の複数の写しは、所要の手数料を支払うことで、要求に応じて、特許庁より提供されるだろう。
【００３４】
当業者は、複数の図面が主に複数の例示目的のためであり、複数の図面が本明細書に記載の発明の主題の範囲を限定することを意図していないことを、理解するだろう。複数の図面は必ずしも原寸に比例したものではなく、幾つかの例において、本明細書に記載の発明の主題の様々な態様は、複数の異なる特徴の理解を促すべく、複数の図面において誇張または拡大して示され得る。複数の図面において、複数の同様の参照文字は、概して、複数の同様の特徴（例えば、機能的に類似および／または構造的に類似した複数の要素）を指す。
【００３５】
【図１Ａ】本明細書に記載の複数の原理に係る、例となる光共振器構造の一部を示す。
【図１Ｂ】本明細書に記載の複数の原理に係る、例となる光共振器構造の一部を示す。
【００３６】
【図１Ｃ】本明細書に記載の複数の原理に係る、複数の変調器の一例を示す。
【図１Ｄ】本明細書に記載の複数の原理に係る、複数の変調器の一例を示す。
【図１Ｅ】本明細書に記載の複数の原理に係る、複数の変調器の一例を示す。
【００３７】
【図２Ａ】本明細書に記載の複数の原理に係る、例となる集積変調器のレイアウトを示す。
【００３８】
【図２Ｂ】本明細書に記載の複数の原理に係る、例となる集積変調器の複数の接点および横型の複数の接合の複数の詳細例を示す。
【００３９】
【図２Ｃ】本明細書に記載の複数の原理に係る、セントラルヒータを示す例となる集積変調器の上面図を示す。
【００４０】
【図２Ｄ】本明細書に記載の複数の原理に係る、例となる集積変調器の縮小図を示す。
【００４１】
【図３Ａ】本明細書に記載の複数の原理に係る、光送信スペクトル応答の一例を示す。
【００４２】
【図３Ｂ】本明細書に記載の複数の原理に係る、例となるデバイスの電流‐電圧（Ｉ‐Ｖ）曲線の一例を示す。
【００４３】
【図３Ｃ】本明細書に記載の複数の原理に係る、複数のＤＣバイアス電圧での共振光応答の一例を示す。
【００４４】
【図３Ｄ】本明細書に記載の複数の原理に係る、算出された断面モードプロファイルの一例を示す。
【００４５】
【図３Ｅ】本明細書に記載の複数の原理に係る、例となるデバイスの光学顕微鏡写真の一例を示す。
【００４６】
【図４Ａ】本明細書に記載の複数の原理に係る、光アイダイアグラムの一例を示す。
【００４７】
【図４Ｂ】本明細書に記載の複数の原理に係る、変調された共鳴の熱的同調の一例を示す。
【００４８】
【図４Ｃ】本明細書に記載の複数の原理に係る、ヒータ電力に対する線形の共鳴チューニングの一例を示す。
【００４９】
【図５】本明細書に記載の複数の原理に係る、マルチモード幅共振器に結合された直線導波路の一例を示す。
【００５０】
【図６Ａ】本明細書に記載の複数の原理に係る、例となる共振器に結合された湾曲導波路の一例を示す。
【００５１】
【図６Ｂ】本明細書に記載の複数の原理に係る、例となる共振器に結合された正弦波結合バスの一例を示す。
【００５２】
【図７Ａ】本明細書に記載の複数の原理に係る、光キャビティ損失の例となるシミュレーションを示す。
【００５３】
【図７Ｂ】本明細書に記載の複数の原理に係る、リング幅に対する光放射Ｑの例となるプロットを示す。
【００５４】
【図７Ｃ】本明細書に記載の複数の原理に係る、１５５０ｎｍの波長で作動される例となるデバイスに関する、図７Ｂと類似のシミュレーションの一例を示す。
【００５５】
【図８Ａ】本明細書に記載の複数の原理に係る、ラップバス結合に関する、ディスク結合の一例を示す。
【図８Ｂ】本明細書に記載の複数の原理に係るラップバス結合に関する、ディスク結合の一例を示す。
【図８Ｃ】本明細書に記載の複数の原理に係るラップバス結合に関する、ディスク結合の一例を示す。
【図８Ｄ】本明細書に記載の複数の原理に係るラップバス結合に関する、ディスク結合の一例を示す。
【００５６】
【図９Ａ】本明細書に記載の複数の原理に係る、複数の変調器のレイアウトの一例を示す。
【図９Ｂ】本明細書に記載の複数の原理に係る、複数の変調器のレイアウトの一例を示す。
【図９Ｃ】本明細書に記載の複数の原理に係る、複数の変調器のレイアウトの一例を示す。
【図９Ｄ】本明細書に記載の複数の原理に係る、複数の変調器のレイアウトの一例を示す。
【図９Ｅ】本明細書に記載の複数の原理に係る、複数の変調器のレイアウトの一例を示す。
【図９Ｆ】本明細書に記載の複数の原理に係る、複数の変調器のレイアウトの一例を示す。
【図９Ｇ】本明細書に記載の複数の原理に係る、複数の変調器のレイアウトの一例を示す。
【図９Ｈ】本明細書に記載の複数の原理に係る、複数の変調器のレイアウトの一例を示す。
【００５７】
【図１０Ａ】本明細書に記載の複数の原理に係る、例となる独立テストサイトに関する複数のレイアウトの一例を示す。
【図１０Ｂ】本明細書に記載の複数の原理に係る、例となる独立テストサイトに関する複数のレイアウトの一例を示す。
【図１０Ｃ】本明細書に記載の複数の原理に係る、例となる独立テストサイトに関する複数のレイアウトの一例を示す。
【図１０Ｄ】本明細書に記載の複数の原理に係る、例となる独立テストサイトに関する複数のレイアウトの一例を示す。
【図１０Ｅ】本明細書に記載の複数の原理に係る、例となる独立テストサイトに関する複数のレイアウトの一例を示す。
【００５８】
【図１１Ａ】本明細書に記載の複数の原理に係る、複数のシリコンボディディスクに関するディスク半径に対するＱファクタの、例となる結果を示す。
【図１１Ｂ】本明細書に記載の複数の原理に係る、複数のシリコンボディディスクに関するディスク半径に対するＱファクタの、例となる結果を示す。
【図１１Ｃ】本明細書に記載の複数の原理に係る、複数のシリコンボディディスクに関するディスク半径に対するＱファクタの、例となる結果を示す。
【図１１Ｄ】本明細書に記載の複数の原理に係る、複数のシリコンボディディスクに関するディスク半径に対するＱファクタの、例となる結果を示す。
【００５９】
【図１２Ａ】本明細書に記載の複数の原理に係る、シリコン導波路に関するバス幅に対する有効屈折率（ｎＥｆｆ）の、例となる結果を示す。
【図１２Ｂ】本明細書に記載の複数の原理に係る、シリコン導波路に関するバス幅に対する有効屈折率（ｎＥｆｆ）の、例となる結果を示す。
【００６０】
【図１３Ａ】本明細書に記載の複数の原理に係る、複数のダイオード特性の一例を示す。
【図１３Ｂ】本明細書に記載の複数の原理に係る、複数のダイオード特性の一例を示す。
【図１３Ｃ】本明細書に記載の複数の原理に係る、複数のダイオード特性の一例を示す。
【図１３Ｄ】本明細書に記載の複数の原理に係る、複数のダイオード特性の一例を示す。
【００６１】
【図１４Ａ】本明細書に記載の複数の原理に係る、複数のダイオード特性を示す、印加電圧に対する例となる光変調器ダイオードにおけるキャリア濃度分布の例となるプロットを示す。
【図１４Ｂ】本明細書に記載の複数の原理に係る、複数のダイオード特性を示す、印加電圧に対する例となる光変調器ダイオードにおけるキャリア濃度分布の例となるプロットを示す。
【００６２】
【図１５Ａ】本明細書に記載の複数の原理に係る、有効なキャパシタ回路表示の複数の例を示す。
【図１５Ｂ】本明細書に記載の複数の原理に係る、有効なキャパシタ回路表現の一例を示す。
【図１５Ｃ】本明細書に記載の複数の原理に係る、有効なキャパシタ回路表現の一例を示す。
【図１５Ｄ】本明細書に記載の複数の原理に係る、有効なキャパシタ回路表現の一例を示す。
【００６３】
【図１６Ａ】本明細書に記載の複数の原理に係る、変調器性能の例となるプロットを示す。
【図１６Ｂ】本明細書に記載の複数の原理に係る、変調器性能の例となるプロットを示す。
【００６４】
【図１７】本明細書に記載の複数の原理に係る、例となる方法の複数の手順を示す。
【００６５】
【図１８】本明細書に記載の複数の原理に係る、例となるデバイスの構成システムのブロック図を示す。
【００６６】
【図１９】本明細書に記載の複数の原理に係る、例となるシステムのブロック図を示す。
【００６７】
【図２０】本明細書に記載の複数の原理に係る、例となるコンピュータシステムのアーキテクチャを示す。
【００６８】
本願発明の複数の特徴および複数の利点は、複数の図面と併用し、以下に記載される詳細な説明からより明らかになるだろう。
【発明を実施するための形態】
【００６９】
以下、複数の光共振器構造に基づく複数のフォトニックデバイスを提供するための、複数の発明のシステム、方法および装置に関する様々なコンセプトおよびそれらの複数の実施形態をより詳細に説明する。記載される複数のコンセプトは、任意の特定の実施方法に限定されないため、上記で紹介されおよび以下により詳細に記載される様々なコンセプトは、多数の方法のいずれかにおいて実施され得ることを理解されたい。複数の特定の実施および適用の複数例は、主に複数の例示目的のために提供される。
【００７０】
本明細書で用いられるとおり、「含む（ｉｎｃｌｕｄｅｓ）」という用語は、含むがそれに限定されないことを意味し、「含む（ｉｎｃｌｕｄｉｎｇ）」という用語は、含むがそれに限定されないという意味である。「基づく（ｂａｓｅｄ  ｏｎ）」という用語は、少なくとも部分的に基づくという意味である。
【００７１】
本明細書における複数の原理の様々な例に関連する、本明細書に記載の基板または複数の他の面に関して、「上（ｔｏｐ）」面および「底（ｂｏｔｔｏｍ）」面に対する複数の任意の言及は、主に基板および互いに対する様々な要素／コンポーネントの相対的な位置、整列および／または配向を示すべく用いられ、これらの用語は、必ずしも任意の特定の座標系を示すものではない（例えば、重力座標系）。従って、基板または層の「底部（ｂｏｔｔｏｍ）」に対する言及は、必ずしも、示された面または層が地表に面していることを要さない。同様に、「真上に（ｏｖｅｒ）」「真下に（ｕｎｄｅｒ）」「上方に（ａｂｏｖｅ）」「下方に（ｂｅｎｅａｔｈ）」などの複数の用語は、必ずしも、重力座標系等の任意の特定の座標系を示すものではなく、むしろ、主に基板（または他の面）および互いに対する様々な要素／コンポーネントの相対的な位置、整列および／または配向を示すべく用いられる。「上に配置される（ｄｉｓｐｏｓｅｄ  ｏｎ）」および「真上に配置される（ｄｉｓｐｏｓｅｄ  ｏｖｅｒ）」という複数の用語は、「に組み込まれる（ｅｍｂｅｄｄｅｄ  ｉｎ）」という意味を含み、「に部分的に組み込まれる（ｐａｒｔｉａｌｌｙ  ｅｍｂｅｄｄｅｄ  ｉｎ）」も含まれる。更に、特徴Ａが特徴Ｂ「の上に配置される（ｄｉｓｐｏｓｅｄ  ｏｎ）」、「との間に配置される（ｄｉｓｐｏｓｅｄ  ｂｅｔｗｅｅｎ）」または「の真上に配置される（ｄｉｓｐｏｓｅｄ  ｏｖｅｒ）」に対する言及は、特徴Ａが特徴Ｂに接触している複数の例を含み、また同様に、複数の他の層および／または複数の他のコンポーネントが、特徴Ａと特徴Ｂとの間に位置する複数の例を含む。
【００７２】
本明細書に記載の例となる複数のシステム、方法、および装置によると、複数のＣＭＯＳ製造ツールを含む、複数の標準的なデバイス製造ツールを用いて製造され得る複数のフォトニックデバイス構造が、本明細書に記載されている。
【００７３】
本明細書に記載の、任意の例となる複数のシステム、方法および装置において、デバイス製造ツールは、０．３５μｍの相補的金属‐酸化膜‐半導体（ＣＭＯＳ）製造ツール、０．２５μｍのＣＭＯＳ製造ツール、０．１８μｍのＣＭＯＳ製造ツール、０．１３μｍのＣＭＯＳ製造ツール、６５ｎｍのＣＭＯＳ製造ツール、４５ｎｍのＣＭＯＳ製造ツール、３２ｎｍのＣＭＯＳ製造ツール、２２ｎｍのＣＭＯＳ製造ツール、６５ｎｍのシリコンオンインシュレータ（ＳＯＩ）製造ツール、４５ｎｍのＳＯＩ製造ツール、３２ｎｍのＳＯＩ製造ツール、２２ｎｍのＳＯＩ製造ツール、１４ｎｍのＦｉｎＦＥＴ製造ツール、２２ｎｍのＦｉｎＦＥＴ製造ツール、または、グループＩＩＩ−Ｖ族半導体製造ツールであり得る。
【００７４】
本明細書において例となるシステムおよびデバイスは、半導体材料に基づいて製造され得、半導体材料は、シリコン、アモルファスシリコン、多結晶シリコン、ＩＩＩ−Ｖ族半導体材料、ゲルマニウム、グラフェン、または、これらの半導体材料のうち２つまたはそれより多い任意の組み合わせのうちの少なくとも１つである。
【００７５】
非限定的な例として、空乏モード光変調器は、本明細書に記載の複数の原理に従って商用の４５ｎｍのＣＭＯＳロジックプロセスにおいて製造され得、鋳造所内の複数の変更を必要としない。
【００７６】
本明細書に記載の複数の原理に係る、例となるフォトニックデバイスは、４５ｎｍのロジックＣＭＯＳプロセスを含む標準的なＣＭＯＳプロセスにおいて製造され得る。プロセスは、ＩＢＭ  １２ＳＯＩ（ＩＢＭ社、ニューヨーク州アーモンク）等で、これに限定されない。非限定的な例として、本明細書におけるフォトニックデバイスの製造は、ＩＢＭ  Ｃｅｌｌ（商標）またはＰｏｗｅｒ  ７（商標）プロセッサを製造するのに用いられる例となるプロセスに基づいて行われ得る。
【００７７】
本明細書に記載の例となる複数のシステム、方法、および装置は、次世代ＣＭＯＳエレクトロニクスとモノリシックに集積化され、既存の次世代ノードＣＭＯＳ鋳造所において直接実装される、複数の完全な光リンクの製造を容易にし得る。
【００７８】
複数の大規模マルチコアプロセッサの継続的な微細化およびエクサスケールのスーパーコンピューティングパラダイムの具現化を容易にすべく、データの帯域幅密度が増加する一方で、プロセッサとメモリとの相互接続による消費電力を劇的に低減すべきである。複数の波長分割多重（ＷＤＭ）の光相互接続が、複数の電子ＣＰＵ―ＤＲＡＭ相互接続に代わる有望な技術として台頭している。
【００７９】
本明細書に記載の例となる複数のシステム、方法、および装置は、複数の最新技術のマイクロ電子装置とモノリシックに集積化される複数のフォトニックコンポーネントに基づき、複数の光相互接続を製造すべく用いられ得、複数のプロセスの変更を必要としない。
【００８０】
本明細書における例となる複数の特定の実装は、プロセスフローに対する複数の変更が鋳造所により認められないという制約をもって構成される。従って、例となる複数の実装は、複数の設計ルールに対する複数の変更を必要としない、ＣＭＯＳツールを用いて製造され得る。これを達成すべく、本明細書における複数の例は、新規の変調器構造を提供する。
【００８１】
例となる複数の特定の実装において、製造基板を除去し、高度な光閉じ込め（完全な光閉じ込めまでで、完全な光閉じ込めも含む。）を提供すべく、単一の後処理段階を実行し得る。基板の除去は、チップ上の電子装置の性能に対して、ほとんどまたは全く影響がないことが示される。
【００８２】
本明細書における例となる複数のシステム、方法、および装置は、次世代ＣＭＯＳエレクトロニクスにおける複数のフォトニックリンクおよびインタフェースとして用いられ得る、複数のフォトニックデバイスおよび構造の製造を容易にする。例えば、ネイティブＣＭＯＳプロセスフローと完全に適合する、エネルギー効率の良い空乏モード光変調器は、本明細書に記載の複数の原理に従って製造され得る。ハイブリッドインテグレーション、複数の既存のＣＭＯＳプロセスに対する変更、または、更なる複数の追加のリソグラフィックマスクに関する任意の必要性をも効果的に取り除くべく、本明細書におけるアプローチが実装され得る。ＣＭＯＳ適合と記載の複数の他のデバイスは、複数の部分的エッチング段階を伴う厚いシリコンデバイス層、縦型の接合（薄いトランジスタデバイス層における実装に適さない）、または複数のトランジスタで一般的ではない特定の実装条件によって異なり、いずれも、複数のマイクロプロセッサのために用いられる最新ＣＭＯＳプロセス（複数のマイクロプロセッサのために用いられる１００ｎｍ未満のＣＭＯＳプロセス等）において利用可能なものではない。本明細書に記載の複数の原理に係る例となるフォトニックデバイスにおいて、これらの技術のいずれかが、本開示の範囲を逸脱することなく実装され得ることが想定される。
【００８３】
例となる実装において、フォトニックデバイスは、完全にエッチングされたトランジスタボディシリコン層において形成されたマルチモードリングキャビティとして構成される。複数の特定の例において、フォトニックデバイスは、ウィスパリングギャラリの横方向（すなわち径方向）マルチモードキャラクタ、または複数のマイクロリング共振器光モードをサポートすべく構成され得、より高い次数モードは、径方向に沿って（チップｚの平面外に沿うのを含む）、より多くの複数のフィールドヌルを有している。光モード閉じ込めは、キャビティの外半径のステップインデックスの境界によって提供され得る。
【００８４】
図１Ａは、本明細書に記載の複数の原理に係る、例となる光共振器構造１００の一部を示す。例となる光共振器構造１００は、非線形部１０２を含む。非線形部１０２は、複数の異なる電気伝導特性を有する２つの材料等の、複数の異なる電子特性の複数の材料の間に形成される接合領域１０４を含む。図１Ａの例に示されるように、接合領域１０４は、例となる光共振器構造１００の非線形部に沿って、放射状に方向づけられる。すなわち、接合領域１０４の主軸は、少なくとも１つの非線形部１０２の有効な曲率半径に沿って方向づけられる。様々な例において、非線形部は、蛇行、湾曲、正弦曲線、楕円、放物線、または任意の他の非線形形態を有し得る。図１Ａの例となる光共振器構造１００は、湾曲形態を有する非線形部１０２を含む。
【００８５】
図１Ａに示されるように、例となる光共振器構造１００は、少なくとも１つの電気接点１０６を含み得る。電気接点は、共振器構造の少なくとも１つの径方向接合領域の電気特性に変化をもたらすべく用いられ得る、電気通信を提供する。
【００８６】
本明細書における例となる光共振器構造の光特性を調整するための、非限定的な例となるシステム、方法および装置は以下の通りである。接合領域１０４を取り囲むデルタ領域１０８の複数の電気特性は、少なくとも１つの電気接点１０６で流される電流または印加される電圧を制御することにより調整され得る。すなわち、複数の電気接点で流される電流または印加される電圧の制御を介して、例となる光共振器構造１００の複数個所の有効屈折率が調整され得る。例えば、複数の電気接点における電流または電圧の制御を介したキャリア濃度の変更を介して、共振器構造の複数個所の有効屈折率が調整され得る。一例において、例となる光共振器構造１００に結合し、光モードの次数を含む、光モードのタイプを制御すべく、例となる光共振器構造１００が調整され得る。
【００８７】
一例において、共振器構造と光導波路との間のよりより大きな光結合を容易にすべく、共振器構造の１または複数の部分が調整され得る。例えば、製造プロセスにおける複数の認められる変更に基づき、共振器構造は、導波路結合器と結合する目的で最適に調整されなくてもよい。複数の選択された径方向接合領域でのキャリア濃度の選択的変更を介して（例えば、空乏ゾーンの幅を変更することによって）、共振器構造と光導波路との間の結合が最適化され得る。電圧の印加でキャリア濃度を調整することによって、例となる構造は、光導波路における駆動光信号とともに共鳴する波長に合わせられ得および共鳴する波長からずらされ得、従って例となる構造は、より多くのまたはより少ない光導波路信号を吸収または送信し得、所望の変調を起こす。
【００８８】
他の例において、曲線状の結合器が共振器構造のモードに相関するまたは一致する伝搬定数で形成される場合、基本光モードのみがまたは基本光モードが主に、共振器構造と光導波路との間に結合され得る。この設計の特徴は、導波路における複数の入射光信号を、複数の他のより高次（および潜在的により高い損失）の所望されない共振器モードへの結合から分離することを容易にする。 
【００８９】
例となる実装において、１または複数の電気接点が、光共振器構造１００の共振器キャビティの内半径の境界の部分に配置され得る。一例において、複数の電気接点は、光モードにおける散乱光を避けるべく、内半径の境界から、放射状に内側に十分遠くに配置され得る。光モードは、優先的には、境界の壁部の湾曲により外側の境界に閉じ込められ得る。例えば、簡単なディスク共振器は、外側の境界に閉じ込められ、そのため、ディスクの境界から放射状に内側に十分遠い距離で特定の光モードにおいては実質的な光を有さない、複数のウィスパリングギャラリーモードを有する。
【００９０】
図１Ｂは、例となる光共振器構造１００の非線形部に近接して配置され得る、例となる光導波路１１０の一部を示す。例となる光導波路１１０は、線形形態または非線形形態を有し得る。以下に記載されるように、複数の所望の光モードのみが例となる光共振器構造１００に結合するよう、例となる光導波路１１０の材料組成および複数の寸法（幅を含む）は構成され得る。例えば、基本的な光モードのみが光共振器構造１００に結合するよう、光導波路１１０は構成され得る。
【００９１】
図１Ａに示されるように、例となる実装において、光共振器構造１００に近接する光導波路１１０の一部は、同様の曲率半径を有する非線形形態を有し得る。
【００９２】
一例において、光共振器構造１００の非線形部は、半導体材料から形成され得る。径方向接合領域は、複数の異なるドーピング特性を有するよう構成された非線形部の複数の領域の間の交点に形成され得る。複数の異なるドーピング特性は、異なるタイプのドーパント、および少なくとも１つのドーパントの異なる濃度との少なくとも１つであり得る。
【００９３】
少なくとも１つの径方向接合領域は、ｐ‐ｎ接合領域、ｐ‐ｉ‐ｎ接合領域、ｐ＋‐ｎ接合領域、ｐ＋‐ｐ接合領域、ｐ＋‐ｐ‐ｎ接合領域、ｐ＋‐ｐ‐ｎ‐ｎ＋接合領域、金属‐酸化膜‐半導体キャパシタ構造、金属‐絶縁体‐金属接合領域、およびショットキー接合のうち少なくとも１つから形成され得る。横型の複数のｐ‐ｎ接合が、屈折率変調のために用いられ得、トランジスタプロセスに存在する複数のインプラントから形成され得る。より一般的には、様々な例となる実装は、ｐ‐ｉ‐ｎ‐、ｐ＋‐ｎ、ｐ＋‐ｐ‐ｎ＋、および複数の他の接合タイプを含み得る。また、例となる複数の他の実装形態は、複数の金属‐酸化膜‐半導体キャパシタ構造、または複数の金属‐絶縁体‐金属およびショットキー接合を含み得る。
【００９４】
図１Ａおよび１Ｂの例において、径方向接合領域は、実質的に光共振器構造１００の一部の幅全体にわたって延在するように図示されている。複数の他の例において、径方向接合領域は、光共振器構造１００の一部の幅より短い距離にわたり延在する。
【００９５】
図１Ｃおよび１Ｄは、それぞれが横型の複数の接合および縦型の複数の接合を含む、複数の光変調器構造の複数の例を示す。一例において、本明細書における変調器構造は、径方向接合、ならびに横型の接合および縦型の接合のうちの少なくとも１つを含むよう構成され得る。
【００９６】
図１Ｅは、本明細書に記載の複数の原理に係る、例となる変調器構造を示し、光共振器構造１５０は実質的に円形構造として形成される。光共振器構造１５０は、複数の接合領域１５２を含む。各接合領域１５２は、光共振器構造の曲率半径に沿って方向づけられた主軸を含む。各接合領域は、２つの材料１５４および１５６の間に形成され、材料１５４は、材料１５６と異なる複数の電気伝導特性を有する。任意の１つ又は複数の電気接点１５８が、例えば、複数のｐ＋領域またはｎ＋領域として、ケイ素化合物として、タングステンプラグとして、または複数の金属ビアとして、構造の中に形成される。
【００９７】
図１Ｅの複数の変調器の設計は、薄いボディシリコン（例えば、およそ８０ｎｍの厚さ）から製造され得、縦型の接合が含まれることを不要とし、および部分的なエッチングを不要とする。
【００９８】
図２Ａは、本明細書に記載の複数の原理に係るモノリシックに集積された例となる光変調器の三次元（３Ｄ）のレイアウトを示す。例となる光変調器は、複数の径方向ｐ‐ｎ接合領域２０２と、複数の径方向ｐ‐ｎ接合領域に近接して配置されたモード選択導波路結合器２０４と、例となる光変調器の内側リングに沿って配置された複数の電気接点２０６とを含む。光変調器システムは、複数の電気接点２０６のうち少なくとも１つと電気通信を行うそれぞれが複数の電線管２１０を含んだバックエンド金属スタックアップ２０８を含む。複数の電線管２１０は、信号の減衰を避けるべく、光モードをサポートすることが意図されている共振器構造の一部と物理的に接触することがないよう構成される。図２Ａに示されるように、複数の電線管２１０は、複数の径方向ｐ‐ｎ接合領域と接触せずに、複数の電気接点２０６と電気通信を形成すべく、バックエンド金属スタックアップ２０８から延在する。図２Ａにおける変調器は、デバイス層と、複数のインプラントマスクと、ならびに複数のビアと金属とを含む複数の電気接続の幾つかの層とを含む。図２Ａの非限定的な例において、モード選択導波路結合器２０４は、湾曲構成を伴う部分を有する、結合バスとして構成される。図２Ａに示されるように、結合バスは、湾曲した結合バスとして構成され得る。複数の他の例において、結合バスは、実質的に直線の結合バスとして構成され得る。バックエンド金属スタックアップ２０８は、集積回路、ヒータ、または任意の他のコンポーネントと通信を行うことが可能である。
【００９９】
図２Ｂは、本明細書における複数の原理に係る、例となる共振器構造の一部を示す。例となる共振器構造は、複数の径方向接合領域２２０を含み、それぞれが例となる共振器構造の曲率半径に沿って方向づけられた主軸を有する。図２Ｂに示されるように、径方向接合領域２２０を形成する２つの材料の間のインタフェースは、主軸に沿ってジグザグ形状の形態に製造され得る。複数の他の例において、径方向接合領域２２０を形成する２つの材料の間の境界面は、実質的により平坦に製造され得る。接合領域に沿って複数の材料のインタフェースに関して達成可能な形状は、特徴の分解能およびＣＭＯＳ製造ツールの設計基準検査に応じて変わり得る。また、図２Ｂは例となる共振器構造の内側キャビティに沿ってリング内に配置された複数の電気接点２２２を示す。
【０１００】
図２Ｃは、本明細書に記載の複数の原理に係る、例となるモノリシックに集積された変調器の上面図を示す。例となる変調器は、光共振器構造２３２に近接して配置されたセントラルヒータ２３０と、セントラルヒータ２３０に対する複数の接点２３４と、光共振器構造２３２の一部に近接して配置された光導波路２３６とを含む。例となる光共振器構造２３２は、少なくとも１つの径方向接合領域を含む。
【０１０１】
変調器構造がシリコン基板に基づいて製造される非限定的な例において、セントラルヒータ２３０は、シリコン基板上のポリシリコンの機構として形成され得る。
【０１０２】
本明細書において例となる光共振器構造の光特性に熱的同調を行うための、非限定的な例となるシステム、方法および装置は以下の通りである。接合領域の複数の特性は、例えば、電流をセントラルヒータ２３０（抵抗性ヒータ）に流すことを介して、共振器構造の一部の温度を制御することにより、調整され得る。つまり、複数の電気接点で流される電流または印加される電圧の制御を介して、例となる光共振器構造２３２の複数の部分の有効屈折率は、熱的同調（ジュール加熱）を介して調整され得る。一例において、光共振器構造１００は、例となる光共振器構造２３２に結合する光モードの次数を含む光モードのタイプを制御すべく、調整され得る。
【０１０３】
一例において、共振器構造２３２の１つまたは複数の部分は、共振器構造２３２と光導波路２３６との間のより大きな光結合を促すべく、調整され得る。例えば、製造プロセスにおいて許される複数の変形に基づき、共振器構造２３２は、導波路結合器２３６と結合すべく、最適に調整されなくてもよい。選択的加熱を介し、共振器構造２３２の複数の光特性は特定の設定で維持され得、共振器構造２３２と光導波路２３６との間のより大きな結合を容易とする。例えば、共振器構造を選択的に特定の加熱設定に固定することで、唯一または主に基本的な光モードが、共振器構造２３２と光導波路２３６との間に結合されることを容易にすることが可能である。
【０１０４】
図２Ｄは、本明細書に記載の複数の原理に係る、例となるモノリシックに集積された変調器の縮小図を示し、ドライバ２５２と、複数のヒータ接点パッド２５４と、入力格子結合器２５６とを含む。
【０１０５】
複数の非限定的な例となる結果が、本明細書において、プロセス変更なしでの標準的な１００ｎｍ未満のＣＭＯＳ  ＳＯＩプロセスにおける空乏モード光変調器の例となる実装のために記載される。例となる変調器は、およそ５Ｇｂｐｓでの変調に構成され得、およそ５．２ｄＢの消光比、およそ４０ｆＪ／ｂｉｔからおよそ５０ｆＪ／ｂｉｔの推定エネルギー消費、およびおよそ２９１ＧＨｚ／ｍＷの熱耐性を伴う。
【０１０６】
例となる変調器は、ＳＯＩ  ＣＭＯＳプロセスの９０ｎｍ未満の厚さのトランジスタボディデバイス層に形成される、マルチモーダル幅のマイクロリングの複数のディスク状のウィスパリングギャラリーモードを用いる。ＩＢＭ  ４５ｎｍの１２ＳＯＩ  ＣＭＯＳプロセスにおける例となる実装の複数の層寸法は、例えば、ＩＢＭ  １２ＳＯＩプロセス設計キットを用いて決定され得る。例となる変調器は、放射状に外に向かって延在し（例えば図２Ｂを参照）、リングの周りに方位角的に分散される、８４の接合領域（ｐ‐ｎ接合）で構成される。当然のことながら、複数の接合領域の数は、デバイスの構成により異なり得ることを理解されたい。
【０１０７】
プロセスにより許容される複数の接合の微細ピッチのパターン形成は、多くの空乏領域を共振器の体積に含めることにより、より大きなキャリアプラズマ屈折率の変調を可能とし、従って、より効率的な（より低い電圧およびエネルギー）の変調が提供される。リングキャビティは、シングルモードの幅より広くなるよう構成され、内半径の端部に配置された複数の電気接点が、基本的なモードに最小の光損失をもたらすことを可能とする。複数の高次空間モードは、これらの接点からの散乱および曲げ損失により、Ｑにおいて抑制されるが、それら複数の高次空間モードは、所望されないスペクトルサインを有するべく、十分に高いＱを維持し得る（以下、図７Ｂおよび７Ｃに関連して説明される）。従って、例となる複数のシステム、方法および装置によると、変調器は、適切に設計された導波路結合器を用いることにより、基本的なモードのみの励起、および複数の高次モードの抑制のために構成され得る。導波路結合器は、摂動のκ空間の小さな広がりを有し、高次でＱの低い共鳴を励起しない長い相互作用長との、伝搬定数が一致した、湾曲バス‐共振器間の結合器として構成され得る（以下、図６Ａおよび６Ｂに関連して記載）。以下、図８Ａおよび８Ｂに関連して記載されるように、最大の反交差のポイントが、設計において好ましいとされる結合に選択されることを可能とする例となる複数のシミュレーションが実行される。この小さい半径、マルチモード共振器に結合された直線導波路は、一般的には、所望されない複数の高次モードを励起し得る（以下、図５に関連して記載）。例となる変調器の５μｍの外側リング半径は、曲げ損失により許容される最少値よりも大きく構成され、効率的な結合器の設計に合わせられる。
【０１０８】
図３Ａは、本明細書に記載の複数の原理に係る、例となる変調器の光送信スペクトル応答の例となる計測を示し、およそ３．２ＴＨｚのフリースペクトルレンジ（ＦＳＲ）および１２６０ｎｍ付近の消光がおよそ１０ｄＢより大きいことが観測された、単一横モードの操作を伴う。例となる計測は、単一モード操作を示すパッシブスペクトルである。図３Ｂは、デバイスの電流‐電圧（Ｉ‐Ｖ）曲線の例を示す。図３Ｃは、およそ−４Ｖからおよそ＋０．６Ｖの複数のＤＣバイアス電圧における共鳴光応答の例を示す。図３Ｄは、算出された断面モードプロファイルの例を示し、導波性ボディシリコンおよびその上方にある窒化物ライナ層の輪郭を描く。図３Ｅは、例となる変調器デバイスの例となる光学顕微鏡写真を示す。
【０１０９】
図３Ａにおける光送信スペクトルは、例となる変調器の構成に関して求められるように、複数の水平電気（ＴＥ）偏光モードの基本的なファミリーのみがキャビティにおいて励起されることを示す。測定されたＦＳＲは、１２６０ｎｍ付近でおよそ１７ｎｍ（２４０ＴＨｚ付近で３．２ＴＨｚ）、およびおよそ３ｄＢの線幅は、臨界結合付近で２６ＧＨｚとなり、およそ１８,０００の固有のＱを示す。貫通ポートの消光は、設計波長付近でおよそ１０ｄＢを超えるとともに、過結合は、複数のより長い波長で消光を限定する。水平磁気（ＴＭ）偏光誘導モードは、概して、この薄さの複数の導波路においては、サポートされていない。複数のわずかにドープされたｐ‐ｎ接合は、低光損失および十分な波長シフトアンダードライブを達成し、高消光比変調をもたらすのに有益となり得る。このプロセスにおいて複数の電界効果トランジスタに対するソース／ドレインの複数のインプラントを用いることが出来ないのは、それらが１０１９／ｃｍ３を超える複数のドーパント濃度を導く一方で、５×１０１７／ｃｍ３と５×１０１８／ｃｍ３との間の複数の濃度は、複数の空乏モード変調器により適しているためである。これらの濃度を実現すべく、例えば、ＣＭＯＳプロセスにおいて利用可能な複数のトランジスタウェルドーピングインプラントがられ得る。図３Ｂに示される、例となる複数のＩ‐Ｖ曲線計測が整流を裏付けており、幾つかのＤＣバイアス条件に関する複数のスペクトルシフトが、図３Ｃに示される。
【０１１０】
所与の電圧振幅に関する光波長シフトを最大にすべく、各スポークの角幅は、最大に逆バイアスされた状態で、各スポークユニットセル（すなわち、キャビティ全体）がほぼ完全にキャリアを消耗させるよう構成され得る。複数の測定されたドーパント濃度に関し、これは、各ドーパントの複数の１４０ｎｍ幅の領域を要し得る。しかし、複数のインプラントマスク層に関する複数の設計ルールは、この幅をおよそ２２０ｎｍに限定し得、従って、複数のモードシフトは、原理上はこれらのキャリア濃度でもって実現出来るうちのおよそ６０％に、限定され得る。図３Ｃは、中程度の電圧振幅で変調が可能となるよう、モードシフトを十分大きくし得ることを示す。およそ１２６３．３３ｎｍの光励振に関して、＋０．６Ｖのバイアスが加えられる共振ディップの底部においては、‐２Ｖから‐４Ｖの間で逆バイアスに切り替える場合、変調深度が６ｄＢ付近であると予測される。様々な例において、複数の異なる接合領域の幅、おおよびドーピング濃度が用いられ得る。
【０１１１】
図４Ａは、本明細書に記載の複数の原理に係る、およそ‐３Ｖからおよそ＋０．６Ｖ（複数のデバイス端末における）の駆動電圧振幅に応じた５．２ｄＢの変調深度での５Ｇｂｐｓの光アイダイアグラムの例となる計測を示す。複数のアイダイアグラム計測は、図３Ｅの例となるデバイス上で実行される。図４Ｂは、本明細書に記載の複数の原理に係る、完全なＦＳＲ（およそ２９１ＧＨｚ／ｍＷの効率を伴う）にわたる変調された共鳴の熱的同調の例を示す。図４Ｃは、ヒータ電力に対する近共鳴調整の例を示す。
【０１１２】
図４Ａは、およそ１０ＧＨｚの光サンプリングモジュールおよび５ＧＨｚの低パスフィルタを伴うサンプリングオシロスコープで取得されるアイダイアグラムの例となる計測を示す。例となるデバイスは、４０‐ＧＨｚ  ＧＳＧプローブにより、およそ５Ｇｂｐｓ、２７‐１ビット疑似‐ランダムバイナリシーケンスで駆動され得る。ＧＳＧプローブパッドおよび配線のレイアウトを図１Ｄに示す。５０Ωの駆動プローブとデバイスとの間のインピーダンスのミスマッチに起因して、例となるデバイスで倍電圧が予測され、変調器により実際みられる電圧振幅は、およそ‐３Ｖからおよそ＋０．６Ｖまでで、複数の集積ドライバ回路にアクセス可能な範囲である。これらの作動条件のもと、４．５ｄＢの挿入損失で５．２ｄＢの変調深度が測定され、図２Ｃに示される複数のＤＣモードシフトに整合する。ＮＲＺデータに関して以下の数式を用いて、電圧振幅および計算デバイス容量から平均の切り替えエネルギーが推定され、およそ４０ｆＪ／ｂｉｔと算出される。
【数１】
0006648008.tif 000002
例となるデバイスにおいて計測される最大漏れ電流は、およそ０．６Ｖにて、およそ１６μＡである。これにより、駆動電流に起因して、エネルギー消費におよそ１．２ｆＪ／ｂｉｔの上限が加えられる。１つの有効桁に対して、これらの駆動条件でのデバイスの合計エネルギー消費は、およそ４０ｆＪ／ｂｉｔであると推定される。これは、複数の最新式カスタムプロセスデバイスに相当する。
【０１１３】
変調器キャビティの寸法の微細化は、速度にほとんど影響を与え得ないが、エネルギー効率に影響を及ぼし得る。変調器アレイのＲＣ時定数は、単一スポークのものとほぼ等しい。デバイス速度は、スポークの数とは無関係であることが観測され、従って、リングの半径とは無関係である。また、特性Ｑは（一次に対する）半径に無関係であることが観測され、電気帯域幅および光帯域幅のいずれもキャビティの寸法によって制御されない。しかし、デバイスのエネルギーは、デバイス容量の合計、従って半径に比例することが観測される。また、例となるデバイスは、単一の境界（外半径）の光閉じ込めを活用し、より小さな半径で小型の横モードおよび小型の直列抵抗を生成する。
【０１１４】
ＷＤＭ送信機において、複数の変調器は導波路に沿って多重化され、それぞれ波長チャネルに調整される。アクティブな波長チューニングに関して、抵抗マイクロヒータが変調器キャビティに含まれていた（例えば、図２Ｃを参照）。また、ヒータはボディシリコン層において形成され得、およそ１０ｋΩの抵抗を与える複数のソース／ドレインインプラントのプロセスを用い得る。チャネル間隔（〜１ｎｍ）の次数のチューニングを用い得る一方で、図４Ｂは、およそ１．６ｎｍ／ｍＷ（２９１ＧＨｚ／ｍＷ）の効率で完全なＦＳＲの調整を示す。例となる複数の他の実装は、わずかな変更で更に速い速度、大きい変調深度、低い挿入損失および／または高いエネルギー効率を示すこの例における光キャビティ設計は、プロセスが不確定である中で十分高い特性Ｑを確保するよう控えめに構成される。例となる複数の他の実装において、より狭いリング幅および光モードにより近く配置された複数の接点が、抵抗および容量の両方を低減させるべく用いられ得る。数百ナノメーターの変更が用いられ得、容量を低減させることで、カットオフ周波数を２倍以上とし、ビットごとのエネルギー消費を著しく低減させる。より大きい変調深度および低減挿入損失は、複数のスポークの幅をほぼ２の倍数で低減させることで実現され得、設計ルール免除で実現され得る。
【０１１５】
例となる実装において、複数の光変調器デバイスは、放射状に延在する複数の接合で設計され得、（例えば、図２Ｂに示されるように）この幾何学に複数のジグザグの近似が実装される。例えば、製造ツールは、ドーパントを粗目のマンハッタングリッド上に並べるよう求める設計ルールを有し得る。
【０１１６】
図５は、本明細書に記載の複数の原理に係る、直線導波路からより高い径方向モードを励起するマルチモード幅共振器への光結合の一例を示す。共振器は、ディスクまたは幅広のリングとして構成され得る。右から左に放たれた誘導光パルスは、結合器領域における共振器キャビティを小さい結合ギャップで励起させる。共振器内のフィールドは、基本的なモードだけでなく、高次モードも励起され得ることを示す。複数の高次共振モードは一部の設計において、損失メカニズムとして効果的に作動するため、所与の実装に関し、変調器を設計するのに現実的ではないかもしれない。
【０１１７】
図６Ａは、本明細書に記載の複数の原理に係る、湾曲導波路からマルチモード幅共振器へと光結合する例を示す。バスにおいて、右から左へと放たれる誘導光パルスは、小さい結合ギャップで結合器領域におけるキャビティを励起させる。共振器におけるフィールドは、主に基本的な横モード、高次モードが励起されているという兆候が無しでも、励起され得ることを示す。これは、複数の高次モードもサポートし得るキャビティにおいて、基本的なモードのみに結合するのに望ましい構成であり得る。導波路の幅は、導波路における光誘導モードの角度伝搬定数が、共振器キャビティにおける基本的なモードの角度伝搬定数とほぼ一致するよう選択され得る。このことは、導波路はより大きな半径にあるが、複数の角度位相面が並んでいるため、誘導光波長が共振器キャビティにおいてよりも導波路において長いことを意味する。いくつかの例において、相互作用長の増大は、単一モードのみへのより大きな結合を容易にし得る。図６Ｂは、本明細書に記載の複数の原理に係る、図６Ａでの結合器と実質的に同じ結果を達成する湾曲結合器の他の変更例における正弦波結合バスの一例を示す。いくつかの例において、導波路は、サイン曲げ（ｓｉｎｅ‐ｂｅｎｄ）導波路として構成され、直線‐曲げの移行を最少にし、直線になり得るドロップポートに関して余地を残す。ドロップポートは、例えば、制御ループを閉塞するために用いられ得、所望の波長で、またはリンクにおける変調特性のループバックチェックとして、例となる変調器を安定化させる。
【０１１８】
図７Ａ、図７Ｂおよび図７Ｃは、より低い散乱損失をもたらす複数のリング幅を決定すべく実行され得る複数の手段の複数の例を示す。図７Ａは、本明細書に記載の複数の原理に係る、外半径から様々な径方向距離（すなわち「リング幅」）に配置される複数の内側接点に起因してシミュレーションされる、光キャビティ損失の例を示す。３Ｄの時間領域差分法（ＦＤＴＤ）のシミュレーションから計算される電磁場は、複数の電気接点から離れる電磁場分布を伴う低損失伝搬を示す。電磁場と複数の電気接点との間の結合は損失の原因となるため、そのような結果が望ましい。
【０１１９】
図７Ｂは、本明細書に記載の複数の原理に係る、光放射Ｑ対「リング幅」、すなわち、外半径の境界からの複数の接点の距離の例を示す。複数のより広い幅により、放射Ｑはより高くなるが、複数の電気的にドープされた構造においてより高い抵抗を有し得、抑圧の小さい複数の高次モードを有し得る。この例となるデータは、１１８０ｎｍ波長における設計のためのもので、複数のオンチップ相互接続への適用に関連する可能性がある。
【０１２０】
図７Ｃは、本明細書に記載の複数の原理に係る、１５５０ｎｍ波長ウィンドウ（電気通信に使用）における設計に関する、図７Ｂと類似のシミュレーションの一例を示す。
【０１２１】
図８Ａは、本明細書に記載の複数の原理に係る、図６Ｂにおける構造に関する、キャビティおよび導波路（幅および高さ）の例となる設計に関する、キャビティと導波路との間の結合ギャップに対する角度伝搬定数のプロットの一例を示す。およそ３２５ｎｍのギャップを中心とする伝搬定数における反交差は、最も強い結合の点を示し、最大の電力伝送は、所与のギャップに関する、長さまたは最短の伝搬長さにおける特定の電力結合において取得される。これにより、特定の結合を与え得る、利用可能な最大の結合を用いることができ、従って、放射損失を最小化、複数の所望されないモードの励起を避けることが可能となる。
【０１２２】
図８Ｂは、本明細書に記載の複数の原理に係る、角伝搬光スーパーモードの例を示し、左は角度伝搬定数がより低い反対称モード、右は角度伝搬定数がより高い対称モードを示す。このギャップで２つのガイド間で電力をほぼ均等に割ると、最も強い結合の点（反交差）に到達し得ることが示される。いくつかの例において、図８Ａ、図８Ｂ、図８Ｃ、および図８Ｄは、ラップバス結合に関するディスク／リングの結合を示す。
【０１２３】
図９Ａ、図９Ｂ、図９Ｃ、図９Ｄ、図９Ｅ、図９Ｆ、図９Ｇおよび図９Ｈは、本明細書に記載の複数の原理に係る、例となる変調器の様々なコンポーネントに関する複数のレイアウトの複数の例を示す。これらのレイアウトに基づき、複数のリソグラフィックマスクは、これらの例となる複数の変調器デバイスを製造する、鋳造所における複数の所与のマスク層に関して複数のプロセスデザインキット処理段階で設計および組み合わせられ得る。複数のプロセッサ実行可能命令は、複数のプロセスデザインキット処理段階に基づき決定され得る。１または複数の製造ツールの複数のコンピューティングシステムを用いる、これらのプロセッサ実行可能命令の実行は、例となる変調器デバイスの複数部分の製造を容易にする。
【０１２４】
図９Ａ、図９Ｂおよび図９Ｃは、それぞれ、ボディシリコン、ドープロック、およびドーピングに関する、複数の変調器レイアウトの複数の例を示す。図９Ｄは、配線のレイアウトの一例を示す。例となる複数の非限定的なシミュレーションは、この方法でレイアウトされた配線の寄生容量が、およそ５ｆＦと推定されることを示す。図９Ｅは、共振器構造の一角を拡大したレイアウトを示し、複数のドーピングのレイアウトおよび配線のレイアウトを示す。図９Ｆおよび図９Ｇは、それぞれ、例となるインシリコンヒータおよびヒータ単独に関する、例となる複数のレイアウトを示す。図９Ｈは、メガセルのレイアウトの一例を示す。いくつかの例において、図９Ｈに示す例と同様、１１のチャネルが存在する。いくつかの例において、複数の同様の回路駆動のテストサイトがチップ上に存在する。
【０１２５】
図１０Ａ、図１０Ｂ、図１０Ｃ、図１０Ｄおよび図１０Ｅは、本明細書に記載の複数の原理に係る、独立テストサイトに関する複数のレイアウトの複数の例を示す。独立テストサイトは、変調器構造１００２、ドライバ、複数の加熱パッド、および導波路結合器１００４を含む。図１０Ａ、図１０Ｂ、図１０Ｃ、図１０Ｄおよび図１０Ｅは、変調器構造を、より広視野な図からより大きな拡大図へ、複数の異なるレベルの拡大を示す。上記に記載したように、例となる導波路結合器１００４は、導波路結合器１００４と共振器１００２との選択的光結合を容易にする非線形部を含む。
【０１２６】
図１１Ａ、図１１Ｂ、図１１Ｃおよび図１１Ｄは、本明細書に記載の複数の原理に係る、複数の例となるシリコンボディディスクに関するディスク半径に対するＱファクタの例となる複数の結果を示す。図１１Ａおよび図１１Ｂは、（複数のオンチップ相互接続の適用に関連する可能性のある）１１８０ｎｍ光波長での、それぞれおよそ８０ｎｍおよび７２ｎｍの厚さのシリコンディスクの複数の光モードに関するＱファクタの複数の値の例となる計算を示す。図１１Ｃおよび図１１Ｄは、（電気通信に使用される）１５５０ｎｍの光波長での、それぞれおよそ８０ｎｍおよび７２ｎｍの厚さのシリコンディスクの複数の光モードに関するＱファクタの複数の値の例となる計算を示す。
【０１２７】
図１２Ａおよび図１２Ｂは、本明細書に記載の複数の原理に係る、例となる複数のシリコン導波路に関するバス幅に対する有効屈折率（ｎＥｆｆ）の計算の複数の例となる結果を示す。図１２Ａおよび図１２Ｂは、それぞれ１１８０ｎｍおよび１５５０ｎｍの光波長でのシリコン導波路に関する導波路のボディの高さに関する例となる計算を示す。
【０１２８】
図１３Ａ、図１３Ｂ、図１３Ｃおよび図１３Ｄは、本明細書に記載の複数の原理に係る、複数の例となる構造に関する複数のダイオード特性の複数の例となる結果を示す。
【０１２９】
図１４Ａおよび図１４Ｂは、本明細書に記載の複数の原理に係る、複数のダイオード特性を示す、例となる光変調器ダイオード対印加電圧におけるキャリア濃度分布の例となる複数のプロットを示す。
【０１３０】
図１５Ａ、図１５Ｂ、図１５Ｃおよび図１５Ｄは、本明細書に記載の複数の原理に係る、様々な有効なキャパシタ回路表現の複数の例を示す。例となる複数のキャパシタ回路の設計は、平行である。例となる近似は、複数の光変調器の特性のシミュレーションを容易にすべく、接合領域の１または複数を表すように、実装され得る。
【０１３１】
図１６Ａおよび図１６Ｂは、本明細書に記載の複数の原理に係る、変調器性能の複数のプロットを示す。複数の変調器特性は、以下の数式を用いて計算され得る。
【数２】
0006648008.tif 000003
【０１３２】
図１６Ａは、およそ‐２Ｖからおよそ０．６Ｖの電圧の範囲で測定された、順方向および逆方向のバイアス対周波数に関する、送信の複数の計算の例となる複数の結果を示す。図１６Ｂは、およそ‐２Ｖからおよそ０．６Ｖの電圧の範囲で測定された、変調深度および挿入損失対周波数の複数の計算の例となる複数の結果を示す。上記に記載された複数の実施形態は、複数の光変調器に関する複数の新規設計を含む。これらの変調器は、複数の光共振器を利用する。革新的設計の１つの結果は、これらの共振器および結果として得られる複数の変調器は、シリコンオンインシュレータＣＭＯＳおよびバルクシリコンＣＭＯＳを含む多くのネイティブＣＭＯＳマイクロ電子プロセスにおける具現化に完全に適合しているということである。
【０１３３】
複数の実施形態は、複数の集積フォトニクスのアプリケーションに関する新規の共振キャビティを含んでいる。共振キャビティは、材料を備えるコアを含む。コア材料は、結晶、多結晶またはアモルファスシリコン、シリカまたは他のガラス、シリコン窒化物（ＳｉＮ、Ｓｉ３Ｎ４）、またはＩＩＩ−Ｖ族半導体を含む多数の他の半導体を含み得る。キャビティは、その構造をコア材層からエッチングすることで形成され、キャビティは部分的にエッチングされるか、または好ましくは、コア材を貫通して完全にエッチングされ得る。
【０１３４】
複数の他の実施形態において、新規の共振キャビティは、進行波光共振器を有する。円形、楕円、またそうでなければ閉ループの共振器の外半径は、主要の光誘導インタフェースである。例えば、外側境界の誘導は、ディスクマイクロキャビティの複数のウィスパリングギャラリーモードの閉じ込めメカニズムである。示されたキャビティにおいて、低放射損失に起因して、十分に画定された共振周波数および高光品質ファクタで複数の共振光モードを画定すべく、外側の壁部に沿って、光が閉じ込められる。１００から１００万を超える範囲にわたる複数の曲げ損失品質ファクタが、設計および十分大きい半径の選択により高い値によって達成され得る。光共振モードは、いわゆるウィスパリングギャラリーモードの外側の境界に対して閉じ込められる。
【０１３５】
複数の他の実施形態において、キャビティの内半径に沿ったアタッチメントのセットが存在し得る。これらのアタッチメントは、共振器のコアへの直接的な電気、熱、および／または機械接触を可能にし得る。複数のアタッチメントは、外半径に十分近接して放射状に配置され得、例えば、主要コアを介して、ある接点から他の接点への低抵抗を可能にする。好ましくは、共振モードにおける散乱光を避けるべく、複数のアタッチメントは、閉じ込められた光共振モードの径方向幅よりも少し広い距離に、外半径から離れて（中心に向かって）配置される。これにより、内半径の複数の接点と外半径の境界との間の特定の径方向幅の連続コア領域が生じる。
【０１３６】
厚さおよそ８０ｎｍのシリコンデバイス層で実現される、シリコンがコアとなる共振器において、連続シリコン領域の幅は、およそ単一モードの直線導波路の幅となり得、複数の小型デバイスでは一般的な、きつい曲がりの半径（例えば１から２０ミクロン）の幅の０．５倍から３倍の間となり得る。複数のウィスパリングギャラリーモードは、より大きな外半径、すなわち、より弱い湾曲外境界により閉じ込められているときは、より幅が広くなるため、より大きな半径においては、この設計はより大きな幅で実現可能である。
【０１３７】
他の複数の実施形態において、コア領域への複数の内側接点は、幅が１μｍより小さく、複数のエッチング領域により間隔が空けられている。複数のエッチングされた領域は、複数の内側接点を電気的に分離して、また幅が１μｍより小さい好ましくは、複数の接点および複数の分離領域は、幅が１０から５００ｎｍの間である。
【０１３８】
他の複数の実施形態において、複数のドープ半導体領域を形成すべく、光共振器が埋め込まれる。これらのドープ領域は、１または複数の内側触点と重なり得る。ドープキャビティの形状は、共振モードの光フィールドとの複数のｐ‐ｎ接合と重なり得る。発明の他の態様において、複数のドープ領域はキャビティの周りで方位角的に入れ替わり得、例えば、ｐｎｐｎｐｎ・・・またはｐｉｎｉｐｉｎｉｐ・・・の複数の接合を形成する。発明の他の態様において、複数の接合はキャビティの周りで定期的に繰り返し得る。いくつかの実装において、各ドープ領域の幅は、０Ｖまたは好ましくは選択された逆方向バイアスの電圧のいずれかで、キャビティにおける空乏領域の幅にほぼ等しい。そのような複数の設計は、キャビティの変調効率（印加されるユニット電圧ごとの光共振波長シフト）を最適化する目的で用いられ得る。
【０１３９】
本明細書における複数の原理に係る、例となる複数のシステム、方法および装置を用いて、例となるフォトニックデバイスに関する設計は、所与の半導体製造技術に関して決定され得るとともに、複雑な設計基準検査（ＤＲＣ）および所与の半導体製造ツールに関する複数の製造制約に従う。
【０１４０】
半導体製造ツールを用いて、本明細書に記載の複数の原理に係る例となる複数のフォトニックデバイスを製造するための、例となる複数の方法が提供される。図１７に示されるように、例となる方法１７００は、ｘ−ｙ平面にあり、ｘ方向とｙ方向とを画定する基板を設け（１７０２）、同基板の一部分の真上に光共振器構造を製造する（１７０４）ことを含み得る。光共振器構造は、少なくとも１つの非線形部を含み、少なくとも１つの非線形部は少なくとも１つの径方向接合領域を含む。方法は、光導波路が光共振器構造の少なくとも１つの非線形部に結合するよう、光共振器構造に近接した光導波路を製造（１７０６）することを更に含む。
【０１４１】
本明細書に記載の複数の原理に係る例となるフォトニックデバイスに関する設計を生成するデバイスの構成モジュールを提供すべく、本明細書における例となるシステム、複数の方法、または装置が用いられ得る。そのような例となるデバイス構成モジュールは、プロセッサおよび複数のプロセッサ実行可能命令を格納するメモリを含み得る。複数のプロセッサ実行可能命令の実行は、例となるデバイスの構成モジュールに、本明細書に記載の任意の方法を実行させ、フォトニックデバイス構成を判断させる。そのような例となる方法の実行は、例となるフォトニックデバイスの複数の所望のフォトニック特性に基づき、製造される光共振器構造の構成を判断することを含み得る。例となる光共振器構造は、少なくとも１つの非線形部を含み、少なくとも１つの非線形部は少なくとも１つの径方向接合領域を含む。複数の同等の光表現のシミュレーションおよび計算が、複数のパラメータに基づき例となるフォトニックデバイスの性能を評価すべく用いられ得、パラメータは、径方向接合（複数のベース材料、複数のドーパントのタイプ、および複数のドーパントの濃度を含む）を形成する複数の材料の複数のタイプ、径方向接合領域の数および径方向の分離（複数の寸法を含む）光共振器構造（共振器領域の幅を含む）の形態、複数の電気接点の材料組成物および配置、および導波路結合器の形態および複数の寸法を含むが、それらに限定されるものではない。非限定的な例として、例となるフォトニックデバイスに関して最適化される複数の性能尺度は、クオリティファクタを含む。一例において、デバイスの構成モジュールが、複数のプロセッサ実行可能命令を実行し、以前の実行から計算される複数のパラメータ性能に基づき、フォトニックデバイスを生成すべく、候補の光共振器構造の設計に変更を提示し、候補の設計の複数の性能特性を評価し、各反復で最適の構造に向けて収束するよう構成され得る。半導体製造により実行される命令は、例となるデバイスの構成モジュールを用いて、フォトニックデバイスの生成された構成に基づいて生成され得る。非限定的な例として、デバイスの構成モジュールの出力は、コンピュータ支援設計（ＣＡＤ）ツールにより用いられ得る複数の命令であってもよく、そのツールは、カリフォルニア州サンノゼ市のＣａｄｅｎｃｅ  Ｄｅｓｉｇｎ  Ｓｙｓｔｅｍｓ社によって提供されるツールなどであるが、それに限定されるものではない。例えば、デバイスの構成モジュールからの出力に基づき、ＣＡＤツールは、例えば、例となるフォトニックデバイスを生成すべく半導体製造ツールにより用いられる、径方向接合を形成する複数の材料のタイプ、径方向接合領域の数および径方向分離、光共振器構造の形態、複数の電気接点の材料組成物および配置、および導波路結合器の形態および複数の寸法などを画定する複数のパラメータを決定すべく実装可能である。例となる実装において、これらの決定したパラメータ、および製造における製造シーケンスに関する複数の命令に基づき、半導体製造ツールが、例となる光共振器構造、または例となる光共振器構造を含む例となるフォトニックデバイスを製造するよう実装され得る。
【０１４２】
本明細書における複数の原理によると、少なくとも１つの非一時的なコンピュータ可読媒体が提供され、コード化された複数のプロセッサ実行可能命令を表すコードを有し、複数のプロセッサ実行可能命令は、１または複数のプロセッシングユニットにより実行されたとき、本明細書に記載の任意の例となる方法を実行する複数の命令を含み、候補の光共振器構造または、例となる光共振器構造を含む例となるフォトニックデバイスの設計を生成するための任意の方法を含む。
【０１４３】
本明細書における複数の原理によると、少なくとも１つの非一時的なコンピュータ可読媒体が提供され、それにコードされる複数のプロセッサ実行可能命令を表すコードを有し、複数のプロセッサ実行可能命令は、１または複数のプロセッシングユニットにより実行されたとき、本明細書に記載の任意の例となる方法を実施する命令を含み、本明細書に記載の複数の原理に係るデバイスの構成モジュールを用いて実行される複数の任意の命令を含む。
【０１４４】
図１８は、例となるデバイスの構成システム１８１０のブロック図を示し、本明細書に記載のように、入力情報１８１２を受信し、デバイスの構成モジュールの出力１８１４を生成する。特に、デバイスの構成システム１８１０は、本明細書に記載の例となる複数の方法のいずれかに関連する複数の命令を実行すべく、実装され得る。いくつかの例において、デバイスの構成システムデバイスの構成システム１８１０は、出力１８１４をデータ格納デバイスに格納し（例えば、データベース、サーバ、または他のメモリ）、それをディスプレイ上にレンダリングし（例えば、ソフトウェアアプリケーションプログラムまたはＡｐｐで生成されるユーザインタフェースに）、またはそれを印刷媒体（例えば、紙）にレンダリングすることで出力１８１４を提供する。
【０１４５】
図１９は、本明細書に記載の複数のシステムおよび方法に係る、デバイスの構成モジュールを含む例となるシステムのブロック図を示す。本明細書に記載の複数の原理に係るシステム１９００の非限定的な例は、図１９に示される。システム１９００は、少なくとも１つの通信インタフェース１９１１、少なくとも１つのメモリ１９１２、および少なくとも１つのプロセッシングユニット１９１３を含む。少なくとも１つのプロセッシングユニット１９１３は、少なくとも１つの通信インタフェース１９１１および少なくとも１つのメモリ１９１２と通信可能に結合されている。少なくとも１つのメモリ１９１２は、複数のプロセッサ実行可能命令１９１４およびデバイスの構成モジュール１９１５を格納されるよう構成されている。本明細書により詳細に記載したとおり、デバイスの構成モジュール１９１５は、半導体製造ツールの複数のＤＲＣ要件を表すデータ１９１６に基づき、本明細書に記載のデバイスの構成モジュールの出力を決定すべく適用され得る。非限定的な例において、少なくとも１つのプロセッシングユニット１９１３は、上記に記載の反復計算を少なくとも提供すべくメモリ１９１２に格納された複数のプロセッサ実行可能命令１９１４を実行する。また、少なくとも１つのプロセッシングユニット１９１３は、複数のプロセッサ実行可能命令１９１４を実行し、メモリ１９１２を制御し、通信インタフェース１９１１を格納または制御し、本明細書に記載したように、デバイスの構成モジュールの出力を、例えば、ユーザインタフェース、半導体製造ツール用のコントローラ、データベース、または、サーバに送信（１９１７）する。
【０１４６】
図２０は、本明細書に記載の複数のシステムおよび方法のいずれかを実行すべく用いられ得る、例示のコンピュータシステム２０００の例となるアーキテクチャを示す。図２０のコンピュータシステム２０００は、通信可能にメモリ２０２５に連結された１または複数のプロセッサ２０２０、１または複数の通信インタフェース２００５、１または複数の出力デバイス２０１０（例えば、１または複数の表示ユニット）、および１または複数の入力デバイス２０１５を含む。
【０１４７】
図２０のコンピュータシステム２０００において、メモリ２０２５は、任意のコンピュータ可読記憶媒体を備え得、それぞれのシステムに関して、本明細書に記載の様々な機能性を実装するための複数のプロセッサ実行可能命令等の複数のコンピュータ命令、およびそれに関連し、それにより生成され、または通信インタフェースまたは入力デバイスを介して受信された任意のデータを格納し得る。図２０に示されるプロセッサ２０２０は、メモリ２０２５に格納された複数の命令を実行すべく用いられ得る。また、そうすることにおいて、プロセッサ２０２０は、複数の命令の実行に従って処理および／または生成される様々な情報をメモリから読み取りまたはメモリに書き込み得る。
【０１４８】
また、例となるコンピュータシステム２０００はデバイスの構成モジュール２０３０を含む。デバイスの構成モジュールは、本明細書に記載のとおり、例えば、デバイスの構成モジュールの出力を提供すべく、本明細書に記載の複数の方法のいずれかを実行するための複数のプロセッサ実行可能命令を備える。プロセッサ２０２０は、デバイスの構成モジュール２０３０に関連して、複数のプロセッサ実行可能命令を実行すべく用いられ得る。
【０１４９】
また、図２０に示すコンピュータシステム２０００のプロセッサ２０２０は、また、複数の通信インタフェース２００５に通信可能に結合され、または複数の通信インタフェース２００５を制御し得、複数の命令の実行に従って、様々な情報を送信または受信する。例えば、複数の通信インタフェース２００５は、有線または無線のネットワーク、バス、または複数の他の通信手段に結合され得、従って、コンピュータシステム２０００が複数の他のデバイス（例えば、複数の他のコンピュータシステム）に情報を送信し、および／または複数の他のデバイスから情報を受信することを可能とする。また、通信インタフェース２００５は、外部のネットワーク２０３５と通信を行い得る。いくつかの実装において、通信インタフェースは、ウェブサイトまたはアプリケーションプログラム（Ａｐｐ）を電子デバイス上に、コンピュータシステム２０００の少なくともいくつかの態様へのアクセスポータルとして提供するよう構成され得る（例えば、複数のハードウェアコンポーネントまたは複数のソフトウェアコンポーネントを介して）。複数のそのような電子デバイスの複数の非限定的な例は、複数のタブレット、スレート、スマートフォン、電子リーダー、または他の同様の電子デバイスである。
【０１５０】
図２０に示されるコンピュータシステム２０００の複数の出力デバイス２０１０は、例えば、様々な情報が、複数の命令の実行に関連して見なされ、またはそうでなければ理解されることを可能にするよう設けられ得る。入力デバイス２０１５は、例えば、ユーザーが、デバイスの構成モジュールの複数の命令の実行中に、複数の手動調整を行ったり、複数の選択を行ったり、データまたは様々な他の情報を入力したり、またはプロセッサと様々な方法のいずれかで接触することが可能となるよう設けられ得る。
【０１５１】
［結論］
本明細書において、様々な発明の実施形態が記載され、示されたが、当業者は、機能を実行し、および／または、本明細書に記載の複数の結果および／または１つまたは複数の利点を取得するための様々な他の手段および／または構造を容易に想像し、そのような変更および／または変形の各々は、本明細書に記載の発明の複数の実施形態の範囲内にあると認められる。より一般的には、当業者は、本明細書に記載の全てのパラメータ、寸法、材料、および構成は例であることが意図され、複数の実際のパラメータ、寸法、材料、および／または構成は、複数の発明の教示が使用される特定の適用または複数の適用に依存することを、容易に理解するだろう。当業者は、わずかな通常の実験を用いて、本明細書に記載の複数の特定の発明の実施形態と同等の多くのことを認識し、または解明できるようになるだろう。従って、上記複数の実施形態は、例としてのみ提示され、そして、複数の発明の実施形態が具体的に記載された通り以外にも実施され得ることを理解されたい。本開示の複数の発明の実施形態は、本明細書に記載の個々の特徴、システム、物品、材料、キット、および／または方法を対象とする。更に、そのような特徴、システム、物品、材料、キット、および／または方法が、互いに矛盾しない場合、そのような特徴、システム、物品、材料、キットおよび／または方法の２つまたはそれより多くのものの任意の組み合わせが、本開示の発明の範囲に含まれる。
【０１５２】
発明の上記複数の実施形態は、添付の図１Ａから２０に提供された複数の実装を介して行うことも含む、多数の方法のいずれかにおいて実装され得る。例えば、いくつかの実施形態は、ハードウェア、ソフトウェア、またはそれらの組み合わせを使用して、実装され得る。実施形態の任意の態様が、ソフトウェアにおいて少なくとも一部実装される場合、ソフトウェアコードは、単一のデバイスまたはコンピュータに設けられ、または複数のデバイス／コンピュータに分布された、任意の適切なプロセッサまたはプロセッサの集合体上で実行され得る。
【０１５３】
また、本明細書に記載の技術は、少なくとも１つの例が提供された方法として具現化され得る。方法の一部として実行される複数の処理は、任意の適切な方法において順序づけられ得る。従って、複数の実施形態は、複数の処理が図示されたのと異なる順序で実行され、また、複数の例示の実施形態において、複数の続いて起こる処理として示されていても、同時にいくつかの処理を実行することも含み得る。
【０１５４】
本明細書に定義および使用されるように、全ての定義は、辞書による複数の定義、参照によって組み込まれる複数の文書における複数の定義、および／または複数の定義された用語の複数の通常の意味を優先することを理解するべきである。
【０１５５】
明細書で使用される不定冠詞の"ａ"、"ａｎ"は、反対のことが明確に示されない限り、「少なくとも１つの（ａｔ  ｌｅａｓｔ  ｏｎｅ」」を意味することを理解すべきである。
【０１５６】
本明細書で使用される「および／または（ａｎｄ／ｏｒ）」の表現は、結合される複数の要素、すなわち、いくつかの場合では結合的に存在し、また他の場合では分離的に存在する複数の要素の「いずれまたは両方（ｅｉｔｈｅｒ  ｏｒ  ｂｏｔｈ）」を意味すると理解すべきである。「および／または（ａｎｄ／ｏｒ）」で列挙される複数の要素は、同じ方法で、すなわち結合される複数の要素の「１または複数（ｏｎｅ  ｏｒ  ｍｏｒｅ）」と解釈されるべきである。具体的に識別された複数の要素に関連しまたは関連しなくても、「および／または（ａｎｄ／ｏｒ）」の表現により具体的に識別された複数の要素の他に、複数の他の要素が任意選択的に存在し得る。従って、非限定的な例として、「Ａおよび／またはＢ（Ａ  ａｎｄ／ｏｒ  Ｂ）」の言及は、「備える（ｃｏｍｐｒｉｓｉｎｇ）」等のオープンエンド（非制限的）な文言と共に用いられる場合、ある実施形態においては、Ａのみを指し（Ｂ以外の複数の要素を任意選択的に含む）、別の実施形態においては、Ｂのみを指し（Ａ以外の複数の要素を任意選択的に含む）、また別の実施形態においては、ＡとＢの両方を指す（他の要素を任意選択的に含む）等を指す。
【０１５７】
本明細書で用いられるように、「または（ｏｒ）」は、上記で定義されるように、「および／または（ａｎｄ／ｏｒ）」と同じ意味であることを理解すべきである。例えば、複数の物品をリストに分離している場合、「または（ｏｒ）」または「および／または（ａｎｄ／ｏｒ）」は、含まれるものと解釈すべきである、すなわち、多数のまたは列挙された要素および任意選択的には、列挙されていない追加の物品のうち、少なくとも１つを含むが、１つ以上をも含む。「のうちの１つのみ（ｏｎｌｙ  ｏｎｅ  ｏｆ）」「のうちの正確に１つ（ｅｘａｃｔｌｙ  ｏｎｅ  ｏｆ）」、「から成る（ｃｏｎｓｉｓｔｉｎｇ  ｏｆ）」等の、反対のことが明確に示された用語のみが、多数のまたは列挙された複数の要素のうちの必ず１つの要素のみを含むことを指す。一般的には、本明細書で使用される「または（ｏｒ）」という用語は、「のいずれ（ｅｉｔｈｅｒ）」「のうちの１つ（ｏｎｌｙ  ｏｎｅ  ｏｆ）」または「のうちの正確に１つ（ｅｘａｃｔｌｙ  ｏｎｅ  ｏｆ）」等の排他性を示す複数の用語が先行する場合は、複数の排他的代替を示すとのみ解釈すべきである（すなわち、「一方または他方であって、両方ではない（ｏｎｅ  ｏｒ  ｔｈｅ  ｏｔｈｅｒ  ｂｕｔ  ｎｏｔ  ｂｏｔｈ）」）。
【０１５８】
本明細書で用いられるように、１または複数の要素のリストを参照する「少なくとも１つ（ａｔ  ｌｅａｓｔ  ｏｎｅ）」という表現は、複数の要素のリストにおける複数の要素の任意の１又は複数から選択された少なくとも１つの要素を意味するが、必ずしも複数の要素のリスト内に具体的に列挙される各々のおよびすべての要素のうち少なくとも１つを含むのではなく、複数の要素のリストにおける複数の要素の複数の任意の組み合わせを除外していないと理解すべきである。また、この定義により、「少なくとも１つ（ａｔ  ｌｅａｓｔ  ｏｎｅ）」の表現が指す、複数の要素のリスト内に具体的に特定された複数の要素の他に、具体的に識別された複数の要素に関連しまたは関連しなかろうが、複数の要素が任意選択的に存在することが可能となる。従って、非限定的な例として、「ＡとＢのうち少なくとも１つ（ａｔ  ｌｅａｓｔ  ｏｎｅ  ｏｆ  Ａ  ａｎｄ  Ｂ）」（または、「ＡまたはＢのうち少なくとも１つ（ａｔ  ｌｅａｓｔ  ｏｎｅ  ｏｆ  Ａ  ｏｒ  Ｂ）」と同じく、または「Ａおよび／またはＢのうち少なくとも１つ（ａｔ  ｌｅａｓｔ  ｏｎｅ  ｏｆ  Ａ  ａｎｄ／ｏｒ  Ｂ）」と同じく）は、ある実施形態においては少なくとも１つ、任意選択的には１よりも多くの、Ａがあるが、Ｂが存在しない（および任意選択的に、Ｂ以外の複数の要素を含む）、別の実施形態においては、少なくとも１つ、任意選択的には１よりも多くの、Ｂがあるが、Ａが存在しない（および任意選択的に、Ａ以外の複数の要素を含む）、また別の実施形態では、少なくとも１つ、任意選択的には１つよりも多くの、Ａ、１よりも多くの、Ｂ（任意選択的に複数の他の要素を含む）等を指し得る。
【０１５９】
複数の請求項において、および上記の明細書においても、「備え（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｉｎｇ）」、「所持する（ｃａｒｒｙｉｎｇ）」、「有する（ｈａｖｉｎｇ）」、「含有する（ｃｏｎｔａｉｎｉｎｇ）」、「伴う（ｉｎｖｏｌｖｉｎｇ）」「保持する（ｈｏｌｄｉｎｇ）」「からなる（ｃｏｍｐｏｓｅｄ  ｏｆ）」などの全ての移行句は、オープンエンド、すなわち、含むが限定されないことを意味すると理解される。ただし、  Ｕｎｉｔｅｄ  Ｓｔａｔｅｓ  Ｐａｔｅｎｔ  Ｏｆｆｉｃｅ  Ｍａｎｕａｌ  ｏｆ  Ｐａｔｅｎｔ  Ｅｘａｍｉｎｉｎｇ  Ｐｒｏｃｅｄｕｒｅｓ、Ｓｅｃｔｉｏｎ  ２１１１．０３にあるとおり、「成る（ｃｏｎｓｉｓｔｉｎｇ  ｏｆ）」および「から本質的に成る（ｃｏｎｓｉｓｔｉｎｇ  ｅｓｓｅｎｔｉａｌｌｙ  ｏｆ）」という移行句のみが、それぞれクローズドまたはセミクローズドな移行句である。
【図１Ａ】
0006648008.tif 000004
【図１Ｂ】
0006648008.tif 000005
【図１Ｃ】
0006648008.tif 000006
【図１Ｄ】
0006648008.tif 000007
【図１Ｅ】
0006648008.tif 000008
【図２Ａ】
0006648008.tif 000009
【図２Ｂ】
0006648008.tif 000010
【図２Ｃ】
0006648008.tif 000011
【図２Ｄ】
0006648008.tif 000012
【図３Ａ】
0006648008.tif 000013
【図３Ｂ】
0006648008.tif 000014
【図３Ｃ】
0006648008.tif 000015
【図３Ｄ】
0006648008.tif 000016
【図３Ｅ】
0006648008.tif 000017
【図４Ａ】
0006648008.tif 000018
【図４Ｂ】
0006648008.tif 000019
【図４Ｃ】
0006648008.tif 000020
【図５】
0006648008.tif 000021
【図６Ａ】
0006648008.tif 000022
【図６Ｂ】
0006648008.tif 000023
【図７Ａ】
0006648008.tif 000024
【図７Ｂ】
0006648008.tif 000025
【図７Ｃ】
0006648008.tif 000026
【図８Ａ】
0006648008.tif 000027
【図８Ｂ】
0006648008.tif 000028
【図８Ｃ】
0006648008.tif 000029
【図８Ｄ】
0006648008.tif 000030
【図９Ａ】
0006648008.tif 000031
【図９Ｂ】
0006648008.tif 000032
【図９Ｃ】
0006648008.tif 000033
【図９Ｄ】
0006648008.tif 000034
【図９Ｅ】
0006648008.tif 000035
【図９Ｆ】
0006648008.tif 000036
【図９Ｇ】
0006648008.tif 000037
【図９Ｈ】
0006648008.tif 000038
【図１０Ａ】
0006648008.tif 000039
【図１０Ｂ】
0006648008.tif 000040
【図１０Ｃ】
0006648008.tif 000041
【図１０Ｄ】
0006648008.tif 000042
【図１０Ｅ】
0006648008.tif 000043
【図１１Ａ】
0006648008.tif 000044
【図１１Ｂ】
0006648008.tif 000045
【図１１Ｃ】
0006648008.tif 000046
【図１１Ｄ】
0006648008.tif 000047
【図１２Ａ】
0006648008.tif 000048
【図１２Ｂ】
0006648008.tif 000049
【図１３Ａ】
0006648008.tif 000050
【図１３Ｂ】
0006648008.tif 000051
【図１３Ｃ】
0006648008.tif 000052
【図１３Ｄ】
0006648008.tif 000053
【図１４Ａ】
0006648008.tif 000054
【図１４Ｂ】
0006648008.tif 000055
【図１５Ａ】
0006648008.tif 000056
【図１５Ｂ】
0006648008.tif 000057
【図１５Ｃ】
0006648008.tif 000058
【図１５Ｄ】
0006648008.tif 000059
【図１６Ａ】
0006648008.tif 000060
【図１６Ｂ】
0006648008.tif 000061
【図１７】
0006648008.tif 000062
【図１８】
0006648008.tif 000063
【図１９】
0006648008.tif 000064
【図２０】
0006648008.tif 000065