(57)【特許請求の範囲】
【請求項１】
基板上に、垂直方向に配置される第１の半導体柱と、
前記第１の半導体柱の下方にある第１の不純物領域と、
前記第１の不純物領域に繋がり、且つ水平方向に延びている、半導体または導体よりなる第１不純物領域接続層と、
前記第１の半導体柱の上方にある第２の不純物領域と、
前記第１の不純物領域と、前記第２の不純物領域の間にある前記第１の半導体柱を囲んだ第１のゲート絶縁層と、
前記第１のゲート絶縁層を囲んだ第１のゲート導体層と、
前記基板上に、垂直方向に配置される第２の半導体柱と、前記第２の半導体柱の下方にある第３の不純物領域と、
前記第２の半導体柱の上方にある第４の不純物領域と、
前記第３の不純物領域と、前記第４の不純物領域の間にある前記第２の半導体柱を囲んだ第２のゲート絶縁層と、
前記第２のゲート絶縁層を囲んだ第２のゲート導体層と、
前記第２のゲート導体層に繋がり、且つ水平方向に延びている導体よりなる第２ゲート接続導体層と、
前記第１不純物領域接続層と、前記第２ゲート接続導体層と、に繋がり、且つ、平面視において、少なくとも前記第２ゲート接続導体層に重なる部分の底部の垂直方向での位置が、前記第２のゲート導体層と、前記第２ゲート接続導体層と、の上表面位置より低い第１のコンタクトホールと、
前記第１のコンタクトホール内に前記第１の不純物領域と、前記第２ゲート接続導体層と、に繋がる第１の接続導体層を有する、
ことを特徴とする柱状半導体装置。
【請求項２】
前記第１の接続導体層の上表面位置が、垂直方向において、前記第２のゲート導体層、及び前記第２ゲート接続導体層の上表面位置より下にある、
ことを特徴にする請求項１に記載の柱状半導体装置。
【請求項３】
前記第２のゲート導体層と、前記第２ゲート接続導体層と、が同じ材料層よりなる、
ことを特徴にする請求項１に記載の柱状半導体装置。
【請求項４】
平面視において、前記第１のコンタクトホールが、
前記第１不純物領域接続層上または前記第２ゲート接続導体層上にある第２のコンタクトホールと、
前記第２のコンタクトホールが前記第１不純物領域接続層上にある場合は、前記第２ゲート接続導体層に繋がり、前記第２のコンタクトホールが前記第２ゲート接続導体層上にある場合は、前記第１不純物領域接続層に繋がる、第３のコンタクトホールと、よりなり、
前記第３のコンタクトホールの底部が、前記第２のゲート導体層、及び前記第２ゲート接続導体層の上表面位置より下にあり、
前記第１の接続導体層が、前記第２のコンタクトホール内にある第２の接続導体層と、前記第２の接続導体層に繋がり、且つ前記第３のコンタクトホール内にある第３の接続導体層と、よりなる、
ことを特徴にする請求項１に記載の柱状半導体装置。
【請求項５】
前記第１のゲート導体層に繋がり、且つ水平方向に延びている第１ゲート接続導体層と、
前記第１ゲート接続導体層と、前記第２ゲート接続導体層との側面を囲んだ第１の層間絶縁層と、
前記第１の層間絶縁層側面を囲んだ、前記第１の層間絶縁層と異なる材料であり、且つ前記第１のコンタクトホール形成のための第２の層間絶縁層とを有する、
ことを特徴にする請求項１に記載の柱状半導体装置。
【請求項６】
前記第１ゲート接続導体層側面と、前記第２ゲート接続導体層の側面と、前記第１の接続導体層側面と、の間にシリコン酸化膜の誘電率より低い誘電率の第３の層間絶縁層を有する、
ことを特徴にする請求項５に記載の柱状半導体装置。
【請求項７】
前記第１ゲート接続導体層側面と、前記第２ゲート接続導体層の側面と、の片方または両方と、前記第１の接続導体層側面と、の間に、空孔がある第４の層間絶縁層を有する、
ことを特徴にする請求項５に記載の柱状半導体装置。
【請求項８】
前記第３のコンタクトホールの底に繋がり、且つ前記第３のコンタクトホールより下方にある半導体、または導電層である材料層まで繋がった第４のコンタクトホールと、
前記第４のコンタクトホール内に、第４の接続導体層を有する、
ことを特徴にする請求項４に記載の柱状半導体装置。
【請求項９】
前記第１のコンタクトホールの底部が前記第１の不純物領域の内部にある、
ことを特徴にする請求項１に記載の柱状半導体装置。
【請求項１０】
柱状半導体装置の製造方法であって、
第１の不純物領域、第１の半導体柱及び第２の不純物領域が、基板上に垂直方向に階層的に配置されると共に、第３の不純物領域、第２の半導体柱及び第４の不純物領域が、基板上に垂直方向に階層的に配置されており、
前記第１の不純物領域は、前記第１の半導体柱の下方に配置されており、
前記第３の不純物領域は、前記第２の半導体柱の下方に配置されており、
半導体または導体の第１不純物領域接続層が、前記第１の不純物領域に繋がり、且つ水平方向に延びており、
前記第１の半導体柱を囲むように第１のゲート絶縁層を形成する工程と、
前記第２の半導体柱を囲むように第２のゲート絶縁層を形成する工程と、
前記第１のゲート絶縁層を囲むように第１のゲート導体層を形成する工程と、
前記第２のゲート絶縁層を囲むように第２のゲート導体層を形成する工程と、
前記第２のゲート導体層に繋がり、且つ水平方向に延びた第２ゲート接続導体層を形成する工程と、
前記第１不純物領域接続層と、前記第２ゲート接続導体層と、に繋がり、且つ、平面視において、少なくとも前記第２ゲート接続導体層に重なる部分の底部の垂直方向での位置が、前記第２のゲート導体層、及び前記第２ゲート接続導体層の上表面位置より低い第１のコンタクトホールを形成する工程と、
前記第１のコンタクトホール内に前記第１不純物領域接続層と、前記第２ゲート接続導体層と、に繋がる第１の接続導体層を形成する工程を有する、
ことを特徴とする柱状半導体装置の製造方法。
【請求項１１】
前記第１の接続導体層の上表面位置が、垂直方向において、前記第２のゲート導体層、及び前記第２ゲート接続導体層の、上表面位置より下になるように形成する、
ことを特徴にする請求項１０に記載の柱状半導体装置の製造方法。
【請求項１２】
前記第２のゲート導体層と、前記第２ゲート接続導体層と、を同じ材料層で形成する、
ことを特徴にする請求項１０に記載の柱状半導体装置の製造方法。
【請求項１３】
前記第１不純物領域接続層上に、第２のコンタクトホールを形成する工程と、
前記第２のコンタクトホール内に第２の接続導体層を形成する工程と、
前記第２のコンタクトホール上と、前記第２ゲート接続導体層上と、に繋がる第３のコンタクトホールを形成する工程と、
前記第３のコンタクトホール内に第３の接続導体層を形成する工程を有し、
前記第２のコンタクトホールと、前記第３のコンタクトホールとが、合わさって前記第１のコンタクトホールとなっており、
前記第２の接続導体層と、前記第３の接続導体層と、が合わさって前記第１の接続導体層となっている、
ことを特徴にする請求項１０に記載の柱状半導体装置の製造方法。
【請求項１４】
前記第２ゲート接続導体層上に、第４のコンタクトホールを形成する工程と、
前記第４のコンタクトホール内に第４の接続導体層を形成する工程と、
前記第４のコンタクトホール上と、前記第１不純物領域接続層上と、に繋がる第５のコンタクトホールを形成する工程と、
前記第５のコンタクトホール内に第５の接続導体層を形成する工程を有し、
前記第４のコンタクトホールと、前記第５のコンタクトホールとが、合わさって前記第１のコンタクトホールとなっており、
前記第４の接続導体層と、前記第５の接続導体層と、が合わさって前記第１の接続導体層となっている、
ことを特徴にする請求項１０に記載の柱状半導体装置の製造方法。
【請求項１５】
前記第１のゲート導体層に繋がり、且つ水平方向に延びた第１ゲート接続導体層と、前記第２ゲート接続導体層との側面を囲んだ第１の層間絶縁層を形成する工程と、
前記第１の層間絶縁層側面を囲み、前記第１の層間絶縁層と異なる材料であり、且つ前記第１のコンタクトホール形成のためのエッチング種が前記第１の層間絶縁層より高いエッチング速度である第２の層間絶縁層を形成する工程とを有する、
ことを特徴にする請求項１０に記載の柱状半導体装置の製造方法。
【請求項１６】
前記第１の接続導体層側面を囲み、且つ比誘電率がシリコン酸化膜より低い第３の層間絶縁層を形成する工程を有する、
ことを特徴にする請求項１０に記載の柱状半導体装置の製造方法。
【請求項１７】
前記第１の接続導体層を囲み、且つ前記第１の接続導体層と前記第１のゲート導体層との間に空孔を有するように第４の層間絶縁層を形成する工程を有する、
ことを特徴にする請求項１０に記載の柱状半導体装置の製造方法。
【請求項１８】
前記第３のコンタクトホールの底に繋がり、且つ前記第３のコンタクトホールより下方にある半導体、または導電層である材料層まで繋がった第６のコンタクトホールを形成する工程と、
前記第３のコンタクトホールと、前記第６のコンタクトホールとの内側に、第６の接続導体層を形成する工程を有する、
ことを特徴にする請求項１３に記載の柱状半導体装置の製造方法。
【請求項１９】
前記第４のコンタクトホールの底に繋がり、且つ前記第４のコンタクトホールより下方にある半導体、または導電層である材料層まで繋がった第７のコンタクトホールを形成する工程と、
前記第４のコンタクトホールと、前記第７のコンタクトホールとの内側に、第７の接続導体層を形成する工程を有する、
ことを特徴にする請求項１４に記載の柱状半導体装置の製造方法。
【請求項２０】
前記第１のコンタクトホールの底部が、前記第１不純物領域接続層の内部にある、
ことを特徴にする請求項１０に記載の柱状半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、柱状半導体装置と、その製造方法に関する。
【背景技術】
【０００２】
近年、代表的な柱状半導体装置であるＳＧＴ（Surrounding Gate Transistor）は、高集積な半導体装置を提供する半導体素子として注目されている。また、ＳＧＴを有する半導体メモリ装置の更なる高集積化、高性能化が求められている。【０００３】
通常のプレナー型ＭＯＳトランジスタでは、チャネルが半導体基板の上表面に沿う水平方向に存在する。これに対して、ＳＧＴのチャネルは、半導体基板の上表面に対して垂直な方向に存在する（例えば、非特許文献１を参照）。このため、ＳＧＴはプレナー型ＭＯＳトランジスタと比べ、半導体装置の高密度化が可能である。【０００４】
図１０に、ＮチャネルＳＧＴの構造模式図を示す。Ｐ型又はｉ型（真性型）の導電型を有するＳｉ柱１００（以下、シリコン半導体柱を「Ｓｉ柱」と称する。）内の上下の位置に、一方がソースとなる場合に、他方がドレインとなるＮ+領域１０１ａ、１０１ｂ（以下、ドナー不純物を高濃度で含む半導体領域を「Ｎ+領域」と称する。）が形成されている。このソース、ドレインとなるＮ+領域１０１ａ、１０１ｂ間のＳｉ柱１００の部分がチャネル領域１０２となる。このチャネル領域１０２を囲むようにゲート絶縁材料層１０３が形成されている。このゲート絶縁材料層１０３を囲むようにゲート導体層１０４が形成されている。ＳＧＴでは、ソース、ドレインとなるＮ+領域１０１ａ、１０１ｂ、チャネル領域１０２、ゲート絶縁材料層１０３、ゲート導体層１０４が、単一のＳｉ柱１００内に形成される。このため、平面視において、ＳＧＴの占有面積は、プレナー型ＭＯＳトランジスタの単一のソース又はドレインＮ+領域の占有面積に相当する。そのため、ＳＧＴを有する回路チップは、プレナー型ＭＯＳトランジスタを有する回路チップと比較して、更なるチップサイズの縮小化が実現できる。【０００５】
実際のＬＳＩ回路チップ上には図１０に示したＳＧＴが多数形成されている。各ＳＧＴのソース、ドレイン、ゲート導体層は、他のＳＧＴのソース、ドレイン、ゲート導体層、または外部回路に繋がる配線と、回路設計に従って、接続されている。この接続方法は、ＬＳＩ回路チップの集積度、性能、製造の容易性に大きく影響を与える。
【先行技術文献】
【非特許文献】
【０００６】
【非特許文献１】Hiroshi Takato, Kazumasa Sunouchi, Naoko Okabe, Akihiro Nitayama, Katsuhiko Hieda, Fumio Horiguchi, and Fujio Masuoka: IEEE Transaction on Electron Devices, Vol.38, No.3, pp.573-578 (1991)
【非特許文献２】H.Itoh, T.Moriya, and M.Kashiwagi : " Selective CVD of tungsten and its applications to MOSLSI ", Solid-State Techn., November, pp.83 (1986)
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ＳＧＴを用いたＬＳＩ回路の高密度化、高性能化、低コスト化の実現が求められている。
【課題を解決するための手段】
【０００８】
本発明の第１の観点に係る、柱状半導体装置は、
基板上に、垂直方向に配置される第１の半導体柱と、
前記第１の半導体柱の下方にある第１の不純物領域と、
前記第１の不純物領域に繋がり、且つ水平方向に延びている、半導体または導体よりなる第１不純物領域接続層と、
前記第１の半導体柱の上方にある第２の不純物領域と、
前記第１の不純物領域と、前記第２の不純物領域の間にある前記第１の半導体柱を囲んだ第１のゲート絶縁層と、
前記第１の絶縁層を囲んだ第１のゲート導体層と、
前記基板上に、垂直方向に配置される第２の半導体柱と、
前記第２の半導体柱の下方にある第３の不純物領域と、
前記第２の半導体柱の上方にある第４の不純物領域と、
前記第３の不純物領域と、前記第４の不純物領域の間にある前記第２の半導体柱を囲んだ第２のゲート絶縁層と、
前記ゲート絶縁層を囲んだ第２のゲート導体層と、
前記第２のゲート導体層に繋がり、且つ水平方向に延びている導体よりなる第２ゲート接続導体層と、
前記第１不純物領域接続層と、前記第２ゲート接続導体層と、に繋がり、且つ、平面視において、少なくとも前記第２ゲート接続導体層に重なる部分の底部の垂直方向での位置が、前記第２のゲート導体層と、前記第２ゲート接続導体層と、の上表面位置より低い第１のコンタクトホールと、
前記第１のコンタクトホール内に前記第１の不純物領域と、前記第２ゲート接続導体層と、に繋がる第１の接続導体層を有する、
ことを特徴とする。【０００９】
前記柱状半導体装置において、前記第１の接続導体層の上表面位置が、垂直方向において、前記第２のゲート導体層、及び前記第２ゲート接続導体層の上表面位置より下にある、
ことが望ましい。
前記柱状半導体装置において、前記第２のゲート導体層と、前記第２ゲート接続導体層と、が同じ材料層よりなる、
ことが望ましい。【００１０】
前記柱状半導体装置において、平面視において、前記第１のコンタクトホールが、
前記第１不純物領域接続層上または前記第２ゲート接続導体層上にある第２のコンタクトホールと、
前記第２のコンタクトホールが前記第１不純物領域接続層上にある場合は、前記第２ゲート接続導体層とに繋がり、前記第２のコンタクトホールが前記第２ゲート接続導体層上にある場合は、前記第１不純物領域接続層に繋がる、第３のコンタクトホールと、よりなり、
前記第３のコンタクトホールの底部が、前記第２のゲート導体層、及び前記第２ゲート接続導体層の上表面位置より下にあり、
前記第１の接続導体層が、前記第２のコンタクトホール内にある第２の接続導体層と、前記第２の接続導体層に繋がり、且つ前記第３のコンタクトホール内にある第３の接続導体層と、よりなる、
ことが望ましい。【００１１】
前記柱状半導体装置において、前記第１のゲート導体層に繋がり、且つ水平方向に延びている第１ゲート接続導体層と、
前記第１ゲート接続導体層と、前記第２ゲート接続導体層との側面を囲んだ第１の層間絶縁層と、
前記第１の層間絶縁層側面を囲んだ、前記第１の層間絶縁層と異なる材料であり、且つ前記第１のコンタクトホール形成のための第２の層間絶縁層とを有する、
ことが望ましい。【００１２】
前記柱状半導体装置において、前記第１ゲート接続導体層側面と、前記第２ゲート接続導体層の側面と、前記第１の接続導体層側面と、の間にシリコン酸化膜の誘電率より低い誘電率の第３の層間絶縁層を有する、
ことが望ましい。【００１３】
前記柱状半導体装置において、前記第１ゲート接続導体層側面と、前記第２ゲート接続導体層の側面と、の片方または両方と、前記第１の接続導体層側面と、の間に、空孔がある第４の層間絶縁層を有する、
ことが望ましい。【００１４】
前記柱状半導体装置において、前記第３のコンタクトホールの底に繋がり、且つ前記第３のコンタクトホールより下方にある半導体、または導電層である材料層まで繋がった第４のコンタクトホールと、
前記第４のコンタクトホール内に、第４の接続導体層を有する、
ことが望ましい。【００１５】
前記柱状半導体装置において、前記第１のコンタクトホールの底部が前記第１の不純物領域の内部にある、ことが望ましい。【００１６】
本発明の第２の観点に係る、柱状半導体装置の製造方法は、
第１の不純物領域、第１の半導体柱及び第２の不純物領域が、基板上に垂直方向に階層的に配置されると共に、第３の不純物領域、第２の半導体柱及び第４の不純物領域が、基板上に垂直方向に階層的に配置されており、
前記第１の不純物領域は、前記第１の半導体柱の下方に配置されており、
前記第３の不純物領域は、前記第２の半導体柱の下方に配置されており、
半導体または導体の第１不純物領域接続層が、前記第１の不純物領域に繋がり、且つ水平方向に延びており、
前記第１の半導体柱を囲むように第１のゲート絶縁層を形成する工程と、
前記第２の半導体柱を囲むように第２のゲート絶縁層を形成する工程と、
前記第１のゲート絶縁層を囲むように第１のゲート導体層を形成する工程と、
前記第２のゲート絶縁層を囲むように第２のゲート導体層を形成する工程と、
前記第２のゲート導体層に繋がり、且つ水平方向に延びた第２ゲート接続導体層を形成する工程と、
前記第１不純物領域接続層と、前記第２ゲート接続導体層と、に繋がり、且つ、平面視において、少なくとも前記第２のゲート導体層に重なる部分の底部の垂直方向での位置が、前記第２のゲート導体層、及び前記第２ゲート接続導体層の上表面位置より低い第１のコンタクトホールを形成する工程と、
前記第１のコンタクトホール内に前記第１の不純物領域と、前記第２ゲート接続導体層と、に繋がる第１の接続導体層を形成する工程を有する、
ことを特徴とする。【００１７】
前記方法において、前記第１の接続導体層の上表面位置が、垂直方向において、前記第２のゲート導体層、及び前記第２ゲート接続導体層の、上表面位置より下になるように形成する、
ことが望ましい。
前記方法において、前記第２のゲート導体層と、前記第２ゲート接続導体層と、を同じ材料層で形成する、ことが望ましい。【００１８】
前記方法において、前記第１不純物領域接続層上に、第２のコンタクトホールを形成する工程と、
前記第２のコンタクトホール内に第２の接続導体層を形成する工程と、
前記第２のコンタクトホール上と、前記第２ゲート接続導体層上と、に繋がる第３のコンタクトホールを形成する工程と、
第３のコンタクトホール内に第３の接続導体層を形成する工程を有し、
前記第２のコンタクトホールと、前記第３のコンタクトホールとが、合わさって前記第１のコンタクトホールであり、
前記第２の接続導体層と、第３の接続導体層と、が合わさって前記第１の接続導体層となっている、
ことが望ましい。【００１９】
前記方法において、前記第２ゲート接続導体層上に、第４のコンタクトホールを形成する工程と、
前記第４のコンタクトホール内に第４の接続導体層を形成する工程と、
前記第４のコンタクトホール上と、前記第１不純物接続層上と、に繋がる第５のコンタクトホールを形成する工程と、
前記第５のコンタクトホール内に第５の接続導体層を形成する工程を有し、
前記第４のコンタクトホールと、前記第５のコンタクトホールとが、合わさって前記第１のコンタクトホールであり、
前記第４の接続導体層と、第５の接続導体層と、が合わさって前記第１の接続導体層となっている、
ことが望ましい。【００２０】
前記方法において、前記第１ゲート接続導体層と、前記第２ゲート接続導体層との側面を囲んだ第１の層間絶縁層を形成する工程と、
前記第１の層間絶縁層側面を囲み、前記第１の層間絶縁層と異なる材料であり、且つ前記第１のコンタクトホール形成のためのエッチング種が前記第１の層間絶縁層より高いエッチング速度である第２の層間絶縁層を形成する工程とを有する、
ことが望ましい。【００２１】
前記方法において、前記第１の接続導体層側面を囲み、且つ比誘電率がシリコン酸化膜より低い第３の層間絶縁層を形成する工程を有する、
ことが望ましい。【００２２】
前記方法において、前記第１の接続導体層を囲み、且つその中に空孔がある第４の層間絶縁層を形成する工程を有する、ことが望ましい。【００２３】
前記方法において、前記第３のコンタクトホールの底に繋がり、且つ前記第３のコンタクトホールより下方にある半導体、または導電層である材料層まで繋がった第６のコンタクトホールを形成する工程と、
前記第３のコンタクトホールと、前記第６のコンタクトホールとの内側に、第６の接続導体層を有する、
ことが望ましい。【００２４】
前記方法において、前記第４のコンタクトホールの底に繋がり、且つ前記第４のコンタクトホールより下方にある半導体、または導電層である材料層まで繋がった第７のコンタクトホールを形成する工程と、
前記第４のコンタクトホールと、前記第７のコンタクトホールとの内側に、第７の接続導体層を形成する工程を有する、
ことが望ましい。【００２５】
前記方法において、前記第１のコンタクトホールの底部が、前記第１不純物領域接続層の内部にある、ことが望ましい。
【発明の効果】
【００２６】
本発明によれば、ＳＧＴを有する柱状半導体メモリ装置において、１つのメモリセルが少なくとも３個の半導体柱より形成され、且つ少ない数のメモリセル内の配線層を繋ぐコンタクトホールにより形成される。これにより、高密度のＳＲＡＭセル回路が実現できる。
【図面の簡単な説明】
【００２７】
【図１】本発明の第１実施形態に係るＳＧＴを有する柱状半導体メモリ装置を説明するためのＳＲＡＭセル回路図である。
【図２Ａ】第１実施形態に係るＳＧＴを有する柱状半導体メモリ装置の製造方法を説明するための平面図（ａ）と断面構造図（ｂ）、（ｃ）である。
【図２Ｂ】第１実施形態に係るＳＧＴを有する柱状半導体メモリ装置の製造方法を説明するための平面図（ａ）と断面構造図（ｂ）、（ｃ）である。
【図２Ｃ】第１実施形態に係るＳＧＴを有する柱状半導体メモリ装置の製造方法を説明するための平面図（ａ）と断面構造図（ｂ）、（ｃ）である。
【図２Ｄ】第１実施形態に係るＳＧＴを有する柱状半導体メモリ装置の製造方法を説明するための平面図（ａ）と断面構造図（ｂ）、（ｃ）である。
【図２Ｅ】第１実施形態に係るＳＧＴを有する柱状半導体メモリ装置の製造方法を説明するための平面図（ａ）と断面構造図（ｂ）、（ｃ）である。
【図２Ｆ】第１実施形態に係るＳＧＴを有する柱状半導体メモリ装置の製造方法を説明するための平面図（ａ）と断面構造図（ｂ）、（ｃ）である。
【図２Ｇ】第１実施形態に係るＳＧＴを有する柱状半導体メモリ装置の製造方法を説明するための平面図（ａ）と断面構造図（ｂ）、（ｃ）、（ｄ）である。
【図２Ｈ】第１実施形態に係るＳＧＴを有する柱状半導体メモリ装置の製造方法を説明するための平面図（ａ）と断面構造図（ｂ）、（ｃ）、（ｄ）である。
【図２Ｉ】第１実施形態に係るＳＧＴを有する柱状半導体メモリ装置の製造方法を説明するための平面図（ａ）と断面構造図（ｂ）、（ｃ）、（ｄ）である。
【図２Ｊ】第１実施形態に係るＳＧＴを有する柱状半導体メモリ装置の製造方法を説明するための平面図（ａ）と断面構造図（ｂ）、（ｃ）、（ｄ）である。
【図２Ｋ】第１実施形態に係るＳＧＴを有する柱状半導体メモリ装置の製造方法を説明するための平面図（ａ）と断面構造図（ｂ）、（ｃ）、（ｄ）である。
【図３Ａ】本発明の第２実施形態に係るＳＧＴを有する柱状半導体メモリ装置の製造方法を説明するための平面図（ａ）と断面構造図（ｂ）、（ｃ）、（ｄ）である。
【図３Ｂ】第２実施形態に係るＳＧＴを有する柱状半導体メモリ装置の製造方法を説明するための平面図（ａ）と断面構造図（ｂ）、（ｃ）、（ｄ）である。
【図３Ｃ】第２実施形態に係るＳＧＴを有する柱状半導体メモリ装置の製造方法を説明するための平面図（ａ）と断面構造図（ｂ）、（ｃ）、（ｄ）である。
【図３Ｄ】第２実施形態に係るＳＧＴを有する柱状半導体メモリ装置の製造方法を説明するための平面図（ａ）と断面構造図（ｂ）、（ｃ）、（ｄ）である。
【図３Ｅ】第２実施形態に係るＳＧＴを有する柱状半導体メモリ装置の製造方法を説明するための平面図（ａ）と断面構造図（ｂ）、（ｃ）、（ｄ）である。
【図４Ａ】本発明の第２実施形態に係るＳＧＴを有する柱状半導体メモリ装置の製造方法を説明するための平面図（ａ）と断面構造図（ｂ）、（ｃ）、（ｄ）である。
【図４Ｂ】第２実施形態に係るＳＧＴを有する柱状半導体メモリ装置の製造方法を説明するための平面図（ａ）と断面構造図（ｂ）、（ｃ）、（ｄ）である。
【図５Ａ】本発明の第２実施形態に係るＳＧＴを有する柱状半導体メモリ装置の製造方法を説明するための平面図（ａ）と断面構造図（ｂ）、（ｃ）、（ｄ）である。
【図５Ｂ】第２実施形態に係るＳＧＴを有する柱状半導体メモリ装置の製造方法を説明するための平面図（ａ）と断面構造図（ｂ）、（ｃ）、（ｄ）である。
【図６Ａ】本発明の第２実施形態に係るＳＧＴを有する柱状半導体メモリ装置の製造方法を説明するための平面図（ａ）と断面構造図（ｂ）、（ｃ）、（ｄ）である。
【図６Ｂ】第２実施形態に係るＳＧＴを有する柱状半導体メモリ装置の製造方法を説明するための平面図（ａ）と断面構造図（ｂ）、（ｃ）、（ｄ）である。
【図７Ａ】本発明の第２実施形態に係るＳＧＴを有する柱状半導体メモリ装置の製造方法を説明するための平面図（ａ）と断面構造図（ｂ）、（ｃ）、（ｄ）である。
【図７Ｂ】第２実施形態に係るＳＧＴを有する柱状半導体メモリ装置の製造方法を説明するための平面図（ａ）と断面構造図（ｂ）、（ｃ）、（ｄ）である。
【図８Ａ】本発明の第２実施形態に係るＳＧＴを有する柱状半導体メモリ装置の製造方法を説明するための平面図（ａ）と断面構造図（ｂ）、（ｃ）、（ｄ）である。
【図８Ｂ】第２実施形態に係るＳＧＴを有する柱状半導体メモリ装置の製造方法を説明するための平面図（ａ）と断面構造図（ｂ）、（ｃ）、（ｄ）である。
【図９Ａ】第１実施形態に係るＳＧＴを有するインバータチエーン回路装置の製造方法を説明するための平面図（ａ）と断面構造図（ｂ）、（ｃ）、（ｄ）である。
【図９Ｂ】第１実施形態に係るＳＧＴを有するインバータチエーン回路装置の製造方法を説明するための平面図（ａ）と断面構造図（ｂ）、（ｃ）、（ｄ）である。
【図９Ｃ】第１実施形態に係るＳＧＴを有するインバータチエーン回路装置の製造方法を説明するための平面図（ａ）と断面構造図（ｂ）、（ｃ）、（ｄ）である。
【図９Ｄ】第１実施形態に係るＳＧＴを有するインバータチエーン回路装置の製造方法を説明するための平面図（ａ）と断面構造図（ｂ）、（ｃ）、（ｄ）である。
【図９Ｅ】本発明の第２実施形態に係るＳＧＴを有するインバータチエーン回路装置の製造方法を説明するための平面図（ａ）と断面構造図（ｂ）、（ｃ）、（ｄ）である。
【図１０】従来例のＳＧＴを示す模式構造図である。
【発明を実施するための形態】
【００２８】
以下、本発明の実施形態に係る、ＳＧＴを有する柱状半導体メモリ装置の製造方法について、図面を参照しながら説明する。
【００２９】
（第１実施形態）
以下、図１、図２Ａ〜図２Ｋを参照しながら、本発明の第１実施形態に係る、ＳＧＴを有する柱状半導体メモリ装置であるＳＲＡＭセルの製造方法について説明する。
【００３０】
図１に、本実施形態のＳＲＡＭセル構造の等価回路図を示す。本ＳＲＡＭセル回路は２個のインバータ回路を含んでいる。１つのインバータ回路は負荷トランジスタとしてのＰチャネルＳＧＴ_Ｐｃ１と、駆動トランジスタとしてのＮチャネルＳＧＴ_Ｎｃ１と、から構成されている。もう１つのインバータ回路は負荷トランジスタとしてのＰチャネルＳＧＴ_Ｐｃ２と、駆動トランジスタとしてのＮチャネルＳＧＴ_Ｎｃ２と、から構成されている。ＰチャネルＳＧＴ_Ｐｃ１のゲートとＮチャネルＳＧＴ_Ｎｃ１のゲートが接続されている。ＰチャネルＳＧＴ_Ｐｃ２のドレインとＮチャネルＳＧＴ_Ｎｃ２のドレインが接続されている。ＰチャネルＳＧＴ_Ｐｃ２のゲートとＮチャネルＳＧＴ_Ｎｃ２のゲートが接続されている。ＰチャネルＳＧＴ_Ｐｃ１のドレインとＮチャネルＳＧＴ_Ｎｃ１のドレインが接続されている。
【００３１】
図１に示すように、ＰチャネルＳＧＴ_Ｐｃ１、Ｐｃ２のソースは電源端子Ｖｄｄに接続されている。そして、ＮチャネルＳＧＴ_Ｎｃ１、Ｎｃ２のソースはグランド端子Ｖｓｓに接続されている。選択ＮチャネルＳＧＴ_ＳＮ１、ＳＮ２が２つのインバータ回路の両側に配置されている。選択ＮチャネルＳＧＴ_ＳＮ１、ＳＮ２のゲートはワード線端子ＷＬｔに接続されている。選択ＮチャネルＳＧＴ_ＳＮ１のソース、ドレインはＮチャネルＳＧＴ_Ｎｃ１、ＰチャネルＳＧＴ_Ｐｃ１のドレインとビット線端子ＢＬｔに接続されている。選択ＮチャネルＳＧＴ_ＳＮ２のソース、ドレインはＮチャネルＳＧＴ_Ｎｃ２、ＰチャネルＳＧＴ_Ｐｃ２のドレインと反転ビット線端子ＢＬＲｔに接続されている。このように、本実施形態のＳＲＡＭセルを有する回路（以下、「ＳＲＡＭセル回路」という。）は、２個のＰチャネルＳＧＴ_Ｐｃ１、Ｐｃ２と、４個のＮチャネルＳＧＴ_Ｎｃ１、Ｎｃ２、ＳＮ１、ＳＮ２とからなる合計６個のＳＧＴから構成されている。
【００３２】
以下に、図１に示すＳＲＡＭセルの等価回路に係る、第１実施形態のＳＲＡＭセル構造の製造フローを説明する。
まず、図２Ａに示すように、Ｐ層基板１上にエピタキシャル成長法によりＮ層２を形成する。そして、Ｎ層２表層に例えばイオン注入法により、Ｎ+層３ａ、３ｂ、Ｐ+層４を形成する。そして、Ｎ+層３ａ、３ｂ、Ｐ+層４上にエピタキシャル成長法によりｉ層５を形成する。そして、ｉ層５上に酸化シリコン（ＳｉＯ2）層（図示せず）と、窒化シリコン（ＳｉＮ）層（図示せず）と、ＳｉＯ2層（図示せず）と、よりなる絶縁材料層６を形成する。なお、Ｎ層２は、Ｐ層基板１に含まれているアクセプタ不純物濃度よりも、多くのドナー不純物濃度を含んでいるのが望ましい。そして、Ｎ+層３ａ、３ｂ、Ｐ+層４はＳＧＴのソース、またはドレインとなるので、出来るだけ高い濃度のドナー、またはアクセプタ不純物を含んでいることが望ましい。そして、ｉ層５はアクセプタ、及びドナー不純物を含まない固有形（Intrinsic conductivity type)だけでなく、ドナーまたはアクセプタ不純物を含んだＰ層、またはＮ層であってもよい。
【００３３】
次に、図２Ｂに示すように、リソグラフィ法と、絶縁材料層６のＲＩＥ（Reactive Ion Etching）法により、ｉ層５上に絶縁材料層６ａ、６ｂを形成する。そして、絶縁材料層６ａ、６ｂをマスクにして、ｉ層５、Ｎ+層３ａ、３ｂ、Ｐ+層４、Ｎ層２、Ｐ層１をエッチングして、絶縁材料層６ａの下にｉ層５ａ、Ｎ+層３ａａ、３ｂｂ、Ｐ+層４ａ、Ｎ層２ａ、Ｐ層基板１ａよりなるＳｉ柱台と、絶縁材料層６ｂの下にｉ層５ｂ、Ｎ+層３ｃｃ（図示せず）、３ｄｄ（図示せず）、Ｐ+層４ｂ、Ｎ層２ｂ、Ｐ層基板１ａよりなるＳｉ柱台と、を形成する。
【００３４】
次に、図２Ｃに示すように、リソグラフィ法とＲＩＥ法とを用いて、絶縁材料層６ａをパターンニングして、絶縁材料層１０ａ、１０ｂ、１０ｃ、１０ｄ（図示せず）、１０ｅ、１０ｆを形成する。そして、絶縁材料層１０ａ〜１０ｆをマスクにして、絶縁材料層６ａ、６ｂ、ｉ層５ａ、５ｂ、Ｎ+層３ａａ、３ｂｂ、３ｃｃ、３ｄｄをエッチングして、Ｓｉ柱１１ａ、１１ｂ、１１ｃ、１１ｄ、１１ｅ、１１ｆを形成する。Ｓｉ柱１１ａ〜１１ｆの底部にＮ+層１２ａ、１２ｂ、１２ｃ（図示せず）、１２ｄ（図示せず）、Ｐ+層１３ａ、１３ｂが形成される。そして、Ｎ+層１２ａ、１２ｂ下にあって、Ｐ層基板１ａ上にＮ層２ａが形成される。そして、Ｎ+層１２ｃ、１２ｄ下のＰ層基板１ａ上にＮ層２ｂが形成される。そして、薄いＳｉＯ2層（図示せず）を全体に形成した後、全体にＳｉＮ層（図示せず）を被覆する、そして、Ｓｉ柱１１ａ〜１１ｆの外周部に、上表面の位置が、Ｎ+層１２ａ、１２ｂ、１２ｃ、１２ｄ、Ｐ+層１３ａ、１３ｂの上表面より、上にあるＳｉＯ2層１５を形成する。そして、ＳｉＯ2層１５の上表面より、上部のＳｉ柱１１ａ〜１１ｆを囲んだＳｉＮ層と、ＳｉＯ2層を除去する。そして、例えば化学洗浄（Chemical Cleaning）により、薄いＳｉＯ2層（図示せず）をＳｉ柱１１ａ〜１１ｆの側面に形成した後に、全体にゲート絶縁材料層である酸化ハフニウム（ＨｆＯ2）層１６を、ＡＬＤ（Atomic Layer Deposition）法を用いて、形成する。そして、全体にゲート導体層である窒化チタン（ＴｉＮ）層１７を形成する。
【００３５】
次に、図２Ｄに示すように、タングステン（Ｗ）膜（図示せず）を、その上表面位置が絶縁材料層１０ａ〜１０ｆより上になるように形成する。そして、ＣＭＰ（Chemical Mechanical Polish）法により、Ｗ層と、ＴｉＮ層１７を研磨して、上表面位置が絶縁材料層１０ａ〜１０ｆの上表面位置と同じくなるＷ層２０とＴｉＮ層１７ａ、ＨｆＯ2層１６ａを形成する。
【００３６】
次に、図２Ｅに示すように、ＲＩＥ（Reactive Ion Etching）法を用いて、Ｗ層２０とＴｉＮ層１７ａをエッチバック（Etch Back)して、Ｗ層２０ａとＴｉＮ層１７ｂを形成する。
【００３７】
次に、図２Ｆに示すように、リソグラフィ法とＲＩＥ法とを用いて、平面視において、Ｓｉ柱１１ａを囲むＷ層２２ａ、ＴｉＮ層２３ａと、Ｓｉ柱１１ｂ、１１ｃとを囲むＷ層２２ｂ、ＴｉＮ層２３ｂと、Ｓｉ柱１１ｄ、１１ｅとを囲むＷ層２２ｃ、ＴｉＮ層２３ｃと、Ｓｉ柱１１ｆとを囲むＷ層２２ｄ、ＴｉＮ層２３ｄ（図示せず）を形成する。
【００３８】
次に、図２Ｇに示すように、全体にＳｉＯ2層（図示せず）を被覆した後に、ＣＭＰ法によりＳｉＯ2層の上表面位置が絶縁層１０ａ〜１０ｆの上表面位置と同じくなるように研磨してＳｉＯ2層２５を形成する。そして、全体にＳｉＮ層２６を形成する。そして、リソグラフィ法とＲＩＥ法を用いて、ＳｉＮ層２６とＳｉＯ2層２５をエッチングして、底部がＷ層２２ａ〜２２ｄの上表面となる、平面視において、Ｎ+層１２ａ、Ｐ+層１３ａと、Ｗ層２２ｃに繋がる空孔２７ａと、Ｎ+層１２ｄ、Ｐ+層１３ｂと、Ｗ層２２ｂに繋がる空孔２７ｂと、を形成する。なお、ＳｉＯ2層２５上の空孔２７ａ、２７ｂの底部は、ＳｉＯ2層２５のオーバーエッチングにより、Ｗ層２２ａ〜２２ｄの上表面より下になる。
【００３９】
次に、図２Ｈに示すように、更にＷ層２２ａ〜２２ｄのエッチングを進める。そして、更にＳｉＯ2層２５のエッチングを進める。これにより、底部がＷ層２２ｃの上表面より下にあり、且つ平面視において、Ｎ+層１２ａとＰ+層１３ａと境界上あり、且つその底部がＮ+層１２ａ、Ｐ+層１３ａの上表面位置、またはＮ+層１２ａ、Ｐ+層１３ａの内部になるように形成したコンタクトホール２７ａａを形成する。同じく、底部がＷ層２２ｂの上表面より下にあり、且つ平面視においてＮ+層１２ｄと、Ｐ+層１３ｂとの境界上にあり、且つその底部がＮ+層１２ｄ、Ｐ+層１３ｂの上表面位置、またはＮ+層１２ｄ、Ｐ+層１３ｂの内部になるように形成したコンタクトホール２７ａａを形成する。
【００４０】
次に、図２Ｉに示すように、ＡＬＤ法を用いてコンタクトホール２７ａａ、２７ｂｂ内に、例えばＴｉとＴｉＮとからなるバリヤ導体層（図示せず）を形成する。そして、続けて全体にＷ層（図示せず）を、その上表面位置が、絶縁材料層１０ａ〜１０ｆ、ＳｉＯ2層２５の上表面位置より高く形成する。そして、ＣＭＰ法により、ＳｉＯ2層２５上の、Ｗ層とバリヤ導体層を研磨して除去する。そして、コンタクトホール２７ａａ、２７ｂｂ内のＷ層とバリヤ導体層との上部をエッチングして、バリヤ導体層２８ａ、２８ｂ、Ｗ層２９ａ、２９ｂを形成する。これにより、バリヤ導体層２８ａ、Ｗ層２９ａを介して、Ｎ+層１２ａ、Ｐ+層１３ａと、Ｗ層２２ｃとが接続される。同様に、バリヤ導体層２８ｂ、Ｗ層２９ｂを介して、Ｎ+層１２ｄ、Ｐ+層１３ｂと、Ｗ層２２ｂとが接続される。そして、全体にＳｉＯ2層（図示せず）を、その上表面位置が絶縁材料層１０ａ〜１０ｆの上表面位置より高く形成する。そして、ＣＭＰ法により、上表面位置が絶縁材料層１０ａ〜１０ｆの上表面位置と同じになるようにＳｉＯ2層を研磨して、コンタクトホール２７ａａ、２７ｂｂ内の、バリヤ導体層２８ａ、２８ｂ、Ｗ層２９ａ、２９ｂ上にＳｉＯ2層３０ａ、３０ｂを形成する。
【００４１】
次に、図２Ｊに示すように、ＲＩＥ法によりＳｉＯ2層２５、３０ａ、３０ｂの上層をエッチングする。そして、Ｓｉ柱１１ａ〜１１ｆの外周部にＳｉＯ2層３２を形成する。そして、リソグラフィ法とイオン注入法により、Ｓｉ柱１１ａ、１１ｃ、１１ｄ、１１ｆの頂部にＮ+層３３ａ、３３ｃ、３３ｄ（図示せず）、３３ｆ（図示せず）と、Ｓｉ柱１１ｂ、１１ｅの頂部にＰ+層３３ｂ、３３ｅを形成する。なお、Ｎ+層３３ａ、３３ｃ、３３ｄ、３３ｆと、Ｐ+層３３ｂ、３３ｅとは、ＳＧＴのソース、またはドレインになるので、できるだけ多くのドナー、またはアクセプタ不純物を含んでいることが望ましい。
【００４２】
次に、図２Ｋに示すように、全体にＳｉＯ2層３５を形成する。そして、リソグラフィ法とＲＩＥエッチング法により、Ｗ層２２ａ、２２ｄ上にコンタクトホール３６ａ、３６ｄと、Ｓｉ柱１１ｃ、１１ｄ上にコンタクトホール３６ｂ、３６ｄと、を形成する。そして、ＳｉＯ2層３５上に、コンタクトホール３６ａ、３６ｂを介して、Ｗ層２２ａ、２２ｄと繋がったワード配線金属層ＷＬと、コンタクトホール３６ｂ、３６ｃを介して、Ｎ+層３３ｃ、３３ｄに繋がったグランド配線金属層Ｖｓｓ1、Ｖｓｓ２を形成する。そして、全体にＳｉＯ2層３７を形成する。そして、リソグラフィ法とＲＩＥエッチング法を用いて、Ｓｉ柱１１ａ、１１ｂ、１１ｅ、１１ｆ上にコンタクトホール３８ａ、３８ｂ、３８ｃ、３８ｄを形成する。そして、ＳｉＯ2層３７上に、コンタクトホール３８ａを介してＮ+層３３ａに繋がったビット配線金属層ＢＬと、コンタクトホール３８ｂ、３８ｃを介して、Ｐ+層３３ｂ、３３ｅに繋がった電源配線金属層ＶＤＤと、コンタクトホール３８ｄを介して、Ｎ+層３３ｆに繋がった反転ビット配線金属層ＲＢＬと、を形成する。これにより、Ｐ層基板１ａ上に、ＳＲＡＭセル回路が形成される。
【００４３】
本実施形態では、以下のような特徴が供せられる。
１．本実施形態では、Ｎ+層１２ａ、Ｐ+層１３ａと、ゲートＴｉＮ層１７ｂに繋がったＷ層２２ｃと、がＷ層２９ａを介して接続されている。Ｗ層２９ａは、Ｗ層２２ｃ内では、コンタクトホール２７ａａに埋め込まれた構造になっている。同様に、Ｗ層２９ｂは、Ｗ層２２ｂ内では、コンタクトホール２７ｂｂに埋め込まれた構造になっている。これにより、この埋め込みがない場合と比べて、Ｗ層２２ｃとＷ層２９ａと、が確実に接続される。そして、Ｗ層２２ｃとＷ層２９ａの接続面積を大きくできるため、この埋め込みがない場合と比べて、Ｗ層２２ｃとＷ層２９ａと、の接続抵抗を小さくできる。これは、Ｗ層２２ｂとＷ層２９ｂにおいても同様である。
２．本実施形態では、Ｗ層２９ａ、２９ｂの上表面位置が、ゲートＴｉＮ層２３ａ、２３ｂ、２３ｃ、２３ｄの上面位置、およびゲートＴｉＮ層２３ａ、２３ｂ、２３ｃ、２３ｄに繋がるＷ層２２ａ、２２ｂ、２２ｃ、２２ｄの上表面位置とより低くなっている。これにより、Ｗ層２９ａ、２９ｂの上表面位置が、ゲートＴｉＮ層２３ａ、２３ｂ、２３ｃ、２３ｄ、およびＷ層２２ａ、２２ｂ、２２ｃ、２２ｄの上表面位置より確実に低くできるので、Ｗ層２９ａ、２９ｂと、ＳｉＯ2層３５上に形成されたワード配線金属層ＷＬ、グランド配線金属層ＶＳＳ1、ＶＳＳ２との電気的短絡不良を確実に防止できる。そして、Ｗ層２９ａ、２９ｂと、例えばゲートＴｉＮ層２３ａ〜２３ｄ、Ｗ層２２ａ〜２２ｄと、の結合容量を小さく出来る。これにより、駆動電圧の低減による低消費電力化を図ることができる。
３．本実施形態では、コンタクトホール２７ａａの底部は、Ｗ層２２ｃの上表面より下にあり、且つ平面視において、Ｎ+層１２ａとＰ+層１３ａと境界上あり、且つその底部がＮ+層１２ａ、Ｐ+層１３ａの上表面位置、またはＮ+層１２ａ、Ｐ+層１３ａの内部になるように形成した。コンタクトホール２７ａａの底部がＮ+層１２ａ、Ｐ+層１３ａの内部になるように形成することにより、Ｗ層２９ａと、Ｎ+層１２ａ、Ｐ+層１３ａとの接触面積を広くすることができる。これにより、Ｗ層２９ａと、Ｎ+層１２ａ、Ｐ+層１３ａとの接続抵抗を低くできる。この接続抵抗減少効果は、平面視におけるコンタクトホール２７ａａの面積が小さくなるほど大きい。このため、ＳＧＴ回路の高集積化に対して有効となる。
【００４４】
（第２実施形態）
以下、図３Ａ〜図３Ｅを参照しながら、本発明の第２実施形態に係る、ＳＧＴを有する柱状半導体メモリ装置であるＳＲＡＭセルの製造方法について説明する。
【００４５】
図３Ａに示すように、図２Ｇにおける空孔２７ａ、２７ｂを形成する前までを第１実施形態と同じ工程を行った後、リソグラフィ法と、ＳｉＮ層２６、ＳｉＯ2層２５のＲＩＥエッチング法により、平面視において、Ｎ+層１２ａとＰ+層１３ａの境界を含む領域上と、Ｎ+層１２ｄとＰ+層１３ｂの境界を含む領域上と、にコンタクトホール４０ａ、４０ｂを形成する。
【００４６】
次に、図３Ｂに示すように、コンタクトホール４０ａ、４０ｂ内に、その上表面位置が、Ｗ層２２ａ〜２２ｄの上表面位置より低くなるように、バリヤ導体層４１ａ、４１ｂ（図示せず）と、Ｗ層４２ａ、４２ｂ（図示せず）と、を形成する。そして、Ｗ層４２ａ、４２ｂと、バリヤ導体層４１ａ、４１ｂとの上にあって、且つコンタクトホール４０ａ、４０ｂ内にＳｉＯ2層４３ａ、４３ｂを形成する。
【００４７】
次に、図３Ｃに示すように、全体にＳｉＮ層４５を形成した後、平面視において、コンタクトホール４０ａと、Ｗ層２２ｃに繋がるコンタクトホール４６ａと、コンタクトホール４０ｂと、Ｗ層２２ｂに繋がるコンタクトホール４６ｂを、リソグラフィ法と、ＳｉＮ層４５、ＳｉＯ2層２５のＲＩＥエッチング法により、形成する。この場合、コンタクトホール４６ａの底部は、Ｗ層４２ａ、２２ｃの上表面になっており、コンタクトホール４６ｂの底部は、Ｗ層４２ｂ、２２ｂの上表面になっている。
【００４８】
次に、図３Ｄに示すように、続けてＷ層４２ａ、４２ｂ、２２ｃ、２２ｂ、バリヤ導体層４１ａ、４１ｂをエッチングする。これにより、Ｗ層２２ｃ、２２ｂ上表面から内部に繋がる凹みをもつコンタクトホール４６ａａ、４６ｂｂが形成される。
【００４９】
次に、図３Ｅに示すように、コンタクトホール４６ａａ、４６ｂｂ内とＳｉＮ層４５上にバリヤ導体層（図示せず）とＷ層（図示せず）を形成し、ＣＭＰ法によりバリヤ導体層とＷ層をＳｉＯ2層２５の上表面まで研磨する。そして、バリヤ導体層とＷ層をＲＩＥ法によりエッチングする。そして、バリヤ導体層４１ａ、４１ｂとＷ層４２ａ、４２ｂとの上に、その上表面位置が、ゲートＷ層２２ａ〜２２ｄの上表面位置より低い、バリヤ導体層４８ａ、４８ｂとＷ層４９ａ、４９ｂとを形成する。そして、バリヤ導体層４８ａ、４８ｂとＷ層４９ａ、４９ｂ上のコンタクトホール４６ａａ、４６ｂｂ内にＳｉＯ2層５０ａ、５０ｂを形成する。そして、図２Ｉ〜図２Ｋと同じ工程を行うことにより、Ｐ層基板１ａ上にＳＲＡＭ回路が形成される。
【００５０】
本実施形態では、以下のような特徴が供せられる。
第１実施形態では、Ｎ+層１２ａ、Ｐ+層１３ａとＷ層２２ｃとの接続、及びＮ+層１２ｄ、Ｐ+層１３ｂと、Ｗ層２２ｂとの接続を、一度のリソグラフィ法とＲＩＥエッチング法により形成したコンタクトホール２７ａａ、２７ｂｂを介して行った（図２Ｈ参照）。これに対して、本実施形態では、最初のコンタクトホール４０ａ、４０ｂは、Ｎ+層１２ａ、１２ｄ、Ｐ+層１３ａ、１３ｂの上面に形成され、且つ２回目目のコンタクトホール４６ａａ、４６ｂｂは、最初のコンタクトホール４０ａ、４０ｂ内を、上面位置がＷ層２２ａ〜２２ｄの上表面位置までＷを埋め込んだ後に形成した。このため、２回目目のコンタクトホール４６ａａ、４６ｂｂは、Ｗ層４２ａ、４２ｂと、Ｗ層２２ｂ、２２ｃとの上で同じ深さに形成することができる。これにより、Ｗ層４９ａ、４９ｂを確実に形成することができる。
【００５１】
（第３実施形態）
以下、図４Ａ、図４Ｂを参照しながら、本発明の第３実施形態に係る、ＳＧＴを有する柱状半導体メモリ装置であるＳＲＡＭセルの製造方法について説明する。
【００５２】
図４Ａに示すように、第２実施形態の図３Ｄに示した工程までを行い、バリヤ導体層４１ａ、４１ｂとＷ層４２ａ、４２ｂとの上にあって、且つコンタクトホール４６ａａ、４６ｂｂの底部にＷの選択エピタキシャル法を用いてＷ層５１ａ、５１ｂとを形成する。Ｗの選択成長法（非特許文献２を参照）では、絶縁材料層であるＳｉＯ2層２５と絶縁材料層１０ａ〜１０ｆとの表面にはＷ原子が付着せず、コンタクトホール４６ａａの底部のＷ層４２ａ、２２ｃ上、バリヤ導体層４１ａ上と、コンタクトホール４６ｂｂの底部のＷ層４２ｂ、２２ｂ上、バリヤ導体層４１ｂ上と、に形成される。そして、更にＷの成長を進めて、Ｗの水平方向の成長を行うことによって、Ｗ層４２ａと、Ｗ層２２ｃとに繋がったＷ層５１ａと、Ｗ層２２ｂとＷ層４２ｂとに繋がったＷ層５１ｂと、が形成される。
【００５３】
次に図４Ｂに示すように、第２実施形態の図３Ｅで示したと同様に、Ｗ層５１ａ、５１ｂ上にあって、その上表面位置がＳｉＯ2層２５と、絶縁材料層１０ａ〜１０ｆの上表面位置と同じとなるＳｉＯ2層５２ａ、５２ｂをコンタクトホール４６ａａ、４６ｂｂ内に形成する。そして、その後、第１実施形態の図２Ｊ、２Ｋで示した工程を行うことによって、Ｐ層基板１ａ上にＳＲＡＭ回路を形成することができる。
【００５４】
本実施形態では、以下のような特徴が供せられる。
第２実施形態では、図３Ｄ，図３Ｅを用いて説明したように、コンタクトホール４６ａａ、４６ｂｂ内とＳｉＮ層４５上にバリヤ導体層（図示せず）とＷ層（図示せず）を形成し、ＣＭＰ法によりバリヤ導体層とＷ層をＳｉＯ2層２５の上表面まで研磨する。そして、バリヤ導体層とＷ層をＲＩＥ法によりエッチングする。そして、バリヤ導体層４８ａ、４８ｂとＷ層４９ａ、４９ｂとの上のコンタクトホール４６ａａ、４６ｂｂの底部にバリヤ導体層４８ａ、４８ｂとＷ層４９ａ、４９ｂとを形成した。これに対して、本実施形態では、ＣＭＰ法、そしてＲＩＥ法を用いないで、直接Ｗの選択成長法により、直接に、４１ａ、４１ｂとＷ層４２ａ、４２ｂとの上に、Ｗ層５１ａ、５１ｂを形成した。これにより、製造工程が簡略化される。
【００５５】
（第４実施形態）
以下、図５Ａ、図５Ｂを参照しながら、本発明の第４実施形態に係る、ＳＧＴを有する柱状半導体メモリ装置であるＳＲＡＭセルの製造方法について説明する。
【００５６】
図５Ａに示すように、図３Ａにおけるコンタクトホール４０ａ、４０ｂを形成するまでの工程を行い、その後に、全体にＣＶＤ（Chemical Vapor Deposition）法、またはＡＬＤ法でＳｉＯ2層（図示せず）を堆積し、そしてＲＩＥ法によりＳｉＯ2層をエッチングして、コンタクトホール４０ａ、４０ｂの側面にＳｉＯ2層５３ａ、５３ｂを形成する。
【００５７】
次に、図５Ｂに示すように、図３Ｂと同様に、コンタクトホール４０ａ、４０ｂ内にバリヤ材料層５４ａ、５４ｂと、Ｗ層５５ａ、５５ｂと、を形成する。そして、第２実施形態と同じ工程を行うことによって、Ｐ層基板１ａ上にＳＲＡＭ回路を形成することができる。
【００５８】
本実施形態では、以下のような特徴が供せられる。
本実施形態では、Ｗ層５５ａ、５５ｂとＷ層２２ａ〜２２ｄとの間に、絶縁材料層であるＳｉＯ2層５３ａ、５３ｂが存在する。これによって、コンタクトホール４０ａ、４０ｂの形成時でのリソグラフィ法におけるマスク合せズレによって、発生するＷ層５５ａ、５５ｂとＷ層２２ａ〜２２ｄとの間の電気的短絡不良を防止することができる。
【００５９】
（第５実施形態）
以下、図６Ａ、図６Ｂを参照しながら、本発明の第５実施形態に係る、ＳＧＴを有する柱状半導体メモリ装置であるＳＲＡＭセルの製造方法について説明する。
【００６０】
図６Ａに示すように、第１実施形態の図２Ｆに示した工程まで行い、次に全体にＳｉＮ層５６をＡＬＤ法により形成する。
【００６１】
図６Ｂに示すように、リソグラフィ法とＲＩＥ法によりＮ+層１２ａ、１２ｄ、Ｐ+層１３ａ、１３ｂと、Ｗ層２２ｃ、２２ｂとの上にコンタクトホール２７ａａ、２７ｂｂを形成する。そして、図２Ｉ〜図２Ｋで示した工程を行うことによって、Ｐ層基板１ａ上にＳＲＡＭ回路を形成することができる。
【００６２】
本実施形態では、以下のような特徴が供せられる。
本実施形態ではコンタクトホール２７ａａ、２７ｂｂとＷ層２２ａ〜２２ｄとの間にはＳｉＮ層５６と、ＳｉＯ2層２５がある。コンタクトホール２７ａａ、２７ｂｂ形成はＳｉＯ2層２５のＲＩＥ法によるエッチングによりなされる。この場合、ＳｉＮ層５６はＳｉＯ2層２５のエッチングに対するエッチングストッパーの役割をおこなう。これにより、コンタクトホール２７ａａ、２７ｂｂの形成時におけるリソグラフィ法のマスク合せズレによるＷ層２２ａ〜２２ｄとＷ層２９ａ、２９ｂとの電気的短絡不良を防止することができる。
（第６実施形態）
以下、図７Ａ、図７Ｂを参照しながら、本発明の第６実施形態に係る、ＳＧＴを有する柱状半導体メモリ装置であるＳＲＡＭセルの製造方法について説明する。
【００６３】
図７Ａに示すように、第１実施形態における図２Ｆまでの工程を行い、そして、その上表面位置がＷ層２２ａ〜２２ｄの上表面位置と同じくなる低誘電率材料である例えばカーボン含有ＳｉＯ2（ＳｉＯＣ：Carbon-incorporated Silicon Oxide）層６０を形成する。このＳｉＯＣ層６０は、全体にＳｉＯＣ層（図示せず）を上表面位置が、絶縁材料層１０ａ〜１０ｆの上表面より上になるように堆積し、そして、ＣＭＰ法により、上表面を平坦にした後に、ＲＩＥエッチング法により、上表面位置がＷ層２２ａ〜２２ｄの上表面位置になるようにエッチングして形成する。
【００６４】
次に、Ｓｉ柱の外周を囲んでＳｉＯ2層６１を形成する。そして、第１実施形態における図２Ｈと同様に、全体にＳｉＮ層２６を形成する。そして、図７Ｂに示すように、底部がＷ層２２ｃの上表面より下にあり、且つＮ+層１２ａ、Ｐ+層１３ａ上にあるコンタクトホール２７ａａと、底部がＷ層２２ｂの上表面より下にあり、且つＮ+層１２ｄ、Ｐ+層１３ｂ上にあるコンタクトホール２７ｂｂと、を形成する。そして、図２Ｉ〜図２Ｋの工程を行うことにより、Ｐ層基板１ａ上にＳＲＡＭ回路を形成することができる。
【００６５】
本実施形態では、以下のような特徴が供せられる。
本実施形態では、第１実施形態におけるＳｉＯ2層２５（比誘電率：３．９〜４．３）に替えて低い比誘電率を有するＳｉＯＣ層６０（比誘電率：２．７〜２．９）が用いられる。  これにより、ＳＲＡＭ回路として完成すると、低誘電率ＳｉＯＣ層６０の両側にあるゲート導体層であるＷ層２２ａ〜２２ｄと、接続配線導体層であるＷ層２９ａ、２９ｂとの結合容量を、第１実施形態と比べて小さくすることができる。これにより、駆動電圧の低減による低消費電力化を図ることができる。
【００６６】
（第７実施形態）
以下、図８Ａ、図８Ｂを参照しながら、本発明の第７実施形態に係る、ＳＧＴを有する柱状半導体メモリ装置であるＳＲＡＭセルの製造方法について説明する。
【００６７】
第１実施形態の２Ａ〜図２Ｉで説明した工程を行ったあと、図８Ａに示すように、ＳｉＯ2層２５、３０ａ、３０ｂを除去する。これにより、Ｗ層２２ａ〜２２ｄとＷ層２９ａとの間に狭い部分を含む空間６３が形成される。
【００６８】
そして、ＣＶＤ法によりＳｉＯ2層６４を形成する。このＳｉＯ2層６４の形成において、Ｗ層２２ａ〜２２ｄとＷ層２９ａ、２９ｂとの間に狭い部分に空孔６５ａ、６５ｂ、６５ｃ、６５ｄが形成される。
そして、第１実施形態における図２Ｊ，図２Ｋと同じ工程を行うことにより、Ｐ層基板１ａ上にＳＲＡＭ回路が形成される。
【００６９】
本実施形態では、以下のような特徴が供せられる。
本実施形態では、ゲート導体層であるＷ層２２ａ〜２２ｄと、接続配線導体層であるＷ層２９ａ、２９ｂとの間に非誘電率が１である空孔６５ａ、６５ｂ、６５ｃが存在することにより、ゲート導体層であるＷ層２２ａ〜２２ｄと、接続配線導体層であるＷ層２９ａ、２９ｂとの間の結合容量を、全体に非誘電率が３．９〜４．３のＳｉＯ2層２５を用いている第１実施形態と比べて小さくすることができる。これにより、駆動電圧の低減による低消費電力化を図ることができる。
【００７０】
（第８実施形態）
以下、図９Ａ〜図９Ｅを参照しながら、本発明の第８実施形態に係る、ＳＧＴを有するＣＭＯＳインバータチエーン回路の製造方法について説明する。
【００７１】
図９Ａに示すように、Ｎ+層基板７０上に、Ｓｉエピタキシャル成長法を用いて、下から順番にｉ層７１、Ｎ+層７２、Ｐ+層７３、ｉ層７４を形成する。
【００７２】
次に図９Ｂに示すように、例えばＳｉＯ2層とＳｉＮ層よりなるマスク材料層７５ａ、７５ｂ、７５ｃを形成する。そして、マスク材料層をエッチングマスクにして、Ｓｉ柱７６ａ、７６ｂ、７６ｃを形成する。これにより、Ｓｉ柱７６ａ、７６ｂ、７６ｃ内にＮ+層７２ａ、７２ｂ、７２ｃと、Ｐ+層７３ａ、７３ｂ、７３ｃを形成する。そして、Ｓｉ柱７６ａ、７６ｂ、７６ｃを囲んで、ゲート絶縁材料層である例えばＨｆＯ２層（図示せず）を形成する。そして、ＨｆＯ２層を囲んで、ゲート導体層である、例えばＴｉＮ層（図示せず）とＷ層（図せず）を形成する。そして、Ｗ層の外周部に上表面位置がＮ+層７２ａ、７２ｂ、７２ｃの下端に位置したＳｉＮ層９０ａを形成する。そして、垂直方向において、下端をＮ+層７２ａ、７２ｂ、７２ｃの下端とし、上端をＰ+層７３ａ、７３ｂ、７３ｃの上端とした、Ｗ層、ＴｉＮ層、ＨｆＯ２層７９ａ、７９ｂ、７９ｃを水平方向に貫通してＮ+層７２ａ、７２ｂ、７２ｃと、Ｐ+層７３ａ、７３ｂ、７３ｃと、の側面に至る孔を開ける。これによりＨｆＯ２層、ＴｉＮ層、Ｗ層が上下に分離されて、ＨｆＯ２層７８、７９ａ、７９ｂ、７９ｃ、ＴｉＮ層８０ａ、８０ｂ、８０ｃ、８１ａ、８１ｂ、８１ｃ、Ｗ層８２ａ、８２ｂ、８２ｃ、８３ａ、８３ｂ、８３ｃが形成される。平面視において、Ｙ−Ｙ‘線に沿って形成されたＳｉ柱７６ａ、７６ｃを囲むＴｉＮ層８０ａ、８１ａ、８０ｃ、８１ｃ、Ｗ層８２ａ、８２ｃ、８３ａ、８３ｃと、Ｓｉ柱７６ｂを囲むＴｉＮ層８０ｂ、８１ｂ、Ｗ層８２ｂ、８３ｂとは、上下方向に入れ違って配置される。そして、孔の上下側面にＳｉＯ2層８５ａ、８５ｂ、８５ｃ、８６ａ、８６ｂ、８６ｃを形成する。そして、Ｎ+層７２ａ、Ｐ+層７３ａの側面に繋がった、例えばＮｉＳｉ層８８ａと、Ｎ+層７２ｂ、Ｐ+層７３ｂの側面に繋がった、ＮｉＳｉ層８８ｂと、Ｎ+層７２ｃ、Ｐ+層７３ｃの側面に繋がった、ＮｉＳｉ層８８ｃと、を形成する。平面視において、ＮｉＳｉ層８８ａ、８８ｂ、８８ｃと、ＴｉＮ層８０ａ、８０ｂ、８０ｃ、８１ａ、８１ｂ、８１ｃ、Ｗ層８２ａ、８２ｂ、８２ｃ、８３ａ、８３ｂ、８３ｃとは、Ｓｉ柱７６ａ、７６ｂ、７６ｃのそれぞれにおいて、Ｙ−Ｙ’方向において、上下に入れ違って配置される。そして、上表面位置がＷ層８３ａ、８３ｂ、８３ｃの上表面に位置するＳｉＯ2層９０ｂを形成する。そして、上表面位置がマスク材料層７５ａ、７５ｂ、７５ｃの上表面位置と同じＳｉＯ2層９０ｃを形成する。
【００７３】
次に、図９Ｃに示すように、ＳｉＯ2層９０ｃ、Ｗ層８３ａ、ＳｉＯ2層８６ａ、ＳｉＯ2層９０ｂ、ＳｉＯ2層８５ａを貫通し、その底部がＷ層８２ａ内部まで達したコンタクトホール９３ａと、ＳｉＯ2層９０ｃ、Ｗ層８３ｂ、ＳｉＯ2層８６ｂ、ＳｉＯ2層９０ｂ、ＳｉＯ2層８５ｂを貫通し、その底部がＷ層８２ｂ内部まで達したコンタクトホール９３ｂと、ＳｉＯ２層９０ｃ、Ｗ層８３ｃ、ＳｉＯ2層８６ｃ、ＳｉＯ2層９０ｂ、ＳｉＯ2層８５ｃを貫通し、その底部がＷ層８２ｃ内部まで達したコンタクトホール９３ａと、を形成する。そして、コンタクトホール９３ａ、９３ｂ、９３ｃの内部に、その上表面位置がＷ層８３ａ、８３ｂ、８３ｃの上表面位置より低いバリヤ導体層９１ａ、９１ｂ、９１ｃと、Ｗ層９２ａ、９２ｂ、９２ｃと、を形成する。
【００７４】
次に、図９Ｄに示すように、ＳｉＯ2層９０ｃ、ＳｉＯ2層９０ｂを貫通し、底部がＮｉＳｉ層８８ａ上とＷ層８３ｂ内部とに繋がってあるコンタクトホール９７ａと、底部がＮｉＳｉ層８８ｂ上とＷ層８３ｃ内部とに繋がってあるコンタクトホール９７ｂと、底部がＮｉＳｉ層８８ｃ上とＷ層（図示せず）内部とに繋がってあるコンタクトホール９７ｃと、を形成する。そして、コンタクトホール９７ａ、９７ｂ、９７ｃの内部に、その上表面位置がＷ層８３ａ、８３ｂ、８３ｃの上表面位置より低いバリヤ導体層９５ａ、９５ｂ、９５ｃと、Ｗ層９６ａ、９６ｂ、９６ｃと、を形成する。
【００７５】
次に、図９Ｅに示すように、ＲＩＥ法によりＴｉＮ層８１ａ、８１ｂ、８１ｃ、ＨｆＯ２層７９ａ、７９ｂ、７９ｃの上部と、ＳｉＯ層９０ｃ、マスク材料層７５ａ、７５ｂ、７５ｃを除去する。そして、例えばイオン注入法により、Ｓｉ柱７６ａの頂部にＰ+層９８ａと、Ｓｉ柱７６ｂの頂部にＰ+層９８ｂと、Ｓｉ柱７６ｃの頂部にＰ+層９８ｃと、を形成する。そして、コンタクトホール９７ａ、９７ｂ、９７ｃを埋めて、且つ全体に、上表面が平坦なＳｉＯ2層９９を形成する。そして、Ｗ層９２ａ上にコンタクトホール１００ａと、Ｐ+層９８ａ、９８ｂ、９８ｃ上にコンタクトホール１００ｂ、１００ｃ、１００ｄと、を形成する。そして、コンタクトホール１００ａを介して、Ｗ層８２ａ、８３ａに繋がる入力配線金属層ＶＩＮと、コンタクトホール１００ｂ、１００ｃ、１００ｄを介してＰ+層９８ａ、９８ｂ、９８ｃに繋がる電源配線金属層Ｖｄｄと、を形成する。そして、底部のＮ+層基板７０ａは、外部でグランド配線金属層（図示せず）に接続される。これにより、Ｎ+層基板７０ａ上にＣＭＯＳインバータチエーン回路が形成される。
【００７６】
本実施形態では、以下のような特徴が供せられる。
本実施形態では、Ｓｉ柱７６ａ、７６ｂ、７６ｃの上下に２個のＳＧＴが形成されている構造において、垂直方向において、３つの層に分かれて形成されているＮｉＳｉ層８８ａと、ゲート導体層であるＷ層８２ｂと、Ｗ層８３ｂとが、接続導体層であるＷ層９６ａ、９２ｂを介して接続されている。第２実施形態を参照すると、Ｎ+層１２ａ、Ｐ+層１３ａがＮｉＳｉ層８８ａに対応し、ゲートのＷ層２２ｃがゲートのＷ層８３ｂに対応し、接続導体層であるＷ層４２ａが接続導体層のＷ層９２ａに対応し、接続導体層であるＷ層４９ａが接続導体層のＷ層９６ａに対応している。ただ、第１実施形態では、接続導体層であるＷ層４２ａの底部が、ゲートのＷ層２２ｃの内部に止まっているのに対して、本実施形態では、接続導体層であるＷ層９２ａが、ゲートのＷ層８２ｂと、ゲートのＷ層８３ｂとが、垂直方向に繋がって形成される。これは、平面視において、重なった層間に接続を高密度に形成できることを示している。これにより、ＳＧＴを用いた回路の高密度化ができる。
【００７７】
なお、第１実施形態では、Ｐ層基板１ａ上にＳＲＡＭ回路を形成した場合について説明したが、例えばＳＯＩ（Silicon On Insulator）などの他の基板を用いてもよい。このことは、他の実施形態においても同様である。
【００７８】
また、第１実施形態では、ＳＲＡＭセル回路を形成する場合について説明したが、他のＳＧＴを用いた回路に適用してもよい。第１実施形態では、１つのＳｉ柱１１ａの底部にあるＮ+層１２ａと、別のＳｉ柱１１ｄのゲートＷ層２２ｃとを、Ｗ層２９ａにより接続している。また、１つのＳｉ柱１１ａの底部にあるＮ+層１２ａと、別のＳｉ柱１１ｅのゲートＷ層２２ｃとを、Ｗ層２９ａにより接続している。同様に、１つのＳｉ柱１１ｂの底部にあるＰ+層１３ａと、別のＳｉ柱１１ｄ，１１ｅのゲートＷ層２２ｃとを、Ｗ層２９ａにより接続している。このように、本発明は、１つのＳＧＴが形成されているＳｉ柱の底部にある不純物層と、別のＳＧＴが形成されているＳｉ柱のゲート導体層との接続に適用される。従って、本発明は、１つのＭＯＳ電界効果トランジスタのソースまたはドレインと、別のＭＯＳ電界効果トランジスタのゲートと、を繋げる回路、例えば各種フリップフロップ回路、ラッチ回路、ＤＲＡＭ（Random Access Memory）のセンス回路などにも適用できる。これにより、これら回路の高集積化が図れる。このことは、他の実施形態においても同様である。
【００７９】
また、第１実施形態では、各Ｓｉ柱１１ａ〜１１ｆに１個のＳＧＴを形成した場合について説明したが、各Ｓｉ柱１１ａ〜１１ｆに２個以上のＳＧＴを形成した場合にも、本発明は適用される。このことは、他の実施形態においても同様である。
【００８０】
また、第１実施形態では、ゲートＴｉＮ層２３ａ〜２３ｄと、これに接続してＷ層２２ａ〜２２ｄを形成した。これに対し、ゲートＴｉＮ層２３ａ〜２３ｄと、Ｗ層２２ａ〜２２ｄとは他の材料層であってもよい。また、ゲートＴｉＮ層２３ａ〜２３ｄと、Ｗ層２２ａ〜２２ｄとは同じ材料層より形成されてもよい。また、バリヤ金属層を含めて、ゲートＴｉＮ層２３ａ〜２３ｄと、Ｗ層２２ａ〜２２ｄとは、複数層よりなる導体層であってもよい。このことは、他の実施形態においても同様である。
【００８１】
また、第１実施形態では、Ｓｉ柱１１ａ〜１１ｆの底部のＮ+層１２ａ〜１２ｄ、Ｐ+層１３ａ、１３ｂは、Ｓｉ柱１１ａ〜１１ｆの底部に繋がって水平方向に延びて形成されている。Ｎ+層１２ａ〜１２ｄ、Ｐ+層１３ａ、１３ｂの中で、水平に延びている領域は、この領域上に接続Ｗ層２９ａ、２９ｂを形成するための不純物領域接続層としての役割を有する。この水平方向に延びている不純物領域接続層は、他の半導体、または導体材料層で形成されてもよい。このことは、他の実施形態においても同様である。
【００８２】
また、第１実施形態では、ゲート導体層であるＴｉＮ層２３ａ〜２３ｄに繋がって、Ｗ層２２ａ〜２２ｄが水平方向に延びている。Ｗ層２２ａ〜２２ｄは、Ｗ層２２ａ〜２２ｄ上に接続Ｗ層２９ａ、２９ｂを形成するためのゲート接続導体層の役割を有する。この水平方向に延びているゲート接続導体層は、ゲート導体層と同じ導体材料層であっても、また異なる導体材料層であってもよい。このことは、他の実施形態においても同様である。  
【００８３】
また、第１実施形態では、コンタクトホール２７ａａ、２７ｂｂは、Ｎ+層１２ａ、２２ｄ、Ｐ+層１３ａ、１３ｂ上に形成された。これに対し、コンタクトホール２７ａａ、２７ｂｂは、Ｎ+層１２ａ、２２ｄ、Ｐ+層１３ａ、１３ｂ上に形成したシリサイド層または金属層上に形成してもよい。また、Ｓｉ柱１１ａ〜１１ｆの下部にＮ+層またはＰ+層を形成し、これらＮ+層又はＰ+層側面に繋がった低抵抗の半導体層または導体層上にコンタクトホール２７ａａ、２７ｂｂが形成されてもよい。なお、このＮ+層又はＰ+層側面に繋がった低抵抗の半導体層は、同じ半導体層が繋がって形成されてもよく、または異なった半導体層より形成されてもよい。このことは、他の実施形態においても同様である。
【００８４】
また、第１実施形態では、ゲート絶縁膜としてＨｆＯ2層１６ａを用いたが、他の材料層を用いてもよい。また、複数の材料層よりゲート絶縁材料層を形成してもよい。このことは、他の実施形態においても同様である。
【００８５】
また、第１実施形態では、Ｓｉを材料とするＳｉ柱１１ａ〜１１ｆ、Ｎ+層１２ａ〜１２ｄ、３３ａ、３３ｃ、３３ｄ、３３ｆ、Ｐ+層１３ａ、１３ｂ、３３ｂ、３３ｅを用いたが、他の半導体材料を用いてもよい。このことは、他の実施形態においても同様である。
【００８６】
また、第１実施形態では、ＳＧＴのソース及びドレインは、同じ導電性より形成されている。これに対して、ソース及びドレインの導電性が異なるトンネル型ＳＧＴを用いてもよい。このことは、他の実施形態においても同様である。
【００８７】
また、第１実施形態では、リソグラフィ法を用いて、各材料層のパターンニングを行っている。このリソグラフィ法では、レジスト層だけのパターンニングだけでなく、レジスト層の下に単層または複数層の材料を形成して、エッチングしたい材料層のマスク材料層を形成してもよい。このことは、他の実施形態においても同様である。
【００８８】
また、第２実施形態では、最初にＮ+層１２ａ、Ｐ+層１３ａ上のコンタクトホール４３ａと、Ｎ+層１２ｄ、Ｐ+層１３ｂ上のコンタクトホール４３ｂを形成した。そして次に、平面視において、コンタクトホール４３ａとＷ層２２ｃにまたがるコンタクトホール４６ａと、コンタクトホール４３ｂと、Ｗ層２２ｂにまたがるコンタクトホール４６ｂを形成した。このコンタクトホール４３ａ、４３ｂと、コンタクトホール４６ａ、４６ｂと、の形成の順番を変えてもよい。
【００８９】
また、第２実施形態では、Ｗ層４２ａ、２２ｂ上にバリヤ導体層４８ａ、４８ｂを形成したが、Ｗ層４２ａ、２２ｂとＷ層４９ａ、４９ｂとの接続では、バリヤ導体層４８ａ、４８ｂは無くてもよい。Ｗ層４２ａ、２２ｂとＷ層４９ａ、４９ｂとに替えて他の導体材料層を用いた場合の、回路動作上、バリヤ導体層がなくてもよい場合は、このバリヤ導体層は無くてもよい。このことは、Ｗ層４２ａ、２２ｂとＷ層４９ａ、４９ｂとの接続のように、少なくとも２つの導体層を接続する、他の実施形態においても同様である。
【００９０】
また、第３実施形態及び第４実施形態では、選択成長法によるＷ層５１ａ、５１ｂ、５５ａ、５５ｂを形成した。Ｗ層５１ａ、５１ｂ、５５ａ、５５ｂに替えて、選択成長法による他の導体材料であってもよい。
【００９１】
また、第４実施形態では、コンタクトホール４０ａ、４０ｂの側面にＳｉＯ2層５３ａ、５３ｂを形成したが、ＳｉＯ2層５３ａ、５３ｂに替えて他の絶縁材料層を用いてもよい。
【００９２】
また、第５実施形態は、第１実施形態での工程を用いて説明したが、他の実施形態に対しても同様に適用できる。
【００９３】
また、第５実施形態における、ＳｉＮ層５６は、コンタクトホール２７ａａ、２７ｂｂを形成するときのエッチングに対して、エッチングストッパとなる材料であれば、他の絶縁材料層であってもよい。
【００９４】
また、第６実施形態では、低誘電率材料であるＳｉＯＣ層６０を用いたが、例えば、多孔質シリカ、ＳｉＯＦなどの他の材料層であってもよい。
【００９５】
また、第７実施形態における、ＳｉＯ2層６４に替えて、他の絶縁層を用いてもよい。
【００９６】
また、第７実施形態においては、Ｗ層２９ａの両側にあるＷ層２２ａ、２２ｂの間のＳｉＯ2層６４に空孔６５ａ、６５ｂが形成されている。これら空孔６５ａ〜６５ｄの形成場所は、ＳＲＡＭセルまたは他の回路の設計により異なってもよい。
【００９７】
また、第８実施形態では、ＣＭＯＳインバータチエーン回路を形成する場合について説明したが、他のＳＧＴを用いた回路に適用してもよい。
【００９８】
また、第８実施形態では、接続導体層であるＷ層９２ｂにより、ゲートＷ層８２ｂとゲートＷ層８３ｂとの接続を行ったが、形成回路によって、同一Ｓｉ柱７６ｂにおける、Ｗ層８３ｂと不純物領域Ｐ+層７３ｂ、Ｎ+層７２ｂのいずれか、もしくは両方との接続、または、不純物領域Ｎ+層７０ａ接続であってもよい。
【００９９】
また、第８実施形態では、Ｗ層９６ａは、Ｐ+層７３ａ、Ｎ+層７２ａに繋がったＮｉＳｉ層８８ａと、ゲートＴｉＮ層８１ｂに繋がったＷ層８３ｂと、を繋げている。これに対して、形成する回路によって、Ｗ層９６ａは、Ｐ+層７３ａ、Ｎ+層７２ａのいずれかに繋がった接続導体層に繋がってもよい。また、Ｓｉ柱７６ａにおいて、Ｗ層９６ａは、Ｐ+層７３ａ、Ｎ+層７２ａより下部にあるＷ層８２ａ、Ｎ+層７０ａのいずれか、または両方に繋がっていてもよい。これは、Ｓｉ柱７６ａ以外のＳｉ柱７６ｃとの関係においても同じである。また、形成する回路によっては、Ｓｉ柱７６ｂと他の複数のＳｉ柱との間にまたがった接続においても同じである。
【０１００】
また、第８実施形態では、１つのＳｉ柱に２個のＳＧＴを形成した回路に本発明を適用した場合について説明したが、１つのＳｉ柱に１個、または３個以上のＳＧＴを形成した場合にも、本発明が適用される。１つのＳｉ柱に１個のＳＧＴが形成された回路では、ゲート導体層と、このゲート導体層の下部にあるソースまたはドレインの不純物領域を貫通するコンタクトホールを介して繋がる導体層を有する。または、１個のＳｉ柱に３個以上のＳＧＴを形成している場合、コンタクトホール９３ｂに対応した、例えば３つ以上の導体層、または不純物領域を繋ぐ、貫通コンタクトホールが形成される。
【０１０１】
また、第８実施形態では、垂直方向において、下端をＮ+層７２ａ、７２ｂ、７２ｃの下端とし、上端をＰ+層７３ａ、７３ｂ、７３ｃの上端とした、Ｗ層、ＴｉＮ層、ＨｆＯ２層７９ａ、７９ｂ、７９ｃを水平方向に貫通してＮ+層７２ａ、７２ｂ、７２ｃと、Ｐ+層７３ａ、７３ｂ、７３ｃと、の側面に至る孔を開ける。これによりＨｆＯ２層、ＴｉＮ層、Ｗ層が上下に分離されて、ＨｆＯ２層７８、７９ａ、７９ｂ、７９ｃ、ＴｉＮ層８０ａ、８０ｂ、８０ｃ、８１ａ、８１ｂ、８１ｃ、Ｗ層８２ａ、８２ｂ、８２ｃ、８３ａ、８３ｂ、８３ｃが形成された。これに対して、最初に、ＨｆＯ２層７８、ＴｉＮ層８０ａ、８０ｂ、８０ｃ、Ｗ層８２ａ、８２ｂ、８２ｃを形成し、そして、上下にＳｉＯ2層８５ａ、８５ｂ、８５ｃ、８６ａ、８６ｂ、８６ｃを持つＮｉＳi層８８ａ、８８ｂ、８８ｃを形成し、そして、ＨｆＯ２層７９ａ、７９ｂ、７９ｃ、ＴｉＮ層８１ａ、８１ｂ、８１ｃ、Ｗ層８３ａ、８３ｂ、８３ｃを形成してもよい。また、他の方法、及び材料層により各ＳＧＴのゲート絶縁層と、ゲート導体層と、Ｎ+層７２ａ、７２ｂ、７２ｃ、Ｐ+層７３ａ、７３ｂ、７３ｃに繋がる導体接続層、この導体接続層の上下の絶縁層を形成してもよい。
【０１０２】
また、第１実施形態では、コンタクトホール２７ａａの底部がＮ+層１２ａ、Ｐ+層１３ａの内部になるように形成することにより、Ｗ層２９ａと、Ｎ+層１２ａ、Ｐ+層１３ａとの接触面積を広くすることができることを述べた。これにより、Ｗ層２９ａと、Ｎ+層１２ａ、Ｐ+層１３ａとの接続抵抗を低くできる。このことは、他の実施形態においても同様である。
【０１０３】
本発明は、本発明の広義の精神と範囲を逸脱することなく、様々な実施形態及び変形が可能とされるものである。また、上述した実施形態は、本発明の一実施例を説明するためのものであり、本発明の範囲を限定するものではない。上記実施例及び変形例は任意に組み合わせることができる。さらに、必要に応じて上記実施形態の構成要件の一部を除いても本発明の技術思想の範囲内となる。
【産業上の利用可能性】
【０１０４】
本発明に係る、柱状半導体メモリ装置、およびその製造方法によれば、高集積度、高性能、低コストの半導体装置が得られる。
【符号の説明】
【０１０５】
Ｐｃ１、Ｐｃ２  ＰチャネルＳＧＴ
Ｎｃ１、Ｎｃ２、Ｎｃ３、Ｎｃ４、ＳＮ１、ＳＮ２  ＮチャネルＳＧＴ
ＢＬｔ  ビット線端子
ＢＬＲｔ  反転ビット線端子
ＷＬｔ  ワード線端子
Ｖｓｓ  グランド端子
Ｖｄｄ  電源端子Ｇｐ１、Ｇｐ２、Ｇｎ１、Ｇｎ２、Ｇｎ３、Ｇｎ４、Ｇｓ１、Ｇｓ２  ゲート
１、１ａ  Ｐ層基板
２、２ａ、２ｂ  Ｎ層
３ａ、３ｂ、３ａａ、３ｂｂ、１２ａ、１２ｂ、１２ｃ、１２ｄ、３３ａ、３３ｃ、３３ｆ、７２、７２ａ、７２ｂ、７２ｃ  Ｎ+層
４、４ａ、４ｂ、１３ａ、１３ｂ、３３ｂ、３３ｅ、７３、７３ａ、７３ｂ、７３ｃ  Ｐ+層
５、５ａ、５ｂ、７１、７４  ｉ層
６、６ａ、６ｂ、１０ａ、１０ｂ、１０ｃ、１０ｄ、１０ｅ、１０ｆ、７５ａ、７５ｂ、７５ｃ  絶縁材料層
１１ａ、１１ｂ、１１ｃ、１１ｄ、１１ｅ、１１、７６ａ、７６ｂ、７６ｃ  Ｓｉ柱
１４、２６、４５、５６、９０ａ  ＳｉＮ層
１５、２５、３０ａ、３０ｂ、３２、３５、３６、３７、４３ａ、４３ｂ、５０ａ、５０ｂ、５２ａ、５２ｂ、５３ａ、５３ｂ、６４、７７、９０ｂ、９０ｃ、９９、８５ａ、８５ｂ、８５ｃ、８６ａ、８６ｂ、８６ｃ  ＳｉＯ2層
１６、１６ａ、７８、７９ａ、７９ｂ、７９ｃ  ＨｆＯ2層
１７、１７ａ、１７ｂ、２３ａ、２３ｂ、２３ｃ、２３ｄ、８０ａ、８０ｂ、８０ｃ、８１ａ、８１ｂ、８１ｃ  ＴｉＮ層
２０、２０ａ、２２ａ、２２ｂ、２２ｃ、２２ｄ、２９ａ、２９ｂ、４２ａ、４２ｂ、４９ａ、４９ｂ、５１ａ、５１ｂ、５５ａ、５５ｂ、８２ａ、８２ｂ、８２ｃ、８３ａ、８３ｂ、８３ｃ、９２ａ、９２ｂ、９２ｃ、９６ａ、９６ｂ、９６ｃ  Ｗ層
２７ａ、２７ｂ  空孔
２７ａａ、２７ｂｂ、３６ａ、３６ｂ、３６ｃ、３６ｄ、３８ａ、３８ｂ、３８ｃ、３８ｄ、４０ａ、４０ｂ、４６ａ、４６ｂ、４６ａａ、４６ｂｂ、９３ａ、９３ｂ、９３ｃ、９７ａ、９７ｂ、９７ｃ  １００ａ、１００ｂ、１００ｃ、１００ｄ  コンタクトホール
２８ａ、２８ｂ、４１ａ、４１ｂ、４８ａ、４８ｂ、５４ａ、５４ｂ、９１ａ、９１ｂ、９１ｃ、９５ａ、９５ｂ、９５ｃ  バリヤ導体層
ＷＬ  ワード配線金属層
Ｖｓｓ１、Ｖｓｓ２  グランド配線金属層
ＢＬ  ビット配線金属層
ＲＢＬ  反転ビット配線金属層
ＶＤＤ、Ｖｄｄ  電源配線金属層
６０  ＳｉＣＯ層
６３  空間
６５ａ、６５ｂ、６５ｃ  空孔
７０、７０ａ  Ｎ+層基板
８８ａ、８８ｂ、８８ｃ  ＮｉＳｉ層
【図１】
0006651657.tif 000002
【図２Ａ】
0006651657.tif 000003
【図２Ｂ】
0006651657.tif 000004
【図２Ｃ】
0006651657.tif 000005
【図２Ｄ】
0006651657.tif 000006
【図２Ｅ】
0006651657.tif 000007
【図２Ｆ】
0006651657.tif 000008
【図２Ｇ】
0006651657.tif 000009
【図２Ｈ】
0006651657.tif 000010
【図２Ｉ】
0006651657.tif 000011
【図２Ｊ】
0006651657.tif 000012
【図２Ｋ】
0006651657.tif 000013
【図３Ａ】
0006651657.tif 000014
【図３Ｂ】
0006651657.tif 000015
【図３Ｃ】
0006651657.tif 000016
【図３Ｄ】
0006651657.tif 000017
【図３Ｅ】
0006651657.tif 000018
【図４Ａ】
0006651657.tif 000019
【図４Ｂ】
0006651657.tif 000020
【図５Ａ】
0006651657.tif 000021
【図５Ｂ】
0006651657.tif 000022
【図６Ａ】
0006651657.tif 000023
【図６Ｂ】
0006651657.tif 000024
【図７Ａ】
0006651657.tif 000025
【図７Ｂ】
0006651657.tif 000026
【図８Ａ】
0006651657.tif 000027
【図８Ｂ】
0006651657.tif 000028
【図９Ａ】
0006651657.tif 000029
【図９Ｂ】
0006651657.tif 000030
【図９Ｃ】
0006651657.tif 000031
【図９Ｄ】
0006651657.tif 000032
【図９Ｅ】
0006651657.tif 000033
【図１０】
0006651657.tif 000034