(57)【特許請求の範囲】
【請求項１】
電気的または物理的な状態を測定対象とするセンサの出力にもとづくアナログ信号を受け、デジタル信号に変換するＡ／Ｄコンバータ回路であって、
基準電圧を生成する基準バイアス回路であって、前記基準電圧の温度依存性が複数から選択可能に構成された基準バイアス回路と、
前記基準電圧を参照して、前記アナログ信号を前記デジタル信号に変換するＡ／Ｄコンバータと、
レジスタと、
前記Ａ／Ｄコンバータ回路の電源投入時にプロセッサからの制御信号を受け、前記レジスタに格納するとともに、前記デジタル信号を前記プロセッサに送信するインタフェース回路と、
を備え、前記基準バイアス回路における前記基準電圧の前記温度依存性は、前記Ａ／Ｄコンバータ回路の電源投入時に前記レジスタに格納された前記制御信号にもとづいて選択され、
前記制御信号は、前記センサ、前記Ａ／Ｄコンバータ回路および前記プロセッサを含む信号処理システムの設計段階において、前記プロセッサが受信する前記デジタル信号の温度ドリフトが小さくなるように決定されていることを特徴とするＡ／Ｄコンバータ回路。
【請求項２】
前記基準バイアス回路は、その出力電圧の温度依存性が複数から選択可能な基準電圧回路を含むことを特徴とする請求項１に記載のＡ／Ｄコンバータ回路。
【請求項３】
前記基準電圧回路は、ＰＴＡＴ（Proportional to Absolute Temperature）電圧と、ＣＴＡＴ（Complementary to Absolute Temperature）電圧を加算して得られる電圧を生成するバンドギャップリファレンス回路を含み、前記ＰＴＡＴ電圧と前記ＣＴＡＴ電圧の少なくとも一方の係数が可変であることを特徴とする請求項２に記載のＡ／Ｄコンバータ回路。
【請求項４】
前記基準バイアス回路は、前記基準電圧回路の出力電圧を受け、前記Ａ／Ｄコンバータに前記基準電圧を供給するバッファ回路をさらに備え、
前記バッファ回路は、そのオフセットが複数から選択可能であることを特徴とする請求項２または３に記載のＡ／Ｄコンバータ回路。
【請求項５】
前記基準電圧回路における前記温度依存性と、前記バッファ回路における前記オフセットは、共通の前記制御信号にもとづいて選択されることを特徴とする請求項４に記載のＡ／Ｄコンバータ回路。
【請求項６】
前記基準電圧回路における前記温度依存性と、前記バッファ回路における前記オフセットは、個別に独立して設定可能であることを特徴とする請求項４に記載のＡ／Ｄコンバータ回路。
【請求項７】
前記基準バイアス回路は、前記基準電圧回路の出力電圧を受け、前記Ａ／Ｄコンバータに供給するバッファ回路をさらに備え、
前記バッファ回路は、そのゲインが複数から選択可能であることを特徴とする請求項２または３に記載のＡ／Ｄコンバータ回路。
【請求項８】
前記基準電圧回路における前記温度依存性と、前記バッファ回路における前記ゲインは、共通の前記制御信号にもとづいて選択されることを特徴とする請求項７に記載のＡ／Ｄコンバータ回路。
【請求項９】
前記基準電圧回路における前記温度依存性と、前記バッファ回路における前記ゲインは、個別に独立して設定可能であることを特徴とする請求項７に記載のＡ／Ｄコンバータ回路。
【請求項１０】
前記制御信号を格納する不揮発性メモリを備えることを特徴とする請求項１から９のいずれかに記載のＡ／Ｄコンバータ回路。
【請求項１１】
前記Ａ／Ｄコンバータは、ΔΣＡ／Ｄコンバータであることを特徴とする請求項１から１０のいずれかに記載のＡ／Ｄコンバータ回路。
【請求項１２】
それぞれにアナログ入力信号が入力可能な複数の入力端子と、
前記複数の入力端子のうち、ひとつを選択するマルチプレクサと、
前記マルチプレクサの出力信号を増幅するアンプと、
前記アンプの出力信号をフィルタリングするフィルタと、
をさらに備えることを特徴とする請求項１から１１のいずれかに記載のＡ／Ｄコンバータ回路。
【請求項１３】
ひとつの半導体基板に一体集積化されることを特徴とする請求項１から１２のいずれかに記載のＡ／Ｄコンバータ回路。
【請求項１４】
センサと、
前記センサからのアナログ信号を受け、デジタル信号に変換する請求項１から１３のいずれかに記載のＡ／Ｄコンバータ回路と、
前記Ａ／Ｄコンバータ回路が生成した前記デジタル信号を処理するプロセッサと、
を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ａ／Ｄコンバータに関する。
【背景技術】
【０００２】
さまざまな用途において、電気的状態や物理的状態を測定するセンサが用いられる。多くのセンサの出力はアナログ信号であり、マイコンなどのプロセッサによりデジタル信号処理するために、デジタル信号に変換する必要がある。それほどの精度が要求されない用途では、マイコンに組み込まれたＡ／Ｄコンバータを使用することも可能であるが、高精度が要求される用途では、高精度なＡ／Ｄコンバータを集積化したＡ／ＤコンバータＩＣ（Integrated Circuit）が利用される。
【０００３】
図１は、本発明者が検討したＡ／ＤコンバータＩＣ（Integrated Circuit）１００ｒを備える信号処理システム１０ｒのブロック図である。信号処理システム１０ｒは、センサ１２、マイコン２０ｒ、Ａ／ＤコンバータＩＣ１００ｒを備える。センサ１２は、温度センサや電流センサ、電圧センサなどが例示される。Ａ／ＤコンバータＩＣ１００ｒは、センサ１２からのアナログ入力信号Ｓ１を受け、デジタル信号Ｓ２に変換する。マイコン２０ｒは、Ａ／ＤコンバータＩＣ１００ｒが生成したデジタル信号Ｓ２を処理する。
【０００４】
Ａ／ＤコンバータＩＣ１００ｒは、Ａ／Ｄコンバータ１０２、バンドギャップリファレンス（ＢＧＲ）回路１０４、バッファ１０６、インタフェース回路１０８を備える。Ａ／Ｄコンバータ１０２は、アナログ入力信号Ｓ１をデジタル信号Ｓ２に変換する。ＢＧＲ回路１０４は、温度に依存しない基準電圧ＶＢＧＲを生成する。バッファ１０６は、基準電圧ＶＢＲＧをＡ／Ｄコンバータ１０２に供給する。Ａ／Ｄコンバータ１０２は、基準電圧ＶＢＲＧを利用して、アナログ入力信号Ｓ１をデジタル信号Ｓ２に変換する。デジタル信号Ｓ２は、インタフェース回路１０８から、マイコン２０ｒのインタフェース回路２２に送信される。
【０００５】
Ａ／ＤコンバータＩＣ１００ｒは、それ単体での入出力特性の温度依存性（温度ドリフト）が小さくなるように設計され、したがってＢＧＲ回路１０４が生成する基準電圧ＶＢＧＲの温度特性も、そのような観点から最適化されている。
【０００６】
ところがＡ／ＤコンバータＩＣ１００ｒ以外の回路ブロック、たとえばセンサ１２における温度依存性が大きい場合、信号処理システム１０ｒ全体としてみたときの温度ドリフトが問題となる。
【０００７】
あるいはＡ／ＤコンバータＩＣ１００ｒは、あらかじめ規定された標準の外部回路との組み合わせにおいて入出力特性の温度依存性（温度ドリフト）が小さくなるように設計してもよく、したがってＢＧＲ回路１０４が生成する基準電圧ＶＢＧＲの温度特性も、そのような観点から最適化することも可能である。ところが信号処理システム１０ｒの設計者が、Ａ／ＤコンバータＩＣ１００ｒが、標準の外部回路とは別の外部回路と組み合わせた場合、信号処理システム１０ｒ全体としてみたときの温度ドリフトが問題となる。
【０００８】
信号処理システム１０ｒ全体の温度ドリフトを補正するために、マイコン２０ｒは、インタフェース回路２２、補正処理部２４、補正テーブル２６、信号処理部２８を備える。補正処理部２４は、インタフェース回路２２が受信したデジタル信号Ｓ３を、温度Ｔに応じて補正する。補正テーブル２６には、各温度Ｔにおける補正情報が格納される。信号処理部２８は、補正後のデジタル信号Ｓ４に対して、所定の信号処理を施す。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２０１１−１０１２４７号公報
【特許文献２】特開２０１４−１７１０３５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明者らは、図１の信号処理システム１０ｒについて検討した結果、以下の課題を認識するに至った。補正処理部２４の機能は、マイコン２０ｒの演算処理ユニットをソフトウェア制御することで実現される。したがってデジタル信号Ｓ３のビット数が１６ビットあるいはそれ以上に高くなると、マイコン２０ｒの演算処理ユニットの演算処理が重くなるため、高性能なマイコン２０ｒが必要となり、コストが高くなる。
【００１１】
また補正テーブル２６をＲＯＭ（Read Only Memory）に格納しておく必要があるためそのデータ量が大きいと、コストが高くなってしまう。
【００１２】
本発明者はかかる課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、信号処理システムの温度ドリフトを低減可能なＡ／Ｄコンバータ回路の提供にある。
【課題を解決するための手段】
【００１３】
本発明のある態様は、アナログ信号をデジタル信号に変換するＡ／Ｄコンバータ回路に関する。Ａ／Ｄコンバータ回路は、基準電圧を生成する基準バイアス回路であって、基準電圧の温度依存性が複数から選択可能に構成された基準バイアス回路と、基準電圧を参照して、アナログ信号をデジタル信号に変換するＡ／Ｄコンバータと、を備える。
【００１４】
この態様によると、Ａ／Ｄコンバータ回路の外部回路、素子の温度特性を考慮して、基準バイアス回路の温度依存性を選択することにより、信号処理システム全体の温度ドリフトを補正できる。
【００１５】
またある態様においては、後段のプロセッサにおけるデジタル信号処理における温度ドリフトの補正が不要となり、あるいはその処理を簡素化することができる。これによりプロセッサの演算量を低減できる。
【００１６】
基準バイアス回路は、その出力電圧の温度依存性が複数から選択可能な基準電圧回路を含んでもよい。
【００１７】
基準電圧回路は、ＰＴＡＴ（Proportional to Absolute Temperature）電圧と、ＣＴＡＴ（Complementary to Absolute Temperature）電圧を加算して得られる電圧を生成するバンドギャップリファレンス回路を含み、ＰＴＡＴ電圧とＣＴＡＴ電圧の少なくとも一方の係数が可変であってもよい。
【００１８】
ある態様のＡ／Ｄコンバータ回路は、基準電圧回路の出力電圧を受け、Ａ／Ｄコンバータに基準電圧を供給するバッファ回路をさらに備えてもよい。バッファ回路は、そのオフセットが複数から選択可能であってもよい。これにより基準電圧の温度依存性に加えて、オフセット量を制御可能となり、信号処理システム全体の温度ドリフトをさらに抑制できる。
【００１９】
基準電圧回路における温度依存性と、バッファ回路におけるオフセットは、共通の制御信号にもとづいて選択されてもよい。この場合、制御を簡素化できる。
【００２０】
基準電圧回路における温度依存性と、バッファ回路におけるオフセットは、個別に独立して設定可能であってもよい。これにより、より多様なプラットフォームにおいて、温度ドリフトを補正できる。
【００２１】
ある態様のＡ／Ｄコンバータ回路は、基準電圧回路の出力電圧を受け、Ａ／Ｄコンバータに基準電圧を供給するバッファ回路をさらに備えてもよい。バッファ回路は、そのオフセットが複数から選択可能であってもよい。これにより基準電圧の温度依存性に加えて、オフセット量を制御可能となり、信号処理システム全体の温度ドリフトをさらに抑制できる。
【００２２】
バッファ回路は、そのゲインが複数から選択可能であってもよい。基準電圧回路における温度依存性を指示する制御信号と、バッファ回路におけるゲインを指示する制御信号は、同一であってもよい。
【００２３】
基準電圧回路における温度依存性と、バッファ回路におけるゲインは、個別に独立して設定可能であってもよい。
【００２４】
ある態様のＡ／Ｄコンバータ回路は、基準電圧の温度依存性を指示する制御信号を格納するレジスタと、デジタル信号を処理する外部のプロセッサと接続され、デジタル信号をプロセッサに出力するとともに、制御信号を前記プロセッサから受信し、レジスタに書き込むインタフェース回路と、をさらに備えてもよい。
【００２５】
Ａ／Ｄコンバータ回路は、基準電圧の温度依存性を指示する制御信号を格納する不揮発性メモリを備えてもよい。
不揮発性メモリに制御信号をあらかじめ書き込んでおくことにより、Ａ／Ｄコンバータ回路の起動毎にレジスタに制御信号を書き込み必要がなくなる。
【００２６】
Ａ／Ｄコンバータは、ΔΣＡ／Ｄコンバータであってもよい。ΔΣＡ／Ｄコンバータは、ビット数が大きく、したがってデジタル信号処理によるドリフト補正のコストが高いため、プロセッサの演算低減の効果を一層享受できる。
【００２７】
ある態様のＡ／Ｄコンバータ回路は、それぞれにアナログ入力信号が入力可能な複数の入力端子と、複数の入力端子のうち、ひとつを選択するマルチプレクサと、マルチプレクサの出力信号を増幅するアンプと、アンプの出力信号をフィルタリングするフィルタと、をさらに備えてもよい。
【００２８】
ある態様のＡ／Ｄコンバータ回路は、ひとつの半導体基板に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。回路を１つのチップ上に集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。
【００２９】
本発明の別の態様は、電子機器に関する。電子機器は、センサと、センサからのアナログ信号を受け、デジタル信号に変換する上述のいずれかのＡ／Ｄコンバータ回路と、Ａ／Ｄコンバータ回路が生成したデジタル信号を処理するプロセッサと、を備える。
【００３０】
なお、以上の構成要素の任意の組合せ、本発明の表現を、方法、装置などの間で変換したものもまた、本発明の態様として有効である。
【発明の効果】
【００３１】
本発明のある態様によれば、信号処理システム全体の温度ドリフトを補正できる。
【図面の簡単な説明】
【００３２】
【図１】本発明者が検討したＡ／ＤコンバータＩＣを備える信号処理システムのブロック図である。
【図２】実施の形態に係るＡ／ＤコンバータＩＣを備える信号処理システムのブロック図である。
【図３】基準電圧ＶＲＥＦの温度依存性の一例を示す図である。
【図４】基準バイアス回路の構成例を示す回路図である。
【図５】一般化された基準電圧回路の概念図である。
【図６】図４のバンドギャップリファレンス電圧ＶＢＧＲの温度依存性を示す図である。
【図７】Ａ／ＤコンバータＩＣを備える電子機器のブロック図である。
【発明を実施するための形態】
【００３３】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００３４】
図２は、実施の形態に係るＡ／ＤコンバータＩＣ１００を備える信号処理システム１０のブロック図である。信号処理システム１０は、センサ１２、Ａ／ＤコンバータＩＣ１００、プロセッサ２０を備える。
【００３５】
センサ１２は、電流センサ、電圧センサ、温度センサ、測距計、角度センサ、ジャイロセンサなどであり、測定対象の電気的状態あるいは物理的状態に応じたアナログ信号Ｓ１を生成する。
【００３６】
Ａ／ＤコンバータＩＣ１００は、アナログ入力信号Ｓ１をデジタル信号Ｓ２に変換し、後段のプロセッサ２０に出力する。プロセッサ２０は、Ａ／ＤコンバータＩＣ１００からのデジタル信号を処理する。プロセッサ２０は、マイコンやＤＳＰ（Digital Signal Processor）、ＣＰＵ（Central Processing Unit）などであってもよい。
【００３７】
Ａ／ＤコンバータＩＣ１００は、Ａ／Ｄコンバータ１０２、基準バイアス回路１１０、バッファ１０６、インタフェース回路１０８を備える。基準バイアス回路１１０は、基準電圧ＶＲＥＦを生成し、Ａ／Ｄコンバータ１０２の基準電圧端子に供給する。Ａ／Ｄコンバータ１０２は、基準バイアス回路１１０が生成する基準電圧ＶＲＥＦにもとづいて、アナログ信号Ｓ１をデジタル信号Ｓ２に変換する。Ａ／Ｄコンバータ１０２のフルスケールレンジあるいは１ＬＳＢの電圧幅は、基準電圧ＶＲＥＦにもとづいて定まることに留意されたい。
【００３８】
Ａ／Ｄコンバータ１０２の形式は特に限定されないが、たとえばΔΣＡ／Ｄコンバータのように高精度が要求され、温度ドリフトの要求を受けやすい形式において、本発明は特に有効である。またＡ／Ｄコンバータ１０２は、差動形式であってもよいし、シングルエンド形式であってもよい。
【００３９】
インタフェース回路１０８は、デジタル信号Ｓ２を受け、プロセッサ２０に送信する。プロセッサ２０のインタフェース回路２２は、デジタル信号Ｓ２を受信し、信号処理部２８は、インタフェース回路２２が受信したデジタル信号Ｓ３を処理する。インタフェース回路１０８およびインタフェース回路２２は、たとえばＩ２Ｃ（Inter IC）インタフェースやＳＰＩ（Serial Peripheral Interface）を用いることができ、特に限定されない。
【００４０】
本実施の形態において基準バイアス回路１１０は、その出力である基準電圧ＶＲＥＦの温度依存性が複数から選択可能に構成される。基準電圧ＶＲＥＦの温度依存性は、制御信号Ｓ５にもとづいて選択される。図３は、基準電圧ＶＲＥＦの温度依存性の一例を示す図である。この例では、（i）〜（v）の５通りの中から、ひとつの温度依存性が選択可能となっている。なお、温度依存性の選択肢の個数は、５個に限定されず、それより多くてもよいし、少なくてもよい。また複数の基準電圧ＶＲＥＦそれぞれの温度依存性（形状）は、特に限定されない。
【００４１】
図２に戻る。Ａ／ＤコンバータＩＣ１００には、制御信号Ｓ５を格納するレジスタ１２０が設けられる。インタフェース回路１０８は、プロセッサ２０から、制御信号Ｓ５を受信し、レジスタ１２０に書き込む。
【００４２】
以上が信号処理システム１０の構成である。続いてその動作を説明する。
信号処理システム１０の設計者は、信号処理システム１０の設計段階において、プロセッサ２０に入力されるデジタル信号Ｓ３の温度ドリフトを小さくする温度依存性を、Ａ／ＤコンバータＩＣ１００により提供される複数の選択肢の中から決定する。そして、決定した選択肢を指示する制御信号Ｓ５をプロセッサ２０の外部あるいは内部のＲＯＭに格納しておく。
【００４３】
信号処理システム１０の使用時においては、その電源投入後のセットアップ時に、プロセッサ２０からＡ／ＤコンバータＩＣ１００に対して、制御信号Ｓ５を送信し、基準バイアス回路１１０の基準電圧ＶＲＥＦの温度依存性を指示する。Ａ／Ｄコンバータ１０２は、制御信号Ｓ５に応じた温度依存性を有する基準電圧ＶＲＥＦを参照して、アナログ入力信号Ｓ１をデジタル信号Ｓ２に変換する。
【００４４】
以上が信号処理システム１０の動作である。この信号処理システム１０によれば、Ａ／ＤコンバータＩＣ１００に適切な制御信号Ｓ５を与えることで、Ａ／ＤコンバータＩＣ１００単体ではなく、センサ１２を含めた信号処理システム１０全体としての温度ドリフトを小さくできる。
【００４５】
これにより、プロセッサ２０における温度ドリフトの補正処理が不要となり、あるいはその処理を最小限とすることができる。つまりプロセッサ２０の演算負荷を軽減できることから、図１に比べて低速なハードウェアを用いることが可能となり、プロセッサ２０のコストを下げることができる。
【００４６】
また補正テーブルも不要となるため、メモリ容量を減らすことができ、図１に比べて、コストをさらに下げることが可能である。
【００４７】
本発明は、図２のブロック図や回路図として把握され、あるいは上述の説明から導かれるさまざまな装置、回路に及ぶものであり、特定の構成に限定されるものではない。以下、本発明の範囲を狭めるためではなく、発明の本質や回路動作の理解を助け、またそれらを明確化するために、より具体的な構成例や実施例を説明する。
【００４８】
図４は、基準バイアス回路１１０の構成例を示す回路図である。基準バイアス回路１１０は、基準電圧回路１１２およびバッファ回路１１４を含む。基準電圧回路１１２は、その出力電圧ＶＢＧＲの温度依存性が複数から選択可能に構成される。好ましくは基準電圧回路１１２は、バンドギャップリファレンス回路で構成される。バンドギャップリファレンス回路は、ＰＴＡＴ（Proportional to Absolute Temperature）電圧と、ＣＴＡＴ（Complementary to Absolute Temperature）電圧を加算し、バンドギャップリファレンス電圧ＶＢＧＲを生成する。
【００４９】
図４のバンドギャップリファレンス回路は、トランジスタＱ１，Ｑ２、抵抗Ｒ１〜Ｒ３および演算増幅器（差動増幅器）１１６を含む。たとえば抵抗Ｒ３を可変抵抗とし、その抵抗値を制御信号Ｓ５に応じて切りかえ可能としてもよい。これにより、ＰＴＡＴ電圧とＣＴＡＴ電圧の加算係数が可変となり、バンドギャップリファレンス電圧ＶＢＧＲの温度特性を切りかえることが可能となる。
【００５０】
なおこのバンドギャップリファレンス回路の構成は一例に過ぎず、公知のさまざまな形式のバンドギャップリファレンス回路を用いることができる。図５は、より一般化された基準電圧回路１１２の概念図である。ＰＴＡＴ回路１３０は、正の温度係数を有するＰＴＡＴ電圧を生成し、ＣＴＡＴ回路１３２は、負の温度係数を有するＣＴＡＴ電圧を生成する。加算器１３４は、ＰＴＡＴ電圧ＶＰＴＡＴとＣＴＡＴ電圧ＶＣＴＡＴを加算し、バンドギャップリファレンス電圧ＶＢＧＲを生成する。加算器１３４における加算係数は、制御信号Ｓ５に応じて切りかえ可能である。
【００５１】
図６は、図４のバンドギャップリファレンス電圧ＶＢＧＲの温度依存性を示す図である。バンドギャップリファレンス回路において加算の係数を変化させると、温度依存性がゼロ（ｄＶＢＧＲ／ｄＴ＝０）が成り立つ温度Ｔ０が変化させることができる。図６を参照すると、温度Ｔ０を変化させると、バンドギャップリファレンス電圧ＶＲＥＦの傾きだけでなく、電圧範囲も大きく変化することに留意されたい。
【００５２】
図４に戻る。バッファ回路１１４は、バンドギャップリファレンス電圧ＶＢＧＲを受け、基準電圧ＶＲＥＦを生成する。バッファ回路１１４は、そのオフセットもしくはゲインの少なくとも一方、あるいは両方が切りかえ可能である。すなわちバッファ回路１１４は、そのオフセット（あるいはゲイン）が、複数から選択可能に構成される。これにより、図６に示すバンドギャップリファレンス電圧ＶＢＧＲを、上下方向にシフトさせることが可能となる。その結果、図３に示すような、基準電圧ＶＲＥＦを生成することが可能となる。すなわちバッファ回路１１４によって、複数のバンドギャップリファレンス電圧ＶＢＧＲの上下方向のばらつきを解消してもよい。
【００５３】
あるいはセンサ１２からのアナログ信号Ｓ１が、センサ１２の種類に応じて異なるオフセットを有する場合には、そのオフセットをキャンセルするために、バッファ回路１１４を利用することができる。
【００５４】
バッファ回路１１４の構成は特に限定されず、たとえば非反転増幅器あるいはリニアレギュレータで構成することができる。オフセットあるいはゲインは、帰還抵抗ＲＦＢを可変抵抗とすることにより、あるいはオペアンプＯＡのオフセット電圧を可変とすることにより、調節可能となる。
【００５５】
基準電圧回路１１２における温度依存性と、バッファ回路１１４におけるゲイン（あるいはオフセット）は、共通の制御信号Ｓ５にもとづいて選択されてもよい。これにより、プロセッサ２０からひとつの制御信号Ｓ５を与えることで、基準電圧ＶＲＥＦの温度依存性を指定可能となる。
【００５６】
あるいは基準電圧回路１１２における温度依存性と、バッファ回路１１４におけるゲイン（あるいはオフセット）は、個別に独立に制御可能であってもよい。すなわち、基準電圧回路１１２の制御信号Ｓ５ａと、バッファ回路１１４の制御信号Ｓ５ｂを別々のレジスタに書き込むようにしてもよい。この場合、基準電圧ＶＲＥＦの温度依存性（傾きあるいはＴ０の点）と、上下方向へのシフト量を、組み合わせることが可能となるため、信号処理システム１０の設計者に、温度ドリフト補正に関して、多くの自由度を提供できる。
【００５７】
（用途）
図７は、Ａ／ＤコンバータＩＣ３００を備える電子機器４００のブロック図である。電子機器４００は、たとえば電池駆動型であり、スマートホン、タブレット端末、ノートＰＣなどが例示される。
【００５８】
たとえば信号処理システム１０は、電子機器４００のバッテリ４０２の充電状態（ＳＯＣ：State Of Charge）を検出する用途に用いることができる。Ａ／ＤコンバータＩＣ３００は、上述のＡ／ＤコンバータＩＣ１００のアーキテクチャを用いて構成される。
【００５９】
Ａ／ＤコンバータＩＣ３００の複数の入力端子ＩＮ１〜ＩＮＭ（Ｍは整数）はそれぞれ、外部からアナログ入力信号が入力可能となっている。たとえば入力端子ＩＮには、バッテリ４０２の電圧ＶＢＡＴを示す信号、サーミスタや熱電対などの温度センサ４０４からの温度検出信号、バッテリ電流検出用のセンス抵抗ＲＳの電圧降下に応じた電流検出信号などが入力される。
【００６０】
マルチプレクサ３０２は、複数の入力端子ＩＮ１〜ＩＮＭを時分割で選択する。アンプ３０４は、マルチプレクサ３０２の出力信号を増幅するプログラマブルゲインアンプ（ＰＧＡ）である。フィルタ３０６は、アンプ３０４の出力信号をフィルタリングする。ΔΣＡ／Ｄコンバータ３０８は、フィルタ３０６の出力信号ＶＩＮをデジタル信号ＤＯＵＴに変換する。ロジック回路３１０は、ΔΣＡ／Ｄコンバータ３０８からのデジタル信号ＤＯＵＴに所定の信号処理を施す。インタフェース回路３１２は、ＳＰＩ（Serial Peripheral Interface）やＩ２Ｃ（Inter IC）インタフェースであり、外部のプロセッサ２０に、デジタル信号を出力する。プロセッサ２０は、Ａ／ＤコンバータＩＣ３００からのデジタル信号にもとづいて、バッテリ４０２の残量を推定あるいは測定する。バッテリ４０２の残量推定は、クーロンカウント法やバッテリ４０２の開放電圧（ＯＣＶ）を利用したＯＣＶ法などを利用可能である。
【００６１】
なおＡ／ＤコンバータＩＣ１００の用途は、特に限定されず、高精度が要求されるさまざまなアプリケーションに用いることができる。
【００６２】
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
【００６３】
（第１変形例）
実施の形態では、レジスタ１２０に制御信号Ｓ５を書き込むことにより、基準電圧ＶＲＥＦの温度依存性を選択したが、それに限定されない。制御信号Ｓ５を格納する不揮発性のメモリを設け、Ａ／ＤコンバータＩＣ１００の出荷前に、制御信号Ｓ５の値をＡ／ＤコンバータＩＣ１００に格納しておいてもよい。これにより信号処理システム１０の起動ごとに制御信号Ｓ５を書き込む必要がなくなるため、処理を簡素化できる。
【００６４】
（第２変形例）
図２では、プロセッサ２０の補正処理部２４が完全に無いものとしたが、簡略化された補正処理部を備えてもよい。たとえば、図４のバッファ回路１１４の処理に相当する演算程度であれば、演算量は少なくて済むため、この演算をプロセッサ２０において行ってもよい。この場合、バッファ回路１１４の特性を固定してもよい。
【００６５】
実施の形態にもとづき、本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を離脱しない範囲において、多くの変形例や配置の変更が可能である。
【符号の説明】
【００６６】
１０…信号処理システム、１２…センサ、２０ｒ…マイコン、２０…プロセッサ、２２…インタフェース回路、２４…補正処理部、２６…補正テーブル、２８…信号処理部、１００…Ａ／ＤコンバータＩＣ、１０２…Ａ／Ｄコンバータ、１０４…ＢＧＲ回路、１０６…バッファ、１０８…インタフェース回路、１１０…基準バイアス回路、１１２…基準電圧回路、１１４…バッファ回路、１２０…レジスタ、Ｓ１…アナログ入力信号、Ｓ２…デジタル信号、Ｓ５…制御信号、３００…Ａ／ＤコンバータＩＣ、３０２…マルチプレクサ、３０４…アンプ、３０６…フィルタ、３０８…ΔΣＡ／Ｄコンバータ、３１０…ロジック回路、３１２…インタフェース回路。
【図１】
0006791648.tif 000002
【図２】
0006791648.tif 000003
【図３】
0006791648.tif 000004
【図４】
0006791648.tif 000005
【図５】
0006791648.tif 000006
【図６】
0006791648.tif 000007
【図７】
0006791648.tif 000008