(57)【特許請求の範囲】
【請求項１】
周波数ソースであって：
出力を有し、前記出力において第１周波数で信号を生成するように構成される発振器；
出力と前記発振器の出力に接続されるクロック入力とを有し、第２周波数を有するファンダメンタル信号と、前記第１及び第２周波数間の差分周波数である第３周波数を有するイメージ信号とを少なくとも出力する第１のダイレクト・ディジタル・シンセサイザ；
前記第１のダイレクト・ディジタル・シンセサイザの出力に直接的に接続される入力と、出力とを有し、前記ファンダメンタル信号を減衰させ、前記イメージ信号を選択的に増幅して出力するフィルタ増幅ブロック；及び
前記フィルタ増幅ブロックの出力に直接的に接続されるクロック入力を有する第２のダイレクト・ディジタル・シンセサイザ；
を有し、前記第２のダイレクト・ディジタル・シンセサイザは、０．１８より大きく０．２１より小さい、或いは、０．２８５より大きく０．３４より小さい周波数比で構成されており、前記フィルタ増幅ブロックは或る周波数応答を有する線形時不変要素であり、前記周波数応答の大きさは、前記第１周波数の第１ナイキスト・ゾーン内の前記第２周波数では、前記第１周波数の第１ナイキスト・ゾーンより高い前記第３周波数におけるものより少なくとも１２ｄＢ低い、周波数ソース。
【請求項２】
前記フィルタ増幅ブロックは、増幅器にカスケード接続される第１フィルタを含む、請求項１に記載の周波数ソース。
【請求項３】
前記増幅器は、５ｄＢより大きく２０ｄＢより小さなゲインを有する、請求項２に記載の周波数ソース。
【請求項４】
前記第１フィルタは、ある中心周波数を有するバンドパス・フィルタである、請求項２に記載の周波数ソース。
【請求項５】
前記中心周波数は調節可能である、請求項４に記載の周波数ソース。
【請求項６】
前記第１フィルタは３極フィルタである、請求項２記載の周波数ソース。
【請求項７】
前記第２のダイレクト・ディジタル・シンセサイザの出力に接続される第２フィルタを更に有する請求項１に記載の周波数ソース。
【請求項８】
前記第２フィルタはバンドパス・フィルタである、請求項７に記載の周波数ソース。
【請求項９】
前記第２フィルタは３極フィルタである、請求項８に記載の周波数ソース。
【請求項１０】
前記発振器は、１ＧＨｚより高く１０ＧＨｚより低い周波数で信号を生成するように構成される、請求項１に記載の周波数ソース。
【請求項１１】
前記第２のダイレクト・ディジタル・シンセサイザは、前記第２のダイレクト・ディジタル・シンセサイザが少なくとも６０ｄＢのスプリアス・フリー・ダイナミック・レンジを有する周波数比で構成される、請求項１に記載の周波数ソース。
【請求項１２】
前記周波数応答の大きさは、前記第１周波数の第１ナイキスト・ゾーン内の前記第２周波数では、前記第１周波数の第１ナイキスト・ゾーンより高い前記第３周波数におけるものより少なくとも４５ｄＢ低い、請求項１に記載の周波数ソース。
【請求項１３】
第１周波数で近似的に正弦波信号を生成する方法であって：
第１のダイレクト・ディジタル・シンセサイザが、第２周波数を有するファンダメンタル信号及び１つ以上のナイキスト・イメージ信号を含む第１信号を生成することであって、前記１つ以上のナイキスト・イメージ信号は前記１及び第２周波数間の差分周波数である第３周波数を有するイメージ信号を含む、こと；
前記第１のダイレクト・ディジタル・シンセサイザの出力に直接的に接続され、前記第１信号を受信する入力と、出力とを有するフィルタ増幅ブロックが、前記ファンダメンタル信号を減衰させ、前記１つ以上のナイキスト・イメージのうちのナイキスト・イメージを選択的に増幅し、選択的に増幅されたナイキスト・イメージを、第２のダイレクト・ディジタル・シンセサイザのサンプリング・クロック入力に提供すること；及び
前記第２のダイレクト・ディジタル・シンセサイザが、ファンダメンタル信号を含む正弦波信号を生成すること；
を有し、前記第２のダイレクト・ディジタル・シンセサイザは、０．１８より大きく０．２１より小さい、或いは、０．２８５より大きく０．３４より小さい周波数比で構成されており、前記フィルタ増幅ブロックは或る周波数応答を有する線形時不変要素であり、前記周波数応答の大きさは、前記第１周波数の第１ナイキスト・ゾーン内の前記第２周波数では、前記第１周波数の第１ナイキスト・ゾーンより高い前記第３周波数におけるものより少なくとも１２ｄＢ低い、方法。
【請求項１４】
前記ナイキスト・イメージの選択的な増幅は、第１フィルタで前記第１信号をフィルタリングし、フィルタリングされた信号を増幅器で増幅することを含む、請求項１３に記載の方法。
【請求項１５】
前記第１フィルタはバンドパス・フィルタである、請求項１４に記載の方法。
【請求項１６】
前記第１フィルタはチューナブル・フィルタである、請求項１５に記載の方法。
【請求項１７】
前記第１フィルタは３極フィルタである、請求項１４に記載の方法。
【発明の詳細な説明】
【背景技術】
【０００１】
１．技術分野
本発明による実施形態の1つ以上の側面は、ローカル・オシレータとして使用する周波数ソースに関連し、特に、優れたスプリアス・パフォーマンスを有する周波数アジャイル周波数ソース(a  frequency-agile  frequency  source)に関連する。
【０００２】
２．関連技術の説明
極めて高速な周波数チューニング能力を要するローカル・オシレータ(LO)システム・アプリケーション(例えば、周波数アジャイル周波数ソースを要するアプリケーション)は、ダイレクト・シンセシスに基づくアーキテクチャを利用するかもしれない。そのようなアプリケーションの出力は、位相ロック・ループ(PLL)のような代替手段よりも高速にチューニングする(即ち、周波数を変更する)ことが可能であるかもしれない。ダイレクト・シンセシス・アーキテクチャ(Direct-synthesis  architectures)は、PLLに基づくものよりも優れた位相ノイズ・パフォーマンスを達成するかもしれない。しかしながら、ダイレクト・ディジタル・シンセサイザ(a  direct  digital  synthesizer：DDS)は、相対的に貧弱なスプリアス・パフォーマンスを有するかもしれない。従って、許容可能なスプリアス・パフォーマンスを提供する周波数アジャイル周波数ソース・アーキテクチャを求めるニーズが存在する。
【発明の概要】
【０００３】
本開示の実施形態は、優れたスプリアス・パフォーマンスを有する周波数アジャイル周波数ソースに仕向けられている。第1DDSは、フィルタ及び増幅器を介して、第2DDSに接続される。第1DDSの出力の第1ナイキスト・イメージ又は高次のナイキスト・イメージが、第2DDSのクロックとして使用される。第2DDSの出力に必要とされる周波数の下で、第2DDSのクロックの周波数の、第2DDSの出力の周波数に対する比率が、好都合であるように、即ち、第2DDSのスプリアス・パフォーマンスが許容可能であるように、第1DDSの周波数が選択される。
【０００４】
本発明の実施形態によれば、周波数ソースが提供され、周波数ソースは、出力を有し、出力において第1周波数の信号を生成するように構成される発振器；出力と発振器の出力に接続されるクロック入力とを有する第1のダイレクト・ディジタル・シンセサイザ；第1のダイレクト・ディジタル・シンセサイザの出力に直接的に接続される入力と、出力とを有するフィルタ増幅ブロック；フィルタ増幅ブロックの出力に直接的に接続されるクロック入力を有する第2のダイレクト・ディジタル・シンセサイザ；を含み、フィルタ増幅ブロックは或る周波数応答を有する実質的に線形時不変要素であり、周波数応答の大きさは、第1周波数の第1ナイキスト・ゾーン内の第2周波数では、第1周波数の第1ナイキスト・ゾーンより高い第3周波数におけるものより少なくとも12dB低い。
【０００５】
一実施形態では、フィルタ増幅ブロックは、増幅器にカスケード接続される第1のフィルタを含む。
【０００６】
一実施形態では、増幅器は5dBより大きく20dBより小さいゲインを有する。
【０００７】
一実施形態では、フィルタは、ある中心周波数を有するバンドパス・フィルタである。
【０００８】
一実施形態では、中心周波数は調節可能である。
【０００９】
一実施形態では、フィルタは3極フィルタである。
【００１０】
一実施形態では、周波数ソースは、第2のダイレクト・ディジタル・シンセサイザの出力に接続される第2のフィルタを含む。
【００１１】
一実施形態では、第2フィルタはバンドパス・フィルタである。
【００１２】
一実施形態では、第2フィルタは3極フィルタである。
【００１３】
一実施形態では、発振器は、1GHzより高く10GHz未満の周波数で信号を生成するように構成される。
【００１４】
一実施形態では、第2のダイレクト・ディジタル・シンセサイザは、第2のダイレクト・ディジタル・シンセサイザが少なくとも60dBのスプリアス・フリー・ダイナミック・レンジを有する周波数比で構成される。
【００１５】
一実施形態では、第2のダイレクト・ディジタル・シンセサイザは、0.18より大きく0.21より小さい、或いは、0.285より大きく0.34より小さい周波数比で構成される。
【００１６】
一実施形態では、周波数ソースは処理ユニットを更に有し、処理ユニットは、0.18より大きく0.21より小さい、或いは、0.285より大きく0.34より小さい周波数比で第2のダイレクト・ディジタル・シンセサイザを構成するように構成される。
【００１７】
一実施形態において、周波数応答の大きさは、第1周波数の第1ナイキスト・ゾーン内の第2周波数では、第1周波数の第1ナイキスト・ゾーンより高い第3周波数におけるものより少なくとも45dB低い。
【００１８】
本発明の実施形態によれば、第1周波数で近似的に正弦波信号を生成する方法が提供され、本方法は、第1のダイレクト・ディジタル・シンセサイザが、ファンダメンタル及び1つ以上のナイキスト・イメージを含む第1信号を生成すること；1つ以上のナイキスト・イメージのうちのナイキスト・イメージを選択的に増幅すること；選択的に増幅されたナイキスト・イメージを、第2のダイレクト・ディジタル・シンセサイザへ、第2のダイレクト・ディジタル・シンセサイザのサンプリング・クロック入力において提供すること；第1周波数におけるファンダメンタルを含む信号を生成するように第2のダイレクト・ディジタル・シンセサイザを構成することを有する。
【００１９】
一実施形態において、ナイキスト・イメージの選択的な増幅は、第1フィルタで第1信号をフィルタリングし、フィルタリングされた信号を増幅器で増幅することを含む。
【００２０】
一実施形態において、第1フィルタはバンドパス・フィルタである。
【００２１】
一実施形態において、第1フィルタはチューナブル・フィルタである。
【００２２】
一実施形態において、第1フィルタは3極フィルタである。
【００２３】
一実施形態において、本方法は、0.18より大きく0.21より小さい、或いは、0.285より大きく0.34より小さい周波数比を有する第2のダイレクト・ディジタル・シンセサイザを構成することを含む。
【図面の簡単な説明】
【００２４】
特徴、側面及び実施形態が添付図面に関連して説明される。
【図１】本発明の実施形態による周波数ソースのブロック図。
【図２】本発明の実施形態によるDDSに設定される周波数比率の関数としてDDSのスパー・フリー・ダイナミック・レンジのグラフを示す図。
【図３】或る周波数比率に関し、図1の実施形態による回路の出力に対応するパワー・スペクトル及びピーク・テーブルのスクリーン・ショットを示す図。
【図４】別の周波数比率に関し、図1の実施形態による回路の出力に対応するパワー・スペクトル及びピーク・テーブルのスクリーン・ショットを示す図。
【発明を実施するための形態】
【００２５】
添付図面に関連して以下に記載される詳細な説明は、本発明により提供されるスプリアス最適化(spur  optimization)のための動的にクロックされるDDSの例示的な実施形態の説明として意図されており、従って、本発明が構成又は使用されて良い唯一の形態を表現するようには意図されていない。その記載は、例示される実施形態に関連して本発明の特徴を説明している。しかしながら、同一の又は等価な機能及び構造は、本発明の精神及び範囲内に包含されるように意図される様々な実施形態によっても達成され得ることが、理解されるべきである。また、他の箇所で示されているように、同様な要素は同様な要素又は特徴を示すように意図される。
【００２６】
ダイレクト・ディジタル・シンセサイザ(DDSs)は周波数を速やかに変更することが可能である。DDSは、ルックアップ・テーブル及びディジタル・アナログ・コンバータ(DAC)を含んでも良い。ルックアップ・テーブルにおけるポインタは、DDSのサンプリング・クロック入力で受信されるサンプリング・クロック信号のサイクル毎に1回調整されても良く、各クロック・サイクルにおいて、ルックアップ・テーブルの中でポインタにより特定される値は、DACに送られてアナログ電圧に変換され、DDSの出力で提供されても良い。ポインタが受ける調整量は、位相アキュムレータにより決定されても良く、位相アキュムレータは、所与の必要な出力周波数(基本トーン(the  fundamental  tone)として言及される)に関し、各サンプリング・クロックに対する出力の位相を算出する。従って、位相増加分(the  phase  increment)を選択することにより、DDSは、サンプリング・クロック周波数の分数倍である周波数で、基本トーンを有する近似的な正弦波出力信号を生成するように構成されて良い。サンプリング・クロック周波数に対する基本トーンの割合は、DDSに設定される「周波数比(frequency  ratio)」として言及され、即ちDDSはその周波数比で構成される。
【００２７】
例えば、出力周波数がサンプリング・周波数の十分の一である場合、位相アキュムレータは、サンプリング・クロックの各サイクルに関し、1/10サイクル(36度)だけ進んだ出力を生成しても良い。そして、DDSの出力は、サンプリング・クロック周波数の1/10である周波数における、正弦波に対する階段状近似であっても良い。
【００２８】
DDSの出力は、スプリアス・スペクトル成分を含んでいるかもしれず、例えば、DDSが生成するように構成されるトーン以外の周波数における電力を含んでいるかもしれない。スプリアス・スペクトル成分(即ち、「スパー(spurs)」)は、DDSが使用されるシステム(例えば、レーダー・システム)のパフォーマンスを劣化させるほど大きな電力を有するかもしれない。スパーは、DDSの出力においてフィルタ・バンクを利用することを含む技術により、或いは、ソフトウェアに基づく技術により軽減されても良い。フィルタリングは効果的な方法になり得るが、ワイドバンド・システムは多数のフィルタを必要とし、コスト、サイズ及び重量を増加させてしまうかもしれない。また、幅広い範囲のDDS周波数を必要とするシステムの場合、エイリアス又はエイリアスの高調波(harmonics  of  an  alias)は、出力周波数が調整される際に、バンドの中で所望のファンダメンタル出力の方に変動するおそれがあり、フィルタリングは全ての周波数で効果的であるとは言えない。スパーをヌル化するためのソフトウェアに基づく技術は、かなりの演算リソースを消費し、従って、バックエンド・コスト、サイズ、重量及び電力を跳ね上げてしまうかもしれない。
【００２９】
DDSは、クロック又は「サンプリング・クロック」入力と出力とを有する。出力における信号は、サンプリング・クロックのクロック・サイクル毎に一度更新されてもよい。DDSの出力における如何なる周波数も或るナイキスト・ゾーンに属し、ナイキスト・ゾーンの各々は、サンプリング・クロック周波数の半分に等しい周波数範囲に及ぶ。第1ナイキスト・ゾーンは0(DC)からサンプリング・クロック周波数の1/2までの周波数範囲であるように規定され、第2ナイキスト・ゾーンはサンプリング・クロック周波数の1/2からサンプリング・クロック周波数までの周波数範囲であるように規定され、第3ナイキスト・ゾーンはサンプリング・クロック周波数からサンプリング・クロック周波数の3/2倍までの周波数範囲であるように規定され；更なるナイキスト・ゾーンも同様な方法で規定され、n番目のナイキスト・ゾーンは(n-1)*fs/2ないしn*fs/2に及び、ここで、fsはサンプリング・クロック周波数(fCLKのように言及されても良い)である。出力信号は、第1ナイキスト・ゾーン内で「ファンダメンタル」と言及される支配的な成分(a  dominant  component)と、他の周波数における他のトーンとを含むかもしれない。例えば、第2ナイキスト・ゾーンにおけるイメージ(The  image)は第1イメージのように言及され、第3ナイキスト・ゾーン内のイメージは第2イメージのように言及され；一般に、第nナイキスト・ゾーン内のイメージは第(n-1)イメージのように言及される。許容可能な品質の波形を得るために(例えば、基本トーンと第1ナイキスト・イメージとの間の隔たりが適切なものである信号を取得するために)、DDSは0.4未満の周波数比で動作させられ、即ち、ファンダメンタルはサンプリング・クロック周波数の約0.4倍未満である。
【００３０】
図1に関し、一実施形態では、2つのダイレクト・ディジタル・シンセサイザ115、120がカスケード式に(直列的に)接続され、それにより、第1DDS115は第2DDS120のサンプリング・クロック信号を提供することになる。フィルタ125及び増幅器130が、2つのダイレクト・ディジタル・シンセサイザの間に接続される。固定周波数発振器135は第1DDS115にクロック信号を提供する。第2DDS120の出力は第2フィルタ140でフィルタリングされる。第2DDS120は0.4未満の周波数比で動作させられる。
【００３１】
一実施形態において、第2DDS120のスプリアス・パフォーマンスは、DDSが動作することに関する周波数比に依存する。図2を参照すると、スプリアス・パフォーマンスは、約0.18ないし約0.21の間の第1レンジにおける、或いは、約0.285ないし約0.34の間の第2レンジにおける周波数比(fO/fCLKの比率)の場合に、より優れている。システム条件が、60dB以上良いスパー・フリー・ダイナミック・レンジ(a  spur-free  dynamic  range：SFDR)を指定している場合、これらのレンジのうち何れかに属する周波数比は条件を充足するが、これらのレンジ外の比率は充足しない。一実施形態では、第2DDS120に供給されるクロック周波数は、所与の何らかの必要なシステム出力周波数に関して調整され、それにより、周波数比はこれらのレンジのうちの何れかに属する。
【００３２】
一実施形態において、発振器135の周波数は、最も高い必要なシステム出力周波数の約2.5倍である。しかしながら、図1のカスケード接続のうちの第1DDS115が0.4未満の周波数比で動作させられる場合、第2DDS120に利用可能な入力サンプリング・クロック周波数のレンジは、第2DDS120にとって、必要なシステム出力周波数レンジを達成するためには十分でない。例えば、発振器135が4.0GHzで動作し、システム出力周波数レンジの条件が640MHzないし1.3GHzである場合、(1.3GHzは4.0GHzの0.4倍未満であるので)単独のDDSは要求される出力周波数レンジを達成するであろうが、第1DDS115により1.6GHz(4.0Hzの0.4倍)のサンプリング・クロック周波数で供給される場合、0.4未満の周波数比(即ち、fO/fCLK<0.4)で動作するように制限されるならば、図1の第2DDS120は0.64GHzに制限されるであろう。
【００３３】
一実施形態では、カスケード接続における最大周波数のこの減少(loss)は、第1DDS115の出力におけるファンダメンタルではなく、ナイキスト・イメージを、第2DDS120のダンプリング・クロックとして使用することにより、対処される。図3に関し、一実施形態では、発振器135は3.84GHzの周波数で動作し、システム出力周波数は1.0GHzであるように要求される。必要な出力周波数を提供するため、第1DDS115は、1.04GHzという基本周波数に設定される。これは、3.84GHz-1.04GHz=2.8GHzという第1ナイキスト・イメージ(即ち、第2ナイキスト・ゾーン内にあるトーン)をもたらす結果となる。この2.8GHzトーンが、第1フィルタ125により選択され、第2DDS120によるサンプリング・クロックとして使用され、周波数比は1.0GHz/2.8GHz=0.36となり、0.36はfO/fCLK<0.4という制約を満たす。図3を参照すると、システムの出力は、基本トーン310と、800MHzにおいて(-56.01)dBmという大きさのトーン320とを含む。トーン320は、fO-2*fCLKの周波数で生じる基本トーン310の第2高調波のエイリアスである(即ち、2.8GHz-2*1.0GHz=800MHz)。このエイリアスはDDSシステムでは重要であり、なぜなら、それは比較的大きな振幅を有し、かつ、基本トーン310の近くに勝手に生じてしまう可能性があり、fCLK/fO=3である場合には基本トーン310と同じ周波数になってしまうからである。図3の設定では、周波数比(fO/fCLK=0.36)は、DDSが60dB以上のSFDRを有する図2の何れのレンジにも該当せず、この例では、SFDR=-2.61(-56.01dBm)=53.4dBとなり、不適切であるかもしれない。
【００３４】
図4を参照すると、第1ナイキスト・イメージが3.84GHz-0.640GHz=3.2GHzとなるように、640MHzではない第1DDS115の基本出力周波数を設定することにより、システムのパフォーマンスは改善される。周波数比は従って1.0HGz/3.2GHz=0.31となり、この周波数比は、fO/fCLK<0.4という制約を満たし、かつ、DDSが60dBm以上良いSFDRを有する図2の何れかのレンジに該当する。特に、ある比率fO/fCLKにおける図2のSFDRは約60.5dBmである。図4では、(i)基本トーン410の第2高調波のエイリアスにおける電力の、(ii)基本トーン410における電力に対する比率は、-2.14dBm-(-63.64dBm)=60.5dBである。従って、図4に示されるパフォーマンスは、図2から予想されるものに合致する。
【００３５】
図1を再び参照すると、第1DDS115と第2DDS120との間の接続部は第1フィルタ125及び増幅器130から構成され、その接続部は、線形時不変システム(a  linear  time-invariant  system)であっても良く、フィルタ増幅ブロック150と言及されても良い。フィルタ増幅ブロック150は、別個のフィルタ(第1フィルタ125)と増幅器130とを含んでも良く、第1フィルタ125は図1の実施形態のように増幅器130より先行していても良く(即ち、第1フィルタ125はフィルタ増幅ブロック150の入力におけるものであっても良く)、或いは、増幅器130が第1フィルタ125より先行していても良く、或いは、フィルタ増幅ブロック150は単独の要素であっても良く、増幅器がゲイン及びバンドパス周波数応答の双方を有するように構成されていても良い。線形時不変システムであると、フィルタ増幅ブロック150は、非線形システムよりも、高調波や相互変調積の生成を少なくする傾向があり、非線形システムは別の状況で第1DDS115の基本トーンの周波数を増やすために使用されることが可能である。第1フィルタ125は、基本トーンが第1イメージより低い振幅であるために十分に、第1DDS115の出力における基本トーンを減衰させ、それにより、第2DDS120のサンプリング・クロック入力における主たる信号(the  principal  signal)が第1イメージになるようにする。例えば、基本トーンが、第1DDS115の出力において第1イメージより12dB大きな振幅を有する場合、第1フィルタ125は、基本トーンの周波数において、第1イメージの周波数におけるものより少なくとも12dB小さい周波数応答を有しても良い。
【００３６】
他の実施形態において、第1フィルタ125は、第2DDS120の入力における非所望のトーンがパフォーマンスを劣化させる虞を更に減らすために、12dBよりも強くファンダメンタル(及び/又は以下に説明されるように第2DDS120により使用されない他のイメージ)を減衰させても良い。3極チェビシェフ又はバタワース・フィルタ(A  3-pole  Chebyshev  or  Butterworth  filter)が第1フィルタ125として使用され、例えば、第1イメージが第2DDS120のサンプリング・クロック信号として使用される場合に、45dBないし59dBの基本トーンの減衰をもたらしても良い。
【００３７】
第1フィルタ125は他のイメージを減衰させても良く；より一般的には、第2DDS120のサンプリング・クロックとして使用されるイメージを通過させ、かつ、他のイメージ及び基本トーンを減衰させても良い。例えば、第1イメージが第2DDS120のサンプリング・クロック信号として使用される場合、第1フィルタ125は、基本トーンを減衰させ、かつ、第2イメージ及び更に高い他のイメージを減衰させても良い。他のイメージが第2DDS120のサンプリング・クロック信号として使用される場合、第1フィルタ125は、使用されるそのイメージよりも高い又は低い周波数の他のイメージ(及びファンダメンタル)を減衰させても良い。例えば、第2DDS120のサンプリング・クロック入力における信号が、第1ナイキスト・イメージ又は他のナイキスト・イメージ(例えば、第2、第3、第4又は第5ナイキスト・イメージ)であるように、第1フィルタ125の中心周波数が選択されても良い。例えば、第5ナイキスト・イメージは、f6=3*fOSC-f1という周波数におけるものであって良く、ここで、f6は第5ナイキスト・イメージ(即ち、第6ナイキスト・ゾーン内のイメージ)の周波数であり、fOSCは発振器135の周波数であり、f1はファンダメンタルの周波数である。
【００３８】
増幅器130は、第2DDS120のサンプリング・クロック入力における信号に、第2DDS120の信頼性に富む動作に相応しい電力レベルを提供しても良い。第2DDS120は0-10dBmの電力を有するサンプリング・クロック信号を要求しても良い。第1DDS115の出力は0dBmないし-2dBmの間にあっても良く、フィルタは3ないし4dBだけ信号を減衰させても良い。従って、約15dBのゲインを有する増幅器130は、フィルタの後の信号レベルを、第2DDS120のサンプリング・クロックとして使用するのに許容可能なレベルまで、増加させるために使用されても良い。
【００３９】
より一般的には、本発明の実施形態により構成されるローカル発振器は、第2DDS120において入力サンプリング・クロック周波数を選択するように構成され、それにより、システム出力(即ち、第2フィルタ140の出力)で必要とされる任意の周波数に関し、第2DDS120が動作する周波数比が、DDSが良好なSFDRを示す何れかのレンジ内にあるようにしても良い。更に、他の実施形態において、fO-2*fCLKの高調波の周波数は、(それに応じて3*fOより高い又は低いものであるようにfCLKを選択することで)ファンダメンタルの周波数に近くない周波数を有するように調整され、それにより、バンドパス・フィルタにより更に抑制されるようにしても良い。
【００４０】
一実施形態では、何れかのDDSは、マサチューセッツ州ノーウッドのアナログ・デバイセズから入手可能なモデル「AD9914  DDS」である(或いは双方のDDSがモデル「DA9914  DDS」である)。第1フィルタ125は、選択可能な又は調節可能な中心周波数を有するバンドパス・フィルタであっても良い。一実施形態では、第1フィルタ125は固定バンドパス・フィルタのバンクとして構成され、バンクは、固定バンドパス・フィルタのバンクのうち何れかの固定バンドパス・フィルタに切り替える選択のために、複数ポール入力スイッチ及び複数ポール出力スイッチを有する。固定バンドパス・フィルタのバンクのうちの固定バンドパス・フィルタの各々は、π型又はツリー型(又は「T」型)構成でインダクタ、キャパシタ及びレジスタ(RLCフィルタ)により構成されるフィルタであっても良く、また、例えば3極フィルタのような低次フィルタであっても良い。別の実施形態において、第1フィルタ125は、インダクタ及びマイクロ・エレクトロ・メカニカル・システム(MEMS)キャパシタを有するフィルタのようなチューナブル・フィルタである。この実施形態では、MEMSキャパシタのキャパシタンスは、バンドパス・フィルタの中心周波数を電気的に制御するように構成されても良い。
【００４１】
第2フィルタ140は、周波数ソースの必要な周波数範囲より僅かに広い周波数範囲を通過させるように選択される通過帯域を有する固定バンドパス・フィルタであっても良い。それは、第2DDSの基本トーンの高調波を減衰させること、及び、第2DDS120の出力のうちのナイキスト・イメージを減衰させることを支援する。例えば、周波数ソースが640MHzないし1.3GHzの周波数範囲をカバーするように要求される場合、第2フィルタ140の通過帯域は、600ないし1.3GHzに拡張されても良い。第2フィルタ140は3極フィルタであっても良い。
【００４２】
本願で説明される方法の一部は、処理ユニットにより、或いは、メモリに接続される処理ユニットにより実行されても良い。例えば、処理ユニットは、第2DDS120の必要な出力周波数及び周波数比に対する一群の条件の下で(例えば、許容可能なSFDRを保証するために)、第2DDS120のサンプリング・クロック周波数を選択するために、及び、第1DDS115の基本周波数を選択するために使用されても良く、それにより、第1DDS115の出力における何れかのナイキスト・イメージが、第2DDS120のサンプリング・クロック周波数として選択される周波数におけるものとなる。一実施形態において、第1DDS115の出力における同じナイキスト・イメージは、動作を通じて使用され、選択されたイメージの周波数は、システム出力周波数が調整される場合に必要に応じてシフトされ、それにより、fO/fCLKの比率が、第2DDS120が優れたスプリアス・パフォーマンスを有するレンジ内にあるようにする。他の実施形態では、システム出力周波数が変わる場合に、DDS115の出力における別のナイキスト・イメージが使用されても良い。
【００４３】
「処理ユニット」という用語は、データ又はディジタル信号を処理するために使用されるハードウェア、ファームウェア及びソフトウェアの任意の組み合わせを含むように、本願では使用される。処理ユニット・ハードウェアは、例えば、特定用途向け集積回路(ASICs)、汎用又は専用の中央処理ユニット(CPUs)、ディジタル信号プロセッサ(DSPs)、グラフィックス処理ユニット(GPUs)、及び、フィールド・プログラマブル・ゲート・アレイ(FPGAs)のようなプログラム可能な論理デバイスを含んでも良い。処理ユニットでは、本願で使用されるように、各々の機能は、その機能を実行するように構成される(例えば、配線される)ハードウェアにより、或いは、非一時的な記憶媒体に保存される命令を実行するように構成されるより一般的な汎用ハードウェア(例えば、CPU)により実行される。メモリのような記憶媒体は、処理ユニットの一部分であっても良いし、或いは、別個のコンポーネントであっても良い。処理ユニットは、単独のプリント配線基板(PWB)上に製造されても良いし、或いは、複数の相互接続されたPWBsにわたって分散されていても良い。処理ユニットは他の処理ユニットを含んでいても良く；例えば、処理ユニットは、FPGA及びCPUのようなPWB上で相互接続される2つの処理ユニットを含んでも良い。
【００４４】
様々な要素、コンポーネント、領域、レイヤ及び/又はセクションを説明するために「第1」、「第2」、「第3」等の用語が本願で使用されるが、これらの要素、コンポーネント、領域、レイヤ及び/又はセクションは、これらの用語によっては限定されるべきでないことが、理解されるであろう。これらの用語は、ある要素、コンポーネント、領域、レイヤ又はセクションを、他の要素、コンポーネント、領域、レイヤ又はセクションから区別するためだけに使用される。即ち、本願で説明される第1の要素、コンポーネント、領域、レイヤ又はセクションは、本発明概念の精神及び半から逸脱することなく、第2の要素、コンポーネント、領域、レイヤ又はセクションと言及されることが可能である。
【００４５】
図面に示されるような或る要素又は特徴の他の要素又は特徴に対する関係を説明する記述の簡明化のために、「直下」、「下方」、「低い」、「下で」、「上に」、「上方に」等のような空間的に相対的な用語が本願で使用される。そのような空間的に相対的な用語は、図面に示される方向に加えて、使用中又は動作中におけるデバイスの様々な向きを包含するように意図されていることが、理解されるであろう。例えば、図中のデバイスが反転される場合、他の要素又は特徴の「下方」又は「直下」又は「下」にあるように説明される要素は、他の要素又は特徴より「上方」に向くことになる。従って、「下方」及び「下」のような例示的な用語は、上及び下の双方の向きを包含することが可能である。デバイスは別の方に向けられ(例えば、90度回転させられる或いは他の向きに配置され)、本願で使用される空間的に相対的な記述はそれに応じて解釈されるべきである。更に、あるレイヤが2つのレイヤの間に関連して言及される場合、2つのレイヤの間にそのレイヤのみが存在しても良いし、或いは、1つ又は複数の介在するレイヤが存在して良い点も理解されるであろう。
【００４６】
本願で使用される用語は、特定の実施形態を説明することのみを目的としており、発明概念を限定するようには意図されていない。本願で使用されるように、「実質的に」、「約」等のような用語及び類似する用語は、近似的な言い回しであり、程度の言い回しではなく、当業者に認められる測定又は計算される値における固有の偏差を説明するように意図されている。本願で使用されるように、「主たる成分(major  component)」という用語は、重量、組成により少なくとも半分を構成する成分を意味し、複数のアイテムに適用される場合に「主たる部分」という用語は少なくとも半分のアイテムを意味する。
【００４７】
本願で使用されるように、「ある(“a”,  “an”)」及び「その(the)」という単独形式の用語は、文脈上明らかに別意を示していない限り、複数の形式も包含する。「有する(comprises)」及び「有している(comprising)」という用語は、本明細書中で使用される場合、言及される特徴、数(integers)、ステップ、動作、要素及び/又はコンポーネントの存在を示し、1つ以上の他の特徴、数、ステップ、動作、要素及び/又はそのグループの存在又は追加を排除していない点が、更に理解されるであろう。本願で使用されるように、「及び/又は」という用語は、関連して列挙されるアイテムのうち1つ又は複数個のうちの何れか及び全ての組み合わせを包含する。「少なくとも1つの」のような表現は、要素のリストに先行している場合、要素のリスト全体を修飾しており、リスト中の個別の要素を修飾するものではない。更に、「〜しても良い」「〜かもしれない」という言い回しの利用は、発明概念の実施形態を説明する場合に、本発明の1つ以上の実施形態を示す。また、「例」という用語は、具体例又は模範を指すように意図される。本願で使用されるように、「使用する(use)」、「使用している」及び「使用される」という用語は、それぞれ、「利用する(utilize)」、「利用している」及び「利用される」という用語と同義であると考えられる。
【００４８】
要素又はレイヤが、他の要素又はレイヤ「の上にある」、「に接続される」、「に結合される」、或いは「に隣接して」いるように言及される場合、他の要素又はレイヤに直接的に、上にあり、接続され、結合され又は隣接していても良いし、或いは、1つ以上の介在する要素又はレイヤが存在しても良いことが、理解されるであろう。これに対して、ある要素又はレイヤが他の要素又はレイヤに「直接的に上にある」、「直接的に接続される」、「直接的に結合される」又は「間近に隣接する」等のように言及される場合、介在する要素又はレイヤは存在しない。
【００４９】
本願で言及される如何なる数値範囲も、言及される範囲内に部分的に組み込まれる同じ数値精度の全ての部分的な範囲を包含するように意図される。例えば、「1.0ないし10.0」という範囲は、1.0という言及される最小値と10.0という言及される最大値との間の(及びそれらを含む)全てのサブレンジを包含するように意図され、即ち、1.0以上の最小値及び10.0以下の最大値を有するもの、例えば、2.4ないし7.6のようなサブレンジを含む。本願で言及される如何なる最大上限値も、それに含まれるより小さな全ての上限値を包含するように意図され、本明細書で言及される如何なる最小下限値も、それに含まれるより大きな全ての下限値を包含するように意図される。
【００５０】
スプリアス最適化のための動的にクロックされるDDSについての限られた実施形態が本願において具体的に記述及び説明されてきたが、多くの修正及び変形が当業者にとって明らかであろう。従って、本発明の原理に従って使用されるスプリアス最適化のための動的にクロックされるDDSは、本願で具体的に記述されているもの以外で具現化されても良いことが、理解されるべきである。本発明は特許請求の範囲及びその均等物で規定される。
【図１】
0006651551.tif 000002
【図２】
0006651551.tif 000003
【図３】
0006651551.tif 000004
【図４】
0006651551.tif 000005