(57)【特許請求の範囲】
【請求項１】
半導体基板の表面層に半導体領域を選択的に形成する第１工程と、
前記半導体基板の、前記半導体領域が形成された側の面に犠牲酸化膜を形成する第２工程と、
前記犠牲酸化膜上に酸化膜を堆積して当該犠牲酸化膜を厚くする第３工程と、
前記第３工程の後、水素を含む雰囲気でのエッチングにより前記犠牲酸化膜を除去する第４工程と、
前記第４工程の後、前記半導体基板の、前記半導体領域が形成された側の面に半導体層をエピタキシャル成長させる第５工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記第２工程では、前記犠牲酸化膜の厚さを０．０１μｍ以上０．２μｍ以下とすることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第３工程では、前記酸化膜を堆積して前記犠牲酸化膜の厚さの合計を０．１μｍ以上２．０μｍ以下にすることを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記第４工程では、前記犠牲酸化膜上に付着した異物を前記犠牲酸化膜ごと除去することを特徴とする請求項１〜３のいずれか一つに記載の半導体装置の製造方法。
【請求項５】
前記第５工程では、異物に起因する結晶欠陥密度が１個／ｃｍ2以下の前記半導体層をエピタキシャル成長させることを特徴とする請求項１〜４のいずれか一つに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来、半導体材料として炭化珪素（ＳｉＣ）半導体を用いたＭＯＳ型半導体装置（炭化珪素半導体装置）では、エピタキシャル成長法によりｎ-型ドリフト領域およびｐ型ベース領域を形成することが公知である（例えば、下記特許文献１参照。）。ｐ型ベース領域をエピタキシャル成長法により形成することで、結晶性の良好なチャネルが得られる。従来の炭化珪素半導体装置の製造方法について、プレーナゲート構造の縦型ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型電界効果トランジスタ）を例に説明する。
【０００３】
図１９〜２４は、従来の炭化珪素半導体装置の製造途中の状態を示す断面図である。図１９〜２４では、エピタキシャル成長法により形成した炭化珪素層には導電型に続けて「エピ」と図示する。まず、図１９に示すように、炭化珪素からなるｎ+型支持基板（以下、ｎ+型炭化珪素基板とする）１０１を用意する。次に、ｎ+型炭化珪素基板１０１のおもて面上に、ｎ-型ドリフト領域１０２となるｎ-型炭化珪素層１２１をエピタキシャル成長させる。次に、イオン注入法により、ｎ-型炭化珪素層１２１の表面層にｐ+型ベース領域１０３を選択的に形成する。
【０００４】
次に、図２０に示すように、ｎ-型炭化珪素層１２１上に、ｐ型ベース領域１０４となるｐ型炭化珪素層１２２をエピタキシャル成長させる。ここまでの工程により、ｎ+型炭化珪素基板１０１上に炭化珪素層１２１，１２２を順に積層した炭化珪素基体１２０が形成される。次に、図２１に示すように、イオン注入法により、ｐ型炭化珪素層１２２の一部をｎ型に打ち返して（反転させて）ｎ型打ち返し領域１０５を形成する。次に、図２２に示すように、イオン注入により、ｐ型炭化珪素層１２２の内部にｎ+型ソース領域１０６およびｐ++型コンタクト領域１０７をそれぞれ選択的に形成する。
【０００５】
次に、イオン注入で形成した領域を活性化させるための熱処理を行う。このとき、図２３に示すように、炭化珪素基体１２０のおもて面（ｐ型炭化珪素層１２２側の表面）を熱酸化してゲート絶縁膜１０８を形成する。次に、ゲート絶縁膜１０８上にゲート電極１０９を形成する。次に、炭化珪素基体１２０のおもて面上に層間絶縁膜１１０を形成してパターニングした後、熱処理により平坦化する。次に、炭化珪素基体１２０のおもて面にソース電極１１１を形成し、裏面にドレイン電極１１２を形成する。その後、炭化珪素基体１２０のおもて面に保護膜を形成することで、図２４に示すＭＯＳＦＥＴが完成する。
【０００６】
ここで、上述したｐ+型ベース領域１０３の形成後、ｐ型炭化珪素層１２２の形成前に行う工程について詳細に説明する。図２５は、従来の炭化珪素半導体装置の製造工程の一部の概要を示すフローチャートである。図２５（ａ）には一般的なエピタキシャル成長（結晶成長）工程を示し、図２５（ｂ）には図１９の工程の後、図２０の工程の前に行う工程の概要を示す。図２５（ａ）に示すように、一般的には、半導体基板の表面（以下、結晶成長面とする）に半導体層をエピタキシャル成長させる（ステップＳ１０４：図２０の工程）前に、まず、半導体基板の結晶成長面に犠牲酸化膜を形成する（ステップＳ１０１）。
【０００７】
次に、バッファードフッ酸（ＢＨＦ）などの薬液で犠牲酸化膜を除去することで、半導体基板の結晶成長面を平坦にし、かつ半導体基板の結晶成長面上のパーティクルなどの異物を除去する（ステップＳ１０２）。次に、結晶成長炉中で水素雰囲気の熱処理を行うことにより、半導体基板の結晶成長面をエッチングする（ステップＳ１０３）。ステップＳ１０３では、半導体基板を結晶成長炉に搬送した際に結晶成長面に付着したパーティクルなどの異物を半導体基板の表面層（０．２μｍ程度の厚さ）ごと除去し、新たに露出した結晶欠陥の少ない面を結晶成長面とする。その後、ステップＳ１０４の工程を行う。
【０００８】
一方、上述した従来の炭化珪素半導体装置の製造方法では、一般的なエピタキシャル成長工程で行うステップＳ１０３の工程を省略し、図２５（ｂ）に示すようにステップＳ１０１，Ｓ１０２，Ｓ１０４の工程を順に行う。その理由は、ステップＳ１０３の工程でｎ-型炭化珪素層１２１の表面層が０．２μｍ程度エッチングされ、当該表面層に０．５μｍ程度の厚さ（拡散深さ）で形成されているｐ+型ベース領域１０３がエッチングされてしまうからである。ステップＳ１０３の工程を省略することで、ｐ+型ベース領域１０３の厚さが減少することを防止している。
【０００９】
また、炭化珪素層をエピタキシャル成長させる方法として、犠牲酸化および水素雰囲気中でのエッチングにより結晶成長面のゴミや研磨傷ダメージなどを除去した後、当該結晶成長面に昇華法により炭化珪素単結晶層をエピタキシャル成長させる方法が提案されている（例えば、下記特許文献２参照。）。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特許第３２０６７２７号公報
【特許文献２】特開２０１０−１１１５４０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、上述した従来技術（図２５（ｂ）参照）のようにステップＳ１０３の工程を省略した場合、犠牲酸化後、結晶成長炉に搬送するまでに炭化珪素基板に付着したパーティクルを除去することができない。図１７，１８は、従来の炭化珪素半導体装置の製造方法の問題点を示す説明図である。このため、図１７に示すようにｎ-型炭化珪素層１２１の表面にパーティクル１３１が残った状態で、ｐ型炭化珪素層１２２をエピタキシャル成長させることとなる。この場合、図１８に示すように、パーティクル１３１の部分でｐ型炭化珪素層１２２に結晶欠陥１３２が起きやすいという問題がある。
【００１２】
上記特許文献２では、炭化珪素単結晶層をエピタキシャル成長させる前に、結晶成長面のゴミや研磨傷ダメージなどの結晶成長阻害要因を除去するために、水素ガス雰囲気でのエッチングにより結晶成長面から０．２μｍ〜１．０μｍの深さで種結晶をエッチングしている。このため、上記特許文献２を適用して図２４に示すＭＯＳＦＥＴを作製（製造）する場合、ｐ型炭化珪素層１２２をエピタキシャル成長させる前に、結晶成長面のパーティクルとともに、結晶成長面側のｐ+型ベース領域１０３もエッチングされてしまうという問題がある。
【００１３】
この発明は、上述した従来技術による問題点を解消するため、結晶成長面に露出する領域が除去されることを防止することができるとともに、結晶欠陥の少ない炭化珪素層を結晶成長させることができる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、次の特徴を有する。まず、半導体基板の表面層に半導体領域を選択的に形成する第１工程を行う。次に、前記半導体基板の、前記半導体領域が形成された側の面に犠牲酸化膜を形成する第２工程を行う。次に、前記犠牲酸化膜上に酸化膜を堆積して当該犠牲酸化膜を厚くする第３工程を行う。前記第３工程の後、水素を含む雰囲気でのエッチングにより前記犠牲酸化膜を除去する第４工程を行う。前記第４工程の後、前記半導体基板の、前記半導体領域が形成された側の面に半導体層をエピタキシャル成長させる第５工程を行う。
【００１５】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第２工程では、前記犠牲酸化膜の厚さを０．０１μｍ以上０．２μｍ以下とすることを特徴とする。
【００１６】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第３工程では、前記酸化膜を堆積して前記犠牲酸化膜の厚さの合計を０．１μｍ以上２．０μｍ以下にすることを特徴とする。
【００１７】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第４工程では、前記犠牲酸化膜上に付着した異物を前記犠牲酸化膜ごと除去することを特徴とする。
【００１８】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第５工程では、異物に起因する結晶欠陥密度が１個／ｃｍ2以下の前記半導体層をエピタキシャル成長させることを特徴とする。
【００１９】
また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、前記半導体基板の、半導体領域が選択的に設けられた側の面に、異物に起因する結晶欠陥密度が１個／ｃｍ2以下のエピタキシャル成長層を備えることを特徴とする。
【発明の効果】
【００２０】
本発明にかかる半導体装置の製造方法によれば、結晶成長面に露出する領域が除去されることを防止することができるとともに、結晶欠陥の少ない炭化珪素層を結晶成長させることができるという効果を奏する。
【図面の簡単な説明】
【００２１】
【図１】実施の形態にかかる半導体装置の製造方法により製造される半導体装置の一例を示す断面図である。
【図２】実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。
【図３】実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。
【図４】実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。
【図５】実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。
【図６】実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。
【図７】実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。
【図８】実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。
【図９】実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。
【図１０】実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。
【図１１】実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。
【図１２】実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。
【図１３】実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。
【図１４】実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。
【図１５】実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。
【図１６】実施の形態にかかる半導体装置の製造工程の一部の概要を示すフローチャートである。
【図１７】従来の炭化珪素半導体装置の製造方法の問題点を示す説明図である。
【図１８】従来の炭化珪素半導体装置の製造方法の問題点を示す説明図である。
【図１９】従来の炭化珪素半導体装置の製造途中の状態を示す断面図である。
【図２０】従来の炭化珪素半導体装置の製造途中の状態を示す断面図である。
【図２１】従来の炭化珪素半導体装置の製造途中の状態を示す断面図である。
【図２２】従来の炭化珪素半導体装置の製造途中の状態を示す断面図である。
【図２３】従来の炭化珪素半導体装置の製造途中の状態を示す断面図である。
【図２４】従来の炭化珪素半導体装置の製造途中の状態を示す断面図である。
【図２５】従来の炭化珪素半導体装置の製造工程の一部の概要を示すフローチャートである。
【発明を実施するための形態】
【００２２】
以下に添付図面を参照して、この発明にかかる半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。本明細書では、ミラー指数の表記において、“−”はその直後の指数につくバーを意味しており、指数の前に“−”を付けることで負の指数を表している。
【００２３】
（実施の形態）
実施の形態にかかる半導体装置の製造方法により作製（製造）される半導体装置の一例として、炭化珪素（ＳｉＣ）を用いたプレーナゲート型ＭＯＳＦＥＴの構造について説明する。図１は、実施の形態にかかる半導体装置の製造方法により製造される半導体装置の一例を示す断面図である。図１に示す実施の形態にかかる半導体装置は、炭化珪素からなる半導体基体（炭化珪素基体：半導体チップ）２０のおもて面側にプレーナゲート構造のＭＯＳゲートを備えたＭＯＳＦＥＴである。
【００２４】
炭化珪素基体２０は、炭化珪素からなるｎ+型支持基板（ｎ+型炭化珪素基板）１上にｎ-型ドリフト領域２およびｐ型ベース領域４となる各炭化珪素層２１，２２を順にエピタキシャル成長させてなる炭化珪素結晶基板である。ｐ型炭化珪素層２２は、後述するようにパーティクルなどの異物に起因する結晶欠陥の少ないエピタキシャル成長層である。ＭＯＳゲートは、ｐ+型ベース領域３、ｐ型ベース領域４、ｎ型打ち返し領域５、ｎ+型ソース領域６、ｐ++型コンタクト領域７、ゲート絶縁膜８およびゲート電極９で構成される。
【００２５】
具体的には、ｎ-型炭化珪素層２１のソース側（ソース電極１１側）の表面層に、ｐ+型ベース領域３が選択的に設けられている。ｐ+型ベース領域３は、ｐ型炭化珪素層２２（ｐ型ベース領域４）に接する。ｎ-型炭化珪素層２１の、ｐ+型ベース領域３以外の部分がｎ-型ドリフト領域２である。ｐ型炭化珪素層２２を深さ方向に貫通してｎ-型ドリフト領域２に達するｎ型打ち返し領域５が選択的に設けられている。ｎ型打ち返し領域５は、ＪＦＥＴ（Ｊｕｎｃｔｉｏｎ  ＦＥＴ）抵抗を低減させる機能を有する。
【００２６】
また、ｐ型炭化珪素層２２の内部には、ｎ型打ち返し領域５と離して、かつ深さ方向にｐ+型ベース領域３と対向する位置に、ｎ+型ソース領域６およびｐ++型コンタクト領域７がそれぞれ選択的に設けられている。ｎ+型ソース領域６およびｐ++型コンタクト領域７は互いに接する。ｐ++型コンタクト領域７は、ｎ+型ソース領域６に対してｎ型打ち返し領域５の反対側に配置される。ｐ型炭化珪素層２２の、ｎ型打ち返し領域５、ｎ+型ソース領域６およびｐ++型コンタクト領域７以外の部分がｐ型ベース領域４である。
【００２７】
ｐ型ベース領域４の、ｎ型打ち返し領域５とｎ+型ソース領域６とに挟まれた部分の表面上に、ｎ型打ち返し領域５の表面に延在するようにゲート絶縁膜８が設けられている。ゲート絶縁膜８上にゲート電極９が設けられている。ソース電極１１は、ｎ+型ソース領域６およびｐ++型コンタクト領域７に接するとともに、層間絶縁膜１０によりゲート電極９と電気的に絶縁されている。ドレイン電極１２は、炭化珪素基体２０の裏面（ｎ+型ドレイン領域となるｎ+型炭化珪素基板１）に設けられている。
【００２８】
次に、実施の形態にかかる半導体装置の製造方法について、例えば耐圧１２００Ｖクラスのプレーナゲート構造の縦型ＭＯＳＦＥＴを例に説明する。図２〜１５は、実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。図２〜１５では、エピタキシャル成長法により形成した炭化珪素層には導電型に続けて「エピ」と図示する。図１６は、実施の形態にかかる半導体装置の製造工程の一部の概要を示すフローチャートである。図１６には、図７の工程から図１１の工程までの概要を示す。
【００２９】
まず、図２に示すように、ｎ+型ドレイン領域となるｎ+型炭化珪素基板１を用意する。ｎ+型炭化珪素基板１は、例えば、窒素（Ｎ）を２×１０19／ｃｍ3の不純物濃度で含む炭化珪素単結晶基板であってもよい。ｎ+型炭化珪素基板１のおもて面は、例えば４度程度のオフ角を有する（０００−１）面、いわゆるＣ面であってもよい。
【００３０】
次に、ｎ+型炭化珪素基板１のおもて面上に、ｎ-型ドリフト領域２となる例えば窒素（Ｎ）ドープのｎ-型炭化珪素層２１をエピタキシャル成長させる。ｎ-型炭化珪素層２１の不純物濃度は、例えば１×１０15／ｃｍ3以上３×１０16／ｃｍ3以下程度であってもよい。具体的には、ｎ-型炭化珪素層２１の不純物濃度および厚さは、例えば、それぞれ１．８×１０16／ｃｍ3程度および１０μｍ程度であってもよい。ここまでの工程により、ｎ+型炭化珪素基板１上にｎ-型炭化珪素層２１を堆積した炭化珪素基板２３が形成される。
【００３１】
次に、図３に示すように、例えば堆積法により、ｎ-型炭化珪素層２１の表面に例えば１．５μｍ程度の厚さで酸化膜（ＳｉＯ2膜）３１を形成する。次に、図４に示すように、フォトリソグラフィおよびエッチングにより、ｐ+型ベース領域３の形成領域に対応する部分の酸化膜３１を除去する。酸化膜３１は、例えば、フッ化水素（ＨＦ）水溶液などの薬液を用いたウェットエッチングで除去してもよいし、ＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ：反応性イオンエッチング）などのドライエッチングで除去してもよい（後述する酸化膜３９，４１，４３においても同様）。
【００３２】
次に、図５に示すように、酸化膜３１の残部をマスクとしてアルミニウム（Ａｌ）などのｐ型不純物をイオン注入３２し、ｎ-型炭化珪素層２１の表面層にｐ+型ベース領域３を選択的に形成する。ｐ+型ベース領域３の不純物濃度は、例えば１×１０18／ｃｍ3であってもよい。ｐ+型ベース領域３の深さｄ１および幅ｗ１は、例えば、それぞれ０．５μｍ程度および１３μｍ程度であってもよい。隣り合うｐ+型ベース領域３間の幅（すなわちのちの工程で形成されるｎ型打ち返し領域５の幅）ｗ２は、例えば２μｍ程度であってもよい。
【００３３】
次に、図６に示すように、酸化膜３１の残部を除去する。ここまでの工程により、炭化珪素基板２３のおもて面（ｎ-型炭化珪素層２１側の面）に露出するようにｐ+型ベース領域３が形成される。炭化珪素基板２３のおもて面（結晶成長面）には、後の工程でｐ+型ベース領域３を覆うようにｐ型炭化珪素層２２をエピタキシャル成長させる。
【００３４】
そこで、次に、図７に示すように、１０００℃以上程度の熱処理により、炭化珪素基板２３のおもて面を犠牲酸化して例えば０．０５μｍの厚さｔで犠牲酸化膜（ＳｉＯ2膜）３３を形成する（ステップＳ１）。このときの犠牲酸化膜３３の厚さｔは、例えば０．０１μｍ以上０．２μｍ以下程度であることがよい。犠牲酸化膜３３の厚さｔが０．０１μｍ未満である場合、犠牲酸化後に炭化珪素基板２３を酸洗浄する際に犠牲酸化膜３３が除去されてしまうからである。犠牲酸化膜３３の厚さｔが０．２μｍよりも厚い場合、先の工程で形成したｐ+型ベース領域３が犠牲酸化されて過度にｐ+型ベース領域３の厚みが減少することにより、素子のドレイン・ソース間耐圧が出なくなってしまうためである。
【００３５】
次に、犠牲酸化膜３３上に堆積法により酸化膜を堆積することで、図８に示すように、犠牲酸化膜３３’の厚さｔ’を例えば１．５μｍ程度まで厚くする（ステップＳ２）。酸化膜の堆積に用いるガス種は、例えばＴＥＯＳ（Ｔｅｔｒａｅｔｈｙｌ  Ｏｒｔｈｏｓｉｌｉｃａｔｅ）などのシラン系ガスを用いてもよい。酸化膜堆積後の犠牲酸化膜３３’の厚さｔ’は、例えば０．１μｍ以上２．０μｍ以下程度であることがよい。酸化膜堆積後の犠牲酸化膜３３’の厚さｔ’が０．１μｍ未満である場合、後述する水素雰囲気中での熱処理時に炭化珪素基板２３のおもて面がエッチングされてしまうからである。一方、酸化膜堆積後の犠牲酸化膜３３’の厚さｔ’が ２．０μｍよりも厚い場合、厚い酸化膜の堆積によって炭化珪素基板２３（半導体ウェハ）の反りが増大し、炭化珪素基板２３の自動搬送が困難になってしまうからである。
【００３６】
次に、図９に示すように、おもて面を犠牲酸化膜３３’で覆った状態で炭化珪素基板２３をエピタキシャル成長装置の反応炉（結晶成長炉）３５に搬入（挿入）する。そして、反応炉３５を例えば１０３００Ｐａ程度に真空引きする。このとき、炭化珪素基板２３のおもて面は犠牲酸化膜３３’で覆われているため、反応炉３５やロードロック室（不図示）で発生するごみやパーティクルなど結晶成長を妨げる要因となる異物（以下、パーティクルとする）３４は犠牲酸化膜３３’に付着する。ロードロック室とは、反応炉３５の真空度を保持した状態で炭化珪素基板２３を搬入・搬出するために反応炉３５に隣接して設置されたチャンバーである。
【００３７】
次に、図１０に示すように、炭化珪素基板２３が挿入された反応炉３５に水素（Ｈ2）ガス３６を導入し、水素を含む雰囲気（以下、水素雰囲気とする）中でエピタキシャル成長可能な例えば１６００℃以上に炭化珪素基板２３を加熱する。このとき、水素雰囲気中において最表面から例えば０．２μｍ〜１．０μｍ程度の深さまでエッチングが進むが、炭化珪素基板２３のおもて面はエッチング量（厚さ）よりも厚い犠牲酸化膜３３’で覆われているため、エッチングされない。かつ、当該加熱時、犠牲酸化膜３３’が蒸発し（破線で示す部分）、犠牲酸化膜３３’上のパーティクル３４がリフトオフされるとともに、犠牲酸化により平坦でかつ結晶欠陥の少ない結晶成長面が露出される（ステップＳ３）。
【００３８】
続けて、図１１に示すように、添加ガスを不純物として含む原料ガス３８を反応炉３５に導入し、炭化珪素基板２３のおもて面上にｐ型炭化珪素層２２をエピタキシャル成長させる（ステップＳ４）。ｐ型炭化珪素層２２をエピタキシャル成長させるための原料ガス３８は、例えば、モノシラン（ＳｉＨ4）ガスやプロパン（Ｃ3Ｈ8）ガスを用いてもよい。添加ガスとして、例えば、トリメチルアルミニウム（（ＣＨ3）3Ａｌ）を気化させたガスを用いてもよい。図１０，１１の符号３７は、真空ポンプなどによる反応炉３５から排気されるガスである。
【００３９】
上述したように犠牲酸化膜３３’の除去により炭化珪素基板２３のおもて面のパーティクル３４がリフトオフされているため、ステップＳ４においてパーティクル３４の悪影響をほぼ受けない結晶性の高いｐ型炭化珪素層２２をエピタキシャル成長させることができる。ごみやパーティクルなど結晶成長を妨げる要因となる異物に起因してｐ型炭化珪素層２２に生じる結晶欠陥密度は、例えば１個／ｃｍ2以下である。
【００４０】
ｐ型炭化珪素層２２の不純物濃度は、例えば１×１０15／ｃｍ3以上１×１０17／ｃｍ3以下程度であってもよい。具体的には、ｐ型炭化珪素層２２の不純物濃度および厚さは、例えば、それぞれ２×１０16／ｃｍ3程度および０．５μｍ程度であってもよい。ここまでの工程により、ｎ+型炭化珪素基板１上にｎ-型炭化珪素層２１およびｐ型炭化珪素層２２を順に積層した炭化珪素基体２０が形成される。
【００４１】
次に、図１２に示すように、例えば堆積法により、炭化珪素基体２０のおもて面（ｐ型炭化珪素層２２側の面）に酸化膜３９を形成する。次に、フォトリソグラフィおよびエッチングにより、ｎ型打ち返し領域５の形成領域に対応する部分の酸化膜３９を除去する。次に、酸化膜３９の残部をマスクとして窒素などのｎ型不純物をイオン注入４０し、ｐ型炭化珪素層２２の一部をｎ型に反転させて（打ち返して）ｎ型打ち返し領域５を形成する。ｎ型打ち返し領域５の不純物濃度は、例えば５．０×１０16／ｃｍ3程度であってもよい。ｎ型打ち返し領域５の深さおよび幅は、例えば、それぞれ１．５μｍ程度および２．０μｍ程度であってもよい。そして、酸化膜３９の残部を除去する。
【００４２】
次に、図１３に示すように、例えば堆積法により、炭化珪素基体２０のおもて面に酸化膜４１を形成する。次に、フォトリソグラフィおよびエッチングにより、ｎ+型ソース領域６の形成領域に対応する部分の酸化膜４１を除去する。次に、酸化膜４１の残部をマスクとしてｎ型不純物をイオン注入４２し、ｐ型炭化珪素層２２の内部にｎ+型ソース領域６を選択的に形成する。そして、酸化膜４１の残部を除去する。
【００４３】
次に、図１４に示すように、例えば堆積法により、炭化珪素基体２０のおもて面に酸化膜４３を形成する。次に、フォトリソグラフィおよびエッチングにより、ｐ++型コンタクト領域７の形成領域に対応する部分の酸化膜４１を除去する。次に、酸化膜４１の残部をマスクとしてｐ型不純物をイオン注入４４し、ｐ型炭化珪素層２２の内部にｐ++型コンタクト領域７を選択的に形成する。酸化膜４３の残部を除去する。ｎ型打ち返し領域５、ｎ+型ソース領域６およびｐ++型コンタクト領域７の形成順序を入れ替えてもよい。
【００４４】
次に、イオン注入３２，４０，４２，４４で形成したすべての領域を活性化させるため例えば１６２０℃程度の熱処理（以下、活性化アニールとする）を例えば２分間程度行う。このとき、図１５に示すように、炭化珪素基体２０のおもて面を熱酸化して例えば１００ｎｍ程度の厚さのゲート絶縁膜８を形成し、水素雰囲気中にて例えば１０００℃程度の温度でアニールする。次に、ゲート絶縁膜８上に例えばリン（Ｐ）をドープした多結晶シリコン（ｐｏｌｙ−Ｓｉ）層を形成してパターニングし、多結晶シリコン層のゲート電極９となる部分を残す。
【００４５】
次に、炭化珪素基体２０のおもて面上に、ゲート電極９を覆うように層間絶縁膜１０として例えばＰＳＧ（Ｐｈｏｓｐｈｏ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）を１μｍ程度の厚さで堆積（形成）する。次に、フォトリソグラフィおよびエッチングにより、層間絶縁膜１０およびゲート絶縁膜８をパターニングしてコンタクトホールを形成する。次に、熱処理（リフロー）により層間絶縁膜１０を平坦化する。
【００４６】
次に、例えばスパッタリング法により、コンタクトホールを埋め込むように、例えば１％程度の割合でシリコン（Ｓｉ）を含むアルミニウム（Ａｌ−Ｓｉ）膜を５μｍ程度の厚さで堆積し、ソース電極１１を形成する。また、例えばスパッタリング法により、炭化珪素基体２０の裏面にニッケル（Ｎｉ）膜を堆積する。次に、例えば９７０℃程度の温度での熱処理によりニッケル膜をシリサイド化し、炭化珪素基体２０とのオーミックコンタクトを形成する。そして、ニッケルシリサイド膜上に、チタン（Ｔｉ）膜、ニッケル膜および金（Ａｕ）膜を順に積層してドレイン電極１２を形成する。その後、炭化珪素基体２０のおもて面にパッシベーション保護膜を形成することで、図１に示すＭＯＳＦＥＴが完成する。
【００４７】
以上、説明したように、実施の形態によれば、エピタキシャル成長装置の反応炉で炭化珪素基板を加熱する際、炭化珪素基板の結晶成長面は、酸化膜を堆積して厚さを増した犠牲酸化膜で覆われた状態であるため、反応炉内の水素雰囲気でエッチングされない。このため、当該水素雰囲気でのエッチングにより、反応炉に炭化珪素基板を搬入する際に生じるごみやパーティクルなど結晶成長を妨げる要因となる異物を除去することができる。かつ、当該水素雰囲気でのエッチングにより、炭化珪素基板の結晶成長面に露出する領域（例えばｐ+型ベース領域など）が消失することを防止することができる。
【００４８】
また、実施の形態によれば、反応炉に炭化珪素基板を搬入する際に生じるごみやパーティクルなど結晶成長を妨げる要因となる異物は、炭化珪素基板の結晶成長面を覆う犠牲酸化膜に付着する。このため、犠牲酸化膜を除去することで当該異物をリフトオフすることができる。これにより、炭化珪素基板の結晶成長面に異物がほぼ存在しない状態で、炭化珪素層をエピタキシャル成長させることができ、結晶欠陥の少ない高品質な炭化珪素層が得られる。また、犠牲酸化膜は水素雰囲気でのエッチング時に蒸発するため、従来のように薬液を用いて犠牲酸化膜を除去する工程を省略することができる。
【００４９】
以上において本発明は本発明の趣旨を逸脱しない範囲で種々変更可能であり、上述した実施の形態において、例えば各部の寸法や不純物濃度等は要求される仕様等に応じて種々設定される。また、本発明は炭化珪素基板上に炭化珪素層をエピタキシャル成長させる場合にも適用可能であり、炭化珪素基板の結晶成長面を、酸化膜を堆積して厚さを増した犠牲酸化膜で覆うことで同様の効果が得られる。また、上述した実施の形態では、半導体材料を炭化珪素とした場合を例に説明しているが、例えばシリコンなど様々な半導体材料を用いた場合にも同様の効果が得られる。また、本発明は、半導体基板、半導体層および半導体領域の各導電型（ｎ型、ｐ型）を種々変更した場合においても同様の効果を奏する。
【産業上の利用可能性】
【００５０】
以上のように、本発明にかかる半導体装置の製造方法は、素子構造を構成する各部（半導体領域）が製造途中に半導体基板の結晶成長面に露出するように形成される構造を備えた半導体装置に有用であり、特に炭化珪素を用いた半導体装置に適している。
【符号の説明】
【００５１】
１  ｎ+型炭化珪素基板
２  ｎ-型ドリフト領域
３  ｐ+型ベース領域
４  ｐ型ベース領域
５  ｎ型打ち返し領域
６  ｎ+型ソース領域
７  ｐ++型コンタクト領域
８  ゲート絶縁膜
９  ゲート電極
１０  層間絶縁膜
１１  ソース電極
１２  ドレイン電極
２０  炭化珪素基体
２１，２２  炭化珪素層
２３  炭化珪素基板
３１，３９，４１，４３  酸化膜
３２，４０，４２，４４  イオン注入
３３，３３’  犠牲酸化膜
３４  パーティクル
３５  反応炉
３６〜３８  ガス
ｄ１  ｐ+型ベース領域の深さ
ｔ、ｔ’  犠牲酸化膜の厚さ
ｗ１  ｐ+型ベース領域の幅
ｗ２  隣り合うｐ+型ベース領域間の幅
【図１】
0006696247.tif 000002
【図２】
0006696247.tif 000003
【図３】
0006696247.tif 000004
【図４】
0006696247.tif 000005
【図５】
0006696247.tif 000006
【図６】
0006696247.tif 000007
【図７】
0006696247.tif 000008
【図８】
0006696247.tif 000009
【図９】
0006696247.tif 000010
【図１０】
0006696247.tif 000011
【図１１】
0006696247.tif 000012
【図１２】
0006696247.tif 000013
【図１３】
0006696247.tif 000014
【図１４】
0006696247.tif 000015
【図１５】
0006696247.tif 000016
【図１６】
0006696247.tif 000017
【図１７】
0006696247.tif 000018
【図１８】
0006696247.tif 000019
【図１９】
0006696247.tif 000020
【図２０】
0006696247.tif 000021
【図２１】
0006696247.tif 000022
【図２２】
0006696247.tif 000023
【図２３】
0006696247.tif 000024
【図２４】
0006696247.tif 000025
【図２５】
0006696247.tif 000026