(57)【特許請求の範囲】
【請求項１】
第１の幹線電源に結合されているデータ取得システムであって、
試験プローブと、
前記第１の幹線電源の第１の電力線周波数に従って、幹線サイクル開始信号を生成するゼロ交差検出器と、
アナログ／デジタルコンバータであって、前記アナログ／デジタルコンバータは、前記試験プローブによって提供される信号をサンプリングし、あるサンプリング率においてデータサンプルを生成する、アナログ／デジタルコンバータと、
雑音レプリカ発生器であって、前記雑音レプリカ発生器は、あるレプリカ生成率において前記データサンプルから雑音レプリカを生成し、前記サンプリング率において前記雑音レプリカから雑音推定値を生成し、前記レプリカ生成率は、前記サンプリング率より小さい、雑音レプリカ発生器と、
各雑音推定値を対応するデータサンプルから除去する雑音除去モジュールと
を備えている、データ取得システム。
【請求項２】
前記データ取得システムは、前記第１の幹線電源の前記第１の電力線周波数に自動的に適合する、請求項１に記載のデータ取得システム。
【請求項３】
前記データ取得システムは、前記第１の電力線周波数において電力を供給する前記第１の幹線電源を用いて動作させられ得、かつ、第２の電力線周波数において電力を供給する第２の幹線電源を用いて動作させられ得、前記第１の電力線周波数は前記第２の電力線周波数と異なる、請求項１に記載のデータ取得システム。
【請求項４】
前記雑音レプリカ発生器は、デシメート型サンプル発生器を含み、前記デシメート型サンプル発生器は、前記レプリカ生成率において前記データサンプルからデシメートされたサンプルを生成する、請求項１に記載のデータ取得システム。
【請求項５】
前記雑音レプリカ発生器は、前記幹線サイクル開始信号と同期して動作する、請求項４に記載のデータ取得システム。
【請求項６】
前記雑音レプリカ発生器は、アキュムレータを含み、前記アキュムレータは、事前決定された数のバッファを含み、各バッファは、前記第１の幹線電源の周期的サイクル中に生成されたデシメートされたサンプルを保持し、前記周期的サイクルの開始および終了は、連続した幹線サイクル開始信号によって示される、請求項５に記載のデータ取得システム。
【請求項７】
前記バッファの各々において保持されたデシメートされたサンプルは、前記雑音レプリカに寄与する、請求項６に記載のデータ取得システム。
【請求項８】
前記雑音レプリカ発生器は、前記周期的サイクル中に生成されたデシメートされたサンプルの平均を計算するＤＣオフセット計算器を含む、請求項６に記載のデータ取得システム。
【請求項９】
前記雑音レプリカ発生器は、補間器を含み、前記補間器は、前記レプリカ生成率において生成された連続した雑音レプリカ間で補間し、前記サンプリング率において雑音推定値を展開する、請求項１に記載のデータ取得システム。
【請求項１０】
前記試験プローブは、生物学的対象に結合されている、請求項１に記載のデータ取得システム。
【請求項１１】
第１の幹線電源に結合されているデータ取得システムを動作させる方法であって、
試験プローブから信号を受信することと、
前記第１の幹線電源の第１の電力線周波数に従って、幹線サイクル開始信号を生成することと、
前記試験プローブからの信号をサンプリングし、あるサンプリング率において前記信号のサンプルを生成することと、
あるレプリカ生成率においてデータサンプルから雑音レプリカを生成することであって、前記レプリカ生成率は、前記サンプリング率より小さい、ことと、
前記サンプリング率において前記雑音レプリカから雑音推定値を展開することと、
各雑音推定値を対応するデータサンプルから減算することと
を含む、方法。
【請求項１２】
前記幹線電源の前記第１の電力線周波数に前記データ取得システムを自動的に適合させることをさらに含む、請求項１１に記載の方法。
【請求項１３】
前記第１の電力線周波数において電力を供給する前記第１の幹線電源と、第２の電力線周波数において電力を供給する第２の幹線電源との両方を用いて前記データ取得システムを動作させることをさらに含み、前記第１の電力線周波数は前記第２の電力線周波数と異なる、請求項１２に記載の方法。
【請求項１４】
前記データサンプルをデシメートし、前記レプリカ生成率においてデシメートされたサンプルを生成することをさらに含む、請求項１３に記載の方法。
【請求項１５】
前記雑音レプリカの生成を前記幹線サイクル開始信号と同期させることをさらに含む、請求項１４に記載の方法。
【請求項１６】
複数のバッファにおいて前記デシメートされたサンプルを蓄積することをさらに含み、各バッファは、前記第１の幹線電源の周期的サイクル中に生成されたデシメートされたサンプルを記憶し、前記周期的サイクルの開始および終了は、連続した幹線サイクル開始信号によって示される、請求項１５に記載の方法。
【請求項１７】
前記バッファの各々において保持されたデシメートされたサンプルを使用して、雑音レプリカを展開することをさらに含む、請求項１６に記載の方法。
【請求項１８】
前記周期的サイクル中に生成されたデシメートされたサンプルの平均を計算することをさらに含む、請求項１６に記載の方法。
【請求項１９】
前記レプリカ生成率において生成された連続した雑音レプリカ間で補間し、前記サンプリング率において雑音推定値を展開することをさらに含む、請求項１１に記載の方法。
【請求項２０】
前記試験プローブから信号を受信することは、生物学的対象から信号を受信することを含む、請求項１１に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
（関連出願）
本願は、米国特許出願第１４／５４０，３２９号（２０１４年１１月１３日出願）に対する利益を主張し、上記出願の内容は、その全体が参照により援用される。
【０００２】
（開示の分野）
本主題は、適応雑音消去に関し、より具体的には、電気生理データ取得システムにおける適応雑音消去に関する。
【背景技術】
【０００３】
電気生理データ取得システムが、試験下の対象（例えば、細胞）からの電気信号を監視および記録するために、生物学的実験において使用される。そのような実験では、研究者は、対象が配置される実験リグを使用し得る。研究者はまた、例えば、パッチクランプ技法を使用して、電極を対象に固定し、次いで、電極によって検出される電気信号を分析し得る。対象からの電気信号は、高インピーダンス信号源によって生成される低レベル信号であり得る。その結果、そのような信号は、特に、幹線電源に接続された機器の放射および伝導放出からの電磁干渉（ＥＭＩ）に影響されやすくあり得る。そのようなＥＭＩは、着目信号を歪ませ、そのような信号に追加される「雑音」または「ハム」波形として出現し得る。さらに、そのような雑音は、幹線電源によって生成される電流の周波数に従って、周期的であり得る。そのような周波数は、典型的には、５０ｈｚまたは６０ｈｚおよびその低高調波である。
【０００４】
研究者は、実験リグを環境雑音源から隔離するために、電力線コンディショナ、ファラデケージ、「接地ループ」の回避等を使用し得る。それにもかかわらず、大いに注意を払っても、ＥＭＩは、依然として、電極からデータ取得システムに伝送される電気信号に導入され得る。さらに、そのような電気信号が、研究者の着目対象の寿命サイクルの時間においてＥＭＩによって影響を受ける場合、対象を調製および隔離する研究者の努力は、無駄になり得る。そのようなＥＭＩは、実験装置のトラブル対応に時間を浪費させるか、またはより悪いことには、生細胞が測定されなければならない時間窓を失うこと、および細胞の回復不可能な損失をもたらし得る。
【発明の概要】
【課題を解決するための手段】
【０００５】
一側面によると、第１の幹線電源に結合されているデータ取得システムは、試験プローブと、ゼロ交差検出器と、アナログ／デジタルコンバータと、雑音レプリカ発生器と、雑音除去モジュールとを含む。ゼロ交差検出器は、第１の幹線電源の電力線周波数に従って、幹線サイクル開始信号を生成する。アナログ／デジタルコンバータは、試験プローブによって提供される信号をサンプリングし、あるサンプリング率においてデータサンプルを生成する。雑音レプリカ発生器は、あるレプリカ生成率においてデータサンプルから雑音レプリカを生成し、そのサンプリング率において雑音レプリカから雑音推定値を生成し、レプリカ生成率は、サンプリング率より小さい。雑音除去モジュールは、各雑音推定値を対応するデータサンプルから除去する。
【０００６】
別の側面によると、第１の幹線電源に結合されているデータ取得システムを動作させる方法は、試験プローブから信号を受信するステップと、第１の幹線電源の第１の電力線周波数に従って、幹線サイクル開始信号を生成するステップと、あるサンプリング率において信号のサンプルを生成するために、試験プローブからの信号をサンプリングするステップと、あるレプリカ生成率においてデータサンプルから雑音レプリカを生成するステップとを含む。レプリカ生成率は、サンプリング率より小さい。方法はさらに、第１の周波数において雑音レプリカから雑音推定値を展開するステップと、対応するデータサンプルから各雑音推定値を減算するステップとを含む。
本明細書は、例えば、以下の項目も提供する。
（項目１）
第１の幹線電源に結合されているデータ取得システムであって、
試験プローブと、
前記第１の幹線電源の第１の電力線周波数に従って、幹線サイクル開始信号を生成するゼロ交差検出器と、
アナログ／デジタルコンバータであって、前記アナログ／デジタルコンバータは、前記試験プローブによって提供される信号をサンプリングし、あるサンプリング率においてデータサンプルを生成する、アナログ／デジタルコンバータと、
雑音レプリカ発生器であって、前記雑音レプリカ発生器は、あるレプリカ生成率において前記データサンプルから雑音レプリカを生成し、前記サンプリング率において前記雑音レプリカから雑音推定値を生成し、前記レプリカ生成率は、前記サンプリング率より小さい、雑音レプリカ発生器と、
各雑音推定値を対応するデータサンプルから除去する雑音除去モジュールと
を備えている、データ取得システム。
（項目２）
前記データ取得システムは、前記第１の幹線電源の前記第１の電力線周波数に自動的に適合する、項目１に記載のデータ取得システム。
（項目３）
前記データ取得システムは、前記第１の電力線周波数において電力を供給する前記第１の幹線電源を用いて動作させられ、前記データ取得システムは、修正なしで第２の電力線周波数において電力を供給する第２の幹線電源を用いて動作させられ得る、項目１に記載のデータ取得システム。
（項目４）
前記雑音レプリカ発生器は、デシメート型サンプル発生器を含み、前記デシメート型サンプル発生器は、前記レプリカ生成率において前記データサンプルからデシメートされたサンプルを生成する、項目１に記載のデータ取得システム。
（項目５）
前記雑音レプリカ発生器は、前記幹線サイクル開始信号と同期して動作する、項目４に記載のデータ取得システム。
（項目６）
前記雑音レプリカ発生器は、アキュムレータを含み、前記アキュムレータは、事前決定された数のバッファを含み、各バッファは、前記第１の幹線電源の周期的サイクル中に生成されたデシメートされたサンプルを保持し、前記周期的サイクルの開始および終了は、連続した幹線サイクル開始信号によって示される、項目５に記載のデータ取得システム。
（項目７）
前記バッファの各々において保持されたデシメートされたサンプルは、前記雑音レプリカに寄与する、項目６に記載のデータ取得システム。
（項目８）
前記雑音レプリカ発生器は、前記周期的サイクル中に生成されたデシメートされたサンプルの平均を計算するＤＣオフセット計算器を含む、項目６に記載のデータ取得システム。
（項目９）
前記雑音レプリカ発生器は、補間器を含み、前記補間器は、前記レプリカ生成率において生成された連続した雑音レプリカ間で補間し、前記サンプリング率において雑音推定値を展開する、項目１に記載のデータ取得システム。
（項目１０）
前記試験プローブは、生物学的対象に結合されている、項目１に記載のデータ取得システム。
（項目１１）
第１の幹線電源に結合されているデータ取得システムを動作させる方法であって、
試験プローブから信号を受信することと、
前記第１の幹線電源の第１の電力線周波数に従って、幹線サイクル開始信号を生成することと、
前記試験プローブからの信号をサンプリングし、あるサンプリング率において前記信号のサンプルを生成することと、
あるレプリカ生成率においてデータサンプルから雑音レプリカを生成することであって、前記レプリカ生成率は、前記サンプリング率より小さい、ことと、
前記サンプリング率において前記雑音レプリカから雑音推定値を展開することと、
各雑音推定値を対応するデータサンプルから減算することと
を含む、方法。
（項目１２）
前記幹線電源の前記第１の電力線周波数に前記データ取得システムを自動的に適合させることをさらに含む、項目１１に記載の方法。
（項目１３）
修正なしで、前記第１の電力線周波数において電力を供給する前記第１の幹線電源と、第２の電力線周波数において電力を供給する第２の幹線電源との両方を用いて前記データ取得システムを動作させることをさらに含む、項目１２に記載の方法。
（項目１４）
前記データサンプルをデシメートし、前記レプリカ生成率においてデシメートされたサンプルを生成することをさらに含む、項目１３に記載の方法。
（項目１５）
前記雑音レプリカの生成を前記幹線サイクル開始信号と同期させることをさらに含む、項目１４に記載の方法。
（項目１６）
複数のバッファにおいて前記デシメートされたサンプルを蓄積することをさらに含み、各バッファは、前記幹線電源の周期的サイクル中に生成されたデシメートされたサンプルを記憶し、前記周期的サイクルの開始および終了は、連続した幹線サイクル開始信号によって示される、項目１５に記載の方法。
（項目１７）
前記バッファの各々において保持されたデシメートされたサンプルを使用して、雑音レプリカを展開することをさらに含む、項目１６に記載の方法。
（項目１８）
前記周期的サイクル中に生成されたデシメートされたサンプルの平均を計算することをさらに含む、項目１６に記載の方法。
（項目１９）
前記第２の周波数において生成された連続した雑音レプリカ間で補間し、前記サンプリング率において雑音推定値を展開することをさらに含む、項目１１に記載の方法。
（項目２０）
前記試験プローブから信号を受信することは、生物学的対象から信号を受信することを含む、項目１１に記載の方法。
【図面の簡単な説明】
【０００７】
【図１】図１は、本開示による、データ取得システムのブロック図である。
【図２】図２は、図１のデータ取得システムの別の実施形態のブロック図である。
【図３】図３は、図１のデータ取得システムのデータ取得ユニットのブロック図である。
【図４】図４は、図３のデータ取得ユニットの雑音レプリカ発生器のブロック図である。
【図５】図５は、信号のサンプルをデシメートするために、図４の雑音レプリカ発生器のデシメートされたサンプルサンプル発生器によって実施される処理のフローチャートである。
【図６】図６は、雑音レプリカを展開するために、図４の雑音レプリカ発生器のアキュムレータによって実施される処理のフローチャートである。
【図７】図７は、図４の雑音レプリカ発生器の遅延器によって実施される処理のフローチャートである。
【図８】図８は、連続した雑音レプリカ間で補間するために、図４の雑音レプリカ発生器の補間器によって実施される処理のフローチャートである。
【図９】図９−１１は、図３のデータ取得ユニットのアナログ／デジタルコンバータによって生成されるサンプルおよび図３のデータ取得ユニットによって生成される雑音補正サンプルのグラフを描写する。
【図１０】図９−１１は、図３のデータ取得ユニットのアナログ／デジタルコンバータによって生成されるサンプルおよび図３のデータ取得ユニットによって生成される雑音補正サンプルのグラフを描写する。
【図１１】図９−１１は、図３のデータ取得ユニットのアナログ／デジタルコンバータによって生成されるサンプルおよび図３のデータ取得ユニットによって生成される雑音補正サンプルのグラフを描写する。
【発明を実施するための形態】
【０００８】
図１を参照すると、一実施形態では、電気生理データ取得システム１００は、試験プローブ１０２と、データ取得ユニット（ＤＡＵ）１０４と、コントローラ１０６とを含む。いくつかの実施形態では、システム１００は、例えば、ユーザによって動作させられるコンピュータによって提供されるユーザインターフェース１０８に結合される。システム１００のＤＡＵ１０４および他の構成要素は、幹線電源１１０に結合され、それから事前決定された電力線周波数において電力を受電し得る。そのような電力線周波数は、典型的には、場所依存性であり、例えば、米国において約６０Ｈｚおよび欧州において約５０Ｈｚである。
【０００９】
試験プローブ１０２は、監視されている対象に電気的に結合され、対象からの電圧を変換し、アナログ信号を生成する。ＤＡＵ１０４は、試験プローブ１０２からアナログ信号を受信し、アナログ信号をサンプリングすることによりアナログ信号のデジタルサンプルを生成し、それから雑音成分を除去するためにデジタルサンプルを処理し、雑音補正出力サンプルを生成する。コントローラ１０６は、そのような雑音補正出力サンプルをユーザインターフェース１０８上に表示するか、そのような雑音補正出力サンプルをシステム１００に関連付けられる記憶媒体（図示せず）上に記憶するか、またはそのような雑音補正出力サンプルを別のデバイスもしくはシステム（図示せず）に伝送し得る。ユーザインターフェース１０８は、システム１００に直接結合され得る、またはプライベートもしくはパブリックネットワークを使用してシステム１００に結合され得る。同様に、記憶媒体は、システム１００に直接結合され得るか、またはプライベートもしくはパブリックネットワークを使用して結合され得る。
【００１０】
ユーザは、ＤＡＵ１０４および／または試験プローブ１０２を構成すること、試験プローブによって展開される信号のサンプリングを開始すること、ならびに雑音補正サンプルを記憶および／または表示ことを行うための命令をコントローラ１０６に供給するために、ユーザインターフェース１０８を使用する。コントローラは、そのような命令を解釈し、ＤＡＵ１０４および／または試験プローブ１０２の動作を適宜調整する。
【００１１】
図２を参照すると、いくつかの実施形態では、システム１００はさらに、信号調整ユニット１１２および／または試験制御ユニット１１４を含み得る。信号調整ユニット１１２は、例えば、試験プローブからのアナログ信号を増幅し、増幅された信号をＤＡＵ１０４に供給するための受動または能動増幅器を含み得る。いくつかの実施形態では、ユーザは、例えば、システム１００の１つ以上の構成要素が配置される筐体（図示せず）上に配置されるノブもしくはダイヤル、１つ以上のスイッチ、またはスライド制御装置を動作させることによって、増幅器の利得を制御し得る。代替として、コントローラ１０６は、例えば、ユーザインターフェース１０８から受信されるコマンドに応答して、そのような増幅器を電子的に制御し得る。いくつかの実施形態では、試験プローブ１０２および信号調整ユニット１１２は、システム１００の他の構成要素に電気的に結合される単一ユニットに統合され得る。
【００１２】
試験制御ユニット１１４は、監視されている対象を刺激し得るデバイスを含み得る。そのような刺激は、対象を１つ以上のマイクロピペットからの化学物質もしくは薬物にさらすこと、電圧を送達すること、対象を可視または不可視光源にさらすこと、音を生成すること等を含み得る。いくつかの実施形態では、ユーザインターフェース１０８は、試験制御ユニット１１４を直接制御し得る。他の実施形態では、コントローラ１０６は、提供されるべき刺激に関する命令をユーザインターフェース１０８から受信し得、コントローラ１０６は、試験制御ユニット１１４を適宜作動させる。
【００１３】
図３を参照すると、ＤＡＵ１０４のある実施形態は、雑音レプリカ発生器２００と、アナログ／デジタルコンバータ（ＡＤＣ）２０２と、ゼロ交差検出器（ＺＣＤ）２０４と、雑音除去モジュール２０６とを含む。アナログ／デジタルコンバータ２００は、試験プローブ１０２からのアナログ信号を変換し、デジタルサンプルを雑音レプリカ発生器２００および雑音除去モジュール２０６の両方に同時に提供する。ＡＤＣ２０２は、事前決定されたサンプリング周波数またはサンプリング率においてアナログ信号のサンプルを提供するように動作する。いくつかの実施形態では、ＡＤＣ２０２は、５００キロサンプル／秒の率においてサンプルを生成する。ＡＤＣ２０２がサンプルを生成する度に、雑音レプリカ発生器２００は、そのようなサンプルにおける雑音の推定値を雑音除去モジュール２０６に供給する。雑音除去モジュール２０６は、そのような雑音推定値をサンプルから減算し、雑音補正サンプルを生成する。
【００１４】
ＺＣＤ２０４は、幹線電源１１０によって供給される電圧を監視し、そのような電圧の電力線周波数に従ってゼロ交差信号を生成する。デバウンスフィルタまたは回路が、幹線電源１１０からの信号を調整し得、ＺＣＤ１０４が、そのような調整された信号における電圧を監視することが、当業者に明白であろう。いくつかの実施形態では、ＤＡＵ１０４が米国において動作させられる場合、ＺＣＤ２０４は、米国において使用される６０Ｈｚの電力線周波数に従って、毎秒１２０回ゼロ交差信号を生成する。同様に、ＤＡＵ１０４が欧州において動作させられる場合、ＺＣＤ２０４は、そこで使用される５０Ｈｚの電力線に従って、毎秒１００回ゼロ交差信号を生成し得る。他の実施形態では、ＺＣＤ２０４は、幹線電源１１０における正から負への電圧遷移のみに応答して信号を生成し得、したがって、米国において毎秒６０回、欧州において毎秒５０回のいずれかでゼロ交差信号を生成する。代替として、ＺＣＤ２０４は、幹線電源１１０における負から正への電圧遷移のみに応答して信号を生成し得る。
【００１５】
一実施形態では、ＺＣＤ２０４は、幹線電源１１０によって供給される電力線電圧をサンプリングし、そのようなサンプルによって表されるその波形を分析し、ゼロ交差を見出すアナログ／デジタルコンバータ（図示せず）を含む。別の実施形態では、ＺＣＤ２０４は、当業者に明白であろうように、変圧器および比較器、またはオプトカプラおよび比較器を使用して、ゼロ交差を決定し得る。当業者に明白なゼロ交差信号を展開する他の方法が、使用され得る。
【００１６】
説明されるＺＣＤ２０４によって生成されるゼロ交差信号は、電力線の電圧がゼロであるときの時間を表すが、当業者は、電力線が、電力線に関連付けられる周期的波形のサイクルの開始を示す任意の事前定義された電圧にあるとき、ゼロ交差信号が生成され得ることを理解するはずである。ゼロ交差信号は、そのような波形の任意の一貫した位置を示す。例えば、ゼロ交差信号は、正の方向に進む０．２４７６ボルト、または負の方向に進む８８．３２ボルト、または幹線の各サイクル中に到達もしくは交差される任意の他の値において生成され得る。ＺＣＤ２０４によって生成されるゼロ交差信号は、雑音レプリカ発生器２００の成分の位相を幹線電源１１０のものと同期させるために使用され得る任意の信号であり得る。したがって、ＺＣＤ２０４によって生成されるゼロ交差信号は、幹線サイクル開始信号である。
【００１７】
以下に説明されるように、雑音レプリカ発生器２００は、その動作をＺＣＤ２０４によって展開されたゼロ交差信号と同期させ、ＡＤＣ２０２によって生成されたサンプル中の幹線電源１１０においてＥＭＩによって誘起された推定雑音を生成する。この様式では、システム１００は、異なる電力線周波数において電力を供給する異なる幹線源を有する異なる国において、修正なしで使用され得る。
【００１８】
図４を参照すると、雑音レプリカ発生器２００は、デシメート型サンプル発生器（ｄｅｃｉｍａｔｅｄ  ｓａｍｐｌｅ  ｇｅｎｅｒａｔｏｒ）２２０と、複数のサイクルメモリバッファ２２２と、ＤＣオフセット計算器２２４と、アキュムレータ２２６と、遅延器２２８と、補間器２３０とを備えている。
【００１９】
雑音レプリカ発生器２００のデシメート型サンプル発生器２２０は、ＡＤＣ２０２によって生成されたサンプルを事前決定されたデシメーション係数によってデシメート（すなわち、サブサンプリング）する。いくつかの実施形態では、事前決定されたデシメーション係数は、２５であり、デシメート型サンプル発生器２２０は、ＡＤＣ２０２によって生成された２５番目毎のサンプルを選択し、選択されたデシメートされたサンプルをＤＣオフセット計算器２２４に提供する。デシメート型サンプル発生器２２０は、ＡＤＣ２０２のサンプリング率をデシメーション係数で除算した比率においてデシメートされたサンプルを生成する。
【００２０】
ＡＤＣ２０２が、ＡＤＣ２０２のサンプリング率（例えば、５００キロサンプル／秒）において雑音除去ブロック２０６にサンプルを提供し、雑音レプリカ発生器２００に提供するデシメーション係数に従ってサンプルを選択するように適合され得ることは、当業者に明白であろう。そのような実施形態では、別個のデシメート型サンプル発生器２２０が、雑音レプリカ発生器２００において使用されないこともある。
【００２１】
図４および５を参照すると、開始すると、デシメート型サンプル発生器２２０は、ブロック３００において、変数ＳａｍｐｌｅＮｕｍとＳｌｏｔとの値を初期化し、それらは、それぞれ、受信されるサンプルの数と、そのようなデシメートされたサンプルが記憶されるべきバッファのスロットとを表す。ブロック３０２において、デシメート型サンプル発生器２２０は、生成されるべきゼロ交差信号を待ち、その後、ブロック３０４において、ＡＤＣ２０２から受信されるべきサンプルを待つ。次いで、ブロック３０６において、デシメート型サンプル発生器２２０は、ＡＤＣ２０２からの以前のサンプルの受信とブロック３０６においてちょうど受信されたサンプルとの間にゼロ交差信号が生成されたかどうかを決定する。いかなるそのような信号も生成されなかった場合、デシメート型サンプル発生器２２０は、ブロック３０８に進む。
【００２２】
そうでなければ、ブロック３１０において、デシメート型サンプル発生器２２２はまた、ブロック３１０において、変数Ｓｌｏｔの値を１に設定する。その後、デシメート型サンプル発生器２２０は、ブロック３０８に進む。
【００２３】
ブロック３０８において、デシメート型サンプル発生器２２０は、ブロック３０４において受信されたサンプルがデシメートされたサンプルとして選択されるべきかどうかを決定する。特に、デシメーション係数を法とする変数ＳａｍｐｌｅＮｕｍの値のモジュロがゼロである場合、受信されたサンプルは、選択され、デシメート型サンプル発生器２２０は、ブロック３１２に進む。そうでなければ、ブロック３１８において、変数ＳａｍｐｌｅＮｕｍの値は、増分され、デシメート型サンプル発生器２２２は、別のサンプルを待つためにブロック３０４に進む。
【００２４】
ブロック３０８において、デシメート型サンプル発生器２２０が、ブロック３０４において受信されたサンプルがデシメートされたサンプルとして選択されるべきであると決定する場合、デシメート型サンプル発生器２２０は、ブロック３１２において、選択されたサンプルをバッファにおける、変数Ｓｌｏｔの値によって参照されるそのようなバッファ内の場所に記憶する。その後、デシメート型サンプル発生器２２０は、ブロック３１４において、変数Ｓｌｏｔの値を１だけ増分し、選択されたサンプルをＤＣオフセット計算器２２４に提供する。デシメート型サンプル発生器は、次いで、ブロック３１８に進む。
【００２５】
ＤＣオフセット計算器２２４は、幹線電源１１０の電力線の１周期サイクルにわたって生成されるデシメートされたサンプルのローリング平均を計算する。ＤＣオフセット計算器２２４は、幹線電源１１０の１周期サイクルにわたって生成され得るいくつかのデシメートされた値を記憶するために十分に大きい内部リングバッファ（「循環」または「ローリング」バッファとも称される）を含む。最大リングバッファサイズは、幹線電源１１０の最小許容可能周波数およびデシメーション係数から決定され得る。リングバッファサイズは、幹線電源１１０の周波数が減少するにつれて増加することが、当業者に明白であろう。デシメートされたサンプルがデシメート型サンプル発生器２２０から受信される度に、デシメートされたサンプルは、リングバッファに追加される。加えて、そのようなデシメートされたサンプルが受信される度に、ＤＣオフセット計算器２２４は、リングバッファ内に記憶された値を平均する。つまり、ＤＣオフセット計算器２２４は、リングバッファ内に記憶された値の合計を計算し、次いで、そのような合計をそのような値の数で除算する。ＤＣオフセット計算器２２４は、次いで、受信されたデシメートされたサンプルから計算された平均を減算し、受信されたデシメートされたサンプルにおける雑音を推定する。ＤＣオフセット計算器２２４は、そのようなデシメートされたサンプルにおける雑音の推定値をアキュムレータ２２６および補間器２３０に供給する。いくつかの実施形態では、ＤＣオフセット計算器２２４はまた、ＺＣＤ２０４が幹線電源１１０のゼロ交差を検出したという指示も受信する。そのような指示は、例えば、ＺＣＤ２０４によって設定されたフラグまたはＤＣオフセット計算器２２４に送信された信号であり得る。ＤＣオフセット計算器２２４は、ゼロ交差の連続した検出の間に受信されたデシメートされたサンプルの数をカウントし、それによって生成された各平均に含まれるデシメートされたサンプルの数を決定する。さらに、サンプリング周波数がデシメーション周波数の整数倍ではない場合、ＤＣオフセット計算器２２４は、平均において、幹線電源１１０の周期的サイクルにおいて生成される最後のデシメートされた値と、幹線電源１１０の連続周期的サイクルにおいて生成される最初のデシメートされた値との間の補間された値を含み得る。例えば、ＡＤＣ２０２サンプリング率が毎秒５００キロサンプルであり、幹線電力周波数が６０Ｈｚであり、デシメーション率が２５サンプル毎に１サンプルである場合、デシメーション周波数は、６０Ｈｚサイクルあたり３３３−１／３デシメートされたサンプルである。ＤＣオフセット計算器は、上記に説明されるような補間を使用し、それによって計算されたＤＣオフセットにおける１／３デシメートされたサンプルの影響を考慮する。
【００２６】
アキュムレータ２２６は、ＤＣオフセット計算器２２４から雑音の推定値を受信する。アキュムレータ２２６は、事前決定された数のサイクルメモリバッファ２２２を使用し、各サイクル推定値バッファ２２２は、幹線電源１１０の１周期サイクルにおいて展開され得るデシメートされた値の雑音推定値を記憶するために十分な空間を有する。ＤＣオフセット計算器２２４から受信された雑音推定値は、ローリング方式においてこれらのサイクルメモリバッファ２２２内に記憶される。加えて、アキュムレータ２２６は、少なくとも幹線電源１１０の１周期サイクル中に生成され得る数の雑音推定値を保持するために十分に大きい雑音レプリカバッファを含む。
【００２７】
各サイクルメモリバッファ２２２は、幹線電源１１０の１周期サイクルに関連付けられる。特定のサイクルメモリバッファ２２２内の各場所は、デシメートされたサンプル値がデシメート型サンプル発生器２２０によって供給されると、そのような周期的サイクル内のデシメートされたサンプル時間に関連付けられる。例えば、特定の周期的サイクルに対して、生成された第１のデシメートされたサンプル値は、そのようなサイクルに関連付けられるサイクルメモリバッファ２２２の第１の場所において記憶され得、生成された第２のデシメートされたサンプル値は、そのようなバッファ内の第２の場所において記憶され得、以下同様である。デシメートされたサンプル値の全てがサイクルにわたって生成されると、次のサイクルからの値は、サイクルメモリバッファ２２２の別のバッファ内に記憶される。サイクルメモリバッファ２２２の全てが満たされると、受信された追加の雑音推定値が、サイクルメモリバッファ２２２内の最も古い雑音推定値に取って代わる。
【００２８】
一実施形態では、アキュムレータ２２６は、５０個のそのようなサイクルメモリバッファ２２２を含む。５０サイクルに値するデシメートされたサンプルがそのようなバッファ内に記憶された後、さらなる値が、最も古いデシメートされた値に取って代わる。この様式では、アキュムレータ２２６は、幹線電源１１０の５０の最新サイクル中に生成された雑音推定値を維持する。
【００２９】
雑音レプリカバッファは、幹線電源１１０の１周期サイクル中に生成される各デシメートされたサンプルに関連付けられる１つの場所を含む。雑音推定値が受信されると、そのような雑音推定値は、受信された値に関連付けられるデシメートされたサンプル時間に関連付けられる雑音レプリカバッファ内の場所における値に加算される。加えて、サイクルメモリバッファ２２２内のそのようなデシメートされたサンプル時間に関連付けられる最も古い雑音推定値は、雑音推定値から減算され、現在の雑音レプリカを生成する。アキュムレータ２２６は、現在の雑音レプリカを遅延器２２８および補間器２３０に提供する。アキュムレータ２２６は、ＡＤＣ２０２のサンプリング率をデシメート型サンプル発生器２２０によって使用されるデシメーション係数で除算したものであり得る率（すなわち、雑音レプリカ生成率）において現在の雑音レプリカを遅延器２２８および補間器２３０に提供する。
【００３０】
図４および６を参照すると、アキュムレータ２２６は、開始すると、ブロック３５０において、受信された雑音推定値が記憶されるであろう現在のサイクルメモリバッファ２２２を選択し、幹線電源１１０の１周期サイクル内で受信されたサンプルの数をカウントする変数ＤｅｃｉｍａｔｅｄＳａｍｐｌｅＮｕｍの値を設定する。その後、アキュムレータ２２６は、ブロック３５２において、ＤＣオフセット計算器２２４によって生成されるべき雑音推定値を待つ。雑音推定値が受信されると、アキュムレータ２２６は、ブロック３５４において、変数ＤｅｃｉｍａｔｅｄＳａｍｐｌｅＮｕｍの値に関連付けられる、現在のサイクルメモリバッファ２２２の場所に受信された雑音推定値を記憶する。
【００３１】
その後、ブロック３５６において、アキュムレータ２２６は、受信された雑音推定値を変数ＤｅｃｉｍａｔｅｄＳａｍｐｌｅＮｕｍに関連付けられる場所において記憶されている雑音レプリカバッファ内の値に加算する。ブロック３５８において、アキュムレータ２２６は、最も古い受信された雑音推定値を有するサイクルメモリバッファ２２２を選択し、変数ＤｅｃｉｍａｔｅｄＳａｍｐｌｅＮｕｍに関連付けられるそのようなバッファ内に記憶される値を選択する。ブロック３６０において、アキュムレータは、ブロック３５８において選択された値を、変数ＤｅｃｉｍａｔｅｄＳａｍｐｌｅＮｕｍに関連付けられる雑音レプリカバッファの値から減算し、現在の雑音レプリカを展開する。ブロック３６２において、アキュムレータ２２６は、現在の雑音レプリカを遅延器２２８および補間器２３０に供給する。
【００３２】
その後、アキュムレータ２２６は、ブロック３６４において、変数ＤｅｃｉｍａｔｅｄＳａｍｐｌｅＮｕｍの値を増分する。アキュムレータ２２６は、次いで、増分されたＤｅｃｉｍａｔｅｄＳａｍｐｌｅＮｕｍが幹線電源１１０の１周期サイクルにおいて生成されたデシメートされたサンプルの数に等しいかどうかを決定する。等しくない場合、アキュムレータ２２６は、次の雑音推定値を待つために３５２に進む。そうでなければ、ブロック３６８において、アキュムレータ２２６は、変数ＤｅｃｉｍａｔｅｄＳａｍｐｌｅＮｕｍの値を１にリセットし、現在のサイクルメモリバッファ２２２であるべき雑音バッファの別のものを設定し、最も古い雑音推定値が記憶されるサイクルメモリバッファ２２２を識別する。その後、アキュムレータ２２６は、ブロック３５２に進む。この様式では、周期的サイクル内の特定のデシメートされたサンプル時間において受信されたデシメートされた値に応答して、アキュムレータ２２６によって生成された各レプリカは、サイクルメモリバッファ２２２内に記憶されたデシメートサンプル時間に関連付けられる雑音推定値に基づく。
【００３３】
図４に再び目を向けると、遅延器２２８は、１周期サイクル遅延回路である。特に、遅延器２３０は、さらなる値がアキュムレータ２２６から受信されるまで、アキュムレータ２２６からの雑音推定受信値を保持する。
【００３４】
図７を参照すると、開始すると、遅延器２２８は、ブロック３８０において、変数ＤｅｌａｙｅｄＲｅｐｌｉｃａおよびＣｕｒｒｅｎｔＲｅｐｌｉｃａの値を事前決定された値、例えば、ゼロに初期化する。ブロック３８２において、遅延器２２８は、アキュムレータ２２６から雑音レプリカを受信することを待つ。ブロック３８４において、遅延器２２８は、変数ＤｅｌａｙｅｄＲｅｐｌｉｃａの値を変数ＣｕｒｒｅｎｔＲｅｐｌｉｃａの値に設定する。次いで、ブロック３８６において、遅延器２２８は、ブロック３８２において受信された雑音レプリカの値を変数ＣｕｒｒｅｎｔＲｅｐｌｉｃａにおいて記憶する。遅延器２２８は、ブロック３８８において、ＤｅｌａｙｅｄＲｅｐｌｉｃａの値を出力し、別の雑音レプリカを待つためにブロック３８２に進む。
【００３５】
図４に再び目を向けると、補間器２３０は、アキュムレータ２２６から現在の雑音レプリカを受信し、遅延器２２８から遅延された（すなわち、以前の）雑音レプリカを受信する。現在の雑音レプリカおよび遅延された雑音レプリカは、デシメート型サンプル発生器２２０によって使用されるデシメーション周波数において生成されることに留意されたい。補間器２３０は、これらの２つの雑音レプリカ間で補間し、ＡＤＣ２０２が入力信号をサンプリングする周波数において連続的な雑音推定値を生成する。
【００３６】
図８を参照すると、ブロック４００において、補間器２３０は、アキュムレータ２２６から現在の雑音レプリカの値を受信し、遅延器２２８から遅延された雑音レプリカの値を受信する。ブロック４０２において、補間器２３０は、変数ＩｎｔｅｒｐｏｌａｔｉｏｎＣｏｕｎｔの値をゼロに設定する。ブロック４０４において、補間器２３０は、ＡＤＣ２０２がサンプルを生成したことを示すトリガを待つ。そのような実施形態では、そのようなトリガは、ＡＤＣ２０２による信号発生器、ＡＤＣ２０２によって高レベルもしくは低レベルに設定された事前決定されたピンにおける電圧、ＡＤＣ２０２もしくはシステム１００の別の構成要素によって設定されたフラグであり得る。ブロック４０６において、補間器２３０は、以前の雑音レプリカから現在の雑音レプリカを減算し、結果を変数ＩｎｔｅｒｐｏｌａｔｉｏｎＣｏｕｎｔの値とデシメーション係数との除算からもたらされる値で乗算することによって、変数Ａｄｊｕｓｔの値を計算する。ブロック４０８において、補間器２３０は、変数Ａｄｊｕｓｔｍｅｎｔの値を以前の雑音レプリカの値に加算し、変数ＮｏｉｓｅＥｓｔｉｍａｔｅの値を展開する。その後、ブロック４１０において、補間器２３０は、ＡＤＣ２０２によって生成された現在のサンプルにおける雑音の推定値としての変数ＮｏｉｓｅＥｓｔｉｍａｔｅの値を、雑音レプリカ発生器２００の出力として雑音除去モジュール２０６に提供する。その後、補間器２３０は、ブロック４１２において、変数ＩｎｔｅｒｐｏｌａｔｉｏｎＣｏｕｎｔの値を増分する。ブロック４１４において、補間器２３０は、変数ＩｎｔｅｒｐｏｌａｔｉｏｎＣｏｕｎｔの値がデシメート型サンプル発生器２２０によって使用されるデシメーション係数の値と同じであるかどうかを決定し、その場合、補間器２３０は、ブロック４００に進む。そうでなければ、補間器２３０は、ブロック４０４に進む。
【００３７】
図３に再び目を向けると、雑音除去モジュール２０６は、雑音レプリカ発生器２００の補間器２３０によって展開された雑音推定値を、ＡＤＣ２０２によって生成されたサンプルから減算し、雑音補正サンプルを生成する。
【００３８】
図４に再び目を向けると、いくつかの実施形態では、位相補正器が、アキュムレータ２２６と補間器２３０との間で使用され、アキュムレータ２２６によって生成された雑音レプリカとＡＤＣによって生成されたサンプルとを時間的に整列させ得る。時間的または位相的不整列が、例えば、雑音推定値を生成するために要求される処理時間に起因する遅延により、起こり得る。いくつかの実施形態では、位相補正器は、デシメート型サンプル発生器２２０が同期されるゼロ交差信号とアキュムレータ２２６の出力とを自己相関させ得る。他の実施形態では、可変遅延器が、アキュムレータ２２６の出力周波数とゼロ交差信号発生器の周波数との間の位相誤差が最小限にされるまで調節される、アキュムレータ間に導入され得る。当業者に明白なアキュムレータ２２６の位相をゼロ交差信号と整列させる他の方法が、使用され得る。
【００３９】
図９−１１は、雑音除去ブロック２０６に提供され得る、ＡＤＣ２０２によって生成されるサンプルのグラフ５００を描写する。グラフ５０２は、雑音レプリカ発生器２００による雑音推定値がグラフ５００に示されるサンプルから減算された後、雑音除去ブロック２０６によって生成される雑音補正サンプルを例証する。
【００４０】
デシメート型サンプル発生器２２０は、ＡＤＣ２０２のサンプリング率よりも低い比率においてデシメートされたサンプルを生成するので、雑音レプリカ発生器２００もまた、そのようなより低い比率において雑音レプリカを生成し得る。したがって、雑音レプリカ発生器２００のメモリおよび処理要件は、ＡＤＣによって生成された各値が雑音レプリカを計算するために使用された場合よりも、有意に低減させられ得る。
【００４１】
周波数領域において雑音を推定するＡＮＣシステムと比較して、本明細書に開示されるシステム１００は、時間領域において雑音を補正する。典型的な周波数領域ベースのＡＮＣシステムは、２〜３の高調波を捕捉し得る。対照的に、時間領域ベースのシステム１００は、２０ｋＨｚのサンプリング率に対応するナイキスト周波数を下回る（すなわち、１０ｋＨｚを下回る）全ての高調波を捕捉することが可能であり得る。当業者は、そのような高調波における雑音を除去することが可能である周波数領域ベースのシステムが、本明細書に開示されるシステム１００を有意に上回るメモリおよび処理電力を要求し得ることを理解するであろう。
【００４２】
さらに、本明細書に説明される雑音除去処理の低減させられたメモリおよびプロセッサ要件により、図３に示されるＤＡＵ１０４の構成要素は、プリント回路基板上に搭載される単一フィールドプログラマブルゲートアレイ（ＦＰＧＡ）において実装され得る。
【００４３】
しかしながら、ハードウェアおよび／またはソフトウェアの任意の組み合わせが、本明細書に説明される雑音除去処理システムを実施するために使用され得ることが、当業者に明白であろう。図１−８に関連して説明される、プロセス、サブプロセス、およびプロセスステップのうちの１つ以上のものは、１つ以上の電子もしくはデジタル制御デバイス上のハードウェア、ソフトウェア、またはハードウェアおよびソフトウェアの組み合わせによって実施され得ることを理解および認識されたい。ソフトウェアは、例えば、図１−８に図式的に描写される、機能的システム、コントーラ、デバイス、構成要素、モジュール、またはサブモジュールのうちの１つ以上のもの等、好適な電子処理構成要素またはシステム内のソフトウェアメモリ（図示せず）に常駐し得る。ソフトウェアメモリは、論理機能（つまり、デジタル回路もしくソースコード等のデジタル形態、またはアナログ電気、音、もしくはビデオ信号等のアナログ源等のアナログ形態で実装され得る、「論理」）を実装するための実行可能命令の順序付けられたリストを含み得る。命令は、例えば、１つ以上のマイクロプロセッサ、プロセッサの組み合わせ、デジタル信号プロセッサ（ＤＳＰ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、または特定用途向け集積回路（ＡＳＩＣ）を含む、処理モジュールまたはコントーラ（例えば、図３のＡＤＣユニット２０２、ゼロ交差検出器２０４、雑音レプリカ発生器２００、および雑音除去モジュール２０６）内で実行され得る。さらに、概略図は、機能のアーキテクチャまたは物理的レイアウトによって制限されない、物理的（ハードウェアおよび／またはソフトウェア）実装を有する、機能の論理分割を説明する。本願に説明される例示的システムは、種々の構成において実装され、単一ハードウェア／ソフトウェアユニット、または別個のハードウェア／ソフトウェアユニットにおけるハードウェア／ソフトウェア構成要素として動作し得る。
【００４４】
実行可能命令は、電子システムの処理モジュールによって実行されると、電子システムに、命令を実行するように指示する、その中に記憶された命令を有する、コンピュータプログラム製品として実装され得る。コンピュータプログラム製品は、選択的に、命令実行システム、装置、またはデバイスから命令をフェッチし、命令を実行し得る、電子コンピュータベースのシステム、プロセッサを含むシステム、または他のシステム等、命令実行システム、装置、もしくはデバイスによって、もしくはそれと連動して使用するために、任意の非一過性コンピュータ読み取り可能な記憶媒体内で選択的に具現化され得る。本文書の文脈では、コンピュータ読み取り可能な記憶媒体は、命令実行システム、装置、またはデバイスによって、もしくはそれと連動して使用するためのプログラムを記憶し得る、任意の非一過性手段である。非一過性コンピュータ読み取り可能な記憶媒体は、選択的に、例えば、電子、磁気、光学、電磁、赤外線、または半導体システム、装置、もしくデバイスであり得る。非一過性コンピュータ読み取り可能な媒体のより具体的な実施例の非包括的リストは、１つ以上のワイヤを有する電気接続（電子）、ポータブルコンピュータディスケット（磁気）、ランダムアクセス、すなわち、揮発性、メモリ（電子）、読み取り専用メモリ（電子）、例えば、フラッシュメモリ等の消去可能プログラマブル読み取り専用メモリ（電子）、例えば、ＤＣ−ＲＯＭ、ＣＤ−Ｒ、ＣＤ−ＲＷ等のコンパクトディスクメモリ（光学）、およびデジタル多用途ディスクメモリ、すなわち、ＤＶＤ（光学）を含む。
【００４５】
本文書で使用されるような信号の受信および伝送は、２つまたはそれを上回るシステム、デバイス、構成要素、モジュール、もしくはサブモジュールが、いくつかのタイプの信号経路を経由して進行する信号を介して、互いに通信することが可能であることを意味することも理解されたい。信号は、第１および第２のシステム、デバイス、構成要素、モジュール、またはサブモジュール間の信号経路に沿って、第１のシステム、デバイス、構成要素、モジュール、またはサブモジュールから、第２のシステム、デバイス、構成要素、モジュール、またはサブモジュールに情報、電力、またはエネルギーを通信し得る、通信、電力、データ、またはエネルギー信号であり得る。信号経路は、物理的、電気、磁気、電磁、電気化学、光学、有線、または無線接続を含み得る。信号経路はまた、第１および第２のシステム、デバイス、構成要素、モジュール、またはサブモジュール間に追加のシステム、デバイス、構成要素、モジュール、またはサブモジュールを含み得る。
【００４６】
（産業上利用可能性）
本明細書に引用される、公開、特許出願、および特許を含む全ての参照物は、各参照物が参照することによって組み込まれることが個々にかつ具体的に示され、その全体として本明細書に記載される場合と同程度が、参照することによって本明細書に組み込まれる。
【００４７】
本発明を説明する文脈における（特に、以下の請求項の文脈における）用語「ａ」および「ａｎ」および「ｔｈｅ」の使用ならびに類似する言及は、本明細書に別様に示されない、または文脈によって明確に矛盾しない限り、単数形および複数形の両方を網羅すると解釈されるべきである。本明細書における値の範囲の列挙は、本明細書に別様に示されない限り、単に、範囲内に該当する各別個の値を個々に指す簡略表記法としての役割を果たすことが意図され、各別個の値は、本明細書に個別に列挙される場合と同様に本明細書に組み込まれる。本明細書に説明される全ての方法は、本明細書に別様に示されない、または別様に文脈によって明確に矛盾しない限り、任意の好適な順序で実施されることができる。本明細書に提供される任意および全ての実施例または例示的言語（例えば、「等」）の使用は、別様に請求されない限り、単に、本開示をより良好に解明することが意図され、本開示の範囲に対する制限をもたらさない。本明細書におけるいかなる言語も、本開示の実践に不可欠であると請求されない任意の要素を示すものとして解釈されるべきではない。
【００４８】
本開示の多数の修正が、前述の説明に照らして、当業者に明白となるであろう。例証される実施形態は、例示的にすぎないと理解されるべきであり、本開示の範囲を制限するものとして考えらえるべきではない。
【図１】
0006647298.tif 000002
【図２】
0006647298.tif 000003
【図３】
0006647298.tif 000004
【図４】
0006647298.tif 000005
【図５】
0006647298.tif 000006
【図６】
0006647298.tif 000007
【図７】
0006647298.tif 000008
【図８】
0006647298.tif 000009
【図９】
0006647298.tif 000010
【図１０】
0006647298.tif 000011
【図１１】
0006647298.tif 000012