(57)【特許請求の範囲】
【請求項１】
回路要素を製造するための方法であって、
少なくとも１つのマスクの特徴を特徴づけるマスク情報を含むリソグラフィマスク書き込みファイルを取得するステップと、
不均一な成膜プロセスを補償するため、前記少なくとも１つのマスクの特徴を特徴づける前記マスク情報を変更するように構成される均一化関数を取得するステップと、
変更したリソグラフィマスク書き込みファイルを取得するために、前記リソグラフィマスク書き込みファイルに前記均一化関数を適用するステップと、
前記変更したリソグラフィマスク書き込みファイルに指示されるようにリソグラフィを実施するステップと
を含み、
前記均一化関数を取得するステップが、１つまたは複数の成膜パラメータのセットと結果として得られる前記成膜パラメータが成膜に有する効果との間の幾何学的関係を決定する１つまたは複数の幾何引数を導くステップ、較正プロセスから、どのように成膜データが１つまたは複数の成膜パラメータの前記セットの関数として変わるのかを特徴づける経験的な関数を導くステップ、またはそれらの組合せを含む、方法。
【請求項２】
前記均一化関数が、（ａ）放射分布関数と（ｂ）１次勾配関数のうちの少なくとも１つを含む、請求項１に記載の方法。
【請求項３】
１つまたは複数の成膜パラメータの前記セットが、成膜角度、成膜材料、成膜回転、ソース−基板距離、最上層レジスト厚、および成膜ビームプロファイルのうちの少なくとも１つを含む、請求項１に記載の方法。
【請求項４】
前記成膜データが少なくとも１つの成膜した接合の抵抗値プロファイルである、請求項１に記載の方法。
【請求項５】
前記リソグラフィマスク書き込みファイルが、マスク中のパターンを画定するための、幾何学的命令および露光時間命令を含む、請求項１から４のいずれか一項に記載の方法。
【請求項６】
前記変更したリソグラフィマスク書き込みファイルに指示されるようにリソグラフィを実施するステップが、マスク上にリソグラフィを実施するステップを含む、請求項１から５のいずれか一項に記載の方法。
【請求項７】
前記回路要素が量子計算回路要素である、請求項１から６のいずれか一項に記載の方法。
【請求項８】
前記量子計算回路要素がジョセフソン接合を備える、請求項７に記載の方法。
【請求項９】
前記リソグラフィマスク書き込みファイルを変更するために前記均一化関数を適用するステップが、前記リソグラフィマスク書き込みファイル中に指定される幾何学的特徴のセットおよびドウェル時間命令を変更するステップを含む、請求項１から８のいずれか一項に記載の方法。
【請求項１０】
データ処理装置によって前記均一化関数を取得するステップを含む、請求項１から９のいずれか一項に記載の方法。
【請求項１１】
前記変更したリソグラフィマスク書き込みファイルを取得するために、データ処理装置によって前記リソグラフィマスク書き込みファイルに前記均一化関数を適用するステップを含む、請求項１から１０のいずれか一項に記載の方法。
【請求項１２】
基板上にレジスト層を成膜するステップをさらに含み、ここで、前記変更したリソグラフィマスク書き込みファイルに指示されるようにリソグラフィを実施するステップが、第１のレジストマスクを製作するため、前記変更したリソグラフィマスク書き込みファイルによって指示されるように前記レジスト層上でリソグラフィを実施するステップと、
前記第１のレジストマスクを現像するステップと、
第１の成膜角度で前記第１のレジストマスクを介して層の第１の成膜を実施するステップと、
前記第１の成膜した層の表面酸化を実施するステップと、
第２の成膜角度で前記第１のレジストマスクを介して第２の成膜を実施するステップと、
前記第１のレジストマスクおよび過剰な成膜材料をリフトオフし、前記回路要素を形成するために、前記第１のレジストマスクおよび成膜した層を処理するステップと
を含む、請求項１から１１のいずれか一項に記載の方法。
【請求項１３】
基板上に１つまたは複数のレジスト層を成膜するステップをさらに含み、ここで、前記変更したリソグラフィマスク書き込みファイルに指示されるようにリソグラフィを実施するステップが、１つまたは複数のレジストマスクを製作するため、前記変更したリソグラフィマスク書き込みファイルによって指示されるように前記１つまたは複数のレジスト層上でリソグラフィを実施するステップと、
前記１つまたは複数のレジストマスクを現像するステップと、
前記１つまたは複数のレジストマスクを介して１つまたは複数の層の成膜を実施するステップであって、前記成膜が１つまたは複数の成膜パラメータを含む、ステップと、
レジストマスクおよび過剰な成膜材料をリフトオフし、前記回路要素を形成するために、前記１つまたは複数のレジストマスクおよび成膜した層を処理するステップと
を含む、請求項１から１２のいずれか一項に記載の方法。
【請求項１４】
データ処理装置、および
前記データ処理装置によって実行可能であり、そのように実行されると前記データ処理装置に、
少なくとも１つのマスクの特徴を特徴づけるマスク情報を含むリソグラフィマスク書き込みファイルを取得するステップと、
不均一な成膜プロセスを補償するため、前記少なくとも１つのマスクの特徴を特徴づける前記マスク情報を変更するように構成される均一化関数を取得するステップと、
変更したリソグラフィマスク書き込みファイルを取得するために、前記リソグラフィマスク書き込みファイルに前記均一化関数を適用するステップと
を含む動作を実施させる命令を記憶する、前記データ処理装置とデータ通信する非一時的メモリ記憶装置を備え、
前記均一化関数が、１つまたは複数の成膜パラメータのセットと結果として得られる前記成膜パラメータが成膜に有する効果との間の幾何学的関係を決定する１つまたは複数の幾何引数を導くこと、較正プロセスから、どのように成膜データが１つまたは複数の成膜パラメータの前記セットの関数として変わるのかを特徴づける経験的な関数を導くこと、またはそれらの組合せによって取得される、システム。
【請求項１５】
前記リソグラフィマスク書き込みファイルを変更するために前記均一化関数を適用するステップが、マスクに適用されるパターンについての前記リソグラフィマスク書き込みファイル中の幾何学的特徴およびドウェル時間命令のセットを変更するステップを含む、請求項１４に記載のシステム。
【請求項１６】
前記変更したリソグラフィマスク書き込みファイルが、量子計算回路要素についての設計パターンを特徴づける、請求項１４または１５に記載のシステム。
【請求項１７】
請求項１から１６のいずれか一項に記載の方法を実施するように構成される装置。
【請求項１８】
データ処理装置によって実行されると、前記データ処理装置に請求項１から１６のいずれか一項に記載の方法を実施させる命令を含むコンピュータプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
本出願は、その全内容が参照により本明細書に組み込まれる、２０１６年１２月３０日に出願された、米国仮出願第６２／４４０，５６６号の非仮出願であり、米国仮出願第６２／４４０，５６６号の優先権を主張する。
【０００２】
本開示は、量子計算回路要素などといった、回路要素中の成膜不均一性を補償することに関する。
【背景技術】
【０００３】
量子計算は、基底状態の重ね合わせおよびもつれなどの量子効果を利用して、伝統的なデジタルコンピュータよりも効率的にある種の計算を実施する、比較的新しい計算方法である。ビット（たとえば、「１」または「０」）の形で情報を記憶および操作するデジタルコンピュータとは対照的に、量子計算システムは、量子ビットを使用して情報を操作する。量子ビットとは、複数の状態（たとえば、「０」と「１」の状態の両方でのデータ）の重ね合わせ、および／または、複数の状態におけるデータの重ね合わせ自体を可能にする量子デバイスのことをいうことができる。通常の用語によれば、量子システムにおける「０」と「１」の状態の重ね合わせは、たとえば、α│０＞＋β│１＞として表すことができる。デジタルコンピュータの「０」と「１」の状態は、それぞれ、量子ビットの│０＞および│１＞の基底状態に類似する。│α│２の値は、量子ビットが│０＞の状態にある確率を表し、一方、│β│２の値は、量子ビットが│１＞の基底状態にある確率を表す。
【発明の概要】
【課題を解決するための手段】
【０００４】
一般的に、一態様では、本開示の主題は、１つまたは複数のマスクの特徴を特徴づけるマスク情報を含むリソグラフィマスク書き込みファイルを取得するステップと、不均一な成膜プロセスを補償するマスク情報を変更するように構成される均一化関数を取得するステップと、変更したリソグラフィマスク書き込みファイルを取得するために、リソグラフィマスク書き込みに均一化関数を適用するステップと、変更したリソグラフィマスク書き込みファイルに指示されるようにリソグラフィを実施するステップとを含む、回路要素を製造するための方法で具体化することができる。
【０００５】
いくつかの実装形態では、均一化関数は、１つまたは複数の成膜パラメータのセットを不均一な成膜プロセスにマッピングする１つまたは複数の幾何引数を含む。均一化関数は、（ａ）放射分布関数と（ｂ）１次勾配関数のうちの少なくとも１つを含むことができる。
【０００６】
いくつかの実装形態では、均一化関数を取得するステップが、不均一な成膜プロセスからの成膜データ（たとえば、少なくとも１つの成膜した接合の抵抗値プロファイル）を１つまたは複数の成膜パラメータのセットにマッピングするステップを含むことができる。１つまたは複数の成膜パラメータのセットは、成膜角度、成膜材料、成膜回転、ソース−基板距離、最上層レジスト厚、および成膜ビームプロファイルのうちの少なくとも１つを含むことができる。
【０００７】
いくつかの実装形態では、リソグラフィマスク書き込みファイルは、マスク中のパターンを画定するための、幾何学的命令および露光時間命令を含む。リソグラフィマスク書き込みファイルを変更するために均一化関数を適用するステップは、リソグラフィマスク書き込みファイル中に指定される幾何学的特徴のセットおよびドウェル時間命令を変更するステップを含むことができる。変更したリソグラフィマスク書き込みファイルに指示されるようにリソグラフィを実施するステップは、マスク上でリソグラフィを実施するステップを含むことができる。
【０００８】
いくつかの実装形態では、回路要素は、たとえば、ジョセフソン接合を含む量子回路要素である。
【０００９】
いくつかの実装形態では、均一化関数は、データ処理装置によって取得される。データ処理装置は、変更したリソグラフィマスク書き込みファイルを取得するために、リソグラフィマスク書き込みファイルに均一化関数を適用することができる。
【００１０】
いくつかの実装形態では、回路要素を製作するための方法は、基板上にレジスト層を成膜するステップを含み、ここでは、変更したリソグラフィマスク書き込みファイルに指示されるように、第１のレジストマスクを製作するため、変更したリソグラフィマスク書き込みファイルによって指示されるようにレジスト層上でリソグラフィを実施するステップを含む。第１のレジストマスクが現像され、層の第１の成膜を第１の成膜角度で第１のレジストマスクを介して実施することができる。第１の成膜した層上に表面酸化を実施することができ、第１のレジストマスクを介して第２の成膜を第２の成膜角度で実施することができる。次いで、第１のレジストマスクおよび成膜した層を処理して、第１のレジストマスクおよび過剰な成膜材料をリフトオフし、回路要素を形成することができる。
【００１１】
いくつかの実装形態では、回路要素を製作するステップが、基板上に１つまたは複数のレジスト層を成膜するステップを含み、ここで、変更したリソグラフィマスク書き込みファイルによって指示されるようにリソグラフィを実施するステップが、１つまたは複数のレジストマスクを製作するため、変更したリソグラフィマスク書き込みファイルに指示されるように、１つまたは複数のレジスト層上でリソグラフィを実施するステップを含む。１つまたは複数のレジストマスクを現像することができ、１つまたは複数のレジストマスクを介して１つまたは複数の成膜を実施することができ、ここで、成膜は、１つまたは複数の成膜パラメータを含む。１つまたは複数のレジストマスクおよび成膜した層を処理して、レジストマスクおよび過剰な成膜材料をリフトオフし、回路要素を形成することができる。一般的に、いくつかの態様では、本開示の主題は、データ処理装置、およびデータ処理装置によって実行可能であり、実行されるとデータ処理装置に、少なくとも１つのマスクの特徴を特徴づけるマスク情報を含むリソグラフィマスク書き込みファイルを取得するステップと、不均一な成膜プロセスを補償する少なくとも１つのマスク情報を特徴づけるマスク情報を変更するように構成される均一化関数を取得するステップと、変更したリソグラフィマスク書き込みファイルを取得するために、リソグラフィマスク書き込みファイルに均一化関数を適用するステップとを含む動作を実施させる命令を記憶する、データ処理装置とデータ通信する非一時的メモリ記憶装置を含むシステムで具体化することができる。
【００１２】
いくつかの実装形態では、変更したリソグラフィマスク書き込みファイルは、量子計算回路要素についての設計パターンを特徴づける。
【００１３】
別の態様では、本開示の主題は、ジョセフソン接合抵抗値均一性を改善することに関する。ジョセフソン接合抵抗値均一性を改善することは、変更したマスクの特徴が成膜プロセスにおける不均一性を補償するように、リソグラフィマスク書き込みファイルに規定されるように少なくとも１つのマスクの特徴を変更するために均一化関数を適用するステップを含むことができる。たとえば、均一化関数は、マスクの特徴の１つまたは複数の寸法を増減し、変更したマスクの特徴を使用して形成される特徴の抵抗値の増減をもたらすことができる。少なくとも１つの変更したマスクの特徴は、ジョセフソン接合の部分を画定する特徴を含むことができる。均一化関数は、成膜データから、以前に形成したジョセフソン接合の抵抗値から、または知られている成膜パラメータを不均一な成膜プロセスにマッピングする１つもしくは複数の幾何引数から、またはそれらの組合せから導くことができる。幾何引数とは、１つまたは複数の成膜パラメータ（たとえば、ソース−ビーム距離）と、１つまたは複数の成膜パラメータからもたらされる１つまたは複数の成膜状態（たとえば、基板にわたる成膜厚）との間の幾何学的関係を含むと理解することができる。したがって、成膜パラメータを不均一な成膜プロセスにマッピングすることによって、１つまたは複数の成膜パラメータと、１つまたは複数の成膜パラメータからもたらされる１つまたは複数の成膜状態との間の幾何学的関係が確立される。
【００１４】
ジョセフソン接合の接合抵抗値は、接合の断面積に反比例する。接合の幅と厚さの成膜状態における勾配によって、基板にわたり成膜したジョセフソン接合についての接合抵抗値の変動性がもたらされる。基板にわたり成膜したジョセフソン接合についての抵抗値が測定され、成膜不均一性に関連する勾配が、測定した抵抗値から導かれる。次いで、識別した勾配を少なくとも放射分布関数および／またはベクトル値関数へとパラメータ化することによって、不均一補償関数を生成することができる。
【００１５】
均一化関数を使用して、リソグラフィツール（たとえば、電子ビームリソグラフィ（ＥＢＬ）システム）のために、リソグラフィマスク書き込みファイルを変更することができる。基板にわたる不均一な成膜を補償するため、ある種の特徴の寸法およびパターン形成要素が変更されるように、リソグラフィマスク書き込みファイルを変更することができる。次いで、変更したリソグラフィマスク書き込みファイルを使用して、リソグラフィを実施してマスクを画定することができる。次いで、マスクを介して成膜を実施するために、マスクを使用することができる。たとえば、この技法を使用して基板上に複数のジョセフソン接合の成膜をすることによって、接合抵抗値の均一性の改善を見ることになる。
【００１６】
実装形態は、以下の利点のうちの１つまたは複数を含むことができる。たとえば、いくつかの実装形態では、本明細書に開示される技法を使用して、基板上の複数のジョセフソン接合にわたる、性能の均一性および／または成膜の均一性を改善することができる。いくつかの実装形態では、今開示している技法は、基板にわたる製造ばらつきを補償することによって、量子計算回路要素の性能の全体的な均一性を改善する。たとえば、今開示している技法は、基板の縁部で製造されるジョセフソン接合と、基板の中心点近くで製造されるジョセフソン接合との間の膜厚ばらつきを補償することができる。いくつかの実装形態では、基板上の複数のジョセフソン接合にわたる成膜の均一性を改善することによって、単一のコントローラを使用して、２つ以上の量子ビットのセットを駆動／動作するための、包括的なマイクロ波駆動方法の使用が容易になる。
【００１７】
いくつかの実装形態では、今開示している技法によって、データ処理装置（たとえば、コンピュータ）を使用することによる量子ハードウェア設計および製造が容易になり、均一化関数を生成して、成膜パラメータ入力およびリソグラフィマスク書き込みファイルからリソグラフィマスク書き込みファイルを変更する。加えて、データ処理装置は、各成膜レイアウトに手動で変更をしなければならないのではなく、多くの異なるリソグラフィマスク書き込みファイルに適用できる、１つまたは複数の均一化関数を生成することができる。いくつかの実装形態では、データ処理装置によって生成される１つまたは複数の生成した均一化関数によって、異なるデバイスレイアウトのセットについて行わなければならないいくつかの較正ステップを減らすこと、またはなくすことができる。たとえば、均一化関数は、複数の異なるデバイス製造レイアウトについての１つまたは複数のリソグラフィマスク書き込みファイルに適用することができる。成膜パラメータのセットについて均一化関数が生成された後、均一化関数を使用して、新しいデバイスレイアウトのための新しい較正ステップをする必要なしに、新しいデバイスレイアウトのためにリソグラフィマスク書き込みファイルを変更することができる。
【００１８】
添付図面および以下の説明の中に、１つまたは複数の実施形態の詳細が記載される。他の特徴および利点は、説明、図面、および請求項から明らかとなろう。
【図面の簡単な説明】
【００１９】
【図１】均一化関数を使用して電子ビームリソグラフィ書き込みファイルが変更される例示的な環境のブロック図である。
【図２Ａ】成膜データから均一化関数を生成するための例示的なプロセスのブロック図である。
【図２Ｂ】１つまたは複数の幾何引数から均一化関数を生成するための例示的なプロセスのブロック図である。
【図３】均一化関数を使用したマスク製造に対する例示的な変更を示す図である。
【図４】リソグラフィマスク書き込みファイルに均一化関数を適用する例示的なプロセスのフローチャートである。
【図５】接合抵抗値の均一性を改善したジョセフソン接合のセットを製造する例示的なプロセスのフローチャートである。
【発明を実施するための形態】
【００２０】
様々な図における同様の参照符号は、同様の要素を示す。
【００２１】
量子計算は、量子コンピュータの量子ビット（ｑｕｂｉｔ）に記憶された量子情報をコヒーレントに処理することを伴う。超伝導量子計算は、量子計算技術の有望な実装形態であり、超伝導量子計算では、量子回路要素は、部分的に、超伝導体材料から形成される。超伝導量子コンピュータは、典型的にはマルチレベルのシステムであって、計算の基礎として、最初の２つのレベルだけが使用される。ある種の実装形態では、量子ビットなどの量子計算回路要素は、超伝導を達成でき、熱ゆらぎがエネルギーレベル間の遷移を引き起こさないように、非常に低い温度で動作する。加えて、量子計算回路要素が、低いエネルギー損失および放散で動作する（たとえば、量子回路要素が高い品質係数、Ｑを示す）ことが好ましい可能性がある。低いエネルギー損失および放散は、たとえば量子デコヒーレンスを回避するのを助ける可能性がある。
【００２２】
超伝導構成要素と集積化した量子計算回路要素の製造は、典型的には超伝導体材料、誘電体、および金属層を成膜することおよびパターン形成することを含む。量子ビットなどのある種の量子計算回路要素は、ジョセフソン接合を使用して構築される。ジョセフソン接合は、超伝導材料の２つの層の間に、非超伝導材料の薄い層を挟むことによって作ることができる。ジョセフソン接合を製造するための例示的なプロセスが以下のように記載される。フォトレジスト層が基板上に成膜され、そこを介して基板の表面が露出される、レジスト内の開口領域を画定するためにパターン形成させる。レジスト内の開口領域は、現像液で処理したときに、露光した部分が可溶性または不溶性のいずれかになるように、レジストをソース（たとえば、光または電子ビーム）に選択的に露光することによって画定することができる。たとえば、いくつかの実装形態では、電子ビームは、リソグラフィマスク書き込みファイルによって指定された予め規定された場所で、レジスト上に向けられる。リソグラフィマスク書き込みファイルは、たとえば、電子ビームが、レジストマスクの表面にわたって追従する幾何形状および露光時間命令を規定することができる。紫外光露光などといった他の露光技法を代わりに使用することができる。露光に続けて、レジストマスクが次いで現像され、使用されるレジストのタイプに応じて、レジスト層の露光領域または非露光領域のいずれかが選択的に除去される。
【００２３】
予め規定された区域でレジストを選択的に除去した後、ジョセフソン接合を形成することになる材料を、開口した区域の内部および残っているレジスト上に成膜することができる。たとえば、いくつかの実装形態では、シャドウ蒸着技法を使用して、ジョセフソン接合の部分を形成することになる材料を成膜することができる。特に、パターン形成したレジストを有する基板は、成膜チャンバ（たとえば、物理的気相成膜システム）内の第１の位置に置かれ、第１の超伝導体成膜プロセスを受ける。第１の超伝導体成膜によって、基板上のレジストの開口領域内に、成膜した超伝導体構造の第１のセット（たとえば、ジョセフソン接合の下部接点）を形成する。成膜される材料に面する基板面は、開口区域の縁部近くのレジストの部分が、開口領域内の超伝導体材料の少なくとも一部の成膜をブロックするように、成膜材料の流れの方向に対して直角でない角度に向けられてよい。
【００２４】
第１の超伝導体成膜ステップの後、基板は、大気中にまたは別個のチャンバに搬送され、そこで、超伝導体材料の表面酸化が促進される。いくつかの実装形態では、基板は、元の位置での酸化のために、成膜チャンバ中に残される場合がある。酸化後に、基板は、次いで、第２の超伝導体成膜ステップを受け、そこでは、成膜構造の第２のセット（たとえば、各ジョセフソン接合の上部接点）を形成するために、第２の超伝導体材料が成膜される。第２の超伝導体成膜では、基板が、第１の位置と異なる第２の位置に回転される場合がある。加えて、基板面は、この場合にも、開口区域の縁部近くのレジストの部分が、開口領域内の超伝導体材料の少なくとも一部の成膜をブロックするように、成膜材料の流れの方向に対して直角でない角度に向けられてよい。第２の成膜期間の基板面の方向の角度は、第１の成膜期間の基板面の方向の角度と異なってよい。たとえば、いくつかの実装形態では、基板面は、第１の成膜ステップ期間に成膜材料の流れの方向に対して第１の角度に向けられてよく、第２の成膜ステップ期間に第１の角度に直交する第２の角度に向けられてよい。
【００２５】
シャドウ蒸着プロセス後、不要な材料を除去してジョセフソン接合の製造を完了するために、レジストをリフトオフステップで除去することができる。リフトオフは、レジスト材料の化学組成に応じて、様々な異なる溶剤および／または化学物質を使用して実施することができる。
【００２６】
いくつかの場合では、本明細書に記載されるシャドウ蒸着プロセスなどといった成膜プロセスは、不均一なやり方で材料を成膜する。たとえば、成膜プロセスは、基板の１つの区域で第１の厚さを、基板の第２の異なる区域で第２の異なる厚さを有する材料の膜を作る場合がある。不均一性は、たとえば、基板面に対する材料の成膜の角度のばらつきを含む、様々な理由で生じる可能性がある。いくつかの場合では、ばらつきは、基板サイズ（たとえば、成膜の角度が、基板の縁部近くの場所と、大きい基板の中心近くの場所で異なることになる）および／または成膜ツール内の基板位置に起因して生じる可能性がある。いくつかの場合では、基板にわたる膜厚の不均一性は、基板上または基板近くのマスクによって基板の区域の成膜ビームのシャドウイングおよび／またはブロッキングに起因して生じ、基板の他の区域と異なる膜厚を有する基板の区域がもたらされる可能性がある。
【００２７】
膜厚の不均一性は、量子計算回路要素などといった、回路要素の性能に悪影響をおよぼす可能性がある。たとえば、いくつかの実装形態では、成膜した超伝導体材料の厚さの不均一性は、基板にわたって異なる場所における１つまたは複数のジョセフソン接合の性能（たとえば、コンダクタンスおよび／またはインダクタンス）に影響をおよぼす可能性がある。言い換えれば、２つ以上の同一に設計されたジョセフソン接合が、成膜の不均一性に起因して、製造されたときに同一でない可能性がある。２つ以上の同一でないジョセフソン接合は、この場合、膜厚のばらつきに起因して、異なる接合性能（たとえば、コンダクタンスおよび／またはインダクタンス）を呈する可能性がある。
【００２８】
ジョセフソン接合の成膜の不均一性を判定する１つの方法は、ジョセフソン接合の超伝導材料の超伝導温度より上で（たとえば、室温で）、ジョセフソン接合の抵抗値を測定することであってよい。ジョセフソン接合の抵抗値は、この場合、成膜の不均一性と相関する場合がある。たとえば、接合の抵抗値は、ジョセフソン接合の接合面積と反比例する場合がある。例として、３インチウェハ基板では、ウェハの縁部近くで製造されたジョセフソン接合の接合抵抗値は、異なる場所における超伝導材料成膜厚のばらつきに起因して、約１０〜１５％だけ、ウェハの中心近くで製造されたジョセフソン接合の接合抵抗値と異なる場合がある。
【００２９】
ジョセフソン接合の接合区域の抵抗値Ｒは、１／Ａに比例し、ここでＡは、成膜された底部接点と上部接点との間の絶縁体層（たとえば、酸化物層）によって形成される接合の断面積である。接合の断面積は、上部接点と下部接点との間の絶縁体層と接触する上部接点の区域を含むことができる。接合の抵抗値Ｒは、ｅｘｐ（ｄ／ｄ０）／Ａに比例する場合があり、ここでｄは上部接点と下部接点との間の絶縁体層の厚さであり、ｄ０は定数であり、Ａは上部接点と下部接点との間の重なりにおける絶縁体層の面積である。
【００３０】
いくつかの実装形態では、上部接点と底部接点との間の絶縁体層（たとえば、酸化物層）の厚さｄは、基板にわたって均一であり、したがって、成膜の不均一性を判定する際の酸化物厚（および接合抵抗値）への指数関数的依存性は、無視することができる。たとえば、酸化物層の厚さは、酸化プロセスにおける均一性に起因して均一であってよく、それによって、酸化物層が、底部接点の第１の成膜の上部に促進される。
【００３１】
接合の面積は、その間に絶縁（たとえば、酸化物）層が存在する上部接点と下部接点との間の重なりの面積によって決まる。上部接点と下部接点との間の重なりの面積が、今度は、接点の相対的な寸法（たとえば、長さ、幅、高さ）、および互いに対する接点の場所によって決まる場合がある。したがって、上部接点と下部接点の寸法および相対的な場所がジョセフソン接合毎に変わる場合、異なる接合が異なる抵抗値を呈することになる。
【００３２】
ジョセフソン接合は、量子ビットを含む、多くの超伝導量子計算回路要素の構成要素である。異なる接合性能を呈する量子ビット中のジョセフソン接合は、量子ビットの動作周波数（または位相）に直接影響をおよぼす可能性がある。たとえば、１つまたは複数のジョセフソン接合を含む量子ビットの周波数は、１つまたは複数のジョセフソン接合の接合面積に反比例し、したがって周波数が接合面積の平方根に比例する。
【００３３】
ジョセフソン接合の抵抗値（したがって、周波数または位相）を一致させることによって、量子ビットの可制御性および再現性を改善することができる。加えて、部分的には、量子ビット間の周波数偏差が、１つまたは複数の量子ビットが動作できる周波数範囲を減らす場合があるために、そのことによって、基板上の１つまたは複数の量子ビットの設計および／またはレイアウトを簡単に行うことができる。たとえば、３つの量子ビットのセットを、６ＧＨｚの最大量子ビット周波数で動作するように設計するが、そうならずに、ジョセフソン接合接点成膜プロセスにおける不均一性に起因して、製造したときに、５．７、５．８、および６．１ＧＨｚの実際の最大量子ビット周波数を呈する場合がある。ある種の実装形態では、量子ビットのそのようなセットは、最も低い性能の量子ビット（たとえば、５．７ＧＨｚ）で動作するように制限されることになり、これは、６ＧＨｚの設計された最大量子ビット周波数より低い。
【００３４】
他の成膜不均一性は、超伝導量子計算回路デバイスの動作に影響をおよぼし、たとえば、電極幅、側壁ばらつき、およびレジストアパーチャばらつきを含む場合がある。たとえば、電極幅は、部分的に、１つまたは複数のレジストマスクの厚さによって決まる場合がある。加えて、第１の成膜の後の第２の後続の成膜のための、１つまたは複数のレジストアパーチャの寸法が、第１の成膜の成膜厚によって変わる場合があり、そのため、第２の成膜中で成膜される１つまたは複数の電極幅が影響されることになる。
【００３５】
本開示は、量子計算回路要素などといった、回路要素の製造中の成膜プロセスによって作られる不均一性を補償することを対象とする。本明細書に記載される補償技法は、成膜プロセスにより引き起こされる不均一性についての情報を決定するステップと、不均一性情報から均一化関数を導くステップと、均一化関数でリソグラフィマスク書き込みファイルを変更するステップと、量子計算回路要素などの回路要素の製造で支援するために変更したマスク書き込みファイルを適用するステップとを含むことができる。変更したマスク書き込みファイルは、回路構造を製造するため使用すると、成膜プロセスによって作られる膜不均一性を補償できる、１つまたは複数の特徴を画定することができる。
【００３６】
図１は、変更したマスク書き込みファイルを取得するための例示的なプロセス１００のブロック図である。プロセス１００に示されるように、リソグラフィマスク書き込みファイル（ＬＭＷＦ）１０２が提供される。ＬＭＷＦ１０２は、露光プロセス期間に表面にパターン形成するため、リソグラフィツール（たとえば、電子ビームリソグラフィシステム）が使用できる命令のセットを含む。たとえば、電子ビームリソグラフィシステムの場合には、ＬＭＷＦ１０２からの命令は、レジスト露光プロセス期間に幾何学的特徴を画定するため、焦点を合わせた電子ビームを向けてスキャンするための命令を含むことができる。命令は、作られる幾何学的特徴の、特徴寸法を画定することもできる。特徴寸法としては、特徴寸法の中でも、たとえば、半径、曲線、長さ、幅、および／またはアパーチャ開口が挙げられる。命令は、露光プロセス期間の表面上の電子ビームのラスタの速さを指定するドウェル時間命令を含むこともできる。いくつかの実装形態では、命令は、電子ビームによって画定される幾何学的特徴が２次元平面に沿ってどのように配置構成されるかを指定する。
【００３７】
いくつかの実装形態では、ＬＭＷＦ１０２は、３次元の特徴をパターン形成するための命令を含むことができる。たとえば、ＬＭＷＦ１０２は、マスクの壁が特定の角度でパターン形成されるように、リソグラフィシステムに命令を提供することができる。いくつかの実装形態では、ＬＭＷＦ１０２は、マスク中の角度をつけた開口を含む３次元の特徴をパターン形成するため、低ｋＶ電子ビームリソグラフィを使用するための命令を含むことができる。
【００３８】
いくつかの実装形態では、量子計算回路要素などの回路要素の製造は、複数のＬＭＷＦの使用が必要な場合があり、ここでは、各ＬＭＷＦは、各製造プロセスの異なる製造ステップで使用される異なるマスクのための命令を提供する。たとえば、いくつかの実装形態では、ジョセフソン接合の製造は、２つの異なるレジスト層の成膜およびパターン形成を伴い、ここでは、異なるマスクが各レジスト層に適用される。異なるマスクによって画定される特徴は、ジョセフソン接合の異なる態様（たとえば、下部接点または上部接点）に対応することができる。
【００３９】
いくつかの実装形態では、ＬＭＷＦ１０２は、ｅビームリソグラフィ期間に電子ビームを向けるための命令の代わりにフォトマスク上に形成される特徴を画定するための命令を含む。たとえば、ＬＭＷＦ１０２は、ＡｕｔｏＣＡＤ（登録商標）などのコンピュータ支援設計プログラムによって実行可能な命令を含むことができる。ＬＭＷＦの命令は、フォトマスク上に形成される特徴の幾何学的寸法、ならびに、フォトマスク上の特徴の配置構成を画定することができる。
【００４０】
変更したリソグラフィマスク書き込みファイル１０６を生成するため、均一化関数１０４をリソグラフィマスク書き込みファイル１０２に適用することができる。均一化関数１０４は、ＬＭＷＦ１０２のリソグラフィ命令を変更する１つまたは複数の機能を含む。変更は、ＬＭＷＦ１０２によって画定される１つまたは複数の特徴への改変を含むことができる。たとえば、変更は、ＬＭＷＦ１０２によって画定される特徴の幾何形状および／またはサイズにおける変化を含むことができる。いくつかの実装形態では、変更は、リソグラフィツールの電子ビームのためのドウェル時間命令における変化を含むことができる。均一化関数１０４は、ＬＭＷＦ１０２によって画定される特徴を変える、１次関数構成要素、放射依存性構成要素、非直線構成要素、またはそれらの組合せを含むことができる。１次関数構成要素は、たとえば、ＬＭＷＦ１０２によって画定される特徴を、マスクに沿った位置で直線的に変化させる関数を含むことができる。たとえば、接触線の幅Ｗを、マスクに沿った位置Ｘに応じて変えることができ、ここで、接触線はＷ＝（１／２）Ｘであるように配置される。放射関数構成要素は、たとえば、ＬＭＷＦ１０２によって画定される特徴を、マスク内の特徴の径方向の場所に基づいて変化させる関数を含むことができる。たとえば、接触線の幅Ｗは、マスクに沿った径方向位置ｒで変わることができ、ここで、接触線はＷ＝（１／２）ｒであるように配置される。非直線関数構成要素は、たとえば、ＬＭＷＦ１０２によって画定される特徴を、マスク内の特徴の場所に基づいて非直線なやり方で変化させる関数を含むことができる。たとえば、接触線の幅Ｗは、マスクに沿った位置Ｘで変わることができ、ここで、接触線はＷ＝（１／２）Ｘ２であるように配置される。
【００４１】
均一性関数を生成するステップは、図２Ａおよび図２Ｂを下で参照して、より詳細に議論することになる。
【００４２】
いくつかの実装形態では、データ処理装置（たとえば、コンピュータ）がＬＭＷＦ１０２を受け取り、変更したＬＭＷＦを生成するために、ＬＭＷＦ１０２に均一化関数１０４を適用する。たとえば、ＬＭＷＦ１０２は、基板上のレジストマスクにわたってグリッドレイアウトで特徴（たとえば、コンタクトパッド）のセットをパターン形成するための、電子ビームリソグラフィツールのための命令を含むことができる。データ処理装置上のコンピュータプログラムは、ここで、ＬＭＷＦ１０２および均一化関数１０４を入力として受け取り、実施される成膜プロセスにおける不均一性（たとえば、膜厚のばらつき）を補償するために、均一化関数１０４が特徴の１つまたは複数の態様（たとえば、コンタクトパッドのサイズおよび／または場所）を変更するように、均一化関数１０４をＬＭＷＦ１０２に適用することができる。
【００４３】
変更したＬＭＷＦ１０６を作成するためＬＭＷＦ１０２に均一化関数１０４を適用するステップは、限定しないが、ＬＭＷＦ１０２によって画定される１つまたは複数の特徴の特徴寸法を変える関数を適用するステップ、別の特徴に対して、またはマスク内の指定された位置に対してＬＭＷＦ１０２によって画定される１つまたは複数の特徴の場所をずらす関数を適用するステップ、および／またはＬＭＷＦ１０２によって画定される電子ビームのドウェル時間を変える関数を適用するステップを含むことができる。均一化関数１０４によって変更できる特徴寸法としては、たとえば、特徴寸法の中でも、たとえば、半径、曲線、長さ、幅、および／またはアパーチャ開口が挙げられる。いくつかの実装形態では、複数のマスクの使用を必要とする回路要素の製造のため、ＬＭＷＦのセット中の各ＬＭＷＦに異なる均一化関数を適用することができる。
【００４４】
ＬＭＷＦ１０２への均一化関数１０４の適用によってもたらされる特徴の変化が、成膜プロセスにおける１つまたは複数の不均一性を補償する。すなわち、製造プロセス期間にマスクとして変更したＬＭＷＦ１０６を使用して製造された構造は、成膜プロセスからもたらされるばらつき（たとえば、成膜した膜厚のばらつき）を補償するために変更される特徴（たとえば、基板面上の幾何学的寸法および／または場所）を有することができる。
【００４５】
たとえば、いくつかの実装形態では、ＬＭＷＦ１０２は、量子計算回路要素の部分の形状および場所を画定することができる。例として、ＬＭＷＦ１０２は、マスクにわたる複数の異なるジョセフソン接合の形状および場所を画定することができる。いくつかの場合で、ＬＭＷＦ１０２は、各量子計算回路要素部分（たとえば、各ジョセフソン接合）の形状が、マスク内の場所にかかわらず同じであると指定する場合もある。本明細書で説明したように、接合性能は、成膜した接点の厚さに応じて変わる場合があり、厚さは、接合抵抗値と相関する場合があり、接合抵抗値が、今度は、接合を形成する上部接点と下部接点との間の酸化物層の断面積に比例する。したがって、ＬＭＷＦ１０２が複数のジョセフソン接合を画定する例では、接点を形成するために使用される成膜した膜の厚さにおける空間的なばらつき（たとえば、基板面にわたる位置の関数としての成膜した膜厚におけるばらつき）が、そのうちの１つまたは複数が基板上の接合の場所に応じて異なる接合抵抗値を呈する、複数のジョセフソン接合の製造をもたらす場合がある。均一化関数１０４は、マスク内の量子計算回路要素部分（たとえば、ジョセフソン接合の接点）の変更した形状および／または場所を画定する変更したＬＭＷＦ１０６を作るために、ＬＭＷＦ１０２に適用することができる。各量子計算回路要素部分に適用される個々の変化は、マスク内の量子計算回路要素部分の場所に応じて異なってよい。さらに、量子計算回路要素部分に適用される変化は、プロセスばらつきを補償するため（たとえば、均一な性能を有するジョセフソン接合の接点を設けるため）に、製造で生じる可能性があるプロセスばらつき（たとえば、成膜した膜厚のばらつき）を考慮に入れる。たとえば、所望の成膜した膜厚よりも薄いものを有する基板面上のジョセフソン接合の接点では、厚さ方向に直角な平面に沿った接点の面積を（リソグラフィマスク書き込みファイルに画定されるように）増やすことができる。厚さ方向に直角な平面に沿った接点の面積を変更することによって、総接点面積を維持する。接点の面積の増加は、膜厚の減少を打ち消すことができる。同様の変更を、リソグラフィマスク書き込みファイルによって画定される他の接点構造に適用することができ、個々の変化は、接点構造の予想される場所およびその場所で生じる予想されるプロセスばらつきによって決定される。変更したＬＭＷＦ１０６は、次いで、ジョセフソン接合の接点の面積を画定するマスクを形成するために使用することができる。
【００４６】
いくつかの実装形態では、ＬＭＷＦ１０２に適用される均一化関数１０４は、多成膜製造プロセスにおける２つ以上の成膜の不均一性を補償することができる。たとえば、第１の成膜ステップが、製造プロセス内の他の成膜ステップに対する固有の不均一なプロセスばらつきを有する場合がある。成膜ステップ間の成膜の不均一性の違いは、異なるステップにおける基板回転の違い、成膜ビーム源に対する基板面の方向の角度の違い、成膜ステップ間のレジストマスクによるシャドウ効果の違いを含む様々な要因に起因する可能性がある。基板の区域の一部がレジストマスクによって陰になり、または覆い隠され、そのため成膜ビームが制限を受ける、または基板の区域上の成膜する材料からブロックされるとき、シャドウ効果が生じる可能性がある。基板の成膜の面が成膜ビームに対して角度があり、そのため成膜ビームが陰になる、または基板の区域上の成膜する材料から覆い隠されると、別のシャドウ効果が生じる可能性がある。
【００４７】
いくつかの実装形態では、１つまたは複数の成膜ステップが後続の成膜に影響をおよぼす可能性がある。たとえば、ジョセフソン接合を製造するための第１の成膜では、何らかの量の材料が、レジストマスクの少なくとも側壁上に成膜される可能性がある。同じマスクを介した第２の後続の成膜では、成膜ビームは、第１の成膜におけるレジストマスクの１つまたは複数の側壁上に以前に成膜された材料によって、さらに陰になる可能性がある。側壁の成膜に起因する追加のシャドウイングが、レジストマスクを介して可能な成膜の量を制限する可能性がある。このことが、次いで、第２の後続の成膜で成膜される線の幅に影響をおよぼす可能性がある。成膜される線の幅を変えることによって、接合の断面積が変わる可能性があり、次いで、ジョセフソン接合の抵抗値に影響をおよぼす可能性がある。均一化関数１０４は、変更したＬＭＷＦ（たとえば、ＭＬＭＷＦ１０６）を生成するためＬＭＷＦ１０２を変更することによって、側壁の成膜からもたらされる成膜の不均一性を減少させることができる。
【００４８】
いくつかの実装形態では、ＬＭＷＦ１０２は、スティッチングプロセスを使用してマスクにわたって複数回コピーされるリソグラフィパターンを画定する。ＬＭＷＦ１０２によって画定されるマスクの異なる領域に、異なる均一化関数１０４を生成して適用することができる。各々の異なる領域で使用されることになる個々の均一化関数１０４は、その領域に生じる、予想されるプロセスばらつきによって決めることができる。たとえば、マスク縁部近くの領域中の特徴パターンに適用される均一化関数は、マスクの中心部近くの領域に配置される同じ特徴パターンに適用される均一化関数と異なってよい。
【００４９】
ＬＭＷＦ１０２を変更するための均一化関数１０４は、１つまたは複数の異なる方法を使用して生成することができる。それぞれ、図２Ａは、成膜データから均一化関数を生成するための例示的なプロセス２００を図示するブロック図であり、図２Ｂは、１つまたは複数の幾何引数から均一化関数を生成するための例示的なプロセス２５０を図示するブロック図である。
【００５０】
例示的なプロセス２００における均一化関数１０４は、製造および特性化ステップ２０４を有する較正プロセス２０２によって経験的に生成される。較正プロセス２０２は、基板上の少なくとも１つのテスト構造の製造（２０６）および少なくとも１つのテスト構造の特性化（２０８）を含む。テスト構造の例としては、基板の少なくとも一部にわたって成膜された薄膜が挙げられる。テスト構造は、ジョセフソン接合であってもよい。他のテスト構造も可能である。テスト構造は、基板上に直接成膜することができ、またはマスクを介して成膜することができる。いくつかの実装形態では、テスト構造が、基板上に成膜されて、リソグラフィおよび／またはエッチングを含む、後処理ステップを受けてよい。
【００５１】
少なくとも１つのテスト構造の製造（２０６）は、１つまたは複数の指定された成膜パラメータ｛ＤＰ｝２１０に従って実施することができる。成膜パラメータの例としては、限定しないが、成膜ツールパラメータ２１０−１、成膜条件２１０−２、および成膜される構造の幾何形状２１０−３が挙げられ、その詳細は、下でさらに記載されることになる。
【００５２】
少なくとも１つの製造されたテスト構造は、次いで、成膜データ２１２を抽出するために特性化することができる（２０８）。成膜データ２１２は、いくつかの実装形態では、不均一性成膜結果（たとえば、基板にわたる不均一な抵抗値または膜厚）を含むことができる。少なくとも１つの製造されたテスト構造の特性化は、たとえば、テスト構造の幾何学的寸法についての情報を直接的または間接的に測定することを含むことができる。たとえば、テスト構造（たとえば、ワイヤ）の直接的な特性化では、テスト構造の特徴の幾何学的寸法（たとえば、幅、長さ、半径、厚さ）を測定するため原子間力顕微鏡（ＡＦＭ）を使用することができる。
【００５３】
間接的な特性化の例では、テスト構造（たとえば、知られている抵抗率の基板上に成膜された薄膜）の４点プローブ測定に依拠することができる。いくつかの実装形態では、膜の膜厚ｔは、関係式、ｔ＝ρ／Ｒｓを使用して、測定したシート抵抗値Ｒｓから抽出することができる。ここで、ρは、材料のバルク抵抗率である。シート抵抗値Ｒｓは、プローブ間の、測定電圧Ｖと測定電流Ｉとの間の関係に基づいて、４点プローブから決定することができる。ジョセフソン接合の間接的な特性化の別の例では、ウェハにわたる抵抗値の測定のための、室温ＤＣプロービングに依拠することができる。室温ＤＣプロービングは、ウェハにわたる（ｘ，ｙ）依存性抵抗値マップを生み出し、次いでマップは、接合の断面積についての情報を抽出するために使用することができる。
【００５４】
成膜データ｛ＤＮ｝２１２のセットは、テスト構造の成膜中の不均一性に関係する情報を含む、テスト構造２０８の特性化から集められる。
【００５５】
成膜データ｛ＤＮ｝２１２は、次いで、成膜のための成膜パラメータを成膜データ２１２にマッピングする（２１０）、経験的な関数ＦＥ（｛ＤＮ｝）２１４を生成するために使用することができる。たとえば、関数２１４は、成膜のために使用される成膜パラメータに依存して、１つまたは複数の異なる成膜パラメータが、基板面にわたってどのように変わる場合があるかを規定することができる。
【００５６】
たとえば、関数２１４は、ある成膜データ（たとえば、膜厚）を、基板面が成膜ソースに対して向けられる異なる角度について、基板面にわたって直線的に、径方向に、または非直線的に変化すると特性化することができる。たとえば、１次関数は、ｙ＝ａｘ＋ｂであってよく、ここで、ｙは成膜した膜厚であり、ｘは基板上の位置であり、ａおよびｂは不均一性の係数である。放射関数の例は、多重二乗関数φ（ｒ）＝√（１＋（εｒ）２）などといった、放射基底関数であってよく、ここで、φは成膜した膜厚であり、εは不均一性の係数であり、ｒは基板上の径方向の場所である。構成要素の別の例は、三次関数または二次関数などの非線形関数である。
【００５７】
いくつかの実装形態では、膜厚は、成膜された材料に比例し、膜厚が、今度は、ｎ・Ｒ＝ｈ２／｜Ｒ｜２に比例し、ここで、ｎは、単位長を有する膜法線であり、Ｒは、ソースからウェハ上の点への単位長を有するベクトルであり、ｈは、ウェハの高さ（たとえば、ソースとウェハ中心との間の垂直距離）である。成膜ビームは、異方性であってよく、そのため、成膜される材料の磁束は、多項式関数θ＝Σａｋθｋに従い、ここで、θはＲとソース方向との間の最小角である。いくつかの実装形態では、ソース方向は、ｚ軸に沿って指す単位ベクトル（たとえば、（０，０，１））である。
【００５８】
成膜データ｛ＤＮ｝２１２の各セットについて、経験的な関数２１４を使用して、少なくとも１つの均一化関数１０４を生成することができる。いくつかの実装形態では、データ処理装置（たとえば、コンピュータ）が、成膜データ２１２のセットを取って、成膜データ２１２と適合し、成膜不均一性についての情報を包含する経験的な関数２１４を作ることができる。データ処理装置は、次いで、経験的な関数２１４を入力として取って、本明細書に記載される抵抗値と断面積との間での確立された関係を使用し、均一化関数１０４を生成することができる。成膜パラメータ２１０の各固有のセットでは、較正プロセスのための成膜データ２１２が、異なる経験的な関数を生み出し、異なる均一化関数１０４を生成することができる。次いで、変更したＬＭＷＦ１０６を作るために、均一化関数１０４をＬＭＷＦ１０２に適用することができる。
【００５９】
均一化関数を生成するため経験的な関数を使用することへの代替または追加で、データ処理装置（たとえば、コンピュータ）は、成膜パラメータと、成膜パラメータが成膜に対して有する結果として得られる効果との間の幾何学的関係を決定するため、１つまたは複数の幾何引数２１６を定式化することができる。たとえば、幾何引数は、基板の表面にわたる、成膜の角度（たとえば、成膜ビームに対する基板の表面の角度）と、成膜の厚さとの間の幾何学的関係を指定する。
【００６０】
加えて、一連の幾何引数は、成膜における不均一性を補償するように定式化することができる。いくつかの実装形態では、１つまたは複数の幾何引数は、幾何学的モデルまたは幾何学的シミュレーションの部分であってよい。幾何引数２１６は、１つまたは複数の成膜パラメータ２１０を成膜への１つまたは複数の効果と関係付ける。たとえば、幾何引数は、行程にわたる成膜厚への影響を、成膜の角度（たとえば、成膜ビームの角度に対する基板の面の角度）の関数として指定することができ、そのため、不均一性は、成膜の角度の関数である。
【００６１】
幾何引数２１６は、複数の成膜パラメータ２１０と結果として得られる不均一な成膜との間の幾何学的関係を確立することができる。成膜パラメータ２１０は、成膜ツールパラメータ２１０−１、成膜条件２１０−２、および成膜される構造の幾何形状２１０−３を含む。
【００６２】
成膜ツールパラメータ２１０−１は、成膜ツール間で変わり、ツールに応じて、調整可能または静的であってよい。成膜ツールとしては、電子ビーム蒸着システム、物理的気相成膜システム、原子層成膜システム、化学的気相成膜システム、分子線エピタキシーシステムなどが挙げられる。成膜ツールパラメータとしては、ソース−基板距離、成膜速度、成膜角度の範囲、成膜ビームプロファイルが挙げられる。たとえば、より長いソース−基板距離では、成膜の角度依存性が減少することに起因して、基板にわたる成膜の均一性がより高い程度になることが確実となる。しかし、長いソース−基板距離のため必要なツールの全体的な高さに起因して、少数の成膜ツールがこの特徴を有している。
【００６３】
成膜条件２１０−２としては、たとえば、成膜角度、成膜材料、成膜回転が挙げられる。たとえば、個々のジョセフソン接合の基板上の場所によって、成膜材料のビームに対するジョセフソン接合の位置および角度に部分的に起因して、成膜膜厚ばらつきがもたらされる可能性がある。成膜条件によって、側壁ばらつき、レジストアパーチャばらつき、成膜した膜厚のばらつき、成膜した膜の幅および／もしくは長さのばらつき、またはそれらの組合せがもたらされる。
【００６４】
成膜される構造の幾何形状２１０−３としては、平行ストリップ、交差したワイヤ、共平面導波路、同心円、同心矩形、角度ストリップ、先細ストリップ、円、矩形などが挙げられる。いくつかの実装形態では、成膜される構造のセットの幾何形状２１０−３が、追加で、成膜される構造の不均一性に影響をおよぼす。追加のシャドウイング効果が作られることによって、基板上の第１の成膜が、同じ基板上の後続の成膜に影響をおよぼす可能性がある。たとえば、１対の交差したワイヤを成膜するため、基板上へとレジストマスクを介した２ステップの成膜プロセスを含む幾何形状であって、各ワイヤが別個の成膜ステップで成膜される。第１のワイヤのための第１の成膜が、レジストマスクの上部に過剰な材料を成膜する追加効果を有する可能性がある。第１の成膜が、過剰な材料がレジストマスクの側壁上に成膜されることをもたらす可能性もあり、このことによって、レジストマスクにおける１つまたは複数のアパーチャの意図した寸法が変わる可能性がある。第２のワイヤの第２の後続の成膜は、こうして、レジストマスクにおける１つまたは複数のアパーチャの寸法が変わったために、寸法の不均一性を有する可能性がある。
【００６５】
幾何学的関数ＦＧ（｛ＤＰ｝）２１８は、データ処理装置によって生成することができる。幾何学的関数２１８は、成膜パラメータ｛ＤＰ｝２１０の所与のセットと、シミュレーションされた不均一性効果のセットとの間の幾何学的関係を確立する１つまたは複数の幾何引数２１６を含むことができる。幾何学的関数２１８は、膜厚ばらつき、電極幅ばらつき、側壁ばらつき、およびレジストアパーチャばらつきを含む情報を含むことができる。幾何学的関数２１８は、上述の成膜パラメータの、幾何学的なおよび成膜の考慮事項をさらに組み込む。成膜データ２１０の各セットについて、幾何学的関数ＦＧ（｛ＤＰ｝）２１８は、変更したＬＭＷＦ１０６を作るためにＬＭＷＦ１０２に適用することができる少なくとも１つの均一化関数１０４を生成する。
【００６６】
成膜パラメータと成膜特性との間の幾何学的関係から生じる幾何引数が詳細に記載されているが、他の要因が任意の適応度で暗黙のうちに含まれており、したがって本明細書に記載される技法を使用して補償することができる。たとえば、１つのそのような要因は、その意図したパラメータの外（たとえば、ミスアライメント、ビームのデフォーカス、ビームエネルギーばらつき）で動作している電子ビームリソグラフィツールであってよい。均一化関数は、その意図したパラメータの外で動作している電子ビームリソグラフィツールを使用して製造された構造の不均一性を追加で補償することができる。
【００６７】
図３は、本明細書に記載した均一化関数などといった、均一化関数を使用したマスクに対する例示的な変更を示す図である。サンプル３０２は、パターン３０８がマスク中に画定される、基板３０６の上部のマスク３０４を含む。本明細書で述べたように、マスク３０４などのマスクとしては、レジストマスクが挙げられる。例示のマスクの特徴３０８−１、３０８−２、および３０８−３は、リソグラフィマスク書き込みファイル１０２に規定される命令に従って動作した露光ツールを使用してマスク３０４に転写される。ＬＭＷＦ１０２は、各特徴３０８−１、３０８−２、および３０８−３の基板に対する寸法およびレイアウトに関するリソグラフィツール（たとえば、電子ビームリソグラフィツール）のための命令を含み、そのため、使用されるレジストのタイプに応じて、電子ビームが、特徴が生じる区域または特徴が生じない区域を選択的に硬化させることができる。ＬＭＷＦの命令は、レジスト層の厚さを介して硬化させる、ドウェル時間または電子ビームが表面をラスタ走査する速さも含む。サンプル３０２に描かれるように、マスクの特徴３０８−１、３０８−２、および３０８−３は、すべて、等しい寸法の矩形の特徴である。
【００６８】
いくつかの実装形態では、図２Ａおよび図２Ｂを参照して上で記載したように、成膜パラメータが不均一な成膜をもたらすと決定される場合がある。均一化関数１０４は、変更したＬＭＷＦ１０６を生成するためにＬＭＷＦ１０２に適用することができ、そのため、変更したＬＭＷＦ１０６によって画定されるパターン中の少なくとも１つの特徴は、ＬＭＷＦ１０２によって画定されるパターン中の１つまたは複数の特徴から変更される。パターン中の少なくとも１つの変更した特徴は、新しい特徴が不均一な成膜を補償するような変更を組み込む。
【００６９】
変更したＬＭＷＦ１０６を使用して新しいサンプル３１０上でリソグラフィを実施することができ、ここで、変更したＬＭＷＦ１０６は、リソグラフィツールに命令（たとえば、場所およびドウェル時間）を提供する。マスク３０４上のリソグラフィは、マスクの特徴３１２−１、３１２−２、および３１２−３を含む、パターン３１２を画定する。マスクの特徴３０８−１、２、３とは異なり、マスクの特徴３１２−１、３１２−２、および３１２−３は等しい寸法のものではない。むしろ、マスクの特徴３１２−１、２、３は、均一な性能値（たとえば、均一な抵抗値）を有して成膜される特徴を実現するために、マスクパターン中で異なる寸法にバイアスされて描かれる。
【００７０】
たとえば、いくつかの実装形態では、上部接点と下部接点との間の重なりの面積は、成膜の厚さに依存する下部接点の高さによって決まる場合がある。たとえば、矩形のワイヤ下部接点は、長さ、幅、および高さを有し、ここで、下部接点の高さは、部分的に、接合の場所に成膜された膜の厚さによって決められる。矩形のワイヤは、上面および１つまたは複数の側壁を有してよい。１つまたは複数の側壁は、基板の面に垂直な面を有するように決めることができ、ここで、側壁の高さは成膜された膜の厚さによって決められる。矩形のワイヤの露出面上に促進される酸化物層は、ここで、ワイヤの１つまたは複数の側壁を含む、矩形のワイヤの全露出面上の酸化形成物を含むことができる。さらに、酸化物層の上部に成膜される第２の上部接点（たとえば、矩形のワイヤ）は、ここで、複数の露出面（たとえば、上面および１つまたは複数の側壁）の上の下部接点（および酸化物層）と重複することができる。
【００７１】
部分的に、下部接点のための成膜の厚さによって決まる接合面積を有するジョセフソン接合は、基板にわたる２つ以上のジョセフソン接合についての均等な有効接合面積を実現するため、マスクパターン中で異なる寸法にバイアスすることによって、厚さの不均一性を補償することができる。
【００７２】
様々な不均一性を補償するために、変更したＬＭＷＦ中の命令のセットへの異なる形式の変更を実装することができる。たとえば、基板にわたり成膜されたジョセフソン接合は、不均一な接合抵抗値をもたらす、不均一な接合断面積を有する場合がある。
【００７３】
一実施形態では、接合のシャドウ蒸着のための成膜の角度（たとえば、成膜ビームに対する基板の面の角度）によって、基板の縁部で製造される接合の下部接点が、基板の中心で製造される接合の下部接点より狭い幅を有するようになる。変更したＬＭＷＦ１０５を作るために適用される均一化関数１０４は、中心に向かって、特徴の寸法を減らすこと（または、縁部で特徴の寸法を広げること）ができる。変更したマスクを使用して成膜される結果として得られる接合によって、この場合、基板にわたり製造されるジョセフソン接合についての下部接点の寸法が均一性を改善し、基板にわたり抵抗値均一性を増加させることになる。
【００７４】
図３は、成膜の１次の不均一性を補償するための１次関数を含む均一化関数１０４を描くが、上述したように、均一化関数１０４によって適用される、複数の他の形式の変更があってよい。
【００７５】
図４は、リソグラフィマスク書き込みファイルに均一化関数を適用する例示のプロセス４００のフローチャートである。少なくとも１つの特徴を有するパターンを画定する命令のセットを含むリソグラフィマスク書き込みファイル（ＬＭＷＦ）１０２が取得される（４０２）。たとえば、ＬＭＷＦ１０２の中の命令は、サンプル（たとえば、基板）上におけるジョセフソン接合のセットの製造で使用するため、マスク上でリソグラフィを実施するために使用することができる。製造プロセスは、シャドウ蒸着プロセスを使用する少なくとも２つの成膜を含み、製造プロセスは、成膜パラメータ２１０のセットを有する。成膜パラメータの各々が、サンプル上のジョセフソン接合のセットの成膜への、不均一性効果を有する可能性がある。
【００７６】
均一化関数１０４は、経験的な関数２１４、幾何学的関数２１８、またはそれらの組合せから取得される（４０４）。いくつかの実装形態では、均一化関数１０４は、データ処理装置によって取得される（４０４）。均一化関数１０４は、変更したＬＭＷＦ１０６を生成するためＬＭＷＦ１０２を変更することによって、製造プロセスで使用される成膜パラメータ２１０からもたらされる不均一性成膜効果を補償する。たとえば、成膜ツール（たとえば、電子ビーム蒸着システム）中の、短いソース−基板距離によって、径方向依存性の不均一性が生じる場合があり、ここで、成膜の厚さは、基板の中心から外に向かって変わる。加えて、基板の中心からの均一性におけるオフセットが、ビーム位置、基板の傾き、中心からの基板のオフセットなどからもたらされる可能性がある。
【００７７】
均一化関数１０４は、ＬＭＷＦの命令によって画定されるパターンの１つまたは複数の特徴のセットが変更されるように、ＬＭＷＦ１０２に適用される（４０６）。いくつかの実装形態では、ＬＭＷＦの命令を変更するために、データ処理装置が、ＬＭＷＦ１０２に均一化関数１０４を適用する（４０４）。特徴の変更としては、寸法を変えること（たとえば、アパーチャの長さを短くすること／長くすること）、特徴をずらすこと（たとえば、アパーチャの場所をマスクの面に対してずらすこと）、または特徴の３次元の態様を改変すること（たとえば、側壁の角度を増やすこと／減らすこと）が挙げられる。
【００７８】
変更したＬＭＷＦ１０６は、ＬＭＷＦ１０２へ均一化関数１０４を適用することから取得される（４０８）。いくつかの実装形態では、データ処理装置は、ＬＭＷＦ１０２へ均一化関数１０４を適用することから、変更したＬＭＷＦ１０６を取得することができる。変更したＬＭＷＦ１０６は、元のＬＭＷＦからの同じ命令のうちの一部を有してよく、または元のＬＭＷＦからの命令を有さなくてよい。たとえば、リソグラフィは、サンプル基板上にジョセフソン接合のセットを形成するため、超伝導材料のシャドウ蒸着に使用されることになるパターンを画定するための変更したＬＭＷＦ１０６を使用して実施される。
【００７９】
図５は、サンプル基板上で接合抵抗値の均一性を改善したジョセフソン接合のセットを製造する例示のプロセスのフローチャートである。１つまたは複数のレジスト層が基板上に成膜されて、１つまたは複数のレジストマスクを形成する（５０２）。レジスト層の成膜は、スピンコーティングを介してでよい。ポリ（メチルメタクリレート）（ＰＭＭＡ）を含む様々な組成のレジストを使用することができる。レジストはポジレジストまたはネガレジストであってよく、ポジレジストは、レジストマスクから除去されることになる領域で露光され、ネガレジストは、レジストマスクの部分となるすべての領域で露光される。
【００８０】
図４を参照して記載されたように、１つまたは複数のレジストマスクが、変更したＬＭＷＦを使用してパターン形成される（５０４）。各マスクは、異なる変更したＬＭＷＦを使用してパターン形成することができる。各レジストマスクは、変更したＬＭＷＦによって画定される特徴が現れるように現像される（５０６）。たとえば、ポジレジストマスク中の変更したＬＭＷＦによって画定される矩形が（たとえば、現像液を使用して）現像されて、画定される特徴内にあるレジストを洗い流し、下にある基板層を露出させることになる。レジストマスクが一度画定されると、シャドウ蒸着プロセスが進行する。
【００８１】
１つまたは複数の成膜が、成膜ツール（たとえば、電子ビーム蒸着システム、物理的気相成膜システム、原子層成膜システム）で実施される。１つまたは複数のレジストマスクを介して、第１の成膜が実施される（５０８）。超伝導材料の層の第１の成膜を、成膜チャンバの中の第１の位置に配置された基板上で、第１の成膜角度で実施することができる。たとえば、ジョセフソン接合の下部接点の第１の成膜のために、（成膜ビームの軸に対して）４５°の基板面成膜角度を選択することができる。
【００８２】
第１の成膜に続けて、第１の成膜した層上で、表面酸化が実施される（５１０）。表面酸化プロセスは、大気中または制御された環境中で実施することができる。制御された環境は、成膜が起こるチャンバと別個のチャンバであってよい。いくつかの実装形態では、超伝導材料の第１の成膜した層の酸化を促進するために、高純度の酸素が使用される。
【００８３】
第１の成膜した層の表面を酸化した後、サンプル基板が成膜ツールに戻され、基板上にレジストマスク層を介して第２の成膜が実施される（５１２）。第２の成膜は、（成膜ビームの軸に対して）第２の基板面成膜角度で実施される。いくつかの実装形態では、第２の成膜角度は、第１の成膜角度に直角であってよい。いくつかの実装形態では、基板は、第１の位置と異なる成膜チャンバ中の第２の位置に回転される。
【００８４】
成膜ステップが完了すると、サンプルは、レジストマスク層ならびに過剰な成膜をリフトオフするために処理される（５１４）。たとえば、１つまたは複数の溶剤（たとえば、アセトン）、他の化合物（レジストストリッパ）、超音波浸漬、熱浴、またはそれらの組合せを使用することができる。
【００８５】
いくつかの実装形態では、上述のプロセスおよび特性化技法の一部または全部が、高純度真空チャンバ、超伝導材料の超伝導温度より下の温度、またはそれらの組合せを含む場合がある制御された環境で行われる。
【００８６】
量子回路要素の形成に使用できる超伝導体材料の例はアルミニウムである。アルミニウムは、量子回路要素の一般的な構成要素である、ジョセフソン接合を確立するために誘電体と組み合わせて使用することができる。アルミニウムで形成できる量子回路要素の例としては、とりわけ、超伝導平面導波路、量子ＬＣ発振器、量子ビット（たとえば、磁束量子ビットまたは電荷量子ビット）、超伝導量子干渉デバイス（ＳＱＵＩＤ）（たとえば、ＲＦ−ＳＱＵＩＤまたはＤＣ−ＳＱＵＩＤ）、インダクタ、キャパシタ、伝送線路、接地平面などの回路要素が挙げられる。
【００８７】
アルミニウムは、超伝導量子回路要素と相互動作可能な超伝導の伝統的な回路要素、ならびに相補型金属酸化物半導体（ＣＭＯＳ）回路に基づいた他の伝統的な回路要素の形成で使用することもできる。アルミニウムで形成できる伝統的な回路要素の例としては、急速単一磁束量子（ＲＳＦＱ）デバイス、レシプロカル量子論理（ＲＱＬ）デバイス、およびバイアス抵抗器を使用しないＲＳＦＱのエネルギー効率的なバージョンである、ＥＲＳＦＱデバイスが挙げられる。他の伝統的な回路要素が、同様にアルミニウムで形成することができる。伝統的な回路要素は、データがアナログまたはデジタル形式で表されるデータ上に、基本的算術演算、論理演算、および／または入出力演算を実施することによって、コンピュータプログラムの命令をまとめて実行するように構成することができる。
【００８８】
本明細書に記載されるプロセスは、超伝導体、誘電体、および／または金属などといった１つまたは複数の材料の成膜を伴ってよい。選択された材料に応じて、成膜プロセスの中でもとりわけ、化学気相成膜、物理気相成膜（たとえば、蒸着またはスパッタリング）、またはエピタキシャル技法などといった、成膜プロセスを使用して、これらの材料を成膜することができる。本明細書に記載されたプロセスは、製造期間におけるデバイスからの１つまたは複数の材料の除去も伴ってよい。除去される材料に応じて、除去プロセスとしては、たとえば、ウェットエッチング技法、ドライエッチング技法、またはリフトオフプロセスが挙げられる。
【００８９】
本明細書に記載される量子の主題および量子の動作の実装形態は、好適な量子回路で、またはより一般的には、本明細書に開示される構造物およびそれらの構造的な等価物を含む量子計算システム、またはそれらのうちの１つまたは複数の組合せで実装することができる。「量子計算システム」という用語は、限定しないが、量子コンピュータ、量子情報処理システム、量子暗号化システム、または量子シミュレータを含むことができる。
【００９０】
量子情報および量子データという用語は、量子システムによって搬送され、保持され、または記憶される情報またはデータのことをいい、ここで、最小の重要なシステムは、量子ビット、たとえば、量子情報の単位を規定するシステムである。「量子ビット」という用語は、対応する文脈中の２レベルシステムとして好適に近似することができるすべての量子システムを包含すると理解される。そのような量子システムは、２つ以上のレベルを有する多レベルシステムを含むことができる。例として、そのようなシステムとしては、原子、電子、光子、イオン、または超伝導量子ビットが挙げられる。多くの実装形態では、計算の基底状態は、接地および第１の励起状態で識別されるが、計算の状態がより高いレベルの励起状態で識別される他の設定が可能であることが理解される。量子メモリとは、高い忠実度および効率で長時間量子データを記憶できるデバイスであり、たとえば、光が、伝送のために使用され、重ね合わせまたは量子コヒーレンスなどといった量子データの量子特徴を記憶および保存するためのものである光−ものインターフェースと理解される。
【００９１】
量子回路要素は、量子処理動作を実施するために使用することができる。すなわち量子回路要素は、非決定性のやり方でデータに演算を実施する、重ね合わせおよびもつれなどといった、量子力学現象を使用するように構成することができる。量子ビットなどのある種の量子回路要素は、同時に１つよりも多い情報を表して演算するように構成することができる。本明細書に開示されたプロセスで形成することができる超伝導量子回路要素の例としては、とりわけ、平面導波路、量子ＬＣ発振器、量子ビット（たとえば、磁束量子ビットまたは電荷量子ビット）、超伝導量子干渉デバイス（ＳＱＵＩＤ）（たとえば、ＲＦ−ＳＱＵＩＤまたはＤＣ−ＳＱＵＩＤ）などの回路要素が挙げられる。
【００９２】
対照的に、伝統的な回路要素は、一般的に決定論的やり方でデータを処理する。伝統的な回路要素は、データがアナログまたはデジタル形式で表されるデータ上の、基本的算術演算、論理演算、および／または入出力演算を実施することによって、コンピュータプログラムの命令をまとめて実行するように構成することができる。いくつかの実装形態では、伝統的な回路要素を使用して、電気接続または電磁接続を介して、量子回路要素にデータを送信し、および／または量子回路要素からデータを受信することができる。本明細書で開示されるプロセスで形成できる伝統的な回路要素の例としては、急速単一磁束量子（ＲＳＦＱ）デバイス、レシプロカル量子論理（ＲＱＬ）デバイス、およびバイアス抵抗器を使用しないＲＳＦＱのエネルギー効率的なバージョンである、ＥＲＳＦＱデバイスが挙げられる。他の伝統的な回路要素が、同様に本明細書で開示されるプロセスで形成することができる。
【００９３】
本明細書に記載される回路要素などの、超伝導量子回路要素および／または超伝導の伝統的な回路要素を使用する量子計算システムの動作期間に、超伝導回路要素は、超伝導体材料が超伝導特性を呈することができる温度に、低温維持装置内で冷却される。
【００９４】
本明細書は多くの特有の実装上の詳細を含むが、これらは、特許請求できる範囲に対する制限と考えるべきでなく、むしろ、個々の実装形態に特有であってよい特徴の記述と考えるべきである。別個の実装形態の文脈で本明細書に記載されるいくつかの特徴を、単一の実装形態で組み合わせて実装することもできる。逆に、単一の実装形態の文脈で記載される様々な特徴を、複数の実装形態で別個に、または任意の好適な下位の組合せで実装することもできる。さらに、特徴は、ある種の組合せで機能すると上で記載された場合があり、そのように最初に主張さえされるが、特許請求される組合せからの１つまたは複数の特徴は、いくつかの場合に、組合せから削除することができ、特許請求される組合せは、下位の組合せまたは下位の組合せの変形形態に向けられてよい。
【００９５】
図２Ａ〜図２Ｂに図示されるプロセスのステップのうちの１つまたは複数などといった、本明細書に記載される１つまたは複数のプロセスは、データ処理装置によって実施することができる。「データ処理装置」という用語は、例として、プログラム可能プロセッサ、コンピュータ、システムオンチップ、または複数の前述の事項、または前述の事項の組合せが挙げられる、データを処理するためのすべての種類の装置、デバイス、および機械を包含する。装置としては、たとえば、ＦＰＧＡ（フィールドプログラマブルゲートアレイ）またはＡＳＩＣ（特定用途向け集積回路）といった、専用論理回路が挙げられる。装置としては、ハードウェアに加えて、たとえば、プロセッサファームウェア、プロトコルスタック、データベース管理システム、オペレーティングシステム、クロスプラットフォームランタイム環境、バーチャルマシン、またはそれらの１つまたは複数の組合せからなるコードといった、対象のコンピュータプログラムのための実行環境を作るコードも挙げられる。装置および実行環境が、ウェブサービス、分散コンピューティングおよびグリッドコンピューティング用インフラストラクチャなどの、様々な異なるコンピューティングモデル用インフラストラクチャを実現することができる。
【００９６】
コンピュータプログラム（プログラム、ソフトウェア、ソフトウェアアプリケーション、スクリプト、またはコードとしても知られている）は、コンパイル型言語またはインタープリタ型言語、宣言型言語または手続型言語を含む、任意の形式のプログラミング言語で書くことができ、スタンドアロンプログラムまたはモジュールとして、構成要素、サブルーチン、オブジェクト、もしくはコンピューティング環境で使用するのに好適な他の単位を含む任意の形式で配備することができる。コンピュータプログラムは、ファイルシステム中のファイルに対応することができるが、対応する必要はない。プログラムは、他のプログラムまたはデータ（たとえば、マークアップ言語文書に記憶される１つまたは複数のスクリプト）を保持するファイルの部分に、対象のプログラム専用の単一のファイルに、または複数の協調するファイル（たとえば、１つもしくは複数のモジュール、サブプログラム、またはコードの部分を記憶するファイル）に記憶することができる。コンピュータプログラムは、１つのコンピュータ上、または１つの場所に配置される、もしくは複数の場所に分散されて通信ネットワークによって相互接続される複数のコンピュータ上で実行されるように配備することができる。
【００９７】
本明細書に記載されるプロセスおよび論理フローは、入力データに演算して出力を生成することによって行為を実施するため、１つまたは複数のコンピュータプログラムを実行する１つまたは複数のプログラム可能プロセッサによって実施することができる。プロセスおよび論理フローは、たとえば、ＦＰＧＡ（フィールドプログラマブルゲートアレイ）またはＡＳＩＣ（特定用途向け集積回路）といった専用論理回路によって実施することができ、装置は、専用論理回路として実装することもできる。
【００９８】
コンピュータプログラムの実行に好適なプロセッサとしては、例として、汎用マイクロプロセッサと専用マイクロプロセッサの両方、および任意の種類のデジタルコンピュータの任意の１つまたは複数のプロセッサが挙げられる。一般的に、プロセッサは、読取り専用メモリまたはランダムアクセスメモリまたはそれらの両方から命令およびデータを受け取ることになる。コンピュータの本質的な要素は、命令に従って行為を実施するためのプロセッサ、および命令およびデータを記憶するための１つまたは複数のメモリデバイスである。一般的に、コンピュータは、たとえば、磁気ディスク、光磁気ディスク、もしくは光ディスクといった、データを記憶するための１つまたは複数の大容量記憶デバイスも含み、または１つまたは複数の大容量記憶デバイスからデータを受け取る、もしくは１つまたは複数の大容量記憶デバイスにデータを送信する、もしくはその両方のために動作可能に結合されることになる。しかし、コンピュータはそのようなデバイスを有する必要はない。さらに、コンピュータは、ほんのいくつかの例を挙げれば、たとえば、モバイル電話、携帯情報端末（ＰＤＡ）、モバイルオーディオもしくはビデオプレイヤ、ゲームコンソール、全地球測位システム（ＧＰＳ）レシーバ、または携帯型記憶デバイス（たとえば、ユニバーサルシリアルバス（ＵＳＢ）フラッシュドライブ）といった、別のデバイスに組み込むことができる。コンピュータプログラム命令およびデータを記憶するのに好適なデバイスとしては、例として、たとえば、ＥＰＲＯＭ、ＥＥＰＲＯＭ、およびフラッシュメモリデバイスといった半導体メモリデバイス、たとえば、内蔵ハードディスクまたは取外し可能ディスクといった磁気ディスク、光磁気ディスク、ならびにＣＤ−ＲＯＭおよびＤＶＤ−ＲＯＭディスクが挙げられる、すべての形式の不揮発性メモリ、媒体、およびメモリデバイスが挙げられる。プロセッサおよびメモリは、専用論理回路によって補うこと、または専用論理回路に組み込むことができる。
【００９９】
ユーザとの相互作用を実現するために、本明細書に記載される主題の実施形態は、ユーザに情報を表示するための、たとえば、ＣＲＴ（陰極線管）またはＬＣＤ（液晶ディスプレイ）モニタといった表示デバイス、ならびに、ユーザがコンピュータに入力を提供できるキーボードおよびたとえば、マウスまたはトラックボールといったポインティングデバイスを有するコンピュータ上に実装することができる。同様にユーザと相互作用するために他の種類のデバイスを使用することができる。たとえば、ユーザに提供されるフィードバックは、たとえば、視覚フィードバック、音声フィードバック、または触覚フィードバックといった任意の形式の感覚フィードバックであってよく、ユーザからの入力は、音響、音声、または触覚入力を含む任意の形式で受け取ることができる。加えて、コンピュータは、たとえば、ウェブブラウザから受信した要求に応答してユーザのユーザデバイス上のウェブブラウザにウェブページを送信することによってといった、ユーザにより使用されるデバイスに文書を送信すること、およびデバイスから文書を受信することによって、ユーザと相互作用することができる。
【０１００】
本明細書に記載される主題の実施形態は、たとえば、データサーバとしてといったバックエンド構成要素を含む、またはアプリケーションサーバといったミドルウェア構成要素を含む、または本明細書に記載される主題の実装形態とユーザが相互作用できるグラフィカルユーザインターフェースもしくはウェブブラウザを有するユーザコンピュータといったフロントエンド構成要素、または１つまたは複数のそのようなバックエンド構成要素、ミドルウェア構成要素、もしくはフロントエンド構成要素の任意の組合せを含む、コンピューティングシステム中に実装することができる。システムの構成要素は、たとえば、通信ネットワークといったデジタルデータ通信の任意の形式または媒体によって相互接続することができる。通信ネットワークの例としては、ローカルエリアネットワーク（ＬＡＮ）およびワイドエリアネットワーク（ＷＡＮ）、インターネットワーク（たとえば、インターネット）、およびピアツーピアネットワーク（たとえば、アドホックピアツーピアネットワーク）が挙げられる。
【０１０１】
コンピューティングシステムはユーザおよびサーバを含むことができる。ユーザおよびサーバは、一般的に、互いに離れており、典型的には、通信ネットワークを介して相互作用する。ユーザとサーバの関係は、それぞれのコンピュータ上で走り、互いにユーザ−サーバ関係を有するコンピュータプログラムによって生じる。いくつかの実装形態では、サーバは、データ（たとえば、ＨＴＭＬページ）を（たとえば、ユーザデバイスと相互作用しているユーザにデータを表示するため、およびユーザからユーザ入力を受け取るため）ユーザデバイスに送信する。（たとえば、ユーザの相互作用の結果）ユーザデバイスで生成されたデータを、サーバにおいてユーザデバイスから受信することができる。
【０１０２】
本明細書は多くの特有の実装上の詳細を含むが、これらは、任意の特徴または特許請求できる範囲に対する制限と考えるべきでなく、むしろ、個々の実施形態に特有の特徴の記述と考えるべきである。別個の実施形態の文脈で本明細書に記載されるいくつかの特徴を、単一の実施形態で組み合わせて実装することもできる。逆に、単一の実施形態の文脈で記載される様々な特徴を、複数の実施形態で別個に、または任意の好適な下位の組合せで実装することもできる。さらに、特徴は、ある種の組合せで機能すると上で記載された場合があり、そのように最初に主張さえされるが、特許請求される組合せからの１つまたは複数の特徴は、いくつかの場合に、組合せから削除することができ、特許請求される組合せは、下位の組合せまたは下位の組合せの変形形態に向けられてよい。
【０１０３】
同様に、動作は特定の順番で図面に描かれるが、これは、所望の結果を実現するために、そのような動作が示された特定の順番でもしくは連続する順番で実施されるべきである、またはすべての図示された動作が実施されるべきであると要求していると理解するべきでない。たとえば、請求項に述べられた行為は、異なる順番で実施して、依然として所望の結果を実現することができる。ある環境では、マルチタスクおよび並列処理が有利な場合がある。さらに、上に記載された実装形態中の様々な構成要素の区切りは、すべての実装形態でそのような区切りが必要であると理解するべきでない。
【０１０４】
いくつかの実装形態を記載してきた。それにもかかわらず、本発明の精神および範囲から逸脱することなく、様々な変更形態を行うことができると理解されよう。他の実装形態は、以下の請求項の範囲内である。
【符号の説明】
【０１０５】
１００  プロセス
１０２  リソグラフィマスク書き込みファイル、ＬＭＷＦ
１０４  均一化関数ＵＦ
１０６  変更したリソグラフィマスク書き込みファイル、ＬＭＷＦ
２００  プロセス
２０２  較正プロセス
２０４  製造および特性化
２０６  テスト構造の製造
２０８  テスト構造の特性化
２１０  成膜パラメータ｛ＤＰ｝
２１０−１  成膜ツールパラメータ
２１０−２  成膜条件
２１０−３  成膜される構造の幾何形状
２１２  成膜データ｛ＤＮ｝
２１４  経験的な関数ＦＥ（｛ＤＮ｝）
２１６  幾何引数
２１８  幾何学的関数ＦＧ（｛ＤＰ｝）
２５０  プロセス
３０２  サンプル
３０４  マスク
３０６  基板
３０８  パターン
３０８−１  マスクの特徴
３０８−２  マスクの特徴
３０８−３  マスクの特徴
３１０  サンプル
３１２−１  マスクの特徴
３１２−２  マスクの特徴
３１２−３  マスクの特徴
【図１】
0006706391.tif 000002
【図２Ａ】
0006706391.tif 000003
【図２Ｂ】
0006706391.tif 000004
【図３】
0006706391.tif 000005
【図４】
0006706391.tif 000006
【図５】
0006706391.tif 000007