(57)【特許請求の範囲】
【請求項１】
半導体基板に設けられた活性部と、
前記半導体基板のおもて面側の終端に設けられ、該終端の電界を緩和する終端構造部と
を備え、
前記終端構造部は、
前記活性部側から前記活性部と反対のエッジ側に並んで配列された複数のガードリングと、
前記活性部側から前記エッジ側に並んで配列され、前記複数のガードリングにそれぞれ電気的に接続された複数の第１フィールドプレート層と
を備え、
前記複数の第１フィールドプレート層のうち、前記活性部側の第１フィールドプレート層は、前記複数のガードリングのうち対応するガードリングよりも前記エッジ側に張り出し、前記エッジ側の第１フィールドプレート層は、前記複数のガードリングのうち対応するガードリングよりも前記活性部側に張り出しており、
前記複数の第１フィールドプレート層のうち、前記活性部側の第１フィールドプレート層は、前記エッジ側に向けて前記第１フィールドプレート層の張り出し量が順に小さくなり、
前記複数の第１フィールドプレート層のうち、前記エッジ側の第１フィールドプレート層は、前記活性部側に向けて前記第１フィールドプレート層の張り出し量が順に小さくなり、
前記終端構造部のおもて面側の電界分布は、定格電圧印加時に、前記活性部側の端部の電界が該おもて面側の電界分布の最大値よりも小さくなっている
半導体装置。
【請求項２】
前記終端構造部の電界分布は、前記終端構造部の中心よりも、前記活性部と反対のエッジ側に電界の最大ピークを有する
請求項１に記載の半導体装置。
【請求項３】
前記複数の第１フィールドプレート層のうち、もっとも前記エッジ側の第１フィールドプレート層は、前記活性部側に張り出すと共に前記エッジ側にも張り出している
請求項１又は２に記載の半導体装置。
【請求項４】
前記半導体基板のおもて面側であって、前記活性部と前記終端構造部との間に設けられた耐量構造部をさらに備える
請求項１から３のいずれか一項に記載の半導体装置。
【請求項５】
前記半導体基板は、第１導電型の半導体基板のおもて面側に該第１導電型と異なる第２導電型の第２導電型層を少なくとも形成したものであり、
前記耐量構造部は、前記第２導電型層としてウェル層を有する
請求項４に記載の半導体装置。
【請求項６】
前記半導体基板のおもて面上に設けられた層間絶縁膜と、
前記層間絶縁膜上に設けられ、前記ウェル層と電気的に接続された第２フィールドプレート層をさらに備え、
前記第２フィールドプレート層は、前記ウェル層よりも前記エッジ側に張り出している
請求項５に記載の半導体装置。
【請求項７】
前記第２フィールドプレート層と該第２フィールドプレート層に隣接する前記第１フィールドプレート層との間、及び前記第１フィールドプレート層同士の間が同一の間隔である
請求項６に記載の半導体装置。
【請求項８】
前記複数の第１フィールドプレート層は、前記エッジ側ほど幅が大きくなっている
請求項５から７のいずれか一項に記載の半導体装置。
【請求項９】
前記複数のガードリングは、その幅が同一である
請求項５から８のいずれか一項に記載の半導体装置。
【請求項１０】
前記ウェル層と該ウェル層に隣接する前記ガードリングの間、及び前記ガードリング同士の間の間隔は、前記エッジ側ほど大きくなっている
請求項５から９のいずれか一項に記載の半導体装置。
【請求項１１】
前記終端構造部のおもて面側の電界分布は、定格電圧印加時に、前記ウェル層と該ウェル層に隣接する前記ガードリングの間、及び前記ガードリング同士の間にパルス状の波形を有し、該パルス状の波形のピークを結んだ曲線が凸状になっている
請求項５から１０のいずれか一項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
従来、活性部を有する半導体装置において、活性部の端部における電界集中を緩和するための終端構造部を設けることが知られている（例えば、特許文献１参照）。
特許文献１  特開平９−２３２５９７号公報【０００３】
しかしながら、従来の半導体装置では、終端構造部の活性部側の端部に電界が集中するので耐圧が十分ではない場合がある。
【一般的開示】
【０００４】
本発明の第１の態様においては、半導体基板に設けられた活性部と、半導体基板のおもて面側の終端に設けられ、終端の電界を緩和する終端構造部とを備える半導体装置を提供する。終端構造部のおもて面側の電界分布は、定格動作（電圧印加）時に、活性部側の端部の電界がおもて面側の電界分布の最大値よりも小さくなっていてよい。
【０００５】
終端構造部の電界分布は、終端構造部の中心よりも、活性部と反対のエッジ側に電界の最大ピークを有してよい。
【０００６】
終端構造部は、活性部側から活性部と反対のエッジ側に並んで配列された複数のガードリングと、活性部側からエッジ側に並んで配列され、複数のガードリングにそれぞれ電気的に接続された複数の第１フィールドプレート層とを備えてよい。複数の第１フィールドプレート層のうち、活性部側の第１フィールドプレート層は、複数のガードリングのうち対応するガードリングよりもエッジ側に張り出してよい。エッジ側の第１フィールドプレート層は、複数のガードリングのうち対応するガードリングよりも活性部側に張り出してよい。
【０００７】
複数の第１フィールドプレート層のうち、活性部側の第１フィールドプレート層は、エッジ側に向けて第１フィールドプレート層の張り出し量が順に小さくなってよい。複数の第１フィールドプレート層のうち、エッジ側の第１フィールドプレート層は、活性部側に向けて第１フィールドプレート層の張り出し量が順に小さくなってよい。
【０００８】
複数の第１フィールドプレート層のうち、もっともエッジ側の第１フィールドプレート層は、活性部側に張り出すと共にエッジ側にも張り出していてよい。
【０００９】
半導体装置は、半導体基板のおもて面側であって、活性部と終端構造部との間に設けられた耐量構造部をさらに備えてよい。
【００１０】
半導体基板は、第１導電型の半導体基板のおもて面側に第１導電型と異なる第２導電型の第２導電型層を少なくとも形成したものであってよい。耐量構造部は、第２導電型層としてウェル層を有してよい。
【００１１】
半導体装置は、半導体基板のおもて面上に設けられた層間絶縁膜と、層間絶縁膜上に設けられ、ウェル層と電気的に接続された第２フィールドプレート層をさらに備えてよい。第２フィールドプレート層は、ウェル層よりもエッジ側に張り出していてよい。
【００１２】
第２フィールドプレート層と該第２フィールドプレート層に隣接する第１フィールドプレート層との間、及び第１フィールドプレート層同士の間が同一の間隔であってよい。
【００１３】
複数の第１フィールドプレート層は、エッジ側ほど幅が大きくなっていてよい。
【００１４】
複数のガードリングは、その幅が同一であってよい。
【００１５】
ウェル層と該ウェル層に隣接するガードリングの間、及びガードリング同士の間の間隔は、エッジ側ほど大きくなっていてよい。
【００１６】
終端構造部のおもて面側の電界分布は、定格電圧印加時に、ウェル層と該ウェル層に隣接するガードリングの間、及びガードリング同士の間にパルス状の波形を有し、該パルス状の波形のピークを結んだ曲線が凸状になっていてよい。
【００１７】
なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【００１８】
【図１】半導体装置１００の構成の概要を示す。
【図２】実施例１に係る半導体装置１００の構成の一例を示す。
【図３】比較例１に係る半導体装置５００の構成を示す。
【図４】実施例１に係る半導体装置１００の電界分布の一例を示す。
【図５】比較例１に係る半導体装置５００の電界分布の一例を示す。
【発明を実施するための形態】
【００１９】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００２０】
図１は、半導体装置１００の構成の概要を示す。本例の半導体装置１００は、半導体基板１０に形成された活性部２０、終端構造部３０および耐量構造部４０を備える。
【００２１】
半導体基板１０は、第１導電型の半導体基板に、イオン注入や拡散等で第２導電型の第２導電型層を形成したものである。本例の半導体基板１０は、第１導電型の半導体基板（Ｎ−型）のおもて面側に、第１導電型とは異なる第２導電型の第２導電型層を少なくとも形成したものである。本明細書において、第１導電型をＮ型とし、第２導電型をＰ型として説明するが、第１導電型と第２導電型とを入れ替えてもよい。半導体基板１０は、シリコン基板であってよく、炭化シリコン基板、窒化物半導体基板等であってもよい。
【００２２】
活性部２０は、半導体装置１００が駆動したときに電流が流れる領域である。活性部２０は、半導体基板１０に設けられる。一例において、半導体装置１００が逆導通ＩＧＢＴ（ＲＣ−ＩＧＢＴ：Ｒｅｖｅｒｓｅ  Ｃｏｎｄｕｃｔｉｎｇ−ＩＧＢＴ）の場合、活性部２０には、トランジスタおよびダイオードが設けられる。半導体装置１００は、トランジスタやダイオードであってもよい。本例の活性部２０は、半導体装置１００のおもて面側に設けられたベース層２２を有する。ベース層２２は、第２導電型を有する。
【００２３】
終端構造部３０は、半導体基板１０のおもて面側の終端の電界を緩和する。終端構造部３０は、活性部２０の周囲を囲うように設けられる。終端構造部３０は、活性部２０の端部における電界集中を緩和する。終端構造部３０は、半導体基板１０のおもて面側の終端に設けられる。終端構造部３０は、半導体装置１００の定格動作（定格電圧印加）時に、活性部側の端部の電界が半導体基板１０のおもて面側の電界分布の最大値よりも小さくなっている。終端構造部３０は、ガードリング３２およびフィールドプレート層３４を備える。本例の終端構造部３０は、複数のガードリング３２および複数のフィールドプレート層３４備える。
【００２４】
ガードリング３２は、半導体基板１０のおもて面側に設けられる。ガードリング３２は、複数設けられてよい。複数のガードリング３２は、活性部側からエッジ側に並んで配列されている。ガードリング３２は、高濃度の第２導電型を有する。本例のガードリング３２は、Ｐ＋型の導電型を有する。一例において、ガードリング３２は、ボロン等の不純物をイオン注入することにより形成される。
【００２５】
ここで、本明細書において、エッジ側とは、活性部２０からみて終端構造部３０が設けられている側を指す。即ち、エッジ側は、終端構造部３０からみて活性部２０と反対側を指す。例えば、平面視で、終端構造部３０が活性部２０の周囲を囲う場合、エッジ側は、半導体基板１０の外側を指す。
【００２６】
一方、活性部側とは、本明細書において、終端構造部３０からみて活性部２０が設けられている側を指す。例えば、平面視で、終端構造部３０が活性部２０の周囲を囲う場合、活性部側は、半導体基板１０の内側を指す。
【００２７】
フィールドプレート層３４は、ガードリング３２と電気的に接続されている。また、フィールドプレート層３４は、予め定められた電位に設定されている。複数のフィールドプレート層３４は、活性部側からエッジ側に並んで配列されている。フィールドプレート層３４は、ガードリング３２から張り出した構造を有する。本例の複数のフィールドプレート層３４は、フィールドプレート層３４の設けられる位置に応じて、活性部側又はエッジ側のいずれかに少なくとも張り出している。また、複数のフィールドプレート層３４は、活性部側およびエッジ側の両方に張り出していてもよい。
【００２８】
例えば、活性部側のフィールドプレート層３４は、対応するガードリング３２よりもエッジ側に張り出している。エッジ側のフィールドプレート層３４は、対応するガードリング３２よりも活性部側に張り出している。対応するガードリング３２とは、複数のガードリング３２のうちフィールドプレート層３４と接続されたガードリング３２を指す。フィールドプレート層３４は、第１フィールドプレート層の一例である。
【００２９】
活性部側のフィールドプレート層３４とは、複数のフィールドプレート層３４が奇数ある場合には、真ん中のフィールドプレート層３４よりも活性部側のフィールドプレート層３４を指す。活性部側のフィールドプレート層３４とは、複数のフィールドプレート層３４が偶数ある場合には、中央の２つのフィールドプレート層３４の間よりも活性部側のフィールドプレート層３４を指す。なお、活性部側のフィールドプレート層３４とは、終端構造部３０の中心位置よりも活性部側のフィールドプレート層３４を指してもよい。一方、エッジ側のフィールドプレート層３４とは、複数のフィールドプレート層３４が奇数ある場合には、真ん中のフィールドプレート層３４よりもエッジ側のフィールドプレート層３４を指す。エッジ側のフィールドプレート層３４とは、複数のフィールドプレート層３４が偶数ある場合には、真ん中のフィールドプレート層３４よりもエッジ側のフィールドプレート層３４を指す。なお、エッジ側のフィールドプレート層３４とは、終端構造部３０の中心位置よりもエッジ側のフィールドプレート層３４を指してもよい。
【００３０】
ここで、エッジ側に張り出すとは、フィールドプレート層３４のエッジ側の端部が、対応するガードリング３２のエッジ側の端部よりもエッジ側に設けられていることを指す。一方、活性部側に張り出すとは、フィールドプレート層３４の活性部側の端部が、対応するガードリング３２の活性部側の端部よりも活性部側に設けられていることを指す。フィールドプレート層３４が張り出されることにより、隣接するガードリング３２との距離が近くなるので、張り出された側に空乏層が広がりやすくなる。
【００３１】
層間絶縁膜３６および層間絶縁膜３８は、半導体基板１０のおもて面上に設けられる。本例の半導体装置１００は、層間絶縁膜３６および層間絶縁膜３８の２層の層間絶縁膜を有するが単層の層間絶縁膜を有してもよい。一例において、層間絶縁膜３６は、シリコン酸化膜であり、層間絶縁膜３８は、ＰＳＧ（Ｐｈｏｓｐｈｏｒｕｓ  Ｓｉｌｉｃｏｎ  Ｇｌａｓｓ）膜である。但し、層間絶縁膜３６および層間絶縁膜３８の材料はこれに限られない。
【００３２】
おもて面側電極１０２は、層間絶縁膜３８上に設けられている。本例のおもて面側電極１０２は、エミッタ電極である。また、おもて面側電極１０２は、ウェル層４２と電気的に接続されている。おもて面側電極１０２は、第２フィールドプレート層の一例である。おもて面側電極１０２は、ウェル層４２よりもエッジ側に張り出している。これにより、耐量構造部４０のエッジ側の端部において、空乏層がエッジ側に広がりやすくなる。よって、ウェル層４２のエッジ側の端部における電界が緩和される。層間絶縁膜３６および層間絶縁膜３８の厚みや材料は、予め定められた電界分布が得られるように選択されてよい。
【００３３】
耐量構造部４０は、半導体装置１００の逆回復動作時の素子破壊を防止する。耐量構造部４０は、活性部２０と終端構造部３０との間に設けられる。耐量構造部４０は、半導体基板１０のおもて面側に設けられる。耐量構造部４０は、通電時に、電流制限抵抗として機能し、終端構造部３０への正孔注入を抑制する。耐量構造部４０を設けることにより、終端構造部３０における正孔電子対の濃度が低減される。これにより、半導体装置１００は、逆回復動作時の電流集中による発熱を抑制し、素子破壊を防止できる。本例の耐量構造部４０は、ウェル層４２を有する。
【００３４】
ウェル層４２は、半導体基板１０のおもて側に設けられる。ウェル層４２は、高濃度の第２導電型を有する。本例のウェル層４２は、Ｐ＋型の導電型を有する。ウェル層４２は、耐量構造部４０に設けられる。また、ウェル層４２は、活性部２０の耐量構造部４０側の端部にも設けられる。すなわち、ウェル層４２は、耐量構造部４０から活性部２０にかけて形成される。ウェル層４２は、ウェル層４２のエッジ側の端部で発生したアバランシェキャリアを引き抜く。これにより、活性部２０のエッジ側の端部に高電圧が印加されて破壊されるのを防止する。
【００３５】
本例の半導体装置１００は、ガードリング３２およびフィールドプレート層３４を電気的に接続することにより、ガードリング３２およびフィールドプレート層３４を同電位に設定している。よって、ガードリング３２およびフィールドプレート層３４の幅や間隔を調整することにより、終端構造部３０における空乏層の延び方を調整できる。本例の半導体装置１００は、逆回復動作時の電界の最大ピークが終端構造部３０にずれるようにガードリング３２およびフィールドプレート層３４の配置を調整している。
【００３６】
［実施例１］
図２は、実施例１に係る半導体装置１００の構成の一例を示す。本例のガードリング３２は、１２個のガードリング３２ａ〜ガードリング３２ｌ（活性部２０側から順に、３２ａ、３２ｂ・・・と符号を付す）を有する。また、フィールドプレート層３４は、１２個のフィールドプレート層３４ａ〜フィールドプレート層３４ｌ（活性部２０側から順に、３４ａ、３４ｂ・・・と符号を付す））を有する。半導体装置１００のエッジ側の端部には、チャネルストッパ５０が設けられている。
【００３７】
幅Ａは、フィールドプレート層３４の断面の幅を示す。複数のフィールドプレート層３４ａ〜フィールドプレート層３４ｌは、幅Ａａ〜Ａｌ（３４ａの幅をＡａ、３４ｂの幅をＡｂ、３４ｃの幅をＡｃ、３４ｄの幅をＡｄ、３４ｅの幅をＡｅ、３４ｆの幅をＡｆ、３４ｇの幅をＡｇ、３４ｈの幅をＡｈ、３４ｉの幅をＡｉ、３４ｊの幅をＡｊ、３４ｋの幅をＡｋ、３４ｌの幅をＡｌで表す）でそれぞれ配列されている。フィールドプレート層３４の幅Ａは、活性部側からエッジ側にかけて順に大きくなる。即ち、フィールドプレート層３４の幅Ａａ〜Ａｌは、Ａａ＜Ａｂ＜Ａｃ＜Ａｄ＜Ａｅ＜Ａｆ＜Ａｇ＜Ａｈ＜Ａｉ＜Ａｊ＜Ａｋ＜Ａｌの関係を有する。これにより、終端構造部３０の活性部側よりもエッジ側において空乏層が伸びやすくなる。
【００３８】
間隔Ｂは、隣接するフィールドプレート層３４の間隔を示す。複数のフィールドプレート層３４ａ〜フィールドプレート層３４ｌは、間隔Ｂａｂ〜Ｂｋｌ（３４ａと３４ｂの間隔をＢａｂ、３４ｂと３４ｃの間隔をＢｂｃ、３４ｃと３４ｄの間隔をＢｃｄ、３４ｄと３４ｅの間隔をＢｄｅ、３４ｅと３４ｆの間隔をＢｅｆ、３４ｆと３４ｇの間隔をＢｆｇ、３４ｇと３４ｈの間隔をＢｇｈ、３４ｈと３４ｉの間隔をＢｈｉ、３４ｉと３４ｊの間隔をＢｉｊ、３４ｊと３４ｋの間隔をＢｊｋ、３４ｋと３４ｌの間隔をＢｋｌで表す）でそれぞれ配列されている。
【００３９】
本例のフィールドプレート層３４の間隔Ｂａｂ〜Ｂｋｌは、全て等しい。即ち、フィールドプレート層３４の間隔Ｂａｂ〜Ｂｋｌは、Ｂａｂ＝Ｂｂｃ＝Ｂｃｄ＝Ｂｄｅ＝Ｂｅｆ＝Ｂｆｇ＝Ｂｇｈ＝Ｂｈｉ＝Ｂｉｊ＝Ｂｊｋ＝Ｂｋｌの関係を有する。但し、フィールドプレート層３４の間隔Ｂａｂ〜Ｂｋｌは、異なっていてもよい。
【００４０】
また、おもて面側電極１０２と、おもて面側電極１０２に隣接するフィールドプレート層３４ａとの間の間隔も、半導体基板１０のおもて面側の電界分布を考慮して設計されてよい。例えば、おもて面側電極１０２と、おもて面側電極１０２に隣接するフィールドプレート層３４ａとの間の間隔は、フィールドプレート層３４同士の間隔Ｂａｂ〜Ｂｋｌと同一である。
【００４１】
幅Ｃは、ガードリング３２の断面の幅を示す。複数のガードリング３２ａ〜ガードリング３２ｌは、幅Ｃａ〜Ｃｌ（３２ａの幅をＣａ、３２ｂの幅をＣｂ、３２ｃの幅をＣｃ、３２ｄの幅をＣｄ、３２ｅの幅をＣｅ、３２ｆの幅をＣｆ、３２ｇの幅をＣｇ、３２ｈの幅をＣｈ、３２ｉの幅をＣｉ、３２ｊの幅をＣｊ、３２ｋの幅をＣｋ、３２ｌの幅をＣｌで表す）でそれぞれ配列されている。本例では、ガードリング３２の断面の幅Ｃは、全てのガードリング３２ａ〜ガードリング３２ｌで等しい。即ち、ガードリング３２の幅Ｃａ〜Ｃｌは、Ｃａ＝Ｃｂ＝Ｃｃ＝Ｃｄ＝Ｃｅ＝Ｃｆ＝Ｃｇ＝Ｃｈ＝Ｃｉ＝Ｃｊ＝Ｃｋ＝Ｃｌの関係を有する。但し、ガードリング３２の幅Ｃａ〜Ｃｌは、異なっていてもよい。
【００４２】
間隔Ｄは、隣接するガードリング３２の間隔を示す。複数のガードリング３２ａ〜ガードリング３２ｌは、間隔Ｄａｂ〜Ｄｋｌ（３２ａと３２ｂの間隔をＤａｂ、３２ｂと３２ｃの間隔をＤｂｃ、３２ｃと３２ｄの間隔をＤｃｄ、３２ｄと３２ｅの間隔をＤｄｅ、３２ｅと３２ｆの間隔をＤｅｆ、３２ｆと３２ｇの間隔をＤｆｇ、３２ｇと３２ｈの間隔をＤｇｈ、３２ｈと３２ｉの間隔をＤｈｉ、３２ｉと３２ｊの間隔をＤｉｊ、３２ｊと３２ｋの間隔をＤｊｋ、３２ｋと３２ｌの間隔をＤｋｌで表す）でそれぞれ配列されている。本例では、ガードリング３２の間隔Ｄａｂ〜Ｄｋｌは、エッジ側に向けて順に大きくなる。即ち、ガードリング３２の間隔Ｄａｂ〜Ｄｋｌは、Ｄａｂ＜Ｄｂｃ＜Ｄｃｄ＜Ｄｄｅ＜Ｄｅｆ＜Ｄｆｇ＜Ｄｇｈ＜Ｄｈｉ＜Ｄｉｊ＜Ｄｊｋ＜Ｄｋｌの関係を有する。即ち、ガードリング３２の間隔Ｄは、電位が高くなりやすい活性部側において、エッジ側よりも順に小さくしている。これにより、終端構造部３０のエッジ側で電界が集中しやすくなる。なお、本例の間隔Ｄａｂ〜Ｄｋｌの関係は一例であり、ガードリング３２の間隔Ｄａｂ〜Ｄｋｌの少なくとも１つが等しくてもよい。
【００４３】
また、ウェル層４２と、ウェル層４２に隣接するガードリング３２ａとの間隔も、半導体基板１０のおもて面側の電界分布を考慮して設計されてよい。例えば、ウェル層４２と、ウェル層４２に隣接するガードリング３２ａとの間隔は、ガードリング３２ａとガードリング３２ｂとの間隔Ｄａｂよりも小さい。即ち、ウェル層４２と、ウェル層４２に隣接するガードリング３２ａとの間隔および、ガードリング３２の間隔Ｄａｂ〜Ｄｋｌは、エッジ側ほど大きくなっている。
【００４４】
複数のフィールドプレート層３４のうち、活性部側のフィールドプレート層３４（３４ａ〜３４ｆ）は、電気的に接続されたガードリング３２よりもエッジ側に張り出している。これにより、電界の最大ピークがウェル層４２の端部からエッジ側に移動する。また、活性部側のフィールドプレート層３４をエッジ側に張り出すことにより、おもて面側電極１０２をエッジ側に張り出すための領域を確保できる。
【００４５】
一方、エッジ側のフィールドプレート層３４（３４ｇ〜３４ｌ）は、電気的に接続されたガードリング３２よりも活性部側に張り出している。これにより、終端構造部３０における電界の最大ピークが終端構造部３０のエッジ側にずれる。
【００４６】
張り出し量Ｅは、ガードリング３２に対するフィールドプレート層３４の張り出し量を示す。フィールドプレート層３４の張り出し量Ｅは、終端構造部３０においてフィールドプレート層３４が設けられる位置に応じて変更されてよい。一例において、複数のフィールドプレート層３４のうち、活性部側のフィールドプレート層３４では、エッジ側に向けてフィールドプレート層３４の張り出し量Ｅが順に小さくなる。例えば、フィールドプレート層３４ａ〜フィールドプレート層３４ｆの張り出し量Ｅａ〜Ｅｆは、Ｅａ＞Ｅｂ＞Ｅｃ＞Ｅｄ＞Ｅｅ＞Ｅｆ（３４ａの張り出し量をＥａ、３４ｂの張り出し量をＥｂ、３４ｃの張り出し量をＥｃ、３４ｄの張り出し量をＥｄ、３４ｅの張り出し量をＥｅ、３４ｆの張り出し量をＥｆで表す）の関係を有する。
【００４７】
また、複数のフィールドプレート層３４のうち、エッジ側のフィールドプレート層３４は、活性部側に向けてフィールドプレート層３４の張り出し量が順に小さくなる。例えば、フィールドプレート層３４ｇ〜フィールドプレート層３４ｌの張り出し量Ｅｇ〜Ｅｌは、Ｅｇ＜Ｅｈ＜Ｅｉ＜Ｅｊ＜Ｅｋ＜Ｅｌ（３４ｇの張り出し量をＥｇ、３４ｈの張り出し量をＥｈ、３４ｉの張り出し量をＥｉ、３４ｊの張り出し量をＥｊ、３４ｋの張り出し量をＥｋ、３４ｌの張り出し量をＥｌで表す）の関係となる。
【００４８】
言い換えると、本例では、終端構造部３０の両端において、フィールドプレート層３４の張り出し量Ｅを大きくして、且つ、終端構造部３０の中心側に張り出すように配置されている。また、終端構造部３０の中心付近においては、フィールドプレート層３４の張り出し量を小さくして、且つ、終端構造部３０の中心側に張り出すように配置されている。これにより、終端構造部３０における電界の最大ピークが終端構造部３０の中心近傍に設けられる。なお、複数のフィールドプレート層３４のうち、もっともエッジ側のフィールドプレート層３４ｌは、活性部側に張り出すと共にエッジ側にも張り出している。
【００４９】
なお、本例では、活性部側に張り出すフィールドプレート層３４の個数と、エッジ側に張り出すフィールドプレート層３４の個数が等しい。しかしながら、逆回復動作時の電界の最大ピークを終端構造部３０にずらすことができる構造であれば、活性部側に張り出すフィールドプレート層３４の個数と、エッジ側に張り出すフィールドプレート層３４の個数は異なっていてよい。
【００５０】
以上の通り、本例の半導体装置１００は、終端構造部３０の構造を最適化することにより、逆回復動作時の電界の最大ピークを終端構造部３０のエッジ側にずらしている。これにより、耐量構造部４０へのアバランシェキャリアの流入を抑制し、逆回復動作時の素子の破壊を抑制する。よって、本例の半導体装置１００は、逆回復耐量を向上させ、低損失な高速スイッチング動作（即ち、高ｄｉ／ｄｔ）を実現できる。
【００５１】
［比較例１］
図３は、比較例１に係る半導体装置５００の構成を示す。本例の半導体装置５００は、おもて面側電極５０２、ウェル層５４２、複数のガードリング５３２、複数のフィールドプレート層５３４およびチャネルストッパ５５０を備える。本例の半導体装置５００は、全てのフィールドプレート層５３４が活性部側に張り出している点で実施例１に係る半導体装置１００と異なる。
【００５２】
本例のガードリング５３２は、１２個のガードリング５３２ａ〜５３２ｌを含む。また、本例のフィールドプレート層５３４は、１２個のフィールドプレート層５３４ａ〜５３４ｌを含む。フィールドプレート層５３４ａ〜５３４ｌは、それぞれ対応するガードリング５３２ａ〜５３２ｌから活性部側に張り出している。
【００５３】
ここで、半導体装置５００では、逆回復動作時にウェル層５４２のエッジ側の端部に電界が集中する場合がある。この場合、ウェル層５４２のエッジ側の端部で生じたアバランシェによりキャリアが発生する。発生したアバランシェキャリアがウェル層５４２を通って活性部のアノード側へ引き抜かれるので、耐量構造部５４０の電位が上昇し、終端構造部５３０に蓄積されたキャリアがウェル層５４２を通らずにアノード側に引き抜かれる。この場合、ウェル層５４２がアバランシェキャリアに埋め尽くされて、耐量構造部５４０として機能しない状態と同じであるので、キャリアを引き抜けず素子破壊に至る。
【００５４】
図４は、実施例１に係る半導体装置１００の電界分布の一例を示す。図５は、比較例１に係る半導体装置５００の電界分布の一例を示す。縦軸は電界を示し、横軸は終端構造部３０のエッジ側の端部からの距離を示す。本例の半導体装置１００の電界分布は、半導体基板のおもて面近傍の電界の分布を示す。半導体基板のおもて面近傍とは、半導体基板のおもて面から１μｍ以下、０．１μｍ以下、又は０．０１μｍ以下の深さの位置であってよい。
【００５５】
実施例１に係る半導体装置１００では、終端構造部３０の活性部側の電界が緩和されている。そして、終端構造部３０の活性部側の端部の電界が、半導体基板１０のおもて面側の電界分布の最大値よりも小さくなっている。これにより、終端構造部３０の活性部側の端部におけるアバランシェキャリアの発生を抑制できる。本例では、終端構造部３０のおもて面側の電界分布は、定格電圧印加時に、ウェル層４２と、ウェル層４２に隣接するガードリング３２の間、ガードリング３２同士の間にパルス状の波形を有する。曲線６０は、半導体装置１００の電界分布について、パルス状の波形のピークを結んだ曲線である。本例の曲線６０は、凸状を有する。
【００５６】
曲線６０は、凸状を有するので、終端構造部３０の活性部側およびエッジ側の電界が、終端構造部３０の中心の電界よりも緩和されている。例えば、終端構造部３０の最も活性部側の電界ピークは、終端構造部３０の電界分布における最大ピークの２／３以下に緩和される。また、終端構造部３０の電界分布は、終端構造部３０の中心よりもエッジ側に電界の最大ピークを有してよい。終端構造部３０の電界が活性部側で大きくなりやすいところ、終端構造部３０の中心よりもエッジ側に電界の最大ピークを設けることにより、終端構造部３０における電界分布を均一に分散しやすくなる。
【００５７】
一方、比較例１に係る半導体装置５００は、終端構造部５３０の活性部側の端部の電界が緩和されていない。曲線５６０は、半導体装置５００の電界分布について、パルス状の波形のピークを結んだ曲線である。曲線５６０は、凸状を有さず、終端構造部５３０の活性部側に電界が集中している。そのため、半導体装置５００では、ウェル層５４２のエッジ側の端部において、アバランシェキャリアが生じる。よって、ウェル層５４２がアバランシェキャリアに埋め尽くされるので、半導体基板のキャリアが引き抜かれず、素子破壊が生じる場合がある。
【００５８】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
【００５９】
請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【符号の説明】
【００６０】
１０・・・半導体基板、２０・・・活性部、２２・・・ベース層、３０・・・終端構造部、３２・・・ガードリング、３４・・・フィールドプレート層、３６・・・層間絶縁膜、３８・・・層間絶縁膜、４０・・・耐量構造部、４２・・・ウェル層、５０・・・チャネルストッパ、６０・・・曲線、１００・・・半導体装置、１０２・・・おもて面側電極、５００・・・半導体装置、５０２・・・おもて面側電極、５３０・・・終端構造部、５３２・・・ガードリング、５３４・・・フィールドプレート層、５４０・・・耐量構造部、５４２・・・ウェル層、５５０・・・チャネルストッパ、５６０・・・曲線
【図１】
0006631727.tif 000002
【図２】
0006631727.tif 000003
【図３】
0006631727.tif 000004
【図４】
0006631727.tif 000005
【図５】
0006631727.tif 000006