(57)【特許請求の範囲】
【請求項１】
ピエゾ係数の符号が異なり、互いに直列に接続される第１抵抗および第２抵抗と、
前記第１抵抗および前記第２抵抗に接続され、当該第２抵抗の抵抗値に対する当該第１抵抗の抵抗値の比に応じた出力信号を出力する増幅部と、
前記出力信号に基づく信号を駆動信号として用いる半導体素子と、
を備え、
前記増幅部は、前記第１抵抗および前記第２抵抗にかかる応力に依存した出力信号を出力し、
前記半導体素子と前記第２抵抗は同一の第１基板上に形成され、
前記増幅部と前記第１抵抗は、前記第１基板とは異なる第２基板上に形成される装置。
【請求項２】
前記増幅部は、更に、前記第１抵抗および前記第２抵抗の温度依存に応じた前記出力信号を出力する請求項１に記載の装置。
【請求項３】
前記増幅部は、入力信号を前記第１抵抗および前記第２抵抗の抵抗値に応じた増幅率で増幅した前記出力信号を出力する請求項１または２に記載の装置。
【請求項４】
前記増幅部は、前記出力信号を調整して前記第１抵抗および前記第２抵抗の間の抵抗間電圧を目標電圧に近づける請求項３に記載の装置。
【請求項５】
前記第１抵抗および前記第２抵抗は、前記出力信号を出力する出力端子および基準電位の間に接続され、
前記増幅部は、前記入力信号および前記抵抗間電圧を入力して、前記抵抗間電圧を前記入力信号の電圧に近づけるように前記出力信号を調整する請求項４に記載の装置。
【請求項６】
前記第１抵抗および前記第２抵抗は、前記入力信号を入力する入力端子および前記出力信号を出力する出力端子の間に接続され、
前記増幅部は、前記抵抗間電圧および基準電位を入力して、前記抵抗間電圧を前記基準電位に近づけるように前記出力信号を調整する請求項４に記載の装置。
【請求項７】
互いに直列に接続されたピエゾ係数の符号が異なる第３抵抗および第４抵抗を更に備え、
前記第１抵抗および前記第２抵抗は、第１入力信号を入力する第１入力端子および前記出力信号を出力する出力端子の間に接続され、
前記第３抵抗および前記第４抵抗は、第２入力信号を入力する第２入力端子および基準電位の間に接続され、
前記増幅部は、前記第１抵抗および前記第２抵抗の間の第１抵抗間電圧および前記第３抵抗および前記第４抵抗の間の第２抵抗間電圧の差に応じた前記出力信号を出力する請求項４に記載の装置。
【請求項８】
請求項１から７のいずれか一項に記載の装置と、
前記半導体素子が出力する信号を入力信号として入力する後段装置と、
を備え、
前記後段装置は、
ピエゾ係数の符号が異なり、互いに直列に接続される第５抵抗および第６抵抗と、
前記第５抵抗および前記第６抵抗に接続され、当該第６抵抗の抵抗値に対する当該第５抵抗の抵抗値の比に応じた出力信号を出力する増幅部と、
を有する装置。
【請求項９】
半導体素子と、
ピエゾ係数の符号が異なり、互いに直列に接続される第１抵抗および第２抵抗と、
前記第１抵抗および前記第２抵抗に接続され、前記半導体素子が出力する信号が入力信号として入力され、当該入力信号と、当該第２抵抗の抵抗値に対する当該第１抵抗の抵抗値の比とに応じた出力信号を出力する増幅部と、
を備え、
前記半導体素子と前記第２抵抗は同一の第１基板上に形成され、
前記増幅部と前記第１抵抗は、前記第１基板とは異なる第２基板上に形成される装置。
【請求項１０】
前記第１抵抗および前記第２抵抗の少なくとも一方は、可変抵抗である請求項１から９のいずれか一項に記載の装置。
【請求項１１】
前記第１抵抗および前記第２抵抗の少なくとも一方は、第１方向に延伸する抵抗部分と
前記第１方向とは異なる第２方向に延伸する抵抗部分とを有する請求項１から１０のいずれか一項に記載の装置。
【請求項１２】
前記出力信号を減衰させる減衰部を更に備える請求項１から１０のいずれか一項に記載の装置。
【請求項１３】
ピエゾ係数の符号が異なり、互いに直列に接続される第１抵抗および第２抵抗と、
前記第１抵抗および前記第２抵抗に接続され、当該第２抵抗の抵抗値に対する当該第１抵抗の抵抗値の比に応じた出力信号を出力する増幅部と、
半導体素子の出力に基づく信号が入力信号として入力され、前記増幅部の出力が参照電圧として入力されるＡＤ変換器と、
を備え、
前記増幅部は、前記第１抵抗および前記第２抵抗にかかる応力に依存した出力信号を出力し、
前記半導体素子と前記第２抵抗は同一の第１基板上に形成され、
前記増幅部と前記第１抵抗は、前記第１基板とは異なる第２基板上に形成される装置。
【請求項１４】
前記第１基板は、ＧａＡｓ基板、Ｓｉ基板、ＡｌＮ基板、およびサファイア基板のいずれかである請求項１から１３のいずれか一項に記載の装置。
【請求項１５】
前記半導体素子と前記第２抵抗は、同一の材料で形成される請求項１から１４のいずれか一項に記載の装置。
【請求項１６】
前記半導体素子は互いに直列に接続された複数のメサ形状の化合物半導体素子からなり、
複数の前記化合物半導体素子のうちの少なくとも一つと前記第２抵抗は、同一のメサ形状を有する請求項１から１５のいずれか一項に記載の装置。
【請求項１７】
前記第２抵抗のピエゾ係数の絶対値は、前記第１抵抗のピエゾ係数の絶対値よりも大きい請求項１から１６のいずれか一項に記載の装置。
【請求項１８】
半導体素子の出力に応じた信号を出力する信号出力部と、
互いに直列に接続され、ピエゾ係数の符号が異なる第１抵抗および第２抵抗を有し、前記半導体素子にかかる応力に応じて前記信号を補正する補正部と、
を備え、
前記半導体素子と前記第２抵抗は同一の第１基板上に形成され、
前記第１抵抗は、前記第１基板とは異なる第２基板上に形成される装置。
【請求項１９】
前記半導体素子は、ホール素子、磁気抵抗素子、赤外線素子、および紫外線素子のいずれかである請求項１から１８のいずれか一項に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、装置に関する。
【背景技術】
【０００２】
従来、半導体基板等に形成した回路素子は、温度および湿度といった使用環境の変化に依存する応力が印加され、素子定数が変動することが知られていた。例えば、半導体基板に形成した磁気センサの磁気感度も、応力によって変動する（ピエゾホール効果）ので、当該応力を検出または算出して磁気感度を補正することが知られていた（例えば、特許文献１から４、非特許文献１参照）。
特許文献１  米国特許第６９０６５１４号明細書
特許文献２  米国特許第７４３７２６０号明細書
特許文献３  米国特許第７３０２３５７号明細書
特許文献４  国際公開２０１４／００２３８７号
非特許文献１  Udo Ausserlechner, Mario Mots, Michael Holliber, "Compensation of the Piezo-Hall Effect in Integrated Hall Sensors on (100)-Si", IEEE Sensors Journal, Vol. 7, No. 11, November 2007
【発明の概要】
【発明が解決しようとする課題】
【０００３】
このように、基板上に形成された回路素子は、使用環境の変化に伴って素子定数が変動してしまうので、回路を精度良く安定に動作させることが困難であった。また、このような応力を検出して感度等を補正する場合、検出用のセンサおよびフィードバック回路等を同一の基板等に形成しなければならず、集積回路の規模が増加し、また、コストが高くなっていた。即ち、小型かつ低コストで、環境変動に依存しない高精度な集積回路が望まれていた。
【課題を解決するための手段】
【０００４】
本発明の第１の態様においては、ピエゾ係数の符号が異なり、互いに直列に接続される第１抵抗および第２抵抗と、第１抵抗および第２抵抗に接続され、当該第２抵抗の抵抗値に対する当該第１抵抗の抵抗値の比に応じた出力信号を出力する増幅部と、出力信号に基づく信号を駆動信号として用いる半導体素子と、を備え、増幅部は、第１抵抗および第２抵抗にかかる応力に依存した出力信号を出力する装置を提供する。
【０００５】
本発明の第２の態様においては、半導体素子と、ピエゾ係数の符号が異なり、互いに直列に接続される第１抵抗および第２抵抗と、第１抵抗および第２抵抗に接続され、半導体素子が出力する信号が入力信号として入力され、当該入力信号と、当該第２抵抗の抵抗値に対する当該第１抵抗の抵抗値の比とに応じた出力信号を出力する増幅部と、を備える装置を提供する。
【０００６】
本発明の第３の態様においては、ピエゾ係数の符号が異なり、互いに直列に接続される第１抵抗および第２抵抗と、第１抵抗および第２抵抗に接続され、当該第２抵抗の抵抗値に対する当該第１抵抗の抵抗値の比に応じた出力信号を出力する増幅部と、半導体素子の出力に基づく信号が入力信号として入力され、増幅部の出力が参照電圧として入力されるＡＤ変換器と、を備え、増幅部は、第１抵抗および第２抵抗にかかる応力に依存した出力信号を出力する装置を提供する。
【０００７】
本発明の第４の態様においては、半導体素子の出力に応じた信号を出力する信号出力部と、互いに直列に接続され、ピエゾ係数の符号が異なる第１抵抗および第２抵抗を有し、半導体素子にかかる応力に応じて信号を補正する補正部と、を備える装置を提供する。
【０００８】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【０００９】
【図１】本実施形態に係る装置１０００の第１の構成例を示す。
【図２】本実施形態に係る第１の構成例の装置１０００における、第１抵抗１１０および第２抵抗１２０に加わる応力に対する出力信号Ｖｏｕｔの変動量の一例を示す。
【図３】本実施形態に係る第１の構成例の装置１０００が、半導体素子１０としてホール素子の磁気感度を調節した結果の一例を示す。
【図４】本実施形態に係る信号生成装置１００の第２の構成例を示す。
【図５】本実施形態に係る第２の構成例の信号生成装置１００における、第１抵抗１１０および第２抵抗１２０に加わる応力に対する出力信号の変動量の一例を示す。
【図６】本実施形態に係る信号生成装置１００の第３の構成例を示す。
【図７】本実施形態に係る装置１０００の第２の構成例を示す。
【図８】本実施形態に係る第２の構成例の装置１０００が、ホール素子のホール電圧の応力変動を調節した結果の一例を示す。
【図９】本実施形態に係る装置１０００の第３の構成例を示す。
【図１０】本実施形態に係る装置１０００の第４の構成例を示す。
【図１１】本実施形態に係る装置１０００の第５の構成例を示す。
【図１２】本実施形態に係る第５の構成例の装置１０００がパッケージ化された構成例を示す。
【図１３】本実施形態に係る第１基板２０の構成例を示す。
【図１４】本実施形態に係る第１基板２０の断面の構成例を示す。
【図１５】本実施形態に係るＬＥＤ、第１抵抗１１０、第２抵抗１２０、および抵抗素子３３６の設計値の一例を示す。
【図１６】本実施形態に係る装置１０００が、図１５に示す設計値を用いた場合の発光量Ｌｕの変動率の一例を示す。
【発明を実施するための形態】
【００１０】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００１１】
図１は、本実施形態に係る装置１０００の第１の構成例を示す。装置１０００は、半導体素子１０の環境変動に伴って発生する応力が出力信号に与える影響を調整する。装置１０００は、半導体素子１０と、信号生成装置１００と、電流生成部３００と、を備える。
【００１２】
半導体素子１０は、基板等に形成され、使用環境の変化に伴って素子定数が変動し、出力信号が変化してしまうデバイスである。半導体素子１０は、例えば、センサ、制御回路、増幅回路、および発光デバイス等のいずれかを含んでよい。半導体素子１０は、一例として、ホール素子、磁気抵抗素子、赤外線素子、および紫外線素子のいずれかである。このような半導体素子１０を備える装置１０００は、環境変動に依存しない高精度なセンサ、制御回路、増幅回路、および／または発光デバイス等として機能する。本実施形態において、装置１０００が応力の発生によって変動するセンサ等の感度を調節する例を説明する。
【００１３】
信号生成装置１００は、半導体素子１０を調整する信号を出力する。図１に示す信号生成装置１００は、入力信号を増幅する増幅回路の例を示す。ここで、入力信号は、半導体素子１０の動作を制御する制御信号、または、半導体素子１０を駆動する駆動信号でよい。信号生成装置１００は、入力信号に半導体素子１０を調整する信号を重畳させて出力してよい。信号生成装置１００は、入力端子１０２と、出力端子１０４と、基準電位１０６と、第１抵抗１１０と、第２抵抗１２０と、増幅部１３０と、を備える。
【００１４】
入力端子１０２は、入力信号Ｖｉｎが入力する。出力端子１０４は、出力信号Ｖｏｕｔを出力する。基準電位１０６は、予め定められた電位、参照電位、設定電位、または設計電位等でよい。基準電位１０６は、一例として、ＧＮＤ電位（＝０Ｖ）である。
【００１５】
第１抵抗１１０は、基板に形成される。第１抵抗１１０は、理想的には抵抗値Ｒ１を有する。第１抵抗１１０は、半導体基板上に形成されてよい。また、第１抵抗１１０は、複数の抵抗素子で形成されてよい。図１の例において、第１抵抗１１０の一端は、出力端子１０４に接続され、出力端子１０４から基準電位１０６へと至る経路上に設けられる。
【００１６】
第２抵抗１２０は、基板に形成される。第２抵抗１２０は、第１抵抗１１０と略同一の基板に形成されてよい。第２抵抗１２０は、理想的には抵抗値Ｒ２を有する。第２抵抗１２０は、半導体基板上に形成されてよい。また、第２抵抗１２０は、複数の抵抗素子で形成されてよい。図１の例において、第２抵抗１２０の一端は第１抵抗１１０の他端に接続され、第２抵抗１２０の他端は基準電位１０６に接続される。第２抵抗１２０は、出力端子１０４から基準電位１０６へと至る経路上において、第１抵抗１１０および基準電位１０６の間に設けられる。即ち、第１抵抗１１０および第２抵抗１２０は、互いに直列に接続される。
【００１７】
増幅部１３０は、第１抵抗１１０および第２抵抗１２０に接続され、入力信号を第１抵抗１１０および第２抵抗１２０の抵抗値に応じた増幅率で出力信号を出力する。図１は、増幅部１３０が当該第２抵抗の抵抗値に対する当該第１抵抗の抵抗値の比に応じた出力信号を出力する例を示す。増幅部１３０は、図１において「−」と示した反転入力端子と、「＋」と示した非反転入力端子と、出力端子と、を含む演算増幅器（オペアンプ）でよい。
【００１８】
増幅部１３０は、入力信号Ｖｉｎを増幅した出力信号Ｖｏｕｔを出力する。第１の構成例の信号生成装置１００は、第１抵抗１１０、第２抵抗１２０、および増幅部１３０が非反転増幅回路を構成するように設けられる。即ち、増幅部１３０は、出力信号Ｖｏｕｔを調整して第１抵抗１１０および第２抵抗１２０の間の抵抗間電圧を目標電圧に近づけるように動作する。より具体的には、第１抵抗１１０および第２抵抗１２０は、出力信号Ｖｏｕｔを出力する出力端子１０４および基準電位１０６の間に接続され、増幅部１３０は、入力信号Ｖｉｎおよび抵抗間電圧を入力して、当該抵抗間電圧を入力信号Ｖｉｎの電圧に近づけるように出力信号Ｖｏｕｔを調整する。
【００１９】
即ち、増幅部１３０は、次式で示すように、入力信号Ｖｉｎを第１抵抗１１０および第２抵抗１２０の抵抗値Ｒ１およびＲ２に応じた増幅率で増幅した出力信号Ｖｏｕｔを出力する。
（数１）
Ｖｏｕｔ＝（１＋Ｒ１／Ｒ２）Ｖｉｎ
【００２０】
ここで、第１抵抗１１０および第２抵抗１２０の抵抗値Ｒ１およびＲ２は、応力に応じて変動する。このような応力と抵抗値の比例係数をピエゾ係数と呼ぶ。例えば、１００ＭＰａの応力を抵抗に印加することにより、抵抗値が＋１％変化した場合、当該ピエゾ係数は、＋１［％／１００ＭＰａ］となる。
【００２１】
一の物質のピエゾ係数は、例えば、当該一の物質に既知の大きさの応力を印加しながら、当該一の物質の電気特性（抵抗値、磁気感度、光が物質に入射した場合に発生する光電流、または、物質を用いてトランジスタを形成した場合のベースエミッター電圧等）を測定することで取得できる。一例として、抵抗のピエゾ係数は、当該抵抗に既知の応力を印加しながら抵抗値を測定し、応力に対する抵抗変化率の傾きを算出することで、ピエゾ係数を取得できる。ピエゾ係数の単位は、［％／ＭＰａ］となる。
【００２２】
なお、応力はテンソル量なので、ピエゾ係数もテンソル表現となる。ピエゾ抵抗効果におけるピエゾ係数および応力のテンソル表現の一例を次式に示す。
【数２】
0006706990.tif 000002
【数３】
0006706990.tif 000003
【００２３】
πは、ピエゾ抵抗テンソルである。また、πｍｎは、πｉｊｋｌの省略表現であり、ｉｊｋｌは、電流の方向、抵抗の方向、力が加わる面、力の方向を示す。より具体的には、１１→１，２２→２，３３→３，２３→４，３１→４，１２→６と省略される。例えば、シリコン（Ｓｉ）単結晶の＜１００＞，＜０１０＞，＜００１＞方向をそれぞれ１，２，３方向とした場合、π１１はπ１１１１を示す。即ち、π１１は、Ｓｉ単結晶の＜１００＞方向に垂直な面に、＜１００＞方向の力を印加した条件で、電流を＜１００＞方向に流した場合に、＜１００＞方向の抵抗が変化する率を示す。
【００２４】
σは、応力テンソルである。σは、互いに直交するＸＹＺ軸を設定した場合の、Ｘ方向の垂直応力＝σｘ、Ｙ方向の垂直応力＝σｙ、Ｚ方向の垂直応力＝σｚ、ＸＹ方向のせん断応力＝τｘｙ、ＸＺ方向のせん断応力＝τｘｚ、およびＹＺ方向のせん断応力＝τｙｚで表現される。なお、ＸＹＺ軸は、Ｓｉの結晶軸とは関係なく、互いに直交していれば任意に取ることができる。
【００２５】
ρは、抵抗率である。また、抵抗率の変化率は、「π×σ」となる。なお、ｌｊ，ｌｋは、抵抗に流す電流の方向を示す。例えば、Ｘ方向にレイアウトしてＸ方向に電流を流す抵抗の場合、ｌｘ＝１，ｌｙ＝０，ｌｚ＝０となり、抵抗率の変化は、Δρ／ρ＝Δρｘｘ／ρとなる。
【００２６】
本実施形態において、「抵抗のピエゾ係数の符号が異なる」と説明した場合、上記のπ１１またはπ１２のピエゾ係数の符号が異なることを意味する。また、これに代えて、π１１およびπ１２双方のピエゾ係数の符号が互いに異なることを意味してもよい。一例として、Ｓｉ基板上に形成されたＮ型ポリシリコン（Ｎ＋Ｐｏｌｙ）およびＰ型ポリシリコン（Ｐ＋Ｐｏｌｙ）は、不純物のドープ濃度によっても左右されるが、一般的に、π１１およびπ１２双方のピエゾ係数の符号が異なる。
【００２７】
また、既知の応力の印加方法としては、４点曲げ測定が知られている。これは、応力を印加する対象となる素子を中心部付近に配置した短冊形状の試験片に対して、４か所に荷重を印加することで、対象となる素子に既知の応力を印加する方法である。
【００２８】
本実施形態に係る信号生成装置１００において、第１抵抗１１０および第２抵抗１２０は、このようなピエゾ係数の符号が異なるように形成される。また、第１抵抗１１０および第２抵抗１２０は、異なる値のピエゾ係数をそれぞれ有してよい。これによって、増幅部１３０は、第１抵抗１１０および第２抵抗１２０にかかる応力に依存した出力信号Ｖｏｕｔを出力する。そして、半導体素子１０は、当該出力信号Ｖｏｕｔに基づく信号を駆動信号として用いる。
【００２９】
電流生成部３００は、信号生成装置１００の出力信号に応じた電流を生成する。電流生成部３００は、電源部３１０、増幅部３２０、増幅素子３３２、増幅素子３３４、抵抗素子３３６、増幅素子３４２、増幅素子３４４、および増幅素子３５２を有する。
【００３０】
電源部３１０は、装置１０００の各部に電源電圧および／または電源電流を供給する。電源部３１０は、半導体素子１０に電源電圧および／または電源電流を供給してもよい。また、電源部３１０は、信号生成装置１００に電源電圧を供給してもよい。
【００３１】
増幅部３２０は、信号生成装置１００の出力信号を受け取り、当該出力信号に応じた信号出力を出力する。増幅部３２０は、非反転入力および反転入力を含むオペアンプでよい。信号生成装置１００は、一例として、出力電圧Ｖｏｕｔを増幅部３２０の非反転入力に供給する。
【００３２】
増幅素子３３２、増幅素子３３４、抵抗素子３３６、増幅素子３４２、および増幅素子３４４は、カレントミラー回路を構成してよい。即ち、電源部３１０から増幅素子３３２、増幅素子３３４、および抵抗素子３３６を介して基準電位１０６へと至る経路に流れる電流Ｉ１は、電源部３１０から増幅素子３４２および増幅素子３４４を介して基準電位１０６へと至る経路に流れる電流Ｉ２と略同一となるように、カレントミラー回路が構成される。
【００３３】
ここで、抵抗素子３３６の抵抗値をＲ５とすると、増幅素子３３４および抵抗素子３３６の間の電位Ｖ１はＩ１・Ｒ５となり、当該電位Ｖ１が増幅部３２０の反転入力に供給される。したがって、増幅部３２０は、当該電位Ｖ１を信号生成装置１００の出力電圧Ｖｏｕｔに近づけるように増幅素子３３４に供給する出力信号を調整する。即ち、抵抗素子３３６に流れる電流Ｉ１は、信号生成装置１００の出力信号Ｖｏｕｔと抵抗値Ｒ５に応じた定電流となる。
【００３４】
また、増幅素子３４２、増幅素子３４４、および増幅素子３５２は、カレントミラー回路を構成してよい。即ち、電源部３１０から増幅素子３４２および増幅素子３４４を介して基準電位１０６へと至る経路に流れる電流Ｉ２は、半導体素子１０から増幅素子３５２を介して基準電位１０６へと至る経路に流れる電流Ｉ３と略同一となるように、カレントミラー回路が構成される。したがって、半導体素子１０に流れる電流Ｉ３は、信号生成装置１００の出力信号Ｖｏｕｔおよび抵抗値Ｒ５に応じた電流Ｉ１と略同一の電流値の定電流となる。半導体素子１０は、このように電流生成部３００が生成した電流を電源電流として用いることになる。
【００３５】
即ち、半導体素子１０に流れる電流Ｉ３は、信号生成装置１００の出力信号Ｖｏｕｔに応じた電流値となるので、半導体素子１０は、信号生成装置１００の出力信号Ｖｏｕｔに基づく信号で駆動されることになる。したがって、信号生成装置１００は、第１抵抗１１０および第２抵抗１２０のピエゾ係数を異ならせることにより、半導体素子１０の使用環境の変化に伴って変動する出力信号を低減するように調節することができる。このような信号生成装置１００による半導体素子１０の出力変動の調節について、次に説明する。
【００３６】
図２は、本実施形態に係る第１の構成例の装置１０００における、第１抵抗１１０および第２抵抗１２０に加わる応力に対する出力信号Ｖｏｕｔの変動量の一例を示す。図２の横軸は、第１抵抗１１０および第２抵抗１２０に印加される応力を示し、縦軸は信号生成装置１００の出力信号Ｖｏｕｔの変動量を％単位で示す。なお、図２は、第１抵抗１１０のピエゾ係数が＋１［％／１００ＭＰａ］、第２抵抗１２０のピエゾ係数が−１［％／１００ＭＰａ］の場合の計算例を示す。
【００３７】
図２において、実線で示すグラフは、抵抗値Ｒ１およびＲ２がそれぞれ１ｋΩの場合の計算結果を示す。この場合、応力が０ＭＰａの場合は変動量が０％であり、応力が１００ＭＰａへと増加するにしたがって出力信号Ｖｏｕｔの変動量が１．０％に増加する結果が算出された。また、点線で示すグラフは、抵抗値Ｒ１が１ｋΩ、Ｒ２が３ｋΩの場合の計算結果を示す。この場合、応力が０ＭＰａの場合は変動量が０％であり、応力が１００ＭＰａへと増加するにしたがって出力信号Ｖｏｕｔの変動量が０．５％に増加する結果が算出された。
【００３８】
また、一点鎖線で示すグラフは、抵抗値Ｒ１が３ｋΩ、Ｒ２が１ｋΩの場合の計算結果を示す。この場合、応力が０ＭＰａの場合は変動量が０％であり、応力が１００ＭＰａへと増加するにしたがって出力信号Ｖｏｕｔの変動量が１．５％に増加する結果が算出された。このように、本実施形態に係る信号生成装置１００は、第１抵抗１１０および第２抵抗１２０のピエゾ係数および抵抗値に基づき、出力信号Ｖｏｕｔの応力依存性を容易に調節することができる。
【００３９】
例えば、信号生成装置１００の出力信号Ｖｏｕｔを用いて駆動する半導体素子１０が、使用環境の変化に伴って、当該半導体素子１０の少なくとも一部における応力変動に起因して出力信号を変動させることがある。この場合、本実施形態に係る信号生成装置１００は、第１抵抗１１０および第２抵抗１２０のピエゾ係数および抵抗値を用いて、半導体素子１０の出力信号の応力依存性を低減させる（キャンセルする）ように、出力信号Ｖｏｕｔの応力依存性を調節することで、半導体素子１０の出力信号の変動を低減できる。
【００４０】
一例として、半導体素子１０が、応力１００ＭＰａの印加に対して−１．０％の変動量に相当する出力信号の変動特性を有する場合を考える。この場合、信号生成装置１００は、第１抵抗１１０のピエゾ係数を＋１［％／１００ＭＰａ］、第２抵抗１２０のピエゾ係数を−１［％／１００ＭＰａ］、抵抗値Ｒ１およびＲ２をそれぞれ１ｋΩとすることで、応力１００ＭＰａの印加に対して＋１．０％の変動量の応力依存性を有する出力信号Ｖｏｕｔを出力する。半導体素子１０は、このような出力信号Ｖｏｕｔを駆動信号として用いることにより、回路素子に加わる応力を検出するセンサ等を用いずに、応力の影響を低減させることができる。即ち、本実施形態に係る装置１０００は、小型かつ低コストで、環境変動に依存しない高精度な半導体集積回路を構成することができる。
【００４１】
図３は、本実施形態に係る第１の構成例の装置１０００が、半導体素子１０としてホール素子の磁気感度を調節した結果の一例を示す。なお、ホール素子は、基板に形成され、予め定められた方向の磁場を検出する素子である。より具体的には、基板表面をＸＹ平面とし、ＸＹ平面に垂直な方向をＺ軸とすると、ホール素子は、Ｘ軸方向に電流を流すとＺ軸方向に入力する磁場Ｂに応じたＹ軸方向の起電力（ホール電圧）Ｖｈａｌｌを発生させる（ホール効果）素子である。このような半導体素子１０のホール電圧Ｖｈａｌｌは、磁気感度ＳＩを用いて、次式で示される。
（数４）
Ｖｈａｌｌ＝ＳＩ・Ｉ３・Ｂ
【００４２】
このようなホール素子は、応力が加わることに応じて、磁気感度ＳＩが変動する。ここで、ホール素子が、磁気感度の応力依存性として略４［％／１００ＭＰａ］のピエゾ係数を有する例を説明する。即ち、本例のホール素子は、一例として、圧縮応力として−１００ＭＰａが印加された場合、磁気感度ＳＩが略４％低下する。したがって、ホール素子に流す電流Ｉ３の応力依存性が負の符号を有することにより、当該ホール素子のホール電圧Ｖｈａｌｌの変動を低減させるように調節できる。
【００４３】
図３の横軸は、半導体素子１０であるホール素子、第１抵抗１１０、および第２抵抗１２０に印加される応力を示し、縦軸はホール素子の磁気感度ＳＩの変化率を％単位で示す。なお、図３は、ホール素子の磁気感度ＳＩの応力依存性（即ち、ピエゾ係数：＋４［％／１００ＭＰａ］）を実線で示す。
【００４４】
ここで、信号生成装置１００の第１抵抗１１０の抵抗値Ｒ１を１ｋΩ、第２抵抗１２０の抵抗値Ｒ２を０．３ｋΩ、第１抵抗１１０のピエゾ係数を−１［％／１００ＭＰａ］、第２抵抗１２０のピエゾ係数を１［％／１００ＭＰａ］とした場合、当該信号生成装置１００は、出力信号Ｖｏｕｔの応力依存性を、略−１．５［％／１００ＭＰａ］とすることができる。
【００４５】
また、ホール素子に流れる電流Ｉ３は、電流生成部３００の抵抗素子３３６に依存するので、当該抵抗素子３３６のピエゾ係数を用いて更に電流Ｉ３の応力依存性を調節してもよい。これにより、装置１０００は、ホール素子に流れる電流Ｉ３の応力依存性を、信号生成装置１００の出力信号Ｖｏｕｔの応力依存性および抵抗素子３３６のピエゾ係数の総和に略等しくさせることができる。
【００４６】
例えば、装置１０００が抵抗素子３３６のピエゾ係数を−１［％／１００ＭＰａ］とすることで、ホール素子に流れる電流Ｉ３の応力依存性を、合計で略−２．５［％／１００ＭＰａ］とすることができる。装置１０００は、このようにして生成した電流Ｉ３を用いることにより、図３の点線で示すホール素子のホール電圧Ｖｈａｌｌの応力依存性を、更に調節して、０［％／１００ＭＰａ］に近づけることができる。このように、装置１０００は、電流Ｉ３の応力依存性を調節することで、ホール素子のホール電圧Ｖｈａｌｌの応力変動を低減できることがわかる。
【００４７】
図４は、本実施形態に係る信号生成装置１００の第２の構成例を示す。装置１０００は、図１に示す信号生成装置１００に代えて、第２の構成例の信号生成装置１００を備えてもよい。第２の構成例の信号生成装置１００において、図１に示された本実施形態に係る信号生成装置１００の動作と略同一のものには同一の符号を付け、説明を省略する。第２の構成例の信号生成装置１００は、反転増幅回路を構成する例を示す。
【００４８】
即ち、第１抵抗１１０および第２抵抗１２０は、入力信号Ｖｉｎを入力する入力端子１０２および出力信号Ｖｏｕｔを出力する出力端子１０４の間に接続される。また、増幅部１３０は、第１抵抗１１０および第２抵抗１２０の抵抗間電圧および基準電位１０６を入力して、当該抵抗間電圧を基準電位１０６に近づけるように出力信号Ｖｏｕｔを調整する。増幅部１３０は、次式で示すように、入力信号Ｖｉｎを第１抵抗１１０および第２抵抗１２０の抵抗値Ｒ１およびＲ２に応じた増幅率で増幅した出力信号Ｖｏｕｔを出力する。
（数５）
Ｖｏｕｔ≒（Ｒ２／Ｒ１）Ｖｉｎ
【００４９】
第２の構成例の信号生成装置１００においても、第１抵抗１１０および第２抵抗１２０は、ピエゾ係数が異なるように形成される。第２の構成例の信号生成装置１００による応力変動の調節について、図５を用いて説明する。
【００５０】
図５は、本実施形態に係る第２の構成例の信号生成装置１００における、第１抵抗１１０および第２抵抗１２０に加わる応力に対する出力信号の変動量の一例を示す。図５の横軸は、第１抵抗１１０および第２抵抗１２０に印加される応力を示し、縦軸は信号生成装置１００の出力信号Ｖｏｕｔの変動量を％単位で示す。なお、図５は、第１抵抗１１０のピエゾ係数が＋１［％／１００ＭＰａ］、第２抵抗１２０のピエゾ係数が−１［％／１００ＭＰａ］の場合の計算例を示す。
【００５１】
図５において、実線で示すグラフは、抵抗値Ｒ１およびＲ２がそれぞれ１ｋΩの場合の計算結果を示す。この場合、応力が０ＭＰａの場合は変動量が０％であり、応力が１００ＭＰａへと増加するにしたがって出力信号Ｖｏｕｔの変動量が−２．０％に減少する結果が算出された。なお、抵抗値Ｒ１が１ｋΩ、Ｒ２が３ｋΩの場合の計算結果、および抵抗値Ｒ１が３ｋΩ、Ｒ２が１ｋΩの場合の計算結果は、実線で示すグラフと略同一の結果が得られた。
【００５２】
即ち、第２の構成例の信号生成装置１００においても、第１抵抗１１０および第２抵抗１２０のピエゾ係数に基づき、出力信号Ｖｏｕｔの応力依存性を容易に調節することができる。一例として、入力信号Ｖｉｎが、応力１００ＭＰａの印加に対して＋２．０％の変動量を有する場合、信号生成装置１００は、第１抵抗１１０のピエゾ係数を＋１［％／１００ＭＰａ］、第２抵抗１２０のピエゾ係数を−１［％／１００ＭＰａ］とすることで、当該入力信号Ｖｉｎの応力依存性を調節できる。これにより、装置１０００は、このような応力依存性を調節した出力信号Ｖｏｕｔを半導体素子１０の駆動信号として用いることにより、環境変動に依存しない高精度な半導体集積回路を構成することができる。
【００５３】
図６は、本実施形態に係る信号生成装置１００の第３の構成例を示す。装置１０００は、図１に示す信号生成装置１００に代えて、第３の構成例の信号生成装置１００を備えてもよい。第３の構成例の信号生成装置１００において、図１および図４に示された本実施形態に係る信号生成装置１００の動作と略同一のものには同一の符号を付け、説明を省略する。
【００５４】
なお、第３の構成例の信号生成装置１００は、入力端子１０２が第１入力信号Ｖ１を入力する第１入力端子として機能する。また、第３の構成例の信号生成装置１００は、第２入力信号Ｖ２を入力する第２入力端子２０２と、第３抵抗２１０と、第４抵抗２２０と、を備え、差動増幅回路を構成する例を示す。
【００５５】
第３抵抗２１０および第４抵抗２２０は、基板に形成され、理想的には抵抗値Ｒ１およびＲ２をそれぞれ有する。第３抵抗２１０および第４抵抗２２０は、第１抵抗１１０と略同一の基板に形成されてよい。第３抵抗２１０および第４抵抗２２０は、第１抵抗１１０と同様に、応力に比例して抵抗値Ｒ１およびＲ２がそれぞれ変動する。第３抵抗２１０および第４抵抗２２０は、半導体基板上に形成されてよい。第３抵抗２１０は第１抵抗１１０と、第４抵抗２２０は第２抵抗１２０と、略同一に形成されてよい。また、第３抵抗２１０および第４抵抗２２０は、複数の抵抗素子で形成されてよい。
【００５６】
図６において、第１抵抗１１０および第２抵抗１２０は、第１入力信号Ｖ１を入力する入力端子１０２および出力信号を出力する出力端子１０４の間に、互いに直列に接続される。また、第３抵抗２１０および第４抵抗２２０は、第２入力信号Ｖ２を入力する第２入力端子２０２および基準電位１０６の間に、互いに直列に接続される。そして、増幅部１３０は、第１抵抗１１０および第２抵抗１２０の間の第１抵抗間電圧および第３抵抗２１０および第４抵抗２２０の間の第２抵抗間電圧の差に応じた出力信号Ｖｏｕｔを出力する。
【００５７】
即ち、増幅部１３０は、次式で示すように、第１入力信号Ｖ１および第２入力信号Ｖ２の差分信号（Ｖ２−Ｖ１）を、第１抵抗１１０から第４抵抗２２０の抵抗値に応じた増幅率で増幅した出力信号Ｖｏｕｔを出力する。
（数６）
Ｖｏｕｔ＝（Ｒ２／Ｒ１）（Ｖ２−Ｖ１）
【００５８】
第３の構成例の信号生成装置１００においても、第３抵抗２１０および第４抵抗２２０は、第１抵抗１１０および第２抵抗１２０と同様に、ピエゾ係数が異なるように形成される。（数５）式に示す第３の構成例の信号生成装置１００が出力する出力信号Ｖｏｕｔは、（数４）式と同様に、抵抗値の比（Ｒ２／Ｒ１）が係数として用いられる。したがって、第３の構成例の信号生成装置１００における、第１抵抗１１０から第４抵抗２２０に加わる応力に対する出力信号の変動量の傾向は、図５に示した出力信号の変動量の傾向と略一致する。即ち、第３の構成例の信号生成装置１００の場合、第１抵抗１１０から第４抵抗２２０のピエゾ係数に基づき、出力信号Ｖｏｕｔの応力依存性を容易に調節することができる。
【００５９】
図７は、本実施形態に係る装置１０００の第２の構成例を示す。装置１０００は、半導体素子１０と、第３の構成例の信号生成装置１００と、を備える。信号生成装置１００は、半導体素子１０の出力を調節し、応力による感度の変動を低減させた信号を出力する。
【００６０】
即ち、信号生成装置１００は、ピエゾ係数の符号が異なり、互いに直列に接続される第１抵抗１１０および第２抵抗１２０を有する。また、信号生成装置１００は、ピエゾ係数の符号が異なり、互いに直列に接続される第３抵抗２１０および第４抵抗２２０を有する。また、信号生成装置１００は、半導体素子１０が出力する信号が入力信号として入力され、当該入力信号と、第２抵抗１２０の抵抗値に対する第１抵抗１１０の抵抗値の比とに応じた出力信号を出力する増幅部１３０を有する。
【００６１】
本実施形態において、半導体素子１０がホール素子である例を説明する。即ち、装置１０００は、ホール素子が発生させるホール電圧Ｖｈａｌｌを調節して、応力による感度の変動を低減させた磁気センサとして機能する。また、本実施形態において、信号生成装置１００は、半導体素子１０の後段に接続される後段回路として動作する。
【００６２】
第３の構成例の信号生成装置１００は、図６で説明したように、第１抵抗１１０から第４抵抗２２０のピエゾ係数に応じて、出力端子１０４から出力する出力信号Ｖｏｕｔの応力依存性を容易に調節することができる。したがって、信号生成装置１００は、ホール素子から出力されるホール電圧Ｖｈａｌｌが応力依存性を有しても、当該ホール電圧Ｖｈａｌｌの応力依存性を低減させるように、出力信号Ｖｏｕｔを調節することができる。このような信号生成装置１００によるホール電圧Ｖｈａｌｌの応力変動の調節について、図８を用いて説明する。
【００６３】
図８は、本実施形態に係る第２の構成例の装置１０００が、ホール素子のホール電圧の応力変動を調節した結果の一例を示す。図８の横軸は、ホール素子、および第１抵抗１１０から第４抵抗２２０に印加される応力を示し、縦軸はホール素子のホール電圧の変化率を％単位で示す。また、図８は、ホール電圧の応力依存性Ｈａｌｌ＿ＳＩを実線で示す。ホール電圧Ｈａｌｌ＿ＳＩの応力依存性は、（数４）式より、ホール素子の磁気感度のピエゾ係数と略同一となり、本例において＋４［％／１００ＭＰａ］とした。
【００６４】
第３の構成例の信号生成装置１００は、図６で説明したように、例えば、図５に示すような略−２［％／１００ＭＰａ］の応力依存性を有する出力信号Ｖｏｕｔを出力するように調節できる。したがって、第２の構成例の装置１０００は、このような信号生成装置１００を用いてホール電圧を増幅することにより、ホール電圧の応力依存性を低減させることができる。図８の点線は、＋４［％／１００ＭＰａ］の応力依存性を有するホール電圧を、出力信号が略−２［％／１００ＭＰａ］の応力依存性を有する信号生成装置１００を用いて増幅させた結果の一例を示す。第２の構成例の装置１０００は、ホール電圧の応力依存性を低減させるように調節できることがわかる。
【００６５】
以上のように、本実施形態に係る第２の構成例の装置１０００は、ホール素子から供給されるホール電圧の応力変動を調整しつつ、当該ホール電圧を増幅することができる。したがって、装置１０００は、信号生成装置１００を半導体素子１０の後段回路として用いることにより、回路規模の増加を防止しつつ、精度良く磁場を検出することができる。
【００６６】
なお、第１の構成例の装置１０００が、ホール素子に流れる電流Ｉ３の応力変動を調節することができ、第２の構成例の装置１０００が、ホール素子が生成するホール電圧の応力変動を調整することができることをそれぞれ説明した。そこで、第１の構成例の装置１０００および第２の構成例の装置１０００を組み合わせることにより、ホール素子に流れる電流およびホール素子が生成するホール電圧の応力変動を総合的に調整してもよい。
【００６７】
図９は、本実施形態に係る装置１０００の第３の構成例を示す。装置１０００において、図９および図１１に示された第１および第２の構成例の装置１０００の動作と略同一のものには同一の符号を付け、説明を省略する。装置１０００は、第１の構成例の装置１０００および第２の構成例の装置１０００を組み合わせ、ホール素子に流れる電流およびホール素子が生成するホール電圧の応力変動を総合的に調整する。
【００６８】
第３の構成例の装置１０００は、半導体素子１０と、第１の構成例の信号生成装置１００と、電流生成部３００と、後段装置５００と、を備える。即ち、第３の構成例の装置１０００は、図１に示す第１の構成例の装置１０００に、図６および図７に示す信号生成装置１００を加えた構成と略同一である。
【００６９】
装置１０００は、一例として、第１の構成例の信号生成装置１００および電流生成部３００を用いて、ホール素子に流れる電流ＩＨの応力変動を調節する。また、装置１０００は、後段装置５００を用いて、ホール素子が生成するホール電圧の応力変動を調節する。
【００７０】
なお、図９において、後段装置５００は、信号生成装置１００と区別するため、図６に示す第３の構成例の信号生成装置１００とは異なる符号を付した。しかしながら、後段装置５００が備える入力端子５０２、出力端子５０４、第５抵抗５１０、第６抵抗５２０、増幅部５３０、第２入力端子６０２、第７抵抗６１０、および第８抵抗６２０は、図６に示す第３の構成例の信号生成装置１００が備える各部に対応し、略同一の動作を実行してよい。
【００７１】
即ち、後段装置５００は、半導体素子１０が出力する信号を入力信号として入力する。また、後段装置５００は、図７で説明したように、ピエゾ係数の符号が異なり、互いに直列に接続される、第５抵抗５１０および第６抵抗５２０と、第７抵抗６１０および第８抵抗６２０と、当該第５から第８抵抗６２０に接続され、当該第６抵抗５２０の抵抗値に対する当該第５抵抗５１０の抵抗値の比に応じた出力信号を出力する増幅部５３０と、を有する。これにより、第３の構成例の装置１０００は、ホール素子の磁気感度を、より正確に調節して補正することができる。
【００７２】
以上の本実施形態に係る装置１０００は、半導体素子１０の出力信号Ｖｏｕｔおよび／または出力信号Ｉｏｕｔの応力依存性を調節して出力する例を説明した。なお、装置１０００は、これらに限定されるものではない。例えば、装置１０００は、半導体素子１０の後段に接続される回路の応力依存性を相殺するように出力信号の応力依存性を調節する。一例として、装置１０００が、半導体素子１０の後段に接続されるＡＤ変換器２５０の参照電圧の応力依存性を調節する構成を、図１０を用いて説明する。
【００７３】
図１０は、本実施形態に係る装置１０００の第４の構成例を示す。第４の構成例の装置１０００において、図１に示された本実施形態に係る装置１０００の動作と略同一のものには同一の符号を付け、説明を省略する。なお、第４の構成例の装置１０００は、第１の構成例の信号生成装置１００と、ＡＤ変換器２５０と、を組み合わせた構成の例を示す。
【００７４】
ＡＤ変換器２５０は、第１の構成例の信号生成装置１００からの出力信号Ｖｏｕｔを参照電圧として入力する。即ち、ＡＤ変換器２５０は、外部から入力される参照電圧を、信号生成装置１００を介して入力する。また、ＡＤ変換器２５０は、デジタル信号に変換すべきアナログ信号を半導体素子１０から入力する。即ち、ＡＤ変換器２５０は、半導体素子１０の出力に基づく信号が入力信号として入力され、信号生成装置１００の増幅部１３０の出力が参照電圧として入力される。
【００７５】
以上のように、図１０に示す装置１０００は、半導体素子１０が出力する応力依存性を有するアナログ信号を、信号生成装置１００から供給される参照電圧に基づき、ＡＤ変換器２５０がデジタル信号に変換し、変換したデジタル信号を出力端子２０４から出力する。ここで、ＡＤ変換器２５０は、入力するアナログ信号および／または参照電圧が応力依存性を有していると、環境変動に応じて入力信号が変動することになるので、デジタル信号への変換精度が劣化する場合がある。
【００７６】
そこで、本実施形態に係る装置１０００は、図１および図２を用いて説明したように、第１抵抗１１０および第２抵抗１２０のピエゾ係数および抵抗値を用いて信号生成装置１００の出力信号Ｖｏｕｔの応力依存性を調節し、ＡＤ変換器２５０の変換精度の劣化を低減させる。即ち、信号生成装置１００は、外部から供給される参照電圧が応力依存性を有する場合、当該参照電圧の応力依存性を低減させる（キャンセルする）ように調節して、応力依存性を低減させた参照電圧をＡＤ変換器２５０に供給する。
【００７７】
このように、装置１０００は、ＡＤ変換器２５０が用いる参照電圧の応力依存性を低減させるので、ＡＤ変換器２５０の変換精度を劣化させずに、半導体素子１０から入力するアナログ信号をデジタル信号に変換して出力端子２０４から出力させることができる。
【００７８】
また、本実施形態に係る装置１０００は、半導体素子１０が出力するアナログ信号が応力依存性を有する場合、当該アナログ信号の応力依存性を低減させる（キャンセルする）ように、参照電圧の応力依存性を調節してもよい。即ち、信号生成装置１００は、外部から供給される参照電圧に、応力依存性を発生させるように調節する。この場合、信号生成装置１００は、参照電圧の応力依存性を、アナログ信号の応力依存性と略一致するように調節してよい。
【００７９】
即ち、例えば、アナログ信号の電圧値が応力変動に伴って増加（減少）しても、信号生成装置１００が参照電圧を同様に増加（減少）させることで、デジタル信号への変換結果を略一定に保つ。これによって、装置１０００は、ＡＤ変換器２５０の変換精度を劣化させずに、アナログ信号をデジタル信号に変換して出力させることができる。
【００８０】
また、本実施形態に係る装置１０００は、外部から供給される参照電圧および半導体素子１０が出力するアナログ信号が応力依存性を有する場合であっても、参照電圧の応力依存性を調節することで、２つの信号の応力依存性の影響を低減させてもよい。この場合、信号生成装置１００は、参照電圧の応力依存性を、アナログ信号の応力依存性と略一致するように調節する。これによって、装置１０００は、ＡＤ変換器２５０の変換精度を劣化させずに、アナログ信号をデジタル信号に変換して出力させることができる。
【００８１】
以上のように、本実施形態に係る装置１０００は、半導体素子１０、および／または、半導体素子１０の後段に接続される回路の応力依存性を低減させる例を説明した。なお、装置１０００は、この例に限定されるものではなく、例えば、出力信号を減衰させる減衰部を更に備えてもよい。例えば、図７に示す第２の構成例の装置１０００が入力信号を増加させつつ応力依存性を調節した出力信号を出力した場合、後段に接続した減衰部で当該出力信号を減衰してよい。これにより、装置１０００は、出力信号強度を予め定められた信号強度レベルにして出力することができるので、回路の設計自由度を向上させることができる。
【００８２】
なお、上記の例において、減衰部が応力依存性を有する場合であっても、信号生成装置１００は、装置１０００全体の応力依存性を低減させるように出力信号の応力依存性を調節してよい。これにより、装置１０００は、装置１０００内部の応力依存性を低減させつつ、意図した信号レベルの出力信号を出力することができる。
【００８３】
以上の本実施形態に係る装置１０００は、１つまたは２つの信号生成装置１００を備える例を説明した。これに代えて、装置１０００は、３以上の信号生成装置１００を備えてもよい。即ち、装置１０００は、複数の信号生成装置１００を用いることで、半導体素子１０の入力信号、出力信号、および／または半導体素子１０に接続されるデバイス等の応力依存性ならびに出力信号レベルの調節の自由度を更に向上させることができる。
【００８４】
以上の本実施形態に係る装置１０００は、増幅部１３０を有する信号生成装置１００を用いて、半導体素子１０の応力依存性を調節することを説明した。ここで、装置１０００の外部に増幅回路等が設けられる場合、または、半導体素子１０の出力信号を増幅しなくてもよい場合、信号生成装置１００は、増幅部１３０が無くてもよい。この場合、信号生成装置１００は、信号を増幅しないので、半導体素子１０の補正装置として機能してよい。
【００８５】
補正装置は、例えば、信号出力部と、補正部とを備える。信号出力部は、半導体素子１０の出力に応じた信号を出力する。信号出力部は、半導体素子１０の出力端子に接続され、出力信号を伝送する配線を含んでよい。補正部は、当該配線に直列に接続された、ピエゾ係数の符号が異なる第１抵抗１１０および第２抵抗１２０を有し、半導体素子１０にかかる応力に応じて出力信号を補正する。
【００８６】
即ち、補正部は、半導体素子１０の出力端子から基準電位へと至る経路において、直列に接続された第１抵抗１１０および第２抵抗１２０を有してよい。そして、補正部は、第１抵抗１１０および第２抵抗１２０の抵抗間電圧をそれぞれ出力してよい。また、補正装置は、半導体素子１０が複数の出力端子を有する場合、複数の出力端子に対応して、複数の第１抵抗１１０および第２抵抗１２０を更に備えてもよい。
【００８７】
このように、補正装置は、第１抵抗１１０および第２抵抗１２０によって出力電圧Ｖを分圧した電圧Ｖ・Ｒ２／（Ｒ１＋Ｒ２）を、出力信号Ｖｏｕｔとして出力してよい。この場合において、出力信号Ｖｏｕｔは、第１抵抗１１０および第２抵抗１２０による係数が掛かるので、当該第１抵抗１１０および第２抵抗１２０のピエゾ係数の符号を異ならせることで、出力信号の応力依存性を補正することができる。
【００８８】
以上の本実施形態に係る装置１０００は、ピエゾ係数が異なる第１抵抗１１０および第２抵抗１２０を備えることを説明した。ここで、第１抵抗１１０および第２抵抗１２０の少なくとも一方は、抵抗値を変更できる可変抵抗であってもよい。これによって、増幅信号生成装置１００は、応力依存性および信号増幅度を容易に調節することができる。
【００８９】
また、第１抵抗１１０および第２抵抗１２０の少なくとも一方は、第１方向に延伸する抵抗部分と第１方向とは異なる第２方向に延伸する抵抗部分とを有してよい。装置１０００は、応力が加わった場合の第１抵抗１１０および第２抵抗１２０の抵抗値の変化に基づき、応力依存性を調節するので、応力が加わる方向が変わっても、当該抵抗値の変化は一定であることが望ましい。したがって、第１抵抗１１０および第２抵抗１２０は、基板上において複数の異なる方向に延伸する部分を有し、応力の方向が変わっても、同一の応力に対しては略同一の抵抗値変化が生じるように形成されてよい。
【００９０】
なお、第１抵抗１１０および第２抵抗１２０は、略同一の材質で形成されることが望ましい。また、第１抵抗１１０および第２抵抗１２０は、抵抗値の温度特性が略同一のなることが望ましい。一例として、Ｓｉ基板上に形成されたＮ＋ＰｏｌｙおよびＰ＋Ｐｏｌｙは、不純物のドープ濃度によっても左右されるが、一般的に、温度特性が略同一となる。したがって、第１抵抗１１０および第２抵抗１２０は、Ｎ＋ＰｏｌｙおよびＰ＋Ｐｏｌｙ等で形成されることで、温度特性が略同一でピエゾ係数の符号が異なる組み合わせにすることができる。これにより、装置１０００は、温度依存性のない、応力依存性を持った出力信号Ｖｏｕｔを生成でき、温度によらず応力の影響を低減させることができる。
【００９１】
より具体的に説明すると、本実施形態において、増幅部１３０の出力信号Ｖｏｕｔは、第１抵抗１１０および第２抵抗１２０の抵抗値の比に応じた信号となる。即ち、第１抵抗１１０および第２抵抗１２０として、温度特性が近い抵抗体を用いた場合、増幅部１３０の出力信号Ｖｏｕｔは、当該温度特性が相殺されるので、温度依存性を低減できる。
【００９２】
なお、第１抵抗１１０および第２抵抗１２０の抵抗値の温度特性が略同一ではない場合、増幅部１３０は、第１抵抗１１０および第２抵抗１２０の比が温度変化に応じて変動する量に応じて、出力信号Ｖｏｕｔに温度依存性が生じることになる。即ち、装置１０００は、第１抵抗１１０および第２抵抗１２０の材料等を異ならせることで、出力信号Ｖｏｕｔの温度依存性を調節することができる。この場合、増幅部１３０は、更に、第１抵抗１１０および第２抵抗１２０の温度依存に応じた出力信号を出力してよい。
【００９３】
即ち、増幅部１３０は、例えば、第１抵抗１１０および第２抵抗１２０の比の温度変動量に応じた出力信号を出力する。そこで、半導体素子１０が温度依存性を有する信号を出力する場合、増幅部１３０は、半導体素子１０の有する温度依存性を打ち消す（低減する）ように、出力信号Ｖｏｕｔの温度依存性を設定してよい。これにより、装置１０００は、半導体素子１０の有する温度依存性の影響を打ち消す（低減する）ことも可能となる。
【００９４】
以上の本実施形態の装置１０００は、第１抵抗１１０および第２抵抗１２０の材質等を調節することを説明した。これに加えて、装置１０００は、第１抵抗１１０および第２抵抗１２０が形成される位置を更に調節してもよい。即ち、第１抵抗１１０および第２抵抗１２０は、異なる基板等に形成されてもよい。このような装置１０００について、次に説明する。
【００９５】
図１１は、本実施形態に係る装置１０００の第５の構成例を示す。第５の構成例の装置１０００において、図１に示された本実施形態に係る第１の構成例の装置１０００と略同一のものには同一の符号を付け、説明を省略する。第５の構成例の装置１０００は、半導体素子１０と第２抵抗１２０が同一の第１基板２０上に形成され、増幅部１３０と第１抵抗１１０が第１基板２０とは異なる第２基板３０上に形成された例を示す。
【００９６】
第１基板２０は、ＧａＡｓ基板、Ｓｉ基板、ＡｌＮ基板、およびサファイア基板等のいずれかを用いることが好ましい。これにより、第１基板２０上に半導体素子１０を容易に形成（成膜）することができる。なお、半導体素子１０の結晶性等を向上させる観点から、半導体素子１０としてホール素子や赤外線素子を用いる場合には、ＧａＡｓ基板またはＳｉ基板等が好ましく、紫外線素子を用いる場合には、ＡｌＮ基板、サファイア基板、またはＳｉ基板等が好ましい。
【００９７】
第２基板３０は、Ｓｉ基板等の半導体基板を用いることが好ましい。第２基板３０は、増幅部１３０を形成する基板としてＳｉ基板を用いることで、回路形成のプロセスを容易にすることができる。以上のように、第１基板２０および第２基板３０は、共にＳｉ基板でもよく、ＧａＡｓ基板およびＳｉ基板といったように、異なる種類の基板を用いてもよい。また、各基板上に形成される素子に応じて、ガラス基板、セラミック基板等であってもよい。
【００９８】
第１基板２０および第２基板３０は、半導体素子１０と増幅部１３０の形成に好適な素材となるように、異なる種類の半導体基板をそれぞれ選択してよい。この場合、例えばＳｉ基板上に全ての素子及び回路を形成する場合と比べて、半導体素子１０等の形成が容易となり、かつ、結晶性を向上させることができ、当該半導体素子１０の特性を向上させることができる。
【００９９】
第１抵抗１１０および第２抵抗１２０は、形成される基板の種類が同一であっても、また、異なる種類であっても、ピエゾ係数の符号に応じて互いに異なる抵抗の組み合わせとなるように形成することができる。また、環境変動によって変動する応力値は、第１抵抗１１０および第２抵抗１２０でそれぞれ異なる値となるため、Ｒ１／Ｒ２の比の値は、環境変動の影響を受けて変動する。即ち、上記の説明のとおり、応力変動を受けて増幅部１３０の出力信号Ｖｏｕｔの値が変動し、結果として、半導体素子１０の駆動信号（駆動電流）が変動することとなる。そして、半導体素子１０の応力依存性を打ち消す（低減する）ように駆動信号（駆動電流）の応力依存性を決定することで、環境変動による半導体素子１０の出力の変動を抑えることができる。
【０１００】
なお、応力の影響を相殺すべき半導体素子１０が形成される第１基板２０上に形成された第２抵抗１２０のピエゾ係数の絶対値は、第２基板３０上に形成された第１抵抗１１０のピエゾ係数の絶対値よりも大きい方が好ましい。このように、半導体素子１０の応力変動に対応して変動する第２抵抗１２０のピエゾ係数の絶対値を大きくすることは、応力の影響を打ち消したい（低減したい）半導体素子１０が受ける応力の情報の重みを大きくすることに相当する。したがって、装置１０００は、半導体素子１０の駆動信号（駆動電流）の調節を感度よく反映させることができる。
【０１０１】
理想的には、第１基板２０上に形成された第２抵抗１２０のピエゾ係数の絶対値は、第２基板３０上に形成された第１抵抗１１０のピエゾ係数の絶対値よりも十分に大きい方が望ましい。この場合、駆動信号（駆動電流）の応力依存性のほとんどを第２抵抗１２０の変動に応じた値とすることができ、半導体素子１０の応力の影響をより打ち消し（低減し）やすく、より高精度な補正を実現しやすくなる。
【０１０２】
なお、第１基板２０および第２基板３０の間は、配線４０で電気的に接続される。配線４０は、ボンディングワイヤ等でよい。以上のように形成された装置１０００の一例を図１２に示す。図１２は、本実施形態に係る第５の構成例の装置１０００がパッケージ化された構成例を示す。図１２は、装置１０００の断面構造の一例を示す。装置１０００は、第３基板５０、電極６０、およびパッケージ７０を更に備える。
【０１０３】
第１基板２０および第２基板３０は、第３基板５０上に形成される。第３基板５０は、共通基板でよい。第３基板５０は、第１基板２０および第２基板３０と電気的にそれぞれ接続される。また、第３基板５０は、電極６０を介して外部と電気的に接続される。即ち、第１基板２０および第２基板３０は、それぞれ、第３基板５０および電極６０を介して外部と電気信号を授受する。パッケージ７０は、第１基板２０、第２基板３０、および第３基板５０を封止する。パッケージ７０は、樹脂および／またはプラスチック等でこれらの部材の一部または全部を覆うように封止してよい。
【０１０４】
また、半導体素子１０の応力の影響を反映すべく、半導体素子１０と第２抵抗１２０は、略同一の材料で形成されてもよい。また、半導体素子１０および第２抵抗１２０は、略同一の形状で形成されてもよい。これにより、第２抵抗１２０の応力変動は、半導体素子１０の応力変動と同等程度にすることができ、当該半導体素子１０の応力変動を低減させる設計を容易にすることができる。また、第２抵抗１２０の温度に依存する変動も、半導体素子１０の温度依存性と同等程度にすることもできる。なお、半導体素子１０は、第１基板２０上において、複数形成されてもよい。
【０１０５】
図１３は、本実施形態に係る第１基板２０の構成例を示す。図１３は、複数の半導体素子１０および第２抵抗１２０が形成された第１基板２０の上面図の例を示す。なお、第１基板２０の半導体素子１０および第２抵抗１２０が形成された面をＸＹ面とする。また、図１４は、本実施形態に係る第１基板２０の断面の構成例を示す。図１４は、第２抵抗１２０のＸＹ面に対して略垂直なＸＺ面に平行な断面の例を示す。図１３および図１４は、第１基板２０に、電極２２、電極２４、電極２６、および電極２８が、更に形成された例を示す。
【０１０６】
電極２２および電極２４は、複数の半導体素子１０と電気信号を授受する。また、第１基板２０は、更に、複数の半導体素子１０から電気信号を授受する電極を更に有してもよい。また、第１基板２０は、複数の半導体素子１０のそれぞれと電気信号を授受する電極をそれぞれ有してもよい。電極２６および電極２８は、第２抵抗１２０に電気信号を授受する。
【０１０７】
ここで、例えば、複数の半導体素子１０は、互いに直列に接続された複数のメサ形状の化合物半導体素子からなり、複数の化合物半導体素子のうちの少なくとも一つと第２抵抗１２０は、同一のメサ形状を有する。第１基板２０は、複数の半導体素子１０および第２抵抗１２０が、略同一の材料で、略同一の形状で形成されることが望ましい。これにより、複数の半導体素子１０の応力変動を略同程度にすることができ、また、第２抵抗１２０は、半導体素子１０の当該応力変動と同程度の応力変動となるので、複数の半導体素子１０の応力変動を１つの第２抵抗１２０を用いて低減させることができる。
【０１０８】
以上のように、第５の構成例の装置１０００は、第１抵抗１１０および第２抵抗１２０が異なる基板に形成され、また、半導体素子１０および第２抵抗１２０が同一の基板に形成されることにより、当該半導体素子１０の応力変動を容易に低減することができる。このような応力変動の低減について、半導体素子１０がＬＥＤで、第１基板がＧａＡｓ基板の場合を例にして、より具体的に説明する。
【０１０９】
ＬＥＤの発光量Ｌｕは、一例として、次式のように示すことができる。ここで、ＩはＬＥＤに流れる電流値、ＲＬＥＤはＬＥＤの抵抗値、Ｒ１は第１抵抗１１０の抵抗値、Ｒ２は第２抵抗１２０の抵抗値、Ｒ５は抵抗素子３３６の抵抗値をそれぞれ示す。
【数７】
0006706990.tif 000004
【０１１０】
なお、ＬＥＤ、第１抵抗１１０、第２抵抗１２０、および抵抗素子３３６の、ピエゾ係数をそれぞれαＬＥＤ、α１、α２、およびα５とし、それぞれに加わる応力をσＬＥＤ、σ１、σ２、およびσ５とする。これにより、ＲＬＥＤ、Ｒ１、Ｒ２、およびＲ５は、次式のように示される。なお、ＲＬＥＤ０、Ｒ１０、Ｒ２０、およびＲ５０は、応力が０の場合の初期値をそれぞれ示す。
【数８】
0006706990.tif 000005
【０１１１】
（数８）式を（数７）式に代入することにより、次式を得る。
【数９】
0006706990.tif 000006
【０１１２】
ここで、ＬＥＤおよび第２抵抗１２０がＧａＡｓ基板に形成されるので、ＧａＡｓ基板のピエゾ係数をαＳ、加わる応力をσＳとすると、ＬＥＤおよび第２抵抗１２０のピエゾ係数と応力との積は、これらの積と同程度となる。
【数１０】
0006706990.tif 000007
【０１１３】
数（９）式および数（１０）式より、次式が算出される。
【数１１】
0006706990.tif 000008
【０１１４】
ここで第１抵抗１１０および抵抗素子３３６のピエゾ係数は第２抵抗１２０のピエゾ係数と比較して、ほとんど無視できる程度に小さいものとする。例えば、第１抵抗１１０および抵抗素子３３６は、第２基板３０であるＳｉ基板上に、メタル抵抗として形成されることで、第２抵抗１２０よりもピエゾ係数を小さくすることができる。この場合、次式が成立する。
【数１２】
0006706990.tif 000009
【０１１５】
（数１１）式および（数１２）式より、次式が算出される。
【数１３】
0006706990.tif 000010
【０１１６】
なお、αＳ・σＳは、数％程度の変動であることから、（αＳ・σＳ）２を０と近似すると、（数１３）式は次式のように算出される。
【数１４】
0006706990.tif 000011
【０１１７】
（数１４）式より、ＬＥＤの発光量Ｌｕの応力に応じて変動する成分Ｖａｒは、次式で示すことができる。
【数１５】
0006706990.tif 000012
【０１１８】
（数１５）式より、Ｒ１０＝Ｒ２０とすると、Ｖａｒ＝１となるので、ＬＥＤの発光量Ｌｕは、応力が加わっても略一定の値となることがわかる。即ち、ＬＥＤおよび第２抵抗１２０を同一基板上に形成し、ピエゾ係数が小さい抵抗を第１抵抗１１０および抵抗素子３３６として採用し、第１抵抗１１０および第２抵抗１２０を略同一の抵抗値とすることで、高精度な応力補正を容易に実現できる。
【０１１９】
図１５は、本実施形態に係るＬＥＤ、第１抵抗１１０、第２抵抗１２０、および抵抗素子３３６の設計値の一例を示す。また、図１６は、本実施形態に係る装置１０００が、図１５に示す設計値を用いた場合の発光量Ｌｕの変動率の一例を示す。図１５、図１６は、以上の計算に基づき、シミュレーションを実行した結果であり、発光量Ｌｕの変動率を低減できることがわかる。
【０１２０】
図１６の横軸はＬＥＤ等に印加される応力を示し、縦軸は当該ＬＥＤの発光量の変動率を示す。図１６の点線で示す特性は、略同一のピエゾ係数の第１抵抗１１０および第２抵抗１２０と、無視できる程度に小さいピエゾ係数の抵抗素子３３６と、を採用した例を示す。この場合、ＬＥＤを駆動する電流は、温度および応力には依存せずに、略一定の電流が流れることになる。したがって、ＬＥＤの発光量の変動率は、ＬＥＤのピエゾ係数を反映して−３［％／１００ＭＰａ］程度の傾きを有する結果が得られた。
【０１２１】
これに対し、図１６の実線で示す特性は、図１５に示す設計値を用いた結果の例を示す。即ち、図１５の設計は、ＬＥＤと同一基板上に形成された第２抵抗１２０のピエゾ係数をＬＥＤのピエゾ係数と略同一とし、第１抵抗１１０および抵抗素子３３６のピエゾ係数を無視できる程度に小さくする例を示す。これにより、ＬＥＤを駆動する電流は、応力に応じて＋３［％／１００ＭＰａ］程度変動することになり、ＬＥＤのピエゾ係数を反映した変動を相殺して、発光量の変動率を低下できる結果が得られた。
【０１２２】
なお、第１抵抗１１０のピエゾ係数は、第２抵抗１２０のピエゾ係数よりも絶対値が小さければよく、符号の正負は問わない。したがって、ＬＥＤおよび第１抵抗１１０のピエゾ係数の符号を＋とし、第２抵抗１２０の符号を−とすることにより、高精度な応力補正を実現しつつ、第１抵抗１１０のレイアウト面積を小さくすることができる。
【０１２３】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【０１２４】
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【符号の説明】
【０１２５】
１０  半導体素子、２０  第１基板、２２  電極、２４  電極、２６  電極、２８  電極、３０  第２基板、４０  配線、５０  第３基板、６０  電極、７０  パッケージ、１００  信号生成装置、１０２  入力端子、１０４  出力端子、１０６  基準電位、１１０  第１抵抗、１２０  第２抵抗、１３０  増幅部、２０２  第２入力端子、２０４  出力端子、２１０  第３抵抗、２２０  第４抵抗、２５０  ＡＤ変換器、３００  電流生成部、３１０  電源部、３２０  増幅部、３３２  増幅素子、３３４  増幅素子、３３６  抵抗素子、３４２  増幅素子、３４４  増幅素子、３５２  増幅素子、５００  後段装置、５０２  入力端子、５０４  出力端子、５１０  第５抵抗、５２０  第６抵抗、５３０  増幅部、６０２  第２入力端子、６１０  第７抵抗、６２０  第８抵抗、１０００  装置
【図１】
0006706990.tif 000013
【図２】
0006706990.tif 000014
【図３】
0006706990.tif 000015
【図４】
0006706990.tif 000016
【図５】
0006706990.tif 000017
【図６】
0006706990.tif 000018
【図７】
0006706990.tif 000019
【図８】
0006706990.tif 000020
【図９】
0006706990.tif 000021
【図１０】
0006706990.tif 000022
【図１１】
0006706990.tif 000023
【図１２】
0006706990.tif 000024
【図１３】
0006706990.tif 000025
【図１４】
0006706990.tif 000026
【図１５】
0006706990.tif 000027
【図１６】
0006706990.tif 000028