(57)【特許請求の範囲】
【請求項１】
入力端子と出力端子との間に接続したドライバトランジスタを介して前記入力端子に接続される電源から前記出力端子に接続される負荷に電流を供給する電子デバイスに組み込まれ、前記入力端子の電圧である入力電圧と前記出力端子の電圧である出力電圧とを比較するとともに前記比較の結果として２値の信号である比較信号を送出するコンパレータであって、
前記入力電圧と前記出力電圧との差を検出する誤差増幅部と、
前記差に応じて前記比較信号を生成し、該比較信号をコンパレータ出力端子を介して出力する出力部と、
ゲートを前記ドライバトランジスタのウェル電位として前記入力端子と前記出力部との間に接続され、しかも閾値電圧が前記ドライバトランジスタの寄生ダイオードである第１のダイオードの順方向降下電圧よりも小さい第１のトランジスタと、
ゲートを前記ドライバトランジスタのウェル電位として前記出力端子と前記出力部との間に接続され、しかも閾値電圧が前記ドライバトランジスタの寄生ダイオードである第２のダイオードの順方向降下電圧よりも小さい第２のトランジスタとを有することを特徴とするコンパレータ。
【請求項２】
請求項1に記載するコンパレータにおいて、
前記誤差増幅部は、
前記入力電圧と前記出力電圧との差を検出するよう前記入力電圧が印加される第３のトランジスタおよび前記出力電圧が印加される第４のトランジスタと、第１の電流源とを組み合わせて前記入力電圧と出力電圧との差を検出するとともに、
前記出力部は、
前記第３のトランジスタに直列に接続された第５のトランジスタ、および第6のトランジスタと、前記第６のトランジスタに直列に接続した第２の電流源とを組み合わせて形成した第１のミラー回路と、
前記第４のトランジスタに直列に接続された第７のトランジスタ、および第８のトランジスタと、前記第８のトランジスタに直列に接続した第３の電流源とを組み合わせて形成した第２のミラー回路とを有し、
一端が前記出力端子に接続された前記第２のトランジスタの他端と、前記比較信号を送出するコンパレータ出力端子とを、前記第８のトランジスタと前記第３の電流源との間に接続するとともに、
一端が前記入力端子に接続された前記第１のトランジスタの他端と、前記比較信号と逆論理の比較信号を送出する他のコンパレータ出力端子とを、前記第６のトランジスタと前記第２の電流源との間に接続して構成したことを特徴とするコンパレータ。
【請求項３】
請求項1に記載するコンパレータにおいて、
前記誤差増幅部は、
前記入力電圧と前記出力電圧との差を検出するよう前記入力電圧が印加される第３のトランジスタおよび前記出力電圧が印加される第４のトランジスタと、第１の電流源とを組合わせて前記入力電圧と前記出力電圧との差を検出するとともに、
前記出力部は、
前記第３のトランジスタに直列に接続された第５のトランジスタおよび第6のトランジスタで形成した第１のミラー回路と、
前記第４のトランジスタに直列に接続された第７のトランジスタおよび第８のトランジスタで形成した第２のミラー回路と、
前記第６のトランジスタに直列に接続された第９のトランジスタおよび前記第８のトランジスタに直列に接続された第１０のトランジスタとで形成した第３のミラー回路とを有し、
一端が前記入力端子に接続された前記第１のトランジスタの他端を前記第６のトランジスタと前記第９のトランジスタとの間に接続するとともに、
一端が前記出力端子に接続された前記第２のトランジスタの他端と、前記比較信号を送出するコンパレータ出力端子とを、前記第８のトランジスタと前記第１０のトランジスタとの間に接続して構成したことを特徴とするコンパレータ。
【請求項４】
請求項１に記載するコンパレータにおいて、
前記誤差増幅部は、
前記入力電圧と前記出力電圧との差を検出するよう、前記入力電圧が印加される第３のトランジスタおよび前記出力電圧が印加される第４のトランジスタと、第１の電流源とを組み合わせて前記入力電圧と出力電圧との差を検出するとともに、
前記出力部は、
前記第３のトランジスタに直列に接続された第１１のトランジスタと、前記第４のトランジスタに直列に接続された第１２のトランジスタとで形成した第４のミラー回路と、
ゲートに前記誤差増幅部の出力が供給される第１３のトランジスタＴｒ１３および該第１３のトランジスタに直列に接続された第４の電流源と、前記第１３のトランジスタと前記第４の電流源との間に接続されたコンパレータ出力端子とを有し、
前記第１のトランジスタを前記入力端子と前記第１３のトランジスタのゲートとの間に接続するとともに、前記第２のトランジスタを前記出力端子と前記コンパレータ出力端子との間に接続したことを特徴とするコンパレータ。
【請求項５】
請求項４に記載するコンパレータにおいて、
第１６のトランジスタ、第１９のトランジスタ、第７のミラー回路および第８のミラー回路を有するとともに、
前記第１６のトランジスタは、ゲートをウェル電位として前記入力端子に接続され、しかも閾値電圧が前記第１のダイオードの順方向降下電圧よりも小さい素子であり、
前記第１９のトランジスタは、ゲートをウェル電位として前記出力端子に接続され、しかも閾値電圧が前記第２のダイオードの順方向降下電圧よりも小さい素子であり、
前記第７のミラー回路は、前記第１６のトランジスタと直列に接続された第１７のトランジスタと、前記コンパレータ出力端子に並列に接続された第１８のトランジスタとで形成するとともに、
前記第８のミラー回路は、前記第１９のトランジスタと直列に接続された第２０のトランジスタと、前記第１３のトランジスタのゲートに並列に接続された第２１のトランジスタとで形成したことを特徴とするコンパレータ。
【請求項６】
入力端子と出力端子との間に接続したドライバトランジスタを介して前記入力端子に接続される電源から前記出力端子に接続される負荷に電流を供給するとともに、前記入力端子の電圧である入力電圧と前記出力端子の電圧である出力電圧とを比較するコンパレータの比較信号で、前記ドライバトランジスタのバックゲートが前記入力電圧と前記出力電圧とのうち高い方に選択的に接続されるよう前記比較信号でオン、オフ制御される第１のスイッチングトランジスタおよび第２のスイッチングトランジスタを有する充電制御ＩＣであって、
前記コンパレータが、請求項１〜請求項５のいずれかに記載するコンパレータで形成されていることを特徴とする充電制御ＩＣ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はコンパレータおよびこれを有する充電制御ＩＣに関し、特に高速応答が要求される場合に適応して有用なものである。
【背景技術】
【０００２】
充電制御ＩＣにおいて、逆流防止回路の逆流検出の遅延により、入力側の電源を立上げた直後、瞬間的に出力側の負荷であるバッテリに充電されることがしばしば問題となる。また、充電制御ＩＣの他にも、出力端子に電源が接続されることが想定され、逆流防止回路を有している負荷スイッチＩＣやリニアレギュレータＩＣにおいても同様の問題を生起している。
【０００３】
代表的な充電制御ＩＣの回路図を図1に示す。同図に示すように、この種の充電制御ＩＣは、ＤＣ／ＤＣコンバータ等の電源に接続される入力端子ＶＩＮと、バッテリ等の負荷が接続される出力端子ＢＡＴとの間に接続したＰＭＯＳトランジスタであるドライバトランジスタＱを介して前記電源から前記負荷に電流を供給するための電子デバイスである。ここで、ドライバトランジスタＱには、寄生ダイオードである第1および第２のダイオードＤ１，Ｄ２が形成されている。
【０００４】
かかる充電制御ＩＣでは、入力電圧ＶＤＤと出力電圧VBATのどちらが高い場合もあり得る。このため、ドライバトランジスタＱのバックゲートが常に入力端子ＶＩＮに接続されていると、入力電圧ＶＤＤより出力電圧VBATが高いときに出力端子BATから入力端子VINへ第２のダイオードＤ２を介して電流が流れてしまう。これを防止するために、ドライバトランジスタＱのバックゲートを入力電圧ＶＤＤまたは出力電圧VBATのいずれか高い方へ接続する。この接続切替えを行う回路を逆流防止回路と呼ぶ。
【０００５】
この種の逆流防止回路は、例えば図１に示すように、入力電圧ＶＤＤと出力電圧VBATとを比較するためのコンパレータＣＯＭＰと、インバータＩＮＶと、ドライバトランジスタＱのバックゲート端子の接続を入力端子VINまたは出力端子BATへ切換えるためのスイッチングトランジスタＭ１，Ｍ２を有している。スイッチングトランジスタＭ１，Ｍ２は、図１の場合、ＰＭＯＳトランジスタで形成してある。
【０００６】
スイッチングトランジスタＭ１はコンパレータＣＯＭＰの出力信号である２値の比較信号Ｓ１でオン・オフが制御され、スイッチングトランジスタＭ２は比較信号Ｓ１をインバータＩＮＶで反転した逆論理の比較信号Ｓ２でオン・オフが制御される。したがって、スイッチングトランジスタＭ１，Ｍ２はいずれか一方がオンのとき他方がオフとなる。すなわち、ＶＤＤ>ＶＢＡＴの場合にはスイッチングトランジスタＭ１がオンで、スイッチングトランジスタＭ２がオフ、ＶＤＤ<ＶＢＡＴの場合にはスイッチングトランジスタＭ１がオフで、スイッチングトランジスタＭ２がオンとなる。
【０００７】
かくしてＶＤＤ>ＶＢＡＴの場合、ドライバトランジスタＱのバックゲートには入力電圧ＶＤＤが印加される。この結果、かかる状態では、第1のダイオードＤ１を介しての入力端子ＶＩＮから出力端子ＶＢＡＴへ向かおうとする電流が阻止される。
【０００８】
一方、ＶＤＤ<ＶＢＡＴの場合、ドライバトランジスタＱのバックゲートには出力電圧ＶＢＡＴが印加される。この結果、かかる状態では、第２のダイオードＤ２を介しての出力端子ＢＡＴから入力端子ＶＩＮへ向かおうとする電流が阻止される。
【０００９】
このように、当該逆流防止回路では、ドライバトランジスタＱのバックゲートの電位を入力電圧ＶＤＤと出力電圧ＶＢＡＴのうち高い方の電位とすることにより、ダイオードＤ１を介して出力端子ＢＡＴへ向かおうとする電流およびダイオードＤ２を介して入力端子ＶＩＮに向かおうとする電流を阻止することにより瞬間的な突入電流や逆流電流を阻止する。
【００１０】
この種の逆流防止回路では、図１に示すように、入力電圧ＶＤＤと出力電圧ＶＢＡＴとを比較してスイッチングトランジスタＭ１，Ｍ２を制御するための比較信号Ｓ１をコンパレータＣＯＭＰで生成する必要がある。
【００１１】
従来技術に係るコンパレータの一例を図７に示す。同図に示すコンパレータＣＯＭＰ０１は、誤差増幅部０１と出力部０１２とを有している。ここで、誤差増幅部０１は、入力電圧ＶＩＮと出力電圧ＶＢＡＴとの差を検出するもので、入力電圧ＶＩＮが印加される第１のトランジスタＴｒ０１と出力電圧ＶＢＡＴが印加される第２のトランジスタＴｒ０２とを組み合わせて構成したものである。この誤差増幅部０１は、第１の電流源Ｉ０１が供給する電流により動作する。
【００１２】
出力部０２は、誤差増幅部０１で検出した差に基づき２値の信号である比較信号Ｓ１を生成する。さらに詳言すると出力部０２は、第１のミラー回路０３、第２のミラー回路０４および第３のミラー回路０５を有している。ここで、第１のミラー回路０３は、第１のトランジスタＴｒ０１に直列に接続された第５のトランジスタＴｒ０５および第6のトランジスタＴｒ０６で形成している。第２のミラー回路０４は、第２のトランジスタＴｒ０２に直列に接続された第７のトランジスタＴｒ０７および第８のトランジスタＴｒ０８で形成している。第３のミラー回路０５は、第６のトランジスタＴｒ０６に直列に接続された第９のトランジスタＴｒ０９および第１０のトランジスタＴｒ０１０で形成している。比較信号Ｓ１を出力するコンパレータ出力端子ＣＯは、第８のトランジスタＴｒ０８と第１０のトランジスタＴｒ０１０との間の節点として形成してある。
【００１３】
かかるコンパレータＣＯＭＰ０１においては、第１の電流源Ｉ０１の電流で動作する誤差増幅部０１で検出した入力電圧ＶＩＮと出力電圧ＶＢＡＴとの差に応じ、この差が所定の閾値を超えた場合にコンパレータ出力端子ＣＯを介して２値の信号である比較信号Ｓ１を出力する。
【００１４】
従来技術に係るコンパレータの他の例を図８に示す。同図に示すコンパレータＣＯＭＰ０２は、図７に示すコンパレータＣＯＭＰ０１に対し、出力部０１２の構成が異なる。誤差増幅部１の構成は同様である。すなわち、本例の出力部０１２は、第６のミラー回路０６、第１３のトランジスタＴｒ０１３、コンパレータ出力端子ＣＯからなる。第６のミラー回路０６は、誤差増幅部０１の第１のトランジスタＴｒ０１に直列に接続された第１１のトランジスタＴｒ０１１および第２のトランジスタＴｒ０２に直列に接続された第１２のトランジスタＴｒ０１２からなる。第１３のトランジスタＴｒ０１３は、そのゲートに誤差増幅部０１で検出した入力電圧ＶＤＤと出力電圧ＶＢＡＴの差を表す信号が供給されるとともに、第２の電流源Ｉ０２で動作される。コンパレータ出力端子ＣＯは、第１３のトランジスタＴｒ０１３と第２の電流源Ｉ０２との間の節点で形成してある。
【００１５】
かかるコンパレータＣＯＭＰ０２においては、第１の電流源Ｉ０１の電流で動作する誤差増幅部０１で検出した入力電圧ＶＩＮと出力電圧ＶＢＡＴとの差に応じ、この偏差が所定の閾値を超えた場合に第１３のトランジスタＴｒ０１３が第２の電流源Ｉ０２で生成した電流を動作電流として動作し、コンパレータ出力端子ＣＯを介して比較信号Ｓ１を出力する。
【００１６】
上述の如きコンパレータＣＯＭＰ０１，ＣＯＭＰ０２は、第１および第２の電流源Ｉ０１，Ｉ０２が、基本的に常に動作しているため、低消費電流であることが求められる。そこで、電流源Ｉ０１，Ｉ０２は可及的に小容量のもので形成してある。このため、第１のトランジスタＴｒ０１または第２のトランジスタＴｒ０２に流れる電流もその分小さくなり、入力電圧ＶＤＤと出力電圧ＶＢＡＴの大小関係が反転しても充分な応答速度で比較信号Ｓ１の状態を反転させることができていなかった。すなわち、コンパレータＣＯＭＰ０１，ＣＯＭＰ０２としての応答速度が充分でなかった。
【００１７】
したがって、コンパレータＣＯＭＰ０１、ＣＯＭＰ０２を、例えば図１に示す充電制御ＩＣのコンパレータＣＯＭＰとして適用した場合、応答速度の遅延に起因してダイオードＤ１を介して出力端子ＢＡＴへ向かおうとする電流およびダイオードＤ２を介して入力端子ＶＩＮに向かおうとする電流を阻止するタイミングが遅延し、瞬間的な突入電流や逆流電流を良好に阻止することができなくなる場合が生起される。
【００１８】
なお、ドライバトランジスタのバックゲートを切替えることにより逆流を防止するようにした公知文献としては特許文献１および特許文献２が存在する。しかしながら特許文献１，２はいずれもコンパレータの応答速度の改善を図る点に関する言及はない。
【先行技術文献】
【特許文献】
【００１９】
【特許文献１】特開２００９−２８４５８５号公報
【特許文献２】特開昭６３−３０７５１０号公報
【発明の概要】
【発明が解決しようとする課題】
【００２０】
本発明は、上記従来技術に鑑み、定常時は低消費電流でありながら、検出遅延時間が短いコンパレータおよびこれを有する充電制御用ＩＣを提供することを目的とする。
【課題を解決するための手段】
【００２１】
上記目的を達成する本発明の第１の態様に係るコンパレータは、
入力端子と出力端子との間に接続したドライバトランジスタを介して前記入力端子に接続される電源から前記出力端子に接続される負荷に電流を供給する電子デバイスに組み込まれ、前記入力端子の電圧である入力電圧と前記出力端子の電圧である出力電圧とを比較するとともに前記比較の結果として２値の信号である比較信号を送出するコンパレータであって、
前記入力電圧と前記出力電圧との差を検出する誤差増幅部と、
前記差に応じて前記比較信号を生成し、該比較信号をコンパレータ出力端子を介して出力する出力部と、
ゲートを前記ドライバトランジスタのウェル電位として前記入力端子と前記出力部との間に接続され、しかも閾値電圧が前記ドライバトランジスタの寄生ダイオードである第１のダイオードの順方向降下電圧よりも小さい第１のトランジスタと、
ゲートを前記ドライバトランジスタのウェル電位として前記出力端子と前記出力部との間に接続され、しかも閾値電圧が前記ドライバトランジスタの寄生ダイオードである第２のダイオードの順方向降下電圧よりも小さい第２のトランジスタとを有することを特徴とする。
【００２２】
本発明の第２の態様は、
第１の態様に記載するコンパレータにおいて、
前記誤差増幅部は、
前記入力電圧と前記出力電圧との差を検出するよう前記入力電圧が印加される第３のトランジスタおよび前記出力電圧が印加される第４のトランジスタと、第１の電流源とを組み合わせて前記入力電圧と出力電圧との差を検出するとともに、
前記出力部は、
前記第３のトランジスタに直列に接続された第５のトランジスタ、および第6のトランジスタと、前記第６のトランジスタに直列に接続した第２の電流源とを組み合わせて形成した第１のミラー回路と、
前記第４のトランジスタに直列に接続された第７のトランジスタ、および第８のトランジスタと、前記第８のトランジスタに直列に接続した第３の電流源とを組み合わせて形成した第２のミラー回路とを有し、
一端が前記出力端子に接続された前記第２のトランジスタの他端と、前記比較信号を送出するコンパレータ出力端子とを、前記第８のトランジスタと前記第３の電流源との間に接続するとともに、
一端が前記入力端子に接続された前記第１のトランジスタの他端と、前記比較信号と逆論理の比較信号を送出する他のコンパレータ出力端子とを、前記第６のトランジスタと前記第２の電流源との間に接続して構成したことを特徴とする。
【００２３】
本発明の第３の態様は、
第1の態様に記載するコンパレータにおいて、
前記誤差増幅部は、
前記入力電圧と前記出力電圧との差を検出するよう前記入力電圧が印加される第３のトランジスタおよび前記出力電圧が印加される第４のトランジスタと、第１の電流源とを組合わせて前記入力電圧と前記出力電圧との差を検出するとともに、
前記出力部は、
前記第３のトランジスタに直列に接続された第５のトランジスタおよび第6のトランジスタで形成した第１のミラー回路と、
前記第４のトランジスタに直列に接続された第７のトランジスタおよび第８のトランジスタで形成した第２のミラー回路と、
前記第６のトランジスタに直列に接続された第９のトランジスタおよび前記第８のトランジスタに直列に接続された第１０のトランジスタとで形成した第３のミラー回路とを有し、
一端が前記入力端子に接続された前記第１のトランジスタの他端を前記第６のトランジスタと前記第９のトランジスタとの間に接続するとともに、
一端が前記出力端子に接続された前記第２のトランジスタの他端と、前記比較信号を送出するコンパレータ出力端子とを、前記第８のトランジスタと前記第１０のトランジスタとの間に接続して構成したことを特徴とする。
【００２４】
本発明の第４の態様は、
第１の態様に記載するコンパレータにおいて、
前記誤差増幅部は、
前記入力電圧と前記出力電圧との差を検出するよう、前記入力電圧が印加される第３のトランジスタおよび前記出力電圧が印加される第４のトランジスタと、第１の電流源とを組み合わせて前記入力電圧と出力電圧との差を検出するとともに、
前記出力部は、
前記第３のトランジスタに直列に接続された第１１のトランジスタと、前記第４のトランジスタに直列に接続された第１２のトランジスタとで形成した第４のミラー回路と、
ゲートに前記誤差増幅部の出力が供給される第１３のトランジスタおよび該第１３のトランジスタに直列に接続された第４の電流源と、前記第１３のトランジスタと前記第４の電流源との間に接続されたコンパレータ出力端子とを有し、
前記第１のトランジスタを前記入力端子と前記第１３のトランジスタのゲートとの間に接続するとともに、前記第２のトランジスタを前記出力端子と前記コンパレータ出力端子との間に接続したことを特徴とする。
【００２５】
本発明の第５の態様は、
第４の態様に記載するコンパレータにおいて、
第１６のトランジスタ、第１９のトランジスタ、第７のミラー回路および第８のミラー回路を有するとともに、
前記第１６のトランジスタは、ゲートをウェル電位として前記入力端子に接続され、しかも閾値電圧が前記第１のダイオードの順方向降下電圧よりも小さい素子であり、
前記第１９のトランジスタは、ゲートをウェル電位として前記出力端子に接続され、しかも閾値電圧が前記第２のダイオードの順方向降下電圧よりも小さい素子であり、
前記第７のミラー回路は、前記第１６のトランジスタと直列に接続された第１７のトランジスタと、前記コンパレータ出力端子に並列に接続された第１８のトランジスタとで形成するとともに、
前記第８のミラー回路は、前記第１９のトランジスタと直列に接続された第２０のトランジスタと、前記第１３のトランジスタのゲートに並列に接続された第２１のトランジスタとで形成したことを特徴とする。
【００２６】
本発明の第６の態様に係る充電制御ＩＣは、
入力端子と出力端子との間に接続したドライバトランジスタを介して前記入力端子に接続される電源から前記出力端子に接続される負荷に電流を供給するとともに、前記入力端子の電圧である入力電圧と前記出力端子の電圧である出力電圧とを比較するコンパレータの比較信号で、前記ドライバトランジスタのバックゲートが前記入力電圧と前記出力電圧とのうち高い方に選択的に接続されるよう前記比較信号でオン、オフ制御される第１のスイッチングトランジスタおよび第２のスイッチングトランジスタを有する充電制御ＩＣであって、
前記コンパレータが、第１〜第５の実施の形態のいずれかに記載するコンパレータで形成されていることを特徴とする。
【発明の効果】
【００２７】
本発明によれば、入力電圧または出力電圧の急峻な立上げまたは立下げに伴う変化に応じて、第１のトランジスタまたは第２のトランジスタが瞬時に動作する。したがって、動作電流が小さいことに起因して反転動作が遅延する誤差増幅部における反転動作に先行して第１のトランジスタまたは第２のトランジスタを介して印加される入力電圧ＶＤＤまたは出力電圧ＶＢＡＴに基づき所定の比較信号を直接出力部で生成することができる。この結果、比較信号を迅速に反転させることができる。
【００２８】
このため、当該コンパレータを有する充電制御ＩＣにおいては、入力電圧または出力電圧の急峻な立上げまたは立下げ変化に対してもドライバトランジスタのバックゲートの接続を高速で切換えることができ、瞬間的な突入電流または逆流電流を可及的に抑制し、十分な応答速度で有害な逆流現象等の発生を防止することができる。
【図面の簡単な説明】
【００２９】
【図１】充電制御ＩＣの一例を示す回路図である。
【図２】本発明の基本構造を模式的に示すブロック図である。
【図３】本発明の第1の実施の形態に係るコンパレータを示す回路図である。
【図４】本発明の第２の実施の形態に係るコンパレータを示す回路図である。
【図５】本発明の第３の実施の形態に係るコンパレータを示す回路図である。
【図６】本発明の第４の実施の形態に係るコンパレータを示す回路図である。
【図７】従来技術に係るコンパレータの一例を示す回路図である。
【図８】従来技術に係るコンパレータの他の例を示す回路図である。
【発明を実施するための形態】
【００３０】
以下、本発明の実施の形態を図面に基づき詳細に説明する。
【００３１】
図２は、本発明に係るコンパレータの基本構造を模式的に示すブロック図である。同図に示すように、コンパレータＣＯＭＰは、入力端子ＶＩＮと出力端子ＢＡＴとの間に接続したドライバトランジスタＱ（図１参照；以下同じ）を介して入力端子ＶＩＮに接続される電源から出力端子ＢＡＴに接続される負荷に電流を供給する、例えば充電制御ＩＣ等の電子デバイスに組み込まれている。そして、入力端子ＶＩＮの電圧である入力電圧ＶＤＤと出力端子ＢＡＴの電圧である出力電圧ＶＢＡＴとを比較するとともに、比較の結果を表す２値の信号である比較信号Ｓ１を送出する。
【００３２】
さらに詳言すると、コンパレータＣＯＭＰは、入力電圧ＶＤＤと出力電圧ＶＢＡＴとの差を検出する誤差増幅部１と、前記差に応じて比較信号Ｓ１を生成し、該比較信号Ｓ１をコンパレータ出力端子ＣＯを介して出力する出力部２とを有する。ここで、第1のトランジスタＴｒ１は、ゲートをドライバトランジスタＱのウェル電位ＶＷｅｌｌとして入力端子ＶＩＮと出力部２との間に接続され、しかも閾値電圧がドライバトランジスタＱの寄生ダイオードである第１のダイオードＤ１（図１参照；以下同じ）の順方向降下電圧よりも小さいという特性を有する。第２のトランジスタＴｒ２は、ゲートをドライバトランジスタＱのウェル電位ＶＷｅｌｌとして出力端子ＢＡＴと出力部２との間に接続され、しかも閾値電圧がドライバトランジスタＱの寄生ダイオードである第２のダイオードＤ２（図１参照；以下同じ））の順方向降下電圧よりも小さいという特性を有する。
【００３３】
かかるコンパレータＣＯＭＰによれば、入力電圧ＶＤＤまたは出力電圧ＶＢＡＴの急峻な立上がり、または立下がりに伴う変化に応じて、第１のトランジスタＴｒ１または第２のトランジスタＴｒ２が瞬時に動作する。第１のトランジスタＴｒ１および第２のトランジスタＴｒ２は各ゲートがウェル電位ＶＷＥｌｌと同電位であり、かつ閾値電圧がドライバトランジスタＱの寄生ダイオードである第１または第２のダイオードＤ１，Ｄ２の順方向降下電圧よりも小さいからである。
【００３４】
したがって、動作電流が小さいことに起因して反転動作が遅延する誤差増幅部１における反転動作に先行して第１のトランジスタＴｒ１または第２のトランジスタＴｒ２を介して印加される入力電圧ＶＤＤまたは出力電圧ＶＢＡＴに基づき所定の比較信号Ｓ１を直接出力部２で生成することができる。この結果、比較信号Ｓ１を迅速に反転させることができる。
【００３５】
次に、上記基本構造に基づく本発明の実施の形態を図面に基づき詳細に説明する。以下に示す第1〜第４の実施の形態は、例えば図1の充電制御ＩＣに組込まれる逆流防止回路のコンパレータとして有用なものであり、図２に示す誤差増幅部１および出力部２の構成を具体的にしたものである。そこで各図中、同一部分には同一番号を付し、重複する説明は省略する。
【００３６】
＜第1の実施の形態＞
図３は本発明の第１の実施の形態に係るコンパレータを示す回路図である。同図に示すように、本形態に係るコンパレータＣＯＭＰ１は、図７に示す従来技術に係るコンパレータＣＯＭＰ０１に、第1のトランジスタＴｒ１および第２のトランジスタＴｒ２を追加したものである。
【００３７】
すなわち、誤差増幅部１は、従来技術と同様に、入力電圧ＶＩＮと出力電圧ＶＢＡＴとの差を検出するとともに、入力電圧ＶＩＮが印加される第３のトランジスタＴｒ３と出力電圧ＶＢＡＴが印加される第４のトランジスタＴｒ４とを組み合わせて構成してある。また、誤差増幅部１は、小容量の第１の電流源Ｉ１が供給する電流により動作する。
【００３８】
出力部２は、誤差増幅部１で検出した差に基づき２値の信号である比較信号Ｓ１，Ｓ２を生成する。さらに詳言すると出力部２は、第１のミラー回路３と第２のミラー回路４とを有している。ここで、第１のミラー回路３は、第３のトジスタＴｒ３に直列に接続された第５のトランジスタＴｒ５と、第6のトランジスタＴｒ６とを有するとともに、第６のトランジスタＴｒ６に直列に接続した第２の電流源Ｉ２を有している。第２のミラー回路４は、第４のトジスタＴｒ４に直列に接続された第７のトランジスタＴｒ７と、第８のトランジスタＴｒ８とを有するとともに、第８のトランジスタＴｒ８に直列に接続した第３の電流源Ｉ３を有している。
【００３９】
第８のトランジスタＴｒ８と第３の電流源Ｉ３との間の節点Ｎ１には、一方のコンパレータ出力端子ＣＯ１が接続され、第６のトランジスタＴｒ６と第２の電流源Ｉ２との間の節点Ｎ２には、他方のコンパレータ出力端子ＣＯ２が接続されている。かくして本形態に係るコンパレータＣＯＭＰ１は、比較信号Ｓ１をコンパレータ出力端子ＣＯ１から、また比較信号Ｓ１を反転した信号である比較信号Ｓ２をコンパレータ出力端子ＣＯ２からそれぞれ出力する。すなわち、本形態に係るコンパレータＣＯＭＰ１はダブルエンドタイプのものとして形成してある。
【００４０】
第１のトランジスタＴｒ１は、一端が入力端子ＶＩＮに他端が出力部２の節点Ｎ２に接続され、第２のトランジスタＴｒ２は、一端が出力端子ＶＢＡＴに他端が出力部２の節点Ｎ１に接続されている。また、第１および第２のトランジスタＴｒ１，Ｔｒ２は、それぞれのゲートがウェル電位ＶＷｅｌｌに保持してあり、しかもそれぞれの閾値電圧が第１および第２のダイオードＤ１，Ｄ２の順方向降下電圧よりも小さい。
【００４１】
上記本形態によれば、入力電圧ＶＤＤまたは出力電圧ＶＢＡＴの急峻な立上げまたは立下げに伴う変化に応じて、ＶＤＤがＶＢＡＴより高くなった場合には第１のトランジスタＴｒ１が、またＶＢＡＴがＶＤＤより高くなった場合は第２のトランジスタＴｒ２が瞬時にオン状態となる。したがって、動作電流が小さいことに起因して反転動作が遅延する誤差増幅部１における反転動作に先行して第１のトランジスタＴｒ１または第２のトランジスタＴｒ２を介して印加される入力電圧ＶＤＤまたは出力電圧ＶＢＡＴに基づき所定の比較信号Ｓ１，Ｓ２を直接、出力部２で生成することができる。この結果、比較信号Ｓ１，Ｓ２を迅速に反転させることができる。その後、ＶＷｅｌｌ=ＶＩＮとなることにより第１のトランジスタＴｒ１がオフ状態となり、またＶＷｅｌｌ=ＶＢＡＴとなることにより第２のトランジスタＴｒ２がオフ状態となり誤差増幅部１が通常の状態に戻る。
【００４２】
なお、本形態に係るコンパレータＣＯＭＰ１は比較信号Ｓ１のみならず、同時に比較信号Ｓ２も得る、いわゆるダブルエンドタイプのものとして形成してある。
【００４３】
＜第２の実施の形態＞
図４は本発明の第２の実施の形態に係るコンパレータを示す回路図である。同図に示すように、本形態に係るコンパレータＣＯＭＰ２は、図７に示す従来技術に係るコンパレータＣＯＭＰ０１に、第１のトランジスタＴｒ１および第２のトランジスタＴｒ２を追加したものである。
【００４４】
ここで、誤差増幅部１は、図３に示す第１の実施の形態のものと全く同構成である。
【００４５】
出力部２は、図３に示す第１の実施の形態における第２の電流源Ｉ２および第３の電流源Ｉ３の部分を、第３のミラー回路５で置換した構成となっているが、その他の構成は図３と同様である。ここで、第３のミラー回路５は、第６のトランジスタＴｒ６に直列に接続された第９のトランジスタＴｒ９および第８のトランジスタＴｒ８に直列に接続された第１０のトランジスタＴｒ１０で形成してある。比較信号Ｓ１を出力するコンパレータ出力端子ＣＯは、第８のトランジスタＴｒ８と第１０のトランジスタＴｒ１０との間の節点Ｎ１に接続してある。
【００４６】
かかる本形態においても入力電圧ＶＤＤまたは出力電圧ＶＢＡＴの急峻な立上がり、または立下がりに伴う電圧変化に応じて、第１のトランジスタＴｒ１または第２のトランジスタＴｒ２が瞬時に動作して比較信号Ｓ１の状態を反転させる。ここで、第３のミラー回路５は、節点Ｎ２に生成される比較信号Ｓ２をコンパレータ出力端子ＣＯから出力される比較信号Ｓ１に変換する、すなわちダブルエンドタイプのコンパレータＣＯＭＰ１をシングルエンドタイプのコンパレータＣＯＭＰ２に変換するための回路である。
【００４７】
本形態においても入力電圧ＶＤＤまたは出力電圧ＶＢＡＴの急峻な立上げまたは立下げに伴う変化に応じて、ＶＤＤがＶＢＡＴより高くなった場合には第１のトランジスタＴｒ１が、またＶＢＡＴがＶＤＤより高くなった場合は第２のトランジスタＴｒ２が瞬時にオン状態となって第１の実施の形態と同様の動作が行われる。
【００４８】
＜第３の実施の形態＞
図５は本発明の第３の実施の形態に係るコンパレータを示す回路図である。同図に示すように、本形態に係るコンパレータＣＯＭＰ３は、図８に示す従来技術に係るコンパレータＣＯＭＰ０２（図８参照；以下同じ）に第１のトランジスタＴｒ１および第２のトランジスタＴｒ２を追加したものである。
【００４９】
図５に示すコンパレータＣＯＭＰ３も、誤差増幅部１と出力部１２とを有している。このうち、誤差増幅部1は、コンパレータＣＯＭＰ０２と同様の構成を有する。一方、出力部１２は、コンパレータＣＯＭＰ０２と同様の第６のミラー回路６、第１３のトランジスタＴｒ１３および第４の電流源Ｉ４を有する。
【００５０】
さらに本形態のＣＯＭＰ３は、入力端子ＶＩＮと出力部１２との間に接続された第１のトランジスタＴｒ１と、出力端子ＢＡＴと出力部１２との間に接続された第２のトランジスタＴｒ２とを有する。第１のトランジスタＴｒ１は、ゲートがウェル電位ＶＷｅｌｌとされ、閾値電圧が第１のダイオードＤ１の順方向降下電圧よりも小さい素子であり、具体的には入力端子ＶＩＮと第１３のトランジスタＴｒ１３のゲートとの間に接続してある。また、第２のトランジスタＴｒ２は、ゲートがウェル電位ＶＷｅｌｌとされ、閾値電圧が第２のダイオードＤ２の順方向降下電圧よりも小さい素子であり、具体的には出力端子ＢＡＴとコンパレータ出力端子ＣＯとの間に接続してある。
【００５１】
かかるコンパレータＣＯＭＰ３によれば、第１のトランジスタＴｒ１および第２のトランジスタＴｒ２が第１および第２の実施の形態と同様の機能を発揮して入力電圧ＶＤＤまたは出力電圧の急変に対しコンパレータ２の比較信号Ｓ１の迅速な反転を担保する。
【００５２】
＜第４の実施の形態＞
図６は本発明の第４の実施の形態に係るコンパレータを示す回路図である。同図に示すように、本形態に係るコンパレータＣＯＭＰ４は、図５に示す第３の実施の形態に係るコンパレータＣＯＭＰ３に、第１６および第１９のトランジスタＴｒ１６，１９ならびに第７および第８のミラー回路７，８を追加したものである。
【００５３】
ここで、第１６のトランジスタＴｒ１６は、第１のトランジスタＴｒ１と同様に、ゲートをウェル電位ＶＷｅｌｌとして入力端子ＶＩＮに接続され、しかも閾値電圧が第１のダイオードＤ１の順方向降下電圧よりも小さい素子である。第１９のトランジスタＴｒ１９は、ゲートをウェル電位ＶＷｅｌｌとして出力端子ＢＡＴに接続され、しかも閾値電圧が第２のダイオードＤ２の順方向降下電圧よりも小さい素子である。
【００５４】
第７のミラー回路７は、第１６のトランジスタＴｒ１６と直列に接続された第１７のトランジスタＴｒ１７と、コンパレータ出力端子ＣＯと接地との間に接続された第１８のトランジスタＴｒ１８とで形成してある。また、第８のミラー回路８は、第１９のトランジスタＴｒ１９と直列に接続された第２０のトランジスタＴｒ２０と、第１３のトランジスタＴｒ１３のゲートと接地との間に接続された第２１のトランジスタＴｒ２１とで形成してある。
【００５５】
かかるコンパレータＣＯＭＰ４によれば、基本的にコンパレータＣＯＭＰ３と同様の機能を発揮させることができるが、第１６および第１９のトランジスタＴｒ１６，１９ならびに第７および第８のミラー回路７，８を有するので、より速やかに比較信号Ｓ１を反転させることができる。すなわち、トランジスタＴｒ１３に接続された第４の電流源Ｉ４は常に動作させているので、なるべく消費電流が小さい小容量のものを使用するのが望ましい。一方、応答速度の観点からは、コンパレータ出力端子ＣＯ２に供給する電流が、ある程度大容量の電流であることが望ましい。そこで、本形態では、第４の電流源Ｉ４による不足電流を補い充分な電流を供給することで比較信号Ｓ１の応答速度の迅速化に寄与させている。
【００５６】
＜第５の実施の形態＞
本形態は上述の如き第1〜第４の実施の形態に係るコンパレータを組み込んだ充電制御ＩＣの逆流防止回路である。すなわち、図1に示す逆流防止回路のコンパレータＣＯＭＰを第１〜第４のコンパレータＣＯＭＰ１〜ＣＯＭＰ４のいずれか一つで形成したものである。
【００５７】
上述の如き充電制御ＩＣでは、入力電圧ＶＤＤと出力電圧VBATのどちらが高い場合もあり得る。このため、必然的に寄生ダイオードが形成されるドライバトランジスタＱのバックゲートが常に入力端子ＶＩＮに接続されていると、入力電圧ＶＤＤより出力電圧VBATが高いときに出力端子BATから入力端子VINへ第２のダイオードＤ２を介して電流が流れてしまう。これを防止するために、ドライバトランジスタＱのバックゲートを入力電圧ＶＤＤまたは出力電圧VBATのいずれか高い方へ接続する必要がある。かかる機能は、本形態に係る逆流防止回路で実現される。
【００５８】
ここで逆流防止回路は、図１に示すように、入力電圧ＶＤＤと出力電圧VBATとを比較するためのコンパレータＣＯＭＰと、インバータＩＮＶと、ドライバトランジスタＱのバックゲート端子の接続を入力端子VINまたは出力端子BATへ切換えるためのスイッチングトランジスタＭ１，Ｍ２を有している。
【００５９】
スイッチングトランジスタＭ１はコンパレータＣＯＭＰ１〜４の出力信号である２値の比較信号Ｓ１でオン・オフが制御され、スイッチングトランジスタＭ２は比較信号Ｓ１に対し逆論理の２値信号である比較信号Ｓ２でオン・オフが制御される。したがって、スイッチングトランジスタＭ１，Ｍ２はいずれか一方がオンのとき他方がオフとなる。すなわち、ＶＤＤ>ＶＢＡＴの場合にはスイッチングトランジスタＭ１がオンで、スイッチングトランジスタＭ２がオフ、ＶＤＤ<ＶＢＡＴの場合にはスイッチングトランジスタＭ１がオフで、スイッチングトランジスタＭ２がオンとなる。
【００６０】
かくしてＶＤＤ>ＶＢＡＴの場合、ドライバトランジスタＱのバックゲートには入力電圧ＶＤＤが印加される。この結果、かかる状態では、第1のダイオードＤ１を介しての入力端子ＶＩＮから出力端子ＶＢＡＴへ向かおうとする電流が阻止される。
【００６１】
一方、ＶＤＤ<ＶＢＡＴの場合、ドライバトランジスタＱのバックゲートには出力電圧ＶＢＡＴが印加される。この結果、かかる状態では、第２のダイオードＤ２を介しての出力端子ＢＡＴから入力端子ＶＩＮへ向かおうとする電流が阻止される。
【００６２】
この種の逆流防止回路では、入力電圧ＶＤＤと出力電圧ＶＢＡＴとを比較してスイッチングトランジスタＭ１，Ｍ２を制御するための比較信号Ｓ１，Ｓ２をコンパレータＣＯＭＰ１〜４で生成し、第１のトランジスタＴｒ１または第２のトランジスタＴｒ２を動作させているので、比較信号Ｓ１，Ｓ２の速やかな反転を行わせることができる。この結果、瞬間的な突入電流や逆流電流を効果的に阻止することができる。
【符号の説明】
【００６３】
１  誤差増幅器
２，１２  出力部
３〜７  ミラー回路
ＶＩＮ  入力端子
ＢＡＴ  出力端子
ＶＤＤ  入力電圧
ＶＢＡＴ  出力電圧
Ｓ１，Ｓ２  比較信号
ＣＯＭＰ１〜４  コンパレータ
Ｉ１  第１の電流源
Ｉ２  第２の電流源
Ｄ１  第１のダイオード
Ｄ２  第２のダイオード
ＣＯ，ＣＯ１，ＣＯ２  コンパレータ出力端子
トランジスタＴｒ１〜トランジスタＴｒ２１  第１〜第２１のトランジスタ
【要約】
【課題】定常時は低消費電流でありながら、検出遅延時間が短いコンパレータを提供する。
【解決手段】入力電圧ＶＤＤと出力電圧ＶＢＡＴとの差を検出する誤差増幅部１と、比較信号Ｓ１を生成し、比較信号Ｓ１をコンパレータ出力端子ＣＯを介して出力する出力部２と、ゲートを前記ドライバトランジスタのウェル電位ＶＷｅｌｌとして入力端子ＶＩＮと出力部２との間に接続され、しかも閾値電圧が前記ドライバトランジスタの寄生ダイオードの順方向降下電圧よりも小さい第１のトランジスタＴｒ１と、ゲートを前記ドライバトランジスタのウェル電位ＶＷｅｌｌとして出力端子ＢＡＴと出力部２との間に接続され、第１トランジスタＴｒ１との同特性の第２のトランジスタＴｒ２とを有する。
【選択図】  図２【図１】
0006647690.tif 000002
【図２】
0006647690.tif 000003
【図３】
0006647690.tif 000004
【図４】
0006647690.tif 000005
【図５】
0006647690.tif 000006
【図６】
0006647690.tif 000007
【図７】
0006647690.tif 000008
【図８】
0006647690.tif 000009