(57)【特許請求の範囲】
【請求項１】
半導体素子の帰還容量を評価する評価方法であって、
前記帰還容量と相関を有する第１特性と、前記帰還容量と相関を有する第２特性を直接測定して取得する特性取得段階と、
前記第１特性および前記第２特性に基づいて、前記帰還容量を評価する評価段階と
を備える評価方法。
【請求項２】
前記第１特性は前記半導体素子の耐圧に応じた特性であり、前記第２特性は前記半導体素子のオン抵抗である
請求項１に記載の評価方法。
【請求項３】
前記第１特性は、定常状態におけるアバランシェ電圧である
請求項２に記載の評価方法。
【請求項４】
半導体素子の帰還容量を評価する評価方法であって、
前記帰還容量と相関を有する第１特性と、前記帰還容量と相関を有する第２特性を取得する特性取得段階と、
前記第１特性および前記第２特性に基づいて、前記帰還容量を評価する評価段階と
を備え、
前記第１特性は、過渡状態におけるアバランシェ電圧であり、
前記第２特性は前記半導体素子のオン抵抗である評価方法。
【請求項５】
半導体素子の帰還容量を評価する評価方法であって、
前記帰還容量と相関を有する第１特性と、前記帰還容量と相関を有する第２特性を取得する特性取得段階と、
前記第１特性および前記第２特性に基づいて、前記帰還容量を評価する評価段階と
を備え、
前記第１特性は、異なる状態における前記半導体素子で測定した複数のアバランシェ電圧から算出され、
前記第２特性は前記半導体素子のオン抵抗である評価方法。
【請求項６】
前記第１特性は、異なるドレイン電流を印加して測定した、過渡状態における第１のアバランシェ電圧と、過渡状態における第２のアバランシェ電圧とから算出される
請求項５に記載の評価方法。
【請求項７】
前記第１特性は、定常状態におけるアバランシェ電圧と、過渡状態におけるアバランシェ電圧とから算出される
請求項５に記載の評価方法。
【請求項８】
前記第１特性は、
過渡状態における第１のアバランシェ電圧と、
前記第１のアバランシェ電圧とは異なるドレイン電流を印加して測定した、過渡状態における第２のアバランシェ電圧と、
前記第１のアバランシェ電圧および前記第２のアバランシェ電圧のいずれかと同一のドレイン電流を印加して測定した、定常状態における第３のアバランシェ電圧と
から算出される請求項５に記載の評価方法。
【請求項９】
半導体素子の帰還容量を評価する評価方法であって、
前記帰還容量と相関を有する第１特性と、前記帰還容量と相関を有する第２特性を取得する特性取得段階と、
前記第１特性および前記第２特性に基づいて、前記帰還容量を評価する評価段階と
を備え、
前記第１特性は、前記半導体素子のアバランシェ電圧から算出され、
前記第２特性は、前記第１特性とは異なる状態における前記半導体素子で測定したアバランシェ電圧から算出される評価方法。
【請求項１０】
半導体素子の帰還容量を評価する評価方法であって、
前記帰還容量と相関を有する第１特性と、前記帰還容量と相関を有する第２特性を取得する特性取得段階と、
前記第１特性および前記第２特性に基づいて、前記帰還容量を評価する評価段階と
を備え、
前記評価段階において、前記第１特性および前記第２特性の比に基づいて、前記帰還容量を評価する評価方法。
【請求項１１】
半導体素子の帰還容量を評価する評価方法であって、
前記帰還容量と相関を有する第１特性と、前記帰還容量と相関を有する第２特性を取得する特性取得段階と、
前記第１特性および前記第２特性に基づいて、前記帰還容量を評価する評価段階と
を備え、
前記特性取得段階において、複数の前記半導体素子について前記第１特性および前記第２特性を取得し、
前記評価段階において、前記半導体素子毎の前記第１特性および前記第２特性の比の分布を示す分布情報を生成する評価方法。
【請求項１２】
前記分布情報に含まれる正常分布を検出して、検出した前記正常分布に基づいて異常な前記半導体素子を選別する選別段階を更に含む
請求項１１に記載の評価方法。
【請求項１３】
前記選別段階において、前記正常分布の標準偏差に基づいて異常な前記半導体素子を選別する
請求項１２に記載の評価方法。
【請求項１４】
前記分布情報はヒストグラムであり、
前記選別段階において、前記ヒストグラムに複数の峰が含まれている場合に、より度数の高いピークを含む峰を前記正常分布として検出する
請求項１３に記載の評価方法。
【請求項１５】
前記特性取得段階において、ウエハに形成されている状態の複数の前記半導体素子のそれぞれについて、前記第１特性および前記第２特性を取得する
請求項１から１４のいずれか一項に記載の評価方法。
【請求項１６】
前記半導体素子は、スーパージャンクション構造を有する
請求項１から１５のいずれか一項に記載の評価方法。
【請求項１７】
半導体装置の製造方法であって、
複数の半導体素子のそれぞれについて、半導体素子の帰還容量と相関を有する第１特性と、前記帰還容量と相関を有する第２特性を直接測定して取得する特性取得段階と、
前記第１特性および前記第２特性に基づいて、前記帰還容量を評価する評価段階と、
前記評価段階における評価結果に基づいて、前記複数の半導体素子を選別する選別段階と、
前記選別段階において選別した複数の半導体素子を用いて、前記半導体装置を組み立てる組立段階と
を備える半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は評価方法、および、半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体素子の特性の一つとして帰還容量Ｃｒｓｓが知られている（例えば特許文献１参照）。
特許文献１  特開２０１６−４９３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００３】
半導体素子の帰還容量Ｃｒｓｓは、予め測定されることが好ましい。例えば、ブリッジ回路の上下アーム等に用いる複数の半導体素子の帰還容量Ｃｒｓｓにバラツキが生じると、スイッチングタイミングにバラツキが生じてしまい、上下アーム短絡等の問題が生じうる。しかし、半導体素子の帰還容量Ｃｒｓｓを直接測定しようとすると時間がかかってしまう。
【課題を解決するための手段】
【０００４】
本発明の第１の態様においては、半導体素子の帰還容量を評価する評価方法を提供する。評価方法は、特性取得段階を備えてよい。特性取得段階では、帰還容量と相関を有する第１特性を取得してよい。特性取得段階では、帰還容量と相関を有する第２特性を取得してよい。評価方法は、評価段階を備えてよい。評価段階では、第１特性および第２特性に基づいて、帰還容量を評価してよい。第１特性は帰還容量と正の相間を有し、第２特性は帰還容量と負の相関を有してよい。
【０００５】
第１特性は半導体素子の耐圧に応じた特性であってよい。第２特性は半導体素子のオン抵抗であってよい。第１特性は、定常状態におけるアバランシェ電圧であってよい。第１特性は、過渡状態におけるアバランシェ電圧であってよい。第１特性は、半導体素子を異なる状態にして測定した複数のアバランシェ電圧から算出されてよい。第１特性は、異なるドレイン電流を印加して測定した、過渡状態における第１のアバランシェ電圧と、過渡状態における第２のアバランシェ電圧とから算出されてよい。第１特性は、定常状態におけるアバランシェ電圧と、過渡状態におけるアバランシェ電圧とから算出されてよい。第１特性は、過渡状態における第１のアバランシェ電圧と、第１のアバランシェ電圧とは異なるドレイン電流を印加して測定した、過渡状態における第２のアバランシェ電圧と、第１のアバランシェ電圧および第２のアバランシェ電圧のいずれかと同一のドレイン電流を印加して測定した、定常状態における第３のアバランシェ電圧とから算出されてよい。第１特性は、半導体素子のアバランシェ電圧から算出され、第２特性は、第１特性とは異なる状態における半導体素子で測定したアバランシェ電圧から算出されてよい。評価段階において、第１特性および第２特性の比に基づいて、帰還容量を評価してよい。
【０００６】
特性取得段階において、複数の半導体素子について第１特性および第２特性を取得してよい。評価段階において、半導体素子毎の第１特性および第２特性の比の分布を示す分布情報を生成してよい。
【０００７】
評価方法は、選別段階を更に含んでよい。選別段階では、分布情報に含まれる正常分布を検出して、検出した正常分布に基づいて異常な半導体素子を選別してよい。選別段階において、正常分布の標準偏差に基づいて異常な半導体素子を選別してよい。
【０００８】
分布情報はヒストグラムであってよい。選別段階において、ヒストグラムに複数の峰が含まれている場合に、より度数の高いピークを含む峰を正常分布として検出してよい。特性取得段階において、ウエハに形成されている状態の複数の半導体素子のそれぞれについて、第１特性および第２特性を取得してよい。半導体素子は、スーパージャンクション構造を有してよい。
【０００９】
本発明の第２の態様においては、半導体装置の製造方法を提供する。製造方法は、特性取得段階を備えてよい。特性取得段階では、複数の半導体素子のそれぞれについて、半導体素子の帰還容量と正の相関を有する第１特性を取得してよい。特性取得段階では、複数の半導体素子のそれぞれについて、帰還容量と負の相関を有する第２特性を取得してよい。製造方法は、評価段階を備えてよい。評価段階では、第１特性および第２特性に基づいて、帰還容量を評価してよい。製造方法は、選別段階を備えてよい。選別段階では、評価段階における評価結果に基づいて、複数の半導体素子を選別してよい。製造方法は、組立段階を備えてよい。組立段階では、選別段階において選別した複数の半導体素子を用いて、半導体装置を組み立ててよい。
【００１０】
なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【００１１】
【図１】本発明の一つの実施形態に係る、半導体素子の帰還容量Ｃｒｓｓを評価する評価方法の一例を説明する図である。
【図２】評価対象の一例である半導体素子２００を示す断面図である。
【図３】半導体素子２００におけるＮ型カラム２２およびＰ型カラム２４を示す概略図である。
【図４】ヒストグラムに基づいて半導体素子を選別する選別段階を説明する図である。
【図５】半導体装置を製造する製造方法のフローの一例を示す図である。
【図６】ＳＪ−ＭＯＳＦＥＴにおける、帰還容量Ｃｒｓｓの電圧依存性の一例を示す図である。
【図７】各カラムの濃度勾配を低減して、スイッチング損失を低減したＳＪ−ＭＯＳＦＥＴにおける、帰還容量Ｃｒｓｓの電圧依存性を示す図である。
【図８】良品および不良品の半導体素子におけるアバランシェ電圧ＢＶＤＳＳの測定結果の一例を示す図である。
【図９】第１特性の一例を示す図である。
【図１０】第１特性の一例を示す図である。
【図１１】第１特性の一例を示す図である。
【図１２】第１特性の一例を示す図である。
【図１３】図１０に示した第１特性ＢＶＤＳＳ２／ＢＶＤＳＳ１と、図１に示した第２特性ＲＤＳ（ｏｎ）との比に対する、帰還容量Ｃｒｓｓの関係を示す図である。
【図１４】図９に示した第１特性ＢＶＤＳＳ１と、図１に示した第２特性ＲＤＳ（ｏｎ）との比に対する、帰還容量Ｃｒｓｓの関係を示す図である。
【図１５】図１１に示した第１特性ＢＶＤＳＳ３−ＢＶＤＳＳ１と、図１に示した第２特性ＲＤＳ（ｏｎ）との比に対する、帰還容量Ｃｒｓｓの関係を示す図である。
【図１６】半導体装置３００の一例を示す図である。
【発明を実施するための形態】
【００１２】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００１３】
図１は、本発明の一つの実施形態に係る、半導体素子の帰還容量Ｃｒｓｓを評価する評価方法の一例を説明する図である。一例として半導体素子は、超接合（ＳＪ：Ｓｕｐｅｒ  Ｊｕｎｃｔｉｏｎ）構造を有するＭＯＳＦＥＴである。本例の帰還容量Ｃｒｓｓは、ＳＪ−ＭＯＳＦＥＴのゲート・ドレイン間における寄生容量である。
【００１４】
特性取得段階Ｓ１０２において、帰還容量Ｃｒｓｓと相関を有する第１特性と、帰還容量Ｃｒｓｓと相関を有する第２特性とを取得する。一例として、第１特性は帰還容量Ｃｒｓｓと正の相間を有し、第２特性は帰還容量Ｃｒｓｓと負の相関を有する。正の相関とは、帰還容量Ｃｒｓｓが増大した場合に、対応する特性値が増大する傾向を有することを指し、負の相関とは、帰還容量Ｃｒｓｓが減少した場合に、対応する特性値が減少する傾向を有することを指す。
【００１５】
本例において第１特性は、半導体素子の耐圧に応じた特性である。一例として第１特性は、半導体素子にアバランシェ降伏が生じるアバランシェ電圧ＢＶＤＳＳである。アバランシェ電圧ＢＶＤＳＳは、半導体素子のゲート・ソース間を短絡した状態で、所定のドレイン電流を半導体素子に印加して測定した、ドレイン・ソース間電圧である。アバランシェ電圧ＢＶＤＳＳは、当該ドレイン・ソース間電圧が定常状態になってから測定した電圧であってよく、当該ドレイン・ソース間電圧が過渡的に変化している過渡状態において測定した電圧であってもよい。また、本例において第２特性は、半導体素子のオン抵抗である。より具体的には、オン抵抗は、ＭＯＳＦＥＴがオン状態のときの、ソース・ドレイン間の抵抗ＲＤＳ（ｏｎ）である。
【００１６】
図１には、複数の半導体素子について測定した、帰還容量Ｃｒｓｓとアバランシェ電圧ＢＶＤＳＳの関係、および、帰還容量Ｃｒｓｓとオン抵抗ＲＤＳ（ｏｎ）の関係をプロットした結果を示している。図１の例では、定常状態において測定したアバランシェ電圧ＢＶＤＳＳを用いている。本明細書において特に説明がない場合、アバランシェ電圧ＢＶＤＳＳは、定常状態において測定したアバランシェ電圧ＢＶＤＳＳを指す。図１では、半導体素子の帰還容量Ｃｒｓｓ、アバランシェ電圧ＢＶＤＳＳおよびオン抵抗ＲＤＳ（ｏｎ）を、それぞれ直接測定して取得した分布を示している。
【００１７】
図１の例では、複数のウエハに形成された半導体素子の測定結果を示している。１枚のウエハには複数の半導体素子が形成される。ウエハ間で製造条件が変動すると、ウエハ単位で帰還容量Ｃｒｓｓ、アバランシェ電圧ＢＶＤＳＳおよびオン抵抗ＲＤＳ（ｏｎ）が変動する。図１では、正規の製造条件で製造された第１のウエハ群と、所定の誤差を有する製造条件で製造された第２のウエハ群とに含まれる半導体素子の測定結果を示している。具体的には、帰還容量Ｃｒｓｓがより小さい分布が第２のウエハ群に対応し、帰還容量Ｃｒｓｓがより大きい分布が第１のウエハ群に対応する。
【００１８】
図１に示すように、帰還容量Ｃｒｓｓと、アバランシェ電圧ＢＶＤＳＳとの間には正の相関がある。また、帰還容量Ｃｒｓｓと、オン抵抗ＲＤＳ（ｏｎ）との間には負の相関がある。
【００１９】
次に、評価段階Ｓ１０４において、第１特性および第２特性に基づいて、帰還容量Ｃｒｓｓを評価する。帰還容量Ｃｒｓｓに相関を有する２つの特性を用いることで、帰還容量Ｃｒｓｓを精度よく評価できる。第１特性および第２特性の一方の特性だけでは特性分離が出来ない場合も考えられるが、２つの特性を演算することで特性差異を顕在化させることが可能となるためである。
【００２０】
一例として、評価段階Ｓ１０４では、第１特性および第２特性の比に基づいて帰還容量Ｃｒｓｓを評価する。本例では、半導体素子毎のアバランシェ電圧ＢＶＤＳＳおよびオン抵抗ＲＤＳ（ｏｎ）の比の分布を示すヒストグラムを生成する。ヒストグラムは分布情報の一例である。なお、評価段階Ｓ１０４では、第１特性および第２特性の積を用いてもよく、第１特性および第２特性の和を用いてもよく、第１特性および第２特性の差を用いてもよい。
【００２１】
図１には、ＲＤＳ（ｏｎ）／ＢＶＤＳＳを横軸にしたヒストグラムを示している。当該ヒストグラムにおいて、ＲＤＳ（ｏｎ）／ＢＶＤＳＳが小さい方の峰が第１のウエハ群に対応し、ＲＤＳ（ｏｎ）／ＢＶＤＳＳが大きい方の峰が第２のウエハ群に対応する。
【００２２】
当該ヒストグラムから、帰還容量Ｃｒｓｓのバラツキを評価することができる。また、当該ヒストグラムにおいて、所定の峰からはずれた半導体素子を選別することもできる。半導体素子の選別は、ウエハ単位であってよく、複数のウエハを含むロット単位であってよく、ウエハ内の領域単位であってよく、半導体素子単位であってもよい。
【００２３】
また、ヒストグラムにおける峰毎に半導体素子をグループ化することもできる。同一の回路には、同一グループの半導体素子を用いることで、帰還容量Ｃｒｓｓのバラツキが小さい半導体素子で構成された回路を提供できる。
【００２４】
また、ＲＤＳ（ｏｎ）／ＢＶＤＳＳの値と、帰還容量Ｃｒｓｓの値とを対応付ける情報を予め取得しておき、ＲＤＳ（ｏｎ）／ＢＶＤＳＳの測定結果から、半導体素子毎に帰還容量Ｃｒｓｓの値を推定してもよい。
【００２５】
なお、第１特性および第２特性は、ウエハに形成された状態の半導体素子毎に測定することが好ましい。これにより、異常品を予め除外して、半導体装置を組み立てることができる。このため、半導体装置を組み立てた後での不良検出が低減でき、製造コストを低減できる。ただし、第１特性および第２特性は、半導体素子を樹脂等で封止して半導体チップにした後に測定してもよい。
【００２６】
また、特性取得段階Ｓ１０２では、帰還容量Ｃｒｓｓのバラツキに対する、第１特性および第２特性のバラツキをより顕在化させるように、半導体素子の状態を制御してよい。例えば半導体素子に所定の電圧または電流を印加した状態で、第１特性および第２特性を測定してよい。具体的には、半導体素子に絶対最大定格以下の条件を印加した状態で、第１特性および第２特性を取得してもよい。なお、絶対最大定格以下の条件には、電流および電圧以外に耐量、温度等も含まれる。
【００２７】
図２は、評価対象の一例である半導体素子２００を示す断面図である。本例の半導体素子２００は、ＳＪ−ＭＯＳＦＥＴである。半導体素子２００は、半導体基板１０、ゲート電極１２、ゲート絶縁膜１４、ソース電極２８、および、ドレイン電極３０を備える。
【００２８】
半導体基板１０は、シリコン等の半導体基板である。半導体基板１０のうら面には、金属等の導電材料で形成されたドレイン電極３０が設けられる。ドレイン電極３０と接する領域には、Ｐ型カラム２４よりも高濃度のＮ＋型のドレイン領域２６が形成される。
【００２９】
半導体基板１０の内部には、Ｐ型カラム２４およびＮ型カラム２２が、半導体基板１０のおもて面と平行な方向において交互に形成される。Ｎ型カラム２２は、半導体基板１０のおもて面に露出する領域を有する。
【００３０】
Ｐ型カラム２４は、Ｐ型のベース領域２０の下方に形成される。ベース領域２０の一部の領域には、Ｎ＋型のソース領域１６およびＰ＋型のコンタクト領域１８が形成される。ソース領域１６およびコンタクト領域１８は、半導体基板１０のおもて面に露出する領域を有する。ソース領域１６およびコンタクト領域１８は、ソース電極２８と接続される。
【００３１】
また、半導体基板１０のおもて面において、ソース領域１６およびＮ型カラム２２に挟まれたベース領域２０の上方には、ゲート電極１２が配置される。ゲート電極１２は、ソース領域１６およびＮ型カラム２２の少なくとも一部分の上方にも延伸してよい。ゲート電極１２と、半導体基板１０およびソース電極２８との間にはゲート絶縁膜１４が設けられる。
【００３２】
半導体素子２００がオフ状態の場合、Ｎ型カラム２２およびＰ型カラム２４の間のＰＮ接合から空乏層が広がり、Ｎ型カラム２２が空乏化する。これにより半導体素子２００は、大きな耐圧を有する。また、半導体素子２００がオン状態になると、ソース領域１６およびＮ型カラム２２の間のベース領域２０にチャネルが形成されるとともに、Ｎ型カラム２２における空乏層が縮小して、ソース・ドレイン間に電流が流れる。
【００３３】
図３は、半導体素子２００におけるＮ型カラム２２およびＰ型カラム２４を示す概略図である。Ｎ型カラム２２およびＰ型カラム２４は、概ね一定の幅で形成されるが、製造上の問題等で、Ｎ型カラム２２およびＰ型カラム２４の幅が不均一になる場合がある。例えば、Ｐ型カラム２４が、Ｎ型カラム２２側に突出する突出部３２が形成される場合がある。
【００３４】
一例としてＮ型カラム２２およびＰ型カラム２４は、半導体基板１０のうら面側から、所定の厚みずつＮ型層およびＰ型層を積層することで形成される。しかし、マスクパターン等のずれにより、所定の層においてＮ型層またはＰ型層の位置がずれると、Ｎ型カラム２２およびＰ型カラム２４の幅が不均一になってしまう。
【００３５】
Ｐ型カラム２４およびＮ型カラム２２の幅が変動すると、帰還容量Ｃｒｓｓが変動する。しかし、ウエハに形成した半導体素子の帰還容量Ｃｒｓｓを測定するには、製造ラインに容量測定装置を導入して、且つ、半導体素子のそれぞれを容量測定装置に順次接続しなければならない。このため、装置コストおよび測定時間が増大してしまう。また、容量測定装置では、配線等の測定環境の影響で、各半導体素子の微細な容量を精度よく測定することは容易でない。
【００３６】
一方で、半導体素子２００のアバランシェ電圧ＢＶＤＳＳおよびオン抵抗ＲＤＳ（ｏｎ）は、帰還容量Ｃｒｓｓに比べて短時間に測定することができる。また、アバランシェ電圧ＢＶＤＳＳおよびオン抵抗ＲＤＳ（ｏｎ）は、既存の製造工程でも測定する場合が多い。このため、装置および測定工程を追加せずに、これらの特性を測定できる場合も多い。
【００３７】
Ｐ型カラム２４間の距離Ｗ１がＷ２に減少すると、Ｐ型カラム２４およびＮ型カラム２２の不純物濃度バランスが変化して耐圧（アバランシェ電圧ＢＶＤＳＳ）は低下する。また、Ｎドリフト領域の不純物濃度が低下するので、ドリフト抵抗が増加してオン抵抗ＲＤＳ（ｏｎ）が上昇する。一般に、アバランシェ電圧ＢＶＤＳＳおよびオン抵抗ＲＤＳ（ｏｎ）は、それぞれ正規分布を有する。
【００３８】
ただし、アバランシェ電圧ＢＶＤＳＳおよびオン抵抗ＲＤＳ（ｏｎ）のいずれか一方の測定結果だけから、帰還容量Ｃｒｓｓの分布を評価することは必ずしも容易でない。図１では、説明を簡単にするために、帰還容量Ｃｒｓｓの差異が比較的大きい２つのグループをプロットしているが、実際には、帰還容量Ｃｒｓｓの差異がそれほど大きくない場合も考えられる。この場合、アバランシェ電圧ＢＶＤＳＳおよびオン抵抗ＲＤＳ（ｏｎ）のいずれか一方の測定結果だけでは、帰還容量Ｃｒｓｓが異なる２つのグループの分布の重なりが大きくなってしまい、帰還容量Ｃｒｓｓのバラツキを精度よく評価できない。
【００３９】
これに対して、帰還容量Ｃｒｓｓに対して相関を有する２つの特性（例えば、アバランシェ電圧ＢＶＤＳＳおよびオン抵抗ＲＤＳ（ｏｎ）、または、異なる状態の半導体素子で測定した複数のアバランシェ電圧ＢＶＤＳＳ）の双方の測定結果を用いることで、帰還容量Ｃｒｓｓの分布を精度よく評価できる。一例として、オン抵抗と耐圧との比ＲＤＳ（ｏｎ）／ＢＶＤＳＳは、帰還容量Ｃｒｓｓとの相関関係が強くなるため、標準偏差の小さい分布を得ることができる。その結果、帰還容量Ｃｒｓｓが異なる２つのグループに対するそれぞれの分布がより急峻になるので、それぞれの分布を分別することが容易になる。本例の製造方法によれば、帰還容量Ｃｒｓｓを高精度、短時間、且つ、低コストで評価することができる。
【００４０】
なお、帰還容量Ｃｒｓｓを評価するのに用いる第１特性および第２特性は、アバランシェ電圧ＢＶＤＳＳおよびオン抵抗ＲＤＳ（ｏｎ）に限定されない。帰還容量Ｃｒｓｓに対して相関を有する特性であれば、適宜第１特性および第２特性として用いることができる。例えば、第１特性および第２特性のいずれかとして、半導体素子のオン電圧等の特性を用いてよい。
【００４１】
また、第１特性および第２特性の比を用いる以外の方法で、帰還容量Ｃｒｓｓを評価してもよい。一例として、第１特性および第２特性の積を用いて帰還容量Ｃｒｓｓを評価する場合も考えられる。
【００４２】
また、帰還容量Ｃｒｓｓを評価する対象は、ＳＪ−ＭＯＳＦＥＴに限定されない。帰還容量に対して相関の極性が異なる２つの特性を有する素子であれば、上述した方法で帰還容量Ｃｒｓｓを評価することができる。また、帰還容量Ｃｒｓｓに対する相関の極性が異なる２つの特性の差を用いても、同様に帰還容量Ｃｒｓｓを精度よく評価することができる。また、帰還容量Ｃｒｓｓに対する相間の極性が同一の２つの特性の積または和を用いても、同様に帰還容量Ｃｒｓｓを精度よく評価することができる。
【００４３】
図４は、ヒストグラムに基づいて半導体素子を選別する選別段階を説明する図である。本例のヒストグラムは、第１の峰４０および第２の峰５０を有する。本例の選別段階においては、ヒストグラムに基づいて、ヒストグラムに含まれる正常分布を検出する。そして、検出した正常分布にもとづいて、異常な半導体素子を選別する。
【００４４】
一例として複数の峰のうち、ＲＤＳ（ｏｎ）／ＢＶＤＳＳが最も低い峰を正常分布として検出してよい。当該峰は、帰還容量Ｃｒｓｓが最も大きいグループに対応する。また、複数の峰のうち、より度数の高いピークを含む峰を、正常分布として検出してもよい。図４の例では、第１の峰４０を正常分布として検出する。
【００４５】
また、第１の峰４０に含まれない半導体素子を異常品として選別してよい。第１の峰４０に含まれるか否かは、第１の峰４０の標準偏差σに基づいて判定してよい。例えば第１の峰４０の平均値から１σ以内に含まれない半導体素子を異常品として選別してよく、３σ以内に含まれない半導体素子を異常品として選別してよく、６σ以内に含まれない半導体素子を異常品として選別してもよい。
【００４６】
また、ヒストグラムに複数の峰が含まれる場合において、いずれの峰にも含まれない半導体素子を異常品として選別してもよい。この場合、複数の半導体素子は、峰毎にグループ化される。これにより、異常品として除外される半導体素子の個数を低減して、且つ、グループ内の帰還容量Ｃｒｓｓのバラツキを抑制できる。
【００４７】
図５は、半導体装置を製造する製造方法のフローの一例を示す図である。まず、特性取得段階Ｓ１０２において、複数の半導体素子のそれぞれについて、第１特性および第２特性を取得する。特性取得段階Ｓ１０２は、図１から図４において説明した特性取得段階Ｓ１０２と同様である。
【００４８】
次に、評価段階Ｓ１０４において、第１特性および第２特性に基づいて帰還容量Ｃｒｓｓを評価する。評価段階Ｓ１０４は、図１から図４において説明した評価段階Ｓ１０４と同様である。
【００４９】
次に、選別段階Ｓ１０６において、評価段階Ｓ１０４における評価結果に基づいて、複数の半導体素子を選別する。選別段階Ｓ１０６は、図４において説明した選別段階と同一である。選別段階Ｓ１０６では、帰還容量Ｃｒｓｓのバラツキが所定値以下の複数の半導体素子を選別する。例えば、図４に示したヒストグラムにおいて、いずれかの峰を選択する。また、選択した峰の標準偏差をσとして、バラツキがσ／２以内になる複数の半導体素子を更に選別してよく、バラツキがσ／４以内になる複数の半導体素子を更に選別してもよい。
なお、選別段階Ｓ１０６では、一例として帰還容量Ｃｒｓｓのバラツキが所定値以下の複数の半導体素子を選別したが、これに限定されるものではなく、帰還容量Ｃｒｓｓのバラツキは適正な範囲を選択して複数の半導体素子を選別する。
【００５０】
次に、組立段階Ｓ１０８において、選別段階Ｓ１０６で選別した複数の半導体素子を用いて、半導体装置を組み立てる。半導体装置は、複数の半導体素子を含む電気回路であってよい。このような製造方法により、帰還容量Ｃｒｓｓのバラツキが小さい複数の半導体素子を用いた半導体装置を製造することができる。
【００５１】
図６は、ＳＪ−ＭＯＳＦＥＴにおける、帰還容量Ｃｒｓｓの電圧依存性の一例を示す図である。ＳＪ−ＭＯＳＦＥＴにおいては、ターンオフ損失と、ターンオフｄｖ／ｄｔとのトレードオフ関係を改善するべく、各カラムに濃度勾配を設けて基板の空乏化を抑制する場合がある。この場合、帰還容量Ｃｒｓｓの、ドレイン・ソース間電圧ＶＤＳに対する依存性が、図６に示すように緩やかになる。
【００５２】
しかし、各カラムに濃度勾配を設けると、帰還容量Ｃｒｓｓが増大してスイッチング損失も増大する。このため、省電力化の必要性が高まった近年では、各カラムの濃度勾配を小さくすることがある。この結果、帰還容量ＣｒｓｓのＶＤＳ依存性が強まり、ＶＤＳの変動に対して帰還容量Ｃｒｓｓが急峻に変動する。
【００５３】
図７は、各カラムの濃度勾配を低減して、スイッチング損失を低減したＳＪ−ＭＯＳＦＥＴにおける、帰還容量Ｃｒｓｓの電圧依存性を示す図である。上述したように、各カラムの濃度勾配を低減すると、帰還容量Ｃｒｓｓの波形は急峻になる。このため、複数の半導体素子の間で、帰還容量Ｃｒｓｓのバラツキが増大する。
【００５４】
帰還容量Ｃｒｓｓのバラツキが大きい複数の半導体素子を同一の半導体装置に組み込むと、帰還容量Ｃｒｓｓのバラツキによってスイッチングタイミング等にずれが生じて、半導体装置が誤動作することも考えられる。これに対して図５に示した製造方法で製造した半導体装置は、帰還容量Ｃｒｓｓのバラツキが小さい複数の半導体素子を用いて半導体装置を製造できるので、半導体装置における誤動作を低減できる。
【００５５】
なお、図８から図１５に示す例では、正規品の帰還容量Ｃｒｓｓに対して、不良品の帰還容量Ｃｒｓｓが小さい場合を説明している。この場合、図４に示すヒストグラムにおいて、ＲＤＳ（ｏｎ）／ＢＶＤＳＳが最も高い峰を正常分布として検出してよい。
【００５６】
図８は、良品および不良品の半導体素子におけるアバランシェ電圧ＢＶＤＳＳの測定結果の一例を示す図である。図８において横軸は、ゲート・ソース間を短絡した半導体素子に所定のドレイン電流を印加し始めてからの経過時間を示し、縦軸はアバランシェ電圧ＢＶＤＳＳ（ドレイン・ソース間電圧）を示す。
【００５７】
ゲート・ソース間を短絡した半導体素子にドレイン電流を印加すると、ドレイン電流により出力容量Ｃｏｓｓが充電されて、アバランシェ電圧ＢＶＤＳＳが徐々に増加する。出力容量Ｃｏｓｓは、ドレイン・ソース間容量と、ゲート・ドレイン間容量との和である。帰還容量Ｃｒｓｓはゲート・ドレイン間容量なので、帰還容量Ｃｒｓｓが小さくなると、出力容量Ｃｏｓｓも小さくなる。このため、帰還容量Ｃｒｓｓが小さくなると、アバランシェ電圧ＢＶＤＳＳの立ち上がりが急峻になる。
【００５８】
アバランシェ電圧ＢＶＤＳＳの立ち上がり速度の違いにより、良品と不良品とでは、過渡状態でのアバランシェ電圧ＢＶＤＳＳに差が生じる。例えば、図８に示す経過時間Ｔ１におけるアバランシェ電圧ＢＶＤＳＳと、経過時間Ｔ２におけるアバランシェ電圧ＢＶＤＳＳとの差をΔＶとすると、良品の差電圧ΔＶ１のほうが、不良品の差電圧ΔＶ２よりも大きい。図８においては、過渡状態における所定の経過時間をＴ１とし、定常状態における所定の経過時間をＴ２とする。例えばＴ１は２ｍｓ程度であり、Ｔ２は２０ｍｓ程度である。過渡状態は、出力容量Ｃｏｓｓがドレイン電流によって充電され、アバランシェ電圧ＢＶＤＳＳが増加している状態を指し、定常状態は、出力容量Ｃｏｓｓの充電が終了してアバランシェ電圧ＢＶＤＳＳがほぼ一定となった状態を指す。
【００５９】
帰還容量Ｃｒｓｓを評価する評価方法においては、過渡状態におけるアバランシェ電圧ＢＶＤＳＳのバラツキを利用してよい。第１特性は、過渡状態でのアバランシェ電圧ＢＶＤＳＳであってよい。また、第１特性は、半導体素子を異なる状態にして測定した複数のアバランシェ電圧ＢＶＤＳＳから算出してもよい。半導体素子の状態とは、上述した過渡状態および定常状態を指してよい。つまり、第１特性は、過渡状態におけるアバランシェ電圧ＢＶＤＳＳと、定常状態におけるアバランシェ電圧ＢＶＤＳＳとから算出してよい。第１特性は、こられの２つのアバランシェ電圧ＢＶＤＳＳの比、積、差、和のいずれかによって算出されてよい。これにより、良品と不良品との帰還容量Ｃｒｓｓの差異をより顕著にすることができる。
【００６０】
また、半導体素子の状態は、半導体素子に印加されるドレイン電流ｉｄによっても変化させることができる。つまり、第１特性は、異なるドレイン電流を印加して測定した複数のアバランシェ電圧から算出してもよい。この場合、それぞれのアバランシェ電圧を、過渡状態中に測定する。出力容量Ｃｏｓｓを充電するドレイン電流を異ならせて、過渡状態におけるアバランシェ電圧ＢＶＤＳＳを測定することで、良品と不良品との帰還容量Ｃｒｓｓの差異をより顕著にすることができる。
【００６１】
また、図１から図７に示した例では、オン抵抗ＲＤＳ（ｏｎ）を用いて帰還容量Ｃｒｓｓを評価する例を説明したが、他の例では、オン抵抗ＲＤＳ（ｏｎ）を用いずに帰還容量Ｃｒｓｓを評価してもよい。例えば、第１特性を、半導体素子のアバランシェ電圧ＢＶＤＳＳから算出し、第２特性を、第１特性とは異なる状態における半導体素子で測定したアバランシェ電圧ＢＶＤＳＳから算出してもよい。
【００６２】
図９は、第１特性の一例を示す図である。本例の第１特性は、過渡状態における第１のアバランシェ電圧ＢＶＤＳＳ１である。本例の第１のアバランシェ電圧ＢＶＤＳＳ１は、ドレイン電流ｉｄ＝２５０μＡ、経過時間Ｔ１の条件で測定した。図９において、帰還容量Ｃｒｓｓが小さいほうの群が不良品であり、帰還容量Ｃｒｓｓが大きい方の群が良品である。図９に示した第１のアバランシェ電圧ＢＶＤＳＳ１と、図１に示したＲＤＳ（ｏｎ）とに基づいて、帰還容量Ｃｒｓｓを評価してよい。
【００６３】
図１０は、第１特性の一例を示す図である。本例の第１特性は、ドレイン電流を変化させて、過渡状態における同一の経過時間Ｔで測定した２つのアバランシェ電圧ＢＶＤＳＳから算出される。より具体的には、第１特性は、ドレイン電流ｉｄ＝２５０μＡ、経過時間Ｔ１の条件で測定した第１のアバランシェ電圧ＢＶＤＳＳ１と、ドレイン電流ｉｄ＝１ｍＡ、経過時間Ｔ１の条件で測定した第２のアバランシェ電圧ＢＶＤＳＳ２との比ＢＶＤＳＳ２／ＢＶＤＳＳ１である。図１０に示したＢＶＤＳＳ２／ＢＶＤＳＳ１と、図１に示したＲＤＳ（ｏｎ）とに基づいて、帰還容量Ｃｒｓｓを評価してよい。
【００６４】
また、第１のアバランシェ電圧ＢＶＤＳＳ１を第１特性とし、第２のアバランシェ電圧ＢＶＤＳＳ２を第２特性として、帰還容量Ｃｒｓｓを評価してもよい。一例として、ＲＤＳ（ｏｎ）の測定結果を用いずに、ＢＶＤＳＳ２／ＢＶＤＳＳ１から帰還容量Ｃｒｓｓを評価してもよい。
【００６５】
図１１は、第１特性の一例を示す図である。本例の第１特性は、ドレイン電流を変化させずに、異なる経過時間で測定した２つのアバランシェ電圧ＢＶＤＳＳから算出される。一方のアバランシェ電圧ＢＶＤＳＳは過渡状態において測定され、他方のアバランシェ電圧ＢＶＤＳＳは定常状態で測定される。
【００６６】
より具体的には、第１特性は、ドレイン電流ｉｄ＝２５０μＡ、経過時間Ｔ１の条件で測定した第１のアバランシェ電圧ＢＶＤＳＳ１と、ドレイン電流ｉｄ＝２５０μＡ、経過時間Ｔ２の条件で測定した第３のアバランシェ電圧ＢＶＤＳＳ３との差ＢＶＤＳＳ３−ＢＶＤＳＳ１である。図１１に示したＢＶＤＳＳ３−ＢＶＤＳＳ１と、図１に示したＲＤＳ（ｏｎ）とに基づいて、帰還容量Ｃｒｓｓを評価してよい。
【００６７】
また、第１のアバランシェ電圧ＢＶＤＳＳ１を第１特性とし、第３のアバランシェ電圧ＢＶＤＳＳ３を第２特性として、帰還容量Ｃｒｓｓを評価してもよい。一例として、ＲＤＳ（ｏｎ）の測定結果を用いずに、ＢＶＤＳＳ３−ＢＶＤＳＳ１から帰還容量Ｃｒｓｓを評価してもよい。
【００６８】
図１２は、第１特性の一例を示す図である。本例の第１特性は、過渡状態における第１のアバランシェ電圧ＢＶＤＳＳ１と、第１のアバランシェ電圧ＢＶＤＳＳ１とは異なるドレイン電流を印加して測定した、過渡状態における第２のアバランシェ電圧ＢＶＤＳＳ２と、第１のアバランシェ電圧ＢＶＤＳＳ１および第２のアバランシェ電圧ＢＶＤＳＳ２のいずれかと同一のドレイン電流を印加して測定した、定常状態における第３のアバランシェ電圧ＢＶＤＳＳ３とから算出される。
【００６９】
より具体的には、第１特性は、図１０に示した第１特性ＢＶＤＳＳ２／ＢＶＤＳＳ１と、図１１に示した第１特性ＢＶＤＳＳ３−ＢＶＤＳＳ１との積である。図１２に示したＢＶＤＳＳ２×（ＢＶＤＳＳ３−ＢＶＤＳＳ１）／ＢＶＤＳＳ１と、図１に示したＲＤＳ（ｏｎ）とに基づいて、帰還容量Ｃｒｓｓを評価してよい。
【００７０】
また、図１０に示したＢＶＤＳＳ２／ＢＶＤＳＳ１を第１特性とし、図１１に示したＢＶＤＳＳ３−ＢＶＤＳＳ１を第２特性として、帰還容量Ｃｒｓｓを評価してもよい。一例として、ＲＤＳ（ｏｎ）の測定結果を用いずに、ＢＶＤＳＳ２×（ＢＶＤＳＳ３−ＢＶＤＳＳ１）／ＢＶＤＳＳ１から帰還容量Ｃｒｓｓを評価してもよい。
【００７１】
図１３は、図１０に示した第１特性ＢＶＤＳＳ２／ＢＶＤＳＳ１と、図１に示した第２特性ＲＤＳ（ｏｎ）との比に対する、帰還容量Ｃｒｓｓの関係を示す図である。ＢＶＤＳＳ２／ＢＶＤＳＳ１と、ＲＤＳ（ｏｎ）との比を算出することで、正規品の群と、誤差品の群とが、縦軸において分離していることがわかる。このため、精度よく正規品と誤差品とを分別することができる。
【００７２】
図１４は、図９に示した第１特性ＢＶＤＳＳ１と、図１に示した第２特性ＲＤＳ（ｏｎ）との比に対する、帰還容量Ｃｒｓｓの関係を示す図である。本例でも、精度よく正規品と誤差品とを分別することができる。
【００７３】
図１５は、図１１に示した第１特性ＢＶＤＳＳ３−ＢＶＤＳＳ１と、図１に示した第２特性ＲＤＳ（ｏｎ）との比に対する、帰還容量Ｃｒｓｓの関係を示す図である。本例でも、精度よく正規品と誤差品とを分別することができる。
【００７４】
なお、図９から図１５に示した例において、各特性の比に代えて各特性の差を用いてよく、各特性の積に代えて各特性の和を用いてよく、各特性の差に代えて各特性の比を用いてもよい。
【００７５】
図１６は、半導体装置３００の一例を示す図である。半導体装置３００は、電源２１０および負荷２２０の間に設けられた３相インバータ回路である。負荷２２０は例えば３相モーターである。半導体装置３００は、電源２１０から供給される電力を、３相の信号（交流電圧）に変換して負荷２２０に供給する。
【００７６】
半導体装置３００は、３相の信号に対応する３つのブリッジを有する。それぞれのブリッジは、正側配線と負側配線との間に、直列に設けられた上側アーム１５２および下側アーム１５４を有する。それぞれのアームは、１以上のＭＯＳＦＥＴ２０２が設けられる。ＭＯＳＦＥＴ２０２の代わりに、トランジスタと、ＦＷＤ等のダイオードの組み合わせでもよい。上側アーム１５２および下側アーム１５４の接続点から、各相の信号が出力される。
【００７７】
それぞれのアームにあるＭＯＳＦＥＴ２０２における帰還容量Ｃｒｓｓのバラツキが大きいと、上側アーム１５２および下側アーム１５４のＭＯＳＦＥＴ２０２が同時にオンしてしまい、上側アーム１５２および下側アーム１５４が短絡してしまう場合がある。これに対して、本例の半導体装置３００における複数のＭＯＳＦＥＴ２０２は、図１から図５において説明した方法で選別される。従って、複数のＭＯＳＦＥＴ２０２における帰還容量Ｃｒｓｓのバラツキを低減でき、並列使用時の電流アンバランスやアーム短絡等の誤動作を抑制できる。
【００７８】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００７９】
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【符号の説明】
【００８０】
１０・・・半導体基板、１２・・・ゲート電極、１４・・・ゲート絶縁膜、１６・・・ソース領域、１８・・・コンタクト領域、２０・・・ベース領域、２２・・・Ｎ型カラム、２４・・・Ｐ型カラム、２６・・・ドレイン領域、２８・・・ソース電極、３０・・・ドレイン電極、３２・・・突出部、４０・・・峰、５０・・・峰、２００・・・半導体素子、１５２・・・上側アーム、１５４・・・下側アーム、２０２・・・ＭＯＳＦＥＴ、２１０・・・電源、２２０・・・負荷、３００・・・半導体装置
【図１】
0006651966.tif 000002
【図２】
0006651966.tif 000003
【図３】
0006651966.tif 000004
【図４】
0006651966.tif 000005
【図５】
0006651966.tif 000006
【図６】
0006651966.tif 000007
【図７】
0006651966.tif 000008
【図８】
0006651966.tif 000009
【図９】
0006651966.tif 000010
【図１０】
0006651966.tif 000011
【図１１】
0006651966.tif 000012
【図１２】
0006651966.tif 000013
【図１３】
0006651966.tif 000014
【図１４】
0006651966.tif 000015
【図１５】
0006651966.tif 000016
【図１６】
0006651966.tif 000017