(57)【特許請求の範囲】
【請求項１】
全波整流した交流電源が入力されて直流電圧を出力する昇圧型の第１コンバータと、
該第１コンバータの出力が１次巻線に供給される絶縁トランスを有し、該絶縁トランスの１次巻線に接続されたスイッチング素子に対して、発振器の出力を連続的に出力して電源制御を行う通常モードと、軽負荷時に前記発振器の出力を間欠的に出力して電源制御を行うスタンバイモードとを有する第２コンバータとを備え、
前記第１コンバータは、前記スタンバイモード時に動作を停止し、
前記第２コンバータは、前記スタンバイモード時に、前記絶縁トランスの２次側からのフィードバック電圧を閾値電圧と比較してスイッチング動作を制御し、当該閾値電圧を前記第１コンバータの出力電圧に応じて補正する
ことを特徴とするスイッチング電源装置。
【請求項２】
前記第２コンバータは、前記発振器と、前記通常モード及び前記スタンバイモードを制御する制御回路と、前記スタンバイモード時に、前記フィードバック電圧と閾値電圧とを比較して前記制御回路のスイッチング動作及びスイッチング停止を指示するバースト動作設定回路とを備え、スイッチング周波数を変化させて出力を制御する電流共振型のコンバータであり、前記バースト動作設定回路は、前記閾値電圧を前記第１コンバータの交流全波整流入力電圧に応じて補正する補正回路を備えていることを特徴とする請求項１に記載のスイッチング電源装置。
【請求項３】
前記補正回路は、前記交流全波整流入力電圧が増加するにつれて前記閾値電圧を減少させることを特徴とする請求項２に記載のスイッチング電源装置。
【請求項４】
前記補正回路は、前記第１コンバータの出力電圧が分圧されて入力されるバッファと、該バッファの出力が反転入力側に入力されるオフセット付反転増幅器とで構成されていることを特徴とする請求項３に記載のスイッチング電源装置。
【請求項５】
前記第１コンバータは、昇圧型の力率改善回路で構成され、前記第２コンバータは、前記絶縁トランスのリーケージインダクタンスもしくは共振インダクタ、並びに共振コンデンサを用いたＬＬＣ共振回路と、該ＬＬＣ共振回路に接続されたハーフブリッジ回路と、該ハーフブリッジ回路を駆動するＬＬＣ制御部とで構成され、前記ＬＬＣ制御部に前記発振器、前記制御回路、前記バースト動作設定回路、及び前記補正回路が組み込まれていることを特徴とする請求項２から４の何れか１項に記載のスイッチング電源装置。
【請求項６】
前記第１コンバータは出力コンデンサ、および該出力コンデンサと全波整流した交流電源の間に接続されたインダクタとダイオードの直列回路を有することを特徴とする請求項５に記載のスイッチング電源装置。
【請求項７】
外部からの信号により前記通常モードと前記スタンバイモードとを切り替えることを特徴とする請求項１から６の何れか１項に記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流共振型のスイッチング電源装置に関する。
【背景技術】
【０００２】
この種の電流共振型のスイッチング電源装置は、図５に示すように構成されている。このスイッチング電源装置は、商用交流を整流する全波整流回路１０１と、この全波整流回路１０１の交流全波整流出力が入力される力率改善型の第１コンバータ１０２と、この第１コンバータ１０２の直流出力が供給される電流共振型の第２コンバータ１０３とを備えている。
第２コンバータ１０３はＬＬＣ電流共振型コンバータであり、１次巻線Ｌ１及び２次巻線Ｌ２を有する絶縁トランス１０４と、絶縁トランス１０４の１次巻線Ｌ１に接続されて絶縁トランス１０４のリーケージインダクタンスとともにＬＬＣ共振回路を構成するコンデンサ１０５と、絶縁トランス１０４の１次側巻線Ｌ１に接続された２つのスイッチング素子で構成されるハーフブリッジ回路１０６と、このハーフブリッジ回路を構成するスイッチング素子を駆動する電源制御回路１０７とで構成されている。
【０００３】
ここで、電源制御回路１０７は、例えば特許文献１に記載されているように、発振器を連続的に動作させて電源制御を行う通常モードと、前記発振器を関係的に動作させて電源制御を行うバーストモードを設定する設定手段と、この設定手段でバーストモードに設定されると、絶縁トランスの２次側の出力電圧を検出し、２次側の出力電圧が低下したときに、スイッチングパルスの発振動作を開始させ、２次側の出力電圧が復帰したときに、スイッチングパルスの発振動作を停止させるバースト動作設定手段とを備えている。
このバースト動作設定手段の回路構成を簡略化して説明すると、図６のようになる。すなわち、バースト動作設定回路１１１は、絶縁トランスの２次巻線Ｌ２側からフィードバック電圧が入力されるフィードバック電圧入力端子ｔＦＢ２と、図示しないスタンバイ指令回路から入力されるスタンバイ指令信号がフォトカプラ１１２を介して入力されるスタンバイ指令入力端子ｔＳＴＢ２とを備えている。
【０００４】
また、バースト動作設定回路１１１は、フィードバック電圧入力端子ｔＦＢ２に入力されるフィードバック電圧ＶＦＢ２が非反転入力端子に入力され、反転入力端子に閾値電圧Ｖｒｅｆ１が入力されたコンパレータ１１３と、スタンバイ指令入力端子ｔＳＢ２に定電流を供給する定電流回路１１４と、この定電流回路１１４とスタンバイ指令入力端子ｔＳＢ２との間の接続点が接続された符号反転を行うインバータ１１５と、コンパレータ１１３の出力とインバータ１１５の出力が入力されたＯＲ回路１１６とを備えている。
このＯＲ回路１１６の出力がハイレベルのときに電源制御回路１０７がスイッチング動作状態となり、ローレベルのときに電源制御回路１０７がスイッチング停止状態となる。外部からの信号により通常モードが設定されるときは、フォトカプラ１１２を構成するフォトトランジスタがオンとなり、インバータ１１５の入力がローレベルとなる。その結果、インバータ１１５の出力およびＯＲ回路１１６の出力がハイレベルとなって電源制御回路１０７がスイッチング動作状態となる。一方、外部からの信号によりバーストモードが設定されるときは、フォトカプラ１１２を構成するフォトトランジスタがオフとなり、インバータ１１５の入力がハイレベルとなる。その結果、インバータ１１５の出力がローレベルとなるため、スイッチング停止状態となるかは、フィードバック電圧ＶＦＢ２と閾値電圧Ｖｒｅｆ１との大小関係によって決定される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第５３８４９７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、電流共振型の第２コンバータ１０３においては、スイッチング動作周波数ｆＳＷと、フィードバック電圧ＶＦＢ２との関係は、図７（ａ）で特性曲線ＣＬ１に示すように、フィードバック電圧ＶＦＢ２が増加するにつれてスイッチング動作周波数ｆＳＷが減少する。
一方、第１コンバータ１０２は、スタンバイ電圧削減のためスタンバイ時に昇圧用スイッチング素子ＱＳＷをオフ状態としてスイッチング動作を停止する。このとき、第１コンバータ１０２の出力電圧を決める出力コンデンサＣ１はダイオードＤ１及びインダクタＬ１を介して全波整流回路１０１に接続されて、全波整流された交流電圧が供給されることになる。
【０００７】
これにより、交流入力電圧が上昇すると、第１コンバータ１０２の出力コンデンサＣ１の両端に生じる、第１コンバータ１０２の出力電圧でもあり第２コンバータ１０３の入力電圧でもあるバルク電圧もそれに応じて増加する。
そして、スタンバイ時でも第２コンバータ１０３の電源制御回路１０７では制御を継続し、この電源制御回路１０７はバルク電圧を供給するコンデンサＣ１から電力の供給を受けており、交流入力電圧が減少してバルク電圧より小さいときは、バルク電圧を決めているコンデンサのエネルギ（電荷）が電源制御回路１０７で消費されてバルク電圧が低下する。
【０００８】
このように、スタンバイ時には、電源制御回路１０７の入力電源であるバルク電圧は全波整流回路１０１の出力すなわち全波整流回路１０１の入力側の交流入力電圧により変化することになる。
そして、第２コンバータ１０３の負荷や入力電圧の変化などにより出力電圧が変化するとフィードバック電圧ＶＦＢ２も変化し、このフィードバック電圧ＶＦＢ２の変化に応じてスイッチング周波数が変更されることにより出力電圧が目標の制御電圧になるよう制御される。このとき、第２コンバータ１０３のスイッチング周波数ｆＳＷは、フィードバック電圧ＶＦＢ２に対し、図７（ａ）の特性曲線ＣＬ１に沿って変化する。
【０００９】
前述したように、スタンバイ動作時にスタンバイ電力削減のため第１コンバータ１０２のスイッチング動作を停止させると、電源制御回路１０７の入力であるバルク電圧は全波整流回路に入力される交流入力電圧により変化する。
このとき、第２コンバータ１０３の出力電圧が目標の制御電圧になる場合のスイッチング周波数ｆＳＷは図７（ｂ）の特性曲線ＣＬ２で示すように、バルク電圧Ｖｂｕｌｋにより変化する。この図７（ｂ）において、特性曲線ＣＬ２の上側が連続動作領域となり、下側がバースト動作領域となる。このように、図７（ｂ）において、特性曲線ＣＬ２の下側がバースト領域となる理由は、ＬＬＣ電流共振型コンバータでは、動作周波数が低いほど絶縁トランスの２次側に送られるエネルギが大きくなり、動作周波数が高いほど送られる絶縁トランスの２次側に送られるエネルギが小さくなるためである。これにより、制御周波数より低いと過剰なエネルギが絶縁トランスの２次側に送られ、出力電圧が上昇する。これによってフィードバック電圧が減少し、フィードバック電圧＜閾値電圧Ｖｒｅｆ２となってバースト領域に入る。
【００１０】
また、第２コンバータ１０３の入力電圧すなわち第１コンバータ１０２から出力されるバルク電圧Ｖｂｕｌｋが大きいほど絶縁トランスの２次側に送られるエネルギが大きくなるので、図６（ｂ）では、入力電圧が高いほど制御周波数が高く（伝達効率が低く）なっている（入力電圧にはよらず２次側に送られるエネルギ＝負荷で消費するエキルギは一定）。
第２コンバータ１０３の出力電圧が目標の制御電圧になる場合の特性曲線ＣＬ３は、図７（ｃ）における特性曲線ＣＬ３で示すようになり、バルク電圧Ｖｂｕｌｋの増加に応じてフィードバック電圧ＶＦＢ２が低下する。なお、図７（ｃ）は、図７（ａ）と図７（ｂ）を合成したもの（図７（ｂ）の横軸に対し、スイッチング周波数ｆＳＷを介して図７（ａ）のフィードバック電圧ＶＦＢ２を決定してプロットしたもの）に相当する。また、図７（ｃ）において、特性曲線ＣＬ３の上側の領域は、フィードバック電圧ＶＦＢ２が大きくてスイッチング周波数が低くなるため、絶縁トランスの２次側に送られるエネルギが大きくなるのでバースト動作が必要となる領域になる。これとは逆に、特性曲線ＣＬ３の下側の領域は連続動作が必要となる領域となる。
【００１１】
そして、フィードバック電圧ＶＦＢ２がコンパレータ１１３に供給されて閾値電圧Ｖｒｅｆ１と比較されて、ＶＦＢ２≧Ｖｒｅｆ１であるときにはコンパレータ１１３の出力がハイレベルとなり、この状態を継続することにより電源制御回路１０７はスイッチング動作を連続することになり、ＶＦＢ２＜Ｖｒｅｆ１であるときにコンパレータ１１３の出力がローレベルとなり、スイッチング動作が停止される。
ところで、フィードバック電圧ＶＦＢ２とバルク電圧Ｖｂｕｌｋとの関係は、図７（ｃ）に示すようになり、バルク電圧Ｖｂｕｌｋが高い電圧例えば３８０Ｖ（２７０Ｖａｃ相当）近傍であるときにバースト（間欠）動作を行う設定として、一定値の閾値電圧Ｖｒｅｆ１を設定すると、バルク電圧Ｖｂｕｌｋが３８０Ｖ（２７０Ｖａｃ相当）では、閾値電圧Ｖｒｅｆ１が制御フィードバック電圧ＶＦＢより大きいためバースト動作するが、バルク電圧Ｖｂｕｌｋが２５０Ｖ（１８０Ｖａｃ相当）では閾値電圧Ｖｒｅｆ１が制御フィードバック電圧ＶＦＢを下回るため、図７（ｃ）の○印で示したフィードバック電圧ＶＦＢ２では、コンパレータ１１３の出力がハイレベルとなり、バースト動作に移行することができず、スイッチング動作を連続することになる。
【００１２】
このように、スタンバイモードであっても、交流入力電圧が低い場合に電源制御回路１０７が連続スイッチング状態となり、スタンバイ電力が増加するという課題がある。
そこで、本発明は、上記従来例の課題に着目してなされたものであり、スタンバイモードで、交流入力電圧の変化にかかわらずスタンバイ電力を低減することができるスイッチング電源装置を提供することを目的としている。
【課題を解決するための手段】
【００１３】
本発明の一態様であるスイッチング電源装置は、全波整流した交流電源が入力されて直流電圧を出力する昇圧型の第１コンバータと、この第１コンバータの出力が１次巻線に供給される絶縁トランスを有し、この絶縁トランスの１次巻線に接続されたスイッチング素子に対して、発振器の出力を連続的に出力して電源制御を行う通常モードと、軽負荷時に前記発振器の出力を間欠的に出力して電源制御を行うスタンバイモードとを有する第２コンバータとを備え、第１コンバータは、スタンバイモード時に動作を停止し、第２コンバータは、スタンバイモード時に、絶縁トランスの２次側からのフィードバック電圧を閾値電圧と比較してスイッチング動作を制御し、この閾値電圧を前記第１コンバータの出力電圧に応じて補正する。
【発明の効果】
【００１４】
本発明の一態様によれば、スタンバイモード時に、絶縁トランスの２次側からのフィードバック電圧を閾値電圧と比較してスイッチング動作を制御し、その閾値電圧を第２コンバータの入力電圧でもある第１コンバータの出力電圧に応じて補正するので、第２コンバータの入力電圧の変化にかかわらず間欠的なスイッチング動作を維持することができ、スタンバイ時の電力消費を低減することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の一実施形態に係るスイッチング電源装置示す回路図である。
【図２】図１の力率改善用制御ＩＣの具体的構成を示すブロック図である。
【図３】図１のＬＬＣ制御用ＩＣの具体的構成を示すブロック図である。
【図４】本発明の一実施形態における第２コンバータの特性を示す図であって、（ａ）はフィードバック電圧とスイッチング周波数との関係を示す特性線図、（ｂ）はバルク電圧とスイッチング周波数との関係を示す特性線図、（ｃ）はバルク電圧とフィードバック電圧との関係を示す特性線図である。
【図５】従来のスイッチング電源装置を示す回路図である。
【図６】図５の電源制御回路におけるバースト動作設定手段を示す回路図である。
【図７】従来例の電源制御回路の特性を示す図であって、（ａ）はフィードバック電圧とスイッチング周波数との関係を示す特性線図、（ｂ）はバルク電圧とスイッチング周波数との関係を示す特性線図、（ｃ）はバルク電圧とフィードバック電圧との関係を示す特性線図である。
【発明を実施するための形態】
【００１６】
次に、図面を参照して、本発明の一実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。
また、以下に示す実施の形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。
以下、本発明の一の実施の形態に係るスイッチング電源装置について図面を参照して説明する。
【００１７】
スイッチング電源装置は、図１に示すように、力率改善回路となる昇圧型の第１コンバータ１０と、ＬＬＣ電流共振型コンバータとなる第２コンバータ２０との二段構成となっている。
第１コンバータ１０は、商用交流電源１１に接続された全波整流回路１２と、この全波整流回路１２から出力される直流電力が供給される昇圧型の力率改善回路１３とを備えている。全波整流回路１２の出力側には平滑用コンデンサＣ１０が接続されている。
力率改善回路１３は、全波整流回路１２の正極出力側に接続されたインダクタＬ１１と、ダイオードＤ１１との直列回路と、ダイオードＤ１１のカソード側と全波整流回路１２の負極出力側との間に接続された第１コンバータ１０の出力コンデンサである蓄電用コンデンサＣ１１と、インダクタＬ１１とダイオードＤ１１のアノード側との接続点と全波整流回路１２の負極出力側との間に接続された昇圧用スイッチング素子Ｑ１１と、この昇圧用スイッチング素子Ｑ１１を駆動する力率改善制御用ＩＣ１４とで構成されている。
【００１８】
力率改善制御用ＩＣ１４は、図１に示すように、蓄電用コンデンサＣ１１と並列に接続された分圧抵抗Ｒ１１及びＲ１２の接続点が接続されたフィードバック端子ｔＦＢ１と、位相補償回路であるコンデンサＣ１２が接続された誤差検出補償用端子ｔＣＯＭＰと、ランプ信号発生回路が生成するランプ信号の傾きを決める抵抗ＲＴが接続される端子ｔＲＴと、後述するスタンバイ信号が入力されるスタンバイ信号入力端子ｔＳＴＢ１、出力端子ｔＯＵＴおよび低電位側の基準電位（全波整流回路１２の負極出力側の電位）を入力する図示しないグランド端子を少なくとも備えている。
【００１９】
また、力率改善制御用ＩＣ１４は、図２に示すように、フィードバック端子ｔＦＢ１に入力されるフィードバック電圧ＶＦＢ１が反転入力側に供給され、非反転入力側に目標出力電圧となる基準電圧Ｖｒｅｆ０が供給されて両者の差を増幅するエラーアンプ１４ａと、端子ｔＲＴを介して外部の抵抗ＲＴに接続されるランプ信号発生回路１４ｂと、このランプ信号発生回路１４ｂから出力されるランプ信号とエラーアンプ１４ａから出力される誤差信号とを比較するコンパレータ１４ｃと、コンパレータ１４ｃの比較結果に基づき昇圧スイッチング素子Ｑ１１のオン・オフを制御する制御回路１４ｄと、この制御回路１４ｄから出力される駆動信号に基づいて昇圧用スイッチング素子Ｑ１１のゲートを制御するドライブ回路１４ｅとを備えている。
【００２０】
ここで、抵抗ＲＴにはランプ信号発生回路１４ｂにより定電圧が印加され、抵抗ＲＴに流れる電流によりランプ信号の傾きを決めている。また、誤差検出補償用端子ｔＣＯＭＰに接続された位相補償回路により、交流全波整流入力電圧による誤差信号のリップルが消されているため、交流全波整流入力の１周期の間の誤差信号はほぼ一定の値となる。これにより、交流全波整流入力電圧が変化しても各スイッチング周期における昇圧用スイッチング素子Ｑ１１のオン時間が一定となるため、インダクタＬ１１に流れる電流のピーク値は交流全波整流入力電圧に比例することになり、力率改善が実現される。
【００２１】
そして、制御回路１４ｄの負論理入力端子にはスタンバイ端子ｔＳＴＢ１に入力されるスタンバイ信号が符号反転回路となるインバータ１４ｆを介して供給され、スタンバイ信号がローレベルでインバータ１４ｆの出力がハイレベルであるときに制御回路１４ｄはアクティブとなって昇圧用スイッチング素子Ｑ１１のスイッチング動作を継続させる。また、スタンバイ信号がハイレベルでインバータ１４ｆの出力がローレベルであると、制御回路１４ｄはスイッチング動作を停止させて、昇圧用スイッチング素子Ｑ１１をオフ状態に保つ。
【００２２】
第２コンバータ２０は、１次巻線Ｌ１及び２次巻線Ｌ２を有する絶縁トランス２１と、この絶縁トランス２１の１次巻線Ｌ１と接続され、絶縁トランス２１のリーケージインダクタンスとともにＬＬＣ共振回路を構成する共振コンデンサであるコンデンサＣ２１と、絶縁トランス２１の１次側巻線Ｌ１と直列に接続されたスイッチング素子Ｑ２２と、絶縁トランス２１の１次側巻線Ｌ１及びコンデンサＣ２１と並列に接続されたスイッチング素子Ｑ２１とで構成されるハーフブリッジ回路２２と、このハーフブリッジ回路２２のスイッチング素子Ｑ２１及びＱ２２を制御するＬＬＣ制御部としてのＬＬＣ制御用ＩＣ２３とを備えている。なお、絶縁トランス２１のリーケージインダクタンスの替りに、共振インダクタを追加してこれをコンデンサＣ２１に直列に接続して共振回路を構成するようにしてもよい。
【００２３】
また、第２コンバータ２０は、一端が絶縁トランス２１の２次側巻線Ｌ２の両端にダイオードＤ２１及びＤ２２を介して接続され、他端が絶縁トランス２１の２次巻線Ｌ２の中間タップに接続された出力端子２４と、ダイオードＤ２１及びＤ２２のカソードと絶縁トランス２１の２次巻線Ｌ２の中間タップとの間に接続された第２コンバータ２０の出力コンデンサ、すなわちスイッチング電源装置の出力コンデンサである蓄電用コンデンサＣ２１と、絶縁トランス２１の２次側電圧をフィードバックするフィードバック回路２５と、外部からスタンバイ信号が入力されるスタンバイ回路２６とを備えている。
【００２４】
フィードバック回路２５は、フィードバック用フォトカプラＰＣ１を構成するフォトダイオードＰＤ１と直列に接続されたシャントレギュレータ２７を用いて構成され、蓄電用コンデンサＣ２１の電圧、すなわち出力端子２４の電圧を抵抗分圧したものをシャントレギュレータ２７中の基準電圧と比較して、比較結果に応じた電流をフォトダイオードＰＤ１に流す。これにより、出力端子２４の電圧が低いほど（負荷が重いほど）フォトダイオードＰＤ１から発生する光量が少なくなる形でフィードバックが行われる。
スタンバイ回路２６は、スタンバイ用フォトカプラＰＣ２を構成するフォトダイオードＰＤ２と直列にＮＰＮトランジスタＴ２１が接続され、ＮＰＮトランジスタＴ２１のベースに外部接続端子２８から通常時はハイレベルでスタンバイ時にローレベルとなるスタンバイ信号が入力され、通常時にフォトダイオードＰＤ２を点灯し、スタンバイ時にフォトダイオードＰＤ２を消灯させる。
【００２５】
ＬＬＣ制御用ＩＣ２３は、図３に示すように、フィードバック用フォトカプラＰＣ１を構成するフォトトランジスタＰＴ１を介して全波整流回路１２の負極側に接続されたフィードバック端子ｔＦＢ２と、同様にスタンバイ用フォトカプラＰＣ２のフォトトランジスタＰＴ２を介して全波整流回路１２の負極側に接続されたスタンバイ端子ｔＳＴＢ２と、第１コンバータ１０の出力側に接続された分圧抵抗Ｒ１１及びＲ１２の接続点が接続された入力電圧端子ｔＶＩＮと、ハーフブリッジ回路２２のスイッチング素子Ｑ２１及びＱ２２のゲートにそれぞれ接続されたローサイド側出力端子ｔＬＯ及びハイサイド側出力端子ｔＨＯとを備えている。なお、スタンバイ用フォトカプラＰＣ２のフォトトランジスタＰＴ２とスタンバイ端子ｔＳＴＢ２との間の接続点が力率改善制御用ＩＣ１４のスタンバイ端子ｔＳＴＢ１に接続されている。
【００２６】
上述のように、負荷が重いほどフォトカプラＰＣ１を構成するフォトダイオードＰＤ１から発生する光量が少なくなって、フォトカプラＰＣ１を構成するフォトトランジスタＰＴ１のオン抵抗が高くなるため、フィードバック電圧ＶＦＢ２が高くなる。
また、ＬＬＣ制御用ＩＣ２３は、フードバック端子ｔＦＢ２に接続されてフィードバック電圧ＶＦＢ２に応じた周波数で発振する電圧制御型発振器（ＶＣＯ）２３ａと、スタンバイ端子ｔＳＴＢ２に接続された定電流回路２３ｂと、回路フィードバック端子ｔＦＢ２、入力電圧端子ｔＶＩＮ及びスタンバイ端子ｔＳＴＢ２と定電流回路２３ｂとの接続点に接続されたバースト動作設定回路２３ｃと、このバースト動作設定回路２３ｃの出力に基づいて、電圧制御型発振器２３ａの発振出力を通過させるスイッチング動作状態及び発振出力を遮断するスイッチング停止状態を切り替える制御回路２３ｄと、この制御回路２３ｄから出力されるローサイド側出力信号が入力されるローサイド側駆動回路２３ｅと、制御回路２３ｄから出力されるハイサイド側出力信号がレベルシフト回路２３ｆを介して入力されるハイサイド側駆動回路２３ｇとを備えている。
【００２７】
ここで、バースト動作設定回路２３ｃは、図３に示すように、スタンバイ端子ｔＳＴＢ２及び定電流回路２３ｂとの接続点に接続された符号反転回路となるインバータ３１と、入力電圧端子ｔＶＩＮに接続されて閾値電圧Ｖｒｅｆ２を形成する補正回路３２と、この補正回路３２から出力される閾値電圧Ｖｒｅｆ２とフィードバック端子ｔＦＢ２に入力されるフィードバック電圧ＶＦＢ２とを比較するコンパレータ３３と、このコンパレータ３３の比較出力及びインバータ３１の出力が入力されるＯＲ回路３４とを備えている。
補正回路３２は、入力電圧端子ｔＶＩＮに接続されたバッファ（ボルテージフォロワ）３２ａと、このバッファ３２ａの出力側に接続されたオフセット付反転増幅器３２ｂとで構成されている。オフセット付反転増幅器３２ｂは、オペアンプ３５を有し、このオペアンプ３５の反転入力側とバッファ３２ａの出力側との間に接続された抵抗Ｒ３１と、この抵抗Ｒ３１と直列に接続されて他端がオペアンプ３５の出力側に接続された抵抗Ｒ３２と、オペアンプ３５の非反転入力側に接続された基準電圧Ｖｒｅｆ３を入力する直流電源３６とで構成されている。
【００２８】
この補正回路３２では、第１コンバータ１０の出力電圧であるバルク電圧Ｖｂｕｌｋの分圧電圧ＶＩＮがバッファ３２ａを介してオフセット付反転増幅器３２ｂへ入力されることにより、図４（ｃ）で破線図示のように、バルク電圧Ｖｂｕｌｋが例えば３８０Ｖ（２７０Ｖａｃ相当）から減少するに応じて増加し、第２コンバータ２０のバルク電圧−フィードバック電圧特性を表す特性曲線ＣＬ３（前述した第２コンバータ１０３のものと同様である）より僅かに高くなる閾値電圧Ｖｒｅｆ２を形成する。なお、抵抗Ｒ１１，Ｒ１２による分圧比をＫとするとＶＩＮ＝Ｋ・Ｖｂｕｌｋとなり、抵抗Ｒ３１，Ｒ３２の抵抗値もＲ３１，Ｒ３２で表すと、Ｖｒｅｆ２は次式のようになる。
Ｖｒｅｆ２＝Ｖｒｅｆ３−（Ｒ３２／Ｒ３１）（Ｋ・Ｖｂｕｌｋ−Ｖｒｅｆ３）
【００２９】
次に、上記実施形態の動作を説明する。
例えば、通常モードであるときには、図１に示す第２コンバータ２０の外部接続端子２８に入力されるスタンバイ信号がハイレベルであり、スタンバイ回路２６のトランジスタＴ２１がオン状態となって、フォトカプラＰＣ２を構成するフォトダイオードＰＤ２が点灯する。このため、フォトカプラＰＣ２を構成するフォトトランジスタＰＴ２がオン状態となり、力率改善制御用ＩＣ１４のスタンバイ端子ｔＳＴＢ１及びＬＬＣ制御用ＩＣ２３のスタンバイ端子ｔＳＴＢ２が全波整流回路１２の負極側に接続されてローレベルとなる。
このため、第１コンバータ１０では、力率改善制御用ＩＣ１４において、ローレベルのスタンバイ信号がインバータ１４ｆによって反転されてから制御回路１４ｄの負論理入力端子に入力されるので、この制御回路１４ｄがアクティブとなって通常のスイッチング動作が行われる。
【００３０】
一方、第２コンバータ２０では、スタンバイ端子ｔＳＴＢ２がローレベルとなることにより、これがインバータ３１で反転されてハイレベル信号がＯＲ回路３４を介して制御回路２３ｄの負論理端子に入力される。このため、絶縁トランス２１の２次側の直流出力電圧（負荷状態）に対応するフィードバック電圧ＶＦＢ２に応じた電圧制御型発振器２３ａからの発振信号が、制御回路２３ｄからローサイド側信号としてローサイド側駆動回路２３ｅを介してローサイド側スイッチング素子Ｑ２１に出力される。これと同時に、制御回路２３ｄからローサイド側信号と逆相となるハイサイド側信号が、レベルシフト回路２３ｆでレベルシフトされてから、ハイサイド側駆動回路２３ｇを介してハイサイド側スイッチング素子Ｑ２２に出力される。
【００３１】
これにより、コンデンサＣ２１及び絶縁トランス２１のリーケージインダクタンスで構成されるＬＬＣ共振回路の共振周波数が制御される。第２コンバータ２０の負荷や入力電圧の変化などにより出力電圧が変化するとフィードバック電圧ＶＦＢ２も変化し、このフィードバック電圧ＶＦＢ２の変化に応じてスイッチング周波数が変更されることにより出力電圧が目標の制御電圧になるよう制御される。このとき、第２コンバータ２０のスイッチング周波数ｆＳＷは、フィードバック電圧ＶＦＢ２に対し、図４（ａ）の特性曲線ＣＬ１に沿って変化する。
【００３２】
また、所定の出力電圧を得るスイッチング周波数ｆＳＷとバルク電圧Ｖｂｕｌｋとの関係は、図４（ｂ）の特性曲線ＣＬ２で示すように、バルク電圧Ｖｂｕｌｋにより変化する。図７（ｂ）と同様に、この図４（ｂ）の特性曲線ＣＬ２の上側が連続動作領域となり、下側がバースト動作領域となる。
絶縁トランス２１の２次側巻線Ｌ２では、共振電流が両端に接続されたダイオードＤ２１及びＤ２２によって整流されて蓄電用コンデンサＣ２１に蓄電されるとともに、出力端子２４から出力される。
【００３３】
これに対して、スタンバイモードでは、スタンバイ回路２６の外部接続端子２８に入力されるスタンバイ信号がローレベルとなるので、トランジスタＴ２１がオフ状態となり、スタンバイ用フォトカプラＰＣ２のフォトダイオードＰＤ２が消灯することから第２コンバータ２０のスタンバイ用フォトカプラＰＣ２を構成するフォトトランジスタＰＴ２がオフ状態となり、スタンバイ端子ｔＳＴＢ１に入力されるスタンバイ信号がハイレベルとなる。
このため、第１コンバータ１０の力率改善制御用ＩＣ１４のインバータ１４ｆの出力がローレベルとなり、制御回路１４ｄがランプ信号発生回路１４ｂに基づく第１コンバータ１０のスイッチング動作を停止し、ドライブ回路１４ｅによる昇圧用スイッチング素子Ｑ１１の駆動が停止されてスタンバイ状態（Ｑ１１はオフ状態）となる。このとき、第１コンバータ１０による昇圧動作は停止されるので、蓄電用コンデンサＣ１１の両端のバルク電圧Ｖｂｕｌｋは、商用交流電源１１の商用交流電圧を全波整流回路１２で全波整流した交流全波整流入力電圧に応じて変化する電圧となる。なお、このときのバルク電圧Ｖｂｕｌｋの変化は、図５に示す従来のスイッチング電源装置のものと同様であるので、詳細な説明は省略する。
【００３４】
一方、第２コンバータ２０では、ＬＬＣ制御用ＩＣ２３のスタンバイ端子ｔＳＴＢ２がハイレベルとなることにより、バースト動作設定回路２３ｃのインバータ３１の出力がローレベルとなり、インバータ３１の出力によるスイッチング動作指示は停止される。
これに対して、補正回路３２には、第１コンバータ１０の出力電圧でもあるバルク電圧Ｖｂｕｌｋを分圧抵抗Ｒ１１及びＲ１２により分圧した電圧ＶＩＮがバッファ３２ａに入力され、このバッファ３２ａの出力がオフセット付反転増幅器３２ｂに入力される。
このため、オフセット付反転増幅器３２ｂから出力される閾値電圧Ｖｒｅｆ２は、オペアンプ３５の非反転入力側に入力された基準電圧Ｖｒｅｆ３によってオフセットされた状態で電圧ＶＩＮを反転増幅したものになる（前述の式参照）ことにより、図４（ｃ）で破線図示のように、第１コンバータ１０の蓄電用コンデンサＣ１１の両端電圧であるバルク電圧Ｖｂｕｌｋの減少に応じて増加することになる。すなわち、バルク電圧Ｖｂｕｌｋが３８０Ｖ（２７０Ｖａｃ相当）で制御フィードバック電圧ＶＦＢ２より大きくなるように閾値電圧Ｖｒｅｆ２を設定したときに、バルク電圧Ｖｂｕｌｋが２５０Ｖ（１８０Ｖａｃ相当）まで低下した場合でも閾値電圧Ｖｒｅｆ２が制御フィードバック電圧ＶＦＢ２を僅かに上回るようになる。すなわち、バルク電圧Ｖｂｕｌｋの変動にかかわらず閾値電圧Ｖｒｅｆ２が制御フィードバック電圧ＶＦＢ２を常に上回るようにすることができる。
【００３５】
このため、絶縁トランス２１の２次側からのフィードバック電圧ＶＦＢ２がフィードバック端子ｔＦＢ２に入力され、このフィードバック電圧ＶＦＢ２が閾値電圧Ｖｒｅｆ２を下回るときには、コンパレータ３３の出力がローレベルとなって、制御回路２３ｄからの電圧制御型発振器２３ａの発振信号の出力が停止されるスイッチング停止状態となる。
一方、フィードバック電圧ＶＦＢ２が閾値電圧Ｖｒｅｆ２以上となると、コンパレータ３３の出力がハイレベルとなって、制御回路２３ｄから、電圧制御型発振器２３ａからの発振信号がローサイド側信号としてローサイド側駆動回路２３ｅに供給されてローサイド側スイッチング素子Ｑ２１がスイッチング動作される。これと同時にローサイド側信号と逆相のハイサイド側信号がレベルシフト回路２３ｆでレベルシフトされてハイサイド側駆動回路２３ｇに供給されてハイサイド側スイッチング素子Ｑ２２がスイッチング動作される。
【００３６】
よって、スタンバイモード時に、交流全波整流入力電圧の変動に応じて第１コンバータ１０の出力電圧でもあるバルク電圧Ｖｂｕｌｋが変動しても、間欠（バースト）動作を確保することができる。したがって、スタンバイモード時に、前述した従来例のように、閾値電圧Ｖｒｅｆ２を一定値とした場合に、交流全波整流入力電圧が低下するとともに、蓄電用コンデンサＣ１１の電荷がＬＬＣ制御用ＩＣ２３によって消費されて、バルク電圧Ｖｂｕｌｋが３８０Ｖ（２７０Ｖａｃ相当）から低下することにより、制御フィードバック電圧ＶＦＢ２が閾値電圧Ｖｒｅｆ２以上となって、バースト動作をしなくなることを確実に防止することができる。このため、スタンバイモードでの電力消費を確実に低減することができる。
【００３７】
しかも、閾値電圧Ｖｒｅｆ２を形成する補正回路３２の入力信号として、第１コンバータ１０内の分圧抵抗Ｒ１１及びＲ１２によるフィードバック電圧ＶＦＢ１を利用するので、新たにバルク電圧検出回路を設ける必要がない。さらに、補正回路３２をフィードハック電圧ＶＦＢ１が入力されるバッファ３２ａと、このバッファ３２ａの出力が供給されるオフセット付反転増幅器３２ｂとを設けるだけの簡易なアナログ回路構成とすることができる。
なお、上記実施形態では、補正回路３２を、バッファ３２ａとオフセット付反転増幅器３２ｂとで構成した場合について説明したが、これに限定されるものではなく、バルク電圧Ｖｂｕｌｋの減少に応じて閾値電圧Ｖｒｅｆ２を制御フィードバック電圧より高い電圧に維持することができれば、任意の回路構成を適用することができる。
【符号の説明】
【００３８】
１０…第１コンバータ、１１…商用交流電源、１２…全波整流回路、１３…力率改善回路、１４…力率改善制御用ＩＣ、１４ａ…エラーアンプ、１４ｂ…ランプ信号発生回路、１４ｃ…コンパレータ、１４ｄ…制御回路、１４ｅ…ドライブ回路、１４ｆ…インバータ、２０…第２コンバータ、２１…絶縁トランス、２２…ハーフブリッジ回路、Ｑ２１…ローサイド側スイッチング素子、Ｑ２２…ハイサイド側スイッチング素子、２３…ＬＬＣ制御用ＩＣ、ＰＣ１…フィードバック用フォトカプラ、ＰＣ２…スタンバイ用フォトカプラ、２３ａ…電圧制御型発振器、２３ｂ…定電流回路、２３ｃ…バースト動作設定回路、２３ｄ…制御回路、２３ｅ…ローサイド側駆動回路、２３ｆ…レベルシフト回路、２３ｇ…ハイサイド側駆動回路、２４…出力端子、２５…フィードバック回路、２６…スタンバイ回路、３１インバータ、３２…補正回路、３２ａ…バッファ、３２ｂ…オフセット付反転増幅器、３３…コンパレータ、３４…ＯＲ回路
【図１】
0006631277.tif 000002
【図２】
0006631277.tif 000003
【図３】
0006631277.tif 000004
【図４】
0006631277.tif 000005
【図５】
0006631277.tif 000006
【図６】
0006631277.tif 000007
【図７】
0006631277.tif 000008