(57)【特許請求の範囲】
【請求項１】
第１の直流系統の正極と負極との間に、第１の接続点を介して順次接続された第１および第２のスイッチング素子と、
前記第１の直流系統の正極と負極との間に、第２の接続点を介して順次接続された第３および第４のスイッチング素子と、
第２の直流系統の正極と負極との間に、第３の接続点を介して順次接続された第５および第６のスイッチング素子と、
前記第２の直流系統の正極と負極との間に、第４の接続点を介して順次接続された第７および第８のスイッチング素子と、
前記第１および第２の接続点の間に接続され両端に第１の電圧が現れるとともに第１の電流が流れる第１の巻線と、前記第３および第４の接続点の間に接続され両端に第２の電圧が現れるとともに第２の電流が流れる第２の巻線とを有するトランスと、
前記第１ないし第８のスイッチング素子のオン／オフ状態を制御する制御装置と、
を備え、
前記制御装置は、
前記第２および第３のスイッチング素子がオフ状態であって、前記第１の電流の絶対値がそのピーク値以下である状態で前記第２および第３のスイッチング素子をオン状態にし、前記第２の接続点に前記第１の電圧の正極が現れるようにする動作を所定の周期毎に繰り返す第１の制御部と、
前記第１の制御部が動作した後、第１の所定期間が経過した際に前記第２および第３のスイッチング素子をオフ状態にし、前記第１の接続点に前記第１の電圧の正極が現れるようにする動作を前記周期毎に繰り返す第２の制御部と、
前記第２の制御部が動作した後であって、前記第２の接続点に前記第１の電圧の正極が現れた後、前記第５および第８のスイッチング素子をオフ状態にするとともに、前記第６および第７のスイッチング素子をオン状態にする動作を前記周期毎に繰り返す第３の制御部と、
を有することを特徴とする電力変換装置。
【請求項２】
前記第１の制御部は、前記第２および第３のスイッチング素子をオン状態にする際に前記第１および第４のスイッチング素子をオフ状態にするものであり、
前記第２の制御部は、前記第２および第３のスイッチング素子をオフ状態にする際に、前記第１および第４のスイッチング素子をオン状態にするものであり、
前記制御装置は、
前記第２の制御部が動作した後、第２の所定期間が経過した際に前記第１の電流の絶対値がそのピーク値の１／１０以下である状態で前記第１および第４のスイッチング素子をオフ状態にするとともに、前記第２および第３のスイッチング素子をオン状態にする第４の制御部
をさらに有することを特徴とする請求項１に記載の電力変換装置。
【請求項３】
前記第３の制御部は、前記第４の制御部が動作した後、第３の所定期間が経過した際に、前記第５および第８のスイッチング素子をオフ状態にするとともに、前記第６および第７のスイッチング素子をオン状態にする
ことを特徴とする請求項２に記載の電力変換装置。
【請求項４】
前記第１の直流系統に現れる第１の直流電圧は、前記第２の直流系統に現れる第２の直流電圧の２ないし７倍である
ことを特徴とする請求項２に記載の電力変換装置。
【請求項５】
前記制御装置は、
前記第１の直流系統に現れる第１の直流電圧を前記第２の直流系統に現れる第２の直流電圧で除算した値の指令値である電圧比指令値を受信する電圧比指令値受信部と、
前記電圧比指令値が所定の閾値以下であることを条件として、前記第２の制御部および前記第４の制御部の動作を停止させる電圧比対応部と、
をさらに有することを特徴とする請求項４に記載の電力変換装置。
【請求項６】
第１の直流系統の正極と負極との間に、第１の接続点を介して順次接続された第１および第２のスイッチング素子と、
前記第１の直流系統の正極と負極との間に、第２の接続点を介して順次接続された第３および第４のスイッチング素子と、
第２の直流系統の正極と負極との間に、第３の接続点を介して順次接続された第５および第６のスイッチング素子と、
前記第２の直流系統の正極と負極との間に、第４の接続点を介して順次接続された第７および第８のスイッチング素子と、
前記第１および第２の接続点の間に接続され両端に第１の電圧が現れるとともに第１の電流が流れる第１の巻線と、前記第３および第４の接続点の間に接続され両端に第２の電圧が現れるとともに第２の電流が流れる第２の巻線とを有するトランスと、
を有する電力変換装置に対して、前記第１ないし第８のスイッチング素子のオン／オフ状態を制御する電力変換装置用制御装置であって、
前記第２および第３のスイッチング素子がオフ状態であって、前記第１の電流の絶対値がそのピーク値以下である状態で前記第２および第３のスイッチング素子をオン状態にし、前記第２の接続点に前記第１の電圧の正極が現れるようにする動作を所定の周期毎に繰り返す第１の制御部と、
前記第１の制御部が動作した後、第１の所定期間が経過した際に前記第２および第３のスイッチング素子をオフ状態にし、前記第１の接続点に前記第１の電圧の正極が現れるようにする動作を前記周期毎に繰り返す第２の制御部と、
前記第２の制御部が動作した後であって、前記第２の接続点に前記第１の電圧の正極が現れた後、前記第５および第８のスイッチング素子をオフ状態にするとともに、前記第６および第７のスイッチング素子をオン状態にする動作を前記周期毎に繰り返す第３の制御部と、
を有することを特徴とする電力変換装置用制御装置。
【請求項７】
第１の直流系統の正極と負極との間に、第１の接続点を介して順次接続された第１および第２のスイッチング素子と、
前記第１の直流系統の正極と負極との間に、第２の接続点を介して順次接続された第３および第４のスイッチング素子と、
第２の直流系統の正極と負極との間に、第３の接続点を介して順次接続された第５および第６のスイッチング素子と、
前記第２の直流系統の正極と負極との間に、第４の接続点を介して順次接続された第７および第８のスイッチング素子と、
前記第１および第２の接続点の間に接続され両端に第１の電圧が現れるとともに第１の電流が流れる第１の巻線と、前記第３および第４の接続点の間に接続され両端に第２の電圧が現れるとともに第２の電流が流れる第２の巻線とを有するトランスと、
を有する電力変換装置を制御する電力変換装置の制御方法であって、
前記第２および第３のスイッチング素子がオフ状態であって、前記第１の電流の絶対値がそのピーク値以下である状態で前記第２および第３のスイッチング素子をオン状態にし、前記第２の接続点に前記第１の電圧の正極が現れるようにする動作を所定の周期毎に繰り返す第１の過程と、
前記第１の過程の後、第１の所定期間が経過した際に前記第２および第３のスイッチング素子をオフ状態にし、前記第１の接続点に前記第１の電圧の正極が現れるようにする動作を前記周期毎に繰り返す第２の過程と、
前記第２の過程の後であって、前記第２の接続点に前記第１の電圧の正極が現れた後、前記第５および第８のスイッチング素子をオフ状態にするとともに、前記第６および第７のスイッチング素子をオン状態にする動作を前記周期毎に繰り返す第３の過程と、
を有することを特徴とする電力変換装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換装置、電力変換装置用制御装置および電力変換装置の制御方法に関する。
【背景技術】
【０００２】
ＤＣ−ＤＣ変換装置等の電力変換回路に関しては、下記の特許文献１が知られている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許第３５１７３００号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ＤＣ−ＤＣ変換装置等の電力変換回路に関しては、スイッチング損失を低減し、効率向上や装置の小型化を実現することが望ましい。しかし、特許文献１に記載された技術では、スイッチング損失を必ずしも充分に低減できない場合があった。あるいは、スイッチング損失が低減できる動作範囲が狭かった。
この発明は上述した事情に鑑みてなされたものであり、スイッチング損失を充分に低減できる電力変換装置、電力変換装置用制御装置および電力変換装置の制御方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記課題を解決するため本発明の電力変換装置は、第１の直流系統の正極と負極との間に、第１の接続点を介して順次接続された第１および第２のスイッチング素子と、前記第１の直流系統の正極と負極との間に、第２の接続点を介して順次接続された第３および第４のスイッチング素子と、第２の直流系統の正極と負極との間に、第３の接続点を介して順次接続された第５および第６のスイッチング素子と、前記第２の直流系統の正極と負極との間に、第４の接続点を介して順次接続された第７および第８のスイッチング素子と、前記第１および第２の接続点の間に接続され両端に第１の電圧が現れるとともに第１の電流が流れる第１の巻線と、前記第３および第４の接続点の間に接続され両端に第２の電圧が現れるとともに第２の電流が流れる第２の巻線とを有するトランスと、前記第１ないし第８のスイッチング素子のオン／オフ状態を制御する制御装置と、を備え、前記制御装置は、前記第２および第３のスイッチング素子がオフ状態であって、前記第１の電流の絶対値がそのピーク値以下である状態で前記第２および第３のスイッチング素子をオン状態にし、前記第２の接続点に前記第１の電圧の正極が現れるようにする動作を所定の周期毎に繰り返す第１の制御部と、前記第１の制御部が動作した後、第１の所定期間が経過した際に前記第２および第３のスイッチング素子をオフ状態にし、前記第１の接続点に前記第１の電圧の正極が現れるようにする動作を前記周期毎に繰り返す第２の制御部と、前記第２の制御部が動作した後であって、前記第２の接続点に前記第１の電圧の正極が現れた後、前記第５および第８のスイッチング素子をオフ状態にするとともに、前記第６および第７のスイッチング素子をオン状態にする動作を前記周期毎に繰り返す第３の制御部と、を有することを特徴とする。
【発明の効果】
【０００６】
本発明によれば、電力変換装置のスイッチング損失を充分に低減できる。
【図面の簡単な説明】
【０００７】
【図１】本発明の第１実施形態による電力変換装置の回路図・ブロック図である。
【図２】トランス等の等価回路図である。
【図３】スイッチング素子の切替動作の説明図である。
【図４】スイッチング素子の他の切替動作の説明図である。
【図５】第１実施形態における各部の波形図である。
【図６】比較例における各部の波形図である。
【図７】本発明の第２実施形態による電力変換装置の回路図・ブロック図である。
【図８】電圧比と、位相差と、動作モードとの関係を示す図である。
【図９】第２実施形態における各部の波形図である。
【図１０】本発明の第３実施形態による電力変換装置の回路図・ブロック図である。
【図１１】第３実施形態における各部の波形図である。
【図１２】本発明の第４実施形態による電力変換装置の回路図・ブロック図である。
【図１３】変形例におけるブリッジ回路の回路図である。
【図１４】（ａ）〜（ｃ）は、他の変形例における要部の回路図である。
【発明を実施するための形態】
【０００８】
［第１実施形態］
〈第１実施形態の構成〉
まず、本発明の第１実施形態による電力変換装置Ａ１の構成を説明する。
図１は、電力変換装置Ａ１の回路図・ブロック図である。
電力変換装置Ａ１は、外部の負荷７０（第１の直流系統）に接続される一対の１次側端子７１と、外部の直流電圧源７４（第２の直流系統）に接続される一対の２次側端子７２と、一対の１次側端子７１間に接続されるコンデンサ６１と、一対の２次側端子７２間に接続されるコンデンサ６２と、１次側ブリッジ回路１０と、２次側ブリッジ回路２０と、トランス３０と、制御装置９０（電力変換装置用制御装置）と、を有している。
【０００９】
トランス３０は、１次巻線３１（第１の巻線）と、２次巻線３２（第２の巻線）とを備える。１次巻線３１とコンデンサ６１との間には、１次側ブリッジ回路１０が接続されており、２次巻線３２とコンデンサ６２との間には、２次側ブリッジ回路２０が接続されている。１次側ブリッジ回路１０は、スイッチング素子Ｑ11〜Ｑ14（第１〜第４のスイッチング素子）を有し、２次側ブリッジ回路２０は、スイッチング素子Ｑ21〜Ｑ24（第５〜第８のスイッチング素子）を有している。本実施形態においては、これらスイッチング素子として、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）を適用している。
【００１０】
１次側ブリッジ回路１０に含まれるスイッチング素子Ｑ11，Ｑ12は、一対の１次側端子７１間に直列に接続され、両者の接続点１１（第１の接続点）は、トランス３０の１次巻線３１の一端に接続されている。また、スイッチング素子Ｑ13，Ｑ14は、一対の１次側端子７１間に直列に接続され、両者の接続点１２（第２の接続点）は、共振コンデンサ１６を介して、１次巻線３１の他端に接続されている。
【００１１】
また、２次側ブリッジ回路２０に含まれるスイッチング素子Ｑ21，Ｑ22は、一対の２次側端子７２間に直列に接続され、両者の接続点２１（第３の接続点）は、トランス３０の２次巻線３２の一端に接続されている。また、スイッチング素子Ｑ23，Ｑ24も一対の２次側端子７２間に直列に接続され、両者の接続点２２（第４の接続点）は２次巻線３２の他端に接続されている。
【００１２】
ここで、負荷７０の端子電圧を１次側直流電圧Ｖdc1（第１の直流電圧）と呼び、直流電圧源７４の端子電圧を２次側直流電圧Ｖdc2（第２の直流電圧）と呼ぶ。また、１次側ブリッジ回路１０における接続点１１，１２間の電圧を１次側ＡＣ電圧Ｖ1（第１の電圧）と呼び、２次側ブリッジ回路２０における接続点２１，２２間の電圧を２次側ＡＣ電圧Ｖ2（第２の電圧）と呼ぶ。また、１次巻線３１から１次側ブリッジ回路１０内の接続点１１に向かって流れる電流を１次側ＡＣ電流Ｉ1（第１の電流）と呼び、１次側ブリッジ回路１０から負荷７０に向かって流れる電流を１次側ＤＣ電流Ｉdc1と呼ぶ。
【００１３】
また、２次側ブリッジ回路２０内の接続点２１から２次巻線３２に向かって流れる電流を２次側ＡＣ電流Ｉ2（第２の電流）と呼び、直流電圧源７４から２次側ブリッジ回路２０に向かって流れる電流を２次側ＤＣ電流Ｉdc2と呼ぶ。また、共振コンデンサ１６の端子電圧を共振コンデンサ電圧ＶCr1と呼ぶ。何れの電圧、電流についても、図１に示した矢印の向きが「正」であり、その逆向きが「負」であることとする。
【００１４】
制御装置９０は、ＣＰＵ（Central Processing Unit）、ＲＡＭ（Random Access Memory）、ＲＯＭ（Read Only Memory）等、一般的なコンピュータとしてのハードウエアを備えており、ＲＯＭには、ＣＰＵによって実行される制御プログラムや、各種データ等が格納され、これらによってブリッジ回路１０，２０を制御する。図１において、制御装置９０の内部は、これら制御プログラム等によって実現される機能を、ブロックとして示している。
【００１５】
すなわち、制御装置９０は、第１の制御部９１と、第２の制御部９２と、第３の制御部９３と、第４の制御部９４と、を有している。これら第１〜第４の制御部９１〜９４は、制御信号Ｓ11〜Ｓ14，Ｓ21〜Ｓ24のレベルを適宜切り替えることによってスイッチング素子Ｑ11〜Ｑ14，Ｑ21〜Ｑ24のオン／オフ状態を切り替える。なお、第１〜第４の制御部９１〜９４の動作の詳細は後述する。
【００１６】
なお、図１に示した例においては、トランス３０の１次側に負荷７０を配置し、２次側に直流電圧源７４を配置しているため、電力潮流の方向は、２次側から１次側に流れる方向になる。但し、電力変換装置Ａ１は、電力潮流の方向を１次側から２次側に向かうようにすることもでき、１次側および２次側間で、双方向に電力を融通させることができる。
【００１７】
図２は、トランス３０等の等価回路図である。
図示のように、トランス３０は、漏れ磁束の無い理想トランス３０ａと、理想トランス３０ａの１次巻線３１ａに並列に接続された励磁インダクタンス３３と、励磁インダクタンス３３と１次側ブリッジ回路１０との間に接続された漏れインダクタンス３５と、理想トランス３０ａの２次巻線３２ａに直列に接続された漏れインダクタンス３４と、を有するものとして考えることができる。
【００１８】
〈第１実施形態の動作〉
（ブリッジ回路の動作）
図１に示した１次側ブリッジ回路１０においては、スイッチング素子Ｑ11，Ｑ14がオンであってスイッチング素子Ｑ12，Ｑ13がオフである状態と、スイッチング素子Ｑ11，Ｑ14がオフであってスイッチング素子Ｑ12，Ｑ13がオンである状態と、が相補的に切り替わる場合がある。
図３および図４は、これらスイッチング素子の切替動作の詳細を説明する図である。
これらの図において、スイッチング素子Ｑ11〜Ｑ14が実線で表示されている場合は、対応する制御信号Ｓ11〜Ｓ14がＨレベルであり、当該スイッチング素子Ｑ11〜Ｑ14がオン状態であることを示す。一方、スイッチング素子Ｑ11，Ｑ14が破線で表示されている場合は、対応する制御信号Ｓ11〜Ｓ14がＬレベル（０Ｖ）であり、当該スイッチング素子Ｑ11〜Ｑ14がオフ状態であることを示す。
【００１９】
図３および図４において、１次側ブリッジ回路１０の各スイッチング素子Ｑ11〜Ｑ14は、寄生ダイオードと、寄生容量とを有する。図３のステップＳＡ１におけるスイッチング素子Ｑ11には、寄生ダイオードにＤ11、寄生容量にＣ11の符号を付している。図の煩雑さを避けるため、他の部分の寄生ダイオードおよび寄生容量の符号は図示を省略しているが、以後の説明では、各スイッチング素子Ｑ11〜Ｑ14の寄生ダイオードおよび寄生容量を、同一の添え字を用いて「寄生ダイオードＤ11〜Ｄ14」および「寄生容量Ｃ11〜Ｃ14」のように表現する。
【００２０】
図３のステップＳＡ１においては、スイッチング素子Ｑ11，Ｑ14がオンであってスイッチング素子Ｑ12，Ｑ13がオフになっている。スイッチング素子Ｑ11，Ｑ14に流れる１次側ＡＣ電流Ｉ1の向きを矢印で示すが、この向きは、図１に示した１次側ＡＣ電流Ｉ1の向きとは逆である。従って、ステップＳＡ１における１次側ＡＣ電流Ｉ1の極性は「負」である。
【００２１】
ステップＳＡ１の状態において、スイッチング素子Ｑ11，Ｑ14をオフにすると、全てのスイッチング素子Ｑ11〜Ｑ14がオフ状態になり、１次側ブリッジ回路１０の状態はステップＳＡ２に遷移する。ステップＳＡ２においては、１次巻線３１（図１参照）のインダクタンス成分によってステップＳＡ１と同じ方向の電流Ｉ1が、寄生容量Ｃ11，Ｃ14を介して流れ続ける。すると、寄生ダイオードＤ11，Ｄ14のカソード側が正、アノード側が負となるようにＣ11，Ｃ14に電荷が充電され第１の接続点１１の電位が下がり、第２の接続点１２の電位が上がる。この電位の変化によってＣ12，Ｃ13の電荷が放電される。
【００２２】
その後、寄生容量Ｃ12，Ｃ13の放電が進むと、寄生ダイオードＤ12，Ｄ13のカソード電位に対するアノード電位が順方向電圧降下（例えば０．６Ｖ）よりも高くなり、寄生ダイオードＤ12，Ｄ13が導通する。すなわち、ステップＳＡ３に示すように、寄生ダイオードＤ12，Ｄ13を介して１次側ＡＣ電流Ｉ1が流れるようになる。
【００２３】
ステップＳＡ３の状態でスイッチング素子Ｑ12，Ｑ13をオンにすると、寄生ダイオードＤ12，Ｄ13に流れていた電流Ｉ1は、スイッチング素子Ｑ12，Ｑ13を介して流れるようになる。すなわち、ステップＳＡ４に示すようになる。これは、寄生ダイオードＤ12，Ｄ13の順方向電圧降下よりも、スイッチング素子Ｑ12，Ｑ13の電圧降下が低いためである。
【００２４】
ステップＳＡ１，ＳＡ２において、スイッチング素子Ｑ12，Ｑ13のドレイン−ソース電圧は比較的高い値になるが、ステップＳＡ３では、０に近い値（例えば０．６Ｖ）になる。また、スイッチング素子Ｑ12，Ｑ13のドレイン電流は、ステップＳＡ１〜ＳＡ３においてほぼ０であり、ステップＳＡ３からステップＳＡ４に遷移する際に大きく上昇する。スイッチング損失は、ドレイン−ソース電圧とドレイン電流の積を積分した値になるが、ステップＳＡ１〜ＳＡ４の全ての過程においてドレイン−ソース電圧またはドレイン電流の少なくとも一方がほぼ０であるから、スイッチング損失は０に近い極めて小さな値になる。
【００２５】
以上のように、「スイッチング素子Ｑ11，Ｑ14がオンであって、１次側ＡＣ電流Ｉ1が負値である」状態（ステップＳＡ１）であれば、スイッチング素子Ｑ11〜Ｑ14のオン／オフ状態を相補的に切り替えること（ステップＳＡ４の状態にすること）は、いわゆるソフトスイッチングにより、きわめて小さな損失で実現できる。
【００２６】
次に、図４のステップＳＢ１を図３のステップＳＡ１と比較すると、スイッチング素子Ｑ11〜Ｑ14のオン／オフ状態は同一であるが、１次側ＡＣ電流Ｉ1の向きが逆である。すなわち、ステップＳＢ１において、１次側ＡＣ電流Ｉ1の極性は「正」である。
【００２７】
ステップＳＢ１の状態において、スイッチング素子Ｑ11，Ｑ14をオフにすると、全てのスイッチング素子Ｑ11〜Ｑ14がオフ状態になり、１次側ブリッジ回路１０の状態はステップＳＢ２に遷移する。すなわち、１次巻線３１（図１参照）のインダクタンス成分によってステップＳＡ１と同じ「正」方向の電流Ｉ1が、寄生ダイオードＤ11，Ｄ14を介して流れ続ける。
【００２８】
この状態にてスイッチング素子Ｑ12，Ｑ13をオンにすると、１次側ＡＣ電流Ｉ1はスイッチング素子Ｑ12，Ｑ13に流れるようになり、寄生容量Ｃ12，Ｃ13の電荷も同時に放電される。ステップＳＢ２からステップＳＢ３に状態が遷移する際、スイッチング素子Ｑ12，Ｑ13のドレイン−ソース電圧が正値から零に遷移する期間と、ドレイン電流が零から正値に遷移する期間が重なるため、「ドレイン−ソース電圧×ドレイン電流」に相当する電力が消費される。すなわち、ハードスイッチングにより、スイッチング損失が生じる。
【００２９】
以上のように、「スイッチング素子Ｑ11，Ｑ14がオンであって、１次側ＡＣ電流Ｉ1が正値である」状態（ステップＳＢ１）であれば、スイッチング素子Ｑ11〜Ｑ14のオン／オフ状態を相補的に切り替える（ステップＳＢ３の状態にする）と、ハードスイッチングにより、スイッチング損失が生じる。
【００３０】
以上、図３および図４についての説明では、初期状態（ステップＳＡ１，ＳＢ１）において、スイッチング素子Ｑ11，Ｑ14がオンである場合について説明した。逆に、初期状態においてスイッチング素子Ｑ12，Ｑ13がオンであれば、上述した１次側ＡＣ電流Ｉ1の向きが逆になる。すなわち、初期状態において１次側ＡＣ電流Ｉ1が正値であればソフトスイッチングによってスイッチング素子Ｑ11〜Ｑ14のオン／オフ状態を相補的に切り替えることができる。一方、初期状態において１次側ＡＣ電流Ｉ1が負値であれば、スイッチング素子Ｑ11〜Ｑ14のオン／オフ状態を相補的に切り替えると、ハードスイッチングにより、スイッチング損失が生じる。
【００３１】
また、上述した例では、寄生ダイオードＤ11〜Ｄ14および寄生容量Ｃ11〜Ｃ14は、スイッチング素子Ｑ11〜Ｑ14に元々備わっているものを適用したが、スイッチング素子Ｑ11〜Ｑ14に対して、別体のダイオードまたはコンデンサを並列接続してもよい。また、２次側ブリッジ回路２０の動作も、上述した１次側ブリッジ回路１０のものと同様である。
【００３２】
（全体動作）
図５は、電力変換装置Ａ１における各部の波形図である。
図５の時刻ｔ0において、第１の制御部９１（図１参照）は、制御信号Ｓ11，Ｓ14をＬレベルに立ち下げるとともに、制御信号Ｓ12，Ｓ13をＨレベルに立ち上げている。但し、これらのタイミングは厳密には同一ではない。すなわち、図３のステップＳＡ２，ＳＡ３や図４のステップＳＢ２に示したように、第１の制御部９１は、１次側ブリッジ回路１０内の全てのスイッチング素子Ｑ11〜Ｑ14に対してＬレベルの制御信号Ｓ11〜Ｓ14を供給し、全てのスイッチング素子Ｑ11〜Ｑ14をオフ状態にする期間が必ず存在する。
【００３３】
説明の煩雑さを避けるため、以降はこの点の説明を省略するが、制御信号Ｓ11〜Ｓ14，Ｓ21〜Ｓ24のレベルが相補的に切り替わる他のタイミングにおいても、１次側ブリッジ回路１０内または２次側ブリッジ回路２０内の全てのスイッチング素子がオフにされる期間が設けられる。また、図５においては、制御信号Ｓ11〜Ｓ14，Ｓ21〜Ｓ24がＨレベルである期間、すなわち対応するスイッチング素子Ｑ11〜Ｑ14，Ｑ21〜Ｑ24がオン状態である期間をハッチングによって示す。
【００３４】
第３の制御部９３（図１参照）は、時刻ｔ1において制御信号Ｓ21，Ｓ24をＬレベルに立ち下げるとともに、制御信号Ｓ22，Ｓ23をＨレベルに立ち上げる。その後、第３の制御部９３は、制御信号Ｓ21〜Ｓ24のＨ／Ｌレベルを半周期Ｔp毎に相補的に切り替える。これにより、制御信号Ｓ21〜Ｓ24のレベルは、２・Ｔpを周期として、同様のパターンを繰り返す。
【００３５】
制御信号Ｓ11〜Ｓ14においては、半周期Ｔpの期間内に、「スリット期間Ｔ2」と呼ぶ期間が設けられる。すなわち、第２の制御部９２（図１参照）は、当該スリット期間Ｔ2が始まる時刻ｔｓ1において、制御信号Ｓ11〜Ｓ14のＨ／Ｌレベルを反転させる。また、第４の制御部９４は、当該スリット期間Ｔ2が終了する時刻ｔｓ2において、制御信号Ｓ11〜Ｓ14のＨ／Ｌレベルを反転させ、時刻ｔｓ1以前の状態に戻す。
【００３６】
また、第２の制御部９２は、時刻ｔｓ1から半周期Ｔpが経過した時刻ｔｓ3において、制御信号Ｓ11〜Ｓ14のＨ／Ｌレベルを反転させる。同様に、第４の制御部９４は、時刻ｔｓ2から半周期Ｔpが経過した時刻ｔｓ4において、制御信号Ｓ11〜Ｓ14のＨ／Ｌレベルを反転させる。時刻ｔｓ4に設定された制御信号Ｓ11〜Ｓ14のＨ／Ｌレベルは、その後の時刻ｔ4まで持続する。以後、制御信号Ｓ11〜Ｓ14のＨ／Ｌレベルは、２・Ｔpを周期として、時刻ｔ0〜ｔ4と同様のパターンを繰り返す。
【００３７】
次に、上述した制御信号Ｓ11〜Ｓ14，Ｓ21〜Ｓ24に基づく動作を詳細に説明する。
上述した時刻ｔ0において、１次側ＡＣ電流Ｉ1は、０を下回っており、負値になっている。従って、制御信号Ｓ11，Ｓ14がＨレベルの状態から、制御信号Ｓ11〜Ｓ14のＨ／Ｌレベルを相補的に切り替えることは、ソフトスイッチング（図３参照）によって実現できる。その後、所定期間Ｔ1（第１の所定期間）が経過するまで、１次側ＡＣ電圧Ｖ1は−Ｖdc1に保持される。これにより、この期間中、１次側ＡＣ電流Ｉ1は徐々に大きくなる。また、２次側ＡＣ電流Ｉ2も、１次側ＡＣ電流Ｉ1に略比例して大きくなる。なお、この所定期間Ｔ1の決定方法については後述する。
【００３８】
次に、時刻ｔ0から所定期間Ｔ1が経過した時刻ｔｓ1においては、スリット期間Ｔ2（第２の所定期間）が開始される。すなわち、第２の制御部９２は、制御信号Ｓ11〜Ｓ14のＨ／Ｌレベルを相補的に切り替える。時刻ｔｓ1においては、１次側ＡＣ電流Ｉ1は正値である。従って、制御信号Ｓ12，Ｓ13がＨレベルの状態から、制御信号Ｓ11〜Ｓ14のレベルを相補的に切り替えることは、やはりソフトスイッチングによって実現できる。
【００３９】
時刻ｔｓ1において１次側ＡＣ電圧Ｖ1の極性が反転し、１次側ＡＣ電流Ｉ1および２次側ＡＣ電流Ｉ2が減少し始める。スリット期間Ｔ2が終了した時刻ｔｓ2においては、１次側ＡＣ電流Ｉ1が０を下回っており、負値になっている。すなわち、回路定数や実験結果等に基づいて、１次側ＡＣ電流Ｉ1が０を下回るタイミングがスリット期間Ｔ2として決定される。より具体的には、スリット期間Ｔ2は、第４の制御部９４にて演算され、または記憶される。
【００４０】
スリット期間Ｔ2が終了した時刻ｔｓ2において１次側ＡＣ電流Ｉ1は負値になっている。第４の制御部９４は、この時刻ｔｓ2において制御信号Ｓ11，Ｓ14がＨレベルの状態から、制御信号Ｓ11〜Ｓ14のレベルを相補的に切り替える。従って、かかる切替も、ソフトスイッチングによって実現できる。
【００４１】
ところで、２次側ＡＣ電流Ｉ2は、１次側ＡＣ電流Ｉ1に略比例しているが、１次側ＡＣ電流Ｉ1と比較して、僅かに応答が遅くなっている。これは、図２の等価回路に示したように、トランス３０がインダクタンス３３〜３５に相当する遅れ要素を含むためである。より具体的には、励磁インダクタンス３３に流れる励磁電流分によって、Ｉ1とＩ2の振る舞いは異なる。従って、図５の例においては、時刻ｔｓ2において、１次側ＡＣ電流Ｉ1は負値になっているが、２次側ＡＣ電流Ｉ2は正値になっている。さらに、時刻ｔｓ2から若干の所定期間Ｔ3が経過した時刻ｔ1においても、２次側ＡＣ電流Ｉ2は、正値を維持している。
【００４２】
第３の制御部９３（図１参照）は、この時刻ｔ1のタイミングにおいて、制御信号Ｓ21〜Ｓ24のＨ／Ｌレベルを相補的に切り替える。時刻ｔ1において、２次側ＡＣ電流Ｉ2は正値であるため、制御信号Ｓ21，Ｓ24がＨレベルの状態から、制御信号Ｓ21〜Ｓ24のＨ／Ｌレベルを相補的に切り替えると、かかる切替も、ソフトスイッチングによって実現できる。
【００４３】
時刻ｔ1において制御信号Ｓ21〜Ｓ24のレベルが相補的に切り替わると、２次側ＡＣ電圧Ｖ2の極性が反転する。これにより、１次側，２次側ＡＣ電流Ｉ1，Ｉ2は減少してゆく（絶対値は増加してゆく）。但し、図１に示したように、トランス３０の１次巻線３１には、共振コンデンサ１６が直列に接続されており、時刻ｔ1において共振コンデンサ１６の電圧ＶCr1が負の状態で電荷が蓄積されている。共振コンデンサ１６は１次側ＡＣ電流Ｉ1によって放電され、共振コンデンサ電圧ＶCr1の絶対値は減少してゆき、トランス３０の１次巻線３１にかかる電圧が変化することによって１次側，２次側ＡＣ電流Ｉ1，Ｉ2は増加してゆく（絶対値は減少してゆく）。
【００４４】
ここで、時刻ｔ2には、１次側ＡＣ電流Ｉ1が０を上回っている。そこで、この時刻ｔ2において、第１の制御部９１は、制御信号Ｓ11〜Ｓ14のレベルを相補的に切り替える。換言すれば、回路定数や実験結果等に基づいて、時刻ｔ0以降、１次側ＡＣ電流Ｉ1が０を上回るタイミングが、半周期Ｔpとして決定される。より具体的には、半周期Ｔpは、第１〜第４の制御部９１〜９４によって演算され、または記憶される。
【００４５】
ここで、制御信号Ｓ11〜Ｓ14のレベルが相補的に切り替わる時刻ｔ0から、制御信号Ｓ21〜Ｓ24のレベルが相補的に切り替わる時刻ｔ1までの期間をＴdとする。周期２・Ｔpを３６０°としたとき、期間Ｔdに対応する角度を位相差δと呼ぶ。この位相差δは、電圧比α＝Ｖdc1／Ｖdc2に応じて決定される。例えば、ある回路定数において、電圧比αを２〜７、または３〜６の範囲で単調増加させる場合は、位相差δは、４５°〜１２０°（周期２・Ｔpの１／８〜１／３）、または６０°〜９０°（周期２・Ｔpの１／６〜１／４）の範囲で単調増加する。
【００４６】
ここで、上述した所定期間Ｔ1の決定方法を説明しておく。上述したように、半周期Ｔp、スリット期間Ｔ2および所定期間Ｔ3は、回路定数等によって決定される。そして、位相差δは電圧比αによって決定される。半周期Ｔpと位相差δが決定されると、期間Ｔdも決定される。従って、上述した所定期間Ｔ1は、決定された期間Ｔdから、スリット期間Ｔ2および所定期間Ｔ3を減算した値になる。
【００４７】
以上、時刻ｔ0〜ｔ2の期間の動作を説明したが、時刻ｔ2〜ｔ4の動作は、制御信号Ｓ11〜Ｓ14，Ｓ21〜Ｓ24のレベルが反転している点、および各部の電圧、電流の極性が反転している点を除いて、時刻ｔ0〜ｔ2の動作と同様である。以後は、周期２・Ｔp毎に、時刻ｔ0〜ｔ4と同様の動作が繰り返される。
【００４８】
図５に示した動作では、制御信号Ｓ11〜Ｓ14，Ｓ21〜Ｓ24のレベルの切替タイミングでソフトスイッチングを実現したが、これらのタイミングでは、必ずしもソフトスイッチングを実現しなくてもよい。すなわち、ハードスイッチングであっても１次側，２次側ＡＣ電流Ｉ1，Ｉ2の絶対値が各々のピーク値の１／１０以下の範囲内であれば、スイッチング損失を比較的小さく抑えることができるため、１次側，２次側ＡＣ電流Ｉ1，Ｉ2の絶対値が各々のピーク値の１／１０以下の範囲内であるときにハードスイッチングを行ってもよい。
【００４９】
〈比較例〉
次に、本実施形態の効果を明らかにするため、比較例について説明する。まず、比較例のハードウエア構成は、第１実施形態のもの（図１）と同様である。但し、比較例においては、スリット期間Ｔ2（図５参照）に相当するものが設けられていない点が相違する。
【００５０】
図６は、比較例における各部の波形図である。
図６の時刻ｔ0において、制御信号Ｓ11，Ｓ14がＨレベルの状態から、制御信号Ｓ11〜Ｓ14のレベルが相補的に切り替えられている。しかし、時刻ｔ0において、１次側ＡＣ電流Ｉ1は正値であるため、かかる切替はハードスイッチングになる。
また、時刻ｔ1において、制御信号Ｓ21，Ｓ24がＨレベルの状態から、制御信号Ｓ21〜Ｓ24のレベルが相補的に切り替えられている。この時刻ｔ1において、２次側ＡＣ電流Ｉ2は正値であるため、かかる切替は、ソフトスイッチングになる。
【００５１】
時刻ｔ2以降においても、制御信号Ｓ11〜Ｓ14の切替は、ハードスイッチングになる。従って、本比較例は、上記第１実施形態と比較すると、スイッチング損失が大きくなり、エネルギー効率が劣るとともに、スイッチング素子Ｑ11〜Ｑ14，Ｑ21〜Ｑ24等を冷却する冷却装置（図示せず）が大型化するという点で、不利であることが解る。
【００５２】
〈実施形態の効果〉
以上のように、本実施形態によれば、制御装置（９０）は、第２および第３のスイッチング素子（Ｑ12，Ｑ13）がオフ状態であって、第１の電流（Ｉ1）の絶対値がそのピーク値の１／１０以下である状態で第２および第３のスイッチング素子（Ｑ12，Ｑ13）をオン状態にし、第２の接続点（１２）に第１の電圧（Ｖ1）の正極が現れるようにする（Ｖ1を負値にする）動作を所定の周期（２・Ｔp）毎に繰り返す（時刻ｔ0，ｔ4）第１の制御部（９１）と、第１の制御部（９１）が動作した後（時刻ｔ0の後）、第１の所定期間（Ｔ1）が経過した際（時刻ｔｓ1）に第２および第３のスイッチング素子（Ｑ12，Ｑ13）をオフ状態にし、第１の接続点（１１）に第１の電圧（Ｖ1）の正極が現れるようにする（Ｖ1を正値にする）動作を周期（２・Ｔp）毎に繰り返す（時刻ｔｓ1）第２の制御部（９２）と、第２の制御部（９２）が動作した後（時刻ｔｓ1の後）であって、第２の接続点（１２）に第１の電圧（Ｖ1）の正極が現れた（時刻ｔｓ2にＶ1が負値になった）後、第２の電流（Ｉ2）の絶対値がそのピーク値の１／１０以下である状態で第５および第８のスイッチング素子（Ｑ21，Ｑ24）をオフ状態にするとともに、第６および第７のスイッチング素子（Ｑ22，Ｑ23）をオン状態にする動作を周期（２・Ｔp）毎に繰り返す（時刻ｔ1）第３の制御部（９３）と、を有する。
これにより、ソフトスイッチングを実現しやすくなり、スイッチング損失を低減できる。
【００５３】
また、本実施形態によれば、適切な電圧比を設定することにより、ソフトスイッチングを一層実現しやすくなり、スイッチング損失をさらに低減できる。
【００５４】
また、本実施形態によれば、適切な位相差を設定することにより、ソフトスイッチングを一層実現しやすくなり、スイッチング損失をさらに低減できる。
【００５５】
また、本実施形態によれば、第１の制御部（９１）は、第２および第３のスイッチング素子（Ｑ12，Ｑ13）をオン状態にする際に第１および第４のスイッチング素子（Ｑ11，Ｑ14）をオフ状態にするものであり、第２の制御部（９２）は、第２および第３のスイッチング素子（Ｑ12，Ｑ13）をオフ状態にする際に、第１および第４のスイッチング素子（Ｑ11，Ｑ14）をオン状態にするものであり、制御装置（９０）は、第２の制御部（９２）が動作した後（時刻ｔｓ1の後）、第２の所定期間（Ｔ2）が経過した際（時刻ｔｓ2）に第１および第４のスイッチング素子（Ｑ11，Ｑ14）をオフ状態にするとともに、第２および第３のスイッチング素子（Ｑ12，Ｑ13）をオン状態にする第４の制御部（９４）をさらに有することを特徴とする。
このように、第４の制御部（９４）が第１ないし第４のスイッチング素子（Ｑ11〜Ｑ14）のオン／オフ状態を適切に制御することにより、ソフトスイッチングを一層実現しやすくなり、スイッチング損失をさらに低減できる。
【００５６】
また、本実施形態によれば、第３の制御部（９３）は、第４の制御部（９４）が動作した後、第３の所定期間（Ｔ3）が経過した際に、第５および第８のスイッチング素子（Ｑ21，Ｑ24）をオフ状態にするとともに、第６および第７のスイッチング素子（Ｑ22，Ｑ23）をオン状態にすることを特徴とする。
これにより、トランス（３０）の遅れ要素を補償し、第５および第８のスイッチング素子（Ｑ21，Ｑ24）のオン／オフ状態を適切なタイミングで切り替えることができるため、ソフトスイッチングを一層実現しやすくなり、スイッチング損失をさらに低減できる。
【００５７】
［第２実施形態］
〈第２実施形態の構成および動作〉
次に、本発明の第２実施形態による電力変換装置Ａ２の構成を説明する。
図７は、電力変換装置Ａ２のブロック図である。
なお、図７において、図１〜図６の各部に対応する部分には同一の符号を付し、その説明を省略する場合がある。
電力変換装置Ａ２のハードウエア構成は、第１実施形態の電力変換装置Ａ１のものと同様であるが、制御装置９０が電圧比指令値受信部９８と、電圧比対応部９９と、を有している点が第１実施形態とは相違している。
【００５８】
本実施形態には、２つの動作モードＭＤ１，ＭＤ２がある。
ここで、動作モードＭＤ１は、上述した比較例（図６参照）と同様に、スリット期間Ｔ2を設けない動作モードである。一方、動作モードＭＤ２は、第１実施形態と同様に１次側，２次側ブリッジ回路１０，２０を動作させるものであり、図５に示したように、スリット期間Ｔ2を設ける動作モードである。
【００５９】
電圧比指令値受信部９８は、外部の上位装置（図示せず）から、電圧比αの指令値である電圧比指令値α*を受信する。電圧比対応部９９は、電圧比指令値α*が所定の閾値αth以下であるか否かを判定する。この判定結果が肯定であれば、電圧比対応部９９は、動作モードＭＤ１を選択し、第２の制御部９２および第４の制御部９４の動作を停止させる。この結果、図５に示した時刻ｔｓ1，ｔｓ2における制御信号Ｓ11〜Ｓ14の切替は起こらなくなり、図６に示すように、制御信号Ｓ11〜Ｓ14のレベルは、半周期Ｔp毎に切り替わるようになる。
【００６０】
一方、電圧比指令値α*が閾値αthを超えている場合、電圧比対応部９９は動作モードＭＤ２を選択し、第２の制御部９２および第４の制御部９４の動作を有効化する。この結果、図５に示したように、時刻ｔｓ1，ｔｓ2において、制御信号Ｓ11〜Ｓ14のレベルが相補的に切り替えられ、これに伴ってスイッチング素子Ｑ11〜Ｑ14のオン／オフ状態も切り替えられる。
【００６１】
図８は、電圧比α（または電圧比指令値α*）と、位相差δと、動作モードＭＤ１，ＭＤ２との関係を示す図である。図示の例では、２次側直流電圧Ｖdc2を５００Ｖ、負荷７０の抵抗値を１００Ωとし、スイッチング周波数＝（１／（２・Ｔp））を２５ｋＨｚとしている。図示の例では、閾値αthを「３」として動作モードＭＤ１，ＭＤ２を選択すると、電圧比αが０〜６の範囲のほぼ全域に渡って、ソフトスイッチングが実現できる。なお、ここで示した数値は一例であり、本発明を数値限定するものではない。
【００６２】
また、図９は、本実施形態における各部の波形図であり、特に動作モードＭＤ１，ＭＤ２を切り替えた場合における各部の波形を示す。図示の例では、時刻ｔｃ以前には動作モードＭＤ２が選択されているが、時刻ｔｃにおいて動作モードはＭＤ１に切り替えられている。また、図示のように、モード切替タイミング（時刻ｔｃ）は、何れかの制御信号Ｓ11〜Ｓ14（図９の例では制御信号Ｓ12，Ｓ13）の立ち上がりタイミングに合わせると、モード切替後の動作を安定させやすくなる。
【００６３】
〈第２実施形態の効果〉
以上のように、本実施形態によれば、制御装置（９０）は、第１の直流系統（７０）に現れる第１の直流電圧（Ｖdc1）を第２の直流系統（７４）に現れる第２の直流電圧（Ｖdc2）で除算した値の指令値である電圧比指令値（α*）を受信する電圧比指令値受信部（９８）と、電圧比指令値（α*）が所定の閾値以下であることを条件として、第２の制御部（９２）および第４の制御部（９４）の動作を停止させる電圧比対応部（９９）と、をさらに有する。
これにより、広い電圧比αの範囲に対して、適切な動作状態を選択することができ、ソフトスイッチングを一層実現しやすくなり、スイッチング損失をさらに低減できる。
【００６４】
［第３実施形態］
〈第３実施形態の構成および動作〉
次に、本発明の第３実施形態による電力変換装置Ａ３の構成を説明する。
図１０は、電力変換装置Ａ３のブロック図である。
なお、図１０において、図１〜図９の各部に対応する部分には同一の符号を付し、その説明を省略する場合がある。
電力変換装置Ａ３のハードウエア構成は、第１実施形態の電力変換装置Ａ１のものと同様であるが、制御装置９０の構成が第１実施形態のものとは異なっている。すなわち、本実施形態の制御装置９０は、第１の制御部９１ａと、第２の制御部９２ａと、第３の制御部９３とを有している。なお、これら制御部９１ａ，９２ａ，９３の動作の詳細は後述する。
【００６５】
図１１は、電力変換装置Ａ３における各部の波形図である。
図１１の時刻ｔ0において、第１の制御部９１ａ（図１０参照）は、制御信号Ｓ12，Ｓ13をＨレベルに立ち上げ、制御信号Ｓ11，Ｓ14をＬレベルのまま維持している。また、第１の制御部９１ａは、時刻ｔ0から半周期Ｔp経過後の時刻ｔ2において、制御信号Ｓ11，Ｓ14をＨレベルに立ち上げ、制御信号Ｓ12，Ｓ13をＬレベルのまま維持している。
【００６６】
また、第２の制御部９２ａ（図１０参照）は、時刻ｔ0から所定期間Ｔ1が経過した時刻ｔｓ1において制御信号Ｓ12，Ｓ13をＬレベルに立ち下げ、制御信号Ｓ11，Ｓ14をＬレベルのまま維持している。また、第２の制御部９２ａは、時刻ｔｓ1から半周期Ｔp経過後の時刻ｔｓ3において、制御信号Ｓ11，Ｓ14をＬレベルに立ち下げ、制御信号Ｓ12，Ｓ13をＬレベルのまま維持している。以後、第１および第２の制御部９１ａ，９２ｂは、周期２・Ｔp毎に同様の動作を繰り返す。
【００６７】
また、第３の制御部９３（図１０参照）の動作は、第１実施形態のものと同様である。すなわち、時刻ｔ0から位相差δに対応する期間Ｔdが経過した時刻ｔ1において、制御信号Ｓ21，Ｓ24をＬレベルに立ち下げるとともに、制御信号Ｓ22，Ｓ23をＨレベルに立ち上げる。その後、第３の制御部９３は、制御信号Ｓ21〜Ｓ24のＨ／Ｌレベルを半周期Ｔp毎に相補的に切り替える。これにより、制御信号Ｓ21〜Ｓ24のレベルは、２・Ｔpを周期として、同様のパターンを繰り返す。
以後、上述した制御信号Ｓ11〜Ｓ14，Ｓ21〜Ｓ24に基づく動作を詳細に説明する。
【００６８】
上述した時刻ｔ0の直前においては、１次側ＡＣ電流Ｉ1は零である。また、制御信号Ｓ11〜Ｓ14は全てＬレベルであるため、１次側ＡＣ電圧Ｖ1は不確定になる。時刻ｔ0において制御信号Ｓ12，Ｓ13がＨレベルになると、スイッチング素子Ｑ12，Ｑ13（図１０参照）がオン状態になる。この場合、１次側ＡＣ電流Ｉ1が元々零であったため、スイッチング素子Ｑ12，Ｑ13をオンにすることは、ソフトスイッチングによって実現できる。
【００６９】
その後、所定期間Ｔ1が経過するまで、１次側ＡＣ電圧Ｖ1は−Ｖdc1に保持される。これにより、この期間中、１次側ＡＣ電流Ｉ1は徐々に大きくなる。また、２次側ＡＣ電流Ｉ2も、１次側ＡＣ電流Ｉ1に略比例して大きくなる。なお、この所定期間Ｔ1の決定方法については後述する。
【００７０】
次に、時刻ｔ0から所定期間Ｔ1が経過した時刻ｔｓ1において、第２の制御部９２ａは、制御信号Ｓ12，Ｓ13をＬレベルに立ち下げ、スリット期間Ｔ2を開始させる。すなわち、１次側ＡＣ電圧Ｖ1の極性を反転させるとともに、１次側ＤＣ電流Ｉdc1の極性を切り替える。この動作は、第１実施形態の場合と同様に、ソフトスイッチングによって実現できる。
【００７１】
時刻ｔｓ1において１次側ＡＣ電圧Ｖ1の極性が反転し、１次側ＡＣ電流Ｉ1および２次側ＡＣ電流Ｉ2が減少し始める。スリット期間Ｔ2が終了した時刻ｔｓ2においては、１次側ＡＣ電流Ｉ1が僅かに０を下回っており、負値になっている。本実施形態においては、時刻ｔｓ2において制御信号Ｓ11〜Ｓ14は全てＬレベルに維持されたままであるが、図３に示したステップＳＡ２，ＳＡ３の過程を経て、１次側ＡＣ電圧Ｖ1および１次側ＡＣ電流Ｉ1の極性が反転する。
【００７２】
このように、制御信号Ｓ11〜Ｓ14が全てＬレベルであるから、スイッチング損失は生じない。また、２次側ＡＣ電流Ｉ2は、１次側ＡＣ電流Ｉ1に略比例しているが、１次側ＡＣ電流Ｉ1と比較して、僅かに応答が遅くなっており、時刻ｔｓ2から所定期間Ｔ3が経過した時刻ｔ1においても、２次側ＡＣ電流Ｉ2は正値を維持している。そこで、第１実施形態と同様に、第３の制御部９３（図１参照）は、この時刻ｔ1のタイミングにおいて、制御信号Ｓ21〜Ｓ24のＨ／Ｌレベルを相補的に切り替える。
【００７３】
時刻ｔ1において、２次側ＡＣ電流Ｉ2は正値であるため、制御信号Ｓ21，Ｓ24がＨレベルの状態から、制御信号Ｓ21，Ｓ24のＨ／Ｌレベルを相補的に切り替えると、かかる切替も、ソフトスイッチングによって実現できる。時刻ｔ1において制御信号Ｓ21〜Ｓ24のレベルが相補的に切り替わると、２次側ＡＣ電圧Ｖ2の極性が反転する。これにより、１次側，２次側ＡＣ電流Ｉ1，Ｉ2は減少してゆく（絶対値は増加してゆく）。共振コンデンサ電圧ＶCr1の絶対値が低下してゆき、１次側，２次側ＡＣ電流Ｉ1，Ｉ2は増加してゆく（絶対値は減少してゆく）。
【００７４】
ここで、時刻ｔ2より若干前の時刻ｔ2’において、１次側，２次側ＡＣ電流Ｉ1，Ｉ2は零になり、１次側ＡＣ電圧Ｖ1は不確定になる。そして、時刻ｔ2において制御信号Ｓ11，Ｓ14がＨレベルになると、スイッチング素子Ｑ11，Ｑ14がオン状態になる。時刻ｔ2〜ｔ4の動作は、オン状態になるスイッチング素子がＱ11，Ｑ14である点、および各部の電圧、電流の極性が反転している点を除いて、時刻ｔ0〜ｔ2の動作と同様である。以後は、周期２・Ｔp毎に、時刻ｔ0〜ｔ4と同様の動作が繰り返される。なお、本実施形態における所定期間Ｔ1、期間Ｔd等の決定方法は、第１実施形態と同様である。
【００７５】
〈第３実施形態の効果〉
以上のように、本実施形態によれば、第１実施形態のものと同様にソフトスイッチングを実現しやすくなり、スイッチング損失を低減できる。
【００７６】
［第４実施形態］
次に、本発明の第４実施形態による電力変換装置Ａ４の構成を説明する。
図１２は、電力変換装置Ａ４のブロック図である。
なお、図１２において、図１〜図１１の各部に対応する部分には同一の符号を付し、その説明を省略する場合がある。
電力変換装置Ａ４のハードウエア構成は、第１実施形態の電力変換装置Ａ１のものと同様であるが、各部にセンサが配置されている点が異なる。
【００７７】
すなわち、電流センサ１７１は、１次側端子７１に流れる電流を測定し、電流センサ１１０は、１次側ＤＣ電流Ｉdc1を測定する。また、電圧センサ１６１は、１次側直流電圧Ｖdc1を測定する。また、電圧センサ１１６は、１次側ＡＣ電流Ｉ1を測定し、電圧センサ１３１は１次巻線３１の端子電圧を測定する。電圧センサ１３２は２次巻線３２の端子電圧すなわち２次側ＡＣ電圧Ｖ2を測定し、電圧センサ１３３は、２次側ＡＣ電流Ｉ2を測定する。電流センサ１２０は、２次側ＤＣ電流Ｉdc2を測定し、電圧センサ１６２は、２次側直流電圧Ｖdc2を測定し、電流センサ１７２は、２次側端子７２に流れる電流を測定する。
【００７８】
制御装置９０は、第１実施形態のもの（図１参照）と同様に、第１〜第４の制御部９１〜９４を有している。但し、本実施形態において、第１〜第４の制御部９１〜９４は、予め決定されたタイミングで制御信号Ｓ11〜Ｓ14，Ｓ21〜Ｓ24のＨ／Ｌレベルを切り替えるのではなく、各センサ１１０，１１６，１２０，１３１，１３３，１６１，１６２，１７１の測定結果に基づいて、制御信号Ｓ11〜Ｓ14，Ｓ21〜Ｓ24のＨ／Ｌレベルを切り替えるタイミングを決定する。なお、図１２に示した各種センサは、全て設ける必要はなく、図１２に示した以外のセンサを設けてもよい。
【００７９】
本実施形態によれば、第１実施形態と同様の効果を奏するとともに、温度上昇や経年変化によって回路定数が変化した場合においても、各センサ測定結果に基づいて、制御信号Ｓ11〜Ｓ14，Ｓ21〜Ｓ24のＨ／Ｌレベルを切り替えるタイミングを制御できるため、ソフトスイッチングを一層実現しやすくなり、スイッチング損失をさらに低減できる。
【００８０】
［変形例］
本発明は上述した実施形態に限定されるものではなく、種々の変形が可能である。上述した実施形態は本発明を理解しやすく説明するために例示したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、また、ある実施形態の構成に他の実施形態の構成を加えることも可能である。また、各実施形態の構成の一部について削除し、若しくは他の構成の追加・置換をすることが可能である。また、図中に示した制御線や情報線は説明上必要と考えられるものを示しており、製品上で必要な全ての制御線や情報線を示しているとは限らない。実際には殆ど全ての構成が相互に接続されていると考えてもよい。上記実施形態に対して可能な変形は、例えば以下のようなものである。
【００８１】
（１）上記各実施形態における制御装置９０のハードウエアは一般的なコンピュータによって実現できるため、図５、図６、図９、図１１に示した波形図を実現するプログラム等を記憶媒体に格納し、または伝送路を介して頒布してもよい。
【００８２】
（２）図５、図６、図９、図１１に示した波形図を実現する処理は、上記各実施形態ではプログラムを用いたソフトウエア的な処理として説明したが、その一部または全部をＡＳＩＣ(Application Specific Integrated Circuit；特定用途向けＩＣ)、あるいはＦＰＧＡ(field-programmable gate array)等を用いたハードウエア的な処理に置き換えてもよい。
【００８３】
（３）上記各実施形態においては、１次側ブリッジ回路１０に対する制御信号Ｓ11〜Ｓ14に対してスリット期間Ｔ2を設けたが、２次側ブリッジ回路２０に対する制御信号Ｓ21〜Ｓ24に対してスリット期間Ｔ2を設けてもよい。
【００８４】
（４）上記各実施形態においては、電力潮流の方向を、２次側から１次側に、または１次側から２次側に任意に設定できるように、スイッチング素子Ｑ11〜Ｑ14，Ｑ21〜Ｑ24を用いて１次側，２次側ブリッジ回路１０，２０を構成した。しかし、電力潮流の方向が一方向のみの場合には、送電側のブリッジ回路に対してスリット期間Ｔ2を設けるとともに、受電側のブリッジ回路として、ダイオードブリッジ回路を適用してもよい。図１３は、ダイオードブリッジ回路の回路図の一例であり、該ダイオードブリッジ回路は、ダイオードＤ1〜Ｄ4を有している。
【００８５】
（５）また、上記各実施形態においては、トランス３０の１次巻線３１に直列に共振コンデンサ１６を接続したが、図１４（ａ）に示すように、共振コンデンサを介さず、１次側ブリッジ回路１０と、トランス３０と、２次側ブリッジ回路２０とを接続してもよい。
また、図１４（ｂ）に示すように、１次巻線３１に接続する共振コンデンサ１６に加えて、２次巻線３２にも共振コンデンサ１８を直列接続してもよい。
また、図１４（ｃ）に示すように、１次巻線３１にはコンデンサを接続せず、２次巻線３２に共振コンデンサ１８を直列接続してもよい。
【００８６】
（６）上記各実施形態における電力変換装置Ａ１〜Ａ４は、ＤＣ−ＤＣコンバータであった。しかし、１次側端子７１または２次側端子７２に交流−直流変換器（図示せず）を挿入し、ＡＣ−ＤＣコンバータを構成してもよい。なお、交流−直流変換器は、１次側，２次側ブリッジ回路１０，２０と同様のブリッジ回路により実現できる。さらに、１次側端子７１および２次側端子７２の双方に交流−直流変換器を挿入し、ＡＣ−ＡＣコンバータを構成してもよい。また、以上のように構成したＡＣ−ＤＣコンバータまたはＡＣ−ＡＣコンバータを直列に多段接続し、いわゆるシリーズレギュレータを構成してもよい。
【００８７】
（７）また、上記各実施形態においては、スイッチング素子としてＭＯＳＦＥＴを適用した例を説明したが、スイッチング素子はＭＯＳＦＥＴ以外の素子、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）、バイポーラトランジスタ、サイラトロン等の真空管、真空管式の水銀整流器等であってもよい。また、スイッチング素子として半導体を用いる場合、その材質はＳｉ、ＳｉＣ、ＧａＮ等の何れであってもよい。
【符号の説明】
【００８８】
１０  １次側ブリッジ回路
１１  接続点（第１の接続点）
１２  接続点（第２の接続点）
１６，１８  共振コンデンサ
２０  ２次側ブリッジ回路
２１  接続点（第３の接続点）
２２  接続点（第４の接続点）
３０  トランス
３１  １次巻線（第１の巻線）
３２  ２次巻線（第２の巻線）
７０  負荷（第１の直流系統）
７４  直流電圧源（第２の直流系統）
９０  制御装置（電力変換装置用制御装置）
９１，９１ａ  第１の制御部
９２，９２ａ  第２の制御部
９３  第３の制御部
９４  第４の制御部
９８  電圧比指令値受信部
９９  電圧比対応部
α*  電圧比指令値
αth  閾値
α  電圧比
δ  位相差
Ａ１〜Ａ４  電力変換装置
Ｉ1  １次側ＡＣ電流（第１の電流）
Ｉ2  ２次側ＡＣ電流（第２の電流）
Ｑ11〜Ｑ14  スイッチング素子（第１〜第４のスイッチング素子）
Ｑ21〜Ｑ24  スイッチング素子（第５〜第８のスイッチング素子）
Ｔ1  所定期間（第１の所定期間）
Ｔ2  スリット期間（第２の所定期間）
Ｖ1  １次側ＡＣ電圧（第１の電圧）
Ｖ2  ２次側ＡＣ電圧（第２の電圧）
Ｖdc1  １次側直流電圧（第１の直流電圧）
Ｖdc2  ２次側直流電圧（第２の直流電圧）
【図１】
0006647426.tif 000002
【図２】
0006647426.tif 000003
【図３】
0006647426.tif 000004
【図４】
0006647426.tif 000005
【図５】
0006647426.tif 000006
【図６】
0006647426.tif 000007
【図７】
0006647426.tif 000008
【図８】
0006647426.tif 000009
【図９】
0006647426.tif 000010
【図１０】
0006647426.tif 000011
【図１１】
0006647426.tif 000012
【図１２】
0006647426.tif 000013
【図１３】
0006647426.tif 000014
【図１４】
0006647426.tif 000015