(57)【特許請求の範囲】
【請求項１】
基板を貫通し第一の入出力部が設けられた第一の導体と、
前記基板を貫通し第二の入出力部が設けられた第二の導体と、
一方の端子が前記第一の導体の前記基板の第一の面における端子に接続され、他方の端子が前記第二の導体の前記第一の面における端子に接続された、第一のコンデンサと、
一つの端子が前記第一の導体の前記基板の第二の面における端子に接続され、前記一つの端子と接続されていない端子が前記第二の導体の前記第二の面における端子に接続された、第二のコンデンサ又は抵抗と、
を備え、
第一の入出力部が前記第一の導体の側部の一部に設けられているか、第二の入出力部が前記第二の導体の側部の一部に設けられているかの、少なくともいずれかである、
接続構造。
【請求項２】
前記第一の導体の側部の一部が、前記第一の導体の側部の前記基板の厚み方向における一部であるか、前記第二の導体の側部の一部が、前記第一の導体の側部の前記基板の厚み方向における一部であるか、の少なくともいずれかである、請求項１に記載された接続構造。
【請求項３】
前記第一の導体および前記第二の導体の少なくとも一方が、前記基板に設けられたスルーホールビアである、請求項１又は請求項２に記載された接続構造。
【請求項４】
前記第一の入出力部に電気的に接続された第一の配線と、前記第二の入出力部に電気的に接続された第二の配線とをさらに備える、請求項１乃至請求項３のうちのいずれか一に記載された接続構造。
【請求項５】
前記第一の配線と前記第二の配線とのうちの少なくとも一方が前記基板に設けられている、請求項４に記載された接続構造。
【請求項６】
前記第一の配線に入力信号が入力され、前記第二の配線から出力信号が出力されることが想定された、請求項４又は請求項５のうちのいずれか一に記載された接続構造。
【請求項７】
前記第二のコンデンサ又は抵抗が前記第二のコンデンサである請求項１乃至請求項６のうちのいずれか一に記載された接続構造。
【請求項８】
前記第二のコンデンサ又は抵抗が前記抵抗であり、前記第一のコンデンサの容量が０．１μＦ近傍であり、前記抵抗の抵抗値が１０Ω近傍である、請求項１乃至請求項６のうちのいずれか一に記載された接続構造。
【請求項９】
第一の差動増幅器と、第二の差動増幅器と、前記第一の差動増幅器の出力端子と前記第二の差動増幅器の負の入力端子との間に挿入された請求項１乃至請求項８のうちのいずれか一に記載された接続構造と、
を備える回路。
【請求項１０】
入力バッファと出力バッファとの間の設置された、請求項９に記載された回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のスルーホールビア間の接続構造に関する。
【背景技術】
【０００２】
ある回路の出力部と他の回路の入力部とをＡＣカップリングさせるために当該出力部と当該入力部との間にコンデンサを挿入することが一般に行われる。ここで、ＡＣはａｌｔｅｒｎａｔｉｎｇ  ｃｕｒｒｅｎｔの略である。【０００３】
当該コンデンサを基板に設置された一対のスルーホールビア（以下、「ビア」という。）に実装する場合、当該コンデンサは、当該一対のビアの前記基板の一方の表面に露出する端子間に接続される。そして、当該基板に内蔵される配線は、当該ビアの側部の一部に電気的に接続される。そのため、前記ビアには、電流が流れない部分であるスタブが存在することになる（特許文献１、２参照）。【０００４】
一方、スタブの存在は所定の出力信号劣化の原因となることが説明されている（特許文献１、２参照）。【０００５】
出力信号劣化への当該スタブの影響を抑えるためには、スタブを削除するバックドリルによる基板加工が有効であることが知られている（特許文献１、３参照）。【０００６】
また、特許文献４は、ダイポールアンテナの裏面に、一対の導体エレメントと結合して容量性又は誘導性の負荷を有するランドパターンが一対の導体エレメントの何れか一方又は双方に対応する位置に配設される装置を開示する。【０００７】
なお、特許文献５には、前述のビアについての説明がある。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】国際公開第２０１２／１３３７５５号
【特許文献２】特開２００７−１４２３０７号公報
【特許文献３】特開２００４−２３５６２９号公報
【特許文献４】特開２００９−１３５６７９号公報
【特許文献５】特開平９−８４５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
上述のバックドリルによる基板加工は、前記スタブだけでなく前記スタブ周辺の前記基板の一部を削除する加工であるから、前記基板における配線可能領域を減少させるという問題がある。【００１０】
本発明は、基板における配線可能領域の減少を抑えつつ、一対のビアに接続されたコンデンサの出力への前記ビアのスタブによる影響を低減し得る接続構造等の提供を目的とする。
【課題を解決するための手段】
【００１１】
本発明の接続構造は、基板を貫通し第一の入出力部が設けられた第一の導体と、前記基板を貫通し第二の入出力部が設けられた第二の導体と、一方の端子が前記第一の導体の前記基板の第一の面における端子に接続され、他方の端子が前記第二の導体の前記第一の面における端子に接続された、第一のコンデンサと、一つの端子が前記第一の導体の前記基板の第二の面における端子に接続され、前記一つの端子と接続されていない端子が前記第二の導体の前記第二の面における端子に接続された、第二のコンデンサ又は抵抗のと、を備え、第一の入出力部が前記第一の導体の側部の一部に設けられているか、第二の入出力部が前記第二の導体の側部の一部に設けられているかの、少なくともいずれかである。
【発明の効果】
【００１２】
本発明の接続構造等は、基板における配線可能領域の減少を抑えつつ、一対のビアに接続されたコンデンサの出力への前記ビアのスタブによる影響を低減し得る。
【図面の簡単な説明】
【００１３】
【図１】本調査に用いた接続構造の構成を表す概念図である。
【図２】ビアを表す概念図である。
【図３】スタブ長さを１．６ｍｍとした場合の挿入損失の周波数変化を表す図である。
【図４】スタブ長さを１．２ｍｍとした場合の挿入損失の周波数変化を表す図である。
【図５】スタブ長さを０．２ｍｍとした場合の挿入損失の周波数変化を表す図である。
【図６】スタブ長さを０とした場合の挿入損失の周波数変化を表す図である。
【図７】第一実施形態の接続構造の構成例を表す断面概念図である。
【図８】コンデンサの容量を共に０．１μＦとした場合の挿入損失の周波数変化を表す図である。
【図９】コンデンサの容量を共に１μＦとした場合の挿入損失の周波数変化を表す図である。
【図１０】コンデンサの容量を共に０．０１μＦとした場合の挿入損失の周波数変化を表す図である。
【図１１】第一実施形態の接続構造を適用した回路の例を表す回路図である。
【図１２】第二実施形態の接続構造の構成例を表す断面概念図である。
【図１３】第二実施形態の接続構造における挿入損失の周波数変化を表す図である。
【図１４】本発明の接続構造の最小限の構成を表すブロック図である。
【発明を実施するための形態】
【００１４】
＜スタブの影響の調査＞
まず、最初に、コンデンサを設置した一対のビアホールのスタブの出力への影響を調べた。
【００１５】
図１は、本調査に用いた接続構造１１ａの構成を表す概念図である。図１（ａ）は、接続構造１１ａの上面図である。また、図１（ｂ）は、接続構造１１ａを図１（ａ）に表す線２９１ａで切断した場合を想定した断面図である。
【００１６】
接続構造１１ａは、基板１２１ａとコンデンサ１０１ａと、配線１３２ａ，１３２ｃとパッド１３３ａ、１３３ｃと、を備える。
【００１７】
基板１２１ａは、配線１３１ａ、１３１ｂと、ビア１１１ａ、１１１ｂとを備える。基板１２１ａの厚みは長さ１９１ａである。
【００１８】
ビア１１１ａ、１１１ｂは、基板１２１ａを貫通するように基板１２１ａに設置されている。ビア１１１ａ、１１１ｂの詳細は図２を参照して後述する。
【００１９】
配線１３１ａ、１３１ｂは、基板１２１ａの内部に形成された一般的な配線である。基板の内部に形成される一般的な配線の構造、材質及び製造方法は周知であるので、それらの説明は省略する。
【００２０】
配線１３１ａは、ビア１１１ａの側部１８６ａの一部に接続されているが、ビア１１１ｂには接続されていない。
【００２１】
配線１３１ｂは、ビア１１１ｂの側部１８６ｂの一部に接続されているが、ビア１１１ａには接続されていない。
【００２２】
コンデンサ１０１ａの端子１７８ａａは、配線１３２ａ及びパッド１３３ａを介して、ビア１１１ａの端部１８１ａに接続されている。コンデンサ１０１ａの端子１７８ａｃは、配線１３２ｃ及びパッド１３３ｃを介して、ビア１１１ｂの端部１８１ｃに接続されている。
【００２３】
また、ビア１１１ａの端部１８１ｂ及びビア１１１ｂの端部１８１ｄには素子等は接続されていない。
【００２４】
ビア１１１ａにおける、配線１３１ａと接続された部分近傍から端部１８１ｂまでの部分がスタブ１４１ａである。また、ビア１１１ｂにおける、配線１３１ｂと接続された部分近傍から端部１８１ｄまでの部分がスタブ１４１ｂである。
【００２５】
そして、配線１３１ａの下部から端部１８１ｂの下部までの長さをスタブ１４１ａのスタブ長ということにする。また、配線１３１ｂの下部から端部１８１ｄの下部までの長さをスタブ１４１ｂのスタブ長ということにする。接続構造１１ａは、スタブ１４１ａのスタブ長とスタブ１４１ｂのスタブ長とが、ともに、長さ１９１ｂである。
【００２６】
コンデンサ１０１ａは、コンデンサ１０１ａの一方の端子に入力された信号の所定の交流成分をコンデンサ１０１ａ他方の端子に出力させ、当該信号の直流成分は当該他方の端子に出力させない。コンデンサ１０１ａは、例えばＡＣカップリングコンデンサである。ここで、ＡＣはａｌｔｅｒｎａｔｉｎｇ  ｃｕｒｒｅｎｔの略である。
【００２７】
図２は、図１に表すビア１１１ａを表す概念図である。図２（ａ）は上面図である。図２（ｂ）は、図２（ａ）に表す線２９１ｂで切断した場合を想定した断面図である。図２（ｃ）は、図２（ａ）に表す線２９１ｃで切断した場合を想定した断面図である。
【００２８】
ビア１１１ａは、側部１８６ａと、端部１８１ａと、端部１８１ｂとを備える。側部１８６ａは、図１に表す配線１３１ａに電気的に接続されている部分である。ビア１１１ａには穴２３１ｂが形成されている。
【００２９】
ビア１１１ａは、例えば、特許文献５が開示する方法により、図１に表す基板１２１ａに設置することができる。
【００３０】
なお、図１に表すビア１１１ｂも、図２に表すビア１１１ａと同様の構成である。
【００３１】
次に、図１に表す接続構造１１ａにおいてスタブ長さを変化させた場合のそれぞれにおける挿入損失の測定結果を説明する。当該挿入損失は、配線１３１ａに入力信号を入力した場合に配線１３１ｂに伝播する電力の損失をｄＢ単位で表示したものである。当該挿入損失は、入力信号に対する出力信号の低下を表す指標となる値である。当該挿入損失が負方向に大きいということは、入力信号に対する出力信号の低下が大きいことを意味する。
【００３２】
また、当該測定に用いた接続構造１１ａにおいては、コンデンサ１０１ａの容量は０．１μＦに、基板の厚み（図１の長さ１９１ａ）は２．６５ｍｍに、それぞれ固定されている。
【００３３】
図３は、スタブ長さ（図１に表す長さ１９１ｂ）を１．６ｍｍとした場合の前記挿入損失の周波数変化を表す図である。
【００３４】
前記挿入損失は、周波数が９ＧＨｚと２１ＧＨｚとの間で負方向に大きく増大している。
【００３５】
図４は、スタブ長さ（図１に表す長さ１９１ｂ）を１．２ｍｍとした場合の前記挿入損失の周波数変化を表す図である。
【００３６】
前記挿入損失の大きさは、周波数が６ＧＨｚ以下及び１５ＧＨｚ以上２５ＧＨｚ以下では１０ｄＢ以下であるが、周波数６ＧＨｚと１５ＧＨｚとの間で負方向に大きく増大した。前記挿入損失の負方向への増大の度合いは、図３と比較した場合にはやや小さい。
【００３７】
図５は、スタブ長さ（図１に表す長さ１９１ｂ）を０．２ｍｍとした場合の前記挿入損失の周波数変化を表す図である。
【００３８】
前記挿入損失の負方向への増大の度合いは、図３及び図４と比較して顕著に小さい。
【００３９】
図６は、スタブ長さ（図１に表す長さ１９１ｂ）を０とした場合の前記挿入損失の周波数変化を表す図である。スタブ長さが０ということは、図１に表す配線１３１ａ、１３１ｂが基板１２１ａの下面に露出していて、スタブ１４１ａ、１４１ｂが存在しないことを意味する。
【００４０】
前記挿入損失の負方向への増大の度合いは、図３及び図４と比較して顕著に小さい。
【００４１】
以上、図３乃至図６によると、スタブ長さが長いほど、前記挿入損失の負方向への増大の度合いが大きくなる傾向があった。特許文献１、２には、スタブの存在による所定の信号の出力の低下には、入力信号及び出力信号のスタブにおける反射が影響していることが開示されている。
【００４２】
図１に表す接続構造１１ａにおいては、図３乃至図５に表す挿入損失には、入力信号の端部１８１ｂにおける反射及び出力信号の端部１８１ｄにおける反射が影響しているものと考えられた。だとすれば、前記挿入損失の負方向への増大の度合いを低減させるには、端部１８１ｂ及び端部１８１ｄにおいて生じている信号の反射を抑え得る構造にすることが有効であると考えられた。前記信号の反射を抑え得る構造としては、例えば、端部１８１ｂと端部１８１ｄとの間にコンデンサや抵抗を挿入した構造が考えられる。
【００４３】
以下、端部１８１ｂと端部１８１ｄとの間にコンデンサや抵抗を挿入した構造に係る実施形態について説明する。
＜第一実施形態＞
第一実施形態は、一対のビアのコンデンサを接続していない端部に他のコンデンサを接続する接続構造に関する実施形態である。
［構成］
図７は、第一実施形態の接続構造の例である接続構造１１ｂの構成を表す断面概念図である。
【００４４】
接続構造１１ｂは、図１に表す接続構造１１ａの構成に加えて、コンデンサ１０１ｂと、配線１３２ｂ、１３２ｄと、パッド１３３ｂ、１３３ｄと、を備える。
【００４５】
図７に表す各構成についての説明は、下記説明を除いて、図１に表す各構成についての説明と同じである。ただし、下記説明と図１に表す各構成についての説明とが矛盾する場合は、下記説明を優先する。
【００４６】
コンデンサ１０１ｂの端子１７８ａｂは、配線１３２ｂ及びパッド１３３ｂを介して、ビア１１１ａの端部１８１ｂに接続されている。また、コンデンサ１０１ｄの端子１７８ａｄは、配線１３２ｄ及びパッド１３３ｄを介して、ビア１１１ｂの端部１８１ｄに接続されている。
【００４７】
次に、図７に表した構成における挿入損失についての測定結果について説明する。当該挿入損失は、配線１３１ａに入力信号を入力した場合に配線１３１ｂに伝播する電力の損失をｄＢ単位で表示したものである。当該挿入損失は、入力信号に対する出力信号の低下を表す指標となる値である。当該挿入損失が負方向に大きいということは、入力信号に対する出力信号の低下が大きいことを意味する。
【００４８】
また、当該測定に用いた接続構造１１ａにおいては、スタブ長さは１．２ｍｍに、基板の厚み（図１の長さ１９１ａ）は２．６５ｍｍに、それぞれ固定されており、コンデンサ１０１ａ、１０１ｂの容量を変更している。
【００４９】
図８は、コンデンサ１０１ａ、１０１ｂの容量を共に０．１μＦとした場合の前記挿入損失の周波数変化を表す図である。
【００５０】
図８に表す前記挿入損失の周波数変化においては、図４に表す前記挿入損失の周波数変化において表れていた周波数が６乃至１５ＧＨｚの範囲の前記出力の負方向への大きな増大がみられない。図８に表す前記挿入損失の周波数変化においては、前記挿入損失の大きさは、周波数が２３ＧＨｚ以下では約１０ｄＢ以下であり、前記挿入損失の周波数特性は改善されている。
【００５１】
図９は、コンデンサ１０１ａ、１０１ｂの容量を共に１μＦとした場合の前記挿入損失の周波数変化を表す図である。
【００５２】
図９に表す前記挿入損失の周波数変化は、図８に表す前記出力の周波数変化とほぼ同様である。
【００５３】
図１０は、コンデンサ１０１ａ、１０１ｂの容量を共に０．０１μＦとした場合の前記挿入損失の周波数変化を表す図である。
【００５４】
図１０に表す前記挿入損失の周波数変化は、図８に表す前記挿入損失の周波数変化とほぼ同様である。
【００５５】
図８乃至図１０に表す前記挿入損失の周波数特性の測定結果が表すように、接続構造１１ｂは、端部１８１ｂと端部１８１ｄとの間にコンデンサ１０１ｂを備えることにより、良好な前記挿入損失の周波数特性を得ることができる。当該改善は実際に種々の容量のコンデンサ１０１ｂを設置して前記挿入損失の周波数特性を測定することにより理解された事項である。
【００５６】
接続構造１１ｂは、当該良好な挿入損失の周波数特性を、ドリル等によるスタブ１４１ａ、１４１ｂの削除や、特殊な構造を用いることなしに、端部１８１ｂと端部１８１ｄとの間にコンデンサ１０１ｂを備えるだけで得ている。
【００５７】
図１１は、図７に表す接続構造１１ｂを適用した回路の例である回路１７１ａを表す回路図である。
【００５８】
回路１７１ａは、差動増幅器１５１ａ、１５１ｂと、接続構造１１ａａ、１１ａｂと、配線１６１ａ乃至１６１ｄとを備える。ここで、接続構造１１ａａ、１１ａｂの各々は図７に表す接続構造１１ｂである。また、図１１に表す端部１８２ａａ、１８２ｂａは、接続構造１１ａａにおける図７に表す端部１８２ａ、１８２ｂである。また、図１１に表す端部１８２ａｂ、１８２ｂｂは、接続構造１１ａｂにおける図７に表す端部１８２ａ、１８２ｂである。
【００５９】
差動増幅器１５１ａの一方の出力端子は、配線１６１ａを介して接続構造１１ａａの端部１８２ａａに接続されている。また、差動増幅器１５１ａの他方の出力端子は、配線１６１ｂを通じて接続構造１１ａｂの端部１８２ａｂに接続されている。
【００６０】
接続構造１１ａａの端部１８２ｂａは配線１６１ｃを介して差動増幅器１５１ｂの正の入力端子に接続されている。接続構造１１ａｂの端部１８２ｂｂは配線１６１ｄを介して差動増幅器１５１ｂの負の入力端子に接続されている。
【００６１】
回路１７１ａは例えば、入出力バッファ間の差動回路として用いられる。
【００６２】
入出力バッファ間の差動回路においては、一方の差動増幅器の入力信号は、一方の差動増幅器の出力信号から直流成分を排除しつつ挿入損失の周波数特性がより良好であることが求められることが経験により理解されている。ここで、前記一方の差動増幅器は、図１１に表す差動増幅器１５１ｂに相当する差動増幅器である。また、前記他方の差動増幅器は、図１１に相当する差動増幅器１５１ａに相当する差動増幅器である。
【００６３】
図７に表す接続構造１１ｂは、前述のように、挿入損失の周波数特性がより良好である。従い、回路１７１ａは、入出力バッファ間の差動回路として用いるのに適している。
［効果］
本実施形態の接続構造は、両スタブの端部間にコンデンサを設置することにより、良好な挿入損失の周波数特性を得ることができる。当該改善は当該端子間に実際に種々の容量のコンデンサを設置した接続構造についての前記挿入損失の周波数変化を測定することにより理解された事項である。
【００６４】
本実施形態の接続構造においては、当該良好な挿入損失の周波数特性を、ドリル等によるスタブの削除や、特殊な構造を用いることなしに、単にコンデンサを設置することだけで得ている。
【００６５】
以上第一実施形態においては、スタブが存在することによりスタブ端部における入力信号及び出力信号の反射の前記出力への影響を想定し、当該反射を抑える目的で両スタブの端子間にコンデンサを設置した。そして、それにより、実際に前記挿入損失の負方向への増大を抑えることができることを確認した。
【００６６】
であれば、当該反射を抑えることができれば、両スタブの端子間に接続する物は必ずしもコンデンサである必要はなく、例えば、抵抗であってもよい可能性があることが推測された。
【００６７】
次に、両スタブの端子間に抵抗を接続した場合の出力改善効果について説明する。
＜第二実施形態＞
第二実施形態は、両スタブの端子間に抵抗を接続した接続構造に関する実施形態である。
［構成］
図１２は、第二実施形態の接続構造の例である接続構造１１ｄの構成を表す断面概念図である。
【００６８】
接続構造１１ｄは、図１に表す接続構造１１ａの構成に加えて、抵抗１０２ａを備える。
【００６９】
図１２に表す各構成についての説明は、下記説明を除いて、図１に表す各構成についての説明と同じである。ただし、下記説明と図１に表す各構成についての説明とが矛盾する場合は、下記説明を優先する。
【００７０】
抵抗１０２ａの端子１７８ｂｂは、配線１３２ｂ及びパッド１３３ｂを介して、ビア１１１ａの端部１８１ｂに接続されている。また、抵抗１０２ａの端子１７８ｂｄは、配線１３２ｄ及びパッド１３３ｄを介して、ビア１１１ｂの端部１８１ｄに接続されている。
【００７１】
次に、図１２に表した構成における挿入損失についての測定結果について説明する。当該挿入損失は、配線１３１ａに入力信号を入力した場合に配線１３１ｂに伝播する電力の損失をｄＢ単位で表示したものである。当該挿入損失は、入力信号に対する出力信号の低下を表す指標となる値である。当該挿入損失が負方向に大きいということは、入力信号に対する出力信号の低下が大きいことを意味する。
【００７２】
また、当該測定に用いた接続構造１１ｄにおいては、スタブ長さは１．２ｍｍに、基板の厚み（図１の長さ１９１ａ）は２．６５ｍｍに、コンデンサ１０１ａの容量は０．１μＦ、抵抗１０２ａの抵抗値は１０Ωである。
【００７３】
図１３は、接続構造１１ｄにおける前記挿入損失の周波数変化を表す図である。
【００７４】
図１３に表す前記挿入損失の周波数変化においては、図４に表す前記挿入損失の周波数変化に表れていた周波数が６乃至１５ＧＨｚの範囲の挿入損失の負方向への大きな増大が無く、図４に表す場合と比較して、挿入損失の周波数特性が改善されている。
【００７５】
このように、端部１８１ｂ、１８１ｄ間に挿入する物はコンデンサではなく抵抗であっても挿入損失の周波数特性の改善効果が得られることが理解された。
【００７６】
図１２に表す接続構造１１ｄは、図１１に表す接続構造１１ａａ、１１ａｂの各々として用いることができる。
［効果］
本実施形態の接続構造は、両スタブの端部間に抵抗を設置することにより、良好な挿入損失の周波数特性を得ることができる。当該改善は当該端子間に実際に抵抗を設置した接続構造についての前記挿入損失の周波数変化を測定することにより確認された事項である。
【００７７】
本実施形態の接続構造においては、当該改善を、ドリル等によるスタブの削除や、特殊な構造を用いることなしに、単に抵抗を設置するだけで、挿入損失の周波数特性の改善を実現することができる。
【００７８】
図１４は、本発明の接続構造の最小限の構成である接続構造１１ｘを表すブロック図である。
【００７９】
接続構造１１ｘは、第一の導体１１１ｘａと、第二の導体１１１ｘｂと、第一のコンデンサ１０１ｘａと、第二のコンデンサ又は抵抗１０３ｘと、を備える。
【００８０】
第一の導体１１１ｘａは、図示しない基板を貫通し図示しない第一の入出力部が設けられている。
【００８１】
第二の導体１１１ｘｂは、前記基板を貫通し図示しない第二の入出力部が設けられている。
【００８２】
第一のコンデンサ１０１ｘａの一方の端子である第一の端子１７６ａは第一の導体１１１ｘａの前記基板の図示しない第一の面における端子である第１端子１７７ａに接続されている。また、第一のコンデンサ１０１ｘａの他方の端子である第二の端子１７６ｂは第二の導体１１１ｘｂの前記第一の面における端子である第２端子１７７ｂに接続されている。
【００８３】
第二のコンデンサ又は抵抗１０３ｘの一つの端子である第三の端子１７６ｃは第一の導体１１１ｘａの前記基板の第二の面における端子である第３端子１７７ｃに接続されている。また、第二のコンデンサ又は抵抗１０３ｘの、前記一つの端子と接続されていない端子である第四の端子１７６ｄは第二の導体１１１ｘｂの前記第二の面における端子である第４端子１７７ｄに接続されている。
【００８４】
接続構造１１ｘは、前記第一の入出力部が第一の導体１１１ｘａの側部の一部に設けられているか、第二の入出力部が第二の導体１１１ｘｂの側部の一部に設けられているかの、少なくともいずれかである。
【００８５】
接続構造１１ｘは、第一の導体１１１ｘａか第二の導体１１１ｘｂかの少なくともいずれかにおいてスタブが形成されている。
【００８６】
当該スタブは、＜スタブの影響の調査＞の項において説明したように入力信号と出力信号との間で発生する出力の周波数特性を悪化させる。そして、第一実施形態及び第二実施形態において説明した各測定結果から理解されるように、このスタブの存在による悪影響を抑えるためには、第３端子１７７ｃと第４端子１７７ｄとの間にコンデンサ又は抵抗を設けるのが効果的である。すなわち、スタブの存在による悪影響は、第３端子１７７ｃと第４端子１７７ｄとの間に、第二のコンデンサ又は抵抗１０３ｘを設けることにより抑えることができる。
【００８７】
また、接続構造１１ｘは、バックドリルによるスタブの切除を必要としないことから、前記基板の配線領域を狭めることなしに上記効果を、奏する。
【００８８】
そのため、接続構造１１ｘは、上記構成により、［発明の効果］の項に記載した効果を奏する。
【００８９】
以上、本発明の各実施形態を説明したが、本発明は、上記した実施形態に限定されるものではなく、本発明の基本的技術的思想を逸脱しない範囲で更なる変形、置換、調整を加えることができる。例えば、各図面に示した要素の構成は、本発明の理解を助けるための一例であり、これらの図面に示した構成に限定されるものではない。
【００９０】
また、上記の実施形態の一部または全部は、以下の付記のようにも記述され得るが、以下には限られない。
【００９１】
（付記１）
基板を貫通し第一の入出力部が設けられた第一の導体と、
前記基板を貫通し第二の入出力部が設けられた第二の導体と、
一方の端子が前記第一の導体の前記基板の第一の面における端子に接続され、他方の端子が前記第二の導体の前記第一の面における端子に接続された、第一のコンデンサと、
一つの端子が前記第一の導体の前記基板の第二の面における端子に接続され、前記一つの端子と接続されていない端子が前記第二の導体の前記第二の面における端子に接続された、第二のコンデンサ又は抵抗と、
を備え、
第一の入出力部が前記第一の導体の側部の一部に設けられているか、第二の入出力部が前記第二の導体の側部の一部に設けられているかの、少なくともいずれかである、
接続構造。
【００９２】
（付記２）
前記第一の導体の側部の一部が、前記第一の導体の側部の前記基板の厚み方向における一部であるか、前記第二の導体の側部の一部が、前記第一の導体の側部の前記基板の厚み方向における一部であるか、の少なくともいずれかである、付記１に記載された接続構造。
【００９３】
（付記３）
前記第一の導体および前記第二の導体の少なくとも一方が、前記基板に設けられたスルーホールビアである、付記１又は付記２に記載された接続構造。
【００９４】
（付記４）
前記第一の入出力部に電気的に接続された第一の配線と、前記第二の入出力部に電気的に接続された第二の配線とをさらに備える、付記１乃至付記３のうちのいずれか一に記載された接続構造。
【００９５】
（付記５）
前記第一の配線と前記第二の配線とのうちの少なくとも一方が前記基板に設けられている、付記４に記載された接続構造。
【００９６】
（付記６）
前記第一の配線に入力信号が入力され、前記第二の配線から出力信号が出力されることが想定された、付記４又は付記５のうちのいずれか一に記載された接続構造。
【００９７】
（付記７）
前記第二のコンデンサ又は抵抗が前記第二のコンデンサである、付記１乃至付記６のうちのいずれか一に記載された接続構造。
【００９８】
（付記８）
前記第一のコンデンサの容量と前記第二のコンデンサの容量とが略等しい、付記７に記載された接続構造。
【００９９】
（付記９）
前記第一のコンデンサの容量が約０．０１乃至約１μＦである、付記７又は付記８に記載された接続構造。
【０１００】
（付記１０）
前記第二のコンデンサ又は抵抗が前記抵抗である、付記１乃至付記６のうちのいずれか一に記載された接続構造。
【０１０１】
（付記１１）
前記第一のコンデンサの容量が０．１μＦ近傍であり、前記抵抗の抵抗値が１０Ω近傍である、付記１０に記載された接続構造。
【０１０２】
（付記１２）
第一の差動増幅器と、第二の差動増幅器と、前記第一の差動増幅器の出力端子と前記第二の差動増幅器の負の入力端子との間に挿入された、付記１乃至付記１１のうちのいずれか一に記載された接続構造と、
を備える回路。
【０１０３】
（付記１３）
第一の前記接続構造が前記第一の差動増幅器の出力端子と前記第二の差動増幅器の正の入力端子との間に挿入され、第二の前記接続構造が前記第一の差動増幅器の出力端子と前記第二の差動増幅器の負の入力端子との間に挿入された、付記１２に記載された回路。
【０１０４】
（付記１４）
入力バッファと出力バッファとの間の設置された、付記１３に記載された回路。
【０１０５】
以上、上述した実施形態を模範的な例として本発明を説明した。しかしながら、本発明は、上述した実施形態には限定されない。即ち、本発明は、本発明のスコープ内において、当業者が理解し得る様々な態様を適用することができる。
【０１０６】
この出願は、２０１６年９月２１日に出願された日本出願特願２０１６−１８３９３４を基礎とする優先権を主張し、その開示の全てをここに取り込む。
【符号の説明】
【０１０７】
１１ａ、１１ｂ、１１ｄ、１１ｘ    接続構造
１０１ａ、１０１ｂ    コンデンサ
１０１ｘａ    第一のコンデンサ
１０２ａ    抵抗
１０３ｘ    第二のコンデンサ又は抵抗
１１１ａ、１１１ｂ    ビア
１１１ｘａ    第一の導体
１１１ｘｂ    第二の導体
１２１ａ    基板
１３１ａ、１３１ｂ、１３２ａ、１３２ｂ、１３２ｃ、１３２ｄ    配線
１３３ａ、１３３ｂ、１３３ｃ、１３３ｄ    パッド
１４１ａ、１４１ｂ    スタブ
１７６ａ    第一の端子
１７６ｂ    第二の端子
１７６ｃ    第三の端子
１７６ｄ    第四の端子
１７７ａ    第１端子
１７７ｂ    第２端子
１７７ｃ    第３端子
１７７ｄ    第４端子
１７８ａａ、１７８ａｂ、１７８ａｃ、１７８ａｄ、１７８ｂｂ、１７８ｂｄ    端子
１８１ａ、１８１ｂ、１８１ｃ、１８１ｄ、１８２ａ、１８２ｂ    端部
１８６ａ、１８６ｂ    側部
１９１ａ、１９１ｂ    長さ
２３１ｂ    穴
２９１ａ、２９１ｂ、２９１ｃ    線
【図１】
0006662463.tif 000002
【図２】
0006662463.tif 000003
【図３】
0006662463.tif 000004
【図４】
0006662463.tif 000005
【図５】
0006662463.tif 000006
【図６】
0006662463.tif 000007
【図７】
0006662463.tif 000008
【図８】
0006662463.tif 000009
【図９】
0006662463.tif 000010
【図１０】
0006662463.tif 000011
【図１１】
0006662463.tif 000012
【図１２】
0006662463.tif 000013
【図１３】
0006662463.tif 000014
【図１４】
0006662463.tif 000015