(57)【特許請求の範囲】
【請求項１】
第１乃至第６のトランジスタと、ＭＥＭＳデバイスと、を有し、
前記第１のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記第４のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのゲートと電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は、前記第１のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第４のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第４のトランジスタのゲートは、前記第２のトランジスタのゲートと電気的に接続され、
前記第５のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのゲートと電気的に接続され、
前記第６のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのゲートと電気的に接続され、
前記第６のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのソース又はドレインの他方と電気的に接続され、
前記ＭＥＭＳデバイスは、前記第１のトランジスタのソース又はドレインの一方と電気的に接続されることを特徴とする半導体装置。
【請求項２】
第１乃至第６のトランジスタと、ＭＥＭＳデバイスと、を有し、
前記第１乃至第６のトランジスタは、酸化物半導体にチャネル形成領域を有し、  前記第１のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記第４のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのゲートと電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は、前記第１のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第４のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第４のトランジスタのゲートは、前記第２のトランジスタのゲートと電気的に接続され、
前記第５のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのゲートと電気的に接続され、
前記第６のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのゲートと電気的に接続され、
前記第６のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのソース又はドレインの他方と電気的に接続され、
前記ＭＥＭＳデバイスは、前記第１のトランジスタのソース又はドレインの一方と電気的に接続されることを特徴とする半導体装置。
【請求項３】
請求項１または請求項２において、
前記第２のトランジスタのＷ／Ｌは、前記第１のトランジスタのＷ／Ｌよりも大きいことを特徴とする半導体装置。
【請求項４】
請求項１乃至請求項３のいずれか一項において、
前記第４のトランジスタのＷ／Ｌは、前記第３のトランジスタのＷ／Ｌよりも大きいことを特徴とする半導体装置。
【請求項５】
表示パネルと、ＦＰＣと、を有し、
前記表示パネルは、請求項１乃至請求項４のいずれか一項に記載の半導体装置を有することを特徴とする表示モジュール。
【請求項６】
請求項５に記載の表示モジュールと、
アンテナ、操作ボタン又はスピーカと、を有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一態様は、半導体装置、表示モジュール及び電子機器に関する。
【０００２】
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。または、本発明の一態様は、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、それらの駆動方法、または、それらの製造方法に関する。
【背景技術】
【０００３】
ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子、を用いた表示装置の開発が進められている。特許文献１乃至４には、ＭＥＭＳを用いた表示素子を有する画素回路が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−２３９０４６号公報
【特許文献２】特開２０１４−１４２４０５号公報
【特許文献３】特表２０１４−５２２５０９号公報
【特許文献４】特表２０１４−５２３６５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１乃至３では、ＭＥＭＳを用いた表示素子に電圧を供給し続けることが困難であるという問題があった。また、特許文献４では、ＣＭＯＳ回路を必要とするという問題があった。
【０００６】
本発明の一態様は、新規の構成の画素、半導体装置又は表示装置を提供することを課題の一とする。または、本発明の一態様は、信号の振幅電圧を小さくすること又はそれを実現可能な構成を提供することを課題の一とする。または、本発明の一態様は、表示素子に電圧を印加し続けること又はそれを実現可能な構成を提供することを課題の一とする。または、本発明の一態様は、表示素子の階調を正確に制御すること又はそれを実現可能な構成を提供することを課題の一とする。または、本発明の一態様は、定常的に電流が生じることを防止すること又はそれを実現可能な構成を提供することを課題の一とする。または、本発明の一態様は、消費電力を削減すること又はそれを実現可能な構成を提供することを課題の一とする。または、本発明の一態様は、同じ極性のトランジスタによって構成されること又はそれを実現可能な構成を提供することを課題の一とする。または、本発明の一態様は、製造工程を削減すること又はそれを実現可能な構成を提供することを課題の一とする。または、本発明の一態様は、貫通電流が生じる時間を短くすること又はそれを実現可能な構成を提供することを課題の一とする。または、本発明の一態様は、貫通電流を小さくすること又はそれを実現可能な構成を提供することを課題の一とする。または、本発明の一態様は、レイアウト面積を小さくすること又はそれを実現可能な構成を提供することを課題の一とする。
【０００７】
なお、本発明の一態様は、必ずしも上記の課題の全てを解決する必要はなく、少なくとも一の課題を解決できるものであればよい。また、上記の課題の記載は、他の課題の存在を妨げるものではない。これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【０００８】
本発明の一態様は、第１乃至第５のトランジスタと、ＭＥＭＳデバイスと、を有する半導体装置である。第１のトランジスタのソース又はドレインの一方は、第２のトランジスタのソース又はドレインの一方と電気的に接続される。第３のトランジスタのソース又はドレインの一方は、第４のトランジスタのソース又はドレインの一方と電気的に接続される。第３のトランジスタのソース又はドレインの一方は、第１のトランジスタのゲートと電気的に接続される。第３のトランジスタのソース又はドレインの他方は、第１のトランジスタのソース又はドレインの他方と電気的に接続される。第４のトランジスタのソース又はドレインの他方は、第２のトランジスタのソース又はドレインの他方と電気的に接続される。第４のトランジスタのゲートは、第２のトランジスタのゲートと電気的に接続される。第５のトランジスタのソース又はドレインの一方は、第２のトランジスタのゲートと電気的に接続される。ＭＥＭＳデバイスは、第１のトランジスタのソース又はドレインの一方と電気的に接続される。
【０００９】
本発明の一態様は、第１乃至第６のトランジスタと、ＭＥＭＳデバイスと、を有する半導体装置である。第１のトランジスタのソース又はドレインの一方は、第２のトランジスタのソース又はドレインの一方と電気的に接続される。第３のトランジスタのソース又はドレインの一方は、第４のトランジスタのソース又はドレインの一方と電気的に接続される。第３のトランジスタのソース又はドレインの一方は、第１のトランジスタのゲートと電気的に接続される。第３のトランジスタのソース又はドレインの他方は、第１のトランジスタのソース又はドレインの他方と電気的に接続される。第４のトランジスタのソース又はドレインの他方は、第２のトランジスタのソース又はドレインの他方と電気的に接続される。第４のトランジスタのゲートは、第２のトランジスタのゲートと電気的に接続される。第５のトランジスタのソース又はドレインの一方は、第２のトランジスタのゲートと電気的に接続される。第６のトランジスタのソース又はドレインの一方は、第２のトランジスタのゲートと電気的に接続される。第６のトランジスタのソース又はドレインの他方は、第２のトランジスタのソース又はドレインの他方と電気的に接続される。ＭＥＭＳデバイスは、第１のトランジスタのソース又はドレインの一方と電気的に接続される。
【００１０】
本発明の一態様は、第１乃至第５のトランジスタと、ＭＥＭＳデバイスと、を有する半導体装置である。第１のトランジスタは、第１の電位をＭＥＭＳデバイスに供給する機能を有する。第２のトランジスタは、第２の電位をＭＥＭＳデバイスに供給する機能を有する。第３のトランジスタは、第１のトランジスタのゲートの電位を第１のトランジスタがオンになる値に設定する機能を有する。第４のトランジスタは、第１のトランジスタのゲートの電位を第１のトランジスタがオフになる値に設定する機能を有する。第５のトランジスタは、第２のトランジスタのゲート及び第４のトランジスタのゲートに信号を供給する機能を有する。
【００１１】
本発明の一態様は、第１乃至第５のトランジスタと、ＭＥＭＳデバイスと、を有する半導体装置である。第１のトランジスタは、第１の配線とＭＥＭＳデバイスとの導通又は非導通を制御する機能を有する。第２のトランジスタは、第２の配線とＭＥＭＳデバイスとの導通又は非導通を制御する機能を有する。第３のトランジスタは、第１の配線又は第３の配線と第１のトランジスタのゲートとの導通又は非導通を制御する機能を有する。第４のトランジスタは、第２の配線又は第４の配線と第１のトランジスタのゲートとの導通又は非導通を制御する機能を有する。第５のトランジスタは、第６の配線と第２のトランジスタのゲート又は第４のトランジスタのゲートとの導通又は非導通を制御する機能を有する。
【００１２】
上記本発明の一態様において、第１乃至第６のトランジスタは、酸化物半導体にチャネル形成領域を有していてもよい。
【００１３】
上記本発明の一態様において、第２のトランジスタのＷ／Ｌは、第１のトランジスタのＷ／Ｌよりも大きくてもよい。
【００１４】
上記本発明の一態様において、第４のトランジスタのＷ／Ｌは、第３のトランジスタのＷ／Ｌよりも大きくてもよい。
【００１５】
本発明の一態様は、第１乃至第１０のトランジスタと、ＭＥＭＳデバイスと、を有する半導体装置である。第１のトランジスタのソース又はドレインの一方は、第２のトランジスタのソース又はドレインの一方と電気的に接続される。第３のトランジスタのソース又はドレインの一方は、第４のトランジスタのソース又はドレインの一方と電気的に接続される。第３のトランジスタのソース又はドレインの一方は、第１のトランジスタのゲートと電気的に接続される。第４のトランジスタのゲートは、第２のトランジスタのゲートと電気的に接続される。第５のトランジスタのソース又はドレインの一方は、第２のトランジスタのゲートと電気的に接続される。第６のトランジスタのソース又はドレインの一方は、第７のトランジスタのソース又はドレインの一方と電気的に接続される。第８のトランジスタのソース又はドレインの一方は、第９のトランジスタのソース又はドレインの一方と電気的に接続される。第８のトランジスタのソース又はドレインの一方は、第６のトランジスタのゲートと電気的に接続される。第９のトランジスタのゲートは、第７のトランジスタのゲートと電気的に接続される。第１０のトランジスタのソース又はドレインの一方は、第７のトランジスタのゲートと電気的に接続される。ＭＥＭＳデバイスの第１の部材は、第１のトランジスタのソース又はドレインの一方と電気的に接続される。ＭＥＭＳデバイスの第２の部材は、第６のトランジスタのソース又はドレインの一方と電気的に接続される。
【００１６】
本発明の一態様は、表示パネルと、ＦＰＣと、を有する表示モジュールである。表示パネルは、上記本発明の一態様に係る半導体装置を有する。
【００１７】
本発明の一態様は、上記本発明の一態様に係る表示モジュールと、アンテナ、操作ボタン又はスピーカと、を有する電子機器である。
【００１８】
その他の本発明の一態様については、以下で述べる実施の形態における説明、及び図面に記載されている。
【発明の効果】
【００１９】
本発明の一態様は、新規の構成の画素、半導体装置又は表示装置を提供することができる。または、本発明の一態様は、表示素子に電圧を印加し続けること又はそれを実現可能な構成を提供することができる。または、本発明の一態様は、信号の振幅電圧を小さくすること又はそれを示現可能な構成を提供することができる。または、本発明の一態様は、表示素子の階調を正確に制御すること又はそれを実現可能な構成を提供することができる。または、本発明の一態様は、定常的に電流が生じることを防止すること又はそれを実現可能な構成を提供することができる。または、本発明の一態様は、消費電力を削減すること又はそれを実現可能な構成を提供することができる。または、本発明の一態様は、同じ極性のトランジスタによって構成されること又はそれを実現可能な構成を提供することができる。または、本発明の一態様は、製造工程を削減すること又はそれを実現可能な構成を提供することができる。または、本発明の一態様は、貫通電流が生じる時間を短くすること又はそれを実現可能な構成を提供することができる。または、本発明の一態様は、貫通電流を小さくすること又はそれを実現可能な構成を提供することができる。または、本発明の一態様は、レイアウト面積を小さくすること又はそれを実現可能な構成を提供することができる。
【００２０】
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
【図面の簡単な説明】
【００２１】
【図１】画素の一例を説明する図。
【図２】画素の一例を説明する図。
【図３】画素の一例を説明する図。
【図４】画素の一例を説明する図。
【図５】画素の一例を説明する図。
【図６】画素の一例を説明する図。
【図７】画素の一例を説明する図。
【図８】画素の一例を説明する図。
【図９】画素の一例を説明する図。
【図１０】画素の一例を説明する図。
【図１１】画素の一例を説明する図。
【図１２】画素の一例を説明する図。
【図１３】画素の一例を説明する図。
【図１４】画素の一例を説明する図。
【図１５】画素の一例を説明する図。
【図１６】画素の一例を説明する図。
【図１７】画素の一例を説明する図。
【図１８】画素の一例を説明する図。
【図１９】画素の一例を説明する図。
【図２０】画素の一例を説明する図。
【図２１】画素の一例を説明する図。
【図２２】画素の一例を説明する図。
【図２３】画素の一例を説明する図。
【図２４】表示装置の一例を説明する図。
【図２５】表示装置の一例を説明する図。
【図２６】画素の一例を説明する図。
【図２７】画素の一例を説明する図。
【図２８】表示モジュールの一例を説明する図。
【図２９】電子機器の一例を説明する図。
【図３０】表示装置の一例を説明する図。
【図３１】画素の一例を説明する図。
【図３２】画素の一例を説明する図。
【図３３】表示素子の一例を説明する図。
【発明を実施するための形態】
【００２２】
以下、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の実施の形態における説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
【００２３】
また、本発明の一態様は、撮像装置の他、ＲＦタグ、表示装置、集積回路を含むあらゆる装置が、その範疇に含まれる。また、表示装置には、液晶表示装置、有機発光素子に代表される発光素子を各画素に備えた発光装置、電子ペーパー、ＤＭＤ（Ｄｉｇｉｔａｌ  Ｍｉｃｒｏｍｉｒｒｏｒ  Ｄｅｖｉｃｅ）、ＰＤＰ（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）、ＦＥＤ（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ）など、集積回路を有する表示装置が、その範疇に含まれる。
【００２４】
なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いることがある。
【００２５】
また、本明細書等においては、ある一つの実施の形態において述べる図または文章において、その一部分を取り出して、発明の一態様を構成することは可能である。したがって、ある部分を述べる図または文章が記載されている場合、その一部分の図または文章を取り出した内容も、発明の一態様として開示されているものであり、発明の一態様を構成することが可能であるものとする。そして、その発明の一態様は明確であると言える。そのため、例えば、能動素子（トランジスタなど）、配線、受動素子（容量素子など）、導電層、絶縁層、半導体層、部品、装置、動作方法、製造方法などが単数もしくは複数記載された図面または文章において、その一部分を取り出して、発明の一態様を構成することが可能であるものとする。例えば、Ｎ個（Ｎは整数）の回路素子（トランジスタ、容量素子等）を有して構成される回路図から、Ｍ個（Ｍは整数で、Ｍ＜Ｎ）の回路素子（トランジスタ、容量素子等）を抜き出して、発明の一態様を構成することは可能である。別の例としては、「Ａは、Ｂ、Ｃ、Ｄ、Ｅ、または、Ｆを有する」と記載されている文章から、一部の要素を任意に抜き出して、「Ａは、ＢとＥとを有する」、「Ａは、ＥとＦとを有する」、「Ａは、ＣとＥとＦとを有する」、または、「Ａは、ＢとＣとＤとＥとを有する」などの発明の一態様を構成することは可能である。
【００２６】
また、本明細書等においては、ある一つの実施の形態において述べる図または文章において、少なくとも一つの具体例が記載される場合、その具体例の上位概念を導き出すことは、当業者であれば容易に理解される。したがって、ある一つの実施の形態において述べる図または文章において、少なくとも一つの具体例が記載される場合、その具体例の上位概念も、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。そして、その発明の一態様は、明確であると言える。
【００２７】
また、本明細書等においては、少なくとも図に記載した内容（図の中の一部でもよい）は、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。したがって、ある内容について、図に記載されていれば、文章を用いて述べていなくても、その内容は、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。同様に、図の一部を取り出した図についても、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。そして、その発明の一態様は明確であると言える。
【００２８】
また、明細書の中の文章や図面において規定されていない内容について、その内容を除くことを規定した発明の一態様を構成することが出来る。または、ある値について、上限値と下限値などで示される数値範囲が記載されている場合、その範囲を任意に狭めることで、または、その範囲の中の一点を除くことで、その範囲を一部除いた発明の一態様を規定することができる。これらにより、例えば、従来技術が本発明の一態様の技術的範囲内に入らないことを規定することができる。
【００２９】
また、本明細書等においては、能動素子（トランジスタなど）、受動素子（容量素子など）などが有するすべての端子について、その接続先を特定しなくても、当業者であれば、発明の一態様を構成することは可能な場合がある。つまり、接続先を特定しなくても、発明の一態様が明確であると言える。そして、接続先が特定された内容が、本明細書等に記載されている場合、接続先を特定しない発明の一態様が、本明細書等に記載されていると判断することが可能な場合がある。特に、端子の接続先の候補が複数存在する場合には、その端子の接続先を特定の箇所に限定する必要はない。したがって、能動素子（トランジスタなど）、受動素子（容量素子など）などが有する一部の端子についてのみ、その接続先を特定することによって、発明の一態様を構成することが可能な場合がある。
【００３０】
また、本明細書等においては、ある回路について、少なくとも接続先を特定すれば、当業者であれば、発明を特定することが可能な場合がある。または、ある回路について、少なくとも機能を特定すれば、当業者であれば、発明を特定することが可能な場合がある。つまり、機能を特定すれば、発明の一態様が明確であると言える。そして、機能が特定された発明の一態様が、本明細書等に記載されていると判断することが可能な場合がある。したがって、ある回路について、機能を特定しなくても、接続先を特定すれば、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。または、ある回路について、接続先を特定しなくても、機能を特定すれば、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。
【００３１】
また、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。
【００３２】
ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
【００３３】
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であり、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに、ＸとＹとが、接続されている場合である。
【００３４】
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択して切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、ＸとＹとが直接的に接続されている場合を含むものとする。
【００３５】
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹとが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹとが電気的に接続されている場合とを含むものとする。
【００３６】
なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）とが、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合と同様な内容が、本明細書等に開示されているものとする。
【００３７】
なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現することが出来る。
【００３８】
例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。または、「Ｘは、トランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。
【００３９】
または、別の表現方法として、例えば、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トランジスタのソース（又は第１の端子など）とトランジスタのドレイン（又は第２の端子など）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタのソース（又は第１の端子など）からトランジスタのドレイン（又は第２の端子など）への電気的パスであり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の電気的パスは、第４の電気的パスを有しておらず、前記第４の電気的パスは、トランジスタのドレイン（又は第２の端子など）からトランジスタのソース（又は第１の端子など）への電気的パスである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続経路について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。
【００４０】
なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
【００４１】
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
【００４２】
（実施の形態１）
本実施の形態では、本発明の一態様に係る画素について説明する。
【００４３】
図１は、本発明の一態様に係る画素１０の一例の回路図である。画素１０は、トランジスタ１１乃至１５と、容量素子１６と、表示素子７０と、を有する。表示素子７０は、部材７１乃至７３を有する。トランジスタ１１の第１の端子は配線５１と接続される。トランジスタ１１の第２の端子は部材７３と接続される。トランジスタ１２の第１の端子は配線５２と接続される。トランジスタ１２の第２の端子は部材７３と接続される。トランジスタ１３の第１の端子は配線５１と接続される。トランジスタ１３の第２の端子はトランジスタ１１のゲートと接続される。トランジスタ１３のゲートは配線５４と接続される。トランジスタ１４の第１の端子は配線５２と接続される。トランジスタ１４の第２の端子はトランジスタ１１のゲートと接続される。トランジスタ１４のゲートはトランジスタ１２のゲートと接続される。トランジスタ１５の第１の端子は配線５５と接続される。トランジスタ１５の第２の端子はトランジスタ１２のゲートと接続される。トランジスタ１５のゲートは配線５３と接続される。容量素子１６の第１の電極は部材７３と接続される。容量素子１６の第２の電極はトランジスタ１１のゲートと接続される。部材７１は配線５１と接続される。部材７２は配線５２と接続される。
【００４４】
ノード３１は、トランジスタ１１のゲートとトランジスタ１３の第２の端子とトランジスタ１４の第２の端子と容量素子１６の第２の電極との接続箇所である。ノード３２は、トランジスタ１２のゲートとトランジスタ１４のゲートとトランジスタ１５の第２の端子との接続箇所である。ノード３３は、トランジスタ１１の第２の端子とトランジスタ１２の第２の端子と容量素子１６の第１の電極と部材７３との接続箇所である。
【００４５】
トランジスタ１１乃至１５は同じ極性であることが好ましい。図１では、トランジスタ１１乃至１５はＮチャネル型である。ただし、トランジスタ１１乃至１５はＰチャネル型でもよい。
【００４６】
部材７３は、部材７１と部材７２との挟まれている領域を有する。部材７１と部材７３との間に電位差が生じると、部材７１と部材７３とは互いに近づくように移動する。部材７２と部材７３との間に電位差が生じると、部材７２と部材７３とは近づくように移動する。ただし、部材７１及び部材７２は固定されていてもよい。つまり、部材７１と部材７３との間に電位差が生じると、部材７３が部材７１側に移動してもよい。また、部材７２と部材７３との間に電位差が生じると、部材７３が部材７２側に移動してもよい。
【００４７】
表示素子７０は、部材７３が移動することにより、階調を表現する。例えば、部材７３が開口部を有する場合、部材７３が移動することにより、開口部を透過する光量が変化する。また、部材７３が光を反射することができる領域を有する場合、部材７３が移動することにより、部材７３に反射した光の方向が変化する。
【００４８】
図１に示す画素１０が図２（Ａ）又は図２（Ｂ）に示すタイミングチャートに基づいて制御される場合の動作について説明する。ただし、図１に示す画素１０は、配線５１乃至５５のそれぞれに信号又は電圧等を適宜入力することによって、他にも様々な動作を行うことが可能である。
【００４９】
図２（Ａ）及び図２（Ｂ）には、信号Ｇ１、信号Ｇ２、信号ＤＡＴＡ、電位Ｖ３１、電位Ｖ３２及び電位Ｖ３３を示す。信号Ｇ１は配線５３に入力される信号である。信号Ｇ２は配線５４に入力される信号である。電位Ｖ３１はノード３１の電位である。電位Ｖ３２はノード３２の電位である。また、図１に示す画素１０が図２（Ａ）又は図２（Ｂ）に示すタイミングチャートに基づいて制御される場合、配線５１には電圧ＶＤＤが入力され、配線５２には電圧ＶＳＳ（ＶＳＳ＜ＶＤＤ）が入力される。また、図２（Ａ）では期間Ｔｂにおいて信号ＤＡＴＡがハイレベルになるのに対し、図２（Ｂ）では期間Ｔｂにおいて信号ＤＡＴＡがロウレベルになる点で、図２（Ａ）と図２（Ｂ）とは異なる。
【００５０】
期間Ｔａにおいて、信号Ｇ１がハイレベルになり、信号Ｇ２がハイレベルになり、信号ＤＡＴＡがロウレベルになる。よって、トランジスタ１３及び１５がオンになる。ノード３２には配線５５からトランジスタ１５を介してロウレベルの信号ＤＡＴＡが供給されるため、電位Ｖ３２がロウレベルになる。よって、トランジスタ１２及び１４がオフになる。ノード３１には配線５１からトランジスタ１３を介して電圧ＶＤＤが供給されるため、電位Ｖ３１が上昇する。よって、トランジスタ１１がオンになる。ノード３３には配線５１からトランジスタ１１を介して電圧ＶＤＤが供給されるため、電位Ｖ３３が上昇する。そして、電位Ｖ３１がブートストラップ動作によってＶＤＤよりも高くなることにより、電位Ｖ３３がＶＤＤまで上昇する。よって、部材７３と部材７１との間に電位差が生じないのに対し、部材７３と部材７２との間には電位差が生じるため、部材７３は部材７２側に移動する（図３（Ａ）参照）。
【００５１】
ブートストラップ動作について具体的に説明する。電位Ｖ３１がトランジスタ１３のゲートの電位（信号Ｇ２のハイレベルの電位）からトランジスタ１３の閾値電圧を引いた値まで上昇すると、トランジスタ１３がオフになるため、ノード３１が浮遊状態になる。そして、容量素子１６は電位Ｖ３３と電位Ｖ３１との差を保持している。よって、電位Ｖ３３の上昇に伴って電位Ｖ３１も上昇する。電位Ｖ３１がＶＤＤとトランジスタ１１の閾値電圧との和よりも高くなれば、電位Ｖ３３はＶＤＤまで上昇する。
【００５２】
期間Ｔｂにおいて、信号Ｇ１がハイレベルになり、信号Ｇ２がロウレベルになる。よって、トランジスタ１３がオフのままになり、トランジスタ１５がオンのままになる。ノード３２には、配線５５からトランジスタ１５を介して信号ＤＡＴＡが入力されたままになり、電位Ｖ３２は信号ＤＡＴＡに基づいて制御される。
【００５３】
図２（Ａ）に示すように信号ＤＡＴＡがハイレベルである場合、電位Ｖ３２がハイレベルになる。よって、トランジスタ１２及び１４がオンになる。ノード３１には配線５２からトランジスタ１４を介して電圧ＶＳＳが供給されるため、電位Ｖ３１がロウレベルになる。よって、トランジスタ１１がオフになる。ノード３３には配線５２からトランジスタ１２を介して電圧ＶＳＳが供給され、電位Ｖ３３がＶＳＳになる。よって、部材７３と部材７１との間に電位差が生じるのに対し、部材７３と部材７２との間には電位差が生じないため、部材７３は部材７１側に移動する（図３（Ｂ）参照）。
【００５４】
一方、図２（Ｂ）に示すように信号ＤＡＴＡがロウレベルである場合、電位Ｖ３２がロウレベルのままになる。よって、トランジスタ１２及び１４がオフのままになる。ノード３１は浮遊状態のままになるため、電位Ｖ３１は期間Ｔａにおける値を維持する。よって、トランジスタ１１がオンのままになる。ノード３３には配線５１からトランジスタ１１を介して電圧ＶＤＤが供給されたままになるため、電位Ｖ３３が電圧ＶＤＤのままになる。よって、部材７３と部材７１との間に電位差が生じないのに対し、部材７３と部材７２との間には電位差が生じるため、部材７３は部材７２側に移動したままになる（図４（Ａ）参照）。
【００５５】
期間Ｔｃにおいて、信号Ｇ１がロウレベルになり、信号Ｇ２がロウレベルになる。よって、トランジスタ１３がオフのままになり、トランジスタ１５がオフになる。ノード３２は浮遊状態になるため、電位Ｖ３２は期間Ｔｂにおける値を維持する。
【００５６】
図２（Ａ）に示すように期間Ｔｂにおいて信号ＤＡＴＡがハイレベルである場合、電位Ｖ３１はハイレベルを維持する。よって、トランジスタ１２及び１４がオンのままになる。ノード３１には配線５２からトランジスタ１４を介して電圧ＶＳＳが供給されたままになるため、電位Ｖ３１がロウレベルのままになる。よって、トランジスタ１１がオフのままになる。ノード３３には配線５２からトランジスタ１２を介して電圧ＶＳＳが供給されたままになるため、電位Ｖ３３がＶＳＳになる。よって、部材７３と部材７１との間に電位差が生じるのに対し、部材７３と部材７２との間には電位差が生じないため、部材７３は部材７１側に移動したままになる（図４（Ｂ）参照）。
【００５７】
一方、図２（Ｂ）に示すように期間Ｔｂにいて信号ＤＡＴＡがロウレベルである場合、電位Ｖ３２がロウレベルを維持する。よって、トランジスタ１２及び１４がオフのままになる。ノード３１は浮遊状態のままになるため、電位Ｖ３１は期間Ｔｂにおける値を維持する。よって、トランジスタ１１がオンのままになる。ノード３３には配線５１からトランジスタ１１を介して電圧ＶＤＤが供給されたままになるため、電位Ｖ３３がＶＤＤのままになる。よって、部材７３と部材７１との間に電位差が生じないのに対し、部材７３と部材７２との間には電位差が生じるため、部材７３は部材７２側に移動したままになる（図５参照）。
【００５８】
図１に示す画素１０では、期間Ｔｂにおいて入力される信号ＤＡＴＡに基づいて、期間Ｔｃにおける部材７３の位置を制御することができる。これにより、表示素子７０の階調を制御することができる。
【００５９】
図１に示す画素１０では、期間Ｔｃにおいて少なくとも電圧ＶＤＤ又は電圧ＶＳＳをノード３３に供給することができる。これにより、ノード３３を浮遊状態になることを防止することができるため、部材７１乃至７３の移動に伴う部材７３の電位の変動を防止することができる。よって、部材７３の位置即ち階調を正確に制御することができる。或いは、誤動作を防止することができる。或いは、リフレッシュレートの低減が可能になるため、消費電力の削減を図ることができる。
【００６０】
図１に示す画素１０では、期間Ｔａ乃至Ｔｃのいずれの期間においても、トランジスタ１１及び１２の少なくとも一方はオフであり、トランジスタ１３及び１４の少なくとも一方はオフである。これにより、配線５１と配線５２との間に電流が定常的に流れることを防止することができる。よって、消費電力の削減を図ることができる。
【００６１】
図１に示す画素１０では、信号ＤＡＴＡは、配線５２と接続されるトランジスタ１２及び１４のオン又はオフを制御するものの、配線５１と接続されるトランジスタ１１及び１３のオン又はオフを直接制御しない。これにより、信号ＤＡＴＡのハイレベルの電位を電圧ＶＳＳとトランジスタ１２又は１４の閾値電圧との和よりも高くすればよく、電圧ＶＤＤほど高くする必要がなくなるため、信号ＤＡＴＡの振幅電圧を小さくすることができる。よって、消費電力の削減を図ることができる。或いは、信号Ｇ１の振幅電圧も小さくすることができるため、消費電力の削減を図ることができる。
【００６２】
図１に示す画素１０では、ノード３１を浮遊状態にすることにより、ブートストラップ動作が行われる。これにより、信号Ｇ２のハイレベルの電位を、電圧ＶＳＳとトランジスタ１３の閾値電圧とトランジスタ１１の閾値電圧との和よりも高くすればよく、電圧ＶＤＤほど高くする必要はなくなるため、信号Ｇ２の振幅電圧を小さくすることができる。よって、消費電力の削減を図ることができる。
【００６３】
図１に示す画素１０では、トランジスタ１１乃至１５が同じ極性である。これにより、製造工程の簡略化を図ることができるため、歩留まりの向上、製造コストの削減を図ることができる。特に、図１に示す画素１０では、トランジスタ１１乃至１５がＮチャネル型である。これにより、トランジスタ１１乃至１５として、酸化物半導体層にチャネル形成領域を有するトランジスタ（以下、ＯＳトランジスタともいう）を採用することができる。ＯＳトランジスタはオフ電流が小さいため、電位Ｖ３１及び電位Ｖ３２を維持しやすくなる。
【００６４】
トランジスタ１５は、配線５５とノード３２との導通又は非導通を制御する機能を有する。トランジスタ１５は、配線５５の電位（信号ＤＡＴＡ）をノード３２に供給するか否かを制御する機能を有する。トランジスタ１５は、信号ＤＡＴＡを画素１０に入力するか否かを制御する機能を有する。つまり、トランジスタ１５は、信号ＤＡＴＡを画素１０に書き込むか否かを制御する機能を有する。トランジスタ１５は、電位Ｖ３２をトランジスタ１２及びトランジスタ１４がオフになる値に設定するか否かを制御する機能を有する。トランジスタ１５は、電位Ｖ３２を初期化するか否かを制御する機能を有する。
【００６５】
トランジスタ１３は、配線５１とノード３１との導通又は非導通を制御する機能を有する。トランジスタ１３は、配線５１の電位（電圧ＶＤＤ）をノード３１に供給するか否かを制御する機能を有する。トランジスタ１３は、電位Ｖ３１をトランジスタ１１がオンになる値に設定するか否かを制御する機能を有する。トランジスタ１３は、電位Ｖ３１をトランジスタ１１がオンになる値に設定した後に、ノード３１を浮遊状態にするか否かを制御する機能を有する。トランジスタ１３は、電位Ｖ３１を初期化するか否かを制御する機能を有する。
【００６６】
トランジスタ１４は、配線５２とノード３１との導通又は非導通を制御する機能を有する。トランジスタ１４は、配線５２の電位（電圧ＶＳＳ）をノード３１に供給するか否かを制御する機能を有する。トランジスタ１４は、電位Ｖ３１をトランジスタ１１がオフになる値に設定するか否かを制御する機能を有する。
【００６７】
トランジスタ１１は、配線５１とノード３３との導通又は非導通を制御する機能を有する。トランジスタ１１は、配線５１の電位をノード３３に供給するか否かを制御する機能を有する。トランジスタ１１は、電位Ｖ３３を第１の値（部材７３が部材７２側に移動する値）に設定するか否かを制御する機能を有する。
【００６８】
トランジスタ１２は、配線５２とノード３３との導通又は非導通を制御する機能を有する。トランジスタ１２は、配線５２の電位（電圧ＶＳＳ）をノード３３に供給するか否かを制御する機能を有する。トランジスタ１２は、電位Ｖ３３を第２の値（部材７３が部材７１側に移動する値）に設定するか否かを制御する機能を有する。
【００６９】
容量素子１６は、ノード３３とノード３１との間の電位差を保持する機能を有する。容量素子１６は、電位Ｖ３３の変化に伴って電位Ｖ３１を変動させる機能を有する。
【００７０】
信号Ｇ１は、ハイレベルとロウレベルとを有する。信号Ｇ１は、トランジスタ１５のゲートに供給された場合にトランジスタ１５がオンになる値と、トランジスタ１５のゲートに供給された場合にトランジスタ１５がオフになる値とを有する。また、信号Ｇ１は、トランジスタ１５のオン又はオフを制御する機能を有する。信号Ｇ１は、信号ＤＡＴＡが画素１０に入力されるタイミングを制御する機能を有する。信号Ｇ１は、電位Ｖ３２をトランジスタ１２及び１４がオフになる値に設定するタイミングを制御する機能を有する。
【００７１】
信号Ｇ２は、ハイレベルとロウレベルとを有する。信号Ｇ２は、トランジスタ１３のゲートに供給された場合にトランジスタ１３がオンになる値と、トランジスタ１３のゲートに供給された場合にトランジスタ１３がオフになる値と、を有する。また、信号Ｇ２は、トランジスタ１３のオン又はオフを制御する機能を有する。信号Ｇ２は、電圧ＶＤＤがノード３１に供給されるタイミングを制御する機能を有する。信号Ｇ２は、電位Ｖ３１をトランジスタ１１がオンになる値に設定するタイミングを制御する機能を有する。
【００７２】
電圧ＶＤＤは、一定の値である。電圧ＶＤＤは、トランジスタ１３を介してノード３１に供給された場合に、電位Ｖ３１をトランジスタ１１がオンになる値にすることが可能な値を有する。電圧ＶＤＤは、トランジスタ１１を介してノード３３に供給された場合に、電位Ｖ３３を第１の値（部材７３が部材７２側に移動する値）にすることが可能な値である。また、電圧ＶＤＤは、電源電圧としての機能を有する。
【００７３】
電圧ＶＳＳは、一定の値である。電圧ＶＳＳは、トランジスタ１４を介してノード３１に供給された場合に、電位Ｖ３１をトランジスタ１１がオフになる値にすることが可能な値を有する。電圧ＶＳＳは、トランジスタ１２を介してノード３３に供給された場合に、電位Ｖ３３を第２の値（部材７３が部材７１側に移動する値）にすることが可能な値である。また、電圧ＶＳＳは、電源電圧としての機能を有する。
【００７４】
配線５１は、電圧ＶＤＤを伝達する機能を有する。配線５１は、電源線としての機能を有する。
【００７５】
配線５２は、電圧ＶＳＳを伝達する機能を有する。配線５２は、電源線としての機能を有する。
【００７６】
配線５３は、信号Ｇ１を伝達する機能を有する。配線５３は、信号線としての機能を有する。
【００７７】
配線５４は、信号Ｇ２を伝達する機能を有する。配線５４は信号線としての機能を有する。
【００７８】
配線５５は、信号ＤＡＴＡを伝達する機能を有する。配線５５は、信号線としての機能を有する。
【００７９】
トランジスタ１１及び１２の電流供給能力は、表示素子７０を駆動するために大きいことが好ましい。これに対し、トランジスタ１３乃至１５の電流供給能力は、トランジスタ１１又は１２を駆動できる程度であればよく、トランジスタ１１及び１２の電流供給能力ほど大きくなくてもよい。よって、トランジスタ１１のＷ（Ｗはチャネル幅）／Ｌ（Ｌはチャネル長）は、トランジスタ１３のＷ／Ｌよりも大きいことが好ましい。トランジスタ１１のＷ／Ｌは、トランジスタ１４のＷ／Ｌよりも大きいことが好ましい。トランジスタ１１のＷ／Ｌは、トランジスタ１５のＷ／Ｌよりも大きいことが好ましい。トランジスタ１２のＷ／Ｌは、トランジスタ１３のＷ／Ｌよりも大きいことが好ましい。トランジスタ１２のＷ／Ｌは、トランジスタ１４のＷ／Ｌよりも大きいことが好ましい。トランジスタ１２のＷ／Ｌは、トランジスタ１５のＷ／Ｌよりも大きいことが好ましい。
【００８０】
なお、トランジスタが複数のトランジスタによって構成される場合、トランジスタのＷ／Ｌとは、複数のトランジスタのＷ／Ｌのそれぞれを合成した値である。例えば、複数のトランジスタが並列接続される場合、Ｗは複数のトランジスタのＷの和であり、Ｌは複数のトランジスタのＬの平均値となる。また、複数のトランジスタが直列接続される場合、Ｗは複数のトランジスタのＷの平均値であり、Ｌは複数のトランジスタのＬの和となる。
【００８１】
トランジスタ１２の電流供給能力は、期間Ｔｂにおいて電位Ｖ３３を素早く下げるために大きいことが好ましい。これに対し、トランジスタ１１の電流供給能力は、期間Ｔｂにおいて電位Ｖ３３の値を維持できる程度であればよいため、トランジスタ１２の電流供給能力ほど大きくなくてもよい。よって、トランジスタ１２のＷ／Ｌは、トランジスタ１１のＷ／Ｌよりも大きいことが好ましい。また、トランジスタ１１又は１２のＷ／Ｌがトランジスタ１３乃至１５のいずれのＷ／Ｌよりも大きいことが好ましいことを踏まえると、トランジスタ１２のＷ／Ｌは、画素１０が有するトランジスタ（後述するものも含む）の中で一番大きいことが好ましい。これにより、期間Ｔｂにおいて電位Ｖ３３を素早く下げることができるとともに、レイアウト面積の縮小を図ることができる。ただし、トランジスタ１１のＷ／Ｌをトランジスタ１２のＷ／Ｌよりも大きくしてもよい。つまり、トランジスタ１１のＷ／Ｌを画素１０が有するトランジスタ（後述するものも含む）の中で一番大きくしてもよい。
【００８２】
トランジスタ１４の電流供給能力は、期間Ｔｂにおいてトランジスタ１１がオフになるタイミングを早くするために大きいことが好ましい。これに対し、トランジスタ１３の電流供給能力は、電位Ｖ３１をトランジスタ１１がオンになる値にできる程度であればよく、トランジスタ１４の電流供給能力ほど大きくなくてもよい。よって、トランジスタ１４のＷ／Ｌは、トランジスタ１３のＷ／Ｌよりも大きいことが好ましい。これにより、トランジスタ１１及び１２に貫通電流が生じる時間を短くすることができることで消費電力の削減を図ることができるとともに、レイアウト面積の縮小を図ることができる。
【００８３】
信号ＤＡＴＡのロウレベルは、電圧ＶＳＳと概ね等しいことが好ましい。これにより、電源電圧の種類を減らすことができる。ただし、信号ＤＡＴＡのロウレベルは電圧ＶＳＳよりも低くてもよい。これにより、トランジスタ１２及び１４がノーマリーオンであっても、画素１０が動作可能になる。
【００８４】
信号ＤＡＴＡのハイレベルは、電圧ＶＤＤよりも低いことが好ましい。これにより、信号ＤＡＴＡの振幅電圧を小さくすることができるため、消費電力の削減を図ることができる。
【００８５】
信号Ｇ１のハイレベルは、電圧ＶＤＤよりも低いことが好ましい。これにより、信号Ｇ１の振幅電圧を小さくすることができる。
【００８６】
期間Ｔａにおいて、画素１０が初期化される。具体的には、電位Ｖ３１はトランジスタ１１がオンになる値に設定され、電位Ｖ３２はトランジスタ１２及び１４がオフになる値に設定される。よって、期間Ｔａを初期化期間と呼んでもよい。
【００８７】
期間Ｔｂにおいて、画素１０に信号ＤＡＴＡが入力される。具体的には、信号ＤＡＴＡに基づいて電位Ｖ３３が制御される。よって、期間Ｔｂを書き込み期間と呼んでもよい。
【００８８】
期間Ｔｃにおいて、画素１０は、期間Ｔｂで入力された信号ＤＡＴＡに基づいて表示を行う。具体的には、期間Ｔｂで入力された信号ＤＡＴＡに基づいた電荷がノード３２に保持されることにより、電位Ｖ３３が期間Ｔｂにおける値に維持される。そして、当該電位Ｖ３３に基づいて表示素子７０の階調が制御される。よって、期間Ｔｃを表示期間と呼んでもよい。
【００８９】
期間Ｔａ乃至Ｔｃは、少なくとも１フレーム期間に属することが好ましい。つまり、１フレーム期間は、期間Ｔａ乃至Ｔｃを有することが好ましい。
【００９０】
本発明の一態様に係る画素１０は、図１に限定されない。
【００９１】
図６（Ａ）に示すように、トランジスタ１１乃至１５をＰチャネル型としてもよい。ただし、トランジスタ１１乃至１５の一部（いずれか１つ、２つ、３つ又は４つ）のみをＰチャネル型としてもよい。トランジスタ１１乃至１５がＰチャネル型である場合には、図７（Ａ）及び図７（Ｂ）に示すように、信号Ｇ１、信号Ｇ２及び信号ＤＡＴＡを図２（Ａ）及び図２（Ｂ）に対して反転することが好ましい。また、図６（Ｂ）に示すように、配線５１に電圧ＶＳＳを入力し、配線５２に電圧ＶＤＤを入力することが好ましい。
【００９２】
図８（Ａ）に示すように、トランジスタ１２、１３及び１５をスイッチ１２Ｓ、１３Ｓ及び１５Ｓにそれぞれ置き換えてもよい。また、図８（Ｂ）に示すように、トランジスタ１４をスイッチ１４Ｓに置き換えてもよい。ただし、トランジスタ１２乃至１５の一部（いずれか１つ、２つ又は３つ）のみをスイッチに置き換えてもよい。また、トランジスタ１１又は１２の双方又は一方をスイッチに置き換えてもよい。
【００９３】
図９（Ａ）に示すように、トランジスタ１２乃至１４をダイオード接続（ゲートと第１の端子又は第２の端子とを接続）してもよい。図９（Ａ）では、トランジスタ１２の第１の端子及びゲートがノード３２と接続され、トランジスタ１３の第１の端子及びゲートが配線５４と接続され、トランジスタ１４の第１の端子及びゲートがノード３２と接続される。ただし、トランジスタ１２の第１の端子がノード３２と接続され、トランジスタ１２のゲートがノード３３と接続されてもよい。また、トランジスタ１３の第１の端子が配線５４と接続され、トランジスタ１３のゲートがノード３１と接続されてもよい。また、トランジスタ１４の第１の端子がノード３２と接続され、トランジスタ１４のゲートがノード３１と接続されてもよい。また、トランジスタ１２乃至１４の一部（いずれか１つ又は２つ）のみをダイオード接続してもよい。
【００９４】
図９（Ｂ）に示すように、容量素子１６を省略してもよい。ノード３３とノード３１との間の電位差は、トランジスタ１１の第２の端子とゲートとの間の寄生容量によって保持することが可能である。
【００９５】
図１０（Ａ）に示すように、容量素子１７を設けてもよい。容量素子１７の第１の電極は配線５２と接続され、容量素子１７の第２の電極はノード３２と接続される。ただし、容量素子１７の第１の電極は、配線５１、ノード３３、又は図示しない別の配線と接続されてもよい。
【００９６】
図１０（Ｂ）に示すように、トランジスタ１１の第１の端子、トランジスタ１３の第１の端子及び部材７１を異なる配線と接続してもよい。トランジスタ１１の第１の端子は配線５１Ａと接続され、トランジスタ１３の第１の端子は配線５１Ｂと接続され、部材７１は配線５１Ｃと接続される。配線５１Ａ乃至５１Ｃは配線５１に対応する。配線５１Ａ乃至５１Ｃのそれぞれには、同じ電圧又は信号等を入力してもよいし、異なる電圧又は信号等を入力してもよい。ただし、トランジスタ１１の第１の端子、トランジスタ１３の第１の端子及び部材７１のいずれか２つは同じ配線と接続されてもよい。図１１（Ａ）では、トランジスタ１１の第１の端子及びトランジスタ１３の第１の端子が配線５１Ａと接続され、部材７１が配線５１Ｃと接続される。
【００９７】
図１１（Ｂ）に示すように、トランジスタ１２の第１の端子、トランジスタ１４の第１の端子及び部材７２を異なる配線と接続してもよい。トランジスタ１２の第１の端子は配線５２Ａと接続され、トランジスタ１４の第１の端子は配線５２Ｂと接続され、部材７２は配線５２Ｃと接続される。配線５２Ａ乃至５２Ｃは配線５２に対応する。配線５２Ａ乃至５２Ｃのそれぞれには、同じ電圧又は信号等を入力してもよいし、異なる電圧又は信号等を入力してもよい。ただし、トランジスタ１２の第１の端子、トランジスタ１４の第１の端子及び部材７２のいずれか２つは同じ配線と接続されてもよい。
【００９８】
図１２（Ａ）に示すように、トランジスタ１１乃至１５にバックゲート（第２のゲートともいう）を設けてもよい。即ち、トランジスタ１１乃至１５は、２つのゲート電極と、当該２つのゲート電極に挟まれているチャネル形成領域又は当該２つのゲート電極に挟まれている領域を有する半導体層と、を有していてもよい。図１２（Ａ）では、トランジスタ１１乃至１５のバックゲートは配線５６と接続されている。配線５６の電位を制御することにより、トランジスタ１１乃至１５の特性を変化させることができる。特に配線５６の電位を配線５２の電位よりも低くすることにより、トランジスタ１１乃至１５の閾値電圧を負側にシフトすることができる。ただし、トランジスタ１１乃至１５の一部（いずれか１つ、２つ、３つ又は４つ）のみにバックゲートを設けてもよい。また、図１２（Ｂ）に示すように、２つのゲートを互いに接続してもよい。また、トランジスタ１１乃至１５のバックゲートを配線５２と接続してもよい。
【００９９】
図１３（Ａ）に示すように、表示素子７０において、部材７１を省略してもよい。或いは、表示素子７０において、部材７２を省略してもよい。
【０１００】
図１３（Ｂ）に示すように、表示素子７０において、部材７１を省略し、部材７２をノード３３と接続し、部材７３を配線５１と接続してもよい。ただし、部材７３は、配線５２と接続されていてもよいし、図示しない別の配線と接続されてもよい。また、表示素子７０において、部材７２を省略し、部材７１をノード３３と接続し、部材７３を配線５１、配線５２又は図示しない配線と接続してもよい。
【０１０１】
図１４（Ａ）に示すように、表示素子７０を省略してもよい。また、図１４（Ｂ）に示すように、表示素子７０に代えて負荷７０Ｌを接続してもよい。即ち、本発明の一態様に係る画素は、表示装置の画素のみに適用されるものではない。
【０１０２】
表示素子７０は、図１に示す構成に限定されない。表示素子７０としては、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）デバイスを用いることが可能である。ＭＥＭＳデバイスとしては、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＩＭＯＤ（インターフェアレンス・モジュレーション）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子などがある。ただし、これに限定されない。例えば、本明細書等において、表示素子、表示素子を有する装置である表示装置、発光素子、及び発光素子を有する装置である発光装置は、様々な形態を用いること、又は様々な素子を有することが出来る。表示素子、表示装置、発光素子又は発光装置は、例えば、ＥＬ（エレクトロルミネッセンス）素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＩＭＯＤ（インターフェアレンス・モジュレーション）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、エレクトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブを用いた表示素子などの少なくとも一つを有している。これらの他にも、電気的または磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有していても良い。ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ  Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ  Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク、電子粉流体（登録商標）、又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。なお、ＬＥＤを用いる場合、ＬＥＤの電極や窒化物半導体の下に、グラフェンやグラファイトを配置してもよい。グラフェンやグラファイトは、複数の層を重ねて、多層膜としてもよい��このように、グラフェンやグラファイトを設けることにより、その上に、窒化物半導体、例えば、結晶を有するｎ型ＧａＮ半導体層などを容易に成膜することができる。さらに、その上に、結晶を有するｐ型ＧａＮ半導体層などを設けて、ＬＥＤを構成することができる。なお、グラフェンやグラファイトと、結晶を有するｎ型ＧａＮ半導体層との間に、ＡｌＮ層を設けてもよい。なお、ＬＥＤが有するＧａＮ半導体層は、ＭＯＣＶＤで成膜してもよい。ただし、グラフェンを設けることにより、ＬＥＤが有するＧａＮ半導体層は、スパッタ法で成膜することも可能である。
【０１０３】
表示素子７０として用いることが可能なＭＥＭＳシャッターの構造例について説明する。図３３は、シャッター３００である。シャッター３００は、アクチュエータ３１１に結合された可動遮光層３０２を有する。アクチュエータ３１１は開口部３０４を有する遮光層（図面が煩雑となるため図示せず）上に設けられており、２つの柔軟性を有するアクチュエータ３１５を有する。可動遮光層３０２の一方の辺は、アクチュエータ３１５と電気的に接続されている。アクチュエータ３１５は、可動遮光層３０２を、開口部３０４を有する遮光層表面に平行な横方向に移動させる機能を有する。
【０１０４】
アクチュエータ３１５は、可動遮光層３０２および構造体３１９と電気的に接続する可動電極３２１と、構造体３２３と電気的に接続する可動電極３２５とを有する。可動電極３２５は、可動電極３２１に隣接しており、可動電極３２５の一端は構造体３２３と電気的に接続し、他端は自由に動くことができる。また、可動電極３２５の自由に動くことが可能な端部は、可動電極３２１および構造体３１９の接続部で最も近くなるように、湾曲している。
【０１０５】
可動遮光層３０２の他方の辺は、アクチュエータ３１１によって及ぼされた力に対抗する復元力を有するスプリング３１７に接続されている。スプリング３１７は構造体３２７に接続されている。
【０１０６】
構造体３１９、構造体３２３、構造体３２７は、開口部３０４を有する遮光層の表面の近傍において、可動遮光層３０２、アクチュエータ３１５、およびスプリング３１７を、浮遊させる機械的支持体として機能する。
【０１０７】
可動遮光層３０２の下方には、遮光層で囲まれる開口部３０４が設けられる。なお、可動遮光層３０２および開口部３０４の形状はこれに限られるものではない。
【０１０８】
シャッター３００に含まれる構造体３２３は、トランジスタ（図示せず）と電気的に接続する。当該トランジスタは、可動遮光層を駆動するためのトランジスタである。これにより、構造体３２３に接続される可動電極３２５に、トランジスタを介して任意の電圧を印加することができる。また、構造体３１９、構造体３２７は、それぞれ接地電極（ＧＮＤ）と接続する。このため、構造体３１９に接続する可動電極３２１、および構造体３２７に接続するスプリング３１７の電位は、ＧＮＤとなっている。なお、構造体３１９、構造体３２７は、任意の電圧を印加できる共通電極と電気的に接続されてもよい。また、構造体３１９、構造体３２７をアクチュエータ３１１に置き換えて２つのアクチュエータ３１１をもつシャッターとしてもよい。
【０１０９】
可動電極３２５に電圧が印加されると、可動電極３２５と可動電極３２１との間の電位差により、可動電極３２１および可動電極３２５が電気的に引き寄せあう。この結果、可動電極３２１に接続する可動遮光層３０２が、構造体３２３の方へ引きよせられ、構造体３２３の方へ横方向に移動する。可動電極３２１はスプリングとして働くため、可動電極３２１と可動電極３２５との間の電位差が除去されると、可動電極３２１は、可動電極３２１に蓄積された応力を解放しながら、可動遮光層３０２をその初期位置に押し戻す。なお、可動電極３２１が可動電極３２５に引き寄せられている状態で、開口部３０４が可動遮光層３０２に塞がれるように設定してもよいし、逆に開口部３０４上に可動遮光層３０２が重ならないように設定してもよい。
【０１１０】
なお、ノード３３は、構造体３２３と電気的に接続されてもよい。或いは、ノード３３は、構造体３２７と接続されてもよい。或いは、ノード３３は、構造体３１９と接続されてもよい。
【０１１１】
なお、図１に示す画素１０には、上述した内容（例えば図６乃至図１４に図示して説明した内容及び図示せずに説明した内容を含む）の２つの以上を適宜適用することが可能である。例えば、図１に示す画素において、図１０（Ｂ）、図１１（Ａ）及び図１２（Ｂ）に関連する記載に基づいて、トランジスタ１１の第１の端子及びトランジスタ１３の第１の端子を配線５１Ａと接続し、部材７１を配線５１Ｃと接続し、トランジスタ１２の第１の端子及びトランジスタ１４の第１の端子を配線５２Ａと接続し、部材７２を配線５２Ｃと接続してもよい（図１５参照）。特に、図１５では、部材７１及び部材７２の電位を独立して制御することが可能である。よって、配線５１Ｃ及び配線５２Ｃの電位を所定の期間（例えば１フレーム期間又は１ゲート選択期間等）毎に反転させてもよい。例えば、第１のフレーム期間では、配線５１Ｃに電圧ＶＤＤを供給し、配線５２Ｃに電圧ＶＳＳを供給し、第２のフレーム期間では、配線５１Ｃに電圧ＶＳＳを供給し、配線５２Ｃに電圧ＶＤＤを供給してもよい。
【０１１２】
なお、時間階調又は面積階調によって、多階調化を図ることが可能である。時間階調では、１フレーム期間は複数のサブフレームを有し、複数のサブフレームのそれぞれが期間Ｔａ乃至Ｔｃを有することが好ましい。そして、複数のサブフレームのそれぞれにおいて表示素子７０を制御することによって多階調化を図ることができる。面積階調では、画素１０は複数の副画素を有し、複数の副画素のそれぞれにおいて表示素子７０を独立して制御することによって多階調化を図ることができる。図３１には、画素１０が副画素１０Ａ、副画素１０Ｂ及び副画素１０Ｃという３つの副画素を有するとともに、配線５５を配線５５Ａ、配線５５Ｂ及び配線５５Ｃという３本の配線に分割した構成を示す。図３２には、画素１０が副画素１０Ａ、副画素１０Ｂ及び副画素１０Ｃという３つの副画素を有するとともに、配線５３を配線５３Ａ、配線５３Ｂ及び配線５３Ｃという３本の配線に分割し、配線５４を配線５４Ａ、配線５４Ｂ及び配線５４Ｃという３本の配線に分割した構成を示す。
【０１１３】
なお、カラーシーケンシャル又はカラーフィルタを用いてカラー化を図ることが可能である。カラーシーケンシャルでは、１フレーム期間は複数の期間を有し、複数の期間のそれぞれが期間Ｔａ乃至Ｔｃを有することが好ましい。そして、複数の期間のそれぞれにおいてバックライトの光の色を変化させることによって、カラー化を図ることができる。例えば、１フレーム期間が第１乃至第３の期間を有し、第１の期間ではバックライトの色を赤色にし、第２の期間ではバックライトの色を緑色にし、第３の期間ではバックライトの色を青色にする。カラーフィルタを用いる場合、表示素子７０と重なるようにカラーフィルタを設ける。例えば、表示素子７０が赤色のカラーフィルタと重なる画素１０と、表示素子７０が緑色のカラーフィルタと重なる画素１０と、表示素子７０が青色のカラーフィルタと重なる画素１０と、によってカラー化を図ることができる。
【０１１４】
なお、本実施の形態は他の実施の形態の記載と適宜組み合わせることができる。よって、本実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形態で述べる別の内容（一部の内容でもよい）、及び／又は、一つ若しくは複数の別の実施の形態で述べる内容（一部の内容でもよい）に対して、適用、組み合わせ、又は置き換えなどを行うことができる。なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用いて述べる内容、又は明細書に記載される文章を用いて述べる内容のことである。また、ある一つの実施の形態において述べる図（一部でもよい）は、その図の別の部分、その実施の形態において述べる別の図（一部でもよい）、及び／又は、一つ若しくは複数の別の実施の形態において述べる図（一部でもよい）に対して、組み合わせることにより、さらに多くの図を構成させることができる。これは、以下の実施の形態においても同様である。
【０１１５】
（実施の形態２）
本実施の形態では、実施の形態１の変形例について説明する。
【０１１６】
＜変形例１＞
図１６（Ａ）は、トランジスタ９１を有する点で、図１と異なる。トランジスタ９１の第１の端子は配線５２と接続され、トランジスタ９１の第２の端子はノード３２と接続され、トランジスタ９１のゲートは配線５４と接続される。トランジスタ９１は、トランジスタ１１乃至１５と同じ極性であることが好ましい。
【０１１７】
図１６（Ａ）に示す画素１０では、期間Ｔａにおいて、信号Ｇ２がハイレベルになるため、トランジスタ９１がオンになる。そして、ノード３２に配線５２からトランジスタ９１を介して電圧ＶＳＳが供給されるため、電位Ｖ３２がロウレベルになる（図１６（Ｂ）参照）。そのため、ノード３２に配線５５からトランジスタ１５を介してロウレベルの信号ＤＡＴＡが供給されなくてもよい。よって、図１７（Ａ）及び図１７（Ｂ）に示すように、期間Ｔａにおいて、信号Ｇ１をロウレベルにし、トランジスタ１５をオフにすることが可能になる。これにより、期間Ｔａにおいて、別の行の画素１０に信号ＤＡＴＡを入力することができる。よって、フレームレートの向上を図ることができる。または、一定期間内に信号ＤＡＴＡを入力する画素１０の数を増やすことができるため、解像度の向上を図ることができる。また、期間Ｔｂ及び期間Ｔｃにおいて、信号Ｇ２がロウレベルになるため、トランジスタ９１がオフになる。
【０１１８】
なお、トランジスタ９１には実施の形態１で述べたトランジスタ１１乃至１５に関する内容を適宜適用することができる。例えば、トランジスタ９１を第１の端子が配線５２と接続され、第２の端子がノード３２に接続されるスイッチに置き換えてもよい。また、トランジスタ９１をダイオード接続してもよい。即ち、トランジスタ９１の第１の端子及びゲートを配線５４と接続してもよい。或いは、トランジスタ９１の第１の端子を配線５４と接続し、トランジスタ９１のゲートをノード３２と接続してもよい。また、トランジスタ９１にバックゲートを設け、当該バックゲートを配線５６又は配線５４と接続してもよい。また、トランジスタ９１の第１の端子を配線５２とは異なる図示しない配線、又は配線５３と接続してもよい。
【０１１９】
＜変形例２＞
図１８（Ａ）は、トランジスタ９２を有する点で、図１と異なる。トランジスタ９２の第１の端子は配線５２と接続され、トランジスタ９２の第２の端子はノード３２と接続され、トランジスタ９２のゲートはノード３１と接続される。トランジスタ９２は、トランジスタ１１乃至１５と同じ極性であることが好ましい。
【０１２０】
図１８（Ａ）に示す画素１０では、期間Ｔａにおいて、電位Ｖ３１がハイレベルになるため、トランジスタ９２がオンになる。そして、ノード３２に配線５２からトランジスタ９２を介して電圧ＶＳＳが供給されるため、電位Ｖ３２がロウレベルになる。そのため、図１６（Ａ）に示す画素１０と同様に、期間Ｔａにおいて、信号Ｇ１をロウレベルにし、トランジスタ１５をオフにすることが可能になる。また、信号ＤＡＴＡがハイレベルである場合の期間Ｔｂ及びＴｃにおいて、電位Ｖ３１がロウレベルになるため、トランジスタ９２がオフになる。一方、信号ＤＡＴＡがロウレベルである場合の期間Ｔｂ及びＴｃにおいて、電位Ｖ３１がハイレベルになるため、トランジスタ９２がオンになる。そして、ノード３２に配線５２からトランジスタ９２を介して電圧ＶＳＳが供給されるため、電位Ｖ３２がロウレベルになる（図１８（Ｂ）参照）。これにより、ノード３２に電圧ＶＳＳを供給することができるため、電位Ｖ３２をロウレベルに維持しやすくなる。よって、誤動作の防止を図ることができる。
【０１２１】
なお、トランジスタ９２には実施の形態１で述べたトランジスタ１１乃至１５に関する内容を適宜適用することができる。例えば、トランジスタ９２を第１の端子が配線５２と接続され、第２の端子がノード３２に接続されるスイッチに置き換えてもよい。また、トランジスタ９２にバックゲートを設け、当該バックゲートを配線５６又はノード３１と接続してもよい。また、トランジスタ９２の第１の端子を配線５２とは異なる図示しない配線、又は配線５３と接続してもよい。
【０１２２】
＜変形例３＞
図１９（Ａ）は、トランジスタ９３を有する点で、図１と異なる。トランジスタ９３の第１の端子は配線５２と接続され、トランジスタ９３の第２の端子はノード３２と接続され、トランジスタ９３のゲートはノード３３と接続される。トランジスタ９３は、トランジスタ１１乃至１５と同じ極性であることが好ましい。
【０１２３】
図１９（Ａ）に示す画素１０では、期間Ｔａにおいて、電位Ｖ３３がハイレベルになるため、トランジスタ９３がオンになる。そして、ノード３２に配線５２からトランジスタ９３を介して電圧ＶＳＳが供給されるため、電位Ｖ３２がロウレベルになる。そのため、図１６（Ａ）に示す画素１０と同様に、期間Ｔａにおいて、信号Ｇ１をロウレベルにし、トランジスタ１５をオフにすることが可能になる。また、信号ＤＡＴＡがハイレベルである場合の期間Ｔｂ及びＴｃにおいて、電位Ｖ３３がロウレベルになるため、トランジスタ９３がオフになる。一方、信号ＤＡＴＡがロウレベルである場合の期間Ｔｂ及びＴｃにおいて、電位Ｖ３３がハイレベルになるため、トランジスタ９３がオンになる。そして、ノード３２に配線５２からトランジスタ９３を介して電圧ＶＳＳが供給されるため、電位Ｖ３２がロウレベルになる（図１９（Ｂ）参照）。これにより、ノード３２に電圧ＶＳＳを供給することができるため、電位Ｖ３２をロウレベルに維持しやすくなる。よって、誤動作の防止を図ることができる。
【０１２４】
なお、トランジスタ９３には実施の形態１で述べたトランジスタ１１乃至１５に関する内容を適宜適用することができる。例えば、トランジスタ９３を第１の端子が配線５２と接続され、第２の端子がノード３２に接続されるスイッチに置き換えてもよい。また、トランジスタ９３にバックゲートを設け、当該バックゲートを配線５６又はノード３１と接続してもよい。また、トランジスタ９３の第１の端子を配線５２とは異なる図示しない配線と接続してもよい。
【０１２５】
＜変形例４＞
図２０（Ａ）は、トランジスタ９４を有する点で、図１と異なる。トランジスタ９４の第１の端子は配線５１と接続され、トランジスタ９４の第２の端子はノード３１と接続され、トランジスタ９４のゲートはノード３３と接続される。トランジスタ９４は、トランジスタ１１乃至１５と同じ極性であることが好ましい。
【０１２６】
図２０（Ａ）に示す画素１０では、期間Ｔａにおいて、電位Ｖ３３がハイレベルになるため、トランジスタ９４がオンになる。そして、ノード３１に配線５１からトランジスタ９４を介して電圧ＶＳＳが供給されるため、電位Ｖ３４がハイレベルになる。また、信号ＤＡＴＡがハイレベルである場合の期間Ｔｂ及びＴｃにおいて、電位Ｖ３３がロウレベルになるため、トランジスタ９４がオフになる。一方、信号ＤＡＴＡがロウレベルである場合の期間Ｔｂ及びＴｃにおいて、電位Ｖ３３がハイレベルになるため、トランジスタ９４がオンになる。そして、ノード３１に配線５１からトランジスタ９４を介して電圧ＶＤＤが供給されるため、電位Ｖ３１がハイレベルになる（図２０（Ｂ）参照）。これにより、ノード３１に電圧ＶＤＤを供給することができるため、電位Ｖ３３をハイレベルに維持しやすくなる。よって、誤動作の防止を図ることができる。
【０１２７】
なお、トランジスタ９４には実施の形態１で述べたトランジスタ１１乃至１５に関する内容を適宜適用することができる。例えば、トランジスタ９４を第１の端子が配線５１と接続され、第２の端子がノード３１に接続されるスイッチに置き換えてもよい。また、トランジスタ９４にバックゲートを設け、当該バックゲートを配線５６又はノード３３と接続してもよい。また、トランジスタ９４の第１の端子を配線５１とは異なる図示しない配線と接続してもよい。
【０１２８】
＜変形例５＞
図２１（Ａ）は、トランジスタ９５を有する点で、図１と異なる。トランジスタ９５の第１の端子はノード３３と接続され、トランジスタ９５の第２の端子はノード３１と接続され、トランジスタ９５のゲートはノード３２と接続される。トランジスタ９５は、トランジスタ１１乃至１５と同じ極性であることが好ましい。
【０１２９】
図２１（Ａ）に示す画素１０では、期間Ｔａにおいて、電位Ｖ３２がロウレベルになるため、トランジスタ９５がオフになる。また、信号ＤＡＴＡがハイレベルである場合の期間Ｔｂ及びＴｃにおいて、電位Ｖ３２がハイレベルになるため、トランジスタ９５がオンになる。そして、ノード３１に配線５２からトランジスタ１２及び９５を介して電圧ＶＳＳが供給される（図２１（Ｂ）参照）。一方、信号ＤＡＴＡがロウレベルである場合の期間Ｔｂ及びＴｃにおいて、電位Ｖ３２がロウレベルになるため、トランジスタ９５がオフになる。
【０１３０】
なお、トランジスタ９５には実施の形態１で述べたトランジスタ１１乃至１５に関する内容を適宜適用することができる。例えば、トランジスタ９５を第１の端子がノード３３と接続され、第２の端子がノード３１に接続されるスイッチに置き換えてもよい。また、トランジスタ９５にバックゲートを設け、当該バックゲートを配線５６又はノード３１と接続してもよい。また、トランジスタ９５の第１の端子を配線５１とは異なる図示しない配線と接続してもよい。
【０１３１】
なお、画素１０がトランジスタ９５を有する場合には、信号ＤＡＴＡがハイレベルである場合の期間Ｔｂにおいて、トランジスタ９５がオンになることによって電位Ｖ３１をロウレベルにすることが可能である。よって、トランジスタ１４を省略してもよい。
【０１３２】
＜変形例６＞
図２２（Ａ）に示す画素１０では、ノード３３が部材７２と接続され、部材７３が配線５２と接続される。そして、図２２（Ａ）に示す画素１０は、部材７１の電位を制御するために、トランジスタ９６及び９７を有する。トランジスタ９６の第１の端子は配線５１と接続され、トランジスタ９６の第２の端子は部材７１と接続され、トランジスタ９６のゲートがノード３２と接続される。トランジスタ９７の第１の端子は配線５２と接続され、トランジスタ９７の第２の端子は部材７１と接続され、トランジスタ９７のゲートはノード３１と接続される。例えば、電位Ｖ３１がハイレベルであり、電位Ｖ３２がロウレベルであれば、トランジスタ１１及び９７がオンになり、トランジスタ１２及び９６がオフになる。部材７１には配線５２からトランジスタ９７を介して電圧ＶＳＳが供給され、部材７２には配線５１からトランジスタ１１を介して電圧ＶＤＤが供給される。よって、部材７３と部材７２との間に電位差が生じるため、部材７３は部材７２側に移動する。一方で、電位Ｖ３１がロウレベルであり、電位Ｖ３２がハイレベルであれば、トランジスタ１１及び９７がオフになり、トランジスタ１２及び９６がオンになる。部材７１には配線５１からトランジスタ９６を介して電圧ＶＤＤが供給され、部材７２には配線５２からトランジスタ１２を介して電圧ＶＳＳが供給される。よって、部材７３と部材７１との間に電位差が生じるため、部材７３は部材７１側に移動する。ただし、部材７３は、配線５１と接続されてもよい。また、図２２（Ｂ）に示すように、トランジスタ９７のゲートはノード３３と接続されてもよい。
【０１３３】
＜変形例７＞
図２３に示す画素１０では、ノード３３が部材７１と接続され、部材７３が配線５２と接続される。そして、図２３に示す画素１０は、部材７２の電位を制御するために、トランジスタ１１ｂ乃至１５ｂと、容量素子１６ｂと、を有する。トランジスタ１１ｂの第１の端子は配線５１と接続される。トランジスタ１１ｂの第２の端子は部材７２と接続される。トランジスタ１２ｂの第１の端子は配線５２と接続される。トランジスタ１２ｂの第２の端子は部材７２と接続される。トランジスタ１３ｂの第１の端子は配線５１と接続される。トランジスタ１３ｂの第２の端子はトランジスタ１１ｂのゲートと接続される。トランジスタ１３ｂのゲートは配線５４と接続される。トランジスタ１４ｂの第１の端子は配線５２と接続される。トランジスタ１４ｂの第２の端子はトランジスタ１１ｂのゲートと接続される。トランジスタ１４ｂのゲートはトランジスタ１２ｂのゲートと接続される。トランジスタ１５ｂの第１の端子は配線５５ｂと接続される。トランジスタ１５ｂの第２の端子はトランジスタ１２ｂのゲートと接続される。トランジスタ１５ｂのゲートは配線５３と接続される。容量素子１６ｂの第１の電極は部材７２と接続される。容量素子１６ｂの第２の電極はトランジスタ１１ｂのゲートと接続される。トランジスタ１１ｂ乃至１５ｂはトランジスタ１１乃至１５に対応する。よって、トランジスタ１１ｂ乃至１５ｂには、トランジスタ１１乃至１５に関連する記載を適宜適用することができる。同様に、容量素子１６ｂは容量素子１６に対応し、配線５５ｂは配線５５に対応する。
【０１３４】
なお、実施の形態１の画素１０を、上記変形例１乃至７のいずれか２つ以上に基づいて変形してもよい。例えば、実施の形態１の画素１０に、トランジスタ９１乃至９７のいずれか２つ、３つ、４つ、５つ、６つ又は７つを設けてもよい。
【０１３５】
なお、本実施の形態は他の実施の形態の記載と適宜組み合わせることができる。よって、本実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形態で述べる別の内容（一部の内容でもよい）、及び／又は、一つ若しくは複数の別の実施の形態で述べる内容（一部の内容でもよい）に対して、適用、組み合わせ、又は置き換えなどを行うことができる。なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用いて述べる内容、又は明細書に記載される文章を用いて述べる内容のことである。また、ある一つの実施の形態において述べる図（一部でもよい）は、その図の別の部分、その実施の形態において述べる別の図（一部でもよい）、及び／又は、一つ若しくは複数の別の実施の形態において述べる図（一部でもよい）に対して、組み合わせることにより、さらに多くの図を構成させることができる。これは、以下の実施の形態においても同様である。
【０１３６】
（実施の形態３）
本実施の形態では、本発明の一態様に係る表示装置について説明する。
【０１３７】
図２４は、本発明の一態様に係る表示装置１００のブロック図を示す。図２４に示す表示装置１００は、画素部１０１、回路１０２乃至１０７を有する。画素部１０１には、配線５１、配線５２、配線５３（１）乃至（ｍ（ｍは自然数））、配線５４（１）乃至（ｍ）、配線５５（１）乃至（ｎ（ｎは自然数））が設けられる。また、画素部１０１は、画素１０（１、１）乃至１０（ｎ、ｍ）を有する。画素１０（１、１）乃至（ｎ、ｍ）は、配線５３（１）乃至５３（ｍ）、配線５４（１）乃至５４（ｍ）、及び配線５５（１）乃至５５（ｎ）に対応してマトリクス上に配置されている。図２５は、画素１０（ｊ（ｊは１乃至ｎのいずれか一）、ｉ（ｉは１乃至ｍのいずれか一））、画素１０（ｊ＋１、ｉ）、画素１０（ｊ、ｉ＋１）、画素１０（ｊ＋１、ｉ＋１）の具体例を示す。
【０１３８】
回路１０２は、配線５３（１）乃至（ｍ）と接続される。回路１０２は、配線５３（１）乃至（ｍ）の電位を制御する機能を有する。具体的には、回路１０２は、配線５３（１）乃至（ｍ）のそれぞれに信号Ｇ１に相当する信号を出力する機能を有する。このように、回路１０２は、走査線駆動回路又はゲートドライバ等の駆動回路としての機能を有する。また、配線５３（１）乃至（ｍ）は走査線又はゲート信号線等の信号線としての機能を有する。
【０１３９】
回路１０３は、配線５４（１）乃至（ｍ）と接続される。回路１０３は、配線５４（１）乃至（ｍ）の電位を制御する機能を有する。具体的には、回路１０３は、配線５４（１）乃至（ｍ）のそれぞれに信号Ｇ２に相当する信号を出力する機能を有する。このように、回路１０３は、走査線駆動回路又はゲートドライバ等の駆動回路としての機能を有する。また、配線５４（１）乃至（ｍ）は走査線又はゲート信号線等の信号線としての機能を有する。
【０１４０】
回路１０４は、配線５５（１）乃至（ｎ）と接続される。そして、回路１０４は、配線５５（１）乃至（ｎ）の電位を制御する機能を有する。具体的には、回路１０４は、配線５５（１）乃至（ｎ）のそれぞれに信号ＤＡＴＡに相当する信号を出力する機能を有する。このように、回路１０４は、信号線駆動回路又はソースドライバ等の駆動回路としての機能を有する。また、配線５５（１）乃至（ｎ）はビデオ信号線又はソース信号線等の信号線としての機能を有する。
【０１４１】
回路１０５は、配線５１と接続される。そして、回路１０５は、配線５１の電位を制御する機能を有する。具体的には、回路１０５は、配線５１に電圧ＶＤＤを出力する。このように、回路１０５は電源回路としての機能を有する。
【０１４２】
回路１０６は、配線５２と接続される。そして、回路１０６は、配線５２の電位を制御する機能を有する。具体的には、回路１０６は、配線５２に電圧ＶＳＳを出力する。このように、回路１０６は電源回路としての機能を有する。
【０１４３】
回路１０７は、回路１０２乃至１０４と接続される。そして、回路１０７は、回路１０２乃至１０４を制御する機能を有する。具体的には、回路１０７は、回路１０２を制御するための信号（クロック信号、スタートパルス等）を回路１０２に出力する機能を有する。また、回路１０７は、回路１０３を制御するための信号（クロック信号、スタートパルス等）を回路１０３に出力する機能を有する。また、回路１０７は、回路１０４を制御するための信号（ビデオ信号、クロック信号、スタートパルス等）を回路１０２に出力する機能を有する。このように、回路１０７は、タイミングコントローラとしての機能を有する。
【０１４４】
なお、図３０に示すように、配線５１及び配線５２を配線５３又は配線５４と平行に設けてもよい。この場合、配線５１及び５２の電位を各行において独立して制御することが可能である。例えば、回路１０２又は回路１０３に入力される信号又は出力信号に同期して、配線５１及び５２の電位を独立して制御することが可能である。これにより、画素１０（１、１）乃至（ｎ、ｍ）を１行ずつ順次消去（黒表示）することができる。
【０１４５】
なお、本実施の形態は他の実施の形態の記載と適宜組み合わせることができる。よって、本実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形態で述べる別の内容（一部の内容でもよい）、及び／又は、一つ若しくは複数の別の実施の形態で述べる内容（一部の内容でもよい）に対して、適用、組み合わせ、又は置き換えなどを行うことができる。なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用いて述べる内容、又は明細書に記載される文章を用いて述べる内容のことである。また、ある一つの実施の形態において述べる図（一部でもよい）は、その図の別の部分、その実施の形態において述べる別の図（一部でもよい）、及び／又は、一つ若しくは複数の別の実施の形態において述べる図（一部でもよい）に対して、組み合わせることにより、さらに多くの図を構成させることができる。これは、以下の実施の形態においても同様である。
【０１４６】
（実施の形態４）
本実施の形態では、実施の形態１において説明した画素の構造について説明する。
【０１４７】
図２６は、図１に示す画素１０の上面図である。図２７は、図２６に示すＡ−Ａ’断面である。
【０１４８】
導電層２０１Ａ乃至２０１Ｄは、同じ材料を有する。或いは、導電層２０１Ａ乃至２０１Ｄは、同じ導電層を加工する工程を経て形成されたものである。導電層２０１Ａ乃至２０１Ｄのそれぞれは異なるアイランドである。導電層２０１Ａは、配線５３として機能する領域と、トランジスタ１５のゲート電極として機能する領域と、を有する。導電層２０１Ｂは、配線５４として機能する領域と、トランジスタ１３のゲート電極として機能する領域と、を有する。導電層２０１Ｃは、トランジスタ１２のゲート電極として機能する領域と、トランジスタ１４のゲート電極として機能する領域と、を有する。導電層２０１Ｄは、トランジスタ１１のゲート電極として機能する領域を有する。
【０１４９】
半導体層２０２Ａ乃至２０２Ｅは、同じ材料を有する。或いは、半導体層２０２Ａ乃至２０２Ｅは、同じ導電層を加工する工程を経て形成されたものである。半導体層２０２Ａ乃至２０２Ｅのそれぞれは異なるアイランドである。半導体層２０２Ａは、トランジスタ１１のチャネル形成領域を有する。半導体層２０２Ｂは、トランジスタ１２のチャネル形成領域を有する。半導体層２０２Ｃは、トランジスタ１３のチャネル形成領域を有する。半導体層２０２Ｄは、トランジスタ１４のチャネル形成領域を有する。半導体層２０２Ｅは、トランジスタ１５のチャネル形成領域を有する。
【０１５０】
導電層２０３Ａ乃至２０３Ｆは、同じ材料を有する。或いは、導電層２０３Ａ乃至２０３Ｆは、同じ導電層を加工する工程を経て形成されたものである。導電層２０３Ａ乃至２０３Ｆのそれぞれは異なるアイランドである。導電層２０３Ａは、配線５５として機能する領域と、トランジスタ１５のソース電極又はドレイン電極との一方として機能する領域と、を有する。導電層２０３Ｂは、トランジスタ１５のソース電極又はドレイン電極の他方として機能する領域を有する。導電層２０３Ｃは、配線５１として機能する領域と、トランジスタ１１のソース電極又はドレイン電極の一方として機能する領域と、トランジスタ１３のソース電極又はドレイン電極の一方として機能する領域と、を有する。導電層２０３Ｄは、配線５２として機能する領域と、トランジスタ１２のソース電極又はドレイン電極の一方として機能する領域と、トランジスタ１４のソース電極又はドレイン電極の一方として機能する領域と、を有する。導電層２０３Ｅは、トランジスタ１３のソース電極又はドレイン電極の他方として機能する領域と、トランジスタ１４のソース電極又はドレイン電極の他方として機能する領域と、を有する。導電層２０３Ｆは、トランジスタ１１のソース電極又はドレイン電極の他方として機能する領域と、トランジスタ１２のソース電極又はドレイン電極の他方として機能する領域と、を有する。
【０１５１】
導電層２０３Ａは、半導体層２０２Ｅと接続されている。導電層２０３Ｂは、半導体層２０２Ｅと接続され、且つ導電層２０１Ｃと接続される。導電層２０３Ｃは、半導体層２０２Ａと接続され、且つ半導体層２０２Ｃと接続される。導電層２０３Ｄは、半導体層２０２Ｂと接続され、且つ半導体層２０２Ｄと接続される。導電層２０３Ｅは、半導体層２０２Ｃと接続され、半導体層２０２Ｄと接続され、且つ導電層２０１Ｄと接続される。導電層２０３Ｆは、半導体層２０２Ａと接続され、半導体層２０２Ｂと接続され、且つ導電層２０７と接続される。
【０１５２】
なお、導電層２０３Ａ乃至２０３Ｆは、半導体層２０２Ａ乃至２０２Ｅの上面と接している。ただし、導電層２０３Ａ乃至２０３Ｆは、半導体層２０２Ａ乃至２０２Ｅの下面と接していてもよい。
【０１５３】
絶縁層２０５は、トランジスタ１１のゲート絶縁膜として機能する領域と、トランジスタ１２のゲート絶縁膜として機能する領域と、トランジスタ１３のゲート絶縁膜として機能する領域と、トランジスタ１４のゲート絶縁膜として機能する領域と、トランジスタ１５のゲート絶縁膜として機能する領域と、有する。
【０１５４】
なお、導電層２０１Ａ乃至２０１Ｄの上方に絶縁層２０５が形成され、絶縁層２０５の上方に半導体層２０２Ａ乃至２０２Ｅが形成されている。ただし、半導体層２０２Ａ乃至２０２Ｅの上方に絶縁層２０５が形成され、絶縁層２０５の上方に導電層２０１Ａ乃至２０１Ｄが形成されてもよい。つまり、絶縁層２０５は、導電層２０１Ｄと半導体層２０２Ａとに挟まれている領域と、導電層２０１Ｃと半導体層２０２Ｂとに挟まれている領域と、導電層２０１Ｂと半導体層２０２Ｃとに挟まれている領域と、導電層２０１Ｄと半導体層２０２Ｄとに挟まれている領域と、導電層２０１Ａと半導体層２０２Ｅとに挟まれている領域と、を有していればよい。
【０１５５】
なお、黒い丸で示す部分は、絶縁層２０５に設けられた開口部である。この開口部により、導電層２０１Ａ乃至２０１Ｄと導電層２０３Ａ乃至２０３Ｆとが適宜接続される。
【０１５６】
絶縁層２０６は、トランジスタ１１乃至１５の上方に設けられている。
【０１５７】
導電層２０７は、導電層２０３Ｆと、表示素子７０（部材７１、部材７２又は部材７３）と、を接続する配線として機能する領域を有する。
【０１５８】
表示素子７０は、構造体２０８、構造体２０９、電極２１０及び電極２１１を有する。構造体２０８は導電層２０７と接続されている。そして、電極２１０は構造体２０８に固定されている。つまり、導電層２０７は構造体２０８を介して電極２１０と接続される。また、構造体２０９は、配線５１、配線５２又は図示しない配線と接続されている。そして、電極２１１は、構造体２０９に固定されている。構造体２０８及び構造体２０９は、スペーサとしての機能を有していてもよい。
【０１５９】
乾燥剤２１２は、トランジスタや表示素子が形成された基板２０４と基板２１３との間に設けられている。
【０１６０】
導電層２０１Ａ乃至２０１Ｄとしては、クロム（Ｃｒ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、亜鉛（Ｚｎ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、マンガン（Ｍｎ）、ニッケル（Ｎｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）から選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いてそれぞれ形成することができる。
【０１６１】
導電層２０１Ａ乃至２０１Ｄは、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一または複数組み合わせた合金膜、もしくは窒化膜を用いてもよい。
【０１６２】
導電層２０１Ａ乃至２０１Ｄとしては、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。
【０１６３】
導電層２０１Ａ乃至２０１Ｄには、Ｃｕ−Ｘ合金膜（Ｘは、Ｍｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、またはＴｉ）を適用してもよい。Ｃｕ−Ｘ合金膜を用いることで、ウエットエッチングプロセスで加工できるため、製造コストを抑制することが可能となる。
【０１６４】
半導体層２０２Ａ乃至２０２Ｅとしては、単結晶半導体又は非単結晶半導体がある。非単結晶半導体としては、非単結晶シリコン又は非単結晶ゲルマニウムがある。非単結晶シリコンとしては、非晶質シリコン、微結晶シリコン又は多結晶シリコンがあり、非単結晶ゲルマニウムとしては、非晶質ゲルマニウム、微結晶ゲルマニウム又は多結晶ゲルマニウムなどがある。
【０１６５】
特に、半導体層２０２Ａ乃至２０２Ｅとしては、酸化物半導体膜を用いることが好ましい。酸化物半導体膜としては、Ｉｎ−Ｍ（Ｍは、Ｔｉ、Ｇａ、Ｓｎ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、またはＨｆを表す）酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物を用いることができる。とくに、酸化物半導体膜としては、Ｉｎ−Ｍ−Ｚｎ酸化物を用いると好ましい。酸化物半導体膜がＩｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１が好ましい。また、酸化物半導体膜がＩｎ−Ｍ−Ｚｎ酸化物の場合、スパッタリングターゲットとしては、多結晶のＩｎ−Ｍ−Ｚｎ酸化物を含むターゲットを用いると好ましい。多結晶のＩｎ−Ｍ−Ｚｎ酸化物を含むターゲットを用いることで、結晶性を有する酸化物半導体膜を形成しやすくなる。なお、成膜される酸化物半導体膜の原子数比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。例えば、スパッタリングターゲットとして、原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１を用いる場合、成膜される酸化物半導体膜の原子数比は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３近傍となる場合がある。
【０１６６】
酸化物半導体膜は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタのオフ電流を低減することができる。
【０１６７】
酸化物半導体膜の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。なお、先に記載の膜厚の関係を満たすと好ましい。
【０１６８】
酸化物半導体膜としては、キャリア密度の低い酸化物半導体膜を用いる。例えば、酸化物半導体膜は、キャリア密度が１×１０１７個／ｃｍ３以下、好ましくは１×１０１５個／ｃｍ３以下、さらに好ましくは１×１０１３個／ｃｍ３以下、より好ましくは１×１０１１個／ｃｍ３以下とする。また、酸化物半導体膜は、キャリア密度が１×１０５個／ｃｍ３以上、より好ましくは１×１０７個／ｃｍ３以上であってもよい。
【０１６９】
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、酸化物半導体膜のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
【０１７０】
なお、酸化物半導体膜としては、それぞれ不純物濃度が低く、欠陥準位密度の低い酸化物半導体膜を用いることで、さらに優れた電気特性を有するトランジスタを作製することができ好ましい。ここでは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高純度真性または実質的に高純度真性とよぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、該酸化物半導体膜にチャネル領域が形成されるトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、オフ電流が著しく小さく、チャネル幅が１×１０６μｍでチャネル長Ｌが１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。
【０１７１】
したがって、上記高純度真性、または実質的に高純度真性の酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとすることができる。なお、酸化物半導体膜のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合がある。不純物としては、水素、窒素、アルカリ金属、またはアルカリ土類金属等がある。
【０１７２】
酸化物半導体膜に含まれる水素は、金属原子と結合する酸素と反応して水になると共に、酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体膜は水素ができる限り低減されていることが好ましい。具体的には、酸化物半導体膜において、ＳＩＭＳ分析により得られる水素濃度を、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、５×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下としてもよい。また、酸化物半導体膜において、ＳＩＭＳ分析により得られる水素濃度を、１×１０１６ａｔｏｍｓ／ｃｍ３以上、より好ましくは１×１０１７ａｔｏｍｓ／ｃｍ３以上としてもよい。
【０１７３】
酸化物半導体膜において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体膜において酸素欠損が増加し、ｎ型化してしまう。このため、酸化物半導体膜におけるシリコンや炭素の濃度と、酸化物半導体膜との界面近傍のシリコンや炭素の濃度（ＳＩＭＳ分析により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下とする。また、酸化物半導体膜におけるシリコンや炭素の濃度と、酸化物半導体膜との界面近傍のシリコンや炭素の濃度（ＳＩＭＳ分析により得られる濃度）を、１×１０１７ａｔｏｍｓ／ｃｍ３以上、より好ましくは３×１０１７ａｔｏｍｓ／ｃｍ３以上、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以上としてもよい。
【０１７４】
酸化物半導体膜において、ＳＩＭＳ分析により得られるアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、酸化物半導体膜のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。また、酸化物半導体膜において、ＳＩＭＳ分析により得られるアルカリ金属またはアルカリ土類金属の濃度を、５×１０１５ａｔｏｍｓ／ｃｍ３以上、好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上としてもよい。
【０１７５】
酸化物半導体膜に窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりやすい。従って、酸化物半導体膜において、窒素はできる限り低減されていることが好ましい、例えば、ＳＩＭＳ分析により得られる窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。また、ＳＩＭＳ分析により得られる窒素濃度は、１×１０１６ａｔｏｍｓ／ｃｍ３以上、より好ましくは５×１０１６ａｔｏｍｓ／ｃｍ３以上、より好ましくは１×１０１７ａｔｏｍｓ／ｃｍ３以上、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以上としてもよい。
【０１７６】
酸化物半導体膜は、非単結晶構造でもよい。非単結晶構造は、例えば、後述するＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ−ＯＳは最も欠陥準位密度が低い。
【０１７７】
以下では、酸化物半導体膜の構造について説明する。
【０１７８】
酸化物半導体膜は、非単結晶酸化物半導体膜と単結晶酸化物半導体膜とに分けられる。または、酸化物半導体は、例えば、結晶性酸化物半導体と非晶質酸化物半導体とに分けられる。
【０１７９】
なお、非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、微結晶酸化物半導体、非晶質酸化物半導体などがある。また、結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体、微結晶酸化物半導体などがある。
【０１８０】
まずは、ＣＡＡＣ−ＯＳ膜について説明する。
【０１８１】
ＣＡＡＣ−ＯＳ膜は、ｃ軸配向した複数の結晶部を有する酸化物半導体膜の一つである。
【０１８２】
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳ膜の明視野像および回折パターンの複合解析像（高分解能ＴＥＭ像ともいう。）を観察することで複数の結晶部を確認することができる。一方、高分解能ＴＥＭ像によっても明確な結晶部同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
【０１８３】
試料面と略平行な方向から、ＣＡＡＣ−ＯＳ膜の断面の高分解能ＴＥＭ像を観察すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。
【０１８４】
一方、試料面と略垂直な方向から、ＣＡＡＣ−ＯＳ膜の平面の高分解能ＴＥＭ像を観察すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
【０１８５】
ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることが確認できる。
【０１８６】
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
【０１８７】
ＣＡＡＣ−ＯＳ膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素、シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリコンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純物は、キャリアトラップやキャリア発生源となる場合がある。
【０１８８】
また、ＣＡＡＣ−ＯＳ膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化物半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによってキャリア発生源となることがある。
【０１８９】
不純物濃度が低く、欠陥準位密度が低い（酸素欠損の少ない）ことを、高純度真性または実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。したがって、当該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定となる場合がある。
【０１９０】
また、ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。
【０１９１】
次に、微結晶酸化物半導体膜について説明する。
【０１９２】
微結晶酸化物半導体膜は、高分解能ＴＥＭ像において、結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。微結晶酸化物半導体膜に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）を有する酸化物半導体膜を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。また、ｎｃ−ＯＳ膜は、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。
【０１９３】
ｎｃ−ＯＳ膜は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳ膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かない場合がある。例えば、ｎｃ−ＯＳ膜に対し、結晶部よりも大きい径のＸ線を用いるＸＲＤ装置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、ｎｃ−ＯＳ膜に対し、結晶部よりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子回折（制限視野電子回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳ膜に対し、結晶部の大きさと近いか結晶部より小さいプローブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、ｎｃ−ＯＳ膜に対しナノビーム電子回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。また、ｎｃ−ＯＳ膜に対しナノビーム電子回折を行うと、リング状の領域内に複数のスポットが観測される場合がある。
【０１９４】
ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。そのため、ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比べて欠陥準位密度が高くなる。
【０１９５】
次に、非晶質酸化物半導体膜について説明する。
【０１９６】
非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶部を有さない酸化物半導体膜である。石英のような無定形状態を有する酸化物半導体膜が一例である。
【０１９７】
非晶質酸化物半導体膜は、高分解能ＴＥＭ像において結晶部を確認することができない。
【０１９８】
非晶質酸化物半導体膜に対し、ＸＲＤ装置を用いた構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半導体膜に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半導体膜に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンが観測される。
【０１９９】
なお、酸化物半導体膜は、ｎｃ−ＯＳ膜と非晶質酸化物半導体膜との間の物性を示す構造を有する場合がある。そのような構造を有する酸化物半導体膜を、特に非晶質ライク酸化物半導体（ａ−ｌｉｋｅ  ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。
【０２００】
ａ−ｌｉｋｅ  ＯＳ膜は、高分解能ＴＥＭ像において鬆（ボイドともいう。）が観察される場合がある。また、高分解能ＴＥＭ像において、明確に結晶部を確認することのできる領域と、結晶部を確認することのできない領域と、を有する。ａ−ｌｉｋｅ  ＯＳ膜は、ＴＥＭによる観察程度の微量な電子照射によって、結晶化が起こり、結晶部の成長が見られる場合がある。一方、良質なｎｃ−ＯＳ膜であれば、ＴＥＭによる観察程度の微量な電子照射による結晶化はほとんど見られない。
【０２０１】
なお、ａ−ｌｉｋｅ  ＯＳ膜およびｎｃ−ＯＳ膜の結晶部の大きさの計測は、高分解能ＴＥＭ像を用いて行うことができる。例えば、ＩｎＧａＺｎＯ４の結晶は層状構造を有し、Ｉｎ−Ｏ層の間に、Ｇａ−Ｚｎ−Ｏ層を２層有する。ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有する。よって、これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。そのため、高分解能ＴＥＭ像における格子縞に着目し、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所においては、それぞれの格子縞がＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
【０２０２】
また、酸化物半導体膜は、構造ごとに密度が異なる場合がある。例えば、ある酸化物半導体膜の組成がわかれば、該組成と同じ組成における単結晶の密度と比較することにより、その酸化物半導体膜の構造を推定することができる。例えば、単結晶の密度に対し、ａ−ｌｉｋｅ  ＯＳ膜の密度は７８．６％以上９２．３％未満となる。また、例えば、単結晶の密度に対し、ｎｃ−ＯＳ膜の密度およびＣＡＡＣ−ＯＳ膜の密度は９２．３％以上１００％未満となる。なお、単結晶の密度に対し密度が７８％未満となる酸化物半導体膜は、成膜すること自体が困難である。
【０２０３】
上記について、具体例を用いて説明する。例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体膜において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３となる。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体膜において、ａ−ｌｉｋｅ  ＯＳ膜の密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満となる。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体膜において、ｎｃ−ＯＳ膜の密度およびＣＡＡＣ−ＯＳ膜の密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満となる。
【０２０４】
なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成の単結晶に相当する密度を算出することができる。所望の組成の単結晶の密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて算出すればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて算出することが好ましい。
【０２０５】
なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、ａ−ｌｉｋｅ  ＯＳ膜、微結晶酸化物半導体膜、ＣＡＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい。
【０２０６】
本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
【０２０７】
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
【０２０８】
導電層２０３Ａ乃至２０３Ｆとしては、導電層２０１Ａ乃至２０１Ｄに適用可能な材料又は構造の中から適宜選択することができる。
【０２０９】
基板２０４は、少なくとも、後の熱処理に耐えうる程度の耐熱性を有していることが好ましい。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板として用いてもよい。また、シリコンや炭化シリコンなどを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板として用いてもよい。なお、基板として、ガラス基板を用いる場合、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の大面積基板を用いることで、大型の表示装置を作製することができる。
【０２１０】
また、基板２０４として、可撓性基板を用い、可撓性基板上に直接、トランジスタを形成してもよい。または、基板とトランジスタの間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板より分離し、他の基板に転載するのに用いることができる。その際、トランジスタは耐熱性の劣る基板や可撓性の基板にも転載できる。
【０２１１】
例えば、本明細書等において、様々な基板を用いて、トランジスタを形成することが出来る。基板の種類は、特定のものに限定されることはない。その基板の一例としては、半導体基板（例えば単結晶基板又はシリコン基板）、ＳＯＩ基板、ガラス基板、石英基板、プラスチック基板、金属基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、又は基材フィルムなどがある。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、又はソーダライムガラスなどがある。可撓性基板、貼り合わせフィルム、基材フィルムなどの一例としては、以下のものがあげられる。例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、ポリテトラフルオロエチレン（ＰＴＦＥ）に代表されるプラスチックがある。または、一例としては、アクリル等の合成樹脂などがある。または、一例としては、ポリプロピレン、ポリエステル、ポリフッ化ビニル、又はポリ塩化ビニルなどがある。または、一例としては、ポリアミド、ポリイミド、アラミド、エポキシ、無機蒸着フィルム、又は紙類などがある。特に、半導体基板、単結晶基板、又はＳＯＩ基板などを用いてトランジスタを製造することによって、特性、サイズ、又は形状などのばらつきが少なく、電流能力が高く、サイズの小さいトランジスタを製造することができる。このようなトランジスタによって回路を構成すると、回路の低消費電力化、又は回路の高集積化を図ることができる。
【０２１２】
また、基板２０４として、可撓性基板を用い、可撓性基板上に直接、トランジスタを形成してもよい。または、基板とトランジスタの間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板より分離し、他の基板に転載するために用いることができる。その際、トランジスタは耐熱性の劣る基板や可撓性の基板にも転載できる。なお、上述の剥離層には、例えば、タングステン膜と酸化シリコン膜との無機膜の積層構造の構成や、基板上にポリイミド等の有機樹脂膜が形成された構成等を用いることができる。
【０２１３】
つまり、ある基板を用いてトランジスタを形成し、その後、別の基板にトランジスタを転置し、別の基板上にトランジスタを配置してもよい。トランジスタが転置される基板の一例としては、上述したトランジスタを形成することが可能な基板に加え、紙基板、セロファン基板、アラミドフィルム基板、ポリイミドフィルム基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含む）、皮革基板、又はゴム基板などがある。これらの基板を用いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい装置の製造、耐熱性の付与、軽量化、又は薄型化を図ることができる。
【０２１４】
絶縁層２０５としては、プラズマ化学気相堆積（ＰＥＣＶＤ：（Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ））法、スパッタリング法等により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜を一種以上含む絶縁層を、用いることができる。
【０２１５】
絶縁層２０６としては、絶縁層２０５に適用可能な材料又は構造の中から適宜選択することができる。
【０２１６】
導電層２０７としては、導電層２０１Ａ乃至２０１Ｄに適用可能な材料又は構造の中から適宜選択することができる。
【０２１７】
なお、実施の形態１乃至３において説明するトランジスタとしては、上述する構成を用いることが可能である。特に、実施の形態１乃至３において説明するトランジスタとして、酸化物半導体層にチャネル形成領域を有するトランジスタを用いることが好ましい。酸化物半導体層にチャネル形成領域を有するトランジスタは、オフ電流が小さいため、ノード３１又はノード３２からの電荷の漏れを減らすことができる。よって、ノード３１又はノード３２の電位の変動を小さくすることができる。
【０２１８】
なお、本実施の形態は他の実施の形態の記載と適宜組み合わせることができる。よって、本実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形態で述べる別の内容（一部の内容でもよい）、及び／又は、一つ若しくは複数の別の実施の形態で述べる内容（一部の内容でもよい）に対して、適用、組み合わせ、又は置き換えなどを行うことができる。なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用いて述べる内容、又は明細書に記載される文章を用いて述べる内容のことである。また、ある一つの実施の形態において述べる図（一部でもよい）は、その図の別の部分、その実施の形態において述べる別の図（一部でもよい）、及び／又は、一つ若しくは複数の別の実施の形態において述べる図（一部でもよい）に対して、組み合わせることにより、さらに多くの図を構成させることができる。これは、以下の実施の形態においても同様である。
【０２１９】
（実施の形態５）
本実施の形態では、本発明の一態様の半導体装置又は表示装置を有する表示モジュール及び電子機器について、図２８及び図２９を用いて説明を行う。
【０２２０】
図２８に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２との間に、ＦＰＣ８００３に接続されたタッチパネル８００４、ＦＰＣ８００５に接続された表示パネル８００６、バックライト８００７、フレーム８００９、プリント基板８０１０、バッテリ８０１１を有する。
【０２２１】
本発明の一態様の半導体装置又は表示装置は、例えば、表示パネル８００６に用いることができる。
【０２２２】
上部カバー８００１及び下部カバー８００２は、タッチパネル８００４及び表示パネル８００６のサイズに合わせて、形状や寸法を適宜変更することができる。
【０２２３】
タッチパネル８００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル８００６に重畳して用いることができる。また、表示パネル８００６の対向基板（封止基板）に、タッチパネル機能を持たせるようにすることも可能である。また、表示パネル８００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。
【０２２４】
バックライト８００７は、光源８００８を有する。なお、図２８において、バックライト８００７上に光源８００８を配置する構成について例示したが、これに限定さない。例えば、バックライト８００７の端部に光源８００８を配置し、さらに光拡散板を用いる構成としてもよい。なお、有機ＥＬ素子等の自発光型の発光素子を用いる場合、または反射型パネル等の場合においては、バックライト８００７を設けない構成としてもよい。
【０２２５】
フレーム８００９は、表示パネル８００６の保護機能の他、プリント基板８０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム８００９は、放熱板としての機能を有していてもよい。
【０２２６】
プリント基板８０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリ８０１１による電源であってもよい。バッテリ８０１１は、商用電源を用いる場合には、省略可能である。
【０２２７】
また、表示モジュール８０００は、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
【０２２８】
図２９（Ａ）乃至図２９（Ｇ）は、電子機器を示す図である。これらの電子機器は、筐体９０００、表示部９００１、スピーカ９００３、操作キー９００５（電源スイッチ、又は操作スイッチを含む）、接続端子９００６、センサ９００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９００８、等を有することができる。
【０２２９】
図２９（Ａ）乃至図２９（Ｇ）に示す電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信または受信を行う機能、記録媒体に記録されているプログラムまたはデータを読み出して表示部に表示する機能、等を有することができる。なお、図２９（Ａ）乃至図２９（Ｇ）に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。また、図２９（Ａ）乃至図２９（Ｇ）には図示していないが、電子機器には、複数の表示部を有する構成としてもよい。また、該電子機器にカメラ等を設け、静止画を撮影する機能、動画を撮影する機能、撮影した画像を記録媒体（外部またはカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有していてもよい。
【０２３０】
図２９（Ａ）乃至図２９（Ｇ）に示す電子機器の詳細について、以下説明を行う。
【０２３１】
図２９（Ａ）は、携帯情報端末９１００を示す斜視図である。携帯情報端末９１００が有する表示部９００１は、可撓性を有する。そのため、湾曲した筐体９０００の湾曲面に沿って表示部９００１を組み込むことが可能である。また、表示部９００１はタッチセンサを備え、指やスタイラスなどで画面に触れることで操作することができる。例えば、表示部９００１に表示されたアイコンに触れることで、アプリケーションを起動することができる。
【０２３２】
図２９（Ｂ）は、携帯情報端末９１０１を示す斜視図である。携帯情報端末９１０１は、例えば電話機、手帳又は情報閲覧装置等から選ばれた一つ又は複数の機能を有する。具体的には、スマートフォンとして用いることができる。なお、携帯情報端末９１０１は、スピーカ９００３、接続端子９００６、センサ９００７等を省略して図示しているが、図２９（Ａ）に示す携帯情報端末９１００と同様の位置に設けることができる。また、携帯情報端末９１０１は、文字や画像情報をその複数の面に表示することができる。例えば、３つの操作ボタン９０５０（操作アイコンまたは単にアイコンともいう）を表示部９００１の一の面に表示することができる。また、破線の矩形で示す情報９０５１を表示部９００１の他の面に表示することができる。なお、情報９０５１の一例としては、電子メールやＳＮＳ（ソーシャル・ネットワーキング・サービス）や電話などの着信を知らせる表示、電子メールやＳＮＳなどの題名、電子メールやＳＮＳなどの送信者名、日時、時刻、バッテリの残量、アンテナ受信の強度などがある。または、情報９０５１が表示されている位置に、情報９０５１の代わりに、操作ボタン９０５０などを表示してもよい。
【０２３３】
図２９（Ｃ）は、携帯情報端末９１０２を示す斜視図である。携帯情報端末９１０２は、表示部９００１の３面以上に情報を表示する機能を有する。ここでは、情報９０５２、情報９０５３、情報９０５４がそれぞれ異なる面に表示されている例を示す。例えば、携帯情報端末９１０２の使用者は、洋服の胸ポケットに携帯情報端末９１０２を収納した状態で、その表示（ここでは情報９０５３）を確認することができる。具体的には、着信した電話の発信者の電話番号又は氏名等を、携帯情報端末９１０２の上方から観察できる位置に表示する。使用者は、携帯情報端末９１０２をポケットから取り出すことなく、表示を確認し、電話を受けるか否かを判断できる。
【０２３４】
図２９（Ｄ）は、腕時計型の携帯情報端末９２００を示す斜視図である。携帯情報端末９２００は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。また、表示部９００１はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことができる。また、携帯情報端末９２００は、通信規格された近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、携帯情報端末９２００は、接続端子９００６を有し、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。また接続端子９００６を介して充電を行うこともできる。なお、充電動作は接続端子９００６を介さずに無線給電により行ってもよい。
【０２３５】
図２９（Ｅ）（Ｆ）（Ｇ）は、折り畳み可能な携帯情報端末９２０１を示す斜視図である。また、図２９（Ｅ）が携帯情報端末９２０１を展開した状態の斜視図であり、図２９（Ｆ）が携帯情報端末９２０１を展開した状態または折り畳んだ状態の一方から他方に変化する途中の状態の斜視図であり、図２９（Ｇ）が携帯情報端末９２０１を折り畳んだ状態の斜視図である。携帯情報端末９２０１は、折り畳んだ状態では可搬性に優れ、展開した状態では、継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末９２０１が有する表示部９００１は、ヒンジ９０５５によって連結された３つの筐体９０００に支持されている。ヒンジ９０５５を介して２つの筐体９０００間を屈曲させることにより、携帯情報端末９２０１を展開した状態から折りたたんだ状態に可逆的に変形させることができる。例えば、携帯情報端末９２０１は、曲率半径１ｍｍ以上１５０ｍｍ以下で曲げることができる。
【０２３６】
本発明の一態様の半導体層又は表示装置は、表示部９００１に用いることが可能である。
【０２３７】
本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有することを特徴とする。ただし、本発明の一態様の半導体装置は、表示部を有さない電子機器にも適用することができる。また、本実施の形態において述べた電子機器の表示部においては、可撓性を有し、湾曲した表示面に沿って表示を行うことができる構成、または折り畳み可能な表示部の構成について例示したが、これに限定されず、可撓性を有さず、平面部に表示を行う構成としてもよい。
【符号の説明】
【０２３８】
ＤＡＴＡ    信号
Ｇ１    信号
Ｇ２    信号
Ｖ３１    電位
Ｖ３２    電位
Ｖ３３    電位
Ｖ３４    電位
１０    画素
１０Ａ    副画素
１０Ｂ    副画素
１０Ｃ    副画素
１１    トランジスタ
１１ｂ    トランジスタ
１２    トランジスタ
１２ｂ    トランジスタ
１２Ｓ    スイッチ
１３    トランジスタ
１３ｂ    トランジスタ
１３Ｓ    スイッチ
１４    トランジスタ
１４ｂ    トランジスタ
１４Ｓ    スイッチ
１５    トランジスタ
１５ｂ    トランジスタ
１６    容量素子
１６ｂ    容量素子
１７    容量素子
３１    ノード
３２    ノード
３３    ノード
５１    配線
５１Ａ    配線
５１Ｂ    配線
５１Ｃ    配線
５２    配線
５２Ａ    配線
５２Ｂ    配線
５２Ｃ    配線
５３    配線
５３Ａ    配線
５３Ｂ    配線
５３Ｃ    配線
５４    配線
５４Ａ    配線
５４Ｂ    配線
５４Ｃ    配線
５５    配線
５５Ａ    配線
５５Ｂ    配線
５５Ｃ    配線
５５ｂ    配線
５６    配線
７０    表示素子
７０Ｌ    負荷
７１    部材
７２    部材
７３    部材
９１    トランジスタ
９２    トランジスタ
９３    トランジスタ
９４    トランジスタ
９５    トランジスタ
９６    トランジスタ
９７    トランジスタ
１００    表示装置
１０１    画素部
１０２    回路
１０３    回路
１０４    回路
１０５    回路
１０６    回路
１０７    回路
２０１Ａ    導電層
２０１Ｂ    導電層
２０１Ｃ    導電層
２０１Ｄ    導電層
２０２Ａ    半導体層
２０２Ｂ    半導体層
２０２Ｃ    半導体層
２０２Ｄ    半導体層
２０２Ｅ    半導体層
２０３Ａ    導電層
２０３Ｂ    導電層
２０３Ｃ    導電層
２０３Ｄ    導電層
２０３Ｅ    導電層
２０３Ｆ    導電層
２０４    基板
２０５    絶縁層
２０６    絶縁層
２０７    導電層
２０８    構造体
２０９    構造体
２１０    電極
２１１    電極
２１２    乾燥剤
２１３    基板
３００    シャッター
３０２    可動遮光層
３０４    開口部
３１１    アクチュエータ
３１５    アクチュエータ
３１７    スプリング
３１９    構造体
３２１    可動電極
３２３    構造体
３２５    可動電極
３２７    構造体
８０００    表示モジュール
８００１    上部カバー
８００２    下部カバー
８００３    ＦＰＣ
８００４    タッチパネル
８００５    ＦＰＣ
８００６    表示パネル
８００７    バックライト
８００８    光源
８００９    フレーム
８０１０    プリント基板
８０１１    バッテリ
９０００    筐体
９００１    表示部
９００３    スピーカ
９００５    操作キー
９００６    接続端子
９００７    センサ
９００８    マイクロフォン
９０５０    操作ボタン
９０５１    情報
９０５２    情報
９０５３    情報
９０５４    情報
９０５５    ヒンジ
９１００    携帯情報端末
９１０１    携帯情報端末
９１０２    携帯情報端末
９２００    携帯情報端末
９２０１    携帯情報端末
【図１】
0006676327.tif 000002
【図２】
0006676327.tif 000003
【図３】
0006676327.tif 000004
【図４】
0006676327.tif 000005
【図５】
0006676327.tif 000006
【図６】
0006676327.tif 000007
【図７】
0006676327.tif 000008
【図８】
0006676327.tif 000009
【図９】
0006676327.tif 000010
【図１０】
0006676327.tif 000011
【図１１】
0006676327.tif 000012
【図１２】
0006676327.tif 000013
【図１３】
0006676327.tif 000014
【図１４】
0006676327.tif 000015
【図１５】
0006676327.tif 000016
【図１６】
0006676327.tif 000017
【図１７】
0006676327.tif 000018
【図１８】
0006676327.tif 000019
【図１９】
0006676327.tif 000020
【図２０】
0006676327.tif 000021
【図２１】
0006676327.tif 000022
【図２２】
0006676327.tif 000023
【図２３】
0006676327.tif 000024
【図２４】
0006676327.tif 000025
【図２５】
0006676327.tif 000026
【図２６】
0006676327.tif 000027
【図２７】
0006676327.tif 000028
【図２８】
0006676327.tif 000029
【図２９】
0006676327.tif 000030
【図３０】
0006676327.tif 000031
【図３１】
0006676327.tif 000032
【図３２】
0006676327.tif 000033
【図３３】
0006676327.tif 000034