(57)【特許請求の範囲】
【請求項１】
複数の回路が同じ動作を順次に行うことにより、入力信号に対する処理を行って信号を出力する信号処理部と、
前記信号処理部を初期化する初期化部と、
を有し、
前記信号処理部は、
２番目以降に動作する前記回路が動作を開始する前の動作状態と同じ動作状態になる予備動作を、前記初期化部が当該信号処理部を初期化し終えるまでであり、且つ最初に動作する前記回路が動作を開始する前に行うこと
を特徴とする信号処理装置。
【請求項２】
同じ動作を順次に行うことによってそれぞれ光電変換した結果を出力する複数の画素部と、
複数の前記画素部が出力した信号を前記画素部単位で順次に処理する信号処理動作を行うと共に、２番目以降に動作する前記画素部が動作を開始する前の動作状態と同じ動作状態になる予備動作を、複数の前記画素部それぞれが初期化され終わるまでであり、且つ最初に動作する前記画素部が動作を開始する前に行う信号処理部と、
を有することを特徴とする光電変換素子。
【請求項３】
複数の前記画素部は、
光電変換した結果を電荷として蓄積する蓄積容量をそれぞれ備え、
前記蓄積容量それぞれが蓄積する電荷を信号線に転送することによって複数の前記画素部それぞれを初期化するよう制御する制御部をさらに有すること
を特徴とする請求項２に記載の光電変換素子。
【請求項４】
前記予備動作の期間は、前記画素部毎の前記信号処理動作の期間よりも短いこと
を特徴とする請求項３に記載の光電変換素子。
【請求項５】
前記信号処理部は、
前記制御部が複数の前記画素部から前記蓄積容量にそれぞれ電荷を転送させ、前記蓄積容量それぞれが蓄積した電荷を信号線に転送させる間に、前記予備動作を行うこと
を特徴とする請求項３又は４に記載の光電変換素子。
【請求項６】
前記制御部は、
前記信号処理部が前記予備動作を行っている間には、前記信号処理部の電源、ＧＮＤ又は基準電圧とは分離された電位が付与された前記蓄積容量それぞれに複数の前記画素部から電荷を転送させること
を特徴とする請求項３乃至５のいずれか１項に記載の光電変換素子。
【請求項７】
請求項２乃至６のいずれか１項に記載の光電変換素子
を有することを特徴とする画像読取装置。
【請求項８】
請求項７に記載の画像読取装置と、
前記画像読取装置の出力に基づいて画像を形成する画像形成部と
を有することを特徴とする画像形成装置。
【請求項９】
複数の回路が同じ動作を順次に行うことにより、入力信号に対する処理を行って信号を出力する信号処理部を初期化させる工程と、
２番目以降に動作する前記回路が動作を開始する前の動作状態と同じ動作状態になる予備動作を、前記信号処理部を初期化し終えるまでであり、且つ最初に動作する前記回路が動作を開始する前に行わせる工程と、
を含む制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号処理装置、光電変換素子、画像読取装置、画像形成装置及び制御方法に関する。
【背景技術】
【０００２】
一括露光方式の光電変換素子（例えばＣＭＯＳセンサ）において、光電変換した後に、カラム内の各チャンネルの容量に書き込んだ電圧を順次に読み出すときに、先頭チャンネルの読み出し前に回路で予備動作をしておくことにより、各チャンネルの読み出し時の動作条件を揃える技術が知られている。
【０００３】
また、特許文献１には、画素群が出力するアナログ信号に対してアナログ処理部が処理を開始する前に、アナログ処理部が予備動作を実行可能なように、アナログ処理部に対して予備動作に必要な信号を供給する信号供給部を有する光電変換素子が開示されている。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来は、予備動作を実行する時間が追加されることにより、動作１周期にかかる時間が長くなってしまうという問題があった。
【０００５】
本発明は、上記に鑑みてなされたものであって、複数の回路が略同じ動作を順次に行う場合に、各回路の動作開始を遅らせることなく、各回路の動作条件を略同じにすることを可能にすることができる信号処理装置、光電変換素子、画像読取装置、画像形成装置及び制御方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上述した課題を解決し、目的を達成するために、本発明は、複数の回路が同じ動作を順次に行うことにより、入力信号に対する処理を行って信号を出力する信号処理部と、前記信号処理部を初期化する初期化部と、を有し、前記信号処理部は、２番目以降に動作する前記回路が動作を開始する前の動作状態と同じ動作状態になる予備動作を、前記初期化部が当該信号処理部を初期化し終えるまでであり、且つ最初に動作する前記回路が動作を開始する前に行うことを特徴とする。
【発明の効果】
【０００７】
本発明によれば、複数の回路が略同じ動作を順次に行う場合に、各回路の動作開始を遅らせることなく、各回路の動作条件を略同じにすることを可能にすることができるという効果を奏する。
【図面の簡単な説明】
【０００８】
【図１】図１は、実施形態にかかる信号処理装置の構成例を示すブロック図である。
【図２】図２は、信号処理装置の比較例としての動作を示すタイミングチャートである。
【図３】図３は、信号処理装置の実施例としての動作を示すタイミングチャートである。
【図４】図４は、実施形態にかかる光電変換素子の構成例を示すブロック図である。
【図５】図５は、図４に示した変換処理部の構成例を示す図である。
【図６】図６は、光電変換素子の第１動作例を示すタイミングチャートである。
【図７】図７は、光電変換素子の第２動作例を示すタイミングチャートである。
【図８】図８は、光電変換素子の第３動作例を示すタイミングチャートである。
【図９】図９は、光電変換素子の第４動作例を示すタイミングチャートである。
【図１０】図１０は、光電変換素子の第５動作例を示すタイミングチャートである。
【図１１】図１１は、変換処理部が有する画素部の変形例を示す図である。
【図１２】図１２は、変換処理部の変形例を備えた光電変換素子の動作例を示すタイミングチャートである。
【図１３】図１３は、光電変換素子を有する画像読取装置を備えた画像形成装置の概要を示す図である。
【発明を実施するための形態】
【０００９】
以下に添付図面を参照して、実施形態にかかる信号処理装置についてまず説明する。図１は、実施形態にかかる信号処理装置１の構成例を示すブロック図である。信号処理装置１は、例えば信号処理部２及び初期化部３を有する。
【００１０】
信号処理部２は、処理を行う複数（例えば３つ以上）の回路を備え、複数の回路が略同じ動作を順次に行うことにより、入力信号に対する処理を行って信号を出力する。初期化部３は、信号処理部２が入力信号に対して処理を行う前に、信号処理部２を初期化する。また、信号処理部２は、２番目以降に動作する回路が動作を開始する前の動作状態と略同じ動作状態になる予備動作を、初期化部３が当該信号処理部２を初期化し終えるまでであり、且つ最初に動作する回路が動作を開始する前に行うようにされている。
【００１１】
図２は、信号処理装置１の比較例としての動作を示すタイミングチャートである。図２に示した比較例としての動作では、信号処理装置１は、信号処理部２が入力信号を処理する前に、初期化部３が信号処理部２を初期化する。例えば、初期化部３は、信号処理部２に対して制御信号等を送ることにより、信号処理部２の入力信号線の初期化を行う（期間ｔ１）。
【００１２】
信号処理部２は、各回路が入力信号を順次に処理する前に、各回路それぞれの動作開始時の動作条件を揃えるために、例えば入力信号線に擬似信号を入れる等して予備動作を行う（期間ｔ２）。これにより、最初の入力信号Ｉｎｐｕｔ（１）を処理する回路と、入力信号Ｉｎｐｕｔ（２）以降を処理する各回路の動作開始時の動作条件が揃うため、順次に動作する各回路が差異のない信号処理を行うことができる。
【００１３】
しかしながら、図２に示した比較例としての動作では、初期化期間及び信号処理期間に対して、予備動作を行う期間が追加されているため、入力信号に対する信号処理開始（期間ｔ３〜）が遅れてしまっている。
【００１４】
図３は、信号処理装置１の実施例としての動作を示すタイミングチャートである。図３に示した実施例としての動作では、信号処理部２は、２番目以降に動作する回路が動作を開始する前の動作状態と略同じ動作状態になる予備動作を、初期化部３が当該信号処理部２を初期化し終えるまでであり、且つ最初に動作する回路が動作を開始する前に行う。例えば、信号処理装置１は、初期化動作時の入力信号線の状態を擬似信号として信号処理部２が信号処理を行うことにより、初期化動作と予備動作を同時に行っている。これにより、信号処理装置１は、信号処理開始（期間ｔ３〜）を遅らせることなく、各回路の動作条件を略同じにすることができる。
【００１５】
次に、実施形態にかかる信号処理装置の一例である光電変換素子１０について説明する。図４は、実施形態にかかる光電変換素子１０の構成例を示すブロック図である。光電変換素子１０は、例えば一括露光方式のＣＭＯＳカラーリニアセンサであり、変換処理部１２、タイミング制御部（Timing  Generator：ＴＧ）１４、パラレルシリアル変換部（ＰＳ）１６及びＬＶＤＳ１８を有する。
【００１６】
変換処理部１２は、受光するＲＧＢの光の色毎に一方向（例えば原稿の主走査方向）に配列された複数の画素１２０（図５を用いて後述）を備え、ＲＧＢの色毎に光電変換を行い、色毎の画像データを主走査方向のデジタルデータとしてパラレルに出力する。
【００１７】
タイミング制御部１４は、変換処理部１２及びパラレルシリアル変換部１６の動作タイミング等を制御する制御部である。パラレルシリアル変換部１６は、変換処理部１２がパラレルに出力したデジタルデータをシリアルデータに変換し、ＬＶＤＳ１８に対して出力する。ＬＶＤＳ１８は、パラレルシリアル変換部１６から入力されたシリアルデータを低電圧差動シリアル信号に変換し、後段に対して出力する。
【００１８】
図５は、図４に示した変換処理部１２の構成例を示す図である。図５に示すように、変換処理部１２は、主走査方向にｎ個の画素１２０が配列され、副走査方向にはＲｅｄ，Ｇｒｅｅｎ，Ｂｌｕｅの色毎に計３ラインが配列されている。変換処理部１２には、その他の制御信号等も含まれている。
【００１９】
全ての画素１２０は、共通の露光時間で電荷を蓄積して電圧に変換し、スイッチ素子ＳＬ、ＣＳ＿＊（＊：Ｒ／Ｇ／Ｂ）を介してアナログメモリ（蓄積容量）１２２に画素信号を保持する。以下、画素１２０、スイッチ素子ＳＬ、ＣＳ＿＊、ＳＷ、及びアナログメモリ１２２によって構成される部分を、光電変換した結果を出力する１つの画素部と記す。画素部は、略同じ動作を順次に行うことによってそれぞれ光電変換した結果を出力する。
【００２０】
変換処理部１２は、例えば３つの画素１２０（図５では上からＲｅｄ、Ｇｒｅｅｎ、Ｂｌｕｅの３画素）を含む３つの画素部が１つのカラムを構成している。各画素部は、カラム毎に共通の信号線Ｖｓｉｇを介してＰＧＡ（Ｐｒｏｇｒａｍａｂｌｅ  Ｇａｉｎ  Ａｍｐ）１２４に接続されている。各アナログメモリ１２２が蓄積した電荷（画素信号）は、カラム毎に信号線Ｖｓｉｇを介してＲｅｄ、Ｇｒｅｅｎ、Ｂｌｕｅの順に（時分割により）読み出され、ＰＧＡ１２４に入力される。ＰＧＡ１２４は、基準電圧Ｖｒｅｆａを基準にして入力された信号を増幅させる。
【００２１】
各ＰＧＡ１２４は、Ａ／Ｄ変換器（ＡＤＣ）１２６に接続されている。Ａ／Ｄ変換器１２６は、上側基準電圧Ｖｒｅｆｐ及び下側基準電圧Ｖｒｅｆｎを基準にして、ＰＧＡ１２４が増幅させた信号をＡ／Ｄ変換して出力する。以下、カラム毎に設けられたＰＧＡ１２４及びＡ／Ｄ変換器１２６を、信号処理部と記すことがある。信号処理部は、画素部が出力した信号を処理する。
【００２２】
なお、タイミング制御部１４は、スイッチ素子ＣＲ等を制御することにより、アナログメモリ１２２及び信号線Ｖｓｉｇの電圧を所定の電圧ＶＣＲに初期化する制御を行う。
【００２３】
図６は、光電変換素子１０の第１動作例を示すタイミングチャートである。光電変換素子１０は、まず期間ｔ１にスイッチ素子ＳＬ、及びスイッチ素子ＣＳ＿＊を一斉にＯＮにすることにより、各画素１２０から画素信号を各アナログメモリ１２２にそれぞれ蓄積させる。また、光電変換素子１０は、同時にスイッチ素子ＣＲをＯＮにすることにより、後の信号読み出しに先駆けて信号線Ｖｓｉｇの初期化を行う。信号線Ｖｓｉｇは、初期化電圧ＶＣＲに接続されているため、電位がＶＣＲに収束していく。
【００２４】
光電変換素子１０は、アナログメモリ１２２に画素信号を転送した後、期間ｔ２において、スイッチ素子ＳＬ、及びスイッチ素子ＣＳ＿＊を一斉にＯＦＦ、スイッチ素子ＳＷをＯＮにする。このとき、スイッチングノイズ等によって、信号線Ｖｓｉｇに電位変動が発生する。この電位変動は、スイッチ素子ＣＲがＯＮにされていないと、そのまま保持され、読み出し開始時の電圧をシフトさせることになる。よって、読み出し時の電圧（図６におけるＶｒ）に誤差が生じてしまう。そのため、光電変換素子１０は、スイッチ素子ＣＲを期間ｔ１から継続してＯＮにすることにより、信号線Ｖｓｉｇの電位をＶＣＲに収束させる。
【００２５】
このように、光電変換素子１０の第１動作例では、期間ｔ２がスイッチングノイズの安定期間となっている。つまり、読み出し前の信号線Ｖｓｉｇの電位をＶＣＲに収束させる時間が必要となっている。光電変換素子１０は、信号線Ｖｓｉｇの電位が収束すると、期間ｔ３において予備動作を実行する。
【００２６】
期間ｔ３においては、例えばスイッチ素子ＣＳ＿＊がＯＦＦのままの無効な画素信号がＰＧＡ１２４により増幅され、Ａ／Ｄ変換器１２６によってＡ／Ｄ変換される。その後、光電変換素子１０は、スイッチ素子ＣＳ＿＊をＯＮにして、画素信号の増幅及びＡ／Ｄ変換を信号処理部が行う。
【００２７】
これにより、期間ｔ４〜ｔ６においてＲ，Ｇ，Ｂの画素信号がそれぞれ信号処理部に入力される直前の状態が略同じにされ、基準電圧Ｖｒｅｆａ／ｐ／ｎの変動の条件が略等しくなる。ただし、光電変換素子１０の第１動作例では、予備動作期間としての期間ｔ３が設けられていることにより、光電変換素子１０が画像を読取る場合の１ライン周期が期間ｔ３分延びている。
【００２８】
図７は、光電変換素子１０の第２動作例を示すタイミングチャートである。光電変換素子１０は、第２動作例において、期間ｔ２のスイッチングノイズの安定期間中のＶｓｉｇの電圧を、無効な画素信号としてＰＧＡ１２４に入力して増幅させ、Ａ／Ｄ変換器１２６によってＡ／Ｄ変換を行う予備動作を実行している。予備動作においては、ＰＧＡ１２４へ入力される電圧がＶＣＲへの収束中の電圧でも問題とならない。
【００２９】
このように、光電変換素子１０の第２動作例では、第１動作例に設けられていた予備動作期間（ｔ３）における予備動作を期間ｔ２において実施することになり、画素部毎にＰＧＡ１２４及びＡ／Ｄ変換器１２６が行う処理が遅れることが防止されるとともに、画素部毎に動作条件が揃えられている。
【００３０】
図８は、光電変換素子１０の第３動作例を示すタイミングチャートである。光電変換素子１０は、第２動作例においては、予備動作期間中にはスイッチ素子ＣＲを継続してＯＮにし、信号線Ｖｓｉｇの電圧を初期化していた。光電変換素子１０は、第３動作例においては、期間ｔ２の開始直後にはスイッチ素子ＣＲをＯＦＦとし、各画素信号の信号処理時と同じタイミングで期間ｔ２内にスイッチ素子ＣＲをＯＮにする。
【００３１】
これにより、光電変換素子１０は、画素部を初期化するスイッチ素子（トランジスタ）の動作を揃えることができ、スイッチングノイズ等の条件も揃えることができる。つまり、光電変換素子１０の各回路の動作開始を遅らせることなく、各回路の動作条件を略同じにすることができる。
【００３２】
図９は、光電変換素子１０の第４動作例を示すタイミングチャートである。光電変換素子１０の特性により、スイッチ素子ＣＲによる初期化動作の収束時間が早い場合には、信号処理部の処理前の期間（ｔ２）が短くてもよい。従って、期間ｔ４〜ｔ６においてＲ，Ｇ，Ｂの各色で画素信号が入力される直前の状態が同一となる基準電圧Ｖｒｅｆａ／ｐ／ｎの変動の範囲内で、予備動作期間が短くされてもよい。
【００３３】
予備動作期間は、例えばＡ／Ｄ変換器１２６が巡回型のＡ／Ｄ変換器である場合、変換ｂｉｔ数が減らされることによって巡回数が減らされて短縮される。予備動作における信号は、Ａ／Ｄ変換器１２６の変換ｂｉｔ数が少なくても問題とならない。
【００３４】
図１０は、光電変換素子１０の第５動作例を示すタイミングチャートである。光電変換素子１０は、第５動作例において、期間ｔ１でのアナログメモリ１２２への各画素信号の蓄積時に信号処理部が予備動作を行う。信号線Ｖｓｉｇは、期間ｔ１終了時にＯＮするスイッチ素子とＯＦＦするスイッチ素子とによってスイッチングノイズの影響が相殺されると、初期化動作における電位変動が少なくなる。
【００３５】
具体的には、スイッチ素子ＳＬ、ＣＳ＿＊のＯＦＦによるスイッチングノイズと、スイッチ素子ＳＷのＯＮによるスイッチングノイズとが互いに逆極性であるため、スイッチングノイズが相殺されるように各スイッチ素子のトランジスタサイズやゲート電圧が設定されている。そして、期間ｔ１後の電位変動が小さくされると、期間ｔ４／ｔ５／ｔ６に読み出し開始前の特性が揃い、且つ書込み動作と予備動作が同時に行われることによりさらなる高速化が可能となる。
【００３６】
次に、変換処理部１２の変形例について説明する。図１１は、変換処理部１２が有する画素部の変形例を示す図である。画素部の変形例は、上述した画素部に対して、スイッチ素子ＳＧ、ＳＮが追加された構成となっている。スイッチ素子ＳＧは、アナログメモリ１２２とＧＮＤとの間に設けられている。スイッチ素子ＳＮは、アナログメモリ１２２と電位端子Ｖｎとの間に設けられている。
【００３７】
電位端子Ｖｎは、信号処理部の電源、ＧＮＤ又は基準電圧とは分離されており、信号処理部とは無関係な電位が付与されている。電位端子Ｖｎの電位は、アナログメモリ１２２に画素部からの画素信号の書込み時に電流が流れるような電位である。
【００３８】
図１２は、変換処理部１２の変形例を備えた光電変換素子１０の動作例を示すタイミングチャートである。変換処理部１２の変形例を備えた光電変換素子１０は、期間ｔ１の書込み時にはスイッチ素子ＳＮをＯＮ、スイッチ素子ＳＧをＯＦＦとし、信号処理部とは無関係な電位（電位端子Ｖｎ）を基準とする。
【００３９】
そして、光電変換素子１０は、書込み終了後にはＧＮＤ基準、又は電位端子Ｖｎを基準として、アナログメモリ１２２からの画素信号の読み出しを行う。図１２に示した動作例では、光電変換素子１０は、スイッチ素子ＳＧをＯＮ、スイッチ素子ＳＮをＯＦＦにすることにより、アナログメモリ１２２の基準をＧＮＤに切り替えている。
【００４０】
これにより、変換処理部１２の変形例を備えた光電変換素子１０は、予備動作時の信号処理部のノイズがＧＮＤを介してアナログメモリ１２２に伝搬することを防止することができるので、アナログメモリ１２２が保持する電圧に誤差が発生することを防止することができる。
【００４１】
次に、実施形態にかかる画像読取装置を備えた画像形成装置について説明する。図１３は、光電変換素子１０を有する画像読取装置６０を備えた画像形成装置５０の概要を示す図である。画像形成装置５０は、画像読取装置６０と画像形成部７０とを有する例えば複写機やＭＦＰ（Multifunction  Peripheral）などである。
【００４２】
画像読取装置６０は、例えば光電変換素子１０、ＬＥＤドライバ（ＬＥＤ＿ＤＲＶ）６００及びＬＥＤ６０２を有する。ＬＥＤドライバ６００は、タイミング制御部（ＴＧ）１４が出力するライン同期信号などに同期して、ＬＥＤ６０２を駆動する。ＬＥＤ６０２は、原稿に対して光を照射する。光電変換素子１０は、ライン同期信号などに同期して、原稿からの反射光を受光して複数の画素部が電荷を発生させて蓄積を開始する。そして、光電変換素子１０は、パラレルシリアル変換等を行った後に、画像データを画像形成部７０に対して出力する。
【００４３】
画像形成部７０は、装置処理部８０とプリンタエンジン８２とを有し、装置処理部８０とプリンタエンジン８２とがインターフェイス（Ｉ／Ｆ）８４を介して接続されている。
【００４４】
装置処理部８０は、ＬＶＤＳ８００、画像処理部８０２及びＣＰＵ８０４を有する。ＣＰＵ８０４は、光電変換素子１０などの画像形成装置５０を構成する各部を制御する。また、ＣＰＵ８０４（又はタイミング制御部１４）は、各画素部が受光量に応じて電荷を発生させることを略同時に開始するよう制御する。
【００４５】
光電変換素子１０は、ＬＶＤＳ８００に対して例えば画像読取装置６０が読取った画像の画像データ、ライン同期信号及び伝送クロックなどを出力する。ＬＶＤＳ８００は、受入れた画像データ、ライン同期信号及び伝送クロックなどをパラレル１０ビットデータに変換する。画像処理部８０２は、変換された１０ビットデータを用いて画像処理を行い、画像データなどをプリンタエンジン８２に対して出力する。プリンタエンジン８２は、受入れた画像データを用いて印刷を行う。
【符号の説明】
【００４６】
１      信号処理装置
２      信号処理部
３      初期化部
１０    光電変換素子
１２    変換処理部
１４    タイミング制御部（制御部）
１６    パラレルシリアル変換部
５０    画像形成装置
６０    画像読取装置
７０    画像形成部
１２０  画素
１２２  アナログメモリ（蓄積容量）
１２４  ＰＧＡ
１２６  Ａ／Ｄ変換器
【先行技術文献】
【特許文献】
【００４７】
【特許文献１】特開２０１６−０１９０５５号公報
【図１】
0006662165.tif 000002
【図２】
0006662165.tif 000003
【図３】
0006662165.tif 000004
【図４】
0006662165.tif 000005
【図５】
0006662165.tif 000006
【図６】
0006662165.tif 000007
【図７】
0006662165.tif 000008
【図８】
0006662165.tif 000009
【図９】
0006662165.tif 000010
【図１０】
0006662165.tif 000011
【図１１】
0006662165.tif 000012
【図１２】
0006662165.tif 000013
【図１３】
0006662165.tif 000014