(57)【特許請求の範囲】
【請求項１】
静電容量式センサと、
静電容量・デジタル変換用のデルタ・シグマ変調器とを備えたセンサ回路であって、
前記静電容量式センサは、
センサコンデンサと、
基準コンデンサと、
前記センサコンデンサに接続されたセンサ極板端子と、
前記基準コンデンサに接続された基準極板端子と、
前記センサコンデンサ及び前記基準コンデンサの双方に接続された共通極板端子とを備え、
前記センサ極板端子と前記共通極板端子との間で間隙が検出パラメータに関連して変化し、その一方で、前記基準極板端子と前記共通極板端子との間の間隙は変化しないままであり、
前記デルタ・シグマ変調器は、
前記共通極板端子に接続された入力を備えると共に、出力を備える積分器と、
前記積分器の前記出力に接続されて、パルス符号変調した出力信号を生成する量子化器と、
前記センサ極板端子にセンサ励起信号を供給し、前記基準極板端子に基準励起信号を供給する励起信号発生器とを備える
ことを特徴とするセンサ回路。
【請求項２】
前記積分器は、前記入力に接続された第１ステージ積分器を備えることを特徴とする請求項１に記載のセンサ回路。
【請求項３】
前記積分器は、前記第１ステージ積分器と前記出力との間に接続された第２ステージ積分器を備えることを特徴とする請求項２に記載のセンサ回路。
【請求項４】
前記デルタ・シグマ変調器は、前記励起信号発生器に複数の励起電圧を供給する励起電圧発生器を更に備えることを特徴とする請求項１に記載のセンサ回路。
【請求項５】
前記励起電圧発生器は、第１の電圧、第２の電圧、第３の電圧、及び第４の電圧を前記励起信号発生器に供給することを特徴とする請求項４に記載のセンサ回路。
【請求項６】
前記励起信号発生器は、前記第１の電圧、前記第２の電圧、前記量子化器の出力状態、及びクロック信号に基づき前記センサ励起信号を供給することを特徴とする請求項５に記載のセンサ回路。
【請求項７】
前記励起信号発生器は、前記第２の電圧、前記第３の電圧、前記第４の電圧、前記量子化器の前記出力状態、及び前記クロック信号に基づき前記基準励起信号を供給することを特徴とする請求項６に記載のセンサ回路。
【請求項８】
前記第１の電圧は、前記第３の電圧より高く、前記第３の電圧は、前記第４の電圧より高く、前記第４の電圧は、前記第２の電圧より高いことを特徴とする請求項７に記載のセンサ回路。
【請求項９】
前記励起電圧発生器は分圧器を備えることを特徴とする請求項５に記載のセンサ回路。
【請求項１０】
前記励起電圧発生器は、設定変更可能なレシオメトリックの励起電圧を供給することを特徴とする請求項５に記載のセンサ回路。
【請求項１１】
前記デルタ・シグマ変調器は、前記励起電圧発生器に接続された適応励起電圧制御部を更に備え、
前記適応励起電圧制御部は、前記励起電圧発生器が供給する前記励起電圧を変化させる
ことを特徴とする請求項４に記載のセンサ回路。
【請求項１２】
前記センサコンデンサと前記基準コンデンサとは共通極板を共有し、
前記共通極板端子は、前記共通極板に接続される
ことを特徴とする請求項１に記載のセンサ回路。
【請求項１３】
前記静電容量式センサは絶対圧センサであることを特徴とする請求項１２に記載のセンサ回路。
【請求項１４】
前記デルタ・シグマ変調器は２フェーズのデルタ・シグマ変調器であることを特徴とする請求項１に記載のセンサ回路。
【請求項１５】
前記デルタ・シグマ変調器は、前記基準コンデンサの静電容量をＣＲＥＦとし、前記センサコンデンサの静電容量をＣＳＥＮＳＯＲとするとき、ＣＲＥＦ／ＣＳＥＮＳＯＲを表す出力信号を生成することを特徴とする請求項１に記載のセンサ回路。
【請求項１６】
前記デルタ・シグマ変調器は、
前記センサコンデンサの有効静電容量をＣＳＡ、最大の正規化検出パラメータにおける静電容量ＣＳＡをＣ１、最小の正規化検出パラメータにおける静電容量ＣＳＡをＣ０として、
【数５１】
0006676649.tif 000058
により定義される固有静電容量をＣＣとするとき、
ＣＣ／ＣＳＡを表す出力信号を生成する
ことを特徴とする請求項１に記載のセンサ回路。
【請求項１７】
前記静電容量式センサは、電極変位型の静電容量式センサであることを特徴とする請求項１に記載のセンサ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、静電容量式センサ、及び当該静電容量式センサの可変静電容量のデジタル値への変換に関する。
【背景技術】
【０００２】
静電容量式センサには広範な用途が見出されている。静電容量式センサは、圧力、加速度、流量、湿度、近接状態、角度、及び回転のほか、ヒューマンインタフェースにおける検出の目的で用いられる。例えば、絶対圧の検出だけではなく、差圧の検出にも静電容量式センサが用いられる。
【０００３】
静電容量式センサによって生成される可変静電容量は、計測出力を生成するための処理を行うことが可能な電気信号に変換する必要がある。多くの場合、可変静電容量を表すデジタル値の電気信号を生成することより、アナログ回路ではなくデジタル回路を用いて、更なる信号処理を行うことができるようにするのが望ましい。
【０００４】
デルタ・シグマ変調器を用いた静電容量・デジタル（Ｃ／Ｄ）変換器が、静電容量式センサと共に用いられている。静電容量式圧力センサと組み合わせた、Ｃ／Ｄ変換用のデルタ・シグマ変調器の使用は、その一例である。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、静電容量式センサとデルタ・シグマ変調器とを備えた高分解能のセンサ回路の提供を目的とする。
【課題を解決するための手段】
【０００６】
一態様において、センサ回路は、電極変位型の静電容量式センサと、静電容量・デジタル（Ｃ／Ｄ）変換用のデルタ・シグマ変調器とを備える。静電容量式センサは、センサコンデンサと基準コンデンサとを備える。第１の端子がセンサコンデンサに接続され、第２の端子が基準コンデンサに接続されて、共通の端子がセンサコンデンサ及び基準コンデンサの双方に接続される。デルタ・シグマ変調器は、積分器、量子化器、及び励起信号発生器を備える。積分器は、静電容量式センサの共通端子に接続された入力と、量子化器に接続された出力とを有する。量子化器の出力は、センサコンデンサの静電容量と基準コンデンサの静電容量とに関連付けてパルス符号変調した出力信号を供給する。励起信号発生器は、静電容量式センサの第１の端子にセンサ励起信号を供給し、静電容量式センサの第２の端子に基準励起信号を供給する。
【図面の簡単な説明】
【０００７】
【図１Ａ】静電容量・デジタル（Ｃ／Ｄ）変換用のデルタ・シグマ変調器に接続された電極変位型の静電容量式センサに対して選択可能な励起の仕組みを例示する図である。
【図１Ｂ】静電容量・デジタル（Ｃ／Ｄ）変換用のデルタ・シグマ変調器に接続された電極変位型の静電容量式センサに対して選択可能な励起の仕組みを例示する図である。
【図２】図１Ａに示す励起方法を用いたセンサ回路であって、電極変位型の静電容量式センサと、２フェーズ１次デルタ・シグマ変調器とを備え、静電容量式センサの共通電極端子に単一の２フェーズ励起信号が供給されるセンサ回路の概略図である。
【図３Ａ】図２の静電容量式センサにおける正規化寄生静電容量の２つの異なる値のうちの一方に対する、伝達関数のダイナミックレンジ及び伝達関数の感度を示すグラフである。
【図３Ｂ】図２の静電容量式センサにおける正規化寄生静電容量の２つの異なる値のうちの他方に対する、伝達関数のダイナミックレンジ及び伝達関数の感度を示すグラフである。
【図４Ａ】図２のデルタ・シグマ変調器の入力となるセンサ極板端子におけるスパイク電圧波形を示す図である。
【図４Ｂ】図２のデルタ・シグマ変調器の入力となる基準極板端子におけるスパイク電圧波形を示す図である。
【図５】基準コンデンサの正規化静電容量をＣ＾ＲＥＦ、センサコンデンサの正規化静電容量をＣ＾ＳＥＮＳＯＲとするとき、Ｃ＾ＲＥＦ／Ｃ＾ＳＥＮＳＯＲを計測するために、図１Ｂに示す励起方法を用いた２フェーズ１次デルタ・シグマ変調器回路の概略図である。
【図６Ａ】正規化寄生静電容量が０のときの図２及び図５の回路について、伝達関数を示すグラフである。
【図６Ｂ】正規化寄生静電容量が０のときの図２及び図５の回路について、伝達関数の感度を示すグラフである。
【図７Ａ】正規化寄生静電容量が０．５のときの図２及び図５の回路について、伝達関数を示すグラフである。
【図７Ｂ】正規化寄生静電容量が０．５のときの図２及び図５の回路について、伝達関数の感度を示すグラフである。
【図８】静電容量比Ｃ＾ＲＥＦ／Ｃ＾ＳＥＮＳＯＲを計測するための、２フェーズ２次デルタ・シグマ変調器回路の概略図である。
【図９Ａ】正規化絶対圧の３つの異なる値のうちの第１の値における、図８の回路の第１ステージ積分器の出力の波形を示す図である。
【図９Ｂ】正規化絶対圧の３つの異なる値のうちの第２の値における、図８の回路の第１ステージ積分器の出力の波形を示す図である。
【図９Ｃ】正規化絶対圧の３つの異なる値のうちの第３の値における、図８の回路の第１ステージ積分器の出力の波形を示す図である。
【図１０Ａ】図８のデルタ・シグマ変調器における第１ステージ積分器の入力となる共通極板端子におけるスパイク波形を示す図である。
【図１０Ｂ】図８のデルタ・シグマ変調器における第１ステージ積分器の入力となる共通極板端子におけるスパイク波形を示す図である。
【図１０Ｃ】図８のデルタ・シグマ変調器における第１ステージ積分器の入力となる共通極板端子におけるスパイク波形を示す図である。
【図１１】２つの異なる値のＣ＾ＲＥＦの場合の、Ｃ＾ＲＥＦ／Ｃ＾ＳＥＮＳＯＲを計測するデルタ・シグマ変調器回路に関する伝達関数を示すグラフである。
【図１２】静電容量比Ｃ＾Ｃ／Ｃ＾ＳＡを計測するための、２フェーズ１次デルタ・シグマ変調器回路の概略図である。
【図１３】図１２の変調器回路と共に用いる、設定変更可能なレシオメトリックの励起電圧発生器の概略図である。
【図１４】静電容量比Ｃ＾Ｃ／Ｃ＾ＳＡを計測するためのデルタ・シグマ変調器回路の伝達関数と、静電容量比Ｃ＾ＲＥＦ／Ｃ＾ＳＥＮＳＯＲを計測するためのデルタ・シグマ変調器回路の伝達関数とを比較して示すグラフである。
【図１５】デルタ・シグマ変調器の量子化器の出力がｙ＝０のとき、及びｙ＝１のときの、図１２のデルタ・シグマ変調器の入力となる共通極板端子におけるそれぞれのスパイク電圧を示すグラフである。
【図１６】静電容量比Ｃ＾Ｃ／Ｃ＾ＳＡを計測するための、２フェーズ２次デルタ・シグマ変調器回路の概略図である。
【図１７Ａ】図１６のデルタ・シグマ変調器における第１ステージ積分器の波形を示す図である。
【図１７Ｂ】図１６のデルタ・シグマ変調器における第１ステージ積分器の波形を示す図である。
【図１７Ｃ】図１６のデルタ・シグマ変調器における第１ステージ積分器の波形を示す図である。
【図１８】図１６の回路に類似するものの、適応励起電圧制御部も備えた２フェーズ２次デルタ・シグマ変調器回路のブロック図である。
【図１９Ａ】異なる２組の励起電圧を用いたときの、ある圧力に対応した、図１８のデルタ・シグマ変調器回路における第１ステージ積分器の出力の波形を示す図である。
【図１９Ｂ】異なる２組の励起電圧を用いたときの、図１９Ａの場合の圧力とは異なる圧力に対応した、図１８のデルタ・シグマ変調器回路における第１ステージ積分器の出力の波形を示す図である。
【発明を実施するための形態】
【０００８】
［序説・センサ回路１０（図１Ａ）］
図１Ａ及び図１Ｂは、単一極板電極変位型の静電容量式センサに対して選択可能な、静電容量・デジタル（Ｃ／Ｄ）変換用の励起の仕組みの２つの例を示す図である。電極変位型の静電容量式センサは、センサを形成する２つの極板の間隙が、検出パラメータに応じて変化するものである。従って、センサの静電容量が、検出パラメータに応じて変化することになる。図１Ａは、静電容量式センサ１２と、静電容量・デジタル（Ｃ／Ｄ）変換用のデルタ・シグマ変調器１４とを備えたセンサ回路１０を示している。静電容量式センサ１２は、センサコンデンサＣＳと基準コンデンサＣＲとを備え、これらセンサコンデンサＣＳ及び基準コンデンサＣＲは共通極板を共有する。静電容量式センサ１２は、共通極板端子ＣＰ、センサ極板端子ＳＰ、及び基準極板端子ＲＰの３つの端子を有する。センサ極板端子ＳＰ及び基準極板端子ＲＰは、それぞれデルタ・シグマ変調器１４の入力に接続される。共通極板端子ＣＰは、センサコンデンサＣＳ及び基準コンデンサＣＲの双方を励起する単一の２フェーズ励起信号Ｖｅｘｃを受信する。デルタ・シグマ変調器１４は、パルス符号変調された出力信号ＰＣＭと、励起信号Ｖｅｘｃとを出力する。
【０００９】
センサ回路１０は、センサコンデンサＣＳの静電容量を求めることが可能なデジタル化信号（出力信号ＰＣＭ）を生成する。高分解能の圧力計測が必要とされる場合、デルタ・シグマ変調器１４が生成するデジタル化信号は、いくつかの特性が不十分であることが判明した。
【００１０】
第１に、デジタル化信号が、圧力に対して線形ではない。このため、信号補正が複雑化すると共に、印加される圧力によって分解能が左右されることになる。
【００１１】
第２に、デジタル化信号は、アナログ・デジタル（Ａ／Ｄ）変換器の作動領域の利用率が低下したものとなる。このことは、静電容量式センサ１２に入力される圧力に対し、デルタ・シグマ変調器１４の出力の感度が低いことによる分解能低下の一因となる。この感度は、静電容量式センサ１２に圧力が加わらない入力状態の付近で最も低下する。
【００１２】
第３に、励起信号の信号レベルが低い。これは、センサ回路１０に本来生じる熱雑音に比べ、励起されるセンサの信号が比較的小さくなることから、低分解能の一因となる。
【００１３】
２つの絶対圧の差圧検出などの静電容量式センサ１２の用途においては、高分解能信号による検出が要求される。このような用途の場合、センサ回路１０は最適ではない。
【００１４】
センサ回路１０については、図２、図３Ａ、図３Ｂ、図４Ａ、及び図４Ｂに基づき、後に詳述する。
【００１５】
［序説・センサ回路２０（図１Ｂ）］
図１Ｂは、単一極板電極変位型の静電容量式センサ２２と、Ｃ／Ｄ変換用のデルタ・シグマ変調器２４とを備えたセンサ回路２０を示している。静電容量式センサ２２は、静電容量式センサ１２に類似している。静電容量式センサ２２は、共通極板端子ＣＰがデルタ・シグマ変調器２４の入力に接続されたセンサコンデンサＣＳと基準コンデンサＣＲとを備える。センサ極板端子ＳＰはセンサ励起信号Ｖｅｘｃ＿ｓｅｎを受信し、基準極板端子ＲＰは基準励起信号Ｖｅｘｃ＿ｒｅｆを受信する。デルタ・シグマ変調器２４は、パルス符号変調された出力信号ＰＣＭのほか、センサ励起信号Ｖｅｘｃ＿ｓｅｎ及び基準励起信号Ｖｅｘｃ＿ｒｅｆを出力する。
【００１６】
センサ回路２０は、センサ回路１０よりも高い分解能を提供する。センサ回路２０は、センサ回路１０に関して上述したデジタル化信号の欠点に対応したものとなっている。
【００１７】
図１Ｂに示したセンサ回路２０の５つの具体的な実施形態を以下に説明する。図５、図６Ａ、図６Ｂ、図７Ａ、及び図７Ｂは、２フェーズ１次デルタ・シグマ変調器を用いたセンサ回路２０Ａについて示している。図８、図９Ａ〜図９Ｃ、図１０Ａ〜図１０Ｃ、及び図１１は、２フェーズ２次デルタ・シグマ変調器を用いたセンサ回路２０Ｂについて示している。図１２〜図１５は、設定変更可能なレシオメトリックの励起電圧発生器を備える２フェーズ１次デルタ・シグマ変調器を用いたセンサ回路２０Ｃについて示している。図１６、及び図１７Ａ〜図１７Ｃは、設定変更可能なレシオメトリックの励起電圧発生器を備える２フェーズ２次デルタ・シグマ変調器を用いたセンサ回路２０Ｄについて示している。図１８、図１９Ａ、及び図１９Ｂは、適応励起電圧制御部と設定変更可能なレシオメトリックの励起電圧発生器とを備える２フェーズ２次デルタ・シグマ変調器を用いたセンサ回路２０Ｅについて示している。
【００１８】
［静電容量式センサ１２及び静電容量式センサ２２］
静電容量式センサ１２及び静電容量式センサ２２は、例えば絶対圧（ＡＰ）の計測結果を得るために用いることが可能な、単一極板電極変位型の静電容量式センサである。これら静電容量式センサ１２及び静電容量式センサ２２は、センサコンデンサＣＳ（静電容量ＣＳＥＮＳＯＲを有する）と、基準コンデンサＣＲ（静電容量ＣＲＥＦを有する）とを備える。センサコンデンサＣＳ及び基準コンデンサＣＲは共通極板端子ＣＰを共有している。センサコンデンサＣＳの静電容量ＣＳＥＮＳＯＲは、下記式（１）でモデル化できる。
【００１９】
【数１】
0006676649.tif 000002
式中、ＣＳＡは有効静電容量、ＣＰは寄生静電容量、Ｐ＾Ａは［０，１］のダイナミックレンジを有した正規化絶対圧、αは正規化弾性定数である。
【００２０】
α＝０．６の場合の、静電容量式センサ１２及び静電容量式センサ２２の正規化静電容量パラメータの例として、静電容量Ｃ０に対して正規化した静電容量を、以下の表１に示しており、Ｃ０は正規化絶対圧Ｐ＾Ａ＝０のときのセンサコンデンサＣＳの有効静電容量であり、Ｃ１は正規化絶対圧Ｐ＾Ａ＝１のときのセンサコンデンサＣＳの有効静電容量である。
【００２１】
表１：α＝０．６の場合のセンサのパラメータの例
【表１】
0006676649.tif 000003
【００２２】
式（１）は、以下の式に書き換えることができる。
【数２】
0006676649.tif 000004
【００２３】
［センサ回路１０（図１Ａ、図２、図３Ａ、図３Ｂ、図４Ａ、図４Ｂ）］
図２は、実際のセンサ回路１０の基本構成を示している。センサ回路１０は、図１Ａに基づき説明したように、静電容量式センサ１２と、Ｃ／Ｄ変換用のデルタ・シグマ変調器１４とを備えている。デルタ・シグマ変調器１４は、積分器３０、量子化器３２、及び励起信号発生器３４を備える。積分器３０は第１ステージ積分器であり、演算増幅器（オペアンプ）３６、７つのスイッチ３８，４０，４２，４４，４６，４８，５０、オートゼロコンデンサＣＺ、及びフィードバックコンデンサＣＦ１を備える。量子化器３２は、コンパレータ５２及びラッチ５４を備える。励起信号発生器３４は、スイッチ５６及びスイッチ５８を備える。また、図２には、デルタ・シグマ変調器１４の２フェーズ作動を得るクロック信号φ１及びクロック信号φ２も示されている。デルタ・シグマ変調器１４は、３つの電圧レベルＶＰ、ＶＭＩＤ、及びＶＮを用いる。ＶＭＩＤは、ＶＤＤＡとＶＳＳＡとの中間の電圧である。
【００２４】
積分器３０において、２つのスイッチ３８，４４は、ラッチ５４の出力ｙが「１」、即ちハイのときに閉じ、２つのスイッチ４０，４２は、ラッチ５４の出力ｙ−が「１」、即ちハイのときに閉じる。２つのスイッチ４８，５０は、クロック信号φ１がハイのときに閉じ、スイッチ４６は、クロック信号φ２がハイのときに閉じる。量子化器３２のラッチ５４は、クロック信号φ１をクロック入力として受け取る。ラッチ５４は、クロック信号φ１の立ち上がりエッジでトリガされる。
【００２５】
励起信号発生器３４は、静電容量式センサ１２の共通極板端子ＣＰに電圧ＶＰと電圧ＶＮとを交互に印加することにより、励起信号Ｖｅｘｃを生成する。スイッチ５６は、ｙφ１及びｙ−φ２のいずれかがハイのときに閉じる（電圧ＶＰを共通極板端子ＣＰに供給する）。スイッチ５８は、ｙ−φ１及びｙφ２のいずれかがハイのときに閉じる（電圧ＶＮを共通極板端子ＣＰに供給する）。
【００２６】
このような構成において、センサコンデンサＣＳ及び基準コンデンサＣＲの共通極板端子ＣＰは、デルタ・シグマ変調器１４の励起信号発生器３４が生成する励起信号Ｖｅｘｃが供給されるように接続されている。センサコンデンサＣＳに接続される入力端子はＳＰとして、また基準コンデンサＣＲに接続される入力端子はＲＰとして示されている。積分器３０における充電平衡プロセスは、量子化器３２の出力ｙによって制御される。
【００２７】
出力ｙ＝０に伴う積分器作動回数をＮ０、出力ｙ＝１に伴う積分器作動回数をＮ１として、Ｎ＝Ｎ０＋Ｎ１とすると、充電平衡式は以下のように表すことができる。
【数３】
0006676649.tif 000005
【００２８】
式中、ΔＶＥＸは、下式（３）で表されるセンサ励起信号の大きさである。
【数４】
0006676649.tif 000006
【００２９】
電圧ＶＰ及び電圧ＶＮは、ＤＣ電圧である。充電平衡式（２）により、以下の式（４）に示すような計測関係が導かれ、式（４）中のηは、Ｃ／Ｄ変換用のデルタ・シグマ変調器１４の出力である。ηは、センサ回路１０の伝達関数（ＴＦ）を表しており、センサコンデンサＣＳ及び基準コンデンサＣＲの関数であって、静電容量式センサ１２の状態についてのおおよその推定値が得られる。ＰＣＭ信号については、η＝（Ｎ１−Ｎ０）／Ｎとすることができる。センサの静電容量についてのηの式は、いずれも概算となる。Ｎが大きければ、式（４）は良好な近似計算となる。
【００３０】
【数５】
0006676649.tif 000007
【００３１】
（１）伝達関数の線形性
式（４）に式（１）を代入することにより、下記式（５）のような伝達関数（ＴＦ）が導かれる。
【数６】
0006676649.tif 000008
これは、正規化絶対圧Ｐ＾Ａの非線形関数となっている。
【００３２】
（２）伝達関数のダイナミックレンジ
α＝０．６でＣ＾Ｐ＝０の場合、基準コンデンサＣＲの正規化静電容量Ｃ＾ＲＥＦを１．５８１とすることにより、伝達関数（ＴＦ）のダイナミックレンジが最大化されると共に中央化される。ダイナミックレンジは［−０．２２５２，０．２２５２］である。これに対応するＴＦのグラフは、図３Ａに細線で示されている。α＝０．６でＣ＾Ｐ＝０．５の場合は、基準コンデンサＣＲの正規化静電容量Ｃ＾ＲＥＦを２．１２１とすることにより、伝達関数のダイナミックレンジが最大化されると共に中央化される。ダイナミックレンジは［−０．１７１６，０．１７１６］である。これに対応するＴＦのグラフは、図３Ａに太線で示されている。正規化寄生静電容量Ｃ＾Ｐが０．５以上である場合、伝達関数のダイナミックレンジはかなり狭くなる。
【００３３】
（３）伝達関数の感度
伝達関数の感度は以下のように定められる。
【数７】
0006676649.tif 000009
【００３４】
図３Ｂは、α＝０．６の場合のセンサ回路１０に関する感度のグラフを示している。細線はＣ＾Ｐ＝０の場合を示す。感度の変動範囲は［０．２８６，０．７０８］となっている。太線はＣ＾Ｐ＝０．５の場合を示し、感度の変動範囲は［０．１９５，０．６０２］となっている。正規化寄生静電容量Ｃ＾Ｐが０．５以上である場合、伝達関数の感度はかなり低くなる。
【００３５】
（４）励起レベル
センサ回路１０において、励起の大きさは、０．５・ＶＤＤＡとなっている。センサ極板端子ＳＰ及び基準極板端子ＲＰにおけるスパイク電圧波形が図４Ａ及び図４Ｂに示されており、図中において、ＶＤＤＡはアナログ電源電圧、ＶＳＳＡはアナログ接地電圧であり、ＶＭＩＤ＝ＶＤＤＡ／２は基準電圧である。信号対雑音比（Ｓ／Ｎ比）を改善するため、センサの励起量を増大させるのが一般的である。しかしながら、センサ回路１０の場合、励起量増大の余地は限られている。これは、センサ極板端子ＳＰ及び基準極板端子ＲＰにおけるスパイク電圧が電源電圧の両枠（即ち、ＶＤＤＡ及びＶＳＳＡ）を超えてしまうと、そのスパイク電圧によってリーク作用を引き起こす可能性があり、その結果、計測精度が低下することになるからである。
【００３６】
［センサ回路２０Ａ（図５、図６Ａ、図６Ｂ、図７Ａ、及び図７Ｂ）］
図５は、本発明に係るセンサ回路の基本構成を示す。図５は、図１Ｂに示すセンサ回路２０の基本構成であるセンサ回路２０Ａが示されている。センサ回路２０Ａは、静電容量式センサ２２Ａと、Ｃ／Ｄ変換用の１次デルタ・シグマ変調器２４Ａとを備えている。
【００３７】
デルタ・シグマ変調器２４Ａは、積分器６０、量子化器６２、及び励起信号発生器６４を備える。積分器６０は第１ステージ積分器であり、オペアンプ６６、３つのスイッチ６８，７０，７２、オートゼロコンデンサＣＺ、及びフィードバックコンデンサＣＦ１を備える。量子化器６２は、コンパレータ７４及びラッチ７６を備える。励起信号発生器６４は、４つのスイッチ７８，８０，８２，８４を備える。また、図５には、クロック信号φ１及びクロック信号φ２も示されている。
【００３８】
積分器６０において、２つのスイッチ７０，７２は、クロック信号φ１がハイのときに閉じ、スイッチ６８は、クロック信号φ２がハイのときに閉じる。クロック信号φ１は、量子化器６２のラッチ７６のクロック入力となる。
【００３９】
励起信号発生器６４は、励起信号Ｖｅｘｃ＿ｓｅｎを静電容量式センサ２２Ａのセンサ極板端子ＳＰに供給し、励起信号Ｖｅｘｃ＿ｒｅｆを静電容量式センサ２２Ａの基準極板端子ＲＰに供給する。スイッチ７８は、出力ｙ−及びクロックφ２がいずれもハイのときに閉じる。スイッチ８０は、出力ｙ及びクロックφ１のいずれかがハイのときに閉じる。スイッチ８２は、クロックφ１がハイのときに閉じ、スイッチ８４は、クロックφ２がハイのときに閉じる。
【００４０】
このような回路構成において、静電容量式センサ２２ＡのセンサコンデンサＣＳ及び基準コンデンサＣＲは、コンデンサブリッジを形成する。このブリッジの共通極板端子ＣＰは、積分器６０の入力に接続されている。デルタ・シグマ変調器２４Ａは、２つの励起信号Ｖｅｘｃ＿ｓｅｎ，Ｖｅｘｃ＿ｒｅｆを生成する。励起信号Ｖｅｘｃ＿ｓｅｎは、センサコンデンサＣＳの励起に用いられ、励起信号Ｖｅｘｃ＿ｒｅｆは、基準コンデンサＣＲの励起に用いられる。
【００４１】
図５に記載したスイッチ制御ロジックに基づき、励起信号の大きさは、以下のように表すことができる。
【数８】
0006676649.tif 000010
【数９】
0006676649.tif 000011
【００４２】
上記式（７）及び（８）中、
【数１０】
0006676649.tif 000012
である。
【００４３】
この結果、センサのコンデンサブリッジから積分器の入力ノードへの最終的な電荷移動量は、下記式（１０）のとおりとなる。
【数１１】
0006676649.tif 000013
【００４４】
出力ｙ＝０に伴う積分器作動回数をＮ０とし、出力ｙ＝１に伴う積分器作動回数をＮ１とすると、充電平衡式は下記式（１１）のようになる。
【数１２】
0006676649.tif 000014
【００４５】
Ｎ＝Ｎ０＋Ｎ１であることから、上記式は以下のように簡略化できる。
【数１３】
0006676649.tif 000015
【００４６】
この式により、以下のような計測関係が導かれる。
【数１４】
0006676649.tif 000016
【００４７】
この関係は、ＣＲＥＦ／ＣＳＥＮＳＯＲの線形関数であることが判る。従って、本発明に係るセンサ回路２０Ａは、センサコンデンサＣＳに対する基準コンデンサＣＲの静電容量比を計測する上で好適である。
【００４８】
［センサ回路１０に対するセンサ回路２０Ａの比較］
α＝０．６、Ｃ＾Ｐ＝０とするケース１と、α＝０．６、Ｃ＾Ｐ＝０．５とするケース２との２つのケースについて、センサ回路２０Ａとセンサ回路１０との比較を行う。
【００４９】
〈ケース１：α＝０．６、Ｃ＾Ｐ＝０〉
（１）伝達関数の線形性
この場合、正規化静電容量の関係式（１’）は、以下のように考えることができる。
【数１５】
0006676649.tif 000017
【００５０】
計測関係式（１３）から、以下の伝達関数が導かれる。
【数１６】
0006676649.tif 000018
これは、正規化絶対圧Ｐ＾Ａの線形関数である。
【００５１】
（２）伝達関数のダイナミックレンジ
基準コンデンサＣＲの正規化静電容量を下記式（１６）のように選定することにより、中央化されたダイナミックレンジを有した本発明に係るセンサ回路の伝達関数は、下記式（１７）のとおりとなる。
【００５２】
【数１７】
0006676649.tif 000019
【数１８】
0006676649.tif 000020
【００５３】
図６Ａは、伝達関数（ＴＦ）のグラフを示している。センサ回路２０ＡのＴＦのダイナミックレンジは［−０．４２８６，０．４２８６］であり、センサ回路１０のＴＦのダイナミックレンジは［−０．２２５２，０．２２５２］である。ＴＦのダイナミックレンジの幅は１．９倍に増大している。
【００５４】
（３）伝達関数の感度
図６Ｂは、感度のグラフを示している。センサ回路２０Ａの場合、感度は０．８５７１で一定である。センサ回路１０の場合、感度の変動範囲は［０．２８５８，０．７０７９］である。正規化絶対圧０においてセンサ回路１０と比較すると、センサ回路２０Ａの感度は３倍に増大している。
【００５５】
（４）最大励起量
一般的に、接続部（具体的には共通極板端子ＣＰ）に生じるスパイク電圧は、接地電圧ＶＳＳＡ及び電源電圧ＶＤＤＡの枠外とならないようにするのが望ましい。過剰なスパイク電圧により、例えば式（１２）などの充電平衡式が成り立たなくなるような、電荷のリークが生じることになる。このため、励起電圧の大きさに対し、実体的な制限が生じることになる。
【００５６】
センサ回路２０Ａの場合、共通極板端子ＣＰにおける最大スパイク電圧は、ｙ＝０での作動中であると共に、正規化絶対圧Ｐ＾Ａが１．０に達したときに生じる。このときのＶＭＩＤに対するスパイク電圧は、（５／９）・ΔＶＥＸと概算される。これは、励起信号の大きさが０．９・ＶＤＤＡまで増大すると、ＶＭＩＤに対するスパイク電圧が０．５・ＶＤＤＡに及ぶことを意味する。従って、本発明に係るセンサ回路における励起電圧の最大値は、０．９・ＶＤＤＡに達してもよいことになる。センサ回路１０の場合（０．５・ＶＤＤＡ）に比べ、励起信号の大きさは１．８倍に増大する。
【００５７】
〈ケース２：α＝０．６、Ｃ＾Ｐ＝０．５〉
（１）伝達関数の線形性
この場合、センサの静電容量の関係式は、式（１）のようになると考えられる。計測関係式（１３）から、以下の伝達関数が導かれる。
【００５８】
【数１９】
0006676649.tif 000021
【００５９】
寄生静電容量が０ではないことから、伝達関数は、正規化絶対圧Ｐ＾Ａの線形関数とはならない。
【００６０】
基準コンデンサＣＲの正規化静電容量を下記式（１９）のように選定することにより、伝達関数のダイナミックレンジが中央化され、このときの伝達関数は下記式（２０）のように表すことができる。
【数２０】
0006676649.tif 000022
【数２１】
0006676649.tif 000023
【００６１】
図７Ａは、伝達関数（ＴＦ）のグラフを示している。センサ回路２０ＡのＴＦの線形性は、センサ回路１０の場合に比べて大幅に改善されている。
【００６２】
（２）伝達関数のダイナミックレンジ
図７Ａは、センサ回路２０ＡのＴＦが［−０．３３３３，０．３３３３］のダイナミックレンジを有することを示している。センサ回路１０のＴＦのダイナミックレンジ［−０．１７１６，０．１７１６］と比べると、ＴＦのダイナミックレンジの幅が１．９４倍に増大している。
【００６３】
（３）伝達関数の感度
図７Ｂは、感度のグラフを示している。センサ回路２０Ａの場合、感度は一定ではなくなっており、変動範囲は［０．５３４３，０．８３１３］となっている。センサ回路１０の感度の曲線では、変動範囲が［０．２８５８，０．７０７９］となっており、正規化絶対圧０において、センサ回路１０の場合に比べ、センサ回路２０Ａの感度は、１．８７倍に増大している。
【００６４】
（４）励起電圧レベル
センサ回路２０Ａの場合、共通極板端子ＣＰにおける最大スパイク電圧は、ｙ＝０での作動中であると共に、正規化絶対圧Ｐ＾Ａが１．０に達したときに生じる。このときのＶＭＩＤに対するスパイク電圧は、（１／２）・ΔＶＥＸと概算される。これは、励起信号の大きさが１．０・ＶＤＤＡまで増大すると、共通極板端子ＣＰにおけるスパイク電圧がＶＭＩＤに対し０．５・ＶＤＤＡに及ぶことを意味する。従って、本発明に係るセンサ回路における励起電圧の最大値は、１．０・ＶＤＤＡに達してもよいことになる。センサ回路１０の場合（０．５・ＶＤＤＡ）に比べ、励起信号の大きさは２．０倍に増大する。
【００６５】
［センサ回路２０Ｂ（図８、図９Ａ〜図９Ｃ、図１０Ａ〜図１０Ｃ、及び図１１）］
図８は、静電容量比ＣＲＥＦ／ＣＳＥＮＳＯＲを計測するための２次デルタ・シグマ変調器を特徴とするセンサ回路２０Ｂを示している。センサ回路２０Ｂは、センサ回路２０Ａと同じ伝達関数（ＴＦ）を有する。図６Ａ、図６Ｂ、図７Ａ、及び図７Ｂは、センサ回路２０Ａと同様に、センサ回路２０Ｂにも適用することができる。
【００６６】
センサ回路２０Ｂでは、図５に示すセンサ回路２０Ａを基にいくつかの改善がなされている。第１に、量子化雑音を抑制するため、第２ステージ積分器が追加されている。第２に、２つのオートゼロコンデンサＣＺ０，ＣＺ１が第１ステージ積分器におけるＣＤＳ回路（相関二重サンプリング回路）に組み込まれており、ＣＺ０は、ｙ＝０のときの積分に対するオートゼロコンデンサとして機能し、ＣＺ１は、ｙ＝１のときの積分に対するオートゼロコンデンサとして機能する。第１ステージ積分器のＣＤＳ回路は、増幅器オフセットや１／ｆ雑音を抑制するだけでなく、増幅器の有限ゲイン誤差に対し、より良好な補償を行う。
【００６７】
センサ回路２０Ｂは、静電容量式センサ２２Ｂと、Ｃ／Ｄ変換用のデルタ・シグマ変調器２４Ｂとを備える。静電容量式センサ２２Ｂは、図１Ｂに示す静電容量式センサ２２、及び図５に示す静電容量式センサ２２Ａに類似している。静電容量式センサ２２Ｂは、センサコンデンサＣＳ、基準コンデンサＣＲ、共通極板端子ＣＰ、センサ極板端子ＳＰ、及び基準極板端子ＲＰを備える。
【００６８】
デルタ・シグマ変調器２４Ｂは、第１ステージ積分器９０、第２ステージ積分器９２、量子化器９４、及び励起信号発生器９６を備える。第１ステージ積分器９０は、静電容量式センサ２２Ｂの共通極板端子ＣＰから入力を受け取る。第１ステージ積分器９０は、オペアンプ１００、６つのスイッチ１０２，１０４，１０６，１０８，１１０，１１１、オートゼロコンデンサＣＺ０、オートゼロコンデンサＣＺ１、及びフィードバックコンデンサＣＦ１を備える。
【００６９】
第２ステージ積分器９２の入力は、第１ステージ積分器９０のオペアンプ１００の出力に接続されている。第２ステージ積分器９２は、オペアンプ１１２、７つのスイッチ１１４，１１６，１１８，１２０，１２２，１２４，１２６、コンデンサＣＡ、コンデンサＣＢ、オートゼロコンデンサＣＺ２、及びフィードバックコンデンサＣＦ２を備える。
【００７０】
第２ステージ積分器９２の出力は、量子化器９４の入力に接続され、量子化器９４は、コンパレータ１２８及びラッチ１３０を備える。クロック信号φ１は、ラッチ１３０のクロック入力となる。ラッチ１３０の出力は、ｙ及びｙ−である。また、出力ｙは、デルタ・シグマ変調器２４Ｂのパルス符号変調された出力信号ＰＣＭとしても用いられる。
【００７１】
励起信号発生器９６は、図５に示す励起信号発生器６４に類似するものである。励起信号発生器９６は、電圧ＶＰと電圧ＶＮとを交互に、静電容量式センサ２２Ｂのセンサ極板端子ＳＰ及び基準極板端子ＲＰに印加する。励起信号発生器９６は、４つのスイッチ１３２，１３４，１３６，１３９を備える。
【００７２】
デルタ・シグマ変調器２４Ｂは、２つのクロック信号φ１，φ２を用い、２フェーズ作動を行う。図８にはクロック信号φ１及びクロック信号φ２の波形が示されていないが、図５に示す波形と同一である。
【００７３】
図８に示すセンサ回路に対し、トランジスタレベルでシミュレーションを行った。このシミュレーションでは、電源電圧ＶＤＤＡを２．４Ｖ、基準電圧ＶＭＩＤを１．２Ｖとした。励起用に供給する電圧は、ＶＰ＝２．４Ｖ、ＶＮ＝０Ｖに選定した。センサ装置パラメータは、Ｃ＾０＝Ｃ＾ＲＥＦ＝１、Ｃ＾Ｐ＝０．５、α＝０．６と想定した。ここでは、正規化絶対圧がＰ＾Ａ＝０、Ｐ＾Ａ＝５／９、及びＰ＾Ａ＝１．０の各場合のシミュレーション結果について説明する。センサコンデンサＣＳの正規化有効静電容量、正規化寄生静電容量、及び基準コンデンサＣＲの正規化静電容量は、表２に示すとおりである。予測される伝達関数（ＴＦ）の値は、式（２０）を用いて演算されるηである。
【００７４】
表２：シミュレーションにおける入力静電容量
【表２】
0006676649.tif 000024
【００７５】
第１ステージ積分器９０の出力における波形は、図９Ａ〜図９Ｃに示すとおりである。なお、図８に示す第１ステージ積分器９０及び第２ステージ積分器９２は、反転型となっている。これは、コンデンサブリッジ（静電容量式センサ２２Ｂ）から第１ステージ積分器９０の入力ノードへの正の（負の）電荷の移動によって、第１ステージ積分器９０の出力には、負の（正の）電圧ステップが生じることを意味する。
【００７６】
〈Ｐ＾Ａ＝０のケース〉
図９Ａに波形が示されており、４回のｙ＝０の積分器作動（下降ステップ）が、２回のｙ＝１の積分器作動（上昇ステップ）によって相殺されている。即ち、６回の積分処理からなる期間にわたる波形から、４回を正の方向、２回を負方向とするサイクルが繰り返され、Ｎ０＝２、Ｎ１＝４、Ｎ＝６であることになる。これにより、η＝（Ｎ０−Ｎ１）／Ｎ＝（２−４）／６＝−１／３となる。
【００７７】
〈Ｐ＾Ａ＝５／９のケース〉
図９Ｂに波形が示されており、２回のｙ＝０の積分器作動（下降ステップ）が、２回のｙ＝１の積分器作動（上昇ステップ）によって相殺されている。これにより、η＝０となる。
【００７８】
〈Ｐ＾Ａ＝１．０のケース〉
図９Ｃに波形が示されており、２回のｙ＝０の積分器作動（下降ステップ）が、４回のｙ＝１の積分器作動（上昇ステップ）によって相殺されている。これにより、η＝１／３となる。
【００７９】
［スパイク電圧波形の考察］
図１０Ａ〜図１０Ｃは、入力端子の共通極板端子ＣＰにおけるスパイク波形のシミュレーション結果を示している。ＶＭＩＤに対するスパイク電圧は表３に示されている。シミュレーションにおいて、励起電圧の大きさは、ΔＶｅｘｃ＿ｓｅｎ＝ΔＶｅｘｃ＿ｒｅｆ＝ＶＤＤＡと設定している。シミュレーション結果は、ｙ＝０の作動中に正規絶対圧Ｐ＾Ａが１．０に達すると、共通極板端子ＣＰに最大スパイク電圧が発生することを示している。この最大スパイク電圧は、ＶＤＤＡ／２＝１．２Ｖを下回る１．０５Ｖとなっている。シミュレーション結果は、本発明に係るセンサ回路が、励起電圧レベルをＶＤＤＡと同じレベルまで上昇可能であることを示している。
【００８０】
表３：共通極板端子ＣＰにおけるスパイク電圧のシミュレーション結果
【表３】
0006676649.tif 000025
【００８１】
図１Ｂ、図５、及び図８に示す新規な回路構成について説明する。これらの回路構成におけるデルタ・シグマ変調器２４Ａ及びデルタ・シグマ変調器２４Ｂは、センサコンデンサＣＳ及び基準コンデンサＣＲによって形成されるコンデンサブリッジの共通極板端子ＣＰに接続されている。励起信号の大きさは、ＶＤＤＡと同レベルまで引き上げることが可能であり、その結果、信号対雑音比が改善される。更に、センサ回路１０とは異なり、センサ回路２０Ａ及びセンサ回路２０Ｂにおけるデルタ・シグマ変調器２４Ａ及びデルタ・シグマ変調器２４Ｂは、センサコンデンサＣＳに対する基準コンデンサＣＲの静電容量比を計測するように構成されている。従って、センサ回路２０Ａ及びセンサ回路２０Ｂは、伝達関数の線形性が改善され、ダイナミックレンジが拡大し、計測感度が高められたものとなる。これらの特徴はいずれも、高分解能の計測を行う上で極めて重要である。
【００８２】
図５及び図８における、静電容量比ＣＲＥＦ／ＣＳＥＮＳＯＲを計測するためのデルタ・シグマ変調器２４Ａ及びデルタ・シグマ変調器２４Ｂについて説明する。これらのセンサ回路による計測関係式は以下のとおりである。
【数２２】
0006676649.tif 000026
【００８３】
式中、Ｃ＾ＲＥＦは基準コンデンサＣＲの正規化静電容量であり、Ｃ＾ＳＥＮＳＯＲはセンサコンデンサＣＳの正規化静電容量である。センサコンデンサＣＳの静電容量には、有効静電容量ＣＳＡ及び並列寄生静電容量ＣＰの２つの要素が含まれる。
【数２３】
0006676649.tif 000027
【００８４】
正規化した有効静電容量は、以下のようにモデル化することができる。
【数２４】
0006676649.tif 000028
式中、Ｐ＾Ａは、ダイナミックレンジを［０，１］とする正規化絶対圧であり、αは、正規化弾性定数である。
【００８５】
センサ回路２０Ａ及びセンサ回路２０Ｂは、伝達関数（ＴＦ）の線形性の改善、伝達関数（ＴＦ）のダイナミックレンジの拡大、計測感度の向上、及び励起電圧の上昇という点で利点を有している。これらの特徴はいずれも、高分解能の計測を行う上で極めて重要である。
【００８６】
絶対圧の計測用途としては、より一層の改善が望ましい。図５及び図８に示した回路の場合、基準コンデンサＣＲの静電容量ＣＲＥＦが、伝達関数を中央化させるような値に特定しうるものと仮定した。静電容量ＣＲＥＦの値をこのようにして特定することができない場合には、図１２及び図１６に示すような補強を適用して線形化と中央化とを達成することが可能である。
【００８７】
（１）寄生静電容量の補償
並列寄生静電容量が０でない場合には、伝達関数が、正規化絶対圧Ｐ＾Ａの非線形関数となる。式（２３）を計測関係式（２１）に代入することにより、伝達関数が以下のとおりとなり、このことが判る。
【００８８】
【数２５】
0006676649.tif 000029
【００８９】
式（２４）の伝達関数は、正規化寄生静電容量Ｃ＾Ｐが０である場合にのみ、正規化絶対圧Ｐ＾Ａの線形関数となることを示している。正規化寄生静電容量が大きくなるほど、伝達関数の線形性が失われる。この結果、計測感度が低下することになる。
【００９０】
（２）伝達関数（ＴＦ）のダイナミックレンジの中央化
センサ回路２０Ａ及びセンサ回路２０Ｂにおいて、ＴＦのダイナミックレンジの中央化は、基準コンデンサＣＲの静電容量が切換選択可能であるとの仮定の下でなされる。実際の用途では、基準コンデンサＣＲが静電容量式センサ装置内に組み込まれ、切換選択可能とはなっていない。この結果、ＴＦのダイナミックレンジを中央化することができない場合がある。
【００９１】
表４は、α＝０．６の場合のセンサ回路１０についての静電容量パラメータの一覧である。基準コンデンサＣＲの正規化静電容量Ｃ＾ＲＥＦは１．４２８６である。式（２４）にＣ＾ＲＥＦ＝１．４２８６を代入することにより、ＴＦのダイナミックレンジは中央化された状態ではなくなる。図１１に示すように、このＴＦの曲線は、中央化されたＴＦの曲線に比べて著しく下方に偏倚したものとなっている。中央化されたＴＦは、正規化静電容量Ｃ＾ＲＥＦに適切な値（この例ではＣ＾ＲＥＦ＝１．０１９８１）を選定することによって得られる。Ｃ＾ＲＥＦ＝１．０１９８１のときの中央化されたＴＦのダイナミックレンジが［−０．３２８１，０．３２８１］であるのに対し、Ｃ＾ＲＥＦ＝１．４２８６のときのＴＦのダイナミックレンジは［−０．８６０５，０．０５８８］となる。
【００９２】
中央化されないＴＦには、いくつか問題点がある、第１に、−１．０＜η＜−０．８、または１．０＞η＞０．８の場合、量子化雑音が著しく増大する。この結果、計測の分解能が低下することになる。第２に、ηの値が［−１，＋１］の範囲を超過する場合、センサ回路が不安定となって、圧力の正確な計測ができなくなる。
【００９３】
従って、センサ回路２０Ａ及びセンサ回路２０Ｂの更なる改善が求められる。より改善されたセンサ回路とするには、以下のような機能を有する必要がある。
（ａ）静電容量式センサのセンサコンデンサ静電容量に対する寄生静電容量の補償。
（ｂ）切換不可の組込式基準コンデンサに対応した伝達関数のダイナミックレンジの中央化。
【００９４】
以下では、図５及び図８のセンサ回路２０Ａ及びセンサ回路２０Ｂをベースとする３つのセンサ回路２０Ｃ，２０Ｄ，２０Ｅについて説明する。伝達関数の最適化に加え、Ｓ／Ｎ比（信号対雑音比）の更なる改善方法についても説明する。
【００９５】
表４：α＝０．６の場合のセンサ回路１０のパラメータの例
【表４】
0006676649.tif 000030
【００９６】
［改善した変調器回路に関する計測関係式］
改善した変調器回路の場合の計測関係式は以下のとおりとなる。
【数２６】
0006676649.tif 000031
【００９７】
計測関係式（２１）と比べると、第２項における分母のＣ＾ＳＥＮＳＯＲがＣ＾ＳＡに置き換わっている。この置き換えは、並列寄生静電容量の補償機能に伴って必要となるものである。更に、第２項における分子のＣＲＥＦがＣＣに置き換わっており、この置き換えは、ＴＦのダイナミックレンジの中央化に伴って必要となるものである。このとき、固有静電容量ＣＣは、以下の式（２６）のように定義される。
【００９８】
【数２７】
0006676649.tif 000032
【００９９】
中央化されたηのダイナミックレンジは以下のとおりとなる。
【数２８】
0006676649.tif 000033
ここで、Ｃ０はＰ＾Ａ＝０のときのセンサコンデンサＣＳの有効静電容量ＣＳＡであり、Ｃ１はＰ＾Ａ＝１のときのセンサコンデンサＣＳの有効静電容量ＣＳＡである。
【０１００】
ほかの正規化した静電容量パラメータと同じく、正規化固有静電容量Ｃ＾Ｃを以下のように規定する。
【数２９】
0006676649.tif 000034
【０１０１】
α＝０．６の静電容量式センサの場合には、正規化固有静電容量Ｃ＾Ｃの値が５／７となる。
【０１０２】
［基本回路の具現化・センサ回路２０Ｃ（図１２〜図１５）］
センサ回路２０Ｃは、静電容量式センサ２２Ｃと、Ｃ／Ｄ変換用のデルタ・シグマ変調器２４Ｃとを備えている。デルタ・シグマ変調器２４Ｃは、デルタ・シグマ変調器２４Ｃが、励起信号Ｖｅｘｃ＿ｓｅｎ及び励起信号Ｖｅｘｃ＿ｒｅｆを生成するために、設定変更可能なレシオメトリックの複数の励起電圧を用いる点を除き、図５に示すセンサ回路２０Ａに概ね類似するものである。
【０１０３】
デルタ・シグマ変調器２４Ｃは、積分器１５０、量子化器１５２、及び励起信号発生器１５４を備える。積分器１５０は、オペアンプ１５６、３つのスイッチ１５８，１６０，１６２、オートゼロコンデンサＣＺ、及びフィードバックコンデンサＣＦ１を備える。オペアンプ１５６の出力は、コンパレータ１６４及びラッチ１６６を備えた量子化器１５２の入力に供給される。
【０１０４】
励起信号発生器１５４は、４つの異なる電圧レベルを用いて、静電容量式センサ２２Ｃの励起を行う。これら４つの電圧レベルは、ＶＰ１、ＶＰ２、ＶＰ３、及びＶＳＳＡである。励起信号発生器１５４は、５つのスイッチ１６８，１７０，１７２，１７４，１７６を備える。スイッチ１６８は、ラッチ出力ｙ−及びクロック信号φ２がいずれもハイのときに、センサ極板端子ＳＰに電圧ＶＰ１を供給する。スイッチ１７０は、ラッチ出力ｙ及びクロック信号φ１のいずれかがハイのときに、センサ極板端子ＳＰに接地電圧ＶＳＳＡを供給する。従って、励起信号Ｖｅｘｃ＿ｓｅｎは、電圧ＶＰ１及び接地電圧ＶＳＳＡの２つの電圧レベルとなりうる。
【０１０５】
励起信号Ｖｅｘｃ＿ｒｅｆは３つの電圧レベルとなりうる。電圧ＶＰ２は、ラッチ出力ｙ−及びクロック信号φ１がいずれもハイのとき、スイッチ１７２により基準極板端子ＲＰに供給される。電圧ＶＰ３は、ラッチ出力ｙ及びクロック信号φ１がいずれもハイのとき、スイッチ１７４により基準極板端子ＲＰに供給される。接地電圧ＶＳＳＡは、クロック信号φ２がハイのとき、スイッチ１７６により基準極板端子ＲＰに供給される。
【０１０６】
［レシオメトリックの励起電圧供給源］
デルタ・シグマ変調器２４Ｃは、図１３に示すような設定変更可能なレシオメトリックの励起電圧発生器１８０も備えている。励起電圧発生器１８０は、励起信号発生器１５４に接続され、４つの電圧レベルＶＰ１，ＶＰ２，ＶＰ３，ＶＳＳＡを供給する。励起電圧発生器１８０は、ＶＤＤＰ及びＶＳＳＡの電圧供給ライン間に接続された分圧器１８２を備える。分圧器１８２は、電流源１８３、ポテンショメータ１８４、及びポテンショメータ１８６を備える。３つのオペアンプ１８８，１９０，１９２及び３つのコンデンサ１９４，１９６，１９８により、分圧器１８２から３つの電圧ＶＰ１，ＶＰ２，ＶＰ３を出力する。ＶＤＤＰは、ＶＰ１より高い供給電圧であり、必要に応じ、電源電圧ＶＤＤＡよりも高い電圧とすることも可能である。電流源１８３の導入は任意である。別の選択肢として、電源電圧ＶＤＤＡまたは別の供給電圧に分圧器を直接接続してもよいし、電流源１８３をもう１つ別の抵抗器と置き換えてもよい。
【０１０７】
計測関係式（２５）を実現する基本的な回路構成は図１２に示すとおりである。センサコンデンサ用の励起信号Ｖｅｘｃ＿ｓｅｎを生成するもととなる電圧と、基準コンデンサ用の励起信号Ｖｅｘｃ＿ｒｅｆを生成するもととなる電圧とは別個のものとなる。本実施形態では、電圧ＶＰ１が励起信号Ｖｅｘｃ＿ｓｅｎを生成するもととなり、電圧ＶＰ２及び電圧ＶＰ３が励起信号Ｖｅｘｃ＿ｒｅｆを生成するもととなる。電圧ＶＰ１が最も高く、電圧ＶＰ２が中間であって、電圧ＶＰ３が最も低い。
【０１０８】
図１３は、レシオメトリックの励起電圧発生器について簡略化して示す回路図である。図中、ＶＤＤＰは、一連の抵抗（分圧器１８２）への供給電圧である。３つの電圧レベルＶＰ１，ＶＰ２，ＶＰ３は、電流源１８３から注入される電流によって制御可能となっている。３つの電圧レベルＶＰ１，ＶＰ２，ＶＰ３のレシオメトリックの関係は、以下のように規定される。
【０１０９】
【数３０】
0006676649.tif 000035
【数３１】
0006676649.tif 000036
【０１１０】
表４に示す静電容量パラメータを有した静電容量式センサ２２Ｃ（α＝０．６）については、３つの電圧レベルＶＰ１，ＶＰ２，ＶＰ３のレシオメトリックの関係が、以下のとおりとなる。
【０１１１】
【数３２】
0006676649.tif 000037
【数３３】
0006676649.tif 000038
【０１１２】
なお、図１３の場合、ＶＰ１＞ＶＰ２＞ＶＰ３としているが、センサパラメータの値によっては、必ずしもこのとおりでなくてもよい。別のセンサ回路構成の場合、図１３の場合に用いた電圧の大小関係は、回路を実現する際の必要に応じて入れ替え可能である。
【０１１３】
［充電平衡式及び計測関係式］
図１２に示すようなスイッチ制御ロジックに基づき、センサコンデンサ用の励起信号の大きさは、以下のように表すことができる。
【数３４】
0006676649.tif 000039
【０１１４】
基準コンデンサ用の励起信号の大きさは、以下のように表すことができる。
【数３５】
0006676649.tif 000040
【０１１５】
ｙ＝０の場合、センサのコンデンサブリッジの共通極板端子から、積分器入力ノードへの最終的な電荷移動量は、下記式（３５）のとおりとなる。
【数３６】
0006676649.tif 000041
【０１１６】
ｙ＝１の場合、センサのコンデンサブリッジの共通極板端子から、積分器入力ノードへの最終的な電荷移動量は、下記式（３６）のとおりとなる。
【数３７】
0006676649.tif 000042
【０１１７】
出力ｙ＝０に伴う積分器作動回数をＮ０、出力ｙ＝１に伴う積分器作動回数をＮ１として、Ｎ＝Ｎ０＋Ｎ１を積分器作動の合計回数とすると、充電平衡式は下記式（３７）のように表すことができる。
【数３８】
0006676649.tif 000043
【０１１８】
式（３７）に対し、ＶＰ２／ＶＰ１及びＶＰ３／ＶＰ１のレシオメトリックの関係と、Ｃ＾ＳＥＮＳＯＲ＝Ｃ＾ＳＡ＋Ｃ＾Ｐとを代入することにより、充電平衡式は以下のように簡略化できる。
【数３９】
0006676649.tif 000044
【０１１９】
ここで、積分器の初期状態と積分器の最終状態との充電状態の違いを無視するという近似を適用する。このような近似は、Ｎが大きいときに有用である。
【０１２０】
上述した充電平衡式から、以下のような計測関係式が導かれる。
【数４０】
0006676649.tif 000045
【０１２１】
この計測関係式は、静電容量比ＣＣ／ＣＳＡの線形関数となっている。これは、改善した変調器回路に関して求めた計測関係式（２５）と、まさに同一である。
【０１２２】
［伝達関数の特性］
（１）伝達関数（ＴＦ）の線形性
センサコンデンサＣＳの有効静電容量を示す式（２３）を計測関係式（３９）に代入することにより、最適化した変調器回路の伝達関数は以下のようになる。
【数４１】
0006676649.tif 000046
【０１２３】
この式は、正規化絶対圧Ｐ＾Ａの線形関数となっている。正規化弾性定数αについての伝達関数は、以下のように表すことができる。
【数４２】
0006676649.tif 000047
【０１２４】
正規化弾性定数α＝０．６のセンサ装置の場合には、伝達関数（ＴＦ）の式が以下のようになる。
【数４３】
0006676649.tif 000048
【０１２５】
（２）伝達関数（ＴＦ）のダイナミックレンジ
正規化弾性定数についての、ＴＦの中央化されたダイナミックレンジは、以下のようになる。
【数４４】
0006676649.tif 000049
【０１２６】
正規化弾性定数α＝０．６のセンサ装置の場合には、ＴＦのダイナミックレンジが以下のようになる。
【数４５】
0006676649.tif 000050
【０１２７】
（３）伝達関数（ＴＦ）の感度
ＴＦの感度κは、正規化絶対圧Ｐ＾Ａに関する出力ηの一次導関数として定義される。式（４１）から以下の式（４５）が得られる。
【数４６】
0006676649.tif 000051
【０１２８】
正規化弾性定数α＝０．６のセンサ装置の場合には、ＴＦの感度が以下のようになる。
【数４７】
0006676649.tif 000052
【０１２９】
（４）伝達関数（ＴＦ）のグラフ
表１にパラメータを例示したセンサ装置のＴＦのグラフが図１４に示されており、図中の一方の線は静電容量比ＣＣ／ＣＳＡを計測する変調器回路についてのＴＦを示し、他方の線は静電容量比ＣＲＥＦ／ＣＳＥＮＳＯＲを計測する変調器回路についてのＴＦを示している。静電容量比ＣＣ／ＣＳＡの線は線形であって、中央化されたダイナミックレンジ［−０．４２８６，０．４２８６］を有する一方、静電容量比ＣＲＥＦ／ＣＳＥＮＳＯＲの線は非線形であって、中央化されていないダイナミックレンジ［−０．８６０５，０．０５８８］を有する。静電容量比ＣＣ／ＣＳＡを計測するための変調器（図１２の静電容量式変調器２４Ｃなど）は、ＴＦの線形性及びＴＦのダイナミックレンジの中央化において、著しく改善されていることを示している。
【０１３０】
［センサ励起電圧レベル］
最大励起電圧は、共通極板端子ＣＰにおけるスパイク電圧によって制限される。図１２に示す共通極板端子ＣＰのスパイク電圧が電源電圧の枠外となると、共通極板端子ＣＰにおけるリーク作用により、計測誤差を生じさせる可能性がある。スパイク電圧比は、以下のように演算することができる。
【０１３１】
【数４８】
0006676649.tif 000053
【０１３２】
ＶＳＰＩＫＥは、アナログ電源電圧ＶＤＤＡの半分の値を基準とする電圧スパイクの大きさであって、電源電圧の枠外となるスパイクを避けるためには、ＶＳＰＩＫＥがＶＤＤＡ／２未満でなければならない。表４に示すパラメータを有したセンサ回路の場合、正規化絶対圧と相関させた式（４７）のスパイク電圧比のグラフは、図１５のようになる。図中、一方の線はｙ＝０の場合を示し、他方の線はｙ＝１の場合を示す。最大スパイク電圧比は、ｙ＝０の作動での正規化絶対圧上限における０．４であることが判る。従って、励起信号のもととなる電圧ＶＰ１は、共通極板端子ＣＰにおけるリークの問題を生じることなく、アナログ電源電圧ＶＤＤＡと同じ電圧レベルまで上昇させることが可能である。例示したセンサ回路について、これに対応する励起信号用のレシオメトリックの各電圧は、以下のとおりとなる。
【０１３３】
【数４９】
0006676649.tif 000054
【０１３４】
［ＣＣ／ＣＳＡ計測用の２次デルタ・シグマ変調器回路・センサ回路２０Ｄ（図１６、図１７Ａ〜図１７Ｃ）］
図１６は、静電容量比ＣＣ／ＣＳＡの計測に使用可能な２次デルタ・シグマ変調器回路の概略図である。励起信号用の接地電圧ＶＳＳＡを電圧ＶＮと置き換え、電圧ＶＰ１，ＶＰ２，ＶＰ３を電圧ＶＰと置き換えれば、静電容量比ＣＲＥＦ／ＣＳＥＮＳＯＲの計測に使用することも可能である。図１６の変調器回路が静電容量比ＣＣ／ＣＳＡを計測するための作動モードにある場合、寄生静電容量の補償機能が作動すると共に、ＴＦのダイナミックレンジを中央化する機能も有効とされる。センサ回路２０ＤのＴＦは、図１２に示すセンサ回路２０ＣのＴＦと同一とされる。また、図１４及び図１５の特性も、センサ回路２０Ｄに適用可能である。
【０１３５】
図１６は、静電容量式センサ２２Ｄと、Ｃ／Ｄ変換用のデルタ・シグマ変調器２４Ｄとを備えたセンサ回路２０Ｄを示している。デルタ・シグマ変調器２４Ｄは、図１２及び図１３に示すようにデルタ・シグマ変調器２４Ｃにおけるレシオメトリックの励起電圧生成の特徴を適用する点を除き、図８に示すデルタ・シグマ変調器２４Ｂに類似する。即ち、デルタ・シグマ変調器２４Ｄは、第１ステージ積分器９０、第２ステージ積分器９２、及び量子化器９４を、デルタ・シグマ変調器２４Ｃの励起信号発生器１５４と共に備える。図８及び図１２に示すものと同様の構成要素には、同様の符号を用いている。
【０１３６】
［ＶＰ１＝ＶＤＤＡの場合の変調器シミュレーション］
図１６に概略を示す変調器回路について、シミュレーションを行った。このシミュレーションは、トランジスタレベルで実行された。アナログ電源電圧ＶＤＤＡは２．４Ｖである。レシオメトリックの電圧は、ＶＰ１＝２．４Ｖ、ＶＰ２＝２．１Ｖ、ＶＰ３＝１．２Ｖとなっている。正規化絶対圧を、Ｐ＾Ａ＝０、Ｐ＾Ａ＝０．５、及びＰ＾Ａ＝１．０とした場合の、それぞれのシミュレーションにおける静電容量パラメータは、表５に示すとおりであり、表中の「予測η」の欄に示す値は、ＴＦの式（４２）から得た。
【０１３７】
第１ステージ積分器９０の波形は、図１７Ａ〜図１７Ｃに示すとおりであって、以下のようにして図示されている。
【０１３８】
図１７Ａは、Ｐ＾Ａ＝０の場合の波形であって、５回のｙ＝０の積分器作動（下降ステップ）が、２回のｙ＝１の積分器作動（上昇ステップ）によって相殺されている。これにより、η＝−３／７であることになり、予測と合致する。
【０１３９】
図１７Ｂは、Ｐ＾Ａ＝０．５の場合の波形であって、２回のｙ＝０の積分器作動（下降ステップ）が、２回のｙ＝１の積分器作動（上昇ステップ）によって相殺されている。これにより、η＝０であることになり、予測と合致する。
【０１４０】
図１７Ｃは、Ｐ＾Ａ＝１．０の場合の波形であって、２回のｙ＝０の積分器作動（下降ステップ）が、５回のｙ＝１の積分器作動（上昇ステップ）によって相殺されている。これにより、η＝３／７であることになり、予測と合致する。
【０１４１】
表５：シミュレーションにおける静電容量パラメータ
【表５】
0006676649.tif 000055
【０１４２】
［適応励起電圧制御を伴う変調器・センサ回路２０Ｅ（図１８、図１９Ａ、図１９Ｂ）］
図１５に示すグラフから、正規化絶対圧Ｐ＾Ａが０のときのスパイク電圧比が、ｙ＝０の場合には０．０９６に過ぎず、ｙ＝１の場合には０．２４１に過ぎないことも判る。従って、正規化絶対圧Ｐ＾Ａの計測結果が０に近い場合、励起信号のもととなる電圧ＶＰ１を２・ＶＤＤＡのレベルまで上昇させることが可能となる。スパイク電圧ＶＳＰＩＫＥは、ＶＤＤＡ／２未満のままとなるので、リークの問題が生じることはない。このようにすることで、正規化絶対圧Ｐ＾Ａが０のときのＳ／Ｎ比（信号対雑音比）が著しく改善されることになる。これが、適応励起電圧制御の基本的概念となる。
【０１４３】
静電容量比ＣＣ／ＣＳＡ計測用の変調器回路の場合、適応励起電圧制御は、励起信号のもととなる電圧ＶＰ１の制御によって行われる。表５に示す静電容量パラメータを有したセンサ装置の例では、適応励起電圧制御の演算は、以下のように表すことができる。
【数５０】
0006676649.tif 000056
【０１４４】
式中、〈Ｐ＾Ａ〉は計測正規化絶対圧を表す。計測正規化絶対圧〈Ｐ＾Ａ〉が１．０に近付いていくと、電圧ＶＰ１はＶＤＤＡに近付いていく。計測正規化絶対圧〈Ｐ＾Ａ〉が０に近付いていくと、電圧ＶＰ１は２・ＶＤＤＡに近付いていく。電圧ＶＰ１が変化すると同時に、電圧ＶＰ２及び電圧ＶＰ３も電圧ＶＰ１に追従し、レシオメトリックの関係（式（２９）及び式（３０））が維持される。上述の適応励起電圧制御を実行することにより、低圧領域におけるＳ／Ｎ比が増大し、対応する計測結果の分解能が改善する。
【０１４５】
図１８は、センサ回路２０Ｅをブロック図で示している。センサ回路２０Ｅは、静電容量式センサ２２Ｅと、Ｃ／Ｄ変換用のデルタ・シグマ変調器２４Ｅとを備える。
【０１４６】
デルタ・シグマ変調器２４Ｅは、図１６に示すデルタ・シグマ変調器２４Ｄに類似し、第１ステージ積分器９０、第２ステージ積分器９２、量子化器９４、励起信号発生器１５４、及び励起電圧発生器１８０（図１３に示す）を備える。更に、デルタ・シグマ変調器２４Ｅは、量子化器９４の出力信号ＰＣＭに関連付けて電圧ＶＰ１を変化させる適応励起電圧制御部２００を備える。これに代え、適応励起電圧制御部は、自動ゲイン制御を用いて電圧ＶＰ１を変化させるようにしてもよい。電圧ＶＰ１は、分圧器１８２を流れる電流を変化させることにより変更することができる。励起電圧発生器１８０は、電圧ＶＰ１に対する固定比率で電圧ＶＰ２及び電圧ＶＰ３を生成するので、電圧ＶＰ１が変化すると、電圧ＶＰ２及び電圧ＶＰ３も変化する。
【０１４７】
適応励起電圧制御を伴うセンサ回路２０Ｅについてもシミュレーションを行った。アナログ電源電圧は、ＶＤＤＡ＝２．４Ｖに設定した。励起信号のもととなる３つの電圧ＶＰ１，ＶＰ２，ＶＰ３は、式（４９）の適応励起電圧制御の演算、並びに式（３１）及び式（３２）のレシオメトリックの関係に従って設定される。対応するパラメータは、３つの正規化絶対圧である、Ｐ＾Ａ＝０、Ｐ＾Ａ＝０．５、及びＰ＾Ａ＝１．０について、表６に示されている。
【０１４８】
正規化絶対圧がＰ＾Ａ＝０の場合の、センサ回路２０Ｅにおける第１ステージ積分器９０の波形は、図１９Ａに示すとおりである。破線は、適応制御により、励起信号のもととなる電圧を、それぞれＶＰ１＝４．８Ｖ、ＶＰ２＝４．２Ｖ、ＶＰ３＝２．４Ｖとした場合の波形である。また、実線は、図１７Ａに示した波形と同一である。２つの波形のパターンは同一のままである一方、破線の波形の方が信号の大きさが２倍に増大している。従って、信号対雑音比は２倍に改善されている。
【０１４９】
正規化絶対圧がＰ＾Ａ＝０．５の場合の、センサ回路２０Ｅにおける第１ステージ積分器９０の波形は、図１９Ｂに示すとおりである。破線は、適応制御により、励起信号のもととなる電圧を、それぞれＶＰ１＝３．６Ｖ、ＶＰ２＝３．１５Ｖ、ＶＰ３＝１．８Ｖとした場合の波形である。また、実線は、図１７Ｂに示した波形と同一である。２つの波形のパターンは同一のままである一方、破線の波形の方が信号の大きさが１．５倍に増大している。従って、信号対雑音比は１．５倍に改善されている。
【０１５０】
正規化絶対圧がＰ＾Ａ＝１．０の場合は、励起信号のもととなる電圧が、センサ回路２０Ｄの場合と同一であり、波形は図１７Ｃに示すものと同一となる。
【０１５１】
表６：シミュレーションにおけるＶＤＤＡ及び励起電圧（ＶＰ１，ＶＰ２，ＶＰ３）
【表６】
0006676649.tif 000057
【０１５２】
３つのデルタ・シグマ変調器２４Ｃ，２４Ｄ，２４Ｅは、静電容量比ＣＣ／ＣＳＡの計測に用いられる。また、これらは、静電容量比ＣＲＥＦ／ＣＳＥＮＳＯＲの計測にも用いることができる。静電容量比ＣＣ／ＣＳＡを計測するモードで変調器回路を用いる場合には、寄生静電容量の補償機能が作動すると共に、ＴＦのダイナミックレンジの中央化機能が有効となる。ここで説明している３つのデルタ・シグマ変調器２４Ｃ，２４Ｄ，２４Ｅは、並列寄生静電容量の補償、伝達関数の線形化、伝達関数のダイナミックレンジの中央化、及び変調器作動の最適化を特徴とするものである。また、これらの回路は、励起電圧レベルの上昇と、低絶対圧での分解能の更なる改善のための適応制御された励起電圧レベルとを特徴としている。
【０１５３】
具体的な実施形態に基づき本発明を説明したが、本発明の範囲から逸脱することなく、様々な変更が可能であると共に、均等物で本発明の各構成要素を置き換えることが可能であることが当業者に理解されよう。例えば、圧力計測に関連して各実施形態を具体的に説明したが、センサ回路は、それ以外の、加速度、流量、湿度、近接状態、角度、回転、及び生体検知など、広範な検出用途に適用可能である。更に、本発明の本質的な範囲から逸脱することなく、特定の状況やものを本発明の教示に適合させるための様々な変形が可能である。従って、本発明は、開示した特定の実施形態に限定されるものではなく、添付の特許請求の範囲内に包含される全ての態様を含むものである。
【図１Ａ】
0006676649.tif 000059
【図１Ｂ】
0006676649.tif 000060
【図２】
0006676649.tif 000061
【図３Ａ】
0006676649.tif 000062
【図３Ｂ】
0006676649.tif 000063
【図４Ａ】
0006676649.tif 000064
【図４Ｂ】
0006676649.tif 000065
【図５】
0006676649.tif 000066
【図６Ａ】
0006676649.tif 000067
【図６Ｂ】
0006676649.tif 000068
【図７Ａ】
0006676649.tif 000069
【図７Ｂ】
0006676649.tif 000070
【図８】
0006676649.tif 000071
【図９Ａ】
0006676649.tif 000072
【図９Ｂ】
0006676649.tif 000073
【図９Ｃ】
0006676649.tif 000074
【図１０Ａ】
0006676649.tif 000075
【図１０Ｂ】
0006676649.tif 000076
【図１０Ｃ】
0006676649.tif 000077
【図１１】
0006676649.tif 000078
【図１２】
0006676649.tif 000079
【図１３】
0006676649.tif 000080
【図１４】
0006676649.tif 000081
【図１５】
0006676649.tif 000082
【図１６】
0006676649.tif 000083
【図１７Ａ】
0006676649.tif 000084
【図１７Ｂ】
0006676649.tif 000085
【図１７Ｃ】
0006676649.tif 000086
【図１８】
0006676649.tif 000087
【図１９Ａ】
0006676649.tif 000088
【図１９Ｂ】
0006676649.tif 000089