(57)【特許請求の範囲】
【請求項１】
複数の基材層が積層され、表面および裏面を有する多層基板と、
前記多層基板の内部に形成され、前記基材層の積層方向に延びた第１層間接続導体および第２層間接続導体と、を有する積層型電子部品であって、
前記第１層間接続導体と前記第２層間接続導体とが、ツイスト構造に配置され、
前記多層基板に、更に、前記基材層の積層方向に巻回軸を有するコイルパターンによって構成されたコイルが内蔵され、
前記多層基板の前記表面に、入力端子と出力端子とグランド端子を有するスイッチングＩＣが搭載され、
前記入力端子が、入力側電源ラインに接続され、
前記出力端子が、出力側電源ラインに接続され、
前記グランド端子が、グランドに接続されたスイッチングＩＣ用グランドラインに接続され、
前記入力側電源ラインおよび前記出力側電源ラインの少なくとも一方に、前記コイルパターンが挿入され、チョークコイルとして利用されている、積層型電子部品。
【請求項２】
前記多層基板の前記表面に、第１表面電極および第２表面電極が形成され、
前記多層基板の前記裏面に、第１裏面電極および第２裏面電極が形成され、
前記第１表面電極と前記第１裏面電極とが、前記第１層間接続導体によって接続され、
前記第２表面電極と前記第２裏面電極とが、前記第２層間接続導体によって接続された、請求項１に記載された積層型電子部品。
【請求項３】
前記第１層間接続導体および前記第２層間接続導体の少なくとも一方が、スパイラル状またはミアンダ状である、請求項１または２に記載された積層型電子部品。
【請求項４】
前記入力側電源ラインとグランドの間に入力側グランドラインが設けられ、および／または、前記出力側電源ラインとグランドの間に出力側グランドラインが設けられ、
前記第１層間接続導体が前記入力側電源ライン、前記第２層間接続導体が前記入力側グランドラインであり、および／または、前記第１層間接続導体が前記出力側電源ライン、前記第２層間接続導体が前記出力側グランドラインである、請求項１ないし３のいずれか1項に記載された積層型電子部品。
【請求項５】
前記スイッチングＩＣ用グランドラインと前記入力側グランドラインとが共通化されて入力側共通グランドラインが構成され、または、前記スイッチングＩＣ用グランドラインと前記出力側グランドラインとが共通化されて出力側共通グランドラインが構成され、
前記第１層間接続導体が前記入力側電源ライン、前記第２層間接続導体が前記入力側共通グランドラインであり、または、前記第１層間接続導体が前記出力側電源ライン、前記第２層間接続導体が前記出力側共通グランドラインである、請求項４に記載された積層型電子部品。
【請求項６】
前記スイッチングＩＣ用グランドラインと前記入力側グランドラインと前記出力側グランドラインとが共通化されて共通グランドラインが構成され、
前記第１層間接続導体が前記入力側電源ライン、前記第２層間接続導体が前記共通グランドラインであり、または、前記第１層間接続導体が前記出力側電源ライン、前記第２層間接続導体が前記共通グランドラインである、請求項４に記載された積層型電子部品。
【請求項７】
前記第１層間接続導体と前記第２層間接続導体とが、前記コイルパターンの内側に配置されている、請求項１ないし６のいずれか１項に記載された積層型電子部品。
【請求項８】
前記多層基板を構成する前記基材層の少なくとも一部のものが磁性体からなる、請求項１ないし７のいずれか１項に記載された積層型電子部品。
【請求項９】
前記積層型電子部品がＤＣ-ＤＣコンバータモジュールである、請求項１ないし８のいずれか１項に記載された積層型電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は積層型電子部品に関し、更に詳しくは、多層基板に形成された層間接続導体が持つ不要なインダクタンス成分が抑制された積層型電子部品に関する。
【背景技術】
【０００２】
多層基板を使用した積層型電子部品が、種々の用途に広く活用されている。
【０００３】
たとえば、特許文献１（特許第４３２５７４７号公報）には、複数の基材層が積層され多層基板上に、スイッチングＩＣとキャパシタとが搭載された積層型電子部品が開示されている（特許文献１の図５参照）。
【０００４】
図９に、特許文献１に開示された積層型電子部品（ＤＣ-ＤＣコンバータモジュール）１１００を示す。
【０００５】
積層型電子部品１１００は、磁性体からなる複数の基材層が積層された多層基板（磁性体基板）１０１を備える。
【０００６】
多層基板１０１の内部には、スパイラル状（ヘリカル状）のコイルパターンからなるコイル（平滑コイル）１０２が形成されている。また、多層基板１０１の内部には、基材層の積層方向に延びる、３つの層間接続導体（ビア）１０３ａ、１０３ｂ、１０３ｃが形成されている。
【０００７】
多層基板１０１の表面（上面）には、スイッチングＩＣ（スイッチング素子）を含む制御回路１０４が搭載されている。また、多層基板１０１の表面には、コンデンサ（入力コンデンサ）１０５ａ、コンデンサ（出力コンデンサ）１０５ｂが搭載されている。
【０００８】
積層型電子部品１１００においては、磁性体からなる多層基板１０１の内部に形成された層間接続導体１０３ａ〜１０３ｃを、コイル（インダクタ）として積極的に活用している。
【０００９】
積層型電子部品１１００は、スイッチングＩＣを含む制御回路１０４、キャパシタ１０５ａ、１０５ｂ、コイル１０２、コイルとして機能する層間接続導体１０３ａ〜１０３ｃを所定の関係に接続し、ＤＣ-ＤＣコンバータモジュールを構成している。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２０１４-７６１１７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
積層型電子部品１１００においては、層間接続導体１０３ａ〜１０３ｃの周囲が、それぞれ、多層基板１０１を構成する磁性体によって完全に覆われている。そのため、層間接続導体１０３ａ〜１０３ｃは、それぞれ、磁束が閉磁となり、大きなインダクタンス成分を持つ。
【００１２】
積層型電子部品１１００においては、層間接続導体１０３ａ〜１０３ｃを、コイルとして積極的に活用している。
【００１３】
しかしながら、積層型電子部品の回路構成によっては、層間接続導体が大きなインダクタンス成分を持つと、層間接続導体が発生させる磁束がスイッチングＩＣ内部や周辺の信号ラインを横切る等して、スイッチングＩＣに誤作動を発生させてしまう虞があった。たとえば、積層型電子部品１１００と異なる回路構成のＤＣ-ＤＣコンバータモジュールにおいては、大電流が流れる電源ラインを構成する層間接続導体が大きなインダクタンス成分を持つと、スイッチングＩＣに誤作動を発生させてしまう虞があった。
【００１４】
そこで、層間接続導体の持つインダクタンス成分を抑制する必要があるが、その１つの方法として、層間接続導体を、磁性体からなる多層基板の側面に露出させる方法がある。
【００１５】
同じく、特許文献１（特許第４３２５７４７号公報）には、層間接続導体を、磁性体からなる多層基板の側面に露出させ、層間接続導体の持つインダクタンス成分を抑制した積層型電子部品が開示されている（特許文献１の図８参照）。
【００１６】
図１０に、特許文献１に開示された、層間接続導体の持つインダクタンス成分を抑制した積層型電子部品（ＤＣ-ＤＣコンバータモジュール）１２００を示す。
【００１７】
積層型電子部品１２００は、上述した積層型電子部品１１００が備えていた３つの層間接続導体１０３ａ〜１０３ｃのうちの、１つの層間接続導体１０３ｃを、磁性体からなる多層基板１０１の側面から露出された層間接続導体１１３ｃに置換え、層間接続導体１１３ｃの持つインダクタンス成分を抑制している。すなわち、層間接続導体１１３ｃは磁性体からなる多層基板１０１によって完全には覆われておらず、層間接続導体１１３ｃの磁束は開磁となっており、層間接続導体１１３ｃのインダクタンス成分は抑制されている。
【００１８】
しかしながら、積層型電子部品１２００には、層間接続導体１１３ｃが多層基板１０１の側面から露出していることにより、強度が低下してしまう、耐湿性が低下してしまう等の問題があった。たとえば、層間接続導体１１３ｃ部分を起点として多層基板１０１にクラックが発生してしまう虞があった。また、層間接続導体１１３ｃと多層基板１０１の隙間や、その近傍に発生したクラックから水分が内部に侵入し、マイグレーション等が発生してしまう虞があった。
【課題を解決するための手段】
【００１９】
本発明は、上述した従来の問題を解決するためになされたものであり、その手段として本発明の積層型電子部品は、複数の基材層が積層され、表面および裏面を有する多層基板と、多層基板の内部に形成され、基材層の積層方向に延びた第１層間接続導体および第２層間接続導体と、を有し、第１層間接続導体と第２層間接続導体とが、ツイスト構造に配置され、多層基板に、更に、基材層の積層方向に巻回軸を有するコイルパターンによって構成されたコイルが内蔵され、多層基板の表面に、入力端子と出力端子とグランド端子を有するスイッチングＩＣが搭載され、入力端子が、入力側電源ラインに接続され、出力端子が、出力側電源ラインに接続され、グランド端子が、グランドに接続されたスイッチングＩＣ用グランドラインに接続され、入力側電源ラインおよび出力側電源ラインの少なくとも一方に、コイルパターンが挿入され、チョークコイルとして利用されたものとした。なお、ツイスト構造は、撚り合せ構造と表現することもできる。
【００２０】
多層基板の表面に、第１表面電極および第２表面電極が形成され、多層基板の裏面に、第１裏面電極および第２裏面電極が形成され、第１表面電極と第１裏面電極とが、第１層間接続導体によって接続され、第２表面電極と第２裏面電極とが、第２層間接続導体によって接続されたものとすることが好ましい。この場合には、第１表面電極と第１裏面電極を接続する第１層間接続導体の磁束と、第２表面電極と第２裏面電極を接続する第２層間接続導体の磁束とが相互に打消し合うため、第１層間接続導体および第２層間接続導体のインダクタンス成分が、いずれも抑制される。
【００２１】
第１層間接続導体および第２層間接続導体の少なくとも一方を、スパイラル状またはミアンダ状とすることが好ましい。この場合には、容易に、第１層間接続導体と第２層間接続導体をツイスト構造に配置することができる。
【００２４】
入力側電源ラインとグランドの間に入力側グランドラインが設けられ、および／または、出力側電源ラインとグランドの間に出力側グランドラインが設けられ、第１層間接続導体を入力側電源ライン、第２層間接続導体を入力側グランドラインとし、および／または、第１層間接続導体を出力側電源ライン、第２層間接続導体を出力側グランドラインとすることができる。この場合には、入力側電源ラインと入力側グランドラインのインダクタンス成分を抑制し、および／または、出力側電源ラインと出力側グランドラインのインダクタンス成分を抑制することができる。
【００２５】
上記の場合において、スイッチングＩＣ用グランドラインと入力側グランドラインを共通化して入力側共通グランドラインを構成し、または、スイッチングＩＣ用グランドラインと出力側グランドラインを共通化して出力側共通グランドラインを構成し、第１層間接続導体を入力側電源ライン、第２層間接続導体を入力側共通グランドラインとし、または、第１層間接続導体を出力側電源ライン、第２層間接続導体を出力側共通グランドラインとすることができる。この場合には、入力側電源ラインと入力側共通グランドラインのインダクタンス成分を抑制し、または、出力側電源ラインと出力側共通グランドラインのインダクタンス成分を抑制することができる。
【００２６】
あるいは、スイッチングＩＣ用グランドラインと入力側グランドラインと出力側グランドラインを共通化して共通グランドラインを構成し、第１層間接続導体を入力側電源ライン、第２層間接続導体を共通グランドラインとし、または、第１層間接続導体を出力側電源ライン、第２層間接続導体を共通グランドラインとすることができる。この場合には、入力側電源ラインと共通グランドラインのインダクタンス成分を抑制し、または、出力側電源ラインと共通グランドラインのインダクタンス成分を抑制することができる。
【００２７】
第１層間接続導体と第２層間接続導体を、コイルパターンの内側に配置したものとすることができる。この場合には、コイルパターンを、多層基板の平面方向の面積を最大限利用して大きくすることができ、コイルパターンにより形成されるインダクタンス値を大きくすることができる。
【００２８】
また、多層基板を構成する基材層の少なくとも一部のものを、磁性体で構成することができる。この場合には、多層基板の磁性体の部分にコイルパターンを内蔵させた場合、コイルパターンにより形成されるインダクタンス値を大きくすることができる。
【００２９】
積層型電子部品により、たとえば、ＤＣ-ＤＣコンバータモジュールを構成することができる。
【発明の効果】
【００３０】
本発明の積層型電子部品は、第１層間接続導体と第２層間接続導体とがツイスト構造に配置されているため、第１層間接続導体および第２層層間接続導体が持つ不要なインダクタンス成分が抑制されている。
【図面の簡単な説明】
【００３１】
【図１】図１（Ａ）は、第１実施形態にかかるＤＣ-ＤＣコンバータモジュール１００の平面図である。図１（Ｂ）は、ＤＣ-ＤＣコンバータモジュール１００の断面図であり、図１（Ａ）のＸ-Ｘ部分を示している。
【図２】ＤＣ-ＤＣコンバータモジュール１００の要部分解斜視図である。
【図３】ＤＣ-ＤＣコンバータモジュール１００の等価回路図である。
【図４】図４（Ａ）は、第２実施形態にかかるＤＣ-ＤＣコンバータモジュール２００の等価回路図である。図４（Ｂ）は、第３実施形態にかかるＤＣ-ＤＣコンバータモジュール３００の等価回路図である。
【図５】図５（Ａ）は、第４実施形態にかかるＤＣ-ＤＣコンバータモジュール４００の等価回路図である。図５（Ｂ）は、第５実施形態にかかるＤＣ-ＤＣコンバータモジュール５００の等価回路図である。
【図６】第６実施形態にかかるＤＣ-ＤＣコンバータモジュール６００の等価回路図である。
【図７】第７実施形態にかかるＤＣ-ＤＣコンバータモジュール７００の要部分解斜視図である。
【図８】第８実施形態にかかるＤＣ-ＤＣコンバータモジュール８００の断面図である。
【図９】特許文献１に開示された積層型電子部品１１００の分解斜視図である。
【図１０】特許文献１に開示された積層型電子部品１２００の分解斜視図である。
【発明を実施するための形態】
【００３２】
以下、図面とともに、本発明を実施するための形態について説明する。
【００３３】
なお、各実施形態は、本発明の実施の形態を例示的に示したものであり、本発明が実施形態の内容に限定されることはない。また、異なる実施形態に記載された内容を組合せて実施することも可能であり、その場合の実施内容も本発明に含まれる。また、図面は、実施形態の理解を助けるためのものであり、必ずしも厳密に描画されていない場合がある。たとえば、描画された構成要素ないし構成要素間の寸法の比率が、明細書に記載されたそれらの寸法の比率と一致していない場合がある。また、明細書に記載されている構成要素が、図面において省略されている場合や、個数を省略して描画されている場合などがある。
【００３４】
［第１実施形態］
図１（Ａ）、（Ｂ）、図２、図３に、第１実施形態にかかるＤＣ-ＤＣコンバータモジュール（積層型電子部品）１００を示す。ただし、図１（Ａ）は、ＤＣ-ＤＣコンバータモジュール１００の平面図である。図１（Ｂ）は、ＤＣ-ＤＣコンバータモジュール１００の断面図であり、図１（Ａ）の一点鎖線Ｘ-Ｘ部分を示している。図２は、ＤＣ-ＤＣコンバータモジュール１００の要部分解斜視図である。図３は、ＤＣ-ＤＣコンバータモジュール１００の等価回路図である。
【００３５】
ＤＣ‐ＤＣコンバータモジュール１００は、降圧型のＤＣ‐ＤＣコンバータモジュールである。
【００３６】
ＤＣ‐ＤＣコンバータモジュール１００は、多層基板１を備える。多層基板１は、下から順に、第１非磁性体部１Ａと、磁性体部１Ｂと、第２非磁性体部１Ｃが積層された構造からなる。
【００３７】
第１非磁性体部１Ａは、低透磁率または非磁性のセラミックスからなる複数の基材層１ａが積層されて形成されている。第２非磁性体部１Ｃも、低透磁率または非磁性のセラミックスからなる複数の基材層１ｃが積層されて形成されている。
【００３８】
磁性体部１Ｂは、基材層１ａ、１ｃよりも透磁率が大きい磁性セラミックスからなる複数の基材層１ｂが積層されて形成されている。
【００３９】
多層基板１の表面（上面）には、表面電極５ａ、５ｂ、５ｃ、５ｄ、５ｅ、５ｆ、５ｇが形成されている。
【００４０】
多層基板１の裏面（下面）には、裏面電極６ａ、６ｂ、６ｃ、６ｄ、６ｅが形成されている。
【００４１】
また、多層基板１の内部には、所定の内部配線が形成されている。
【００４２】
ＤＣ‐ＤＣコンバータモジュール１００は、多層基板１の内部に、内部配線の一部として、第１層間接続導体３と第２層間接続導体４が形成されている。第１層間接続導体３と第２層間接続導体４は、それぞれ、基材層１ａ〜１ｃの積層方向に延びるように形成されている。本実施形態においては、第１層間接続導体３は、表面電極５ａおよび５ｄと裏面電極６ａを接続している。また、第２層間接続導体４は、表面電極５ｅと裏面電極６ｃを接続している。
【００４３】
図２に示すように、本実施形態においては、第１層間接続導体３は、線路電極３ａとビア電極３ｂとが交互に接続されてミアンダ状に形成されている。また、第２層間接続導体４も、線路電極４ａとビア電極４ｂとが交互に接続されてミアンダ状に形成されている。そして、ミアンダ状の第１層間接続導体３と、ミアンダ状の第２層間接続導体４が、ツイスト構造に配置されている。
【００４４】
この結果、第１層間接続導体３と第２層間接続導体４に逆方向に電流が流れた場合、たとえば、第１層間接続導体３に多層基板１の裏面側から表面側に電流が流れ、第２層間接続導体４に多層基板１の表面側から裏面側に電流が流れた場合、第１層間接続導体３の磁束と第２層間接続導体４の磁束が相互に打消し合い、第１層間接続導体３のインダクタンス成分と第２層間接続導体４のインダクタンス成分がいずれも抑制される。
【００４５】
本実施形態においては、後述するように、第１層間接続導体３が入力側電源ライン１０を構成し、第２層間接続導体４が入力側グランドライン１２を構成している。
【００４６】
多層基板１（磁性体部１Ｂ）の内部には、内部配線の他に、コイル２が内蔵されている。コイル２は、複数のコイルパターンが、ビア電極（図示せず）によってスパイラル状に接続されたものからなる。コイル２のコイルパターンは、基材層１ａ〜１ｃの積層方向に巻回軸を有している。なお、本実施形態においては、コイル２は、チョークコイルとしての機能を果たしている。
【００４７】
ＤＣ‐ＤＣコンバータモジュール１００は、多層基板１の表面に、スイッチングＩＣ７が搭載されている。スイッチングＩＣ７は、入力端子７ａと出力端子７ｂとグランド端子７ｃを有している。そして、入力端子７ａが表面電極５ａに、出力端子７ｂが表面電極５ｂに、グランド端子７ｃが表面電極５ｃに、それぞれ、バンプや、リフローはんだ等により接合されている。
【００４８】
また、多層基板１の表面には、第１コンデンサ８と第２コンデンサ９が搭載されている。第１コンデンサ８、第２コンデンサ９は、それぞれ、１対の外部端子を有している。そして、第１コンデンサ８の外部端子が表面電極５ｄ、５ｅに、第２コンデンサ９の外部端子が表面電極５ｆ、５ｇに、それぞれ、リフローはんだ等により接合されている。
【００４９】
ＤＣ‐ＤＣコンバータモジュール１００は、図３に示す等価回路を構成している。
【００５０】
ＤＣ‐ＤＣコンバータモジュール１００は、裏面電極６ａと裏面電極６ｂの間に、入力側電源ライン１０、スイッチングＩＣ７、コイル（チョークコイル）２を含む出力側電源ライン１１が、順に接続された構成からなる。より詳細には、裏面電極６ａが入力側電源ライン１０に接続され、入力側電源ライン１０が表面電極５ａに接続され、表面電極５ａがスイッチングＩＣ７の入力端子７ａに接続され、スイッチングＩＣ７の出力端子７ｂが途中にコイル２が挿入された出力側電源ライン１１に接続され、出力側電源ライン１１が裏面電極６ｂに接続されている。
【００５１】
また、入力側電源ライン１０は、途中で分岐され、第１コンデンサ８を介して、入力側グランドライン１２によってグランドに接続されている。より詳細には、入力側電源ライン１０が、途中で分岐されて表面電極５ｄに接続され、表面電極５ｄが第１コンデンサ８の一方の外部電極に接続され、第１コンデンサ８の他方の外部電極が表面電極５ｅに接続され、表面電極５ｅが入力側グランドライン１２に接続され、入力側グランドライン１２が接地電極である裏面電極６ｃに接続されている。
【００５２】
また、スイッチングＩＣ７のグランド端子７ｃが、スイッチングＩＣ用グランドライン１３によってグランドに接続されている。より詳細には、スイッチングＩＣ７のグランド端子７ｃが表面電極５ｃに接続され、表面電極５ｃがスイッチングＩＣ用グランドライン１３に接続され、スイッチングＩＣ用グランドライン１３が接地電極である裏面電極６ｄに接続されている。
【００５３】
出力側電源ライン１１は、コイル２よりも裏面電極６ｂ側で分岐され、第２コンデンサ９を介して、出力側グランドライン１４によってグランドに接続されている。より詳細には、出力側電源ライン１１が、途中で分岐されて表面電極５ｆに接続され、表面電極５ｆが第２コンデンサ９の一方の外部電極に接続され、第２コンデンサ９の他方の外部電極が表面電極５ｇに接続され、表面電極５ｇが出力側グランドライン１４に接続され、出力側グランドライン１４が接地電極である裏面電極６ｅに接続されている。
【００５４】
以上の構成からなる、第１実施形態にかかるＤＣ‐ＤＣコンバータモジュール１００は、広く実施されている一般的な多層基板の製造方法に従って多層基板１を作製し、作製された多層基板１に、スイッチングＩＣ７、第１コンデンサ８、第２コンデンサ９を実装することにより製造することができる。
【００５５】
上述したとおり、第１実施形態にかかるＤＣ‐ＤＣコンバータモジュール１００では、第１層間接続導体３が入力側電源ライン１０を構成し、第２層間接続導体４が入力側グランドライン１２を構成している。入力側電源ライン１０と入力側グランドライン１２には、いずれも大きな電流が流れるが、第１層間接続導体３と第２層間接続導体４がそれぞれミアンダ状に形成され、相互にツイスト構造に配置されているため、第１層間接続導体３の磁束と第２層間接続導体４の磁束とが相互に打消し合い、第１層間接続導体３のインダクタンス成分と第２層間接続導体４のインダクタンス成分はいずれも小さく抑制されている。この結果、ＤＣ‐ＤＣコンバータモジュール１００は、第１層間接続導体３および第２層間接続導体４のインダクタンス成分に起因したスイッチングＩＣ７の誤作動が抑制されている。なお、図３の等価回路図においては、第１層間接続導体３と第２層間接続導体４とのツイスト構造の配置を符号Ｔで表している（以下に説明する等価回路図において同じ）。
【００５６】
以上、第１実施形態にかかるＤＣ‐ＤＣコンバータモジュール１００について説明した。なお、ＤＣ‐ＤＣコンバータモジュール１００においては、スイッチングＩＣ７に、更に制御端子が設けられ、その制御端子が、多層基板１に形成された表面電極、内部配線、裏面電極を介して外部に接続される場合がある。
【００５７】
［第２実施形態］
図４（Ａ）に、第２実施形態にかかるＤＣ-ＤＣコンバータモジュール（積層型電子部品）２００を示す。ただし、図４（Ａ）は、ＤＣ-ＤＣコンバータモジュール２００の等価回路図である。
【００５８】
第２実施形態のＤＣ-ＤＣコンバータモジュール２００は、第１実施形態のＤＣ-ＤＣコンバータモジュール１００に変更を加えた。
【００５９】
ＤＣ-ＤＣコンバータモジュール１００では、図３に示すように、入力側電源ライン１０を第１層間接続導体３によって構成し、入力側グランドライン１２を第２層間接続導体４によって構成していた。
【００６０】
ＤＣ-ＤＣコンバータモジュール２００は、これに代えて、出力側電源ライン１１を第１層間接続導体２３によって構成し、出力側グランドライン１４を第２層間接続導体２４によって構成した。ＤＣ-ＤＣコンバータモジュール２００の他の構成は、ＤＣ-ＤＣコンバータモジュール１００と同じにした。
【００６１】
ＤＣ-ＤＣコンバータモジュール２００は、第１層間接続導体２３（出力側電源ライン１１）と第２層間接続導体２４（出力側グランドライン１４）のインダクタンス成分がいずれも小さく抑制されており、第１層間接続導体２３および第２層間接続導体２４のインダクタンス成分に起因したスイッチングＩＣ７の誤作動が抑制されている。
【００６２】
［第３実施形態］
図４（Ｂ）に、第３実施形態にかかるＤＣ-ＤＣコンバータモジュール（積層型電子部品）３００を示す。ただし、図４（Ｂ）は、ＤＣ-ＤＣコンバータモジュール３００の等価回路図である。
【００６３】
第３実施形態のＤＣ-ＤＣコンバータモジュール３００は、第１実施形態のＤＣ-ＤＣコンバータモジュール１００と、第２実施形態のＤＣ-ＤＣコンバータモジュール２００を組み合わせた。
【００６４】
すなわち、ＤＣ-ＤＣコンバータモジュール３００では、入力側電源ライン１０を第１層間接続導体３によって構成し、入力側グランドライン１２を第２層間接続導体４によって構成するとともに、出力側電源ライン１１を第１層間接続導体２３によって構成し、出力側グランドライン１４を第２層間接続導体２４によって構成した。ＤＣ-ＤＣコンバータモジュール３００の他の構成は、ＤＣ-ＤＣコンバータモジュール１００と同じにした。
【００６５】
ＤＣ-ＤＣコンバータモジュール２００は、第１層間接続導体３（入力側電源ライン１０）、第１層間接続導体２３（出力側電源ライン１１）、第２層間接続導体４（入力側グランドライン１２）、第２層間接続導体２４（出力側グランドライン１４）のインダクタンス成分がいずれも小さく抑制されており、これらのインダクタンス成分に起因したスイッチングＩＣ７の誤作動が抑制されている。
［第４実施形態］
【００６６】
図５（Ａ）に、第４実施形態にかかるＤＣ-ＤＣコンバータモジュール（積層型電子部品）４００を示す。ただし、図５（Ａ）は、ＤＣ-ＤＣコンバータモジュール４００の等価回路図である。
【００６７】
第４実施形態のＤＣ-ＤＣコンバータモジュール４００は、第１実施形態のＤＣ-ＤＣコンバータモジュール１００に変更を加えた。
【００６８】
ＤＣ-ＤＣコンバータモジュール１００では、図３に示すように、入力側グランドライン１２を第２層間接続導体４によって構成していた。
【００６９】
ＤＣ-ＤＣコンバータモジュール４００は、これに代えて、まず、入力側グランドライン１２とスイッチングＩＣ用グランドライン１３を共通化させて、入力側共通グランドライン２２を構成した。そして、入力側共通グランドライン２２を第２層間接続導体３４によって構成し、第１層間接続導体３と第２層間接続導体３４をツイスト構造に配置した。ＤＣ-ＤＣコンバータモジュール４００の他の構成は、ＤＣ-ＤＣコンバータモジュール１００と同じにした。
【００７０】
ＤＣ-ＤＣコンバータモジュール４００は、第１層間接続導体３（入力側電源ライン１０）と第２層間接続導体３４（入力側共通グランドライン２２）のインダクタンス成分がいずれも小さく抑制されており、第１層間接続導体３および第２層間接続導体３４のインダクタンス成分に起因したスイッチングＩＣ７の誤作動が抑制されている。
【００７１】
［第５実施形態］
図５（Ｂ）に、第５実施形態にかかるＤＣ-ＤＣコンバータモジュール（積層型電子部品）５００を示す。ただし、図５（Ｂ）は、ＤＣ-ＤＣコンバータモジュール５００の等価回路図である。
【００７２】
第５実施形態のＤＣ-ＤＣコンバータモジュール５００は、第１実施形態のＤＣ-ＤＣコンバータモジュール１００に変更を加えた。
【００７３】
ＤＣ-ＤＣコンバータモジュール１００では、図３に示すように、入力側グランドライン１２を第２層間接続導体４によって構成していた。
【００７４】
ＤＣ-ＤＣコンバータモジュール５００は、これに代えて、まず、入力側グランドライン１２とスイッチングＩＣ用グランドライン１３と出力側グランドライン１４を共通化させて、共通グランドライン３２を構成した。そして、共通グランドライン３２を第２層間接続導体４４によって構成し、第１層間接続導体３と第２層間接続導体４４をツイスト構造に配置した。ＤＣ-ＤＣコンバータモジュール５００の他の構成は、ＤＣ-ＤＣコンバータモジュール１００と同じにした。
【００７５】
ＤＣ-ＤＣコンバータモジュール５００は、第１層間接続導体３（入力側電源ライン１０）と第２層間接続導体４４（共通グランドライン３２）のインダクタンス成分がいずれも小さく抑制されており、第１層間接続導体３および第２層間接続導体４４のインダクタンス成分に起因したスイッチングＩＣ７の誤作動が抑制されている。
【００７６】
［第６実施形態］
図６に、第６実施形態にかかるＤＣ-ＤＣコンバータモジュール（積層型電子部品）６００を示す。ただし、図６は、ＤＣ-ＤＣコンバータモジュール６００の等価回路図である。
【００７７】
第６実施形態のＤＣ-ＤＣコンバータモジュール６００は、第１実施形態のＤＣ-ＤＣコンバータモジュール１００に変更を加えた。
【００７８】
ＤＣ-ＤＣコンバータモジュール１００は、降圧型のＤＣ-ＤＣコンバータモジュールであり、図３に示すように、出力側電源ライン１１にコイル（チョークコイル）２が挿入されていた。
【００７９】
ＤＣ-ＤＣコンバータモジュール６００は、これに代えて、昇圧型のＤＣ-ＤＣコンバータモジュールとし、入力側電源ライン１０にコイル（チョークコイル）５２を挿入した。ＤＣ-ＤＣコンバータモジュール６００の他の構成は、ＤＣ-ＤＣコンバータモジュール１００と同じにした。
【００８０】
ＤＣ-ＤＣコンバータモジュール６００においても、第１層間接続導体３（入力側電源ライン１０）と第２層間接続導体４（入力側グランドライン１２）のインダクタンス成分がいずれも小さく抑制されており、第１層間接続導体３および第２層間接続導体４のインダクタンス成分に起因したスイッチングＩＣ７の誤作動が抑制されている。
【００８１】
［第７実施形態］
図７に、第７実施形態にかかるＤＣ-ＤＣコンバータモジュール（積層型電子部品）７００を示す。ただし、図７は、ＤＣ-ＤＣコンバータモジュール７００の要部分解斜視図である。
【００８２】
第７実施形態のＤＣ-ＤＣコンバータモジュール７００は、第１実施形態のＤＣ-ＤＣコンバータモジュール１００に変更を加えた。
【００８３】
ＤＣ-ＤＣコンバータモジュール１００では、図２に示すように、第１層間接続導体３を、線路電極３ａとビア電極３ｂとを交互に接続してミアンダ状に形成していた。また、第２層間接続導体４を、線路電極４ａとビア電極４ｂとが交互に接続してミアンダ状に形成していた。
【００８４】
ＤＣ-ＤＣコンバータモジュール７００は、これに代えて、第１層間接続導体５３を、線路電極５３ａとビア電極５３ｂとを交互に接続してスパイラル状に形成した。また、第２層間接続導体５４を、線路電極５４ａとビア電極５４ｂとを交互に接続してスパイラル状に形成した。そして、スパイラル状の第１層間接続導体５３と、スパイラル状の第２層間接続導体５４を、ツイスト構造に配置した。ＤＣ-ＤＣコンバータモジュール７００の他の構成は、ＤＣ-ＤＣコンバータモジュール１００と同じにした。
【００８５】
ＤＣ-ＤＣコンバータモジュール７００は、第１層間接続導体５３（入力側電源ライン１０）と第２層間接続導体５４（入力側グランドライン１２）のインダクタンス成分がいずれも小さく抑制されており、第１層間接続導体５３および第２層間接続導体５４のインダクタンス成分に起因したスイッチングＩＣ７の誤作動が抑制されている。
【００８６】
［第８実施形態］
図８に、第８実施形態にかかるＤＣ-ＤＣコンバータモジュール（積層型電子部品）８００を示す。ただし、図８は、ＤＣ-ＤＣコンバータモジュール８００の断面図である。
【００８７】
第８実施形態のＤＣ-ＤＣコンバータモジュール８００は、第１実施形態のＤＣ-ＤＣコンバータモジュール１００に変更を加えた。
【００８８】
ＤＣ-ＤＣコンバータモジュール１００では、図１（Ｂ）に示すように、第１層間接続導体３と第２層間接続導体４が、コイル２の外側に配置されていた。
【００８９】
ＤＣ-ＤＣコンバータモジュール８００は、これに代えて、第１層間接続導体６３と第２層間接続導体６４を、コイル２の内側に配置した。ＤＣ-ＤＣコンバータモジュール８００の他の構成は、ＤＣ-ＤＣコンバータモジュール１００と同じにした。
【００９０】
ＤＣ-ＤＣコンバータモジュール８００は、第１層間接続導体６３と第２層間接続導体６４をコイル２の内側に配置したため、コイル２のコイルパターンを、多層基板１の平面方向の面積を最大限利用して大きくすることができる。そのため、ＤＣ-ＤＣコンバータモジュール８００は、コイル２のインダクタンス値を大きくすることが可能になっている。
【００９１】
また、ＤＣ-ＤＣコンバータモジュール８００は、第１層間接続導体６３（入力側電源ライン１０）と第２層間接続導体６４（入力側グランドライン１２）のインダクタンス成分がいずれも小さく抑制されており、第１層間接続導体５３および第２層間接続導体５４のインダクタンス成分に起因したスイッチングＩＣ７の誤作動が抑制されている。
【００９２】
以上、第１実施形態〜第８実施形態にかかるＤＣ-ＤＣコンバータモジュール（積層型電子部品）１００〜８００について説明した。しかしながら、本発明が上述した内容に限定されることはなく、発明の趣旨に沿って種々の変更をなすことができる。
【００９３】
たとえば、第１実施形態〜第８実施形態では、多層基板１上に第１コンデンサ８と第２コンデンサ９を搭載しているが、これに代えて、これらのコンデンサを、多層基板１の内部に形成されたコンデンサ電極によって構成するようにしても良い。
【００９４】
また、第１実施形態〜第８実施形態では、積層型電子部品としてＤＣ-ＤＣコンバータモジュールを例にとって説明したが、本発明の積層型電子部品がＤＣ-ＤＣコンバータモジュールには限定されることはなく、他の種類の積層型電子部品であっても良い。たとえば、本発明の積層型電子部品は、表面に電子部品を実装し、所望の電子回路を構成するための多層基板であっても良い。
【符号の説明】
【００９５】
１・・・多層基板
１Ａ・・・第１非磁性体部
１ａ・・・基材層（低透磁率または非磁性のセラミックスからなる）
１Ｂ・・・磁性体部
１ｂ・・・基材層（磁性のセラミックスからなる）
１Ｃ・・・第２非磁性体部
１ｃ・・・基材層（低透磁率または非磁性のセラミックスからなる）
２、５２・・・コイル（チョークコイル）
３、２３、５３・・・第１層間接続導体
３ａ、５３ａ・・・線路電極
３ｂ、５３ｂ・・・ビア電極
４、２４、３４、４４、５４・・・第２層間接続導体
４ａ、５４ａ・・・線路電極
４ｂ、５４ｂ・・・ビア電極
５ａ、５ｂ、５ｃ、５ｄ、５ｅ、５ｆ、５ｇ・・・表面電極
６ａ、６ｂ、６ｃ、６ｄ、６ｅ・・・裏面電極
７・・・スイッチングＩＣ
８・・・第１コンデンサ
９・・・第２コンデンサ
１０・・・入力側電源ライン
１１・・・出力側電源ライン
１２・・・入力側グランドライン
１３・・・スイッチングＩＣ用グランドライン
１４・・・出力側グランドライン
２２・・・入力側共通グランドライン
３２・・・共通グランド電極
【図１】
0006658234.tif 000002
【図２】
0006658234.tif 000003
【図３】
0006658234.tif 000004
【図４】
0006658234.tif 000005
【図５】
0006658234.tif 000006
【図６】
0006658234.tif 000007
【図７】
0006658234.tif 000008
【図８】
0006658234.tif 000009
【図９】
0006658234.tif 000010
【図１０】
0006658234.tif 000011