(57)【特許請求の範囲】
【請求項１】
走査線と、
前記走査線と交差する第１のデータ線及び第２のデータ線と、
前記走査線を選択する走査線駆動回路と、
前記走査線が選択された期間に、前記第１のデータ線又は前記第２のデータ線にデータ信号を供給するデータ線駆動回路と、
前記第１のデータ線を選択するためのゲート信号が入力されるゲート電極を含み、一端が前記第１のデータ線に接続され、他端が前記データ線駆動回路に接続される第１のトランジスターと、
前記第２のデータ線を選択するためのゲート信号が入力されるゲート電極を含み、一端が前記第２のデータ線に接続され、他端が前記データ線駆動回路に接続される第２のトランジスターと
を備え、
前記第１のトランジスター及び前記第２のトランジスターが形成された基板に垂直な方向から見て、前記第２のトランジスターのチャネルにおいて、前記第２のトランジスターのゲート電極と前記第１のデータ線とが重なりを持つ
ことを特徴とする電気光学装置。
【請求項２】
前記第１のトランジスターが、複数の第１の分割トランジスターによって構成され、
前記第２のトランジスターが、複数の第２の分割トランジスターによって構成されている
ことを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記第１の分割トランジスターのゲート電極と前記第２のデータ線とが重なる部分と、前記第２の分割トランジスターのゲート電極と前記第１のデータ線とが重なる部分とが、前記第１のデータ線及び前記第２のデータ線が延びた方向において交互に配置されている
ことを特徴とする請求項２に記載の電気光学装置。
【請求項４】
前記第１のデータ線及び前記第２のデータ線と前記走査線との交差に対応して配置される画素を備え、
前記第１のデータ線、及び前記第２のデータ線の少なくとも一方は、それぞれが接続されている分割トランジスターのうち、前記画素から最も遠い分割トランジスターと接続される位置から、更に前記画素から離れる方向に延びている
ことを特徴とする請求項３に記載の電気光学装置。
【請求項５】
前記第１のデータ線の前記延びた方向に沿う中心線は、前記第２のトランジスターのゲート電極のチャネル長方向における中心線よりも、前記第２のトランジスターの前記一端の方向にずれている
ことを特徴とする請求項３又は請求項４に記載の電気光学装置。
【請求項６】
前記第１のデータ線を選択する場合、前記第１のトランジスターをオン状態として、前記第２のトランジスターをオフ状態とし、前記第２のデータ線を選択する場合、前記第１のトランジスターをオフ状態として、前記第２のトランジスターをオン状態とするデータ線選択回路を備え、
前記データ線駆動回路は、前記第１のトランジスターの前記他端、及び前記第２のトランジスターの前記他端に共通に接続される信号線を介して、前記データ信号を供給する
ことを特徴とする請求項１から請求項５のいずれか１項に記載の電気光学装置。
【請求項７】
請求項１から請求項６のいずれか１項に記載の電気光学装置を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置及び電子機器に関し、特に、電気光学装置におけるプッシュダウン電圧を低減させるための技術に関する。
【背景技術】
【０００２】
特許文献１には、複数本のデータ線に供給すべきデータ信号をＸドライバが時分割で供給するとともに、当該複数本のデータ線を１本ずつ時分割で選択して供給するデマルチプレクサを備えたハイブリッド駆動を行う電気光学装置について記載されている。特許文献２には、ゲート電極と重なる領域に位置し、固定電位を取り得る金属層が設けられたトランジスターが開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−２４０８３０号公報
【特許文献２】特開平１１−５２４２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
液晶装置等の電気光学装置では、表示パネルの高速駆動を実現するため、データ信号を供給するデータ線を選択するための薄膜トランジスター（ＴＦＴ；Thin Film Transistor）が肥大化する傾向にある。一方で、電気光学装置では狭ピッチ化が進んでおり、当該ＴＦＴの寄生容量が増大する傾向にある。これらの理由から、配置上の制約等の理由でＮ型のＴＦＴを採用した場合には、当該ＴＦＴに起因したプッシュダウン電圧が増大し、データ線を駆動する駆動ＩＣの高消費電力化の原因となっていた。この高消費電力化により発熱の問題が悪化してしまう。
本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、データ線を選択するためのトランジスターの寄生容量に起因するプッシュダウン電圧を低減させるための技術を提供することである。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、本発明に係る電気光学装置は、走査線と、前記走査線と交差する第１のデータ線及び第２のデータ線と、前記走査線を選択する走査線駆動回路と、前記走査線が選択された期間に、前記第１のデータ線又は前記第２のデータ線にデータ信号を供給するデータ線駆動回路と、前記第１のデータ線を選択するためのゲート信号が入力されるゲート電極を含み、一端が前記第１のデータ線に接続され、他端が前記データ線駆動回路に接続される第１のトランジスターと、前記第２のデータ線を選択するためのゲート信号が入力されるゲート電極を含み、一端が前記第２のデータ線に接続され、他端が前記データ線駆動回路に接続される第２のトランジスターとを備え、前記第２のトランジスターのゲート電極と前記第１のデータ線とが重なりを持つことを特徴とする。
【０００６】
本発明においては、第２のデータ線を選択するためのゲート信号が入力される第２のトランジスターのゲート電極が、第２のデータ線とは異なる第１のデータ線と重なりを持つ配置となっている。第１のデータ線の存在により、第２のトランジスターのゲート電極と第２のデータ線との結合が阻害される。従って、第２のトランジスターの寄生容量に起因するプッシュダウン電圧が低減する。
【０００７】
本発明において、前記第１のトランジスターが、複数の第１の分割トランジスターによって構成され、前記第２のトランジスターが、複数の第２の分割トランジスターによって構成されてもよい。
この発明によれば、第１のトランジスター及び第２のトランジスターが複数の分割トランジスターによって構成されているので、電気光学装置で狭ピッチのレイアウトが採用される場合においても、プッシュダウン電圧を低減させることができる。
【０００８】
更に、前記第１の分割トランジスターのゲート電極と前記第２のデータ線とが重なる部分と、前記第２の分割トランジスターのゲート電極と前記第１のデータ線とが重なる部分とが、前記第１のデータ線及び前記第２のデータ線が延びた方向において交互に配置されてもよい。
この発明によれば、第１のデータ、第２のデータ線、並びに第１のトランジスター及び第２のトランジスターのゲート電極の配置の小スペース化を実現しつつ、プッシュダウン電圧を低減させることができる。
【０００９】
更に、前記第１のデータ線及び前記第２のデータ線と前記走査線との交差に対応して配置される画素を備え、前記第１のデータ線、及び前記第２のデータ線の少なくとも一方は、それぞれが接続されている分割トランジスターのうち、前記画素から最も遠い分割トランジスターと接続される位置から、更に前記画素から離れる方向に延びてもよい。
この発明によれば、第１のデータ線と第２のデータ線とにおいて発生する寄生容量のばらつきを抑えることができる。
【００１０】
本発明において、前記第１のデータ線の前記延びた方向に沿う中心線は、前記第２のトランジスターのゲート電極のチャネル長方向における中心線よりも、前記第２のトランジスターの前記一端の方向にずれてもよい。
この発明によれば、第２のトランジスターのゲート電極と第１のデータ線とが重なりを持つ配置としたときの両者の位置関係によって、第２のトランジスターの寄生容量を小さくすることができる。
【００１１】
本発明において、記第１のデータ線を選択する場合、前記第１のトランジスターをオン状態として、前記第２のトランジスターをオフ状態とし、前記第２のデータ線を選択する場合、前記第１のトランジスターをオフ状態として、前記第２のトランジスターをオン状態とするデータ線選択回路を備え、前記データ線駆動回路は、前記第１のトランジスターの前記他端、及び前記第２のトランジスターの前記他端に共通に接続される信号線を介して、前記データ信号を供給してもよい。
この発明によれば、いわゆるハイブリッド駆動を行う電気光学装置において、データ線を選択するためのトランジスターの寄生容量に起因するプッシュダウン電圧を低減させることができる。
【００１２】
なお、本発明は、電気光学装置のほか、電子機器としても観念することが可能である。
【図面の簡単な説明】
【００１３】
【図１】本発明の一実施形態に係る電気光学装置の構成を示す図。
【図２】同実施形態に係る画素の等価回路を示す図。
【図３】同実施形態に係る電気光学装置の動作を示すタイミングチャート。
【図４】同実施形態の構造例１に係るデータ線選択回路の構造の一例を示す模式図。
【図５】図４のＡ−Ａ'断面図。
【図６】同実施形態の構造例２に係るデータ線選択回路の構造の一例を示す模式図。
【図７】同実施形態の構造例３に係るデータ線選択回路の構造の一例を示す模式図。
【図８】図７のＢ−Ｂ'断面図。
【図９】同実施形態の構造例１，２，３における寄生容量の計算結果を示す図。
【図１０】同実施形態に係る電気光学装置を用いたプロジェクターを示す図。
【図１１】データ線選択回路における従来技術の問題点を説明する図。
【図１２】図１１のＣ−Ｃ'断面図。
【発明を実施するための形態】
【００１４】
以下、本発明の実施の形態について図面を参照しつつ説明する。
図１は、電気光学装置１の構成を示す図である。図１に示すように、電気光学装置１は、液晶パネル１００と、データ線駆動回路２００とを備える。液晶パネル１００は、素子基板と対向基板とが、互いに電極形成面が対向するように、一定の間隙を保って貼り合わせられるとともに、この間隙に例えばＴＮ（Twisted Nematic）型の液晶を封入した構成となっている。液晶パネル１００の素子基板には、半導体チップであるデータ線駆動回路２００が、ＣＯＧ（Chip on Glass）、ＣＯＦ（Chip  on  Film）技術等により実装されている。
【００１５】
液晶パネル１００は、画素領域１１０と、走査線駆動回路１３０と、複数のデータ線選択回路１５０と、複数のソース信号線１６０と、ゲート信号線１４１，１４２，１４３，１４４とを有する。
画素領域１１０は、画像を表示する領域である。画素領域１１０は、ｍ本の走査線１１２と、（ｋ×ｎ）本のデータ線１１４−１，１１４−２，１１４−３，１１４−４（これらを特に区別する必要のないときは「データ線１１４」と総称する。）と、（ｍ×ｋ×ｎ）個の画素１１１とを有する。ｍ，ｋ，ｎはいずれも自然数である。走査線１１２は、走査信号を伝送する信号線であり、第１の方向である行（Ｘ）方向に沿って１又は複数本設けられている。データ線１１４は、データ信号を伝送する信号線であり、第２の方向である列（Ｙ）方向に沿って１又は複数本設けられている。走査線１１２とデータ線１１４とは、電気的に絶縁されている。画素１１１は、液晶パネル１００の素子基板を平面視したときに、走査線１１２とデータ線１１４との各交差に対応して設けられている。即ち、画素１１１は、ｍ行×（ｋ×ｎ）列のマトリクス状に配列されている。また、Ｘ方向において連続するｋ個の画素１１１は、１つの画素群を形成している。本実施形態では、ｋ＝４である。即ち、液晶パネル１００は、ｍ行ｎ列の画素群を有する。画素１１１の詳細は後述する。以下の説明において、複数の走査線１１２の各々を区別する必要があるときは、第１行、第２行、第３行、…、第ｍ行の走査線１１２と表す。
【００１６】
走査線駆動回路１３０は、複数の走査線１１２の中から１本の走査線１１２を選択するための走査信号を出力する。走査線駆動回路１３０は、第１行、第２行、第３行、…、第ｍ行の走査線１１２に、走査信号Ｙ１，Ｙ２，Ｙ３，…，Ｙｍを供給する。走査信号Ｙ１，Ｙ２，Ｙ３，…，Ｙｍは、順次排他的にＨ（High）レベルとなる信号である。
【００１７】
ゲート信号線（制御信号線）１４１，１４２，１４３，１４４は、データ線駆動回路２００から供給されたゲート信号（制御信号）Ｇ１，Ｇ２，Ｇ３，Ｇ４を伝送する信号線である。ゲート信号Ｇ１，Ｇ２，Ｇ３，Ｇ４は、順次排他的にＨレベルとなる信号である。
【００１８】
データ線選択回路１５０は、各画素群において、ｋ本のデータ線１１４の中から１本のデータ線１１４を選択する回路である。データ線選択回路１５０は、ｎ列の画素群の各々に対応して設けられ、ＴＦＴ１５１，１５２，１５３，１５４を有する。ＴＦＴ１５１，１５２，１５３，１５４は、ここでは、ｎチャネル型の電界効果トランジスターである。ＴＦＴ１５１，１５２，１５３，１５４は、データ線１１４を選択するためのスイッチング素子であり、当該データ線１１４を選択するためのゲート信号Ｇ１，Ｇ２，Ｇ３，Ｇ４が入力されるゲート電極を含む。ＴＦＴ１５１，１５２，１５３，１５４は、更に、一端であるドレイン電極が１本のデータ線１１４と接続され、他端であるソース電極がソース信号線１６０を介してデータ線駆動回路２００と接続される。ＴＦＴ１５１，１５２，１５３，１５４は、ゲート信号Ｇ１，Ｇ２，Ｇ３，Ｇ４に応じて、対応する画素群に接続されているｋ本のデータ線１１４の中から、１本のデータ線１１４を選択する。ＴＦＴ１５１，１５２，１５３，１５４は、具体的には、ゲート電極にＬレベルのゲート信号が供給されるとオフ状態になり、データ線１１４とデータ線駆動回路２００との接続を遮断する。一方、ゲート電極にＨレベルのゲート信号が供給されるとオン状態になり、データ線１１４とデータ線駆動回路２００とを接続させる。
【００１９】
ソース信号線１６０は、データ線駆動回路２００から入力されたデータ信号（ソース信号）Ｓを、データ線選択回路１５０に伝送する信号線である。データ信号Ｓは、画素１１１に書き込まれるデータを示す信号である。
【００２０】
データ線駆動回路２００は、走査線１１２が選択された期間に、データ線１１４にデータ信号を供給する。具体的には、データ線駆動回路２００は、第１列、第２列、第３列、…、第ｎ列のソース信号線１６０に、それぞれデータ信号Ｓ１，Ｓ２，Ｓ３，…，Ｓｎを出力する。また、データ線駆動回路２００は、ゲート信号線１４１，１４２，１４３，１４４に、ゲート信号Ｇ１，Ｇ２，Ｇ３，Ｇ４を出力する。
【００２１】
図２は、画素１１１の等価回路を示す図である。図２では、第ｉ行第ｊ列の画素群及びこの画素群に対応するＴＦＴ１５１，１５２，１５３，１５４が示されている（ｉ，ｊは、１≦ｉ≦ｍ及び１≦ｊ≦ｎを満たす整数）。一つの画素群は、ｋ列（この例ではｋ＝４）の画素１１１から構成される。画素１１１は、画素ＴＦＴ１１６と、画素電極１１８と、液晶層１２０と、共通電極１０８と、保持容量１１７とを有する。画素ＴＦＴ１１６は、画素電極１１８へのデータの書き込み（電圧の印加）を制御するスイッチング素子であり、ここではｎチャネル型の電界効果トランジスターである。画素ＴＦＴ１１６のゲート電極は走査線１１２に接続され、ソース電極はデータ線１１４に接続され、ドレイン電極は画素電極１１８に接続されている。走査線１１２にＨレベルの走査信号が供給されると画素ＴＦＴ１１６はオン状態になり、データ線１１４と画素電極１１８とが導通する。即ち、画素電極１１８にデータが書き込まれる。走査線１１２にＬレベルの走査信号が供給されると画素ＴＦＴ１１６はオフ状態になり、データ線１１４と画素電極１１８とは非導通となる。共通電極１０８はすべての画素１１１について共通である。共通電極１０８には、例えばデータ線駆動回路２００により、共通電圧ＬＣｃｏｍが印加される。液晶層１２０には、画素電極１１８と共通電極１０８との電位差に相当する電圧が印加され、この電圧に応じて光学的特性（反射率又は透過率）が変化する。保持容量１１７は、液晶層１２０に並列に接続されており、画素電極１１８と共通電圧Ｖｃｏｍとの電位差に相当する電荷を保持する（ここでは、Ｖｃｏｍ＝ＬＣｃｏｍである）。
【００２２】
ＴＦＴ１５１のゲート電極は、ゲート信号線１４１に接続され、ソース電極は第ｊ列のソース信号線１６０に接続され、ドレイン電極は第（４ｊ−３）列のデータ線１１４（すなわち、第ｊ列の画素群の画素ＴＦＴ１１６のソース電極）に接続されている。ゲート信号線１４１にＨレベルのゲート信号Ｇ１が供給されるとＴＦＴ１５１はオン状態になり、第ｊ列のソース信号線１６０と第（４ｊ−３）列のデータ線１１４とが導通する。即ち、第（４ｊ−３）列のデータ線１１４にデータ信号Ｓｊが供給される。ゲート信号線１４１にＬレベルのゲート信号Ｇ１が供給されるとＴＦＴ１５１はオフ状態になり、第ｊ列のソース信号線１６０と第（４ｊ−３）列のデータ線１１４とは非導通となる。
【００２３】
ＴＦＴ１５２のゲート電極は、ゲート信号線１４２に接続され、ソース電極は第ｊ列のソース信号線１６０に接続され、ドレイン電極は第（４ｊ−２）列のデータ線１１４に接続されている。ゲート信号線１４２にＨレベルのゲート信号Ｇ２が供給されるとＴＦＴ１５２はオン状態になり、第ｊ列のソース信号線１６０と第（４ｊ−２）列のデータ線１１４とが導通する。即ち、第（４ｊ−２）列のデータ線１１４にデータ信号Ｓｊが供給される。ゲート信号線１４２にＬレベルのゲート信号Ｇ２が供給されるとＴＦＴ１５２はオフ状態になり、第ｊ列のソース信号線１６０と第（４ｊ−２）列のデータ線１１４とが非導通となる。
【００２４】
ＴＦＴ１５３のゲート電極は、ゲート信号線１４３に接続され、ソース電極は第ｊ列のソース信号線１６０に接続され、ドレイン電極は第（４ｊ−１）列のデータ線１１４に接続されている。ゲート信号線１４３にＨレベルのゲート信号Ｇ３が供給されるとＴＦＴ１５３はオン状態になり、第ｊ列のソース信号線１６０と第（４ｊ−１）列のデータ線１１４とが導通する。即ち、第（４ｊ−１）列のデータ線１１４にデータ信号Ｓｊが供給される。ゲート信号線１４３にＬレベルのゲート信号Ｇ３が供給されるとＴＦＴ１５３はオフ状態になり、第ｊ列のソース信号線１６０と第（４ｊ−１）列のデータ線１１４とは非導通となる。
【００２５】
ＴＦＴ１５４のゲート電極は、ゲート信号線１４４に接続され、ソース電極は第ｊ列のソース信号線１６０に接続され、ドレイン電極は第４ｊ列のデータ線１１４に接続されている。ゲート信号線１４４にＨレベルのゲート信号Ｇ４が供給されるとＴＦＴ１５４はオン状態になり、第ｊ列のソース信号線１６０と第４ｊ列のデータ線１１４とが導通する。即ち、第４ｊ列のデータ線１１４にデータ信号Ｓｊが供給される。ゲート信号線１４２にＬレベルのゲート信号Ｇ４が供給されるとＴＦＴ１５４はオフ状態になり、第ｊ列のソース信号線１６０と第４ｊ列のデータ線１１４とは非導通となる。
【００２６】
ＴＦＴ１５１，１５２，１５３，１５４のソース電極には、ソース信号線１６０が４つに分岐して共通に接続することで、同一のデータ信号Ｓが供給されるようになっている。
【００２７】
図３は、電気光学装置１の動作を示すタイミングチャートである。ここでは、第ｉ行第ｊ列の画素群に対するデータの書き込み動作を例として説明する。時刻ｔ１の直前において、走査信号Ｙｉ、ゲート信号Ｇ１，Ｇ２，Ｇ３，Ｇ４はＬレベルである。時刻ｔ１において、走査線駆動回路１３０は、走査信号ＹｉをＬレベルからＨレベルに変化させる。走査信号ＹｉがＨレベルになると、画素ＴＦＴ１１６が導通状態になり、データ線１１４と画素電極１１８とが導通する。
【００２８】
時刻ｔ２において、データ線駆動回路２００は、ゲート信号Ｇ１をＨレベルに変化させる。ゲート信号Ｇ１がＨレベルになると、ＴＦＴ１５１がオン状態になり、第ｊ列のソース信号線１６０と第（４ｊ−３）列のデータ線１１４とが導通する。このとき、データ線駆動回路２００は、第ｊ列のソース信号線１６０にデータ信号Ｓｊ（１）を供給している。このため、画素電極１１８には、データ信号Ｓｊ（１）に応じたデータが書き込まれる。時刻ｔ３において、データ線駆動回路２００は、ゲート信号Ｇ１をＬレベルに変化させる。ゲート信号Ｇ１がＬレベルになると、ＴＦＴ１５１がオフ状態になり、第ｊ列のソース信号線１６０と第（４ｊ−３）列のデータ線１１４とは非導通となる。
【００２９】
時刻ｔ４において、データ線駆動回路２００は、ゲート信号Ｇ２をＨレベルに変化させる。ゲート信号Ｇ２がＨレベルになると、ＴＦＴ１５２がオン状態になり、第ｊ列のソース信号線１６０と第（４ｊ−２）列のデータ線１１４とが導通する。このとき、データ線駆動回路２００は、第ｊ列のソース信号線１６０にデータ信号Ｓｊ（２）を供給している。このため、画素電極１１８には、データ信号Ｓｊ（２）に応じたデータが書き込まれる。時刻ｔ５において、データ線駆動回路２００は、ゲート信号Ｇ２をＬレベルに変化させる。ゲート信号Ｇ２がＬレベルになると、ＴＦＴ１５２がオフ状態になり、第ｊ列のソース信号線１６０と第（４ｊ−２）列のデータ線１１４とが非導通となる。
【００３０】
時刻ｔ６において、データ線駆動回路２００は、ゲート信号Ｇ３をＨレベルに変化させる。ゲート信号Ｇ３がＨレベルになると、ＴＦＴ１５３がオン状態になり、第ｊ列のソース信号線１６０と第（４ｊ−１）列のデータ線１１４とが導通する。このとき、データ線駆動回路２００は、第ｊ列のソース信号線１６０にデータ信号Ｓｊ（３）を供給している。このため、画素電極１１８には、データ信号Ｓｊ（３）に応じたデータが書き込まれる。時刻ｔ７において、データ線駆動回路２００は、ゲート信号Ｇ３をＬレベルに変化させる。ゲート信号Ｇ３がＬレベルになると、ＴＦＴ１５３がオフ状態になり、第ｊ列のソース信号線１６０と第（４ｊ−１）列のデータ線１１４とは非導通となる。
【００３１】
時刻ｔ８において、データ線駆動回路２００は、ゲート信号Ｇ４をＨレベルに変化させる。ゲート信号Ｇ４がＨレベルになると、ＴＦＴ１５４がオン状態になり、第ｊ列のソース信号線１６０と第４ｊ列のデータ線１１４とが導通する。このとき、データ線駆動回路２００は、第ｊ列のソース信号線１６０にデータ信号Ｓｊ（４）を供給している。このため、画素電極１１８には、データ信号Ｓｊ（４）に応じたデータが書き込まれる。時刻ｔ９において、データ線駆動回路２００は、ゲート信号Ｇ４をＬレベルに変化させる。ゲート信号Ｇ４がＬレベルになると、ＴＦＴ１５４が非導通状態になり、第ｊ列のソース信号線１６０と第４ｊ列のデータ線１１４とは非導通となる。
【００３２】
時刻ｔ１０において、走査線駆動回路１３０は、走査信号ＹｉをＨレベルからＬレベルに変化させる。走査信号ＹｉがＬレベルになると、画素ＴＦＴ１１６がオフ状態になり、データ線１１４-１，１１４−２，１１４−３，１１４−４と、画素電極１１８とは非導通となる。以上の動作により、第ｊ列の画素群へのデータの書き込みは終了する。液晶層１２０の容量及び保持容量１１７により、データとして書き込まれた電荷は、新たなデータが書き込まれるまで保持される。走査線駆動回路１３０は、次に走査信号Ｙｉ＋１をＬレベルからＨレベルに変化させる。こうして第ｉ＋１行の画素群にデータが書き込まれる。走査線駆動回路１３０は、第１行、第２行、第３行、…、第ｍ行の走査線１１２に、順次排他的にＨレベルとなる走査信号を供給する。第１行から第ｍ行まで書き込みが終わると、１フレームの画像の書き込みが完了する。走査線駆動回路１３０は、再び、第１行の走査線１１２から順に、順次排他的にＨレベルとなる走査信号を供給する。こうして、次のフレームの画像の書き込みが行われる。データ線駆動回路２００は、データ信号Ｓの共通電圧ＬＣｃｏｍに対する極性を、１フレーム毎に正負が交互に入れ替わるように制御する。すなわち、液晶層１２０に印加される電圧の極性は、１フレーム毎に正負が入れ替わる。
【００３３】
以上の構成を有する電気光学装置１は、データ線選択回路１５０のレイアウトに特徴を有する。
図１１は、従来技術のレイアウトをデータ線選択回路１５０に適用した場合の問題点を説明する図である。図１２は、図１１のＣ−Ｃ'断面の模式図である。具体的には、図１２には、データ線１１４−１の周辺をＸ方向（換言すると、ＴＦＴのチャネル長方向）に沿って切断した場合の断面図が示されている。
この例では、ＴＦＴ１５１は、基板（図示略）上に半導体膜３０１を形成し、この半導体膜３０１上に、ソース電極３１０、ゲート電極３２１及びデータ線１１４−１が接続されるドレイン電極３３１を、Ｘ方向に配置させた構造である。ＴＦＴ１５２は、基板上に半導体膜３０２を形成し、この半導体膜３０２上に、ソース電極３１０、ゲート電極３２２及びデータ線１１４−２が接続されるドレイン電極３３２を、Ｘ方向に配置させた構造である。ＴＦＴ１５３は、基板上に半導体膜３０３を形成し、この半導体膜３０３上に、ソース電極３１０、ゲート電極３２３及びデータ線１１４−３が接続されるドレイン電極３３３を、Ｘ方向に配置させた構造である。ＴＦＴ１５４は、基板上に半導体膜３０４を形成し、この半導体膜３０４上に、ソース電極３１０、ゲート電極３２４及びデータ線１１４−４が接続されるドレイン電極３３４を、Ｘ方向に配置させた構造である。半導体膜３０１，３０２，３０３，３０４は、例えば酸化物半導体膜（ＩｎＧａＺｎＯ膜等）であるが、具体的な材料は特に問わないものとする。
【００３４】
また、図１１及び後述する図４，６，７に示す「□」印はコンタクトホール、つまり、絶縁膜に形成される半導体膜からソース電極又はドレイン電極まで貫通した孔である。コンタクトホールの内部には金属層が形成されている。ソース電極３１０、ゲート電極３２１，３２２，３２３，３２４、及びドレイン電極３３１，３３２，３３３，３３４は、Ｙ方向に沿って延びている。
【００３５】
ゲート電極３２１は、ゲート容量（図１１には図示していないが、ゲート電極３２１と半導体膜３０１Ａとで構成される容量）に起因する結合容量成分以外にも、ドレイン電極３３１とのゲートードレイン間容量Ｃ２を持つ。ゲート電極３２２，３２３，３２４においても、ドレイン電極３３２，３３３，３３４とのゲートードレイン間容量を持つ。なお図１１におけるゲートードレイン間容量Ｃ２はドレイン電極３３１との寄生容量だけではなく、半導体膜３０１Ａのドレイン側との寄生容量を含むものである。一般的にプッシュダウン電圧は、このゲートードレイン間容量が大きいほど増大する。換言すると、プッシュダウン電圧の増大を抑制するためには、ゲートードレイン間容量を低減させることが重要である。
【００３６】
そこで、本実施形態では、以下で説明する構造のデータ線選択回路１５０を採用する。
（構造例１）
図４は、構造例１に係るデータ線選択回路１５０の構造の一例を示す模式図である。ＴＦＴ１５１，１５２，１５３，１５４は、図１１で説明した従来技術と同様、それぞれが半導体膜、ゲート電極、ソース電極、及びドレイン電極を備える。
【００３７】
図４に示すように、ＴＦＴ１５１，１５２，１５３，１５４にそれぞれ接続されるデータ線１１４−１，１１４−２，１１４−３，１１４−４は、自身と接続されるＴＦＴとは異なるＴＦＴのゲート電極と重なりを持っており、この点で、図１１の構造と異なる。具体的に説明すると、データ線１１４−１，１１４−２，１１４−３，１１４−４がＸ方向に沿ってこの順番で配置され、ＴＦＴ１５２，１５１，１５３,１５４に対応するゲート電極３２２，３２１，３２４，３２３がＸ方向に沿ってこの順番で配置されている。そして、ＴＦＴ１５１に接続されるデータ線１１４−１は、ＴＦＴ１５２に対応するゲート電極３２２と重なりを持ち、且つ、ここではＹ方向に延びる中心軸が、ゲート電極３２２のＹ方向に延びる中心軸と一致する。このような構成とするため、データ線１１４−１は、Ｘ方向に離間して位置するドレイン電極３３１と接続されている。ＴＦＴ１５２に接続するデータ線１１４−２は、ＴＦＴ１５１に対応するゲート電極３２１と重なりを持ち、且つ、ここではＹ方向に延びる中心軸が、ゲート電極３２１のＹ方向に延びる中心軸と一致する。そして、データ線１１４−２は、Ｘ方向の反対方向に離間して位置するドレイン電極３３２と接続されている。ＴＦＴ１５３に接続するデータ線１１４−３は、ＴＦＴ１５４に対応するゲート電極３２４と重なりを持ち、且つ、ここではＹ方向に延びる中心軸が、ゲート電極３２４のＸＹ方向に延びる中心軸と一致する。そして、データ線１１４−３は、Ｘ方向に離間して位置するドレイン電極３３３と接続されている。ＴＦＴ１５４に接続するデータ線１１４−４は、ＴＦＴ１５３に対応するゲート電極３２３と重なりを持ち、且つ、ここではＹ方向に延びる中心軸が、ゲート電極３２３のＹ方向に延びる中心軸と一致する。そして、データ線１１４−４は、Ｘ方向の反対方向に離間して位置するドレイン電極３３４と接続されている。
【００３８】
データ線１１４−１，１１４−２，１１４−３，１１４−４は、ゲート電極３２２，３２１，３２４，３２３よりも幅狭である。よって、データ線１１４−１，１１４−２，１１４−３，１１４−４は、ゲート電極３２２，３２１，３２４，３２３の一部の上方から覆う配置となっている。また、データ線選択回路１５０においては、Ｙ方向に沿って、一のＴＦＴのドレイン電極と、他のＴＦＴのドレイン電極とが交互となるように配置されている。
【００３９】
なお、ＴＦＴ１５１は本発明の第１のトランジスターの一例で、ＴＦＴ１５２は本発明の第２のトランジスターの一例である。ＴＦＴ１５３は本発明の第１のトランジスターの一例で、ＴＦＴ１５４は本発明の第２のトランジスターの一例である。データ線１１４−１は本発明の第１のデータ線の一例で、データ線１１４−２は本発明の第２のデータ線の一例である。データ線１１４−３は本発明の第１のデータ線の一例で、データ線１１４−４は本発明の第２のデータ線の一例である。
【００４０】
図５は、図４のＡ−Ａ'断面の模式図である。具体的には、図５には、ＴＦＴ１５２の周辺をＸ方向に沿って切断した場合の断面が示されている。
図５に示すように、ＴＦＴ１５２に対応するゲート電極３２２は、ＴＦＴ１５１に接続されるデータ線１１４−１との結合容量成分Ｃ１を持つ。つまり、データ線１１４−１の存在により、ゲート電極３２２とドレイン電極３３２との容量結合が阻害されて寄生容量が小さくなり、ゲートードレイン間容量Ｃ２が低減する。この結果、プッシュダウン電圧が低減される。同様にして特に図示はしないが、ＴＦＴ１５２に接続されるデータ線１１４−２の存在により、ＴＦＴ１５１に対応するゲート電極３２１とドレイン電極３３１との容量結合が阻害されて、ゲートードレイン間容量が低減される。同様にしてＴＦＴ１５３に接続されるデータ線１１４−３の存在により、ＴＦＴ１５４に対応するゲート電極３２４とドレイン電極３３４との容量結合が阻害されて、ゲートードレイン間容量が低減する。同様にしてＴＦＴ１５４に接続されるデータ線１１４−４の存在により、ＴＦＴ１５３に対応するゲート電極３２３とドレイン電極３３３との容量結合が阻害されて、ゲートードレイン間容量が低減される。この結果、ゲートードレイン間容量を原因としたプッシュダウン電圧が低減される。
【００４１】
（構造例２）
図６は、構造例２に係るデータ線選択回路１５０の構造の一例を示す模式図である。構造例２においては、ＴＦＴ１５１，１５２，１５３，１５４が、複数の分割トランジスターによって構成されている点で、構造例１とは相違する。具体的には、ＴＦＴ１５１は、分割トランジスター１５１Ａと、分割トランジスター１５１Ｂとによって構成されている。回路的には、分割トランジスター１５１Ａと分割トランジスター１５１Ｂが並列接続される構成である。なお分割トランジスター１５１Ａと、分割トランジスター１５１Ｂ等のＹ方向の長さについては説明のために短縮して表している。一のＴＦＴを構成する複数の分割トランジスターは、Ｙ方向に沿って配置され、且つドレイン電極同士、及びソース電極同士が共通に接続されている。ＴＦＴ１５２は、分割トランジスター１５２Ａと、分割トランジスター１５２Ｂとによって構成されている。ＴＦＴ１５３は、分割トランジスター１５３Ａと、分割トランジスター１５３Ｂとによって構成されている。ＴＦＴ１５４は、分割トランジスター１５４Ａと、分割トランジスター１５４Ｂとによって構成されている。図６において、一のＴＦＴに含まれる分割トランジスターの半導体膜、及びドレイン電極の符号については、図４の説明で当該ＴＦＴの半導体膜に付した符号と、当該分割トランジスターの符号に含まれるアルファベットとの組み合わせによって表す。例えば、ＴＦＴ１５１に含まれる分割トランジスター１５１Ａの半導体膜については、「半導体膜３０１Ａ」である。ＴＦＴ１５２に含まれる分割トランジスター１５２Ｂのドレイン電極については、「ドレイン電極３３２Ｂ」としている。
【００４２】
図６に示すように、データ線１１４−１は、分割トランジスター１５２Ａ、及び分割トランジスター１５１Ｂのゲート電極３２２と重なりを持つ。データ線１１４−２は、分割トランジスター１５１Ａ、及び分割トランジスター１５１Ｂのゲート電極３２１と重なりを持つ。データ線１１４−３は、分割トランジスター１５４Ａ、及び分割トランジスター１５４Ｂのゲート電極３２４と重なりを持つ。データ線１１４−４は、分割トランジスター１５３Ａ、及び分割トランジスター１５３Ｂのゲート電極３２３と重なりを持つ。この構成により、構造例１の場合と同様、データ線１１４−１，１１４−２，１１４−３，１１４−４の存在により、ゲートードレイン間容量を原因としたプッシュダウン電圧が低減される。
なお、分割トランジスター１５１Ａ，１５１Ｂは、本発明の第１の分割トランジスターの一例で、分割トランジスター１５２Ａ，１５２Ｂは、本発明の第２の分割トランジスターの一例である。分割トランジスター１５３Ａ，１５３Ｂは、本発明の第１の分割トランジスターの一例で、分割トランジスター１５４Ａ，１５４Ｂは、本発明の第２の分割トランジスターの一例である。
【００４３】
また、構造例２では、ＴＦＴ１５１，１５２，１５３，１５４のそれぞれが、複数の分割トランジスターによって構成され、ゲート電極３２２とデータ線１１４−１とが重なる部分と、ゲート電極３２１とデータ線１１４−２とが重なる部分とが、Ｙ方向において交互に配置されている。同様に、ゲート電極３２４とデータ線１１４−３とが重なる部分と、ゲート電極３２３とデータ線１１４−４とが重なる部分とが、Ｙ方向において交互に配置されている。これにより、データ線１１４、及び、ＴＦＴ１５１，１５２，１５３，１５４の狭ピッチ配置を実現することができる。Ｙ方向の回路長は伸びるが、ゲート電極３２２とデータ線１１４が重なりを持つのでゲートードレイン間容量は抑制される。またいわゆるコモンセントロイド配置となるので、隣接するＴＦＴ１５１，１５２同士またはＴＦＴ１５３，１５４同士の電気的特性を揃える効果が期待でき、表示の均一化を図ることができる。よって、電気光学装置１において、狭ピッチのレイアウトが採用される場合でも、表示品質を損なうことなくプッシュダウン電圧が低減させることができる。
【００４４】
更に、データ線１１４−１は、ＴＦＴ１５１に含まれる分割トランジスターのうち、画素領域１１０（画素１１１）から最も遠い分割トランジスター１５１Ａと接続されるドレイン電極３３１Ａの位置から、更に画素１１１から離れる方向（ここではＹ方向）に延びた配線部Ｄ１を有する。また、データ線１１４−４は、ＴＦＴ１５４に含まれる分割トランジスターのうち、画素１１１から最も遠い分割トランジスター１５４Ａと接続されるドレイン電極３３４Ａの位置から、更に画素１１１から離れる方向（Ｙ方向）に延びた配線部Ｄ４を有する。配線部Ｄ１，Ｄ４は、電気結線上は不要であるが、ドレイン電極３３１，３３２，３３３，３３４間の寄生容量のばらつきを抑えるために設けられている。寄生容量のばらつきを抑えることでプッシュダウン電圧のばらつきが抑制され表示上のばらつきも抑制される。
【００４５】
（構造例３）
図７は、構造例３に係るデータ線選択回路１５０の構造の一例を示す模式図である。図８は、図７のＢ−Ｂ'断面の模式図である。具体的には、図８には、分割トランジスター１５２Ａの周辺をＸ方向に沿って切断した場合の断面が示されている。
構造例３に係るデータ線選択回路１５０の構造例２と異なる点は、データ線１１４−１，１１４−２，１１４−３，１１４−４のＹ方向に延びる中心軸Ｌ１と、ゲート電極３２２，３２１，３２４，３２３のＸ方向（つまり、チャネル長方向）における中心軸Ｌ２とが、Ｘ方向においてずれている（オフセットした）点にある。例えば、データ線１１４−１の中心軸Ｌ１は、ゲート電極３２２の中心軸Ｌ２よりも、ドレイン電極３３２Ａ（及び３３２Ｂ）の方向（つまりデータ線１１４−２側）にずれている。同様に、データ線１１４−２の中心軸は、分割トランジスター１５１Ａ，１５１Ｂのゲート電極３２１の中心軸よりも、ドレイン電極３３１Ａ、３３１Ｂの方向（つまりデータ線１１４−１側）にずれている。データ線１１４−３の中心軸は、分割トランジスター１５４Ａ，１５４Ｂのゲート電極３２４の中心軸よりも、ドレイン電極３３４Ａ，３３４Ｂの方向（つまりデータ線１１４−４側）にずれている。データ線１１４−４の中心軸は、ゲート電極３２３の中心軸よりも、ＴＦＴ１５３のドレイン電極３３３Ａ，３３３Ｂの方向（つまりデータ線１１４−３側）にずれている。
【００４６】
データ線１１４―１，１１４−２，１１４−３，１１４−４が、ゲート電極３２２，３２１，３２４，３２３を上部から完全に覆ってしまう構成とすれば、ゲートードレイン間容量が低減する上では、好適であると考えられる。しかし、データ線に起因する寄生容量が増大してしまうので、データ線駆動回路２００の駆動負荷を考慮すると望ましくない。
同様に、ゲート電極３２１、３２２、３２３、３２４の駆動負荷も増大するのでデータ線駆動回路２００の駆動負荷を考慮すると望ましくない。
これに対し、限られたデータ線１１４―１，１１４−２，１１４−３，１１４−４の線幅で、ゲート電極−ドレイン配線間容量を抑制するために、データ線１１４―１，１１４−２，１１４−３，１１４−４と、ゲート電極３２２，３２１，３２４，３２３とが重なりを持つ配置としたときの位置関係によって、ゲートードレイン間容量を効率的に低減させられることを、発明者らは発見した。実際にゲートードレイン間容量が低減することを、発明者は以下の方法で確認した。
【００４７】
図９は、構造例１，２，３における寄生容量の計算結果を示す図である。寄生容量の計算については、（株）ジーダット製の高精度容量抽出ツールを用いた。
ＴＦＴの条件については、以下のようにした。図９の左段には、ＴＦＴの各電極配置を説明する図が示され、「Ｓ」はソース電極、「Ｇ」はゲート電極、「Ｄ」はドレイン電極、「Ｍ」は他のＴＦＴに接続されるデータ線（ドレイン配線）を意味する。
（１）ＴＦＴのチャネルの寸法Ｗ：５０μｍ
（２）縦構造
基板厚：１０μｍ  比誘電率３．５
半導体膜：０．０５μｍ
ゲート絶縁膜厚：０．０８５μｍ  比誘電率３．９
ゲート電極膜厚：０．２μｍ
層間絶縁膜厚：０．３μｍ
金属配線膜厚：０．５μｍ
容量最大抽出幅設定：５μｍ
【００４８】
図９（Ａ）は、従来技術に係るレイアウトに対応し、ソース電極−ゲート電極間、及びゲート電極−ドレイン電極間をそれぞれ１．５μｍとし、ゲート電極とデータ線とが重なりを持たない場合を示す。図９（Ｂ）は、構造例１及び構造例２に係るレイアウトに対応し、ソース電極−ゲート電極間、及びゲート電極−ドレイン電極間を、図９（Ａ）の場合と同様１．５μｍとし、ゲート電極と幅２μｍのデータ線とが重なりを持つ配置とした場合を示す。図９（Ｃ）は、構造例３に係るレイアウトに対応し、ソース電極−ゲート電極間、及びゲート電極−ドレイン電極間を、図９（Ｂ）の場合と同様１．５μｍとし、図９（Ｂ）の場合からデータ線を１μｍだけドレイン電極側にずらした場合の計算結果である。
【００４９】
図９の右段には、ゲート電極からみた寄生容量の計算結果が示されている。「ＡＬＬ」は、ゲート電極全体の寄生容量の大きさを意味し、「Ｓ」はゲート−ソース間容量、「Ｄ」はゲート−ドレイン間容量、「Ｍ」はゲート−データ線間の容量を示す。なお各成分の値を丸めているため、必ずしもそれらの合計は計算値の合計は「ＡＬＬ」の値とはならない。またゲート絶縁膜容量を排除して示している。
図９（Ａ）に示す場合、ゲート−ドレイン間容量が７．１ｆＦであった。図９（Ｂ）に示す場合、ゲート−ドレイン間容量が６．７ｆＦであった。よって、構造例１，２のようにゲート電極とデータ線とが重なりを持つ配置とすることで、ゲート−ドレイン間容量が低減することを確認できた。更に、図９（Ｃ）に示す場合、ゲート−ドレイン間容量が５．８ｆＦであった。よって、構造例３のように中心軸同士をずらすことで、ゲート−ドレイン間容量が更に低減することを確認できた。なお、この中心軸同士をずらす構成は、構造例１のような分割トランジスターで構成されていないＴＦＴに適用されてもよい。
【００５０】
本発明は、上述した実施形態と異なる形態で実施することが可能である。また、以下に示す変形例は、各々を適宜に組み合わせてもよい。
上述した構造例２，３においては、データ線が一直線状に延びた構造であり、ゲート電極が蛇行状に延びた構造であった。これに代えて、データ線が蛇行状に延びた構造であり、ゲート電極が一直線状に延びた構造であってもよい。また、データ線及びゲート電極が蛇行状となっていてもよい。ゲート電極とデータ線との容量結合を効率的に阻害することができる配置になっていれば、トランジスターの寄生容量に起因するプッシュダウン電圧が低減させることができる。
【００５１】
上述した実施形態で説明したデータ線選択回路１５０のレイアウトはあくまで一例である。一のソース信号線１６０に４つ（ｋ＝４）のＴＦＴが接続される構成であったが、３つ以下又は５つ以上のＴＦＴが接続される構成であってもよい。また、構造例２，３において、ＴＦＴは、３つ以上の分割トランジスターによって構成されてもよい。
【００５２】
本発明の電気光学装置は、ハイブリッド駆動を採用した電気光学装置に限定されるものではない。本発明の電気光学装置は、例えば、相展開駆動を採用した電気光学装置であってもよい。ここで、相展開駆動とは、水平方向（Ｘ方向）の画素数Ａに応じてＡ本の信号線を画素領域に配線した上で、Ａ本よりも少ない本数Ｂ（Ｂ≪Ａ）の信号線を液晶パネル上に配線し、外部から映像信号をＮ相に展開して入力する一方、Ｂ本の信号線と画素領域のＡ本の信号線との間にスイッチ回路をＢ個単位で配置し、これらＢ個単位のスイッチ回路を同じスイッチ制御信号を用いて同時に駆動することで、選択行の各画素に対してＢ個の画素を単位として、Ｂ相展開された映像信号を同時に書き込む駆動法である。
【００５３】
上述した実施形態の液晶を反射型ではなく透過型としてもよいし、透過型と反射型とを組み合わせた半透過・半反射型としてもよい。
また、液晶パネル１００は、ＴＮ型の液晶に限られず、例えばＶＡ（Vertical Alignment）型の液晶を封入した構成でもよい。
また、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３画素で１ドットを構成して、カラー表示を行うとしてもよいし、更に、別の色を追加し、これらの４色以上の画素で１ドットを構成してもよい。
また、本発明は、液晶の電気光学装置に限らず、有機ＥＬ（Electro Luminescence）などを用いた電気光学装置に適用してもよい。
【００５４】
次に、上述した各実施形態に係る電気光学装置を表示装置として有する電子機器について説明する。図１０は、実施形態に係る電気光学装置を用いたプロジェクター２１００の構成を示す図である。
このプロジェクター２１００では、液晶パネル１００を含む電気光学装置が、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応して３組設けられる。ライトバルブ１００Ｒ，１００Ｇ及び１００Ｂの構成は、上述した液晶パネル１００と同様である。Ｒ色、Ｇ色、Ｂ色のそれぞれの原色成分の階調レベルを指定するに映像信号がそれぞれ外部上位回路から供給されて、ライトバルブ１００Ｒ，１００Ｇ及び１００がそれぞれ駆動される構成となっている。
ライトバルブ１００Ｒ，１００Ｇ，１００Ｂによってそれぞれ変調された光は、ダイクロイックプリズム２１１２に３方向から入射する。そして、このダイクロイックプリズム２１１２において、Ｒ色及びＢ色の光は９０度に屈折する一方、Ｇ色の光は直進する。従って、各原色の画像が合成された後、スクリーン２１２０には、投射レンズ２１１４によってカラー画像が投射されることとなる。
【００５５】
なお、ライトバルブ１００Ｒ，１００Ｇ及び１００Ｂには、ダイクロイックミラー２１０８によって、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応する光が入射するので、カラーフィルターを設ける必要はない。また、ライトバルブ１００Ｒ，１００Ｂの透過像は、ダイクロイックプリズム２１１２により反射した後に投射されるのに対し、ライトバルブ１００Ｇの透過像はそのまま投射されるので、ライトバルブ１００Ｒ，１００Ｂによる水平走査方向は、ライトバルブ１００Ｇによる水平走査方向と逆向きにして、左右を反転させた像を表示する構成となっている。
【００５６】
なお、電気光学装置が適用される電子機器としては、図１０に示されるプロジェクターの他にも、デジタルスチルカメラや、ノートパソコン、液晶テレビ、ビューファインダー型（またはモニター直視型）のビデオレコーダー、カーナビゲーション装置、ページャー、電子手帳、電卓、ワードプロセッサー、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器の表示装置として、上述した電気光学装置が適用可能であることはいうまでもない。
【符号の説明】
【００５７】
１…電気光学装置、１００…液晶パネル、１１０…画素領域、１１１…画素、１１２…走査線、１１４，１１４−１，１１４−２，１１４−３，１１４−４…データ線、１１８…画素電極、１２０…液晶層、１３０…走査線駆動回路、１４１，１４２，１４３，１４４…ゲート信号線、１５０…データ線選択回路、１５１，１５２，１５３，１５４…ＴＦＴ、１５１Ａ，１５１Ｂ，１５２Ａ，１５２Ｂ，１５３Ａ，１５３Ｂ，１５４Ａ，１５４Ｂ…分割トランジスター、１６０…ソース信号線、２００…データ線駆動回路、３１０…ソース電極、３２１，３２２，３２３，３２４…ゲート電極、３３１，３３２，３３３，３３４…ドレイン電極、２１００…プロジェクター。
【図１】
0006662037.tif 000002
【図２】
0006662037.tif 000003
【図３】
0006662037.tif 000004
【図４】
0006662037.tif 000005
【図５】
0006662037.tif 000006
【図６】
0006662037.tif 000007
【図７】
0006662037.tif 000008
【図８】
0006662037.tif 000009
【図９】
0006662037.tif 000010
【図１０】
0006662037.tif 000011
【図１１】
0006662037.tif 000012
【図１２】
0006662037.tif 000013