(57)【特許請求の範囲】
【請求項１】
第１のトランジスタと、ソース又はエミッタが前記第１のトランジスタのドレイン又はコレクタに接続された第２のトランジスタとを有する第１のカスコード接続回路と、
前記第１のカスコード接続回路と差動対をなし、ソース又はエミッタが前記第１のトランジスタのソース又はエミッタに共通接続された第３のトランジスタと、ソース又はエミッタが前記第３のトランジスタのドレイン又はコレクタに接続された第４のトランジスタとを有する第２のカスコード接続回路と、
前記第３のトランジスタの出力端子が第１の容量素子を介して前記第１のトランジスタの入力端子に接続された第１の帰還経路と、
前記第１のトランジスタの出力端子が第２の容量素子を介して前記第３のトランジスタの入力端子に接続された第２の帰還経路と、
前記第４のトランジスタの出力端子が第３の容量素子を介して前記第１のトランジスタの入力端子に接続された第３の帰還経路と、
前記第２のトランジスタの出力端子が第４の容量素子を介して前記第３のトランジスタの入力端子に接続された第４の帰還経路と、
前記第２のトランジスタの出力端子が第５の容量素子を介して前記第２のトランジスタの入力端子に接続された第５の帰還経路と、
前記第４のトランジスタの出力端子が第６の容量素子を介して前記第４のトランジスタの入力端子に接続された第６の帰還経路とを備える、増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅器に関する。
【背景技術】
【０００２】
近年、直進性が強く比較的高周波の電波（例えば、３０ＧＨｚ〜３００ＧＨｚのＥＨＦ（Extremely  High  Frequency）帯のミリメートル波）を、無線通信やレーダーに利用した応用システムの開発が盛んである。このような応用システムとして、例えば、整列配置されたアンテナ素子をチャネル毎に備え、各アンテナ素子の電流の位相を調整することによって、電波ビームをステアするフェーズドアレイアンテナシステムが知られている。
【０００３】
このようなフェーズドアレイアンテナシステムにおいて、アンテナ開口（アンテナ利得）を大きくするためには、より多くの送信器または受信器を使用することとなる。しかしながら、送信器または受信器の数が増えると消費電力も増加してしまう。このため、各チャネルの送信器又は受信器で使用される増幅器は、消費電力が小さいものが望まれる。なお、増幅器の利得を増大させることに関する先行技術文献として、例えば特許文献１が知られている。
【０００４】
一方、ＥＨＦ帯以上の高周波帯で動作する増幅器に使用される半導体デバイス（例えば、トランジスタ）として、化合物半導体デバイス、ＳｉＧｅ（シリコンゲルマニウム）半導体デバイス等がある。近年では、技術の進歩によって、ＣＭＯＳ（Complementary  Metal  Oxide  Semiconductor）プロセスを用いた半導体デバイスが、ＥＨＦ帯以上の周波数帯域で動作可能となってきている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−２５４４１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ＥＨＦ帯以上の周波数帯域では、トランジスタ一つ当たりの利得が低下する。そのため、トランジスタを接続する段数を増やせば、ＥＨＦ帯以上の周波数帯域での増幅器の利得を増大させることは可能である。しかしながら、トランジスタを接続する段数が増えると、増幅器の消費電力が増加してしまう。
【０００７】
そこで、低消費電力で高利得を実現できる増幅器を提供することを目的とする。
【課題を解決するための手段】
【０００８】
一つの案では、
第１のトランジスタと、ソース又はエミッタが前記第１のトランジスタのドレイン又はコレクタに接続された第２のトランジスタとを有する第１のカスコード接続回路と、
前記第１のカスコード接続回路と差動対をなし、ソース又はエミッタが前記第１のトランジスタのソース又はエミッタに共通接続された第３のトランジスタと、ソース又はエミッタが前記第３のトランジスタのドレイン又はコレクタに接続された第４のトランジスタとを有する第２のカスコード接続回路と、
前記第３のトランジスタの出力端子が第１の容量素子を介して前記第１のトランジスタの入力端子に接続された第１の帰還経路と、
前記第１のトランジスタの出力端子が第２の容量素子を介して前記第３のトランジスタの入力端子に接続された第２の帰還経路と、
前記第４のトランジスタの出力端子が第３の容量素子を介して前記第１のトランジスタの入力端子に接続された第３の帰還経路と、
前記第２のトランジスタの出力端子が第４の容量素子を介して前記第３のトランジスタの入力端子に接続された第４の帰還経路と、
前記第２のトランジスタの出力端子が第５の容量素子を介して前記第２のトランジスタの入力端子に接続された第５の帰還経路と、
前記第４のトランジスタの出力端子が第６の容量素子を介して前記第４のトランジスタの入力端子に接続された第６の帰還経路とを備える、増幅器が提供される。
【発明の効果】
【００１０】
本案によれば、低消費電力で高利得を実現できる増幅器を提供することができる。
【図面の簡単な説明】
【００１１】
【図１】増幅器を備えた応用システムの構成の一例を示す図である。
【図２】増幅器（比較例）の構成の一例を示す図である。
【図３】第１の実施形態の増幅器の構成の一例を示す図である。
【図４】第２の実施形態の増幅器の構成の一例を示す図である。
【図５】第３の実施形態の増幅器の構成の一例を示す図である。
【図６】第１の実施形態の増幅器の下段部分であるニュートラライズ差動ソースコモン回路の構成を示す図である。
【図７】比較例の増幅器と第１の実施形態の増幅器の利得の一例を示す図である。
【図８】比較例の増幅器と第２の実施形態の増幅器の利得の一例を示す図である。
【図９】比較例の増幅器と第３の実施形態の増幅器の利得の一例を示す図である。
【図１０】コモンゲートの第２のトランジスタに第５のキャパシタが接続された回路の一例を示す図である。
【図１１】図１０の回路の利得の一例を示す図である。
【図１２】図１０の回路のＳ２１特性の一例を示す図である。
【図１３】図１０の回路のＳ１２特性の一例を示す図である。
【図１４】図１０の回路のＳ１１特性及びＳ２２特性の一例を示すスミスチャートである。
【図１５】図１０の回路のＳ２２特性の一例を示す図である。
【図１６】差動の増幅器の片側の第１のカスコード接続回路の構成の一例を示す図である。
【図１７】図１６の回路を等価回路で示した図である。
【図１８】図１６の回路のＳ１２特性の一例を示す図である。
【図１９】図１６の回路のＳ２１特性の一例を示す図である。
【図２０】図１６の回路のＳ１１特性及びＳ２２特性の一例を示すスミスチャートである。
【図２１】図１６の回路の利得を示す特性図である。
【図２２】第４の実施形態の増幅器の構成の一例を示す図である。
【図２３】第４の実施形態の増幅器の利得特性の第１のケースを示す図である。
【図２４】第４の実施形態の増幅器の利得特性の第２のケースを示す図である。
【図２５】比較例及び第１〜第３の実施形態の増幅器の利得の一例を示す図である。
【図２６】比較例及び第１，４の実施形態の増幅器の利得の一例を示す図である。
【図２７】第５の実施形態の増幅器の構成の一例を示す図である。
【図２８】第５の実施形態の増幅器の利得の一例を示す図である。
【図２９】第６の実施形態の増幅器の構成の一例を示す図である。
【図３０】第６の実施形態の増幅器の利得の一例を示す図である。
【図３１】第７の実施形態の増幅器の構成の一例を示す図である。
【図３２】第７の実施形態の増幅器の利得の一例を示す図である。
【発明を実施するための形態】
【００１２】
図１は、一実施形態に係る増幅器を複数備えた応用システム１の構成の一例を示す図である。応用システム１は、送信装置１０と、受信装置２０とを備える。応用システム１の具体例として、無線通信システム、アレイアンテナシステムなどが挙げられる。応用システム１は、送信アンテナと受信アンテナを共通に用いるシステムでもよい。
【００１３】
送信装置１０は、送信信号処理部１１と、複数の送信器１２とを有する。送信信号処理部１１は、送信ベース信号を生成する。送信信号処理部１１によって生成された送信ベース信号は、複数の送信器１２に分配される。
【００１４】
複数の送信器１２は、それぞれ、送信ローノイズアンプ１３と、送信移相器１４と、送信増幅器１５と、送信アンテナ素子１６とを有する。送信ローノイズアンプ１３は、分配された送信ベース信号を増幅する。送信移相器１４は、送信ローノイズアンプ１３によって増幅された信号の位相を調整する。送信増幅器１５は、送信移相器１４により位相が調整された信号を増幅する。送信アンテナ素子１６は、送信増幅器１５によって増幅された信号電波を送信する。送信アレイアンテナは、複数の送信アンテナ素子１６が整列配置されたものである。
【００１５】
受信装置２０は、複数の受信器２２と、受信信号処理部２１とを有する。複数の受信器２２は、それぞれ、受信アンテナ素子２６と、受信ローノイズアンプ２５と、受信移相器２４と、受信増幅器２３とを有する。
【００１６】
受信アレイアンテナは、複数の受信アンテナ素子２６が整列配置されたものである。受信ローノイズアンプ２５は、受信アンテナ素子２６で受信した信号を増幅する。受信移相器２４は、受信ローノイズアンプ２５によって増幅された信号の位相を調整する。受信増幅器２３は、受信移相器２４によって位相が調整された信号を増幅する。受信信号処理部２１は、受信増幅器２３のそれぞれによって増幅された信号を合成した信号を処理することによって、受信データを生成する。
【００１７】
本実施形態の増幅器は、送信ローノイズアンプ１３と、送信増幅器１５と、受信ローノイズアンプ２５と、受信増幅器２３とのうちの少なくとも一種に適用可能である。
【００１８】
次に、本実施形態の増幅器と比較される増幅器（比較例）の構成について説明する。
【００１９】
図２は、本実施形態の増幅器の比較例である増幅器３０の構成の一例を示す図である。増幅器３０は、第１のカスコード接続回路５５と、第２のカスコード接続回路５６とを差動対で備えた差動カスコード接続回路である。
【００２０】
第１のカスコード接続回路５５は、接地方式がコモンソースの第１のトランジスタ５１と、接地方式がコモンゲートの第２のトランジスタ５２と、第１のバイアス回路５７とを有する第１のカスコード増幅器である。第２のトランジスタ５２は、入力トランジスタである第１のトランジスタ５１に直列に接続されたカスコードトランジスタである。
【００２１】
第１のトランジスタ５１は、第１の入力端子４１に接続された入力電極であるゲートと、グランドに接続されたコモン電極であるソースと、第２のトランジスタ５２のソースに接続された出力電極であるドレインとを有する第１のコモンソーストランジスタである。
【００２２】
第２のトランジスタ５２は、第１のバイアス回路５７に接続されたコモン電極であるゲートと、第１のトランジスタ５１のドレインに接続された入力電極であるソースと、第１の出力端子４３に接続された出力電極であるドレインとを有する第１のコモンゲートトランジスタである。
【００２３】
第１のバイアス回路５７は、第２のトランジスタ５２のゲートにバイアス電圧を印加する回路である。第１のバイアス回路５７は、例えば、一端がグランドに接続された第１の平滑キャパシタ７１と、一端が第１の電源端子４５に接続された第１の抵抗７２とが接続された回路である。第１の平滑キャパシタ７１の他端と第１の抵抗７２の他端との接続ノードが、第２のトランジスタ５２のゲートに接続されている。
【００２４】
第２のカスコード接続回路５６は、接地方式がコモンソースの第３のトランジスタ５３と、接地方式がコモンゲートの第４のトランジスタ５４と、第２のバイアス回路５８とを有する第２のカスコード増幅器である。第４のトランジスタ５４は、入力トランジスタである第３のトランジスタ５３に直列に接続されたカスコードトランジスタである。
【００２５】
第３のトランジスタ５３は、第２の入力端子４２に接続された入力電極であるゲートと、グランドに接続されたコモン電極であるソースと、第４のトランジスタ５４のソースに接続された出力電極であるドレインとを有する第２のコモンソーストランジスタである。第３のトランジスタ５３のソースは、第１のトランジスタ５１のソースに共通接続されている。
【００２６】
第４のトランジスタ５４は、第２のバイアス回路５８に接続されたコモン電極であるゲートと、第３のトランジスタ５３のドレインに接続された入力電極であるソースと、第２の出力端子４４に接続された出力電極であるドレインとを有する第２のコモンゲートトランジスタである。
【００２７】
第２のバイアス回路５８は、第４のトランジスタ５４のゲートにバイアス電圧を印加する回路である。第２のバイアス回路５８は、例えば、一端がグランドに接続された第２の平滑キャパシタ７３と、一端が第２の電源端子４６に接続された第２の抵抗７４とが接続された回路である。第２の平滑キャパシタ７３の他端と第２の抵抗７４の他端との接続ノードが、第４のトランジスタ５４のゲートに接続されている。
【００２８】
第１の入力端子４１と第２の入力端子４２とを合わせた一対の入力端子は、差動信号が入力される差動入力端子である。第１の出力端子４３と第２の出力端子４４とを合わせた一対の出力端子は、差動信号が出力される差動出力端子である。また、第１の電源端子４５と第２の電源端子４６は、互いに等しい電圧値の一定の電源電圧が入力される。
【００２９】
次に、本実施形態の増幅器の構成について説明する。
【００３０】
図３は、第１の実施形態の増幅器３１の構成の一例を示す図である。増幅器３１は、第１のカスコード接続回路５５と、第２のカスコード接続回路５６と、第１の帰還経路８１と、第２の帰還経路８２とを備える。つまり、増幅器３１は、図２の比較例に対して、第１の帰還経路８１と、第２の帰還経路８２とが追加された回路である。
【００３１】
第１の帰還経路８１は、第１のキャパシタ６１を有する回路であり、第３のトランジスタ５３のドレイン出力を第１のキャパシタ６１を介して第１のトランジスタ５１のゲート入力に帰還する。第１のキャパシタ６１は、第３のトランジスタ５３のドレインと第１のトランジスタ５１のゲートとの間に直列に接続された容量素子の一例である。第１の帰還経路８１は、第３のトランジスタ５３の出力端子（ドレイン）が第１のキャパシタ６１を介して第１のトランジスタ５１の入力端子（ゲート）に接続された経路の一例である。
【００３２】
第２の帰還経路８２は、第２のキャパシタ６２を有する回路であり、第１のトランジスタ５１のドレイン出力を第２のキャパシタ６２を介して第３のトランジスタ５３のゲート入力に帰還する。第２のキャパシタ６２は、第１のトランジスタ５１のドレインと第３のトランジスタ５３のゲートとの間に直列に接続された容量素子の一例である。第２の帰還経路８２は、第１のトランジスタ５１の出力端子（ドレイン）が第２のキャパシタ６２を介して第３のトランジスタ５３の入力端子（ゲート）に接続された経路の一例である。
【００３３】
図４は、第２の実施形態の増幅器３２の構成の一例を示す図である。増幅器３２は、第１のカスコード接続回路５５と、第２のカスコード接続回路５６と、第３の帰還経路８３と、第４の帰還経路８４とを備える。つまり、増幅器３２は、図２の比較例に対して、第３の帰還経路８３と、第４の帰還経路８４とが追加された回路である。
【００３４】
第３の帰還経路８３は、第３のキャパシタ６３を有する回路であり、第４のトランジスタ５４のドレイン出力を第３のキャパシタ６３を介して第１のトランジスタ５１のゲート入力に帰還する。第３のキャパシタ６３は、第４のトランジスタ５４のドレインと第１のトランジスタ５１のゲートとの間に直列に接続された容量素子の一例である。第３の帰還経路８３は、第４のトランジスタ５４の出力端子（ドレイン）が第３のキャパシタ６３を介して第１のトランジスタ５１の入力端子（ゲート）に接続された経路の一例である。
【００３５】
第４の帰還経路８４は、第４のキャパシタ６４を有する回路であり、第２のトランジスタ５２のドレイン出力を第４のキャパシタ６４を介して第３のトランジスタ５３のゲート入力に帰還する。第４のキャパシタ６４は、第２のトランジスタ５２のドレインと第３のトランジスタ５３のゲートとの間に直列に接続された容量素子の一例である。第４の帰還経路８４は、第２のトランジスタ５２の出力端子（ドレイン）が第４のキャパシタ６４を介して第３のトランジスタ５３の入力端子（ゲート）に接続された経路の一例である。
【００３６】
図５は、第３の実施形態の増幅器３３の構成の一例を示す図である。増幅器３３は、第１のカスコード接続回路５５と、第２のカスコード接続回路５６と、第５の帰還経路８５と、第６の帰還経路８６とを備える。つまり、増幅器３３は、図２の比較例に対して、第５の帰還経路８５と、第６の帰還経路８６とが追加された回路である。
【００３７】
第５の帰還経路８５は、第５のキャパシタ６５を有する回路であり、第２のトランジスタ５２のドレイン出力を第５のキャパシタ６５を介して第２のトランジスタ５２のソース入力に帰還する。第５のキャパシタ６５は、第２のトランジスタ５２のドレインと第２のトランジスタ５２のソースとの間に直列に接続された容量素子の一例である。第５の帰還経路８５は、第２のトランジスタ５２の出力端子（ドレイン）が第５のキャパシタ６５を介して第２のトランジスタ５２の入力端子（ソース）に接続された経路の一例である。
【００３８】
第６の帰還経路８６は、第６のキャパシタ６６を有する回路であり、第４のトランジスタ５４のドレイン出力を第６のキャパシタ６６を介して第４のトランジスタ５４のソース入力に帰還する。第６のキャパシタ６６は、第４のトランジスタ５４のドレインと第４のトランジスタ５４のソースとの間に直列に接続された容量素子の一例である。第６の帰還経路８６は、第４のトランジスタ５４の出力端子（ドレイン）が第６のキャパシタ６６を介して第４のトランジスタ５４の入力端子（ソース）に接続された経路の一例である。
【００３９】
図６は、第１の実施形態の増幅器の下段部分であるニュートラライズ差動ソースコモン回路の構成を示す図である。一対の差動信号が、第１のトランジスタ５１のゲートと第３のトランジスタ５３のゲートに入力される。一対の差動信号のうちの一方の信号は、第１の入力端子４１を介して第１のトランジスタ５１のゲートに入力され、一対の差動信号のうちの他方の信号は、第２の入力端子４２を介して第３のトランジスタ５３のゲートに入力される。
【００４０】
一対の差動信号のうちの一方の信号が第１のトランジスタ５１のゲートに入力されると、当該一方の信号が第１のトランジスタ５１により増幅される。これにより、当該一方の信号に対して位相が反転し且つ振幅が増幅した信号（一方の反転信号）が、第１のトランジスタ５１のドレインから出力される。当該一方の反転信号が第２のキャパシタ６２に入力されると、当該一方の反転信号に対して位相が同じで振幅が減衰した信号が第３のトランジスタ５３のゲートに帰還する。
【００４１】
一方、一対の差動信号のうちの他方の信号が第３のトランジスタ５３のゲートに入力されると、当該他方の信号が第３のトランジスタ５３により増幅される。これにより、当該他方の信号に対して位相が反転し且つ振幅が増幅した信号（他方の反転信号）が、第３のトランジスタ５３のドレインから出力される。当該他方の反転信号が寄生帰還容量５３ａに入力されると、当該他方の反転信号に対して位相が同じで振幅が減衰した信号が第３のトランジスタ５３のゲートに帰還する。寄生帰還容量５３ａは、第３のトランジスタ５３のゲートとドレインとの間に寄生する容量である。
【００４２】
したがって、第３のトランジスタ５３のドレインから寄生帰還容量５３ａを介して帰還した信号は、第１のトランジスタ５１のドレインから第２のキャパシタ６２を介して帰還した信号により減衰する。よって、寄生帰還容量５３ａが第３のトランジスタ５３の利得を低下させることを抑制することができる。同様に、第１のキャパシタ６１の存在により、寄生帰還容量５１ａが第１のトランジスタ５１の利得を低下させることを抑制することができる。寄生帰還容量５１ａは、第１のトランジスタ５１のゲートとドレインとの間に寄生する容量である。
【００４３】
図７は、比較例の増幅器３０と第１の実施形態の増幅器３１の利得の一例を示す図である。図８は、比較例の増幅器３０と第２の実施形態の増幅器３２の利得の一例を示す図である。図７及び図８は、第１の入力端子４１と第２の入力端子４２とを入力とし、第１の出力端子４３と第２の出力端子４４とを出力とするときの利得を表す。
【００４４】
また、図７及び図８は、実際のＣＭＯＳトランジスタモデルを用いた回路シミュレーションの結果を示し、各増幅器に使用されるトランジスタのサイズは、利得を同一条件で比較するため、同一である。利得を示す後述の図面についても、同様である。
【００４５】
縦軸は、最大有能利得（ＭＡＧ：Maximum  Available  Gain）または最大安定利得（ＭＳＧ：Maximum  Stable  Gain）を表す（式（１）〜（３）参照）。横軸は、規格化周波数（ｆ／ｆ０）を表す。規格化周波数は、ＥＨＦ帯の基準周波数ｆ０（例えば、６０ＧＨｚ）で規格化した値である。ｆは、増幅器の動作周波数である。
【００４６】
【数１】
0006662072.tif 000002
ＭＡＧは、安定係数Ｋが１以上のときに定義される利得であり、ＭＳＧは、安定係数Ｋが１未満のときに定義される利得である。Ｓ１１，Ｓ１２，Ｓ２１，Ｓ２２は、Ｓパラメータを表す。
【００４７】
増幅器３１及び増幅器３２は、増幅器３０とトランジスタの接続構成が同じなので、増幅器３１及び増幅器３２の消費電力は、増幅器３０と同一である。すなわち、増幅器の利得が高ければ、増幅器の単位電力当たりの利得（消費電力に対する利得達成効率）は、高いということになる。図７及び図８から明らかなように、全ての周波数にわたり、増幅器３１及び増幅器３２の利得が、増幅器３０の利得よりも高いことが分かる。
【００４８】
規格化周波数１のとき、増幅器３０の単位電力当たりの利得（消費電力に対する利得達成効率）は1.29dB／mWである。これに対し、規格化周波数１のとき、増幅器３１の単位電力当たりの利得（消費電力に対する利得達成効率）は1.87dB／mWであり、増幅器３２の単位電力当たりの利得（消費電力に対する利得達成効率）は1.55dB／mWである。したがって、増幅器３１，３２は、増幅器３０に比べて、同じ消費電力で高利得を達成できる。つまり、増幅器３１，３２は、低消費電力で高利得を実現することができる。
【００４９】
図９は、比較例の増幅器３０と第３の実施形態の増幅器３３の利得の一例を示す図である。図９は、第１の入力端子４１と第２の入力端子４２とを入力とし、第１の出力端子４３と第２の出力端子４４とを出力とするときの利得を表す。
【００５０】
増幅器３３は、増幅器３０とトランジスタの接続構成が同じなので、増幅器３３の消費電力は、増幅器３０と同一である。図９を参照すると、ある周波数より下の周波数領域では、増幅器３０の方が、増幅器３３よりも利得が高いが、その周波数より高い周波数領域では増幅器３３の方が、増幅器３０よりも利得が高い。すなわち、ある周波数より高い周波数領域では、増幅器３３の方が増幅器３０よりも消費電力に対する利得達成効率が良い。
【００５１】
規格化周波数１のとき、増幅器３０の単位電力当たりの利得（消費電力に対する利得達成効率）は1.29dB／mWである。これに対し、規格化周波数１において、増幅器３３の単位電力当たりの利得は1.50dB／mWである。したがって、増幅器３３は、増幅器３０に比べて、同じ消費電力で高利得を達成できる。つまり、増幅器３３は、低消費電力で高利得を実現することができる。
【００５２】
図１０は、コモンゲートの第２のトランジスタ５２に第５のキャパシタ６５が接続された回路の一例を示す図である。図１０の回路は、増幅器３３の一部分の回路である。図１１は、図１０の回路の利得の一例を示す図である。図１１は、図１０の第２のトランジスタ５２のソースを入力とし、第２のトランジスタ５２のドレインを出力とするときの利得を表す。図１１に示されるように、第５のキャパシタ６５のキャパシタンスを大きくすると、利得は下がる傾向にある。
【００５３】
図１２は、図１０の回路のＳ２１特性の一例を示す図である。Ｓ２１は、回路の正方向（入力から出力への方向）の通過係数（利得）を表す。第５のキャパシタ６５のキャパシタンスを大きくすると、Ｓ２１は、微減する。図１３は、図１０の回路のＳ１２特性の一例を示す図である。Ｓ１２は、回路の逆方向（出力から入力への方向）の通過係数を表す。第５のキャパシタ６５のキャパシタンスが増加すると、Ｓ１２が上昇する。図１４は、図１０の回路のスミスチャートである。Ｓ１１は、回路の入力反射係数を表す。Ｓ２２は、回路の出力反射係数を表す。図１５は、図１０の回路のＳ２２特性の一例を示す図である。第５のキャパシタ６５のキャパシタンスが増加すると、Ｓ２２の振幅は殆ど変化せずに（図１４参照）、位相のみ変化している（図１５参照）。
【００５４】
一方、図１６は、差動の増幅器３３の片側の第１のカスコード接続回路５５の構成の一例を示す図である。図１７は、図１６の回路を等価回路で示した図である。コモンソースの第１のトランジスタ５１は、キャパシタ５１ａ，５１ｅ，５１ｄと、抵抗５１ｂと、定電流５１ｃで表すことができる。図１８は、図１６の回路のＳ１２特性の一例を示す図である。図１８は、第１の入力端子４１を入力とし、第１の出力端子４３を出力とするときのＳ１２を表す。第５のキャパシタ６５のキャパシタンスが増加すると、Ｓ１２が上昇する。図１９は、図１６の回路のＳ２１特性の一例を示す図である。第５のキャパシタ６５のキャパシタンスが増加すると、Ｓ２１が微減する。
【００５５】
図２０は、図１６の回路のスミスチャートである。図２１は、図１６の回路の利得を示す特性図である。図２０及び図２１は、第１の入力端子４１を入力とし、第１の出力端子４３を出力とするときの特性を表す。
【００５６】
図１６及び図１７に示されるように、コモンゲートの第２のトランジスタ５２の入力側に、コモンソースの第１のトランジスタ５１が存在する。そのため、第２のトランジスタ５２の入力負荷（第１のトランジスタ５１の出力容量）の反射係数は、第１のトランジスタ５１が存在する分だけ高い状態になる。よって、第５のキャパシタ６５による帰還によって、最終出力の反射係数Ｓ２２を上昇させることができる（つまり、Ｓ２２は、図２０のスミスチャートの外側にシフトする）。したがって、図２１に示されるように、図１６の回路のＭＡＧが上昇する。
【００５７】
図２２は、第４の実施形態の増幅器３４の構成の一例を示す図である。増幅器３４は、比較例の増幅器３０の構成に対して、増幅器３１の帰還経路８１，８２と、増幅器３２の帰還経路８３，８４と、増幅器３３の帰還経路８５，８６とが追加された回路である。
【００５８】
図２３は、増幅器３４の利得特性の第１のケース３４＿１を示す図である。図２４は、増幅器３４の利得特性の第２のケース３４＿２を示す図である。図２３及び図２４は、第１の入力端子４１と第２の入力端子４２とを入力とし、第１の出力端子４３と第２の出力端子４４とを出力とするときの利得を表す。
【００５９】
第１のケース３４＿１と第２のケース３４＿２の違いは、３種のフィードバック容量（キャパシタ６１〜６６）の値の違いである。第１のケース３４＿１に対して第２のケース３４＿２の各容量の値を下げている。具体的には、キャパシタ６１，６２は、約９パーセント減、キャパシタ６３，６４は、約２９パーセント減、キャパシタ６５，６６は２５パーセント減である。
【００６０】
２つのケースとも、増幅器３０に比べて、利得が高くなっている。増幅器３４は、増幅器３０とトランジスタの接続構成が同じなので、増幅器３４の消費電力は、増幅器３０と同一である。すなわち、増幅器３４の単位電力当たりの利得は、増幅器３０の単位電力当たりの利得よりも高いことになる。
【００６１】
規格化周波数１のとき、増幅器３０の単位電力当たりの利得（消費電力に対する利得達成効率）は1.29dB／mWである。これに対し、規格化周波数１において、増幅器３４の単位電力当たりの利得（消費電力に対する利得達成効率）は、第１のケースでは2.5dB／mW、第２のケースでは2.0dB／mWである。したがって、増幅器３４は、増幅器３０に比べて、同じ消費電力で高利得を達成できる。つまり、増幅器３４は、低消費電力で高利得を実現することができる。
【００６２】
図２５は、増幅器３０〜３３の利得の一例を示す。図２５では、増幅器３１，３２，３３どの回路も、増幅器３０に比べ規格化周波数１以上では利得が高くなっている。増幅器３３は低い周波数側では利得が増幅器３０に比べ低いが、変曲点、すなわち、ＭＳＧとＭＡＧの切り替えポイントが高周波側にシフトしている。
【００６３】
図２６は、増幅器３０，３１，３４の利得の一例を示す。増幅器３４は、規格化周波数１より高い周波数領域で、増幅器３１よりも高い利得を得ている。増幅器３４では、増幅器３３のタイプの帰還経路を含んでいるため、ＭＳＧとＭＡＧの切り替えポイントが高周波側にシフトする。これにより、増幅器３４は、増幅器３１に比べ高周波側で高利得となっている。
【００６４】
図２７は、第５の実施形態の増幅器３５の構成の一例を示す図である。増幅器３５は、図２の比較例に対して、第１の帰還経路８１と、第２の帰還経路８２と、第５の帰還経路８５と、第６の帰還経路８６とが追加された回路である。
【００６５】
図２８は、増幅器３５の利得の一例を示す。増幅器３５は、増幅器３４と同様に、ＭＳＧとＭＡＧの切り替えポイントが高周波側にシフトしている。よって、増幅器３５は、規格化周波数１より高い周波数領域で、増幅器３１より高い利得を得ている。したがって、増幅器３５は、増幅器３０に比べて、同じ消費電力で高利得を達成できる。つまり、増幅器３５は、低消費電力で高利得を実現することができる。
【００６６】
図２９は、第６の実施形態の増幅器３６の構成の一例を示す図である。増幅器３６は、図２の比較例に対して、第３の帰還経路８３と、第４の帰還経路８４と、第５の帰還経路８５と、第６の帰還経路８６とが追加された回路である。
【００６７】
図３０は、増幅器３６の利得の一例を示す。増幅器３６は、増幅器３４と同様に、ＭＳＧとＭＡＧの切り替えポイントが高周波側にシフトしている。よって、増幅器３６は、規格化周波数１より高い周波数領域で、増幅器３１より高い利得を得ている。したがって、増幅器３６は、増幅器３０に比べて、同じ消費電力で高利得を達成できる。つまり、増幅器３６は、低消費電力で高利得を実現することができる。
【００６８】
図３１は、第７の実施形態の増幅器３７の構成の一例を示す図である。増幅器３７は、図２の比較例に対して、第１の帰還経路８１と、第２の帰還経路８２と、第３の帰還経路８３と、第４の帰還経路８４とが追加された回路である。
【００６９】
図３２は、増幅器３７の利得の一例を示す。増幅器３７は、規格化周波数１付近及び高い周波数領域で、増幅器３１より高い利得を得ている。したがって、増幅器３７は、増幅器３０に比べて、同じ消費電力で高利得を達成できる。つまり、増幅器３７は、低消費電力で高利得を実現することができる。
【００７０】
このように、本実施形態の増幅器によれば、低消費電力で高利得を実現することができる。例えば、本実施形態の増幅器を、図１内の増幅器（送信ローノイズアンプ１３と、送信増幅器１５と、受信ローノイズアンプ２５と、受信増幅器２３とのうちの少なくとも一種）に適用することで、応用システム１の消費電力の増加を抑えたまま、送信装置１０及び受信装置２０のアンテナ利得を大きくすることができる。
【００７１】
以上、増幅器を実施形態により説明したが、本発明は上記実施形態に限定されるものではない。他の実施形態の一部又は全部との組み合わせや置換などの種々の変形及び改良が、本発明の範囲内で可能である。
【００７２】
例えば、上述の実施形態では、トランジスタが電界効果トランジスタである場合を例示したが、トランジスタはバイポーラトランジスタでもよい。トランジスタがバイポーラトランジスタの場合、上述の実施形態において、ソースはエミッタに、コモンソースはコモンエミッタに、ゲートはベースに、コモンゲートはコモンベースに、ドレインはコレクタに置換される。
【００７３】
また、第１のトランジスタと第２のトランジスタと第３のトランジスタと第４のトランジスタのうち、少なくとも一つが電界効果トランジスタで、残りがバイポーラトランジスタでもよい。
【００７４】
また、上述の実施形態では、容量素子の一例としてキャパシタを例示したが、容量素子は、通常言われる「キャパシタ」に限られない。容量素子は、インダクタンス成分ではなくキャパシタンス成分にて帰還をかけるので、主要成分としてキャパシタンス成分を有する素子であればよい。ＣＭＯＳの場合、ＭＯＳトランジスタが容量素子として用いられる場合がある。例えば、ドレインとソースとを短絡することで、ゲート端子とドレインソース短絡端子の２端子を有するＭＯＳトランジスタが容量素子として用いられる。また、バラクタダイオード（可変容量ダイオード）が容量素子として用いられてもよい。
【００７５】
以上の実施形態に関し、更に以下の付記を開示する。
（付記１）
第１のトランジスタと、ソース又はエミッタが前記第１のトランジスタのドレイン又はコレクタに接続された第２のトランジスタとを有する第１のカスコード接続回路と、
前記第１のカスコード接続回路と差動対をなし、ソース又はエミッタが前記第１のトランジスタのソース又はエミッタに共通接続された第３のトランジスタと、ソース又はエミッタが前記第３のトランジスタのドレイン又はコレクタに接続された第４のトランジスタとを有する第２のカスコード接続回路と、
前記第３のトランジスタの出力端子が第１の容量素子を介して前記第１のトランジスタの入力端子に接続された第１の帰還経路と、
前記第１のトランジスタの出力端子が第２の容量素子を介して前記第３のトランジスタの入力端子に接続された第２の帰還経路とを備える、増幅器。
（付記２）
前記第４のトランジスタの出力端子が第３の容量素子を介して前記第１のトランジスタの入力端子に接続された第３の帰還経路と、
前記第２のトランジスタの出力端子が第４の容量素子を介して前記第３のトランジスタの入力端子に接続された第４の帰還経路とを備える、付記１に記載の増幅器。
（付記３）
前記第２のトランジスタの出力端子が第５の容量素子を介して前記第２のトランジスタの入力端子に接続された第５の帰還経路と、
前記第４のトランジスタの出力端子が第６の容量素子を介して前記第４のトランジスタの入力端子に接続された第６の帰還経路とを備える、付記１又は２に記載の増幅器。
（付記４）
第１のトランジスタと、ソース又はエミッタが前記第１のトランジスタのドレイン又はコレクタに接続された第２のトランジスタとを有するカスコード接続回路を備え、
前記カスコード接続回路は、前記第２のトランジスタの出力端子が容量素子を介して前記第２のトランジスタの入力端子に接続された帰還経路を有する、増幅器。
（付記５）
前記カスコード接続回路を差動対で備えた付記４に記載の増幅器。
（付記６）
一対の容量素子と、一対の帰還経路とを備え、
前記一対の帰還経路のうちの一方の帰還経路は、前記差動対のうちの一方の前記カスコード接続回路における前記第２のトランジスタの出力端子が、前記一対の容量素子のうちの一方の容量素子を介して、前記差動対のうちの他方の前記カスコード接続回路における前記第１のトランジスタの入力端子に接続された経路であり、
前記一対の帰還経路のうちの他方の帰還経路は、前記他方の前記カスコード接続回路における前記第２のトランジスタの出力端子が、前記一対の容量素子のうちの他方の容量素子を介して、前記一方の前記カスコード接続回路における前記第１のトランジスタの入力端子に接続された経路である、付記５に記載の増幅器。
（付記７）
付記１から６のいずれか一項に記載の増幅器を、送信アンテナ素子で信号を送信する送信装置と、受信アンテナ素子で信号を受信する受信装置にそれぞれ備える、システム。
【符号の説明】
【００７６】
１  応用システム
１０  送信装置
１１  送信信号処理部
１２  送信器
１３  送信ローノイズアンプ
１４  送信移相器
１５  送信増幅器
１６  送信アンテナ素子
２０  受信装置
２１  受信信号処理部
２２  受信器
２３  受信増幅器
２４  受信移相器
２５  受信ローノイズアンプ
２６  受信アンテナ素子
３０〜３７  増幅器
５１  第１のトランジスタ
５２  第２のトランジスタ
５３  第３のトランジスタ
５４  第４のトランジスタ
５５  第１のカスコード接続回路
５６  第２のカスコード接続回路
５７  第１のバイアス回路
５８  第２のバイアス回路
６１  第１のキャパシタ
６２  第２のキャパシタ
６３  第３のキャパシタ
６４  第４のキャパシタ
６５  第５のキャパシタ
６６  第６のキャパシタ
８１  第１の帰還経路
８２  第２の帰還経路
８３  第３の帰還経路
８４  第４の帰還経路
８５  第５の帰還経路
８６  第６の帰還経路
【図１】
0006662072.tif 000003
【図２】
0006662072.tif 000004
【図３】
0006662072.tif 000005
【図４】
0006662072.tif 000006
【図５】
0006662072.tif 000007
【図６】
0006662072.tif 000008
【図７】
0006662072.tif 000009
【図８】
0006662072.tif 000010
【図９】
0006662072.tif 000011
【図１０】
0006662072.tif 000012
【図１１】
0006662072.tif 000013
【図１２】
0006662072.tif 000014
【図１３】
0006662072.tif 000015
【図１４】
0006662072.tif 000016
【図１５】
0006662072.tif 000017
【図１６】
0006662072.tif 000018
【図１７】
0006662072.tif 000019
【図１８】
0006662072.tif 000020
【図１９】
0006662072.tif 000021
【図２０】
0006662072.tif 000022
【図２１】
0006662072.tif 000023
【図２２】
0006662072.tif 000024
【図２３】
0006662072.tif 000025
【図２４】
0006662072.tif 000026
【図２５】
0006662072.tif 000027
【図２６】
0006662072.tif 000028
【図２７】
0006662072.tif 000029
【図２８】
0006662072.tif 000030
【図２９】
0006662072.tif 000031
【図３０】
0006662072.tif 000032
【図３１】
0006662072.tif 000033
【図３２】
0006662072.tif 000034