(57)【特許請求の範囲】
【請求項１】
基準電圧端子と接地端子との間に第１抵抗、バンドギャップ回路、順方向にバイアスされた第１トランジスタ及び第２抵抗の直列回路が接続されたバンドギャップ基準電圧回路と、
前記バンドギャップ回路の出力を差動増幅して前記基準電圧端子から基準電圧として出力する増幅器回路とを備え、
前記バンドギャップ回路は、コレクタが第３抵抗を介して前記第１抵抗に接続され、エミッタが前記第１トランジスタに接続された順方向バイアスされた第２トランジスタと、コレクタが第４抵抗を介して前記第１抵抗に接続され、エミッタが第５抵抗を介して前記第１トランジスタに接続された第３トランジスタと、前記第２トランジスタと並列に接続された基準電圧の温度依存特性を抑制する電流補正回路とを備え、前記第２トランジスタ及び前記第３抵抗の接続点と、前記第３トランジスタのコレクタ電位とが前記増幅器回路に入力されている
ことを特徴とする半導体集積回路。
【請求項２】
前記電流補正回路は、バンドギャップの電流値を決める複数の抵抗を直列に接続した抵抗回路で構成されていることを特徴とする請求項１に記載の半導体集積回路。
【請求項３】
前記抵抗回路は、各抵抗と並列にレーザ照射により切断可能なフューズが接続されていることを特徴とする請求項２に記載の半導体集積回路。
【請求項４】
前記第２トランジスタは、ベース・コレクタ間を短絡してなるｎｐｎトランジスタで構成され、前記第３トランジスタはベースを第１トランジスタのベースと共通に接続し、コレクタおよびエミッタをそれぞれ並列接続してなる複数個のｎｐｎトランジスタで構成されていることを特徴とする請求項１から３の何れか１項に記載の半導体集積回路。
【請求項５】
前記増幅器回路は、２つのｎｐｎトランジスタのエミッタが共通に接続されて、順方向にバイアスされる第４トランジスタ及び第６抵抗の直列回路を介して接地に接続され、コレクタが個別にｐチャンネル電界効果トランジスタで構成されるカレントミラー回路に接続され、該カレントミラー回路の一方の高抵抗回路出力電圧をｎチャンネル電界効果トランジスタのソースフォロワ回路で電力増幅して基準電圧を出力することを特徴とする請求項１から４の何れか１項に記載の半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、温度依存特性の少ない基準電圧を出力できるバンドギャップ基準電圧を用いた半導体集積回路に関する。
【背景技術】
【０００２】
バンドギャップ基準電圧を用いた半導体集積回路で、温度依存特性の少ないバンドギャップ基準電圧を得るものとして、特許文献１に記載された半導体集積回路が提案されている。
特許文献１に記載された半導体集積回路は、図４に示すように、バンドギャップ回路１００を構成するｎｐｎトランジスタＱＮ１のコレクタに第１抵抗Ｒ１及び第２抵抗Ｒ２を接続している。この第２抵抗Ｒ２と並列に温度依存特性を解消する調整手段１０１を接続するようにしている。この調整手段１０１は、図５に示すように、複数の抵抗ＲＰ１〜ＲＰ１６を直列に接続し、これら抵抗ＲＰ１〜ＲＰ１６の分圧点ｐ１〜ｐ１６を制御信号Ｚ１〜Ｚ４が入力されるデコーダ１０２で選択し、選択した分圧点を増幅器回路１０３に接続するようにしている。なお、図４において、１０４は起動回路である。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００２−２０２８２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記特許文献１に記載された従来技術にあっては、デコーダ１０２を必要とするので、このデコーダ回路分だけ回路面積を増やす必要があり、小型化の要求に応えられないという課題がある。
そこで、本発明は、上記特許文献１に記載された従来技術の課題に着目してなされたものであり、温度依存性を低減する調整のための回路構成を小型化しながら基準電圧の出力電圧範囲を広くできる半導体集積回路を提供することを目的としている。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、本発明に係る半導体集積回路の一態様は、基準電圧端子と接地端子との間に第１抵抗、バンドギャップ回路、順方向にバイアスされた第１トランジスタ及び第２抵抗の直列回路が接続されたバンドギャップ基準電圧回路と、バンドギャップ回路の出力を増幅して基準電圧端子から基準電圧として出力する増幅器回路とを備え、バンドギャップ回路は、コレクタが第２抵抗を介して第１抵抗に接続され、エミッタが第１トランジスタに接続された順方向バイアスされた第２トランジスタと、コレクタが第３抵抗を介して第１抵抗に接続され、エミッタが第４抵抗を介して第１トランジスタに接続された第３トランジスタと、第２トランジスタと並列に接続された基準電圧の温度依存特性を抑制する電流補正回路とを備え、第２トランジスタ及び第２抵抗の接続点と、第３トランジスタのコレクタ電位とが前記増幅器回路に入力されている。
【発明の効果】
【０００６】
本発明の一態様によれば、回路構成を小型化しながら、基準電圧の出力電圧の設定範囲を広げることができる半導体集積回路を提供できる。
【図面の簡単な説明】
【０００７】
【図１】本発明に係る半導体集積回路の第１の実施形態を示す回路図である。
【図２】図１の抵抗調整回路の具体例を示す回路図である。
【図３】図１の半導体集積回路の動作原理を示す回路図である。
【図４】従来の半導体集積回路を示す回路図である。
【図５】図４の調整手段を示す回路図である。
【発明を実施するための形態】
【０００８】
次に、図面を参照して、本発明の一実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
【０００９】
また、以下に示す実施の形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。
まず、本発明の一の態様を表す半導体集積回路の一実施形態について説明する。
【００１０】
半導体集積回路１は、図１に示すように、バンドギャップ基準電圧回路１０と、増幅器回路２０と、起動回路３０とで構成されている。
バンドギャップ基準電圧回路１０は、図１に示すように、基準電圧Ｖｒｅｆを出力する出力端子１１及び接地間に、第１抵抗ＲＢ１、バンドギャップ回路１３、ベースをコレクタに接続した第１トランジスタＱＢ１及び第２抵抗ＲＢ２が直列に接続されている。
【００１１】
バンドギャップ回路１３は、第１抵抗ＲＢ１及び第１トランジスタＱＢ１間に接続された第３抵抗ＲＢ３及びベースをコレクタに接続したｎｐｎ形の第２トランジスタＱＢ２の直列回路を有する。
また、バンドギャップ回路１３は、第１抵抗ＲＢ１及び第１トランジスタＱＢ１間に接続された第４抵抗ＲＢ４と第１トランジスタＱＢ１の接合部電流密度Ｊ１より小さい接合部電流密度Ｊ２で順方向にバイアスされる図示例では４個のトランジスタＱＢ３ａ〜ＱＢ３ｅを並列に接続して構成される第３トランジスタＱＢ３と、各トランジスタＱＢ３ａ〜ＱＢ３ｅの共通に接続されたエミッタと第１トランジスタＱＢ１との間に接続された第５抵抗ＲＢ５との直列回路を有する。
【００１２】
さらに、バンドギャップ回路１３は、第３トランジスタＱＢ３及び第５抵抗ＲＢ５と並列に接続された第６抵抗ＲＢ６を有する。
また、バンドギャップ回路１３は、第２トランジスタＱＢ２と並列に接続された第７抵抗ＲＢ７と電流補正回路１４の直列回路を有する。電流補正回路１４は、図２に示すように、複数例えば１６個の抵抗Ｒを直列に接続し、各抵抗Ｒと並列にフューズＦを接続した構成を有する。この電流補正回路１４では、抵抗Ｒに並列接続されたフューズＦが切断されていない状態では、１６個の抵抗Ｒが配線パターンで形成されたフューズＦによって短絡された状態となり、全抵抗値はフューズの配線抵抗の和で表され、きわめて低い値となっている。この状態から、フューズＦをレーザー照射によって切断することにより、全抵抗値は、切断したフューズ数に応じた数の抵抗Ｒの和となる。
【００１３】
そして、第３抵抗ＲＢ３と第２トランジスタＱＢ２との接続点が増幅器回路２０に接続されている。また、第３トランジスタＱＢ３を構成するトランジスタＱＢ３ａ〜ＱＢ３ｅのコレクタが互いに接続されて増幅器回路２０に接続されている。
また、増幅器回路２０は、図１に示すように、電源電圧Ｖｃｃに接続されたカレントミラー回路２１と、このカレントミラー回路２１に接続された２つのｎｐｎ形トランジスタ２２ａ及び２２ｂと、これらトランジスタ２２ａ及び２２ｂの互いに接続されたエミッタと接地との間に接続されたベースをコレクタに接続したｎｐｎ形トランジスタＱＡ１と抵抗ＲＡ１の直列回路とで差動増幅器を構成している。
【００１４】
カレントミラー回路２１は、２つのｐチャネルＭＯＳＦＥＴ２１ａ及び２１ｂが互いのゲートを接続して構成されている。ｐチャネルＭＯＳＦＥＴ２１ａのゲートはドレインに接続されている。ｐチャネルＭＯＳＦＥＴ２１ｂのドレインが電源電圧端子Ｖｃｃと基準電圧の出力端子１１間に接続された出力段となるｎチャネルＭＯＳＦＥＴ２３のゲートに接続されている。
【００１５】
また、ｎｐｎ形トランジスタ２２ａのベースはバンドギャップ回路１３の第３抵抗ＲＢ３及び第２トランジスタＱＢ２の接続点に接続されている。さらに、ｎｐｎ形トランジスタ２ｂのベースはバンドギャップ回路１３の第３トランジスタＱＢ３を構成するｎｐｎトランジスタＱＢ３ａ〜ＱＢ３ｅのコレクタに接続されている。
したがって、増幅器回路２０はバンドギャップ回路１３の第２抵抗ＲＢ２及び第３抵抗ＲＢ３の電圧が等しくなるように動作する。そして、カレントミラー回路２１の一方の高抵抗回路（ｐチャネルＭＯＳＦＥＴ２１ｂ）の出力電圧をｎチャンネルＭＯＳＦＥＴ２３のソースフォロワ回路で電力増幅して基準電圧を出力する。
起動回路３０は、電源電圧端子２１及び接地間に、抵抗ＲＳ１、ｐチャネルＭＯＳＦＥＴ３１、ベースをコレクタに接続したダイオード接続の２つのｎｐｎ形トランジスタ３２ａ，３２ｂと、起動用トランジスタ３３とで構成されている。
【００１６】
起動用トランジスタ３３は、コレクタが増幅器回路２０のｎｐｎ形トランジスタ２２ａのコレクタに接続され、エミッタがｎｐｎ形トランジスタ２２ａのエミッタに接続され、ベースがｐチャネルＭＯＳＦＥＴ３１及びｎｐｎ形トランジスタ３２ａのコレクタ及びベースに接続されている。
したがって、基準電圧の出力端子１１の基準電圧がゼロである起動時にｐチャネルＭＯＳＦＥＴ３１がオン状態となり、これによって起動用トランジスタ３３がオン状態となる。この起動用トランジスタ３３が増幅器回路２０のｎｐｎ形トランジスタ２２ａと並列に接続されているので、このカレントミラー回路２１のｐチャネルＭＯＳＦＥＴ２１ａがオン状態となって、起動電流が流れる。
【００１７】
次に、バンドギャップ基準電圧回路１０の動作原理を図３について以下に説明する。
増幅器回路２０の入力オフセット電圧がゼロであるものとすると、ｎｐｎ形の第２トランジスタＱＢ２及び第３トランジスタＱＢ３のコレクタ電圧は等しく、バンドギャップ回路１３の第３抵抗ＲＢ３及び第４抵抗ＲＢ４の抵抗値が同じ（Ｒ×１７）であれば、第３抵抗ＲＢ３及び第４抵抗ＲＢ４には同じ電流値が流れる。
【００１８】
このとき、第２トランジスタＱＢ２を流れる電流をＩ１とし、第７抵抗ＲＢ７を流れる電流をＩ２とし、第３トランジスタＱＢ３及び第５抵抗ＲＢ５を流れる電流をＩ３とし、第６抵抗ＲＢ６を流れる電流をＩ４とする。
この場合、第３抵抗ＲＢ３に流れる電流はＩ１＋Ｉ２となり、第４抵抗ＲＢ４を流れる電流はＩ３＋Ｉ４となる。このためＩ１＋Ｉ２＝Ｉ３＋Ｉ４が成り立つ。
【００１９】
また、バンドギャップ回路１３のｎｐｎ形の第２トランジスタＱＢ２に並列に接続された第７抵抗ＲＢ７と第６抵抗ＲＢ６の抵抗値が同じ（Ｒ×３３．５）であれば、これら第７抵抗ＲＢ７及び第６抵抗ＲＢ６には同じ電流値が流れ、Ｉ２＝Ｉ４が成り立つ（従って、Ｉ１＝Ｉ３）。
【００２０】
第２トランジスタＱＢ２の飽和電流をＩｓ、第３トランジスタＱＢ３を構成する各トランジスタＱＢ３ａ〜ＱＢ３ｅのエミッタ面積を第２トランジスタＱＢ２の４倍とし、第２トランジスタＱＢ２のベース・エミッタ間電圧をＶｂｅ１、第３トランジスタＱＢ３を構成する各トランジスタＱＢ３ａ〜ＱＢ３ｅのベース・エミッタ間電圧をＶｂｅ２とすると、素子バラツキが無ければ次の式が成り立つ。
【数１】
0006716918.tif 000002
ここで、ｋ：ボルツマン定数（１．３８×１０−２３）
ｑ：電子の電荷（１．６０２×１０−１９）
Ｔ：絶対温度
【００２１】
また、Ｖｂｅ１＝Ｉ３×Ｒ＋Ｖｂｅ２（ＲＰ２の抵抗値をＲとする）から
【数２】
0006716918.tif 000003
となる。
さらに、抵抗ＲＢ７、及び抵抗ＲＢ６に電圧Ｖｂｅ１がかかることから
Ｉ２×ＲＢ７＝Ｉ４×ＲＢ６＝Ｖｂｅ１  ・・・（４）
となる。
【００２２】
基準電圧Ｖｒｅｆは、
Ｖｒｅｆ＝（Ｉ１＋Ｉ２＋Ｉ３＋Ｉ４）×ＲＢ２＋Ｖｂｅ＿ＱＢ１＋Ｖｂｅ１＋
（Ｉ１＋Ｉ２）×ＲＢ３＋（Ｉ１＋Ｉ２＋Ｉ３＋Ｉ４）×ＲＢ１
＝２（Ｉ１＋Ｉ２）×ＲＢ２＋Ｖｂｅ＿ＱＢ１＋Ｖｂｅ１＋
（Ｉ１＋Ｉ２）×ＲＢ３＋２（Ｉ１＋Ｉ２）×ＲＢ１  ・・・（５）
（∵Ｉ１＋Ｉ２＝Ｉ３＋Ｉ４）
ここで、ＲＢ２＝４Ｒ，ＲＢ４＝ＲＢ３＝１７Ｒ，ＲＢ１＝２１Ｒに設定し、ダイオード接続の第１トランジスタＱＢ１のベース−エミッタ間電圧をＶｂｅ＿ＱＢ１＝Ｖｂｅ１＝Ｖｂｅとすれば、基準電圧Ｖｒｅｆは、
Ｖｒｅｆ＝２（Ｉ１＋Ｉ２）×４Ｒ＋Ｖｂｅ＋Ｖｂｅ＋（Ｉ１＋Ｉ２）×１７Ｒ
＋２（Ｉ１＋Ｉ２）×２１Ｒ
＝（２×４＋１７＋２×２１）×（Ｉ１＋Ｉ２）×Ｒ＋２×Ｖｂｅ
＝６７×（Ｉ１＋Ｉ２）×Ｒ＋２×Ｖｂｅ  ・・・（６）
となる。
ここで、Ｉ１＝Ｉ３から、
【数３】
0006716918.tif 000004
となる。
【００２３】
したがって、
【数４】
0006716918.tif 000005
となる。
【００２４】
また、Ｖｂｅ＝Ｖｂｅ１＝Ｉ２×ＲＢ７＝Ｉ２×３３．５Ｒから
【数５】
0006716918.tif 000006
となる。
【００２５】
よって、
【数６】
0006716918.tif 000007
となり、温度２５℃でＶｂｅ＝０．６２Ｖであるときに、基準電圧Ｖｒｅｆ＝４．８６４Ｖとなる。
【００２６】
この（１０）式の基準電圧Ｖｒｅｆを温度Ｔで偏微分すると、
【数７】
0006716918.tif 000008
となり、∂Ｖｂｅ／∂Ｔ＝−２ｍＶ／℃であるから
【数８】
0006716918.tif 000009
となり、基準電圧Ｖｒｅｆは温度依存特性を持たないことになる。
本実施形態では、第２トランジスタＱＢ２に並列に接続された第７抵抗ＲＢ７の抵抗値を調整して素子バラツキを補正し、基準電圧Ｖｒｅｆの温度依存特性をゼロにすることができる。
【００２７】
ここで、特にバンドギャップ回路１３を構成する第２トランジスタＱＢ２と第３トランジスタＱＢ３を構成する各トランジスタＱＢ３ａ〜ＱＢ３ｅの比率がバラツき、例えば、第３トランジスタＱＢ３を構成する各トランジスタＱＢ３ａ〜ＱＢ３ｅのエミッタ面積が第２トランジスタＱＢ２の３．８倍になったとする。
【数９】
0006716918.tif 000010
【００２８】
増幅器回路２０の入力オフセット電圧がゼロで第３抵抗ＲＢ３及び第４抵抗ＲＢ４の抵抗値が同じ（Ｒ×１７）であれば、第３抵抗ＲＢ３及び第４抵抗ＲＢ４には同じ電流値が流れ、
Ｉ１＋Ｉ２＝Ｉ３＋Ｉ４  ・・・（１４）
となる。
【００２９】
また、電流補正回路１４の抵抗ＲＢ７及び第６抵抗ＲＢ６には同じ電圧Ｖｂｅ１がかかるから、
Ｉ２×（２６．５＋ｎ）Ｒ＝Ｉ４×３３．５Ｒ
＝Ｖｂｅ（∵Ｖｂｅ１＝Ｖｂｅ）・・・（１５）
したがって、負でない整数ｎを与えると（１３）〜（１５）式を満たすように電流Ｉ１，Ｉ２，Ｉ３及びＩ４が決まり、基準電圧Ｖｒｅｆは、
【数１０】
0006716918.tif 000011
となる。
【００３０】
さらに、基準電圧Ｖｒｅｆに温度依存特性を持たせないためには、
【数１１】
0006716918.tif 000012
となる。
【００３１】
以上から、
【数１２】
0006716918.tif 000013
具体的には、ｎ＝１１（ＲＢ７＝３７．５Ｒ）となるようにフューズＦをレーザー照射によってカットすることにより、Ｖｒｅｆ≒４．８６Ｖで温度依存特性なしに設定できる。
【００３２】
また、バンドギャップ回路１３を構成する第２トランジスタＱＢ２と第３トランジスタＱＢ３を構成する各トランジスタＱＢ３ａ〜ＱＢ３ｅの比率がバラツき、例えば、トランジスタＱＢ３ａ〜ＱＢ３ｅの   エミッタ面積が第２トランジスタＱＢ２の４．２倍になったとする。
この場合には、
【数１３】
0006716918.tif 000014
となり、基準電圧Ｖｒｅｆが温度特性を持たせないためには、
【数１４】
0006716918.tif 000015
から、
【数１５】
0006716918.tif 000016
となる。
具体的には、ｎ＝４（ＲＢ７＝３０．５Ｒ）となるようにフューズＦをカットすることにより、Ｖｒｅｆ≒４．８６Ｖで温度依存特性なしに設定できる。
【００３３】
したがって、特許文献１に記載された従来技術のように、デコーダ回路を基板上に配置する必要がなく、バンドギャップ回路の回路面積を低減することができ、半導体集積回路全体の回路面積も低減することができる。
なお、上記実施形態では、電流補正回路１４として、抵抗Ｒ及びフューズＦの並列回路を直列に接続した場合について説明したが、これに限定されるものではなく、抵抗Ｒ及びフューズＦの並列回路を並列に接続して電流補正回路１４を構成することもできる。
また、増幅器回路２０の構成も上記構成に限定されるものではなく、任意の差動増幅器を適用することができ、同様に起動回路３０についても任意の起動回路を適用することができる。
【符号の説明】
【００３４】
１…半導体周期瀬回路、１０…バンドギャップ基準電圧回路、１１…出力端子、１３…バンドギャップ回路、ＱＢ１…第１トランジスタ、ＱＢ２…第２トランジスタ、ＱＢ３…第３トランジスタ、ＲＢ１…第１抵抗、ＲＢ２…第２抵抗、ＲＢ３…第３抵抗、ＲＢ４…第４抵抗、ＲＢ５…第５抵抗、ＲＢ６…第６抵抗、ＲＢ７…第７抵抗、１４…電流補正回路、Ｒ…抵抗、Ｆ…フューズ、２０…増幅器回路、３０…起動回路
【図１】
0006716918.tif 000017
【図２】
0006716918.tif 000018
【図３】
0006716918.tif 000019
【図４】
0006716918.tif 000020
【図５】
0006716918.tif 000021