(57)【特許請求の範囲】
【請求項１】
伝送信号から生成される差動信号が入力される一次素子と、
前記一次素子と磁気結合または容量結合し、前記差動信号の交流成分を含む交流信号を出力する二次素子と、
前記二次素子と電気的に接続され、前記交流信号が流れる一対の伝送線路として第１伝送線路及び第２伝送線路を有し、前記交流信号から前記伝送信号を抽出する二次回路と、
前記第１伝送線路に設けられた第１ノードと前記第２伝送線路に設けられた第２ノードとの間の中間電圧を基準電圧に収束させるように前記中間電圧を帰還する帰還回路とを備え、
前記帰還回路には、前記中間電圧と前記基準電圧とが入力され、
前記帰還回路の出力は、前記第１伝送線路に設けられた第３ノードと、前記第２伝送線路に設けられた第４ノードと、に電気的に接続され、
前記第３ノードは、前記第１ノードと前記二次素子との間に位置し、
前記第４ノードは、前記第２ノードと前記二次素子との間に位置することを特徴とする信号伝送回路。
【請求項２】
前記二次回路は、前記一対の伝送線路間の電圧を分圧する分圧回路をさらに備え、
前記中間電圧は、前記分圧回路により分圧された電圧であることを特徴とする請求項１記載の信号伝送回路。
【請求項３】
前記帰還回路は、前記交流信号の通過を制限するように構成されていることを特徴とする請求項１または２記載の信号伝送回路。
【請求項４】
前記帰還回路は、前記中間電圧と前記基準電圧との差分に応じて、前記第３ノードと前記第４ノードを流れる電流を制御することで、前記中間電圧を帰還することを特徴とする請求項１乃至３のいずれか１項に記載の信号伝送回路。
【請求項５】
前記二次回路は、前記一対の伝送線路の各々から入力される前記交流信号を比較するコンパレータと、前記コンパレータの比較結果に基づいて前記伝送信号を抽出する抽出回路とを備えることを特徴とする請求項１乃至４のいずれか１項に記載の信号伝送回路。
【請求項６】
前記コンパレータは、前記一対の伝送線路に電気的に接続される第１コンパレータおよび第２コンパレータで構成され、
前記第１コンパレータおよび前記第２コンパレータは、それぞれ前記伝送信号の立ち下がりに対応する信号および前記伝送信号の立ち上がりに対応する信号を出力することを特徴とする請求項５記載の信号伝送回路。
【請求項７】
前記一次素子と電気的に接続され、前記伝送信号から前記差動信号を生成する一次回路をさらに備え、
前記一次素子および前記二次素子は、それぞれ互いに磁気結合された一次コイルおよび二次コイルであり、
前記一次回路は、前記伝送信号に基づく差動信号を微分する微分回路と、微分された前記伝送信号に基づく差動信号のうち前記伝送信号の立ち上がりに対応する信号を前記一次コイルの第１端に出力し、かつ前記伝送信号の立ち下がりに対応する信号を前記一次コイルの第２端に出力する駆動回路とを備えることを特徴とする請求項６記載の信号伝送回路。
【請求項８】
前記第３ノードは、電気素子を介することなく前記二次素子に接続されており、
前記第４ノードは、電気素子を介することなく前記二次素子に接続されている、
請求項１〜７のいずれか１項に記載の信号伝送回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に信号伝送回路、より詳細には、一次回路と二次回路とが磁気結合または容量結合した信号伝送回路に関する。
【背景技術】
【０００２】
従来、磁気結合を用いて一次回路から二次回路に信号を伝送する無線通信システム（信号伝送回路）が知られており、たとえば特許文献１に開示されている。この無線通信システムは、送信機と、受信機とを備えている。
【０００３】
送信機は、送信データが入力される送信回路（一次回路）と、送信アンテナとしての送信コイルとを備えている。送信回路は、送信データに対応した電流を送信コイルに流すことで、送信コイルに送信データに対応した磁界変化を発生させる。
【０００４】
受信機は、受信アンテナとしての受信コイルと、受信回路（二次回路）とを備えている。受信コイルは、送信コイルと誘導結合され、送信コイルで発生する磁界変化を検出する。受信回路は、受信コイルの一端および他端に発生する誘導起電力に基づいて、受信データを生成する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−３６４９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、このような信号伝送回路では、たとえば雷サージなどにより一次回路にノイズが印加されると、ノイズが二次回路に伝わり、二次回路の誤動作を引き起こす可能性があるため、対策が望まれている。
【０００７】
本発明は、一次回路にノイズが印加されても、二次回路の誤動作を引き起こし難い信号伝送回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の第１の形態の信号伝送回路は、伝送信号から生成される差動信号が入力される一次素子と、前記一次素子と磁気結合または容量結合し、前記差動信号の交流成分を含む交流信号を出力する二次素子と、前記二次素子と電気的に接続され、前記交流信号が流れる一対の伝送線路として第１伝送線路及び第２伝送線路を有し、前記交流信号から前記伝送信号を抽出する二次回路と、前記第１伝送線路に設けられた第１ノードと前記第２伝送線路に設けられた第２ノードとの間の中間電圧を基準電圧に収束させるように前記中間電圧を帰還する帰還回路とを備え、前記帰還回路には、前記中間電圧と前記基準電圧とが入力され、前記帰還回路の出力は、前記第１伝送線路に設けられた第３ノードと、前記第２伝送線路に設けられた第４ノードと、に電気的に接続され、前記第３ノードは、前記第１ノードと前記二次素子との間に位置し、前記第４ノードは、前記第２ノードと前記二次素子との間に位置することを特徴とする。
【０００９】
本発明の第２の形態の信号伝送回路は、第１の形態の信号伝送回路において、前記二次回路は、前記一対の伝送線路間の電圧を分圧する分圧回路をさらに備え、前記中間電圧は、前記分圧回路により分圧された電圧であることが好ましい。
【００１０】
本発明の第３の形態の信号伝送回路は、第１または第２の形態の信号伝送回路において、前記帰還回路は、前記交流信号の通過を制限するように構成されていることが好ましい。
【００１１】
本発明の第４の形態の信号伝送回路は、第１〜第３のいずれかの形態の信号伝送回路において、前記帰還回路は、前記中間電圧と前記基準電圧との差分に応じて、前記第３ノードと前記第４ノードを流れる電流を制御することで、前記中間電圧を帰還することが好ましい。
【００１３】
本発明の第５の形態の信号伝送回路は、第１〜第４のいずれかの形態の信号伝送回路において、前記二次回路は、前記一対の伝送線路の各々から入力される前記交流信号を比較するコンパレータと、前記コンパレータの比較結果に基づいて前記伝送信号を抽出する抽出回路とを備えることが好ましい。
【００１４】
本発明の第６の形態の信号伝送回路は、第５の形態の信号伝送回路において、前記コンパレータは、前記一対の伝送線路に電気的に接続される第１コンパレータおよび第２コンパレータで構成され、前記第１コンパレータおよび前記第２コンパレータは、それぞれ前記伝送信号の立ち下がりに対応する信号および前記伝送信号の立ち上がりに対応する信号を出力することが好ましい。
【００１５】
本発明の第７の形態の信号伝送回路は、第６の形態の信号伝送回路において、前記一次素子と電気的に接続され、前記伝送信号から前記差動信号を生成する一次回路をさらに備え、前記一次素子および前記二次素子は、それぞれ互いに磁気結合された一次コイルおよび二次コイルであり、前記一次回路は、前記伝送信号に基づく差動信号を微分する微分回路と、微分された前記伝送信号に基づく差動信号のうち前記伝送信号の立ち上がりに対応する信号を前記一次コイルの第１端に出力し、かつ前記伝送信号の立ち下がりに対応する信号を前記一次コイルの第２端に出力する駆動回路とを備えることが好ましい。
本発明の第８の形態の信号伝送回路は、第１〜第７のいずれかの形態の信号伝送回路において、前記第３ノードは、電気素子を介することなく前記二次素子に接続されており、前記第４ノードは、電気素子を介することなく前記二次素子に接続されていることが好ましい。
【発明の効果】
【００１６】
本発明は、一次回路にノイズが印加され、ノイズが二次回路に伝わっても、帰還回路により二次回路の一対の伝送線路間の中間電圧が基準電圧に収束するので、二次回路の入力電圧の変動を抑制することができる。したがって、本発明は、一次回路にノイズが印加されても、二次回路の誤動作を引き起こし難い。
【図面の簡単な説明】
【００１７】
【図１】実施形態に係る信号伝送回路の全体構成を示す概略ブロック図である。
【図２】実施形態に係る信号伝送回路の全体構成を示す概略回路図である。
【図３】実施形態に係る信号伝送回路の一次回路を示す概略回路図である。
【図４】実施形態に係る信号伝送回路における一次回路および一次素子の動作波形図である。
【図５】実施形態に係る信号伝送回路における二次回路および二次素子の動作波形図である。
【図６】図６Ａは、実施形態に係る信号伝送回路の帰還回路を示す概略ブロック図である。図６Ｂは、実施形態に係る信号伝送回路の帰還回路を示す概略回路図である。
【図７】比較例に係る信号伝送回路の二次回路を示す概略回路図である。
【図８】比較例に係る信号伝送回路において、コモンモードノイズを印加したシミュレーションの結果を示す波形図である。
【図９】実施形態に係る信号伝送回路において、コモンモードノイズを印加したシミュレーションの結果を示す波形図である。
【図１０】実施形態に係る信号伝送回路において、帰還回路の周波数特性を示す図である。
【図１１】実施形態に係る信号伝送回路において、一次回路および絶縁回路の他の構成を示す概略回路図である。
【発明を実施するための形態】
【００１８】
本発明の実施形態に係る信号伝送回路１００は、図１、図２に示すように、一次コイルＬ１（一次素子）および二次コイルＬ２（二次素子）からなるトランスを有する絶縁回路３と、二次回路２と、帰還回路４とを備えている。一次コイルＬ１には、伝送信号Ｓ１から生成される差動信号Ｓ２１，Ｓ２２が入力される。
【００１９】
二次コイルＬ２は、一次コイルＬ１と磁気結合し、差動信号Ｓ２１，Ｓ２２の交流成分を含む交流信号Ｓ３１，Ｓ３２を出力する。二次回路２は、二次コイルＬ２と電気的に接続され、交流信号Ｓ３１，Ｓ３２が流れる一対の伝送線路２４，２５を有している。また、二次回路２は、交流信号Ｓ３１，Ｓ３２から伝送信号Ｓ１を抽出し、出力信号Ｓ５として出力する。
【００２０】
そして、帰還回路４は、一対の伝送線路２４，２５間の電圧の中間電圧ＶＣ１を基準電圧ＶＲ１に収束させるように中間電圧ＶＣ１を帰還する。
【００２１】
以下、本実施形態の信号伝送回路１００について詳細に説明する。ただし、以下に説明する構成は、本発明の一例に過ぎず、本発明は下記の実施形態に限定されることはなく、この実施形態以外であっても、本発明に係る技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能である。
【００２２】
一次回路１は、一次コイルＬ１（一次素子）と電気的に接続され、伝送信号Ｓ１から差動信号Ｓ２１，Ｓ２２を生成する。伝送信号Ｓ１は、データ（ここでは、シリアルデータ）を電気的に表現した信号である。一次回路１は、図１、図２に示すように、波形整形回路１１と、交流成分抽出回路１２と、駆動回路１３とを備えている。
【００２３】
波形整形回路１１は、たとえばシュミットトリガ回路で構成されている。波形整形回路１１は、伝送信号Ｓ１の立ち上がりエッジおよび立ち下がりエッジを急峻に整形することで、伝送信号Ｓ１の高調波成分を増幅する。なお、波形整形回路１１をシュミットトリガ回路に限定する趣旨ではなく、波形整形回路１１は他の構成であってもよい。
【００２４】
交流成分抽出回路１２は、信号変換回路１４と、微分回路１５とを備えている。信号変換回路１４は、差動アンプで構成されている。信号変換回路１４は、図３に示すように、波形整形回路１１から出力されるシングルエンドの信号Ｓ１１を２つの差動信号Ｓ１２，Ｓ１３に変換して出力する。差動信号Ｓ１３は、図４に示すように、信号Ｓ１１から僅かに位相が遅れている。また、差動信号Ｓ１２は、図４に示すように、差動信号Ｓ１３の位相を反転した信号である。
【００２５】
微分回路１５は、図３に示すように、信号変換回路１４から出力される差動信号Ｓ１２，Ｓ１３を微分することで、差動信号Ｓ１２，Ｓ１３の交流成分を抽出した差動信号Ｓ１４，Ｓ１５を出力する。微分回路１５は、２つのＮＯＴ素子１５１，１５２と、２つの微分器１５３，１５４と、２つのスイッチング素子１５５，１５６とを備えている。ＮＯＴ素子１５１，１５２は、それぞれ差動信号Ｓ１２，Ｓ１３の位相を反転した信号を出力する。微分器１５３，１５４は、それぞれＮＯＴ素子１５１，１５２から出力される信号を微分して出力する。微分器１５３，１５４は、たとえば抵抗およびキャパシタを有するＲＣ回路で構成される。
【００２６】
スイッチング素子１５５，１５６は、それぞれ微分器１５３，１５４に並列に電気的に接続される。スイッチング素子１５５，１５６は、それぞれ差動信号Ｓ１２，Ｓ１３によりオン／オフが切り替えられる。つまり、スイッチング素子１５５，１５６は、それぞれ差動信号Ｓ１２，Ｓ１３がハイレベルのときにオン、ローレベルのときにオフに切り替わる。
【００２７】
したがって、ＮＯＴ素子１５１，１５２から出力される信号は、それぞれ差動信号Ｓ１２，Ｓ１３がハイレベルのときは微分器１５３，１５４を通過せず、ローレベルのときに微分器１５３，１５４を通過する。このため、差動信号Ｓ１４は、図４に示すように、信号Ｓ１１の立ち上がりエッジを微分した信号となる。また、差動信号Ｓ１５は、図４に示すように、信号Ｓ１１の立ち下がりエッジを微分した信号となる。なお、差動信号Ｓ１４は、電源電位点Ｖｄｄに一定電流を流す定電流源ＩＳ３により、オフセットが与えられている。また、差動信号Ｓ１５は、回路グランドＧＮＤに一定電流を流す定電流源ＩＳ４により、オフセットが与えられている。
【００２８】
駆動回路１３は、図３に示すように、微分回路１５から出力される差動信号Ｓ１２〜Ｓ１５に基づいて、絶縁回路３の一次コイルＬ１を駆動するための差動信号（電流信号）Ｓ２１，Ｓ２２を生成して出力する。駆動回路１３は、４つのスイッチング素子Ｑ１〜Ｑ４で構成されている。スイッチング素子Ｑ１，Ｑ２は、ｎｐｎ型のバイポーラトランジスタである。スイッチング素子Ｑ３，Ｑ４は、エンハンスメント型のｎチャネルＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である。
【００２９】
スイッチング素子Ｑ１，Ｑ２のコレクタは、電源電位点Ｖｄｄに電気的に接続されている。スイッチング素子Ｑ１のベースには、差動信号Ｓ１４が入力される（図３の「ａ」参照）。また、スイッチング素子Ｑ２のベースには、差動信号Ｓ１５が入力される（図３の「ｂ」参照）。スイッチング素子Ｑ３，Ｑ４のソースは、回路グランドＧＮＤに電気的に接続されている。スイッチング素子Ｑ３のゲートには、差動信号Ｓ１２が入力される（図３の「ｃ」参照）。また、スイッチング素子Ｑ４のゲートには、差動信号Ｓ１３が入力される（図３の「ｄ」参照）。スイッチング素子Ｑ１のエミッタおよびスイッチング素子Ｑ３のドレインの接続点は、一次コイルＬ１の第１端に電気的に接続されている。また、スイッチング素子Ｑ２のエミッタおよびスイッチング素子Ｑ４のドレインの接続点は、一次コイルＬ１の第２端に電気的に接続されている。
【００３０】
駆動回路１３により、図４に示すような波形の電流（差動信号Ｓ２１）が一次コイルＬ１の第１端に入力される。また、駆動回路１３により、図４に示すような波形の電流（差動信号Ｓ２２）が一次コイルＬ１の第２端に入力される。そして、差動信号Ｓ２２は、差動信号Ｓ２１の位相を反転した信号である。したがって、一次コイルＬ１には、図４に示すような交流電圧Ｖ１が印加される。
【００３１】
言い換えれば、駆動回路１３は、微分された差動信号Ｓ２１，Ｓ２２のうち、伝送信号Ｓ１の立ち上がりに対応する信号（差動信号Ｓ２１）を一次コイルＬ１の第１端に出力する。また、駆動回路１３は、微分された差動信号Ｓ２１，Ｓ２２のうち、伝送信号Ｓ１の立ち下がりに対応する信号（差動信号Ｓ２２）を一次コイルＬ１の第２端に出力する。
【００３２】
ところで、単にデータに応じた矩形波をトランス（一次コイルＬ１および二次コイルＬ２）に入力する場合でも、一次コイルＬ１に入力される信号の交流成分が二次コイルＬ２に伝わる。しかしながら、トランスは直流成分に対してはインピーダンスが低いため、単にデータに応じた矩形波をトランスに入力した場合、一次コイルＬ１および一次回路１に電流が流れ続け、消費電力が増大するおそれがある。
【００３３】
そこで、本実施形態の信号伝送回路１００では、一次回路１に微分回路１５を備えることで、一次コイルＬ１に入力される信号の直流成分を除いている。したがって、本実施形態の信号伝送回路１００では、一次コイルＬ１および一次回路１に電流が流れ続けることがなく、消費電力の低減を図ることができる。なお、微分回路１５を備えるか否かは任意である。
【００３４】
二次回路２は、図１、図２に示すように、Ａ／Ｄ変換回路２１と、抽出回路２２とを備えている。また、二次回路２は、交流信号Ｓ３１，Ｓ３２がそれぞれ流れる一対の伝送線路２４，２５を有している。
【００３５】
Ａ／Ｄ変換回路２１は、二次コイルＬ２から出力されるアナログ信号である交流信号Ｓ３１，Ｓ３２をディジタルのパルス信号Ｓ４１，Ｓ４２に変換して出力する。Ａ／Ｄ変換回路２１は、第１コンパレータ２１１と、第２コンパレータ２１２と、分圧回路２３とを備えている。
【００３６】
第１コンパレータ２１１および第２コンパレータ２１２は、一対の伝送線路２４，２５に電気的に接続されている。第１コンパレータ２１１および第２コンパレータ２１２は、一対の伝送線路２４，２５の各々から入力される交流信号Ｓ３１，Ｓ３２を比較する。
【００３７】
第１コンパレータ２１１の反転入力端子（−）には、交流信号Ｓ３１が入力される。第１コンパレータ２１１の非反転入力端子（＋）には、オフセット電圧が重畳された交流信号Ｓ３２が入力される。オフセット電圧は、抵抗Ｒ３および定電流源ＩＳ１により生成される。抵抗Ｒ３は、第１コンパレータ２１１の非反転入力端子（＋）と伝送線路２５との間に電気的に接続される。定電流源ＩＳ１は、抵抗Ｒ３の一端および第１コンパレータ２１１の非反転入力端子（＋）の接続点と、電源電位点Ｖｄｄとの間に電気的に接続される。
【００３８】
第１コンパレータ２１１は、オフセット電圧が重畳された交流信号Ｓ３２が交流信号Ｓ３１よりも大きいときにハイレベル、それ以外のときにローレベルとなるパルス信号Ｓ４１を出力する。パルス信号Ｓ４１は、伝送信号Ｓ１が立ち下がるタイミングとほぼ同じタイミングでパルスが発生する信号となる。つまり、第１コンパレータ２１１は、伝送信号Ｓ１の立ち下がりに対応する信号（パルス信号Ｓ４１）を出力する。
【００３９】
第２コンパレータ２１２の反転入力端子（−）には、交流信号Ｓ３２が入力される。第２コンパレータ２１２の非反転入力端子（＋）には、オフセット電圧が重畳された交流信号Ｓ３１が入力される。オフセット電圧は、抵抗Ｒ４および定電流源ＩＳ２により生成される。抵抗Ｒ４は、第２コンパレータ２１２の非反転入力端子（＋）と伝送線路２４との間に電気的に接続される。定電流源ＩＳ２は、抵抗Ｒ４の一端および第２コンパレータ２１２の非反転入力端子（＋）の接続点と、電源電位点Ｖｄｄとの間に電気的に接続される。
【００４０】
第２コンパレータ２１２は、オフセット電圧が重畳された交流信号Ｓ３１が交流信号Ｓ３２よりも大きいときにハイレベル、それ以外のときにローレベルとなるパルス信号Ｓ４２を出力する。パルス信号Ｓ４２は、伝送信号Ｓ１が立ち上がるタイミングとほぼ同じタイミングでパルスが発生する信号となる。つまり、第２コンパレータ２１２は、伝送信号Ｓ１の立ち上がりに対応する信号（パルス信号Ｓ４２）を出力する。
【００４１】
上述のように、本実施形態の信号伝送回路１００では、第１コンパレータ２１１および第２コンパレータ２１２の非反転入力端子（＋）にオフセット電圧を与えている。このため、本実施形態の信号伝送回路１００では、第１コンパレータ２１１および第２コンパレータ２１２でのチャタリングを防止することができる。
【００４２】
なお、本実施形態の信号伝送回路１００は、オフセット電圧を任意に調整することのできるトリミング回路を備えていることが好ましい。この構成では、部品のばらつきなどにより第１コンパレータ２１１および第２コンパレータ２１２の感度が変動した場合に、トリミング回路により感度を調整することができる。トリミング回路は、たとえば定電流源ＩＳ１，ＩＳ２の流す電流の電流値を調整することで、オフセット電圧を任意に調整する。もちろん、トリミング回路を備えるか否か、さらには第１コンパレータ２１１および第２コンパレータ２１２にオフセット電圧を与える構成を備えるか否かは任意である。
【００４３】
分圧回路２３は、一対の伝送線路２４，２５間の電圧を分圧するように構成されている。分圧回路２３は、抵抗Ｒ１および抵抗Ｒ２の直列回路で構成されている。抵抗Ｒ１の第１端は、伝送線路２４に電気的に接続されている。抵抗Ｒ２の第１端は、伝送線路２５に電気的に接続されている。そして、抵抗Ｒ１の第２端および抵抗Ｒ２の第２端の接続点の電位が、一対の伝送線路２４，２５間の中間電圧ＶＣ１となる。言い換えれば、中間電圧ＶＣ１は、分圧回路２３により分圧された電圧である。
【００４４】
ここで、中間電圧ＶＣ１は、一対の伝送線路２４，２５間の電圧を分圧した電圧であればよく、抵抗Ｒ１，Ｒ２の抵抗値は等しくなくてもよい。なお、抵抗Ｒ１，Ｒ２の抵抗値を同じとすることにより、回路設計を簡素にできる。また、分圧回路２３は、２つの抵抗Ｒ１，Ｒ２の直列回路のみならず、さらに多数の抵抗の直列回路で構成されていてもよい。また、分圧回路２３は、抵抗の代わりに、複数のキャパシタの直列回路で構成されていてもよい。なお、本実施形態の信号伝送回路１００が分圧回路２３を備えるか否かは任意である。
【００４５】
抽出回路２２は、たとえばＲＳフリップフロップ回路で構成されている。抽出回路２２は、パルス信号Ｓ４１，Ｓ４２に基づいて伝送信号Ｓ１を抽出し、出力信号Ｓ５として出力する。言い換えれば、抽出回路２２は、コンパレータ（第１コンパレータ２１１および第２コンパレータ２１２）の比較結果に基づいて伝送信号Ｓ１を抽出する。
【００４６】
ここで、「伝送信号Ｓ１を抽出する」とは、一次回路１から二次回路２に伝送されるデータを取り出すことのできる形で伝送信号Ｓ１を抽出するという意味である。つまり、抽出回路２２で抽出される伝送信号Ｓ１は、一次回路１に入力される伝送信号Ｓ１と同一の信号情報を有していればよく、伝送信号Ｓ１の振幅などの波形の形状や遅延は同一でなくてもよい。
【００４７】
具体的には、抽出回路２２のリセット端子（図２に示す「Ｒ」）にパルス信号Ｓ４１が入力され、セット端子（図２に示す「Ｓ」）にパルス信号Ｓ４２が入力される。抽出回路２２は、セット端子にパルス信号Ｓ４２のパルスが入力されるとハイレベルに、リセット端子にパルス信号Ｓ４１のパルスが入力されるとローレベルとなる出力信号Ｓ５を出力する。ここで、既に述べたように、パルス信号Ｓ４１のパルスが発生するタイミングは、伝送信号Ｓ１が立ち下がるタイミングとほぼ同じである。また、パルス信号Ｓ４２のパルスが発生するタイミングは、伝送信号Ｓ１が立ち上がるタイミングとほぼ同じである。したがって、出力信号Ｓ５は、伝送信号Ｓ１とほぼ同じタイミングでローレベルとハイレベルを交互に切り替える信号となる。つまり、抽出回路２２は、伝送信号Ｓ１を抽出し、出力信号Ｓ５として出力する。
【００４８】
帰還回路４は、図６Ａに示すように、差動増幅回路４１と、制御回路４２とを備えている。制御回路４２は、第１バッファ４２１と、第２バッファ４２２とをさらに備えている。また、制御回路４２は、一対の端子Ｔ１１，Ｔ１２を有している。一対の端子Ｔ１１，Ｔ１２は、それぞれノード２６，２７に電気的に接続されている。ここで、ノード２６，２７は、図２に示すように、一対の伝送線路２４，２５のそれぞれに設けられている。なお、端子Ｔ１１，Ｔ１２は、たとえば基板上に配線として形成された導体の一部であってもよい。
【００４９】
差動増幅回路４１は、図６Ｂに示すように、８つのスイッチング素子Ｑ５〜Ｑ１２と、定電流源ＩＳ５とを備えている。スイッチング素子Ｑ５，Ｑ６，Ｑ９，Ｑ１２は、エンハンスメント型のｎチャネルＭＯＳＦＥＴである。また、スイッチング素子Ｑ７，Ｑ８，Ｑ１０，Ｑ１１は、エンハンスメント型のｐチャネルＭＯＳＦＥＴである。スイッチング素子Ｑ５のゲートには、基準電圧ＶＲ１が入力される。ここで、基準電圧ＶＲ１は、たとえばＢＧＲ（Band Gap Reference）回路で生成される電圧である。スイッチング素子Ｑ６のゲートには、中間電圧ＶＣ１が入力される。スイッチング素子Ｑ５，Ｑ６のソースは、定電流源ＩＳ５に電気的に接続されている。定電流源ＩＳ５は、回路グランドＧＮＤに一定電流を流す。
【００５０】
スイッチング素子Ｑ５のドレインは、スイッチング素子Ｑ７のドレインおよびゲートに電気的に接続されている。スイッチング素子Ｑ７のゲートは、スイッチング素子Ｑ８のゲートに電気的に接続されている。スイッチング素子Ｑ８のドレインは、スイッチング素子Ｑ９のドレインおよびゲートに電気的に接続されている。スイッチング素子Ｑ７，Ｑ８のソースは、電源電位点Ｖｄｄに電気的に接続されている。スイッチング素子Ｑ９のソースは、回路グランドＧＮＤに電気的に接続されている。つまり、スイッチング素子Ｑ５，Ｑ７〜Ｑ９は、カレントミラー回路を構成している。
【００５１】
スイッチング素子Ｑ６のドレインは、スイッチング素子Ｑ１０のドレインおよびゲートに電気的に接続されている。スイッチング素子Ｑ１０のゲートは、スイッチング素子Ｑ１１のゲートに電気的に接続されている。スイッチング素子Ｑ１１のドレインは、スイッチング素子Ｑ１２のドレインに電気的に接続されている。スイッチング素子Ｑ１２のゲートは、スイッチング素子Ｑ９のゲートに電気的に接続されている。スイッチング素子Ｑ１０，Ｑ１１のソースは、電源電位点Ｖｄｄに電気的に接続されている。スイッチング素子Ｑ１２のソースは、回路グランドＧＮＤに電気的に接続されている。つまり、スイッチング素子Ｑ６，Ｑ１０〜Ｑ１２は、カレントミラー回路を構成している。
【００５２】
差動増幅回路４１は、中間電圧ＶＣ１と基準電圧ＶＲ１との差分に応じて増減する電流信号を、第１バッファ４２１および第２バッファ４２２に出力する。つまり、差動増幅回路４１は、中間電圧ＶＣ１が基準電圧ＶＲ１を上回ると、出力する電流信号を大きくする。また、差動増幅回路４１は、中間電圧ＶＣ１が基準電圧ＶＲ１を下回ると、出力する電流信号を小さくする。
【００５３】
第１バッファ４２１は、図６Ｂに示す３つのスイッチング素子Ｑ１３〜Ｑ１５と、キャパシタＣ１と、定電流源ＩＳ６とで構成されるカレントミラー回路である。スイッチング素子Ｑ１３，Ｑ１５は、エンハンスメント型のｎチャネルＭＯＳＦＥＴである。また、スイッチング素子Ｑ１４は、エンハンスメント型のｐチャネルＭＯＳＦＥＴである。定電流源ＩＳ６は、電源電位点Ｖｄｄからスイッチング素子Ｑ１３のドレインへと一定電流を流す。スイッチング素子Ｑ１３のドレインおよびゲートは、電気的に接続されている。スイッチング素子Ｑ１３のゲートは、スイッチング素子Ｑ１５のゲートに電気的に接続されている。スイッチング素子Ｑ１５のドレインは、スイッチング素子Ｑ１４のドレインに電気的に接続されている。スイッチング素子Ｑ１４のゲート−ドレイン間には、キャパシタＣ１が電気的に接続されている。スイッチング素子Ｑ１４のソースは、電源電位点Ｖｄｄに電気的に接続されている。スイッチング素子Ｑ１３，Ｑ１５のソースは、回路グランドＧＮＤに電気的に接続されている。
【００５４】
第２バッファ４２２は、図６Ｂに示す３つのスイッチング素子Ｑ１３，Ｑ１６，Ｑ１７と、キャパシタＣ２と、定電流源ＩＳ６とで構成されるカレントミラー回路である。スイッチング素子Ｑ１６は、エンハンスメント型のｐチャネルＭＯＳＦＥＴである。また、スイッチング素子Ｑ１７は、エンハンスメント型のｎチャネルＭＯＳＦＥＴである。つまり、第１バッファ４２１および第２バッファ４２２は、スイッチング素子Ｑ１３と、定電流源ＩＳ６とを共用している。スイッチング素子Ｑ１７のゲートは、スイッチング素子Ｑ１３のゲートに電気的に接続されている。スイッチング素子Ｑ１７のドレインは、スイッチング素子Ｑ１６のドレインに電気的に接続されている。スイッチング素子Ｑ１６のゲート−ドレイン間には、キャパシタＣ２が電気的に接続されている。スイッチング素子Ｑ１６のソースは、電源電位点Ｖｄｄに電気的に接続されている。スイッチング素子Ｑ１７のソースは、回路グランドＧＮＤに電気的に接続されている。
【００５５】
制御回路４２は、差動増幅回路４１から出力される信号に応じて、ノード２６，２７を流れる電流を制御する。つまり、制御回路４２は、中間電圧ＶＣ１が基準電圧ＶＲ１を上回ると、スイッチング素子Ｑ１４，Ｑ１６のドレイン電流が定電流源ＩＳ６の流す電流よりも大きくなるため、端子Ｔ１１，Ｔ１２からノード２６，２７へと電流を流すように制御する。また、制御回路４２は、中間電圧ＶＣ１が基準電圧ＶＲ１を下回ると、スイッチング素子Ｑ１４，Ｑ１６のドレイン電流が定電流源ＩＳ６の流す電流よりも小さくなるため、ノード２６，２７から端子Ｔ１１，Ｔ１２へと電流を引き込むように制御する。
【００５６】
このように、帰還回路４は、一対の伝送線路２４，２５のそれぞれに設けられるノード２６，２７に電気的に接続されている。そして、帰還回路４は、中間電圧ＶＣ１と基準電圧ＶＲ１との差分に応じて、ノード２６，２７を流れる電流を制御することで、中間電圧ＶＣ１を帰還する。
【００５７】
ここで、ノード２６，２７は、二次回路２の入力端Ｔ１，Ｔ２に直接的に接続されるのが好ましい。また、ノード２６，２７は、交流信号Ｓ３１，Ｓ３２の発生元である二次コイルＬ２の両端に直接的に接続されるのが好ましい。つまり、ノード２６，２７は、ノード２６，２７と入力端Ｔ１，Ｔ２（または二次コイルＬ２の両端）との間に配線インピーダンスが介在しないように、入力端Ｔ１，Ｔ２（または二次コイルＬ２の両端）に接続されるのが好ましい。この構成では、一対の伝送線路２４，２５の配線インピーダンスの影響を極力避けるようにして、帰還回路４による中間電圧ＶＣ１の帰還を実行することができる。
【００５８】
以下、本実施形態の信号伝送回路１００の動作について簡単に説明する。一次回路１は、伝送信号Ｓ１から差動信号Ｓ２１，Ｓ２２を生成し、一次コイルＬ１に出力する。そして、差動信号Ｓ２１，Ｓ２２が一次コイルＬ１に入力されることで、一次コイルＬ１に交流電流が流れる。二次コイルＬ２には、一次コイルＬ１に交流電流が流れることで、差動信号Ｓ２１，Ｓ２２の交流成分を含む交流信号Ｓ３１，Ｓ３２が発生する。
【００５９】
二次回路２において、第１コンパレータ２１１は、交流信号Ｓ３１，Ｓ３２を比較して、伝送信号Ｓ１の立ち下がりに対応するパルス信号Ｓ４１を出力する。また、第２コンパレータ２１２は、交流信号Ｓ３１，Ｓ３２を比較して、伝送信号Ｓ１の立ち上がりに対応するパルス信号Ｓ４２を出力する。そして、抽出回路２２は、パルス信号Ｓ４１，Ｓ４２に基づいて伝送信号Ｓ１を抽出し、出力信号Ｓ５として出力する。
【００６０】
つまり、本実施形態の信号伝送回路１００では、一次回路１は、入力された伝送信号Ｓ１から差動信号Ｓ２１，Ｓ２２を生成し、絶縁回路３を介して二次回路２に伝送する。そして、二次回路２は、一次回路１から伝送された信号から伝送信号Ｓ１を抽出することで、伝送信号Ｓ１に相当する出力信号Ｓ５を出力する。
【００６１】
ところで、一次コイルＬ１（一次素子）と二次コイルＬ２（二次素子）との間には、図２に示すように、寄生容量Ｃｐ１，Ｃｐ２が存在する。ここで、たとえば雷サージなどにより、ノイズ（コモンモードノイズ）が一次回路１に印加されると、寄生容量Ｃｐ１，Ｃｐ２を介してノイズが二次回路２に伝わることがある。
【００６２】
以下、比較例の信号伝送回路の一次回路１にノイズが印加された場合について、図７、図８を用いて説明する。図７は、比較例の信号伝送回路の二次回路２００を示す。図７に示すように、比較例の信号伝送回路は、帰還回路４を備えていないことを除いて、本実施形態の信号伝送回路１００と同じ構成である。また、図８は、比較例の信号伝送回路の一次回路１にコモンモードノイズを印加したシミュレーションの結果を示す。
【００６３】
比較例の信号伝送回路において、図８に示すように、コモンモードノイズを模擬した数十ｋＶの正極性の電圧ＣＮ１が、時刻ｔ０〜時刻ｔ３の間にかけて一次回路１に印加されたと仮定する。時刻ｔ０〜時刻ｔ１の間（たとえば１μｓ）においては、中間電圧ＶＣ１が上がることで、相対的に交流信号Ｓ３１，Ｓ３２の電圧レベルが下がる。このため、図８に示す例では、交流信号Ｓ３１，Ｓ３２の電圧レベルが、第１コンパレータ２１１および第２コンパレータ２１２の許容される入力電圧の範囲から外れることで、第１コンパレータ２１１および第２コンパレータ２１２が誤動作する。
【００６４】
同様に、時刻ｔ２〜時刻ｔ３の間（たとえば１μｓ）においては、中間電圧ＶＣ１が下がることで、相対的に交流信号Ｓ３１，Ｓ３２の電圧レベルが上がる。このため、図８に示す例では、交流信号Ｓ３１，Ｓ３２の電圧レベルが、第１コンパレータ２１１および第２コンパレータ２１２の許容される入力電圧の範囲から外れることで、第１コンパレータ２１１および第２コンパレータ２１２が誤動作する。
【００６５】
このため、比較例の信号伝送回路では、抽出回路２２に入力されるパルス信号Ｓ４１，Ｓ４２に異常が生じるため、抽出回路２２から出力信号Ｓ５が正常に出力されなくなる。つまり、伝送信号Ｓ１の伝送エラーが生じ易い。
【００６６】
一方、本実施形態の信号伝送回路１００の一次回路１にノイズが印加された場合について、図９を用いて説明する。図９は、本実施形態の信号伝送回路１００の一次回路１にコモンモードノイズを印加したシミュレーションの結果を示す。
【００６７】
本実施形態の信号伝送回路１００では、図９に示すように、コモンモードノイズを模擬した正極性の電圧ＣＮ１が印加されても、中間電圧ＶＣ１は殆ど変動しない。なお、負極性の電圧ＣＮ１を印加した場合も、同様に中間電圧ＶＣ１は殆ど変動しない。帰還回路４により、中間電圧ＶＣ１が基準電圧ＶＲ１に収束するように中間電圧ＶＣ１が帰還されるからである。このため、交流信号Ｓ３１，Ｓ３２は、電圧レベルも殆ど変動しないことから、第１コンパレータ２１１および第２コンパレータ２１２の許容される入力電圧の範囲から外れ難く、第１コンパレータ２１１および第２コンパレータ２１２が誤動作し難い。
【００６８】
このため、本実施形態の信号伝送回路１００では、抽出回路２２に入力されるパルス信号Ｓ４１，Ｓ４２にも異常が生じ難く、抽出回路２２から出力信号Ｓ５が正常に出力され易い。つまり、伝送信号Ｓ１の伝送エラーが生じ難い。
【００６９】
上述のように、本実施形態の信号伝送回路１００では、一次回路１にノイズが印加され、ノイズが二次回路２に伝わっても、帰還回路４により中間電圧ＶＣ１が基準電圧ＶＲ１に収束する。このため、本実施形態の信号伝送回路１００では、二次回路２の入力電圧（とくに、第１コンパレータ２１１および第２コンパレータ２１２への入力電圧）の変動を抑制することができる。したがって、本実施形態の信号伝送回路１００は、一次回路１にノイズが印加されても、二次回路２の誤動作を引き起こし難い。
【００７０】
ところで、一次回路１へのノイズの印加による二次回路２の誤動作の可能性を低減する方法としては、たとえば絶縁回路３において、一次コイルＬ１および二次コイルＬ２で構成されるトランスを２組設けることが考えられる。しかしながら、この構成では、トランスを２組必要とすることから、回路の大型化やコストの増大化を招いてしまう。
【００７１】
これに対して、本実施形態の信号伝送回路１００では、トランスを２組設けずとも、帰還回路４を設けるだけで二次回路２の誤動作を引き起こし難くすることができるので、回路の大型化やコストの増大化を抑制することができる。
【００７２】
ここで、本実施形態の信号伝送回路１００において想定するノイズ（コモンモードノイズ）の周波数は、その発生頻度にもよるが、数百ＭＨｚ以下である。一方、本実施形態の信号伝送回路１００において、二次コイルＬ２（二次素子）から出力される交流信号Ｓ３１，Ｓ３２の周波数は、トランス（一次コイルＬ１および二次コイルＬ２）の特性に合わせ、数百ＭＨｚ以上または数ＧＨｚ程度を想定している。
【００７３】
ここで、交流信号Ｓ３１，Ｓ３２は差動信号であるため、原則、コモンモードノイズなどの同相成分を除去する帰還回路４で除去されることはないと考えられる。しかしながら、例外を考慮して、帰還回路４は、コモンモードノイズのみを除去し、交流信号Ｓ３１，Ｓ３２には応答しないように構成されるのが好ましい。
【００７４】
そこで、本実施形態の信号伝送回路１００では、帰還回路４は、交流信号Ｓ３１，Ｓ３２の通過を制限するように構成されているのが好ましい。たとえば、図１０に示すように、コモンモードノイズの周波数領域を０〜ｆ０［Ｈｚ］、交流信号Ｓ３１，Ｓ３２の周波数領域をｆ１〜ｆ２［Ｈｚ］と仮定する。このとき、帰還回路４は、遮断周波数ｆｃ１がｆ０とｆ１との間に位置するように構成されるのが好ましい。この構成では、遮断周波数ｆｃ１よりも低い周波数のコモンモードノイズに対して帰還回路４が応答し、遮断周波数ｆｃ１よりも高い周波数の交流信号Ｓ３１，Ｓ３２に対しては帰還回路４が応答し難くなる。
【００７５】
遮断周波数ｆｃ１は、帰還回路４の有する容量成分および抵抗成分によって決定される。そして、容量成分及び抵抗成分は、たとえば帰還回路４の有するスイッチング素子Ｑ５〜Ｑ１７のサイズや、定電流源ＩＳ３の流す電流を調整することで、適宜変更することが可能である。
【００７６】
ところで、本実施形態の信号伝送回路１００では、絶縁回路３は、一次コイルＬ１（一次素子）と二次コイルＬ２（二次素子）とが磁気結合した構成である。つまり、本実施形態の信号伝送回路１００では、一次素子および二次素子は、互いに磁気結合されているが、他の構成であってもよい。たとえば、図１１に示すように、絶縁回路３は、２つのキャパシタＣ１１，Ｃ１２で構成されていてもよい。キャパシタＣ１１，Ｃ１２の一次回路１側の電極が一次素子、キャパシタＣ１１，Ｃ１２の二次回路２側の電極が二次素子となる。つまり、本実施形態の信号伝送回路１００では、一次素子および二次素子は、互いに容量結合される構成であってもよい。この構成では、駆動回路１３の代わりに、シングルエンド用のバッファ１６，１７が、それぞれキャパシタＣ１１，Ｃ１２に電気的に接続されていればよい。
【符号の説明】
【００７７】
１００  信号伝送回路
１  一次回路
１３  駆動回路
１５  微分回路
２  二次回路
２１１  第１コンパレータ（コンパレータ）
２１２  第２コンパレータ（コンパレータ）
２２  抽出回路
２３  分圧回路
２４，２５  一対の伝送線路
２６，２７  ノード
４  帰還回路
Ｓ１  伝送信号
Ｓ２１，Ｓ２２  差動信号
Ｌ１  一次コイル（一次素子）
Ｌ２  二次コイル（二次素子）
Ｓ３１，Ｓ３２  交流信号
ＶＣ１  中間電圧
ＶＲ１  基準電圧
Ｔ１，Ｔ２  入力端
【図１】
0006688986.tif 000002
【図２】
0006688986.tif 000003
【図３】
0006688986.tif 000004
【図４】
0006688986.tif 000005
【図５】
0006688986.tif 000006
【図６】
0006688986.tif 000007
【図７】
0006688986.tif 000008
【図８】
0006688986.tif 000009
【図９】
0006688986.tif 000010
【図１０】
0006688986.tif 000011
【図１１】
0006688986.tif 000012