(57)【特許請求の範囲】
【請求項１】
半導体素子を実装可能な半導体素子実装領域を表面側に有するとともに、該半導体素子実装領域の周囲に設けられた凹部を有する導電性基板と、
前記半導体素子実装領域に相当する導電性基板の表面の前記半導体素子の電極が電気的に接続可能な所定位置から前記凹部に向かって延在して設けられた第１のめっき層と、
該第１のめっき層と連続して設けられ、前記凹部の側面及び底面の一部の領域を覆うように外側に向かって延在して設けられた第２のめっき層と、を有し、
前記第２のめっき層は、前記凹部の前記半導体素子実装領域側と反対側の側面には到達しないリードフレーム。
【請求項２】
前記所定位置は、前記半導体素子をフリップチップ接続可能な前記半導体素子実装領域内の位置である請求項１に記載のリードフレーム。
【請求項３】
前記第２のめっき層の底面は、前記導電性基板を除去したときに外部端子部として機能する請求項１又は２に記載のリードフレーム。
【請求項４】
連続する前記第１のめっき層と前記第２のめっき層の組は、放射状に複数設けられた請求項１乃至３のいずれか一項に記載のリードフレーム。
【請求項５】
半導体素子の電極が接続可能な内部リード部と、該内部リード部よりも外側に設けられて外部機器が接続可能な外部リード部とを有するリードフレームの製造方法であって、
導電性基板の前記外部リード部を形成しようとする第１の領域と、該第１の領域よりも外側の第２の領域とを包含する第３の領域に凹部を形成する工程と、
該凹部に第１のめっき層を充填する工程と、
前記第１の領域に充填された前記第１のめっき層を除去する工程と、
前記内部リード部を形成しようとする第４の領域と、前記凹部内の前記第１の領域に跨るように連続的に延びる第２のめっき層を形成する工程と、
前記第２の領域に充填された前記第１のめっき層を除去する工程と、を有するリードフレームの製造方法。
【請求項６】
前記第１のめっき層と前記第２のめっき層の最表層は、異なるめっき材料からなるめっき層である請求項５に記載のリードフレームの製造方法。
【請求項７】
前記第２の領域に充填された前記第１のめっき層を除去する工程は、前記第１のめっき層のみをエッチングし、前記第２のめっき層をエッチングしないエッチング液を用いて行われる請求項６に記載のリードフレームの製造方法。
【請求項８】
前記第４の領域は、半導体素子とフリップチップ接続が可能な位置に設定される請求項５乃至７のいずれか一項に記載のリードフレームの製造方法。
【請求項９】
請求項５乃至８のいずれか一項に記載のリードフレームの製造方法により製造されたリードフレームに半導体素子を実装するとともに、該半導体素子の電極を前記内部リード部に接続する工程と、
前記リードフレームの前記半導体素子が実装された面上を第１の樹脂で封止する工程と、
前記第２のめっき層の底面が露出するように、前記導電性基板を除去する工程と、
前記第１の領域にある前記第２のめっき層の底面と同一平面を形成するように、前記導電性基板の除去により窪んだ領域に第２の樹脂を充填する工程と、を有する半導体装置の製造方法。
【請求項１０】
前記第１の樹脂は、前記凹部より外側の平坦面を有する第５の領域も含めて封止され、
前記導電性基板の除去により前記凹部と前記平坦面との段差が生じた前記第５の領域を切り落として除去する工程を更に有する請求項９に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、リードフレーム及び半導体装置、並びにそれらの製造方法に関する。
【背景技術】
【０００２】
近年、携帯電話に代表されるように、電子機器の小型化・軽量化が急速に進み、それら電子機器に用いられる半導体装置も小型化・軽量化・高機能化が要求されている。特に、半導体装置の厚みについて、薄型化が要求されている。かかる要求に応えるため、ＱＦＮ(Quad  Flat  No-Lead)等の金属材料を加工したリードフレームを用いた半導体装置ではなく、リードフレームに用いられた導電性基板を最終的に除去して完成させる形態の半導体装置が開発されてきている。
【０００３】
具体的には、導電性を有する基板の一面側に、所定のパターニングを施したレジストマスクを形成する。レジストマスクから露出した基板に導電性金属をめっきし、半導体素子搭載用のダイパッド部と外部と接続するためのリード部とを形成し、そのレジストマスクを除去することでリードフレームを形成する。形成したリードフレームに半導体素子を搭載し、ワイヤーボンディングした後に樹脂封止を行い、導電性基板を除去してダイパッド部やリード部を露出させ、半導体装置を完成させる。また、導電性基板の一部に凹部を形成し、その部分に導電性金属をめっきする方法も提案されている（例えば、特許文献１、２参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１０−１１６９３５号公報
【特許文献２】特開２００６−９３５７５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、半導体素子とリード部を連結するには、一般的には金線を使用したワイヤーボンディング方式が採用されていた。しかしながら、近年のＡｕ価格の高騰に起因して、金線を使用せず、半導体素子とリード部とを直接接続するフリップチップ方式の採用が増加してきている。かかるフリップチップ方式では、外部機器と接続する外部端子部と、半導体素子と接続する内部端子部の位置が異なっている。この理由は、外部端子部の配置は標準化され、指定のピッチで配置されるが、チップサイズはコストダウンのため集積化されて小さくなる傾向にあり、内部端子部は、フリップチップ方式ではほぼチップサイズの外周部近隣に配置されるからである。このため、特許文献１、２の半導体装置では、外部端子部と内部端子部をめっき層で連結する内部リード部を形成する旨の記載がある。例えば、特許文献１の図２７や、特許文献２の図１がこれに該当する。
【０００６】
上述の外部端子部と内部端子部の位置が異なる半導体装置において、特許文献１の半導体装置では、外部端子部を樹脂の突起で形成し、その表面層をめっきしている。このため、めっき層と樹脂との密着性が弱く、めっきが剥がれる等の不具合が発生する場合があるという問題があった。
【０００７】
特許文献２においては、導電性基板の一部に凹部を形成し、この凹部に配線基板等で使用するビアフィリング液を使用した穴埋め電気銅めっきを施している。しかし、特許文献２に記載のめっき構成でビアフィルめっき方法を用いると、めっき時間が長くなり、生産性が著しく悪くなるという問題があった。
【０００８】
そこで、本発明は、外部端子部と樹脂の密着性が良好で、かつ生産性が高いリードフレーム及び半導体装置、並びにそれらの製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、本発明の一態様に係るリードフレームは、半導体素子を実装可能な半導体素子実装領域を表面側に有するとともに、該半導体素子実装領域の周囲に設けられた凹部を有する導電性基板と、
前記半導体素子実装領域に相当する導電性基板の表面の前記半導体素子の電極が電気的に接続可能な所定位置から前記凹部に向かって延在して設けられた第１のめっき層と、
該第１のめっき層と連続して設けられ、前記凹部の側面及び底面の一部の領域を覆うように外側に向かって延在して設けられた第２のめっき層と、を有し、
前記第２のめっき層は、前記凹部の前記半導体素子実装領域側と反対側の側面には到達しない。
【００１０】
本発明の他の態様に係る半導体装置は、第１の水平面上に延びて設けられためっき層からなる外部リード部と、
該外部リード部と連続して延びためっき層からなり、前記第１の水平面よりも高い第２の水平面上に段差を有して設けられた内部リード部と、
該内部リード部に電極が電気的に接続されるとともに、前記第２の水平面上に実装された半導体素子と、
該半導体素子、前記内部リード部及び前記外部リード部を上面から封止する第１の樹脂と、
前記内部リード部の裏面及び前記外部リード部の前記内部リード部側の側面を下面から封止する第２の樹脂と、を有し、
前記外部リード部は総て前記第１の水平面上に延びており、垂直に延びる部分を含まない。
【００１１】
本発明の他の態様に係るリードフレームの製造方法は、半導体素子の電極が接続可能な内部リード部と、該内部リード部よりも外側に設けられて外部機器が接続可能な外部リード部とを有するリードフレームの製造方法であって、
導電性基板の前記外部リード部を形成しようとする第１の領域と、該第１の領域よりも外側の第２の領域とを包含する第３の領域に凹部を形成する工程と、
該凹部に第１のめっき層を充填する工程と、
前記第１の領域に充填された前記第１のめっき層を除去する工程と、
前記内部リード部を形成しようとする第４の領域と、前記凹部内の前記第１の領域に跨るように連続的に延びる第２のめっき層を形成する工程と、
前記第２の領域に充填された前記第１のめっき層を除去する工程と、を有する。
【００１２】
本発明の他の態様に係る半導体装置の製造方法は、前記リードフレームの製造方法により製造されたリードフレームに半導体素子を実装するとともに、該半導体素子の電極を前記内部リード部に接続する工程と、
前記リードフレームの前記半導体素子が実装された面上を第１の樹脂で封止する工程と、
前記第２のめっき層の底面が露出するように、前記導電性基板を除去する工程と、
前記第１の領域にある前記第２のめっき層の底面と同一平面を形成するように、前記導電性基板の除去により窪んだ領域に第２の樹脂を充填する工程と、を有する。
【発明の効果】
【００１３】
本発明によれば、外部端子部の樹脂の密着性不良等の品質不具合を減少させ、かつ、生産性を向上させることができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施形態に係るリードフレームの一例を示す断面図である。
【図２】本発明の実施形態に係る半導体装置の一例を示す断面図である。
【図３】本発明の実施形態に係るリードフレームの製造方法の一例の前半の一連の工程を示した図である。図３（ａ）は、導電性基板用意工程の一例を示した図である。図３（ｂ）は、凹部エッチング用レジスト形成工程の一例を示した図である。図３（ｃ）は、凹部エッチング工程の一例を示した図である。図３（ｄ）は、予備めっき工程の一例を示した図である。図３（ｅ）は、凹部エッチング用レジスト剥離工程の一例を示した図である。
【図４】本発明の実施形態に係るリードフレーム５０の製造方法の一例の後半の一連の工程を示した図である。図４（ａ）は、リード部めっき用レジスト形成工程の一例を示した図である。図４（ｂ）は、外部リード部エッチング工程の一例を示した図である。図４（ｃ）は、リードめっき工程の一例を示した図である。図４（ｄ）は、リード部めっき用レジスト剥離工程の一例を示した図である。図４（ｅ）は、予備めっき層エッチング工程の一例を示した図である。
【図５】本発明の実施形態に係る半導体装置の製造方法の一例の一連の工程を示した図である。図５（ａ）は、バンプ形成工程の一例を示した図である。図５（ｂ）は、半導体素子実装工程の一例を示した図である。図５（ｃ）は、第１の樹脂封止工程の一例を示した図である。図５（ｄ）は、導電性基板除去工程の一例を示した図である。図５（ｅ）は、第２の樹脂封止工程の一例を示した図である。図５（ｆ）は、切断工程の一例を示した図である。
【発明を実施するための形態】
【００１５】
以下、図面を参照して、本発明を実施するための形態の説明を行う。
【００１６】
［リードフレーム及び半導体装置］
図１は、本発明の実施形態に係るリードフレームの一例を示す断面図である。本実施形態に係るリードフレーム５０は、導電性基板１０と、その表面１１上に設けられた半導体素子実装領域１２と、リード部２０とを有する。導電性基板１０の表面１１の一部には、凹部１３が形成されている。リード部２０は、内部リード部２１と外部リード部２２からなる。内部リード部２１は、半導体素子実装領域１２の周囲、又は半導体素子実装領域１２内の周縁部から周囲に亘り配置される。また、外部リード部２２は、外部機器と接続するためのリード部２０であり、導電性基板１０の凹部１３内の一部に形成される。外部リード部２２は、内部リード部２１よりも外側に延び、かつ凹部１３内に形成されるため、内部リード部２１よりも下方に配置される。なお、内部リード部２１及び外部リード部２２は、連続するめっき層からなる。本実施形態に係るリードフレームでは、内部リード部２１を構成するめっき層と、外部リード部２２を構成するめっき層は、連続する単一あるいは複数のめっきからなる積層めっきから構成されるのが一般的ではあるが、めっき層として連続して電気的に接続されていれば、異なるめっき材料から構成されてもよい。但し、製造の容易性やコスト低減を考慮すれば、同一のめっき材料から構成される方が好ましい。
【００１７】
リードフレーム５０は、パターンにより半導体素子実装領域１２を確保した上で、半導体素子を搭載するダイパッド部を作製する態様や、ダイパッド部を作製しない態様もある。つまり、本実施形態において、ダイパッド部の有無は構成上必須ではなく、半導体素子を実装可能な半導体素子実装領域１２が確保されていれば、ダイパッド部は設けられていても設けられていなくてもよい。但し、以下の説明においては、半導体素子実装領域にダイパッド部を設けない態様について説明する。なお、ダイパッド部が設けられる場合、ダイパッド部と内部リード部２１は、同一のめっき層で構成されてもよい。この場合、材質及び構造的にはダイパッド部と内部リード部２１とは同一のめっき層として構成され、配置箇所、形状及び大きさのみが相違点である。また、ダイパッド部は、必ずしも内部リード部２１と同一のめっき層で構成されなくてもよい。また、ダイパッド部が設けられる場合には、フリップチップ方式ではなく、ワイヤーボンディング方式が採用される。
【００１８】
導電性基板１０は、表面１１上及び凹部１３内にリード部２０が形成される基板であり、電気めっきによりリード部２０を形成することが可能なように、導電性を有する材料から構成される。使用する導電性基板１０の材質は、導電性を有すれば特に限定はないが、一般的には金属材料が用いられ、例えば、ＣｕまたはＣｕ合金等あるいはＳＵＳ材が使用される。ＣｕまたはＣｕ合金にＮｉめっき等を被覆した材料でも良い。
【００１９】
導電性基板１０は、半導体装置製造過程で、半導体素子等を樹脂封止後、除去され得る基板である。除去方法としては導電性基板１０を溶解除去する方法と、引き剥がし除去等の方法がある。溶解除去では、選択除去が可能なＣｕまたはＣｕ合金等が用いられる。引き剥がし除去法では、リード部２１を構成するめっき層と導電性基板１０との密着力が比較的弱いＳＵＳ材やＣｕまたはＣｕ合金にＮｉめっき等被覆した材料が使用される。
【００２０】
リード部２０は、通常、同一のめっき層として構成され、導電性基板１０の片面（表面１１）にめっき加工により形成される。リード部２０の内、外部リード部２２は、導電性基板１０に凹部（窪み）１３を作製し、電気めっきにより凹部１３の一部にめっき金属で形成されためっき層である。内部リード部２０は、電気めっきにより導電性基板１０の表面１１上の一部に形成されためっき層である。
【００２１】
次に、図２を用いて、本発明の実施形態に係るリードフレームを用いた半導体装置の一例について説明する。図２は、本発明の実施形態に係る半導体装置の一例を示す断面図である。
【００２２】
図２に示すように、本発明の実施形態に係る半導体装置１００においては、半導体素子６０が、半導体素子６０の電極６１と内部リード部２１とが、フリップチップ方式によりバンプ７０等を介して接続されている。また、半導体素子６０、バンプ７０等の接続部、及びリード部２０の外側の面を含めて全体が第１の封止樹脂８１により樹脂封止されている。また、リード部２０は、外部リード２２の底面を除き、内側の面が第２の封止樹脂８２で樹脂封止されている。外部リード部２２の底面は、第２の封止樹脂８２から露出し、外部機器とはんだ接合するための外部端子部２３となる。
【００２３】
このように、内部リード部２１は、フリップチップ方式にて半導体素子６０が直接搭載される場合には、半導体素子実装領域１２内の外周側端部領域（周縁部）まで到達するように設けられる。
【００２４】
なお、本発明の実施形態に係る半導体装置１００は、ワイヤーボンディング方式による電極６１と内部リード部２１との接続も可能である。この場合には、第２の封止樹脂８２の大きさを大きくし、内部リード部２１を半導体素子実装領域１２よりも外側に設け、第２の封止樹脂８２上に実装された半導体素子６０の電極６１と内部リード部２１とをボンディングワイヤー（図示せず）を介して接続する構成とすればよい。但し、以下の実施形態においては、フリップチップ方式を採用した例について説明する。
【００２５】
フリップチップ方式にて半導体素子６０を内部リード部２１上に実装する場合、内部リード部２１の表面は、ワイヤーボンディングによる接続に用いられる場合よりも平坦であること（各内部リード部２１間の厚さのばらつきを小さくすること）が要求される。よって、内部リード部２１の表面は、フリップチップ方式で半導体素子６０を実装可能な平坦度を有することが好ましい。一方、ワイヤーボンィング方式で半導体素子６０の内部リード部２１への電気的接続が行われる場合には、内部リード部２１の表面の平坦度は大きな問題とはならず、上述のように、内部リード部２１は、半導体素子実装領域１２外の周囲に設けられていれば十分である。
【００２６】
外部リード部２２の底面は、フリップチップ方式の場合も、ワイヤーボンディング方式の場合も、外部機器と接続される外部端子部２３として機能する。よって、外部リード部２２を形成する間隔は、ある程度標準規格で定まっている。一方で、半導体素子６０の製作においては、サイズの制限は特に無く、小さければ小さいほど１枚のウエハ当たりの生産性は高いので、小型化が進んでいる。よって、半導体素子６０の電極６１と、外部リード部２２との間には距離差が生じる場合が多く、この距離差を、延在して設けられる内部リード部２１で接続することにより解消する。本発明の実施形態に係るリードフレーム５０及び半導体装置１００では、内部リード部２１及び外部リード部２２のめっき層を同時に一体で形成し、特に内部リード部２１を平坦面上に形成されるめっき層とすることにより、フリップチップ方式に要求される平坦度を十分に満たすことができる。
【００２７】
また、図２に示す半導体装置１００には、図１で存在していた導電性基板１０は存在しない。導電性基板１０は、第１の封止樹脂８１により樹脂封止が行われた後、除去されている。つまり、図１で示したリードフレーム５０の内部リード部２１と半導体素子６０の電極６１とがフリップチップ実装によりバンプ７０を介して接続された後、リードフレーム５０上で第１の封止樹脂８１により樹脂封止が行われる。樹脂封止の後、導電性基板１０が除去される。その後、内部リード部２１の下面を第２の封止樹脂８２で封止することによりリード部２０の剥がれを防止できる。
【００２８】
次に、本発明の実施形態に係るリードフレーム５０及び半導体装置１００の特徴について説明する。図１に示されるように、本発明の実施形態に係るリードフレーム５０の特徴は、導電性基板１０の表面１１の所定位置から凹部１３の一部に、連続的に一体でめっき層を形成することによりリード部２０を構成することにある。リードフレーム５０がかかる構成を有することにより、図２に示されるように、半導体装置１００を作製するため、導電性基板１０を除去した際に、外部リード部２２の底面の外部端子部２３と第１の封止樹脂８１との面を同一面に構成することができ、外部端子部２３への第１の封止樹脂８１の樹脂被り不具合を確実に防止することができる。即ち、図１に示した状態で凹部１３内に第１の封止樹脂８１を充填すれば、凹部１３の底面と外部リード部２２の底面が同一平面上にあることから、第１の封止樹脂８１は当然に外部リード部２２の底面まで飛散すること無く外部リード部２２の底面と同一面を形成する。そうすると、図２に示すように、外部端子部２３に樹脂被り不具合を発生させること無く半導体装置１００を構成することができる。
【００２９】
また、最後に第２の封止樹脂８２を充填する際にも、外部端子部２３と第１の封止樹脂８１の底面が同一平面を構成しているため、第２の封止樹脂８２の充填が容易であり、やはり外部端子部２３への樹脂被りを容易に抑制することができる。即ち、底面に外部端子部の凸部があると、金型の形状も複雑化するため、樹脂の充填も複雑になり、外部端子部２３への樹脂被り不具合が発生する可能性が高くなってしまうが、底面が平坦面であると、金型の作製も容易であり、樹脂封止も当然に容易となるので、樹脂モールドが必要な箇所にのみ十分な樹脂を供給でき、モールド成型の精度を高めることができる。
【００３０】
このように、本発明の実施形態に係る半導体装置１００は、底面が平坦面をなしてコンパクトに構成され、かつ外部端子部２３の樹脂被りが防止されているので、小型化かつ高品質の要請に沿うものである。本実施形態に係るリードフレーム５０及び半導体装置１００の特徴は、その製造方法も密接に関連しているので、以下、製造方法にも言及しながらその構成及び機能をより詳細に説明する。
【００３１】
図３は、本発明の実施形態に係るリードフレームの製造方法の一例の前半の一連の工程を示した図である。図４は、本発明の実施形態に係るリードフレームの製造方法の一例の後半の一連の工程を示した図である。以下、これらの図も適宜参照しながら本実施形態に係るリードフレーム５０及び半導体装置１００の特徴について更に説明する。
【００３２】
図３（ａ）に示されるように、リード部２０は、導電性基板１０に凹部１３を作製し、その後、図３（ｄ）に示されるように、凹部１３の外側の領域を埋める予備めっき層３０を形成すべく、予備めっきを行う。そして、図４（ｂ）に示されるように、予備めっき層３０は、その後、外部リード部２２が形成される領域１４の予備めっき層３０を選択エッチングして、凹部１３内の導電性基板１０の表面を露出させる。その後、図４（ｃ）に示されるように、内部リード部２１が形成される導電性基板１０の表面１１と外部リード部２２が形成される凹部１３の予備めっき層３０から露出した導電性基板１０の表面の領域１４にめっき層を連続的に一体で形成する。その後、図４（ｅ）に示されるように、予備めっき層３０を選択エッチングすることで、凹部１３の一部に外部リード部２２を形成する。これにより、導電性基板１０の表面にリード部２０を一体で形成することができる。
【００３３】
以下、詳細に説明する。
【００３４】
まず、図３（ｃ）に示されるように、導電性基板１０に凹部１３を形成する。凹部１３は、内部リード部２１の下面を除き、外部リード部２２を含む範囲である。かつ、少なくとも半導体装置１００として樹脂封止する範囲とする。凹部１３の底面は、樹脂封止後、半導体装置１００の底面となる。このため、外部リード部２２の周辺部は、外部リード部２２の底面と同一平面となるように、少なくとも半導体装置１００の完成時の大きさの範囲に凹部１３を形成する。一般的には、内部リード部２１の下面を含む半導体素子実装領域１２の部分の導電性基板１０の表面１１が残り、半導体素子実装領域１２の外側は、全体が凹部１３になるように構成される。１枚のリードフレーム５０に複数の半導体素装置１００を搭載する場合、隣接する半導体装置１００に枠部として残しても良いし、枠部をなくしてリードフレーム５０の外枠部のみとしてもよい。搭載密度が高い場合は、リードフレーム５０の強度が弱くなるため、半導体装置１００毎に枠部を設けた方がよい。
【００３５】
凹部１３の深さは、０．０２ｍｍ〜０．１０ｍｍの範囲であることが好ましい。０．０２ｍｍ以下だと第２の樹脂封止８２の厚さが確保されず、未充填や割れ・欠けを生ずる恐れがある。０．１０ｍｍ以上だと、図３（ｄ）の予備めっき層３０を形成する工程において、予備めっき層３０が凹部１３の全域を埋める時に、めっきのエッジ効果により導電性基板１０の表面１１より凸状に予備めっき層３０が突出てしまう現象を生じ易くなる。例えば、このような上限と下限を満足する領域で、凹部１３の深さを設定することが好ましい。凹部１３の深さは、より好ましくは、０．０３ｍｍ〜０．０５ｍｍの範囲である。
【００３６】
次に、図３（ｄ）に示されるように、凹部１３に予備めっきを行う。この予備めっきは、その後、予備めっき層３０のみ選択エッチングすることを前提としている。このため、予備めっき層３０のめっき金属は、導電性基板１０とは異なる種類の金属を使用する。例えば、導電性基板１０がＣｕ合金の場合は、Ｎｉめっき、ＳＵＳ材の場合はＣｕめっきを行う。
【００３７】
予備めっき層３０の厚さは、凹部１３の全体を埋める程度に行う。この時、めっきのエッジ効果により、凹部１３の周辺部が凹部１３の中央部より予備めっき層３０が厚くなり、かつめっき厚さがばらつく原因ともなる。しかし、予備めっき層３０は、内部リード部２１等を形成するめっき層ではないため、レジスト膜等が形成できる程度のばらつきであれば支障はない。めっき厚さのばらつきは、±５μｍの範囲内であることが好ましい。凹部１３の深さを０．０３ｍｍ〜０．０５ｍｍの範囲で構成すれば、めっき厚のばらつきも小さく抑えることができる。
【００３８】
その後、図４（ａ）に示されるように、リード部用レジストマスク４５を形成し、外部リード部２２を形成しようとする領域１４の予備めっき層３０を選択エッチングして除去する。これにより、外部リード部２２を形成する領域１４に凹部１３の底面の導電性基板１０の表面が露出する。なお、内部リード部２１と外部リード部２２は、一体で連続的にめっき加工されるため、内部リード部２１と外部リード部２２は、凹部１３の側面の導電性基板１０の表面が露出した面にて連結されるように配置する。
【００３９】
次に、リード部用レジストマスク４５の開口部４４から露出した導電性基板１０の表面部分に、リード部２０となるめっき層を形成する（以下、「リード部めっき層２０」と呼んでもよいこととする）。リード部めっき層２０の最表面めっき層は、主めっき層を形成後、予備めっき層３０を選択エッチングするため、この時に溶解しないめっき層を主めっき層として選択する。リード部めっき層２０の内部のめっき材料の構成については、特に限定しない。また、内部リード部２１の上面が、半導体素子６０との接続部となるため、接続性の良いめっき層であることが好ましい。外部リード部２２の下面は、外部機器とはんだ合金等と接続される外部端子部２３となるため、はんだ濡れ性の良好な金属がよい。また、めっき厚さは、特に制限はない。例えば、リード部めっき層２０は、導電性基板１０の表面１１から、Ａｕめっき０．００３μｍ〜０．１μｍ、第１のＰｄめっき０．０１μｍ〜０．２μｍ、Ｎｉめっき５．０μｍ〜４０．０μｍ、第２のＰｄめっき０．０１μｍ〜０．２μｍ、Ａｕめっき０．００３μｍ〜０．１μｍの順で行う積層めっきでもよい。但し、リード部２０と封止樹脂８１、８２との密着性や強度を考慮し、リード部めっき層２０の中間層は、比較的強度のあるＮｉめっき層を配置し、めっき厚さを５．０μｍ〜４０．０μｍとするめっきを行うことが好ましい。リード部めっき層２０は、予備めっき層３０と異なり、凹部１３の全体を埋める必要がないため、めっき厚さを薄くすることができ、かつ、めっきによるエッジ効果も抑えることができる。よって、内部端子部（内部リード部２１）のめっきの厚さのバラツキを抑えることができる。よって、フリップチップ実装には好適である。
【００４０】
なお、導電性基板１０に凹部１３を作製し、リード部２０をめっきにより一体形成することは、上述の特許文献２にも記載されている。即ち、特許文献２では、凹部にビアフィリング液を使用した穴埋め電気銅めっきを施している。このめっき液は、めっき電流が凹部底面に集中して凹部のめっきが厚くなり穴埋めを行うとこができる。但し、凹部と導電性基板上の内部リード部とを同時にめっきを行うため凹部と内部リード部の先端部にはめっき厚さに差が生じ、凹部が高くなる傾向にある。また、ビアフィリング液を使用した穴埋めめっきのため、凹部でない内部リード部のめっき厚さを個々に制御することは難しく、ばらつきが生じやすい。このため、平坦性を確保すること（内部リード部のめっき厚さのばらつきを抑えること）が難しい。特にフリップチップ方式の接続方法では、一般的に一つの半導体装置内のめっき厚の差を少なくとも３μｍ以下、好ましくは２μｍ以下に抑える必要があり、特許文献２に記載の半導体装置の製造方法では非常に難しい。また、ビアフィリング液を使用した穴埋めめっきの生産性は非常に悪く、一回のめっき時間は４時間であり量産には向かないことが解る。
【００４１】
これに対し、本発明の実施形態に係るリードフレーム５０及び半導体装置１００では、上述のように、リード部２０のめっき層は、凹部１３の全体を穴埋めせず、任意のめっき厚さに設定でき、かつ電気めっきで行うことにより、内部リード部２１のめっき厚さのばらつきが少ないめっき層を形成することができる。
【００４２】
図４（ｅ）に示されるように、その後、凹部１３に残った予備めっき層３０を除去することで本発明の実施形態に係るリードフレーム５０を完成する。また、その後、半導体素子６０を搭載し、第１の封止樹脂８１で半導体素子６０が搭載された面を樹脂封止し、導電性基板１０を除去する。図５（ｄ）に示すように半導体装置１００の底面は、導電性基板１０の凹部１３を作製した所以外、内部リード部２１の下面を含む半導体素子実装領域相当が第１の封止樹脂部８１の底面から窪んだ形状になる。本発明の実施形態に係る半導体装置１００では、この部分に第２の樹脂封止を行う。これは、内部リード部２１の下面が露出したままだと、外部機器等と接触の可能性があるためである。このため、モールド金型等を使用して樹脂封止することも可能であるが、ポッティング装置等を使用し、内部リード部２１の裏面等を含む封止樹脂部８１の底面から窪んだ形状部に第２の封止樹脂８２を被覆することでも良い。モールド金型が必要とせず安価に量産することが可能である。また、外部リード部２２は、導電性基板１０がある状態で第１の封止樹脂８１により封止されるため、外部リード部２２の底面を封止樹脂で覆われることはなく、樹脂被りの不具合を防止することもできる。
【００４３】
また、上述の特許文献１に記載されているように、予備めっきを行わず外部リード部２２のみに凹部１３を作製し、そこにリード部めっき層２０を形成することもできる。しかし、特許文献１では、第２の封止樹脂８２の記載はなく、内部リード部２１の下面は絶縁膜で覆っている。この場合、外部機器等と接触する危険性はないが、絶縁膜は厚さが薄く樹脂突起よりリード部めっき層が剥がれるリスクが高い。また、仮に、特許文献の１の状態で第２の封止樹脂８２を半導体装置１００の下側に追加しても、外部リード部２２は個別に突出した形状であり、ポッティング装置による方法ではリード部の樹脂被り不具合が発生する可能性が大きく、この方法の採用は難しい。モールド金型を使用した樹脂封止も、凹部１３の高さが低く、高度な封止技術が必要となる。本発明では、予備めっきを行うことで、第２の樹脂封止８２にポッティング装置を使用する方法で、安価にかつ外部リード部２２の底面への樹脂被り不具合を防止することができる。
【００４４】
このように、本実施形態に係るリードフレーム５０及び半導体装置１００は、特許文献１、２に記載された発明と比較して、樹脂被り不具合を確実に防止できるとともに、製造が非常に簡素化されて容易になるという有利で優れた作用効果を奏する構成となっていることが分かる。
【００４５】
［リードフレームの製造方法］
次に、図３及び図４を再度用いて、リードフレームの製造方法を、最初から最後まで全体的に説明する。
【００４６】
図３は、本発明の実施形態に係るリードフレーム５０の製造方法の一例の前半の一連の工程を示した図である。
【００４７】
図３（ａ）は、導電性基板用意工程の一例を示した図である。図３（ａ）に示されるように、本発明の実施形態に係るリードフレームを製造するに当たり、まずは導電性基板１０を用意する。使用する導電性基板１０の材質は、導電性が得られるものであれば特に限定はないが、一般的にＣｕ合金又はＣｕあるいはＳＵＳ材が使用される。
【００４８】
図３（ｂ）は、凹部エッチング用レジスト形成工程の一例を示した図である。凹部エッチング用レジスト形成工程では、詳細には、レジスト被覆、露光、現像を行い、エッチング用レジストマスク４２を形成する。まず、導電性基板１０の表・裏面全体を、レジスト４０で被う。使用するレジスト４０としては、ドライフィルムレジストのラミネート、又は液状レジストの塗布及び乾燥によるレジスト層の被覆等、従来からの公知の方法を用いて行うことができる。次に、露光では、前のレジスト被覆工程で導電性基板１０の表・裏面にレジスト４０を被覆した後、そのレジスト４０上に、表面１１側では凹部１３を形成する位置に所望のパターンを形成したマスク（紫外光遮蔽ガラスマスク）を被せる。また、裏面１６側では、全面を覆うパターンが形成されたマスク（紫外光遮蔽ガラスマスク）を被せる。そして、表裏両面について露光を行う。
【００４９】
現像では、マスクを除去してレジスト４０を現像することにより、未硬化部分を除去して開口部４１を形成し、導電性基板１０の表面を露出させる。これにより、硬化して残留したレジスト４０と開口部４１からなるエッチング用レジストマスク４２が形成される。
【００５０】
図３（ｃ）は、凹部エッチング工程の一例を示した図である。図３（ｃ）に示されるように、凹部エッチング工程では、形成したレジストマスクをエッチング用レジストマスク４２として、導電性基板１０の表面１１よりエッチング加工を行い、凹部１３を形成する。凹部１３の深さは０．０２ｍｍ〜０．１０ｍｍの範囲である。より好ましくは、０．０３ｍｍ〜０．０５ｍｍの範囲である。
【００５１】
図３（ｄ）は、予備めっき工程の一例を示した図である。予備めっき工程では、図３（ｃ）で形成したエッチング用レジストマスク４２をそのまま使用し、図３（ｃ）で形成した凹部１３に、予備めっき層３０を形成する。予備めっき層３０は、後に選択エッチングにより部分的に除去する必要があるため導電性基板１０と性質の異なるめっき材料で形成することが好ましい。例えば、導電性基板１０がＣｕ合金の場合はＮｉめっき、ＳＵＳ材の場合はＣｕめっきを行う。
【００５２】
図３（ｅ）は、凹部エッチング用レジスト剥離工程の一例を示した図である。凹部エッチング用レジスト剥離工程では、硬化しているレジスト４０を剥離する。これにより、導電性基板１０の凹部１３の内部全体を埋めた状態の予備めっき層３１が形成される。
【００５３】
図４は、本発明の実施形態に係るリードフレーム５０の製造方法の一例の後半の一連の工程を示した図である。
【００５４】
図４（ａ）は、リード部めっき用レジスト形成工程の一例を示した図である。リード部めっき用レジスト形成工程では、詳細には、レジスト被覆、露光、現像を行い、リード部めっき用レジストマスク４５を形成する。導電性基板１０の凹部１３に予備めっき層３０で埋められた部分を含む導電性基板１０の表面１１と、導電性基板１０の裏面１６を、レジスト４３で被う。使用するレジスト４３としては、ドライフィルムレジストのラミネート、又は液状レジストの塗布及び乾燥によるレジスト層の被覆等、従来からの公知の方法を用いて行うことができる。次に露光では、前のレジスト被覆で導電性基板１０の表・裏面にレジスト４３を被覆した後、表面１１には、リード部２０となる位置に所望のパターンが形成されたマスク（紫外光遮蔽ガラスマスク）、裏面１６には全面を覆うパターンが形成されたマスク（紫外光遮蔽ガラスマスク）を被せ、露光を行う。
【００５５】
現像では、マスクを除去してレジスト４３を現像することにより、リード部２０となる、内部リード部２１と外部リード部２２を形成する部分の未硬化部を除去して開口部４４を形成し、導電性基板１０の表面１１と、予備めっき層３０の内側の一部の表面を露出させる。これにより、硬化して残留したレジスト４３と開口部４４からなるリード部めっき用マスク４５が形成される。
【００５６】
図４（ｂ）は、外部リード部エッチング工程の一例を示した図である。外部リード部エッチング工程では、図４（ｂ）に示されるように、形成したレジストマスクをリード部エッチング用レジストマスク４５として、凹部１３内部の予備めっき層３０のみを選択的にエッチングし、外部リード部２２となる領域１４に形成した所望のパターンに、導電性基板１０を露出させる。
【００５７】
図４（ｃ）は、リードめっき工程の一例を示した図である。リード部めっき工程では、図４（ａ）で形成したリード部めっき用レジストマスク４５を使用し、図４（ｂ）で予備めっき層３０を選択的にエッチングすることで露出した凹部１３の表面の領域１４上と、開口部４４から露出した導電性基板１０の表面１１の平坦面上とが連続した領域に、内部リード部２０を構成するリード部めっき層を形成する。かかるリード部めっき層２０は、導電性基板１０が露出した領域に一体的かつ連続的に形成される。導電性基板１０の平坦面を有する表面１１から、凹部１３の側面及び底面を連続的に覆うように延在して形成される。リード部めっき層２０は、内部リード部２１の上面が半導体素子との接続部となるため接続性の良いめっき材料が用いられることが好ましい。外部リード部２２の下面は、外部機器とはんだ合金等と接続される外部端子部２３となるため、はんだ濡れ性の良好な金属がよい。また、めっき厚さは、特に制限はない。例えば、導電性基板１０の表面１１から、Ａｕめっき０．００３μｍ〜０．１μｍ、Ｐｄめっき０．０１μｍ〜０．２μｍ、Ｎｉめっき５．０μｍ〜４０．０μｍ、Ｐｄめっき０．０１μｍ〜０．２μｍ、Ａｕめっき０．００３μｍ〜０．１μｍの順で積層してめっきを行ってもよい。
【００５８】
図４（ｄ）は、リード部めっき用レジスト剥離工程の一例を示した図である。リード部めっき用レジスト剥離工程では、硬化しているレジスト４３を剥離する。
【００５９】
図４（ｅ）は、予備めっき層エッチング工程の一例を示した図である。予備めっき層エッチング工程では、図４（ｅ）に示されるように、凹部１３内部の予備めっき層３０のみを選択的にエッチングして除去し、導電性基板１０上にリード部２０のみを形成したリードフレーム５０を得る。なお、必要に応じ、所定の寸法に切断しシート状にしても良い。
【００６０】
このように、上述の各工程を順に経ることにより、本発明の実施形態に係るリードフレーム５０が作製される。
【００６１】
［半導体装置の製造方法］
次に、図５を用いて、上述の製造方法によって作製されたリードフレーム５０を用いて半導体装置１００を製造する半導体装置の製造方法の一例について説明する。なお、図５では、半導体素子６０と内部リード部２０の接続方法がフリップチップ方式である例を挙げて説明する。但し、この例は一例であり、半導体素子６０と内部リード部２０との接続方法は、公知のワイヤーボンディング方式でも可能であることは言うまでも無い。
【００６２】
図５は、本発明の実施形態に係る半導体装置の製造方法の一例の一連の工程を示した図である。
【００６３】
図５（ａ）は、バンプ形成工程の一例を示した図である。バンプ形成工程においては、リードフレーム５０の内部リード部２１のボンディング領域２４に、半導体素子６０と接続するためのバンプ７０を形成する。なお、フリップチップ方式の場合、半導体素子実装領域１２と内部リード部２１のボンディング領域２４は重複し、半導体素子実装領域１２の外周端領域に内部リード部２１のボンディング領域２４が設けられる。
【００６４】
図５（ｂ）は、半導体素子実装工程の一例を示した図である。半導体素子実装工程では、半導体素子６０の電極６１が、図５（ａ）で形成されたバンプ７０と接続され、内部リード部２１の上側に半導体素子６０が搭載されるとともに、電極６１と内部リード部２１とが電気的にも接続される。
【００６５】
図５（ｃ）は、第１の樹脂封止工程の一例を示した図である。第１の樹脂封止工程では、半導体素子６０を搭載したリードフレーム５０の表面全体を、第１の封止樹脂８１により封止する。
【００６６】
図５（ｄ）は、導電性基板除去工程の一例を示した図である。導電性基板除去工程では、第１の封止樹脂８１による樹脂封止部分から、導電性基板１０を除去する。導電性基板１０の除去は、溶解液を用いて導電性基板１０を溶解除去する。あるいは、導電性基板１０を引き剥がし除去でもよい。その際、内部リード部２１と外部リード部２２とが段差構造を有するため、第１の封止樹脂８１とリード部２０との密着性を向上させることができる。なお、導電性基板１０を除去した際、第１の封止樹脂８１の端部には、導電性基板１０の表面１１と凹部１３との段差の部分に段差部８３が形成される。
【００６７】
図５（ｅ）は、第２の樹脂封止工程の一例を示した図である。第２の樹脂封止工程では、図５（ｄ）で導電性基板１０が除去され、内部リード部２１の下面及び内側の側面を第２の封止樹脂８２により封止する。これにより、第２の封止樹脂８２から外部リード部２２の底面が露出した半導体装置１００が得られる。
【００６８】
図５（ｆ）は、切断工程の一例を示した図である。最後に、図５（ｆ）に示すように、所定の半導体装置１００の寸法になるように切断し、半導体装置１００完成させる。その際、第１の封止樹脂８１の段差部８３も切り落とされて除去されることになる。
【００６９】
なお、第１の樹脂封止後、図５（ｄ）の導電性基板１０を除去する工程において、溶解除去法を用いる場合、内部リード部２１の下面及び内側側面の半導体素子実装領域１２に相当する導電性基板１０は、凹部１３の深さ分、溶解除去する厚さが厚くなる。そこで、それに相当する分を、導電性基板１０の裏面１６に、裏面凹部（図示せず）として作製しても良い。
【００７０】
裏面凹部の作製方法は、図３（ｂ）の凹部エッチングレジスト用マスク形成工程で裏面側に裏面凹部を作製するように裏面のレジスト４０に開口部を設け、図３（ｃ）の凹部エッチング工程において裏面凹部を作製する。そして、図３（ｄ）の予備めっき工程において予備めっき層３０を裏面凹部にも形成する。そして、図４（ｅ）の予備めっき層エッチング工程において、裏面凹部に形成した予備めっき層３０を選択エッチングして、予備めっき層３０を除去する。上記の一連の処理を行うことで、内部リード部２１の下面等の半導体素子実装領域１２に相当する導電性基板１０の下面に凹部を形成することができる。これにより、導電性基板を除去する時、ほぼ同時に導電性基板１０を除去することができる。
【実施例】
【００７１】
［実施例１］
本発明の実施形態に係るリードフレームの製造方法を実施した実施例について説明する。
【００７２】
まず、導電性基板を用意する。古河電工製ＥＦＴＥＣ６４Ｔ板厚０．１２５ｍｍのＣｕ合金を準備した。次に、旭化成製ＡＱ２５５８ドライフィルムレジストを基板両面にラミネートした。次に、露光、現像を行い、凹部エッチング用レジストマスクを形成した。露光はエッチングパターンを形成したガラスマスクをドライフィルム上にセットし紫外線で感光させてパターンを露光した。次に未露光部を現像にて除去した。これにより表面は外部リード部となる位置が開口部となる所望のパターン、裏面は全面を覆うパターンが形成されたレジストマスクが形成された。
【００７３】
次に、形成したレジストマスクを凹部エッチング用レジストマスクとして、導電性基板の表面よりエッチング加工を行い、凹部を形成した。凹部の深さは０．０４ｍｍとした。
【００７４】
次に、形成したエッチング用レジストマスクをそのまま使用し、形成した凹部に、予備めっき層を形成した。予備めっき層は、Ｎｉめっきを０．０４ｍｍ形成した。
【００７５】
次に、凹部エッチング用レジスト剥離工程でエッチング用レジストマスクを剥離し除去した。これにより、導電性基板の凹部を予備めっきで埋めた状態の導電性基板が出来た。
【００７６】
次に、リードめっき用レジストマスクを形成した。まず、導電性基板の凹部に予備めっき層で埋められた表面と、導電性基板の裏面を、レジストで被った。使用するレジストは凹部エッチング用レジストマスクと同じとした。表面には、半導体素子と接続できるような内部リード部と、予備めっき層と一部が重複し外部リード部となる位置に所望のパターンが形成されたガラスマスク、裏面には全面を覆うパターンが形成されたガラスマスクで露光を行った。現像では、未露光部を現像することにより、内部リード部と予備めっき層と重複させた外部リード部を形成する部分を除去して開口部を形成し、導電性基板の表面と、予備めっき層の一部の表面を露出させる。これにより、硬化して残留したレジストと開口部からなるリードめっき用マスクが形成された。
【００７７】
次に、形成したリードめっき用レジストマスクを外部リードエッチング用レジストマスクとして、凹部内部の予備めっき層のみを選択的にエッチングし、外部リード部となる位置に形成した所望のパターンに、導電性基板を露出させた。
【００７８】
次に、先に形成したリードめっき用レジストマスクを使用し、予備めっき層を選択的にエッチングすることで露出した導電性基板の凹部表面と、内部リード部で構成するリード部めっき層を形成した。リード部めっき層は、Ｎｉめっき１０．０μｍ、Ｐｄめっき０．０５μｍ、Ａｕめっき０．００５μｍの順でめっきした。
【００７９】
次に、硬化しているリードめっき用レジストマスクを剥離し除去した。
【００８０】
次に、予備めっきエッチング工程で、露出している予備めっき層であるＮｉめっきを除去した。
【００８１】
次に、所定の寸法に切断しシート状にした。ここまででリードフレームが完成した。
【００８２】
次に、上述により完成したリードフレームを使用し、内部リード部にバンプを形成し、半導体素子の電極部とバンプをフリップチップ接続した。その後、第１の封止樹脂で半導体素子が搭載された面を樹脂封止し、その後、導電性基板を溶解除去した。この時、半導体装置の底面は、導電性基板の凹部を作製した所以外、内部リード部の下面を含む半導体素子搭載領域相当が第１の封止樹脂部底面より窪んだ形状になり、この部分に第２の樹脂封止をポッティング装置により行った。最後に、予定の寸法になるように切断し、半導体装置を完成させた。
【００８３】
［実施例２］
実施例２では、実施例１において、凹部の深さを０．０２ｍｍ、予備めっき層のめっき厚さを０．０２ｍｍ、リードめっき層のＮｉめっきの厚さを０．０１ｍｍとした。その他は、実施例１と同じとした。
【００８４】
［実施例３］
実施例３では、実施例１において、凹部の深さを０．１ｍｍ、予備めっき層のめっき厚さを０．１ｍｍ、リードめっき層のＮｉめっきの厚さを０．０２ｍｍとした。その他は、実施例１と同じとした。
【００８５】
［実施例４］
実施例４では、実施例１において、導電性基板を除去し易くする為に導電性基板の裏面側に凹み形状を有する構造とした。詳細には、凹部エッチング用レジスト形成工程で裏面側に内部リード部下面等の半導体素子搭載領域に相当する部分に裏面凹部を作製するようにレジストマスクに開口部を設けた。凹部エッチング工程で裏面凹部を作製した。凹部のエッチング深さは、０．０４ｍｍとした。予備めっき工程では、予備めっき層を裏面凹部にも形成した。予備めっき除去工程で、裏面凹部に形成した予備めっき部を選択エッチングして、予備めっきを除去した。上記を行うことで、内部リード部下面等の半導体素子搭載領域に相当する導電性基板の下面に凹部を形成した。その他は、実施例１と同じとした。
【００８６】
上述の実施例１乃至実施例４において、フリップチップ実装を行い、半導体装置を完成することができた。めっき層の剥がれや外部端子部への樹脂被り不具合等も無く、良好な半導体装置を得ることができた。
【００８７】
以上、本発明の好ましい実施形態及び実施例について詳説したが、本発明は、上述した実施形態及び実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施形態及び実施例に種々の変形及び置換を加えることができる。
【符号の説明】
【００８８】
１０    導電性基板
１１    表面
１２    半導体素子実装領域
１３    凹部
２０    リード部（リード部めっき層）
２１    内部リード部
２２    外部リード部
２３    外部端子部
２４    ボンディング部
３０    予備めっき層
５０    リードフレーム
６０    半導体素子
６１    電極
７０    バンプ
８１、８２    封止樹脂
８３    段差部
１００    半導体装置
【図１】
0006676854.tif 000002
【図２】
0006676854.tif 000003
【図３】
0006676854.tif 000004
【図４】
0006676854.tif 000005
【図５】
0006676854.tif 000006