(57)【特許請求の範囲】
【請求項１】
通常のトランジスタの耐圧を超えるノイズが重畳されうる電源が供給され、当該電源に一端が接続された所定の負荷抵抗を有し、出力波形と高調波含有量とが制限されたパルス状の信号を入力信号に応じて前記負荷抵抗の他端に出力する有線通信用の送信回路であって、
前記電源と接地電位との間に第１の抵抗と第１の高耐圧トランジスタと第２の抵抗とが直列に接続された分圧回路と、
前記第１の高耐圧トランジスタのゲートもしくはベースに前記入力信号を供給する手段と、
前記第１の高耐圧トランジスタと前記第２の抵抗との接続点に接続された第２の容量を含むノイズ・フィルタ兼信号波形成形回路と、
前記ノイズ・フィルタ兼信号波形整形回路の出力電圧に比例した出力電流を流す出力トランジスタを含む電圧電流変換回路と、
前記出力トランジスタにカスケード接続された第２の高耐圧トランジスタと、を有し、
前記ノイズ・フィルタ兼信号波形整形回路の立ち上がり時の時定数と立ち下がり時の時定数とが異なり、
前記第２の高耐圧トランジスタのドレインもしくはコレクタ電流を前記負荷抵抗に流したことを特徴とする、
送信回路。
【請求項２】
請求項１に記載の送信回路において、前記第２の高耐圧トランジスタのドレインもしくはコレクタと前記負荷抵抗との間に逆流防止用の高耐圧ダイオードを挿入したことを特徴とする送信回路。
【請求項３】
請求項１に記載の送信回路において、前記ノイズ・フィルタ兼信号波形整形回路が３次以上のローパスフィルタであることを特徴とする送信回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は送信回路および通信回路に関し、例えばネットワークに送信信号を出力する送信回路および通信回路に関する。
【背景技術】
【０００２】
近年、自動車の安全性や利便性を向上させるために自動車の電子制御化が進んでいる。この自動車の電子制御化に伴い、自動車を制御する各々の電子部品をネットワークでつないだ車載ネットワークシステムが構築されている。
【０００３】
特許文献１には、このような車載ネットワークシステムに関する技術が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−２５０３４５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
車載ネットワークシステムでは、自動車の安全性・信頼性を向上させるために、車載ネットワークシステムに対するノイズの影響を低くする必要がある。このようなノイズの影響を低減させるためには、車載ネットワークシステムの送信回路から出力される出力信号（送信信号）のスルーレートを小さくする、つまり、波形の立ち上がりに傾きを持たせる必要がある。しかしながら、このようなスルーレートを小さくするための回路を設けると、送信回路の回路規模が大きくなるという問題があった。
【０００６】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００７】
一実施の形態にかかる送信回路は、入力信号に応じた第１の電圧信号に遅延を付与すると共に、前記第１の電圧信号に含まれるノイズを除去して第２の電圧信号を生成する遅延回路と、前記第２の電圧信号に応じた定電流制御信号を生成する制御信号生成回路と、前記定電流制御信号を用いて駆動され、前記第２の電圧信号に応じた出力信号を出力する出力トランジスタと、を備える。
【発明の効果】
【０００８】
前記一実施の形態によれば、回路規模が大きくなることを抑制することが可能な送信回路および通信回路を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】車載ネットワークシステムの概略を説明するための図である。
【図２】車載ネットワークシステムを説明するためのブロック図である。
【図３】車載ネットワークシステムを説明するためのブロック図である。
【図４】関連技術の課題を説明するための図である。
【図５】実施の形態１にかかる送信回路を説明するためのブロック図である。
【図６】実施の形態１にかかる送信回路の具体的な構成例を説明するための回路図である。
【図７】実施の形態１にかかる送信回路の動作を説明するためのタイミングチャートである。
【図８】実施の形態２にかかる送信回路の具体的な構成例を説明するための回路図である。
【図９】実施の形態２にかかる送信回路の動作を説明するためのタイミングチャートである。
【図１０】実施の形態３にかかる送信回路の具体的な構成例を説明するための回路図である。
【図１１】実施の形態３にかかる送信回路の動作を説明するためのタイミングチャートである。
【図１２】実施の形態４にかかる送信回路の具体的な構成例を説明するための回路図である。
【発明を実施するための形態】
【００１０】
（車載ネットワークシステムの説明）
まず、車載ネットワークシステムについて説明する。
近年、自動車の安全性や利便性を向上させるために自動車の電子制御化が進んでいる。この自動車の電子制御化に伴い、自動車を制御する各々の電子部品をネットワークでつないだ車載ネットワークシステムが構築されている。
【００１１】
このような車載ネットワークシステムは、エンジン制御（パワートレイン制御）やステアリング制御（シャシー制御）に用いられるメインネットワークだけではなく、パワーウィンドウ、ミラー調整、電動シート、ドアロック等のボディー制御に用いられるサブネットワークにも広がっている。
【００１２】
一方、このようなサブネットワークの電子制御化は、センサ、アクチュエータ、およびこれらを制御する制御ユニット（ＥＣＵ：Electronic Control Unit）を配線で接続する必要があるため、配線（ハーネス）の増加をもたらしている。このような配線の増加を抑制する手段の一つに、多重通信プロトコルの導入がある。多重通信プロトコルを導入することで、配線の増加を抑えつつ、センサとアクチュエータの増加に対応することができる。
【００１３】
ここで、車載ネットワークシステムにおける多重通信プロトコルの一つとして、ＣＡＮ（Controller Area Network）が用いられている。ＣＡＮは既に多くの自動車で採用されている実績がある。しかしながら、センサ、アクチュエータ、およびこれらを制御する制御ユニットが接続されたサブネットワーク通信では、パワートレイン制御やシャシー制御に求められるような通信速度や信頼性は必要ではない。このため、サブネットワーク通信にＣＡＮを採用することは、コスト面から見ても必ずしも最適な設計とはいえない。
【００１４】
このような理由から、サブネットワーク通信では、一般的にＬＩＮ（Local Interconnect Network）が用いられている。ＬＩＮは、パワートレイン制御やシャシー制御に求められる通信速度や信頼性を必要としないサブネットワーク通信に広く採用されており、シンプルかつ安価な車載向けサブネットワークシステムである。例えば、ＬＩＮの通信速度は１０ｋ〜２０ｋｂｐｓであり、主に人が操作する機器に使用される。
【００１５】
図１は、車載ネットワークシステムの概略を説明するための図である。図１に示す車載ネットワークシステム１００は、センサ、アクチュエータ、およびこれらを制御する制御ユニットが接続されたサブネットワーク通信に用いられる車載ネットワークシステム（ＬＩＮ）である。図１に示すように、車載ネットワークシステム１００は、各々の機器を制御する制御ユニット１０１〜１０３と、これらの制御ユニットを互いに接続するＬＩＮバス１０５を用いて構成されている。例えば、制御ユニット１０１はライトを制御するためのユニットであり、制御ユニット１０２はウインカーを制御するためのユニットであり、制御ユニット１０３は車内照明を制御するためのユニットである。
【００１６】
なお、図１に示した車載ネットワークシステムは一例であり、制御ユニットは車両を構成する各々の構成要素（例えば、ドアミラー、シート、パワーウィンドウ、エアコン、ワイパー）毎に設けられている。そして、これらの制御ユニットは互いにバス１０５を介して接続されている。
【００１７】
図２は、車載ネットワークシステムを説明するためのブロック図である。図２に示すように、車載ネットワークシステム１００は、複数の制御ユニットＥＣＵ_１〜ＥＣＵ_ｎ（ｎは２以上の整数）をＬＩＮバス１０５に接続することで構築することができる。制御ユニットＥＣＵ_１は、電源回路ＰＷＲ_１、演算回路（ＭＣＵ：Micro Controller Unit）ＭＣＵ_１、通信回路ＬＩＮ_１を備える。電源回路ＰＷＲ_１にはバッテリ１０６から電源配線１０７を介して電源電圧Ｖ２が供給される。電源回路ＰＷＲ_１は、バッテリ１０６から供給された電源電圧Ｖ２（例えば、１４Ｖ）を電源電圧Ｖ２よりも低い電源電圧Ｖ１（例えば、３．３Ｖ）に調整し、調整後の電源電圧Ｖ１を演算回路ＭＣＵ_１および通信回路ＬＩＮ_１に供給する。
【００１８】
演算回路ＭＣＵ_１は、車両の所定の構成要素（例えば、ドアミラー、シート、パワーウィンドウ、エアコン、ワイパー）を制御可能に構成されている。また、演算回路ＭＣＵ_１は、ＬＩＮバス１０５を介して他の制御ユニットＥＣＵ_２〜ＥＣＵ_ｎと通信可能に構成されている。通信回路ＬＩＮ_１は、演算回路ＭＣＵ_１とＬＩＮバス１０５との間に設けられており、制御ユニットＥＣＵ_１がＬＩＮバス１０５を介して他の制御ユニットＥＣＵ_２〜ＥＣＵ_ｎと通信を行うための通信インターフェースである。
【００１９】
なお、上記では制御ユニットＥＣＵ_１について説明したが、他の制御ユニットＥＣＵ_２〜ＥＣＵ_ｎについても同様の構成である。また、ＬＩＮバス１０５の長さは車種によって異なるが、例えば最長で４０ｍになるなど一般的に長い配線で構成されている。
【００２０】
図３に示すように、通信回路ＬＩＮ_１は送信回路Ｔｘと受信回路Ｒｘとを備える。例えば、制御ユニットＥＣＵ_１が制御ユニットＥＣＵ_２にデータを送信する場合は、演算回路ＭＣＵ_１から出力された送信信号ＩＮを送信回路Ｔｘを用いて増幅して出力信号（送信信号）ＯＵＴを生成する。ここで、演算回路ＭＣＵ_１から出力された送信信号ＩＮは低電圧の信号振幅を有しており、例えば、接地電圧（０Ｖ）と電源電圧Ｖ１（３．３Ｖ）との間で振幅している。例えば、演算回路ＭＣＵ_１から出力された送信信号ＩＮの周波数は１０ｋＨｚである。また、送信回路Ｔｘで増幅された後の出力信号ＯＵＴは、バッテリ電圧レベルの信号振幅を有しており、例えば、接地電圧（０Ｖ）と電源電圧Ｖ２（１４Ｖ）との間で振幅している。つまり、バッテリ電圧レベルで振幅している電圧信号がＬＩＮバス１０５に供給される。また、受信回路Ｒｘは、ＬＩＮバス１０５から受信した受信信号を受信処理して演算回路ＭＣＵ_１に出力する。受信処理とは信号振幅の幅を電源電圧Ｖ２（１４Ｖ）から電源電圧Ｖ１（３．３Ｖ）に低減する処理である。
【００２１】
ここで、ＬＩＮバス１０５は配線長が長いワイヤハーネスで構成されているため、インダクタンス成分を有する。このため、ＬＩＮバス１０５にバッテリ電圧レベルの信号振幅を有する出力信号（送信信号）ＯＵＴが供給されると、ＬＩＮバス１０５がアンテナとして働き、急峻な変化をする出力信号ＯＵＴがＬＩＮバス１０５から放射ノイズ１０９として放射される。この放射ノイズ１０９は、車両に搭載されている他の機器（例えば、他の制御ユニットやラジオなど）に対する電波障害の要因となる。このため、ＬＩＮバス１０５から放射される放射ノイズ１０９に関しては、規格で厳しく規定されている。
【００２２】
（関連技術が有する課題の説明）
図４は、関連技術の課題を説明するための図である。図４に示すように、送信回路Ｔｘ（１１０）は、オープンドレインのＮ型ＭＯＳトランジスタ（出力トランジスタＴｒ_ｏｕｔ）をオン・オフ制御することで、バッテリ電圧の電圧振幅を有する出力信号ＯＵＴを生成し、この出力信号ＯＵＴをＬＩＮバス１０５に供給している。このとき、出力信号ＯＵＴの波形のスルーレートを小さくして、高周波成分を低減させる処理を行うことで、放射ノイズ１０９（図３参照）を低減させることができ、所定のＥＭＩ（Electro-Magnetic Interference）特性を満たすようにすることができる。つまり、図４に示すように、出力信号ＯＵＴの波形を矩形状のパルス波形１１５（つまり、スルーレートが大きい波形）からスルーレートが小さい波形１１６にすることで、ＬＩＮバス１０５から放射される放射ノイズ１０９を低減させることができる。
【００２３】
このようなスルーレートが小さい波形１１６は、出力トランジスタＴｒ_ｏｕｔのゲートに供給されるゲート電圧をゲート電圧遅延回路１１１を用いて遅延させることで生成することができる。例えば、ゲート電圧遅延回路１１１は可変ＣＲフィルタ回路を用いて構成することができる。そして、出力トランジスタＴｒ_ｏｕｔのゲートに供給されるゲート電圧をこの可変ＣＲフィルタ回路を用いて鈍らせることで、スルーレートが小さい波形１１６を生成することができる。
【００２４】
しかしながら、バッテリ１０６の電圧レベル（電源電圧Ｖ２）は変動し（一般的に８Ｖ〜１６Ｖ）、このバッテリ電圧の変動に応じて出力信号ＯＵＴのスルーレートはセンシティブに変化する。このようなバッテリ電圧の変動を考慮しつつ、ＥＭＩ特性を満たすような出力信号ＯＵＴを生成しようとすると、ゲート電圧遅延回路１１１が複雑になり回路規模が大きくなるという問題があった。
【００２５】
＜実施の形態１＞
以下、図面を参照して実施の形態１について説明する。
【００２６】
（実施の形態１にかかる送信回路の構成）
図５は、実施の形態１にかかる送信回路を説明するためのブロック図である。図５に示すように、本実施の形態にかかる送信回路１０は、信号変換回路１１、遅延回路１２、制御信号生成回路１３、及び出力トランジスタＴｒ_ｏｕｔを備える。本実施の形態にかかる送信回路１０は、図３に示した制御ユニットＥＣＵが備える通信回路ＬＩＮの送信回路Ｔｘに対応している（制御ユニットＥＣＵ_１〜ＥＣＵ_ｎを総称して制御ユニットＥＣＵと記載する。他の構成要素についても同様である）。
【００２７】
送信回路１０は、入力信号ＩＮを入力し、当該入力信号ＩＮを増幅した出力信号ＯＵＴを出力する。つまり、送信回路１０に入力される入力信号ＩＮは、低電圧の信号振幅を有しており、例えば、接地電圧（０Ｖ）と電源電圧Ｖ１（３．３Ｖ）との間で振幅している。また、送信回路１０で増幅された後の出力信号ＯＵＴは、バッテリ電圧レベルの信号振幅を有しており、例えば、接地電圧（０Ｖ）と電源電圧Ｖ２（１４Ｖ）との間で振幅している。
【００２８】
信号変換回路１１は、入力信号ＩＮを電源電圧Ｖ２（バッテリ電圧）に依存した電圧信号に変換し、変換後の電圧信号Ｖｄｉｖを遅延回路１２に出力する。例えば、信号変換回路１１は、電源電圧Ｖ２を分圧した電圧信号Ｖｄｉｖを入力信号ＩＮに応じて出力する。
【００２９】
遅延回路１２は、ノイズ・フィルタ兼信号波形成形回路として動作する。遅延回路１２は、電圧信号Ｖｄｉｖに遅延を付与すると共に、電圧信号Ｖｄｉｖに含まれるノイズを除去して電圧信号Ｖａを生成する。例えば、遅延回路１２はローパスフィルタ（ＬＰＦ）、具体的には３次以上のローパスフィルタを用いて構成することができる。
【００３０】
制御信号生成回路１３は、電圧信号Ｖａに応じた定電流制御信号Ｖｇを生成する。出力トランジスタＴｒ_ｏｕｔは、定電流制御信号Ｖｇを用いて駆動され、電圧信号Ｖａに応じた出力信号ＯＵＴを出力する。例えば、出力トランジスタＴｒ_ｏｕｔはオープンドレインのＮ型ＭＯＳトランジスタを用いて構成することができる。つまり、出力トランジスタＴｒ_ｏｕｔをオン・オフ制御することで、バッテリ電圧の電圧振幅を有する出力信号ＯＵＴを生成することができる。また、本実施の形態にかかる送信回路１０では、遅延回路１２を用いて電圧信号Ｖｄｉｖに遅延を付与しているので、出力トランジスタＴｒ_ｏｕｔから出力される出力信号ＯＵＴの波形のスルーレートを小さくすることができる。
つまり、制御信号生成回路１３は、電源電圧Ｖ２に比例し、且つそのノイズを除去し、入力信号に応じたオン／オフ時の高調波成分を減衰させた出力電流を出力トランジスタに流すための電圧電流変換回路である。
【００３１】
（実施の形態１にかかる送信回路の具体的な構成例：図６）
次に、本実施の形態にかかる送信回路１０の具体的な構成例について、図６に示す回路図を用いて説明する。
【００３２】
図６に示すように、信号変換回路１１は、抵抗素子Ｒ１、Ｒ２、及びＮ型トランジスタＮＭ１を有する。抵抗素子Ｒ１の一端には電源電圧Ｖ２（バッテリ電圧）が供給される。トランジスタＮＭ１は、抵抗素子Ｒ１の他端と抵抗素子Ｒ２の一端（信号変換回路１１の出力ノードＮ１）との間に設けられている。つまり、トランジスタＮＭ１のドレインは抵抗素子Ｒ１の他端と接続されており、ソースは抵抗素子Ｒ２の一端（ノードＮ１）と接続されている。抵抗素子Ｒ２の他端は接地電位に接続されている。
【００３３】
トランジスタＮＭ１のゲートには論理回路ＮＯＲ１を介して入力信号ＩＮが供給される。つまり、論理回路ＮＯＲ１の入力端子の一端には入力信号ＩＮが供給され、他端にはイネーブル信号ＥＮが供給される。よって、イネーブル信号ＥＮがハイレベルの時に、入力信号ＩＮが反転された信号がトランジスタＮＭ１のゲートに供給される。なお、イネーブル信号ＥＮは制御ユニットＥＣＵの演算回路ＭＣＵから供給される（図３参照）。
【００３４】
トランジスタＮＭ１は、論理回路ＮＯＲ１の出力信号（入力信号ＩＮが反転された信号）に応じてオン・オフする。これにより、ノードＮ１には入力信号ＩＮに応じた電圧信号Ｖｄｉｖが供給される。具体的には、トランジスタＮＭ１がオン状態の時、ノードＮ１には電圧信号Ｖｄｉｖ（ハイレベルの信号）が供給され、トランジスタＮＭ１がオフ状態の時、ノードＮ１はロウレベルになる。ここで、電圧信号Ｖｄｉｖは電源電圧Ｖ２（バッテリ電圧）に依存した電圧信号である。具体的には、電源電圧Ｖ２を抵抗素子Ｒ１、Ｒ２を用いて分圧した電圧信号である。
【００３５】
図６に示すように、遅延回路１２は、複数の抵抗素子Ｒ３、Ｒ４、及び複数の容量素子Ｃ１〜Ｃ３を用いて構成することができる。複数の抵抗素子Ｒ３、Ｒ４は、遅延回路１２の入力ノードＮ１（信号変換回路１１の出力ノードＮ１と同一）と出力ノードＮ３との間において直列に接続されている。また、複数の容量素子Ｃ１〜Ｃ３は、容量素子Ｃ１〜Ｃ３の各々の一端が電源Ｖ１に接続され、他端が入力ノードＮ１と出力ノードＮ３との間に接続されている。ここで、電源Ｖ１は、電源電圧Ｖ２よりも低い電源電圧を有する。つまり、図３に示した電源回路ＰＷＲ_１を用いて電源電圧Ｖ２を電源電圧Ｖ１に降圧することで得られた電源電圧である。
【００３６】
具体的には、抵抗素子Ｒ３はノードＮ１とノードＮ２との間に接続されている。抵抗素子Ｒ４はノードＮ２とノードＮ３との間に接続されている。また、容量素子Ｃ１の一端は電源Ｖ１に接続されており、他端はノードＮ１に接続されている。容量素子Ｃ２の一端は電源Ｖ１に接続されており、他端はノードＮ２に接続されている。容量素子Ｃ３の一端は電源Ｖ１に接続されており、他端はノードＮ３に接続されている。
【００３７】
遅延回路１２は、ノードＮ１に供給された電圧信号Ｖｄｉｖに遅延を付与すると共に、電圧信号Ｖｄｉｖに含まれるノイズを除去して電圧信号Ｖａを生成してノードＮ３に出力する。
【００３８】
図６に示すように、制御信号生成回路１３は、オペアンプＡＭＰ１、Ｎ型トランジスタＮＭ２、ＮＭ３、Ｐ型トランジスタＰＭ１、ＰＭ２、抵抗素子Ｒ５を用いて構成することができる。オペアンプＡＭＰ１の非反転入力端子（＋）はノードＮ３に接続されており、反転入力端子（−）はノードＮ１０に接続さている。オペアンプＡＭＰ１の出力端子はトランジスタＮＭ２のゲートに接続されている。トランジスタＮＭ２のソースはノード１０に接続されている。抵抗素子Ｒ５の一端はノードＮ１０に接続されており、他端は接地電位に接続されている。
【００３９】
また、トランジスタＰＭ１のソースは電源Ｖ１に接続されており、ゲート及びドレインはトランジスタＮＭ２のドレインに接続されている。トランジスタＰＭ２のソースは電源Ｖ１に接続されており、ゲートはトランジスタＰＭ１のゲート及びドレインに接続されている。すなわち、トランジスタＰＭ１とトランジスタＰＭ２は、カレントミラー回路を構成している。
【００４０】
トランジスタＮＭ３のゲート及びドレインはトランジスタＰＭ２のドレインと接続されており、ソースは接地電位に接続されている。また、トランジスタＮＭ３のゲート及びドレインは出力トランジスタＴｒ_ｏｕｔのゲートに接続されている。つまり、トランジスタＮＭ３と出力トランジスタＴｒ_ｏｕｔは、カレントミラー回路を構成している。
【００４１】
図６に示すように、オペアンプＡＭＰ１はバーチャルショートされている。よって、オペアンプＡＭＰ１は、非反転入力端子（＋）に供給された電圧Ｖａと反転入力端子（−）の電圧とが同一になるような出力電圧を、トランジスタＮＭ２に供給する。つまり、オペアンプＡＭＰ１は、ノードＮ１０の電圧が非反転入力端子（＋）の電圧Ｖａと同じになるような電流Ｉ１がトランジスタＮＭ２に流れるように、トランジスタＮＭ２のゲート電圧を調整する。具体的には、抵抗素子Ｒ５の抵抗値をＲとすると、トランジスタＮＭ２に流れる電流Ｉ１は、Ｉ１＝Ｖａ／Ｒとなる。このように、オペアンプＡＭＰ１、トランジスタＮＭ２、及び抵抗素子Ｒ５は、電圧信号Ｖａを電流信号Ｉ１に変換する電圧電流変換回路として機能する。
【００４２】
トランジスタＮＭ２に流れる電流Ｉ１は、トランジスタＰＭ１とトランジスタＰＭ２とで構成されるカレントミラー回路を用いてコピーされる。つまり、トランジスタＰＭ２、ＮＭ３には、電流Ｉ１がコピーされた電流Ｉ２が流れる。また、トランジスタＰＭ２、ＮＭ３に流れる電流Ｉ２は、トランジスタＮＭ３と出力トランジスタＴｒ_ｏｕｔとで構成されるカレントミラー回路を用いてコピーされる。つまり、出力トランジスタＴｒ_ｏｕｔには、電流Ｉ２がコピーされた電流が流れる。そして、出力トランジスタＴｒ_ｏｕｔは、電流Ｉ２がコピーされた電流に応じた電圧信号を出力信号ＯＵＴとして出力する。
【００４３】
換言すると、図６に示す制御信号生成回路１３は、電圧信号Ｖａに応じた定電流制御信号Ｖｇ（出力トランジスタＴｒ_ｏｕｔを駆動するための信号）を生成する。そして、出力トランジスタＴｒ_ｏｕｔは、定電流制御信号Ｖｇを用いて駆動され、電圧信号Ｖａに応じた出力信号ＯＵＴを出力する。
【００４４】
また、図６に示す送信回路１０では、出力トランジスタＴｒ_ｏｕｔのドレイン側にＮ型トランジスタＮＭ５とダイオードＤ１を設けている。すなわち、ゲートに電圧Ｖ１が供給され、ソースが出力トランジスタＴｒ_ｏｕｔのドレインと接続され、ドレインがダイオードＤ１のカソードと接続されたトランジスタＮＭ５と、アノードが出力端子ＯＵＴに接続され、カソードがトランジスタＮＭ５のドレインと接続されたダイオードＤ１とを設けている。ダイオードＤ１のアノードには抵抗素子Ｒ６を介して電源Ｖ２が供給される。このように、出力トランジスタＴｒ_ｏｕｔのドレイン側にトランジスタＮＭ５および逆流防止用の高耐圧のダイオードＤ１を設けることで、過電圧の印加や負電圧の印加から出力トランジスタＴｒ_ｏｕｔを保護することができる。
【００４５】
なお、本実施の形態においてトランジスタＮＭ５およびダイオードＤ１は必須の構成要素ではなく、適宜省略してもよい。
【００４６】
（図６に示す送信回路の動作の説明）
次に、図６に示す送信回路１０の動作について、図７に示すタイミングチャートを用いて説明する。なお、前提として、図６に示す論理回路ＮＯＲ１にはハイレベルのイネーブル信号ＥＮが供給されているものとする。また、例えば、入力信号ＩＮの周波数は１０ｋＨｚ程度である。
【００４７】
図７に示すように、タイミングｔ１において入力信号ＩＮがロウレベルからハイレベルに遷移すると、図６に示す論理回路ＮＯＲ１はロウレベルの出力信号をトランジスタＮＭ１に出力する。これにより、トランジスタＮＭ１はオン状態からオフ状態へと変化するので、ノードＮ１に供給される電圧信号Ｖｄｉｖはハイレベルからロウレベルに遷移する。
【００４８】
また、遅延回路１２のノードＮ１に供給された電圧信号Ｖｄｉｖがハイレベルからロウレベルに変化するので、遅延回路１２から出力された電圧信号Ｖａもハイレベルからロウレベルに変化する。
【００４９】
更に、制御信号生成回路１３のオペアンプＡＭＰ１に供給される電圧信号Ｖａがハイレベルからロウレベルに変化するので、トランジスタＮＭ２に流れる電流Ｉ１、及びこの電流Ｉ１のミラー電流Ｉ２もハイレベルからロウレベルへと変化する。そして、電流Ｉ２がロウレベルになるので、出力トランジスタＴｒ_ｏｕｔを駆動するための定電流制御信号Ｖｇもロウレベルとなる。よって、出力トランジスタＴｒ_ｏｕｔはオフ状態となるので、出力トランジスタＴｒ_ｏｕｔのドレイン側からハイレベルの出力信号ＯＵＴが出力される。
【００５０】
このとき、遅延回路１２は、ノードＮ１に供給された電圧信号Ｖｄｉｖに遅延を付与すると共に、電圧信号Ｖｄｉｖに含まれるノイズを除去して電圧信号Ｖａを生成してノードＮ３に出力している。よって、本実施の形態にかかる送信回路１０では、スルーレートが小さい出力信号ＯＵＴを生成することができる。また、ノイズが除去された出力信号ＯＵＴを生成することができる。
【００５１】
次に、図７に示すように、タイミングｔ２において入力信号ＩＮがハイレベルからロウレベルに遷移すると、図６に示す論理回路ＮＯＲ１はハイレベルの出力信号をトランジスタＮＭ１に出力する。これにより、トランジスタＮＭ１はオフ状態からオン状態へと変化するので、ノードＮ１に供給される電圧信号Ｖｄｉｖはロウレベルからハイレベルに遷移する。
【００５２】
また、遅延回路１２のノードＮ１に供給された電圧信号Ｖｄｉｖがロウレベルからハイレベルに変化するので、遅延回路１２から出力された電圧信号Ｖａもロウレベルからハイレベルに変化する。
【００５３】
更に、制御信号生成回路１３のオペアンプＡＭＰ１に供給される電圧信号Ｖａがロウレベルからハイレベルに変化するので、トランジスタＮＭ２に流れる電流Ｉ１、及びこの電流Ｉ１のミラー電流Ｉ２もロウレベルからハイレベルへと変化する。そして、電流Ｉ２がハイレベルになるので、出力トランジスタＴｒ_ｏｕｔを駆動するための定電流制御信号Ｖｇもハイレベルとなる。よって、出力トランジスタＴｒ_ｏｕｔはオン状態となるので、出力トランジスタＴｒ_ｏｕｔのドレイン側からロウレベルの出力信号ＯＵＴが出力される。タイミングｔ３以降の動作についても同様である。
【００５４】
このとき、遅延回路１２は、ノードＮ１に供給された電圧信号Ｖｄｉｖに遅延を付与すると共に、電圧信号Ｖｄｉｖに含まれるノイズを除去して電圧信号Ｖａを生成してノードＮ３に出力している。よって、本実施の形態にかかる送信回路１０では、スルーレートが小さい出力信号ＯＵＴを生成することができる。また、ノイズが除去された出力信号ＯＵＴを生成することができる。
【００５５】
上記の関連技術が有する課題で説明したように、図４に示した送信回路１１０では、出力信号ＯＵＴの波形のスルーレートを小さくする際、出力トランジスタＴｒ_ｏｕｔのゲートに供給されるゲート電圧をゲート電圧遅延回路１１１を用いて遅延させることで生成していた。しかしながら、バッテリ１０６の電圧レベル（電源電圧Ｖ２）は変動し（一般的に８Ｖ〜１６Ｖ）、このバッテリ電圧の変動に応じて出力信号ＯＵＴのスルーレートはセンシティブに変化する。そして、このようなバッテリ電圧の変動を考慮しつつ、ＥＭＩ特性を満たすような出力信号ＯＵＴを生成しようとすると、ゲート電圧遅延回路１１１が複雑になり回路規模が大きくなるという問題があった。
【００５６】
例えば、バッテリ１０６は、バッテリ上がり、セルモータ起動、充電状態など様々な状態となるため電圧変動幅が８Ｖ〜１８Ｖと広く、かつ１〜１０００ＭＨｚで６０Ｖｐｐに及ぶ大きなノイズがのる。このため、バッテリ１０６の電源電圧Ｖ２と出力信号ＯＵＴには、大きな電圧変動とノイズがのることが想定される。出力信号ＯＵＴに許容されるノイズ（ＥＭＩ）のスペクトラムは、０．１５ＭＨｚ〜２０ＭＨｚにわたり規定されている。つまり、３次、５次、・・・のノイズを多く含む方形波出力は許容されない。
【００５７】
そこで本実施の形態にかかる送信回路１０では、電圧信号Ｖｄｉｖに遅延を付与すると共に、電圧信号Ｖｄｉｖに含まれるノイズを除去して電圧信号Ｖａを生成する遅延回路１２と、電圧信号Ｖａに応じた定電流制御信号Ｖｇを生成する制御信号生成回路１３と、を設け、定電流制御信号Ｖｇを用いて出力トランジスタＴｒ_ｏｕｔを駆動するように構成している。このように、本実施の形態にかかる送信回路１０では、定電流制御信号Ｖｇを用いて出力トランジスタＴｒ_ｏｕｔを駆動しているので、図４に示すような複雑な構成を備えるゲート電圧遅延回路１１１を設ける必要がなくなり、送信回路１０の回路規模が大きくなることを抑制することができる。
【００５８】
また、本実施の形態にかかる送信回路１０では、遅延回路１２を用いて電圧信号Ｖｄｉｖに遅延を付与する際、電圧信号Ｖｄｉｖに含まれるノイズも除去しているので、ノイズが除去された出力信号ＯＵＴを生成することができる。
【００５９】
また、本実施の形態にかかる送信回路１０では、信号変換回路１１においてＬＩＮバス側の電源電圧Ｖ２を抵抗素子Ｒ１、Ｒ２を用いて分圧して、電源電圧Ｖ２に比例した電圧信号（基準電圧）Ｖｄｉｖを生成している。このとき、抵抗素子Ｒ１と抵抗素子Ｒ２との間にトランジスタＮＭ１（高耐圧のＮＭＯＳトランジスタ）を挿入し、トランジスタＮＭ１のゲート電圧を入力信号ＩＮに応じて制御している。よって、遅延回路１２のコンデンサＣ１〜Ｃ３における充放電を可能とし、容易に充電電圧Ｖａを生成することが可能となる。つまり、アンプ回路等を用いる必要がないので送信回路の素子数を減らすことができ、素子の相対的なばらつきやオフセットの影響を低減することができる。
【００６０】
また、仮に低い周波数の大きなノイズが電源Ｖ２に印加された場合でも、高耐圧のトランジスタＮＭ１がソースフォロアとして動作するため、トランジスタＮＭ１のソースは、トランジスタＮＭ１のゲートの論理レベル（例えば、３．３Ｖか５Ｖ）以下に保たれる。つまり、トランジスタＮＭ１よりも後段の回路に高電圧が印加されることはなく、信号変換回路１１よりも後段の回路は、低電圧系の素子で構成することができる。
【００６１】
また、電源電圧Ｖ２にのっているノイズにより電圧信号Ｖｄｉｖも変動する。しかし、本実施の形態にかかる送信回路１０では、ＣＲ回路を用いて遅延回路（ローパスフィルタ）１２を構成しているので、電圧信号Ｖｄｉｖにのっているノイズを除去することができる。具体的に説明すると、トランジスタＮＭ１がオン状態の時、ノードＮ１には電源電圧Ｖ２からのノイズが侵入するが、容量素子Ｃ１〜Ｃ３を用いた３次のローパスフィルタを用いることで、ノードＮ３では電源電圧Ｖ２からのノイズが数桁レベルにまで減衰するため問題とはならない。
【００６２】
また、本実施の形態では、図６に示したように、遅延回路１２（ローパスフィルタ）を構成している容量素子Ｃ１〜Ｃ３の一端を電源Ｖ１に接続している構成を示した。しかし本実施の形態では、容量素子Ｃ１〜Ｃ３の一端を他の電圧源や接地電位（ＧＮＤ）に接続するようにしてもよい。なお、電源電圧Ｖ２にはノイズがのっているので、容量素子Ｃ１〜Ｃ３の一端を電源Ｖ２に接続することは好ましくない。ここで、図６に示した構成において、容量素子Ｃ１〜Ｃ３の一端を電源Ｖ１に接続した理由は、容量の構造によるものである。つまり、ＭＯＳゲート容量を用いて容量素子Ｃ１〜Ｃ３を構成した場合、容量の両端の電圧が±１Ｖ程度変化すると容量が数倍変化する。このような容量の変化を回避するために、予め３．３Ｖか５Ｖの電圧をＭＯＳゲートに印加し、容量変化が少なくなる領域でＭＯＳゲート容量を使用しているからである。ただし、この構成に限定されることはない。
【００６３】
また、本実施の形態では、出力端子ＯＵＴ側に高耐圧のトランジスタＮＭ５を設けている。具体的には、送信回路１０の内部回路と出力端子ＯＵＴとの間に高耐圧のトランジスタＮＭ５を設けている。よって、出力端子ＯＵＴ側から到来する大きなノイズが送信回路１０内へ侵入することを抑制することができる。このとき、トランジスタＮＭ５のドレイン側の電源Ｖ２と、信号変換回路１１のトランジスタＮＭ１のドレイン側の電源Ｖ２と、を同一ノードに接続することで、電源Ｖ２にのっているノイズに起因する、出力信号ＯＵＴの電圧変動を抑制することができる。
【００６４】
なお、上記で説明した本実施の形態かかる送信回路（図６参照）は、下記のようにも表現することができる。つまり、本実施の形態にかかる送信回路１０は、通常のトランジスタの耐圧を超えるノイズが重畳されうる電源Ｖ２が供給され、当該電源Ｖ２に一端が接続された所定の負荷抵抗Ｒ６を有し、出力波形と高調波含有量とが制限されたパルス状の信号を入力信号ＩＮに応じて負荷抵抗Ｒ６の他端に出力する有線通信用の送信回路である。
送信回路１０は、電源Ｖ２と接地電位との間に第１の抵抗Ｒ１と第１の高耐圧トランジスタＮＭ１と第２の抵抗Ｒ２とが直列に接続された分圧回路１１と、第１の高耐圧トランジスタＮＭ１のゲートもしくはベースに入力信号ＩＮを供給する手段と、第１の高耐圧トランジスタＮＭ１と第２の抵抗Ｒ２との接続点に接続された第２の容量を含むノイズ・フィルタ兼信号波形成形回路１２と、ノイズ・フィルタ兼信号波形整形回路１２の出力電圧Ｖａに比例した出力電流を流す出力トランジスタＴｒ_ｏｕｔを含む電圧電流変換回路１３と、出力トランジスタＴｒ_ｏｕｔにカスケード接続された第２の高耐圧トランジスタＮＭ５と、を有し、第２の高耐圧トランジスタＮＭ５のドレインもしくはコレクタ電流を負荷抵抗Ｒ６に流したことを特徴としている。
【００６５】
＜実施の形態２＞
次に、実施の形態２について説明する。
【００６６】
（実施の形態２にかかる送信回路の具体的な構成例：図８）
図８は、実施の形態２にかかる送信回路２０の具体的な構成例を説明するための回路図である。実施の形態２にかかる送信回路２０では、実施の形態１にかかる送信回路１０と比べて信号変換回路２１および遅延回路２２の構成が異なる。これ以外は、実施の形態１で説明した送信回路１０と同様であるので、同一の構成要素には同一の符号を付し、重複した説明は省略する。
【００６７】
図８に示すように、信号変換回路２１は、抵抗素子Ｒ１、Ｒ２１、Ｒ２２、及びＮ型トランジスタＮＭ１を有する。抵抗素子Ｒ１の一端には電源電圧Ｖ２（バッテリ電圧）が供給される。トランジスタＮＭ１のドレインは抵抗素子Ｒ１の他端と接続されており、ソースはノードＮ１と接続されており、ゲートは論理回路ＮＯＲ１の出力端子と接続されている。ノードＮ１と接地電位との間には抵抗素子Ｒ２１、Ｒ２２が直列に接続されている。抵抗素子Ｒ２２の両端には抵抗素子Ｒ２２と並列にスイッチ素子ＳＷ１が設けられている。
【００６８】
トランジスタＮＭ１のゲートには論理回路ＮＯＲ１を介して入力信号ＩＮが供給される。つまり、論理回路ＮＯＲ１の入力端子の一端には入力信号ＩＮが供給され、他端にはイネーブル信号ＥＮが供給される。よって、イネーブル信号ＥＮがハイレベルの時に、入力信号ＩＮが反転された信号がトランジスタＮＭ１のゲートに供給される。また、論理回路ＮＯＲ１の出力側にはインバータＩＮＶ１が設けられている。インバータＩＮＶ１は、論理回路ＮＯＲ１の出力信号を反転したスイッチ制御信号ＳＷ_ｃｔｒｌをスイッチ素子ＳＷ１〜ＳＷ３に供給する。
【００６９】
トランジスタＮＭ１は、論理回路ＮＯＲ１の出力信号（入力信号ＩＮが反転された信号）に応じてオン・オフする。これにより、ノードＮ１には入力信号ＩＮに応じた電圧信号Ｖｄｉｖが供給される。具体的には、入力信号ＩＮがロウレベルの時、論理回路ＮＯＲ１の出力信号はハイレベルになり、トランジスタＮＭ１はオン状態となる。この場合、ノードＮ１には電圧信号Ｖｄｉｖ（ハイレベルの信号）が供給される。また、このときスイッチ制御信号ＳＷ_ｃｔｒｌはロウレベルとなるのでスイッチＳＷ１はオフ状態となる。よって、ノードＮ１と接地電位との間の抵抗値は抵抗素子Ｒ２１の抵抗値と抵抗素子Ｒ２２の抵抗値とを加算した値（Ｒ２１＋Ｒ２２）となる。よって、電圧信号Ｖｄｉｖの電圧は、電源電圧Ｖ２（バッテリ電圧）を抵抗素子Ｒ１と抵抗素子Ｒ２１、Ｒ２２とを用いて分圧した電圧となる。
【００７０】
また、入力信号ＩＮがハイレベルの時、論理回路ＮＯＲ１の出力信号はロウレベルになり、トランジスタＮＭ１はオフ状態となる。この場合、ノードＮ１にはロウレベルの電圧信号Ｖｄｉｖが供給される。また、このときスイッチ制御信号ＳＷ_ｃｔｒｌはハイレベルとなるのでスイッチＳＷ１はオン状態となる。つまり、抵抗素子Ｒ２２の両端が短絡されるので、ノードＮ１と接地電位との間の抵抗値は抵抗素子Ｒ２１の抵抗値となる。
【００７１】
図８に示すように、遅延回路２２は、複数の容量素子Ｃ１〜Ｃ３、複数の抵抗素子Ｒ２３〜Ｒ２６、及びスイッチ素子ＳＷ２、ＳＷ３を用いて構成することができる。容量素子Ｃ１の一端は電源Ｖ１に接続されており、他端はノードＮ１に接続されている。容量素子Ｃ２の一端は電源Ｖ１に接続されており、他端はノードＮ２に接続されている。容量素子Ｃ３の一端は電源Ｖ１に接続されており、他端はノードＮ３に接続されている。
【００７２】
抵抗素子Ｒ２３および抵抗素子Ｒ２４は、ノードＮ１とノードＮ２との間において直列に接続されている。抵抗素子Ｒ２４の両端には抵抗素子Ｒ２４と並列にスイッチ素子ＳＷ２が設けられている。抵抗素子Ｒ２５および抵抗素子Ｒ２６は、ノードＮ２とノードＮ３との間において直列に接続されている。抵抗素子Ｒ２６の両端には抵抗素子Ｒ２６と並列にスイッチ素子ＳＷ３が設けられている。スイッチ素子ＳＷ２、ＳＷ３にはスイッチ制御信号ＳＷ_ｃｔｒｌが供給される。
【００７３】
スイッチ制御信号ＳＷ_ｃｔｒｌがロウレベルの時、スイッチ素子ＳＷ２、ＳＷ３はオフ状態となるので、ノードＮ１とノードＮ２との間の抵抗値は、抵抗素子Ｒ２３の抵抗値と抵抗素子Ｒ２４の抵抗値とを加算した値（Ｒ２３＋Ｒ２４）となる。ここで、スイッチ制御信号ＳＷ_ｃｔｒｌがロウレベルの時、入力信号ＩＮはロウレベル、電圧信号Ｖｄｉｖはハイレベルである。そして、遅延回路２２は、ノードＮ１に供給された電圧信号Ｖｄｉｖに遅延を付与すると共に、電圧信号Ｖｄｉｖに含まれるノイズを除去して電圧信号Ｖａを生成してノードＮ３に出力する。
【００７４】
また、スイッチ制御信号ＳＷ_ｃｔｒｌがハイレベルの時、スイッチ素子ＳＷ２、ＳＷ３はオン状態となるので、抵抗素子Ｒ２４の両端および抵抗素子Ｒ２６の両端が短絡される。よって、ノードＮ１とノードＮ２との間の抵抗値は抵抗素子Ｒ２３の抵抗値となる。また、ノードＮ２とノードＮ３との間の抵抗値は抵抗素子Ｒ２５の抵抗値となる。ここで、スイッチ制御信号ＳＷ_ｃｔｒｌがハイレベルの時、入力信号ＩＮはハイレベル、電圧信号Ｖｄｉｖはロウレベルである。そして、遅延回路２２は、ノードＮ１に供給された電圧信号Ｖｄｉｖに遅延を付与すると共に、電圧信号Ｖｄｉｖに含まれるノイズを除去して電圧信号Ｖａを生成してノードＮ３に出力する。
【００７５】
なお、図８に示す送信回路２０の制御信号生成回路１３の回路構成については、実施の形態１で説明した場合と同様であるので重複した説明は省略する。
【００７６】
（図８に示す送信回路の動作の説明）
次に、図８に示す送信回路２０の動作について、図９に示すタイミングチャートを用いて説明する。なお、前提として、図８に示す論理回路ＮＯＲ１にはハイレベルのイネーブル信号ＥＮが供給されているものとする。また、例えば、入力信号ＩＮの周波数は１０ｋＨｚ程度である。
【００７７】
図９に示すように、タイミングｔ１１において入力信号ＩＮがロウレベルからハイレベルに遷移すると、図８に示す論理回路ＮＯＲ１はロウレベルの出力信号をトランジスタＮＭ１に出力する。これにより、トランジスタＮＭ１はオン状態からオフ状態へと変化するので、ノードＮ１に供給される電圧信号Ｖｄｉｖはハイレベルからロウレベルに遷移する。このとき、スイッチ制御信号ＳＷ_ｃｔｒｌはハイレベルとなるのでスイッチ素子ＳＷ１はオン状態となり、抵抗素子Ｒ２２の両端は短絡される。よって、ノードＮ１と接地電位との間の抵抗値は抵抗素子Ｒ２１の抵抗値となる。
【００７８】
また、遅延回路１２のノードＮ１に供給された電圧信号Ｖｄｉｖがハイレベルからロウレベルに変化するので、遅延回路１２から出力された電圧信号Ｖａもハイレベルからロウレベルに変化する。このとき、スイッチ制御信号ＳＷ_ｃｔｒｌはハイレベルとなるのでスイッチ素子ＳＷ２、ＳＷ３はオン状態となり、抵抗素子Ｒ２４の両端、及び抵抗素子Ｒ２６の両端は短絡される。よって、ノードＮ１とノードＮ２との間の抵抗値は抵抗素子Ｒ２３の抵抗値となる。また、ノードＮ２とノードＮ３との間の抵抗値は抵抗素子Ｒ２５の抵抗値となる。
【００７９】
更に、制御信号生成回路１３のオペアンプＡＭＰ１に供給される電圧信号Ｖａがハイレベルからロウレベルに変化するので、トランジスタＮＭ２に流れる電流Ｉ１、及びこの電流Ｉ１のミラー電流Ｉ２もハイレベルからロウレベルへと変化する。そして、電流Ｉ２がロウレベルになるので、出力トランジスタＴｒ_ｏｕｔを駆動するための定電流制御信号Ｖｇもロウレベルとなる。よって、出力トランジスタＴｒ_ｏｕｔはオフ状態となるので、出力トランジスタＴｒ_ｏｕｔのドレイン側からハイレベルの出力信号ＯＵＴが出力される。
【００８０】
次に、図９に示すように、タイミングｔ１２において入力信号ＩＮがハイレベルからロウレベルに遷移すると、図８に示す論理回路ＮＯＲ１はハイレベルの出力信号をトランジスタＮＭ１に出力する。これにより、トランジスタＮＭ１はオフ状態からオン状態へと変化するので、ノードＮ１に供給される電圧信号Ｖｄｉｖはロウレベルからハイレベルに遷移する。このとき、スイッチ制御信号ＳＷ_ｃｔｒｌはロウレベルとなるのでスイッチ素子ＳＷ１はオフ状態となる。よって、ノードＮ１と接地電位との間の抵抗値は抵抗素子Ｒ２１の抵抗値と抵抗素子２２の抵抗値との和となる。
【００８１】
また、遅延回路１２のノードＮ１に供給された電圧信号Ｖｄｉｖがロウレベルからハイレベルに変化するので、遅延回路１２から出力された電圧信号Ｖａもロウレベルからハイレベルに変化する。このとき、スイッチ制御信号ＳＷ_ｃｔｒｌはロウレベルとなるのでスイッチ素子ＳＷ２、ＳＷ３はオフ状態となる。よって、ノードＮ１とノードＮ２との間の抵抗値は抵抗素子Ｒ２３の抵抗値と抵抗素子２４の抵抗値との和となる。また、ノードＮ２とノードＮ３との間の抵抗値は抵抗素子Ｒ２５の抵抗値と抵抗素子２６の抵抗値との和となる。
【００８２】
更に、制御信号生成回路１３のオペアンプＡＭＰ１に供給される電圧信号Ｖａがロウレベルからハイレベルに変化するので、トランジスタＮＭ２に流れる電流Ｉ１、及びこの電流Ｉ１のミラー電流Ｉ２もロウレベルからハイレベルへと変化する。そして、電流Ｉ２がハイレベルになるので、出力トランジスタＴｒ_ｏｕｔを駆動するための定電流制御信号Ｖｇもハイレベルとなる。よって、出力トランジスタＴｒ_ｏｕｔはオン状態となるので、出力トランジスタＴｒ_ｏｕｔのドレイン側からロウレベルの出力信号ＯＵＴが出力される。タイミングｔ１３以降の動作についても同様である。
【００８３】
ここで、本実施の形態にかかる送信回路２０では、入力信号ＩＮの立ち上がり時と立ち下がり時において、信号変換回路２１におけるノードＮ１と接地電位との間の抵抗値、遅延回路２２におけるノードＮ１とノードＮ２との間の抵抗値、及びノードＮ２とノードＮ３との間の抵抗値を変えている。よって、入力信号ＩＮの立ち上がり時と立ち下がり時において、出力信号ＯＵＴのスルーレートを変化させることができる。換言すると、遅延回路（ノイズ・フィルタ兼信号波形整形回路）２２において、入力信号ＩＮの立ち上がり時の時定数と立ち下がり時の時定数とが異なるように構成している。
【００８４】
具体的には、図９に示すように、電圧信号Ｖｄｉｖがハイレベルになるタイミングｔ１２において、遅延回路２２のノードＮ１からノードＮ３における抵抗値を大きくすることで、遅延回路２２の出力である電圧信号Ｖａの波形を鈍らせることができる（図９のタイミングチャートの電圧信号Ｖａ（実線）と電圧信号Ｖｄｉｖ（破線）を参照）。よって、図９の出力信号ＯＵＴに示すように、入力信号ＩＮの立ち上がり時において、出力信号ＯＵＴの立ち上がりを実施の形態１の場合（破線）よりも鈍らせることができるので、ＥＭＩ特性を更に向上させることができる。
【００８５】
＜実施の形態３＞
次に、実施の形態３について説明する。
【００８６】
（実施の形態３にかかる送信回路の具体的な構成例：図１０）
図１０は、実施の形態３にかかる送信回路３０の具体的な構成例を説明するための回路図である。実施の形態３にかかる送信回路３０では、実施の形態１にかかる送信回路１０と比べて遅延回路３２の構成が異なる。これ以外の構成、つまり、信号変換回路１１、及び制御信号生成回路１３の構成は、実施の形態１で説明した場合と同様であるので、同一の構成要素には同一の符号を付し、重複した説明は省略する。
【００８７】
ＬＩＮのＥＭＩは、通常モード（Ｆａｓｔ  ｍｏｄｅ（２０ｋｂｐｓ））で７２ｄＢｕＶ以下と規格化されているが、スローモード（Ｓｌｏｗ  ｍｏｄｅ（１０．４ｋｂｐｓ））では規格化されていない。しかし、スローモードにおいてもＥＭＩの値を満たすように設計する必要がある場合もあり、この場合はスローモードの信号に合わせたスルーレートを設定する必要がある。本実施の形態にかかる送信回路３０では、ＬＩＮのモード（通常モードまたはスローモード）に応じて遅延回路３２の容量値を変化させることで、各々のモードにおいて最適なスルーレートを設定している。
【００８８】
図１０に示すように、遅延回路３２は、複数の抵抗素子Ｒ３〜Ｒ４、複数の容量素子Ｃ１１〜Ｃ１６、及びスイッチ素子ＳＷ４〜ＳＷ６を用いて構成されている。抵抗素子Ｒ３はノードＮ１とノードＮ２との間に接続されている。抵抗素子Ｒ４はノードＮ２とノードＮ３との間に接続されている。
【００８９】
容量素子Ｃ１１の一端は電源Ｖ１に接続されており、他端はノードＮ１に接続されている。容量素子Ｃ１２は、電源Ｖ１とノードＮ１との間にスイッチ素子ＳＷ４を介して接続されている。容量素子Ｃ１３の一端は電源Ｖ１に接続されており、他端はノードＮ２に接続されている。容量素子Ｃ１４は、電源Ｖ１とノードＮ２との間にスイッチ素子ＳＷ５を介して接続されている。容量素子Ｃ１５の一端は電源Ｖ１に接続されており、他端はノードＮ３に接続されている。容量素子Ｃ１６は、電源Ｖ１とノードＮ３との間にスイッチ素子ＳＷ６を介して接続されている。
【００９０】
スイッチ素子ＳＷ４〜ＳＷ６には、モード信号ＭＯＤＥが供給される。ここでモード信号ＭＯＤＥは、ＬＩＮのモード（通常モードまたはスローモード）に応じた信号であり、通常モードの場合はモード信号ＭＯＤＥはロウレベル、スローモードの場合はモード信号ＭＯＤＥはハイレベルとなるように設定されている。
【００９１】
つまり、通常モードの場合はモード信号ＭＯＤＥがロウレベルになるので、スイッチ素子ＳＷ４〜ＳＷ６はオフ状態となる。よって、電源Ｖ１とノードＮ１との間の容量値は、容量素子Ｃ１１の容量値となる。また、電源Ｖ１とノードＮ２との間の容量値は、容量素子Ｃ１３の容量値となる。また、電源Ｖ１とノードＮ３との間の容量値は、容量素子Ｃ１５の容量値となる。
【００９２】
一方、スローモードの場合はモード信号ＭＯＤＥがハイレベルになるので、スイッチ素子ＳＷ４〜ＳＷ６はオン状態となる。よって、電源Ｖ１とノードＮ１との間の容量値は、容量素子Ｃ１１の容量値と容量素子Ｃ１２の容量値とを加算した値となる。また、電源Ｖ１とノードＮ２との間の容量値は、容量素子Ｃ１３の容量値と容量素子Ｃ１４の容量値とを加算した値となる。また、電源Ｖ１とノードＮ３との間の容量値は、容量素子Ｃ１５の容量値と容量素子Ｃ１６の容量値とを加算した値となる。
【００９３】
このように、遅延回路３２は、複数の容量素子は、入力信号ＩＮの周波数が通常モードよりも低いスローモードにおいて、複数の容量素子の容量値が、通常モードにおける複数の容量素子の容量値よりも大きくなるように構成されている。
【００９４】
（図１０に示す送信回路の動作の説明）
次に、図１０に示す送信回路３０の動作について、図１１に示すタイミングチャートを用いて説明する。なお、前提として、図１０に示す論理回路ＮＯＲ１にはハイレベルのイネーブル信号ＥＮが供給されているものとする。また、本実施の形態にかかる送信回路３０はスローモード（入力信号ＩＮの周波数は５．２ｋＨｚ程度）で動作しているので、モード信号ＭＯＤＥはハイレベルに設定されている。
【００９５】
図１１に示すように、タイミングｔ２１において入力信号ＩＮがロウレベルからハイレベルに遷移すると、図１０に示す論理回路ＮＯＲ１はロウレベルの出力信号をトランジスタＮＭ１に出力する。これにより、トランジスタＮＭ１はオン状態からオフ状態へと変化するので、ノードＮ１に供給される電圧信号Ｖｄｉｖはハイレベルからロウレベルに遷移する。
【００９６】
また、遅延回路３２のノードＮ１に供給された電圧信号Ｖｄｉｖがハイレベルからロウレベルに変化するので、遅延回路３２から出力された電圧信号Ｖａもハイレベルからロウレベルに変化する。このとき、遅延回路３２に供給されるモード信号ＭＯＤＥはハイレベルであるので、スイッチ素子ＳＷ４〜ＳＷ６はオン状態となっている。よって、電源Ｖ１とノードＮ１との間の容量値は、容量素子Ｃ１１の容量値と容量素子Ｃ１２の容量値とを加算した値となる。また、電源Ｖ１とノードＮ２との間の容量値は、容量素子Ｃ１３の容量値と容量素子Ｃ１４の容量値とを加算した値となる。また、電源Ｖ１とノードＮ３との間の容量値は、容量素子Ｃ１５の容量値と容量素子Ｃ１６の容量値とを加算した値となる。
【００９７】
更に、制御信号生成回路１３のオペアンプＡＭＰ１に供給される電圧信号Ｖａがハイレベルからロウレベルに変化するので、トランジスタＮＭ２に流れる電流Ｉ１、及びこの電流Ｉ１のミラー電流Ｉ２もハイレベルからロウレベルへと変化する。そして、電流Ｉ２がロウレベルになるので、出力トランジスタＴｒ_ｏｕｔを駆動するための定電流制御信号Ｖｇもロウレベルとなる。よって、出力トランジスタＴｒ_ｏｕｔはオフ状態となるので、出力トランジスタＴｒ_ｏｕｔのドレイン側からハイレベルの出力信号ＯＵＴが出力される。
【００９８】
次に、図１１に示すように、タイミングｔ２２において入力信号ＩＮがハイレベルからロウレベルに遷移すると、図１０に示す論理回路ＮＯＲ１はハイレベルの出力信号をトランジスタＮＭ１に出力する。これにより、トランジスタＮＭ１はオフ状態からオン状態へと変化するので、ノードＮ１に供給される電圧信号Ｖｄｉｖはロウレベルからハイレベルに遷移する。
【００９９】
また、遅延回路３２のノードＮ１に供給された電圧信号Ｖｄｉｖがロウレベルからハイレベルに変化するので、遅延回路３２から出力された電圧信号Ｖａもロウレベルからハイレベルに変化する。この場合も、遅延回路３２に供給されるモード信号ＭＯＤＥはハイレベルであるので、スイッチ素子ＳＷ４〜ＳＷ６はオン状態となっている。
【０１００】
更に、制御信号生成回路１３のオペアンプＡＭＰ１に供給される電圧信号Ｖａがロウレベルからハイレベルに変化するので、トランジスタＮＭ２に流れる電流Ｉ１、及びこの電流Ｉ１のミラー電流Ｉ２もロウレベルからハイレベルへと変化する。そして、電流Ｉ２がハイレベルになるので、出力トランジスタＴｒ_ｏｕｔを駆動するための定電流制御信号Ｖｇもハイレベルとなる。よって、出力トランジスタＴｒ_ｏｕｔはオン状態となるので、出力トランジスタＴｒ_ｏｕｔのドレイン側からロウレベルの出力信号ＯＵＴが出力される。タイミングｔ２３以降の動作についても同様である。
【０１０１】
本実施の形態においても、遅延回路３２は、ノードＮ１に供給された電圧信号Ｖｄｉｖに遅延を付与すると共に、電圧信号Ｖｄｉｖに含まれるノイズを除去して電圧信号Ｖａを生成してノードＮ３に出力している。よって、スルーレートが小さい出力信号ＯＵＴを生成することができる。また、ノイズが除去された出力信号ＯＵＴを生成することができる。
【０１０２】
更に、本実施の形態にかかる送信回路３０では、遅延回路３２に供給されるモード信号ＭＯＤＥをハイレベルに設定してスイッチ素子ＳＷ４〜ＳＷ６をオン状態とすることで、電源Ｖ１と各々のノードＮ１〜Ｎ３との間の容量値を大きくしている。よって、遅延回路３２から出力される電圧信号Ｖａのスルーレートを調整することができる。
【０１０３】
すなわち、スローモード（１０．４ｋｂｐｓ）では通常モード（２０ｋｂｐｓ）よりも周波数が低いため、遅延回路３２の容量値が通常モードの容量値の状態（つまり、スイッチ素子ＳＷ４〜ＳＷ６がオフ状態）では、図１１のタイミングチャートの破線に示す波形のように波形が急峻となりＥＭＩが大きくなるという問題があった。そこで本実施の形態にかかる送信回路３０では、送信回路３０がスローモードで動作する際、遅延回路３２のスイッチ素子ＳＷ４〜ＳＷ６をオン状態として、電源Ｖ１と各々のノードＮ１〜Ｎ３との間の容量値を大きくして、遅延回路３２から出力される電圧信号Ｖａのスルーレートを調整している（つまり、波形を鈍らせている）。よって、スローモードにおいてもＥＭＩ特性を向上させることができる。
【０１０４】
＜実施の形態４＞
次に、実施の形態４について説明する。
【０１０５】
（実施の形態４にかかる送信回路の具体的な構成例：図１２）
図１２は、実施の形態４にかかる送信回路４０の具体的な構成例を説明するための回路図である。実施の形態４にかかる送信回路４０は、実施の形態２にかかる送信回路２０と実施の形態３にかかる送信回路３０とを組み合わせた構成である。
【０１０６】
図１２に示す信号変換回路２１は、実施の形態２にかかる送信回路２０の信号変換回路２１と同一であるので重複した説明は省略する。
【０１０７】
図１２に示す遅延回路４２は、実施の形態２にかかる送信回路２０の遅延回路２２と実施の形態３にかかる送信回路３０の遅延回路３２とを組み合わせた構成である。図１２に示すように、遅延回路４２は、複数の容量素子Ｃ１１〜Ｃ１６、複数の抵抗素子Ｒ２３〜Ｒ２６、及びスイッチ素子ＳＷ２〜ＳＷ６を有する。
【０１０８】
抵抗素子Ｒ２３および抵抗素子Ｒ２４は、ノードＮ１とノードＮ２との間において直列に接続されている。抵抗素子Ｒ２４の両端には抵抗素子Ｒ２４と並列にスイッチ素子ＳＷ２が設けられている。抵抗素子Ｒ２５および抵抗素子Ｒ２６は、ノードＮ２とノードＮ３との間において直列に接続されている。抵抗素子Ｒ２６の両端には抵抗素子Ｒ２６と並列にスイッチ素子ＳＷ３が設けられている。スイッチ素子ＳＷ２、ＳＷ３にはスイッチ制御信号ＳＷ_ｃｔｒｌが供給される。
【０１０９】
スイッチ制御信号ＳＷ_ｃｔｒｌがロウレベルの時、スイッチ素子ＳＷ２、ＳＷ３はオフ状態となるので、ノードＮ１とノードＮ２との間の抵抗値は、抵抗素子Ｒ２３の抵抗値と抵抗素子Ｒ２４の抵抗値とを加算した値（Ｒ２３＋Ｒ２４）となる。ここで、スイッチ制御信号ＳＷ_ｃｔｒｌがロウレベルの時、入力信号ＩＮはロウレベル、電圧信号Ｖｄｉｖはハイレベルである。そして、遅延回路４２は、ノードＮ１に供給された電圧信号Ｖｄｉｖに遅延を付与すると共に、電圧信号Ｖｄｉｖに含まれるノイズを除去して電圧信号Ｖａを生成してノードＮ３に出力する。
【０１１０】
また、スイッチ制御信号ＳＷ_ｃｔｒｌがハイレベルの時、スイッチ素子ＳＷ２、ＳＷ３はオン状態となるので、抵抗素子Ｒ２４の両端および抵抗素子Ｒ２６の両端が短絡される。よって、ノードＮ１とノードＮ２との間の抵抗値は抵抗素子Ｒ２３の抵抗値となる。また、ノードＮ２とノードＮ３との間の抵抗値は抵抗素子Ｒ２５の抵抗値となる。ここで、スイッチ制御信号ＳＷ_ｃｔｒｌがハイレベルの時、入力信号ＩＮはハイレベル、電圧信号Ｖｄｉｖはロウレベルである。そして、遅延回路４２は、ノードＮ１に供給された電圧信号Ｖｄｉｖに遅延を付与すると共に、電圧信号Ｖｄｉｖに含まれるノイズを除去して電圧信号Ｖａを生成してノードＮ３に出力する。
【０１１１】
また、容量素子Ｃ１１の一端は電源Ｖ１に接続されており、他端はノードＮ１に接続されている。容量素子Ｃ１２は、電源Ｖ１とノードＮ１との間にスイッチ素子ＳＷ４を介して接続されている。容量素子Ｃ１３の一端は電源Ｖ１に接続されており、他端はノードＮ２に接続されている。容量素子Ｃ１４は、電源Ｖ１とノードＮ２との間にスイッチ素子ＳＷ５を介して接続されている。容量素子Ｃ１５の一端は電源Ｖ１に接続されており、他端はノードＮ３に接続されている。容量素子Ｃ１６は、電源Ｖ１とノードＮ３との間にスイッチ素子ＳＷ６を介して接続されている。
【０１１２】
スイッチ素子ＳＷ４〜ＳＷ６には、モード信号ＭＯＤＥが供給される。ここでモード信号ＭＯＤＥは、ＬＩＮのモード（通常モードまたはスローモード）に応じた信号であり、通常モードの場合はモード信号ＭＯＤＥはロウレベル、スローモードの場合はモード信号ＭＯＤＥはハイレベルとなるように設定されている。
【０１１３】
つまり、通常モードの場合はモード信号ＭＯＤＥがロウレベルになるので、スイッチ素子ＳＷ４〜ＳＷ６はオフ状態となる。よって、電源Ｖ１とノードＮ１との間の容量値は、容量素子Ｃ１１の容量値となる。また、電源Ｖ１とノードＮ２との間の容量値は、容量素子Ｃ１３の容量値となる。また、電源Ｖ１とノードＮ３との間の容量値は、容量素子Ｃ１５の容量値となる。
【０１１４】
一方、スローモードの場合はモード信号ＭＯＤＥがハイレベルになるので、スイッチ素子ＳＷ４〜ＳＷ６はオン状態となる。よって、電源Ｖ１とノードＮ１との間の容量値は、容量素子Ｃ１１の容量値と容量素子Ｃ１２の容量値とを加算した値となる。また、電源Ｖ１とノードＮ２との間の容量値は、容量素子Ｃ１３の容量値と容量素子Ｃ１４の容量値とを加算した値となる。また、電源Ｖ１とノードＮ３との間の容量値は、容量素子Ｃ１５の容量値と容量素子Ｃ１６の容量値とを加算した値となる。
【０１１５】
このように、遅延回路４２では、複数の容量素子は、入力信号ＩＮの周波数が通常モードよりも低いスローモードにおいて、複数の容量素子の容量値が、通常モードにおける複数の容量素子の容量値よりも大きくなるように構成されている。
【０１１６】
図１２に示す制御信号生成回路１３の構成は、実施の形態１〜３で説明した制御信号生成回路１３の構成と同様であるので重複した説明は省略する。
【０１１７】
なお、本実施の形態にかかる送信回路４０の動作については、実施の形態２にかかる送信回路２０の動作（図９参照）および実施の形態３にかかる送信回路３０の動作（図１１参照）と同様であるので重複した説明は省略する。
【０１１８】
本実施の形態にかかる送信回路４０においても、入力信号ＩＮの立ち上がり時と立ち下がり時において、信号変換回路２１におけるノードＮ１と接地電位との間の抵抗値、遅延回路４２におけるノードＮ１とノードＮ２との間の抵抗値、及びノードＮ２とノードＮ３との間の抵抗値を変えている。よって、入力信号ＩＮの立ち上がり時と立ち下がり時において、出力信号ＯＵＴのスルーレートを変化させることができる。
【０１１９】
具体的には、電圧信号Ｖｄｉｖがハイレベルになるタイミング（図９のタイミングｔ１２参照）において、遅延回路４２のノードＮ１からノードＮ３における抵抗値を大きくすることで、遅延回路４２の出力である電圧信号Ｖａの波形を鈍らせることができる。よって、入力信号ＩＮの立ち上がり時において、出力信号ＯＵＴの立ち上がりを実施の形態１の場合（図９のタイミングチャートの破線参照）よりも鈍らせることができるので、ＥＭＩ特性を更に向上させることができる。
【０１２０】
更に、本実施の形態にかかる送信回路４０では、送信回路４０がスローモードで動作する際、モード信号ＭＯＤＥをハイレベルに設定して遅延回路４２のスイッチ素子ＳＷ４〜ＳＷ６をオン状態とする。これにより、電源Ｖ１と各々のノードＮ１〜Ｎ３との間の容量値を大きくすることができ、遅延回路４２から出力される電圧信号Ｖａのスルーレートを調整することができる（つまり、波形を鈍らせることができる）。よって、スローモードにおいてもＥＭＩ特性を向上させることができる。
【０１２１】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【０１２２】
１０、２０、３０、４０  送信回路
１１、２１  信号変換回路
１２、２２、３２、４２  遅延回路
１３  制御信号生成回路
１００  車載ネットワークシステム
１０１、１０２、１０３  制御ユニット
１０５  ＬＩＮバス
１０６  バッテリ
１０７  電源配線
１０９  放射ノイズ
１１０  送信回路
１１１  ゲート電圧遅延回路
【図１】
0006716419.tif 000002
【図２】
0006716419.tif 000003
【図３】
0006716419.tif 000004
【図４】
0006716419.tif 000005
【図５】
0006716419.tif 000006
【図６】
0006716419.tif 000007
【図７】
0006716419.tif 000008
【図８】
0006716419.tif 000009
【図９】
0006716419.tif 000010
【図１０】
0006716419.tif 000011
【図１１】
0006716419.tif 000012
【図１２】
0006716419.tif 000013