(57)【特許請求の範囲】
【請求項１】
電源ラインと出力端子の間に設けられたハイサイドトランジスタと、
前記ハイサイドトランジスタを駆動するハイサイドドライバと、
前記出力端子の地絡状態を検出する地絡検出回路と、
を備え、
前記地絡検出回路は、
前記ハイサイドトランジスタの両端間の第１電圧を、接地電圧基準の第２電圧に変換する変換回路と、
前記第２電圧にもとづいて地絡状態を検出する判定回路と、
前記ハイサイドトランジスタのオフ期間に、前記第２電圧を所定電圧にリセットし、または固定するリセット回路と、
を備え、
前記変換回路は、
前記ハイサイドトランジスタの両端間の第１電圧に応じた第１電流を生成する電圧／電流変換回路と、
前記第１電流を折り返し、第２電流を生成するカレントミラー回路と、
前記第２電流を接地電圧基準の前記第２電圧に変換する電流／電圧変換回路と、
を含み、
前記電流／電圧変換回路は、
制御端子、第１端子、第２端子を有し、前記第２電流の経路上に設けられており、前記制御端子と前記第１端子の間が結線される第３トランジスタと、
前記第３トランジスタの前記第２端子と接地ラインの間に設けられた第３抵抗と、
を含み、前記第３トランジスタの前記第１端子の電圧が、前記第２電圧であることを特徴とするスイッチング回路。
【請求項２】
前記電圧／電流変換回路と、前記電流／電圧変換回路は、同一の回路構成を含むことを特徴とする請求項１に記載のスイッチング回路。
【請求項３】
前記リセット回路は、
前記電流／電圧変換回路の出力と接地ラインの間に設けられたスイッチと、
前記ハイサイドトランジスタのゲート信号に応じた論理で、前記スイッチを制御するスイッチ制御部と、
を含むことを特徴とする請求項１または２に記載のスイッチング回路。
【請求項４】
前記電圧／電流変換回路は、
前記ハイサイドトランジスタと並列な経路上に、直列に設けられた第１トランジスタおよび第１抵抗と、
前記第１抵抗の両端間の電圧を前記第１電流に変換する変換部と、
を含むことを特徴とする請求項１から３のいずれかに記載のスイッチング回路。
【請求項５】
前記変換部は、
制御端子、第１端子、第２端子を有し、前記制御端子に前記第１トランジスタと前記第１抵抗の接続点の電位が入力され、前記第１端子が前記カレントミラー回路と接続される第２トランジスタと、
前記第２トランジスタの前記第２端子と前記出力端子の間に設けられる第２抵抗と、
を含み、前記第２トランジスタに流れる電流が、前記第１電流であることを特徴とする請求項４に記載のスイッチング回路。
【請求項６】
前記地絡検出回路は、
前記第２電流の経路上に設けられ、ゲートが前記出力端子と接続されるＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）をさらに備えることを特徴とする請求項１から５のいずれかに記載のスイッチング回路。
【請求項７】
前記ハイサイドトランジスタは、ＮチャンネルＭＯＳＦＥＴであり、
前記カレントミラー回路は、ブートストラップラインに接続されることを特徴とする請求項１から６のいずれかに記載のスイッチング回路。
【請求項８】
前記所定電圧は接地電圧であることを特徴とする請求項１から６のいずれかに記載のスイッチング回路。
【請求項９】
前記判定回路は、
前記第２電圧を所定のしきい値と比較するコンパレータと、
前記コンパレータの出力を受け、地絡検出信号を生成するフィルタと、
を含むことを特徴とする請求項１から６のいずれかに記載のスイッチング回路。
【請求項１０】
前記出力端子と接地ラインの間に設けられたローサイドトランジスタと、
前記ローサイドトランジスタを駆動するローサイドドライバと、
をさらに備えることを特徴とする請求項１から９のいずれかに記載のスイッチング回路。
【請求項１１】
ひとつの半導体基板に一体集積化されることを特徴とする請求項１から１０のいずれかに記載のスイッチング回路。
【請求項１２】
Ｄ級アンプ集積回路であることを特徴とする請求項１から１１のいずれかに記載のスイッチング回路。
【請求項１３】
請求項１２に記載のスイッチング回路を備えることを特徴とする電子機器。
【請求項１４】
請求項１から１１のいずれかに記載のスイッチング回路を備えることを特徴とするスイッチング電源。
【請求項１５】
Ｄ級アンプの駆動回路であって、
前記Ｄ級アンプは、
電源ラインと出力端子の間に設けられたハイサイドトランジスタと、
前記出力端子と接地ラインの間に設けられたローサイドトランジスタと、
を備え、
前記駆動回路は、
入力オーディオ信号に応じたパルス信号を生成するパルス変調器と、
前記パルス信号に応じて前記ハイサイドトランジスタを駆動するハイサイドドライバと、
前記パルス信号に応じて前記ローサイドトランジスタを駆動するローサイドドライバと、
前記出力端子の地絡状態を検出する地絡検出回路と、
を備え、
前記地絡検出回路は、
前記ハイサイドトランジスタの両端間の第１電圧を、接地電圧基準の第２電圧に変換する変換回路と、
前記第２電圧にもとづいて地絡状態を検出する判定回路と、
前記ハイサイドトランジスタのオフ期間に、前記第２電圧を所定電圧にリセットし、または固定するリセット回路と、
を備え、
前記変換回路は、
前記ハイサイドトランジスタの両端間の第１電圧に応じた第１電流を生成する電圧／電流変換回路と、
前記第１電流を折り返し、第２電流を生成するカレントミラー回路と、
前記第２電流を接地電圧基準の前記第２電圧に変換する電流／電圧変換回路と、
を含み、
前記電流／電圧変換回路は、
制御端子、第１端子、第２端子を有し、前記第２電流の経路上に設けられており、前記制御端子と前記第１端子の間が結線される第３トランジスタと、
前記第３トランジスタの前記第２端子と接地ラインの間に設けられた第３抵抗と、
を含み、前記第３トランジスタの前記第１端子の電圧が、前記第２電圧であることを特徴とする駆動回路。
【請求項１６】
ひとつの半導体基板に一体集積化されることを特徴とする請求項１５に記載の駆動回路。
【請求項１７】
前記ハイサイドトランジスタおよび前記ローサイドトランジスタがさらに集積化されていることを特徴とする請求項１６に記載の駆動回路。
【請求項１８】
電気音響変換素子と接続されるＤ級アンプと、
前記Ｄ級アンプを駆動する請求項１５に記載の駆動回路と、
を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ハイサイドトランジスタを有するスイッチング回路に関し、特にその地絡保護技術に関する。
【背景技術】
【０００２】
オーディオ用のＤ級アンプ、ＤＣ／ＤＣコンバータ、インバータ回路、整流回路は、スイッチング回路を備える。図１は、スイッチング回路の回路図である。スイッチング回路１００ｒは、パワートランジスタであるハイサイドトランジスタＭ１と、ローサイドトランジスタＭ２と、ハイサイドトランジスタＭ１およびローサイドトランジスタＭ２を駆動するハイサイドドライバ１０２およびローサイドドライバ１０４と、を備える。
【０００３】
ハイサイドトランジスタＭ１は、出力端子ＯＵＴと電源ライン１０６の間に設けられ、ローサイドトランジスタＭ２は、出力端子ＯＵＴと接地ライン（下側電源ライン）１０８の間に設けられる。ハイサイドトランジスタＭ１がオン、ローサイドトランジスタＭ２がオフの状態において、ＯＵＴ端子の電圧ＶＯＵＴは、ハイレベル電圧ＶＤＤとなり、ハイサイドトランジスタＭ１がオフ、ローサイドトランジスタＭ２がオンの状態において、ＯＵＴ端子の電圧ＶＯＵＴは、ローレベル電圧ＶＧＮＤとなる。
【０００４】
ブートストラップキャパシタＣＢＳＴは図示しない充電回路と共にブートストラップ回路を形成しており、ブートストラップライン１１０に、ハイサイドトランジスタＭ１をターンオンさせるのに必要なハイレベル電圧ＶＢＳＴを発生させる。
【０００５】
このようなスイッチング回路１００ｒにおいて、ＯＵＴ端子が経路２を介して地絡すると、ハイサイドトランジスタＭ１がオンの区間に、ハイサイドトランジスタＭ１を介して大電流が流れ、発熱や故障の原因となり得る。そこでスイッチング回路１００ｒには、地絡検出のための地絡検出回路２００ｒが設けられる。
【０００６】
地絡検出回路２００ｒは、ハイサイドトランジスタＭ１がオンの期間において、出力電圧ＶＯＵＴが接地電圧付近まで低下しているときに、地絡状態と判定する。たとえば地絡検出回路は、ハイサイドトランジスタＭ１のゲート信号ＶＧ１と出力電圧ＶＯＵＴを監視し、ゲート信号ＶＧ１がハイレベルの期間を検出区間とし、検出区間の間に出力電圧ＶＯＵＴがあるしきい値電圧より低い状態が発生すると、地絡検出信号Ｓ１をアサート（たとえばハイレベル）する。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１２−２３１２２４号公報
【特許文献２】特開２００９−１７０９８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明者は、図１の地絡検出回路２００ｒについて検討した結果、以下の課題を認識するに至った。ハイサイドトランジスタＭ１およびローサイドトランジスタＭ２のスイッチング周波数が高くなると検出区間が短くなり、地絡検出が困難となる。
【０００９】
また地絡検出回路２００ｒは、ハイサイドトランジスタＭ１およびローサイドトランジスタＭ２のスイッチングに起因するノイズの影響を受ける。特にスイッチング周波数が高くなると、寄生容量を経由したノイズの影響が顕著となり、地絡状態を誤検出するおそれがある。
【００１０】
本発明はかかる状況においてなされたものであり、そのある態様の例示的な目的のひとつは、地絡状態を検出可能なスイッチング回路の提供にある。
【課題を解決するための手段】
【００１１】
本発明のある態様は、スイッチング回路に関する。スイッチング回路は、電源ラインと出力端子の間に設けられたハイサイドトランジスタと、ハイサイドトランジスタを駆動するハイサイドドライバと、出力端子の地絡状態を検出する地絡検出回路と、を備える。地絡検出回路は、ハイサイドトランジスタの両端間の第１電圧を、接地電圧基準の第２電圧に変換する変換回路と、第２電圧にもとづいて地絡状態を検出する判定回路と、ハイサイドトランジスタのオフ期間に、第２電圧を所定電圧にリセットしまたは固定するリセット回路と、を備える。
【００１２】
地絡状態が発生すると、ハイサイドトランジスタのオン区間において、その両端間の第１電圧が大きくなり、したがって第２電圧が増加する。したがって、判定回路は接地電圧基準の第２電圧にもとづいて地絡状態を検出できる。
【００１３】
ここで、ハイサイドトランジスタのスイッチングにより発生するノイズは、第２電圧に重畳されうる。ハイサイドトランジスタがオフするたびに、第２電圧をリセットし、あるいは電圧を固定しておくことにより、ノイズの影響を排除することができ、ノイズによって判定回路が地絡状態を誤検出するのを防止できる。
【００１４】
変換回路は、ハイサイドトランジスタの両端間の第１電圧に応じた第１電流を生成する電圧／電流変換回路と、第１電流を折り返し、第２電流を生成するカレントミラー回路と、第２電流を接地電圧基準の第２電圧に変換する電流／電圧変換回路と、を含んでもよい。
【００１５】
電圧／電流変換回路と電流／電圧変換回路は、同一の回路構成を含んでもよい。これにより、電圧／電流変換の利得と、電流／電圧変換の利得を整合させることができ、また製造バラツキの影響を低減できる。
【００１６】
リセット回路は、電流／電圧変換回路の出力と接地ラインの間に設けられたスイッチと、ハイサイドトランジスタのゲート信号に応じた論理で、スイッチを制御するスイッチ制御部と、を含んでもよい。これにより、ハイサイドトランジスタがオフするごとに、第２電圧を接地電圧にリセットし、あるいは固定できる。
【００１７】
電圧／電流変換回路は、ハイサイドトランジスタと並列な経路上に、直列に設けられた第１トランジスタおよび第１抵抗と、第１抵抗の両端間の電圧を第１電流に変換する変換部と、を含んでもよい。これにより、ハイサイドトランジスタがオンの間にのみ、第１電流を発生させることができる。
【００１８】
変換部は、制御端子、第１端子、第２端子を有し、制御端子に第１トランジスタと第１抵抗の接続点の電位が入力され、第１端子がカレントミラー回路と接続される第２トランジスタと、第２トランジスタの第２端子と出力端子の間に設けられる第２抵抗と、を含んでもよい。第２トランジスタに流れる電流が、第１電流であってもよい。
【００１９】
電流／電圧変換回路は、制御端子、第１端子、第２端子を有し、第２電流の経路上に設けられており、制御端子と第１端子の間が結線される第３トランジスタと、第３トランジスタの第２端子と接地ラインの間に設けられた第３抵抗と、を含んでもよい。第３トランジスタの第１端子の電圧が、第２電圧であってもよい。
【００２０】
地絡検出回路は、第２電流の経路上に設けられ、ゲートが出力端子と接続されるＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）をさらに備えてもよい。これにより、カレントミラー回路のミラー比を安定化できる。
【００２１】
ハイサイドトランジスタは、ＮチャンネルＭＯＳＦＥＴであり、カレントミラー回路は、ブートストラップラインに接続されてもよい。
【００２２】
判定回路は、第２電圧を所定のしきい値と比較するコンパレータと、コンパレータの出力を受け、地絡検出信号を生成するフィルタと、を含んでもよい。これにより、地絡状態において、所定レベルとなる地絡検出信号を生成できる。
【００２３】
スイッチング回路は、出力端子と接地ラインの間に設けられたローサイドトランジスタと、ローサイドトランジスタを駆動するローサイドドライバと、をさらに備えてもよい。
【００２４】
スイッチング回路は、ひとつの半導体基板に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。回路を１つのチップ上に集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。
【００２５】
本発明の別の態様は、Ｄ級アンプの駆動回路に関し、この駆動回路は上述のいずれかのスイッチング回路を備える。本発明の別の態様は、電子機器に関し、この電子機器はＤ級アンプを備える。本発明の別の態様は、スイッチング電源に関し、スイッチング電源は上述のスイッチング回路を備える。
【００２６】
本発明の別の態様は、Ｄ級アンプの駆動回路に関する。Ｄ級アンプは、電源ラインと出力端子の間に設けられたハイサイドトランジスタと、出力端子と接地ラインの間に設けられたローサイドトランジスタと、を備える。駆動回路は、入力オーディオ信号に応じたパルス信号を生成するパルス変調器と、パルス信号に応じてハイサイドトランジスタを駆動するハイサイドドライバと、パルス信号に応じてローサイドトランジスタを駆動するハイサイドドライバと、出力端子の地絡状態を検出する地絡検出回路と、を備える。地絡検出回路は、ハイサイドトランジスタの両端間の第１電圧を、接地電圧基準の第２電圧に変換する変換回路と、第２電圧にもとづいて、地絡状態を検出する判定回路と、ハイサイドトランジスタのオフ期間に、第２電圧を所定電圧にリセットし、または固定するリセット回路と、を備える。
【００２７】
本発明の別の態様は、電子機器に関する。電子機器は、電気音響変換素子と接続されるＤ級アンプと、Ｄ級アンプを駆動する上述の駆動回路と、を備えてもよい。
【００２８】
なお、以上の構成要素の任意の組み合わせや、本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００２９】
本発明のある態様によれば、地絡状態を検出できる。
【図面の簡単な説明】
【００３０】
【図１】スイッチング回路の回路図である。
【図２】実施の形態に係るスイッチング回路の回路図である。
【図３】図２のスイッチング回路の基本動作を説明する波形図である。
【図４】図４（ａ）、（ｂ）はスイッチングノイズの影響を説明する図である。
【図５】図５（ａ）、（ｂ）は、正常時においてリセット回路を動作させたときの波形図である。
【図６】地絡検出回路の構成例を示す回路図ある。
【図７】図６の地絡検出回路のさらに詳細な回路図である。
【図８】Ｄ級アンプＩＣを備える電子機器の回路図である。
【図９】ＤＣ／ＤＣコンバータ制御回路を備えるスイッチング電源の回路図である。
【発明を実施するための形態】
【００３１】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００３２】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
【００３３】
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
【００３４】
図２は、実施の形態に係るスイッチング回路１００の回路図である。スイッチング回路１００は、その主要部が、ひとつの集積回路（ＩＣ）３００に集積化されている。
【００３５】
ＩＣ３００の出力端子（ピン）ＯＵＴには、図示しない負荷が接続される。負荷の種類は特に限定されず、スイッチング回路１００の用途に応じてさまざまである。接地端子ＧＮＤは接地され、電源端子ＶＣＣには、電源電圧ＶＣＣが供給される。またブートストラップ端子ＢＳＴとＯＵＴ端子の間には、ブートストラップキャパシタＣＢＳＴが接続される。
【００３６】
スイッチング回路１００の出力段１０１は、プッシュプル形式であり、ＮチャンネルＭＯＳＦＥＴであるハイサイドトランジスタＭ１およびローサイドトランジスタＭ２を備える。ハイサイドトランジスタＭ１は、電源ライン１０６とＯＵＴ端子の間に設けられる。ハイサイドドライバ１０２は、図示しない制御回路からの制御信号ＳＨに応じて、ハイサイドトランジスタＭ１を駆動する。ブートストラップ（ＢＳＴ）ライン１１０には、整流素子であるダイオードＤ１を介して、直流電圧ＶＤＣが供給されている。直流電圧ＶＤＣによってブートストラップキャパシタＣＢＳＴが充電され、ＢＳＴラインの電圧ＶＢＳＴは、ＶＯＵＴ＋ＶＤＣとなる。ハイサイドドライバ１０２は、ＢＳＴラインの電圧ＶＢＳＴがハイレベル、ＯＵＴ端子の電圧ＶＯＵＴがローレベルであるゲート電圧ＶＧ１を生成する。
【００３７】
ローサイドトランジスタＭ２は、ＯＵＴ端子と接地ライン１０８の間に設けられる。ローサイドドライバ１０４は、制御回路からの制御信号ＳＬに応じてローサイドトランジスタＭ２を駆動する。
【００３８】
地絡検出回路２００は、ＯＵＴ端子の地絡状態を検出する。地絡検出回路２００は、変換回路２１０、判定回路２２０、リセット回路２３０を備える。変換回路２１０は、ハイサイドトランジスタＭ１のオン期間ＴＯＮにおいて、両端間の第１電圧（ドレインソース間電圧）Ｖ１を、接地電圧ＶＧＮＤを基準とする第２電圧Ｖ２に変換する。ハイサイドトランジスタＭ１のオフ期間ＴＯＦＦの間、第２電圧Ｖ２はゼロ（あるいはその他の既知の電圧）である。判定回路２２０は、第２電圧Ｖ２にもとづいて地絡状態を検出する。たとえば判定回路２２０は、第２電圧Ｖ２の振幅あるいは電圧レベルが、所定のしきい値ＶＴＨを超えたときに、地絡状態と判定することができるが、その判定手法も限定されない。
【００３９】
判定回路２２０が地絡状態を検出すると、適切な保護措置が採られる。たとえばハイサイドトランジスタＭ１およびローサイドトランジスタＭ２のスイッチングを停止し、それらをオフ状態で固定してもよい。また外部の回路に地絡状態を通知してもよい。
【００４０】
リセット回路２３０は、ハイサイドトランジスタＭ１のオフ期間に、第２電圧Ｖ２を所定電圧にリセットし、あるいは固定する。所定電圧は、判定回路２２０が、地絡状態を検出するためのしきい値ＶＴＨより低く定められる。回路構成の簡素化を考慮すると、所定電圧は接地電圧ＶＧＮＤであることが好ましいがそれには限定されない。リセット回路２３０は、ハイサイドトランジスタＭ１のゲート信号ＶＧ１あるいは制御信号ＳＨ、あるいはそれらと同一あるいは反転の論理レベルを有するその他の信号にもとづいて、活性化（オン）し、活性化状態において第２電圧Ｖ２をリセット（もしくは固定）してもよい。なお、信号の伝搬遅延等を考慮すると、ハイサイドトランジスタＭ１のゲート信号ＶＧ１をトリガとして第２電圧Ｖ２をリセットする構成とするのが最も好適である。
【００４１】
以上がスイッチング回路１００の構成である。続いてその動作を説明する。はじめにスイッチング回路１００の基本動作を説明する。ここでは基本動作を明確とするために、ひとまずノイズの影響を無視し、またリセット回路２３０も無視するものとする。
【００４２】
図３は、図２のスイッチング回路１００の基本動作を説明する波形図である。本明細書において参照する波形図やタイムチャートの縦軸および横軸は、理解を容易とするために適宜拡大、縮小したものであり、また示される各波形も、理解の容易のために簡略化され、あるいは誇張もしくは強調されている。
【００４３】
時刻ｔ０より前は、正常（非地絡）状態を示す。正常状態では、ハイサイドトランジスタＭ１のオン区間ＴＯＮにおいて、ハイサイドトランジスタＭ１の両端間の電圧Ｖ１はＲＯＮ×ＩＯＵＴであり、非常に小さくなる。ＩＯＵＴは出力電流、ＲＯＮはハイサイドトランジスタＭ１のオン抵抗である。したがって、第２電圧Ｖ２も実質的にゼロとなり、しきい値ＶＴＨより低い状態を維持するため、地絡検出信号Ｓ１は正常を示すレベル（たとえばローレベル）となる。
【００４４】
時刻ｔ０に地絡が発生する。地絡状態では、出力電圧ＶＯＵＴが０Ｖ付近に固定される。したがってハイサイドトランジスタＭ１のオン区間ＴＯＮにおける第１電圧Ｖ１は、電源電圧ＶＣＣと実質的に等しくなる。その結果、第２電圧Ｖ２は、しきい値ＶＴＨを超える振幅を有するパルス信号となる。判定回路２２０は、このときの第２電圧Ｖ２に応答して、地絡検出信号Ｓ１を異常を示すレベル（たとえばハイレベル）とする。
【００４５】
続いて、スイッチングノイズの影響を説明する。ハイサイドトランジスタＭ１およびローサイドトランジスタＭ２がスイッチングすることにより、スイッチングと同期したノイズが発生し、電源ライン１０６や接地ライン１０８、図示しない寄生容量などを経由して、第２電圧Ｖ２に重畳され、地絡状態の誤検出の要因となり得る。図４（ａ）、（ｂ）は、スイッチングノイズの影響を説明する図である。いずれも正常状態を示しているが、スイッチング周波数が異なっている。リセット回路２３０は停止状態としている。ハイサイドトランジスタＭ１がターンオフおよびローサイドトランジスタＭ２のターンオンにより出力電圧ＶＯＵＴがローレベル電圧ＶＧＮＤに変化するときに、スイッチングノイズＮＳＷが第２電圧Ｖ２に重畳され、第２電圧Ｖ２が跳ね上がる。そしてある時定数で第２電圧Ｖ２は低下していく。図４（ａ）のようにスイッチング周波数が低い状態では、第２電圧Ｖ２の実効値（たとえば平均レベル）はしきい値ＶＴＨを下回るため、地絡状態の誤検出は発生しにくい。ところが、図４（ｂ）に示すようにスイッチング周波数が高くなると、ノイズの影響で跳ね上がった第２電圧Ｖ２が十分低くなる前に、次のサイクルのノイズが重畳される。その結果、第２電圧Ｖ２の実効値がしきい値ＶＴＨを上回ることとなり、地絡状態の誤検出が発生する。
【００４６】
図２のリセット回路２３０は、図４（ｂ）に示す地絡状態の誤検出を防止する。図５（ａ）、（ｂ）は、正常時においてリセット回路２３０を動作させたときの波形図である。図５（ａ）の動作例では、ハイサイドトランジスタＭ１のオン期間ＴＯＮごとに、リセット回路２３０がハイサイドトランジスタＭ１のターンオフと同時に活性化し、そのリセット動作が有効となる。リセット回路２３０が活性化すると、第２電圧Ｖ２が所定電圧（接地電圧）に固定されるため、実線で示すようにノイズによる跳ね上がりが抑制される。
【００４７】
あるいは、図５（ｂ）の動作例では、ハイサイドトランジスタＭ１のターンオフに遅れてリセット回路２３０が活性化する。この場合、第２電圧Ｖ２はノイズの影響で跳ね上がるが、その後、直ちにリセット回路２３０のリセット動作により、第２電圧Ｖ２が接地電圧に初期化される。したがって第２電圧Ｖ２の実効値はしきい値ＶＴＨより低く抑えられ、地絡状態の誤検出が抑制される。
【００４８】
以上がスイッチング回路１００の動作である。このスイッチング回路１００によれば、電源電圧ＶＣＣ基準の第１電圧Ｖ１を、接地電圧ＶＧＮＤ基準の第２電圧Ｖ２に変換することにより地絡状態を検出できる。電源電圧ＶＣＣが２０Ｖや１２Ｖと高い場合には、地絡検出回路２００全部を２０Ｖ系で構成するとコストが高くなる。これに対して、接地電圧基準に変換することで、低耐圧素子で地絡検出回路２００を構成できる。
【００４９】
また地絡検出回路２００に、リセット回路２３０を設けたことにより、正常状態において、ノイズによる地絡状態の誤検出を防止できる。
【００５０】
本発明は、図２のブロック図や回路図として把握され、あるいは上述の説明から導かれるさまざまな装置、回路に及ぶものであり、特定の構成に限定されるものではない。以下、本発明の範囲を狭めるためではなく、発明の本質や回路動作の理解を助け、またそれらを明確化するために、より具体的な構成例や実施例を説明する。
【００５１】
図６は、地絡検出回路２００の構成例を示す回路図ある。変換回路２１０は、Ｖ／Ｉ（電圧／電流）変換回路２１２、カレントミラー回路２１４、Ｉ／Ｖ（電流／電圧）変換回路２１６を備える。Ｖ／Ｉ変換回路２１２は、ハイサイドトランジスタＭ１の両端間の第１電圧Ｖ１に応じた第１電流Ｉ１を生成する。カレントミラー回路２１４は、第１電流Ｉ１を折り返し、第２電流Ｉ２を生成する。Ｉ／Ｖ変換回路２１６は、第２電流Ｉ２を接地電圧基準の第２電圧Ｖ２に変換する。
【００５２】
ＭＯＳＦＥＴ２４０は、第２電流Ｉ２の経路上に設けられ、ゲートがＯＵＴ端子と接続される。ＭＯＳＦＥＴ２４０により、カレントミラー回路２１４の出力側トランジスタのドレイン電圧が低くなりすぎるのを防止でき、カレントミラー回路２１４のミラー比を安定化できる。
【００５３】
Ｖ／Ｉ変換回路２１２と、Ｉ／Ｖ変換回路２１６は、同一の回路構成を含むことが好ましい。これにより、Ｖ／Ｉ変換回路２１２の利得と、Ｉ／Ｖ変換回路２１６の利得を整合させることができ、また製造バラツキの影響を低減できる。
【００５４】
リセット回路２３０は、スイッチ２３２およびスイッチ制御部２３４を含む。スイッチ２３２は、Ｉ／Ｖ変換回路２１６の出力と接地ライン１０８の間に設けられる。スイッチ制御部２３４は、ハイサイドトランジスタＭ１のゲート信号ＶＧ１に応じた論理で、スイッチ２３２を制御する。
【００５５】
スイッチ制御部２３４は、ハイサイドトランジスタＭ１のターンオフと実質的に同時に、スイッチ２３２をオンしてもよく、この場合、図５（ａ）の動作が実現できる。あるいはスイッチ制御部２３４は、ハイサイドトランジスタＭ１のターンオフに遅延して、スイッチ２３２をオンしてもよく、この場合、図５（ｂ）の動作が実現できる。
【００５６】
判定回路２２０は、コンパレータ２２２およびフィルタ２２４を含む。コンパレータ２２２は、第２電圧Ｖ２をしきい値ＶＴＨと比較し、比較結果を示す比較信号Ｓ２を生成する。フィルタ２２４は、比較信号Ｓ２を平滑化するローパスフィルタであってもよい。フィルタ２２４は、ＣＲフィルタであってもよい。
【００５７】
図７は、図６の地絡検出回路２００のさらに詳細な回路図である。
【００５８】
Ｖ／Ｉ変換回路２１２は、第１トランジスタＭ１１、第１抵抗Ｒ１１および変換部２１３を含む。第１トランジスタＭ１１および第１抵抗Ｒ１１は、ハイサイドトランジスタＭ１と並列な経路上に直列に設けられる。ハイサイドトランジスタＭ１がオンのとき、第１トランジスタＭ１１がオンとなる。そうすると、第１抵抗Ｒ１１の電圧降下ＶＲ１１は、ハイサイドトランジスタＭ１のドレインソース間電圧、すなわち第１電圧Ｖ１と等しくなる。
【００５９】
変換部２１３は、第１抵抗Ｒ１１の両端間の電圧（電圧降下）ＶＲ１１を第１電流Ｉ１に変換する。変換部２１３は、第２トランジスタＭ１２および第２抵抗Ｒ１２を含む。第２トランジスタＭ１２の制御端子（ゲート）には、第１トランジスタＭ１１と第１抵抗Ｒ１１の接続点の電位ＶＲ１１が入力され、第１端子（ドレイン）がカレントミラー回路２１４と接続される。第２抵抗Ｒ１２は、第２トランジスタＭ１２の第２端子（ソース）とＯＵＴ端子の間に設けられる。第２トランジスタＭ１２および第２抵抗Ｒ１２に流れる電流が第１電流Ｉ１であり、以下の式で与えられる。
Ｉ１＝（ＶＲ１１−ＶＧＳ）／Ｒ１２＝（Ｖ１−ＶＧＳ）／Ｒ１２
ＶＧＳは第２トランジスタＭ１２のゲートソース間電圧である。この第１電流Ｉ１は、第１電圧Ｖ１に応じている。
【００６０】
Ｉ／Ｖ変換回路２１６は、Ｖ／Ｉ変換回路２１２と同様の回路構成を含んでおり、具体的には、第３トランジスタＭ１３および第３抵抗Ｒ１３を含む。第３トランジスタＭ１３と第３抵抗Ｒ１３の直列接続は、第２トランジスタＭ１２および第２抵抗Ｒ１２の直列接続に対応している。第３トランジスタＭ１３は、第２電流Ｉ２の経路上に設けられており、制御端子（ゲート）と第１端子（ドレイン）の間が結線される。第３抵抗Ｒ１３は、第３トランジスタＭ１３の第２端子（ソース）と接地ライン１０８の間に設けられる。第３トランジスタＭ１３の第１端子（ドレイン）の電圧、言い換えれば第３トランジスタＭ１３と第３抵抗Ｒ１３の両端間電圧（電圧降下）が、第２電圧Ｖ２である。
【００６１】
（用途１）
スイッチング回路１００は、オーディオ用のＤ級アンプに用いることができる。図８は、Ｄ級アンプＩＣ４００を備える電子機器５００の回路図である。電子機器５００は、Ｄ級アンプＩＣ４００に加えて、ＬＣフィルタ５０２および電気音響変換素子５０４を備える。
【００６２】
Ｄ級アンプＩＣ４００は、上述のスイッチング回路１００に加えて、インタフェース回路４０２およびパルス変調器４０４を備える。インタフェース回路４０２は、外部からオーディオ信号Ｓ３を受信する。パルス変調器４０４は、オーディオ信号Ｓ３をパルス幅変調し、制御信号ＳＨ，ＳＬを生成する。Ｄ級アンプＩＣ４００のＯＵＴ端子には、ＬＣフィルタ５０２を介して、スピーカやヘッドホンなどの電気音響変換素子５０４が接続される。なお、図８にはハーフブリッジ形式のＤ級アンプが示されるが、フルブリッジ形式のＤ級アンプにも適用可能である。
【００６３】
（用途２）
スイッチング回路１００は、スイッチング電源に利用することもできる。図９は、ＤＣ／ＤＣコンバータ制御回路６００を備えるスイッチング電源７００の回路図である。このスイッチング電源７００は、降圧ＤＣ／ＤＣコンバータであり、ＤＣ／ＤＣコンバータ制御回路６００に加えて、外付けのインダクタＬ１、平滑キャパシタＣ１を備える。スイッチング電源７００は、電源電圧ＶＣＣを降圧し、所定の目標電圧ＶＯＵＴ（ＲＥＦ）に安定化された直流電圧ＶＯＵＴ（ＤＣ）を発生する。
【００６４】
ＤＣ／ＤＣコンバータ制御回路６００は、スイッチング回路１００に加えて、エラーアンプ６０２およびパルス変調器６０４を備える。ＤＣ／ＤＣコンバータ制御回路６００のフィードバック（ＦＢ）端子には、出力電圧ＶＯＵＴ（ＤＣ）に応じたフィードバック信号ＶＦＢが入力される。エラーアンプ６０２は、フィードバック信号ＶＦＢと目標電圧ＶＲＥＦの誤差を増幅し、誤差信号ＶＥＲＲを生成する。パルス変調器４０４は、誤差信号ＶＥＲＲに応じたデューティ比、あるいは周波数を有するパルス信号ＳＨ，ＳＬを生成する。パルス変調器４０４としては、電圧モード、ピーク電流モード、平均電流モードなどさまざまな回路が知られている。あるいはエラーアンプ６０２を省略したヒステリシス制御（Bang-Bang制御）のコンバータにも本発明は適用可能である。
【００６５】
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
【００６６】
（第１変形例）
実施の形態では、ハイサイドトランジスタＭ１がＮチャンネルＭＯＳＦＥＴであったが本発明はそれに限定されず、ＰチャンネルＭＯＳＦＥＴであってもよい。この場合、ブートストラップ回路が不要となる。あるいはＭＯＳＦＥＴに代えて、ＩＧＢＴ（Insulated Gate Bipolar Transistor）やバイポーラトランジスタであってもよい。
【００６７】
（第２変形例）
ハイサイドトランジスタＭ１およびローサイドトランジスタＭ２は、必ずしもスイッチング回路１００に集積化されている必要はなく、ディスクリート素子であってもよい。
【００６８】
（第３変形例）
実施の形態では、ハイサイドトランジスタＭ１とローサイドトランジスタＭ２を有するプッシュプル形式の出力段１０１を例としたが、ローサイドトランジスタＭ２を省略してもよい。
【００６９】
（第４変形例）
スイッチング電源は、降圧型に限らず、昇降圧型や、トランスを用いた絶縁型にも適用可能である。
【００７０】
（第５変形例）
実施の形態ではスイッチング回路１００の用途として、Ｄ級アンプやスイッチング電源を説明したが、そのほか、モータ駆動用のインバータなどにも本発明は適用可能である。
【００７１】
実施の形態にもとづき、具体的な用語を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【符号の説明】
【００７２】
１００…スイッチング回路、１０１…出力段、１０２…ハイサイドドライバ、１０４…ローサイドドライバ、１０６…電源ライン、１０８…接地ライン、１１０…ブートストラップライン、Ｍ１…ハイサイドトランジスタ、Ｍ２…ローサイドトランジスタ、２００…地絡検出回路、２１０…変換回路、２１２…Ｖ／Ｉ変換回路、２１３…変換部、２１４…カレントミラー回路、２１６…Ｉ／Ｖ変換回路、２２０…判定回路、２２２…コンパレータ、２２４…フィルタ、２３０…リセット回路、２３２…スイッチ、２３４…スイッチ制御部、２４０…ＭＯＳＦＥＴ、３００…ＩＣ、Ｍ１１…第１トランジスタ、Ｒ１１…第１抵抗、Ｍ１２…第２トランジスタ、Ｒ１２…第２抵抗、Ｍ１３…第３トランジスタ、Ｒ１３…第３抵抗、Ｓ１…地絡検出信号、Ｉ１…第１電流、Ｉ２…第２電流、Ｖ１…第１電圧、Ｖ２…第２電圧、４００…Ｄ級アンプＩＣ、４０２…インタフェース回路、４０４…パルス変調器、５００…電子機器、５０２…ＬＣフィルタ、５０４…電気音響変換素子、６００…ＤＣ／ＤＣコンバータ制御回路、６０２…エラーアンプ、６０４…パルス変調器、７００…スイッチング電源。
【図１】
0006676454.tif 000002
【図２】
0006676454.tif 000003
【図３】
0006676454.tif 000004
【図４】
0006676454.tif 000005
【図５】
0006676454.tif 000006
【図６】
0006676454.tif 000007
【図７】
0006676454.tif 000008
【図８】
0006676454.tif 000009
【図９】
0006676454.tif 000010