(57)【特許請求の範囲】
【請求項１】
一方側の第１主面、他方側の第２主面、ならびに、前記第１主面および前記第２主面を接続する側面を有する半導体チップと、
前記半導体チップの前記第１主面の上に形成された第１電極と、
前記第１電極の上に形成され、平面視において前記第１電極の面積よりも小さい面積を有し、かつ、前記第１電極の周縁に取り囲まれた領域内に形成された第２電極と、
前記第１電極および前記第２電極の間に介在する導電性接合材と、
前記半導体チップの前記第１主面、前記第２主面および前記側面を被覆し、かつ、前記半導体チップの前記第１主面の上において前記第２電極の表面を露出させるように前記第１電極、前記第２電極および前記導電性接合材を被覆し、前記第２電極の表面に対して面一に形成された表面を有する封止樹脂と、を含む、半導体装置。
【請求項２】
前記封止樹脂は、半導体パッケージを兼ねている、請求項１に記載の半導体装置。
【請求項３】
前記封止樹脂は、前記導電性接合材を介して前記第１電極の上部を被覆すると共に、前記第２電極の側部を被覆している、請求項１または２に記載の半導体装置。
【請求項４】
前記封止樹脂は、前記半導体チップの前記第１主面の上で前記第１電極および前記第２電極を被覆する第１封止樹脂、ならびに、前記半導体チップの前記第２主面および前記側面を被覆する第２封止樹脂を含む、請求項１〜３のいずれか一項に記載の半導体装置。
【請求項５】
前記第２封止樹脂は、前記第１封止樹脂を被覆している、請求項４に記載の半導体装置。
【請求項６】
前記第１封止樹脂は、エポキシ樹脂およびポリイミド樹脂の少なくとも一方を含み、
前記第２封止樹脂は、エポキシ樹脂およびポリイミド樹脂の少なくとも一方を含む、請求項４または５に記載の半導体装置。
【請求項７】
前記第２封止樹脂は、前記第１封止樹脂とは異なる樹脂材料を含む、請求項４〜６のいずれか一項に記載の半導体装置。
【請求項８】
前記第１電極は、ニッケル膜からなる、請求項１〜７のいずれか一項に記載の半導体装置。
【請求項９】
前記第２電極は、前記第１電極側からこの順に積層されたニッケル膜および金膜を含む積層膜からなり、
前記導電性接合材は、前記第１電極のニッケル膜および前記第２電極のニッケル膜の間に介在している、請求項８に記載の半導体装置。
【請求項１０】
前記第２電極は、平面視において前記半導体チップの内側で外部接続される外部端子として形成されている、請求項１〜９のいずれか一項に記載の半導体装置。
【請求項１１】
前記第２電極に電気的に接続され、平面視において前記第２電極から前記封止樹脂の上に引き出された再配線をさらに含む、請求項１〜９のいずれか一項に記載の半導体装置。
【請求項１２】
前記再配線に電気的に接続され、平面視において少なくとも一部が前記半導体チップの外側で外部接続される外部端子をさらに含む、請求項１１に記載の半導体装置。
【請求項１３】
一方側の第１主面、他方側の第２主面、ならびに、前記第１主面および前記第２主面を接続する側面を有し、前記第１主面の上に第１電極が形成された半導体チップを用意する工程と、
平坦な表面を有し、当該表面の上に、前記第１電極の面積よりも小さい面積を有し、かつ、当該表面に対する接続面が平坦な第２電極が形成された支持部材を用意する工程と、
前記第１電極の周縁に取り囲まれた領域内に前記第２電極が位置するように導電性接合材を介して前記第１電極を前記第２電極に接合させることにより、前記支持部材の前記表面の上に前記半導体チップを固定するチップ固定工程と、
前記半導体チップの前記第１主面、前記第２主面および前記側面を被覆し、かつ、前記半導体チップの前記第１主面および前記支持部材の前記表面の間で前記第１電極、前記第２電極および前記導電性接合材を被覆する封止樹脂を形成することにより、前記半導体チップ、前記第１電極、前記第２電極および前記導電性接合材が前記封止樹脂により封止された封止構造を形成する封止構造形成工程と、
前記封止構造から前記支持部材を除去することにより、前記支持部材に形成された前記第２電極を前記封止構造に転写すると同時に、前記第２電極の表面に対して面一な表面を有する前記封止構造を取り出す転写工程と、
前記封止構造を選択的に切断することにより、半導体装置の個片を切り出す個片化工程と、を含む、半導体装置の製造方法。
【請求項１４】
前記封止構造形成工程において、前記封止樹脂は、前記半導体チップおよび前記支持部材の間で、前記導電性接合材を介して前記第１電極の上部を被覆すると共に前記第２電極の側部を被覆するように形成される、請求項１３に記載の半導体装置の製造方法。
【請求項１５】
前記半導体チップは、前記第１主面を被覆する第１封止樹脂を含み、
前記チップ固定工程は、前記第１封止樹脂を溶融させて、前記半導体チップの前記第１主面および前記支持部材の前記表面の間で前記第１電極および前記第２電極を前記第１封止樹脂により封止すると共に、前記第１電極および前記第２電極を電気的に接続させる工程を含み、
前記封止構造形成工程は、前記封止樹脂としての第２封止樹脂により前記半導体チップの前記第２主面および前記側面を被覆して前記封止構造を形成する工程を含む、請求項１３または１４に記載の半導体装置の製造方法。
【請求項１６】
前記チップ固定工程は、複数の前記半導体チップを前記支持部材に固定する工程を含み、
前記封止構造形成工程は、複数の前記半導体チップを前記封止樹脂により一括して被覆する工程を含む、請求項１３〜１５のいずれか一項に記載の半導体装置の製造方法。
【請求項１７】
前記転写工程は、平面視において前記半導体チップの内側で前記第２電極を外部接続される外部端子として形成する工程を兼ねている、請求項１３〜１６のいずれか一項に記載の半導体装置の製造方法。
【請求項１８】
前記転写工程後、前記個片化工程に先立って、平面視において前記第２電極から前記封止構造の上に引き出された再配線を形成する再配線形成工程をさらに含む、請求項１３〜１７のいずれか一項に記載の半導体装置の製造方法。
【請求項１９】
前記再配線形成工程の後、前記再配線に電気的に接続され、平面視において少なくとも一部が前記半導体チップの外側で外部接続される外部端子を形成する工程をさらに含む、請求項１８に記載の半導体装置の製造方法。
【請求項２０】
前記支持部材は、前記第２電極を形成でき、かつ、前記封止構造から剥離可能な板状部材からなり、
前記支持部材の除去工程は、前記板状部材を前記封止構造から剥離する工程を含む、請求項１３〜１９のいずれか一項に記載の半導体装置の製造方法。
【請求項２１】
前記板状部材は、ステンレスまたは銅を含む金属板からなる、請求項２０に記載の半導体装置の製造方法。
【請求項２２】
前記支持部材は、前記第２電極を形成でき、かつ、エッチング可能な板状部材であり、
前記支持部材の除去工程は、エッチングによって前記板状部材を除去する工程を含む、請求項１３〜１９のいずれか一項に記載の半導体装置の製造方法。
【請求項２３】
前記板状部材は、半導体板からなる、請求項２２に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置および半導体装置の製造方法に関する。
【背景技術】
【０００２】
特許文献１は、基板と、基板上に形成された電極と、基板の上面および側面を被覆する封止膜と、基板の下面を被覆する支持フィルムからなる樹脂膜とを含む半導体装置を開示している。封止膜は、基板上において、電極を被覆している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−１８１８５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の一つの目的は、小型化を実現できる半導体装置および半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００５】
上記目的を達成するための本発明の一局面に係る半導体装置は、半導体チップと、前記半導体チップ上に形成された第１電極と、前記第１電極上に形成された第２電極と、前記半導体チップの外面を被覆する絶縁膜とを含む。前記絶縁膜は、前記半導体チップ上において、前記第２電極の表面を露出させるように前記第１電極および前記第２電極を被覆している。この構成によれば、前記絶縁膜が、半導体パッケージの一部を兼ねているので、半導体装置の小型化を実現できる。
【０００６】
前記半導体装置において、前記第２電極は、前記半導体チップの表面の法線方向から見た平面視において前記第１電極よりも小さい面積で前記第１電極上に形成されていることが好ましい。そして、前記絶縁膜は、前記第１電極の上部を被覆すると共に、前記第２電極の側部を被覆していることが好ましい。
半導体チップ上に形成された電極は、たとえば半田を介して実装基板に実装されることがある。この実装時には、半田を溶融させるために半導体装置が加熱される。それにより、電極が加熱されて熱膨張が生じる結果、その応力によって半導体チップの表面上から剥離する虞がある。電極が半導体チップの表面上から剥離すると、さらに絶縁膜から抜け落ちて接続不良等の原因となる。
【０００７】
そこで、本発明では、第２電極の平面視における面積を第１電極よりも小さくして形成し、第１電極の上部と第２電極の側部とが絶縁膜により被覆されるようにしている。これにより、第１電極および第２電極の絶縁膜に対するアンカー効果を高めることができるから、第１電極および第２電極が半導体チップから剥離したり、絶縁膜から抜け落ちたりするのを抑制できる。その結果、接続不良を抑制しつつ小型化を実現できる半導体装置を提供できる。
【０００８】
前記半導体装置において、前記絶縁膜は、前記半導体チップの内側で、前記第１電極および前記第２電極を被覆する第１絶縁膜と、前記半導体チップの外側で、前記半導体チップの外面を被覆する第２絶縁膜とを含んでいてもよい。この構成において、前記第２絶縁膜は、前記第１絶縁膜を被覆していてもよい。
前記第１絶縁膜は、エポキシ樹脂およびポリイミド樹脂の少なくとも一方を含んでいてもよい。また、前記第２絶縁膜は、エポキシ樹脂およびポリイミド樹脂の少なくとも一方を含んでいてもよい。前記第２絶縁膜は、前記第１絶縁膜とは異なる絶縁材料を含んでいてもよい。
【０００９】
前記半導体装置は、前記第１電極と前記第２電極との間に介在する導電性接合材をさらに含んでいることが好ましい。この構成によれば、第１電極と第２電極との接続強度を高めることができる。前記半導体装置において、前記第１電極は、銅、金およびニッケルを含む群から選択される１つまたは複数の金属種を含んでいてもよい。前記半導体装置において、前記第２電極は、銅、金およびニッケルを含む群から選択される１つまたは複数の金属種を含んでいてもよい。
【００１０】
前記半導体装置において、前記第２電極は、前記半導体チップの表面の法線方向から見た平面視において、前記半導体チップの内側で外部接続される外部端子として形成されていてもよい。この構成によれば、平面視において、半導体チップの側面に取り囲まれた領域内に外部端子が形成されたＦａｎ−ｉｎ型の半導体装置を提供できる。
前記半導体装置は、前記第２電極に電気的に接続され、前記半導体チップの表面の法線方向から見た平面視において、前記第２電極から前記絶縁膜上に引き出された再配線をさらに含んでいてもよい。前記半導体装置において、前記再配線に電気的に接続され、前記平面視において、少なくとも一部が前記半導体チップの外側で外部接続される外部端子をさらに含むんでいてもよい。この構成によれば、平面視において、半導体チップの側面に取り囲まれた領域外に外部端子の少なくとも一部が形成されたＦａｎ−ｏｕｔ型の半導体装置を提供できる。
【００１１】
上記目的を達成するための本発明の半導体装置の製造方法は、表面上に形成された電極を含む半導体チップ、および、表面上に形成された導電体を含む支持部材において、前記電極および前記導電体を接合することにより、前記支持部材上に前記半導体チップを固定するチップ固定工程と、前記半導体チップが前記支持部材に固定された状態で前記半導体チップを被覆する絶縁膜を形成することにより、前記半導体チップが前記絶縁膜により封止された封止構造を形成する封止構造形成工程と、前記封止構造から前記支持部材を除去することにより、前記支持部材に形成された前記導電体を前記封止構造に転写する転写工程とを含む。
【００１２】
この方法によれば、半導体チップの表面を支持部材の表面に対向させた状態で、半導体チップの電極と、支持部材の導電体とが接合される。支持部材の導電体は、電極を介して半導体チップに電気的に接続される。この状態で、半導体チップが絶縁膜により被覆されて、半導体チップが絶縁膜により封止された封止構造が形成される。その後、支持部材が除去されることにより、導電体が封止構造に転写される。封止構造に転写された導電体は、封止構造から露出する。これにより、電極を第１電極とし、導電体を第２電極として含む電極層が半導体チップの表面上に形成される。封止構造から露出する電極層は、封止構造外部との電気的な接続が可能な接続電極として利用できる。
【００１３】
この方法によれば、半導体チップを絶縁膜で被覆して封止構造を形成した後、支持部材を除去することにより、封止構造から露出する電極層を形成できるので、絶縁膜により電極層の全体が被覆されることがない。これにより、電極層を露出させるために絶縁膜を研削する工程を省くことができるから、製造工程を簡略化できる。さらに、半導体チップを被覆する絶縁膜が半導体パッケージを兼ねるので、半導体装置の小型化を実現できる。
【００１４】
前記製造方法において、前記支持部材における前記導電体は、前記半導体チップの表面の法線方向から見た平面視において、前記電極の面積よりも小さい面積で形成されており、前記封止構造形成工程において、前記絶縁膜は、前記半導体チップと前記支持部材との間で、前記電極の上部を被覆すると共に前記導電体の側部を被覆するように形成されることが好ましい。
【００１５】
この方法によれば、封止構造形成工程において、電極層（電極および導電体）の絶縁膜に対するアンカー効果を高めることができるから、電極層が半導体チップから剥離したり、絶縁膜から抜け落ちたりするのを抑制できる。その結果、小型化を実現しつつ、接続不良の発生を抑制できる半導体装置を製造できる。
前記製造方法において、前記半導体チップは、表面を被覆する第１絶縁膜を含んでいてもよい。この場合、前記チップ固定工程は、前記チップ固定工程は、前記第１絶縁膜を溶融させて、前記半導体チップと前記支持部材との間で前記電極および前記導電体を前記第１絶縁膜により封止すると共に、前記電極および前記導電体を電気的に接続させる工程を兼ねていることが好ましい。そして、前記封止構造形成工程は、前記絶縁膜としての第２絶縁膜により前記半導体チップを被覆して前記封止構造を形成する工程を含むことが好ましい。
【００１６】
半導体チップを絶縁膜で被覆し、封止構造を形成するとき、半導体チップと支持部材との間の隙間に絶縁膜を流し込む必要がある。しかしながら、半導体装置の小型化に伴い、半導体チップと支持部材との間の隙間が、絶縁膜を流し込むことが困難になる程度に微細化されることが想定される。半導体チップと支持部材との間の隙間に絶縁膜が十分に行き渡らない場合には、その後の製造工程において、絶縁膜による封止が不十分になるだけでなく、電極や導電体に位置ずれが生じたりする虞がある。
【００１７】
そこで、この方法では、表面を被覆する第１絶縁膜を含む半導体チップを支持部材に固定した後、第１絶縁膜を溶融させることにより、半導体チップと支持部材との間で、電極および導電体を第１絶縁膜により封止している。これにより、半導体チップと支持部材との間に絶縁膜を流し込む必要がなくなるから、半導体チップと支持部材との間の隙間の制限を受けずに、第１絶縁膜によって電極および導電体を良好に封止できる。
【００１８】
また、第１絶縁膜および第２絶縁膜を半導体パッケージとして利用できる。これにより、製造工程において電極や導電体に位置ずれが生じる虞を良好に排除しつつ、小型化を実現できる半導体装置を製造できる。また、製造された半導体装置では、位置ずれが抑制された電極（第１電極）および導電体（第２電極）を有することができるので、接続不良等の発生を抑制できる。
【００１９】
前記製造方法において、前記チップ固定工程は、前記電極と前記導電体とを導電性接合材により接合する工程を含んでいてもよい。
前記製造方法において、前記チップ固定工程は、複数の前記半導体チップを前記支持部材に固定する工程を含み、前記封止構造形成工程は、複数の前記半導体チップを前記絶縁膜により一括して被覆する工程を含んでいてもよい。この場合、前記製造方法は、前記転写工程後、前記封止構造を選択的に切断することにより、複数の半導体装置の個片を切り出す個片化工程をさらに含んでいてもよい。この方法によれば、複数の半導体チップに対して、封止構造を形成する工程を共通化できるので、製造効率を向上できる。
【００２０】
前記製造方法において、前記転写工程は、前記半導体チップの表面の法線方向から見た平面視において、前記半導体チップの内側で前記導電体を外部接続される外部端子として形成する工程を兼ねていてもよい。この方法によれば、平面視において、半導体チップの側面に取り囲まれた領域内に外部端子が形成されたＦａｎ−ｉｎ型の半導体装置を製造できる。
【００２１】
前記製造方法は、前記転写工程後、前記半導体チップの表面の法線方向から見た平面視において、前記導電体から前記封止構造上に引き出された再配線を形成する再配線形成工程をさらに含んでいてもよい。
前記製造方法は、前記再配線形成工程の後、前記再配線に電気的に接続され、前記平面視において、少なくとも一部が前記半導体チップの外側で外部接続される外部端子を形成する工程をさらに含んでいてもよい。この方法によれば、平面視において、半導体チップの側面に取り囲まれた領域外に外部端子の少なくとも一部が形成されたＦａｎ−ｏｕｔ型の半導体装置を製造できる。
【００２２】
前記製造方法において、前記支持部材は、前記導電体を形成できかつ前記封止構造から剥離可能な板状部材であってもよい。この場合、前記封止構造から前記支持部材を除去する工程は、前記板状部材を前記封止構造から剥離する工程を含んでいてもよい。この方法によれば、板状部材を封止構造から剥離することにより、導電体を封止構造に容易に転写できる。前記板状部材は、ステンレスまたは銅を含む金属板であることが好ましい。板状部材が、ステンレスまたは銅を含む金属板であれば、封止構造から良好に剥離できる。これにより、製造工程を煩雑化することなく、導電体を封止構造に良好に転写できる。
【００２３】
前記製造方法において、前記支持部材は、前記導電体を形成でき、かつエッチング可能な板状部材であってもよい。この場合、前記封止構造から前記支持部材を除去する工程は、エッチングによって前記板状部材を除去する工程を含んでいてもよい。この方法によれば、板状部材をエッチングによって除去することにより、導電体を封止構造に容易に転写できる。前記板状部材は、半導体板であることが好ましい。板状部材が、半導体板であれば、エッチングによって、半導体板を良好に除去することができる。これにより、製造工程を煩雑化することなく、導電体を封止構造に良好に転写できる。
【００２４】
本発明の他の局面に係る半導体装置は、半導体チップと、前記半導体チップ上に形成された断面視凸状の電極と、前記半導体チップの外面を被覆する絶縁膜とを含む。前記断面視凸状の電極は、比較的幅広な幅広部と、前記幅広部よりも狭い幅で前記幅広部から上方に向けて突出する幅狭部とを有している。前記絶縁膜は、前記半導体チップ上において、前記幅狭部を前記幅広部上で取り囲むように前記電極を被覆している。この構成によれば、電極の絶縁膜に対するアンカー効果を高めることができるから、電極が半導体チップから剥離したり、絶縁膜から抜け落ちたりするのを抑制できる。その結果、接続不良を抑制しつつ小型化を実現できる半導体装置を提供できる。
【図面の簡単な説明】
【００２５】
【図１Ａ】図１Ａは、本発明の第１実施形態に係る半導体装置の斜視断面図である。
【図１Ｂ】図１Ｂは、図１Ａに示す半導体装置の部分拡大断面図である。
【図２Ａ】図２Ａは、図１Ａに示す半導体装置の製造方法を示す斜視断面図である。
【図２Ｂ】図２Ｂは、図２Ａの次の工程を示す斜視図である。
【図２Ｃ】図２Ｃは、図２Ｂの次の工程を示す斜視図である。
【図２Ｄ】図２Ｄは、図２Ｃの次の工程を示す断面図である。
【図２Ｅ】図２Ｅは、図２Ｄの次の工程を示す断面図である。
【図２Ｆ】図２Ｆは、図２Ｅの次の工程を示す断面図である。
【図２Ｇ】図２Ｇは、図２Ｆの次の工程を示す断面図である。
【図３】図３は、本発明の第２実施形態に係る半導体装置の斜視断面図である。
【図４Ａ】図４Ａは、図３に示す半導体装置の製造方法を示す斜視断面図である。
【図４Ｂ】図４Ｂは、図４Ａの次の工程を示す斜視図である。
【図４Ｃ】図４Ｃは、図４Ｂの次の工程を示す斜視図である。
【図４Ｄ】図４Ｄは、図４Ｃの次の工程を示す断面図である。
【図４Ｅ】図４Ｅは、図４Ｄの次の工程を示す断面図である。
【図４Ｆ】図４Ｆは、図４Ｅの次の工程を示す断面図である。
【図４Ｇ】図４Ｇは、図４Ｆの次の工程を示す断面図である。
【図４Ｈ】図４Ｈは、図４Ｇの次の工程を示す断面図である。
【図５】図５は、本発明の第３実施形態に係る半導体装置の斜視断面図である。
【図６】図６は、本発明の第４実施形態に係る半導体装置の断面図である。
【図７】図７は、変形例に係る半導体装置の断面図である。
【図８】図８は、図７に示す半導体装置の製造方法の一工程を示す断面図である。
【発明を実施するための形態】
【００２６】
以下では、本発明の実施形態を、添付図面を参照して詳細に説明する。
＜第１実施形態＞
図１Ａは、本発明の第１実施形態に係る半導体装置１の斜視断面図である。図１Ｂは、図１Ａに示す半導体装置１の部分拡大断面図である。図１Ａでは、半導体装置１の切除された部分を分離して示している。
【００２７】
半導体装置１は、半導体チップ２を含む。半導体チップ２は、たとえば略直方体形状を有し、２つの主面２Ａ、２Ｂと、２つの主面２Ａ、２Ｂを接続する側面２Ｃとを含む。以下では、２つの主面２Ａ、２Ｂのうち、半導体素子が形成された主面２Ａを「素子形成面２Ａ」といい、その反対側の主面２Ｂを「裏面２Ｂ」という。これら半導体チップ２の素子形成面２Ａ、裏面２Ｂおよび側面２Ｃは半導体チップ２の外面を形成している。半導体チップ２の厚さは、たとえば３０μｍ以上７２５μｍ以下であってもよい。
【００２８】
半導体素子は、たとえば、半導体を用いて形成される種々の半導体素子を含むことができる。半導体素子は、その一例として、トランジスタやダイオード等を含んでいてもよい。また、半導体素子は、ＬＤＯ（Low Drop Out）等の電圧制御用素子の一部、またはＯＰアンプ等の増幅用素子の一部を形成していてもよい。さらに、半導体素子は、ＳＳＩ（Small Scale Integration）、ＬＳＩ（Large Scale Integration）、ＭＳＩ（Medium Scale Integration）、ＶＬＳＩ（Very Large Scale Integration）またはＵＬＳＩ（Ultra-Very Large Scale Integration）等の集積回路の一部を形成していてもよい。
【００２９】
半導体チップ２の素子形成面２Ａ上には、半導体素子に電気的に接続される複数（本実施形態では４個）の電極層３が形成されている。より具体的には、図１Ｂに示すように、半導体チップ２の素子形成面２Ａ上には、配線層１０が形成されている。配線層１０は、接続パッド１１と、パッシベーション膜１２と、配線膜１３とを含む。接続パッド１１は、半導体素子に電気的に接続されるように半導体チップ２の素子形成面２Ａ上に形成されている。
【００３０】
パッシベーション膜１２は、接続パッド１１を選択的に露出させるように半導体チップ２の素子形成面２Ａ上に形成されている。パッシベーション膜１２は、複数の絶縁膜が積層された積層膜であってもよい。この積層膜は、シリコン酸化膜、窒化シリコン膜および樹脂膜を含む群から選択される１つまたは複数の絶縁膜を含んでいてもよい。配線膜１３は、接続パッド１１に電気的に接続されるようにパッシベーション膜１２上に形成されている。
【００３１】
この配線膜１３上に、電極層３が形成されている。電極層３は、接続パッド１１および配線膜１３を介して半導体素子に電気的に接続されている。たとえば、配線層１０が、多層配線構造を含む場合、電極層３は、多層配線構造の最表面から露出する最上層配線に電気的に接続されていてもよい。この場合、多層配線構造は、素子形成面２Ａ上に交互に積層された複数の絶縁膜および複数の配線層と、絶縁膜を挟んで上下に配置された配線層を電気的に接続するビア電極とを含んでいてもよい。
【００３２】
電極層３は、板状、ブロック状または柱状に形成されている。本実施形態では、電極層３が角柱状に形成された例を示している。電極層３は、半導体チップ２の素子形成面２Ａ上に形成された第１電極４と、第１電極４上に形成された第２電極５と、第１電極４と第２電極５との間に介在する導電性接合材６とを含む積層構造を有している。
第１電極４は、半導体チップ２の素子形成面２Ａの法線方向から見た平面視（以下、単に「平面視」という）において、たとえば略矩形状に形成されている。第１電極４は、銅、金およびニッケルを含む群から選択される１つまたは複数の金属種を含む。本実施形態では、ニッケル膜からなる第１電極４が形成されている。第１電極４の幅Ｗ１は、たとえば２０μｍ以上５００μｍ以下であってもよい。第１電極４の厚さＴ１は、たとえば３μｍ以上１００μｍ以下であってもよい。なお、第１電極４は、半導体チップ２の素子形成面２Ａ側からこの順に形成されたニッケル膜および金膜を含む積層膜であってもよい。
【００３３】
第２電極５は、平面視において少なくとも第１電極４の周縁の一部を露出させるように、第１電極４よりも小さい面積で形成されている。第２電極５は、本実施形態では、第１電極４の中央部上に平面視略矩形状に形成されている。第２電極５は、第１電極４との間で段部７を形成している。これにより、電極層３は、比較的幅広な幅広部と、幅広部よりも狭い幅で上方（素子形成面２Ａとは反対側）に突出する幅狭部とを有する断面視凸状に形成されている。
【００３４】
第２電極５は、銅、金およびニッケルを含む群から選択される１つまたは複数の金属種を含む。本実施形態では、第２電極５は、半導体チップ２の素子形成面２Ａ側からこの順に形成されたニッケル膜および金膜を含む積層膜である。第２電極５の幅Ｗ２は、たとえば２０μｍ以上５００μｍ以下であってもよい。第２電極５の厚さＴ２は、たとえば３μｍ以上１００μｍ以下であってもよい。
【００３５】
導電性接合材６は、半田や金属ペースト等であってもよい。半田は、錫、鉛、燐、銀、銅、ニッケル、ゲルマニウム、ビスマス、インジウム、亜鉛、アルミニウム、アンチモンおよびコバルトを含む群から選択される１つまたは複数の金属種を含んでいてもよい。半田は、たとえば、錫と鉛とを含む合金、錫と燐とを含む合金、または、錫とアンチモンとを含む合金であってもよい。金属ペーストは、銀、金、銅、パラジウム、ニッケル、白金およびタングステンを含む群から選択される１つまたは複数の金属種を含んでいてもよい。
【００３６】
半導体チップ２の外面を被覆するように、本発明の絶縁膜の一例としての封止樹脂８が形成されている。封止樹脂８は、たとえばエポキシ樹脂であってもよい。封止樹脂８は、半導体チップ２の素子形成面２Ａ、裏面２Ｂおよび側面２Ｃのそれぞれの全域を被覆するように形成されている。封止樹脂８は、略直方体形状に形成されており、半導体パッケージを兼ねている。封止樹脂８は、半導体チップ２の素子形成面２Ａ側に位置する一方の主面８Ａと、半導体チップ２の裏面２Ｂ側に位置する他方の主面８Ｂと、これらの主面８Ａ、８Ｂを接続する側面８Ｃとを有している。封止樹脂８は、半導体チップ２の素子形成面２Ａ上において第２電極５の最表面を露出させるように、当該第１電極４および第２電極５を被覆している。
【００３７】
より具体的には、封止樹脂８は、第１電極４と第２電極５との段部７上の領域に回り込むように第１電極４の側部および上部を被覆し、かつ、第２電極５の最表面を露出させるように第２電極５の側部を被覆している。つまり、封止樹脂８は、第１電極４上にオーバラップし、第２電極５を取り囲んでいる。換言すると、封止樹脂８は、断面視凸状の電極層３において、幅広部から上方に向けて突出する幅狭部を当該幅広部上で取り囲んでいる。
【００３８】
封止樹脂８の一方の主面８Ａから露出する第２電極５の最表面は、封止樹脂８の主面８Ａに対して平坦に形成されており、外部接続される外部端子９として形成されている。外部端子９は、平面視において、半導体チップ２の側面２Ｃに取り囲まれた領域内に形成されている。つまり、半導体装置１は、Ｆａｎ−ｉｎ型の半導体装置である。
図２Ａ〜図２Ｃは、図１Ａに示す半導体装置１の製造方法の一例を示す斜視図である。図２Ｄ〜図２Ｇは、図２Ｃ以降の工程を示す断面図である。
【００３９】
半導体装置１を製造するに先立って、半導体チップ２が形成される。半導体チップ２の形成にあたって、図２Ａに示すように、まず、一枚の半導体ウエハ２０が用意される。半導体ウエハ２０の表面には、複数の半導体チップ２に対応したチップ領域２１が、行方向および当該行方向に直交する列方向に沿って、互いに間隔を空けて行列状に設定されている。隣り合うチップ領域２１間にはダイシングライン２２が引かれている。各チップ領域２１には、所定の半導体素子および配線層１０（図１Ｂ参照）が形成されている。
【００４０】
次に、後の工程において第１電極４となる電極２３が半導体ウエハ２０の表面上に形成される。より具体的には、たとえばスパッタ法により、ニッケル膜が半導体ウエハ２０の表面を覆うように形成される。次に、たとえばマスクを介するエッチングにより、ニッケル膜が所定の形状（本実施形態では平面視略矩形状）にパターニングされる。これにより、チップ領域２１に複数（本実施形態では４個）の電極２３が形成される。
【００４１】
次に、図２Ｂに示すように、ダイシングライン２２に沿って半導体ウエハ２０が切断される。これにより、半導体ウエハ２０から複数の半導体チップ２の個片が切り出される。個片化された半導体チップ２は、素子形成面２Ａ上に形成された複数の電極２３を含む。
半導体チップ２が形成される一方で、図２Ｃに示すように、支持部材２４が用意される。支持部材２４は、たとえば平面視略円形状の円板であってもよいし、平面視略矩形状の平板であってもよい。支持部材２４は、封止樹脂８から除去（剥離および／またはエッチング）可能な板状部材であることが好ましい。封止樹脂８から剥離可能な板状部材は、ステンレスまたは銅を含む金属板であってもよい。一方、エッチングにより封止樹脂８から除去可能な板状部材は、シリコンウエハ等の半導体板であってもよい。
【００４２】
支持部材２４の表面には、後の工程において複数の半導体チップ２が一つずつ配置される複数のチップ配置領域２５が設定されている（図２Ｃの一点鎖線部参照）。複数のチップ配置領域２５は、行方向および当該行方向に直交する列方向に沿って行列状に設定されている。各チップ配置領域２５は、本実施形態では、支持部材２４の表面の法線方向から見た平面視において半導体チップ２の素子形成面２Ａよりも大きい面積に設定されている。
【００４３】
各チップ配置領域２５には、後の工程において第２電極５となる複数（本実施形態では４個）の導電体２６が形成される。導電体２６は、支持部材２４の表面の法線方向から見た平面視において、半導体チップ２の電極２３に対応する位置にかつ当該電極２３の面積よりも小さい面積で形成される。導電体２６は、たとえばスパッタ法により銅膜、金膜またはニッケル膜を支持部材２４上に形成した後、マスクを介するエッチングによりパターニングして形成される。
【００４４】
導電体２６は、支持部材２４の表面側からこの順に形成された金膜およびニッケル膜を含む積層膜であってもよい。導電体２６は、支持部材２４の表面側からこの順に形成されたニッケル膜および金膜を含む積層膜であってもよい。この場合、金膜は、たとえば無電解めっきまたは電解めっきによりニッケル膜上に形成されてもよい。次に、導電体２６上に導電性接合材６が形成される。本実施形態では、導電性接合材６は、半田であり、たとえば無電解めっきまたは電解めっきにより形成される。
【００４５】
次に、図２Ｃおよび図２Ｄに示すように、複数の半導体チップ２が、支持部材２４のチップ配置領域２５にそれぞれ配置される。より具体的には、複数の半導体チップ２は、素子形成面２Ａを支持部材２４の表面に対向させた状態で、半導体チップ２の電極２３と、支持部材２４の導電体２６とが導電性接合材６により接合されて、支持部材２４上にそれぞれ固定される。つまり、半導体チップ２は、支持部材２４に対してフリップチップ接合される。支持部材２４の導電体２６は、導電性接合材６および電極２３を介して半導体チップ２に電気的に接続される。各半導体チップ２は、支持部材２４の表面から所定間隔の隙間を空けて支持部材２４上に固定される。
【００４６】
次に、図２Ｅに示すように、複数の半導体チップ２が支持部材２４に固定された状態で、エポキシ樹脂を含む封止樹脂８により複数の半導体チップ２が一括して被覆される。封止樹脂８は、支持部材２４と各半導体チップ２との間の隙間を満たし、かつ、各半導体チップ２の側面２Ｃおよび裏面２Ｂを被覆するように各半導体チップ２を封止する。つまり、電極２３、導電体２６および導電性接合材６は、半導体チップ２と共に封止樹脂８により封止される。その後、封止樹脂８に熱が加えられて、封止樹脂８が硬化される。これにより、複数の半導体チップ２が封止樹脂８により一括して封止された封止構造２７が形成される。
【００４７】
次に、図２Ｆに示すように、封止構造２７から支持部材２４が除去される。支持部材２４が、ステンレスまたは銅を含む金属板である場合、金属板は封止構造２７から剥離される。一方、支持部材２４が半導体板である場合、半導体板はエッチングにより除去される。支持部材２４が封止構造２７から除去されることにより、支持部材２４に形成された導電体２６が封止構造２７に転写される。封止構造２７に転写された導電体２６の支持部材２４に対する接続部分は、封止構造２７から露出する。また、この接続部分は、封止構造２７の主面２７Ａに対して平坦な平坦面を有している。これにより、電極２３が第１電極４となり、導電体２６が第２電極５となり、第１電極４、第２電極５および導電性接合材６を含む電極層３が形成される。
【００４８】
次に、図２Ｇに示すように、たとえばダイシングブレード２８により、複数の半導体チップ２間に設定されたダイシングライン２９に沿って封止構造２７が切断される。ダイシングライン２９は、たとえば支持部材２４に設定された各チップ配置領域２５の境界に基づいて設定されてもよい。これにより、封止構造２７から複数の半導体装置１の個片が切り出される。
【００４９】
以上、本実施形態では、平面視において第１電極４よりも小さい面積で第１電極４上に形成された第２電極５を含む電極層３が形成されている。そして、封止樹脂８は、第１電極４の上部を被覆すると共に、第２電極５の側部を被覆している。より具体的には、封止樹脂８は、第１電極４上で第２電極５および導電性接合材６を取り囲むように、第１電極４の上部および側部ならびに第２電極５の側部を被覆している。これにより、電極層３の封止樹脂８に対するアンカー効果を高めることができるから、電極層３が半導体チップ２から剥離したり、封止樹脂８から抜け落ちたりするのを抑制できる。その結果、接続不良を抑制しつつ小型化を実現できる半導体装置１を提供できる。
【００５０】
また、本実施形態の製造方法では、封止構造２７を形成した後、支持部材２４を除去することにより、封止構造２７から露出する電極層３を形成できるので、封止樹脂８により電極層３の全体が被覆されることがない。これにより、電極層３を露出させるために封止樹脂８を研削する工程を省くことができるから、製造工程を簡略化できる。
＜第２実施形態＞
図３は、本発明の第２実施形態に係る半導体装置３１の斜視断面図である。図３では、半導体装置３１の切除された部分を分離して示している。半導体装置３１が、前述の半導体装置１と異なる点は、電極層３に代えて電極層３２が形成されている点および封止樹脂８に代えて封止樹脂３３が形成されている点である。半導体装置３１におけるその他の構成は、前述の半導体装置１と略同一である。図３において、前述の図１Ａ等に示された部分に対応する部分については同一の参照符号を付して、説明を省略する。
【００５１】
図３に示すように、電極層３２は、平面視において略同一の面積および形状で形成された第１電極４および第２電極５を含む。封止樹脂３３は、半導体チップ２の素子形成面２Ａ、裏面２Ｂおよび側面２Ｃのそれぞれの全域を被覆するように形成されている。封止樹脂３３は、略直方体形状に形成されており、半導体パッケージを兼ねている。封止樹脂３３は、半導体チップ２の素子形成面２Ａ側に位置する一方の主面３３Ａと、半導体チップ２の裏面２Ｂ側に位置する他方の主面３３Ｂと、これらの主面３３Ａ、３３Ｂを接続する側面３３Ｃとを有している。
【００５２】
封止樹脂３３は、より具体的には、半導体チップ２の内側で第２電極５の最表面を露出させるように第１電極４および第２電極５を被覆する本発明の第１絶縁膜の一例としての第１封止樹脂３４を含む。封止樹脂３３は、さらに、半導体チップ２の外側で半導体チップ２の外面（裏面２Ｂおよび側面２Ｃ）を被覆する本発明の第２絶縁膜の一例としての第２封止樹脂３５を含む。
【００５３】
第１封止樹脂３４は、エポキシ樹脂およびポリイミド樹脂の少なくとも一方を含む。本実施形態では、第１封止樹脂３４は、エポキシ樹脂を含む。第１封止樹脂３４の材料としては、上記材料の他、高分子系の絶縁材料や、有機系の絶縁材料等も適切である。第１封止樹脂３４は、半導体チップ２の素子形成面２Ａ上に形成されており、封止樹脂３３の一方側の主面３３Ａの一部を形成する平坦な表面３４Ａを有している。また、第１封止樹脂３４は、半導体チップ２の側面２Ｃに沿って半導体チップ２の素子形成面２Ａから離れる方向に立ち上がる側部３４Ｂを有している。
【００５４】
第１封止樹脂３４の側部３４Ｂは、平面視において、半導体チップ２の側面２Ｃに沿うように形成されている。これにより、第１封止樹脂３４の表面３４Ａは、半導体チップ２の素子形成面２Ａに略整合する平面視略矩形状に形成されている。第２電極５の最表面は、第１封止樹脂３４の表面３４Ａに対して平坦に形成されており、外部接続される外部端子９として形成されている。外部端子９は、平面視において半導体チップ２の側面２Ｃ、より具体的には第１封止樹脂３４の側部３４Ｂに取り囲まれた領域内に形成されている。つまり、半導体装置３１は、Ｆａｎ−ｉｎ型の半導体装置である。
【００５５】
第２封止樹脂３５は、エポキシ樹脂およびポリイミド樹脂の少なくとも一方を含む。本実施形態では、第２封止樹脂３５は、ポリイミド樹脂を含む。第２封止樹脂３５の材料としては、上記材料の他、高分子系の絶縁材料や、有機系の絶縁材料等も適切である。第２封止樹脂３５は、半導体チップ２の裏面２Ｂ、側面２Ｃおよび第１封止樹脂３４の側部３４Ｂを被覆している。つまり、第２封止樹脂３５は、平面視において第１封止樹脂３４を略四角環状に取り囲んでいる。第２封止樹脂３５は、封止樹脂３３の一方側の主面３３Ａの一部を形成する表面３５Ａを有し、封止樹脂３３の裏面３３Ｂおよび側面３３Ｃを形成している。第２封止樹脂３５の表面３５Ａは、第１封止樹脂３４の表面３４Ａに対して平坦に形成されている。
【００５６】
図４Ａ〜図４Ｃは、図３に示す半導体装置３１の製造方法の一例を示す斜視図である。図４Ｄ〜図４Ｈは、図４Ｃ以降の工程を示す断面図である。
半導体装置３１を製造するに先立って、半導体チップ２が形成される。半導体チップ２の形成にあたって、図４Ａに示すように、前述の第１実施形態と同様に、半導体ウエハ２０が用意されて、後の工程において第１電極４となる複数（本実施形態では４個）の電極２３が形成される。次に、半導体ウエハ２０の全域を被覆するようにアンダーフィル材４０が塗布される。
【００５７】
アンダーフィル材４０は、エポキシ樹脂およびポリイミド樹脂の少なくとも一方を含む。アンダーフィル材４０は、たとえばＮＣＰ（Non Conductive Paste：非導電性接着材）またはＮＣＦ（Nom Conductive Film：非導電性接着フィルム）であってもよい。本実施形態では、アンダーフィル材４０は、エポキシ樹脂を含むＮＣＦである。アンダーフィル材４０がＮＣＦからなる場合、チップ領域２１に形成された電極２３の最表面は、ＮＣＦにより被覆されていてもよい。
【００５８】
次に、図４Ｂに示すように、ダイシングライン２２に沿って半導体ウエハ２０が切断される。これにより、半導体ウエハ２０から複数の半導体チップ２の個片が切り出される。アンダーフィル材４０は、半導体チップ２の素子形成面２Ａを被覆する第１封止樹脂３４として形成される。つまり、個片化された半導体チップ２は、素子形成面２Ａ上に形成された複数の電極２３と、素子形成面２Ａを被覆する第１封止樹脂３４とを含む。第１封止樹脂３４は、複数の電極２３の最表面を被覆していてもよい。
【００５９】
半導体チップ２が形成される一方で、図４Ｃに示すように、前述の第１実施形態と同様に、支持部材２４が用意されて、後の工程において第２電極５となる複数（本実施形態では４個）の導電体２６が形成される。本実施形態では、導電体２６は、支持部材２４の表面の法線方向から見た平面視において、半導体チップ２の電極２３に対応する位置にかつ当該電極２３と同一の面積および形状で形成される。次に、導電体２６上に導電性接合材６が形成される。本実施形態では、導電性接合材６は、半田であり、たとえば無電解めっきまたは電解めっきにより、導電体２６上に形成される。
【００６０】
次に、図４Ｃおよび図４Ｄに示すように、複数の半導体チップ２が、支持部材２４のチップ配置領域２５にそれぞれ配置される。より具体的には、複数の半導体チップ２は、素子形成面２Ａを支持部材２４の表面に対向させた状態で、半導体チップ２上の電極２３が、支持部材２４上の導電体２６に重なるように、支持部材２４上に配置される。各半導体チップ２は、支持部材２４の表面から所定間隔の隙間を空けて支持部材２４上に配置される。
【００６１】
次に、図４Ｅに示すように、半導体チップ２に熱が加えられて、第１封止樹脂３４および導電性接合材６が溶融される。第１封止樹脂３４は、半導体チップ２の素子形成面２Ａ側から支持部材２４に向けて、電極２３、導電体２６および導電性接合材６に接しながら溶融する。第１封止樹脂３４は、半導体チップ２と支持部材２４との間で溶融することによって、電極２３、導電体２６および導電性接合材６を封止する。導電性接合材６は、溶融することによって、半導体チップ２と支持部材２４との間で、電極２３および導電体２６を電気的に接続する。その後、半導体チップ２に熱が加えられて、第１封止樹脂３４が硬化される。このようにして、半導体チップ２が、支持部材２４に対してフリップチップ接合される。
【００６２】
次に、図４Ｆに示すように、複数の半導体チップ２が支持部材２４に固定された状態で、ポリイミド樹脂を含む第２封止樹脂３５により複数の半導体チップ２が一括して被覆される。第２封止樹脂３５は、各第１封止樹脂３４の側部３４Ｂならびに各半導体チップ２の側面２Ｃおよび裏面２Ｂを被覆するように、各半導体チップ２を封止する。その後、各半導体チップ２に熱が加えられて、第２封止樹脂３５が硬化される。これにより、複数の半導体チップ２が第１封止樹脂３４および第２封止樹脂３５により一括して封止された封止構造４１が形成される。
【００６３】
次に、図４Ｇに示すように、前述の図２Ｆと同様の方法で、封止構造４１から支持部材２４が除去される。これにより、支持部材２４上の導電体２６が封止構造４１に転写される。封止構造４１に転写された導電体２６の支持部材２４に対する接続部分は、封止構造４１から露出する。また、この接続部分は、封止構造４１の主面４１Ａに対して平坦な平坦面を有している。これにより、電極２３が第１電極４となり、導電体２６が第２電極５となり、第１電極４、第２電極５および導電性接合材６を含む電極層３２が形成される。
【００６４】
次に、図４Ｈに示すように、たとえばダイシングブレード２８により、複数の半導体チップ２間に設定されたダイシングライン２９に沿って封止構造４１が切断される。これにより、封止構造４１から複数の半導体装置３１の個片が切り出される。
たとえば、図４Ｄを参照して、半導体装置の小型化に伴って、半導体チップ２と支持部材２４との間の隙間が封止樹脂を流し込むことが困難になる程度に微細化されることが想定される。半導体チップ２と支持部材２４との間の隙間に封止樹脂が十分に行き渡らない場合には、その後の製造工程において、封止樹脂による封止が不十分になるだけでなく、電極２３や導電体２６に位置ずれが生じたりする虞がある。
【００６５】
本実施形態の製造方法では、素子形成面２Ａを被覆する第１封止樹脂３４を含む半導体チップ２を支持部材２４上に配置した後、第１封止樹脂３４を溶融させている。つまり、半導体チップ２と支持部材２４との間で、電極２３および導電体２６を第１封止樹脂３４により封止できる。これにより、半導体チップ２と支持部材２４との間の隙間に封止樹脂を流し込む必要がなくなるから、半導体チップ２と支持部材２４との間の隙間の制限を受けずに、電極２３および導電体２６を第１封止樹脂３４により良好に封止できる。また、第１封止樹脂３４および第２封止樹脂３５を半導体パッケージとして利用できる。
【００６６】
その結果、その後の製造工程において電極２３や導電体２６に位置ずれが生じる虞を良好に排除しつつ、小型化を実現できる半導体装置３１を製造できる。また、製造された半導体装置３１では、位置ずれが抑制された電極２３および導電体２６を第１電極４および第２電極５として含む電極層３２を有することができるので、接続不良等を良好に抑制できる。
＜第３実施形態＞
図５は、本発明の第３実施形態に係る半導体装置５１の斜視断面図である。図５では、半導体装置５１の切除された部分を分離して示している。半導体装置５１が、前述の半導体装置３１と異なる点は、電極層３２に代えて前述の第１実施形態に係る電極層３が形成されている点である。半導体装置５１におけるその他の構成は、前述の半導体装置３１と略同一である。図５において、前述の図１Ａ、図３等に示された部分に対応する部分については同一の参照符号を付して、説明を省略する。
【００６７】
図５に示すように、第１封止樹脂３４は、電極層３を被覆するように形成されている。より具体的には、第１封止樹脂３４は、第１電極４と第２電極５との段部７上の領域に回り込むように第１電極４の側部および上部を被覆し、かつ、第２電極５の最表面を露出させるように当該第２電極５の側部を被覆している。つまり、第１封止樹脂３４は、第１電極４上にオーバラップし、第２電極５を取り囲んでいる。換言すると、第１封止樹脂３４は、断面視凸状の電極層３において、幅広部から突出する幅狭部を当該幅広部上で取り囲んでいる。このような構成によれば、前述の第１実施形態および前述の第２実施形態において述べた効果と同様の効果を奏することができる。
＜第４実施形態＞
図６は、本発明の第４実施形態に係る半導体装置５２の断面図である。半導体装置５２が、前述の半導体装置５１と異なる点は、再配線構造５３を含む点である。半導体装置５２におけるその他の構成は、前述の半導体装置５１と略同一である。図６において、前述の図５等に示された部分に対応する部分については同一の参照符号を付して、説明を省略する。
【００６８】
図６に示すように、再配線構造５３は、封止樹脂３３の一方側の主面３３Ａ上に形成されている。再配線構造５３は、電極層３に電気的に接続され、当該電極層３から封止樹脂３３上に引き回された再配線５４と、再配線５４を被覆する絶縁膜５５と、再配線５４に電気的に接続され、外部接続される複数（本実施形態では４個）の外部端子５６とを含む。
【００６９】
再配線５４は、たとえば銅を含んでいてもよい。再配線５４は、第２電極５から封止樹脂３３の一方側の主面３３Ａ上に引き出され、平面視において半導体チップ２の側面２Ｃを横切るように形成されている。本実施形態では、再配線５４は、第１封止樹脂３４上で電極層３に電気的に接続された一端部５４Ａと、第２封止樹脂３５上に引き出された他端部５４Ｂとを有している。
【００７０】
絶縁膜５５は、再配線５４を被覆するように、封止樹脂３３の一方側の主面３３Ａ上に形成されている。絶縁膜５５は、たとえばシリコン酸化膜や窒化シリコン膜等の絶縁膜であってもよいし、ポリイミド等の樹脂膜であってもよい。絶縁膜５５の側面は、封止樹脂３３の側面３３Ｃに対して平坦に形成されている。絶縁膜５５には、外部端子５６が埋め込まれている。より具体的には、絶縁膜５５には、再配線５４の他端部５４Ｂの一部を電極パッド５７として露出させるパッド開口５８が形成されている。このパッド開口５８に、外部端子５６が埋め込まれている。
【００７１】
外部端子５６は、再配線５４および電極層３を介して半導体チップ２に電気的に接続されている。外部端子５６は、たとえば、銅膜、金膜およびニッケル膜を含む群から選択される１つまたは複数の金属種を含む。外部端子５６は、再配線５４側からこの順に形成されたニッケル膜および金膜を含む積層膜であってもよい。外部端子５６は、平面視において少なくとも一部が第２封止樹脂３５上、つまり半導体チップ２の側面２Ｃに取り囲まれる領域外の領域に位置している。つまり、半導体装置５１は、Ｆａｎ−ｏｕｔ型の半導体装置である。むろん、外部端子５６の全体が、半導体チップ２の側面２Ｃに取り囲まれる領域外の領域に位置していてもよい。外部端子５６は、絶縁膜５５の表面に対して平坦な表面を有していてもよい。
【００７２】
このような半導体装置５１を製造するには、図４Ｇの支持部材２４の剥離工程の後、図４Ｈの封止構造４１の切断工程に先立って、たとえばスパッタ法により、封止構造４１の主面４１Ａに銅膜が形成される。次に、たとえばマスクを介するエッチングにより、銅膜がパターニングされて、再配線５４が形成される。次に、たとえばＣＶＤ法により、封止構造４１の主面４１Ａに窒化シリコン膜が積層されて絶縁膜５５が形成される。
【００７３】
次に、たとえばマスクを介するエッチングにより、絶縁膜５５に、再配線５４の一部を電極パッド５７として露出させるパッド開口５８が形成される。次に、たとえば無電解めっきまたは電解めっきにより、パッド開口５８内に、ニッケル膜および金膜が順に成膜される。これにより、外部端子５６が形成される。その後、封止構造４１が切断されて、複数の半導体装置５２の個片が切り出される。
【００７４】
このような構成によっても、前述の第１実施形態および前述の第２実施形態において述べた効果と同様の効果を奏することができる。むろん、このような再配線構造５３は、前述の第１実施形態に係る半導体装置１にも適用できる。
以上、本発明の実施形態について説明したが、本発明はさらに他の形態で実施することもできる。
【００７５】
たとえば、前述の各実施形態では、第１電極４および第２電極５が平面視矩形状に形成された例について説明した。しかし、第１電極４および第２電極５は、平面視円形状や、平面視楕円形状であってもよい。つまり、電極層３は、円柱状に形成されていてもよい。また、第１電極４および第２電極５は、平面視三角形状、平面視六角形状等の平面視多角形状に形成されていてもよい。つまり、電極層３は、多角柱状に形成されていてもよい。また、第１電極４が平面視円形状に形成される一方で、第２電極５が平面視多角形状に形成されていてもよいし、第２電極５が平面視円形状に形成される一方で、第１電極４が平面視多角形状に形成されていてもよい。
【００７６】
また、前述の各実施形態では、４個の外部端子９、５６が形成された例について説明した。しかし、２個の外部端子９、５６が形成されていてもよいし、４個以上の外部端子９、５６が形成されていてもよい。また、外部端子９、５６には、半田ボールが外部接続されていてもよい。
前述の各実施形態では、１つの半導体チップ２を封止樹脂８、３３内に封止した半導体装置１、３１、５１、５２の例について説明した。しかし、複数（２つ以上）の半導体チップ２が封止樹脂８、３３に封止された半導体装置が採用されてもよい。
【００７７】
また、前述の各実施形態では、導電性接合材６が、支持部材２４における導電体２６上に形成される工程について説明した（図２Ｃおよび図４Ｃ参照）。しかし、導電性接合材６は、半導体チップ２の電極２３上に形成されてもよいし、支持部材２４の導電体２６上および半導体チップ２の電極２３上の双方に形成されてもよい。
また、前述の第２実施形態〜第４実施形態に係る第１封止樹脂３４は、図７に示すような形態をとることもできる。図７は、変形例に係る半導体装置６１の断面図である。図６において、前述の図３等に示された部分に対応する部分については同一の参照符号を付して、説明を省略する。図７に示すように、半導体装置６１の第１封止樹脂３４は、断面視において半導体チップ２の素子形成面２Ａから離れるに従い、末広がり状に形成されている。つまり、第１封止樹脂３４は、断面視においてテーパ状に形成されている。
【００７８】
第１封止樹脂３４の側部３４Ｂは、平面視においてその一部が半導体チップ２の側面２Ｃに取り囲まれる領域内に位置していてもよい。そして、第１封止樹脂３４から半導体チップ２の素子形成面２Ａが露出する部分に第２封止樹脂３５が入り込んでいてもよい。このような末広がり状の第１封止樹脂３４は、図８に示すように、第１封止樹脂３４の溶融工程時に、第１封止樹脂３４が支持部材２４に向けて末広がり状に溶融することにより形成される。
【００７９】
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
【符号の説明】
【００８０】
１      半導体装置
２      半導体チップ
２Ａ    半導体チップの素子形成面
２Ｂ    半導体チップの裏面
２Ｃ    半導体チップの側面
４      第１電極
５      第２電極
６      導電性接合材
８      封止樹脂
９      外部端子
２３    電極（第１電極）
２４    支持部材
２６    導電体（第２電極）
２７    封止構造
３１    半導体装置
３３    封止樹脂
３４    第１封止樹脂（第１絶縁膜）
３４Ｂ  第１封止樹脂の側部
３５    第２封止樹脂（第２絶縁膜）
４１    封止構造
５１    半導体装置
５２    半導体装置
５４    再配線
５６    外部端子
６１    半導体装置
【図１Ａ】
0006722371.tif 000002
【図１Ｂ】
0006722371.tif 000003
【図２Ａ】
0006722371.tif 000004
【図２Ｂ】
0006722371.tif 000005
【図２Ｃ】
0006722371.tif 000006
【図２Ｄ】
0006722371.tif 000007
【図２Ｅ】
0006722371.tif 000008
【図２Ｆ】
0006722371.tif 000009
【図２Ｇ】
0006722371.tif 000010
【図３】
0006722371.tif 000011
【図４Ａ】
0006722371.tif 000012
【図４Ｂ】
0006722371.tif 000013
【図４Ｃ】
0006722371.tif 000014
【図４Ｄ】
0006722371.tif 000015
【図４Ｅ】
0006722371.tif 000016
【図４Ｆ】
0006722371.tif 000017
【図４Ｇ】
0006722371.tif 000018
【図４Ｈ】
0006722371.tif 000019
【図５】
0006722371.tif 000020
【図６】
0006722371.tif 000021
【図７】
0006722371.tif 000022
【図８】
0006722371.tif 000023