(57)【特許請求の範囲】
【請求項１】
画素と、第１の回路と、を有し、
前記画素は、トランジスタと、表示素子と、を有し、
前記第１の回路は、オペアンプと、第２の回路と、を有し、
前記第２の回路は、第１のスイッチ乃至第４のスイッチと、容量素子と、を有し、
前記トランジスタは、第１の配線を介して前記第２の回路と電気的に接続され、
前記容量素子の一方の電極は、前記オペアンプの反転入力端子と電気的に接続され、
前記容量素子の他方の電極は、前記オペアンプの出力端子と電気的に接続され、
前記オペアンプの反転入力端子は、前記第１のスイッチを介して前記第１の配線と電気的に接続され、
前記オペアンプの非反転入力端子は、前記第２のスイッチを介して前記第１の配線と電気的に接続され、
前記オペアンプの非反転入力端子は、前記第３のスイッチを介して第２の配線と電気的に接続され、
前記オペアンプの出力端子は、前記第４のスイッチを介して前記オペアンプの反転入力端子と電気的に接続され、
前記オペアンプの出力端子から出力される信号を用いて映像信号を補正し、補正した映像信号を前記画素に入力する表示装置であって、
前記第２の配線は、一定の電位が供給され、
前記第１の回路を前記トランジスタの電流特性の情報を読み出す回路として機能させる場合と、前記第１の回路を前記画素に一定の電圧を供給する回路として機能させる場合と、を選択することができる表示装置。
【請求項２】
画素と、第１の回路と、を有し、
前記画素は、トランジスタと、表示素子と、を有し、
前記第１の回路は、オペアンプと、第２の回路と、を有し、
前記第２の回路は、第１のスイッチ乃至第４のスイッチと、容量素子と、を有し、
前記トランジスタは、第１の配線を介して前記第２の回路と電気的に接続され、
前記容量素子の一方の電極は、前記オペアンプの反転入力端子と電気的に接続され、
前記容量素子の他方の電極は、前記オペアンプの出力端子と電気的に接続され、
前記オペアンプの反転入力端子は、前記第１のスイッチを介して前記第１の配線と電気的に接続され、
前記オペアンプの非反転入力端子は、前記第２のスイッチを介して前記第１の配線と電気的に接続され、
前記オペアンプの非反転入力端子は、前記第３のスイッチを介して第２の配線と電気的に接続され、
前記オペアンプの出力端子は、前記第４のスイッチを介して前記オペアンプの反転入力端子と電気的に接続され、
前記オペアンプの出力端子から出力される信号を用いて映像信号を補正し、補正した映像信号を前記画素に入力する表示装置であって、
前記第２の配線は、一定の電位が供給され、
前記第１の回路を積分回路として機能させる場合と、前記第１の回路をボルテージフォロワ回路として機能させる場合と、前記第１の回路を比較回路として機能させる場合と、前記第１の回路を前記画素に一定の電圧を供給する回路として機能させる場合と、を選択することができる表示装置。
【請求項３】
画素と、第１の回路と、を有し、
前記画素は、トランジスタと、表示素子と、を有し、
前記第１の回路は、オペアンプと、第２の回路と、を有し、
前記第２の回路は、第１のスイッチ乃至第５のスイッチと、抵抗素子と、を有し、
前記トランジスタは、第１の配線を介して前記第２の回路と電気的に接続され、
前記抵抗素子の一方の電極は、前記オペアンプの出力端子と電気的に接続され、
前記オペアンプの反転入力端子は、前記第１のスイッチを介して前記第１の配線と電気的に接続され、
前記オペアンプの非反転入力端子は、前記第２のスイッチを介して前記第１の配線と電気的に接続され、
前記オペアンプの非反転入力端子は、前記第３のスイッチを介して第２の配線と電気的に接続され、
前記オペアンプの出力端子は、前記第４のスイッチを介して前記オペアンプの反転入力端子と電気的に接続され、
前記抵抗素子の他方の電極は、前記第５のスイッチを介して前記オペアンプの反転入力端子と電気的に接続され、
前記オペアンプの出力端子から出力される信号を用いて映像信号を補正し、補正した映像信号を前記画素に入力する表示装置であって、
前記第２の配線は、一定の電位が供給され、
前記第１の回路を前記トランジスタの電流特性の情報を読み出す回路として機能させる場合と、前記第１の回路を前記画素に一定の電圧を供給する回路として機能させる場合と、を選択することができる表示装置。
【請求項４】
画素と、第１の回路と、を有し、
前記画素は、トランジスタと、表示素子と、を有し、
前記第１の回路は、オペアンプと、第２の回路と、を有し、
前記第２の回路は、容量素子と、抵抗素子と、第１のスイッチ乃至第３のスイッチと、を有し、
前記トランジスタは、第１の配線を介して前記第２の回路と電気的に接続され、
前記容量素子の一方の電極は、前記オペアンプの出力端子と電気的に接続され、
前記抵抗素子の一方の電極は、前記オペアンプの出力端子と電気的に接続され、
前記オペアンプの反転入力端子は、前記第１の配線と電気的に接続され、
前記オペアンプの非反転入力端子は、第２の配線と電気的に接続され、
前記オペアンプの出力端子は、前記第１のスイッチを介して前記オペアンプの反転入力端子と電気的に接続され、
前記オペアンプの反転入力端子は、前記第２のスイッチを介して前記容量素子の他方の電極と電気的に接続され、
前記オペアンプの反転入力端子は、前記第３のスイッチを介して前記抵抗素子の他方の電極と電気的に接続され、
前記オペアンプの出力端子から出力される信号を用いて映像信号を補正し、補正した映像信号を前記画素に入力する表示装置であって、
前記第２の配線は、一定の電位が供給され、
前記第１の回路を前記トランジスタの電流特性の情報を読み出す回路として機能させる場合と、前記第１の回路を前記画素に一定の電圧を供給する回路として機能させる場合と、を選択することができる表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一態様は、表示装置に関する。
【０００２】
なお本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、撮像装置、記憶装置、それらの駆動方法、または、それらの製造方法、を一例として挙げることができる。
【背景技術】
【０００３】
近年、テレビジョン受像機、パーソナルコンピュータ、または、スマートフォンなどさまざまな電子機器に表示装置が用いられており、表示装置は、高精細化、および、低消費電力化など様々な面で高性能化が図られている。
【０００４】
これら表示装置としては、複数の画素をマトリクス状に配置し、各画素に設けられたトランジスタを用いて各画素を制御するアクティブマトリクス型の表示装置がよく用いられる。アクティブマトリクス型の表示装置では、各画素をトランジスタで制御するため、画素間のトランジスタ特性のばらつき、または、トランジスタ特性の劣化が各画素の表示のばらつきとなって現れてしまう。そのため、表示にムラが生じることや、焼き付きが生じることがある。
【０００５】
表示素子として発光素子を用いたアクティブマトリクス型の表示装置では、画像信号に従って発光素子に供給する電流を制御する駆動用トランジスタが設けられている。この駆動用トランジスタのしきい値電圧、移動度、チャネル長、または、チャネル幅などの少なくとも一つが各画素でばらつくと、各画素の発光素子の輝度がばらつくことになってしまう。
【０００６】
このような発光素子の輝度のばらつきを防ぐ方法として、画素内部で駆動用トランジスタのしきい値電圧のばらつきを補正する方式（以下、内部補正とも呼ぶ）が提案されている（特許文献１）。
【０００７】
また、画素の外部に駆動用トランジスタの特性を読み出して、駆動用トランジスタの特性のばらつきを補正した信号を入力する方式（以下、外部補正とも呼ぶ）が提案されている（特許文献２、特許文献３）。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００８−２３３９３３号公報
【特許文献２】特開２００３−１９５８１３号公報
【特許文献３】特開２０１４−１２６８７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
外部補正を行う場合、画素の外部に、トランジスタに流れる電流を出力する場合がある。または、画素の外部に、トランジスタのある端子の電位を出力する場合がある。外部補正を行う際には、このような電流や電位などの、トランジスタの電流特性の情報を読み出すための回路（以下、読み出し回路と呼ぶ場合がある。）を駆動回路部などの画素の外部に設ける場合がある。読み出し回路には、一例としては、オペアンプと呼ばれる回路が用いられている場合がある。一般的に、オペアンプは非常に多くの回路素子から構成されている。
【００１０】
このため、特に複数のオペアンプを有する読み出し回路を駆動回路部に設けると、駆動回路部の占有面積が著しく増大することになる。このように駆動回路部の占有面積が増大すると、表示装置の狭額縁化の妨げになる等の問題が発生する。また、オペアンプには、定常電流が流れているため、電力の消費量が多い。よって、複数のオペアンプを設けると、消費電力が非常に多くなってしまう。
【００１１】
本発明の一態様は、新規な表示装置、新規な半導体装置、または、それらの駆動方法等を提供することを課題の一とする。
【００１２】
または、本発明の一態様は、外部補正を行うことができ、読み出し回路の占有面積が低減された表示装置等を提供することを課題の一とする。または、本発明の一態様は、駆動回路部の占有面積が低減され、狭額縁化が図られた表示装置等を提供することを課題の一とする。または、本発明の一態様は、消費電力の低い表示装置等を提供することを課題の一とする。または、本発明の一態様は、トランジスタの電流特性の情報を複数種類読み出して外部補正を行うことができる表示装置を提供することを課題の一とする。または、本発明の一態様は、表示ムラの少ない表示装置を提供することを課題の一とする。または、本発明の一態様は、高精細な表示を行うことができる表示装置を提供することを課題の一とする。または、本発明の一態様は、トランジスタの特性ばらつきの影響を低減することができる半導体装置を提供することを課題の一とする。または、本発明の一態様は、トランジスタのしきい値電圧のばらつきの影響を低減することができる半導体装置を提供することを課題の一とする。または、本発明の一態様は、トランジスタの移動度のばらつきの影響を低減することができる半導体装置を提供することを課題の一とする。
【００１３】
なお本発明の一態様の課題は、上記列挙した課題に限定されない。上記列挙した課題は、他の課題の存在を妨げるものではない。なお他の課題は、以下の記載で述べる、本項目で言及していない課題である。本項目で言及していない課題は、当業者であれば明細書又は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一態様は、上記列挙した記載、及び／又は他の課題のうち、少なくとも一つの課題を解決するものである。
【課題を解決するための手段】
【００１４】
本発明の一態様では、読み出し回路中に設けられたオペアンプを、異なる機能を持つ回路どうしで共有することにより、読み出し回路の占有面積の低減を図る。特に読み出し回路中に設けられた、異なるトランジスタの電流特性の情報を読み出す回路どうしでオペアンプを共有することにより、読み出し回路の占有面積の低減を図る。
【００１５】
本発明の一態様は、画素と、第１の回路と、を有する表示装置であって、画素は、トランジスタと、表示素子と、を有し、第１の回路は、第２の回路と、オペアンプと、を有し、トランジスタは配線を介して第２の回路と電気的に接続され、オペアンプは、第２の回路と電気的に接続され、第２の回路は、スイッチを有し、第２の回路は、スイッチの導通状態を制御することにより、第１の回路の機能を選択することができる表示装置である。
【００１６】
上記において、第２の回路は、受動素子を有することが好ましい。
【００１７】
または、本発明の一態様は、画素と、第１の回路と、を有する表示装置であって、画素は、トランジスタと、表示素子と、を有し、第１の回路は、容量素子と、オペアンプと、第２の回路と、を有し、第２の回路は、容量素子を有し、トランジスタは第１の配線を介して第１の回路と電気的に接続され、容量素子の一方の電極は、オペアンプの反転入力端子と電気的に接続され、容量素子の他方の電極は、オペアンプの出力端子と電気的に接続され、第２の回路は、オペアンプの反転入力端子が、第１の配線と導通するか、またはオペアンプの出力端子と導通するかについて、選択することができる機能を有し、第２の回路は、オペアンプの非反転入力端子が、第１の配線と導通するか、または第２の配線と導通するかについて、選択することができる機能を有する表示装置である。
【００１８】
上記において、第１の回路は、第１乃至第４のスイッチを有し、オペアンプの反転入力端子は、第１のスイッチを介して第１の配線と電気的に接続され、オペアンプの非反転入力端子は、第２のスイッチを介して第１の配線と電気的に接続され、オペアンプの非反転入力端子は、第３のスイッチを介して第２の配線と電気的に接続され、オペアンプの出力端子は、第４のスイッチを介してオペアンプの反転入力端子と電気的に接続されることが好ましい。
【００１９】
または、本発明の一態様は、画素と、第１の回路と、を有する表示装置であって、画素は、トランジスタと、表示素子と、を有し、第１の回路は、オペアンプと、第２の回路と、を有し、第２の回路は、抵抗素子を有し、トランジスタは第１の配線を介して第１の回路と電気的に接続され、抵抗素子の一方の電極は、オペアンプの出力端子と電気的に接続され、第２の回路は、オペアンプの反転入力端子が、第１の配線および抵抗素子の他方の電極と導通するか、またはオペアンプの出力端子と導通するかについて、選択することができる機能を有し、第２の回路は、オペアンプの非反転入力端子が、第１の配線と導通するか、または第２の配線と導通するかについて、選択することができる機能を有する表示装置である。
【００２０】
上記において、第１の回路は、第１乃至第５のスイッチを有し、オペアンプの反転入力端子は、第１のスイッチを介して第１の配線と電気的に接続され、オペアンプの非反転入力端子は、第２のスイッチを介して第１の配線と電気的に接続され、オペアンプの非反転入力端子は、第３のスイッチを介して第２の配線と電気的に接続され、オペアンプの出力端子は、第４のスイッチを介してオペアンプの反転入力端子と電気的に接続され、抵抗素子の他方の電極は、オペアンプの反転入力端子と電気的に接続されることが好ましい。
【００２１】
または、本発明の一態様は、画素と、第１の回路と、を有する表示装置であって、画素は、トランジスタと、表示素子と、を有し、第１の回路は、オペアンプと、第２の回路と、を有し、第２の回路は、容量素子と、抵抗素子と、第１のスイッチと、を有し、トランジスタは第１の配線を介して第１の回路と電気的に接続され、容量素子の一方の電極は、オペアンプの出力端子と電気的に接続され、抵抗素子の一方の電極は、オペアンプの出力端子と電気的に接続され、オペアンプの反転入力端子は、第１の配線と電気的に接続され、オペアンプの非反転入力端子は、第２の配線と電気的に接続され、オペアンプの出力端子は、オペアンプの反転入力端子と第１のスイッチを介して電気的に接続され、第２の回路は、オペアンプの反転入力端子が、容量素子の他方の電極と導通するか、または抵抗素子の他方の電極と導通するかについて、選択することができる機能を有する表示装置である。
【００２２】
上記において、第２の回路は、さらに第２のスイッチおよび第３のスイッチを有し、オペアンプの反転入力端子は、第２のスイッチを介して容量素子の他方の電極と電気的に接続され、オペアンプの反転入力端子は、第３のスイッチを介して抵抗素子の他方の電極と電気的に接続されることが好ましい。
【００２３】
または、本発明の一態様は、上記に記載の表示装置と、回路基板、ＦＰＣ、または、タッチセンサと、を有する表示モジュールである。
【００２４】
または、本発明の一態様は、上記に記載の表示装置または表示モジュールと、スピーカ、マイクロホン、操作キー、または、筐体と、を有する電子機器。
【００２５】
なおその他の本発明の一態様については、以下で述べる実施の形態における説明、及び図面に記載されている。
【発明の効果】
【００２６】
本発明の一態様は、新規な表示装置または新規な半導体装置等を提供することができる。
【００２７】
または、本発明の一態様は、外部補正を行うことができ、読み出し回路の占有面積が低減された表示装置等を提供することができる。または、本発明の一態様は、駆動回路部の占有面積が低減され、狭額縁化が図られた表示装置等を提供することができる。または、本発明の一態様は、消費電力の低い表示装置等を提供することができる。または、本発明の一態様は、トランジスタの電流特性の情報を複数種類読み出して外部補正を行うことができる表示装置を提供することができる。または、本発明の一態様によれば、表示ムラの少ない表示装置を提供することができる。または、本発明の一態様によれば、高精細な表示を行うことができる表示装置を提供することができる。または、本発明の一態様によれば、トランジスタの特性ばらつきの影響を低減することができる半導体装置を提供することができる。または、本発明の一態様によれば、トランジスタのしきい値電圧のばらつきの影響を低減することができる半導体装置を提供することができる。または、本発明の一態様によれば、トランジスタの移動度のばらつきの影響を低減することができる半導体装置を提供することができる。
【００２８】
なお本発明の一態様の効果は、上記列挙した効果に限定されない。上記列挙した効果は、他の効果の存在を妨げるものではない。なお他の効果は、以下の記載で述べる、本項目で言及していない効果である。本項目で言及していない効果は、当業者であれば明細書又は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一態様は、上記列挙した効果、及び／又は他の効果のうち、少なくとも一つの効果を有するものである。従って本発明の一態様は、場合によっては、上記列挙した効果を有さない場合もある。
【図面の簡単な説明】
【００２９】
【図１】本発明の一態様を説明するためのブロック図。
【図２】本発明の一態様を説明するための回路図。
【図３】本発明の一態様を説明するための回路図。
【図４】本発明の一態様を説明するための回路図。
【図５】本発明の一態様を説明するための回路図。
【図６】本発明の一態様を説明するための回路図。
【図７】本発明の一態様を説明するための回路図。
【図８】本発明の一態様を説明するための回路図。
【図９】本発明の一態様を説明するための回路図。
【図１０】本発明の一態様を説明するための回路図。
【図１１】本発明の一態様を説明するための回路図。
【図１２】本発明の一態様を説明するための回路図。
【図１３】本発明の一態様を説明するための回路図。
【図１４】本発明の一態様を説明するための回路図。
【図１５】本発明の一態様を説明するための回路図。
【図１６】本発明の一態様を説明するための回路図。
【図１７】本発明の一態様を説明するための回路図。
【図１８】本発明の一態様を説明するための回路図。
【図１９】本発明の一態様を説明するための回路図。
【図２０】本発明の一態様を説明するための回路図。
【図２１】本発明の一態様を説明するためのブロック図。
【図２２】本発明の一態様を説明するための回路図。
【図２３】本発明の一態様を説明するためのブロック図。
【図２４】本発明の一態様を説明するための回路図。
【図２５】本発明の一態様を説明するための回路図。
【図２６】本発明の一態様を説明するための回路図。
【図２７】本発明の一態様を説明するためのタイミングチャートおよびフローチャート。
【図２８】本発明の一態様を説明するための回路図。
【図２９】本発明の一態様を説明するための回路図。
【図３０】本発明の一態様を説明するための回路図。
【図３１】本発明の一態様を説明するための回路図。
【図３２】本発明の一態様を説明するための回路図。
【図３３】本発明の一態様を説明するための回路図。
【図３４】本発明の一態様を説明するための回路図。
【図３５】本発明の一態様を説明するための回路図。
【図３６】本発明の一態様を説明するための回路図。
【図３７】本発明の一態様を説明するための回路図。
【図３８】本発明の一態様を説明するための回路図。
【図３９】本発明の一態様を説明するためのブロック図。
【図４０】本発明の一態様を説明するための断面図。
【図４１】本発明の一態様を説明するための断面図。
【図４２】本発明の一態様を説明するための上面図および断面図。
【図４３】本発明の一態様を説明するための上面図および断面図。
【図４４】本発明の一態様を説明するための上面図および断面図。
【図４５】本発明の一態様を説明するための上面図。
【図４６】本発明の一態様を説明するための上面図および断面図。
【図４７】本発明の一態様を説明するための上面図および断面図。
【図４８】本発明の一態様を説明するための断面図。
【図４９】本発明の一態様を説明するためのバンド構造の模式図。
【図５０】本発明の一態様を説明するための断面図。
【図５１】本発明の一態様を説明するための斜視図。
【図５２】本発明の一態様を説明するための断面図。
【図５３】本発明の一態様を説明するための断面図。
【図５４】本発明の一態様を説明するための斜視図。
【図５５】本発明の一態様を説明するための電子機器の図。
【発明を実施するための形態】
【００３０】
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
【００３１】
なお本明細書等において、「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものである。従って、構成要素の数を限定するものではない。また、構成要素の順序を限定するものではない。また例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素が、他の実施の形態、あるいは特許請求の範囲において「第２」に言及された構成要素とすることもありうる。また例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素を、他の実施の形態、あるいは特許請求の範囲において省略して言及することもありうる。
【００３２】
なお図面において、同一の要素または同様な機能を有する要素、同一の材質の要素、あるいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は省略する場合がある。
【００３３】
（実施の形態１）
本実施の形態では、開示する発明の一態様に係る表示装置の構成および駆動方法について、図１乃至図３８を用いて説明する。
【００３４】
〈読み出し回路の構成〉
開示する発明の一態様に係る表示装置に用いる読み出し回路の構成について図１に示す模式図を用いて説明する。なお、読み出し回路は、一例としては、画素からの情報、例えば、電位、または、電流などを読み取ることができる機能を有する。ただし、読み出し回路は、例えば、他の機能を有する場合がある。例えば、読み出し回路は、画素に、所定の電位を供給する機能を有する場合がある。または例えば、読み出し回路は、情報を保存する機能を有する場合がある。または例えば、読み出し回路は、アナログ信号をデジタル信号に変換する機能を有する場合がある。そのため、読み出し回路を、単に、回路と呼ぶ場合がある。例えば、読み出し回路を、第１の回路、第２の回路などと呼ぶ場合がある。
【００３５】
図１に示すように、本実施の形態で説明する表示装置は、一例としては、画素２０と読み出し回路１６を有する。画素２０は、読み出し回路１６と電気的に接続されている。画素２０は、例えば、トランジスタ２２と、表示素子、例えば、発光素子２４とを有する。また、読み出し回路１６は、例えば、機能選択部４０とオペアンプ３０を有する。画素２０のトランジスタ２２は、配線を介して機能選択部４０と電気的に接続されている。機能選択部４０は、オペアンプ３０と電気的に接続されている。
【００３６】
なお、機能選択部は、一例としては、機能を切り替えたり、選択を行ったりすることができる機能を有する。ただし、機能選択部は、例えば、他の機能を有する場合がある。そのため、機能選択部を、単に、回路と呼ぶ場合がある。例えば、機能選択部を、第１の回路、第２の回路などと呼ぶ場合がある。
【００３７】
トランジスタ２２は、例えば、発光素子２４に電流を供給するトランジスタ（以下、駆動用トランジスタと呼ぶ場合がある。）として機能する。トランジスタ２２などのトランジスタは、一例としては、発光素子２４などの表示素子を駆動することができる機能を有する。または、トランジスタ２２などのトランジスタは、一例としては、発光素子２４などの表示素子に流れる電流の大きさを制御することができる機能を有する。ただし、トランジスタ２２などのトランジスタは、例えば、他の機能を有する場合がある。そのため、トランジスタ２２などのトランジスタを、単に、トランジスタと呼ぶ場合がある。例えば、トランジスタ２２などのトランジスタを、第１のトランジスタ、第２のトランジスタなどと呼ぶ場合がある。
【００３８】
読み出し回路１６は、画素２０に含まれるトランジスタ２２の電流特性の情報を読み出すことができる機能を有する。または、読み出し回路１６は、画素２０の特性を検出することができる機能を有する。または、読み出し回路１６は、画素２０の特性を保持することができる機能を有する。または、読み出し回路１６は、アナログ信号をデジタル信号に変換することができる機能を有する。電流特性の例としては、所定の電圧が駆動用トランジスタに供給された場合において、駆動用トランジスタに流れる電流値、または、駆動用トランジスタのしきい値電圧、もしくは、駆動用トランジスタのしきい値電圧に応じた電圧、などがあげられる。なお、読み出し回路１６によって電流特性の情報を読み出すことができるトランジスタは駆動用トランジスタに限られるものではない。画素２０に含まれる他のトランジスタの電流特性の情報を読み出せる構成としてもよい。なお、読み出し回路１６は、画素２０に含まれる発光素子２４などの表示素子の電流特性の情報を読み出してもよい。
【００３９】
機能選択部４０は、少なくとも一つ以上のスイッチを有している。当該スイッチのスイッチング、つまり、スイッチの導通、非導通を制御することにより、読み出し回路１６の機能を変更、もしくは、選択することができる。
【００４０】
上述の通り、トランジスタの電流特性の情報の読み出しは、電流値、電圧値、しきい値電圧など様々なデータについて行うことができる。そしてこれらのデータは互いに関連しているため、複数種類のデータを取得することでより精度よく駆動トランジスタの電流特性のばらつきを補正することができる。特に、トランジスタの電流特性が、理想的なトランジスタの電流特性を有さないような場合には、複数種類のデータを取得することで、より精度よく駆動トランジスタの電流特性のばらつきを補正することができる。理想的なトランジスタとしては、例えば、グラジュアルチャネル近似が成立する場合などがあげられる。例えば、トランジスタが薄膜トランジスタである場合には、理想的なトランジスタの電流特性を有さない場合が多いため、有用である。
【００４１】
本実施の形態に示す読み出し回路１６では、例えば、トランジスタの電流特性の情報の読み出しにおいて、複数種類のデータの中から選択してデータを読み出すことができる。つまり、機能選択部４０は、トランジスタの電流特性の情報の読み出しにおいて、どのデータを読み出すか選択する機能を有している。これにより、読み出し回路１６は、トランジスタの電流特性の情報として、複数種類のデータを読み出し、より精度よくトランジスタや画素のばらつきの補正を行うことができる。
【００４２】
このような、電流値、電圧値などのデータを読み出す回路においては、一例としては、オペアンプが用いられることが多い。ただし、オペアンプではなく、別の回路、例えば、差動回路などを用いてもよい。しかしながら、オペアンプなどは、非常に多くの回路素子から構成されている。そのため、データの種類ごとにそれぞれオペアンプを設けた回路を配置すると、読み出し回路１６の占有面積が飛躍的に増大してしまう可能性がある。または、読み出し回路１６が設けられる駆動回路部の面積も増大するため、表示装置の額縁が大きくなってしまう可能性がある。また、オペアンプでは、定常電流が流れているため、多くのオペアンプを設けると、消費電力が高くなってしまう危険性がある。
【００４３】
そこで本実施の形態に示す表示装置では、例えば、複数種類のデータを読み出す回路において、複数の機能を実現する場合において、互いにオペアンプを共有し、一つのオペアンプに集約する。つまり、一つのオペアンプを用いて、複数のデータを読み出すようにする。それを実現するために、オペアンプ以外の回路素子、配線などの間の導通状態を、機能選択部４０において、制御して選択することができる構成とする。これにより、１つのオペアンプを、様々な回路として機能させることが可能となる。その結果、読み出し回路１６は、オペアンプの数を増やさずに読み出せるデータの種類を増やすことができる。
【００４４】
よって、読み出し回路１６の占有面積をほとんど増やさずに、駆動用トランジスタの特性のばらつきの補正の精度を上げることができる。これにより、読み出し回路１６が設けられる駆動回路部の占有面積を低減することができるため、表示装置の狭額縁化を図ることができる。
【００４５】
また、オペアンプに設けられるトランジスタの中には、常に電流を流し続けるものがあるため、オペアンプ自体の消費電力が大きい場合がある。さらに、オペアンプに設けられるトランジスタでは、ドレイン電圧が大きくなっても飽和領域におけるドレイン電流が安定するように、トランジスタのチャネル長を大きくするなどの対策を講じる必要があるものがある。そのような場合においても、本実施の形態に示す表示装置では、単純にデータの種類ごとにそれぞれオペアンプを設けた場合と比較してオペアンプの数を削減することができるので、読み出せるデータの種類を増やすことでこのような問題が増大することを防ぐことができる。さらに、オペアンプの数を少なくすることができるため、消費電力を低くすることが出来る。
【００４６】
このような構成にすることにより、本実施の形態に示す表示装置は、外部補正を行うことができ、読み出し回路の占有面積を低減された表示装置を実現することができる。または、このような構成にすることにより、駆動回路部の占有面積が低減され、狭額縁化が図られた表示装置を実現することができる。または、このような構成にすることにより、トランジスタの電流特性の情報を複数種類読み出して外部補正を行うことができる表示装置を実現することができる。または、このような構成にすることにより、表示ムラの少ない表示装置を実現することができる。または、このような構成にすることにより、高精細な表示を行うことができる表示装置を実現することができる。または、このような構成にすることにより、トランジスタの特性ばらつきの影響を低減することができる半導体装置を実現することができる。または、このような構成にすることにより、トランジスタのしきい値電圧のばらつきの影響を低減することができる半導体装置を実現することができる。または、このような構成にすることにより、トランジスタの移動度のばらつきの影響を低減することができる半導体装置を実現することができる。または、このような構成にすることにより、消費電力の低い半導体装置を実現することができる。
【００４７】
なお、電流値、電圧値などのデータを読み出す回路は、オペアンプと、受動素子（例えば、抵抗素子、容量素子、または、コイルなど）とを組み合わせて構成されるものが多い。よって、例えば、機能選択部４０は、少なくとも一つ以上の受動素子（例えば、抵抗素子、容量素子、または、コイルなど）を有することが好ましい。
【００４８】
〈読み出し回路の具体的な構成〉
次に、読み出し回路１６の具体的な構成の一例について、図２乃至図２０に示す回路図を用いて説明する。
【００４９】
まず、図２（Ａ）に示す読み出し回路について説明する。図２（Ａ）に示す読み出し回路１６ａは、オペアンプ３０と、機能選択部４０と、を有している。機能選択部４０は、容量素子３２と、スイッチ３１と、スイッチ３５と、スイッチ３６と、スイッチ３７を有する。オペアンプ３０の反転入力端子は、スイッチ３５を介して配線ＩＬ＿ｊと電気的に接続されている。オペアンプ３０の反転入力端子は、スイッチ３１を介してオペアンプ３０の出力端子と電気的に接続されている。また、オペアンプ３０の非反転入力端子は、スイッチ３６を介して配線ＩＬ＿ｊと電気的に接続されている。オペアンプ３０の非反転入力端子は、スイッチ３７を介して参照電位を与えられた配線と電気的に接続される。オペアンプ３０の反転入力端子は、容量素子３２の一方の電極と電気的に接続される。また、オペアンプ３０の出力端子は、容量素子３２の他方の電極と電気的に接続される。
【００５０】
なお、図示してはいないが、図１から分かるように、配線ＩＬ＿ｊは、画素２０と電気的に接続されている。例えば、トランジスタ２２も配線ＩＬ＿ｊと電気的に接続されている。つまり、配線ＩＬ＿ｊは、画素２０および読み出し回路１６ａと、電気的に接続されている。
【００５１】
また、参照電位を与えられた配線Ｖｒｅｆは、参照電位に限らず任意の電位を与えられるようにし、任意の電位をオペアンプ３０の非反転入力端子に与えられる構成としてよい。オペアンプ３０は、非反転入力端子の電位と、反転入力端子の電位とが、等しくなるように動作する場合がある。そのため、配線ＩＬ＿ｊの電位は、非反転入力端子の電位によって制御することができる。オペアンプ３０の非反転入力端子の電位を制御できるようにすることで、読み出し回路１６は配線ＩＬ＿ｊの電位を制御することができる。その結果、例えば、読み出し時において、トランジスタ２２を流れる電流が、発光素子２４に流れないようにすることが出来る。
【００５２】
なお、一例としては、以下のように動作させることができる。例えば、スイッチ３５とスイッチ３７は同期して動作させることができる。ただし、本発明の一態様は、これに限定されない。例えば、読み出し動作を行わない場合には、読み出し回路１６から配線ＩＬ＿ｊに、所定の電位を供給する場合がある。そのような場合には、スイッチ３５をオフ状態とし、スイッチ３６およびスイッチ３７をオン状態としてもよい。その結果、配線Ｖｒｅｆの電位を配線ＩＬ＿ｊおよび画素２０に供給することができる。または、一例としては、スイッチ３５（及び／またはスイッチ３７）とスイッチ３６とは反転して動作させることができる。つまり、スイッチ３５（及び／またはスイッチ３７）とスイッチ３６とは、一方がオン状態であるときに、他方がオフ状態となるように動作させることが出来る。また、スイッチ３１およびスイッチ３５の導通状態を制御することにより、オペアンプ３０の反転入力端子は、配線ＩＬ＿ｊとの間が導通状態となるか、オペアンプ３０の出力端子との間が導通状態となるかについて選択することができる。また、スイッチ３７およびスイッチ３６の導通状態を制御することにより、オペアンプ３０の非反転入力端子は、参照電位を与えられた配線Ｖｒｅｆとの間が導通状態となるか、配線ＩＬ＿ｊとの間が導通状態となるかについて、選択することができる。
【００５３】
スイッチ３１、スイッチ３５、スイッチ３６およびスイッチ３７などのスイッチとしては、電気的スイッチ、機械的スイッチ、または、ＭＥＭＳ素子などを用いてもよい。例えば、電気的スイッチとしては、後述するトランジスタを用いることが好ましい。一例として、トランジスタを用いた場合の回路図を、図２（Ｂ）に示す。図２（Ｂ）に示す読み出し回路は、図２（Ａ）に示す読み出し回路において、スイッチ３１としてトランジスタ５１を、スイッチ３５としてトランジスタ５５を、スイッチ３６としてトランジスタ５６を、スイッチ３７としてトランジスタ５７を、用いたものである。
【００５４】
なお、トランジスタの極性を選択して、ＣＭＯＳ構成としてもよい。その場合の例を、図３（Ａ）、図３（Ｂ）などに示す。図３（Ａ）は、図２（Ｂ）に示す読み出し回路において、トランジスタ５１、トランジスタ５５およびトランジスタ５７をｎチャネル型とし、トランジスタ５６をｐチャネル型としたものである。さらにトランジスタ５５乃至トランジスタ５７のゲートを電気的に接続している。これによりトランジスタ５５とトランジスタ５７を同期させて動作させることができる。さらに、トランジスタ５５およびトランジスタ５７と、トランジスタ５６とを、一方がオン状態である時に、他方がオフ状態になるように動作させることができる。
【００５５】
図３（Ｂ）は、図２（Ａ）に示す読み出し回路において、スイッチ３１としてアナログスイッチ６１を、スイッチ３５としてアナログスイッチ６５を、スイッチ３６としてアナログスイッチ６６を、スイッチ３７としてアナログスイッチ６７を、用いたものである。アナログスイッチ６１およびアナログスイッチ６５乃至アナログスイッチ６７は、ｎチャネル型トランジスタのソースおよびドレインと、ｐチャネル型トランジスタのソースおよびドレインとが並列接続された構成となっている。図３（Ｂ）に示す回路において、アナログスイッチ６１は、ｎチャネル型トランジスタのゲートと、ｐチャネル型トランジスタのゲートがインバータ６９を介して電気的に接続されている。さらに、アナログスイッチ６６のｎチャネル型トランジスタのゲートと、アナログスイッチ６５およびアナログスイッチ６７のｐチャネル型トランジスタのゲートが電気的に接続されている。またこれらのゲートはインバータ６８を介して、アナログスイッチ６６のｐチャネル型トランジスタのゲートと、アナログスイッチ６５およびアナログスイッチ６７のｎチャネル型トランジスタのゲートと電気的に接続されている。このような構成にすることにより、アナログスイッチ６５とアナログスイッチ６７を同期させて動作させることができる。さらに、アナログスイッチ６５およびアナログスイッチ６７と、アナログスイッチ６６とを、一方がオン状態である時に、他方がオフ状態になるように動作させることができる。なお、図３（Ａ）および図３（Ｂ）に示す読み出し回路は、これに限られるものではなく、必要に応じて適宜トランジスタなどの極性を変更することができる。
【００５６】
次に、読み出し回路１６ａの機能に合わせた回路構成について述べる。読み出し回路１６ａは、複数の機能を有している。したがって、どの機能を実現するかによって、読み出し回路１６ａの回路構成が異なってくる。つまり、機能選択部４０におけるスイッチの導通状態を制御することにより、読み出し回路１６ａは、複数の機能を実現することができる。
【００５７】
例えば、ある動作状態における回路構成を、図４（Ａ）に示す。図４（Ａ）は、例えば、図２（Ａ）において、読み出し回路１６ａのスイッチ３５およびスイッチ３７を導通状態とし、スイッチ３６を非導通状態とした構成の読み出し回路１６ａ−１に相当する。読み出し回路１６ａ−１では、オペアンプ３０の反転入力端子が配線ＩＬ＿ｊと導通し、オペアンプ３０の非反転入力端子が参照電位を与えられた配線Ｖｒｅｆと導通している。ここで、スイッチ３１は、容量素子３２に保存された電荷を初期化する場合に、導通状態とする。
【００５８】
このような構成とすることにより、読み出し回路１６ａは、積分回路として機能させることができる。例えば、配線ＩＬ＿ｊに電流が流れると、電流が流れた時間に応じた電荷が容量素子３２に蓄積され、蓄積された電荷に応じて容量素子３２の電極間に電位差が発生する。つまり、オペアンプ３０の出力端子の電圧は、配線ＩＬ＿ｊに流れる電流を測定時間で時間積分することで表すことができる。その結果、配線ＩＬ＿ｊに流れる電流の総量を読み取ることが出来る。なお、オペアンプ３０の出力端子は、例えば、ＡＤコンバータ回路、または、メモリ回路と接続されている。そして、読み取った電流値を利用して、画素２０のトランジスタ２２の電流特性のばらつきを補正することができる。
【００５９】
このように、読み出し回路１６ａ−１は積分回路として機能するので、配線ＩＬ＿ｊの電流の積分値を読み出すことができる。
【００６０】
なお、電流測定前にスイッチ３１を導通状態として容量素子３２に蓄積された電荷を放電させてやるとよい。つまり、スイッチ３１は読み出し回路１６ａ−１のリセット回路として機能する。このため、一例としては、スイッチ３１は、状況に応じてスイッチ３６と独立して動作させることが好ましい。
【００６１】
次に、図４（Ａ）の場合とは別の動作状態における回路構成を、図４（Ｂ）に示す。図４（Ｂ）は、例えば、図２（Ａ）において、読み出し回路１６ａのスイッチ３５およびスイッチ３７を非導通状態とし、スイッチ３１およびスイッチ３６を導通状態とした構成の読み出し回路１６ａ−２に相当する。読み出し回路１６ａ−２では、オペアンプ３０の反転入力端子がオペアンプ３０の出力端子と導通し、オペアンプ３０の非反転入力端子が配線ＩＬ＿ｊと導通している。
【００６２】
このような構成とすることにより、読み出し回路１６ａ−２は、バッファ回路、または、インピーダンス変換回路として機能させることができる。例えば、配線ＩＬ＿ｊの電位がオペアンプ３０の非反転入力端子に与えられ、オペアンプ３０の出力端子の電位は、配線ＩＬ＿ｊの電位と等電位になる。
【００６３】
このように、読み出し回路１６ａ−２はボルテージフォロワ回路として機能するので、配線ＩＬ＿ｊの電位を読み出すことができる。言い換えると、読み出し回路１６ａ−２は、インピーダンス変換回路として機能させることができる。例えば、画素２０から、配線ＩＬ＿ｊへ、トランジスタ２２のしきい値電圧に応じた電位が出力されている場合には、読み出し回路１６ａ−２によって、配線ＩＬ＿ｊの電位、つまり、トランジスタ２２のしきい値電圧に応じた電位を読み取ることができる。
【００６４】
また、図４（Ｂ）に示す読み出し回路１６ａ−２の代わりに、図５に示す読み出し回路１６ａ−３の回路構成を選択できるようにしてもよい。読み出し回路１６ａ−３の回路構成は、読み出し回路１６ａ−２の回路構成から当該回路において機能しない容量素子３２を省いたものである。図５は、容量素子３２と直列にスイッチを接続し、そのスイッチをオフ状態とすることにより、実現できる。
【００６５】
なお、配線ＩＬ＿ｊの電位を、サンプルホールドするような回路が設けられていてもよい。例えば、図４（Ｂ）の場合の回路構成を、図６（Ａ）に示す。図６（Ａ）に示す読み出し回路１６ａ−２の構成は、図４（Ｂ）において、さらに容量素子７０を設け、スイッチ３６の導通状態を選択できるものである。スイッチ３６をオン状態として、配線ＩＬ＿ｊの電位を容量素子７０に保存する。その後、スイッチ３６をオフ状態とする。その結果、配線ＩＬ＿ｊの電位をサンプルホールドすることができる。よって、サンプルホールド後に、配線ＩＬ＿ｊの電位が変化しても、オペアンプ３０は、問題なく動作させることが出来る。なお、図６（Ａ）の回路構成を選択できるようにするには、図２（Ａ）に示す読み出し回路１６ａにおいて容量素子７０を追加して設け、図６（Ｂ）に示すようにすればよい。なお、オペアンプ３０の非反転入力端子における寄生容量が大きい場合には、必ずしも、容量素子７０を設けなくてもよい。容量素子７０を設ける場合には、容量素子７０の一方の端子は、オペアンプ３０の非反転入力端子に接続され、容量素子７０の他方の端子は、専用の配線に接続される。ただし、容量素子７０の他方の端子は、別の配線に接続されていてもよい。例えば、容量素子７０の他方の端子は、配線Ｖｒｅｆと接続されていてもよい。
【００６６】
または、図７（Ａ）に示すように、図４（Ｂ）に示す読み出し回路１６ａ−２の代わりに、読み出し回路１６ａ−４の回路構成を選択できるようにしてもよい。読み出し回路１６ａ−４では、オペアンプ３０は、帰還回路となるような回路構成となっていない。したがって、オペアンプ３０は、比較回路として動作する。つまり、オペアンプ３０の非反転入力端子と導通している配線Ｖｒｅｆの電位と、オペアンプ３０の反転入力端子と導通している配線ＩＬ＿ｊの電位とを比較して、その大小関係に応じて、オペアンプ３０の出力端子から、信号が出力される。ここで、配線Ｖｒｅｆの電位を制御することによって、読み出し回路１６ａ−４は、ＡＤ変換回路として動作させることができる。例えば、配線Ｖｒｅｆの電位をのこぎり状波形、階段状波形、または、三角波形などのように変化させることによって、ＡＤ変換を実行することができる。なお、この場合には、帰還回路とならないようにする必要があるため、図７（Ｂ）に示すように、容量素子３２と直列にスイッチ７１を接続すればよい。スイッチ７１をオフ状態とすることにより、図７（Ａ）または図５に示すような回路を実現することが出来る。
【００６７】
なお、読み出し回路１６ａ−４の回路構成の場合も、サンプルホールド回路を設けてもよい。例えば、容量素子３２を、サンプルホールド用の容量素子として利用してもよい。その場合の読み出し回路１６ａ−４の回路構成を、図８（Ａ）に示す。まず、スイッチ３５をオン状態として、配線ＩＬ＿ｊの電位を容量素子３２に保存する。その後、スイッチ３５をオフ状態とする。その結果、配線ＩＬ＿ｊの電位をサンプルホールドすることができる。よって、サンプルホールド後に、配線ＩＬ＿ｊの電位が変化しても、オペアンプ３０は、問題なく動作させることが出来る。なお、図８（Ａ）の回路構成を選択できるようにするには、図２（Ａ）に示す読み出し回路１６ａにおいてスイッチ７２とスイッチ７３を、図８（Ｂ）に示すように追加して設ければよい。スイッチ７２は、専用の配線と容量素子３２の他方の電極との間に設けられ、スイッチ７３は容量素子３２の他方の電極とオペアンプ３０の出力端子との間に設けられる。図８（Ａ）の読み出し回路１６ａ−４の構成とする場合には、スイッチ７２をオン状態とし、スイッチ７３をオフ状態とすればよい。なお、図４（Ａ）の読み出し回路１６ａ−１のような構成にする場合には、スイッチ７２をオフ状態とし、スイッチ７３をオン状態とすればよい。
【００６８】
また、図８（Ａ）の回路構成を選択できるようにするには、図２（Ａ）に示す読み出し回路１６ａにおいてスイッチ７４、スイッチ７６および容量素子７５を、図９に示すように追加して設けてもよい。スイッチ７４および容量素子７５は、専用の配線とオペアンプ３０の反転入力端子との間に直列に設けられ、スイッチ７６はオペアンプ３０の反転入力端子と容量素子３２の一方の電極との間に設けられる。容量素子７５に電荷を保存したい場合には、スイッチ７４をオン状態とし、スイッチ７６をオフ状態とすればよい。
【００６９】
次に、図４（Ａ）、図４（Ｂ）などの場合とは別の動作状態における回路構成を、図１０に示す。図１０は、例えば、図２（Ａ）において、読み出し回路１６ａのスイッチ３５を非導通状態とし、スイッチ３６およびスイッチ３７を導通状態とした構成の読み出し回路１６ａ−５に相当する。なお、スイッチ３１は、導通状態でもよいし、非導通状態でもよい。これにより、読み出し回路１６ａ−５から配線ＩＬ＿ｊに、所定の電位を供給することができる。つまり、配線Ｖｒｅｆの電位を配線ＩＬ＿ｊおよび画素２０に供給することができる。なお、図４（Ａ）の場合にも、配線Ｖｒｅｆの電位を配線ＩＬ＿ｊおよび画素２０に供給することができる。しかし、その場合には、積分回路として、オペアンプ３０を動作させる必要がある。一方、図１０の場合には、オペアンプ３０を動作させる必要がない。つまり、図１０の場合には、オペアンプで電力を消費しないようにしながら、配線Ｖｒｅｆの電位を配線ＩＬ＿ｊおよび画素２０に供給することができる。
【００７０】
このようにスイッチの導通状態を変更することにより、オペアンプ３０を利用して、様々な機能を実現することができる。
【００７１】
なお、読み出し回路１６ａに設けられるスイッチ３１、スイッチ３５乃至スイッチ３７などは必ずしも図２（Ａ）、図６（Ｂ）、図７（Ｂ）、図８（Ｂ）、または、図９に示すような接続関係で設けられる必要はない。読み出し回路１６ａ−１、読み出し回路１６ａ−２、読み出し回路１６ａ−３、読み出し回路１６ａ−４、読み出し回路１６ａ−５のうちの少なくとも２つの回路構成を、それぞれのスイッチの導通状態を制御することにより選択できるように適宜スイッチを設ければよい。したがって、図２（Ａ）、図６（Ｂ）、図７（Ｂ）、図８（Ｂ）、または、図９の一部をそれぞれに組み合わせて、新たな回路を構成してもよい。一例としては、オペアンプ３０の反転入力端子が、配線ＩＬ＿ｊと導通するかオペアンプ３０の出力端子と導通するか選択することができ、且つ、オペアンプ３０の非反転入力端子が、参照電位を与えられた配線Ｖｒｅｆと導通するか配線ＩＬ＿ｊと導通するか選択することができるように適宜スイッチを設けることが好ましい。
【００７２】
以上のように、読み出し回路１６ａは、積分回路として機能する読み出し回路１６ａ−１、ボルテージフォロワ回路として機能する読み出し回路１６ａ−２、比較回路として機能する読み出し回路１６ａ−４、所定の電圧を画素へ供給する機能を有する読み出し回路１６ａ−５の内の少なくとも２つを、スイッチングによって切り替えることができる。なお、積分回路として機能する読み出し回路１６ａ−１、ボルテージフォロワ回路として機能する読み出し回路１６ａ−２、比較回路として機能する読み出し回路１６ａ−４、所定の電圧を画素へ供給する機能を有する読み出し回路１６ａ−５、のうち、全ての機能を実現する必要はない。少なくとも１つ、望ましくは、少なくとも２つの機能を実現すればよい。
【００７３】
このように、読み出し回路１６ａは、トランジスタの電流特性の情報として、複数種類のデータを読み出すことができるので、より精度よく電流特性のばらつきの補正を行うことができる。さらに読み出し回路１６ａは、複数種類のデータを読み出す機能をオペアンプ３０の接続をスイッチングすることで実現している。
【００７４】
よって、読み出し回路１６の占有面積をほとんど増やさずに、電流特性のばらつきの補正の精度を上げることができる。これにより、読み出し回路１６が設けられる駆動回路部の占有面積を低減することができるため、表示装置の狭額縁化を図ることができる。
【００７５】
なお、これまでは、機能選択部４０が有する受動素子として、容量素子３２を用いた場合の例を示した。しかし、本発明の一態様は、これに限定されない。受動素子として、抵抗素子、容量素子、または、コイルなどを用いることが出来る。
【００７６】
そこで、一例として、抵抗素子を用いた場合の例を示す。なお、抵抗素子を用いる場合には、容量素子を抵抗素子に置き換えればよい。または、容量素子を、抵抗素子と、抵抗素子と直列に接続されたスイッチとに、置き換えればよい。このような置き換えを行うことにより、回路図を構成することができる。
【００７７】
まず、図２（Ａ）において、容量素子３２を、抵抗素子３３とスイッチ３８とに置き換えた場合の例を図１１（Ａ）に示す。スイッチ３８は、抵抗素子３３と直列に接続されている。なお、ここでは、図２（Ａ）に対して、受動素子を置き換えた場合の例を示したが、本発明の一態様は、これに限定されない。別の回路図においても、図２（Ａ）及び図１１（Ａ）と同様に、受動素子を置き換えることにより、回路を構成することができる。
【００７８】
次に、図１１（Ａ）に示す読み出し回路について説明する。図１１（Ａ）に示す読み出し回路１６ｂは、オペアンプ３０と、機能選択部４０と、を有している。機能選択部４０は、抵抗素子３３と、スイッチ３１と、スイッチ３５と、スイッチ３６と、スイッチ３７と、スイッチ３８を有する。オペアンプ３０の反転入力端子は、スイッチ３５を介して配線ＩＬ＿ｊと電気的に接続され、スイッチ３１を介してオペアンプ３０の出力端子と電気的に接続され、スイッチ３８を介して抵抗素子３３の一方の電極と電気的に接続される。また、オペアンプ３０の非反転入力端子は、スイッチ３６を介して配線ＩＬ＿ｊと電気的に接続され、スイッチ３７を介して参照電位を与えられた配線Ｖｒｅｆと電気的に接続される。また、オペアンプ３０の出力端子は、抵抗素子３３の他方の電極と電気的に接続される。
【００７９】
なお、図示してはいないが、配線ＩＬ＿ｊは、画素２０と電気的に接続されており、トランジスタ２２も配線ＩＬ＿ｊと電気的に接続されている。
【００８０】
また、参照電位を与えられた配線Ｖｒｅｆは、参照電位に限らず任意の電位を与えられるようにし、任意の電位をオペアンプ３０の非反転入力端子に与えられる構成としてよい。オペアンプ３０は、非反転入力端子の電位と、反転入力端子の電位とが、等しくなるように動作するので、配線ＩＬ＿ｊの電位は、非反転入力端子の電位によって制御することができる。オペアンプ３０の非反転入力端子の電位を制御できるようにすることで、読み出し回路１６は配線ＩＬ＿ｊの電位を制御することができる。その結果、例えば、読み出し時において、トランジスタ２２を流れる電流が、発光素子２４に流れないようにすることが出来る。
【００８１】
なお、一例としては、以下のように動作させることができる。例えば、スイッチ３５とスイッチ３７およびスイッチ３８は同期して動作させることができる。ただし、本発明の一態様は、これに限定されない。例えば、読み出し動作を行わない場合には、読み出し回路１６から配線ＩＬ＿ｊに、所定の電位を供給する場合がある。そのような場合には、スイッチ３５をオフ状態とし、スイッチ３６およびスイッチ３７をオン状態としてもよい。その結果、配線Ｖｒｅｆの電位を配線ＩＬ＿ｊおよび画素２０に供給することができる。または、一例としては、スイッチ３５（及び／またはスイッチ３７）とスイッチ３６とは反転して動作させることができる。つまり、スイッチ３５（及び／またはスイッチ３７）とスイッチ３６とは、一方がオン状態であるときに、他方がオフ状態となるように動作させることが出来る。また、スイッチ３１、スイッチ３８およびスイッチ３５の導通状態を制御することにより、オペアンプ３０の反転入力端子は、配線ＩＬ＿ｊおよび抵抗素子３３の一方の電極との間が導通状態となるか、オペアンプ３０の出力端子との間が導通状態となるかについて選択することができる。また、スイッチ３７およびスイッチ３６の導通状態を制御することにより、オペアンプ３０の非反転入力端子は、参照電位を与えられた配線Ｖｒｅｆとの間が導通状態となるか配線ＩＬ＿ｊとの間が導通状態となるかについて、選択することができる。
【００８２】
スイッチ３８などのスイッチは、スイッチ３１、スイッチ３５乃至スイッチ３７と同様に、電気的スイッチ、機械的スイッチ、または、ＭＥＭＳ素子などを用いてもよい。例えば、電気的スイッチとしては、後述するトランジスタを用いることが好ましい。一例として、トランジスタを用いた場合の回路図を、図１１（Ｂ）に示す。図１１（Ｂ）に示す読み出し回路は、図１１（Ａ）に示す読み出し回路において、スイッチ３１としてトランジスタ５１を、スイッチ３５としてトランジスタ５５を、スイッチ３６としてトランジスタ５６を、スイッチ３７としてトランジスタ５７を、スイッチ３８としてトランジスタ５８を、用いたものである。なお、図３（Ａ）および図３（Ｂ）と同様に、トランジスタの極性を選択して、ＣＭＯＳ構成としてもよい。
【００８３】
次に、読み出し回路１６ｂの機能に合わせた回路構成について、述べる。読み出し回路１６ｂは、複数の機能を有している。したがって、どの機能を実現するかによって、読み出し回路１６ｂの回路構成が異なってくる。つまり、機能選択部４０におけるスイッチの導通状態を制御することにより、読み出し回路１６ｂは、複数の機能を実現することができる。
【００８４】
例えば、ある動作状態における回路構成を、図１２（Ａ）に示す。図１２（Ａ）は、例えば、図１１（Ａ）において、読み出し回路１６ｂのスイッチ３５、スイッチ３７およびスイッチ３８を導通状態とし、スイッチ３１およびスイッチ３６を非導通状態とした構成の読み出し回路１６ｂ−１に相当する。読み出し回路１６ｂ−１では、オペアンプ３０の反転入力端子が配線ＩＬ＿ｊおよび抵抗素子３３の一方の電極と導通し、オペアンプ３０の非反転入力端子が参照電位を与えられた配線Ｖｒｅｆと導通している。
【００８５】
このような構成とすることにより、読み出し回路１６ｂは、電流電圧変換回路として機能させることができる。例えば、配線ＩＬ＿ｊに電流が流れると、配線ＩＬ＿ｊと導通した抵抗素子３３の電極間で電圧降下が発生する。つまり、オペアンプ３０の出力端子の電圧と抵抗素子３３の抵抗値から配線ＩＬ＿ｊに流れる電流を求めることができる。その結果、配線ＩＬ＿ｊに流れる電流値を読み取ることが出来る。なお、オペアンプ３０の出力端子は、例えば、ＡＤコンバータ回路、または、メモリ回路と接続されている。そして、読み取った電流値を利用して、画素２０のトランジスタ２２の電流特性のばらつきを補正することができる。
【００８６】
このように、読み出し回路１６ｂ−１は電流電圧変換回路として機能するので、配線ＩＬ＿ｊの電流値を読み出すことができる。
【００８７】
次に、図１２（Ａ）の場合とは別の動作状態における回路構成を、図１２（Ｂ）に示す。図１２（Ｂ）は、例えば、図１１（Ａ）において、読み出し回路１６ｂのスイッチ３５、スイッチ３７およびスイッチ３８を非導通状態とし、スイッチ３１およびスイッチ３６を導通状態とした構成の読み出し回路１６ｂ−２に相当する。読み出し回路１６ｂ−２では、オペアンプ３０の反転入力端子がオペアンプ３０の出力端子と導通し、オペアンプ３０の非反転入力端子が配線ＩＬ＿ｊと導通している。
【００８８】
このような構成とすることにより、読み出し回路１６ｂ−２は、バッファ回路、または、インピーダンス変換回路として機能させることができる。例えば、配線ＩＬ＿ｊの電位がオペアンプ３０の非反転入力端子に与えられ、オペアンプ３０の出力端子の電位は、配線ＩＬ＿ｊの電位と等電位になる。
【００８９】
このように、読み出し回路１６ｂ−２はボルテージフォロワ回路として機能するので、配線ＩＬ＿ｊの電位を読み出すことができる。言い換えると、読み出し回路１６ｂ−２は、インピーダンス変換回路として機能させることができる。例えば、画素２０から、配線ＩＬ＿ｊへ、トランジスタ２２のしきい値電圧に応じた電位が出力されている場合には、読み出し回路１６ｂ−２によって、配線ＩＬ＿ｊの電位、つまり、トランジスタ２２のしきい値電圧に応じた電位を読み取ることができる。
【００９０】
また、図１２（Ｂ）に示す読み出し回路１６ｂ−２の代わりに、図１３に示す読み出し回路１６ｂ−３の回路構成を選択できるようにしてもよい。読み出し回路１６ｂ−３の回路構成は、読み出し回路１６ｂ−２の回路構成から当該回路において機能しない抵抗素子３３を省いたものである。
【００９１】
なお、読み出し回路１６ｂにおいて、図６（Ａ）、図６（Ｂ）と同様に、配線ＩＬ＿ｊの電位を、サンプルホールドするような回路が設けられていてもよい。その場合の例を、図１４（Ａ）、図１４（Ｂ）に示す。図１４（Ａ）に示す読み出し回路１６ｂ−２は、図１２（Ｂ）において、図６（Ａ）と同様に容量素子７０とスイッチ３６を設けたものである。また、図１４（Ｂ）に示す読み出し回路１６ｂは、図１１（Ａ）において、図６（Ｂ）と同様に容量素子７０を設けたものである。または、読み出し回路１６ｂにおいて、図７（Ａ）、図１０に示すような回路構成を選択してもよい。または、読み出し回路１６ｂにおいて、図８（Ａ）、図９と同様に、配線ＩＬ＿ｊの電位を、サンプルホールドするような回路が設けられていてもよい。その場合の例を図１５に示す。図１５に示す読み出し回路１６ｂは、図１１（Ａ）において、図９と同様にスイッチ７４および容量素子７５を設けたものである。
【００９２】
このようにスイッチの導通状態を変更することにより、オペアンプ３０を利用して、様々な機能を実現することができる。
【００９３】
読み出し回路１６ｂに設けられるスイッチ３１、スイッチ３５乃至スイッチ３８は必ずしも図１１（Ａ）、図１４（Ｂ）、図１５に示すような接続関係で設けられる必要はない。読み出し回路１６ｂ−１と読み出し回路１６ｂ−２などの回路構成を、それぞれのスイッチの導通状態を制御することにより選択できるように適宜スイッチを設ければよい。したがって、図１１（Ａ）、図１４（Ｂ）、図１５、図２、図６（Ｂ）、図７（Ｂ）、図８（Ｂ）、または、図９の一部をそれぞれに組み合わせて、新たな回路を構成してもよい。一例としては、オペアンプ３０の反転入力端子が、配線ＩＬ＿ｊおよび抵抗素子３３と導通するかオペアンプ３０の出力端子と導通するか選択することができ、且つ、オペアンプ３０の非反転入力端子が、参照電位を与えられた配線Ｖｒｅｆと導通するか配線ＩＬ＿ｊと導通するか選択することができるように適宜スイッチを設けることが好ましい。
【００９４】
以上のように、読み出し回路１６ｂは、電流電圧変換回路として機能する読み出し回路１６ｂ−１とボルテージフォロワ回路として機能する読み出し回路１６ｂ−２などを、スイッチングによって切り替えることができる。
【００９５】
このように、読み出し回路１６ｂは、トランジスタの電流特性の情報として、複数種類のデータを読み出すことができるので、より精度よくしきい値電圧のばらつきの補正を行うことができる。さらに読み出し回路１６ｂは、複数種類のデータを読み出す機能をオペアンプ３０の接続をスイッチングすることで実現している。
【００９６】
よって、読み出し回路１６の占有面積をほとんど増やさずに、電流特性のばらつきの補正の精度を上げることができる。これにより、読み出し回路１６が設けられる駆動回路部の占有面積を低減することができるため、表示装置の狭額縁化を図ることができる。
【００９７】
なお、これまでは、機能選択部４０が有する受動素子として、容量素子３２または抵抗素子３３のいずれか一つを用いた場合の例を示した。しかし、本発明の一態様は、これに限定されない。例えば、複数の受動素子を用いることが出来る。
【００９８】
そこで、一例として、抵抗素子と容量素子とを用いた場合の例を示す。なお、抵抗素子と容量素子とを用いる場合には、それぞれと直列にスイッチを接続する。そして、スイッチと抵抗素子、及び、スイッチと容量素子、を並列接続する形で配置すればよい。このような置き換えを行うことにより、回路図を構成することができる。
【００９９】
まず、図２（Ａ）または図１１（Ａ）において、容量素子３２と、抵抗素子３３の両方を接続した場合の例を図１６に示す。図１６に示す読み出し回路１６ｄでは、３種類以上のデータを選択的に読み出すことが可能である。
【０１００】
読み出し回路１６ｄは、オペアンプ３０と、機能選択部４０と、を有している。機能選択部４０は、容量素子３２と、スイッチ３１と、抵抗素子３３と、スイッチ３５乃至スイッチ３９を有する。オペアンプ３０の反転入力端子は、スイッチ３５を介して配線ＩＬ＿ｊと電気的に接続され、スイッチ３１を介してオペアンプ３０の出力端子と電気的に接続され、スイッチ３９を介して容量素子３２の一方の電極と電気的に接続され、スイッチ３８を介して抵抗素子３３の一方の電極と電気的に接続される。また、オペアンプ３０の非反転入力端子は、スイッチ３６を介して配線ＩＬ＿ｊと電気的に接続され、スイッチ３７を介して参照電位を与えられた配線Ｖｒｅｆと電気的に接続される。また、オペアンプ３０の出力端子は、容量素子３２の他方の電極と電気的に接続され、抵抗素子３３の他方の電極と電気的に接続される。
【０１０１】
読み出し回路１６ｄは、スイッチ３５、スイッチ３７およびスイッチ３９を導通状態とし、スイッチ３６およびスイッチ３８を非導通状態とすることで積分回路として機能する。このとき、スイッチ３１は積分回路のリセット回路として機能する。また、読み出し回路１６ｄは、スイッチ３５、スイッチ３７およびスイッチ３８を導通状態とし、スイッチ３１、スイッチ３６およびスイッチ３９を非導通状態とすることで電流電圧変換回路として機能する。また、読み出し回路１６ｄは、スイッチ３１およびスイッチ３６を導通状態とし、スイッチ３５、スイッチ３７、スイッチ３８およびスイッチ３９を非導通状態とすることでボルテージフォロワ回路として機能する。
【０１０２】
なお、図１６に示す読み出し回路１６ｄをボルテージフォロア回路として動作させない場合、図１６において、スイッチ３５、スイッチ３６、および、スイッチ３７を省略してもよい。その場合の例を図１７（Ａ）に示す。
【０１０３】
次に、図１７（Ａ）に示す読み出し回路について説明する。図１７（Ａ）に示す読み出し回路１６ｃは、オペアンプ３０と、機能選択部４０と、を有している。機能選択部４０は、容量素子３２と、抵抗素子３３と、スイッチ３１と、スイッチ３８と、スイッチ３９を有する。オペアンプ３０の反転入力端子は、配線ＩＬ＿ｊと電気的に接続され、スイッチ３１を介してオペアンプ３０の出力端子と電気的に接続され、スイッチ３９を介して容量素子３２の一方の電極と電気的に接続され、スイッチ３８を介して抵抗素子３３の一方の電極と電気的に接続される。また、オペアンプ３０の非反転入力端子は、参照電位を与えられた配線Ｖｒｅｆと電気的に接続される。また、オペアンプ３０の出力端子は、容量素子３２の他方の電極と電気的に接続され、抵抗素子３３の他方の電極と電気的に接続される。スイッチ３９およびスイッチ３８の導通状態を制御することにより、オペアンプ３０の反転入力端子は、容量素子３２と接続するか抵抗素子３３と接続するか選択することができる。
【０１０４】
なお、図示してはいないが、配線ＩＬ＿ｊは、画素２０と電気的に接続されており、トランジスタ２２も配線ＩＬ＿ｊと電気的に接続されている。
【０１０５】
また、参照電位を与えられた配線Ｖｒｅｆは、参照電位に限らず任意の電位を与えられるようにし、任意の電位をオペアンプ３０の非反転入力端子に与えられる構成としてよい。オペアンプ３０は、非反転入力端子の電位と、反転入力端子の電位とが、等しくなるように動作するので、配線ＩＬ＿ｊの電位は、非反転入力端子の電位によって制御することができる。オペアンプ３０の非反転入力端子の電位を制御できるようにすることで、読み出し回路１６は配線ＩＬ＿ｊの電位を制御することができる。その結果、例えば、読み出し時において、トランジスタ２２を流れる電流が、発光素子２４に流れないようにすることが出来る。
【０１０６】
スイッチ３９などのスイッチは、スイッチ３１、スイッチ３５乃至スイッチ３８と同様に、電気的スイッチ、機械的スイッチ、または、ＭＥＭＳ素子などを用いてもよい。例えば、電気的スイッチとしては、後述するトランジスタを用いることが好ましい。一例として、トランジスタを用いた場合の回路図を、図１７（Ｂ）に示す。図１７（Ｂ）に示す読み出し回路は、図１７（Ａ）に示す読み出し回路において、スイッチ３１としてトランジスタ５１を、スイッチ３８としてトランジスタ５８を、スイッチ３９としてトランジスタ５９を、用いたものである。なお、図３（Ａ）および図３（Ｂ）と同様に、トランジスタの極性を選択して、ＣＭＯＳ構成としてもよい。
【０１０７】
次に、読み出し回路１６ｃの機能に合わせた回路構成について述べる。読み出し回路１６ｃは、複数の機能を有している。したがって、どの機能を実現するかによって、読み出し回路１６ｃの回路構成が異なってくる。つまり、機能選択部４０におけるスイッチの導通状態を制御することにより、読み出し回路１６ｃは、複数の機能を実現することができる。
【０１０８】
例えば、ある動作状態における回路構成を、図１８（Ａ）に示す。図１８（Ａ）は、例えば、図１７（Ａ）において、読み出し回路１６ｃのスイッチ３９を導通状態とし、スイッチ３８を非導通状態とした構成の読み出し回路１６ｃ−１に相当する。読み出し回路１６ｃ−１では、オペアンプ３０の反転入力端子が配線ＩＬ＿ｊおよび容量素子３２の一方の電極と導通している。ここで、スイッチ３１は、容量素子３２に保存された電荷を初期化する場合に、導通状態とする。
【０１０９】
このような構成とすることにより、読み出し回路１６ｃは、積分回路として機能させることができる。例えば、配線ＩＬ＿ｊに電流が流れると、電流が流れた時間に応じた電荷が容量素子３２に蓄積され、蓄積された電荷に応じて容量素子３２の電極間に電位差が発生する。つまり、オペアンプ３０の出力端子の電圧は、配線ＩＬ＿ｊに流れる電流を測定時間で時間積分することで表すことができる。その結果、配線ＩＬ＿ｊに流れる電流の総量を読み取ることが出来る。なお、オペアンプ３０の出力端子は、例えば、ＡＤコンバータ回路、または、メモリ回路と接続されている。そして、読み取った電流値を利用して、画素２０のトランジスタ２２の電流特性のばらつきを補正することができる。
【０１１０】
このように、読み出し回路１６ｃ−１は積分回路として機能するので、配線ＩＬ＿ｊの電流の積分値を読み出すことができる。
【０１１１】
なお、電流測定前にスイッチ３１を導通状態として容量素子３２に蓄積された電荷を放電させてやるとよい。つまり、スイッチ３１は読み出し回路１６ｃ−１のリセット回路として機能する。このため、一例としては、スイッチ３１は、状況に応じてスイッチ３９と独立して動作させることが好ましい。
【０１１２】
次に、図１８（Ａ）の場合とは別の動作状態における回路構成を、図１８（Ｂ）に示す。図１８（Ｂ）は、例えば、図１７（Ａ）において、読み出し回路１６ｃのスイッチ３１およびスイッチ３９を非導通状態とし、スイッチ３８を導通状態とした構成の読み出し回路１６ｃ−２に相当する。読み出し回路１６ｃ−２では、オペアンプ３０の反転入力端子が抵抗素子３３の一方の電極と導通している。
【０１１３】
このような構成とすることにより、読み出し回路１６ｃは、電流電圧変換回路として機能させることができる。例えば、配線ＩＬ＿ｊに電流が流れると、配線ＩＬ＿ｊと導通した抵抗素子３３の電極間で電圧降下が発生する。つまり、オペアンプ３０の出力端子の電圧と抵抗素子３３の抵抗値から配線ＩＬ＿ｊに流れる電流を求めることができる。その結果、配線ＩＬ＿ｊに流れる電流値を読み取ることが出来る。なお、オペアンプ３０の出力端子は、例えば、ＡＤコンバータ回路、または、メモリ回路と接続されている。そして、読み取った電流値を利用して、画素２０のトランジスタ２２の電流特性のばらつきを補正することができる。
【０１１４】
このように、読み出し回路１６ｃ−２は電流電圧変換回路として機能するので、配線ＩＬ＿ｊの電流値を読み出すことができる。
【０１１５】
読み出し回路１６ｃに設けられるスイッチ３１、スイッチ３８およびスイッチ３９は必ずしも図１７に示すような接続関係で設けられる必要はない。読み出し回路１６ｃ−１と読み出し回路１６ｃ−２の回路構成をスイッチングにより選択できるように適宜スイッチを設ければよい。言い換えると、オペアンプ３０の反転入力端子が、容量素子３２と導通するか抵抗素子３３と導通するか選択することができるように適宜スイッチを設けることが好ましい。
【０１１６】
また、図１８（Ａ）に示す読み出し回路１６ｃ−１の代わりに、図１９（Ａ）に示す読み出し回路１６ｃ−３の回路構成を選択できるようにしてもよい。読み出し回路１６ｃ−３の回路構成は、読み出し回路１６ｃ−１の回路構成から当該回路において機能しない抵抗素子３３を省いたものである。
【０１１７】
また、図１８（Ｂ）に示す読み出し回路１６ｃ−２の代わりに、図１９（Ｂ）に示す読み出し回路１６ｃ−４の回路構成を選択できるようにしてもよい。読み出し回路１６ｃ−４の回路構成は、読み出し回路１６ｃ−２の回路構成から当該回路において機能しない容量素子３２を省いたものである。
【０１１８】
なお、図１７（Ａ）または図１６においても、図６（Ａ）、図６（Ｂ）と同様に、配線ＩＬ＿ｊの電位を、サンプルホールドするような回路が設けられていてもよい。または、図７（Ａ）、図１０に示すような回路構成を選択してもよい。または、図８（Ａ）、図９と同様に、配線ＩＬ＿ｊの電位を、サンプルホールドするような回路が設けられていてもよい。
【０１１９】
また、例えば、読み出し回路１６ｃの変形例として、図２０に示す読み出し回路１６ｃ−５が挙げられる。読み出し回路１６ｃ−５の回路構成は、読み出し回路１６ｃの回路構成において、スイッチ３９をオペアンプ３０の出力端子と容量素子３２の他方の電極との間に設け、スイッチ３８をオペアンプ３０の出力端子と抵抗素子３３の他方の電極との間に設けた構成である。このような構成としても、読み出し回路１６ｃ−１と読み出し回路１６ｃ−２の回路構成をスイッチングにより選択することができる。
【０１２０】
以上のように、読み出し回路１６ｃは、積分回路として機能する読み出し回路１６ｃ−１と電流電圧変換回路として機能する読み出し回路１６ｃ−２を、スイッチングによって切り替えることができる。
【０１２１】
このように、読み出し回路１６ｃは、トランジスタの電流特性の情報として、複数種類のデータを読み出すことができるので、より精度よく電流特性のばらつきの補正を行うことができる。さらに読み出し回路１６ｃは、複数種類のデータを読み出す機能をオペアンプ３０の接続をスイッチングすることで実現している。
【０１２２】
よって、読み出し回路１６の占有面積をほとんど増やさずに、電流特性のばらつきの補正の精度を上げることができる。これにより、読み出し回路１６が設けられる駆動回路部の占有面積を低減することができるため、表示装置の狭額縁化を図ることができる。
【０１２３】
以上のような構成にすることにより、本実施の形態に示す表示装置は、外部補正を行うことができ、読み出し回路の占有面積を低減された表示装置を実現することができる。または、以上のような構成にすることにより、駆動回路部の占有面積が低減され、狭額縁化が図られた表示装置を実現することができる。または、以上のような構成にすることにより、トランジスタの電流特性の情報を複数種類読み出して外部補正を行うことができる表示装置を実現することができる。または、以上のような構成にすることにより、表示ムラの少ない表示装置を実現することができる。または、以上のような構成にすることにより、高精細な表示を行うことができる表示装置を実現することができる。または、以上のような構成にすることにより、トランジスタの特性ばらつきの影響を低減することができる半導体装置を実現することができる。または、以上のような構成にすることにより、トランジスタのしきい値電圧のばらつきの影響を低減することができる半導体装置を実現することができる。または、以上のような構成にすることにより、トランジスタの移動度のばらつきの影響を低減することができる半導体装置を実現することができる。
【０１２４】
〈表示装置の構成〉
次に、開示する発明の一態様に係る表示装置の具体的な構成の一例について、図２１のブロック図および図２２の回路図を用いて説明する。図２１は、（ｍ×ｎ）個（ｍ、ｎともに２以上の整数）の画素２０を有する画素部１５と周辺回路のブロック図の一例である。
【０１２５】
図２１に示す表示装置は、駆動回路１１と、駆動回路１２と、回路部１３と、画素２０が縦ｍ個（行）×横ｎ個（列）のマトリクス状に設けられた画素部１５と、行方向に延設して設けられた配線ＳＬ＿１乃至ＳＬ＿ｍ（ｍは２以上の整数）と、行方向に延設して設けられた配線ＧＬ＿１乃至ＧＬ＿ｍと、列方向に延設して設けられた配線ＤＬ＿１乃至ＤＬ＿ｎ（ｎは２以上の整数）と、配線ＩＬ＿１乃至ＩＬ＿ｎと、を有する。
【０１２６】
駆動回路１１は、配線ＳＬ＿１乃至ＳＬ＿ｍ、配線ＧＬ＿１乃至ＧＬ＿ｍと電気的に接続されている。駆動回路１１は、画素または行を選択する機能を有している。または、駆動回路１１は、画素または行を、１行ずつ順次選択する機能を有している。または、駆動回路１１は、特定の画素または行を選択する機能を有している。または、駆動回路１１は、画素に、選択信号または非選択信号を出力する機能を有している。したがって、駆動回路１１は、ゲート線駆動回路、または、スキャン線駆動回路としての機能を有している。
【０１２７】
また、駆動回路１２は、配線ＤＬ＿１乃至ＤＬ＿ｎと、電気的に接続されている。駆動回路１２は、画素または列に、映像信号を供給する機能を有している。または、駆動回路１２は、画素または列に、読み出し用の信号を供給する機能を有している。したがって、駆動回路１２は、ソース線駆動回路、データ線駆動回路、または、ビデオ信号線駆動回路としての機能を有している。
【０１２８】
回路部１３（以下、読み出し回路部と呼ぶ場合がある）は、配線ＩＬ＿１乃至ＩＬ＿ｎと電気的に接続されている。または、回路部１３は、配線ＤＬ＿１乃至ＤＬ＿ｎと、電気的に接続されている。回路部１３は、本実施の形態に示す読み出し回路を複数有しており、例えば配線ＩＬ＿１乃至ＩＬ＿ｎに対して一つずつ読み出し回路１６が設けられている。読み出し回路１６は、各画素２０のトランジスタ２２から電流特性の情報を読み出すことができる。よって、回路部１３は、画素から出力される情報を読み取る機能を有している。または、回路部１３は、画素の中の端子の電位を読み取る機能を有している。
【０１２９】
読み出し回路１６は、読み出すトランジスタの電流特性の情報の種類に合わせて、例えば、上述の具体的な構成例として挙げた読み出し回路から適宜選択して設けることができる。
【０１３０】
表示装置の画素部１５を除く、駆動回路１１、駆動回路１２および回路部１３をまとめて駆動回路部と呼ぶ場合がある。上記の通り本実施の形態に示す表示装置においては、回路部１３の読み出し回路１６においてオペアンプ数の削減を図り、占有面積を低減させることができる。これにより、読み出し回路１６が設けられる駆動回路部の占有面積を低減することができるため、表示装置の狭額縁化を図ることができる。
【０１３１】
なお、読み出し回路１６は、表示装置の回路部１３だけでなく、表示装置と接続されたＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ）、または、表示モジュールに設けられる構成としてもよい。
【０１３２】
なお、配線ＤＬ＿１乃至ＤＬ＿ｎが、回路部１３および駆動回路１２と接続されている場合には、図２３に示すように、スイッチ１８ａ＿１乃至１８ａ＿ｎ、およびスイッチ１８ｂ＿１乃至１８ｂ＿ｎが設けられている。そして、それぞれのスイッチを切り替えて、配線ＤＬ＿１乃至ＤＬ＿ｎと、いずれか一つの回路との間が導通している場合がある。
【０１３３】
なお、駆動回路１２と回路部１３とは、一つの回路にまとまって設けられる場合もある。
【０１３４】
図２２にｉ行（ｉは１以上ｍ以下の整数）ｊ列（ｊは１以上ｎ以下の整数）の画素２０＿（ｉ，ｊ）の構成を示す。画素２０＿（ｉ，ｊ）は、トランジスタ２１、トランジスタ２２、トランジスタ２３、発光素子２４および容量素子２５を有している。なお、それぞれのトランジスタは、マルチゲート構造、つまり、複数のトランジスタが直列に接続されたような構造を取っていてもよい。なお、それぞれのトランジスタは、チャネルの上下にゲート電極が設けられているような構造を取っていてもよい。画素２０＿（ｉ，ｊ）が有するこれらの素子は、配線ＧＬ＿ｉ、配線ＳＬ＿ｉ、配線ＤＬ＿ｊ、配線ＣＬ＿ｊおよび配線ＩＬ＿ｊとそれぞれ電気的に接続されている。なお、配線ＣＬ＿１乃至配線ＣＬ＿ｎについては、図２１には示していないが、列方向に延設して設けられているものとする。また、配線ＣＬは図２２では列方向に延設して設けられているが、これに限られることなく、延設する方向を適宜変えてもよい。例えば、列方向に設けた配線と、行方向に設けた配線とを用いて、相互に接続して構成してもよい。
【０１３５】
具体的な画素２０＿（ｉ，ｊ）の接続関係は、以下のようになる。トランジスタ２１は、ゲート電極が、配線ＧＬ＿ｉと電気的に接続され、ソース電極またはドレイン電極の一方が、配線ＤＬ＿ｊと電気的に接続され、ソース電極またはドレイン電極の他方が、トランジスタ２２のゲート電極と電気的に接続される。トランジスタ２２は、ソース電極またはドレイン電極の一方が、配線ＣＬ＿ｊと電気的に接続され、ソース電極またはドレイン電極の他方が、トランジスタ２３のソース電極またはドレイン電極の一方、および発光素子２４の電極の一方（以下、画素電極と呼ぶ場合がある。）と電気的に接続される。トランジスタ２３は、ゲート電極が、配線ＳＬ＿ｉと電気的に接続され、ソース電極またはドレイン電極の他方が、配線ＩＬ＿ｊと電気的に接続される。発光素子２４は、電極の他方（以下、共通電極と呼ぶ場合がある。）に共通電位が与えられる。
【０１３６】
また、配線ＩＬ＿ｊは、回路部１３に含まれる読み出し回路１６と電気的に接続される。なお、配線ＩＬ＿ｊは、読み出し動作を行わない場合、または、アドレス期間中には、別の回路、例えば、一定の電位を供給する機能を有する回路に接続されていてもよい。例えば、配線ＩＬ＿ｊは、一定の電位を供給する配線に接続されていてもよい。なお、配線ＩＬ＿ｊが、読み出し回路１６および別の回路１７と接続されている場合には、図２４に示すように、配線ＩＬ＿ｊと読み出し回路１６の間にスイッチ１９ａが、配線ＩＬ＿ｊと回路１７の間にスイッチ１９ｂが、設けられている。そして、それぞれのスイッチを切り替えて、配線ＩＬ＿ｊと、いずれか一つの回路との間が導通している場合がある。
【０１３７】
また、容量素子２５は、電極の一方が、トランジスタ２１のソース電極またはドレイン電極の他方、およびトランジスタ２２のゲート電極と電気的に接続され、電極の他方が、トランジスタ２２のソース電極またはドレイン電極の他方、トランジスタ２３のソース電極またはドレイン電極の一方、および発光素子２４の画素電極と電気的に接続される。このように容量素子２５を設けることで、トランジスタ２２のゲート電極に多くの電荷を保持することができ、映像情報の保持期間をより長くすることができる。
【０１３８】
なお、容量素子２５は必ずしも設ける必要はなく、例えば、トランジスタ２２の寄生容量が大きい場合は、当該寄生容量で容量素子２５の代替とすることができる。
【０１３９】
駆動回路１１は、配線ＧＬによってトランジスタ２１のオン状態とオフ状態を制御することができ、配線ＳＬによってトランジスタ２３のオン状態とオフ状態を制御することができる。
【０１４０】
駆動回路１２は、配線ＤＬを介して映像信号または読み出し用の信号をトランジスタ２２のゲート電極に与えることができる。
【０１４１】
配線ＣＬは、発光素子２４に電流を供給する高電位電源線として機能する。
【０１４２】
ただし、駆動回路１１、駆動回路１２および回路部１３の構成は上記に限定されるものではなく、駆動回路１１、駆動回路１２および回路部１３を設ける位置を変えても良いし、これらのうち複数の駆動回路の機能を一つの駆動回路にまとめる構成としても良い。例えば、図２１では駆動回路１１が画素部１５の片側だけに設けられているが、駆動回路１１を分割し、画素部１５の両側に設けるような構成としてもよい。また、図２１では、駆動回路１２と回路部１３を分割して設けているが、これを一つの駆動回路部としてまとめる構成としてもよい。
【０１４３】
また、駆動回路１１、駆動回路１２および回路部１３の位置、機能などを変更するのに伴い、配線ＧＬ、配線ＳＬ、配線ＤＬ、配線ＩＬおよび配線ＣＬの延設する方向、本数などを適宜変更することができる。例えば、配線ＩＬを行方向に延設して設ける構成としてもよい。また、例えば、配線ＧＬと配線ＳＬを一種類の配線にまとめる構成としてもよい。その場合の回路図を図２５に示す。一種類の配線にまとめる場合には、配線ＧＬと配線ＳＬとを同時にオンオフする場合と同等となる。したがって、配線ＧＬと配線ＳＬとを同時にオンオフするような駆動方法を採用する場合には、配線ＧＬと配線ＳＬを一種類の配線にまとめることが出来る。
【０１４４】
発光素子２４を流れる電流の大きさは、画素２０に入力される映像信号の大きさに応じて制御されたトランジスタ２２にしたがって制御される。また、発光素子２４の輝度は、画素電極と共通電極の間に流れる電流量によって定まる。例えば、ＯＬＥＤ（有機発光ダイオード）を発光素子２４として用いる場合、アノードとカソードのいずれか一方が画素電極として機能し、他方が共通電極として機能する。図２２では、発光素子２４のアノードを画素電極として用い、発光素子２４のカソードを共通電極として用いた画素２０の構成を例示している。
【０１４５】
なお、トランジスタの極性、発光素子の向き、配線の電位、および、信号の電位などを変更した回路構成で動作することもできる。一例として、図２２を変形した場合の例を図２６に示す。図２６では、トランジスタ２１乃至トランジスタ２３をＰチャネル型とし、発光素子２４の向きを図２２とは逆にしている。なお、図２２に示す画素回路以外にも、同様に回路を構成することができる。
【０１４６】
画素２０が有する、トランジスタ２１乃至トランジスタ２３、およびその他のトランジスタの少なくとも一つには、酸化物半導体を用いることが出来る。または、非晶質、微結晶、多結晶、又は単結晶の、シリコン、又はゲルマニウムなどの半導体を用いることができる。特に、トランジスタ２１が酸化物半導体をチャネル形成領域に含むことで、トランジスタ２１のオフ電流を極めて小さくすることができる。そして、このようなトランジスタ２１を画素２０に用いることで、通常のシリコンやゲルマニウムなどの半導体で形成されたトランジスタをトランジスタ２１に用いる場合に比べて、トランジスタ２２のゲートまたは容量素子２５に蓄積された電荷のリークを防ぐことができる。
【０１４７】
また、静止画のように、連続する幾つかのフレーム期間に渡って、画素部１５に同じ画像情報を有する映像信号が書き込まれる場合などは、駆動周波数を低くする、言い換えると一定期間内における画素部１５への映像信号の書き込み回数を少なくしても、画像の表示を維持することができる。例えば、電子供与体（ドナー）となる水分または水素などの不純物が低減され、なおかつ酸素欠損が低減されることにより高純度化された酸化物半導体（ｐｕｒｉｆｉｅｄ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）をトランジスタ２１の半導体膜に用いることで、映像信号の書き込みの間隔を１０秒以上、好ましくは３０秒以上、さらに好ましくは１分以上にすることができる。そして、映像信号が書き込まれる間隔を長くすればするほど、消費電力をより低減することができる。
【０１４８】
また、映像信号の電位をより長い期間に渡って保持することができるため、トランジスタ２２のゲートの電位を保持するための容量素子２５を画素２０に設けなくとも、表示される画質が低下するのを防ぐことができる。
【０１４９】
また、各トランジスタは、ゲートを半導体膜の片側において少なくとも有していれば良いが、半導体膜を間に挟んで存在する一対のゲートを有していても良い。
【０１５０】
ここで、あるトランジスタＴが、半導体膜を間に挟んで存在する一対のゲートを有している場合、一方のゲートには信号Ａが、他方のゲートには固定電位Ｖｂが与えられてもよい。
【０１５１】
信号Ａは、例えば、導通状態または非導通状態を制御するための信号である。信号Ａは、電位Ｖ１、または電位Ｖ２（Ｖ１＞Ｖ２とする）の２種類の電位をとるデジタル信号であってもよい。例えば、電位Ｖ１を高電源電位とし、電位Ｖ２を低電源電位とすることができる。信号Ａは、アナログ信号であってもよい。
【０１５２】
固定電位Ｖｂは、例えば、トランジスタＴのしきい値電圧ＶｔｈＡを制御するための電位である。固定電位Ｖｂは、電位Ｖ１、または電位Ｖ２であってもよい。この場合、固定電位Ｖｂを生成するための電位発生回路を別途設ける必要がなく好ましい。固定電位Ｖｂは、電位Ｖ１、または電位Ｖ２と異なる電位であってもよい。固定電位Ｖｂを低くすることで、しきい値電圧ＶｔｈＡを高くできる場合がある。その結果、ゲート―ソース間電圧Ｖｇｓが０Ｖのときのドレイン電流を低減し、トランジスタＴを有する回路のリーク電流を低減できる場合がある。例えば、固定電位Ｖｂを低電源電位よりも低くしてもよい。固定電位Ｖｂを高くすることで、しきい値電圧ＶｔｈＡを低くできる場合がある。その結果、ゲート―ソース間電圧ＶｇｓがＶＤＤのときのドレイン電流を向上させ、トランジスタＴを有する回路の動作速度を向上できる場合がある。例えば、固定電位Ｖｂを低電源電位よりも高くしてもよい。
【０１５３】
また、トランジスタＴの一方のゲートには信号Ａが、他方のゲートには信号Ｂが与えられてもよい。信号Ｂは、例えば、トランジスタＴの導通状態または非導通状態を制御するための信号である。信号Ｂは、電位Ｖ３、または電位Ｖ４（Ｖ３＞Ｖ４とする）の２種類の電位をとるデジタル信号であってもよい。例えば、電位Ｖ３を高電源電位とし、電位Ｖ４を低電源電位とすることができる。信号Ｂは、アナログ信号であってもよい。
【０１５４】
信号Ａと信号Ｂが共にデジタル信号である場合、信号Ｂは、信号Ａと同じデジタル値を持つ信号であってもよい。この場合、トランジスタＴのオン電流を向上し、トランジスタＴを有する回路の動作速度を向上できる場合がある。このとき、信号Ａの電位Ｖ１は信号Ｂの電位Ｖ３と異なっていても良い。また、信号Ａの電位Ｖ２は信号Ｂの電位Ｖ４と異なっていても良い。例えば、信号Ｂが入力されるゲートに対応するゲート絶縁膜が、信号Ａが入力されるゲートに対応するゲート絶縁膜よりも厚い場合、信号Ｂの電位振幅（Ｖ３−Ｖ４）を、信号Ａの電位振幅（Ｖ１−Ｖ２）より大きくしても良い。そうすることで、トランジスタＴの導通状態または非導通状態に対して、信号Ａが与える影響と、信号Ｂが与える影響と、を同程度とすることができる場合がある。
【０１５５】
信号Ａと信号Ｂが共にデジタル信号である場合、信号Ｂは、信号Ａと異なるデジタル値を持つ信号であってもよい。この場合、トランジスタＴの制御を信号Ａと信号Ｂによって別々に行うことができ、より高い機能を実現できる場合がある。例えば、トランジスタＴがｎチャネル型である場合、信号Ａが電位Ｖ１であり、かつ、信号Ｂが電位Ｖ３である場合のみ導通状態となる場合や、信号Ａが電位Ｖ２であり、かつ、信号Ｂが電位Ｖ４である場合のみ非導通状態となる場合には、一つのトランジスタでＮＡＮＤ回路やＮＯＲ回路等の機能を実現できる場合がある。また、信号Ｂは、しきい値電圧ＶｔｈＡを制御するための信号であってもよい。例えば、信号Ｂは、トランジスタＴを有する回路が動作している期間と、当該回路が動作していない期間と、で電位が異なる信号であっても良い。信号Ｂは、回路の動作モードに合わせて電位が異なる信号であってもよい。この場合、信号Ｂは信号Ａほど頻繁には電位が切り替わらない場合がある。
【０１５６】
信号Ａと信号Ｂが共にアナログ信号である場合、信号Ｂは、信号Ａと同じ電位のアナログ信号、信号Ａの電位を定数倍したアナログ信号、または、信号Ａの電位を定数だけ加算もしくは減算したアナログ信号等であってもよい。この場合、トランジスタＴのオン電流を向上し、トランジスタＴを有する回路の動作速度を向上できる場合がある。信号Ｂは、信号Ａと異なるアナログ信号であってもよい。この場合、トランジスタＴの制御を信号Ａと信号Ｂによって別々に行うことができ、より高い機能を実現できる場合がある。
【０１５７】
信号Ａがデジタル信号、信号Ｂがアナログ信号であってもよい。信号Ａがアナログ信号、信号Ｂがデジタル信号であってもよい。
【０１５８】
また、トランジスタＴの一方のゲートには固定電位Ｖａが、他方のゲートには固定電位Ｖｂが与えられてもよい。トランジスタＴの両方のゲートに固定電位を与える場合、トランジスタＴを、抵抗素子と同等の素子として機能させることができる場合がある。例えば、トランジスタＴがｎチャネル型である場合、固定電位Ｖａまたは固定電位Ｖｂを高く（低く）することで、トランジスタの実効抵抗を低く（高く）することができる場合がある。固定電位Ｖａ及び固定電位Ｖｂを共に高く（低く）することで、一つのゲートしか有さないトランジスタによって得られる実効抵抗よりも低い（高い）実効抵抗が得られる場合がある。
【０１５９】
また、図２２では、トランジスタがすべてｎチャネル型である場合を例示している。画素２０内のトランジスタがすべて同じチャネル型である場合、トランジスタの作製工程において、半導体膜に一導電性を付与する不純物元素の添加などの工程を、一部省略することができる。ただし、表示装置では、必ずしも画素２０内のトランジスタがすべてｎチャネル型である必要はない。例えば、トランジスタ２１およびトランジスタ２３をＰチャネル型にしてもよい。
【０１６０】
また、トランジスタ２１およびトランジスタ２３の代わりに、電気的スイッチ、機械的スイッチ、または、ＭＥＭＳ素子などを用いてもよい。
【０１６１】
〈表示装置の駆動方法〉
表示装置の駆動方法の一例について示すタイミングチャートを図２７（Ａ）に示す。図２７（Ａ）に示すタイミングチャートは、図の横方向に経過時間を、縦方向に走査する行をとっている。
【０１６２】
図２７（Ａ）に示すように、本実施の形態に示す表示装置は、１行目からｍ行目まで行ごとに順番に画素を走査し、この走査を繰り返すことによって画像を表示する。１行目の走査を開始してからｍ行目まで走査を行って、再度１行目の走査を行うまでの時間を１フレーム期間と呼ぶ。１フレーム期間には、ｍ行目の走査を行ってから再度１行目の走査を行うまで、ブランキング期間と呼ばれる画像を表示するための走査が行われない期間がある。なお、１行目の走査を開始してからｍ行目まで走査を行う期間を、アドレス期間、または、信号書き込み期間などと呼ぶことがある。つまり、１フレーム期間は、アドレス期間とブランキング期間とから構成される。ただし、１フレーム期間が、複数のサブフレーム期間を有する場合もある。その場合、各サブフレーム期間は、それぞれ、アドレス期間を有する場合がある。また、ある行において選択されて映像信号が入力され、次のフレーム期間において、再度行が選択されて新たな信号が入力されるまでの期間を、表示期間と呼ぶことがある。つまり、ある画素について、実質的に１つの階調の表示を行っている期間を表示期間と呼ぶことがある。なお、表示期間の長さは、全ての行で同じであるが、表示期間が始まるタイミングと終わるタイミングは、行によって変わってくることが多い。
【０１６３】
画像を表示するための走査を行っている間に、駆動用トランジスタの電流特性を読み出そうとすると、読み出しのための信号の入力によって画像の表示が乱れてしまう場合がある。しかしながら、ブランキング期間に画素が黒表示の行を選択して電流特性の読み出しを行うことで、当該行の黒表示を乱すことなく、電流特性の読み出しを行うことができる。特に、例えば、１行すべての画素が黒表示の場合には、電流特性の読み出しを容易に行うことが出来る。なお、黒表示の状態のことを、非表示の状態、と呼ぶ場合もある。または、黒表示の状態のことを、階調数がゼロの状態、と呼ぶ場合もある。また、黒以外の階調の表示を行っている状態のことを、表示の状態、と呼ぶ場合もある。または、黒以外の階調の表示を行っている状態のことを、階調数がゼロより大きい状態、と呼ぶ場合もある。最も明るい階調の表示を行っている状態のことを、白表示の状態、と呼ぶ場合もある。または、最も明るい階調の表示を行っている状態のことを、最高階調数での表示の状態、と呼ぶ場合もある。
【０１６４】
以下では、表示装置の駆動方法の一例として、ブランキング期間の間に、１行すべての画素が黒表示の行の駆動用トランジスタの電流特性の情報を読み出すことによって、駆動用トランジスタの電流特性のばらつきを補正する表示装置の駆動方法について説明する。
【０１６５】
図２７を用いて図２１および図２２に示す表示装置の駆動方法の一例について説明する。特に、図２２に示すｉ行ｊ列の画素２０＿（ｉ，ｊ）に注目して説明を行う。なお、以下においては、ｉ行目の画素２０がすべて黒表示になる場合について説明する。
【０１６６】
まず、アドレス期間の表示装置の駆動方法について説明する。１フレーム期間のアドレス期間が開始すると、図２７（Ａ）に示すように、１行目からｍ行目まで行ごとに順番に画素を走査していく。ｉ行目の画素が選択されると、配線ＳＬ＿ｉに選択信号が入力され、トランジスタ２３がオン状態となる。トランジスタ２３がオン状態となると、配線ＩＬ＿ｊとトランジスタ２２のソース電極またはドレイン電極の他方（以下、トランジスタ２２のソース電極と呼ぶ場合がある）が導通し、トランジスタ２２のソース電極に配線ＩＬ＿ｊの電位が与えられる。なお、配線ＩＬ＿ｊの電位は、発光素子２４が発光状態とならないような電位である。例えば、配線ＩＬ＿ｊの電位は、発光素子２４の共通電極の電位と同じ電位である。
【０１６７】
ここで、読み出し回路１６に用いられるオペアンプ３０は、非反転入力端子の電位と、反転入力端子の電位とが、等しくなるように動作するので、配線ＩＬ＿ｊの電位は、非反転入力端子の電位によって制御することができる。したがって、読み出し回路１６は、配線ＩＬ＿ｊの電位を制御することができる機能を有しているとも言える。よって、上記において、読み出し回路１６によって、配線ＩＬ＿ｊの電位を制御してもよい。
【０１６８】
その後、または、同時に、配線ＧＬ＿ｉに選択信号が入力され、トランジスタ２１がオン状態となる。トランジスタ２１がオン状態となると、配線ＤＬ＿ｊとトランジスタ２２のゲート電極が導通する。ここで、配線ＤＬ＿ｊは画素２０＿（ｉ，ｊ）の映像信号が与えられているため、トランジスタ２２のゲート電極に画素２０＿（ｉ，ｊ）の映像信号に対応する電位が与えられる。つまり、トランジスタ２２のゲート―ソース間に、配線ＤＬ＿ｊの電位と配線ＩＬ＿ｊの電位との間の電圧が供給される。
【０１６９】
これにより、トランジスタ２２のゲート―ソース間の電位差が安定し、トランジスタ２２のゲート電極または容量素子２５に保持された映像信号に応じた電流を、配線ＣＬ＿ｊから発光素子２４に供給することが可能となる。
【０１７０】
なお、配線ＧＬ＿ｉと配線ＣＬ＿ｊとが１本にまとめられている場合は、配線ＧＬ＿ｉと配線ＣＬ＿ｊとが、同時に選択される場合と同様の動作を行うこととなる。
【０１７１】
ｉ＋１行目の画素が選択されると、配線ＧＬ＿ｉおよび配線ＳＬ＿ｉに入力されていた選択信号が供給されなくなり、配線ＧＬ＿ｉおよび配線ＳＬ＿ｉには、非選択信号が供給される。その結果、トランジスタ２１およびトランジスタ２３がオフ状態となる。これにより、トランジスタ２２のゲート―ソース間の電位差が保持されて、次のフレームで画素２０＿（ｉ，ｊ）が選択されるまで発光素子２４の発光状態または非発光状態が維持される。そして、トランジスタ２２のゲート―ソース間の電圧に応じた電流が、トランジスタ２２から発光素子２４に供給される。そのため、映像信号に応じた画像を表示することが可能となる。仮に、配線ＤＬ＿ｊから供給された映像信号が黒表示の信号の場合には、トランジスタ２２には電流が流れず、発光素子２４にも電流が流れない。その結果、発光素子２４は、黒表示、または、非表示状態となる。
【０１７２】
続いて、１フレーム目のブランキング期間の表示装置の駆動方法について説明する。図２７（Ｂ）に表示装置の駆動方法の一例のフローチャートを示す。図２７（Ｂ）に示すように、表示装置の駆動方法をＳＴＥＰ１乃至ＳＴＥＰ３に分けて説明する。
【０１７３】
まず、全ての画素が黒表示の行を選択して、選択した行に電流特性の情報を読み出すための信号（以下、読み出し用の信号と呼ぶ場合がある。）を入力する、ＳＴＥＰ１について説明する。
【０１７４】
ブランキング期間が開始すると、図２７（Ａ）に示すように、１行目からｍ行目まで行ごとに順番に走査していく。ただし、画素は、対象の行以外では、選択されない。つまり、対象の行以外は、選択信号は供給されず、非選択信号が供給される。
【０１７５】
１行目からｍ行目まで行ごとに順番に走査していくのは、例えば、ゲート線駆動回路がシフトレジスタ回路を有する場合である。１行目からｍ行目まで行ごとに順番に走査するのは、あくまでもゲート線駆動回路の中のみであり、ゲート線駆動回路から、全ての画素に、選択信号が供給されるわけではない。あくまでも、黒表示の行のみ、選択信号が供給される。これにより、黒表示の行以外の行の画素に保存された信号が保持され続けることとなる。なお、ゲート線駆動回路として、デコーダ回路などが使用されている場合には、任意の順序で、任意の行を選択できる。したがって、その場合には、ブランキング期間において、ゲート線駆動回路が１行目からｍ行目まで行ごとに順番に走査する必要はない。走査せずに、所定の行（黒表示の行）のみをすぐに選択して、読み出し用の信号を画素に入力すればよい。なお、選択する行は、１行のみであることが望ましい。これにより、信号が混じってしまうことを防ぐことが出来る。
【０１７６】
ｉ行目の画素が選択されると、配線ＳＬ＿ｉに選択信号が入力され、トランジスタ２３がオン状態となる。トランジスタ２３がオン状態となると、配線ＩＬ＿ｊとトランジスタ２２のソース電極が導通し、トランジスタ２２のソース電極に配線ＩＬ＿ｊの電位が与えられる。なお、配線ＩＬ＿ｊの電位は読み出し回路１６で設定することができる。
【０１７７】
このとき、配線ＩＬ＿ｊの電位は、共通電位より低い、または共通電位と同程度とすることが好ましい。このように配線ＩＬ＿ｊの電位を設定することにより、発光素子２４に逆方向のバイアスが印加されるか、バイアスが印加されない状態とすることができ、ｉ行目の画素の黒表示の状態を維持することができる。また、少なくともＳＴＥＰ３まで黒表示の状態を維持できるように、発光素子２４に順方向のバイアスが印加されるとしても、配線ＩＬ＿ｊと共通電位の電位差は、微弱な電位差に抑えるものとする。微弱な電位差としては、数ボルト程度以下が好ましく、例えば、２ボルト以下、より好ましくは１ボルト以下とする。そして、トランジスタ２２を流れる電流は、発光素子２４には流れず、配線ＩＬ＿ｊの方へ流れるための準備が整う。
【０１７８】
その後、または、同時に、配線ＧＬ＿ｉに選択信号が入力され、トランジスタ２１がオン状態となる。トランジスタ２１がオン状態となると、配線ＤＬ＿ｊとトランジスタ２２のゲート電極が導通する。ここで、配線ＤＬ＿ｊは読み出し用の信号が与えられているため、トランジスタ２２をオン状態とすることができる。
【０１７９】
ここで、ｉ行以外の行については、読み出し用の信号が入力されないように、トランジスタ２１をオフ状態のままにしておける信号を配線ＧＬに入力しておく。そのため、ｉ行以外の行の画素内では、アドレス期間中に入力された映像信号が維持される。
【０１８０】
次に、選択した行のトランジスタ２２（駆動用トランジスタ）の電流特性の情報を読み出し回路で読み出す、ＳＴＥＰ２について説明する。ＳＴＥＰ１が終わると、走査がｉ行目からｉ＋１行目に移るので、配線ＧＬ＿ｉに入力されていた選択信号がなくなり、トランジスタ２１がオフ状態になる。これにより、ＳＴＥＰ１でトランジスタ２２のゲート電極に入力した読み出し用の信号が維持される。
【０１８１】
これに対して、トランジスタ２３はＳＴＥＰ２の間もオン状態としなければならない。このため、配線ＳＬ＿ｉには、ＳＴＥＰ２においても引き続きＳＴＥＰ１と同様にトランジスタ２３がオン状態となる信号が入力され続ける必要がある。例えば、配線ＳＬにラッチ回路を接続し、ＳＴＥＰ１の時の入力信号をＳＴＥＰ２においても保持できるようにしてやればよい。
【０１８２】
なお、ゲート線駆動回路において、デコーダ回路などが採用されている場合には、配線ＳＬにラッチ回路などを接続しなくても、デコーダ回路に入力される信号を制御することによって、配線ＳＬ＿ｉに、選択信号を供給し続けることは可能である。
【０１８３】
このようにトランジスタ２１をオフ状態に、トランジスタ２２およびトランジスタ２３をオン状態にしてやることにより、配線ＣＬ＿ｊがトランジスタ２２およびトランジスタ２３を介して読み出し回路１６と導通状態となる。そして、トランジスタ２２に供給された読み出し用の信号の大きさに応じて、トランジスタ２２から、配線ＩＬ＿ｊ、および読み出し回路１６へ、電流が出力される。これにより、画素２０＿（ｉ，ｊ）のトランジスタ２２の電流特性の情報を読み出し回路１６で読み出すことができる。
【０１８４】
また、ＳＴＥＰ２の間もトランジスタ２１をオン状態としておき、配線ＤＬ＿ｊには、読み出し用の信号が与えられ続けておいてもよい。その場合、例えば、配線ＩＬ＿ｊに、一旦、トランジスタ２２がオンするような電位を供給する。その後、配線ＩＬ＿ｊをフローティング状態としてもよい。その結果、配線ＩＬ＿ｊの電位が徐々に上がっていく。そして、トランジスタ２２がオフするような電位、つまり、トランジスタ２２のゲート―ソース間電圧が、トランジスタ２２のしきい値電圧に近くなると、トランジスタ２２がオフする。その結果、配線ＩＬ＿ｊの電位の上昇が止まる。このときの電位、つまり、トランジスタ２２のソース端子の電位を、読み出し回路１６で読み出してもよい。その結果、トランジスタ２２のしきい値電圧を読み出すことが出来る。なお、トランジスタ２２のソース端子の電位を読み出す場合、トランジスタ２２がオフ状態となる前の電位を読み出してもよい。
【０１８５】
ここで、トランジスタ２２の電流特性の情報としては、各画素におけるトランジスタ２２の電流特性のばらつきに関する情報ならばどのような情報でもよい。例えば、トランジスタ２２の電流値でもよいし、トランジスタ２２のしきい値電圧でもよい。なお、電流値を読み出せば、その大きさから、しきい値電圧、移動度、チャネル長、または、チャネル幅などの少なくとも一つが、どのようにばらついているのか、または、劣化しているのか、を知ることが出来る。例えば、読み出す情報が電流値である場合、その電流は、ＳＴＥＰ１において入力された読み出し用の信号に応じた大きさを有する。
【０１８６】
読み出せるトランジスタの電流特性の情報は、読み出し回路１６の回路構成により異なる。上述の具体的な構成例として挙げた読み出し回路を用いることにより、少なくとも２種類以上から選択してトランジスタの電流特性の情報を取得することができる。これらの情報は互いに関連しているため、複数種類のデータを取得することでより確実に駆動トランジスタの電流特性のばらつきを補正することができる。
【０１８７】
次に、選択された行に黒表示用の信号を入力して黒表示にする、ＳＴＥＰ３について説明する。ＳＴＥＰ１で入力された読み出し用の信号はトランジスタ２２をオン状態にする信号であり、この信号が入力された状態でトランジスタ２３をオフ状態とすると、発光素子２４に順方向のバイアスが印加されて発光状態となってしまう。これを防ぐためＳＴＥＰ３で再度選択された行に黒表示用の信号の入力を行う。
【０１８８】
黒表示用の信号の入力のために、再度１行目からｍ行目まで行ごとに順番に走査していく。ただし、画素は、対象の行以外では、選択されない。つまり、対象の行以外は、選択信号は供給されず、非選択信号が供給される。
【０１８９】
なお、ＳＴＥＰ１の場合と同様、ＳＴＥＰ３の場合においても、１行目からｍ行目まで行ごとに順番に走査していくのは、例えば、ゲート線駆動回路がシフトレジスタ回路を有する場合である。１行目からｍ行目まで行ごとに順番に走査するのは、あくまでもゲート線駆動回路の中のみであり、ゲート線駆動回路から、全ての画素に、選択信号が供給されるわけではない。あくまでも、黒表示の行のみ、選択信号が供給される。これにより、黒表示の行以外の行の画素に保存された信号が保持され続けることとなる。なお、ゲート線駆動回路として、デコーダ回路などが使用されている場合には、任意の順序で、任意の行を選択できる。したがって、その場合には、ゲート線駆動回路が１行目からｍ行目まで行ごとに順番に走査する必要はない。走査せずに、所定の行（黒表示の行）のみをすぐに選択して、黒表示用の信号を画素に入力すればよい。
【０１９０】
そして、ｉ行目の画素が選択されると、対象の行である配線ＧＬ＿ｉに、選択信号を入力してトランジスタ２１をオン状態とする。配線ＤＬ＿ｊには、トランジスタ２２がオフ状態となる、黒表示用の信号が入力されているので、当該信号がトランジスタ２２のゲート電極に与えられ、トランジスタ２２はオフ状態となる。
【０１９１】
なお、このとき、配線ＳＬ＿ｉには、トランジスタ２３がオン状態となる選択信号が供給されている。その結果、配線ＩＬ＿ｊを介してトランジスタ２２のゲート―ソース間に、トランジスタ２２がオフ状態となるような電圧を供給することが出来る。
【０１９２】
ここで、読み出し回路１６に用いられるオペアンプ３０は、非反転入力端子の電位と、反転入力端子の電位とが、等しくなるように動作するので、配線ＩＬ＿ｊの電位は、非反転入力端子の電位によって制御することができる。よって、上記において、読み出し回路１６によって、配線ＩＬ＿ｊの電位を制御してもよい。
【０１９３】
その後、配線ＳＬ＿ｉにトランジスタ２３がオフ状態となる非選択信号を与えて、トランジスタ２３をオフ状態にする。同様に、配線ＧＬ＿ｉにトランジスタ２１がオフ状態となる非選択信号を与えて、トランジスタ２１をオフ状態にする。このようにしてＳＴＥＰ３から次のフレームの画素の走査までｉ行目の画素２０の非発光状態を維持することができる。
【０１９４】
図２７（Ａ）に示すように、ＳＴＥＰ３が終わると、図２１に示す表示装置は１フレーム期間を終わらせ、次のフレームの表示を開始する。ここで、ＳＴＥＰ２で読み出されたトランジスタ２２の電流特性の情報に従って、トランジスタ２２の電流特性のばらつきを補正した映像信号を作成し、対応する画素に入力することができる。その結果、トランジスタのばらつき、または、劣化の影響を低減することができる。
【０１９５】
なお、ｉ行目以外にも１行すべての画素が黒表示の行が複数ある場合、図２７（Ｂ）に示すように、ブランキング期間中に複数回ＳＴＥＰ１およびＳＴＥＰ２を繰り返してもよい。または、１つのフレーム期間内においては、何れか一つの行のみを対象にして、ＳＴＥＰ１からＳＴＥＰ３を実行してもよい。他の行は、次以降のフレーム期間において、ＳＴＥＰ１からＳＴＥＰ３を実行してもよい。
【０１９６】
また、画像の表示を始めてから一度も１行すべての画素が黒表示にならなかった行については、例えば、表示装置の電源が切られる際、表示装置の電源が入力された直後、所定の期間中に表示装置が使用されていないとき、深夜、または、早朝などの少なくとも一つに当該行のトランジスタ２２の電流特性の情報を読み出しておくことが好ましい。
【０１９７】
または、ブランキング期間中に、トランジスタ２２の電流特性の情報を読み出さなくてもよい。例えば、表示装置の電源が切られる際、表示装置の電源が入力された直後、所定の期間中に表示装置が使用されていないとき、深夜、または、早朝などの少なくとも一つに、全画素、または、一部の画素について、トランジスタ２２の電流特性の情報を読み取っておいてもよい。
【０１９８】
以上の駆動方法を用いて本実施の形態に示す表示装置の各画素の駆動用トランジスタの電流特性のばらつきを補正することができる。この駆動方法においては、表示装置の表示動作と並行して駆動用トランジスタの電流特性のばらつきを補正することができる。
【０１９９】
これにより、表示ムラの少ない表示装置を実現できる。または、これにより、高精細な表示を行うことができる表示装置を実現できる。または、これにより、トランジスタの特性ばらつきの影響を低減することができる半導体装置を実現できる。または、これにより、トランジスタのしきい値電圧のばらつきの影響を低減することができる半導体装置を実現できる。または、これにより、トランジスタの移動度のばらつきの影響を低減することができる半導体装置を実現できる。
【０２００】
また、本実施の形態に示す表示装置を組み込んだ製品について、出荷前検査を行うとき、製品の表示検査をしながら、製品の画素の発光輝度のばらつきの補正を行うことができる。よって、製品の出荷前の検査期間を短縮することができるので、製品のコストダウンを図ることができる。
【０２０１】
また、上記の表示装置の駆動方法は、出荷した後の製品においても、電源を入れて画像を表示するたびに行われる。よって、製品出荷後の経時的な劣化などによる発光輝度のばらつきについても、自動的に補正を行うことができる。これにより、製品寿命の延長を図ることができる。
【０２０２】
なお、上記の表示装置の駆動方法においては、ブランキング期間に電流特性の情報を読み出していたが、本実施の形態に示す表示装置の駆動方法は必ずしもこれに限られるものではない。例えば、表示画面が暗転して全画素が黒表示となっているとき、または、動画特性を向上させるために、黒画面挿入を行っているとき、などに電流特性の情報の読み出しを行ってもよい。
【０２０３】
本実施の形態に示す表示装置の画素構造は図２２に示す構造に限られるものではない。例えば、図２２に示す画素２０＿（ｉ，ｊ）において、発光素子２４とトランジスタ２２の間にスイッチ２６を設ける構造としてもよい。その場合の回路図を、図２８（Ａ）および図２８（Ｂ）に示す。図２８（Ａ）は図２２においてスイッチ２６を設けた場合を示し、図２８（Ｂ）は図２５においてスイッチ２６を設けた場合を示している。ＳＴＥＰ１およびＳＴＥＰ２においてスイッチ２６を非導通状態としておくことにより、ＳＴＥＰ１およびＳＴＥＰ２の間、より確実に発光素子２４を非発光状態のまま維持しておくことができる。
【０２０４】
〈特定の色相の画素から電流特性を読み出す構成例〉
図２１および図２２に示す表示装置の駆動方法においては、選択した行のすべての画素の電流特性の情報の読み出しを一括で行ったが、本実施の形態に示す表示装置の駆動方法はこれに限られるものではなく、選択した行の特定の画素から電流特性の情報の読み出しを行ってもよい。例えば、同じ行の特定の列の画素、または、同じ行の特定の色相を表示する画素から電流特性の情報の読み出しを行ってもよい。
【０２０５】
同じ行の特定の色相を表示する画素から電流特性の情報の読み出しを行うことができる、駆動回路１２、回路部１３および画素部１５の構成の一例について図２９を用いて説明する。なお、図２９では、配線ＤＬと配線ＩＬを３つの列に分けた場合の例を示したが、本発明の一態様は、これに限定されない。さらに多くの列ごとに分けてもよい。
【０２０６】
図２９に示す表示装置は、一例として、画素部１５の同じ行に赤色を発色する画素、緑色を発色する画素および青色を発色する画素が１ユニットになって一つの色を発色する構造となっている。また、駆動回路１２ではこの１ユニットに対して一種類の映像信号または読み出し用の信号が与えられ、赤、緑、青の画素に対応した信号に分割される。また、回路部１３ではこの１ユニットに対して一つ読み出し回路１６が設けられる。
【０２０７】
赤色を発色する画素２０＿１Ｒは、配線ＤＬ＿１Ｒおよびスイッチ１４１＿１Ｒを介して駆動回路１２から信号が入力され、配線ＩＬ＿１Ｒおよびスイッチ１４２＿１Ｒを介して読み出し回路１６＿１と電気的に接続される。同様に、緑色を発色する画素２０＿１Ｇは、配線ＤＬ＿１Ｇおよびスイッチ１４１＿１Ｇを介して駆動回路１２から信号が入力され、配線ＩＬ＿１Ｇおよびスイッチ１４２＿１Ｇを介して読み出し回路１６＿１と電気的に接続される。同様に、青色を発色する画素２０＿１Ｂは、配線ＤＬ＿１Ｂおよびスイッチ１４１＿１Ｂを介して駆動回路１２から信号が入力され、配線ＩＬ＿１Ｂおよびスイッチ１４２＿１Ｂを介して読み出し回路１６＿１と電気的に接続される。
【０２０８】
また、画素２０＿１Ｒ乃至画素２０＿１Ｂと隣接する列に設けられた画素２０＿２Ｒ乃至画素２０＿２Ｂも同様の構成を有する。
【０２０９】
スイッチ１４１＿１Ｒおよびスイッチ１４１＿２Ｒは行方向に延設して設けられた配線ＳＷ１＿Ｒによって制御される。また、スイッチ１４１＿１Ｇおよびスイッチ１４１＿２Ｇは行方向に延設して設けられた配線ＳＷ１＿Ｇによって制御される。また、スイッチ１４１＿１Ｂおよびスイッチ１４１＿２Ｂは行方向に延設して設けられた配線ＳＷ１＿Ｂによって制御される。また、スイッチ１４２＿１Ｒおよびスイッチ１４２＿２Ｒは行方向に延設して設けられた配線ＳＷ２＿Ｒによって制御される。また、スイッチ１４２＿１Ｇおよびスイッチ１４２＿２Ｇは行方向に延設して設けられた配線ＳＷ２＿Ｇによって制御される。また、スイッチ１４２＿１Ｂおよびスイッチ１４２＿２Ｂは行方向に延設して設けられた配線ＳＷ２＿Ｂによって制御される。
【０２１０】
このような構成の表示装置を用いることによって、同じ行の特定の色相を表示する画素から電流特性の情報の読み出しを行うことができる。例えば、同じ行の赤色を発色する画素（図２９中では画素２０＿１Ｒおよび画素２０＿２Ｒ）のみに読み出し用の信号を入力し、同じ行の赤色を発色する画素のみから電流特性の情報を読み出すことができる。
【０２１１】
このような構造とすることによって、画素と一対一で設けていた回路（例えば読み出し回路など）を３個の画素の１ユニットに対して１個だけ設ければよくなるので、当該回路の占有面積を低減することができる。なお、図２９では、３個の画素で１ユニットとなっていたが、本発明の一態様は、これに限定されない。さらに多くの画素で１ユニットとなるようにしてもよい。
【０２１２】
なお、図２９に示す表示装置では、駆動回路１２および回路部１３の両方に、スイッチを設けて特定の色相の画素ごとに処理を分割できるようにしたが、本実施の形態に示す表示装置はこれに限られるものではない。駆動回路１２または回路部１３のいずれか一方のみにスイッチを設ける構成としてもよい。また、配線ＳＷ１＿Ｒと配線ＳＷ２＿Ｒなど同じ画素に電気的に接続されたスイッチを制御する配線を電気的に接続させる、または配線信号を同期させる構造としてもよい。
【０２１３】
〈出力制御回路の構成例〉
図２１および図２２に示す表示装置の駆動方法において、１行目から順番に走査して１行すべてが黒表示の行を選択して電流特性の情報を読み出した。このような駆動方法を用いる場合、駆動回路１１から出力された信号を制御する出力制御回路を設けるのが好ましい。出力制御回路の構成の一例について図３０（Ａ）および図３０（Ｂ）を用いて説明する。図３０（Ａ）は表示装置の駆動回路１１、出力制御回路１４および画素部１５を示しており、図３０（Ｂ）は、図３０（Ａ）中に示されるラッチ回路１４３の構成の一例を示している。
【０２１４】
図３０（Ａ）に示す表示装置は、駆動回路１１と画素部１５の間に出力制御回路１４を設ける構成となっている。駆動回路１１と電気的に接続された配線ＳＬ＿ｉは、出力制御回路１４において二股に分かれており、一方はラッチ回路１４３およびスイッチ１４４を介して行方向に延設され、他方はスイッチ１４５を介して行方向に延設されている。配線ＳＬ＿ｉはスイッチ１４４およびスイッチ１４５を介して合流し、画素部１５に向かって行方向に延設して設けられている。
【０２１５】
ラッチ回路１４３は図３０（Ｂ）に示すように、スイッチ１４６、インバータ１４７、インバータ１４８およびインバータ１４９を有している。スイッチ１４６は、一方の端子が配線ＳＬ＿ｉと電気的に接続され、他方の端子がインバータ１４７の入力端子、およびインバータ１４８の出力端子と電気的に接続されている。インバータ１４７は、出力端子がインバータ１４８の入力端子、およびインバータ１４９の入力端子と電気的に接続されている。インバータ１４９の出力端子はスイッチ１４４の一方の端子と電気的に接続される。スイッチ１４６は列方向に延設して設けられた配線ＳＷ３によって制御される。
【０２１６】
通常の表示においては、スイッチ１４４を非導通状態、スイッチ１４５を導通状態として駆動回路１１から信号を出力する。ブランキング期間において黒表示の行を選択するときには、スイッチ１４４を導通状態、スイッチ１４５を非導通状態として駆動回路１１から信号を出力する。
【０２１７】
さらにブランキング期間において黒表示の行を選択するときには、配線ＳＷ３によってスイッチ１４６を導通状態にする。これによりＳＴＥＰ１において、配線ＳＬ＿ｉに入力された信号をラッチ回路１４３に保持することができる。よって、ｉ＋１行目が選択されて駆動回路１１から配線ＳＬ＿ｉに入力される信号が途切れても、ラッチ回路１４３に保持された信号が配線ＳＬ＿ｉを介することによってトランジスタ２３をオン状態にしておくことができる。
【０２１８】
なお、図３０に示す表示装置では、配線ＳＬについて出力制御回路１４を介して信号を出力する例を示したが、本実施の形態に示す表示装置はこれに限られるものではない。例えば、配線ＳＬに加えて配線ＧＬも出力制御回路１４を介して出力できるようにしてもよい。
【０２１９】
なお、本実施の形態に示す表示装置において、配線ＧＬについては、ラッチ回路１４３を用いて信号を保持しなくても上記の駆動方法を用いることができるので、ラッチ回路１４３を用いない構成としてもよい。
【０２２０】
また、本実施の形態に示す表示装置は必ずしも出力制御回路１４を用いなくてもよい。例えば、デコーダなどを用いて駆動回路１１の信号を好きな行に選択的に出力できる場合、出力制御回路１４を用いない構成とすることができる。
【０２２１】
なお、本実施の形態は、基本原理の一例について述べたものである。したがって、本実施の形態の一部または全部について、他の実施の形態の一部また全部と、自由に組み合わせたり、適用させたり、置き換えて実施することができる。
【０２２２】
（実施の形態２）
〈表示装置の変形例１〉
本実施の形態では、実施の形態１とは異なる態様の表示装置の構成および駆動方法について、図３１および図３２を用いて説明する。
【０２２３】
本実施の形態に係る表示装置の画素構造について図３１に示す。なお、本実施の形態に示す表示装置は、図２１で示す表示装置と同様に、（ｍ×ｎ）個の画素１５０を有する画素部１５、各種周辺回路、および各種配線を有しており、周辺回路および配線などの符号は共通のものを用いる。
【０２２４】
ただし、画素構造が実施の形態１と異なっていることに伴い、周辺回路および配線の構成も一部図２１で示したものとは異なっている。具体的には、配線ＩＬが行方向に延設して設けられている点、および回路部１３が配線ＤＬと電気的に接続されている点である。その場合、図２３に示したように、スイッチを設けて、回路部１３と駆動回路１２とが、スイッチを切り替えて、配線ＤＬと導通されるようにしてもよい。
【０２２５】
図３１にｉ行（ｉは１以上ｍ以下の整数）ｊ列（ｊは１以上ｎ以下の整数）の画素１５０＿（ｉ，ｊ）の構成を示す。画素１５０＿（ｉ，ｊ）は、トランジスタ１５１、トランジスタ１５２、トランジスタ１５３、発光素子１５４および容量素子１５５を有している。画素１５０＿（ｉ，ｊ）が有するこれらの素子は、配線ＧＬ＿ｉ、配線ＳＬ＿ｉ、配線ＤＬ＿ｊ、配線ＣＬ＿ｊおよび配線ＩＬ＿ｉとそれぞれ電気的に接続されている。なお、図３１では、配線ＣＬは列方向に延設して設けられ、配線ＩＬは行方向に延設して設けられているが、これに限られることなく、延設する方向を適宜変えてもよい。
【０２２６】
具体的な画素１５０＿（ｉ，ｊ）の接続関係は、以下のようになる。トランジスタ１５１は、ゲート電極が、配線ＧＬ＿ｉと電気的に接続され、ソース電極またはドレイン電極の一方が、配線ＤＬ＿ｊと電気的に接続され、ソース電極またはドレイン電極の他方が、発光素子１５４の電極の一方（以下、画素電極と呼ぶ場合がある。）と電気的に接続される。トランジスタ１５２は、ゲート電極が、トランジスタ１５３のソース電極またはドレイン電極の一方と電気的に接続され、ソース電極またはドレイン電極の一方が、配線ＣＬ＿ｊと電気的に接続され、ソース電極またはドレイン電極の他方（以下、トランジスタ１５２のソース電極と呼ぶ場合がある）が、発光素子１５４の電極の一方と電気的に接続される。トランジスタ１５３は、ゲート電極が、配線ＳＬ＿ｉと電気的に接続され、ソース電極またはドレイン電極の他方が、配線ＩＬ＿ｉと電気的に接続される。発光素子１５４は、電極の他方（以下、共通電極と呼ぶ場合がある。）に共通電位が与えられる。
【０２２７】
また、配線ＤＬ＿ｊは、回路部１３に含まれる読み出し回路１６と電気的に接続される。
【０２２８】
また、容量素子１５５は、電極の一方が、トランジスタ１５３のソース電極またはドレイン電極の一方、およびトランジスタ１５２のゲート電極と電気的に接続され、電極の他方が、トランジスタ１５２のソース電極またはドレイン電極の他方、トランジスタ１５１のソース電極またはドレイン電極の他方、および発光素子１５４の画素電極と電気的に接続される。このように容量素子１５５を設けることで、トランジスタ１５２のゲート電極に多くの電荷を保持することができ、映像情報の保持期間をより長くすることができる。
【０２２９】
なお、容量素子１５５は必ずしも設ける必要はなく、例えば、トランジスタ１５２の寄生容量が大きい場合は、当該寄生容量で容量素子１５５の代替とすることができる。
【０２３０】
配線ＣＬは、発光素子１５４に電流を供給する高電位電源線として機能する。また、配線ＩＬは、アナログ的に電位を変更できるようにしてもよい。
【０２３１】
なお、配線ＧＬと配線ＳＬを一種類の配線にまとめる構成としてもよい。その場合の回路図を図３３に示す。一種類の配線にまとめる場合には、配線ＧＬと配線ＳＬとを同時にオンオフする場合と同等となる。したがって、配線ＧＬと配線ＳＬとを同時にオンオフするような駆動方法を採用する場合には、配線ＧＬと配線ＳＬを一種類の配線にまとめることが出来る。
【０２３２】
なお、トランジスタ１５１乃至トランジスタ１５３の構成については、トランジスタ２１乃至トランジスタ２３についての記載を参酌することができる。また、発光素子１５４については、発光素子２４の記載を参酌することができる。
【０２３３】
本実施の形態において、配線ＤＬは読み出し回路１６と駆動回路１２に電気的に接続される。図３２（Ａ）を用いて配線ＤＬ＿ｊと読み出し回路１６および駆動回路１２との接続関係について説明する。
【０２３４】
図３２（Ａ）に示すように、配線ＤＬ＿ｊは、スイッチ１６６を介して読み出し回路１６の端子Ａと電気的に接続され、スイッチ１６８を介して駆動回路１２と電気的に接続される。さらに、読み出し回路１６の端子Ｂは、スイッチ１６７を介して駆動回路１２と電気的に接続される。
【０２３５】
通常画像を表示する際には、スイッチ１６８を導通状態とし、スイッチ１６６およびスイッチ１６７を非導通状態として、駆動回路１２から配線ＤＬ＿ｊに映像信号を出力する。
【０２３６】
ブランキング期間においては、スイッチ１６６およびスイッチ１６７を導通状態とし、スイッチ１６８を非導通状態として、駆動回路１２から読み出し回路１６を介して配線ＤＬ＿ｊに読み出し用の信号を出力する。
【０２３７】
次に、読み出し回路１６の具体的な構成の一例について図３２（Ｂ）に示す回路図を用いて説明する。
【０２３８】
図３２（Ｂ）に示す読み出し回路１６ｅは、オペアンプ３０と、容量素子３２と、抵抗素子３３と、容量素子４２と、スイッチ３１と、スイッチ３８と、スイッチ３９を有する。オペアンプ３０の反転入力端子は、スイッチ３１を介してオペアンプ３０の出力端子と電気的に接続され、スイッチ３９を介して容量素子３２の一方の電極と電気的に接続され、スイッチ３８を介して抵抗素子３３の一方の電極と電気的に接続される。また、オペアンプ３０の非反転入力端子は、容量素子４２の一方の電極と電気的に接続される。また、オペアンプ３０の出力端子は、容量素子３２の他方の電極と電気的に接続され、抵抗素子３３の他方の電極と電気的に接続される。容量素子４２の他方の電極は、参照電位を与えられた配線Ｖｒｅｆと電気的に接続され、参照電位として接地電位、低電圧電源電位などの定電位が与えられる。オペアンプ３０の反転入力端子は、読み出し回路１６ｅの端子Ａとして機能し、オペアンプ３０の非反転入力端子は、読み出し回路１６ｅの端子Ｂとして機能する。
【０２３９】
読み出し回路１６ｅは、オペアンプ３０の反転入力端子がスイッチ１６６を介して配線ＤＬ＿ｊと電気的に接続されている点、オペアンプ３０の非反転入力端子がスイッチ１６７およびスイッチ１６８を介して配線ＤＬ＿ｊと電気的に接続されている点、オペアンプ３０の非反転入力端子と参照電位が与えられた配線Ｖｒｅｆとの間に容量素子４２が設けられている点において読み出し回路１６ｃと異なる。しかしながら、読み出し回路１６ｅの他の構成については、読み出し回路１６ｃと同様である。
【０２４０】
オペアンプ３０は、非反転入力端子の電位と、反転入力端子の電位とが、等しくなるように動作する。したがって、反転入力端子の電位、つまり、配線ＤＬ＿ｊの電位は、非反転入力端子の電位によって制御することが出来る。
【０２４１】
ブランキング期間において、駆動回路１２から出力された読み出し用の信号は、オペアンプ３０を介して配線ＤＬ＿ｊに出力される。容量素子４２が設けられているので、スイッチ１６７を非導通状態として読み出し用の信号を保持することができる。なお、スイッチ１６７および容量素子４２は必ずしも設ける必要はない。例えば、読み出し用の信号を駆動回路１２から出力したままにしておくならば、スイッチ１６７および容量素子４２を設けない構成とすることができる。
【０２４２】
読み出し回路１６ｅは、スイッチ３９を導通状態とし、スイッチ３８を非導通状態とすることにより、積分回路として機能する。よって、読み出し回路１６ｅは、配線ＤＬ＿ｊの電流の積分値を読み出すことができる。
【０２４３】
また、読み出し回路１６ｅは、スイッチ３１およびスイッチ３９を非導通状態とし、スイッチ３８を導通状態とすることにより、電流電圧変換回路として機能する。よって、読み出し回路１６ｅは、配線ＤＬ＿ｊの電流値を電圧値に変換して読み出すことができる。
【０２４４】
このように、読み出し回路１６ｅは、トランジスタの電流特性の情報として、複数種類のデータを読み出すことができるので、より精度よくしきい値電圧のばらつきの補正を行うことができる。さらに読み出し回路１６ｅは、複数種類のデータを読み出す機能をオペアンプ３０の接続をスイッチングすることで実現している。
【０２４５】
よって、読み出し回路１６の占有面積をほとんど増やさずに、しきい値電圧のばらつきの補正の精度を上げることができる。これにより、読み出し回路１６が設けられる駆動回路部の占有面積を低減することができるため、表示装置の狭額縁化を図ることができる。
【０２４６】
次に、図２７と対応させながら、図３１に示す画素構成を有する表示装置の駆動方法の一例として、アドレス期間における動作を述べる。
【０２４７】
まず、配線ＧＬ＿ｉと配線ＳＬ＿ｉとが選択される。その結果、配線ＩＬ＿ｉと配線ＤＬ＿ｊとの間の電圧が、容量素子１５５、すなわち、トランジスタ１５２のゲート―ソース間に入力される。このとき、配線ＤＬ＿ｊの電位が映像信号に応じて変化する。
【０２４８】
なお、このとき、配線ＤＬ＿ｊの電位は、映像信号によらず、発光素子１５４が発光しないような電位となっている。例えば、配線ＤＬ＿ｊの電位は、最も高い場合であっても、発光素子１５４のカソードの電位と同等となっている。
【０２４９】
なお、配線ＤＬ＿ｊの電位が低いため、配線ＩＬ＿ｉの電位も低くなる。例えば、配線ＩＬ＿ｉの電位は、配線ＣＬ＿ｊの電位よりも低い。
【０２５０】
なお、配線ＧＬ＿ｉと配線ＳＬ＿ｉとは、同時に選択状態とならなくてもよい。
【０２５１】
そして、配線ＧＬ＿ｉと配線ＳＬ＿ｉとが非選択となる。その結果、トランジスタ１５２のゲート―ソース間電圧に応じた電流が、トランジスタ１５２から発光素子１５４に供給されて、表示動作が行われる。
【０２５２】
なお、配線ＧＬ＿ｉと配線ＳＬ＿ｉとは、同時に非選択状態とならなくてもよい。
【０２５３】
上記の動作を、各行を選択して走査しながら、順次実行する。これにより、アドレス期間の動作が終了する。
【０２５４】
次に、図２７と対応させながら、図３１に示す画素構成を有する表示装置の駆動方法の一例として、ブランキング期間における電流特性のばらつきの補正方法について説明する。なお、以下においては、ｉ行目の画素１５０がすべて黒表示になる場合について説明する。
【０２５５】
ブランキング期間が開始すると、図２７（Ａ）に示すように、１行目からｍ行目まで行ごとに順番に走査していく。ただし、画素には、対象の行以外は、選択されない。つまり、対象の行以外は、選択信号は供給されず、非選択信号が供給される。
【０２５６】
まず、全ての画素が黒表示の行を選択して読み出し用の信号を入力する、ＳＴＥＰ１について説明する。ｉ行目の画素が選択されると、配線ＳＬ＿ｉに選択信号が入力され、トランジスタ１５３がオン状態となる。トランジスタ１５３がオン状態となると、配線ＩＬ＿ｉとトランジスタ１５２のゲート電極が導通し、トランジスタ１５２のゲート電極に配線ＩＬ＿ｉの電位が与えられる。
【０２５７】
その後、または、同時に、配線ＧＬ＿ｉに選択信号が入力され、トランジスタ１５１がオン状態となる。トランジスタ１５１がオン状態となると、配線ＤＬ＿ｊとトランジスタ１５２のソース電極が導通する。ここで、配線ＤＬ＿ｊは読み出し用の信号が与えられているため、トランジスタ１５２のゲート―ソース間の電位差がトランジスタ１５２のしきい値電圧よりも大きくなり、トランジスタ１５２をオン状態とすることができる。
【０２５８】
このとき、配線ＤＬ＿ｊの電位は、共通電位より低い、または共通電位と同程度とすることが好ましい。このように配線ＤＬ＿ｊの電位を設定することにより、発光素子１５４に逆方向のバイアスが印加されるか、バイアスが印加されない状態とすることができ、ｉ行目の画素の黒表示の状態を維持することができる。また、少なくともＳＴＥＰ３まで黒表示の状態を維持できるように、発光素子１５４に順方向のバイアスが印加されるとしても、配線ＤＬ＿ｊと共通電位の電位差は、微弱な電位差に抑えるものとする。微弱な電位差としては、数ボルト程度以下が好ましく、例えば、２ボルト以下、より好ましくは１ボルト以下とする。そして、トランジスタ１５２を流れる電流は、発光素子１５４には流れず、配線ＤＬ＿ｊの方へ流れるための準備が整う。
【０２５９】
ここで、ｉ行以外の行については、読み出し用の信号が入力されないように、トランジスタ１５１をオフ状態のままにしておける信号を配線ＧＬに入力しておく。
【０２６０】
次に、トランジスタ１５２（駆動用トランジスタ）の電流特性の情報を読み出す、ＳＴＥＰ２について説明する。ＳＴＥＰ１が終わると、走査がｉ行目からｉ＋１行目に移るので、配線ＳＬ＿ｉに入力されていた選択信号がなくなり、トランジスタ１５３がオフ状態になる。これにより、ＳＴＥＰ１でトランジスタ１５２のゲート電極に入力された配線ＩＬ＿ｉの電位が維持される。
【０２６１】
これに対して、トランジスタ１５１はＳＴＥＰ２の間もオン状態としなければならない。このため、配線ＧＬ＿ｉには、ＳＴＥＰ２においても引き続きＳＴＥＰ１と同様にトランジスタ１５１がオン状態となる信号が入力され続ける必要がある。例えば、配線ＧＬにラッチ回路を接続し、ＳＴＥＰ１の時の入力信号をＳＴＥＰ２においても保持できるようにしてやればよい。
【０２６２】
なお、ゲート線駆動回路において、デコーダ回路などが採用されている場合には、配線ＧＬにラッチ回路などを接続しなくても、デコーダ回路に入力される信号を制御することによって、配線ＧＬ＿ｉに、選択信号を供給し続けることは可能である。
【０２６３】
このようにトランジスタ１５３をオフ状態に、トランジスタ１５１およびトランジスタ１５２をオン状態にしてやることにより、配線ＣＬ＿ｊがトランジスタ１５２およびトランジスタ１５１を介して読み出し回路１６と導通状態となる。そして、トランジスタ１５２に供給された読み出し用の信号の大きさに応じて、トランジスタ１５２から、配線ＤＬ＿ｊ、および読み出し回路１６へ、電流が出力される。これにより、画素１５０＿（ｉ，ｊ）のトランジスタ１５２の電流特性の情報を読み出し回路１６で読み出すことができる。
【０２６４】
また、ＳＴＥＰ２の間もトランジスタ１５３をオン状態としておいてもよい。その場合、例えば、配線ＤＬ＿ｊに、一旦、トランジスタ１５２がオンするような電位を供給する。その後、配線ＤＬ＿ｊをフローティング状態としてもよい。その結果、配線ＤＬ＿ｊの電位が徐々に上がっていく。そして、トランジスタ１５２がオフするような電位、つまり、トランジスタ１５２のゲート―ソース間電圧が、トランジスタ１５２のしきい値電圧に近くなると、トランジスタ１５２がオフする。その結果、配線ＤＬ＿ｊの電位の上昇が止まる。このときの電位、つまり、トランジスタ１５２のソース端子の電位を、読み出し回路１６で読み出してもよい。その結果、トランジスタ１５２のしきい値電圧を読み出すことが出来る。なお、トランジスタ１５２のソース端子の電位を読み出す場合、トランジスタ１５２がオフ状態となる前の電位を読み出してもよい。
【０２６５】
ここで、トランジスタ１５２の電流特性の情報としては、各画素におけるトランジスタ１５２の電流特性のばらつきに関する情報ならばどのような情報でもよい。例えば、トランジスタ１５２の電流値でもよいし、トランジスタ１５２のしきい値電圧でもよい。
【０２６６】
次に、選択された行に黒表示用の信号を入力して黒表示にする、ＳＴＥＰ３について説明する。ＳＴＥＰ１で入力された読み出し用の信号はトランジスタ１５２をオン状態にする信号であり、この信号が入力された状態でトランジスタ１５１をオフ状態とすると、発光素子１５４に順方向のバイアスが印加されて発光状態となってしまう。
【０２６７】
これを防ぐために、再度１行目からｍ行目まで行ごとに順番に走査していく。ただし、画素には、対象の行以外は、選択されない。つまり、対象の行以外は、選択信号は供給されず、非選択信号が供給される。そして、対象の行である配線ＧＬ＿ｉが選択された時、配線ＤＬ＿ｊに、トランジスタ１５２がオフ状態となる、黒表示用の信号を入力する。当該信号がトランジスタ１５２のソース電極に与えられ、トランジスタ１５２のゲート―ソース間の電位差がトランジスタ１５２のしきい値電圧よりも小さくなり、トランジスタ１５２をオフ状態とすることができる。
【０２６８】
なお、このとき、配線ＳＬ＿ｉには、トランジスタ１５３がオン状態となる選択信号が供給されている。その結果、トランジスタ１５２のゲート―ソース間に、トランジスタ１５２がオフ状態となるような電圧を供給することが出来る。
【０２６９】
このようにしてＳＴＥＰ３から次のフレームの画素の走査までｉ行目の画素１５０の非発光状態を維持することができる。
【０２７０】
図２７（Ａ）に示すように、ＳＴＥＰ３が終わると、図２１に示す表示装置は１フレーム期間を終わらせ、次のフレームの表示を開始する。ここで、ＳＴＥＰ２で読み出されたトランジスタ１５２の電流特性の情報に従って、トランジスタ１５２の電流特性のばらつきを補正した映像信号を作成し、対応する画素に入力することができる。その結果、トランジスタのばらつき、または、劣化の影響を低減することができる。
【０２７１】
なお、ｉ行目以外にも１行すべての画素が黒表示の行が複数ある場合、図２７（Ｂ）に示すように、ブランキング期間中に複数回ＳＴＥＰ１およびＳＴＥＰ２を繰り返し行ってもよい。または、１つのフレーム期間内においては、何れか一つの行のみを対象にして、ＳＴＥＰ１からＳＴＥＰ３を実行してもよい。他の行は、次以降のフレーム期間において、ＳＴＥＰ１からＳＴＥＰ３を実行してもよい。
【０２７２】
また、画像の表示を始めてから一度も１行すべての画素が黒表示にならなかった行については、例えば、表示装置の電源が切られる際などに当該行のトランジスタ１５２の電流特性の情報を読み取っておくことが好ましい。
【０２７３】
以上の駆動方法を用いて本実施の形態に示す表示装置の画素間の駆動用トランジスタの電流特性のばらつきを補正することができる。この駆動方法においては、表示装置の表示動作と並行して駆動用トランジスタの電流特性のばらつきを補正することができる。
【０２７４】
本実施の形態に示す表示装置の画素構造は図３１に示す構造に限られるものではない。例えば、図３１に示す画素１５０＿（ｉ，ｊ）において、発光素子１５４とトランジスタ１５２の間にスイッチ１５６を設ける構造としてもよい。その場合の回路図を、図３４（Ａ）および図３４（Ｂ）に示す。図３４（Ａ）は図３１においてスイッチ１５６を設けた場合を示し、図３４（Ｂ）は図３３においてスイッチ１５６を設けた場合を示している。ＳＴＥＰ１およびＳＴＥＰ２においてスイッチ１５６を非導通状態としておくことにより、ＳＴＥＰ１およびＳＴＥＰ２の間、より確実に発光素子１５４を非発光状態のまま維持しておくことができる。
【０２７５】
本実施の形態は、他の実施の形態の一部または全部について、変更、追加、修正、削除、応用、上位概念化、又は、下位概念化したものに相当する。したがって、本実施の形態の一部または全部について、他の実施の形態の一部または全部と自由に組み合わせたり、適用させたり、置き換えて実施することができる。
【０２７６】
（実施の形態３）
〈表示装置の変形例２〉
本実施の形態では、実施の形態１とは異なる態様の表示装置の構成および駆動方法について、図３５および図３６を用いて説明する。
【０２７７】
本実施の形態に係る表示装置の画素構造について図３５に示す。なお、本実施の形態に示す表示装置は、図２１で示す表示装置と同様に、（ｍ×ｎ）個の画素１７０を有する画素部１５、各種周辺回路、および各種配線を有しており、周辺回路および配線などの符号は共通のものを用いる。
【０２７８】
図３５にｉ行（ｉは１以上ｍ以下の整数）ｊ列（ｊは１以上ｎ以下の整数）の画素１７０＿（ｉ，ｊ）の構成を示す。画素１７０＿（ｉ，ｊ）は、トランジスタ１７１、ｐチャネル型のトランジスタ１７２、トランジスタ１７３、発光素子１７４および容量素子１７５を有している。画素１７０＿（ｉ，ｊ）が有するこれらの素子は、配線ＧＬ＿ｉ、配線ＳＬ＿ｉ、配線ＤＬ＿ｊ、配線ＣＬ＿ｊおよび配線ＩＬ＿ｊとそれぞれ電気的に接続されている。
【０２７９】
具体的な画素１７０＿（ｉ，ｊ）の接続関係は、以下のようになる。トランジスタ１７１は、ゲート電極が、配線ＧＬ＿ｉと電気的に接続され、ソース電極またはドレイン電極の一方が、配線ＤＬ＿ｊと電気的に接続され、ソース電極またはドレイン電極の他方が、トランジスタ１７２のゲート電極と電気的に接続される。トランジスタ１７２は、ソース電極またはドレイン電極の一方が、トランジスタ１７３のソース電極またはドレイン電極の一方、および発光素子１７４の電極の一方（以下、画素電極と呼ぶ場合がある。）と電気的に接続され、ソース電極またはドレイン電極の他方（以下、トランジスタ１７２のソース電極と呼ぶ場合がある）が、配線ＣＬ＿ｊと電気的に接続される。トランジスタ１７３は、ゲート電極が、配線ＳＬ＿ｉと電気的に接続され、ソース電極またはドレイン電極の他方が、配線ＩＬ＿ｊと電気的に接続される。発光素子１７４は、電極の他方（以下、共通電極と呼ぶ場合がある。）に共通電位が与えられる。
【０２８０】
また、配線ＩＬ＿ｊは、回路部１３に含まれる読み出し回路１６と電気的に接続される。
【０２８１】
また、容量素子１７５は、電極の一方が、トランジスタ１７１のソース電極またはドレイン電極の他方、およびトランジスタ１７２のゲート電極と電気的に接続され、電極の他方が、トランジスタ１７２のソース電極またはドレイン電極の他方と電気的に接続される。このように容量素子１７５を設けることで、トランジスタ１７２のゲート電極に多くの電荷を保持することができ、映像情報の保持期間をより長くすることができる。
【０２８２】
なお、容量素子１７５は必ずしも設ける必要はなく、例えば、トランジスタ１７２の寄生容量が大きい場合は、当該寄生容量で容量素子１７５の代替とすることができる。
【０２８３】
なお、トランジスタ１７１およびトランジスタ１７３の構成については、トランジスタ２１およびトランジスタ２３についての記載を参酌することができる。また、発光素子１７４については、発光素子２４の記載を参酌することができる。
【０２８４】
図３５に示す画素構造は、トランジスタ１７２がｐチャネル型である点、およびこれに伴い容量素子１７５の接続関係が異なっている点において、図２２に示す画素構造と異なっている。図３５に示す表示装置の駆動方法については、トランジスタ１７２のスイッチングの電位がトランジスタ２２と逆になっている点を考慮して、実施の形態１に記載の表示装置の駆動方法を参酌することができる。
【０２８５】
図３６に図３５に示す画素構造とは異なる画素構造を示す。図３６に示す画素構造は、配線ＣＬが行方向に延設して設けられている点において、図３５に示す画素構造とは異なり、他の構成については同様である。
【０２８６】
ここで、配線ＣＬを、電位をアナログ的に変更できるような構成とすることにより、配線ＧＬおよび配線ＳＬの電位の変化に合わせて配線ＣＬの電位を調節することができる。例えば、図２７（Ｂ）のＳＴＥＰ１およびＳＴＥＰ２において、配線ＣＬ＿ｊの電位を、共通電位より低く、または共通電位と同程度にすることができる。このように配線ＣＬ＿ｊの電位を設定することにより、発光素子１７４に逆方向のバイアスが印加されるか、バイアスが印加されない状態とすることができ、ｉ行目の画素の黒表示の状態を維持することができる。また、少なくともＳＴＥＰ３まで黒表示の状態を維持できるように、発光素子１７４に順方向のバイアスが印加されるとしても、配線ＣＬ＿ｊと共通電位の電位差を、微弱な電位差に抑えることができる。微弱な電位差としては、数ボルト程度以下が好ましく、例えば、２ボルト以下、より好ましくは１ボルト以下とする。
【０２８７】
以上の駆動方法を用いて本実施の形態に示す表示装置の各画素の駆動用トランジスタの電流特性のばらつきを補正することができる。この駆動方法においては、表示装置の表示動作と並行して駆動用トランジスタの電流特性のばらつきを補正することができる。
【０２８８】
本実施の形態に示す表示装置の画素構造は図３５および図３６に示す構造に限られるものではない。例えば、図３５および図３６に示す画素１７０＿（ｉ，ｊ）において、発光素子１７４とトランジスタ１７２の間にスイッチ１７６を設ける構造としてもよい。その場合の回路図を、図３７および図３８に示す。図３７は図３５においてスイッチ１７６を設けた場合を示し、図３８は図３６においてスイッチ１７６を設けた場合を示している。ＳＴＥＰ１およびＳＴＥＰ２において当該スイッチ１７６を非導通状態としておくことにより、ＳＴＥＰ１およびＳＴＥＰ２の間、より確実に発光素子１７４を非発光状態のまま維持しておくことができる。
【０２８９】
本実施の形態は、他の実施の形態の一部または全部について、変更、追加、修正、削除、応用、上位概念化、又は、下位概念化したものに相当する。したがって、本実施の形態の一部または全部について、他の実施の形態の一部または全部と自由に組み合わせたり、適用させたり、置き換えて実施することができる。
【０２９０】
（実施の形態４）
〈表示装置の具体的な構成例〉
表示装置の構成の一例について説明する。図３９に、表示装置１８０の構成を、ブロック図で示す。なお、ブロック図では、構成要素を機能ごとに分類し、互いに独立したブロックとして示しているが、実際の構成要素は機能ごとに切り分けることが難しく、一つの構成要素が複数の機能に係わることもあり得る。
【０２９１】
図３９に示す表示装置１８０は、画素２０を画素部１５に複数有するパネル１８５と、コントローラ１８６と、ＣＰＵ１８３と、画像処理回路１８２と、画像メモリ１８７と、メモリ１８８と、補正回路１８１とを有する。また、パネル１８５は、駆動回路１１、駆動回路１２および回路部１３を有する。なお、駆動回路１１、駆動回路１２、回路部１３、画素部１５および画素２０については先の実施の形態の記載を参酌することができる。
【０２９２】
ＣＰＵ１８３は、外部から入力された命令、またはＣＰＵ１８３内に設けられたメモリに記憶されている命令をデコードし、表示装置１８０が有する各種回路の動作を統括的に制御することで、当該命令を実行する機能を有する。
【０２９３】
補正回路１８１は、実施の形態１に記載した方法によって、表示画素それぞれに含まれる駆動用トランジスタの電流特性の情報をもとに電流特性を補正するデータを生成する。メモリ１８８は、電流特性を補正するデータを記憶する機能を有する。
【０２９４】
画像メモリ１８７は、表示装置１８０に入力された画像データ１８９を記憶する機能を有する。なお、図３９では、画像メモリ１８７を１つだけ表示装置１８０に設ける場合を例示しているが、複数の画像メモリ１８７が表示装置１８０に設けられていても良い。例えば、赤、青、緑などの色相にそれぞれ対応する３つの画像データ１８９により、画素部１５にフルカラーの画像が表示される場合、各画像データ１８９に対応した画像メモリ１８７を、それぞれ設けるようにしても良い。
【０２９５】
画像メモリ１８７には、例えばＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）等の記憶回路を用いることができる。或いは、画像メモリ１８７に、ＶＲＡＭ（Ｖｉｄｅｏ  ＲＡＭ）を用いても良い。
【０２９６】
画像処理回路１８２は、ＣＰＵ１８３からの命令にしたがい、画像データ１８９の画像メモリ１８７への書き込みと、画像データ１８９の画像メモリ１８７からの読み出しをおこない、画像データ１８９から映像信号を生成する機能を有する。また、画像処理回路１８２は、ＣＰＵ１８３からの命令にしたがい、メモリ１８８に記憶されているデータを読み出し、当該データを用いて、映像信号の補正をおこなう機能を有する。
【０２９７】
コントローラ１８６は、映像信号が入力されると、パネル１８５の仕様に合わせて映像信号に信号処理を施した後、パネル１８５に供給する機能を有する。
【０２９８】
なお、コントローラ１８６は、駆動回路１２や駆動回路１１などの駆動に用いられる各種の駆動信号を、パネル１８５に供給する機能を有する。駆動信号には、駆動回路１２の動作を制御するスタートパルス信号ＳＳＰ、クロック信号ＳＣＫ、ラッチ信号ＬＰ、駆動回路１１の動作を制御するスタートパルス信号ＧＳＰ、クロック信号ＧＣＫなどが含まれる。
【０２９９】
なお、表示装置１８０は、表示装置１８０が有するＣＰＵ１８３に、データや命令を与える機能を有する入力装置を、有していても良い。入力装置として、キーボード、ポインティングデバイス、タッチパネル、センサなどを用いることができる。
【０３００】
＜トランジスタの構成例１＞
図４０、図４５に、表示装置に含まれるトランジスタの一例として、トップゲート構造のトランジスタを示す。
【０３０１】
図４５に駆動回路部（例えば、駆動回路１１、駆動回路１２、回路部１３および読み出し回路１６など）に設けられるトランジスタ３００Ｂ及び画素部１５に設けられるトランジスタ３００Ａの上面図を示し、図４０にトランジスタ３００Ｂ及びトランジスタ３００Ａの断面図を示す。図４５（Ａ）はトランジスタ３００Ｂの上面図であり、図４５（Ｂ）はトランジスタ３００Ａの上面図である。図４０（Ａ）は、図４５（Ａ）の一点鎖線Ｘ１−Ｘ２間の断面図、及び図４５（Ｂ）の一点鎖線Ｘ３−Ｘ４間の断面図である。図４０（Ｂ）は、図４５（Ａ）の一点鎖線Ｙ１−Ｙ２間の断面図、及び図４５（Ｂ）の一点鎖線Ｙ３−Ｙ４間の断面図である。また、図４０（Ａ）は、トランジスタ３００Ａおよびトランジスタ３００Ｂのチャネル長方向の断面図である。また、図４０（Ｂ）は、トランジスタ３００Ａおよびトランジスタ３００Ｂのチャネル幅方向の断面図である。
【０３０２】
なお、トランジスタの上面図においては、以降の図面においてもトランジスタ３００Ａ及びトランジスタ３００Ｂと同様に、構成要素の一部を省略して図示する場合がある。また、一点鎖線Ｘ１−Ｘ２方向及び一点鎖線Ｘ３−Ｘ４方向をチャネル長方向、一点鎖線Ｙ１−Ｙ２方向及び一点鎖線Ｙ３−Ｙ４方向をチャネル幅方向と呼称する場合がある。
【０３０３】
図４０に示すトランジスタ３００Ａは、基板３０１上に形成された絶縁膜３１１上の酸化物半導体膜３１２と、酸化物半導体膜３１２に接する導電膜３１４、導電膜３１６及び絶縁膜３１７と、絶縁膜３１７を介して酸化物半導体膜３１２と重なる導電膜３１８とを有する。なお、トランジスタ３００Ａ上に絶縁膜３２０が設けられている。
【０３０４】
図４０に示すトランジスタ３００Ｂは、基板３０１上に形成された絶縁膜３１１上の酸化物半導体膜３０３と、酸化物半導体膜３０３に接する導電膜３０４、導電膜３０５及び絶縁膜３０６と、絶縁膜３０６を介して酸化物半導体膜３０３と重なる導電膜３０７とを有する。なお、トランジスタ３００Ｂ上に絶縁膜３２０が設けられている。
【０３０５】
トランジスタ３００Ｂは、絶縁膜３１１を介して酸化物半導体膜３０３と重なる導電膜３０２を有する。すなわち、導電膜３０２は、ゲート電極として機能する。また、トランジスタ３００Ｂは、デュアルゲート構造のトランジスタである。その他の構成は、トランジスタ３００Ａと同様であり、同様の効果を奏する。
【０３０６】
導電膜３０２及び導電膜３０７にそれぞれ異なる電位を印加することで、トランジスタ３００Ｂのしきい値電圧を制御することができる。又は、図４０（Ｂ）に示すように、導電膜３０２及び導電膜３０７に同じ電位を印加することで、オン電流の増加、初期特性バラつきの低減、−ＧＢＴストレス試験の劣化の抑制、及び異なるドレイン電圧におけるオン電流の立ち上がり電圧の変動の抑制が可能である。
【０３０７】
表示装置の駆動回路部（例えば、駆動回路１１、駆動回路１２、回路部１３および読み出し回路１６など）と画素部１５において、トランジスタの構造が異なる。駆動回路部に含まれるトランジスタは、デュアルゲート構造である。即ち、画素部１５と比較して、オン電流の高いトランジスタを駆動回路部に有する。
【０３０８】
また、駆動回路部と画素部１５に含まれるトランジスタのチャネル長が異なってもよい。
【０３０９】
代表的には、駆動回路部に含まれるトランジスタ３００Ｂのチャネル長を２．５μｍ未満、又は１．４５μｍ以上２．２μｍ以下とすることができる。一方、画素部１５に含まれるトランジスタ３００Ａのチャネル長を２．５μｍ以上、又は２．５μｍ以上２０μｍ以下とすることができる。
【０３１０】
駆動回路部に含まれるトランジスタ３００Ｂのチャネル長を、２．５μｍ未満、好ましくは１．４５μｍ以上２．２μｍ以下とすることで、画素部１５に含まれるトランジスタ３００Ａと比較して、オン電流を増大させることができる。この結果、高速動作が可能な駆動回路部を作製することができる。
【０３１１】
酸化物半導体膜３１２において、導電膜３１４、導電膜３１６及び導電膜３１８と重ならない領域には、酸素欠損を形成する元素を有する。また、酸化物半導体膜３０３において、導電膜３０４、導電膜３０５及び導電膜３０７と重ならない領域には、酸素欠損を形成する元素を有する。以下、酸素欠損を形成する元素を、不純物元素として説明する。不純物元素の代表例としては、水素、希ガス元素等がある。希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン及びキセノンがある。さらに、不純物元素としホウ素、炭素、窒素、フッ素、アルミニウム、シリコン、リン、塩素等が酸化物半導体膜３１２及び酸化物半導体膜３０３に含まれてもよい。
【０３１２】
また、絶縁膜３２０は水素を含む膜であり、代表的には窒化物絶縁膜がある。絶縁膜３２０が酸化物半導体膜３１２及び酸化物半導体膜３０３に接することで、絶縁膜３２０に含まれる水素が酸化物半導体膜３１２及び酸化物半導体膜３０３に拡散する。この結果、酸化物半導体膜３１２及び酸化物半導体膜３０３が絶縁膜３２０と接する領域において、水素が多く含まれる。
【０３１３】
不純物元素として、希ガス元素が酸化物半導体膜に添加されると、酸化物半導体膜中の金属元素及び酸素の結合が切断され、酸素欠損が形成される。酸化物半導体膜に含まれる酸素欠損と水素の相互作用により、酸化物半導体膜は導電率が高くなる。具体的には、酸化物半導体膜に含まれる酸素欠損に水素が入ることで、キャリア（電子）が生成される。この結果、導電率が高くなる。
【０３１４】
ここで、酸化物半導体膜３１２の部分拡大図を図４１に示す。なお、代表例として、トランジスタ３００Ａに含まれる酸化物半導体膜３１２の部分拡大図を用いて説明する。図４１に示すように、酸化物半導体膜３１２は、導電膜３１４又は導電膜３１６と接する領域３１２ａと、絶縁膜３２０と接する領域３１２ｂと、絶縁膜３１７と接する領域３１２ｄとを有する。なお、導電膜３１８の側面がテーパ形状を有する場合、導電膜３１８のテーパ部と重なる領域３１２ｃを有してもよい。
【０３１５】
領域３１２ａは、ソース領域及びドレイン領域として機能する。導電膜３１４及び導電膜３１６がタングステン、チタン、アルミニウム、銅、モリブデン、クロム、又はタンタル単体若しくは合金等の酸素と結合しやすい導電材料を用いて形成される場合、酸化物半導体膜に含まれる酸素と導電膜３１４及び導電膜３１６に含まれる導電材料とが結合し、酸化物半導体膜において、酸素欠損が形成される。また、酸化物半導体膜に導電膜３１４及び導電膜３１６を形成する導電材料の構成元素の一部が混入する場合もある。これらの結果、導電膜３１４又は導電膜３１６と接する領域３１２ａは、導電性が高まり、ソース領域及びドレイン領域として機能する。
【０３１６】
領域３１２ｂは、低抵抗領域として機能する。領域３１２ｂには不純物元素として少なくとも希ガス及び水素が含まれる。なお、導電膜３１８の側面がテーパ形状を有する場合、不純物元素は導電膜３１８のテーパ部を通過して領域３１２ｃに添加されるため、領域３１２ｃは、領域３１２ｂと比較して不純物元素の一例である希ガス元素の濃度が低いが、不純物元素が含まれる。領域３１２ｃを有することで、トランジスタのソース−ドレイン耐圧を高めることができる。
【０３１７】
酸化物半導体膜３１２がスパッタリング法で形成される場合、領域３１２ａ乃至領域３１２ｄはそれぞれ希ガス元素を含み、且つ領域３１２ａ及び領域３１２ｄと比較して、領域３１２ｂ及び領域３１２ｃの方が希ガス元素の濃度が高い。これは、酸化物半導体膜３１２がスパッタリング法で形成される場合、スパッタリングガスとして希ガスを用いるため、酸化物半導体膜３１２に希ガスが含まれること、並びに領域３１２ｂ及び領域３１２ｃにおいて、酸素欠損を形成するために、意図的に希ガスが添加されることが原因である。なお、領域３１２ｂ及び領域３１２ｃにおいて、領域３１２ａ及び領域３１２ｄと異なる希ガス元素が添加されていてもよい。
【０３１８】
また、領域３１２ｂは絶縁膜３２０と接するため、領域３１２ａ及び領域３１２ｄと比較して、領域３１２ｂの方が水素の濃度が高い。また、領域３１２ｂから領域３１２ｃに水素が拡散する場合、領域３１２ｃは、領域３１２ａ及び領域３１２ｄと比較して水素濃度が高い。但し、領域３１２ｃより領域３１２ｂの方が、水素濃度が高い。
【０３１９】
領域３１２ｂ及び領域３１２ｃにおいて、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素の濃度は、８×１０１９ａｔｏｍｓ／ｃｍ３以上、又は１×１０２０ａｔｏｍｓ／ｃｍ３以上、又は５×１０２０ａｔｏｍｓ／ｃｍ３以上とすることができる。なお、領域３１２ａ及び領域３１２ｄの二次イオン質量分析法により得られる水素濃度は、５×１０１９ａｔｏｍｓ／ｃｍ３以下、又は１×１０１９ａｔｏｍｓ／ｃｍ３以下、又は５×１０１８ａｔｏｍｓ／ｃｍ３以下、又は１×１０１８ａｔｏｍｓ／ｃｍ３以下、又は５×１０１７ａｔｏｍｓ／ｃｍ３以下、又は１×１０１６ａｔｏｍｓ／ｃｍ３以下とすることができる。
【０３２０】
また、不純物元素として、ホウ素、炭素、窒素、フッ素、アルミニウム、シリコン、リン、又は塩素が酸化物半導体膜３１２に添加される場合、領域３１２ｂ及び領域３１２ｃにのみ不純物元素を有する。このため、領域３１２ａ及び領域３１２ｄと比較して、領域３１２ｂ及び領域３１２ｃの方が不純物元素の濃度が高い。なお、領域３１２ｂ及び領域３１２ｃにおいて、二次イオン質量分析法により得られる不純物元素の濃度は、１×１０１８ａｔｏｍｓ／ｃｍ３以上１×１０２２ａｔｏｍｓ／ｃｍ３以下、又は１×１０１９ａｔｏｍｓ／ｃｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３以下、又は５×１０１９ａｔｏｍｓ／ｃｍ３以上５×１０２０ａｔｏｍｓ／ｃｍ３以下とすることができる。
【０３２１】
領域３１２ｄと比較して、領域３１２ｂ及び領域３１２ｃは、水素濃度が高く、且つ希ガス元素の添加による酸素欠損量が多い。このため、導電性が高くなり、低抵抗領域として機能する。代表的には、領域３１２ｂ及び領域３１２ｃの抵抗率として、１×１０−３Ωｃｍ以上１×１０４Ωｃｍ未満、又は１×１０−３Ωｃｍ以上１×１０−１Ωｃｍ未満とすることができる。
【０３２２】
なお、領域３１２ｂ及び領域３１２ｃにおいて、水素の量は酸素欠損の量と同じ又は少ないと、水素が酸素欠損に捕獲されやすく、チャネルである領域３１２ｄに拡散しにくい。この結果、ノーマリーオフ特性のトランジスタを作製することができる。
【０３２３】
領域３１２ｄは、チャネルとして機能する。
【０３２４】
また、導電膜３１４、導電膜３１６及び導電膜３１８をマスクとして酸化物半導体膜３１２に不純物元素を添加した後、導電膜３１８の上面形状における面積を縮小してもよい。これは、導電膜３１８の形成工程において、導電膜３１８上のマスクに対してスリミング処理をおこない、より微細な構造のマスクを形成することによって行うことができる。次に、該マスクを用いて導電膜３１８および絶縁膜３１７をエッチングすることで、図４１（Ｂ）に示す導電膜３１８ａおよび絶縁膜３１７ａを形成することができる。スリミング処理としては、例えば、酸素ラジカルなどを用いるアッシング処理を適用することができる。
【０３２５】
この結果、酸化物半導体膜３１２において、領域３１２ｃ及びチャネルである領域３１２ｄの間に、オフセット領域３１２ｅが形成される。なお、チャネル長方向におけるオフセット領域３１２ｅの長さは、０．１μｍ未満とすることで、トランジスタのオン電流の低下を低減することが可能である。
【０３２６】
絶縁膜３１７及び絶縁膜３０６はゲート絶縁膜として機能する。
【０３２７】
導電膜３１４及び導電膜３１６、並びに導電膜３０４及び導電膜３０５は、ソース電極及びドレイン電極として機能する。
【０３２８】
導電膜３１８及び導電膜３０７は、ゲート電極として機能する。
【０３２９】
本実施の形態に示すトランジスタ３００Ａ及びトランジスタ３００Ｂは、チャネルとして機能する領域３１２ｄと、ソース領域及びドレイン領域として機能する領域３１２ａとの間に、低抵抗領域として機能する領域３１２ｂ及び／又は領域３１２ｃを有する。チャネルとソース領域及びドレイン領域との間の抵抗を低減することが可能であり、トランジスタ３００Ａ及びトランジスタ３００Ｂは、オン電流が大きく、電界効果移動度が高い。
【０３３０】
また、トランジスタ３００Ａ及びトランジスタ３００Ｂにおいて、導電膜３１８と、導電膜３１４及び導電膜３１６とが重ならないことで、導電膜３１８と、導電膜３１４及び導電膜３１６との間の寄生容量を低減することが可能である。また、導電膜３０７と、導電膜３０４及び導電膜３０５とが重ならないことで、導電膜３０７と、導電膜３０４及び導電膜３０５との間の寄生容量を低減することが可能である。この結果、基板３０１として大面積基板を用いた場合、導電膜３１４、導電膜３１６及び導電膜３１８、並びに導電膜３０４及び導電膜３０５及び導電膜３０７における信号遅延を低減することが可能である。
【０３３１】
また、トランジスタ３００Ａにおいて、導電膜３１４、導電膜３１６及び導電膜３１８をマスクとして、希ガス元素を酸化物半導体膜３１２に添加することで、酸素欠損を有する領域が形成される。また、トランジスタ３００Ｂにおいて、導電膜３０４、導電膜３０５及び導電膜３０７をマスクとして、不純物元素が酸化物半導体膜３０３に添加されることで、酸素欠損を有する領域が形成される。さらに、酸素欠損を有する領域が、水素を含む絶縁膜３２０と接するため、絶縁膜３２０に含まれる水素が酸素欠損を有する領域に拡散することで、低抵抗領域が形成される。すなわち、セルフアラインで低抵抗領域を形成することができる。
【０３３２】
また、本実施の形態に示すトランジスタ３００Ａ及びトランジスタ３００Ｂは、領域３１２ｂに、希ガスを添加することで、酸素欠損を形成するとともに、水素を添加している。このため、領域３１２ｂにおける導電率を高めることが可能であるとともに、トランジスタごとの領域３１２ｂの導電率のばらつきを低減することが可能である。すなわち、領域３１２ｂに希ガス及び水素を添加することで、領域３１２ｂの導電率の制御が可能である。
【０３３３】
以下に、図４０に示す構成の詳細について説明する。
【０３３４】
基板３０１としては、様々な基板を用いることができ、特定のものに限定されることはない。基板の一例としては、半導体基板（例えば単結晶基板又はシリコン基板）、ＳＯＩ基板、ガラス基板、石英基板、プラスチック基板、金属基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、又は基材フィルムなどがある。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、又はソーダライムガラスなどがある。可撓性基板、貼り合わせフィルム、基材フィルムなどの一例としては、以下のものがあげられる。例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチックがある。又は、一例としては、アクリル等の合成樹脂などがある。又は、一例としては、ポリプロピレン、ポリエステル、ポリフッ化ビニル、又はポリ塩化ビニルなどがある。又は、一例としては、ポリアミド、ポリイミド、アラミド、エポキシ、無機蒸着フィルム、又は紙類などがある。特に、半導体基板、単結晶基板、又はＳＯＩ基板などを用いてトランジスタを製造することによって、特性、サイズ、又は形状などのばらつきが少なく、電流能力が高く、サイズの小さいトランジスタを製造することができる。このようなトランジスタによって回路を構成すると、回路の低消費電力化、又は回路の高集積化を図ることができる。
【０３３５】
また、基板３０１として、可撓性基板を用い、可撓性基板上に直接、トランジスタを形成してもよい。又は、基板３０１とトランジスタの間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板３０１より分離し、他の基板に転載するのに用いることができる。その際、トランジスタは耐熱性の劣る基板や可撓性の基板にも転載できる。なお、上述の剥離層には、例えば、タングステン膜と酸化シリコン膜との無機膜の積層構造の構成や、基板上にポリイミド等の有機樹脂膜が形成された構成等を用いることができる。
【０３３６】
トランジスタが転載される基板の一例としては、上述したトランジスタを形成することが可能な基板に加え、紙基板、セロファン基板、アラミドフィルム基板、ポリイミドフィルム基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含む）、皮革基板、又はゴム基板などがある。これらの基板を用いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい装置の製造、耐熱性の付与、軽量化、又は薄型化を図ることができる。
【０３３７】
絶縁膜３１１は、酸化物絶縁膜又は窒化物絶縁膜を単層又は積層して形成することができる。なお、酸化物半導体膜３０３及び酸化物半導体膜３１２との界面特性を向上させるため、絶縁膜３１１において少なくとも酸化物半導体膜３０３及び酸化物半導体膜３１２と接する領域は酸化物絶縁膜で形成することが好ましい。また、絶縁膜３１１として加熱により酸素を放出する酸化物絶縁膜を用いることで、加熱処理により絶縁膜３１１に含まれる酸素を、酸化物半導体膜３０３及び酸化物半導体膜３１２に移動させることが可能である。
【０３３８】
絶縁膜３１１の厚さは、５０ｎｍ以上、又は１００ｎｍ以上３０００ｎｍ以下、又は２００ｎｍ以上１０００ｎｍ以下とすることができる。絶縁膜３１１を厚くすることで、絶縁膜３１１の酸素放出量を増加させることができると共に、絶縁膜３１１と酸化物半導体膜３０３及び酸化物半導体膜３１２との界面における界面準位、並びに酸化物半導体膜３０３及び酸化物半導体膜３１２の領域３１２ｄに含まれる酸素欠損を低減することが可能である。
【０３３９】
絶縁膜３１１として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウム又はＧａ−Ｚｎ酸化物などを用いればよく、単層又は積層で設けることができる。
【０３４０】
酸化物半導体膜３１２及び酸化物半導体膜３０３は、代表的には、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｍｇ、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、又はＨｆ）等の金属酸化物で形成される。なお、酸化物半導体膜３１２及び酸化物半導体膜３０３は、透光性を有する。
【０３４１】
なお、酸化物半導体膜３１２及び酸化物半導体膜３０３がＩｎ−Ｍ−Ｚｎ酸化物の場合、ＩｎとＭの原子数比率は、Ｉｎ及びＭの和を１００ａｔｏｍｉｃ％としたときＩｎが２５ａｔｏｍｉｃ％以上、Ｍが７５ａｔｏｍｉｃ％未満、又はＩｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔｏｍｉｃ％未満とする。
【０３４２】
酸化物半導体膜３１２及び酸化物半導体膜３０３は、エネルギーギャップが２ｅＶ以上、又は２．５ｅＶ以上、又は３ｅＶ以上である。
【０３４３】
酸化物半導体膜３１２及び酸化物半導体膜３０３の厚さは、３ｎｍ以上２００ｎｍ以下、又は３ｎｍ以上１００ｎｍ以下、又は３ｎｍ以上５０ｎｍ以下とすることができる。
【０３４４】
酸化物半導体膜３１２及び酸化物半導体膜３０３がＩｎ−Ｍ−Ｚｎ酸化物Ｍは、Ｍｇ、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、又はＨｆ）の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝２：１：１．５、Ｉｎ：Ｍ：Ｚｎ＝２：１：２．３、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２等が好ましい。なお、成膜される酸化物半導体膜３１２及び酸化物半導体膜３０３の原子数比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。
【０３４５】
また、酸化物半導体膜３１２及び酸化物半導体膜３０３において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体膜３１２及び酸化物半導体膜３０３において、酸素欠損が増加し、ｎ型化してしまう。このため、酸化物半導体膜３１２及び酸化物半導体膜３０３であって、特に領域３１２ｄにおいて、シリコンや炭素の濃度（二次イオン質量分析法により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、又は２×１０１７ａｔｏｍｓ／ｃｍ３以下とすることができる。この結果、トランジスタは、しきい値電圧がプラスとなる電気特性（ノーマリーオフ特性ともいう。）を有する。
【０３４６】
また、酸化物半導体膜３１２及び酸化物半導体膜３０３であって、特に領域３１２ｄにおいて、二次イオン質量分析法により得られるアルカリ金属又はアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、又は２×１０１６ａｔｏｍｓ／ｃｍ３以下とすることができる。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、領域３１２ｄのアルカリ金属又はアルカリ土類金属の濃度を低減することが好ましい。この結果、トランジスタは、しきい値電圧がプラスとなる電気特性（ノーマリーオフ特性ともいう。）を有する。
【０３４７】
また、酸化物半導体膜３１２及び酸化物半導体膜３０３であって、特に領域３１２ｄに窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化となる場合がある。この結果、窒素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりやすい。したがって、当該酸化物半導体膜であって、特に領域３１２ｄにおいて、窒素はできる限り低減されていることが好ましい。例えば、二次イオン質量分析法により得られる窒素濃度を、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることができる。
【０３４８】
酸化物半導体膜３１２及び酸化物半導体膜３０３であって、特に領域３１２ｄにおいて、不純物元素を低減することで、酸化物半導体膜のキャリア密度を低減することができる。このため、酸化物半導体膜３１２及び酸化物半導体膜３０３であって、特に領域３１２ｄにおいては、キャリア密度を１×１０１７個／ｃｍ３以下、又は１×１０１５個／ｃｍ３以下、又は１×１０１３個／ｃｍ３以下、又は８×１０１１個／ｃｍ３以下、とすることができる。より好ましくは、キャリア密度を８×１０１１個／ｃｍ３未満、１×１０１１個／ｃｍ３未満、さらに好ましくは１×１０１０個／ｃｍ３未満とし、１×１０−９個／ｃｍ３以上とすることができる。
【０３４９】
酸化物半導体膜３１２及び酸化物半導体膜３０３として、不純物濃度が低く、欠陥準位密度の低い酸化物半導体膜を用いることで、さらに優れた電気特性を有するトランジスタを作製することができる。ここでは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高純度真性又は実質的に高純度真性とよぶ。高純度真性又は実質的に高純度真性である酸化物半導体は、キャリア発生源が少ないため、キャリア密度を低くすることができる場合がある。したがって、当該酸化物半導体膜にチャネル領域が形成されるトランジスタは、しきい値電圧がプラスとなる電気特性（ノーマリーオフ特性ともいう。）になりやすい。また、高純度真性又は実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。また、高純度真性又は実質的に高純度真性である酸化物半導体膜は、オフ電流が著しく小さく、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。したがって、当該酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる場合がある。
【０３５０】
また、酸化物半導体膜３１２及び酸化物半導体膜３０３に含まれる水分または水素などの不純物をさらに低減して、酸化物半導体膜３１２及び酸化物半導体膜３０３を高純度化するために、加熱処理を行ってもよい。
【０３５１】
例えば、減圧雰囲気下、窒素や希ガスなどの不活性雰囲気下、酸化性雰囲気下、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）雰囲気下で、酸化物半導体膜３１２及び酸化物半導体膜３０３に加熱処理を施す。なお、酸化性雰囲気とは、酸素、オゾンまたは窒化酸素などの酸化性ガスを１０ｐｐｍ以上含有する雰囲気をいう。また、不活性雰囲気とは、前述の酸化性ガスが１０ｐｐｍ未満であり、その他、窒素または希ガスで充填された雰囲気をいう。
【０３５２】
なお、不活性ガス雰囲気で加熱処理した後に、酸化性ガスを１０ｐｐｍ以上、１％以上または１０％以上含む雰囲気で加熱処理を行ってもよい。なお、加熱処理は、酸化物半導体膜３１２及び酸化物半導体膜３０３の形成後であれば、いつ行ってもよい。例えば、酸化物半導体膜３１２及び酸化物半導体膜３０３の選択的なエッチング後に加熱処理を行ってもよい。
【０３５３】
加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下で行えばよい。処理時間は２４時間以内とする。
【０３５４】
加熱処理は、電気炉、ＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｉｎｇ）装置等を用いることができる。ＲＴＡ装置を用いることで、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため加熱処理時間を短縮することができる。
【０３５５】
また、酸化物半導体膜３１２及び酸化物半導体膜３０３は、例えば非単結晶構造でもよい。非単結晶構造は、例えば、後述するＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、後述する微結晶構造、又は非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ−ＯＳは最も欠陥準位密度が低い。
【０３５６】
なお、酸化物半導体膜３１２及び酸化物半導体膜３０３が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域の二種以上を有する混合膜であってもよい。混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域を有する単層構造の場合がある。また、混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上が積層された構造の場合がある。
【０３５７】
なお、酸化物半導体膜３１２及び酸化物半導体膜３０３において、領域３１２ｂと、領域３１２ｄとの結晶性が異なる場合がある。また、酸化物半導体膜３１２及び酸化物半導体膜３０３において、領域３１２ｃと、領域３１２ｄとの結晶性が異なる場合がある。これは、領域３１２ｂ又は領域３１２ｃに不純物元素が添加された際に、領域３１２ｂ又は領域３１２ｃにダメージが入ってしまい、結晶性が低減するためである。
【０３５８】
絶縁膜３０６及び絶縁膜３１７は、酸化物絶縁膜又は窒化物絶縁膜を単層又は積層して形成することができる。なお、酸化物半導体膜３１２及び酸化物半導体膜３０３との界面特性を向上させるため、絶縁膜３０６及び絶縁膜３１７において少なくとも酸化物半導体膜３１２及び酸化物半導体膜３０３と接する領域は酸化物絶縁膜を用いて形成することが好ましい。絶縁膜３０６及び絶縁膜３１７として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウム又はＧａ−Ｚｎ酸化物などを用いればよく、単層又は積層で設けることができる。
【０３５９】
また、絶縁膜３０６及び絶縁膜３１７として、酸素、水素、水等のブロッキング効果を有する絶縁膜を設けることで、酸化物半導体膜３１２及び酸化物半導体膜３０３からの酸素の外部への拡散と、外部から酸化物半導体膜３１２及び酸化物半導体膜３０３への水素、水等の侵入を防ぐことができる。酸素、水素、水等のブロッキング効果を有する絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。
【０３６０】
また、絶縁膜３０６及び絶縁膜３１７として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ−ｋ材料を用いることでトランジスタのゲートリークを低減できる。
【０３６１】
また、絶縁膜３０６及び絶縁膜３１７として、加熱により酸素を放出する酸化物絶縁膜を用いることで、加熱処理により絶縁膜３０６及び絶縁膜３１７に含まれる酸素を、酸化物半導体膜３１２及び酸化物半導体膜３０３に移動させることが可能である。
【０３６２】
また、絶縁膜３０６及び絶縁膜３１７として、欠陥の少ない酸化窒化シリコン膜を用いることができる。欠陥の少ない酸化窒化シリコン膜は、加熱処理後において、１００Ｋ以下のＥＳＲで測定して得られたスペクトルにおいてｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の第３のシグナルが観測される。なお、第１のシグナル及び第２のシグナルのスプリット幅、並びに第２のシグナル及び第３のシグナルのスプリット幅は、ＸバンドのＥＳＲ測定において約５ｍＴである。また、ｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値１．９６４以上１．９６６以下である第３のシグナルのスピンの密度の合計が１×１０１８ｓｐｉｎｓ／ｃｍ３未満であり、代表的には１×１０１７ｓｐｉｎｓ／ｃｍ３以上１×１０１８ｓｐｉｎｓ／ｃｍ３未満である。
【０３６３】
なお、１００Ｋ以下のＥＳＲスペクトルにおいてｇ値が２．０３７以上２．０３９以下の第１シグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の第３のシグナルは、窒素酸化物（ＮＯｘ、ｘは０以上２以下、又は１以上２以下）起因のシグナルに相当する。即ち、ｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値１．９６４以上１．９６６以下である第３のシグナルのスピンの密度の合計が低いほど、酸化窒化シリコン膜に含まれる窒素酸化物の含有量が少ないといえる。
【０３６４】
また、欠陥の少ない酸化窒化シリコン膜は、二次イオン質量分析法で測定される窒素濃度が、６×１０２０ａｔｏｍｓ／ｃｍ３以下である。絶縁膜３１７として欠陥の少ない酸化窒化シリコン膜を用いることで、窒素酸化物が生成されにくくなり、酸化物半導体膜３１２及び酸化物半導体膜３０３及び絶縁膜の界面におけるキャリアのトラップを低減することが可能である。また、表示装置に含まれるトランジスタのしきい値電圧のシフトを低減することが可能であり、トランジスタの電気特性の変動を低減することができる。
【０３６５】
絶縁膜３０６及び絶縁膜３１７の厚さは、５ｎｍ以上４００ｎｍ以下、又は５ｎｍ以上３００ｎｍ以下、又は１０ｎｍ以上２５０ｎｍ以下とすることができる。
【０３６６】
導電膜３１４、導電膜３１６及び導電膜３１８、並びに導電膜３０４、導電膜３０５、導電膜３０２及び導電膜３０７としては、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、ニッケル、鉄、コバルト、タングステンから選ばれた金属元素、又は上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いて形成することができる。また、マンガン、ジルコニウムのいずれか一又は複数から選択された金属元素を用いてもよい。また、導電膜３１４、導電膜３１６及び導電膜３１８、並びに導電膜３０４、導電膜３０５、導電膜３０２及び導電膜３０７は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、マンガンを含む銅膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜又は窒化タングステン膜上にタングステン膜を積層する二層構造、マンガンを含む銅膜上に銅膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造、マンガンを含む銅膜上に銅膜を積層し、さらにその上にマンガンを含む銅膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素の一又は複数組み合わせた合金膜、もしくは窒化膜を用いてもよい。
【０３６７】
また、導電膜３１４、導電膜３１６及び導電膜３１８、並びに導電膜３０４、導電膜３０５、導電膜３０２及び導電膜３０７は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを含むインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属元素を含む導電性材料の積層構造とすることもできる。
【０３６８】
導電膜３１４、導電膜３１６及び導電膜３１８、並びに導電膜３０４、導電膜３０５、導電膜３０２及び導電膜３０７の厚さは、３０ｎｍ以上５００ｎｍ以下、又は１００ｎｍ以上４００ｎｍ以下とすることができる。
【０３６９】
絶縁膜３２０としては、水素を含む膜であり、代表的には窒化物絶縁膜がある。窒化物絶縁膜としては、窒化シリコン、窒化アルミニウム等を用いて形成することができる。
【０３７０】
＜トランジスタの構成例２＞
次に、表示装置に含まれるトランジスタの別の構成について、図４２を用いて説明する。ここでは、画素部１５に設けられたトランジスタ３００Ａの変形例としてトランジスタ３００Ｃを用いて説明するが、駆動回路部のトランジスタ３００Ｂにトランジスタ３００Ｃの絶縁膜３１１の構成、又は導電膜３１４、導電膜３１６及び導電膜３１８の構造を適宜適用することができる。
【０３７１】
図４２（Ａ）乃至図４２（Ｃ）に、表示装置が有するトランジスタ３００Ｃの上面図及び断面図を示す。図４２（Ａ）はトランジスタ３００Ｃの上面図であり、図４２（Ｂ）は、図４２（Ａ）の一点鎖線Ｙ３−Ｙ４間の断面図であり、図４２（Ｃ）は、図４２（Ａ）の一点鎖線Ｘ３−Ｘ４間の断面図である。
【０３７２】
図４２に示すトランジスタ３００Ｃは、導電膜３１４、導電膜３１６及び導電膜３１８が、２層又は３層構造で構成されている。また、絶縁膜３１１が、窒化物絶縁膜３１１ａ及び酸化物絶縁膜３１１ｂの積層構造で構成されている。その他の構成は、トランジスタ３００Ａと同様であり、同様の効果を奏する。
【０３７３】
はじめに、導電膜３１４、導電膜３１６及び導電膜３１８について説明する。
【０３７４】
導電膜３１４は、導電膜３１４ａと、導電膜３１４ｂと、導電膜３１４ｃとが順に積層しており、且つ導電膜３１４ａ及び導電膜３１４ｃは導電膜３１４ｂの表面を覆っている。すなわち、導電膜３１４ａ及び導電膜３１４ｃは、導電膜３１４ｂの保護膜として機能する。
【０３７５】
導電膜３１４と同様に、導電膜３１６は、導電膜３１６ａと、導電膜３１６ｂと、導電膜３１６ｃとが順に積層しており、且つ導電膜３１６ａ及び導電膜３１６ｃは導電膜３１６ｂの表面を覆っている。すなわち、導電膜３１６ａ及び導電膜３１６ｃは、導電膜３１６ｂの保護膜として機能する。
【０３７６】
導電膜３１８は、導電膜３１８ａと、導電膜３１８ｂとが順に積層している。
【０３７７】
導電膜３１４ａ、導電膜３１６ａ及び導電膜３１８ａとしては、導電膜３１４ｂ、導電膜３１６ｂ、導電膜３１８ｂに含まれる金属元素が酸化物半導体膜３１２に拡散するのを防ぐ材料を用いて形成する。導電膜３１４ａ、導電膜３１６ａ及び導電膜３１８ａとして、チタン、タンタル、モリブデン、タングステンの単体若しくは合金、又は窒化チタン、窒化タンタル、窒化モリブデン等を用いて形成することができる。又は、導電膜３１４ａ、導電膜３１６ａ及び導電膜３１８ａは、Ｃｕ−Ｘ合金（Ｘは、Ｍｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、又はＴｉ）等を用いて形成することができる。
【０３７８】
導電膜３１４ｂ、導電膜３１６ｂ及び導電膜３１８ｂとしては、低抵抗材料を用いて形成する。導電膜３１４ｂ、導電膜３１６ｂ及び導電膜３１８ｂとして、銅、アルミニウム、金、銀等の単体若しくは合金、又はこれを主成分とする化合物等を用いて形成することができる。
【０３７９】
導電膜３１４ｃ及び導電膜３１６ｃとしては、導電膜３１４ｂ、導電膜３１６ｂに含まれる金属元素が不動態化された膜を用いて形成することで、導電膜３１４ｂ、導電膜３１６ｂに含まれる金属元素が、絶縁膜３２８の形成工程において酸化物半導体膜３１２に移動することを防ぐことができる。導電膜３１４ｃおよび導電膜３１６ｃとして、金属珪素化物、金属珪素化窒化物等を用いて形成することが可能であり、代表的には、ＣｕＳｉｘ（ｘ＞０）、ＣｕＳｉｘＮｙ（ｘ＞０、ｙ＞０）等がある。
【０３８０】
ここで、導電膜３１４ｃ及び導電膜３１６ｃの形成方法について説明する。なお、導電膜３１４ｂ及び導電膜３１６ｂは、銅を用いて形成される。また、導電膜３１４ｃ及び導電膜３１６ｃは、ＣｕＳｉｘＮｙ（ｘ＞０、ｙ＞０）を用いて形成される。
【０３８１】
導電膜３１４ｂ及び導電膜３１６ｂを、水素、アンモニア、一酸化炭素等の還元性雰囲気で発生させたプラズマに曝し、導電膜３１４ｂ及び導電膜３１６ｂの表面の酸化物を還元する。
【０３８２】
次に、２００℃以上４００℃以下で加熱しながら、導電膜３１４ｂ及び導電膜３１６ｂをシランに曝す。この結果、導電膜３１４ｂ及び導電膜３１６ｂに含まれる銅が触媒として作用し、シランがＳｉとＨ２に分解されるとともに、導電膜３１４ｂ及び導電膜３１６ｂの表面にＣｕＳｉｘ（ｘ＞０）が形成される。
【０３８３】
次に、導電膜３１４ｂ及び導電膜３１６ｂを、アンモニア又は窒素等の窒素を含む雰囲気で発生させたプラズマに曝すことで、導電膜３１４ｂ及び導電膜３１６ｂの表面に形成されたＣｕＳｉｘ（ｘ＞０）がプラズマに含まれる窒素と反応し、導電膜３１４ｃ及び導電膜３１６ｃとして、ＣｕＳｉｘＮｙ（ｘ＞０、ｙ＞０）が形成される。
【０３８４】
なお、上記工程において、導電膜３１４ｂ及び導電膜３１６ｂをアンモニア又は窒素等の窒素を含む雰囲気で発生させたプラズマに曝した後、２００℃以上４００℃以下で加熱しながら、導電膜３１４ｂ及び導電膜３１６ｂをシランに曝すことで、導電膜３１４ｃ及び導電膜３１６ｃとして、ＣｕＳｉｘＮｙ（ｘ＞０、ｙ＞０）を形成してもよい。
【０３８５】
次に、窒化物絶縁膜３１１ａ及び酸化物絶縁膜３１１ｂが積層された絶縁膜３１１について説明する。
【０３８６】
例えば、窒化物絶縁膜３１１ａとして窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等を用いて形成することができる。また、酸化物絶縁膜３１１ｂとして、酸化シリコン、酸化窒化シリコン、酸化アルミニウム等を用いて形成することができる。基板３０１側に窒化物絶縁膜３１１ａを設けることで、外部からの水素、水等が酸化物半導体膜３１２に拡散することを防ぐことが可能である。
【０３８７】
＜トランジスタの構成例３＞
次に、表示装置に含まれるトランジスタの別の構成について図４３及び図４４を用いて説明する。ここでは、画素部１５に設けられたトランジスタ３００Ａの変形例としてトランジスタ３００Ｄ及びトランジスタ３００Ｅを用いて説明するが、駆動回路部のトランジスタ３００Ｂに、トランジスタ３００Ｄに含まれる酸化物半導体膜３１２の構成、又はトランジスタ３００Ｅに含まれる酸化物半導体膜３１２の構成を適宜適用することができる。
【０３８８】
図４３（Ａ）乃至図４３（Ｃ）に、表示装置が有するトランジスタ３００Ｄの上面図及び断面図を示す。図４３（Ａ）はトランジスタ３００Ｄの上面図であり、図４３（Ｂ）は、図４３（Ａ）の一点鎖線Ｙ３−Ｙ４間の断面図であり、図４３（Ｃ）は、図４３（Ａ）の一点鎖線Ｘ３−Ｘ４間の断面図である。
【０３８９】
図４３に示すトランジスタ３００Ｄは、酸化物半導体膜３１２が多層構造で構成されている。具体的には、酸化物半導体膜３１２は、絶縁膜３１１と接する酸化物半導体膜３１３ａと、酸化物半導体膜３１３ａに接する酸化物半導体膜３１３ｂと、酸化物半導体膜３１３ｂ、導電膜３１４、導電膜３１６、絶縁膜３１７及び絶縁膜３２０と接する酸化物半導体膜３１３ｃとを有する。その他の構成は、トランジスタ３００Ａと同様であり、同様の効果を奏する。
【０３９０】
酸化物半導体膜３１３ａ、酸化物半導体膜３１３ｂ及び酸化物半導体膜３１３ｃは、代表的には、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｍｇ、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、又はＨｆ）等の金属酸化物で形成される。
【０３９１】
また、酸化物半導体膜３１３ａ及び酸化物半導体膜３１３ｃは、代表的には、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍｇ酸化物、Ｚｎ−Ｍｇ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｍｇ、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、又はＨｆ）であり、且つ酸化物半導体膜３１３ｂよりも伝導帯下端のエネルギーが真空準位に近く、代表的には、酸化物半導体膜３１３ａ及び酸化物半導体膜３１３ｃの伝導帯下端のエネルギーと、酸化物半導体膜３１３ｂの伝導帯下端のエネルギーとの差が、０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上、又は０．２ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下、又は０．４ｅＶ以下である。なお、真空準位と伝導帯下端のエネルギー差を電子親和力ともいう。
【０３９２】
酸化物半導体膜３１３ｂがＩｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｍｇ、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、又はＨｆ）の場合、酸化物半導体膜３１３ｂを成膜するために用いるターゲットにおいて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１とすると、ｘ１／ｙ１は、１／３以上６以下、さらには１以上６以下であって、ｚ１／ｙ１は、１／３以上６以下、さらには１以上６以下であることが好ましい。なお、ｚ１／ｙ１を１以上６以下とすることで、酸化物半導体膜３１３ｂとしてＣＡＡＣ−ＯＳ膜が形成されやすくなる。ターゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝２：１：１．５、Ｉｎ：Ｍ：Ｚｎ＝２：１：２．３、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２等がある。
【０３９３】
酸化物半導体膜３１３ａ及び酸化物半導体膜３１３ｃがＩｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｍｇ、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、又はＨｆ）の場合、酸化物半導体膜３１３ａ及び酸化物半導体膜３１３ｃを成膜するために用いるターゲットにおいて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２とすると、ｘ２／ｙ２＜ｘ１／ｙ１であって、ｚ２／ｙ２は、１／３以上６以下、さらには１以上６以下であることが好ましい。なお、ｚ２／ｙ２を１以上６以下とすることで、酸化物半導体膜３１３ａ及び酸化物半導体膜３１３ｃとしてＣＡＡＣ−ＯＳ膜が形成されやすくなる。ターゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：６、Ｉｎ：Ｍ：Ｚｎ＝１：３：８、Ｉｎ：Ｍ：Ｚｎ＝１：４：３、Ｉｎ：Ｍ：Ｚｎ＝１：４：４、Ｉｎ：Ｍ：Ｚｎ＝１：４：５、Ｉｎ：Ｍ：Ｚｎ＝１：４：６、Ｉｎ：Ｍ：Ｚｎ＝１：６：３、Ｉｎ：Ｍ：Ｚｎ＝１：６：４、Ｉｎ：Ｍ：Ｚｎ＝１：６：５、Ｉｎ：Ｍ：Ｚｎ＝１：６：６、Ｉｎ：Ｍ：Ｚｎ＝１：６：７、Ｉｎ：Ｍ：Ｚｎ＝１：６：８、Ｉｎ：Ｍ：Ｚｎ＝１：６：９等がある。
【０３９４】
なお、酸化物半導体膜３１３ａ、酸化物半導体膜３１３ｂ及び酸化物半導体膜３１３ｃの原子数比はそれぞれ、誤差として上記の原子数比のプラスマイナス４０％の変動を含む。
【０３９５】
なお、原子数比はこれらに限られず、必要とする半導体特性に応じて適切な原子数比のものを用いればよい。
【０３９６】
また、酸化物半導体膜３１３ａ及び酸化物半導体膜３１３ｃは同じ組成でもよい。例えば、酸化物半導体膜３１３ａ及び酸化物半導体膜３１３ｃとしてＩｎ：Ｇａ：Ｚｎ＝１：３：２、１：３：４、１：４：５、１：４：６、１：４：７、又は１：４：８の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物を用いてもよい。
【０３９７】
又は、酸化物半導体膜３１３ａ及び酸化物半導体膜３１３ｃは異なった組成でもよい。例えば、酸化物半導体膜３１３ａとしてＩｎ：Ｇａ：Ｚｎ＝１：３：２の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物を用い、酸化物半導体膜３１３ｃとしてＩｎ：Ｇａ：Ｚｎ＝１：３：４又は１：４：５の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物を用いてもよい。
【０３９８】
酸化物半導体膜３１３ａ及び酸化物半導体膜３１３ｃの厚さは、３ｎｍ以上１００ｎｍ以下、又は３ｎｍ以上５０ｎｍ以下とする。酸化物半導体膜３１３ｂの厚さは、３ｎｍ以上２００ｎｍ以下、又は３ｎｍ以上１００ｎｍ以下、又は３ｎｍ以上５０ｎｍ以下とする。なお、酸化物半導体膜３１３ａ及び酸化物半導体膜３１３ｃはそれぞれ酸化物半導体膜３１３ｂより厚さを薄くすることで、トランジスタのしきい値電圧の変動量を低減することが可能である。
【０３９９】
酸化物半導体膜３１３ａ、酸化物半導体膜３１３ｂ及び酸化物半導体膜３１３ｃそれぞれの界面は、ＳＴＥＭ（Ｓｃａｎｎｉｎｇ  Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｙ）を用いて観察することができる場合がある。
【０４００】
酸化物半導体膜３１３ｂと比較して酸素欠損の生じにくい酸化物半導体膜３１３ａ及び酸化物半導体膜３１３ｃをそれぞれ酸化物半導体膜３１３ｂの上面及び下面に接して設けることで、酸化物半導体膜３１３ｂにおける酸素欠損を低減することができる。また、酸化物半導体膜３１３ｂは、酸化物半導体膜３１３ｂを構成する金属元素の一以上を有する酸化物半導体膜３１３ａ及び酸化物半導体膜３１３ｃと接するため、酸化物半導体膜３１３ａと酸化物半導体膜３１３ｂとの界面、酸化物半導体膜３１３ｂと酸化物半導体膜３１３ｃとの界面における界面準位密度が極めて低い。このため、酸化物半導体膜３１３ｂに含まれる酸素欠損を低減することが可能である。
【０４０１】
また、酸化物半導体膜３１３ａを設けることにより、トランジスタのしきい値電圧などの電気特性のばらつきを低減することができる。
【０４０２】
また、酸化物半導体膜３１３ｂを構成する金属元素を一種以上含む酸化物半導体膜３１３ｃが酸化物半導体膜３１３ｂに接して設けられるため、酸化物半導体膜３１３ｂと酸化物半導体膜３１３ｃとの界面ではキャリアの散乱が起こりにくく、トランジスタの電界効果移動度を高くすることができる。
【０４０３】
また、酸化物半導体膜３１３ａ及び酸化物半導体膜３１３ｃは、絶縁膜３１１及び絶縁膜３１７の構成元素が酸化物半導体膜３１３ｂへ混入して、不純物による準位が形成されることを抑制するためのバリア膜としても機能する。
【０４０４】
以上のことから、本実施の形態に示すトランジスタは、しきい値電圧などの電気特性のばらつきが低減されたトランジスタである。このようにしきい値電圧のばらつきが低減されたトランジスタを用いて先の実施の形態に示す表示装置を構成することにより、より容易かつ効果的にしきい値電圧のばらつきを補正することができる。
【０４０５】
図４３と異なる構造のトランジスタを図４４に示す。
【０４０６】
図４４（Ａ）乃至図４４（Ｃ）に、表示装置が有するトランジスタ３００Ｅの上面図及び断面図を示す。図４４（Ａ）はトランジスタ３００Ｅの上面図であり、図４４（Ｂ）は、図４４（Ａ）の一点鎖線Ｙ３−Ｙ４間の断面図であり、図４４（Ｃ）は、図４４（Ａ）の一点鎖線Ｘ３−Ｘ４間の断面図である。なお、図４４（Ａ）では、明瞭化のため、基板３０１、絶縁膜３１１、絶縁膜３１７、絶縁膜３２０などを省略している。また、図４４（Ｂ）は、トランジスタ３００Ｅのチャネル幅方向の断面図である。また、図４４（Ｃ）は、トランジスタ３００Ｅのチャネル長方向の断面図である。
【０４０７】
図４４に示すトランジスタ３００Ｅのように、酸化物半導体膜３１２が、絶縁膜３１１と接する酸化物半導体膜３１３ｂと、酸化物半導体膜３１３ｂ及び絶縁膜３１７と接する酸化物半導体膜３１３ｃの積層構造であってもよい。
【０４０８】
＜バンド構造＞
ここで、図４３及び図４４に示すトランジスタのバンド構造について説明する。なお、図４９（Ａ）は、図４３に示すトランジスタ３００Ｄのバンド構造であり、理解を容易にするため、絶縁膜３１１、酸化物半導体膜３１３ａ、酸化物半導体膜３１３ｂ、酸化物半導体膜３１３ｃ及び絶縁膜３１７の伝導帯下端のエネルギー（Ｅｃ）を示す。また、図４９（Ｂ）は、図４４に示すトランジスタ３００Ｅのバンド構造であり、理解を容易にするため、絶縁膜３１１、酸化物半導体膜３１３ｂ、酸化物半導体膜３１３ｃ及び絶縁膜３１７の伝導帯下端のエネルギー（Ｅｃ）を示す。
【０４０９】
図４９（Ａ）に示すように、酸化物半導体膜３１３ａ、酸化物半導体膜３１３ｂ及び酸化物半導体膜３１３ｃにおいて、伝導帯下端のエネルギーが連続的に変化する。これは、酸化物半導体膜３１３ａ、酸化物半導体膜３１３ｂ及び酸化物半導体膜３１３ｃを構成する元素が共通することにより、酸素が相互に拡散しやすい点からも理解される。したがって、酸化物半導体膜３１３ａ、酸化物半導体膜３１３ｂ及び酸化物半導体膜３１３ｃは組成が異なる膜の積層体ではあるが、物性的に連続であるということもできる。
【０４１０】
主成分を共通として積層された酸化物半導体膜は、各層を単に積層するのではなく連続接合（ここでは特に伝導帯下端のエネルギーが各層の間で連続的に変化するＵ字型の井戸（Ｕ  Ｓｈａｐｅ  Ｗｅｌｌ）構造）が形成されるように作製する。すなわち、各層の界面に酸化物半導体にとってトラップ中心や再結合中心のような欠陥準位、あるいはキャリアの流れを阻害する不純物が存在しないように積層構造を形成する。仮に、積層された酸化物半導体膜の層間に不純物が混在していると、エネルギーバンドの連続性が失われ、界面でキャリアがトラップあるいは再結合により消滅してしまう。
【０４１１】
なお、図４９（Ａ）では、酸化物半導体膜３１３ａと酸化物半導体膜３１３ｃのＥｃが同様である場合について示したが、それぞれが異なっていてもよい。
【０４１２】
図４９（Ａ）より、酸化物半導体膜３１３ｂがウェル（井戸）となり、トランジスタ３００Ｄにおいて、チャネルが酸化物半導体膜３１３ｂに形成されることがわかる。なお、酸化物半導体膜３１３ａ、酸化物半導体膜３１３ｂ及び酸化物半導体膜３１３ｃは伝導帯下端のエネルギーが連続的に変化するため、Ｕ字型の井戸構造のチャネルを埋め込みチャネルということもできる。
【０４１３】
また、図４９（Ｂ）に示すように、酸化物半導体膜３１３ｂ及び酸化物半導体膜３１３ｃにおいて、伝導帯下端のエネルギーが連続的に変化してもよい。
【０４１４】
図４９（Ｂ）より、酸化物半導体膜３１３ｂがウェル（井戸）となり、トランジスタ３００Ｅにおいて、チャネルが酸化物半導体膜３１３ｂに形成されることがわかる。
【０４１５】
図４３に示すトランジスタ３００Ｄは、酸化物半導体膜３１３ｂを構成する金属元素を一種以上含んでいる酸化物半導体膜３１３ａ及び酸化物半導体膜３１３ｃを有しているため、酸化物半導体膜３１３ａと酸化物半導体膜３１３ｂとの界面、及び酸化物半導体膜３１３ｃと酸化物半導体膜３１３ｂとの界面に界面準位を形成しにくくなる。よって、酸化物半導体膜３１３ａ及び酸化物半導体膜３１３ｃを設けることにより、トランジスタのしきい値電圧などの電気特性のばらつきや変動を低減することができる。
【０４１６】
図４４に示すトランジスタ３００Ｅは、酸化物半導体膜３１３ｂを構成する金属元素を一種以上含んでいる酸化物半導体膜３１３ｃを有しているため、酸化物半導体膜３１３ｃと酸化物半導体膜３１３ｂとの界面に界面準位を形成しにくくなる。よって、酸化物半導体膜３１３ｃを設けることにより、トランジスタのしきい値電圧などの電気特性のばらつきや変動を低減することができる。このようにしきい値電圧のばらつきが低減されたトランジスタを用いて先の実施の形態に示す表示装置を構成することにより、より容易かつ効果的にしきい値電圧のばらつきを補正することができる。
【０４１７】
＜トランジスタの構成例４＞
次に、表示装置に含まれるトランジスタの別の構成について、図４６を用いて説明する。
【０４１８】
図４６（Ａ）乃至図４６（Ｃ）に、表示装置が有するトランジスタ３００Ｆの上面図及び断面図を示す。図４６（Ａ）はトランジスタ３００Ｆの上面図であり、図４６（Ｂ）は、図４６（Ａ）の一点鎖線Ｙ３−Ｙ４間の断面図であり、図４６（Ｃ）は、図４６（Ａ）の一点鎖線Ｘ３−Ｘ４間の断面図である。
【０４１９】
図４６に示すトランジスタ３００Ｆは、基板３２１上に形成された絶縁膜３２２上の酸化物半導体膜３２３と、酸化物半導体膜３２３に接する絶縁膜３２４と、絶縁膜３２４の開口部３３０ａの一部において酸化物半導体膜３２３と接する導電膜３２５と、絶縁膜３２４の開口部３３０ｂの一部において酸化物半導体膜３２３と接する導電膜３２６と、絶縁膜３２４を介して酸化物半導体膜３２３と重なる導電膜３２７とを有する。なお、トランジスタ３００Ｆ上に絶縁膜３２８及び絶縁膜３２９が設けられてもよい。
【０４２０】
酸化物半導体膜３２３において、導電膜３２５、導電膜３２６及び導電膜３２７と重ならない領域には、酸素欠損を形成する元素を有する。以下、酸素欠損を形成する元素を、不純物元素として説明する。不純物元素の代表例としては、水素、ホウ素、炭素、窒素、フッ素、アルミニウム、シリコン、リン、塩素、希ガス元素等がある。希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン及びキセノンがある。
【０４２１】
不純物元素が酸化物半導体膜に添加されると、酸化物半導体膜中の金属元素及び酸素の結合が切断され、酸素欠損が形成される。又は、不純物元素が酸化物半導体膜に添加されると、酸化物半導体膜中の金属元素と結合していた酸素が不純物元素と結合し、金属元素から酸素が脱離され、酸素欠損が形成される。これらの結果、酸化物半導体膜においてキャリア密度が増加し、導電性が高くなる。
【０４２２】
ここで、酸化物半導体膜３２３の部分拡大図を図４６（Ｄ）に示す。図４６（Ｄ）に示すように、酸化物半導体膜３２３は、導電膜３２５及び導電膜３２６と接する領域３２３ａと、絶縁膜３２８と接する領域３２３ｂと、絶縁膜３２４と重なる領域３２３ｃ及び領域３２３ｄとを有する。
【０４２３】
領域３２３ａは、図４１に示した領域３１２ａと同様に、導電性が高く、ソース領域及びドレイン領域として機能する。
【０４２４】
領域３２３ｂ及び領域３２３ｃは、低抵抗領域として機能する。領域３２３ｂ及び領域３２３ｃには不純物元素が含まれる。なお、領域３２３ｂの方が領域３２３ｃより不純物元素濃度が高い。また、導電膜３２７の側面がテーパ形状を有する場合、領域３２３ｃの一部が、導電膜３２７と重なってもよい。
【０４２５】
不純物元素が希ガス元素であって、酸化物半導体膜３２３がスパッタリング法で形成される場合、領域３２３ａ乃至領域３２３ｄはそれぞれ希ガス元素を含み、且つ領域３２３ａ及び領域３２３ｄと比較して、領域３２３ｂ及び領域３２３ｃの方が希ガス元素の濃度が高い。これは、酸化物半導体膜３２３がスパッタリング法で形成される場合、スパッタリングガスとして希ガス元素を用いるため、酸化物半導体膜３２３に希ガス元素が含まれること、並びに領域３２３ｂ及び領域３２３ｃにおいて、酸素欠損を形成するために、意図的に希ガス元素が添加されることが原因である。なお、領域３２３ｂ及び領域３２３ｃにおいて、領域３２３ａ及び領域３２３ｄと異なる希ガス元素が添加されていてもよい。
【０４２６】
不純物元素が、ホウ素、炭素、窒素、フッ素、アルミニウム、シリコン、リン、又は、塩素の場合、領域３２３ｂ及び領域３２３ｃにのみ不純物元素を有する。このため、領域３２３ａ及び領域３２３ｄと比較して、領域３２３ｂ及び領域３２３ｃの方が不純物元素の濃度が高い。なお、領域３２３ｂ及び領域３２３ｃにおいて、ＳＩＭＳにより得られる不純物元素の濃度は、１×１０１８ａｔｏｍｓ／ｃｍ３以上１×１０２２ａｔｏｍｓ／ｃｍ３以下、又は１×１０１９ａｔｏｍｓ／ｃｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３以下、又は５×１０１９ａｔｏｍｓ／ｃｍ３以上５×１０２０ａｔｏｍｓ／ｃｍ３以下とすることができる。
【０４２７】
不純物元素が、水素の場合、領域３２３ａ及び領域３２３ｄと比較して、領域３２３ｂ及び領域３２３ｃの方が不純物元素の濃度が高い。なお、領域３２３ｂ及び領域３２３ｃにおいて、ＳＩＭＳにより得られる水素の濃度は、８×１０１９ａｔｏｍｓ／ｃｍ３以上、又は１×１０２０ａｔｏｍｓ／ｃｍ３以上、又は５×１０２０ａｔｏｍｓ／ｃｍ３以上とすることができる。
【０４２８】
領域３２３ｂ及び領域３２３ｃは不純物元素を有するため、酸素欠損が増加し、キャリア密度が増加する。この結果、領域３２３ｂ及び領域３２３ｃは、導電性が高くなり、低抵抗領域として機能する。このように低抵抗領域を設けることにより、チャネルとソース領域及びドレイン領域との間の抵抗を低減することが可能であり、トランジスタ３００Ｆは、オン電流が大きく、電界効果移動度が高い。このため、トランジスタ３００Ｆは、例えば先の実施の形態に示す駆動用トランジスタ（トランジスタ２２など）に好適に用いることができる。
【０４２９】
なお、不純物元素が、水素、ホウ素、炭素、窒素、フッ素、アルミニウム、シリコン、リン、又は塩素の一以上と、希ガスの一以上の場合であってもよい。この場合、領域３２３ｂ及び領域３２３ｃにおいて、希ガスにより形成された酸素欠損と、且つ該領域に添加された水素、ホウ素、炭素、窒素、フッ素、アルミニウム、シリコン、リン、又は塩素の一以上との相互作用により、領域３２３ｂ及び領域３２３ｃは、導電性がさらに高まる場合がある。
【０４３０】
領域３２３ｄは、チャネルとして機能する。
【０４３１】
絶縁膜３２４において、酸化物半導体膜３２３及び導電膜３２７と重なる領域は、ゲート絶縁膜として機能する。また、絶縁膜３２４において、酸化物半導体膜３２３と導電膜３２５及び導電膜３２６とが重なる領域は、層間絶縁膜として機能する。
【０４３２】
導電膜３２５及び導電膜３２６は、ソース電極及びドレイン電極として機能する。また、導電膜３２７は、ゲート電極として機能する。
【０４３３】
本実施の形態に示すトランジスタ３００Ｆは、その作製工程において、ゲート電極として機能する導電膜３２７と、ソース電極及びドレイン電極として機能する導電膜３２５及び導電膜３２６が同時に形成される。このため、トランジスタ３００Ｆにおいて、導電膜３２７と、導電膜３２５及び導電膜３２６とが重ならず、導電膜３２７と、導電膜３２５及び導電膜３２６との間の寄生容量を低減することが可能である。この結果、基板３２１として大面積基板を用いた場合、導電膜３２５、導電膜３２６及び導電膜３２７における信号遅延を低減することが可能である。
【０４３４】
また、トランジスタ３００Ｆにおいて、導電膜３２５、導電膜３２６及び導電膜３２７をマスクとして、不純物元素が酸化物半導体膜３２３に添加される。すなわち、セルフアラインで低抵抗領域を形成することができる。
【０４３５】
基板３２１としては、図４０に示す基板３０１を適宜用いることができる。
【０４３６】
絶縁膜３２２としては、図４０に示す絶縁膜３１１を適宜用いることができる。
【０４３７】
酸化物半導体膜３２３は、図４０に示す酸化物半導体膜３０３及び酸化物半導体膜３１２を適宜用いることができる。
【０４３８】
絶縁膜３２４は、図４０に示す絶縁膜３０６及び絶縁膜３１７を適宜用いることができる。
【０４３９】
導電膜３２５、導電膜３２６及び導電膜３２７は同時に形成されるため、同じ材料及び同じ積層構造を有する。
【０４４０】
導電膜３２５、導電膜３２６及び導電膜３２７は、図４０に示す、導電膜３１４、導電膜３１６及び導電膜３１８、並びに導電膜３０４、導電膜３０５、導電膜３０２及び導電膜３０７を適宜用いることができる。
【０４４１】
絶縁膜３２８は、酸化物絶縁膜又は窒化物絶縁膜を単層又は積層して形成することができる。なお、酸化物半導体膜３２３との界面特性を向上させるため、絶縁膜３２８において少なくとも酸化物半導体膜３２３と接する領域は酸化物絶縁膜で形成することが好ましい。また、絶縁膜３２８として加熱により酸素を放出する酸化物絶縁膜を用いることで、加熱処理により絶縁膜３２８に含まれる酸素を、酸化物半導体膜３２３に移動させることが可能である。
【０４４２】
絶縁膜３２８として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウム又はＧａ−Ｚｎ酸化物などを用いればよく、単層又は積層で設けることができる。
【０４４３】
絶縁膜３２９は、外部からの水素、水等のバリア膜として機能する膜であることが好ましい。絶縁膜３２９として、例えば窒化シリコン、窒化酸化シリコン、酸化アルミニウムなどを用いればよく、単層又は積層で設けることができる。
【０４４４】
絶縁膜３２８及び絶縁膜３２９の厚さはそれぞれ、３０ｎｍ以上５００ｎｍ以下、又は１００ｎｍ以上４００ｎｍ以下とすることができる。
【０４４５】
なお、図４０に示すトランジスタ３００Ｂと同様に、トランジスタ３００Ｆは、絶縁膜３２２の下に、酸化物半導体膜３２３と重なるように導電膜を設けて、デュアルゲート構造にすることができる。
【０４４６】
＜トランジスタの構成例５＞
次に、表示装置に含まれるトランジスタの別の構成について、図４７及び図４８を用いて説明する。
【０４４７】
図４７（Ａ）乃至図４７（Ｃ）に、表示装置が有するトランジスタ３００Ｇの上面図及び断面図を示す。図４７（Ａ）はトランジスタ３００Ｇの上面図であり、図４７（Ｂ）は、図４７（Ａ）の一点鎖線Ｙ３−Ｙ４間の断面図であり、図４７（Ｃ）は、図４７（Ａ）の一点鎖線Ｘ３−Ｘ４間の断面図である。
【０４４８】
図４７に示すトランジスタ３００Ｇは、基板３３１上に形成された絶縁膜３３２上の酸化物半導体膜３３３と、酸化物半導体膜３３３と接する絶縁膜３３４と、絶縁膜３３４を介して酸化物半導体膜３３３と重なる導電膜３３７と、酸化物半導体膜３３３に接する絶縁膜３３９と、絶縁膜３３９上に形成された絶縁膜３３８と、絶縁膜３３８及び絶縁膜３３９の開口部３４０ａにおいて酸化物半導体膜３３３と接する導電膜３３５と、絶縁膜３３８及び絶縁膜３３９の開口部３４０ｂにおいて酸化物半導体膜３３３と接する導電膜３３６を有する。
【０４４９】
トランジスタ３００Ｇにおいて、導電膜３３７はゲート電極として機能する。また、導電膜３３５及び導電膜３３６は、ソース電極及びドレイン電極として機能する。
【０４５０】
酸化物半導体膜３３３において、導電膜３３５、導電膜３３６及び導電膜３３７と重ならない領域には、酸素欠損を形成する元素を有する。以下、酸素欠損を形成する元素を、不純物元素として説明する。不純物元素の代表例としては、水素、ホウ素、炭素、窒素、フッ素、アルミニウム、シリコン、リン、塩素、希ガス元素等がある。希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン及びキセノンがある。
【０４５１】
不純物元素が酸化物半導体膜に添加されると、酸化物半導体膜中の金属元素及び酸素の結合が切断され、酸素欠損が形成される。又は、不純物元素が酸化物半導体膜に添加されると、酸化物半導体膜中の金属元素と結合していた酸素が不純物元素と結合し、金属元素から酸素が脱離され、酸素欠損が形成される。これらの結果、酸化物半導体膜においてキャリア密度が増加し、導電性が高くなる。
【０４５２】
ここで、酸化物半導体膜３３３の部分拡大図を図４８（Ａ）に示す。図４８（Ａ）に示すように、酸化物半導体膜３３３は、導電膜３３５、導電膜３３６または絶縁膜３３８と接する領域３３３ｂと、絶縁膜３３４と接する領域３３３ｄとを有する。なお、導電膜３３７の側面がテーパ形状を有する場合、導電膜３３７のテーパ部と重なる領域３３３ｃを有してもよい。
【０４５３】
領域３３３ｂは、低抵抗領域として機能する。領域３３３ｂには不純物元素として少なくとも希ガス及び水素が含まれる。なお、導電膜３３７の側面がテーパ形状を有する場合、不純物元素は導電膜３３７のテーパ部を通過して領域３３３ｃに添加されるため、領域３３３ｃは、領域３３３ｂと比較して不純物元素の一例である希ガス元素の濃度が低いが、不純物元素が含まれる。領域３３３ｃを有することで、トランジスタのソース−ドレイン耐圧を高めることができる。
【０４５４】
酸化物半導体膜３３３がスパッタリング法で形成される場合、領域３３３ｂ乃至領域３３３ｄはそれぞれ希ガス元素を含み、且つ領域３３３ｄと比較して、領域３３３ｂ及び領域３３３ｃの方が希ガス元素の濃度が高い。これは、酸化物半導体膜３３３がスパッタリング法で形成される場合、スパッタリングガスとして希ガスを用いるため、酸化物半導体膜３３３に希ガスが含まれること、並びに領域３３３ｂ及び領域３３３ｃにおいて、酸素欠損を形成するために、意図的に希ガスが添加されることが原因である。なお、領域３３３ｂ及び領域３３３ｃにおいて、領域３３３ｄと異なる希ガス元素が添加されていてもよい。
【０４５５】
また、領域３３３ｂは絶縁膜３３８と接するため、領域３３３ｄと比較して、領域３３３ｂの方が水素の濃度が高い。また、領域３３３ｂから領域３３３ｃに水素が拡散する場合、領域３３３ｃは、領域３３３ｄと比較して水素濃度が高い。但し、領域３３３ｃより領域３３３ｂの方が、水素濃度が高い。
【０４５６】
領域３３３ｂ及び領域３３３ｃにおいて、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素の濃度は、８×１０１９ａｔｏｍｓ／ｃｍ３以上、又は１×１０２０ａｔｏｍｓ／ｃｍ３以上、又は５×１０２０ａｔｏｍｓ／ｃｍ３以上とすることができる。なお、領域３３３ｄの二次イオン質量分析法により得られる水素濃度は、５×１０１９ａｔｏｍｓ／ｃｍ３以下、又は１×１０１９ａｔｏｍｓ／ｃｍ３以下、又は５×１０１８ａｔｏｍｓ／ｃｍ３以下、又は１×１０１８ａｔｏｍｓ／ｃｍ３以下、又は５×１０１７ａｔｏｍｓ／ｃｍ３以下、又は１×１０１６ａｔｏｍｓ／ｃｍ３以下とすることができる。
【０４５７】
また、不純物元素として、ホウ素、炭素、窒素、フッ素、アルミニウム、シリコン、リン、又は塩素が酸化物半導体膜３３３に添加される場合、領域３３３ｂ及び領域３３３ｃにのみ不純物元素を有する。このため、領域３３３ｄと比較して、領域３３３ｂ及び領域３３３ｃの方が不純物元素の濃度が高い。なお、領域３３３ｂ及び領域３３３ｃにおいて、二次イオン質量分析法により得られる不純物元素の濃度は、１×１０１８ａｔｏｍｓ／ｃｍ３以上１×１０２２ａｔｏｍｓ／ｃｍ３以下、又は１×１０１９ａｔｏｍｓ／ｃｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３以下、又は５×１０１９ａｔｏｍｓ／ｃｍ３以上５×１０２０ａｔｏｍｓ／ｃｍ３以下とすることができる。
【０４５８】
領域３３３ｄと比較して、領域３３３ｂ及び領域３３３ｃは、水素濃度が高く、且つ希ガス元素の添加による酸素欠損量が多い。このため、導電性が高くなり、低抵抗領域として機能する。代表的には、領域３３３ｂ及び領域３３３ｃの抵抗率として、１×１０−３Ωｃｍ以上１×１０４Ωｃｍ未満、又は１×１０−３Ωｃｍ以上１×１０−１Ωｃｍ未満とすることができる。
【０４５９】
なお、領域３３３ｂ及び領域３３３ｃにおいて、水素の量は酸素欠損の量と同じ又は少ないと、水素が酸素欠損に捕獲されやすく、チャネルである領域３３３ｄに拡散しにくい。この結果、ノーマリーオフ特性のトランジスタを作製することができる。
【０４６０】
領域３３３ｄは、チャネルとして機能する。
【０４６１】
また、導電膜３３７をマスクとして酸化物半導体膜３３３に不純物元素を添加した後、導電膜３３７それぞれの上面形状における面積を縮小してもよい。これは、導電膜３３７の形成工程において、導電膜３３７上のマスクに対してスリミング処理をおこない、より微細な構造のマスクとする。次に、該マスクを用いて導電膜３３７および絶縁膜３３４をエッチングすることで、図４８（Ｂ）に示す導電膜３３７ａおよび絶縁膜３３４ａを形成することができる。スリミング処理としては、例えば、酸素ラジカルなどを用いるアッシング処理を適用することができる。
【０４６２】
この結果、酸化物半導体膜３３３において、領域３３３ｃ及びチャネルである領域３３３ｄの間に、オフセット領域３３３ｅが形成される。なお、チャネル長方向におけるオフセット領域３３３ｅの長さは、０．１μｍ未満とすることで、トランジスタのオン電流の低下を低減することが可能である。
【０４６３】
図４７に示す基板３３１としては、図４０に示す基板３０１を適宜用いることができる。
【０４６４】
図４７に示す絶縁膜３３２としては、図４０に示す絶縁膜３１１を適宜用いることができる。
【０４６５】
図４７に示す酸化物半導体膜３３３は、図４０に示す酸化物半導体膜３０３及び酸化物半導体膜３１２を適宜用いることができる。
【０４６６】
図４７に示す絶縁膜３３４は、図４０に示す絶縁膜３０６及び絶縁膜３１７を適宜用いることができる。
【０４６７】
図４７に示す導電膜３３５、導電膜３３６及び導電膜３３７は、図４０に示す、導電膜３１４、導電膜３１６及び導電膜３１８、並びに導電膜３０４、導電膜３０５、導電膜３０２及び導電膜３０７を適宜用いることができる。
【０４６８】
導電膜３３７及び絶縁膜３３８の厚さはそれぞれ、３０ｎｍ以上５００ｎｍ以下、又は１００ｎｍ以上４００ｎｍ以下とすることができる。
【０４６９】
トランジスタ３００Ｇは、導電膜３３７と、導電膜３３５及び導電膜３３６とが重ならず、導電膜３３７と、導電膜３３５及び導電膜３３６との間の寄生容量を低減することが可能である。この結果、基板３３１として大面積基板を用いた場合、導電膜３３５、導電膜３３６及び導電膜３３７における信号遅延を低減することが可能である。
【０４７０】
また、トランジスタ３００Ｇにおいて、導電膜３３７をマスクとして、不純物元素が酸化物半導体膜３３３に添加される。すなわち、セルフアラインで低抵抗領域を形成することができる。
【０４７１】
なお、図４０に示すトランジスタ３００Ｂと同様に、トランジスタ３００Ｇは、絶縁膜３３２の下に、酸化物半導体膜３３３と重なるように導電膜を設けて、デュアルゲート構造にすることができる。
【０４７２】
〈酸化物半導体膜の結晶構造〉
以下に、上記の酸化物半導体膜の構造について説明する。なお、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
【０４７３】
酸化物半導体膜は、非単結晶酸化物半導体膜と単結晶酸化物半導体膜とに大別される。非単結晶酸化物半導体膜とは、ＣＡＡＣ−ＯＳ膜、多結晶酸化物半導体膜、微結晶酸化物半導体膜、非晶質酸化物半導体膜などをいう。
【０４７４】
［ＣＡＡＣ−ＯＳ膜］
ＣＡＡＣ−ＯＳ膜は、ｃ軸配向した複数の結晶部を有する酸化物半導体膜の一つである。
【０４７５】
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳ膜の明視野像および回折パターンの複合解析像（高分解能ＴＥＭ像ともいう。）を観察することで複数の結晶部を確認することができる。一方、高分解能ＴＥＭ像によっても明確な結晶部同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
【０４７６】
試料面と略平行な方向から、ＣＡＡＣ−ＯＳ膜の断面の高分解能ＴＥＭ像を観察すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。
【０４７７】
一方、試料面と略垂直な方向から、ＣＡＡＣ−ＯＳ膜の平面の高分解能ＴＥＭ像を観察すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
【０４７８】
ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることが確認できる。
【０４７９】
ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
【０４８０】
ＣＡＡＣ−ＯＳ膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素、シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリコンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純物は、キャリアトラップやキャリア発生源となる場合がある。
【０４８１】
ＣＡＡＣ−ＯＳ膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化物半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによってキャリア発生源となることがある。
【０４８２】
不純物濃度が低く、欠陥準位密度が低い（酸素欠損の少ない）ことを、高純度真性または実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。したがって、当該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定となる場合がある。
【０４８３】
ＣＡＡＣ−ＯＳ膜を用いたＯＳトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。
【０４８４】
［微結晶酸化物半導体膜］
微結晶酸化物半導体膜は、高分解能ＴＥＭ像において、結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。微結晶酸化物半導体膜に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）を有する酸化物半導体膜を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。また、ｎｃ−ＯＳ膜は、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。
【０４８５】
ｎｃ−ＯＳ膜は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳ膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かない場合がある。例えば、ｎｃ−ＯＳ膜に対し、結晶部よりも大きい径のＸ線を用いるＸＲＤ装置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、ｎｃ−ＯＳ膜に対し、結晶部よりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子回折（制限視野電子回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳ膜に対し、結晶部の大きさと近いか結晶部より小さいプローブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、ｎｃ−ＯＳ膜に対しナノビーム電子回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。また、ｎｃ−ＯＳ膜に対しナノビーム電子回折を行うと、リング状の領域内に複数のスポットが観測される場合がある。
【０４８６】
ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。そのため、ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比べて欠陥準位密度が高くなる。
【０４８７】
［非晶質酸化物半導体膜］
非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶部を有さない酸化物半導体膜である。石英のような無定形状態を有する酸化物半導体膜が一例である。
【０４８８】
非晶質酸化物半導体膜は、高分解能ＴＥＭ像において結晶部を確認することができない。非晶質酸化物半導体膜に対し、ＸＲＤ装置を用いた構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半導体膜に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半導体膜に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンが観測される。
【０４８９】
酸化物半導体膜は、ｎｃ−ＯＳ膜と非晶質酸化物半導体膜との間の物性を示す構造を有する場合がある。そのような構造を有する酸化物半導体膜を、特に非晶質ライク酸化物半導体（ａ−ｌｉｋｅ  ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。
【０４９０】
ａ−ｌｉｋｅ  ＯＳ膜は、高分解能ＴＥＭ像において鬆（ボイドともいう。）が観察される場合がある。また、高分解能ＴＥＭ像において、明確に結晶部を確認することのできる領域と、結晶部を確認することのできない領域と、を有する。ａ−ｌｉｋｅ  ＯＳ膜は、ＴＥＭによる観察程度の微量な電子照射によって、結晶化が起こり、結晶部の成長が見られる場合がある。一方、良質なｎｃ−ＯＳ膜であれば、ＴＥＭによる観察程度の微量な電子照射による結晶化はほとんど見られない。
【０４９１】
ａ−ｌｉｋｅ  ＯＳ膜およびｎｃ−ＯＳ膜の結晶部の大きさの計測は、高分解能ＴＥＭ像を用いて行うことができる。例えば、ＩｎＧａＺｎＯ４の結晶は層状構造を有し、Ｉｎ−Ｏ層の間に、Ｇａ−Ｚｎ−Ｏ層を２層有する。ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有する。よって、これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。そのため、高分解能ＴＥＭ像における格子縞に着目し、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所においては、それぞれの格子縞がＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
【０４９２】
酸化物半導体膜は、構造ごとに膜密度が異なる場合がある。例えば、ある酸化物半導体膜の組成がわかれば、該組成と同じ組成における単結晶酸化物半導体膜の膜密度と比較することにより、その酸化物半導体膜の構造を推定することができる。例えば、単結晶酸化物半導体膜の膜密度に対し、ａ−ｌｉｋｅ  ＯＳ膜の膜密度は７８．６％以上９２．３％未満となる。また、例えば、単結晶酸化物半導体膜の膜密度に対し、ｎｃ−ＯＳ膜の膜密度およびＣＡＡＣ−ＯＳ膜の膜密度は９２．３％以上１００％未満となる。なお、単結晶酸化物半導体膜の膜密度に対し膜密度が７８％未満となる酸化物半導体膜は、成膜すること自体が困難である。
【０４９３】
上記について、具体例を用いて説明する。例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体膜において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の膜密度は６．３５７ｇ／ｃｍ３となる。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体膜において、ａ−ｌｉｋｅ  ＯＳ膜の膜密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満となる。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体膜において、ｎｃ−ＯＳ膜の膜密度およびＣＡＡＣ−ＯＳ膜の膜密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満となる。
【０４９４】
なお、同じ組成の単結晶酸化物半導体膜が存在しない場合がある。その場合、任意の割合で組成の異なる単結晶酸化物半導体膜を組み合わせることにより、所望の組成の単結晶酸化物半導体膜に相当する膜密度を算出することができる。所望の組成の単結晶酸化物半導体膜の膜密度は、組成の異なる単結晶酸化物半導体膜を組み合わせる割合に対して、加重平均を用いて算出すればよい。ただし、膜密度は、可能な限り少ない種類の単結晶酸化物半導体膜を組み合わせて算出することが好ましい。
【０４９５】
なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、ａ−ｌｉｋｅ  ＯＳ膜、微結晶酸化物半導体膜、ＣＡＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい。
【０４９６】
〈オフ電流〉
本明細書において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態（非導通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。オフ状態とは、特に断りがない場合、ｎチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低い状態、ｐチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも高い状態をいう。例えば、ｎチャネル型のトランジスタのオフ電流とは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低いときのドレイン電流を言う場合がある。
【０４９７】
トランジスタのオフ電流は、Ｖｇｓに依存する場合がある。従って、トランジスタのオフ電流がＩ以下である、とは、トランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを言う場合がある。トランジスタのオフ電流は、所定のＶｇｓにおけるオフ状態、所定の範囲内のＶｇｓにおけるオフ状態、または、十分に低減されたオフ電流が得られるＶｇｓにおけるオフ状態、等におけるオフ電流を指す場合がある。
【０４９８】
一例として、しきい値電圧Ｖｔｈが０．５Ｖであり、Ｖｇｓが０．５Ｖにおけるドレイン電流が１×１０−９Ａであり、Ｖｇｓが０．１Ｖにおけるドレイン電流が１×１０−１３Ａであり、Ｖｇｓがー０．５Ｖにおけるドレイン電流が１×１０−１９Ａであり、Ｖｇｓがー０．８Ｖにおけるドレイン電流が１×１０−２２Ａであるようなｎチャネル型トランジスタを想定する。当該トランジスタのドレイン電流は、Ｖｇｓが−０．５Ｖにおいて、または、Ｖｇｓが−０．５Ｖ乃至−０．８Ｖの範囲において、１×１０−１９Ａ以下であるから、当該トランジスタのオフ電流は１×１０−１９Ａ以下である、と言う場合がある。当該トランジスタのドレイン電流が１×１０−２２Ａ以下となるＶｇｓが存在するため、当該トランジスタのオフ電流は１×１０−２２Ａ以下である、と言う場合がある。
【０４９９】
本明細書では、チャネル幅Ｗを有するトランジスタのオフ電流を、チャネル幅Ｗあたりを流れる電流値で表す場合がある。また、所定のチャネル幅（例えば１μｍ）あたりを流れる電流値で表す場合がある。後者の場合、オフ電流の単位は、電流／長さの次元を持つ単位（例えば、Ａ／μｍ）で表される場合がある。
【０５００】
トランジスタのオフ電流は、温度に依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、室温、６０℃、８５℃、９５℃、または１２５℃におけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等の信頼性が保証される温度、または、当該トランジスタが含まれる半導体装置等が使用される温度（例えば、５℃乃至３５℃のいずれか一の温度）におけるオフ電流、を表す場合がある。トランジスタのオフ電流がＩ以下である、とは、室温、６０℃、８５℃、９５℃、１２５℃、当該トランジスタが含まれる半導体装置の信頼性が保証される温度、または、当該トランジスタが含まれる半導体装置等が使用される温度（例えば、５℃乃至３５℃のいずれか一の温度）、におけるトランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを指す場合がある。
【０５０１】
トランジスタのオフ電流は、ドレインとソースの間の電圧Ｖｄｓに依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、Ｖｄｓが０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ，２．５Ｖ，３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、または２０Ｖにおけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等の信頼性が保証されるＶｄｓ、または、当該トランジスタが含まれる半導体装置等において使用されるＶｄｓにおけるオフ電流、を表す場合がある。トランジスタのオフ電流がＩ以下である、とは、Ｖｄｓが０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ，２．５Ｖ，３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、２０Ｖ、当該トランジスタが含まれる半導体装置の信頼性が保証されるＶｄｓ、または、当該トランジスタが含まれる半導体装置等において使用されるＶｄｓ、におけるトランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを指す場合がある。
【０５０２】
上記オフ電流の説明において、ドレインをソースと読み替えてもよい。つまり、オフ電流は、トランジスタがオフ状態にあるときのソースを流れる電流を言う場合もある。
【０５０３】
本明細書では、オフ電流と同じ意味で、リーク電流と記載する場合がある。
【０５０４】
本明細書において、オフ電流とは、例えば、トランジスタがオフ状態にあるときに、ソースとドレインとの間に流れる電流を指す場合がある。
【０５０５】
以上、本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
【０５０６】
（実施の形態５）
本実施の形態では、表示装置の表示画素の断面図の一例について説明する。図５０では、画素２０が有する、トランジスタ２１、容量素子２５、及び発光素子２４の、断面構造を例示している。
【０５０７】
具体的に、図５０に示す表示装置は、基板２００上に絶縁膜２１６と、絶縁膜２１６上にトランジスタ２１と、容量素子２５とを有する。トランジスタ２１は、半導体膜２０４と、半導体膜２０４上の絶縁膜２１５と、絶縁膜２１５を間に挟んで半導体膜２０４と重なり、ゲートとして機能する導電膜２０３と、半導体膜２０４と接し、絶縁膜２１７および絶縁膜２１８の開口部に設けられた導電膜２０５と、同じく半導体膜２０４と接し、絶縁膜２１７および絶縁膜２１８の開口部に設けられた導電膜２０６とを有する。なお、導電膜２０５および導電膜２０６は、トランジスタ２１のソースおよびドレインとして機能する。
【０５０８】
容量素子２５は、電極として機能する半導体膜２０７と、半導体膜２０７上の絶縁膜２１５と、絶縁膜２１５を間に挟んで半導体膜２０７と重なり、なおかつ電極として機能する導電膜２１０とを有する。
【０５０９】
絶縁膜２１５としては、酸化アルミニウム、酸化窒化アルミニウム、酸化マグネシウム、酸化珪素、酸化窒化珪素、窒化酸化珪素、窒化珪素、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム及び酸化タンタルを一種以上含む絶縁膜を、単層で、または積層させて用いればよい。なお、本明細書中において、酸化窒化物は、その組成として、窒素よりも酸素の含有量が多い材料を指し、窒化酸化物は、その組成として、酸素よりも窒素の含有量が多い材料を指す。
【０５１０】
半導体膜２０４として酸化物半導体を用いる場合、絶縁膜２１６は、半導体膜２０４に酸素を供給させることが可能な材料を用いることが望ましい。上記材料を絶縁膜２１６に用いることで、絶縁膜２１６に含まれる酸素を半導体膜２０４に移動させることが可能であり、半導体膜２０４の酸素欠損量を低減することができる。絶縁膜２１６に含まれる酸素の半導体膜２０４への移動は、半導体膜２０４を形成した後に、加熱処理をおこなうことで効率的におこなうことができる。
【０５１１】
半導体膜２０４、導電膜２０３および導電膜２１０上には、絶縁膜２１７が設けられ、絶縁膜２１７上には絶縁膜２１８が設けられ、絶縁膜２１８上には、導電膜２０５、導電膜２０６、導電膜２０９および絶縁膜２１９が設けられている。絶縁膜２１９上には導電膜２０１および導電膜２１２が設けられ、導電膜２０１は絶縁膜２１９の開口部において、導電膜２０５と接続され、導電膜２１２は、絶縁膜２１９の開口部において、導電膜２０９と接続されている。
【０５１２】
半導体膜２０４として酸化物半導体を用いる場合、絶縁膜２１７は、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキングできる機能を有することが好ましい。絶縁膜２１７を設けることで、半導体膜２０４からの酸素の外部への拡散と、外部から半導体膜２０４への水素、水等の入り込みを防ぐことができる。絶縁膜２１７としては、例えば、窒化物絶縁膜を用いることができる。該窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。なお、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果を有する窒化物絶縁膜の代わりに、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜を設けてもよい。酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。
【０５１３】
絶縁膜２１９、導電膜２０１および導電膜２１２上には、絶縁膜２２０および導電膜２１３が設けられ、導電膜２１３は絶縁膜２２０の開口部において、導電膜２１２と接続されている。
【０５１４】
絶縁膜２２０及び導電膜２１３上には絶縁膜２２５が設けられている。絶縁膜２２５は、導電膜２１３と重なる位置に開口部を有する。また、絶縁膜２２５上において、絶縁膜２２５の開口部とは異なる位置に、絶縁膜２２６が設けられている。そして、絶縁膜２２５及び絶縁膜２２６上には、ＥＬ層２２７及び導電膜２２８が、順に積層するように設けられている。導電膜２１３及び導電膜２２８が、ＥＬ層２２７を間に挟んで重なり合う部分が、発光素子２４として機能する。そして、導電膜２１３及び導電膜２２８は、一方がアノード、他方がカソードとして機能する。
【０５１５】
また、表示装置は、発光素子２４を間に挟んで基板２００と対峙する、基板２３０を有する。基板２３０の下、すなわち、基板２３０の発光素子２４に近い側の面上には、光を遮蔽する機能を有する遮蔽膜２３１が設けられている。そして、遮蔽膜２３１は、発光素子２４と重なる領域に開口部を有している。発光素子２４に重なる開口部において、基板２３０の下には特定の波長範囲の可視光を透過する着色層２３２が設けられている。
【０５１６】
なお、絶縁膜２２６は、発光素子２４と基板２３０との距離を調整するものであり、場合によっては省略してもよい。
【０５１７】
また、本実施の形態では、発光素子２４の光を素子基板とは反対の側から取り出すトップエミッション構造を示したが、発光素子２４の光を素子基板側から取り出すボトムエミッション構造、または、発光素子２４の光を素子基板側からと、素子基板とは反対の側からと、取り出すデュアルエミッション構造も一態様となりうる。
【０５１８】
以上、本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
【０５１９】
（実施の形態６）
本実施の形態においては、本発明の一態様の発光素子を有する表示装置、及び該表示装置に入力装置を取り付けた電子機器について、図５１乃至図５３を用いて説明を行う。
【０５２０】
＜タッチパネルに関する説明１＞
なお、本実施の形態において、電子機器の一例として、表示装置と、入力装置とを合わせたタッチパネル５００について説明する。また、入力装置の一例として、タッチセンサを用いる場合について説明する。
【０５２１】
図５１（Ａ）（Ｂ）は、タッチパネル５００の斜視図である。なお、図５１（Ａ）（Ｂ）において、明瞭化のため、タッチパネル５００の代表的な構成要素を示す。
【０５２２】
タッチパネル５００は、表示装置５０１とタッチセンサ５９５とを有する（図５１（Ｂ）参照）。また、タッチパネル５００は、基板５１０、基板５７０、及び基板５９０を有する。なお、基板５１０、基板５７０、及び基板５９０はいずれも可撓性を有する。ただし、基板５１０、基板５７０、及び基板５９０のいずれか一つまたは全てが可撓性を有さない構成としてもよい。
【０５２３】
表示装置５０１は、基板５１０上に複数の画素及び該画素に信号を供給することができる複数の配線５１１を有する。複数の配線５１１は、基板５１０の外周部にまで引き回され、その一部が端子５１９を構成している。端子５１９はＦＰＣ５０９（１）と電気的に接続する。
【０５２４】
基板５９０は、タッチセンサ５９５と、タッチセンサ５９５と電気的に接続する複数の配線５９８とを有する。複数の配線５９８は、基板５９０の外周部に引き回され、その一部は端子を構成する。そして、該端子はＦＰＣ５０９（２）と電気的に接続される。なお、図５１（Ｂ）では明瞭化のため、基板５９０の裏面側（基板５１０と対向する面側）に設けられるタッチセンサ５９５の電極や配線等を実線で示している。
【０５２５】
タッチセンサ５９５として、例えば静電容量方式のタッチセンサを適用できる。静電容量方式としては、表面型静電容量方式、投影型静電容量方式等がある。
【０５２６】
投影型静電容量方式としては、主に駆動方式の違いから自己容量方式、相互容量方式などがある。相互容量方式を用いると同時多点検出が可能となるため好ましい。
【０５２７】
なお、図５１（Ｂ）に示すタッチセンサ５９５は、投影型静電容量方式のタッチセンサを適用した構成である。
【０５２８】
なお、タッチセンサ５９５には、指等の検知対象の近接または接触を検知することができる、様々なセンサを適用することができる。
【０５２９】
投影型静電容量方式のタッチセンサ５９５は、電極５９１と電極５９２とを有する。電極５９１は、複数の配線５９８のいずれかと電気的に接続し、電極５９２は複数の配線５９８の他のいずれかと電気的に接続する。
【０５３０】
電極５９２は、図５１（Ａ）（Ｂ）に示すように、一方向に繰り返し配置された複数の四辺形が角部で接続される形状を有する。
【０５３１】
電極５９１は四辺形であり、電極５９２が延在する方向と交差する方向に繰り返し配置されている。
【０５３２】
配線５９４は、電極５９２を挟む二つの電極５９１と電気的に接続する。このとき、電極５９２と配線５９４の交差部の面積ができるだけ小さくなる形状が好ましい。これにより、電極が設けられていない領域の面積を低減でき、透過率のバラツキを低減できる。その結果、タッチセンサ５９５を透過する光の輝度のバラツキを低減することができる。
【０５３３】
なお、電極５９１及び電極５９２の形状はこれに限定されず、様々な形状を取りうる。例えば、複数の電極５９１をできるだけ隙間が生じないように配置し、絶縁層を介して電極５９２を、電極５９１と重ならない領域ができるように離間して複数設ける構成としてもよい。このとき、隣接する２つの電極５９２の間に、これらとは電気的に絶縁されたダミー電極を設けると、透過率の異なる領域の面積を低減できるため好ましい。
【０５３４】
＜表示装置に関する説明＞
次に、図５２（Ａ）を用いて、表示装置５０１の詳細について説明する。図５２（Ａ）は、図５１（Ｂ）に示す一点鎖線Ｘ１−Ｘ２間の断面図に相当する。
【０５３５】
表示装置５０１は、マトリクス状に配置された複数の画素を有する。該画素は表示素子と、該表示素子を駆動する画素回路とを有する。
【０５３６】
以下の説明においては、白色の光を射出する発光素子を表示素子に適用する場合について説明するが、表示素子はこれに限定されない。例えば、隣接する画素毎に射出する光の色が異なるように、発光色が異なる発光素子を適用してもよい。
【０５３７】
基板５１０及び基板５７０としては、例えば、水蒸気の透過率が１０−５ｇ／（ｍ２・ｄａｙ）以下、好ましくは１０−６ｇ／（ｍ２・ｄａｙ）以下である可撓性を有する材料を好適に用いることができる。または、基板５１０の熱膨張率と、基板５７０の熱膨張率とが、およそ等しい材料を用いると好適である。例えば、線膨張率が１×１０−３／Ｋ以下、好ましくは５×１０−５／Ｋ以下、より好ましくは１×１０−５／Ｋ以下である材料を好適に用いることができる。
【０５３８】
なお、基板５１０は、発光素子への不純物の拡散を防ぐ絶縁層５１０ａと、可撓性基板５１０ｂと、絶縁層５１０ａ及び可撓性基板５１０ｂを貼り合わせる接着層５１０ｃと、を有する積層体である。また、基板５７０は、発光素子への不純物の拡散を防ぐ絶縁層５７０ａと、可撓性基板５７０ｂと、絶縁層５７０ａ及び可撓性基板５７０ｂを貼り合わせる接着層５７０ｃと、を有する積層体である。
【０５３９】
接着層５１０ｃ及び接着層５７０ｃとしては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミド等）、ポリイミド、ポリカーボネート、ポリウレタン、アクリル樹脂、エポキシ樹脂、もしくはシロキサン結合を有する樹脂を含む材料を用いることができる。
【０５４０】
また、基板５１０と基板５７０との間に封止層５６０を有する。封止層５６０は、空気より大きい屈折率を有すると好ましい。また、図５２（Ａ）に示すように、封止層５６０側に光を取り出す場合は、封止層５６０は封止層５６０を挟む２つの部材（ここでは基板５７０と基板５１０）を光学的に接合する層（以下、光学接合層ともいう）としても機能する。
【０５４１】
また、封止層５６０の外周部にシール材を形成してもよい。当該シール材を用いることにより、基板５１０、基板５７０、封止層５６０、及びシール材で囲まれた領域に発光素子５５０Ｒを有する構成とすることができる。なお、封止層５６０として、不活性気体（窒素やアルゴン等）を充填してもよい。また、当該不活性気体内に、乾燥材を設けて、水分等を吸着させる構成としてもよい。また、上述のシール材としては、例えば、エポキシ系樹脂やガラスフリットを用いるのが好ましい。また、シール材に用いる材料としては、水分や酸素を透過しない材料を用いると好適である。
【０５４２】
また、表示装置５０１は、画素５０２Ｒを有する。また、画素５０２Ｒは発光モジュール５８０Ｒを有する。
【０５４３】
画素５０２Ｒは、発光素子５５０Ｒと、発光素子５５０Ｒに電力を供給することができるトランジスタ５０２ｔとを有する。なお、トランジスタ５０２ｔは、画素回路の一部として機能する。また、発光モジュール５８０Ｒは、発光素子５５０Ｒと、着色層５６７Ｒとを有する。
【０５４４】
発光素子５５０Ｒは、下部電極と、上部電極と、下部電極と上部電極の間にＥＬ層とを有する。発光素子５５０Ｒとして、例えば、先の実施の形態に示す発光素子を適用することができる。
【０５４５】
また、下部電極と上部電極との間で、マイクロキャビティ構造を採用し、特定波長における光強度を増加させてもよい。
【０５４６】
また、封止層５６０が光を取り出す側に設けられている場合、封止層５６０は、発光素子５５０Ｒと着色層５６７Ｒに接する。
【０５４７】
着色層５６７Ｒは、発光素子５５０Ｒと重なる位置にある。これにより、発光素子５５０Ｒが発する光の一部は着色層５６７Ｒを透過して、図中に示す矢印の方向の発光モジュール５８０Ｒの外部に射出される。
【０５４８】
また、表示装置５０１には、光を射出する方向に遮光層５６７ＢＭが設けられる。遮光層５６７ＢＭは、着色層５６７Ｒを囲むように設けられている。
【０５４９】
着色層５６７Ｒとしては、特定の波長帯域の光を透過する機能を有していればよく、例えば、赤色の波長帯域の光を透過するカラーフィルタ、緑色の波長帯域の光を透過するカラーフィルタ、青色の波長帯域の光を透過するカラーフィルタ、黄色の波長帯域の光を透過するカラーフィルタなどを用いることができる。各カラーフィルタは、様々な材料を用いて、印刷法、インクジェット法、フォトリソグラフィ技術を用いたエッチング方法などで形成することができる。
【０５５０】
また、表示装置５０１には、絶縁層５２１が設けられる。絶縁層５２１はトランジスタ５０２ｔを覆う。なお、絶縁層５２１は、画素回路に起因する凹凸を平坦化するための機能を有する。また、絶縁層５２１に不純物の拡散を抑制できる機能を付与してもよい。これにより、不純物の拡散によるトランジスタ５０２ｔ等の信頼性の低下を抑制できる。
【０５５１】
また、発光素子５５０Ｒは、絶縁層５２１の上方に形成される。また、発光素子５５０Ｒが有する下部電極には、該下部電極の端部に重なる隔壁５２８が設けられる。なお、基板５１０と、基板５７０との間隔を制御するスペーサを、隔壁５２８上に形成してもよい。
【０５５２】
ゲート線駆動回路５０３ｇ（１）は、トランジスタ５０３ｔと、容量素子５０３ｃとを有する。なお、駆動回路を画素回路と同一の工程で同一基板上に形成することができる。
【０５５３】
また、基板５１０上には、信号を供給することができる配線５１１が設けられる。また、配線５１１上には、端子５１９が設けられる。また、端子５１９には、ＦＰＣ５０９（１）が電気的に接続される。また、ＦＰＣ５０９（１）は、ビデオ信号、クロック信号、スタート信号、リセット信号等を供給する機能を有する。なお、ＦＰＣ５０９（１）にはプリント配線基板（ＰＷＢ）が取り付けられていても良い。
【０５５４】
また、表示装置５０１には、様々な構造のトランジスタを適用することができる。図５２（Ａ）においては、ボトムゲート型のトランジスタを適用する場合について、例示しているが、これに限定されず、例えば、図５２（Ｂ）に示す、トップゲート型のトランジスタを表示装置５０１に適用する構成としてもよい。
【０５５５】
また、トランジスタ５０２ｔ及びトランジスタ５０３ｔの構成については、先の実施の形態の記載を参酌することができる。
【０５５６】
＜タッチセンサに関する説明＞
次に、図５２（Ｃ）を用いて、タッチセンサ５９５の詳細について説明する。図５２（Ｃ）は、図５１（Ｂ）に示す一点鎖線Ｘ３−Ｘ４間の断面図に相当する。
【０５５７】
タッチセンサ５９５は、基板５９０上に千鳥状に配置された電極５９１及び電極５９２と、電極５９１及び電極５９２を覆う絶縁層５９３と、隣り合う電極５９１を電気的に接続する配線５９４とを有する。
【０５５８】
電極５９１及び電極５９２は、透光性を有する導電材料を用いて形成する。透光性を有する導電性材料としては、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸化物を用いることができる。なお、グラフェンを含む膜を用いることもできる。グラフェンを含む膜は、例えば膜状に形成された酸化グラフェンを含む膜を還元して形成することができる。還元する方法としては、熱を加える方法等を挙げることができる。
【０５５９】
例えば、透光性を有する導電性材料を基板５９０上にスパッタリング法により成膜した後、フォトリソグラフィ法等の様々なパターニング技術により、不要な部分を除去して、電極５９１及び電極５９２を形成することができる。
【０５６０】
また、絶縁層５９３に用いる材料としては、例えば、アクリル、エポキシなどの樹脂、シリコーンなどのシロキサン結合を有する樹脂の他、酸化シリコン、酸化窒化シリコン、酸化アルミニウムなどの無機絶縁材料を用いることもできる。
【０５６１】
また、電極５９１に達する開口が絶縁層５９３に設けられ、配線５９４が隣接する電極５９１と電気的に接続する。透光性の導電性材料は、タッチパネルの開口率を高めることができるため、配線５９４に好適に用いることができる。また、電極５９１及び電極５９２より導電性の高い材料は、電気抵抗を低減できるため配線５９４に好適に用いることができる。
【０５６２】
電極５９２は、一方向に延在し、複数の電極５９２がストライプ状に設けられている。また、配線５９４は電極５９２と交差して設けられている。
【０５６３】
一対の電極５９１が１つの電極５９２を挟んで設けられる。また、配線５９４は一対の電極５９１を電気的に接続している。
【０５６４】
なお、複数の電極５９１は、１つの電極５９２と必ずしも直交する方向に配置される必要はなく、０度を超えて９０度未満の角度をなすように配置されてもよい。
【０５６５】
また、配線５９８は、電極５９１または電極５９２と電気的に接続される。また、配線５９８の一部は、端子として機能する。配線５９８としては、例えば、アルミニウム、金、白金、銀、ニッケル、チタン、タングステン、クロム、モリブデン、鉄、コバルト、銅、またはパラジウム等の金属材料や、該金属材料を含む合金材料を用いることができる。
【０５６６】
なお、絶縁層５９３及び配線５９４を覆う絶縁層を設けて、タッチセンサ５９５を保護してもよい。
【０５６７】
また、接続層５９９は、配線５９８とＦＰＣ５０９（２）を電気的に接続させる。
【０５６８】
接続層５９９としては、異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ）や、異方性導電ペースト（ＡＣＰ：Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｐａｓｔｅ）などを用いることができる。
【０５６９】
＜タッチパネルに関する説明２＞
次に、図５３（Ａ）を用いて、タッチパネル５００の詳細について説明する。図５３（Ａ）は、図５１（Ａ）に示す一点鎖線Ｘ５−Ｘ６間の断面図に相当する。
【０５７０】
図５３（Ａ）に示すタッチパネル５００は、図５２（Ａ）で説明した表示装置５０１と、図５２（Ｃ）で説明したタッチセンサ５９５と、を貼り合わせた構成である。
【０５７１】
また、図５３（Ａ）に示すタッチパネル５００は、図５２（Ａ）及び図５２（Ｃ）で説明した構成の他、接着層５９７と、反射防止層５６７ｐと、を有する。
【０５７２】
接着層５９７は、配線５９４と接して設けられる。なお、接着層５９７は、タッチセンサ５９５が表示装置５０１に重なるように、基板５９０を基板５７０に貼り合わせている。また、接着層５９７は、透光性を有すると好ましい。また、接着層５９７としては、熱硬化性樹脂、または紫外線硬化樹脂を用いることができる。例えば、アクリル系樹脂、ウレタン系樹脂、エポキシ系樹脂、またはシロキサン系樹脂を用いることができる。
【０５７３】
反射防止層５６７ｐは、画素に重なる位置に設けられる。反射防止層５６７ｐとして、例えば円偏光板を用いることができる。
【０５７４】
次に、図５３（Ａ）に示す構成と異なる構成のタッチパネルについて、図５３（Ｂ）を用いて説明する。
【０５７５】
図５３（Ｂ）は、タッチパネル６００の断面図である。図５３（Ｂ）に示すタッチパネル６００は、図５３（Ａ）に示すタッチパネル５００と、表示装置５０１に対するタッチセンサ５９５の位置が異なる。ここでは異なる構成について詳細に説明し、同様の構成を用いることができる部分は、タッチパネル５００の説明を援用する。
【０５７６】
着色層５６７Ｒは、発光素子５５０Ｒと重なる位置にある。また、図５３（Ｂ）に示す発光素子５５０Ｒは、トランジスタ５０２ｔが設けられている側に光を射出する。これにより、発光素子５５０Ｒが発する光の一部は、着色層５６７Ｒを透過して、図中に示す矢印の方向の発光モジュール５８０Ｒの外部に射出される。
【０５７７】
また、タッチセンサ５９５は、表示装置５０１の基板５１０側に設けられている。
【０５７８】
接着層５９７は、基板５１０と基板５９０の間にあり、表示装置５０１とタッチセンサ５９５を貼り合わせる。
【０５７９】
図５３（Ａ）（Ｂ）に示すように、発光素子から射出される光は、基板の上面及び下面のいずれか一方または双方に射出されればよい。
【０５８０】
本実施の形態に示す表示装置および電子機器に、先の実施の形態に示す構成を用いることで、より精度よくしきい値電圧のばらつきの補正を行うことができる。これにより、狭額縁化を図った表示装置を実現できる。これにより、発光輝度のばらつきや表示ムラの少ない表示装置および電子機器を実現できる。または、これにより、高精細な表示を行うことができる表示装置および電子機器を実現できる。
【０５８１】
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
【０５８２】
（実施の形態７）
本実施の形態では、上記の実施の形態で例示した表示装置を用いることができる表示モジュール及び電子機器について説明する。
【０５８３】
〈表示装置の外観〉
図５４は、表示装置の外観の一例を示す、斜視図である。図５４に示す表示装置は、パネル２５１と、コントローラ、電源回路、画像処理回路、画像メモリ、ＣＰＵなどが設けられた回路基板２５２と、接続部２５３とを有している。パネル２５１は、画素が複数設けられた画素部２５４と、複数の画素を行ごとに選択する駆動回路２５５と、選択された行内の画素への映像信号の入力を制御する駆動回路２５６とを有する。
【０５８４】
回路基板２５２から、接続部２５３を介して、各種信号と、電源の電位とが、パネル２５１に入力される。接続部２５３には、ＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ）などを用いることができる。また、接続部２５３にＣＯＦテープを用いる場合、回路基板２５２内の一部の回路、或いはパネル２５１が有する駆動回路２５５や駆動回路２５６の一部などを別途用意したチップに形成しておき、ＣＯＦ（Ｃｈｉｐ  Ｏｎ  Ｆｉｌｍ）法を用いて当該チップをＣＯＦテープに電気的に接続しておいても良い。
【０５８５】
〈電子機器の構成例〉
上記の実施の形態で示した表示装置は、表示装置、ノート型パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いることができる。その他に、上記の実施の形態で示した表示装置を用いることができる電子機器として、携帯電話、携帯型ゲーム機、携帯情報端末、電子書籍端末、ビデオカメラ、デジタルスチルカメラなどのカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンター、プリンター複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図５５に示す。
【０５８６】
図５５（Ａ）は表示装置であり、筐体６０１、表示部６０２、支持台６０３等を有する。上記の実施の形態で示した表示装置は、表示部６０２に用いることができる。なお、表示装置には、パーソナルコンピュータ用、ＴＶ放送受信用、広告表示用などのすべての情報表示用表示装置が含まれる。
【０５８７】
図５５（Ｂ）は携帯情報端末であり、筐体６１１、表示部６１２、操作キー６１３等を有する。上記の実施の形態で示した表示装置は、表示部６１２に用いることができる。
【０５８８】
図５５（Ｃ）は表示装置であり、曲面を有する筐体６４１、表示部６４２等を有する。上記の実施の形態で示した表示装置に可撓性を有する基板を用いることで、曲面を有する筐体６４１に支持された表示部６４２に、当該表示装置を用いることができ、フレキシブルかつ軽くて使い勝手の良い表示装置を提供することができる。
【０５８９】
図５５（Ｄ）は携帯型ゲーム機であり、筐体６２１、筐体６２２、表示部６２３、表示部６２４、マイクロホン６２５、スピーカー６２６、操作キー６２７、スタイラス６２８等を有する。上記の実施の形態で示した表示装置は、表示部６２３または表示部６２４に用いることができる。表示部６２３または表示部６２４に上記の実施の形態で示した表示装置を用いることで、ユーザーの使用感に優れ、品質の低下が起こりにくい携帯型ゲーム機を提供することができる。なお、図５５（Ｄ）に示した携帯型ゲーム機は、２つの表示部６２３と表示部６２４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。
【０５９０】
図５５（Ｅ）は電子書籍端末であり、筐体６３１、表示部６３２等を有する。上記の実施の形態で示した表示装置は、表示部６３２に用いることができる。そして、可撓性を有する基板を用いることで、表示装置に可撓性を持たせることができるので、フレキシブルかつ軽くて使い勝手の良い電子書籍端末を提供することができる。
【０５９１】
図５５（Ｆ）は携帯電話であり、筐体６５１に、表示部６５２、マイク６５７、スピーカー６５４、カメラ６５３、外部接続部６５６、操作用のボタン６５５が設けられている。表示部６５２に、上記の実施の形態で示した表示装置を用いることできる。また、上記の実施の形態で示した表示装置を、可撓性を有する基板に形成した場合、図５５（Ｆ）に示すような曲面を有する表示部６５２に当該表示装置を適用することが可能である。
【０５９２】
本実施の形態に示す電子機器に、先の実施の形態に示す表示装置を用いることで、より精度よくしきい値電圧のばらつきの補正を行うことができる。これにより、狭額縁化を図った表示装置を実現できる。これにより、発光輝度のばらつきや表示ムラの少ない電子機器を実現できる。または、これにより、高精細な表示を行うことができる電子機器を実現できる。
【０５９３】
以上、本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
【０５９４】
（本明細書等の記載に関する付記）
以上の実施の形態、及び実施の形態における各構成の説明について、以下に付記する。
【０５９５】
＜実施の形態で述べた本発明の一態様に関する付記＞
各実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて、本発明の一態様とすることができる。また、１つの実施の形態の中に、複数の構成例が示される場合は、互い構成例を適宜組み合わせることが可能である。
【０５９６】
なお、ある一つの実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形態で述べる別の内容（一部の内容でもよい）、及び／又は、一つ若しくは複数の別の実施の形態で述べる内容（一部の内容でもよい）に対して、適用、組み合わせ、又は置き換えなどを行うことが出来る。
【０５９７】
なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用いて述べる内容、又は明細書に記載される文章を用いて述べる内容のことである。
【０５９８】
なお、ある一つの実施の形態において述べる図（一部でもよい）は、その図の別の部分、その実施の形態において述べる別の図（一部でもよい）、及び／又は、一つ若しくは複数の別の実施の形態において述べる図（一部でもよい）に対して、組み合わせることにより、さらに多くの図を構成させることが出来る。
【０５９９】
また、各実施の形態において本発明の一態様を説明したが、本発明の一態様はこれらに限定されない。例えば、本発明の一態様として、先の実施の形態では表示素子の一例として発光素子を用いる構成について説明したが、本発明の一態様はこれに限定されない。状況に応じて、他の表示素子、例えば液晶素子などを用いる構成としてもよい。また、先の実施の形態ではブランキング期間中にしきい値電圧の情報を読み出す構成について説明したが、本発明の一態様はこれに限定されない。状況に応じて、例えばブランキング期間以外においてトランジスタの情報を読み出す構成としてもよい。また、先の実施の形態では主に画素の駆動用トランジスタの電流特性の情報を読み出す構成について説明したが、本発明の一態様はこれに限定されない。状況に応じて、例えば駆動用トランジスタ以外のトランジスタの電流特性の情報を読み出す構成としてもよい。または、場合によっては、または、状況に応じて、トランジスタの電流特性の情報を読み出さなくてもよい。または、場合によっては、または、状況に応じて、外部補正を行わなくてもよい。
【０６００】
＜図面を説明する記載に関する付記＞
本明細書等において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。構成同士の位置関係は、各構成を描写する方向に応じて適宜変化する。そのため、配置を示す語句は、明細書で説明した記載に限定されず、状況に応じて適切に言い換えることができる。
【０６０１】
また、「上」や「下」の用語は、構成要素の位置関係が直上または直下で、かつ、直接接していることを限定するものではない。例えば、「絶縁層Ａ上の電極Ｂ」の表現であれば、絶縁層Ａの上に電極Ｂが直接接して形成されている必要はなく、絶縁層Ａと電極Ｂとの間に他の構成要素を含むものを除外しない。
【０６０２】
また本明細書等において、ブロック図では、構成要素を機能毎に分類し、互いに独立したブロックとして示している。しかしながら実際の回路等においては、構成要素を機能毎に切り分けることが難しく、一つの回路に複数の機能が係わる場合や、複数の回路にわたって一つの機能が関わる場合があり得る。そのため、ブロック図のブロックは、明細書で説明した構成要素に限定されず、状況に応じて適切に言い換えることができる。
【０６０３】
また、図面において、大きさ、層の厚さ、又は領域は、説明の便宜上任意の大きさに示したものである。よって、必ずしもそのスケールに限定されない。なお図面は明確性を期すために模式的に示したものであり、図面に示す形状又は値などに限定されない。例えば、ノイズによる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、若しくは電流のばらつきなどを含むことが可能である。
【０６０４】
また、図面において、上面図（平面図、レイアウト図ともいう）や斜視図などにおいて、図面の明確性を期すために、一部の構成要素の記載を省略している場合がある。
【０６０５】
＜言い換え可能な記載に関する付記＞
本明細書等において、トランジスタの接続関係を説明する際、ソースとドレインとの一方を、「ソース又はドレインの一方」（又は第１電極、又は第１端子）と表記し、ソースとドレインとの他方を「ソース又はドレインの他方」（又は第２電極、又は第２端子）と表記している。これは、トランジスタのソースとドレインは、トランジスタの構造又は動作条件等によって変わるためである。なおトランジスタのソースとドレインの呼称については、ソース（ドレイン）端子や、ソース（ドレイン）電極等、状況に応じて適切に言い換えることができる。
【０６０６】
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
【０６０７】
また、本明細書等において、電圧と電位は、適宜言い換えることができる。電圧は、基準となる電位からの電位差のことであり、例えば基準となる電位をグラウンド電位（接地電位）とすると、電圧を電位に言い換えることができる。グラウンド電位は必ずしも０Ｖを意味するとは限らない。なお電位は相対的なものであり、基準となる電位によっては、配線等に与える電位を変化させる場合がある。
【０６０８】
なお本明細書等において、「膜」、「層」などの語句は、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
【０６０９】
＜語句の定義に関する付記＞
以下では、上記実施の形態中で言及した語句の定義について説明する。
【０６１０】
＜＜スイッチについて＞＞
本明細書等において、スイッチとは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有するものをいう。または、スイッチとは、電流を流す経路を選択して切り替える機能を有するものをいう。
【０６１１】
一例としては、電気的スイッチ又は機械的なスイッチなどを用いることができる。つまり、スイッチは、電流を制御できるものであればよく、特定のものに限定されない。
【０６１２】
電気的なスイッチの一例としては、トランジスタ（例えば、バイポーラトランジスタ、ＭＯＳトランジスタなど）、ダイオード（例えば、ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、ＭＩＭ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｍｅｔａｌ）ダイオード、ＭＩＳ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ダイオード、ダイオード接続のトランジスタなど）、又はこれらを組み合わせた論理回路などがある。
【０６１３】
なお、スイッチとしてトランジスタを用いる場合、トランジスタの「導通状態」とは、トランジスタのソースとドレインが電気的に短絡されているとみなせる状態をいう。また、トランジスタの「非導通状態」とは、トランジスタのソースとドレインが電気的に遮断されているとみなせる状態をいう。なおトランジスタを単なるスイッチとして動作させる場合には、トランジスタの極性（導電型）は特に限定されない。
【０６１４】
機械的なスイッチの一例としては、デジタルマイクロミラーデバイス（ＤＭＤ）のように、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）技術を用いたスイッチがある。そのスイッチは、機械的に動かすことが可能な電極を有し、その電極が動くことによって、導通と非導通とを制御して動作する。
【０６１５】
＜＜チャネル長について＞＞
本明細書等において、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲートとが重なる領域、またはチャネルが形成される領域における、ソースとドレインとの間の距離をいう。
【０６１６】
なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
【０６１７】
＜＜チャネル幅について＞＞
本明細書等において、チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。
【０６１８】
なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
【０６１９】
＜＜画素について＞＞
本明細書等において、画素とは、例えば、明るさを制御できる要素一つ分を示すものとする。よって、一例としては、一画素とは、一つの色要素を示すものとし、その色要素一つで明るさを表現する。従って、そのときは、Ｒ（赤）Ｇ（緑）Ｂ（青）の色要素からなるカラー表示装置の場合には、画像の最小単位は、Ｒの画素とＧの画素とＢの画素との三画素から構成されるものとする。
【０６２０】
なお、色要素は、三色に限定されず、それ以上でもよく、例えば、ＲＧＢＷ（Ｗは白）や、ＲＧＢに、イエロー、シアン、マゼンタを追加したものなどがある。
【０６２１】
＜＜接続について＞＞
本明細書等において、ＡとＢとが接続されている、とは、ＡとＢとが直接接続されているものの他、電気的に接続されているものを含むものとする。ここで、ＡとＢとが電気的に接続されているとは、ＡとＢとの間で、何らかの電気的作用を有する対象物が存在するとき、ＡとＢとの電気信号の授受を可能とするものをいう。
【０６２２】
例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。
【０６２３】
ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
【０６２４】
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であり、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに、ＸとＹとが、接続されている場合である。
【０６２５】
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択して切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、ＸとＹとが直接的に接続されている場合を含むものとする。
【０６２６】
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹとが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹとが電気的に接続されている場合とを含むものとする。
【０６２７】
なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）とが、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合と同様な内容が、本明細書等に開示されているものとする。
【０６２８】
なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現することが出来る。
【０６２９】
例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。または、「Ｘは、トランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。
【０６３０】
または、別の表現方法として、例えば、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トランジスタのソース（又は第１の端子など）とトランジスタのドレイン（又は第２の端子など）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタのソース（又は第１の端子など）からトランジスタのドレイン（又は第２の端子など）への電気的パスであり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の電気的パスは、第４の電気的パスを有しておらず、前記第４の電気的パスは、トランジスタのドレイン（又は第２の端子など）からトランジスタのソース（又は第１の端子など）への電気的パスである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続経路について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。
【０６３１】
なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
【０６３２】
例えば、本明細書等において、表示素子、表示素子を有する装置である表示装置、発光素子、及び発光素子を有する装置である発光装置は、様々な形態を用いること、又は様々な素子を有することが出来る。表示素子、表示装置、発光素子又は発光装置は、例えば、ＥＬ（エレクトロルミネッセンス）素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＭＩＲＡＳＯＬ（登録商標）、ＩＭＯＤ（インターフェアレンス・モジュレーション）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、エレクトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブを用いた表示素子などの少なくとも一つを有している。これらの他にも、電気的または磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有していてもよい。ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ  Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ  Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク、電子粉流体（登録商標）、又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。なお、ＬＥＤを用いる場合、ＬＥＤの電極や窒化物半導体の下に、グラフェンやグラファイトを配置してもよい。グラフェンやグラファイトは、複数の層を重ねて、多層膜としてもよい。このように、グラフェンやグラファイトを設けることにより、その上に、窒化物半導体、例えば、結晶を有するｎ型ＧａＮ半導体層などを容易に成膜することができる。さらに、その上に、結晶を有するｐ型ＧａＮ半導体層などを設けて、ＬＥＤを構成することができる。なお、グラフェンやグラファイトと、結晶を有するｎ型ＧａＮ半導体層との間に、ＡｌＮ層を設けてもよい。なお、ＬＥＤが有するＧａＮ半導体層は、ＭＯＣＶＤで成膜してもよい。ただし、グラフェンを設けることにより、ＬＥＤが有するＧａＮ��導体層は、スパッタ法で成膜することも可能である。
【符号の説明】
【０６３３】
１１    駆動回路
１２    駆動回路
１３    回路部
１４    出力制御回路
１５    画素部
１６    読み出し回路
１６ａ    読み出し回路
１６ａ−１    読み出し回路
１６ａ−２    読み出し回路
１６ａ−３    読み出し回路
１６ａ−４    読み出し回路
１６ａ−５    読み出し回路
１６ｂ    読み出し回路
１６ｂ−１    読み出し回路
１６ｂ−２    読み出し回路
１６ｂ−３    読み出し回路
１６ｃ    読み出し回路
１６ｃ−１    読み出し回路
１６ｃ−２    読み出し回路
１６ｃ−３    読み出し回路
１６ｃ−４    読み出し回路
１６ｃ−５    読み出し回路
１６ｄ    読み出し回路
１６ｅ    読み出し回路
１７    回路
１９ａ    スイッチ
１９ｂ    スイッチ
２０    画素
２０＿１Ｂ    画素
２０＿１Ｇ    画素
２０＿１Ｒ    画素
２０＿２Ｂ    画素
２０＿２Ｒ    画素
２１    トランジスタ
２２    トランジスタ
２３    トランジスタ
２４    発光素子
２５    容量素子
２６    スイッチ
３０    オペアンプ
３１    スイッチ
３２    容量素子
３３    抵抗素子
３５    スイッチ
３６    スイッチ
３７    スイッチ
３８    スイッチ
３９    スイッチ
４０    機能選択部
４２    容量素子
５１    トランジスタ
５５    トランジスタ
５６    トランジスタ
５７    トランジスタ
５８    トランジスタ
５９    トランジスタ
６１    アナログスイッチ
６５    アナログスイッチ
６６    アナログスイッチ
６７    アナログスイッチ
６８    インバータ
６９    インバータ
７０    容量素子
７１    スイッチ
７２    スイッチ
７３    スイッチ
７４    スイッチ
７５    容量素子
７６    スイッチ
１４１＿１Ｂ    スイッチ
１４１＿１Ｇ    スイッチ
１４１＿１Ｒ    スイッチ
１４１＿２Ｂ    スイッチ
１４１＿２Ｇ    スイッチ
１４１＿２Ｒ    スイッチ
１４２＿１Ｂ    スイッチ
１４２＿１Ｇ    スイッチ
１４２＿１Ｒ    スイッチ
１４２＿２Ｂ    スイッチ
１４２＿２Ｇ    スイッチ
１４２＿２Ｒ    スイッチ
１４３    ラッチ回路
１４４    スイッチ
１４５    スイッチ
１４６    スイッチ
１４７    インバータ
１４８    インバータ
１４９    インバータ
１５０    画素
１５１    トランジスタ
１５２    トランジスタ
１５３    トランジスタ
１５４    発光素子
１５５    容量素子
１５６    スイッチ
１６６    スイッチ
１６７    スイッチ
１６８    スイッチ
１７０    画素
１７１    トランジスタ
１７２    トランジスタ
１７３    トランジスタ
１７４    発光素子
１７５    容量素子
１７６    スイッチ
１８０    表示装置
１８１    補正回路
１８２    画像処理回路
１８３    ＣＰＵ
１８５    パネル
１８６    コントローラ
１８７    画像メモリ
１８８    メモリ
１８９    画像データ
２００    基板
２０１    導電膜
２０３    導電膜
２０４    半導体膜
２０５    導電膜
２０６    導電膜
２０７    半導体膜
２０９    導電膜
２１０    導電膜
２１２    導電膜
２１３    導電膜
２１５    絶縁膜
２１６    絶縁膜
２１７    絶縁膜
２１８    絶縁膜
２１９    絶縁膜
２２０    絶縁膜
２２５    絶縁膜
２２６    絶縁膜
２２７    ＥＬ層
２２８    導電膜
２３０    基板
２３１    遮蔽膜
２３２    着色層
２５１    パネル
２５２    回路基板
２５３    接続部
２５４    画素部
２５５    駆動回路
２５６    駆動回路
３００Ａ    トランジスタ
３００Ｃ    トランジスタ
３００Ｄ    トランジスタ
３００Ｅ    トランジスタ
３００Ｂ    トランジスタ
３００Ｆ    トランジスタ
３００Ｇ    トランジスタ
３０１    基板
３０２    導電膜
３０３    酸化物半導体膜
３０４    導電膜
３０５    導電膜
３０６    絶縁膜
３０７    導電膜
３１１    絶縁膜
３１１ａ    窒化物絶縁膜
３１１ｂ    酸化物絶縁膜
３１２    酸化物半導体膜
３１２ａ    領域
３１２ｂ    領域
３１２ｃ    領域
３１２ｄ    領域
３１２ｅ    オフセット領域
３１３ａ    酸化物半導体膜
３１３ｂ    酸化物半導体膜
３１３ｃ    酸化物半導体膜
３１４    導電膜
３１４ａ    導電膜
３１４ｂ    導電膜
３１４ｃ    導電膜
３１６    導電膜
３１６ａ    導電膜
３１６ｂ    導電膜
３１６ｃ    導電膜
３１７    絶縁膜
３１７ａ    絶縁膜
３１８    導電膜
３１８ａ    導電膜
３１８ｂ    導電膜
３２０    絶縁膜
３２１    基板
３２２    絶縁膜
３２３    酸化物半導体膜
３２３ａ    領域
３２３ｂ    領域
３２３ｃ    領域
３２３ｄ    領域
３２４    絶縁膜
３２５    導電膜
３２６    導電膜
３２７    導電膜
３２８    絶縁膜
３２９    絶縁膜
３３０ａ    開口部
３３０ｂ    開口部
３３１    基板
３３２    絶縁膜
３３３    酸化物半導体膜
３３３ｂ    領域
３３３ｃ    領域
３３３ｄ    領域
３３３ｅ    オフセット領域
３３４    絶縁膜
３３４ａ    絶縁膜
３３５    導電膜
３３６    導電膜
３３７    導電膜
３３７ａ    導電膜
３３８    絶縁膜
３３９    絶縁膜
３４０ａ    開口部
３４０ｂ    開口部
５００    タッチパネル
５０１    表示装置
５０２Ｒ    画素
５０２ｔ    トランジスタ
５０３ｃ    容量素子
５０３ｇ    ゲート線駆動回路
５０３ｔ    トランジスタ
５０９    ＦＰＣ
５１０    基板
５１０ａ    絶縁層
５１０ｂ    可撓性基板
５１０ｃ    接着層
５１１    配線
５１９    端子
５２１    絶縁層
５２８    隔壁
５５０Ｒ    発光素子
５６０    封止層
５６７ＢＭ    遮光層
５６７ｐ    反射防止層
５６７Ｒ    着色層
５７０    基板
５７０ａ    絶縁層
５７０ｂ    可撓性基板
５７０ｃ    接着層
５８０Ｒ    発光モジュール
５９０    基板
５９１    電極
５９２    電極
５９３    絶縁層
５９４    配線
５９５    タッチセンサ
５９７    接着層
５９８    配線
５９９    接続層
６００    タッチパネル
６０１    筐体
６０２    表示部
６０３    支持台
６１１    筐体
６１２    表示部
６１３    操作キー
６２１    筐体
６２２    筐体
６２３    表示部
６２４    表示部
６２５    マイクロホン
６２６    スピーカー
６２７    操作キー
６２８    スタイラス
６３１    筐体
６３２    表示部
６４１    筐体
６４２    表示部
６５１    筐体
６５２    表示部
６５３    カメラ
６５４    スピーカー
６５５    ボタン
６５６    外部接続部
６５７    マイク
【図１】
0006633346.tif 000002
【図２】
0006633346.tif 000003
【図３】
0006633346.tif 000004
【図４】
0006633346.tif 000005
【図５】
0006633346.tif 000006
【図６】
0006633346.tif 000007
【図７】
0006633346.tif 000008
【図８】
0006633346.tif 000009
【図９】
0006633346.tif 000010
【図１０】
0006633346.tif 000011
【図１１】
0006633346.tif 000012
【図１２】
0006633346.tif 000013
【図１３】
0006633346.tif 000014
【図１４】
0006633346.tif 000015
【図１５】
0006633346.tif 000016
【図１６】
0006633346.tif 000017
【図１７】
0006633346.tif 000018
【図１８】
0006633346.tif 000019
【図１９】
0006633346.tif 000020
【図２０】
0006633346.tif 000021
【図２１】
0006633346.tif 000022
【図２２】
0006633346.tif 000023
【図２３】
0006633346.tif 000024
【図２４】
0006633346.tif 000025
【図２５】
0006633346.tif 000026
【図２６】
0006633346.tif 000027
【図２７】
0006633346.tif 000028
【図２８】
0006633346.tif 000029
【図２９】
0006633346.tif 000030
【図３０】
0006633346.tif 000031
【図３１】
0006633346.tif 000032
【図３２】
0006633346.tif 000033
【図３３】
0006633346.tif 000034
【図３４】
0006633346.tif 000035
【図３５】
0006633346.tif 000036
【図３６】
0006633346.tif 000037
【図３７】
0006633346.tif 000038
【図３８】
0006633346.tif 000039
【図３９】
0006633346.tif 000040
【図４０】
0006633346.tif 000041
【図４１】
0006633346.tif 000042
【図４２】
0006633346.tif 000043
【図４３】
0006633346.tif 000044
【図４４】
0006633346.tif 000045
【図４５】
0006633346.tif 000046
【図４６】
0006633346.tif 000047
【図４７】
0006633346.tif 000048
【図４８】
0006633346.tif 000049
【図４９】
0006633346.tif 000050
【図５０】
0006633346.tif 000051
【図５１】
0006633346.tif 000052
【図５２】
0006633346.tif 000053
【図５３】
0006633346.tif 000054
【図５４】
0006633346.tif 000055
【図５５】
0006633346.tif 000056