(57)【特許請求の範囲】
【請求項１】
ベース基板と、
前記ベース基板に配置された遮光部及び透光部を有する遮光パターンとを含み、
前記遮光部は、第１ソース電極部と、
前記第１ソース電極部と離隔して配置された第１ドレイン電極部と、
前記第１ソース電極部と連結された第２ソース電極部と、
前記第２ソース電極部と離隔して配置された第２ドレイン電極部と、
前記第２ドレイン電極部と連結された第３ソース電極部と、
前記第３ソース電極部と離隔して配置され、少なくとも一部が前記第３ソース電極部と平行な第３ドレイン電極部と、
前記第３ドレイン電極部と向き合う前記第３ソース電極部の末端部に配置された第１補助遮光部と、
前記第３ソース電極部と向き合う前記第３ドレイン電極部の末端部に配置された第２補助遮光部とを含み、
前記第１補助遮光部は、前記第２補助遮光部が配置されない前記第３ドレイン電極の非末端部分に向かって突出して前記第３ドレイン電極の非末端部分と直接向き合い、
前記第２補助遮光部は、前記第１補助遮光部が配置されない前記第３ソース電極の非末端部分に向かって突出して前記第３ソース電極の非末端部分と直接向き合うことを特徴とするマスク。
【請求項２】
前記第１補助遮光部は前記第３ソース電極部と接触し、
前記第２補助遮光部は前記第３ドレイン電極部と接触することを特徴とする請求項１に記載のマスク。
【請求項３】
ベース基板と、
前記ベース基板に配置された遮光部及び透光部を有する遮光パターンとを含み、
前記遮光部は、第１ソース電極部と、
前記第１ソース電極部と離隔して配置された第１ドレイン電極部と、
前記第１ソース電極部と連結された第２ソース電極部と、
前記第２ソース電極部と離隔して配置された第２ドレイン電極部と、
前記第２ドレイン電極部と連結された第３ソース電極部と、
前記第３ソース電極部と離隔して配置され、少なくとも一部が前記第３ソース電極部と平行な第３ドレイン電極部と、
前記第３ドレイン電極部と向き合う前記第３ソース電極部の末端部に配置された第１補助遮光部と、
前記第３ソース電極部と向き合う前記第３ドレイン電極部の末端部に配置された第２補助遮光部とを含み、
前記第１補助遮光部は前記第３ソース電極部と離隔して、前記第３ソース電極部と前記第３ドレイン電極部の間に配置され、
前記第２補助遮光部は前記第３ドレイン電極部と離隔して前記第３ソース電極部と前記第３ドレイン電極部の間に配置されることを特徴とするマスク。
【請求項４】
前記第１補助遮光部及び前記第２補助遮光部は、各々棒（ｂａｒ）形状を有することを特徴とする請求項３に記載のマスク。
【請求項５】
前記第１補助遮光部及び前記第２補助遮光部は、各々円形及び多角形のうちの何れか一つの形状を有することを特徴とする請求項３に記載のマスク。
【請求項６】
前記第３ソース電極部と前記第３ドレイン電極部の間に配置された第３チャンネル部をさらに含むことを特徴とする請求項１に記載のマスク。
【請求項７】
前記第３チャンネル部は半透過部であることを特徴とする請求項６に記載のマスク。
【請求項８】
前記第３ソース電極部と前記第３ドレイン電極部は前記第３チャンネル部の両側に互いに平行に配置され各々、棒（ｂａｒ）形状を有することを特徴とする請求項６に記載のマスク。
【請求項９】
前記第３ソース電極部と前記第３ドレイン電極部は前記第３チャンネル部の両側に互いに平行に配置され各々、折り曲げられた棒形状を有することを特徴とする請求項６に記載のマスク。
【請求項１０】
前記第１ソース電極部の末端、前記第１ドレイン電極部の末端、前記第２ソース電極部の末端、及び前記第２ドレイン電極部の末端に補助遮光部を配置しないことを特徴とする請求項１に記載のマスク。
【請求項１１】
第１基板と、
前記第１基板上に配置された第１ゲート電極、第２ゲート電極及び第３ゲート電極と、
前記第１ゲート電極、第２ゲート電極及び第３ゲート電極上に配置されたゲート絶縁膜と、
前記ゲート絶縁膜上に配置され前記第１ゲート電極と少なくとも一部が重畳する第１半導体層と、
前記第１半導体層と少なくとも一部が重畳する第１ソース電極と、
前記第１ソース電極と離隔して配置された前記第１半導体層と少なくとも一部が重畳する第１ドレイン電極と、
前記ゲート絶縁膜上に配置され前記第２ゲート電極と少なくとも一部が重畳する第２半導体層と、
前記第１ソース電極と連結され前記第２半導体層と少なくとも一部が重畳する第２ソース電極と、
前記第２ソース電極と離隔して配置され前記第２半導体層と少なくとも一部が重畳する第２ドレイン電極と、
前記ゲート絶縁膜上に配置され前記第３ゲート電極と少なくとも一部が重畳する第３半導体層と、
前記第２ドレイン電極と連結され前記第３半導体層と少なくとも一部が重畳する第３ソース電極と、
前記第３ソース電極と離隔して配置され前記第３半導体層と少なくとも一部が重畳する第３ドレイン電極とを含み、
前記第３ソース電極の末端部に前記第３ドレイン電極に向かって突出した第１突起が配置され、
前記第３ドレイン電極の末端部に前記第３ソース電極に向かって突出した第２突起が配置され、
前記第１突起は、前記第２突起が配置されない前記第３ドレイン電極の非末端部分に向かって突出して前記第３ドレイン電極の非末端部分と直接向き合い、
前記第２突起は、前記第１突起が配置されない前記第３ソース電極の非末端部分に向かって突出して前記第３ソース電極の非末端部分と直接向き合うことを特徴とする表示装置。
【請求項１２】
前記第３ソース電極と前記第３ドレイン電極は各々、３μｍ乃至５μｍの幅を有し、
前記第１突起と前記第２突起は各々、０．１μｍ乃至０．５μｍの突出長さを有することを特徴とする請求項１１に記載の表示装置。
【請求項１３】
前記第３ソース電極と前記第３ドレイン電極は前記第３半導体層上に互いに平行に配置され、各々、棒（ｂａｒ）形状を有することを特徴とする請求項１１に記載の表示装置。
【請求項１４】
前記第３ソース電極と前記第３ドレイン電極は前記第３半導体層上に互いに平行に配置され、各々、折り曲げられた棒（ｂａｒ）形状を有することを特徴とする請求項１１に記載の表示装置。
【請求項１５】
前記第１ソース電極の末端部、前記第１ドレイン電極の末端部、前記第２ソース電極の末端部及び前記第２ドレイン電極の末端部に突起を配置しないことを特徴とする請求項１１に記載の表示装置。
【請求項１６】
前記第１基板に対向して配置された第２基板と、
前記第１基板と前記第２基板の間に配置された液晶層とを含むことを特徴とする請求項１１に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パターン形成用露光マスク及びこれを利用した表示装置に関する。
【背景技術】
【０００２】
表示装置は、発光方式により液晶表示装置（ｌｉｑｕｉｄ  ｃｒｙｓｔａｌ  ｄｉｓｐｌａａｙ、ＬＣＤ）、有機発光表示装置（ｏｒｇａｎｉｃ  ｌｉｇｈｔ  ｅｍｉｔｔｉｎｇ  ｄｉｏｄｅ  ｄｉｓｐｌａｙ、ＯＬＥＤ  ｄｉｓｐｌａｙ）、プラズマ表示装置（ｐｌａｓｍａ  ｄｉｓｐｌａｙ  ｐａｎｅｌ、ＰＤＰ）、電気泳動表示装置（ｅｌｅｃｔｒｏｐｈｏｒｅｔｉｃ  ｄｉｓｐｌａｙ）などに分類される。
【０００３】
このうち、液晶表示装置は互いに対向するように配置された二つの基板及び二つの基板の間に挿入された液晶層を含む。液晶表示装置の二つの基板のうちの一つの基板に複数の薄膜トランジスタ（ＴＦＴ）と画素電極とが配置され、薄膜トランジスタによって画素電極が駆動される。
【０００４】
最近、高解像度を有する表示装置の要求に伴い、一つの画素に三つ以上の薄膜トランジスタが配置され、薄膜トランジスタは非常に小さいサイズを有する。小さいサイズを有する薄膜トランジスタを製造する場合、製造過程での工程誤差によって薄膜トランジスタに不良が発生し易い。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の課題は、特に小さいサイズの薄膜トランジスタを含む表示装置の製造に際して、製造過程での工程誤差による薄膜トランジスタの不良の発生を抑制できるマスクを提供することである。
また、本発明の他の課題は、そのようなマスクを利用した表示装置を提供することである。
【課題を解決するための手段】
【０００６】
本発明によるマスクは、ベース基板と、前記ベース基板に配置された遮光部及び透光部を有する遮光パターンとを含み、前記遮光部は、第１ソース電極部と、前記第１ソース電極部と離隔して配置された第１ドレイン電極部と、前記第１ソース電極部と連結された第２ソース電極部と、前記第２ソース電極部と離隔して配置された第２ドレイン電極部と、前記第２ドレイン電極部と連結された第３ソース電極部と、前記第３ソース電極部と離隔して配置され、少なくとも一部が前記第３ソース電極部と平行な第３ドレイン電極部と、前記第３ドレイン電極部と向き合う前記第３ソース電極部の末端部に配置された第１補助遮光部と、前記第３ソース電極部と向き合う前記第３ドレイン電極部の末端部に配置された第２補助遮光部とを含み、前記第１補助遮光部は、前記第２補助遮光部が配置されない前記第３ドレイン電極の非末端部分に向かって突出して前記第３ドレイン電極の非末端部分と直接向き合い、前記第２補助遮光部は、前記第１補助遮光部が配置されない前記第３ソース電極の非末端部分に向かって突出して前記第３ソース電極の非末端部分と直接向き合うことを特徴とする。
【０００７】
前記第１補助遮光部は前記第３ソース電極部と接触し、前記第２補助遮光部は前記第３ドレイン電極部と接触することが好ましい。
【０００８】
また、本発明によるマスクは、ベース基板と、前記ベース基板に配置された遮光部及び透光部を有する遮光パターンとを含み、前記遮光部は、第１ソース電極部と、前記第１ソース電極部と離隔して配置された第１ドレイン電極部と、前記第１ソース電極部と連結された第２ソース電極部と、前記第２ソース電極部と離隔して配置された第２ドレイン電極部と、前記第２ドレイン電極部と連結された第３ソース電極部と、前記第３ソース電極部と離隔して配置され、少なくとも一部が前記第３ソース電極部と平行な第３ドレイン電極部と、前記第３ドレイン電極部と向き合う前記第３ソース電極部の末端部に配置された第１補助遮光部と、前記第３ソース電極部と向き合う前記第３ドレイン電極部の末端部に配置された第２補助遮光部とを含み、前記第１補助遮光部は前記第３ソース電極部と離隔して、前記第３ソース電極部と前記第３ドレイン電極部の間に配置され、前記第２補助遮光部は前記第３ドレイン電極部と離隔して前記第３ソース電極部と前記第３ドレイン電極部の間に配置されることを特徴とする。
【０００９】
前記第１補助遮光部及び前記第２補助遮光部は、各々棒（ｂａｒ）形状を有することが好ましい。
【００１０】
前記第１補助遮光部及び前記第２補助遮光部は、各々円形及び多角形のうちの何れか一つの形状を有することが好ましい。
【００１５】
好ましくは、前記マスクは前記第３ソース電極部と前記第３ドレイン電極部の間に配置された第３チャンネル部をさらに含む。
【００１６】
好ましくは、前記第３チャンネル部は半透過部である。
【００１７】
好ましくは、前記第３ソース電極部と前記第３ドレイン電極部は前記第３チャンネル部の両側に互いに平行に配置され、各々、棒（ｂａｒ）形状を有する。
【００１８】
好ましくは、前記第３ソース電極部と前記第３ドレイン電極部は前記第３チャンネル部の両側に互いに平行に配置され、各々、折り曲げられた棒形状を有する。
好ましくは、前記マスクの前記第１ソース電極部の末端、前記第１ドレイン電極部の末端、前記第２ソース電極部の末端及び前記第２ドレイン電極部の末端には補助遮光部が配置されていない。
【００１９】
本発明による表示装置は、第１基板と、前記第１基板上に配置された第１ゲート電極、第２ゲート電極及び第３ゲート電極と、前記第１ゲート電極、第２ゲート電極及び第３ゲート電極上に配置されたゲート絶縁膜と、前記ゲート絶縁膜上に配置され前記第１ゲート電極と少なくとも一部が重畳する第１半導体層と、前記第１半導体層と少なくとも一部が重畳する第１ソース電極と、前記第１ソース電極と離隔して配置された前記第１半導体層と少なくとも一部が重畳する第１ドレイン電極と、前記ゲート絶縁膜上に配置され前記第２ゲート電極と少なくとも一部が重畳する第２半導体層と、前記第１ソース電極と連結され前記第２半導体層と少なくとも一部が重畳する第２ソース電極と、前記第２ソース電極と離隔して配置され前記第２半導体層と少なくとも一部が重畳する第２ドレイン電極と、前記ゲート絶縁膜上に配置され前記第３ゲート電極と少なくとも一部が重畳する第３半導体層と、前記第２ドレイン電極と連結され前記第３半導体層と少なくとも一部が重畳する第３ソース電極と、前記第３ソース電極と離隔して配置され前記第３半導体層と少なくとも一部が重畳する第３ドレイン電極とを含み、前記第３ソース電極の末端部に前記第３ドレイン電極に向かって突出した第１突起が配置され、前記第３ドレイン電極の末端部に前記第３ソース電極に向かって突出した第２突起が配置され、前記第１突起は、前記第２突起が配置されない前記第３ドレイン電極の非末端部分に向かって突出して前記第３ドレイン電極の非末端部分と直接向き合い、前記第２突起は、前記第１突起が配置されない前記第３ソース電極の非末端部分に向かって突出して前記第３ソース電極の非末端部分と直接向き合うことを特徴とする。
【００２０】
好ましくは、前記第３ソース電極と前記第３ドレイン電極は各々、３μｍ乃至５μｍの幅を有し、前記第１突起と前記第２突起は各々、０．１μｍ乃至０．５μｍの突出長さを有する。
【００２１】
好ましくは、前記第３ソース電極と前記第３ドレイン電極は前記第３半導体層上に互いに平行に配置され、各々、棒（ｂａｒ）形状を有する。
【００２２】
好ましくは、前記第３ソース電極と前記第３ドレイン電極は前記第３半導体層上に互いに平行に配置され、各々、折り曲げられた棒（ｂａｒ）形状を有する。
【００２３】
好ましくは、前記第１ソース電極の末端部、前記第１ドレイン電極の末端部、前記第２ソース電極の末端部及び前記第２ドレイン電極の末端部には突起が配置されていない。
【００２４】
好ましくは、前記表示装置は前記第１基板に対向して配置された第２基板と、前記第１基板と前記第２基板との間に配置された液晶層とを含む。
【発明の効果】
【００３８】
本発明に係るマスクを利用する場合、小さいサイズの薄膜トランジスタに対応する第３ソース電極部、第３ドレイン電極部の各々の末端部に配置された第１、第２補助遮光部を含むので、製造過程での工程誤差による薄膜トランジスタの不良の発生を抑制し、高品質及び高解像度を有する表示装置を製造できる。
【図面の簡単な説明】
【００３９】
【図１】本発明の第１実施例に係る表示装置の平面図である。
【図２】図１のＩ−Ｉ’に沿って切断した断面図である。
【図３】図１のＩＩ−ＩＩ’に沿って切断した断面図である。
【図４】図１のＩＩＩ−ＩＩＩ’に沿って切断した断面図である。
【図５】図１に示された一つの画素に対する等価回路図である。
【図６】（ａ）は、一般的なマスクの部分平面図、（ｂ）は、このようなマスクを利用して製造された薄膜トランジスタの平面図である。
【図７】本発明の第２実施例に係るマスクの平面図である。
【図８】図７のＩＶ−ＩＶ’に沿って切断した断面図である。
【図９】図７の“Ａ”部分に対する拡大図である。
【図１０】本発明の第３実施例に係るマスクの部分平面図である。
【図１１】本発明の第４実施例に係るマスクの部分平面図である。
【図１２】本発明の第５実施例に係るマスクの部分平面図である。
【図１３】本発明の第６実施例に係るマスクの部分平面図である。
【図１４】本発明の第７実施例に係るマスクの部分平面図である。
【図１５】表示装置の製造工程図である。
【図１６】表示装置の製造工程図である。
【図１７】表示装置の製造工程図である。
【図１８】表示装置の製造工程図である。
【図１９】表示装置の製造工程図である。
【図２０】表示装置の製造工程図である。
【図２１】表示装置の製造工程図である。
【図２２】表示装置の製造工程図である。
【図２３】表示装置の製造工程図である。
【図２４】表示装置の製造工程図である。
【図２５】表示装置の製造工程図である。
【図２６】本発明の第１実施例に係る表示装置に配置された第３薄膜トランジスタに対する部分平面図である。
【図２７】本発明の第１実施例に係る表示装置に配置された第３薄膜トランジスタに対する部分平面図である。
【発明を実施するための形態】
【００４０】
以下、添付図面を参照して本発明を詳しく説明する。
本発明は多様な変更が可能であり、様々な形態に実施できるが、特定の実施例だけを図面に例示しこれに基づいて本発明を説明する。しかし、本発明の範囲はこのような特定の実施例に限定されない。本発明の思想及び技術範囲に含まれる全ての変更、均等物又は代替物は本発明に含まれると理解されるべきである。
【００４１】
図面において、各構成要素とその形状などが簡略に示されるか、又は誇張して示されるか、更に、実際製品にある構成要素が表現されずに省略され得る。従って、図面は発明の理解を助けるためのものと解釈されるべきである。また、同一の機能をする構成要素には同一の符号を付ける。
【００４２】
ある層や構成要素が他の層や構成要素の‘上’にあると記載された場合、ある層や構成要素が他の層や構成要素と直接接触して配置された場合だけでなく、その間に第３の層が介在して配置された場合まで全てを含む意味である。
【００４３】
ある部分が他の部分と連結されているとする場合、これは直接的に連結されている場合だけでなく、その中間に他の構成要素をおいて電気的に連結されている場合も含む。また、ある部分がある構成要素を含むとする場合、これは特に反対の記載がない限り、他の構成要素を除くのではなく他の構成要素をさらに含み得ることを意味する。
【００４４】
本明細書で第１、第２、第３などの用語は多様な構成要素を説明するために用いられるが、このような構成要素は、前記用語によって限定されない。前記用語は一つの構成要素を他の構成要素から区別する目的にのみ用いられる。例えば、本発明の権利範囲から逸脱せず、第１構成要素が第２又は第３構成要素などと命名され得、同様に第２又は第３構成要素も交代して命名され得る。例えば、“Ａ”という構成要素は“第１Ａ”、“第２Ａ”又は“第３Ａ”と表記され得る。
【００４５】
‘〜の下方に（ｂｅｌｏｗ）’、‘〜直下に（ｂｅｎｅａｔｈ）’、‘〜下部の（ｌｏｗｅｒ）’、‘〜上方に（ａｂｏｖｅ）’、‘〜上部の（ｕｐｐｅｒ）’のような空間的に相対的な用語は図面に示されたように一つの素子又は構成要素と他の素子又は構成要素との相関関係を容易に記述するために用いられる。空間的に相対的な用語は図面に示されている方向に加えて使用時又は動作時に素子の互いに異なる方向を含むものとして理解しなければならない。例えば、図面に示されている素子が上下逆転すると、他の素子の‘〜の下方に（ｂｅｌｏｗ、ｂｅｎｅａｔｈ）’と記載された素子は他の素子の‘〜上方に（ａｂｏｖｅ）’となる。従って、例示的な用語‘〜下に’は‘〜上に’又は‘〜下に’を包括する概念である。素子は他の方向にも配向され、これによって空間的に相対的な用語は配向により解釈されることができる。
【００４６】
他の定義がなければ、本明細書で用いられる全ての用語（技術及び科学的用語を含む）は本発明の属する技術分野で通常の知識を有する者に共通的に理解できる意味で使用される筈である。また、一般に使用される辞典で定義されている用語は明白に特に定義されていない限り過度に厳密に解釈されない。
【００４７】
本発明を明確に説明するために説明上不必要な部分は省略し、明細書全体にわたって同一又は類似の構成要素については同一の符号を付ける。
【００４８】
以下、図１乃至図４を参照して本発明の第１実施例を説明する。
図１は本発明の第１実施例に係る表示装置の平面図であり、図２は図１のＩ−Ｉ’に沿って切断した断面図であり、図３は図１のＩＩ−ＩＩ’に沿って切断した断面図であり、図４は図１のＩＩＩ−ＩＩＩ’に沿って切断した断面図である。
【００４９】
本発明の第１実施例に係る表示装置は液晶表示装置１０である。しかし、本発明の適用範囲は液晶表示装置に限定されず、本発明は有機発光表示装置にも適用可能である。
【００５０】
本発明の第１実施例に係る液晶表示装置１０は第１基板３０１、第１基板３０１と対向して配置された第２基板３０２及び第１基板３０１と第２基板３０２の間に配置された液晶層３３３を含む。
【００５１】
液晶表示装置１０は複数の画素を含み、一つの画素１０１は第１副画素領域Ｐ１と第２副画素領域Ｐ２とを含む。
【００５２】
具体的に、第１実施例に係る液晶表示装置１０の一つの画素１０１は、図１乃至図４に示されているように、ゲートラインＧＬ、データラインＤＬ、第１薄膜トランジスタＴＦＴ１、第２薄膜トランジスタＴＦＴ２、第３薄膜トランジスタＴＦＴ３、第１維持ライン７５１、第２維持ライン７５２、第１副画素電極ＰＥ１、第２副画素電極ＰＥ２、第１延長電極１８１、第２延長電極１８２、第３延長電極１８３、共通電極２１０、カラーフィルタ３５４及び液晶層３３３を含む。
【００５３】
第１薄膜トランジスタＴＦＴ１は、図１及び図２に示されているように、第１ゲート電極ＧＥ１、第１半導体層３１１、第１ソース電極ＳＥ１及び第１ドレイン電極ＤＥ１を含む。
【００５４】
第２薄膜トランジスタＴＦＴ２は、図１及び図３に示されているように、第２ゲート電極ＧＥ２、第２半導体層３１２、第２ソース電極ＳＥ２及び第２ドレイン電極ＤＥ２を含む。
【００５５】
第３薄膜トランジスタＴＦＴ３は、図１及び図４に示されているように、第３ゲート電極ＧＥ３、第３半導体層３１３、第３ソース電極ＳＥ３及び第３ドレイン電極ＤＥ３を含む。
【００５６】
図２に示されているように、ゲートラインＧＬは第１基板３０１上に配置される。具体的に、図１に示されているように、ゲートラインＧＬは第１副画素領域Ｐ１と第２副画素領域Ｐ２の間に配置される。
【００５７】
ゲートラインＧＬは、図１に示されているように、互いに異なる線幅を有する。ゲート電極ＧＥ１、ＧＥ２、ＧＥ３はゲートラインＧＬから延長された構造を有する。即ち、ゲートラインＧＬ及びゲート電極ＧＥ１、ＧＥ２、ＧＥ３は一体に構成される。
【００５８】
図示していないが、ゲートラインＧＬは、他の層又は外部駆動回路との接続のために、接続部分（例えば、端部）が他の部分より大きい面積を有し得る。
【００５９】
ゲートラインＧＬはアルミニウム（Ａｌ）やアルミニウム合金のようなアルミニウム系の金属、銀（Ａｇ）や銀合金のような銀系の金属、銅（Ｃｕ）や銅合金のような銅系の金属、又はモリブデン（Ｍｏ）やモリブデン合金のようなモリブデン系の金属からなり得、一方、クロム（Ｃｒ）、タンタル（Ｔａ）、及びチタン（Ｔｉ）のうちの何れか一つからなり得る。また、ゲートラインＧＬは物理的性質が異なる少なくとも二つの導電膜を含む多重膜構造を持ち得る。例えば、ゲートラインＧＬはチタン（Ｔｉ）下部膜及び銅（Ｃｕ）上部膜を含む二重膜構造を有し得る。
【００６０】
第１維持ライン７５１は第１副画素電極ＰＥ１の少なくとも一辺に沿って第１基板３０１上に配置される。例えば、第１維持ライン７５１は、図１に示されているように、第１副画素電極ＰＥ１を囲む形状を有する。このとき、第１維持ライン７５１と第１副画素電極ＰＥ１は互いに重畳する場合と重畳しない場合がある。
【００６１】
第１維持ライン７５１には外部から第１維持電圧が印加される。第１維持電圧は直流電圧であり得る。
第１維持ライン７５１は前述のゲートラインＧＬと同一の構造を有し得る。即ち、ゲートラインＧＬと第１維持ライン７５１は同一の工程で同時に作り得る。
【００６２】
第２維持ライン７５２は第２副画素電極ＰＥ２の少なくとも一辺に沿って第１基板３０１上に配置される。例えば、第２維持ライン７５２は、図１に示されているように、第２副画素電極ＰＥ２の辺のうちの少なくとも一つの辺に近接して配置される。このとき、第２維持ライン７５２と第２副画素電極ＰＥ２は互いに重畳する場合と重畳しない場合がある。
【００６３】
第２維持ライン７５２と第１維持ライン７５１は互いに連結される。
第２維持ライン７５２は前述のゲートラインＧＬと同一の構造を有し得る。即ち、ゲートラインＧＬと第２維持ライン７５２は同一の工程で同時に作り得る。
【００６４】
ゲート絶縁膜３１０はゲートラインＧＬ、ゲート電極ＧＥ１、ＧＥ２、ＧＥ３、第１維持ライン７５１及び第２維持ライン７５２上に配置される。このとき、ゲート絶縁膜３１０は第１維持ライン７５１及び第２維持ライン７５２を含む第１基板３０１の全面に位置し得る。
ゲート絶縁膜３１０は、図４に示されているように、第１維持ラインを露出させる第３コンタクトホールＣＨ３を有する。即ち、図４を参考にすれば、第１維持ラインを露出させる第３コンタクトホールＣＨ３はゲート絶縁膜３１０によって定義される。
【００６５】
ゲート絶縁膜３１０は窒化ケイ素（ＳｉＮｘ）又は酸化ケイ素（ＳｉＯｘ）からなる。ゲート絶縁膜３１０は物理的性質が異なる少なくとも二つの絶縁層を含む多重膜構造を有し得る。
【００６６】
第１半導体層３１１、第２半導体層３１２、及び第３半導体層３１３はゲート絶縁膜３１０上に配置される。第１半導体層３１１は第１ゲート電極ＧＥ１と重畳し、第２半導体層３１２は第２ゲート電極ＧＥ２と重畳し、第３半導体層３１３は第３ゲート電極ＧＥ３と重畳する。
【００６７】
第１乃至第３半導体層３１１、３１２、３１３は互いに連結され得る。
第１乃至第３半導体層３１１、３１２、３１３は各々、非晶質シリコン又は多結晶シリコンなどからなり得る。また、第１乃至第３半導体層３１１、３１２、３１３は酸化物半導体からもなり得る。
【００６８】
抵抗性接触層３６０は第１第３半導体層３１１、３１２、３１３上に配置される。また、抵抗性接触層３６０は第１乃至第３薄膜トランジスタＴＦＴ１、ＴＦＴ２、ＴＦＴ３の各チャンネル領域に対応する半導体層上には位置しない。
抵抗性接触層３６０はリン（ｐｈｏｓｐｈｏｒｕｓ）のようなｎ型不純物が高濃度でドーピングされているｎ＋水素化非晶質シリコンなどの物質からなるかシリサイド（ｓｉｌｉｃｉｄｅ）からなり得る。
【００６９】
第１薄膜トランジスタＴＦＴ１に含まれている第１ソース電極ＳＥ１及び第１ドレイン電極ＤＥ１と、第２薄膜トランジスタＴＦＴ２に含まれている第２ソース電極ＳＥ２及び第２ドレイン電極ＤＥ２と、第３薄膜トランジスタＴＦＴ３に含まれている第３ソース電極ＳＥ３及び第３ドレイン電極ＤＥ３とは抵抗性接触層３６０上に配置される。
【００７０】
第１ソース電極ＳＥ１は、図１に示されているように、データラインＤＬから第１ゲート電極ＧＥ１に伸びて第１ゲート電極ＧＥ１及び第１半導体層３１１上に配置される。第１ソース電極ＳＥ１は第１ゲート電極ＧＥ１及び第１半導体層３１１と重なる。第１ソース電極ＳＥ１はＣ字、逆Ｃ字、Ｕ字及び逆Ｕ字のうちの何れか一つの形状を有する。図１にＵ字形状を有する第１ソース電極ＳＥ１が示されている。
【００７１】
第１ソース電極ＳＥ１はモリブデン、クロム、タンタル及びチタンなど耐熱性金属（ｒｅｆｒａｃｔｏｒｙ  ｍｅｔａｌ）又はこれらの合金からなり得る。第１ソース電極ＳＥ１は耐熱性金属膜と低抵抗導電膜を含む多重膜構造を有し得る。多重膜構造の例として、クロム又はモリブデン（又はモリブデン合金）下部膜とアルミニウム（又はアルミニウム合金）上部膜を含む二重膜、チタン下部膜と銅上部膜を含む二重膜、モリブデン（又はモリブデン合金）下部膜とアルミニウム（又はアルミニウム合金）中間膜とモリブデン（又はモリブデン合金）上部膜を含む三重膜などがある。第１ソース電極ＳＥ１はそれ以外にも様々な多様な金属又は導電体からなり得る。
【００７２】
第１ドレイン電極ＤＥ１は第１ソース電極ＳＥ１と離隔して第１ゲート電極ＧＥ１及び第１半導体層３１１上に配置される。第１ドレイン電極ＤＥ１は第１ゲート電極ＧＥ１、第１半導体層３１１及び第１延長電極１８１と重なる。このとき、第１ドレイン電極ＤＥ１は第１コンタクトホールＣＨ１を通じて第１延長電極１８１に連結される。
【００７３】
第１ドレイン電極ＤＥ１は前述の第１ソース電極ＳＥ１と同一の構造を有する。言い換えれば、第１ドレイン電極ＤＥ１と第１ソース電極ＳＥ１は同一の工程で同時に形成できる。
【００７４】
第１ゲート電極ＧＥ１、第１ソース電極ＳＥ１、第１ドレイン電極ＤＥ１、第１半導体層３１１及び抵抗性接触層３６０は第１薄膜トランジスタＴＦＴ１をなす。このとき、第１薄膜トランジスタＴＦＴ１のチャンネル（ｃｈａｎｎｅｌ）は第１ソース電極ＳＥ１と第１ドレイン電極ＤＥ１の間の第１半導体層３１１部分に形成される。チャンネルに相当する第１半導体層３１１部分の厚さは第１半導体層３１１の他の部分の厚さに比べて小さい。
【００７５】
第２ソース電極ＳＥ２は第１ソース電極ＳＥ１に電気的に連結される。このために第２ソース電極ＳＥ２と第１ソース電極ＳＥ１は一体で構成される。第２ソース電極ＳＥ２は第２ゲート電極ＧＥ２及び第２半導体層３１２上に配置される。第２ソース電極ＳＥ２は第２ゲート電極ＧＥ２及び第２半導体層３１２と重なる。第２ソース電極ＳＥ２はＣ字、逆Ｃ字、Ｕ字、及び逆Ｕ字のうちの何れか一つの形状を有する。図１には逆Ｕ字状を有する第２ソース電極ＳＥ２が示されている。即ち、第２ソース電極ＳＥ２は第１ソース電極ＳＥ１に対して反転した形状を有する。
【００７６】
第２ソース電極ＳＥ２は前述の第１ソース電極ＳＥ１と同一の構造を有する。言い換えれば、第２ソース電極ＳＥ２と第１ソース電極ＳＥ１は同一の工程で同時に形成できる。
【００７７】
第２ドレイン電極ＤＥ２は第２ソース電極ＳＥ２と離隔して第２ゲート電極ＧＥ２及び第２半導体層３１２上に配置される。第２ドレイン電極ＤＥ２は第２ゲート電極ＧＥ２、第２半導体層３１２及び第２延長電極１８２と重なる。このとき、第２ドレイン電極ＤＥ２は第２コンタクトホールＣＨ２を通じて第２延長電極１８２に連結される。
【００７８】
第２ドレイン電極ＤＥ２は前述の第１ソース電極ＳＥ１と同一の材料及び構造（多重膜構造）を有し得る。言い換えれば、第２ドレイン電極ＤＥ２と第１ソース電極ＳＥ１は同一の工程で同時に形成できる。
【００７９】
第２ゲート電極ＧＥ２、第２ソース電極ＳＥ２、第２ドレイン電極ＤＥ２、第２半導体層３１２及び抵抗性接触層３６０は第２薄膜トランジスタＴＦＴ２をなす。このとき、第２薄膜トランジスタＴＦＴ２のチャンネルは第２ソース電極ＳＥ２と第２ドレイン電極ＤＥ２の間の第２半導体層３１２部分に形成される。チャンネルに相当する第２半導体層３１２部分の厚さは第２半導体層３１２の他の部分の厚さに比べて小さい。
【００８０】
第３ソース電極ＳＥ３は第２ドレイン電極ＤＥ２に電気的に連結される。このために第３ソース電極ＳＥ３と第２ドレイン電極ＤＥ２は一体で構成される。第３ソース電極ＳＥ３は第３ゲート電極ＧＥ３及び第３半導体層３１３上に配置される。第３ソース電極ＳＥ３は第３ゲート電極ＧＥ３及び第３半導体層３１３と重なる。
【００８１】
第３ソース電極ＳＥ３は前述の第１ソース電極ＳＥ１と同一の構造を有する。言い換えれば、第３ソース電極ＳＥ３と第１ソース電極ＳＥ１は同一の工程で同時に形成できる。
【００８２】
第３ドレイン電極ＤＥ３は第３ソース電極ＳＥ３と離隔して第３ゲート電極ＧＥ３、第３半導体層３１３及び第１維持ライン７５１上に配置される。第３ドレイン電極ＤＥ３は第３ゲート電極ＧＥ３、第３半導体層３１３、第１維持ライン７５１及び第３延長電極１８３と重なる。このとき、第３ドレイン電極ＤＥ３は第３コンタクトホールＣＨ３を通じて第３延長電極１８３に連結される。
【００８３】
第３ドレイン電極ＤＥ３は前述の第１ソース電極ＳＥ１と同一の構造を有する。言い換えれば、第３ドレイン電極ＤＥ３と第１ソース電極ＳＥ１は同一の工程で同時に形成できる。
【００８４】
第３ゲート電極ＧＥ３、第３ソース電極ＳＥ３、第３ドレイン電極ＤＥ３、第３半導体層３１３及び抵抗性接触層３６０は第３薄膜トランジスタＴＦＴ３をなす。このとき、第３薄膜トランジスタＴＦＴ３のチャンネルは第３ソース電極ＳＥ３と第３ドレイン電極ＤＥ３の間の第３半導体層３１３部分に形成される。チャンネルに相当する第３半導体層３１３部分の厚さは第３半導体層３１３の他の部分の厚さに比べて小さい。
【００８５】
データラインＤＬはゲート絶縁膜３１０上に配置される。図示していないが、データラインＤＬは、他の層又は外部駆動回路との接続のために、接続部分（例えば、端部）が他の部分より大きい面積を有し得る。
【００８６】
データラインＤＬはゲートラインＧＬ及び第１維持ライン７５１と交差する。図示していないが、データラインＤＬとゲートラインＧＬが交差する所でデータラインＤＬは他の部分よりも小さい線幅を有し得る。同様に、データラインＤＬと維持ライン７５１、７５２が交差する所でデータラインＤＬは他の部分よりも小さい線幅を有し得る。これによって、データラインＤＬとゲートラインＧＬの間の寄生キャパシタンスのサイズと、データラインＤＬと維持ライン７５１、７５２の間の寄生キャパシタンスのサイズとを削減できる。データラインＤＬは前述の第１ソース電極ＳＥ１と同一の構造を有する。言い換えれば、データラインＤＬと第１ソース電極ＳＥ１は同一の工程で同時に形成できる。
【００８７】
データラインＤＬの下部に半導体層３１４及び抵抗性接触層３６４が配置される。例えば、図２に示されているように、データラインＤＬとゲート絶縁膜３１０の間に半導体層３１４及び抵抗性接触層３６４が配置される。
【００８８】
以下、データラインＤＬ、第１ソース電極ＳＥ１、第２ソース電極ＳＥ２、第３ソース電極ＳＥ３、第１ドレイン電極ＤＥ１、第２ドレイン電極ＤＥ２、及び第３ドレイン電極ＤＥ３を含む配線部分を“データ配線部”という。データ配線部はマスクを利用した露光及びエッチングによって形成できる。
【００８９】
保護膜３２０はデータ配線部上に配置される。即ち、保護膜３２０はデータラインＤＬ、第１乃至第３ソース電極ＳＥ１、ＳＥ２、ＳＥ３、及び第１乃至第３ドレイン電極ＤＥ１、ＤＥ２、ＤＥ３を含む第１基板３０１の全面に配置される。保護膜３２０は、データ配線部を保護する。
【００９０】
保護膜３２０は窒化ケイ素（ＳｉＮｘ）又は酸化ケイ素（ＳｉＯｘ）のような無機絶縁物質から形成でき、有機絶縁物質からも形成できる。また、保護膜３２０は下部無機膜と上部有機膜とからなる二重膜構造も有し得る。保護膜３２０は約５０００Å以上、約６０００Å乃至約８０００Åの厚さを有し得る。
【００９１】
保護膜３２０の一部が除去されて第１ソース電極ＳＥ１、第２ソース電極ＳＥ２及び第３ソース電極ＳＥ３が露出するようにする第１乃至第３コンタクトホールＣＨ１、ＣＨ２、ＣＨ３が形成される。
【００９２】
第１副画素電極ＰＥ１は保護膜３２０上に配置される。具体的に、第１副画素電極ＰＥ１は第１副画素領域Ｐ１の保護膜３２０上に配置される。
【００９３】
第１副画素電極ＰＥ１は切開部６０２によって形成された複数の枝電極６０１を有する。図１を参照すれば、第１副画素電極ＰＥ１はこのような枝電極６０１が連結されてなる構造を有する。第１副画素電極ＰＥ１は、ＩＴＯ、ＩＺＯ、ＡＺＯなどのような透明導電性酸化物（ｔｒａｎｓｐａｒｅｎｔ  ｃｏｎｄｕｃｔｉｖｅ  ｏｘｉｄｅ、ＴＣＯ）から形成できる。
【００９４】
第２副画素電極ＰＥ２は保護膜３２０上に配置される。具体的に、第２副画素電極ＰＥ２は第２副画素領域Ｐ２の保護膜３２０上に配置される。
【００９５】
第２副画素電極ＰＥ２は前述の第１副画素電極ＰＥ１と実質的に同一の構造を有する。即ち、第２副画素電極ＰＥ２は切開部６０６によって形成された複数の枝電極６０５を有する。図１を参照すれば、第２副画素電極ＰＥ２はこのような枝電極６０５が連結されてなる構造を有する。
【００９６】
第３延長電極１８３は保護膜３２０上に配置される。第３延長電極１８３は第１維持ライン７５１及び第３ドレイン電極ＤＥ３と重畳する。第３延長電極１８３は第３コンタクトホールＣＨ３を通じて第１維持ライン７５１及び第３ドレイン電極ＤＥ３に連結される。
【００９７】
第３延長電極１８３は第１副画素電極ＰＥ１と同一物質から形成できる。
【００９８】
図示していないが、液晶表示装置１０は保護ラインをさらに含み得る。保護ラインは保護膜３２０上に配置される。具体的に、保護ラインはデータラインＤＬに重畳して配置でき、データラインＤＬより大きい線幅を有し得る。
【００９９】
また、保護ラインは前述の第１副画素電極ＰＥ１と同一物質から形成できる。このとき、保護ラインは第３延長電極１８３に連結できる。即ち、保護ラインと第３延長電極１８３は一体で構成できる。
【０１００】
保護ラインに共通電圧が印加される。他の実施例として、保護ラインに共通電圧より小さいか又は大きい電圧が印加できる。
【０１０１】
図示していないが、第１副画素電極ＰＥ１、第１延長電極１８１、第２副画素電極ＰＥ２、第２延長電極１８２、第３延長電極１８３及び保護膜３２０上に下部配向膜が配置される。下部配向膜は垂直配向膜であり得、光反応物質を含む配向膜であり得る。
【０１０２】
ブラックマトリクス３７６は第２基板３０２上に配置される。ブラックマトリクス３７６は第２基板３０２のうち画素領域（第１副画素領域及び第２副画素領域）に対応する部分を除いた残りの部分に配置される。なお、ブラックマトリクス３７６は第２基板３０２上ではなく第１基板３０１上に配置できる。
【０１０３】
カラーフィルタ３５４は画素領域に配置される。カラーフィルタ３５４は赤色カラーフィルタ、緑色カラーフィルタ及び青色カラーフィルタを含む。なお、カラーフィルタ３５４は第２基板３０２上ではなく第１基板３０１上に配置できる。
【０１０４】
オーバコート層７２２はブラックマトリクス３７６及びカラーフィルタ３５４上に配置される。このとき、オーバコート層７２２はブラックマトリクス３７６及びカラーフィルタ３５４が配置された第２基板３０２の全面に配置される。
【０１０５】
オーバコート層７２２はブラックマトリクス３７６及びカラーフィルタ３５４の間の高低差を解消し、カラーフィルタ３５４を保護する。
【０１０６】
共通電極２１０はオーバコート層７２２上に配置される。共通電極２１０はオーバコート層７２２を含む第２基板３０２の全面に配置される。これとは異なり、共通電極２１０は第１副画素領域Ｐ１及び第２副画素領域Ｐ２に対応する領域にだけ配置することもできる。
【０１０７】
共通電極２１０には共通電圧が印加され得る。共通電極２１０は前述の第１副画素電極ＰＥ１と同一物質から形成できる。
【０１０８】
図示していないが、共通電極２１０及びオーバコート層７２２上に上部配向膜が配置される。上部配向膜は垂直配向膜であり得、光重合物質を利用して光配向された配向膜であり得る。
【０１０９】
液晶層３３３は第１基板３０１と第２基板３０２の間に配置される。液晶層３３３は光重合物質を含み得る。
【０１１０】
第１基板３０１と第２基板３０２の間の向き合う面を各々、上部面と定義し、その上面の反対側に位置した面を各々、下部面と定義するとき、第１基板３０１の下部面と第２基板３０２の下部面に偏光板を配置できる。
【０１１１】
図５は図１に示された一つの画素１０１に対する等価回路図である。
画素１０１は、図５に示されているように、第１薄膜トランジスタＴＦＴ１、第１液晶容量キャパシタＣｌｃ１、第１補助容量キャパシタＣｓｔ１、第２薄膜トランジスタＴＦＴ２、第２液晶容量キャパシタＣｌｃ２、第２補助容量キャパシタＣｓｔ２及び第３薄膜トランジスタＴＦＴ３を含む。
【０１１２】
第１薄膜トランジスタＴＦＴ１はデータラインＤＬと第１副画素電極ＰＥ１の間に接続され、ゲートラインＧＬからのゲート信号によって制御される。即ち、第１薄膜トランジスタＴＦＴ１はゲート信号によってターンオンされて、データラインＤＬからのデータ信号を第１副画素電極ＰＥ１に印加する。
【０１１３】
第１液晶容量キャパシタＣｌｃ１は互いに対向して位置した第１副画素電極ＰＥ１と共通電極２１０の間に形成される。また、共通電極２１０には共通電圧Ｖｃｏｍが印加される。
【０１１４】
第１補助容量キャパシタＣｓｔ１は互いに対向して位置した第１副画素電極ＰＥ１と第１維持ライン７５１の間に形成される。第１維持ライン７５１に維持電圧（Ｖｃｓｔ）が印加される。維持電圧（Ｖｃｓｔ）は共通電圧Ｖｃｏｍと同一であり得る。
【０１１５】
第２薄膜トランジスタＴＦＴ２はデータラインＤＬと第２副画素電極ＰＥ２の間に形成され、ゲートラインＧＬからのゲート信号によって制御される。第２薄膜トランジスタＴＦＴ２はゲート信号によってターンオンされて、データラインＤＬからのデータ信号を第２副画素電極ＰＥ２に印加する。
【０１１６】
第２液晶容量キャパシタＣｌｃ２は互いに対向して位置した第２副画素電極ＰＥ２と共通電極２１０の間に形成される。
【０１１７】
第２補助容量キャパシタＣｓｔ２は互いに対向して位置した第２副画素電極ＰＥ２と第２維持ライン７５２の間に形成される。第２維持ライン７５２には維持電圧（Ｖｃｓｔ）が印加される。維持電圧（Ｖｃｓｔ）は共通電圧と同一であり得る。
【０１１８】
第３薄膜トランジスタＴＦＴ３は第２副画素電極ＰＥ２と第１維持ライン７５１の間に形成され、ゲートラインＧＬからのゲート信号によって制御される。即ち、第３薄膜トランジスタＴＦＴ３はゲート信号によってターンオンされて、第２副画素電極からのデータ信号を第１維持ライン７５１に印加する。
【０１１９】
以下、図５に示された画素の動作について説明する。
ゲートラインＧＬにゲート信号が印加されると、データラインＧＬに伝達されたデータ電圧が第１薄膜トランジスタＴＦＴ１及び第２薄膜トランジスタＴＦＴ２を通じて第１副画素電極ＰＥ１及び第２副画素電極ＰＥ２に各々、印加される。
【０１２０】
第１薄膜トランジスタＴＦＴ１を通過したデータ電圧は全て第１副画素電極ＴＦＴ１に印加されるが、第２薄膜トランジスタＴＦＴ２を通過したデータ電圧は第３薄膜トランジスタＴＦＴ３と第２副画素電極ＰＥ２に印加される。従って、第１副画素電極ＰＥ１が位置した第１副画素領域Ｐ１の輝度は、第２副画素電極ＰＥ２が位置した第２副画素領域Ｐ２の輝度より高い。
【０１２１】
より詳しくは、ゲートラインＧＬにゲート信号が印加されると、第２薄膜トランジスタＴＦＴ２の第２ソース電極ＳＥ２に印加されたデータ電圧はチャンネルを通過して第２薄膜トランジスタＴＦＴ２の第２ドレイン電極ＤＥ２に伝達される。第２薄膜トランジスタＴＦＴ２の第２ドレイン電極ＤＥ２に伝達されたデータ電圧のうち一部は第２副画素電極ＰＥ２に印加され残りの一部は第３薄膜トランジスタＴＦＴ３を通じて第１維持ライン７５１に流出する。ここで、データ電圧は第２薄膜トランジスタＴＦＴ２と第３薄膜トランジスタＴＦＴ３の間の抵抗比によって分圧される。
【０１２２】
高解像度液晶表示装置１０は、画素１０１の開口率の向上のために小さいサイズの薄膜トランジスタを含む。特に、抵抗ダイオード（ｒｅｓｉｓｔｉｖｅ  ｄｉｏｄｅ、ＲＤ）である第３薄膜トランジスタＴＦＴ３はサイズが小さくチャンネルの長さが短い。従って、製造過程で発生する工程誤差によって第３薄膜トランジスタＴＦＴ３に不良が発生し易い。
【０１２３】
図６は一般的な露光マスクの部分平面図（ａ）及びこのような露光マスクを利用して製造された薄膜トランジスタの平面図（ｂ）である。
第３薄膜トランジスタＴＦＴ３のチャンネル７００は第３ソース電極ＳＥ３と第３ドレイン電極ＤＥ３によって定義され、短い長さＬｂを有する。従って、第３薄膜トランジスタＴＦＴ３のチャンネル７００は全体的にライン形状を有する。フォトレジストＰＲ及び露光マスクを利用した露光及びエッチングによって第３薄膜トランジスタＴＦＴ３が製造される過程で、ライン形状のチャンネル７００を形成するために、チャンネル７００の上部にライン形状のフォトレジストパターンが形成される。しかし、光の干渉やスティッチ露光に応じた露光量の差などによって、チャンネル７００上部に位置するライン形状のフォトレジストは、均一な厚さと幅の維持が困難である。従って、チャンネル７００の形成過程で不良が発生し易い。
【０１２４】
具体的に、図６の（ａ）は第３ソース電極ＳＥ３の形成のための第３ソース電極部９３２、第３ドレイン電極ＤＥ３の形成のための第３ドレイン電極部９３３、及び第３半導体層３１３のチャンネル７００に対応する第３チャンネル部９３１を含むマスクの部分平面図である。
【０１２５】
図６を参照すれば、第３半導体層３１３のチャンネル領域に対応する第３チャンネル部９３１は半透過部で、遮光部である第３ソース電極部９３２と第３ドレイン電極部９３３の間に細いライン形状に配置される。
【０１２６】
第３ソース電極部９３２、第３ドレイン電極部、及び第３チャンネル部９３１以外の領域は透光部であり、透光部は広い面積を有する。このような透光部には露光のための十分な光が照射され、透光部に照射されたこのような光は第３チャンネル部９３１と透光部９０５（図８参照）の間の境界部９３１ａ、９３１ｂに配置されたフォトレジストに影響を与える。従って、第３チャンネル部９３１の境界部９３１ａ、９３１ｂに配置されたフォトレジストが過露光されるか又は浮き上がってしまい（ｓｈｉｆｔ）、半導体層３１３の周縁が必要以上に過蝕刻される。このような半導体層３１３の過蝕刻によってチャンネル７００の周縁が損傷して、図６の（ｂ）に示された凹部３１３ａが形成され得る。
【０１２７】
このような凹部３１３ａによってチャンネル７００の幅Ｗｂが位置によって異なり、従って、チャンネル７００を通した信号伝達の変化又はエラーが生じ得る。このような信号伝達の変化やエラーは表示品質不良の原因となる。
【０１２８】
本発明の第２実施例は、チャンネル領域７００にこのような凹部３１３ａが形成されるのを防止するために、第３ソース電極部９３２の末端部に配置された第１補助遮光部及び第３ドレイン電極部９３３の末端部に配置された第２遮光部を含むマスク２０を提供する。
【０１２９】
以下、図７乃至図９を参照して本発明の第２実施例に係るマスクについて詳しく説明する。
図７は本発明の第２実施例に係るマスク２０の平面図であり、図８は図７のＩＶ−ＩＶ’に沿って切断した断面図であり、図９は図７の“Ａ”部分に対する拡大図である。
本発明の第２実施例に係るマスク２０はデータラインＤＬ、ソース電極ＳＥ１、ＳＥ２、ＳＥ３、ドレイン電極ＤＥ１、ＤＥ２、ＤＥ３、及び半導体層３１１、３１２、３１３を含むデータ配線部形成用マスクであり、光照射によってエッチング性が増加するポジティブ型（ｐｏｓｉｔｉｖｅ  ｔｙｐｅ）フォトレジストを利用するパターン形成工程に使用される。
【０１３０】
マスク２０はベース基板９０１及びベース基板９０１上に形成された遮光パターン９０２を含む。
【０１３１】
ベース基板９０１としては透明なガラス又はプラスチック基板が用いられる。しかし、本発明の第２実施例はこれに限定されるものではなく、ベース基板９０１は適切な光透過性と機械的強度を有する他の材料から形成し得る。
【０１３２】
遮光パターン９０２はベース基板９０１に遮光物質を選択的に塗布することによって形成することができる。
遮光パターン９０２は透光部及び遮光部を含む。また、遮光パターン９０２は半透過部をさらに含む。
【０１３３】
遮光部は光の通過が遮断される部分で、第１基板３０１に配置されるデータラインＤＬ、ソース電極ＳＥ１、ＳＥ２、ＳＥ３及びドレイン電極ＤＥ１、ＤＥ２、ＤＥ３の領域に対応する（図２参照）。
即ち、遮光部はデータラインＤＬと対応するデータライン部９１０、第１ソース電極ＳＥ１と対応する第１ソース電極部９１２、第１ドレイン電極ＤＥ１と対応する第１ドレイン電極部９１３、第２ソース電極ＳＥ２と対応する第２ソース電極部９２２、第２ドレイン電極ＤＥ２に対応する第２ドレイン電極部９２３、第３ソース電極ＳＥ３に対応する第３ソース電極部９３２及び第３ドレイン電極ＤＥ３に対応する第３ドレイン電極部９３３を含む。
【０１３４】
具体的に遮光部は、データライン部９１０から延長された第１ソース電極部９１２、第１ソース電極部９１２と離隔して配置された第１ドレイン電極部９１３、第１ソース電極部９１２と連結された第２ソース電極部９２２、第２ソース電極部９２２と離隔して配置された第２ドレイン電極部９２３、第２ドレイン電極部９２３と連結された第３ソース電極部９３２及び第３ソース電極部９３２と離隔して配置され少なくとも一部が前記第３ソース電極部９３２と平行な第３ドレイン電極部９３３を含む。
【０１３５】
遮光部はベース基板９０１に遮光物質を塗布することによって形成される。
半透過部は入射された光の一部が透過する部分で、半導体層３１１、３１２、３１３のチャンネル領域に対応する。
【０１３６】
具体的に、半透過部は第１半導体層３１１のチャンネル領域に対応する第１チャンネル部９１１、第２半導体層３１２のチャンネル領域に対応する第２チャンネル部９２１及び第３半導体層３１３のチャンネル領域に対応する第３チャンネル部９３１を含む。
【０１３７】
半透過部は、例えば、２５乃至７５％の光透過度を有し得る。
半透過部はベース基板に遮光物質を塗布することによって形成され、遮光物質の濃度調節によって半透過部の光透過度を調整する。
【０１３８】
また、半透過部は透光領域と遮光スリットが交互に配置された構造を有し得、このとき、透光領域と遮光スリットの間隔調節によって光透過部の光透過度を調整する。
【０１３９】
マスク２０において、遮光部と半透光部以外の領域は透光部である。
【０１４０】
図９を参照すれば、データ配線部の形成過程で第３半導体層３１３のチャンネル領域７００に凹部３１３ａが形成されるのを防止するために、本発明の第２実施例に係るマスク２０は第３ソース電極部９３２の末端部に配置された第１突起部９３４及び第３ドレイン電極部９３３の末端部に配置された第２突起部９３５を含む。
【０１４１】
ここで、第１突起部９３４は第１補助遮光部であり、第２突起部９３５は第２補助遮光部である。また、第３ソース電極部９３２の末端部と第３ドレイン電極部９３３の末端部は第３チャンネル部９３１を間において互いに向き合う部分である。
【０１４２】
第１突起部９３４と第２突起部９３５は露光過程で露光部９０５に照射された光がチャンネル領域上部のフォトレジストに影響を与えるのを防止してチャンネル領域上部のフォトレジストが必要以上に露光されるのを防止する。その結果、チャンネルの境界が明確に形成され、チャンネル７００に凹部３１３ａが形成されるのを防止できる。
【０１４３】
一方、第１ソース電極部９１２の末端部、第１ドレイン電極部９１３の末端部、第２ソース電極部９２２の末端部及び第２ドレイン電極部９２３の末端には補助遮光部が配置されていない。
【０１４４】
以下、図１０を参照して本発明の第３実施例を説明する。
図１０は本発明の第３実施例に係るマスク３０の部分平面図であって、第３薄膜トランジスタＴＦＴ３の形成部に対する平面図である。即ち、図１０は図７の“Ａ”部分に対応する。以下、重複を避けるために、上述した構成要素に対する説明は省略する。
本発明の第３実施例に係るマスク３０は第３半導体層３１３のチャンネル７００に対応する第３チャンネル部９３１、第３ソース電極ＳＥ３に対応する第３ソース電極部９３２及び第３ドレイン電極ＤＥ３に対応する第３ドレイン電極部９３３を含み、第３ソース電極部９３２と離隔して配置された第１補助遮光部９３６及び第３ドレイン電極部９３３と離隔して配置された第２補助遮光部９３７を含む。第１補助遮光部９３６と第２補助遮光部９３７は第３チャンネル部９３１とも離隔する。
【０１４５】
本発明の第３実施例に係るマスク３０に配置された第１補助遮光部９３６と第２補助遮光部９３７は棒（ｂａｒ）形状を有する。
【０１４６】
具体的に、第１補助遮光部９３６は第３ソース電極部９３２の末端部及び第３チャンネル部９３１の上部に隣接して露光部９０５（図８参照）に配置される。ここで、図面上の上側を上部とする。
【０１４７】
第１補助遮光部９３６は露光過程で第３チャンネル部９３１の上部が露光部９０５に照射される光に影響を受けるのを防止する。従って、第３チャンネル７００の上部境界で第３半導体層３１３が過度にエッチングされるのを防止できる。
【０１４８】
第２補助遮光部９３７は第３ドレイン電極部９３３の末端部及び第３チャンネル部９３１の下部に隣接して露光部９０５に配置される。ここで図面上の下側を下部とする。
第２補助遮光部９３７は露光過程で第３チャンネル部９３１の下部が露光部９０５に照射される光に影響を受けるのを防止する。従って、第３チャンネル部９３１の下部境界で第３半導体層３１３が過度にエッチングされるのを防止できる。
【０１４９】
以下、図１１を参照して本発明の第４実施例を説明する。
図１１は本発明の第４実施例に係るマスク４０の部分平面図であって、第３薄膜トランジスタＴＦＴ３の形成部に対する平面図である。
本発明の第４実施例に係るマスク４０は、第１補助遮光部９３８と第２補助遮光部９３９の形状が円形という点において第３実施例に係るマスク３０と差がある。
【０１５０】
具体的に、本発明の第４実施例に係るマスク４０は、第３ソース電極部９３２と離隔して第３ソース電極部９３２と第３ドレイン電極部９３３の間に配置された第１補助遮光部９３８、及び第３ドレイン電極部９３３と離隔して第３ソース電極部９３２と第３ドレイン電極部９３３の間に配置された第２補助遮光部９３９を含む。
【０１５１】
第１補助遮光部９３８は露光過程で露光部９０５に照射される光が第３チャンネル部９３１の上部に影響を与えるのを防止し、第２補助遮光部９３９は露光過程で露光部９０５（図８参照）に照射される光が第３チャンネル部９３１の下部に影響を与えるのを防止する。
【０１５２】
以下、図１２を参照して本発明の第５実施例を説明する。
図１２は本発明の第５実施例に係るマスク５０の部分平面図であって、第３薄膜トランジスタＴＦＴ３の形成部に対する平面図である。
本発明の第５実施例に係るマスク５０は、第３ソース電極ＳＥ３に対応する第３ソース電極部９５２と第３ドレイン電極ＤＥ３に対応する第３ドレイン電極部９５３とが直線形状でなく折り曲げられた棒形状という点において、第２実施例に係るマスク２０と差がある。第５実施例に係るマスク５０の第３チャンネル部９５１は逆Ｓ字形状を有する。
【０１５３】
本発明の第５実施例に係るマスク５０は第３ソース電極部９５２の末端部に配置された第１突起部９５４及び第３ドレイン電極部９５３の末端部に配置された第２突起部９５５を含む。第１突起部９５４と第２突起部９５５は第３チャンネル部９５１側に突出して露光過程で露光部９０５（図８参照）に照射された光が第３チャンネル部９５１に影響を与えるのを防止する。
【０１５４】
以下、図１３を参照して本発明の第６実施例を説明する。
図１３は本発明の第６実施例に係るマスク６０の部分平面図であって、第３薄膜トランジスタＴＦＴ３の形成部に対する平面図である。
本発明の第６実施例に係るマスク６０は、第３ソース電極ＳＥ３に対応する第３ソース電極部９５２と第３ドレイン電極ＤＥ３に対応する第３ドレイン電極部９５３が直線形状でなく折り曲げられた棒形状という点において第３実施例に係るマスク３０と差がある。
【０１５５】
本発明の第６実施例に係るマスク６０は第３ソース電極部９５２と離隔して配置された第１補助遮光部９５６及び第３ドレイン電極部９５３と離隔して配置された第２補助遮光部９５７を含む。第１補助遮光部９５６と第２補助遮光部９５７は第３チャンネル部９５１とも離隔する。
【０１５６】
本発明の第６実施例に係るマスク６０に配置された第１補助遮光部９５６と第２補助遮光部９５７は棒（ｂａｒ）形状を有する。
【０１５７】
以下、図１４を参照して本発明の第７実施例を説明する。
図１４は本発明の第７実施例に係るマスク７０の部分平面図であって、第３薄膜トランジスタＴＦＴ３の形成部に対する平面図である。
本発明の第７実施例に係るマスク７０は、第３ソース電極ＳＥ３に対応する第３ソース電極部９５２と第３ドレイン電極ＤＥ３に対応する第３ドレイン電極部９５３とが直線形状でなく折り曲げられた棒形状という点から第４実施例に係るマスク４０と差がある。
【０１５８】
具体的に、本発明の第７実施例に係るマスク７０は第３ソース電極部９５２と離隔して配置された第１補助遮光部９５８及び第３ドレイン電極部９５３と離隔して配置された第２補助遮光部９５９を含む。
【０１５９】
本発明の第７実施例に係るマスク７０に配置された第１補助遮光部９５８と第２補助遮光部９５９は円形状を有する。
【０１６０】
以下、図１５乃至図２５を参照して、表示装置の製造方法について説明する。
図１５乃至２５は表示装置の製造工程図である。以下、説明の便宜のために図１のＩＩＩ−ＩＩＩ’に沿って切断した断面図を基準にして本発明の第１実施例に係る液晶表示装置１０（図１参照）の製造方法を説明する。
図１及び図１５を参照すれば、透明なガラス又はプラスチックなどからなる第１基板３０１上に第３ゲート電極ＧＥ３及び第１維持ライン７５１を形成する。図１５には明示していないが、このとき、ゲートラインＧＬ、第１ゲート電極ＧＥ１、第２ゲート電極ＧＥ２及び第２維持ライン７５２も共に形成される。
【０１６１】
ゲートラインＧＬ、ゲート電極ＧＥ１、ＧＥ２、ＧＥ３、第１維持ライン７５１、及び第２維持ライン７５２はすでに説明したので、重複を避けるためにこれらに対する詳細な説明は省略する。
ゲートラインＧＬ、ゲート電極ＧＥ１、ＧＥ２、ＧＥ３、第１維持ライン７５１、及び第２維持ライン７５２の形成のために第１パターンマスク（図示せず）が用いられる。
【０１６２】
図１及び図１６を参照すれば、ゲートラインＧＬ、ゲート電極ＧＥ１、ＧＥ２、ＧＥ３、第１維持ライン７５１、第２維持ライン７５２及び露出した第１基板３０１上に窒化シリコン（ＳｉＮｘ）又は酸化シリコン（ＳｉＯｘ）からなるゲート絶縁膜３１０が配置される。ゲート絶縁膜３１０は物理的又は化学的性質が異なる二つ以上の絶縁層を含む多層膜構造を有することができる。
【０１６３】
また、ゲート絶縁膜３１０上に半導体材料３３０が全面塗布され、その上に抵抗性接触部材３６０が塗布され、その上にデータ配線部の形成のための導電材料が塗布されて導電膜３７０が形成される。
【０１６４】
半導体材料３３０は非晶質シリコン又は多結晶シリコンのようなシリコン系半導体材料からなる。図１６の半導体材料３３０が非晶質シリコンの場合、半導体材料３３０にレーザが照射されて非晶質シリコンが結晶化される。
【０１６５】
半導体材料３３０として酸化物半導体材料も使用できる。例えば、酸化物半導体材料は亜鉛（Ｚｎ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、及び錫（Ｓｎ）からなる群より選択された少なくとも一つを含む。
【０１６６】
抵抗性接触部材３６０は半導体材料３３０上にオーミックコンタクト層を形成する。
【０１６７】
データ配線部形成用導電膜３７０は導電材料からなる。例えば、データ配線部形成用導電膜３７０はモリブデン（Ｍｏ）、クロム（Ｃｒ）、チタン（Ｔｉ）、タンタル（Ｔａ）、アルミニウム（Ａｌ）、銀（Ａｇ）及び銅（Ｃｕ）のうちの少なくとも一つを含む。
【０１６８】
図１７を参照すれば、データ配線部形成用導電膜３７０上にフォトレジスト３９０が塗布され、フォトレジスト３９０と離隔してフォトレジスト３９０の上部に本発明の第２実施例に係るマスク２０が配置される。第２実施例に係るマスク２０は第２パターンマスクに該当する。
次に、マスク２０を通じて光Ｌが照射されて、フォトレジスト３９０に対する選択的露光が行われる。
【０１６９】
フォトレジスト３９０として金属パターンの形成に使用される通常のフォトレジストが用いられ、光照射によってエッチング性が増加するポジティブ型（ｐｏｓｉｔｉｖｅ  ｔｙｐｅ）フォトレジストが用いられる。
【０１７０】
マスク２０は透光部９０５、遮光部９３２、９３３及び半透過部９３１を含む。このようなマスク２０をハーフトーン（ｈａｌｆ  ｔｏｎｅ）マスクともいう。
マスク２０の遮光部はデータ配線部に対応し、半透過部９３１は半導体層のチャンネルに対応する。
【０１７１】
図１８を参照すれば、選択的に露光されたフォトレジスト３９０が１次パターニングされて１次フォトレジストパターン３９１が形成される。
図１９を参照すれば、１次フォトレジストパターン３９１を利用した１次エッチングによって、データ配線部及び半導体層のチャンネル領域以外の領域に配置された半導体材料３３０、抵抗性接触部材３６０及び導電膜３７０が除去される。
【０１７２】
１次エッチングは湿式エッチングであるか、又は乾式エッチングである。エッチング方法は当業者が容易に選択できる。
【０１７３】
図２０を参照すれば、１次フォトレジストパターン３９１が部分的で除去されて２次フォトレジストパターン３９２、３９３が形成される。従って、半導体層のチャンネル７００領域上部のフォトレジストが全て除去されて導電膜３７０が部分的に露出する。
【０１７４】
図２１を参照すれば、２次フォトレジストパターン３９２、３９３を利用した２次エッチングによって、チャンネル７００の領域上部の抵抗性接触部材３６０及び導電膜３７０は除去される。このとき、チャンネル７００領域に配置された半導体材料３３０も一部除去される。従って、ソース電極、ドレイン電極及び半導体層が形成される。
【０１７５】
２次エッチングも湿式エッチングであるか、又は乾式エッチングである。エッチング選択比を調整することによって、２次フォトレジストパターン３９２、３９３により保護されずに露出した部分が選択的に除去される。
【０１７６】
図２２を参照すれば、データ配線部形成用導電膜３７０上の２次フォトレジストパターン３９２、３９３が除去されて、第３薄膜トランジスタＴＦＴ３が形成される。
図示していないが、データラインＤＬ、第１薄膜トランジスタＴＦＴ１及び第２薄膜トランジスタＴＦＴ２も共に形成される。
【０１７７】
図２３を参照すれば、第３薄膜トランジスタＴＦＴ３を含む基板の全面に保護膜３２０が配置される。
保護膜３２０はシリコン酸化物、シリコン窒化物、感光性（ｐｈｏｔｏｓｅｎｓｉｔｉｖｉｔｙ）有機物又は低誘電率絶縁物質を含む単一膜又は多重膜構造を有し得る。保護膜３２０は薄膜トランジスタを保護する役割を果たすと共に、薄膜トランジスタの上方を平坦化する。
【０１７８】
図２４を参照すれば、保護膜３２０及びゲート絶縁膜３１０の一部が除去されて第１維持ライン７５１の一部及び第３ドレイン電極ＤＥ３の一部を露出する第３コンタクトホールＣＨ３が形成される。第３コンタクトホールＣＨ３の形成のために第３パターンマスクを利用した露光及びエッチングが行われる。
【０１７９】
図２５を参照すれば、保護膜３２０上に第３コンタクトホールＣＨ３を通じて第１維持ライン７５１と電気的に連結される第３延長電極１８３が形成される。第３延長電極１８３はＩＴＯ（ｉｎｄｉｕｍ  ｔｉｎ  ｏｘｉｄｅ）、ＩＺＯ（ｉｎｄｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅ）又はＡＺＯ（ａｌｕｍｉｎｕｍ  ｚｉｎｃ  ｏｘｉｄｅ）のような透明導電性酸化物（ｔｒａｎｓｐａｒｅｎｔ  ｃｏｎｄｕｃｔｉｖｅ  ｏｘｉｄｅ）からなる。第３延長電極１８３の形成のために、第４パターンマスクを利用した露光及びエッチングが行われる。
【０１８０】
次に、第１基板３０１上に第１基板３０１と対向するように第２基板３０２が配置され、第１基板３０１と第２基板３０２の間に液晶層３３３を介在して液晶表示装置１０が形成される。第２基板３０２上にはブラックマトリクス３７６、カラーフィルタ３５４、オーバコート層７２２及び共通電極２１０が配置される。
【０１８１】
図２６及び図２７は各々、このような製造方法で製造された本発明の第１実施例に係る液晶表示装置１０の第３薄膜トランジスタに対する部分平面図である。
図２６を参照すれば、第３ソース電極ＳＥ３の末端部に第３ドレイン電極ＤＥ３に向かって突出した第１突起３１５が配置され、第３ドレイン電極ＤＥ３の末端部に第３ソース電極ＳＥ３に向かって突出した第２突起３１６が配置される。
【０１８２】
第３ソース電極ＳＥ３と第３ドレイン電極ＤＥ３は各々、例えば、３μｍ乃至５μｍの幅Ｗ１、Ｗ２を有する。また、第１突起３１５と第２突起３１６は各々、例えば、０．１μｍ乃至０．５μｍの突出長さｌ１、ｌ２を有する。
【０１８３】
また、第３ソース電極ＳＥ３と第３ドレイン電極ＤＥ３は第３半導体層３１３上に互いに平行に配置され、各々、棒（ｂａｒ）形状を有する。
【０１８４】
図２７を参照すれば、第３ソース電極ＳＥ３と第３ドレイン電極ＤＥ３は第３半導体層３１３上に互いに平行に配置され、各々、折り曲げられた棒（ｂａｒ）形状を有する。図２７を参照すれば、第３ソース電極ＳＥ３の末端部に第３ドレイン電極ＤＥ３に向かって突出した第１突起３１７が配置され、第３ドレイン電極ＤＥ３の末端部に第３ソース電極ＳＥ３に向かって突出した第２突起３１８が配置される。
【０１８５】
また、第１ソース電極ＳＥ１の末端部、第１ドレイン電極ＤＥ１の末端部、第２ソース電極ＳＥ２の末端部及び第２ドレイン電極ＤＥ２の末端部には突起が配置されていない。
【０１８６】
以上で説明した本発明は、上述した実施例及び添付図面に限定されるものではなく、本発明の技術的な思想を逸脱しない範囲内での様々な置換、変形及び変更が可能であることは本発明の属する技術分野で通常の知識を有する者にとって明白であるだろう。
【符号の説明】
【０１８７】
ＣＨ１、ＣＨ２、ＣＨ３      第１、第２、第３コンタクトホール
ＤＥ１、ＤＥ２、ＤＥ３      第１、第２、第３ドレイン電極
ＤＬ        データライン
ＧＥ１、ＧＥ２、ＧＥ３      第１、第２、第３ゲート電極
ＧＬ        ゲートライン
ＰＥ１、ＰＥ２      第１、第２副画素電極
Ｐ１、Ｐ２        第１、第２副画素領域
ＳＥ１、ＳＥ２、ＳＥ３      第１、第２、第３ソース電極  ＴＦＴ１、ＴＦＴ２、ＴＦＴ３      第１、第２、第３薄膜トランジスタ
１０      液晶表示装置
２０、３０      マスク
１０１      画素
１８１、１８２、１８３      第１、第２、第３延長電極
２１０      共通電極
３０１      第１基板
３０２      第２基板
３１０      ゲート絶縁膜
３１１、３１２、３１３      第１、第２、第３半導体層
３１３ａ      凹部
３１５、３１７      第１突起
３１６、３１８      第２突起
３２０      保護膜
３３０      半導体材料
３３３      液晶層
３５４      カラーフィルタ
３６０、３６４      抵抗性接触層、抵抗性接触部材
３７０      導電膜
３７６      ブラックマトリクス
３９０      フォトレジスト
３９１      １次フォトレジストパターン
３９２、３９３      ２次フォトレジストパターン
６０１      枝電極
６０２      切開部
７００      （第３薄膜トランジスタＴＦＴ３の）チャンネル
７２２      オーバコート層
７５１、７５２      第１、第２維持ライン
９０１      ベース基板
９０２      遮光パターン
９０５      透光部
９１０      （マスクの遮光部の）データライン部
９１１      （マスクの半透過部の）第１チャンネル部
９１２      （マスクの遮光部の）第１ソース電極部
９１３      （マスクの遮光部の）第１ドレイン電極部
９２１      （マスクの半透過部の）第２チャンネル部
９２２      （マスクの遮光部の）第２ソース電極部
９２３      （マスクの遮光部の）第２ドレイン電極部
９３１、９５１      （マスクの半透過部の）第３チャンネル部、半透過部
９３１ａ、９３１ｂ      境界部
９３２、９５２      （マスクの遮光部の）第３ソース電極部、遮光部
９３３、９５３      （マスクの遮光部の）第３ドレイン電極部、遮光部
９３４、９５４      第１突起部（第１補助遮光部）
９３５、９５５      第２突起部（第２補助遮光部）
９３６、９３８、９５６、９５８      第１補助遮光部
９３７、９３９、９５７、９５９      第２補助遮光部
【図１】
0006792356.tif 000002
【図２】
0006792356.tif 000003
【図３】
0006792356.tif 000004
【図４】
0006792356.tif 000005
【図５】
0006792356.tif 000006
【図６】
0006792356.tif 000007
【図７】
0006792356.tif 000008
【図８】
0006792356.tif 000009
【図９】
0006792356.tif 000010
【図１０】
0006792356.tif 000011
【図１１】
0006792356.tif 000012
【図１２】
0006792356.tif 000013
【図１３】
0006792356.tif 000014
【図１４】
0006792356.tif 000015
【図１５】
0006792356.tif 000016
【図１６】
0006792356.tif 000017
【図１７】
0006792356.tif 000018
【図１８】
0006792356.tif 000019
【図１９】
0006792356.tif 000020
【図２０】
0006792356.tif 000021
【図２１】
0006792356.tif 000022
【図２２】
0006792356.tif 000023
【図２３】
0006792356.tif 000024
【図２４】
0006792356.tif 000025
【図２５】
0006792356.tif 000026
【図２６】
0006792356.tif 000027
【図２７】
0006792356.tif 000028