(57)【特許請求の範囲】
【請求項１】
カスケード接続されるＧＯＡユニットを複数含むＧＯＡ回路であって、
ｎを自然数として、ｎ段目の水平走査信号の出力を担当するｎ段目のＧＯＡユニットが、プルアップユニット、プルアップ制御ユニット、ダウントランスユニット、プルダウンユニット、プルダウン維持ユニット及びブートストラップ容量を含み、前記プルアップユニットが、ｎ段目の水平走査信号出力端子、第１ノード、第２ノード及び第１クロック信号を接続し、前記プルアップ制御ユニットが、第１ノード、第２ノード、第３ノード、第２クロック信号、現在段階の段階伝送信号出力端子及び前段階の段階伝送信号出力端子又はスタートパルスを接続し、前記ダウントランスユニットが、第１ノード、現在段階の段階伝送信号出力端子及び第１クロック信号を接続し、前記プルダウンユニットが、ｎ段目の水平走査信号出力端子、第１ノード、第３ノード、次段階の段階伝送信号出力端子、第１直流低電圧、及び第２直流低電圧を接続し、前記プルダウン維持ユニットが、第１ノード、第２ノード、第３ノード、ｎ段目の水平走査信号出力端子、現在段階の段階伝送信号出力端子、直流高電圧、第１直流低電圧、及び第２直流低電圧を接続し、前記ブートストラップ容量の両端が第１ノード及びｎ段目の水平走査信号出力端子をそれぞれ接続するＧＯＡ回路。
【請求項２】
第１クロック信号及び第２クロック信号は、波形が逆の交流信号である請求項１に記載のＧＯＡ回路。
【請求項３】
前記プルアップ制御ユニットは、
ゲートが第２クロック信号に接続され、ソース及びドレインがそれぞれ第３ノード及び前段階の段階伝送信号出力端子又はスタートパルスに接続される第１薄膜トランジスタと、
ゲートが第２クロック信号に接続され、ソース及びドレインがそれぞれ第３ノード及び第１ノードに接続される第２薄膜トランジスタと、
ゲートが現在段階の段階伝送信号出力端子に接続され、ソース及びドレインがそれぞれ第２ノード及び第３ノードに接続される第３薄膜トランジスタと、を含む請求項１に記載のＧＯＡ回路。
【請求項４】
ｎ＝１の場合に、第１薄膜トランジスタは、ソース及びドレインがそれぞれ第３ノード及びスタートパルスに接続される請求項３に記載のＧＯＡ回路。
【請求項５】
前記プルアップユニットは、
ゲートが第１ノードに接続され、ソース及びドレインがそれぞれ第１クロック信号及びｎ段目の水平走査信号出力端子に接続される第４薄膜トランジスタと、
ゲートが第１ノードに接続され、ソース及びドレインがそれぞれ第１クロック信号及び第２ノードに接続される第５薄膜トランジスタと、を含む請求項１に記載のＧＯＡ回路。
【請求項６】
前記ダウントランスユニットは、
ゲートが第１ノードに接続され、ソース及びドレインがそれぞれ第１クロック信号及び現在段階の段階伝送信号出力端子に接続される第６薄膜トランジスタを含む請求項１に記載のＧＯＡ回路。
【請求項７】
前記プルダウンユニットは、
ゲートが次段階の段階伝送信号出力端子に接続され、ソース及びドレインがそれぞれｎ段目の水平走査信号出力端子及び第２直流低電圧に接続される第７薄膜トランジスタと、
ゲートが次段階の段階伝送信号出力端子に接続され、ソース及びドレインがそれぞれ第３ノード及び第１ノードに接続される第８薄膜トランジスタと、
ゲートが次段階の段階伝送信号出力端子に接続され、ソース及びドレインがそれぞれ第３ノード及び第１直流低電圧に接続される第９薄膜トランジスタと、を含む請求項１に記載のＧＯＡ回路。
【請求項８】
前記プルダウン維持ユニットは、
ゲートが第４ノードに接続され、ソース及びドレインがそれぞれｎ段目の水平走査信号出力端子及び第２直流低電圧に接続される第１０薄膜トランジスタと、
ゲートが第４ノードに接続され、ソース及びドレインがそれぞれ第１直流低電圧及び現在段階の段階伝送信号出力端子に接続される第１１薄膜トランジスタと、
ゲートが第４ノードに接続され、ソース及びドレインがそれぞれ第２ノード及び第２直流低電圧に接続される第１２薄膜トランジスタと、
ゲートが第４ノードに接続され、ソース及びドレインがそれぞれ第３ノード及び第１ノードに接続される第１３薄膜トランジスタと、
ゲートが第４ノードに接続され、ソース及びドレインがそれぞれ第３ノード及び第１直流低電圧に接続される第１４薄膜トランジスタと、
ゲートが直流高電圧に接続され、ソース及びドレインがそれぞれ直流高電圧及び第１６薄膜トランジスタのゲートに接続される第１５薄膜トランジスタと、
ソース及びドレインがそれぞれ第４ノード及び直流高電圧に接続される第１６薄膜トランジスタと、
ゲートが第１ノードに接続され、ソース及びドレインがそれぞれ第１６薄膜トランジスタのゲート及び第１直流低電圧に接続される第１７薄膜トランジスタと、
ゲートが第１ノードに接続され、ソース及びドレインがそれぞれ第４ノード及び第１直流低電圧に接続される第１８薄膜トランジスタと、を含む請求項１に記載のＧＯＡ回路。
【請求項９】
前記第２直流低電圧が第１直流低電圧よりも大きい請求項１に記載のＧＯＡ回路。
【請求項１０】
ＩＧＺＯ材料に基づいて製造されたＧＯＡ回路である請求項１に記載のＧＯＡ回路。
【請求項１１】
カスケード接続されるＧＯＡユニットを複数含むＧＯＡ回路であって、
ｎを自然数として、ｎ段目の水平走査信号の出力を担当するｎ段目のＧＯＡユニットが、プルアップユニット、プルアップ制御ユニット、ダウントランスユニット、プルダウンユニット、プルダウン維持ユニット及びブートストラップ容量を含み、前記プルアップユニットが、ｎ段目の水平走査信号出力端子、第１ノード、第２ノード及び第１クロック信号を接続し、前記プルアップ制御ユニットが、第１ノード、第２ノード、第３ノード、第２クロック信号、現在段階の段階伝送信号出力端子及び前段階の段階伝送信号出力端子又はスタートパルスを接続し、前記ダウントランスユニットが、第１ノード、現在段階の段階伝送信号出力端子及び第１クロック信号を接続し、前記プルダウンユニットが、ｎ段目の水平走査信号出力端子、第１ノード、第３ノード、次段階の段階伝送信号出力端子、第１直流低電圧、及び第２直流低電圧を接続し、前記プルダウン維持ユニットが、第１ノード、第２ノード、第３ノード、ｎ段目の水平走査信号出力端子、現在段階の段階伝送信号出力端子、直流高電圧、第１直流低電圧、及び第２直流低電圧を接続し、前記ブートストラップ容量の両端が第１ノード及びｎ段目の水平走査信号出力端子をそれぞれ接続し、
第１クロック信号及び第２クロック信号は、波形が逆の交流信号であり、
前記プルアップ制御ユニットは、
ゲートが第２クロック信号に接続され、ソース及びドレインがそれぞれ第３ノード及び前段階の段階伝送信号出力端子又はスタートパルスに接続される第１薄膜トランジスタと、
ゲートが第２クロック信号に接続され、ソース及びドレインがそれぞれ第３ノード及び第１ノードに接続される第２薄膜トランジスタと、
ゲートが現在段階の段階伝送信号出力端子に接続され、ソース及びドレインがそれぞれ第２ノード及び第３ノードに接続される第３薄膜トランジスタと、を含み、
ｎ＝１の場合に、第１薄膜トランジスタは、ソース及びドレインがそれぞれ第３ノード及びスタートパルスに接続され、
前記プルアップユニットは、
ゲートが第１ノードに接続され、ソース及びドレインがそれぞれ第１クロック信号及びｎ段目の水平走査信号出力端子に接続される第４薄膜トランジスタと、
ゲートが第１ノードに接続され、ソース及びドレインがそれぞれ第１クロック信号及び第２ノードに接続される第５薄膜トランジスタと、を含み、
前記ダウントランスユニットは、
ゲートが第１ノードに接続され、ソース及びドレインがそれぞれ第１クロック信号及び現在段階の段階伝送信号出力端子に接続される第６薄膜トランジスタを含むＧＯＡ回路。
【請求項１２】
前記プルダウンユニットは、
ゲートが次段階の段階伝送信号出力端子に接続され、ソース及びドレインがそれぞれｎ段目の水平走査信号出力端子及び第２直流低電圧に接続される第７薄膜トランジスタと、
ゲートが次段階の段階伝送信号出力端子に接続され、ソース及びドレインがそれぞれ第３ノード及び第１ノードに接続される第８薄膜トランジスタと、
ゲートが次段階の段階伝送信号出力端子に接続され、ソース及びドレインがそれぞれ第３ノード及び第１直流低電圧に接続される第９薄膜トランジスタと、を含む請求項１１に記載のＧＯＡ回路。
【請求項１３】
前記プルダウン維持ユニットは、
ゲートが第４ノードに接続され、ソース及びドレインがそれぞれｎ段目の水平走査信号出力端子及び第２直流低電圧に接続される第１０薄膜トランジスタと、
ゲートが第４ノードに接続され、ソース及びドレインがそれぞれ第１直流低電圧及び現在段階の段階伝送信号出力端子に接続される第１１薄膜トランジスタと、
ゲートが第４ノードに接続され、ソース及びドレインがそれぞれ第２ノード及び第２直流低電圧に接続される第１２薄膜トランジスタと、
ゲートが第４ノードに接続され、ソース及びドレインがそれぞれ第３ノード及び第１ノードに接続される第１３薄膜トランジスタと、
ゲートが第４ノードに接続され、ソース及びドレインがそれぞれ第３ノード及び第１直流低電圧に接続される第１４薄膜トランジスタと、
ゲートが直流高電圧に接続され、ソース及びドレインがそれぞれ直流高電圧及び第１６薄膜トランジスタのゲートに接続される第１５薄膜トランジスタと、
ソース及びドレインがそれぞれ第４ノード及び直流高電圧に接続される第１６薄膜トランジスタと、
ゲートが第１ノードに接続され、ソース及びドレインがそれぞれ第１６薄膜トランジスタのゲート及び第１直流低電圧に接続される第１７薄膜トランジスタと、
ゲートが第１ノードに接続され、ソース及びドレインがそれぞれ第４ノード及び第１直流低電圧に接続される第１８薄膜トランジスタと、を含む請求項１１に記載のＧＯＡ回路。
【請求項１４】
前記第２直流低電圧が第１直流低電圧よりも大きい請求項１１に記載のＧＯＡ回路。
【請求項１５】
ＩＧＺＯ材料に基づいて製造されたＧＯＡ回路である請求項１１に記載のＧＯＡ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示技術分野に関し、特にＧＯＡ回路に関する。
【背景技術】
【０００２】
有機発光ダイオード（ＯＬＥＤ）表示装置は、自発光であり、駆動電圧が低く、発光効率が高く、応答時間が短く、解像度及びコントラストが高く、１８０°に近い視野角、使用温度範囲が広く、フレキシブルディスプレイ及び大面積フルカラー表示を実現できるなどの多くの利点を有し、業界で最も将来性のある表示装置として認められている。ＯＬＥＤ表示装置は、駆動方式によって、パッシブマトリクス型ＯＬＥＤ（Ｐａｓｓｉｖｅ  Ｍａｔｒｉｘ  ＯＬＥＤ，ＰＭＯＬＥＤ）とアクティブマトリクス型ＯＬＥＤ（Ａｃｔｉｖｅ  Ｍａｔｒｉｘ  ＯＬＥＤ，ＡＭＯＬＥＤ）の２種類に大別することができる。ＡＭＯＬＥＤは、マトリクス状に配置された画素を有し、アクティブ表示タイプであり、発光効率が高く、高精細な大型表示装置として一般的に用いられている。
【０００３】
現在、ＡＭＯＬＥＤ表示パネルの水平走査線の駆動は外付け集積回路によって実現され、外付け集積回路が各段の行走査線の段階的充電及び放電を制御することができるが、アレイ基板行駆動（ＧＯＡ，Ｇａｔｅ  Ｄｒｉｖｅｒ  ｏｎ  Ａｒｒａｙ）方法により、行走査駆動回路を表示パネルのアレイ基板上に集積化することができ、外付けＩＣ（チップ）の使用量を著しく減らすことによって、表示パネルの製造コスト及び消費電力を低減して、表示装置の挟額縁化を実現可能にする。ＧＯＡ回路におけるノードＱは出力信号の高電位を制御するＴＦＴのゲートであり、ノードＱが高電位となる場合に、ＴＦＴがオン状態となり、出力信号が高電位を維持する。したがって、実動作時に、ノードＱの電位の維持能力がＧＯＡ回路の安定出力を保証する上で重要なポイントとなる。ノードＱの電位維持段階において、ノードＱの電位が長期間維持しにくく、ＧＯＡ回路が故障しやすく、これが現在のＧＯＡ回路設計の難点である。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
したがって、本発明の目的は、ノードＱの電位維持の問題を解決するＧＯＡ回路を提供することにある。
【課題を解決するための手段】
【０００５】
上記の目的を達成するために、本発明は、カスケード接続されるＧＯＡユニットを複数含み、ｎを自然数として、ｎ段目の水平走査信号の出力を担当するｎ段目のＧＯＡユニットが、プルアップユニット、プルアップ制御ユニット、ダウントランスユニット、プルダウンユニット、プルダウン維持ユニット及びブートストラップ容量を含み、前記プルアップユニットが、ｎ段目の水平走査信号出力端子、第１ノード、第２ノード及び第１クロック信号を接続し、前記プルアップ制御ユニットが、第１ノード、第２ノード、第３ノード、第２クロック信号、現在段階の段階伝送信号出力端子及び前段階の段階伝送信号出力端子又はスタートパルスを接続し、前記ダウントランスユニットが、第１ノード、現在段階の段階伝送信号出力端子及び第１クロック信号を接続し、前記プルダウンユニットが、ｎ段目の水平走査信号出力端子、第１ノード、第３ノード、次段階の段階伝送信号出力端子、第１直流低電圧、及び第２直流低電圧を接続し、前記プルダウン維持ユニットが、第１ノード、第２ノード、第３ノード、ｎ段目の水平走査信号出力端子、現在段階の段階伝送信号出力端子、直流高電圧、第１直流低電圧、及び第２直流低電圧を接続し、前記ブートストラップ容量の両端が第１ノード及びｎ段目の水平走査信号出力端子をそれぞれ接続するＧＯＡ回路を提供している。
【０００６】
第１クロック信号及び第２クロック信号は、波形が逆の交流信号である。
【０００７】
前記プルアップ制御ユニットは、
ゲートが第２クロック信号に接続され、ソース及びドレインがそれぞれ第３ノード及び前段階の段階伝送信号出力端子又はスタートパルスに接続される第１薄膜トランジスタと、
ゲートが第２クロック信号に接続され、ソース及びドレインがそれぞれ第３ノード及び第１ノードに接続される第２薄膜トランジスタと、
ゲートが現在段階の段階伝送信号出力端子に接続され、ソース及びドレインがそれぞれ第２ノード及び第３ノードに接続される第３薄膜トランジスタと、を含む。
【０００８】
ｎ＝１の場合に、第１薄膜トランジスタは、ソース及びドレインがそれぞれ第３ノード及びスタートパルスに接続される。
【０００９】
前記プルアップユニットは、
ゲートが第１ノードに接続され、ソース及びドレインがそれぞれ第１クロック信号及びｎ段目の水平走査信号出力端子に接続される第４薄膜トランジスタと、
ゲートが第１ノードに接続され、ソース及びドレインがそれぞれ第１クロック信号及び第２ノードに接続される第５薄膜トランジスタと、を含む。
【００１０】
前記ダウントランスユニットは、
ゲートが第１ノードに接続され、ソース及びドレインがそれぞれ第１クロック信号及び現在段階の段階伝送信号出力端子に接続される第６薄膜トランジスタと、
前記プルダウンユニットは、
ゲートが次段階の段階伝送信号出力端子に接続され、ソース及びドレインがそれぞれｎ段目の水平走査信号出力端子及び第２直流低電圧に接続される第７薄膜トランジスタと、
ゲートが次段階の段階伝送信号出力端子に接続され、ソース及びドレインがそれぞれ第３ノード及び第１ノードに接続される第８薄膜トランジスタと、
ゲートが次段階の段階伝送信号出力端子に接続され、ソース及びドレインがそれぞれ第３ノード及び第１直流低電圧に接続される第９薄膜トランジスタと、を含む。
【００１１】
前記プルダウン維持ユニットは、
ゲートが第４ノードに接続され、ソース及びドレインがそれぞれｎ段目の水平走査信号出力端子及び第２直流低電圧に接続される第１０薄膜トランジスタと、
ゲートが第４ノードに接続され、ソース及びドレインがそれぞれ第１直流低電圧及び現在段階の段階伝送信号出力端子に接続される第１１薄膜トランジスタと、
ゲートが第４ノードに接続され、ソース及びドレインがそれぞれ第２ノード及び第２直流低電圧に接続される第１２薄膜トランジスタと、
ゲートが第４ノードに接続され、ソース及びドレインがそれぞれ第３ノード及び第１ノードに接続される第１３薄膜トランジスタと、
ゲートが第４ノードに接続され、ソース及びドレインがそれぞれ第３ノード及び第１直流低電圧に接続される第１４薄膜トランジスタと、
ゲートが直流高電圧に接続され、ソース及びドレインがそれぞれ直流高電圧及び第１６薄膜トランジスタのゲートに接続される第１５薄膜トランジスタと、
ソース及びドレインがそれぞれ第４ノード及び直流高電圧に接続される第１６薄膜トランジスタと、
ゲートが第１ノードに接続され、ソース及びドレインがそれぞれ第１６薄膜トランジスタのゲート及び第１直流低電圧に接続される第１７薄膜トランジスタと、
ゲートが第１ノードに接続され、ソース及びドレインがそれぞれ第４ノード及び第１直流低電圧に接続される第１８薄膜トランジスタと、を含む。
【００１２】
前記第２直流低電圧が第１直流低電圧よりも大きい。
【００１３】
ＩＧＺＯ材料に基づいて製造されたＧＯＡ回路である。
【００１４】
本発明は、カスケード接続されるＧＯＡユニットを複数含むＧＯＡ回路をさらに提供し、ｎを自然数として、ｎ段目の水平走査信号の出力を担当するｎ段目のＧＯＡユニットが、プルアップユニット、プルアップ制御ユニット、ダウントランスユニット、プルダウンユニット、プルダウン維持ユニット及びブートストラップ容量を含み、前記プルアップユニットが、ｎ段目の水平走査信号出力端子、第１ノード、第２ノード及び第１クロック信号を接続し、前記プルアップ制御ユニットが、第１ノード、第２ノード、第３ノード、第２クロック信号、現在段階の段階伝送信号出力端子及び前段階の段階伝送信号出力端子又はスタートパルスを接続し、前記ダウントランスユニットが、第１ノード、現在段階の段階伝送信号出力端子及び第１クロック信号を接続し、前記プルダウンユニットが、ｎ段目の水平走査信号出力端子、第１ノード、第３ノード、次段階の段階伝送信号出力端子、第１直流低電圧、及び第２直流低電圧を接続し、前記プルダウン維持ユニットが、第１ノード、第２ノード、第３ノード、ｎ段目の水平走査信号出力端子、現在段階の段階伝送信号出力端子、直流高電圧、第１直流低電圧、及び第２直流低電圧を接続し、前記ブートストラップ容量の両端が第１ノード及びｎ段目の水平走査信号出力端子をそれぞれ接続し、
第１クロック信号及び第２クロック信号は、波形が逆の交流信号であり、
前記プルアップ制御ユニットは、
ゲートが第２クロック信号に接続され、ソース及びドレインがそれぞれ第３ノード及び前段階の段階伝送信号出力端子又はスタートパルスに接続される第１薄膜トランジスタと、
ゲートが第２クロック信号に接続され、ソース及びドレインがそれぞれ第３ノード及び第１ノードに接続される第２薄膜トランジスタと、
ゲートが現在段階の段階伝送信号出力端子に接続され、ソース及びドレインがそれぞれ第２ノード及び第３ノードに接続される第３薄膜トランジスタと、を含み、
ｎ＝１の場合に、第１薄膜トランジスタは、ソース及びドレインがそれぞれ第３ノード及びスタートパルスに接続され、
前記プルアップユニットは、
ゲートが第１ノードに接続され、ソース及びドレインがそれぞれ第１クロック信号及びｎ段目の水平走査信号出力端子に接続される第４薄膜トランジスタと、
ゲートが第１ノードに接続され、ソース及びドレインがそれぞれ第１クロック信号及び第２ノードに接続される第５薄膜トランジスタと、を含み、
前記ダウントランスユニットは、
ゲートが第１ノードに接続され、ソース及びドレインがそれぞれ第１クロック信号及び現在段階の段階伝送信号出力端子に接続される第６薄膜トランジスタを含む。
【００１５】
以上のように、本発明に係るＧＯＡ回路は、ノードＱの電位維持の問題を効果的に解決することができ、幅広パルスＧＯＡ信号の出力を実現可能にする。
【図面の簡単な説明】
【００１６】
以下、図面を参照しながら、本発明の具体的な実施形態について詳細に説明することで、本発明の技術的手段及び他の有益な効果は明らかになろう。
図面において、
【図１】図１は、本発明に係るＧＯＡ回路の好ましい実施例の回路図である。
【図２】図２は、本発明に係るＧＯＡ回路の好ましい実施例の入力ソース信号の波形図である。
【図３】図３は、本発明に係るＧＯＡ回路の好ましい実施例の３１段目のＧＯＡユニットの出力の波形図である。
【図４】図４は、本発明に係るＧＯＡ回路の好ましい実施例による閾値電圧Ｖｔｈの負側のシフト防止効果を示す図である。
【発明を実施するための形態】
【００１７】
図１及び図２を参照して、本発明の好ましい実施例は主として１８個のＴＦＴと容量Ｃｂｔとから構成され、回路間の接続関係が図１に示した通りである。ＣＬＫ、ＣＬＫＢは波形が逆の交流電源であり、ＶＧＨ、ＶＧＬ１及びＶＧＬ２はＤＣ直流電源であり、ＳＴＶはスタートパルス（ｓｔａｒｔ  ｐｕｌｓｅ）トリガ信号であって、１段目のＧＯＡユニットを起動するために必要なものである。ＧＯＡ回路における各信号の具体的な波形と電圧との関係は、次の表に示すものであってもよい。ノードＮ、Ｑ、ＱＢ、Ｃｏｕｔ（ｎ−１）、Ｃｏｕｔ（ｎ）、Ｃｏｕｔ（ｎ＋１）、Ｇ（ｎ）などは、回路において重要なノードである。
【表１】
0006794579.tif 000002
【００１８】
該好ましい実施例が適用されるパネルのその他のパラメータとしては、ＦＨＤ（フルハイビジョン）解像度では、行走査線の数は１０８０、クロック信号の数（ＣＫ  ｎｕｍｂｅｒ）は２つ（ＣＬＫ及びＣＬＫＢ）、クロック周期（ＣＫ  ｐｅｒｉｏｄ）は３３６ミリ秒、デューティサイクル（Ｄｕｔｙ  ｃｙｃｌｅ）は５０％、ＳＴＶ幅は１６８ミリ秒とすることができる。
【００１９】
本発明に係るＧＯＡ回路のｎ段目のＧＯＡユニットは主として、プルアップユニット１０、プルアップ制御ユニット２０、ダウントランスユニット３０、プルダウンユニット４０、プルダウン維持ユニット５０、及びブートストラップ容量Ｃｂｔを含む。
【００２０】
該プルアップユニット１０は、ｎ段目の水平走査信号出力端子Ｇ（ｎ）、第１ノードＱ、第２ノードＫ、及び第１クロック信号ＣＬＫＢを接続し、プルアップユニット１０が、主としてクロック信号を出力信号Ｇ（ｎ）に変換する役割を担う。主として、ゲートが第１ノードＱに接続され、ソース及びドレインがそれぞれ第１クロック信号ＣＬＫＢ及びｎ段目の水平走査信号出力端子Ｇ（ｎ）に接続されるＴ２１と、ゲートが第１ノードＱに接続され、ソース及びドレインがそれぞれ第１クロック信号ＣＬＫＢ及び第２ノードＫに接続されるＴ２３とを含む。
【００２１】
該プルアップ制御ユニット２０は、第１ノードＱ、第２ノードＫ、第３ノードＮ、第２クロック信号ＣＬＫ、現在段階の段階伝送信号出力端子Ｃｏｕｔ（ｎ）、及び前段階の段階伝送信号出力端子Ｃｏｕｔ（ｎ−１）又はスタートパルスＳＴＶを接続し、ノードＱの電位を引き上げてプルアップユニットのオン時間を制御する機能を有する。主として、ゲートが第２クロック信号ＣＬＫに接続され、ソース及びドレインがそれぞれ第３ノードＮ及び前段階の段階伝送信号出力端子Ｃｏｕｔ（ｎ−１）又はスタートパルスＳＴＶに接続されるＴ１１と、ゲートが第２クロック信号ＣＬＫに接続され、ソース及びドレインがそれぞれ第３ノードＮ及び第１ノードＱに接続されるＴ１２と、ゲートが現在段階の段階伝送信号出力端子Ｃｏｕｔ（ｎ）に接続され、ソース及びドレインがそれぞれ第２ノードＫ及び第３ノードＮに接続されるＴ６と、を含む。ＧＯＡ回路の１段目のＴ１１がＳＴＶ信号に接続される。
【００２２】
該ダウントランスユニット３０は、第１ノードＱ、現在段階の段階伝送信号出力端子Ｃｏｕｔ（ｎ）、及び第１クロック信号ＣＬＫＢを接続し、主としてＣｏｕｔ（ｎ）信号を次段階のＧＯＡユニットの入力信号及び前段階のＧＯＡユニットのフィードバック信号とすることを目的とする。主としてゲートが第１ノードＱに接続され、ソース及びドレインがそれぞれ第１クロック信号ＣＬＫＢ及び現在段階の段階伝送信号出力端子Ｃｏｕｔ（ｎ）に接続されるＴ２２を含む。
【００２３】
該プルダウンユニット４０は、ｎ段目の水平走査信号出力端Ｇ（ｎ）、第１ノードＱ、第３ノードＮ、次段階の段階伝送信号出力端子Ｃｏｕｔ（Ｎ＋１）、第１直流低電圧ＶＧＬ１、及び第２直流低電圧ＶＧＬ２を接続し、第１時間におけるノードＱの電位と出力信号とを低電位に引き下げる役割を担う。主として、ゲートが次段階の段階伝送信号出力端子Ｃｏｕｔ（ｎ＋１）に接続され、ソース及びドレインがそれぞれｎ段目の水平走査信号出力端子Ｇ（ｎ）及び第２直流低電圧ＶＧＬ２に接続されるＴ３１と、ゲートが次段階の段階伝送信号出力端子Ｃｏｕｔ（ｎ＋１）に接続され、ソース及びドレインがそれぞれ第３ノードＮ及び第１ノードＱに接続されるＴ３２と、ゲートが次段階の段階伝送信号出力端子Ｃｏｕｔ（ｎ＋１）に接続され、ソース及びドレインがそれぞれ第３ノードＮ及び第１直流低電圧ＶＧＬ１に接続されるＴ３３とを含む。
【００２４】
該プルダウン維持ユニット５０は、第１ノードＱ、第２ノードＫ、第３ノードＮ、ｎ段目の水平走査信号出力端子Ｇ（ｎ）、現在段階の段階伝送信号出力端子Ｃｏｕｔ（ｎ）、直流高電圧ＶＧＨ、第１直流低電圧ＶＧＬ１、及び第２直流低電圧ＶＧＬ２を接続し、ノードＱの電位及び端子Ｇ（ｎ）の電位をオフ状態に維持する役割を担う。主として、ゲートが第４ノードＱＢに接続され、ソース及びドレインがそれぞれｎ段目の水平走査信号出力端子Ｇ（ｎ）及び第２直流低電圧ＶＧＬ２に接続されるＴ４１と、ゲートが第４ノードＱＢに接続され、ソース及びドレインがそれぞれ第１直流低電圧ＶＧＬ１及び現在段階の段階伝送信号出力端子Ｃｏｕｔ（ｎ）に接続されるＴ４２と、ゲートが第４ノードＱＢに接続され、ソース及びドレインがそれぞれ第２ノードＫ及び第２直流低電圧ＶＧＬ２に接続されるＴ４３と、ゲートが第４ノードＱＢに接続され、ソース及びドレインがそれぞれ第３ノードＮ及び第１ノードＱに接続されるＴ４４と、ゲートが第４ノードＱＢに接続され、ソース及びドレインがそれぞれ第３ノードＮ及び第１直流低電圧ＶＧＬ１に接続されるＴ４５と、ゲートが直流高電圧ＶＧＨに接続され、ソース及びドレインがそれぞれ直流高電圧ＶＧＨ及びＴ５３のゲートに接続されるＴ５１と、ソース及びドレインがそれぞれ第４ノードＱＢ及び直流高電圧ＶＧＨに接続されるＴ５３と、ゲートが第１ノードＱに接続され、ソース及びドレインがそれぞれＴ５３のゲート及び第１直流低電圧ＶＧＬ１に接続されるＴ５２と、ゲートが第１ノードＱに接続され、ソース及びドレインがそれぞれ第４ノードＱＢ及び第１直流低電圧ＶＧＬ１に接続されるＴ５４と、を含む。
【００２５】
該ブートストラップ容量Ｃｂｔの両端は、それぞれ第１ノードＱ及びｎ段目の水平走査信号出力端子Ｇ（ｎ）を接続し、ノードＱの電位の２回目の引き上げを担当し、Ｇ（ｎ）の出力に有利である。
【００２６】
該好ましい実施例の３１段目のＧＯＡユニットの出力の波形図である図３を参照して、図２に示す波形を本発明のＧＯＡ回路に取り入れることにより、非常に良好な信号の出力が得られる。且つ以下、３１段目のＧＯＡユニット（Ｇ３１）を例に本発明の回路の動作を説明する。
【００２７】
Ｃｏｕｔ（３０）が高電位である場合に、ＣＬＫが同時に高電位となり、Ｔ１１及びＴ２２がオンして、Ｃｏｕｔ（３０）の高電位がノードＱに導入し、ノードＱが高電位となるとともに、Ｔ２１、Ｔ２２及びＴ２３がオンし、ノードＱとノードＱＢとの間にインバータ構成が接続されてこれらの電位が逆になるため、ＱＢが低電位となり、Ｔ４１、Ｔ４２、Ｔ４３、Ｔ４４、Ｔ４５がともにオフするとともにＣｏｕｔ（３２）が低電位となり、Ｔ３１、Ｔ３２、Ｔ３３がオフし、ＣＬＫＢが低電位となり、Ｃｏｕｔ（ｎ）とＧ（ｎ）との出力が低電位となる。
【００２８】
次に、Ｃｏｕｔ（３０）及びＣＬＫが低電位となり、Ｔ１１とＴ１２とがオフすると、ノードＱが容量結合効果を受け、より高い電位に引き上げられ、Ｔ３１、Ｔ３２、Ｔ３３、Ｔ４１、Ｔ４２、Ｔ４３、Ｔ４４及びＴ４５がオフを継続し、ＣＬＫＢが高電位となると、Ｃｏｕｔ（３１）及びＧ（３１）が高電位となる。この場合に、Ｔ６がオンしてノードＮが高電位となり、該電位によりＴ１２、Ｔ４４及びＴ３２トランジスタの漏れ電流が低減される。なお、本発明では、ＶＧＬ２＞ＶＧＬ１の２本のＶＧＬ線を導入してＶｇｓ＜０とすることで、薄膜トランジスタＴ３１、Ｔ４１、Ｔ４３及びＴ６の閾値電圧Ｖｔｈが負値の場合に漏電のリスクを低減している。なお、１６８ミリ秒の電位維持段階では、ノードＱの電位は低下しないが、該回路がノードＱの電位維持の問題を効果的に解決できることを示している。
【００２９】
その後、ＣＬＫが高電位に引き上げられ、Ｃｏｕｔ（３０）が低電位となるとともに、Ｃｏｕｔ（３２）が高電位となり、Ｔ１１、Ｔ１２、Ｔ３１、Ｔ３２、Ｔ３３がオンしてノードＱの電位が急速に引き下げられると、ノードＱＢの電位が高電位に引き上げられ、Ｔ４１、Ｔ４２、Ｔ４３、Ｔ４４、Ｔ４５がいずれもオンして、Ｃｏｕｔ（３１）及びＧ（３１）はそれぞれ低電位ＶＧＬ１及びＶＧＬ２に引き下げられる。
【００３０】
本発明に係るＧＯＡ回路の好ましい実施例による閾値電圧Ｖｔｈの負側のシフト防止効果を示す図である図４を参照する。本発明は、ＶＧＬ線を２本導入し、ＶＧＬ２＞ＶＧＬ１とすることで、薄膜トランジスタＴ３１、Ｔ４１、Ｔ４３、Ｔ６等の閾値電圧Ｖｔｈが負値の場合に漏電のリスクを低減し、したがって、本発明の回路は、同時に優れたＶｔｈの負側へのシフト防止効果を有する。図４から分かるように、Ｖｔｈが負側に７Ｖシフトした場合でも回路は正常動作し、Ｇ（ｎ）波形も正常出力を維持することができる。
【００３１】
ノードＱの電位維持能力はＩＧＺＯ（インジウムガリウム亜鉛酸化物）−ＧＯＡ回路からの幅広パルス信号の出力を制限する重要な要素であり、本発明はノードＱの電位を効果的に維持して幅広パルスＧＯＡ信号の出力を実現可能にするＩＧＺＯ−ＧＯＡ回路を提供するものである。ＬＣＤ表示にもＯＬＥＤ表示にも適用することができる。
【００３２】
以上のように、本発明に係るＧＯＡ回路は、ノードＱの電位維持の問題を効果的に解決することができ、幅広パルスＧＯＡ信号の出力を実現可能にする。
【００３３】
上記の内容は、当業者にとっては、本発明の技術的手段及び技術的思想に基づいて他の様々な変更及び変形を行うことができるが、これらの変更及び変形も全て本発明に添付される特許請求の保護範囲に属するものと理解されるべきである。
【図１】
0006794579.tif 000003
【図２】
0006794579.tif 000004
【図３】
0006794579.tif 000005
【図４】
0006794579.tif 000006