(57)【特許請求の範囲】
【請求項１】
第１電極と、
磁化方向可変層と、
絶縁層と、
磁化方向固定相と、
第２電極と、
が順次設けられ、
前記磁化方向可変層を囲繞する側壁絶縁体と、
前記側壁絶縁体に接する第３電極と、
前記側壁絶縁体と前記磁化方向可変層との間に設けられ、原子が層状に配列している層状物質からなる層と、
をさらに有する磁気メモリー素子。
【請求項２】
前記層状物質は、グラフェン、六方窒化ホウ素、二硫化金属化合物のいずれかであることを特徴とする請求項１に記載の磁気メモリー素子。
【請求項３】
請求項１又は２に記載の磁気メモリー素子のメモリー読み出し方法であって、
前記絶縁層をトンネルする電流に対する抵抗値の読み出しを含むことを特徴とする磁気メモリー素子のメモリー読み出し方法。
【請求項４】
第１電極と、
磁化方向可変層と、
原子が層状に配列している層状物質であるグラフェン又は二硫化金属化合物からなる層と、
絶縁層と、
磁化方向固定相と、
第２電極と、
が順次設けられた磁気メモリー素子のメモリー読み出し方法であって、
前記絶縁層及び前記グラフェン又は二硫化金属化合物からなる層をトンネルする電流に対する抵抗値の読み出しを含むことを特徴とする磁気メモリー素子のメモリー読み出し方法。
【請求項５】
請求項１又は２に記載の磁気メモリー素子のメモリー書き込み方法であって、
前記磁化方向可変層へのスピンをもった電流の注入、または前記第２電極と前記第３電極との間におけるパルス状の電圧印加と該パルス印加電圧の調整によるスピン方向の制御を含むことを特徴とする磁気メモリー素子のメモリー書き込み方法。
【請求項６】
第１電極と、
磁化方向可変層と、
原子が層状に配列している層状物質であるグラフェン又は二硫化金属化合物からなる層と、
絶縁層と、
磁化方向固定相と、
第２電極と、
が順次設けられた磁気メモリー素子のメモリー書き込み方法であって、
前記磁化方向可変層へのスピンをもった電流の注入、または前記第１電極と前記第２電極との間におけるパルス状の電圧印加と該パルス印加電圧の調整によるスピン方向の制御を含むことを特徴とする磁気メモリー素子のメモリー書き込み方法。
【請求項７】
請求項１又は２に記載する磁気メモリー素子からなることを特徴とするメモリーセル。
【請求項８】
第１電極と、
磁化方向可変層と、
原子が層状に配列している層状物質であるグラフェン又は二硫化金属化合物からなる層と、
絶縁層と、
磁化方向固定相と、
第２電極と、
が順次設けられ、
前記磁化方向可変層におけるスピンの向きにて０又は１が設定され、設定された０又は１を前記第１電極と前記第２電極との間の抵抗の大小で読み取る
磁気メモリー素子であって、
前記グラフェン又は二硫化金属化合物からなる層は、前記磁化方向可変層及び前記絶縁層に接してなる
磁気メモリー素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はエレクトロニクス技術、主にデータ記憶技術における磁気メモリー素子に関する。
【背景技術】
【０００２】
メモリー保持のための消費電力を抑えるため、電荷蓄積ではなく磁気モーメントにより“０”と“１”のビット情報を保持する。
具体的には絶縁体を強磁性体材料で挟んだ構造を１ビット素子とする。
絶縁体をトンネルして強磁性体材料に電流を流した際の抵抗の高い時を“１”、低い時を“０”と読むことでメモリー素子とする。
【０００３】
磁気メモリー素子では、抵抗を変化させるには、強磁性体のうち一方の磁化を固定し、もう一方を外場によって可変する。
古くは配線による誘導磁場を利用して磁化を変化させていたが、それでは磁気メモリー素子を集積するのに限界があり、漏れ出た磁場により近接するメモリーセルを意図せずして書き変えてしまうなどの欠点があるので、近年は図１(ａ)のようにスピン注入により磁化を反転させることがなされている(非特許文献１)。
【０００４】
更に、スピン注入よりも容易に磁化を反転させる方法として、電圧変化により磁化を反転させる方法も近年採用されている。
これは、電圧印加により磁性体材料のフェルミ準位を変化させ磁気モーメントを担う電子軌道の占有率を変えることを原理とする。
図１(ｂ)では、その素子の構造を示している(特許文献１、非特許文献２)。
【０００５】
以下に、何故磁気モーメントを担う電子軌道の占有率を変えることが、磁化を反転させることにつながるのかを説明する。鉄を磁性材料として用いる場合には磁化を担うのは鉄原子３ｄ軌道の電子スピンであるが、通常は図３にて模式的に示されたように電子スピンが揃う場合にどの方向に揃うかに任意性があり、外部から印加された磁場の方向が決める。
【０００６】
しかし、電子のスピン・軌道相互作用が大きい時には、スピンの向きは鉄３ｄ電子軌道の向きに対して決まっており、電子軌道は結晶構造にて決定されていることから、電子スピンの向き易い方向は磁性体結晶に置ける結晶方位に対して決まった方向に定まっている(非特許文献３)。これを図４に模式的に示した。
【０００７】
その電子軌道の占有率を、電場を印加すること、すなわちフェルミ準位を変えることで、鉄原子の３ｄ軌道を占める電子数が変化する。
結果として磁化が容易になる結晶中の方向が変わることを原理的に利用している。
図１(ｂ)では、磁化可変部位を囲むような絶縁ゲートから電位をかけることで磁化反転を行う素子を示している。
鉄以外の元素(コバルトなど)を用いた磁性を有する材料による素子を形成した場合も、同様の原理の技術を用いることができる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１４−５３５４６号公報
【非特許文献】
【０００９】
【非特許文献１】Yiming.Huai，“Spin-Transfer Torque MRAM (STT-MRAM): Challenges and Prospects”, AAPPS Bulletin December 2008, Vol.18, No.6, page.33)
【非特許文献２】T.Maruyama, Y.Shiota, T.Nozaki, K.Ohta, N.Toda, M.Mizuguchi, A.A.Tulapurkar, T.Shinjo, M.Shiraishi, S.Mizukami, Y.Ando & Y.Suzuki，“Large voltage-induced magnetic anisotropy change in a few atomic layers of iron”, Nature Nanotechnology 4, 158, (2009)
【非特許文献３】T.Oda, A.Pasquarello, and R.Car,“Fully Unconstrained Approach to Noncollinear Magnetism: Application to Small Fe Clusters”Phys. Rev. Lett. 80, 3622, (1998)
【非特許文献４】P.Hohenberg and W.Kohn,“Inhomogeneous Electron Gas”Phys. Rev. 136, 864, (1964)
【非特許文献５】W.Kohn and L.Sham,“Self-Consistent Equations Including Exchange and Correlation Effects”Phys. Rev. 140, 1133, (1965)
【非特許文献６】Y.Lee, S.Bae, H.Jang, S.Jang, S.-E.Zhu, S.-H.Sim, Y.-I.Song, B.-H.Hong, and J.-H.Ahn, “Wafer-Scale Synthesis and Transfer of Graphene Films”Nano Lett. 10, 490 (2010)
【発明の概要】
【発明が解決しようとする課題】
【００１０】
磁気メモリー素子を構成する磁化可変部に磁化方向の変化をさせるには、磁性体の持つ磁気異方性エネルギーを下げる必要がある。
【００１１】
そのために磁化方向を変える際には磁性体に電圧をかける必要があるが、絶縁体と強磁性体における界面で、それぞれの材料を構成する電子軌道の混ざりのために、電界印加時に界面に電位降下が起こり磁性体に十分な電界がかからない問題があった。
【００１２】
すなわち、界面にて電子軌道が混ざると、界面に垂直な方向に広がった電子軌道が生まれ、この電子は印加電界を遮蔽しやすくなるのである。
【００１３】
背景技術に述べた電圧印加による方法においても、電圧印加する絶縁ゲートと強磁性体材料の界面で同様の軌道の混ざりが起き、やはり界面における電位降下により電界が強磁性体にかからない。
【００１４】
以上の事より、磁性体材料にかける電位差以上に印加電位をかける必要があり、書き込み動作時における印加電位を高く設定する必要があった。
このことは、電圧印加によりどうしても避けられないリーク電流による消費電力(ジュール熱)増大を招く。
【課題を解決するための手段】
【００１５】
磁気メモリー素子を構成する強磁性体と絶縁体の界面における化学結合を抑制するために、界面をなす双方の材料と化学結合をもたない薄い材料を挿入する。
挿入した薄膜自身が印加電界を遮蔽しない材料、例えばグラフェン、或いは六方窒化ホウ素などの原子層からなる低次元物質が望ましい。
【００１６】
このよう薄い材料を挿入することにより、強磁性体材料と絶縁材料の間の電子軌道の混成が抑制され、素子への電界印加時に界面における電位降下が抑制される。
以下、具体的な特徴を示す。
１．第１電極と、磁化方向可変層と、絶縁層と、磁化方向固定相、第２電極とを順次積層した磁気メモリー素子であって、さらに該磁化方向可変層と該絶縁層の間に原子が層状に配列している層状物質からなる層を挿入して、該磁化方向可変層と該絶縁層との界面における電子軌道の混成を抑制して第１電極と第２電極の間の電界印加時に該界面における電位降下を抑制したことを特徴とする磁気メモリー素子。
２.さらに前記磁化方向可変層を囲繞する側壁絶縁体と該側壁絶縁体に接する第３電極を設け、前記原子が層状に配列している層状物質からなる層を、前記磁化方向可変層と前記絶縁層の間の前記挿入に代えて、該磁化方向可変層と該側壁絶縁体の間に挿入して、前記磁化方向可変層と該側壁絶縁体との界面における電子軌道の混成を抑制して第２電極と第３電極の間の電界印加時に該界面における電位降下を抑制したことを特徴とする第１項に記載の磁気メモリー素子。
３．前記原子が層状に配列している層状物質からなる層は、原子数層分の厚さを持つ２次元的な構造を持つことを特徴とする第１項または第２項のいずれか１項に記載の磁気メモリー素子。
４．前記層状物質は、グラフェン、六方窒化ホウ素、二硫化金属化合物のいずれかであることを特徴とする第３項に記載の磁気メモリー素子。
５．第３項乃至第４項のいずれか１項に記載の磁気メモリー素子のメモリー読み出し方法であり、該メモリー読み出し方法は前記絶縁部と前記原子数層分の厚さを持つ２次元的構造の物質をトンネルする電流の抵抗値の読み出しであることを特徴とする磁気メモリー素子のメモリー読み出し方法。
６．第１項から第４項のいずれか１項に記載の磁気メモリー素子のメモリー書き込み方法であり、該メモリー書き込み方法は、前記磁化方向可変層にスピンをもった電流を注入する、または第１電極と第２電極との間、または、第２電極と第３電極の間におけるパルス状の電圧印加と該パルス印加電圧の調整によるスピン方向の制御であることを特徴とする磁気メモリー素子のメモリー書き込み方法。
７．前記磁化方向可変層は鉄であり、前記絶縁層は酸化マグネシウムであり、前記層状物質としてグラフェン一層を設けることにより、前記磁化方向可変層の磁気異方性エネルギーを、該グラフェン一層を設けない場合より約１０分の１に低減して前記パルス印加電圧幅を約一桁低減し得ることを特徴とする第５項または第６項のいずれか１項に記載する磁気メモリー素子のメモリー書き込み方法。
８．第４項に記載する磁気メモリー素子からなることを特徴とするメモリーセル。
【発明の効果】
【００１７】
本発明の構成による磁気メモリー素子では、強磁性体材料と絶縁材料の間の電子軌道の混成が抑制され、電界印加時に界面における電位降下が抑制されるため、リーク電流による消費電力(ジュール熱)増大を防ぎ、素子の安定性が向上する。
よって本発明の磁気メモリー素子をメモリーセルに構成した場合、熱設計を容易にし、セルに動作安定性をもたらす。
【図面の簡単な説明】
【００１８】
【図１】図１(ａ)はＭＲＡＭ素子の構造図。スピン注入による書き込みと、絶縁層を挟んだ強磁性体間の抵抗の大小で“１”と“０”を決める。この素子では、読み出しと書き込みの回路は共通である。図１(ｂ)はＭＲＡＭ３端子素子の構造図。電圧印加による磁性体中の磁化方向変化をおこすのは絶縁層に囲まれた磁化方向可変層である。図１(ａ)と同様に、磁化方向可変層と固定相を隔てる絶縁層を挟んだトンネル抵抗の大小で“１”と“０”を決める。
【図２】図２(ａ)は本発明を示す、図１(ａ)のＭＲＡＭ素子の絶縁層と磁化方向可変層の界面にグラフェン層を挿入したＭＲＡＭ図である。図２(ｂ)は本発明を示す、図１(ｂ)のＭＲＡＭ３端子素子の絶縁層と磁化方向可変層の界面にグラフェン層を挿入したＭＲＡＭ３端子素子図である。電圧印加による磁性体中の磁化方向変化をおこすのは側壁絶縁層に囲まれた磁化方向可変層でグラフェンはその側壁絶縁層と磁化方向可変層の界面に挿入されている。
【図３】楕円が電子軌道、楕円の中心の白丸が結晶中の原子位置を示す。左のパネルで黒と灰色の矢印は、電子のスピンが二者択一の任意の方向を向くことができることを示し、右のパネルでは、外部磁場印加で容易に右向きにスピンが方向を変えることができることを示している。
【図４】スピン軌道相互作用が大きい時、左のパネルでは、楕円の電子軌道は結晶構造を反映して向きが決まっており、スピン軌道相互作用を経由して電子スピンの向きも結晶構造を反映して決まる。右のパネルのように外磁場をかけても、容易にスピンの向きを変更できない。
【図５】今回の第一原理シミュレーションで考慮したＦｅ/ＭｇＯ界面における原子配置。
【図６】今回の第一原理シミュレーションで考慮したＦｅ/ＭｇＯ界面にグラフェン一層を挿入した原子配置。
【図７】Ｆｅ/ＭｇＯとＦｅ/ＭｇＯにグラフェン一層を挿入した構造それぞれにおいて電界(１Ｖ/Å)を印加した場合の磁気異方性エネルギーの変化を表した図である。
【図８】ＭＲＡＭ素子のメモリーセル成長工程の説明図である。
【発明を実施するための形態】
【００１９】
本発明では、図２(ａ)に示すように、図１(ａ)のＭＲＡＭ素子の絶縁層と磁化方向可変層の界面に上述の薄い材料としてグラフェン層を挿入してメモリー特性を改善する。
同様に、本発明では、図２(ｂ)に示すように、図１(ｂ)のＭＲＡＭ３端子素子の側壁絶縁層７と磁化方向可変層４の界面に上述の薄い材料としてグラフェン層を挿入してメモリー特性を改善する。
以下に絶縁層として酸化マグネシウム(ＭｇＯ)と磁化方向可変層として鉄(Ｆｅ)結晶の界面にグラフェン一層を挿入した場合における本発明の効果について詳細に説明する。
【実施例１】
【００２０】
電子の軌道を厳密に記述する第一原理計算の手法を用いて、強磁性体材料の例として鉄(Ｆｅ)結晶と絶縁体の例として酸化マグネシウム(ＭｇＯ)からなる界面におけるＦｅの磁気異方性エネルギーの印加電界のある時と無い時の計算結果を示す。
また、原子層低次元材料の例としてグラフェン一層をＦｅ/ＭｇＯに挿入し同様の計算も行った。
【００２１】
第一原理計算の手法とは、物質内の電子の振る舞いを量子力学に立脚した電子の多体問題を扱うシュレディンガー方程式を高精度に近似したコーン・シャム方程式(非特許文献４と非特許文献５)の数値解を計算機にて計算する手法である。
この計算を行うことにより、材料を構成する原子の種類と配置を決定したのち、異なる磁化構造における全エネルギーの比較を精度よく行うことができる。
第一原理計算によるシミュレーションを行うことで、実際の材料を計算機の中でシミュレーションすることができることは現在では広く知られており、材料の仮想実験を計算機の中で行っているようなものである。
【００２２】
今回の実施例ではＦｅとＭｇＯ界面(以下、Ｆｅ/ＭｇＯと記す)における磁気異方性エネルギーの計算値を示す。
図５に示したＦｅ/ＭｇＯ構造において磁気異方性エネルギーは界面におけるＦｅ原子あたり０.６６ｍｅＶであった。
一方、図６に示すようにＦｅ/ＭｇＯにグラフェン一層を挿入した場合には、磁気異方性エネルギーは１.０２ｍｅＶと少し上がる。従って、グラフェン一層を挿入したほうが磁化可変部の保磁力が向上している。
【００２３】
図５、図６の第一原理計算の結果、Ｆｅ/ＭｇＯとＦｅ/ＭｇＯの界面にグラフェン一層を入れた構造におけるそれぞれの磁化容易化軸は、界面に垂直な方向と平行な方向である。
【００２４】
更に、Ｆｅ/ＭｇＯとＦｅ/ＭｇＯにグラフェン一層を挿入した構造それぞれにおいて電界(１Ｖ/Å)を印加した場合の磁気異方性エネルギーの変化を図７に示した。
Ｆｅ/ＭｇＯ界面における磁気異方性エネルギーは印加電界強度依存性が少ないことが図よりわかる。
【００２５】
一方Ｆｅ/ＭｇＯにグラフェン一層を挿入した構造に同じ強度の電界を印加すると、電界強度を負の方向に(すなわち図６で下向きの方向)振ると符号が反転し−０.１２ｍｅＶとなる。(下がり量はＭｇ原子６個、酸素原子６個、Ｆｅ原子３個の単位セルあたり−１.１４ｍｅＶになる。)
また、磁化容易化方向はＦｅ/ＭｇＯ界面に水平な方向から垂直な方向に変わり、グラフェン一層を挿入していないときと同じ方向になるが、磁気異方性エネルギーの低下により任意の方向に可変されやすくなっている。
すなわち、電場をかけることで磁化方向が自発的に変化することを意味している。
このメカニズムは背景技術に説明したとおりである。
以上の事よりグラフェン一層を挿入した方が、電界の無い時の磁化方向の保持力、電界を印加した時の磁化方向の変更のしやすさにおいて優れていることが示された。
【００２６】
今回示したシミュレーションでは、グラフェン一層の挿入による効果を示したが、実際には数原子層分のグラフェンの挿入が可能である。
ただし、グラフェンの層の垂直方向への電界遮蔽を誘起しない程度の層数に制限される。
電界遮蔽を誘起しない、という条件はグラフェン以外の原子が層状に配列している層状物質からなる２次元材料でも同様に要求される。
【００２７】
同じ印加電界で比較すると、磁気異方性エネルギーの低下量はＦｅ/ＭｇＯで原子あたり−０.０７ｍｅＶ、Ｆｅ/ＭｇＯ界面に一層のグラフェンを挿入した際には−１.１４ｍｅＶであった。
近似的に、磁気異方性エネルギーの低下量は印加電圧に線形に依存すると考えると、Ｆｅ/ＭｇＯ界面にグラフェン一層を挿入した構造で−０.０７ｍｅＶの磁気異方性エネルギーの低下を実現するのに必要な印加電界はグラフェン一層を挿入しないときに比べて一桁少ない印加電圧で済むという概算になる。
書き込みの際に印加する電界が、グラフェン層の無い場合には前に述べた遮蔽の影響で実効的に電界が低くなるがグラフェン層の挿入により遮蔽の効果を低減することで、印加電界強度を著しく低く設定できるわけである。
【００２８】
以上、グラフェン層を挿入することで、書き込みの際の印加電圧を低減することで、通常行われる書き込みを可能とする。具体的には、非特許文献２にあるように、パルス印加電圧を−２００Ｖから２００Ｖまでのふり幅の間で調整することでスピンの向けたい方向を調節する方法などがある。これにより任意に“０”か“１”かの書き換えを可能とする。本発明では前段落に記載の通り、この電圧のふり幅を一桁以下に少なくすることを達成した。
【実施例２】
【００２９】
実施例１で示した界面構造のメモリーセルの製造方法は以下に述べる順序で行われる。(図８を参照)
【００３０】
メモリーセルの回路パターンニングは、従来のＭＲＡＭと同様に一定面積内のビット数を決めたのち、電圧印加、読み取りのための抵抗計測の配線パターンに従って強磁性体材料を基板上に成長させる。成長は結晶性の良い強磁性体材料を得るためにスパッター法よりもＣＶＤ成長法が望ましい。
この磁性体は磁化方向を固定する固定相２(図１、図２参照)になる。
【００３１】
続いて、この強磁性体材料の上に絶縁層を成長させる。トンネル電流の抵抗を下げるために、この絶縁層も結晶性の良い成膜法が望まれ、スパッター法よりもＣＶＤ法が望ましい。
【００３２】
さらに続いて、この絶縁層の上に層状物質を成長させる。成長方法はＣＶＤが望ましいが、層状物質が何層も重なったバルク状の親材料より剥離したものを転写する方法でもよい。
転写の方法に関しては、例えばグラフェンの場合の報告例(非特許文献６)がある。
【００３３】
最後に、層状物質の上に強磁性体材料を再び成長させ、読み取りのための配線を行う。
【００３４】
以上の工程はビットセルごとにおこなえるよう、マスクパターンを利用する。
【符号の説明】
【００３５】
１  第１電極
２  磁化方向固定相
３  絶縁層
４  磁化方向可変層
５  第２電極
６  制御(読み出し：抵抗測定、書き込み：電圧印加、あるいはスピン電流注入)
７  絶縁層
８  第３電極
９  制御(書き込み：電圧印加)
１０  グラフェン層を挿入
１１  絶縁層７(側部、あるいは側壁)と磁化方向可変層４の界面にグラフェンを挿入
【図１】
0006643609.tif 000002
【図２】
0006643609.tif 000003
【図３】
0006643609.tif 000004
【図４】
0006643609.tif 000005
【図５】
0006643609.tif 000006
【図６】
0006643609.tif 000007
【図７】
0006643609.tif 000008
【図８】
0006643609.tif 000009