(57)【特許請求の範囲】
【請求項１】
所定の周波数帯で発振する電源回路と、
前記電源回路の出力電圧又は前記電源回路の出力電流の関数である検知電圧と基準電圧とを比較することにより、（ｉ）前記電源回路が前記電源回路の入力から出力へエネルギーを変換する状態であるターンオンと（ｉｉ）前記電源回路が前記電源回路の入力から出力へエネルギーを変換しない状態であるターンオフとを切り替えるための制御出力を生成する制御回路と、
を備え、
前記電源回路が、前記制御出力に基づいて、前記検知電圧の絶対値が前記基準電圧の絶対値未満であり、且つ前記電源回路の前回のターンオフから第１期間が経過した時にターンオンされ、
前記電源回路が、前記制御出力に基づいて、前記検知電圧の前記絶対値が前記基準電圧の前記絶対値以上であり、且つ前記電源回路の前回のターンオンから第２期間が経過した時にターンオフされる、
共振電力変換装置。
【請求項２】
前記電源回路は、ターンオンされている場合に発振する、
請求項１に係る共振電力変換装置。
【請求項３】
前記出力電圧又は前記出力電流、あるいは前記出力電圧及び前記出力電流の両方に基づいて、前記検知電圧を出力する信号調整回路をさらに含む、
請求項１又は２に係る共振電力変換装置。
【請求項４】
前記制御出力は、前記電源回路のスイッチの少なくとも一つのターンオフを制御する、
請求項１乃至３の何れか一項に係る共振電力変換装置。
【請求項５】
前記制御出力は、前記電源回路の共振部分のインピーダンス又はループゲインを変えることにより、前記共振電力変換装置の入力から出力へのエネルギー移動の切断を制御する、
請求項１乃至４の何れか一項に係る共振電力変換装置。
【請求項６】
前記制御出力は、前記電源回路の共振部分のインピーダンス又はループゲインを変えることにより、前記共振電力変換装置の入力から出力へのエネルギー移動の接続を制御する、
請求項１乃至４の何れか一項に係る共振電力変換装置。
【請求項７】
前記電源回路は、セピック（ＳＥＰＩＣ）コンバータである、
請求項１乃至６の何れか一項に係る共振電力変換装置。
【請求項８】
前記セピック（ＳＥＰＩＣ）コンバータは、自励発振型セピック（ＳＥＰＩＣ）コンバータである、
請求項７に係る共振電力変換装置。
【請求項９】
前記電源回路は、インターリーブセピック（ＳＥＰＩＣ）コンバータである、
請求項７又は８に係る共振電力変換装置。
【請求項１０】
前記出力電圧を平均した平均出力電圧を出力するローパスフィルタをさらに備え、
前記制御回路は、前記平均出力電圧が増加する場合に、前記基準電圧を減少させる、
請求項１乃至９のいずれか一項に係る共振電力変換装置。
【請求項１１】
（ｉ）共振電力変換装置が当該共振電力変換装置の入力から出力へエネルギーを変換する状態であるターンオンと（ｉｉ）前記共振電力変換装置が前記共振電力変換装置の入力から出力へエネルギーを変換しない状態であるターンオフとを制御する制御方法であって、
前記共振電力変換装置の出力電圧又は前記共振電力変換装置の出力電流の関数である検知電圧を生成するステップと、
前記検知電圧の絶対値が基準電圧の絶対値未満であり、且つ前記共振電力変換装置の前回のターンオフから第１期間が経過した時に前記共振電力変換装置をターンオンするステップと、
前記検知電圧の前記絶対値が前記基準電圧の前記絶対値以上であり、且つ前記共振電力変換装置の前回のターンオンから第２期間が経過した時に前記共振電力変換装置をターンオフするステップと、を備える
制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換装置を調節する新しい方法に関し、特にＭＨｚ帯の周波数で稼働する超短波（ＶＨＦ）電力変換装置のレギュレーションに関する。
【背景技術】
【０００２】
パワーアプリケーションにおける電子機器の物理的サイズを削減することは、既存製品にさらに特長を追加し、そのような機器には通常適さない場所において電力変換装置を統合し、システムのコストを削減するために望まれる。コンバータの動作周波数を増大させることは、通常コンバータ全体のボリュームに影響する、大きいキャパシタとインダクタといったエネルギー貯蔵要素のサイズを削減する直接的な方法である。エネルギー貯蔵の要件を削減することに起因して、過渡応答は劇的に増大される。ＬＥＤ照明アプリケーションとＰＯＬコンバータとは、サイズ、価格、及び重量削減、並びにより早い過渡応答により超短波（ＶＨＦ）コンバータから特に恩恵を受ける。
【０００３】
従来、バーストモード制御は、共振電力変換装置の出力電圧又は電流を制御することに用いられる。バーストモード制御は、コンバータの設計者に一つの動作ポイントにおける動作のために共振電力変換装置を最適化することを許す。出力電圧又は電流は、定常な出力電圧又は電流を維持するのに必要となるのに応じて、共振電力変換装置をターンオン又はオフすることによって制御される。バーストモード制御の不利な点は、同一の変調周波数でハードスイッチされたコンバータと比較して、ＥＭＩ性能が同じか悪いことである。典型的には、変調周波数は、２０ｋＨｚから１Ｍｈｚの範囲に及ぶ。
【０００４】
典型的には、先行技術のバーストモード制御は、ヒステリシスベースか、又は定常スイッチング周波数を伴うパルス幅変調（ＰＷＭ）ベースである。
【０００５】
ヒステリシス及びＰＷＭの制御と共に、調整ループの部品の早い応答 - 理想的にはゼロ時間遅延 - が要求されるため、低いコストの部品が使用できない。
【０００６】
コンバータ始動回路も殆ど遅延しないようにしなくてはならない。結果として、（より低いコストの）受動的始動回路が通常は選択肢とならない。
【０００７】
ヒステリシスベースの制御は、結果として高精度の出力レギュレーションになるが、高いコスト、とても小さい伝播遅延の高い性能のコンパレータを要求する。
【０００８】
電力変換装置を制御する従来型のヒステリックバーストモード制御方法は、
検知電圧の絶対値が第１基準電圧の絶対値以下の時に電力変換装置をターンオンし、
検知電圧の絶対値が上記第１基準電圧の絶対値より大きい第２基準電圧の絶対値以上の時に電力変換装置をターンオフする、
ステップを備える。
【０００９】
典型的には、第１と第２の基準電圧との差は、予め定められた固定値である。
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明は、フィードバックループの固有の遅延を利用している間に電力変換装置の正確な出力調節を得るための変調方法を提供する。ヒステリシスオン／オフコントロール、即ちヒステリシスバーストモード制御とは逆に、新しい方法は、検知電圧の二つの基準電圧との比較への即時応答を必要としない。むしろ、新しい方法によれば、唯一の基準電圧が用いられ、フィードバックループにおける遅延は、電力変換装置の出力にいくらかの変動を生じさせることを許す。上記変動は、予測可能であり、コンバータ設計プロセスの間の主要因となる。
【００１１】
したがって、検知電圧の絶対値が基準電圧の絶対値以下であり、且つ、電力変換装置の前回のターンオフから第１期間が経過した時に、電力変換装置をターンオンし、検知電圧の絶対値が基準電圧の絶対値以上であり、且つ、電力変換装置の前回のターンオンから第２期間が経過した時に、電力変換装置をターンオフするステップを備える電力変換装置を制御する新しい方法が提供される。
【００１２】
以下では、上記新しい方法は、第１期間及び第２期間によって生じる位相シフトに起因して、位相シフトバーストモード制御と称される。新しい方法によれば、時間領域においてヒステリシスが提供される。
【００１３】
上記新しい方法と調和して動作する電力変換装置もまた提供される。
【００１４】
このように、検知電圧と基準電圧とを比較するように結合されている制御回路を備え、前記検知電圧の絶対値が前記基準電圧の絶対値以下であり且つ前記電力変換装置の前回のターンオフから第１期間が経過した時に前記電力変換装置がターンオンされ、前記検知電圧の前記絶対値が前記基準電圧の前記絶対値以上であり且つ前記電力変換装置の前回のターンオンから第２期間が経過した時に前記電力変換装置がターンオフされるように、前記電力変換装置のターンオンとターンオフとを制御するように結合されている制御出力を有する、新しい電力変換装置が提供される。
【００１５】
第１期間は、検知電圧の絶対値が基準電圧の絶対値よりも下降した時点から電力変換装置がターンオフされるまで経過しなくてはならない、予め定められた期間の第３期間を含んでもよい。
【００１６】
第２期間は、検知電圧の絶対値が基準電圧の絶対値よりも上昇した時点から電力変換装置がターンオフされるまで経過しなくてはならない、予め定められた期間の第４期間を含んでもよい。
【００１７】
第３期間及び第４期間の予め定められた期間は、異なってもよい。
【００１８】
以降の開示を通して、電力変換装置を交互にターンオン及びオフする過程は、電力変換装置の“変調”と称され、二つの連続するターンオンイベント間の時間は“変調期間”と称され、ターンオンの速度は“変調周波数”と呼ばれる。
【００１９】
検知電圧は、電力変換装置の出力電圧；又は電力変換装置の出力電流；又は電力変換装置の別の望ましい特性に対応してもよい。
【００２０】
電力変換装置の出力電流は、電力変換装置の出力に接続された負荷によって消費される電流である。
【００２１】
制御回路は、電力変換装置の少なくとも一つのスイッチをターンオフする、例えば、電界効果トランジスタ（ＦＥＴ）のゲートをソースに；又は、バイポーラトランジスタのベース層をエミッタにショートさせることによる電力変換装置のターンオフと、電力変換装置の少なくとも一つのスイッチを再度ターンオンすることを許可する、例えば、ショートを開放することによる電力変換装置のターンオンとを実行してもよい。
【００２２】
制御回路は、電源回路の共振部分が発振しない第１の値までインピーダンス又はループゲインを変更することにより共振電力変換装置がターンオフされ、電源回路の共振部分が発振する第２の値までインピーダンス又はループゲインを変更することにより共振電力変換装置がターンオンされる、インピーダンス又は電源回路の共振部分のループゲインの変更により、共振電力変換装置のターンオンとターンオフも実行してもよい。
【００２３】
制御回路は、第１期間及び第２期間のそれぞれの一つ又はそれ以上の少なくとも一部を提供するように構成された、一つ又はそれ以上の遅延を含んでいてもよい。コンパレータにおける伝播遅延、フィルタリング要素、電源回路等といった、回路要素における伝播遅延は、適当な期間に有利に組み込まれてもよい。
【００２４】
制御回路は、検知電圧を基準電圧と比較するように結合されたコンパレータを備えてもよく、コンパレータの出力は電力変換装置のターンオンとターンオフを制御するように結合された制御出力を構成してもよく、したがって、コンパレータが出力の状態を、変更された（複数の）入力に応じて、高い状態から低い状態そして低い状態から高い状態へ変更するのに伴う遅延は、第１期間及び第２期間のそれぞれの一部を構成する。
【００２５】
コンパレータが出力の状態を、変更された（複数の）入力に応じて、高い状態から低い状態そして低い状態から高い状態へ変更するのに伴う遅延は、第３期間及び第４期間の少なくとも一部を提供してもよい。
【００２６】
電力変換装置の出力電圧は、検知電圧を出力するように構成されたローパスフィルタ等の調整回路に信号を送るように結合されてもよい。
【００２７】
電力変換装置は、既知の電力変換装置のタイプの何れでもよく、特に、矩形波電力変換装置、擬矩形波電力変換装置、共振遷移電力変換装置、共振電力変換装置等のＶＨＦ電力変換装置の何れのタイプでもよい。
【００２８】
電力変換装置は、直列で及び／又は並列で及び／又はインターリーブで、例えば、入力を直列で及び／又は並列で及び／又は出力を直列で及び／又は並列で動作する複数の電源回路を有してもよい。複数の電源回路の全て又はいくつかは、単一の制御回路によって制御されてもよい。
【００２９】
共振電力変換装置は、Ｅ級インバータ及びＥ級整流器、ＤＥ級インバータ及びＤＥ級整流器、ＤＥ級インバータ及びＥ級整流器等；又は、ＥＦ２級（又はΦ級）コンバータ、共振セピック（ＳＥＰＩＣ）等を含むコンバータといった、既知の共振電力変換装置のタイプの何れでもよい。
【００３０】
電力変換装置はオシレータによって駆動されてもよく、又は上記変換装置は自励式でもよい。さらには、電力変換装置はインターリーブされていてもよい。 
【００３１】
電力変換装置の出力の制御が、単一の基準電圧と電力変換装置がターンオン状態からターンオフ状態、又はその逆、に状態を変更しない期間とに基づくことは、例えばＰＷＭ制御又はヒステリシス制御を利用する従来の制御回路の部品と比較して制御回路の部品への低い性能要求へとつながる。例えば、低コストの部品及びパッシブな駆動回路が新しい制御回路において用いられてもよい。
【００３２】
さらには、検知電圧の供給のための出力電圧の、ローパスフィルタリング、又は他の信号調整を含むことが可能であり、したがって、シグナルインテグリティを改善することが可能である。
【００３３】
制御回路によって提供される第１及び第２期間の少なくとも一つを増大することは、電力変換装置のオン／オフ状態を制御する制御出力信号の変調周波数を低下させる。このことは、代わりに、出力電圧の変化量を増大させる；しかしながら、出力電圧の変化量は、電力変換装置の出力に適した出力フィルタの提供によって低下されてもよい。 
【００３４】
制御回路によって提供される期間のため、制御回路の応答時間はヒステリシス制御の応答時間よりも長い。依然、望ましいレギュレーションが一変調周期以内に達成される。
【００３５】
ＰＷＭ制御又はヒステリシス制御といった従来の制御回路は、ハイエンドの部品及び制御回路における時間遅延を最小化することに頼り、新しい制御回路の対応する部品よりも、高コストで部品が手に入れにくい結果を招く。 
【００３６】
例えば、新しい制御回路において用いられるコンパレータは、従来の制御回路において用いられるコンパレータよりも９〜１０倍遅くてもよく、例えば、４．５ｎｓに対して４０ｎｓである。
【００３７】
以下にさらに説明するように、第１期間及び第２期間の少なくとも一つ又は双方が、変調周期の４分の１、例えば、負荷サイクルの５０％に等しいか、又は実質的に等しくてもよく、例えば、第３及び第４期間の少なくとも一つ又は双方が、変調周期の４分の１、例えば、負荷サイクルの５０％に等しいか、又は実質的に等しくてもよい。
【００３８】
検知電圧は、電力変換装置の出力に接続された負荷に供給される出力電圧の関数でもよい；又は、検知電圧は、電力変換装置の出力に接続された負荷に供給される出力電流の関数でもよい；又は、検知電圧は、電力変換装置の出力に接続された負荷に供給される電力の関数、即ち出力電圧×出力電流等でもよい。
【００３９】
電力変換装置の出力に接続された出力キャパシタは、電力変換装置によって供給される出力電圧を安定させる。出力キャパシタは、電力変換装置がターンオンされている間に充電され、電力変換装置がターンオフされている間に放電される。ターンオンされている間、キャパシタは、電力変換装置の電力段によって供給される電流から電力変換装置の出力に接続された負荷に共有される電流を差し引いて充電される。ターンオフされている間、キャパシタは負荷電流で放電される。したがって、出力キャパシタの充電と放電の結果として出力キャパシタ間に生じた電圧リップルΔＶoutの勾配は、出力電流に依存する。出力電流が低い場合、電圧リップルの勾配は、電力変換装置のターンオンの間に急になり、電力変換装置のターンオフの間に低くなり、出力電流が高い場合はその逆となる。このことは、第１及び第２期間と合わせて、出力電圧リップルが、変化する出力電流と共に変化する原因となり、出力電圧Ｖoutの平均値が、出力電流と共に変化する原因ともなる。それに応じて、出力電流Ｉoutのリップル及び出力電力Ｐout、並びに出力電力Ｐoutの平均値もまた変化する出力電流の変化と共に変化してもよい。
【００４０】
この変動は、変動の総量を低減し、望ましい出力値をより一定にし、且つ少なくとも予め定められた出力電流の範囲内で出力電流から独立にするために様々な方法で補償されてもよい。
【００４１】
例えば、制御回路は、例えば、出力電流に依存する基準電圧を検知電圧の出力電流への依存が補償されるように変えることによって、検知電圧の、したがって出力電圧の；又は、出力電流；又は、出力電力；等の出力電流への依存を、補償するように構成されてもよい。例えば、出力電圧の増大は、電力変換装置がより低い電圧でターンオンされるように基準電圧を低くし、それによって結果として生じる出力電圧を低くすることによって、補償されてもよい。基準電圧の変化は、複数の変調期間に亘って起こる。負荷が一定の時は、基準電圧は、出力電圧又は電流といった出力の調節が実行されないと変化しない。
【００４２】
加えて；又は、代わりに、制御回路は、出力電流に依存する第１期間及び第２期間の少なくとも一つを変えるように構成され、検知電圧の出力電流への依存が補償されてもよい。例えば、出力電圧の増大は電力変換装置がより短い期間の間にターンオンされるように第２期間を低くする、結果として生じる出力電圧が低くすることによって補償されてもよい。負荷が一定の時は、第１及び第２期間は変化しない。
【図面の簡単な説明】
【００４３】
以下に、新しい方法及び新しい電力変換装置は、新しい電力変換装置の様々な共振例が示された図面の参照を伴って、より詳しく説明される。図面において；
【図１】新しい制御回路を伴う共振電力変換装置の概略図を示す。
【図２】例示的な新しい共振電力変換装置の概略的な回路図を示す。
【図３】例示的な新しい共振電力変換装置の概略的な回路図を示す。
【図４】例示的な新しい共振電力変換装置の概略的な回路図を示す。
【図５】例示的な新しい共振電力変換装置の概略的な回路図を示す。
【図６】例示的な信号調整回路を示す。
【図７】例示的なスイッチドライバを示す。
【図８】停止回路を伴う例示的な共振電力変換装置の概略的な回路図を示す。
【図９】発振器をターンオフするスイッチドライバを示す。
【図１０】ＶＨＦインターリーブ自励式共振ＳＥＰＩＣコンバータの電源回路図を示す。
【図１１】図１０に示された電源回路のシミュレーション波形のプロットである。
【図１２】成分値の値の計算に使用される新しい共振電力変換装置のモデルの概略的な回路図を示す。
【図１３】図１０に示された電源回路を制御するのに使用される制御回路の回路図を示す。
【図１４】図１２に示されたモデルの特性波形のプロットである。
【図１５】図１３に示された制御回路の実験的な波形のプロットである。
【図１６】図１０に示された電源回路の実験的な波形のプロットである。
【図１７】（ａ）は、出力電力の関数として変換効率のプロットを示し、（ｂ）は、負荷の関数として出力電圧オフセットのプロットを示す。
【図１８】新しい方法のフローチャートである。
【図１９】新しい共振電力変換装置のモデルの概略的な回路図（ａ）を、従来のヒステリシス制御回路（ｂ）と位相シフトバーストモード制御回路（ｃ）と共に示す。
【図２０】ヒステリシス制御回路によって制御される、モデルコンバータの電流と電圧とのシミュレーションした波形のプロットを示す。
【図２１】位相シフトバーストモード制御回路によって制御される、モデルコンバータの電流と電圧とのシミュレーションした波形のプロットを示す。
【図２２】検知電圧を変化させた、制御回路の概略的な回路図を示す。
【発明を実施するための形態】
【００４４】
付随する図面は、明確性のために概略的且つ単純化されており、それらは単に、新しい共振電力変換装置を理解するのに本質的な詳細を示すのみであり、その他の詳細は除外されている。添付された請求項に係る新しい共振電力変換装置は、付随する図面には示されていない異なる形式で実施されてもよく、い。ここに記載された例に制限されると解釈されるべきではない。 
【００４５】
同類の参照番号は、初めから終わりまで同類の部品を参照する。同類の部品は、したがって、各図の説明に関して詳細は必ずしも説明されない。
【００４６】
図１は、新しい方法で制御される共振電力変換装置１０の概略的なブロック図を示す。描かれた共振電力変換装置１０は、ＶＨＦ電源回路１２、制御出力１６を伴う制御回路１４、出力電圧２２に基づき且つ対応する検知電圧２０を提供する信号調整回路１８を備える。
【００４７】
制御回路１４は、検知電圧２０を基準電圧２４と比較するように結合されている。
【００４８】
代わりに、検知電圧２０は、検知電圧が共振電力変換装置１０の出力電流に対応するように結合されたレジスタ、ホール素子等といった電流センサによって提供されてもよい。
【００４９】
制御回路１４は、共振電力変換装置のＶＨＦ電源回路１２のターンオン及びターンオフを制御するように結合された制御出力１６を有する。
【００５０】
示された例において、出力電圧及び検知電圧は正の値を有し、検知電圧又は出力電圧の絶対値が値自体と等しいようになっている。
【００５１】
共振電力変換装置１０のＶＨＦ電源回路１２は、検知電圧２０が基準電圧２４以下であり且つ前回のＶＨＦ電源回路１２のターンオフから第１期間が経過した時にターンオンされる。共振電力変換装置１０のＶＨＦ電源回路１２は、検知電圧２０が基準電圧２４以上であり且つ前回のＶＨＦ電源回路１２のターンオンから第１期間が経過した時にターンオフされる。
【００５２】
ＶＨＦ電源回路１２は、Ｅ級インバータ及びＥ級整流器、ＤＥ級インバータ及びＤＥ級整流器、ＤＥ級インバータ及びＥ級整流器等；又は、ＥＦ２級（又はΦ級）コンバータ、共振ＳＥＰＩＣコンバータ等といった、２０ＭＨｚ又はそれ以上、３０ＭＨｚ又はそれ以上、３０ＭＨｚ〜３００ＭＨｚ帯といった、動作周波数がＭＨｚ帯である既知の共振電力変換装置トポロジーの何れでもよい。
【００５３】
共振電力変換装置は、発振器によって駆動されてもよく、又はコンバータは自励式であってもよい。さらには、共振電力変換装置は、インターリーブされていてもよい。
【００５４】
制御回路の部品の内在的な信号伝播遅延は、第１及び第２期間の一部を形成し、内在的な信号伝播遅延は、第１期間及び第２期間の全体を形成してもよい。加えて、一つ又はそれ以上の遅延回路は、第１期間の一部及び／又は第２期間の一部、即ち第３期間の一部及び／又は第４期間の一部を提供してもよい。
【００５５】
制御回路１４は、検知電圧２０を基準電圧２４と比較するように結合され、制御出力１６であるコンパレータ出力を有するコンパレータを備えてもよい。 
【００５６】
変更された（複数の）入力に応じて、コンパレータが出力を高い状態から低い状態及びその逆に変えるのに伴う遅延は、第１及び第２期間それぞれの一部、即ち、第３期間の一部及び／又は第４期間の一部を構成する。
【００５７】
信号調整回路１８は、検知電圧を出力するように構成されたローパスフィルタであってもよい。
【００５８】
制御出力１６は、共振電力変換装置１０の（図示されない）少なくとも一つの電源スイッチのターンオフを制御し、それにより共振電力変換装置をターンオフするように結合されてもよい。
【００５９】
これは、図２及び図３に示された共振電力変換装置に基づくＥ級インバータにおいて示されている。図２の共振電力変換装置と図３の共振電力変換装置の唯一の差は、図２のインダクタＬ3が図３において整流器Ｄ1に置き換えられている点である。
【００６０】
代わりに、又は、加えて、制御出力１６は、例えば、電源回路の共振部分のインピーダンス又はループゲインを変えることにより共振電力変換装置をターンオン及びオフすることによって、例えば、共振電力変換装置１０の入力から出力へのエネルギー移動を可能及び不可能にすることにより、電源スイッチではなく、共振電力変換装置回路の他の部分を制御するように結合されてもよい。ここで、共振電力変換装置は、電源回路が発振しない第１の値にインピーダンスを変えることによりターンオフされ、電力変換装置は、電源回路が発振する第２の値にインピーダンスを変えることによりターンオンされる。
【００６１】
このことは、制御出力１６はＳ2をターンオン及びターンオフするという事実を除いて、図３において示された共振電力変換装置に基づいたＥ級インバータと同様に、共振電力変換装置に基づいたＥ級インバータを示す図４及び図５において説明される。
【００６２】
図４において、共振電力変換装置１０の共振部分は、スイッチＳ2がターンオンされた時に発振せず、共振電力変換装置１０の共振部分は、スイッチＳ2がターンオフされた時に図３の共振電力変換装置１０のように発振し稼働する。
【００６３】
図５において、図４の整流器Ｄ２及びスイッチＳ２の機能は、共振電力変換装置がターンオンされるように第２自励式ゲートドライバが有効になる時に、図５においてシンクロナス整流器として機能するスイッチＳ２に結合される。
【００６４】
図６は、信号調整器１８を構成しうるローパスフィルタの二つの例の回路図を示す
【００６５】
図６（ａ）及び（ｂ）に示された信号調整器は、当業者にとって利用可能な他の信号調整器のデザインから選ばれた何れの適切な信号調整器に置換されてもよい。
【００６６】
自励式のゲートドライバの例が図７において示されている。
【００６７】
図７（ａ）において、低いイネーブル信号が電源スイッチのゲートをゼロ電圧に維持して、電源回路の発振が抑止され、一方で高いイネーブル信号が、電源回路の発振を引き起こす電源スイッチのゲートを駆動するＶＨＦ発振器信号の伝播を許可する。
【００６８】
図７（ｂ）において、低イネーブル信号がスイッチトランジスタＳauxをスイッチオフし、電源スイッチのゲートを一定の電圧に維持する。ここで、スイッチトランジスタＳauxをオン及びオフし、電源スイッチをオン及びオフして電源回路を発振させる、ＶＨＦオシレータ信号の伝播を高イネーブル信号が許可する間、電源回路の発振は抑止される。
【００６９】
図７（ａ）及び（ｂ）に示されたゲートドライバは、当業者に利用可能な他のゲートドライバ設計から選ばれる任意の適切なゲートドライバと置換されてもよい。
【００７０】
図８は、停止回路を有する例示的な新しい共振電力変換装置の概略的な回路図を示す。
【００７１】
図９は、オシレータターンオフを有するスイッチドライバを示す。
【００７２】
図１０は、インターリーブ自励式共振ＳＥＰＩＣコンバータの電源回路１２の回路図であり、二つの電源回路１２ａ、１２ｂは、スイッチＳ1及びＳ2の間の容量結合Ｃx1及びＣx2を介して互いを駆動し、インターリーブモードで稼働する。
【００７３】
電源回路は実質的に同一である、即ち：
LI1 = LI2 = LI
CI1 = CI2 = CI
CX1 = CX2 = CX
CS1 = CS2 = CS
【００７４】
半導体装置の最も重要な寄生部品、即ち、半導体スイッチの、ダイオード接合キャパシタと寄生キャパシタとの値は、共振電力変換装置の動作周波数の決定に含まれる。発振周波数ｆsは、主に、インダクタンスＬIと整流器がショートしている時のドレインに見られるトータルキャパシタンスによって決定され、ＣDS,tot
0006767867.tif 000002
ここで、
CDS,tot = CI + COSS + CS + CX||CISS
COSS = CDS + CDG
CISS = CGS + CDG
【００７５】
発振は、ＭＯＳＦＥＴスイッチＳ1及びＳ2のゲート電圧が、一度ＭＯＳＦＥＴ閾値電圧よりわずかに高くなると開始する。図１０の共振電源回路のシミュレーション波形が、図１１に示されている。理想的には、二つのインターリーブ電力変換装置のそれぞれの波形は、同一であり互いに位置が１８０°シフトしている。
【００７６】
ＶＨＦリップルを無視するならば、コンバータ出力は、電流の値がＩ0の電流ソースとしてモデル化されることができる。オン／オフ変調がコンバータに適用されている時、コンバータによってＣoutに供給されている電流ｉconvと負荷は、電流矩形波として近似的にモデル化される。
0006767867.tif 000003
【００７７】
出力電流Ｉoutは、変調期間に亘ってｉconvの平均値に等しい。Ｃoutに向かう、派生電流は、ｉconv−Ｉoutであり、静的な状態ではＤＣ成分を有しない。Ｃoutの寄生が無視できるならば、派生するＶout電圧波形は、三角波である。ターンオン及びターンオフの遅延は出力電圧の変化速度とは独立であると想定すると、出力電圧リップルは、
0006767867.tif 000004
ここで、ｔD,onは第４期間であり、ｔD,offは第３期間である。即ち、ｔD,on及びｔD,offは、それぞれ、基準電圧と交差する検知電圧からの制御ループターンオン及びターンオフ遅延であり、そして、それぞれ、電力変換装置のターンオン及びターンオフである。制御回路の遅延が一定ならば、方程式はＶoutはＩoutの線形関数であることを示し、より長い遅延はＶout,maxを定義する。ｔD,onとｔD,offとが等しくなる特別なケースにおいては、ＶoutはＩoutから独立である。任意の所与の負荷で、Ｖoutのオフセット：ΔＶout,off及びｆMは、以下の
0006767867.tif 000005
及び
0006767867.tif 000006
によってＣoutとｔD,on及びｔD,offとの遅延の値から決定される。変調周波数は、５０％の負荷で最高である。即ち、電力変換装置は半分の時間でターンオンされる：
0006767867.tif 000007
【００７８】
Ｉ0は回路部品の値として知られていない。Ｉ0の近似値は、ＳＰＩＣＥシミュレーションによって決定することができる。一度Ｉ0が得られると、出力フィルタとフィードバック回路とは、特定の負荷で望ましい変調周波数ｆMを提供できるように設計される必要がある。
【００７９】
図１２は、共振電力の上記の低周波数のブロック図を示す。ＶＨＦ電源回路１２は、オン-オフ制御可能なＤＣ電流源としてモデル化される。
【００８０】
図１３に示す、制御回路１４の入力における調整回路１８は、単純な移転関数を有する：
0006767867.tif 000008
ここで
0006767867.tif 000009
0006767867.tif 000010
【００８１】
制御回路１４モデルのコンパレータ２６は理想的であり；現実のコンパレータの伝播遅延が遅延ブロックに付加される。電源回路のシャットダウンが有意に始動シーケンスよりも速いため、遅延ブロックは二つの異なる時間遅延によって表現される。これは、始動ＣISSがバイアスをかけるレジスタを通してバイアス電圧ＶBから受動的に充電される間、シャットダウンが補助スイッチＳaux1及びＳaux2によって実行されるためである。
【００８２】
図１３は制御回路１４を示す。検知電圧２０は、ＲFB1、ＲFB2及びＣFBによって形成される分圧器／ローパスフィルタ１８、Ｈ（ｓ）においてローパスフィルタをかけられ、コンパレータ２６に入力される。コンパレータ出力１６は、スイッチＳaux1及びＳaux2をコンパレータ入力の電圧差に応じてオン及びオフする。Ｓaux1及びＳaux2がオンされている時、ｖGS1及びｖGS2はゼロであり、電源回路の発振は抑制されている。一度Ｓ及びＳがオフになると、ＣISS1及びＣISS2はＲB1及びＲB2を通して充電され、ｖGS1及びｖGS2は０からＶBへ増大し始める。第１期間の後、ｖGS1及びｖGS2がパワーＭＯＳＦＥＴの閾値電圧Ｖthを超えると、スイッチＳ1及びＳ2は飽和し電源回路において発振を始める。Ｈ（ｓ）は二つの主目的を有する：高周波数のノイズをフィルタにかけ、フィードバック電圧レベルを調節することである。フィードバックループの伝播遅延にも貢献する。
【００８３】
図１４において、モデルの計算例から特性電圧及び電流レベルが示されており、ここで
Cout = 3.3 μF
I0 = 1.04 A, Iout = 0.52 A
RFB2 = 2 kΩ, RFB1 = 8.2 kΩ
CFB = 220 pF
td,on = 700 ns + 170 ns = 870 ns
td,off = 170 ns 
【００８４】
パラメータは、以下に説明する実験的なセットアップを近似するように選ばれる。ｖgate（ｔ）はＶＨＦ成分が削除されたＳ1及びＳ2のゲート電圧を表す。Ｖout（ｔ）は単極移転関数Ｈ（ｓ）を通過し、結果として歪んだ三角波ｖFB（ｔ）になる。ｖFB（ｔ）の平均値は、基準Ｖref電圧よりわずかに低く、それはｔd,on＞ｔd,offであることによる。これは、コンパレータ出力ｖ（ｔ）の負荷サイクルが５０％よりも低くなることの原因でもある。参照の出力電圧は１０Ｖなので、小さいオフセットＶout（ｔ）において観測される。このオフセットは電源回路の負荷サイクル、時間差ｔd,on−ｔd,off及びＣoutに依存する。ｔd,onはＶBとＶthとの電圧差に依存する。得られた変調周波数３００ｋＨｚにとても近い。
【００８５】
上で説明した分析を証明するために、出力電圧の制限を伴う１０．５Ｗのプロトタイプのコンバータが作られ、プロトタイプコンバータの測定が下に開示されている。
【００８６】
電源回路のドレイン、ゲート及び整流器の電圧のプロットが図１５に示されている。ドレインと整流器の電圧は、電源回路のプローブの影響を削減するために、直列で２．２ｐＦの容量でオシロスコープのプローブを用いて測定される。これは測定においてＡ＝０．１９の減衰をもたらし、測定した電圧からＤＣ成分を除去する。電源回路の成分値は表１にリスト化されている。電源回路のスイッチング周波数はｆS＝４９ＭＨｚである。開ループ出力電圧と出力電圧と電流は、それぞれ、Ｖout＝１０．２Ｖ及びＩ0＝１．０４Ａである。
【００８７】
５０％の負荷サイクルが得られると、Ｉout＝０．５ Ｉ0＝０．５２Ａである。この場合のコンバータの関連電圧の波形のプロットが図９に示されている。変調周波数ｆMは５０％負荷サイクルにおいて最大値である３００ＫＨｚとなり、負荷サイクルが５０％から遠ざかるにつれ落ちる。加えて、これらの条件下では、出力電圧リップルΔＶout,ppは、同様に最高値である。
【００８８】
電源回路において使用されるコンパレータはアナログデバイス社のＡＤ８４６８であり、部品のデータシートは４０ｎｓの伝播遅延を明記している。比較として、高スピードのＴＬＶ３５０１コンパレータは、４．５ｎｓの伝播遅延を有し、１／９倍になっている。これは、同様に他の重要な寄与因子があるので決して限界ではない（調整及び電源オン−オフ回路）。この遅延は、低い変調周波数ｆMと所与のＣoutの高い出力電圧リップルの犠牲のもと、さらに増大しうる。
【００８９】
図１５及び１６は、時間領域、コンパレータ出力（下側の波形）に関するｖcmp+、ｖcmp-、ｖGS、ｖDS、及びｖout（上側の波形）における信号の関係を示している。高い出力電圧リップルは、小さい出力フィルタリングキャパシタンス（Ｃout＝３．３μＦ）によって引きおこされる。
【００９０】
コンバータの効率が、出力電力の関数として図１７（ａ）に示されている。ｆMが軽い負荷条件の下、著しく落ちることが許容されるため、効率は８１％よりも高いピーク効率で広い負荷範囲（２０％負荷よりも大きいところでη＞７５％）に亘って維持される
【００９１】
制御は位相シフトに基づいているので、負荷と共に変わる、小さいＤＣ誤差がｖoutの値において導入される。出力電圧リップルが三角波であることを想定すると（ｉconvは電流矩形波なので合理的である）、ｖoutのピーク値は次のように決定される：
0006767867.tif 000011
0006767867.tif 000012
【００９２】
Ｖoutのオフセットは、
0006767867.tif 000013
によって決定されるため、ｖout,refは、Ｖref及びＲFB1-ＲFB2によって設定される出力電圧の目標値である。Δｔ+及びΔｔ-は、それぞれ、ｖoutがｖout,refを交わる時点からｖoutが最大値及び最小値に到達する時点までの時間遅延である。これら方程式の変数に依存して、ｖout,offsetは正でも負でもよく、Ｉoutと共に減少する。ΔＶoutの測定された依存性は、図１７の下側のプロットに示されている。オフセットと出力リップルの双方が、Ｃoutの増大と共に低減され、一方でスイッチング周波数が低減される。
【００９３】
上で開示されたモデルと実験結果との比較は、近いが完全ではないマッチングを示す。これの理由は、更なる探求の主題であり；能動部品の不完全さと受動部品の公差が主たる寄与因子であると想定される。依然、モデルは、システムの稼働に重要な洞察を与え、コンバータ設計を通して良い見積もりとして使われる。
【００９４】
ヒステリシスベースのバーストモード制御と比較して、共振電力変換装置を制御する新しい方法は、制御回路において有意により遅い且つ高くない部品の使用を許し、ＬＥＤ照明及びＰｏＬコンバータといったコストに敏感なアプリケーションにとって重要である。図示した電源回路及び制御回路は、低コストで商業的に利用可能な部品のみを用いて実施され、ピーク効率が８１％よりも高く広い負荷範囲に亘って高効率である。
【００９５】
図１８は、共振電力変換装置を制御する新しい方法のフローチャート１００である。上記方法は、共振電力変換装置がターンオンされるステップ１１０の方法からスタートする。
【００９６】
共振電力変換装置がターンオンされると、出力電圧及び／又は出力電流は増大する。検知電圧は、出力電圧又は出力電流に対応する共振電力変換装置において提供され、基準電圧は、所望の結果として生じる出力電圧又は共振電力変換装置の出力電流に対応する共振電力変換装置において提供される。
【００９７】
方法のステップ１２０によると、出力電圧及び／又は出力電流は、対応する検知電圧Ｖsenseが基準電圧Ｖref以上になるまで増大しつづけ、
方法のステップ１３０によると、出力電圧及び／又は出力電流は、前回の共振電力変換装置のターンオンから第２時間ｔ2が経過するまでも、増大しつづける。
【００９８】
したがって、検知電圧Ｖsenseが基準電圧Ｖref以上に大きくなり、共振電力変換装置の前回のターンオンから第２時間ｔ2が経過した時に、共振電力変換装置は方法ステップ１４０においてターンオフされる。
【００９９】
共振電力変換装置がターンオンされると、出力電圧及び／又は出力電流は減少する。
【０１００】
方法ステップ１５０によると、出力電圧及び／又は出力電流は、対応する検知電圧Ｖsenseが基準電圧Ｖref以上になるまで減少しつづけ、
方法ステップ１６０によると、出力電圧及び／又は出力電流は、共振電力変換装置の前回のターンオフから第１時間ｔ1が経過するまでも減少しつづける。
【０１０１】
したがって、検知電圧Ｖsenseが基準電圧Ｖref以上であり、且つ、共振電力変換装置が前回ターンオフされてから第１時間ｔ1が経過した時に、共振電力変換装置は方法ステップ１１０においてターンオフされる。
【０１０２】
以下において、超短波（ＶＨＦ）ＤＣ−ＤＣコンバータのための位相シフトバーストモード制御の方法の性質を、検知電圧を二つの閾値と比較するヒステリシスベースの従来の制御方法と比較される。再度、オン−オフ制御可能な電流源がＶＨＦコンバータの低周波数の挙動をモデル化するのに用いられる。大きい出力キャパシタンスが出力電圧フィルタリングに用いられる。モデルは図１９（ａ）に示されている。
【０１０３】
図１９（ｂ）は、従来のヒステリシス制御回路で制御される図１９（ａ）のモデルを示し、図１９（ｃ）は、位相シフトバーストモード制御回路で制御される図１９（ａ）のモデルを示す。
【０１０４】
双方の回路に、Ｖctrlが例えば２ボルトと高い時に、ＶＨＦ電力変換装置は稼働し（ターンオン）、平均的な電流Ｉ0＝２Ａを供給する。ＶＨＦ電力変換装置は、Ｖctrlが低い、例えば、０ボルトの時にターンオフされる。本例では、キャパシタＣout及び負荷Ｒ負荷は、それぞれ、１０μＦ及び１０Ωに設定される。基準電圧Ｖrefは１Ｖに等しく、ネットワークを調整する高いインピーダンス信号Ｈ（ｓ）は、比率Ｖsense／Ｖout＝１：Ｎ、例えば、１：１０を有し、周波数に依存しない。回路構成及び成分値は、名目負荷で目標出力Ｖoutが１０Ｖに等しく、ＶＨＦ電力変換装置が５０％負荷サイクルで稼働するように選択される。ゲートドライバは遅延図１９（ａ）〜（ｃ）の何れの回路においても遅延を生じずＶctrl＝Ｖcmpと想定される。
【０１０５】
図１９（ｂ）に示されたヒステリシスを伴う制御回路において、コンパレータが制御ループに遅延を加えないように、コンパレータの即時的な応答が想定される。本例においては、ヒステリシスウインドウはＶH＝２０ｍＶである。コンパレータは、Ｖsense＜Ｖrefの時コンバータをオンにし、さもなければターンオフする。ヒステリシスで制御されたコンバータのコンバータ電圧のシミュレーション波形が図２０に示されている。
【０１０６】
変調周波数ｆM、即ちコンバータがターンオン及びオフする周波数、は以下で与えられる：
0006767867.tif 000014
この方程式は、コンパレータ、ゲートドライバ、及びコンバータの電力段の伝播遅延ｔDがゼロであるという想定の下導かれ、方程式は、ｔD＜＜１／ｆMの時に良い近似である。高価な部品、例えば、コンパレータ、ゲートドライバ等が、フィードバックループの小さい伝播遅延を実現するためにＶＨＦ設計において使用されなくてはならない。
【０１０７】
図２０におけるＶsense＝ＶrefからＶsense＝Ｖrefまでの時間差ΔＴは、１／（４ｆM）に等しい。ＶH-＞０及びｔD-＞１／（４ｆM）であるならば、図２０に示された波形は、位相シフトバーストモード制御を伴うコンバータのコンバータ電圧のシミュレーション波形を示す図２１に示された波形に変化する。図２０及び２１における波形は、Ｖsense電圧が各Ｖref電圧に、例えば、２μｓ、４μｓ、６μｓ等で同時に交差するように並んでいる。出力電圧リップルは、図２０及び２１において同一であるが、フィードバックループの間の信号伝播遅延は１／（４ｆM）であり、コンバータ電流Ｉconv,H/PS、コンパレータ出力電圧Ｖcmp,H/PS等の間に時間差が見られる。
【０１０８】
上で言及した成分値で、変調周波数は２５０ｋＨｚである。
【０１０９】
図２１において、電力変換装置は、３μｓ、７μｓ、１１μｓ、１５μｓでターンオンされ、電力変換装置は、１μｓ、５μｓ、９μｓ、１３μｓでターンオフされ、第１期間は、２μｓに等しい第２期間に等しく、第４期間、即ちターンオン遅延ｔD,onは、第３期間、即ちターンオフ遅延ｔD,offに等しく、１μｓである。
【０１１０】
位相シフトバーストモード制御を伴うコンバータは、従来のヒステリシス制御を伴うコンバータと同じ出力電圧リップル（即ち、ΔＶout,H＝ΔＶout,PS）を提供し、一方で有意に大きいそれぞれの遅延を伴うフィードバックループにおいて一つ又はそれ以上の部品を使う。結果として生じる遅延は、電力段、コンパレータ、及び（複数の）ゲートドライバの間に任意に分布しうる。小さいが有限の遅延を伴う非常に多くの始動及びシャットダウン技術（自励式ゲートドライバ及びコンバータ）が、位相シフトバーストモード制御を伴うＶＨＦコンバータにおいて利用されうるので、これは、ＶＨＦコンバータにとってとても重要である。
【０１１１】
ターンオン及びターンオフ遅延（ｔD,on及びｔD,off）は、互いに等しい必要はない。フィードバックループにおける任意の組み合わせの部品の何れの一つも、以下の制限のもと、ターンオン及びターンオフの遅延の値に寄与しうる：
0006767867.tif 000015
【０１１２】
ヒステリシス制御を伴うコンバータの出力電圧は、Ｈ（ｓ）-1（Ｖref,H−ＶH）からＨ（ｓ）-1（Ｖref,H＋ＶH）の範囲内にあり、結果的にΔＶout,Hの電圧リップルとなる。
【０１１３】
これは、出力電圧Ｖ0が負荷に依存する、図１９（ｃ）に示された位相シフトバーストモード制御を伴うコンバータの差異である。出力電圧Ｖ0は、増大した負荷と共に減少する。仮にＩout＝１Ａでの出力電圧リップルがΔＶout,PSであり、コンパレータにおける一定の遅延（さもなければ理想的な部品）を想定の下では、Ｖout,PSの平均値は、Ｉout＝０でΔＶout,PS／２からＩout＝Ｉ0でΔＶout,PSまでＩoutと線形に変化する。
【０１１４】
出力電流の関数としての出力電圧Ｖ0の変動は、様々な方法で減少しうる。一つの方法は、基準電圧が出力電圧Ｖ0の関数として変化するのを許し、出力電圧Ｖ0の変化を補償することである。
【０１１５】
図２２（ａ）は、検知電圧２０が平均出力電圧Ｖ0の関数として調節される基準電圧２８と比較される、制御回路を示す。Ｈ1（ｓ）は普通のローパスフィルタである。図示された回路においてＶref1＝Ｖref−（Ｖref,mean−Ｖref）であり、ここで、Ｖref,meanは、ローパスフィルタＨ1（ｓ）の出力である。したがって、Ｖref,mean＝Ｖrefの時Ｖref1＝Ｖrefであり、Ｖref1は平均出力電圧Ｖ0が増大する時に減少し、逆も同様となり、出力電流の関数としての平均出力電圧Ｖ0の変動は弱められる。
【０１１６】
図２２（ｂ）は、検知電圧２０が、コンパレータ出力電圧Ｖcmp,PS１６の平均の関数として調節される基準電圧２８と比較される、別の制御回路を示す。図示された制御回路の稼働は、Ｖcmp,PSの平均値が出力電流のＩoutと共に線形に変化するという事実に基づいている。
【０１１７】
基準電圧Ｖref1は、Ｖref,PS及びローパスフィルタがかけられたＶcmp,PSの重畳によって形成される。補償されたネットワークのレジスタ及びキャパシタの値は、Ｖcmp,PSのａｃ成分が十分に減衰するように選ばれる必要がある。
【０１１８】
図示された制御回路において、コンバータが５０％変調で稼働する時、Ｖcmp,PSの平均値はＶrefに等しい。出力電流Ｉoutが減少されると、Ｖcmp,PSの平均値が減少され、したがって、基準電圧Ｖref1２８を減少させると、その結果、減少した出力電流Ｉoutに別に起因する出力電圧Ｖ0の増大を弱める。出力電流Ｉoutが増大されると、Ｖcmp,PSの平均値が増大され、したがって、基準電圧Ｖref1２８を増大し、増大した出力電流Ｉoutに別に起因する出力電圧Ｖ0の減少を弱める。Ｖref1は、以下の式で計算される：
0006767867.tif 000016
.
【図１】
0006767867.tif 000017
【図２】
0006767867.tif 000018
【図３】
0006767867.tif 000019
【図４】
0006767867.tif 000020
【図５】
0006767867.tif 000021
【図６】
0006767867.tif 000022
【図７】
0006767867.tif 000023
【図８】
0006767867.tif 000024
【図９】
0006767867.tif 000025
【図１０】
0006767867.tif 000026
【図１１】
0006767867.tif 000027
【図１２】
0006767867.tif 000028
【図１３】
0006767867.tif 000029
【図１４】
0006767867.tif 000030
【図１５】
0006767867.tif 000031
【図１６】
0006767867.tif 000032
【図１７】
0006767867.tif 000033
【図１８】
0006767867.tif 000034
【図１９】
0006767867.tif 000035
【図２０】
0006767867.tif 000036
【図２１】
0006767867.tif 000037
【図２２】
0006767867.tif 000038