(57)【特許請求の範囲】
【請求項１】
電極構造体であって、
半導体層と、
前記半導体層上に設けられる絶縁膜と、
前記絶縁膜上に設けられる電極と、を備えており、
前記絶縁膜が、Ａｌ２О３とＳｉО２とが混合された非晶質であり、
前記絶縁膜では、非晶質の前記Ａｌ２О３からなるＡｌ２О３層と非晶質の前記ＳｉО２からなるＳｉО２層が交互に積層されており、
前記半導体層が、窒化物半導体層であり、
前記半導体層の表面には、前記Ａｌ２О３層が配置される、電極構造体。
【請求項２】
前記Ａｌ２О３層の厚みが２．０ｎｍ以下であり、
前記ＳｉО２層の厚みが２．０ｎｍ以下である、請求項１に記載の電極構造体。
【請求項３】
請求項１又は２に記載の前記電極構造体が絶縁ゲートとして用いられる半導体装置。
【請求項４】
電極構造体の製造方法であって、
半導体層上にＡｌ２О３とＳｉО２とが混合された非晶質の絶縁膜を形成する絶縁膜形成工程と、
前記絶縁膜上に電極を形成する電極形成工程と、を備えており、
前記絶縁膜形成工程は、非晶質の前記Ａｌ２О３からなるＡｌ２О３層と、非晶質の前記ＳｉО２からなるＳｉО２層とを交互に積層する積層工程を有し、
前記半導体層が、窒化物半導体層であり、
前記積層工程では、前記半導体層の表面に前記Ａｌ２О３層を配置する、電極構造体の製造方法。
【請求項５】
前記積層工程が原子堆積法を利用して実施される、請求項４に記載の電極構造体の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書は、電極構造体、電極構造体を用いる半導体装置及び電極構造体の製造方法を開示する。詳細には、半導体層と電極との間に絶縁膜を備える電極構造体に関する。
【背景技術】
【０００２】
半導体装置には、半導体層と、半導体層上に設けられる絶縁膜と、絶縁膜上に設けられる電極を備える電極構造体が用いられることがある。すなわち、このような電極構造体では、半導体層と電極との間に絶縁膜が配置されている。例えば、特許文献１には、ＩＩＩ族窒化物からなる半導体層とゲート電極との間に絶縁膜が形成された電極構造体を用いた半導体装置が開示されている。この半導体装置は、ＭОＳ型ＨＥＭＴである。絶縁膜は、Ａｌ２Ｏ３とＳｉＯ２によって形成されている。この絶縁膜に用いられるＡｌ２Ｏ３とＳｉＯ２は混晶となっている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−５４３４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１の電極構造体が備える絶縁膜は混晶のＡｌ２Ｏ３とＳｉＯ２によって形成されているため、絶縁膜には結晶粒界が存在し、電流が流れやすくなっている。このため、絶縁膜を通って、電極から半導体層に流れるリーク電流が大きくなり、絶縁膜の絶縁耐性が低くなるという問題あった。本明細書は、絶縁膜を介して電極から半導体層へ流れるリーク電流が小さい電極構造体を開示する。
【課題を解決するための手段】
【０００５】
本明細書に開示する電極構造体は、半導体層と、半導体層上に設けられる絶縁膜と、絶縁膜上に設けられる電極と、を備えている。絶縁膜は、Ａｌ２О３とＳｉО２とが混合された非晶質である。
【０００６】
上記の電極構造体では、半導体層と電極との間に絶縁膜が設けられており、この絶縁膜は、Ａｌ２О３とＳｉО２とが混合された非晶質となっている。絶縁膜が非晶質であるため、絶縁膜には電流が流れ難くなる。このため、電極から半導体層へ流れるリーク電流を小さくすることができる。
【０００７】
また、本明細書が開示する電極構造体の製造方法は、半導体層上にＡｌ２О３とＳｉО２とが混合された非晶質の絶縁膜を形成する絶縁膜形成工程と、絶縁膜上に電極を形成する電極形成工程と、を備えている。また、絶縁膜形成工程は、非晶質のＡｌ２О３からなるＡｌ２О３層と、非晶質のＳｉО２からなるＳｉО２層とを交互に積層する積層工程を有している。
【０００８】
上記の電極構造体の製造方法では、非晶質のＡｌ２О３からなるＡｌ２О３層と、非晶質のＳｉО２からなるＳｉО２層とを交互に積層して、半導体層上に絶縁膜を形成する。したがって、非晶質のＡｌ２О３層と非晶質のＳｉО２層から形成される絶縁膜についても、非晶質にすることができる。このため、電極から半導体層へ流れるリーク電流が小さい電極構造体を製造することができる。
【図面の簡単な説明】
【０００９】
【図１】実施例１に係る半導体装置の概略構成を示す断面図。
【図２】図１の要部ＩＩの断面図。
【図３】実施例１に係る半導体装置について、絶縁膜に流れるリーク電流を示すグラフ。
【図４】実施例１に係る半導体装置について、絶縁膜の破壊電界強度を示すグラフ。
【図５】実施例２に係る半導体装置の概略構成を示す断面図。
【図６】実施例３に係る半導体装置の概略構成を示す断面図。
【図７】実施例４に係る半導体装置の概略構成を示す断面図。
【図８】実施例５に係る半導体装置の概略構成を示す断面図。
【図９】実施例６に係る半導体装置の概略構成を示す断面図。
【発明を実施するための形態】
【００１０】
以下に説明する実施例の主要な特徴を列記しておく。なお、以下に記載する技術要素は、それぞれ独立した技術要素であって、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。
【００１１】
（特徴１）本明細書が開示する電極構造体では、絶縁膜は、非晶質のＡｌ２О３からなるＡｌ２О３層と非晶質のＳｉО２からなるＳｉО２層が交互に積層されていてもよい。このような構成によると、絶縁膜は、非晶質のＡｌ２О３層と非晶質のＳｉО２層が交互に積層した構造となり、絶縁膜を構成する各層の全てが非晶質となる。このため、絶縁膜をより確実に非晶質とすることができる。
【００１２】
（特徴２）本明細書が開示する電極構造体では、絶縁膜のＡｌ２О３層の厚みが２．０ｎｍ以下であってもよく、ＳｉО２層の厚みが２．０ｎｍ以下であってもよい。このような構成によると、絶縁膜を構成するＡｌ２О３層とＳｉО２層の各層の厚みを好適に薄くすることができる。各層が薄いと、非晶質を維持し易くなる。このため、Ａｌ２О３層又はＳｉО２層の各層をより確実に非晶質に構成することができる。
【００１３】
（特徴３）本明細書が開示する電極構造体では、半導体層は窒化物半導体層であってもよい。このような構成によると、窒化物半導体を備える半導体層上にＡｌ２О３とＳｉО２からなる絶縁膜を設ける構成となる。このため、電極構造体おいて、バンドギャップを大きくすることができると共に、半導体層と絶縁膜との間の界面準位を小さくすることができる。
【００１４】
（特徴４）本明細書が開示する電極構造体は、半導体装置の絶縁ゲートとして用いてもよい。このような構成によると、電極構造体はゲート電極を備える半導体装置に用いることができる。このため、絶縁膜を介してゲート電極から半導体層へ流れるリーク電流を小さくすることができ、半導体装置を好適に作動させることができる。
【００１５】
（特徴５）本明細書が開示する電極構造体の製造方法では、積層工程が原子堆積法を利用して実施されてもよい。このような構成によると、絶縁膜を成膜する際に、絶縁膜の材料を１原子ずつ積層することができる。したがって、Ａｌ２О３層又はＳｉО２層の各層をより薄くすることができる。このため、Ａｌ２О３層又はＳｉО２層の各層をより確実に非晶質にすることができ、絶縁膜をより確実に非晶質にすることができる。
【実施例１】
【００１６】
以下、実施例１の半導体装置１について説明する。本実施例の半導体装置１は、ＭＯＳＦＥＴである。図１に示すように、半導体装置１は、半導体基板２と、半導体層４と、絶縁膜１０と、ゲート電極２４と、ソース電極２０と、ドレイン電極２２とを備えている。なお、本明細書では、半導体層と、半導体層上に設けられる絶縁膜と、絶縁膜上に設けられる電極を備える構成を電極構造体という。したがって、本実施例の電極構造体は、半導体層４と、絶縁膜１０と、ゲート電極２４と備えている。
【００１７】
半導体基板２は、シリコンによって構成されている。なお、半導体基板２は、表面に半導体層を結晶成長させることができればよく、例えば、サファイアやＳｉＣ等によって構成されていてもよい。
【００１８】
半導体層４は、半導体基板２上に設けられる。半導体層４は、ｐ型窒化物半導体層６と、ｎ型窒化物半導体層８を備えている。ｐ型窒化物半導体層６は、半導体基板２の表面に設けられている。ｎ型窒化物半導体層８は、ｐ型窒化物半導体層６の一部に設けられている。すなわち、半導体層４の上面には、ｐ型窒化物半導体層６と、ｎ型窒化物半導体層８が露出する。なお、本実施例では、窒化物半導体層６はｐ型であるが、ｉ型であってもよい。
【００１９】
絶縁膜１０は、半導体層４上に設けられる。絶縁膜１０は、ｐ型窒化物半導体層６の表面全体と、ｎ型窒化物半導体層８の表面の一部を覆うように設けられる。絶縁膜１０は、Ａｌ２О３とＳｉО２によって形成されている。絶縁膜１０では、Ａｌ２О３とＳｉО２は結晶粒界のない状態で混合されており、絶縁膜１０は非晶質となっている。具体的には、図２に示すように、絶縁膜１０では、非晶質のＡｌ２О３からなるＡｌ２О３層１２と、非晶質のＳｉО２からなるＳｉО２層１４とが交互に積層している。絶縁膜１０の最下層、すなわち、半導体層４の表面に接する層は、Ａｌ２О３層１２となっている。そのＡｌ２О３層１２の表面にＳｉО２層１４が設けられており、さらにそのＳｉО２層１４の表面にはＡｌ２О３層１２が設けられている。このように、絶縁膜１０では、Ａｌ２О３層１２とＳｉО２層１４とが交互に繰り返し積層されている。なお、絶縁膜１０の最下層（すなわち、半導体層４と接する層）は、Ａｌ２О３層１２であってもよいし、ＳｉО２層１４であってもよいが、本実施例のようにＡｌ２О３層１２であることが好ましい。半導体層４の表面にＡｌ２О３層１２を配置すると、半導体層４と絶縁膜１０との間の界面準位を小さくすることができる。
【００２０】
Ａｌ２О３層１２の厚みは２．０ｎｍ以下であることが好ましく、本実施例では約０．２ｎｍである。Ａｌ２О３層１２の厚みが２．０ｎｍ以下であると、Ａｌ２О３層１２は、Ａｌ２О３が１分子又はわずか数分子が積層した、極めて薄い状態となる。Ａｌ２О３が積層方向に薄く配置されることによって、Ａｌ２О３は結晶粒界を生じ難くなり、Ａｌ２О３層１２は非晶質を維持し易くなる。また、ＳｉО２層１４の厚みは２．０ｎｍ以下であることが好ましく、本実施例では約０．０５ｎｍである。ＳｉО２層１４の厚みが２．０ｎｍ以下であると、ＳｉО２が積層方向に薄く配置され、ＳｉО２は結晶粒界を生じ難くなり、ＳｉО２層１４は非晶質となる構造を維持し易くなる。このため、絶縁膜１０は、非晶質のＡｌ２О３層１２と非晶質のＳｉО２層１４を積層したものとなり、絶縁膜１０全体についても非晶質とすることができる。絶縁膜１０が非晶質であると、絶縁膜１０には結晶粒界がないため、絶縁膜１０に電流が流れ難くなる。
【００２１】
ゲート電極２４は、絶縁膜１０の表面に設けられている。また、ソース電極２０及びドレイン電極２２は、ｎ型窒化物半導体層８の表面に設けられている。ソース電極２０とドレイン電極２２は離間して配置されている。ソース電極２０とドレイン電極２２との間には、絶縁膜１０及びゲート電極２４が配置されている。ソース電極２０は、絶縁膜１０及びゲート電極２４と離間しており、ドレイン電極２２は、絶縁膜１０及びゲート電極２４と離間している。
【００２２】
ゲート電極２４にオン電圧を印加すると、絶縁膜１０の下面に反転層が形成される。このため、ソース電極２０からｎ型窒化物半導体層８に供給された電子は、反転層を通過してドレイン電極２２に移動する。絶縁膜１０は非晶質であるため、絶縁膜１０には電流が流れ難くなっている。このため、ゲート電極２４にオン電圧を印加した際に、ゲート電極２４から半導体層４へ流れるリーク電流が小さくなる。
【００２３】
次に、半導体装置１に用いられる電極構造体の製造方法について説明する。なお、本実施例では、絶縁膜１０を形成する方法に特徴があり、その他の工程については従来公知の工程を用いることができる。このため、以下では、本実施例の特徴部分のみを説明し、その他の工程については説明を省略する。
【００２４】
半導体装置１に用いられる電極構造体の製造方法は、半導体層４上にＡｌ２О３とＳｉО２とが混合された非晶質の絶縁膜１０を形成する絶縁膜形成工程と、絶縁膜１０上にゲート電極２４を形成する電極形成工程と、を備えている。
【００２５】
絶縁膜形成工程は、非晶質のＡｌ２О３からなるＡｌ２О３層１２と、非晶質のＳｉО２からなるＳｉО２層１４とを交互に積層する積層工程を有している。まず、ｐ型窒化物半導体層６の表面とｎ型窒化物半導体層８の表面の一部を覆うように、Ａｌ２О３層１２を成膜する。Ａｌ２О３層１２の成膜には、原子層堆積法（ＡＬＤ法）を用いる。原子層堆積法は、Ａｌの原料としてトリメチルアルミニウム（ＴＭＡｌ）を用い、酸素の原料として水を用いて、公知の方法で実施する。なお、酸素の原料としては、水の代わりにオゾン又は酸素ラジカルを用いてもよい。原子層堆積法を用いてＡｌを酸化させることによって、積層方向（図２の上下方向）にＡｌ２О３が１分子存在するＡｌ２О３層１２を形成することができる。したがって、Ａｌ２О３層１２の厚みは薄くなり、結晶粒界が生じ難くなる。このため、Ａｌ２О３層１２は非晶質となる。
【００２６】
続いて、Ａｌ２О３層１２の表面に、原子層堆積法を用いてＳｉО２層１４を成膜する。原子層堆積法では、Ｓｉの原料としてトリスジメチルアミノシラン（ＴＤＭＡＳ）を用い、酸素の原料として酸素ラジカルを用いる。原子層堆積法を用いてＳｉを酸化させることによって、積層方向（図２の上下方向）にＳｉО２が１分子存在するＳｉО２層１４を形成することができる。したがって、ＳｉО２層１４の厚みは薄くなり、結晶粒界が生じ難くなる。このため、ＳｉО２層１４は非晶質となる。
【００２７】
さらに、ＳｉО２層１４の表面に原子層堆積法を用いてＡｌ２О３層１２を成膜し、成膜したＡｌ２О３層１２の表面に原子層堆積法を用いてＳｉО２層１４を成膜する。このように、Ａｌ２О３層１２とＳｉО２層１４を交互に繰り返して成膜して、絶縁膜１０を形成する。原子層堆積法を用いると、１分子のＡｌ２О３からなるＡｌ２О３層１２と、１分子のＳｉО２からなるＳｉО２層１４とが交互に積層した絶縁膜１０を形成することができる。絶縁膜１０を構成するＡｌ２О３層１２及びＳｉО２層１４の各層は、すべて非晶質であるため、絶縁膜１０も非晶質となる。
【００２８】
半導体層上に絶縁膜が形成された後、電極形成工程によって、絶縁膜上に電極が形成される。絶縁膜１０上にゲート電極２４を形成することにより、半導体層４とゲート電極２４との間に絶縁膜１０を備えた電極構造体を製造することができる。
【００２９】
図３を参照して、絶縁膜１０を介してゲート電極２４から半導体層４へ流れるリーク電流について説明する。本実施例の半導体装置１を用いて、絶縁膜１０に流れるリーク電流を測定した。なお、半導体装置１が備える絶縁膜１０は、透過電子線回析を用いて、非晶質であることを確認した。比較例として、絶縁膜に結晶のＡｌ２О３層を備えた半導体装置と、絶縁膜に非結晶のＡｌ２О３層を備えた半導体装置を用いて同様の実験を行った。図３に示すように、比較例の結晶のＡｌ２О３層は、２ＭＶ／ｃｍ以下であっても、リーク電流が大きかった。また、非結晶のＡｌ２О３層は、２ＭＶ／ｃｍではリーク電流が見られず、３ＭＶ／ｃｍになるとリーク電流が見られ、８ＭＶ／ｃｍを超えるとリーク電流は大きくなっていた。一方、本実施例の絶縁膜１０は、４ＭＶ／ｃｍまではリーク電流が見られず、４ＭＶ／ｃｍを超えると徐々にリーク電流が見られ、１０ＭＶ／ｃｍを超えるとリーク電流は大きくなっていた。この結果から、絶縁膜１０は、リーク電流が小さいことがわかった。したがって、絶縁膜１０を備える本実施例の半導体装置１は、ゲート電極２４から半導体層４へ流れるリーク電流が小さいということができる。
【００３０】
図４を参照して、絶縁膜１０の絶縁破壊電界強度について説明する。本実施例の半導体装置１を用いて、絶縁破壊電圧を測定した。電圧を徐々に上げていき、電流が急激に増加し、電気的な破壊を起こした値を測定した。比較例として、絶縁膜に結晶のＡｌ２О３層を備えた半導体装置と、絶縁膜に非結晶のＡｌ２О３層を備えた半導体装置を用いて同様の実験を行った。図４に示すように、比較例の結晶のＡｌ２О３層の絶縁破壊電圧は１ＭＶ／ｃｍ以下と非常に低かった。また、非結晶のＡｌ２О３層の絶縁破壊電圧は約８ＭＶ／ｃｍであった。一方、本実施例の絶縁膜１０の絶縁破壊電圧は１０ＭＶ／ｃｍを超えるものであった。この結果から、本実施例の絶縁膜１０は、絶縁破壊電界強度が高いことがわかった。
【００３１】
本実施例の絶縁膜１０は、非晶質のＡｌ２О３層１２と非晶質のＳｉО２層１４を交互に積層して形成されており、絶縁膜１０は非晶質となっている。このため、上述したように、絶縁膜１０を用いた電極構造体では、ゲート電極２４から半導体層４へ流れるリーク電流が小さくなり、絶縁膜１０の絶縁破壊電界強度が高くなる。また、例えば、非晶質のＳｉО２からなる絶縁膜を用いても、リーク電流を小さくすることができる。しかしながら、非晶質のＳｉО２からなる絶縁膜は、誘電率が低いため、オン抵抗が高くなるという問題がある。これに対して、本実施例の絶縁膜１０は誘電率が高いため、絶縁膜１０を用いると、リーク電流を小さくすることができると共に、オン抵抗を低くすることができる。
【００３２】
なお、本実施例では、半導体層４に窒化物半導体を用いているが、このような構成に限定されない。電極と半導体層との間に絶縁膜を備える電極構造体であれば、その絶縁膜に本実施例の絶縁膜１０を適用することができる。
【００３３】
なお、本実施例では、絶縁膜１０を構成するＡｌ２О３層１２及びＳｉО２層１４を、原子層堆積法を用いて成膜しているが、このような構成に限定されない。例えば、化学気相堆積法（ＣＶＤ法）やスパッタリング法等の公知の方法を用いて成膜してもよい。化学気相堆積法やスパッタリング法を用いて絶縁膜を形成すると、各Ａｌ２О３層及び各ＳｉО２層は１分子からなる層にならず、数個の分子からなる層が形成される。このような構成であっても、各層の積層方向の厚みを薄くすることができるため、各層を非晶質にすることができる。このため、絶縁膜を非晶質にすることができる。なお、化学気相堆積法を用いる場合には、例えば、トリメチルアルミニウム（ＴＭＡｌ）と酸素ラジカルとを原料としてＡｌ２О３層を成膜し、シラン又はテトラエトキシシラン（ＴＥＯＳ）Ｉと酸素ラジカルを原料としてＳｉО２層を成膜することができる。また、スパッタリング法を用いる場合には、例えば、Ａｌ２О３ターゲットをＡｒプラズマでスパッタリングすることでＡｌ２О３層を成膜し、ＳｉО２ターゲットをＡｒプラズマでスパッタリングすることでＳｉО２層を成膜できる。
【００３４】
また、本実施例では、Ａｌ２О３層１２とＳｉО２層１４を別個に成膜しているが、絶縁膜が非晶質になればよく、このような構成に限定されない。例えば、スパッタリング法を用いて、Ａｌ２О３ターゲットとＳｉО２ターゲットを同時にスパッタリングしてもよい。
【００３５】
本明細書が開示する絶縁膜は、実施例１に示した電極構造体の構成に限定されるものではなく、半導体層と電極との間に配置されるものであれば適用することができる。以下に図５〜９を参照して、本明細書が開示する絶縁膜を備える電極構造体を用いた半導体装置の例を示す。なお、以下の絶縁膜１０ｂ、１０ｃ、１０ｄ及び１０ｅは、実施例１の絶縁膜１０と同様の構成であり、非晶質のＡｌ２О３層１２と非晶質のＳｉО２層１４が交互に積層された構造である。
【実施例２】
【００３６】
図５に示すように、実施例２の半導体装置１ａは、半導体基板２ａ上に設けられる半導体層４ａがｎ型窒化ガリウム（ＧａＮ）からなる。半導体装置１ａは、半導体層４ａの表面に設けられる一方の電極２０aと、絶縁膜１０aの表面に設けられる他方の電極２４aを備えている。半導体装置１ａは、例えば、キャパシタである。このような半導体装置１ａにおいても、半導体層４ａと他方の電極２４ａとの間にＡｌ２О３層１２とＳｉО２層１４からなる絶縁膜１０ａを配置することができる。したがって、半導体装置１ａにおいても、半導体層４ａと他方の電極２４ａとの間のリーク電流を小さくすることができる。このように、本明細書が開示する電極構造体は、トランジスタに限定して用いられるものではない。絶縁膜を備える半導体装置であれば用いることができ、絶縁膜を介したリーク電流を小さくすることができる。
【実施例３】
【００３７】
図６に示すように、実施例３の半導体装置１ｂは、ｉ型窒化ガリウム（ｉ−ＧａＮ）層６ｂとｉ型窒化アルミニウムガリウム（ｉ−ＡｌＧａＮ）層８ｂを備える半導体層４ｂを備えている。ｉ型窒化ガリウム層６ｂは、半導体基板２ｂ上に設けられている。ｉ型窒化アルミニウムガリウム層８ｂは、ｉ型窒化ガリウム層６ｂ上に設けられている。絶縁膜１０ｂは、半導体層４ｂ上に設けられている。ゲート電極２４ｂは、絶縁膜１０ｂ上に設けられている。ソース電極２０ｂ及びドレイン電極２２ｂは、ｉ型窒化アルミニウムガリウム層８ｂ上に設けられている。このような半導体装置１ｂにおいても、半導体層４ｂとゲート電極２４ｂとの間に絶縁膜１０ｂを配置することによって、半導体層４ｂとゲート電極２４ｂとの間のリーク電流を小さくすることができる。
【実施例４】
【００３８】
図７に示すように、実施例４の半導体装置１ｃの半導体層４ｃは、ｉ型窒化ガリウム（ｉ−ＧａＮ）層６ｃと、ｉ型窒化アルミニウムガリウム（ｉ−ＡｌＧａＮ）層８ｃを備えている。ｉ型窒化アルミニウムガリウム層８ｃの表面には、ＳｉО２層３０が設けられている。ＳｉО２層３０からｉ型窒化ガリウム層６ｃに達するまで、ＳｉО２層３０、ｉ型窒化アルミニウムガリウム層８ｃ及びｉ型窒化ガリウム層６ｃの一部が除去されており、除去された表面（リセス部）に絶縁膜１０ｃが設けられている。ゲート電極２４ｃは、絶縁膜１０ｃの表面を、リセス部を覆うように設けられている。このような半導体装置１ｃにおいても、半導体層４ｃとゲート電極２４ｃとの間に絶縁膜１０ｃを配置することによって、半導体層４ｃとゲート電極２４ｃとの間のリーク電流を小さくすることができる。
【実施例５】
【００３９】
図８に示すように、実施例５の半導体装置１ｄの半導体層４ｄは、ｎ型窒化ガリウム（ｎ−ＧａＮ）層６ｄと、ｐ型窒化ガリウム（ｐ−ＧａＮ）層８ｄと、ｎ＋型窒化ガリウム（ｎ＋−ＧａＮ）層９ｄを備えている。ｎ＋型窒化ガリウム層９ｄからｎ型窒化ガリウム層６ｄに達するまで、ｎ＋型窒化ガリウム層９ｄ、ｐ型窒化ガリウム層８ｄ及びｎ型窒化ガリウム層６ｄの一部が除去されており、除去された表面に絶縁膜１０ｄが設けられている。ゲート電極２４ｄは、除去された部分を覆うように、絶縁膜１０ｄの表面に設けられている。ソース電極２０ｄは、ｐ型窒化ガリウム層８ｄと、ｎ＋型窒化ガリウム層９ｄの表面に設けられている。ドレイン電極２２ｄは、半導体基板２ｄに接するように設けられている。このような半導体装置１ｄにおいても、半導体層４ｄとゲート電極２４ｄとの間に絶縁膜１０ｄを配置することによって、半導体層４ｄとゲート電極２４ｄとの間のリーク電流を小さくすることができる。
【実施例６】
【００４０】
図９に示すように、実施例６の半導体装置１ｅの半導体層４ｅは、ｎ型窒化ガリウム（ｎ−ＧａＮ）層６ｅと、ｐ型窒化ガリウム（ｐ−ＧａＮ）層７ｅと、ｉ型窒化ガリウム（ｉ−ＧａＮ）層８ｅと、ｎ＋型窒化ガリウム（ｎ＋−ＧａＮ）層９ｅを備えている。ｎ型窒化ガリウム層６ｅは、半導体基板２ｅ上に設けられている。ｐ型窒化ガリウム層７ｅは、ｎ型窒化ガリウム層６ｅの表面の一部に設けられている。ｉ型窒化ガリウム層８ｅは、ｎ型窒化ガリウム層６ｅの表面にうち、ｐ型窒化ガリウム層７ｅが設けられていない部分の表面と、ｐ型窒化ガリウム層７ｅの表面に設けられている。ｎ＋型窒化ガリウム層９ｅは、ｉ型窒化ガリウム層８ｅの一部に設けられている。絶縁膜１０ｅは、ｉ型窒化ガリウム層８ｅの表面と、ｎ＋型窒化ガリウム層９ｅの表面の一部とを覆うように設けられている。ゲート電極２４ｅは、絶縁膜１０ｅ上に設けられている。ソース電極２０ｅは、ｎ＋型窒化ガリウム層９ｅ上に設けられている。ドレイン電極２２ｅは、半導体基板２ｅに接するように設けられている。このような半導体装置１ｅにおいても、半導体層４ｅとゲート電極２４ｅとの間に絶縁膜１０ｅを配置することによって、半導体層４ｅとゲート電極２４ｅとの間のリーク電流を小さくすることができる。
【００４１】
実施例２〜６に示すように、本明細書が開示する絶縁膜は、種々の半導体装置に用いることができる。これらの半導体装置においても、電極と半導体層との間に本明細書が開示する絶縁膜を配置することによって、電極から半導体層に流れるリーク電流を小さくすることができる。
【００４２】
以上、本明細書に開示の技術の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。
【符号の説明】
【００４３】
１：半導体装置
２：半導体基板
４：半導体層
６：ｐ型窒化物半導体層
８：ｎ型窒化物半導体層
１０：絶縁膜
１２：Ａｌ２О３層
１４：ＳｉО２層
２０：ソース電極
２２：ドレイン電極
２４：ゲート電極
【図１】
0006707995.tif 000002
【図２】
0006707995.tif 000003
【図３】
0006707995.tif 000004
【図４】
0006707995.tif 000005
【図５】
0006707995.tif 000006
【図６】
0006707995.tif 000007
【図７】
0006707995.tif 000008
【図８】
0006707995.tif 000009
【図９】
0006707995.tif 000010