(57)【特許請求の範囲】
【請求項１】
ドーピング作用を備えた官能基を有する自己組織化単分子層と、
前記官能基と接する、ＭｏＳ2、ＷＳ2、ＭｏＳｅ2又はＷＳｅ2を含む二次元半導体材料膜と、
を有し、
前記自己組織化単分子層は、平面視で互いに離間した２つの部分を有し、
前記二次元半導体材料は、前記２つの部分間に架橋されていることを特徴とする半導体装置。
【請求項２】
前記官能基は、ＮＨ2基、ＮＨ（ＣＨ3）基、Ｎ（ＣＨ3）2基、ＣＦ3基又はＣＯＯＨ基であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記自己組織化単分子層は、
第１の極性のドーピング作用を備えた第１の官能基を有する第１の自己組織化単分子層と、
前記第１の極性とは逆の第２の極性のドーピング作用を備えた第２の官能基を有する第２の自己組織化単分子層と、
を有し、
前記第１の自己組織化単分子層と前記第２の自己組織化単分子層とが互いに接していることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記第２の極性のドーピング作用を備えた第３の官能基を有する第３の自己組織化単分子層を有し、
前記第３の自己組織化単分子層と前記第１の自己組織化単分子層とが互いに接し、
前記第１の自己組織化単分子層が前記第２の自己組織化単分子層及び前記第３の自己組織化単分子層に挟まれていることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記自己組織化単分子層は、平面視で互いから離間した２つの部分を有することを特徴とする請求項１又は２に記載の半導体装置。
【請求項６】
基板の上方にドーピング作用を備えた官能基を有する自己組織化単分子層を形成する工程と、
前記官能基と接する、ＭｏＳ2、ＷＳ2、ＭｏＳｅ2又はＷＳｅ2を含む二次元半導体材料膜を設ける工程と、
を有し、
前記自己組織化単分子層は、平面視で互いに離間した２つの部分を有し、
前記二次元半導体材料は、前記２つの部分間に架橋されることを特徴とする半導体装置の製造方法。
【請求項７】
前記自己組織化単分子層を形成する工程は、
第１の極性のドーピング作用を備えた第１の官能基を有する第１の自己組織化単分子層を形成する工程と、
前記第１の自己組織化単分子層の一部を除去する工程と、
前記基板の上方に、前記第１の極性とは逆の第２の極性のドーピング作用を備えた第２の官能基を有する第２の自己組織化単分子層を、前記第１の自己組織化単分子層と接するように形成する工程と、
を有することを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
前記自己組織化単分子層を形成する工程は、
第１の極性のドーピング作用を備えた第１の官能基を有する第１の自己組織化単分子層を形成する工程と、
前記第１の自己組織化単分子層の一部を２箇所で除去する工程と、
前記基板の上方に、前記第１の極性とは逆の第２の極性のドーピング作用を備えた第２の官能基を有する第２の自己組織化単分子層及び前記第２の極性のドーピング作用を備えた第３の官能基を有する第３の自己組織化単分子層を、いずれも前記第１の自己組織化単分子層と接し、前記第１の自己組織化単分子層が前記第２の自己組織化単分子層及び前記第３の自己組織化単分子層に挟まれるように形成する工程と、
を有することを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項９】
前記自己組織化単分子層の一部を除去して前記自己組織化単分子層に、平面視で互いから離間した２つの部分を設ける工程を有することを特徴とする請求項６に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
シリコンに代わる半導体材料としてＭｏＳ2、ＷＳ2、ＭｏＳｅ2、ＷＳｅ2等の二次元半導体材料が注目を浴びている。しかしながら、二次元半導体材料には、実用化に向けて種々の課題がある。例えば、コンタクト抵抗の低減が困難であったり、ｐｎ接合の実現が困難であったりする。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−１９９３０５号公報
【特許文献２】特開２００７−１７３５１８号公報
【非特許文献】
【０００４】
【非特許文献１】Suh et al., Nano Lett. 14 (2014) 6976
【非特許文献２】Li et al., ACS nano 7 (2013) 9
【非特許文献３】H. Sugimura et al., Surf. Interf. Anal. 34 (2002) 550
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、二次元半導体材料を用いつつコンタクト抵抗を低減することができる半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
半導体装置の一態様には、ドーピング作用を備えた官能基を有する自己組織化単分子層と、前記官能基と接する、ＭｏＳ2、ＷＳ2、ＭｏＳｅ2又はＷＳｅ2を含む二次元半導体材料膜と、が含まれる。前記自己組織化単分子層は、平面視で互いに離間した２つの部分を有し、前記二次元半導体材料は、前記２つの部分間に架橋されている。
【０００７】
半導体装置の製造方法の一態様では、基板の上方にドーピング作用を備えた官能基を有する自己組織化単分子層を形成し、前記官能基と接する、ＭｏＳ2、ＷＳ2、ＭｏＳｅ2又はＷＳｅ2を含む二次元半導体材料膜を設ける。前記自己組織化単分子層は、平面視で互いに離間した２つの部分を有し、前記二次元半導体材料は、前記２つの部分間に架橋される。
【発明の効果】
【０００８】
上記の半導体装置等によれば、自己組織化単分子層に含まれる官能基の影響で二次元半導体材料膜中に適切に電荷が生じるため、コンタクト抵抗を低減することができる。
【図面の簡単な説明】
【０００９】
【図１】第１の実施形態に係る半導体装置の構造を示す断面図である。
【図２Ａ】第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図２Ｂ】図２Ａに引き続き、半導体装置の製造方法を工程順に示す断面図である。
【図２Ｃ】図２Ｂに引き続き、半導体装置の製造方法を工程順に示す断面図である。
【図３】自己組織化単分子層の形成方法を示す図である。
【図４】二次元半導体材料膜の転写方法を工程順に示す断面図である。
【図５】第２の実施形態に係る半導体装置の構造を示す断面図である。
【図６Ａ】第２の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図６Ｂ】図６Ａに引き続き、半導体装置の製造方法を工程順に示す断面図である。
【図７】第３の実施形態に係る半導体装置の構造を示す断面図である。
【図８Ａ】第３の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図８Ｂ】図８Ａに引き続き、半導体装置の製造方法を工程順に示す断面図である。
【図８Ｃ】図８Ｂに引き続き、半導体装置の製造方法を工程順に示す断面図である。
【図９】第４の実施形態に係る半導体装置の構造を示す断面図である。
【図１０Ａ】第４の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図１０Ｂ】図１０Ａに引き続き、半導体装置の製造方法を工程順に示す断面図である。
【図１１】電極の好ましい形成方法を工程順に示す平面図である。
【発明を実施するための形態】
【００１０】
以下、実施形態について添付の図面を参照しながら具体的に説明する。
【００１１】
（第１の実施形態）
先ず、第１の実施形態について説明する。図１は、第１の実施形態に係る半導体装置の構造を示す断面図である。
【００１２】
第１の実施形態に係る半導体装置１００では、図１（ａ）に示すように、シリコン基板１０１上にシリコン酸化膜１０２が形成され、シリコン酸化膜１０２上に自己組織化単分子層（self-assembled monolayer：ＳＡＭ）１０３が形成されている。自己組織化単分子層１０３上に二次元半導体材料膜１０４が形成され、二次元半導体材料膜１０４上に電極１０５及び電極１０６が形成されている。
【００１３】
自己組織化単分子層１０３には、図１（ｂ）に示すように、アルキル基等の官能基１１１及びドーピング作用を備えた官能基１１２が含まれ、官能基１１１はシリコン酸化膜１０２の表面に付加されたヒドロキシル基（ＯＨ基）と結合している。官能基１１２は、例えばＮＨ2基、ＮＨ（ＣＨ3）基、Ｎ（ＣＨ3）2基、ＣＦ3基又はＣＯＯＨ基である。二次元半導体材料膜１０４は、例えばＭｏＳ2膜、ＷＳ2膜、ＭｏＳｅ2膜又はＷＳｅ2膜である。電極１０５及び電極１０６には、Ｔｉ膜及びその上のＡｕ膜が含まれる。
【００１４】
この半導体装置１００では、二次元半導体材料膜１０４が官能基１１２に接しているため、二次元半導体材料膜１０４中に電荷が発生する。官能基１１２がＮＨ2基、ＮＨ（ＣＨ3）基又はＮ（ＣＨ3）2基である場合、二次元半導体材料膜１０４中に電子が発生し、官能基１１２がＣＦ3基又はＣＯＯＨ基である場合、二次元半導体材料膜１０４中に正孔が発生する。従って、二次元半導体材料膜１０４のコンタクト抵抗を低減することが可能である。二次元半導体材料膜１０４をチャネルとして用いる場合、例えばバックゲート構造を採用すればよい。
【００１５】
次に、半導体装置１００の製造方法について説明する。図２Ａ乃至図２Ｃは、第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【００１６】
先ず、図２Ａ（ａ）に示すように、表面にシリコン酸化膜１０２が形成されたシリコン基板１０１を準備し、シリコン酸化膜１０２上に自己組織化単分子層１０３を形成する。自己組織化単分子層１０３の形成では、先ず、シリコン酸化膜１０２の紫外線−オゾン処理（ＵＶ−Ｏ3処理）を行うことにより、シリコン酸化膜１０２の表面にヒドロキシル基を付加する。次いで、図３に示すように、窒素雰囲気下で、自己組織化単分子層１０３の前駆体１２１を注入したアルミナ製るつぼ１２２、及びシリコン酸化膜１０２が形成されたシリコン基板１０１を、ペルフルオロアルコキシフッ素樹脂（ＰＦＡ）、四フッ素化樹脂（ＰＴＦＥ）等のフッ素系樹脂製のベッセル１２３に封入する。その後、ベッセル１２３を１００℃の恒温炉で１時間以上加熱する。この結果、前駆体１２１がシリコン酸化膜１０２上に飛来し、自己組織化単分子層１０３が形成される。加熱後には、ベッセル１２３を開封し、自己組織化単分子層１０３が形成されたシリコン基板１０１をトルエン、エタノール、１ｍＭの水酸化ナトリウム、１ｍＭの硝酸でそれぞれ５分程度、超音波洗浄する。
【００１７】
前駆体１２１としては、例えば、３−アミノプロピルトリメトキシ（エトキシ）シラン、Ｎ−メチル−３−アミノプロピルメトキシシラン、Ｎ−ジメチル−３−アミノプロピルメトキシシラン、フッ化アルキルシラン（heptadecafluoro-1,1,2,2-tetrahydro-decyl-1-trimethoxysilane等）、又はカルボン酸アルキルシランが用いられる。３−アミノプロピルトリメトキシ（エトキシ）シランが用いられた場合、官能基１１２はＮＨ2基となり、Ｎ−メチル−３−アミノプロピルメトキシシランが用いられた場合、官能基１１２はＮＨ（ＣＨ3）基となり、Ｎ−ジメチル−３−アミノプロピルメトキシシランが用いられた場合、官能基１１２はＮ（ＣＨ3）2基となる。フッ化アルキルシランが用いられた場合、官能基１１２はＣＦ3基となり、カルボン酸アルキルシランが用いられた場合、官能基１１２はＣＯＯＨ基となる。シリコン酸化膜１０２のＵＶ−Ｏ3処理の前に、ピラニア洗浄又は有機溶剤を用いた洗浄を行っておくことが好ましい。
【００１８】
自己組織化単分子層１０３の形成後には、図２Ａ（ｂ）に示すように、自己組織化単分子層１０３上に二次元半導体材料膜１０４を設ける。二次元半導体材料膜１０４は、例えば転写法により設けることができる。転写法により設ける場合、先ず、図４（ａ）に示すように、シリコン基板、ｃ面サファイア基板等の基板１１上に二次元半導体材料膜１０４を形成する。次いで、図４（ｂ）に示すように、二次元半導体材料膜１０４上に支持材１２を形成する。支持材１２としては、例えばポリメタクリル酸メチル樹脂（ＰＭＭＡ）等のレジスト膜をスピンコーティングにより形成する。その後、図４（ｃ）に示すように、酸性溶液又はアルカリ性溶液を用いて、支持材１２及び二次元半導体材料膜１０４を基板１１から剥がす。基板１１がシリコン基板の場合は、例えばフッ酸を用い、基板１１がｃ面サファイア基板の場合は、例えば水酸化カリウム水溶液を用いる。続いて、支持材１２及び二次元半導体材料膜１０４を水洗し、図４（ｄ）に示すように、二次元半導体材料膜１０４が自己組織化単分子層１０３と密着するようにして貼りあわせる。そして、緩やかな加熱等により支持材１２から水分を除去し、アセトン又はアルコールで支持材１２を溶解させる。このようにして、自己組織化単分子層１０３上に二次元半導体材料膜１０４を設けることができる。
【００１９】
二次元半導体材料膜１０４を設けた後には、図２Ａ（ｃ）に示すように、二次元半導体材料膜１０４上にレジスト膜２０を形成し、その上にレジスト膜３０を形成する。レジスト膜２０の材料としては、例えばポリメチルグルタルイミド（ＰＭＧＩ）（例えば米国マイクロケム社製）を用い、レジスト膜３０の材料としては、例えば日本ゼオン社製のＺＥＰを用いる。レジスト膜２０の形成及びレジスト膜３０の形成では、原料のスピンコーティング及びベーキングを行う。
【００２０】
次いで、図２Ａ（ｄ）に示すように、レジスト膜３０に開口部３１及び開口部３２を形成し、レジスト膜２０に開口部２１及び開口部２２を形成する。開口部３１及び開口部３２の形成、並びに開口部２１及び開口部２２の形成では、例えば、電子線描画装置を用いた適切なパターンの描画及び現像を行う。現像液としては、例えば酢酸ｎアミル（例えば日本ゼオン社製のＺＥＤ−Ｎ５０）及びテトラメチルアンモニウムヒドロキシド（例えば東京応化工業製のＮＭＤ−３）を用いる。
【００２１】
その後、図２Ｂ（ｅ）に示すように、例えば真空蒸着機を用いて、開口部２１内で二次元半導体材料膜１０４上に電極１０５を形成し、開口部２２内で二次元半導体材料膜１０４上に電極１０６を形成する。電極１０５及び電極１０６の形成では、例えばＴｉ膜の蒸着及びＡｕ膜の蒸着をこの順で行う。
【００２２】
続いて、図２Ｂ（ｆ）に示すように、Ｎ−メチルピロリドン（ＮＭＰ）及びアセトンを用いて、レジスト膜３０及びレジスト膜２０をその上の金属膜と共に除去する。
【００２３】
次いで、図２Ｂ（ｇ）に示すように、二次元半導体材料膜１０４、電極１０５及び電極１０６上にレジスト膜４０を形成し、その上にレジスト膜５０を形成する。レジスト膜４０の材料としては、例えばＰＭＧＩ（例えば米国マイクロケム社製）を用い、レジスト膜５０の材料としては、例えば日本ゼオン社製のＺＥＰを用いる。レジスト膜４０の形成及びレジスト膜５０の形成では、原料のスピンコーティング及びベーキングを行う。
【００２４】
その後、図２Ｃ（ｈ）に示すように、レジスト膜５０に開口部５１を形成し、レジスト膜４０に開口部４１を形成する。開口部５１及び開口部４１は、二次元半導体材料膜１０４及び自己組織化単分子層１０３の除去しようとする部分を露出するように形成する。開口部５１の形成及び開口部４１の形成では、例えば、電子線描画装置を用いた適切なパターンの描画及び現像を行う。現像液としては、例えば酢酸ｎアミル（例えば日本ゼオン社製のＺＥＤ−Ｎ５０）及びテトラメチルアンモニウムヒドロキシド（例えば東京応化工業製のＮＭＤ−３）を用いる。
【００２５】
続いて、図２Ｃ（ｉ）に示すように、二次元半導体材料膜１０４及び自己組織化単分子層１０３のレジスト膜５０及びレジスト膜４０から露出している部分をエッチングにより除去する。このエッチングとしては、例えばＣＦ4、ＳＦ6、Ｏ2、ＸｅＦ2等のガスを用いた反応性イオンエッチングを行う。
【００２６】
次いで、図２Ｃ（ｊ）に示すように、ＮＭＰ及びアセトンを用いて、レジスト膜５０及びレジスト膜４０を除去する。
【００２７】
このようにして、第１の実施形態に係る半導体装置を製造することができる。
【００２８】
（第２の実施形態）
次に、第２の実施形態について説明する。図５は、第２の実施形態に係る半導体装置の構造を示す断面図である。
【００２９】
第２の実施形態に係る半導体装置２００では、図５に示すように、シリコン基板１０１上にシリコン酸化膜１０２が形成され、シリコン酸化膜１０２上に自己組織化単分子層１０３及び自己組織化単分子層２０１が形成されている。自己組織化単分子層１０３及び自己組織化単分子層２０１上に二次元半導体材料膜１０４が形成され、二次元半導体材料膜１０４上に電極１０５及び電極１０６が形成されている。自己組織化単分子層２０１は、自己組織化単分子層１０３とは逆の極性を示す。
【００３０】
この半導体装置２００では、二次元半導体材料膜１０４の自己組織化単分子層１０３上の部分と自己組織化単分子層２０１上の部分との間で逆極性の電荷が発生する。つまり、一方では電子が発生し、他方では正孔が発生する。従って、二次元半導体材料膜１０４のコンタクト抵抗を低減することができ、二次元半導体材料膜１０４内部にｐｎ接合が実現される。
【００３１】
次に、半導体装置２００の製造方法について説明する。図６Ａ乃至図６Ｂは、第２の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【００３２】
先ず、図６Ａ（ａ）に示すように、第１の実施形態と同様にして、自己組織化単分子層１０３の形成までの処理を行う。次いで、自己組織化単分子層２０１を形成する予定の領域を露出する開口部６１を備えたレジスト膜６０を自己組織化単分子層１０３上に形成する。
【００３３】
次いで、図６Ａ（ｂ）に示すように、例えばＵＶ−Ｏ3処理により、自己組織化単分子層１０３の開口部６１から露出した部分を除去する。その後、レジスト膜６０を除去する。
【００３４】
続いて、図６Ｂ（ｃ）に示すように、シリコン酸化膜１０２の自己組織化単分子層１０３から露出した部分上に自己組織化単分子層２０１を形成する。自己組織化単分子層２０１は、自己組織化単分子層１０３の形成と同様の方法で形成することができる。自己組織化単分子層２０１の形成には、自己組織化単分子層１０３の形成に用いた前駆体が含むドーパントの極性とは逆の極性を示すドーパントを含む前駆体を用いる。例えば、自己組織化単分子層１０３の形成に３−アミノプロピルトリメトキシ（エトキシ）シラン、Ｎ−メチル−３−アミノプロピルメトキシシラン、又はＮ−ジメチル−３−アミノプロピルメトキシシランを用いた場合、自己組織化単分子層２０１の形成にはフッ化アルキルシラン又はカルボン酸アルキルシランを用いる。例えば、自己組織化単分子層１０３の形成にフッ化アルキルシラン又はカルボン酸アルキルシランを用いた場合、自己組織化単分子層２０１の形成には３−アミノプロピルトリメトキシ（エトキシ）シラン、Ｎ−メチル−３−アミノプロピルメトキシシラン、又はＮ−ジメチル−３−アミノプロピルメトキシシランを用いる。
【００３５】
自己組織化単分子層２０１の形成後には、図６Ｂ（ｄ）に示すように、自己組織化単分子層１０３及び自己組織化単分子層２０１上に二次元半導体材料膜１０４を設ける。二次元半導体材料膜１０４は、第１の実施形態と同様に、例えば転写法により設けることができる。
【００３６】
その後、図６Ｂ（ｅ）に示すように、第１の実施形態と同様にして、電極１０５及び電極１０６の形成等の処理を行う。
【００３７】
このようにして、第２の実施形態に係る半導体装置を製造することができる。
【００３８】
（第３の実施形態）
次に、第３の実施形態について説明する。図７は、第３の実施形態に係る半導体装置の構造を示す断面図である。
【００３９】
第３の実施形態に係る半導体装置３００では、図７に示すように、シリコン基板１０１上にシリコン酸化膜１０２が形成され、シリコン酸化膜１０２上に自己組織化単分子層１０３、自己組織化単分子層３０１及び自己組織化単分子層３０２が形成されている。自己組織化単分子層１０３は自己組織化単分子層３０１と自己組織化単分子層３０２との間にある。自己組織化単分子層１０３、自己組織化単分子層３０１及び自己組織化単分子層３０２上に二次元半導体材料膜１０４が形成され、二次元半導体材料膜１０４上に電極１０５及び電極１０６が形成されている。電極１０５は自己組織化単分子層３０１の上方にあり、電極１０６は自己組織化単分子層３０２の上方にある。自己組織化単分子層３０１及び自己組織化単分子層３０２は、自己組織化単分子層１０３とは逆の極性を示す。
【００４０】
二次元半導体材料膜１０４、電極１０５及び電極１０６を覆う絶縁膜３０７がシリコン酸化膜１０２の上方に形成されている。絶縁膜３０７には、酸化アルミニウム膜及びその上の酸化ハフニウム膜が含まれる。例えば、酸化アルミニウム膜の厚さは１ｎｍ程度、酸化ハフニウム膜の厚さは５ｎｍ程度である。酸化ハフニウム膜に代えて、窒化ハフニウム膜又は酸窒化ハフニウム膜が用いられてもよく、Ｓｉ、Ａｌ、Ｚｒ、Ｔｉ、Ｔａ又はＷの酸化物、窒化物又は酸窒化物の膜が用いられてもよく、これらの２種以上の積層体が用いられてもよい。絶縁膜３０７の自己組織化単分子層１０３の上方の部分上に電極３０８が形成されている。電極３０８には、Ｔｉ膜及びその上のＡｕ膜が含まれる。
【００４１】
この半導体装置３００では、二次元半導体材料膜１０４の自己組織化単分子層１０３上の部分と自己組織化単分子層３０１又は自己組織化単分子層３０２上の部分との間で逆極性の電荷が発生する。つまり、一方では電子が発生し、他方では正孔が発生する。従って、二次元半導体材料膜１０４内部にｎｐｎ接合又はｐｎｐ接合が実現される。そして、電極１０５及び電極１０６はソース電極又はドレイン電極として機能し、電極３０８はゲート電極として機能し得る。
【００４２】
次に、半導体装置３００の製造方法について説明する。図８Ａ乃至図８Ｃは、第３の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【００４３】
先ず、図８Ａ（ａ）に示すように、第１の実施形態と同様にして、自己組織化単分子層１０３の形成までの処理を行う。次いで、自己組織化単分子層３０１を形成する予定の領域及び自己組織化単分子層３０２を形成する予定の領域を露出する開口部７１を備えたレジスト膜７０を自己組織化単分子層１０３上に形成する。
【００４４】
次いで、図８Ａ（ｂ）に示すように、例えばＵＶ−Ｏ3処理により、自己組織化単分子層１０３の開口部７１から露出した部分を除去する。その後、レジスト膜７０を除去する。
【００４５】
続いて、図８Ｂ（ｃ）に示すように、シリコン酸化膜１０２の自己組織化単分子層１０３から露出した部分上に自己組織化単分子層３０１及び自己組織化単分子層３０２を、間に自己組織化単分子層１０３を挟むようにして形成する。自己組織化単分子層３０１及び自己組織化単分子層３０２は、自己組織化単分子層１０３の形成と同様の方法で形成することができる。自己組織化単分子層３０１及び自己組織化単分子層３０２の形成には、自己組織化単分子層１０３の形成に用いた前駆体が含むドーパントの極性とは逆の極性を示すドーパントを含む前駆体を用いる。
【００４６】
自己組織化単分子層３０１及び自己組織化単分子層３０２の形成後には、図８Ｂ（ｄ）に示すように、自己組織化単分子層１０３、自己組織化単分子層３０１及び自己組織化単分子層３０２上に二次元半導体材料膜１０４を設ける。二次元半導体材料膜１０４は、第１の実施形態と同様に、例えば転写法により設けることができる。
【００４７】
その後、図８Ｂ（ｅ）に示すように、第１の実施形態と同様にして、電極１０５及び電極１０６の形成、並びに二次元半導体材料膜１０４、自己組織化単分子層３０１及び自己組織化単分子層３０２のエッチング等の処理を行う。
【００４８】
続いて、図８Ｃ（ｆ）に示すように、二次元半導体材料膜１０４、電極１０５及び電極１０６を覆う絶縁膜３０７をシリコン酸化膜１０２の上方に形成する。絶縁膜３０７の形成では、例えば、厚さが１ｎｍ程度のアルミニウム膜を形成し、このアルミニウム膜を自然酸化させ、その上に厚さが５ｎｍ程度の酸化ハフニウム膜を形成する。例えば、アルミニウム膜は真空蒸着法により形成することができ、酸化ハフニウム膜は原子層堆積（atomic layer deposition：ＡＬＤ）法、プラズマ化学気相成長（chemical vapor deposition：ＣＶＤ）法又はスパッタリング法により形成することができる。
【００４９】
次いで、図８Ｃ（ｇ）に示すように、絶縁膜３０７の自己組織化単分子層１０３の上方の部分上に電極３０８を形成する。電極３０８は、電極１０５及び電極１０６と同様に、例えばリフトオフ法により形成することができる。
【００５０】
このようにして、第３の実施形態に係る半導体装置を製造することができる。
【００５１】
（第４の実施形態）
次に、第４の実施形態について説明する。図９は、第４の実施形態に係る半導体装置の構造を示す断面図である。
【００５２】
第４の実施形態に係る半導体装置４００では、図９に示すように、シリコン基板１０１上にシリコン酸化膜１０２が形成され、シリコン酸化膜１０２上に自己組織化単分子層４０１及び自己組織化単分子層４０２が形成されている。自己組織化単分子層４０１及び自己組織化単分子層４０２は互いから離間されて、これらの間の空間を覆う二次元半導体材料膜１０４が自己組織化単分子層４０１及び自己組織化単分子層４０２上に形成されている。二次元半導体材料膜１０４は自己組織化単分子層４０１及び自己組織化単分子層４０２に架け渡されている。二次元半導体材料膜１０４と接する部分を含む電極４０５及び電極４０６が形成されている。電極４０５は自己組織化単分子層４０１の上方の部分を含み、電極４０６は自己組織化単分子層４０２の上方の部分を含む。自己組織化単分子層４０１及び自己組織化単分子層４０２は互いに同一の極性を示す。
【００５３】
二次元半導体材料膜１０４、電極４０５及び電極４０６を覆う絶縁膜４０７がシリコン酸化膜１０２の上方に形成されている。絶縁膜４０７には、酸化アルミニウム膜及びその上の酸化ハフニウム膜が含まれる。例えば、酸化アルミニウム膜の厚さは１ｎｍ程度、酸化ハフニウム膜の厚さは５ｎｍ程度である。酸化ハフニウム膜に代えて、窒化ハフニウム膜又は酸窒化ハフニウム膜が用いられてもよく、Ｓｉ、Ａｌ、Ｚｒ、Ｔｉ、Ｔａ又はＷの酸化物、窒化物又は酸窒化物の膜が用いられてもよく、これらの２種以上の積層体が用いられてもよい。絶縁膜４０７の自己組織化単分子層４０１と自己組織化単分子層４０２との間の空間の上方の部分上に電極４０８が形成されている。電極４０５、電極４０６及び電極４０８には、それぞれ、Ｔｉ膜及びその上のＡｕ膜が含まれる。
【００５４】
この半導体装置４００では、二次元半導体材料膜１０４の自己組織化単分子層４０１上の部分と自己組織化単分子層４０２上の部分との間で同極性の電荷が発生する。その一方で、自己組織化単分子層４０１及び自己組織化単分子層４０２間の空間上の部分には、自己組織化単分子層４０１又は自己組織化単分子層４０２に起因する電荷が実質的に生じない。そして、電極４０５及び電極４０６はソース電極又はドレイン電極として機能し、電極４０８はゲート電極として機能し得る。
【００５５】
次に、半導体装置４００の製造方法について説明する。図１０Ａ乃至図１０Ｂは、第４の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【００５６】
先ず、図１０Ａ（ａ）に示すように、第１の実施形態と同様にして、自己組織化単分子層１０３の形成までの処理を行う。次いで、自己組織化単分子層４０１を形成する予定の領域及び自己組織化単分子層４０２を形成する予定の領域を覆い、他の領域を露出する開口部８１を備えたレジスト膜８０を自己組織化単分子層１０３上に形成する。
【００５７】
次いで、図１０Ａ（ｂ）に示すように、例えばＵＶ−Ｏ3処理により、自己組織化単分子層１０３の開口部８１から露出した部分を除去する。この結果、自己組織化単分子層４０１及び自己組織化単分子層４０２が形成される。自己組織化単分子層４０１及び自己組織化単分子層４０２は互いに同一の極性を示す。その後、レジスト膜８０を除去する。
【００５８】
続いて、図１０Ｂ（ｃ）に示すように、自己組織化単分子層４０１及び自己組織化単分子層４０２の間の空間を覆う二次元半導体材料膜１０４を自己組織化単分子層４０１及び自己組織化単分子層４０２上に形成する。
【００５９】
次いで、図１０Ｂ（ｄ）に示すように、二次元半導体材料膜１０４と接する部分を含む電極４０５及び電極４０６を、例えばリフトオフ法により形成する。電極４０５は自己組織化単分子層４０１の上方の部分を含み、電極４０６は自己組織化単分子層４０２の上方の部分を含む。
【００６０】
その後、図１０Ｂ（ｅ）に示すように、二次元半導体材料膜１０４、電極４０５及び電極４０６を覆う絶縁膜４０７をシリコン酸化膜１０２の上方に形成する。絶縁膜４０７の形成では、例えば、厚さが１ｎｍ程度のアルミニウム膜を形成し、このアルミニウム膜を自然酸化させ、その上に厚さが５ｎｍ程度の酸化ハフニウム膜を形成する。例えば、アルミニウム膜は真空蒸着法により形成することができ、酸化ハフニウム膜はＡＬＤ法、プラズマＣＶＤ法又はスパッタリング法により形成することができる。
【００６１】
次いで、図１０Ｂ（ｆ）に示すように、絶縁膜４０７の自己組織化単分子層４０１と自己組織化単分子層４０２との間の空間の上方の部分上に電極４０８を形成する。電極４０８は、例えばリフトオフ法により形成することができる。
【００６２】
このようにして、第４の実施形態に係る半導体装置を製造することができる。
【００６３】
なお、Ｔｉ膜及びＡｕ膜を含む電極４０５及び電極４０６の形成では、平面視で、Ａｕ膜をＴｉ膜より広い領域に形成することが好ましい。図１１は、電極の好ましい形成方法を工程順に示す平面図である。
【００６４】
図１１（ａ）に示すように、自己組織化単分子層４０１及び自己組織化単分子層４０２上に二次元半導体材料膜１０４を設けた後、図１１（ｂ）に示すように、密着膜４１５を自己組織化単分子層４０１の上方に、密着膜４１６を自己組織化単分子層４０２の上方に形成する。密着膜４１５及び密着膜４１６としては、例えば厚さが１ｎｍ程度のＴｉ膜を形成する。Ｔｉ膜に代えてＣｒ膜又はＮｉ膜を形成してもよい。このとき、平面視で、密着膜４１５の密着膜４１６に対向し、かつ二次元半導体材料膜１０４上の部分に、自己組織化単分子層４０１の一部と重なる凹部４１７を形成し、密着膜４１６の密着膜４１５に対向し、かつ二次元半導体材料膜１０４上の部分に、自己組織化単分子層４０２の一部と重なる凹部４１８を形成する。凹部４１７及び凹部４１８の深さは、例えば１０ｎｍ程度以上５μｍ程度以下とする。
【００６５】
密着膜４１５の形成後、密着膜４１５上に厚さが５ｎｍ程度の電極材料膜（図示せず）を形成する。密着膜４１５及び電極材料膜は同一の成膜マスクを用いてリフトオフ法により形成する。
【００６６】
次いで、密着膜４１５及び電極材料膜の形成に用いた成膜マスクを除去し、新たに成膜マスクを形成し、この成膜マスクを用いたリフトオフ法により、図１１（ｃ）に示すように、電極４０５及び電極４０６を形成する。このとき、電極４０５は凹部４１７を通じて二次元半導体材料膜１０４と直接接触し、電極４０６は凹部４１８を通じて二次元半導体材料膜１０４と直接接触するように形成する。
【００６７】
Ｔｉ膜、Ｃｒ膜又はＮｉ膜の密着膜４１５及び密着膜４１６は、ＭｏＳ2膜等の二次元半導体材料膜１０４の電子状態を変調し、コンタクト抵抗を高め得る。このため、電極４０５及び電極４０６の下面全体と二次元半導体材料膜１０４との間に密着膜４１５が形成されている場合、所望のコンタクト抵抗が得られないおそれがある。これに対し、凹部４１７及び凹部４１８を通じてＡｕ膜等の電極４０５及び電極４０６の下面の一部が二次元半導体材料膜１０４と直接接触している場合には、二次元半導体材料膜１０４の電子状態の変調が可及的に抑止される。二次元半導体材料膜１０４の幅をＷ0とし、電極４０６の電極４０５側の端部（チャネルエッジ部）において下面が密着膜４１６と接する部分の各幅をＷ1としたとき、次の式（１）が成り立つことが好ましい。電極４０５についても同様の関係が成り立つことが好ましい。つまり、電極４０５及び電極４０６のいずれも、チャネル幅方向の９０％以上の領域で二次元半導体材料膜１０４と直接接触していることが好ましい。
２Ｗ1／Ｗ0×１００≦１０％・・・式（１）
【００６８】
以下、本発明の諸態様を付記としてまとめて記載する。
【００６９】
（付記１）
ドーピング作用を備えた官能基を有する自己組織化単分子層と、
前記官能基と接する二次元半導体材料膜と、
を有することを特徴とする半導体装置。
【００７０】
（付記２）
前記官能基は、ＮＨ2基、ＮＨ（ＣＨ3）基、Ｎ（ＣＨ3）2基、ＣＦ3基又はＣＯＯＨ基であることを特徴とする付記１に記載の半導体装置。
【００７１】
（付記３）
前記自己組織化単分子層は、
第１の極性のドーピング作用を備えた第１の官能基を有する第１の自己組織化単分子層と、
前記第１の極性とは逆の第２の極性のドーピング作用を備えた第２の官能基を有する第２の自己組織化単分子層と、
を有し、
前記第１の自己組織化単分子層と前記第２の自己組織化単分子層とが互いに接していることを特徴とする付記１に記載の半導体装置。
【００７２】
（付記４）
前記第１の官能基は、ＮＨ2基、ＮＨ（ＣＨ3）基又はＮ（ＣＨ3）2基であり、
前記第２の官能基は、ＣＦ3基又はＣＯＯＨ基であることを特徴とする付記３に記載の半導体装置。
【００７３】
（付記５）
前記第１の官能基は、ＣＦ3基又はＣＯＯＨ基であり、
前記第２の官能基は、ＮＨ2基、ＮＨ（ＣＨ3）基又はＮ（ＣＨ3）2基であることを特徴とする付記３に記載の半導体装置。
【００７４】
（付記６）
前記第２の極性のドーピング作用を備えた第３の官能基を有する第３の自己組織化単分子層を有し、
前記第３の自己組織化単分子層と前記第１の自己組織化単分子層とが互いに接し、
前記第１の自己組織化単分子層が前記第２の自己組織化単分子層及び前記第３の自己組織化単分子層に挟まれていることを特徴とする付記３に記載の半導体装置。
【００７５】
（付記７）
前記第１の官能基は、ＮＨ2基、ＮＨ（ＣＨ3）基又はＮ（ＣＨ3）2基であり、
前記第２の官能基及び前記第３の官能基は、ＣＦ3基又はＣＯＯＨ基であることを特徴とする付記６に記載の半導体装置。
【００７６】
（付記８）
前記第１の官能基は、ＣＦ3基又はＣＯＯＨ基であり、
前記第２の官能基及び前記第３の官能基は、ＮＨ2基、ＮＨ（ＣＨ3）基又はＮ（ＣＨ3）2基であることを特徴とする付記６に記載の半導体装置。
【００７７】
（付記９）
前記自己組織化単分子層は、平面視で互いから離間した２つの部分を有することを特徴とする付記１又は２に記載の半導体装置。
【００７８】
（付記１０）
前記二次元半導体材料膜は、ＭｏＳ2、ＷＳ2、ＭｏＳｅ2又はＷＳｅ2を含むことを特徴とする付記１乃至９のいずれか１項に記載の半導体装置。
【００７９】
（付記１１）
基板の上方にドーピング作用を備えた官能基を有する自己組織化単分子層を形成する工程と、
前記官能基と接する二次元半導体材料膜を設ける工程と、
を有することを特徴とする半導体装置の製造方法。
【００８０】
（付記１２）
前記自己組織化単分子層を形成する工程は、
第１の極性のドーピング作用を備えた第１の官能基を有する第１の自己組織化単分子層を形成する工程と、
前記第１の自己組織化単分子層の一部を除去する工程と、
前記基板の上方に、前記第１の極性とは逆の第２の極性のドーピング作用を備えた第２の官能基を有する第２の自己組織化単分子層を、前記第１の自己組織化単分子層と接するように形成する工程と、
を有することを特徴とする付記１１に記載の半導体装置の製造方法。
【００８１】
（付記１３）
前記自己組織化単分子層を形成する工程は、
第１の極性のドーピング作用を備えた第１の官能基を有する第１の自己組織化単分子層を形成する工程と、
前記第１の自己組織化単分子層の一部を２箇所で除去する工程と、
前記基板の上方に、前記第１の極性とは逆の第２の極性のドーピング作用を備えた第２の官能基を有する第２の自己組織化単分子層及び前記第２の極性のドーピング作用を備えた第３の官能基を有する第３の自己組織化単分子層を、いずれも前記第１の自己組織化単分子層と接し、前記第１の自己組織化単分子層が前記第２の自己組織化単分子層及び前記第３の自己組織化単分子層に挟まれるように形成する工程と、
を有することを特徴とする付記１１に記載の半導体装置の製造方法。
【００８２】
（付記１４）
前記自己組織化単分子層の一部を除去して前記自己組織化単分子層に、平面視で互いから離間した２つの部分を設ける工程を有することを特徴とする付記１１に記載の半導体装置の製造方法。
【符号の説明】
【００８３】
１００、２００、３００、４００：半導体装置
１０１：シリコン基板
１０２：シリコン酸化膜
１０３：自己組織化単分子層
１０４、２０１、３０１、３０２、４０１、４０２：二次元半導体材料膜
１１１、１１２：官能基
【図１】
0006792134.tif 000002
【図２Ａ】
0006792134.tif 000003
【図２Ｂ】
0006792134.tif 000004
【図２Ｃ】
0006792134.tif 000005
【図３】
0006792134.tif 000006
【図４】
0006792134.tif 000007
【図５】
0006792134.tif 000008
【図６Ａ】
0006792134.tif 000009
【図６Ｂ】
0006792134.tif 000010
【図７】
0006792134.tif 000011
【図８Ａ】
0006792134.tif 000012
【図８Ｂ】
0006792134.tif 000013
【図８Ｃ】
0006792134.tif 000014
【図９】
0006792134.tif 000015
【図１０Ａ】
0006792134.tif 000016
【図１０Ｂ】
0006792134.tif 000017
【図１１】
0006792134.tif 000018