(57)【特許請求の範囲】
【請求項１】
電子デバイスを基板に接合する方法であって、
第１のはんだパッドと、第２のはんだパッドと、前記第１のはんだパッドと前記第２のはんだパッドとの間の、絶縁材料で形成された誘電体層とを有する電子デバイスを設け、前記第１のはんだパッド及び前記第２のはんだパッドは、前記第１のはんだパッド及び前記第２のはんだパッドが上に形成される前記電子デバイスの表面に対して、相異なる高さを有し、
前記第１のはんだパッドの上に前記誘電体層の高さよりも高く第１の金属層部分をめっきし、
前記第１の金属層部分をめっきすることと同時に、前記第２のはんだパッドの上に前記誘電体層の前記高さよりも高く第２の金属層部分をめっきし、
前記第１の金属層及び前記第２の金属層のそれぞれの頂面を同じ平面内にするよう、前記第１の金属層部分及び前記第２の金属層部分を平坦化し、当該平坦化は、前記誘電体層よりも高く延在している前記第１の金属層及び前記第２の金属層の部分のみを除去することを含み、
前記第１の金属層の上に第１のはんだ層を堆積し、且つ
前記第２の金属層の上に第２のはんだ層を堆積する、
ことを有する方法。
【請求項２】
前記第１の金属層及び前記第２の金属層は、前記誘電体層と部分的に重なり合う、請求項１に記載の方法。
【請求項３】
前記電子デバイスは半導体チップを含む、請求項１に記載の方法。
【請求項４】
第３のはんだパッドと、第４のはんだパッドとを有する基板上に、前記電子デバイスを位置決めし、
前記第１のはんだ層を前記第３のはんだパッドに接合し、且つ
前記第２のはんだ層を前記第４のはんだパッドに接合する、
ことを更に有する請求項３に記載の方法。
【請求項５】
前記第１のはんだ層は、はんだリフローによって前記第３のはんだパッドに接合され、前記第２のはんだ層は、はんだリフローによって前記第４のはんだパッドに接合される、請求項４に記載の方法。
【請求項６】
前記第１のはんだ層は、超音波ボンディングによって前記第３のはんだパッドに接合され、前記第２のはんだ層は、超音波ボンディングによって前記第４のはんだパッドに接合される、請求項４に記載の方法。
【請求項７】
前記平坦化のステップが実行された後、前記第１の金属層及び前記第２の金属層の双方が、前記誘電体層の第２の高さよりも高い第１の高さを有する、請求項１に記載の方法。
【請求項８】
前記電子デバイスは発光ダイオードを含む、請求項１に記載の方法。
【請求項９】
前記電子デバイスは集積回路を含む、請求項１に記載の方法。
【請求項１０】
前記第１の金属層及び前記第２の金属層の前記それぞれの頂面がある前記平面は、前記第１のはんだパッド及び前記第２のはんだパッドが上に形成される前記電子デバイスの前記表面に平行である、請求項１に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チップを基板にはんだ接合することに関し、特に、チップ上のパッドと基板上のパッドとの間のはんだ接続の信頼性を向上させる技術に関する。
【背景技術】
【０００２】
例えば半導体チップ又はセラミックサブマウントなどのチップの上に金属パッドを設け、そして、それらのパッド上にはんだバンプを置くことが一般的である。パッドは、チップの厚さが様々であることに起因して、あるいはパッドが様々な厚さを有することに起因して、異なる高さを有し得る。そして、チップが、対応する金属パッドを含んだいっそう大きい基板の上に位置付けられ、はんだパンプがリフローされることで、対向するパッドがともに接合されて、チップと基板との間の電気接続が形成される。
【０００３】
はんだバンプは、何十ミクロンから何百ミクロンの間の高さを有し得る。このような寸法は典型的に、チップ上のパッド同士の高さの差より何倍も大きく、故に、リフローにおいて、各パッド上に、対向する基板上のパッドへの間隙にまたがる架け橋となるのに十分な体積のはんだが存在する。また、はんだバンプ自体のサイズが幾分異なるが、上記の比較的大きい体積のはんだは、対向する基板上のパッドへの間隙にまたがる架け橋となるのに十分である。
【０００４】
しかしながら、非常に小さいチップパッドでは、あるいは非常に密集したパッドでは、より少ないはんだを使用しなければならない。各パッド上の小さい体積のはんだでは、チップ上のパッドの高さの差が大きすぎることに起因して、リフロー中にはんだバンプと対向パッドとの間の間隙を橋渡しするのに十分でない箇所が存在する。故に、パッドのサイズ及び／又はそれらのピッチが制約される。
【０００５】
図１Ａ−１Ｃ並びに図２Ａ及び２Ｂは、高さの差を有するパッドとともに不十分なサイズのはんだバンプが使用されることに伴う問題を示している。
【０００６】
図１Ａには、小さいはんだバンプの恩恵を受け得る半導体チップ、セラミックサブマウント又はその他のチップとし得るチップ１０が示されている。チップ１０は、小さい金属はんだパッド１２と、高さ的にはんだパッド１２よりも低い小さいはんだ領域１４とを有している。チップ１０は、このようなパッド１２又は領域１４のアレイを有し得る。領域１４は、パッド１２よりも低い高さを持つはんだ取付け領域（これはまた、別の金属パッドであってもよい）を表す。小さいはんだバンプ１６及び１８が、パッド１２及び領域１４の上に置かれて、表面上で幾分広がる。はんだバンプ１６及び１８の体積は同じであると仮定する。パッド１２又は領域１４がもっと大きいとした場合には、はんだバンプ１６及び１８は、はんだの表面張力によって球体に似たものとなり得る。
【０００７】
全ての実施形態において、はんだバンプは、例えば錫、鉛、銀、金、ニッケル、その他の金属、及びこれらの合金など、従来通りとし得る。
【０００８】
図１Ｂにて、チップ１０が基板２０の上に位置付けられる。留意されたいことは、どのように、はんだバンプ１６が基板２０上の対向する金属パッド２２に押し当てられ、しかし、はんだバンプ１８が基板２０上の対向するパッド２４から僅かに離隔されるかである。
【０００９】
図１Ｃにて、図１Ｂの構造が加熱されて、はんだがリフローされる。はんだバンプ１６はパッド１２と２２との間に良好な接合を形成するが、はんだバンプ１８は、２つの部分１８Ａ及び１８Ｂに分離し、パッド２４と領域１４との間に信頼性のない接続を形成する。故に、より多くのはんだが必要とされ、また、はんだパッド／領域はもっと大きいか、もっと隔てられるかを必要とする。従って、パッド／領域の高低差は、はんだパッド／領域のサイズ及び／又は密度を制約する。
【００１０】
図２Ａにおいて、チップ２６は、パッド２８及びより低い高さのはんだ領域３０を、パッド２８と領域３０との間の誘電体部分３２とともに有している。パッド２８及び領域３０の上に、同じ体積のはんだの、凹状のはんだバンプ３４及び３６が形成されている。
【００１１】
図２Ｂにて、チップ２６が基板２０の上に位置付けられる。留意されたいことは、どのように、はんだバンプ３４が基板２０上の対向する金属パッド２２に押し当てられ、しかし、はんだバンプ３６が基板２０上の対向するパッド２４から僅かに離隔されるかである。
【００１２】
リフロー又は超音波ボンディングプロセスにおいて、はんだバンプ３６は、対向するパッド２４への良好な接続を作り出さないことになる。
【００１３】
必要とされるのは、チップ上のはんだパッド又ははんだ領域の高さが異なる場合に、はんだバンプを用いて作製される接続の信頼性を向上させる技術である。
【発明の概要】
【００１４】
一実施形態において、少なくとも２つのパッドが異なる高さを持つチップが形成される。この開示の目的では、パッドは、はんだバンプが置かれるべきチップの如何なる領域をも含み得る。パッドは典型的に、パターニングされた金属層である。誘電体領域が、パッド間に形成され、パッドよりも大きい高さを有する。
【００１５】
パッドは、比較的厚い金属層を形成するようにめっきされる。パッドの上の金属層部分は、当該金属が誘電体領域と幾らか重なることに起因して、また、めっきプロセスにおける不均一性に起因して平面的でない。他の金属堆積技術も使用され得るが、めっきは、数ある利点の中でとりわけ、より微細なレゾリューションをもたらし得る。
【００１６】
次いで、化学機械研磨（ＣＭＰ）プロセス（又はその他の平坦化プロセス）を実行して、誘電体領域よりも幾らか上方の高さまで、金属層部分が平坦化される。この段階で、金属層部分は、全てが同じ平面内のはんだパッドを形成する。
【００１７】
次いで、平坦化された金属層の上に、例えばめっき、スクリーン印刷、又はその他の手段などによって、均一なはんだ層が形成される。故に、金属層部分の上に得られるはんだ層は、実質的に同じ平面内にあるはずである。
【００１８】
ブランケット（全面）シード層と該シード層の上のパターニングされたレジスト層とを用いてめっきを行った場合、その後、レジスト層とその下にあったシード層とがエッチング除去されて、金属パッド同士が電気的に分離される。
【００１９】
そして、得られたはんだ部分が、基板の対応するパッドに接合され得る。斯くなる接続は、非常に少量のはんだのみで高い信頼性を持つ。パッドは、はんだがパッド同士を短絡させることなく、非常に小さく且つ／或いは非常に密集して製造され得る。
【００２０】
頻繁に、はんだバンプは例えば金などの貴金属で形成されている。本プロセスは、信頼性ある相互接続に必要なはんだの量を大いに削減して、相当なコストを節減する。
【００２１】
このプロセスは、個片化後の個々のチップに対して行われてもよいし、個片化前にウェハスケールで行われてもよい。
【００２２】
様々なその他の実施形態も開示される。
【００２３】
ウェハの後続処理のために半導体ウェハを平坦化することは、よく知られており、米国特許第６，７４６，３１７号に記載されている。本発明のプロセスは、チップ表面よりも上の高さにあるはんだパッドのみを平坦化する。
【００２４】
例えば米国特許第５，９０１，４３７号及び６，６６０，９４４号などに記載されるように、はんだバンプ自体を平坦化することも知られている。しかしながら、はんだバンプはパッドに対して弱い接合を有するので、そのような平坦化ははんだバンプを払い落としてしまい得る。また、そのような平坦化は、比較的軟らかいはんだバンプを横に広げて、信頼性問題を引き起こし得る。
【００２５】
本プロセスは、従来技術に伴うこのような欠点を回避するものである。
【図面の簡単な説明】
【００２６】
【図１Ａ】異なる高さのはんだパッド又ははんだ領域を有する従来技術チップの簡略化した断面図であり、異なる高さを持つはんだバンプを生じさせて。
【図１Ｂ】基板の上に位置付けられた図１Ａのチップを示している。
【図１Ｃ】リフロー後の図１Ｂの構造を示しており、はんだバンプの異なる高さに起因して低い信頼性の電気接続を生じさせている。
【図２Ａ】異なる高さのはんだパッド又ははんだ領域を有する従来技術チップの簡略化した断面図であり、異なる高さを持つ凹状のはんだバンプを生じさせている。
【図２Ｂ】基板上に位置付けられた図２Ａのチップを示しており、はんだバンプの異なる高さに起因して低い信頼性の電気接続を生じさせている。
【図３】はんだパッド又ははんだ領域が異なる高さを有するとともにはんだパッド／領域間に誘電体部分が形成されたチップの簡略化したトポロジーを示している。
【図４】ブランケット堆積された金属シード層と、めっきされるべきでない部分の上に形成された、パターニングされたレジスト層とを示している。
【図５】めっきプロセス後のチップを示している。
【図６】チップとともに、平坦化目標を破線として示している。
【図７】金属パッドの頂面が同じ平面内になるように金属パッドを平らにする平坦化の後のチップを示している。
【図８】金属パッドを覆って堆積された均一なはんだ層を示している。
【図９】レジスト除去及びシード層エッチバックを示している。
【図１０】基板の上に位置付けられた結果チップを示しており、リフロープロセスがはんだに対向パッド間の信頼性ある接合を形成させるよう、全てのパッド上のはんだが、基板上の対応するパッドと接触するか、実体のない距離だけ隔てられるかの何れかになっている。
【図１１】金属層及びレジスト層の双方が後に平坦化されるよう、どのようにしてめっき金属層がレジスト層よりも低く形成され得るか示している。
【図１２】本発明の一実施形態にて使用され得る様々な工程を特定するフローチャートである。  同じ又は同様である要素には同じ参照符号を付している。
【発明を実施するための形態】
【００２７】
概して、本発明は、チップと基板との間に信頼性ある接続が作り出されることを確保するのに、より少ないはんだを使用することを可能にする。本発明は、はんだパッドが小さく且つ／或いは密集されることが望まれる場合に特に有用である。
【００２８】
図３は、例えばフリップチップ発光ダイオード（ＬＥＤ）、集積回路、セラミックサブマウント、インターポーザなどの電子デバイスとし得るチップ４０を示している。
【００２９】
チップ４０上にはんだパッド４２が形成されている。パッド４２は、半導体領域と接触している金属層とすることができ、あるいは、パッド４２は、それ自体が半導体層であってもよい。金属接続が必要とされる別の金属パッド又は半導体領域とし得る領域４４も示されている。パッド４２及び領域４４は、はんだ相互接続が為されるべき２つの異なる開始高さの領域を含む例示的な一実施形態である。パッド４２及び領域４４はどちらも異なる高さを持つ金属層であるとし得る。高さの差は、ほんの数ミクロンであってもよい。
【００３０】
パッド４２及び領域４４は、チップ４０の中又は上の半導体領域又はその他の回路に電気的に接続され得る。
【００３１】
パターニングされた誘電体層４６が、パッド４２と領域４４との間、及び保護されるべきその他の領域の上に形成されている。
【００３２】
図４にて、チップ４０の表面を覆って、例えばスパッタリングなどによって、金属シード層４８が堆積される。シード層４８は、例えば銅又はその他の好適材料など、当該シード層の上にめっきされることになるのと同じ金属であってもよいし、異なる導電材料であってもよい。
【００３３】
めっきプロセスが、めっきされる領域の全てに電位を与えることを必要とする場合、シード層４８は、所望の電位の導電表面を提供する。パターニングされたレジスト層５０が、めっきされるべきでないシード層４８の部分の上に形成される。
【００３４】
図５にて、例えばチップのエッジなどにおいてシード層４８に電位が結合されるとともに、チップがめっき溶液に浸漬される。銅電極（又は堆積されるその他の金属）もめっき溶液に浸漬され、銅原子がシード層４８に移動して比較的厚いめっき層５２を形成する。層５２は、１０ミクロンより厚いとし得る。無電解めっきも使用され得る。使用されるめっき技術は、従来通りとすることができ、詳細に記述される必要はない。多様な金属が堆積され得る。シード層は、めっき層５２と統合されると想定されるので、もはや図示していない。
【００３５】
シード層４８が誘電体層４６のエッジ周りで露出されているので、めっき層５２は誘電体層４６の上まで幾分延在している。めっき層５２は、不規則な形状又はマッシュルーム形状を取り得る。めっき層５２は、チップ４０の表面に対して高めの箇所と低めの箇所とを有し得る。他の例では、めっき層５２は、比較的平滑であり得るが、チップ４０に対する最低箇所をなおも有することになる。
【００３６】
図６は、めっき層５２の最低箇所よりも幾分下方の目標平坦化ライン５６を示している。平坦化ライン５６は、誘電体層４６と同じ高さ又はそれより上方とし得る。
【００３７】
図７にて、ＣＭＰプロセス又はその他の平坦化プロセスが実行されて、めっき層５２が平坦化ライン５６（図６）まで平坦化される。留意されたいことには、めっき層５２は依然としてレジスト層５０の上まで延在しており、故に、この平坦化は、唯一の材料を平坦化するのみである。もはや、めっき層全ての頂面が同じ平面にある。
【００３８】
図８にて、平坦化されためっき層５２を覆って、比較的薄くて均一なはんだ層５８が堆積され、各パッド４２及び領域４４の上のはんだ層５８の頂面が実質的に平面であるようにされる。はんだ層５８は、スクリーン印刷、めっき、スパッタリング、又はその他の好適手法によって堆積され得る。はんだ層５８は、例えば金、錫、銀、ニッケル、若しくはその他の金属、及びこれらの合金など、従来からの金属又は組み合わせ金属とし得る。はんだ層５８は、めっき層５２の平坦面のおかげで、非常に薄く作製され得る。これは、そのはんだが貴金属である場合に、相当なコスト節減をもたらす。めっき層５２とはんだ層５８との間に、例えばめっき層５２に対する濡れ広がり又は接合の改善などのために、１つ以上の界面層が置かれてもよい。
【００３９】
図９にて、レジスト層５０及び露出されたシード層４８がエッチング除去されて、各めっき層５２部分の上のはんだ層５８が電気的に分離（アイソレート）される。典型的に、このエッチングは化学エッチングである。
【００４０】
図１０は、基板６２の上に位置付けられた結果チップ４０を示しており、リフロープロセスがはんだ層５８に対向パッド間の信頼性ある接合を形成させるよう、はんだ層５８は、基板６２上の対応する金属パッド６４と接触するか、実体のない距離だけ隔てられるかの何れかとなっている。基板６２は、印刷回路基板、サブマウント、別のチップ、インターポーザ、又はその他の種類の基板とし得る。
【００４１】
超音波ボンディングプロセスが使用される場合、ボンディングプロセスの圧力が、はんだ層５８をパッド６４に押し当てながら、はんだ層５８を軟化させてパッド６４と融合させる。故に、全てのはんだ層５８部分とパッド６４との間に信頼性ある接続が存在することになる。
【００４２】
図１１は、金属層６５及びレジスト層６６の双方が後に同じ平坦化プロセスで平坦化されるよう、どのようにしてめっき金属層６５がチップ６７上でレジスト層６６よりも低く形成され得るか示している。目標平坦化ライン６８が示されている。
【００４３】
図１２は、本発明の一実施形態にて使用され得る様々な工程を特定するフローチャートである。
【００４４】
工程７０にて、異なる高さを有し得るはんだパッドがチップに設けられる。
【００４５】
工程７２にて、例えばめっき等により、はんだパッドの上に比較的厚い金属層が堆積される。
【００４６】
工程７４にて、各パッド上の金属層の頂面が同じ平面内となるように金属層が平坦化される。
【００４７】
工程７６にて、各パッド上のはんだの頂面が同じ平面内となるように、平坦化された金属層の上に実質的に均一な薄さのはんだ層が堆積される。
【００４８】
工程７８にて、対応する金属パッドを有する基板の上にチップが位置付けられ、はんだが基板パッドにリフローあるいは超音波ボンディングされる。
【００４９】
本発明は、チップが個片化されるのに先立ってウェハスケールで実行されてもよいし、チップが個片化された後に実行されてもよい。
【００５０】
本発明は、はんだパッドを有する任意の２つの対向表面の間のはんだ接続を改善することに適用可能であり、チップに限定されるものではない。
【００５１】
本発明の特定の実施形態を図示して説明したが、当業者に明らかなように、より広い観点での本発明を逸脱することなく変形及び変更が為され得るのであり、故に、添付の請求項は、その範囲内に、本発明の真の精神及び範囲に入るそのような変形及び変更の全てを包含するものである。
【図１Ａ】
0006762871.tif 000002
【図１Ｂ】
0006762871.tif 000003
【図１Ｃ】
0006762871.tif 000004
【図２Ａ】
0006762871.tif 000005
【図２Ｂ】
0006762871.tif 000006
【図３】
0006762871.tif 000007
【図４】
0006762871.tif 000008
【図５】
0006762871.tif 000009
【図６】
0006762871.tif 000010
【図７】
0006762871.tif 000011
【図８】
0006762871.tif 000012
【図９】
0006762871.tif 000013
【図１０】
0006762871.tif 000014
【図１１】
0006762871.tif 000015
【図１２】
0006762871.tif 000016