(57)【特許請求の範囲】
【請求項１】
基板と、上記基板の一方の面に形成されたバンプとを備え、
上記バンプが配列された複数のバンプ列が形成され、
上記バンプは、縦断面において上記基板側にかけてバンプ内側に縮径し、接続対象部品の電極と接続される接続面の面積が、上記基板側の基部の面積よりも大きく、隣接するバンプ間のスペースが上記基部に向かって広くなり、
上記バンプは、縦断面において左右非対称形状である電子部品。
【請求項２】
基板と、上記基板の一方の面に形成されたバンプとを備え、
上記バンプが配列された複数のバンプ列が形成され、
上記バンプは、縦断面において上記基板側にかけてバンプ内側に縮径し、接続対象部品の電極と接続される接続面の面積が、上記基板側の基部の面積よりも大きく、隣接するバンプ間のスペースが上記基部に向かって広くなり、
上記バンプは、縦断面において段差を有した形状である電子部品。
【請求項３】
一つの上記バンプにおいて、側面全ての形状が同じではなく、且つ対向する側面において対称形状である請求項１又は２に記載の電子部品。
【請求項４】
上記バンプの断面積は、上記基部から上記接続面にかけて、規則的に増加する請求項１〜３のいずれか１項に記載の電子部品。
【請求項５】
上記バンプの側面の辺は直線である請求項１に記載の電子部品。
【請求項６】
上記バンプの側面の辺は非直線である請求項１又は２に記載の電子部品。
【請求項７】
上記バンプ列の各バンプは、同一方向から見た側面形状が同一である請求項１〜６のいずれか１項に記載の電子部品。
【請求項８】
上記バンプ列の各バンプは、同一方向から見た側面形状が非同一である請求項１〜６のいずれか１項に記載の電子部品。
【請求項９】
上記接続面は、上記基板と略平行である請求項１〜８のいずれか１項に記載の電子部品。
【請求項１０】
基板と、上記基板の一方の面に形成されたバンプとを備え、
上記バンプは、接続対象部品の電極と接続される接続面の面積が、上記基板側の基部の面積よりも大きく、縦断面において左右非対称形状である電子部品。
【請求項１１】
基板と、上記基板の一方の面に形成されたバンプとを備え、
上記バンプは、接続対象部品の電極と接続される接続面の面積が、上記基板側の基部の面積よりも大きく、縦断面において段差を有した形状である電子部品。
【請求項１２】
請求項１〜１１のいずれか１項に記載の電子部品の上記バンプと、上記バンプに対向した電極を備えた第２の電子部品が、導電性粒子を備えた異方性導電接着剤によって、異方性接続されている異方性接続構造体。
【請求項１３】
上記異方性導電接着剤は、上記導電性粒子が規則配列されている請求項１２に記載の異方性接続構造体。
【請求項１４】
基板と、上記基板の一方の面に形成されたバンプとを備える電子部品の設計方法において、
上記電子部品は、上記バンプが配列された複数のバンプ列が形成され、
上記バンプは、縦断面において上記基板側にかけてバンプ内側に縮径し、接続対象部品の電極と接続される接続面の面積が、上記基板側の基部の面積よりも大きく、隣接するバンプ間のスペースが上記基部に向かって広くなり、
上記バンプは、縦断面において左右非対称形状である、及び／又は縦断面において段差を有した形状である、電子部品の設計方法。
【請求項１５】
請求項１〜１１のいずれか１項に記載の電子部品の上記バンプと、上記バンプに対向した電極を備えた第２の電子部品とを、導電性粒子を備えた異方性導電接着剤によって、異方性接続する異方性接続構造体の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、異方性導電接着剤を介して回路基板上に接続される電子部品、回路基板上に電子部品が接続された異方性接続構造体、及び電子部品の設計方法に関する。
【背景技術】
【０００２】
従来、ＩＣチップ等の電子部品が各種電子機器の回路基板に接続された接続体や、基板にＩＣチップが実装された半導体パッケージ等の電子部品が各種電子機器の回路基板に接続された接続体が提供されている。近年、各種電子機器においては、ファインピッチ化、軽量薄型化等の観点から、電子部品として、実装面に突起状の電極であるバンプが配列されたＩＣチップやＬＳＩチップあるいは半導体パッケージを用いて、これらＩＣチップ等の電子部品を直接回路基板上に実装するいわゆるＣＯＢ（chip  on  board）や、ＣＯＧ（chip  on  glass）が、ＣＯＦ（chip  on  film）などが採用されている。
【０００３】
ＣＯＢ接続等やＣＯＧ接続、ＣＯＦ接続においては、回路基板の端子部上に、異方性導電フィルムを介してＩＣチップ等の電子部品が熱圧着されている。異方性導電フィルムは、熱硬化型のバインダー樹脂に導電性粒子を混ぜ込んでフィルム状としたもので、２つの導体間で加熱圧着されることにより導電性粒子で導体間の電気的導通がとられ、バインダー樹脂にて導体間の機械的接続が保持される。異方性導電フィルムを構成する接着剤としては、信頼性の高い熱硬化性の接着剤の他、光硬化性樹脂や、熱硬化と光硬化を併用する接着剤が用いられている。
【０００４】
例えば図１６（Ａ）（Ｂ）に示すように、バンプ付きＩＣチップ５０は、回路基板の実装面に、一方の側縁５０ａに沿って入力バンプ５１が一列で配列され、一方の側縁５０ａと対向する他方の側縁５０ｂに沿って出力バンプ５３が二列の千鳥状に配列されている。入出力バンプ５１，５３は、一般に、耐食性に優れ接続信頼性の高いＡｕを用いて、電解又は無電解メッキにより、導通方向を長手方向とする縦断面矩形状に形成されている。また、入出力バンプ５１，５３は、鉛フリーハンダを用いたハンダボールにより形成することもできる。
【０００５】
そして、ＣＯＧ実装では、異方性導電フィルム５５を介して回路基板５６の電極端子５７上にＩＣチップ５０が搭載された後、緩衝材６０を介して熱圧着ツール５８によりＩＣチップ５０の上から加熱押圧する。この熱圧着ツール５８による熱加圧によって、異方性導電フィルム５５のバインダー樹脂が溶融して各入出力バンプ５１，５３と回路基板５６の電極端子５７との間から流動するとともに、各入出力バンプ５１，５３と回路基板５６の電極端子５７との間に導電性粒子が挟持され、この状態でバインダー樹脂が熱硬化する。これにより、ＩＣチップ５０は、回路基板５６上に電気的、機械的に接続される。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１４−２２２７０１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
近年、電子部品が実装される電子部品や電子部品が実装される回路基板が小型化、薄型化、高集積化するとともに、電子部品の実装領域の狭小化が進み、ＩＣチップ等の入出力バンプや隣接するバンプ間スペースも狭小化が求められている。このような場合にも、入出力バンプによって捕捉する導電性粒子の捕捉率を維持するとともに、バンプ間スペースに導電性粒子が凝集することによるバンプ間ショートのリスクを低減することが求められる。また、外部応力が加わった際の電子部品の導通接続信頼性を確保するために、接着強度の向上も望まれている。
【０００８】
また、入出力バンプの材料削減やメッキ析出時間の短縮、電子部品の薄型化、低コスト化等の観点から入出力バンプの低背化が求められている。しかし、入出力バンプの低背化を図ろうとすると、バンプ間スペースのさらなる狭小化を招き、バンプ間ショートのリスクが懸念される。
【０００９】
本技術はかかる問題点に鑑みてなされたものであり、電極の低背化を図りつつ、粒子捕捉率の向上、ショートの防止及び接着強度の向上が図られた電子部品、異方性接続構造体、電子部品の設計方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上述した課題を解決するために、本技術に係る電子部品は、基板と、上記基板の一方の面に形成されたバンプとを備え、上記バンプが配列された複数のバンプ列が形成され、上記バンプは、縦断面において上記基板側にかけてバンプ内側に縮径し、接続対象部品の電極と接続される接続面の面積が、上記基板側の基部の面積よりも大きく、隣接するバンプ間のスペースが上記基部に向かって広くなり、上記バンプは、縦断面において左右非対称形状であるものである。
また、本技術に係る電子部品は、基板と、上記基板の一方の面に形成されたバンプとを備え、上記バンプが配列された複数のバンプ列が形成され、上記バンプは、縦断面において上記基板側にかけてバンプ内側に縮径し、接続対象部品の電極と接続される接続面の面積が、上記基板側の基部の面積よりも大きく、隣接するバンプ間のスペースが上記基部に向かって広くなり、上記バンプは、縦断面において段差を有した形状であるものである。
【００１１】
また、本技術に係る異方性接続構造体は、上記電子部品の上記バンプと、上記バンプに対向した電極を備えた第２の電子部品が、導電性粒子を備えた異方性導電接着剤によって、異方性接続されているものである。
【００１２】
また、本技術に係る電子部品の設計方法は、基板と、上記基板の一方の面に形成されたバンプとを備える電子部品の設計方法において、上記電子部品は、上記バンプが配列された複数のバンプ列が形成され、上記バンプは、縦断面において上記基板側にかけてバンプ内側に縮径し、接続対象部品の電極と接続される接続面の面積が、上記基板側の基部の面積よりも大きく、隣接するバンプ間のスペースが上記基部に向かって広くなり、上記バンプは、縦断面において左右非対称形状である、及び／又は縦断面において段差を有した形状である。
【発明の効果】
【００１３】
本技術によれば、バンプの１つあたりの接続面積の狭小化を抑えて、導電性粒子の捕捉率を向上させることができる。また、本技術によれば、基部にかけて隣接するバンプ間のスペースが広がることから、導電性粒子の高密度充填化及びバンプを低背化させた場合にも、バンプ間ショートの発生を抑えることができる。また、本技術によれば、バインダー樹脂がバンプの接続面から基部にかけて鉤状に硬化するため、バンプとバインダー樹脂との接触面積が増加するとともに、基部にかけて充填されたバインダー樹脂によってアンカー効果が発現することにより、接着強度を向上することができる。
【図面の簡単な説明】
【００１４】
【図１】図１は、図１（Ａ）はＩＣチップを回路基板に異方性導電接続する工程を示す断面図であり、図１（Ｂ）はＩＣチップが回路基板に異方性導電接続された接続体を示す断面図である。
【図２】図２は、ＩＣチップを示す平面図である。
【図３】図３（Ａ）〜（Ｉ）は、入出力バンプの形成例を示す斜視図である。
【図４】図４は、基板２の他面２ｂ側から基板２を透過して出力バンプ３を示す図である。
【図５】図５は、半導体ウェハの平面図である。
【図６】図６は、半導体ウェハの一部を示す断面図である。
【図７】図７（Ａ）は半導体ウェハの絶縁膜上に形成したレジスト層をパターニングする工程を示す断面図であり、図７（Ｂ）はレジスト層に貫通穴を形成した工程を示す断面図であり、図７（Ｃ）は絶縁膜に開口部を形成した工程を示す断面図である。
【図８】図８（Ａ）は金属層を形成した工程を示す断面図であり、図８（Ｂ）はレジスト層を除去した工程を示す断面図であり、図８（Ｃ）は金属層を加工して本技術が適用された入出力バンプを形成した工程を示す断面図である。
【図９】図９は、入出力バンプが形成された半導体ウェハの一部を示す断面図である。
【図１０】図１０（Ａ）は異方性導電フィルムの構成を示す断面図であり、図１０（Ｂ）は導電性粒子含有層と絶縁性接着剤層とが積層された異方性導電フィルムの構成を示す断面図である。
【図１１】図１１は互いに非接触で独立する導電性粒子が不規則に遍在された異方性導電フィルムを示す図であり、（Ａ）は平面図、（Ｂ）は断面図である。
【図１２】図１２は、導電性粒子が格子状に規則配列された異方性導電フィルムを示す図であり、（Ａ）は平面図、（Ｂ）は断面図である。
【図１３】図１３は、導電性粒子が六方格子状に規則配列された異方性導電フィルムを示す図であり、（Ａ）は平面図、（Ｂ）は断面図である。
【図１４】図１４は、導電性粒子がランダムに分散された異方性導電フィルムを示す図であり、（Ａ）は平面図、（Ｂ）は断面図である。
【図１５】図１５は、本技術を適用した半導体装置を示す断面図である。
【図１６】図１６（Ａ）はバンプ付きＩＣチップの平面図であり、図１６（Ｂ）は接続工程を示す断面図である。
【発明を実施するための形態】
【００１５】
以下、本技術が適用された電子部品、異方性接続構造体、電子部品の設計方法について、図面を参照しながら詳細に説明する。なお、本技術は、以下の実施形態のみに限定されるものではなく、本技術の要旨を逸脱しない範囲内において種々の変更が可能であることは勿論である。また、図面は模式的なものであり、各寸法の比率等は現実のものとは異なることがある。具体的な寸法等は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
【００１６】
以下では、電子部品としてＩＣチップ１を例に説明する。図１（Ａ）（Ｂ）に示すように、接続体２０は、回路基板１４上に異方性導電フィルム（ＡＣＦ：Anisotropic Conductive Film）３０等の接着剤を介してＩＣチップ１を搭載し、緩衝材１５を介してＩＣチップ１を熱圧着ツール１０によって加熱押圧することにより、ＩＣチップ１の実装面に設けられた出力バンプ３及び入力バンプ５と回路基板１４に設けられた出力端子１６及び入力端子１７とを導電接続したものである。
【００１７】
［ＩＣチップ］
ＩＣチップ１は、基板２を有し、基板２の一面２ａが入出力バンプが配列され異方性導電フィルム３０を介して回路基板１４へ実装される実装面とされ、一面２ａと反対側の他面２ｂが熱圧着ツール１０によって加熱押圧される押圧面とされる。
【００１８】
ＩＣチップ１は、例えばシリコン基板からなる基板２に半導体回路が形成されるとともに、基板２の一面に入出力バンプ３，５が形成された素子である。ＩＣチップ１は、シリコンウェハ上に複数形成され、ダイシングによって個片化されることにより形成される。
【００１９】
図２に示すように、基板２は、略矩形状をなし、長さ方向となる相対向する一対の側縁２ｃ，２ｄに沿って、出力バンプ３が配列された出力バンプ領域４及び入力バンプ５が配列された入力バンプ領域６が形成されている。ＩＣチップ１は、出力バンプ領域４が基板２の一方の側縁２ｃ側に形成され、入力バンプ領域６が基板２の他方の側縁２ｄ側に形成されている。これにより、ＩＣチップ１は、実装面２の幅方向に亘って出力バンプ領域４と入力バンプ領域６とが離間して形成され、実装面２の中央部にバンプが形成されていないバンプ間領域７が設けられている。
【００２０】
出力バンプ領域４には、複数の出力バンプ３が基板２の長手方向に沿って配列されることにより、例えば一方の側縁２ｃ側から順に２列の出力バンプ列３Ａ、３Ｂが形成されている。また、各出力バンプ列３Ａ、３Ｂの出力バンプ３は、千鳥状に配列されている。
【００２１】
また、入力バンプ領域６には、例えば複数の入力バンプ５が、基板２の長手方向に沿って１列で配列された入力バンプ列５Ａが形成されている。なお、入力バンプ５は、出力バンプ３よりも大きく形成される。これにより、ＩＣチップ１は、出力バンプ領域４と入力バンプ領域６とが面積差を有するとともに、基板２において非対称に配置されている。なお、入出力バンプ３，５は、互いに同一サイズで形成してもよい。
【００２２】
入出力バンプ３，５は、例えば銅バンプや金バンプ、あるいは銅バンプに金メッキを施したもの等が好適に用いられる。また、入出力バンプ３，５は、回路基板１４に設けられている入出力端子１６，１７に応じた配置で設けられ、ＩＣチップ１が回路基板１４に位置合わせされて接続されることにより、異方性導電フィルム３０を介して入出力端子１６，１７と接続される。
【００２３】
なお、入出力バンプ３，５の配列は、図２に示す以外にも、一方の側縁２ｃに一又は複数列で配列され、他方の側縁２ｄに一又は複数列で配列されるいずれの構成であってもよい。また、入出力バンプ３，５は、一列配列の一部が複数列となってもよく、複数列の一部が一列となってもよい。さらに、入出力バンプ３，５は、複数列の各列が平行且つ隣接する電極端子同士が並列するストレート配列で形成されてもよく、あるいは複数列の各列が平行且つ隣接する電極端子同士が均等にズレる千鳥配列で形成されてもよい。
【００２４】
なお、近年の液晶表示装置その他の電子機器の小型化、高機能化、低コスト化に伴い、ＩＣチップ１等の電子部品も小型化、低背化、低コスト化が求められ、入出力バンプ３，５も、その高さが低くなっている（特に限定されないが、例えば３〜１５μｍ）。
【００２５】
ここで、本技術が適用された入出力バンプ３，５は、回路基板１４の入出力端子１６，１７と異方性導電フィルム３０を介して接続される接続面３ａ，５ａの面積が、基板２側の基部３ｂ，５ｂの面積よりも大きい。基部３ｂ，５ｂとは、バンプの接続面３ａ，５ａよりも基板２側の部分のうち基板２の一面２ａより突出された部分を指し、基板２内に埋設された部分がある場合はこれを含まない。また、基部３ｂ，５ｂは、接続面３ａ，５ａよりも基板２側で、入出力端子１６，１７との接続方向を縦方向としたときに接続面３ａ，５ａの面積よりも狭い横断面積を有する部分を指す。すなわち、本技術が適用された入出力バンプ３，５は、接続面３ａ，５ａの面積よりも狭い横断面積を有する部分を備えていればよく、パッド４１上に立設された上面が接続面３ａ，５ａよりも狭い場合の他、さらに接続面３ａ，５ａよりも基板２側に接続面３ａ，５ａの面積以上の横断面積を有する部分を備えていても含まれる。
【００２６】
これにより、ＩＣチップ１は、入出力バンプ３，５の１つあたりの入出力端子１６，１７との接続面積の狭小化を抑えて、導電性粒子３２の捕捉率を向上させることができる。また、ＩＣチップ１は、基部３ｂ，５ｂにかけて隣接する入出力バンプ３，５間のスペースが広がることから、導電性粒子３２の高密度充填化及び入出力バンプ３，５の低背化が進んだ場合にも、バンプ間ショートの発生を抑えることができる。
【００２７】
また、入出力バンプ３，５は、入出力端子１６，１７との接続方向を縦方向としたときに縦断面で少なくとも一部が基板２側にかけてバンプ内側に縮径しているため、異方性導電フィルム３０のバインダー樹脂３３が入出力端子１６，１７との間に充填すると入出力バンプ３，５の基部３ｂ，５ｂにかけて鉤状に硬化する。したがって、ＩＣチップ１は、入出力バンプ３，５とバインダー樹脂３３との接触面積が増加するとともに、基部３ｂ，５ｂにかけて充填されたバインダー樹脂３３によってアンカー効果が発現することにより、回路基板１４への接着強度が向上される。また、接続体２０は、ＩＣチップ１と回路基板１４との間の応力を緩和するバインダー樹脂３３の充填量が増加することにより、電子部品の剥離防止、反りや浮きの防止を図ることができる。
【００２８】
また、入出力バンプ３，５は、接続面３ａ，５ａの面積を基部３ｂ，５ｂの面積よりも大きくした場合、バンプ高さと基部３ｂ，５ｂとのアスペクトが大きくなると、熱圧着ツール１０によって押圧されたときに折れる恐れもあることから、低背化を図ること好ましく、入出力バンプ３，５を構成する金属の使用量を削減や、電子部品の低背化といった課題解決にも即することになる。
【００２９】
なお、入出力バンプ３，５は、縦断面で少なくとも一部が基板２側にかけてバンプ内側に縮径しているため、接続面３ａ，５ａの面積と基部３ｂ，５ｂの面積とが同じ場合に比して、入出力バンプ３，５を構成する金属の使用量を削減でき、低コスト化を図ることができる。
【００３０】
入出力バンプ３，５の形状は、特に制限はなく、直方体状、円錐状、角錐状等の各種形状を採り得る。図３に入出力バンプ３，５が採り得る形状の一例を列挙する。入出力バンプ３，５は、縦断面でみた時に左右が対称形状又は非対象形状であってもよい。また、入出力バンプ３，５は、縦断面でみた時に基部３ｂ，５ｂから接続面３ａ，５ａにわたる一辺が直線又は曲線でもよく、段差を有した形状であってもよい。また、入出力バンプ３，５は、バンプの側面の辺は直線であってもよく、非直線、例えば曲線であってもよい。
【００３１】
また、入出力バンプ３，５の形状は、基部３ｂ，５ｂから接続面３ａ，５ａにかけて、規則性を持って横断面積が増加するような形状であることが好ましい。これにより、ＩＣチップ１は、入出力バンプ３，５の形成が容易となり、また熱圧着ツール１０による加熱押圧時の加圧の影響をシミュレーションし易くなる。同様の理由から、入出力バンプ３，５は、側面全てが同一形状であってもよく、異なっていてもよい。側面形状が異なる場合、対向する側面で対称形状であることが好ましい。
【００３２】
また、入出力バンプ３，５は、入出力バンプ列３Ａ，３Ｂ，５Ａのバンプが全て同一形状であってもよく、異なる形状を有していてもよい。入出力バンプ列３Ａ，３Ｂ，５Ａのバンプが全て同一形状とすることで、製造効率を向上させることができる。例えば、入出力バンプ３，５は、基板２の側縁２ｃ，２ｄ側からバンプ列３Ａ，５Ａに沿ってカッタを入れてバンプ側面を切削して基部３ｂ，５ｂを形成することにより、同一方向からみた側面形状が同一となる。
【００３３】
また、入出力バンプ列３Ａ，３Ｂ，５Ａのバンプが異なる形状を有す場合、例えば千鳥配列など複数列にバンプ配列が存在する場合に、側縁２ｃ，２ｄ側のバンプ列３Ａ，５Ａのみ基部３ｂ，５ｂを形成し接続面３ａ，５ａの面積を基部３ｂ，５ｂの面積よりも大きくすることにより、バンプ列３Ａとバンプ列３Ｂとで同一方向から見た側面形状が非同一とすることもでき、バンプレイアウトの設計自由度が高くなる。これにより、ＩＣチップ１の入出力でバンプ数が異なる場合などに、基板２の接続強度を全面的に均一化させる等の効果も期待できる。
【００３４】
また、出力バンプ列３Ａ，３Ｂのように、例えば千鳥配列など複数列にバンプ配列が存在する場合に、バンプ列間における樹脂流動を容易にさせ、バンプ間ショートの発生を抑制することもできる。これは、バンプが密集している場合に、密集点に対する面を縮径させることで、バンプ間スペースを広くさせる、ということである。また、これらを組み合わせて、縮径の程度を調節すれば樹脂流動を誘導させる効果も期待できる。
【００３５】
例えば、図４に示す出力バンプ列３Ａ，３Ｂでは、千鳥状に配列された出力バンプ３同士のうち、隣接するバンプ列側の側面及び当該側面に隣接する２側面の３つのバンプ側面は、互いにバンプ間距離が近接する。したがって、当該３面のバンプ側面の一又は複数を基部３ｂ側に向かって縮径する傾斜面又は湾曲面とすることでバインダー樹脂３３及び導電性粒子３２の流路を広く設け、出力バンプ３，３間での滞留を生じ難くさせてバンプ間ショートの発生を抑制することができる。なお、図４は、基板２の他面２ｂ側から基板２を透過して出力バンプ３を示す図である。また、千鳥状に配列された出力バンプ３同士のバンプ間距離が近接する３つのバンプ側面の一又は複数を他の側面よりも相対的に深くバンプの内側に入り込ませることで、バインダー樹脂３３及び導電性粒子３２の流路を広く設けてもよい。
【００３６】
複数列の各列が平行且つ隣接する電極端子同士が並列するストレート配列で形成された場合も同様に、隣接するバンプ列側の側面を含む３つのバンプ側面の一又は複数を基部３ｂ側に向かって縮径する傾斜面又は湾曲面とすることでバインダー樹脂３３及び導電性粒子３２の流路を広く設け、出力バンプ３，３間での滞留を生じ難くさせてバンプ間ショートの発生を抑制することができる。
【００３７】
［ＩＣチップ／バンプの形成方法］
次いで、本技術を適用したバンプの形成方法の一例について説明する。まず、図５及び図６に示すように、半導体ウェハ４０を用意する。図５は、半導体ウェハ４０の平面図である。半導体ウェハ４０は、後の工程で、切断ラインに沿って複数の半導体チップに切断されることによりＩＣチップ１の基板２を構成する。半導体チップは、矩形に切断されることが多いが、形状はこれに限定されず例えば円形であってもよい。
【００３８】
半導体ウェハ４０は、入出力バンプ３，５が形成される複数のパッド４１を有する。パッド４１は、半導体ウェハ４０の内部に形成された集積回路の電極となる。パッド４１は、個片化されるＩＣチップ１の領域ごとに形成される。パッド４１は、半導体ウェハ４０の一方の面で、入出力バンプ３，５の配列位置に応じてＩＣチップ１の領域の周端部（２辺又は４辺）に形成される。なお、パッド４１は、半導体ウェハ４０の面で集積回路の形成された領域（能動領域）の外側に形成されるが、半導体ウェハ４０の面で能動領域の内側を含む領域に形成されてもよい。
【００３９】
次いで、半導体ウェハ４０は、パッド４１上に入出力バンプ３，５が形成される。入出力バンプ３，５は、例えば電解メッキ法、無電解メッキ法、印刷等により形成することができる。無電解メッキ法により形成する工程の一例では、図７（Ａ）及び図７（Ｂ）に示すように、絶縁膜４２上に、レジスト層４３を設け、レジスト層４３をパターニングする。レジスト層４３は、パッド４１の上方を含み、半導体ウェハ４０の面全体を覆って設けられる。レジスト層４３は、入出力バンプ３，５の高さに応じて設定され、例えば１０〜３０μｍ程度の厚さで形成してもよい。
【００４０】
レジスト層４３は、パッド４１の上方の部分が除去されて、貫通穴４４が形成される。貫通穴４４は、例えば、紫外線などのエネルギー４５に感応して性質を変える樹脂を使用して形成されたレジスト層４３を、フォトリソグラフィ技術を適用してパッド４１の上方の部分を除去することにより形成することができる。また、貫通穴４４は、レジスト層４３をエッチングすることにより形成してもよい。あるいは、レジスト層４３は、スクリーン印刷又はインクジェット方式によって、直接的に貫通穴４４をパターニングするようにレジスト材料を塗布して形成してもよい。
【００４１】
貫通穴４４は、パッド４１の少なくとも一部と重なるように形成され、底面には絶縁膜４２が露出する。貫通穴４４を、半導体ウェハ４０の面に対して、垂直に立ち上がる壁面にて形成することにより、垂直に立ち上がるバンプを形成し、切削等により接続面３ａ，５ａの面積が基板２側の基部３ｂ，５ｂの面積よりも大きい入出力バンプ３，５を形成することができる。また、貫通穴４４を、異方性エッチングにより底面から開口部にかけて拡径する壁面にて形成することにより、接続面３ａ，５ａの面積が基板２側の基部３ｂ，５ｂの面積よりも大きい入出力バンプ３，５を形成することができる。貫通穴４４の平面形状は、矩形、円形又はその他の形状であってもよい。
【００４２】
次いで、図７（Ｃ）に示すように、貫通穴４４が形成されたレジスト層４３をマスクとして使用して、エッチングにより絶縁膜４２の一部を除去し開口部４６を形成して、パッド４１の少なくとも一部を露出させる。エッチングの手段は、化学的、物理的又はこれらの性質を組み合わせて利用したもののいずれであってもよい。エッチングの特性は、ドライエッチングなどの異方性であってもよく、あるいはウェットエッチングなどの等方性であってもよい。
【００４３】
開口部４６は、貫通穴４４の径と等しい径で形成してもよいが、それよりも小さい径で形成してもよい。開口部４６の径を貫通穴４４の径よりも小さくすれば、貫通穴４４内に入出力バンプ３，５を形成することでパッド４１の表面を露出させないようにすることができる。あるいは、開口部４６の径は、例えばウェットエッチングを使用することによって、貫通穴４４の径を超えて形成されてもよい。
【００４４】
なお、レジスト層４３は、絶縁膜４２のエッチング後、または前に、架橋反応を生じさせるエネルギーを加えることにより表面を硬化させてもよい。
【００４５】
次いで、ジンケート処理を施した後、図８（Ａ）に示すように、貫通穴４４を使用して無電解メッキ法等により金属層４７（バンプ）を形成する。金属層４７は、単一層又は複数層からなる。金属層４７は、ニッケル、金、銅、パラジウム、錫のいずれか１つ又は複数から形成してもよいし、錫にAg、Cu、Bi、Znから選ばれる少なくとも１つを含む金属から形成してもよいし、これらのうち複数の金属から形成してもよい。例えば、金属層は、ニッケル層、ニッケルと金の層、ニッケルと銅の層、銅層、ニッケルと金と銅の層、ニッケルと銅と錫の層、ニッケルと金と銅と錫の層、ニッケルと金と銅とパラジウムと錫の層、ニッケルとパラジウムと銅とパラジウムと錫の層のいずれかにより形成してもよいが、材料はこれに限定されない。錫の代わりに、銀錫、銅錫を形成してもよい。複数層のうち最下層をニッケルで形成し、最表層を金又は錫で形成してもよい。
【００４６】
金属層４７は、貫通穴４４の開口部４６を介してパッド４１上に積層され、電気的に接続される。金属層４７は、貫通穴４４の高さ（レジスト層４３の厚さ）と同じ又はその高さを超えないように形成する。金属層４７は、図示するように単一層であってもよく、あるいは複数層であってもよい。
【００４７】
次いで、図８（Ｃ）に示すように、接続面３ａ，５ａの面積が基板２側の基部３ｂ，５ｂの面積よりも大きい入出力バンプ３，５を形成する。接続面３ａ，５ａの面積よりも横断面の小さい基部３ｂ，５ｂは、垂直に立ち上がる金属層４７に対して、例えば切削や、化学的又は物理的エッチングにより形成することができる。なお、切削による基部３ｂ，５ｂの形成工程は、半導体ウェハ４０を個々のＩＣチップ１に個片化した後に行ってもよい。
【００４８】
また、貫通穴４４を、異方性エッチングにより底面から開口部にかけて拡径する壁面にて形成することにより、接続面３ａ，５ａの面積が基板２側の基部３ｂ，５ｂの面積よりも大きい入出力バンプ３，５を形成してもよい。
【００４９】
なお、入出力バンプ３，５は、金属層４７の表面に第２の金属層を形成してもよい。第２の金属層は、金属層４７の側面を含む表面を覆うように形成する。これによって、金属層４７（例えばニッケル層）の酸化を防止できる。第２の金属層は、単一層又は複数層からなり、少なくともその表面は金又は銅で形成することが好ましい。第２の金属層は、無電解メッキ等、公知の成膜技術を用いて形成することができる。
【００５０】
入出力バンプ３，５は、上面が回路基板１４の入出力端子１６，１７と異方性導電フィルム３０を介して接続される接続面３ａ，５ａとされる。接続面３ａ，５ａは、基板２（半導体ウェハ４０）と略平行に形成される。また、メッキ析出等により形成された入出力バンプ３，５は、接続面３ａ，５ａに凹凸を有している。
【００５１】
なお、入出力バンプ３，５は、接続面３ａ，５ａを適宜公知の成膜技術を用いて平坦に形成してもよい。また、接続面は平坦であることが、ＩＣチップ１にかかる押圧を導電性粒子３２に対して均等に伝えるためにも好ましい。ここで平坦とは、導電性粒子径の３０％程度の凹凸を含むものとする。即ち、１〜２μｍの高低差があってもよいが、この高低差が小さいほうがより好ましい。
【００５２】
図９は、以上の工程によって形成された半導体ウェハ４０の断面図である。半導体ウェハ４０は、複数のＩＣチップ１に切断される。
【００５３】
［ダミーバンプ］
また、ＩＣチップ１は、バンプレイアウトや製造工数の制約が許せば、出力バンプ領域４と入力バンプ領域６との間に、信号等の入出力には使用しないいわゆるダミーバンプを適宜設けてもよい。
【００５４】
［回路基板］
回路基板１４は、接続体２０の用途に応じて選択されるものであり、例えば、ガラス基板、ガラスエポキシ基板、セラミック基板、フレキシブル基板等、その種類は問わない。回路基板１４は、ＩＣチップ１に設けられた入出力バンプ３，５と接続される入出力端子１６，１７が形成されている。入出力端子１６，１７は、入出力バンプ３，５の配列と同じ配列を有する。なお、回路基板１４はＩＣチップ１であってもよい。この場合、接続体２０は、ＩＣチップ１を多層にスタックしたものとなる。
【００５５】
［アライメントマーク］
なお、ＩＣチップ１及び回路基板１４は、重畳させることにより回路基板１４に対するＩＣチップ１のアライメントを行う図示しないアライメントマークが設けられている。基板側アライメントマーク及びＩＣ側アライメントマークは、組み合わされることにより回路基板１４とＩＣチップ１とのアライメントが取れる種々のマークを用いることができる。回路基板１４の入出力端子の配線ピッチやＩＣチップ１の入出力バンプ３，５のファインピッチ化が進んでいることから、ＩＣチップ１と回路基板１４とは、高精度のアライメント調整が求められることが多い。
【００５６】
［接着剤］
ＩＣチップ１を回路基板１４に接続する接着剤としては、異方性導電フィルム３０を好適に用いることができる。異方性導電フィルム３０は、図１０（Ａ）に示すように、通常、基材となるベースフィルム３１上に導電性粒子３２を含有するバインダー樹脂３３が積層されたものである。異方性導電フィルム３０は、図１に示すように、回路基板１４とＩＣチップ１との間にバインダー樹脂３３を介在させることで、回路基板１４とＩＣチップ１とを接続させるとともに、入出力バンプ３，５と入出力端子１６，１７とで導電性粒子３２を挟持させ、導通させるために用いられる。
【００５７】
バインダー樹脂３３の接着剤組成物は、例えば膜形成樹脂、熱硬化性樹脂、潜在性硬化剤、シランカップリング剤等を含有する通常のバインダー成分からなる。
【００５８】
膜形成樹脂としては、平均分子量が１００００〜８００００程度の樹脂が好ましく、特にエポキシ樹脂、変形エポキシ樹脂、ウレタン樹脂、フェノキシ樹脂等の各種の樹脂が挙げられる。中でも、膜形成状態、接続信頼性等の観点からフェノキシ樹脂が好ましい。
【００５９】
熱硬化性樹脂としては特に限定されず、例えば市販のエポキシ樹脂やアクリル樹脂等を用いることができる。
【００６０】
エポキシ樹脂としては、特に限定されないが、例えば、ナフタレン型エポキシ樹脂、ビフェニル型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、ビスフェノール型エポキシ樹脂、スチルベン型エポキシ樹脂、トリフェノールメタン型エポキシ樹脂、フェノールアラルキル型エポキシ樹脂、ナフトール型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、トリフェニルメタン型エポキシ樹脂等が挙げられる。これらは単独でも、２種以上の組み合わせであってもよい。
【００６１】
アクリル樹脂としては、特に制限はなく、目的に応じてアクリル化合物、液状アクリレート等を適宜選択することができる。例えば、メチルアクリレート、エチルアクリレート、イソプロピルアクリレート、イソブチルアクリレート、エポキシアクリレート、エチレングリコールジアクリレート、ジエチレングリコールジアクリレート、トリメチロールプロパントリアクリレート、ジメチロールトリシクロデカンジアクリレート、テトラメチレングリコールテトラアクリレート、２−ヒドロキシ−１，３−ジアクリロキシプロパン、２，２−ビス[４−（アクリロキシメトキシ）フェニル]プロパン、２，２−ビス[４−（アクリロキシエトキシ）フェニル]プロパン、ジシクロペンテニルアクリレート、トリシクロデカニルアクリレート、トリス（アクリロキシエチル）イソシアヌレート、ウレタンアクリレート等を挙げることができる。なお、アクリレートをメタクリレートにしたものを用いることもできる。これらは、１種単独で使用してもよいし、２種以上を併用してもよい。
【００６２】
潜在性硬化剤としては、特に限定されないが、加熱硬化型の硬化剤が挙げられる。潜在性硬化剤は、通常では反応せず、熱、光、加圧等の用途に応じて選択される各種のトリガにより活性化し、反応を開始する。熱活性型潜在性硬化剤の活性化方法には、加熱による解離反応などで活性種（カチオンやアニオン、ラジカル）を生成する方法、室温付近ではエポキシ樹脂中に安定に分散しており高温でエポキシ樹脂と相溶・溶解し、硬化反応を開始する方法、モレキュラーシーブ封入タイプの硬化剤を高温で溶出して硬化反応を開始する方法、マイクロカプセルによる溶出・硬化方法等が存在する。熱活性型潜在性硬化剤としては、イミダゾール系、ヒドラジド系、三フッ化ホウ素−アミン錯体、スルホニウム塩、アミンイミド、ポリアミン塩、ジシアンジアミド等や、これらの変性物があり、これらは単独でも、２種以上の混合体であってもよい。ラジカル重合開始剤としては、公知のものを使用することができ、中でも有機過酸化物を好ましく使用することができる。
【００６３】
シランカップリング剤としては、特に限定されないが、例えば、エポキシ系、アミノ系、メルカプト・スルフィド系、ウレイド系等を挙げることができる。シランカップリング剤を添加することにより、有機材料と無機材料との界面における接着性が向上される。
【００６４】
［導電性粒子］
バインダー樹脂３３に含有される導電性粒子３２としては、異方性導電フィルムにおいて使用されている公知の何れの導電性粒子を挙げることができる。すなわち、導電性粒子としては、例えば、ニッケル、鉄、銅、アルミニウム、錫、鉛、クロム、コバルト、銀、金等の各種金属や金属合金の粒子、金属酸化物、カーボン、グラファイト、ガラス、セラミック、プラスチック等の粒子の表面に金属をコートしたもの、或いは、これらの粒子の表面に更に絶縁薄膜をコートしたもの等が挙げられる。樹脂粒子の表面に金属をコートしたものである場合、樹脂粒子としては、例えば、エポキシ樹脂、フェノール樹脂、アクリル樹脂、アクリロニトリル・スチレン（ＡＳ）樹脂、ベンゾグアナミン樹脂、ジビニルベンゼン系樹脂、スチレン系樹脂等の粒子を挙げることができる。導電性粒子３２の大きさは１〜１０μｍが好ましいが、これに限定されるものではない。
【００６５】
バインダー樹脂３３を構成する接着剤組成物は、このように膜形成樹脂、熱硬化性樹脂、潜在性硬化剤、シランカップリング剤等を含有する場合に限定されず、通常の異方性導電フィルムの接着剤組成物として用いられる何れの材料から構成されるようにしてもよい。
【００６６】
ここで、バインダー樹脂３３の最低溶融粘度範囲の一例としては、１０〜１×１０5Ｐａ・ｓである。もちろんバインダー樹脂３３の最低溶融粘度範囲は、この範囲に限定されるものではない。なお、バインダー樹脂３３の最低溶融粘度は、例えば回転式レオメータ（TA instrument社製）を用い、昇温速度が１０℃／分、測定圧力が５ｇで一定に保持し、直径８ｍｍの測定プレートを使用して測定することにより求めることができる。
【００６７】
バインダー樹脂３３を支持するベースフィルム３１は、例えば、ＰＥＴ（Poly Ethylene Terephthalate）、ＯＰＰ（Oriented Polypropylene）、ＰＭＰ（Poly-4-methylpentene-1）、ＰＴＦＥ（Polytetrafluoroethylene）等にシリコーン等の剥離剤を塗布してなり、異方性導電フィルム３０の乾燥を防ぐとともに、異方性導電フィルム３０の形状を維持する。
【００６８】
異方性導電フィルム３０は、何れの方法で作製するようにしてもよいが、例えば以下の方法によって作製することができる。膜形成樹脂、熱硬化性樹脂、潜在性硬化剤、シランカップリング剤、導電性粒子３２等を含有する接着剤組成物を調整する。調整した接着剤組成物をバーコーター、塗布装置等を用いてベースフィルム３１上に塗布し、オーブン等によって乾燥させることにより、ベースフィルム３１にバインダー樹脂３３が支持された異方性導電フィルム３０を得る。
【００６９】
なお、異方性導電フィルム３０の形状は、特に限定されないが、例えば、図１０に示すように、巻取リール３７に巻回可能な長尺テープ形状とし、所定の長さだけカットして使用することができる。また、異方性導電フィルム３０はバインダー樹脂３３のベースフィルム３１に支持されていない面に図示しない剥離フィルムが積層されていてもよい。
【００７０】
［導電粒子非接触型ＡＣＦ・配置型ＡＣＦ］
ここで、異方性導電フィルム３０は、平面視において、互いに非接触で独立して存在した導電性粒子３２が遍在されているものを好適に用いることができる。これは、全導電粒子数の９５％以上が個々に独立して存在していることが好ましく、９９％以上が個々に独立して存在していることがさらに好ましい。複数の導電性粒子３２を意図的に接触させユニット化させているものは当該ユニットを１個としてカウントする。また、このような導電粒子３２が互いに非接触で独立して存在する状態は、導電性粒子３２を意図的に所定の位置に配置することにより作成してもよい。
【００７１】
例えば、図１１（Ａ）（Ｂ）に示すように、互いに非接触で独立する導電性粒子３２は、バインダー樹脂３３中に平面視において粒子間距離が不規則とされた状態で遍在されている、即ち、方向によって異なる距離で存在してもよい。また、導電性粒子３２は所定の配列パターンで配列され、図１２（Ａ）（Ｂ）や図１３（Ａ）（Ｂ）に示すように、四方格子状に規則配列され、あるいは六方格子状に規則配列することにより、平面視において互いに非接触で独立して存在していてもよい。導電性粒子３２の配列パターンは、任意に設定することができる。
【００７２】
導電性粒子３２が平面視においてバンプ面積やレイアウトに応じた導電性粒子間距離を持って互いに非接触で独立して存在することにより、異方性導電フィルム３０は、図１４（Ａ）（Ｂ）に示すように、導電性粒子３２がランダムに分散され、凝集体が形成される等により導電性粒子の分布に疎密が生じている場合に比して、個々の導電性粒子３２の補足される確率が向上するため、同一の高集積なＩＣチップ１を異方性接続する場合、導電性粒子３２の配合量を減少させることができる。これにより、導電性粒子３２がランダムに分散される場合は、導電性粒子数が一定量以上必要になることから隣接する入力バンプ３間や出力バンプ５間のスペースにおいて凝集体や連結の発生が懸念されていたが、平面視において互いに非接触で独立した状態にすることで、このようなバンプ間ショートの発生を抑制させることができ、また入出力バンプ３，５と入出力端子１６，１７間の導通に寄与しない導電性粒子３２の数を低減させることができる。
【００７３】
また、導電性粒子３２の粒子個数密度を低くすることができることから、ＩＣチップ１は、入出力バンプ３，５の高さを低くすることができ、さらなる小型化、薄型化を実現するとともに、熱圧着ツール１０によって押圧されたときの耐性を向上させることができる。すなわち、接続体２０は、導電性粒子３２の粒子個数密度が低くなることから、狭小化された隣接する入出力バンプ３，５間のスペースにおいても、バンプ間ショートの発生リスクを低減させることができる。したがって、接続体２０は、ファインピッチ化された入出力バンプ３，５及び入出力端子１６，１７間においても、粒子を捕捉できるとともに、バンプ間ショートの発生を低減させることができる。
【００７４】
また、上述したように、基部３ｂ，５ｂにかけて隣接する入出力バンプ３，５間のスペースが広がることから、導電性粒子３２の粒子個数密度が低下することで、入出力バンプ３，５の低背化が進んだ場合にも、バンプ間ショートの発生を抑えることができ、また、バンプ高さと基部３ｂ，５ｂとのアスペクトが小さくなることで、熱圧着ツール１０によって押圧されたときの耐性を向上させることができる。
【００７５】
また、異方性導電フィルム３０は、平面視において互いに非接触で独立した導電性粒子３２が遍在することにより、バインダー樹脂３３に高密度に充填した場合にも、フィルム面内における導電性粒子３２の疎密の発生が防止されている。したがって、導電性粒子３２が互いに非接触で独立して配列された異方性導電フィルム３０によれば、ファインピッチ化された入出力端子１６，１７や入出力バンプ３，５においても導電性粒子３２の捕捉率を向上することができる。
【００７６】
このような異方性導電フィルム３２は、例えば、延伸可能なシート上に粘着剤を塗布し、その上に導電性粒子３２を単層配列した後、当該シートを所望の延伸倍率で延伸させてバインダー樹脂３３に転写する方法、導電性粒子３２を基板上に所定の配列パターンに整列させた後、ベースフィルム３１に支持されたバインダー樹脂３３に導電性粒子３２を転写する方法、あるいはベースフィルム３１に支持されたバインダー樹脂３３上に、配列パターンに応じた開口部が設けられた配列板を介して導電性粒子３２を供給する方法等により製造することができる。
【００７７】
［積層ＡＣＦ］
ここで、本技術に係る異方性導電フィルムは、図１０（Ｂ）に示すように、バインダー樹脂３３のみからなる絶縁性接着剤層３４と導電性粒子３２を含有したバインダー樹脂３３からなる導電性粒子含有層３５とを積層した構成とすることが好ましい。図１０（Ｂ）に示す異方性導電フィルム３６は、ベースフィルム３１に絶縁性接着剤層３４が積層され、絶縁性接着剤層３４に導電性粒子含有層３５が積層され、導電性粒子含有層３５側を回路基板１４に貼付し、絶縁性接着剤層３４側からＩＣチップ１が搭載される。なお、異方性導電フィルム３６は、導電性粒子含有層３５に図示しない剥離フィルムが積層され、リール状に巻回されて用いられる。
【００７８】
異方性導電フィルム３６は、例えば絶縁性接着剤層３４の最低溶融粘度が導電性粒子含有層３５の最低溶融粘度より低い等により、絶縁性接着剤層３４の流動性が導電性粒子含有層３５の流動性よりも高い。したがって、異方性導電フィルム３６は、回路基板１４とＩＣチップ１との間に介在され、熱圧着ツール１０によって加熱押圧されると、先ず溶融粘度の低い絶縁性接着剤層３４が回路基板１４とＩＣチップ１との間に充填される。溶融粘度の高い導電性粒子含有層３５は流動性が低いため、加熱押圧によりバインダー樹脂３３が回路基板１４とＩＣチップ１との間で溶融した場合にも、導電性粒子３２の流動が抑制される。また、先に流動し回路基板１４とＩＣチップ１との間に充填された絶縁性接着剤層３４が硬化反応を開始することによっても導電性粒子３２の流動が抑制される。したがって、接続体２０は、導電性粒子３２が隣接する出力バンプ３の間や入力バンプ５の間に凝集することなくバンプ間ショートの発生を低減させることができる。
【００７９】
絶縁性接着剤層３４、導電性粒子含有層３５、及び異方性導電フィルム３６の最低溶融粘度範囲の一例を挙げると、絶縁性接着剤層３４の最低溶融粘度範囲は１〜１×１０4Ｐａ・ｓ、導電性粒子含有層３５の最低溶融粘度範囲は１０〜１×１０5Ｐａ・ｓ、異方性導電フィルム３６全体の最低溶融粘度範囲は１０〜１×１０5Ｐａ・ｓである。もちろん絶縁性接着剤層３４、導電性粒子含有層３５、及び異方性導電フィルム３６の最低溶融粘度範囲は、ここにあげた範囲に限定されるものではない。なお、絶縁性接着剤層３４、導電性粒子含有層３５、及び異方性導電フィルム３６の最低溶融粘度は、上述したバインダー樹脂３３と同様に測定することにより求めることができる。
【００８０】
なお、異方性導電フィルム３６は、導電性粒子含有層３５のみが積層されたものであってもよい。この場合、各導電性粒子含有層３５の流動性は同じでもよく、異なっていてもよい。
【００８１】
また、異方性導電フィルム３６は、図１１〜図１３に示すように、導電性粒子含有層３５に導電性粒子３２を平面視において互いに非接触で独立して配列させることにより、配列された導電性粒子３２の流動が抑えられ、ファインピッチ化された入出力バンプ３，５及び入出力端子１６，１７間においても、粒子捕捉率を向上させるとともに、導電性粒子３２が隣接する出力バンプ３の間や入力バンプ５の間に凝集することなくバンプ間ショートの発生を低減させることができる。
【００８２】
なお、上述の実施の形態では、異方性導電接着剤として、バインダー樹脂３３に適宜導電性粒子３２を含有した熱硬化性樹脂組成物をフィルム状に成形した接着フィルムを例に説明したが、本技術に係る接着剤は、これに限定されず、例えばバインダー樹脂３３のみからなる絶縁性接着フィルムでもよい。また、異方性導電接着剤は、このようなフィルム成形されてなる接着フィルムに限定されず、バインダー樹脂組成物に導電性粒子３２が分散された導電性接着ペースト、あるいはバインダー樹脂組成物のみからなる絶縁性接着ペーストとしてもよい。本技術に係る異方性導電接着剤は、上述したいずれの形態をも包含するものである。
【００８３】
［接続工程］
次いで、回路基板１４にＩＣチップ１を接続する接続工程について説明する。先ず、回路基板１４の入出力端子１６，１７が形成された実装面上に異方性導電フィルム３０を仮貼りする。次いで、この回路基板１４を接続装置のステージ上に載置し、回路基板１４の実装面上に異方性導電フィルム３０を介してＩＣチップ１を配置する。
【００８４】
導電性粒子含有層３５と絶縁性接着剤層３４とが積層された異方性導電フィルム３６を用いる場合は、導電性粒子含有層３５側を回路基板１４に貼付し、縁性接着剤層３４側からＩＣチップ１を配置する。
【００８５】
次いで、バインダー樹脂３３を硬化させる所定の温度に加熱された熱圧着ツール１０によって、緩衝材１５を介してＩＣチップ１の押圧面となる基板２の他面２ｂ上を所定の圧力、時間で熱加圧する。これにより、異方性導電フィルム３０のバインダー樹脂３３は流動性を示し、ＩＣチップ１と回路基板１４の間から流出するとともに、バインダー樹脂３３中の導電性粒子３２は、出力バンプ３と出力端子１６との間、及び入力バンプ５と入力端子１７との間に挟持されて押し潰される。
【００８６】
このとき、本技術が適用されたＩＣチップ１によれば、異方性導電フィルム３０のバインダー樹脂３３が入出力バンプ３，５の基部３ｂ，５ｂにも充填する。また、絶縁性接着剤層３４と導電性粒子含有層３５とが積層された異方性導電フィルム３６では、低溶融粘度の絶縁性接着剤層３４が先にＩＣチップ１と回路基板１４との間に充填するとともに基部３ｂ，５ｂに充填し、導電性粒子３２の流入を抑制する。これにより、導電性粒子３２がファインピッチ化された入出力バンプ３，５と入出力端子１６，１７との間に捕捉されるとともに、隣接する入出力バンプ３，５間のスペースに凝集することなく、バンプ間ショートが防止される。
【００８７】
その結果、入出力バンプ３，５と入出力端子１６，１７との間で導電性粒子３２を挟持することによりＩＣチップ１と回路基板１４とが電気的に接続され、この状態で熱圧着ツール１０によって加熱されたバインダー樹脂３３が硬化し、接続体２０が形成される。
【００８８】
接続体２０は、入出力バンプ３，５と回路基板１４の入出力端子１６，１７との間にない導電性粒子３２がバインダー樹脂３３に分散されており、電気的に絶縁した状態を維持している。これにより、ＩＣチップ１の出力バンプ３及び入力バンプ５と回路基板１４の入出力端子１６，１７との間のみで電気的導通が図られる。なお、バインダー樹脂として、ラジカル重合反応系の速硬化タイプのものを用いることで、短い加熱時間によってもバインダー樹脂を速硬化させることができる。また、異方性導電フィルム３０，３６としては、熱硬化型に限らず、加圧接続を行うものであれば、光硬化型もしくは光熱併用型の接着剤を用いてもよい。
【００８９】
このような接続体２０は、入出力バンプ３，５の接続面３ａ，５ａの面積が基部３ｂ，５ｂの面積よりも大きく形成されているため、個々の入出力端子１６，１７との接続面積の狭小化を抑えて、導電性粒子３２の捕捉率を向上させることができる。また、ＩＣチップ１は、基部３ｂ，５ｂにかけて隣接する入出力バンプ３，５間のスペースが広がることから、導電性粒子３２の高密度充填化及び入出力バンプ３，５の低背化が進んだ場合にも、バンプ間ショートの発生を抑えることができる。
【００９０】
また、入出力バンプ３，５は、入出力端子１６，１７との接続方向を縦方向としたときに縦断面で少なくとも一部が基板２側にかけてバンプ内側に縮径しているため、異方性導電フィルム３０のバインダー樹脂３３が入出力端子１６，１７との間に充填すると入出力バンプ３，５の基部３ｂ，５ｂにかけて鉤状に硬化する。したがって、ＩＣチップ１は、入出力バンプ３，５とバインダー樹脂３３との接触面積が増加するとともに、基部３ｂ，５ｂにかけて充填されたバインダー樹脂３３によってアンカー効果が発現することにより、回路基板１４への接着強度が向上される。
【００９１】
また、バインダー樹脂３３の充填量が増加することによってバインダー樹脂３３による回路基板１４とＩＣチップ１との間における応力がより緩和され、電子部品の剥離防止、反りや浮きの防止を図ることができる。したがって、回路基板１４が例えばＬＣＤパネル等の表示パネルの透明基板を構成する場合においては、表示部に対する反りの影響が抑えられ、表示ムラを防止することができる。
【００９２】
また、入出力バンプ３，５は、低背化することによりバンプ高さと基部３ｂ，５ｂとのアスペクトを小さくすることができ、熱圧着ツール１０によって押圧されたときにも折れることなく、接続信頼性を向上することができる。
【００９３】
［半導体装置］
なお、本技術が適用された接続体２０は、ＩＣチップ１が接続されたＬＣＤパネル等の電子機器の回路基板の他、配線パターンが形成された基板上にＩＣチップ１が搭載された半導体装置等の電子部品でもよい。
【００９４】
図１５は、本実施の形態の一例に係る半導体装置２１を示す図である。半導体装置２１は、上述の入出力バンプ３，５を有するＩＣチップ１と、配線パターン２２が形成された基板２３と、複数の外部端子２４とを含む。
【００９５】
ＩＣチップ１は、フリップチップとして、基板２３にフェースダウンボンディングされる。その場合、基板２３に形成された配線パターン２２（ランド）と入出力バンプ３，５とを、異方性導電フィルム３０を介して電気的に接続する。
【００９６】
外部端子２４は、図示しないスルーホールなどを介して配線パターン２２に電気的に接続されている。外部端子２４は、ハンダボールであってもよい。ハンダなどを印刷してリフロー工程を経て外部端子２４を形成してもよい。また、積極的に外部端子２４を形成せずにマザーボード実装時にマザーボード側に塗布されるハンダクリームを利用し、その溶融時の表面張力で結果的に外部端子を形成してもよい。この半導体装置は、いわゆるランドグリッドアレイ型の半導体装置である。
【符号の説明】
【００９７】
１  ＩＣチップ、２  基板、２ａ  一面、２ｂ  他面、２ｃ，２ｄ  側縁、３  出力バンプ、４  出力バンプ領域、５  入力バンプ、６  入力バンプ領域、７  バンプ間領域、９  窪み、９ａ  非貫通孔、９ｂ  溝、１０  非電極領域、１４  回路基板、１５  緩衝材、１６  出力端子、１７  入力端子、２０  接続体、３０  異方性導電フィルム、３１  ベースフィルム、３２  導電性粒子、３３  バインダー樹脂、３４  絶縁性接着剤層、３５  導電性粒子含有層、３６  異方性導電フィルム、４０  熱圧着ツール
【図１】
0006769721.tif 000002
【図２】
0006769721.tif 000003
【図３】
0006769721.tif 000004
【図４】
0006769721.tif 000005
【図５】
0006769721.tif 000006
【図６】
0006769721.tif 000007
【図７】
0006769721.tif 000008
【図８】
0006769721.tif 000009
【図９】
0006769721.tif 000010
【図１０】
0006769721.tif 000011
【図１１】
0006769721.tif 000012
【図１２】
0006769721.tif 000013
【図１３】
0006769721.tif 000014
【図１４】
0006769721.tif 000015
【図１５】
0006769721.tif 000016
【図１６】
0006769721.tif 000017