(57)【特許請求の範囲】
【請求項１】
塗布型半導体材料からなる半導体膜をチャネル領域とする薄膜トランジスタであって、
基板上の第１の方向に延びる一対の壁構造体と、前記一対の壁構造体の間で第１の方向と交差する第２の方向に延びる前記壁構造体よりも高さが低い一対の隔壁とに囲まれた前記塗布型半導体材料からなる半導体膜を備え、
前記チャネル領域が独立した島領域となる、薄膜トランジスタ。
【請求項２】
第１の方向に延びる少なくとも一対の壁構造体と、
前記一対の壁構造体の間に設けられ、第１の方向と交差する第２の方向に延びる前記壁構造体よりも高さが低い少なくとも一対の隔壁と、
前記一対の壁構造体及び前記一対の隔壁に囲まれた領域に形成された塗布型半導体材料からなる半導体膜を有し、
前記半導体膜をチャネル領域とする薄膜トランジスタが複数設けられたＴＦＴアレイ基板。
【請求項３】
請求項２に記載のＴＦＴアレイ基板において、前記一対の壁構造体は、その断面が底面側で広く、順テーパ形状の壁面を有することを特徴とする、ＴＦＴアレイ基板。
【請求項４】
請求項２に記載のＴＦＴアレイ基板において、前記一対の壁構造体は、その断面が上面側で広く、逆テーパ形状の壁面を有することを特徴とする、ＴＦＴアレイ基板。
【請求項５】
請求項２乃至請求項４のいずれか一項に記載のＴＦＴアレイ基板において、前記一対の壁構造体は、前記第１の方向の一方の側において壁面間隔が次第に広がる形状を有することを特徴とする、ＴＦＴアレイ基板。
【請求項６】
請求項２乃至請求項５のいずれか一項に記載のＴＦＴアレイ基板を用い、前記薄膜トランジスタを用いて画素回路を構成したことを特徴とする表示装置。
【請求項７】
基板上に第１の方向に延びる一対の壁構造体を形成する工程と、
前記一対の壁構造体の間に設けられ、第１の方向と交差する第２の方向に延びる前記壁構造体よりも高さが低い少なくとも一対の隔壁を形成する工程と、
前記一対の壁構造体の間に、前記第１の方向の一方の側から塗布型半導体材料の溶液を流す工程と、
前記溶液を乾燥させて、前記塗布型半導体材料からなる半導体膜を形成する工程と、
前記半導体膜をチャネル領域とする薄膜トランジスタを形成する工程と、
を含む、薄膜トランジスタの製造方法。
【請求項８】
請求項７に記載の薄膜トランジスタの製造方法において、前記一対の隔壁は、前記塗布型半導体材料の溶液の流れの川上側に順テーパ形状の壁面を有することを特徴とする、薄膜トランジスタの製造方法。
【請求項９】
請求項７又は請求項８に記載の薄膜トランジスタの製造方法において、前記一対の隔壁は、少なくとも、前記塗布型半導体材料の溶液の流れの川下側に逆テーパ形状の壁面を有することを特徴とする、薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）、ＴＦＴアレイ基板、表示装置、及びその製造方法に関し、主として表示素子を駆動するのに適した、塗布型半導体材料を用いた薄膜トランジスタとその製造方法、及び、薄膜トランジスタを集積化したＴＦＴアレイ基板、さらにそれを用いた表示装置に関する。
【背景技術】
【０００２】
ハイビジョンやスーパーハイビジョン等の高解像度映像の実用化に伴って、薄型で高輝度・大画面のディスプレイが求められている。例えば表示素子として有機ＥＬ（Electro-Luminescence、またはOLED：Organic Light Emitting Diode）や液晶を用いた高輝度・高コントラストを有する表示装置（ディスプレイ）を実現するためには、表示素子の駆動に薄膜トランジスタを用いたアクティブマトリクス方式が必要になる。
【０００３】
図５は、薄膜トランジスタ（ＴＦＴ）を用いた有機ＥＬディスプレイの画素回路の例である。画素回路１００は、発光素子としての有機ＥＬ５０と、画素選択用の選択用ＴＦＴ５１と、電源から発光素子へ電流を供給する駆動用ＴＦＴ５２と、非選択期間に駆動用ＴＦＴの動作を保持する保持容量（コンデンサ）５３を備えている。
【０００４】
画素回路１００の動作を簡単に説明する。画素回路１００は、行ドライバ（図示せず）によってスキャンライン（走査線）２１が選択され、所定の電圧（行選択信号）が印加されると、選択用ＴＦＴ５１のゲート電極にこの電圧が印加されて、選択用ＴＦＴ５１がオン（導通）する。また、このとき、列ドライバ（図示せず）によって選択されたデータライン（信号線）２５には、各画素の発光出力に対応する信号電圧（画像データ）が印加される。データライン２５の信号電圧はオン状態の選択用ＴＦＴ５１を介して、駆動用ＴＦＴ５２のゲートに印加される。同時に保持容量５３は信号電圧によって充電され、その後、データライン２５が遮断された後も信号電圧を保持し、駆動用ＴＦＴ５２のゲートに引き続き電圧を印加することができる。信号電圧が駆動用ＴＦＴ５２のゲートに印加されると、信号電圧の大きさに応じた電流が電源ライン２０から有機ＥＬ５０に流れ、有機ＥＬ５０が発光する。こうして、所定の画素を信号電圧に応じた発光強度で発光させることができる。なお、カラー表示においては、この画素が３つ（Ｒ，Ｇ，Ｂ）で表示上の一画素となる。
【０００５】
また、液晶ディスプレイの場合は、選択用ＴＦＴ５１のドレインに直接画素電極を接続し、データライン２５からの信号電圧で直接液晶を駆動することができる。したがって、ＴＦＴが一画素に一つで良いため、画素回路は更に単純になる。
【０００６】
スーパーハイビジョン（８Ｋ）は、7,680×4,320画素で構成され、１００インチを超える大画面も実現されているが、大画面のディスプレイを実現する場合、従来のＣＶＤ（Chemical Vapor Deposition）やスパッタリング等を利用した真空成膜による半導体層の形成では、作製装置の大型化に伴う高コスト化や環境負荷（材料の利用効率など）の面で負担が大きいと考えられている。
【０００７】
これに対して、近年、半導体材料を溶液化し、塗布法で半導体薄膜を形成する方法が研究されており、この製法で形成された有機ＴＦＴが報告されている（非特許文献１，２）。塗布型半導体材料を用いると、大画面のＴＦＴアレイ基板を塗布や印刷を用いて形成でき、低コストや低環境負荷が期待できる。
【先行技術文献】
【非特許文献】
【０００８】
【非特許文献１】Sung Kyu Park et al. "High mobility solution processed 6,13-bis(triisopropyl-silylethynyl) pentacene organic thin film transistors", Appl. Phys. Lett. 91, 063514 (2007)
【非特許文献２】Tokiyoshi Umeda et al. "Surface-energy-dependent field-effect mobilities up to 1 cm2/Vs for polymer thin-film transistor", J. Appl. Phys. 105, 024516 (2009)
【発明の概要】
【発明が解決しようとする課題】
【０００９】
従来の塗布法による半導体膜の製造方法は、半導体材料を溶媒に溶かした溶液を基板上に滴下した後、基板を高速回転させて溶液を均一に広げる、いわゆるスピンコート法や、半導体材料の溶液中に基板を漬ける、いわゆるディップ法が採用されている。したがって、半導体膜が基板の全面に形成されるため、その後、フォトリソグラフィ等により、薄膜トランジスタのチャネル形成領域のみを残すように半導体膜をパターニングしていた。
【００１０】
しかしながら、この製造方法では、フォトレジストの露光・現像工程の後にチャネル形成領域以外の半導体膜をエッチング除去し、さらにレジスト膜を除去するといった一連の工程が必要であり、工程が煩雑であるとともに、多段階の処理工程中に半導体膜を劣化させるおそれがあった。
【００１１】
従って、上記のような問題点に鑑みてなされた本発明の目的は、低コストおよび低環境負荷で作製することができ、半導体膜のエッチングによる膜質の劣化がない、塗布型半導体材料を用いた薄膜トランジスタ、ＴＦＴアレイ基板、及び表示装置を提供することにある。
【００１２】
また、本発明の目的は、半導体薄膜のパターニング（エッチング）工程を必要としない、塗布型半導体材料を用いた薄膜トランジスタの製造方法を提供することにある。
【課題を解決するための手段】
【００１３】
上記課題を解決するために本発明に係る薄膜トランジスタは、塗布型半導体材料からなる半導体膜をチャネル領域とする薄膜トランジスタであって、基板上の第１の方向に延びる一対の壁構造体と、前記一対の壁構造体の間で第１の方向と交差する第２の方向に延びる前記壁構造体よりも高さが低い一対の隔壁とに囲まれた前記塗布型半導体材料からなる半導体膜を備え、前記チャネル領域が独立した島領域となることを特徴とする。
【００１５】
上記課題を解決するために本発明に係るＴＦＴアレイ基板は、第１の方向に延びる少なくとも一対の壁構造体と、前記一対の壁構造体の間に設けられ、第１の方向と交差する第２の方向に延びる前記壁構造体よりも高さが低い少なくとも一対の隔壁と、前記一対の壁構造体及び前記一対の隔壁に囲まれた領域に形成された塗布型半導体材料からなる半導体膜を有し、前記半導体膜をチャネル領域とする薄膜トランジスタが複数設けられたことを特徴とする。
【００１６】
また、前記ＴＦＴアレイ基板において、前記一対の壁構造体は、その断面が底面側で広く、順テーパ形状の壁面を有することが望ましい。
【００１７】
また、前記ＴＦＴアレイ基板において、前記一対の壁構造体は、その断面が上面側で広く、逆テーパ形状の壁面を有することが望ましい。
【００１８】
また、前記ＴＦＴアレイ基板において、前記一対の壁構造体は、前記第１の方向の一方の側において壁面間隔が次第に広がる形状を有することが望ましい。
【００１９】
また、本発明に係る表示装置は、ＴＦＴアレイ基板を用い、前記薄膜トランジスタを用いて画素回路を構成することが望ましい。
【００２０】
上記課題を解決するために本発明に係る薄膜トランジスタの製造方法は、基板上に第１の方向に延びる一対の壁構造体を形成する工程と、前記一対の壁構造体の間に設けられ、第１の方向と交差する第２の方向に延びる前記壁構造体よりも高さが低い少なくとも一対の隔壁を形成する工程と、前記一対の壁構造体の間に、前記第１の方向の一方の側から塗布型半導体材料の溶液を流す工程と、前記溶液を乾燥させて、前記塗布型半導体材料からなる半導体膜を形成する工程と、前記半導体膜をチャネル領域とする薄膜トランジスタを形成する工程と、を含むことを特徴とする。
【００２２】
また、前記薄膜トランジスタの製造方法において、前記一対の隔壁は、前記塗布型半導体材料の溶液の流れの川上側に順テーパ形状の壁面を有することが望ましい。
【００２３】
また、前記薄膜トランジスタの製造方法において、前記一対の隔壁は、少なくとも、前記塗布型半導体材料の溶液の流れの川下側に逆テーパ形状の壁面を有することが望ましい。
【発明の効果】
【００２４】
本発明によれば、低コストおよび低環境負荷で作製することができ、半導体膜がチャネル領域に整合して形成される、塗布型半導体材料を用いた薄膜トランジスタ、及びＴＦＴアレイ基板を実現できる。
【００２５】
また、本発明によれば、大画面化に適した塗布型半導体材料を用いたＴＦＴを画素の駆動素子として集積化し、アクティブマトリクス駆動による表示装置を作製できる。
【００２６】
さらに、本発明における製造方法によれば、半導体膜のパターニング（エッチング）工程を必要としない、塗布型半導体材料を用いた薄膜トランジスタの製造方法が実現できる。
【図面の簡単な説明】
【００２７】
【図１】第１の実施例の薄膜トランジスタ及びＴＦＴアレイ基板の例を示す図である。
【図２】壁構造体の断面構造の例を示す図である。
【図３】第２の実施例の薄膜トランジスタ及びＴＦＴアレイ基板の例を示す図である。
【図４】隔壁の断面構造の例を示す図である。
【図５】有機ＥＬディスプレイの画素回路の例を示す図である。
【図６】本発明の薄膜トランジスタで実現する表示装置の構成例を示す図である。
【発明を実施するための形態】
【００２８】
以下、本発明の実施の形態について、図面を参照して説明する。
【００２９】
図１に、第１の実施例としての薄膜トランジスタ（ＴＦＴ）及びＴＦＴアレイ基板の例を示す。図１は、本発明の薄膜トランジスタにより、図５に示した有機ＥＬディスプレイの画素回路（ＥＬ素子は図示せず。）１００を構成したものである。ただし、本発明の薄膜トランジスタの用途は、画素回路に限定されるものではない。
【００３０】
図１（ａ）は画素構造の平面図（上面図）であり、図１（ｂ）が図１（ａ）のＡ−Ａ断面を示し、図１（ｃ）がＢ−Ｂ断面を示す。
【００３１】
図１（ａ）、（ｂ）を参照すると、基板１０上に、電源ライン２０、選択用ＴＦＴ５１のゲート電極を兼ねるスキャンライン（走査線）２１、及び、駆動用ＴＦＴ５２のゲート電極２２が形成され、その上にゲート絶縁膜を兼ねる絶縁層３０が形成される。絶縁層３０上に、ソース・ドレイン電極２３、データライン（信号線）２５、及びそれらに接続する配線がそれぞれ形成され、さらに、ソース・ドレイン電極２３上に直接、半導体層（半導体薄膜）４０が積層され、ボトムゲート型・ボトムコンタクト型（半導体層の下面でソース・ドレイン電極と接触）の薄膜トランジスタ５１，５２が構成されている。
【００３２】
第１の実施例においては、図１（ａ）、（ｃ）に示されるように、絶縁層３０上に、絶縁体（例えば、フォトレジスト等の感光性有機絶縁材料）からなり、第１の方向（ここではデータライン２５に平行な方向）に延びる壁構造体３１が形成され、一対の壁構造体３１で挟まれた溝部６０に、両側の壁構造体３１に接して、選択用ＴＦＴ５１及び駆動用ＴＦＴ５２のチャネル領域となる半導体膜４０が設けられている。後に詳述するように、この半導体膜４０は例えば有機半導体であり、一対の壁構造体３１の間に、塗布型半導体材料の溶液を流して（塗布工程によって）形成されたものである。なお、塗布型半導体材料とは、溶媒に溶けて、或いは溶媒を加えて液体状となり、塗布工程等により所望の形状に広がり、その後、乾燥工程等で溶媒が除去され、半導体層（半導体膜）を形成することのできる半導体材料である。
【００３３】
図１に記載の矢印の方向が、塗布型半導体材料の溶液が流れる方向である。図１（ａ）の平面図を参照すると、一対の壁構造体３１は、一方の端部（溶液の流れの上流側）で壁面間隔が広くなっており、塗布型半導体材料を流し込みやすくなっている。壁面間隔が広くなる領域は、基板の端部に形成すると良い。端部から流し込まれた溶液は、他方の端部へ流れ、その後乾燥して、ＴＦＴのチャネルを形成する半導体層（膜）４０となる。一対の壁構造体３１の間の溝部６０を、ゲート電極２１，２２及びソース・ドレイン電極２３の上に配置することにより、チャネル領域となる半導体膜４０がパターニングを必要とすることなく、ゲート電極上に整合して形成される。図１では、１画素を構成する２つのＴＦＴが同時に隣接して形成される。溶液を流す際の流速（送り速度）および乾燥速度（温度条件、雰囲気）を制御することによって、所望の膜質を有する半導体膜（ＴＦＴのチャネル領域）を形成できる。
【００３４】
回路の接続構造について補足説明する。選択用ＴＦＴ５１のソース・ドレイン電極２３の一方はデータライン２５に接続しており、ソース・ドレイン電極２３の他方は絶縁層３０上を伸びてビア（ＶＩＡ）２４を介して駆動用ＴＦＴ５２のゲート電極２２に接続する。また、駆動用ＴＦＴ５２のソース・ドレイン電極２３の一方は、絶縁層３０上を伸びてビア２４を介して電源ライン２０と接続し、駆動用ＴＦＴ５２のソース・ドレイン電極２３の他方は、ビア２６を介して画素電極（図示せず）に接続する。このような接続により、図５の画素回路１００が構成される。
【００３５】
図１は、薄膜トランジスタ５１，５２が形成された状態まで示しているが、図５の画素回路１００を構成するためには、この後、表面に保護膜（絶縁層）を形成して平坦化を行い、その後、画素電極及びＥＬ膜を積層する。これにより、トップエミッション型のＥＬディスプレイ構造が完成する。この構造は、薄膜トランジスタの上方に有機ＥＬ素子が積層される構造となり、高集積化が可能である。
【００３６】
なお、図１において、各電極の平面配置や各ビア（ＶＩＡ）の位置は一つの例であり、例えば、ソース・ドレイン電極の延びる方向と、壁構造体３１の延びる方向とを一致させても良い。これら電極配置は、半導体層（膜）４０の結晶方向等を考慮してレイアウトすればよい。また、薄膜トランジスタの形態として、ボトムゲート型・ボトムコンタクト型が示されているが、これ以外のＴＦＴ構造を採用することもできる。また、ＴＦＴに隣接して有機ＥＬ素子を基板上に形成し、ボトムエミッション型のＥＬディスプレイ構造を採用することもできる。
【００３７】
第１の実施例においては、一対の壁構造体３１に挟まれた領域に、選択用ＴＦＴ５１及び駆動用ＴＦＴ５２のチャネル領域となる半導体膜４０が整合して形成され、その後の半導体膜のパターニング工程（エッチング工程）は不要である。したがって、半導体薄膜の膜質を劣化させることなく、薄膜トランジスタを形成することができる。さらに、この薄膜トランジスタを集積化したＴＦＴアレイ基板を形成することができる。
【００３８】
また、従来のように、塗布型半導体材料の溶液を基板上の全面に形成した後、溶媒を除去すると、半導体膜の結晶方向を制御することができないという欠点があった。第１の実施例においては、第１の方向に延びる一対の壁構造体３１に挟まれた塗布半導体層は、壁面に平行な方向（第１の方向）と、壁構造体に挟まれた方向（第１の方向に垂直な方向）とで、乾燥時の半導体の結晶化条件が異なるため、塗布型半導体材料と乾燥条件を選択することにより、所望の結晶方向を有する半導体層（膜）を形成することができる。したがって、電子の移動度の大きい方向をチャネル方向とする等、ＴＦＴの電極配置の工夫により、回路の高性能化が図れる。
【００３９】
図２は、壁構造体の断面の変形例を示す。図１では、垂直の壁面を有する壁構造体３１としたが、図２（ａ）の壁構造体３２は、上面を狭く、底面を広くし、断面図において壁面を順テーパ形状とした。これにより、一対の壁面で構成される溝部６０は、上部（開口部）が広くなっており、製造工程中において、もし壁構造の上部が撥液性であれば、底面の方へ液が流れやすくなる。また、溝部の底面に対して、壁構造体３２の壁面の間に十分な量の塗布型半導体材料の溶液を保持することができ、十分な厚さの半導体膜４０を形成することができる。
【００４０】
また、図２（ｂ）の壁構造体３３は、底面を狭く、上面を広くし、壁面を逆テーパ形状としている。図２（ｂ）の壁面構造は、製造工程中に、溶液（塗布液）が壁構造体３３を越えて、隣のＴＦＴ形成領域に溢れたとしても、壁構造体３３の上部エッジで塗布型半導体を分離することができ、乾燥後の半導体膜を溝部ごとに確実に分離して形成することができる。
【００４１】
なお、壁構造体の壁面を、順テーパ形状又は逆テーパ形状とする手段については、壁構造体を構成する材料（例えば、感光性有機絶縁材料）と露光・現像条件を選ぶことによってテーパ形状を適宜選択できる。
【００４２】
図１、図２では、比較的幅が狭い壁構造体３１〜３３により、半導体膜の両側の壁面が構成されているが、壁の高さに相当する厚さの絶縁層を形成し、トランジスタのチャネル領域に対応する部分に溝部６０を設けて、その両側の壁面を形成しても良い。ここでは、少なくとも一方の側に壁面を有する構造体を壁構造体と呼ぶ。
【００４３】
図３に、第２の実施例としての薄膜トランジスタ（ＴＦＴ）及びＴＦＴアレイ基板の例を示す。図１と同様に、第２の実施例の薄膜トランジスタにより、図５に示した有機ＥＬディスプレイの画素回路１００を構成している。第２の実施例は、壁構造体３１に加えて、溝部６０を区切る隔壁３５を設けた点が、第１の実施例と異なっている。
【００４４】
図３（ａ）は画素構造の平面図（上面図）であり、図３（ｂ）が図３（ａ）のＡ−Ａ断面を示し、図３（ｃ）がＢ−Ｂ断面を示す。図３の画素構造は、図１と同様の層構造により、選択用ＴＦＴ５１及び駆動用ＴＦＴ５２が形成されている。図１と共通する部分は、説明を省略する。
【００４５】
ＴＦＴの半導体層が他のＴＦＴの半導体層と分離できていない構造においては、伝達特性（ゲート電圧−ドレイン電流のスイッチング特性）のＯＦＦ電流が増加し、ディスプレイの画素がオフできない場合がある。このような場合、半導体層のパターニングを行うことが必要となるが、第２の実施例では、塗布工程による半導体膜の形成時に、各ＴＦＴのチャネル領域がそれぞれ独立した島領域となるように形成するものである。
【００４６】
図３では、第１の方向に延びる一対の壁構造体３１の間（溝部６０内）に、第１の方向と交差する第２の方向に延びる（例えば、壁構造体３１の方向と直交するように）隔壁３５を形成することによって、ＴＦＴを形成する半導体膜を分離する。なお、塗布型半導体材料の溶液の流れを制御する壁構造体３１よりも、隔壁３５の高さを低くすることにより、塗布型半導体の流れを大きく妨げることがないようにする。例えば、壁構造体３１の高さを２〜５μｍ、隔壁３５の高さを０．５〜３μｍとすることができる。乾燥後に形成される半導体膜の厚さは数ｎｍ〜１００ｎｍ程度であるから、これらの隔壁３５により、形成される半導体膜を容易に分離できる。
【００４７】
塗布型半導体材料の溶液は、図３の矢印のように、壁構造体３１の壁面間隔が広くなっている端部側から流れ、隔壁３５の高さよりも厚い流れとなって溝部６０内を流れるが、次第に乾燥して溶媒が消失すると、隔壁３５よりも塗布型半導体材料の方が低くなり、隔壁３５で分離される。したがって、半導体膜が形成された時点では、選択用ＴＦＴ５１のチャネル領域となる半導体膜４１と、駆動用ＴＦＴ５２のチャネル領域となる半導体膜４２が分離される。なお、さらに別に分離された半導体膜４３は、必要に応じて別の用途に利用することができる。
【００４８】
第２の実施例においては、隔壁３５を、ゲート電極２１，２２の上部以外の領域に設ける。こうすることにより、一対の壁構造体３１及び一対の隔壁３５に囲まれた領域（ここではゲート電極上）に、それぞれのＴＦＴのチャネル領域となる半導体膜４１，４２が整合して形成され、その後の半導体膜のパターニング工程（エッチング工程）は不要である。したがって、半導体薄膜の膜質を劣化させることなく、薄膜トランジスタを形成することができる。
【００４９】
このように第２の実施例のＴＦＴアレイ基板によれば、壁構造体３１及び隔壁３５を設けることにより、塗布型半導体材料からなる各ＴＦＴのチャネル領域を独立して形成することができ、隣接するＴＦＴ間の相互作用を低減して、ＯＦＦ電流を減少させたＴＦＴアレイ基板を、簡易に低コストで形成することができる。
【００５０】
図４は、隔壁の断面の変形例を示す。図３では、垂直の壁面を有する隔壁３５としたが、図４（ａ）の隔壁３６は、溶液の流路の川上側（すなわち、溶液の流れが衝突する側）の壁面を順テーパ形状として、溶液が隔壁を容易に越えていくようにし、溶液を流しやすくしたものである。
【００５１】
また、図４（ｂ）は、隔壁３７の流路の川上側の壁面を順テーパ形状とし、さらに流路の川下側の壁面を逆テーパ形状としたものであり、逆流を防ぐとともに、乾燥時に半導体薄膜の分離を容易にしている。
【００５２】
図４（ｃ）の隔壁３８は、溶液の流路の川上側も川下側も、両方の壁面を逆テーパ形状にしたものであり、隔壁の間に形成される半導体薄膜を、相互に確実に分離できるようにしている。
【００５３】
図１又は図３を参照して、本発明の薄膜トランジスタ（ＴＦＴ）の製造方法を概略的に説明する。まず、ガラスやプラスチック等からなる基板１０上に、Ａｌ，Ｔｉ，Ｃｕ等の導電性の高い金属やその積層膜を形成し、フォトリソグラフィ技術を用いてパターニングを行って、電源ライン２０、スキャンライン（走査線）を兼ねる選択用ＴＦＴ５１のゲート電極２１、駆動用ＴＦＴ５２のゲート電極２２を形成する。次に、ゲート絶縁膜３０として絶縁材料（シリコン酸化膜や高分子絶縁膜）を成膜する。絶縁層３０には、適宜、下層配線と上層配線との貫通用ビア（ＶＩＡ）２４を形成する。その後、再びＡｌ，Ｔｉ，Ｃｕ等の導電性の高い金属やその積層膜を形成し、パターニングを行って、ソース・ドレイン電極２３、データライン（信号線）２５、及び必要な配線を形成する。
【００５４】
次に、壁構造体３１を構成する絶縁材料を形成後、パターニングを行って第１の方向に延びる壁構造体３１を形成し、同時に一対の壁構造体３１の間に溝部６０を形成する。なお、溝部６０は、チャネル領域となるゲート電極上の領域を露出するように形成する。さらに、第２の実施例（図３）の場合は、形成された壁構造体３１の間の溝部６０内に半導体分離のための隔壁３５を形成する。これらの層や構造の形成（積層）順は限定されるものではなく、形成されるＴＦＴ構造に対応して下層側から順に作製すればよい。壁構造体３１や隔壁３５の材料としては、ビア（ＶＩＡ）や壁状構造の形成のしやすさから、感光性有機絶縁材料を用いることが好ましい。感光性有機絶縁材料は様々な特性のものが開発されており、露光・現像処理の結果、順テーパ形状の壁面となる材料も逆テーパ形状の壁面となる材料もあり、目的に応じて選択することができる。
【００５５】
その後、塗布型半導体材料の溶液を溝構造体３１の端部（壁面が広くなっている側）から流し込み、所定の領域に塗布型半導体材料の溶液溜りを形成していく。塗布型半導体材料としては、特許文献１，２に記載される各種の有機半導体（例えば、6,13-bis(triisopropyl-silylethynyl) pentacene）や、ＩｎＧａＺｎＯ等の酸化物半導体を用いることができる。塗布型半導体材料の溶液を流す際の制御としては、基板１０を傾斜させたり、上流から供給する溶液量を調整して流量制御を行う等の手段により、溶液を流す速度や方向の制御を行いつつ処理を行う。また、本発明の壁構造体と、ノズルから半導体溶液を射出するインクジェット印刷法とを組み合わせて、制御性良く半導体膜を形成することも可能である。
【００５６】
最後に、塗布形成した半導体材料を半導体膜４０にするため、乾燥条件を制御しながら乾燥処理を行う。半導体膜の結晶化制御には、壁構造体や隔壁の配置の他、乾燥条件も重要になる。このようにして、薄膜トランジスタ及びＴＦＴアレイ基板が形成される。
【００５７】
このＴＦＴアレイ基板から最終的に表示素子として有機ＥＬを用いる表示装置を形成する場合には、例えばＴＦＴを作製後、上部に保護膜（図示せず）を形成し、ビア（ＶＩＡ）２６を通じて駆動ＴＦＴ２３と接続する画素電極を形成し、ＴＦＴ回路上に有機ＥＬ素子を積層したトップエミッション構造の表示装置を作製できる。また、画素電極の配置及び形成順序を変更し、基板上に有機ＥＬ素子をＴＦＴに隣接して形成し、基板側に発光させるボトムエミッション構造の表示装置を作製することも可能である。さらに、液晶を用いる場合には、ＴＦＴおよび表面保護膜を形成後、ＴＦＴのソース・ドレインに接続する画素電極、液晶層、及び対向電極を形成すれば良い。
【００５８】
図６は、図１又は図３に示したＴＦＴアレイ基板を用いた有機ＥＬディスプレイ（表示装置）の構成例を示す。表示パネル１１０は水平方向にｍ個、垂直方向にｎ個の画素１０１〜１０４を持つマトリクス型表示パネルである。各画素１０１〜１０４は、例えば図５の画素回路を有し、図１又は図３に示した薄膜トランジスタで構成されている。列ドライバ１２０で制御されるデータラインＤ１〜Ｄｍは各列の画素に対して共通に配線され、行ドライバ１３０で制御されるスキャンライン（行選択ライン）Ｓ１〜Ｓｎ、及び電源１４０から供給される電源ラインは各行（又は各列）の画素に対して共通に配線され、それぞれ適切な電圧が与えられる。入力信号である映像信号は信号処理回路１５０においてｍ×ｎ画素の表示用データ信号に変換され、データライン駆動信号１５１として列ドライバ１２０に供給される。また、映像信号の同期情報から行駆動用のスキャン信号（行選択信号）１５２が生成されて行ドライバ１３０に供給され、それに同期した信号電圧が画像データとしてデータラインＤ１〜Ｄｍを介して各画素１０１〜１０４に供給される。
【００５９】
以上により、図１又は図３の薄膜トランジスタを集積化した表示装置を構成できる。
【００６０】
本発明を諸図面や実施例に基づき説明してきたが、当業者であれば本開示に基づき種々の変形や修正を行うことが容易であることに注意されたい。したがって、本発明は、上述の実施形態によって制限するものと解するべきではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。
【符号の説明】
【００６１】
１０  基板
２０  電源ライン
２１  スキャンライン・ゲート電極
２２  ゲート電極
２３  ソース・ドレイン電極
２４，２６  ビア
２５  データライン
３０  絶縁膜
３１〜３３  壁構造体
３５〜３８  隔壁
４０〜４３  半導体層（半導体膜）
５０  ＥＬ素子
５１，５２  ＴＦＴ
６０  溝部
１００  画素回路
１１０  表示パネル
【図１】
0006633870.tif 000002
【図２】
0006633870.tif 000003
【図３】
0006633870.tif 000004
【図４】
0006633870.tif 000005
【図５】
0006633870.tif 000006
【図６】
0006633870.tif 000007