(57)【特許請求の範囲】
【請求項１】
半導体スイッチング素子の両端間の電圧を所定範囲内に制限して出力するリミッタ回路と、
第１の閾値電圧および前記第１の閾値電圧よりも高い第２の閾値電圧と前記リミッタ回路の出力電圧との比較結果に基づいて異常検出を行う手段であって、前記半導体スイッチング素子をオンにする制御が開始されてから第１の時間が経過したときに前記リミッタ回路の出力電圧が前記第２の閾値電圧よりも低く、かつ、前記第１の時間の経過後、さらに第２の時間が経過してから前記半導体スイッチング素子をオンにする制御が終了するまでの間に前記リミッタ回路の出力電圧が前記第１の閾値電圧よりも高い場合に、前記半導体スイッチング素子における過電流の発生を検出する異常検出手段と
を具備することを特徴とする異常検出装置。
【請求項２】
前記異常検出手段は、前記半導体スイッチング素子をオンにする制御が開始されてから前記第１の時間が経過したときに前記リミッタ回路の出力電圧が前記第２の閾値電圧を越えている場合に、前記リミッタ回路における開放故障の発生を検出することを特徴とする請求項１に記載の異常検出装置。
【請求項３】
前記異常検出手段は、前記半導体スイッチング素子をオフにする制御が開始されてから第３の時間が経過したときに、前記リミッタ回路の出力電圧が前記第２の閾値電圧よりも低く、かつ、前記第１の閾値電圧よりも高い場合に、前記半導体スイッチング素子における誤点弧の発生を検出することを特徴とする請求項１または２に記載の異常検出装置。
【請求項４】
前記異常検出手段は、前記半導体スイッチング素子をオフにする制御が開始されてから第３の時間が経過したときに、前記リミッタ回路の出力電圧が前記第１の閾値電圧よりも低い場合に、前記半導体スイッチング素子における短絡故障の発生を検出することを特徴とする請求項１〜３のいずれか１の請求項に記載の異常検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ＦＥＴ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ；電界効果トランジスタ）等の半導体スイッチング素子を含む回路の異常を検出する異常検出装置に関する。
【背景技術】
【０００２】
ＦＥＴのドレイン−ソース間に一定時間以上に亙って過大な電流が流れると、ＦＥＴの劣化や損傷を招くおそれがある。そこで、ＦＥＴのドレイン−ソース間に閾値を越える電流が流れたことを検出する過電流検出手段が用いられる場合がある。
【０００３】
パワーエレクトロニクス等、大電流を扱う分野では、この種の過電流検出手段として、電流経路に挿入されたシャント抵抗と、このシャント抵抗の両端電圧をＡ／Ｄ変換して電流値を示すデータを出力するＡ／Ｄ変換器とからなるものが一般的である。しかし、この過電流検出手段は、Ａ／Ｄ変換に掛かる時間だけ過電流検出が遅れる問題がある。そこで、Ａ／Ｄ変換による過電流検出と、ハードウェアによる過電流検出とを併用する方法が採られる。
【０００４】
ハードウェアによる過電流検出手段の一例として、例えば特許文献１は、ＦＥＴのドレイン−ソース間電流が増加することに伴って増加するドレイン−ソース間電圧を検出する回路を開示している。図４は、このドレイン−ソース間電圧を検出する回路の一例を示すものである。図４に示す回路では、負荷１を駆動するＦＥＴ２のドレインＤおよびソースＳ間の電圧をオペアンプおよび抵抗からなる差動増幅器３により差動増幅し、この差動増幅器３の出力電圧をコンパレータ４により閾値電圧Ｖｔｈと比較する。この回路では、過電流によりＦＥＴ２のドレインおよびソース間電圧が増加し、差動増幅器３の出力電圧が閾値電圧Ｖｔｈを越えることによりコンパレータ４の出力信号が立ち上がり、過電流が検出される。
【０００５】
しかし、この特許文献１に開示の回路を例えばパワーエレクトロニクスの分野に適用した場合、次のような問題が生じる。まず、ＦＥＴ２に流れる電流が定常値である場合のＦＥＴ２のドレイン−ソース間電圧は１Ｖ程度であり、検出すべき過電流が流れた場合のＦＥＴ２のドレイン−ソース間電圧は数ボルト程度である。これに対して、ＦＥＴ２がオフ状態である場合のＦＥＴ２のドレイン−ソース間電圧は数十ボルト以上になる。従って、特許文献１に開示の回路をパワーエレクトロニクスの分野に適用するためには、高電圧に耐えられる特殊な差動増幅器３が必要になり、コストが高くなる問題がある。
【０００６】
このような問題を回避するための手段の一例として、図５に示す異常検出装置が考えられる。図５に示す異常検出装置では、電源ＶＤＤおよび接地線間に直列接続されたＦＥＴ２および負荷１により負荷駆動部１０が構成されている。スイッチング制御部４０は、この負荷駆動部１０のＦＥＴ２にオン／オフ切り換えのためのゲート信号を供給することにより、負荷１の駆動制御を行う。また、スイッチング制御部４０は、ＦＥＴ２のオン／オフ切り換え機能の他、ＦＥＴ２における過電流の発生等の異常を検出する異常検出部としての機能を備えている。
【０００７】
リミッタ回路２０は、抵抗値が各々Ｒ１〜Ｒ３である抵抗２１〜２３と、ダイオード２４とにより構成されており、ＦＥＴ２のドレイン−ソース間電圧を所定範囲内に制限して出力するリミッタ機能に加えて分圧機能を備えている。ここで、抵抗２１〜２３は、電源ＶＣＣとＦＥＴ２のソースとの間に直列接続されている。電源ＶＤＤが接地を基準電位とするのに対し、この電源ＶＣＣおよび後述する閾値電圧Ｖｔｈは、ＦＥＴ２のソースの電位を基準電位としている。ダイオード２４は、アノードが抵抗２１および２２間のノードに接続され、カソードがＦＥＴ２のドレインに接続されている。そして、リミッタ回路２０では、抵抗２３の両端間電圧Ｖｃが出力信号となる。
【０００８】
電圧比較判定部３０はコンパレータにより構成されており、リミッタ回路２０の出力信号Ｖｃを閾値電圧Ｖｔｈと比較することにより比較結果信号ＣＯＭＰを出力する。スイッチング制御部４０は、ＦＥＴ２のオン／オフ切り換えの状況と比較結果信号ＣＯＭＰを監視することによりＦＥＴ２の過電流の検出を行う。
以上が図５に示す異常検出装置の構成の概略である。
【０００９】
図５において、一般に電源ＶＣＣの電位と電源ＶＤＤの電位との間の関係はＶＣＣ＜ＶＤＤとされる。この例では、ダイオード２４の順方向電圧をＶＦとした場合において、ＦＥＴ２がオフ状態であるときのドレイン−ソース間電圧ＶＤＳが、電圧ＶＣＣ・（Ｒ２＋Ｒ３）／（Ｒ１＋Ｒ２＋Ｒ３）−ＶＦよりも高くなり、ダイオード２４がオフ状態となるように抵抗２１〜２３の抵抗値Ｒ１〜Ｒ３が定められている。ＦＥＴ２がオフ状態、ダイオード２４がオフ状態である場合には、ダイオード２４に数十ボルトの逆電圧が印加されるが、ダイオードは汎用的なものでも１００ボルト程度の耐圧を有するものが数多くあるので問題ない。そして、ダイオード２４がオフ状態である場合の抵抗２３の両端間電圧ＶｃをＶｃ１とすると、この電圧Ｖｃ１は次式により与えられる。
Ｖｃ１＝ＶＣＣ・Ｒ３／（Ｒ１＋Ｒ２＋Ｒ３）            ……（１）
【００１０】
ＦＥＴ２のドレイン−ソース間電圧ＶＤＳが電圧ＶＣＣ・（Ｒ２＋Ｒ３）／（Ｒ１＋Ｒ２＋Ｒ３）−ＶＦよりも低くなると、ダイオード２４がオン状態となる。この場合の抵抗２３の両端間電圧ＶｃをＶｃ２とすると、この電圧Ｖｃ２は、次式に示すようにＦＥＴ２のドレイン−ソース間電圧ＶＤＳを分圧した電圧となる。
Ｖｃ２＝（ＶＦ＋ＶＤＳ）・Ｒ３／（Ｒ２＋Ｒ３）        ……（２）
【００１１】
このようにリミッタ回路２０は、ＦＥＴ２のドレイン−ソース間電圧ＶＤＳが電圧ＶＣＣ・（Ｒ２＋Ｒ３）／（Ｒ１＋Ｒ２＋Ｒ３）−ＶＦよりも低い範囲内において、ドレイン−ソース間電圧ＶＤＳを上記式（２）に従って分圧して出力する。
【００１２】
電圧比較判定部３０に与えられる閾値電圧Ｖｔｈおよび抵抗値Ｒ１〜Ｒ３は、ＦＥＴ２がオフ状態であるときのリミッタ回路２０の出力電圧Ｖｃ１と、ＦＥＴ２がオン状態であり、定常値の電流が流れているときのリミッタ回路２０の出力電圧Ｖｃ２と、閾値電圧Ｖｔｈとの間に、Ｖｃ２＜Ｖｔｈ＜Ｖｃ１という関係が成立するように定められている。
【００１３】
図５に示す異常検出装置において、ＦＥＴ２がオン状態であるときに、ＦＥＴ２に流れる電流の増加に伴ってドレイン−ソース間電圧ＶＤＳが増加すると、リミッタ回路２０の出力電圧Ｖｃ２もドレイン−ソース間電圧ＶＤＳに連動して増加する（上記式（２）参照）。そして、ＦＥＴ２に過電流が流れ、リミッタ回路２０の出力電圧Ｖｃ２が閾値電圧Ｖｔｈを越えると、電圧比較判定部３０の出力信号ＣＯＭＰのレベルが反転する。これによりスイッチング制御部４０は、ＦＥＴ２に過電流が流れたことを検出する。
【００１４】
図６は図５に示す異常検出装置の動作例を示す波形図である。図６において横軸は時間軸であり、縦軸は電圧値である。図６にはＦＥＴ２がオフ状態からオン状態に転じ、再びオフ状態に戻る過程におけるリミッタ回路２０の出力電圧Ｖｃの波形が示されている。
【００１５】
図６において、時刻ｔ０から時刻ｔ１までの期間は、ＦＥＴ２をオフさせるゲート信号がＦＥＴ２に供給される。このため、スイッチング制御部４０は、電圧比較判定部３０が出力する比較結果信号ＣＯＭＰをマスクする。従って、この期間、Ｖｃ２＞Ｖｔｈである電圧Ｖｃ２がリミッタ回路２０から出力されて比較結果信号ＣＯＭＰがＨレベルとなっても、スイッチング制御部４０は、これを無視し、異常（過電流）に関する判定を行わない。
【００１６】
時刻ｔ１になると、ＦＥＴ２をオンさせるゲート信号がＦＥＴ２に供給される。しかし、ＦＥＴ２がオン状態になったとしても、ＦＥＴ２のドレイン−ソース間電圧が、リミッタ回路２０の出力電圧Ｖｃを上記電圧Ｖｃ２（＜Ｖｔｈ）に低下させ得る十分に低い電圧になるまでには時間が掛かる。そこで、スイッチング制御部４０は、時刻ｔ１以降、このＦＥＴ２のドレイン−ソース間電圧を十分に低い電圧にするための所要時間Ｔｍが経過する時刻ｔ２までの期間を引き続きマスク期間とする。この時刻ｔ１から時刻ｔ２までのマスク期間、スイッチング制御部４０は、比較結果信号ＣＯＭＰを無視し、異常（過電流）に関する判定を行わない。
【００１７】
時刻ｔ２以降、ＦＥＴ２をオフさせるゲート信号がＦＥＴ２に供給される時刻ｔ３までの期間は、過電流検出期間となる。この過電流検出期間において、スイッチング制御部４０は、比較結果信号ＣＯＭＰに基づいて、異常（過電流）に関する判定を行う。
【００１８】
図６に示す例では、過電流検出期間において、リミッタ回路２０の出力電圧Ｖｃは、閾値電圧Ｖｔｈよりも低いため、比較結果信号ＣＯＭＰはＬレベルとなる。従って、スイッチング制御部４０は、異常（過電流）が発生していない旨の判定を行う。
【００１９】
しかし、過電流検出期間において、ＦＥＴ２に過電流が流れてドレイン−ソース間電圧ＶＤＳが増加し、リミッタ回路２０の出力電圧Ｖｃ＝Ｖｃ２が閾値電圧Ｖｔｈを越えると、比較結果信号ＣＯＭＰはＨレベルとなる。これによりスイッチング制御部４０は、異常（過電流）が発生した旨の判定を行い、何等かの保護動作を起動する。
【００２０】
過電流検出期間において異常（過電流）が発生した旨の判定が行われることなく時刻ｔ３になると、ＦＥＴ２をオフさせるゲート信号がＦＥＴ２に供給される。これによりマスク期間となり、スイッチング制御部４０は、比較結果信号ＣＯＭＰを無視し、異常（過電流）に関する判定を行わない。
【００２１】
図７は、以上の動作を実現するためのスイッチング制御部４０の制御フローを示すフローチャートである。
【００２２】
まず、スイッチング制御部４０は、ＦＥＴ２をオンさせるタイミングになったか否かを判断する（ステップＳ１）。このステップＳ１の判断結果が「ＮＯ」である間、スイッチング制御部４０は、同ステップＳ１の判断を繰り返す。
【００２３】
ステップＳ１の判断結果が「ＹＥＳ」になると、スイッチング制御部４０は、ＦＥＴ２をオンさせるゲート信号のＦＥＴ２への供給を開始する（ステップＳ２）。次にスイッチング制御部４０は、図６の時間Ｔｍが経過したか否かを判断する（ステップＳ３）。スイッチング制御部４０は、ステップＳ３の判断結果が「ＮＯ」である間、同ステップＳ３の判断を繰り返す。
【００２４】
ステップＳ３の判断結果が「ＹＥＳ」になると、スイッチング制御部４０は、比較結果信号ＣＯＭＰがＬレベルか否か、すなわち、リミッタ回路２０の出力電圧Ｖｃが閾値電圧Ｖｔｈより低いか否かを判断する（ステップＳ４）。
【００２５】
このステップＳ４の判断結果が「ＹＥＳ」である場合、スイッチング制御部４０は、ＦＥＴ２をオフさせるタイミングになったか否かを判断する（ステップＳ５）。そして、このステップＳ５の判断結果が「ＮＯ」である場合、スイッチング制御部４０は、ステップＳ４の処理を再び実行する。
【００２６】
ステップＳ４の判断結果が「ＮＯ」になることなく、ステップＳ４およびＳ５の各判断が繰り返され、ステップＳ５の判断結果が「ＹＥＳ」になると、スイッチング制御部４０は、ＦＥＴ２をオフさせるゲート信号をＦＥＴ２に供給する（ステップＳ６）。そして、スイッチング制御部４０の処理はステップＳ１に戻る。
【００２７】
ＦＥＴ２がオンの状態において、ＦＥＴ２に過電流が流れ、リミッタ回路２０の出力電圧Ｖｃが閾値電圧Ｖｔｈを越え、比較結果信号ＣＯＭＰがＨレベルになると、ステップＳ４の判断結果が「ＮＯ」となる。
【００２８】
この場合、スイッチング制御部４０は、過電流が発生した旨を検出し（ステップＳ７）、何等かの保護動作を起動する（ステップＳ８）。具体的には、スイッチング制御部４０は、ＦＥＴ２を所定時間以上に亙ってオフさせる。
以上がスイッチング制御部４０の制御フローである。
【先行技術文献】
【特許文献】
【００２９】
【特許文献１】特開２０１２−１０９９１２号公報
【発明の概要】
【発明が解決しようとする課題】
【００３０】
ところで、上述した図５の異常検出装置は、例えばダイオード２４の開放故障等によって、ダイオード２４を経由する電流経路が遮断された場合に、リミッタ回路２０の出力信号Ｖｃが閾値電圧Ｖｔｈよりも高い電圧に固定された状態になるので、ＦＥＴ２に過電流が流れなくても、スイッチング制御部４０が過電流発生の誤検出を行う問題がある。
【００３１】
また、図５に示す異常検出装置において負荷１が誘導負荷である場合に、ＦＥＴ２をオフさせるゲート信号が与えられているにも拘わらずＦＥＴ２がオンとなる動作異常（誤点呼）が起きる可能性がある。
【００３２】
ここで、負荷１が例えば３相誘導電動機の１相の巻線であり、ＦＥＴ２がインバータ主回路の１つの上アームのＦＥＴであり、このＦＥＴ２に誤点弧が生じたとする。この場合において、ＦＥＴ２が属する上アームと同一相の下アームのＦＥＴがオン状態であれば、下アームのＦＥＴについての過電流検出により上アームのＦＥＴ２の誤点弧を検出することが可能である。
【００３３】
しかし、ＦＥＴ２が属する上アームと別の相の下アームのＦＥＴがオン状態である場合には、上下各アームのＦＥＴに過電流が生じることはないため、上アームのＦＥＴ２の誤点弧を検出することができない。このように図５に示す異常検出装置は、ＦＥＴ２における過電流の発生以外の異常が発生した場合にその検出を行うことができない問題がある。
【００３４】
この発明は、以上のような事情に鑑みてなされたものであり、その第１の目的は、リミッタ回路の開放故障を過電流の発生と誤認することなく半導体スイッチング素子における過電流の発生を検出することができる異常検出装置を提供することにある。また、この発明の第２の目的は、半導体スイッチング素子の誤点弧等、過電流の発生以外の異常を検出することができる異常検出装置を提供することにある。
【課題を解決するための手段】
【００３５】
この発明は、半導体スイッチング素子の両端間の電圧を所定範囲内に制限して出力するリミッタ回路と、第１の閾値電圧および前記第１の閾値電圧よりも高い第２の閾値電圧と前記リミッタ回路の出力電圧との比較結果に基づいて異常検出を行う手段であって、前記半導体スイッチング素子をオンにする制御が開始されてから所定時間が経過したときに前記リミッタ回路の出力電圧が前記第２の閾値電圧よりも低く、かつ、前記半導体スイッチング素子をオンにする制御が行われている間に前記リミッタ回路の出力電圧が前記第１の閾値電圧よりも高い場合に、前記半導体スイッチング素子における過電流の発生を検出する異常検出手段とを具備することを特徴とする異常検出装置を提供する。
【００３６】
この異常検出装置において、半導体スイッチング素子をオンにする制御が開始されてから所定時間が経過したときにリミッタ回路の出力電圧が第２の閾値電圧よりも低い場合、リミッタ回路に開放故障は発生していないと考えられる。そして、半導体スイッチング素子をオンにする制御が行われている間に、リミッタ回路の出力電圧が第１の閾値電圧よりも高い場合には、半導体スイッチング素子に過電流が発生していると考えられる。従って、この異常検出装置によれば、リミッタ回路の開放故障を過電流の発生と誤認することなく半導体スイッチング素子における過電流の発生を検出することができる。
【００３７】
好ましい態様において、前記異常検出手段は、前記半導体スイッチング素子をオンにする制御が開始されてから所定時間が経過したときに前記リミッタ回路の出力電圧が前記第２の閾値電圧を越えている場合に、前記リミッタ回路における開放故障の発生を検出する。
【００３８】
この態様によれば、半導体スイッチング素子における過電流の発生に加えて、リミッタ回路における開放故障の発生を検出することができる。
【００３９】
他の好ましい態様において、前記異常検出手段は、前記半導体スイッチング素子をオフにする制御が行われている間に、前記リミッタ回路の出力電圧が前記第２の閾値電圧よりも低く、かつ、前記第１の閾値電圧よりも高い場合に、前記半導体スイッチング素子における誤点弧の発生を検出する。
【００４０】
この態様によれば、半導体スイッチング素子における過電流の発生に加えて、半導体スイッチング素子における誤点弧の発生を検出することができる。
【００４１】
他の好ましい態様において、前記異常検出手段は、前記半導体スイッチング素子をオフにする制御が行われている間に、前記リミッタ回路の出力電圧が前記第１の閾値電圧よりも低い場合に、前記半導体スイッチング素子における短絡故障の発生を検出する。
【００４２】
この態様によれば、半導体スイッチング素子における過電流の発生に加えて、半導体スイッチング素子における短絡故障の発生を検出することができる。
【発明の効果】
【００４３】
以上のように、この発明によれば、リミッタ回路の開放故障を過電流の発生と誤認することなく半導体スイッチング素子における過電流の発生を検出することができる。また、この発明によれば、半導体スイッチング素子の誤点弧等、過電流の発生以外の異常を検出することができる。
【図面の簡単な説明】
【００４４】
【図１】この発明の一実施形態である異常検出装置の構成を示す回路図である。
【図２】同実施形態の動作例を示す波形図である。
【図３】同実施形態の制御フローを示すフローチャートである。
【図４】特許文献１に開示された過電流検出のための回路の構成を示す回路図である。
【図５】従来の異常検出装置の構成を示す回路図である。
【図６】同異常検出装置の動作例を示す波形図である。
【図７】同異常検出装置の制御フローを示すフローチャートである。
【発明を実施するための形態】
【００４５】
以下、図面を参照し、この発明の実施形態について説明する。
【００４６】
図１はこの発明の一実施形態である異常検出装置の構成を示す回路である。図１において、負荷駆動部１０およびリミッタ回路２０は、前掲図５のものと同様である。本実施形態による異常検出装置では、前掲図５の電圧比較判定部３０が２個の電圧比較判定部３１および３２に置き換えられ、スイッチング制御部４０がスイッチング制御部４０Ａに置き換えられている。
【００４７】
図１において、電圧比較判定部３１は、リミッタ回路２０の出力電圧Ｖｃを第１の閾値電圧Ｖｔｈ１と比較することにより比較結果信号ＣＯＭＰ１を出力する。電圧比較判定部３２は、リミッタ回路２０の出力電圧Ｖｃを第１の閾値電圧Ｖｔｈ１よりも大きい第２の閾値電圧Ｖｔｈ２と比較することにより比較結果信号ＣＯＭＰ２を出力する。スイッチング制御部４０Ａは、負荷駆動部１０のＦＥＴ２のオン／オフ切り換え機能の他、ＦＥＴ２のオン／オフ切り換えの状況と比較結果信号ＣＯＭＰ１およびＣＯＭＰ２を監視することによりＦＥＴ２における過電流の発生等の異常の検出を行う異常検出部としての機能を備えている。
【００４８】
本実施形態において、第１の閾値電圧Ｖｔｈ１および第２の閾値電圧Ｖｔｈ２は、次の条件を満たすように定められている。
ａ．オン状態である正常なＦＥＴ２（過電流の発生していないＦＥＴ２）のドレイン−ソース間電圧ＶＤＳを前掲式（２）に代入して得られるリミッタ回路２０の出力電圧Ｖｃ２が第１の閾値電圧Ｖｔｈ１よりも低いこと。
ｂ．オン状態であるＦＥＴ２に過電流が発生したときのドレイン−ソース間電圧ＶＤＳを前掲式（２）に代入して得られるリミッタ回路２０の出力電圧Ｖｃ２が第１の閾値電圧Ｖｔｈ１よりも高いこと。
ｃ．ダイオード２４がオフ状態である場合のリミッタ回路２０の出力電圧Ｖｃ（前掲式（１）参照）が第２の閾値電圧Ｖｔｈ２よりも高いこと。
ｄ．誤点弧が生じたときのＦＥＴ２のドレイン−ソース間電圧ＶＤＳを前掲式（２）に代入して得られるリミッタ回路２０の出力電圧Ｖｃ２が第１の閾値電圧Ｖｔｈ１よりも高く、かつ、第２の閾値電圧Ｖｔｈ２よりも低いこと。
ｅ．短絡故障が生じたときのＦＥＴ２のドレイン−ソース間電圧ＶＤＳを前掲式（２）に代入して得られるリミッタ回路２０の出力電圧Ｖｃ２が第１の閾値電圧Ｖｔｈ１よりも低いこと。
【００４９】
図２は本実施形態の動作例を示す波形図である。図２において横軸は時間軸であり、縦軸は電圧値である。図２にはＦＥＴ２がオフ状態からオン状態に転じ、再びオフ状態に戻る過程におけるリミッタ回路２０の出力電圧Ｖｃの波形が示されている。
【００５０】
図２において、時刻ｔ１０から時刻ｔ１１までの期間は、ＦＥＴ２をオフさせるゲート信号がＦＥＴ２に供給される。このため、スイッチング制御部４０Ａは、比較結果信号ＣＯＭＰ１およびＣＯＭＰ２を監視することにより、ＦＥＴ２に誤点弧または短絡故障が発生したか否かの判定を行う。
【００５１】
具体的には、スイッチング制御部４０Ａは、比較結果信号ＣＯＭＰ２がＬレベル、かつ、比較結果信号ＣＯＭＰ１がＨレベル、すなわち、リミッタ回路２０の出力電圧Ｖｃが第２の閾値電圧Ｖｔｈ２より低く、かつ、第１の閾値電圧Ｖｔｈ１よりも高い場合にＦＥＴ２に誤点弧が発生したことを検出する。また、スイッチング制御部４０Ａは、比較結果信号ＣＯＭＰ２がＬレベル、かつ、比較結果信号ＣＯＭＰ１がＬレベル、すなわち、リミッタ回路２０の出力電圧Ｖｃが第１の閾値電圧Ｖｔｈ１よりも低い場合にＦＥＴ２に短絡故障が発生したことを検出する。
【００５２】
ＦＥＴ２をオンにする制御が開始される時刻ｔ１１から所定の時間Ｔｍ１が経過する時刻ｔ１２までの期間、スイッチング制御部４０Ａは、比較結果信号ＣＯＭＰ１およびＣＯＭＰ２をマスクし、異常に関する判定を行わない。
【００５３】
時刻ｔ１２から所定の時間Ｔｍ２が経過する時刻ｔ１３までの期間、スイッチング制御部４０Ａは、比較結果信号ＣＯＭＰ２に基づき、リミッタ回路２０の開放故障（具体的にはダイオード２４の開放故障）に関する判定を行う。具体的には、スイッチング制御部４０Ａは、例えば時刻ｔ１２において、比較結果信号ＣＯＭＰ２がＨレベルである場合、すなわち、リミッタ回路２０の出力電圧Ｖｃが第２の閾値電圧Ｖｔｈ２より高い場合に、リミッタ回路２０に開放故障が発生したことを検出する。
【００５４】
時刻ｔ１３以降、ＦＥＴ２をオフにする制御が開始される時刻ｔ１４までの期間、スイッチング制御部４０Ａは、比較結果信号ＣＯＭＰ１に基づき、ＦＥＴ２における過電流の発生に関する判定を行う。具体的には、スイッチング制御部４０Ａは、時刻ｔ１３から時刻ｔ１４までの間、比較結果信号ＣＯＭＰ１がＨレベルになった場合、すなわち、リミッタ回路２０の出力電圧Ｖｃが第１の閾値電圧Ｖｔｈ１より高くなった場合に、ＦＥＴ２に過電流が発生したことを検出する。
【００５５】
ＦＥＴ２をオフにする制御が開始される時刻ｔ１４から所定の時間Ｔｍ３が経過する時刻ｔ１５までの期間、スイッチング制御部４０Ａは、比較結果信号ＣＯＭＰ１およびＣＯＭＰ２をマスクし、異常に関する判定を行わない。
【００５６】
そして、時刻ｔ１５以降のＦＥＴ２をオフさせる制御が行われる期間、スイッチング制御部４０Ａは、上述と同様、比較結果信号ＣＯＭＰ１およびＣＯＭＰ２を監視することにより、ＦＥＴ２に誤点弧または短絡故障が発生したか否かの判定を行う。
【００５７】
図３は、以上の動作を実現するためのスイッチング制御部４０Ａの制御フローを示すフローチャートである。
【００５８】
まず、スイッチング制御部４０Ａは、ＦＥＴ２をオンさせるタイミングになったか否かを判断する（ステップＳ１１）。このステップＳ１１の判断結果が「ＮＯ」である場合、スイッチング制御部４０Ａは、比較結果信号ＣＯＭＰ２がＬレベルか否か、すなわち、リミッタ回路２０の出力電圧Ｖｃが第２の閾値電圧Ｖｔｈ２より低いか否かを判断する（ステップＳ１２）。このステップＳ１２の判断結果が「ＮＯ」である場合、スイッチング制御部４０Ａの処理はステップＳ１１に戻る。従って、ＦＥＴ２をオンさせる制御を開始するタイミングになっておらず、かつ、リミッタ回路２０の出力電圧Ｖｃが第２の閾値電圧Ｖｔｈ２より高い場合には、ステップＳ１１およびＳ１２が繰り返される。
【００５９】
ステップＳ１１からステップＳ１２に進んだとき、ステップＳ１２の判断結果が「ＹＥＳ」になると、スイッチング制御部４０Ａは、比較結果信号ＣＯＭＰ１がＬレベルか否か、すなわち、リミッタ回路２０の出力電圧Ｖｃが第１の閾値電圧Ｖｔｈ１より低いか否かを判断する（ステップＳ１３）。
【００６０】
このステップＳ１３の判断結果が「ＮＯ」である場合、スイッチング制御部４０Ａは、ＦＥＴ２に誤点弧が発生したことを検出し（ステップＳ１４）、誤点弧に対応した第３の保護動作を実行し（ステップＳ１５）、図３の処理を終了する。
【００６１】
このようにＦＥＴ２をオフにする制御が行われている間に、リミッタ回路２０の出力電圧Ｖｃが第２の閾値電圧Ｖｔｈ２より低く、かつ、第１の閾値電圧Ｖｔｈ１よりも高くなった場合には、ＦＥＴ２の誤点弧の検出が行われ、第３の保護動作が行われる。
【００６２】
ここで、誤点弧は、異常状態ではあるが、発生状態によっては、ＦＥＴ２の損傷等には至らない。誤点弧に対応した第３の保護動作としては、例えばＦＥＴ２のスイッチング動作は継続しつつ、誤点弧が検出されたＦＥＴ２のある負荷線の電流値を図示しないＡ／Ｄ変換器により計測し、より詳細な異常状態を認識するとともに、認識した異常状態に対する最適な動作を行えばよい。
【００６３】
一方、ステップＳ１３の判断結果が「ＹＥＳ」である場合、スイッチング制御部４０Ａは、ＦＥＴ２に短絡故障が発生したことを検出し（ステップＳ１６）、短絡故障に対応した第４の保護動作を実行し（ステップＳ１７）、図３の処理を終了する。
【００６４】
このようにＦＥＴ２をオフにする制御が行われている間に、リミッタ回路２０の出力電圧Ｖｃが第１の閾値電圧Ｖｔｈ１よりも低くなった場合には、ＦＥＴ２の短絡故障の検出が行われ、第４の保護動作が行われる。第４の保護動作としては、例えばＦＥＴ２のスイッチング動作を停止させるという動作が考えられる。
【００６５】
ＦＥＴ２をオンにする制御を開始するタイミングとなり、ステップＳ１１の判断結果が「ＹＥＳ」になると、スイッチング制御部４０Ａは、ＦＥＴ２をオンさせるゲート信号のＦＥＴ２への供給を開始する（ステップＳ２１）。
【００６６】
次にスイッチング制御部４０Ａは、図２の時間Ｔｍ１が経過したか否かを判断する（ステップＳ２２）。スイッチング制御部４０Ａは、ステップＳ２２の判断結果が「ＮＯ」である間、同ステップＳ２２の判断を繰り返す。
【００６７】
ステップＳ２２の判断結果が「ＹＥＳ」になると、スイッチング制御部４０Ａは、比較結果信号ＣＯＭＰ２がＬレベルか否か、すなわち、リミッタ回路２０の出力電圧Ｖｃが第２の閾値電圧Ｖｔｈ２より低いか否かを判断する（ステップＳ２３）。
【００６８】
このステップＳ２３の判断結果が「ＹＥＳ」である場合、スイッチング制御部４０Ａは、リミッタ回路２０の開放故障を検出し（ステップＳ２４）、開放故障に対応した第２の保護動作を実行し（ステップＳ２５）、図３の処理を終了する。
【００６９】
このようにＦＥＴ２をオンにする制御が開始されてから所定時間Ｔｍ１が経過したとき、リミッタ回路２０の出力電圧Ｖｃが第２の閾値電圧Ｖｔｈ２よりも高いと、リミッタ回路２０の開放故障の検出が行われ、第２の保護動作が行われる。
【００７０】
開放故障が発生している場合、比較結果信号ＣＯＭＰ１に基づく過電流の検出の信頼性がないことになる。そこで、第２の保護動作として、ＦＥＴ２をオフに制御する等、最適な保護動作を実行する。
【００７１】
リミッタ回路２０に開放故障がなく、ステップＳ２３の判断結果が「ＹＥＳ」となった場合、スイッチング制御部４０Ａは、図２の時間Ｔｍ２が経過したか否かを判断する（ステップＳ３１）。スイッチング制御部４０Ａは、ステップＳ３１の判断結果が「ＮＯ」である間、同ステップＳ３１の判断を繰り返す。
【００７２】
ステップＳ３１の判断結果が「ＹＥＳ」になると、スイッチング制御部４０Ａは、比較結果信号ＣＯＭＰ１がＬレベルか否か、すなわち、リミッタ回路２０の出力電圧Ｖｃが第１の閾値電圧Ｖｔｈ１より低いか否かを判断する（ステップＳ３２）。
【００７３】
このステップＳ３２の判断結果が「ＹＥＳ」である場合、スイッチング制御部４０Ａは、ＦＥＴ２をオンに制御する期間が終了したか否かを判断する（ステップＳ３３）。この判断結果が「ＮＯ」である場合、スイッチング制御部４０Ａの処理はステップＳ３２に戻る。スイッチング制御部４０Ａは、ステップＳ３２の判断結果が「ＹＥＳ」、ステップＳ３３の判断結果が「ＮＯ」である間、ステップＳ３２およびＳ３３の判断を繰り返す。
【００７４】
ステップＳ３３の判断結果が「ＹＥＳ」になると、スイッチング制御部４０Ａは、ＦＥＴ２をオフさせる制御を開始する（ステップＳ３４）。
【００７５】
次にスイッチング制御部４０Ａは、図２の時間Ｔｍ３が経過したか否かを判断する（ステップＳ３５）。スイッチング制御部４０Ａは、ステップＳ３５の判断結果が「ＮＯ」である間、同ステップＳ３５の判断を繰り返す。
【００７６】
そして、ステップＳ３５の判断結果が「ＹＥＳ」になると、スイッチング制御部４０Ａの処理はステップＳ１２に進む。そして、スイッチング制御部４０Ａは、上述した誤点弧、短絡故障に関する判定を行う。
【００７７】
一方、ＦＥＴ２をオンにする制御が行われる間に、ＦＥＴ２に過電流が流れ、リミッタ回路２０の出力電圧Ｖｃが第１の閾値電圧Ｖｔｈ１を越え、比較結果信号ＣＯＭＰ１がＨレベルになると、ステップＳ３２の判断結果が「ＮＯ」となる。
【００７８】
この場合、スイッチング制御部４０Ａは、過電流が発生した旨を検出し（ステップＳ３６）、過電流に対応した第１の保護動作を行い（ステップＳ３７）、図３の処理を終了する。
【００７９】
第１の保護動作としては、ＦＥＴ２の損傷を防ぐために、全てのＦＥＴ２をオフに制御して、所定の安全確認が終了した後に、ＦＥＴ２のスイッチング動作を再開する動作を行う。
【００８０】
以上のように本実施形態によれば、リミッタ回路２０の開放故障を過電流の発生と誤認することなくＦＥＴ２における過電流の発生を検出することができる。また、本実施形態によれば、リミッタ回路２０の開放故障、ＦＥＴ２の誤点弧、短絡故障といった過電流以外の異常を各々区別して検出することができる。従って、異常の種類に応じた適切な保護動作を行うことができる。
【００８１】
＜他の実施形態＞
以上、この発明の各実施形態について説明したが、この発明には他にも実施形態が考えられる。例えば、以下の通りである。
【００８２】
（１）上記実施形態では、各々コンパレータである２つの電圧比較判定部３１および３２により、リミッタ回路２０の出力電圧Ｖｃを閾値電圧Ｖｔｈ１およびＶｔｈ２と比較した。しかし、このように２つのコンパレータを用いるのではなく、１個のコンパレータのみを用い、Ｄ／Ａ変換器により閾値電圧Ｖｔｈ１またはＶｔｈ２をコンパレータに供給し、電圧Ｖｃと閾値電圧Ｖｔｈ１との比較（図３のステップＳ１３、Ｓ３２）、または電圧Ｖｃと閾値電圧Ｖｔｈ２との比較（図３のステップＳ２３）を行わせてもよい。
【００８３】
（２）図２に示す動作において、ＦＥＴ２がオンになるときのリミッタ回路２０の出力電圧Ｖｃの時間勾配は、本発明の適用対象である装置の仕様により大きく異なる。そこで、上記実施形態では、ＦＥＴ２をオンにする制御が開始された直後の時刻ｔ１１から時刻ｔ１２までの期間は、マスク期間とし、異常に関する判定を行わないようにした。しかし、リミッタ回路２０の出力電圧Ｖｃの時間勾配の算出が容易であり、かつ、時間勾配の変動が少ない場合には、時刻ｔ１２＝時刻ｔ１１とし、マスク期間を設けなくてもよい。時刻ｔ１４から時刻ｔ１５までの期間も同様である。上記実施形態では、時刻ｔ１４から時刻ｔ１５までの期間をマスク期間としたが、このマスク期間を設けなくてもよい。
【００８４】
（３）図３の制御フローでは、ＦＥＴ２をオンにする制御が開始され、時間Ｔｍ１が経過したタイミング（図２では時刻ｔ１２）において、リミッタ回路２０の出力電圧Ｖｃが閾値電圧Ｖｔｈ２より高いか否かにより、リミッタ回路２０の開放故障が発生したか否かを判定した。しかし、そのようにする代わりに、時間Ｔｍ１が経過した後、さらに時間Ｔｍ２が経過するまでの期間（図２では時刻ｔ１２から時刻ｔ１３までの期間）を開放故障についての判定期間としてもよい。具体的には、この判定期間の間、リミッタ回路２０の出力電圧Ｖｃが閾値電圧Ｖｔｈ２より高い状態が維持された場合にリミッタ回路２０に開放故障が発生したと判定し、判定期間の間に瞬時にでもリミッタ回路２０の出力電圧Ｖｃが閾値電圧Ｖｔｈ２より低くなった場合には、リミッタ回路２０に開放故障が発生しなかったと判定するのである。この態様によれば、開放故障の有無をより正確に判定することができる。
【００８５】
（４）上記実施形態では、負荷駆動部１０のための半導体スイッチング素子としてＦＥＴ２を使用した。しかし、バイポーラトランジスタ、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ；絶縁ゲートバイポーラトランジスタ）等、ＦＥＴ以外の半導体スイッチング素子を負荷駆動部１０に使用してもよい。
【００８６】
（５）上記実施形態では、リミッタ回路として、分圧機能を有するリミッタ回路２０を使用したが、分圧機能を有しないリミッタ回路を使用してもよい。
【００８７】
（６）上記実施形態において、過電流、開放故障、誤点弧または短絡故障の発生を検出した場合に、検出した異常の種類を表示装置に表示し、あるいは通信装置によりパーソナルコンピュータ等の他の装置に送信するようにしてもよい。
【符号の説明】
【００８８】
１０……負荷駆動部、１……負荷、２……ＦＥＴ、２０……リミッタ回路、２１〜２３……抵抗、２４……ダイオード、３１，３２……電圧比較判定部、４０Ａ……スイッチング制御部。
【図１】
0006769111.tif 000002
【図２】
0006769111.tif 000003
【図３】
0006769111.tif 000004
【図４】
0006769111.tif 000005
【図５】
0006769111.tif 000006
【図６】
0006769111.tif 000007
【図７】
0006769111.tif 000008