(57)【特許請求の範囲】
【請求項１】
上流端子（１ａ）と下流端子（１ｂ）との間にハーネスを用いて接続される車両用の誘導性負荷を駆動する電子制御装置であって、
電源電圧供給ノード（ＮＢ）と前記上流端子（１ａ）との間を接続するハイサイドスイッチ（ＳＨ）と、
前記電源電圧供給ノードに供給される電源電圧よりも低いグランド電位が与えられるグランドノード（ＮＳ）と前記誘導性負荷の下流端子との間を接続するローサイドスイッチ（ＳＬ）と、
通常時には前記ローサイドスイッチを通常オンし続けると共に前記ハイサイドスイッチにデューティ制御のパルス信号を印加することに応じて当該ハイサイドスイッチを通常オン／通常オフして前記誘導性負荷を駆動するスイッチ制御部（５）と、
異常確認するときに、前記ハイサイドスイッチを通常オフしている期間中に前記ローサイドスイッチをオフすると共に前記ハイサイドスイッチをオン又はオフする異常確認制御部（９、１３）と、
前記ローサイドスイッチがオフされたときに前記下流端子のグランドノード（ＮＳ）への短絡を検出する異常検出部（８）と、を備える車両用負荷駆動制御装置。
【請求項２】
請求項１記載の車両用負荷駆動制御装置において、
前記異常確認制御部は、前記ハイサイドスイッチを通常オフしている期間中において、前記ローサイドスイッチをオフすると共に前記ハイサイドスイッチをオンする車両用負荷駆動制御装置。
【請求項３】
請求項１または２記載の車両用負荷駆動制御装置において、
前記電源電圧供給ノードと前記ローサイドスイッチとの間に逆方向接続される還流ダイオード（Ｄ１）と、
前記下流端子の電圧又はこの電圧に比例する電圧を取得する電圧検出部（６）と、をさらに備え、
前記異常検出部は、前記電圧検出部により検出される前記下流端子の電圧又はこの電圧に比例する電圧に応じて前記下流端子のグランドノードへの短絡を検出する車両用負荷駆動制御装置。
【請求項４】
請求項１から３の何れか一項に記載の車両用負荷駆動制御装置において、
前記異常確認制御部（９）は、前記ローサイドスイッチのオフ制御と前記ハイサイドスイッチのオン制御とのタイミングを指令するように構成され、
前記異常検出部は、前記異常確認制御部からタイミング指令された期間の前記ローサイドスイッチのオン／オフの切替に応じた前記下流端子又はその比例した電圧の変化に応じてグランドノードへの短絡を検出する車両用負荷駆動制御装置。
【請求項５】
請求項１から３の何れか一項に記載の車両用負荷駆動制御装置において、
前記異常確認制御部（１３）は、前記スイッチ制御部により前記ハイサイドスイッチがオンされている状態からオフ指令されても所定時間だけ前記ハイサイドスイッチのオン状態を継続させ、前記ハイサイドスイッチのオン状態を継続させる期間と同じ期間だけ前記ローサイドスイッチをオフさせるタイマ（１３）を用いて構成され、
前記異常検出部は、前記タイマによる前記ローサイドスイッチのオン／オフの切替に応じた前記下流端子又はその比例した電圧の変化に応じて前記グランドノードへの短絡を検出する車両用負荷駆動制御装置。
【請求項６】
請求項１から５の何れか一項に記載の車両用負荷駆動制御装置において、
前記異常検出部がグランドノードへの短絡を検出したときには、前記ハイサイドスイッチをオフしてフェールセーフするように構成される車両用負荷駆動制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、車両用負荷駆動制御装置に関する。
【背景技術】
【０００２】
この種の車両用負荷駆動制御装置は、負荷との間で例えばハーネスなどにより結線接続して構成されている。ハーネスは、車両の整備者などの人的ミスにより、負荷の電源側と電源端子とが短絡接続されたり、負荷のグランド側ノードとグランドノードとが短絡接続されたりする可能性がある。このような短絡を検出する技術が例えば特許文献１に開示されている。この特許文献１記載の技術によれば、電磁負荷の下流の電圧値を診断部に入力し、ハイサイドドライバのスイッチ素子及びローサイドドライバのスイッチ素子を共にオンしたときの電磁負荷の下流の電圧値を検出することで、ハイサイドドライバのスイッチ素子にレアショート故障を生じたか否かを検出することを開示している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−６２６７５号公報（図７）
【発明の概要】
【発明が解決しようとする課題】
【０００４】
例えば特許文献１記載の技術を用いたときには以下の不具合を生じる。例えば負荷と下流端子とを接続するためのハーネスのインピーダンスが比較的大きく、当該ハーネスが誤って下流端子とグランドノードとの間に接続されてしまった場合には、ハイサイドドライバのスイッチ素子及びローサイドドライバのスイッチ素子が共にオンしても、短絡電流に応じて電流検出抵抗に流れる電流が大きく変化せず、異常検出を見過ごしてしまい、異常検出の信頼性に劣ってしまう。
【０００５】
本発明の開示の目的は、ハーネスを下流端子と負荷との間に接続すると共に異常検出時にフェールセーフ処理可能にする構成において、下流端子のグランドノードへの短絡検出の信頼性を向上できるようにした車両用負荷駆動制御装置を提供することにある。
【課題を解決するための手段】
【０００６】
請求項１記載の発明は、上流端子と下流端子との間に接続される車両用の負荷を駆動する車両用負荷駆動制御装置を対象としている。この車両用負荷駆動制御装置は、ハイサイドスイッチ、ローサイドスイッチ、スイッチ制御部、異常確認制御部、及び、異常検出部を備える。ハイサイドスイッチは電源電圧供給ノードと負荷の上流端子との間に接続されており、ローサイドスイッチはグランドノードと負荷の下流端子との間に接続されている。
【０００７】
また、通常時にはスイッチ制御部がローサイドスイッチを通常オンし続けると共にハイサイドスイッチにデューティ制御のパルス信号を印加することに応じてハイサイドスイッチを通常オン／通常オフして誘導性負荷を駆動する。異常確認するときには、異常確認制御部は、ハイサイドスイッチを通常オフしている期間中にローサイドスイッチをオフすると共にハイサイドスイッチをオン又はオフする。このとき、ハーネスが正常に接続されていれば、少なくとも誘導性負荷の下流端子とグランドノードとの間が開放されることになる。通常、下流端子がグランドノードに短絡していなければ下流端子とグランドノードとの間が開放される。逆に、下流端子が例えばハーネスによりグランドノードに短絡していれば、異常検出部は、下流端子のグランドノードへの短絡を検出できる。これにより、グランドノードへの短絡検出の信頼性を向上できる。
【０００８】
請求項３記載の発明によれば、通常、下流端子がグランドノードに短絡していなければ下流端子とグランドノードとの間が開放されるため、誘導性負荷に流れていた電流が還流ダイオードを通じて電源電圧供給ノードに流れることになり下流端子の電圧はグランド電位に比較して大きな値となる。逆に、下流端子が例えばハーネスによりグランドノードに短絡していれば下流端子の電圧がグランド電位又はこの電圧に近い値となる。このため、異常検出部は、電圧検出部により検出される下流端子の電圧又はこの電圧に比例する電圧に応じて下流端子のグランドノードへの短絡を検出できる。これにより、グランドノードへの短絡検出の信頼性を向上できる。
【図面の簡単な説明】
【０００９】
【図１】第１実施形態の電子制御装置を概略的に示す電気的構成図
【図２】動作を概略的に示すタイミングチャート
【図３】フェールセーフ動作を概略的に示すタイミングチャート
【図４】比較対象技術を概略的に表す説明図
【図５】第２実施形態の電子制御装置を概略的に示す電気的構成図
【図６】動作を概略的に示すタイミングチャート
【発明を実施するための形態】
【００１０】
以下、車両用負荷駆動制御装置としての電子制御装置の幾つかの実施形態について図面を参照しながら説明する。以下に説明する各実施形態において、同一又は類似の動作を行う構成については、同一又は類似の符号を付して必要に応じて説明を省略する。
【００１１】
（第１実施形態）
図１は電子制御装置の電気的構成例を概略的なブロック図により示す。電子制御装置（ＥＣＵ：Electronic Control Unit）１は、例えば燃料ポンプ２を駆動するために構成される。例えばコモンレールシステムを用いたディーゼルエンジンなどの内燃機関は、燃料を高圧圧縮し、燃料ポンプ２により圧縮された高圧の燃料をコモンレールに吐出する。このとき電子制御装置１は燃料ポンプ２を駆動制御する車両用負荷駆動制御装置として動作する。燃料ポンプ２は電磁コイル２ａを用いて駆動されるようになっており、この電磁コイル２ａは電子制御装置１の上流端子１ａと下流端子１ｂとの間に接続され、誘導性負荷として構成される。
【００１２】
電子制御装置１は、演算装置３と、この演算装置３の後段に接続される駆動回路４とを備える。演算装置３は、例えばマイクロコンピュータなどにより構成され、ＣＰＵ、入出力部、及びＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭなどの記憶部（図示せず）を備えており、記憶部に記憶されたプログラムに基づいて誘導性負荷を駆動する。この演算装置３は、スイッチ制御部５、電圧検出部６、電流検出部７、異常検出部８、異常確認制御部９としての機能を備える。電圧検出部６は、エッジ検出電圧Ｖ１を検出したり、下流端子の電圧Ｖ２を検出したりする。
【００１３】
演算装置３は、各種センサ信号を取得するセンサ信号取得端子３ａ、指令信号を出力する指令信号出力端子３ｂ、エッジ検出電圧を取得するエッジ検出電圧取得端子３ｃ、異常確認制御信号を出力する異常確認制御端子３ｄ、下流端子１ｂの電圧を取得する下流端子電圧取得端子３ｅ、フェールセーフ時の制御信号を出力するフェールセーフ時制御信号出力端子３ｆ、及び、電磁コイル２ａに流れる電流信号を取得する検出電流取得端子３ｇ、を備える。
【００１４】
電磁コイル２ａを駆動する駆動回路４は、コンパレータＣＰ１、オペアンプＯＰ１、抵抗Ｒ１〜Ｒ１４、コンデンサＣ１、Ｃ２、還流ダイオードＤ１、Ｄ２、及びトランジスタＴｒ１〜Ｔｒ４、ＳＨ、ＳＬを備える。図１に示すように、この駆動回路４は、ハイサイドとローサイドにトランジスタＳＨ、ＳＬを最終段に備えるが、説明の便宜上、これらのトランジスタＳＨ、ＳＬを他のトランジスタＴｒ１〜Ｔｒ４と区別するため、それぞれ、ハイサイドスイッチＳＨ、ローサイドスイッチＳＬと定義する。
【００１５】
演算装置３は、例えばセンサ信号取得端子３ａから取得されるセンサ信号に応じてデューティ制御によるパルス信号を指令信号として指令信号出力端子３ｂから出力する。指令信号出力端子３ｂには、抵抗Ｒ１及びコンデンサＣ１を介してコンパレータＣＰ１の非反転入力端子が接続されている。抵抗Ｒ１及びコンデンサＣ１は指令信号出力端子３ｂの出力電圧を遅延させコンパレータＣＰ１に入力させる。コンパレータＣＰ１は、当該コンパレータＣＰ１の入力電圧の高低に基づいて出力を「Ｈ」又は「Ｌ」のロジックレベルとし、当該ロジックレベルを抵抗Ｒ２、Ｒ３を通じてトランジスタＴｒ１の制御端子に印加する。
【００１６】
トランジスタＴｒ１の種類は特に限られないが、トランジスタＴｒ１は例えばＮチャネル型のＭＯＳトランジスタにより構成される。このトランジスタＴｒ１は、コンパレータＣＰ１の出力ロジックレベルを制御端子であるゲートに入力することでドレインソース間をオン／オフする。抵抗Ｒ２はコンパレータＣＰ１の出力端子とトランジスタＴｒ１の制御端子との間に直列接続されており、抵抗Ｒ３は、トランジスタＴｒ１の制御端子とロジック電源Ｖccの供給ノードＮＶＣとの間に接続されており、ロジック電源Ｖccにプルアップするプルアップ抵抗として構成される。演算装置３のエッジ検出電圧取得端子３ｃは、トランジスタＴｒ１の制御端子に接続されており、これによりエッジ検出電圧Ｖ１を取得できる。この演算装置３のエッジ検出電圧取得端子３ｃは、抵抗Ｒ２、Ｒ３とトランジスタＴｒ１の制御端子との共通接続ノードの電圧を取得するために設けられる。
【００１７】
また、抵抗Ｒ４は、バッテリ電圧ＶＢの電源電圧供給ノードＮＢとトランジスタＴｒ１のドレインとの間に直列接続され、この共通接続点とハイサイドスイッチＳＨの制御端子との間には抵抗Ｒ５が接続されている。ハイサイドスイッチＳＨは、例えばＰチャネル型のＭＯＳトランジスタにより構成され、電源電圧供給ノードＮＢと上流端子１ａとの間にソースドレイン間を接続して構成されている。電源電圧供給ノードＮＢにはバッテリ電圧ＶＢが供給されている。上流端子１ａと、グランド電位が与えられるグランドノードＮＳとの間には、ダイオードＤ２が逆方向接続されている。このダイオードＤ２は、還流ダイオードとして構成される。
【００１８】
他方、演算装置３のフェールセーフ時制御信号出力端子３ｆは、抵抗Ｒ６を通じてトランジスタＴｒ２の制御端子に接続されている。このフェールセーフ時制御信号出力端子３ｆは、電磁コイル２ａの駆動異常を検出したときに強制的に通電オフすることでフェールセーフ処理するために用いられる端子であり、通常動作するときには、演算装置３はこのフェールセーフ時制御信号出力端子３ｆの出力をノンアクティブレベル「Ｌ」とし、強制的に動作を停止するときには、このフェールセーフ時制御信号出力端子３ｆの出力をアクティブレベル「Ｈ」とする。トランジスタＴｒ２は、例えばＮＰＮ形トランジスタにより構成され、通電端子としてのエミッタはグランドノードＮＳに接続され、通電端子としてのコレクタはプルアップ抵抗Ｒ７を介してロジック電源Ｖccの供給ノードＮＶＣに接続されている。
【００１９】
また、トランジスタＴｒ２のコレクタは抵抗Ｒ８を介してローサイドスイッチＳＬの制御端子に接続されている。ローサイドスイッチＳＬは、例えばＮチャネル型のＭＯＳトランジスタにより構成され、下流端子１ｂとグランドノードＮＳとの間にドレインソース間を接続して構成されている。電源電圧供給ノードＮＢと下流端子１ｂとの間にはダイオードＤ１が逆方向接続されている。このダイオードＤ１は還流ダイオードとして構成される。演算装置３の下流端子電圧取得端子３ｅは下流端子１ｂに接続されている。この演算装置３の下流端子電圧取得端子３ｅは、下流端子１ｂの電圧の情報を得るために設けられる。
【００２０】
下流端子１ｂとグランドノードＮＳとの間には、ローサイドスイッチＳＬの２つの通電端子となるドレインソースと共に電流検出抵抗Ｒ９が直列接続されている。電流検出抵抗Ｒ９の両端子は分圧用の抵抗Ｒ１０、Ｒ１１を介してオペアンプＯＰ１の非反転入力端子に入力されている。オペアンプＯＰ１は、その出力端子と反転入力端子との間に介在して抵抗Ｒ１３が接続されており、さらに反転入力端子とグランドノードＮＳとの間に抵抗Ｒ１２が接続されている。これにより、オペアンプＯＰ１及び抵抗Ｒ１２、Ｒ１３により正相増幅回路１０が構成されている。オペアンプＯＰ１の出力端子は抵抗Ｒ１４を通じて演算装置３の検出電流取得端子３ｇに接続されている。検出電流取得端子３ｇは特に電流検出抵抗Ｒ９に流れる電流の情報を得るために設けられており、電流検出部７は、検出電流取得端子３ｇから電流検出抵抗Ｒ９に流れる電流の情報を取得する。
【００２１】
検出電流取得端子３ｇとグランドノードＮＳとの間にはコンデンサＣ２が接続されており、抵抗Ｒ１４及びコンデンサＣ２によりローパスフィルタ１１が構成されている。また、オペアンプＯＰ１の出力は抵抗Ｒ１５を通じてコンパレータＣＰ１の反転入力端子に入力されており、これによりフィードバック制御回路１２が構成される。
【００２２】
演算装置３の異常確認制御端子３ｄはトランジスタＴｒ３、Ｔｒ４の制御端子に接続されている。この異常確認制御端子３ｄは、異常確認するために定期的にハイサイドスイッチＳＨ及びローサイドスイッチＳＬをオフするための信号を出力するために設けられる。トランジスタＴｒ３は例えばＰＮＰ形トランジスタにより構成される。トランジスタＴｒ３のエミッタにはロジック電源Ｖccが与えられると共にコレクタは抵抗Ｒ６及びトランジスタＴｒ２の制御端子の共通接続ノードに接続されている。また、この演算装置３の異常確認制御端子３ｄはトランジスタＴｒ４の制御端子に接続されている。トランジスタＴｒ４は例えばＰＮＰ形トランジスタにより構成され、エミッタにはロジック電源Ｖccが与えられると共にコレクタは抵抗Ｒ２及びＲ３並びにトランジスタＴｒ１の制御端子の共通接続ノードに接続されている。これらの構成は、下流端子１ｂのグランドノードＮＳへの短絡異常に対処するために設けられる構成である。
【００２３】
なお、詳細構成は記載していないが、この電子制御装置１の演算装置３は、図示しない構成を用いて上流端子１ａがバッテリ電圧ＶＢに電源短絡したことを検知したときには、ローサイドスイッチＳＬをオフすることで、バッテリ電圧ＶＢの電源供給動作をストップすることでフェールセーフ処理するように構成されている。
【００２４】
また、演算装置３は、後述するように、下流端子１ｂがグランドノードＮＳに短絡したことを検知したときには、ハイサイドスイッチＳＨをオフすることで、バッテリ電圧ＶＢの電源供給動作をストップすることでフェールセーフ処理するように構成されている。
【００２５】
上記構成の動作について説明する。図２は演算装置３の指令信号に応じた各ノードの電圧、電流等の信号を表すタイミングチャートを概略的に示している。まず、通常時には、演算装置３は、スイッチ制御部５の機能によりフェールセーフ時制御信号をノンアクティブレベル「Ｌ」として出力することでトランジスタＴｒ２をオフする。これにより、ローサイドスイッチＳＬの制御端子には、プルアップ抵抗Ｒ７を通じてロジック電源Ｖccが印加されることになり、ローサイドスイッチＳＬは通常オンする。ローサイドスイッチＳＬが通常オンしている状態において、演算装置３は、スイッチ制御部５の機能により指令信号としてパルス信号をハイサイドスイッチＳＨの制御端子に出力することでハイサイドスイッチＳＨをオン／オフ切替えし、これにより、電磁コイル２ａに通電制御する。
【００２６】
図２に示すように、指令信号のロジックレベル「Ｈ」「Ｌ」が変化すると、抵抗Ｒ１及びコンデンサＣ１による遅延回路の時定数の影響に応じて、コンパレータＣＰ１の出力ロジックレベルが遅延して変化する。例えば、コンパレータＣＰ１の出力レベルが「Ｈ」になると、トランジスタＴｒ１がオンするため、ハイサイドスイッチＳＨの制御端子が「Ｌ」になり、これによりハイサイドスイッチＳＨがオンする。ローサイドスイッチＳＬは前述したとおり通常オンしているため、ハイサイドスイッチＳＨがオンすれば、電流がハイサイドスイッチＳＨ、電磁コイル２ａ、ローサイドスイッチＳＬ、電流検出抵抗Ｒ９、の経路に沿って流れる。これにより、図２の期間Ｔ１、Ｔ３に示すように、電磁コイル２ａに流れる負荷電流は単調増加する。
【００２７】
逆に、コンパレータＣＰ１の出力ロジックレベルが「Ｌ」になると、トランジスタＴｒ１がオフするため、ハイサイドスイッチＳＨの制御端子が「Ｈ」になり、これによりハイサイドスイッチＳＨがオフする。ローサイドスイッチＳＬは通常オンしているため、ハイサイドスイッチＳＨがオフすれば、電磁コイル２ａに流れていた電流が還流用のダイオードＤ２に流れることになり、電流はダイオードＤ２の順方向、電磁コイル２ａ、ローサイドスイッチＳＬ、電流検出抵抗Ｒ９、の経路に流れる。これにより、電流が電源電圧供給ノードＮＢから供給されなくなり、図２の期間Ｔ２、Ｔ４に示すように、電磁コイル２ａに流れる電流は単調減少する。これにより、演算装置３は指令信号をパルス制御することで電磁コイル２ａの負荷電流を上昇／下降制御できる。
【００２８】
指令信号はそのパルス信号のデューティ比が大きいと負荷電流が増加し、テューティ比が小さいと負荷電流が低下する。このとき、負荷電流が増加すれば電流検出抵抗Ｒ９による検出電圧は増加し、負荷電流が減少すれば電流検出抵抗Ｒ９による検出電圧も減少する。オペアンプＯＰ１は抵抗Ｒ１０〜Ｒ１３と共にこの電流検出抵抗Ｒ９による検出電圧を正相増幅する。オペアンプＯＰ１の出力が抵抗Ｒ１５を通じてコンパレータＣＰ１の反転入力端子に入力されているため、負荷電流が増加すればオペアンプＯＰ１の出力が増加し、コンパレータＣＰ１がこのオペアンプＯＰ１の出力を基準として動作すれば、結果的に指令信号のデューティ比を低く抑制できるようになり負帰還制御できる。車両内ではバッテリ電圧ＶＢは様々な要因に応じて変動するが、演算装置３がこのフィードバック制御作用に応じて、負荷電流をある定電流を中心とした一定範囲に制御するようにハイサイドスイッチＳＨを駆動できるため、たとえバッテリ電圧ＶＢが変化したとしても負荷電流を一定範囲に制御できるようになる。
【００２９】
＜異常確認制御処理＞
このような通常時の流れの中で、演算装置３は異常確認制御信号を異常確認制御端子３ｄから出力する。このとき演算装置３は、異常確認するためにハイサイドスイッチＳＨをオンすると共にローサイドスイッチＳＬをオフするための異常確認制御信号を出力する。
【００３０】
また、この場合、演算装置３は、異常確認制御信号のアクティブレベル「Ｌ」を負荷電流が低下している途中となるようにする、すなわち、コンパレータＣＰ１の出力が「Ｌ」レベルとなりハイサイドスイッチＳＨが通常オフしている期間中に異常確認制御信号をアクティブレベル「Ｌ」とすることでローサイドスイッチＳＬをオフすることが望ましい。また、例えば、演算装置３は異常確認制御信号の「Ｌ」レベルをアクティブレベルとしたとき、当該アクティブレベルの期間を、ハイサイドスイッチＳＨを通常オフする期間よりも短くすることが望ましい。
【００３１】
本実施形態では、演算装置３は、電圧検出部６によりエッジ検出電圧取得端子３ｃのエッジ検出電圧を取得し、このエッジ検出電圧が「Ｈ」から「Ｌ」に移行したタイミングからわずかに遅れてエッジ検出電圧が確実に「Ｌ」になっているときに、異常確認制御部９の機能により異常確認制御信号のアクティブレベル「Ｌ」を出力し、その後、異常確認制御信号をノンアクティブレベル「Ｈ」とする。
【００３２】
演算装置３が異常確認制御信号をアクティブレベル「Ｌ」として出力すると、トランジスタＴｒ３、Ｔｒ４が共にオンする。トランジスタＴｒ４がオンすると、トランジスタＴｒ１の制御端子にはロジック電源Ｖccに近い電圧が入力され、これにより、トランジスタＴｒ１がオンし、これに伴いハイサイドスイッチＳＨの制御端子が「Ｌ」となりハイサイドスイッチＳＨがオンする。この動作と同時に、トランジスタＴｒ３がオンすると、トランジスタＴｒ２の制御端子にはロジック電源Ｖccに近い電圧が入力され、これによりトランジスタＴｒ２がオンし、これに伴い、ローサイドスイッチＳＬがオフする。すなわち、演算装置３が異常確認制御信号をアクティブレベル「Ｌ」として出力すると、図２の期間Ｔ２ａに示すように、ハイサイドスイッチＳＨがオンすると共にローサイドスイッチＳＬがオフする。
【００３３】
通常、負荷電流が低下している期間Ｔ２、Ｔ４中には、前述したように、電流は、上流側の還流用のダイオードＤ２、電磁コイル２ａ、ローサイドスイッチＳＬ、電流検出抵抗Ｒ９を通じて流れている。ここで、演算装置３が異常確認制御信号をアクティブレベル「Ｌ」として出力することでハイサイドスイッチＳＨがオンすると共にローサイドスイッチＳＬがオフすると、この電流経路が遮断される。すなわち、バッテリ電圧ＶＢが、ハイサイドスイッチＳＨ、電磁コイル２ａを通じて下流端子１ｂに印加されるようになる。この直前に電磁コイル２ａに流れていた電流の影響を考慮すれば、電流は電磁コイル２ａから下流側の還流用のダイオードＤ１を通じてバッテリ電圧ＶＢのノードＮＢ側に回生する。
【００３４】
このため、例えばハーネス短絡異常を生じていなければ、図２の期間Ｔ２ａに示すように、異常確認制御信号がアクティブレベル「Ｌ」となるタイミングと同期して下流端子１ｂの電圧Ｖ２がパルス状に上昇する。演算装置３は、異常確認制御信号と同期して下流端子電圧取得端子３ｅの電圧Ｖ２を取得し、この電圧Ｖ２が予め定められた閾値電圧Ｖｔに達しているか否かを判定し、閾値電圧Ｖｔに達していれば正常であると判定する。
【００３５】
ここで、下流端子１ｂがグランドノードＮＳに短絡した場合について説明する。下流端子１ｂはハーネスＨ１を用いて電磁コイル２ａに接続されるが、誤ってグランドノードＮＳに接続されることが想定される。例えば、ハーネスＨ１のインピーダンスが例えば２０ｍΩ程度と比較的低いとき、電流検出抵抗Ｒ９の抵抗値が例えば数Ω程度であれば、短絡電流がハーネスＨ１を通じてグランドノードＮＳに流れる。このとき、例えば図３に示すように、演算装置３がパルス状の指令信号を出力し続けていたとしても、グランドノードＮＳの短絡タイミングから、短絡電流がハーネスＨ１を通じてグランドノードＮＳの側に流れ続ける。このため電流検出抵抗Ｒ９の検出電流が低下し概ね０になる。
【００３６】
演算装置３はパルス状の指令信号を出力し続けても電流検出抵抗Ｒ９の検出電流が上昇しなければオペアンプＯＰ１の出力が上昇しない。このためコンパレータＣＰ１の反転入力端子には比較的低い電圧が入力されることになり、コンパレータＣＰ１はその出力を「Ｈ」のまま保持する。このとき演算装置３は、エッジ検出電圧取得端子３ｃから取得したエッジ検出電圧Ｖ１が指令信号に同期していないため、異常検出部８の機能により図３の期間Ｔ１０において異常状態と判断できる。この異常状態において、演算装置３はフェールセーフ時制御信号をアクティブレベル「Ｈ」としてフェールセーフ時制御信号出力端子３ｆから出力することで、図３のタイミングｔａにおいてトランジスタＴｒ２をオンしローサイドスイッチＳＬを強制的にオフする。また演算装置３は、パルス状の指令信号の出力を停止し「Ｌ」とすることでハイサイドスイッチＳＨをオフする。すなわち、このような場合には、下流端子１ｂの電圧を取得しなくてもフェールセーフ処理を実現できる。
【００３７】
下流端子１ｂが比較的高いインピーダンスとなるようにグランド短絡した場合を考慮し、例えば、ポンプに用いられる電磁コイル２ａと電子制御装置１との間が相当距離離間していると、この間を接続するハーネスＨ２のインピーダンスは比較的高くなり例えば２００ｍΩ程度になる。このような場合、例えば電流検出抵抗Ｒ９の抵抗値がこの値と同程度（例えば数分の１〜数倍）になると、図４にその波形例を示すように、図４の異常状態の期間Ｔ１１においては、電流検出抵抗Ｒ９による検出電流が大きく変化しない。このとき、演算装置３が検出電流取得端子３ｇから信号を取得してグランド短絡検出処理に用いたとしても異常検出を見過ごしてしまう虞があることが判明した。
【００３８】
例えば下流端子１ｂがハーネスＨ２によりグランド短絡しているにも拘らず、異常検出できないまま電磁コイル２ａを駆動し続けると、指令信号のパルス信号のデューティに対応した負荷電流が少なくなるため、この負荷電流を多くするようにフィードバック制御が働くことになる。このとき負荷電流が大きくなってしまうものの、この負荷電流の増大を検知できないという問題を生じる。電磁コイル２ａをコモンレールに燃料を送り出すポンプに適用したときには、負荷電流が大きくなることにより燃料を送り出すポンプが閉弁することでコモンレールの燃料圧力が低下し、異常原因が判明しないまま、エンジンストップすることになってしまう。
【００３９】
この場合、演算装置３はフェールセーフ時制御信号をアクティブレベル「Ｈ」として出力することができず、フェールセーフ処理を正常に実現できなくなる。このため、本実施形態では、このハーネスＨ２のインピーダンスの影響があったとしても異常検出の信頼性を向上するため、下流端子電圧取得端子３ｅを設け、下流端子１ｂの電圧に応じてグランド短絡検出するようにしている。
【００４０】
＜本実施形態の作用＞
図２に示すように、演算装置３は、下流端子電圧取得端子３ｅから下流端子１ｂの電圧Ｖ２を取得している。このため、演算装置３が異常確認制御信号を定期的にアクティブレベル「Ｌ」としてハイサイドスイッチＳＨをオンすると共にローサイドスイッチＳＬをオフし、このタイミングと同期して下流端子電圧取得端子３ｅから下流端子１ｂの電圧を取得する。このとき、下流端子１ｂの電圧Ｖ２が閾値電圧Ｖｔに達しなければ、図２のタイミングｔｂ、ｔｃに示すように異常状態であると判断する。
【００４１】
比較的インピーダンスの高いハーネスＨ２が下流端子とグランドとの間に接続されたときには、ローサイドスイッチＳＬがオフされている間、電流がハーネスを通じてグランドノードＮＳに短絡することになる。このとき、ハーネスＨ２のインピーダンスが例えば２００ｍΩ程度であれば下流端子１ｂの電圧は上昇することはなく、演算装置３は、異常検出部８の機能により異常状態であると判断できる。これにより、ハーネスＨ２がグランドノードＮＳに短絡していることを信頼性良く検出できる。なお、低インピーダンスのハーネスＨ１が下流端子１ｂとグランドノードＮＳとの間に接続されたときにも、下流端子１ｂの電圧は同様に上昇しない。このため、検出電流取得端子３ｇの信号を用いることなく下流端子１ｂの電圧Ｖ２に応じて判定することもできる。
【００４２】
本実施形態の内容を機能的にまとめると以下に示すようになる。演算装置３は、スイッチ制御部５の機能によりハイサイドスイッチＳＨを通常オフしている期間中に異常確認制御部９の機能により異常確認のためにローサイドスイッチＳＬをオフしている。このため、ハーネスＨ１、Ｈ２が正常に接続されていれば少なくとも電磁コイル２ａの下流端子１ｂとグランドノードＮＳとの間が開放されることになる。このとき、演算装置３は電圧検出部６により下流端子１ｂの電圧を検出するが、この下流端子１ｂの電圧に応じて異常検出部８の機能により下流端子１ｂのグランドノードＮＳへの短絡を検出する。
【００４３】
通常、下流端子１ｂがグランドノードＮＳに短絡していなければ下流端子１ｂとグランドノードＮＳとの間が開放されるため、電流が下流端子１ｂから還流ダイオードＤ１を通じてバッテリ電圧ＶＢのノードＮＢ側に流れることになり、下流端子１ｂの電圧は持ち上がり、グランドノードＮＳの電圧０Ｖに比較して大きくなる。逆に、下流端子１ｂが例えばハーネスＨ１、Ｈ２によりグランド短絡していれば、下流端子１ｂの電圧がグランドノードＮＳの電圧又はこの電圧に近い値となる。このため演算装置３は、異常検出部８の機能により電磁コイル２ａの下流端子１ｂのグランドノードＮＳへの短絡を検出できる。これによりグランドノードＮＳへの短絡検出の信頼性を向上できる。
【００４４】
演算装置３は、異常確認のためにローサイドスイッチＳＬをオフするときにはハイサイドスイッチＳＨをオンしているが、このとき上流端子１ａの電位は概ねバッテリ電圧ＶＢとなると共に下流端子１ｂの電位は概ねバッテリ電圧ＶＢとなる。したがって、このとき電磁コイル２ａの両端の印加電圧は、通常時にハイサイドスイッチＳＨをオフしているときにダイオードＤ１を通じて電流が還流するときの電磁コイル２ａに印加される電圧（≒０Ｖ）と概ね同じ電圧に制御できる。このため、電磁コイル２ａに流れる電流の変化度合を極力変化させることなく、グランドノードＮＳへの短絡異常を生じたか否かを確認できる。
【００４５】
演算装置３は、異常確認制御部９によりローサイドスイッチＳＬのオフ制御とハイサイドスイッチＳＨのオン制御とのタイミングを指令し、異常確認制御部９からタイミング指令された期間中において、異常検出部８がローサイドスイッチＳＬのオン／オフの切替に応じた下流端子１ｂの出力変化に応じてグランドノードＮＳへの短絡を検出する。このため、演算装置３は異常確認制御部９の指令に応じてタイミング制御できる。
【００４６】
演算装置３は、異常検出部８により下流端子１ｂがグランドノードへの短絡を検出したときには、ハイサイドスイッチＳＨをオフしてフェールセーフ処理するようにしているため、異常を生じたとしてもこの異常に対して即座に対処できる。
【００４７】
（第２実施形態）
図５及び図６は第２実施形態の追加説明図を示す。図５は図１に代わる電子制御装置の電気的構成例を概略的に示しており、図６は図２に代わるタイミングチャートを概略的に示している。
【００４８】
図５に示すように、演算装置３に代わる演算装置２０３には異常確認制御端子３ｄが設けられていない。その代わりに電子制御装置２０１はワンショットタイマ１３を異常確認制御部として備えている。ワンショットタイマ１３は、コンパレータＣＰ１の出力を入力し、この出力の立下りタイミングを検出すると、立下りパルスを出力する。このワンショットタイマ１３の出力は、トランジスタＴｒ３、Ｔｒ４の制御端子に入力されている。その他の構成は図１に示す構成と同様であるため、その構成の説明を省略する。
【００４９】
この構成の動作について図６を用いて説明する。図６に示すように、指令信号の変化に遅延してコンパレータＣＰ１の出力も変化するが、このコンパレータＣＰ１の立下り出力に同期してワンショットタイマ１３がアクティブレベル「Ｌ」のパルスを出力する。
【００５０】
すなわち、コンパレータＣＰ１の出力が「Ｈ」から「Ｌ」に変化すると同時に、ワンショットタイマ１３がアクティブレベル「Ｌ」のパルスを出力するため、各トランジスタＴｒ３、Ｔｒ４はこの図６に示すタイミングｔ２１、ｔ２３でオンする。このとき、各トランジスタＴｒ３、Ｔｒ４の制御端子にはロジック電源Ｖccが印加されるため、前述実施形態と同様に、ハイサイドスイッチＳＨはオンし、ローサイドスイッチＳＬはオフする。このワンショットタイマ１３が、アクティブレベル「Ｌ」のパルスを出力するタイミングｔ２１及びｔ２３の直前のタイミングにおいて、ハイサイドスイッチＳＨはオンしているため、タイミングｔ２１〜ｔ２２及びｔ２３〜ｔ２４にかけて、ハイサイドスイッチＳＨがオン状態を継続する。この動作を言い換えるならば、ワンショットタイマ１３は、スイッチ制御部５によりハイサイドスイッチＳＨがオンされている状態からオフ指令されても所定時間ｔ２１〜ｔ２２、ｔ２３〜ｔ２４だけハイサイドスイッチＳＨのオン状態を継続させていることになる。
【００５１】
ハーネスＨ１、Ｈ２が正常に接続されていれば、コンパレータＣＰ１の出力が立下るタイミングｔ２１、ｔ２３において、電流が還流ダイオードＤ１を通じて流れることになり、下流端子１ｂの電圧は上昇する。演算装置２０３は、下流端子電圧取得端子３ｅから下流端子１ｂの電圧Ｖ２を取得することで、この電圧が閾値電圧Ｖｔに達しているか否かを判定し達していれば正常と判断する。
【００５２】
高インピーダンスのハーネスＨ２がグランドノードＮＳに短絡した異常状態であるときには、コンパレータＣＰ１の出力が立下るタイミングｔ２５、ｔ２７であっても下流端子１ｂの電圧Ｖ２は上昇しない。このため、演算装置２０３は、タイミングｔ２５〜ｔ２６、ｔ２７〜ｔ２８において、下流端子１ｂの電圧Ｖ２が閾値電圧Ｖｔに達していないと判断することで異常状態であると判断する。この動作は低インピーダンスのハーネスＨ１がグランド短絡しているときも同様である。
【００５３】
したがって、本実施形態によっても前述実施形態と同様の作用効果を奏する。しかも、ワンショットタイマ１３が、スイッチ制御部５によりハイサイドスイッチＳＨがオンされている状態からハイサイドスイッチＳＨのオフ指令が発生しても所定時間だけハイサイドスイッチＳＨのオン状態を継続させており、この同期間中にローサイドスイッチＳＬをオフ制御している。このため、演算装置２０３が、トランジスタＴｒ３、Ｔｒ４のオン／オフの指令タイミングを生成しなくても制御できるようになり、第１実施形態に示す異常確認制御部９の制御方法を演算装置２０３に組み込む必要がなくなる。
【００５４】
（他の実施形態）
本発明は前述実施形態に限定されるものではなく、例えば以下に示す変形又は拡張が可能である。前述実施形態の構成は適宜組み合わせて適用できる。
【００５５】
演算装置３、２０３の電圧検出部６は、下流端子電圧取得端子３ｅを通じて下流端子１ｂの電圧をそのまま取得する形態を示したが、この下流端子１ｂの電圧Ｖ２について、抵抗分圧回路を通じて当該電圧Ｖ２に比例する電圧を取得して検出するようにしても良い。
【００５６】
演算装置３は、異常確認制御部９によりローサイドスイッチＳＬをオフするタイミングにおいてハイサイドスイッチＳＨをオンする形態を示したが、このとき、ハイサイドスイッチＳＨをオフしたままでも良い。
【００５７】
なお、特許請求の範囲に記載した括弧内の符号は、本発明の一つの態様として前述する実施形態に記載の具体的手段との対応関係を示すものであって、本発明の技術的範囲を限定するものではない。
【符号の説明】
【００５８】
図面中、１、２０１は電子制御装置、１ａは上流端子、１ｂは下流端子、３、２０３は演算装置、５はスイッチ制御部、６は電圧検出部、９は異常確認制御部、１３はワンショットタイマ（タイマ、異常確認制御部）、ＳＨはハイサイドスイッチ、ＳＬはローサイドスイッチ、Ｄ１は還流ダイオード、を示す。
【図１】
0006707873.tif 000002
【図２】
0006707873.tif 000003
【図３】
0006707873.tif 000004
【図４】
0006707873.tif 000005
【図５】
0006707873.tif 000006
【図６】
0006707873.tif 000007