(57)【特許請求の範囲】
【請求項１】
基板と、
前記基板の表層部に形成された第１導電型のベース領域と、
前記ベース領域との間でｐｎ接合を形成するように、前記ベース領域の表層部に形成された第２導電型の第１不純物領域と、
前記ベース領域との間でｐｎ接合を形成するように、前記第１不純物領域から間隔を空けて前記ベース領域の表層部に形成された第２導電型の第２不純物領域と、
前記第１不純物領域に電気的に接続されるように、前記基板の表面上に配置された第１電極と、
前記第２不純物領域に電気的に接続されるように、前記基板の表面上に配置された第２電極とを含み、
前記第１不純物領域と前記第２不純物領域との間に存在する前記ベース領域の前記基板の表面に沿う寸法が、４．０μｍ以上５．０μｍ以下である、双方向ツェナーダイオード。
【請求項２】
逆方向降伏電流が、１００μＡ以上１０ｍＡ以下であり、
逆方向降伏電圧が、６Ｖ以上６．５Ｖ以下である、請求項１に記載の双方向ツェナーダイオード。
【請求項３】
逆方向スタンドオフ電圧が３Ｖ以上５Ｖ以下であり、
前記逆方向スタンドオフ電圧を印加した時、前記第１電極および前記第２電極間に流れる漏れ電流が、１０ｎＡ以下である、請求項１または２に記載の双方向ツェナーダイオード。
【請求項４】
逆方向スタンドオフ電圧が３Ｖ以上４Ｖ以下であり、
前記逆方向スタンドオフ電圧を印加した時、前記第１電極および前記第２電極間に流れる漏れ電流が、１ｎＡ以下である、請求項１または２に記載の双方向ツェナーダイオード。
【請求項５】
前記第１不純物領域が複数形成されており、
前記第２不純物領域が複数形成されており、
前記第１不純物領域と前記第２不純物領域とが、交互に配列されている、請求項１〜４のいずれか一項に記載の双方向ツェナーダイオード。
【請求項６】
複数の前記第１不純物領域が所定の配列方向に沿って間隔を空けて配列された第１不純物領域群と、
複数の前記第２不純物領域が前記所定の配列方向に沿って間隔を空けて配列され、前記第１不純物領域群に対して平行に延びるように設けられた第２不純物領域群とを含む、請求項１〜４のいずれか一項に記載の双方向ツェナーダイオード。
【請求項７】
前記第１不純物領域群が複数設けられており、
前記第２不純物領域群が複数設けられており、
前記第１不純物領域群と前記第２不純物領域群とが、前記所定の配列方向に直交する方向に沿って交互に配列されている、請求項６に記載の双方向ツェナーダイオード。
【請求項８】
前記第１不純物領域と前記第２不純物領域とが、前記所定の配列方向に直交する方向に隣接するように配列されている、請求項６または７に記載の双方向ツェナーダイオード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、双方向ツェナーダイオードに関する。
【背景技術】
【０００２】
過渡的な過電圧、ＥＳＤ(Electrostatic Discharge)、ノイズ等を吸収する素子としてＴＶＳ（Transient Voltage Suppressor：過渡電圧抑制）素子が知られている。ＴＶＳ素子は、種々のデバイスで構成され得るが、一般的には、一対のダイオードが逆直列に接続されたものが採用される。その一例が特許文献１に開示されている。
特許文献１には、ｎ＋型の基板と、基板の表層部に形成されたｐ−層と、ｐ−層の表層部に形成されたｐ＋層と、ｐ＋層の表層部に形成されたｎ＋層とを含むｎｐｐｎ積層構造のダイオードが開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許第６，０１５，９９９号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
一対のダイオードが逆直列に接続された構成のＴＶＳ素子には、その電気的特性として、逆方向降伏電圧、逆方向スタンドオフ電圧、漏れ電流等の種々のパラメータが存在する。前述の特許文献１では、ｎｐｐｎ積層構造によって、これら種々のパラメータが調整されている。しかし、ｎｐｐｎ積層構造では、複数のｐｎ接合を積層方向に作り込まなければならず、製造方法が複雑であるため、コストが増大する。
【０００５】
ここで、本発明者らは、一対のツェナーダイオードが逆直列に接続された双方向ツェナーダイオードをＴＶＳ素子として、基板の表層部に作り込むことを検討している。双方向ツェナーダイオードであれば、一対のｐｎ接合を基板の表層部に間隔を空けて作り込めばよいので、比較的簡素な構造となり、コストの増大を抑制できる。しかし、単に一対のｐｎ接合を基板の表層部に間隔を空けて形成しただけでは、低逆方向降伏電圧および低逆方向スタンドオフ電圧を実現しようとすると、漏れ電流が増大する。
【０００６】
そこで、本発明は、コストの増大を抑制でき、優れた電気的特性を達成できる双方向ツェナーダイオードを提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の双方向ツェナーダイオードは、基板を含む。基板の表層部には、第１導電型のベース領域が形成されている。前記ベース領域の表層部には、前記ベース領域との間でｐｎ接合を形成するように、第２導電型の第１不純物領域が形成されている。前記ベース領域の表層部には、前記ベース領域との間でｐｎ接合を形成するように、前記第１不純物領域から間隔を空けて第２導電型の第２不純物領域が形成されている。前記基板の表面上には、前記第１不純物領域に電気的に接続されるように第１電極が配置されている。前記基板の表面上には、前記第２不純物領域に電気的に接続されるように第２電極が配置されている。この構成において、前記第１不純物領域と前記第２不純物領域との間に存在する前記ベース領域の前記基板の表面に沿う寸法を、４．０μｍ以上５．０μｍ以下とした。
【発明の効果】
【０００８】
本発明の双方向ツェナーダイオードによれば、第１不純物領域と第２不純物領域との間に存在するベース領域の基板の表面に沿う寸法が、４．０μｍ以上５．０μｍ以下とされている。これにより、優れた電気的特性を達成できる。たとえば、本発明の双方向ツェナーダイオードの特徴を含むことにより、１００μＡ以上１０ｍＡ以下の逆方向降伏電流、６Ｖ以上６．５Ｖ以下の逆方向降伏電圧を実現できる。また、本発明の双方向ツェナーダイオードの特徴を含むことにより、３Ｖ以上５Ｖ以下の逆方向スタンドオフ電圧を実現できる。また、本発明の双方向ツェナーダイオードの特徴を含むことにより、当該逆方向スタンドオフ電圧印加時において１０ｎＡ以下の漏れ電流を実現できる。
【０００９】
また、本発明の双方向ツェナーダイオードによれば、ベース領域の表層部に第１不純物領域と第２不純物領域とを間隔を空けて形成すればよいので、比較的簡素な構造を実現できる。よって、ｐｎ接合の形成に伴って複雑な工程が要求されることもないので、コストの増大を抑制できる。
【図面の簡単な説明】
【００１０】
【図１】図１は、本発明の一実施形態に係る双方向ツェナーダイオードを示す平面図である。
【図２Ａ】図２Ａは、図１に示すIIA-IIA線に沿う縦断面図である。
【図２Ｂ】図２Ｂは、図１に示すIIB-IIB線に沿う縦断面図である。
【図３】図３は、図２Ａに示すIII-III線に沿う横断面図である。
【図４】図４は、図３に示すIV-IV線に沿う縦断面図であって、不純物領域および引き出し電極が形成された部分を示す拡大断面図である。
【図５Ａ】図５Ａは、電流−電圧特性を評価するための第１評価用素子を示す平面図である。
【図５Ｂ】図５Ｂは、電流−電圧特性を評価するための第２評価用素子を示す平面図である。
【図５Ｃ】図５Ｃは、電流−電圧特性を評価するための第３評価用素子を示す平面図である。
【図５Ｄ】図５Ｄは、電流−電圧特性を評価するための第４評価用素子を示す平面図である。
【図５Ｅ】図５Ｅは、電流−電圧特性を評価するための第５評価用素子を示す平面図である。
【図６】図６は、図５Ａ〜図５Ｅに示す各評価用素子の電流−電圧特性を示すグラフである。
【図７】図７は、図６に示す破線で囲まれた部分を拡大したグラフである。
【図８】図８は、図１に示す双方向ツェナーダイオードの製造工程の一例を説明するためのフローチャートである。
【図９】図９は、図５Ａ〜図５Ｅに示す各評価用素子の逆方向降伏電圧の調整に関する特徴を説明するためのグラフである。
【図１０】図１０は、図８のステップＳ４において、高温プロセスが適用された場合の図５Ａ〜図５Ｅに示す各評価用素子の電流−電圧特性を示すグラフである。
【図１１】図１１は、参考例に係る双方向ツェナーダイオードを示す平面図である。
【図１２Ａ】図１２Ａは、図１１に示すXIIA-XIIA線に沿う縦断面図である。
【図１２Ｂ】図１２Ｂは、図１１に示すXIIB-XIIB線に沿う縦断面図である。
【図１３】図１３は、図１２Ａに示すXIII-XIII線に沿う横断面図である。
【図１４】図１４は、図１３に示すXIV-XIV線に沿う縦断面図であって、不純物領域および引き出し電極が形成された部分を示す拡大断面図である。
【図１５】図１５は、電流−電圧特性を評価するための評価用素子の寸法を示す表である。
【図１６Ａ】図１６Ａは、電流−電圧特性を評価するための第１評価用素子を示す平面図である。
【図１６Ｂ】図１６Ｂは、電流−電圧特性を評価するための第２評価用素子を示す平面図である。
【図１６Ｃ】図１６Ｃは、電流−電圧特性を評価するための第３評価用素子を示す平面図である。
【図１６Ｄ】図１６Ｄは、電流−電圧特性を評価するための第４評価用素子を示す平面図である。
【図１６Ｅ】図１６Ｅは、電流−電圧特性を評価するための第５評価用素子を示す平面図である。
【図１６Ｆ】図１６Ｆは、電流−電圧特性を評価するための第６評価用素子を示す平面図である。
【図１７】図１７は、図１５に示す各評価用素子の電流−電圧特性を示すグラフである。
【図１８】図１８は、図１７に示す破線で囲まれた部分を拡大したグラフである。
【図１９】図１９は、図１５に示す各評価用素子の逆方向降伏電圧を示す棒グラフである。
【図２０】図２０は、逆方向降伏電圧の調整に関する特徴を説明するためのグラフである。
【図２１】図２１は、図１１に示す双方向ツェナーダイオードの製造工程の一例を説明するためのフローチャートである。
【図２２】図２２は、逆方向降伏電圧の調整に関する特徴を説明するためのグラフである。
【図２３】図２３は、図２１のステップＳ１０４において、高温プロセスが適用された場合の評価用素子の電流−電圧特性を示すグラフである。
【発明を実施するための形態】
【００１１】
以下では、本発明の実施形態を、添付図面を参照して詳細に説明する。
＜実施形態＞
図１は、本発明の一実施形態に係る双方向ツェナーダイオード１を示す平面図である。図２Ａは、図１に示すIIA-IIA線に沿う縦断面図である。図２Ｂは、図１に示すIIB-IIB線に沿う縦断面図である。図３は、図２Ａに示すIII-III線に沿う横断面図である。
【００１２】
双方向ツェナーダイオード１は、平面視長方形状の基板２を含む。基板２は、シリコン基板であってもよい。基板２の長手方向に沿う長辺の長さＬは、たとえば０．３ｍｍ以上０．６ｍｍ以下である。短手方向に沿う短辺の長さＤは、たとえば０．１５ｍｍ以上０．３ｍｍ以下である。基板２の厚さＴは、たとえば０．１ｍｍである。基板２のサイズをかかるサイズとすることにより、双方向ツェナーダイオード１をいわゆるチップ部品として構成することができるから、多種の用途に適用できる。
【００１３】
図２Ａおよび図２Ｂを参照して、基板２の表層部には、基板２の表面から露出するようにｐ型のベース領域３が形成されている。より具体的には、本実施形態では、基板２の表面から裏面に亘ってｐ型不純物が導入されている。これにより、ベース領域３が基板２の全域に形成されており、かつ、基板２がｐ型基板と見なせる態様とされている。基板２の比抵抗は、ｐ型不純物の導入によって５ｍΩ・ｃｍ程度とされている。
【００１４】
基板２の表面上には第１外部電極４（第１電極）と、第２外部電極５（第２電極）とが配置されている。第１外部電極４は、基板２の一方の端部側に配置されている。第２外部電極５は、基板２の他方の端部側に配置されている。
図２Ａ、図２Ｂおよび図３を参照して、第１外部電極４と第２外部電極５との間においてベース領域３の表層部には、第１外部電極４および第２外部電極５に電気的に接続される、複数（本実施形態では４つ）の第１不純物領域群６と、複数（本実施形態では４つ）の第２不純物領域群７とが形成されている。
【００１５】
第１不純物領域群６は、基板２の長手方向に沿って延びるように設けられており、基板２の長手方向に沿って間隔を空けて配列された複数（本実施形態では４つ）のｎ型の第１不純物領域８を含む。第２不純物領域群７は、第１不純物領域群６に対して平行に延びるように設けられており、基板２の長手方向に沿って間隔を空けて配列された複数（本実施形態では４つ）のｎ型の第２不純物領域９を含む。第１不純物領域群６および第２不純物領域群７は、基板２の短手方向に沿って交互に配列されている。
【００１６】
第１不純物領域８および第２不純物領域９は、基板２の短手方向に隣接するように配列されている。したがって、第１不純物領域８および第２不純物領域９も基板２の短手方向に沿って交互に配列されている。このように、基板２の表層部には、第１不純物領域８および第２不純物領域９が、８行４列の行列状に整列して配列されている。
図３において上側から順に第１行目、第２行目・・・第８行目と定義し、左側から順に第１列目、第２列目、第３列目、第４列目と定義すると、第１不純物領域群６が偶数行に設けられており、第２不純物領域群７が奇数行に設けられている。各第１不純物領域群６において、第１不純物領域８は、第１列目〜第４列目に一つずつ配置されている。同様に、各第２不純物領域群７において、第２不純物領域９は、第１列目〜第４列目に一つずつ配置されている。
【００１７】
第１不純物領域８および第２不純物領域９は、同一の深さおよび同一のｎ型不純物濃度で形成されている。第１不純物領域８および第２不純物領域９の各ｎ型不純物濃度は、たとえば１．０×１０１９ｃｍ−３以上１．０×１０２１ｃｍ−３以下である。第１不純物領域８および第２不純物領域９は、いずれも平面視で同一形状および同一面積で形成されている。第１不純物領域８および第２不純物領域９は、平面視で基板２の長手方向に延び、四隅が切除された長方形状（角が丸められた長方形状）に形成されている。
【００１８】
第１不純物領域８は、ベース領域３との間でｐｎ接合を形成している。第１不純物領域８およびベース領域３のｐｎ接合部によって、第１ツェナーダイオードＤ１が形成されている。一方、第２不純物領域９は、ベース領域３との間でｐｎ接合を形成している。第２不純物領域９およびベース領域３のｐｎ接合部によって、第２ツェナーダイオードＤ２が形成されている。第１ツェナーダイオードＤ１および第２ツェナーダイオードＤ２は、ベース領域３を介して逆直列に接続されている。第１不純物領域８および第２不純物領域９は、第１不純物領域８とベース領域３とのｐｎ接合部から拡がる空乏層と、第２不純物領域９とベース領域３とのｐｎ接合部から拡がる空乏層とが重ならないように間隔を空けて形成されている。
【００１９】
図２Ａおよび図２Ｂを参照して、基板２の表面上には、絶縁膜１０が形成されている。絶縁膜１０は、たとえば、シリコン酸化膜である。絶縁膜１０には、第１不純物領域８を露出させる第１コンタクト孔１１と、第２不純物領域９を露出させる第２コンタクト孔１２とが形成されている。この絶縁膜１０上には、第１内部電極膜１３と第２内部電極膜１４とが形成されている。
【００２０】
第１内部電極膜１３は、第１パッド電極膜１６と、複数の第１引出し電極膜１７とを一体的に含む。第１パッド電極膜１６は、平面視長方形状に形成されており、基板２の一方の端部側に配置されている。複数の第１引出し電極膜１７は、それぞれ、４つの第１不純物領域群６を一対一対応で被覆するように、基板２の長手方向に沿って第１パッド電極膜１６から直線状に引き出されている。各第１引出し電極膜１７は、一様な幅で第１不純物領域群６を被覆しており、第１不純物領域８の幅よりも広く形成されている。第１引出し電極膜１７は、絶縁膜１０上から第１コンタクト孔１１に入り込み、第１不純物領域８との間でオーミック接触を形成している。
【００２１】
第２内部電極膜１４は、第２パッド電極膜１８と、複数の第２引出し電極膜１９とを一体的に含む。第２パッド電極膜１８は、平面視長方形状に形成されており、基板２の他方の端部側に配置されている。複数の第２引出し電極膜１９は、それぞれ、４つの第２不純物領域群７を一対一対応で被覆するように、基板２の長手方向に沿って第２パッド電極膜１８から直線状に引き出されている。各第２引出し電極膜１９は、一様な幅で第２不純物領域群７を被覆しており、第２不純物領域９の幅よりも広く形成されている。第２引出し電極膜１９は、絶縁膜１０上から第２コンタクト孔１２に入り込み、第２不純物領域９との間でオーミック接触を形成している。
【００２２】
第１引出し電極膜１７および第２引出し電極膜１９は、互いに噛合う櫛歯状に形成されている。第１引出し電極膜１７および第２引出し電極膜１９は、それらの周縁部を縁取るスリット１５によって電気的に絶縁されている。第１内部電極膜１３および第２内部電極膜１４は、その電極材料として、アルミニウムを含んでいてもよい。
図３を参照して、本実施形態では、第２行目の第１列目、第６行目の第４列目および第８行目の第４列目に配置された３つの第１不純物領域８に対応する部分には、第１コンタクト孔１１が形成されていない。これら３つの第１不純物領域８は、絶縁膜１０を挟んで第１引出し電極膜１７に対向しており、第１外部電極４および第２外部電極５から電気的に絶縁されている。これら３つの第１不純物領域８は、第１ツェナーダイオードＤ１として機能しないダミーダイオードＤＤとして形成されている。
【００２３】
同様に、第１行目の第１列目、第３行目の第１列目および第７行目の第４列目に配置された３つの第２不純物領域９に対応する部分には、第２コンタクト孔１２が形成されていない。これら３つの第２不純物領域９は、絶縁膜１０を挟んで第２引出し電極膜１９に対向しており、第１外部電極４および第２外部電極５から電気的に絶縁されている。第１外部電極４および第２外部電極５から電気的に絶縁された３つの第２不純物領域９は、それぞれ、第２ツェナーダイオードＤ２として機能しないダミーダイオードＤＤとして形成されている。
【００２４】
ダミーダイオードＤＤの個数は、第１コンタクト孔１１および第２コンタクト孔１２の有無によって調整可能である。ダミーダイオードＤＤの個数を調整することにより、第１外部電極４および第２外部電極５間の端子間容量等の微調整が可能となる。本実施形態では、その一態様として、６個のダミーダイオードＤＤが形成している。ダミーダイオードＤＤの個数は任意であり、ダミーダイオードＤＤが存在しない構造の双方向ツェナーダイオード１が採用されてもよい。
【００２５】
第１不純物領域８、第２不純物領域９、第１コンタクト孔１１、第２コンタクト孔１２、スリット１５、第１引出し電極膜１７および第２引出し電極膜１９の各サイズについて補足する。
第１不純物領域８の基板２の短手方向に沿う幅は、たとえば１．０μｍ以上１５μｍ以下であり、基板２の長手方向に沿う幅は、たとえば２０μｍ以上４０μｍ以下である。基板２の長手方向に隣接する２つの第１不純物領域８間の幅は、たとえば５．０μｍ以上２５μｍ以下である。同様に、第２不純物領域９の基板２の短手方向に沿う幅は、たとえば１μｍ以上１５μｍ以下であり、基板２の長手方向に沿う幅は、たとえば２０μｍ以上４０μｍ以下である。基板２の長手方向に隣接する２つの第２不純物領域９間の幅は、たとえば５．０μｍ以上２５μｍ以下である。
【００２６】
第１コンタクト孔１１および第２コンタクト孔１２の基板２の短手方向に沿う各幅は、たとえば１．０μｍ以上１５μｍ以下であり、基板２の長手方向に沿う各幅は、たとえば２０μｍ以上４０μｍ以下である。スリット１５の幅は、たとえば１．０μｍ以上３．０μｍ以下である。第１引出し電極膜１７および第２引出し電極膜１９の基板２の短手方向に沿う各幅は、たとえば１０μｍ以上２０μｍ以下である。
【００２７】
図４は、図３に示すIV-IV線に沿う縦断面図であって、第１不純物領域８、第２不純物領域９、第１引出し電極膜１７および第２引出し電極膜１９が形成された部分を示す拡大断面図である。
図４を参照して、本実施形態に係る双方向ツェナーダイオード１は、第１不純物領域８と第２不純物領域９との間に存在するベース領域３の基板２の表面に沿う寸法Ｓが、４．０μｍ以上１２．５μｍ以下とされていることを特徴とする。以下では、このベース領域３の基板２の表面に沿う寸法Ｓを、単に「ベース領域３の寸法Ｓ」という。本実施形態に係る双方向ツェナーダイオード１は、ベース領域３の寸法Ｓを４．０μｍ以上１２．５μｍ以下とすることによって、良好な電流−電圧特性を実現するものである。本実施形態に係る双方向ツェナーダイオード１において、第１不純物領域８の基板２の短手方向に沿う幅Ｗ１および第２不純物領域９の基板２の短手方向に沿う幅Ｗ２は、いずれも１．０μｍ以上９．０μｍ以下に設定されている。
【００２８】
電流−電圧特性を調べるため、図５Ａ〜図５Ｅに示す５つの評価用素子を用意した。図５Ａ〜図５Ｅは、電流−電圧特性を評価するための第１〜第５評価用素子ＴＥＧ１〜ＴＥＧ５を示す平面図である。図５Ａ〜図５Ｅは、それぞれ、図３に示す平面図に対応している。
図５Ａに示す第１評価用素子ＴＥＧ１は、ベース領域３の寸法Ｓが、１２．５μｍ（寸法Ｓ＝１２．５μｍ）とされた双方向ツェナーダイオード１である。
【００２９】
図５Ｂに示す第２評価用素子ＴＥＧ２は、ベース領域３の寸法Ｓが、７．０μｍ（寸法Ｓ＝７．０μｍ）とされた双方向ツェナーダイオード１である。
図５Ｃに示す第３評価用素子ＴＥＧ３は、ベース領域３の寸法Ｓが、６．０μｍ（寸法Ｓ＝６．０μｍ）とされた双方向ツェナーダイオード１である。
図５Ｄに示す第４評価用素子ＴＥＧ４は、ベース領域３の寸法Ｓが、５．０μｍ（寸法Ｓ＝５．０μｍ）とされた双方向ツェナーダイオード１である。
【００３０】
図５Ｅに示す第５評価用素子ＴＥＧ５は、ベース領域３の寸法Ｓが、４．０μｍ（寸法Ｓ＝４．０μｍ）とされた双方向ツェナーダイオード１である。
図６は、図５Ａ〜図５Ｅに示す第１〜第５評価用素子ＴＥＧ１〜ＴＥＧ５の電流−電圧特性を示すグラフである。図７は、図６に示す破線で囲まれた部分を拡大したグラフである。
【００３１】
図６および図７において、縦軸は第１外部電極４および第２外部電極５間の電流値であり、横軸は第１外部電極４および第２外部電極５間の電圧値である。図６および図７に示すグラフは、第１外部電極４および第２外部電極５間に０Ａから１０ｍＡの電流を流すことによって、第１外部電極４および第２外部電極５間に生じた電圧を測定し、電流−電圧特性として表したものである。その電流−電圧特性は、曲線Ａ〜曲線Ｅに示される通りである。
【００３２】
曲線Ａは、第１評価用素子ＴＥＧ１の電流−電圧特性を示している。曲線Ｂは、第２評価用素子ＴＥＧ２の電流−電圧特性を示している。曲線Ｃは、第３評価用素子ＴＥＧ３の電流−電圧特性を示している。曲線Ｄは、第４評価用素子ＴＥＧ４の電流−電圧特性を示している。曲線Ｅは、第５評価用素子ＴＥＧ５の電流−電圧特性を示している。
曲線Ａ〜曲線Ｅを参照して、ベース領域３の寸法Ｓが小さくされるに従って逆方向降伏電圧ＶＢＲが低下し、ベース領域３の寸法Ｓが大きくされるに従って逆方向降伏電圧ＶＢＲが上昇するという結果が得られた。具体的には、第１〜第５評価用素子ＴＥＧ１〜ＴＥＧ５によれば、１００μＡ以上１０ｍＡ以下の逆方向降伏電流ＩＢＲ、６Ｖ以上７Ｖ以下の逆方向降伏電圧ＶＢＲを達成できることが分かった。たとえば、逆方向降伏電流ＩＢＲを１ｍＡと定めると、この時の逆方向降伏電圧ＶＢＲは６Ｖ以上７Ｖ以下である。
【００３３】
逆方向降伏電流ＩＢＲは、ツェナ降伏および／またはアバランシェ降伏が発生する電流で定義される。また、逆方向降伏電圧ＶＢＲは、ツェナ降伏および／またはアバランシェ降伏が発生する電圧で定義される。
第１〜第５評価用素子ＴＥＧ１〜ＴＥＧ５のうち、特に、第４評価用素子ＴＥＧ４（ベース領域３の寸法Ｓ＝５．０μｍ）および第５評価用素子ＴＥＧ５（ベース領域３の寸法Ｓ＝４．０μｍ）であれば、１００μＡ以上１０ｍＡ以下の逆方向降伏電流ＩＢＲ、６Ｖ以上６．５Ｖ以下の逆方向降伏電圧ＶＢＲを達成できることが分かった。
【００３４】
第１〜第５評価用素子ＴＥＧ１〜ＴＥＧ５によれば、３Ｖ以上５Ｖ以下の範囲に逆方向スタンドオフ電圧ＶＲＷＭが存在しており、当該逆方向スタンドオフ電圧ＶＲＷＭ印加時の漏れ電流ＩＲが、１０ｎＡ以下に抑えられていることが分かった。具体的には、第１〜第５評価用素子ＴＥＧ１〜ＴＥＧ５によれば、３Ｖ以上４Ｖ以下の範囲に逆方向スタンドオフ電圧ＶＲＷＭが存在しており、当該逆方向スタンドオフ電圧ＶＲＷＭ印加時の漏れ電流ＩＲが、１ｎＡ以下に抑えられていることが分かった。たとえば、逆方向スタンドオフ電圧ＶＲＷＭを３Ｖ以上３．５Ｖ以下とすれと、当該逆方向スタンドオフ電圧ＶＲＷＭ印加時の漏れ電流ＩＲは、１００ｐＡ以下となる。逆方向スタンドオフ電圧ＶＲＷＭは、逆方向降伏電圧ＶＢＲよりも小さい値であり、ツェナ降伏および／またはアバランシェ降伏に移行する前段階の電圧で定義される。
【００３５】
このように、ベース領域３の寸法Ｓが４．０μｍ以上１２．５μｍ以下に設定されることにより、良好な電流−電圧特性の双方向ツェナーダイオード１を提供できる。
図２Ａおよび図２Ｂを再度参照して、絶縁膜１０上には、第１内部電極膜１３および第２内部電極膜１４を被覆するように、窒化シリコンを含む第１パッシベーション膜２０およびポリイミドを含む樹脂膜２１がこの順に形成されている。基板２の側面には、窒化シリコンを含む第２パッシベーション膜２２が形成されている。第１パッシベーション膜２０および樹脂膜２１には、第１パッド電極膜１６を露出させる第１パッド開口２３と、第２パッド電極膜１８を露出させる第２パッド開口２４とが形成されている。
【００３６】
第１外部電極４は、樹脂膜２１から突出するように第１パッド開口２３に埋設されている。第１外部電極４は、第１パッド開口２３内で第１パッド電極膜１６に電気的に接続されている。第２外部電極５は、樹脂膜２１から突出するように第２パッド開口２４に埋設されている。第２外部電極５は、第２パッド開口２４内で第２パッド電極膜１８に電気的に接続されている。第１外部電極４および第２外部電極５は、たとえば、Ｎｉ膜と、Ｎｉ膜上に形成されたＰｄ膜と、Ｐｄ膜上に形成されたＡｕ膜とを有するＮｉ／Ｐｄ／Ａｕ積層膜であってもよい。
【００３７】
図１を再度参照して、第１外部電極４および第２外部電極５の各表面には、平面視長方形状の平坦部３０と、平面視四角形状または平面視長方形状の複数の凸部３１とが設けられている。平坦部３０は、第１外部電極４および第２外部電極５の各表面が平坦に形成された部分であり、第１外部電極４および第２外部電極５の各表面中央部に設けられている。複数の凸部３１は、第１外部電極４および第２外部電極５の各平坦部３０の周囲に設けられており、第１外部電極４および第２外部電極５の各表面周縁部に起伏を形成している。複数の凸部３１は、平坦部３０よりも小さい表面積で形成されている。複数の凸部３１のうちの幾つかは、平坦部３０と一体を成していてもよい。
【００３８】
このような第１外部電極４および第２外部電極５によれば、第１外部電極４および第２外部電極５の各表面に向けて光が照射されると、その光を良好に乱反射させることができる。これにより、第１外部電極４および第２外部電極５を良好に確認できるので、双方向ツェナーダイオード１の表裏判定を容易に行うことができる。また、電気テストを実施する際には、プローブの先端部を第１外部電極４および第２外部電極５の各平坦部３０に押し当てることができるから、双方向ツェナーダイオード１の電気的特性を良好に測定できる。
【００３９】
また、第１外部電極４および第２外部電極５の各表面に設けられた凹凸により、第１外部電極４および第２外部電極５の各表面の表面積を増加させることができる。これにより、双方向ツェナーダイオード１を半田等の接合材を介して実装基板に実装する際に、第１外部電極４および第２外部電極５の各表面と接合材との接触面積を増加させることができる。よって、双方向ツェナーダイオード１を実装基板に良好に実装できる。
【００４０】
以上、本実施形態では、ベース領域３の寸法Ｓが、４．０μｍ以上１２．５μｍ以下とされている。これにより、１００μＡ以上１０ｍＡ以下の逆方向降伏電流ＩＢＲ、および、６Ｖ以上７Ｖ以下の逆方向降伏電圧ＶＢＲを実現できる。特に、ベース領域３の寸法Ｓを４．０μｍ以上５．０μｍ以下とすることによって、６Ｖ以上６．５Ｖ以下の逆方向降伏電圧ＶＢＲを実現できる。また、ベース領域３の寸法Ｓが、４．０μｍ以上１２．５μｍ以下であれば、３Ｖ以上４Ｖ以下の逆方向スタンドオフ電圧ＶＲＷＭ、および、１ｎＡ以下の漏れ電流ＩＲを実現できる。
【００４１】
また、本実施形態では、ベース領域３の表層部に第１不純物領域８および第２不純物領域９を、間隔を空けて形成すればよいので、比較的簡素な構造を実現できる。よって、ｐｎ接合の形成に伴って複雑な工程が要求されることもないので、コストの増大を抑制できる。
図８は、図１に示す双方向ツェナーダイオード１の製造工程の一例を説明するためのフローチャートである。
【００４２】
まず、基板２の元となる一枚の円板状のウエハが用意される（ステップＳ１）。このウエハの表面には、双方向ツェナーダイオード１となるチップ領域が複数設定されている。次に、たとえば熱酸化処理によって、ウエハの表面に絶縁膜１０が形成される（ステップＳ２）。
次に、ウエハの表層部における第１不純物領域８を形成すべき領域および第２不純物領域９を形成すべき領域に、ｎ型不純物が注入される（ステップＳ３）。次に、ウエハに注入されたｎ型不純物を拡散させるための熱処理（ドライブイン処理）が行われて、第１不純物領域８および第２不純物領域９が形成される（ステップＳ４）。双方向ツェナーダイオード１では、この熱処理の温度および時間に応じて、逆方向降伏電圧ＶＢＲが変化する。熱処理の条件による逆方向降伏電圧ＶＢＲの変化を調べた結果が図９に示されている。
【００４３】
図９は、図５Ａ〜図５Ｅに示す第１〜第５評価用素子ＴＥＧ１〜ＴＥＧ５の逆方向降伏電圧ＶＢＲの調整に関する特徴を説明するためのグラフである。図９において、縦軸は逆方向降伏電圧ＶＢＲであり、横軸はベース領域３の寸法Ｓである。図９において破線で示す折れ線Ｆおよび実線で示す折れ線Ｇは、いずれも、逆方向降伏電流ＩＢＲを１ｍＡとした時の、第１〜第５評価用素子ＴＥＧ１〜ＴＥＧ５の逆方向降伏電圧ＶＢＲを示している。
【００４４】
折れ線Ｆは、ウエハに加えられる熱量が比較的小さい低温プロセスによりｎ型不純物を拡散させた時の逆方向降伏電圧ＶＢＲを示している。この折れ線Ｆは、前述の図６および図７に示した第１〜第５評価用素子ＴＥＧ１〜ＴＥＧ５の逆方向降伏電圧ＶＢＲとベース領域３の寸法Ｓとの関係を、グラフにしたものでもある。
低温プロセスにおいて、熱処理温度は、たとえば９００℃以上１１００℃以下であり、熱処理時間は、たとえば２０秒以上６０分以下である。熱処理温度が９００℃以上１０００℃以下の時、熱処理時間は３０分以上６０分以下であってもよい。熱処理温度が１０００℃を超えて１１００℃以下の時、熱処理時間は２０秒以上３０分以下であってもよい。
【００４５】
一方、折れ線Ｇは、ウエハに加えられる熱量が低温プロセスよりも大きい高温プロセスによりｎ型不純物を拡散させた時の逆方向降伏電圧ＶＢＲを示している。高温プロセスにおいて、熱処理温度は、たとえば１２００℃であり、熱処理時間は、たとえば６０分程度である。
折れ線Ｆと折れ線Ｇとの対比から、ウエハに加えられる熱量が多い程、逆方向降伏電圧ＶＢＲが高くなる傾向があることが分かった。折れ線Ｇを参照して、第４評価用素子ＴＥＧ４および第５評価用素子ＴＥＧ５では、高温プロセスが適用されると急激に逆方向降伏電圧ＶＢＲが低下することが分かった。
【００４６】
図１０は、図８のステップＳ４において高温プロセスが適用された場合の図５Ａ〜図５Ｅに示す第１〜第５評価用素子ＴＥＧ１〜ＴＥＧ５の電流−電圧特性を示すグラフである。図１０は、前述の図６に対応している。
図１０において、曲線Ｈは、第１評価用素子ＴＥＧ１の電流−電圧特性を示している。曲線Ｉは、第２評価用素子ＴＥＧ２の電流−電圧特性を示している。曲線Ｊは、第３評価用素子ＴＥＧ３の電流−電圧特性を示している。曲線Ｋは、第４評価用素子ＴＥＧ４の電流−電圧特性を示している。曲線Ｌは、第５評価用素子ＴＥＧ５の電流−電圧特性を示している。
【００４７】
曲線Ｋおよび曲線Ｌを参照して、高温プロセスが適用された第４評価用素子ＴＥＧ４および第５評価用素子ＴＥＧ５では、逆方向降伏電圧ＶＢＲの急激な低下に伴って、漏れ電流ＩＲが急激に増大し、略ノーマリオンの状態となっている。
高温プロセスでは、ウエハに注入されたｎ型不純物が広範囲に拡散する。そのため、第１不純物領域８とベース領域３とのｐｎ接合部から拡がる空乏層と、第２不純物領域９とベース領域３とのｐｎ接合部から拡がる空乏層とが重なる結果、電流が常時流れる状態またはこれに近い状態となり、漏れ電流ＩＲが急激に増大したと考えられる。とりわけ、ベース領域３の寸法Ｓが５．０μｍ以下とされた第４評価用素子ＴＥＧ４および第５評価用素子ＴＥＧ５では、ベース領域３の寸法Ｓが比較的小さいため、このような問題に直面したと考えられる。
【００４８】
したがって、第１不純物領域８とベース領域３とのｐｎ接合部から拡がる空乏層と、第２不純物領域９とベース領域３とのｐｎ接合部から拡がる空乏層とが重ならない熱量でｎ型不純物を拡散させることによって、第１不純物領域８および第１不純物領域８を形成する工程を実行すればよい。これを低温プロセスとして実行した結果が、図９の折れ線Ｆに示されている。そして、前述の図６からも理解されるように、低温プロセスが適用されることにより、漏れ電流ＩＲの急激な増大を効果的に抑制または防止でき、かつ、良好な電気的特性を実現できる双方向ツェナーダイオード１を得ることができる。
【００４９】
図８を再度参照して、ステップＳ４の熱処理が実行された後、たとえばマスクを介するエッチングにより、第１不純物領域８を露出させる第１コンタクト孔１１と、第２不純物領域９を露出させる第２コンタクト孔１２とが、絶縁膜１０に形成される（ステップＳ５）。次に、たとえばスパッタ法によって、絶縁膜１０を被覆するようにＡｌが堆積されて、電極膜が絶縁膜１０上に形成される（ステップＳ６）。次に、マスクを介するエッチングにより、電極膜が、所望の形状にパターニングされる。これにより、第１内部電極膜１３および第２内部電極膜１４が形成される。
【００５０】
次に、たとえばＣＶＤ法によって、第１内部電極膜１３および第２内部電極膜１４を被覆するように窒化膜が堆積されて、第１パッシベーション膜２０が形成される（ステップＳ７）。次に、第１パッシベーション膜２０上に感光性ポリイミドが塗布されて樹脂膜２１が形成される（ステップＳ８）。次に、第１パッド開口２３および第２パッド開口２４に対応するパターンで樹脂膜２１が露光・現像される（ステップＳ９）。次に、樹脂膜２１をマスクとして第１パッシベーション膜２０がエッチングされて、第１パッド開口２３および第２パッド開口２４が形成される（ステップＳ１０）。
【００５１】
次に、第１パッド開口２３および第２パッド開口２４を埋めるように、Ｎｉ膜、Ｐｄ膜およびＡｕ膜が順にめっき成膜されて、第１外部電極４および第２外部電極５が形成される（ステップＳ１１）。次に、チップ領域を区画するように、ウエハがハーフエッチングされて、チップ領域を区画する溝が形成される（ステップＳ１２）。次に、たとえばＣＶＤ法によって、溝の内面に窒化シリコンが堆積されて、第２パッシベーション膜２２が形成される（ステップＳ１３）。次に、溝に連通するまで、ウエハの裏面が研削される（ステップＳ１４）。これにより、複数の双方向ツェナーダイオード１が個片化される。
＜参考例＞
図１１は、参考例に係る双方向ツェナーダイオード１０１を示す平面図である。図１２Ａは、図１１に示すXIIA-XIIA線に沿う縦断面図である。図１２Ｂは、図１１に示すXIIB-XIIB線に沿う縦断面図である。図１３は、図１２Ａに示すXIII-XIII線に沿う横断面図である。
【００５２】
双方向ツェナーダイオード１０１は、平面視長方形状の基板１０２を含む。基板１０２は、シリコン基板であってもよい。基板１０２の長手方向に沿う長辺の長さＬ１１は、たとえば０．３ｍｍ以上０．６ｍｍ以下である。短手方向に沿う短辺の長さＤ１１は、たとえば０．１５ｍｍ以上０．３ｍｍ以下である。基板１０２の厚さＴ１１は、たとえば０．１ｍｍである。基板１０２のサイズをかかるサイズとすることにより、双方向ツェナーダイオード１０１をいわゆるチップ部品として構成することができるから、多種の用途に適用できる。
【００５３】
図１２Ａおよび図１２Ｂを参照して、基板１０２の表層部には、基板１０２の表面から露出するようにｐ型のベース領域１０３が形成されている。より具体的には、本参考例では、基板１０２の表面から裏面に亘ってｐ型不純物が導入されている。これにより、ベース領域１０３が基板１０２の全域に形成されており、かつ、基板１０２がｐ型基板と見なせる態様とされている。基板１０２の比抵抗は、ｐ型不純物の導入によって５ｍΩ・ｃｍ程度とされている。
【００５４】
基板１０２の表面上には、第１外部電極１０４（第１電極）と、第２外部電極１０５（第２電極）とが配置されている。第１外部電極１０４は、基板１０２の一方の端部側に配置されている。第２外部電極１０５は、基板１０２の他方の端部側に配置されている。
平面視において、基板１０２の第２外部電極１０５側の端部には、その短手方向中央部に基板１０２の内方領域に向かって窪んだ凹部１０２ａが形成されている。凹部１０２ａは、基板１０２の側面に沿って形成されている。また、基板１０２の第２外部電極１０５側に位置する一つの角部は、面取りされることにより、面取り部１０２ｂとされている。基板１０２の第１外部電極１０４側の端部には、これら凹部１０２ａおよび面取り部１０２ｂは設けられていない。これにより、双方向ツェナーダイオード１０１が非対称とされており、双方向ツェナーダイオード１０１の実装方向や極性方向等、種々の情報が表されている。
【００５５】
図１２Ａ、図１２Ｂおよび図１３を参照して、第１外部電極１０４と第２外部電極１０５との間におけるベース領域１０３の表層部には、第１外部電極１０４に電気的に接続される複数のｎ型の第１不純物領域１０８と、第２外部電極１０５に電気的に接続される複数のｎ型の第２不純物領域１０９とが形成されている。第１不純物領域１０８および第２不純物領域１０９は、平面視において基板１０２の長手方向中央部に形成されている。第１不純物領域１０８および第２不純物領域１０９は、基板１０２の短手方向に隣接しており、当該基板１０２の短手方向に沿って交互に配列されている。
【００５６】
第１不純物領域１０８および第２不純物領域１０９は、同一の深さおよび同一のｎ型不純物濃度で形成されている。第１不純物領域１０８および第２不純物領域１０９の各ｎ型不純物濃度は、たとえば１．０×１０１９ｃｍ−３以上１．０×１０２１ｃｍ−３以下である。第１不純物領域１０８および第２不純物領域１０９は、いずれも平面視で同一形状および同一面積で形成されている。第１不純物領域１０８および第２不純物領域１０９は、平面視で基板１０２の長手方向に延び、四隅が切除された長方形状（角が丸められた長方形状）に形成されている。
【００５７】
第１不純物領域１０８は、ベース領域１０３との間でｐｎ接合を形成している。第１不純物領域１０８およびベース領域１０３のｐｎ接合部により、第１ツェナーダイオードＤ１１が形成されている。一方、第２不純物領域１０９は、ベース領域１０３との間でｐｎ接合を形成している。第２不純物領域１０９およびベース領域１０３のｐｎ接合部により、第２ツェナーダイオードＤ２１が形成されている。第１ツェナーダイオードＤ１１および第２ツェナーダイオードＤ２１は、ベース領域１０３を介して逆直列に接続されている。第１不純物領域１０８および第２不純物領域１０９は、第１不純物領域１０８とベース領域１０３とのｐｎ接合部から拡がる空乏層と、第２不純物領域１０９とベース領域１０３とのｐｎ接合部から拡がる空乏層とが重ならないように間隔を空けて形成されている。
【００５８】
図１２Ａおよび図１２Ｂを参照して、基板１０２の表面上には、絶縁膜１１０が形成されている。絶縁膜１１０は、たとえば、シリコン酸化膜である。絶縁膜１１０には、第１不純物領域１０８を露出させる第１コンタクト孔１１１と、第２不純物領域１０９を露出させる第２コンタクト孔１１２とが形成されている。絶縁膜１１０上には、第１内部電極膜１１３と第２内部電極膜１１４とが形成されている。
【００５９】
第１内部電極膜１１３は、第１パッド電極膜１１６と、複数の第１引出し電極膜１１７とを一体的に含む。第１パッド電極膜１１６は、平面視長方形状に形成されており、基板１０２の一方の端部側に配置されている。複数の第１引出し電極膜１１７は、それぞれ、複数の第１不純物領域１０８を一対一対応で被覆するように、基板１０２の長手方向に沿って第１パッド電極膜１１６から直線状に引き出されている。各第１引出し電極膜１１７は、一様な幅で各第１不純物領域１０８を被覆しており、各第１不純物領域１０８の幅よりも広く形成されている。各第１引出し電極膜１１７は、絶縁膜１１０上から各第１コンタクト孔１１１に入り込み、各第１不純物領域１０８との間でオーミック接触を形成している。
【００６０】
第２内部電極膜１１４は、第２パッド電極膜１１８と、複数の第２引出し電極膜１１９とを一体的に含む。第２パッド電極膜１１８は、平面視長方形状に形成されており、基板１０２の他方の端部側に配置されている。第２パッド電極膜１１８は、基板１０２の凹部１０２ａおよび面取り部１０２ｂに沿う部分を有しており、第１パッド電極膜１１６に対して非対称形状とされている。
【００６１】
複数の第２引出し電極膜１１９は、それぞれ、複数の第２不純物領域１０９を一対一対応で被覆するように、基板１０２の長手方向に沿って第２パッド電極膜１１８から直線状に引き出されている。各第２引出し電極膜１１９は、一様な幅で各第２不純物領域１０９を被覆しており、各第２不純物領域１０９の幅よりも広く形成されている。各第２引出し電極膜１１９は、絶縁膜１１０上から各第２コンタクト孔１１２に入り込み、各第２不純物領域１０９との間でオーミック接触を形成している。
【００６２】
第１引出し電極膜１１７および第２引出し電極膜１１９は、互いに噛合う櫛歯状に形成されている。第１引出し電極膜１１７および第２引出し電極膜１１９は、それらの周縁部を縁取るスリット１１５によって電気的に絶縁されている。第１内部電極膜１１３および第２内部電極膜１１４は、その電極材料として、アルミニウムを含んでいてもよい。
図１４は、図１３に示すXIV-XIV線に沿う縦断面図であって、第１不純物領域１０８、第２不純物領域１０９、第１引出し電極膜１１７および第２引出し電極膜１１９が形成された部分を示す拡大断面図である。
【００６３】
図１４を参照して、絶縁膜１１０は、第１不純物領域１０８を被覆する部分および第２不純物領域１０９を被覆する部分が薄くされた薄膜部１１０ａを含む。第１コンタクト孔１１１および第２コンタクト孔１１２は、この薄膜部１１０ａに形成されている。
本参考例に係る双方向ツェナーダイオード１０１は、第１不純物領域１０８の基板１０２の短手方向に沿う幅Ｗ１１（以下、単に「第１不純物領域１０８の幅Ｗ１１」という。）および／または第２不純物領域１０９の基板１０２の短手方向に沿う幅Ｗ２１（以下、単に「第２不純物領域１０９の幅Ｗ２１」という。）が、１．０μｍ以上９．０μｍ以下とされていることを特徴としている。
【００６４】
本参考例に係る双方向ツェナーダイオード１０１では、第１不純物領域１０８の幅Ｗ１１および第２不純物領域１０９の幅Ｗ２１が、いずれも１．０μｍ以上９．０μｍ以下とされている。本参考例に係る双方向ツェナーダイオード１０１は、第１不純物領域１０８の幅Ｗ１１および第２不純物領域１０９の幅Ｗ２１を、１．０μｍ以上９．０μｍ以下に設定することによって、良好な電流−電圧特性を提供するものである。第１不純物領域１０８の基板１０２の長手方向に沿う幅、および、第２不純物領域１０９の基板１０２の長手方向に沿う幅は、２０μｍ以上４０μｍ以下に設定されていてもよい。
【００６５】
図１４を参照して、第１コンタクト孔１１１、第２コンタクト孔１１２、スリット１１５、第１引出し電極膜１１７、第２引出し電極膜１１９等の各サイズについて補足する。
第１コンタクト孔１１１の基板１０２の短手方向に沿う幅Ｙ１１、および第２コンタクト孔１１２の基板１０２の短手方向に沿う幅Ｙ２１は、たとえば１．０μｍ以上９．０μｍ以下である。第１コンタクト孔１１１の基板１０２の長手方向に沿う幅、および第２コンタクト孔１１２の基板１０２の長手方向に沿う幅は、たとえば２０μｍ以上４０μｍ以下である。スリット１１５の幅Ｚ１１は、たとえば１．０μｍ以上３．０μｍ以下である。第１引出し電極膜１１７の基板１０２の短手方向に沿う幅Ｘ１１および第２引出し電極膜１１９の基板１０２の短手方向に沿う幅Ｘ２１は、たとえば１．０μｍ以上１５μｍ以下である。
【００６６】
第１不純物領域１０８の周縁部と第１コンタクト孔１１１の周縁部との間の距離Ｕ１１（＝（Ｗ１１−Ｙ１１）／２）は、０μｍ以上３．０μｍ以下である。同様に、第２不純物領域１０９の周縁部と第２コンタクト孔１１２の周縁部との間の距離Ｕ２１（＝（Ｗ２１−Ｙ２１）／２）は、０μｍ以上３．０μｍ以下である。
第１不純物領域１０８の周縁部と第１引出し電極膜１１７の周縁部との間の距離Ｖ１１（＝（Ｘ１１−Ｗ１１）／２）は、１．０μｍ以上２．０μｍ以下である。同様に、第２不純物領域１０９の周縁部と第１引出し電極膜１１７の周縁部との間の距離Ｖ２１（＝（Ｘ２１−Ｗ２１）／２）は、１．０μｍ以上２．０μｍ以下である。第１不純物領域１０８と第２不純物領域１０９との間に存在するベース領域１０３の基板１０２の表面に沿う寸法Ｓ１１（以下、単に「ベース領域１０３の寸法Ｓ１１」という。）は、４．０μｍ以上１２．５μｍ以下に設定されることが好ましい。
【００６７】
双方向ツェナーダイオード１０１の電流−電圧特性を調べるため、図１５に示されるように、第１不純物領域１０８の幅Ｗ１１および第２不純物領域１０９の幅Ｗ２１が、１．０μｍ以上９．０μｍ以下のいずれかの値に設定された１８個の評価用素子を用意した。
図１５は、電流−電圧特性を評価するための第１〜第６評価用素子ＴＥＧ２０１〜ＴＥＧ２０６の寸法を示す表である。図１６Ａ〜図１６Ｆは、電流−電圧特性を評価するための第１〜第６評価用素子ＴＥＧ２０１〜ＴＥＧ２０６を示す平面図である。第１不純物領域１０８側の構成および第２不純物領域１０９側の構成は略同様であるので、図１５では、第２不純物領域１０９側のサイズを省略している。図１６Ａ〜図１６Ｅは、それぞれ、図１３に示す平面図に対応している。
【００６８】
図１５に示すように、１８個の評価用素子は、６つの第１〜第６評価用素子ＴＥＧ２０１〜ＴＥＧ２０６に大別される。
図１５を参照して、第１評価用素子ＴＥＧ２０１は、第１不純物領域１０８の幅Ｗ１１および第２不純物領域１０９の幅Ｗ２１が、いずれも１．０μｍ（幅Ｗ１１，Ｗ２１＝１．０μｍ）とされた双方向ツェナーダイオード１０１である。ベース領域１０３の寸法Ｓ１１は、４．０μｍ（＝２×Ｖ１１＋Ｚ１１）である。図１６Ａを参照して、第１評価用素子ＴＥＧ２０１には、２６個の第１不純物領域１０８と、２６個の第２不純物領域１０９とが含まれる。
【００６９】
図１５を参照して、第２評価用素子ＴＥＧ２０２は、第１不純物領域１０８の幅Ｗ１１および第２不純物領域１０９の幅Ｗ２１が、いずれも２．０μｍ（幅Ｗ１１，Ｗ２１＝２．０μｍ）とされた双方向ツェナーダイオード１０１である。ベース領域１０３の寸法Ｓ１１は、４．０μｍである。第２評価用素子ＴＥＧ２０２には、第１コンタクト孔１１１の幅Ｙ１１および第２コンタクト孔１１２の幅Ｙ２１が、１．０μｍ，１．４μｍ，２．０μｍに設定された第２評価用素子ＴＥＧ２０２Ａ、第２評価用素子ＴＥＧ２０２Ｂおよび第２評価用素子ＴＥＧ２０２Ｃが含まれる。図１６Ｂを参照して、第２評価用素子ＴＥＧ２０２には、２２個の第１不純物領域１０８と、２２個の第２不純物領域１０９とが含まれる。
【００７０】
図１５を参照して、第３評価用素子ＴＥＧ２０３は、第１不純物領域１０８の幅Ｗ１１および第２不純物領域１０９の幅Ｗ２１が、いずれも３．０μｍ（幅Ｗ１１，Ｗ２１＝３．０μｍ）とされた双方向ツェナーダイオード１０１である。ベース領域１０３の寸法Ｓ１１は、４．０μｍである。第３評価用素子ＴＥＧ２０３には、第１コンタクト孔１１１の幅Ｙ１１および第２コンタクト孔１１２の幅Ｙ２１が、１．０μｍ，２．０μｍ，３．０μｍに設定された第３評価用素子ＴＥＧ２０３Ａ、第３評価用素子ＴＥＧ２０３Ｂおよび第３評価用素子ＴＥＧ２０３Ｃが含まれる。図１６Ｃを参照して、第３評価用素子ＴＥＧ２０３には、１９個の第１不純物領域１０８と、１９個の第２不純物領域１０９とが含まれる。
【００７１】
図１５を参照して、第４評価用素子ＴＥＧ２０４は、第１不純物領域１０８の幅Ｗ１１および第２不純物領域１０９の幅Ｗ２１が、いずれも５．０μｍ（幅Ｗ１１，Ｗ２１＝５．０μｍ）とされた双方向ツェナーダイオード１０１である。ベース領域１０３の寸法Ｓ１１は、４．０μｍである。第４評価用素子ＴＥＧ２０４には、第１コンタクト孔１１１の幅Ｙ１１および第２コンタクト孔１１２の幅Ｙ２１が、１．０μｍ，３．０μｍ，５．０μｍに設定された第４評価用素子ＴＥＧ２０４Ａ、第４評価用素子ＴＥＧ２０４Ｂおよび第４評価用素子ＴＥＧ２０４Ｃが含まれる。図１６Ｄを参照して、第４評価用素子ＴＥＧ２０４には、１４個の第１不純物領域１０８と、１４個の第２不純物領域１０９とが含まれる。
【００７２】
図１５を参照して、第５評価用素子ＴＥＧ２０５は、第１不純物領域１０８の幅Ｗ１１および第２不純物領域１０９の幅Ｗ２１が、いずれも７．０μｍ（幅Ｗ１１，Ｗ２１＝７．０μｍ）とされた双方向ツェナーダイオード１０１である。ベース領域１０３の寸法Ｓ１１は、４．０μｍである。第５評価用素子ＴＥＧ２０５には、第１コンタクト孔１１１の幅Ｙ１１および第２コンタクト孔１１２の幅Ｙ２１が、２．０μｍ，４．０μｍ，７．０μｍに設定された第５評価用素子ＴＥＧ２０５Ａ、第５評価用素子ＴＥＧ２０５Ｂおよび第５評価用素子ＴＥＧ２０５Ｃが含まれる。図１６Ｅを参照して、第５評価用素子ＴＥＧ２０５には、１２個の第１不純物領域１０８と、１２個の第２不純物領域１０９とが含まれる。
【００７３】
図１５を参照して、第６評価用素子ＴＥＧ２０６は、第１不純物領域１０８の幅Ｗ１１および第２不純物領域１０９の幅Ｗ２１が、いずれも９．０μｍ（幅Ｗ１１，Ｗ２１＝９．０μｍ）とされた双方向ツェナーダイオード１０１である。ベース領域１０３の寸法Ｓ１１は、４．０μｍである。第６評価用素子ＴＥＧ２０６には、第１コンタクト孔１１１の幅Ｙ１１および第２コンタクト孔１１２の幅Ｙ２１が、４．０μｍ，５．０μｍ，６．０μｍ，７．０μｍ，９．０μｍに設定された第６評価用素子ＴＥＧ２０６Ａ、第６評価用素子ＴＥＧ２０６Ｂ、第６評価用素子ＴＥＧ２０６Ｃ、第６評価用素子ＴＥＧ２０６Ｄおよび第６評価用素子ＴＥＧ２０６Ｅが含まれる。図１６Ｅを参照して、第６評価用素子ＴＥＧ２０６には、１０個の第１不純物領域１０８と、１０個の第２不純物領域１０９とが含まれる。
【００７４】
図１７は、図１５に示す第１〜第６評価用素子ＴＥＧ２０１〜ＴＥＧ２０６の電流−電圧特性を示すグラフである。図１８は、図１７に示す破線で囲まれた部分を拡大したグラフである。
図１７および図１８において、縦軸は第１外部電極１０４および第２外部電極１０５間の電流値であり、横軸は第１外部電極１０４および第２外部電極１０５間の電圧値である。図１７および図１８に示すグラフは、第１外部電極１０４および第２外部電極１０５間に０Ａから１０ｍＡの電流を流すことによって、第１外部電極１０４および第２外部電極１０５間に生じた電圧を測定し、電流−電圧特性として表したものである。その電流−電圧特性は、曲線１４１〜曲線１４６に示される通りである。
【００７５】
曲線１４１は、第１評価用素子ＴＥＧ２０１の電流−電圧特性を示している。曲線１４２は、第２評価用素子ＴＥＧ２０２の電流−電圧特性を示している。第２評価用素子ＴＥＧ２０２には、第２評価用素子ＴＥＧ２０２Ａ〜２０２Ｃが含まれるが、これらの電流−電圧特性は略同様である。したがって、図１７および図１８では、第２評価用素子ＴＥＧ２０２Ａ〜２０２Ｃの特性を纏めて曲線１４２としている。
【００７６】
曲線１４３は、第３評価用素子ＴＥＧ２０３の電流−電圧特性を示している。第３評価用素子ＴＥＧ２０３には、第３評価用素子ＴＥＧ２０３Ａ〜２０３Ｃが含まれるが、これらの電流−電圧特性は略同様である。したがって、図１７および図１８では、第３評価用素子ＴＥＧ２０３Ａ〜２０３Ｃの特性を纏めて曲線１４３としている。
曲線１４４は、第４評価用素子ＴＥＧ２０４の電流−電圧特性を示している。第４評価用素子ＴＥＧ２０４には、第４評価用素子ＴＥＧ２０４Ａ〜２０４Ｃが含まれるが、これらの電流−電圧特性は略同様である。したがって、図１７および図１８では、第４評価用素子ＴＥＧ２０４Ａ〜２０４Ｃの特性を纏めて曲線１４４としている。
【００７７】
曲線１４５は、第５評価用素子ＴＥＧ２０５の電流−電圧特性を示している。第５評価用素子ＴＥＧ２０５には、第５評価用素子ＴＥＧ２０５Ａ〜２０５Ｃが含まれるが、これらの電流−電圧特性は略同様である。したがって、図１７および図１８では、第５評価用素子ＴＥＧ２０５Ａ〜２０５Ｃの特性を纏めて曲線１４５としている。
曲線１４６は、第６評価用素子ＴＥＧ２０６の電流−電圧特性を示している。第６評価用素子ＴＥＧ２０６には、第６評価用素子ＴＥＧ２０６Ａ〜２０６Ｅが含まれるが、これらの電流−電圧特性は略同様である。したがって、図１７および図１８では、第６評価用素子ＴＥＧ２０６Ａ〜２０６Ｅの特性を纏めて曲線１４６としている。
【００７８】
曲線１４１〜曲線１４６を参照して、第１不純物領域１０８の幅Ｗ１１および第２不純物領域１０９の幅Ｗ２１が小さくなると、逆方向降伏電圧ＶＢＲが低下し、第１不純物領域１０８の幅Ｗ１１および第２不純物領域１０９の幅Ｗ２１が大きくなると、逆方向降伏電圧ＶＢＲが上昇するという結果が得られた。曲線１４１〜曲線１４６を参照して、逆方向降伏電圧ＶＢＲは、第１コンタクト孔１１１の幅Ｙ１１および第２コンタクト孔１１２の幅Ｙ２１には殆ど依存しておらず、第１不純物領域１０８の幅Ｗ１１および第２不純物領域１０９の幅Ｗ２１に依存して低下していることが分かった。
【００７９】
逆方向降伏電流ＩＢＲは、ツェナ降伏および／またはアバランシェ降伏が発生する電流で定義される。また、逆方向降伏電圧ＶＢＲは、ツェナ降伏および／またはアバランシェ降伏が発生する電圧で定義される。
第１〜第６評価用素子ＴＥＧ２０１〜ＴＥＧ２０６のように、第１不純物領域１０８の幅Ｗ１１および第２不純物領域１０９の幅Ｗ２１を１．０μｍ以上９．０μｍ以下、ベース領域１０３の寸法Ｓ１１を４．０μｍとすることにより、１００μＡ以上１０ｍＡ以下の逆方向降伏電流ＩＢＲ、４．５Ｖ以上６．５Ｖ以下の逆方向降伏電圧ＶＢＲを達成できることが分かった。たとえば、逆方向降伏電流ＩＢＲを１ｍＡと定めると、この時の逆方向降伏電圧ＶＢＲは４．５Ｖ以上６．０Ｖ以下である。
【００８０】
逆方向降伏電流ＩＢＲを１ｍＡとした時の逆方向降伏電圧ＶＢＲを棒グラフにして纏めたものが図１９である。図１９は、図１５に示す第１〜第６評価用素子ＴＥＧ２０１〜ＴＥＧ２０６の逆方向降伏電圧ＶＢＲを示す棒グラフである。
図１８の曲線１４１および図１９を参照して、第１評価用素子ＴＥＧ２０１（幅Ｗ１１，Ｗ２１＝１．０μｍ）によれば、１００μＡ以上１０ｍＡ以下（図１９では１ｍＡ）の逆方向降伏電流ＩＢＲ時に、４．５Ｖ以上４．７Ｖ以下の逆方向降伏電圧ＶＢＲを達成できることが分かった。
【００８１】
図１８の曲線１４２および図１９を参照して、第２評価用素子ＴＥＧ２０２（幅Ｗ１１，Ｗ２１＝２．０μｍ）によれば、１００μＡ以上１０ｍＡ以下（図１９では１ｍＡ）の逆方向降伏電流ＩＢＲ時に、４．８Ｖ以上５．０Ｖ以下の逆方向降伏電圧ＶＢＲを達成できることが分かった。したがって、第１不純物領域１０８の幅Ｗ１１および第２不純物領域１０９の幅Ｗ２１を１．０μｍ以上２．０μｍ以下とすることにより、１００μＡ以上１０ｍＡ以下の逆方向降伏電流ＩＢＲ、４．５Ｖ以上５．０Ｖ以下の逆方向降伏電圧ＶＢＲを達成できる。
【００８２】
図１８の曲線１４３および図１９を参照して、第３評価用素子ＴＥＧ２０３（幅Ｗ１１，Ｗ２１＝３．０μｍ）によれば、１００μＡ以上１０ｍＡ以下（図１９では１ｍＡ）の逆方向降伏電流ＩＢＲ時に、５．０Ｖ以上５．２Ｖ以下の逆方向降伏電圧ＶＢＲを達成できることが分かった。したがって、第１不純物領域１０８の幅Ｗ１１および第２不純物領域１０９の幅Ｗ２１を１．０μｍ以上３．０μｍ以下とすることにより、１００μＡ以上１０ｍＡ以下の逆方向降伏電流ＩＢＲ、４．５Ｖ以上５．２Ｖ以下の逆方向降伏電圧ＶＢＲを達成できる。
【００８３】
図１８の曲線１４４および図１９を参照して、第４評価用素子ＴＥＧ２０４（幅Ｗ１１，Ｗ２１＝５．０μｍ）によれば、１００μＡ以上１０ｍＡ以下（図１９では１ｍＡ）の逆方向降伏電流ＩＢＲ時に、５．４Ｖ以上５．６Ｖ以下の逆方向降伏電圧ＶＢＲを達成できることが分かった。したがって、第１不純物領域１０８の幅Ｗ１１および第２不純物領域１０９の幅Ｗ２１を１．０μｍ以上５．０μｍ以下とすることにより、１００μＡ以上１０ｍＡ以下の逆方向降伏電流ＩＢＲ、４．５Ｖ以上５．６Ｖ以下の逆方向降伏電圧ＶＢＲを達成できる。
【００８４】
図１８の曲線１４５および図１９を参照して、第５評価用素子ＴＥＧ２０５（幅Ｗ１１，Ｗ２１＝７．０μｍ）によれば、１００μＡ以上１０ｍＡ以下（図１９では１ｍＡ）の逆方向降伏電流ＩＢＲ時に、５．７Ｖ以上５．８Ｖ以下の逆方向降伏電圧ＶＢＲを達成できることが分かった。したがって、第１不純物領域１０８の幅Ｗ１１および第２不純物領域１０９の幅Ｗ２１を１．０μｍ以上７．０μｍ以下とすることにより、１００μＡ以上１０ｍＡ以下の逆方向降伏電流ＩＢＲ、４．５Ｖ以上５．８Ｖ以下の逆方向降伏電圧ＶＢＲを達成できる。
【００８５】
図１８の曲線１４６および図１９を参照して、第６評価用素子ＴＥＧ２０６（幅Ｗ１１，Ｗ２１＝９．０μｍ）によれば、１００μＡ以上１０ｍＡ以下（図１９では１ｍＡ）の逆方向降伏電流ＩＢＲ時に、５．９Ｖ以上６．０Ｖ以下の逆方向降伏電圧ＶＢＲを達成できることが分かった。したがって、第１不純物領域１０８の幅Ｗ１１および第２不純物領域１０９の幅Ｗ２１を１．０μｍ以上９．０μｍ以下とすることにより、１００μＡ以上１０ｍＡ以下の逆方向降伏電流ＩＢＲ、４．５Ｖ以上６．０Ｖ以下の逆方向降伏電圧ＶＢＲを達成できる。
【００８６】
図１７を参照して、第１〜第６評価用素子ＴＥＧ２０１〜ＴＥＧ２０６によれば、３Ｖ以上４Ｖ以下の範囲に逆方向スタンドオフ電圧ＶＲＷＭが存在しており、当該逆方向スタンドオフ電圧ＶＲＷＭ印加時の漏れ電流ＩＲが、１０ｎＡ以下に抑えられていることが分かった。具体的には、第１〜第６評価用素子ＴＥＧ２０１〜ＴＥＧ２０６によれば、３Ｖ以上３．５Ｖ以下の範囲に逆方向スタンドオフ電圧ＶＲＷＭが存在しており、当該逆方向スタンドオフ電圧ＶＲＷＭ印加時の漏れ電流ＩＲが、１ｎＡ以下に抑えられていることが分かった。逆方向スタンドオフ電圧ＶＲＷＭは、逆方向降伏電圧ＶＢＲよりも小さい値であり、ツェナ降伏および／またはアバランシェ降伏に移行する前段階の電圧で定義される。
【００８７】
双方向ツェナーダイオード１０１の逆方向降伏電圧ＶＢＲは、図２０に示すように、ベース領域１０３の寸法Ｓ１１を変更することによっても調整される。図２０は、逆方向降伏電圧ＶＢＲの調整に関する特徴を説明するためのグラフである。
図２０において、縦軸は逆方向降伏電圧ＶＢＲであり、横軸は第１不純物領域１０８の幅Ｗ１１および第２不純物領域１０９の幅Ｗ２１である。図２０に示される曲線１４７〜曲線１５０は、いずれも、逆方向降伏電流ＩＢＲを１ｍＡとした時の、第１〜第６評価用素子ＴＥＧ２０１〜ＴＥＧ２０６の逆方向降伏電圧ＶＢＲを示している。
【００８８】
曲線１４７は、第１〜第６評価用素子ＴＥＧ２０１〜ＴＥＧ２０６において、ベース領域１０３の寸法Ｓ１１が４．０μｍ（寸法Ｓ１１＝４．０μｍ）とされた時の逆方向降伏電圧ＶＢＲを示している。
曲線１４８は、第１〜第６評価用素子ＴＥＧ２０１〜ＴＥＧ２０６において、ベース領域１０３の寸法Ｓ１１が５．０μｍ（寸法Ｓ１１＝５．０μｍ）とされた時の逆方向降伏電圧ＶＢＲを示している。
【００８９】
曲線１４９は、第１〜第６評価用素子ＴＥＧ２０１〜ＴＥＧ２０６において、ベース領域１０３の寸法Ｓ１１が６．０μｍ（寸法Ｓ１１＝６．０μｍ）とされた時の逆方向降伏電圧ＶＢＲを示している。
曲線１５０は、第１〜第６評価用素子ＴＥＧ２０１〜ＴＥＧ２０６において、ベース領域１０３の寸法Ｓ１１が７．０μｍ（寸法Ｓ１１＝７．０μｍ）とされた時の逆方向降伏電圧ＶＢＲを示している。
【００９０】
曲線１４７〜曲線１５０を参照して、ベース領域１０３の寸法Ｓ１１が小さくされるに従って逆方向降伏電圧ＶＢＲが低下し、ベース領域１０３の寸法Ｓ１１が大きくされるに従って逆方向降伏電圧ＶＢＲが上昇するという結果が得られた。
具体的には、曲線１４７を参照して、ベース領域１０３の寸法Ｓ１１が４．０μｍとされることにより、前述のとおり、４．５Ｖ以上６．０Ｖ以下の逆方向降伏電圧ＶＢＲが得られた。曲線１４８を参照して、ベース領域１０３の寸法Ｓ１１が５．０μｍとされることにより、５．０Ｖ以上６．５Ｖ以下の逆方向降伏電圧ＶＢＲが得られた。曲線１４９を参照して、ベース領域１０３の寸法Ｓ１１が６．０μｍとされることにより、５．３Ｖ以上６．５Ｖ以下の逆方向降伏電圧ＶＢＲが得られた。曲線１５０を参照して、ベース領域１０３の寸法Ｓ１１が７．０μｍとされることにより、５．５Ｖ以上７．０Ｖ以下の逆方向降伏電圧ＶＢＲが得られた。
【００９１】
よって、第１不純物領域１０８の幅Ｗ１１および第２不純物領域１０９の幅Ｗ２１を１．０μｍ以上９．０μｍ以下、ベース領域１０３の寸法Ｓ１１を４．０μｍ以上７．０μｍ以下に設定すると、４．５Ｖ以上７．０Ｖ以下の逆方向降伏電圧ＶＢＲが得られる。
たとえば、第１不純物領域１０８の幅Ｗ１１および第２不純物領域１０９の幅Ｗ２１を１．０μｍ以上６．０μｍ以下、ベース領域１０３の寸法Ｓ１１を４．０μｍ以上７．０μｍ以下に設定すると、４．５Ｖ以上６．５Ｖ以下の逆方向降伏電圧ＶＢＲが得られる。また、第１不純物領域１０８の幅Ｗ１１および第２不純物領域１０９の幅Ｗ２１を１．０μｍ以上４．０μｍ以下、ベース領域１０３の寸法Ｓ１１を４．０μｍ以上６．０μｍ以下に設定すると、４．５Ｖ以上６．０Ｖ以下の逆方向降伏電圧ＶＢＲが得られる。また、第１不純物領域１０８の幅Ｗ１１および第２不純物領域１０９の幅Ｗ２１を１．０μｍ以上２．０μｍ以下、ベース領域１０３の寸法Ｓ１１を４．０μｍ以上５．０μｍ以下に設定すると、４．５Ｖ以上５．５Ｖ以下の逆方向降伏電圧ＶＢＲが得られる。
【００９２】
このように、本参考例では、第１不純物領域１０８の幅Ｗ１１および第２不純物領域１０９の幅Ｗ２１を１．０μｍ以上９．０μｍ以下とすることにより、良好な電流−電圧特性の双方向ツェナーダイオード１０１を提供できる。さらに、ベース領域１０３の寸法Ｓ１１を４．０μｍ以上７．０μｍ以下とすることにより、より一層良好な電流−電圧特性の双方向ツェナーダイオード１０１を提供できる。
【００９３】
図１２Ａおよび図１２Ｂを再度参照して、絶縁膜１１０上には、第１内部電極膜１１３および第２内部電極膜１１４を被覆するように、窒化シリコンを含む第１パッシベーション膜１２０およびポリイミドを含む樹脂膜１２１がこの順に形成されている。基板１０２の側面には、窒化シリコンを含む第２パッシベーション膜１２２が形成されている。第１パッシベーション膜１２０および樹脂膜１２１には、第１パッド電極膜１１６を露出させる第１パッド開口１２３と、第２パッド電極膜１１８を露出させる第２パッド開口１２４とが形成されている。
【００９４】
第１外部電極１０４は、樹脂膜１２１から突出するように第１パッド開口１２３に埋設されている。第１外部電極１０４は、第１パッド開口１２３内で第１パッド電極膜１１６に電気的に接続されている。第２外部電極１０５は、樹脂膜１２１から突出するように第２パッド開口１２４に埋設されている。第２外部電極１０５は、第２パッド開口１２４内で第２パッド電極膜１１８に電気的に接続されている。第１外部電極１０４および第２外部電極１０５は、たとえば、Ｎｉ膜と、Ｎｉ膜上に形成されたＰｄ膜と、Ｐｄ膜上に形成されたＡｕ膜とを有するＮｉ／Ｐｄ／Ａｕ積層膜であってもよい。
【００９５】
図１１を再度参照して、第２外部電極１０５は、基板１０２の凹部１０２ａおよび面取り部１０２ｂに沿う部分を有しており、第１外部電極１０４に対して非対称形状とされている。第１外部電極１０４および第２外部電極１０５の各表面には、平面視長方形状の平坦部１３０と、平面視四角形状または平面視長方形状の複数の凸部１３１とが設けられている。平坦部１３０は、第１外部電極１０４および第２外部電極１０５の各表面が平坦に形成された部分であり、第１外部電極１０４および第２外部電極１０５の各表面中央部に設けられている。
【００９６】
複数の凸部１３１は、第１外部電極１０４および第２外部電極１０５の各平坦部１３０の周囲に設けられており、第１外部電極１０４および第２外部電極１０５の各表面周縁部に起伏を形成している。複数の凸部１３１は、平坦部１３０よりも小さい表面積で形成されており、基板１０２の短手方向に見て、互い違いとなる千鳥配列とされている。複数の凸部１３１のうちの幾つかは、平坦部１３０と一体を成していてもよい。
【００９７】
このような第１外部電極１０４および第２外部電極１０５によれば、第１外部電極１０４および第２外部電極１０５の各表面に向けて光が照射されると、その光を良好に乱反射させることができる。これにより、第１外部電極１０４および第２外部電極１０５を良好に確認できるので、双方向ツェナーダイオード１０１の表裏判定を容易に行うことができる。また、電気テストを実施する際には、プローブの先端部を第１外部電極１０４および第２外部電極１０５の各平坦部１３０に押し当てることができるから、双方向ツェナーダイオード１０１の電気的特性を良好に測定できる。
【００９８】
また、第１外部電極１０４および第２外部電極１０５の各表面に設けられた凹凸により、第１外部電極１０４および第２外部電極１０５の各表面の表面積を増加させることができる。これにより、双方向ツェナーダイオード１０１を半田等の接合材を介して実装基板に実装する際に、第１外部電極１０４および第２外部電極１０５の各表面と接合材との接触面積を増加させることができる。よって、双方向ツェナーダイオード１０１を実装基板に良好に実装できる。
【００９９】
以上、本参考例では、第１不純物領域１０８の幅Ｗ１１および第２不純物領域１０９の幅Ｗ２１が、１．０μｍ以上９．０μｍ以下とされている。また、ベース領域１０３の寸法Ｓ１１が４．０μｍ以上７．０μｍ以下とされている。これにより、１００μＡ以上１０ｍＡ以下の逆方向降伏電流ＩＢＲ、および、４．５Ｖ以上７．０Ｖ以下の逆方向降伏電圧ＶＢＲを実現できる。また、これにより、３Ｖ以上４Ｖ以下の逆方向スタンドオフ電圧ＶＲＷＭ、および、１０ｎＡ以下の漏れ電流ＩＲを実現できる。
【０１００】
また、本参考例では、ベース領域１０３の表層部に第１不純物領域１０８および第２不純物領域１０９とを間隔を空けて形成すればよいので、比較的簡素な構造を実現できる。よって、ｐｎ接合の形成に伴って複雑な工程が要求されることもないので、コストの増大を抑制できる。
図２１は、図１１に示す双方向ツェナーダイオード１０１の製造工程の一例を説明するためのフローチャートである。
【０１０１】
まず、基板１０２の元となる一枚の円板状のウエハが用意される（ステップＳ１０１）。このウエハの表面には、双方向ツェナーダイオード１０１となるチップ領域が複数設定されている。次に、たとえば熱酸化処理によって、ウエハの表面に絶縁膜１１０が形成される（ステップＳ１０２）。
次に、ウエハの表層部における第１不純物領域１０８を形成すべき領域および第２不純物領域１０９を形成すべき領域に、ｎ型不純物が注入される（ステップＳ１０３）。次に、ウエハに注入されたｎ型不純物を拡散させるための熱処理（ドライブイン処理）が行われて、第１不純物領域１０８および第２不純物領域１０９が形成される（ステップＳ１０４）。双方向ツェナーダイオード１０１では、この熱処理の温度および時間に応じて、逆方向降伏電圧ＶＢＲが変化する。熱処理の条件による逆方向降伏電圧ＶＢＲの変化を調べた結果が図２２に示されている。
【０１０２】
図２２は、逆方向降伏電圧ＶＢＲの調整に関する特徴を説明するためのグラフである。図２２において、縦軸は逆方向降伏電圧ＶＢＲであり、横軸はベース領域１０３の寸法Ｓ１１である。図２２は、ベース領域１０３の寸法Ｓ１１が、４．０μｍ、５．０μｍ、６．０μｍ、７．０μｍ、１２．５μｍに設定された５つの評価用素子（図示せず）を用意し、それぞれについて逆方向降伏電圧ＶＢＲを調べたものである。
【０１０３】
図２２を参照して、折れ線１５１および折れ線１５２は、いずれも、逆方向降伏電流ＩＢＲを１ｍＡとした時の、前記５つの評価用素子（図示せず）の逆方向降伏電圧ＶＢＲを示している。
折れ線１５１は、ウエハに加えられる熱量が比較的小さい低温プロセスによりｎ型不純物を拡散させた時の逆方向降伏電圧ＶＢＲを示している。低温プロセスにおいて、熱処理温度は、たとえば９００℃以上１１００℃以下であり、熱処理時間は、たとえば２０秒以上６０分以下である。熱処理温度が９００℃以上１０００℃以下の時、熱処理時間は３０分以上６０分以下であってもよい。熱処理温度が１０００℃を超えて１１００℃以下の時、熱処理時間は２０秒以上３０分以下であってもよい。
【０１０４】
一方、折れ線１５２は、ウエハに加えられる熱量が低温プロセスよりも大きい高温プロセスによりｎ型不純物を拡散させた時の逆方向降伏電圧ＶＢＲを示している。高温プロセスにおいて、熱処理温度は、たとえば１２００℃であり、熱処理時間は、たとえば６０分程度である。
折れ線１５１と折れ線１５２との対比から、ウエハに加えられる熱量が多い程、逆方向降伏電圧ＶＢＲが高くなる傾向があることが分かった。折れ線１５２を参照して、ベース領域１０３の寸法Ｓ１１が５．０μｍ以下とされた評価用素子では、高温プロセスが適用されると急激に逆方向降伏電圧ＶＢＲが低下することが分かった。
【０１０５】
図２３は、図２１のステップＳ１０４において高温プロセスが適用された場合の評価用素子の電流−電圧特性を示すグラフである。図２３は、前述の図１７に対応している。
図２３において、曲線１５３は、ベース領域１０３の寸法Ｓ１１が１２．５μｍとされた評価用素子の電流−電圧特性を示している。曲線１５４は、ベース領域１０３の寸法Ｓ１１が７．０μｍとされた評価用素子の電流−電圧特性を示している。曲線１５５は、ベース領域１０３の寸法Ｓ１１が６．０μｍとされた評価用素子の電流−電圧特性を示している。曲線１５６は、ベース領域１０３の寸法Ｓ１１が５．０μｍとされた評価用素子の電流−電圧特性を示している。曲線１５７は、ベース領域１０３の寸法Ｓ１１が４．０μｍとされた評価用素子の電流−電圧特性を示している。
【０１０６】
曲線１５６および曲線１５７を参照して、ベース領域１０３の寸法Ｓ１１が５．０μｍ以下とされた評価用素子では、逆方向降伏電圧ＶＢＲの急激な低下に伴って、漏れ電流ＩＲが急激に増大し、略ノーマリオンの状態となっている。
高温プロセスでは、ウエハに注入されたｎ型不純物が広範囲に拡散する。そのため、第１不純物領域１０８とベース領域１０３とのｐｎ接合部から拡がる空乏層と、第２不純物領域１０９とベース領域１０３とのｐｎ接合部から拡がる空乏層とが重なる結果、電流が常時流れる状態またはこれに近い状態となり、漏れ電流ＩＲが急激に増大したと考えられる。とりわけ、ベース領域１０３の寸法Ｓ１１が５．０μｍ以下とされた評価用素子では、ベース領域１０３の寸法Ｓ１１が比較的小さいため、このような問題に直面したと考えられる。
【０１０７】
したがって、第１不純物領域１０８とベース領域１０３とのｐｎ接合部から拡がる空乏層と、第２不純物領域１０９とベース領域１０３とのｐｎ接合部から拡がる空乏層とが重ならない熱量でｎ型不純物を拡散させることによって、第１不純物領域１０８および第１不純物領域１０８を形成する工程を実行すればよい。これを低温プロセスとして実行した結果が、図２２の折れ線１５１に示されている。そして、前述の図１７からも理解されるように、低温プロセスが適用されることにより、漏れ電流ＩＲの急激な増大を効果的に抑制または防止でき、かつ、良好な電気的特性を実現できる双方向ツェナーダイオード１０１を得ることができる。
【０１０８】
図２１を再度参照して、ステップＳ１０４の熱処理が実行された後、たとえばマスクを介するエッチングにより、第１不純物領域１０８を露出させる第１コンタクト孔１１１と、第２不純物領域１０９を露出させる第２コンタクト孔１１２とが、絶縁膜１１０に形成される（ステップＳ１０５）。次に、たとえばスパッタ法によって、絶縁膜１１０を被覆するようにＡｌが堆積されて、電極膜が絶縁膜１１０上に形成される（ステップＳ１０６）。次に、マスクを介するエッチングにより、電極膜が、所望の形状にパターニングされる。これにより、第１内部電極膜１１３および第２内部電極膜１１４が形成される。
【０１０９】
次に、たとえばＣＶＤ法によって、第１内部電極膜１１３および第２内部電極膜１１４を被覆するように窒化膜が堆積されて、第１パッシベーション膜１２０が形成される（ステップＳ１０７）。次に、第１パッシベーション膜１２０上に感光性ポリイミドが塗布されて樹脂膜１２１が形成される（ステップＳ１０８）。次に、第１パッド開口１２３および第２パッド開口１２４に対応するパターンで樹脂膜１２１が露光・現像される（ステップＳ１０９）。次に、樹脂膜１２１をマスクとして第１パッシベーション膜１２０がエッチングされて、第１パッド開口１２３および第２パッド開口１２４が形成される（ステップＳ１１０）。
【０１１０】
次に、第１パッド開口１２３および第２パッド開口１２４を埋めるように、Ｎｉ膜、Ｐｄ膜およびＡｕ膜が順にめっき成膜されて、第１外部電極１０４および第２外部電極１０５が形成される（ステップＳ１１１）。次に、チップ領域を区画するように、ウエハがハーフエッチングされて、チップ領域を区画する溝が形成される（ステップＳ１１２）。次に、たとえばＣＶＤ法によって、溝の内面に窒化シリコンが堆積されて、第２パッシベーション膜１２２が形成される（ステップＳ１１３）。次に、溝に連通するまで、ウエハの裏面が研削される（ステップＳ１１４）。これにより、複数の双方向ツェナーダイオード１０１が個片化される。
【０１１１】
以上、本発明の実施形態および参考例に係る形態について説明したが、本発明の実施形態および参考例に係る形態はさらに他の形態で実施することもできる。
たとえば、前述の実施形態において、ベース領域３（基板２）の導電型と、第１不純物領域８および第２不純物領域９の各導電型とを反転してもよい。つまり、ｐ型の部分をｎ型とし、ｎ型の部分をｐ型としてもよい。
【０１１２】
前述の実施形態で示した双方向ツェナーダイオード１は、たとえば、電源回路用、高周波回路用、デジタル回路用等の回路部品として、電子機器、携帯電子機器等のモバイル端末に組み込むことができる。
また、前述の参考例に係る形態において、ベース領域１０３（基板１０２）の導電型と、第１不純物領域１０８および第２不純物領域１０９の各導電型とを反転してもよい。つまり、ｐ型の部分をｎ型とし、ｎ型の部分をｐ型としてもよい。
【０１１３】
また、前述の参考例において示した双方向ツェナーダイオード１０１は、たとえば、電源回路用、高周波回路用、デジタル回路用等の回路部品として、電子機器、携帯電子機器等のモバイル端末に組み込むことができる。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。この明細書および図面から抽出される特徴の例を以下に示す。
【０１１４】
項１：基板と、前記基板の表層部に形成された第１導電型のベース領域と、前記ベース領域との間でｐｎ接合を形成するように、前記ベース領域の表層部に形成された第２導電型の第１不純物領域と、前記ベース領域との間でｐｎ接合を形成するように、前記第１不純物領域から間隔を空けて前記ベース領域の表層部に形成された第２導電型の第２不純物領域と、前記第１不純物領域に電気的に接続されるように、前記基板の表面上に配置された第１電極と、前記第２不純物領域に電気的に接続されるように、前記基板の表面上に配置された第２電極とを含み、前記第１不純物領域の幅および／または前記第２不純物領域の幅が、１．０μｍ以上９．０μｍ以下である、双方向ツェナーダイオード。
【０１１５】
項１に記載の双方向ツェナーダイオードによれば、第１不純物領域の幅および／または第２不純物領域の幅が、１．０μｍ以上９．０μｍ以下とされている。これにより、優れた電気的特性を達成できる。たとえば、項１に記載の双方向ツェナーダイオードの特徴を含むことにより、１００μＡ以上１０ｍＡ以下の逆方向降伏電流、４．５Ｖ以上７．０Ｖ以下の逆方向降伏電圧を実現できる。また、項１に記載の双方向ツェナーダイオードの特徴を含むことにより、３Ｖ以上４Ｖ以下の逆方向スタンドオフ電圧を実現できる。また、項１に記載の双方向ツェナーダイオードの特徴を含むことにより、当該逆方向スタンドオフ電圧印加時において１０ｎＡ以下の漏れ電流を実現できる。
【０１１６】
また、項１に記載の双方向ツェナーダイオードによれば、ベース領域の表層部に第１不純物領域と第２不純物領域とを間隔を空けて形成すればよいので、比較的簡素な構造を実現できる。よって、ｐｎ接合の形成に伴って複雑な工程が要求されることもないので、コストの増大を抑制できる。
項２：逆方向降伏電流が、１００μＡ以上１０ｍＡ以下であり、逆方向降伏電圧が、４．５Ｖ以上７．０Ｖ以下である、項１に記載の双方向ツェナーダイオード。
【０１１７】
項３：前記第１不純物領域と前記第２不純物領域との間に存在する前記ベース領域の前記基板の表面に沿う寸法が、４．０μｍ以上７．０μｍ以下である、項１または２に記載の双方向ツェナーダイオード。
項４：逆方向スタンドオフ電圧が３Ｖ以上４Ｖ以下であり、前記逆方向スタンドオフ電圧を印加した時、前記第１電極および前記第２電極間に流れる漏れ電流が、１０ｎＡ以下である、項１〜３のいずれか一項に記載の双方向ツェナーダイオード。
【０１１８】
項５：前記第１不純物領域が複数形成されており、前記第２不純物領域が複数形成されており、前記第１不純物領域と前記第２不純物領域とが、交互に配列されている、項１〜４のいずれか一項に記載の双方向ツェナーダイオード。
項６：項１に記載の双方向ツェナーダイオードの製造方法であって、第２導電型の不純物を前記基板の表層部に注入した後、熱処理を施すことにより、前記第１不純物領域を形成する工程と、第２導電型の不純物を前記基板の表層部に注入した後、熱処理を施すことにより、前記第２不純物領域を形成する工程とを含み、前記第１不純物領域の形成工程における熱処理温度、および、前記第２不純物領域の形成工程における熱処理温度が、９００℃以上１１００℃以下である、双方向ツェナーダイオードの製造方法。
【０１１９】
項７：前記第１不純物領域の形成工程における熱処理時間、および、前記第２不純物領域の形成工程における熱処理時間が、２０秒以上６０分以下である、項６に記載の双方向ツェナーダイオードの製造方法。
項８：第１導電型のベース領域が表層部に形成された基板を準備する工程と、第２導電型の不純物を前記基板の表層部に注入した後、熱処理を施すことにより、前記ベース領域との間でｐｎ接合を形成する前記第１不純物領域を形成する工程と、前記基板の表層部において前記第１不純物領域が形成される領域とは異なる領域に第２導電型の不純物を注入した後、熱処理を施すことにより、前記第１不純物領域から間隔を空けて、前記ベース領域との間でｐｎ接合を形成する前記第２不純物領域を形成する工程とを含み、前記第１不純物領域の形成工程における熱処理温度、および、前記第２不純物領域の形成工程における熱処理温度が、９００℃以上１１００℃以下である、双方向ツェナーダイオードの製造方法。
【０１２０】
項９：前記第１不純物領域の形成工程における熱処理時間、および、前記第２不純物領域の形成工程における熱処理時間が、２０秒以上６０分以下である、項８に記載の双方向ツェナーダイオードの製造方法。
【符号の説明】
【０１２１】
１      双方向ツェナーダイオード
２      基板
３      ベース領域
４      第１外部電極
５      第２外部電極
６      第１不純物領域群
７      第２不純物領域群
８      第１不純物領域
９      第２不純物領域
Ｓ      ベース領域の寸法
ＶＢＲ    逆方向降伏電圧
ＶＲＷＭ   逆方向スタンドオフ電圧
ＩＲ     漏れ電流
ＩＢＲ    逆方向降伏電流
【図１】
0006738229.tif 000002
【図２Ａ】
0006738229.tif 000003
【図２Ｂ】
0006738229.tif 000004
【図３】
0006738229.tif 000005
【図４】
0006738229.tif 000006
【図５Ａ】
0006738229.tif 000007
【図５Ｂ】
0006738229.tif 000008
【図５Ｃ】
0006738229.tif 000009
【図５Ｄ】
0006738229.tif 000010
【図５Ｅ】
0006738229.tif 000011
【図６】
0006738229.tif 000012
【図７】
0006738229.tif 000013
【図８】
0006738229.tif 000014
【図９】
0006738229.tif 000015
【図１０】
0006738229.tif 000016
【図１１】
0006738229.tif 000017
【図１２Ａ】
0006738229.tif 000018
【図１２Ｂ】
0006738229.tif 000019
【図１３】
0006738229.tif 000020
【図１４】
0006738229.tif 000021
【図１５】
0006738229.tif 000022
【図１６Ａ】
0006738229.tif 000023
【図１６Ｂ】
0006738229.tif 000024
【図１６Ｃ】
0006738229.tif 000025
【図１６Ｄ】
0006738229.tif 000026
【図１６Ｅ】
0006738229.tif 000027
【図１６Ｆ】
0006738229.tif 000028
【図１７】
0006738229.tif 000029
【図１８】
0006738229.tif 000030
【図１９】
0006738229.tif 000031
【図２０】
0006738229.tif 000032
【図２１】
0006738229.tif 000033
【図２２】
0006738229.tif 000034
【図２３】
0006738229.tif 000035