(57)【特許請求の範囲】
【請求項１】
酸化物半導体を半導体層に用いた第１のＴＦＴとポリシリコンを半導体層に用いた第２のＴＦＴおよび第３のＴＦＴを有する表示装置の製造方法であって、
基板上に非晶質シリコンを形成した後ポリシリコンに変換し、
その後前記ポリシリコンをフォトリソグラフィにより複数の前記第２のＴＦＴおよび第３のＴＦＴの半導体層と前記第１のＴＦＴのソース電極座及びドレイン電極座に同時に形成し、
さらに前記第２のＴＦＴの半導体層全体と前記第３のＴＦＴの半導体層のチャネル部に第１のレジストを形成し、第１のイオンインプランテーションを行い前記第１のレジストに覆われない部分にリンをドーピングし、
その後前記第１のレジストを剥離し、前記第１のＴＦＴが配置される部分に酸化物半導体層を形成し、
さらにゲート絶縁膜を全面に形成した後、前記第１、第２及び第３のＴＦＴにそれぞれ第１のゲート電極、第２のゲート電極及び第３のゲート電極を形成し、
その後前記第１のゲート電極、第２のゲート電極及び第３のゲート電極をマスクとして第２のイオンインプランテーションを行ってリンをドーピングし、
さらに前記第１のＴＦＴと前記第３のＴＦＴを第２のレジストで覆い、前記第２のＴＦＴの半導体層に前記第２のゲート電極及び前記第２のレジストをマスクとして第３のイオンインプランテーションを行ってボロンをドーピングし、
その後前記第２のレジストを剥離し、層間絶縁膜を形成した後該層間絶縁膜にスルーホールを開口し、ソース電極とドレイン電極を形成したことを特徴とする表示装置の製造方法。
【請求項２】
前記基板上に前記非晶質シリコンを形成するに先立って下地膜を形成することを特徴とする請求項１に記載の表示装置の製造方法。
【請求項３】
前記酸化物半導体は、ＩＧＺＯ、ＩＴＺＯ、ＺｎＯＮ、ＩＺＯ、ＩＧＯ、ＺｎＯのいずれかであることを特徴とする請求項1に記載の表示装置の製造方法。
【請求項４】
前記酸化物半導体は、１０ｎｍないし１００ｎｍの範囲の膜厚で形成されることを特徴とする請求項１に記載の表示装置の製造方法。
【請求項５】
前記スルーホールを開口した後、前記ドレイン電極およびソース電極を形成
する前に、前記ポリシリコンの表面酸化膜を除去するためにフッ酸洗浄を行うことを特徴とする請求項１に記載の表示装置の製造方法。
【請求項６】
前記表示装置は液晶表示装置であることを特徴とする請求項１に記載の表示装置の製造方法。
【請求項７】
前記表示装置は有機ＥＬ表示装置であることを特徴とする請求項１に記載の表示装置の製造方法。
【請求項８】
酸化物半導体を半導体層に用いた第１のＴＦＴとポリシリコンを半導体層に用いた第２のＴＦＴおよび第３のＴＦＴを有する表示装置の製造方法であって、
基板上に非晶質シリコンを形成した後ポリシリコンに変換し、
その後前記ポリシリコンをフォトリソグラフィにより複数の前記第２のＴＦＴおよび第３のＴＦＴの半導体層と前記第１のＴＦＴのソース電極座及びドレイン電極座に同時に形成し、
さらに前記第２のＴＦＴの半導体層全体と前記第３のＴＦＴの半導体層のチャネル部に第１のレジストを形成し、第１のイオンインプランテーションを行い前記第１のレジストに覆われない部分にリンをドーピングし、
その後前記第１のレジストを剥離し、前記第１のＴＦＴが配置される部分に酸化物半導体層を形成し、
さらにゲート絶縁膜を全面に形成した後、前記第１、第２及び第３のＴＦＴにそれぞれ第１のゲート電極、第２のゲート電極及び第３のゲート電極を形成し、
その後前記第１のゲート電極、第２のゲート電極及び第３のゲート電極をマスクとして第２のイオンインプランテーションを行ってリンをドーピングし、
さらに前記第１のＴＦＴの前記酸化物半導体層及び前記ソース電極座と前記ドレイン電極座のいずれか一方を含む部分と前記第３のＴＦＴを第２のレジストで覆い、前記第２のＴＦＴの半導体層および前記ソース電極座と前記ドレイン電極座のいずれか他方に、前記ゲート電極及び前記第２のレジストをマスクとして第３のイオンインプランテーションを行ってボロンをドーピングし、
その後前記第２のレジストを剥離し、層間絶縁膜を形成した後該層間絶縁膜にスルーホールを開口し、ソース電極とドレイン電極を形成したことを特徴とする表示装置の製造方法。
【請求項９】
前記表示装置の製造方法は液晶表示装置であることを特徴とする請求項８に記載の表示装置の製造方法。
【請求項１０】
前記表示装置の製造方法は有機ＥＬ表示装置であることを特徴とする請求項８に記載の表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示装置に係り、ポリシリコン：Ｐｏｌｙ−Ｓｉを用いたＴＦＴと酸化物半導体を用いたＴＦＴの両者による、ハイブリッド構造を用いた表示装置に関する。
【背景技術】
【０００２】
液晶表示装置では画素電極および薄膜トランジスタ（ＴＦＴ）等を有する画素がマトリクス状に形成されたＴＦＴ基板と、ＴＦＴ基板に対向して対向基板が配置され、ＴＦＴ基板と対向基板の間に液晶が挟持されている構成となっている。そして液晶分子による光の透過率を画素毎に制御することによって画像を形成している。
【０００３】
ＬＴＰＳ（Lｏｗ  Ｔｅｍｐｅａｒｔｕｒｅ  Ｐｏｌｙ−Ｓｉ）は移動度が高いので、駆動回路用ＴＦＴとして適している。一方、酸化物半導体は、ＯＦＦ抵抗が高く、これをＴＦＴに用いるとＯＦＦ電流を小さくすることが出来る。
【０００４】
ＬＴＰＳによるＴＦＴと酸化物半導体によるＴＦＴを同じ基板に形成するには、種々克服すべき課題がある。特許文献１には、ＬＴＰＳによるＴＦＴと酸化物半導体を用いたＴＦＴを同一基板に形成するための構成が記載されている。特許文献１では、ドープされたＬＴＰＳを酸化物半導体のゲートとして使用する構成が記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】ＷＯ２０１５／１９４４１７
【発明の概要】
【発明が解決しようとする課題】
【０００６】
画素のスイッチングとして用いられるＴＦＴは、リーク電流が小さいことが必要である。透明酸化物半導体によるＴＦＴは、リーク電流を小さくすることが出来る。以後透明酸化物半導体をＴＡＯＳ（Ｔｒａｎｓｐａｒｅｎｔ  Ａｍｏｒｐｈｏｕｓ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。ＴＡＯＳには、ＩＧＺＯ（Ｉｎｄｉｕｍ  Ｇａｌｌｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ）、ＩＴＺＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｚｉｎｃ  Ｏｘｉｄｅ）、ＺｎＯＮ（Ｚｉｎｃ  Ｏｘｉｄｅ  Ｎｉｔｒｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ）、ＩＧＯ（Ｉｎｄｉｕｍ  Ｇａｌｌｉｕｍ  Ｏｘｉｄｅ）、ＺｎＯ（Ｚｉｎｃ  Ｏｘｉｄｅ）等がある。しかしＴＡＯＳはキャリアの移動度が小さいので、表示装置内に内蔵する駆動回路を、ＴＡＯＳを用いたＴＦＴで形成することは難しい場合がある。以後ＴＡＯＳは、ＴＡＯＳを用いたＴＦＴの意味でも使用する。
【０００７】
一方、ＬＴＰＳで形成したＴＦＴは移動度が大きいので、駆動回路をＬＴＰＳを用いたＴＦＴで形成することが出来る。以後ＬＴＰＳは、ＬＴＰＳを用いたＴＦＴの意味でも使用する。しかし、ＬＴＰＳを画素におけるスイッチングＴＦＴとして使用する場合には、ＬＴＰＳはリーク電流が大きいので、通常は、２個のＬＴＰＳを直列にして使用する。
【０００８】
そこで、表示領域における画素のスイッチング素子としてＴＡＯＳを用い、周辺駆動回路のＴＦＴにＬＴＰＳを用いれば、合理的である。しかし、ＬＴＰＳとＴＡＯＳでは、材料の性質が異なるために、同一基板に形成するには課題がある。すなわち、ＬＴＰＳにソース電極とドレイン電極を形成する場合、表面酸化物を除去するためにＬＴＰＳを佛酸（ＨＦ）洗浄する必要があるが、ＴＡＯＳは佛酸（ＨＦ）によって溶解してしまうので、同じプロセスを用いることが出来ない。
【０００９】
本発明は、このような課題を解決することによって、ＬＴＰＳによるＴＦＴをＴＡＯＳによるＴＦＴと同じ基板に形成することを可能にすることである。
【課題を解決するための手段】
【００１０】
本発明は上記問題を克服するものであり、具体的な手段は次のとおりである。
【００１１】
（１）画素が形成された表示領域を有する基板を含む表示装置であって、前記画素は酸化物半導体を用いた第１のＴＦＴを含み、前記第１のＴＦＴのドレインには第１のポリシリコンが形成され、前記第１のＴＦＴのソースには第２のポリシリコンが形成され、前記第１のポリシリコンは、前記第１のＴＦＴを覆う絶縁膜に形成された第１のスルーホールを介して第１の電極と接続し、前記第２のポリシリコンは、前記第１のＴＦＴを覆う絶縁膜に形成された第２のスルーホールを介して第２の電極と接続していることを特徴とする表示装置。
【００１２】
（２）前記基板は、前記表示領域の外側に駆動回路を含み、前記駆動回路はポリシリコンによる第２のＴＦＴを含むことを特徴とする（１）に記載の表示装置。
【００１３】
（３）前記第１のポリシリコンと前記酸化物半導体はｐｎ接合をしているか、前記第２のポリシリコンと前記酸化物半導体はｐｎ接合していることを特徴とする（１）に記載の表示装置。
【図面の簡単な説明】
【００１４】
【図１】液晶表示装置の平面図である。
【図２】図１のＡ−Ａ断面図である。
【図３】本発明によるＴＦＴ構造を示す断面図である。
【図４】基板に下地膜とａ−Ｓｉを形成した状態を示す断面図である。
【図５】ａ−ＳｉをレーザによりＰｏｌｙ−Ｓｉに変換した状態を示す断面図である。
【図６】Ｐｏｌｙ−Ｓｉ層をパターニングした状態を示す断面図である。
【図７】Ｐ（燐）をイオンインプランテーションしている状態を示す断面図である。
【図８】ＴＡＯＳを形成した状態を示す断面図である。
【図９】ゲート絶縁膜を形成し、その上にゲート電極を形成した状態を示す断面図である。
【図１０】Ｐ（燐）をイオンインプランテーションしている状態を示す断面図である。
【図１１】Ｂ（ボロン）をイオンインプランテーションしている状態を示す断面図である。
【図１２】層間絶縁膜を形成した状態を示す断面図である。
【図１３】本発明によるＴＦＴの平面図である。
【図１４】実施例２によるＴＦＴの断面図である。
【図１５】Ｂ（ボロン）をイオンインプランテーションしている状態を示す断面図である。
【図１６】層間絶縁膜を形成した状態を示す断面図である。
【図１７】液晶表示装置の断面図である。
【図１８】本発明を液晶表示装置に適用した他の形態を示す断面図である。
【図１９】有機ＥＬ表示装置の平面図である。
【図２０】図１９のＢ−Ｂ断面図である。
【図２１】有機ＥＬ表示装置の断面図である。
【発明を実施するための形態】
【００１５】
以下、実施例によって本発明の内容を詳細に説明する。
【実施例１】
【００１６】
図１は、本発明が適用される液晶表示装置の平面図である。図２は、図１のＡ−Ａ断面図である。図１および図２において、ＴＦＴ基板１００と対向基板２００が対向して形成され、ＴＦＴ基板１００と対向基板２００の間に液晶が挟持されている。ＴＦＴ基板１００の下には下偏光板１３０が貼り付けられ、対向基板２００の上側には上偏光板２３０が貼り付けられている。ＴＦＴ基板１００、対向基板２００、下偏光板１３０、上偏光板２３０の組み合わせを液晶表示パネル５００と呼ぶ。
【００１７】
ＴＦＴ基板１００は対向基板２００よりも大きく形成され、ＴＦＴ基板１００が１枚になっている部分が端子部１５０となっており、液晶表示装置に外部から信号や電力を供給するためのフレキシブル配線基板１３０が接続される。液晶表示パネル５００は自身では発光しないので、背面にバックライト４００が配置している。
【００１８】
液晶表示装置は図１に示すように、表示領域１０と周辺領域２０に分けることが出来る。表示領域には多数の画素がマトリクス状に形成され、各画素はスイッチングＴＦＴを有している。周辺領域には、走査線、映像信号線等を駆動するための、駆動回路が形成されている。
【００１９】
画素に使用されるＴＦＴは、リーク電流が小さいことが必要なので、ＴＡＯＳを用い、周辺駆動回路に使用されるＴＦＴは移動度が大きい必要があるので、ＬＴＰＳを使用することが合理的である。ＬＴＰＳ工程において、ＬＴＰＳとドレイン電極あるいはソース電極を接続する場合は、ＬＴＰＳを覆っている絶縁膜にスルーホールを形成し、かつ、スルーホールにおけるＬＴＰＳの表面酸化物を除去するために佛酸（ＨＦ）洗浄する必要がある。
【００２０】
しかし、同じプロセスを、ＴＡＯＳを用いたＴＦＴに適用するとＴＡＯＳが佛酸（ＨＦ）に溶けてしまい、ＴＦＴを形成することが出来ない。したがって、同一基板にＬＴＰＳによるＴＦＴとＴＡＯＳによるＴＦＴを形成するためには、この問題を解決しなければならない。図３はこの問題を解決する本発明の構成を示すものである。図４乃至図１２は、図３の構成を実現するためのプロセスである。
【００２１】
図３において、同一基板１００上にＬＴＰＳによるＴＦＴとＴＡＯＳによるＴＦＴが形成されている。ＬＴＰＳによるＴＦＴは周辺駆動回路に使用される。ＬＴＰＳによるＴＦＴはｐ−ＭＯＳとｎ−ＭＯＳを含んでいる。一方、ＴＡＯＳによるＴＦＴは表示領域の画素のスイッチングとして使用される。
【００２２】
本発明の特徴はＴＡＯＳによるＴＦＴの構造にある。すなわち、画素電極あるいは、映像信号線と接続するために、ＴＦＴの上に形成された層間絶縁膜１０５にスルーホール１０８を形成する必要がある。本発明においては、ＴＡＯＳ１１０で形成されたＴＦＴで、このスルーホール１０８において接続する材料は、ＴＡＯＳ１１０ではなく、ＬＴＰＳ１１２あるいはＬＴＰＳ１１３である。これによってスルーホールを佛酸（ＨＦ）洗浄する時も、佛酸（ＨＦ）は、ＴＡＯＳとは接触しないので、ＴＡＯＳによるＴＦＴが佛酸（ＨＦ）によって破壊されることは無い。
【００２３】
図３に示す本発明の構成を実現するプロセスを図４乃至図１２によって説明する。図４において、ガラスで形成されたＴＦＴ基板１００の上に、下地膜１０１がＳｉＮｘ（ＳｉＮｘはＳｉＮの場合もある）およびＳｉＯｘ（ＳｉＯｘはＳｉＯ２の場合もある）で形成される。下地膜１０１はガラス基板からの不純物がＴＦＴを構成する半導体層を汚染することを防止することである。ＳｉＮｘは例えば５０ｎｍ、ＳｉＯｘは例えば３００ｎｍである。下地膜１０１の上にアモルファス(非晶質)シリコン：ａ−Ｓｉ１１５が形成される。ＳｉＮｘ、ＳｉＯｘ、ａ−ＳｉはＣＶＤによって連続して形成される。ａ−Ｓｉは、厚さ５０ｎｍ程度で形成される。その後、図５に示すように、エキシマレーザを照射することによって、ａ−Ｓｉ１１５をＬＴＰＳ１０２に変換する。
【００２４】
その後、図６に示すように、フォトリソグラフィによって、ＬＴＰＳのアイランドを形成する。ＴＦＴは、ＬＴＰＳによるｐ−ＭＯＳ  ＴＦＴ（以後ｐ−ＭＯＳ ＬＴＰＳ）、ＬＴＰＳによるｎ−ＭＯＳ  ＴＦＴ（以後ｎ−ＭＯＳ ＬＴＰＳ）、ＴＡＯＳによるｎ−ＭＯＳ  ＴＦＴ（以後ｎ−ＭＯＳ ＴＡＯＳ）の３種類のＴＦＴが形成される。本発明は、ＴＡＯＳ ＴＦＴのドレイン電極およびソース電極にＬＴＰＳを使用するので、ＬＴＰＳのパターニングでは、ｎ−ＭＯＳ ＴＡＯＳのドレイン電極、ソース電極も同時に形成する。
【００２５】
その後、ｐ−ＭＯＳ ＬＴＰＳ全体と、ｎ−ＭＯＳ ＴＡＯＳのチャネル部にレジスト５０を形成し、イオンインプランテーションによってＰ（燐）をドープし、レジストで覆われた以外の部分をｎ＋に変換する。これによってｎ−ＭＯＳ ＬＴＰＳおよびｎ−ＭＯＳ ＴＡＯＳのドレインおよびソースが形成される。
【００２６】
その後、図８に示すように、ｎ−ＭＯＳ ＴＡＯＳ ＴＦＴ部分にＴＡＯＳ１１０を形成する。ＴＡＯＳは例えば、１０ｎｍ〜１００ｎｍの範囲で形成される。ＴＡＯＳの材料としては、例えば、ＩＧＺＯ、ＩＴＺＯ、ＺｎＯＮ、ＩＺＯ、ＩＧＯ、ＺｎＯ等が挙げられる。その後、図９に示すように、ゲート絶縁膜１０３を形成する。ゲート絶縁膜１０３はＴＥＯＳ（テトラエトキシシラン）を原料にしてＣＶＤによって形成したＳｉＯｘ（ＳｉＯ２）である。ゲート絶縁膜１０３の上にゲート電極１０４を形成する。
【００２７】
その後、図１０に示すように、ゲート電極１０４をマスクにしてＰ（燐）をイオンインプランテーションによってドープする。これによってｐ−ＭＯＳ ＬＴＰＳのドレインおよびソースをｎ−で形成する。ｎ−ＭＯＳ ＬＴＰＳのドレインおよびソースはｎ＋に変換される。また、ｎ−ＭＯＳ ＬＴＰＳにおいて、レジスト５０で覆われていたが、ゲート電極１０４で覆われていない部分はｎ−となる。この層はチャネル１０２１の両側に形成される。この層はＬＤＤ１０２２（Ｌｉｇｈｔ  Ｄｏｐｅｄ  Ｄｒａｉｎ）とよばれ、チャネルとソースあるいはドレインとの電界強度を緩和して、この部分における絶縁破壊を防止する。図１０のｎ−ＭＯＳ ＴＡＯＳにおいて、ゲート電極１０４で覆われていない部分のＴＡＯＳは、Ｐ（燐）ドープによってｎ−ＴＡＯＳとなり、導電性が付与される。
【００２８】
その後、図１１に示すように、ｎ−ＭＯＳ ＬＴＰＳおよびｎ−ＭＯＳ ＴＡＯＳをレジスト５０で覆い、ｐ−ＭＯＳ ＬＴＰＳに、ゲート電極１０４をマスクとして、イオンインプランテーションによってＢ（ボロン）をドープする。これによってｐ−ＭＯＳのドレインおよびソースをｐ＋に変換し、十分な導電性を与える。
【００２９】
その後、レジスト５０を剥離し、図１２に示すように、各ＴＦＴを覆って層間絶縁膜１０５を形成する。層間絶縁膜１０５はＳｉＮｘをＣＶＤによって形成したものである。
【００３０】
図３に戻り、その後、層間絶縁膜１０５にスルーホール１０８を形成する。このスルーホールにドレイン電極１０６とソース電極１０７を形成する。ドレイン電極１０６は例えば映像信号線と接続し、ソース電極１０７は例えば画素電極と接続する。ドレイン電極１０６およびソース電極１０７は、例えば、Ｔｉ−Ａｌ合金−Ｔｉの三層で形成される。ＴｉはＡｌ合金からのヒロック等を防止するためである。Ｔｉの代わりにＭｏ、あるいはＷの合金が使用される場合もある。
【００３１】
スルーホール１０８を形成した後、ドレイン電極１０６およびソース電極１０７を形成する前に、ＬＴＰＳの表面酸化膜を除去するために佛酸（ＨＦ）洗浄を行う。ところが、ＴＡＯＳは佛酸（ＨＦ）に溶解するので、従来は、ＬＴＰＳのＴＦＴとＴＡＯＳのＴＦＴは並行して形成することはできなかった。これに対して本発明では、ＴＡＯＳ ＴＦＴのドレインおよびソースにそれぞれ、ＬＴＰＳ１１２およびＬＴＰＳ１１３を形成し、この部分にスルーホールを対応させているので、佛酸（ＨＦ）によってドレインおよびソースが溶解されることが無い。
【００３２】
このように、本発明によれば、ＬＴＰＳによるＴＦＴとＴＡＯＳによるＴＦＴを同一基板上に並行して形成することが出来るので、画素領域に適したＴＦＴ、駆動回路に適したＴＦＴを同時に形成することが出来る。
【００３３】
図１３は、図３に対応する各ＴＦＴの平面図である。図１３において左側から、ｐ−ＭＯＳ ＬＴＰＳ、ｎ−ＭＯＳ ＬＴＰＳ、ｎ−ＭＯＳ ＴＡＯＳである。ｎ−ＭＯＳ ＴＡＯＳにおいても、スルーホールの部分にはＬＴＰＳが形成されているので、ｐ−ＭＯＳ ＬＴＰＳ、ｎ−ＭＯＳ ＬＴＰＳと同じプロセスでスルーホールを形成することが出来る。
【実施例２】
【００３４】
図１４は本発明の実施例２を示す断面図である。図１４が図３と異なる点は、図１４のｎ−ＭＯＳ ＴＡＯＳにおけるドレイン電極１１２の部分である。ｎ−ＭＯＳ ＴＡＯＳのドレインを構成するＬＴＰＳ１１２はｐ＋となっているのに対して、ＴＡＯＳ１１０の部分はｎ−となっている。したがって、ＴＡＯＳとドレインを構成するＬＴＰＳとの間にはｐｎ接合によるダイオードが形成されている。
【００３５】
このダイオードによって、リーク電流を防止することが出来る。液晶表示装置の画素領域では、ＴＦＴのソースとドレインは定期的に入れ替わる。したがって、映像信号が＋のときと−のときのいずれかにおいて、リーク電流が阻止される。つまり、ｐｎ接合によってリーク電流を半分にすることが出来る。
【００３６】
一方、有機ＥＬ表示装置は、映像信号の符号が入れ替わることは無い。したがって、図１４のｎ−ＭＯＳ ＴＡＯＳのドレインあるいはソースのいずれかにｐｎ接合を形成して、リーク電流を大幅に低下させることができる。
【００３７】
図１５及び図１６は、図１４の構造を実現するためのプロセスの例である。本実施例において、ガラス基板１００の上に下地膜１０１とａ−Ｓｉ１１５を形成（図４）し、ａ−ＳｉをレーザアニールによってＰｏｌｙ−Ｓｉに変換し、ＴＡＯＳを形成し、ゲート絶縁膜１０３の上にゲート電極１０４を形成して、Ｐ（燐）をイオンインプランテーションするまでは、実施例１における図４乃至図１０と同じである。
【００３８】
図１５はｎ−ＭＯＳ ＬＴＰＳとｎ−ＭＯＳ ＴＡＯＳにレジスト５０をかぶせ、ｐ−ＭＯＳ ＬＴＰＳのドレインとソースにＢ（ボロン）をイオンインプランテーションするものである。図１５が実施例１の図１１と異なる点は、ｎ−ＭＯＳ ＴＡＯＳのドレインを構成するＬＴＰＳ１１２の部分はレジストで覆わず、イオンインプランテーションによってＬＴＰＳドレイン１１２をｐ＋にしている点である。これによって、ＬＴＰＳドレイン１１２とＴＡＯＳ１１０との間にｐｎ接合が形成される。
【００３９】
その後、図１６に示すように、各ＴＦＴを覆って層間絶縁膜１０５が形成される。その後、層間絶縁膜１０５にスルーホール１０８を形成し、スルーホール１０８を佛酸（ＨＦ）洗浄し、ドレイン電極１０６とソース電極１０７を形成することは実施例１と同様である。本実施例においても、スルーホール１０８が形成される部分には、ｎ−ＭＯＳ ＴＡＯＳにおいてもＬＴＰＳとなっているので、スルーホール１０８においてＴＡＯＳ１１０が溶解することは無い。
【００４０】
以上の説明では、ｎ−ＭＯＳ ＴＡＯＳにおいて、ＬＴＰＳドレイン１１２側にｐｎ接合を形成したが、逆に、ＬＴＰＳソース１１３側にｐｎ接合を形成しても良い。このように、本実施例によれば、リーク電流が小さい、かつ、信頼性の高いＴＡＯＳ ＴＦＴを形成することが出来る。
【実施例３】
【００４１】
図１７は、実施例１および２で説明した、ｎ−ＭＯＳ ＴＡＯＳによるＴＦＴを表示領域に適用した場合を示す断面図である。図１７において、ＴＦＴ基板１００の上にＴＦＴアレイ層１２０が形成されている。ＴＦＴアレイ層１２０は図３あるいは図１４で示すＴＡＯＳ ＴＦＴの層構造を有しており、その上に有機パッシベーション膜が形成されている。
【００４２】
図１７はＩＰＳ方式の液晶表示装置の場合であり、ＴＦＴアレイ層１２０の上にコモン電極１２１が平面状に形成されている。コモン電極１２１を覆って容量絶縁膜１２２が形成され、その上に画素電極１２３が形成されている。画素電極１２３は、櫛歯状あるいはストライプ状である。画素電極１２３を覆って液晶分子３０１を初期配向させるための配向膜が形成されている。
【００４３】
画素電極１２３とコモン電極１２１の間に映像信号が印加されると、矢印で示すように電気力線が発生し、液晶分子３０１を回転させて液晶層３００の透過率を制御することによって、画像を形成する。
【００４４】
図１７において液晶層３００を挟んで対向基板２００が配置している。対向基板２００にはカラーフィルタ２０１とブラックマトリクス２０２が形成されている。カラーフィルタ２０１とブラックマトリクス２０２を覆ってオーバーコート膜２０３が形成され、その上に液晶分子３０１を初期配向させるための配向膜１２４が形成されている。
【００４５】
図１８は、図１７のＴＦＴアレイ層１２０の他の例である。図１８では、画素のスイッチングＴＦＴとして、ＬＴＰＳ ＴＦＴとＴＡＯＳ ＴＦＴが直列接続されたものが使用されている。図１８において、左側がＬＴＰＳ ＴＦＴであり、右側がＴＡＯＳ ＴＦＴである。
【００４６】
図１８において、ＴＦＴを覆って有機パッシベーション膜１０９が形成されている。有機パッシベーション膜１０９の上にコモン電極１２１が平面状に形成され、これを覆って容量絶縁膜１２２が形成されている。容量絶縁膜１２２の上に画素電極１２３が櫛歯状あるいはストライプ状に形成されている。
【００４７】
図１８において、画素電極１２３は有機パッシベーション膜１０９および容量絶縁膜１２２に形成されたスルーホール１４０を介してＴＡＯＳ ＴＦＴから延在したソース電極１０７と接続している。本発明によれば、ＬＴＰＳ ＴＦＴとＴＡＯＳ ＴＦＴとで、共通のプロセスを使用することが出来るので、目的に応じて、図１８に示すように、ＬＴＰＳ ＴＦＴとＴＡＯＳ ＴＦＴの様々な組み合わせを行うことが出来る。
【００４８】
液晶表示装置において、画素電極１２３に映像信号が書き込まれると、画素電極１２３とコモン電極１２１と容量絶縁膜１２２によって形成される保持容量によって、１フレームの間、電圧が保持される。この時ＴＦＴのリーク電流が大きいと、画素電極１２３の電圧が変化し、フリッカ等が発生して、良好な画像を形成できなくなる。本発明のＴＡＯＳ ＴＦＴを用いることによって、リーク電流が小さい、良好な画像を有する液晶表示装置を実現することが出来る。
【実施例４】
【００４９】
実施例１および２で説明したＬＴＰＳ ＴＦＴとＴＡＯＳ ＴＦＴの組み合わせは、有機ＥＬ表示装置にも適用することが出来る。図１９は、有機ＥＬ表示装置２の平面図である。図１９において、表示領域１０と周辺回路領域２０が形成されている。表示領域１０には、有機ＥＬ駆動ＴＦＴやスイッチングＴＦＴが形成されている。スッチングＴＦＴには、リーク電流の小さいＴＡＯＳ ＴＦＴが好適である。周辺駆動回路はＴＦＴによって形成されるが、主に、ＬＴＰＳ ＴＦＴが用いられる。
【００５０】
図１９において、表示領域１０を覆って反射防止用偏光板２２０が貼り付けられている。有機ＥＬ表示装置には反射電極が形成されているので、外光反射を抑えるために偏光板２２０が使用されている。表示領域２０以外の部分に端子部１５０が形成され、端子部１５０には有機ＥＬ表示装置に電源や信号を供給するためのフレキシブル配線基板１６０が接続している。
【００５１】
図２０は図１９のＢ−Ｂ断面図である。図２０において、ＴＦＴ基板１００に有機ＥＬ層を含む表示素子層２１０が形成されている。表示素子層２１０は図１９の表示領域１０に対応して形成されている。有機ＥＬ材料は水分によって分解するので、外部からの水分の侵入を防止するために、表示素子層２１０を覆って保護層２１５がＳｉＮｘ等によって形成されている。保護層２１５の上に偏光板２２０が貼り付けられている。また、表示素子層２１０以外の部分には端子部１５０が形成され、端子部１５０にフレキシブル配線基板１６０が接続している。
【００５２】
図２１は有機ＥＬ表示装置の表示領域の断面図である。図２１において、ＴＦＴ基板１００の上にＴＦＴアレイ層１２０が形成されている。ＴＦＴアレイ層１２０は図３あるいは図１４で示すＴＡＯＳ ＴＦＴの層構造を含むものであり、その上に有機パッシベーション膜１０９が形成されている。
【００５３】
図２１において、ＴＦＴアレイ層１２０の上に反射電極２１１がＡｌ合金等によって形成され、その上に下部電極２１２がＩＴＯ等によって形成されている。下部電極２１２の上には、有機ＥＬ層２１３が形成されている。有機ＥＬ層２１３は、例えば電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層等で形成される。有機ＥＬ層２１３の上には、カソードとしての上部電極２１４が形成される。上部電極２１４は、透明導電膜であるＩＺＯ（Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ）、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）等によって形成されるほか、銀等の金属の薄膜で形成される場合もある。上部電極２１３を覆って保護膜２１５がＳｉＮｘ等によって形成され、保護膜２１５には反射を防止するための偏光板２２０が粘着材２１６によって接着している。
【００５４】
ＴＦＴアレイ層には、駆動ＴＦＴ、スイッチングＴＦＴ等の種々のＴＦＴが形成されるが、本発明を用いることによって、ＬＴＰＳ ＴＦＴとＴＡＯＳ ＴＦＴを共通のプロセスで形成できるので、ＬＴＰＳ ＴＦＴとＴＡＯＳ ＴＦＴの種々の組み合わせを用いることが出来るため、画像品質の優れた、かつ、消費電力を小さくすることができる有機ＥＬ表示装置を実現することが出来る。
【００５５】
実施例１及び２で説明した、本発明におけるＬＴＰＳによるＴＦＴは、ｎ−ＭＯＳ  ＴＦＴとｐ−ＭＯＳ  ＴＦＴのペアであるとして説明したが、これに限る必要ななく、製品仕様の要求、製造プロセスの要求等からｎ−ＭＯＳあるいはｐ−ＭＯＳのいずれかのＴＦＴでもよい。
【００５６】
また、以上の説明では、ＴＡＯＳ ＴＦＴを表示領域に使用し、ＬＴＰＳ ＴＦＴを周辺駆動回路に使用するとして説明したが、製品仕様に応じて、周辺回路にＴＡＯＳ ＴＦＴを加えても良いし、表示領域にＬＴＰＳ ＴＦＴを加えても良い。
【００５７】
また、実施例１及び２で説明した、本発明におけるＴＡＯＳによるＴＦＴは、ｎ−ＭＯＳとして説明したが、これに限らず、ｐ−ＭＯＳのＴＡＯＳとすることも出来る。いずれにせよ、ドレインあるいはソースにＬＴＰＳを用いることによって、製造プロセスをＬＴＰＳ ＴＦＴの場合と共通にすることが出来る。
【符号の説明】
【００５８】
１…液晶表示装置、  ２…有機ＥＬ表示装置、  １０…表示領域、  ２０…周辺回路領域、  ５０…レジスト、  １００…ＴＦＴ基板、  １０１…下地膜、  １０２…ＬＴＰＳ半導体層、  １０３…ゲート絶縁膜、  １０４…ゲート電極、  １０５…層間絶縁膜、  １０６…ドレイン電極、  １０７…ソース電極、  １０８…スルーホール、  １０９…有機パッシベーション膜、  １１０…ＴＡＯＳ層、  １１１…チャネル層、  １１２…ＬＴＰＳドレイン、  １１３…ＬＴＰＳソース、  １１５…ａ−Ｓｉ半導体、  １２０…ＴＦＴアレイ層、  １２１…コモン電極、  １２２…容量絶縁膜、  １２３…画素電極、  １２４…配向膜、  １３０…下偏光板、  １４０…スルーホール、  １５０…端子部、  １６０…フレキシブル配線基板、  ２００…対向基板、  ２０１…カラーフィルタ、  ２０２…ブラックマトリクス、  ２０３…オーバーコート膜、  ２１０…表示素子層、  ２１１…反射電極、  ２１２…下部電極、  ２１３…有機ＥＬ層、  ２１４…上部電極、  ２１５…保護層、  ２１６…粘着材、  ２２０…反射防止用偏光板、  ２３０…上偏光板、  ３００…液晶層、  ３０１…液晶分子、  ４００…バックライト、  ５００…液晶表示パネル、  １０２１…ＬＴＰＳチャネル層、  １０２２…ＬＤ層
【図１】
0006668160.tif 000002
【図２】
0006668160.tif 000003
【図３】
0006668160.tif 000004
【図４】
0006668160.tif 000005
【図５】
0006668160.tif 000006
【図６】
0006668160.tif 000007
【図７】
0006668160.tif 000008
【図８】
0006668160.tif 000009
【図９】
0006668160.tif 000010
【図１０】
0006668160.tif 000011
【図１１】
0006668160.tif 000012
【図１２】
0006668160.tif 000013
【図１３】
0006668160.tif 000014
【図１４】
0006668160.tif 000015
【図１５】
0006668160.tif 000016
【図１６】
0006668160.tif 000017
【図１７】
0006668160.tif 000018
【図１８】
0006668160.tif 000019
【図１９】
0006668160.tif 000020
【図２０】
0006668160.tif 000021
【図２１】
0006668160.tif 000022