(57)【特許請求の範囲】
【請求項１】
オフ角を有する４Ｈ−ＳｉＣ単結晶基板上にＳｉＣエピタキシャル層が形成されたＳｉＣエピタキシャルウェハであって、
前記ＳｉＣエピタキシャル層に含まれる、三角欠陥数に対する直線型欠陥数の比が０．２〜２であることを特徴とするＳｉＣエピタキシャルウェハ。
【請求項２】
前記比が０．７〜１．５であることを特徴とする請求項１に記載のＳｉＣエピタキシャルウェハ。
【請求項３】
三角欠陥密度が０．８個／ｃｍ２以下であることを特徴とする請求項１または２のいずれかに記載のＳｉＣエピタキシャルウェハ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＳｉＣエピタキシャルウェハに関する。
【背景技術】
【０００２】
炭化珪素（ＳｉＣ）は、シリコン（Ｓｉ）に比べて絶縁破壊電界が１桁大きく、また、バンドギャップが３倍大きく、さらに、熱伝導率が３倍程度高い等の特性を有することから、パワーデバイス、高周波デバイス、高温動作デバイス等への応用が期待されている。
【０００３】
ＳｉＣデバイスの実用化の促進には、高品質の結晶成長技術、高品質のエピタキシャル成長技術の確立が不可欠である。
【０００４】
ＳｉＣデバイスは、昇華再結晶法等で成長させたＳｉＣのバルク単結晶から加工して得られたＳｉＣ単結晶基板上に、化学的気相成長法（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）等によってデバイスの活性領域となるＳｉＣエピタキシャル膜（層）を成長させたＳｉＣエピタキシャルウェハを用いて作製されるのが一般的である。
【０００５】
より具体的には、（０００１）面から＜１１−２０＞方向にオフ角を有する面を成長面とするＳｉＣ単結晶基板上にステップフロー成長（原子ステップからの横方向成長）させて４ＨのＳｉＣエピタキシャル膜を成長させるのが一般的である。
【０００６】
ＳｉＣエピタキシャルウェハにおいて、エピ表面側から見ると三角形に見える欠陥（三角欠陥）が知られている。
三角欠陥は、ステップフロー成長方向（＜１１−２０＞方向）に沿って上流から下流側に三角形の頂点とその対辺（底辺）が順に並ぶような方向を向いて形成される。
三角欠陥は、エピタキシャル成長前のＳｉＣ単結晶基板上に存在した異物（パーティクル）を起点として、そこから基板のオフ角に沿って３Ｃの多形の層が延びてエピ表面に露出している（非特許文献１参照）。
【０００７】
また、ＳｉＣエピタキシャルウェハにおいて、エピ表面側から見るとステップフロー成長方向に長い棒状の欠陥（キャロット状欠陥）が知られている。キャロット状欠陥において、起点は異物（パーティクル）ではなく、基板の転位（貫通螺旋転位（ＴＳＤ）あるいは基底面転位（ＢＰＤ））や基板上の傷であると言われている（非特許文献２参照）。共焦点顕微鏡像では、中央部にステップフローの上流側から下流側にかけて長い凹みがある。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１３−０２３３９９号公報
【非特許文献】
【０００９】
【非特許文献１】C. Hallin et al., Diamond and Related Materials 6 (1997) 1297-1300
【非特許文献２】J. Hassan et al., Journal of Crystal Growth 312 (2010) 1828-1837
【発明の概要】
【発明が解決しようとする課題】
【００１０】
上述の通り、三角欠陥は３Ｃの多形（ポリタイプ）からなる。３Ｃの多形の電気特性は４Ｈの多形の電気特性とは異なるため、４Ｈ−ＳｉＣエピタキシャル膜中に三角欠陥が存在すると、その部分はデバイスとして用いることができない。従って、三角欠陥はキラー欠陥として知られており、このキラー欠陥である三角欠陥が占める面積領域（以下、デバイスキラー領域ということがある）をできるだけ狭くすることが望ましい。
【００１１】
本発明は、上記事情に鑑みてなされたものであり、デバイスキラー領域が低減されたＳｉＣエピタキシャルウェハを提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明者は、上記課題を解決するために、鋭意検討した結果、特定のエピタキシャル成長条件において、エピ表面に露出する三角欠陥の面積拡大を抑制できること、その代わりに面積が小さい直線状の欠陥（以下、直線型欠陥という）とすることができることを見出した。その結果、エピ表面のデバイスキラー領域を大幅に低減することが可能となる。
【００１３】
本発明は、上記課題を解決するために、以下の手段を採用した。
【００１４】
本発明の一態様に係るＳｉＣエピタキシャルウェハは、オフ角を有するＳｉＣ単結晶基板上にＳｉＣエピタキシャル層が形成されたＳｉＣエピタキシャルウェハであって、前記ＳｉＣエピタキシャル層に含まれる、三角欠陥数に対する直線型欠陥数の比が０．２〜２である。
【００１５】
上記ＳｉＣエピタキシャルウェハにおいて、三角欠陥数に対する直線型欠陥数の比が０．７〜１．５であってもよい。
【００１６】
上記ＳｉＣエピタキシャルウェハにおいて、三角欠陥密度は０．８個／ｃｍ２以下であってもよい。
【００１７】
本発明の一態様に係るＳｉＣエピタキシャルウェハの製造方法は、オフ角を有するＳｉＣ単結晶基板上にＳｉＣエピタキシャル層が形成されたＳｉＣエピタキシャルウェハを製造する方法であって、前記ＳｉＣ単結晶基板上にエピタキシャル層を成長させるエピタキシャル成長工程を有し、前記エピタキシャル成長工程において、成長温度を１６４０℃以上とし、Ｃ／Ｓｉ比を１以下とする。
【００１８】
上記ＳｉＣエピタキシャルウェハの製造方法において、Ｃ／Ｓｉ比は０．９６以下であってもよい。
【発明の効果】
【００１９】
本発明のＳｉＣエピタキシャルウェハによれば、デバイスキラー領域が低減されたＳｉＣエピタキシャルウェハを提供できる。
本発明のＳｉＣエピタキシャルウェハの製造方法によれば、デバイスキラー領域が低減されたＳｉＣエピタキシャルウェハの製造方法を提供できる。
【図面の簡単な説明】
【００２０】
【図１】（ａ）は表面検査装置によって得られた直線型欠陥のＳＩＣＡ像であり、（ｂ）はキャロット状欠陥のＳＩＣＡ像である。
【図２】走査透過型電子顕微鏡によって得られた直線型欠陥のＳＴＥＭ像である。
【図３】（ａ）は直線型欠陥近傍のＳｉＣエピタキシャルウェハの断面の模式図であり、（ｂ）はキャロット状欠陥近傍のＳｉＣエピタキシャルウェハの断面の模式図である。
【図４】直線型欠陥のテイル部近傍の断面のＳＴＥＭ像、及び、回折像である。
【発明を実施するための形態】
【００２１】
以下、本発明を適用したＳｉＣエピタキシャルウェハ及びその製造方法について、図面を用いてその構成を説明する。なお、以下の説明で用いる図面は、特徴をわかりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などは実際と同じであるとは限らない。また、以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに限定されるものではなく、本発明の効果を奏する範囲で適宜変更して実施することが可能である。
【００２２】
（直線型欠陥）
図１（ａ）に、共焦点微分干渉光学系を用いた表面検査装置である共焦点顕微鏡（レーザーテック株式会社製、ＳＩＣＡ６Ｘ）によって得られた直線型欠陥の像（以下、ＳＩＣＡ像という）を示す。また、比較のために、図１（ｂ）に、キャロット状欠陥のＳＩＣＡ像を示す。
直線型欠陥のＳＩＣＡ像は、細長い形状である点でキャロット状欠陥のＳＩＣＡ像と似ているが、キャロット状欠陥のＳＩＣＡ像では長手方向の中央部に上流側から下流側に延びる長い溝を有するのに対して、それと同様な長い溝を有さない点で異なる。ただし、直線型欠陥のＳＩＣＡ像においても、ステップフローの下流側の端部（以下、テイル部ということがある）に凹みを有する。
【００２３】
図１に示すＳＩＣＡ像を得た共焦点顕微鏡は現在、通常用いられている共焦点顕微鏡に比べて輝度ムラが少なく、深さ感度が従来の数nmから１nm以下にまで向上した性能を有するものであり、かかる高分解能を利用して高倍率で詳細に観測したことにより、図１に示すようなキャロット状欠陥のＳＩＣＡ像とは異なる直線型欠陥の存在が見出されたのである。従来、キャロット状欠陥であると認識されていた欠陥の中には、今回、我々が見出した直線型欠陥であったものが含まれていると思われる。
【００２４】
図１（ａ）の直線型欠陥のＳＩＣＡ像において、テイル部に見える凹みは、幅が１μｍ、長さが６μｍ程度のものである。ＡＦＭ（原子間力顕微鏡）（ビーコ（Ｖｅｅｃｏ）社製、Ｎａｎｏｓｃｏｐｅ  Ｄ３１００）による測定からその深さは２５ｎｍ程度である。
一方、図１（ｂ）のキャロット状欠陥のＳＩＣＡ像において、中央部の溝の幅は、０．５μｍ以下であった。また、ＡＦＭによる測定からその深さは２０ｎｍ程度である。
【００２５】
コンダクティブ（Ｃｏｎｄｕｃｔｉｖｅ）ＡＦＭ（アジレント・テクノロジー（Ａｇｉｌｅｎｔ  Ｔｅｃｎｏｌｏｇｉｅｓ）社製、Ａｇｉｌｅｎｔ５５００）を用いて、直線型欠陥とキャロット状欠陥の電気的特性を評価した。
キャロット状欠陥では、テイル部、ヘッド部（ステップフローの上流側の端部）、テイル部とヘッド部のいずれの部分においても電流は計測されなかった。
これに対して、直線型欠陥では、ヘッド部では順方向、逆方向共に電流は計測されなかったものの、テイル部では、逆方向の場合は電流が計測された。
このように、直線型欠陥の電気的特性は、キャロット状欠陥とは全く異なるものである。
【００２６】
図２に、走査透過型電子顕微鏡（ＳＴＥＭ：Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）（株式会社日立ハイテクノロジーズ製、ＨＦ−２２００）によって得られた直線型欠陥のＳＴＥＭ像を示す。
図２（ａ）は、上方から見たＳＴＥＭ像であり、図２（ｂ）は、ヘッド部近傍のウェハの断面のＳＴＥＭ像である。
図２（ａ）及び図２（ｂ）のいずれのＳＴＥＭ像においても、異物（パーティクル）が見えている。
図２（ｂ）に示すＳＴＥＭ像において、異物の深さ方向の位置（最も深い位置）はエピ表面から１０．９μｍであり、ＳｉＣエピタキシャル膜の平均膜厚１０．１μｍとほぼ一致している。従って、異物はＳｉＣ単結晶基板とＳｉＣエピタキシャル膜との界面に存在していると言える。
また、図２（ｂ）に示すＳＴＥＭ像において、その異物からエピ表面に向かって延びる転位が見えている。
【００２７】
図２の直線型欠陥のＳＴＥＭ像から、直線型欠陥は異物を起点とする欠陥であることがわかる。この点は三角欠陥と共通する点であるのに対して、起点が基板の転位（貫通螺旋転位（ＴＳＤ）あるいは基底面転位（ＢＰＤ）や基板上の傷であるキャロット状欠陥とは異なる点である。
【００２８】
以上のＳＴＥＭ像に基づいて、図３（ａ）に、直線型欠陥近傍のＳｉＣエピタキシャルウェハの断面の模式図を示す。また、図３（ｂ）に、キャロット状欠陥近傍のＳｉＣエピタキシャルウェハの断面の模式図を示す。
【００２９】
図４に、直線型欠陥のテイル部近傍の断面のＳＴＥＭ像を示す。
図４に示すＡ〜Ｃは、テイル部においてエピ表面から深さ方向に分けた３つの領域を示すものであり、それぞれの領域について得られた回折像を示している。一方、図４に示すＤは、正常な領域を示すものであり、この領域について得られた回折像を示している。
【００３０】
領域Ｄの回折像から、欠陥のない部分は４Ｈ−ＳｉＣからなることがわかる。
これに対して、テイル部の３つのＡ〜Ｃの領域の回折像から、テイル部は３Ｃ−ＳｉＣからなることがわかる。この点も、三角欠陥と共通する点である。
【００３１】
以上、直線型欠陥は、異物（パーティクル）を起点として、そこから基板のオフ角に沿って３Ｃの多形の層が延びてエピ表面に露出したものである。この点は、三角欠陥と共通する。ただし、直線型欠陥は、三角欠陥のようにエピタキシャル成長と共に面積を拡大することなく、直線状に延びてエピ表面に露出したものである。
【００３２】
（ＳｉＣエピタキシャルウェハ）
本発明の一実施形態に係るＳｉＣエピタキシャルウェハは、オフ角を有するＳｉＣ単結晶基板上にＳｉＣエピタキシャル層が形成されたＳｉＣエピタキシャルウェハであって、前記ＳｉＣエピタキシャル層に含まれる、三角欠陥数に対する直線型欠陥数の比が０．２〜２である。
【００３３】
三角欠陥数に対する直線型欠陥数の比は、０．７〜１．５であってもよい。
【００３４】
三角欠陥密度は０．８個／ｃｍ２以下であることが好ましく、０．６個／ｃｍ２以下であることがより好ましく、０．４個／ｃｍ２以下であることがさらに好ましい。
【００３５】
（ＳｉＣエピタキシャルウェハの製造方法）
本発明の一実施形態に係るＳｉＣエピタキシャルウェハの製造方法は、オフ角を有するＳｉＣ単結晶基板上にＳｉＣエピタキシャル層が形成されたＳｉＣエピタキシャルウェハを製造する方法であって、前記ＳｉＣ単結晶基板上にエピタキシャル層を成長させるエピタキシャル成長工程を有し、前記エピタキシャル成長工程において、成長温度を１６４０℃以上とし、Ｃ／Ｓｉ比を１以下とするものである。
【００３６】
エピタキシャル成長前にＳｉＣ単結晶基板上に異物が存在すると、その異物を起点としてエピタキシャル成長に伴って三角欠陥が成長することがある。この三角欠陥は３Ｃの多形からなり、４Ｈの多形からなる正常なＳｉＣエピタキシャル膜と電気特性が異なるため、三角欠陥を含むデバイスは不良品となる。３Ｃの多形領域が広いほど、デバイスに３Ｃの多形領域が含まれる割合が高くなるため、この領域を低減することが望ましい。この領域の低減はデバイスの有効面積及び収率向上に寄与する。
【００３７】
本発明者は、成長温度条件とＣ／Ｓｉ比条件とを所定の範囲で組み合わせることによって、３Ｃの多形領域の面積拡大が抑制できることを見出した。すなわち、３Ｃの多形が三角欠陥になる割合を低減できるエピタキシャル成長条件、言い換えると、３Ｃの多形が三角欠陥にまで拡大せず、直線型欠陥のままで留まっている割合を増大させるエピタキシャル成長条件を見出したのである。直線型欠陥数と三角欠陥数の比を新しく指標として使用した。
本発明は、成長条件によって三角形に広がる欠陥を直線状にまで最小化すること、すなわち、欠陥形状を三角形状から直線状にすることによってデバイスキラー領域の低減を実現したものと言える。従って、デバイス特性を悪化させるエピ表面に露出する多形（３Ｃ）の面積を最小化でき、ＳｉＣ半導体デバイスの収率を向上することができる。
【００３８】
見出したエピタキシャル成長条件は、成長温度を１６４０℃以上、１６８０℃以下とし、かつ、Ｃ／Ｓｉ比を０．９０以上、１以下とすることである。
この条件でエピタキシャル成長工程を行うことにより、ＳｉＣエピタキシャル層中の三角欠陥数に対する直線型欠陥数の比が０．２〜２であるＳｉＣエピタキシャルウェハを製造することができる。
Ｃ／Ｓｉ比を０．９未満とすると成長表面がＳｉ過剰な条件になるので表面の平坦性が得られにくになり、またキャリア濃度の分布が悪くなるため、とくに４インチ以上のような口径の大きなウェハには望ましくない。
このとき、三角欠陥密度は、０．８個／ｃｍ２以下である。
成長温度は、１６４０℃以上、１６６０℃以下とすることができる。
【００３９】
成長温度を１６４０℃以上、１６８０℃以下とし、かつ、Ｃ／Ｓｉ比を０．９０以上、０．９６以下とすると、三角欠陥数に対する直線型欠陥数の比が０．７〜２であるＳｉＣエピタキシャルウェハを製造することができる。
このとき、三角欠陥密度は、０．６個／ｃｍ２以下である。
成長温度は、１６４０℃以上、１６６０℃以下とすることができる。
【００４０】
成長温度を１６４０℃以上、１６８０℃以下とし、かつ、Ｃ／Ｓｉ比を０．９０以上、０．９３以下とすると、三角欠陥数に対する直線型欠陥数の比が１．０〜２．０であるＳｉＣエピタキシャルウェハを製造することができる。
このとき、三角欠陥密度は、０．４個／ｃｍ２以下である。
成長温度は、１６４０℃以上、１６６０℃以下とすることができる。
【実施例】
【００４１】
以下、本発明の実施例について説明するが、本発明はこれらの実施例に限定されるものではない。
【００４２】
（実施例１）
ＳｉＣ単結晶基板としては、（０００１）Ｓｉ面に対して＜１１−２０＞方向に４度のオフ角を有する、４インチの４Ｈ−ＳｉＣ単結晶基板を用いた。
このＳｉＣ単結晶基板を公知の研磨工程を行った後、ホットウォールプラネタリ型ウェハ自公転型のＣＶＤ装置に設置し、水素ガスによる基板表面の清浄化（エッチング）工程を行った。
次に、原料ガスとしてシラン及びプロパンを用い、キャリアガスとして水素を供給しながら、成長温度１６５０℃、Ｃ／Ｓｉ比を０．９３の条件の下、ＳｉＣエピタキシャル成長工程を行い、膜厚９μｍのＳｉＣエピタキシャル層をＳｉＣ単結晶基板上に形成して、ＳｉＣエピタキシャルウェハを得た。
【００４３】
このＳｉＣエピタキシャルウェハについて、共焦点顕微鏡（レーザーテック株式会社製、ＳＩＣＡ６Ｘ）を用いてＳＩＣＡ像を得て、直線型欠陥及び三角欠陥の数を計測した。計測する範囲は外周のエッジから３ｍｍを除くウェハ全体とした。計測された直線型欠陥及び三角欠陥の数に基づいて、三角欠陥数に対する直線型欠陥数の比を算出した。
直線型欠陥数は３８個、三角欠陥数は２８個であった。従って、三角欠陥数に対する直線型欠陥数の比は、１．３６であった。
【００４４】
ここで、ＳＩＣＡ像において、直線状に延びているものであって、テイル部の幅がヘッド部の幅と同程度からそれより細いものについては直線型欠陥に分類した。一方、ＳＩＣＡ像において、頂点と底辺がステップフロー方向に順に並んでいることが識別できるものについては三角欠陥に分類した。
なお、ＳＩＣＡ像において、直線型欠陥とキャロット状欠陥は直線状である点で似ているが、上述の通り、キャロット状欠陥は長手方向の中央部に溝部が見える点で直線型欠陥とは異なる。従って、直線状の欠陥であっても、長手方向の中央部に溝部を有するＳＩＣＡ像は直線型欠陥としてはカウントしていない。
【００４５】
（実施例２）
Ｃ／Ｓｉ比を０．９６とした以外は、実施例１と同じ条件でＳｉＣエピタキシャルウェハを作製した。
直線型欠陥数は２８個、三角欠陥数は３９個であった。従って、三角欠陥数に対する直線型欠陥数の比は、０．７２であった。
【００４６】
（実施例３）
Ｃ／Ｓｉ比を０．９９とした以外は、実施例１と同じ条件でＳｉＣエピタキシャルウェハを作製した。
直線型欠陥数は１９個、三角欠陥数は５０個であった。従って、三角欠陥数に対する直線型欠陥数の比は、０．３８であった。
【００４７】
（実施例４）
Ｃ／Ｓｉ比を０．９０とした以外は、実施例１と同じ条件でＳｉＣエピタキシャルウェハを作製した。
直線型欠陥数は４４個、三角欠陥数は２２個であった。従って、三角欠陥数に対する直線型欠陥数の比は、２．００であった。
【００４８】
（比較例１）
Ｃ／Ｓｉ比を１．０３とした以外は、実施例１と同じ条件でＳｉＣエピタキシャルウェハを作製した。
直線型欠陥数は９個、三角欠陥数は６３個であった。従って、三角欠陥数に対する直線型欠陥数の比は、０．１４であった。
【００４９】
（比較例２）
Ｃ／Ｓｉ比を１．１３とした以外は、実施例１と同じ条件でＳｉＣエピタキシャルウェハを作製した。
直線型欠陥数は０個、三角欠陥数は８２個であった。従って、三角欠陥数に対する直線型欠陥数の比は、０であった。
【産業上の利用可能性】
【００５０】
本発明のＳｉＣエピタキシャルウェハ及びその製造方法は、パワー半導体用ＳｉＣエピタキシャルウェハとして、また、その製造方法として利用することができる。
【図１】
0006635579.tif 000002
【図２】
0006635579.tif 000003
【図３】
0006635579.tif 000004
【図４】
0006635579.tif 000005