(57)【特許請求の範囲】
【請求項１】
ゲートラインにゲート信号を提供し、発光ラインに発光制御信号を提供する走査駆動部と、
データラインにデータ信号を提供するデータ駆動部と、
複数の画素を含む有機発光表示パネルと、を含み、
前記画素の各々は、有機発光素子及び前記有機発光素子を制御する回路部を含み、
前記回路部は、前記ゲートラインのうちで対応するゲートラインに印加されたゲート信号に応答して、前記データラインのうちで対応するデータラインに印加されたデータ信号を出力する第１トランジスタ、及び、前記有機発光素子に流れる駆動電流を制御する第２トランジスタを含み、
前記第２トランジスタは、
ベース基板上に配置され、チャンネル領域、及び、前記チャンネル領域を挟み込むように配置された、第１イオンドーピング領域及び第２イオンドーピング領域を含むポリシリコン層と、
前記チャンネル領域上に、絶縁されるように重畳する第１ゲート電極と、
前記第１ゲート電極から絶縁され、前記チャンネル領域に重畳する第２ゲート電極と、
前記第２ゲート電極上に配置される層間絶縁層と、
前記層間絶縁層上に配置され前記第１イオンドーピング領域に連結されたソース電極と、
前記層間絶縁層上に配置され前記第２イオンドーピング領域に連結されたドレーン電極と、を含み、
前記チャンネル領域は、前記第１イオンドーピング領域及び前記第２イオンドーピング領域より大きさが大きいグレイン（Ｇｒａｉｎ）を有し、
前記チャンネル領域は、
前記第１ゲート電極及び前記第２ゲート電極の両方に重なり合う第１チャンネル領域と、
前記第２ゲート電極のみに重なり合い、前記第１チャンネル領域と前記第１イオンドーピング領域との間、及び、前記第１チャンネル領域と前記第２イオンドーピング領域との間に位置する、第２チャンネル領域とを含み、
前記第２チャンネル領域は、前記第１チャンネル領域より大きさが大きいグレイン（Ｇｒａｉｎ）を有する有機発光表示装置。
【請求項２】
前記グレイン（Ｇｒａｉｎ）は、前記ポリシリコン層の中心部分で直径の長さが３０μｍ乃至４０μｍであり、前記ポリシリコン層の縁部分で直径の長さが１０μｍ乃至２０μｍである請求項１に記載の有機発光表示装置。
【請求項３】
前記層間絶縁層上から見た時、前記第２ゲート電極は、前記第１ゲート電極を完全にカバーする請求項１に記載の有機発光表示装置。
【請求項４】
前記第１ゲート電極及び前記第２ゲート電極は、前記第１トランジスタから受信した前記データ信号に対応する電圧を充電するキャパシターの電極を構成する請求項３に記載の有機発光表示装置。
【請求項５】
前記ベース基板及び前記ポリシリコン層の間にバッファ層をさらに含む請求項４に記載の有機発光表示装置。
【請求項６】
ベース基板の一面上に非晶質シリコン層、前記非晶質シリコン層に絶縁されるように重畳する第１ゲート電極、及び前記第１ゲート電極に絶縁されるように重畳する第２ゲート電極を形成する段階と、
前記ベース基板の他面から前記非晶質シリコンにレーザーを照射して前記非晶質シリコン層からポリシリコン層を形成する段階と、
前記第２ゲート電極上に層間絶縁層を形成する段階と、
前記第２ゲート電極をマスクとして利用して前記ポリシリコン層の一部分をイオンドーピングして第１イオンドーピング領域及び第２イオンドーピング領域を形成する段階と、
前記第１イオンドーピング領域に連結されたソース電極及び前記第２イオンドーピング領域に連結されたドレーン電極を形成する段階と、
前記ドレーン電極に連結された有機発光素子を形成する段階と、を含む有機発光表示装置製造方法。
【請求項７】
前記層間絶縁層上から見た時、前記第２ゲート電極は、前記第１ゲート電極を完全にカバーする請求項６に記載の有機発光表示装置製造方法。
【請求項８】
前記レーザーは、エキシマレーザー（Ｅｘｃｉｍｅｒ  Ｌａｓｅｒ）である請求項７に記載の有機発光表示装置製造方法。
【請求項９】
前記ポリシリコン層及び前記第１ゲート電極の間に配置される第１ゲート絶縁層の厚さは、前記第１ゲート電極及び前記第２ゲート電極の間に配置される第２ゲート絶縁層の厚さより小さいように形成される請求項８に記載の有機発光表示装置製造方法。
【請求項１０】
前記ベース基板及び前記ポリシリコン層の間にバッファ層をさらに形成する請求項９に記載の有機発光表示装置製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は有機発光表示装置及び有機発光表示装置に含まれるトランジスタに関し、さらに詳細には有機発光素子に流れる駆動電流を制御するためのトランジスタに関する。
【背景技術】
【０００２】
テレビジョン、携帯電話、タブレットコンピューター、ナビゲーション、ゲーム機等のようなマルチメディア装置に使用される多様な表示装置が開発されている。
【０００３】
このような表示装置の種類の中で１つとして有機発光表示装置（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｓｐｌａｙ、ＯＬＥＤ）がある。有機発光表示装置は自発光型表示装置であって、視野角が広く、コントラストが優れ、応答速度が速いことが長所である。
【０００４】
有機発光表示装置は有機発光素子データ信号に対応する電圧を充電するキャパシター及び前記キャパシターに格納された電圧に対応するように有機発光素子に流れる駆動電流を制御するためのトランジスタを含む。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】韓国公開特許第１０−２０１３−００６９０４８号公報
【特許文献２】韓国特許第１０−０４２６０３１号公報
【特許文献３】韓国公開特許第１０−２０１４−００６２３６９号公報
【特許文献４】米国特許出願公開第２０１１／０１２１７２０号明細書
【特許文献５】特開２００９−２７１１８８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の目的は駆動速度が速い有機発光表示装置に含まれている有機発光素子制御用トランジスタを提供することにある。
【０００７】
本発明の他の目的は前記トランジスタを具備する有機発光表示装置を提供することにある。
【０００８】
本発明の他の目的は前記有機発光表示装置を製造する方法を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の一実施形態による有機発光表示装置は、走査駆動部データ駆動部及び有機発光表示パネルを含む。
【００１０】
走査駆動部は、ゲートラインにゲート信号を提供し、発光ラインに発光制御信号を提供する。
【００１１】
データ駆動部は、データラインにデータ信号を提供する。
【００１２】
有機発光表示パネルは、複数の画素を含む。
【００１３】
前記画素の各々は、有機発光素子及び前記有機発光素子を制御する回路部を含む。
【００１４】
前記回路部は、第１トランジスタ及び第２トランジスタを含む。
【００１５】
前記第１トランジスタは、前記ゲートライン対応されるゲートラインに印加されたゲート信号に応答して前記データライン対応されるデータラインに印加されたデータ信号を出力する。
【００１６】
前記第２トランジスタは、前記有機発光素子に流れる駆動電流を制御する。
【００１７】
前記第２トランジスタは、チャンネル領域、前記チャンネル領域を介して配置された第１イオンドーピング領域、及び第２イオンドーピング領域を含むポリシリコン層、前記チャンネル領域上に絶縁されるように重畳する第１ゲート電極、前記第１ゲート電極に絶縁され前記チャンネル領域に重畳する第２ゲート電極、前記第２ゲート電極上に配置される層間絶縁層、前記層間絶縁層上に配置され、前記第１イオンドーピング領域に連結されたソース電極、及び前記層間絶縁層上に配置され、前記第２イオンドーピング領域に連結されたドレーン電極を含む。
【００１８】
前記チャンネル領域は、前記第１イオンドーピング領域及び前記第２イオンドーピング領域より大きいグレイン（Ｇｒａｉｎ）を有する。
【００１９】
ここで、好ましくは、前記グレイン（Ｇｒａｉｎ）は、前記ポリシリコン層の中心部分で直径の長さが３０μｍ乃至４０μｍであり、ポリシリコン層の縁部分で直径の長さが１０μｍ乃至２０μｍである。
【００２０】
ここで、好ましくは、前記層間絶縁層上から見た時、前記第２ゲート電極は、前記第１ゲート電極を完全にカバーする。
【００２１】
ここで、好ましくは、前記第１ゲート電極及び前記第２ゲート電極は、前記第１トランジスタから受信した前記データ信号に対応する電圧を充電するキャパシターの電極を構成する。
【００２２】
ここで、好ましくは、前記ベース基板及び前記ポリシリコン層の間にバッファ層をさらに含むことができる。
【００２３】
本発明の一実施形態による有機発光表示装置の製造方法は、ベース基板の一面上に非晶質シリコン層、前記非晶質シリコン層に絶縁されるように重畳する第１ゲート電極、及び前記第１ゲート電極に絶縁されるように重畳する第２ゲート電極を形成する段階と、前記ベース基板下部上で前記非晶質シリコンにレーザーを照射して前記非晶質シリコン層からポリシリコン層を形成する段階と、前記第２ゲート電極上に層間絶縁層を形成する段階と、前記第２ゲート電極をマスクとして利用して前記ポリシリコン層の一部分をイオンドーピングして第１イオンドーピング領域及び第２イオンドーピング領域を形成する段階と、前記第１イオンドーピング領域に連結されたソース電極及び前記第２イオンドーピング領域に連結されたドレーン電極を形成する段階と、前記ドレーン電極に連結された有機発光素子を形成する段階と、を含む。
【発明の効果】
【００２４】
上記の構成によれば、駆動速度が速い有機発光表示装置に含まれている有機発光素子制御用トランジスタを提供することができる。
【図面の簡単な説明】
【００２５】
【図１】本発明の一実施形態による有機発光表示装置のブロック図である。
【図２】本発明の一実施形態による有機発光表示パネルの画素の等価回路図である。
【図３】本発明の一実施形態による画素のレイアウトである。
【図４】図３のＩ−Ｉ’に対応する断面図である。
【図５】本発明の一実施形態によるトランジスタを製造する過程の一部を示した断面図である。
【図６Ａ】本発明の一実施形態によるアニーリング過程を示した断面図である。
【図６Ｂ】本発明の一実施形態によるアニーリング過程を示した断面図である。
【図６Ｃ】本発明の一実施形態によるアニーリング過程を示した断面図である。
【図７】本発明の一実施形態によるイオンドーピング過程及び層間絶縁層を形成する過程を示した断面図である。
【図８】本発明の一実施形態によるトランジスタの断面図である。
【図９】本発明の一実施形態による有機発光素子及びトランジスタの断面図である。
【発明を実施するための形態】
【００２６】
本発明は多様な変更を加えることができ、様々な形態を有することができるので、特定実施形態を図面に例示し、本文で詳細に説明する。しかし、これは本発明を特定な開示形態に対して限定しようとすることでなく、本発明の思想及び技術範囲に含まれる全ての変更、均等物乃至代替物を含むこととして理解しなければならない。
【００２７】
図面では様々な層及び領域を明確に表現するために一部構成要素のスケールを誇張するか、或いは縮小して示した。明細書の全体に亘って類似な参照符号は類似な構成要素を称する。そしていずれかの層が他の層の‘上に’形成される（配置される）はことは２つの層が接している場合のみならず、２層の間に他の層が存在する場合も含む。また、図面である層の１面が平らに図示されたが、必ず平らであることを要求しなく、積層工程で下部層の表面形状によって上部層の表面に段差が発生することもあり得る。
【００２８】
以下、図面を参照して本発明の一実施形態によるトランジスタ、前記トランジスタを具備する有機発光表示装置、及び前記有機発光表示装置の製造方法を説明する。
【００２９】
図１は本発明の一実施形態による有機発光表示装置のブロック図である。
【００３０】
図１に示したように有機発光表示装置は走査駆動部１００、データ駆動部２００、及び表示パネルＤＰを含む。
【００３１】
走査駆動部１００はタイミング制御部（図示せず）からゲート制御信号（図示せず）を受信する。ゲート制御信号は走査駆動部１００の動作を開始する垂直開始信号の出力時期を決定するクロック信号等を含む。走査駆動部１００は複数のゲート信号を生成し、複数のゲート信号を後述する複数のゲートラインＧＬ１〜ＧＬｎに順次的に出力する。また、走査駆動部１００はゲート制御信号に応答して複数の発光制御信号を生成し、後述する複数の発光ラインＥＬ１〜ＥＬｎに複数の発光制御信号を出力する。
【００３２】
図１は複数のゲート信号と複数の発光制御信号とが１つの走査駆動部１００から出力されることとして図示したが、本発明はこれに限定されない。本発明の一実施形態で複数の走査駆動部が複数のゲート信号を分割して出力し、複数の発光制御信号を分割して出力することができる。また、本発明の一実施形態で複数のゲート信号を生成して出力する駆動回路と複数の発光制御信号を生成して出力する駆動回路とは別個に区分して構成されることができる。
【００３３】
データ駆動部２００はタイミング制御部からデータ制御信号（図示せず）及び映像データ（図示せず）を受信する。データ駆動部２００は映像データをデータ信号に変換し、データ信号をゲートラインＧＬ１〜ＧＬｎに絶縁交差する複数のデータラインＤＬ１〜ＤＬｍに出力する。データ信号は映像データの階調値に対応するアナログ電圧である。
【００３４】
表示パネルＤＰは複数のゲートラインＧＬ１〜ＧＬｎ、複数の発光ラインＥＬ１〜ＥＬｎ、複数のデータラインＤＬ１〜ＤＬｍ、及び複数の画素ＰＸを含む。複数のゲートラインＧＬ１〜ＧＬｎは第１方向ＤＲ１に延長され、第２方向に直交する第２方向ＤＲ２に順に配列される。複数の発光ラインＥＬ１〜ＥＬｎの各々は複数のゲートラインＧＬ１〜ＧＬｎの中で対応するゲートラインに並べに配列される。複数のデータラインＤＬ１〜ＤＬｍは複数のゲートラインＧＬ１〜ＧＬｎと絶縁されるように交差し、第２方向ＤＲ２に延長され、第１方向ＤＲ１に順に配列される。
【００３５】
複数の画素ＰＸの各々は複数のゲートラインＧＬ１〜ＧＬｎの中で対応するゲートライン、複数の発光ラインＥＬ１〜ＥＬｎの中で対応する発光ライン、及び複数のデータラインＤＬ１〜ＤＬｍの中で対応するデータラインに接続される。図１には簡略に図示されたが、複数の画素ＰＸの各々は複数のゲートラインＧＬ１〜ＧＬｎの中で複数のゲートラインに接続される。
【００３６】
図２は本発明の一実施形態による有機発光表示パネルに含まれた画素の等価回路図である。
【００３７】
図２に示したように画素ＰＸは有機発光素子ＯＬＥＤ及び有機発光素子ＯＬＥＤを制御する回路部を含む。回路部は第１トランジスタＴＲ１、第２トランジスタＴＲ２、及びキャパシターＣＡＰを含む。一方、画素ＰＸの等価回路は図２に制限されず、変形されて実施することができる。また、図２に図示された画素の等価回路図は機能的な側面で示したものであり、実際の構造はこれと差異があり得る。例えば、一例であるが、ゲートラインＧＬにおけるゲート信号のＯＮ信号の極性に応じて、第１トランジスタＴＲ１はＮチャネル又はＰチャネルトランジスタで構成される。同様に、データラインのデータ信号のＯＮ信号の極性に応じて、第２トランジスタＴＲ２はＮチャネル又はＰチャネルトランジスタで構成される。その他、画素ＰＸには、図示しない寄生容量からなるキャパシターを有していてもよい。
【００３８】
第１トランジスタＴＲ１はゲートラインＧＬに連結された第１制御電極、データラインＤＬに連結された第１ソース電極、及び、第１制御電極を挟んで第１ソース電極と対向する第１ドレーン電極を含む。第１トランジスタＴＲ１はゲートラインＧＬに印加されたゲート信号に応答してデータラインＤＬに印加されたデータ信号を出力する。
【００３９】
第２トランジスタＴＲ２は第１トランジスタＴＲ１の第１ドレーン電極に連結された第２制御電極、第１電源電圧ＥＬＶＤＤを受信する第２ソース電極、及び第２制御電極を挟んで第２ソース電極と対向する第２ドレーン電極を含む。第２制御電極は第１ゲート電極及び第２ゲート電極を含む。第２トランジスタＴＲ２の第２ドレーン電極は有機発光素子ＯＬＥＤに連結される。具体的には、第２ドレーン電極は、有機発光素子ＯＬＥＤの一方の電極に連結される。
【００４０】
有機発光素子ＯＬＥＤは、例えば、有機ＥＬ（Electro Luminescence）膜の両側を電極で挟んだ構造となっている。有機ＥＬ膜は、正孔輸送層、発光層、電子輸送層を含む。このようなＯＬＥＤの両端の電極に電圧を印加すると、陰極から電子が、陽極から正孔が有機ＥＬ膜に流れ込み、発光層において電子と正孔とが再結合し、発光する。
【００４１】
第２制御電極に含まれる第１ゲート電極及び第２ゲート電極は第２トランジスタＴＲ２を制御する。また、第１ゲート電極及び第２ゲート電極は第１トランジスタＴＲ１から受信したデータ信号に対応する電圧を充電するキャパシターＣＡＰを定義する。第１ゲート電極がキャパシターＣＡＰの一方の電極を定義し、第２ゲート電極がキャパシターＣＡＰの他方の電極を定義する。第１ゲート電極と第２ゲート電極との間に電荷が格納されてキャパシターの役割を遂行する。
【００４２】
第２トランジスタＴＲ２はキャパシターＣＡＰに格納された電圧に対応するように有機発光素子ＯＬＥＤに流れる駆動電流を制御する。
【００４３】
図３は本発明の一実施形態による画素のレイアウトである。図４は図３のＩ−Ｉ’に対応する断面図である。以下、図３及び図４を参照して有機発光パネルに対してさらに詳細に説明する。
【００４４】
有機発光表示パネルＤＰはベース基板ＳＵＢ、バッファ層ＢＦＬ、信号配線ＧＬ、ＤＬ、及び画素ＰＸを含む。有機発光表示パネルＤＰの種類によってベース基板ＳＵＢ、バッファ層ＢＦＬ、信号配線ＧＬ、ＤＬ、及び画素ＰＸの構成は変更されることができる。
【００４５】
ベース基板ＳＵＢの一面上にバッファ層ＢＦＬが配置される。
【００４６】
バッファ層ＢＦＬは製造工程の中でおいて、ベース基板ＳＵＢに存在する不純物が画素ＰＸに流れ込まれることを防止する。特に、不純物が画素ＰＸのポリシリコン層ＰＳＬに拡散されることを防止する。不純物は外部から流入されるか、或いはベース基板ＳＵＢが熱分解されることによって発生する。不純物はベース基板ＳＵＢから排出されたガス又はナトリウムである。また、バッファ層ＢＦＬは外部から画素ＰＸに流れ込まれる水分を遮断する。
【００４７】
バッファ層ＢＦＬ上に信号配線ＧＬ、ＤＬ及び画素ＰＸが配置される。バッファ層ＢＦＬ上に第２トランジスタＴＲ２のポリシリコン層ＰＳＬが配置される。ポリシリコン層ＰＳＬは、多結晶シリコンを含む層から構成される。その他にポリシリコン層ＰＳＬには金属酸化物半導体を含む領域が含まれる。
【００４８】
ポリシリコン層ＰＳＬは電子又は正孔が移動できる通路の役割を果たすチャンネル領域ＣＮＲ、チャンネル領域ＣＮＲを介して配置された第１イオンドーピング領域ＩＤＲ１、及び第２イオンドーピング領域ＩＤＲ２を含む。
【００４９】
ポリシリコン層ＰＳＬは結晶構造を形成するグレイン（Ｇｒａｉｎ：結晶粒）を含む。グレイン（Ｇｒａｉｎ）の大きさが大きくなれば、チャンネル領域に含まれるグレイン（Ｇｒａｉｎ）の数が小さくなる。チャンネル領域に含まれるグレイン（Ｇｒａｉｎ）の数が小さくなれば、電子及び正孔の移動速度を低下させるグレイン（Ｇｒａｉｎ）間の境界面の数が小さくなる。したがって、第２トランジスタＴＲ２の駆動速度が速くなる。
【００５０】
バッファ層ＢＦＬ上にポリシリコン層ＰＳＬをカバーする第１ゲート絶縁層ＧＩ１が配置される。第１ゲート絶縁層ＧＩ１は有機膜及び／又は無機膜を含む。特に第１ゲート絶縁層ＧＩ１は複数の無機薄膜を含む。複数の無機薄膜はシリコンナイトライド層及びシリコン酸化物層を含む。
【００５１】
第１ゲート絶縁層ＧＩ１上に第１ゲート電極ＧＥ２−１が配置される。第１ゲート電極ＧＥ２−１は金属等のような導電性物質を含む。
【００５２】
第１ゲート絶縁層ＧＩ１上に第１ゲート電極ＧＥ２−１をカバーする第２ゲート絶縁層ＧＩ２が配置される。第２ゲート絶縁層ＧＩ２は第１ゲート絶縁層ＧＩ１と同一の材料を含む。第２ゲート絶縁層ＧＩ２の厚さは第１ゲート絶縁層ＧＩ１の厚さより厚くなると好ましい。
【００５３】
第２ゲート絶縁層ＧＩ２上に第２ゲート電極ＧＥ２−２が配置される。第２ゲート電極ＧＥ２−２は金属等のような導電性物質を含む。
【００５４】
第２ゲート絶縁層ＧＩ２上にゲートラインＧＬ及び第１トランジスタＴＲ１の第１制御電極ＧＥ１が配置される。第１制御電極ＧＥ１は、金属等のような導電性物質含む。
【００５５】
第２ゲート絶縁層ＧＩ２上に第１制御電極ＧＥ１及び第２ゲート電極ＧＥ２−２をカバーする層間絶縁層ＩＬＤが配置される。層間絶縁層ＩＬＤは有機膜及び／又は無機膜を含む。特に、層間絶縁層ＩＬＤは複数の無機薄膜を含む。複数の無機薄膜はシリコンナイトライド層及びシリコン酸化物層を含む。
【００５６】
層間絶縁層ＩＬＤ上にデータラインＤＬ及び電源ラインＫＬが配置される。層間絶縁層ＩＬＤ上に第１トランジスタＴＲ１の第１ソース電極ＳＥ１及び第１ドレーン電極ＤＥ１が配置される。層間絶縁層ＩＬＤ上に第２トランジスタＴＲ２の第２ソース電極ＳＥ２及び第２ドレーン電極ＤＥ２が配置される。第１ソース電極ＳＥ１はデータラインＤＬから分岐される。第２ソース電極ＳＥ２は電源ラインＫＬから分岐される。
【００５７】
第１ソース電極ＳＥ１と第１ドレーン電極ＤＥ１とは、第１ゲート絶縁層ＧＩ１第２ゲート絶縁層ＧＩ２及び層間絶縁層ＩＬＤを貫通する第１貫通ホールＣＨ１と第２貫通ホールＣＨ２とを通じて、第１トランジスタＴＲ１のチャンネルを構成するポリシリコン層（図示せず）に各々連結される。第１ドレーン電極ＤＥ１は、層間絶縁層ＩＬＤを貫通する第３貫通ホールＣＨ３を通じて第１ゲート電極ＧＥ２−１に連結される。第２ソース電極ＳＥ２と第２ドレーン電極ＤＥ２は、それぞれ、第１ゲート絶縁層ＧＩ１、第２ゲート絶縁層ＧＩ２、及び層間絶縁層ＩＬＤを貫通する第４貫通ホールＣＨ４と第５貫通ホールＣＨ５とを通じてポリシリコン層ＰＳＬに各々連結される。
【００５８】
層間絶縁層ＩＬＤ上から見た時（図３の平面視において）、第２ゲート電極ＧＥ２−２は第１ゲート電極ＧＥ２−１を完全にカバーする。したがって、第２ゲート電極ＧＥ２−２の幅は第１ゲート電極ＧＥ２−１の広さより大きい。また、層間絶縁層ＩＬＤ上から見た時、第２ゲート電極ＧＥ２−２は第１ゲート電極ＧＥ２−１と重畳するように配置される。
【００５９】
前述した第１ゲート電極ＧＥ２−１及び第２ゲート電極ＧＥ２−２の配置は、ポリシリコン層ＰＬＳの結晶構造を形成する多数のグレイン（Ｇｒａｉｎ）の大きさに影響を及ぼす。チャンネル領域ＣＮＲに含まれるグレイン（Ｇｒａｉｎ）の平均大きさは、第１イオンドーピング領域ＩＤＲ１及び第２イオンドーピング領域ＩＤＲ２に含まれるグレイン（Ｇｒａｉｎ）の平均大きさより大きい。つまり、チャンネル領域ＣＮＲに含まれる結晶粒の平均粒径は、第１イオンドーピング領域ＩＤＲ１及び第２イオンドーピング領域ＩＤＲ２に含まれる結晶粒の平均粒径より大きいと言い換えることもできる。チャンネル領域ＣＮＲは、第１ゲート電極ＧＥ２−１及び第２ゲート電極ＧＥ２−２の両方に重畳する第１チャンネル領域ＣＮＲ１と、第２ゲート電極ＧＥ２−２に重畳し、第１ゲート電極ＧＥ２−１に非重畳である第２チャンネル領域ＣＮＲ２を含む。つまり、第１チャンネル領域ＣＮＲ１は、第１ゲート電極ＧＥ２−１及び第２ゲート電極ＧＥ２−２の両方に重畳する。一方、第２チャンネル領域ＣＮＲ２は、第２ゲート電極ＧＥ２−２のみに重畳し、第１ゲート電極ＧＥ２−１とは重畳しない。第１チャンネル領域ＣＮＲ１に含まれるグレイン（Ｇｒａｉｎ）の平均大きさ（例えば、結晶粒の平均粒径と言える）は、第２チャンネル領域ＣＮＲ２に含まれるグレイン（Ｇｒａｉｎ）の平均大きさより大きい。即ち、グレイン（Ｇｒａｉｎ）の平均大きさは、ポリシリコン層ＰＬＳの中心部分から縁部分に行くほど、小さくなる。ポリシリコン層ＰＬＳの中心部分でグレイン（Ｇｒａｉｎ）の平均直径の長さは約３０μｍ乃至約４０μｍである。ポリシリコン層ＰＳＬの縁部分でグレイン（Ｇｒａｉｎ）の平均直径の長さは約１０μｍ乃至約２０μｍである。グレイン（Ｇｒａｉｎ）の大きさが上述のようになる理由は後に詳細に説明する。
【００６０】
第１ゲート電極ＧＥ２−１と第２ゲート電極ＧＥ２−２とが図２に図示されたキャパシターＣＡＰの役割を遂行する。したがって、別途のキャパシター配置のための領域が必要としない。このような構造的特徴のため、開口部ＯＰの広さを大きくして発光効率を高くすることができる。
【００６１】
層間絶縁層ＩＬＤ上に第１ソース電極ＳＥ１、第１ドレーン電極ＤＥ１、第２ソース電極ＳＥ２、及び第２ドレーン電極ＤＥ２をカバーするパッシベーション層ＰＬが配置される。パッシベーション層ＰＬは有機膜及び／又は無機膜を含む。特にパッシベーション層ＰＬは平坦面を提供するために有機物質を含む。
【００６２】
パッシベーション層ＰＬ上に画素定義膜ＰＤＬ及び有機発光素子ＯＬＥＤが配置される。有機発光素子ＯＬＥＤは順次的に積層されたアノードＡＥ、正孔輸送領域ＨＴＲ、有機発光層ＥＭＬ、電子輸送領域ＥＴＲ、及びカソードＣＥを含む。アノードＡＥはパッシベーション層ＰＬを貫通する第６貫通ホールＣＨ６を通じて第２ドレーン電極ＤＥ２に連結される。有機発光素子ＯＬＥＤに含まれる構造の積層順序は互いに変わってもよい。
【００６３】
パッシベーション層ＰＬ上にアノードＡＥが配置される。画素定義膜ＰＤＬの開口部ＯＰはアノードＡＥを露出される。正孔輸送領域ＨＴＲはアノードＡＥ上に配置される。正孔輸送領域ＨＴＲは正孔注入層を含む。正孔輸送領域ＨＴＲは正孔輸送層をさらに含む。
【００６４】
正孔輸送領域ＨＴＲ上に有機発光層ＥＭＬが配置される。有機発光層ＥＭＬは開口部ＯＰに対応する領域に配置されてもよい。有機発光層ＥＭＬ上に電子輸送領域ＥＴＲが配置される。電子輸送領域ＥＴＲは電子注入層を含む。電子輸送領域ＥＴＲは電子輸送層をさらに含む。電子輸送領域ＥＴＲ上にカソードＣＥが配置される。カソードＣＥはベース基板ＳＵＢに全体的に配置される。
【００６５】
別に図示しなかったが、バッファ層ＢＦＬが配置されたベース基板ＳＵＢの一面に対向する他面の上には保護フィルムが配置されてもよい。保護フィルムは外部の衝撃から画素ＰＸを保護することができる。
【００６６】
図５は本発明の一実施形態による有機発光素子制御用トランジスタを製造する過程の一部を示した断面図である。図６Ａ乃至図６Ｃは本発明の一実施形態によるアニーリング過程を示した断面図である。図７は本発明の一実施形態によるイオンドーピング過程及び層間絶縁層を形成する過程を示した断面図である。図８は本発明の一実施形態によるトランジスタの断面図である。図９は本発明の一実施形態による有機発光素子及びトランジスタの断面図である。以下、図５乃至図９を参照して第２トランジスタＴＲ２及び第２トランジスタＴＲ２に連結された有機発光素子ＯＬＥＤを製造する方法に対して詳細に説明する。
【００６７】
図５に示したようにベース基板ＳＵＢの一面上にバッファ層ＢＦＬを形成する。バッファ層ＢＦＬの役割は図３及び図４で説明したことと同一である。
【００６８】
バッファ層ＢＦＬ上に非晶質シリコン層ＡＳＬを形成する。非晶質シリコン層ＡＳＬは結晶構造を成していないので、原子が不規則的に配列され、熱力学的に非平衡係にある。
バッファ層ＢＦＬ上に非晶質シリコン層ＡＳＬをカバーするように第１ゲート絶縁層ＧＩ１を形成する。第１ゲート絶縁層ＧＩ１に含まれる材料は図３及び図４で説明したことと同様である。
【００６９】
第１ゲート絶縁層ＧＩ１上に第１ゲート電極ＧＥ２−１を形成する。
【００７０】
第１ゲート絶縁層ＧＩ１上に第１ゲート電極ＧＥ２−１をカバーするように第２ゲート絶縁層ＧＩ２を形成する。第２ゲート絶縁層ＧＩ２に含まれる材料及び厚さは図３及び図４で説明したことと同様である。第２ゲート絶縁層ＧＩ２は、好ましくは第１ゲート絶縁層ＧＩ１より厚く形成される。
【００７１】
第２ゲート絶縁層ＧＩ２上に第２ゲート電極ＧＥ２−２を形成する。第２ゲート電極ＧＥ２−２上から見た時（平面視において）、第２ゲート電極ＧＥ２−２は第１ゲート電極ＧＥ２−１を完全にカバーするように形成される。即ち、第２ゲート電極ＧＥ２−２の幅は第１ゲート電極ＧＥ２−１の広さより大きい。また、第２ゲート電極ＧＥ２−２上から見た時、第２ゲート電極ＧＥ２−２は第１ゲート電極ＧＥ２−１と重畳するように形成される。第１ゲート電極ＧＥ２−１と第２ゲート電極ＧＥ２−２とは電荷を格納するキャパシターＣＡＰを定義する。
【００７２】
図６Ａ乃至図６Ｃはアニーリング（Ａｎｅａｌｉｎｇ）工程を通じて図５に図示された基板の非晶質シリコン層ＡＳＬからポリシリコン層ＰＳＬを形成する過程を示した断面図である。
【００７３】
図６Ａに示したように図５で説明された基板のベース基板ＳＵＢの下部から非晶質シリコン層ＡＳＬにレーザー（Ｌａｓｅｒ）を照射する。レーザーの種類はエキシマレーザー（Ｅｘｃｉｍｅｒ  Ｌａｓｅｒ）である。エキシマレーザーはＡｒＦ、ＫｒＦ、ＸｅＣｌ等エキシマと称される分子を利用する気体レーザーとして短波長であり、高出力であることを特徴とする。ただし、非晶質シリコン層ＡＳＬからポリシリコン層ＰＳＬを形成することができるのであれば、照射する光はこれに限定されない。
【００７４】
レーザーが照射された非晶質シリコン層ＡＳＬは温度が上昇して溶融される。
図６Ｂに示したようにレーザー照射が終わると、非晶質シリコン層ＡＳＬの温度が低くなる。
【００７５】
第１ゲート電極ＧＥ２−１及び第２ゲート電極ＧＥ２−２は温度の変化が速い金属材料を含む。したがって、第１ゲート電極ＧＥ２−１及び第２ゲート電極ＧＥ２−２は、金属材料を含まない第１ゲート絶縁層ＧＩ１又は第２ゲート絶縁層ＧＩ２より温度の変化が速い。
【００７６】
非晶質シリコン層ＡＳＬの温度が低くなる時、第１ゲート電極ＧＥ２−１及び第２ゲート電極ＧＥ２−２の影響によって第１ゲート電極ＧＥ２−１及び第２ゲート電極ＧＥ２−２と重畳する第１チャンネル領域ＣＮＲ１の温度が他の部分に比べて速やかに低くなる。
【００７７】
したがって、温度が最も先に低くなる非晶質シリコン層ＡＳＬの第１チャンネル領域ＣＮＲ１に結晶構造形成の開始点になるシード（ＳＥＥＤ）が形成される。
【００７８】
図６Ｃに示したように非晶質シリコン層ＡＳＬの第１チャンネル領域ＣＮＲ１に形成されたシード（ＳＥＥＤ）から縁部分方向に結晶構造が形成される。これを一般的に結晶の水平成長であると称する。第２ゲート電極ＧＥ２−２のみに重畳し、第１ゲート電極ＧＥ２−１には重畳しない第２チャンネル領域ＣＮＲ２（図６Ｂ参照）は第１チャンネル領域ＣＮＲ１（図６Ｂ参照）に比べて温度が低くなる速度が遅い。非晶質シリコン層ＡＳＬで第１ゲート電極ＧＥ２−１又は第２ゲート電極ＧＥ２−２の何処にも重畳しない領域は第１チャンネル領域ＣＮＲ１又は第２チャンネル領域ＣＮＲ２に比べて温度が低くなる速度が遅い。各領域は、このような温度低下速度によって温度が低くなりながら、漸次的に結晶構造を形成する。
【００７９】
非晶質シリコン層ＡＳＬに結晶構造が形成が完了されれば、グレイン（Ｇｒａｉｎ）を含む多結晶構造のポリシリコン層ＰＳＬが形成される。前記非晶質シリコン層ＡＳＬの各部分の互いに異なる温度変化の速度のため、第１チャンネル領域ＣＮＲ１から遠くなるほど、グレイン（Ｇｒａｉｎ）の平均大きさが小さくなるポリシリコン層ＰＳＬが形成される。即ち、ポリシリコン層ＰＳＬの中心部分から縁部分に行くほど、グレイン（Ｇｒａｉｎ）の大きさが小さくなる傾向性を有する。
【００８０】
図７に示したように第２ゲート電極ＧＥ２−２をマスクとして利用してポリシリコン層ＰＳＬをイオンドーピングする。イオンドーピング段階を通じてポリシリコン層ＰＳＬはチャンネル領域ＣＮＲを介して配置された第１イオンドーピング領域ＩＤＲ１及び第２イオンドーピング領域ＩＤＲ２を形成する。このように別のマスクを利用せず、第２ゲート電極ＧＥ２−２をマスクとして利用してイオンドーピングすれば、製造工程が単純化されて製造工程の効率性を向上させることができる。
【００８１】
第１イオンドーピング領域ＩＤＲ１及び第２イオンドーピング領域ＩＤＲ２を形成した後、層間絶縁層ＩＬＤを形成する。層間絶縁層ＩＬＤの配置構造及び層間絶縁層ＩＬＤが含む材料は図３及び図４で説明したことと同一である。
【００８２】
イオンドーピングして第１イオンドーピング領域ＩＤＲ１及び第２イオンドーピング領域ＩＤＲ２を形成する段階と層間絶縁層ＩＬＤを形成する段階との順序は変わられる。つまり、層間絶縁層ＩＬＤを形成した後、層間絶縁層ＩＬＤ上から第２ゲート電極ＧＥ２−２をマスクとして利用してイオンドーピングし、第１イオンドーピング領域ＩＤＲ１及び第２イオンドーピング領域ＩＤＲ２を形成してもよい。
【００８３】
図８に示したように第２ドレーン電極ＤＥ２及び第２ソース電極ＳＥ２を形成する。第２ドレーン電極ＤＥ２は第５貫通ホールＣＨ５を通じて第１イオンドーピング領域ＩＤＲ１に連結されるように層間絶縁層ＩＬＤ上に形成される。第２ソース電極ＳＥ２は第４貫通ホールＣＨ４を通じて第２イオンドーピング領域ＩＤＲ２に連結されるように層間絶縁層ＩＬＤ上に形成される。
【００８４】
図９に示したように第２トランジスタＴＲ２の第２ドレーン電極ＤＥ２に連結された有機発光素子ＯＬＥＤを形成する。
【００８５】
層間絶縁層ＩＬＤ上に第２ソース電極ＳＥ２及び第２ドレーン電極ＤＥ２をカバーするパッシベーション層ＰＬを形成する。パッシベーション層ＰＬが含む材料は図３及び図４で説明したことと同一である。
【００８６】
パッシベーション層ＰＬを貫通し、第２ドレーン電極ＤＥ２と接する第６貫通ホールＣＨ６を形成する。第６貫通ホールＣＨ６を通じて第２ドレーン電極ＤＥ２と連結されるようにパッシベーション層ＰＬ上にアノードＡＥを形成する。
【００８７】
アノードＡＥ上に正孔輸送領域ＨＴＲ、有機発光層ＥＭＬ、電子輸送領域ＥＴＲ、及びカソードＣＥを順に積層して有機発光素子ＯＬＥＤを形成する。有機発光素子ＯＬＥＤの積層順序又は構成に関する内容は図３及び図４で説明したことと同様である。
【００８８】
このようなトランジスタの製造方法を通じて製造工程を単純化して効率性を高くすることができる。また、ポリシリコン層ＰＳＬのグレイン（Ｇｒａｉｎ）の平均大きさが大きく、これによって駆動速度が速いトランジスタを製造することができる。つまり、ポリシリコン層ＰＳＬのうち、特にトランジスタの駆動に関わるチャンネル領域ＣＮＲにおいてグレイン（Ｇｒａｉｎ）の平均大きさが大きいため、電子及び正孔の移動速度を低下させるグレイン（Ｇｒａｉｎ）間の境界面の数が小さくなる。したがって、トランジスタの駆動速度が速くすることができる。
【００８９】
上述の構成によれば、非晶質シリコン層にレーザー照射の後、温度の低下に要する時間は、第１ゲート電極及び第２ゲート電極が存在する場合は、第１ゲート電極及び第２ゲート電極が無い場合に比べて短い。したがって、非晶質シリコン層から形成されたポリシリコン層に含まれるグレイン（Ｇｒａｉｎ）の平均大きさが、従来より大きくなる。また、グレイン（Ｇｒａｉｎ）がポリシリコン層の中心部から縁に行くほど、平均大きさが段々小さくなる。これによって、トランジスタの駆動速度を高くすることができる。
【００９０】
そして、トランジスタに含まれる第１ゲート電極及び第２ゲート電極を、電圧を充電するためのキャパシターとして使用する。別のキャパシターが占める面積がなくなるので、つまり別途キャパシターを設ける必要が無いので、開口部の大きさを大きくして構造的に発光効率が高くなる。
【００９１】
以上では本発明の望ましい実施形態を参照して説明したが、該当技術分野の熟練された当業者又は該当技術分野に通常の知識を有する者であれば、後述される特許請求の範囲に記載された本発明のマッピング及び技術領域から逸脱しない範囲内で本発明を多様に修正及び変形できることは理解できる。
【００９２】
したがって、本発明の技術的範囲は明細書の詳細な説明に記載された内容に限定されることではなく、特許請求の範囲によって定まれなければならない。
【符号の説明】
【００９３】
ＤＰ         フレキシブル表示パネル
１００       ゲート駆動部
２００       データ駆動部
ＰＸ         画素
ＴＲ１       第１トランジスタ
ＴＲ２       第２トランジスタ
ＤＥ２       第２ドレーン電極
ＳＥ２       第２ソース電極
ＧＥ２−１   第１ゲート電極
ＧＥ２−２   第２ゲート電極
ＰＳＬ       ポリシリコン層
ＯＬＥＤ     有機発光素子
ＡＥ         アノード
ＨＣＲ       正孔輸送領域
ＥＭＬ       有機発光層
ＥＣＲ       電子輸送領域
ＣＥ         カソード
【図１】
0006738140.tif 000002
【図２】
0006738140.tif 000003
【図３】
0006738140.tif 000004
【図４】
0006738140.tif 000005
【図５】
0006738140.tif 000006
【図６Ａ】
0006738140.tif 000007
【図６Ｂ】
0006738140.tif 000008
【図６Ｃ】
0006738140.tif 000009
【図７】
0006738140.tif 000010
【図８】
0006738140.tif 000011
【図９】
0006738140.tif 000012