(57)【特許請求の範囲】
【請求項１】
フィルターを備えるフィルター回路であって、
前記フィルターは、
第１のフィルターポートを第２のフィルターポートに接続する直列信号経路と、
前記直列信号経路内に配置されたノード、前記ノードの各々は、それぞれ並列分岐を介して固定電位に接続される、と、
前記直列信号経路及び前記並列分岐に配置された共振部の回路構成、前記共振部の回路構成は、
各並列分岐内に配置され、複数の共振部をカスケード接続した並列共振部と、
前記直列信号経路内に配置され、複数の共振部をカスケード接続した直列共振部のセットと
を備える、と、
第１のコンデンサーまたは第２のコンデンサーのうちの少なくとも１つ、前記第１のコンデンサーは、前記並列分岐のうちの１つと直列または並列に配置され、前記第２のコンデンサーは、前記直列信号経路と直列または並列に配置される、と
を備え、前記並列分岐それぞれは、前記並列分岐における前記並列共振部の容量、または前記並列分岐における前記並列共振部の容量と、前記並列分岐における前記並列共振部と並列または直列に接続された前記第１のコンデンサーとから生じる総容量を有し、
前記総容量は、前記第２のフィルターポートに最も近い並列分岐を除いて同じである、
フィルター回路。
【請求項２】
前記共振部は、電気音響共振部である、請求項１に記載のフィルター回路。
【請求項３】
前記並列共振部は、直列に接続された１個〜８個の共振部を備える、請求項１に記載のフィルター回路。
【請求項４】
前記第２のコンデンサーは、前記直列共振部と前記第１のフィルターポートとの間の前記直列信号経路内に配置され、前記第１のコンデンサーは、前記並列共振部と並列に配置される、請求項１に記載のフィルター回路。
【請求項５】
前記第１または第２のフィルターポートのうちの少なくとも１つに接続された１つまたは複数の受信分岐または１つまたは複数の送信分岐のうちの少なくとも１つをさらに備え、１つまたは複数の送信分岐は、異なる送信帯域における送信のために構成され、前記１つまたは複数の受信分岐は、異なる受信帯域における受信のために構成される、請求項１に記載のフィルター回路。
【請求項６】
前記フィルターは、デュプレクサの受信フィルターまたは送信フィルターである、請求項１に記載のフィルター回路。
【請求項７】
前記フィルター回路は、前記直列信号経路内の前記第２のフィルターポートに最も近い前記並列共振部のうちの１つから下流に配置された第４のコンデンサーを備え、前記第２のコンデンサーは、前記直列共振部のセットから上流に配置され、前記第１のコンデンサーの各々は、前記並列共振部の残りのセットの間に配置される、請求項１に記載のフィルター回路。
【請求項８】
前記直列信号経路内に配置されたダブルモード弾性表面波（ＤＭＳ）フィルターをさらに備える、請求項１に記載のフィルター回路。
【請求項９】
フィルター回路は、チップであり、
前記共振部の各々は、弾性表面波（ＳＡＷ）１ポート共振部であり、前記共振部の各々は、前記チップ上に配置され、前記第１のコンデンサーまたは前記第２のコンデンサーのうちの少なくとも１つは、２つのコンデンサー電極を有する平板コンデンサーとして前記チップ上に実現され、導体トラックに対して平面形状において共有され、誘電体層がそれらの間に配置され、
前記チップの追加の機能層と共に前記誘電体層は、同じ材料および同じ層厚を備え、
前記第１のコンデンサーまたは前記第２のコンデンサーのうちの前記少なくとも１つの下部電極は、前記１ポート共振部のうちの１つのメタライゼーションから形成され、
前記第１のコンデンサーまたは前記第２のコンデンサーのうちの前記少なくとも１つの上部電極は、前記フィルターの接続パッド上に作成されるパッド肥厚化から形成される、
請求項１に記載のフィルター回路。
【請求項１０】
前記誘電体層は、別の１つと交差する前記フィルター回路の導体トラック部の間の絶縁のために使用される絶縁層と共に前記コンデンサー電極の間に作成される、請求項９
に記載のフィルター回路。
【請求項１１】
前記誘電体層は、正の温度係数を有する材料を備える、請求項９に記載のフィルター回路。
【請求項１２】
前記第１および第２のコンデンサーは、外部のディスクリートコンデンサーとして埋め込まれた、または低温度同時焼成セラミック（ＬＴＣＣ）または積層体に一体化されたもののうちの少なくとも１つである、請求項１に記載のフィルター回路。
【請求項１３】
フィルターを備えるフィルター回路であって、
前記フィルターは、
第１のフィルターポートを第２のフィルターポートに接続する直列信号経路と、
前記直列信号経路内に配置されたノード、前記ノードの各々は、それぞれ並列分岐を介して固定電位に接続される、と、
前記直列信号経路及び前記並列分岐に配置された共振部の回路構成、前記共振部の回路構成は、
各並列分岐内に配置され、複数の共振部をカスケード接続した並列共振部と、
前記直列信号経路内に配置され、複数の共振部をカスケード接続した直列共振部のセットと
を備える、と、
第１のコンデンサーまたは第２のコンデンサーのうちの少なくとも１つ、前記第１のコンデンサーは、前記並列分岐のうちの１つと直列または並列に配置され、前記第２のコンデンサーは、前記直列信号経路と直列または並列に配置される、と
を備え、前記直列信号経路における前記直列共振部のセットの各々は、前記直列共振部の容量、または前記直列共振部の容量と、前記直列共振部と並列または直列に接続された前記第１のコンデンサーのものとから生じる総容量を有し、
前記総容量は、前記直列信号経路内に配置された前記直列共振部のセットのうちの、前記第２のフィルターポートに最も近い直列共振部を除いて同じである、
フィルター回路。
【請求項１４】
フィルターを備えるフィルター回路であって、
前記フィルターは、
第１のフィルターポートを第２のフィルターポートに接続する直列信号経路と、
前記直列信号経路内に配置されたノード、前記ノードの各々は、それぞれ並列分岐を介して固定電位に接続される、と、
前記直列信号経路及び前記並列分岐に配置された共振部の回路構成、前記共振部の回路構成は、
各並列分岐に配置され、複数の共振部をカスケード接続した並列共振部と、
前記直列信号経路内に配置され、複数の共振部をカスケード接続した直列共振部のセットと
を備える、と、
第１のコンデンサーまたは第２のコンデンサーのうちの少なくとも１つ、前記第１のコンデンサーは、前記並列分岐のうちの１つと直列または並列に配置され、前記第２のコンデンサーは、前記直列信号経路と直列または並列に配置され、カスケード接続された共振部のカスケードしている度合は、前記第１のフィルターポートからの距離が増加すると共に減少し、前記並列分岐それぞれは、前記並列分岐における前記並列共振部の容量、または前記並列分岐における前記並列共振部の容量と、前記並列分岐における前記並列共振部と並列または直列に接続された前記第１のコンデンサーとから生じる総容量を有し、
前記総容量は、前記第２のフィルターポートに最も近い並列分岐を除いて同じである、と
を備える、フィルター回路。
【発明の詳細な説明】
【背景技術】
【０００１】
通信工学及び電気音響学における相互変調（ＩＭ又はＩＭＤ）は、少なくとも２つの異なる周波数を処理しなくてはならない場合に、回路部品からの非線形伝達関数を介する不要な電波の発生を意味する。使用周波数範囲におけるこのような相互変調積は、不要な信号及び妨害を引き起こすことがあるため、混乱を生じる相互変調積の発生は常に回避するよう努められる。
【０００２】
ＨＦ信号発生時に、高調波も形成することがあり、またその周波数を合わせるのは、基本モードの偶数倍である必要がない。このような高調波は、基本モードから十分離れ得るが、それでも他の帯域を妨害する場合がある。通常、高調波も、ｆ１及びｆ２が、ｆ１＝ｆ２である特殊ケースの２つの周波数の相互変調積として現れることがある。
【０００３】
係数又は合計が異なり、混合積の基本周波数を含む、第二次、第三次及び高次の相互変調積又は高調波がある。
【０００４】
相互変調積及び混乱を生じる高調波を回避するために、成分及び回路部品の直線性の向上が最初に求められる場合がある。これが達成しないと、回路素子が直線的に対応する範囲を広げるために、非直線性成分にかかる電圧を下げることとなる。
【０００５】
フィルター技術の領域、特に直列及び並列共振回路のネットワークから構成される、リアクタンスフィルターにおいて、複数の共振部をカスケード接続することにより相互変調積を抑制することができるが、完全に除去することはできない。カスケード接続の欠点は、共振部の回路構成における、フィルターに必要な静電容量であり、つまり、共振部のカスケード接続は、各コンデンサー又は共振部の空き容量条件を増加することによってのみ持続及び適応することができる。結果として、カスケード接続を増加させた共振部フィルターの空き容量条件は過大であり、従ってカスケード接続は不経済となる。さらに、これは小型化への要求に逆らう。
【０００６】
さらなる欠点は、カスケード接続の増加により飽和効果が生じ、そのため、カスケード接続への共振部の追加にかかわらずその効果が出ない、又は、達成し得る相互変調積及び高調波の抑制が、追加の共振部の使用で、より小さくなってしまうことである。
【０００７】
図９は、カスケード接続のｎ度に応じて、第二次高調波（ＩＭＤ２）及び第三次高調波（ＩＭＤ３）の相互変調積抑制がどのように現れるかを示し、このｎは直列接続する共振部の数を示す。直線箇所の増加、曲線箇所の減少が、飽和状態を明確に表す。これは、カスケード接続が、特定の角度においてのみ技術的及び経済的に実現可能であることを示す。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明の目的は、直線性を改善し、相互変調積及び高調波の抑制を行うフィルター回路を明示することである。さらに、フィルター回路は、共振部表面積の適度な増加を実現すべきである。
【０００９】
本目的は、請求項１に記載の特徴を有するフィルター回路による本発明に従い達成する。本発明の有利な実施形態は、追加の請求項により明示される。
【課題を解決するための手段】
【００１０】
フィルター回路は、リアクタンスフィルターとして形成される第一フィルターを含む。このようなフィルターは、第一フィルターポートと第二フィルターポートとの間に接続する、直列信号経路（直列枝）を含む。並列枝は、固定電位の回路ノードに接続する直列信号経路に配置される各回路ノードから分岐する。少なくとも１つの共振部又は１つの共振部の回路構成は、直列枝及び各並列枝に配置される。
【００１１】
リアクタンスフィルターは、直列枝の回路ノード又は共振部との接続ポートから開始することができる。
【００１２】
フィルターポートの１つに最も近く配置、又は、直列枝のフィルターポートに直接接続、あるいは、［ｍｉｓｓｉｎｇ］された、少なくとも第一並列枝において、複数の共振部は、直列又は並列で複数の共振部の直列回路構成と接続する第一コンデンサーと直列接続し、その結果、第一ケースでは電圧分割、第二ケースでは電流分割を生じる。
【００１３】
従って、本発明の根本概念は、少なくとも１つの線形要素を含む、電圧デバイダ又は電流デバイダ回路を提供することである。上記のコンデンサーは、好ましくは線形要素であるが、電圧分割に適する他の線形要素であってもよい。この方法によって最初に述べた飽和を低減することが可能であり、そうでなければ、カスケード率の増加に伴い、すなわち、直列接続の共振部の数が増加することで、相互変調積の回避効果が低減され続けることとなる。コンデンサーはさらに、比較的広帯域で作動し、故に広域周波数帯域に適応する電圧分割又は電力分割効果という利点を有する。電圧分割の場合、以下のケースとなる。線形要素になる電圧が大きくなるほど、相互変調積の低減への影響が大きくなる。直列又は並列枝の総静電容量に比べて、コンデンサーの容量がより小さくなれば、効果がより大きくなり、かつ、相互変調積及び高調波の発生をより強力に回避する。
【００１４】
共振部の回路構成に並列接続、つまり、共振部との直列カスケード接続するコンデンサーは電流デバイダの代わりになる。より大きな電流が線形要素を流れると、非線形要素には電流がわずかしか流れず、本発明に従う相互変調積又は高調波の発生がほとんどなくなるという場合もある。
【００１５】
線形要素は通常フィルター回路内に配置され単独で機能する。しかし線形要素は、少なくとも１つの信号が信号経路へ発信又は接続するフィルターポートに最も近いこれらの共振部に並列接続又は直列接続することで最大の効果を有し、かつ、それ自身、又は、非線形要素での異なるシステム周波数にて相互変調積及び高調波を形成することができる。全体として、回路環境にカップリングが依存しないため、このフィルターポートはフィルター入力又はフィルター出力となる場合があり、従って、クライアント特有で、かつ、フィルター回路などに依存しない。本発明に従い、線形要素は、この「第一」共振部にどの場合も接続する。第一ノード及び「第一」並列アームが並列共振部のフィルターポートにより近い場合、「第一」共振部は、直列共振部などであってよい。
【００１６】
線形コンデンサーは、平板コンデンサーとして共通回路基板上の共振部と共に容易に実現することができる。しかし、別々の外部要素として共振部にコンデンサーを接続することも可能である。しかしながら、これに関して、共通回路基板上の統合は、さらなる利点を有する。フィードバック要素として共振部に接続することもできるインダクタンスに比べて、コンデンサーはその使用時に、追加の共振部、及び、フィルターの伝播挙動における追加の混乱が起こらず、コンデンサーを利用して電圧分割又は電力分割の影響が広帯域にて達成することが可能であるという利点を有する。
【００１７】
提示されたフィルター回路の１つの欠点は、電圧分割又は電力分割にて共振部のゼロピッチが減少し、これがフィルターの帯域幅に直接影響することである。フィルターの最適化により、所望の帯域幅を定めることができ、同時に欠点も考慮しなければならないが、通過帯域、特にＶＳＷＲや阻止帯域付近では、フィルター挙動は容易に減衰することができる。
【００１８】
本発明に従い最適化された第一フィルターにより提示されたフィルター挙動は、優れた透過挙動又はＶＳＷＲ、及び、相互変調積又は高調波との間の相反関係を示す。混乱を生じる相互変調積又は高調波の混乱を回避するか、若しくは、最適化された透過挙動又はＶＳＷＲをさらに重視するかどうかについても評価すべきである。
【００１９】
本発明に従う好ましい影響は既に達成されたが、これは、単一共振部が、第一直列枝又は並列枝のコンデンサーに直列又は並列に接続する場合である。共振部の静電容量及びコンデンサーの容量を合わせると、直列枝又は並列枝の総容量となる。両方とも、フィルター設計において考慮されなければならない。
【００２０】
好ましい実施形態においては、共振部は音波と共に用いるよう設計される。従って、ＳＡＷ、ＦＢＡＲ、又はＢＡＷ（弾性表面波（Surface Acoustic Wave）、薄膜バルク音響波（Thin Film Bulk Acoustic Wave）、又はバルク音響波（Bulk Acoustic Wave））は、フィルター回路又はフィルター回路の第一フィルターに適している。ガイドバルク波と共に発振するＧＢＡＷ（ガイドバルク音響波（Guided Bulk Acoustic Wave））共振部も適応する。いかなる場合でも、共振部の容量は共振部表面積によって設定される。第一板状電極と第二板状電極との間の重複範囲に、特に圧電性物質がそれらとの間に配設される限りにおいては、ＢＡＷ共振部の共振部表面が配置される。ＳＡＷ共振部では、静電容量は、共振部の開口積及び共振部の電極指数の関数である。
【００２１】
原則として、共振部はＬＣ共振部として設計することができるが、並列枝内で、又はその並列枝に並列して、相互接続することにより、相互変調積又は高調波の低減もまた達成することが可能である。
【００２２】
実施可能な実施形態の１つにおいて、第一並列枝の共振部の回路構成は、直列する４つから８つの回路構成を含む。相互変調積又は高調波の十分な減衰性を有する優れた透過挙動は、この数を適当な空き容量条件に使用することで達成される。他の実施形態は、回路構成により多くの又はより少ない共振部を含むことができる。
【００２３】
さらなる実施形態では、第二コンデンサーは、追加の直列又は並列共振部に、直列又は並列に接続される。この第二コンデンサーは任意であり、コンデンサー自身はほとんどが線形要素であるのに対して、さらなる個々の電圧降下を引き起こして非線形要素となる。相互変調積又は高調波もこのようにして低減される。
【００２４】
第二コンデンサーもまた、混乱又は相互変調積を生じる１つの信号を接続することにより、可能な限りフィルターポートに付近に配設される。
【００２５】
対応共振部が、直列共振部である場合、「並列接続」とは、第二コンデンサーを共振部の前後にある側枝の回路ノードに通じる並列経路内に配設することを意味する。
【００２６】
対応共振部が並列共振部である場合、第二コンデンサーは、有利に共振部を含む並列枝に隣接し、かつ、共振部を有する並列枝としての直列信号経路にある同様の回路ノードに特に接続する並列枝に配設される。
【００２７】
有利な実施形態では、第一フィルターは、フィルター入力又はフィルター出力に接続する複数の送信ブランチを含むフィルター回路の受信フィルターである。送信ブランチは、異なる伝送帯域にて送信するよう設計されているので、受信フィルターの通過帯域内に好ましくない通信がある場合に生じことがあり、また、このようなフィルター回路にて、相互変調積が理論上生じる場合がある。フィルター内で使用される信号外の異なる周波数の相互接続又は周波数のカップリングが容量性経路、誘導性経路、抵抗性経路又は電磁経路にて起こることがあり、これは完全には回避ができない。しかし、カップリングのさらなる結果である、非線形要素の結果としての相互変調積又は高調波は、本発明にむしろ低減することが可能である。
【００２８】
さらなる実施形態では、第一フィルターは受信フィルターとして設計される。これは、他の発信又は受信フィルターを含むフィルター回路の一部となることがある。
【００２９】
第一フィルターは複数の送信ブランチを含むフィルター回路の一部であるデュプレクサ又はマルチプレクサの一部になる場合があり、それらの信号は、フィルターの信号経路に接続することができる。
【００３０】
本発明のさらなる実施形態では、第一共振部の前、最後の共振部の後に設置され、かつ、信号経路内に配設される各共振部との間に追加的に、又は、２つの共振部毎の間に常に設置され、若しくは、信号経路内に配設される共振部の全回路構成との間に配置される。追加的なコンデンサーは、共振部又はカスケード接続された共振部の回路構成に接続されることがある。
【００３１】
第一フィルターは、フィルター素子としての共振部だけを含み得る。しかし、信号経路内で、ＤＭＳフィルターと接続することが可能である。これは、直列信号経路内の回路ノードがＤＭＳフィルターの入力に接続され、かつ、さらなる回路ノードはＤＭＳフィルターの出力に接続されるという容易な方法により達成する。ＤＭＳフィルターは有利にフィルター入力に隣接しないが、２つの共振部の間、又は直列信号経路内の共振部の２つの回路構成の間に配置される。
【００３２】
既に述べたように、フィルター基板内に組み込まれるコンデンサーを搭載する実施形態は、特に有利であることを示している。共振部は、音波と共に用いるよう設計され、かつ、共通チップ上に配設される。第一コンデンサー及び／又は第二コンデンサー及び／又は追加の第一第二コンデンサーは、同じチップ上に平板コンデンサーとして導入される。このような平板コンデンサーは、２つの平状キャパシタ電極とそれらとの間に配設される誘電体層を有する。本明細書の平板デザインは、印刷導体より断面積が非常に大きいことを意味する。
【００３３】
チップ素子の追加機能層と合わさる誘電体層が、単一工程にて製造される場合は、優れた組み込み性に利点となる。このようにして、コンデンサー又はコンデンサーの誘導体に積層、又はこれらを作成する公知のフィルターの製造に既に使用されている手段が使用できる。
【００３４】
一般的に、機能層及び誘電体層の組み合わせ製造は、両方が同じ材料、及び、同じコーティング厚を有することを意味する。しかし、次の工程にて機能層又は誘電体層を厚くすること、又は、コーティングの厚みを薄くすることが可能である。いかなる場合でも、特に高い厚み制御性を特徴とする、できる限り高い直線性を有するコンデンサーを製造することが重要である。
【００３５】
１つの実施形態は、２つの伝導路の交差領域にて、伝導路を絶縁するために、第一フィルター又はフィルター回路内の他の場所で使用される誘電体として有機ポリマーを有する。ベンゾシクロブテンをベースにしたポリマー類及びその誘導体類は、実績があり、かつ有益な材料である。半導体回路に実績のある本材料は、低誘電率を有し、均一な多層厚を容易に製造することができる。
【００３６】
さらなる実施形態では、中周波数の過昇温反応の補正、つまり、中周波数の過昇温の温度係数のために、材料は公知のフィルターに使用される誘電体層として使用される。通常、機械的特性の正特性を有する材料層、特にＳｉＯ２がこのために使用される。本発明に従い、このＳｉＯ２層は、誘電体層として使用することができ、そのコーティング厚は、コンデンサーの最適な静電容量値、又は温度係数の最適な補正値、若しくはこの２つのトレードオフのどれかを提供するよう最適化することができる。
【００３７】
一般的に、機械的特性の正特性を有する他の材料も、本目的のために使用することができる。誘導体層の作成後、コンデンサーの上部電極は、誘導体層上で印加されなければならない。
【００３８】
さらなる実施形態では、フィルターの別の場所や、別の方法に既に使用されている材料も、平板コンデンサーの電極に有利に使用される。
【００３９】
例えば、コンデンサーの下部電極は、共振部として使用されるＳＡＷ１ポート共振部の金属化から形成することができるコンデンサーの上部電極は、例えばフィルターの端子パッド上に形成されるパッドの厚みと共に形成することができる。
【００４０】
線形化コンデンサーが電子音響共振部の通常の電極構造体を有することが可能である。コンデンサーはその共振周波数に離調する場合がある。疑似ＳＡＷ共振部又は疑似ＧＢＡＷ共振部は、基板の結晶軸に対応して回転することができるため、電気音響結合係数ｋ２は十分に低いという可能性もある。
【００４１】
本発明に従う１つのフィルター回路にて、相互変調積又は高調波が結合する結果となる少なくとも１つの信号によって明白な効果を示すコンデンサーは、フィルターポート近辺に配設される。共振部のカスケード接続についても同様であり、好ましくは、フィルター入力に直接又は近隣にあるそれらの共振部を特に実行する。
【００４２】
従って、有利なフィルター回路は、共振部及び複数の共振部の回路構成を有し、１つの実施形態では、回路構成は、カスケード接続した共振部の複数の共振部及び共振部のカスケード率を含み、フィルター入力から離れるに伴いこのフィルター回路が縮小する。このようにして、増加するカスケード率に並列する、増加するフィルター回路の空き容量条件に制限をすることは可能である。
【００４３】
本発明に従うフィルターは、並列枝の最適化数値を含み得る。有利には、２〜７、具体的には２〜４の並列枝が提供される。本発明に従うフィルターは、並列枝の最適化数値を含み得る。直列要素は、直列共振部の回路構成として、あるいは、ＤＭＳフィルター又はＤＭＳ基板などの別の要素としての直接共振部である。第二コンデンサーは、直列要素の一部でもあり得る。直列要素は、回路ノードによって両側に接する。１つの直列要素は、都度、フィルター入力とフィルター回路ノードとの間に、又は、フィルター出力とフィルター出力との間に配設することができる。有利には、２〜６の直列要素が提供される。
【００４４】
各共振部若しくは直列枝又は並列枝へ線形化要素を追加することは必要ではない。通常、要素を、効果が高い線形稼動のコンデンサーなどの定位置に接続することで十分である。基本信号及び／又は干渉信号が通過帯域に位置するかどうかに応じて、回路トポロジーにおける要素の理想的な位置は変更することがある。
【００４５】
本発明はさらなる詳細を例示的実施形態及び添付図で参照し、以下で説明する。図がフィルター及びフィルター回路を表す限りにおいては、これらは単に概略的な説明を意味する。これは、提示される各フィルター回路は、フィルターのさらなる最適化のために、不可欠ではないがフィルター回路に使用することができる、それ自体公知の他の要素を含み得ることも意味する。本発明に無関係である要素は削除することができる。
【図面の簡単な説明】
【００４６】
【図１Ａ】簡易的実施形態を示し、それぞれ並列枝に配設されたコンデンサーを有する。
【図１Ｂ】簡易的実施形態を示し、それぞれ並列枝に配設されたコンデンサーを有する。
【図１Ｃ】簡易的実施形態を示し、それぞれ直列枝に配設されたコンデンサーを有する。
【図１Ｄ】簡易的実施形態を示し、それぞれ直列枝に配設されたコンデンサーを有する。
【図１Ｅ】直並列枝に配設するコンデンサーを有する実施形態を示す。
【図２】並列枝、さらに信号経路に配設する各２つのコンデンサーを有する実施形態を示し、このコンデンサーは、共振部に直列又は並列の両方で接続、若しくは、直列枝及び並列枝の両コンデンサーは、別に接続する。
【図３】並列枝、さらに信号経路に配設する各２つのコンデンサーを有する実施形態を示し、このコンデンサーは、共振部に直列又は並列の両方で接続、若しくは、直列枝及び並列枝の両コンデンサーは、別に接続する。
【図４】並列枝、さらに信号経路に配設する各２つのコンデンサーを有する実施形態を示し、このコンデンサーは、共振部に直列又は並列の両方で接続、若しくは、直列枝及び並列枝の両コンデンサーは、別に接続する。
【図５】並列枝、さらに信号経路に配設する各２つのコンデンサーを有する実施形態を示し、このコンデンサーは、共振部に直列又は並列の両方で接続、若しくは、直列枝及び並列枝の両コンデンサーは、別に接続する。
【図６】並列経路及び信号経路に、第一、第二コンデンサー及び追加コンデンサーを含むフィルター回路を示す。
【図７】追加的回路要素としてフィルター入力及び／又はフィルター出力に隣接する信号経路にインダクタンスを含むフィルター回路を示す。
【図８】本発明に従うフィルター回路の使用によって、相互変調積の発生がどのように減少するかの異なるシミュレーション結果を示す。
【図９】回路内で使用される共振部のカスケード率によって決まる相互変調積の低減効果を示す。
【発明を実施するための形態】
【００４７】
図１Ａは、本発明の簡略的かつ典型的な実施形態を示している。図１Ａに示すのは、直列信号線ＳＬにより第一フィルターポートＦＰ１と第二フィルターポートＦＰ２とが接続されているフィルター回路のフィルターである。第一フィルターポートＦＰ１及び第二フィルターポートＦＰ２は、任意選択により、フィルター入力又はフィルター出力に割り当てることができる。信号線ＳＬには、直列共振部ＲＳ１が配置されている。任意選択により、信号経路ＳＬ内の第一直列共振部ＲＳ１に、追加の共振部ＲＳＸを接続することができる。Ｎは、０〜約１０の整数値を表し得る。直接直列接続された直列共振部により、共振部ＶＲＳ１の第一回路構成が形成される。全ての共振部ＲＳＸは、それぞれ異なる特性（共振周波数又は静電容量等）を有する。
【００４８】
直列共振部の前後に、回路ノードＳＫを備えることができる。回路ノードＳＫには、他の要素、フィルター分岐、又は信号経路を接続することができる。図１Ａにおいて、第一並列分岐ＰＺ１は、第一回路ノードＳＫ１から分岐し、第一回路ノードＳＫ１と固定電位とを接続する。ここでは、固定電位はフレーム電位である。第一並列分岐ＰＺ１に、第一並列共振部ＲＰ１が配置されている。第一並列分岐ＰＺ１は、任意選択により、直列接続されたｍ個の他の並列共振部ＲＰＸに直列接続されている。値ｍは、ｎとは独立して選択され、同様の値をとることができる。これらの並列共振部により、回路構成ＶＲＰ１が形成される。第一コンデンサーＫ１は、並列共振部と固定電位との相互接続部に直列接続されている。共振部ＲＰＸの特性（共振周波数又は静電容量等）は互いに異なり、ＲＳＸの特性とも異なる。
【００４９】
任意選択により、信号線ＳＬに追加の受動素子を一体化又は接続することができる。例えば、フィルターポートＦＰ１と第一回路ノードＳＫ１との間に、直列インダクタンスＬＳを一体化させることができる。あるいは、第一フィルターポートＦＰ１と第一共振部ＲＳ１との間の回路ノードから、並列コイルＬＰをグランドに接続することができる。
【００５０】
追加の直列コイルＬＳ及び／又は追加の並列コイルＬＰは、第二フィルターポートＦＰ２側に備えることができる。
【００５１】
指標ｎ及びｍは回路のカスケード率を決定するものである。そのため、１〜約１０の整数値をとる。原理上、指標ｎ及びｍは大きな値をとることができる。ただし、そのような高いカスケード率が、フィルター回路に必要な面という理由により経済的に又は技術的に意味を為さない場合は、ｎ及びｍは互いに異なるように選択することができる。図１Ａには、信号線ＳＬ内の他の回路ノードによってグランドに接続され得る追加の並列分岐は、示されていない。また、直列共振部の追加の回路を、２つのそのような回路ノードＳＫの間に備えることができる。
【００５２】
第一コンデンサーＫ１のないフィルター回路と比較すると、図１Ａのフィルター回路を使用することにより、特定の相互変調積を約１０ｄＢ低減、又は、約１０ｄＢ改善することができる。図１Ａ及び後出の図では、フィルター回路内に存在し得る追加の要素（特に、追加の並列分岐、追加の共振部、又は直列共振部の追加の回路構成）が省略されている。直列及び／又は並列インダクタンスを、信号線に備える又は連結することができる。
【００５３】
図１Ｂは、他の典型的な実施形態を示している。図１Ａと比較すると、図１Ｂの実施形態では、第一コンデンサーＫ１は、並列共振部ＶＲＰ１の回路に直列接続されておらず、第一並列分岐ＰＺ１内でこの回路に並列接続されている。そのため、並列接続されたこの第一コンデンサーＫ１により、信号線内の回路ノードと固定電位とが接続されている。この実施形態においても、相互変調積を最大１０ｄＢ低減することができる。
【００５４】
図１Ｃは、本発明の追加の実施形態を示している。図１Ｃは、図１Ａに類似するように設計されている。ただし、この場合、第二コンデンサーＫ２は、第一並列分岐ＰＺ１が分岐する第一回路ノードＳＫ１と、直列共振部ＶＲＳ１の第一回路構成との間で、直列分岐ＳＬ内で相互接続されている。このように第二コンデンサーＫ２が信号線において分圧部として機能している場合でも、同じ数の共振部ＲＳ、ＲＰを有するがコンデンサーを有しない公知のフィルター回路と比べて、フィルター回路の線形性は向上する。また、図１Ａ及び図１Ｂを参照して説明した拡張の可能性は、この構造にも当てはまる。
【００５５】
図１Ｄは、図１Ｃに類似の実施形態を示している。図１Ｄでは、信号線ＳＬ内の第一回路ノードＳＫ１が第一共振部ＲＳ１又は直列共振部ＶＲＳ１の第一回路構成の後方に配置され、第二コンデンサーＫ２が第一共振部ＲＳ１又は第一回路構成ＶＲＳと第一フィルターポートＦＰ１との間に備えられている。第一回路ノードＳＫ１と第二フィルターポートＦＰ２との間には、直列共振部の追加の回路構成ＶＲＳを備えることができる。また、追加の並列分岐が接続された追加の回路ノードＳＫを備えることができる。更に、別の直列の第二コンデンサーＫ２を、各２つの回路ノードの間に備えることができる。固定電位と並列共振部の回路構成との間に配置されるように、追加の第一コンデンサーＫ１を各並列分岐に追加的に備えることができる。
【００５６】
図１Ｅは、図１Ｄに類似のフィルター回路を示している。ここで、第二コンデンサーＫ２は、第一回路構成ＶＲＳ又は直列共振部ＶＲＳに並列に配置されている。第一回路ノードＳＫ１に接続された第一並列分岐ＰＺは、並列共振部の回路構成ＶＲＰ１を有する。直列共振部ＶＲＳ１の第一回路と第二フィルターポートＦＰ２との間には、直列共振部ＶＲＳの追加の回路構成を少なくとも１つ備えることができる。直列共振部ＶＲの回路構成の両側で、並列分岐が各回路ノードＳＫに接続し得る。
【００５７】
第二コンデンサーＫ２が直列信号線において分圧を行う本実施形態においても、フィルター回路の線形性が向上し、相互変調積／高調波の出現が低減される。
【００５８】
図２は、第一コンデンサーＫ１が並列共振部ＶＲＰの回路構成に並列接続され、かつ、第二コンデンサーＫ２が直列共振部ＶＲＳの回路構成に並列接続された、フィルター回路を示している。信号線ＶＲＳ１内の直列共振部の回路構成及び第一並列分岐ＰＺ１内の並列共振部ＳＲＰの回路構成は、それぞれコンデンサーＫ１、Ｋ２でブリッジされている。
【００５９】
図３は、信号線ＳＬに備えられた第二コンデンサーＫ２及び第一並列分岐ＰＺ１に並列接続された第一コンデンサーＫ１が相互接続されている実施形態を示している。フィルター回路は、追加の直列共振部又は直列共振部の追加の回路構成、及び追加の共振部又は並列共振部の追加の回路構成が配置されている追加の並列分岐を含み得る。
【００６０】
図４は、図３に類似のフィルター回路を示している。ただし、第一コンデンサーＫ１は、並列共振部ＲＰ又は並列共振部ＶＲＰの回路構成に並列に配置されている。
【００６１】
図５は、図４に類似のフィルター回路を示している。ただし、第一コンデンサーＫ１は、並列共振部ＲＰ又は並列共振部ＶＲＰの回路構成に直列に配置されている。
【００６２】
図示されていない実施形態では、フィルター回路は並列分岐から始まる。一方、図１Ｄ〜図６では全て直列共振部又は直列共振部の回路構成から始まる。「から始まる」とは、入力として機能するフィルターポートの最も近くに配置されている共振部のことを意味する。
【００６３】
図６は、信号線ＳＬ内に直列共振部ＶＲＳの回路構成が３つ配置されたフィルター回路を示している。このような回路構成２つ毎に、回路ノードＳＫが備えられ、その間に配置されている。この各回路ノードＳＫから、いずれの場合にも、並列分岐ＰＺには対応する並列共振部ＶＲＰの回路構成が備えられている。
【００６４】
第二コンデンサーＫ２が、各フィルター入力と直列共振部の第一回路構成との間と、直列共振部の第一回路構成と第二回路構成との間と、直列共振部の第二回路構成と第三回路構成との間とに備えられている。
【００６５】
対応する並列共振部の回路構成を有する並列分岐ＰＺは、共振部ＶＲＳの各２つの直列回路構成の間において、グランドに向かって延びている。
【００６６】
直列共振部ＶＲＳの回路構成のカスケード率を示す指標ｎ、ｏ、ｐは個別に選択され、１〜１０の値をとることができる。並列共振部ＶＲＰの回路構成のカスケード率を特定する指標ｍ、ｋも、１〜１０の値をとることができる。インターバルの下側領域における直列の回路構成及び並列の回路構成のカスケード率は、好ましくは適切な各指標が１〜７の値を有するように、より好ましくは１〜５の値を有するように選択される。
【００６７】
図７は、特定の回路環境又はある実際のシステム要件に応じて設計され、かつ、相互変調積を最大限低減させるために設計された、実際のフィルター回路を図示している。ここで、直列信号線ＳＬは、例えば、３つの回路ノードＳＫ１、ＳＫ２、ＳＫ３を有している。この３つの回路ノードＳＫ１、ＳＫ２、ＳＫ３からは、それぞれ、並列分岐ＰＺがグランドに向かって分岐している。また、ＤＭＳフィルターＤＭＳが、第三並列分岐の後方で信号線に直列接続されている。
【００６８】
第二回路ノードＳＫ２と第三回路ノードＳＫ３との間には、直列共振部の第二直列回路構成ＶＲＳ２が配置されている。ＤＭＳフィルターＤＭＳと第二フィルターポートＦＰ２との間には、非カスケード直列共振部ＲＳ１が備えられている。
【００６９】
このようなフィルター回路は、例えば、公称通過帯域２６２０ＭＨｚ〜２６３０ＭＨｚに対応するように設計されている。フィルター回路の一部である本発明のこのフィルターと、既知の技術によって構成されているが本発明のフィルターに可能な限り類似させたフィルターとを比較するために、７個の相互接続された並列共振部を有する第一並列分岐と、直列共振部の二重カスケード回路構成と、２個の並列共振部を有する第二並列分岐と、直列共振部と、ＤＭＳフィルターと、追加の直列共振部と、２個の並列共振部の二重カスケード回路構成とを含む参照用フィルターが設計された。
【００７０】
図７に示す本発明のフィルターと上述の参照用フィルターとを比較すると、通過帯域の位置と帯域幅が、両フィルターで同じであることが分かった。本発明のフィルターにおいては、通過帯域における挿入損失に関する劣化が最小限であり、阻止帯域付近における劣化減衰もわずかである。定在波比ＶＳＷＲを示すマトリクスパラメータＳ１１及びＳ２２でさえも、劣化がわずかな値を示す。
【００７１】
参照用フィルターにおいて周波数２６９０ＭＨｚで発生する破壊的な三次相互変調積は、本発明のフィルターにおいては低減されており、その低減の程度は１０ｄＢを超える。フィルター特性の実質的な変更やわずかな劣化もなく、相互変調積の抑制による改善が顕著であったことから、本発明により得られるメリットが明らかとなった。本発明の成果は、次の点でも見られる。本発明のようにコンデンサーが接続されていない既知の技術のフィルターにおいて、相互変調積を同様に低減するためには、第一並列共振部のカスケード率は１３とされる。このような高いカスケード率では、追加で必要となる面が大きすぎるため、問題外である。そのため、現実的な用途から除外される。本発明を利用することにより、非常に小さい面において同じ結果を得ることができる。
【００７２】
図８は、図７に示すフィルターを使用して、破壊的な相互変調積の発生又は消滅をどのように実証することができるかを示す。このために、例えば、図７のフィルターの入力に、特定の周波数範囲ｆ１及び１０ｄＢｍの強さの第一干渉音が加えられる。第二干渉周波数は、２５００ＭＨｚ〜２５７０ＭＨｚの周波数範囲ｆ２で変化して、フィルター入力に同様に加えられる。この第二干渉信号の強さは、５ｄＢｍである。
【００７３】
典型的なシステム要件によると、三次相互変調積の評価は、一定の周波数ｆＩＭＤ＝２６９０ＭＨｚ＝２＊ｆ２−ｆ１で行わなければならない。図８に、この方法を使用して図７のフィルターで測定された第一グラフＧ１を示す。第二グラフＧ２は、同じ方法でテストされた比較用フィルターを示す。ただし、比較用フィルターは、第一並列分岐に第一コンデンサーがない状態で実施されている。図８では、周波数に対して、対応する三次相互変調積の減衰がプロットされている。
【００７４】
図８を参照すると、第二グラフＧ２と比べて、本発明のフィルターのグラフＧ１では、特に相互変調積が最大となる臨界周波数２５７０ＭＨｚにおいて、発生する相互変調積に対する抑制が約１０ｄＢ向上していることが分かる。第三グラフＧ３は、第一並列分岐に第一コンデンサーがない状態で実施されているフィルター構成の性能を示している。ただし、このフィルター構成においては、カスケード接続された並列共振部の数が、上述の周波数２５７０において相互変調積を同じように抑制できる数まで増加されている。これは、カスケード率が１３のときにのみ可能であり、つまり、１３個の並列共振部の回路構成であることを意味する。
【００７５】
これは、第一並列分岐に４個のカスケード接続された並列共振部を有する本発明のフィルターと比較して、必要なフィルター面が大幅に減少することを意味する。上述した参照用フィルターの相対音響空間要件は、１．０である。本発明のフィルターの相対音響空間要件は、１．６である。一方、カスケード率１３を有するフィルター（図８中のグラフＧ３に対応）の相対音響空間要件は、２．８である。これは、上述の本発明のフィルターと比較すると、１．８倍増加した相対音響空間要件に対応する。あるいは、言い換えると、本発明によれば、対象のｆＩＭＤにおいて同じ抑制を行うと、音響空間要件を１．８倍削減することができる。
【００７６】
フィルター回路に、２つより多い強い干渉信号が発生することが考えられる。スマートフォンの４つの異なる周波数（２×セル方式、２×ＷＬＡＮ）で最大４つの同時発生的な強い伝送信号が予想される方向において、標準化が行われている。その結果、周波数が受信帯域内に位置する、複数の可能な追加の非線形混合物が発生し得る。これにより、受信感度が著しく減少する。この複数の可能な追加の非線形混合物についても、本発明によれば大幅に低減することができる。これにより、これらのあらゆる場合において、受信感度が向上したフィルターが提供される。
【００７７】
最初に説明した通り、カスケード率を変更した場合、カスケード接続された共振部の静電容量を調整してバランスをとる必要がある。図７に示すような、第一並列分岐において直列接続された４個の共振部及び第一コンデンサーＫ１を有する本発明のフィルターの場合、直列又は並列共振部の直列回路構成（カスケード）における全ての共振部が、同じ静電容量ＣＳ，Ｒを有することで可能となり、好ましい。
【００７８】
通例、ｍ個の共振部がカスケード接続されている場合、このカスケードの総静電容量ＣＳ，Ｒ，ｇｅｓは、ＣＳ，Ｒ，ｇｅｓ＝ＣＳ，Ｒ／ｍとなる。このカスケードに直列接続されたコンデンサーＫは、以下の容量ＣＫを有する。
ＣＫ＝ａ＊ＣＳ，Ｒ，ｇｅｓ，
このとき、１以上の量が選択されるものとする。
カスケード及びコンデンサーからの容量ＣＳ，ｇｅｓａｍｔは、以下で表される。
ＣＳ，ｇｅｓａｍｔ  ＣＫ／（ａ＋１）
それぞれが静電容量ＣＳ，Ｒを有するｍ個の共振部のカスケードにコンデンサーが並列接続されている実施形態では、このカスケードの総静電容量は、ＣＳ，Ｒ／ｍでＣＳ，Ｒ，ｇｅｓとなる。
【００７９】
このカスケードに並列接続されたコンデンサーＫは、容量ＣＫ＝ｂ＊ＣＳ，Ｒ，ｇｅｓ＝ｂ／ｍ＊ＣＳ，Ｒを有する。このとき、ｂも、１以上の値が選択されるものとする。
【００８０】
カスケード及びこのカスケードに並列なコンデンサーによる容量ＣＳ，ｇｅｓａｍｔは、以下で表される。
ＣＳ，ｇｅｓａｍｔ＝ＣＫ＊（１＋ｂ）／ｂ
【００８１】
本発明のフィルターにおける容量を測定するために、異なった好ましい測定方法が適用される２つの一般的な場合ＡとＢとに区別することができる。
【００８２】
場合Ａでは、フィルターは、カスケードＶＲＳ接続された直列共振部及びこの直列共振部に直列又は並列接続された第二コンデンサーＫ２から始まる。後続の第一並列分岐ＰＺ１にも、第一コンデンサーＫ１に直列又は並列接続された共振部のカスケードＶＲＰ１が含まれる。直列分岐には、カスケードＶＲＳ２接続された追加の直列共振部が存在する。少なくとも１つの追加の並列分岐ＰＺが、共振部の追加のカスケードＶＲＰ２を含む。
【００８３】
ラダー型フィルター又はサブフィルターの全ての並列分岐の総容量は、接続されているコンデンサーの有無に関わらず、ほぼ同じサイズとなるように選択されなければならない。ただし、第二フィルターポートＦＰ２における最後の並列分岐又はフィルター出力に限っては例外である。最後の並列分岐は、最終の並列分岐であり得る。直列分岐では、これ以上音響要素が（信号方向に）後続することはない。
【００８４】
前記コンデンサーを含む第二コンデンサーに接続された直列共振部の第一カスケードの総容量は、直列分岐における追加のカスケードＶＲＳ２の総容量の約２倍となるように計算することが好ましい。ただし、第二フィルターポートＦＰ２の最後の直列共振部又はフィルター出力に限っては例外である。最後の直列共振部は、最終の直列共振部であり得る。並列分岐では、これ以上音響要素が（信号方向に）後続することはない。
【００８５】
場合Ｂでは、フィルターは、第一コンデンサーＫ１に直列又は並列接続された共振部のカスケードＶＲＰ１を含む並列分岐から始まる。この後方に、直列分岐において、カスケードＶＲＳ接続された直列共振部及びこの直列共振部に直列又は並列接続されたコンデンサーＫ２が続く。直列分岐には、カスケードＶＲＳ２接続された追加の直列共振部も存在する。少なくとも１つの追加の並列分岐ＰＺが、共振部のカスケードＶＲＰ２を含む。
【００８６】
この場合、ラダー型フィルター又はサブフィルターの全てのカスケードの総容量（第二コンデンサーの有無に関わらず）がほぼ同じサイズとなるように選択されなければならない。ただし、第二フィルターポートＦＰ２の最後又は最終の直列共振部又はフィルター出力に限っては例外である。第一コンデンサー（コンデンサーＫ１を含む）に接続された並列共振部の第一カスケードＶＲＰ１の総容量は、並列分岐における追加のカスケードＶＲＰ２の総容量の約半分となるように計算することが好ましい。ただし、第二フィルターポートＦＰ２の最後の又は最終の並列分岐又はフィルター出力に限っては例外である。
以下に本願の出願当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
第一フィルター（Ｆ１）を含むフィルター回路であって、
−直列信号経路（ＳＬ）により第一フィルターポート（ＩＮ）と第二フィルターポート（ＯＵＴ）とが接続されており、
−回路ノード（ＳＫ）が直列信号経路内に配置され、前記回路ノード（ＳＫ）はそれぞれ並列分岐（ＰＺ）を介して固定電位に接続されており、
−共振部（ＲＳ、ＲＰ）又は共振部の回路構成（ＶＲＳ、ＶＲＰ）が、直列分岐及び前記並列分岐に配置されており、
−前記フィルター入力（ＩＮ）の最も近くに配置された第一並列分岐（ＰＺ１）は、並列共振部又は直列接続された複数の並列共振部の回路構成を含み、
−第一直列共振部、又は直列接続された複数の共振部の第一回路構成が、信号経路（ＳＰ）内に含まれ、かつ、前記フィルター入力（ＩＮ）の最も近くに配置されており、
−第一コンデンサー（Ｋ１）が、前記第一並列分岐（ＰＺ１）に直列又は並列接続されている、及び／又は、第二コンデンサー（Ｋ２）が、前記第一直列共振部、又は直列接続されている複数の共振部の前記第一回路構成に直列又は並列接続されている、フィルター回路。
［Ｃ２］
前記共振部は、音波によって動作する共振部として設計されている、［Ｃ１］に記載のフィルター回路。
［Ｃ３］
前記第一並列分岐における共振部の回路構成は、１個〜８個の直列の共振部の回路構成を含む、［Ｃ１］又は［Ｃ２］に記載のフィルター回路。
［Ｃ４］
第二コンデンサー（Ｋ２）は、前記第一直列共振部又は直列共振部の第一回路構成（ＶＲＳ１）と前記第一フィルターポート（ＦＰ１）との間において、直列信号経路に接続されている、又は、直列信号経路に並列にされており、
第一コンデンサー（Ｋ１）は、前記第一並列共振部（ＲＰ１）、又は前記第一並列分岐（ＰＺ１）における並列共振部の第一回路構成（ＶＲＰ１）に直列又は並列接続されている、［Ｃ１］〜［Ｃ３］のいずれか一項に記載のフィルター回路。
［Ｃ５］
前記第一フィルター（Ｆ１）は送信フィルター又は受信フィルターであり、
前記フィルター回路は、第一又は第二フィルターポート（ＦＰ１、ＦＰ２）に連結された１つ以上の受信分岐又は送信分岐を追加的に含み、前記送信分岐は異なる送信周波数帯域で送信を行うように設計され、前記受信分岐は異なる受信周波数帯域で受信を行うように設計されている、［Ｃ１］〜［Ｃ４］のいずれか一項に記載のフィルター回路。
［Ｃ６］
前記第一フィルター（Ｆ１）は、送受切換器の受信フィルター又は送信フィルターである、［Ｃ１］〜［Ｃ５］のいずれか一項に記載のフィルター回路。
［Ｃ７］
−前記フィルターは、第二コンデンサー（Ｋ２）が直列又は並列接続された直列共振部又は直列共振部（ＲＳ）の回路構成（ＶＲＳ１）から始まり、
−並列共振部の回路構成及びこの回路構成に並列又は直列接続されたコンデンサーの回路構成の容量の結果として、並列分岐はそれぞれ同じ総容量を有しており、
−前記信号線における最後又は最終の並列分岐は、前記総容量に関するこの規定から除外される、［Ｃ１］〜［Ｃ６］のいずれか一項に記載のフィルター回路。
［Ｃ８］
−前記フィルターは第一並列分岐（ＰＺ１）から始まり、前記第一並列分岐（ＰＺ１）においては、並列共振部又は並列共振部の回路構成（ＶＲＰ１）が第一コンデンサー（Ｋ１）に直列又は並列接続されており、
−直列共振部の回路構成及びこの回路構成に並列又は直列接続された第二コンデンサー（Ｋ２）の容量の結果として、直列共振部又は直列共振部（ＲＳ）の回路構成（ＶＲＳ）はそれぞれ同一の総容量を有しており、
−前記信号経路における最後又は最終の直列共振部、又は直列共振部の最後又は最終の回路構成は、前記総容量に関するこの規定から除外される、［Ｃ１］〜［Ｃ６］のいずれか一項に記載のフィルター回路。
［Ｃ９］
第二コンデンサー（Ｋ２）は、いずれの場合にも、前記第一共振部の前、前記最後の共振部の後、及び信号経路（ＳＬ）に配置された全ての共振部の間に配置されている、［Ｃ１］〜［Ｃ８］のいずれか一項に記載のフィルター回路。
［Ｃ１０］
前記信号経路（ＳＬ）には、ＤＭＳフィルター（ＤＭＳ）が直列接続されている、［Ｃ１］〜［Ｃ９］のいずれか一項に記載のフィルター回路。
［Ｃ１１］
前記フィルター回路はチップ部品として設計されており、
−前記共振部が、ＳＡＷシングルポート共振部として設計されており、
−前記共振部が、１つの共通のチップ上に配置されており、
−前記チップ上の第一及び／又は第二コンデンサー（Ｋ１、Ｋ２）は平板コンデンサーとして実現されており、前記平板コンデンサーは２つの平板コンデンサー電極を有し、前記２つの平板コンデンサー電極は、前記２つの平板コンデンサー電極の間に配置されたストリップ導体及び誘電体層に対向しており、
−前記誘電体層と、前記チップ部品の追加の機能層とは、１つの製造工程で作成され、同じ材料及び同じ層厚を有しており、
−前記コンデンサーの下部電極は、前記シングルポート共振部のメタライゼーションにより形成され、
−前記コンデンサーの上部電極は、前記フィルターの端子パッド上に作成されるパッドの肥厚化により形成される、［Ｃ１］〜［Ｃ１０］のいずれか一項に記載のフィルター回路。
［Ｃ１２］
−前記コンデンサー電極の間の前記誘電体層は、前記フィルター回路の交差するストリップ導体部分間の絶縁に使用される絶縁層と共に作成される、［Ｃ１１］に記載のフィルター回路。
［Ｃ１３］
−前記コンデンサー電極間の面全体に形成された層は、機械特性、特に剛化性について温度係数が正である材料を有する前記フィルター回路の温度係数を最小化する誘電体層として機能し、コンデンサーの領域では、前記上部コンデンサー電極が、前記コンデンサーの領域内の前記誘電体層に追加的に形成されている、［Ｃ１１］に記載のフィルター回路。
［Ｃ１４］
コンデンサーは、前記第一フィルターを有する前記チップのラダー型回路として設計されておらず、ＬＴＣＣに一体化されている、又は、外部のディスクリートコンデンサーとして積層体に一体化されている、［Ｃ１］〜［Ｃ１０］のいずれか一項に記載のフィルター回路。
［Ｃ１５］
共振部構成には、複数のカスケード接続された共振部が含まれており、
前記フィルター回路内の前記共振部のカスケード率は、前記フィルター入力からの距離が増加するにつれ減少する、［Ｃ１］〜［Ｃ１４］のいずれか一項に記載のフィルター回路。
【００８７】
用語と符号のリスト  
Ｆ１    第一フィルター  
ＦＰ１    第一フィルターポート、フィルター入力（一例）  
ＦＰ２    第二フィルターポート、フィルター出力（一例）  
Ｇ１    第一グラフ  
Ｇ２    第二グラフ  
Ｇ３    第三グラフ  
Ｋ１    第一コンデンサー（並列分岐内）  
Ｋ２    第二コンデンサー（直列信号経路内）  
ＬＰ    インダクタンス（並列分岐内）  
ＬＳ    インダクタンス（信号経路内）  
ＰＺ    並列分岐  
ＲＰ    共振部（並列分岐内）  
ＲＳ    共振部（直列信号経路内）  
ＳＫ    回路ノード（直列分岐内、被接続側）  
ＳＬ    直列信号経路（接続側）  
ＶＲＰ    共振部の回路構成（並列分岐内）  
ＶＲＳ    共振部の回路構成（信号経路内）  
【図１Ａ】
0006668332.tif 000002
【図１Ｂ】
0006668332.tif 000003
【図１Ｃ】
0006668332.tif 000004
【図１Ｄ】
0006668332.tif 000005
【図１Ｅ】
0006668332.tif 000006
【図２】
0006668332.tif 000007
【図３】
0006668332.tif 000008
【図４】
0006668332.tif 000009
【図５】
0006668332.tif 000010
【図６】
0006668332.tif 000011
【図７】
0006668332.tif 000012
【図８】
0006668332.tif 000013
【図９】
0006668332.tif 000014