(57)【特許請求の範囲】
【請求項１】
半導体構造体を形成する方法であって、
光検出器の上方及び回りに少なくとも１つの封入層を形成することと、
前記少なくとも１つの封入層を形成した後で、前記光検出器の材料を熱結晶化させることと、
前記光検出器の材料を熱結晶化させた後で、前記少なくとも１つの封入層上に、及び少なくとも１つのデバイスの上方に共形封止層を形成することと、
を含み、
前記共形封止層は、前記少なくとも１つの封入層内の亀裂を封止するように構成され、
前記光検出器及び前記少なくとも１つのデバイスは同じ基板上にあり、
前記少なくとも１つのデバイスは、相補型金属酸化膜半導体デバイス又は受動フォトニクス・デバイスを含む、
方法。
【請求項２】
前記光検出器の材料を熱結晶化させることが、前記少なくとも１つの封入層内に亀裂を形成し、
前記共形封止層が前記亀裂を塞ぐ、
請求項１に記載の方法。
【請求項３】
前記共形封止層を形成することは、急速熱化学気相堆積を用いてシリコン窒化物層を形成することを含む、請求項１に記載の方法。
【請求項４】
前記少なくとも１つのデバイスがトランジスタを含み、
前記光検出器の上方の前記共形封止層の第１の部分をマスクすることと、
前記トランジスタの上方から前記共形封止層の第２の部分を除去することと、
をさらに含む、請求項１に記載の方法。
【請求項５】
前記トランジスタの上方の前記共形封止層の第２の部分を除去した後で、前記トランジスタ上にシリサイドを形成することと、
前記トランジスタと、前記光検出器の上方の前記共形封止層の前記第１の部分との両方の上に障壁層を形成することと、
をさらに含む、請求項４に記載の方法。
【請求項６】
前記共形封止層を形成することは、急速熱化学気相堆積を用いてシリコン窒化物層を形成することを含み、
前記障壁層を形成することは、プラズマ支援化学気相堆積を用いて別のシリコン窒化物層を形成することを含む、
請求項５に記載の方法。
【請求項７】
前記少なくとも１つのデバイスがレーザ回折格子型結合器を含み、
前記光検出器の上方の前記共形封止層の第１の部分と、前記レーザ回折格子型結合器の上方の前記共形封止層の第２の部分との両方の上に障壁層を形成することと、
前記レーザ回折格子型結合器の上方の前記障壁層の部分を除去することと、
をさらに含む、請求項１に記載の方法。
【請求項８】
前記少なくとも１つのデバイスが第１のデバイス及び第２のデバイスを含み、前記共形封止層は、前記第１のデバイス、前記第２のデバイス、及び前記少なくとも１つの封入層の上方に形成され、
前記第１のデバイスの上方から前記共形封止層の一部分を除去することと、
前記第１のデバイス上、並びに前記第２のデバイス及び前記少なくとも１つの封入層の両方の上方の前記共形封止層の上に、障壁層を形成することと、
前記第２のデバイスの上方の前記障壁層の部分を除去することと、
をさらに含む、請求項１に記載の方法。
【請求項９】
前記共形封止層を形成する前に、前記少なくとも１つのデバイス上に窒化物層を形成することをさらに含み、前記共形封止層は、前記窒化物層の上に形成される、請求項１に記載の方法。
【請求項１０】
前記少なくとも１つのデバイスは、抵抗器を含む、請求項９に記載の方法。
【請求項１１】
半導体構造体を形成する方法であって、
相補型金属酸化膜半導体（ＣＭＯＳ）デバイス、受動フォトニクス・デバイス、及び光検出器材料を基板上に形成することと、
前記ＣＭＯＳデバイス、前記受動フォトニクス・デバイス、及び前記光検出器材料の上方に封入層を形成することと、
前記ＣＭＯＳデバイス及び前記受動フォトニクス・デバイスの上方の前記封入層の部分を除去することと、
前記光検出器材料を結晶化させることと、
前記ＣＭＯＳデバイスの上方、前記受動フォトニクス・デバイスの上方、及び前記光検出器材料の上方の前記封入層の部分の上に、共形封止層を形成することと、
を含む方法。
【請求項１２】
前記ＣＭＯＳデバイスの上方の前記共形封止層の部分を除去することと、
前記ＣＭＯＳデバイス上、及び前記光検出器材料の上方の前記共形封止層の部分の上に障壁層を形成することと、
をさらに含む、請求項１１に記載の方法。
【請求項１３】
前記受動フォトニクス・デバイスの上方及び前記光検出器材料の上方の前記共形封止層上に、障壁層を形成することと、
受動フォトニクス・デバイスの上方の前記障壁層の部分を除去することと、
をさらに含む、請求項１１に記載の方法。
【請求項１４】
前記封入層を形成することは、前記結晶化の前にプラズマ支援化学気相堆積を用いて少なくとも１つのシリコン窒化物層を形成することを含み、
前記共形封止層を形成することは、前記結晶化の後で急速熱化学気相堆積を用いてシリコン窒化物層を形成することを含む、
請求項１１に記載の方法。
【請求項１５】
前記光検出器材料を結晶化させることが、前記封入層内に亀裂を形成し、
前記共形封止層が前記亀裂を塞ぐ、
請求項１４に記載の方法。
【請求項１６】
前記基板上に前記光検出器材料を形成する前に、前記ＣＭＯＳデバイス及び前記受動フォトニクス・デバイスの上方に窒化物層を形成することと、
前記封入層を形成した後で、前記受動フォトニクス・デバイスの上方の前記窒化物層の部分を除去することと、
をさらに含み、
前記共形封止層の一部分が、前記ＣＭＯＳデバイスの上方の前記窒化物層の部分の上に直接形成される、
請求項１１に記載の方法。
【請求項１７】
基板上の第１のデバイス、第２のデバイス、及び光検出器と、
前記光検出器の上方及び回りの封入層と、
前記第１のデバイス上、及び前記光検出器の上方の前記封入層上の共形窒化物封止層と、
前記第２のデバイス上、及び前記光検出器の上方の前記共形窒化物封止層上の窒化物障壁層と、
を含む半導体構造体。
【請求項１８】
前記共形窒化物封止層が前記封入層内の亀裂を塞ぐように構成される、請求項１７に記載の構造体。
【請求項１９】
前記第１のデバイスが受動フォトニクス・デバイスを含み、
前記第２のデバイスがトランジスタを含む、
請求項１７に記載の構造体。
【請求項２０】
基板上の光検出器材料と、
前記光検出器材料上の第１のシリコン窒化物層と、
前記第１のシリコン窒化物層上、及び前記光検出器材料の上方の第２のシリコン窒化物層と、
前記第２のシリコン窒化物層上、及び前記光検出器材料の上方の酸化物層と、
前記酸化物層上、及び前記光検出器材料の上方の第３のシリコン窒化物層と、
前記第３のシリコン窒化物層上、及び前記光検出器材料の上方の第４のシリコン窒化物層と、
前記第４のシリコン窒化物層上、及び前記光検出器材料の上方の共形シリコン窒化物封止層と、
前記共形シリコン窒化物封止層上、及び前記光検出器材料の上方のシリコン窒化物障壁層と、
を含む半導体構造体。
【請求項２１】
前記基板上のトランジスタをさらに含み、前記シリコン窒化物障壁層は、前記トランジスタの上方に前記共形シリコン窒化物封止層を伴わずに前記トランジスタ上に存在する、請求項２０に記載の構造体。
【請求項２２】
前記基板上の受動フォトニクス・デバイスをさらに含み、前記共形シリコン窒化物封止層は、前記受動フォトニクス・デバイスの上方の前記シリコン窒化物障壁層を伴わずに前記受動フォトニクス・デバイス上に存在する、請求項２０に記載の構造体。
【請求項２３】
前記基板上又は前記基板内の抵抗器と、
前記抵抗器の直接上の別のシリコン窒化物層と、
をさらに含み、前記共形シリコン窒化物封止層は、前記抵抗器の上方で他のシリコン窒化物層の直接上に存在し、前記シリコン窒化物障壁層は、前記抵抗器の上方で前記共形シリコン窒化物封止層の直接上に存在する、
請求項２０に記載の構造体。
【請求項２４】
前記基板上又は前記基板内の抵抗器をさらに含み、
前記共形シリコン窒化物封止層は、前記抵抗器の直接上に存在し、
前記シリコン窒化物障壁層は、前記抵抗器の上方で前記共形シリコン窒化物封止層の直接上に存在する、
請求項２０に記載の構造体。
【請求項２５】
前記共形シリコン窒化物封止層は、前記第２のシリコン窒化物層、前記第３のシリコン窒化物層、前記第４のシリコン窒化物層、及び前記酸化物層を通って延びる亀裂を塞ぐように構成される、請求項２０に記載の構造体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体デバイス及びそれを形成する方法に関し、より具体的には、集積フォトニック半導体デバイスに関する。
【背景技術】
【０００２】
相補型金属酸化膜半導体（ＣＭＯＳ）集積回路には、銅の帯域幅限界を超えるための光伝送構造体の使用が増えている。高速スイッチングにおけるフォトニック・デバイス及びデータ通信における送受信デバイスの両方の使用は、光信号及び電気信号の両方を単一の集積デバイス内で処理する利点を強調するほんの数例に過ぎない。例えば、集積フォトニック・デバイスは、単一のシリコン基板上に製造することができる光検出器及びＣＭＯＳ型デバイスの両方を含むことができる。しかし、製造プロセス中、ある特定のプロセスは、１つの型式のデバイス（例えば、ＣＭＯＳ  ＦＥＴ）の形成及び／又は動作のために有益であり又は必要であるが、他の型式のデバイス（例えば、光検出器）の形成及び／又は動作のためには有害な場合がある。
【０００３】
例えば、光デバイス及びＣＭＯＳデバイスの両方の上のシリサイドをブロックするために単一の窒化物を使用することは、低い性能及び収率をもたらすことになる。さらに、封入剤の中でのゲルマニウムの再結晶化が封入剤に亀裂を生じさせて、その後の湿式化学処理（例えば、シリサイド・プロセス中）でゲルマニウムがエッチング除去される可能性がある。受動フォトニクスの上方のシリサイド保護に使用される誘電体は、一様ではない（即ち、場所により厚過ぎるか又は薄過ぎる）ことがあり、これが過度の光損失又はクロストークを引き起す。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従って、集積フォトニック・デバイス内でフォトニック型デバイスと非フォトニック型デバイスの両方の完全性を製造プロセス中、維持することが、とりわけ有利であり得る。
【課題を解決するための手段】
【０００５】
本発明の第１の態様において、半導体構造体を形成する方法がある。この方法は、光検出器の上方及び回りに少なくとも１つの封入層を形成することと、少なくとも１つの封入層を形成した後で、光検出器の材料を熱結晶化（ｔｈｅｒｍａｌｌｙ  ｃｒｙｓｔａｌｌｉｚｉｎｇ)させることと、光検出器の材料を熱結晶化させた後で、少なくとも１つの封入層上に、及び少なくとも１つのデバイスの上方に共形封止層を形成することと、を含む。共形封止層は、少なくとも１つの封入層内の亀裂を封止するように構成される。光検出器及び少なくとも１つのデバイスは、同じ基板上にある。この少なくとも１つのデバイスは、相補型金属酸化膜半導体デバイス又は受動フォトニクス・デバイスを含む。
【０００６】
本発明の別の態様において、半導体構造体を形成する方法がある。この方法は、相補型金属酸化膜半導体（ＣＭＯＳ）デバイス、受動フォトニクス・デバイス、及び光検出器材料を基板上に形成することと、ＣＭＯＳデバイス、受動フォトニクス・デバイス、及び光検出器材料の上方に封入層を形成することと、ＣＭＯＳデバイス及び受動フォトニクス・デバイスの上方の封入層の部分を除去することと、光検出器材料を結晶化させることと、ＣＭＯＳデバイスの上方、受動フォトニクス・デバイスの上方、及び光検出器材料の上方の封入層の部分の上に、共形封止層を形成することと、を含む。
【０００７】
本発明の別の態様において、基板上の第１のデバイス、第２のデバイス、及び光検出器と、光検出器の上方及び回りの封入層と、第１のデバイス上、及び光検出器の上方の封入層上の共形窒化物封止層と、第２のデバイス上、及び光検出器の上方の封入層上の窒化物障壁層と、を含む半導体構造体がある。
【０００８】
本発明の別の態様において、基板上の光検出器材料と、光検出器材料上の第１のシリコン窒化物層と、第１のシリコン窒化物層上、及び光検出器材料の上方の第２のシリコン窒化物層と、第２のシリコン窒化物層上、及び光検出器材料の上方の酸化物層と、酸化物層上、及び光検出器材料の上方の第３のシリコン窒化物層と、第３のシリコン窒化物層上、及び光検出器材料の上方の第４のシリコン窒化物層と、第４のシリコン窒化物層上、及び光検出器材料の上方の共形シリコン窒化物封止層と、共形シリコン窒化物封止層上、及び光検出器材料の上方のシリコン窒化物障壁層と、を含む半導体構造体がある。
【０００９】
本発明は、以下の詳細な説明において、本発明の例示的な実施形態の非限定的な例として示される複数の図面を参照しながら、説明される。
【図面の簡単な説明】
【００１０】
【図１】本発明の態様による構造体及び加工ステップを示す。
【図２】本発明の態様による構造体及び加工ステップを示す。
【図３】本発明の態様による構造体及び加工ステップを示す。
【図４】本発明の態様による構造体及び加工ステップを示す。
【図５】本発明の態様による構造体及び加工ステップを示す。
【図６】本発明の態様による構造体及び加工ステップを示す。
【図７】本発明の態様による構造体及び加工ステップを示す。
【図８】本発明の態様による構造体及び加工ステップを示す。
【図９】本発明の態様による構造体及び加工ステップを示す。
【図１０】本発明の態様による構造体及び加工ステップを示す。
【図１１】本発明の態様による構造体及び加工ステップを示す。
【図１２】本発明の態様による構造体及び加工ステップを示す。
【図１３】本発明の態様による構造体及び加工ステップを示す。
【図１４】本発明の態様による構造体及び加工ステップを示す。
【図１５】本発明の態様による実施を示す。
【発明を実施するための形態】
【００１１】
本発明は、半導体デバイス及びそれを形成する方法に関し、より具体的には、集積フォトニック半導体デバイスに関する。本発明の態様によれば、単一のシリコン基板上でＣＭＯＳデバイスと共に集積されたフォトニクス・デバイスの封入層上に、高度に共形のシリコン窒化物封止層が形成される。実施形態において、封入層によって封入されたゲルマニウムを熱結晶化させた後、例えば、急速溶融成長（ＲＭＧ）プロセスを用いて、光検出器の部分を形成することになるゲルマニウムを結晶化させた後、封入層上に窒化物封止層が形成される。窒化物封止層は、結晶化プロセス中に封入層内に形成された亀裂を埋め、従って、亀裂を通じたゲルマニウムの外方拡散（ｏｕｔ−ｄｉｆｆｕｓｉｏｎ）及び／又は薬品侵食（ｃｈｅｍｉｃａｌ  ａｔｔａｃｋ）を有利に防止する。このようにして、本発明の実施は、性能及び収率を向上させる。
【００１２】
本発明の態様によれば、共形窒化物封止層は、受動フォトニクス・デバイス（レーザ回折格子型結合器、波長分割マルチプレクサ及びデマルチプレクサなど）及びＣＭＯＳデバイス（精密ポリシリコン抵抗器など）の上方に形成することができる。実施形態において、共形窒化物封止層は、急速熱化学気相堆積（ＲＴＣＶＤ）を用いて形成され、シリコン窒化物障壁層は、共形窒化物封止層の上にプラズマ支援化学気相堆積（ＰＥＣＶＤ）を用いて形成される。
【００１３】
例示的な実施において、窒化物障壁層は、レーザ回折格子型結合器の上方から窒化物障壁層の一部分を除去し、レーザ回折格子型結合器の上方の共形窒化物封止層のみを残すように、パターン形成される。例示的な実施において、共形窒化物封止層は、ＣＭＯＳトランジスタの上方から共形窒化物封止層の一部分を除去するようにパターン形成され、次にＣＭＯＳトランジスタがシリサイド化され、シリサイド化されたＣＭＯＳトランジスタの上方に窒化物障壁層が形成される。このように、複数のシリコン窒化物層は、設計者が所与のデバイスに対して４つの一意のシリコン窒化物の組合せから特定の組合せを選択することを可能にして、以下の、改善された窒化物厚の均一性、改善された窒化物の共形性、改善されたホウ素外方拡散、及び熱サイクル、という特性のうちの１つ又は複数を達成することにより、性能及び収率を改善する。また、窒化物の厚さ及び窒化物膜を形成するのに用いられるプロセス化学に応じて、デバイスの応力を修正してデバイス性能を向上させることができる。
【００１４】
本発明の構造体は、半導体構造体内に実装することができ、これは多くの異なるツールを用いて多くの方法で製造することができる。とはいえ一般に、マイクロメートル及びナノメートル・スケールの寸法の半導体実装を形成する方法論及びツールが用いられる。半導体実装を製造するのに使用される方法論、即ち技術は、集積回路（ＩＣ）技術から採用されたものである。例えば、半導体実装は、ウェハ上に構築され、ウェハの上面の上で光リソグラフィ・プロセスによってパターン形成された材料の膜内に実現される。具体的には、半導体実装物の製造は、（ｉ）基板上に材料薄膜を堆積すること、（ｉｉ）光リソグラフィック・イメージングによって、膜上にパターン形成されたマスクを施工すること、及び（ｉｉｉ）マスクに対して選択的に膜をエッチングすること、という３つの基本構成ブロックを使用する。
【００１５】
本明細書で説明する構造体及びプロセスは、例えば、ゲルマニウム（Ｇｅ）光検出器などのフォトニック・デバイスと、ＦＥＴトランジスタなどのＣＭＯＳデバイスとの両方を含む、ＣＭＯＳ集積ナノフォトニクス・デバイスの例示的な実施形態を提供する。ＣＭＯＳ集積ナノフォトニック回路内で、ゲルマニウム又はＩＩＩ−Ｖ化合物などの結晶材料を、それらの高い量子収率に基づいて光検出器コンポーネントの活性要素として使用することができる。急速溶融成長技術を用いると、物理気相堆積（ＰＶＤ）、プラズマ支援化学気相堆積（ＰＥＣＶＤ）、及び急速熱化学気相堆積（ＲＴＣＶＤ）などの技術を用いて、膜（例えば、ゲルマニウム）を非晶質状態で低温において堆積させ、その後、熱結晶化させることができる。外方拡散の結果としての結晶欠陥及び汚染を防止するために、結晶化プロセス中に、光検出器の活性領域を形成するゲルマニウム材料を、多層膜積層体を用いて封入することができる。従って、１つ又は複数の例示的な実施形態による封入用の多層膜積層体について説明する。
【００１６】
単結晶ゲルマニウム活性領域を作成するために、ゲルマニウム膜を堆積させた半導体ウェハを約１１００℃に加熱することによって、堆積されたゲルマニウム膜を結晶化させることができる。９４０℃付近でゲルマニウム膜は固体状態から液体状態に変態する。その後の冷却段階中に、液体ゲルマニウムは、変態して、例えば光検出器活性領域を形成するための単結晶ゲルマニウム材料として固体に戻る。このゲルマニウム結晶化プロセス中に封入積層体が利用されない場合、液体及び／又は気体形態のゲルマニウムは、半導体ウェハの他の部分及び／又はプロセス・チャンバ（例えば、熱アニールのために使用されるチャンバ）を汚染することがある。
【００１７】
代替的に、封入積層体が用いられると、熱結晶化プロセス中に封入積層体内に亀裂が形成されることがある。封入積層体内に１つ又は複数の亀裂が生じると、ゲルマニウムが外方拡散して集積デバイス及び／又はプロセス・チャンバの汚染を引き起すことがある。さらに、封入物内の亀裂の存在により、下層のゲルマニウムがその後の湿式洗浄により生じる薬品侵食を受けることがある。例えば、シリサイド形成プロセス中に、湿式洗浄プロセスの際に使用される薬品が、封入積層体内のいずれかの亀裂を介してゲルマニウムと接触することがある。従って、ゲルマニウムの全体又は一部が湿式洗浄薬品によって溶解されることがある。
【００１８】
図１〜図１４は、本発明の態様による構造体及びそれぞれの加工ステップを示す。本発明のプロセス・フローは、図１に示す初期構造体１００を準備することで開始することができる。実施形態において、構造体１００は、集積フォトニック半導体構造体を含み、これは、例えばゲルマニウム（Ｇｅ）光検出器を製造するためのフォトニック・デバイス形成領域１０１と、電界効果トランジスタ（ＦＥＴ）１０４、ポリシリコン抵抗器１０５、拡散抵抗器１０６、及び精密ポリシリコン抵抗器１０７などの１つ又は複数のＣＭＯＳデバイスを含んだＣＭＯＳ領域１０３と、偏光スプリッタ回転子１０９、波長分割マルチプレクサ１１０、及びレーザ回折格子型結合器１１１などの１つ又は複数の受動フォトニクス・デバイスを含んだ受動フォトニクス領域１０８と、を含む。集積フォトニック半導体構造体１００は、光導波路１１６、埋込み酸化物（ＢＯＸ）領域１１８、浅いトレンチ分離（ＳＴＩ）領域１２０、及びシリコン基板１２２をさらに含むことができる。ＢＯＸ領域１１８は、シリコン基板１２２の上方に配置される。光導波路１１６は、構造体１００の絶縁体上シリコン（ＳＯＩ）層（図示せず）内に形成することができ、それにより、光導波路１１６を囲むＳＴＩ領域１２０及びＢＯＸ領域１１８が光閉じ込め（即ち、クラッディング）及び低損失導波を助長する。さらに、ＳＴＩ領域１２０は、種々のデバイス間の電気絶縁を提供することができる。
【００１９】
上で説明した構造体１００は、当業者に知られた従来の技術を用いて作製することができる。例えば、ＦＥＴ１０４は、ゲート誘電体１２４、ポリシリコン・ゲート１２６、スペーサ酸化物領域１２８、スペーサ窒化物領域１３０、ウェル領域１３１（ＳＯＩ層内に形成される）、ソース／ドレイン（Ｓ／Ｄ）領域１３２（ＳＯＩ層内に形成される）、並びにハロ及び拡張インプラント（図示せず）を含むことができ、これら全ては従来のＣＭＯＳ材料並びにフォトリソグラフィック・マスキング、エッチング、堆積、及びイオン注入などのプロセスを用いて形成される。同様に、ポリシリコン抵抗器１０５、拡散抵抗器１０６、及び精密ポリシリコン抵抗器１０７は、従来のＣＭＯＳ材料及びプロセスを用いて形成することができる。さらに、偏光スプリッタ回転子１０９、波長分割マルチプレクサ１１０、及びレーザ回折格子型結合器１１１は、従来のフォトニクス材料及びプロセスを用いて形成することができる。例えば、レーザ回折格子型結合器１１１は、非周期的な構造を、ＳＯＩ層を貫通してＳＴＩ、ＢＯＸ、及び窒化物層で囲まれるようにＳＯＩ層内にエッチングすることによって形成することができ、その結果、レーザからの光又はオフチップのレーザから光を伝える光ファイバからの光が、レーザ回折格子型結合器を介して、オンチップのシリコン導波路に断熱的に低損失で結合されるようになっている。
【００２０】
図２に示すように、シリコン窒化物層１４０が、デバイス及び構造体１００の表面の上にブランケット堆積され、酸化物層１４２が、シリコン窒化物層１４０の上に堆積される。シリコン窒化物層１４０は、低応力のプラズマ支援化学気相堆積（ＰＥＣＶＤ）プロセスを用いて堆積させることができ、約１００−１０００Åの範囲の厚さを有することができる（但し、他の堆積プロセス及び厚さを使用することもできる）。酸化物層１４２は、ＰＥＣＶＤ又は低温熱活性化ＣＶＤプロセスを用いて堆積させることができ、約２００−２０００Åの範囲の厚さを有することができる（但し、他の堆積プロセス及び厚さを使用することもできる）。
【００２１】
図３に示すように、光導波路１１６の上方の領域からシリコン窒化物層１４０及び酸化物層１４２の一部分が除去され、光導波路１１６の上方にゲルマニウム（Ｇｅ）光検出器１４４が形成される。シリコン窒化物層１４０及び酸化物層１４２の一部分は、従来のマスキング及びエッチングを用いて除去することができ、これは、酸化物層１４２の上にフォトレジスト材料を塗布することと、フォトレジストを所望のパターンの放射に露光することと、露光されたフォトレジストを、レジスト現像剤を用いて現像することと、シリコン窒化物層１４０及び酸化物層１４２をパターン形成されたフォトレジストを通してエッチング（乾式エッチング及び／又は湿式エッチング）することと、残りのフォトレジストをアッシング又はストリッピングによって除去することと、を含むことができる。
【００２２】
シリコン窒化物層１４０及び酸化物層１４２の一部分を除去した後、従来のプロセスを用いてＧｅ光検出器１４４を形成することができる。例えば、約５０Åの薄い酸化物層１４６を光導波路構造体１１６及びＳＴＩ領域１２０の一部分の上に形成することができる。薄い酸化物層１４６は、ＣＶＤ又はＰＥＣＶＤプロセスを用いて形成することができる。さらに、約４００Åの薄いシリコン窒化物層１４８を薄い酸化物層１４６の上に形成することができる。薄いシリコン窒化物層１４８は、ＰＥＣＶＤプロセスを用いて形成することが好ましい。開口（窓）１５０が薄い酸化物層１４６及び薄いシリコン窒化物層１４８を貫通して形成され、光導波路１１６の上面を露出させる。開口１５０は、薄い酸化物層１４６及び薄いシリコン窒化物層１４８を、前述の様に、パターン形成されたレジスト層を通してエッチングすることによって形成することができる。Ｇｅ光検出器１４４を形成することは、開口１５０の内部及び薄いシリコン窒化物層１４８の上方の両方にＧｅの層を（例えば、ＰＥＣＶＤを用いて）堆積させることと、Ｇｅ層の上面にシリコン窒化物（Ｓｉ３Ｎ４）ハード・マスク層１５４を形成することと、フォトレジスト・マスク及びエッチングを用いてシリコン窒化物ハード・マスク層１５４をパターン形成することと、パターン形成されたシリコン窒化物ハード・マスク１５４の残りの部分で覆われていないＧｅ層の部分をエッチングすることによってＧｅ層をパターン形成することと、によってＧｅ活性領域１５２を形成することをさらに含む。
【００２３】
Ｇｅ活性領域１５２の形成中に、Ｇｅ活性領域１５２の一部分が開口１５０を埋めて、Ｇｅ活性領域１５２と光導波路１１６のシリコン材料との接触を確立する。そのような接触は、Ｇｅ活性領域１５２が、後のプロセス段階でＧｅ活性領域１５２の結晶化プロセスの際に光導波路１１６のシリコン材料をシード層として利用することを可能にする。Ｇｅ活性領域１５２の底部の残りの領域（即ち、開口１５０内の部分以外の他の部分）は、薄い酸化物層１４６及び薄いシリコン窒化物層１４８によって光導波路１１６から分離される。このＧｅ活性領域１５２の一部分と光導波路１１６との分離は、Ｇｅ活性領域１５２からのゲルマニウムと光導波路１１６のシリコンとの混合の回避を容易にする。例えば、そのような混合の１つの影響は、Ｇｅ活性領域１５２の応答度を低下させ、従って形成される光検出器１４４の応答度を低下させることになる。
【００２４】
光導波路１１６内を横切る光信号は、薄い酸化物層１４６及び薄いシリコン窒化物層１４６を通してＧｅ活性領域１５２が受け取ることができる。Ｇｅ活性領域１５２が受け取るいずれの受信光信号も、層１４６及び層１４８により、層１４６及び層１４８の厚さに基づいて減衰されるが、光検出器１４４の動作及び感度を妨げないように減衰は十分に小さい。
【００２５】
図４に示すように、複数の封入層１６２、１６４、１６６、１６８が構造体の上面の上に形成される。図示したように、シリコン窒化物層１６２は、薄いシリコン窒化物層１４８の露出表面、Ｇｅ活性領域１５２、シリコン窒化物ハード・マスク層１５４、及び酸化物層１４２の上に堆積される。シリコン窒化物層１６２は、ＰＥＣＶＤプロセスを用いて堆積されることが好ましい。シリコン窒化物層１６２は、約１００−１０００Åの範囲の厚さを有することができる。好ましくは、シリコン窒化物層１６２は、およそ５００Åの厚さを有し、その後で堆積される層、例えば、酸化物層１６４及びシリコン窒化物層１６６のためのバッファ層として機能する。
【００２６】
さらに図４を参照すると、シリコン窒化物層１６２の上方に酸化物層１６４がＰＥＣＶＤ又は低温熱活性化ＣＶＤ堆積プロセスを用いて堆積される。酸化物層１６４は、約１００−２０００Åの範囲の厚さを有することができる。好ましくは、酸化物層１６４は、およそ５００Åの厚さを有し、Ｇｅ活性領域１５２の結晶化溶融プロセス中のゲルマニウムの膨張を軽減する。酸化物層１６４の上方にシリコン窒化物層１６６がＰＥＣＶＤプロセスを用いて堆積される。シリコン窒化物層１６６は、約５００−３０００Åの範囲の厚さを有することができる。好ましくは、シリコン窒化物層１６６は、およそ１０００Åの厚さを有し、結晶化溶融プロセス中のゲルマニウムの膨張を軽減する。別のシリコン窒化物層１６８が、シリコン窒化物層１６６の上方に急速熱化学気相堆積（ＲＴＣＶＤ）プロセスを用いて堆積される。シリコン窒化物層１６８は、約５００−２０００Åの範囲の厚さを有することができる。好ましくは、シリコン窒化物層１６８は、およそ１０００Åの厚さを有し、継ぎ目の封止材、及びＰＥＣＶＤモルフォロジのコントローラとして機能する。
【００２７】
図５に示すように、マスク１７０が光検出器１４４の上方に形成される。マスク１７０は、光リソグラフィを用いてパターン形成されるフォトレジストを含むことができる。層１６２、１６４、１６６、及び１６８の、マスク１７０によって覆われない部分が、受動フォトニクス及びＣＭＯＳデバイスの上方から除去される。層１６２、１６４、１６６、及び１６８の除去は、酸化物層１４２上で終了する反応性イオン・エッチング（ＲＩＥ）プロセスなどの乾式エッチングを含む１つ又は複数のエッチング・プロセスを用いて行うことができる。
【００２８】
図６に示すように、マスク１７０及び酸化物層１４２が除去される。マスク１７０は、従来のアッシング又はストリッピング・プロセスを用いて除去することができる。酸化物層１４２は、窒化物に対して高度に選択的な、ＨＦ（フッ化水素酸）を用いる湿式エッチングなどのエッチング・プロセスを用いて除去することができる。酸化物層１４２の除去は窒化物層１４０の部分を露出させる。
【００２９】
図７に示すように、マスク１７２ａが、ポリシリコン抵抗器１０５及び拡散抵抗器１０６の上方のシリコン窒化物層１４０の上に形成される。さらに、マスク層１７２ｂが、光検出器１４４の上方のシリコン窒化物層１６８の上に形成される。マスク１７２ａ及び１７２ｂは、パターン形成されるフォトレジストを含むことができる。マスク１７２ａ及び１７２ｂを形成した後、シリコン窒化物層１４０のマスクされていない部分が、例えばＲＩＥプロセスを用いて、除去される。実施形態において、シリコン窒化物層１４０の一部分の除去により、ＦＥＴ１０４、精密ポリ抵抗器１０７、偏光スプリッタ回転子１０９、マルチプレクサ１１０及びレーザ回折格子型結合器１１１のうちの１つ又は複数が露出される。
【００３０】
図８に示すように、シリコン窒化物層１４０を図７に示すようにパターン形成した後、Ｇｅ活性領域１５２のゲルマニウムを結晶化させる。例えば、Ｇｅ活性領域１５２は、ゲルマニウム膜を堆積させた半導体ウェハを約１１００℃に加熱することによって結晶化させる（即ち、Ｇｅ活性領域１５２内に単結晶ゲルマニウムを生成する）ことができる。９４０℃近辺でゲルマニウム膜が固体状態から液体状態に変態する。その後の冷却段階中に、液体ゲルマニウムは、変態して、単結晶ゲルマニウム材料として固体に戻る。
【００３１】
さらに図８を参照すると、結晶化プロセスは、封入層１６２、１６４、１６６、１６８を貫通してＧｅ活性領域１５２のゲルマニウムにまで延びる亀裂１７４をしばしば生じさせる。亀裂１７４はハード・マスク層１５４を貫通して延びることもあり、又はＧｅ活性領域１５２の側壁を横切ることもある。亀裂１７４は、不都合なことに、Ｇｅ活性領域１５２のゲルマニウムの外方拡散及び／又はその後の加工ステップ中のＧｅ活性領域１５２のゲルマニウムの薬品侵食を許してしまうことがある。
【００３２】
図９に示すように、本発明の実施は、構造体の全ての露出表面上に形成されて亀裂１７４内に栓１７７を形成する、高度に共形な封止層１７６を含む。実施形態において、封止層１７６は、その後のＨＦエッチング・プロセスに耐えることができるような誘電体材料であることが好ましい。実施形態において、封止層１７６は、金属スパッタリング前のアグレッシブな（ａｇｇｒｅｓｓｉｖｅ）金属予備洗浄、及び、例えばその後のＦＥＴ１０４のシリサイド・プロセスに伴う、未反応金属のストリッピングのためのプロセスの両方に耐えることができるような、窒化物であることが好ましい。実施形態において、封止層１７６は、高度に共形なプロセスを用いて、０．１ミクロン未満の開口（幅）を有し得る亀裂１７４を封止層１７６の材料が塞ぐのに十分な厚さまで形成することが好ましい。本発明の態様によれば、封止層１７６は、ＲＴＣＶＤプロセスを用いて形成される約３００Å又はそれ以上の厚さを有するシリコン窒化物を含む。ＰＥＣＶＤは共形堆積プロセスではあるが、実際にはＰＥＣＶＤは、封入層内に形成される亀裂１７４のような亀裂を埋めるのに必要とされる共形性を示さない。従って、ＲＴＣＶＤの方がＰＥＣＶＤより優れた共形性を示すので、本発明の実施は、シリコン窒化物封止層１７６を形成するのにＲＴＣＶＤプロセスを使用することが好ましい。シリコン窒化物封止層１７６は、亀裂１７４を塞ぐのに十分な材料を供給するためのその厚さが必要であるとき、３００Å以外の厚さを有することができる。図９に示すように、シリコン窒化物封止層１７６は、Ｇｅ光検出器、受動フォトニクス・デバイス、及びＣＭＯＳデバイスの上方に形成される。
【００３３】
図１０に示すように、マスク１７８が、ＦＥＴ１０４を除く全てのデバイスの上方に形成される。マスク１７８は、パターン形成されるフォトレジストとすることができる。さらに図１０を参照すると、シリコン窒化物封止層１７６のマスクされていない部分が、例えばＲＩＥプロセスのような乾式エッチングを用いて、除去される。シリコン窒化物封止層１７６をエッチングした後でマスク１７８が除去される。
【００３４】
図１１に示すように、シリサイド領域１８０がＦＥＴ１０４の部分の上に形成される。シリサイド領域１８０は、構造体の露出表面上に金属をスパッタすることと、構造体をアニールして、スパッタされた金属を下層のシリコンと反応させることと、未反応金属をストリッピング除去することと、を含む従来のシリサイド加工を用いて形成することができる。シリコン窒化物封止層１７６は、シリサイド領域１８０を形成するシリサイド・プロセス中に他のデバイスを保護する。
【００３５】
図１２に示すように、障壁窒化物層１８２が、層１７６及びＦＥＴ１０４の上を含む、構造体の露出表面上に形成される。実施形態において、障壁窒化物層１８２は、ＰＥＣＶＤを用いて形成された、５００−３０００Åの範囲の厚さ、好ましくはおよそ１０００Åの厚さを有する（但し、他の厚さを用いることもできる）シリコン窒化物を含む。
【００３６】
図１３に示すように、マスク１８４ａ及びマスク１８４ｂが、レーザ回折格子型結合器１１１を除く全てのデバイスの上方に形成される。例えば、フォトレジスト材料を塗布し、レーザ回折格子型結合器１１１の上方に開口１８６を有するようにパターン形成することができる。さらに図１３を参照すると、障壁窒化物層１８２のマスクされていない部分が、開口１８６を通じたエッチングによって除去される。
【００３７】
さらに図１３を参照すると、障壁窒化物層１８２及び下層の封止層１７６の両方がシリコン窒化物を含むので、下層の封止層１７６に対して選択的なエッチングが用いられる。具体的には、実施は、ＲＴＣＶＤ窒化物を除去するよりも速くＰＥＣＶＤ窒化物を除去するエッチング・プロセスを利用する。例えば、１０：１ＤＨＦ（希釈ＨＦ）エッチング薬品を使用して、ＲＴＣＶＤ窒化物をエッチングするよりも約５倍速い速度でＰＥＣＶＤ窒化物をエッチングすることができる。別の例として、ＲＴＣＶＤ窒化物より約４倍速くＰＥＣＶＤ窒化物をエッチングする１００：１ＤＨＦ（希釈ＨＦ）エッチング薬品を使用することができる。別の例として、ＲＴＣＶＤ窒化物より約４倍速くＰＥＣＶＤ窒化物をエッチングする５０：１ＢＯＥ（緩衝酸化物エッチング、緩衝ＨＦ又はＢＨＦとも呼ばれる）を使用することができる。
【００３８】
引き続き図１３を参照すると、障壁窒化物層１８２がレーザ回折格子型結合器１１１の上方から除去され、垂直方向の位置不整合に対する結合感度に関するレーザ回折格子型結合器１１１の伝送損失特性が改善される。詳細には、障壁窒化物層１８２と下層の封止層１７６との合計の厚さが、レーザ回折格子型結合器１１１の伝送損失特性に悪影響を与える。障壁窒化物層１８２の除去により、レーザ回折格子型結合器１１１の上方の窒化物全体としての厚さが削減され、それゆえにレーザ回折格子型結合器１１１の伝送損失特性が改善される。
【００３９】
図１４に示すように、マスク１８４ａ及び１８４ｂを除去し、層間誘電体（ＩＬＤ）層１８８を、構造体全体の上方に形成することができる。例えば、ＩＬＤ層１８８は、構造体の露出表面上に堆積されて、例えば化学機械研磨（ＣＭＰ）を用いて平坦化された、ホウリン酸シリケート（ｂｏｒｏｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ）ガラス（ＢＰＳＧ）の厚い酸化物層（例えば、１μｍ厚）を含むことができる。ＩＬＤ層１８８は、その後のデバイス１０４−１０７、１０９−１１１及び１４４のうちの１つ又は複数に対応するコンタクト形成ステップ（図示せず）において使用することができる。
【００４０】
図１４を参照すると、本明細書で説明する態様は、設計者が選択的に、封止層１７６及び障壁窒化物層１８２のうちの１つ又は両方を、デバイス１０４−１０７、１０９−１１１及び１４４のいずれか１つ又は複数の上から除去することを可能にする。例えば、図１４に示すように、ＦＥＴ１０４は障壁窒化物層１８２で覆われているが、封止層１７６では覆われておらず、レーザ回折格子型結合器１１１は封止層１７６で覆われているが、障壁窒化物層１８２では覆われておらず、他の全てのデバイスは封止層１７６及び障壁窒化物層１８２の両方で覆われている。２つの層１７６及び１８２は、シリコン窒化物の重ね合わせの４つの一意の組合せを提供し、これはデバイス毎に各デバイスの特性を最適化するように選択することができる。特定のデバイスに対するシリコン窒化物重ね合わせの４つの一意の組合せは、層１７６及び層１８２の両方がデバイスの上方に存在すること、層１７６のみがデバイスの上方に存在すること（即ち、層１８２はデバイスの上方から除去される）、層１８２のみがデバイスの上方に存在すること（即ち、層１７６はデバイスの上方から除去される）、並びに、層１７６及び１８２の両方がデバイスの上方から除去されること、を含む。
【００４１】
図１４にさらに示すように、本明細書で説明する態様はまた、封入層１６２、１６４、１６６、１６８（及び、場合によりさらにハード・マスク層１５４）内に形成される亀裂１７４を塞ぐ高度に共形な封止層１７６を提供する。このようにして、Ｇｅ光検出器１４４のゲルマニウムは、そのような亀裂が生じたときでさえも保護される。
【００４２】
さらに図１４を参照すると、窒化物層１４０の一部分を１つ又は複数のデバイスの上方にそのまま残すことができる。例えば、窒化物層１４０の一部分をポリシリコン抵抗器１０５及び拡散抵抗器１０６の上方に残して、これらのデバイスの動作特性を調整することができる。
【００４３】
図１５は、窒化物層１４０が全てのデバイス１０４−１０７及び１０９−１１１の上方から完全に除去された構造体１００’の実施を示す。図１５の構造体は、窒化物層１４０全体がデバイスの上方から除去されるように図７に示すマスク１７２ａを省いたことを除いて、図１−図１４に関して説明したのと同じステップを用いて得ることができる。構造体１００’は、Ｇｅ光検出器１４４の上方に形成された封入層１６２、１６４、１６６、１６８を含む。構造体１００’はまた、封止層１７６及び障壁窒化物層１８２も含む。
【００４４】
本明細書で説明する実施は、受動及び能動光デバイスとＣＭＯＳデバイスとを共通の基板上に集積するための新規な方法及び構造体を含む。実施形態において、４つの一意のシリコン窒化物の組合せを用いて性能及び収率が改善される。実施形態において、共形シリコン窒化物層を用いて光検出器内の亀裂を封止し、攻撃的レイアウトでの収率を向上させる。
【００４５】
本明細書で説明する態様によれば、方法は、共形シリコン窒化物層（例えば、封止層１７６）を、第３のシリコン窒化物層（例えば、層１６６）の上にある第２のシリコン窒化物層（例えば、層１６８）の上に形成することを含む。第３のシリコン窒化物層は、シリコン酸化物層（例えば、層１６４）の上にあり、このシリコン酸化物層は、第４のシリコン窒化物層（例えば、層１６２）の上にある。第４のシリコン窒化物層は、ゲルマニウム層（例えば、領域１５２）の上にある第５のシリコン窒化物層（例えば、層１５４）の上にある。共形シリコン窒化物層（例えば、封止層１７６）をこのように形成することは、光検出器の収率を向上させる。この方法はまた、ＳＯＩ又はポリシリコンの上に共形シリコン窒化物層（例えば、封止層１７６）を同時に形成して、レーザ回折格子型結合器、波長分割マルチプレクサ及びデマルチプレクサ、並びに精密ポリシリコン抵抗器のうちの少なくとも１つにおける性能を向上させることを含むことができる。この方法はまた、ＳＯＩ又はポリシリコンの上の第６のシリコン窒化物層（例えば、層１４０）の上に共形シリコン窒化物層（例えば、封止層１７６）を形成して抵抗器の性能を向上させることを含むことができる。
【００４６】
共形シリコン窒化物層（例えば、封止層１７６）は、ゲルマニウム上の第２、第３、第４及び第５の窒化物層並びに酸化物層の中の亀裂（例えば、亀裂１７４）を封止して、攻撃的レイアウトに対して光検出器の収率を向上させるために使用される。実施形態において、共形シリコン窒化物層（例えば、封止層１７６）は、ＲＴＣＶＤを用いて形成され、第３から第６までのシリコン窒化物層はＰＥＣＶＤを用いて形成される。本方法はまた、第７のシリコン窒化物層（例えば、障壁層１８２）を共形シリコン窒化物層（例えば、封止層１７６）の上に形成することを含むことができ、ここで第７のシリコン窒化物層はＰＥＣＶＤを用いて形成される。本方法は、第７のシリコン窒化物層をレーザ回折格子型結合器（例えば、デバイス１１１）の上から除去して、レーザ回折格子型結合器の性能を向上させることをさらに含むことができる。
【００４７】
前述の方法は、集積回路チップの製造に用いられる。結果として得られる集積回路チップは、製造者により、未加工ウェハの形態（即ち、複数のパッケージされていないチップを有する単一のウェハ）、ベアダイとして、又はパッケージされた形態で配布することができる。後者の場合、チップは単一チップ・パッケージ（マザーボード又は他のより高レベルのキャリアに固定されるリード線を有するプラスチック・キャリアなど）内、又はマルチチップ・パッケージ（片面若しくは両面相互接続、又は埋込み相互接続を有するセラミック・キャリアなど）内に取付けられる。いずれの場合にも、チップは、（ａ）マザーボードのような中間製品又は（ｂ）最終製品のいずれかの一部として、他のチップ、別個の回路要素、及び／又は他の単一処理デバイスと共に集積される。最終製品は、玩具及び他の低価格用途から、ディスプレイ、キーボード又は他の入力デバイス及び中央処理装置を有する高度なコンピュータ製品に至る範囲にわたる、集積回路チップを含む任意の製品とすることができる。
【００４８】
本発明の種々の実施形態の説明を例証のために提示したが、これらは網羅的であること又は開示された実施形態に限定することを意図したものではない。当業者には、説明した実施形態の範囲及び思想から逸脱しない多くの修正及び変形が明白となるであろう。本明細書で用いた用語は、実施形態の原理、実際的用途、又は市場で見いだされる技術に対する技術的改良点を最も良く説明するように、又は、当業者が本明細書で開示した実施形態を理解することができるように、選択されたものである。
【符号の説明】
【００４９】
１００、１００’：半導体構造体
１０１：フォトニック・デバイス形成領域
１０３：ＣＭＯＳ領域
１０４：電界効果トランジスタ（ＦＥＴ）
１０５：ポリシリコン抵抗器
１０６：拡散抵抗器
１０７：精密ポリシリコン抵抗器
１０８：受動フォトニクス領域
１０９：偏光スプリッタ回転子
１１０：波長分割マルチプレクサ
１１１：レーザ回折格子型結合器
１１６：光導波路
１１８：埋込み酸化物（ＢＯＸ）領域
１２０：浅いトレンチ分離（ＳＴＩ）領域
１２２：シリコン基板
１２４：ゲート誘電体
１２６：ポリシリコン・ゲート
１２８：スペーサ酸化物領域
１３０：スペーサ窒化物領域
１３１：ウェル領域
１３２：ソース／ドレイン（Ｓ／Ｄ）領域
１４０、１４８：シリコン窒化物層
１４２、１４６：酸化物層
１４４：ゲルマニウム（Ｇｅ）光検出器
１５０：開口（窓）
１５２：Ｇｅ活性領域
１５４：シリコン窒化物ハード・マスク層
１６２、１６６、１６８：封入層（シリコン窒化物層）
１６４：封入層（酸化物層）
１７０、１７２ａ、１７２ｂ、１７８、１８４ａ、１８４ｂ：マスク
１７４：亀裂
１７６：共形窒化物封止層
１７７：栓
１８０：シリサイド領域
１８２：障壁窒化物層
１８６：開口
１８８：層間誘電体（ＩＬＤ）層
【図１】
0006668062.tif 000002
【図２】
0006668062.tif 000003
【図３】
0006668062.tif 000004
【図４】
0006668062.tif 000005
【図５】
0006668062.tif 000006
【図６】
0006668062.tif 000007
【図７】
0006668062.tif 000008
【図８】
0006668062.tif 000009
【図９】
0006668062.tif 000010
【図１０】
0006668062.tif 000011
【図１１】
0006668062.tif 000012
【図１２】
0006668062.tif 000013
【図１３】
0006668062.tif 000014
【図１４】
0006668062.tif 000015
【図１５】
0006668062.tif 000016