(57)【特許請求の範囲】
【請求項１】
トンネル障壁層及び該トンネル障壁層を挟む２つの強磁性金属層を含むトンネル磁気抵抗素子において、
前記トンネル障壁層が、ガリウムを含む酸化物の結晶層であり、前記酸化物は、化学式Ｇａ２Ｏｘで表され、ｘ＝２．８〜３．１であり、前記結晶層は、立方晶スピネル型であり、（００１）面が優先配向面である、単結晶層又は多結晶層であること、を特徴とするトンネル磁気抵抗素子。
【請求項２】
ＭＲ比が室温で１００％を超えることを特徴とする請求項１記載のトンネル磁気抵抗素子。
【請求項３】
トンネル障壁層及び該トンネル障壁層を挟む２つの強磁性金属層を含むトンネル磁気抵抗素子を製造する方法であって、
前記トンネル障壁層は、ガリウムを含む酸化物のアモルファス膜を酸化性または真空雰囲気で温度２００℃〜６００℃および１分間〜１００分間のアニールにより結晶化して作製することを特徴とする、請求項１記載のトンネル磁気抵抗素子の製造方法。
【請求項４】
第１、第２強磁性金属層の一方をソース電極とし、他方をドレイン電極とし、前記第１、第２強磁性金属層に挟まれたトンネル障壁層をチャネル層とし、前記第１、前記第２強磁性金属層及び前記トンネル障壁層がトンネル磁気抵抗素子を構成し、かつ前記トンネル磁気抵抗素子の側面にゲート絶縁層及びゲート電極が位置する縦型電界効果型スピントランジスタであって、
前記トンネル障壁層が、ガリウムを含む酸化物の結晶層であり、前記酸化物は、化学式Ｇａ２Ｏｘで表され、ｘ＝２．８〜３．１であり、前記結晶層は、立方晶スピネル型であり、（００１）面が優先配向面である、単結晶層又は多結晶層であることを特徴とする、縦型電界効果型スピントランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トンネル磁気抵抗素子及びその製造方法並びに縦型スピントランジスタに関し、特に、ガリウムを含む酸化物をトンネル障壁層とするトンネル磁気抵抗素子及び同素子を組み込んだ縦型電界効果型スピントランジスタに関する。
【背景技術】
【０００２】
近年、コンピュータ等のＩＴ機器が消費するエネルギーはその急速な普及に伴って急激に増大しており、その抜本的な省電力化が求められている。ＩＴ機器が消費する電力の中でも待機電力が大部分を占めており、省電力化のためにはその削減が必要不可欠である。これは、現在のコンピュータの主要メモリや論理回路に利用されるトランジスタである電界効果型トランジスタ(ＦＥＴ：Field Effect Transistor)が電源を切ると情報が失われてしまう「揮発性」素子であるためである。そのため、電源を切っても情報が失われない「不揮発性」のトランジスタが実現できれば消費電力の大幅な低減が可能となる。
【０００３】
この問題を解決するために、強磁性体が有する磁化(磁化はマクロなスピンの向きと言われている)のメモリ効果を利用した不揮発性ＦＥＴである「スピンＦＥＴ」が提案され、現在、開発研究が盛んに行われている。スピンＦＥＴは通常の(揮発性の)ＦＥＴと同様、チャネル層、ソース電極、ドレイン電極及び電流制御用のゲート電極から構成される。ただし、通常のＦＥＴのソース／ドレイン電極が非磁性体であるのに対し、スピンＦＥＴでは強磁性体が用いられる。ソースもしくはドレイン電極どちらか一方の磁化の向きは、外部エネルギー(電流、電圧、外部磁界)の投与で変えることができるよう設計される。これにより、ソース／ドレイン電極の磁化配置を任意に平行⇔反平行とすることができる。一旦実現された磁化配置はエネルギー投与を止めても保持される、すなわち、不揮発である。
【０００４】
次にスピンＦＥＴの基本動作を説明する。まず、ソース／ドレイン電極間の電流のオン・オフ動作は、通常ＦＥＴと同様にゲート電極への電圧印加により行う。今、ゲート電極に電圧を印加し、ソース／ドレイン電極間に電流が流れているとする。このとき、外部磁界等によりソース電極とドレイン電極の磁化配置を平行とすると、両電極間の抵抗は低くなり、出力電流は大となる。同様に磁化配置を反平行とすると、両電極間の抵抗は高くなり、出力電流は小となる。すなわち、ソース／ドレイン電極間の磁化配置の制御により大小２段階の出力電流を選択することができ、それぞれ“０”および“１”のデジタル情報に対応させる。磁化配置は不揮発であることから、このデジタル情報も不揮発的に記憶されることになる。以上が、スピンＦＥＴの特徴である。ソース／ドレイン電極の磁化配置はＦＥＴ形成後に何度でも変更することができる。そのため、多数のＦＥＴで構成されるゲートアレイをスピンＦＥＴで構成すれば、集積回路の作製後に回路特性を書き換えることが可能になる。これにより、動的にプログラマブルな集積回路が実現される。
【０００５】
しかしながら、現在、上述のチャネル層上にソース／ドレイン電極が配置された構造(ここでは横型とする)を採用したスピンＦＥＴの開発研究は以下に述べる深刻な問題に直面している。スピンＦＥＴの情報記憶の性能指数は、［Ｒａｐ−Ｒｐ］／Ｒｐ×１００(％)で定義されるＭＲ比(Magneto-Resistance ratio)で示される。ここで、Ｒａｐはソース／ドレイン電極の磁化が反平行時の抵抗値で、Ｒｐは平行時の抵抗値である。一般に、実用的なスピンＦＥＴはＭＲ比１００％以上が必要と言われている。併せて、ＦＥＴのオン・オフ動作時のソース／ドレイン電極間を流れる電流の比(オン・オフ比)は１０５以上であることが必要である。しかしながら、これまで横型スピンＦＥＴにおいて達成されたＭＲ比は０.１％以下に留まっており、このことが実用化に向けての最大の障害となっている。
【０００６】
そこで、特殊なＴＭＲ(Tunneling Magneto- Resistance；トンネル磁気抵抗)素子を基本構造とした縦型スピンＦＥＴが提案された(非特許文献１参照)このＴＭＲ素子の特徴は、従来は酸化マグネシウム(ＭｇＯ)のような酸化物絶縁体が用いられたトンネル障壁層がＧａＡｓという半導体材料であること、ＦｅやＣｏなどの金属が用いられてきた強磁性体電極層がＧａＡｓに数％程度のＭｎをドープした磁性半導体と呼ばれる特殊な材料(ＧａＡｓ：Ｍｎ)で構成されていることである。ＧａＡｓ：Ｍｎ／ＧａＡｓ／ＧａＡｓ：Ｍｎ構造から成るピラー状の素子の側面にゲート絶縁層が位置し、縦型スピンＦＥＴを構成している。なお、ここで述べる半導体とは、不純物添加や外部電界などによりその電気伝導特性をほぼ絶縁体的からほぼ金属的まで広い範囲で制御できる材料系に属する材料を指す。
【０００７】
この縦型スピンＦＥＴは、ＴＭＲ素子の有する高いＭＲ比と、半導体であるＧａＡｓを(トンネル障壁層を兼ねて)チャネル層としたことによるゲート電界による電流のスイッチ機能の両立を狙ったものである。また、縦型構造は横型構造と比較して素子面積を小さくできるので、ＦＥＴの高集積化に有利である利点がある。しかしながら、トンネル障壁層として利用可能な高品位ＧａＡｓ膜をＦｅやＣｏ等の金属膜上には成長することは極めて困難であるため、下部電極層にＧａＡｓをベースとするＧａＡｓ：Ｍｎを用いる必要があった。ＧａＡｓ：Ｍｎは室温では磁性を失ってしまうので、原理的に室温動作は不可能であるという問題があった。
【０００８】
なお、本発明者らは、先にトンネル障壁層(絶縁膜)として酸化ガリウムを用いたＴＭＲ素子及びそれを組み込んだバイポーラ型スピントランジスタを発明し特許出願した(特許文献１参照)。このＴＭＲ素子も下部電極層(強磁性体層)がＧａＡｓ：Ｍｎであるため、室温動作は不可能であった。実際、実施例２のＴＭＲ素子について、−２６７℃の極低温においてＭＲ比を測定した旨、記載され、［表１］には、−２６７℃でのＭＲ比が５８％と報告されている。
【０００９】
また、酸化ガリウムをトンネル障壁層として用いた通常のＴＭＲ素子については、非特許文献２が報告されている。
【００１０】
また、強磁性体を有さない通常のＦＥＴにおいて、酸化ガリウムは、ＦＥＴのチャネル材料として最近注目されている半導体材料であり、横型構造において１０5以上のオン・オフ比が報告されている(非特許文献３参照)。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２０１０−５０２９７号広報
【非特許文献】
【００１２】
【非特許文献１】金木,APPLIED PHYSICS LETTERS 107, 242401 (2015)
【非特許文献２】Li,APPLIED PHYSICS LETTERS 77, 3630 (2000)
【非特許文献３】東脇,APPLIED PHYSICS LETTERS 103, 123511 (2013)
【発明の概要】
【発明が解決しようとする課題】
【００１３】
従来の、トンネル障壁層として酸化ガリウムを用いたＴＭＲ素子、例えば特許文献１のＴＭＲ素子では、先に述べた理由により室温ではＭＲ比０％となるという問題がある。特許文献１においては、酸化ガリウム膜は、Ｇａ2Ｏ3に近い組成のアモルファス状態であることが開示されている。
【００１４】
また、非特許文献２の素子は、Ｃｏ／Ｇａ2Ｏ3／Ｎｉ80Ｆｅ20の３層構造を有しており、ＦＩＧ.１には、ＭＲ比が室温(２９５Ｋ)で１８.２％と報告されている。なお、Ｇａ2Ｏ3がどのような結晶形態か又はアモルファスであるか、明記されていない。しかし、ＦＩＧ.１の説明に、Ｇａ2Ｏ3がＧａ薄膜を酸化して作製された旨、記載されているので、Ｇａ2Ｏ3は特許文献１と同じくアモルファスと言える。
【００１５】
本発明者らは、Ｇａ2Ｏx、ＴａＯx、ＺｎＳ、ＺｎＳｅ、ＧａＡｓ、Ｉｎ2Ｏx、ＴｉＯxなど数ある半導体材料について、実用的な縦型スピンＦＥＴを構築できるＴＭＲ素子のトンネル障壁層に使えないか、長年研究してきた。しかしながら、上記半導体材料を用いた通常のＴＭＲ素子を作製しても、そのＭＲ比は室温で３４％以下と非常に低いもので、到底、実用的な縦型スピンＦＥＴには使えないことが分かった。
【００１６】
本発明の目的は、縦型スピンＦＥＴに組み込むことができ、室温で１００％を超えるＭＲ比を有するＴＭＲ素子を提供すること、及びこれを組み込んだ実用的な縦型スピンＦＥＴを提供することにある。
【課題を解決するための手段】
【００１７】
本発明は、前記目的を達成するために、以下の特徴を有する。
（１）トンネル障壁層及び該トンネル障壁層を挟む２つの強磁性金属層を含むトンネル磁気抵抗素子において、前記トンネル障壁層が、ガリウムを含む酸化物の結晶層であることを特徴とするトンネル磁気抵抗素子。
（２）前記酸化物は、化学式Ｇａ2Ｏxで表され、ｘ＝２.４〜３.２であることを特徴とする(１)に記載のトンネル磁気抵抗素子。
（３）前記結晶層は、立方晶であることを特徴とする(１)または(２)に記載のトンネル磁気抵抗素子。
（４）前記結晶層は、(００１)面が優先配向面であることを特徴とする(１)から(３)のいずれか１項に記載のトンネル磁気抵抗素子。
（５）前記結晶層は、(００１)面が優先配向面である、単結晶層又は多結晶層であることを特徴とする(１)から(４)のいずれか１項に記載のトンネル磁気抵抗素子。
（６）ＭＲ比が室温で１００％を超えることを特徴とする(１)から(５)のいずれか１項に記載のトンネル磁気抵抗素子。
（７）トンネル障壁層及び該トンネル障壁層を挟む２つの強磁性金属層を含むトンネル磁気抵抗素子を製造する方法であって、前記トンネル障壁層は、ガリウムを含む酸化物のアモルファス膜をアニールにより結晶化して作製することを特徴とする、トンネル磁気抵抗素子の製造方法。
（８）第１、第２強磁性金属層の一方をソース電極とし、他方をドレイン電極とし、前記第１、第２強磁性金属層に挟まれたトンネル障壁層をチャネル層とし、前記第１、前記第２強磁性金属層及び前記トンネル障壁層がトンネル磁気抵抗素子を構成し、かつ前記トンネル磁気抵抗素子の側面にゲート絶縁層及びゲート電極が位置する縦型電界効果型スピントランジスタであって、前記トンネル障壁層が、ガリウムを含む酸化物の結晶層であることを特徴とする縦型電界効果型スピントランジスタ。
【発明の効果】
【００１８】
本発明によれば、室温で１００％を超えるＭＲ比を示し、かつ、トンネル障壁層が半導体であるＴＭＲ素子を実現できる。また、本発明によるＴＭＲ素子を用いることにより、ＩＴ機器の抜本的な省電力化を実現する実用的な縦型スピンＦＥＴを構築することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明に係るＴＭＲ素子の概略断面図である。
【図２】本発明の実施例１に係るＴＭＲ素子の概略断面図である。
【図３】実施例１に係るＴＭＲ素子の製造条件を示す図表である。
【図４】(ａ)は実施例１に係るＴＭＲ素子の断面電子顕微鏡写真である。(ｂ)は同実施例に係るＴＭＲ素子のＧａ2Ｏx層の電子線回折像である。(ｃ)は立方晶Ｇａ2Ｏ3層のシミュレーションによる電子線回折像である。
【図５】実施例１に係るＴＭＲ素子の磁界の強さに対するＭＲ比を示すグラフである。
【図６】(ａ)〜(ｄ)はそれぞれ図５における(ａ)〜(ｄ)でのＴＭＲ素子の強磁性金属膜の磁化配置を示す説明図である。
【図７】実施例２に係るＴＭＲ素子の製造条件を示す図表である。
【図８】本発明の実施例３に係る縦型スピンＦＥＴの断面模式図である。
【発明を実施するための形態】
【００２０】
本発明の実施形態について以下説明する。
【００２１】
本発明者らは、鋭意研究を続けた結果、特殊な方法を用いることにより、ガリウムを含む酸化物のアモルファス膜を、通常の強磁性金属上にトンネル障壁層として利用可能な高品位結晶膜とすることに成功した。該結晶膜をトンネル障壁層とするＴＭＲ素子を作製したところ、素子は室温で１００％を超えるＭＲ比を示すことを見出し、本発明を成すに至った。ガリウムを含む酸化物は、半導体であるのでゲート電界によって絶縁性から金属的導電性まで変化させることができることから、その高品位結晶膜をトンネル障壁層とするＴＭＲ素子を、縦型スピンＦＥＴに組み込んで室温で機能させることができることを見出し、本発明を成すに至った。
【００２２】
本発明の実施形態に係るＴＭＲ素子の構造について具体的に説明する。
図１は、本発明に係るＴＭＲ素子の概略断面図である。ＴＭＲ素子は、主として、２つの強磁性金属層(１０、３０)(第１の強磁性金属層１０と第２の強磁性金属層３０)と、その間に挟まれたトンネル障壁層２０とからなる。次にそれぞれの層について説明する。
【００２３】
＜強磁性金属層(自由層、固定層)＞
自由層、固定層を構成する第１、第２の強磁性金属層は、当然に強磁性金属で構成される。強磁性金属としては、Ｆｅ、Ｃｏ、Ｎｉのいずれかを含む金属あるいは合金、又はそれらの元素を複数含む合金(例えばＦｅＣｏ)が代表的例である。これらにＢ、Ｓｉ、Ｔｉ、Ｃｒ、Ｖなどを添加した合金ＦｅＢ、ＦｅＣｏＢ、ＦｅＣｏＢＳｉ、ＦｅＣｏＢＴｉ、ＦｅＣｏＢＣｒ、ＦｅＣｏＢＶなどを用いることもできる。また、ＣｏＰｔ、ＣｏＰｄ、ＦｅＰｔ、ＦｅＰｄなどの合金や、これらにＢ、Ｃｒなど添加した合金を用いることができる。強磁性金属層は単層膜だけでなく、積層膜多層膜でもよい。そのような例としては、２層以上のＣｏ／Ｐｔ、Ｃｏ／Ｐｄ、Ｃｏ／Ｎｉなどがある。
【００２４】
強磁性層はアモルファスでもよいが、単結晶又は多結晶の結晶層であることが好ましい。結晶型としては、立方晶であることが好ましい。立方晶には単純立方格子、体心立方格子、面心立方格子の３つの構造、およびそれらを基本とした規則構造があるが、面心立方格子構造およびそれを基本とした規則構造(超格子構造)が好ましい。
【００２５】
また、強磁性金属層は、(００１)面が優先配向した単結晶又は多結晶の結晶層であることが好ましい。この場合、優先配向面とは、膜面直方向に対する結晶方位面の中で最も存在比率が大きな結晶方位面を指す。この場合、「最も大きな存在比率」とは、面積比で少なくとも３０％以上、好ましくは５０％以上、特に８０％以上を占めることがより好ましい。強磁性金属層の厚さは、一般に０.５ｎｍ〜５０ｎｍ、好ましくは１ｎｍ〜１０ｎｍ程度である。
【００２６】
固定層は自由層に対して磁化の向きが変わり難い(反転し難い)保磁力が大きい組成を選ぶ必要がある。あるいは、固定層の隣に磁化固定層を設けて、この磁化固定層により、固定層の磁化の向きを一方向に固定してもよい。
磁化の向きが面内方向で安定な水平磁化タイプと、面直方向で安定な垂直磁化タイプと２種あるが、どちらでも良い。
【００２７】
＜トンネル障壁層＞
トンネル障壁層はガリウムを含む酸化物の結晶層からなる。ガリウムを含む酸化物とは、酸化ガリウム又はガリウム酸化物をいう。トンネル障壁層は、ＦＥＴに組み込んだ場合に、チャネル層を兼ねる。ガリウムを含む酸化物は、化学式Ｇａ2Ｏxで表され、そのうち、化学的に当量のものはＧａ2Ｏ3(ｘ＝３)と表される。一般に、高ＭＲ比を実現するためには、ＭＲ比の低下を招く原因となる結晶欠陥に由来する電流を可能な限り小さくする必要がある。従って、Ｇａ2Ｏx障壁層は思想的(理想的)にはｘ＝３であることが好ましいが、実用上は多少の酸素欠損もしくは過剰Ｇａ原子等による結晶の不完全性があっても許容される。具体的にはｘ＝２.４〜３.２、特に２.８〜３.１あるいは２.９〜３.０であれば実用上問題とならない。
【００２８】
ガリウムを含む酸化物層が結晶層であることが本発明の特徴である。結晶は単結晶でも多結晶でも良いが、単結晶の方が、電子移動度が高く、ＦＥＴの高速動作に有利であること、単結晶Ｇａ2Ｏxを用いたＦＥＴでオン・オフ比１０5以上が非特許文献３で報告されていることから、より好ましい。結晶構造としては、三方晶(コランダム)、単斜晶(ベータ・ガリア)、立方晶(スピネルもしくはビックスバイト)、斜方晶があり、このうち熱的に安定なものは単斜晶である。本発明では立方晶スピネル型で、かつその(００１)面が優先配向面であることが、強磁性金属層に最も一般的に用いられるＦｅやＦｅＣｏと組み合わせて単結晶ＴＭＲ素子を構築できるため、より好ましい。好ましいと言っても、膜面積の少なくとも３０％以上、好ましくは５０％以上、特に８０％以上が同結晶構造・方位で占めれば良く、残りは他の結晶構造・方位でもよい。
【００２９】
ガリウムを含む酸化物の結晶を他の酸化物と混晶することにより、そのエネルギーバンドギャップ(トンネル障壁層高さ)を変化させてＴＭＲ素子の抵抗値を制御することができる。また、混晶により格子定数が変化することを利用すれば、使用する強磁性金属層に応じて最適な格子定数を選択することができる。そのような混晶系として、例えば、Ｇａ2Ｏxとの混晶が報告されている(Ｇａ1-yＩｎy)2Ｏx(０≦ｙ≦０.２)や(Ｇａ1-zＡｌz)2Ｏx(０≦ｚ≦１)を利用することができる。同様の効果は、ガリウムを含む酸化物の結晶層を複数の結晶の積層膜とすることでも得られる。例えば、上述の混晶を用いたＧａ2Ｏx／(Ｇａ1-yＩｎy)2ＯxやＧａ2Ｏx／(Ｇａ1-zＡｌz)2Ｏxが利用できる。
【００３０】
一般的にＴＭＲ素子のトンネル障壁層は立方晶が最も望ましいとされるが、ガリウムを含む酸化物の代表的物質であるＧａ2Ｏxの結晶相に関して、その熱的に最も安定な相は立方晶ではなく、単斜晶が最安定な相である。このため、従来はＧａ2Ｏx基トンネル障壁層を用いた高性能ＴＭＲ素子の実現は困難であると見なされており、実際にその報告は無い。これに対して、本発明者らは、Ｇａ2Ｏxの準安定相として立方晶が存在することに着目した。更に、上述のような結晶構造の安定性に関する議論はバルク状試料を考慮したものであり、トンネル障壁層のような薄膜状試料では必ずしも成立しないという仮説を立てた。具体的には、Ｇａ2Ｏxのアモルファス薄膜をアニールして結晶を得る「固相エピタキシャル成長」という特殊な作製法を用いれば、仮に単斜晶と立方晶の生成エネルギーに大きな差が無い場合は、アニール条件によっては立方晶が得られる可能性があると考えた。この着想に基づき鋭意研究を進めた結果、立方晶のガリウムを含む酸化物薄膜を得ることに成功した。
【００３１】
本実施形態では、ガリウムを含む酸化物のアモルファス膜(層)を用意し、次いで、アニールにより前記アモルファス膜(層)を結晶化して、ガリウムを含む酸化物の結晶層からなるトンネル障壁層を製造することを特徴とする。アニール温度が低すぎると結晶化が不十分となることからＭＲ比が減少し、高すぎると強磁性層との相互拡散によりトンネル障壁層としての機能が低下する。このような理由から適切なアニール温度範囲が存在し、本発明の場合は２００〜６００℃である。アニール時間は、１分〜１００分好ましくは５分〜３０分程度である。このとき、雰囲気は酸化性又は真空が良い。
【００３２】
ガリウムを含む酸化物層の厚さは、一般に１ｎｍ〜１０００ｎｍ好ましくは２ｎｍ〜１００ｎｍ程度である。余り薄いと、上下の強磁性層が直接接触してしまう問題が生じ、逆に余り厚くなるとＦＥＴ適用時に動作速度が遅くなる問題が生じる。
【００３３】
＜その他の層＞
以上、基本的な非磁性層及び２枚の強磁性層の３層だけを説明した。これらに加えて、本発明の目的に反しない限り、場合により、取出し電極層、固定層の磁化方向を保持すべく支援する磁化固定層、自由層の容易磁化方向を調整すべく支援する支援層、自由層の磁化の向きを読出す場合に読出し信号を高めるべく支援する読出し専用層、キャッピング層などの層を付加しても良い。そのほか、ＴＭＲ素子の層間又は素子上若しくは基板との間に、緩衝層、拡散防止層、酸化防止層などを付加しても良い。また、各種応用に合わせて諸特性を調整あるいは最適化するために、非磁性層のＧａ2Ｏxに他の元素を適宜添加したり、あるいはガリウムを含む酸化物層と強磁性層の間に薄い別の層を挿入したりしても良い。
【実施例】
【００３４】
（実施例１）
本実施例を図２および３を参照して以下説明する。図２は、本実施例１のＴＭＲ素子の概略断面図である。図３は、実施例１のＴＭＲ素子を製造した際の、各層の材料、膜厚及び成膜後のアニール温度を示している。図２及び図３に示す通り、このＴＭＲ素子は、基板４０上に、緩衝層４１、第１の強磁性金属層１０、拡散防止層４２、トンネル障壁層２０、第２の強磁性金属層３０、磁化固定層４３及び酸化防止層４４が順次積層されてなる。基板４０は(００１)面を主面とするＭｇＯ結晶である。緩衝層４１は基板４０の表面平坦化及び同基板から第１の強磁性金属層１０へ不純物が拡散するのを防止する層である。緩衝層４１はＭｇＯであり、その膜厚は１０ｎｍ、成膜温度は３００℃である。
【００３５】
強磁性金属層１０はＦｅであり、膜厚は３０ｎｍ、成膜温度は１００℃である。成膜後に表面平坦化のために３５０℃でアニールを行った。拡散防止層４２はＭｇＯであり、膜厚は１.０ｎｍ、成膜温度は１００℃である。拡散防止層４２は第１の強磁性金属層１０とトンネル障壁層２０間の相互拡散を防止する層である。
【００３６】
トンネル障壁層２０は立方晶スピネル型Ｇａ2Ｏx(ｘ≒３)で構成されており、膜厚は２.０ｎｍである。Ｇａ2Ｏxは安定相が立方晶ではなく単斜晶であるため、表面平坦な立方晶スピネル型Ｇａ2Ｏxを直接強磁性金属層１０又は拡散防止層４１上に作製することは困難である。そこで、最初にアモルファスＧａ2Ｏx膜を成膜し、その後、アニールによる結晶化処理により表面平坦な立方晶スピネル型Ｇａ2Ｏx膜２０を得る。これは、固相エピタキシャル成長の一種である。アモルファスＧａ2Ｏx膜は、成膜温度８０℃、酸素雰囲気１×１０-4Ｐａで作製した。結晶化処理は、酸素雰囲気１×１０-5Ｐａ、アニール温度５００℃で行った。
【００３７】
第２の強磁性金属層３０はＦｅであり、膜厚は５ｎｍ、成膜温度１００℃である。成膜後、結晶性改善のために３５０℃でアニールを行った。磁化固定層４３はＣｏであり、膜厚１０ｎｍ、成膜温度は室温である。磁化固定層４３は第２の強磁性金属層３０の磁化の向きを一方向に固定する。これにより第２の強磁性金属層３０は固定層になる。他方、第１の強磁性金属層１０は磁化反転が容易で自由層となる。酸化防止層４４はＡｕで構成されており、膜厚は３０ｎｍ、成膜温度は室温である。
【００３８】
各層の成膜には、真空薄膜形成技術に一種であるＭＢＥ(Molecular Beam Epitaxy)法を用いた。ＭｇＯ、Ｇａ2Ｏ3及びＦｅソースは電子銃、Ｃｏ及びＡｕソースはクヌーセンセルを用いてそれぞれ加熱した。
【００３９】
図４(ａ)に、作製したＴＭＲ素子(第１の強磁性金属層１０、拡散防止層４２、トンネル障壁層２０、第２の強磁性金属層３０)の断面電子顕微鏡写真を示す。Ｇａ2Ｏx層(トンネル障壁層２０)と上下のＦｅ層(第１の強磁性金属層１０、第２の強磁性金属層３０)が(００１)面配向の単結晶で構成されていること、Ｇａ2Ｏx層と上下のＦｅ層との接合界面が極めて平坦であることが分かる。図４(ｂ)にＧａ2Ｏx層付近の電子線回折像、図４(ｃ)に立方晶スピネル型Ｇａ2Ｏ3層を仮定したシミュレーションによる電子線回折像をそれぞれ示す。両者の比較より、作製したＧａ2Ｏx層は立方晶スピネル型結晶構造を有することがわかる。
【００４０】
比較例１として、トンネル障壁層２０として膜厚２.５ｎｍのＧａ2Ｏx層(結晶化処理無し)を用い、他の層は図２と同じＴＭＲ素子を作製した。
【００４１】
作製した実施例１に係るＴＭＲ素子を用い、室温において磁界の強さに対する素子抵抗を測定した。図５は磁界の強さに対する素子抵抗を示した図である。図６(ａ)〜図６(ｄ)は、それぞれ図５における(ａ)〜(ｄ)での強磁性金属層(自由層)１０及び強磁性金属層(固定層)３０の磁化の向きを示した図である。磁化の向きを図に向かって右に向ける磁界印加方向を正、左に向ける磁界印加方向を負とする。
【００４２】
図５(ａ)及び図６(ａ)に示すように、外部磁界を正に強く印加すると強磁性金属層(自由層)１０及び強磁性金属層(固定層)３０は同じ右向きに磁化する。即ち、平行配置となるため、素子抵抗は低い。
【００４３】
図５(ｂ)及び図６(ｂ)に示すように、弱い外部磁界を負に印加すると、強磁性金属層(自由層)１０の磁化が反転して左を向く。それに対し、強磁性金属層(固定層)３０の磁化の向きは反転しない。これにより、強磁性金属層(自由層)１０と強磁性金属層(固定層)３０の磁化の向きが互いに逆となる。即ち、反平行配置となるため、素子抵抗は高くなる。
【００４４】
図５(ｃ)及び図６(ｃ)に示すように、更に強い外部磁界を負に印加すると、強磁性金属層(自由層)１０も強磁性金属層(固定層)３０も磁化が左に反転する。これにより、強磁性金属層(自由層)１０及び強磁性金属層(固定層)３０の磁化の向きは同じ左となる。即ち、平行配置となるため素子抵抗は低くなる。
【００４５】
図５(ｄ)及び図６(ｄ)に示すように、再び弱い外部磁界を正に印加すると、強磁性金属層(自由層)１０の磁化だけが右に反転する。これにより、強磁性金属層(自由層)１０と強磁性金属層(固定層)３０の磁化の向きが互いに逆となる。即ち、反平行配置となるために素子抵抗は高くなる。更に強い外部磁界を正に印加すると、強磁性金属層(固定層)３０の磁化も右に反転し、図５(ａ)及び図６(ａ)の状態に戻る。即ち、平行配置となるため素子抵抗は低くなる。
【００４６】
実施例１のＴＭＲ素子のＭＲ比は室温で１０５％であった。一方、結晶化処理を施していないＧａ2Ｏx膜を用いた比較例１のＴＭＲ素子のＭＲ比は３４％であった。従って、実施例１は、比較例１に比べ、ＭＲ比が約３倍増加したことになる。
なお、強磁性金属層(自由層)１０として立方晶ＦｅＣｏやＦｅＣｏＢ又はＣｏを用いれば、より高いＭＲ比を期待することができる。
【００４７】
（実施例２）
本実施例を図７を参照して以下説明する。実施例２は、実施例１よりＧａ2Ｏx層の結晶化のためのアニール温度を低く、かつ同程度のＭＲ比を得ることができるため、実用的にはより望ましい作製方法である。
【００４８】
図７は、実施例２のＴＭＲ素子を製造した際の、各層の材料、膜厚及び成膜後のアニール温度を示している。各層の材料、膜厚および成膜方法は実施例１と同一である。強磁性金属層１０(下部Ｆｅ)、拡散防止層４２(ＭｇＯ)、トンネル障壁層２０(Ｇａ2Ｏx)までの成膜条件は実施例１と同一である。アモルファスＧａ2Ｏxトンネル障壁層の成膜後、結晶化のためのアニールをすることなく、強磁性金属層３０(上部Ｆｅ)を成膜温度１００℃で成長する。このとき、上部Ｆｅ層はアモルファス状である。その後、高真空中(１×１０-9Ｐａ)において２５０℃でアニールすることにより、立方晶スピネル型Ｇａ2Ｏx層および(００１)単結晶Ｆｅ層が得られる。磁化固定層４３(Ｃｏ)および酸化防止層４４(Ａｕ)の成膜条件は実施例１と同一である。この条件で作製したＴＭＲ素子のＭＲ比は室温で１０２％であった。
【００４９】
（実施例３）
本実施例３は、実施例１又は２に係るＴＭＲ素子を組み込んだ縦型スピントランジスタの例である。図８は本実施例に係る縦型スピンＦＥＴの断面模式図である。図８を引用して説明すると、導電層(具体的にはＣｒ、Ｃｕ、Ｔａ、Ａｕ等の非磁性金属およびそれらの合金・化合物、もしくはＳｉ、Ｇｅ、ＧａＡｓ等の非磁性半導体)５０上にドレイン電極５１、チャネル層５２及びソース電極５３が積層されており、チャネル層５２の周囲にはゲート絶縁層５４が形成されている。ドレイン電極５１とソース電極５３は実施例１の強磁性金属層である。なお、ドレイン電極５１をソース電極、ソース電極５３をドレイン電極としてもよい。チャネル層５２は実施例１又は２のトンネル障壁層である。チャネル層５２の膜厚は２ｎｍ〜１００ｎｍ程度である。ゲート絶縁層５４はチャネル層５２よりエネルギーバンドギャップの大きな絶縁体で構成する。具体的には、例えば、Ａｌ2Ｏ3、ＺｒＯ、ＨｆＯ、ＭｇＯなどである。
【００５０】
実施例３では、通常のＦＥＴと同様の動作機構により、ゲート絶縁層５４よりチャネル層５２に電界を印加したときにのみドレイン電極５１とソース電極５３の間に電流が流れる。この時の電流値はドレイン電極５１とソース電極５３の磁化配置(平行・反平行)に依存する。即ち、平行配置では抵抗が低くなるために電流は大きく、反平行配置では電流が小さくなる。これにより、例えば、平行配置時及び反平行配置時の電流値を“０”と“１”のデジタル信号に対応させることにより、メモリ機能を構築することができる。平行・反平行磁化配置の切り替えは、外部磁界により自由層(ドレイン電極５１又はソース電極５３どちらも可)の磁化の向きを制御することにより行う。
【００５１】
以上、本発明の好ましい実施例を示したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の主旨の範囲内において、種々の変形・変更が可能である。
【産業上の利用可能性】
【００５２】
本発明のＴＭＲ素子は、縦型スピンＦＥＴに利用すると有用であるだけではなく、磁気記録装置用再生ヘッド、磁気ランダムアクセスメモリ、高周波発振器、磁気センサー素子、物理乱数発生器等にも使用することができる。特に、現行の磁気ランダムアクセスメモリはＴＭＲ素子とＴＭＲ素子選択用のＣＭＯＳから構成されるが、情報記憶と素子選択機能(電流オン・オフ機能)を有する本発明の縦型スピンＦＥＴは利用することにより、ＣＭＯＳを用いることなく磁気ランダムアクセスメモリを構築することができる。
【符号の説明】
【００５３】
１０  強磁性金属層(自由層)
２０  トンネル障壁層
３０  強磁性金属層(固定層)
４０  基板
４１  緩衝層
４２  拡散防止層
４３  磁化固定層(固定層を支援する)
４４  酸化防止層
５０  導電層
５１  ドレイン電極
５２  チャネル層
５３  ソース電極
５４  ゲート絶縁層
５５  ゲート電極
５６  ゲート電極取り出し
５７  ドレイン電極取り出し
５８  ソース電極取り出し
【図１】
0006736057.tif 000002
【図２】
0006736057.tif 000003
【図３】
0006736057.tif 000004
【図４】
0006736057.tif 000005
【図５】
0006736057.tif 000006
【図６】
0006736057.tif 000007
【図７】
0006736057.tif 000008
【図８】
0006736057.tif 000009