(57)【特許請求の範囲】
【請求項１】
第１軸および第２軸を含む平面に実質的に平行な内部電極層と誘電体層とが第３軸の方向に沿って交互に積層された素子本体を備える積層電子部品であって、
前記素子本体の前記第１軸の方向に相互に向き合う一対の側面にそれぞれ絶縁層が備えられており、
前記素子本体の前記第２軸の方向に相互に向き合う一対の端面に、前記内部電極層と電気的に接続される外部電極がそれぞれ備えられており、
前記絶縁層は前記側面の周縁に形成された山状部と、前記側面の中央部分の平面部とを有し、
前記平面部のうち最も外側の点である平面端部および前記絶縁層の前記第２軸方向の両端部の前記山状部における前記第１軸方向の最大幅の部分である頂点の前記第２軸方向座標または前記第３軸方向座標における中間であり、前記山状部の表面上にある点を第１内側所定位置とし、
前記絶縁層の前記平面部の表面に沿う表面仮想線と前記山状部の外側の曲面との交点を第１外側所定位置とし、 
前記表面仮想線と、前記山状部の前記第１内側所定位置での曲面の接線がなす角の角度をθ１とし、
前記表面仮想線と、前記山状部の前記第１外側所定位置での曲面の接線がなす角の角度をθ２とした場合、
θ１が５°〜２５°であり、
θ２が５°〜２５°であるであることを特徴とする積層電子部品。
【請求項２】
第１軸および第２軸を含む平面に実質的に平行な内部電極層と誘電体層とが第３軸の方向に沿って交互に積層された素子本体を備える積層電子部品であって、
前記素子本体の前記第１軸の方向に相互に向き合う一対の側面にそれぞれ絶縁層が備えられており、
前記素子本体の前記第２軸の方向に相互に向き合う一対の端面に、前記内部電極層と電気的に接続される外部電極がそれぞれ備えられており、
前記絶縁層は前記側面の周縁に形成された山状部と、前記側面の中央部分の平面部とを有し、
前記絶縁層の前記第２軸方向の端部の前記山状部における前記第１軸方向の最大幅の部分を前記外部電極が覆っており、
前記素子本体の前記第２軸方向の中央部において、前記第１軸および前記第３軸を含む平面に平行な断面では、前記絶縁層の前記山状部は、前記平面部の前記第３軸方向の両側に形成されていることを特徴とする積層電子部品。
【請求項３】
前記素子本体の前記第２軸方向の端部から、前記絶縁層の前記第２軸方向の端部の前記山状部における前記第１軸方向の最大幅までの前記第２軸方向に沿う長さをαとして、
前記素子本体の前記第２軸方向の端部からの前記絶縁層を覆う前記外部電極の前記第２軸方向に沿う被覆長さをβとした場合、
α／βは、１／３０≦α／β＜１である請求項２に記載の積層電子部品。
【請求項４】
第１軸および第２軸を含む平面に実質的に平行な内部電極層と誘電体層とが第３軸の方向に沿って交互に積層された素子本体を備える積層電子部品であって、
前記素子本体の前記第１軸の方向に相互に向き合う一対の側面にそれぞれ絶縁層が備えられており、
前記素子本体の前記第２軸の方向に相互に向き合う一対の端面に、前記内部電極層と電気的に接続される外部電極がそれぞれ備えられており、
前記絶縁層は前記側面の周縁に形成された山状部と前記側面の中央部分の谷状部とを有し、
前記谷状部のうち、前記絶縁層の前記第２軸方向の中央部分における前記第１軸方向の最小幅の部分である谷状部最小点および前記絶縁層の前記第２軸方向の両端部の前記山状部における前記第１軸方向の最大幅の部分である頂点の前記第２軸方向座標における中間であり、前記山状部または前記谷状部の表面上にある点を第２内側所定位置とし、
前記谷状部最小点を通り前記絶縁層の前記第１軸に垂直な垂直仮想線と前記山状部の外側の曲面との交点を第２外側所定位置とし、
前記垂直仮想線と、前記山状部の前記第２内側所定位置での曲面の接線がなす角の角度をθ１´とし、
前記垂直仮想線と、前記山状部の前記第２外側所定位置での曲面の接線がなす角の角度をθ２´とした場合、
θ１´が５°〜２５°であり、
θ２´が５°〜２５°であることを特徴とする積層電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層電子部品に関する。
【０００２】
近年、携帯電話などのデジタル電子機器に使用される電子回路の高密度化に伴う電子部品の小型化に対する要求は高く、当該回路を構成する積層電子部品の小型化、大容量化が急速に進んでいる。
【０００３】
積層セラミックコンデンサなどの積層電子部品においては、素子本体内に複数の内部電極が配置されており、特許文献１では、矩形のセラミックグリーンシートの全幅に至るように導電ペーストを印刷し、該導電ペーストが印刷された複数枚のセラミックグリーンシートを積層し、切断することで、導体層の両側端縁が露出している積層体を得ている。
【０００４】
そして、特許文献１では、この積層体を焼成することにより、導体層端縁が、外部電極との接続が予定されている端面だけでなく、一対の側面にも露出しているセラミック焼結体を得る。次に、セラミック焼結体の側面にセラミックを塗布、形成する。
【０００５】
しかしながら、積層セラミック電子部品は側面にセラミックを焼き付けると、側面と側面に塗布・形成したセラミック（サイドギャップ）の接着性が悪いために、電歪によって、コンデンサの構造欠陥が起き易く、また、外部応力を緩和することが困難であり、固着強度に問題があった。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１２−１９１１５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、上記の実状に鑑みてなされたものであり、固着強度が良好な積層電子部品を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、本発明の第１の観点に係る積層電子部品は、以下の通りである。
【０００９】
［１］第１軸および第２軸を含む平面に実質的に平行な内部電極層と誘電体層とが第３軸の方向に沿って交互に積層された素子本体を備える積層電子部品であって、
前記素子本体の前記第１軸の方向に相互に向き合う一対の端面（側面）にそれぞれ絶縁層が備えられており、
前記素子本体の前記第２軸の方向に相互に向き合う一対の端面に、前記内部電極層と電気的に接続される外部電極がそれぞれ備えられており、
前記絶縁層は前記素子本体の前記第１軸方向の端面の周縁に形成された山状部と、前記素子本体の前記第１軸方向の端面の中央部分の平面部とを有し、
前記絶縁層の前記平面部の表面に沿う表面仮想線と、前記山状部の第１内側所定位置での曲面の接線がなす角の角度をθ１とし、
前記絶縁層の前記平面部の表面に沿う表面仮想線と、前記山状部の第１外側所定位置での曲面の接線がなす角の角度をθ２とした場合、
θ１が５°〜２５°であり、
θ２が５°〜２５°であることを特徴とする積層電子部品。
【００１０】
本発明によれば、絶縁層の平面部の表面に沿う表面仮想線と山状部の第１内側所定位置曲面の接線がなす角の角度および表面仮想線と第１外側所定位置での曲面の接線がなす角の角度が所定の範囲内であることにより、耐熱衝撃性および固着強度が良好な積層電子部品を提供できる。
【００１１】
また、上記目的を達成するため、本発明の第２の観点に係る積層電子部品は、以下の通りである。
【００１２】
［２］第１軸および第２軸を含む平面に実質的に平行な内部電極層と誘電体層とが第３軸の方向に沿って交互に積層された素子本体を備える積層電子部品であって、
前記素子本体の前記第１軸の方向に相互に向き合う一対の端面（側面）にそれぞれ絶縁層が備えられており、
前記素子本体の前記第２軸の方向に相互に向き合う一対の端面に、前記内部電極層と電気的に接続される外部電極がそれぞれ備えられており、
前記絶縁層は前記素子本体の前記第１軸方向の端面の周縁に形成された山状部と、前記素子本体の前記第１軸方向の端面の中央部分の平面部とを有し、
前記絶縁層の前記第２軸方向の端部の前記山状部における前記第１軸方向の最大幅の部分を前記外部電極が覆っていることを特徴とする積層電子部品。
【００１３】
本発明によれば、絶縁層の第２軸方向の端部の山状部における第１軸方向の最大幅の部分を外部電極が覆っていることにより、固着強度が良好な積層電子部品を提供できる。
【００１４】
上記［２］の具体的態様として、下記の態様が例示される。
【００１５】
［３］前記素子本体の前記第２軸方向の端部から、前記絶縁層の前記第２軸方向の端部の前記山状部における前記第１軸方向の最大幅までの前記第２軸方向に沿う長さをαとして、
前記素子本体の前記第２軸方向の端部からの前記絶縁層を覆う前記外部電極の前記第２軸方向に沿う被覆長さをβとした場合、
α／βは、１／３０≦α／β＜１である前記［２］に記載の積層電子部品。
【００１６】
また、上記目的を達成するための積層電子部品の製造方法としては、特に限定されないが、以下の製造方法が挙げられる。
【００１７】
［４］第１軸の方向に連続し、第１軸および第２軸を含む平面に実質的に平行な内部電極パターン層が形成されたグリーンシートを第３軸の方向に積層してグリーン積層体を得る工程と、
前記グリーン積層体を前記第２軸および前記第３軸を含む平面に平行な切断面が得られるように切断してグリーンチップを得る工程と、
前記グリーンチップを焼成して、内部電極層と誘電体層とが交互に積層した素子本体を得る工程と、
前記素子本体の前記第１軸方向の端面に絶縁層用ペーストを塗布して、焼き付けることにより、絶縁層が形成されたセラミック焼結体を得る工程と、
前記セラミック焼結体の前記第２軸方向の端面に外部電極用ペーストを焼き付けることにより、外部電極が形成された積層電子部品を得る工程と、を有し、
前記絶縁層は前記素子本体の前記第１軸方向の端面の周縁に形成された山状部と、前記素子本体の前記第１軸方向の端面の中央部分の平面部とを有し、
前記絶縁層の前記平面部の表面に沿う仮想線と、前記山状部の内側の曲面の接線がなす角の角度をθ１とし、
前記絶縁層の前記平面部の表面に沿う仮想線と、前記山状部の外側の曲面の接線がなす角の角度をθ２とした場合、
θ１が５°〜２５°であり、
θ２が５°〜２５°であることを特徴とする積層電子部品の製造方法。
【００１８】
また、上記目的を達成するため、本発明の第３の観点に係る積層電子部品は、以下の通りである。
【００１９】
［５］第１軸および第２軸を含む平面に実質的に平行な内部電極層と誘電体層とが第３軸の方向に沿って交互に積層された素子本体を備える積層電子部品であって、
前記素子本体の前記第１軸の方向に相互に向き合う一対の側面にそれぞれ絶縁層が備えられており、
前記素子本体の前記第２軸の方向に相互に向き合う一対の端面に、前記内部電極層と電気的に接続される外部電極がそれぞれ備えられており、
前記絶縁層は前記側面の周縁に形成された山状部と前記側面の中央部分の谷状部とを有し、
前記絶縁層の前記第１軸の方向に垂直な垂直仮想線と、前記山状部の第２内側所定位置での曲面の接線がなす角の角度をθ１´とし、
前記絶縁層の前記第１軸の方向に垂直な垂直仮想線と、前記山状部の第２外側所定位置での曲面の接線がなす角の角度をθ２´とした場合、
θ１´が５°〜２５°であり、
θ２´が５°〜２５°であるであることを特徴とする積層電子部品。
【図面の簡単な説明】
【００２０】
【図１】図１は、本発明の実施形態に係る積層セラミックコンデンサの概略断面図である。
【図２Ａ】図２Ａは、図１に示すIIＡ‐IIＡ線に沿う断面図である。
【図２Ｂ】図２Ｂは、図１に示すIIＢ‐IIＢ線に沿う断面図である。
【図２Ｃ】図２Ｃは、図１に示すIIＢ‐IIＢ線に沿う断面図である。
【図２Ｄ】図２Ｄは、図１に示すIIＢ‐IIＢ線に沿う断面図である。
【図２Ｅ】図２Ｅは、図１に示すIIＢ‐IIＢ線に沿う断面図である。
【図２Ｆ】図２Ｆは、図１に示すIIＢ‐IIＢ線に沿う断面図である。
【図２Ｇ】図２Ｇは、図１に示すIIＢ‐IIＢ線に沿う断面図である。
【図３Ａ】図３Ａは、図２Ｂの要部断面図である。
【図３Ｂ】図３Ｂは、図２Ａの要部断面図である。
【図３Ｃ】図３Ｃは、図２Ｄの要部断面図である。
【図４】図４は、図１に示す積層セラミックコンデンサの製造過程におけるグリーンシートの積層工程を示す概略断面図である。
【図５Ａ】図５Ａ（ａ）は、図４に示すＶ‐Ｖ線に沿うｎ層目の内部電極パターン層の一部を示す平面図であり、図５Ａ（ｂ）は、ｎ＋１層目の内部電極パターン層の一部を示す平面図である。
【図５Ｂ】図５Ｂは、図４に示すＶ‐Ｖ線に沿う内部電極パターン層の一部を示す平面図である。
【図６Ａ】図６Ａは図４に示すグリーンシートを積層後の積層体のＸ‐Ｚ軸平面に平行な概略断面図である。
【図６Ｂ】図６Ｂは図４に示すグリーンシートを積層後の積層体のＹ‐Ｚ軸平面に平行な概略断面図である。
【図７】図７は本実施例の固着強度の測定方法を説明する模式図である。
【発明を実施するための形態】
【００２１】
本実施形態に基づき、図面を参照しつつ詳細に説明するが、本発明は以下に説明する実施形態のみに限定されない。
【００２２】
また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能である。
【００２３】
以下、本発明を、図面に示す実施形態に基づき説明する。
【００２４】
（第１実施形態）
積層セラミックコンデンサの全体構成
本実施形態に係る積層電子部品の一実施形態として、積層セラミックコンデンサの全体構成について説明する。
【００２５】
図１に示すように、本実施形態に係る積層セラミックコンデンサ２は、セラミック焼結体４と、第１外部電極６と、第２外部電極８とを有する。また、セラミック焼結体４は、素子本体３と絶縁層１６とを有する。
【００２６】
素子本体３は、Ｘ軸およびＹ軸を含む平面に実質的に平行な内側誘電体層１０と内部電極層１２とを有し、内側誘電体層１０の間に内部電極層１２がＺ軸の方向に沿って交互に積層してある。ここで、「実質的に平行」とは、ほとんどの部分が平行であるが、多少平行でない部分を有していてもよいことを意味し、内部電極層１２と内側誘電体層１０は、多少、凹凸があったり、傾いていたりしてもよいという趣旨である。
【００２７】
図２Ａに示すように、内側誘電体層１０と、内部電極層１２とが交互に積層される部分が内装領域１３である。
【００２８】
また、素子本体３は、その積層方向Ｚ（Ｚ軸）の両端面に、外装領域１１を有する。外装領域１１は、内装領域１３を構成する内側誘電体層１０よりも厚い外側誘電体層を複数積層して形成してある。
【００２９】
なお、以下では、「内側誘電体層１０」および「外側誘電体層」をまとめて、「誘電体層」と記載する場合がある。
【００３０】
内側誘電体層１０および外装領域１１を構成する誘電体層の材質は、同じでも異なっていても良く、特に限定されず、たとえば、ＡＢＯ３などのペロブスカイト構造の誘電体材料やニオブ酸アルカリ系セラミックを主成分として構成される。
【００３１】
ＡＢＯ３において、Ａは、たとえばＣａ、Ｂａ、Ｓｒなどの少なくとも一種、Ｂは、Ｔｉ、Ｚｒなどの少なくとも一種である。Ａ／Ｂのモル比は、特に限定されず、０．９８０〜１．０２０である。
【００３２】
このほか、副成分として、二酸化珪素、酸化アルミニウム、酸化マグネシウム、アルカリ金属化合物、アルカリ土類金属化合物、酸化マンガン、希土類元素酸化物、酸化バナジウム等が挙げられるがこれらに限定されない。その含有量も組成等に応じて適宜決定すればよい。
【００３３】
なお、副成分として、二酸化珪素、酸化アルミニウムを用いることで、焼成温度を低下させることができる。また、副成分として、酸化マグネシウム、アルカリ金属化合物、アルカリ土類金属化合物、酸化マンガン、希土類元素酸化物、酸化バナジウムを用いることで、寿命を改善させることができる。
【００３４】
内側誘電体層１０および外側誘電体層の積層数は、用途等に応じて適宜決定すれば良い。
【００３５】
交互に積層される一方の内部電極層１２は、セラミック焼結体４のＹ軸方向第１端部の外側に形成してある第１外部電極６の内側に対して電気的に接続してある引出部１２Ａを有する。また、交互に積層される他方の内部電極層１２は、セラミック焼結体４のＹ軸方向第２端部の外側に形成してある第２外部電極８の内側に対して電気的に接続してある引出部１２Ｂを有する。
【００３６】
内装領域１３は、容量領域１４と引出領域１５Ａ，１５Ｂとを有する。容量領域１４は、積層方向に沿って内部電極層１２が内側誘電体層１０を挟んで積層する領域である。引出領域１５Ａは、外部電極６に接続する内部電極層１２の引出部１２Ａの間に位置する領域である。引出領域１５Ｂは、外部電極８に接続する内部電極層１２の引出部１２Ｂの間に位置する領域である。
【００３７】
内部電極層１２に含有される導電材は特に限定されず、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｌ、Ｐｔなどの金属、またはそれらの合金を用いることができる。Ｎｉ合金としては、Ｍｎ，Ｃｒ，ＣｏおよびＡｌから選択される１種以上の元素とＮｉとの合金が好ましく、合金中のＮｉ含有量は９５重量％以上であることが好ましい。なお、ＮｉまたはＮｉ合金中には、Ｐ等の各種微量成分が０．１重量％程度以下含まれていてもよい。
【００３８】
内部電極層１２は、市販の電極用ペーストを使用して形成してもよく、内部電極層１２の厚みは用途等に応じて適宜決定すればよい。
【００３９】
図２Ａ〜図２Ｃに示すように、素子本体３のＸ軸方向の両端面（両側面）には、絶縁層１６が形成されている。絶縁層１６は、Ｘ軸方向の端面（側面）の周縁に形成された山状部１６ｂと、中央部の平面部１６ｃとを有する。
【００４０】
なお、図２Ｂ、図２Ｃおよび図３Ａは、セラミック焼結体４のＺ軸方向の中央部において、Ｘ軸およびＹ軸を含む平面に平行な断面であり、山状部１６ｂは、平面部１６ｃのＹ軸方向の両側に形成される。また、図２Ａおよび図３Ｂにも示すように、セラミック焼結体４のＹ軸方向の中央部において、Ｘ軸およびＺ軸を含む平面に平行な断面では、絶縁層１６の山状部１６ｂは、平面部１６ｃのＺ軸方向の両側に形成される。すなわち、絶縁層１６の平面部１６ｃからＸ軸方向に突出する山状部１６ｂは、平面部１６ｃの周縁部に連続して形成してある。
【００４１】
本実施形態の絶縁層１６における、山状部１６ｂと平面部１６ｃを有する構成は、焼き付け後に絶縁層１６となる絶縁層用ペーストの粘度を調整したり、後述する絶縁層用ペースト塗布工程の手法や条件を適切に選択することにより形成することができる。
【００４２】
本実施形態では、図２Ｂ、図２Ｃまたは図３Ａに示すように、外部電極６，８のＸ軸方向の両端部は、絶縁層１６のＹ軸方向の両端部の山状部におけるＸ軸方向の最大幅（Ｍｔ）の部分（頂点１６ｂ２）を覆っていても良い。これにより、本実施形態の積層セラミックコンデンサは、固着強度が良好となる。
【００４３】
本実施形態の絶縁層１６は、図２Ｂに示すように、素子本体３のＹ軸方向の端面のＸ軸方向の両端部を覆っていなくても良いし、図２Ｃに示すように、素子本体３のＹ軸方向の端面のＸ軸方向の両端部を覆う絶縁層延長部１６ａを一体的に有していても良い。
【００４４】
なお、絶縁層延長部１６ａは、図１、図２Ｂまたは図２Ｃに示す素子本体３のＹ軸方向の両端面を広く覆っていないことが好ましい。素子本体３のＹ軸方向の両端面には、外部電極６，８が形成されて内部電極１２と接続される必要があるからである。
【００４５】
本実施形態の絶縁層１６は、図２Ａに示すように、素子本体３のＺ軸方向の端面（主面）のＸ軸方向の両端部を覆う絶縁層延長部１６ａを一体的に有していても良い。また、図示していないが、絶縁層延長部１６ａは素子本体３のＺ軸方向の端面の全面を覆っていても良い。
【００４６】
本実施形態の外部電極６，８は、Ｚ軸方向の端面に形成された絶縁層延長部１６ａを覆う構成としても良い。
【００４７】
絶縁層１６の軟化点は５００℃〜１０００℃であることが好ましい。これにより、前後の工程で発生しうる構造欠陥の影響を減らすことができる。
【００４８】
本実施形態の絶縁層１６を構成する成分は、特に限定されず、例えば、セラミック、アルミニウム、ガラス、チタン、樹脂などが挙げられるが、ガラス成分で構成されていることが好ましい。絶縁層１６をガラス成分で構成することにより、固着強度が良好になる。これは、ガラスと素子本体３との界面に反応相が形成されるため、ガラスと素子本体３の密着性が他の絶縁性物質に比べて優れているためであると考えられる。
【００４９】
また、ガラスは、セラミックに比べて絶縁性が高い。このため、絶縁層１６がセラミックで構成されている場合に比べて、絶縁層１６がガラス成分で構成されている場合は、向かい合う外部電極６，８の距離を短くしてもショート発生率を低くできる。したがって、絶縁層１６がセラミックで構成されている場合に比べて、絶縁層１６がガラス成分で構成されている場合は、外部電極６，８がセラミック焼結体４のＸ軸方向端面のＹ軸方向端部およびＺ軸方向端面のＹ軸方向端部を広く覆う構成にしても、ショート発生率を低くできる。この効果は、絶縁層延長部１６ａが素子本体３のＺ軸方向端面の全面を覆っている場合に、より顕著である。
【００５０】
素子本体３のＸ軸方向の端面を絶縁層１６で被覆することにより、絶縁性が高められるだけでなく、外部からの環境負荷に対して、耐久性、耐湿性が増す。また、焼成後の素子本体３のＸ軸方向の端面を絶縁層１６が被覆するため、サイドギャップの幅が小さく、かつ、均一な絶縁層１６を形成することができる。
【００５１】
外部電極６，８の材質も特に限定されないが、Ｃｕ、Ａｇ、Ｐｄ、Ｐｔ、Ａｕあるいはこれらの合金、導電性樹脂など公知の導電材を用いることができる。外部電極の厚さは用途等に応じて適宜決定すればよい。
【００５２】
なお、図１において、Ｘ軸、Ｙ軸およびＺ軸は、相互に垂直であり、Ｚ軸が、内側誘電体層１０および内部電極層１２の積層方向に一致し、Ｙ軸が、引出領域１５Ａ，１５Ｂ（引出部１２Ａ，１２Ｂ）が形成される方向に一致する。
【００５３】
本実施形態では、図２Ａに示すように、絶縁層１６のうち、セラミック焼結体４の幅方向（Ｘ軸方向）に沿って、素子本体３のＸ軸方向の端面から絶縁層１６の外面までの区間をギャップ部としている。
【００５４】
本実施形態では、ギャップ部のＸ軸方向の幅Ｗｇａｐは、セラミック焼結体４の幅方向（Ｘ軸方向）に沿って、素子本体３のＸ軸方向の端面から絶縁層１６のＸ軸方向の端面までの寸法に一致する。幅Ｗｇａｐの平均は、好ましくは、０．１μｍ〜４０μｍであり、素子本体３の幅Ｗ０に比較すれば、きわめて小さい。
【００５５】
Ｗｇａｐを上記の範囲内とすることで、クラックが発生しにくくなると共に、セラミック焼結体４がより小型化されても、静電容量の低下が少ない。
【００５６】
なお、素子本体３の幅Ｗ０は、内側誘電体層１０のＸ軸方向に沿う幅に一致する。
【００５７】
図２Ａに示すように、素子本体３のＺ軸方向の端面において、素子本体３のＸ軸方向の両端面からの絶縁層延長部１６ａのＸ軸方向のぞれぞれの幅をＷ１とする。この場合、Ｗ１とＷ０の比は、好ましくは１／３０≦Ｗ１／Ｗ０である。
【００５８】
Ｗ１／Ｗ０が１／３０以上であることで、電歪による構造欠陥や音鳴きをより減らすことができる。
【００５９】
また、Ｗ１／Ｗ０が１／２であってもよいが、その場合には、一方の絶縁層延長部１６ａと他方の絶縁層延長部１６ａがつながっている構成となる。すなわち、絶縁層１６が素子本体３の主面と側面との４面で覆う構成となる。このような場合には、絶縁層１６の塗布方法などによっては、素子本体３におけるＸ軸方向の端面を被覆する絶縁層が薄くなる可能性があり、電歪の緩和の効果が下がる傾向にある。一方、上記の通り、Ｗ１／Ｗ０が１／２の場合は、絶縁層をガラス成分で構成した場合に、外部電極６，８がセラミック焼結体４のＸ軸方向端面のＹ軸方向端部およびＺ軸方向端面のＹ軸方向端部を広く覆う構成にしても、ショート発生率を低くできる効果が顕著となる。
【００６０】
本実施形態では、積層方向（Ｚ軸方向）に隣接する誘電体層１０で挟まれる内部電極層１２のＸ軸方向端部は、素子本体３のＸ軸方向端面、すなわち、誘電体層１０のＸ軸方向端部から内側に所定の引込み距離で凹んでいても良い。本実施形態では、従来に比較して、幅Ｗｇａｐをきわめて小さくすることが可能になり、しかも、内部電極層１２の引き込み距離が十分に小さい。そのため、本実施形態では、小型でありながら、大きな容量の積層コンデンサを得ることができる。
【００６１】
なお、絶縁層１６を形成する前の素子本体３のＸ軸方向端面を、バレル研磨などで研磨することで、内部電極層１２のＸ軸方向端部の引き込みを無くすことも可能である。内部電極層１２のＸ軸方向端部の引き込みは、たとえば内部電極層１２を形成する材料と誘電体層を形成する材料との焼結収縮率の違いにより形成される。
【００６２】
本実施形態では、図３Ａまたは図３Ｂに示すように、絶縁層１６の平面部１６ｃの表面に沿う表面仮想線と、山状部１６ｂの第１内側所定位置１６ｂ１での曲面の接線がなす角の角度をθ１とした場合、θ１は５°〜２５°であることが好ましい。これにより、固着強度を良好にすることができる。
【００６３】
また、本実施形態では、図３Ａまたは図３Ｂに示すように、絶縁層１６の平面部１６ｃの表面に沿う表面仮想線と、山状部１６ｂの第１外側所定位置１６ｂ３での曲面の接線がなす角の角度をθ２とした場合、θ２は５°〜２５°であることが好ましい。これにより、耐熱衝撃性を良好にすることができる。
【００６４】
第１内側所定位置１６ｂ１は以下に示す方法により決定する。まず、平面部１６ｃのうち最も外側の点である平面端部１６ｃ１および山状部１６ｂのうち山状部１６ｂの頂点１６ｂ２を決定する。なお、頂点１６ｂ２は絶縁層１６のＹ軸方向の両端部の山状部１６ｂにおけるＸ軸方向の最大幅（Ｍｔ）の部分である。そして、Ｙ軸方向座標またはＺ軸方向座標が平面端部１６ｃ１および頂点１６ｂ２の中間であり、山状部１６ｂの表面上にある点を第１内側所定位置１６ｂ１とする。
【００６５】
第１外側所定位置１６ｂ３は表面仮想線と山状部１６ｂの外側の曲面との交点である。
【００６６】
第１内側所定位置１６ｂ１および第１外側所定位置１６ｂ３の決定方法には特に限定はない。例えばデジタルマイクロスコープを用いて目視にて決定することができる。なお、デジタルマイクロスコープを用いて目視にて決定する場合には、第１内側所定位置１６ｂ１および第１外側所定位置１６ｂ３の位置に多少の誤差が生じる場合があるが、それによるθ１およびθ２の大きさに及ぼす影響は通常は無視できるほど小さい。
【００６７】
従来は、素子本体から露出している内部電極層にセラミックを焼き付けていたが、この場合、セラミックと素子本体の側面との接着性が悪く、電歪によって構造欠陥が発生し易く、また、外部応力を緩和することが困難であり、固着強度に問題があった。
【００６８】
本実施形態の積層電子部品は、絶縁層１６の平面部１６ｃの表面に沿う表面仮想線と山状部１６ｂの第１内側所定位置１６ｂ１での曲面の接線がなす角の角度θ１および表面仮想線と山状部１６ｂの第１外側所定位置１６ｂ３での曲面の接線がなす角の角度θ２に特徴がある。この絶縁層１６の山状部１６ｂの角度θ１，θ２を所定の範囲内とすることによって、セラミック焼結体４と外部電極６，８の接着性を強固にし、電歪による素子本体３の変形を緩和するとともに、外部応力を緩和することができ、実装性を向上させることができる。
【００６９】
セラミック焼結体４のＸ軸方向の両側の幅Ｗｇａｐは相互に同じでも異なっていてもよい。また、セラミック焼結体４のＸ軸方向の両側の幅Ｗ１も相互に同じでも異なっていてもよい。
【００７０】
内側誘電体層１０の厚みｔｄは特に限定されないが、好ましくは０．１μｍ〜５．０μｍである。
【００７１】
内部電極層１２の厚みｔｅは特に限定されないが、好ましくは０．１μｍ〜５．０μｍである。
【００７２】
外装領域１１の厚みｔｏは特に限定されないが、好ましくは０．１μｍ〜５．０μｍである。
【００７３】
積層セラミックコンデンサの製造方法
次に、本発明の一実施形態としての積層セラミックコンデンサ２の製造方法について具体的に説明する。本実施形態に係る積層セラミックコンデンサ２は、ペーストを用いた通常の印刷法やシート法によりグリーンチップを作製し、これを焼成した後、絶縁層用ペーストを塗布・焼き付けし、絶縁層１６を形成して、外部電極６，８を印刷または転写して焼き付けることにより製造される。
【００７４】
まず、焼成後に図１に示す内側誘電体層１０を構成することになる内側グリーンシート１０ａおよび外側誘電体層を構成することになる外側グリーンシート１１ａを製造するために、内側グリーンシート用ペーストおよび外側グリーンシート用ペーストを準備する。
【００７５】
内側グリーンシート用ペーストおよび外側グリーンシート用ペーストは、通常、セラミック粉末と有機ビヒクルとを混練して得られた有機溶剤系ペースト、または水系ペーストで構成される。
【００７６】
セラミック粉末の原料としては、複合酸化物や酸化物となる各種化合物、たとえば炭酸塩、硝酸塩、水酸化物、有機金属化合物などから適宜選択され、混合して用いることができる。セラミック粉末の原料は、本実施形態では、平均粒子径が０．４５μｍ以下、好ましくは０．１〜０．３μｍ程度の粉体として用いられる。なお、内側グリーンシートをきわめて薄いものとするためには、グリーンシート厚みよりも細かい粉体を使用することが望ましい。
【００７７】
有機ビヒクルとは、バインダを有機溶剤中に溶解したものである。有機ビヒクルに用いるバインダは特に限定されず、エチルセルロース、ポリビニルブチラール等の通常の各種バインダから適宜選択すればよい。用いる有機溶剤も特に限定されず、アルコール、アセトン、トルエン等の各種有機溶剤から適宜選択すればよい。
【００７８】
また、グリーンシート用ペースト中には、必要に応じて、各種分散剤、可塑剤、誘電体、副成分化合物、ガラスフリット、絶縁体などから選択される添加物が含有されていてもよい。
【００７９】
可塑剤としては、フタル酸ジブチル、フタル酸ジオクチルやフタル酸ベンジルブチルなどのフタル酸エステル、アジピン酸、燐酸エステル、グリコール類などが例示される。
【００８０】
次に、焼成後に図１に示す内部電極層１２Ａ，１２Ｂを構成することになる内部電極パターン層１２ａを製造するために、内部電極層用ペーストを準備する。内部電極層用ペーストは、上記した各種導電性金属や合金からなる導電材と、上記した有機ビヒクルとを混練して調製する。
【００８１】
導電材としてＮｉを用いる場合は、例えば、市販のＣＶＤ法、湿式化学還元法等を用いて作製したＮｉの粉体を用いてもよい。
【００８２】
焼成後に図１に示す外部電極６，８を構成することになる外部電極用ペーストは、上記した内部電極層用ペーストと同様にして調製すればよい。
【００８３】
上記にて調製した内側グリーンシート用ペーストおよび内部電極層用ペーストを使用して、図４に示すように、内側グリーンシート１０ａと、内部電極パターン層１２ａと、を交互に積層し、内部積層体１３ａを製造する。そして、内部積層体１３ａを製造した後に、外側グリーンシート用ペーストを使用して、外側グリーンシート１１ａを形成し、積層方向に加圧してグリーン積層体を得る。
【００８４】
なお、グリーン積層体の製造方法は、特に限定されず、例えば、シート法または印刷法で製造できる。また、上記の他、外側グリーンシート１１ａに直接内側グリーンシート１０ａと内部電極パターン層１２ａとを交互に所定数積層して、積層方向に加圧してグリーン積層体を得てもよい。
【００８５】
具体的には、まず、ドクターブレード法などにより、支持体としてのキャリアシート（たとえばＰＥＴフィルム）上に、内側グリーンシート１０ａを形成する。内側グリーンシート１０ａは、キャリアシート上に形成された後に乾燥される。
【００８６】
次に、図４に示すように、内側グリーンシート１０ａの表面に、内部電極層用ペーストを用いて、内部電極パターン層１２ａを形成し、内部電極パターン層１２ａを有する内側グリーンシート１０ａを得る。
【００８７】
この際、図５Ａ（ａ）に示すように、ｎ層目において、Ｙ軸方向に内部電極パターン層１２ａの隙間３２を形成し、Ｘ軸方向には連続する平坦な内部電極パターン層１２ａを形成する。
【００８８】
次に、図５Ａ（ｂ）に示すように、ｎ＋１層目においてもＹ軸方向に内部電極パターン層１２ａの隙間３２を形成し、Ｘ軸方向には連続する平坦な内部電極パターン層１２ａを形成する。この際、ｎ層目とｎ＋１層目の内部電極パターン層の隙間３２は積層方向であるＺ軸方向において、重ならないように形成される。
【００８９】
このようにして、内部電極パターン層１２ａを有する内側グリーンシート１０ａを複数積層して、内部積層体１３ａを製造した後に、内部積層体１３ａの上下に外側グリーンシート用ペーストを使用して、適宜の枚数の外側グリーンシート１１ａを形成し、積層方向に加圧してグリーン積層体を得る。
【００９０】
次に、図５Ａ（ａ）、図５Ａ（ｂ）、図６Ａ、図６ＢのＣ１切断面およびＣ２切断面に沿って、グリーン積層体を切断してグリーンチップを得る。Ｃ１は、Ｙ‐Ｚ軸平面に平行な切断面であり、Ｃ２は、Ｚ‐Ｘ軸平面に平行な切断面である。
【００９１】
図５Ａ（ａ）に示すように、ｎ層目において内部電極パターン層１２ａを切断するＣ２切断面の両隣のＣ２切断面は、内部電極パターン層１２ａの隙間３２を切断する。また、ｎ層目において内部電極パターン層１２ａを切断したＣ２切断面は、ｎ＋１層目においては内部電極パターン層１２ａの隙間３２を切断する。
【００９２】
このような切断方法によりグリーンチップを得ることで、グリーンチップのｎ層目の内部電極パターン層１２ａは、グリーンチップのＣ２切断面において、一の切断面では露出し、他の切断面では露出しない構成となる。また、グリーンチップのｎ＋１層目の内部電極パターン層１２ａは、グリーンチップのＣ２切断面において、ｎ層目で内部電極パターン層１２ａが露出した方の切断面では、内部電極パターン層１２ａは露出せず、ｎ層目で内部電極パターン層１２ａが露出していない方の切断面では、内部電極パターン層１２ａが露出する構成となる。
【００９３】
さらに、グリーンチップのＣ１切断面においては、全ての層で内部電極パターン層１２ａが露出する構成となる。
【００９４】
また、内部電極パターン層１２ａの形成方法としては、特に限定されず、印刷法、転写法の他、蒸着、スパッタリングなどの薄膜形成方法により形成されていてもよい。
【００９５】
また、内部電極パターン層１２ａの隙間３２に段差吸収層２０を形成してもよい。段差吸収層２０を形成することで、グリーンシート１０ａの表面で内部電極パターン層１２ａによる段差がなくなり、最終的に得られるセラミック焼結体４の変形防止に寄与する。
【００９６】
段差吸収層２０は、たとえば内部電極パターン層１２ａと同様にして、印刷法などで形成される。段差吸収層２０は、グリーンシート１０ａと同様なセラミック粉末と有機ビヒクルを含むが、グリーンシート１０ａと異なり、印刷により形成されるために、印刷しやすいように調整してある。印刷法としては、スクリーン印刷、グラビア印刷などが例示される。
【００９７】
グリーンチップは、固化乾燥により可塑剤が除去され固化される。固化乾燥後のグリーンチップは、メディアおよび研磨液とともに、バレル容器内に投入され、水平遠心バレル機などにより、バレル研磨される。バレル研磨後のグリーンチップは、水で洗浄され、乾燥される。乾燥後のグリーンチップに対して、脱バインダ工程、焼成工程、必要に応じて行われるアニール工程を行うことにより、素子本体３が得られる。
【００９８】
脱バインダ工程は、公知の条件とすればよく、たとえば、保持温度を２００℃〜４００℃とすればよい。
【００９９】
本実施形態において、焼成工程およびアニール工程は、還元雰囲気で行う。その他の焼成条件またはアニール条件は、公知の条件とすればよく、たとえば、焼成の保持温度は１０００℃〜１３００℃であり、アニールの保持温度は５００℃〜１０００℃である。
【０１００】
脱バインダ工程、焼成工程およびアニール工程は、連続して行なっても、独立して行なってもよい。
【０１０１】
次に、上記素子本体３のＸ軸方向の両端面に、絶縁層用ペーストをスクリーン印刷で塗布し、焼き付けることにより、絶縁層１６を形成し、図１および図２に示すセラミック焼結体４を得る。この絶縁層１６により、絶縁性が高められるだけでなく、耐湿性も良好とされる。絶縁層用ペーストを塗布する場合には、ペーストが、素子本体３のＸ軸方向の両端面のみではなく、素子本体３のＺ軸方向の両端面のＸ軸方向の両端部および／またはＹ軸方向の両端面のＸ軸方向の両端部にも塗布されるようにしてもよい。
【０１０２】
絶縁層１６をガラスで構成する場合には、この絶縁層用ペーストは、例えば上記したガラス原料と、エチルセルロースを主成分とするバインダと分散媒であるテルピネオール等とをミキサーで混練して得る。
【０１０３】
本実施形態の絶縁層用ペーストの粘度は、３０Ｐａ・ｓ〜１２０Ｐａ・ｓであることが好ましい。これにより、θ１およびθ２を好ましい範囲にすることができ、耐熱衝撃性および固着強度が良好な積層セラミックコンデンサを得ることができる。
【０１０４】
絶縁層用ペーストの粘度は、分散媒であるテルピネオール等の量を変化させることで調整できる。
【０１０５】
素子本体３への絶縁層１６の形成方法は特に限定されないが、例えば、下記の方法が挙げられる。
【０１０６】
まず、素子本体３のＸ軸方向の端面に、絶縁層用ペーストをスクリーン印刷で塗布し、乾燥させる。これが、第１絶縁層用ペースト塗布工程である。その後、素子本体３のＸ軸方向の中央部を樹脂などでマスキングする。
【０１０７】
次に第２絶縁層用ペースト塗布工程として、Ｘ軸方向の中央部がマスキングされた素子本体３のＸ軸方向の端部をディップまたはスクリーン印刷により、再度塗布し、乾燥および脱バインダ処理を経て、焼き付けることにより、絶縁層１６を形成して、セラミック焼結体４を得る。
【０１０８】
焼き付け時に液状化した絶縁層用ペーストのガラス成分は、内側誘電体層１０の端部から内部電極層１２の端部までの空隙に毛細管現象により容易に入り込む。従って、絶縁層１６により、上記空隙が確実に満たされ、絶縁性が高められるだけでなく、耐湿性も良好とされる。
【０１０９】
上記のようにして得られたセラミック焼結体４のＹ軸方向の両端面および／またはＺ軸方向の両端面に、必要に応じて、例えばバレル研磨やサンドブラストなどにより端面研磨を施す。
【０１１０】
次に、絶縁層１６が焼き付けられたセラミック焼結体４のＹ軸方向の両端面に、外部電極用ペーストを塗布して焼き付けし、外部電極６，８を形成する。外部電極６，８の形成については、絶縁層１６の形成後に行っても良く、絶縁層１６の形成と同時に行ってもよいが、好ましくは、絶縁層１６を形成した後が良い。
【０１１１】
また、外部電極６，８の形成方法についても特に限定されず、外部電極用ペーストの塗布・焼き付け、ディップ・焼き付け、メッキ、蒸着、スパッタリングなどの適宜の方法を用いることができる。
【０１１２】
そして、必要に応じ、外部電極６，８表面に、めっき等により被覆層を形成する。
【０１１３】
このようにして製造された本実施形態の積層セラミックコンデンサ２は、ハンダ付等によりプリント基板上などに実装され、各種電子機器等に使用される。
【０１１４】
従来は、誘電体層の一部をギャップ部としていたため、グリーンシートの表面のうち、焼成後にギャップ部となる部分には、Ｘ軸方向に沿って所定間隔で内部電極パターン層を形成しない余白パターンを形成していた。
【０１１５】
これに対して、本実施形態では、内部電極パターン層はＸ軸方向に沿って連続して形成され、ギャップ部は、素子本体に絶縁層を形成することにより得られる。このため、ギャップ部を形成するための余白パターンを形成しない。したがって、従来の方法とは異なり、グリーンシートに平坦な内部電極パターン層の膜が形成される。このため、グリーンシートの面積当りのグリーンチップの取得個数が従来に比べて増加できる。
【０１１６】
また、本実施形態では、従来と異なり、グリーン積層体の切断時に余白パターンを気にせずに済むため、従来に比べて、切断歩留まりが改善されている。
【０１１７】
さらに、従来は、グリーンシートを積層すると、余白パターン部分は、内部電極パターン層が形成されている部分に比べて厚みが薄く、切断する際に、グリーンチップの切断面付近が湾曲してしまう問題があった。また、従来は内部電極パターン層の余白パターン部分近くに、盛り上がりが形成されるため、内部電極層に凹凸が生じ、これらを積層することで、内部電極またはグリーンシートが変形するおそれがあった。これに対して、本実施形態では、余白パターンを形成せず、内部電極パターン層の盛り上がりも形成されない。
【０１１８】
さらに、本実施形態は、内部電極パターン層が平坦な膜であり、内部電極パターン層の盛り上がりが形成されず、また、ギャップ部付近において、内部電極パターン層の滲みやカスレが生じないため、取得容量を向上できる。この効果は、素子本体が小さければ小さいほど顕著である。
【０１１９】
（第２実施形態）
本実施形態に係る積層セラミックコンデンサは、絶縁層１６のＹ軸方向の端部の山状部１６ｂにおけるＸ軸方向の最大幅の部分を外部電極６，８が覆っていること必須としていること以外は、第１実施形態と同様であり、重複する説明は省略する。
【０１２０】
本実施形態では、図２Ｂ、図２Ｃまたは図３Ａに示すように、外部電極６，８のＸ軸方向の両端部は、絶縁層１６のＹ軸方向の両端部の山状部におけるＸ軸方向の最大幅（Ｍｔ）の部分（頂点１６ｂ２）を覆っている。これにより、本実施形態の積層セラミックコンデンサは、固着強度が良好となる。
【０１２１】
また、図３Ａに示すように、素子本体３のＹ軸方向の端部から、絶縁層１６のＹ軸方向の端部の山状部におけるＸ軸方向の最大幅（Ｍｔ）までのＹ軸方向に沿う長さをαとして、素子本体３のＹ軸方向の端部からの絶縁層１６を覆う外部電極６，８のＹ軸方向に沿う被覆長さをβとする。
【０１２２】
本実施形態では、α／βは、１／３０≦α／β＜１であることが好ましい。
【０１２３】
１／３０≦α／β＜１の場合は、α／βが１／３０より小さい場合に比べて、外部電極６，８の被覆長さが短く、外部電極６，８を覆うめっきの伸びによるショートの発生率を低くすることができる。
【０１２４】
一方、１／３０≦α／β＜１の場合は、α／βが１以上の場合に比べて、外部電極６，８の被覆長さが長く、固着強度を良好にすることができる。
【０１２５】
また、素子本体３のＸ軸方向端部から絶縁層１６のＸ軸方向端部までの最大幅をＭｔとした場合、Ｍｔ／βは、１／３０〜１／１０であることが好ましい。これにより、耐熱衝撃性および固着強度を良好にすることができる。
【０１２６】
（第３実施形態）
本実施形態に係る積層セラミックコンデンサは、図２Ｄ，図２Ｅおよび図３Ｃに示すように、絶縁層１６´は、Ｘ軸方向の端面（側面）の周縁に形成された山状部１６ｂ´および谷状部１６ｃ´からなり、平面部１６ｃが観察されないこと以外は第１実施形態と同様であり、重複する説明は省略する。
【０１２７】
本実施形態では、図３Ｃに示すように、絶縁層１６´の谷状部１６ｃ´のうち、谷状部最小点１６ｃ１´を通り、Ｘ軸方向に対して垂直な方向に引かれる仮想線と、山状部１６ｂ´の第２内側所定位置１６ｂ１´での曲面の接線がなす角の角度をθ１´とした場合、θ１´は５°〜２５°であることが好ましい。これにより、固着強度を良好にすることができる。なお、谷状部最小点１６ｃ１´は谷状部１６ｃ´のうち、絶縁層１６のＹ軸方向の中央部分におけるＸ軸方向の最小幅の部分である。
【０１２８】
また、本実施形態では、図３Ｃに示すように、谷状部最小点１６ｃ１´を通りＸ軸方向に対して垂直な方向に引かれる垂直仮想線と、山状部１６ｂ´の第２外側所定位置１６ｂ３´での曲面の接線がなす角の角度をθ２´とした場合、θ２´は５°〜２５°であることが好ましい。これにより、耐熱衝撃性を良好にすることができる。
【０１２９】
図３Ｃに示す場合における第２内側所定位置１６ｂ１´は以下に示す方法により決定する。まず、谷状部最小点１６ｃ１´および山状部１６ｂ´のうち山状部１６ｂ´の頂点１６ｂ２´を決定する。そして、Ｙ軸方向座標が谷状部最小点１６ｃ１´および頂点１６ｂ２´の中間であり、山状部１６ｂ´または谷状部１６ｃ´の表面上にある点を第２内側所定位置１６ｂ１´とする。なお、本実施形態では、山状部１６ｂ´と谷状部１６ｃ´との境界は必ずしも明確ではない。
【０１３０】
第２外側所定位置１６ｂ３´は垂直仮想線と山状部１６ｂ´の外側の曲面との交点である。
【０１３１】
本実施形態の積層電子部品は、垂直仮想線と第２内側所定位置１６ｂ１´での曲面の接線がなす角の角度θ１´および垂直仮想線と山状部１６ｂ´の第２外側所定位置１６ｂ３´での曲面の接線がなす角の角度θ２´に特徴がある。この絶縁層１６´の山状部１６ｂ´または谷状部１６ｃ´の角度θ１´，θ２´を所定の範囲内とすることによって、セラミック焼結体４と外部電極６，８の接着性を強固にし、電歪による素子本体３の変形を緩和するとともに、外部応力を緩和することができ、実装性を向上させることができる。
【０１３２】
以上、本発明の実施形態について説明してきたが、本発明は、上述した実施形態に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々に改変することができる。たとえば、第１実施形態から第３実施形態のうち、複数の実施形態の特長を同時に備えていてもよい。
【０１３３】
また、絶縁層は側面の周縁に形成された山状部を有することが全ての実施形態で共通しているが、山状部は側面の全周に形成されている必要はない。例えば図２Ｆ，図２Ｇに示すように側面の一部のみに山状部が形成されていてもよい。
【０１３４】
また、第１実施形態および第２実施形態では、平面部１６ｃは必ずしもＸ軸方向に垂直でなくてもよく、傾いていてもよい。平面部１６ｃが傾いている場合には、表面仮想線も傾くことになる。
【０１３５】
さらに、第１実施形態および第２実施形態では、全ての切断面でθ１およびθ２が所定の範囲内となる必要はなく、第３実施形態では、全ての切断面でθ１´およびθ２´が所定の範囲内となる必要はない。例えば、第３実施形態では、図１のＺ軸方向の中央部で切断して図２Ｄおよび図３Ｃを得ているが、Ｚ軸方向のその他の箇所で切断する場合には、θ１´とθ２´とのいずれか一つ以上が特定の範囲外となる場合や、２つの山状部ができていない形状である場合などがある。
【０１３６】
また、たとえば、内部電極パターン層１２ａは、図５Ａ（ａ）、図５Ａ（ｂ）に示したパターンの他、図５Ｂに示すように、格子状の内部電極パターン層１２ａの隙間３２を有するパターンであってもよい。
【０１３７】
なお、第２実施形態のようにα／βを所定範囲内に制御する方法には特に制限はないが、例えばペーストのディップおよび印刷の厚みを変化させることで制御できる。第３実施形態のように平面部が存在しない態様は第２絶縁層ペーストのディップ及び印刷厚みを薄く変化させることにより得られる場合がある。また、図２Ｆ，図２Ｇに示すように一方にのみ山状部が存在する態様は断面の切り口を変化させることや、チップを傾けることや、第２絶縁層ペーストのディップ及び印刷を傾けることにより得られる場合がある。また、平面部が傾いている態様は、断面の切り口を変化させることや、チップを傾けることや、第２絶縁層ペーストのディップ及び印刷を傾けることにより得られる場合がある。
【０１３８】
また、本発明の積層電子部品は、積層セラミックコンデンサに限らず、その他の積層電子部品に適用することが可能である。その他の積層電子部品としては、誘電体層が内部電極を介して積層される全ての電子部品であり、たとえばバンドパスフィルタ、チップインダクタ、積層三端子フィルタ、圧電素子、チップサーミスタ、チップバリスタ、チップ抵抗、その他の表面実装（ＳＭＤ）チップ型電子部品などが例示される。
【実施例】
【０１３９】
以下、本発明を、さらに詳細な実施例に基づき説明するが、本発明は、これら実施例に限定されない。
【０１４０】
実施例１
下記の通り、試料番号１〜試料番号７のコンデンサ試料を作製して、θ１およびθ２の測定ならびに耐熱衝撃性および固着強度の評価を行った。
【０１４１】
まず、ＢａＴｉＯ３系セラミック粉末：１００重量部と、ポリビニルブチラール樹脂：１０重量部と、可塑剤としてのジオクチルフタレート（ＤＯＰ）：５重量部と、溶媒としてのアルコール：１００重量部とをボールミルで混合してペースト化し、内側グリーンシート用ペーストを得た。
【０１４２】
また、上記とは別に、Ｎｉ粒子４４．６重量部と、テルピネオール：５２重量部と、エチルセルロース：３重量部と、ベンゾトリアゾール：０．４重量部とを、３本ロールにより混練し、スラリー化して内部電極層用ペーストを作製した。
【０１４３】
上記にて作製した内側グリーンシート用ペーストを用いて、ＰＥＴフィルム上に、乾燥後の厚みが７μｍとなるように内側グリーンシート１０ａを形成した。次いで、この上に内部電極層用ペーストを用いて、内部電極パターン層１２ａを所定パターンで印刷した後、ＰＥＴフィルムからシートを剥離し、内部電極パターン層１２ａを有する内側グリーンシート１０ａを得た。
【０１４４】
図４に示すように、内部電極パターン層１２ａを有する内側グリーンシート１０ａを積層して、内部積層体１３ａを製造した後に、内部積層体１３ａの上下に外側グリーンシート用ペーストを使用して、適宜の枚数の外側グリーンシート１１ａを形成し、積層方向に加圧接着してグリーン積層体を得た。外側グリーンシート用ペーストは、内側グリーンシート用ペーストと同様の方法により得た。
【０１４５】
次に、図５Ａ（ａ）、図５Ａ（ｂ）、図６Ａ、図６Ｂに示すように、グリーン積層体をＣ１切断面およびＣ２切断面に沿って切断してグリーンチップを得た。
【０１４６】
次に、得られたグリーンチップについて、脱バインダ処理、焼成およびアニールを下記条件にて行って、素子本体３を得た。
【０１４７】
脱バインダ処理条件は、昇温速度：６０℃／時間、保持温度：２６０℃、温度保持時間：８時間、雰囲気：空気中とした。
【０１４８】
焼成条件は、昇温速度：２００℃／時間、保持温度：１０００℃〜１２００℃とし、温度保持時間を２時間とした。冷却速度は２００℃／時間とした。なお、雰囲気ガスは、加湿したＮ２＋Ｈ２混合ガスとした。
【０１４９】
アニール条件は、昇温速度：２００℃／時間、保持温度：５００℃〜１０００℃、温度保持時間：２時間、冷却速度：２００℃／時間、雰囲気ガス：加湿したＮ２ガスとした。
【０１５０】
なお、焼成およびアニールの際の雰囲気ガスの加湿には、ウェッターを使用した。
【０１５１】
次に、ＢａＯ：１４．４重量部、ＺｎＯ：１２．０重量部、Ｂ２Ｏ３：１１．６重量部、ＣａＯ：３．６重量部、ＳｉＯ２：３．０重量部と、テルピネオール：５．０〜６０．０重量部と、エチルセルロース：３重量部と、ベンゾトリアゾール：０．４重量部とを、３本ロールにより混練し、スラリー化して表１に示す粘度の絶縁層用ペーストを調製した。本実施例の絶縁層用ペーストにより得られる絶縁層の軟化点は６５５℃であった。
【０１５２】
また、試料番号１〜試料番号７の各試料毎に、テルピネオールの量を変化させることにより、絶縁層用ペーストの粘度を変化させた。
【０１５３】
絶縁層用ペーストの粘度はレオメーター（ＢＲＯＯＫＦＩＥＬＤ社製、ＲＶＤＶ−ＩＩ＋Ｐ ＣＰ）を用いて測定した。なお、２５℃条件下でせん断速度１０ｓｅｃ−１における粘度を測定した。
【０１５４】
素子本体３のＸ軸方向の端面に、絶縁層用ペーストを膜厚が２０μｍになるようにスクリーン印刷で塗布した（第１絶縁層用ペースト塗布工程）。
【０１５５】
次に、１８０℃で乾燥して、アクリル樹脂を絶縁層表面に印刷し、マスキングを行った後、第１絶縁層用ペースト塗布工程で用いた絶縁層用ペーストと同じ絶縁層用ペーストにて、表１に示す膜厚でスクリーン印刷を行った（第２絶縁層用ペースト塗布工程）。得られたチップについて、１８０℃で乾燥して、ベルトコンベア炉を用いて、脱バインダ処理、焼き付けを行い、素子本体３に絶縁層１６を形成してセラミック焼結体４を得た。絶縁層用ペーストの脱バインダ処理、焼き付け条件は以下の通りとした。
脱バインダ処理
昇温速度：１０００℃／時間
保持温度：５００℃
温度保持時間：０．２５時間
雰囲気：空気中
焼き付け
昇温速度：７００℃／時間
保持温度：７００℃〜１０００℃
温度保持時間：０．５時間
雰囲気：加湿したＮ２ガス
【０１５６】
得られたセラミック焼結体４のＹ軸方向の端面をバレル処理により研磨した。
【０１５７】
次に、平均粒径０．４μｍの球状のＣｕ粒子とフレーク状のＣｕ粉の混合物１００重量部と、有機ビヒクル（エチルセルロース樹脂５重量部をブチルカルビトール９５重量部に溶解したもの）３０重量部、およびブチルカルビトール６重量部とを混練し、ペースト化した外部電極用ペーストを得た。
【０１５８】
得られた外部電極用ペーストをセラミック焼結体４のＹ軸方向の端面にディップにより１０〜１５μｍの膜厚で転写し、Ｎ２雰囲気で８５０℃にて１０分間焼成して外部電極６，８を形成し、外部電極６，８にめっきにより被覆層を形成して、積層セラミックコンデンサ２を得た。
【０１５９】
上記のようにして製造したコンデンサ試料（積層セラミックコンデンサ２）のサイズは、３．２×２．５×１．５ｍｍであり、内側誘電体層１０は１０層であった。なお、内側誘電体層１０の厚みは５．０μｍであり、内部電極層１２の厚みは約１．２μｍであった。
【０１６０】
得られたコンデンサ試料を下記の方法で測定または評価した。
【０１６１】
＜θ１、θ２＞
コンデンサ試料がＺ軸方向の端面を下にして立つように樹脂埋めを行い、他方の端面を積層セラミックコンデンサ２のＺ軸方向に沿って研磨し、素子本体３のＺ軸方向の高さが、１／２Ｈ０となる研磨断面を得た。次に、この研磨断面に対しイオンミリングを行い、研磨によるダレを除去した。このようにして、観察用の断面を得た。
【０１６２】
次に、観察用の断面において、図３Ａに示すθ１およびθ２を測定した。具体的には、三角比から角度を算出した。１つの試料について絶縁層１６の隅の４箇所でθ１およびθ２を測定した。この作業をコンデンサ試料３０個に対して行い、合計１２０箇所のθ１とθ２のそれぞれの平均を求めた。結果を表２に示す。ただし、絶縁層が欠損している箇所についてはカウントしなかった。
【０１６３】
なお、幅の測定には、デジタルマイクロスコープ（キーエンス社製ＶＨＸマイクロスコープ）を使用し、５０００倍レンズで観察および測定を行った。また、第１内側所定位置および第１外側所定位置については目視にて特定した。
【０１６４】
＜耐熱衝撃性＞
コンデンサ試料１００個について、２５０℃の溶融はんだに１０ｃｍ／ｓｅｃの速度で浸漬し、１０秒後、１０ｃｍ／ｓｅｃにて引き上げ、これを１０回繰り返した後、絶縁抵抗を測定して、ショート不良率を調べた。結果を表２に示す。２５０℃でのショート不良率が０％である場合を良好であると判断した。
【０１６５】
＜固着強度＞
図７に示すように、コンデンサ試料１０２を回路基板１０４に実装した状態で、超硬の加圧治具１０６をコンデンサ試料１０２のＸ軸方向の端面に向けて３０ｍｍ／ｍｉｎの速度で移動させて、加圧治具１０６により、矢印Ｐ１方向からコンデンサ試料１０２を加圧した。このとき、１０Ｎの荷重でコンデンサ試料１０２が破壊するか否かによって固着強度を評価した。コンデンサ試料１００個について試験を行い、コンデンサ不良率を求めた。結果を表２に示す。評価基準としては、５％未満をより良好、５％以上１５％以下を良好とした。なお、本実施例に係るコンデンサ試料１０２の内部構造は、図１および図２に示す積層セラミックコンデンサ２と同様である。
【０１６６】
【表１】
0006711192.tif 000002
【０１６７】
【表２】
0006711192.tif 000003
【０１６８】
θ１が２．０°よりも大きく、３０．０°よりも小さく、θ２が４．０°よりも大きく、３２．０°よりも小さい場合（試料番号２〜試料番号５）は、θ１が２．０°の場合（試料番号１）に比べて、固着強度が良好であることが確認できた。
【０１６９】
試料番号１は絶縁層の山状部が薄い形状となってしまうために、その部分が外部応力に対して耐えられず、固着強度不良が出たと考えられる。
【０１７０】
また、θ１が２．０°よりも大きく、３０．０°よりも小さく、θ２が４．０°よりも大きく、３２．０°よりも小さい場合（試料番号２〜試料番号５）は、θ２が３２．０°よりも大きい場合（試料番号６、試料番号７）に比べて、耐熱衝撃性が良好であることが確認できた。
【０１７１】
試料番号６および試料番号７は、絶縁層の山状部が大きく出ている形状であり、外部電極が絶縁層のギャップ部を抑え込みにくい。そのために、熱衝撃に耐えることができず、クラックが発生したと考えられる。
【０１７２】
実施例２
第２絶縁層用ペースト塗布工程の印刷膜厚を１０μｍとして、外部電極用ペーストをセラミック焼結体４のＹ軸方向の端面にディップにより転写した際のディップ膜厚を表３に記載のものに変えた以外は実施例１の試料番号４と同様にして試料番号８〜試料番号１７のコンデンサ試料を作製して、α／βの測定ならびに耐熱衝撃性、固着強度およびショート不良率の評価を行った。結果を表３に示す。
【０１７３】
なお、試料番号８〜試料番号１７で用いた絶縁層用ペーストの組成は、ＢａＯ：１４．４重量部、ＺｎＯ：１２．０重量部、Ｂ２Ｏ３：１１．６重量部、ＣａＯ：３．６重量部、ＳｉＯ２：３．０重量部と、テルピネオール：５２重量部、エチルセルロース：３重量部、ベンゾトリアゾール：０．４重量部であった。
【０１７４】
また、試料番号８〜試料番号１７の耐熱衝撃性および固着強度の評価は実施例１と同様に行った。α／βの測定方法とショート不良率の評価方法は後述の通りである。なお、試料番号８〜試料番号１７のθ１は２４．５°であり、θ２は２３．５°であった。
【０１７５】
＜α／β＞
コンデンサ試料を用意し、θ１、θ２の測定の場合と同様にして、観察用の断面を得た。
【０１７６】
次に、観察用の断面において、図３Ａに示すαおよびβを測定した。１つの試料について絶縁層１６の隅の４箇所でαとβを測定し、この作業をコンデンサ試料３０個に対して行い、αとβでそれぞれ合計１２０箇所の測定を行い、平均のαおよびβを求めて、α／βを算出した。結果を表３に示す。ただし、絶縁層が欠損している箇所についてはカウントしなかった。また、試料番号８〜試料番号１７のいずれの試料も平均のαは６μｍであった。
【０１７７】
なお、αおよびβの測定には、デジタルマイクロスコープ（キーエンス社製ＶＨＸマイクロスコープ）を使用し、５０００倍レンズで観察および測定を行った。
【０１７８】
＜ショート不良率＞
コンデンサ試料の抵抗値を絶縁抵抗計（ＨＥＷＬＥＴＴ ＰＡＣＫＡＲＤ社製Ｅ２３７７Ａ）により測定し、抵抗値が１００ｋΩ以下になったサンプルを、ショート不良と判定した。１００個のコンデンサ試料に対して上記の測定を行い、ショート不良を起こしたコンデンサ試料の比率を、ショート不良率とした。ショート不良率は、好ましくは１５％以下とした。
【０１７９】
【表３】
0006711192.tif 000004
【０１８０】
α／βが１／４０より大きく、１より小さい場合（試料番号１０〜試料番号１４）は、α／βが１／４０以下の場合（試料番号８、試料番号９）に比べて、ショート不良率が良好であることが確認できた。
【０１８１】
試料番号８および試料番号９は、外部電極を被覆し過ぎたことにより、外部電極を覆うめっきの伸びにより、一方の外部電極と他方の外部電極の間で導通が発生し易くなり、ショート不良率が増大したと考えられる。
【０１８２】
また、α／βが１／４０より大きく、１より小さい場合（試料番号１０〜試料番号１４）は、α／βが１以上の場合（試料番号１５〜試料番号１７）に比べて、固着強度が良好であった。
【産業上の利用可能性】
【０１８３】
以上のように、本発明に係る積層電子部品は、小型高容量で使用されることが多いノートパソコンやスマートフォンに用いる電子部品として有用である。
【符号の説明】
【０１８４】
２，１０２…  積層セラミックコンデンサ
３…  素子本体
４…  セラミック焼結体
６…  第１外部電極
８…  第２外部電極
１０…  内側誘電体層
１０ａ…  内側グリーンシート
１１…  外装領域
１１ａ…  外側グリーンシート
１２…  内部電極層
１２Ａ，１２Ｂ…  引出部
１２ａ…  内部電極パターン層
１３…  内装領域
１３ａ…  内部積層体
１４…  容量領域
１５Ａ，１５Ｂ…引出領域
１６…  絶縁層
１６ａ…  絶縁層延長部
１６ｂ…  山状部
１６ｂ１…  第１所定位置
１６ｂ２…  頂点
１６ｂ３…  第２所定位置
１６ｃ…  平面部
１６ｃ１…  平面端部
２０…  段差吸収層
３２…  内部電極パターン層の隙間
１０４…  基板
１０６…  加圧治具
【図１】
0006711192.tif 000005
【図２Ａ】
0006711192.tif 000006
【図２Ｂ】
0006711192.tif 000007
【図２Ｃ】
0006711192.tif 000008
【図２Ｄ】
0006711192.tif 000009
【図２Ｅ】
0006711192.tif 000010
【図２Ｆ】
0006711192.tif 000011
【図２Ｇ】
0006711192.tif 000012
【図３Ａ】
0006711192.tif 000013
【図３Ｂ】
0006711192.tif 000014
【図３Ｃ】
0006711192.tif 000015
【図４】
0006711192.tif 000016
【図５Ａ】
0006711192.tif 000017
【図５Ｂ】
0006711192.tif 000018
【図６Ａ】
0006711192.tif 000019
【図６Ｂ】
0006711192.tif 000020
【図７】
0006711192.tif 000021