(57)【特許請求の範囲】
【請求項１】
各々がＯＮ／ＯＦＦ制御端子を備える複数の電源回路と、
前記電源回路と同数のイネーブル信号がそれぞれ入力されるとともに前記ＯＮ／ＯＦＦ制御端子とそれぞれ接続される、前記電源回路と同数のイネーブル端子と、
前記複数の電源回路の各出力電圧を選択出力するマルチプレクサと
を備え、
前記マルチプレクサの出力を共有の外部回路によって読み取らせることにより、前記複数の電源回路の各出力電圧異常を監視するとともに、前記イネーブル信号に基づき前記複数の電源回路をそれぞれ制御可能な構成を有し、
前記複数の電源回路は、帰還抵抗部を備え、前記帰還抵抗部の出力を前記出力電圧として出力するとともに、前記帰還抵抗部の出力が前記マルチプレクサに入力されるとともに前記電源回路内のエラーアンプに入力されることを特徴とする電源装置。
【請求項２】
前記複数の電源回路は、スイッチングレギュレータを備えることを特徴とする請求項１に記載の電源装置。
【請求項３】
前記スイッチングレギュレータは、ＤＣＤＣコンバータを備えることを特徴とする請求項２に記載の電源装置。
【請求項４】
前記外部回路が、アナログデジタル変換器を備えることを特徴とする請求項１〜３のいずれか１項に記載の電源装置。
【請求項５】
前記外部回路が、比較器を備えることを特徴とする請求項１〜３のいずれか１項に記載の電源装置。
【請求項６】
各々がＯＮ／ＯＦＦ制御端子を備える複数の電源回路、前記電源回路と同数のイネーブル信号がそれぞれ入力されるとともに前記ＯＮ／ＯＦＦ制御端子とそれぞれ接続される、前記電源回路と同数のイネーブル端子、および前記複数の電源回路の各出力電圧を選択出力するマルチプレクサを備える電源装置と、
前記マルチプレクサの出力を読み取る外部回路と、
前記マルチプレクサおよび前記外部回路を制御して、前記複数の電源回路の各出力電圧異常を監視するとともに、前記イネーブル信号に基づき前記複数の電源回路をそれぞれ制御する制御装置と
を備え、
前記複数の電源回路は、帰還抵抗部を備え、前記帰還抵抗部の出力を前記出力電圧として出力するとともに、前記帰還抵抗部の出力が前記マルチプレクサに入力されるとともに前記電源回路内のエラーアンプに入力されることを特徴とする電源システム。
【請求項７】
前記複数の電源回路は、スイッチングレギュレータを備えることを特徴とする請求項６に記載の電源システム。
【請求項８】
前記スイッチングレギュレータは、ＤＣＤＣコンバータを備えることを特徴とする請求項７に記載の電源システム。
【請求項９】
前記外部回路が、アナログデジタル変換器を備えることを特徴とする請求項６〜８のいずれか１項に記載の電源システム。
【請求項１０】
前記外部回路が、コンパレータを備えることを特徴とする請求項６〜８のいずれか１項に記載の電源システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本実施の形態は、電源装置および電源システムに関する。
【背景技術】
【０００２】
自動車に搭載されるあらゆる部品のための安全機能（例えば、フェールセーフ、異常検出、安全停止などの機能）の規格が見直されつつある。特に、車載用の機器の多くは、電気的／電子的に制御されており、高性能化・高機能化だけでなく、安全性の確保も重要なニーズとなっている。
【０００３】
安全な車載用機器の開発手法や管理方式などを体系的にまとめた国際基準規格ＩＳＯ２６２６２が策定されている（例えば、非特許文献１参照。）。
【０００４】
従来、多チャンネル構成のシステム電源ＬＳＩ（Large-Scale Integration）において、チャンネルごとに電源回路の出力電圧異常を監視する場合、チャンネル数と同じ数のＡＤＣ（Analog Digital Converter）を外付けするか、チャンネルを選択切り替え可能なマルチプレクサとＡＤＣとを用意する必要があった。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】"ISO 26262-1:2011"、［online］、2011-11-15、International Organization for Standardization、［平成２８年２月１７日検索］、インターネット＜URL：https://www.iso.org/obp/ui/#iso:std:iso:26262:-1:ed-1:v1:en＞
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本実施の形態は、構成を簡素化できると共に、複数の電源回路ごとの出力電圧異常を容易に監視することが可能な電源装置および電源システムを提供する。
【課題を解決するための手段】
【０００７】
本実施の形態の一態様によれば、各々がＯＮ／ＯＦＦ制御端子を備える複数の電源回路と、前記電源回路と同数のイネーブル信号がそれぞれ入力されるとともに前記ＯＮ／ＯＦＦ制御端子とそれぞれ接続される、前記電源回路と同数のイネーブル端子と、前記複数の電源回路の各出力電圧を選択出力するマルチプレクサとを備え、前記マルチプレクサの出力を共有の外部回路によって読み取らせることにより、前記複数の電源回路の各出力電圧異常を監視するとともに、前記イネーブル信号に基づき前記複数の電源回路をそれぞれ制御可能な構成を有し、前記複数の電源回路は、帰還抵抗部を備え、前記帰還抵抗部の出力を前記出力電圧として出力するとともに、前記帰還抵抗部の出力が前記マルチプレクサに入力されるとともに前記電源回路内のエラーアンプに入力される電源装置が提供される。
【０００８】
本実施の形態の他の態様によれば、各々がＯＮ／ＯＦＦ制御端子を備える複数の電源回路、前記電源回路と同数のイネーブル信号がそれぞれ入力されるとともに前記ＯＮ／ＯＦＦ制御端子とそれぞれ接続される、前記電源回路と同数のイネーブル端子、および前記複数の電源回路の各出力電圧を選択出力するマルチプレクサを備える電源装置と、前記マルチプレクサの出力を読み取る外部回路と、前記マルチプレクサおよび前記外部回路を制御して、前記複数の電源回路の各出力電圧異常を監視するとともに、前記イネーブル信号に基づき前記複数の電源回路をそれぞれ制御する制御装置とを備え、前記複数の電源回路は、帰還抵抗部を備え、前記帰還抵抗部の出力を前記出力電圧として出力するとともに、前記帰還抵抗部の出力が前記マルチプレクサに入力されるとともに前記電源回路内のエラーアンプに入力される電源システムが提供される。
【発明の効果】
【０００９】
本実施の形態によれば、構成を簡素化できると共に、複数の電源回路ごとの出力電圧異常を容易に監視することが可能な電源装置および電源システムを提供することができる。
【図面の簡単な説明】
【００１０】
【図１】比較例１に係る電源装置の模式的構成図。
【図２】第１の実施の形態に係る電源装置の模式的構成図。
【図３】第１の実施の形態に係る電源装置に適用される電源回路の第１構成例を示す概略図。
【図４】第１の実施の形態に係る電源装置に適用される電源回路の第２構成例を示す概略図。
【図５】第１の実施の形態に係る電源装置に適用される電源回路の第３構成例を示す概略図。
【図６】第１の実施の形態に係る電源装置に適用される電源回路の動作原理を説明する概略構成図。
【図７】第１の実施の形態に係る電源装置に適用される電源回路の変形例１を示す模式的構成図。
【図８】比較例２に係る電源システムの模式的構成図。
【図９】第２の実施の形態に係る電源装置が適用される電源システムの模式的構成図。
【図１０】図９に示した電源システムの動作例を説明するために示す、（ａ）出力電圧の概略タイミングチャート、（ｂ）イネーブル信号の概略タイミングチャート。
【図１１】図９に示した電源システムにおいて、（ａ）図３に示した電源回路の構成をより具体化して示す模式的構成図、（ｂ）図１１（ａ）の電源回路を適用した場合の動作例を説明する概略フローチャート。
【図１２】図９に示した電源システムにおいて、（ａ）図４に示した電源回路の構成をより具体化して示す模式的構成図、（ｂ）図１２（ａ）の電源回路を適用した場合の動作例を説明する概略フローチャート。
【図１３】図９に示した電源システムにおいて、（ａ）図５に示した電源回路の構成をより具体化して示す模式的構成図、（ｂ）図１３（ａ）の電源回路を適用した場合の動作例を説明する概略フローチャート。
【発明を実施するための形態】
【００１１】
次に、図面を参照して、本実施の形態を説明する。以下の図面の記載において、同一または類似の部分には同一または類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率などは現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
【００１２】
また、以下に示す実施の形態は、技術的思想を具体化するための装置や方法を例示するものであって、構成部品の材質、形状、構造、配置などを下記のものに特定するものでない。実施の形態は、特許請求の範囲において、種々の変更を加えることができる。
【００１３】
［比較例１］
まず、比較例１に係る電源装置について簡単に説明する。
【００１４】
比較例１に係る電源装置１００は、図１に示すように、複数の電源回路（例えば、ＤＣＤＣコンバータ）１０２ 1・１０２ 2・…・１０２ nを備え、多チャンネル（ＣＨ）構成のシステム電源ＬＳＩとして構成されている。
【００１５】
ＤＣＤＣコンバータの場合、電源回路１０２ 1・１０２ 2・…・１０２ nは、エラーアンプ（ＥＡ）１０４ 1・１０４ 2・…・１０４ nを備えた内部回路１１０1・１１０ 2・…・１１０ nと、内部回路１１０1・１１０ 2・…・１１０ nに基準電圧Ｖ REFを供給する基準電圧源Ｖ Rと、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）インバータ構成の出力トランジスタ対Ｑｐ・Ｑｎと、帰還抵抗部（抵抗対）Ｒ１・Ｒ２とを備える。
【００１６】
電源装置１００において、チャンネルごとに各電源回路１０２ 1・１０２ 2・…・１０２ nのＤＣＤＣコンバータの出力電圧異常を監視する場合、チャンネル数と同じ数のＡＤＣを外付けするか、後述する図８に示すように、チャンネルを選択切り替え可能なマルチプレクサとＡＤＣとを外付けにより用意する必要があった。
【００１７】
［第１の実施の形態］
第１の実施の形態に係る電源装置１０の模式的構成は、図２に示すように表される。なお、比較例１の電源装置１００と同一部分には同一符号を付し、詳しい説明は省略する。
【００１８】
第１の実施の形態に係る電源装置１０は、例えば多チャンネル構成のシステム電源ＬＳＩとして構成されるもので、図２に示すように、複数の電源回路１０２ 1・１０２ 2・…・１０２ nと、各チャンネルの電源回路１０２ 1・１０２ 2・…・１０２ nによって共有されるマルチプレクサ（ＭＵＸ）１４とを備える。マルチプレクサ１４には、外付けにより、例えばＡＤＣまたはコンパレータ（ＣＭＰ）を備える外部回路２０が接続される。電源回路１０２ 1・１０２ 2・…・１０２ n、マルチプレクサ１４、および外部回路２０は、後述するＣＰＵ（Central Processing Unit）によって制御される。
【００１９】
すなわち、第１の実施の形態に係る電源装置１０は、複数の電源回路１０２ 1・１０２ 2・…・１０２ nと、複数の電源回路１０２ 1・１０２ 2・…・１０２ nの各出力電圧を選択出力するマルチプレクサ１４とを備え、マルチプレクサ１４の出力を共有の外部回路２０によって読み取らせることにより、複数の電源回路１０２ 1・１０２ 2・…・１０２ nの各出力電圧異常を監視可能な構成を有する。
【００２０】
電源回路１０２ 1・１０２ 2・…・１０２ nは、スイッチングレギュレータである、例えばＤＣＤＣコンバータによって構成されている。ＤＣＤＣコンバータは、詳細については後述するが、ＤＣ電圧を入力電源として異なるＤＣ電圧に変換し、後段の負荷Ｌの一端に出力するものであって、電力変換効率の高さや変換の柔軟性などに優れる。ＤＣＤＣコンバータは、降圧、昇圧、昇降圧、反転といったタイプに分類されると共に、フィードバック制御方式にも、電圧モード制御、電流モード制御、ヒステリシス制御といった種類がある。
【００２１】
なお、第１の実施の形態に係る電源装置１０において、ＤＣＤＣコンバータは、デジタル回路を内蔵するには不向きなプロセスにより構成されるアナログ回路である。
【００２２】
負荷Ｌの他端である、電源回路１０２ 1・１０２ 2・…・１０２ nとの非接続端側は、各電源回路１０２ 1・１０２ 2・…・１０２ nからの出力電圧Ｖｏｕｔ１・Ｖｏｕｔ２・…・Ｖｏｕｔｎが供給される電圧出力端Ｖｏ 1・Ｖｏ 2・…・Ｖｏ nとされ、コンデンサＣｏを介して接地されている。
【００２３】
なお、電源回路１０２ 1・１０２ 2・…・１０２ nは、リニアレギュレータである、例えばＬＤＯ（Low Drop Out）によって構成することも可能である。ＬＤＯは、構成がシンプルで、取り扱いが容易であることから、省スペースで、低ノイズな電源として広く利用されている。
【００２４】
第１の実施の形態に係る電源装置によれば、構成を簡素化できると共に、複数の電源回路ごとの出力電圧異常を容易に監視することが可能な電源装置を提供できる。すなわち、システム電源ＬＳＩの内部にマルチプレクサ１４を備えるようにしたことにより、共有の外部回路２０に対して、各電源回路１０２ 1・１０２ 2・…・１０２ nの出力電圧を選択的に出力できるようになる。したがって、マルチプレクサ１４の簡単な切り替え制御だけで、複数の電源回路１０２ 1・１０２ 2・…・１０２ nの出力電圧をチャンネルごとにモニタリングすることが可能となる。
【００２５】
特に、第１の実施の形態に係る電源装置を、例えば車載用とした場合においては、高性能化・高機能化と共に、複数の電源回路の出力電圧異常を監視する場合にも一層の安全性を確保できるようになる。
【００２６】
ここで、電源回路１０２ 1・１０２ 2・…・１０２ nが出力電圧をマルチプレクサ１４に出力する方式には３つのパターンがあり、パターン別に電源回路１０２ 1・１０２ 2・…・１０２ nの構成例について説明する。
【００２７】
第１の実施の形態に係る電源装置１０に適用される電源回路１０２の第１構成例（第１のパターン）は、図３に示すように表される。
【００２８】
すなわち、図３に示す電源回路１０２は、電圧出力端Ｖｏに現れる出力電圧Ｖｏｕｔを、直接マルチプレクサ１４に出力するように構成されている。
【００２９】
第１の実施の形態に係る電源装置１０に適用される電源回路１０２の第２構成例（第２のパターン）は、図４に示すように表される。
【００３０】
すなわち、図４に示す電源回路１０２は、帰還抵抗部（抵抗対）Ｒ１・Ｒ２を介してエラーアンプ（ＥＡ）１０４に帰還させる帰還電圧を、マルチプレクサ１４に出力するように構成されている。帰還電圧が、バッファ１０９を介して、マルチプレクサ１４に出力されるように構成しても良い。
【００３１】
第１の実施の形態に係る電源装置１０に適用される電源回路１０２の第３構成例（第３のパターン）は、図５に示すように表される。
【００３２】
すなわち、図５に示す電源回路１０２は、帰還抵抗部Ｒ１・Ｒ２と同一抵抗比の分圧抵抗部（抵抗対）Ｒ３・Ｒ４を備え、その分圧電圧をマルチプレクサ１４に出力するように構成されている。
【００３３】
−動作原理−
第１の実施の形態に係る電源装置１０に適用される電源回路１０２の動作原理は、図６に示すように表される。なお、図６に示す動作原理は、電源回路１０２を、降圧・電圧モード制御のＤＣＤＣコンバータとした場合の例である。
【００３４】
ＤＣＤＣコンバータとして構成される電源回路１０２は、図６に示すように、エラーアンプ（誤差検出用のオペアンプ）１０４と、出力トランジスタ対Ｑｐ・Ｑｎと、ドライバ１０７を介して出力トランジスタ対Ｑｐ・Ｑｎを制御するＰＷＭ（Pulse Width Modulation）発生器１０６と、ＰＷＭ発生器１０６に三角波を供給する三角波発生器１０８などを備える。また、基準電圧Ｖ REFを発生する基準電圧源（図示省略）が、各チャンネルの電源回路１０２に対して共通に設けられるようにしても良い。
【００３５】
電源回路１０２では、ＯＮ／ＯＦＦ制御端子がオンされることによって、ＰＷＭ発生器１０６が起動する。すると、出力トランジスタ対Ｑｐ・Ｑｎが動作され、電圧出力端Ｖｏの電圧が上昇する。これにより、帰還ループＦＢＬの働きによって、出力電圧Ｖｏｕｔが一定に維持される。
【００３６】
すなわち、ＤＣＤＣコンバータは、エラーアンプ１０４において比較した基準電圧Ｖ REFとの差分の電圧を、さらにＰＷＭ発生器１０６において三角波と比較することによって、ＰＷＭ信号のパルス幅を調整することにより、出力電圧Ｖｏｕｔを制御するようになっている。
【００３７】
尚、ＤＣＤＣコンバータの場合、出力トランジスタの構成は、内蔵ｐチャネルトランジスタＱｐ・ｎチャネルトランジスタＱｎからなる構成だけでなく、外付けのｐチャネルトランジスタＱｐ・ｎチャネルトランジスタＱｎからなる構成を採用しても良い。また、内部回路１１０にブートピンを備え、出力との間に小容量のブートストラップコンデンサを接続する構成を採用しても良い。以下の説明においては、出力トランジスタの構成は、内蔵ｐチャネルトランジスタＱｐ・ｎチャネルトランジスタＱｎからなる構成を１例として、説明する。
【００３８】
―変形例１―
ここで、第１の実施の形態に係る電源装置に適用される電源回路の変形例１として、ＬＤＯによって構成される電源回路１０２の動作原理について説明する。
【００３９】
ＬＤＯによって構成される電源回路１０２は、図７に示すように、エラーアンプ（誤差検出用のオペアンプ）２０４と、出力トランジスタＱｏと、帰還抵抗部（抵抗対）Ｒ５・Ｒ６と、基準電圧Ｖ REFを発生する基準電圧源Ｖ Rなどを備える。なお、基準電圧源Ｖ Rは、各チャンネルの電源回路１０２に対して共通に設けられるようにしても良い。また、出力トランジスタＱｏは、ｐチャンネルまたはＮチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）や、ＰＮＰまたはＮＰＮのバイポーラトランジスタを適用可能である。
【００４０】
電源回路１０２では、ＯＮ／ＯＦＦ制御端子がオンされることによって、入力電圧ＶINや負荷Ｌが変化し、出力電圧Ｖｏｕｔが変動し始めたとしても、エラーアンプ２０４が連続的にＬＤＯの出力電圧からの帰還電圧（ＦＢ）と基準電圧Ｖ REFとを比較し、差分がゼロになるように、出力トランジスタＱｏのオン／オフを調整することにより、出力電圧Ｖｏｕｔが一定に維持される。
【００４１】
すなわち、エラーアンプ２０４の非反転端子の電圧（ＦＢ）は、常に基準電圧Ｖ REFと同じになろうとするので、帰還抵抗部Ｒ５・Ｒ６の抵抗体Ｒ６に流れる電流Ｉｏは一定の値となる。したがって、帰還抵抗部Ｒ５・Ｒ６を流れる電流ＩｏはＶ REF／Ｒ２から求めることができるため、出力電圧Ｖｏｕｔは、電流Ｉｏ×（Ｒ５＋Ｒ６）より求められる。
【００４２】
［比較例２］
比較例２は、比較例１に係る電源装置が適用される電源システムの構成を模式的に示すもので、その模式的構成は図８に示すように表される。
【００４３】
比較例２において、電源システムは、図８に示すように、複数の電源回路（例えば、ＤＣＤＣコンバータ）１０２ 1・１０２ 2・…・１０２ nを備え、多チャンネル構成のシステム電源ＬＳＩとして構成された電源装置１００と、チャンネルを選択切り替え可能なマルチプレクサおよびＡＤＣを外付けにより備えた外部回路２００と、電源回路１０２ 1・１０２ 2・…・１０２ nおよび外部回路２００を制御するＣＰＵ３０とを備える。
【００４４】
この電源システムの場合、ＣＰＵ３０は、電源装置１００における各電源回路１０２ 1・１０２ 2・…・１０２ nのＯＮ／ＯＦＦ制御端子を制御し、各電源回路１０２ 1・１０２ 2・…・１０２ nをオン／オフさせると共に、外部回路２００を制御して、各電源回路１０２ 1・１０２ 2・…・１０２ nの出力電圧Ｖｏｕｔ１・Ｖｏｕｔ２・…・ＶｏｕｔＮに対応するＡＤＣ結果を求め、そのＡＤＣ結果に基づいて出力電圧Ｖｏｕｔ１・Ｖｏｕｔ２・…・ＶｏｕｔＮに異常がないか否かをモニタリングする。
【００４５】
そのため、チャンネルを選択切り替え可能なマルチプレクサとＡＤＣとを備えた外部回路２００を外付けにより用意する必要があり、外部回路２００のＡＤＣと各電源回路１０２ 1・１０２ 2・…・１０２ nとの間を接続する配線の引き回しなどが煩雑になる。
【００４６】
［第２の実施の形態］
第２の実施の形態に係る電源装置が適用される電源システムの模式的構成は、図９に示すように表される。なお、比較例２の電源システムと同一部分には同一符号を付し、詳しい説明は省略する。
【００４７】
第２の実施の形態に係る電源装置が適用される電源システムは、図９に示すように、複数の電源回路（例えば、ＤＣＤＣコンバータ）１０２ 1・１０２ 2・…・１０２ n、および複数の電源回路１０２ 1・１０２ 2・…・１０２ nの各チャンネルの出力電圧を選択切り替え可能なマルチプレクサ１４を備え、多チャンネル構成のシステム電源ＬＳＩとして構成された電源装置１０と、ＡＤＣまたはコンパレータのいずれかを外付けにより備えた外部回路２０と、電源回路１０２ 1・１０２ 2・…・１０２ nおよび外部回路２０を制御するＣＰＵ３０とを備える。
【００４８】
すなわち、第２の実施の形態に係る電源装置が適用される電源システムは、複数の電源回路１０２ 1・１０２ 2・…・１０２ n、および複数の電源回路１０２ 1・１０２ 2・…・１０２ nの各出力電圧を選択出力するマルチプレクサ１４を備える電源装置１０と、マルチプレクサ１４の出力を読み取る外部回路２０と、マルチプレクサ１４および外部回路２０を制御して、複数の電源回路１０２ 1・１０２ 2・…・１０２ nの各出力電圧異常を監視する制御装置３０とを備える。
【００４９】
なお、各電源回路１０２ 1・１０２ 2・…・１０２ nは、さらに、出力トランジスタ対Ｑｐ・Ｑｎをそれぞれ駆動するためのドライバ回路１０７ 1・１０７ 2・…・１０７ nを備える。
【００５０】
図９に示す電源システムにおいて、ＣＰＵ３０は、電源装置１０における各電源回路１０２ 1・１０２ 2・…・１０２ nのＯＮ／ＯＦＦ制御端子をイネーブル信号ＥＮＳにより制御し、各電源回路１０２ 1・１０２ 2・…・１０２ nのエラーアンプ１０４ 1・１０４ 2・…・１０４ nおよびＰＷＭ発生器１０６ 1・１０６ 2・…・１０６ nをオン／オフさせる。また、ＣＰＵ３０は、マルチプレクサ１４および外部回路２０を制御して、順次、各電源回路１０２ 1・１０２ 2・…・１０２ nの出力電圧Ｖｏｕｔ１・Ｖｏｕｔ２・…・ＶｏｕｔＮに対応するＡＤＣ結果を求め、そのＡＤＣ結果に基づいてチャンネルごとに出力電圧Ｖｏｕｔ１・Ｖｏｕｔ２・…・ＶｏｕｔＮに異常がないか否かをモニタリングする。
【００５１】
例えば、ＣＰＵ３０は、図１０（ａ）に示すように、電源回路１０２ 1について、予め設定される判定値Ｖ１よりも出力電圧Ｖｏｕｔ１が低下したなどの異常を確認した場合、図１０（ｂ）に示すように、時間ｔ１内に、イネーブル端子ＥＮを介して電源回路１０２ 1のＯＮ／ＯＦＦ制御端子（図示省略）に与えるイネーブル信号ＥＮＳがハイレベルＥ１からローレベルになり、動作を停止させるように制御する。
【００５２】
第２の実施の形態に係る電源装置が適用される電源システムによれば、マルチプレクサ１４の簡単な切り替え制御だけで複数の電源回路１０２ 1・１０２ 2・…・１０２ nの出力電圧をチャンネルごとにモニタリングできるため、外部回路２０は、１つのＡＤＣによって構成することができる。よって、外部回路２０の簡素化や、配線の煩雑な引き回しなどを不要にできる。
【００５３】
しかも、出力電圧として帰還電圧を出力する電源回路１０２ 1・１０２ 2・…・１０２ nの場合、出力電圧Ｖｏｕｔ１・Ｖｏｕｔ２・…・ＶｏｕｔＮに異常がないか否かをモニタリングする際の基準となる判定値が１つで済むため、外部回路２０は、１つのコンパレータを用いて構成するようにしても良い。
【００５４】
特に、第２の実施の形態に係る電源装置が適用される電源システムを、例えば車載用とした場合においては、高性能化・高機能化と共に、複数の電源回路の出力電圧異常を監視する場合にも一層の安全性を確保できるようになる。
【００５５】
−具体例１−
図１１（ａ）は、図９に示した電源システムに適用可能な電源回路（ＤＣＤＣコンバータ）の具体的構成例を示す図であって、図１１（ｂ）は、図１１（ａ）の電源回路を適用した場合の電源システムの出力電圧異常時の動作フローを示すものである。
【００５６】
電源回路１０２は、電圧出力端Ｖｏに現れる出力電圧Ｖｏｕｔを直接マルチプレクサ（図示省略）に出力するように構成されており、図１１（ａ）に示すように、エラーアンプ１０４と、ＰＷＭ発生器１０６と、ドライバ回路１０７と、出力トランジスタ対Ｑｐ・Ｑｎと、帰還抵抗部Ｒ１・Ｒ２とを備える。
【００５７】
エラーアンプ１０４の非反転入力端には、基準電圧源Ｖ Rからの基準電圧Ｖ REFが供給され、反転入力端には、帰還抵抗部Ｒ１・Ｒ２からの帰還電圧が供給される。エラーアンプ１０４は、ＣＰＵ（図示省略）からＯＮ／ＯＦＦ制御端子に供給されるイネーブル信号ＥＮＳによって制御される。
【００５８】
ＰＷＭ発生器１０６の非反転入力端には、エラーアンプ１０４の出力が供給され、反転入力端には、三角波発生器（図示省略）からの三角波が供給される。ＰＷＭ発生器１０６は、ＣＰＵ（図示省略）からＯＮ／ＯＦＦ制御端子に供給されるイネーブル信号ＥＮＳによって制御される。
【００５９】
ドライバ回路１０７は、ＰＷＭ発生器１０６の出力によって制御され、出力トランジスタ対Ｑｐ・Ｑｎの各ゲートを駆動する。
【００６０】
図１１（ａ）に示す電源回路１０２が適用される電源システムの場合、図１１（ｂ）に示すように、ＣＰＵは、ステップＳＴ１において、電源回路１０２、マルチプレクサ、および外部回路（図示省略）を制御し、チャンネルごとに電源回路１０２の出力電圧を監視する。
【００６１】
ＣＰＵは、ステップＳＴ２において、チャンネルごとの判定値との比較により出力電圧異常を判断した場合に、ステップＳＴ３において、出力電圧異常となった電源回路１０２の動作を停止させる。出力電圧異常を検出しない場合には、ステップＳＴ２の判断を繰り返す。
【００６２】
このような構成によれば、各チャンネルの電源回路１０２の出力電圧をＬＳＩ内部のマルチプレクサで１つにまとめるため、外部配線面積を小さくできる。
【００６３】
−具体例２−
図１２（ａ）は、図９に示した電源システムに適用可能な電源回路（ＤＣＤＣコンバータ）の具体的構成例を示す図であって、図１２（ｂ）は、図１２（ａ）の電源回路を適用した場合の電源システムの出力電圧異常時の動作フローを示すものである。
【００６４】
電源回路１０２は、帰還抵抗部Ｒ１・Ｒ２より出力される帰還電圧を、バッファ１０９を介して、マルチプレクサ（図示省略）に出力するように構成されており、図１２（ａ）に示すように、エラーアンプ１０４と、ＰＷＭ発生器１０６と、ドライバ回路１０７と、出力トランジスタ対Ｑｐ・Ｑｎと、帰還抵抗部Ｒ１・Ｒ２と、バッファ１０９とを備える。
【００６５】
図１２（ａ）に示す電源回路１０２が適用される電源システムの場合、図１２（ｂ）に示すように、ＣＰＵは、ステップＳＴ１１において、電源回路１０２、マルチプレクサ、および外部回路（図示省略）を制御し、バッファ１０９を介して、チャンネルごとに電源回路１０２の帰還電圧を監視する。
【００６６】
ＣＰＵは、ステップＳＴ１２において、出力電圧異常を判断した場合に、ステップＳＴ１３において、出力電圧異常となった電源回路１０２の動作を停止させる。出力電圧異常を検出しない場合には、ステップＳＴ１２の判断を繰り返す。
【００６７】
すなわち、図１２（ａ）に示す電源回路１０２が適用される電源システムの場合、エラーアンプ１０４にフィードバックする帰還電圧を、バッファ１０９を介して、マルチプレクサに供給するようにしている。
【００６８】
ここで、帰還電圧は、基準電圧Ｖ REFが全チャンネルで共通になっている場合、出力電圧に関係なく、全チャンネルで同じ値になる。
【００６９】
このような構成によれば、図１１に示した出力電圧を直接モニタする場合とは異なり、外部回路の判定値は１種類で良い。
【００７０】
−具体例３−
図１３（ａ）は、図９に示した電源システムに適用可能な電源回路（ＤＣＤＣコンバータ）の具体的構成例を示す図であって、図１３（ｂ）は、図１３（ａ）の電源回路を適用した場合の電源システムの出力電圧異常時の動作フローを示すものである。
【００７１】
電源回路１０２は、帰還抵抗部Ｒ１・Ｒ２に供給される出力電圧Ｖｏｕｔを、分圧抵抗部Ｒ３・Ｒ４を介して、マルチプレクサ（図示省略）に出力するように構成されており、図１３（ａ）に示すように、エラーアンプ１０４と、ＰＷＭ発生器１０６と、ドライバ回路１０７と、出力トランジスタ対Ｑｐ・Ｑｎと、帰還抵抗部Ｒ１・Ｒ２と、分圧抵抗部Ｒ３・Ｒ４とを備える。
【００７２】
図１３（ａ）に示す電源回路１０２が適用される電源システムの場合、図１３（ｂ）にように、ＣＰＵは、ステップＳＴ２１において、電源回路１０２、マルチプレクサ、および外部回路（図示省略）を制御し、分圧抵抗部Ｒ３・Ｒ４を介して、チャンネルごとに電源回路１０２の分圧電圧を監視する。
【００７３】
ＣＰＵは、ステップＳＴ２２において、出力電圧異常を判断した場合に、ステップＳＴ２３において、出力電圧異常となった電源回路１０２の動作を停止させる。出力電圧異常を検出しない場合には、ステップＳＴ２２の判断を繰り返す。
【００７４】
すなわち、図１３（ａ）に示す電源回路１０２が適用される電源システムの場合、帰還抵抗と同一抵抗比となる異常電圧モニタ用の分圧抵抗部Ｒ３・Ｒ４を備え、この分圧抵抗部Ｒ３・Ｒ４の出力電圧をマルチプレクサに供給するようにしている。
【００７５】
このような構成によれば、分圧抵抗部Ｒ３・Ｒ４の出力電圧は帰還電圧と変わらないため、図１２に示した帰還電圧をモニタする場合と同様に、外部回路の判定値は１種類で良い。
【００７６】
以上説明したように、チャンネルを選択切り替え可能なマルチプレクサをシステム電源ＬＳＩ内に備えたことにより、電源回路ごとの出力電圧異常を互いに共有する単一の外部回路により監視できるようになるため、外付け回路や配線数の削減、ＣＰＵでの処理の軽減などが可能となる。
【００７７】
しかも、マルチプレクサは、アナログ電源ＬＳＩ内に容易に追加可能である。
【００７８】
本実施の形態に係る電源装置および電源システムにおいては、複数出力の電源ＬＳＩの出力状態を容易に監視することができる。
【００７９】
本実施の形態に係る電源装置および電源システムは、システム電源または複合電源の各出力電圧を外部のＡＤＣで読み取るシステムにおいて、電圧を容易に監視するために、マルチプレクサをＬＳＩに内蔵して、１ＰＩＮ（ピン）で出力する機能を持たせることで、全チャネルが監視することができる。
【００８０】
また、本実施の形態に係る電源装置および電源システムにおいては、出力ではなく帰還電圧を監視できるように、バッファとマルチプレクサを内蔵することによって、基準電圧と各チャネルの帰還電圧は、同電位となるので、各チャネルの電圧がバラバラでもそれら全てがほぼ同電位であると判断するだけで、正常と判断することができる。
【００８１】
また、本実施の形態に係る電源装置および電源システムにおいては、帰還抵抗と同じ抵抗比でアッテネートして出力しても良い。
【００８２】
特に、実施の形態に記載の電源装置および電源システムは、例えば車載用の複数の電子機器などに複数の電源電圧を供給する場合において好適であるが、様々な用途に用いられる電子機器に供給される出力電圧の異常を容易に監視することができる。
【００８３】
[その他の実施の形態]
上記のように、いくつかの実施の形態を記載したが、開示の一部をなす論述および図面は例示的なものであり、各実施の形態を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
【００８４】
このように、本実施の形態は、ここでは記載していない様々な形態などを含む。
【産業上の利用可能性】
【００８５】
本実施の形態は、車載用ＩＣに適用することができる。また、車載用ＩＣ以外でも利用可能であり、特に、各種の電源装置や電源システムとして応用することができる。各種の電源装置や電源システムとしては、例えば、自動車、航空機、船舶、鉄道、ロケット、医療機器、産業機械、ロボットなど様々な分野の電子機器類などに適用可能である。
【符号の説明】
【００８６】
１０…電源装置
１４…マルチプレクサ
２０…外部回路
３０…ＣＰＵ
１０２、１０２ 1、１０２ 2、…、１０２ n…電源回路
１０４、１０４ 1、１０４ 2、…、１０４ n、２０４…エラーアンプ
１０６、１０６ 1、１０６ 2、…、１０６ n…ＰＷＭ発生器
１０７、１０７ 1、１０７ 2、…、１０７ n……ドライバ回路
１０８…三角波発生器
１０９…バッファ
Ｑｏ…出力トランジスタ
Ｑｐ・Ｑｎ…出力トランジスタ対
Ｒ１・Ｒ２、Ｒ５・Ｒ６…帰還抵抗部
Ｒ３・Ｒ４…分圧抵抗部
Ｃｏ…コンデンサ
【図１】
0006761651.tif 000002
【図２】
0006761651.tif 000003
【図３】
0006761651.tif 000004
【図４】
0006761651.tif 000005
【図５】
0006761651.tif 000006
【図６】
0006761651.tif 000007
【図７】
0006761651.tif 000008
【図８】
0006761651.tif 000009
【図９】
0006761651.tif 000010
【図１０】
0006761651.tif 000011
【図１１】
0006761651.tif 000012
【図１２】
0006761651.tif 000013
【図１３】
0006761651.tif 000014