(57)【特許請求の範囲】
【請求項１】
制御電圧値を入力し、この制御電圧値に応じた周波数を有する発振信号を出力する電圧制御発振器と、
前記電圧制御発振器から出力される発振信号または該発振信号を分周した信号を帰還発振信号として入力するとともに、基準発振信号をも入力し、これら帰還発振信号と基準発振信号との間の位相差を検出して、この位相差を表す位相差信号を出力する位相比較部と、
前記位相比較部から出力される位相差信号を入力して、この位相差信号が表す位相差に応じた充放電電流を出力するチャージポンプと、
前記チャージポンプから出力される充放電電流を入力して充放電される容量素子を含み、この充放電量に応じて増減される前記制御電圧値を前記電圧制御発振器へ出力するループフィルタと、
前記制御電圧値を所定値に設定する設定部と、
前記チャージポンプから出力される充放電電流が前記ループフィルタに入力されたときの前記制御電圧値の変化速度を検出する検出部と、
前記検出部による検出結果に基づいて、前記チャージポンプから出力される充放電電流、前記ループフィルタの特性または前記電圧制御発振器の特性を調整することにより、前記検出部により検出される前記制御電圧値の変化速度を所望値に設定して、オープンループ特性における前記ループフィルタの積分項を所望値とする制御部と、
を備え、
前記設定部が、ボルテージフォロア構成の第１アンプとスイッチとを含み、前記第１アンプの出力端から前記スイッチを介して出力される電圧値Ｖ１に前記制御電圧値を設定し、
前記検出部が、前記制御電圧値と電圧値Ｖ２とを入力する第２アンプを含み、前記第２アンプにより前記制御電圧値と前記電圧値Ｖ２との比較に基づいて前記制御電圧値の変化速度を検出し、
前記第１アンプと前記第２アンプとが、互いに同じオフセット特性を有する、
ＰＬＬ周波数シンセサイザ。
【請求項２】
前記検出部が前記基準発振信号を用いて前記制御電圧値の変化速度を検出する、
請求項１に記載のＰＬＬ周波数シンセサイザ。
【請求項３】
前記チャージポンプが、並列的に設けられた複数の電流源を含み、
前記制御部が、前記チャージポンプの前記複数の電流源のうち使用する電流源の個数を変更することで、前記チャージポンプから出力される充放電電流を調整する、
請求項１または２に記載のＰＬＬ周波数シンセサイザ。
【請求項４】
前記ループフィルタが、前記チャージポンプから出力される充放電電流を第１端に入力する抵抗器と、この抵抗器の第２端に接続された容量素子とを含み、
前記検出部が、前記抵抗器の前記第１端または前記第２端の電位を監視して、前記制御電圧値の変化速度を検出する、
請求項１〜３の何れか１項に記載のＰＬＬ周波数シンセサイザ。
【請求項５】
前記ループフィルタが、前記チャージポンプから出力される充放電電流を第１端に入力する抵抗器と、この抵抗器の第２端に接続された容量素子とを含み、
前記設定部が、前記抵抗器の前記第１端または前記第２端の電位を所定値に設定し、
前記検出部が、前記抵抗器の前記第１端または前記第２端の電位を監視して、前記制御電圧値の変化速度を検出する、
請求項１〜４の何れか１項に記載のＰＬＬ周波数シンセサイザ。
【請求項６】
前記ループフィルタが、第１容量素子と、この第１容量素子の容量値より大きい容量値を有する第２容量素子と、前記第１容量素子と前記第２容量素子とを互いに並列的に接続するためのスイッチとを含み、
前記スイッチにより前記第２容量素子が切り離された状態で、前記検出部が前記制御電圧値の変化速度を検出して前記制御部が調整を行い、
前記制御部による調整の後、前記スイッチにより前記第２容量素子を前記第１容量素子に対して並列的に接続する、
請求項１〜５の何れか１項に記載のＰＬＬ周波数シンセサイザ。
【請求項７】
前記チャージポンプとして第１チャージポンプおよび第２チャージポンプを備え、
前記ループフィルタが、前記第１チャージポンプの出力端に接続された容量素子と、この容量素子の電圧値に応じた電圧値を出力するアンプと、このアンプの出力端と接続された第１端および前記第２チャージポンプの出力端に接続された第２端を有する抵抗器とを含み、前記第２端から前記制御電圧値を前記電圧制御発振器へ出力し、
前記制御部が、前記第１チャージポンプから出力される充放電電流を調整する、
請求項１〜６の何れか１項に記載のＰＬＬ周波数シンセサイザ。
【請求項８】
前記電圧制御発振器が、前記制御電圧値に応じて変化する容量値を有する容量素子を含み、この容量素子の容量値に応じた周波数を有する発振信号を出力するＬＣ-ＶＣＯタイプのものであり、
前記制御部が、前記制御電圧値に対する前記容量素子の容量値の依存性を変更することで前記電圧制御発振器の特性を調整する、
請求項１〜７の何れか１項に記載のＰＬＬ周波数シンセサイザ。
【請求項９】
前記電圧制御発振器が、複数個のインバータ回路をリング状に接続した構成を有し、これらインバータ回路に供給される電流に応じた周波数の発振信号を出力するＲｉｎｇ-ＶＣＯタイプのものであり、
前記制御部が、前記制御電圧値に対する前記インバータ回路への電流供給量の依存性を変更することで前記電圧制御発振器の特性を調整する、
請求項１〜７の何れか１項に記載のＰＬＬ周波数シンセサイザ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＬＬ周波数シンセサイザに関するものである。
【背景技術】
【０００２】
一般に、ＰＬＬ（Phase  Locked  Loop）周波数シンセサイザは、電圧制御発振器（Voltage  Controlled  Oscillator、ＶＣＯ），位相比較部，チャージポンプおよびループフィルタを備え、これらによりループが構成されている。ＰＬＬ周波数シンセサイザは、基準発振信号の周波数を定数倍した周波数を有する発振信号を出力することができる。
【０００３】
ＰＬＬ周波数シンセサイザは以下のように動作する。電圧制御発振器に制御電圧値が入力され、この制御電圧値に応じた周波数を有する発振信号が電圧制御発振器から出力される。電圧制御発振器から出力される発振信号、または、この発振信号を分周した信号が、帰還発振信号として位相比較部に入力される。また、基準発振信号も位相比較部に入力される。位相比較部において、これら帰還発振信号と基準発振信号との位相差が検出されて、この検出された位相差を表す位相差信号が出力される。
【０００４】
この位相差信号を入力するチャージポンプから、この位相差信号が表す位相差に応じた充放電電流が出力される。この充放電電流はループフィルタに入力される。例えば、ループフィルタは、互いに直列的に接続された抵抗器および容量素子を含み、また、これらに対して並列的に設けられた他の容量素子をも含む。ループフィルタから出力される制御電圧値が電圧制御発振器に入力される。このようにして、ＰＬＬ周波数シンセサイザから、基準発振信号の周波数を定数倍した周波数を有する発振信号が出力される。
【０００５】
このように構成されるＰＬＬ周波数シンセサイザの伝達関数は、ループフィルタの抵抗器の抵抗値および容量素子の容量値に基づく特性、電圧制御発振器の特性（制御電圧値と発振信号の周波数との間の関係）、ならびに、チャージポンプの充放電電流等に依存する。例えば、半導体基板上に抵抗器および容量素子を形成した場合、抵抗器の抵抗値は±１５％程度ばらつく場合があり、容量素子の容量値は±１０％程度ばらつく場合がある。このような特性のばらつきがあると、ＰＬＬ周波数シンセサイザの実際の伝達関数は、設計どおりのカットオフ周波数やピーク利得を有しない場合があり、要求される仕様を満たさない場合がある。
【０００６】
このような問題点を解消することを意図した発明が特許文献１，２に開示されている。特許文献１に開示された発明は、電圧制御発振器に入力される制御電圧値を監視し、その制御電圧値と参照電圧値とを比較して、その比較結果に基づいてチャージポンプの出力電流や電圧制御発振器の特性を調整する。特許文献２に開示された発明は、電圧制御発振器から出力される発振信号を分周して帰還発振信号を生成する分周器を用いて、電圧制御発振器の特性を調整する。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】米国特許第７７７２９３０号明細書
【特許文献２】米国特許第８４８３９８５号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００８】
特許文献１に開示された発明では、抵抗器等の特性のばらつきにより参照電圧値がばらつく場合があり、その参照電圧値のばらつきが調整結果に影響を与えるので、ＰＬＬ周波数シンセサイザの実際の伝達関数を設計どおりにすることは容易でない。
【０００９】
特許文献２に開示された発明では、分周器を用いて電圧制御発振器の特性を調整するので、その調整により発振信号の周波数が変化してしまう。分周器において実現できない分周比に設定する必要が生じる場合がある。また、出力される発振信号の周波数を基準発振信号の周波数と同一にしたい場合には、調整の為に分周器を挿入することにより発振信号の周波数が変動してしまう。
【００１０】
本発明は、上記問題点を解消する為になされたものであり、所望の伝達関数を容易に実現することができるＰＬＬ周波数シンセサイザを提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明のＰＬＬ周波数シンセサイザは、(1) 制御電圧値を入力し、この制御電圧値に応じた周波数を有する発振信号を出力する電圧制御発振器と、(2) 電圧制御発振器から出力される発振信号または該発振信号を分周した信号を帰還発振信号として入力するとともに、基準発振信号をも入力し、これら帰還発振信号と基準発振信号との間の位相差を検出して、この位相差を表す位相差信号を出力する位相比較部と、(3) 位相比較部から出力される位相差信号を入力して、この位相差信号が表す位相差に応じた充放電電流を出力するチャージポンプと、(4) チャージポンプから出力される充放電電流を入力して充放電される容量素子を含み、この充放電量に応じて増減される制御電圧値を電圧制御発振器へ出力するループフィルタと、(5) 制御電圧値を所定値に設定する設定部と、(6) チャージポンプから出力される充放電電流がループフィルタに入力されたときの制御電圧値の変化速度を検出する検出部と、(7) 検出部による検出結果に基づいて、チャージポンプから出力される充放電電流、ループフィルタの特性または電圧制御発振器の特性を調整することにより、検出部により検出される制御電圧値の変化速度を所望値に設定して、オープンループ特性におけるループフィルタの積分項を所望値とする制御部と、を備える。設定部が、ボルテージフォロア構成の第１アンプとスイッチとを含み、第１アンプの出力端からスイッチを介して出力される電圧値Ｖ１に制御電圧値を設定する。検出部が、制御電圧値と電圧値Ｖ２とを入力する第２アンプを含み、第２アンプにより制御電圧値と電圧値Ｖ２との比較に基づいて制御電圧値の変化速度を検出する。第１アンプと第２アンプとが、互いに同じオフセット特性を有する。
【００１２】
本発明において、検出部が基準発振信号を用いて制御電圧値の変化速度を検出するのが好適である。
【００１３】
本発明において、チャージポンプが、並列的に設けられた複数の電流源を含み、制御部が、チャージポンプの複数の電流源のうち使用する電流源の個数を変更することで、チャージポンプから出力される充放電電流を調整するのが好適である。ループフィルタが、チャージポンプから出力される充放電電流を第１端に入力する抵抗器と、この抵抗器の第２端に接続された容量素子とを含み、検出部が、抵抗器の第１端または第２端の電位を監視して、制御電圧値の変化速度を検出するのが好適である。また、ループフィルタが、チャージポンプから出力される充放電電流を第１端に入力する抵抗器と、この抵抗器の第２端に接続された容量素子とを含み、設定部が、抵抗器の第１端または第２端の電位を所定値に設定し、検出部が、抵抗器の第１端または第２端の電位を監視して、制御電圧値の変化速度を検出するのも好適である。
【００１４】
本発明において、ループフィルタが、第１容量素子と、この第１容量素子の容量値より大きい容量値を有する第２容量素子と、第１容量素子と第２容量素子とを互いに並列的に接続するためのスイッチとを含み、スイッチにより第２容量素子が切り離された状態で、検出部が制御電圧値の変化速度を検出して制御部が調整を行い、制御部による調整の後、スイッチにより第２容量素子を第１容量素子に対して並列的に接続するのが好適である。
【００１５】
本発明において、チャージポンプとして第１チャージポンプおよび第２チャージポンプを備え、ループフィルタが、第１チャージポンプの出力端に接続された容量素子と、この容量素子の電圧値に応じた電圧値を出力するアンプと、このアンプの出力端と接続された第１端および第２チャージポンプの出力端に接続された第２端を有する抵抗器とを含み、第２端から制御電圧値を電圧制御発振器へ出力し、制御部が、第１チャージポンプから出力される充放電電流を調整するのが好適である。
【００１６】
本発明において、電圧制御発振器が、制御電圧値に応じて変化する容量値を有する容量素子を含み、この容量素子の容量値に応じた周波数を有する発振信号を出力するＬＣ-ＶＣＯタイプのものであり、制御部が、制御電圧値に対する容量素子の容量値の依存性を変更することで電圧制御発振器の特性を調整するのが好適である。
【００１７】
本発明において、電圧制御発振器が、複数個のインバータ回路をリング状に接続した構成を有し、これらインバータ回路に供給される電流に応じた周波数の発振信号を出力するＲｉｎｇ-ＶＣＯタイプのものであり、制御部が、制御電圧値に対するインバータ回路への電流供給量の依存性を変更することで電圧制御発振器の特性を調整するのが好適である。
【発明の効果】
【００１８】
本発明のＰＬＬ周波数シンセサイザは、ＰＬＬのパラメータ（例えば、抵抗値、容量値、チャージポンプの電流等）が製造ばらつきによって所望の値にならなくても、所望の伝達関数を容易に実現することができる。
【図面の簡単な説明】
【００１９】
【図１】図１は、ＰＬＬ周波数シンセサイザ１の構成を示す図である。
【図２】図２は、ＰＬＬ周波数シンセサイザ１の位相領域モデルを示す図である。
【図３】図３は、ＰＬＬ周波数シンセサイザ１の制御部９０による調整動作の一例を説明する図である。
【図４】図４は、設定部７０および検出部８０の構成例を示す図である。
【図５】図５は、チャージポンプ３０の構成例を示す図である。
【図６】図６は、ループフィルタ４０の構成例を示す図である。
【図７】図７は、ループフィルタ４０の他の構成例を示す図である。
【図８】図８は、ループフィルタ４０の更に他の構成を示す図である。
【図９】図９は、ステートマシンSCPCCを示す図である。
【図１０】図１０は、ステートマシンSCPCCにおける各ステートでの出力設定を纏めた表である。
【図１１】図１１は、ステートマシンSCPCCNTを示す図である。
【図１２】図１２は、ステートマシンSCPCCNTにおける各ステートでの出力設定を纏めた表である。
【図１３】図１３は、ステートマシンSCPCTLを示す図である。
【図１４】図１４は、ステートマシンSCSGを示す図である。
【図１５】図１５は、ステートマシンSCSGにおける各ステートでの出力設定を纏めた表である。
【図１６】図１６は、ループフィルタ４０の構成例を示す図である。
【図１７】図１７は、ループフィルタ４０の構成例を示す図である。
【図１８】図１８は、ループフィルタ４０の構成例を示す図である。
【発明を実施するための形態】
【００２０】
以下、添付図面を参照して、本発明を実施するための形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。本発明は、これらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００２１】
図１は、ＰＬＬ周波数シンセサイザ１の構成を示す図である。ＰＬＬ周波数シンセサイザ１は、基準発振器１０、位相比較部２０、チャージポンプ３０、ループフィルタ４０、電圧制御発振器５０、分周器６０、設定部７０、検出部８０および制御部９０を備える。
【００２２】
基準発振器１０は、例えば水晶振動子を含み、高精度に安定化された一定周波数の基準発振信号を位相比較部２０へ出力する。位相比較部２０は、この基準発振信号を入力する。また、位相比較部２０は、分周器６０から出力される帰還発振信号を入力する。位相比較部２０は、これら帰還発振信号と基準発振信号との間の位相差を検出して、この位相差を表す位相差信号をチャージポンプ３０へ出力する。位相差信号は、基準発振信号および帰還発振信号のうち何れの信号の位相が進んでいるかを表す。
【００２３】
チャージポンプ３０は、位相比較部２０から出力される位相差信号を入力して、この位相差信号が表す位相差に応じた充放電電流をループフィルタ４０へ出力する。チャージポンプ３０からループフィルタ４０へ出力へ出力される充放電電流は、基準発振信号および帰還発振信号のうち何れの信号の位相が進んでいるかに応じて極性が異なる。ループフィルタ４０は、チャージポンプ３０から出力される充放電電流を入力して充放電される容量素子を含み、この充放電量に応じて増減される制御電圧値を電圧制御発振器５０へ出力する。ループフィルタ４０は、容量素子の他に抵抗器をも含む。
【００２４】
電圧制御発振器５０は、ループフィルタ４０から出力される制御電圧値を入力し、この制御電圧値に応じた周波数を有する発振信号を出力する。分周器６０は、電圧制御発振器５０から出力される発振信号を入力し、この発振信号をＮ分周して帰還発振信号を生成し、この帰還発振信号を位相比較部２０へ出力する。
【００２５】
位相比較部２０、チャージポンプ３０、ループフィルタ４０、電圧制御発振器５０および分周器６０はループを構成している。このループにおいて、位相比較部２０に入力される基準発振信号と帰還発振信号との位相差が小さくなるように、チャージポンプ３０からループフィルタ４０へ充放電電流が入力される。そして、このループの動作が安定した状態では、電圧制御発振器５０から出力される発振信号は、基準発振信号の周波数をＮ倍した周波数を有する。なお、分周器６０は設けられなくてもよく、この場合には、電圧制御発振器５０から出力される発振信号は、基準発振信号の周波数と同じ周波数を有する。
【００２６】
設定部７０、検出部８０および制御部９０の詳細については後述する。
【００２７】
図２は、ＰＬＬ周波数シンセサイザ１の位相領域モデルを示す図である。ＰＬＬ周波数シンセサイザ１のオープンループ特性Ｈ(s)は下記（１）式で表される。Ｋvcoは、電圧制御発振器５０の特性（制御電圧値に対する発振信号の周波数の依存性）を示す。Ｋpは、ループフィルタ４０の比例項であり、下記（２）式で表される。Ｋiは、ループフィルタ４０の積分項であり、下記（３）式で表される。Ｒは、ループフィルタ４０の抵抗器の抵抗値である。Ｃは、ループフィルタ４０の容量素子の容量値である。
【００２８】
【数１】
0006736339.tif 000002
【００２９】
【数２】
0006736339.tif 000003
【００３０】
【数３】
0006736339.tif 000004
【００３１】
Ｉcppは、チャージポンプ３０からループフィルタ４０に与えられる充放電電流Ｉcpのうち比例項に寄与する電流である。Ｉcpiは、チャージポンプ３０からループフィルタ４０に与えられる充放電電流Ｉcpのうち積分項に寄与する電流である。通常は下記（４）式の関係があるとしてよい。
【００３２】
【数４】
0006736339.tif 000005
【００３３】
一般に、チャージポンプ３０から出力される電流は、ＢＧＲ（Band  Gap  Reference）ブロックから供給される電圧値Ｖrefに基づいて生成される。チャージポンプ３０からループフィルタ４０に与えられる充放電電流Ｉcpは下記（５）式で表される。
【００３４】
【数５】
0006736339.tif 000006
【００３５】
この（５）式を用いると、上記（２）式は下記（６）式となる。この（６）式から分るように、ループフィルタ４０の比例項Ｋpは、抵抗値Ｒおよび容量値Ｃの何れにも依存しない。ＢＧＲブロックから供給される電圧値Ｖrefは安定性に優れているので、ループフィルタ４０の比例項Ｋpは安定性に優れる。
【００３６】
【数６】
0006736339.tif 000007
【００３７】
また、上記（５）式を用いると、上記（３）式は下記（７）式となる。この（７）式から分るように、ループフィルタ４０の積分項Ｋiは、抵抗値Ｒおよび容量値Ｃの双方に依存する。したがって、抵抗値Ｒまたは容量値Ｃがばらつくと、ループフィルタ４０の積分項Ｋiも変動する。
【００３８】
【数７】
0006736339.tif 000008
【００３９】
このように抵抗値Ｒまたは容量値Ｃがばらつくことに因りＰＬＬ周波数シンセサイザ１のオープンループ特性Ｈ(s)が変動すると、ＰＬＬ周波数シンセサイザ１の実際の伝達関数は、設計どおりのカットオフ周波数やピーク利得を有しない場合があり、要求される仕様を満たさない場合がある。このような問題点を解消する為に、本実施形態のＰＬＬ周波数シンセサイザ１は、設定部７０、検出部８０および制御部９０を備えて、所望の伝達関数の実現の容易化を図る。
【００４０】
検出部８０は、チャージポンプ３０から出力される一定の電流がループフィルタ４０に入力されたときの制御電圧値の変化速度を検出する。検出部８０は、任意の２つの時刻ｔ１，ｔ２それぞれにおける制御電圧値Ｖ１，Ｖ２を計測してもよい。検出部８０は、設定部７０が時刻ｔ１に制御電圧値を初期値Ｖ１に設定した後に制御電圧値が所定のΔＶだけ変化してＶ２になる時刻ｔ２を計測してもよい。また、検出部８０は、設定部７０が制御電圧値を初期値Ｖ１に設定した時刻ｔ１から一定時間Δｔだけ経過した後の時刻ｔ２における制御電圧値Ｖ２を計測してもよい。何れの場合にも、制御電圧値の変化速度ΔＶ／Δｔは下記（８）式で表される。
【００４１】
【数８】
0006736339.tif 000009
【００４２】
制御部９０は、ＰＬＬ周波数シンセサイザ１の全体の動作を制御する。特に、制御部９０は、検出部８０による検出結果に基づいて、チャージポンプ３０から出力される充放電電流Ｉcp、ループフィルタ４０の特性（特に抵抗器の抵抗値Ｒおよび容量素子の容量値Ｃに基づく特性）、または、電圧制御発振器５０の特性Ｋvco（制御電圧値に対する発振信号の周波数の依存性）を調整する。
【００４３】
図３は、ＰＬＬ周波数シンセサイザ１の制御部９０による調整動作の一例を説明する図である。この図において、横軸は時刻を示し、縦軸は制御電圧値を示す。また、この図において、３つの直線Ａ，Ｂ、Ｃそれぞれは、互いに異なる制御電圧値の変化速度を示している。直線Ａが示す制御電圧値の変化速度が好ましい場合であるとすると、これに対して、直線Ｂが示す制御電圧値の変化速度は遅く、直線Ｃが示す制御電圧値の変化速度は速い。制御部９０は、直線Ａが示す好ましい制御電圧値の変化速度となるように調整を行う。
【００４４】
ＰＬＬ周波数シンセサイザ１の制御部９０による調整動作の一例は以下のとおりである。第１ステップにおいて、制御部９０は、設定部７０により制御電圧値をＶ１に設定させる。続く第２ステップにおいて、制御部９０は、一定時間Δｔに亘って、位相比較部２０から位相差信号を出力させて、チャージポンプ３０から出力される一定電流Ｉcpをループフィルタ４０に供給させる。最初に行う第２ステップでは電流量を設定可能な最小値とする。
【００４５】
続く第３ステップにおいて、制御部９０は、第２ステップ終了後に検出部８０が計測した制御電圧値を取得する。そして、第４ステップにおいて、制御部９０は、第３ステップで計測された制御電圧値が所定値Ｖ２を超えていないと判断した場合には、電流Ｉcpの設定値を増加させて第１ステップ以降を繰り返す。制御部９０は、第３ステップで計測された制御電圧値が所定値Ｖ２を超えたと判断した場合には調整動作を終了する。
【００４６】
この動作例では電流Ｉcpの初期値を設定可能な最小値として次第に電流Ｉcpを増加させていったが、これに限られない。電流Ｉcpの初期値を設定可能な最大値として次第に電流Ｉcpを減少させていってもよい。また、電流Ｉcpの初期値を任意の値として、この初期値のときに第３ステップで計測された制御電圧値が所定値Ｖ２未満であれば次第に電流Ｉcpを増加させていき、この初期値のときに第３ステップで計測された制御電圧値が所定値Ｖ２超であれば次第に電流Ｉcpを減少させていってもよい。
【００４７】
チャージポンプ３０からループフィルタ４０に電流を供給する時間Δｔは、基準発振器１０から出力される基準発振信号（または、周波数が安定した他の信号）のパルスを計数するカウンタを用いて監視することができる。すなわち、時間Δｔは、カウンタによる計数値Ｍと基準発振信号の周波数Ｆとから下記（９）式により求めることができる。
【００４８】
【数９】
0006736339.tif 000010
【００４９】
チャージポンプ３０からループフィルタ４０に供給される電流Ｉcpiは、チャージポンプ３０からループフィルタ４０に電流を供給する時間Δｔ、制御電圧値の初期値Ｖ１と調整終了時の所定値Ｖ２との電圧差ΔＶ、および、ループフィルタ４０の容量素子の容量値Ｃを用いて、下記（１０）で表される。この（１０）式を用いると、上記（３）式は下記（１１）式となる。
【００５０】
【数１０】
0006736339.tif 000011
【００５１】
【数１１】
0006736339.tif 000012
【００５２】
電圧差ΔＶは、ＢＧＲブロックにより生成されるので、ばらつきが小さい。時間Δｔは、基準発振器１０から出力される基準発振信号を用いて求められるので、ばらつきが小さい。（１１）式は、抵抗値Ｒおよび容量値Ｃの何れにも依存しない。電流Ｉcpiを調整することで、制御電圧値の変化速度を所望値に設定することができ、積分項Ｋiを所望値とすることができる。
【００５３】
図４は、設定部７０および検出部８０の構成例を示す図である。設定部７０は、アンプ７１およびスイッチ７２を含む。アンプ７１は、２つの入力端および１つの出力端を有し、一方の入力端に電圧値Ｖ１が入力され、他方の入力端が出力端に接続されている。アンプ７１は、ボルテージフォロワ構成となっている。スイッチ７２の第１端はアンプ７１の出力端に接続され、スイッチ７２の第２端は制御電圧値をＶ１に設定すべき箇所に接続されている。スイッチ７２の開閉動作は、制御部９０から出力されるVCFIXp信号により制御される。
【００５４】
検出部８０は、アンプ８１を含む。アンプ８１は、２つの入力端および１つの出力端を有し、一方の入力端に電圧値Ｖ２が入力され、他方の入力端に制御電圧値が入力され、出力端からVCH信号を制御部９０へ出力する。アンプ８１は、制御電圧値がＶ２以下であればVCH信号をローレベルとし、制御電圧値がＶ２超であればVCH信号をハイレベルとする。
【００５５】
制御部９０は、VCFIXp信号により設定部７０のスイッチ７２を一定期間だけオン状態とすることで、制御電圧値を初期値Ｖ１に設定する。制御部９０は、時刻ｔ１にスイッチ７２をオフ状態に転じ、その後の時刻ｔ２に検出部８０のアンプ８１から出力されるVCH信号のレベルを検出する。制御部９０は、このVCH信号のレベルに基づいて、制御電圧値の変化速度が目標値に対して大きいか小さいかを求めることができる。
【００５６】
図５は、チャージポンプ３０の構成例を示す図である。チャージポンプ３０は、電流源３１１〜３１Ｋ、電流源３２１〜３２Ｋ、スイッチ３３１〜３３Ｋ、スイッチ３４１〜３４Ｋ、スイッチ３５およびスイッチ３６を含む。Ｋは２以上の整数であり、ｋは１以上Ｋ以下の各整数である。
【００５７】
電流源３１ｋとスイッチ３３ｋとは、互いに直列的に接続されて高電位の電源電位とスイッチ３５との間に設けられている。電流源３２ｋとスイッチ３４ｋとは、互いに直列的に接続されて低電位の接地電位とスイッチ３６との間に設けられている。スイッチ３５とスイッチ３６との接続点がループフィルタ４０に接続されている。
【００５８】
スイッチ３３１〜３３Ｋおよびスイッチ３４１〜３４Ｋそれぞれの開閉状態は、制御部９０から出力されるCPSetting信号により設定される。スイッチ３５およびスイッチ３６それぞれの開閉動作は、位相比較部２０から出力される位相差信号（ＵＰ信号、ＤＯＷＮ信号）により制御される。スイッチ３５およびスイッチ３６は、同時にオン状態となることはない。
【００５９】
スイッチ３５がオン状態であるとき、ループフィルタ４０の容量素子は充電される。そのときの充電量は、スイッチ３３１〜３３Ｋのうちオン状態となっているスイッチの個数に応じたものとなる。また、スイッチ３６がオン状態であるとき、ループフィルタ４０の容量素子は放電される。そのときの放電量は、スイッチ３４１〜３４Ｋのうちオン状態となっているスイッチの個数に応じたものとなる。
【００６０】
制御部９０は、CPSetting信号により、スイッチ３３１〜３３Ｋのうちオン状態であるスイッチの個数を調整するとともに、スイッチ３４１〜３４Ｋのうちオン状態であるスイッチの個数を調整することで、チャージポンプ３０からループフィルタ４０に与えられる充放電電流Ｉcpを調整することができる。
【００６１】
図６は、ループフィルタ４０の構成例を示す図である。この図に示されるループフィルタ４０は、抵抗器４１および容量素子４２を含む。抵抗器４１の第１端は、チャージポンプ３０から出力される充放電電流を入力する。抵抗器４１の第２端は、容量素子４２と接続されている。このような構成のループフィルタ４０において、設定部７０は、抵抗器４１の第２端（抵抗器４１と容量素子４２との接続点）を初期値Ｖ１に設定し、検出部８０は、抵抗器４１の第２端の電圧値を制御電圧値として検出するのが好適である。
【００６２】
抵抗器４１の抵抗値が可変であれば、制御部９０は、この抵抗値を調整することで、ループフィルタ４０の特性を調整することができる。また、容量素子４２の容量値が可変であれば、制御部９０は、この容量値を調整することで、ループフィルタ４０の特性を調整することができる。
【００６３】
なお、図１６に示されるように、設定部７０は、抵抗器４１の第２端を初期値Ｖ１に設定し、検出部８０は、抵抗器４１の第１端の電圧値を制御電圧値として検出してもよい。図１７に示されるように、設定部７０は、抵抗器４１の第１端を初期値Ｖ１に設定し、検出部８０は、抵抗器４１の第２端の電圧値を制御電圧値として検出してもよい。また、図１８に示されるように、設定部７０は、抵抗器４１の第１端を初期値Ｖ１に設定し、検出部８０は、抵抗器４１の第１端の電圧値を制御電圧値として検出してもよい。
【００６４】
図７は、ループフィルタ４０の他の構成例を示す図である。この図に示されるループフィルタ４０は、抵抗器４１および容量素子４２に加えて、容量素子４３およびスイッチ４４を含む。スイッチ４４は、抵抗器４１と容量素子４２との接続点と容量素子４３との間に設けられている。スイッチ４４がオン状態であるとき、容量素子４２と容量素子４３とは互いに並列的に接続された状態となる。容量素子４３の容量値は容量素子４２の容量値より大きい。
【００６５】
スイッチ４４の開閉状態は、制御部９０から出力される信号により設定される。スイッチ４４がオフ状態であるときループフィルタ４０の容量値は小さく、スイッチ４４がオン状態であるときループフィルタ４０の容量値は大きくなる。制御部９０は、スイッチ４４をオフ状態として調整を行い、その調整終了後にスイッチ４４をオン状態とする。
【００６６】
図７に示されるループフィルタ４０の構成は以下のような場合に有用である。すなわち、入力ジッタの影響を低減するためには、ループフィルタのカットオフ周波数を低くすることが好ましく、その場合、容量値が大きい容量素子を用いることになる。ループフィルタの容量値が大きいと、制御電圧値の変化速度が遅くなり、制御電圧値が初期値Ｖ１からＶ２までΔＶだけ変化するのに要する時間Δｔが長くなる。例えば、ΔＶを０.５Ｖとし、容量値を２２０ｐＦとし、チャージポンプから出力される電流Ｉcpを２０μＡとする。このとき、時間Δｔは５.５μｓとなる。５.５μｓもの長時間に亘って計数を行うカウンタの回路規模は大きい。抵抗器および容量素子を用いたアナログ回路により時間計測を行うことも可能であるが、抵抗器や容量値のばらつきが数十％あるので、現実的でない。
【００６７】
このような場合に、調整に要する時間の短縮を図る為に、調整を行う際にはスイッチ４４をオフ状態として容量値を小さくすることで、調整時間の短縮化（例えば数十ｎｓに短縮化）を図る。そして、調整が終了した後にスイッチ４４をオン状態として容量値を大きくすることで、入力ジッタの影響を低減することができる。
【００６８】
図８は、ループフィルタ４０の更に他の構成を示す図である。この図に示される構成では、チャージポンプとして第１チャージポンプ３０Ａおよび第２チャージポンプ３０Ｂが設けられている。ループフィルタ４０は、容量素子４５、アンプ４６および抵抗器４７を含む。
【００６９】
容量素子４５は、第１チャージポンプ３０Ａの出力端と接地電位端との間に設けられている。アンプ４６は、２つの入力端および１つの出力端を有し、一方の入力端に容量素子４５の電圧値が入力され、他方の入力端が出力端に接続されている。アンプ４６は、ボルテージフォロワ構成となっている。アンプ４６は、容量素子４５の電圧値に応じた電圧値を出力端から出力する。抵抗器４７の第１端はアンプ４６の出力端と接続され、抵抗器４７の第２端は第２チャージポンプ３０Ｂの出力端に接続されている。この抵抗器４７の第２端の電位が制御電圧値として電圧制御発振器５０へ出力される。
【００７０】
第１チャージポンプ３０Ａは、ループフィルタ４０の積分項に寄与する充放電電流を出力する。第２チャージポンプ３０Ｂは、ループフィルタ４０の比例項に寄与する充放電電流を出力する。制御部９０は、第１チャージポンプ３０Ａから出力される充放電電流を調整する。
【００７１】
また、抵抗器４７の抵抗値が可変であれば、制御部９０は、この抵抗値を調整することで、ループフィルタ４０の特性を調整することができる。また、容量素子４５の容量値が可変であれば、制御部９０は、この容量値を調整することで、ループフィルタ４０の特性を調整することができる。
【００７２】
制御部９０は、電圧制御発振器５０の特性Ｋvcoを調整してもよい。電圧制御発振器５０がＬＣ-ＶＣＯタイプのものである場合、すなわち、制御電圧値に応じて変化する容量値を有する容量素子を含み、この容量素子の容量値に応じた周波数を有する発振信号を出力するタイプのものである場合、制御部９０は、制御電圧値に対する容量素子の容量値の依存性を変更することで電圧制御発振器５０の特性を調整することができる。この容量素子は、バラクタであってもよいし、ＭＯＳトランジスタのドレインとソースとが互いに接続された構成を有するものであってもよい。容量素子の容量値の調整は、直列的に接続された容量素子およびスイッチを１組として複数組を並列的に設けて、複数のスイッチのうちオン状態のスイッチの個数を調整することで可能である。
【００７３】
電圧制御発振器がＲｉｎｇ-ＶＣＯタイプのものである場合、すなわち、複数個のインバータ回路をリング状に接続した構成を有し、これらインバータ回路に供給される電流に応じた周波数の発振信号を出力するタイプのものである場合、制御部９０は、制御電圧値に対するインバータ回路への電流供給量の依存性を変更することで電圧制御発振器５０の特性を調整することができる。
【００７４】
本実施形態では、チャージポンプ３０から出力される充放電電流がループフィルタ４０に入力されたときの制御電圧値の変化速度を検出部８０により検出し、この検出結果に基づいて、チャージポンプ３０から出力される充放電電流、ループフィルタ４０の特性または電圧制御発振器５０の特性を制御部９０により調整するので、所望の伝達関数を容易に実現することができる。
【００７５】
すなわち、特許文献１に開示された発明では、制御電圧値と１つの参照電圧値との比較結果に基づいて調整を行うので、抵抗器等の特性のばらつきにより参照電圧値がばらつくと、その参照電圧値のばらつきが調整結果に影響を与えることになり、ＰＬＬ周波数シンセサイザの実際の伝達関数を設計どおりにすることは容易でない。これに対して、本実施形態では、抵抗器等の特性のばらつきにより電圧値Ｖ１，Ｖ２がばらついたとしても、そのばらつきは制御電圧値の変化速度（ΔＶ／Δｔ）に影響を与えないので、所望の伝達関数を容易に実現することができる。本実施形態では、設定部７０のアンプ７１と検出部８０のアンプ８１とを互いに同じ特性のものとすることができるので、これらアンプのオフセットの影響も抑制される。
【００７６】
また、特許文献２に開示された発明では、分周器を用いて電圧制御発振器の特性を調整することによる問題が生じる。これに対して、本実施形態では、分周器を用いることなく調整することができるので、分周器が設けられない構成であっても、所望の伝達関数を容易に実現することができる。
【００７７】
次に、本実施形態のＰＬＬ周波数シンセサイザ１における制御部９０による制御について詳細に説明する。ここでは、図１，図４および図５に示される構成においてチャージポンプ３０の充放電電流Ｉcpを調整する場合の制御部９０による制御の一態様について説明する。図９〜図１５は、制御部９０による制御を説明するステートマシンを説明する図である。
【００７８】
制御部９０による制御は、４つのステートマシンSCPCC、SCPCCNT、SCPCTLおよびSCSGを有する。ステートマシンSCPCCは、調整動作の全体を統括するものであり、設定部７０および検出部８０それぞれの動作を制御する。ステートマシンSCPCCNTは、カウンタの計数動作を制御する。ステートマシンSCPCTLは、チャージポンプ３０の電流出力動作を制御する。ステートマシンSCSGは、調整動作の終了を判定する。
【００７９】
図９は、ステートマシンSCPCCを示す図である。図１０は、ステートマシンSCPCCにおける各ステートでの出力設定を纏めた表である。ステートマシンSCPCCは、４つのステートWAIT、CAL、FINおよびTMPを有する。WAITステートにおいて変数FCNTが値０であれば、WAITステートに留まり、VCFIXp信号がハイレベルとなり、設定部７０のスイッチ７２がオン状態となって、制御電圧値が初期値Ｖ１に設定される。
【００８０】
WAITステートにおいて変数FCNTが値１であれば、WAITステートからCALステートに遷移し、PFDENp信号がハイレベルとなり、位相比較部２０から位相差信号が出力されて、チャージポンプ３０から出力される一定電流Ｉcpがループフィルタ４０に供給される。CALステートにおいて変数CALAGAINが値１であれば、CALステートからWAITステートに遷移する。CALステートにおいて変数CALDNEが値１であれば、CALステートからFINステートに遷移する。FINステートでは、VCFIXp信号およびPFDENp信号の双方がローレベルとなり、通常動作となる。
【００８１】
図１１は、ステートマシンSCPCCNTを示す図である。図１２は、ステートマシンSCPCCNTにおける各ステートでの出力設定を纏めた表である。ステートマシンSCPCCNTは、WAITステートまたはCALステートにおいて、カウンタの計数動作を制御する。その計数値が既定数Ｍでないとき、FCNT変数が値０となる。計数値が既定数Ｍに達したときに、FCNT変数が値１となり、ステートが遷移する。また、計数値が既定数Ｍに達した後、計数値が０に初期化される。
【００８２】
図１３は、ステートマシンSCPCTLを示す図である。ステートマシンSCPCTLは、CALステートにおいて、検出部８０から出力されるVCH信号の値に基づいて、チャージポンプ３０の電流Ｉcp出力動作を制御する。すなわち、VCH信号が値０であれば、制御電圧値の変化速度が遅い（すなわち、電流Ｉcpが少ない）と判断されて、電流Ｉcpが増加される。VCH信号が値１であれば、制御電圧値の変化速度が速い（すなわち、電流Ｉcpが多い）と判断されて、電流Ｉcpが減少される。
【００８３】
図１４は、ステートマシンSCSGを示す図である。図１５は、ステートマシンSCSGにおける各ステートでの出力設定を纏めた表である。ステートマシンSCSGは、調整動作の終了を判定する。
【００８４】
INITステートにおいてVCH信号が値０であれば、UPステートに遷移し、CALAGAIN信号がハイレベルとなる。UPステートにおいてVCH信号が値０であれば、UPステートに留まり、CALAGAIN信号がハイレベルとなる。UPステートにおいてVCH信号が値１であれば、DNEステートに遷移し、CALDNE信号がハイレベルとなる。
【００８５】
INITステートにおいてVCH信号が値１であれば、DNステートに遷移し、CALAGAIN信号がハイレベルとなる。DNステートにおいてVCH信号が値１であれば、DNステートに留まり、CALAGAIN信号がハイレベルとなる。DNステートにおいてVCH信号が値０であれば、DNEステートに遷移し、CALDNE信号がハイレベルとなる。
【００８６】
すなわち、VCH信号が値０のままである場合、または、VCH信号が値１のままである場合、調整が不十分であると判定されて、CALAGAIN変数がハイレベルとなり、CALステートからWAITステートに遷移して、調整動作が繰り返される（図９）。
【００８７】
一方、VCH信号が値０から１へ遷移した場合、または、VCH信号が値１から０へ遷移した場合、調整動作が終了したと判定されて、DNEステートに遷移し、CALDNE信号がハイレベルとなる。CALDNE信号がハイレベルになると、CALステートからFINステートに遷移し、通常動作となる（図９）。
【符号の説明】
【００８８】
１…ＰＬＬ周波数シンセサイザ、１０…基準発振器、２０…位相比較部、３０…チャージポンプ、３０Ａ…第１チャージポンプ、３０Ｂ…第２チャージポンプ、４０…ループフィルタ、５０…電圧制御発振器、６０…分周器、７０…設定部、８０…検出部、９０…制御部。
【図１】
0006736339.tif 000013
【図２】
0006736339.tif 000014
【図３】
0006736339.tif 000015
【図４】
0006736339.tif 000016
【図５】
0006736339.tif 000017
【図６】
0006736339.tif 000018
【図７】
0006736339.tif 000019
【図８】
0006736339.tif 000020
【図９】
0006736339.tif 000021
【図１０】
0006736339.tif 000022
【図１１】
0006736339.tif 000023
【図１２】
0006736339.tif 000024
【図１３】
0006736339.tif 000025
【図１４】
0006736339.tif 000026
【図１５】
0006736339.tif 000027
【図１６】
0006736339.tif 000028
【図１７】
0006736339.tif 000029
【図１８】
0006736339.tif 000030