(57)【特許請求の範囲】
【請求項１】
指（３１）の指紋パターンを感知する容量性指紋感知装置であって、
前記容量性指紋感知装置は複数の感知素子（８）を備え、各感知素子は、
前記指（３１）による接触対象である保護誘電最上層（３０）の一部と、
前記最上層（３０）の前記一部の下に配置される導電性感知構造（３２）と、
電荷測定回路構成（５０）であって、前記感知構造に接続されて、少なくとも第一の測定状態と第二の測定状態との間を連続的に遷移して測定シーケンスを実行し、前記指と前記感知構造との間の電位差の変化に起因して前記感知構造が帯びる電荷に生じる変化を示す出力信号を前記電荷測定回路構成から発信する、電荷測定回路構成と、
前記電荷測定回路構成に接続されて前記測定状態の少なくとも一つのタイミングを制御するタイミング回路構成（５１）と、
を備え、
前記タイミング回路構成は、第一の事象と前記第一の事象に関する時間遅延とによって規定される遷移時間で前記第一の測定状態から前記第二の測定状態に遷移するように前記電荷測定回路構成を制御するように構成され、
前記タイミング回路構成は、前記第一の事象を規定する第一の信号を受信する入力と、前記第一の事象に対して遅延する第二の事象を規定する第二の信号を供給する出力と、を有する第一の遅延素子を備え、
前記タイミング回路構成は、前記第一の遅延素子の出力と第二の遅延素子の入力との間に連結される少なくとも一つの論理ゲートを更に備える、
容量性指紋感知装置。
【請求項２】
前記第二の事象は、前記第一の測定状態から第二の測定状態への遷移を含む、請求項１に記載の容量性指紋感知装置。
【請求項３】
前記第一の遅延素子の出力は、前記電荷測定回路構成に連結されて、前記第二の信号によって前記電荷測定回路構成の動作を制御できるようにする、請求項１又は請求項２に記載の容量性指紋感知装置。
【請求項４】
前記タイミング回路構成は、前記第一の遅延素子の出力に連結される入力と、前記第二の事象に対して遅延する第三の事象を規定する第三の信号を供給する出力と、を有する第二の遅延素子を更に備える、請求項１から請求項３までのいずれか一項に記載の容量性指紋感知装置。
【請求項５】
前記第二の遅延素子の出力は、前記電荷測定回路構成に連結されて、前記第三の信号によって前記電荷測定回路構成の動作を制御できるようにする、請求項４に記載の容量性指紋感知装置。
【請求項６】
前記タイミング回路構成は、それぞれが入力及び出力を有する複数の遅延素子を備え、
前記遅延素子は、連続する遅延素子の配列の形状に配置され、連続する遅延素子の前記配列では前記遅延素子のぞれぞれの出力が次の素子の入力に連結されるようになる、
請求項１から請求項５までのいずれか一項に記載の容量性指紋感知装置。
【請求項７】
前記配列は閉ループ配列である、請求項６に記載の容量性指紋感知装置。
【請求項８】
前記第一の事象は、前記感知素子の外側で生成される起動信号によってもたらされる、請求項１から請求項７までのいずれか一項に記載の容量性指紋感知装置。
【請求項９】
前記測定シーケンスは、前記電荷測定回路構成の出力での電位が前記感知構造の電位を基準とするリセット状態を少なくとも含む、請求項１から請求項８までのいずれか一項に記載の容量性指紋感知装置。
【請求項１０】
前記電荷測定回路構成は、
電荷増幅器であって、
前記感知構造に接続される負の入力と、
正の入力と、
出力と、
前記負の入力と前記出力との間に接続される帰還コンデンサと、
前記正及び負の入力と前記出力との間の少なくとも一つの増幅器段と、
を備える電荷増幅器を備え、
前記電荷増幅器は、前記負の入力での電位が前記正の入力での電位を実質的に追従するように構成される、
請求項１から請求項９までのいずれか一項に記載の容量性指紋感知装置。
【請求項１１】
前記容量性指紋感知装置は、
励起信号供給回路構成であって、前記正の入力に接続されて、前記正の入力での電位を第一の電位から第二の電位に変化させ、これにより前記感知構造の電位を変化させ、これにより前記指と前記感知構造との間の電位差の前記変化をもたらすように構成される励起信号供給回路構成、
を更に備える、請求項１０に記載の容量性指紋感知装置。
【請求項１２】
前記タイミング回路構成は、前記励起信号供給回路構成に接続されて、
第一の励起制御信号を前記励起信号供給回路構成に供給して、第一の励起遷移時間での第一の電位から第二の電位への電位の前記変化を引き起こし、
第二の励起制御信号を前記励起信号供給回路構成に供給して、第二の励起遷移時間での第二の電位から第一の電位に戻る電位の変化を引き起こす、
請求項１１に記載の容量性指紋感知装置。
【請求項１３】
指の指紋パターンを感知する容量性指紋感知装置であって、
前記容量性指紋感知装置は複数の感知素子を備え、各感知素子は、
前記指による接触対象である保護誘電最上層の一部と、
前記最上層の前記一部の下に配置される導電性感知構造と、
電荷測定回路構成であって、前記感知構造に接続されて、少なくとも第一の測定状態と第二の測定状態との間を連続的に遷移して測定シーケンスを実行し、前記指と前記感知構造との間の電位差の変化に起因して前記感知構造が帯びる電荷に生じる変化を示す出力信号を前記電荷測定回路構成から発信する、電荷測定回路構成と、
前記電荷測定回路構成に接続されて前記測定状態の少なくとも一つのタイミングを制御するタイミング回路構成と、
を備え、
前記指紋感知装置は、前記指の電位に対して第一の電位から第二の電位に変わり第一の電位に戻る循環変化を含み時間的に変化する励起電位を示す励起信号を供給する励起信号供給回路構成を更に備え、
前記感知素子のそれぞれは、復調回路構成であって、前記電荷測定回路構成に接続されて、前記電荷測定回路構成からの前記出力信号及びタイミングに関連する復調信号を前記励起信号に結合し、前記感知構造が帯びる電荷の前記変化を示すＤＣ信号成分を含む結合信号を供給する復調回路構成を更に備え、
前記指紋感知装置は、読み出し回路構成であって、前記感知素子のそれぞれに接続されて、前記感知素子のそれぞれからの前記ＤＣ信号成分に基づく前記指紋パターンの表示を供給する読み出し回路構成を更に備える、
容量性指紋感知装置。
【請求項１４】
前記復調回路構成は、前記出力信号を前記復調信号とともに逓倍する信号逓倍回路構成を備える、請求項１３に記載の容量性指紋感知装置。
【請求項１５】
前記復調回路構成は、高周波化した周波数成分を除去しながら前記ＤＣ信号成分が通過できるようにするローパスフィルタを更に備える、請求項１３又は請求項１４に記載の容量性指紋感知装置。
【請求項１６】
前記電荷測定回路構成は、
サンプリング回路構成であって、
前記指と前記感知構造との間の電位差の前記変化の前の第一のサンプリング時間に、前記感知構造が帯びる電荷を示す信号をサンプリングし、
前記指と前記感知構造との間の電位差の前記変化の後の第二のサンプリング時間に、前記感知構造が帯びる電荷を示す前記信号をサンプリングする、
サンプリング回路構成、
を備える、請求項１から請求項１５までのいずれか一項に記載の容量性指紋感知装置。
【請求項１７】
前記タイミング回路構成は、前記サンプリング回路構成に接続されて、
第一のサンプリング制御信号を、前記第一のサンプリング時間に第一の信号のサンプリングを実施する前記サンプリング回路構成に供給し、
第二のサンプリング制御信号を、前記第二のサンプリング時間に第二の信号のサンプリングを実施する前記サンプリング回路構成に供給する、
請求項１６に記載の容量性指紋感知装置。
【請求項１８】
前記感知素子のそれぞれに接続され、前記感知素子のそれぞれからの前記出力信号に基づく前記指紋パターンの表示を供給するように構成される読み出し回路構成、を更に備える、請求項１から請求項１７までのいずれか一項に記載の容量性指紋感知装置。
【請求項１９】
電子装置であって、
請求項１８に記載の指紋感知装置と、
処理回路構成であって、
指紋感知装置からの前記指紋パターンの前記表示を取得し、
前記表示に基づいてユーザを認証し、
前記表示に基づいて前記ユーザが認証された場合にのみ少なくとも一つのユーザ要求処理を実施する、
ように構成される処理回路構成と、
を備える電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、容量性指紋感知装置及び指紋パターンの感知方法に関する。
【背景技術】
【０００２】
様々なタイプの生体認証システムが、安全性を向上するため、及び／又はユーザの利便性を高めるために、用いられることが多くなっている。
【０００３】
特に、指紋感知システムは、その小さな形状因子、高い性能及びユーザ受け入れのため、例えば家電装置に採用されている。
【０００４】
（例えば静電容量式、光学式、熱式のような）様々に利用可能な指紋感知原理の中でも、静電容量感知が最も一般的に用いられており、特に、大きさ及び消費電力が重要な課題である適用例に用いられている。
【０００５】
あらゆる容量性指紋センサは、いくつかの感知構造と、指紋センサの表面に置かれるか指紋センサの表面を横切って動く指と、の間の静電容量を示す測定値を供給する。
【０００６】
いくつかの容量性指紋センサは、感知構造と指との間の静電容量を受動的に読み取る。しかし、これには、感知構造のそれぞれと指との間の比較的大きな静電容量を必要とする。このため、そのような受動的な静電容量センサは概して、感知構造を覆う非常に薄い保護層を備える。このため、そのようなセンサは引っかき傷及び／又はＥＳＤ（静電放電）に対していくらか敏感になる。
【０００７】
米国特許ＵＳ７８６４９９２は、センサアレイの近傍に配置された導電構造をパルス操作して、センサアレイの感知構造が帯びる電荷の結果変化を測定することによって、駆動信号が指に注入される指紋感知システムを開示する。
【０００８】
このタイプのいわゆる能動的指紋感知システムは、上記の受動的システムよりもかなり高い信号対雑音比で静電容量及び感知構造の測定を概ね可能にする。次に、これにより保護被覆を大幅に厚くすることができるため、いっそう頑強な容量性指紋センサを、かなりの摩耗にさらされる携帯電話のようなアイテムに組み入れることができる。
【０００９】
しかし、更に向上の余地がある。特に、厚みが更に増した保護被覆を介して指紋を感知すること及び／又は信号対雑音比の点で更に性能を向上させることが望ましいであろう。
【発明の概要】
【００１０】
上記の欠点をはじめとする先行技術の欠点に鑑みて、本発明の目的は、改良した容量性指紋感知装置、特に、きわめて厚い保護被覆を通しての感知性能が向上した容量性指紋感知装置を得ることである。
【００１１】
このため、本発明の第一の態様によれば、指の指紋パターンを感知する容量性指紋感知装置が提供される。容量性指紋センサは複数の感知素子を備え、各感知素子は、指による接触対象である保護誘電最上層と、最上層の下に配置される導電性感知構造と、電荷測定回路構成であって、感知構造に接続されて、少なくとも第一の測定状態と第二の測定状態との間を連続的に遷移して測定シーケンスを実行し、指と感知構造との間の電位差の変化に起因して感知構造が帯びる電荷に生じる変化を示す出力信号を電荷測定回路構成から発信する、電荷測定回路構成と、前記電荷測定回路構成に接続されて前記測定状態の少なくとも一つのタイミングを制御するタイミング回路構成と、を備える。
【００１２】
感知構造は、ある種の平行板コンデンサが感知構造（感知板）、指表面の一部及び保護被覆（及び指表面の一部と保護被覆との間に部分的に存在する可能性のある任意の空気）によって形成されるように、金属板の形態で有利に設けられてもよい。
【００１３】
保護被覆は、少なくとも２０μｍの厚さと、指紋感知装置の基底構造を摩耗及び断裂のほかＥＳＤからも保護する高い絶縁耐力を有利に有してもよい。その上更に有利なことには、保護被覆は少なくとも５０μｍの厚さであってもよい。実施形態では、保護被覆は数百μｍの厚さであってもよい。
【００１４】
「電荷測定回路構成」は、感知構造が帯びる電荷の変化を示す出力信号を供給することができる任意の回路構成である。出力信号はアナログであってもデジタルであってもよい。例として、出力信号は基準電位に対する電位の形態で供給されてもよい。種々の実施形態では、電荷測定回路構成は電荷増幅器を備えてもよい。
【００１５】
電荷測定回路構成は、所定の順序での異なる測定状態間の遷移に及ぶ所定の測定シーケンスを実行するように制御可能であってもよい。測定状態を電荷測定回路構成に供給される制御信号の特定の結合によって規定してもよい。
【００１６】
なお、本発明の実施形態による容量性指紋感知装置の各感知素子又は感知素子群は、電荷測定回路構成の測定状態の少なくとも一つのタイミング制御が各感知素子又は感知素子群で局所的に制御されるように、タイミング回路構成を備える。
【００１７】
言い換えると、少なくとも一つの測定状態の時点及び持続時間の少なくともいずれかが各感知素子又は感知素子群で局所的に制御される。このため、タイミング回路構成は、非同期か同期又はその組み合わせであってもよい局所状態機械として機能するといえる。
【００１８】
本発明は、感知素子の動作を高速化すると、各感知素子からの多重的な読み出しが可能になり、ひいては、例えば、信号対雑音比及び同相モードノイズの低減の観点から静電容量測定／感知性能を向上させるであろうという認識に基づくものである。
【００１９】
本発明者はこのほか、感知素子又は感知素子群でのタイミングを局所化することによって、感知素子の動作の高速化が所望通りに可能になるか大幅に促進されることを理解していた。
【００２０】
測定状態間の少なくとも最も緊急を要する一つ（あるいは複数の）遷移のタイミングを局所化することにより、測定時間を減少させたり、及び／又は容量性指紋感知装置の設計を容易にしたりできる。例として、一定のタイミング制御信号の各感知素子へのルート設定を慎重に実施する必要はないであろうが、特定の感知素子又は感知素子群を選択する外部信号によってタイミングを開始することができる。
【００２１】
なお、容量性指紋感知装置は少なくとも１００個のオーダーでというような多数の感知素子を備えてもよい。容量性指紋感知装置のあるものは、少なくとも１０，０００個というようなかなり多数の感知素子を備えてもよい。読み出し周波数がおよそ１ＭＨｚからおよそ２０ＭＨｚに増大した場合、異なる感知素子への伝導時間の差は、測定に関するタイミング必要条件を外部の集中タイミング制御を用いて満たすことを難しくするか、実際には不可能にする可能性さえある。
【００２２】
このため、本発明の実施形態では、読み出し周波数が高くなり、ひいては測定性能を向上させることができ、更に多重出力信号同士の結合（一種のフィルタリングと称されることがある）を可能にすることにより、同相モードノイズを減少させ、信号対雑音比を増大させることができる。
【００２３】
これは次に、ボタン又は携帯電話のような電子装置のカバーの一部など、更に厚めの被覆を通した測定を可能にする。その上、指紋センサのエネルギー消費及び／又は指紋表示（画像）を取得するのに必要な時間を減少させることができる可能性がある。
【００２４】
実施形態によれば、各感知素子のタイミング回路構成は、少なくとも一つの追加感知素子に更に接続され、この少なくとも一つの追加感知素子の状態を追加的に制御する。例として、タイミング回路構成は、隣接する感知素子を制御して、適切な電圧レベルをそれぞれの感知構造に供給してもよい。
【００２５】
本発明の種々の実施形態によれば、タイミング回路構成は、電荷測定回路構成を制御して、第一の事象と第一の事象に対する時間遅延とによって規定される遷移時間で第一の測定状態から第二の測定状態に遷移するように構成されてもよい。
【００２６】
第一の事象は、タイミング回路構成によって独立に供給されてもよく、あるいは、感知素子の外部の回路構成によって供給されてもよい。
【００２７】
種々の実施形態によれば、タイミング回路構成は、第一の事象を規定する第一の信号を受信する入力と、第一の事象に対して遅延する第二の事象を規定する第二の信号を供給する出力と、を有する第一の遅延素子を有利に備えてもよい。
【００２８】
第一の信号は時間的に変化する電圧であってもよい。第一の事象は、例として、第一の信号の立ち上がり面又は立ち下がり面によって規定されてもよい。
【００２９】
第一の信号は、感知素子の内部で生成されてもよい。あるいは、種々の実施形態によれば、感知素子の外部で生成され、例えば、起動信号と称されることのある信号として供給されてもよい。
【００３０】
第二の信号は、第一の信号の遅延バージョンとしてもよい。しかし、遅延以外の変換を第一の信号に付与して第二の信号を形成してもよいことを理解すべきである。例として、第一の信号を、追加的に増幅及び／又は減衰及び／又は反転して第二の信号を形成してもよい。
【００３１】
第一の遅延素子は、一つ以上の論理ゲートのような半導体回路構成を有利に備えてもよい。
【００３２】
第二の信号によって規定される第二の事象は、第一の測定状態から第二の測定状態への上記の遷移を有利に含んでもよい。
【００３３】
種々の実施形態によれば、第一の遅延素子の出力は、電荷測定回路構成に連結されて、第二の信号によって電荷測定回路構成の動作を制御できるようにしてもよい。
【００３４】
第一の遅延素子の出力は、電荷測定回路構成に直接接続されてもよい。あるいは、第一の遅延素子と電荷測定回路構成との間に追加回路構成があってもよい。例として、上記の第二の信号及び追加信号を論理ゲートに入力してもよい。論理ゲートの出力を用いて電荷測定回路構成の動作を制御してもよい。
【００３５】
その上、タイミング回路構成は、第一の遅延素子の出力に連結される入力と、第二の事象に対して遅延する第三の事象を規定する第三の信号を供給する出力と、を有する第二の遅延素子を追加的に備えてもよい。
【００３６】
この第三の事象は、電荷測定回路構成を制御して上記の第二の測定状態から第三の測定状態に遷移するようにすることに及んでもよい。
【００３７】
そのため、第二の遅延素子の出力は、電荷測定回路構成に連結されて、第三の信号によって電荷測定回路構成の動作を制御できるようにする。
【００３８】
種々の実施形態によれば、その上、タイミング回路構成は、第一の遅延素子の出力と前記第二の遅延素子の入力との間に連結される少なくとも一つの論理ゲートを更に備えてもよい。ここで、第二の遅延素子によって遅延する信号は、上記の第二の信号及び感知素子の内部で生成されるか感知素子の外部の回路構成から供給されることがある追加制御信号の論理関数になってもよい。このため、このような実施形態は上記の第二の事象の条件付き制御を可能にするであろう。
【００３９】
上記の測定シーケンスは、電荷測定回路構成の構成によっては、異なる数の測定状態を含んでもよい。タイミング回路構成は、同一配列の一つの遅延素子の出力が次の遅延素子の入力に連結されているデイジーチェーン構成に複数の遅延素子を配置することにより、測定状態の数に有利に適合させてもよい。遅延素子の数は、測定状態の数に適合させてもよいが、測定シーケンスの測定状態の数に直接一致する必要はない。
【００４０】
タイミング回路構成は、一つ又はいくつかの遅延素子を用いる代替物又は補完物として、一つ又はいくつかの論理ゲートと組み合わせて一つ又はいくつかのフィードフォワード及び／又はフィードバックループを備えてもよい。これにより、タイミング回路構成を物理的に小さくすることが可能になり、そのため指紋感知装置の設計が容易になったり、及び／又は感知素子を小さくすることが可能になる可能性がある。
【００４１】
実施形態では、遅延素子の配列は、外部信号によって制御されることもあればないこともある閉ループ配列であってもよい。実施形態では、感知素子が、指と感知構造との間の容量結合を示す信号を出力する前又は出力中に、いくつかの測定周期を自動的に「一通り実行する」ことができるようにするのは有利なことであると思われる。
【００４２】
種々の実施形態では、第一の感知素子又は感知素子群が第二の感知素子又は感知素子群の測定シーケンスを開始できるように容量性指紋感知装置を構成するのが有利であってもよい。例として、指紋感知装置の行又は列の各感知素子又は感知素子群は、測定シーケンスの実行を互いに連続的に始動してもよい。これにより、例えば、列又は行全体のクイックスキャンが可能になり、列又は行全体からの平均値信号が高速になることがあるであろう。そのような平均値信号が、例として、雑音消去などに有用であることがある。
【００４３】
種々の実施形態によれば、上記の測定シーケンスは、電荷測定回路構成の出力での電位が感知構造の電位を基準としているリセット状態を少なくとも含んでもよい。
【００４４】
電荷測定回路構成は、電荷増幅器であって、感知構造に接続される負の入力と、正の入力と、出力と、負の入力と出力との間に接続される帰還コンデンサと、正及び負の入力と出力との間の少なくとも一つの増幅器段と、を備える電荷増幅器を備え、電荷増幅器は、負の入力での電位が正の入力での電位を実質的に追従するように構成される。
【００４５】
このような実施形態では、電荷測定回路構成は、負の入力と出力とを伝導的に接続して帰還コンデンサを放電するように制御可能であるリセット回路構成を更に備えてもよい。
【００４６】
リセット回路構成は、感知素子に含まれるタイミング回路構成に連結されてもよい。タイミング回路構成は、リセット回路構成を制御して帰還コンデンサを放電することにより、電荷測定回路構成を上記のリセット状態に遷移させてもよい。
【００４７】
続いて、タイミング回路構成は、リセット回路構成を負の入力が出力から外れるように制御することにより、帰還コンデンサが電荷を保持できるようにしてもよい。この事象は、電荷測定回路構成をリセット状態から、感知構造が帯びる電荷を、電荷増幅器を用いて測定できる測定レディ状態に遷移させるであろう。
【００４８】
実施形態によれば、指紋感知装置は、指の電位に対して第一の電位から第二の電位に変わり第一の電位に戻る循環変化を含み時間的に変化する励起電位を示す励起信号を供給する励起信号供給回路構成を更に備えてもよい。感知素子のそれぞれは、復調回路構成であって、電荷測定回路構成に接続されて、電荷測定回路構成からの出力信号及びタイミングに関連する復調信号を励起信号に結合し、感知構造が帯びる電荷の変化を示すＤＣ信号成分を含む結合信号を供給する復調回路構成を更に備えてもよい。指紋感知装置は、読み出し回路構成であって、感知素子のそれぞれに接続されて、感知素子のそれぞれからのＤＣ信号成分に基づく指紋パターンの表示を供給する読み出し回路構成を更に備えてもよい。
【００４９】
よって、時間的に変化する電位とは、基準電位に対して時間の経過とともに変化する大きさを有する電位を意味すると理解する必要がある。時間的に変化する励起電位は、例として、一つのパルス繰り返し周波数又は各種パルス繰り返し周波数の組み合わせを有するパルス列として供給されてもよい。そのようなパルス列の各種パルスは、例えば、矩形波パルスであってもよい。これとは別に、時間的に変化する励起電位は、一つの正弦波又は各種正弦波の組み合わせとして供給されてもよい。
【００５０】
本発明者は、感知信号の望ましい情報内容（感知構造が帯びる電荷の上記の変化）がＤＣ信号又はＤＣ信号に近い信号（指紋感知システムの基準電位に対して一定の電圧）によって示されるように、感知素子又は感知素子群内に局在する感知信号を少なくとも部分的に復調することによって、電力消費量の対応する増大を生じさせることなく、感知素子の動作の望ましい高速化を達成できることを理解している。
【００５１】
ＤＣ信号成分としての感知構造が帯びる電荷の変化を各感知素子から出力することによって、読み出しラインの寄生容量に対して電位の読み出しラインを上下に移動させる必要がなくなり、読み出し事象当たりのエネルギー消費が大幅に減少するようになるであろう。
【００５２】
種々の実施形態によれば、容量性指紋感知装置は、励起信号供給回路構成であって、正の入力に接続されて、正の入力での電位を第一の電位から第二の電位に変化させ、これにより感知構造の電位を変化させ、これにより指と感知構造との間の電位差の変化をもたらすように構成される励起信号供給回路構成を、更に備えてもよい。
【００５３】
励起信号供給回路構成は、異なるライン上の二つ以上の異なる電位間を切り替わるように構成されるスイッチング回路構成であることがある。これとは別に、あるいはこれと併せて、励起信号供給回路構成は、波電圧信号又は正弦波電圧信号のような時変電位を供給するように構成される少なくとも一つの信号源を備えてもよい。
【００５４】
実施形態によれば、各感知素子は、その特定の感知素子に対する励起信号供給回路構成を備えてもよい。
【００５５】
その上、各感知素子について、タイミング回路構成は、励起信号供給回路構成に接続されて、第一の励起制御信号を励起信号供給回路構成に供給して、第一の励起遷移時間での第一の電位から第二の電位への電位の変化を引き起こし、第二の励起制御信号を励起信号供給回路構成に供給して、第二の励起遷移時間での第二の電位から第一の電位に戻る電位の変化を引き起こしてもよい。
【００５６】
種々の実施形態によれば、電荷測定回路構成は、サンプリング回路構成であって、指と感知構造との間の電位差の変化の前の第一のサンプリング時間に、感知構造が帯びる電荷を示す信号をサンプリングし、指と感知構造との間の電位差の変化の後の第二のサンプリング時間に、感知構造が帯びる電荷を示す信号をサンプリングするサンプリング回路構成を備える。
【００５７】
サンプリング回路構成は、第一及び第二のサンプリングコンデンサと、感知構造が帯びる電荷を示す上記の信号を第一のサンプリング時間で第一のサンプリングコンデンサに供給し、信号を第二のサンプリング時間で第二のサンプリングコンデンサに供給するように制御可能なスイッチング回路構成と、を備えてもよい。
【００５８】
感知信号を第一及び第二のサンプリング時間でサンプリングする手順は、相関二重サンプリングと一般に呼ばれ、指紋感知装置がさらされることがある同相モードノイズのオフセット成分のほか少なくとも低周波成分の大部分も除去する。
【００５９】
タイミング回路構成は、サンプリング回路構成に有利に接続されて、第一のサンプリング制御信号を、第一のサンプリング時間に第一の信号のサンプリングを実施するサンプリング回路構成に供給し、第二のサンプリング制御信号を、前記第二のサンプリング時間に前記第二の信号のサンプリングを実施するサンプリング回路構成に供給する。
【００６０】
このような種々の実施形態では、本発明の容量性指紋感知装置は、感知素子のそれぞれに接続され、感知素子のそれぞれからの出力信号に基づく指紋パターンの表示を供給するように構成される読み出し回路構成を有利に更に備えてもよい。
【００６１】
指紋パターンの表示は、読み出し回路構成によって、容量性指紋感知装置の外部にある他の回路構成に供給されてもよい。
【００６２】
本発明の種々の実施形態による容量性指紋感知装置は、電子装置に有利に含まれてもよい。この電子装置は、処理回路構成であって、指紋感知装置からの指紋パターンの表示を取得し、この表示に基づいてユーザを認証し、この表示に基づいてユーザが認証された場合にのみ少なくとも一つのユーザ要求処理を実施する、ように構成される処理回路構成、を更に備える。電子装置は、例えば、携帯電話又はタブレットのような携帯用通信装置、コンピュータ、あるいは腕時計又はそれに類似する装置のような装着型電子部品であってもよい。
【００６３】
本発明の第二の態様によれば、複数の感知素子を備える容量性指紋センサを用いて指の指紋パターンを感知する方法が提供される。各感知素子は、指による接触対象である保護誘電最上層と、最上層の下に配置される導電性感知構造と、電荷測定回路構成であって、感知構造に接続されて少なくとも第一の測定状態と第二の測定状態との間を連続的に遷移して測定シーケンスを実行し、指と感知構造との間の電位差の変化に起因して感知構造が帯びる電荷に生じる変化を示す出力信号を電荷測定回路構成から発信する、電荷測定回路構成と、を備える。この方法は、感知素子のそれぞれに対して、第一の事象を規定する第一の信号を供給する工程と、第一の信号を遅延させて、第一の事象に対して時間的に遅延する第二の事象を規定する第二の信号を供給する工程と、制御信号としての第二の信号を用いて、電荷測定回路構成を、第一の測定状態から第二の測定状態に遷移するように制御する工程と、を含む。
【００６４】
遅延させる工程は、第一の信号に遅延素子を通過させる工程を有利に含んでもよい。
【００６５】
種々の実施形態によれば、前記容量性指紋感知装置は、電荷測定装置の出力信号をサンプリングするサンプリング回路構成と、指と感知構造との間の電位差の変化をもたらす励起信号供給回路構成と、感知素子のそれぞれに接続され、感知素子のそれぞれからの出力信号に基づく指紋パターンの表示を供給するように構成される読み出し回路構成と、を備える。この方法は、感知素子を選択する選択信号を供給する工程と、選択信号を遅延させてリセット信号を供給する工程と、リセット信号を電荷測定回路構成に供給して、電荷測定回路構成をリセット状態に遷移させる工程と、リセット信号を遅延させて測定レディ信号を供給する工程と、測定レディ信号を電荷測定回路構成に供給してリセット状態を終了させ、測定レディ状態に遷移する工程と、測定レディ信号を遅延させて、第一のサンプリング制御信号を供給する工程と、第一のサンプリング制御信号をサンプリング回路構成に供給して、感知構造が帯びる電荷を示す第一の信号の第一のサンプリング時間でのサンプリングを始動させる工程と、第一のサンプリング制御信号を遅延させて第一の励起制御信号を供給する工程と、第一の励起制御信号を励起信号供給回路構成に供給して指と感知構造との間の電位差の変化を達成する工程と、第一の励起制御信号を遅延させて第二のサンプリング制御信号を供給する工程と、第二のサンプリング制御信号をサンプリング回路構成に供給して、感知構造が帯びる電荷を示す第二の信号の第二のサンプリング時間でのサンプリングを始動させる工程と、を含む。
【００６６】
本発明のこれ以外の実施形態及び本発明の第二の態様から得られる効果は、本発明の第一の態様に対するこれまでの記載と大部分類似している。
【図面の簡単な説明】
【００６７】
上記の態様をはじめとする本発明の態様を、本発明の例示的な実施形態を示す添付の図面を参照して、更に詳細に以下に説明する。
【００６８】
【図１】図１は、本発明の例示的実施形態による指紋感知システムを備える携帯電話の概略図である。
【図２】図２は、図１の指紋感知装置の概略図である。
【図３ａ】図３ａ‐ｂは、従来の指紋感知装置の概略ブロック図である。
【図３ｂ】図３ａ‐ｂは、従来の指紋感知装置の概略ブロック図である。
【図３ｃ】図３ａ‐ｂの指紋感知装置の動作を概略的に図示する回路図である。
【図４】図４は、本発明の実施形態による容量性指紋感知装置のほか、図３ｃの従来の指紋感知装置のための測定シーケンスの例を図示するタイミング図である。
【図５ａ】図５ａ‐ｂは、本発明の実施形態による指紋感知装置に含まれる感知素子の概略図である。
【図５ｂ】図５ａ‐ｂは、本発明の実施形態による指紋感知装置に含まれる感知素子の概略図である。
【図６ａ】電荷測定回路構成を含み、図５ｂの感知素子の一部を示す概略回路図である。
【図６ｂ】図６ａの電荷測定回路構成によって実施される測定シーケンスのタイミングを制御するタイミング回路の概略図である。
【図７】図６ｂのタイミング回路に含まれる遅延素子の回路図である。
【発明を実施するための形態】
【００６９】
この詳細な説明では、本発明による指紋感知装置及び指紋感知方法の種々の実施形態が容量性指紋感知装置を参照して主に説明される。この容量性指紋感知装置では、各感知素子が、感知構造が帯びる電荷を測定する電荷増幅器を含む電荷測定回路構成と、励起信号又は駆動信号を感知構造に供給する励起信号供給回路構成と、電荷増幅器及び励起信号供給回路構成の制御動作のための複数の遅延素子を備えるタイミング回路構成と、を備える。更に、容量性指紋感知装置は、静止した指から指紋表示を獲得するように寸法が決められ構成されるタッチセンサとして図示される。
【００７０】
なお、このことは、決して本発明の範囲を限定せず、例えば、指と感知構造との間の電位差の変化に起因して感知構造が帯びる電荷に生じる変化を測定する別の回路構成を含む容量性指紋感知装置を同じように良好に含む。更に、本発明は、この電位差の変化を感知素子の感知構造を駆動することによって達成する容量性指紋感知装置に限定されるものではない。代わりに、電位差は、励起信号を指に直接送るか、感知用に現時点で選択されているいくつかの感知素子以外の感知素子を介して送ることによって達成されてもよい。そのような他の感知素子は、駆動素子として機能するようにプログラムされてもよい。動く指から指紋表示を獲得するための、いわゆるスワイプセンサ（又はラインセンサ）のような他のセンサアレイ構成もまた、添付の請求の範囲で定義されるように、本発明の範囲内である。
【００７１】
図１は、本発明の例示的実施形態による指紋感知装置の適用例を指紋感知装置２が組み込まれた携帯電話１の形態で概略的に示す。指紋感知装置２は、例えば、携帯電話１のロックを解除するため、及び／又は携帯電話を用いて実行される処理を認証するため等に用いられてもよい。
【００７２】
図２は、図１の携帯電話１に含まれる指紋感知装置２を概略的に示す。図２に示すように、指紋感知装置２は、センサアレイ５、電源インターフェース６及び通信インターフェース７を備える。センサアレイ５は、多数の感知素子８（図面が乱雑になるのを避けるために、一つの感知素子のみに参照記号を付して示す）を備える。感知素子８はそれぞれ、感知素子８に含まれる感知構造（天板）とセンサアレイ５の上面に接触する指の表面との距離を感知するよう制御可能である。
【００７３】
電源インターフェース６は、接着パッドとして示され、供給電圧Ｖsupplyを指紋センサ２に接続する第一の接触パッド１０ａ及び第二の接触パッド１０ｂを備える。
【００７４】
通信インターフェース７は、指紋センサ２の制御を可能にし、指紋センサ２から指紋データを取得する多数の接着パッドを備える。
【００７５】
ここで、本発明の実施形態の理解を助けるために、既知の容量性指紋センサの例を図３ａから図３ｃを参照して示す。
【００７６】
図３ａは、先行技術による容量性指紋センサ２０の概略ブロック図である。図３ａを参照すると、指紋センサ２０は、容量性感知素子２２のアレイ２１、行選択回路構成２３、列選択回路構成２４、読み出し回路構成２６、状態機械２７及び励起信号増幅器２８を備える。
【００７７】
状態機械２７は、状態機械２７の方を指すブロック矢印２９で図示されるように指令を受信し、受信した指令に基づいて、行選択回路構成２３、列選択回路構成２４及び読み出し回路構成２６を制御する。また、状態機械２７は励起信号を供給して、励起信号増幅器２８を介して駆動パルスを指に送る。
【００７８】
図３ｂに概略的に示すように行選択回路構成２３及び列選択回路構成２４を制御して特定の感知素子２２を選択した後、状態機械２７はこのほか、タイミング制御信号を感知素子２２に含まれる電荷測定回路構成と、感知素子２２が供給した感知信号を読み出す読み出し回路構成と、に供給する。特に、状態機械２７は、感知素子２２及び読み出し回路構成２６を制御して、複数の順次測定状態間の遷移を含む測定シーケンスを実行する。このことを図３ｃと、図４の例示タイミング図とを参照して以下に更に詳細に説明する。
【００７９】
図３ｃには、図３ａ及び図３ｂに示す指紋感知装置２０の感知素子２２のひとつの概略断面図の部分と、状態機械２７による制御時の指紋感知装置２０の動作を図示する機能ブロック図とがある。
【００８０】
図３ｃを参照すると、感知素子２２は、指３１が触れる保護誘電最上層３０（図３ｃは指紋の単一隆線の断面を概略的に示す）、導電性感知構造（板）３２及び電荷増幅器３３を備える。電荷増幅器３３は、負の入力３５、正の入力３６、出力３７、帰還コンデンサ３８及び増幅器３９を備える。
【００８１】
負の入力３５は感知構造（板）３２に接続され、正の入力３６は接地され、出力３７は読み出し回路構成２６に接続される。
【００８２】
帰還コンデンサ３８は負の入力３５と出力３７との間に接続され、電荷増幅器３３の増幅を規定する。感知素子２２は、帰還コンデンサ３８と並列なリセットスイッチ３４を更に備える。
【００８３】
感知素子２２の外側では、図３ｃのブロック図は状態機械２７と、励起信号増幅器２８と、サンプルホールド回路（Ｓ／Ｈ回路）４１及びアナログ・デジタル変換器（ＡＤＣ）４２を備える読み出し回路構成２６とを概略的に示す。
【００８４】
指紋感知装置２０の作動中に、状態機械２７は、図３ａから図３ｃのほか、図４を参照して以下に記載するように、電荷増幅器３３及び読み出し回路構成２６のタイミングを制御する。
【００８５】
図４は、先行技術による指紋センサ２０のほか、本発明の種々の実施形態による指紋センサ２に対する測定シーケンスの例を図示する。以下の記載から明らかなように、先行技術の指紋センサ２０と本発明の実施形態による指紋センサとの主な差は、図４に図示する測定シーケンス又は別の適切な測定シーケンスを更にかなり速く実行することができ、いっそう速い読み出し及び／又は各感知素子からの複数回の読み取りが可能になるため、測定性能が向上することになる点である。
【００８６】
図４を参照すると、その図に示されるタイミング図は、上から下に向かって、起動信号ＡＣＴ、駆動（励起）信号ＤＲＶ、リセット信号ＲＳＴ、第一のサンプリング制御信号Ｓ１及び第二のサンプリング制御信号Ｓ２を備える。
【００８７】
タイミング図の下には、上記の測定シーケンスをともに形成する測定状態Ｓ0〜Ｓ9のシーケンスが概略的に示される。
【００８８】
図３ａ及び図３ｂの感知素子２２の起動のために、感知素子２２を示す行選択信号及び列選択信号が典型的に供給されてもよい。図４の簡素かつ概略的なタイミング図では、そのような選択信号を単一の起動信号ＡＣＴによって表す。
【００８９】
第一の時間ｔ1では、感知素子２２は起動信号ＡＣＴの低から高への遷移によって起動される。これは、例えば、増幅器３９の起動にまで及んでもよい。時間ｔ1と実質的に同一の時点では、状態機械２７によって励起信号増幅器２８を介して指３１に供給される駆動（励起）信号ＤＲＶは低から高へ向かうように制御される。駆動信号ＤＲＶは、例えば、少なくとも部分的に指紋センサ２０を取り囲むベゼル（図示しない）などの指電極へのガルバニック接続を介して指に供給される。これとは別に、駆動信号ＤＲＶは、例えば、現時点では感知状態ではないが駆動状態である一つまたはいくつかの感知素子に駆動信号を印加することによって指３１に容量結合されてもよい。
【００９０】
このため、時間ｔ1では、測定シーケンスの「休止」状態S0から第一の測定状態Ｓ1への遷移がみられる。
【００９１】
駆動信号ＤＲＶを指３１に印加すると、感知構造３２が帯びる電荷が変化することになる。電荷増幅器からの出力信号が安定することが可能になるある程度の時間が経過したのち、時間ｔ2にリセット信号ＲＳＴを供給してリセットスイッチ３４を閉じることにより、帰還コンデンサを放電し、電荷増幅器３３の出力３７での電位の基準を感知構造（板）３２の電位とする。
【００９２】
リセット信号の第一の立ち上がりを設けることにより、第一の測定状態Ｓ1から第二の測定状態Ｓ2（リセット状態）に遷移する。
【００９３】
リセットスイッチ３４は時間ｔ3で解除（再度開放を許可）され、これにより、第三の測定状態Ｓ3（測定レディ状態）に遷移する。
【００９４】
時間ｔ4では、第四の測定状態Ｓ4への遷移が認められる。ここでは、第一のサンプリング制御信号Ｓ１が低から高に変わり、電荷増幅器３３の出力３７での感知信号をサンプリングするようにサンプルホールド回路４１を制御する。
【００９５】
時間ｔ5では、第五の測定状態Ｓ5への遷移が認められ、第一のサンプリング制御信号Ｓ１が高から低に変わる。
【００９６】
次に、時間ｔ6では、駆動信号ＤＲＶは高から低に変わり、指３１と感知構造３２との間の電位差を変化させる。これは、図４に概略的に示すように、第六の測定状態Ｓ6への遷移でもある。
【００９７】
時間ｔ7では、第七の測定状態Ｓ7への遷移が認められる。ここでは、第二のサンプリング制御信号Ｓ２は低から高に変わり、電荷増幅器３３の出力３７での感知信号を二度サンプリングするようにサンプルホールド回路４１を制御する。
【００９８】
時間ｔ8では、第八の測定状態Ｓ8への遷移が認められ、第二のサンプリング制御信号Ｓ２が高から低に変わる。
【００９９】
最後に、時間ｔ9では、第九の測定状態Ｓ9への遷移が認められる。ここでは、感知素子２２は停止され、駆動信号ＤＲＶが再度低から高に変わる。第九の測定状態Ｓ9は初期の「休止」状態Ｓ0と同一である。
【０１００】
図４のタイミング図には図示しないが、測定シーケンスは、Ｓ／Ｈ４１の出力を指３１と感知構造３２との間を結合する静電容量を表すデジタル値に変換するようにＡＤＣ４２を制御することを含んでもよい。
【０１０１】
図３ａ及び図３ｂに示される先行技術の指紋感知システムでは、測定状態間の遷移のタイミングは大域状態機械によって感知素子２２のそれぞれに対して制御される。状態遷移のタイミングは、例えば、信号線の感知素子２２への経路指定に起因して、感知素子ごとにいくぶん異なるものであってもよい。例えば、リセット信号ＲＳＴのタイミングは感知素子ごとに異なるものであってもよい。第二の時間ｔ2でのリセット状態Ｓ2への遷移の前及び／又は第三の時間ｔ3でのリセット状態Ｓ2から測定レディ状態Ｓ3への遷移の後に充分な時間があれば、測定は成功するであろう。しかし、測定周波数が上がることにより、測定周期に費やされる合計時間が減少するのであれば、大域的に制御された測定状態間の遷移のタイミングの変動が大きくなりすぎて、測定が影響を受けるという状況になる可能性がある。
【０１０２】
この状況は、更に以下に記載するように、改善することができ、更に高い周波数で実施される容量指紋測定を本発明の実施形態を通して提供する。
【０１０３】
図５ａ及び図５ｂは、本発明の実施形態による容量性指紋感知装置に含まれる感知素子を概略的に図示する。
【０１０４】
まず、図５ａを参照すると、図２のセンサアレイ５からの一つの感知素子８がその周囲の素子とともに示される。図３ａから図３ｃで先行技術の容量性指紋感知装置２０を参照して上記に記載したように、一つ（または複数）の感知素子、その感知構造と指３１との間の容量結合を感知するための感知素子は、行選択回路構成及び列選択回路構成からの起動信号を用いて選択されてもよい。そのような起動信号はＲ‐ＡＣＴ及びＣ‐ＡＣＴとして図５ａに示される。また、このような起動信号を供給して上記の先行技術による指紋感知装置２０の特定の感知素子２２を選択する。その指紋感知装置２０では、上記にも記載したように、追加タイミング制御信号が状態機械２７から各感知素子２２に送られる。図３ａから図３ｃの指紋センサ２０では、このような追加タイミング制御信号は、図４を参照して上記に記載されるように、リセット信号ＲＳＴとして、状態機械２７から各感知素子に供給され、測定シーケンスの少なくとも一部の集中タイミング制御を提供する。
【０１０５】
下記に記載するように、本発明の実施形態による容量性指紋感知装置は、対照的に、各感知素子８又は感知素子群での測定シーケンスの状態遷移に対して局所的にタイミング制御信号を供給する。これには、例えば、上記のリセット制御信号ＲＳＴのような制御信号の更に均一かつ正確なタイミングによるタイミング制御の向上という効果がある。
【０１０６】
図５ｂを参照すると、容量性指紋感知装置２の各感知素子８は電荷測定回路構成５０及びタイミング回路構成５１を備える。
【０１０７】
電荷測定回路構成５０は感知構造（板）３２に接続され、指３１と感知構造３２との間の電位差の変化に起因して感知構造３２が帯びる電荷に生じる変化を測定する。この測定は、図４を参照して上記に説明したように、一連の測定状態を経る遷移を含む測定シーケンスを実行することによって実施される。電荷測定回路構成５０は、感知構造３２の電位と指３１の電位との間の電位差の変化に起因して感知構造３２が帯びる電荷に生じる変化を示す信号を供給する出力５３を有する。
【０１０８】
タイミング回路構成５１は電荷測定回路構成５０に接続されて、各種測定状態の少なくとも一つのタイミングを制御する。
【０１０９】
タイミング回路構成は、図５ｂに概略的に図示するように、感知素子８の測定動作を始動させる一つ又はいくつかの制御信号を受信してもよい。例として、上記の行起動信号Ｒ‐ＡＣＴ及び列起動信号Ｃ‐ＡＣＴはタイミング回路構成５０によって受信されてもよい。その後、タイミング回路構成５０は、図５ｂの矢印によって概略的に示すように、種々のタイミング制御信号を独立して電荷測定回路構成５０に供給してもよい。
【０１１０】
図４からの測定状態表示Ｓ0〜Ｓ9を用いるここに提示した例では、感知素子８に含まれるタイミング回路構成５１は、上に述べたように、図４に示す測定状態の少なくとも一つのタイミングを制御する。
【０１１１】
測定シーケンスに含まれる測定状態の少なくとも一つのタイミングのこの局所的制御を経て、測定状態間の遷移のタイミングは、更に正確及び／又は均一に制御されることから、遷移間の時間が更に短縮され、ひいては測定周波数が上がるという効果がある。
【０１１２】
ここで、図５ｂの電荷測定回路構成５０の例示的実施形態を図６ａを参照して説明する。
【０１１３】
図６ａの電荷測定回路構成５０は、電荷増幅器３３と、ここでは制御可能電源７３によって表される励起信号供給回路構成と、サンプルホールド回路構成７４とを備える。
【０１１４】
図３ｂの感知素子２２について上記で説明したように、図６ａの電荷増幅器の電荷測定回路構成５０は、負の入力３５、正の入力３６、出力３７、帰還コンデンサ３８及び増幅器３９を備える。
【０１１５】
負の入力３５は感知構造（板）３２に接続され、出力３７は感知素子８に含まれるサンプルホールド回路構成７４に接続される。
【０１１６】
帰還コンデンサ３８は、負の入力３５と出力３７との間に接続され、電荷増幅器３３の増幅を規定する。感知素子２２は、帰還コンデンサ３８と並列のリセットスイッチ３４を更に備える。
【０１１７】
正の入力３６は、直接接地されるか別の基準電位に接続されるのではなく、制御可能電源７３に接続される。
【０１１８】
サンプルホールド回路構成７４は、第一のサンプリングコンデンサ７５、第一のサンプリングスイッチ７６及び第一の出力７７、第二のサンプリングコンデンサ７９、第二のサンプリングスイッチ８０及び第二の出力８１を備える。
【０１１９】
電荷測定回路構成５０は、図６ａの矢印によって概略的に示すように、上記の各種制御信号（起動信号ＡＣＴ、リセット信号ＲＳＴ、駆動制御信号ＤＲＶ、第一のサンプリング制御信号Ｓ１及び第二のサンプリング制御信号Ｓ２）を用いて図４を参照して上記で説明した測定シーケンスを実行するように制御される。図４を参照して記載される測定シーケンスが実行されている場合、サンプルホールド回路７４の第一の出力７７と第二の出力８１との間の電位差は、感知構造３２と指３１との間の容量結合を示すであろう。
【０１２０】
なお、図６ａの回路図は、本発明の実施形態の説明を容易にするために簡略化されている。例として、感知素子８の出力でのレベルシフトが省略されている。もっとも、レベルシフトの実行は当業者にとって容易なことである。
【０１２１】
電荷増幅器は、負の入力３５での電位が正の入力３６での電位に実質的に追従（いわゆる仮想接地）するように構成されるため、感知構造（板）３２での電位は、容量性指紋感知装置２を備える電子装置の基準電位と比較して時間的に変化し、制御可能電源７３の制御を経て正の入力３６に供給される電位に実質的に追従するであろう。
【０１２２】
指３１の電位は、（例えば、電子装置とユーザの手との間の電気的接続を介して）電子装置の基準電位に対して実質的に一定であるため、電荷増幅器３３の正の入力３６での電位の時間による変動は、指３１と感知構造３２との間の電位差の変化をもたらし、ひいては指３１と感知構造（板）３２との間の容量結合を示す感知構造３２が帯びる電荷の変化をもたらすであろう。
【０１２３】
指３１の指紋パターンを示す指紋パターン信号の指紋センサ２からの出力を促進するために、サンプルホールド回路７４の出力間の電圧ＶＳＨは、図３ａから図３ｃに概略的に示すようなセンサアレイの外側に設けてもよいアナログ・デジタル変換器を用いてデジタル形式に変換してもよい。
【０１２４】
ここで、図６ｂを参照して、図５ｂのタイミング回路５１の構成例を説明する。図６ｂに示すように、タイミング回路５１は、第一のＡＮＤゲート８３、第一の遅延素子８４、第二の遅延素子８５、第二のＡＮＤゲート８６、第一のインバータ８７、第三の遅延素子８８、第四の遅延素子８９、第三のＡＮＤゲート９０、第二のインバータ９１、第五の遅延素子９２、第六の遅延素子９３、第四のＡＮＤゲート９４、第三のインバータ９５、第七の遅延素子９６、第八の遅延素子９７、第五のＡＮＤゲート９８及び第四のインバータ９９を備える。
【０１２５】
図５１に概略的に示すように、行起動信号Ｒ‐ＡＣＴ及び列起動信号Ｃ‐ＡＣＴは第一の論理ＡＮＤゲート８３に入力される。また、図６ａを参照すると、第一のＡＮＤゲート８３の出力は、上記の起動信号ＡＣＴとして電荷測定回路構成５０の増幅器３９に供給され、第一の遅延素子８４の入力に供給され、第四のＡＮＤゲート９４に入力される。第一の遅延素子８４の出力は、第二のＡＮＤゲート８６に供給され、第二の遅延素子８５の入力に供給される。第二の遅延素子８５の出力は第一のインバータ８７を介して第二のＡＮＤゲート８６に供給され、第三の遅延素子８８の入力に供給される。第三の遅延素子８８の出力は第三のＡＮＤゲート９０の入力に供給され、第四の遅延素子８９の入力に供給される。第四の遅延素子８９の出力は第二のインバータ９１を介して第三のＡＮＤゲート９０に供給され、第五の遅延素子９２の入力に供給される。第五の遅延素子９２の出力は第六の遅延素子９３の入力に供給される。第六の遅延素子９３の出力は第三のインバータ９５を介して第四のＡＮＤゲート９４に供給され、第七の遅延素子９６の入力に供給される。第七の遅延素子９６の出力は第八の遅延素子９７の入力及び第五のＡＮＤゲート９８の入力に供給される。最後に、第八の遅延素子９７の出力は第四のインバータ９９を介して第五のＡＮＤゲート９８の入力に供給される。
【０１２６】
行起動信号Ｒ‐ＡＣＴも列起動信号Ｃ‐ＡＣＴもともに高に設定することによって図６ａの電荷測定回路構成５０及び図６ｂのタイミング回路５１を備える感知素子８を選択する場合、感知素子８に対する起動信号ＡＣＴは（図４を参照する時間ｔ1では）高になる。第一のＡＮＤゲート８３からの出力は、第一の遅延素子８４を通過し、第一の時間遅延ΔΤ1だけ遅延して、起動信号ＡＣＴの第一の遅延バージョンを第二のＡＮＤゲート８６に供給する。
【０１２７】
第一の時間遅延ΔΤ1は図４のｔ2‐ｔ1に相当し、第一の測定状態Ｓ1の持続時間を規定する。
【０１２８】
また、第一の遅延素子８４からの出力は、第二の遅延素子８５の入力に供給され、遅延して起動信号ＡＣＴの第二の遅延バージョンを供給する。
【０１２９】
起動信号ＡＣＴの第二の遅延バージョンは、第一のインバータ８７を介して第二のＡＮＤゲート８６の入力に供給され、第二のＡＮＤゲート８６の出力にリセット制御信号ＲＳＴをもたらす。
【０１３０】
第二の時間遅延ΔΤ2は、図４のｔ3‐ｔ2に相当し、第二の測定状態Ｓ2（ここではリセット制御信号ＲＳＴは高）の持続時間を規定する。
【０１３１】
タイミング回路５１の残りの部分は同一の方法で動作し、このとき遅延素子は図４のタイミング図に示される制御信号が達成されるように構成される。
【０１３２】
このため、第三の時間遅延ΔΤ3は図４のｔ4‐ｔ3に相当し、第三の測定状態Ｓ3の持続時間を規定する。第四の時間遅延ΔΤ4は図４のｔ5‐ｔ4に相当し、第四の測定状態Ｓ4などの持続時間を規定する。
【０１３３】
なお、タイミング回路５１は、遅延素子と、感知素子に含まれる電荷測定回路構成の測定状態のタイミングを局地的に制御する論理ゲートとの併用の動作原理を図示する簡略化された例である。タイミング回路構成は、実際の実装状態によっては、信号整形及び／又はタイミングなどのための追加または他の回路構成を備えてもよい。当業者は、本明細書の記載に基づいて、不当な負担なく、タイミング回路の適切な実装を設計することができるであろう。
【０１３４】
なお、特定の実施形態によっては、更に少ないか追加のタイミング制御信号をタイミング回路構成５１から電荷測定回路構成５０に独立して供給してもよい。
【０１３５】
図７は、図６ａのタイミング回路構成５１に含まれる可能性のある遅延素子１００の説明に役立つ実例を示す。
【０１３６】
遅延素子１００は、第一のＣＭＯＳインバータ１０１と、直列に接続される第二のＣＭＯＳインバータ１０２とを備える。この遅延素子の時間遅延は、遅延素子１００に含まれる構成要素の寸法設定に左右されるため、遅延素子の設計時に設定できるであろう。遅延時間を更にかなり長くすることが望まれるのであれば、更にＣＭＯＳインバータを直列に連結できる。
【０１３７】
当業者は、本発明が決して上記の好適な実施形態に限定されるものではないことを理解している。それどころか、添付請求項に記載の範囲内で多くの修正及び変更が可能である。
【０１３８】
請求の範囲では、「備える」という文言は他の要素又は工程を除外するものではなく、不定冠詞「a」又は「an」は複数を除外するものではない。単一のプロセッサをはじめとする装置が、請求項に記載のいくつかの特徴の各種機能を発揮する可能性がある。単に特定の手段が相互に異なる従属項に記載されているというだけでは、このような手段の組み合わせを有利に用いることができないことを示すことにはならない。コンピュータプログラムを、他のハードウェアとともに、あるいはその一部として供給される光学記憶媒体又は固体媒体のような適切な媒体に保存／分配してもよいが、ほかにも、インターネットあるいは有線又は無線電気通信システムを介してというような他の形態で分配してもよい。請求項に記載のいかなる参照符号も請求の範囲を限定するものと解釈すべきではない。
【図１】
0006736552.tif 000002
【図２】
0006736552.tif 000003
【図３ａ】
0006736552.tif 000004
【図３ｂ】
0006736552.tif 000005
【図３ｃ】
0006736552.tif 000006
【図４】
0006736552.tif 000007
【図５ａ】
0006736552.tif 000008
【図５ｂ】
0006736552.tif 000009
【図６ａ】
0006736552.tif 000010
【図６ｂ】
0006736552.tif 000011
【図７】
0006736552.tif 000012