(57)【特許請求の範囲】
【請求項１】
負荷に電力を供給する電源装置であって、
交流電源に接続される入力ノードと、前記負荷に接続される出力ノードとを有するスイッチ回路と、
前記出力ノードに出力される交流電力と電力貯蔵装置に入出力される直流電力との間で双方向の電力変換を実行するように構成された電力変換器と、
前記スイッチ回路および前記電力変換器を制御する制御装置とを備え、
前記スイッチ回路は、前記入力ノードと前記出力ノードとの間に直列に接続されるｎ個（ｎは２以上の整数）のスイッチング素子を含み、
前記制御装置は、前記ｎ個のスイッチング素子を導通するための導通指令を出力している状態において、前記交流電源および前記スイッチ回路の少なくとも一方の異常が検知された場合には、前記電力変換器の制御によって、前記電力貯蔵装置の直流電力を、正常時に前記交流電源から供給される交流電力に同期した交流電力に変換して前記出力ノードへ供給するように構成され、
前記制御装置は、さらに、前記電力変換器における電力変換の実行中に前記ｎ個のスイッチング素子を遮断するための遮断指令を発生し、かつ、前記遮断指令の発生中、前記ｎ個のスイッチング素子の端子間電圧に基づいて前記スイッチ回路の遮断についての異常を検知するように構成され、
前記制御装置は、前記入力ノードおよび前記出力ノードの電圧差が第１の閾値を超えている場合であって、前記ｎ個のスイッチング素子のうちのｐ個（１≦ｐ≦ｎ）のスイッチング素子の前記端子間電圧が基準値よりも小さいときに、前記スイッチ回路の遮断についての異常を検知する、電源装置。
【請求項２】
負荷に電力を供給する電源装置であって、
交流電源に接続される入力ノードと、前記負荷に接続される出力ノードとを有するスイッチ回路と、
前記出力ノードに出力される交流電力と電力貯蔵装置に入出力される直流電力との間で双方向の電力変換を実行するように構成された電力変換器と、
前記スイッチ回路および前記電力変換器を制御する制御装置とを備え、
前記スイッチ回路は、前記入力ノードと前記出力ノードとの間に直列に接続されるｎ個（ｎは２以上の整数）のスイッチング素子を含み、
前記制御装置は、前記ｎ個のスイッチング素子を導通するための導通指令を出力している状態において、前記交流電源および前記スイッチ回路の少なくとも一方の異常が検知された場合には、前記電力変換器の制御によって、前記電力貯蔵装置の直流電力を、正常時に前記交流電源から供給される交流電力に同期した交流電力に変換して前記出力ノードへ供給するように構成され、
前記制御装置は、さらに、前記電力変換器における電力変換の実行中に前記ｎ個のスイッチング素子を遮断するための遮断指令を発生し、かつ、前記遮断指令の発生中、前記ｎ個のスイッチング素子の端子間電圧に基づいて前記スイッチ回路の遮断についての異常を検知するように構成され、
前記制御装置は、以下の
（ａ）前記入力ノードおよび前記出力ノードの電圧差が第１の閾値を超えている場合であって、前記ｎ個のスイッチング素子のうちのｍ個（１≦ｍ≦ｎ）のスイッチング素子の前記端子間電圧が基準値よりも小さいときに、前記スイッチ回路の遮断についての異常を検知する処理、
（ｂ）前記ｎ個のスイッチング素子のうちのｑ個（１≦ｑ≦（ｎ−１））のスイッチング素子の前記端子間電圧が基準値よりも小さいとき、前記スイッチ回路の遮断についての異常を検知する処理、
（ｃ）前記ｎ個のスイッチング素子のうちいずれかの１個のスイッチング素子の端子間電圧が基準値よりも小さくなったとき、前記スイッチ回路の遮断についての異常を検知する処理、
のいずれか１つを選択的に実行する、電源装置。
【請求項３】
前記制御装置は、前記遮断指令の発生中、前記入力ノードおよび前記出力ノードの電圧差が第２の閾値よりも小さいときには、前記スイッチ回路の遮断についての異常の検知を行なわない、請求項１または２に記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電源装置に関する。
【背景技術】
【０００２】
特開平２−１０６１５８号公報（特許文献１）には、複数の自己消弧型の半導体スイッチング素子を直列接続して構成された回路を有する電力変換装置が開示される。特許文献１には、各半導体スイッチング素子に対し、遮断不能を検出するための検出手段を設ける。検出手段は、半導体スイッチング素子であるＧＴＯ（Gate  Turn-Off  thyristor）の端子間電圧を利用して、遮断不能を検出するように構成される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平２−１０６１５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
負荷に交流電力を供給するための電源装置として、瞬停補償装置（Multiple  Power  Compensator）がある。瞬停補償装置は、一般的に、交流電源および負荷の間に接続され、交流電源の停電または瞬時電圧低下が発生した場合であっても安定した交流電力を無瞬断で負荷に供給することが可能に構成される。【０００５】
瞬停補償装置において、交流電源および負荷の間には、複数の半導体スイッチング素子を直列接続して構成されたスイッチ回路が設けられている。通常時は複数の半導体スイッチング素子を導通（オン）させることにより、交流電源の交流電力を負荷へ供給する。一方、停電または瞬時電圧低下の発生時や制御異常の発生時には、複数の半導体スイッチング素子を遮断（オフ）して交流電源を遮断するとともに、双方向コンバータが電力貯蔵装置から負荷への電力供給を開始する。【０００６】
このような電源装置において、複数の半導体スイッチング素子のいずれかが遮断不能となると、スイッチ回路の内部では、スイッチ回路の入力端子および出力端子の電圧差が、正常にオフされた一部の半導体スイッチング素子に集中的に印加される可能性がある。したがって、半導体スイッチング素子の遮断不能を検知する手段が必要となる。【０００７】
しかしながら、電源装置においてスイッチ回路が遮断される場面では、双方向コンバータの制御によって、スイッチ回路の出力側には、スイッチ回路の入力側にされる交流電圧と同期した交流電圧が供給されている。そのため、スイッチ回路の入力電圧と出力電圧とが同等の電圧レベルとなっている場合がある。このような場合、スイッチ回路内部では、正常にオフされた半導体スイッチング素子の端子間に有意な電圧差が生じていない。そのため、上記特許文献１に記載されるように、半導体スイッチング素子の端子間電圧を利用すると、誤って遮断不能を検知することが懸念される。【０００８】
この発明は上述のような問題点を解決するためになされたものであって、この発明の目的は、電源装置において、直列接続された複数の半導体スイッチング素子を有するスイッチ回路の遮断についての異常を正確に検知することである。
【課題を解決するための手段】
【０００９】
この発明によれば、負荷に電力を供給する電源装置は、スイッチ回路と、電力変換器と、スイッチ回路および電力変換器を制御する制御装置とを備える。スイッチ回路は、交流電源に接続される入力ノードと、負荷に接続される出力ノードとを有する。電力変換器は、出力ノードに出力される交流電力と電力貯蔵装置に入出力される直流電力との間で双方向の電力変換を実行するように構成される。スイッチ回路は、入力ノードと出力ノードとの間に直列に接続されるｎ個（ｎは２以上の整数）のスイッチング素子を含む。制御装置は、ｎ個のスイッチング素子を導通するための導通指令を出力している状態において、交流電源およびスイッチ回路の少なくとも一方の異常が検知された場合には、電力変換器の制御によって、電力貯蔵装置の直流電力を、正常時に交流電源から供給される交流電力に同期した交流電力に変換して出力ノードへ供給するように構成される。制御装置は、さらに、電力変換器における電力変換の実行中にｎ個のスイッチング素子を遮断するための遮断指令を発生し、かつ、遮断指令の発生中、ｎ個のスイッチング素子の端子間電圧に基づいてスイッチ回路の遮断についての異常を検知する。
【発明の効果】
【００１０】
この発明によれば、電源装置において、直列接続された複数の半導体スイッチング素子を有するスイッチ回路の遮断についての異常を正確に検知することができる。
【図面の簡単な説明】
【００１１】
【図１】この発明の実施の形態１に従う電源装置の概略構成を示す図である。
【図２】通常時における電力供給経路を説明するための図である。
【図３】異常時における電力供給経路を説明するための図である。
【図４】実施の形態１に従う電源装置の制御処理を説明するフローチャートである。
【図５】図４のステップＳ０５に示す遮断異常判定処理を実行する判定部の第１の構成例を説明するためのブロック図である。
【図６】図４のステップＳ０５に示す遮断異常判定処理を実行する判定部の第２の構成例を説明するためのブロック図である。
【図７】図４のステップＳ０５に示す遮断異常判定処理を実行する判定部の第３の構成例を説明するためのブロック図である。
【図８】第１から第３の制御構成例の判定部が検知できる遮断異常の態様を比較した結果を示す図である。
【図９】図４のステップＳ０５に示す遮断異常判定処理を実行する判定部の第４の構成例を説明するためのブロック図である。
【図１０】実施の形態４に従う電源装置の制御処理を説明するフローチャートである。
【発明を実施するための形態】
【００１２】
以下、本発明の実施の形態について図面を参照して詳細に説明する。なお、以下では図中の同一または相当部分には同一符号を付してその説明は原則的に繰返さないものとする。
【００１３】
［実施の形態１］
図１は、この発明の実施の形態１に従う電源装置の概略構成を示す図である。
【００１４】
図１を参照して、電源装置１０は、交流電源１および負荷２の間に接続され、交流電源１から交流電力を受けて負荷２に交流電力を供給するように構成される。電源装置１０は、例えば、交流電源１の停電または瞬時電圧低下が発生した場合において、安定した交流電力を無瞬断で負荷２に供給するための装置（例えば、瞬停補償装置）に適用され得る。なお、図１では、一相の交流電力に関連する部分のみが示されているが、電源装置１０は三相交流電力を受けて三相交流電力を出力するようにしてもよい。
【００１５】
交流電源１は、代表的には商用交流電源であり、商用周波数の交流電力を電源装置１０に供給する。負荷２は、電源装置１０から供給される商用周波数の交流電力によって駆動される。
【００１６】
図１に示すように、電源装置１０は、入力端子Ｔ１、出力端子Ｔ２、直流端子Ｔ３、スイッチ回路１１、双方向コンバータ１２、電圧検出器１４，１６，１８、および制御装置２０を備える。
【００１７】
入力端子Ｔ１は、交流電源１に電気的に接続されており、交流電源１から供給される商用周波数の交流電力を受ける。出力端子Ｔ２は負荷２に接続される。直流端子Ｔ３はバッテリ３に接続される。バッテリ３は、直流電力を蓄積する「電力貯蔵装置」の一実施例に対応する。電力貯蔵装置として、バッテリ３に代えて、電気二重層コンデンサを直流端子Ｔ３に接続してもよい。
【００１８】
スイッチ回路１１は、入力端子Ｔ１および出力端子Ｔ２の間に接続され、交流電源１と負荷２との電気的接続および遮断を切り替えるように構成される。具体的には、スイッチ回路１１は、入力ノードＮ１および出力ノードＮ２と、ｎ個（ｎは２以上の整数）の半導体スイッチング素子ＳＷ１〜ＳＷｎとを有する。入力ノードＮ１は入力端子Ｔ１に接続され、出力ノードＮ２は出力端子Ｔ２に接続される。
【００１９】
ｎ個の半導体スイッチング素子ＳＷ１〜ＳＷｎは、入力ノードＮ１および出力ノードＮ２の間に直列に接続される。半導体スイッチング素子ＳＷ１〜ＳＷｎは、制御装置２０からそれぞれ入力される制御信号Ｓ１〜Ｓｎによって、導通（オン）および遮断（オフ）が制御される。以下では、半導体スイッチング素子ＳＷ１〜ＳＷｎを包括的に表記する場合には、単に「半導体スイッチング素子ＳＷ」とも称し、制御信号Ｓ１〜Ｓｎを包括的に表記する場合には、単に「制御信号Ｓ」とも称する。
【００２０】
半導体スイッチング素子ＳＷは、Ｈ（論理ハイ）レベルの制御信号Ｓによってオンされ、Ｌ（論理ロー）レベルの制御信号Ｓによってオフされる。すなわち、Ｈレベルの制御信号Ｓは半導体スイッチング素子ＳＷをオンするためのオン指令（導通指令）に相当し、Ｌレベルの制御信号Ｓは半導体スイッチング素子ＳＷをオフするためのオフ指令（遮断指令）に相当する。
【００２１】
半導体スイッチング素子ＳＷは、ＩＧＢＴ（Insulated  Gate  Bipolar  Transistor）、ＧＣＴ（Gate  Commutated  Turn-off）サイリスタ等の任意の自己消弧型のスイッチング素子に対して、ＦＷＤ（Freewheeling  Diode）を逆並列に接続することによって構成することができる。本実施の形態では、半導体スイッチング素子をスイッチ回路１１内の「スイッチング素子」として使用するが、制御装置２０によってオンオフが制御されて、電流の通過および遮断が制御可能であれば、その他のスイッチング素子を半導体スイッチング素子ＳＷに代えて用いることも可能である。
【００２２】
双方向コンバータ１２は、スイッチ回路１１の出力ノードＮ２と直流端子Ｔ３との間に接続される。双方向コンバータ１２は、出力ノードＮ２に出力される交流電力とバッテリ３に入出力される直流電力との間で双方向の電力変換を行なうように構成される。双方向コンバータ１２は「電力変換器」の一実施例に対応する。
【００２３】
双方向コンバータ１２は、交流電源１から交流電力が供給されている通常時は、交流電源１からの交流電力を直流電力に変換し、その直流電力をバッテリ３に蓄える。一方、交流電源１からの交流電力の供給が停止する停電もしくは、交流電源１の瞬時電圧低下の発生時には、双方向コンバータ１２は、バッテリ３の直流電力を商用周波数の交流電力に変換し、その交流電力を負荷２に与える。
【００２４】
双方向コンバータ１２は、図示は省略するが、複数の半導体スイッチング素子を有する。複数の半導体スイッチング素子は、制御装置２０により生成される制御信号によってオンオフが制御される。制御信号は、パルス信号列であり、ＰＷＭ（Pulse  Width  Modulation）信号である。双方向コンバータ１２は、制御信号に応答して複数の半導体スイッチング素子を所定のタイミングでオンまたはオフさせることにより、出力ノードＮ２に出力される交流電力と直流端子Ｔ３に入出力される直流電力との間で双方向の電力変換を実行することができる。
【００２５】
電圧検出器１４は、スイッチ回路１１の入力ノードＮ１に入力される交流電圧（以下、「入力電圧Ｖｉｎ」とも称する）を検出する。電圧検出器１６は、スイッチ回路１１の出力ノードＮ２に出力される交流電圧（以下、「出力電圧Ｖｏｕｔ」とも称する）を検出する。
【００２６】
電圧検出器１８は、半導体スイッチング素子ＳＷの端子間電圧を検出する。図１の例では、電圧検出器１８は、ＩＧＢＴのコレクタ端子およびエミッタ端子間の電圧を検出するように構成される。電圧検出器１８によって検出される検出値Ｖ１〜Ｖｎは、それぞれ、半導体スイッチング素子ＳＷ１〜ＳＷｎの端子間電圧に対応する。以下では、端子間電圧Ｖ１〜Ｖｎを包括的に表記する場合には、単に「端子間電圧Ｖ」とも称する。
【００２７】
制御装置２０は、図示しない上位コントローラからの指令や、電圧検出器１４，１６，１８から入力された検出信号などを用いて、スイッチ回路１１（半導体スイッチング素子ＳＷ）のオンオフおよび双方向コンバータ１２の運転を制御する。制御装置２０は、例えばマイクロコンピュータなどで構成することが可能である。一例として、制御装置２０は、図示しないＣＰＵ（Central  Processing  Unit）およびメモリを内蔵し、メモリに予め格納されたプログラムをＣＰＵが実行することによるソフトウェア処理によって、以下で説明する制御動作を実行することができる。あるいは、当該制御動作の一部または全部について、ソフトウェア処理に代えて、内蔵された専用の電子回路などを用いたハードウェア処理によって実現することも可能である。
【００２８】
次に、図２および図３を参照して、本実施の形態に従う電源装置１０の動作について説明する。
【００２９】
図２は、通常時における電力供給経路を説明するための図である。
図２を参照して、交流電源１から正常に電力が供給される通常時には、制御装置２０は、スイッチ回路１１を構成する半導体スイッチング素子ＳＷ１〜ＳＷｎに対して、Ｈレベルの制御信号Ｓ１〜Ｓｎ（導通指令）をそれぞれ与える。半導体スイッチング素子ＳＷ１〜ＳＷｎがオンすることにより、スイッチ回路１１がオン状態となり、交流電源１および負荷２が電気的に接続される。この結果、図中に矢印で示すように、交流電源１からの交流電力はスイッチ回路１１を経由して負荷２に供給される。
【００３０】
交流電源１からの交流電力は、さらに、双方向コンバータ１２によって直流電力に変換されてバッテリ３に蓄えられる。バッテリ３の端子間電圧が所定の充電停止電圧に達した場合には、制御装置２０は、双方向コンバータ１２の運転を停止させる。
【００３１】
図３は、異常時における電力供給経路を説明するための図である。
図３を参照して、交流電源１からの交流電力の供給が停止された停電時、または交流電源１の供給電圧が瞬間的に低下する瞬時電圧低下の発生時、バッテリ３の直流電力が双方向コンバータ１２によって交流電力に変換され、その交流電力が出力端子Ｔ２を介して負荷２に供給される。
【００３２】
このとき、制御装置２０は、双方向コンバータ１２から出力ノードＮ２に出力される交流電圧（出力電圧Ｖｏｕｔ）が、異常発生前の交流電源１から入力ノードＮ１に入力される交流電圧（入力電圧Ｖｉｎ）に同期するように双方向コンバータ１２における電力変換を制御する。これによると、電力供給経路の切り替え時に電圧が変動または瞬断することを抑制することができる。
【００３３】
双方向コンバータ１２の運転中、制御装置２０は、スイッチ回路１１の半導体スイッチング素子ＳＷ１〜ＳＷｎに対して、Ｌレベルの制御信号Ｓ１〜Ｓｎ（遮断指令）をそれぞれ与える。半導体スイッチング素子ＳＷ１〜ＳＷｎがオフすることにより、スイッチ回路１１がオフ状態となり、交流電源１および負荷２が電気的に遮断される。
【００３４】
この結果、異常時には、図中に矢印で示すように、バッテリ３の直流電力が双方向コンバータ１２を経由して負荷２に供給される。バッテリ３の端子間電圧が所定の放電停止電圧に低下すると、制御装置２０は、双方向コンバータ１２の運転を停止させる。
【００３５】
なお、スイッチ回路１１において素子故障または制御異常が発生した場合においても、双方向コンバータ１２を運転するとともに、スイッチ回路１１をオフすることにより、図３に示した電力供給経路を用いて負荷２に安定した電力を供給し続けることができる。この結果、交流電源１またはスイッチ回路１１に異常が発生した場合であっても、無瞬断で負荷２に安定した電力を供給し続けることが可能となる。
【００３６】
しかしながら、半導体スイッチング素子ＳＷ１〜ＳＷｎの一部において遮断不能となる異常が生じている場合、遮断指令の発生中、当該一部の半導体スイッチング素子ＳＷがオフせず、オン状態を維持する一方で、残りの半導体スイッチング素子ＳＷがオフするという不揃いの状態が発生することがある。このように直列接続される半導体スイッチング素子ＳＷ１〜ＳＷｎに不揃いの状態が発生すると、入力ノードＮ１および出力ノードＮ２の電圧差が、オフ状態となっている残りの半導体スイッチング素子ＳＷに集中的に印加されることになる。したがって、当該残りの半導体スイッチング素子ＳＷに過電圧が印加されることが懸念される。
【００３７】
そこで、本実施の形態では、制御装置２０は、遮断指令の発生中、スイッチ回路１１の遮断についての異常を検知するように構成される。図４は、実施の形態１に従う電源装置１０の制御処理を説明するフローチャートである。制御装置２０は、図４に示される制御処理を周期的に実行する。
【００３８】
図４を参照して、ステップＳ０１では、制御装置２０は、交流電源１の電圧低下が発生したか否かを判定する。具体的には、制御装置２０は、電圧検出器１４による入力電圧Ｖｉｎの検出値に基づいて、交流電源１に停電または瞬時電圧低下が発生したか否かを判定する。例えば、制御装置２０は、電圧検出器１４の検出値の最大値（または実効値）と所定の基準値とを比較することにより、停電または瞬時電圧低下が発生したか否かを判定する。
【００３９】
交流電源１の電圧低下が発生していない場合（Ｓ０１のＮＯ判定時）、制御装置２０は、ステップＳ０２により、スイッチ回路１１の異常が発生していないか否かを判定する。例えば、少なくとも１つの半導体スイッチング素子ＳＷの故障または半導体スイッチング素子ＳＷに含まれるＩＧＢＴのゲート駆動回路の故障などによる制御異常が発生している場合、制御装置２０はスイッチ回路１１の異常と判定する。
【００４０】
スイッチ回路１１が正常である場合（Ｓ０２のＮＯ判定時）、制御装置２０は、ステップＳ０６により、スイッチ回路１１の半導体スイッチング素子ＳＷに導通指令を与える。
【００４１】
一方、交流電源１の電圧低下が発生している場合（Ｓ０１のＹＥＳ判定時）、またはスイッチ回路１１の異常が発生している場合（Ｓ０２のＹＥＳ判定時）には、制御装置２０は、ステップＳ０３に進み、双方向コンバータ１２の制御によって、バッテリ３の直流電力を商用周波数の交流電力に変換し、その交流電力を負荷２に与える。制御装置２０は、双方向コンバータ１２から出力ノードＮ２に出力される交流電圧（出力電圧Ｖｏｕｔ）が、電圧低下発生前の交流電源１から入力ノードＮ１に与えられる交流電圧（入力電圧Ｖｉｎ）に同期するように、双方向コンバータ１２における電力変換を制御する。バッテリ３は、交流電源１からの交流電力による充電から、負荷２に電力を供給するための放電に切り替えられる。
【００４２】
制御装置２０は、双方向コンバータ１２の運転中、ステップＳ０４により、スイッチ回路１１の半導体スイッチング素子ＳＷ１〜ＳＷｎに対して遮断指令を発生する。遮断指令の発生中、ステップＳ０５により、制御装置２０は、スイッチ回路１１の遮断における異常の有無を判定する遮断異常判定処理を実行する。
【００４３】
図５は、図４のステップＳ０５に示す遮断異常判定処理を実行する判定部の第１の構成例を説明するためのブロック図である。図５に示される各ブロックの機能は、制御装置２０によるソフトウェア処理および／またはハードウェア処理によって実現することができる。
【００４４】
図５を参照して、判定部２２Ａは、減算器３０と、比較器３２と、ｎ個の比較器３４＿１〜３４＿ｎと、論理和回路３６と、論理積回路３８とを有する。
【００４５】
減算器３０は、電圧検出器１４による入力電圧Ｖｉｎの検出値と、電圧検出器１６による出力電圧Ｖｏｕｔの検出値との電圧差を算出する。比較器３２は、入力電圧Ｖｉｎおよび出力電圧Ｖｏｕｔの電圧差と閾値Ｖｔｈ１とを比較し、比較結果を示す信号を出力する。電圧差が閾値Ｖｔｈ１よりも大きいとき、比較器３２の出力信号はＨレベルとなり、電圧差が閾値Ｖｔｈ１よりも小さいとき、比較器３２の出力信号はＬレベルとなる。閾値Ｖｔｈ１は「第１の閾値」の一実施例に対応する。
【００４６】
ｎ個の比較器３４＿１〜３４＿ｎは、ｎ個の電圧検出器１８による半導体スイッチング素子の端子間電圧Ｖ１〜Ｖｎをそれぞれ受ける。比較器３４＿１〜３４＿ｎを包括的に表記する場合には、単に「比較器３４」とも称する。比較器３４は、対応する半導体スイッチング素子ＳＷの端子間電圧Ｖと基準値Ｖｒｅｆ１とを比較し、比較結果を示す信号を出力する。端子間電圧Ｖが基準値Ｖｒｅｆ１よりも小さいとき、比較器３４の出力信号はＨレベルとなり、端子間電圧Ｖが基準値Ｖｒｅｆ１よりも大きいとき、比較器３４の出力信号はＬレベルとなる。基準値Ｖｒｅｆ１は「基準値」の一実施例に対応する。
【００４７】
論理和回路３６は、比較器３４＿１〜３４＿ｎの出力信号の論理和（ＯＲ）を算出し、算出結果を示す信号を出力する。
【００４８】
論理積回路３８は、比較器３２の出力信号と論理和回路３６の出力信号との論理積（ＡＮＤ）を算出し、算出結果を示す信号を出力する。論理積回路３８の出力信号は検出信号ＤＥＴとして、電源装置の１０外部（例えば上位コントローラ）へ出力される。
【００４９】
判定部２２Ａによれば、入力電圧Ｖｉｎおよび出力電圧Ｖｏｕｔの電圧差が閾値Ｖｔｈ１より大きい場合において、ｎ個の半導体スイッチング素子ＳＷ１〜ＳＷｎのうちのｐ個（１≦ｐ≦ｎ）の半導体スイッチング素子ＳＷの端子間電圧Ｖが基準値Ｖｒｅｆ１よりも小さいときに、Ｈレベルの検出信号ＤＥＴが出力されることになる。
【００５０】
これによると、交流電源１の異常により入力電圧Ｖｉｎが低下し、双方向コンバータ１２が出力電圧Ｖｏｕｔを生成した場合、入力電圧Ｖｉｎおよび出力電圧Ｖｏｕｔの電圧差が閾値Ｖｔｈ１よりも大きくなる。この状態でｎ個の半導体スイッチング素子ＳＷ１〜ＳＷｎには遮断指令が与えられる。遮断指令に従って半導体スイッチング素子ＳＷが正常にオフすると、当該半導体スイッチング素子ＳＷの端子間電圧Ｖが基準値Ｖｒｅｆ１よりも大きくなる。一方、当該半導体スイッチング素子ＳＷが遮断不能となる異常が生じていると、当該半導体スイッチング素子ＳＷはオン状態を維持するため、端子間電圧Ｖは基準値Ｖｒｅｆ１よりも小さくなる。
【００５１】
ｎ個の半導体スイッチング素子ＳＷ１〜ＳＷｎのうち、遮断不能となる半導体スイッチング素子ＳＷがｐ個（１≦ｐ≦ｎ）含まれている場合、判定部２２ＡからＨレベルの検出信号ＤＥＴが出力される。
【００５２】
なお、判定部２２Ａによる遮断異常判定処理によれば、入力電圧Ｖｉｎおよび出力電圧Ｖｏｕｔの電圧差が閾値Ｖｔｈ１よりも小さい場合には、正常にオフされた半導体スイッチング素子ＳＷの端子間電圧に有意な電圧差が生じないため、遮断異常を検知することができない。
【００５３】
詳細には、スイッチ回路１１の異常発生（ただし、交流電源１は正常）に起因して双方向コンバータ１２によって出力電圧Ｖｏｕｔが生成され（図４のＳ０３）、かつ、スイッチ回路１１に遮断指令が出力された場合（図４のＳ０４）には、入力電圧Ｖｉｎおよび出力電圧Ｖｏｕｔが同等レベルであるために、正常にオフされた半導体スイッチング素子ＳＷの端子間電圧Ｖは零電圧に近い値となる。そのため、遮断不能となる半導体スイッチング素子ＳＷの端子間電圧Ｖと、オフ状態となっている半導体スイッチング素子ＳＷの端子間電圧Ｖとの間に有意差が現れず、結果として遮断異常を検知することが困難となる。
【００５４】
ただし、このような状況では、オフ状態となっている半導体スイッチング素子ＳＷに過電圧が印加されるという事態が発生しないため、遮断異常が検知できないことによる不具合はないものと考えられる。
【００５５】
なお、半導体スイッチング素子ごとにその端子間電圧に基づいて遮断異常を検知する従来技術によれば、正常にオフされた半導体スイッチング素子ＳＷの端子間電圧が小さい場合、当該半導体スイッチング素子ＳＷが遮断不能であると誤って検知される可能性がある。一方、判定部２２Ａは、ｎ個の半導体スイッチング素子ＳＷ１〜ＳＷｎの端子間電圧Ｖ１〜Ｖｎに基づいて遮断異常を検知する構成であるため、このような誤った検知を回避することができる。
【００５６】
以上説明したように、実施の形態１に従う電源装置１０によれば、スイッチ回路を構成する半導体スイッチング素子の遮断についての異常を正確に検知することができる。
【００５７】
［実施の形態２］
実施の形態２では、遮断異常判定処理を実行する判定部の第２の構成例について説明する。
【００５８】
図６は、図４のステップＳ０５に示す遮断異常判定処理を実行する判定部の第２の構成例を説明するためのブロック図である。図６に示される各ブロックの機能は、制御装置２０によるソフトウェア処理および／またはハードウェア処理によって実現することができる。
【００５９】
図６を参照して、判定部２２Ｂは、ｎ個の比較器４０＿１〜４０＿ｎと、論理和回路４２と、論理積回路４４，４６とを有する。
【００６０】
ｎ個の比較器４０＿１〜４０＿ｎは、ｎ個の電圧検出器１８による半導体スイッチング素子の端子間電圧Ｖ１〜Ｖｎをそれぞれ受ける。比較器４０＿１〜４０＿ｎを包括的に表記する場合には、単に「比較器４０」とも称する。比較器４０は、対応する半導体スイッチング素子ＳＷの端子間電圧Ｖと基準値Ｖｒｅｆ２とを比較し、比較結果を示す信号を出力する。端子間電圧Ｖが基準値Ｖｒｅｆ２よりも大きいとき、比較器４０の出力信号はＨレベルとなり、端子間電圧Ｖが基準値Ｖｒｅｆ２よりも小さいとき、比較器４０の出力信号はＬレベルとなる。基準値Ｖｒｅｆ２は「基準値」の一実施例に対応する。
【００６１】
論理和回路４２は、比較器４０＿１〜４０＿ｎの出力信号の論理和（ＯＲ）を算出し、算出結果を示す信号を出力する。
【００６２】
論理積回路４４は、比較器４０＿１〜４０＿ｎの出力信号の論理積（ＡＮＤ）を算出し、算出結果を示す信号を出力する。
【００６３】
論理積回路４６は、論理和回路４２の出力信号と、論理積回路４４の出力信号の反転信号との論理積を算出し、算出結果を示す信号を出力する。。論理積回路４６の出力信号は検出信号ＤＥＴとして、電源装置１０の外部（例えば上位コントローラ）へ出力される。
【００６４】
例えば、ｎ個の半導体スイッチング素子ＳＷ１〜ＳＷｎに遮断指令が与えられている状態において、ｑ個（１≦ｑ≦ｎ−１）の半導体スイッチング素子ＳＷが遮断不能となり、残りの（ｎ−ｑ）個の半導体スイッチング素子ＳＷは正常にオフされた場合を想定する。
【００６５】
この場合、ｑ個の半導体スイッチング素子ＳＷの端子間電圧Ｖは基準値Ｖｒｅｆ２よりも小さくなる一方で、（ｎ−ｑ）個の半導体スイッチング素子ＳＷの端子間電圧Ｖが基準値Ｖｒｅｆ２よりも大きくなる。したがって、論理和回路４２からＨレベルの信号が出力され、かつ、論理積回路４４からＬレベルの信号が出力されることになり、結果的に論理積回路４６からはＨレベルの検出信号ＤＥＴが出力される。
【００６６】
すなわち、判定部２２Ｂによれば、ｎ個の半導体スイッチング素子ＳＷ１〜ＳＷｎのうちのｑ個（１≦ｑ≦ｎ−１）の半導体スイッチング素子ＳＷの端子間電圧Ｖが基準値Ｖｒｅｆ２よりも小さいときに、Ｈレベルの検出信号ＤＥＴが出力されることになる。
【００６７】
なお、判定部２２Ｂによる遮断異常判定処理によれば、ｎ個の半導体スイッチング素子ＳＷ１〜ＳＷｎの全てが遮断不能である場合には、論理積回路４２のＬレベルの出力信号を受けて検出信号ＤＥＴがＬレベルとなるため、遮断異常を検知することができない。ｎ個の半導体スイッチング素子ＳＷが同時に遮断不能となる不具合が発生する確率は極めて低いことを鑑みると、遮断異常が検知できないことによる不具合はないと考えられる。
【００６８】
また、判定部２２Ｂによる遮断異常判定処理によれば、判定部２２Ａと同様に、入力電圧Ｖｉｎおよび出力電圧Ｖｏｕｔの電圧差が小さい場合には、遮断不能となる半導体スイッチング素子ＳＷの端子間電圧Ｖと、正常にオフされた半導体スイッチング素子ＳＷの端子間電圧Ｖとの間に有意差が現れないため、遮断異常を検知することが困難となる。ただし、このような状況では、オフ状態となっている半導体スイッチング素子ＳＷに過電圧が印加されるという事態が発生しないため、遮断異常が検知できないことによる不具合はないと考えられる。
【００６９】
半導体スイッチング素子ごとにその端子間電圧に基づいて遮断異常を検知する従来技術では、正常にオフされた半導体スイッチング素子ＳＷの端子間電圧Ｖが小さい場合に、当該半導体スイッチング素子ＳＷが遮断不能であると誤って検知される可能性がある。一方、判定部２２Ｂは、ｎ個の半導体スイッチング素子ＳＷ１〜ＳＷｎの端子間電圧Ｖ１〜Ｖｎに基づいて遮断異常を検知する構成であるため、このような誤った検知を回避することができる。
【００７０】
以上説明したように、実施の形態２に従う電源装置１０によれば、スイッチ回路を構成する半導体スイッチング素子の遮断についての異常を正確に検知することができる。
【００７１】
［実施の形態３］
実施の形態３では、遮断異常判定処理を実行する判定部の第３の構成例について説明する。
【００７２】
図７は、図４のステップＳ０５に示す遮断異常判定処理を実行する判定部の第３の構成例を説明するためのブロック図である。図７に示される各ブロックの機能は、制御装置２０によるソフトウェア処理および／またはハードウェア処理によって実現することができる。
【００７３】
図７を参照して、判定部２２Ｃは、ｎ個の比較器５０＿１〜５０＿ｎと、ｎ個の論理積回路５２＿１〜５２＿ｎと、論理和回路５４とを有する。
【００７４】
ｎ個の比較器４０＿１〜４０＿ｎは、ｎ個の電圧検出器１８による半導体スイッチング素子の端子間電圧Ｖ１〜Ｖｎをそれぞれ受ける。比較器４０＿１〜４０＿ｎを包括的に表記する場合には、単に「比較器４０」とも称する。比較器４０は、対応する半導体スイッチング素子ＳＷの端子間電圧Ｖと基準値Ｖｒｅｆ２とを比較し、比較結果を示す信号を出力する。端子間電圧Ｖが基準値Ｖｒｅｆ２よりも大きいとき、比較器４０の出力信号はＨレベルとなり、端子間電圧Ｖが基準値Ｖｒｅｆ２よりも小さいとき、比較器４０の出力信号はＬレベルとなる。
【００７５】
ｎ個の論理積回路５２＿１〜５２＿ｎは、ｎ個の比較器５０＿１〜５０＿ｎの出力信号の論理積を算出し、算出結果を示す信号尾出力する。論理積回路５２＿１〜５２＿ｎを包括的に表記する場合には、単に「論理積回路５２」とも称する。各論理積回路５２において、ｎ個の比較器５０の出力信号のうちの１つは、その反転信号が入力される。どの比較器５０の出力信号が反転されるかについては、ｎ個の論理積回路５２の間で互いに異なっている。
【００７６】
論理和回路５４は、論理積回路５２＿１〜５２＿ｎの出力信号の論理和（ＯＲ）を算出し、算出結果を示す信号を出力する。論理和回路５４の出力信号は検出信号ＤＥＴとして、電源装置１０の外部（例えば上位コントローラ）へ出力される。
【００７７】
例えば、ｎ個の半導体スイッチング素子ＳＷ１〜ＳＷｎに遮断指令が与えられている状態において、いずれか１個の半導体スイッチング素子ＳＷが遮断不能となり、残りの（ｎ−１）個の半導体スイッチング素子ＳＷは正常にオフされた場合を想定する。
【００７８】
上記いずれか１個の半導体スイッチング素子ＳＷが半導体スイッチング素子ＳＷ１である場合、比較器５０＿１からＬレベルの信号が出力され、比較器５０＿２〜５０＿ｎからＨレベルの信号が出力される。これにより、論理積回路５２＿１は、比較器５０＿１の出力信号の反転信号と、比較器５０＿２〜５０＿ｎの出力信号とを受けて、Ｈレベルの信号を出力する。一方、論理積回路５２＿２〜５２＿ｎの各々は、比較器５０＿１の出力信号と、比較器５０＿２〜５０＿ｎの出力信号（いずれか１つは反転信号）とを受けて、Ｌレベルの信号を出力する。その結果、論理積回路５４からはＨレベルの検出信号ＤＥＴが出力される。
【００７９】
すなわち、判定部２２Ｃによれば、ｎ個の半導体スイッチング素子ＳＷ１〜ＳＷｎのうちのいずれか１個の半導体スイッチング素子ＳＷの端子間電圧Ｖが基準値Ｖｒｅｆ２よりも小さいときに、Ｈレベルの検出信号ＤＥＴが出力されることになる。
【００８０】
なお、判定部２２Ｃによる遮断異常判定処理によれば、２個以上の半導体スイッチング素子ＳＷが遮断不能である場合には、ｎ個の論理積回路５２の出力信号が全てＬレベルとなるため、遮断異常を検知することができない。したがって、判定部２２Ｃによる遮断異常判定処理は、複数の半導体スイッチング素子ＳＷが同時に遮断不能となる可能性が低い電源装置１０に対して適用されることが好ましい。
【００８１】
また、判定部２２Ｃによる遮断異常判定処理によれば、判定部２２Ａ，２２Ｂと同様に、入力電圧Ｖｉｎおよび出力電圧Ｖｏｕｔの電圧差が小さい場合には、遮断不能となる半導体スイッチング素子ＳＷの端子間電圧Ｖと、正常にオフされた半導体スイッチング素子ＳＷの端子間電圧Ｖとの間に有意差が現れないため、遮断異常を検知することが困難となる。ただし、このような状況では、オフ状態となっている半導体スイッチング素子ＳＷに過電圧が印加されるという事態が発生しないため、遮断異常が検知できないことによる不具合はないものと考えられる。
【００８２】
半導体スイッチング素子ごとにその端子間電圧に基づいて遮断異常を検知する従来技術では、正常にオフされた半導体スイッチング素子ＳＷの端子間電圧Ｖが小さい場合に、当該半導体スイッチング素子ＳＷが遮断不能であると誤って検知される可能性がある。一方、判定部２２Ｃは、ｎ個の半導体スイッチング素子ＳＷ１〜ＳＷｎの端子間電圧Ｖ１〜Ｖｎに基づいて遮断異常を検知する構成であるため、このような誤った検知を回避することができる。
【００８３】
以上説明したように、実施の形態３に従う電源装置１０によれば、スイッチ回路を構成する半導体スイッチング素子の遮断についての異常を正確に検知することができる。
【００８４】
ここで、上述した第１から第３の制御構成例の判定部２２Ａ〜２２Ｃについて、検知できる遮断異常の態様を比較した結果を示す。図８は、半導体スイッチング素子ＳＷの総数ｎ＝４である場合に、判定部２２Ａ〜２２Ｃの各々が検知することができる遮断異常の態様を表形式でまとめたものである。
【００８５】
表中のＶ１〜Ｖ４は、半導体スイッチング素子ＳＷ１〜ＳＷ４の端子間電圧を表している。Ｖ１〜Ｖ４の値（ＨまたはＬ）は、Ｖ１〜Ｖ４が入力される比較器の出力信号レベルを示している。
【００８６】
例えば、判定部２２Ａにおいては、半導体スイッチング素子ＳＷ１の端子間電圧Ｖ１が基準値Ｖｒｅｆ１より小さい場合（Ｖ１＜Ｖｒｅｆ１）、すなわち半導体スイッチング素子ＳＷ１が遮断不能である場合、対応する比較器３４＿１の出力信号がＨレベルとなる。一方、半導体スイッチング素子ＳＷ１の端子間電圧Ｖ１が基準値Ｖｒｅｆ１より大きい場合（Ｖ１＞Ｖｒｅｆ１）、すなわち半導体スイッチング素子ＳＷ１が正常にオフされている場合、比較器３４＿１の出力信号がＬレベルとなる。
【００８７】
判定部２２Ｂ（または２２Ｃ）においては、半導体スイッチング素子ＳＷ１の端子間電圧Ｖ１が基準値Ｖｒｅｆ２より小さい場合（Ｖ１＜Ｖｒｅｆ２）、すなわち半導体スイッチング素子ＳＷ１が遮断不能である場合、対応する比較器４０＿１（または５０＿１）の出力信号がＬレベルとなる。一方、半導体スイッチング素子ＳＷ１の端子間電圧Ｖ１が基準値Ｖｒｅｆ２より大きい場合（Ｖ１＞Ｖｒｅｆ２）、すなわち半導体スイッチング素子ＳＷ１が正常にオフされている場合、比較器４０＿１（または５０＿１）の出力信号がＬレベルとなる。
【００８８】
図８では、４個の半導体スイッチング素子ＳＷ１〜ＳＷ４のうちいずれか１個が遮断不能である場合（異常素子数＝１）、２個以上の半導体スイッチング素子ＳＷが遮断不能であり、かつ、１個以上の半導体スイッチング素子が正常である場合（異常素子数≧２かつ正常素子数≧１）、４個の半導体スイッチング素子ＳＷが全て遮断不能である場合（全数異常）の各々について、判定部２２Ａ〜２２Ｃが遮断異常を検知することができるか否かを示している。「ＯＫ」は判定部が遮断異常を検知できることを示し、「ＮＧ」は判定部が遮断異常を検知できないことを示す。
【００８９】
図８に示されるように、判定部２２Ａによれば、異常素子数＝１の場合、異常素子数≧２かつ正常素子数≧１の場合、および全数異常の場合の全てについて、遮断異常を検知することができる。
【００９０】
これに対して、判定部２２Ｂによれば、異常素子数＝１の場合および異常素子数≧２かつ正常素子数≧１の場合に遮断異常を検知できるが、全数異常の場合には遮断異常を検知することができない。
【００９１】
また、判定部２２Ｃによれば、異常素子数＝１の場合に遮断異常を検知することができるが、異常素子数≧２かつ正常素子数≧１の場合および全数異常の場合には遮断異常を検知することができない。
【００９２】
このように、判定部２２Ａ〜２２Ｃは、検知できる遮断異常の態様が異なる。したがって、どのような態様を検知したいかによって、判定部２２Ａ〜２２Ｃを選択することができる。あるいは、スイッチ回路１１を構成する半導体スイッチング素子ＳＷの総数ｎに応じて、判定部２２Ａ〜２２Ｃのいずれかを選択する構成としてもよい。例えば、ｎが比較的大きい値であり、全数異常が発生する可能性が低いと判断される場合には、判定部２２Ｂまたは２２Ｃを適用することができる。さらに２個以上の半導体スイッチング素子ＳＷが同時に遮断不能となる可能性が低いと判断される場合には、判定部２２Ｃを適用することができる。一方、ｎの大小によらず、全数異常が発生する可能性がある場合には、判定部２２Ａを適用することができる。
【００９３】
図９は、図４のステップＳ０５に示す遮断異常判定処理を実行する判定部の第４の構成例を説明するためのブロック図である。図９を参照して、判定部２２は、判定部２２Ａ〜２２Ｃと、これらの判定部のうちのいずれか１つを選択するための選択部２４とを有する。選択部２４には、上位コントローラから、遮断異常判定処理に使用する判定部を選択するための選択信号が与えられる。選択部２４は、選択信号によって選択された判定部に対して電圧検出器１４，１６，１８の検出信号を出力するように構成される。
【００９４】
［実施の形態４］
上述した第１から第３の制御構成例の判定部２２Ａ〜２２Ｃによる遮断異常判定処理によれば、入力電圧Ｖｉｎおよび出力電圧Ｖｏｕｔの電圧差が小さい場合には、遮断不能となる半導体スイッチング素子ＳＷの端子間電圧Ｖと、正常にオフされた半導体スイッチング素子ＳＷの端子間電圧Ｖとの間に有意差が現れないため、遮断異常を検知することが困難となる。
【００９５】
そこで、図１０に示すように、入力電圧Ｖｉｎおよび出力電圧Ｖｏｕｔの電圧差が小さい場合には、遮断異常の検知を行なわない構成としてもよい。
【００９６】
図１０は、実施の形態４に従う電源装置１０の制御処理を説明するフローチャートである。図１０のフローチャートは、図４のフローチャートに対して、ステップＳ０７の処理を追加したものである。
【００９７】
図１０を参照して、双方向コンバータ１２の運転中、ステップＳ０４により、制御装置２０は、スイッチ回路１１の半導体スイッチング素子ＳＷ１〜ＳＷｎに対して遮断指令を発生する。
【００９８】
遮断指令の発生中、ステップＳ０６により、制御装置２０は、入力電圧Ｖｉｎおよび出力電圧Ｖｏｕｔの電圧差（｜Ｖｉｎ−Ｖｏｕｔ｜）が閾値Ｖｔｈ２より大きいか否かを判定する。｜Ｖｉｎ−Ｖｏｕｔ｜＞Ｖｔｈ２の場合（Ｓ０７のＹＥＳ判定時）、制御装置２０は、ステップＳ０５に進み、スイッチ回路１１の遮断における異常の有無を判定する遮断異常判定処理を実行する。一方、｜Ｖｉｎ−Ｖｏｕｔ｜≦Ｖｔｈ２の場合（Ｓ０７のＮＯ判定時）、制御装置２０は、遮断異常判定処理を行なわない。
【００９９】
実施の形態４に従う電源装置１０によると、電圧差（｜Ｖｉｎ−Ｖｏｕｔ｜）が小さい場合において、正常にオフされた半導体スイッチング素子ＳＷの端子間電圧Ｖが小さいことから、当該半導体スイッチング素子ＳＷが遮断不能であると誤って判定される可能性を回避することができる。特に、判定部２２Ｂ，２２Ｃでは半導体スイッチング素子ＳＷの端子間電圧Ｖのみを用いて遮断異常を判定する構成となっているため、実施の形態４の制御処理を適用することで、誤って遮断異常が検知されることを防ぐことができる。
【０１００】
なお、電圧差（｜Ｖｉｎ−Ｖｏｕｔ｜）が小さい状況では、オフ状態となっている半導体スイッチング素子ＳＷに過電圧が印加されるという事態が発生しないため、遮断異常が検知できないことによる不具合はないと考えられる。
【０１０１】
なお、以上で説明した複数の実施の形態について、明細書内で言及されていない組み合わせを含めて、不整合や矛盾が生じない範囲内で、各実施の形態で説明された構成を適宜組み合わせることは出願当初から予定されている。
【０１０２】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【０１０３】
１  交流電源、２  負荷、３  バッテリ（電力貯蔵装置）、１０  電源装置、１１  スイッチ回路、１２  双方向コンバータ（電力変換器）、１４，１６，１８  電圧検出器、２０  制御装置、２２，２２Ａ，２２Ｂ，２２Ｃ  判定部、２４  選択部、３０  減算器、３２，３４＿１〜３４＿ｎ，３８，４０＿１〜４０＿ｎ，４６，５０＿１〜５０＿ｎ  比較器、５２＿１〜５２＿ｎ  論理積回路、３６，４２，５４  論理和回路、ＤＥＴ  検出信号、Ｎ１  入力ノード、Ｎ２  出力ノード、ＳＷ１〜ＳＷｎ  半導体スイッチング素子（スイッチング素子）。
【要約】
スイッチ回路（１１）は、入力ノード（Ｎ１）と出力ノード（Ｎ２）との間に直列に接続されるｎ個（ｎ≧２）のスイッチング素子（ＳＷ）を含む。制御装置（２０）は、ｎ個のスイッチング素子（ＳＷ）の導通指令を出力している状態において、交流電源（１）およびスイッチ回路（１１）の少なくとも一方の異常が検知された場合には、電力変換器（１２）の制御によって、電力貯蔵装置（３）の直流電力を、正常時に交流電源（１）から供給される交流電力に同期した交流電力に変換して出力ノード（Ｎ２）へ供給する。制御装置（２０）は、さらに、電力変換器（１２）における電力変換の実行中にｎ個のスイッチング素子（ＳＷ）を遮断するための遮断指令を発生し、かつ、遮断指令の発生中、ｎ個のスイッチング素子（ＳＷ）の端子間電圧に基づいてスイッチ回路（１１）の遮断についての異常を検知する。【図１】
0006666526.tif 000002
【図２】
0006666526.tif 000003
【図３】
0006666526.tif 000004
【図４】
0006666526.tif 000005
【図５】
0006666526.tif 000006
【図６】
0006666526.tif 000007
【図７】
0006666526.tif 000008
【図８】
0006666526.tif 000009
【図９】
0006666526.tif 000010
【図１０】
0006666526.tif 000011