(57)【特許請求の範囲】
【請求項１】
電源電圧からスイッチング素子によって出力端子に所望の出力電圧を出力するスイッチングレギュレータであって、
前記出力電圧を監視しセット信号を出力するエラーコンパレータと、
前記スイッチング素子のオン時間を制御するリセット信号を出力するオン時間制御回路と、
前記セット信号と前記リセット信号に基づき、前記スイッチング素子をオンする期間を決定するオン信号を出力するＲ−Ｓフリップフロップと、
前記Ｒ−Ｓフリップフロップのオン信号に基づき前記スイッチング素子に制御信号を出力する出力制御回路と、を備え、
前記オン時間制御回路は、前記Ｒ−Ｓフリップフロップが出力するオン信号が入力される第一の入力回路と、前記出力制御回路の出力する制御信号が入力される第二の入力端子を備え、前記第二の入力端子に入力される前記制御信号に基づいて間欠動作を行う
ことを特徴とするスイッチングレギュレータ。
【請求項２】
前記オン時間制御回路は、前記第二の入力端子に入力される前記制御信号に基づいてオンオフが制御されるスイッチと、前記スイッチに接続された電流源と、を備え、
前記スイッチは、前記スイッチング素子をオフする期間にオフし、前記電流源から回路への電流供給を遮断する
ことを特徴とする請求項１に記載のスイッチングレギュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチングレギュレータに関する。
【背景技術】
【０００２】
スイッチングレギュレータの制御方法の一つにＣＯＴ（Ｃｏｎｓｔａｎｔ  Ｏｎ  Ｔｉｍｅ）制御がある。
図３は、従来のＣＯＴ制御のスイッチングレギュレータの回路図である。
スイッチングレギュレータ３００は、出力電圧ＶＯＵＴに基づいた帰還電圧ＶＦＢと基準電圧ＶＲＥＦを比較するエラーコンパレータ１０の出力する信号と、オン時間制御回路３１の出力する信号と、によって、Ｒ−Ｓフリップフロップ１３がスイッチング素子を制御する信号を出力する。オン時間制御回路３１は、ＣＯＴ制御において必須の回路である。
【０００３】
図４は、従来のオン時間制御回路の回路図である。
オン時間制御回路３１は、電流源３が流す入力電源電圧ＶＩＮに比例した電流でコンデンサ２をチャージして、電流源４が流す電流で駆動されるコンパレータ３５がコンデンサ２の電圧を出力電圧ＶＯＵＴと比較してオン時間を決定する。従って、オン時間制御回路３１は、入力電源電圧ＶＩＮに反比例し出力電圧ＶＯＵＴに比例するオン時間を決定する（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１５−１８８３００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、最近の低消費電力、効率改善が要求されるバッテリ駆動の携帯機器、ウェアラブル機器では、スイッチング素子の低オン抵抗に加えて、アナログ回路ブロックの低消費電力化が急務となっている。
オン時間制御回路３１は、電流源３３や電流源３４が流す電流で、スイッチング素子のオフ時間においても電力を消費しており、特に軽負荷時に不要な電力消費があるという課題があった。
【０００６】
本発明では、上記課題に鑑みてなされたものであり、消費電力の少ないオン時間制御回路を備えたスイッチングレギュレータを提供することを目的としている。
【課題を解決するための手段】
【０００７】
上記問題を解決するために、本発明のオン時間制御回路を備えたスイッチングレギュレータは、以下のような構成とした。
【０００８】
電源電圧からスイッチング素子によって出力端子に所望の出力電圧を出力するスイッチングレギュレータであって、前記出力電圧を監視しセット信号を出力するエラーコンパレータと、前記スイッチング素子のオン時間を制御するリセット信号を出力するオン時間制御回路と、前記セット信号と前記リセット信号に基づき、前記スイッチング素子をオンする期間を決定するオン信号を出力するＲ−Ｓフリップフロップと、前記Ｒ−Ｓフリップフロップのオン信号に基づき前記スイッチング素子に制御信号を出力する出力制御回路と、を備え、前記オン時間制御回路は、前記Ｒ−Ｓフリップフロップが出力するオン信号が入力される第一の入力回路と、前記出力制御回路の出力する制御信号が入力される第二の入力端子を備え、前記第二の入力端子に入力される前記制御信号に基づいて間欠動作を行う
ことを特徴とするスイッチングレギュレータ。
【発明の効果】
【０００９】
本発明のオン時間制御回路を備えたスイッチングレギュレータによれば、オン時間制御回路をスイッチング素子のオフ時間にオフにする構成としたので、消費電力を低減する事が出来るという効果がある。特に、軽負荷時には、消費電力の低減効果が大きくなる。
【図面の簡単な説明】
【００１０】
【図１】本発明のＣＯＴ制御のスイッチングレギュレータの一例を示す回路図である。
【図２】本実施形態のオン時間制御回路の一例を示す回路図である。
【図３】従来のＣＯＴ制御のスイッチングレギュレータの回路図である。
【図４】従来のオン時間制御回路を示す回路図である。
【発明を実施するための形態】
【００１１】
以下、本発明の実施形態について、図面を参照して説明する。
図１は、本発明のＣＯＴ制御のスイッチングレギュレータの一例を示す回路図である。
スイッチングレギュレータ１００は、エラーコンパレータ１０と、オン時間制御回路１１と、基準電圧回路１２と、Ｒ−Ｓフリップフロップ１３と、出力制御回路１４と、ドライバ１５及び１６と、ハイサイドスイッチング素子であるＰＭＯＳトランジスタ１７と、ローサイドスイッチング素子であるＮＭＯＳトランジスタ１８と、インダクタ１９と、コンデンサ２０と、分圧回路２１と、電源電圧ＶＩＮが入力される電源端子と、出力電圧ＶＯＵＴが出力される出力端子を備えている。
ＣＯＴ制御のスイッチングレギュレータ１００は、一般的な構成であるため、接続関係の説明は省略する。
【００１２】
図２は、本実施形態のオン時間制御回路１１の一例を示す回路図である。
オン時間制御回路１１は、インバータ１と、コンデンサ２と、電流源３及び４と、コンパレータ５と、ＮＭＯＳトランジスタ６と、スイッチ７及び８と、第一の入力端子ＩＮ１と、第二の入力端子ＩＮ２と、出力端子ＯＵＴと、を備えている。
【００１３】
第一の入力端子ＩＮ１は、Ｒ−Ｓフリップフロップ１３の出力端子Ｑが接続される。第二の入力端子ＩＮ２は、出力制御回路１４の第一の出力端子が接続される。インバータ１は、入力端子が第一の入力端子ＩＮ１に接続され、出力端子がＮＭＯＳトランジスタ６のゲートに接続される。電流源３は、一端が電源端子に接続され、他端がスイッチ７の一端に接続される。スイッチ７は、他端がＮＭＯＳトランジスタ６のドレインとコンデンサ２の一端に接続され、制御端子は第二の入力端子ＩＮ２に接続される。ＮＭＯＳトランジスタ６のゲートとコンデンサ２の他端は、ＧＮＤに接続される。コンパレータ５は、比反転入力端子がコンデンサ２の一端に接続され、反転入力端子が出力電圧ＶＯＵＴが入力される。電流源４は、一端が電源端子に接続され、他端がスイッチ７の一端に接続される。スイッチ７は、他端がコンパレータ５の動作電流が供給される端子に接続され、制御端子は第二の入力端子ＩＮ２に接続される。
【００１４】
分圧回路２１は、出力電圧ＶＯＵＴに基づいて帰還電圧ＶＦＢを出力する。基準電圧回路１２は、基準電圧ＶＲＥＦを出力する。エラーコンパレータ１０は、帰還電圧ＶＦＢと基準電圧ＶＲＥＦを比較し、帰還電圧ＶＦＢの電圧が基準電圧ＶＲＥＦ以下になった場合、エラーコンパレータ１０がＨ信号を出力する。Ｒ−Ｓフリップフロップは、そのＨ信号がセット端子Ｓに入力されると、出力端子ＱからＨ信号を出力する。このＨ信号は、オン時間制御回路１１の第一の入力端子ＩＮ１と出力制御回路１４の入力端子に入力される。
【００１５】
このＨ信号を受けて、出力制御回路１４は、第一の出力端子からＰＭＯＳトランジスタ１７をオンするＬ信号を出力する。オン時間制御回路１１は、出力端子ＱからのＨ信号と出力制御回路１４の第一の出力端子からのＬ信号を受けて動作を開始し、所定の時間が経過するＲ−Ｓフリップフロップのリセット端子ＲにＨ信号を出力する。そして、Ｒ−Ｓフリップフロップは、出力端子Ｑからオン時間制御回路１１の第一の入力端子ＩＮ１と出力制御回路１４の入力端子にＬ信号を出力する。このＬ信号を受けて、出力制御回路１４は、第一の出力端子からＰＭＯＳトランジスタ１７をオフするＨ信号を出力する。
このようにして、スイッチングレギュレータ１００は、スイッチング動作をして、出力端子に所望の出力電圧ＶＯＵＴを出力する。
【００１６】
オン時間制御回路１１は、以下のように動作をして低消費電力化を実現している。
第一の入力端子ＩＮ１にＲ−Ｓフリップフロップ１３の出力端子Ｑから出力されるＨ信号が入力されると、ＮＭＯＳトランジスタ６はオフする。第二の入力端子ＩＮ２に出力制御回路１４の第一の出力端子から出力される、ＰＭＯＳトランジスタ１７をオンするＬ信号が入力されると、スイッチ７及び８はオンする。コンパレータ５は、電流源４の電流が供給されるので、動作を開始し、出力端子ＯＵＴからＬ信号を出力する。コンデンサ２は、電流源３の電流でチャージされる。コンパレータ５は、コンデンサ２の電圧が出力電圧ＶＯＵＴ以上になると、出力端子ＯＵＴからＨ信号を出力する。
【００１７】
オン時間制御回路１１の出力端子ＯＵＴは、Ｒ−Ｓフリップフロップ１３のリセット端子Ｒに接続されている。従って、オン時間制御回路１１がＨ信号を出力すると、Ｒ−Ｓフリップフロップ１３はリセットされるので、出力制御回路１４は第一の出力端子からＰＭＯＳトランジスタ１７をオフするＨ信号を出力する。そして、オン時間制御回路１１は、第一の入力端子ＩＮ１にＬ信号、第二の入力端子ＩＮ２にＨ信号が入力されるので、コンデンサ２を放電し、スイッチ７及び８はオフして動作を停止する。
【００１８】
以上説明したように、本実施形態のオン時間制御回路１１は、第二の入力端子ＩＮ２に出力制御回路１４の第一の出力端子から入力される信号によってオンオフ制御されるスイッチ７及び８を備え、ＰＭＯＳトランジスタ１７がオンしている時だけ動作する、即ち間欠動作するように構成したので、スイッチングレギュレータの消費電力を削減する事が出来た。特に、スイッチングレギュレータの軽負荷時において消費電力の削減効果が大きい。
【００１９】
なお、本発明の実施形態について図１及び図２の回路図を用いて説明したが、本発明はその回路に限定されるものではなく、発明の趣旨を逸脱しない範囲において種々の変更が可能である。例えば、電流供給を停止するスイッチ７、８のオフのタイミングは、ＮＭＯＳトランジスタ１８がオンする信号に基づいても良い。
【符号の説明】
【００２０】
１  インバータ
５  コンパレータ
１０  エラーコンパレータ
１１  オン時間制御回路
１２  基準電圧回路
１３  Ｒ−Ｓフリップフロップ
１４  出力制御回路
【図１】
0006632436.tif 000002
【図２】
0006632436.tif 000003
【図３】
0006632436.tif 000004
【図４】
0006632436.tif 000005