(57)【特許請求の範囲】
【請求項１】
マイクロＵＳＢケーブルのプラグを接続可能なコネクタと、
論理回路と、
第１の入力端子と第２の入力端子とを有する判定回路とを備え、
前記コネクタは、前記プラグを正または逆挿入可能な開口が形成されたコネクタシェルと、前記コネクタシェル内に配置された基板とを有し、
前記基板には、第１の端子と、第２の端子と、第３の端子とが、設けられており、
前記第１の端子と前記第３の端子とは、前記第２の端子に関して対称に配置され、
前記論理回路は、前記第１の端子に電源電圧が入力された場合も前記第３の端子に電源電圧が入力された場合も、第１の論理レベルの信号を出力し、前記第３の端子がプルダウンされた場合も前記第１の端子がプルダウンされた場合も、第２の論理レベルの信号を出力し、
前記判定回路は、前記第１の入力端子に前記第１の論理レベルの信号が入力された場合、前記第１の端子又は前記第３の端子に電源電圧を供給する第１のマイクロＵＳＢケーブルのプラグが前記コネクタに接続されたと判定し、前記第２の入力端子に前記第２の論理レベルの信号が入力された場合、前記第３の端子又は前記第１の端子をプルダウンする第２のマイクロＵＳＢケーブルのプラグが前記コネクタに接続されたと判定する、端末装置。
【請求項２】
前記判定回路は、前記第１の論理レベルに対して反転した論理レベルの信号が前記第１の入力端子に入力され、且つ、前記第２の論理レベルに対して反転した論理レベルの信号が前記第２の入力端子に入力された場合、マイクロＵＳＢケーブルのプラグが前記コネクタに接続されていないと判定する、請求項１に記載の端末装置。
【請求項３】
前記基板には、第４の端子と第５の端子とが設けられており、
前記第４の端子と前記第５の端子とは、前記第２の端子に関して対称に配置され、
前記判定回路は、第３の入力端子と第４の入力端子とを有し、
前記論理回路は、
前記第１の端子に電源電圧が入力された場合も前記第３の端子がプルダウンされた場合も、前記第４の端子の接続先を前記第３の入力端子に切り替え、且つ、前記第５の端子の
接続先を前記第４の入力端子に切り替え、
前記第３の端子に電源電圧が入力された場合も前記第１の端子がプルダウンされた場合も、前記第５の端子の接続先を前記第３の入力端子に切り替え、且つ、前記第４の端子の接続先を前記第３の入力端子に切り替え、
前記判定回路は、前記第４の端子及び前記第５の端子から入力される差動信号を前記第３の入力端子及び前記第４の入力端子を介して受信する、請求項１又は２に記載の端末装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、端末装置に関する。
【背景技術】
【０００２】
従来、ケーブルのプラグやメモリーカードが表裏逆向きにコネクタに挿入されても、プラグやメモリーカードをコネクタに電気的に正しく接続できる技術が知られている（例えば、特許文献１〜３及び非特許文献１を参照）。なお、表裏逆向きにコネクタに挿入されることを、「逆差し」とも称する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特表２０１３−５３２３５１号公報
【特許文献２】特開平６−１５５９７４号公報
【特許文献３】特開平６−４３７６０号公報
【非特許文献】
【０００４】
【非特許文献１】ＵＳＢ  ３．１  Ｓｐｅｃｉｆｉｃａｔｉｏｎ、［平成２７年８月２０日検索］、ＵＲＬ：ｈｔｔｐ：／／ｗｗｗ.ｕｓｂ.ｏｒｇ／ｄｅｖｅｌｏｐｅｒｓ／ｄｏｃｓ／
【発明の概要】
【発明が解決しようとする課題】
【０００５】
スマートフォンやタブレット端末等の端末装置に、外部機器を接続するためのケーブルとして、マイクロＵＳＢ（Micro‐USB（Universal  Serial  Bus））ケーブルが使用される場合がある。しかしながら、マイクロＵＳＢ用の従来のコネクタは、マイクロＵＳＢケーブルを表向きにしか挿入できないように形成されているので、マイクロＵＳＢケーブルの逆差しが物理的にできない。
【０００６】
また、マイクロＵＳＢケーブルの種類には、外部機器をホストとして（つまり、端末装置をクライアントとして）動作させるときに用いられるＵＳＢクライアントケーブルと、端末装置をホストとして動作させるときに用いられるＵＳＢホストケーブルとが存在する。
【０００７】
そこで、本開示は、異種のマイクロＵＳＢケーブルが共通のコネクタに逆差しされても電気的に正しく接続される、端末装置の提供を目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、一つの案では、
マイクロＵＳＢケーブルのプラグを接続可能なコネクタと、
論理回路とを備え、
前記コネクタは、前記プラグを正または逆挿入可能な開口が形成されたコネクタシェルと、前記コネクタシェル内に配置された基板とを有し、
前記基板には、第１の端子と、第２の端子と、第３の端子とが、設けられており、
前記第１の端子と前記第３の端子とは、前記第２の端子に関して対称に配置され、
前記論理回路は、前記第１の端子に電源電圧が入力された場合も前記第３の端子に電源電圧が入力された場合も、第１の論理レベルの信号を出力し、前記第３の端子がプルダウンされた場合も前記第１の端子がプルダウンされた場合も、第２の論理レベルの信号を出力する、端末装置が提供される。
【発明の効果】
【０００９】
本開示の一局面によれば、異種のマイクロＵＳＢケーブルが共通のコネクタに逆差しされても電気的に正しく接続される。
【図面の簡単な説明】
【００１０】
【図１】端末装置の一例である携帯端末を示す外観図である。
【図２】コネクタの一断面を模式的に示す図である。
【図３】マイクロＵＳＢケーブルのプラグの一断面を模式的に示す図である。
【図４】コネクタの構成の一例を示す正面図である。
【図５】プラグの構成の一例を示す正面図である。
【図６】携帯端末のハードウェア構成の一例を示すブロック図である。
【図７】マイクロＵＳＢケーブルとコネクタとの接続形態と、コネクタ端子の状態と、判定回路におけるＩＮ端子及びＩＤ端子との関係の一例を示す図である。
【図８】論理回路の構成の一例を示す図である。
【図９】論理内部回路の構成の一例を示す図である。
【図１０】論理回路の内部回路における入出力関係の一例を示す図である。
【図１１】オープンドレインバッファの構成の一例を示す図である。
【図１２】オープンドレインインバータの構成の一例を示す図である。
【図１３】マイクロＵＳＢケーブルのプラグがコネクタに未接続の場合の論理回路の状態の一例を示す図である。
【図１４】マイクロＵＳＢケーブルのプラグがコネクタに未接続の場合の論理内部回路の状態の一例を示す図である。
【図１５】ＵＳＢクライアントケーブルのプラグがコネクタに正方向に接続された場合の論理回路の状態の一例を示す図である。
【図１６】ＵＳＢクライアントケーブルのプラグがコネクタに正方向に接続された場合の論理内部回路の状態の一例を示す図である。
【図１７】ＵＳＢホストケーブルのプラグがコネクタに正方向に接続された場合の論理回路の状態の一例を示す図である。
【図１８】ＵＳＢホストケーブルのプラグがコネクタに正方向に接続された場合の論理内部回路の状態の一例を示す図である。
【図１９】ＵＳＢクライアントケーブルのプラグがコネクタに逆方向に接続された場合の論理回路の状態の一例を示す図である。
【図２０】ＵＳＢクライアントケーブルのプラグがコネクタに逆方向に接続された場合の論理内部回路の状態の一例を示す図である。
【図２１】ＵＳＢホストケーブルのプラグがコネクタに逆方向に接続された場合の論理回路の状態の一例を示す図である。
【図２２】ＵＳＢホストケーブルのプラグがコネクタに逆方向に接続された場合の論理内部回路の状態の一例を示す図である。
【発明を実施するための形態】
【００１１】
図１は、端末装置の一例である携帯端末１０を示す外観図である。携帯端末１０は、マイクロＵＳＢケーブルのプラグを逆差し可能に形成されたコネクタを備える端末装置の一例である。ユーザーが携帯可能な携帯端末１０は、筐体１１と、ディスプレイ１２と、コネクタ１３とを備える。ディスプレイ１２は、筐体１１に固定され、コネクタ１３は、筐体１１の側面１１ａに露出して設けられている。コネクタ１３は、マイクロＵＳＢケーブルのプラグを接続可能なコネクタの一例であり、当該プラグを逆差し可能に形成されている。
【００１２】
図２は、コネクタ１３の一断面を模式的に示す図である。コネクタ１３は、５つのコネクタ端子ｃ１〜ｃ５を有する。コネクタ端子ｃ１〜ｃ５は、コネクタベース２０の基板２１に、基板２１の表面に沿って設けられている。コネクタ端子ｃ１〜ｃ５は、コネクタ端子ｃ１〜ｃ５の表面が基板２１の表面に露出した状態で並んで設けられている。コネクタベース２０には、開口２２が形成されている。
【００１３】
図３は、マイクロＵＳＢケーブル４０のプラグ４１の一断面を模式的に示す図である。プラグ４１は、図２に示したコネクタ１３の開口２２に挿入される。プラグ４１が開口２２に挿入された状態で、５つのプラグ端子ｐ１〜ｐ５は、それぞれに対応する５つのコネクタ端子ｃ１〜ｃ５に接触するように配置されている。
【００１４】
プラグ４１が開口２２に正規の方向（正方向）で挿入された状態で、プラグ端子ｐ１〜ｐ５の上面は、コネクタ端子ｃ１〜ｃ５の開口２２側の露出面に接触する。一方、プラグ４１が開口２２に正規の方向とは逆方向で挿入された状態（つまり、逆差しされた状態）で、プラグ端子ｐ１〜ｐ５の下面は、コネクタ端子ｃ１〜ｃ５の開口２２側の露出面に接触する。コネクタ端子ｃ１〜ｃ５は、プラグ４１を開口２２に挿入する方向に直角で且つ基板２１の表面に平行な直線方向に配列されている。
【００１５】
図４は、コネクタ１３の構成の一例を示す正面図である。コネクタ１３は、５つのコネクタ端子ｃ１〜ｃ５が並んで設けられた平板状のコネクタ基板２９と、コネクタ基板２９を覆う筒状のコネクタシェル２４とを備える。
【００１６】
コネクタ端子ｃ１は、第１の端子の一例であり、コネクタ端子ｃ２は、第４の端子の一例であり、コネクタ端子ｃ３は、第２の端子の一例であり、コネクタ端子ｃ４は、第５の端子の一例であり、コネクタ端子ｃ５は、第３の端子の一例である。コネクタ１３の正面視で、コネクタ端子ｃ１〜ｃ５は、コネクタ端子ｃ１、コネクタ端子ｃ２、コネクタ端子ｃ３、コネクタ端子ｃ４、コネクタ端子ｃ５の順に配列されている。
【００１７】
コネクタ基板２９は、コネクタシェル２４内の中央部に配置されている。コネクタ基板２９は、コネクタシェル２４の下壁２７に対向する下面３０と、コネクタシェル２４の上壁２８に対向する上面３１とを有する。コネクタシェル２４は、八角形の筒状部材であり、下壁２７と上壁２８と右壁３５と左壁３４とを有する。下壁２７と下面３０との間には、下側開口２５が形成され、上壁２８と上面３１との間には、上側開口２６が形成されている。
【００１８】
コネクタ端子ｃ１〜ｃ５は、コネクタ端子ｃ１〜ｃ５の下面がコネクタ基板２９の下面３０に露出した状態で配列され、且つ、コネクタ端子ｃ１〜ｃ５の上面がコネクタ基板２９の上面３１に露出した状態で配列されている。コネクタ端子ｃ１〜ｃ５の下面とコネクタ基板２９の下面３０との間には５つの下溝３２が形成され、コネクタ端子ｃ１〜ｃ５の上面とコネクタ基板２９の上面３１との間には５つの上溝３３が形成されている。
【００１９】
コネクタ端子ｃ１とコネクタ端子ｃ５とは、コネクタ端子ｃ３に関して対称に配置され、コネクタ端子ｃ２とコネクタ端子ｃ４とは、コネクタ端子ｃ３に関して対称に配置されている。コネクタ端子ｃ１〜ｃ５は、図５に示されるプラグ４１を下側開口２５又は上側開口２６に挿入する方向に直角で、且つ、下面３０及び上面３１に平行な直線方向に配列されている。
【００２０】
図５は、プラグ４１の構成の一例を示す正面図である。プラグ４１は、マイクロＢ（Micro‐B）タイプのマイクロＵＳＢプラグの一例である。プラグ４１は、５つのプラグ端子ｐ１〜ｐ５が並んで設けられたプラグ基板４５と、プラグ基板４５を覆うプラグシェル４３とを備える。
【００２１】
プラグ基板４５は、プラグシェル４３の下壁４６に接触して配置されており、プラグシェル４３の上壁４７に対向する上面を有する。プラグシェル４３は、六角形の筒状部材であり、下壁４６と上壁４７と右壁４９と左壁４８とを有する。上壁４７とプラグ基板４５の上面との間には、開口４４が形成されている。プラグ４１の正面視で、下壁４６の長さは、上壁４７の長さよりも短い。
【００２２】
プラグ基板４５は、図４に示したコネクタ１３の下側開口２５又は上側開口２６に挿入され、且つ、コネクタ１３のコネクタ基板２９がプラグ４１の開口４４に挿入されることにより、プラグ４１がコネクタ１３に接続される。
【００２３】
プラグ基板４５がコネクタ１３の下側開口２５に挿入された状態（つまり、正規の挿入状態）で、５つのプラグ端子ｐ１〜ｐ５は、それぞれに対応する下溝３２の位置で５つのコネクタ端子ｃ１〜ｃ５の下面に接触するように配置されている。同様に、プラグ基板４５がコネクタ１３の上側開口２６に挿入された状態（つまり、逆差しされた状態）で、５つのプラグ端子ｐ１〜ｐ５は、それぞれに対応する上溝３３の位置で５つのコネクタ端子ｃ１〜ｃ５の上面に接触するように配置されている。
【００２４】
プラグ端子ｐ１とプラグ端子ｐ５とは、プラグ端子ｐ３に関して対称に配置され、プラグ端子ｐ２とプラグ端子ｐ４とは、プラグ端子ｐ３に関して対称に配置されている。
【００２５】
プラグ基板４５がコネクタ１３の下側開口２５に挿入された状態（つまり、正規の挿入状態）で、プラグ端子ｐ１、ｐ２、ｐ３、ｐ４、ｐ５は、それぞれ、コネクタ端子ｃ１、ｃ２、ｃ３、ｃ４、ｃ５に接触する。一方、プラグ基板４５がコネクタ１３の上側開口２６に挿入された状態（つまり、逆差しされた状態）で、プラグ端子ｐ１、ｐ２、ｐ３、ｐ４、ｐ５は、それぞれ、コネクタ端子ｃ５、ｃ４、ｃ３、ｃ２、ｃ１に接触する。
【００２６】
図６は、携帯端末１０のハードウェア構成の一例を示すブロック図である。携帯端末１０は、ＲＡＭ（Random  Access  Memory）５０と、ＲＯＭ（Read  Only  Memory）５１と、バッテリー５７と、コネクタ１３と、論理回路５５と、判定回路５６とを備える。判定回路５６は、電源ＩＣ（Integrated  Circuit）５４と、ＬＳＩ（Large  Scale   Integrated  circuit）５２とを有する。ＬＳＩ５２は、ＣＰＵ（Central  Processing  Unit）５３を有する。
【００２７】
コネクタ１３にプラグ４１が接続されるマイクロＵＳＢケーブル４０は、携帯端末１０を外部機器に接続するために使用される。マイクロＵＳＢケーブル４０の種類には、外部機器をホストとして動作させるときに用いられるＵＳＢクライアントケーブルと、携帯端末１０をホストとして動作させるときに用いられるＵＳＢホストケーブルとが存在する。ＵＳＢクライアントケーブルは、第１のマイクロＵＳＢケーブルの一例である。ＵＳＢホストケーブルは、第２のマイクロＵＳＢケーブルの一例である。
【００２８】
ＵＳＢクライアントケーブルは、例えば、パーソナルコンピュータ、ＡＣ（Alternating  Current）アダプタなどのホストとして動作する外部機器に接続するために使用される。ＡＣアダプタは、バッテリー５７を電源ＩＣ５４又は充電ＩＣを介して充電する。一方、ＵＳＢホストケーブルは、例えば、ＵＳＢメモリ、マウスなどのクライアントとして動作する外部機器に接続するために使用される。
【００２９】
本実施例では、プラグ端子ｐ１〜ｐ５の各機能は、以下の通り設定されている（割り当てられている）。
【００３０】
ＵＳＢクライアントケーブルのプラグ端子ｐ１〜ｐ５の各機能は、
ｐ１：ＶＢＵＳ端子（外部機器からの電源電圧（例えば５ボルト）を携帯端末１０に入力するための端子）
ｐ２：Ｄ＋端子（差動信号の一方の信号を伝送するためのデータ伝送端子）
ｐ３：ＧＮＤ端子（グランドに接地するための端子）
ｐ４：Ｄ−端子（差動信号の他方の信号を伝送するためのデータ伝送端子）
ｐ５：ＩＤ端子（外部機器に接続されていない識別用端子）
と設定されている。
【００３１】
ＵＳＢホストケーブルのプラグ端子ｐ１〜ｐ５の各機能は、
ｐ１：ＶＢＵＳ端子（入力なし。判定回路５６がＵＳＢホストケーブルの接続を認識後、外部機器に電源電圧（例えば５ボルト）を出力するための端子）
ｐ２：Ｄ＋端子（差動信号の一方の信号を伝送するためのデータ伝送端子）
ｐ３：ＧＮＤ端子（グランドに接地するための端子）
ｐ４：Ｄ−端子（差動信号の他方の信号を伝送するためのデータ伝送端子）
ｐ５：ＩＤ端子（１ｋΩ以下の抵抗値でプラグ端子ｐ３に接地された識別用端子）
と設定されている。
【００３２】
ＵＳＢクライアントケーブルとＵＳＢホストケーブルのそれぞれについて、コネクタ１３に正方向に接続される場合と逆方向に接続される場合とがあるため、本実施例の論理回路５５は、図７に示される５種類の接続形態を検出する。コネクタ１３に正方向に接続される場合とは、正規の挿入方向で接続される場合を表し、コネクタ１３に逆方向に接続される場合とは、逆差しされる場合を表す。
【００３３】
図７は、マイクロＵＳＢケーブル４０とコネクタ１３との接続形態と、コネクタ端子ｃ１、ｃ５の状態と、判定回路５６におけるＩＮ端子及びＩＤ端子との関係の一例を示す図である。
【００３４】
マイクロＵＳＢケーブル４０のプラグ４１がコネクタ１３に未接続の場合、コネクタ端子ｃ１は未接続状態であり、コネクタ端子ｃ５は未接続状態である。
【００３５】
ＵＳＢクライアントケーブルのプラグがコネクタ１３に正方向に接続された場合、コネクタ端子ｃ１にプラグ端子ｐ１が接続され且つコネクタ端子ｃ５にプラグ端子ｐ５が接続される。よって、コネクタ端子ｃ１には５ボルトの電源電圧が入力され、コネクタ端子ｃ５は未接続状態である。「Ｈ（５Ｖ）」は、５ボルトの電源電圧を表す。
【００３６】
ＵＳＢホストケーブルのプラグがコネクタ１３に正方向に接続された場合、コネクタ端子ｃ１にプラグ端子ｐ１が接続され且つコネクタ端子ｃ５にプラグ端子ｐ５が接続される。よって、コネクタ端子ｃ１には入力がない（判定回路５６がＵＳＢホストケーブルの接続を認識後、コネクタ端子ｃ５から外部機器に電源電圧（例えば５ボルト）の出力が必要）。一方、コネクタ端子ｃ５はグランドにプルダウンされる。「Ｌ（プルダウン）」は、グランドへのプルダウンを表す。
【００３７】
ＵＳＢクライアントケーブルのプラグがコネクタ１３に逆方向に接続された場合、コネクタ端子ｃ１にプラグ端子ｐ５が接続され且つコネクタ端子ｃ５にプラグ端子ｐ１が接続される。よって、コネクタ端子ｃ１は未接続状態であり、コネクタ端子ｃ５には５ボルトの電源電圧が入力される。
【００３８】
ＵＳＢホストケーブルのプラグがコネクタ１３に逆方向に接続された場合、コネクタ端子ｃ１にプラグ端子ｐ５が接続され且つコネクタ端子ｃ５にプラグ端子ｐ１が接続される。よって、コネクタ端子ｃ１はグランドにプルダウンされる。一方、コネクタ端子ｃ５には入力がない（判定回路５６がＵＳＢホストケーブルの接続を認識後、コネクタ端子ｃ５から外部機器に電源電圧（例えば５ボルト）の出力が必要）。
【００３９】
ここで、図６において、判定回路５６は、第１の入力端子の一例であるＩＮ端子を有する。本実施例では、電源ＩＣ５４とＬＳＩ５２のそれぞれに、ＩＮ端子が存在する。ＬＳＩ５２のＩＮ端子には、電源ＩＣ５４のＩＮ端子に入力される信号と同じ論理レベルの信号が電源ＩＣ５４から出力される。
【００４０】
判定回路５６（電源ＩＣ５４又はＬＳＩ５２）は、第１の論理レベル（例えば、ハイレベル）の信号がＩＮ端子に入力された場合、ＵＳＢクライアントケーブルのプラグがコネクタ１３に接続されたと判定する。また、判定回路５６（電源ＩＣ５４又はＬＳＩ５２）は、第１の論理レベルに対して反転した論理レベル（例えば、ローレベル）の信号がＩＮ端子に入力された場合、ＵＳＢクライアントケーブルのプラグがコネクタ１３に接続されていないと判定する。
【００４１】
論理回路５５は、コネクタ端子ｃ１に５ボルトの電源電圧が入力された場合もコネクタ端子ｃ５に５ボルトの電源電圧が入力された場合も、第１の論理レベル（例えば、ハイレベル）の信号を出力してＩＮ端子に第１の論理レベルの信号を入力する機能を有する。つまり、図７で示した通り、ＵＳＢクライアントケーブルが正方向に接続された場合も逆方向に接続された場合も、ＩＮ端子には第１の論理レベルの信号が論理回路５５により入力されるので、ＵＳＢクライアントケーブルは電気的に正しく接続される。
【００４２】
したがって、判定回路５６は、ＵＳＢクライアントケーブルのプラグがコネクタ１３に正方向に接続された場合でも逆方向に接続された場合でも、ＵＳＢクライアントケーブルのプラグがコネクタ１３に接続されたと判定できる。
【００４３】
また、判定回路５６のＬＳＩ５２は、第２の入力端子の一例であるＩＤ端子を有する。判定回路５６（ＬＳＩ５２）は、第２の論理レベル（例えば、ローレベル）の信号がＩＤ端子に入力された場合、ＵＳＢホストケーブルのプラグがコネクタ１３に接続されたと判定する。また、判定回路５６（ＬＳＩ５２）は、第２の論理レベルに対して反転した論理レベル（例えば、ハイレベル）の信号がＩＤ端子に入力された場合、ＵＳＢホストケーブルのプラグがコネクタ１３に接続されていないと判定する。
【００４４】
論理回路５５は、コネクタ端子ｃ５がグランドにプルダウンされた場合もコネクタ端子ｃ１がグランドにプルダウンされた場合も、第２の論理レベルの信号を出力してＩＤ端子に第２の論理レベルの信号を入力する機能を有する。つまり、図７で示した通り、ＵＳＢホストケーブルが正方向に接続された場合も逆方向に接続された場合も、ＩＤ端子には第２の論理レベルの信号が論理回路５５により入力されるので、ＵＳＢホストケーブルは電気的に正しく接続される。
【００４５】
したがって、判定回路５６は、ＵＳＢホストケーブルのプラグがコネクタ１３に正方向に接続された場合でも逆方向に接続された場合でも、ＵＳＢホストケーブルのプラグがコネクタ１３に接続されたと判定できる。
【００４６】
つまり、判定回路５６は、ＵＳＢクライアントケーブルのプラグがコネクタ１３に逆方向に接続された場合には、ＵＳＢクライアントケーブルのプラグがコネクタ１３に接続されたと判定できる。一方、判定回路５６は、ＵＳＢホストケーブルのプラグがコネクタ１３に逆方向に接続された場合には、ＵＳＢホストケーブルのプラグがコネクタ１３に接続されたと判定できる。したがって、ＵＳＢクライアントケーブルとＵＳＢホストケーブルを携帯端末１０の共通のコネクタ１３に逆差しすることができる。また、判定回路５６は、マイクロＵＳＢケーブルのプラグがコネクタに逆差しされても、逆差しされたマイクロＵＳＢケーブルの種類を区別できる。
【００４７】
このように、判定回路５６は、コネクタ１３にプラグ４１が接続されたマイクロＵＳＢケーブル４０がＵＳＢクライアントケーブルなのかＵＳＢホストケーブルなのかを判定できる。したがって、ホストとして動作する機能とクライアントとして動作する機能との両方を携帯端末１０が具備する場合、判定回路５６は、その判定結果に応じて異なる制御を実行することが可能となる。
【００４８】
例えば、判定回路５６は、コネクタ１３に接続されたマイクロＵＳＢケーブル４０がＵＳＢクライアントケーブルであると判定した場合、携帯端末１０が外部機器のクライアントとして動作するときの制御を実行できる。一方、判定回路５６は、コネクタ１３に接続されたマイクロＵＳＢケーブル４０がＵＳＢホストケーブルであると判定した場合、携帯端末１０が外部機器のホストとして動作するときの制御を実行できる。
【００４９】
また、判定回路５６は、第１の論理レベルに対して反転した論理レベルの信号がＩＮ端子に入力され、且つ、第２の論理レベルに対して反転した論理レベルの信号がＩＤ端子に入力された場合、プラグ４１がコネクタ１３に接続されていないと判定する。つまり、判定回路５６は、ＩＮ端子とＩＤ端子にそれぞれ入力される信号の論理レベルに基づいて、マイクロＵＳＢケーブル４０のプラグ４１がコネクタ１３に未接続の場合も区別できる。
【００５０】
図８は、論理回路５５の構成の一例を示すブロック図である。論理回路５５は、第１のアナログスイッチ６３及び第２のアナログスイッチ６４を含むスイッチ回路６１と、第３のアナログスイッチ６２と、論理内部回路７０とを有する。
【００５１】
第１のアナログスイッチ６３は、コネクタ端子ｃ２の接続先を、Ｄ＋端子とＤ−端子とのいずれか一方に選択的に切り替える。第２のアナログスイッチ６４は、コネクタ端子ｃ４の接続先を、Ｄ−端子とＤ＋端子とのいずれか一方に選択的に切り替える。第３のアナログスイッチ６２は、ＩＮ端子の接続先を、コネクタ端子ｃ１とコネクタ端子ｃ５とのいずれか一方に選択的に切り替える。
【００５２】
判定回路５６のＬＳＩ５２は、第３の入力端子の一例であるＤ＋端子と、第４の入力端子の一例であるＤ−端子とを有する。判定回路５６のＬＳＩ５２は、コネクタ１３のコネクタ端子ｃ２及びコネクタ端子ｃ４から入力される差動信号を、Ｄ＋端子及びＤ−端子を介して受信する。
【００５３】
図９は、論理内部回路７０の構成の一例を示す図である。論理内部回路７０は、オープンドレインバッファ７７、７９、８０と、オープンドレインインバータ７８と、抵抗７１〜７６とを有する。論理内部回路７０は、コネクタ端子ｃ１に入力される信号とコネクタ端子ｃ５に入力される信号とに基づいて、ＩＤ信号とＳＥＬ信号とを出力する。ＩＤ信号は、ＩＤ端子に入力される信号を表し、ＳＥＬ信号は、第１のアナログスイッチ６３と第２のアナログスイッチ６４と第３のアナログスイッチ６２のそれぞれに共通に入力されるセレクト信号を表す。論理内部回路７０は、外部機器から供給され得る電源電圧よりも低い電源電圧（例えば、１．８ボルト）で動作する。
【００５４】
図１０は、論理回路５５の内部回路における入出力関係の一例を示す図である。「Ｈｉｇｈ」は、ハイレベルを示し、「Ｌｏｗ」は、ローレベルを示し、「Ｈｉ−Ｚ」は、ハイインピーダンスを示す。
【００５５】
オープンドレインバッファ７７の入力信号のレベル（極性）がハイレベルのとき、オープンドレインバッファ７７の出力信号のレベルはハイインピーダンスである。オープンドレインバッファ７７の入力信号のレベルがローレベルのとき、オープンドレインバッファ７７の出力信号のレベルはローレベルである。オープンドレインバッファ７９、８０についても同様である。
【００５６】
オープンドレインインバータ７８の入力信号のレベルがハイレベルのとき、オープンドレインインバータ７８の出力信号のレベルはローレベルである。オープンドレインインバータ７８の入力信号のレベルがローレベルのとき、オープンドレインインバータ７８の出力信号のレベルはハイインピーダンスである。
【００５７】
ＳＥＬ信号のレベルがハイレベルのとき、第１のアナログスイッチ６３と第２のアナログスイッチ６４と第３のアナログスイッチ６２は、いずれも、接点ａに接触する。ＳＥＬ信号のレベルがローレベルのとき、第１のアナログスイッチ６３と第２のアナログスイッチ６４と第３のアナログスイッチ６２は、いずれも、接点ｂに接触する。
【００５８】
図１１は、オープンドレインバッファ７７，７９，８０の各構成の一例を示す図である。オープンドレインバッファ７７，７９，８０は、それぞれ、インバータ８１と、トランジスタ８２とを有する。インバータ８１は、オープンドレインバッファに入力される入力信号のレベルを反転し、反転した信号をトランジスタ８２に入力する。トランジスタ８２の出力信号が、オープンドレインバッファの出力信号として出力される。
【００５９】
図１２は、オープンドレインインバータ７８の構成の一例を示す図である。オープンドレインインバータ７８は、インバータ８３，８４と、トランジスタ８５とを有する。インバータ８３，８４は、オープンドレインバッファに入力される入力信号と同じ論理レベルの信号をトランジスタ８５に入力する。トランジスタ８５の出力信号が、オープンドレインインバータの出力信号として出力される。
【００６０】
次に、図７に示した５種類の接続形態について、論理回路５５の状態及び論理内部回路７０の状態について説明する。
【００６１】
図１３は、マイクロＵＳＢケーブル４０のプラグ４１がコネクタ１３に未接続の場合の論理回路５５の状態の一例を示す図である。図１４は、マイクロＵＳＢケーブル４０のプラグ４１がコネクタ１３に未接続の場合の論理内部回路７０の状態の一例を示す図である。
マイクロＵＳＢケーブル４０のプラグ４１がコネクタ１３に未接続の場合、コネクタ端子ｃ１は未接続状態であり、コネクタ端子ｃ５は未接続状態である。
【００６２】
図１４において、「Ｈｉｇｈ」は、信号の論理レベルがハイレベルであることを表し、「Ｌｏｗ」は、信号の論理レベルがローレベルであることを表し、「Ｈｉ−Ｚ」は、信号がハイインピーダンスであることを表す。後述の図１６、図１８、図２０、図２２の場合も同様である。
【００６３】
図１４において、オープンドレインバッファ７７の入力端は、抵抗７２を介して１．８ボルトの電源電圧にプルアップされているので、オープンドレインバッファ７７の入力信号の論理レベルは、１．８ボルトのハイレベルである。オープンドレインインバータ７８の入力端は、抵抗７１、７３、７４による１．８ボルトの電源電圧の分圧電圧が入力されているので、オープンドレインインバータ７８の入力信号の論理レベルは、０．４３ボルトのローレベルである。したがって、オープンドレインバッファ７７の出力端とオープンドレインインバータ７８の出力端は、抵抗７５を介して１．８ボルトの電源電圧にプルアップされているので、ＳＥＬ信号の論理レベルは、１．８ボルトのハイレベルとなる。ＳＥＬ信号の論理レベルがハイレベルのとき、図１３に示されるように、第１のアナログスイッチ６３と第２のアナログスイッチ６４と第３のアナログスイッチ６２は、いずれも、接点ａに接触する。したがって、論理回路５５は、ローレベルの入力信号をＩＮ端子に入力する。
【００６４】
一方、図１４において、オープンドレインバッファ７９の入力端は、抵抗７２を介して１．８ボルトの電源電圧にプルアップされているので、オープンドレインバッファ７９の入力信号の論理レベルは、１．８ボルトのハイレベルである。オープンドレインバッファ８０の入力端は、抵抗７１を介して１．８ボルトの電源電圧にプルアップされているので、オープンドレインバッファ８０の入力信号の論理レベルは、１．８ボルトのハイレベルである。したがって、オープンドレインバッファ７９の出力端とオープンドレインバッファ８０の出力端は、抵抗７６を介して１．８ボルトの電源電圧にプルアップされているので、ＩＤ信号及びＩＤ端子の論理レベルは、１．８ボルトのハイレベルとなる。
【００６５】
このように、マイクロＵＳＢケーブル４０のプラグ４１がコネクタ１３に未接続の場合、ＩＮ端子の論理レベルはローレベル（Ｌ）になり、ＩＤ端子の論理レベルは１．８ボルトのハイレベル（Ｈ（１．８Ｖ））となる（図７を参照）。したがって、判定回路５６は、マイクロＵＳＢケーブル４０のプラグ４１がコネクタ１３に接続されていないと判定できる。
【００６６】
図１５は、ＵＳＢクライアントケーブル９１のプラグ９２がコネクタ１３に正方向に接続された場合の論理回路５５の状態の一例を示す図である。図１６は、ＵＳＢクライアントケーブル９１のプラグ９２がコネクタ１３に正方向に接続された場合の論理内部回路７０の状態の一例を示す図である。ＵＳＢクライアントケーブル９１のプラグ９２がコネクタ１３に正方向に接続された場合、コネクタ端子ｃ１には５ボルトの電源電圧が入力され、コネクタ端子ｃ５は未接続状態である。
【００６７】
図１６において、オープンドレインバッファ７７の入力端は、５ボルトが入力されているので、オープンドレインバッファ７７の入力信号の論理レベルは、５ボルトのハイレベルである。オープンドレインインバータ７８の入力端は、抵抗７１、７３、７４による１．８ボルトの電源電圧の分圧電圧が入力されているので、オープンドレインインバータ７８の入力信号の論理レベルは、０．４３ボルトのローレベルである。したがって、オープンドレインバッファ７７の出力端とオープンドレインインバータ７８の出力端は、抵抗７５を介して１．８ボルトの電源電圧にプルアップされているので、ＳＥＬ信号の論理レベルは、１．８ボルトのハイレベルとなる。ＳＥＬ信号の論理レベルがハイレベルのとき、図１５に示されるように、第１のアナログスイッチ６３と第２のアナログスイッチ６４と第３のアナログスイッチ６２は、いずれも、接点ａに接触する。したがって、論理回路５５は、５ボルトのハイレベルの入力信号をＩＮ端子に入力する。
【００６８】
一方、図１６において、オープンドレインバッファ７９の入力端は、５ボルトが入力されているので、オープンドレインバッファ７９の入力信号の論理レベルは、５ボルトのハイレベルである。オープンドレインバッファ８０の入力端は、抵抗７１を介して１．８ボルトの電源電圧にプルアップされているので、オープンドレインバッファ８０の入力信号の論理レベルは、１．８ボルトのハイレベルである。したがって、オープンドレインバッファ７９の出力端とオープンドレインバッファ８０の出力端は、抵抗７６を介して１．８ボルトの電源電圧にプルアップされているので、ＩＤ信号及びＩＤ端子の論理レベルは、１．８ボルトのハイレベルとなる。
【００６９】
このように、ＵＳＢクライアントケーブル９１のプラグ９２がコネクタ１３に正方向に接続された場合、ＩＮ端子の論理レベルは５Ｖのハイレベル（Ｈ（５Ｖ））になり、ＩＤ端子の論理レベルは１．８ボルトのハイレベル（Ｈ（１．８Ｖ））となる（図７を参照）。したがって、判定回路５６は、ＵＳＢクライアントケーブル９１のプラグ９２がコネクタ１３に正方向に接続されたと判定できる。
【００７０】
図１７は、ＵＳＢホストケーブル９３のプラグ９４がコネクタ１３に正方向に接続された場合の論理回路５５の状態の一例を示す図である。図１８は、ＵＳＢホストケーブル９３のプラグ９４がコネクタ１３に正方向に接続された場合の論理内部回路７０の状態の一例を示す図である。ＵＳＢホストケーブル９３のプラグ９４がコネクタ１３に正方向に接続された場合、コネクタ端子ｃ１には入力がなく、コネクタ端子ｃ５は抵抗９５を介してグランドのプラグ端子ｐ３にプルダウンされる。
【００７１】
図１８において、オープンドレインバッファ７７の入力端は、抵抗７２を介して１．８ボルトの電源電圧にプルアップされているので、オープンドレインバッファ７７の入力信号の論理レベルは、１．８ボルトのハイレベルである。オープンドレインインバータ７８の入力端は、グランドにプルダウンされているので、オープンドレインインバータ７８の入力信号の論理レベルは、０ボルトのローレベルである。したがって、オープンドレインバッファ７７の出力端とオープンドレインインバータ７８の出力端は、抵抗７５を介して１．８ボルトの電源電圧にプルアップされているので、ＳＥＬ信号の論理レベルは、１．８ボルトのハイレベルとなる。ＳＥＬ信号の論理レベルがハイレベルのとき、図１７に示されるように、第１のアナログスイッチ６３と第２のアナログスイッチ６４と第３のアナログスイッチ６２は、いずれも、接点ａに接触する。したがって、論理回路５５は、ローレベルの入力信号をＩＮ端子に入力する。
【００７２】
一方、図１８において、オープンドレインバッファ７９の入力端は、抵抗７２を介して１．８ボルトの電源電圧にプルアップされているので、オープンドレインバッファ７９の入力信号の論理レベルは、１．８ボルトのハイレベルである。オープンドレインバッファ８０の入力端は、グランドにプルダウンされているので、オープンドレインバッファ８０の入力信号の論理レベルは、０ボルトのローレベルである。したがって、オープンドレインバッファ８０の出力端の論理レベルは０ボルトのローレベルであるので、ＩＤ信号及びＩＤ端子の論理レベルは、０ボルトのローレベルとなる。
【００７３】
このように、ＵＳＢホストケーブル９３のプラグ９４がコネクタ１３に正方向に接続された場合、ＩＮ端子の論理レベルはローレベル（Ｌ）になり、ＩＤ端子の論理レベルはローレベル（Ｌ）となる（図７を参照）。したがって、判定回路５６は、ＵＳＢホストケーブル９３のプラグ９４がコネクタ１３に正方向に接続されたと判定できる。
【００７４】
図１９は、ＵＳＢクライアントケーブル９１のプラグ９２がコネクタ１３に逆方向に接続された場合の論理回路５５の状態の一例を示す図である。図２０は、ＵＳＢクライアントケーブル９１のプラグ９２がコネクタ１３に逆方向に接続された場合の論理内部回路７０の状態の一例を示す図である。ＵＳＢクライアントケーブル９１のプラグ９２がコネクタ１３に逆方向に接続された場合、コネクタ端子ｃ１は未接続状態であり、コネクタ端子ｃ５には５ボルトの電源電圧が入力される。
【００７５】
図２０において、オープンドレインバッファ７７の入力端は、抵抗７２を介して１．８ボルトの電源電圧にプルアップされているので、オープンドレインバッファ７７の入力信号の論理レベルは、１．８ボルトのハイレベルである。オープンドレインインバータ７８の入力端は、抵抗７３、７４による５ボルトの電源電圧の分圧電圧が入力されているので、オープンドレインインバータ７８の入力信号の論理レベルは、１．７４ボルトのハイレベルである。したがって、オープンドレインインバータ７８の出力端の論理レベルは０ボルトのローレベルであるので、ＳＥＬ信号の論理レベルは、０ボルトのローレベルとなる。ＳＥＬ信号の論理レベルがローレベルのとき、図１９に示されるように、第１のアナログスイッチ６３と第２のアナログスイッチ６４と第３のアナログスイッチ６２は、いずれも、接点ｂに接触する。したがって、論理回路５５は、５ボルトのハイレベルの入力信号をＩＮ端子に入力する。
【００７６】
一方、図２０において、オープンドレインバッファ７９の入力端は、抵抗７２を介して１．８ボルトの電源電圧にプルアップされているので、オープンドレインバッファ７９の入力信号の論理レベルは、１．８ボルトのハイレベルである。オープンドレインバッファ８０の入力端は、５ボルトの電源電圧が入力されているので、オープンドレインバッファ８０の入力信号の論理レベルは、５ボルトのハイレベルである。したがって、オープンドレインバッファ７９の出力端とオープンドレインバッファ８０の出力端は、抵抗７６を介して１．８ボルトの電源電圧にプルアップされているので、ＩＤ信号及びＩＤ端子の論理レベルは、１．８ボルトのハイレベルとなる。
【００７７】
このように、ＵＳＢクライアントケーブル９１のプラグ９２がコネクタ１３に逆方向に接続された場合、ＩＮ端子の論理レベルは５ボルトのハイレベル（Ｈ（５Ｖ））になり、ＩＤ端子の論理レベルは１．８ボルトのハイレベル（Ｈ（１．８Ｖ））となる（図７を参照）。したがって、判定回路５６は、ＵＳＢクライアントケーブル９１のプラグ９２がコネクタ１３に逆方向に接続されたと判定できる。
【００７８】
図２１は、ＵＳＢホストケーブル９３のプラグ９４がコネクタ１３に逆方向に接続された場合の論理回路５５の状態の一例を示す図である。図２２は、ＵＳＢホストケーブル９３のプラグ９４がコネクタ１３に逆方向に接続された場合の論理内部回路７０の状態の一例を示す図である。ＵＳＢホストケーブル９３のプラグ９４がコネクタ１３に逆方向に接続された場合、コネクタ端子ｃ１は抵抗９５を介してグランドのプラグ端子ｐ３にプルダウンされ、コネクタ端子ｃ５には入力がない。
【００７９】
図２２において、オープンドレインバッファ７７の入力端は、グランドにプルダウンされているので、オープンドレインバッファ７７の入力信号の論理レベルは、０ボルトのローレベルである。オープンドレインインバータ７８の入力端は、抵抗７１、７３、７４による１．８ボルトの電源電圧の分圧電圧が入力されているので、オープンドレインインバータ７８の入力信号の論理レベルは、０．４３ボルトのローレベルである。したがって、オープンドレインバッファ７７の出力端の論理レベルが０ボルトのローレベルであるので、ＳＥＬ信号の論理レベルは、０ボルトのローレベルとなる。ＳＥＬ信号の論理レベルがローレベルのとき、図２１に示されるように、第１のアナログスイッチ６３と第２のアナログスイッチ６４と第３のアナログスイッチ６２は、いずれも、接点ｂに接触する。したがって、論理回路５５は、０ボルトのローレベルの入力信号をＩＮ端子に入力する。
【００８０】
一方、図２２において、オープンドレインバッファ７９の入力端は、グランドにプルダウンされているので、オープンドレインバッファ７９の入力信号の論理レベルは、０ボルトのローレベルである。オープンドレインバッファ８０の入力端は、抵抗７１を介して１．８ボルトの電源電圧にプルアップされているので、オープンドレインバッファ８０の入力信号の論理レベルは、１．８ボルトのハイレベルである。したがって、オープンドレインバッファ７９の出力端の論理レベルは、０ボルトのローレベルであるので、ＩＤ信号及びＩＤ端子の論理レベルは、０ボルトのローレベルとなる。
【００８１】
このように、ＵＳＢホストケーブル９３のプラグ９４がコネクタ１３に逆方向に接続された場合、ＩＮ端子の論理レベルは０Ｖのローレベル（Ｌ）になり、ＩＤ端子の論理レベルは０ボルトのローレベル（Ｌ）となる（図７を参照）。したがって、判定回路５６は、ＵＳＢホストケーブル９３のプラグ９４がコネクタ１３に逆方向に接続されたと判定できる。
【００８２】
以上、携帯端末１０は、コネクタ端子ｃ１とコネクタ端子ｃ５とがコネクタ端子ｃ３に関して対称に配置されたコネクタ１３を備える。そして、論理回路５５は、コネクタ端子ｃ１に電源電圧が入力された場合もコネクタ端子ｃ５に電源電圧が入力された場合も、ＵＳＢクライアントケーブルがコネクタ１３に接続されたと検出できる。一方、論理回路５５は、コネクタ端子ｃ５がプルダウンされた場合もコネクタ端子ｃ１がプルダウンされた場合も、ＵＳＢホストケーブルがコネクタ１３に接続されたと検出できる。したがって、ＵＳＢクライアントケーブルとＵＳＢホストケーブルが共通のコネクタ１３に逆差しされても、ＵＳＢクライアントケーブルとＵＳＢホストケーブルはコネクタ１３に電気的に正しく接続される。
【００８３】
また、上述の実施例では、５ボルトを供給するＵＳＢクライアントケーブルがコネクタ１３に接続されても、１．８ボルト系のＩＤ端子に５ボルトが印加されないので、ＬＳＩ５２の誤作動を防止することができる。さらに、ＩＤ信号の論理レベルがローレベルになった場合、携帯端末１０は、ＵＳＢホストとして動作し、ＶＢＵＳ端子から外部に対して５ボルトの電源電圧を出力する。５ボルトの電源電圧の出力前から出力時に移る際にも、ＳＥＬ信号の極性に変化はないので、ホスト機能の実現が可能である。
【００８４】
以上、端末装置を実施形態により説明したが、本発明は上記実施形態に限定されるものではない。他の実施形態の一部又は全部との組み合わせや置換などの種々の変形及び改良が、本発明の範囲内で可能である。
【００８５】
例えば、上述の実施例では、論理回路５５は、コネクタ端子ｃ１に電源電圧（Ｈ（５Ｖ））が入力された場合もコネクタ端子ｃ５に電源電圧（Ｈ（５Ｖ））が入力された場合も、ＩＮ端子に第１の論理レベル（Ｈ（５Ｖ））の信号を入力する。一方、判定回路５６は、ＩＮ端子に第１の論理レベル（Ｈ（５Ｖ））の信号が入力された場合、ＵＳＢクライアントケーブル９１のプラグ９２がコネクタ１３に接続されたと判定する。つまり、上述の実施例は、第１の論理レベルがハイレベルの場合を例示する。
【００８６】
しかしながら、第１の論理レベルはローレベルと定義されてもよい。第１の論理レベルがローレベルと定義される場合、論理回路５５は、コネクタ端子ｃ１に電源電圧（Ｈ（５Ｖ））が入力された場合もコネクタ端子ｃ５に電源電圧（Ｈ（５Ｖ））が入力された場合も、ＩＮ端子に第１の論理レベル（ローレベル）の信号を入力する。一方、判定回路５６は、ＩＮ端子に第１の論理レベル（ローレベル）の信号が入力された場合、ＵＳＢクライアントケーブル９１のプラグ９２がコネクタ１３に接続されたと判定する。
【００８７】
同様に、上述の実施例では、論理回路５５は、コネクタ端子ｃ５がプルダウンされた場合もコネクタ端子ｃ１がプルダウンされた場合も、ＩＤ端子に第２の論理レベル（ローレベル）の信号を入力する。一方、判定回路５６は、ＩＤ端子に第２の論理レベル（ローレベル）の信号が入力された場合、ＵＳＢホストケーブル９３のプラグ９４がコネクタ１３に接続されたと判定する。つまり、上述の実施例は、第２の論理レベルがローレベルの場合を例示する。
【００８８】
しかしながら、第２の論理レベルはハイレベルと定義されてもよい。第２の論理レベルがハイレベルと定義される場合、論理回路５５は、コネクタ端子ｃ５がプルダウンされた場合もコネクタ端子ｃ１がプルダウンされた場合も、ＩＤ端子に第２の論理レベル（ハイレベル）の信号を入力する。一方、判定回路５６は、ＩＤ端子に第２の論理レベル（ハイレベル）の信号が入力された場合、ＵＳＢホストケーブル９３のプラグ９４がコネクタ１３に接続されたと判定する。
【００８９】
以上の実施形態に関し、更に以下の付記を開示する。
（付記１）
マイクロＵＳＢケーブルのプラグを接続可能なコネクタと、
論理回路とを備え、
前記コネクタは、前記プラグを正または逆挿入可能な開口が形成されたコネクタシェルと、前記コネクタシェル内に配置された基板とを有し、
前記基板には、第１の端子と、第２の端子と、第３の端子とが、設けられており、
前記第１の端子と前記第３の端子とは、前記第２の端子に関して対称に配置され、
前記論理回路は、前記第１の端子に電源電圧が入力された場合も前記第３の端子に電源電圧が入力された場合も、第１の論理レベルの信号を出力し、前記第３の端子がプルダウンされた場合も前記第１の端子がプルダウンされた場合も、第２の論理レベルの信号を出力する、端末装置。
（付記２）
第１の入力端子と第２の入力端子とを有する判定回路とを備え、
前記判定回路は、前記第１の入力端子に前記第１の論理レベルの信号が入力された場合、前記第１の端子又は前記第３の端子に電源電圧を供給する第１のマイクロＵＳＢケーブルのプラグが前記コネクタに接続されたと判定し、前記第２の入力端子に前記第２の論理レベルの信号が入力された場合、前記第３の端子又は前記第１の端子をプルダウンする第２のマイクロＵＳＢケーブルのプラグが前記コネクタに接続されたと判定する、付記１に記載の端末装置。
（付記３）
前記判定回路は、前記第１の論理レベルに対して反転した論理レベルの信号が前記第１の入力端子に入力され、且つ、前記第２の論理レベルに対して反転した論理レベルの信号が前記第２の入力端子に入力された場合、マイクロＵＳＢケーブルのプラグが前記コネクタに接続されていないと判定する、付記２に記載の端末装置。
（付記４）
前記基板には、第４の端子と第５の端子とが設けられており、
前記第４の端子と前記第５の端子とは、前記第２の端子に関して対称に配置され、
前記判定回路は、第３の入力端子と第４の入力端子とを有し、
前記論理回路は、
前記第１の端子に電源電圧が入力された場合も前記第３の端子がプルダウンされた場合も、前記第４の端子の接続先を前記第３の入力端子に切り替え、且つ、前記第５の端子の接続先を前記第４の入力端子に切り替え、
前記第３の端子に電源電圧が入力された場合も前記第１の端子がプルダウンされた場合も、前記第５の端子の接続先を前記第３の入力端子に切り替え、且つ、前記第４の端子の接続先を前記第３の入力端子に切り替え、
前記判定回路は、前記第４の端子及び前記第５の端子から入力される差動信号を前記第３の入力端子及び前記第４の入力端子を介して受信する、付記２又は３に記載の端末装置。
（付記５）
前記論理回路は、
前記第１の端子に電源電圧が入力された場合も前記第３の端子がプルダウンされた場合も、前記第１の入力端子の接続先を前記第１の端子に切り替え、
前記第３の端子に電源電圧が入力された場合も前記第１の端子がプルダウンされた場合も、前記第１の入力端子の接続先を前記第３の端子に切り替える、付記２から４のいずれか一項に記載の端末装置。
（付記６）
前記第１の端子、前記第２の端子、前記第３の端子は、前記基板の表面に平行に配置された、付記１から５のいずれか一項に記載の端末装置。
【符号の説明】
【００９０】
１０  携帯端末
１１  筐体
１１ａ  側面
１２  ディスプレイ
１３  コネクタ
２０  コネクタベース
２１  基板
２２  開口
２４  コネクタシェル
２５  下側開口
２６  上側開口
２９  コネクタ基板
４０  マイクロＵＳＢケーブル
４１  プラグ
５５  論理回路
５６  判定回路
９１  ＵＳＢクライアントケーブル
９２，９４  プラグ
９３  ＵＳＢホストケーブル
ｃ１〜ｃ５  コネクタ端子
ｐ１〜ｐ５  プラグ端子
ＩＮ  第１の入力端子
ＩＤ  第２の入力端子
Ｄ＋  第３の入力端子
Ｄ−  第４の入力端子
【図１】
0006680574.tif 000002
【図２】
0006680574.tif 000003
【図３】
0006680574.tif 000004
【図４】
0006680574.tif 000005
【図５】
0006680574.tif 000006
【図６】
0006680574.tif 000007
【図７】
0006680574.tif 000008
【図８】
0006680574.tif 000009
【図９】
0006680574.tif 000010
【図１０】
0006680574.tif 000011
【図１１】
0006680574.tif 000012
【図１２】
0006680574.tif 000013
【図１３】
0006680574.tif 000014
【図１４】
0006680574.tif 000015
【図１５】
0006680574.tif 000016
【図１６】
0006680574.tif 000017
【図１７】
0006680574.tif 000018
【図１８】
0006680574.tif 000019
【図１９】
0006680574.tif 000020
【図２０】
0006680574.tif 000021
【図２１】
0006680574.tif 000022
【図２２】
0006680574.tif 000023