(57)【特許請求の範囲】
【請求項１】
通信信号がサンプリングクロックのタイミングでサンプリングされたサンプリング信号を保持し、前記サンプリングクロックのタイミングで保持する前記サンプリング信号をシフトするバッファと、
前記バッファに保持されている前記サンプリング信号からスタートビットを検出し、検出した前記スタートビットのタイミングから第１の遅延時間経過後、前記スタートビットを検出したことを示すスタートビット検出信号を出力するスタートビット検出部と、
前記スタートビット検出信号が入力されてから第２の遅延時間経過後、前記バッファから出力される前記サンプリング信号をビット検定するタイミングを示すビット検定信号を生成して出力するビット検定信号生成部と、
前記バッファから入力された前記サンプリング信号を、前記ビット検定信号のタイミングでビット検定するビット検定部と、
を備え、
前記通信信号に含まれる各ビットが信号レベルを示す複数のパルスの状態で前記サンプリング信号が前記バッファに保持されている場合に、
前記スタートビット検出部は、
前記バッファから、前記スタートビットにおいて信号レベルがスタートビットであることを示すスタートビット信号レベルのパルス長と同じサイズのビットパルス長の範囲の前記サンプリング信号を読み出し、前記ビットパルス長の位置を変えて各位置において前記ビットパルス長の範囲の前記サンプリング信号に含まれる、前記スタートビット信号レベルと同じ信号レベルのパルスのパルス幅の合計値を算出し、前記合計値が閾値以上のビットパルス長があった場合、前記合計値が最大となるビットパルス長について、前記スタートビットの検出を行う前記バッファ内の区間において、信号レベルが前記スタートビット信号レベルになるパルスの先頭のエッジ部分および最後尾のエッジ部分の間の中央部分が、前記区間の中央にシフトされたタイミングのときのビットパルス長の範囲を前記スタートビット信号レベルのパルス長として、スタートビットを検出し、
複数のスタートビットを検出した場合、ｎを１以上の整数とすると、２ｎ個のスタートビットを検出したときはｎ番目またはｎ＋１番目に検出したスタートビットのいずれか１つを選択し、２ｎ＋１個のスタートビットを検出したときはｎ＋１番目に検出したスタートビットを選択する、
通信装置。
【請求項２】
通信信号がサンプリングクロックのタイミングでサンプリングされたサンプリング信号を保持し、前記サンプリングクロックのタイミングで保持する前記サンプリング信号をシフトするバッファと、
前記バッファに保持されている前記サンプリング信号からスタートビットを検出し、検出した前記スタートビットのタイミングから第１の遅延時間経過後、前記スタートビットを検出したことを示すスタートビット検出信号を出力するスタートビット検出部と、
前記スタートビット検出信号が入力されてから第２の遅延時間経過後、前記バッファから出力される前記サンプリング信号をビット検定するタイミングを示すビット検定信号を生成して出力するビット検定信号生成部と、
前記バッファから入力された前記サンプリング信号を、前記ビット検定信号のタイミングでビット検定するビット検定部と、
を備え、
前記通信信号に含まれる各ビットが信号レベルを示す複数のパルスの状態で前記サンプリング信号が前記バッファに保持されている場合に、
前記スタートビット検出部は、
前記パルスの信号レベルに基づいて前記バッファ内での前記スタートビットの範囲を決定し、無信号状態からスタートビット信号レベルになるエッジ部分およびスタートビット信号レベルから無信号状態になるエッジ部分のタイミングに基づいて前記スタートビットのタイミングを決定し、前記スタートビットを検出し、
複数のスタートビットを検出した場合、ｎを１以上の整数とすると、２ｎ個のスタートビットを検出したときはｎ番目またはｎ＋１番目に検出したスタートビットのいずれか１つを選択し、２ｎ＋１個のスタートビットを検出したときはｎ＋１番目に検出したスタートビットを選択する、
通信装置。
【請求項３】
前記ビット検定信号生成部は、前記通信信号に含まれるワードデータのビット数分のビット検定信号を出力後、前記ワードデータの受信完了を示すワード受信完了信号を前記スタートビット検出部へ出力し、
前記スタートビット検出部は、前記スタートビット検出信号を出力すると前記スタートビットを検出しない状態に遷移し、前記ワード受信完了信号が入力されると前記スタートビットを検出する状態に遷移する、
請求項１または２に記載の通信装置。
【請求項４】
前記バッファは、前記スタートビット２つ分のサイズのサンプリング信号を保持することが可能な数のシフトレジスタを有する、
請求項１から３のいずれか１つに記載の通信装置。
【請求項５】
バッファが、通信信号がサンプリングクロックのタイミングでサンプリングされたサンプリング信号を保持する保持ステップと、
スタートビット検出部が、前記バッファに保持された前記サンプリング信号からスタートビットを検出し、検出した前記スタートビットのタイミングから第１の遅延時間経過後、前記スタートビットを検出したことを示すスタートビット検出信号を出力する検出ステップと、
ビット検定信号生成部が、前記スタートビット検出信号が入力されてから第２の遅延時間経過後、前記バッファから出力される前記サンプリング信号をビット検定するタイミングを示すビット検定信号を生成して出力する信号生成ステップと、
ビット検定部が、前記バッファから入力された前記サンプリング信号を、前記ビット検定信号のタイミングでビット検定する検定ステップと、
を含み、
前記通信信号に含まれる各ビットが信号レベルを示す複数のパルスの状態で前記サンプリング信号が前記バッファに保持されている場合に、
前記検出ステップにおいて、前記スタートビット検出部は、
前記バッファから、前記スタートビットにおいて信号レベルがスタートビットであることを示すスタートビット信号レベルのパルス長と同じサイズのビットパルス長の範囲の前記サンプリング信号を読み出し、前記ビットパルス長の位置を変えて各位置において前記ビットパルス長の範囲の前記サンプリング信号に含まれる、前記スタートビット信号レベルと同じ信号レベルのパルスのパルス幅の合計値を算出し、前記合計値が閾値以上のビットパルス長があった場合、前記合計値が最大となるビットパルス長について、前記スタートビットの検出を行う前記バッファ内の区間において、信号レベルが前記スタートビット信号レベルになるパルスの先頭のエッジ部分および最後尾のエッジ部分の間の中央部分が、前記区間の中央にシフトされたタイミングのときのビットパルス長の範囲を前記スタートビット信号レベルのパルス長として、スタートビットを検出し、
複数のスタートビットを検出した場合、ｎを１以上の整数とすると、２ｎ個のスタートビットを検出したときはｎ番目またはｎ＋１番目に検出したスタートビットのいずれか１つを選択し、２ｎ＋１個のスタートビットを検出したときはｎ＋１番目に検出したスタートビットを選択する、
調歩同期通信方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、調歩同期方式により通信を行う通信装置および調歩同期通信方法に関する。
【背景技術】
【０００２】
調歩同期方式は、送信側の通信装置が、例えば８ビットからなる１ワードデータの先頭に１ビット長のスタートビットを付加し、１ワードデータの最後に１ビット長または２ビット長のストップビットを付加してシリアルデータを送信する通信方式である。無信号状態の信号レベルが「１」の場合、スタートビットは「０」、ストップビットは「１」となる。受信側の通信装置は、立下がりのスタートビット開始エッジによりスタートビットを検出し、スタートビット開始エッジを基準にしたビット検定タイミングで信号レベルを読み込むことにより、ワードデータを得る。
【０００３】
受信側の通信装置は、シリアルデータにノイズが含まれる場合、ノイズをスタートビットと誤検出し、ワードデータを正確に読み込めない可能性がある。ノイズによるスタートビットの誤検出を回避するため、特許文献１には、シリアルデータの各ビットの立下がりのタイミングおよび各ビットのパルス幅に基づいてスタートビットを検出する技術が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１０−１５０４３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記従来の技術によれば、シリアルデータの波形歪みまたはノイズによってスタートビットのパルス幅が狭くなった場合などでは、スタートビットを検出するタイミングが理想的なタイミングからずれ、ワードデータを正確に読み込むことができない可能性がある、という問題があった。
【０００６】
本発明は、上記に鑑みてなされたものであって、スタートビットの検出精度を向上し、スタートビット検出時のタイミングずれを低減可能な通信装置を得ることを目的とする。
【課題を解決するための手段】
【０００７】
上述した課題を解決し、目的を達成するために、本発明に係る通信装置は、通信信号がサンプリングクロックのタイミングでサンプリングされたサンプリング信号を保持し、前記サンプリングクロックのタイミングで保持する前記サンプリング信号をシフトするバッファを備える。また、通信装置は、前記バッファに保持されている前記サンプリング信号からスタートビットを検出し、検出した前記スタートビットのタイミングから第１の遅延時間経過後、前記スタートビットを検出したことを示すスタートビット検出信号を出力するスタートビット検出部を備える。また、通信装置は、前記スタートビット検出信号が入力されてから第２の遅延時間経過後、前記バッファから出力される前記サンプリング信号をビット検定するタイミングを示すビット検定信号を生成して出力するビット検定信号生成部を備える。また、通信装置は、前記バッファから入力された前記サンプリング信号を、前記ビット検定信号のタイミングでビット検定するビット検定部を備える。前記通信信号に含まれる各ビットが信号レベルを示す複数のパルスの状態で前記サンプリング信号が前記バッファに保持されている場合に、前記スタートビット検出部は、前記バッファから、前記スタートビットにおいて信号レベルがスタートビットであることを示すスタートビット信号レベルのパルス長と同じサイズのビットパルス長の範囲の前記サンプリング信号を読み出し、前記ビットパルス長の位置を変えて各位置において前記ビットパルス長の範囲の前記サンプリング信号に含まれる、前記スタートビット信号レベルと同じ信号レベルのパルスのパルス幅の合計値を算出し、前記合計値が閾値以上のビットパルス長があった場合、前記合計値が最大となるビットパルス長について、前記スタートビットの検出を行う前記バッファ内の区間において、信号レベルが前記スタートビット信号レベルになるパルスの先頭のエッジ部分および最後尾のエッジ部分の間の中央部分が、前記区間の中央にシフトされたタイミングのときのビットパルス長の範囲を前記スタートビット信号レベルのパルス長として、スタートビットを検出する。また、前記スタートビット検出部は、複数のスタートビットを検出した場合、ｎを１以上の整数とすると、２ｎ個のスタートビットを検出したときはｎ番目またはｎ＋１番目に検出したスタートビットのいずれか１つを選択し、２ｎ＋１個のスタートビットを検出したときはｎ＋１番目に検出したスタートビットを選択する。
【発明の効果】
【０００８】
本発明によれば、スタートビットの検出精度を向上し、スタートビット検出時のタイミングずれを低減できる、という効果を奏する。
【図面の簡単な説明】
【０００９】
【図１】通信装置の構成例を示すブロック図
【図２】一般的な通信装置においてスタートビットを正確に検出できた場合の各信号の状態を示す図
【図３】一般的な通信装置においてノイズによりスタートビットを正確に検出できなかった場合の各信号の状態を示す図
【図４】一般的な通信装置においてパルス歪みによりスタートビットを正確に検出できなかった場合の各信号の状態を示す図
【図５】通信装置のバッファに保持されているサンプリング信号のシフト状態およびスタートビット検出部がスタートビットを検出するタイミングを示す図
【図６】ビット検定信号生成部がビット検定信号を出力するタイミングを示す図
【図７】通信装置が受信した通信信号から受信データを得るまでの動作を示すフローチャート
【図８】通信装置のスタートビット検出部がスタートビットを検出する動作を示すフローチャート
【発明を実施するための形態】
【００１０】
以下に、本発明の実施の形態に係る通信装置および調歩同期通信方法を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
【００１１】
実施の形態．
図１は、本発明の実施の形態に係る通信装置１０の構成例を示すブロック図である。通信装置１０は、サンプリングクロック生成部１と、サンプリング部２と、バッファ３と、スタートビット検出部４と、ビット検定信号生成部５と、ビット検定部６と、を備える。図１に示す通信装置１０は、他の通信装置から受信した通信信号に対して調歩同期を行う構成を示しており、他の通信装置からの通信信号を受信するアンテナ、受信した通信信号の復号および復調などを行う一般的な構成については省略している。本実施の形態の調歩同期方式では、一例として、無信号状態の信号レベルを「１」、スタートビットの信号レベルを「０」とする。また、１ワードデータのビット数を８ビットとする。
【００１２】
サンプリングクロック生成部１は、サンプリングクロックを生成し、生成したサンプリングクロックをサンプリング部２およびバッファ３へ出力する。サンプリングクロックは、例えば、通信信号の１ビット長を１６回サンプリングする周期のクロックである。
【００１３】
サンプリング部２は、サンプリングクロック生成部１から入力されたサンプリングクロックのタイミングで、入力された通信信号をサンプリング、すなわち入力された通信信号の電圧を示す信号レベルを判定し、通信信号を２値化したサンプリング信号をバッファ３へ出力する。
【００１４】
バッファ３は、サンプリング部２から出力されたサンプリング信号のうち、２ビット長分のサンプリング信号を保持する記憶部である。バッファ３は、通信信号に含まれる各ビットが信号レベルを示す複数のパルスの状態でサンプリング信号を保持する。バッファ３は、サンプリングクロックのタイミングで、保持するサンプリング信号を１段ずつシフトする。バッファ３は、２ビット長分のサンプリング信号を保持することが可能な段数のシフトレジスタを有し、シフトレジスタの段数分遅延させたサンプリング信号をビット検定部６へ出力する。前述のように通信信号の１ビット長を１６回サンプリングするサンプリングクロックの場合、バッファ３は、２ビット長分のサンプリング信号を保持するため３２段のシフトレジスタを有する。なお、バッファ３において、保持するサンプリング信号を２ビット長分とするのは一例であり、２ビット長より短いサンプリング信号または２ビット長より長いサンプリング信号を保持してもよい。
【００１５】
スタートビット検出部４は、バッファ３に保持されているサンプリング信号の信号波形を参照して解析し、サンプリング信号からスタートビットを検出する。スタートビット検出部４は、スタートビットを検出するとスタートビット検出信号を生成し、生成したスタートビット検出信号を、検出されたスタートビットのタイミングから規定された第１の遅延時間経過後、ビット検定信号生成部５へ出力する。スタートビット検出部４は、初期状態としてスタートビットを検出するスタートビット待機状態にある。スタートビット検出部４は、スタートビットを検出してスタートビット検出信号を出力すると、スタートビットを検出しないデータビット検定状態に遷移する。スタートビット検出部４は、データビット検定状態において、ビット検定信号生成部５から８ビット分のビット検定信号出力後に出力されるワード受信完了信号が入力されると、スタートビット待機状態に遷移する。なお、スタートビット検出部４は、データビット検定状態の間は、バッファ３につぎのスタートビットは入力されないとして、消費電力を抑えたスリープモードなどの状態にあってもよい。
【００１６】
ビット検定信号生成部５は、スタートビット検出信号が入力されると、スタートビット検出信号が入力されたタイミングから、規定された第２の遅延時間経過後のタイミングで最初のビット検定信号を生成してビット検定部６へ出力する。ビット検定信号生成部５は、最初のビット検定信号を出力後、１ビット長で示される期間の周期でビット検定信号を生成してビット検定部６へ出力する。ビット検定信号生成部５は、スタートビット検出信号が１つ入力されると、１ワードデータの８ビット分のビット検定信号をビット検定部６へ出力する。ビット検定信号生成部５は、８ビット分のビット検定信号を出力すると、ワードデータの検定すなわち受信が完了することを示すワード受信完了信号を生成し、規定された期間、例えば０．５ビット長分の期間経過後、生成したワード受信完了信号をスタートビット検出部４へ出力する。
【００１７】
ビット検定部６は、ビット検定信号生成部５から入力されたビット検定信号のタイミングで、バッファ３から入力された、シフトレジスタの段数分遅延されたサンプリング信号のビット検定を行う。ビット検定部６は、ビット検定により得られた受信データを出力する。
【００１８】
ここで、一般的な通信装置において、通信信号の受信時、スタートビットを正確に検出できた場合、およびスタートビットを正確に検出できなかった場合の動作について説明する。データ伝送方式には、ＮＲＺ（Non  Return  to  Zero）方式、ＲＺ（Return  to  Zero）方式、ＡＭＩ（Alternate  Mark  Inversion  code）方式などがあるが、一例として、図２から図４ではデューティ比５０％のＲＺ方式を例にして説明する。
【００１９】
図２は、一般的な通信装置においてスタートビットを正確に検出できた場合の各信号の状態を示す図である。通信装置は、受信した通信信号２１に対してサンプリングクロック２２のタイミングでサンプリングし、サンプリング信号２３を得る。通信装置は、サンプリング信号２３の最初の立下がりタイミングでスタートビット開始エッジ２４を検出する。通信装置は、スタートビット開始エッジ２４から規定された遅延時間経過後のタイミングを最初のビット検定タイミング２５としてビット検定を行い、受信データ２６を得る。通信装置は、最初のビット検定タイミング２５から１ビット長分遅延したタイミング毎のタイミングをビット検定タイミング２５としてビット検定を行い、受信データ２６を得る。
【００２０】
図３は、一般的な通信装置においてノイズによりスタートビットを正確に検出できなかった場合の各信号の状態を示す図である。通信装置は、受信した通信信号に対してサンプリングクロックのタイミングでサンプリングし、サンプリング信号３１を得る。通信信号にノイズが含まれている場合、サンプリング信号３１にもノイズが含まれる。通信装置は、サンプリング信号３１においてノイズによる立下がりタイミングをスタートビット開始エッジ３２とし、スタートビットを誤検出してしまう。通信装置は、スタートビット開始エッジ３２から規定された遅延時間経過後のタイミングを最初のビット検定タイミング３３としてビット検定を行い、受信データ３４を得る。通信装置は、最初のビット検定タイミング３３から１ビット長分遅延したタイミング毎のタイミングをビット検定タイミング３３としてビット検定を行い、受信データ３４を得る。このように、通信装置は、ノイズによる立下がりタイミングをスタートビット開始エッジ３２としたことで、ビット検定タイミング３３もずれてしまう。その結果、通信装置は、スタートビットから３つ後のビットの判定を誤った状態で受信データ３４を得ることになる。
【００２１】
図４は、一般的な通信装置においてパルス歪みによりスタートビットを正確に検出できなかった場合の各信号の状態を示す図である。通信装置は、受信した通信信号に対してサンプリングクロックのタイミングでサンプリングし、サンプリング信号４２を得る。通信信号にパルス歪みが発生している場合、理想的なサンプリング信号４１に対して、パルス幅の狭いサンプリング信号４２となる。通信装置は、サンプリング信号４２において、理想的なサンプリング信号４１よりもタイミングの遅れた立下がりタイミングをスタートビット開始エッジ４３とし、スタートビットを誤検出してしまう。通信装置は、スタートビット開始エッジ４３から規定された遅延時間経過後のタイミングを最初のビット検定タイミング４４としてビット検定を行い、受信データ４５を得る。通信装置は、最初のビット検定タイミング４４から１ビット長分遅延したタイミング毎のタイミングをビット検定タイミング４４としてビット検定を行い、受信データ４５を得る。このように、通信装置は、パルス歪みによりタイミングの遅れた立下がりタイミングをスタートビット開始エッジ４３としたことで、ビット検定タイミング４４もずれてしまう。その結果、通信装置は、サンプリング信号４２に対して、タイミングに余裕のない状態でビット検定を行うことになり、ビット判定を誤る可能性が高くなる。
【００２２】
つづいて、本実施の形態の通信装置１０によるスタートビットの検出動作について説明する。図５は、本実施の形態の通信装置１０のバッファ３に保持されているサンプリング信号のシフト状態およびスタートビット検出部４がスタートビットを検出するタイミングを示す図である。バッファ３は、前述のように、２ビット長分のサンプリング信号を保持するため、３２段のシフトレジスタを有するものとする。なお、説明が簡単なように、ここでは、データ伝送方式はＮＲＺ方式とする。
【００２３】
スタートビット検出部４は、バッファ３に保持されているサンプリング信号の信号波形を解析し、バッファ３に保持されているサンプリング信号に対し、理想的なスタートビット幅、ここでは１ビット長のビットパルス長Ｔｗの区間であるスタートビット検出区間５１において、スタートビットの検出を行う。図５では、バッファ３の中央部分をスタートビット検出区間５１とする。スタートビット検出区間５１は、バッファ３に保持されているサンプリング信号に対して、スタートビット検出部４がスタートビットの検出を行う区間である。
【００２４】
スタートビット検出部４は、バッファ３からビットパルス長Ｔｗの範囲のサンプリング信号を読み出し、ビットパルス長Ｔｗの位置を変えて各位置においてビットパルス長Ｔｗの範囲のサンプリング信号に含まれる信号レベル「０」のパルスのパルス幅の合計値を算出する。前述の信号レベル「０」とは、スタートビットにおいて信号レベルがスタートビットであることを示すスタートビット信号レベルのことである。
【００２５】
スタートビット検出部４は、ビットパルス長Ｔｗの範囲の信号レベル「０」のパルス幅の合計値が、規定された閾値以上となるビットパルス長Ｔｗがあるか否かを確認する。閾値は、例えば、ビットパルス長Ｔｗの１／２とする。図５の例では、ビットパルス長Ｔｗが１６パルス分のパルス長のため、閾値は８パルス分のパルス長となる。
【００２６】
スタートビット検出部４は、信号レベル「０」のパルス幅の合計値が閾値以上となるビットパルス長Ｔｗがあった場合、信号レベル「０」のパルス幅の合計値が最大となるビットパルス長Ｔｗを選択する。スタートビット検出部４は、具体的に、図５に示すサンプリング信号５２の状態で、ビットパルス長Ｔｗの範囲内の信号レベル「０」のパルス幅の合計値が、規定された閾値以上かつ最大となるビットパルス長Ｔｗを検出する。図５の例では、一番左側の矢印で示される範囲である。
【００２７】
スタートビット検出部４は、バッファ３においてサンプリング信号５２の状態からサンプリング信号５３の状態になるまで、すなわちバッファ３がＸ回シフトするまで待機する。スタートビット検出部４は、スタートビット検出区間５１において信号レベル「０」のパルス幅の合計値が最大となるビットパルス長Ｔｗを検出する。
【００２８】
スタートビット検出部４は、バッファ３においてサンプリング信号５３の状態からサンプリング信号５４の状態になるまで、すなわちバッファ３がさらにＹ回シフトするまで待機する。スタートビット検出部４は、スタートビット検出区間５１において信号レベル「０」のパルス幅の合計値が最大となるビットパルス長Ｔｗを対象にしてスタートビットを検出する。具体的に、スタートビット検出部４は、スタートビット検出区間５１内の先頭のパルスの立下がりエッジ５５と、最後尾のパルスの立上がりエッジ５６との間の中央部分がスタートビット検出区間５１の中央となるタイミングのときのビットパルス長Ｔｗの範囲を、スタートビット信号レベルのパルス長として、スタートビットを検出する。図５の例では、ＮＲＺ方式のデータ伝送方式のため、スタートビット信号レベルのパルス長は、ビットパルス長Ｔｗと同じとなる。
【００２９】
スタートビット検出部４は、図５に示すサンプリング信号５４のタイミングでスタートビットを検出したと判定する。この場合、スタートビット開始エッジ５７で示す部分が、スタートビットの立下がりタイミングとなる。
【００３０】
スタートビット検出部４は、図５に示すタイミングでスタートビットを検出することにより、スタートビットのビット長が狭くなった場合でも、スタートビットを精度良く検出することができる。また、スタートビット検出部４は、スタートビット検出区間５１内の先頭のパルスの立下がりエッジ５５と、最後尾のパルスの立上がりエッジ５６とを利用してスタートビットを検出する。すなわち、スタートビット検出部４は、スタートビット検出区間５１において信号レベル「０」のパルス部分がよりスタートビット検出区間５１の中央部分にある状態のタイミングをスタートビットとして検出する。そのため、スタートビット検出部４は、スタートビット検出区間５１内の先頭のパルスの立下がりエッジ５５、またはスタートビット検出区間５１内の最後尾のパルスの立上がりエッジ５６でスタートビットを検出する場合と比較して、スタートビット検出時のずれを１／２に低減することができる。
【００３１】
なお、スタートビット検出部４は、サンプリング信号の状態によっては、ノイズまたはパルス歪みなどの影響を受けていないスタートビットを検出するタイミングと異なるタイミングでスタートビットを検出することが想定される。そのため、スタートビット検出部４は、スタートビット検出信号を出力する場合、スタートビットとして検出されたタイミングから、スタートビットを検出するタイミングとして想定される遅延時間を考慮した第１の遅延時間経過後、すなわちノイズまたはパルス歪みなどの影響を受けていない理想的なスタートビットを検出したタイミングから一定の遅延時間だけ遅延されたタイミングで、スタートビット検出信号を出力する。
【００３２】
また、スタートビット検出部４は、図５の例とは逆に、ノイズなどによってスタートビットのビット長が広くなった場合、信号レベル「０」のパルス幅の合計値が最大となるビットパルス長Ｔｗが複数検出され、複数のスタートビットが検出されることが想定される。このような場合、スタートビット検出部４は、例えば、２つ以上の偶数個のスタートビットを検出したときは中央のタイミングに位置する２つのスタートビットのうちのいずれか１つを選択し、３つ以上の奇数個のスタートビットを検出したときは中央のタイミングに位置する１つのスタートビットを選択する。すなわち、スタートビット検出部４は、複数のスタートビットを検出した場合、ｎを１以上の整数とすると、２ｎ個のスタートビットを検出したときはｎ番目またはｎ＋１番目に検出したスタートビットのいずれか１つを選択し、２ｎ＋１個のスタートビットを検出したときはｎ＋１番目に検出したスタートビットを選択する。
【００３３】
つぎに、スタートビット検出部４からスタートビット検出信号が入力されたビット検定信号生成部５の動作について説明する。図６は、本実施の形態に係るビット検定信号生成部５がビット検定信号を出力するタイミングを示す図である。ビット検定信号生成部５は、スタートビット検出部４からスタートビット検出信号６１が入力されると、規定された第２の遅延時間経過後、最初のビット検定信号６２を出力する。第２の遅延時間は、例えば、バッファ３における内部のシフトレジスタのシフト処理による遅延時間、およびビット検定部６におけるビット検定の際の遅延時間を考慮したビット検定遅延時間を加算した遅延時間とする。ビット検定信号生成部５は、最初のビット検定信号６２を出力後、１ビット長の期間経過毎にビット検定信号６２を出力する。ビット検定部６は、バッファ３からのサンプリング信号６３に対して、ビット検定信号６２のタイミングでビット検定を行うことにより、受信データ６４を得ることができる。
【００３４】
通信装置１０の動作を、フローチャートを用いて説明する。図７は、本実施の形態の通信装置１０が受信した通信信号から受信データを得るまでの動作を示すフローチャートである。
【００３５】
まず、通信装置１０に、他の通信装置からの通信信号が入力される（ステップＳ１）。
【００３６】
サンプリングクロック生成部１は、サンプリングクロックを生成して出力する（ステップＳ２）。
【００３７】
サンプリング部２は、サンプリングクロックのタイミングで通信信号をサンプリングする（ステップＳ３）。サンプリング部２は、通信信号をサンプリングした結果であるサンプリング信号を出力する。
【００３８】
バッファ３は、サンプリング部２から出力されたサンプリング信号のうち２ビット長分のサンプリング信号を保持する（ステップＳ４）。バッファ３は、サンプリングクロックのタイミングでサンプリング信号をシフトする。
【００３９】
スタートビット検出部４は、バッファ３のサンプリング信号を解析し、スタートビットを検出する（ステップＳ５）。スタートビット検出部４は、スタートビットを検出すると、検出されたスタートビットのタイミングから規定された第１の遅延時間経過後のタイミングで、スタートビット検出信号を出力する。
【００４０】
ビット検定信号生成部５は、スタートビット検出信号が入力されると、スタートビット検出信号から規定された第２の遅延時間経過後のタイミングで、ビット検定信号を出力する（ステップＳ６）。ビット検定信号生成部５は、さらに１ビット長の期間経過毎にビット検定信号を出力し、合計で１ワードデータのビット数分のビット検定信号を出力する。
【００４１】
ビット検定部６は、ビット検定信号のタイミングで、バッファ３から出力されたサンプリング信号のビット検定を行う（ステップＳ７）。そして、ビット検定部６は、ビット検定の結果得られた受信データを出力する（ステップＳ８）。
【００４２】
図８は、本実施の形態の通信装置１０のスタートビット検出部４がスタートビットを検出する動作を示すフローチャートである。図７のフローチャートに示すステップＳ５の処理を詳細にしたものである。
【００４３】
スタートビット検出部４は、バッファ３に保持されているサンプリング信号に対して、ビットパルス長Ｔｗをずらしながら、各ビットパルス長Ｔｗの範囲において信号レベル「０」のパルス幅の合計値を算出する（ステップＳ１１）。
【００４４】
スタートビット検出部４は、信号レベル「０」のパルス幅の合計値が規定された閾値以上となるビットパルス長Ｔｗがあるか否かを確認する（ステップＳ１２）。閾値以上となるビットパルス長Ｔｗがない場合（ステップＳ１２：Ｎｏ）、スタートビット検出部４は、ステップＳ１１に戻って処理を継続する。
【００４５】
閾値以上となるビットパルス長Ｔｗがある場合（ステップＳ１２：Ｙｅｓ）、スタートビット検出部４は、合計値が最大となるビットパルス長Ｔｗを選択する（ステップＳ１３）。
【００４６】
スタートビット検出部４は、合計値が最大のビットパルス長Ｔｗについて、スタートビット検出区間において、信号レベル「０」になるパルスの先頭のエッジ部分すなわち立下がりエッジおよび最後尾のエッジ部分すなわち立上がりエッジの間の中央部分が、スタートビット検出区間の中央にあるか否かを確認する（ステップＳ１４）。
【００４７】
信号レベル「０」になるパルスの先頭のエッジ部分および最後尾のエッジ部分の間の中央部分がスタートビット検出区間の中央にない場合（ステップＳ１４：Ｎｏ）、スタートビット検出部４は、バッファ３がサンプリングクロックのタイミングでサンプリング信号をシフトするまで待機する（ステップＳ１５）。
【００４８】
信号レベル「０」になるパルスの先頭のエッジ部分および最後尾のエッジ部分の間の中央部分がスタートビット検出区間の中央にある場合（ステップＳ１４：Ｙｅｓ）、スタートビット検出部４は、現在のタイミングのときのビットパルス長Ｔｗの範囲をスタートビットとして検出する（ステップＳ１６）。
【００４９】
なお、通信装置１０のスタートビット検出部４が、データ伝送方式がＮＲＺ方式の場合について説明したが、一例であり、ＲＺ方式およびＡＭＩ方式にも適用可能である。例えば、デューティ比が５０％のＲＺ方式の場合、図５に示すスタートビット検出区間５１は右側半分の８パルス分の大きさにする。スタートビット検出部４は、図８に示す処理と同様の処理を行うことにより、スタートビットのうち信号レベル「０」の部分を特定することができる。そのため、スタートビット検出部４は、デューティ比が５０％信号レベル「０」の部分に無信号状態の部分を付加することで、スタートビットの１ビット分の位置を検出することが可能である。
【００５０】
また、スタートビット検出部４は、図５に示すように、バッファ３に保持されているサンプリング信号の全てを対象にしてスタートビットを検出せず、サンプリング部２から入力されて、スタートビット検出区間５１にシフトされるまでの範囲を対象にしてスタートビットを検出してもよい。スタートビット検出区間５１のサンプリング信号５２の所で示すビットパルス長Ｔｗのうち、右側の方のビットパルス長Ｔｗについては、以前のタイミングで既にスタートビット検出の対象とされているため、対象から外されても問題ないと考えられるためである。これにより、スタートビット検出部４は、スタートビットを検出する処理負荷を低減することができる。
【００５１】
つづいて、通信装置１０のハードウェア構成について説明する。サンプリングクロック生成部１はサンプリングクロック生成回路により実現される。サンプリング部２はサンプリング回路により実現される。バッファ３はシフトレジスタを有する回路により実現される。ビット検定信号生成部５はビット検定信号生成回路により実現される。ビット検定部６はビット検定を実行する回路により実現される。スタートビット検出部４は、処理回路により実現される。すなわち、通信装置１０は、バッファ３に保持されたサンプリング信号からスタートビットを検出し、スタートビット検出信号を出力するための処理回路を備える。処理回路は、専用のハードウェアであってもよいし、メモリに格納されるプログラムを実行するＣＰＵ（Central  Processing  Unit）およびメモリであってもよい。
【００５２】
処理回路が専用のハードウェアである場合、処理回路は、例えば、単一回路、複合回路、プログラム化したプロセッサ、並列プログラム化したプロセッサ、ＡＳＩＣ（Application  Specific  Integrated  Circuit）、ＦＰＧＡ（Field  Programmable  Gate  Array）、またはこれらを組み合わせたものが該当する。通信装置１０の各機能を機能別に処理回路で実現してもよいし、各機能をまとめて処理回路で実現してもよい。
【００５３】
処理回路がＣＰＵおよびメモリで構成される場合、スタートビット検出部４の各機能は、ソフトウェア、ファームウェア、またはソフトウェアとファームウェアとの組み合わせにより実現される。ソフトウェアまたはファームウェアはプログラムとして記述され、メモリに格納される。処理回路では、メモリに記憶されたプログラムをＣＰＵが読み出して実行することにより、各機能を実現する。すなわち、通信装置１０は、スタートビット検出部４が処理回路により実行されるときに、バッファ３に保持されたサンプリング信号からスタートビットを検出するステップ、スタートビット検出信号を出力するステップが結果的に実行されることになるプログラムを格納するためのメモリを備える。また、これらのプログラムは、通信装置１０のスタートビット検出部４の手順および方法をコンピュータに実行させるものであるともいえる。ここで、ＣＰＵは、処理装置、演算装置、マイクロプロセッサ、マイクロコンピュータ、プロセッサ、またはＤＳＰ（Digital  Signal  Processor）などであってもよい。また、メモリとは、例えば、ＲＡＭ（Random  Access  Memory）、ＲＯＭ（Read  Only  Memory）、フラッシュメモリ、ＥＰＲＯＭ（Erasable  Programmable  ＲＯＭ）、ＥＥＰＲＯＭ（Electrically  ＥＰＲＯＭ）などの、不揮発性または揮発性の半導体メモリ、磁気ディスク、フレキシブルディスク、光ディスク、コンパクトディスク、ミニディスク、またはＤＶＤ（Digital  Versatile  Disc）などが該当する。
【００５４】
なお、通信装置１０のスタートビット検出部４の各機能について、一部を専用のハードウェアで実現し、一部をソフトウェアまたはファームウェアで実現するようにしてもよい。例えば、バッファ３に保持されたサンプリング信号からスタートビットを検出する機能については専用のハードウェアとしての処理回路でその機能を実現し、スタートビット検出信号を出力する機能についてはＣＰＵがメモリに格納されたプログラムを読み出して実行することによってその機能を実現することが可能である。
【００５５】
このように、処理回路は、専用のハードウェア、ソフトウェア、ファームウェア、またはこれらの組み合わせによって、上述の各機能を実現することができる。
【００５６】
以上説明したように、本実施の形態によれば、通信装置１０では、バッファ３が、通信信号がサンプリングクロックのタイミングでサンプリングされたサンプリング信号を保持し、スタートビット検出部４が、バッファ３内のパルスの信号レベルに基づいてバッファ３内でのスタートビットの範囲を決定し、無信号状態からスタートビット信号レベルになるエッジ部分およびスタートビット信号レベルから無信号状態になるエッジ部分のタイミングに基づいてスタートビットのタイミングを決定し、スタートビットを検出することとした。これにより、通信装置１０は、スタートビットの検出精度を向上することができ、また、スタートビット検出時のタイミングずれを低減することができる。
【００５７】
以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。
【符号の説明】
【００５８】
１  サンプリングクロック生成部、２  サンプリング部、３  バッファ、４  スタートビット検出部、５  ビット検定信号生成部、６  ビット検定部、１０  通信装置。
【図１】
0006632432.tif 000002
【図２】
0006632432.tif 000003
【図３】
0006632432.tif 000004
【図４】
0006632432.tif 000005
【図５】
0006632432.tif 000006
【図６】
0006632432.tif 000007
【図７】
0006632432.tif 000008
【図８】
0006632432.tif 000009