(57)【特許請求の範囲】
【請求項１】
複数の画素を有する固体撮像装置であって、
前記画素は、光電変換部と、前記光電変換部からの信号が入力される入力部を有する画素アンプと、リセット端子と前記入力部とを接続するスイッチとを含み、
前記固体撮像装置は、前記画素アンプからの信号が供給される信号線と、前記リセット端子に接続されたリセット線と、前記入力部の電圧をリセットするリセット部と、を備え、
前記リセット部は、第１期間において、前記入力部に第１電圧が与えられたことに応じて前記信号線に現れる第２電圧を保持する容量と、前記第１期間の後の第２期間において、前記容量によって保持された前記第２電圧に応じた第３電圧を前記リセット線を介して前記リセット端子に供給することによって前記スイッチを介して前記入力部をリセット電圧に設定する供給部と、を含み、
前記第１期間では、前記信号線と前記容量とが接続される一方で前記入力部と前記供給部とが切断され、前記第２期間では、前記入力部と前記供給部とが接続される一方で前記信号線と前記容量とが切断される、
ことを特徴とする固体撮像装置。
【請求項２】
前記容量は、第１端子および第２端子を含み、前記供給部は、差動増幅器を含み、前記差動増幅器は、前記第２端子に接続された第１入力端子、基準電圧が供給される第２入力端子、および、出力端子を有し、
前記第１期間では、前記第１端子が前記信号線に接続され、前記第２端子が前記出力端子に接続され、
前記第２期間では、前記第１端子および前記出力端子が前記リセット線に接続される、
ことを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記第２期間では、前記供給部は、前記第３電圧として、前記差動増幅器の入力オフセット電圧がキャンセルされた電圧を前記リセット端子に供給する、
ことを特徴とする請求項２に記載の固体撮像装置。
【請求項４】
前記第２電圧と前記第３電圧とが等しい、
ことを特徴とする請求項２に記載の固体撮像装置。
【請求項５】
前記第１期間では、前記リセット線および前記スイッチを介して前記入力部に前記第１電圧が与えられ、前記出力端子が前記第２端子に接続される、
ことを特徴とする請求項２乃至４のいずれか１項に記載の固体撮像装置。
【請求項６】
前記画素は、前記第１期間において、前記入力部に前記第１電圧を与える電圧供給部を更に備える、
ことを特徴とする請求項１乃至５のいずれか１項に記載の固体撮像装置。
【請求項７】
前記容量は、第１端子および第２端子を含み、前記供給部は、差動増幅器を含み、前記差動増幅器は、前記第１端子および前記第２端子の一方に接続される第１入力端子、基準電圧が供給される第２入力端子、および、出力端子を有し、
前記第１期間では、前記第１端子が前記信号線に接続され、前記第２端子が前記出力端子に接続され、
前記第２期間では、前記第１端子が前記第１入力端子に接続され、前記第２端子および前記出力端子が前記リセット線に接続される、
ことを特徴とする請求項１に記載の固体撮像装置。
【請求項８】
前記画素アンプは、ゲートが前記入力部に接続されたＭＯＳトランジスタで構成され、
前記第２期間では、前記供給部は、前記第３電圧として、前記画素アンプの出力において前記画素アンプの閾値電圧がキャンセルされる電圧を前記リセット端子に供給する、
ことを特徴とする請求項７に記載の固体撮像装置。
【請求項９】
前記画素アンプは、ゲートが前記入力部に接続されたＭＯＳトランジスタで構成され、前記画素は、前記入力部の電圧から前記ＭＯＳトランジスタの閾値電圧が差し引かれた電圧が前記信号線に出力されるように構成されている、
ことを特徴とする請求項１乃至８のいずれか１項に記載の固体撮像装置。
【請求項１０】
前記信号線に出力された信号を読み出す読出回路を更に備える、
ことを特徴とする請求項１乃至９のいずれか１項に記載の固体撮像装置。
【請求項１１】
前記読出回路は、前記リセット部によって前記入力部の電圧がリセットされてから蓄積期間が経過した後に、前記信号線に出力された信号を第１信号として読み出し、その後、前記リセット部によって前記入力部の電圧がリセットされた直後に前記信号線に出力された信号を第２信号として読み出し、前記第１信号と前記第２信号との差分を画素信号として出力する、
ことを特徴とする請求項１０に記載の固体撮像装置。
【請求項１２】
複数の画素を有する固体撮像装置であって、
前記画素は、光電変換部と、前記光電変換部からの信号が入力される入力部を有する画素アンプと、リセット端子と前記入力部とを接続する第１スイッチとを含み、
前記固体撮像装置は、前記画素アンプからの信号が供給される信号線と、前記リセット端子に接続されたリセット線と、前記入力部の電圧をリセットするリセット部と、を備え、
前記リセット部は、
第１入力端子、参照電圧が供給される第２入力端子、および、前記リセット線に接続された出力端子を有する差動増幅器と、
第１端子、および、前記第１入力端子と接続された第２端子を有する容量と、
前記信号線と前記第１端子との接続を制御する第２スイッチと、
前記第１端子と前記リセット線との接続を制御する第３スイッチと、
前記第２端子と前記リセット線との接続を制御する第４スイッチと、を有する、
ことを特徴とする固体撮像装置。
【請求項１３】
請求項１乃至１２のいずれか１項に記載の固体撮像装置と、
前記固体撮像装置から出力される信号を処理する処理部と、
を備えることを特徴とする撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置および撮像装置に関する。
【背景技術】
【０００２】
特許文献１には、リセットノイズを低減する機能を有するＣＭＯＳ固体撮像装置が記載されている。特許文献１に記載されたＣＭＯＳ固体撮像装置は、画素とアンプとを有し、画素は、フォトダイオードと、ソースフォロアと、リセットトランジスタと、選択トランジスタとを含む。アンプの非反転入力端子にはリセット参照電圧が供給され、反転入力端子には選択トランジスタが接続され、出力端子はリセットトランジスタの主電極に接続されている。フォトダイオードのリセットにおいて、画素から選択トランジスタを介して出力されるレベルをアンプによってリセットトランジスタに負帰還することによってリセットノイズが低減される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許６７７７６６０号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に記載された構成では、画素のソースフォロア、選択トランジスタおよびリセットトランジスタと、画素外に配置されたアンプとが負帰還回路を構成している。このような構成では、負帰還回路が発振しやすいという問題がある。負帰還回路が発振した状態では、フォトダイオードを所望電圧にリセットすることができない。また、発振が抑えられるように設計がなされた場合であっても、アンプからの出力が安定するために長時間を要する。出力が不安定な状態では、フォトダイオードを所望電圧にリセットすることはできない。特に、高速に信号を読み出すことが求められる用途においては、リセットのために割り当てられる時間は短いので、このような問題がより顕在化しうる。
【０００５】
本発明は、上記の課題認識を契機としてなされたものであり、リセット時の発振を防止するために有利な技術を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の１つの側面は、複数の画素を有する固体撮像装置に係り、各画素は、光電変換部と、前記光電変換部からの信号が入力される入力部を有する画素アンプと、リセット端子と前記入力部とを接続するスイッチとを含み、前記固体撮像装置は、前記画素アンプからの信号が供給される信号線と、前記リセット端子に接続されたリセット線と、前記入力部の電圧をリセットするリセット部とを備える。前記リセット部は、第１期間において、前記入力部に第１電圧が与えられたことに応じて前記信号線に現れる第２電圧を保持する容量と、前記第１期間の後の第２期間において、前記容量によって保持された前記第２電圧に応じた第３電圧を前記リセット線を介して前記リセット端子に供給することによって前記スイッチを介して前記入力部をリセット電圧に設定する供給部とを含む。前記第１期間では、前記信号線と前記容量とが接続される一方で前記入力部と前記供給部とが切断され、前記第２期間では、前記入力部と前記供給部とが接続される一方で前記信号線と前記容量とが切断される。
【発明の効果】
【０００７】
本発明によれば、リセット時の発振を防止するために有利な技術が提供される。
【図面の簡単な説明】
【０００８】
【図１】本発明の第１実施形態の画素およびリセット部の構成を示す図。
【図２】本発明の第１、第４実施形態の画素の駆動方法を示す図。
【図３】本発明の第１実施形態における信号の伝達関数を表すグラフ。
【図４】本発明の第２実施形態の画素およびリセット部の構成を示す図。
【図５】本発明の第２実施形態の画素の駆動方法を示す図。
【図６】本発明の第３実施形態による画素リセット回路の構成を示す図である。
【図７】本発明の第４実施形態の画素およびリセット部の構成を示す図。
【図８】本発明の１つの実施形態の固体撮像装置の動作を示す図。
【図９】本発明の１つの実施形態の固体撮像装置の動作を示す図。
【発明を実施するための形態】
【０００９】
以下、添付図面を参照しながら本発明をその例示的な実施形態を通して説明する。
【００１０】
図８には、本発明の１つの実施形態の固体撮像装置１００の構成が示されている。固体撮像装置１００は、画素アレイ２０と、リセット回路３０、行選択回路４０、読出回路５０、マルチプレクサ６０、列選択回路７０および出力回路８０を備えうる。画素アレイ２０は、複数の行および複数の列を構成するように複数の画素ＰＩＸが配列されて構成される。行方向は、画素アレイ２０における行に平行な方向であり、列方向は、画素アレイ２０における列に平行な方向である。固体撮像装置１００は、複数の信号線６および複数のリセット線１４（図８では図示を省略）を備え、複数の信号線６および複数のリセット線１４は、画素アレイ２０を列方向に横切るように配置されている。画素アレイ２０の１つの列に対して１つの信号線６（図８では図示を省略）および１つのリセット線１４が配置されている。
【００１１】
リセット回路３０は、複数のリセット部３１と、リセット制御部３２とを含みうる。各リセット部３１は、それに対応する列の複数の画素ＰＩＸのうち行選択回路４０によって選択された画素ＰＩＸの光電変換部の電圧をリセットする。画素アレイ２０の１つの列に対して１つのリセット部３１が設けられる。リセット制御部３２は、制御パルスΦ１、／Φ１、Φ２、Φ３、Φ４、／Φ４を発生する。／Φ１は、Φ１を反転させた反転信号である。
【００１２】
行選択回路４０は、画素アレイ２０の行を選択し、選択した行の画素ＰＩＸを制御する。より具体的には、行選択回路４０は、画素アレイ２０の複数の行１〜ｎから選択された行の選択信号ΦＳＥＬｘ（ｘ＝１〜ｎ）を活性化する。また、行選択回路４０は、リセット回路３０のリセット制御部３２が発生するΦ１、／Φ１を受けて、複数の行１〜ｎから選択された行に対してΦ１、／Φ１と同一論理のΦ１’ｘ、／Φ１’ｘを出力する。あるいは、行選択回路４０は、リセット回路３０のリセット制御部３２が発生するΦ１を受けて、複数の行１〜ｎから選択された行に対してΦ１と同一論理のΦ１’ｘと、Φ１’ｘを反転させた／Φ１’ｘとを出力する。Φ１’ｘは、例えば、Φ１とΦＳＥＬｘとの論理積であり、／Φ１’ｘは、例えば、／Φ１とΦＳＥＬｘとの論理積である。なお、以下の説明において、画素ＰＩＸの構成および駆動を説明する際には、簡単化のために、ΦＳＥＬｘ、Φ１’ｘ、／Φ１’ｘの代わりに、ΦＳＥＬ、Φ１’、／Φ１’と記載する。
【００１３】
読出回路５０は、複数の読出部５１を含みうる。画素アレイ２０の１つの列に対して１つの読出部５１が設けられる。各読出部５１は、それに対応する列の複数の画素ＰＩＸのうち行選択回路４０によって選択された画素ＰＩＸの信号を信号線６を介して読み出す。ここで、各読出部５１は、入射光を画素ＰＩＸの光電変換部が光電変換する蓄積時間の経過の時点で画素ＰＩＸから信号（第１信号）を読み出し、画素ＰＩＸの光電変換部の電圧をリセットした直後に画素ＰＩＸから信号（第２信号）を読み出すように構成されうる。そして、各読出部５１は、第１信号と第２信号との差分を画素信号として出力するように構成されうる。このような動作は、ＣＤＳ（相関二重サンプリング）と呼ばれる。
【００１４】
列選択回路７０は、画素アレイ２０の列を選択する。マルチプレクサ６０は、読出回路５０の複数の読出部５１のうち列選択回路７０によって選択された列に対応する読出部５１から出力される信号を選択して出力回路８０に出力する。出力回路８０は、マルチプレクサ６０から出力される信号を増幅して出力する。ここで、前述のＣＤＳは、出力回路８０によってなされてもよい。この場合、各読出部５１は、第１信号と第２信号とを出力し、出力回路８０において、第１信号と第２信号との差分が演算されうる。
【００１５】
図９に示されるように、固体撮像装置１００の画素アレイ２０の各行の駆動の１サイクルは、第１リセット動作期間Ｐ１、蓄積期間Ｐ２、第１読出期間Ｐ３、第２リセット動作期間Ｐ４、第２読出期間Ｐ５を含みうる。画素アレイ２０の複数の行は、ローリングシャッター方式で駆動されうる。
【００１６】
図１（ａ）には、第１実施形態の画素ＰＩＸおよびリセット部３１の構成が示されている。図２には、図１（ａ）の構成の駆動方法が示されている。画素ＰＩＸは、光電変換部（例えば、フォトダイオード）３、画素アンプ４、スイッチ２、選択部５、電圧供給部１および共通ノード１３を含む。共通ノード１３は、フローティングディフュージョンとも呼ばれ、電荷を保持する容量として機能する。共通ノード１３には、光電変換部３によって発生した電荷に応じた電圧が現れる。画素アンプ４は、光電変換部３からの信号が入力される入力部ＡＩＮを有する。具体的には、画素アンプ４は、入力部ＡＩＮとしてのゲートが共通ノード１３に接続されたＭＯＳトランジスタで構成されうる。画素アンプ４を構成するＭＯＳトランジスタのドレイン（またはソース）には、電源電圧ＶＤＤが供給され、ソース（またはドレイン）は、選択部５に接続されうる。信号線６には、不図示の電流源が接続されていて、画素アンプ４は、ソースフォロワーとして動作する。
【００１７】
選択部５は、選択信号ΦＳＥＬの活性化（行の選択）に応答して画素アンプ４と信号線６とを接続する。選択部５は、ゲートに選択信号ΦＳＥＬが供給されるＭＯＳトランジスタで構成さうる。選択部５は、省略されうる構成要素であり、選択部５が省略された構成においては、画素アンプ４のバイアスを制御することによって画素ＰＩＸの選択・非選択を制御することができる。例えば、選択すべき行の画素ＰＩＸの画素アンプ４のドレインには電源電圧ＶＤＤを供給し、選択しない行の画素のＰＩＸの画素アンプ４のドレインには画素アンプ４をオンさせない電圧（例えば、０Ｖ）を供給すればよい。
【００１８】
スイッチ２は、制御信号／Φ１’の活性化に応答してリセット端子ＲＴと共通ノード１３（画素アンプ４の入力部ＡＩＮ）とを接続する。スイッチ２は、ゲートが制御信号／Φ１’に接続されたＭＯＳトランジスタで構成されうる。リセット端子ＲＴには、リセット線１４が接続されている。電圧供給部１は、共通ノード１３（入力部ＡＩＮ）に第１電圧（電源電圧ＶＤＤ）を与える。電圧供給部１は、例えば、電源電圧ＶＤＤと共通ノード１３とを制御信号／Φ１’の活性化に応答して接続するスイッチで構成されうる。制御信号Φ１’ｘ、／Φ１’ｘの活性時の電圧は、電源電圧ＶＤＤ＋Ｖｔｈよりも十分に高い。Ｖｔｈは、スイッチ２、電圧供給部１、画素アンプ４および選択部５をそれぞれ構成するＭＯＳトランジスタの閾値電圧である。
【００１９】
リセット部３１は、容量（クランプ容量）８および供給部ＶＳを含みうる。容量８は、第１端子８１および第２端子８２を有する。供給部ＶＳは、差動増幅器１５を含みうる。差動増幅器１５は、反転入力端子（第１入力端子）１１、非反転入力端子１２（第２入力端子）および出力端子１９を有する。非反転入力端子１２には、基準電圧Ｖｒｅｆが供給される。供給部ＶＳは、リセット線１４を介して画素ＰＩＸのリセット端子ＲＴにリセットのための電圧を供給する。供給部ＶＳは、その他、スイッチ７、９、１０を含みうる。スイッチ７は、制御信号Φ２で制御され、スイッチ９は、制御信号Φ３で制御され、スイッチ１０は、制御信号Φ１で制御される。スイッチ７は、信号線６に対して直列に配置されている。即ち、スイッチ７は、信号線６と容量８とを接続または切断することができるように配置されている。スイッチ９は、差動増幅器１５の出力端子１９と容量８の第１端子８１とを接続または切断することができるように配置されている。スイッチ１０は、差動増幅器１５の出力端子１９と容量８の第２端子８２とを接続または切断することができるように配置されている。
【００２０】
図２において、時刻Ｔ１〜Ｔ２はクランプ期間（第１期間）であり、クランプ期間の後の時刻Ｔ３〜Ｔ４はリセット期間（第２期間）である。時刻Ｔ１〜Ｔ４、即ちクランプ期間およびリセット期間を含む期間をリセット動作期間と呼ぶ。リセット動作期間に続いて、蓄積期間が開始されうる。図２には示されていないが、蓄積期間の後に、読出回路５０によって画素ＰＩＸから第１信号が読み出される読出期間が続きうる。更には、読出期間の後に、リセット動作期間を経て第２信号の読み出しのための読出期間を設けてもよい。選択信号ΦＳＥＬは、リセット動作期間および読出期間に活性化される。
【００２１】
図１（ｂ）を参照してクランプ期間（Ｔ１〜Ｔ２）の動作を説明する。選択信号ΦＳＥＬがハイレベル（活性レベル）にされた状態で、制御信号Φ１、Φ１’、Φ２がハイレベル（活性レベル）になり、電圧供給部１およびスイッチ７、１０がオンする。一方、制御信号Φ１’の反転信号／Φ１’が供給されるスイッチ２はオフしている。電圧供給部１がオンしているので、共通ノード１３（入力部ＡＩＮ）の電圧は電源電圧ＶＤＤに等しくなる。画素アンプ４は、ソースフォロワーとして動作するので、信号線６の電圧は、共通ノード１３の電圧ＶＤＤから画素アンプ４の閾値電圧Ｖｔｈを差し引いた電圧（ＶＤＤ−Ｖｔｈ）になる。スイッチ７もオンしているので、容量８の第１端子８１の電圧も（ＶＤＤ−Ｖｔｈ）になる。
【００２２】
また、スイッチ１０もオンしているので、反転入力端子１１と出力端子１９とが接続され、差動増幅器１５は、電圧フォロワーとして動作する。反転入力端子１１の電圧は、非反転入力端子１２に与えられる参照電圧Ｖｒｅｆに差動増幅器１５の入力オフセット電圧Ｖｏｆｆを足した電圧（Ｖｒｅｆ＋Ｖｏｆｆ）になる。
【００２３】
したがって、容量８の第１端子８１−第２端子８２間の電圧は、式（１）で示される電圧となる。
【００２４】
（ＶＤＤ−Ｖｔｈ）−（Ｖｒｅｆ＋Ｖｏｆｆ）  ・・・式（１）
図１（ｃ）を参照してリセット期間（Ｔ３〜Ｔ４）の動作を説明する。選択信号ΦＳＥＬが引き続きハイレベル（活性化レベル）にされた状態で、制御信号Φ１、Φ１’、Φ２はローレベルになり、制御信号Φ３はハイレベルに移行する。したがって、電圧供給部１、スイッチ７、１０はオフし、スイッチ２、９はオンする。容量８は、クランプ期間における第１端子８１−第２端子８２間の電圧（式（１）で示される電圧）に対応する電荷を保持しているので、第１端子８１−第２端子８２間の電圧も式（１）で示される電圧のままである。
【００２５】
したがって、リセット線１４の電圧は、式（２）で示される電圧になる。式（２）において、入力オフセット電圧Ｖｏｆｆがキャンセルされていることが分かる。
【００２６】
Ｖｒｅｆ＋Ｖｏｆｆ＋｛（ＶＤＤ−Ｖｔｈ）−（Ｖｒｅｆ＋Ｖｏｆｆ）｝
＝ＶＤＤ−Ｖｔｈ
・・・式（２）
スイッチ２がオンしているので、共通ノード１３（入力部ＡＩＮ）の電圧も式（２）で示される電圧と等しくなる。つまり、共通ノード１３（入力部ＡＩＮ）は、式（２）で示される電圧にリセットされる。この状態、即ちリセット状態における信号線６の電圧は、共通ノード１３の電圧から画素アンプ４の閾値電圧Ｖｔｈを引いた電圧であるので、式（３）で示される。
【００２７】
（ＶＤＤ＋Ｖｔｈ）−Ｖｔｈ＝ＶＤＤ−２×Ｖｔｈ  ・・・式（３）
式（２）で示されるリセット時の共通ノード１３の電圧（つまり、リセット電圧）、および、式（３）で示されるリセット時の信号線６の電圧は、変動要素である入力オフセット電圧Ｖｏｆｆを含まない。よって、リセット電圧は、列間での差動増幅器１５の入力オフセット電圧Ｖｏｆｆのばらつきの影響を受けない。
【００２８】
以上の動作を要約すると、クランプ期間（第１期間）において、リセット部３１の容量８は、共通ノード１３（入力部ＡＩＮ）に第１電圧（ＶＤＤ）が与えられたことに応じて信号線６に現れる第２電圧（ＶＤＤ−Ｖｔｈ）を保持する。そして、クランプ期間（第１期間）の後のリセット期間（第２期間）において、供給部ＶＳは、容量８によって保持された第２電圧（ＶＤＤ−Ｖｔｈ）に応じた第３電圧（ＶＤＤ−Ｖｔｈ）をリセット線１４を介してリセット端子ＲＴに供給する。これによって、スイッチ２を介して共通ノード１３がリセット電圧（ＶＤＤ−Ｖｔｈ）に設定される。
【００２９】
第１実施形態では、クランプ期間（第１期間）では、信号線６と容量８とがスイッチ７によって接続される一方で、共通ノード１３（入力部ＩＡＮ）と供給部ＶＳとがスイッチ２によって切断される。リセット期間（第２期間）では、共通ノード１３（入力部ＩＡＮ）と供給部ＶＳとがスイッチ２によって接続される一方で、信号線６と容量８とがスイッチ７によって切断される。したがって、クランプ期間およびリセット期間を含むリセット動作期間において、画素ＰＩＸおよびリセット部３１とで負帰還回路が形成されることはない。よって、リセット動作期間に発振が起こることが防止される。
【００３０】
以上の議論は、ある低い周波数範囲のランダムノイズに対しても成り立ち、画素アンプ４、選択部５、差動増幅器１５が発生するランダムノイズを削減して共通ノード１３（入力部ＡＩＮ）および信号線６の電圧を設定することができる。
【００３１】
上記低周波数ノイズの低減効果は図２のタイミング図における時刻Ｔ２とＴ４の時間差（Ｔ４−Ｔ２）に依存し、以下の式で伝達関数が表される。
【００３２】
｜２×ＳＩＮ｛（π×ｆ×（Ｔ４−Ｔ２）｝｜  ・・・式（４）
図３は、式（４）をグラフにしたものである。図３から分かるように、低い周波数における伝達関数が低いので、ランダムノイズの低周波成分が抑制される。
【００３３】
図４（ａ）には、第２実施形態の画素ＰＩＸおよびリセット部３１の構成が示されている。図５には、図４（ａ）の構成の駆動方法が示されている。第２実施形態として言及しない事項は、第１実施形態に従いうる。第２実施形態では、第１実施形態の電圧供給部１に相当する構成が画素ＰＩＸではなく、リセット部３１に配置されている。第２実施形態では、電圧供給部１を画素ＰＩＸごとに設ける必要がない。制御信号Φ１、Φ１’、Φ２、Φ３の駆動は、第１実施形態とは異なり、また、制御信号Φ４、／Φ４が追加されている。また、スイッチ２には、制御信号Φ１が供給される。
【００３４】
供給部５１は、スイッチ７、９、１０に加えて、スイッチ２２、電圧供給部２１および電源１６を有する。電圧供給部２１は、リセット線１４と電源１６とを接続または切断することができるように配置されている。スイッチ２２は、リセット線１４と供給部ＶＳとを接続または切断することができるように配置されている。
【００３５】
図５において、時刻Ｔ１〜Ｔ２はクランプ期間（第１期間）であり、クランプ期間の後の時刻Ｔ３〜Ｔ４はリセット期間（第２期間）である。時刻Ｔ１〜Ｔ４、即ちクランプ期間およびリセット期間を含む期間をリセット動作期間と呼ぶ。リセット動作期間に続いて、蓄積期間が開始されうる。図５には示されていないが、蓄積期間の後に、読出回路５０によって画素ＰＩＸから第１信号が読み出される読出期間が続きうる。更には、読出期間の後に、リセット動作期間を経て第２信号の読み出しのための読出期間を設けてもよい。選択信号ΦＳＥＬは、リセット動作期間および読出期間に活性化される。
【００３６】
図５（ｂ）を参照してクランプ期間（Ｔ１〜Ｔ２）の動作を説明する。選択信号ΦＳＥＬがハイレベル（活性レベル）にされた状態で、制御信号Φ１、Φ２、Φ４がハイレベル（活性レベル）になり、電圧供給部１およびスイッチ７、１０がオンする。一方、制御信号Φ４が供給されるスイッチ２２はオフしている。電圧供給部２１がオンしているので、共通ノード１３（入力部ＡＩＮ）の電圧は、電源１６から供給される電圧ＶＭに等しくなる。画素アンプ４は、ソースフォロワーとして動作するので、信号線６の電圧は、共通ノード１３の電圧ＶＭから画素アンプ４の閾値電圧Ｖｔｈを引いた電圧（ＶＭ−Ｖｔｈ）になる。スイッチ７もオンしているので、容量８の第１端子８１の電圧も（ＶＭ−Ｖｔｈ）になる。
【００３７】
また、スイッチ１０もオンしているので、反転入力端子１１と出力端子１９とが接続され、差動増幅器１５は、電圧フォロワーとして動作する。反転入力端子１１の電圧は、非反転入力端子１２に与えられる参照電圧Ｖｒｅｆに差動増幅器１５の入力オフセット電圧Ｖｏｆｆを足した電圧（Ｖｒｅｆ＋Ｖｏｆｆ）になる。
【００３８】
したがって、容量８の第１端子８１−第２端子８２間の電圧は、式（５）で示される電圧となる。
【００３９】
（ＶＭ−Ｖｔｈ）−（Ｖｒｅｆ＋Ｖｏｆｆ）  ・・・式（５）
図５（ｃ）を参照してリセット期間（Ｔ３〜Ｔ４）の動作を説明する。選択信号ΦＳＥＬが引き続きハイレベル（活性化レベル）にされた状態で、制御信号Φ２、Φ４はローレベルになり、制御信号Φ３はハイレベルに移行する。したがって、電圧供給部２１、スイッチ７、１０はオフし、スイッチ２２、９はオンする。容量８は、クランプ期間における第１端子８１−第２端子８２間の電圧（式（５）で示される電圧）に対応する電荷を保持しているので、第１端子８１−第２端子８２間の電圧も式（５）で示される電圧のままである。
【００４０】
したがって、リセット線１４の電圧は、式（６）で示される電圧になる。式（６）において、入力オフセット電圧Ｖｏｆｆがキャンセルされていることが分かる。
【００４１】
Ｖｒｅｆ＋Ｖｏｆｆ＋｛（ＶＭ−Ｖｔｈ）−（Ｖｒｅｆ＋Ｖｏｆｆ）｝
＝ＶＭ−Ｖｔｈ
・・・式（６）
スイッチ２がオンしているので、共通ノード１３（入力部ＡＩＮ）の電圧も式（６）で示される電圧と等しくなる。つまり、共通ノード１３（入力部ＡＩＮ）は、式（６）で示される電圧にリセットされる。この状態、即ちリセット状態における信号線６の電圧は、共通ノード１３の電圧から画素アンプ４の閾値電圧Ｖｔｈを引いた電圧であるので、式（７）で示される。
【００４２】
（ＶＭ＋Ｖｔｈ）−Ｖｔｈ＝ＶＭ−２×Ｖｔｈ  ・・・式（７）
式（６）で示されるリセット時の共通ノード１３の電圧（つまり、リセット電圧）、および、式（７）で示されるリセット時の信号線６の電圧は、変動要素であるＶｏｆｆを含まない。よって、リセット電圧は、列間での差動増幅器１５の入力オフセット電圧Ｖｏｆｆのばらつきの影響を受けない。
【００４３】
以上の動作を要約すると、クランプ期間（第１期間）において、リセット部３１の容量８は、共通ノード１３（入力部ＡＩＮ）に第１電圧（ＶＭ）が与えられたことに応じて信号線６に現れる第２電圧（ＶＭ−Ｖｔｈ）を保持する。そして、クランプ期間（第１期間）の後のリセット期間（第２期間）において、供給部ＶＳは、容量８によって保持された第２電圧（ＶＭ−Ｖｔｈ）に応じた第３電圧（ＶＭ−Ｖｔｈ）をリセット線１４を介してリセット端子ＲＴに供給する。これによって、スイッチ２を介して共通ノード１３がリセット電圧（ＶＭ−Ｖｔｈ）に設定される。
【００４４】
第２実施形態では、クランプ期間（第１期間）では、信号線６と容量８とがスイッチ７によって接続される一方で、共通ノード１３（入力部ＩＡＮ）と供給部ＶＳとがスイッチ２によって切断される。リセット期間（第２期間）では、共通ノード１３（入力部ＩＡＮ）と供給部ＶＳとがスイッチ２、２２によって接続される一方で、信号線６と容量８とがスイッチ７によって切断される。したがって、クランプ期間およびリセット期間を含むリセット動作期間において、画素ＰＩＸおよびリセット部３１とで負帰還間回路が形成されることはない。よって、リセット動作期間に発振が起こることが防止される。第２実施形態においても、第１実施形態と同様の低周波ノイズの低減効果がある。
【００４５】
図６には、第３実施形態の画素ＰＩＸおよびリセット部３１の構成が示されている。第３実施形態は、第１実施形態の光電変換部３を光電変換膜３’で置き換えたものである。光電変換膜３’は、入射光に応じた電流を共通ノード１３に供給する。第３実施形態の動作は、第１実施形態と同じである。選択部５は、削除することができ、この場合には、画素アンプ４のバイアスを制御することによって画素ＰＩＸの選択・非選択を制御することができる。例えば、選択すべき行の画素ＰＩＸの画素アンプ４のドレインには、電源電圧ＶＤＤを供給し、選択しない行の画素のＰＩＸの画素アンプ４のドレインには画素アンプ４をオンさせない電圧（例えば、０Ｖ）を供給すればよい。
【００４６】
図７（ａ）には、第４実施形態の画素ＰＩＸおよびリセット部３１の構成が示されている。図２には、図７に示す構成の駆動方法が示されている。第４実施形態として言及しない事項は、第１実施形態に従いうる。第４実施形態は、スイッチ７、９、１０の配置が第１実施形態と異なる。差動増幅器１５の反転入力端子（第１入力端子）１１が容量８の第１端子８１および第２端子８２の一方に選択的に接続されるようにスイッチ９、１０が配置されている。スイッチ７は、信号線６と供給部ＶＳとを接続または切断することができるように配置されている。スイッチ７は、制御信号Φ２で制御され、スイッチ９は、制御信号Φ３で制御され、スイッチ１０は、制御信号Φ１で制御される。
【００４７】
第１実施形態と同様に、時刻Ｔ１〜Ｔ２はクランプ期間（第１期間）であり、クランプ期間の後の時刻Ｔ３〜Ｔ４はリセット期間（第２期間）である。時刻Ｔ１〜Ｔ４、即ちクランプ期間およびリセット期間を含む期間をリセット動作期間と呼ぶ。リセット動作期間に続いて、蓄積期間が開始されうる。蓄積期間の後に、読出回路５０によって画素ＰＩＸから第１信号が読み出される読出期間が続きうる。更には、読出期間の後に、リセット動作期間を経て第２信号の読み出しのための読出期間を設けてもよい。選択信号ΦＳＥＬは、リセット動作期間および読出期間に活性化される。
【００４８】
図７（ｂ）を参照してクランプ期間（Ｔ１〜Ｔ２）の動作を説明する。選択信号ΦＳＥＬがハイレベル（活性レベル）にされた状態で、制御信号Φ１、Φ１’、Φ２がハイレベル（活性レベル）になり、電圧供給部１およびスイッチ７、１０がオンする。一方、制御信号Φ１’の反転信号／Φ１’が供給されるスイッチ２はオフしている。電圧供給部１がオンしているので、共通ノード１３（入力部ＡＩＮ）の電圧は電源電圧ＶＤＤに等しくなる。画素アンプ４は、ソースフォロワーとして動作するので、信号線６の電圧は、共通ノード１３の電圧ＶＤＤから画素アンプ４の閾値電圧Ｖｔｈを引いた電圧（ＶＤＤ−Ｖｔｈ）になる。スイッチ７もオンしているので、容量８の第１端子８１の電圧も（ＶＤＤ−Ｖｔｈ）になる。
【００４９】
また、スイッチ１０もオンしているので、反転入力端子１１と出力端子１９とが接続され、差動増幅器１５は、電圧フォロワーとして動作する。反転入力端子１１の電圧は、非反転入力端子１２に与えられる参照電圧Ｖｒｅｆに差動増幅器１５の入力オフセット電圧Ｖｏｆｆを足した電圧（Ｖｒｅｆ＋Ｖｏｆｆ）になる。
【００５０】
したがって、容量８の第１端子８１−第２端子８２間の電圧は、式（８）で示される電圧となる。
【００５１】
（ＶＤＤ−Ｖｔｈ）−（Ｖｒｅｆ＋Ｖｏｆｆ）  ・・・式（８）
図７（ｃ）を参照してリセット期間（Ｔ３〜Ｔ４）の動作を説明する。選択信号ΦＳＥＬが引き続きハイレベル（活性化レベル）にされた状態で、制御信号Φ１、Φ１’、Φ２はローレベルになり、制御信号Φ３はハイレベルに移行する。したがって、電圧供給部１、スイッチ７、１０はオフし、スイッチ２、９はオンする。容量８の第１端子８１は、差動増幅器１５の反転入力端子（第１入力端子）１１に接続され、容量８の第２端子８２は、差動増幅器１５の非反転入力端子（第２入力端子）１２に接続される。この点は、第１実施形態と異なる。
【００５２】
容量８は、クランプ期間における第１端子８１−第２端子８２間の電圧（式（８）で示される電圧）に対応する電荷を保持しているので、第１端子８１−第２端子８２間の電圧も式（８）で示される電圧のままである。
【００５３】
したがって、リセット線１４の電圧は、式（９）で示される電圧になる。
【００５４】
Ｖｒｅｆ＋Ｖｏｆｆ−｛（ＶＤＤ−Ｖｔｈ）−（Ｖｒｅｆ＋Ｖｏｆｆ）｝
＝２×（Ｖｒｅｆ＋Ｖｏｆｆ）−（ＶＤＤ−Ｖｔｈ）
・・・式（９）
スイッチ２がオンしているので、共通ノード１３（入力部ＡＩＮ）の電圧も式（９）で示される電圧と等しくなる。つまり、共通ノード１３（入力部ＡＩＮ）は、式（９）で示される電圧にリセットされる。この状態、即ちリセット状態における信号線６の電圧は、共通ノード１３の電圧から画素アンプ４の閾値電圧Ｖｔｈを引いた電圧であるので、式（１０）で示される。
【００５５】
２×（Ｖｒｅｆ＋Ｖｏｆｆ）−（ＶＤＤ−Ｖｔｈ）−Ｖｔｈ
＝２×（Ｖｒｅｆ＋Ｖｏｆｆ）−ＶＤＤ
・・・式（１０）
式（１０）において、閾値電圧Ｖｔｈがキャンセルされていることが分かる。即ち、式（１０）で示されるリセット時の信号線６の電圧は、ばらつき要素である閾値電圧Ｖｔｈを含まない。よって、リセット電圧は、列間での画素アンプ４の閾値電圧のばらつきの影響を受けない。
【００５６】
以上の動作を要約すると、クランプ期間（第１期間）において、リセット部３１の容量８は、共通ノード１３（入力部ＡＩＮ）に第１電圧（ＶＤＤ）が与えられたことに応じて信号線６に現れる第２電圧（ＶＤＤ−Ｖｔｈ）を保持する。そして、クランプ期間（第１期間）の後のリセット期間（第２期間）に、供給部ＶＳは、容量８で保持された第２電圧（ＶＤＤ−Ｖｔｈ）に応じた第３電圧（２×（Ｖｒｅｆ＋Ｖｏｆｆ）−（ＶＤＤ−Ｖｔｈ））をリセット線１４を介してリセット端子ＲＴに供給する。これによって、スイッチ２を介して共通ノード１３がリセット電圧（２×（Ｖｒｅｆ＋Ｖｏｆｆ）−（ＶＤＤ−Ｖｔｈ））に設定され、信号線６がリセット電圧（２×（Ｖｒｅｆ＋Ｖｏｆｆ）−ＶＤＤ）に設定される。
【００５７】
第２実施形態では、クランプ期間（第１期間）では、信号線６と容量８とがスイッチ７によって接続される一方で、共通ノード１３（入力部ＩＡＮ）と供給部ＶＳとがスイッチ２によって切断される。リセット期間（第２期間）では、共通ノード１３（入力部ＩＡＮ）と供給部ＶＳとがスイッチ２によって接続される一方で、信号線６と容量８とがスイッチ７によって切断される。したがって、クランプ期間およびリセット期間を含むリセット動作機構において、画素ＰＩＸおよびリセット部３１とで負帰還回路が形成されることはない。よって、リセット動作期間に発振が起こることが防止される。
【００５８】
ここで、第４実施形態の固体撮像装置１００におけるノイズの低減効果について検証する。図９に示されるように、画素アレイ２０の各行の駆動の１サイクルが第１リセット動作期間Ｐ１、蓄積期間Ｐ２、第１読出期間Ｐ３、第２リセット動作期間Ｐ４、第２読出期間Ｐ５を含む場合を考える。クランプ期間およびリセット期間を含む第１リセット期間Ｐ１の終了によって蓄積期間Ｐ２が開始し、第１読出期間Ｐ３において、蓄積期間Ｐ２において光電変換によって発生した電荷に応じた第１信号が読出回路５０によって読み出される。その後、クランプ期間およびリセット期間を含む第２リセット動作期間Ｐ４において画素ＰＩＸの光電変換部３の電圧がリセットされる。次いで、第２読出期間Ｐ５において、第２リセット動作期間Ｐ４におけるリセット動作の直後の信号が第２信号として読出回路５０によって読み出される。
【００５９】
まず、第１リセット動作期間Ｐ１のクランプ期間において共通ノード１３（入力部ＡＩＮ）の電圧がＶＤＤ＋Ｎ１に設定される。ここで、Ｎ１は、ｋＴＣノイズ等のランダムノイズである。この場合、リセット期間にリセット線１４に現れる電圧は、式（９）より、２×（Ｖｒｅｆ＋Ｖｏｆｆ）−（ＶＤＤ＋Ｎ１−Ｖｔｈ）となる。この時、共通ノード１３（入力部ＡＩＮ）に設定される電圧（リセット電圧）は、２×（Ｖｒｅｆ＋Ｖｏｆｆ）−（ＶＤＤ＋Ｎ１−Ｖｔｈ）＋Ｎ２となる。ここで、Ｎ２は、ｋＴＣノイズ等のランダムノイズである。クランプ期間とリセット期間との時間間隔が短いので、実質的に、Ｎ１＝Ｎ２である。よって、リセット電圧は、２×（Ｖｒｅｆ＋Ｖｏｆｆ）−（ＶＤＤ−Ｖｔｈ）となり、ランダムノイズの影響が低減される。
【００６０】
蓄積期間Ｐ２を経て第１読出期間Ｐ３で読出回路５０によって読み出される第１信号は、式（１０）より、２×Ａ×（（Ｖｒｅｆ＋Ｖｏｆｆ）−ＶＤＤ＋Ｖｓｉｇ）となる。ここで、Ａは読出回路５０の増幅率、Ｖｓｉｇは、入射光に対応する電荷によって信号線６に現れる信号である。
【００６１】
第２リセット動作期間Ｐ４のクランプ期間において共通ノード１３（入力部ＡＩＮ）の電圧がＶＤＤ＋Ｎ３に設定される。ここで、Ｎ３は、ｋＴＣノイズ等のランダムノイズである。この場合、リセット期間にリセット線１４に現れる電圧は、式（９）より、２×（Ｖｒｅｆ＋Ｖｏｆｆ）−（ＶＤＤ＋Ｎ３−Ｖｔｈ）となる。この時、共通ノード１３（入力部ＡＩＮ）に設定される電圧（リセット電圧）は、２×（Ｖｒｅｆ＋Ｖｏｆｆ）−（ＶＤＤ＋Ｎ３−Ｖｔｈ）＋Ｎ４となる。ここで、Ｎ４は、ｋＴＣノイズ等のランダムノイズである。クランプ期間とリセット期間との時間間隔が短いので、実質的に、Ｎ３＝Ｎ４である。よって、リセット電圧は、２×（Ｖｒｅｆ＋Ｖｏｆｆ）−（ＶＤＤ−Ｖｔｈ）となり、ランダムノイズの影響が低減される。
【００６２】
第２読出期間Ｐ５で読出回路５０によって読み出される第２信号は、式（１０）より、２×Ａ×（（Ｖｒｅｆ＋Ｖｏｆｆ）−ＶＤＤ）となる。第１信号と第２信号との差分をとると（ＣＤＳ演算）、
２×Ａ×（（Ｖｒｅｆ＋Ｖｏｆｆ）−ＶＤＤ＋Ｖｓｉｇ）−２×Ａ×（（Ｖｒｅｆ＋Ｖｏｆｆ）−ＶＤＤ）
＝２×Ａ×Ｖｓｉｇ
という画素信号が得られる。つまり、第５実施形態のリセット動作によってランダムノイズおよび閾値電圧の影響が低減され、ＣＤＳ演算によって差動増幅器１５の入力オフセット電圧の影響が低減される。
【００６３】
以下、上記の各実施形態に係る固体撮像装置の応用例として、該固体撮像装置が組み込まれた撮像装置について例示的に説明する。撮像装置の概念には、撮影を主目的とする装置のみならず、撮影機能を補助的に備える装置（例えば、パーソナルコンピュータ、携帯端末）も含まれる。撮像装置は、上記の実施形態として例示された本発明に係る固体撮像装置と、該固体撮像装置から出力される信号を処理する処理部とを含む。該処理部は、例えば、Ａ／Ｄ変換器、および、該Ａ／Ｄ変換器から出力されるデジタルデータを処理するプロセッサを含みうる。
【符号の説明】
【００６４】
１００：固体撮像装置、ＰＩＸ：画素、３１：リセット部、１３：共通ノード、ＡＩＮ：入力ノード、１：電圧供給部、２：スイッチ、３：光電変換部、４：画素アンプ、５：選択部、６：信号線、ＲＴ：セット端子、１４：リセット線、７、９、１０：スイッチ、８：容量（クランプ容量）、１１：反転入力端子、１２：非反転入力端子、１５：差動増幅器、ＶＳ：供給部、８１：第１端子、８２：第２端子
【図１】
0006632421.tif 000002
【図２】
0006632421.tif 000003
【図３】
0006632421.tif 000004
【図４】
0006632421.tif 000005
【図５】
0006632421.tif 000006
【図６】
0006632421.tif 000007
【図７】
0006632421.tif 000008
【図８】
0006632421.tif 000009
【図９】
0006632421.tif 000010