(57)【特許請求の範囲】
【請求項１】
絶縁型のＤＣ／ＤＣコンバータであって、
スイッチングトランジスタと、
前記ＤＣ／ＤＣコンバータの出力電圧が目標値に近づくように、前記スイッチングトランジスタを駆動するコントロール回路と、
前記ＤＣ／ＤＣコンバータの出力電圧が第１しきい値電圧を超えると活性化し、前記スイッチングトランジスタのスイッチングが停止し、あるいはデューティ比が小さくなるように前記コントロール回路に作用し、前記出力電圧が前記第１しきい値電圧より低く定められた第２しきい値電圧を下回ると非活性化する過電圧保護回路と、
一次巻線および二次巻線を有するトランスと、
前記二次巻線と接続され、前記出力電圧を生成する２次側整流回路と、
を備え、
前記コントロール回路は、
発光素子および受光素子を含むフォトカプラと、
前記出力電圧が目標電圧に近づくように、前記フォトカプラの前記発光素子を駆動するフィードバック回路と、
前記フォトカプラの前記受光素子と接続され、前記フォトカプラからのフィードバック信号に応じて前記スイッチングトランジスタをスイッチングする一次側コントローラと、
を含み、
前記過電圧保護回路は、前記トランスの２次側に設けられ、活性化状態において、前記フォトカプラの前記発光素子を駆動し、
前記過電圧保護回路は、
一端が接地ラインと接続される第１キャパシタと、
前記出力電圧が前記第１しきい値電圧を超えると、前記第１キャパシタを充電する充電回路と、
前記出力電圧が前記第２しきい値電圧を下回ると前記第１キャパシタを放電する放電回路と、
ゲートに前記第１キャパシタの電圧に応じた電圧を受け、ドレインが前記フォトカプラの前記発光素子のカソードと接続され、ソースが接地ラインと接続される第３トランジスタと、
を含むことを特徴とするＤＣ／ＤＣコンバータ。
【請求項２】
前記過電圧保護回路は、活性状態において前記ＤＣ／ＤＣコンバータの出力電圧を強制的に低下させることを特徴とする請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項３】
前記充電回路は、
エミッタ／ソースが前記ＤＣ／ＤＣコンバータの出力ラインと接続されるＰＮＰ型／Ｐチャンネルの第４トランジスタと、
前記第４トランジスタのベース／ゲートと前記ＤＣ／ＤＣコンバータの出力ラインの間に設けられる第３抵抗と、
前記第４トランジスタのコレクタ／ドレインと前記第１キャパシタの間に設けられる第４抵抗と、
前記第４トランジスタのベース／ゲートと前記接地ラインの間に設けられた第２ツェナーダイオードと、
を含むことを特徴とする請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項４】
前記放電回路は、前記第１キャパシタと前記ＤＣ／ＤＣコンバータの出力ラインの間に、カソードが前記出力ライン側となる向きで設けられたダイオードを含むことを特徴とする請求項１から３のいずれかに記載のＤＣ／ＤＣコンバータ。
【請求項５】
前記過電圧保護回路は、
前記第１キャパシタと並列な経路上に直列に設けられた第５抵抗および第３ツェナーダイオードをさらに含み、前記第３トランジスタのゲートには、前記第３ツェナーダイオードのカソードの電圧が入力されることを特徴とする請求項１から４のいずれかに記載のＤＣ／ＤＣコンバータ。
【請求項６】
絶縁型のＤＣ／ＤＣコンバータであって、
スイッチングトランジスタと、
前記ＤＣ／ＤＣコンバータの出力電圧が目標値に近づくように、前記スイッチングトランジスタを駆動するコントロール回路と、
前記ＤＣ／ＤＣコンバータの出力電圧が第１しきい値電圧を超えると活性化し、前記スイッチングトランジスタのスイッチングが停止し、あるいはデューティ比が小さくなるように前記コントロール回路に作用し、前記出力電圧が前記第１しきい値電圧より低く定められた第２しきい値電圧を下回ると非活性化する過電圧保護回路と、
一次巻線、二次巻線および補助巻線を有するトランスと、
前記二次巻線と接続され、前記出力電圧を生成する２次側整流回路と、
前記補助巻線を利用して電源電圧を生成する電源回路と、
を備え、
前記コントロール回路は、
発光素子および受光素子を含むフォトカプラと、
前記出力電圧が目標電圧に近づくように、前記フォトカプラの前記発光素子を駆動するフィードバック回路と、
電源ラインを介して前記電源回路が生成する電源電圧を受け、前記フォトカプラの前記受光素子と接続され、前記フォトカプラからのフィードバック信号に応じて前記スイッチングトランジスタをスイッチングする一次側コントローラと、
を含み、
前記過電圧保護回路は、前記トランスの１次側に設けられ、前記電源電圧が前記第１しきい値電圧に応じた電圧を超えると活性化し、前記電源電圧が前記第２しきい値電圧に応じた電圧を下回ると非活性化し、活性化状態において、前記電源ラインの電圧を強制的に低下させることを特徴とするＤＣ／ＤＣコンバータ。
【請求項７】
負荷と、
商用交流電圧を全波整流するダイオード整流回路と、
前記ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、
前記直流入力電圧を降圧し、負荷に供給する請求項１から６のいずれかに記載のＤＣ／ＤＣコンバータと、
を備えることを特徴とする電子機器。
【請求項８】
商用交流電圧を全波整流するダイオード整流回路と、
前記ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、
前記直流入力電圧を降圧し、負荷に供給する請求項１から６のいずれかに記載のＤＣ／ＤＣコンバータと、
を備えることを特徴とする電源アダプタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ／ＤＣコンバータに関する。
【背景技術】
【０００２】
ＡＣ／ＤＣコンバータをはじめとする様々な電源回路に、フライバック型のＤＣ／ＤＣコンバータが利用される。図１（ａ）、（ｂ）は、フライバックコンバータ２００Ｒ、２００Ｓの回路図である。図１（ａ）のフライバックコンバータ２００Ｒは、入力端子Ｐ１の入力電圧ＶＩＮを受け、所定の目標電圧に安定化された直流の出力電圧ＶＯＵＴを生成し、出力端子Ｐ２と接地端子Ｐ３の間に接続される負荷（不図示）に供給する。トランスＴ１の一次巻線Ｗ１には、スイッチングトランジスタＭ１が接続され、二次巻線Ｗ２には、整流ダイオードＤ１が接続される。出力キャパシタＣ１は、出力端子Ｐ２に接続される。
【０００３】
フィードバック回路２０６は、出力電圧ＶＯＵＴとその目標電圧ＶＯＵＴ（ＲＥＦ）の誤差に応じた電流で、フォトカプラ２０４の発光素子を駆動する。フォトカプラ２０４の受光素子には、誤差に応じたフィードバック電流ＩＦＢが流れる。一次側コントローラ２０２は、フィードバック電流ＩＦＢに応じたフィードバック電圧ＶＦＢを受け、フィードバック電圧ＶＦＢに応じたデューティ比（あるいは周波数）を有するパルス信号を発生し、スイッチングトランジスタＭ１を駆動する。
【０００４】
フライバックコンバータ２００Ｒを初めとするさまざまな電源回路には、過電圧保護機能が搭載される。図１（ａ）のフライバックコンバータ２００Ｒは、過電圧保護（ＯＶＰ）回路２２０Ｒを備える。ＯＶＰ回路２２０Ｒは、出力電圧ＶＯＵＴを監視し、所定の電圧ＶＴＨを超える間、第２フォトカプラ２２２の発光素子を駆動する。これにより第２フォトカプラ２２２の２次側の受光素子に電流が流れ、過電圧状態が一次側コントローラ２０２のＯＶＰ端子に通知される。一次側コントローラ２０２は、過電圧状態が通知されると、スイッチングを停止する。
【０００５】
図１（ｂ）のフライバックコンバータ２００ＳのＯＶＰ回路２２０は、出力電圧ＶＯＵＴを監視し、所定の電圧ＶＴＨを超える間、フォトカプラ２０４の発光素子を駆動する。これにより発光素子に正常時より大きい電流が流れ、フィードバック電圧ＶＦＢが低下する。これによりスイッチングトランジスタＭ１のスイッチングが停止し、あるいはデューティ比が小さくなり、出力電圧ＶＯＵＴがさらに上昇するのが抑制される。
【０００６】
従来のＯＶＰ機能では、過電圧状態が発生すると、異常検出信号をラッチし、リセットされるまでフライバックコンバータ２００Ｒの動作を停止させるのが一般的であった。ＤＣ／ＤＣコンバータ２００Ｓにおいては、異常状態が続く限り出力電圧ＶＯＵＴの上昇を制限する動作が一般的であった。
【０００７】
図２（ａ）は、図１（ａ）のフライバックコンバータ２００Ｒの過電圧保護動作を示す図である。時刻ｔ０より前において回路は正常であり、出力電圧ＶＯＵＴは目標電圧ＶＯＵＴ（ＲＥＦ）に安定化されている。時刻ｔ０に、出力電圧ＶＯＵＴが何らかの要因で上昇し始める。時刻ｔ１に出力電圧ＶＯＵＴがしきい値電圧ＶＯＶＰを超えると、スイッチングトランジスタＭ１のスイッチングが停止し、その状態でラッチされる。過電圧の要因が取り除かれると、出力電圧ＶＯＵＴはゼロに低下していき、その後、ゼロを維持する。
【０００８】
図２（ｂ）は、図１（ｂ）のフライバックコンバータ２００Ｓの過電圧保護動作を示す図である。時刻ｔ１において過電圧状態が検出された後、過電圧保護が有効となる。過電圧の要因が存続し続けると、出力電圧ＶＯＵＴはしきい値電圧ＶＯＶＰの近傍に維持される。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２０１３−１５６３６６号公報
【特許文献２】特開２０１５−０２７２１６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明は、従来の過電圧保護について検討した結果、以下の課題を認識するに至った。図２（ａ）の過電圧保護では、時刻ｔ１においてスイッチングトランジスタＭ１のスイッチングを停止した後に、スイッチングトランジスタＭ１のスイッチングを再開するために一次側コントローラ２０２のラッチ状態を解除する必要があり、そのためにシステムをリセットする必要がある。このリセットは、たとえばフライバックコンバータ２００Ｒの入力電圧ＶＩＮを一旦オフすることを要する。したがってシステム全体での復帰シーケンスを組む必要がある。
【００１１】
また、図２（ｂ）の過電圧保護では、フライバックコンバータ２００Ｓの負荷には、過電圧保護が有効となった時刻ｔ１以降、しきい値電圧ＶＯＶＰ付近の出力電圧ＶＯＵＴが供給され続けることなり、発熱などの要因となる。また負荷は、フライバックコンバータ２００Ｓが過電圧状態となったことを知ることができない。
【００１２】
本発明はかかる課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、従来とは異なる過電圧保護を提供可能な電源回路の提供にある。
【課題を解決するための手段】
【００１３】
本発明のある態様は、ＤＣ／ＤＣコンバータに関する。ＤＣ／ＤＣコンバータは、スイッチングトランジスタと、ＤＣ／ＤＣコンバータの出力電圧が目標値に近づくように、スイッチングトランジスタを駆動するコントロール回路と、（i）ＤＣ／ＤＣコンバータの出力電圧が第１しきい値電圧を超えると活性化し、スイッチングトランジスタのスイッチングが停止し、あるいはデューティ比が小さくなるようにコントロール回路に作用し、(ii）出力電圧が第１しきい値電圧より低く定められた第２しきい値電圧を下回ると非活性化する過電圧保護回路と、を備える。
【００１４】
この態様によると、過電圧状態が持続したときに、ＤＣ／ＤＣコンバータの出力電圧は、第１しきい値電圧と第２しきい値電圧の間を往復することとなる。したがって負荷に過電圧が印加され続けるのを防止できる。また、過電圧の要因が取り除かれた場合には、リセットシーケンスを経ずに、通常動作に復帰できる。
【００１５】
過電圧保護回路は、活性化状態においてＤＣ／ＤＣコンバータの出力電圧を強制的に低下させてもよい。ＤＣ／ＤＣコンバータの出力ラインと接地の間には、いくつかの放電経路が存在するが、過電圧保護回路によってそれとは別経路でＤＣ／ＤＣコンバータの出力キャパシタを放電することで、出力電圧の低下速度を制御できる。
【００１６】
ＤＣ／ＤＣコンバータは絶縁コンバータであり、一次巻線および二次巻線を有するトランスと、二次巻線と接続され、出力電圧を生成する２次側整流回路と、をさらに備えてもよい。コントロール回路は、発光素子および受光素子を含むフォトカプラと、出力電圧が目標電圧に近づくように、フォトカプラの発光素子を駆動するフィードバック回路と、フォトカプラの受光素子と接続され、フォトカプラからのフィードバック信号に応じてスイッチングトランジスタをスイッチングする一次側コントローラと、を含んでもよい。過電圧保護回路は、トランスの２次側に設けられ、活性化状態において、フォトカプラの発光素子を駆動してもよい。
フォトカプラを駆動することにより、スイッチングトランジスタのスイッチングが停止し、あるいはデューティ比が低下する。また、フォトカプラに電流が流れることにより、出力ラインに接続される平滑キャパシタが放電され、出力電圧を強制的に低下させることができる。
【００１７】
過電圧保護回路は、アノードがフォトカプラの発光素子のカソードと接続され、カソードが接地ラインと接続されるサイリスタと、サイリスタのゲートとＤＣ／ＤＣコンバータの出力ラインの間に設けられたツェナーダイオードと、を含んでもよい。
過電圧状態となるとサイリスタのゲートに電流が供給され、あるいはハイレベルが入力され、オンとなる。サイリスタに流れる電流によりフォトカプラの発光素子が駆動され、出力電圧が低下する。そしてサイリスタのアノードカソード間の電圧が、第２しきい値電圧に応じた電圧レベルまで低下すると、サイリスタのオン状態が解除される。
【００１８】
サイリスタは、ＮＰＮ型／Ｎチャンネルの第１トランジスタと、ＰＮＰ型／Ｐチャンネルの第２トランジスタの組み合わせで構成されてもよい。
【００１９】
過電圧保護回路は、一端がフォトカプラの発光素子のカソードと接続される第１抵抗と、コレクタ／ドレインが第１抵抗の他端と接続され、エミッタ／ソースが接地ラインと接続されるＮＰＮ型／Ｎチャンネルの第１トランジスタと、第１トランジスタのベース／ゲートと接地ラインの間に設けられた第２抵抗と、エミッタ／ソースがフォトカプラの発光素子のカソードと接続され、ベース／ゲートが第１トランジスタのコレクタ／ドレインと接続され、コレクタ／ドレインが第１トランジスタのベース／ゲートと接続されるＰＮＰ型／Ｐチャンネルの第２トランジスタと、を含んでもよい。過電圧保護回路は、出力電圧が第１しきい値電圧を超えると、第１トランジスタのベース／ゲートに電流が供給され、あるいはハイレベル電圧が入力されるように構成されてもよい。第１トランジスタ、第２トランジスタ、第１抵抗、第２抵抗がサイリスタを形成しており、要求される動作を実現できる。
【００２０】
過電圧保護回路は、第１トランジスタのベース／ゲートとＤＣ／ＤＣコンバータの出力ラインの間に設けられた第１ツェナーダイオードをさらに含んでもよい。
【００２１】
過電圧保護回路は、一端が接地ラインと接続される第１キャパシタと、出力電圧が第１しきい値電圧を超えると、第１キャパシタを充電する充電回路と、出力電圧が第２しきい値電圧を下回ると第１キャパシタを放電する放電回路と、ゲートに第１キャパシタの電圧に応じた電圧を受け、ドレインがフォトカプラの発光素子のカソードと接続され、ソースが接地ラインと接続される第３トランジスタと、を含んでもよい。
【００２２】
充電回路は、エミッタ／ソースがＤＣ／ＤＣコンバータの出力ラインと接続されるＰＮＰ型／Ｐチャンネルの第４トランジスタと、第４トランジスタのベース／ゲートとＤＣ／ＤＣコンバータの出力ラインの間に設けられる第３抵抗と、第４トランジスタのコレクタ／ドレインと第１キャパシタの間に設けられる第４抵抗と、第４トランジスタのベース／ゲートと前記接地ラインの間に設けられた第２ツェナーダイオードと、を含んでもよい。
【００２３】
放電回路の放電先は、ＤＣ／ＤＣコンバータの出力ラインであってもよい。
放電回路は、第１キャパシタとＤＣ／ＤＣコンバータの出力ラインの間に、カソードが出力ライン側となる向きで設けられたダイオードを含んでもよい。
【００２４】
過電圧保護回路は、第１キャパシタと並列な経路上に直列に設けられた第５抵抗および第３ツェナーダイオードをさらに含み、第３トランジスタのゲートには、第３ツェナーダイオードのカソードの電圧が入力されてもよい。
【００２５】
本発明の別の態様は電子機器に関する。電子機器は、負荷と、商用交流電圧を全波整流するダイオード整流回路と、ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、直流入力電圧を降圧し、負荷に供給する上述のいずれかのＤＣ／ＤＣコンバータと、を備えてもよい。
【００２６】
本発明の別の態様は電源アダプタに関する。電源アダプタは、商用交流電圧を全波整流するダイオード整流回路と、ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、直流入力電圧を降圧し、負荷に供給する上述のいずれかのＤＣ／ＤＣコンバータと、を備えてもよい。
【００２７】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００２８】
本発明のある態様によれば、従来と異なる過電圧保護を提供できる。
【図面の簡単な説明】
【００２９】
【図１】図１（ａ）、（ｂ）は、フライバックコンバータの回路図である。
【図２】図２（ａ）、（ｂ）は、図１（ａ）、（ｂ）のＤＣ／ＤＣコンバータの過電圧保護動作を示す図である。
【図３】実施の形態に係るＤＣ／ＤＣコンバータのブロック図である。
【図４】図３のＤＣ／ＤＣコンバータの動作波形図である。
【図５】第１構成例に係るＤＣ／ＤＣコンバータの回路図である。
【図６】第２構成例に係るＤＣ／ＤＣコンバータの回路図である。
【図７】図６のＯＶＰ回路の具体的な構成例を示す回路図である。
【図８】第３構成例に係るＤＣ／ＤＣコンバータの回路図である。
【図９】第４構成例に係るＤＣ／ＤＣコンバータの回路図である。
【図１０】ＤＣ／ＤＣコンバータを備えるＡＣ／ＤＣコンバータの回路図である。
【図１１】ＡＣ／ＤＣコンバータを備えるＡＣアダプタを示す図である。
【図１２】図１２（ａ）、（ｂ）は、ＡＣ／ＤＣコンバータを備える電子機器を示す図である。
【発明を実施するための形態】
【００３０】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００３１】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさず、あるいは機能を阻害しない他の部材を介して間接的に接続される場合も含む。
【００３２】
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさず、あるいは機能を阻害しない他の部材を介して間接的に接続される場合も含む。
【００３３】
図３は、実施の形態に係るＤＣ／ＤＣコンバータ１０のブロック図である。ＤＣ／ＤＣコンバータ１０は、コンバータ出力回路１２、コントロール回路１４、ＯＶＰ回路１６を備える。コンバータ出力回路１２は、スイッチングトランジスタＭ１と、インダクタやトランス、平滑キャパシタや整流素子などを含む。コンバータ出力回路１２のトポロジーは特に限定されない。コンバータ出力回路１２は、入力ライン２０を介して入力電圧ＶＩＮを受け、昇圧、あるいは降圧して、所定の目標電圧ＶＯＵＴ（ＲＥＦ）に安定化された出力電圧ＶＯＵＴを生成し、出力ライン２２に発生する。
【００３４】
コントロール回路１４は、ＤＣ／ＤＣコンバータ１０の出力電圧ＶＯＵＴが目標値に近づくように、スイッチングトランジスタＭ１を駆動する。コントロール回路１４の構成、制御方式も特に限定されず、電圧モード、ピーク電流モード、平均電流モードのコントローラであってもよいし、ヒステリシス制御（Bang-Bang）制御のコントローラであってもよい。また、変調方式もＰＷＭ（Pulse Width Modulation）、ＰＦＭ（Pulse Frequency Modulation）などを採用でき、特に限定されない。
【００３５】
ＯＶＰ回路１６は、ＤＣ／ＤＣコンバータ１０の出力電圧ＶＯＵＴが第１しきい値電圧ＶＴＨ１を超えると活性化する。第１しきい値電圧ＶＴＨ１は、目標電圧ＶＯＵＴ（ＲＥＦ）より高く定められる。ＯＶＰ回路１６は、活性化状態において、スイッチングトランジスタＭ１のスイッチングが停止し、あるいはデューティ比が小さくなるようにコントロール回路１４に作用する。
【００３６】
より好ましくはＯＶＰ回路１６は、活性化状態においてＤＣ／ＤＣコンバータ１０の出力電圧ＶＯＵＴを強制的に低下させる。たとえばＯＶＰ回路１６は、出力ライン２２から電流を引き抜くことにより、出力電圧ＶＯＵＴを低下させてもよい。
【００３７】
ＯＶＰ回路１６は、出力電圧ＶＯＵＴが第１しきい値電圧ＶＴＨ１より低く定められた第２しきい値電圧ＶＴＨ２を下回ると非活性化する。
【００３８】
以上がＤＣ／ＤＣコンバータ１０の構成である。続いてその動作を説明する。
図４は、図３のＤＣ／ＤＣコンバータ１０の動作波形図である。時刻ｔ０より前においてＤＣ／ＤＣコンバータ１０は正常であり、出力電圧ＶＯＵＴは、目標電圧ＶＯＵＴ（ＲＥＦ）に安定化される。
【００３９】
時刻ｔ０に、過電圧の要因が発生すると、出力電圧ＶＯＵＴが上昇し始める。時刻ｔ１に出力電圧ＶＯＵＴが第１しきい値電圧ＶＴＨ１に達すると、ＯＶＰ回路１６が活性化する。そうするとスイッチングトランジスタＭ１のスイッチングが停止し、また出力電圧ＶＯＵＴが強制的に低下する。時刻ｔ２に出力電圧ＶＯＵＴが第２しきい値電圧ＶＴＨ２まで低下すると、ＯＶＰ回路１６が非活性化される。そうすると、スイッチングトランジスタＭ１のスイッチングが再開する。
【００４０】
過電圧の要因が取り除かれている場合には、出力電圧ＶＯＵＴは一点鎖線（i）で示すように目標電圧ＶＯＵＴ（ＲＥＦ）に復帰する。
【００４１】
一方、過電圧の要因が引き続き存在する場合には、出力電圧ＶＯＵＴは実線（ii）で示すように目標電圧ＶＯＵＴ（ＲＥＦ）を超え、再び第１しきい値電圧ＶＴＨ１に達する。そうすると、ＯＶＰ回路１６が活性化される。過電圧状態が持続すると、ＤＣ／ＤＣコンバータ１０の出力電圧ＶＯＵＴは、第１しきい値電圧ＶＴＨ１と第２しきい値電圧ＶＴＨ２の間を往復することとなる。
【００４２】
以上がＤＣ／ＤＣコンバータ１０の動作である。このＤＣ／ＤＣコンバータ１０によれば、負荷に過電圧が印加され続けるのを防止できる。また、過電圧の要因が取り除かれた場合には、リセットシーケンスを経ずに、通常動作に復帰できる。
【００４３】
本発明は、図３のブロック図や回路図として把握され、あるいは上述の説明から導かれるさまざまな装置、回路、方法に及ぶものであり、特定の構成に限定されるものではない。以下、本発明の範囲を狭めるためではなく、発明の本質や回路動作の理解を助け、またそれらを明確化するために、より具体的な構成例を説明する。
【００４４】
（第１構成例）
図５は、第１構成例に係るＤＣ／ＤＣコンバータ２００ａの回路図である。ＤＣ／ＤＣコンバータ２００ａは、絶縁型のフライバックコンバータである。トランスＴ１、２次側整流回路２０８、スイッチングトランジスタＭ１は、図２のコンバータ出力回路１２に対応する。また一次側コントローラ２０２、フォトカプラ２０４、フィードバック回路２０６が図２のコントロール回路１４に対応する。フィードバック回路２０６は、出力電圧ＶＯＵＴに応じてフォトカプラ２０４の発光素子を駆動するシャントレギュレータ２０７あるいはエラーアンプを含む。
【００４５】
ＯＶＰ回路１６ａは、トランスＴ１の２次側に設けられる。ＯＶＰ回路１６ａは、活性化状態において、フォトカプラ２０４の発光素子を駆動する。フォトカプラ２０４を駆動することにより、スイッチングトランジスタＭ１のスイッチングが停止し、あるいはデューティ比が低下する。また、フォトカプラ２０４の発光素子に電流が流れることにより、出力ライン２２に接続される出力キャパシタＣ１が放電され、出力電圧ＶＯＵＴを強制的に低下させることができる。
【００４６】
ＯＶＰ回路１６ａの構成例を説明する。第１抵抗Ｒ１は、一端がフォトカプラ２０４の発光素子のカソードと接続される。第１トランジスタＱ１は、ＮＰＮ型（Ｎチャンネル）であり、コレクタ（ドレイン）が第１抵抗Ｒ１の他端と接続され、エミッタ（ソース）が接地ライン２４と接続される。第２抵抗Ｒ２は、第１トランジスタＱ１のベース（ゲート）と接地ライン２４の間に設けられる。第２トランジスタＱ２は、ＰＮＰ型（Ｐチャンネル）であり、エミッタ（ソース）がフォトカプラ２０４の発光素子のカソードと接続され、ベース（ゲート）が第１トランジスタＱ１のコレクタ（ドレイン）と接続され、コレクタ（ドレイン）が第１トランジスタＱ１のベース（ゲート）と接続される。
【００４７】
第１抵抗Ｒ１、第２抵抗Ｒ２、第１トランジスタＱ１、第２トランジスタＱ２は、サイリスタ１８と把握することができる。図中、ノードＡ，Ｋ，Ｇは、サイリスタ１８のアノード、カソード、ゲートを表す。
【００４８】
ＯＶＰ回路１６ａは、出力電圧ＶＯＵＴが第１しきい値電圧ＶＴＨ１を超えると、サイリスタ１８のゲートＧ（すなわち第１トランジスタＱ１のベース）に電流が供給され（ハイレベル電圧が入力され）るように構成される。このためにＯＶＰ回路１６ａには、第１トランジスタＱ１のベースと出力ライン２２の間に第１ツェナーダイオードＺＤ１が設けられる。なお、第１ツェナーダイオードＺＤ１に代えて多段積みされた複数のダイオードや、別の電圧シフト回路を設けてもよい。第１しきい値電圧ＶＴＨ１は、ＶＺＤ＋ＶＢＥに応じて規定される。ＶＺＤは第１ツェナーダイオードＺＤ１のツェナー電圧であり、ＶＢＥは第１トランジスタＱ１のベースエミッタ間電圧のしきい値である。
【００４９】
以上がＤＣ／ＤＣコンバータ２００ａの構成である。続いてその動作を説明する。
【００５０】
過電圧状態となり、ＶＯＵＴ＞ＶＴＨ１となると、サイリスタ１８のゲートにハイレベルが入力され、オンとなる。つまりＯＶＰ回路１６ａが活性化される。サイリスタ１８のアノードに流れる電流によりフォトカプラ２０４の発光素子が駆動され、スイッチングトランジスタＭ１のスイッチングが停止する。またサイリスタ１８に流れる電流ＩＫにより出力キャパシタＣ１が放電され、出力電圧ＶＯＵＴが強制的に低下する。
【００５１】
そしてサイリスタ１８のアノードカソード間の電圧が、第２しきい値電圧ＶＴＨ２に応じた電圧レベルまで低下すると、サイリスタ１８のオン状態が解除され、ＯＶＰ回路１６ａは非活性状態となる。
【００５２】
なおサイリスタ１８として、ディスクリート素子を用いてもよい。
【００５３】
（第２構成例）
図６は、第２構成例に係るＤＣ／ＤＣコンバータ２００ｂの回路図である。ＯＶＰ回路１６ｂは、第１キャパシタＣ１１、第３トランジスタＭ３、充電回路３０、放電回路３２を備える。
【００５４】
第１キャパシタＣ１１の一端は接地ライン２４と接続される。充電回路３０は、出力電圧ＶＯＵＴが第１しきい値電圧ＶＴＨ１を超えると、第１キャパシタＣ１１を充電する。放電回路３２は、出力電圧ＶＯＵＴが第２しきい値電圧ＶＴＨ２を下回ると第１キャパシタＣ１１を放電する。第３トランジスタＭ３は、ゲートに第１キャパシタＣ１１の電圧ＶＣ１１に応じた電圧ＶＧを受け、ドレインがフォトカプラ２０４の発光素子のカソードと接続され、ソースが接地ライン２４と接続される。第３トランジスタＭ３のゲートには、電圧ＶＣ１１が直接入力されてもよいし、それを分圧あるいはレベルシフトした電圧が入力されてもよい。
【００５５】
以上がＤＣ／ＤＣコンバータ２００ｂの構成である。続いてその動作を説明する。過電圧状態となり、ＶＯＵＴ＞ＶＴＨ１となると、第１キャパシタＣ１１が充電され、第３トランジスタＭ３がターンオンし、ＯＶＰ回路１６ｂが活性化される。フォトカプラ２０４が駆動され、スイッチングトランジスタＭ１のスイッチングが停止する。また第３トランジスタＭ３に流れる電流ＩＭ３によって出力キャパシタＣ１が放電され、出力電圧ＶＯＵＴが低下する。
【００５６】
出力電圧ＶＯＵＴが低下し、ＶＯＵＴ＜ＶＴＨ２となると、放電回路３２によって第１キャパシタＣ１１が放電される。そして電圧ＶＣ１１が低下して、第３トランジスタＭ３がターンオフすると、ＯＶＰ回路１６ｂが不活性化される。
【００５７】
図７は、図６のＯＶＰ回路１６ｂの具体的な構成例を示す回路図である。
【００５８】
充電回路３０を説明する。第４トランジスタＱ４は、ＰＮＰ型（Ｐチャンネル）であり、エミッタ（ソース）が出力ライン２２と接続される。第３抵抗Ｒ３は、第４トランジスタＱ４のベース（ゲート）と出力ライン２２の間に設けられる。第４抵抗Ｒ４は、第４トランジスタＱ４のコレクタ（ドレイン）と第１キャパシタＣ１１の間に設けられる。第２ツェナーダイオードＺＤ２は、第４トランジスタＱ４のベース（ゲート）と接地ライン２４の間に設けられる。ＶＯＵＴ−ＶＺＤ＞ＶＢＥとなると、言い換えればＶＯＵＴ＞ＶＺＤ＋ＶＢＥとなると、第４トランジスタＱ４がオンとなり、第１キャパシタＣ１１の充電が開始する。したがって、第１しきい値電圧ＶＴＨ１は、ＶＺＤ＋ＶＢＥに応じた電圧となる。ＶＺＤは、第２ツェナーダイオードＺＤ２のツェナー電圧であり、ＶＢＥは第４トランジスタＱ４のベースエミッタ間電圧のしきい値である。充電回路３０による充電の結果、第１キャパシタＣ１１は、ＶＣ１１＝ＶＺＤ＋ＶＢＥ付近まで充電される。なお第３トランジスタＭ３のゲートのインピーダンスは十分に高いため、ＯＶＰ回路１６ｂが活性化される間、第１キャパシタＣ１１の電圧ＶＣ１１は維持される。
【００５９】
放電回路３２は、ダイオードＤ２を含む。ＶＣ１１−ＶＯＵＴ＞ＶＦとなると、言い換えればＶＣ１１−ＶＦ＞ＶＯＵＴとなると、ダイオードＤ２が順方向に導通し、第１キャパシタＣ１１の電荷が出力ライン２２に向けて放電される。ＶＦは、ダイオードＤ２の順方向電圧である。したがって第２しきい値電圧ＶＴＨ２は、ＶＣ１１−ＶＦに応じた電圧となる。
【００６０】
第３トランジスタＭ３のゲートには、第５抵抗Ｒ５および第３ツェナーダイオードＺＤ３を介して、第１キャパシタＣ１１の電圧ＶＣ１１が入力される。第３ツェナーダイオードＺＤ３によって、第３トランジスタＭ３のゲート電圧がクランプされる。
【００６１】
（第３構成例）
図８は、第３構成例に係るＤＣ／ＤＣコンバータ２００ｃの回路図である。ＯＶＰ回路１６ｃは、トランスＴ１の一次側に設けられる。ＯＶＰ回路１６ｃの基本構成は、図５のＯＶＰ回路１６ａと同様である。
【００６２】
トランスＴ１は、補助巻線Ｗ３を有する。補助巻線Ｗ３は、整流ダイオードＤ３および平滑キャパシタＣ３とともに電源回路を形成しており、一次側コントローラ２０２への電源電圧ＶＣＣを生成する。この電源電圧ＶＣＣは、ＤＣ／ＤＣコンバータ２００ｃの出力電圧ＶＯＵＴと比例関係にあることから、ＯＶＰ回路１６ｃは、電源電圧ＶＣＣを監視することにより、ＤＣ／ＤＣコンバータ２００ｃの過電圧状態を検出する。
【００６３】
ＯＶＰ回路１６ｃのサイリスタ１８のゲート（Ｇ）と電源ライン２６の間には、第１ツェナーダイオードＺＤ１が設けられる。またサイリスタ１８のアノード（Ａ）と電源ライン２６の間には、第６抵抗Ｒ６が設けられる。第５トランジスタＱ５のベースは、第１トランジスタＱ１のベースと共通に接続され、コレクタは、一次側コントローラ２０２のＦＢ端子と接続される。第５トランジスタＱ５は、ＶＣＣ＞ＶＢＥ＋ＶＺＤとなるとオンする。
【００６４】
以上がＤＣ／ＤＣコンバータ２００ｃの構成である。続いてその動作を説明する。過電圧状態において、サイリスタ１８および第５トランジスタＱ５がオンとなり、ＯＶＰ回路１６ｃが活性化する。第５トランジスタＱ５によってＦＢ端子がプルダウンされ、フィードバック電圧ＶＦＢが低下し、スイッチングトランジスタＭ１のスイッチングが停止する。ＯＶＰ回路１６ｃは、出力ライン２２と接続されていないため、出力キャパシタＣ１を放電して出力電圧ＶＯＵＴを強制低下させる機能は有しない。出力キャパシタＣ１は、フィードバック回路２０６の抵抗や負荷によって放電され、出力電圧ＶＯＵＴは低下していく。
【００６５】
またＯＶＰ回路１６ｃの活性状態において第６抵抗Ｒ６およびサイリスタ１８を介して平滑キャパシタＣ３が放電され、電源電圧ＶＣＣが低下する。電源電圧ＶＣＣが第２しきい値電圧ＶＴＨ２まで低下すると、ＯＶＰ回路１６ｃが非活性化される。
【００６６】
図８のＤＣ／ＤＣコンバータ２００ｃによっても、図４に示す過電圧保護を実現できる。
【００６７】
（第４構成例）
図９は、第４構成例に係るＤＣ／ＤＣコンバータ２００ｄの回路図である。ＤＣ／ＤＣコンバータ２００ｄは、非絶縁型の降圧コンバータ（Buck Converter）であり、コンバータ出力回路１２は、スイッチングトランジスタＭ１、同期整流トランジスタＭ２、インダクタＬ１、出力キャパシタＣ１を含む。
【００６８】
コントローラ２０２ｄは、出力電圧ＶＯＵＴを分圧したフィードバック電圧ＶＦＢを受け、所定の基準電圧ＶＲＥＦに近づくようにスイッチングトランジスタＭ１を駆動する。一次側コントローラ２０２ｄのエラーアンプ２０３はフィードバック電圧ＶＦＢと基準電圧ＶＲＥＦの誤差を増幅し、誤差信号ＶＥＲＲを生成する。コントローラ２０２ｄは、図示しないパルス変調器によって、誤差信号ＶＥＲＲに応じたデューティ比（あるいは周波数）を有するパルス信号を生成し、このパルス信号に応じて、スイッチングトランジスタＭ１および同期整流トランジスタＭ２を、ＯＵＴＨ端子、ＯＵＴＬ端子を介して駆動する。
【００６９】
ＯＶＰ回路１６ｄは、図８のＯＶＰ回路１６ｃと同様の構成を有する。第１ツェナーダイオードＺＤ１のカソードおよび第６抵抗Ｒ６は、出力ライン２２と接続される。また第５トランジスタＱ５のコレクタはコントローラ２０２ｄのエラーアンプ２０３の出力と接続される。
【００７０】
以上がＤＣ／ＤＣコンバータ２００ｄの構成である。続いてその動作を説明する。過電圧状態において、サイリスタ１８および第５トランジスタＱ５がオンとなり、ＯＶＰ回路１６ｄが活性化する。第５トランジスタＱ５によってエラーアンプ２０３の出力である誤差信号ＶＥＲＲがプルダウンされ、スイッチングトランジスタＭ１のスイッチングが停止する。なお、第５トランジスタＱ５の接続先はエラーアンプ２０３の出力には限定されず、スイッチングトランジスタＭ１および同期整流トランジスタＭ２のスイッチングが停止する箇所に接続すればよい。
【００７１】
ＯＶＰ回路１６ｄの活性状態において第６抵抗Ｒ６およびサイリスタ１８を介して出力キャパシタＣ１が放電され、出力電圧ＶＯＵＴが低下する。出力電圧ＶＯＵＴが第２しきい値電圧ＶＴＨ２まで低下すると、ＯＶＰ回路１６ｄが非活性化される。
【００７２】
図９のＤＣ／ＤＣコンバータ２００ｄによっても、図４に示す過電圧保護を実現できる。
【００７３】
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
【００７４】
（第１変形例）
図５等の絶縁型のコンバータは、同期整流型であってもよい。またフォワード型であってもよい。また図９等の非絶縁型のコンバータ出力回路１２は、降圧コンバータ（Buck Converter）であってもよいし、昇降圧コンバータであってもよい。
【００７５】
（第２変形例）
ＯＶＰ回路１６ａにおいて、出力電圧ＶＯＵＴをしきい値電圧ＶＴＨ１，ＶＴＨ２と比較する手段は特に限定されず、電圧コンパレータなどを用いてもよく、ヒステリシスコンパレータを用いてもよい。
【００７６】
（用途）
続いて、実施の形態で説明したＤＣ／ＤＣコンバータ２００の用途を説明する。ＤＣ／ＤＣコンバータ２００は、ＡＣ／ＤＣコンバータ１００に用いることができる。図１０は、ＤＣ／ＤＣコンバータ２００を備えるＡＣ／ＤＣコンバータ１００の回路図である。
【００７７】
ＡＣ／ＤＣコンバータ１００は、フィルタ１０２、整流回路１０４、平滑キャパシタ１０６およびＤＣ／ＤＣコンバータ２００を備える。フィルタ１０２は、交流電圧ＶＡＣのノイズを除去する。整流回路１０４は、交流電圧ＶＡＣを全波整流するダイオードブリッジ回路である。平滑キャパシタ１０６は、全波整流された電圧を平滑化し、直流電圧ＶＩＮを生成する。ＤＣ／ＤＣコンバータ２００は直流電圧ＶＩＮを受け、出力電圧ＶＯＵＴを生成する。
【００７８】
図１１は、ＡＣ／ＤＣコンバータ１００を備えるＡＣアダプタ８００を示す図である。ＡＣアダプタ８００は、プラグ８０２、筐体８０４、コネクタ８０６を備える。プラグ８０２は、図示しないコンセントから商用交流電圧ＶＡＣを受ける。ＡＣ／ＤＣコンバータ１００は、筐体８０４内に実装される。ＡＣ／ＤＣコンバータ１００により生成された直流出力電圧ＶＯＵＴは、コネクタ８０６から電子機器８１０に供給される。電子機器８１０は、ノートＰＣ、デジタルカメラ、デジタルビデオカメラ、携帯電話、携帯オーディオプレイヤなどが例示される。
【００７９】
図１２（ａ）、（ｂ）は、ＡＣ／ＤＣコンバータ１００を備える電子機器９００を示す図である。図１２の電子機器９００はディスプレイ装置であるが、電子機器９００の種類は特に限定されず、オーディオ機器、冷蔵庫、洗濯機、掃除機など、電源装置を内蔵する機器であればよい。プラグ９０２は、図示しないコンセントから商用交流電圧ＶＡＣを受ける。ＡＣ／ＤＣコンバータ１００は、筐体９０４内に実装される。ＡＣ／ＤＣコンバータ１００により生成された直流出力電圧ＶＯＵＴは、同じ筐体９０４内に搭載される、マイコン、ＤＳＰ（Digital Signal Processor）、電源回路、照明機器、アナログ回路、デジタル回路などの負荷に供給される。
【００８０】
実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【符号の説明】
【００８１】
Ｐ１…入力端子、Ｐ２…出力端子、Ｍ１…スイッチングトランジスタ、Ｃ１…出力キャパシタ、Ｔ１…トランス、Ｗ１…一次巻線、Ｗ２…二次巻線、Ｗ３…補助巻線、Ｄ１…整流ダイオード、１０…ＤＣ／ＤＣコンバータ、１２…コンバータ出力回路、１４…コントロール回路、１６…ＯＶＰ回路、Ｒ１…第１抵抗、Ｒ２…第２抵抗、Ｑ１…第１トランジスタ、Ｑ２…第２トランジスタ、ＺＤ１…第１ツェナーダイオード、１８…サイリスタ、２０…入力ライン、２２…出力ライン、２４…接地ライン、２６…電源ライン、３０…充電回路、３２…放電回路、Ｍ３…第３トランジスタ、Ｃ１１…第１キャパシタ、Ｒ３…第３抵抗、Ｒ４…第４抵抗、Ｒ５…第５抵抗、Ｑ４…第４トランジスタ、Ｑ５…第５トランジスタ、Ｒ６…第６抵抗、Ｄ２…ダイオード、ＺＤ２…第２ツェナーダイオード、ＺＤ３…第３ツェナーダイオード、ＺＤ２…第２ツェナーダイオード、１００…ＡＣ／ＤＣコンバータ、１０２…フィルタ、１０４…整流回路、１０６…平滑キャパシタ、２００…ＤＣ／ＤＣコンバータ、２０２…一次側コントローラ、２０４…フォトカプラ、２０６…フィードバック回路、２０７…シャントレギュレータ、２０８…２次側整流回路、２２０…ＯＶＰ回路、８００…ＡＣアダプタ、８０２…プラグ、８０４…筐体、８０６…コネクタ、８１０，９００…電子機器、９０２…プラグ、９０４…筐体。
【図１】
0006732513.tif 000002
【図２】
0006732513.tif 000003
【図３】
0006732513.tif 000004
【図４】
0006732513.tif 000005
【図５】
0006732513.tif 000006
【図６】
0006732513.tif 000007
【図７】
0006732513.tif 000008
【図８】
0006732513.tif 000009
【図９】
0006732513.tif 000010
【図１０】
0006732513.tif 000011
【図１１】
0006732513.tif 000012
【図１２】
0006732513.tif 000013