(57)【特許請求の範囲】
【請求項１】
データを送信する場合、前記データの送信開始前に対向装置に要求パルスを送信して前記対向装置の送受信状態を認識するための事前通信を行い、前記対向装置から応答パルスが返信されて前記対向装置が前記データの受信状態にあることを検出した場合は前記対向装置に前記データを送信する第１の制御部と、単一の通信ポートを介して前記対向装置との双方向通信インタフェースを行う第１の通信部と、を備える第１の情報処理装置と、
前記データを受信する場合、前記第１の情報処理装置から送信された前記要求パルスを受信した場合は前記応答パルスを前記第１の情報処理装置に返信して、前記第１の情報処理装置から送信される前記データを受信する第２の制御部と、単一の通信ポートを介して前記第１の情報処理装置との双方向通信インタフェースを行う第２の通信部と、を備える前記対向装置である第２の情報処理装置と、
を備え、
前記第１の情報処理装置は、前記第１の制御部の切替制御にもとづいて、前記双方向通信インタフェースの送信方向および受信方向の切替を行う第１の送受信切替部をさらに備え、
前記第２の情報処理装置は、前記第２の制御部の切替制御にもとづいて、前記双方向通信インタフェースの送信方向および受信方向の切替を行う第２の送受信切替部をさらに備え、
前記第１の制御部は、送受信方向の切替制御信号を出力する第１の切替制御端子、前記データを送信する第１の送信端子および前記データを受信する第１の受信端子を有し、前記第１の通信部は、前記データの送受信を行う第１の送受信端子を有し、前記第１の送受信切替部は、第１のスイッチおよび第２のスイッチを有し、
前記双方向通信インタフェースを送信方向に切り替える場合、前記第１の切替制御端子は、第１の切替制御信号を出力し、前記第１のスイッチは、前記第１の切替制御信号の反転レベルによりオフし、前記第２のスイッチは前記第１の切替制御信号の非反転レベルによりオンして、前記第１の送信端子と前記第１の送受信端子を導通状態にし、前記第１の受信端子と前記第１の送受信端子を非導通状態にし、
前記双方向通信インタフェースを受信方向に切り替える場合、前記第１の切替制御端子は、第２の切替制御信号を出力し、前記第１のスイッチは、前記第２の切替制御信号の反転レベルによりオンし、前記第２のスイッチは前記第２の切替制御信号の非反転レベルによりオフして、前記第１の送信端子と前記第１の送受信端子を非導通状態にし、前記第１の受信端子と前記第１の送受信端子を導通状態にし、
前記第２の制御部は、送受信方向の切替制御信号を出力する第２の切替制御端子、前記データを送信する第２の送信端子および前記データを受信する第２の受信端子を有し、前記第２の通信部は、前記データの送受信を行う第２の送受信端子を有し、前記第２の送受信切替部は、第３のスイッチおよび第４のスイッチを有し、
前記双方向通信インタフェースを送信方向に切り替える場合、前記第２の切替制御端子は、第３の切替制御信号を出力し、前記第３のスイッチは、前記第３の切替制御信号の反転レベルによりオフし、前記第４のスイッチは前記第３の切替制御信号の非反転レベルによりオンして、前記第２の送信端子と前記第２の送受信端子を導通状態にし、前記第２の受信端子と前記第２の送受信端子を非導通状態にし、
前記双方向通信インタフェースを受信方向に切り替える場合、前記第２の切替制御端子は、第４の切替制御信号を出力し、前記第３のスイッチは、前記第４の切替制御信号の反転レベルによりオンし、前記第４のスイッチは前記第４の切替制御信号の非反転レベルによりオフして、前記第２の送信端子と前記第２の送受信端子を非導通状態にし、前記第２の受信端子と前記第２の送受信端子を導通状態にする、
情報処理システム。
【請求項２】
前記第１の制御部は、前記データを受信する場合、前記第２の情報処理装置から送信された前記事前通信のための前記要求パルスを受信した場合は前記応答パルスを前記第２の情報処理装置に返信し、前記第２の情報処理装置から送信される前記データを受信し、
前記第２の制御部は、前記データを送信する場合、前記データの送信開始前に、前記第１の情報処理装置に前記要求パルスを送信して前記第１の情報処理装置の送受信状態を認識するための前記事前通信を行い、前記第１の情報処理装置から前記応答パルスが返信されて前記第１の情報処理装置が前記データの受信状態にあることを検出した場合は前記第１の情報処理装置に前記データを送信する、
請求項１記載の情報処理システム。
【請求項３】
前記第１の制御部は、前記要求パルスの送信後に前記応答パルスを受信できない場合、前記要求パルスを前記第２の情報処理装置に再送し、
前記第２の制御部は、前記要求パルスの送信後に前記応答パルスを受信できない場合、前記要求パルスを前記第１の情報処理装置に再送する、
請求項２記載の情報処理システム。
【請求項４】
前記第１の制御部は、前記要求パルスを送信してから第１の所定時間のうちに前記応答パルスを受信できない場合、前記第１の所定時間が経過したときに前記要求パルスを前記第２の情報処理装置に再送し、
前記第２の制御部は、前記要求パルスを送信してから前記第１の所定時間よりも長い第２の所定時間のうちに前記応答パルスを受信できない場合、前記第２の所定時間が経過したときに前記要求パルスを前記第１の情報処理装置に再送する請求項３記載の情報処理システム。
【請求項５】
前記第１の所定時間の長さは、前記データのデータ長の１０倍を超え、前記第２の所定時間は、前記第１の所定時間の長さの２倍以上である請求項４記載の情報処理システム。
【請求項６】
データを送信する場合、前記データの送信開始前に対向装置に要求パルスを送信して前記対向装置の送受信状態を認識するための事前通信を行い、前記対向装置から応答パルスが返信されて前記対向装置が前記データの受信状態にあることを検出した場合は前記対向装置に前記データを送信する制御部と、単一の通信ポートを介して前記対向装置との双方向通信インタフェースを行う通信部と、を備え、
前記制御部の切替制御にもとづいて、前記双方向通信インタフェースの送信方向および受信方向の切替を行う第１の送受信切替部をさらに備え、
前記制御部は、送受信方向の切替制御信号を出力する第１の切替制御端子、前記データを送信する第１の送信端子および前記データを受信する第１の受信端子を有し、前記通信部は、前記データの送受信を行う第１の送受信端子を有し、前記第１の送受信切替部は、第１のスイッチおよび第２のスイッチを有し、
前記双方向通信インタフェースを送信方向に切り替える場合、前記第１の切替制御端子は、第１の切替制御信号を出力し、前記第１のスイッチは、前記第１の切替制御信号の反転レベルによりオフし、前記第２のスイッチは前記第１の切替制御信号の非反転レベルによりオンして、前記第１の送信端子と前記第１の送受信端子を導通状態にし、前記第１の受信端子と前記第１の送受信端子を非導通状態にし、
前記双方向通信インタフェースを受信方向に切り替える場合、前記第１の切替制御端子は、第２の切替制御信号を出力し、前記第１のスイッチは、前記第２の切替制御信号の反転レベルによりオンし、前記第２のスイッチは前記第２の切替制御信号の非反転レベルによりオフして、前記第１の送信端子と前記第１の送受信端子を非導通状態にし、前記第１の受信端子と前記第１の送受信端子を導通状態にする、
情報処理装置。
【請求項７】
対向装置からデータが送信される前に前記対向装置が受信側の送受信状態を認識するための事前通信を行うための要求パルスが前記対向装置から送信されて前記要求パルスを受信した場合は応答パルスを前記対向装置に返信して、前記対向装置から送信される前記データを受信する制御部と、単一の通信ポートを介して前記対向装置との双方向通信インタフェースを行う通信部と、を備え、
前記制御部の切替制御にもとづいて、前記双方向通信インタフェースの送信方向および受信方向の切替を行う第２の送受信切替部をさらに備え、
前記制御部は、送受信方向の切替制御信号を出力する第２の切替制御端子、前記データを送信する第２の送信端子および前記データを受信する第２の受信端子を有し、前記通信部は、前記データの送受信を行う第２の送受信端子を有し、前記第２の送受信切替部は、第３のスイッチおよび第４のスイッチを有し、
前記双方向通信インタフェースを送信方向に切り替える場合、前記第２の切替制御端子は、第３の切替制御信号を出力し、前記第３のスイッチは、前記第３の切替制御信号の反転レベルによりオフし、前記第４のスイッチは前記第３の切替制御信号の非反転レベルによりオンして、前記第２の送信端子と前記第２の送受信端子を導通状態にし、前記第２の受信端子と前記第２の送受信端子を非導通状態にし、
前記双方向通信インタフェースを受信方向に切り替える場合、前記第２の切替制御端子は、第４の切替制御信号を出力し、前記第３のスイッチは、前記第４の切替制御信号の反転レベルによりオンし、前記第４のスイッチは前記第４の切替制御信号の非反転レベルによりオフして、前記第２の送信端子と前記第２の送受信端子を非導通状態にし、前記第２の受信端子と前記第２の送受信端子を導通状態にする、
情報処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報処理システムおよび情報処理装置に関する。
【背景技術】
【０００２】
近年、タブレット型ＰＣ（Personal Computer）等の情報処理端末に対して、クレードル（cradle）と呼ばれる拡張機器を接続して、外部との通信やバッテリの充電／給電等を行うケースが増えている。
【０００３】
タブレット型ＰＣをクレードルに接続することで、例えば、外部機器接続ポート（ＵＳＢ（Universal Serial Bus）機器接続用ポート等）、映像出力ポート、音声入出力ポート、Ethernet（登録商標）用ポート、バッテリの充電／給電の拡張機能がクレードルから提供される。
【０００４】
また、クレードルは、接続されたタブレット型ＰＣからＡＣＰＩ（Advanced Configuration and Power Interface）ステートや、タブレット型ＰＣの固有情報（ＭＡＣ（Media Access Control）アドレス、シリアルナンバ、充電電力の定格値等）を取り込む。
さらに、クレードルからタブレット型ＰＣに対して、遠隔電源投入機能であるＷａｋｅ-Ｏｎ-ＬＡＮ（Local Area Network）のＷａｋｅ用トリガの通知や、クレードル側の状態に異常が発生した際のアラート通知が発信される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１９−０４０２３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上記のように、タブレット型ＰＣとクレードルとの間では多様な情報の通信が行われている。しかし、タブレット型ＰＣとクレードルとの間で通信するためのポート数が多くなると、例えば、コネクタの端子数の増加や基板の実装・配線面積の増加等の問題が生じ、薄型化・軽量化の障害となる。
【０００７】
このため、タブレット型ＰＣとクレードルとの間の通信に要する通信ポート数は可能な限り少ないことが望ましく、例えば、通信ポート数を１つにして単一の通信ポートで双方向通信を行うことが考えられる。しかし、単一の通信ポートで双方向通信を行う場合、データ衝突が発生する可能性がある。
【０００８】
１つの側面では、本発明は、データ衝突の発生を防止して単一の通信ポートで双方向通信を行うことを可能にした情報処理システムおよび情報処理装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、情報処理システムが提供される。情報処理システムは、データを送信する場合、データの送信開始前に対向装置に要求パルスを送信して対向装置の送受信状態を認識するための事前通信を行い、対向装置から応答パルスが返信されて対向装置がデータの受信状態にあることを検出した場合は対向装置にデータを送信する第１の制御部と、単一の通信ポートを介して対向装置との双方向通信インタフェースを行う第１の通信部と、を備える第１の情報処理装置と、データを受信する場合、第１の情報処理装置から送信された要求パルスを受信した場合は応答パルスを第１の情報処理装置に返信して、第１の情報処理装置から送信されるデータを受信する第２の制御部と、単一の通信ポートを介して第１の情報処理装置との双方向通信インタフェースを行う第２の通信部と、を備える対向装置である第２の情報処理装置と、を備え、第１の情報処理装置は、第１の制御部の切替制御にもとづいて、双方向通信インタフェースの送信方向および受信方向の切替を行う第１の送受信切替部をさらに備え、第２の情報処理装置は、第２の制御部の切替制御にもとづいて、双方向通信インタフェースの送信方向および受信方向の切替を行う第２の送受信切替部をさらに備え、第１の制御部は、送受信方向の切替制御信号を出力する第１の切替制御端子、データを送信する第１の送信端子およびデータを受信する第１の受信端子を有し、第１の通信部は、データの送受信を行う第１の送受信端子を有し、第１の送受信切替部は、第１のスイッチおよび第２のスイッチを有し、双方向通信インタフェースを送信方向に切り替える場合、第１の切替制御端子は、第１の切替制御信号を出力し、第１のスイッチは、第１の切替制御信号の反転レベルによりオフし、第２のスイッチは第１の切替制御信号の非反転レベルによりオンして、第１の送信端子と第１の送受信端子を導通状態にし、第１の受信端子と第１の送受信端子を非導通状態にし、双方向通信インタフェースを受信方向に切り替える場合、第１の切替制御端子は、第２の切替制御信号を出力し、第１のスイッチは、第２の切替制御信号の反転レベルによりオンし、第２のスイッチは第２の切替制御信号の非反転レベルによりオフして、第１の送信端子と第１の送受信端子を非導通状態にし、第１の受信端子と第１の送受信端子を導通状態にし、第２の制御部は、送受信方向の切替制御信号を出力する第２の切替制御端子、データを送信する第２の送信端子およびデータを受信する第２の受信端子を有し、第２の通信部は、データの送受信を行う第２の送受信端子を有し、第２の送受信切替部は、第３のスイッチおよび第４のスイッチを有し、双方向通信インタフェースを送信方向に切り替える場合、第２の切替制御端子は、第３の切替制御信号を出力し、第３のスイッチは、第３の切替制御信号の反転レベルによりオフし、第４のスイッチは第３の切替制御信号の非反転レベルによりオンして、第２の送信端子と第２の送受信端子を導通状態にし、第２の受信端子と第２の送受信端子を非導通状態にし、双方向通信インタフェースを受信方向に切り替える場合、第２の切替制御端子は、第４の切替制御信号を出力し、第３のスイッチは、第４の切替制御信号の反転レベルによりオンし、第４のスイッチは第４の切替制御信号の非反転レベルによりオフして、第２の送信端子と第２の送受信端子を非導通状態にし、第２の受信端子と第２の送受信端子を導通状態にする。
また、上記課題を解決するために、上記情報処理システムと同様の制御を実行する情報処理装置が提供される。
【発明の効果】
【００１０】
１側面によれば、データ衝突の発生を防止して単一の通信ポートで双方向通信を行うことができる。
【図面の簡単な説明】
【００１１】
【図１】第１の実施の形態の情報処理システムの一例を説明するための図である。
【図２】第２の実施の形態の情報処理システムの構成の一例を示す図である。
【図３】情報処理装置のハードウェア構成の一例を示す図である。
【図４】情報処理装置の構成の一例を示す図である。
【図５】情報処理装置の構成の一例を示す図である。
【図６】事前ネゴシエーションの動作の一例を示すフローチャートである。
【図７】事前ネゴシエーションの動作の一例を示すフローチャートである。
【図８】事前ネゴシエーションのタイミングチャートの一例を示す図である。
【図９】事前ネゴシエーションのタイミングチャートの一例を示す図である。
【図１０】事前ネゴシエーションのタイミングチャートの一例を示す図である。
【図１１】事前ネゴシエーションのタイミングチャートの一例を示す図である。
【図１２】リトライ処理が行われる場合のタイミングチャートの一例を示す図である。
【図１３】リトライ処理が行われる場合のタイミングチャートの一例を示す図である。
【図１４】データ衝突の一例を説明するための図である。
【図１５】データ衝突の一例を説明するための図である。
【発明を実施するための形態】
【００１２】
以下、本実施の形態について図面を参照して説明する。
［第１の実施の形態］
図１は第１の実施の形態の情報処理システムの一例を説明するための図である。情報処理システム１−１は、情報処理装置１（第１の情報処理装置）と、情報処理装置２（第２の情報処理装置）を備える。情報処理装置１と情報処理装置２は、無線または有線で接続される。
【００１３】
情報処理装置１は、制御部１ａ（第１の制御部）、通信部１ｂ（第１の通信部）および送受信切替部１ｃ（第１の送受信切替部）を含む。情報処理装置２は、制御部２ａ（第２の制御部）、通信部２ｂ（第２の通信部）および送受信切替部２ｃ（第２の送受信切替部）を含む。
【００１４】
情報処理装置１において、制御部１ａは、データを送信する場合、データの送信開始前に情報処理装置２に要求パルスを送信して情報処理装置２の送受信状態を認識するための事前通信を行う。
そして、制御部１ａは、情報処理装置２から応答パルスが返信されて情報処理装置２が受信状態にあることを検出した場合は情報処理装置２にデータを送信する。
【００１５】
また、制御部１ａは、データを受信する場合、情報処理装置２から送信された事前通信のための要求パルスを受信した場合は応答パルスを情報処理装置２に返信し、情報処理装置２から送信されるデータを受信する。
【００１６】
通信部１ｂは、単一の通信ポートｐ１を介して情報処理装置２との双方向通信インタフェースを行う。送受信切替部１ｃは、制御部１ａの切替制御にもとづいて、双方向通信インタフェースの送信方向および受信方向の切替を行う。
【００１７】
情報処理装置２において、制御部２ａは、データを送信する場合、データの送信開始前に、情報処理装置１に要求パルスを送信して情報処理装置１の送受信状態を認識するための事前通信を行う。
そして、制御部２ａは、情報処理装置１から応答パルスが返信されて情報処理装置１が受信状態にあることを検出した場合は情報処理装置１にデータを送信する。
【００１８】
また、制御部２ａは、データを受信する場合、情報処理装置１から送信された要求パルスを受信した場合は応答パルスを情報処理装置１に返信して、情報処理装置１から送信されるデータを受信する。
【００１９】
通信部２ｂは、単一の通信ポートｐ２を介して情報処理装置１との双方向通信インタフェースを行う。送受信切替部２ｃは、制御部２ａの切替制御にもとづいて、双方向通信インタフェースの送信方向および受信方向の切替を行う。
【００２０】
ここで、情報処理装置１がデータ送信側になり、情報処理装置２がデータ受信側になるときの事前通信の動作について説明する。なお、初期運用時は、情報処理装置１、２は共に受信状態になっている（図中、送信をＴｘ、受信をＲｘと表記している）。
【００２１】
〔ステップＳ１ａ〕制御部１ａは、送信方向にするための切替指示を送受信切替部１ｃに出力し、送受信切替部１ｃは、通信部１ｂの双方向通信インタフェースを送信方向に切り替える。
〔ステップＳ２ａ〕制御部１ａは、情報処理装置２に要求パルスｍ１を送信して情報処理装置２の送受信状態を認識するための事前通信を行う。
【００２２】
〔ステップＳ３ａ〕制御部１ａは、受信方向にするための切替指示を送受信切替部１ｃに出力し、送受信切替部１ｃは、通信部１ｂの双方向通信インタフェースを受信方向に切り替える。
〔ステップＳ４ａ〕制御部２ａは、情報処理装置１から送信された要求パルスｍ１を受信する。
【００２３】
〔ステップＳ５ａ〕制御部２ａは、送信方向にするための切替指示を送受信切替部２ｃに出力し、送受信切替部２ｃは、通信部２ｂの双方向通信インタフェースを送信方向に切り替える。
〔ステップＳ６ａ〕制御部２ａは、応答パルスｍ２を情報処理装置１に返信する。
【００２４】
〔ステップＳ７ａ〕制御部２ａは、受信方向にするための切替指示を送受信切替部２ｃに出力し、送受信切替部２ｃは、通信部２ｂの双方向通信インタフェースを受信方向に切り替える。
〔ステップＳ８ａ〕制御部１ａは、情報処理装置２から返信された応答パルスｍ２を受信すると情報処理装置２がデータの受信状態にあることを検出する。
【００２５】
〔ステップＳ９ａ〕制御部１ａは、送信方向にするための切替指示を送受信切替部１ｃに出力し、送受信切替部１ｃは、通信部１ｂの双方向通信インタフェースを送信方向に切り替える。
〔ステップＳ１０ａ〕制御部１ａは、情報処理装置２にデータ（実データ）を送信する。
〔ステップＳ１１ａ〕制御部２ａは、データを受信する。
【００２６】
次に、情報処理装置２がデータ送信側になり、情報処理装置１がデータ受信側になるときの事前通信の動作について説明する。初期運用時は、情報処理装置１、２は共に受信状態である。
【００２７】
〔ステップＳ１ｂ〕制御部２ａは、送信方向にするための切替指示を送受信切替部２ｃに出力し、送受信切替部２ｃは、通信部２ｂの双方向通信インタフェースを送信方向に切り替える。
〔ステップＳ２ｂ〕制御部２ａは、情報処理装置１に要求パルスｍ１を送信して情報処理装置１の送受信状態を認識するための事前通信を行う。
【００２８】
〔ステップＳ３ｂ〕制御部２ａは、受信方向にするための切替指示を送受信切替部２ｃに出力し、送受信切替部２ｃは、通信部２ｂの双方向通信インタフェースを受信方向に切り替える。
〔ステップＳ４ｂ〕制御部１ａは、情報処理装置２から送信された要求パルスｍ１を受信する。
【００２９】
〔ステップＳ５ｂ〕制御部１ａは、送信方向にするための切替指示を送受信切替部１ｃに出力し、送受信切替部１ｃは、通信部１ｂの双方向通信インタフェースを送信方向に切り替える。
〔ステップＳ６ｂ〕制御部１ａは、応答パルスｍ２を情報処理装置２に返信する。
【００３０】
〔ステップＳ７ｂ〕制御部１ａは、受信方向にするための切替指示を送受信切替部１ｃに出力し、送受信切替部１ｃは、通信部１ｂの双方向通信インタフェースを受信方向に切り替える。
〔ステップＳ８ｂ〕制御部２ａは、情報処理装置１から返信された応答パルスｍ２を受信すると情報処理装置１がデータの受信状態にあることを検出する。
【００３１】
〔ステップＳ９ｂ〕制御部２ａは、送信方向にするための切替指示を送受信切替部２ｃに出力し、送受信切替部２ｃは、通信部２ｂの双方向通信インタフェースを送信方向に切り替える。
〔ステップＳ１０ｂ〕制御部２ａは、情報処理装置１にデータ（実データ）を送信する。
〔ステップＳ１１ｂ〕制御部１ａは、データを受信する。
【００３２】
このように、情報処理システム１−１では、データ送信側の情報処理装置は、データの送信開始前に、対向装置に要求パルスを送信して対向装置の送受信状態を認識するための事前通信を行う。
【００３３】
そして、対向装置から応答パルスが返信されて対向装置が受信状態にあることを検出した場合は対向装置にデータを送信する。また、データ受信側の情報処理装置は、要求パルスを受信した場合は応答パルスを返信し、対向装置から送信されるデータを受信する。これにより、データ衝突の発生を防止して単一の通信ポートでの双方向通信を行うことが可能になる。
【００３４】
また、情報処理装置は、制御部の切替制御にもとづいて、双方向通信インタフェースの送信方向および受信方向の切替を行う送受信切替部を備えている。これにより、自装置の送信状態および受信状態を適切に切り替えて通信を行うことが可能になる。
【００３５】
［第２の実施の形態］
次に第２の実施の形態について説明する。第２の実施の形態は、ＵＡＲＴ（Universal Asynchronous Receiver／Transmitter）のプロトコルにもとづいて双方向通信を行うシステムに、第１の実施の形態の機能を適用したものである。なお、以降では、事前通信を事前ネゴシエーションと呼ぶ。
【００３６】
図２は第２の実施の形態の情報処理システムの構成の一例を示す図である。情報処理システム１−２は、情報処理装置１０と情報処理装置２０を備える。情報処理装置１０は例えば、タブレット型ＰＣに該当し、情報処理装置２０は例えば、クレードルに該当する。情報処理装置１０、２０は、ＵＡＲＴのプロトコルにもとづいて、近距離無線による双方向のデータ通信を行って情報交換を行う（アンテナの図示は省略している）。
【００３７】
情報処理装置１０は、制御部１１、通信部１２およびスイッチ部１３を含む。制御部１１は、情報処理装置１０の全体制御を行う。通信部１２は、単一の通信ポートｐ１を有する無線通信ＩＣ（Integrated Circuit）であって、対向する情報処理装置２０との双方向無線通信インタフェースを行う。スイッチ部１３は、データの送受信の切替制御、および制御部１１と通信部１２との間の伝送制御を行う。
【００３８】
情報処理装置２０は、制御部２１、通信部２２およびスイッチ部２３を含む。制御部２１は、情報処理装置２０の全体制御を行う。通信部２２は、単一の通信ポートｐ２を有する無線通信ＩＣであって、対向する情報処理装置１０との双方向無線通信インタフェースを行う。スイッチ部２３は、データの送受信の切替制御、および制御部２１と通信部２２との間の伝送制御を行う。
【００３９】
＜ハードウェア＞
図３は情報処理装置のハードウェア構成の一例を示す図である。情報処理装置１０は、プロセッサ（コンピュータ）１００によって全体が制御されている。プロセッサ１００は、制御部１１の機能を実現する。
【００４０】
プロセッサ１００には、バス１０３を介して、メモリ１０１、入出力インタフェース１０２およびネットワークインタフェース１０４が接続されている。また、プロセッサ１００には、上述の通信部１２およびスイッチ部１３が接続されている。
【００４１】
プロセッサ１００は、マルチプロセッサであってもよい。プロセッサ１００は、例えば、ＣＰＵ（Central Processing Unit）、ＭＰＵ（Micro Processing Unit）、ＤＳＰ（Digital Signal Processor）、ＡＳＩＣ（Application Specific Integrated Circuit）、またはＰＬＤ（Programmable Logic Device）である。またプロセッサ１００は、ＣＰＵ、ＭＰＵ、ＤＳＰ、ＡＳＩＣ、ＰＬＤのうちの２以上の要素の組み合わせであってもよい。
【００４２】
メモリ１０１は、情報処理装置１０の主記憶装置として使用される。メモリ１０１には、プロセッサ１００に実行させるＯＳ（Operating System）のプログラムやアプリケーションプログラムの少なくとも一部が一時的に格納される。また、メモリ１０１には、プロセッサ１００による処理に要する各種データが格納される。
【００４３】
また、メモリ１０１は、情報処理装置１０の補助記憶装置としても使用され、ＯＳのプログラム、アプリケーションプログラム、および各種データが格納される。メモリ１０１は、補助記憶装置として、フラッシュメモリやＳＳＤ（Solid State Drive）等の半導体記憶装置やＨＤＤ（Hard Disk Drive）等の磁気記録媒体を含んでもよい。
【００４４】
バス１０３に接続されている周辺機器としては、入出力インタフェース１０２およびネットワークインタフェース１０４がある。入出力インタフェース１０２は、プロセッサ１００からの命令にしたがって情報処理装置１０の状態を表示する表示装置として機能するモニタ（例えば、ＬＥＤ（Light Emitting Diode）やＬＣＤ（Liquid Crystal Display）等）が接続できる。
【００４５】
さらに、入出力インタフェース１０２は、キーボードやマウス等の情報入力装置を接続可能であって、情報入力装置から送られてくる信号をプロセッサ１００に送信する。
さらにまた、入出力インタフェース１０２は、周辺機器を接続するための通信インタフェースとしても機能する。例えば、入出力インタフェース１０２は、レーザ光等を利用して、光ディスクに記録されたデータの読み取りを行う光学ドライブ装置を接続することができる。光ディスクには、Ｂｌｕ−ｒａｙＤｉｓｃ（登録商標）、ＣＤ−ＲＯＭ（Compact Disc Read Only Memory）、ＣＤ−Ｒ（Recordable）／ＲＷ（Rewritable）等がある。
【００４６】
また、入出力インタフェース１０２は、メモリ装置やメモリリーダライタを接続することができる。メモリ装置は、入出力インタフェース１０２との通信機能を搭載した記録媒体である。メモリリーダライタは、メモリカードへのデータの書き込み、またはメモリカードからのデータの読み出しを行う装置である。メモリカードは、カード型の記録媒体である。
【００４７】
ネットワークインタフェース１０４は、ネットワークに接続してネットワークインタフェース制御を行う。この場合、例えば、ＮＩＣ（Network Interface Card）、無線ＬＡＮ（Local Area Network）カード等を使用することもできる。ネットワークインタフェース１０４で受信されたデータは、メモリ１０１やプロセッサ１００に出力される。
【００４８】
以上のようなハードウェア構成によって、情報処理装置１０の処理機能を実現することができる。例えば、情報処理装置１０は、プロセッサ１００がそれぞれ所定のプログラムを実行することで本発明の処理を行うことができる。
【００４９】
情報処理装置１０は、例えば、コンピュータで読み取り可能な記録媒体に記録されたプログラムを実行することにより、本発明の処理機能を実現する。情報処理装置１０に実行させる処理内容を記述したプログラムは、様々な記録媒体に記録しておくことができる。
【００５０】
例えば、情報処理装置１０に実行させるプログラムを補助記憶装置に格納しておくことができる。プロセッサ１００は、補助記憶装置内のプログラムの少なくとも一部を主記憶装置にロードし、プログラムを実行する。
【００５１】
また、光ディスク、メモリ装置、メモリカード等の可搬型記録媒体に記録しておくこともできる。可搬型記録媒体に格納されたプログラムは、例えば、プロセッサ１００からの制御により、補助記憶装置にインストールされた後、実行可能となる。またプロセッサ１００が、可搬型記録媒体から直接プログラムを読み出して実行することもできる。なお、情報処理装置２０もコンピュータを備えて、図３に示した同様のハードウェアにより実現することができる。
【００５２】
＜情報処理装置の構成＞
図４、図５は情報処理装置の構成の一例を示す図である。図４に示す情報処理装置１０は、上述の制御部１１、通信部１２およびスイッチ部１３を備え、スイッチ部１３は、スイッチｓｗ１、ｓｗ２、インバータ（反転回路素子）ＩＣ１、ＩＣ２、ＩＣ３、抵抗Ｒ１、Ｒ２、Ｒ４、・・・、Ｒ８を含む。
【００５３】
制御部１１は、端子RST_11、端子Tx/Rx_SW_11、端子UART_Tx1および端子UART_Rx1を有する。通信部１２は、端子RST_12、端子Tx/Rx_SW_12および端子UART_Tx1/Rx1を有する。
【００５４】
端子RST_11は、リセット信号を出力し、端子RST_12は、インバータＩＣ１でレベルが反転されたリセット信号を受信する。
【００５５】
端子Tx/Rx_SW_11は、通信部１２のデータ送受信の切替（無線通信の指向の切替）を行うための切替制御信号を出力し、端子Tx/Rx_SW_12は、切替制御信号を受信する。
端子UART_Tx1は、情報処理装置２０へ送信すべきデータを出力する。端子UART_Rx1は、情報処理装置２０から送信されたデータを受信する。
【００５６】
端子UART_Tx1/Rx1は、通信部１２が送信状態のときは受信端子となって、端子UART_Tx1から出力されたデータを受信する。そして、端子UART_Tx1/Rx1で受信されたデータは、通信部１２から無線を通じて情報処理装置２０へ送信される。
【００５７】
また、端子UART_Tx1/Rx1は、通信部１２が受信状態のときは送信端子となって、通信部１２が無線を通じて受信した情報処理装置２０からのデータを、端子UART_Rx1に送信する。
【００５８】
各構成要素の接続関係を記すと、端子RST_11は、抵抗Ｒ１の一端とインバータＩＣ１の入力端子に接続され、インバータＩＣ１の出力端子は、抵抗Ｒ２の一端と端子RST_12に接続される。抵抗Ｒ１の他端は、３Ｖでプルアップされ、抵抗Ｒ２の他端は、１．８Ｖでプルアップされる。
【００５９】
端子Tx/Rx_SW_11は、インバータＩＣ２の入力端子に接続され、インバータＩＣ２の出力端子は、抵抗Ｒ４の一端、スイッチｓｗ１の制御端子ａ３およびインバータＩＣ３の入力端子に接続される。
【００６０】
インバータＩＣ３の出力端子は、抵抗Ｒ５の一端、スイッチｓｗ２の制御端子ｂ３および端子Tx/Rx_SW_12に接続される。抵抗Ｒ４、Ｒ５の他端は、１．８Ｖでプルアップされる。
端子UART_Tx1は、抵抗Ｒ６の一端とスイッチｓｗ２の端子ｂ１に接続され、スイッチｓｗ２の端子ｂ２は、抵抗Ｒ７の一端、スイッチｓｗ１の端子ａ２および端子UART_Tx1/Rx1に接続される。抵抗Ｒ６の他端は、３Ｖにプルアップされ、抵抗Ｒ７の他端は、１．８Ｖにプルアップされる。
【００６１】
端子UART_Rx1は、抵抗Ｒ８の一端、スイッチｓｗ１の端子ａ１に接続される。抵抗Ｒ８の他端は、３Ｖにプルアップされる。なお、通信部１２には、１．２Ｖおよび１．８Ｖの電力が供給されている。
【００６２】
ここで、端子Tx/Rx_SW_11から出力される切替制御信号がＨレベルのときに通信部１２はＴｘ状態に設定され、Ｌレベルのときに通信部１２はＲｘ状態に設定される。また、スイッチｓｗ１は、制御端子ａ３がＨレベルのときはオンし、制御端子ａ３がＬレベルのときはオフする。スイッチｓｗ２は、制御端子ｂ３がＨレベルのときはオンし、制御端子ｂ３がＬレベルのときはオフする。
【００６３】
したがって、通信部１２をＴｘ状態に設定する場合、端子Tx/Rx_SW_11からＨレベルの切替制御信号が出力される。このとき、スイッチｓｗ１の制御端子ａ３はＬレベルになるのでオフになり、スイッチｓｗ２の制御端子ｂ３はＨレベルになるのでオンになる。
【００６４】
よって、端子UART_Tx1と端子UART_Tx1/Rx1は導通し、端子UART_Rx1と端子UART_Tx1/Rx1は非導通になるので、端子UART_Tx1と端子UART_Tx1/Rx1を結ぶラインが生成され、制御部１１から通信部１２に向かってデータが流れる。
【００６５】
また、通信部１２をＲｘ状態に設定する場合、端子Tx/Rx_SW_11からＬレベルの切替制御信号が出力される。このとき、スイッチｓｗ１の制御端子ａ３はＨレベルになるのでオンになり、スイッチｓｗ２の制御端子ｂ３はＬレベルになるのでオフになる。
【００６６】
よって、端子UART_Rx1と端子UART_Tx1/Rx1は導通し、端子UART_Tx1と端子UART_Tx1/Rx1は非導通になるので、端子UART_Tx1/Rx1と端子UART_Rx1を結ぶラインが生成され、通信部１２から制御部１１に向かってデータが流れる。
【００６７】
一方、図５に示す情報処理装置２０は、上述の制御部２１、通信部２２およびスイッチ部２３を備え、スイッチ部２３は、スイッチｓｗ１１、ｓｗ１２、インバータＩＣ４、ＩＣ５、ＩＣ６、抵抗Ｒ９、・・・、Ｒ１４を含む。
【００６８】
制御部２１は、端子RST_21、端子TX/RX_SW_21、端子UART_Tx2および端子UART_Rx2を有する。通信部２２は、端子RST_22、端子TX/RX_SW_22および端子UART_Tx2/Rx2を有する。
端子RST_21は、リセット信号を出力し、端子RST_22は、インバータＩＣ４でレベルが反転されたリセット信号を受信する。端子TX/RX_SW_21は、通信部２２のデータ送受信の切替（無線通信の指向の切替）を行うための切替制御信号を出力し、端子TX/RX_SW_22は、切替制御信号を受信する。
【００６９】
端子UART_Tx2は、情報処理装置１０へ送信すべきデータを出力する。端子UART_Rx2は、情報処理装置１０から送信されたデータを受信する。
端子UART_Tx2/Rx2は、通信部２２がＴｘ状態のときは受信端子となって、端子UART_Tx2から出力されたデータを受信する。そして、端子UART_Tx2/Rx2で受信されたデータは、通信部２２から無線を通じて情報処理装置１０へ送信される。
【００７０】
また、端子UART_Tx2/Rx2は、通信部２２がＲｘ状態のときは送信端子となって、通信部２２が無線を通じて受信した情報処理装置１０からのデータを、端子UART_Rx2に送信する。
【００７１】
各構成要素の接続関係を記すと、端子RST_21は、インバータＩＣ４の入力端子に接続され、インバータＩＣ４の出力端子は、抵抗Ｒ９の一端と端子RST_22に接続される。抵抗Ｒ９の他端は、１．８Ｖにプルアップされる。
【００７２】
端子TX/RX_SW_21は、インバータＩＣ５の入力端子に接続され、インバータＩＣ５の出力端子は、抵抗Ｒ１０の一端、スイッチｓｗ１１の制御端子ｃ３およびインバータＩＣ６の入力端子に接続される。
【００７３】
インバータＩＣ６の出力端子は、スイッチｓｗ１２の制御端子ｄ３、抵抗Ｒ１１の一端および端子TX/RX_SW_22に接続される。抵抗Ｒ１０、Ｒ１１は、１．８Ｖにプルアップされる。
【００７４】
端子UART_Tx2は、抵抗Ｒ１２の一端とスイッチｓｗ１２の端子ｄ１に接続され、スイッチｓｗ１２の端子ｄ２は、抵抗Ｒ１３の一端、スイッチｓｗ１１の端子ｃ２および端子UART_Tx2/Rx2に接続される。抵抗Ｒ１２の他端は３Ｖにプルアップされ、抵抗Ｒ１３は１．８Ｖにプルアップされる。
【００７５】
端子UART_Rx2は、抵抗Ｒ１４の一端とスイッチｓｗ１１の端子ｃ１に接続される。抵抗Ｒ１４の他端は、３Ｖにプルアップされる。なお、通信部２２には、１．２Ｖおよび１．８Ｖの電力が供給されている。
【００７６】
ここで、端子TX/RX_SW_21から出力される切替制御信号がＨレベルのときに通信部２２はＴｘ状態に設定され、Ｌレベルのときに通信部２２はＲｘ状態に設定される。また、スイッチｓｗ１１は、制御端子ｃ３がＨレベルのときはオンし、制御端子ｃ３がＬレベルのときはオフする。スイッチｓｗ１２は、制御端子ｄ３がＨレベルのときはオンし、制御端子ｄ３がＬレベルのときはオフする。
【００７７】
したがって、通信部２２をＴｘ状態に設定する場合、端子TX/RX_SW_21からＨレベルの切替制御信号が出力される。このとき、スイッチｓｗ１１の制御端子ｃ３はＬレベルになるのでオフになり、スイッチｓｗ１２の制御端子ｄ３はＨレベルになるのでオンになる。
【００７８】
よって、端子UART_Tx2と端子UART_Tx2/Rx2は導通し、端子UART_Rx2と端子UART_Tx2/Rx2は非導通になるので、端子UART_Tx2と端子UART_Tx2/Rx2を結ぶラインが生成され、制御部２１から通信部２２に向かってデータが流れる。
【００７９】
また、通信部２２をＲｘ状態に設定する場合、端子TX/RX_SW_21からＬレベルの切替制御信号が出力される。このとき、スイッチｓｗ１１の制御端子ｃ３はＨレベルになるのでオンになり、スイッチｓｗ１２の制御端子ｄ３はＬレベルになるのでオフになる。
【００８０】
よって、端子UART_Rx2と端子UART_Tx2/Rx2は導通し、端子UART_Tx2と端子UART_Tx2/Rx2は非導通になるので、端子UART_Tx2/Rx2と端子UART_Rx2を結ぶラインが生成され、通信部２２から制御部２１に向かってデータが流れる。
【００８１】
＜事前ネゴシエーション＞
情報処理システム１−２では、情報処理装置１０は無線通信ＩＣとして単一通信ポートを有する通信部１２を含み、情報処理装置２０は無線通信ＩＣとして単一通信ポートを有する通信部２２を含んでいる。そして、互いに１ペアの無線通信ＩＣを使って、無線通信ＩＣの指向方向（Ｔｘ／Ｒｘ）を切替えて双方向通信を行う。
【００８２】
また、このような構成では、情報処理装置１０、２０が共に無線通信の指向がＴｘ状態になっていると、データ衝突が発生する。したがって、事前ネゴシエーションを行って、データ衝突の発生の防止を図る。
【００８３】
事前ネゴシエーションとしては、情報処理装置１０がデータを情報処理装置２０に送信する場合、例えば、情報処理装置１０は、無線通信の指向をＴｘ状態にして一定時間のＨレベルパルス（要求パルスに該当）を情報処理装置２０に送信する。その後、情報処理装置１０は、無線通信の指向をＲｘ状態に切替えて、情報処理装置２０からの返信を待ち受ける。
【００８４】
情報処理装置２０は、無線通信の指向がＲｘ状態のときに情報処理装置１０からのＨレベルパルスを受信した場合は、Ｔｘ状態に切替えてから返信としてＨレベルパルス（応答パルスに該当）を情報処理装置１０に送信する。その後、情報処理装置２０は、無線通信の指向をＲｘ状態に切替えて、情報処理装置１０から送信されるデータ（実データ）を待ち受ける。
【００８５】
情報処理装置１０は、Ｈレベルパルスの送信後に、情報処理装置２０から返信されたＨレベルパルスを受信すると、情報処理装置２０はＲｘ状態であることを認識し、無線通信の指向をＴｘ状態に切替えて、情報処理装置２０にデータ（実データ）を送信する。
【００８６】
情報処理装置１０、２０間で、このような事前ネゴシエーションが行われることで、データ衝突の発生を防止することができる。なお、情報処理装置２０から情報処理装置１０へデータ送信を行う場合も同様の事前ネゴシエーションが行われる。
【００８７】
図６は事前ネゴシエーションの動作の一例を示すフローチャートである。図６は、事前ネゴシエーションのトリガを出力する側（事前ネゴシエーションの呼びかけを行う側）の情報処理装置の動作を示している。
【００８８】
情報処理装置１０が情報処理装置２０に対して事前ネゴシエーションのトリガを出力するものとする。事前ネゴシエーションのトリガは、図１に示した要求パルスｍ１に該当し、例えば、一定時間のＨレベルパルスとする。
【００８９】
〔ステップＳ１０〕情報処理装置１０の制御部１１は、初期の装置状態として、データ送信の要否を不要、無線通信の指向をＲｘ、受信対象をＨレベルパルスとする。
〔ステップＳ１１〕制御部１１は、データ送信が要になったか否かを判定する。データ送信が要になった場合はステップＳ１２に処理が進み、データ送信が不要の場合はステップＳ１０に処理が戻る。
【００９０】
〔ステップＳ１２〕制御部１１は、無線通信の指向をＲｘからＴｘに変更する。
〔ステップＳ１３〕制御部１１は、装置状態を、データ送信の要否を要、無線通信の指向をＴｘ、送信対象をＨレベルパルスとする。
【００９１】
〔ステップＳ１４〕制御部１１は、対向装置である情報処理装置２０に、Ｈレベルパルスを送信する。
〔ステップＳ１５〕制御部１１は、無線通信の指向をＴｘからＲｘに変更する。
【００９２】
〔ステップＳ１６〕制御部１１は、装置状態を、データ送信の要否を不要、無線通信の指向をＲｘ、受信対象をＨレベルパルスとする。ここでの受信対象は、図１に示した応答パルスｍ２に該当する。応答パルスｍ２も要求パルスｍ１と同様な一定時間のＨレベルパルスとする。
【００９３】
〔ステップＳ１７〕制御部１１は、情報処理装置２０から返信されたＨレベルパルスを受信したか否かを判定する。情報処理装置２０からのＨレベルパルスを受信した場合はステップＳ１８に処理が進み、Ｈレベルパルスを受信しない場合はステップＳ１７ａに処理が進む。
【００９４】
〔ステップＳ１７ａ〕制御部１１は、所定時間待機し、所定時間に達するとステップＳ１３に処理が戻る。
〔ステップＳ１８〕制御部１１は、無線通信の指向をＲｘからＴｘに変更する。
【００９５】
〔ステップＳ１９〕制御部１１は、装置状態を、データ送信の要否を要、無線通信の指向をＴｘ、送信対象をデータ（実データ）とする。
〔ステップＳ２０〕制御部１１は、データを情報処理装置２０に送信する。
〔ステップＳ２１〕制御部１１は、データの送信後、無線通信の指向をＴｘからＲｘに変更する。ステップＳ１０に処理が戻る。
【００９６】
図７は事前ネゴシエーションの動作の一例を示すフローチャートである。図７は、事前ネゴシエーションのトリガを受信する側（事前ネゴシエーションの呼びかけを受ける側）の情報処理装置の動作を示している。例えば、情報処理装置２０が情報処理装置１０からの事前ネゴシエーションのトリガ（Ｈレベルパルス（要求パルス））を受信するものとする。
【００９７】
〔ステップＳ３０〕情報処理装置２０の制御部２１は、初期の装置状態として、データ送信の要否を不要、無線通信の指向をＲｘ、受信対象をＨレベルパルスとする（上述のステップＳ１０と同じ状態である）。
【００９８】
〔ステップＳ３１〕制御部２１は、対向装置である情報処理装置１０から送信されたＨレベルパルスを受信したか否かを判定する。Ｈレベルパルスを受信した場合はステップＳ３２に処理が進み、Ｈレベルパルスを受信しない場合はステップＳ３０に処理が戻る。
【００９９】
〔ステップＳ３２〕制御部２１は、Ｈレベルパルスの受信を完了する。
〔ステップＳ３３〕制御部２１は、無線通信の指向をＲｘからＴｘに変更する。
〔ステップＳ３４〕制御部２１は、装置状態を、データ送信の要否を要、無線通信の指向をＴｘ、送信対象をＨレベルパルスとする。ここでの送信対象のＨレベルパルスは応答パルスｍ２に該当する。
【０１００】
〔ステップＳ３５〕制御部２１は、情報処理装置１０に、Ｈレベルパルスを送信する。
〔ステップＳ３６〕制御部２１は、無線通信の指向をＴｘからＲｘに変更する。
〔ステップＳ３７〕制御部２１は、装置状態を、データ送信の要否を不要、無線通信の指向をＲｘ、受信対象をデータ（実データ）とする。
〔ステップＳ３８〕制御部２１は、データを受信する。データの受信完了後はステップＳ３０の処理に戻る。
【０１０１】
＜事前ネゴシエーションのタイミングチャート＞
次にタイミングチャートを用いて事前ネゴシエーションの詳細について説明する。図８、図９は事前ネゴシエーションのタイミングチャートの一例を示す図である。情報処理装置１０が事前ネゴシエーションのトリガを情報処理装置２０に出力するものとする。図８は情報処理装置１０側の動作を示し、図９は情報処理装置２０側の動作を示している。
【０１０２】
図８の時間ｔ１から時間ｔ４における情報処理装置１０の動作について、図４の構成も参照しながら説明する。
〔時間ｔ１〕情報処理装置１０、２０による事前ネゴシエーションが行われる前の初期状態である。
端子RST_11は、Ｈレベルのリセット信号を出力して、通信部１２をアイドル状態からアクティブ状態にする。
【０１０３】
端子Tx/Rx_SW_11は、Ｌレベル信号を出力する。よって、端子Tx/Rx_SW_12は、Ｌレベル信号を受信し、通信部１２はＲｘ状態に設定される。
また、端子Tx/Rx_SW_11から出力されるＬレベル信号により、インバータＩＣ２はＨレベル信号を出力してスイッチｓｗ１はオンし、インバータＩＣ３はＬレベル信号を出力してスイッチｓｗ２はオフする。よって、端子UART_Tx1と端子UART_Tx1/Rx1は非導通状態になり、端子UART_Rx1と端子UART_Tx1/Rx1は導通状態になる。
端子UART_Tx1は、Ｈレベル信号を出力している。端子UART_Rx1は、この状態ではＬレベル信号を出力し、端子UART_Rx1および端子UART_Tx1/Rx1は、Ｌレベル状態になる。
【０１０４】
〔時間ｔ２〕情報処理装置１０がＨレベルパルスを情報処理装置２０に送信して、事前ネゴシエーションのトリガを送信する状態である。
端子Tx/Rx_SW_11は、Ｈレベルパルスを出力する。よって、端子Tx/Rx_SW_12は、Ｈレベルパルスを受信し、通信部１２はＴｘ状態に設定される。
【０１０５】
また、端子Tx/Rx_SW_11から出力されるＨレベルパルスにより、インバータＩＣ２はＬレベルパルスを出力してスイッチｓｗ１はオフし、インバータＩＣ３はＨレベルパルスを出力してスイッチｓｗ２はオンする。よって、端子UART_Tx1と端子UART_Tx1/Rx1は導通状態になり、端子UART_Rx1と端子UART_Tx1/Rx1は非導通状態になる。
【０１０６】
端子UART_Tx1は、Ｈレベル信号を出力している。また、スイッチｓｗ２は端子Tx/Rx_SW_11から出力されるＨレベルパルスの時間だけオンする。したがって、スイッチｓｗ２の端子ｂ２からは、端子UART_Tx1のＨレベル信号から切り出されたＨレベルパルスが出力され、端子UART_Tx1/Rx1は、このＨレベルパルスを受信する。通信部１２は、端子UART_Tx1/Rx1で受信したＨレベルパルスを情報処理装置２０へ無線送信する。端子UART_Rx1は、Ｌレベル状態を維持する。
【０１０７】
〔時間ｔ３〕情報処理装置１０が情報処理装置２０から返信されたＨレベルパルスを受信する状態である。
端子Tx/Rx_SW_11は、Ｌレベルパルスを出力する。よって、端子Tx/Rx_SW_12は、Ｌレベルパルスを受信し、通信部１２はＲｘ状態に設定される。
【０１０８】
また、端子Tx/Rx_SW_11から出力されるＬレベルパルスにより、インバータＩＣ２はＨレベルパルスを出力してスイッチｓｗ１はオンし、インバータＩＣ３はＬレベルパルスを出力してスイッチｓｗ２はオフする。よって、端子UART_Tx1と端子UART_Tx1/Rx1は非導通状態になり、端子UART_Rx1と端子UART_Tx1/Rx1は導通状態になる。
【０１０９】
端子UART_Tx1は、Ｈレベル状態を維持している。また、通信部１２は、情報処理装置２０から返信されたＨレベルパルスを受信し、端子UART_Tx1/Rx1は、返信されたＨレベルパルスを制御部１１に向けて出力する。制御部１１は、端子UART_Rx1で、返信されたＨレベルパルスを受信する。
【０１１０】
〔時間ｔ４〕情報処理装置１０は、情報処理装置２０がＲｘ状態であることを認識して事前ネゴシエーションを終了し、情報処理装置２０にデータ（実データ）を送信する状態である。
端子Tx/Rx_SW_11は、Ｈレベルパルスを出力する。よって、端子Tx/Rx_SW_12は、Ｈレベルパルスを受信し、通信部１２はＴｘ状態に設定される。
【０１１１】
また、端子Tx/Rx_SW_11から出力されるＨレベルパルスにより、インバータＩＣ２はＬレベルパルスを出力してスイッチｓｗ１はオフし、インバータＩＣ３はＨレベルパルスを出力してスイッチｓｗ２はオンする。よって、端子UART_Tx1と端子UART_Tx1/Rx1は導通状態になり、端子UART_Rx1と端子UART_Tx1/Rx1は非導通状態になる。
【０１１２】
端子UART_Tx1は、データを出力する。また、スイッチｓｗ２はオンしているので、スイッチｓｗ２の端子ｂ２からは、端子UART_Tx1からのデータが出力され、端子UART_Tx1/Rx1は、データを受信する。通信部１２は、端子UART_Tx1/Rx1で受信したデータを情報処理装置２０へ無線送信する。端子UART_Rx1は、Ｌレベル状態を維持する。
【０１１３】
次に図９の時間ｔ１から時間ｔ４における情報処理装置２０の動作について、図５の構成も参照しながら説明する。
〔時間ｔ１〕情報処理装置１０、２０による事前ネゴシエーションが行われる前の初期状態である。
【０１１４】
端子RST_21は、Ｌレベルのリセット信号を出力して、通信部２２をアイドル状態からアクティブ状態にする。
端子TX/RX_SW_21は、Ｌレベル信号を出力する。よって、端子TX/RX_SW_22は、Ｌレベル信号を受信し、通信部２２はＲｘ状態に設定される。
【０１１５】
また、端子TX/RX_SW_21から出力されるＬレベル信号により、インバータＩＣ５はＨレベル信号を出力してスイッチｓｗ１１はオンし、インバータＩＣ６はＬレベル信号を出力してスイッチｓｗ１２はオフする。よって、端子UART_Tx2と端子UART_Tx2/Rx2は非導通状態になり、端子UART_Rx2と端子UART_Tx2/Rx2は導通状態になる。
端子UART_Tx2は、Ｈレベル信号を出力している。端子UART_Rx2はこの状態ではＬレベル信号を出力し、端子UART_Rx2および端子UART_Tx2/Rx2は、Ｌレベル状態になる。
【０１１６】
〔時間ｔ２〕情報処理装置２０が情報処理装置１０から送信されたＨレベルパルスを受信する状態である。
端子TX/RX_SW_21は、Ｌレベル信号を出力する。よって、端子TX/RX_SW_22は、Ｌレベル信号を受信し、通信部２２はＲｘ状態に設定される。
【０１１７】
また、端子TX/RX_SW_21から出力されるＬレベル信号により、インバータＩＣ５はＨレベル信号を出力してスイッチｓｗ１１はオンし、インバータＩＣ６はＬレベル信号を出力してスイッチｓｗ１２はオフする。よって、端子UART_Tx2と端子UART_Tx2/Rx2は非導通状態になり、端子UART_Rx2と端子UART_Tx2/Rx2は導通状態になる。
【０１１８】
端子UART_Tx2は、Ｈレベル信号を出力している。また、通信部２２は、情報処理装置１０から送信された事前ネゴシエーションのトリガであるＨレベルパルスを受信する。端子UART_Tx2/Rx2は、送信されたＨレベルパルスを制御部２１に向けて出力する。制御部２１は、端子UART_Rx2で、送信されたＨレベルパルスを受信する。
【０１１９】
〔時間ｔ３〕情報処理装置２０が情報処理装置１０に対して、Ｈレベルパルスを返信する状態である。
端子TX/RX_SW_21は、Ｈレベルパルスを出力する。よって、端子TX/RX_SW_22は、Ｈレベルパルスを受信し、通信部２２はＴｘ状態に設定される。
【０１２０】
また、端子TX/RX_SW_21から出力されるＨレベルパルスにより、インバータＩＣ５はＬレベルパルスを出力してスイッチｓｗ１１はオフし、インバータＩＣ６はＨレベルパルスを出力してスイッチｓｗ１２はオンする。よって、端子UART_Tx2と端子UART_Tx2/Rx2は導通状態になり、端子UART_Rx2と端子UART_Tx2/Rx2は非導通状態になる。
【０１２１】
端子UART_Tx2は、Ｈレベル信号を出力している。また、スイッチｓｗ１２は端子TX/RX_SW_21から出力されるＨレベルパルスの時間だけオンする。したがって、スイッチｓｗ１２の端子ｄ２からは、端子UART_Tx2のＨレベル信号から切り出されたＨレベルパルスが出力され、端子UART_Tx2/Rx2は、このＨレベルパルスを受信する。通信部２２は、端子UART_Tx2/Rx2で受信したＨレベルパルスを情報処理装置１０へ送信する。端子UART_Rx2は、Ｌレベル状態を維持する。
【０１２２】
〔時間ｔ４〕事前ネゴシエーションが終了し、情報処理装置２０は、情報処理装置１０からのデータ（実データ）を受信する状態である。
端子TX/RX_SW_21は、Ｌレベル信号を出力する。よって、端子TX/RX_SW_22は、Ｌレベル信号を受信し、通信部２２はＲｘ状態に設定される。
【０１２３】
また、端子TX/RX_SW_21から出力されるＬレベル信号により、インバータＩＣ５はＨレベル信号を出力してスイッチｓｗ１１はオンし、インバータＩＣ６はＬレベル信号を出力してスイッチｓｗ１２はオフする。よって、端子UART_Tx2と端子UART_Tx2/Rx2は非導通状態になり、端子UART_Rx2と端子UART_Tx2/Rx2は導通状態になる。
【０１２４】
端子UART_Tx2は、Ｈレベル状態を維持している。通信部２２は、情報処理装置１０から送信されたデータを受信し、端子UART_Tx2/Rx2からデータを制御部２１に送信する。端子UART_Rx2は、データを受信する。
【０１２５】
図１０、図１１は事前ネゴシエーションのタイミングチャートの一例を示す図である。情報処理装置２０が事前ネゴシエーションのトリガを情報処理装置１０に出力するものとする。図１０は情報処理装置２０側の動作を示し、図１１は情報処理装置１０側の動作を示している。
【０１２６】
図１０の時間ｔ１１から時間ｔ１４における情報処理装置２０の動作について、図５の構成も参照しながら説明する。
〔時間ｔ１１〕情報処理装置１０、２０による事前ネゴシエーションが行われる前の初期状態である。
【０１２７】
端子RST_21は、Ｈレベルのリセット信号を出力して、通信部２２をアイドル状態からアクティブ状態にする。
端子TX/RX_SW_21は、Ｌレベル信号を出力する。よって、端子TX/RX_SW_22は、Ｌレベル信号を受信し、通信部２２はＲｘ状態に設定される。
【０１２８】
また、端子TX/RX_SW_21から出力されるＬレベル信号により、インバータＩＣ５はＨレベル信号を出力してスイッチｓｗ１１はオンし、インバータＩＣ６はＬレベル信号を出力してスイッチｓｗ１２はオフする。よって、端子UART_Tx2と端子UART_Tx2/Rx2は非導通状態になり、端子UART_Rx2と端子UART_Tx2/Rx2は導通状態になる。
端子UART_Tx2は、Ｈレベル信号を出力している。端子UART_Rx2はこの状態ではＬレベル信号を出力し、端子UART_Rx2および端子UART_Tx2/Rx2は、Ｌレベル状態になる。
【０１２９】
〔時間ｔ１２〕情報処理装置２０がＨレベルパルスを情報処理装置１０に送信して、事前ネゴシエーションのトリガを送信する状態である。
端子TX/RX_SW_21は、Ｈレベルパルスを出力する。よって、端子TX/RX_SW_22は、Ｈレベルパルスを受信し、通信部２２はＴｘ状態に設定される。
【０１３０】
また、端子TX/RX_SW_21から出力されるＨレベルパルスにより、インバータＩＣ５はＬレベルパルスを出力してスイッチｓｗ１１はオフし、インバータＩＣ６はＨレベルパルスを出力してスイッチｓｗ１２はオンする。よって、端子UART_Tx2と端子UART_Tx2/Rx2は導通状態になり、端子UART_Rx2と端子UART_Tx2/Rx2は非導通状態になる。
【０１３１】
端子UART_Tx2は、Ｈレベル信号を出力している。また、スイッチｓｗ１２は端子TX/RX_SW_21から出力されるＨレベルパルスの時間だけオンする。したがって、スイッチｓｗ１２の端子ｄ２からは、端子UART_Tx2のＨレベル信号から切り出されたＨレベルパルスが出力され、端子UART_Tx2/Rx2は、このＨレベルパルスを受信する。通信部２２は、端子UART_Tx2/Rx2で受信したＨレベルパルスを情報処理装置１０へ無線送信する。端子UART_Rx2は、Ｌレベル状態を維持する。
【０１３２】
〔時間ｔ１３〕情報処理装置２０が情報処理装置１０から返信されたＨレベルパルスを受信する状態である。
端子TX/RX_SW_21は、Ｌレベルパルスを出力する。よって、端子TX/RX_SW_22は、Ｌレベルパルスを受信し、通信部２２はＲｘ状態に設定される。
【０１３３】
また、端子TX/RX_SW_21から出力されるＬレベルパルスにより、インバータＩＣ５はＨレベルパルスを出力してスイッチｓｗ１１はオンし、インバータＩＣ６はＬレベルパルスを出力してスイッチｓｗ１２はオフする。よって、端子UART_Tx2と端子UART_Tx2/Rx2は非導通状態になり、端子UART_Rx2と端子UART_Tx2/Rx2は導通状態になる。
【０１３４】
端子UART_Tx2は、Ｈレベル状態を維持している。また、通信部２２は、情報処理装置２０から返信されたＨレベルパルスを受信し、端子UART_Tx2/Rx2は、返信されたＨレベルパルスを制御部２１に向けて出力する。制御部２１は、端子UART_Rx2で、返信されたＨレベルパルスを受信する。
【０１３５】
〔時間ｔ１４〕情報処理装置２０は、情報処理装置１０がＲｘ状態であることを認識して事前ネゴシエーションを終了し、情報処理装置１０にデータ（実データ）を送信する状態である。
【０１３６】
端子TX/RX_SW_21は、Ｈレベルパルスを出力する。よって、端子TX/RX_SW_22は、Ｈレベルパルスを受信し、通信部２２はＴｘ状態に設定される。
また、端子TX/RX_SW_21から出力されるＨレベルパルスにより、インバータＩＣ５はＬレベルパルスを出力してスイッチｓｗ１１はオフし、インバータＩＣ６はＨレベルパルスを出力してスイッチｓｗ１２はオンする。よって、端子UART_Tx2と端子UART_Tx2/Rx2は導通状態になり、端子UART_Rx2と端子UART_Tx2/Rx2は非導通状態になる。
【０１３７】
端子UART_Tx2は、データを出力する。また、スイッチｓｗ１２はオンしているので、スイッチｓｗ１２の端子ｄ２からは、端子UART_Tx2からのデータが出力され、端子UART_Tx2/Rx2は、データを受信する。通信部２２は、端子UART_Tx2/Rx2で受信したデータを情報処理装置１０へ無線送信する。端子UART_Rx2は、Ｌレベル状態を維持する。
【０１３８】
次に図１１の時間ｔ１１から時間ｔ１４における情報処理装置１０の動作について、図４の構成も参照しながら説明する。
〔時間ｔ１１〕情報処理装置１０、２０による事前ネゴシエーションが行われる前の初期状態である。
【０１３９】
端子RST_11は、Ｈレベルのリセット信号を出力して、通信部１２をアイドル状態からアクティブ状態にする。
端子Tx/Rx_SW_11は、Ｌレベル信号を出力する。よって、端子Tx/Rx_SW_12は、Ｌレベル信号を受信し、通信部１２はＲｘ状態に設定される。
【０１４０】
また、端子Tx/Rx_SW_11から出力されるＬレベル信号により、インバータＩＣ２はＨレベル信号を出力してスイッチｓｗ１はオンし、インバータＩＣ３はＬレベル信号を出力してスイッチｓｗ２はオフする。よって、端子UART_Tx1と端子UART_Tx1/Rx1は非導通状態になり、端子UART_Rx1と端子UART_Tx1/Rx1は導通状態になる。
端子UART_Tx1は、Ｈレベル信号を出力している。端子UART_Rx1はこの状態ではＬレベル信号を出力し、端子UART_Rx1および端子UART_Tx1/Rx1は、Ｌレベル状態になる。
【０１４１】
〔時間ｔ１２〕情報処理装置１０が情報処理装置２０から送信されたＨレベルパルスを受信する状態である。
端子Tx/Rx_SW_11は、Ｌレベル信号を出力する。よって、端子Tx/Rx_SW_12は、Ｌレベル信号を受信し、通信部１２はＲｘ状態に設定される。
【０１４２】
また、端子Tx/Rx_SW_11から出力されるＬレベル信号により、インバータＩＣ２はＨレベル信号を出力してスイッチｓｗ１はオンし、インバータＩＣ３はＬレベル信号を出力してスイッチｓｗ２はオフする。よって、端子UART_Tx1と端子UART_Tx1/Rx1は非導通状態になり、端子UART_Rx1と端子UART_Tx1/Rx1は導通状態になる。
【０１４３】
端子UART_Tx1は、Ｈレベル信号を出力している。また、通信部１２は、情報処理装置２０から送信された事前ネゴシエーションのトリガであるＨレベルパルスを受信する。端子UART_Tx1/Rx1は、送信されたＨレベルパルスを制御部１１に向けて出力する。制御部１１は、端子UART_Rx1で、送信されたＨレベルパルスを受信する。
【０１４４】
〔時間ｔ１３〕情報処理装置１０が情報処理装置２０にＨレベルパルスを返信する状態である。
端子Tx/Rx_SW_11は、Ｈレベルパルスを出力する。よって、端子Tx/Rx_SW_12は、Ｈレベルパルスを受信し、通信部１２はＴｘ状態に設定される。
【０１４５】
また、端子Tx/Rx_SW_11から出力されるＨレベルパルスにより、インバータＩＣ２はＬレベルパルスを出力してスイッチｓｗ１はオフし、インバータＩＣ３はＨレベルパルスを出力してスイッチｓｗ２はオンする。よって、端子UART_Tx1と端子UART_Tx1/Rx1は導通状態になり、端子UART_Rx1と端子UART_Tx1/Rx1は非導通状態になる。
【０１４６】
端子UART_Tx1は、Ｈレベル信号を出力している。また、スイッチｓｗ２は端子Tx/Rx_SW_11から出力されるＨレベルパルスの時間だけオンする。したがって、スイッチｓｗ２の端子ｂ２からは、端子UART_Tx1のＨレベル信号から切り出されたＨレベルパルスが出力され、端子UART_Tx1/Rx1は、このＨレベルパルスを受信する。通信部１２は、端子UART_Tx1/Rx1で受信したＨレベルパルスを情報処理装置２０へ送信する。端子UART_Rx1は、Ｌレベル状態を維持する。
【０１４７】
〔時間ｔ１４〕事前ネゴシエーションが終了し、情報処理装置１０は、情報処理装置２０からのデータ（実データ）を受信する状態である。
端子Tx/Rx_SW_11は、Ｌレベル信号を出力する。よって、端子Tx/Rx_SW_12は、Ｌレベル信号を受信し、通信部１２はＲｘ状態に設定される。
【０１４８】
また、端子Tx/Rx_SW_11から出力されるＬレベル信号により、インバータＩＣ２はＨレベル信号を出力してスイッチｓｗ１はオンし、インバータＩＣ３はＬレベル信号を出力してスイッチｓｗ２はオフする。よって、端子UART_Tx1と端子UART_Tx1/Rx1は非導通状態になり、端子UART_Rx1と端子UART_Tx1/Rx1は導通状態になる。
【０１４９】
端子UART_Tx1は、Ｈレベル状態を維持している。通信部１２は、情報処理装置２０から送信されたデータを受信し、端子UART_Tx1/Rx1からデータを制御部１１に送信する。端子UART_Rx1は、データを受信する。
【０１５０】
以上説明したように、情報処理装置１０の制御部１１は、送受信方向の切替信号を出力する端子Tx/Rx_SW_11（第１の切替制御端子）、データを送信する端子UART_Tx1（第１の送信端子）およびデータを受信する端子UART_Rx1（第１の受信端子）を有し、通信部１２は、データの送受信を行う端子UART_Tx1/Rx1（第１の送受信端子）を有する。スイッチ部１３は、スイッチｓｗ１（第１のスイッチ）およびスイッチｓｗ２（第２のスイッチ）を有する。
【０１５１】
双方向通信インタフェースを送信方向に切り替える場合、端子Tx/Rx_SW_11は、Ｈレベルの切替制御信号（第１の切替制御信号）を出力する。スイッチｓｗ１は、Ｈレベルの切替制御信号の反転レベルによりオフし（Ｌレベルでオフ）、スイッチｓｗ２は、Ｈレベルの切替制御信号の非反転レベルによりオンする（Ｈレベルでオン）。そして、端子UART_Tx1と端子UART_Tx1/Rx1を導通状態にし、端子UART_Rx1と端子UART_Tx1/Rx1を非導通状態にする。
【０１５２】
また、双方向通信インタフェースを受信方向に切り替える場合、端子Tx/Rx_SW_11は、Ｌレベルの切替制御信号（第２の切替制御信号）を出力する。スイッチｓｗ１は、Ｌレベルの切替制御信号の反転レベルによりオンし（Ｈレベルでオン）、スイッチｓｗ２は、Ｌレベルの切替制御信号の非反転レベルによりオフする（Ｌレベルでオフ）。そして、端子UART_Tx1と端子UART_Tx1/Rx1を非導通状態にし、端子UART_Rx1と端子UART_Tx1/Rx1を導通状態にする。
このような、情報処理装置１０の内部構成によって、双方向通信インタフェースの送受信方向を少ない回路数で精度よく切り替えることができる。
【０１５３】
一方、情報処理装置２０の制御部２１は、送受信方向の切替制御信号を出力する端子TX/RX_SW_21（第２の切替制御端子）、データを送信する端子UART_Tx2（第２の送信端子）およびデータを受信する端子UART_Rx2（第２の受信端子）を有し、通信部２２は、データの送受信を行う端子UART_Tx2/Rx2（第２の送受信端子）を有する。スイッチ部２３は、スイッチｓｗ１１（第３のスイッチ）およびスイッチｓｗ１２（第４のスイッチ）を有する。
【０１５４】
双方向通信インタフェースを送信方向に切り替える場合、端子TX/RX_SW_21は、Ｈレベルの切替制御信号（第３の切替制御信号）を出力し、スイッチｓｗ１１は、Ｈレベルの切替制御信号の反転レベルによりオフし（Ｌレベルでオフ）、スイッチｓｗ１２はＨレベルの切替制御信号の非反転レベルによりオンする（Ｈレベルでオン）。そして、端子UART_Tx2と端子UART_Tx2/Rx2を導通状態にさせ、端子UART_Rx2と端子UART_Tx2/Rx2を非導通状態にする。
【０１５５】
また、双方向通信インタフェースを受信方向に切り替える場合、端子TX/RX_SW_21は、Ｌレベルの切替制御信号（第４の切替制御信号）を出力し、スイッチｓｗ１１は、Ｌレベルの切替制御信号の反転レベルによりオンし（Ｈレベルでオン）、スイッチｓｗ１２はＬレベルの切替制御信号の非反転レベルによりオフする（Ｌレベルでオフ）。そして、端子UART_Tx2と端子UART_Tx2/Rx2を非導通状態にさせ、端子UART_Rx2と端子UART_Tx2/Rx2を導通状態にする。
このような、情報処理装置２０の内部構成によって、双方向通信インタフェースの送受信方向を少ない回路数で精度よく切り替えることができる。
【０１５６】
＜リトライ処理のタイミングチャート＞
上記では、事前ネゴシエーションのトリガを受けた側が、Ｒｘ状態のときの動作であった。これに対し、該トリガを受けた側がＴｘ状態の場合もありえる。以降ではこのようなときにリトライ処理を行って双方向通信を開始する場合について説明する。
【０１５７】
図１２、図１３はリトライ処理が行われる場合のタイミングチャートの一例を示す図である。情報処理装置１０が事前ネゴシエーションのトリガを情報処理装置２０に出力するものとする。図１２は情報処理装置１０側の動作を示し、図１３は情報処理装置２０側の動作を示している。
【０１５８】
図１２の時間ｔ３１から時間ｔ３６における情報処理装置１０の動作について、図４の構成も参照しながら説明する。
〔時間ｔ３１〕情報処理装置１０、２０による事前ネゴシエーションが行われる前の初期状態である。
【０１５９】
端子RST_11は、Ｈレベルのリセット信号を出力して、通信部１２をアイドル状態からアクティブ状態にする。
端子Tx/Rx_SW_11は、Ｌレベル信号を出力する。よって、端子Tx/Rx_SW_12は、Ｌレベル信号を受信し、通信部１２はＲｘ状態に設定される。
【０１６０】
また、端子Tx/Rx_SW_11から出力されるＬレベル信号により、インバータＩＣ２はＨレベル信号を出力してスイッチｓｗ１はオンし、インバータＩＣ３はＬレベル信号を出力してスイッチｓｗ２はオフする。よって、端子UART_Tx1と端子UART_Tx1/Rx1は非導通状態になり、端子UART_Rx1と端子UART_Tx1/Rx1は導通状態になる。
端子UART_Tx1は、Ｈレベル信号を出力している。端子UART_Rx1はこの状態ではＬレベル信号を出力し、端子UART_Rx1および端子UART_Tx1/Rx1は、Ｌレベル状態になる。
【０１６１】
〔時間ｔ３２〕情報処理装置１０がＨレベルパルスを情報処理装置２０に送信して、事前ネゴシエーションのトリガを送信する状態である。
端子Tx/Rx_SW_11は、Ｈレベルパルスを出力する。よって、端子Tx/Rx_SW_12は、Ｈレベルパルスを受信し、通信部１２はＴｘ状態に設定される。
【０１６２】
また、端子Tx/Rx_SW_11から出力されるＨレベルパルスにより、インバータＩＣ２はＬレベルパルスを出力してスイッチｓｗ１はオフし、インバータＩＣ３はＨレベルパルスを出力してスイッチｓｗ２はオンする。よって、端子UART_Tx1と端子UART_Tx1/Rx1は導通状態になり、端子UART_Rx1と端子UART_Tx1/Rx1は非導通状態になる。
【０１６３】
端子UART_Tx1は、Ｈレベル信号を出力している。また、スイッチｓｗ２は端子Tx/Rx_SW_11から出力されるＨレベルパルスの時間だけオンする。したがって、スイッチｓｗ２の端子ｂ２からは、端子UART_Tx1のＨレベル信号から切り出されたＨレベルパルスが出力され、端子UART_Tx1/Rx1は、このＨレベルパルスを受信する。通信部１２は、端子UART_Tx1/Rx1で受信したＨレベルパルスを情報処理装置２０へ無線送信する。端子UART_Rx1は、Ｌレベル状態を維持する。
【０１６４】
〔時間ｔ３３〕Ｈレベルパルスを送信してから、情報処理装置１０から返信されるＨレベルパルスの受信待ち状態である。なお、情報処理装置１０がＨレベルパルスを送信してから所定時間経過しても返信用のＨレベルパルスを受信できないとする。返信用のＨレベルパルスを受信しないので、端子UART_Tx1/Rx1および端子UART_Rx1は、Ｌレベルのままである。
【０１６５】
制御部１１は、事前ネゴシエーションのトリガであるＨレベルパルスを送信してから所定時間Ｔ１以内に、情報処理装置２０から返信されるＨレベルパルスを受信できない場合、要求パルスの送信衝突の発生や正常通信ができなかったものと判定する。
【０１６６】
〔時間ｔ３４〕情報処理装置１０がＨレベルパルスを情報処理装置２０に再度送信する状態である。制御部１１は、時間ｔ３２で行ったＨレベルパルスの送信を再度行うリトライ処理を実行する（各端子のレベル状態やスイッチング状態は、時間ｔ３２と同じなので説明は省略する）。
【０１６７】
〔時間ｔ３５〕情報処理装置１０が情報処理装置２０から返信されたＨレベルパルスを受信する状態である。
端子Tx/Rx_SW_11は、Ｌレベルパルスを出力する。よって、端子Tx/Rx_SW_12は、Ｌレベルパルスを受信し、通信部１２はＲｘ状態に設定される。
【０１６８】
また、端子Tx/Rx_SW_11から出力されるＬレベルパルスにより、インバータＩＣ２はＨレベルパルスを出力してスイッチｓｗ１はオンし、インバータＩＣ３はＬレベルパルスを出力してスイッチｓｗ２はオフする。よって、端子UART_Tx1と端子UART_Tx1/Rx1は非導通状態になり、端子UART_Rx1と端子UART_Tx1/Rx1は導通状態になる。
【０１６９】
端子UART_Tx1は、Ｈレベル状態を維持している。また、通信部１２は、情報処理装置２０から返信されたＨレベルパルスを受信し、端子UART_Tx1/Rx1は、返信されたＨレベルパルスを制御部１１に向けて出力する。制御部１１は、端子UART_Rx1で、返信されたＨレベルパルスを受信する。
【０１７０】
〔時間ｔ３６〕情報処理装置１０は、情報処理装置２０がＲｘ状態であることを認識して事前ネゴシエーションを終了し、情報処理装置２０にデータ（実データ）を送信する状態である。
端子Tx/Rx_SW_11は、Ｈレベルパルスを出力する。よって、端子Tx/Rx_SW_12は、Ｈレベルパルスを受信し、通信部１２はＴｘ状態に設定される。
【０１７１】
また、端子Tx/Rx_SW_11から出力されるＨレベルパルスにより、インバータＩＣ２はＬレベルパルスを出力してスイッチｓｗ１はオフし、インバータＩＣ３はＨレベルパルスを出力してスイッチｓｗ２はオンする。よって、端子UART_Tx1と端子UART_Tx1/Rx1は導通状態になり、端子UART_Rx1と端子UART_Tx1/Rx1は非導通状態になる。
【０１７２】
端子UART_Tx1は、データを出力する。また、スイッチｓｗ２はオンしているので、スイッチｓｗ２の端子ｂ２からは、端子UART_Tx1からのデータが出力され、端子UART_Tx1/Rx1は、データを受信する。通信部１２は、端子UART_Tx1/Rx1で受信したデータを情報処理装置２０へ無線送信する。端子UART_Rx1は、Ｌレベル状態を維持する。
【０１７３】
次に図１３の時間ｔ３１から時間ｔ３６における情報処理装置２０の動作について、図５の構成も参照しながら説明する。
〔時間ｔ３１〕情報処理装置１０、２０による事前ネゴシエーションが行われる前の初期状態である。
【０１７４】
端子RST_21は、Ｈレベルのリセット信号を出力して、通信部２２をアイドル状態からアクティブ状態にする。
端子TX/RX_SW_21は、Ｌレベル信号を出力する。よって、端子TX/RX_SW_22は、Ｌレベル信号を受信し、通信部２２はＲｘ状態に設定される。
【０１７５】
また、端子TX/RX_SW_21から出力されるＬレベル信号により、インバータＩＣ５はＨレベル信号を出力してスイッチｓｗ１１はオンし、インバータＩＣ６はＬレベル信号を出力してスイッチｓｗ１２はオフする。よって、端子UART_Tx2と端子UART_Tx2/Rx2は非導通状態になり、端子UART_Rx2と端子UART_Tx2/Rx2は導通状態になる。
端子UART_Tx2は、Ｈレベル信号を出力している。端子UART_Rx2はこの状態ではＬレベル信号を出力し、端子UART_Rx2および端子UART_Tx2/Rx2は、Ｌレベル状態になる。
【０１７６】
〔時間ｔ３２〕情報処理装置２０がＨレベルパルスを情報処理装置１０に送信して、事前ネゴシエーションのトリガを送信する状態である。情報処理装置１０からもこの時間帯でＨレベルパルスを送信しているため要求パルスの送信衝突が発生する。
【０１７７】
端子TX/RX_SW_21は、Ｈレベルパルスを出力する。よって、端子TX/RX_SW_22は、Ｈレベルパルスを受信し、通信部２２はＴｘ状態に設定される。
また、端子TX/RX_SW_21から出力されるＨレベルパルスにより、インバータＩＣ５はＬレベルパルスを出力してスイッチｓｗ１１はオフし、インバータＩＣ６はＨレベルパルスを出力してスイッチｓｗ１２はオンする。よって、端子UART_Tx2と端子UART_Tx2/Rx2は導通状態になり、端子UART_Rx2と端子UART_Tx2/Rx2は非導通状態になる。
【０１７８】
端子UART_Tx2は、Ｈレベル信号を出力している。また、スイッチｓｗ１２は端子TX/RX_SW_21から出力されるＨレベルパルスの時間だけオンする。したがって、スイッチｓｗ１２の端子ｄ２からは、端子UART_Tx2のＨレベル信号から切り出されたＨレベルパルスが出力され、端子UART_Tx2/Rx2は、このＨレベルパルスを受信する。通信部２２は、端子UART_Tx2/Rx2で受信したＨレベルパルスを情報処理装置１０へ無線送信する（情報処理装置１０からもこの時間帯でＨレベルパルスを送信しているため要求パルスの送信衝突が起きる）。端子UART_Rx2は、Ｌレベル状態を維持する。
【０１７９】
〔時間ｔ３３〕Ｈレベルパルスを送信してから、情報処理装置１０から返信されるＨレベルパルスの受信待ち状態である。
なお、情報処理装置２０側の制御部２１は、事前ネゴシエーションのトリガを送信した後、時間Ｔ２（図の例では、時間ｔ３３、ｔ３４、ｔ３５が含まれている）が経過するまでＲｘ状態を維持しようとする。
【０１８０】
ただし、時間Ｔ２以内で情報処理装置１０からのＨレベルパルスを受信した場合は、時間Ｔ２の経過を待たずにＲｘ状態になって、返信用のＨレベルパルスを情報処理装置１０に送信する。
【０１８１】
ここで、情報処理装置１０、２０間のリトライ処理では、情報処理装置１０の制御部１１側は、上記のように、要求パルスを送信してから時間Ｔ１（第１の所定時間）のうちに応答パルスを受信できない場合、時間Ｔ１が経過したときに要求パルスを情報処理装置２０に再送する。
【０１８２】
一方、情報処理装置２０側の制御部２１は、要求パルスを送信してから時間Ｔ１よりも長い時間Ｔ２（第２の所定時間）のうちに応答パルスを受信できない場合、時間Ｔ２が経過したときに要求パルスを情報処理装置１０に再送するものとする。
【０１８３】
なお、時間Ｔ１の長さは、送信対象のデータのデータ長の１０倍を超え（Ｔ１＞１０×データ長）、時間Ｔ２は、時間Ｔ１の長さの２倍以上に設定されている（Ｔ２≧２Ｔ１）。
〔時間ｔ３４〕時間Ｔ２内で、情報処理装置１０から送信されたＨレベルパルスを受信する状態である。
【０１８４】
端子TX/RX_SW_21は、Ｌレベル信号を出力する。よって、端子TX/RX_SW_22は、Ｌレベル信号を受信し、通信部２２はＲｘ状態に設定される。
また、端子TX/RX_SW_21から出力されるＬレベル信号により、インバータＩＣ５はＨレベル信号を出力してスイッチｓｗ１１はオンし、インバータＩＣ６はＬレベル信号を出力してスイッチｓｗ１２はオフする。よって、端子UART_Tx2と端子UART_Tx2/Rx2は非導通状態になり、端子UART_Rx2と端子UART_Tx2/Rx2は導通状態になる。
【０１８５】
端子UART_Tx2は、Ｈレベル信号を出力している。また、通信部２２は、情報処理装置１０から送信された事前ネゴシエーションのトリガであるＨレベルパルスを受信する。端子UART_Tx2/Rx2は、送信されたＨレベルパルスを制御部２１に向けて出力する。制御部２１は、端子UART_Rx2で、送信されたＨレベルパルスを受信する。
【０１８６】
〔時間ｔ３５〕情報処理装置２０が情報処理装置１０に対して、Ｈレベルパルスを返信する状態である。
端子TX/RX_SW_21は、Ｈレベルパルスを出力する。よって、端子TX/RX_SW_22は、Ｈレベルパルスを受信し、通信部２２はＴｘ状態に設定される。
【０１８７】
また、端子TX/RX_SW_21から出力されるＨレベルパルスにより、インバータＩＣ５はＬレベルパルスを出力してスイッチｓｗ１１はオフし、インバータＩＣ６はＨレベルパルスを出力してスイッチｓｗ１２はオンする。よって、端子UART_Tx2と端子UART_Tx2/Rx2は導通状態になり、端子UART_Rx2と端子UART_Tx2/Rx2は非導通状態になる。
【０１８８】
端子UART_Tx2は、Ｈレベル信号を出力している。また、スイッチｓｗ１２は端子TX/RX_SW_21から出力されるＨレベルパルスの時間だけオンする。したがって、スイッチｓｗ１２の端子ｄ２からは、端子UART_Tx2のＨレベル信号から切り出されたＨレベルパルスが出力され、端子UART_Tx2/Rx2は、このＨレベルパルスを受信する。通信部２２は、端子UART_Tx2/Rx2で受信したＨレベルパルスを情報処理装置１０へ送信する。端子UART_Rx2は、Ｌレベル状態を維持する。
【０１８９】
〔時間ｔ３６〕事前ネゴシエーションが終了し、情報処理装置２０は、情報処理装置１０からのデータ（実データ）を受信する状態である。
端子TX/RX_SW_21は、Ｌレベル信号を出力する。よって、端子TX/RX_SW_22は、Ｌレベル信号を受信し、通信部２２はＲｘ状態に設定される。
【０１９０】
また、端子TX/RX_SW_21から出力されるＬレベル信号により、インバータＩＣ５はＨレベル信号を出力してスイッチｓｗ１１はオンし、インバータＩＣ６はＬレベル信号を出力してスイッチｓｗ１２はオフする。よって、端子UART_Tx2と端子UART_Tx2/Rx2は非導通状態になり、端子UART_Rx2と端子UART_Tx2/Rx2は導通状態になる。
【０１９１】
端子UART_Tx2は、Ｈレベル状態を維持している。通信部２２は、情報処理装置１０から送信されたデータを受信し、端子UART_Tx2/Rx2からデータを制御部２１に送信する。端子UART_Rx2は、データを受信する。
【０１９２】
以上説明したように、情報処理システム１−２では、情報処理装置１０の制御部１１は、要求パルスの送信後に応答パルスを受信できない場合、要求パルスを情報処理装置２０に再送する。同様に、情報処理装置２０の制御部２１は、要求パルスの送信後に応答パルスを受信できない場合、要求パルスを情報処理装置１０に再送する。
【０１９３】
このようなリトライ処理が行われることで、要求パルスの送信衝突が生じた場合でも、その後に事前ネゴシエーションが繰り返し行われることになるので、データ通信を確実に実施することが可能になる。
【０１９４】
また、リトライ処理においては、情報処理装置１０の制御部１１は、要求パルスを送信してから時間Ｔ１（第１の所定時間）のうちに応答パルスを受信できない場合、時間Ｔ１が経過したときに要求パルスを情報処理装置２０に再送する。
【０１９５】
そして、情報処理装置２０の制御部２１は、要求パルスを送信してから時間Ｔ１よりも長い時間Ｔ２（第２の所定時間）のうちに応答パルスを受信できない場合、時間Ｔ２が経過したときに要求パルスを情報処理装置１０に再送する。
【０１９６】
このように、事前ネゴシエーションを行う際の要求パルスの再送タイミングを情報処理装置１０、２０間で互いにずらして設定しているため、要求パルスの送信衝突の繰り返し発生を防止することができる。
また、要求パルスの送信衝突の繰り返し発生の防止により、要求パルスが衝突した後には、事前ネゴシエーションが再度行われてデータ通信が実施される。したがって、本発明では、実データが衝突してしまうといった現象を防止することができ、データ消失を防止することができる。すなわち、要求パルスの１回の衝突が発生したとしても要求パルスの再度の衝突は防止され、さらに事前ネゴシエーションが行われた後にデータ通信が実施されるので、データ自身の衝突が防止される。
【０１９７】
さらに、時間Ｔ１の長さは、送信対象のデータのデータ長の１０倍を超え（Ｔ１＞１０×データ長）、時間Ｔ２は、時間Ｔ１の長さの２倍以上に設定してある（Ｔ２≧２Ｔ１）。これにより、情報処理装置１０、２０の互いの要求パルスの再送タイミングを確実にずらしてリトライ処理を行うことができるので、例えば、伝搬環境の変化で再送タイミングが一致してしまうといった現象を防止することができる。
【０１９８】
＜データ衝突＞
図１４、図１５はデータ衝突の一例を説明するための図である。本発明の事前ネゴシエーションを実施しなかった場合に起こりうるデータ衝突の一例を示しており、図１４、図１５を用いて簡潔に説明する。
【０１９９】
情報処理装置１０は、時間ｔ４において、情報処理装置２０に対してデータ送信を行う。この場合、端子Tx/Rx_SW_11は、Ｈレベルになって通信部１２はＴｘ状態になり、端子UART_Tx1からデータＤ１が端子UART_Tx1/Rx1に送信されて、通信部１２からデータＤ１が情報処理装置２０に送信される。
【０２００】
対向する情報処理装置２０は、時間ｔ４の前半の時間ｔ４ａでは、端子TX/RX_SW_21は、Ｌレベルになって通信部２２はＲｘ状態になっている。
また、時間ｔ４の後半の時間ｔ４ｂを含む時間ｔ５では、端子TX/RX_SW_21は、Ｈレベルになって通信部２２はＴｘ状態になり、端子UART_Tx2からデータＤ２が端子UART_Tx2/Rx2に送信されて、通信部２２からデータＤ２が情報処理装置１０に送信される。
【０２０１】
ここで、情報処理装置２０は、時間ｔ４ａにおいて、情報処理装置１０から送信されたデータＤ１のうちの前半のデータＤ１ａは受信できる。しかし、情報処理装置２０は、時間ｔ４ｂにおいて、情報処理装置１０に対してデータＤ２の送信を開始している。このとき、時間ｔ４ｂではデータ衝突が発生し、情報処理装置２０は、情報処理装置１０から送信されたデータＤ１の後半部のデータＤ１ｂを受信することができない（状態ｓｔ１）。
【０２０２】
一方、情報処理装置１０は、時間ｔ４ｂにおいて、情報処理装置２０に対してデータＤ１の後半部のデータＤ１ｂを送信しているが、時間ｔ４ｂでデータ衝突が発生している。情報処理装置１０は、情報処理装置２０から送信されたデータＤ２の前半部のデータＤ２ａを受信することができない（状態ｓｔ２）。
【０２０３】
このように、単一通信ポートでの双方向通信を行う場合、図１４、図１５に示したようなデータ衝突が発生する可能性がある。本発明では、上述した事前ネゴシエーションを行うことで、データ衝突の発生を防止して、単一通信ポートでの双方向通信を可能にしている。また、本発明では、単一通信ポートを有する１ペアの無線通信ＩＣでの双方向通信が可能なので、情報処理装置の回路規模を低減することができ、情報処理装置の薄型化・軽量化に貢献することができる。
【０２０４】
＜本発明とＣＳＭＡ／ＣＤとの対比＞
Ethernet等で行われているＣＳＭＡ／ＣＤ（Carrier Sense Multiple Access／Collision Detection）のデータ衝突の回避制御と、本発明の情報処理システム１−２のデータ衝突の回避制御との違いについて以下説明する。
【０２０５】
ＣＳＭＡ／ＣＤでは、データの衝突検知後にランダムな時間を置いてデータを再送信するので再度衝突する可能性が高い。これに対し、情報処理システム１−２では、データ通信の実施前に事前ネゴシエーションを行って、対向側の送受信状態を認識し、対向側が受信状態にあるときにデータ送信を行う。
このように、本発明では、実データの衝突を検知した後に実データを再送するというような制御とは異なり、事前ネゴシエーションの実行後にデータ通信を行うので、データ自身の衝突を防止することができ、またデータ消失の発生も防止できる。
【０２０６】
さらに、事前ネゴシエーション時に要求パルスが衝突したとしても、要求パルスの再送タイミングを情報処理装置１０、２０間で互いにずらして設定しているため、要求パルスの衝突の繰り返し発生を防止することができる。すなわち、データ通信が実施される場合には、データ通信の実施前に事前ネゴシエーションが確実に実行されることになる。
【０２０７】
また、ＣＳＭＡ／ＣＤでは、バックオフ（再送処理）を１６回続けても接続できない場合は通信失敗になるが、情報処理システム１−２では、上述のように、事前ネゴシエーションの１回目のやりとりで要求パルスが衝突したとしても２回目以降の要求パルスの衝突の発生を防止している。このため、事前ネゴシエーションの実行後には、装置間においてデータ衝突が発生しないような送受信状態になっているので、データ衝突によって通信が失敗するといったことが生じえない。
【０２０８】
さらに、ＣＳＭＡ／ＣＤでは、データのレベル変動が激しい電圧にも耐えられるような回路構成にするため追加回路を要する場合がある。これに対し、情報処理システム１−２では、対向側からの応答があるか否かで対向側の送受信状態を判定する事前ネゴシエーションを行うものであり、また単一通信ポートを有する無線通信ＩＣを使用して双方向通信インタフェースを行う。これにより、回路構成を簡易化でき、回路規模の増大を抑制することができる。
【０２０９】
上記で説明した本発明の情報処理システム内の情報処理装置の処理機能は、コンピュータによって実現することができる。この場合、情報処理装置が有すべき機能の処理内容を記述したプログラムが提供される。そのプログラムをコンピュータで実行することにより、上記処理機能がコンピュータ上で実現される。
【０２１０】
処理内容を記述したプログラムは、コンピュータで読み取り可能な記録媒体に記録しておくことができる。コンピュータで読み取り可能な記録媒体としては、磁気記憶部、光ディスク、光磁気記録媒体、半導体メモリ等がある。磁気記憶部には、ハードディスク装置（ＨＤＤ）、フレキシブルディスク（ＦＤ）、磁気テープ等がある。光ディスクには、ＣＤ−ＲＯＭ／ＲＷ等がある。光磁気記録媒体には、ＭＯ（Magneto Optical disk）等がある。
【０２１１】
プログラムを流通させる場合、例えば、そのプログラムが記録されたＣＤ−ＲＯＭ等の可搬型記録媒体が販売される。また、プログラムをサーバコンピュータの記憶部に格納しておき、ネットワークを介して、サーバコンピュータから他のコンピュータにそのプログラムを転送することもできる。
【０２１２】
プログラムを実行するコンピュータは、例えば、可搬型記録媒体に記録されたプログラムもしくはサーバコンピュータから転送されたプログラムを、自己の記憶部に格納する。そして、コンピュータは、自己の記憶部からプログラムを読み取り、プログラムに従った処理を実行する。なお、コンピュータは、可搬型記録媒体から直接プログラムを読み取り、そのプログラムに従った処理を実行することもできる。
【０２１３】
また、コンピュータは、ネットワークを介して接続されたサーバコンピュータからプログラムが転送される毎に、逐次、受け取ったプログラムに従った処理を実行することもできる。また、上記の処理機能の少なくとも一部を、ＤＳＰ、ＡＳＩＣ、ＰＬＤ等の電子回路で実現することもできる。
【０２１４】
以上、実施の形態を例示したが、実施の形態で示した各部の構成は同様の機能を有する他のものに置換することができる。また、他の任意の構成物や工程が付加されてもよい。さらに、前述した実施の形態のうちの任意の２以上の構成（特徴）を組み合わせたものであってもよい。
【符号の説明】
【０２１５】
１−１  情報処理システム
１、２  情報処理装置
１ａ、２ａ  制御部
１ｂ、２ｂ  通信部
１ｃ、２ｃ  送受信切替部
ｐ１、ｐ２  通信ポート
ｍ１  要求パルス
ｍ２  応答パルス
【要約】
【課題】データ衝突の発生を防止して単一の通信ポートで双方向通信を行う。
【解決手段】制御部１ａは、データを送信する場合、データの送信開始前に情報処理装置２に要求パルスｍ１を送信して情報処理装置２の送受信状態を認識するための事前通信を行う。制御部１ａは、情報処理装置２から応答パルスｍ２が返信された場合は情報処理装置２にデータを送信する。通信部１ｂは、単一の通信ポートｐ１を介して情報処理装置２との双方向通信インタフェースを行う。制御部２ａは、データを受信する場合、情報処理装置１から送信された要求パルスｍ１を受信した場合は応答パルスｍ２を情報処理装置１に返信して、情報処理装置１から送信されるデータを受信する。通信部２ｂは、単一の通信ポートｐ２を介して情報処理装置１との双方向通信インタフェースを行う。
【選択図】図１【図１】
0006734556.tif 000002
【図２】
0006734556.tif 000003
【図３】
0006734556.tif 000004
【図４】
0006734556.tif 000005
【図５】
0006734556.tif 000006
【図６】
0006734556.tif 000007
【図７】
0006734556.tif 000008
【図８】
0006734556.tif 000009
【図９】
0006734556.tif 000010
【図１０】
0006734556.tif 000011
【図１１】
0006734556.tif 000012
【図１２】
0006734556.tif 000013
【図１３】
0006734556.tif 000014
【図１４】
0006734556.tif 000015
【図１５】
0006734556.tif 000016