(57)【特許請求の範囲】
【請求項１】
複数の誘電体層と、複数の導体層とが交互に積層されて構成される高周波回路基板において、
前記複数の誘電体層は、少なくとも一部の層が他の層とは異なる誘電率を有し、少なくとも１の導体層は回路パターンを有し、
当該回路パターンが形成された導体層と、最下層または最上層の導体層との間に配置される１または複数の導体層のうち、少なくとも前記回路パターンを有する導体層に対して積層方向に隣接する導体層は、前記回路パターンのうちの所定の回路パターンに沿うように対応するとともに、積層方向において当該所定の回路パターンの全体を包含する領域に開口部を有する、
ことを特徴とする高周波回路基板。
【請求項２】
前記所定の回路パターンは、電気長または特性インピーダンスが回路特性に影響を与える回路パターンであることを特徴とする請求項１に記載の高周波回路基板。
【請求項３】
前記所定の回路パターンを有する導体層に近い誘電体層には誘電率が低い誘電体が用いられ、前記所定の回路パターンを有する導体層から遠い誘電体層には誘電率が高い誘電体が用いられていることを特徴とする請求項２に記載の高周波回路基板。
【請求項４】
前記所定の回路パターンは、スタブ回路であることを特徴とする請求項２または３に記載の高周波回路基板。
【請求項５】
前記所定の回路パターンは、バイアスティ回路であることを特徴とする請求項２または３に記載の高周波回路基板。
【請求項６】
前記所定の回路パターンは、前記最上層の導体層に形成され、前記最下層の導体層はグランド層とされ、前記最上層の導体層に隣接する第１誘電体層には誘電率が低い誘電体が使用され、前記第１誘電体層よりも下層に位置する誘電体層には前記第１誘電体層よりも誘電率が高い誘電体が使用され、前記最上層と最下層の導体層との間に配置される導体層の前記最上層の導体層に形成された前記所定の回路パターンに対応する領域には開口部が形成されていることを特徴とする請求項１乃至５のいずれか１項に記載の高周波回路基板。
【請求項７】
前記所定の回路パターンを構成する回路要素の一部は、異なる層の導体層に分散して配置され、これら分散して配置される回路要素がスルーホールによって接続されていることを特徴とする請求項１乃至５のいずれか１項に記載の高周波回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波回路基板に関するものである。
【背景技術】
【０００２】
高周波回路を実装する回路基板では、高周波信号の伝送線路としてマイクロストリップ線路等の技術が用いられている。このような高周波回路基板では、スタブ（Stub）回路、バイアスティ（Bias Tee）回路等のように、所望の特性得るために、その電気長を調整することが必要な回路が存在する。
【０００３】
一方で、スタブ回路やバイアスティ回路等は、前述した電気長を確保するために、ある程度の実装面積を必要とすることから、回路基板の小型化の阻害要因になる場合がある。そこで、従来においては、例えば、回路基板に用いる誘電体基板として、誘電率が高い部材を用いることで、必要な電気長を短くすることが行われている。例えば、図１０に示す従来の高周波回路基板では、導体層１１，１２および誘電体層２１を有し、導体層１１には線路１１１、部品ランド１１２、および、スタブ１１３が形成されている。このような高周波回路基板では、誘電体層２１に誘電率の高い部材を用いることで、スタブ１１３の必要な電気長を短くし、占有面積を縮小することができる。
【０００４】
しかしながら、高誘電率の誘電体を用いた場合、部品ランド１１２等において、特性インピーダンスの不整合が生じることから、信号の反射が生じる場合がある。
【０００５】
そこで、特許文献１に開示された技術では、多層基板の中間層の導体をくり抜くことで、インピーダンスを調整して、特性インピーダンスが所望の値になるようにし、反射の発生を防いでいる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−７４０１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、特許文献1で開示されている技術では、電気長を短くするために、高誘電率の誘電体を使用すると、高誘電率の誘電体は伝送損失（ｔａｎδ）も大きいことから、例えば、線路等において、信号の損失が大きくなるという問題点がある。
【０００８】
本発明は、以上の点に鑑みてなされたものであり、信号の反射を防ぐとともに、信号の損失を防ぐことが可能な高周波回路基板を提供することを目的としている。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明は、複数の誘電体層と、複数の導体層とが交互に積層されて構成される高周波回路基板において、前記複数の誘電体層は、少なくとも一部の層が他の層とは異なる誘電率を有し、少なくとも１の導体層は回路パターンを有し、当該回路パターンが形成された導体層と、最下層または最上層の導体層との間に配置される１または複数の導体層のうち、少なくとも前記回路パターンを有する導体層に対して積層方向に隣接する導体層は、前記回路パターンのうちの所定の回路パターンに沿うように対応するとともに、積層方向において当該所定の回路パターンの全体を包含する領域に開口部を有する、ことを特徴とする。
このような構成によれば、信号の反射を防ぐとともに、信号の損失を防ぐことが可能となる。
【００１０】
また、本発明は、前記所定の回路パターンは、電気長または特性インピーダンスが回路特性に影響を与える回路パターンであることを特徴とする。
このような構成によれば、少なくとも特定の回路が形成された導体層に隣接する導体層に開口部を設けることで、これらの電気長または特性インピーダンスを所望の値に調整することができる。
【００１１】
また、本発明は、前記所定の回路パターンを有する導体層に近い誘電体層には誘電率が低い誘電体が用いられ、前記所定の回路パターンを有する導体層から遠い誘電体層には誘電率が高い誘電体が用いられていることを特徴とする。
このような構成によれば、開口部を設けることによって設けない場合に比較して実効誘電率を上昇させ、電気長を短くするとともに、特性インピーダンスを低くすることができる。
【００１２】
また、本発明は、前記所定の回路パターンは、スタブ回路であることを特徴とする。
このような構成によれば、開口部を設けることでスタブ回路の電気長を短くすることができる。
【００１３】
また、本発明は、前記所定の回路パターンは、バイアスティ回路であることを特徴とする。
このような構成によれば、開口部を設けることでバイアスティ回路の電気長を短くすることができる。
【００１４】
また、本発明は、前記所定の回路パターンは、前記最上層の導体層に形成され、前記最下層の導体層はグランド層とされ、前記最上層の導体層に隣接する第１誘電体層には誘電率が低い誘電体が使用され、前記第１誘電体層よりも下層に位置する誘電体層には前記第１誘電体層よりも誘電率が高い誘電体が使用され、前記最上層と最下層の導体層との間に配置される導体層の前記最上層の導体層に形成された前記所定の回路パターンに対応する領域には開口部が形成されていることを特徴とする。
このような構成によれば、所定の回路パターンの下に位置する導体層に開口部を設けることで、所定の回路パターンの電気長を短くし、これらの回路規模を縮小することができる。
【００１５】
また、本発明は、前記所定の回路パターンを構成する回路要素の一部は、異なる層の導体層に分散して配置され、これら分散して配置される回路要素がスルーホールによって接続されていることを特徴とする。
このような構成によれば、回路要素の一部を異なる層の導体層に分散配置することで、回路規模をさらに縮小することができる。
【発明の効果】
【００１６】
本発明によれば、信号の反射を防ぐとともに、信号の損失を防ぐことが可能な高周波回路基板を提供することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施形態に係る高周波回路基板の構成例を示す断面図である。
【図２】図１に示す誘電体層を誘電率が同じ誘電体に置換した状態を示す図である。
【図３】本発明の実施形態のシミュレーション用の構成を示す図である。
【図４】スタブ回路の下層に開口部を設けない場合の構成例である。
【図５】図４のシミュレーション結果を示す図である。
【図６】スタブ回路の下層に開口部を設ける場合の構成例である。
【図７】図４のシミュレーション結果を示す図である。
【図８】本発明の他の適用対象を示す図である。
【図９】本発明の他の適用対象を示す図である。
【図１０】従来の高周波回路基板の構成を示す図である。
【発明を実施するための形態】
【００１８】
次に、本発明の実施形態について説明する。
【００１９】
（Ａ）本発明の実施形態の説明
図１は、本発明の実施形態に係る高周波回路基板の構成例を示す断面図である。この図１に示す例では、高周波回路基板１は、導体層１１〜１４および誘電体層２１〜２３が交互に積層されて構成される。
【００２０】
ここで、導体層１１〜１４は、例えば、銅等の電気伝導率が高い部材によって構成される。また、誘電体層２１，２２，２３は、比誘電率がそれぞれε１，ε２，ε３の誘電体によって構成される。なお、比誘電率ε１，ε２，ε３の間には、ε１＜ε２，ε３の関係が成立する。なお、比誘電率ε２，ε３の間の関係としては、例えば、ε２＝ε３またはε２＜ε３とすることができる。
【００２１】
最上層の導体層１１には、特性インピーダンスが５０Ωに設定された線路１１１、チップ部品等を配置するための部品ランド１１２、および、分布定数線路としてのスタブ１１３が形成されている。導体層１２の線路１１１に対向する領域、導体層１３の部品ランド１１２に対向する領域、および下層の導体層１４はグランド層とされている。また、導体層１２の部品ランド１１２およびスタブ１１３に対応する領域には開口部１２０が設けられている。さらに、導体層１３のスタブ１１３に対応する領域には開口部１３０が設けられている。
【００２２】
ところで、電気長λは、真空中の電気長をλ０とし、実効誘電率をεｅｆｆとすると、以下の式（１）によって求めることができる。すなわち、実効誘電率をεｅｆｆの値が大きいほど、電気長は短くなる。なお、ＳＱＲＴ（）は括弧内の平方根を求める関数である。
【００２３】
λ＝λ０／ＳＱＲＴ（εｅｆｆ）  ・・・（１）
【００２４】
なお、図２は、本実施形態の効果を説明するための比較例である。図２では、誘電体層２１〜２３として、同じ比誘電率の誘電体を用いている。このため、線路１１１、部品ランド１１２、および、スタブ１１３の各部における実効誘電率εｅｆｆは誘電体層の厚さの影響を若干受ける以外、略等しく、各部の電気長も略等しくなる。よって、前述のように、各部の回路パターンに応じて電気長を変化させた個別の設計を行うことはできない。この図２の例との比較により、図１に示す本実施形態では、誘電率が異なる誘電体層を用いるとともに、開口部を所定の回路の下に配置することで、回路パターン毎に電気長を変化させることができることから、回路パターンに応じた最適な設計を行うことができる。
【００２５】
つぎに、図１に示す実施形態の計算機によるシミュレーション結果について説明する。図３は、図１に示すスタブ１１３のシミュレーション用の回路パターンの断面図を示している。この例では、導体層１１にはスタブ１１３が形成されている。また、導体層１１の上部には空気層２０が存在するとしている。また、導体層１１〜１４は、スルーホール５０によって相互に電気的に接続されている。また、最上層の導体層１１と最下層の導体層１４に挟まれた中間の導体層１２，１３のスタブ１１３に対応する領域には、開口部１２０，１３０が形成されている。また、誘電体層２１は厚さが０．５０８ｍｍのテフロン（登録商標）によって構成され、誘電体層２２，２３は厚さが０．５０８ｍｍのアルミナによって構成されている。なお、誘電体層２１の比誘電率は約２で、ｔａｎδは約０．０００２程度である。また、誘電体層２２，２３の比誘電率は約１０で、ｔａｎδは約０．００７程度である。
【００２６】
図４はシミュレーションで用いた回路のより詳細な構成を示している。なお、図４は開口部を設けない場合の構成例である。図４（Ａ）は平面図を示し、図４（Ｂ）は矢印Ａ−Ａの切断面を示している。図４（Ａ）の例では、線路１１１から図の上側に向かってスタブ１１３が伸出している。また、スタブ１１３の両脇にはグランドパターン１１４が配置され、線路１１１の下側にもグランドパターン１１４が配置されている。また、図４の例では、図の左側が、信号が入力されるＰｏｒｔ１とされ、右側が、信号が出力されるｐｏｒｔ２とされている。また、図４（Ｂ）に示すように、この例では、スタブ１１３の下層の導体層１２，１３には開口部が設けられていない。
【００２７】
図５は、図４に示す回路のシミュレーション結果を示している。図５に示すように、図４に示す回路は、帯域阻止特性を有し、阻止帯域である周波数４．２７４ＧＨｚにおける利得が−３９．３０６となっている。
【００２８】
図６は、図４に示す回路に対して、開口部を設けた構成例を示している。すなわち、図６（Ｂ）に示すように、導体層１２，１３に開口部１２０，１３０が設けられている。図７は、図６のシミュレーション結果を示している。図７に示すように、図６に示す回路は、帯域阻止特性を有し、阻止帯域である周波数４．３３５ＧＨｚにおける利得が−３５．４３８となっていることから、図５と略同じ特性を有している。また、図４の例では、スタブ１１３上下方向の長さは約１２ｍｍであるが、略同じ特性を有する図６の例では、スタブ１１３上下方向の長さは約９．９ｍｍであり、約２０％程度長さを短縮している。すなわち、略同じ特性を得るために、図４ではスタブの長さは１２ｍｍであるのに対し、本発明を適用した図６ではスタブの長さは９．９ｍｍと短くなっている。これにより、本発明の効果が明らかとなった。
【００２９】
以上に説明したように、本発明の実施形態では、誘電率が異なる誘電体層と、導体層とを交互に積層するとともに、導体層に形成された回路パターンに応じて、下層の導体層に開口部を設けるようにしたので、電気長と特性インピーダンスを回路毎に調整することができる。このため、例えば、スタブ回路では、開口部を設けることにより、電気長を短くして回路規模を縮小するとともに、線路では開口部を設けないことにより、損失を少なくすることができる。
【００３０】
（Ｄ）変形実施形態の説明
以上の各実施形態は一例であって、本発明が上述したような場合のみに限定されるものでないことはいうまでもない。例えば、以上の実施形態では、図６に示すスタブ１１３を例に挙げて説明したが、例えば、図８に示すＦ級増幅器に用いるスタブ群に本発明を適用することも可能である。すなわち、図８では、スタブ群を構成する各スタブの長さは、高調波の１／４波長となるように設定されている。図８のＡ点から見た各スタブのインピーダンスは０となる。伝送線路Ｌ１の長さを基本波の１／４波長に設定することで、図８に示す整合回路のインピーダンスは偶数次高調波インピーダンスが０、奇数次高調波インピーダンスが無限大となる。図８に示す整合回路を、例えば、図１に示すスタブ１１３の代わりに配置し、下層の導体層１２，１３に開口部１２０，１３０を設けることで、各スタブの長さを短くすることができる。なお、図８に示す全てのスタブを同じ導体層に配置するのではなく、異なる導体層に分散配置して、スルーホールによって接続するようにしてもよい。そのような方法によれば、スタブを空いている導体層に対して分散配置することで、回路規模をさらに縮小することができる。すなわち、所定の回路パターン（図８ではスタブ群）を構成する全ての回路要素（図８では各スタブ）を同じ導体層に配置するのではなく、異なる導体層に分散して配置することで、回路規模をさらに縮小することができる。
【００３１】
また、図９に示すバイアスティ回路に本発明を適用することも可能である。図９の例は、増幅器２０１、バイアスティ回路２０２、および、コンデンサ２０３を有している。この例では、増幅器２０１から出力される交流信号に対してバイアスティ回路２０２のインピーダンスが無限大となり、直流電圧であるＶｂｉａｓに対してはインピーダンスが０となるので、バイアス回路側に影響を与えずに、増幅器２０１にバイアス電圧を印加することができる。図９に示すバイアスティ回路を、例えば、図１に示すスタブ１１３の代わりに配置し、下層の導体層１２，１３に開口部１２０，１３０を設けることで、バイアスティ回路２０２の長さを短くすることができる。
【００３２】
また、以上の実施形態では、３層の誘電体層２１〜２３と、４層の導体層１１〜１４とを有するようにしたが、これ以外の層数であってもよい。例えば、２層の誘電体層と、３層の導体層とを有するようにしたり、あるいは、４層以上の誘電体層と、５層以上の導体層とを有するようにしたりしてもよい。
【００３３】
また、以上の実施形態では、回路パターンは最上層の導体層１１に配置するようにしたが、中間層の導体層に配置するようにしてもよい。もちろん、前述した４層以上の誘電体層と、５層以上の導体層とを有する場合でも同様である。
【００３４】
また、以上の実施形態では、誘電体層２１〜２３は、誘電体層２２，２３が同じ誘電率を有するようにしたが、誘電体層２２よりも誘電体層２３の方が大きい誘電率を有するようにしてもよい。
【００３５】
また、以上の実施形態では、スタブ１１３の下層に配置された導体層１２，１３に開口部１２０，１３０を設けるようにしたが、例えば、導体層１２にのみ開口部１２０を設けるようにしてもよい。
【００３６】
また、以上の実施形態では、電気長についてのみ説明したが、実効誘電率を変化させることで、特性インピーダンスも変化させることができる。このため、例えば、開口部を設けたり、設けなかったりすることで、特性インピーダンスを所望の値に設定するようにしてもよい。
【００３７】
また、開口部１２０，１３０の面積を調整することで、電気長や特性インピーダンスを調整するようにしてもよい。すなわち、スタブ１１３の下層に配置された導体層１２，１３に形成する開口部１２０，１３０の少なくとも一方の面積を調整することで、電気長や特性インピーダンスが所望の値になるように調整するようにしてもよい。
【符号の説明】
【００３８】
１  高周波回路基板
１１〜１４  導体層
２１〜２３  誘電体層
５０  スルーホール
１１１  線路
１１２  部品ランド
１１３  スタブ
１１４  グランドパターン
１２０，１３０  開口部
２０１  増幅器
２０２  バイアスティ回路
２０３  コンデンサ
【図１】
0006734099.tif 000002
【図２】
0006734099.tif 000003
【図３】
0006734099.tif 000004
【図４】
0006734099.tif 000005
【図５】
0006734099.tif 000006
【図６】
0006734099.tif 000007
【図７】
0006734099.tif 000008
【図８】
0006734099.tif 000009
【図９】
0006734099.tif 000010
【図１０】
0006734099.tif 000011