(57)【特許請求の範囲】
【請求項１】
単結晶ｐ型ドープシリコンを含む正孔注入層と；
単結晶ｎ型ドープ半導体材料を含む電子注入層と；
前記正孔注入層と前記電子注入層の間に配置された、真性ＩＩＩ族窒化物半導体材料を含む発光活性領域であって、交互の障壁層と量子井戸層とを含む多重量子井戸構造を含む発光活性領域と；
前記正孔注入層と前記発光活性領域の間に前記正孔注入層及び前記発光活性領域と接触して配置された電流トンネリング層であって、前記ｐ型ドープシリコンのバンドギャップ及びそれが接触している真性ＩＩＩ族窒化物半導体材料のバンドギャップよりも広いバンドギャップを有する無機材料を含む電流トンネリング層と；
を含み、
前記電流トンネリング層と前記ｐ型ドープシリコンの間の界面及び前記電流トンネリング層と前記真性ＩＩＩ族窒化物半導体材料の間の界面はエピタキシャル構造を有さない、発光デバイス。
【請求項２】
前記無機材料が、前記ｐ型ドープシリコンの自然酸化物でも、前記ドープ半導体材料と接触している真性ＩＩＩ族窒化物半導体材料の自然酸化物でもない、請求項１に記載のデバイス。
【請求項３】
前記無機材料が酸化アルミニウムである、請求項２に記載のデバイス。
【請求項４】
前記無機材料が窒化物である、請求項１に記載のデバイス。
【請求項５】
前記障壁層がＡｌＮ層であり、前記量子井戸層がＡｌＧａＮ層である、請求項１に記載のデバイス。
【請求項６】
前記障壁層がＧａＮ層であり、前記量子井戸層がＩｎＧａＮ層である、請求項１に記載のデバイス。
【請求項７】
単結晶ｐ型ドープシリコンを含む正孔注入層と；
単結晶ｎ型ドープ半導体材料を含む電子注入層と；
前記正孔注入層と前記電子注入層の間に配置された、真性ＩＩＩ族窒化物半導体材料を含む発光活性領域であって、交互の障壁層と量子井戸層とを含む多重量子井戸構造を含む発光活性領域と；
前記正孔注入層と前記発光活性領域の間に配置された第１の電流トンネリング層、及び
前記電子注入層と前記発光活性領域の間に前記電子注入層及び前記発光活性領域と接触して配置された第２の電流トンネリング層と；
を含み、
前記第１の電流トンネリング層は、前記ｐ型ドープシリコンのバンドギャップ及びそれが接触している真性ＩＩＩ族窒化物半導体材料のバンドギャップよりも広いバンドギャップを有する無機材料を含み、当該第１の電流トンネリング層と前記ｐ型ドープシリコンの間の界面及び当該第１の電流トンネリング層と前記真性ＩＩＩ族窒化物半導体材料の間の界面がエピタキシャル構造を有さず、
前記第２の電流トンネリング層は、前記ｎ型ドープ半導体材料のバンドギャップ及びそれが接触している真性半導体材料のバンドギャップよりも広いバンドギャップを有する無機材料を含み、当該第２の電流トンネリング層と前記ｎ型ドープ半導体材料の間の界面及び当該第２の電流トンネリング層と前記真性半導体材料の間の界面がエピタキシャル構造を有さない、発光デバイス。
【請求項８】
前記無機材料が、前記ドープ半導体材料の自然酸化物でも、前記ドープ半導体材料と接触している真性半導体材料の自然酸化物でもない、請求項７に記載の発光デバイス。
【請求項９】
前記無機材料が酸化アルミニウムである、請求項８に記載のデバイス。
【請求項１０】
前記無機材料が窒化物である、請求項８に記載のデバイス。
【請求項１１】
発光デバイスの製造方法であって、
単結晶ｎ型ドープ半導体材料を含む電子注入層、及び
前記電子注入層上の真性ＩＩＩ族窒化物半導体材料を含む発光活性領域であって、交互の障壁層と量子井戸層とを含む多重量子井戸構造を含む発光活性領域、
を含む多層半導体ヘテロ構造を用意する工程；
前記発光活性領域上に電流トンネリング層を堆積させる工程；
単結晶ｐ型ドープシリコンを含む正孔注入層を前記電流トンネリング層上に転移させる工程；及び
前記正孔注入層を前記電流トンネリング層に接合させる工程；
を含み、
前記電流トンネリング層が、前記ｐ型ドープシリコンのバンドギャップ及びそれが接触している真性ＩＩＩ族窒化物半導体材料のバンドギャップよりも広いバンドギャップを有する無機材料を含み、
さらに、前記電流トンネリング層と前記ｐ型ドープシリコンの間の界面及び前記電流トンネリング層と前記真性ＩＩＩ族窒化物半導体材料の間の界面がエピタキシャル構造を有さない、発光デバイスの製造方法。
【請求項１２】
前記真性半導体材料が、ＧａＮ、ＡｌＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＡｌＮ及びＡｌＧａＩｎＮからなる群から選ばれる、請求項１に記載の発光デバイス。
【請求項１３】
前記真性半導体材料が、ＧａＮ、ＡｌＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＡｌＮ及びＡｌＧａＩｎＮからなる群から選ばれる、請求項１１に記載の方法。
【発明の詳細な説明】
【背景技術】
【０００１】
関連出願との相互参照
本願は、２０１４年１０月６日に出願された米国特許出願第１４／５０６，９７５号の優先権を主張し、その全内容を引用により本明細書に援用する。
【０００２】
政府の権利への言及
本発明は、米国空軍／空軍科学研究局（ＵＳＡＦ／ＡＦＯＳＲ）によって与えられたＦＡ９５５０−０９−１−０４８２の下での政府の支援によってなされた。政府は本発明に一定の権利を有する。
【０００３】
従来より、活性領域に多重量子井戸構造を有するｐｉｎダイオードを含む特定の発光デバイスを創製するために、エピタキシャル成長ヘテロ構造が使用されている。例えばＧａＮなどのＩＩＩ−Ｖ族半導体材料から製造されたデバイスの場合、正孔注入層のｐ型半導体における達成可能な最高ドーピング濃度の制限は、正孔注入効率、ひいてはデバイスの内部量子効率を制限する。さらに、ｐ型ドープＩＩＩ−Ｖ族半導体材料における正孔の移動度が低いため、デバイスを動作させるために高いバイアスが必要になる。これらの問題は、正孔移動度及び活性化されたｐ型ドーパントの濃度が、ｐ型ドープＧａＮベース半導体において特に低い傾向があるため、青色及びＵＶ光生成に使用される窒化物半導体ベースのデバイスにとって特に深刻である。
【発明の概要】
【０００４】
多重量子井戸（ＭＱＷ）ｐｉｎダイオード構造を有する発光デバイスと、当該デバイスの製造方法及び使用方法を提供する。
【０００５】
発光デバイスの一実施形態は、単結晶ｐ型ドープ半導体材料を含む正孔注入層と；単結晶ｎ型ドープ半導体材料を含む電子注入層と；正孔注入層と電子注入層の間に配置された、真性半導体材料を含む発光活性領域であって、交互の障壁層と量子井戸層とを含む多重量子井戸構造を含む発光活性領域と；正孔注入層と発光活性領域の間に正孔注入層及び発光活性領域と接触して配置された又は電子注入層と発光活性領域の間に電子注入層及び発光活性領域と接触して配置された電流トンネリング層とを含む。電流トンネリング層は、上記ドープ半導体材料のバンドギャップ及びそれが接触している真性半導体材料のバンドギャップよりも広いバンドギャップを有する無機材料を含む。電流トンネリング層とドープ半導体材料の間の界面及び電流トンネリング層と真性半導体材料の間の界面はエピタキシャル構造を有さない。
【０００６】
発光デバイスの製造方法の一実施形態は、多層半導体ヘテロ構造であって、単結晶ｎ型ドープ半導体材料を含む電子注入層と、電子注入層上の真性半導体材料を含む発光活性領域であって、交互の障壁層と量子井戸層とを含む多重量子井戸構造を含む発光活性領域とを含む多層半導体ヘテロ構造を用意する工程を含む。次に、発光活性領域上に電流トンネリング層を堆積させる工程；単結晶ｐ型ドープ半導体材料を含む正孔注入層を前記電流トンネリング層上に転移させる工程；及び、前記正孔注入層を前記電流トンネリング層に接合する工程を含む。電流トンネリング層は、ｐ型ドープ半導体材料のバンドギャップ及びそれが接触している真性半導体材料よりも広いバンドギャップを有する無機材料を含む。電流トンネリング層とｐ型ドープ半導体材料の間の界面及び電流トンネリング層と真性半導体材料の間の界面はエピタキシャル構造を有さない。正孔注入層の電流トンネリング層への転移及び接合は、薄膜剥離−転移法（thin film release and transfer method）を使用して、又はウェハ接合に続く薄膜劈開によって、行うことができる。
【０００７】
本発明の他の主要な特徴及び利点は、以下の図面、詳細な説明及び添付の特許請求の範囲を検討することによって、当業者に明らかになるであろう。
【０００８】
以下、添付の図面を参照して、本発明の例示的な実施形態を説明するが、同じ参照番号は同じ要素を示す。
【図面の簡単な説明】
【０００９】
【図１】図１は、発光ダイオードの概略図である。
【図２】図２は、端面発光レーザ（edge-emitting laser）の概略図である。
【図３】図３は、下部及び上部分布ブラッグリフレクタを含む垂直共振器型面発光レーザ（vertical cavity surface emitting laser）の概略図である。
【図４】図４は、下部及び上部フォトニック結晶リフレクタを含む垂直共振器型面発光レーザの概略図である。
【図５】図５は、図１に示したタイプの発光ダイオードを製造するための転移−接合方法の加工工程を示す概略図である。
【図６】図６は、薄膜剥離−転移法を使用して１つの単結晶ドープ半導体層をヘテロ構造の電流トンネリング層上に転移させる方法を示す概略図である。
【図７】図７は、ウェハ接合−劈開法（wafer bonding and cleaving method）を使用して１つの単結晶ドープ半導体層をヘテロ構造の電流トンネリング層上に転移させる方法を示す概略図である。
【図８】図８は、２つの電流トンネリング層を含むｐｉｎダイオードヘテロ接合を作製するための転移−接合方法の加工工程を示す概略図である。
【発明を実施するための形態】
【００１０】
多重量子井戸（ＭＱＷ）ｐｉｎダイオード構造を有する発光デバイスと、当該デバイスを製造及び使用する方法を提供する。
【００１１】
当該デバイスは、ｐｉｎヘテロ接合のｐ型層及びｎ型層のドープ半導体材料を真性活性領域の真性半導体材料から独立に選択できる高性能発光デバイスを創製するために、１又は２つ以上の界面電流トンネリング層の導入と組み合わせて、薄膜転移−接合プロセス（thin film transfer and bonding process）又は界面接合プロセス（interfaced bonding process）を使用して製造される。
【００１２】
当該デバイスは、格子不整合ヘテロ接合を介しての電流のトンネリングを可能にする材料の層が真性活性領域とｐ型及び／又はｎ型ドープ電荷注入層の間の界面に設けられた多層半導体ヘテロ構造から構成される。この設計を使用すると、それらの格子不整合及び／又は熱的不整合に関わらず、多くの材料を組み合わせてハイブリッドヘテロ構造を形成することができる。
【００１３】
転移−接合プロセスは、エピタキシャル成長又はウェハ接合に依存しないので、電荷注入層中の材料は、活性領域の半導体材料と格子整合する必要はない。さらに、ウェハ接合技術とは異なり、転移−接合プロセスと界面ウェハ接合プロセスは、接合に原子的に滑らかな表面を必要とし、ヘテロ接合におけるドープ及び未ドープ半導体材料の熱膨張係数の比較的大きな差を許容することができる。最後に、ｐ型及び／又はｎ型ドープ注入層は電流トンネリング層により真性活性領域から物理的に分離されているため、材料間の化学反応が回避され、材料の表面は不動態化されていてもよい。そのため、エピタキシャル成長又はウェハ接合技術から製造されるものよりもはるかに広い範囲の半導体材料から発光デバイスを製造することができる。
【００１４】
発光デバイスのｐｉｎダイオード構造は、例えばｐ型ドープされた狭いバンドギャップのＩＶ族半導体又は狭いバンドギャップのＩＩＩ−Ｖ族半導体などの単結晶ｐ型ドープ半導体材料を含む正孔注入層と、単結晶ｎ型ドープ半導体材料を含む電子注入層と、正孔注入層と電子注入層の間に配置された発光活性領域とを含む。電流トンネリング層は、電荷注入層の一方又は両方と真性活性領域の間に配置される。
【００１５】
真性活性領域は、異なる半導体材料で作られた交互の障壁層と量子井戸層とを含むＭＱＷ構造を含む。ＭＱＷ構造において、電荷キャリヤは、他の半導体「障壁」材料の層の間に挟まれた１種の半導体「井戸」材料の薄層に量子閉じ込めによって閉じ込められる。活性領域は、下部スペーサ層及び上部スペーサ層をさらに含むことができ、それらの間にＭＱＷ構造が配置される。スペーサ層は、真性活性領域の厚さを増加させるために用いられ、そして、それらは真性活性領域の一部を形成するため、それらは未ドープ単結晶半導体材料から構成される。活性領域にスペーサ層を含むデバイスの実施形態において、電流トンネリング層は、スペーサ層とそれに隣接する電荷注入層の間に配置され、当該スペーサ層及び電荷注入層と接触している。スペーサ層が存在しない場合、電流トンネリング層は、ＭＱＷ構造の最も外側の障壁層に隣接しており、当該障壁層に接触している。障壁層、量子井戸層及びスペーサ層は、ＩＩＩ−Ｖ族又はＩＩ−ＶＩ族半導体材料を含むことができる。
【００１６】
電流トンネリング層は、電荷注入層のドープされた半導体材料のバンドギャップ及びそれが接触している活性領域の真性半導体材料のバンドギャップよりも広いバンドギャップを有する無機材料で形成される。この構造では、単結晶ｐ型又はｎ型ドープ半導体材料は、真性半導体材料と異なる化学組成及び異なる格子定数を有する。
【００１７】
本明細書において、用語「電流トンネリング層」とは、適切な材料から製造され、電子及び／又は正孔のためのトンネリング層として作用することができるのに十分に薄いことを特徴とする層を指す。すなわち、典型的な誘電体媒体とは異なり、電流トンネリング層は、量子トンネリングによって、電子及び正孔の両方を、単結晶半導体材料の第１の層から第２の層に通過させる。そのため、金属は正孔の通過を妨げるので、金属は電流トンネリング層には適さない。しかし、広範囲の非金属無機材料がこれらの基準を満たすことができる。電流トンネリング層の無機材料は、そのバルク形態で誘電体として作用するがもはや電気絶縁体として作用しないほど十分に薄い材料であることができる。電流トンネリング層は、単結晶半導体材料の層の間で、ある種の「接着剤」を提供する。電流トンネリング層は、界面にボイドを導入せずに半導体材料の層の表面のトポグラフィに追従することができる。さらに、電流トンネリング層は、隣接する単結晶半導体材料層からの半導体材料の相互拡散を防止することができる。これは、単結晶半導体の層の間に望ましくない介在性の交差汚染された半導体界面層の形成を回避する。
【００１８】
この無機材料層によってもたらされる他の利点は、ダングリングボンド及び界面準位が最低限にされるか無くなるように、それが接触する半導体材料の層の表面を不動態化できることである。この特性は、２つの非格子整合単結晶材料を直接接合するとき、これらの２つの材料間に形成される化学結合が多数の界面準位を生成することができるため、有用である。これらの界面準位は、これらの２つの材料が理想的な整流接合を形成することを防止する。しかし、無機材料が挿入された場合、これらの２つの材料は物理的に分離される。層が十分に薄く、材料を化学的に不動態化する能力を有する場合、界面準位の数を、電子と正孔の両方が層を効率的にトンネリングするようなレベルに減少させることができる。
【００１９】
発光デバイスの一部であり得る他の構成要素は、基板、バッファ層、クラッド層、リフレクタ、導電性コンタクト層、電極及び相互配線などの、かかるデバイスに一般的に組み込まれる構成要素である。例えば、デバイスは、ｐ型ドープ半導体材料及びｎ型ドープ半導体材料と電気的に接続する電極と、ｐｉｎ接合間に電圧を印加するように構成された電圧源とをさらに備えてもよい。
【００２０】
発光ダイオード（ＬＥＤ）は、ＭＱＷ  ｐｉｎダイオード構造を含むことができる発光デバイスの例である。ＬＥＤの概略図を図１に示す。ＬＥＤは、基板１０２と、ｎ型ドープ半導体材料を含む電子注入層１０４とを含む。この実施形態において、基板１０２は、電子注入層１０４がエピタキシャル成長する成長基板であり、したがって、基板材料上での電子注入層の半導体材料のエピタキシャル成長を促進するバッファ層１０６をさらに含む。これは、それらの材料が完全な格子整合を持たないためである。ＭＱＷ構造を含む活性領域１０８が電子注入層１０４上に配置され、電流トンネリング材料の層１１０が活性領域１０８上に配置される。半導体材料のｐ型ドープ層が正孔注入層１１２をもたらしてｐｉｎダイオード構造を完成する。アノード１１４及びカソード１１６は、それぞれ、正孔注入層及び電子注入層と電気的に連絡して配置される。
【００２１】
ＭＱＷ  ｐｉｎダイオード構造は、図２に概略的に示されているように、端面発光レーザに組み込むこともできる。端面発光レーザは、基板２０２と、ｎ型ドープ半導体材料を含む電子注入層２０４とを含む。ＭＱＷ構造を含む活性領域２０８が電子注入層２０４上に配置され、電流トンネリング材料の層２１０が活性領域２０８上に配置される。半導体材料のｐ型ドープ層が正孔注入層２１２をもたらしてｐｉｎダイオード構造を完成する。アノード２１４及びカソード２１６は、それぞれ、正孔及び電子注入層と電気的に連絡して配置される。
【００２２】
発光デバイスは、垂直共振器型面発光レーザ（ＶＣＳＥＬ）であってもよい。ＭＱＷ  ｐｉｎダイオード構造を組み込んだＶＣＳＥＬの一実施形態が図３に示されている。ＶＣＳＥＬは、基板３０２と、ｎ型ドープ半導体材料を含む電子注入層３０４とを含む。ＭＱＷ構造を含む活性領域３０８が電子注入層３０４上に配置され、電流トンネリング材料の層３１０が活性領域３０８上に配置される。半導体材料のｐ型ドープ層が正孔注入層３１２をもたらしてｐｉｎダイオード構造を完成する。アノード３１４及びカソード３１６は、それぞれ、正孔注入層及び電子注入層と電気的に連絡して配置される。ＶＣＳＥＬは、さらに、基板とカソードの間に挟まれた下部分布ブラッグリフレクタ（ＤＢＲ）３１８と、ｐ型ドープ正孔注入層３１２上に配置された上部ＤＢＲ３２０とを含む。
【００２３】
ＶＣＳＥＬの別の実施形態を図４に示す。図３に示されるＶＣＳＥＬのように、このＶＣＳＥＬは、基板４０２と、ｎ型ドープ半導体材料を含む電子注入層４０４とを含む。ＭＱＷ構造を含む活性領域４０８が電子注入層４０４上に配置され、電流トンネリング材料の層４１０が活性領域４０８上に配置される。半導体材料のｐ型ドープ層が正孔注入層４１２をもたらしてｐｉｎダイオード構造を完成する。アノード４１４及びカソード４１６は、それぞれ、正孔注入層及び電子注入層と電気的に連絡して配置される。ＶＣＳＥＬは、さらに、基板とカソードの間に挟まれた下部フォトニック結晶リフレクタ４１８と、ｐ型ドープ正孔注入層４１２上に配置された上部フォトニック結晶リフレクタ４２０とを含む。
【００２４】
図３及び図４のＶＣＳＥＬにおける上部及び下部リフレクタは同じタイプのものであるが、異なるタイプのリフレクタを同じデバイスで使用できる。例えば、フォトニック結晶型リフレクタを下部リフレクタとして使用でき、ＤＢＲを上部リフレクタとして使用でき、又はその逆も可能である。ＶＳＣＥＬ内のリフレクタは、エピタキシャル成長によって形成されるか、又は転移及び接合によって形成され得る。ＶＣＳＥＬの活性領域にフォトニック結晶型リフレクタを転移し接合する方法は、米国特許第８，２１７，４１０号に記載されている。
【００２５】
ＬＥＤにおけるＭＱＷ  ｐｉｎダイオード構造を形成するために使用される薄膜転移−接合プロセス及び電流トンネル層堆積プロセスが図５に示されている。図５のパネル（ａ）は、基板１０２と、バッファ層１０６と、ｎ型ドープ半導体層１０４と、活性領域１０８と、電流トンネリング層１１０とを含むヘテロ構造を示す。半導体層１０４〜１０８は、例えば分子ビームエピタキシー（ＭＢＥ）などの公知の方法を使用して成長基板１０２上にエピタキシャル成長させることができる。電流トンネリング層１１０は、例えば原子層堆積（ＡＬＤ）を使用して活性領域１０８の上面に堆積させることができる。
【００２６】
電流トンネリング層の厚さは、典型的には、それが接合する半導体材料の層の表面の二乗平均平方根（ｒｍｓ）粗さのオーダーであればよい。例示のため、いくつかの実施形態では、電流トンネリング層は、約０．５〜約１０ｎｍの範囲内の厚さを有する。これは、約０．５〜約１０ｎｍの範囲内、約０．５〜約５ｎｍの範囲内又は約０．５〜約３ｎｍの範囲内の厚さを有する実施形態を包含する。電流トンネリング層の厚さは原子スケールで均一ではないので、層の厚さはヘテロ構造の接合界面を横切る層の平均厚さに対応する。
【００２７】
パネル（ｂ）に示されているように、電流トンネリング層が形成されたら、その上面に、予め形成された単結晶ｐ型ドープ半導体材料１１２の層を配置してｐｉｎダイオード構造のｐ層をもたらすことができる。単結晶ｐ型ドープ半導体材料の転移された層と電流トンネリング層の間の接合は、アニーリングによって増強することができる（パネル（ｃ））。次に、メサがｐｉｎダイオード構造にエッチングされ（パネル（ｄ））、アノード１１４及びカソード１１６が、例えば金属被覆法を使用して堆積される（パネル（ｅ））。
【００２８】
図６は、予め形成された単結晶ｐ型ドープ半導体層を電流トンネリング層上に転移させる方法をより詳細に示す。この方法は、例えばＳｉハンドルウェハなどのハンドルウェハ６０１と、埋め込み酸化物層６０３と、例えば単結晶ｐ型Ｓｉ、Ｇｅ、ＧａＡｓ又はＩｎＧａＡｓの簿層などのｐ型ドープ単結晶半導体の薄層１１２から構成されるセミコンダクタ・オン・インシュレータ基板（semiconductor-on-insulator substrate）（パネル（ａ））で始まる。埋め込み酸化物層６０３は、例えば選択的化学エッチング剤を使用して、当該構造から選択的に除去される。その結果、層１１２は、パネル（ｂ）に示すように、下にあるハンドルウェハ６０１上に沈下する。次に例えばゴムスタンプなどのホスト材料６０５が層１１２の上面に押し付けられる。層１１２はホスト材料６０５に付着し、ハンドルウェハ６０１から持ち上げられる（パネル（ｃ））。次の工程（パネル（ｄ））では、剥離した層１１２を電流トンネリング層１１０に接触させ、その上に転移させる。単結晶層は、転移及び接合の前又は後にドープすることができる。その後、ホスト材料６０５を除去すると（パネル（ｅ））、ＭＱＷ  ｐｉｎ構造が残る。
【００２９】
図７は、スマートカット（Smart Cut）と呼ばれることもある、ウェハ接合とそれに続く半導体材料に分割面を生じさせるための水素注入を使用して単結晶ｐ型ドープ半導体層を電流トンネリング層に転移させる別の方法を示す。スマートカットプロセスについての説明は、Bruel et al., Proceedings 1995 IEEE International SOI Conference, 178 (1995)に記載されている。この技術では、パネル（ａ）に示すように、埋め込み水素注入層７０２が、例えば半導体ウェハなどのｐ型ドープ半導体基板７００内に形成される。水素注入層７０２の深さは、転移される単結晶ｐ型ドープ半導体層７１２の厚さを決定する。分割面が水素注入によって形成されると、基板７００の表面を電流トンネリング層１１０に接触させる（パネル（ｂ）及び（ｃ））。次に、基板７００を水素注入層７０２で分割し、基板７００のバルクを除去し（パネル（ｄ））、ＭＱＷ  ｐｉｎダイオード構造を形成する（パネル（ｅ））。活性層からの光が単結晶ｐ型ドープ半導体層７１２を通って放出されるべき場合には、その層を、転移後化学機械研磨（post-transfer chemical mechanical polish）を使用して薄くしてもよい。
【００３０】
図１〜５は、ｐｉｎヘテロ接合構造の活性領域とｐ型ドープ正孔注入層の間に挟まれた単一の電流トンネリング層を有する発光デバイスの実施形態を示す。しかし、他のデバイスでは、活性領域とｎ型ドープ電子注入層の間に単一の電流トンネリング層を配置することができる。あるいは、デバイスは、活性領域とｐ型ドープ正孔注入層の間にある第１の電流トンネリング層、及び、活性領域とｎ型ドープ電子注入領域の間にある第２の電流トンネリング層を含むことができる。図８は、２つの電流トンネリング層を有するＭＱＷ  ｐｉｎダイオード構造を形成する方法を例示する概略図である。
【００３１】
図８のパネル（ａ）は、基板８０２、活性領域８０８及び電流トンネリング層８１０を含むヘテロ構造を示す。バッファ層８０１が、基板８０２と活性領域８０８の間に存在する。活性領域及び任意のバッファ層は、分子ビームエピタキシー（ＭＢＥ）などの公知の方法を使用して成長基板８０２上にエピタキシャル成長させることができる。例えば原子層堆積（ＡＬＤ）を使用して活性領域８０８の上面に電流トンネリング層８１０を堆積させることができる。電流トンネリング層８１０を形成したら、パネル（ｂ）に示されるように、その上面に、予め形成された単結晶ｐ型半導体材料８１２の層を配置してｐｉｎダイオード構造のｐ層をもたらすことができる。単結晶ｐ型ドープ半導体材料の転移層と電流トンネリング層８１２の間の接合をアニーリングにより増強することができる（パネル（ｃ））。次に、基板８０２は、例えば化学的機械研磨及び／又は選択的エッチングを使用して除去される（パネル（ｄ））。次に、第１の電流トンネリング層８１０とは反対側の活性領域８０８の表面上に第２の電流トンネリング層８２０を堆積させ、その上面に予め形成された単結晶ｎ型ドープ半導体材料層８２２を配置してｐｉｎダイオード構造のｎ層をもたらす（パネル（ｅ））。単結晶ｎ型ドープ半導体材料の転移層と電流トンネリング層８２２の間の接合をアニーリング（パネル（ｆ））により増強することができる。
【００３２】
いくつかの実施形態において、電流トンネリング層の無機材料は酸化物である。かかる実施形態では、酸化物は、金属酸化物、半導体元素の酸化物又は半金属元素の酸化物を含むか、それらから成るか、又はそれらから本質的に成ることができる。金属酸化物電流トンネリング層に使用できる酸化物の例としては、原子層堆積（ＡＬＤ）によって堆積され得るものが挙げられるが、それらに限定されない。かかる金属酸化物の例としては、酸化アルミニウム（Ａｌ２Ｏ３）、酸化チタン（ＴｉＯ２）、酸化ハフニウム（ＨｆＯ２）、酸化タンタル（Ｔａ２Ｏ５）、及び二酸化ケイ素（ＳｉＯ２）が挙げられる。いくつかの実施形態において、酸化物中に存在する金属、半導体又は半金属元素は、それらの元素が接触し、それらの元素が間に配置される他の半導体層中の任意の金属、半導体又は半金属元素とは異なる。本発明のヘテロ構造では、電流トンネリング層の無機酸化物は、それらが分離する層内の２つの半導体材料のいずれの自然酸化物でもない。（本明細書において、自然酸化物という用語は、酸素含有環境中での材料の酸化の結果として半導体材料上にモノリシックに形成される酸化物を指す。例えば、ＳｉＯ２はＳｉの自然酸化物である。）
【００３３】
他の実施形態において、電流トンネリング層の無機材料は窒化物である。かかる実施形態では、窒化物は、金属窒化物、半導体元素の窒化物、又は半金属元素の窒化物を含むか、それらから成るか、又はそれらから本質的に成ることができる。窒化物電流トンネリング層に使用できる窒化物の例としては、原子層堆積（ＡＬＤ）によって堆積させることができるものが挙げられるが、それらに限定されない。かかる窒化物の例としては、窒化アルミニウム、窒化ケイ素、及び窒化チタンが挙げられる。いくつかの実施形態において、窒化物中に存在する金属、半導体又は半金属元素は、それらの元素が接触し、それらの元素が間に配置される半導体層中の任意の金属、半導体又は半金属元素とは異なる。
【００３４】
いくつかの実施形態において、電流トンネリング層は２又は３つ以上のサブ層（sub-layers）を含み、これらのサブ層の各々は無機材料を含むが、ただし、サブ層の合計厚さは、当該層を通じての電子及び正孔のトンネリングが可能であるように十分に薄い。例えば、無機酸化物の複数のサブ層を含む電流トンネリング層において、１つの酸化物が２つの隣接する半導体材料の一方を不動態化し、別の酸化物が２つの隣接する半導体材料のうちの他方を不動態化するように無機酸化物を選択することができる。
【００３５】
正孔注入層、電子注入層、ＭＱＷ構造及び任意のスペーサ層の単結晶半導体材料は無機半導体である。隣接する層中（すなわち、介在する電流トンネリング層によって分離された層中）の半導体材料は、２つの材料によって形成されたヘテロ接合の電子エネルギーバンド図にバンドオフセットが存在するように、類似しない。半導体材料は、（ａ）ＩＶ族半導体、（ｂ）ＩＩＩ−Ｖ族半導体、及び（ｃ）ＩＩ−ＶＩ族半導体を包含する広範囲の半導体から独立して選択することができる。隣接する層の半導体材料は、同じ族から選択されてもよく、又は異なる族から選択されてもよい。例えば、ｐ型ドープ半導体材料がＩＶ族半導体の層である実施形態では、活性領域を構成する真性半導体材料の層（例えば、ＭＱＷ構造及びスペーサ層の井戸層及び障壁層）と、電子注入層のｎ型ドープ半導体材料は、ＩＩＩ−Ｖ族又はＩＩ−ＶＩ族半導体の層であることができる。同様に、ｐ型ドープ半導体材料の層がＩＩＩ−Ｖ族半導体の層である実施形態では、真性半導体材料の層はＩＶ族又はＩＩ−ＶＩ族半導体の層であることができる。ＩＶ族半導体としては、元素半導体（例えば、Ｓｉ、Ｇｅ及びＣなど、ダイヤモンドを包含する）並びに合金及び化合物半導体（例えば、ＳｉＧｅ：Ｃ、ＳｉＧｅ、ＳｉＧｅＳｎ及びＳｉＣ）が挙げられる。ＩＩＩ−Ｖ族及びＩＩ−ＶＩ族半導体としては、二元、三元及び四元以上の化合物半導体が挙げられる。ＩＩＩ−Ｖ族半導体の例としては、ＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、ＡｌＡｓ、ＩｎＡｌＡｓ、ＩｎＰ、ＧａＩｎＰ、ＧａＰ、ＧａＮ、ＩｎＧａＮ、ＩｎＡｌＮ、ＡｌＮ及びＡｌＧａＮが挙げられる。ＩＩ−ＶＩ族半導体の例としては、例えばＺｎＯなどの酸化物が挙げられる。
【００３６】
半導体材料の各層は、上面、下面及び端面により特徴付けることができる。（用語「上」及び「下」は絶対的な方向を指すために使用されない。むしろ、それらは、単に、層を横方向に二等分する面に平行（実質的に平行を包含する）に延びる互いに反対側に面している表面を指すことが意図されている。）いくつかの実施形態において、上面及び／又は下面の二乗平均平方根（ｒｍｓ）粗さは、ボイドのないウェハ接合（void-free wafer bonding）に許容されると考えられるものよりもかなり高くなり得る。そのため、いくつかの実施形態において、上面及び／又は下面は、１ｎｍより大きいｒｍｓ粗さを有する。これは、上面及び／又は下面のｒｍｓ粗さが少なくとも１ｎｍ（例えば１ｎｍ〜５ｎｍの範囲内）である実施形態を包含し、さらに、上面及び／又は下面が少なくとも５ｎｍ（例えば５ｎｍ〜１０ｎｍの範囲内）のｒｍｓ粗さを有する実施形態を包含する。表面のｒｍｓ粗さを決定する目的のために、単結晶半導体材料の層と電流トンネリング層の間の界面領域のＡＦＭ像から表面のｒｍｓ粗さを決定することができる。
【００３７】
転移−接合プロセスを使用して作製されるヘテロ接合の隣接層はエピタキシャル構造を有さない。本明細書において、用語「エピタキシャル構造」は、上に重なる層の結晶方位が、その下にある層の結晶方位によって決定され、これら２つの層が、少なくともそれらの界面領域において同じ結晶方位を有する構造を指す。かかるエピタキシャル構造は、これら２つの材料間の格子不整合により誘発される、界面における歪み及び応力を含み、ミスフィット転位を含むことさえもある。かかるエピタキシャル構造とは対照的に、本構造における非エピタキシャル層は、それらの隣接層の結晶方位とは独立した（例えば、異なる）結晶方位を有する。そのため、エピタキシャル構造を有さない層は、格子不整合により誘発される歪み又は応力や、格子不整合により誘発されるミスフィット転位を有さない。実際に、電荷注入層の一方又は両方及び真性半導体材料として選択された半導体材料は、中間バッファ層の存在下であっても、それらをエピタキシャル成長にとって不適切なものにしうる格子定数不整合を有するおそれがある。例えば、いくつかの実施形態において、電荷注入層の一方又は両方と活性領域の半導体材料の間の格子定数不整合は約１５％を超える。
【００３８】
電荷注入層の一方又は両方と活性領域の半導体材料として選択される半導体材料は、典型的にはそれらを非常に高い温度で実施されるウェハ接合にとって不適切なものにしうる熱膨張係数不整合を有することがある。これは、少なくとも部分的に、電流トンネリング層の存在を原因とする。電流トンネリング層は、２つの単結晶半導体材料の間の熱膨張差に対するバッファとして作用することができ、ウェハ接合処理技術で使用される処理温度も低い処理温度で２つの単結晶半導体材料を接合するために使用できる。
【００３９】
単結晶半導体材料の層の厚さは、意図する発光デバイスの用途に依存する。しかし、説明のために、デバイスのいくつかの実施形態では、単結晶材料の層のいくつか又は全てが約１０００ｎｍ以下の厚さを有する。電荷注入層の半導体材料が活性領域の放出波長範囲内の放射線を吸収する場合、当該材料の非常に薄い層を使用することが有利である。例えば、ｐ型及び／又はｎ型ドープ半導体層は、５ｎｍ以下の厚さを包含する１０ｎｍ以下の厚さに薄くすることができる。
【００４０】
発光デバイスによって放射される放射線の波長は、活性領域で使用される半導体材料に依存する。したがって、材料の適切な選択によって、発光デバイスは、紫外（ＵＶ；約１００〜４００ｎｍ、２２０〜２４０ｎｍを包含する）、可視（可視；４００〜７８０ｎｍ）及び／又は赤外（ＩＲ；７８０ｎｍ〜１ｍｍ；例えば１．５５μｍ）の電磁スペクトルの領域である。例示のため、約２２０〜２４０ｎｍの波長範囲の光を放出するように設計された発光デバイスは、単結晶ＡｌＧａＮ量子井戸層と単結晶ＡｌＮ障壁層の交互層を含むＭＱＷ構造を有する活性領域を使用できる。この活性領域は、ｎ型ＡｌＧａＮ電子注入層上にエピタキシャル成長させることができる。あるいは、約１．５５μｍの波長の光を放出するように設計された発光デバイスは、単結晶ＩｎＧａＰ量子井戸層と単結晶ＩｎＧａＰ障壁層の交互層を含むＭＱＷ構造を有する活性領域を用いることができ、ここで、量子井戸層と障壁層とは互いに異なる元素比を有する。この活性領域は、ｎ型ＩｎＰ電子注入層上にエピタキシャル成長させることができる。青色光を放出するように設計された発光デバイスは、単結晶ＩｎＧａＮ量子井戸層と単結晶ＧａＮ障壁層の交互層を含むＭＱＷ構造を有する活性領域を用いることができる。この活性領域は、ｎ型ＧａＮ電子注入層上にエピタキシャル成長させることができる。活性領域及び電子注入層に使用できる材料の他の組合せを表１に列挙する。
【００４１】
【表１】
0006680790.tif 000002
【００４２】
発光デバイスの電荷注入層に好適なドープ半導体としては、ドープされたＳｉ、Ｇｅ、ＧａＡｓ及びＩｎＰが挙げられる。
【実施例】
【００４３】
実施例１：Ｓｉ／ＧａＮハイブリッド青色ＬＥＤの製造
Ｓｉ−ＧａＮハイブリッドＬＥＤの製造プロセスを、サファイア基板上に未ドープＩｎＧａＮ／ＧａＮ多重量子井戸（ＭＱＷ）層及びＧａＮ  ｎ層を成長させることから始めた。有機金属気相成長（ＭＯＣＶＤ）システムを使用してＩｎＧａＮ／ＧａＮ  ｉ−ｎ層構造を成長させた。この構造は、厚さ１．０μｍの未ドープＧａＮバッファ層と、厚さ２μｍのＳｉドープｎ−ＧａＮ（ｎ＝３×１０18ｃｍ-3）と、５ペアのＩｎ0.2Ｇａ0.8Ｎ／ＧａＮ（２ｎｍ／８ｎｍ）ＭＱＷ活性層とから構成されていた。このＭＱＷ構造は、４５０ｎｍ〜４７０ｎｍの所望の発光波長を達成するように設計した。次に、原子層堆積（ＡＬＤ）システムを使用して、電流トンネリング層としての薄い酸化アルミニウム層をＭＱＷの上に堆積させた。この酸化物堆積に先立って、ＩｎＧａＮ／ＧａＮ構造を希水酸化アンモニウム酸溶液（ＤＩ水：ＮＨ４ＯＨ＝１０：１）中に１０分間浸漬し、次いで脱イオン（ＤＩ）水すすぎ液中ですすいで自然酸化物フリーの表面を得た。
【００４４】
ｐ型層として高度にドープされたＳｉ層（高いホウ素濃度を達成するようにイオン注入によってドープされ拡散）を、ドープされたシリコン層に複数の孔をエッチングするためにフォトリソグラフィと反応性イオンエッチング（ＲＩＥ，Ｕｎａｘｉｓ  ７９０）を使用して、シリコン・オン・インシュレータ基板（silicon-on-insulator substrate）のトップシリコン層から作製した。次に、ドープされたＳｉ層を、濃フッ化水素酸（ＨＦ、４９％）によりアンダーカットすることによって、基板から剥がした。ｐｉｎ構造においてｐ型層としての役割を果たすであろう剥がしたＳｉ層を、電流トンネリング層で被覆されたＩｎＧａＮ／ＧａＮ基板上に転移印刷した。その結果、非常に清浄なＳｉ−酸化アルミニウム−ＩｎＧａＮ界面が得られた。転移印刷されたＳｉ層とＩｎＧａＮ／ＧａＮ基板の間の接合を強化するために、急速熱アニール（ＲＴＡ）システムを使用してＮ２雰囲気下でアニール処理を行った。電子ビーム蒸着により、ｐ＋Ｓｉ層のためのＴｉ／Ａｕ層スタックからなるリング形状のアノードを堆積させた。光が放出されるリング形状（活性領域）の内側を、全エッチングプロセス中に保護するために、フォトレジストにより覆った。次に、酸化物トンネリング層が露出するまで、Ｓｉ層を反応性イオンエッチング（ＲＩＥ）によりエッチングする一方、リング状の活性領域はフォトレジストにより無傷のままにした。Ｓｉ層を完全にエッチングした後、エッチング停止層として作用した電流トンネリング層を、希フッ化水素（ＨＦ、１：２０＝ＨＦ：ＤＩ水）による数秒間の短時間ウェットエッチングによって除去した。次に、誘導結合プラズマ反応性イオンエッチング（ＩＣＰ−ＲＩＥ，ＰｌａｓｍａＴｈｅｒｍ  ７７０  ＩＣＰ）を使用して約８００ｎｍ深さのＩｎＧａＮ／ＧａＮ  ＭＱＷ及びｎ型ＧａＮをエッチングして、ｎ−ＧａＮ層を露出させた。ｎ−ＧａＮ層へのエッチングの後、オーミックコンタクトをもたらすためにｎ−ＧａＮのためのＮｉ／Ａｕスタックを堆積し、オーミック特性を高めるためにＲＴＡを使用して試料を５００℃で１分間アニールした。
【００４５】
電気的（Ｉ−Ｖ）特性及び光学的（ＥＬ）特性を、それぞれ４１５５Ｂ  Ａｇｉｌｅｎｔ半導体パラメータアナライザ及び分光計（ＵＳＢ  ２０００，Ｏｃｅａｎ  Ｏｐｔｉｃｓ）により求めた。
【００４６】
実施例２：Ｓｉ／ＡｌＮハイブリッドＵＶ  ＬＥＤの製造
Ｓｉ−ＡｌＮハイブリッドＬＥＤの製造プロセスを、ＡｌＮ基板上に未ドープＡｌＧａＮ／ＡｌＮ多重量子井戸（ＭＱＷ）層及びＡｌＧａＮ  ｎ層を成長させることから始めた。ｃ面ＩｎＧａＮ／ＧａＮ  ｉ−ｎ層構造は、全て、有機金属化学蒸着（ＭＯＣＶＤ）システムを使用して成長させた。ＭＱＷ構造は、厚さ４００ｎｍのＡｌＮ未ドープホモエピ層及び厚さ６００ｎｍのｎ型Ａｌ0.8Ｇａ0.2Ｎ層と、厚さ２ｎｍのＡｌ0.65Ｇａ0.35Ｎ量子井戸と、厚さ３ｎｍのＡｌＮ障壁から構成された。ｐ型Ｓｉ層をＡｌＧａＮ／ＡｌＮ  ＭＱＷトップ層上に転移印刷する前に、原子層堆積（ＡＬＤ）システムを使用して電流トンネリング層としての薄い酸化アルミニウム層をＭＱＷ上に堆積させた。酸化物堆積に先立って、ＡｌＧａＮ／ＡｌＮ構造を希水酸化アンモニウム酸溶液（ＤＩ水：ＮＨ4ＯＨ＝１０：１）中に１０分間浸漬し、次いで脱イオン（ＤＩ）水すすぎ液中ですすいで自然酸化物フリーの表面を得た。
【００４７】
ｐ型層として高度にドープされたＳｉ層（高いホウ素濃度を達成するようにイオン注入によってドープされ拡散）を、ドープされたシリコン層に複数の孔をエッチングするためにフォトリソグラフィと反応性イオンエッチング（ＲＩＥ，Ｕｎａｘｉｓ  ７９０）を使用して、シリコン・オン・インシュレータ基板のトップシリコン層から作製した。次に、ドープされたＳｉ層を、濃フッ化水素酸（ＨＦ、４９％）によりアンダーカットすることによって、基板から剥がした。ｐｉｎ構造においてｐ型層としての役割を果たすであろう剥がしたＳｉ層を、接着剤を使用せずにエラストマースタンプ（ＰＤＭＳ）を使用して、電流トンネリング層で被覆されたＡｌＧａＮ／ＡｌＮ基板上に転移印刷した。その結果、非常に清浄なＳｉ−酸化アルミニウム−ＡｌＮ界面が得られた。転移印刷されたＳｉ層とＡｌＧａＮ／ＡｌＮ基板の間の接合を強化するために、急速熱アニール（ＲＴＡ）システムを使用してＮ２雰囲気下でアニール処理を行った。電子ビーム蒸着により、ｐ＋Ｓｉ層のためのＴｉ／Ａｕ層スタックからなるリング形状のアノードを堆積させた。光が放出されるリング形状（活性領域）の内側を、全エッチングプロセス中に保護するために、フォトレジストにより覆った。次に、トンネリング層が露出するまで、Ｓｉ層を反応性イオンエッチング（ＲＩＥ）によりエッチングする一方、リング状の活性領域はフォトレジストにより無傷のままにした。Ｓｉ層を完全にエッチングした後、エッチング停止層として作用した電流トンネリング層を、希フッ化水素（ＨＦ、１：２０＝ＨＦ：ＤＩ水）による数秒間の短時間ウェットエッチングによって除去した。次に、誘導結合プラズマ反応性イオンエッチング（ＩＣＰ−ＲＩＥ，ＰｌａｓｍａＴｈｅｒｍ  ７７０  ＩＣＰ）を使用して約２６０ｎｍ深さのＡｌＧａＮ／ＡｌＮ  ＭＱＷ及びｎ型ＡｌＮをエッチングして、ｎ−ＧａＮ層を露出させた。ｎ−ＡｌＧａＮ層へのエッチングの後、オーミックコンタクトをもたらすためにｎ−ＡｌＧａＮのためのＮｉ／Ａｕスタックを堆積させ、オーミック特性を高めるためにＲＴＡを使用して試料を５００℃で１分間アニールした。
【００４８】
電気的（Ｉ−Ｖ）特性及び光学的（ＥＬ）特性を、それぞれ４１５５Ｂ  Ａｇｉｌｅｎｔ半導体パラメータアナライザ及び分光計（ＵＳＢ  ２０００，Ｏｃｅａｎ  Ｏｐｔｉｃｓ）によって求めた。
【００４９】
実施例３：Ｓｉ／ＩｎＧａＡｓＰハイブリッドＮＩＲ  ＬＥＤの製造
Ｓｉ−ＩｎＧａＡｓＰハイブリッドＬＥＤの製造プロセスを、ＩｎＰ基板上に未ドープＩｎＧａＡｓＰ多重量子井戸（ＭＱＷ）層を成長させることから始めた。有機金属気相成長（ＭＯＣＶＤ）システムを使用して、未ドープの厚さ７．５ｎｍの８ペアのＩｎ0.485Ｇａ0.515Ａｓ0.83Ｐ0.17量子井戸及びＩｎ0.76Ｇａ0.24Ａｓ0.83Ｐ0.17障壁から構成されるＩｎＧａＡｓＰ  ＭＱＷと、ＭＱＷ層の下方のＩｎＰ／ＩｎＧａＡｓ  ｎ型層を成長させた。ＭＱＷ構造は、１５５０ｎｍ〜１５６０ｎｍの所望の発光波長を達成するように設計した。高度にドープされたｐ型Ｓｉ層をＩｎＧａＡｓＰ  ＭＱＷ上に転移印刷する前に、原子層堆積（ＡＬＤ）システムを使用して電流トンネリング層としての薄い酸化アルミニウム層を堆積させた。酸化物堆積に先立って、試料を緩衝化酸化物エッチング（ＢＯＥ）溶液中に１分間浸漬し、次いで脱イオン（ＤＩ）水すすぎ液中ですすいで自然酸化物フリーの表面を得た。
【００５０】
ｐ型層として高度にドープされたＳｉ層（高いホウ素濃度を達成するようにイオン注入によってドープされ拡散）を、ドープされたシリコン層に複数の孔をエッチングするためにフォトリソグラフィと反応性イオンエッチング（ＲＩＥ，Ｕｎａｘｉｓ  ７９０）を使用して使用して、シリコン・オン・インシュレータ基板のトップシリコン層から作製した。次に、ドープされたＳｉ層を、濃フッ化水素酸（ＨＦ、４９％）によりアンダーカットすることによって、基板から剥がした。ｐｉｎ構造においてｐ型層としての役割を果たすであろう剥がしたＳｉ層を、電流トンネリング層で被覆されたＩｎＧａＡｓＰ／ＩｎＧａＡｓ／ＩｎＰ基板上に転移印刷した。その結果、非常に清浄なＳｉ−酸化アルミニウム−ＩｎＧａＡｓＰ界面が達成された。転移印刷されたＳｉ層とＩｎＧａＡｓＰ／ＩｎＧａＡｓ／ＩｎＰ基板の間の接合を強化するために、急速熱アニール（ＲＴＡ）システムを使用してＮ２雰囲気下でアニール処理を行った。電子ビーム蒸着により、ｐ＋Ｓｉ層のためのＴｉ／Ａｕ層スタックからなるリング形状のアノードを堆積させた。光が放出されるリング形状（活性領域）の内側を、全エッチングプロセス中に保護するために、フォトレジストにより覆った。次に、トンネリング層が露出するまで、Ｓｉ層を反応性イオンエッチング（ＲＩＥ）によりエッチングする一方、リング状の活性領域はフォトレジストにより無傷のままにした。Ｓｉ層を完全にエッチングした後、エッチング停止層として作用した電流トンネリング層を、希フッ化水素（ＨＦ、１：２０＝ＨＦ：ＤＩ水）による数秒間の短時間ウェットエッチングによって除去した。次に、誘導結合プラズマ反応性イオンエッチング（ＩＣＰ−ＲＩＥ，ＰｌａｓｍａＴｈｅｒｍ  ７７０  ＩＣＰ）を使用して深さ約２５０ｎｍのｉ−ｎ  ＩｎＧａＡｓＰ／ＩｎＰ／ＩｎＧａＡｓ層をエッチングして、ｎ−ＩｎＧａＡｓ層を露出させた。Ｔｉ／Ｐｄ／Ｔｉ／Ａｕ金属スタックを堆積させ、急速熱アニール（ＲＴＡ）システムを使用して３５０℃で３０秒間アニールしてオーミックコンタクトを達成した。
【００５１】
電気的（Ｉ−Ｖ）特性及び光学的（ＥＬ）特性を、それぞれ４１５５Ｂ  Ａｇｉｌｅｎｔ半導体パラメータアナライザ及び分光計（ＵＳＢ  ２０００，Ｏｃｅａｎ  Ｏｐｔｉｃｓ）によって求めた。
【００５２】
「例示的」という語は、本明細書において、例、事例又は例示としての役割を果たすことを意味するために使用される。本明細書において「例示的」として記載された任意の態様又は設計は、必ずしも他の態様又は設計に対して好ましい又は有利であると解釈されるべきではない。さらに、本開示の目的のため、及び、特に断らない限り、「ａ」又は「ａｎ」は「１又は２以上」を意味する。
【００５３】
本発明の例示的な実施形態の上の記載は、例示及び説明のために提示した。上の記載は、網羅的であることを意図するものでも本発明を開示したとおりの形態に限定するものでもなく、変更及び変形は、上記教示内容に照らして可能であり、あるいは、本発明の実施から得られる。実施形態は、本発明の原理を説明するため、及び、当業者が様々な実施形態で本発明を利用することができ、また、企図される特定の用途に好適であるとして様々な変更を加えて本発明を利用することができるようにするために、選択され記載されたものである。本発明の範囲は、添付の特許請求の範囲及びそれらの均等物によって定義されることを意図する。
本発明に関連する発明の実施態様の一部を以下に示す。
［態様１］
単結晶ｐ型ドープ半導体材料を含む正孔注入層と；
単結晶ｎ型ドープ半導体材料を含む電子注入層と；
前記正孔注入層と前記電子注入層の間に配置された、真性半導体材料を含む発光活性領域であって、交互の障壁層と量子井戸層とを含む多重量子井戸構造を含む発光活性領域と；
前記正孔注入層と前記発光活性領域の間に前記正孔注入層及び前記発光活性領域と接触して配置された又は前記電子注入層と前記発光活性領域の間に前記電子注入層及び前記発光活性領域と接触して配置された電流トンネリング層であって、前記ドープ半導体材料のバンドギャップ及びそれが接触している真性半導体材料のバンドギャップよりも広いバンドギャップを有する無機材料を含む電流トンネリング層と；
を含み、
前記電流トンネリング層と前記ドープ半導体材料の間の界面及び前記電流トンネリング層と前記真性半導体材料の間の界面はエピタキシャル構造を有さない、発光デバイス。
［態様２］
前記無機材料が、前記ドープ半導体材料の自然酸化物でも、前記ドープ半導体材料と接触している真性半導体材料の自然酸化物でもない、態様１に記載のデバイス。
［態様３］
前記無機材料が酸化アルミニウムである、態様２に記載のデバイス。
［態様４］
前記無機材料が窒化物である、態様１に記載のデバイス。
［態様５］
前記電流トンネリング層が、前記正孔注入層と前記発光活性領域の間に前記正孔注入層及び前記発光活性領域と接触して配置されている、態様１に記載のデバイス。
［態様６］
前記ｐ型ドープ半導体材料がｐ型のＩＶ族半導体又はＩＩＩ−Ｖ族半導体である、態様５に記載のデバイス。
［態様７］
前記ｐ型のＩＶ族半導体がｐ型シリコンである、態様６に記載のデバイス。
［態様８］
前記電流トンネリング層が１つの酸化アルミニウム層である、態様７に記載のデバイス。
［態様９］
前記ｐ型のＩＶ族半導体がｐ型ゲルマニウムである、態様６に記載のデバイス。
［態様１０］
前記電流トンネリング層が１つの酸化アルミニウム層である、態様９に記載のデバイス。
［態様１１］
前記真性半導体材料はＩＩＩ−Ｖ族半導体材料である、態様６に記載のデバイス。
［態様１２］
前記障壁層がＡｌＮ層であり、前記量子井戸層がＡｌＧａＮ層である、態様１に記載のデバイス。
［態様１３］
前記障壁層がＩｎＰ層であり、前記量子井戸層がＩｎＧａＡｓ層である、態様１に記載のデバイス。
［態様１４］
前記障壁層がＧａＮ層であり、前記量子井戸層がＩｎＧａＮ層である、態様１に記載のデバイス。
［態様１５］
前記デバイスが、
前記正孔注入層と前記発光活性領域の間に配置された第１の電流トンネリング層、及び
前記電子注入層と前記発光活性領域の間に前記電子注入層及び前記発光活性領域と接触して配置された第２の電流トンネリング層、
を含み、
前記第１の電流トンネリング層は、前記ｐ型ドープ半導体材料のバンドギャップ及びそれが接触している真性半導体材料のバンドギャップよりも広いバンドギャップを有する無機材料を含み、当該第１の電流トンネリング層と前記ｐ型ドープ半導体材料の間の界面及び当該第１の電流トンネリング層と前記真性半導体材料の間の界面がエピタキシャル構造を有さず、
前記第２の電流トンネリング層は、前記ｎ型ドープ半導体材料のバンドギャップ及びそれが接触している真性半導体材料のバンドギャップよりも広いバンドギャップを有する無機材料を含み、当該第２の電流トンネリング層と前記ｎ型ドープ半導体材料の間の界面及び当該第２の電流トンネリング層と前記真性半導体材料の間の界面がエピタキシャル構造を有さない、態様１に記載のデバイス。
［態様１６］
前記ｐ型ドープ半導体材料がｐ型ドープＩＶ族半導体であり、前記ｎ型ドープ半導体材料がｎ型ドープＩＶ族半導体であり、前記真性半導体材料が真性ＩＩＩ−Ｖ族半導体である、態様１５に記載のデバイス。
［態様１７］
前記無機材料が、前記ドープ半導体材料の自然酸化物でも、前記ドープ半導体材料と接触している真性半導体材料の自然酸化物でもない、態様１６に記載の発光デバイス。
［態様１８］
前記無機材料が酸化アルミニウムである、態様１７に記載のデバイス。
［態様１９］
前記無機材料が窒化物である、態様１７に記載のデバイス。
［態様２０］
発光デバイスの製造方法であって、
単結晶ｎ型ドープ半導体材料を含む電子注入層、及び
前記電子注入層上の真性半導体材料を含む発光活性領域であって、交互の障壁層と量子井戸層とを含む多重量子井戸構造を含む発光活性領域、
を含む多層半導体ヘテロ構造を用意する工程；
前記発光活性領域上に電流トンネリング層を堆積させる工程；
単結晶ｐ型ドープ半導体材料を含む正孔注入層を前記電流トンネリング層上に転移させる工程；及び
前記正孔注入層を前記電流トンネリング層に接合させる工程；
を含み、
前記電流トンネリング層が、前記ｐ型ドープ半導体材料のバンドギャップ及びそれが接触している真性半導体材料のバンドギャップよりも広いバンドギャップを有する無機材料を含み、
さらに、前記電流トンネリング層と前記ｐ型ドープ半導体材料の間の界面及び前記電流トンネリング層と前記真性半導体材料の間の界面がエピタキシャル構造を有さない、発光デバイスの製造方法。
【図１】
0006680790.tif 000003
【図２】
0006680790.tif 000004
【図３】
0006680790.tif 000005
【図４】
0006680790.tif 000006
【図５】
0006680790.tif 000007
【図６（ａ）】
0006680790.tif 000008
【図６（ｂ）】
0006680790.tif 000009
【図６（ｃ）】
0006680790.tif 000010
【図６（ｄ）】
0006680790.tif 000011
【図６（ｅ）】
0006680790.tif 000012
【図７】
0006680790.tif 000013
【図８】
0006680790.tif 000014