(57)【特許請求の範囲】
【請求項１】
複数の行及び複数の列に渡って配され、各々が画素信号を出力する複数の画素を含む画素アレイであって、前記複数の画素の各々は、光学フィルタと、前記光学フィルタを透過した光を光電変換する光電変換部とを有し、前記複数の行のそれぞれと前記複数の列のそれぞれとに、前記光学フィルタの色が互いに異なる画素が配された画素アレイと、
保持回路と、
出力信号線と、を有する光電変換装置であって、
前記保持回路は、複数の第１の保持部を各々が含む複数のグループを有し、前記複数のグループの各々は、前記複数の列のうちの対応する１列に設けられており、１つのグループに属する前記複数の第１の保持部は、前記光学フィルタの色が互いに異なる複数の画素から読み出された前記画素信号を並行して保持するように構成されており、
前記保持回路は、複数の第２の保持部を各々が含む複数の第２のグループを更に有し、前記複数の第２のグループの各々は、前記複数の列のうちの対応する１列に設けられており、
前記複数の第１の保持部のそれぞれは、第１の容量値の第１の容量素子を含み、
前記複数の第２の保持部のそれぞれは、前記第１の容量値よりも大きい第２の容量値の第２の容量素子を含み、
前記光電変換装置は、前記複数のグループの前記複数の第１の保持部に保持された前記複数の画素の前記画素信号のうち、同色の前記光学フィルタを有する画素の前記画素信号を、前記複数の第２のグループのうちの対応する前記第２のグループに並列に転送し、前記複数の第２のグループの各々に保持された前記画素信号を前記出力信号線に連続的に読み出す読み出し回路を更に有する
ことを特徴とする光電変換装置。
【請求項２】
前記出力信号線の電位をリセットするリセット回路と、前記出力信号線に接続された増幅回路と、前記増幅回路から出力される前記画素信号を保持する第３の保持部を有し、
前記読み出し回路は、前記複数の画素の前記画素信号を前記出力信号線に連続的に転送する際に、前記画素信号を前記出力信号線に読み出す読み出し期間と、前記出力信号線の電位をリセットするリセット期間とを繰り返し実施し、
前記第３の保持部は、前記読み出し期間の間に前記増幅回路から出力される前記画素信号を選択的に保持する
ことを特徴とする請求項１記載の光電変換装置。
【請求項３】
前記読み出し回路は、前記複数の画素の前記画素信号を保持する前記複数の第１の保持部が画素の前記光学フィルタの色に応じて規則的に配列されるように、前記画素アレイから前記複数の第１の保持部に前記複数の画素の前記画素信号を転送するように構成されている
ことを特徴とする請求項１又は２記載の光電変換装置。
【請求項４】
複数の行及び複数の列に渡って配され、各々が画素信号を出力する複数の画素を含む画素アレイであって、前記複数の画素の各々は、光学フィルタと、前記光学フィルタを透過した光を光電変換する光電変換部とを有し、前記複数の行のそれぞれと前記複数の列のそれぞれとに、前記光学フィルタの色が互いに異なる画素が配された画素アレイと、
保持回路と、
出力信号線と、を有する光電変換装置であって、
前記保持回路は、複数の第１の保持部を各々が含む複数のグループを有し、前記複数のグループの各々は、前記複数の列のうちの対応する１列に設けられており、１つのグループに属する前記複数の第１の保持部は、前記光学フィルタの色が互いに異なる複数の画素から読み出された前記画素信号を並行して保持するように構成されており、
前記光電変換装置は、前記複数のグループの各々から、同色の前記光学フィルタを有する画素の前記画素信号を前記出力信号線に連続して読み出す読み出し回路と、前記出力信号線の電位をリセットするリセット回路と、前記出力信号線に接続された増幅回路と、前記増幅回路から出力される前記画素信号を保持する第３の保持部と、を更に有し、
前記読み出し回路は、前記複数の画素の前記画素信号を前記出力信号線に連続的に転送する際に、前記画素信号を前記出力信号線に読み出す読み出し期間と、前記出力信号線の電位をリセットするリセット期間とを繰り返し実施し、
前記第３の保持部は、前記読み出し期間の間に前記増幅回路から出力される前記画素信号を選択的に保持する
ことを特徴とする光電変換装置。
【請求項５】
複数の行及び複数の列に渡って配され、各々が画素信号を出力する複数の画素を含む画素アレイであって、前記複数の画素の各々は、光学フィルタと、前記光学フィルタを透過した光を光電変換する光電変換部とを有し、前記複数の行のそれぞれと前記複数の列のそれぞれとに、前記光学フィルタの色が互いに異なる画素が配された画素アレイと、
保持回路と、
出力信号線と、を有する光電変換装置であって、
前記保持回路は、複数の第１の保持部を各々が含む複数のグループを有し、前記複数のグループの各々は、前記複数の列のうちの対応する１列に設けられており、１つのグループに属する前記複数の第１の保持部は、前記光学フィルタの色が互いに異なる複数の画素から読み出された前記画素信号を並行して保持するように構成されており、
前記光電変換装置は、前記複数のグループの各々から、同色の前記光学フィルタを有する画素の前記画素信号を前記出力信号線に連続して読み出す読み出し回路を更に有し、
前記読み出し回路は、前記複数の画素の前記画素信号を保持する前記複数の第１の保持部が画素の前記光学フィルタの色に応じて規則的に配列されるように、前記画素アレイから前記複数の第１の保持部に前記複数の画素の前記画素信号を転送するように構成されている
ことを特徴とする光電変換装置。
【請求項６】
前記保持回路は、複数の第２の保持部を各々が含む複数の第２のグループを更に有し、前記複数の第２のグループの各々は、前記複数の列のうちの対応する１列に設けられており、
前記読み出し回路は、前記複数のグループの前記複数の第１の保持部に保持された前記複数の画素の前記画素信号のうち、同色の前記光学フィルタを有する画素の前記画素信号を、前記複数の第２のグループのうちの対応する前記第２のグループに並列に転送し、前記複数の第２のグループの各々に保持された前記画素信号を前記出力信号線に連続的に読み出すように構成されている
ことを特徴とする請求項４又は５記載の光電変換装置。
【請求項７】
前記複数の第１の保持部のそれぞれは、第１の容量値の第１の容量素子を含み、
前記複数の第２の保持部のそれぞれは、前記第１の容量値よりも大きい第２の容量値の第２の容量素子を含む
ことを特徴とする請求項６記載の光電変換装置。
【請求項８】
前記保持回路は、複数のバッファ回路を更に有し、
前記複数のバッファ回路の各々は、前記複数のグループのうちの１つの前記グループの出力と前記複数の第２のグループのうちの１つの前記第２のグループの入力との間に設けられている
ことを特徴とする請求項１、２、３、６及び７のいずれか１項に記載の光電変換装置。
【請求項９】
複数の前記出力信号線を有し、
前記読み出し回路は、複数の前記出力信号線に同色の前記光学フィルタを有する画素の前記画素信号を並列に読み出すように構成されている
ことを特徴とする請求項１乃至８のいずれか１項に記載の光電変換装置。
【請求項１０】
前記読み出し回路は、前記複数の画素の前記画素信号を、前記複数のグループに同時に転送するように構成されている
ことを特徴とする請求項１乃至９のいずれか１項に記載の光電変換装置。
【請求項１１】
１列の画素の前記光学フィルタは、互いに異なる色を１つずつ含み、１行の画素の前記光学フィルタの色が規則的に繰り返し配列されている
ことを特徴とする請求項１乃至１０のいずれか１項に記載の光電変換装置。
【請求項１２】
前記読み出し回路は、１列に配された複数の行の複数の画素の前記画素信号を、前記画素アレイから前記複数のグループのうちの対応する１つのグループに並列に転送する
ことを特徴とする請求項１乃至１１のいずれか１項に記載の光電変換装置。
【請求項１３】
複数の行及び複数の列に渡って配され、各々が画素信号を出力する複数の画素を含む画素アレイであって、前記複数の画素の各々は、光学フィルタと、前記光学フィルタを透過した光を光電変換する光電変換部とを有し、前記複数の行のそれぞれと前記複数の列のそれぞれとに、前記光学フィルタの色が互いに異なる画素が配された画素アレイと、複数の第１の保持部を各々が含み、各々が前記複数の列のうちの対応する１列に設けられた複数のグループと、複数の第２の保持部を各々が含み、各々が前記複数の列のうちの対応する１列に設けられた複数の第２のグループと、を有し、前記複数の第１の保持部のそれぞれが第１の容量値の第１の容量素子を含み、前記複数の第２の保持部のそれぞれが前記第１の容量値よりも大きい第２の容量値の第２の容量素子を含む、光電変換装置の駆動方法であって、
前記画素アレイの対応する１列の、前記光学フィルタの色が互いに異なる複数の画素から読み出された前記画素信号を、前記複数のグループの各々が並行して保持するステップと、
前記複数のグループの前記複数の第１の保持部に保持された前記複数の画素の前記画素信号のうち、同色の前記光学フィルタを有する画素の前記画素信号を、前記複数の第２のグループのうちの対応する前記第２のグループに並列に転送するステップと、
前記複数の第２のグループの各々に保持された前記画素信号を出力信号線に連続的に読み出すステップと
を有することを特徴とする光電変換装置の駆動方法。
【請求項１４】
複数の行及び複数の列に渡って配され、各々が画素信号を出力する複数の画素を含む画素アレイであって、前記複数の画素の各々は、光学フィルタと、前記光学フィルタを透過した光を光電変換する光電変換部とを有し、前記複数の行のそれぞれと前記複数の列のそれぞれとに、前記光学フィルタの色が互いに異なる画素が配された画素アレイと、複数の第１の保持部を各々が含み、各々が前記複数の列のうちの対応する１列に設けられた複数のグループと、出力信号線と、前記出力信号線の電位をリセットするリセット回路と、前記出力信号線に接続された増幅回路と、前記増幅回路から出力される前記画素信号を保持する第３の保持部と、を有する光電変換装置の駆動方法であって、
前記画素アレイの対応する１列の、前記光学フィルタの色が互いに異なる複数の画素から読み出された前記画素信号を、前記複数のグループの各々が並行して保持するステップと、
前記複数のグループの各々から、同色の前記光学フィルタを有する画素の前記画素信号を連続して読み出すステップと、を有し、
前記複数の画素の前記画素信号を前記出力信号線に連続的に転送する際に、前記画素信号を前記出力信号線に読み出す読み出し期間と、前記出力信号線の電位をリセットするリセット期間とを繰り返し実施し、
前記読み出し期間の間に前記増幅回路から出力される前記画素信号を前記第３の保持部に選択的に保持する
ことを特徴とする光電変換装置の駆動方法。
【請求項１５】
複数の行及び複数の列に渡って配され、各々が画素信号を出力する複数の画素を含む画素アレイであって、前記複数の画素の各々は、光学フィルタと、前記光学フィルタを透過した光を光電変換する光電変換部とを有し、前記複数の行のそれぞれと前記複数の列のそれぞれとに、前記光学フィルタの色が互いに異なる画素が配された画素アレイと、複数の第１の保持部を各々が含む複数のグループと、を有し、前記複数のグループの各々が前記複数の列のうちの対応する１列に設けられた光電変換装置の駆動方法であって、
前記画素アレイの対応する１列の、前記光学フィルタの色が互いに異なる複数の画素から読み出された前記画素信号を、前記複数のグループの各々が並行して保持するステップと、
前記複数のグループの各々から、同色の前記光学フィルタを有する画素の前記画素信号を連続して読み出すステップと、を有し、
前記保持するステップでは、前記複数の画素の前記画素信号を保持する前記複数の第１の保持部が画素の前記光学フィルタの色に応じて規則的に配列されるように、前記画素アレイから前記複数の第１の保持部に前記複数の画素の前記画素信号を転送する
ことを特徴とする光電変換装置の駆動方法。
【請求項１６】
対象物の画像を読み取る画像読み取り装置であって、
前記対象物に光を照射する発光部と、
前記対象物により反射された光を受光して電気信号に変換する請求項１乃至１２のいずれか１項に記載の光電変換装置と
を有することを特徴とする画像読み取り装置。
【請求項１７】
請求項１６記載の画像読み取り装置と、
前記画像読み取り装置により取得した信号に基づき画像を形成する画像形成部と
を有することを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換装置及びその駆動方法に関する。
【背景技術】
【０００２】
複写機やマルチファンクションプリンタ等の原稿読み取り装置のカラー原稿読み取り手段として、ＣＭＯＳイメージセンサやＣＣＤイメージセンサ等の光電変換装置を用いたものが知られている。特許文献１、特許文献２及び特許文献３には、Ｒ、Ｇ、Ｂの光学フィルタによりカラー原稿を色分離して画像情報を取得する光電変換装置が記載されている。
【０００３】
特許文献１、特許文献２及び特許文献３に記載の光電変換装置では、主走査方向に複数列の画素が配置され、Ｒ画素、Ｇ画素、Ｂ画素が周期的に配置されている。副走査方向には３行分の画素が配列され、Ｒ画素、Ｇ画素、Ｂ画素が周期的に配列されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開昭６２−４９７６５号公報
【特許文献２】特開平０８−１１６４０２号公報
【特許文献３】特開平０２−２５０５６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１、特許文献２及び特許文献３に記載の光電変換装置において、主走査方向に沿って順番に画素の信号を読み出すと、Ｒ画素、Ｇ画素、Ｂ画素の信号が順番に読み出されることになる。Ｒ画素、Ｇ画素、Ｂ画素のそれぞれの信号の電位は、読み取るカラー原稿にもよるが、互いに異なることが多い。例えば、Ｒ画素の信号の電位が高く、Ｇ画素の信号の電位が低い場合を想定すると、電位の高いＲ画素の信号を読み出し後に読み出される電位の低いＧ画素の信号は、真値よりも高い電位になることがある。このように、Ｒ画素、Ｇ画素、Ｂ画素の信号を順番に読み出すと、前に読み出した異なる色の画素の信号の影響を受け、言わば画素信号の電気的な混色を生じることがあった。電気的な混色が生じると、取り込んだ画像を再生する際に色再現性が低下することにもなる。
【０００６】
本発明の目的は、異なる色の画素から取得した画素信号間における電気的な混色を防止しうる光電変換装置及びその駆動方法を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の一観点によれば、複数の行及び複数の列に渡って配され、各々が画素信号を出力する複数の画素を含む画素アレイであって、前記複数の画素の各々は、光学フィルタと、前記光学フィルタを透過した光を光電変換する光電変換部とを有し、前記複数の行のそれぞれと前記複数の列のそれぞれとに、前記光学フィルタの色が互いに異なる画素が配された画素アレイと、保持回路と、出力信号線と、を有する光電変換装置であって、前記保持回路は、複数の第１の保持部を各々が含む複数のグループを有し、前記複数のグループの各々は、前記複数の列のうちの対応する１列に設けられており、１つのグループに属する前記複数の第１の保持部は、前記光学フィルタの色が互いに異なる複数の画素から読み出された前記画素信号を並行して保持するように構成されており、前記保持回路は、複数の第２の保持部を各々が含む複数の第２のグループを更に有し、前記複数の第２のグループの各々は、前記複数の列のうちの対応する１列に設けられており、前記複数の第１の保持部のそれぞれは、第１の容量値の第１の容量素子を含み、前記複数の第２の保持部のそれぞれは、前記第１の容量値よりも大きい第２の容量値の第２の容量素子を含み、前記光電変換装置は、前記複数のグループの前記複数の第１の保持部に保持された前記複数の画素の前記画素信号のうち、同色の前記光学フィルタを有する画素の前記画素信号を、前記複数の第２のグループのうちの対応する前記第２のグループに並列に転送し、前記複数の第２のグループの各々に保持された前記画素信号を前記出力信号線に連続的に読み出す読み出し回路を更に有する光電変換装置が提供される。
また、本発明の他の一観点によれば、複数の行及び複数の列に渡って配され、各々が画素信号を出力する複数の画素を含む画素アレイであって、前記複数の画素の各々は、光学フィルタと、前記光学フィルタを透過した光を光電変換する光電変換部とを有し、前記複数の行のそれぞれと前記複数の列のそれぞれとに、前記光学フィルタの色が互いに異なる画素が配された画素アレイと、保持回路と、出力信号線と、を有する光電変換装置であって、前記保持回路は、複数の第１の保持部を各々が含む複数のグループを有し、前記複数のグループの各々は、前記複数の列のうちの対応する１列に設けられており、１つのグループに属する前記複数の第１の保持部は、前記光学フィルタの色が互いに異なる複数の画素から読み出された前記画素信号を並行して保持するように構成されており、前記光電変換装置は、前記複数のグループの各々から、同色の前記光学フィルタを有する画素の前記画素信号を前記出力信号線に連続して読み出す読み出し回路と、前記出力信号線の電位をリセットするリセット回路と、前記出力信号線に接続された増幅回路と、前記増幅回路から出力される前記画素信号を保持する第３の保持部と、を更に有し、前記読み出し回路は、前記複数の画素の前記画素信号を前記出力信号線に連続的に転送する際に、前記画素信号を前記出力信号線に読み出す読み出し期間と、前記出力信号線の電位をリセットするリセット期間とを繰り返し実施し、前記第３の保持部は、前記読み出し期間の間に前記増幅回路から出力される前記画素信号を選択的に保持する光電変換装置が提供される。
また、本発明の他の一観点によれば、複数の行及び複数の列に渡って配され、各々が画素信号を出力する複数の画素を含む画素アレイであって、前記複数の画素の各々は、光学フィルタと、前記光学フィルタを透過した光を光電変換する光電変換部とを有し、前記複数の行のそれぞれと前記複数の列のそれぞれとに、前記光学フィルタの色が互いに異なる画素が配された画素アレイと、保持回路と、出力信号線と、を有する光電変換装置であって、前記保持回路は、複数の第１の保持部を各々が含む複数のグループを有し、前記複数のグループの各々は、前記複数の列のうちの対応する１列に設けられており、１つのグループに属する前記複数の第１の保持部は、前記光学フィルタの色が互いに異なる複数の画素から読み出された前記画素信号を並行して保持するように構成されており、前記光電変換装置は、前記複数のグループの各々から、同色の前記光学フィルタを有する画素の前記画素信号を前記出力信号線に連続して読み出す読み出し回路を更に有し、前記読み出し回路は、前記複数の画素の前記画素信号を保持する前記複数の第１の保持部が画素の前記光学フィルタの色に応じて規則的に配列されるように、前記画素アレイから前記複数の第１の保持部に前記複数の画素の前記画素信号を転送するように構成されている光電変換装置が提供される。
【０００８】
また、本発明の他の一観点によれば、複数の行及び複数の列に渡って配され、各々が画素信号を出力する複数の画素を含む画素アレイであって、前記複数の画素の各々は、光学フィルタと、前記光学フィルタを透過した光を光電変換する光電変換部とを有し、前記複数の行のそれぞれと前記複数の列のそれぞれとに、前記光学フィルタの色が互いに異なる画素が配された画素アレイと、複数の第１の保持部を各々が含み、各々が前記複数の列のうちの対応する１列に設けられた複数のグループと、複数の第２の保持部を各々が含み、各々が前記複数の列のうちの対応する１列に設けられた複数の第２のグループと、を有し、前記複数の第１の保持部のそれぞれが第１の容量値の第１の容量素子を含み、前記複数の第２の保持部のそれぞれが前記第１の容量値よりも大きい第２の容量値の第２の容量素子を含む、光電変換装置の駆動方法であって、前記画素アレイの対応する１列の、前記光学フィルタの色が互いに異なる複数の画素から読み出された前記画素信号を、前記複数のグループの各々が並行して保持するステップと、前記複数のグループの前記複数の第１の保持部に保持された前記複数の画素の前記画素信号のうち、同色の前記光学フィルタを有する画素の前記画素信号を、前記複数の第２のグループのうちの対応する前記第２のグループに並列に転送するステップと、前記複数の第２のグループの各々に保持された前記画素信号を出力信号線に連続的に読み出すステップとを有する光電変換装置の駆動方法。
また、本発明の他の一観点によれば、複数の行及び複数の列に渡って配され、各々が画素信号を出力する複数の画素を含む画素アレイであって、前記複数の画素の各々は、光学フィルタと、前記光学フィルタを透過した光を光電変換する光電変換部とを有し、前記複数の行のそれぞれと前記複数の列のそれぞれとに、前記光学フィルタの色が互いに異なる画素が配された画素アレイと、複数の第１の保持部を各々が含み、各々が前記複数の列のうちの対応する１列に設けられた複数のグループと、出力信号線と、前記出力信号線の電位をリセットするリセット回路と、前記出力信号線に接続された増幅回路と、前記増幅回路から出力される前記画素信号を保持する第３の保持部と、を有する光電変換装置の駆動方法であって、前記画素アレイの対応する１列の、前記光学フィルタの色が互いに異なる複数の画素から読み出された前記画素信号を、前記複数のグループの各々が並行して保持するステップと、前記複数のグループの各々から、同色の前記光学フィルタを有する画素の前記画素信号を連続して読み出すステップと、を有し、前記複数の画素の前記画素信号を前記出力信号線に連続的に転送する際に、前記画素信号を前記出力信号線に読み出す読み出し期間と、前記出力信号線の電位をリセットするリセット期間とを繰り返し実施し、前記読み出し期間の間に前記増幅回路から出力される前記画素信号を前記第３の保持部に選択的に保持する光電変換装置の駆動方法が提供される。
また、本発明の他の一観点によれば、複数の行及び複数の列に渡って配され、各々が画素信号を出力する複数の画素を含む画素アレイであって、前記複数の画素の各々は、光学フィルタと、前記光学フィルタを透過した光を光電変換する光電変換部とを有し、前記複数の行のそれぞれと前記複数の列のそれぞれとに、前記光学フィルタの色が互いに異なる画素が配された画素アレイと、複数の第１の保持部を各々が含む複数のグループと、を有し、前記複数のグループの各々が前記複数の列のうちの対応する１列に設けられた光電変換装置の駆動方法であって、前記画素アレイの対応する１列の、前記光学フィルタの色が互いに異なる複数の画素から読み出された前記画素信号を、前記複数のグループの各々が並行して保持するステップと、前記複数のグループの各々から、同色の前記光学フィルタを有する画素の前記画素信号を連続して読み出すステップと、を有し、前記保持するステップでは、前記複数の画素の前記画素信号を保持する前記複数の第１の保持部が画素の前記光学フィルタの色に応じて規則的に配列されるように、前記画素アレイから前記複数の第１の保持部に前記複数の画素の前記画素信号を転送する光電変換装置の駆動方法が提供される。
【発明の効果】
【０００９】
本発明によれば、各行及び各列のそれぞれにおいて、互いに色の異なる光学フィルタを各々が有する複数の画素を含む画素アレイを有する光電変換装置において、異なる色の画素から取得した画素信号間の電気的な混色を防止することができる。これにより、取り込んだ画像を再生する際の色再現性の低下を抑制することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の第１実施形態による光電変換装置の構成を示す概略図である。
【図２】本発明の第１実施形態による光電変換装置の信号出力のタイミングを示す図である。
【図３】比較例による光電変換装置の信号出力のタイミングを示す図である。
【図４】本発明の第２実施形態による光電変換装置の構成を示す概略図である。
【図５】本発明の第２実施形態による光電変換装置の構成例を示す回路図である。
【図６】本発明の第２実施形態による光電変換装置の信号出力のタイミングを示す図である。
【図７】本発明の第３実施形態による光電変換装置の構成を示す概略図である。
【図８】本発明の第３実施形態による光電変換装置の信号出力のタイミングを示す図である。
【図９】本発明の第４実施形態による光電変換装置の構成を示す概略図である。
【図１０】本発明の第５実施形態による画像読み取り装置の構成を示すブロック図である。
【発明を実施するための形態】
【００１１】
＜第１実施形態＞
本発明の第１実施形態による光電変換装置について、図１乃至図３を用いて説明する。図１は、本実施形態による光電変換装置の構成を示す概略図である。図２は、本実施形態による光電変換装置の信号出力のタイミングを示す図である。図３は、比較例による光電変換装置の信号出力のタイミングを示す図である。
【００１２】
はじめに、本実施形態による光電変換装置の構造について、図１を用いて説明する。
【００１３】
本実施形態による光電変換装置１００は、図１に示すように、画素アレイ１０、画素制御回路２０、保持回路３０、スイッチ回路５０、走査回路６０、読み出しアンプ７０、制御回路８０を含む。
【００１４】
画素アレイ１０は、複数の行及び複数の列に渡って配された複数の画素１２を含む。本明細書では、図１における横方向を行方向、水平方向或いは主走査方向と表記し、図１における縦方向を列方向、垂直方向或いは副走査方向と表記するものとする。複数の画素１２は、赤色（Ｒ）の波長領域の光を透過する光学フィルタを上面に配したＲ画素と、緑（Ｇ）の波長領域の光を透過する光学フィルタを上面に配したＧ画素と、青色（Ｂ）の波長領域の光を透過する光学フィルタを上面に配したＢ画素とを含む。図１には、便宜的に、光学フィルタの色（Ｒ，Ｇ，Ｂ）と列番号を表す数字との組み合わせからなる符号を、各画素１２に付している。例えば、「Ｇ５」と表記されている画素１２は、第５列に位置するＧ画素を意味している。本明細書において特定の画素１２を示すときは、当該符号を用いて「画素１２−Ｇ５」のように表記することがある。また、後述するスイッチ３２，３６，４０，５２や保持部３４，４２等についても同様に、対応する画素１２の色を表す記号（Ｒ，Ｇ，Ｂ）や列を表す番号を付記した符号で表記することがある。
【００１５】
画素アレイ１０の各１列には、入射光に応じた画素信号を出力する総ての種類の画素１２、ここでは、光学フィルタが互いに異なる色の画素１２、Ｒ画素、Ｇ画素及びＢ画素が、少なくともとも１つずつ含まれる。すなわち、Ｒ画素、Ｇ画素及びＢ画素の３種類の画素１２を含む画素アレイ１０においては、図１に示すように、少なくとも３つの行が含まれる。画素アレイ１０の各１行についても同様に、入射光に応じた画素信号を出力する総ての種類の画素１２が規則的に繰り返し配列されている。図１の例では、各行に、Ｒ画素、Ｇ画素、Ｂ画素、Ｒ画素、…、の順番で繰り返し画素１２が配置されている。すなわち、Ｒ画素、Ｇ画素、Ｂ画素は、いわゆる点順次配列とされている。画素アレイ１０の列数は、主走査方向に必要な幅や解像度等に応じて適宜決定される。図１には簡略化のために３行×９列の画素アレイ１０を示しているが、実際には更に多数の列が設けられる。
【００１６】
画素アレイ１０の各行には、行方向に延在して、制御信号線１４が配されている。制御信号線１４は、行方向に並ぶ画素１２に共通の信号線をなしている。制御信号線１４は、画素制御回路２０に接続されている。制御信号線１４は、典型的にはそれぞれが複数の信号線を含む。画素制御回路２０は、各画素１２から信号を読み出す際に、画素１２内の読み出し回路を駆動するための制御信号を各制御信号線１４に供給する。
【００１７】
画素アレイ１０の各列には、列方向に延在して、対応する列の画素１２に接続された垂直出力線バス１６が配されている。垂直出力線バス１６は、画素１２の画素信号を出力するための出力信号線である。垂直出力線バス１６のそれぞれは、列方向に並ぶ画素１２のそれぞれに対応する複数の垂直出力線を含む。例えば、図１の例のように３行からなる画素アレイ１０の場合、垂直出力線バス１６は、３つの画素１２に個別に接続された３本の信号線を含む。なお、本実施形態の光電変換装置は、画素アレイ１０から行順次で画素信号を読み出す構成とすることもでき、その場合は、垂直出力線バス１６は列方向に並ぶ３つの画素１２に共通の１本の垂直出力線であってもよい。
【００１８】
垂直出力線バス１６には、保持回路３０が接続されている。保持回路３０は、少なくとも、画素アレイ１０の総ての画素１２から出力される画素信号を一時に保持するために必要な数の複数の保持部を含む。それぞれの保持部は、画素１２から出力される光電変換信号（Ｓ信号）とリセット信号（Ｎ信号）とを別々に保持できるように構成してもよい。
【００１９】
保持回路３０は、スイッチ回路５０を介して水平出力線６２に接続されている。水平出力線６２は、保持回路３０の保持部に保持された画素信号を出力するための出力信号線である。スイッチ回路５０には、走査回路６０が接続されている。スイッチ回路５０は、走査回路６０により制御されるスイッチ５２を含む。水平出力線６２には、読み出しアンプ７０が接続されている。これにより、走査回路６０によりスイッチ回路５０のスイッチ５２を制御し、保持回路３０の保持部に保持された画素信号を、水平出力線６２を介して読み出しアンプ７０に連続的に出力できるようになっている。
【００２０】
画素制御回路２０、保持回路３０、走査回路６０には、これらの動作やそのタイミングを制御する制御回路８０が接続されている。なお、制御回路８０は、必ずしも光電変換装置に設けられている必要はない。光電変換装置は、画素制御回路２０、保持回路３０、走査回路６０等を制御するための制御信号を外部の制御回路から受信する手段を有する構成としてもよい。
【００２１】
次に、本実施形態による光電変換装置の駆動方法について、図１及び図２を用いて説明する。
【００２２】
まず、画素制御回路２０から、制御信号線１４を介して各行の画素１２に、画素１２内の読み出し回路を駆動する制御信号を出力する。これにより、各画素１２からは、光電変換により生成された信号電荷に基づく画素信号が、垂直出力線バス１６を介して保持回路３０に出力される。このようにして、画素アレイ１０から、全列全行の画素１２の画素信号を保持回路３０へ同時に読み出す（並列読み出し）。なお、全列全行の画素１２の画素信号は、必ずしも並列読み出しする必要はなく、行毎に順次読み出すようにしてもよい（行順次読み出し）。行順次読み出しと比較した並列読み出しのメリットとしては、複数行の画素１２からの信号の読み出しを高速にできる点が挙げられる。
【００２３】
次いで、保持回路３０では、画素アレイ１０から出力された画素信号に対して必要に応じて所定の電気的な処理を実施し、総ての画素１２からの画素信号をそれぞれ独立して保持部に保持する。総ての画素１２から読み出された画素信号、すなわち、光学フィルタの色が互いに異なる画素から読み出された画素信号は、それぞれが互いに並行して保持部に保持されることになる。保持回路３０における所定の電気的な処理としては、例えば、各画素の画素信号を所定の保持部に保持するための切り替え処理や、画素信号を増幅するための増幅処理等の処理が挙げられる。
【００２４】
保持回路３０に保持された画素信号は、走査回路６０からの制御信号に応じてスイッチ回路５０のスイッチ５２が順次動作することで、水平出力線６２に順次読み出される（シリアル読み出し）。水平出力線６２に出力された画素信号は、読み出しアンプ７０で所定の電気的な処理を施された後に読み出される。読み出しアンプ７０における所定の電気的な処理としては、画素信号を増幅するための増幅処理や、光電変換信号からのリセット信号の減算処理等が挙げられる。
【００２５】
本実施形態による光電変換装置の駆動方法では、保持回路３０に保持された画素信号を、画素１２の種類毎に水平出力線６２に連続して読み出す。例えば、まず、各列のＲ画素の画素信号を水平出力線６２に連続的に順次読み出す。次に、各列のＧ画素の画素信号を水平出力線６２に連続的に順次読み出す。次に、各列のＢ画素の画素信号を水平出力線６２に連続的に順次読み出す。
【００２６】
その結果、読み出しアンプ７０からは、例えば図２に示すように、同じ色の画素１２の画素信号（出力信号ＶＯＵＴ）が連続して読み出されることになる。同じ色の画素１２の画素信号を連続して読み出すことにより、読み出しアンプ７０から出力される信号の電位の変動を小さく抑えることが期待できる。これにより、直前に読み出した画素１２の画素信号の影響による画素信号の変動を抑制することができる。特に、例えば図２に示すように、Ｒ画素の画素信号と、Ｇ画素の画素信号と、Ｂ画素の画素信号との間の信号レベルの差が大きい場合、同じ色の画素１２の画素信号を連続して読み出すことの効果は大きい。
【００２７】
仮に、例えば図３に示すように、Ｒ画素、Ｇ画素及びＢ画素の画素信号の信号レベルの差が大きい場合において、画素１２の画素信号を行単位で読み出す場合を想定する。この場合、異なる色の画素１２の画素信号が連続して読み出しアンプ７０から読み出されることになる。例えば、画素１２−Ｒ１の画素信号を読み出した後には、画素１２−Ｇ２の画素信号が読み出される。画素１２−Ｒ１の画素信号を読み出した後、画素１２−Ｇ２の画素信号を読み出す前には、通常、水平出力線６２をリセットするリセット動作が行われる。しかしながら、水平出力線６２のリセットが不十分であると、次に読み出される画素１２−Ｇ２の画素信号は、画素１２−Ｒ１の画素信号の影響を受けて、真値よりも高い電位となることがある。同じように、画素１２−Ｂ３の画素信号は、画素１２−Ｇ２の画素信号の影響を受けて、真値よりも高い電位となることがある。また、画素１２−Ｂ２の画素信号の後に読み出される画素１２−Ｒ３の画素信号は、画素１２−Ｂ２の画素信号の影響を受けて、真値よりも低い電位となることがある。その結果、異なる色の画素１２からの画素信号の影響を受けて次に読み出す画素１２の画素信号の信号レベルが変化する現象、言わば電気的な混色が生じることとなる。そして、取り込んだ画像を再生する際には、色再現性が低下するという不具合が生じる。このような電気的な混色は、読み出しアンプ７０の応答性に依存するものであり、主走査方向の読み出しレートが高くなるにつれて顕在化する。
【００２８】
この点、本実施形態による光電変換装置の駆動方法では、各列の同じ色の画素１２の画素信号を連続的に読み出すので、前述したような電気的な混色が生じることはなく、また、取り込んだ画像を再生する際の色再現性の低下を抑制することができる。
【００２９】
このように、本実施形態によれば、各行及び各列に異なる色の画素をそれぞれ含む画素アレイを有する光電変換装置において、異なる色の画素から取得した画素信号間の電気的な混色を防止することができる。これにより、取り込んだ画像を再生する際の色再現性の低下を抑制することができる。
【００３０】
＜第２実施形態＞
本発明の第２実施形態による光電変換装置及びその駆動方法について、図４乃至図６を用いて説明する。図４は、本実施形態による光電変換装置の構成を示す概略図である。図５は、本実施形態による光電変換装置の構成例を示す回路図である。図６は、本実施形態による光電変換装置の信号出力のタイミングを示す図である。図１乃至図３に示す第１実施形態による光電変換装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。
【００３１】
はじめに、本実施形態による光電変換装置の構造について、図４及び図５を用いて説明する。
【００３２】
本実施形態による光電変換装置の基本的な構成は、図１に示す第１実施形態による光電変換装置と同様である。本実施形態による光電変換装置は、以下の点において第１実施形態による光電変換装置とは相違している。
【００３３】
保持回路３０は、画素アレイ１０の各列に対応して、それぞれ複数の保持部３４を有している。各列に対応して設けられた複数の保持部３４は、当該列に配置された複数の画素１２にそれぞれ対応している。例えば、図４において画素アレイ１０の第１列に着目すると、３つの行の画素１２−Ｒ１，１２−Ｇ１，１２−Ｂ１に対応して、保持部３４−Ｒ１，３４−Ｇ１，３４−Ｂ１がそれぞれ設けられている。保持部３４−Ｒ１は、画素１２−Ｒ１から出力される画素信号を保持するための保持部である。保持部３４−Ｂ１は、画素１２−Ｂ１から出力される画素信号を保持するための保持部である。保持部３４−Ｇ１は、画素１２−Ｇ１から出力される画素信号を保持するための保持部である。
【００３４】
保持回路３０には、Ｒ画素の画素信号を保持する保持部３４−Ｒと、Ｇ画素の画素信号を保持する保持部３４−Ｇと、Ｂ画素の画素信号を保持する保持部３４−Ｂとが、規則的に繰り返し配置されている。図４の例では、Ｒ画素の画素信号の保持部３４−Ｒ、Ｇ画素の画素信号の保持部３４−Ｇ、Ｂ画素の画素信号の保持部３４−Ｂが、この順番で繰り返し配置されている。
【００３５】
また、スイッチ回路５０は、複数の保持部３４のそれぞれと水平出力線６２との間に設けられた複数のスイッチ５２を有している。例えば、図４において画素アレイ１０の第１列に着目すると、保持部３４−Ｒ１と水平出力線６２との間にスイッチ５２−Ｒ１が設けられている。また、保持部３４−Ｇ１と水平出力線６２との間にスイッチ５２−Ｇ１が設けられている。また、保持部３４−Ｂ１と水平出力線６２との間にスイッチ５２−Ｂ１が設けられている。複数のスイッチ５２の接続状態は、走査回路６０から出力される制御信号によって制御される。また、水平出力線６２とＶＲＥＳ電圧線との間には、スイッチ６４が設けられている。
【００３６】
本実施形態による光電変換装置の画素アレイ１０、保持回路３０、スイッチ回路５０は、例えば図５に示す回路により構成することができる。図５には、各部の構成要素について、第１列に対応する部分を抜き出して示している。
【００３７】
画素１２−Ｒ１，１２−Ｇ１，１２−Ｂ１は、それぞれ、フォトダイオードＤ、転送トランジスタＭ１、リセットトランジスタＭ２、増幅トランジスタＭ３及び選択トランジスタＭ４を有している。フォトダイオードＤは、光学フィルタを透過した光を光電変換することで電荷を生成する光電変換部である。
【００３８】
フォトダイオードＤのアノードは接地電圧線に接続され、フォトダイオードＤのカソードは転送トランジスタＭ１のソースに接続されている。転送トランジスタＭ１のドレインは、リセットトランジスタＭ２のソース及び増幅トランジスタＭ３のゲートに接続されている。転送トランジスタＭ１のドレイン、リセットトランジスタＭ２のソース及び増幅トランジスタＭ３のゲートの接続ノードは、フローティングディフュージョン部（以下、「ＦＤ部」と表記する）を構成する。リセットトランジスタＭ２のドレイン及び増幅トランジスタＭ３のドレインは、電源電圧線（電圧ＶＤＤ）に接続されている。増幅トランジスタＭ３のソースは、選択トランジスタＭ４のドレインに接続されている。
【００３９】
転送トランジスタＭ１のゲートには、画素制御回路２０から図示しない転送ゲート信号線を介して、転送トランジスタＭ１の駆動用の転送ゲート信号ＰＴＸが供給される。リセットトランジスタＭ２のゲートには、画素制御回路２０から図示しないリセット信号線を介して、リセットトランジスタＭ２の駆動用のリセット信号ＰＲＥＳが供給される。選択トランジスタＭ４のゲートには、画素制御回路２０から図示しない選択信号線を介して、選択トランジスタＭ４の制御用の選択信号ＰＳＥＬが供給される。転送ゲート信号線、リセット信号線及び選択信号線は、図４の制御信号線１４のそれぞれに含まれる。
【００４０】
垂直出力線バス１６は、垂直出力線１６Ｒ，１６Ｇ，１６Ｂを含む。垂直出力線１６Ｒは、画素１２−Ｒ１の選択トランジスタＭ４のソースに接続されている。垂直出力線１６Ｇは、画素１２−Ｇ１の選択トランジスタＭ４のソースに接続されている。垂直出力線１６Ｂは、画素１２−Ｂ１の選択トランジスタＭ４のソースに接続されている。垂直出力線１６Ｒ，１６Ｇ，１６Ｂの一端は、それぞれ、電流源１８に接続されている。
【００４１】
保持部３４−Ｒ１，３４−Ｇ１，３４−Ｂ１は、それぞれ、トランジスタＭ５，Ｍ６と容量素子ＣＳ１，ＣＮ１とを含む。また、スイッチ５２−Ｒ１，５２−Ｇ１，５２−Ｂ１は、それぞれ、トランジスタＭ７，Ｍ８を含む。
【００４２】
保持部３４−Ｒ１及びスイッチ５２−Ｒ１を例にして説明すると、トランジスタＭ５−Ｒ１，Ｍ６−Ｒ１のドレインは、垂直出力線１６Ｒの他端に接続されている。トランジスタＭ５−Ｒ１のゲートには、制御回路８０から、制御信号ＰＴＳが供給される。トランジスタＭ６−Ｒ１のゲートには、制御回路８０から、制御信号ＰＴＮが供給される。トランジスタＭ５−Ｒ１のソースは、容量素子ＣＳ１−Ｒ１の一方の端子と、トランジスタＭ７−Ｒ１のドレインとに接続されている。容量素子ＣＳ１−Ｒ１の他方の端子は、接地電圧線に接続されている。トランジスタＭ７−Ｒ１のソースは、水平出力線６２Ｓに接続されている。トランジスタＭ６−Ｒ１のソースは、容量素子ＣＮ１−Ｒ１の一方の端子と、トランジスタＭ８−Ｒ１のドレインとに接続されている。容量素子ＣＮ１−Ｒ１の他方の端子は、接地電圧線に接続されている。トランジスタＭ８−Ｒ１のソースは、水平出力線６２Ｎに接続されている。トランジスタＭ７−Ｒ１，Ｍ８−Ｒ１のゲートは、走査回路６０に接続されている。保持部３４−Ｇ１，３４−Ｂ１、スイッチ５２−Ｇ１，５２−Ｂ１についても同様である。
【００４３】
スイッチ６４は、トランジスタＭ９，Ｍ１０を含む。トランジスタＭ９，Ｍ１０のドレインは、ＶＲＥＳ電圧線に接続されている。トランジスタＭ９のソースは、水平出力線６２Ｓに接続されている。トランジスタＭ１０のソースは、水平出力線６２Ｎに接続されている。トランジスタＭ９，Ｍ１０のゲートには、制御回路８０から、制御信号φＲＥＳが供給される。スイッチ６４は、水平出力線６２Ｓ，６２Ｎの電位をリセットするためのリセット回路を構成する。
【００４４】
次に、本実施形態による光電変換装置の駆動方法について、図４乃至図６を用いて説明する。
【００４５】
まず、画素制御回路２０から制御信号線１４を介して画素１２にハイレベルの転送ゲート信号ＰＴＸ及びリセット信号ＰＲＥＳを出力し、転送トランジスタＭ１及びリセットトランジスタＭ２をオンにする。これにより、各画素１２のフォトダイオードＤに、転送トランジスタＭ１及びリセットトランジスタＭ２を介して電源電圧が印加され、フォトダイオードＤの電位がリセットされる。フォトダイオードＤのリセット動作を行った後、転送ゲート信号ＰＴＸ及びリセット信号ＰＲＥＳをローレベルとし、フォトダイオードＤを電源電圧から切り離す。これにより、フォトダイオードＤでは、入射光量に応じた信号電荷の蓄積動作が開始する。
【００４６】
所定の蓄積期間が経過した後、画素制御回路２０から制御信号線１４を介して画素１２にハイレベルのリセット信号ＰＲＥＳを出力し、リセットトランジスタＭ２をオンにする。これにより、ＦＤ部にリセットトランジスタＭ２を介して電源電圧が印加され、ＦＤ部の電位がリセットされる。ＦＤ部のリセット動作を行った後、リセット信号ＰＲＥＳをローレベルとし、ＦＤ部を電源電圧から切り離す。これにより、ＦＤ部のリセット動作が完了する。
【００４７】
次いで、画素制御回路２０から制御信号線１４を介してハイレベルの選択信号ＰＳＥＬを出力し、各画素１２の選択トランジスタＭ４をオンにする。増幅トランジスタＭ３は、選択トランジスタＭ４を介して電流源１８からバイアス電流が供給された状態となり、ソースフォロワ回路を構成する。これにより、垂直出力線バス１６には、ＦＤ部のリセット電圧に応じた信号（リセット信号）が、選択トランジスタＭ４を介して出力される。この際、制御信号ＰＴＮをハイレベルとしてトランジスタＭ６をオンにすることで、垂直出力線バス１６から出力されるリセット信号が容量素子ＣＮ１に保持される。
【００４８】
次いで、画素制御回路２０から制御信号線１４を介してハイレベルの転送ゲート信号ＰＴＸを出力し、転送トランジスタＭ１をオンにする。これにより、フォトダイオードＤにおいて生成され、蓄積されていた信号電荷が、転送トランジスタＭ１を介してＦＤ部に転送される。これにより、ＦＤ部は、ＦＤ部に転送された信号電荷の量及びＦＤ部の容量に応じた電圧をリセット電圧に重畳した電圧となる。これにより、垂直出力線バス１６には、ＦＤ部に転送された信号電荷の量に応じた信号（光電変換信号）が、選択トランジスタＭ４を介して出力される。この際、制御信号ＰＴＳをハイレベルとしてトランジスタＭ５をオンにすることで、垂直出力線バス１６から出力される光電変換信号が容量素子ＣＳ１に保持される。
【００４９】
このようにして、画素アレイ１０から全列全行の画素１２の画素信号を保持回路３０へ同時に並列に読み出し、総ての画素１２の画素信号をそれぞれ独立して保持部３４に保持させる。例えば、画素アレイ１０の第１列に着目すると、画素１２−Ｒ１から出力された画素信号は、保持部３４−Ｒ１に保持される。画素１２−Ｇ１から出力された画素信号は、保持部３４−Ｇ１に保持される。画素１２−Ｂ１から出力された画素信号は、保持部３４−Ｂ１に保持される。他の画素１２から出力された画素信号についても同様に、当該画素１２に対応する保持部３４に保持される。
【００５０】
なお、総ての画素１２の画素信号は、必ずしも同時に読み出す必要はなく、例えば、行毎に順次読み出すようにしてもよい。この場合、画素制御回路２０は、垂直走査回路として機能しうる。また、保持部３４の前段に増幅回路を挿入し、増幅回路で増幅した画素信号を保持部３４で保持するようにしてもよい。
【００５１】
保持回路３０の保持部３４に保持された画素信号は、走査回路６０からの制御信号に応じてスイッチ回路５０のスイッチ５２が所定の順序で動作することで、水平出力線６２に順次読み出される。まず、走査回路６０からスイッチ５２にハイレベルの制御信号を出力し、トランジスタＭ７，Ｍ８をオンにすることで、容量素子ＣＳ１，ＣＮ１に保持されている信号を水平出力線６２Ｓ，６２Ｎにそれぞれ読み出す。次いで、制御信号φＲＥＳにより、トランジスタＭ９，Ｍ１０を駆動し、水平出力線６２Ｓ，６２Ｎの電位を電圧ＶＲＥＳにリセットする。この一連の動作を、各保持部３４に対して順次、繰り返し行うことで、総ての画素１２からの信号を水平出力線６２Ｓ，６２Ｎに連続的に出力することができる。
【００５２】
水平出力線６２Ｓに出力された光電変換信号及び水平出力線６２Ｎに出力されたリセット信号に対しては、読み出しアンプ７０において差分処理が実施される。これにより、読み出しアンプ７０からは、光電変換信号とリセット信号との差分信号である出力信号ＶＯＵＴが出力される。読み出しアンプ７０により電変換信号とリセット信号との差分演算を行うことにより、画素部の増幅トランジスタＭ３の閾値電圧などの特性バラツキに起因するノイズ信号を相殺することができ、Ｓ／Ｎ比の高い出力信号を得ることができる。
【００５３】
ここで、本実施形態による光電変換装置の駆動方法では、保持回路３０に保持された画素信号を読み出す際に、画素１２の種類毎に画素信号を連続して読み出す。
【００５４】
図６は、走査回路６０からスイッチ５２の制御ノードに出力される制御信号のタイミング図の一例である。各制御信号には、対応するスイッチ５２の符号を付してある。これら制御信号は、ハイレベルのときに対応するスイッチ５２がオンとなり、ローレベルのときに対応するスイッチ５２がオフとなる。
【００５５】
まず、Ｒ画素の画素信号が連続的に水平出力線６２に読み出されるように、スイッチ５２−Ｒ１，５２−Ｒ２，５２−Ｒ３，…，５２−Ｒ９を順次オンにする。次に、Ｇ画素の画素信号が連続的に水平出力線６２に読み出されるように、スイッチ５２−Ｇ１，５２−Ｇ２，５２−Ｇ３，…，５２−Ｇ９を順次オンにする。次に、Ｂ画素の画素信号が連続的に水平出力線６２に読み出されるように、スイッチ５２−Ｂ１，５２−Ｂ２，５２−Ｂ３，…，５２−Ｂ９を順次オンにする。なお、Ｒ画素、Ｇ画素、Ｂ画素を読み出す順番は、図６の例に限定されるものではなく、任意に選択することができる。
【００５６】
その結果、読み出しアンプ７０からは、例えば図６に示すように、同じ色の画素１２の画素信号が連続して読み出されることになる。これにより、第１実施形態において説明したように、画素信号の電気的な混色を防止し、また、取り込んだ画像を再生する際の色再現性の低下を抑制することができる。
【００５７】
また、保持回路３０に全画素の画素信号をＲ画素、Ｇ画素、Ｂ画素の順に規則的に保持することで、スイッチ５２を駆動する順番の制御を簡素化することができる。
【００５８】
Ｒ画素、Ｇ画素、Ｂ画素が異なる行に割り振られた線順次配列のカラーラインセンサでは、行毎に読み出しを実施することで同じ色の画素の画素信号を連続して読み出すことはできる。しかしながら、本実施形態の光電変換装置のような色配列が点順次配列のカラーラインセンサでは、色配列が線順次配置のカラーラインセンサと同じ読み出し順にしようとすると、ラインセンサの出力信号のＡＤ変換後に信号の順番を並べ替える処理が必要である。そのために、多くのメモリが必要であるとともに、信号を並べ替える処理に時間を要する。
【００５９】
この点、本実施形態の光電変換装置では、スイッチ回路５０における簡単なスイッチ操作によって、多くのメモリや信号を並べ替える処理を必要とすることなく、同じ色の画素１２の画素信号を連続して読み出すことができる。
【００６０】
また、本実施形態による光電変換装置では、１つの水平出力線６２のチャンネルで同じ色の画素１２の画素信号を連続して読み出すことができる。また、Ｒ、Ｇ、Ｂに応じた３色分のチャンネルを備えなくてもよい。その結果、回路規模の縮小化、低消費電力化が可能となる。
【００６１】
このように、本実施形態によれば、各行及び各列に異なる色の画素をそれぞれ含む画素アレイを有する光電変換装置において、異なる色の画素から取得した画素信号間の電気的な混色を防止することができる。これにより、取り込んだ画像を再生する際の色再現性の低下を抑制することができる。
【００６２】
＜第３実施形態＞
本発明の第３実施形態による光電変換装置及びその駆動方法について、図７及び図８を用いて説明する。図７は、本実施形態による光電変換装置の構成を示す概略図である。図８は、本実施形態による光電変換装置の信号出力のタイミングを示す図である。図１乃至図６に示す第１及び第２実施形態による光電変換装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。
【００６３】
はじめに、本実施形態による光電変換装置の構造について、図７を用いて説明する。
【００６４】
本実施形態による光電変換装置の基本的な構成は、図１に示す第１実施形態による光電変換装置と同様である。本実施形態による光電変換装置は、以下の点において第１実施形態による光電変換装置とは相違している。
【００６５】
保持回路３０は、画素アレイ１０の各列に対応して、それぞれ、複数のスイッチ３２、複数の第１の保持部３４、複数のスイッチ３６、バッファ回路３８、スイッチ４０、第２の保持部４２を有している。また、スイッチ回路５０が、画素アレイ１０の各列に対応して、スイッチ５２をそれぞれ有している。
【００６６】
各列に対応して設けられた複数のスイッチ３２、複数の保持部３４及び複数のスイッチ３６のそれぞれは、当該列に配置された複数の画素１２にそれぞれ対応している。
【００６７】
例えば、図７において画素アレイ１０の第１列に着目すると、画素１２−Ｒ１，１２−Ｇ１，１２−Ｂ１に対応して、スイッチ３２−Ｒ１，３２−Ｇ１，３２−Ｂ１がそれぞれ設けられている。また、画素１２−Ｒ１，１２−Ｇ１，１２−Ｂ１に対応して、第１の保持部３４−Ｒ１，３４−Ｇ１，３４−Ｂ１がそれぞれ設けられている。また、また、画素１２−Ｒ１，１２−Ｇ１，１２−Ｂ１に対応して、スイッチ３６−Ｒ１，３６−Ｇ１，３６−Ｂ１がそれぞれ設けられている。
【００６８】
スイッチ３２−Ｒ１は、画素１２−Ｒ１と第１の保持部３４−Ｒ１との間に設けられている。スイッチ３２−Ｇ１は、画素１２−Ｇ１と第１の保持部３４−Ｇ１との間に設けられている。スイッチ３２−Ｂ１は、画素１２−Ｂ１と第１の保持部３４−Ｂ１との間に設けられている。スイッチ３２−Ｒ１，３２−Ｇ１，３２−Ｂ１は、それぞれの制御ノードに入力される制御信号φＳＨ１により制御され、例えば、制御信号φＳＨ１がハイレベルのときにオン状態となり、制御信号φＳＨ１がローレベルのときにオフ状態となる。制御信号φＳＨ１は、制御回路８０やその他の制御回路から出力される。なお、スイッチ３２は、保持部３４の一部を構成するスイッチ、例えば図５のトランジスタＭ５，Ｍ６により構成してもよい。
【００６９】
スイッチ３６−Ｒ１は、第１の保持部３４−Ｒ１とバッファ回路３８−１との間に設けられている。スイッチ３６−Ｇ１は、第１の保持部３４−Ｇ１とバッファ回路３８−１との間に設けられている。スイッチ３６−Ｂ１は、第１の保持部３４−Ｂ１とバッファ回路３８−１との間に設けられている。スイッチ３６−Ｒ１は、制御ノードに入力される制御信号φＳＨ２Ｒにより制御され、例えば、制御信号φＳＨ２Ｒがハイレベルのときにオン状態となり、制御信号φＳＨ２Ｒがローレベルのときにオフ状態となる。スイッチ３６−Ｇ１は、制御ノードに入力される制御信号φＳＨ２Ｇにより制御され、例えば、制御信号φＳＨ２Ｇがハイレベルのときにオン状態となり、制御信号φＳＨ２Ｇがローレベルのときにオフ状態となる。スイッチ３６−Ｂ１は、制御ノードに入力される制御信号φＳＨ２Ｂにより制御され、例えば、制御信号φＳＨ２Ｂがハイレベルのときにオン状態となり、制御信号φＳＨ２Ｂがローレベルのときにオフ状態となる。制御信号φＳＨ２Ｒ，φＳＨ２Ｇ，φＳＨ２Ｂは、制御回路８０やその他の制御回路から出力される。
【００７０】
バッファ回路３８−１は、スイッチ４０−１を介して第２の保持部４２−１に接続されている。スイッチ４０−１は、制御ノードに入力される制御信号φＳＨ３により制御され、例えば、制御信号φＳＨ３がハイレベルのときにオン状態となり、制御信号φＳＨ３がローレベルのときにオフ状態となる。制御信号φＳＨ３は、制御回路８０やその他の制御回路から出力される。
【００７１】
第２の保持部４２−１は、スイッチ回路５０のスイッチ５２−１を介して、水平出力線６２に接続されている。第２の保持部４２−１は、図５に示す第１の保持部３４−Ｒ１等と同様の回路により構成することができる。スイッチ５２−１は、走査回路６０から出力される制御信号によって制御され、例えば、当該制御信号がハイレベルのときにオン状態となり、当該制御信号がローレベルのときにオフ状態となる。
【００７２】
画素アレイ１０の他の列に対応して設けられた複数のスイッチ３２、複数の第１の保持部３４、複数のスイッチ３６、バッファ回路３８、スイッチ４０及び第２の保持部４２についても同様である。
【００７３】
Ｒ画素の画素信号を保持する第１の保持部３４−Ｒ、Ｇ画素の画素信号を保持する第１の保持部３４−Ｇ及びＢ画素の画素信号を保持する第１の保持部３４−Ｂは、第２実施形態の場合と同様、所定の順番で繰り返し配置されている。図７の例では、Ｒ画素の画素信号の第１の保持部３４−Ｒ、Ｇ画素の画素信号の第１の保持部３４−Ｇ、Ｂ画素の画素信号の第１の保持部３４−Ｂが、この順番で繰り返し配置されている。
【００７４】
また、水平出力線６２とＶＲＥＳ電圧線との間には、制御信号φＲＥＳにより制御されるスイッチ６４が設けられている。読み出しアンプ７０の出力ノードには、制御信号φＳＨ４により制御されるスイッチ６６を介して、容量素子６８が接続されている。スイッチ６４，６６は、例えば、制御信号φＲＥＳ，φＳＨ４がハイレベルのときにオン状態となり、制御信号φＲＥＳ，φＳＨ４がローレベルのときにオフ状態となる。制御信号φＲＥＳ，φＳＨ４は、制御回路８０やその他の制御回路から出力される。
【００７５】
次に、本実施形態による光電変換装置の駆動方法について、図８を用いて説明する。
【００７６】
所定の露光期間が経過した後、時刻ｔ１において、制御信号φＳＨ１がローレベルからハイレベルへと遷移してスイッチ３２が総てオンとなり、それぞれの画素１２がスイッチ３２を介して対応する第１の保持部３４に接続される。これにより、総ての画素１２の画素信号が、対応する第１の保持部３４にそれぞれ保持される。
【００７７】
次いで、時刻ｔ２において、制御信号φＳＨ１がハイレベルからローレベルへと遷移し、スイッチ３２が総てオフとなる。
【００７８】
次いで、時刻ｔ３において、制御信号φＳＨ２Ｒ及び制御信号φＳＨ３をローレベルからハイレベルへと遷移し、スイッチ３６−Ｒ及びスイッチ４０をオンにする。これにより、各列の第１の保持部３４−Ｒが、スイッチ３６−Ｒ、バッファ回路３８、スイッチ４０を介して各列の第２の保持部４２に接続される。そして、各列の第１の保持部３４−Ｒに保持されていた画素信号は、バッファ回路３８で増幅された後に各列の第２の保持部４２に保持される。
【００７９】
次いで、時刻ｔ４において、制御信号φＳＨ２Ｒ，φＳＨ３がハイレベルからローレベルへと遷移し、スイッチ３６−Ｒ，４０が総てオフ状態となる。
【００８０】
なお、時刻ｔ３から時刻ｔ４の期間において、制御信号φＳＨ２Ｇ，φＳＨ２Ｂはローレベル、すなわちスイッチ３６−Ｇ，３６−Ｂはオフのままであり、Ｇ画素及びＢ画素の画素信号は、第２の保持部４２には転送されない。つまり、第２の保持部４２に転送される画素信号は、Ｒ画素から出力された画素信号のみである。
【００８１】
次いで、時刻ｔ５から時刻ｔ６の期間において、第２の保持部４２に保持されている各列のＲ画素の画素信号を、水平出力線６２に順次読み出す。具体的には、まず、走査回路６０からの制御信号によってスイッチ回路５０のスイッチ５２をオンにして第２の保持部４２に保持されている画素信号を水平出力線６２に読み出す（読み出し期間）。水平出力線６２に出力された画素信号は、読み出しアンプ７０で所定の電気的な処理を施された後に出力され、保持部として機能する容量素子６８に保持される。次いで、制御信号φＲＥＳをハイレベルにしてスイッチ６４をオンにし、水平出力線６２をリセットレベルの電圧にリセットする（リセット期間）。読み出し期間及びリセット期間の一連の動作を、各列の第２の保持部４２に対して順次行うことで、第１列から第９列までのＲ画素の画素信号を連続的に読み出す。
【００８２】
時刻ｔ５から時刻ｔ６の期間において、制御信号φＳＨ４の信号レベルは、制御信号φＲＥＳの信号レベルに対して逆位相とすることが望ましい。すなわち、制御信号φＲＥＳがハイレベルのときに制御信号φＳＨ４はローレベルとし、制御信号φＲＥＳがローレベルのときに制御信号φＳＨ４はハイレベルとする。これは、読み出しアンプ７０が容量素子６８を駆動する負荷を減らして出力信号ＶＯＵＴのセトリング時間を短くするためである。
【００８３】
読み出しアンプ７０の出力ノードに容量素子６８が接続された状態で水平出力線６２のリセットを行うと、水平出力線６２のリセット電圧を増幅した信号が容量素子６８に保持されることになる。このため、画素信号を容量素子６８に保持する際には、容量素子６８のリセット電圧レベルの電圧を画素信号レベルの電圧に書き換えることになる。
【００８４】
この点、本実施形態の駆動方法では、読み出しアンプ７０で増幅された画素信号は容量素子６８に保持されるが、スイッチ６４がオンのときにはスイッチ６６はオフであり、水平出力線６２のリセット電圧を増幅した信号が容量素子６８に保持されることはない。すなわち、容量素子６８には、読み出しアンプ７０で増幅された画素信号が選択的に保持される。そのため、容量素子６８に保持されているＲ画素の画素信号を次の列のＲ画素の画素信号で書き換えれば足り、リセット電圧レベルの電圧を画素信号レベルの電圧に書き換える場合と比較して、出力信号ＶＯＵＴのセトリング時間を短くすることができる。
【００８５】
また、水平出力線６２には寄生容量が存在するため、水平出力線６２のリセットには相応の時間を要する。仮に、水平出力線６２に読み出されている画素信号をこのリセット動作でリセットしきれなくても、次に読み出される画素信号は同じ色の画素信号であるので、混色にはならず、色再現性が悪化することもない。
【００８６】
次いで、時刻ｔ７において、制御信号φＳＨ２Ｇ及び制御信号φＳＨ３をローレベルからハイレベルへと遷移し、スイッチ３６−Ｇ及びスイッチ４０をオンにする。これにより、各列の第１の保持部３４−Ｇが、スイッチ３６−Ｇ、バッファ回路３８、スイッチ４０を介して各列の第２の保持部４２に接続される。そして、各列の第１の保持部３４−Ｇに保持されていた画素信号は、バッファ回路３８で増幅された後に各列の第２の保持部４２に保持される。
【００８７】
次いで、時刻ｔ８において、制御信号φＳＨ２Ｇ，φＳＨ３がハイレベルからローレベルへと遷移し、スイッチ３６−Ｇ，４０が総てオフ状態となる。
【００８８】
なお、時刻ｔ７から時刻ｔ８の期間において、制御信号φＳＨ２Ｒ，φＳＨ２Ｂはローレベル、すなわちスイッチ３６−Ｒ，３６−Ｂはオフ状態のままであり、Ｒ画素及びＢ画素の画素信号は、第２の保持部４２には転送されない。つまり、第２の保持部４２に転送される画素信号は、Ｇ画素から出力された画素信号のみである。
【００８９】
次いで、時刻ｔ９から時刻ｔ１０の期間において、第２の保持部４２に保持されている各列のＧ画素の画素信号を、時刻ｔ７から時刻ｔ８の期間における各列のＲ画素の画素信号の読み出し動作と同様にして、水平出力線６２に順次読み出す。
【００９０】
次いで、時刻ｔ１１において、制御信号φＳＨ２Ｂ及び制御信号φＳＨ３をローレベルからハイレベルへと遷移し、スイッチ３６−Ｂ及びスイッチ４０をオンにする。これにより、各列の第１の保持部３４−Ｂが、スイッチ３６−Ｂ、バッファ回路３８、スイッチ４０を介して各列の第２の保持部４２に接続される。そして、各列の第１の保持部３４−Ｂに保持されていた画素信号は、バッファ回路３８で増幅された後に各列の第２の保持部４２に保持される。
【００９１】
次いで、時刻ｔ１２において、制御信号φＳＨ２Ｂ，φＳＨ３がハイレベルからローレベルへと遷移し、スイッチ３６−Ｂ，４０が総てオフ状態となる。
【００９２】
なお、時刻ｔ１１から時刻ｔ１２の期間において、制御信号φＳＨ２Ｒ，φＳＨ２Ｇはローレベル、すなわちスイッチ３６−Ｒ，３６−Ｇはオフ状態のままであり、Ｒ画素及びＧ画素の画素信号は、第２の保持部４２には転送されない。つまり、第２の保持部４２に転送される画素信号は、Ｂ画素から出力された画素信号のみである。
【００９３】
次いで、時刻ｔ１３から時刻ｔ１４の期間において、第２の保持部４２に保持されている各列のＢ画素の画素信号を、時刻ｔ７から時刻ｔ８の期間における各列のＲ画素の画素信号の読み出し動作と同様にして、水平出力線６２に順次読み出す。
【００９４】
これにより、第１及び第２実施形態の場合と同様、同じ色の画素１２の画素信号を連続して読み出すことができるので、異なる色の画素１２の画素信号間の電気的な混色を抑制することができる。
【００９５】
また、本実施形態では、第１の保持部３４に画素信号を読み出す際に、全画素の画素信号をＲ、Ｇ、Ｂの順に規則的に保持している。この動作では、総ての画素１２の画素信号を並列的に同時に読み出すため、時間をかけて読み出しても、一の画素１２の画素信号を読み出すのに要する時間、すなわちビットレートが大きく低下しない。図８の時刻ｔ１〜時刻ｔ２の期間において時間をかけて第１の保持部３４に画素信号を読み出して保持することで、第１の保持部３４において、隣に異なる色の画素信号が保持されても電気的な混色を起こしにくい。
【００９６】
また、本実施形態の光電変換装置は、図７に示すように、保持回路３０が、第１の保持部３４と第２の保持部４２とを有している。保持回路３０が第１の保持部３４及び第２の保持部４２の２つの保持部を有することで、以下に説明する更なる効果を奏することができる。
【００９７】
第２実施形態の光電変換装置は、図４に示すように、保持回路３０が、１つの保持部３４を有している。ここで、保持部３４の保持手段は容量素子（図５の容量素子ＣＳ１，ＣＮ１）である。水平出力線６２には、寄生容量が存在する。保持部３４の容量素子の容量値をＣ１、水平出力線６２の寄生容量の容量値をＣｐ、保持部３４の容量素子に保持された電圧をＶ１とすると、水平出力線６２の電圧は、Ｖ１×Ｃ１／（Ｃ１＋Ｃｐ）となり、感度が低下する。感度低下を抑えるには、保持部の容量素子の容量値Ｃ１を大きくする必要がある。そのためには、第２実施形態による光電変換装置では、保持回路３０が有する２７個の保持部３４の容量素子の容量値（面積）を総て大きくする必要がある。
【００９８】
これに対し、本実施形態による光電変換装置では、９個の第２の保持部４２の容量素子の容量値（面積）を大きくするだけでよい。第１の保持部３４と第２の保持部４２との間にはバッファ回路３８が挿入されており、第１の保持部３４から画素信号を読み出す際の感度の低下は生じない。そのため、本実施形態による光電変換装置では、第１の保持部３４の容量素子の容量値は小さくすることができる。さらに、第２の保持部４２の画素信号を水平出力線６２に読み出す際のゲインの低下を抑えるために、第２の保持部４２の容量素子の容量値は大きくする。その結果、第２実施形態と比較して、感度の低下を抑えつつ、保持回路３０の面積を小さくすることができる。
【００９９】
このように、本実施形態によれば、各行及び各列に異なる色の画素をそれぞれ含む画素アレイを有する光電変換装置において、異なる色の画素から取得した画素信号間の電気的な混色を防止することができる。これにより、取り込んだ画像を再生する際の色再現性の低下を抑制することができる。
【０１００】
＜第４実施形態＞
本発明の第４実施形態による光電変換装置及びその駆動方法について、図９を説明する。図９は、本実施形態による光電変換装置の構成を示す概略図である。図１乃至図８に示す第１乃至第３実施形態による光電変換装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。
【０１０１】
本実施形態による光電変換装置は、図９に示すように、水平出力線６２以降が３チャンネル化されているほかは、図７に示す第３実施形態による光電変換装置と同様である。
【０１０２】
すなわち、本実施形態による光電変換装置１００は、図９に示すように、水平出力線６２−１、読み出しアンプ７０−１、スイッチ６４−１，６６−１、容量素子６８−１で構成される第１のチャンネルを有している。また、水平出力線６２−２、読み出しアンプ７０−２、スイッチ６４−２，６６−２、容量素子６８−２で構成される第２のチャンネルを有している。また、水平出力線６２−３、読み出しアンプ７０−３、スイッチ６４−３，６６−３、容量素子６８−３で構成される第３のチャンネルを有している。
【０１０３】
第２の保持部４２−１，４２−４，４２−７は、それぞれスイッチ５２−１，５２−４，５２−７を介して、水平出力線６２−１に接続されている。第２の保持部４２−２，４２−５，４２−８は、それぞれスイッチ５２−２，５２−５，５２−８を介して、水平出力線６２−２に接続されている。第２の保持部４２−３，４２−６，４２−９は、それぞれスイッチ５２−３，５２−６，５２−９を介して、水平出力線６２−３に接続されている。
【０１０４】
光電変換装置をこのように構成することで、各チャンネルからの信号出力を並列して行うことができる。例えばＲ画素については、画素１２−Ｒ１，１２−Ｒ４，１２−Ｒ７の画素信号の読み出しと、画素１２−Ｒ２，１２−Ｒ５，１２−Ｒ８の画素信号の読み出しと、画素１２−Ｒ３，１２−Ｒ６，１２−Ｒ９の画素信号の読み出しとを並列に行うことができる。つまり、図８のタイミング図において、時刻ｔ５〜時刻ｔ６の期間、時刻ｔ９〜時刻ｔ１０の期間、時刻ｔ１３〜時刻ｔ１４の期間を、それぞれ１／３に短縮することができる。また、水平出力線６２−１，６２−２，６２−３に同時刻に読み出されている画素信号は、同色の画素１２の画素信号となる。
【０１０５】
それぞれのチャンネルにおいて同じ色の画素１２の画素信号が連続して読み出されたとしても、別のチャンネルで異なる色の画素１２の画素信号が読み出されている場合には、チャンネル間で電気的な混色が生じる虞がある。
【０１０６】
しかしながら、本実施形態による光電変換装置では、それぞれのチャンネルでは同じ色の画素１２からの画素信号が連続して読み出され、かつ、総てのチャンネルにおいて同時刻に同じ色の画素１２からの画素信号が読み出される。したがって、水平出力線６２−１，６２−２，６２−３の間において電気的な混色が生じることはなく、色再現性の低下を抑制することができる。
【０１０７】
このように、本実施形態によれば、各行及び各列に異なる色の画素をそれぞれ含む画素アレイを有する光電変換装置において、異なる色の画素から取得した画素信号間の電気的な混色を防止することができる。これにより、取り込んだ画像を再生する際の色再現性の低下を抑制することができる。
【０１０８】
＜第５実施形態＞
本発明の第５実施形態による画像読み取り装置及び画像形成装置について、図１０を用いて説明する。
【０１０９】
本実施形態では、第１乃至第４実施形態による光電変換装置を適用した画像読み取り装置及び画像形成装置の一例を示す。画像読み取り装置及び画像形成装置としては、特に限定されるものではないが、例えば、複写機やマルチファンクションプリンタ等が挙げられる。ただし、第１乃至第４実施形態による光電変換装置は、本実施形態に示す画像読み取り装置及び画像形成装置に限らず、光電変換装置を含む種々の装置に適用可能である。
【０１１０】
本実施形態による画像読み取り装置２００は、図１０に示すように、読取部１１０、画像処理部１２０、ＣＰＵ１３０、不揮発性メモリ１３２、操作部１４０、モーター１５０、モータードライバ１５２、画像出力用コントローラ１６０を含む。読取部１１０は、光電変換装置１００、ＬＥＤ１０２，１０４、ＬＥＤドライバ１０６、ＩＣ１０８を含む。画像処理部１２０は、画像処理回路１２２、パラレル／シリアル変換回路１２４を含む。
【０１１１】
ＣＰＵ１３０は、不揮発性メモリ１３２に格納された制御プログラムを読み出し、画像読み取り装置２００の全体の制御を行う。操作部１４０は、ユーザーがカラーコピーやモノクロコピー、両面コピーといったコピーモードの設定や、コピー開始の指示を入力するユーザーインターフェースである。
【０１１２】
ＬＥＤドライバ１０６は、ＣＰＵ１３０からのタイミング信号を受け、発光部、すなわち白色のＬＥＤ１０２，１０４を発光させるための電流を供給する。これにより、ＬＥＤ１０２，１０４は、画像の読み取り対象物（原稿）に光を照射する。光電変換装置１００は、原稿から反射された光を受光し、光電変換により電気信号に変換し、入射した光量に応じたアナログ電圧信号を出力する。ＩＣ１０８は、光電変換装置１００から出力されるアナログ電圧信号に対し、サンプルホールド処理、オフセット処理、ゲイン処理といったアナログ処理を行い、アナログ処理された電圧信号をデジタルデータ（以下、輝度データ）に変換する。ＩＣ１０８は、一般的にＡＦＥ（Ａｎａｌｏｇ Ｆｒｏｎｔ Ｅｎｄ）と呼ばれる。なお、ＩＣ１０８の機能の一部或いは全部は、光電変換装置１００に搭載してもよい。
【０１１３】
モーター１５０は、読取部１１０を副走査方向に移動させる。モータードライバ１５２は、ＣＰＵ１３０からのタイミング信号を受け、モーター１５０を回転制御させるための励磁電流を供給する。
【０１１４】
画像処理回路１２２は、ＩＣ１０８から出力される読取データに対して、シェーディング補正処理やフィルタ処理などの画像処理を施す。なお、画像処理を行うために必要となるフィルタの設定等は電源投入時にＣＰＵ１３０によって画像処理回路１２２内のレジスタに設定される。パラレル／シリアル変換回路１２４は、画像処理回路１２２からパラレルのデータとして出力される各種画像処理後の読取データをシリアルデータに変換する。シリアルデータに変換された読取データは、画像出力用コントローラ１６０に送信される。
【０１１５】
画像出力用コントローラ１６０に送信された読み取りデータは、画像形成部１７０に送られる。画像読み取り装置２００と画像形成部１７０とにより、画像形成装置が構成される。公知の画像形成部１７０の一例としては、電子写真方式の画像形成部が挙げられる。電子写真方式の画像形成部１７０は、感光ドラムに形成された静電潜像をトナー像に現像し、紙などの記録媒体にトナー像を転写することで像形成を行う。これにより、画像形成装置は、画像読み取り装置２００により読み込まれた画像を、画像形成部により記録媒体に形成することができる。
【０１１６】
第１乃至第４実施形態で説明したように、上記実施形態の光電変換装置は、異なる色の画素間における画素信号の電気的な混色を効果的に抑制する。したがって、上記実施形態の光電変換装置を用いることにより、混色のない良質の画像を取得しうる画像読み取り装置、色再現性に優れた画像形成装置を実現することができる。
【０１１７】
＜変形実施形態＞
本発明は、上記実施形態に限らず種々の変形が可能である。
【０１１８】
例えば、上記実施形態では、Ｒ画素、Ｇ画素、Ｂ画素の３種類の画素１２を含む画素アレイ１０を有する光電変換装置について説明したが、色の組み合わせは必ずしもＲ，Ｇ，Ｂに限られるものではない。また、画素１２の種類は必ずしも３種類である必要はなく、４種類等、必要に応じて適宜増減することができる。画素アレイ１０の行数は、画素１２の種類に応じて増減すればよい。また、画素アレイ１０は、入射光に応じた画素信号を出力する画素以外の画素、例えばダミー画素等を含んでもよい。
【０１１９】
また、図５における画素１２、保持部３４、スイッチ５２等の回路構成は、一例を示したものであり、適宜変更が可能である。例えば、画素１２は、選択トランジスタＭ４を省略してもよい。
【０１２０】
また、第３実施形態に示した、第２の保持部４２から水平出力線６２への読み出しのタイミング、水平出力線６２のリセットのタイミング、読み出しアンプ７０の出力のサンプルホールドのタイミングを、第１又は第２実施形態に適用してもよい。
【０１２１】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【符号の説明】
【０１２２】
１０…画素アレイ
１２…画素
１４…制御信号線
１６…垂直出力線バス
２０…画素制御回路
３０…保持回路
３２，３６，４０，５２，６４，６６…スイッチ
３４，４２…保持部
３８…バッファ回路
５０…スイッチ回路
６０…走査回路
６２…水平出力線
６８…容量素子
７０…読み出しアンプ
８０…制御回路
１００…光電変換装置
２００…画像読み取り装置
【図１】
0006732468.tif 000002
【図２】
0006732468.tif 000003
【図３】
0006732468.tif 000004
【図４】
0006732468.tif 000005
【図５】
0006732468.tif 000006
【図６】
0006732468.tif 000007
【図７】
0006732468.tif 000008
【図８】
0006732468.tif 000009
【図９】
0006732468.tif 000010
【図１０】
0006732468.tif 000011