(57)【特許請求の範囲】
【請求項１】
トランスのインダクタ電流をフィードバックして定電圧化を図る電流モード制御のスイッチング電源装置の制御回路において、
前記トランスの２次側出力からフィードバックされたフィードバック電圧に応じた電圧信号を出力するフィードバック回路と、
前記電圧信号を電流信号に変換し、前記電流信号に比例する充電電流でコンデンサを充電して所定の発振周波数のクロック信号および前記クロック信号に同期した三角波電圧を生成する発振器回路と、
前記三角波電圧を第１の抵抗で変換した電流から、カレントミラー回路によりスロープ補償電流を生成し、第２の抵抗により前記スロープ補償電流から電圧への変換および該電圧の前記フィードバック電圧が分圧された分圧電圧からの減算を行って、スロープ電圧を生成するスロープ生成回路と、
を有することを特徴とするスイッチング電源装置の制御回路。
【請求項２】
前記発振器回路は、
前記電圧信号をベースで受ける第１のトランジスタと、
前記第１のトランジスタに流れる電流を供給するための第１の電流源と、
前記第１のトランジスタのエミッタ電圧をベースで受ける第２のトランジスタと、
前記第２のトランジスタのエミッタ電圧の上限を決める第３のトランジスタと、
前記第２のトランジスタのエミッタ電圧が印加されて前記電流信号が流れる第３の抵抗と、
ミラー比に応じて前記電流信号を複製した前記充電電流を出力する第１のカレントミラー回路と、
前記三角波電圧となる前記コンデンサの充電電圧と、閾値電圧との比較結果に応じて前記クロック信号を生成して出力するコンパレータと、
前記クロック信号にもとづきオンして、前記コンデンサの電荷を放電するスイッチと、
を備えることを特徴とする請求項１記載のスイッチング電源装置の制御回路。
【請求項３】
前記第１のトランジスタは、第１のＰＮＰトランジスタであり、前記第２のトランジスタは、第１のＮＰＮトランジスタであり、前記第３のトランジスタは、第２のＰＮＰトランジスタであり、前記第１のカレントミラー回路は、第１のＰＭＯＳトランジスタと、第２のＰＭＯＳトランジスタとで形成され、前記スイッチが第１のＮＭＯＳトランジスタであり、
前記第１のＰＮＰトランジスタのベースには、前記電圧信号が印加され、
前記第１の電流源の入力端は、電源と、前記第１のＰＭＯＳトランジスタのソースと、前記第２のＰＭＯＳトランジスタのソースと接続し、
前記第１の電流源の出力端は、前記第１のＰＮＰトランジスタのエミッタ、前記第２のＰＮＰトランジスタのエミッタと、前記第１のＮＰＮトランジスタのベースと接続し、
前記第１のＮＰＮトランジスタのコレクタは、前記第１のＰＭＯＳトランジスタのドレインと、前記第１のＰＭＯＳトランジスタのゲートと、前記第２のＰＭＯＳトランジスタのゲートと接続し、
前記第２のＰＮＰトランジスタのベースには、前記第１のＮＰＮトランジスタの第２のエミッタ電圧の上限を決める電圧が印加され、前記第１のＮＰＮトランジスタのエミッタは、前記第３の抵抗の一端と接続し、
前記第２のＰＭＯＳトランジスタのドレインは、前記コンパレータの正側入力端子と、前記コンデンサの一端と、前記第１のＮＭＯＳトランジスタのドレインと、前記スロープ生成回路の入力端と接続し、前記コンパレータの負側入力端子には前記閾値電圧が印加し、
前記第１、第２のＰＮＰトランジスタのコレクタと、前記第３の抵抗の他端と、前記コンデンサの他端と、前記第１のＮＭＯＳトランジスタのソースとは、グランドに接続する、
ことを特徴とする請求項２記載のスイッチング電源装置の制御回路。
【請求項４】
前記スロープ生成回路は、
前記三角波電圧をベースで受ける第４のトランジスタと、
前記第４のトランジスタに流れる電流を供給するための第２の電流源と、
前記第４のトランジスタのエミッタ電圧をベースで受ける第５のトランジスタと、
前記第５のトランジスタのエミッタ電圧が印加されて電流が流れる前記第１の抵抗と、
ミラー比に応じて該電流を複製した電流を出力する第２のカレントミラー回路と、
一端には前記分圧電圧が印加され、他端から前記スロープ電圧が出力される前記第２の抵抗と、
前記第２のカレントミラー回路から出力された前記複製した電流をさらに複製した前記スロープ補償電流を前記第２の抵抗の他端から流す第３のカレントミラー回路と、
を有することを特徴とする請求項１記載のスイッチング電源装置の制御回路。
【請求項５】
前記第４のトランジスタは、第３のＰＮＰトランジスタであり、前記第５のトランジスタは、第２のＮＰＮトランジスタであり、前記第２のカレントミラー回路は、第３のＰＭＯＳトランジスタと、第４のＰＭＯＳトランジスタとで形成され、前記第３のカレントミラー回路は、第２のＮＭＯＳトランジスタと、第３のＮＭＯＳトランジスタとで形成され、
前記第３のＰＮＰトランジスタのベースには、前記三角波電圧が印加され、
前記第２の電流源の入力端は、電源と、前記第３のＰＭＯＳトランジスタのソースと、前記第４のＰＭＯＳトランジスタのソースと接続し、
前記第２の電流源の出力端は、前記第３のＰＮＰトランジスタのエミッタと、前記第２のＮＰＮトランジスタのベースに接続し、
前記第２のＮＰＮトランジスタのコレクタは、前記第３のＰＭＯＳトランジスタのドレインと、前記第３のＰＭＯＳトランジスタのゲートと、前記第４のＰＭＯＳトランジスタのゲートと接続し、
前記第２のＮＰＮトランジスタのエミッタは、前記第１の抵抗の一端に接続し、
前記第４のＰＭＯＳトランジスタのドレインは、前記第３のＮＭＯＳトランジスタのドレインと、前記第２のＮＭＯＳトランジスタのゲートと、前記第３のＮＭＯＳトランジスタのゲートと接続し、
前記第２の抵抗の一端には、前記分圧電圧が印加され、前記第２のＮＭＯＳトランジスタのドレインは、前記第２の抵抗の他端に接続し、
前記第３のＰＮＰトランジスタのコレクタと、前記第１の抵抗の他端と、前記第２のＮＭＯＳトランジスタのソースと、前記第３のＮＭＯＳトランジスタのソースと、はグランドに接続する、
ことを特徴とする請求項４記載のスイッチング電源装置の制御回路。
【請求項６】
トランスのインダクタ電流をフィードバックして定電圧化を図る電流モード制御のスイッチング電源装置のスロープ補償を行うスロープ生成回路において、
前記トランスの２次側出力からフィードバックされたフィードバック電圧に応じた電圧信号から生成された電流信号に比例する充電電流でコンデンサが充電され、前記コンデンサが充電されることにより生成される所定の発振周波数のクロック信号に同期した三角波電圧を受信して、前記三角波電圧を第１の抵抗で変換した電流から、カレントミラー回路によりスロープ補償原電流を生成するスロープ補償原電流生成回路と、
前記カレントミラー回路とは別のカレントミラー回路により前記スロープ補償原電流を複写してスロープ補償電流を生成し、第２の抵抗により前記スロープ補償電流から電圧への変換および該電圧の前記フィードバック電圧が分圧された分圧電圧からの減算を行ってスロープ電圧を生成する電圧減算回路と、
を有することを特徴とするスロープ生成回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、スイッチング電源装置の制御回路およびスロープ生成回路に関する。
【背景技術】
【０００２】
電源装置として、出力電圧とともにトランスのインダクタ電流をフィードバックして出力電圧の定電圧化を図る電流モード制御のスイッチング電源装置が広く使用されている。電流モード制御のスイッチング電源装置では、電流モード制御用パルス信号のサブハーモニック発振を抑制して、出力電圧の安定化を図っている。
【０００３】
サブハーモニック発振とは、スイッチング素子として使用するパワートランジスタを５０％以上のデューティサイクルで動作させた場合に、スイッチング周波数より低い周波数の発振が発生する現象である。
【０００４】
その発生メカニズムは、パワートランジスタと直列に接続されたトランスに流れるインダクタ電流のスイッチング周期における初期値と最終値が、インダクタ電流の上昇と下降との整合がとれずに時間を追ってずれていくものである。
【０００５】
このずれの絶対値は、徐々に大きくなり、その後何周期か経過したときに小さくなる。そして、このずれの増減が繰り返されて低周波の発振を起こす。
サブハーモニック発振を抑制するために、インダクタ電流の上昇スロープおよび下降スロープのずれをスロープ電圧によって補正するスロープ補償が行われる。
【０００６】
例えば、スロープ補償の従来技術として、整流した出力電圧を電圧検出部で検出し、スロープ生成回路が電圧検出部から出力された電圧検出信号からスロープ補償信号を減算する技術が提案されている（例えば、特許文献１）。このようなスロープ補償の従来技術について、以下説明する。
【０００７】
図８は電流モード制御のスイッチング電源装置の構成例を示す図である。スイッチング電源装置１００は、ブリッジダイオードＢＤ１、コンデンサＣ１１〜Ｃ１３、抵抗Ｒ２１〜Ｒ２３、ダイオードＤ１、Ｄ２、トランスＴ１、スイッチング素子ＰＴ１、フォトカプラＰＣ１、制御回路１０および電圧検出回路１２０を備える。
【０００８】
なお、スイッチング素子ＰＴ１には、ＮＭＯＳトランジスタが使用されている。また、トランスＴ１は、１次巻線Ｔｎ１、２次巻線Ｔｎ２を含み、さらに補助巻線Ｔｎ３を有している。
【０００９】
回路素子の接続関係について、ブリッジダイオードＢＤ１の２つの入力端子は、ＡＣ電圧源ａ１に接続する。ブリッジダイオードＢＤ１の一方の出力端子は、コンデンサＣ１１の正極側端子と、トランスＴ１の１次巻線Ｔｎ１の一端に接続する。
【００１０】
ブリッジダイオードＢＤ１の他方の出力端子は、コンデンサＣ１１の負極側端子、抵抗Ｒ２２の一端、制御回路１０の接地端子ＧＮＤ、フォトカプラＰＣ１のフォトトランジスタのエミッタ、コンデンサＣ１２の負極側端子およびトランスＴ１の補助巻線Ｔｎ３の一端に接続する。
【００１１】
制御回路１０の出力端子ＯＵＴは、抵抗Ｒ２１の一端に接続し、抵抗Ｒ２１の他端は、スイッチング素子ＰＴ１のゲートに接続する。スイッチング素子ＰＴ１のドレインは、トランスＴ１の１次巻線Ｔｎ１の他端に接続し、スイッチング素子ＰＴ１のソースは、抵抗Ｒ２２の他端と、抵抗Ｒ２３の一端と接続する。抵抗Ｒ２３の他端は、制御回路１０の電流検出端子ＣＳに接続する。
【００１２】
制御回路１０の電源端子ＶＣＣは、コンデンサＣ１２の正極側端子と、ダイオードＤ１のカソードと接続し、ダイオードＤ１のアノードは、トランスＴ１の補助巻線Ｔｎ３の他端に接続する。制御回路１０のフィードバック端子ＦＢは、フォトカプラＰＣ１のフォトトランジスタのコレクタに接続する。
【００１３】
トランスＴ１の２次巻線Ｔｎ２の一端は、ダイオードＤ２のアノードに接続し、ダイオードＤ２のカソードは、コンデンサＣ１３の正極側端子、出力端子ｂ１および電圧検出回路１２０の一方の電圧検出端子に接続する。
【００１４】
トランスＴ１の２次巻線Ｔｎ２の他端は、コンデンサＣ１３の負極側端子、出力端子ｂ２および電圧検出回路１２０の他方の電圧検出端子に接続する。出力端子ｂ１、ｂ２は、負荷２に接続する。フォトカプラＰＣ１のフォトダイオードのカソードおよびアノードは、電圧検出回路１２０の電圧検出信号出力端子にそれぞれ接続する。
【００１５】
ここで、スイッチング電源装置１００は、フライバック型のＤＣ／ＤＣコンバータとして構成され、トランスＴ１の１次側に流れる電流をスイッチング素子ＰＴ１によりオン・オフすることにより、トランスＴ１の２次側に発生した脈流を整流して負荷に出力する。
【００１６】
スイッチング電源装置１００では、商用交流をブリッジダイオードＢＤ１により全波整流し、その全波整流した電圧をコンデンサＣ１１により平滑してトランスＴ１の１次側巻線Ｔｎ１と、スイッチング素子ＰＴ１との直列回路に供給する。
【００１７】
そして、半導体集積回路からなる制御回路１０により、スイッチング素子ＰＴ１をオン・オフすることで、トランスＴ１の２次側巻線Ｔｎ２に発生した脈流をダイオードＤ２およびコンデンサＣ１３により整流・平滑して負荷２に供給する。
【００１８】
また、負荷２への出力電圧は、電圧検出回路１２０で検出され、その検出信号がフォトカプラＰＣ１を介してフィードバックされ、制御回路１０のフィードバック端子ＦＢに入力される。
【００１９】
制御回路１０にはフィードバック端子ＦＢの他に、電源電圧が入力される電源端子ＶＣＣ、ＧＮＤレベルの接地端子ＧＮＤ、ＰＷＭ（Pulse Width Modulation）信号の出力端子ＯＵＴおよび電流検出信号が入力される電流検出端子ＣＳが設けられている。
【００２０】
電源端子ＶＣＣには、トランスＴ１の補助巻線Ｔｎ３の出力をダイオードＤ１およびコンデンサＣ１２により整流・平滑した直流電圧が入力される。電流検出端子ＣＳには、スイッチング素子ＰＴ１に流れる電流を、電流検出抵抗Ｒ２２により電圧に変換した電流検出信号が抵抗Ｒ２３を介して入力される。出力端子ＯＵＴは、スイッチング素子ＰＴ１をスイッチングさせるためのＰＷＭ信号を出力する。
【００２１】
図９は図８に示す制御回路１０の概略全体構成例を示す図である。制御回路１０のフィードバック端子ＦＢ、電流検出端子ＣＳおよび出力端子ＯＵＴ周辺の内部構成の一例を示している。
【００２２】
制御回路１０は、フィードバック回路１１、発振器回路１２、スロープ生成回路１３、ＰＷＭコンパレータ２１、ＲＳフリップフロップ２２およびバッファ２３を備える。また、フィードバック回路１１は、抵抗Ｒ１０、Ｒ３１〜Ｒ３４、ダイオードＤ１、Ｄ２およびトランジスタＴｒ０を含む。なお、図９に示すフィードバック回路１１の内部は、回路の一部のみを示しており、詳細構成は後述する。また、フィードバック回路１１内のダイオードは、実際はトランジスタで構成される（後述）。
【００２３】
ここで、ＰＷＭコンパレータ２１の正側入力端子は、電流検出端子ＣＳに接続して、電流検出信号電圧ＶＣＳが入力され、ＰＷＭコンパレータ２１の負側入力端子には、スロープ電圧Ｖ＿ｓｌｏｐｅが入力される。
【００２４】
ＲＳフリップフロップ２２のリセット端子Ｒは、ＰＷＭコンパレータ２１の出力端子に接続され、ＲＳフリップフロップ２２のセット端子Ｓには、クロック信号ｃｋが入力される。
【００２５】
ＲＳフリップフロップ２２の出力端子Ｑは、バッファ２３の入力端子に接続され、バッファ２３の出力端子は、出力端子ＯＵＴに接続される。出力端子ＯＵＴからは、スイッチング素子ＰＴ１をスイッチングするための駆動信号ＶＯＵＴが出力される。
【００２６】
図１０はスイッチング電源装置における出力電圧の安定化制御を説明するための図である。横軸は時間、縦軸は電圧である。
〔Ｓ１〕発振器回路１２は、一定周期のクロック信号ｃｋを出力する。
【００２７】
〔Ｓ１ａ〕クロック信号ｃｋでセットされたＲＳフリップフロップ２２の出力端子Ｑからの信号は、駆動信号ＶＯＵＴとしてバッファ２３を介して出力端子ＯＵＴから出力される。
【００２８】
〔Ｓ２〕駆動信号ＶＯＵＴによってスイッチング素子ＰＴ１がオンすると（ＶＯＵＴ＝Ｈ）、トランスＴ１の１次側巻線Ｔｎ１に電流が流れ、電流検出端子ＣＳに印加される電流検出信号電圧ＶＣＳは増加する。
【００２９】
〔Ｓ３〕スロープ生成回路１３は、クロック信号ｃｋに同期して、フィードバック端子ＦＢに印加されるフィードバック端子電圧ＶＦＢから、スロープ電圧Ｖ＿ｓｌｏｐｅを生成する。なお、スロープ電圧Ｖ＿ｓｌｏｐｅは、フィードバック端子電圧ＶＦＢから生成される電圧Ｖｒから徐々に低下する電圧となる。
【００３０】
〔Ｓ４〕ＰＷＭコンパレータ２１は、スロープ電圧Ｖ＿ｓｌｏｐｅと、電流検出信号電圧ＶＣＳとを比較し、電流検出信号電圧ＶＣＳがスロープ電圧Ｖ＿ｓｌｏｐｅに達するとＨレベルの信号を出力する。
【００３１】
〔Ｓ５〕ＰＷＭコンパレータ２１から出力されたＨレベル信号でＲＳフリップフロップ２２をリセットし、出力端子ＯＵＴからの駆動信号ＶＯＵＴがＬレベルになると、スイッチング素子ＰＴ１はオフする（ＶＯＵＴ＝Ｌ）。このとき電流検出信号電圧ＶＣＳは０Ｖになり、ＰＷＭコンパレータ２１の出力もＬレベルになる。
【００３２】
以降、一定周期のクロック信号ｃｋでこの動作を繰り返し、負荷２に応じてフィードバック端子電圧ＶＦＢが変わることで、駆動信号ＶＯＵＴのデューティを変化させてスイッチング素子ＰＴ１のスイッチングを制御する。これにより、スイッチング電源装置の出力電圧が設定値になるように制御される。
【００３３】
次にスロープ生成回路にオペアンプを使う従来の制御回路について説明する。図１１、図１２はその制御回路の構成例を示す図である。制御回路１０は、フィードバック回路１１、発振器回路１２およびスロープ生成回路１３を備える。図１１に、フィードバック回路１１および発振器回路１２を示し、図１２に、スロープ生成回路１３を示す。なお、以下、抵抗を表す符号は、当該抵抗の抵抗値としても適用される。
【００３４】
フィードバック回路１１は、抵抗Ｒ０、Ｒ１、Ｒ２、Ｒ１０、Ｒ３１〜Ｒ３４、トランジスタＴｒ０、Ｔｒ１、Ｔｒ１０、ＮＭＯＳトランジスタＮ１、ＰＭＯＳトランジスタＰ１、Ｐ２および電流源Ｉ１を含む。
【００３５】
なお、トランジスタＴｒ０、Ｔｒ１、Ｔｒ１０には、ＮＰＮトランジスタが使用されている。また、電流源Ｉ１は、例えば、１μＡの定電流源である。
発振器回路１２は、抵抗Ｒ３、コンデンサＣ１、Ｃ２、トランジスタＴｒ２〜Ｔｒ４、ＮＭＯＳトランジスタＮ２、Ｎ３、ＰＭＯＳトランジスタＰ３〜Ｐ７、電流源Ｉ２、コンパレータｃｏｍｐ１、ｃｏｍｐ２およびＲＳフリップフロップＩＣ１を含む。
【００３６】
なお、トランジスタＴｒ２、Ｔｒ４には、ＰＮＰトランジスタが使用され、トランジスタＴｒ３には、ＮＰＮトランジスタが使用されている。また、電流源Ｉ２は、例えば、１μＡの定電流源である。
【００３７】
スロープ生成回路１３は、抵抗Ｒ４、Ｒ５、コンデンサＣ３、トランジスタＴｒ５〜Ｔｒ８、ＮＭＯＳトランジスタＮ４、Ｎ５、ＰＭＯＳトランジスタＰ８、電流源Ｉ３〜Ｉ６および電圧減算回路１３ａを含む。また、電圧減算回路１３ａは、抵抗Ｒ１１〜Ｒ１４およびオペアンプＯＰ１を含む。
【００３８】
なお、トランジスタＴｒ６には、ＮＰＮトランジスタが使用され、トランジスタＴｒ５、Ｔｒ７、Ｔｒ８には、ＰＮＰトランジスタが使用されている。また、電流源Ｉ３は、例えば、５μＡの定電流源であり、電流源Ｉ４〜Ｉ６は、例えば、２０μＡの定電流源である。
【００３９】
次に制御回路１０の回路素子の接続関係について説明する。トランジスタＴｒ１０のコレクタは、電源端子ＶＣＣに接続し、トランジスタＴｒ１０のエミッタは、抵抗Ｒ１０の一端に接続する。
【００４０】
制御回路１０の内部電源ＶＤＤ（５Ｖ）につながる電源ラインＬ１は、トランジスタＴｒ１０のベース、電流源Ｉ１〜Ｉ６の入力端、ＰＭＯＳトランジスタＰ１〜Ｐ４、Ｐ６のソースおよびトランジスタＴｒ６のコレクタに接続する。
【００４１】
抵抗Ｒ１０の他端は、フィードバック端子ＦＢ、トランジスタＴｒ０のベース、トランジスタＴｒ０のコレクタおよび抵抗Ｒ０の一端に接続し、抵抗Ｒ０の他端は、ＮＭＯＳトランジスタＮ１のドレインに接続する。
【００４２】
トランジスタＴｒ０のエミッタは、抵抗Ｒ３１の一端に接続し、抵抗Ｒ３１の他端は、抵抗Ｒ３２の一端に接続する。抵抗Ｒ３２の他端は、抵抗Ｒ３３の一端に接続し、抵抗Ｒ３３の他端は、抵抗Ｒ３４の一端と、トランジスタＴｒ８のベースと接続する。
【００４３】
ＮＭＯＳトランジスタＮ１のゲートは、電流源Ｉ１の出力端、ＰＭＯＳトランジスタＰ１のドレイン、ＰＭＯＳトランジスタＰ１、Ｐ２のゲートおよびトランジスタＴｒ１のコレクタに接続する。ＮＭＯＳトランジスタＮ１のバックゲートはＧＮＤに接続する。
【００４４】
ＮＭＯＳトランジスタＮ１のソースは、トランジスタＴｒ１のベースに接続し、トランジスタＴｒ１のエミッタは、抵抗Ｒ１、Ｒ２の一端に接続する。ＰＭＯＳトランジスタＰ２のドレインは、抵抗Ｒ２の他端と、トランジスタＴｒ２のベースと接続する。
【００４５】
電流源Ｉ２の出力端は、トランジスタＴｒ２、Ｔｒ４のエミッタおよびトランジスタＴｒ３のベースに接続する。トランジスタＴｒ４のベースには、電圧Ｖａ（例えば、２．５Ｖ）が印加される。トランジスタＴｒ３のコレクタは、ＰＭＯＳトランジスタＰ３のドレインと、ＰＭＯＳトランジスタＰ３、Ｐ４、Ｐ６のゲートと接続する。
【００４６】
トランジスタＴｒ３のエミッタは、抵抗Ｒ３の一端に接続し、ＰＭＯＳトランジスタＰ４のドレインは、ＰＭＯＳトランジスタＰ５のソースに接続し、ＰＭＯＳトランジスタＰ６のドレインは、ＰＭＯＳトランジスタＰ７のソースに接続する。
【００４７】
ＰＭＯＳトランジスタＰ５のドレインは、コンパレータｃｏｍｐ１の正側入力端子、コンデンサＣ１の一端およびＮＭＯＳトランジスタＮ２のドレインに接続する。
コンパレータｃｏｍｐ１の負側入力端子は、電圧Ｖｂ（例えば、２．５Ｖ）が印加され、コンパレータｃｏｍｐ１の出力端子は、ＲＳフリップフロップＩＣ１のセット端子Ｓに接続する。
【００４８】
ＰＭＯＳトランジスタＰ７のドレインは、コンパレータｃｏｍｐ２の正側入力端子、コンデンサＣ２の一端およびＮＭＯＳトランジスタＮ３のドレインに接続する。
コンパレータｃｏｍｐ２の負側入力端子は、電圧Ｖｃ（例えば、０．６Ｖ）が印加され、コンパレータｃｏｍｐ２の出力端子は、ＲＳフリップフロップＩＣ１のリセット端子Ｒに接続する。
【００４９】
ＲＳフリップフロップＩＣ１の出力端子Ｑは、ＰＭＯＳトランジスタＰ５、Ｐ８のゲートと、ＮＭＯＳトランジスタＮ２、Ｎ４、Ｎ５のゲートと接続する。ＲＳフリップフロップＩＣ１の出力端子（反転出力端子）Ｑｎは、ＰＭＯＳトランジスタＰ７のゲートと、ＮＭＯＳトランジスタＮ３のゲートと接続する。
【００５０】
ＰＭＯＳトランジスタＰ８のソースは、電流源Ｉ３の出力端に接続し、ＰＭＯＳトランジスタＰ８のドレインは、ＮＭＯＳトランジスタＮ４のドレイン、コンデンサＣ３の一端およびトランジスタＴｒ５のベースに接続する。ＮＭＯＳトランジスタＮ４のソースは、コンデンサＣ３の他端と、ＧＮＤと接続する。
【００５１】
トランジスタＴｒ５のエミッタは、電流源Ｉ４の出力端と、トランジスタＴｒ６のベースと接続する。トランジスタＴｒ６のエミッタは、抵抗Ｒ４の一端に接続し、抵抗Ｒ４の他端は、ＮＭＯＳトランジスタＮ５のドレイン、トランジスタＴｒ７のベースおよび抵抗Ｒ５の一端に接続する。
【００５２】
トランジスタＴｒ７のエミッタは、電流源Ｉ５の出力端と、抵抗Ｒ１１の一端と接続し、トランジスタＴｒ８のエミッタは、電流源Ｉ６の出力端と、抵抗Ｒ１２の一端と接続する。
【００５３】
抵抗Ｒ１１の他端は、オペアンプＯＰ１の負側入力端子と、抵抗Ｒ１３の一端と接続し、抵抗Ｒ１２の他端は、抵抗Ｒ１４の一端と、オペアンプＯＰ１の正側入力端子と接続し、抵抗Ｒ１３の他端は、オペアンプＯＰ１の出力端に接続する。
【００５４】
制御回路１０のＧＮＤにつながる接地ラインＬ２は、抵抗Ｒ３４、Ｒ１、Ｒ３、Ｒ５、Ｒ１４の他端、トランジスタＴｒ２、Ｔｒ４、Ｔｒ５、Ｔｒ７、Ｔｒ８のコレクタ、コンデンサＣ１、Ｃ２の他端およびＮＭＯＳトランジスタＮ２、Ｎ３、Ｎ５のソースに接続する。
【００５５】
ここで、制御回路１０のフィードバック端子ＦＢに印加されるフィードバック端子電圧ＶＦＢと、発振器回路１２で生成されるクロック信号ｃｋの周波数との関係について説明する。フィードバック端子電圧ＶＦＢが０Ｖから増加していく際、フィードバック端子電圧ＶＦＢが０．７Ｖからクロック信号ｃｋの周波数が上昇し始め、フィードバック端子電圧ＶＦＢが１．１５Ｖに達すると、クロック信号ｃｋの周波数が６０ｋＨｚになる。クロック信号ｃｋの周波数が上昇する傾きは、１３２ｋＨｚ／Ｖである。また、フィードバック端子電圧ＶＦＢが１．１５Ｖ以上になると、周波数の上昇は停止し、クロック信号ｃｋの周波数は、６０ｋＨｚで一定になる。
【００５６】
次にフィードバック回路１１の動作について説明する。フィードバック回路１１では、トランジスタＴｒ１のベースに電流を入力して、トランジスタＴｒ１をオンさせ、トランジスタＴｒ１のエミッタに接続される抵抗Ｒ１、Ｒ２を通じて電圧を出力するようにする。
【００５７】
なお、フィードバック端子ＦＢからトランジスタＴｒ１のベースに電流を引き込みすぎないように、フィードバック端子ＦＢと、トランジスタＴｒ１のベースとの間に、抵抗Ｒ０およびＮＭＯＳトランジスタＮ１が挿入されている。
【００５８】
抵抗Ｒ０およびＮＭＯＳトランジスタＮ１は、トランジスタＴｒ１のベースに流れ込むベース電流を制限する役目を果たす。また、トランジスタＴｒ１は、ベース電流が小さくても、ｈＦＥ（電流増幅率）が十分高ければ、エミッタから電流を出力できる。ベース電流が小さいので、フィードバック端子ＦＢから電流を引き込むことによるフィードバック端子ＦＢの電圧への影響は無視できるものとなる。また、フィードバック端子ＦＢの電圧からトランジスタＴｒ１のベース電圧までの電圧ドロップも無視できるものとなる。
【００５９】
ここで、抵抗Ｒ０とＮＭＯＳトランジスタＮ１でベース電流が制限されたトランジスタＴｒ１がオンした場合、トランジスタＴｒ１がエミッタフォロワ回路を構成しているので、トランジスタＴｒ１のエミッタ電圧、すなわち、抵抗Ｒ１、Ｒ２の分圧点であるノードｎ０の電位は（ＶＦＢ−Ｖｂｅ）になる。ＶＦＢは、フィードバック端子ＦＢに印加される入力電圧、Ｖｂｅは、トランジスタのベースエミッタ間電圧である。
【００６０】
そして、ノードｎ０の電位が（ＶＦＢ−Ｖｂｅ）になると同時に、ＰＭＯＳトランジスタＰ１に電流が流れる。また、ＰＭＯＳトランジスタＰ１、Ｐ２は、カレントミラー回路を形成しているから、ＰＭＯＳトランジスタＰ１に電流が流れると、ＰＭＯＳトランジスタＰ２にも電流が流れる。
【００６１】
これによって、電圧（ＶＦＢ−Ｖｂｅ）が抵抗比（（Ｒ１＋Ｒ２）／Ｒ１）に応じて増幅し、フィードバック回路１１からは、電圧信号（（Ｒ１＋Ｒ２）／Ｒ１）・（ＶＦＢ−Ｖｂｅ）が出力され、発振器回路１２のトランジスタＴｒ２のベースに印加されることになる。
【００６２】
なお、厳密には、抵抗Ｒ１に流れる電流は、ＰＭＯＳトランジスタＰ１に流れる電流と、ＰＭＯＳトランジスタＰ２に流れる電流との和になり、また抵抗Ｒ２に流れる電流は、ＰＭＯＳトランジスタＰ２に流れる電流となるため、抵抗Ｒ１、Ｒ２それぞれに流れる電流には差が生じる。この差を無視できる程度にＰＭＯＳトランジスタＰ１に流れる電流よりＰＭＯＳトランジスタＰ２に流れる電流を充分大きくしておく必要があり、ＰＭＯＳトランジスタＰ１とＰＭＯＳトランジスタＰ２のミラー比を大きくしている。例えば、（ＰＭＯＳトランジスタＰ１に流れる電流）：（ＰＭＯＳトランジスタＰ２に流れる電流）＝１：１２のミラー比とする。
【００６３】
なお、電流源Ｉ１は、例えば、１μＡを流す定電流源であって、トランジスタＴｒ１がオンしたときに、ＰＭＯＳトランジスタＰ１に電流が流れ始めるためのドライブ電流源となる。
【００６４】
上記のような構成によって、フィードバック回路１１は、フィードバック端子電圧ＶＦＢに応じた、倍率が（（Ｒ１＋Ｒ２）／Ｒ１）の電圧、すなわち、（（Ｒ１＋Ｒ２）／Ｒ１）・（ＶＦＢ−Ｖｂｅ）を出力する。
【００６５】
次に発振器回路１２の動作について説明する。発振器回路１２において、まず、トランジスタＴｒ２と、トランジスタＴｒ３との関連を見ると、トランジスタＴｒ２がエミッタフォロワ回路を構成しているため、バイアスされたトランジスタＴｒ２のエミッタ電圧（（Ｒ１＋Ｒ２）／Ｒ１）・（ＶＦＢ−Ｖｂｅ）＋Ｖｂｅが、トランジスタＴｒ３のベースに印加される。
【００６６】
トランジスタＴｒ３もエミッタフォロワ回路を構成しているため、これにより、トランジスタＴｒ３のエミッタ電圧は、｛（（Ｒ１＋Ｒ２）／Ｒ１）・（ＶＦＢ−Ｖｂｅ）＋Ｖｂｅ｝−Ｖｂｅとなる。すなわち、トランジスタＴｒ３のエミッタ電圧は、（（Ｒ１＋Ｒ２）／Ｒ１）・（ＶＦＢ−Ｖｂｅ）となり、フィードバック回路１１の出力と同じ電圧となる（トランジスタＴｒ２、Ｔｒ３は、Ｖｂｅを相殺させるためのバッファの役目を果たしている）。
【００６７】
一方、トランジスタＴｒ４は、トランジスタＴｒ３のエミッタ電圧の上限を電圧Ｖａに制限する役目を果たすものである。トランジスタＴｒ３もエミッタフォロワ回路を構成していて、トランジスタＴｒ４が、トランジスタＴｒ２と、トランジスタＴｒ３との間に接続されているため、トランジスタＴｒ３のベース電圧は、トランジスタＴｒ４のベース電圧Ｖａと、ベースエミッタ間電圧Ｖｂｅとの和（Ｖａ＋Ｖｂｅ）によってクランプされる。
【００６８】
したがって、トランジスタＴｒ３のエミッタ電圧Ｖｅは、トランジスタＴｒ２のベース電圧、またはトランジスタＴｒ４のベース電圧の小さい方となる。すなわち、トランジスタＴｒ２のベース電圧は、上述のフィードバック回路１１の出力電圧であり、トランジスタＴｒ４のベース電圧Ｖａを２．５Ｖとすれば、トランジスタＴｒ３のエミッタ電圧Ｖｅは、以下の式（１）のように表せる。なお、ｍｉｎ｛ａ，ｂ｝は、ａまたはｂの内、いずれか小さい値が選択されることを示す。
【００６９】
【数１】
0006680010.tif 000002
【００７０】
これより、抵抗Ｒ３に流れる電流ＩＲ３は、式（２）となる。なお、トランジスタＴｒ３のエミッタ電流とコレクタ電流とが同じとすると、電流ＩＲ３は、ＰＭＯＳトランジスタＰ３にも流れる。
【００７１】
【数２】
0006680010.tif 000003
【００７２】
一方、発振器回路１２では、Ｖ−Ｉ変換（電圧−電流変換）を行って得られた電流ＩＲ３を、ＰＭＯＳトランジスタＰ３、Ｐ４、Ｐ６のカレントミラー回路で１／Ｍ倍（Ｍ＝１、２、・・・）にした電流（充電電流）を用いて、コンデンサＣ１、Ｃ２を充電することで、クロック信号ｃｋを生成する。
【００７３】
例えば、電流ＩＲ３を、ＰＭＯＳトランジスタＰ３、Ｐ４、Ｐ６のカレントミラー回路で１／４にした電流を用いてコンデンサを充電するためには、ＰＭＯＳトランジスタＰ３、Ｐ４、Ｐ６のミラー比は、４：１：１になる。
【００７４】
図１３は発振器回路の動作波形を示す図である。横軸は時間、縦軸は電圧である。なお、コンパレータｃｏｍｐ１の負側入力端子（−）に印加される電圧Ｖｂを２．５Ｖ、コンパレータｃｏｍｐ２の負側入力端子（−）に印加される電圧Ｖｃを０．６Ｖ、ＶＤＤ電圧を５Ｖとして以下説明する。
【００７５】
電圧Ｖｏｓｃ１は、図１１に示す発振器回路１２内のノードｎ１における電圧であり、コンデンサＣ１の充電電圧になる。なお、ノードｎ１は、ＰＭＯＳトランジスタＰ５のドレイン、コンパレータｃｏｍｐ１の正側入力端子（＋）、コンデンサＣ１の一端およびＮＭＯＳトランジスタＮ２のドレインに接続している箇所である。
【００７６】
コンデンサＣ１が一定電流で充電される場合、時間ｄｔ１を、コンデンサＣ１を初期値０Ｖで充電を開始してから、その充電電圧Ｖｏｓｃ１が電圧２．５Ｖになるまでの時間とする。
【００７７】
また、コンパレータｃｏｍｐ１の正側入力端子（＋）には、電圧Ｖｏｓｃ１が入力し、負側入力端子（−）には、２．５Ｖが入力しているので、コンパレータｃｏｍｐ１は、電圧Ｖｏｓｃ１が２．５Ｖになったときだけ、Ｈレベルの信号を出力する。
【００７８】
このように、コンパレータｃｏｍｐ１の出力端子からは、ＬレベルとＨレベルを繰り返す、図１３に示すようなパルス状の波形の電圧ｃｏｍｐ１ｏｕｔが出力される。
一方、電圧Ｖｏｓｃ２は、図１１に示す発振器回路１２内のノードｎ２における電圧であり、コンデンサＣ２の充電電圧になる。なお、ノードｎ２は、ＰＭＯＳトランジスタＰ７のドレイン、コンパレータｃｏｍｐ２の正側入力端子（＋）、コンデンサＣ２の一端およびＮＭＯＳトランジスタＮ３のドレインに接続している箇所である。
【００７９】
コンデンサＣ２が一定電流で充電される場合、時間ｄｔ２を、コンデンサＣ２を初期値０Ｖで充電を開始してから、その充電電圧Ｖｏｓｃ２が電圧０．６Ｖになるまでの時間とする。
【００８０】
また、コンパレータｃｏｍｐ２の正側入力端子（＋）には、電圧Ｖｏｓｃ２が入力し、負側入力端子（−）には、０．６Ｖが入力しているので、コンパレータｃｏｍｐ２は、電圧Ｖｏｓｃ２が０．６Ｖになったときだけ、Ｈレベルの信号を出力する。
【００８１】
このように、コンパレータｃｏｍｐ２の出力端子からは、ＬレベルとＨレベルを繰り返す、図１３に示すようなパルス状の波形の電圧ｃｏｍｐ２ｏｕｔが出力される。
一方、コンパレータｃｏｍｐ１の出力信号ｃｏｍｐ１ｏｕｔは、ＲＳフリップフロップＩＣ１のセット端子Ｓに入力し、コンパレータｃｏｍｐ２の出力信号ｃｏｍｐ２ｏｕｔは、ＲＳフリップフロップＩＣ１のリセット端子Ｒに入力している。
【００８２】
そして、ＲＳフリップフロップＩＣ１の出力信号を用い、下述の制御をすることで、コンパレータｃｏｍｐ１の出力信号ｃｏｍｐ１ｏｕｔと、コンパレータｃｏｍｐ２の出力信号ｃｏｍｐ２ｏｕｔとは、同時にＨレベルにならないようにして発振動作させている。以下その発振動作を説明する。
【００８３】
コンデンサＣ１の充電時間ｄｔ１では、ＲＳフリップフロップＩＣ１の出力端子ＱからＬレベルが出力し、ＲＳフリップフロップＩＣ１の出力端子ＱｎからＨレベルが出力する。
【００８４】
この場合、ＲＳフリップフロップＩＣ１の出力端子ＱがＬレベルであるから、ＰＭＯＳトランジスタＰ５はオン、ＮＭＯＳトランジスタＮ２はオフし、コンデンサＣ１は、ＰＭＯＳトランジスタＰ５を流れてきた充電電流で充電される。
【００８５】
また、ＲＳフリップフロップＩＣ１の出力端子ＱｎがＨレベルであるから、ＰＭＯＳトランジスタＰ７はオフ、ＮＭＯＳトランジスタＮ３はオンし、コンデンサＣ２は、放電される。
【００８６】
一方、コンデンサＣ２の充電時間ｄｔ２では、ＲＳフリップフロップＩＣ１の出力端子ＱからＨレベルが出力し、ＲＳフリップフロップＩＣ１の出力端子ＱｎからＬレベルが出力する。
【００８７】
この場合、ＲＳフリップフロップＩＣ１の出力端子ＱがＨレベルであるから、ＰＭＯＳトランジスタＰ５はオフ、ＮＭＯＳトランジスタＮ２はオンし、コンデンサＣ１は、放電される。
【００８８】
また、ＲＳフリップフロップＩＣ１の出力端子ＱｎがＬレベルであるから、ＰＭＯＳトランジスタＰ７はオン、ＮＭＯＳトランジスタＮ３はオフし、コンデンサＣ２は、ＰＭＯＳトランジスタＰ７を流れてきた充電電流で充電される。
【００８９】
このように、時間帯ｄｔ１では、コンデンサＣ１が充電され、コンデンサＣ２が放電される。また、時間帯ｄｔ２では、コンデンサＣ１が放電され、コンデンサＣ２が充電される。このような充放電が繰り返されることにより、図１３に示すような周波数のクロック信号ｃｋが生成される。
【００９０】
以下、上記の発振周波数の生成動作について数式を用いて説明する。コンデンサＣ１、Ｃ２を共に充電する充電電流を、電流Ｉｃｈとすれば、電流Ｉｃｈは、カレントミラー回路のミラー比にもとづき、電流ＩＲ３の１／４であり、式（３）となる。
【００９１】
【数３】
0006680010.tif 000004
【００９２】
また、コンデンサの電荷をＱ、容量値をＣ、充電電流をｉ、充電時間をｔ、コンデンサの充電電圧をＶとすれば、ｉ＝ｄＱ／ｄｔ＝ｄ（ＣＶ）／ｄｔ＝Ｃ・ｄＶ／ｄｔである。
よって、コンデンサＣ１の充電に対して、以下の式（４ａ）が成り立ち、コンデンサＣ２の充電に対して、以下の式（４ｂ）が成り立つ。
【００９３】
【数４】
0006680010.tif 000005
【００９４】
発振器回路１２の出力であるクロック信号ｃｋは、コンパレータｃｏｍｐ１の出力でセット、コンパレータｃｏｍｐ２の出力でリセットされるＲＳフリップフロップＩＣ１の出力であり、クロック信号ｃｋの周期ｄｔは、ｄｔ＝ｄｔ１＋ｄｔ２である。
【００９５】
したがって、クロック信号ｃｋの周波数ｆｏｓｃは、式（４ａ）、（４ｂ）にもとづいて、以下の式（５）で算出される。
【００９６】
【数５】
0006680010.tif 000006
【００９７】
次にスロープ生成回路１３の動作について説明する。スロープ生成回路１３内の電圧減算回路１３ａに含まれるオペアンプＯＰ１は、フィードバック回路１１内のノードｎＣにおける電圧から、スロープ生成回路１３内のノードｎＢにおける電圧を減算して、スロープ電圧Ｖ＿ｓｌｏｐｅを生成する。
【００９８】
また、ノードｎＢにおける電圧は、充電時間ｄｔ１の期間にコンデンサＣ３を充電していく過程のノードｎＡの電圧を抵抗Ｒ４、Ｒ５で分圧した電圧である。
なお、ノードｎＡは、ＰＭＯＳトランジスタＰ８のドレイン、トランジスタＴｒ５のベース、ＮＭＯＳトランジスタＮ４のドレインおよびコンデンサＣ３の一端に接続している箇所である。
【００９９】
ノードｎＢは、抵抗Ｒ４、Ｒ５の一端、ＮＭＯＳトランジスタＮ５のドレインおよびトランジスタＴｒ７のベースに接続している箇所であり、ノードｎＣは、抵抗Ｒ３３、Ｒ３４の一端に接続している箇所である。
【０１００】
ここで、ノードｎＡにおける電圧は、電流源Ｉ３の出力電流を５μＡ、コンデンサＣ３の充電を開始してからの時間をｔとすれば、（５μＡ×ｔ）／Ｃ３である。したがって、ノードｎＢにおける電圧は、（（５μＡ×ｔ）／Ｃ３）×（Ｒ５／（Ｒ４＋Ｒ５））となる。なぜならば、トランジスタＴｒ２、Ｔｒ３と同様に、トランジスタＴｒ５、Ｔｒ６はそれぞれエミッタフォロワ回路を構成して、互いのＶｂｅをキャンセルしあうので、ノードｎＡにおける電圧とトランジスタＴｒ６のエミッタ電圧は等しいからである。
【０１０１】
また、ノードｎＣにおける電圧は、フィードバック端子電圧ＶＦＢを、トランジスタＴｒ０のベースエミッタ間電圧Ｖｂｅだけ降下させた電圧に対して、抵抗Ｒ３１〜Ｒ３４で分圧した電圧である。
【０１０２】
すなわち、ノードｎＣにおける電圧は、（ＶＦＢ−Ｖｂｅ）×Ｒ３４／（Ｒ３１＋Ｒ３２＋Ｒ３３＋Ｒ３４）であり、抵抗Ｒ３１〜Ｒ３４すべてを２０ｋΩとすれば、（ＶＦＢ−Ｖｂｅ）／４となる。
【０１０３】
図１４はスロープ生成回路の動作波形を示す図である。横軸は時間、縦軸は電圧である。コンデンサＣ３が０Ｖから一定電流で充電される場合、充電時間ｄｔ１が終了すると、ノードｎＡにおけるＡ電圧は（５μＡ×ｄｔ１）／Ｃ３になる。
【０１０４】
また、ノードｎＡにおけるＡ電圧が０Ｖから最終値の（５μＡ×ｄｔ１）／Ｃ３に向かって上昇するに伴い、ノードｎＢにおけるＢ電圧は、０Ｖから最終値（（５μＡ×ｄｔ１）／Ｃ３）×（Ｒ５／（Ｒ４＋Ｒ５））に向かって上昇する。
【０１０５】
ここで、スロープ電圧Ｖ＿ｓｌｏｐｅの最大値をｍａｘ１（Ｖ＿ｓｌｏｐｅ）とし、スロープ電圧Ｖ＿ｓｌｏｐｅの最小値をｍｉｎ１（Ｖ＿ｓｌｏｐｅ）とする。
コンデンサＣ３の充電に伴ってＢ電圧が０Ｖから（（５μＡ×ｄｔ１）／Ｃ３）×（Ｒ５／（Ｒ４＋Ｒ５））に向かって上昇するにつれて、スロープ電圧Ｖ＿ｓｌｏｐｅは、ｍａｘ１（Ｖ＿ｓｌｏｐｅ）からｍｉｎ１（Ｖ＿ｓｌｏｐｅ）に向かって徐々に低下していく。
【０１０６】
この場合、スロープ電圧Ｖ＿ｓｌｏｐｅの最大値ｍａｘ１（Ｖ＿ｓｌｏｐｅ）は、以下の式（６ａ）であり、スロープ電圧Ｖ＿ｓｌｏｐｅの最小値ｍｉｎ１（Ｖ＿ｓｌｏｐｅ）は、以下の式（６ｂ）である。なお、抵抗Ｒ１１〜Ｒ１４の抵抗値については、Ｒ１１＝Ｒ１２＝Ｒ１３＝Ｒ１４としている。
【０１０７】
【数６】
0006680010.tif 000007
【０１０８】
したがって、時間当たりのスロープ電圧Ｖ＿ｓｌｏｐｅの変化量Ｖａｒは、以下の式（７）で算出される。
【０１０９】
【数７】
0006680010.tif 000008
【０１１０】
なお、フィードバック回路１１の抵抗Ｒ３４に対して、スロープ生成回路１３のトランジスタＴｒ８のベース電流が流れ込むことによる、ノードｎＣの電圧の増加は、トランジスタＴｒ８のベース電流が小さいため影響がないものとして無視している。
【０１１１】
以下、具体的な数値を用いて算出する。Ｒ１＝６０ｋΩ、Ｒ２＝２７０ｋΩ、Ｒ３＝２２４ｋΩ、Ｒ４＝４７５ｋΩ、Ｒ５＝２５ｋΩ、Ｃ１＝Ｃ２＝１５ｐＦ、Ｃ３＝２０ｐＦとする。
【０１１２】
フィードバック回路１１から発振器回路１２への出力電圧（（Ｒ１＋Ｒ２）／Ｒ１）・（ＶＦＢ−Ｖｂｅ）が２．５Ｖ以上になるときのＶＦＢの範囲を求めるために、（（Ｒ１＋Ｒ２）／Ｒ１）・（ＶＦＢ−Ｖｂｅ）≧２．５Ｖに対して上記の数値を代入すると、ＶＦＢ≧１．１５Ｖとなる。
【０１１３】
したがって、ＶＦＢ≧１．１５Ｖのとき、式（５）に対して、上記の数値を代入すると、式（８）のようになって、クロック信号ｃｋの周波数ｆｏｓｃ＝６０ｋＨｚと算出される。
【０１１４】
【数８】
0006680010.tif 000009
【０１１５】
また、このときの時間当たりのスロープ電圧Ｖ＿ｓｌｏｐｅの変化量Ｖａｒは、上記の数値を式（７）に代入すると、式（９）のようになって、Ｖａｒ＝−１０ｍＶ／μｓと算出される。
【０１１６】
【数９】
0006680010.tif 000010
【０１１７】
一方、フィードバック回路１１の出力電圧（（Ｒ１＋Ｒ２）／Ｒ１）・（ＶＦＢ−Ｖｂｅ）が２．５Ｖ以下となるときのＶＦＢの範囲を求めるために、（（Ｒ１＋Ｒ２）／Ｒ１）・（ＶＦＢ−Ｖｂｅ）≦２．５Ｖに上記の数値を代入すると、ＶＦＢ≦１．１５Ｖとなる。
【０１１８】
ここで、微小変化区間のクロック信号ｃｋの周波数ｆｏｓｃの変化幅をΔｆｏｓｃ、微小変化区間のフィードバック端子電圧ＶＦＢの変化幅をΔＶＦＢとすると、ＶＦＢ≦１．１５Ｖのときのクロック信号ｃｋの周波数ｆｏｓｃとフィードバック端子電圧ＶＦＢとの変化率は、Δｆｏｓｃ／ΔＶＦＢとなる。
【０１１９】
したがって、ＶＦＢ≦１．１５Ｖのとき、式（５）に対して、上記の数値を代入すると、変化率Δｆｏｓｃ／ΔＶＦＢは、式（１０）のように計算されて、Δｆｏｓｃ／ΔＶＦＢ＝１３２ｋＨｚ／Ｖと算出される。
【０１２０】
【数１０】
0006680010.tif 000011
【０１２１】
なお、式（１０）から、クロック信号ｃｋの周波数の変化率は、２．５Ｖで決まる上限周波数６０ｋＨｚを２．５Ｖで除した値に、フィードバック回路１１で設定した倍率である抵抗比（（Ｒ１＋Ｒ２）／Ｒ１）＝５．５を乗算した値になることが示される。
【先行技術文献】
【特許文献】
【０１２２】
【特許文献１】特開２００７−３３６７４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０１２３】
上記のような従来技術の制御回路１０では、図１２に示すオペアンプＯＰ１を用いた減算回路によりスロープ電圧Ｖ＿ｓｌｏｐｅを生成するスロープ生成回路が構成されている。しかし、オペアンプを用いて回路を構成すると、回路規模およびコストが増大することになる。
【０１２４】
本発明はこのような点に鑑みてなされたものであり、オペアンプを用いずに簡素な回路構成によって、従来の制御回路１０と同じ機能を実現して、回路規模の縮小化を図ったスイッチング電源装置の制御回路およびスロープ生成回路を提供することを目的とする。
【課題を解決するための手段】
【０１２５】
上記課題を解決するために、トランスのインダクタ電流をフィードバックして定電圧化を図る電流モード制御のスイッチング電源装置の制御回路が提供される。このスイッチング電源装置の制御回路は、フィードバック回路、発振器回路およびスロープ生成回路を備える。
【０１２６】
フィードバック回路は、トランスの２次側出力からフィードバックされたフィードバック電圧に応じた電圧信号を出力する。発振器回路は、電圧信号を電流信号に変換し、電流信号に比例する充電電流でコンデンサを充電して所定の発振周波数のクロック信号およびクロック信号に同期した三角波電圧を生成する。スロープ生成回路は、三角波電圧を第１の抵抗で変換した電流から、カレントミラー回路によりスロープ補償電流を生成し、第２の抵抗によりスロープ補償電流から電圧への変換および該電圧のフィードバック電圧が分圧された分圧電圧からの減算を行って、スロープ電圧を生成する。
【０１２７】
また、スロープ生成回路が提供される。スロープ生成回路は、スロープ補償原電流生成回路と、電圧減算回路を備える。スロープ補償原電流生成回路は、トランスの２次側出力からフィードバックされたフィードバック電圧に応じた電圧信号から生成された電流信号に比例する充電電流でコンデンサが充電され、コンデンサが充電されることにより生成される所定の発振周波数のクロック信号に同期した三角波電圧を受信して、三角波電圧を第１の抵抗で変換した電流から、カレントミラー回路によりスロープ補償原電流を生成する。電圧減算回路は、別のカレントミラー回路によりスロープ補償原電流を複写してスロープ補償電流を生成し、第２の抵抗によりスロープ補償電流から電圧への変換および該電圧のフィードバック電圧が分圧された分圧電圧からの減算を行ってスロープ電圧を生成する。
【発明の効果】
【０１２８】
回路規模の縮小化が可能になる。
【図面の簡単な説明】
【０１２９】
【図１】スイッチング電源装置で、本発明の技術の制御回路の一部の構成例を示す図である。
【図２】本発明の制御回路の概略全体構成例を示す図である。
【図３】本発明の技術の制御回路における出力電圧の安定化制御を説明するための図である。
【図４】本発明の技術の制御回路の構成例を示す図である。
【図５】本発明の技術の制御回路の構成例を示す図である。
【図６】本発明の技術の制御回路の、発振器回路の動作波形を示す図である。
【図７】スロープ生成回路の動作波形を示す図である。
【図８】電流モード制御のスイッチング電源装置の構成例を示す図である。
【図９】図８に示す制御回路の概略全体構成例を示す図である。
【図１０】スイッチング電源装置における出力電圧の安定化制御を説明するための図である。
【図１１】スロープ生成回路にオペアンプを使う従来の制御回路の構成例を示す図である。
【図１２】スロープ生成回路にオペアンプを使う従来の制御回路の構成例を示す図である。
【図１３】スロープ生成回路にオペアンプを使う従来の制御回路の発振器回路の動作波形を示す図である。
【図１４】スロープ生成回路にオペアンプを使う従来の制御回路の、スロープ生成回路の動作波形を示す図である。
【発明を実施するための形態】
【０１３０】
以下、実施の形態について図面を参照して説明する。
図１はスイッチング電源装置に好適な、本発明に係る制御回路の一部の構成例を示す図である。この制御回路は、出力電圧とともに、トランスのインダクタ電流をフィードバックして出力電圧の定電圧化を図る電流モード制御のスイッチング電源装置の制御を行う回路であり、フィードバック回路１１、発振器回路１２−１およびスロープ生成回路１３−１を備える。
【０１３１】
フィードバック回路１１は、トランスの２次側出力からフィードバックされたフィードバック電圧ＶＦＢに応じた電圧信号を出力する。発振器回路１２−１は、電圧信号を電流信号に変換し、電流信号に比例する充電電流でコンデンサを充電して所定の発振周波数のクロック信号を生成し、クロック信号に同期した三角波電圧Ｖｏｓｃ０を出力する。
【０１３２】
スロープ生成回路１３−１は、スロープ補償原電流生成回路１３ａ−１および電圧減算回路１３ｂ−１を備える。スロープ補償原電流生成回路１３ａ−１は、抵抗Ｒ４１（第１の抵抗）、トランジスタＴｒ１１、Ｔｒ１２、ＰＭＯＳ（P−Channel Metal Oxide Semiconductor）トランジスタＰ１１、Ｐ１２および電流源Ｉ７を含む。
【０１３３】
電圧減算回路１３ｂ−１は、抵抗Ｒ４２（第２の抵抗）およびＮＭＯＳ（N−Channel Metal Oxide Semiconductor）トランジスタＮ１１、Ｎ１２を含む。なお、トランジスタＴｒ１１にはＰＮＰトランジスタが使用され、トランジスタＴｒ１２にはＮＰＮトランジスタが使用されている。
【０１３４】
トランジスタＴｒ１１のベースは、スロープ生成回路１３−１の入力端であり、三角波電圧Ｖｏｓｃ０が印加される。電流源Ｉ７の入力端は、電源ＶＤＤと、ＰＭＯＳトランジスタＰ１１、Ｐ１２のソースと接続し、電流源Ｉ７の出力端は、トランジスタＴｒ１１のエミッタと、トランジスタＴｒ１２のベースと接続する。
【０１３５】
トランジスタＴｒ１２のコレクタは、ＰＭＯＳトランジスタＰ１１のドレインと、ＰＭＯＳトランジスタＰ１１、Ｐ１２のゲートと接続する。トランジスタＴｒ１２のエミッタは、抵抗Ｒ４１の一端に接続し、ＰＭＯＳトランジスタＰ１２のドレインは、ＮＭＯＳトランジスタＮ１２のドレインと、ＮＭＯＳトランジスタＮ１１、Ｎ１２のゲートと接続する。
【０１３６】
抵抗Ｒ４２の一端には、分圧電圧Ｖｄが印加され、ＮＭＯＳトランジスタＮ１１のドレインは、抵抗Ｒ４２の他端に接続される。トランジスタＴｒ１１のコレクタと、抵抗Ｒ４１の他端と、ＮＭＯＳトランジスタＮ１１、Ｎ１２のソースとは、ＧＮＤ（グランド）に接続する。
【０１３７】
ここで、スロープ補償原電流生成回路１３ａ−１は、三角波電圧Ｖｏｓｃ０を抵抗Ｒ４１で変換した電流（トランジスタＴｒ１１、Ｔｒ１２はそれぞれエミッタフォロワ回路を構成していて、互いにＶｂｅをキャンセルするので、抵抗Ｒ４１に印加される電圧は三角波電圧Ｖｏｓｃ０に等しい。）を基に、カレントミラー回路によりスロープ補償原電流Ｉｓ０を生成する。
【０１３８】
また、電圧減算回路１３ｂ−１は、抵抗Ｒ４２によりスロープ補償電流Ｉｓの電圧への変換およびフィードバック電圧ＶＦＢが分圧された分圧電圧Ｖｄに対する当該変換された電圧の減算を行い、スロープ電圧Ｖ＿ｓｌｏｐｅを生成する。このような構成により、制御回路１０−１では、回路規模の縮小化が可能になる。
【０１３９】
次に本発明の技術を適用したスイッチング電源装置の制御回路について以降詳しく説明する。図２は本発明の制御回路の概略全体構成例を示す図である。フィードバック端子ＦＢ、電流検出端子ＣＳおよび出力端子ＯＵＴ周辺の内部構成の一例を示している。
【０１４０】
制御回路１０−１は、フィードバック回路１１、発振器回路１２−１、スロープ生成回路１３−１、ＰＷＭコンパレータ２１、ＲＳフリップフロップ２２およびバッファ２３を備える。フィードバック回路１１は、図１１で示した回路と同じである。
【０１４１】
ここで、ＰＷＭコンパレータ２１の正側入力端子は電流検出端子ＣＳに接続されて、電流検出信号電圧ＶＣＳが入力され、ＰＷＭコンパレータ２１の負側入力端子には、スロープ電圧Ｖ＿ｓｌｏｐｅが入力される。
【０１４２】
ＲＳフリップフロップ２２のリセット端子Ｒは、ＰＷＭコンパレータ２１の出力端子に接続され、ＲＳフリップフロップ２２のセット端子Ｓには、発振器回路１２−１からのクロック信号ｃｋ１が入力される。
【０１４３】
ＲＳフリップフロップ２２の正側出力端子Ｑは、バッファ２３の入力端子に接続され、バッファ２３の出力端子は、出力端子ＯＵＴに接続される。出力端子ＯＵＴからは、スイッチング素子ＰＴ１をスイッチングするための駆動信号ＶＯＵＴが出力される。
【０１４４】
図３は本発明の技術の制御回路における出力電圧の安定化制御を説明するための図である。横軸は時間、縦軸は電圧である。
〔Ｓ１１〕発振器回路１２−１は、一定周期のクロック信号ｃｋ１を出力する。
【０１４５】
〔Ｓ１１ａ〕クロック信号ｃｋ１でセットされたＲＳフリップフロップ２２からの駆動信号ＶＯＵＴは、バッファ２３を介して出力端子ＯＵＴから出力される。
〔Ｓ１２〕駆動信号ＶＯＵＴによってスイッチング素子ＰＴ１がオンすると（ＶＯＵＴ＝Ｈ）、トランスＴ１の１次側巻線Ｔｎ１に電流が流れ、電流検出端子ＣＳに印加される電流検出信号電圧ＶＣＳは増加する。
【０１４６】
〔Ｓ１３〕スロープ生成回路１３−１は、クロック信号ｃｋ１に同期して、フィードバック端子ＦＢに印加されるフィードバック端子電圧（フィードバック電圧）ＶＦＢから、スロープ電圧Ｖ＿ｓｌｏｐｅを生成する。なお、スロープ電圧Ｖ＿ｓｌｏｐｅは、後述のようにフィードバック端子電圧ＶＦＢの分圧電圧（ＶＦＢ−Ｖｂｅ）／４から徐々に低下する電圧となる。なお、抵抗Ｒ３１〜Ｒ３４からなる分圧回路の分圧比を１／４としている。
【０１４７】
〔Ｓ１４〕ＰＷＭコンパレータ２１は、スロープ電圧Ｖ＿ｓｌｏｐｅと、電流検出信号電圧ＶＣＳとを比較し、電流検出信号電圧ＶＣＳがスロープ電圧Ｖ＿ｓｌｏｐｅに達するとＨレベルの信号を出力する。
【０１４８】
〔Ｓ１５〕ＰＷＭコンパレータ２１から出力されたＨレベル信号でＲＳフリップフロップ２２をリセットし、出力端子ＯＵＴからの駆動信号ＶＯＵＴがＬレベルになると、スイッチング素子ＰＴ１はオフする（ＶＯＵＴ＝Ｌ）。このとき電流検出信号電圧ＶＣＳは０Ｖになり、ＰＷＭコンパレータ２１の出力もＬレベルになる。
【０１４９】
以降、一定周期のクロック信号ｃｋ１でこの動作を繰り返し、負荷２に応じてフィードバック端子電圧ＶＦＢが変わることで、駆動信号ＶＯＵＴのデューティ（時比率）を変化させてスイッチング素子ＰＴ１のスイッチングを制御する。これにより、スイッチング電源装置の出力電圧が設定値になるように制御される。
【０１５０】
図４、図５は本発明の技術の制御回路の構成例を示す図である。制御回路１０−１は、フィードバック回路１１、発振器回路１２−１およびスロープ生成回路１３−１を備える。図４に、フィードバック回路１１および発振器回路１２−１を示し、図５に、スロープ生成回路１３−１を示す。
【０１５１】
フィードバック回路１１は、図１１に示すフィードバック回路１１と同じものであるので、詳細な説明を省略する。
発振器回路１２−１は、抵抗Ｒ３ａ、コンデンサＣ０、トランジスタＴｒ２〜Ｔｒ４、ＮＭＯＳトランジスタＮ２、ＰＭＯＳトランジスタＰ３、Ｐ４、電流源Ｉ２およびコンパレータｃｏｍｐ１を含む。
【０１５２】
トランジスタＴｒ２、Ｔｒ４には、ＰＮＰトランジスタが使用され、トランジスタＴｒ３には、ＮＰＮトランジスタが使用されている。また、電流源Ｉ２は、例えば、１μＡの定電流源である。
【０１５３】
ここで、発振器回路１２−１において、トランジスタＴｒ２（第１のトランジスタ）は、フィードバック回路１１から出力された電圧信号をベースで受ける。電流源Ｉ２（第１の電流源）は、トランジスタＴｒ２に流れる電流を供給する。
【０１５４】
トランジスタＴｒ３（第２のトランジスタ）は、トランジスタＴｒ２のエミッタ電圧をベースで受ける。トランジスタＴｒ４（第３のトランジスタ）は、トランジスタＴｒ３のエミッタ電圧の上限を決める。なぜならば、トランジスタＴｒ２、Ｔｒ４がエミッタフォロワ回路を構成しているため、トランジスタＴｒ３のベース電圧は（トランジスタＴｒ２、Ｔｒ４のベースのうちの小さい方の電圧＋ベースエミッタ間電圧Ｖｂｅ）となり、トランジスタＴｒ３もエミッタフォロワ回路を構成しているため、トランジスタＴｒ３のエミッタ電圧は（トランジスタＴｒ３のベース電圧−Ｖｂｅ）となるからである（トランジスタＴｒ２、Ｔｒ３、Ｔｒ４は同じ半導体内に集積されているため、それぞれのベースエミッタ間電圧Ｖｂｅは等しいとしている）。
【０１５５】
抵抗Ｒ３ａには、トランジスタＴｒ３のエミッタ電圧が印加されて電流信号ＩＲ３ａが流れる。ＰＭＯＳトランジスタＰ３（第１のＰＭＯＳトランジスタ）と、ＰＭＯＳトランジスタＰ４（第２のＰＭＯＳトランジスタ）とは、第１のカレントミラー回路を形成し、第１のカレントミラー回路は、ミラー比に応じて抵抗Ｒ３ａに流れる電流信号ＩＲ３ａを複製（コピー）してコンデンサＣ０に対する充電電流Ｉｃｈ１を出力する。
【０１５６】
コンパレータｃｏｍｐ１は、三角波電圧Ｖｏｓｃ０となるコンデンサＣ０の充電電圧と、閾値電圧Ｖｂとの比較結果に応じてクロック信号ｃｋ１を生成して出力する。ＮＭＯＳトランジスタＮ２（スイッチ、第１のＮＭＯＳトランジスタ）は、クロック信号ｃｋ１にもとづきオンして、コンデンサＣ０の電荷を放電する。
【０１５７】
一方、スロープ生成回路１３−１は、スロープ補償原電流生成回路１３ａ−１と、電圧減算回路１３ｂ−１を備える。スロープ補償原電流生成回路１３ａ−１は、抵抗Ｒ４１、トランジスタＴｒ１１、Ｔｒ１２、ＰＭＯＳトランジスタＰ１１、Ｐ１２、電流源Ｉ７を含む。電圧減算回路１３ｂ−１は、抵抗Ｒ４２およびＮＭＯＳトランジスタＮ１１、Ｎ１２を含む。
【０１５８】
トランジスタＴｒ１１には、ＰＮＰトランジスタが使用され、トランジスタＴｒ１２には、ＮＰＮトランジスタが使用されている。また、電流源Ｉ７は、例えば、１μＡの定電流源である。
【０１５９】
ここで、トランジスタＴｒ１１（第４のトランジスタ）は、三角波電圧Ｖｏｓｃ０をベースで受ける。電流源Ｉ７（第２の電流源）は、トランジスタＴｒ１１に流れる電流を供給する。トランジスタＴｒ１２（第５のトランジスタ）は、トランジスタＴｒ１１のエミッタ電圧をベースで受ける。
【０１６０】
抵抗Ｒ４１（第１の抵抗）は、トランジスタＴｒ１２のエミッタ電圧が印加されることで電流ＩＲ４１が流れる。ＰＭＯＳトランジスタＰ１１（第３のＰＭＯＳトランジスタ）と、ＰＭＯＳトランジスタＰ１２（第４のＰＭＯＳトランジスタ）とは、第２のカレントミラー回路を形成し、第２のカレントミラー回路は、抵抗Ｒ４１に流れる電流ＩＲ４１をミラー比に応じて複製したスロープ補償原電流Ｉｓ０を出力する。
【０１６１】
抵抗Ｒ４２（第２の抵抗）は、一端には分圧電圧Ｖｄが印加され、他端からはスロープ電圧Ｖ＿ｓｌｏｐｅが出力される。ＮＭＯＳトランジスタＮ１１（第２のＮＭＯＳトランジスタ）とＮＭＯＳトランジスタＮ１２（第３のＮＭＯＳトランジスタ）とは、第３のカレントミラー回路を形成し、第３のカレントミラー回路は、第２のカレントミラー回路から出力されたスロープ補償原電流Ｉｓ０を（ミラー比１：１で）複製してスロープ補償電流Ｉｓを生成し、これを抵抗Ｒ４２の他端から流す。
【０１６２】
次に制御回路１０−１の回路素子の接続関係について説明する。トランジスタＴｒ１０のコレクタは、電源端子ＶＣＣに接続し、トランジスタＴｒ１０のエミッタは、抵抗Ｒ１０の一端に接続する。
【０１６３】
制御回路１０−１の内部電源ＶＤＤ（５Ｖ）につながる電源ラインＬ１−１は、トランジスタＴｒ１０のベース、電流源Ｉ１、Ｉ２、Ｉ７の入力端、ＰＭＯＳトランジスタＰ１〜Ｐ４、Ｐ１１、Ｐ１２のソースに接続する。
【０１６４】
抵抗Ｒ１０の他端は、フィードバック端子ＦＢ、トランジスタＴｒ０のベース、トランジスタＴｒ０のコレクタおよび抵抗Ｒ０の一端に接続し、抵抗Ｒ０の他端は、ＮＭＯＳトランジスタＮ１のドレインに接続する。なお、トランジスタＴｒ０はベースとコレクタが接続されているため、ダイオードと同じものになっている。この場合、コレクタがアノードに相当し、エミッタがカソードに相当している。
【０１６５】
トランジスタＴｒ０のエミッタは、抵抗Ｒ３１の一端に接続し、抵抗Ｒ３１の他端は、抵抗Ｒ３２の一端に接続する。抵抗Ｒ３２の他端は、抵抗Ｒ３３の一端に接続し、抵抗Ｒ３３の他端は、抵抗Ｒ３４の一端と、抵抗Ｒ４２の一端と接続する。
【０１６６】
ＮＭＯＳトランジスタＮ１のゲートは、電流源Ｉ１の出力端、ＰＭＯＳトランジスタＰ１のドレイン、ＰＭＯＳトランジスタＰ１、Ｐ２のゲートおよびトランジスタＴｒ１のコレクタに接続する。ＮＭＯＳトランジスタＮ１のバックゲートはＧＮＤに接続する。
【０１６７】
ＮＭＯＳトランジスタＮ１のソースは、トランジスタＴｒ１のベースに接続し、トランジスタＴｒ１のエミッタは、抵抗Ｒ１、Ｒ２の一端に接続する。ＰＭＯＳトランジスタＰ２のドレインは、抵抗Ｒ２の他端と、トランジスタＴｒ２のベースと接続する。
【０１６８】
電流源Ｉ２の出力端は、トランジスタＴｒ２、Ｔｒ４のエミッタおよびトランジスタＴｒ３のベースに接続する。トランジスタＴｒ４のベースには、電圧Ｖａ（例えば、２．５Ｖ）が印加される。トランジスタＴｒ３のコレクタは、ＰＭＯＳトランジスタＰ３のドレインと、ＰＭＯＳトランジスタＰ３、Ｐ４のゲートと接続する。
【０１６９】
トランジスタＴｒ３のエミッタは、抵抗Ｒ３ａの一端に接続し、ＰＭＯＳトランジスタＰ４のドレインは、トランジスタＴｒ１１のベース、コンパレータｃｏｍｐ１の正側入力端子、コンデンサＣ０の一端およびＮＭＯＳトランジスタＮ２のドレインに接続する。
【０１７０】
コンパレータｃｏｍｐ１の負側入力端子は、電圧Ｖｂ（例えば、２．５Ｖ）が印加され、コンパレータｃｏｍｐ１の出力端子は、ＮＭＯＳトランジスタＮ２のゲートに接続する。
【０１７１】
トランジスタＴｒ１１のエミッタは、電流源Ｉ７の出力端と、トランジスタＴｒ１２のベースと接続する。トランジスタＴｒ１２のコレクタは、ＰＭＯＳトランジスタＰ１１のドレインおよびＰＭＯＳトランジスタＰ１１、Ｐ１２のゲートに接続し、トランジスタＴｒ１２のエミッタは、抵抗Ｒ４１の一端に接続する。
【０１７２】
抵抗Ｒ４２の他端は、ＮＭＯＳトランジスタＮ１１のドレインに接続し、ＰＭＯＳトランジスタＰ１２のドレインは、ＮＭＯＳトランジスタＮ１２のドレインと、ＮＭＯＳトランジスタＮ１１、Ｎ１２のゲートと接続する。
【０１７３】
制御回路１０−１のＧＮＤにつながる接地ラインＬ２−１は、抵抗Ｒ３４、Ｒ１、Ｒ３ａ、Ｒ４１の他端、トランジスタＴｒ２、Ｔｒ４、Ｔｒ１１のコレクタ、コンデンサＣ０の他端およびＮＭＯＳトランジスタＮ２、Ｎ１１、Ｎ１２のソースに接続する。
【０１７４】
次に制御回路１０−１の動作について説明する。なお、フィードバック回路１１については、図１１と同じ回路であり、上述したので動作説明は省略する。
最初に発振器回路１２−１について説明する。ＰＭＯＳトランジスタＰ３、Ｐ４のカレントミラー回路において、ＰＭＯＳトランジスタＰ３、Ｐ４のミラー比は、４：１であるから、抵抗Ｒ３ａを流れる電流ＩＲ３ａを１／４にした電流でコンデンサＣ０が充電される。
【０１７５】
すなわち、コンデンサＣ０の充電電流は、ＰＭＯＳトランジスタＰ３のドレイン電流の１／４であり、以下の式（１１）となる。
【０１７６】
【数１１】
0006680010.tif 000012
【０１７７】
また、コンデンサＣ０の充電時間をｄｔとすると、上記の式（４ａ）、（４ｂ）と同様にして、コンデンサＣ０に対して以下の式（１２）が成り立つ。
【０１７８】
【数１２】
0006680010.tif 000013
【０１７９】
そして、発振器回路１２−１の出力であるクロック信号ｃｋ１は、コンパレータｃｏｍｐ１の出力になっているから、クロック信号ｃｋ１の周波数ｆｏｓｃ１は、式（１２）にもとづき、以下の式（１３）で算出される。
【０１８０】
【数１３】
0006680010.tif 000014
【０１８１】
図６は発振器回路の動作波形を示す図である。横軸は時間、縦軸は電圧である。なお、コンパレータｃｏｍｐ１の負側入力端子（−）に印加される電圧Ｖｂは２．５Ｖ、ＶＤＤ電圧を５Ｖとする。
【０１８２】
三角波電圧Ｖｏｓｃ０は、図４に示す発振器回路１２−１内のノードｎ１１における電圧であり、コンデンサＣ０の充電電圧になる。なお、ノードｎ１１は、ＰＭＯＳトランジスタＰ４のドレイン、トランジスタＴｒ１１のベース、コンパレータｃｏｍｐ１の正側入力端子（＋）、コンデンサＣ０の一端およびＮＭＯＳトランジスタＮ２のドレインに接続している箇所である。
【０１８３】
コンデンサＣ０が一定電流で充電される場合、時間ｄｔを、コンデンサＣ０を０Ｖから充電を開始して、その充電電圧Ｖｏｓｃ０が電圧２．５Ｖになるまでの１サイクルの充電時間とする。
【０１８４】
また、コンパレータｃｏｍｐ１の正側入力端子（＋）には、三角波電圧Ｖｏｓｃ０が入力し、負側入力端子（−）には、２．５Ｖが入力しているので、コンパレータｃｏｍｐ１は、三角波電圧Ｖｏｓｃ０が２．５Ｖになったときだけ、Ｈレベルの信号を出力する。
【０１８５】
このように、コンパレータｃｏｍｐ１の出力端子からは、ＬレベルとＨレベルを繰り返す、図６に示すようなパルス状の波形の電圧が出力され、このパルス波形が発振器回路１２−１で生成されるクロック信号ｃｋ１となる。
【０１８６】
次にスロープ生成回路１３−１の動作について説明する。トランジスタＴｒ１２のエミッタ電圧は、抵抗Ｒ４１により電流に変換され、この電流は、ＰＭＯＳトランジスタＰ１１のドレイン電流となる。なお、上述のように、トランジスタＴｒ１２のエミッタ電圧はＶｏｓｃ０に等しくなるので、ＰＭＯＳトランジスタＰ１１のドレイン電流は、（Ｖｏｓｃ０／Ｒ４１）となる。
【０１８７】
また、ＰＭＯＳトランジスタＰ１１、Ｐ１２のカレントミラー回路において、ＰＭＯＳトランジスタＰ１１、Ｐ１２のミラー比は、５：１になっている。さらに、ＮＭＯＳトランジスタＮ１１、Ｎ１２のカレントミラー回路において、ＮＭＯＳトランジスタＮ１１、Ｎ１２のミラー比は１：１になっている。
【０１８８】
よって、ＰＭＯＳトランジスタＰ１１のドレイン電流を１／５にした電流Ｉｓが、ＮＭＯＳトランジスタＮ１１にも流れる。すなわち、ＰＭＯＳトランジスタＰ１２のドレイン電流と同じ値の電流がＮＭＯＳトランジスタＮ１１にも流れることになる。ＮＭＯＳトランジスタＮ１１を流れる電流Ｉ＿Ｎ１１は、スロープ補償電流Ｉｓであり、Ｉｓ＝Ｉ＿Ｎ１１＝（Ｖｏｓｃ０／Ｒ４１）×（１／５）となる。
【０１８９】
そして、ＮＭＯＳトランジスタＮ１１に流れる電流Ｉ＿Ｎ１１（スロープ補償電流Ｉｓ）を抵抗Ｒ４２により電圧に変換し、フィードバック回路１１のノードｎＣにおける分圧電圧Ｖｄ（＝（（ＶＦＢ−Ｖｂｅ）／４））から抵抗Ｒ４２を介してスロープ補償電流Ｉｓを変換した電圧を減算することで、スロープ電圧Ｖ＿ｓｌｏｐｅを生成する。
【０１９０】
図７はスロープ生成回路の動作波形を示す図である。クロック信号ｃｋ１およびスロープ電圧Ｖ＿ｓｌｏｐｅのグラフの横軸は時間、縦軸は電圧であり、電流Ｉ＿Ｎ１１のグラフの横軸は時間、縦軸は電流である。なお、次節の説明はトランジスタＴｒ３のエミッタ電圧が上限の２．５Ｖの場合についての説明となるが、これ以外の場合でも、以下の２．５Ｖを（（Ｒ１＋Ｒ２）／Ｒ１）・（ＶＦＢ−Ｖｂｅ）に置き換えれば同様に考えることができる。
【０１９１】
ＮＭＯＳトランジスタＮ１１を流れる電流Ｉ＿Ｎ１１は、クロック信号ｃｋ１の１周期において（コンデンサＣ０の充電時間ｄｔにおいて）、０μＡから（２.５Ｖ／Ｒ４１）×（１／５）へと上昇する。ここで、スロープ電圧Ｖ＿ｓｌｏｐｅの最大値をｍａｘ２（Ｖ＿ｓｌｏｐｅ）とし、スロープ電圧Ｖ＿ｓｌｏｐｅの最小値をｍｉｎ２（Ｖ＿ｓｌｏｐｅ）とする。
【０１９２】
電流Ｉ＿Ｎ１１が、０μＡから（２.５Ｖ／Ｒ４１）×（１／５）に上昇するにつれて、スロープ電圧Ｖ＿ｓｌｏｐｅは、ｍａｘ２（Ｖ＿ｓｌｏｐｅ）からｍｉｎ２（Ｖ＿ｓｌｏｐｅ）へと徐々に低下していく。
【０１９３】
スロープ電圧Ｖ＿ｓｌｏｐｅの最大値ｍａｘ２（Ｖ＿ｓｌｏｐｅ）は、以下の式（１４ａ）となり、スロープ電圧Ｖ＿ｓｌｏｐｅの最小値ｍｉｎ２（Ｖ＿ｓｌｏｐｅ）は、以下の式（１４ｂ）となる。
【０１９４】
【数１４】
0006680010.tif 000015
【０１９５】
したがって、時間当たりのスロープ電圧Ｖ＿ｓｌｏｐｅの変化量Ｖａｒ１は、以下の式（１５）のように算出される。
【０１９６】
【数１５】
0006680010.tif 000016
【０１９７】
式（１５）から時間当たりのスロープ電圧Ｖ＿ｓｌｏｐｅの変化量Ｖａｒ１は、抵抗Ｒ４１、Ｒ４２の抵抗比で決まる。なお、フィードバック回路１１の抵抗Ｒ３１〜Ｒ３３の２０ｋΩ×３に対して、電流Ｉ＿Ｎ１１が流れることによる分圧電圧Ｖｄの低下は、電流Ｉ＿Ｎ１１が小さいため影響がないものとして無視している。
【０１９８】
ここで、具体的な数値を用いて算出する。Ｒ１＝６０ｋΩ、Ｒ２＝２７０ｋΩ、Ｒ３ａ＝２７８ｋΩ、Ｒ４１＝２４０ｋΩ、Ｒ４２＝８０ｋΩ、Ｃ０＝１５ｐＦとする。
フィードバック回路１１から発振器回路１２−１への出力電圧（（Ｒ１＋Ｒ２）／Ｒ１）・（ＶＦＢ−Ｖｂｅ）が２．５Ｖ以上のとき、すなわち（（Ｒ１＋Ｒ２）／Ｒ１）・（ＶＦＢ−Ｖｂｅ）≧２．５Ｖに対して上記の数値を代入すると、ＶＦＢ≧１．１５Ｖとなる。
【０１９９】
したがって、ＶＦＢ≧１．１５Ｖのとき、式（１３）に対して、上記の数値を代入すると、式（１６）のようになって、クロック信号ｃｋ１の周波数ｆｏｓｃ１＝６０ｋＨｚと算出される。
【０２００】
【数１６】
0006680010.tif 000017
【０２０１】
また、このときの時間当たりのスロープ電圧Ｖ＿ｓｌｏｐｅの変化量Ｖａｒ１は、上記の数値を式（１５）に代入すると、式（１７）のようになって、Ｖａｒ１＝−１０ｍＶ／μｓと算出される。
【０２０２】
【数１７】
0006680010.tif 000018
【０２０３】
一方、フィードバック回路１１の出力電圧（（Ｒ１＋Ｒ２）／Ｒ１）・（ＶＦＢ−Ｖｂｅ）が２．５Ｖ以下のとき、すなわち（（Ｒ１＋Ｒ２）／Ｒ１）・（ＶＦＢ−Ｖｂｅ）≦２．５Ｖに上記の数値を代入すると、ＶＦＢ≦１．１５Ｖとなる。
【０２０４】
ここで、クロック信号ｃｋ１の周波数ｆｏｓｃ１とフィードバック端子電圧ＶＦＢとの変化率は、Δｆｏｓｃ１／ΔＶＦＢである。よって、ＶＦＢ≦１．１５Ｖのとき、式（１３）に対して、上記の数値を代入すると、変化率は式（１８）のように計算されて、Δｆｏｓｃ１／ΔＶＦＢ＝１３２ｋＨｚ／Ｖと算出される。
【０２０５】
【数１８】
0006680010.tif 000019
【０２０６】
このように、発明の簡素化した回路構成を持つ制御回路１０−１においても、オペアンプを含んでいる制御回路１０と同様な機能が実現される。
以上説明したように、本発明によれば、カレントミラー回路を利用してスロープ補償電流を生成し、フィードバック端子電圧ＶＦＢから抵抗値を介してスロープ補償電流を減算してスロープ電圧を生成する構成とした。これにより、オペアンプを用いずに、素子数の少ない簡素な回路でスロープ補償機能を実現することが可能になる。
【０２０７】
以上、実施の形態を例示したが、実施の形態で示した各部の構成は同様の機能を有する他のものに置換することができる。また、他の任意の構成物や工程が付加されてもよい。
【符号の説明】
【０２０８】
２  負荷
１０、１０−１  制御回路
１１  フィードバック回路
１２、１２−１  発振器回路
１３、１３−１  スロープ生成回路
１３ａ−１  スロープ補償原電流生成回路
１３ａ、１３ｂ−１  電圧減算回路
１００  スイッチング電源装置
Ｒ４１  第１の抵抗
Ｒ４２  第２の抵抗
Ｔ１  トランス
Ｔｒ１１  ＰＮＰトランジスタ
Ｔｒ１２  ＮＰＮトランジスタ
Ｐ１１、Ｐ１２  ＰＭＯＳトランジスタ
ＰＣ１  フォトカプラ
ＰＴ１  スイッチング素子
Ｎ１１、Ｎ１２  ＮＭＯＳトランジスタ
Ｉ７  電流源
ＶＤＤ  内部電源
ＶＦＢ  フィードバック端子電圧（フィードバック電圧）
Ｖｏｓｃ０  三角波電圧
Ｖｄ  分圧電圧
Ｉｓ  スロープ補償電流
Ｖ＿ｓｌｏｐｅ  スロープ電圧
【図１】
0006680010.tif 000020
【図２】
0006680010.tif 000021
【図３】
0006680010.tif 000022
【図４】
0006680010.tif 000023
【図５】
0006680010.tif 000024
【図６】
0006680010.tif 000025
【図７】
0006680010.tif 000026
【図８】
0006680010.tif 000027
【図９】
0006680010.tif 000028
【図１０】
0006680010.tif 000029
【図１１】
0006680010.tif 000030
【図１２】
0006680010.tif 000031
【図１３】
0006680010.tif 000032
【図１４】
0006680010.tif 000033