(57)【特許請求の範囲】
【請求項１】
映像を表示するための表示領域を有する液晶表示装置であって、
前記表示領域は、行列状に配置された複数の画素から構成されており、
前記液晶表示装置は、
前記複数の画素の各々に設けられている第１電極と、
第２電極と、を備え、
前記第１電極および前記第２電極は、同一の基板に設けられており、
前記第１電極および前記第２電極は、前記映像の表示のために使用される電極であり、
前記複数の画素の各々は、構成の異なる第１画素および第２画素のいずれかであり、
前記第１画素および前記第２画素は、互いに隣接して配置されており、
前記第２電極は、前記第１画素および前記第２画素にわたって、同一の層に設けられており、
前記第１画素の前記第１電極は、前記第２電極の上方に設けられており、
前記第１画素の前記第１電極と前記第２電極との間には第１絶縁膜が設けられており、
前記第２画素の前記第１電極は、前記第２電極の下方に設けられており、
前記第２画素の前記第１電極と前記第２電極との間には第２絶縁膜が設けられている
液晶表示装置。
【請求項２】
平面視において、前記表示領域を構成する平面に沿った方向は、互いに直交する第１方向および第２方向を含み、
前記第１画素および前記第２画素は、前記第１方向に沿った方向において、交互に配置されており、
前記第１画素および前記第２画素は、さらに、前記第２方向に沿った方向において、交互に配置されている
請求項１に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス型の液晶表示装置に関する。
【背景技術】
【０００２】
近年、軽量、薄型、低消費電力等のメリットを有する、液晶表示装置等のＦＰＤ（Flat Panel Display）が、テレビジョン、カーナビゲーションシステム、コンピュータ等の様々な機器で利用されている。
【０００３】
液晶表示装置の表示品質への要求は年々大きくなっている。そのため、近年の液晶表示装置の駆動方式には、主に、高コントラストおよび広視野角を実現する方式が採用されてきている。
【０００４】
具体的には、表示品質が優れているという理由により、液晶表示装置の駆動方式として、ＩＰＳ（In Plane Switching）方式を採用する液晶メーカーが増えつつある。しかしながら、ＩＰＳ方式の液晶表示装置は、生産の効率が悪い。そのため、ＩＰＳ方式の液晶表示装置の歩留まりの向上は必要不可欠である。
【０００５】
従来のＩＰＳ方式の液晶表示装置は、対向する２つの基板を有する。当該２つの基板の間隔は、スペーサーにより、一定に保持されている。当該２つの基板の間には液晶層が設けられている。当該２つの基板の一方は、ＴＦＴ基板である。また、当該２つの基板の他方は、対向基板である。
【０００６】
ＴＦＴ基板には、複数の薄膜ドランジスタ、コモン電極が設けられている。ＴＦＴ基板では、画素電極とコモン電極との間に蓄えられた電荷により、液晶分子の向きを制御している。導電膜としてのコモン電極は、透明電極である。当該透明電極は、例えば、ＩＴＯ（Indium Tin Oxide）、ＩＺＯ（Indium Zinc Oxide）等で構成される。
【０００７】
対向基板は、カラーフィルターとして機能するカラーフィルター基板である。対向基板には、ブラックマトリクス、色材層、有機膜層、柱スペーサー等が形成されている。ブラックマトリクスは、光を透過させない材料で構成されている。ブラックマトリクスは、例えば、映像を表示するための表示領域の周辺に設けられる。なお、ＩＰＳ方式の液晶表示装置では、一般的に、対向基板には導電膜は形成されていない。
【０００８】
ＩＰＳ方式の液晶表示装置は、上記のように、ＴＦＴ基板に、画素電極およびコモン電極が設けられている。ＩＰＳ方式の液晶表示装置は、当該ＴＦＴ基板の主面と平行な方向に電界を発生させる。そのため、液晶分子を横方向に動かすことができる。これにより、ＩＰＳ方式の液晶表示装置では、広視野角化が実現されている。
【０００９】
ＩＰＳ方式を更に進化させた駆動方式として、ＩＰＳ−ＦＦＳ（Frings Field Switching）方式が存在する。以下においては、ＩＰＳ−ＦＦＳ方式を、単に、「ＦＦＳ方式」ともいう。
【００１０】
ＦＦＳ方式は、ＩＰＳ方式と比較して、主に、画素電極およびコモン電極が異なる層に設けられている点が異なる。また、画素電極とコモン電極との間には、絶縁膜が設けられている。ＦＦＳ方式の液晶表示装置は、電圧印加時にＴＦＴ基板の主面と平行な、水平方向に電界を発生させる。これにより、ＦＦＳ方式の液晶表示装置では、更なる高コントラスト化、広視野角化等が実現されている。
【００１１】
ＦＦＳ方式の液晶表示装置では、様々な技術が考案されている。特許文献１では、ＦＦＳ方式の液晶表示装置において、画質を改善するための技術（以下、「関連技術Ａ」ともいう）が開示されている。特許文献２では、ＦＦＳ方式の液晶表示装置において、クロストークを抑制するための技術（以下、「関連技術Ｂ」ともいう）が開示されている。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００９−０９２９３０号公報
【特許文献２】特開２００７−２６４０８０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
しかしながら、関連技術Ａ，Ｂでは、以下の問題点を有する。具体的には、関連技術Ａ，Ｂの液晶表示装置は、隣接する２つの画素における、画素電極、および、コモン電極（対向電極）の両方が、異なる層に形成された複雑な構成を有する。画素電極およびコモン電極は、映像の表示のために使用される電極である。すなわち、関連技術Ａ，Ｂでは、隣接する２つの画素における、映像の表示のために使用される２つの電極の構成の複雑さの度合いが大きい。
【００１４】
そのため、関連技術Ａ，Ｂでは、液晶表示装置を製造するための工程数が多く、当該液晶表示装置の製造コストが高い。そこで、液晶表示装置の製造コストを抑えるためには、隣接する２つの画素における、映像の表示のために使用される２つの電極の構成の複雑さの度合いを抑制することが求められる。
【００１５】
本発明は、このような問題を解決するためになされたものであり、隣接する２つの画素における、映像の表示のために使用される２つの電極の構成の複雑さの度合いを抑制した液晶表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１６】
上記目的を達成するために、本発明の一態様に係る液晶表示装置は、映像を表示するための表示領域を有する。前記表示領域は、行列状に配置された複数の画素から構成されており、前記液晶表示装置は、前記複数の画素の各々に設けられている第１電極と、第２電極と、を備え、前記第１電極および前記第２電極は、同一の基板に設けられており、前記第１電極および前記第２電極は、前記映像の表示のために使用される電極であり、前記複数の画素の各々は、構成の異なる第１画素および第２画素のいずれかであり、前記第１画素および前記第２画素は、互いに隣接して配置されており、前記第２電極は、前記第１画素および前記第２画素にわたって、同一の層に設けられており、前記第１画素の前記第１電極は、前記第２電極の上方に設けられており、前記第１画素の前記第１電極と前記第２電極との間には第１絶縁膜が設けられており、前記第２画素の前記第１電極は、前記第２電極の下方に設けられており、前記第２画素の前記第１電極と前記第２電極との間には第２絶縁膜が設けられている。
【発明の効果】
【００１７】
本発明によれば、映像の表示のために使用される第２電極は、互いに隣接して配置されている前記第１画素および第２画素にわたって設けられている。すなわち、少なくとも第２電極は、前記第１画素および第２画素にわたって、同一の層に形成される。
【００１８】
これにより、隣接する２つの画素における、映像の表示のために使用される２つの電極の構成の複雑さの度合いを抑制した液晶表示装置を提供することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の実施の形態１に係る液晶表示装置の断面図である。
【図２】本発明の実施の形態１に係る液晶表示装置に含まれる後述の基板の構成を示す平面図である。
【図３】本発明の実施の形態１に係る基板の表示領域の一部の画素の構成を示す平面図である。
【図４】本発明の実施の形態１における、２種類の画素の配置の一例を示す平面図である。
【図５】図３のＡ１−Ａ２線に沿った、液晶表示パネル１００の断面図である。
【図６】比較例としての液晶表示装置が有する構成ＣｔＮを示す図である。
【発明を実施するための形態】
【００２０】
以下、図面を参照しつつ、本発明の実施の形態について説明する。以下の図面では、同一の各構成要素には同一の符号を付してある。同一の符号が付されている各構成要素の名称および機能は同じである。したがって、同一の符号が付されている各構成要素の一部についての詳細な説明を省略する場合がある。
【００２１】
なお、実施の形態において例示される各構成要素の寸法、材質、形状、当該各構成要素の相対配置などは、本発明が適用される装置の構成、各種条件等により適宜変更されてもよい。また、各図における各構成要素の寸法は、実際の寸法と異なる場合がある。
【００２２】
＜実施の形態１＞
図１は、本発明の実施の形態１に係る液晶表示装置５００の断面図である。液晶表示装置５００は、アクティブマトリクス型の液晶表示装置である。また、液晶表示装置５００は、ＦＦＳ方式の液晶表示装置である。
【００２３】
ＦＦＳ方式の液晶表示装置は、詳細は後述するが、後述の画素電極と、後述のコモン電極との間に絶縁膜が設けられている。すなわち、ＦＦＳ方式の液晶表示装置は、画素電極およびコモン電極が異なる層に存在する構造を有する。そのため、ＦＦＳ方式の液晶表示装置は、ＩＰＳ方式の液晶表示装置と比較して、以下のメリットを有する。当該メリットは、高コントラスト、高視野角、高透過率等である。
【００２４】
図１において、Ｘ方向、Ｙ方向およびＺ方向の各々は、互いに直交する。以下の図に示されるＸ方向、Ｙ方向およびＺ方向の各々も、互いに直交する。以下においては、Ｘ方向と、当該Ｘ方向の反対の方向（−Ｘ方向）とを含む方向を「Ｘ軸方向」ともいう。また、以下においては、Ｙ方向と、当該Ｙ方向の反対の方向（−Ｙ方向）とを含む方向を「Ｙ軸方向」ともいう。また、以下においては、Ｚ方向と、当該Ｚ方向の反対の方向（−Ｚ方向）とを含む方向を「Ｚ軸方向」ともいう。
【００２５】
また、以下においては、Ｘ軸方向およびＹ軸方向を含む平面を、「ＸＹ面」ともいう。また、以下においては、Ｘ軸方向およびＺ軸方向を含む平面を、「ＸＺ面」ともいう。また、以下においては、Ｙ軸方向およびＺ軸方向を含む平面を、「ＹＺ面」ともいう。
【００２６】
図２は、本発明の実施の形態１に係る液晶表示装置５００に含まれる後述の基板１１０の構成を示す平面図である。
【００２７】
図１および図２を参照して、液晶表示装置５００は、液晶表示パネル１００と、バックライトユニットＢＬ１と、光学フィルムＬＦ１とを含む。
【００２８】
液晶表示パネル１００は、映像を表示するためのパネルである。本実施の形態の液晶表示パネル１００は、ＦＦＳ方式の液晶表示パネル１００である。以下においては、液晶表示パネル１００のうち、映像が表示される側を、「視認側」ともいう。また、以下においては、液晶表示パネル１００のうち、映像が表示されない側を、「反視認側」ともいう。
【００２９】
バックライトユニットＢＬ１は、液晶表示パネル１００が映像を表示するために使用する光を出射する。バックライトユニットＢＬ１は、液晶表示パネル１００の反視認側に設けられている。液晶表示パネル１００と、バックライトユニットＢＬ１との間には、光学フィルムＬＦ１が設けられている。光学フィルムＬＦ１は、例えば、位相差板等から構成される。
【００３０】
以下においては、バックライトユニットＢＬ１から出射される光を、「光Ｌａ」ともいう。光Ｌａは、バックライトユニットＢＬ１から、Ｚ軸方向へ伝播する光である。液晶表示パネル１００は、バックライトユニットＢＬ１から出射される光Ｌａを使用して、映像を表示する。
【００３１】
なお、液晶表示装置５００は、さらに、筐体（図示せず）を備える。筐体は、樹脂、金属等から構成される。液晶表示装置５００の筐体は、当該液晶表示装置５００が備える各構成要素を収容する。当該各構成要素は、例えば、液晶表示パネル１００、バックライトユニットＢＬ１、光学フィルムＬＦ１等である。
【００３２】
液晶表示パネル１００は、基板１１０，１２０と、液晶層３０とを備える。基板１１０，１２０の各々は、透光性を有する。基板１１０は、液晶層３０を制御するための構成を有するアレイ基板である。基板１２０は、液晶表示パネル１００の視認側に設けられている。基板１２０は、当該基板１２０を透過する光を、色光として出射するカラーフィルター基板である。当該色光は、例えば、赤色光、緑色光、青色光等である。
【００３３】
基板１１０および基板１２０は、シール材ＳＬ１により、互いに貼り合わせられる。すなわち、液晶表示パネル１００は、シール材ＳＬ１により、基板１１０および基板１２０が互いに貼り合わせられた構造を有する。つまり、基板１２０は、基板１１０に対向する対向基板である。平面視（ＸＹ面）における、シール材ＳＬ１の形状は、閉ループ状である。
【００３４】
液晶層３０は、複数の液晶分子３１を含む。なお、図１では、構成を見易くするために、２つの液晶分子３１のみを示しているが、実際には、液晶層３０は、非常に多くの液晶分子３１を含む。基板１１０、基板１２０およびシール材ＳＬ１により形成される領域（空間）には、液晶層３０が封入される。
【００３５】
液晶表示パネル１００は、表示領域Ｒｇ１と周辺領域Ｒｇ２とを有する。表示領域Ｒｇ１は、液晶表示パネル１００（液晶表示装置５００）が、平面視（ＸＹ面）において、映像を表示するための領域である。表示領域Ｒｇ１は、平面視（ＸＹ面）において行列状に配置された複数の画素Ｐｘから構成されている。液晶表示パネル１００は、当該複数の画素Ｐｘを利用して映像を表示する。
【００３６】
周辺領域Ｒｇ２は、平面視（ＸＹ面）において、表示領域Ｒｇ１の周辺に設けられている。具体的には、周辺領域Ｒｇ２は、平面視（ＸＹ面）において、表示領域Ｒｇ１を囲む領域である。平面視（ＸＹ面）における周辺領域Ｒｇ２の形状は閉ループ状である。
【００３７】
なお、表示領域Ｒｇ１および周辺領域Ｒｇ２は、液晶表示パネル１００が構成される空間と、当該空間におけるＸＹ面、ＸＺ面およびＹＺ面とに対しても、液晶表示パネル１００と同様に適用される。
【００３８】
すなわち、表示領域Ｒｇ１および周辺領域Ｒｇ２は、液晶表示パネル１００を構成する各構成要素（基板１１０，１２０、液晶層３０等）に対しても、液晶表示パネル１００と同様に適用される。そのため、例えば、図１および図２のように、液晶表示パネル１００の基板１１０は、表示領域Ｒｇ１と周辺領域Ｒｇ２とを有する。
【００３９】
次に、アレイ基板としての基板１１０について詳細に説明する。図１および図２を参照して、基板１１０は、複数のゲート配線ＧＬと、複数のソース配線ＳＬと、透明基板１１１と、複数のスイッチング素子ＳＷ１と、複数の画素電極ＧＥと、コモン電極ＣＥ１と、複数のコモン配線ＣＬ（図示せず）と、偏光板６５ａと、配向膜１１２とを含む。
【００４０】
なお、図２では、構成を分かり易くするために、３本のゲート配線ＧＬと、３本のソース配線ＳＬとを示している。しかしながら、実際には、基板１１０は、ｎ（４以上の整数）本のゲート配線ＧＬと、ｓ（４以上の整数）本のソース配線ＳＬとを含む。
【００４１】
ゲート配線ＧＬ、ソース配線ＳＬおよびコモン配線ＣＬの各々は、金属で構成される。ゲート配線ＧＬ、ソース配線ＳＬおよびコモン配線ＣＬの各々の形状は、薄膜状である。
【００４２】
各ゲート配線ＧＬおよび各ソース配線ＳＬは、詳細は後述するが、後述の各スイッチング素子ＳＷ１を制御するための信号を、当該各スイッチング素子ＳＷ１へ伝達するための配線である。各スイッチング素子ＳＷ１は、当該信号を利用して、画素電極ＧＥに電圧を供給する。
【００４３】
表示領域Ｒｇ１において、ｎ本のゲート配線ＧＬは、平行に設けられている。具体的には、ｎ本のゲート配線ＧＬは、図２のように、基板１１０の表示領域Ｒｇ１において、行方向（Ｘ軸方向）に延在するように、当該基板１１０に設けられている。なお、複数のコモン配線ＣＬ（図示せず）も、基板１１０の表示領域Ｒｇ１において、行方向（Ｘ軸方向）に延在するように、当該基板１１０に設けられている。
【００４４】
また、ｓ本のソース配線ＳＬは、表示領域Ｒｇ１において、平行に設けられている。具体的には、ｓ本のソース配線ＳＬは、図２のように、表示領域Ｒｇ１において、列方向（Ｙ軸方向）に延在するように、基板１１０に設けられている。
【００４５】
なお、複数のゲート配線ＧＬと、複数のソース配線ＳＬとにより形成される矩形が、「画素Ｐｘ」に相当する。
【００４６】
基板１１０の表示領域Ｒｇ１を構成する各画素Ｐｘには、スイッチング素子ＳＷ１が設けられている。すなわち、各スイッチング素子ＳＷ１は、行列状に設けられている。具体的には、各ゲート配線ＧＬと各ソース配線ＳＬとが交差する部分の近傍には、スイッチング素子ＳＷ１が設けられている。
【００４７】
偏光板６５ａは、互いに直交する透過軸および吸収軸を有する。偏光板６５ａは、吸収軸に沿って振動する光を吸収する。すなわち、偏光板６５ａは、当該偏光板６５ａの吸収軸に沿って振動する光を透過させない。
【００４８】
透明基板１１１は、透光性を有する。透明基板１１１は、絶縁性材料で構成される。透明基板１１１は、例えば、ガラス基板である。
【００４９】
透明基板１１１の一方の面には、複数のスイッチング素子ＳＷ１が設けられている。なお、前述の偏光板６５ａは、透明基板１１１の他方の面に設けられている。
【００５０】
各スイッチング素子ＳＷ１は、例えば、非晶質シリコン、酸化物半導体等で構成されるＴＦＴ（Thin Film Transistor）である。具体的には、各スイッチング素子ＳＷ１は、例えば、Ｎチャネル型のＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である。なお、各スイッチング素子ＳＷ１は、Ｐチャネル型のＭＯＳＦＥＴであってもよい。
【００５１】
各スイッチング素子ＳＷ１には、画素電極ＧＥが接続される。具体的には、各スイッチング素子ＳＷ１のドレイン電極には、画素電極ＧＥが接続される。
【００５２】
画素電極ＧＥは、表示領域Ｒｇ１を構成する複数の画素Ｐｘの各々に設けられている。各画素電極ＧＥは、当該画素電極ＧＥに電圧が印加されることにより、液晶層３０において電界を発生させるための電極である。具体的には、各画素電極ＧＥは、液晶層３０において、液晶分子３１の向きを変化させるための電界を発生させるために使用される。画素電極ＧＥの形状は、平板状である。
【００５３】
コモン電極ＣＥ１は、表示領域Ｒｇ１全体に設けられる。すなわち、コモン電極ＣＥ１は、複数の画素Ｐｘにわたって設けられている。なお、コモン電極ＣＥ１には、後述のスリットＳＬｔが設けられている。
【００５４】
スリットＳＬｔは、当該コモン電極ＣＥ１と画素電極ＧＥとの間に、フリンジ電界を発生させるためのスリットである。また、コモン電極ＣＥ１には、後述の開口Ｈ１が設けられている。画素電極ＧＥおよびコモン電極ＣＥ１の各々は、透明電極である。当該透明電極は、例えば、ＩＴＯ、ＩＺＯ等から構成される。
【００５５】
配向膜１１２は、液晶分子３１を配向させるための膜である。配向膜１１２は、透明基板１１１の一方の面に設けられている。配向膜１１２は、基板１１０の表面に相当する。
【００５６】
液晶表示装置５００（液晶表示パネル１００）は、画素電極ＧＥおよびコモン電極ＣＥ１を使用して、映像を表示する。すなわち、画素電極ＧＥおよびコモン電極ＣＥ１は、映像の表示のために使用される電極である。
【００５７】
具体的には、液晶表示装置５００（液晶表示パネル１００）は、画素電極ＧＥとコモン電極ＣＥ１との間に電圧を印加する。このとき、画素電極ＧＥとコモン電極ＣＥ１との間に電荷が蓄えられる。これにより、画素電極ＧＥとコモン電極ＣＥ１との間にフリンジ電界が発生する。フリンジ電界の発生により、液晶分子３１の向きが変化する。すなわち、画素電極ＧＥとコモン電極ＣＥ１との間に蓄えられた電荷により、液晶分子３１の向きが変化する。
【００５８】
液晶分子３１の向きが変化することにより、液晶層３０が駆動する。このように、液晶表示装置５００（液晶表示パネル１００）は、液晶層３０を駆動させることにより、映像を表示する。
【００５９】
次に、カラーフィルター基板としての基板１２０について詳細に説明する。図１を参照して、基板１２０は、偏光板６５ｂと、透明基板１２１と、カラーフィルターＣＦ１と、ブラックマトリクス（Ｂｌａｃｋ  Ｍａｔｒｉｘ）ＢＭ１と、配向膜１２２とを含む。
【００６０】
偏光板６５ｂは、偏光板６５ａと同じ機能および構成を有する板である。透明基板１２１は、透光性を有する透明基板である。透明基板１２１の一方の面には、カラーフィルターＣＦ１およびブラックマトリクスＢＭ１が設けられている。なお、偏光板６５ｂは、透明基板１２１の他方の面に設けられている。
【００６１】
ブラックマトリクスＢＭ１は、光の一部を遮る遮光部材である。また、ブラックマトリクスＢＭ１は、基板１２０が有する周辺領域Ｒｇ２を光が透過しないように、当該周辺領域Ｒｇ２に設けられている。配向膜１２２は、液晶分子３１を配向させるための膜である。
【００６２】
次に、実施の形態１に係る液晶表示装置５００に含まれる液晶表示パネル１００の基板１１０の表示領域Ｒｇ１の詳細な構成について説明する。図３は、本発明の実施の形態１に係る基板１１０の表示領域Ｒｇ１の一部の画素の構成を示す平面図である。なお、図３では、構成を分かり易くするために、配向膜１１２、および、後述の絶縁膜２２を示していない。
【００６３】
また、コモン電極ＣＥ１は透明電極であり、かつ、コモン電極ＣＥ１は表示領域Ｒｇ１全体に設けられている。そのため、図３には、当該コモン電極ＣＥ１の輪郭は示されていない。なお、図３には、コモン電極ＣＥ１のスリットＳＬｔと、コモン電極ＣＥ１の開口Ｈ１とが示されている。
【００６４】
図３を参照して、スイッチング素子ＳＷ１は、平面視（ＸＹ面）において、ゲート配線ＧＬと重なる領域に設けられる。スイッチング素子ＳＷ１は、ゲート配線ＧＬの一部と、ソース電極Ｓｅと、ドレイン電極Ｄｅと、シリコンＳｉ１とを有する。なお、ソース配線ＳＬの一部は、当該ソース配線ＳＬとゲート配線ＧＬとの交差部において、Ｘ方向へ延びる。Ｘ方向へ延びる、当該ソース配線ＳＬの一部が、ソース電極Ｓｅである。
【００６５】
なお、コモン電極ＣＥ１（図示せず）は、コンタクトホールＣｈにより、複数のコモン配線ＣＬと電気的に接続されている。
【００６６】
（特徴的な構成）
次に、本実施の形態の特徴的な構成について説明する。本実施の形態では、構成の異なる２種類の画素が使用される。以下においては、当該構成の異なる２種類の画素の一方を、「画素Ｐｘａ」ともいう。また、以下においては、当該構成の異なる２種類の画素の他方を、「画素Ｐｘｂ」ともいう。表示領域Ｒｇ１を構成する複数の画素Ｐｘの各々は、構成の異なる画素Ｐｘａおよび画素Ｐｘｂのいずれかである。
【００６７】
図４は、本発明の実施の形態１における、画素Ｐｘａ，Ｐｘｂの配置の一例を示す平面図である。図４を参照して、画素Ｐｘａ，Ｐｘｂは、格子縞（チェッカーパターン）を形成するように、表示領域Ｒｇ１に配置される。すなわち、画素Ｐｘａおよび画素Ｐｘｂは、互いに隣接して配置されている。
【００６８】
なお、前述したように、コモン電極ＣＥ１は、複数の画素Ｐｘにわたって設けられている。そのため、コモン電極ＣＥ１は、画素Ｐｘａおよび画素Ｐｘｂにわたって設けられている。
【００６９】
以下においては、ゲート配線ＧＬが延在する方向（Ｘ軸方向）を、「方向ＤＲ１」ともいう。また、以下においては、ソース配線ＳＬが延在する方向（Ｙ軸方向）を、「方向ＤＲ２」ともいう。
【００７０】
平面視（ＸＹ面）において、表示領域Ｒｇ１を構成する平面に沿った方向は、互いに直交する方向ＤＲ１および方向ＤＲ２を含む。平面視（ＸＹ面）において、表示領域Ｒｇ１を構成する平面とは、図２の表示領域Ｒｇ１を構成する平面である。すなわち、平面視（ＸＹ面）において、表示領域Ｒｇ１を構成する平面は、透明基板１１１の主面と平行な面である。
【００７１】
画素Ｐｘａおよび画素Ｐｘｂは、方向ＤＲ１に沿った方向において、交互に配置されている。また、画素Ｐｘａおよび画素Ｐｘｂは、方向ＤＲ２に沿った方向において、交互に配置されている。
【００７２】
以下においては、画素Ｐｘａに含まれる画素電極ＧＥを、「画素電極ＧＥａ」ともいう。また、以下においては、画素Ｐｘｂに含まれる画素電極ＧＥを、「画素電極ＧＥｂ」ともいう。
【００７３】
次に、画素Ｐｘａ，Ｐｘｂについて説明する。図５は、図３のＡ１−Ａ２線に沿った、液晶表示パネル１００の断面図である。なお、図５では、構成を分かり易くするために、実際には画素Ｐｘａおよび画素Ｐｘｂの上方に存在する配向膜１１２を示していない。
【００７４】
図３および図５を参照して、液晶表示パネル１００（液晶表示装置５００）は、さらに、絶縁膜２１，２２，２３を含む。絶縁膜２１，２２，２３の各々は、例えば、ＳｉＮ膜（シリコン窒化膜）、有機膜等である。
【００７５】
絶縁膜２３は、透明基板１１１上に設けられている。絶縁膜２３上には、ソース配線ＳＬ、画素電極ＧＥｂ、シリコンＳｉ１（図示せず）、ドレイン電極Ｄｅ（図示せず）等が設けられている。
【００７６】
絶縁膜２２は、ソース配線ＳＬ、画素電極ＧＥｂ、絶縁膜２３の一部、シリコンＳｉ１（図示せず）、ドレイン電極Ｄｅ（図示せず）等を覆うように、設けられている。なお、画素電極ＧＥｂとソース配線ＳＬとは、絶縁膜２２により絶縁されている。また、画素電極ＧＥｂおよびソース配線ＳＬの各々は、同じ層に設けられている。
【００７７】
コモン電極ＣＥ１は、絶縁膜２２上に設けられている。前述したように、コモン電極ＣＥ１は、画素Ｐｘａおよび画素Ｐｘｂにわたって設けられている。絶縁膜２１は、コモン電極ＣＥ１の一部に設けられている。画素電極ＧＥａは、絶縁膜２１上に設けられている。
【００７８】
次に、画素Ｐｘａおよび画素Ｐｘｂの詳細な構成について説明する。まず、画素Ｐｘａの構成について説明する。画素Ｐｘａの画素電極ＧＥａは、コモン電極ＣＥ１の上方に設けられている。また、画素Ｐｘａの画素電極ＧＥａとコモン電極ＣＥ１との間には絶縁膜２１が設けられている。
【００７９】
具体的には、画素Ｐｘａにおいては、絶縁膜２２が、絶縁膜２３上に設けられている。また、画素Ｐｘａにおいては、コモン電極ＣＥ１が、絶縁膜２２上に設けられている。また、画素Ｐｘａにおいては、絶縁膜２１が、コモン電極ＣＥ１上に設けられている。なお、絶縁膜２１は、画素Ｐｘａの画素電極ＧＥａが、画素Ｐｘｂの画素電極ＧＥｂに接しないように、コモン電極ＣＥ１の一部に設けられている。
【００８０】
また、画素Ｐｘａにおいては、画素電極ＧＥａが、絶縁膜２１上に設けられている。なお、画素電極ＧＥａは、コンタクトホールＣｈにより、ドレイン電極Ｄｅ（図示せず）と電気的に接続されている。
【００８１】
次に、画素Ｐｘｂの構成について説明する。画素Ｐｘｂの画素電極ＧＥｂは、コモン電極ＣＥ１の下方に設けられている。また、画素Ｐｘｂの画素電極ＧＥｂとコモン電極ＣＥ１との間には絶縁膜２２が設けられている。
【００８２】
具体的には、画素Ｐｘｂにおいては、画素電極ＧＥｂが、絶縁膜２３上に設けられている。また、画素Ｐｘｂにおいては、絶縁膜２２が、絶縁膜２３の一部、画素電極ＧＥｂ等を覆うように、設けられている。また、画素Ｐｘｂにおいては、コモン電極ＣＥ１が、絶縁膜２２上に設けられている。なお、画素電極ＧＥｂは、直接、ドレイン電極Ｄｅ（図示せず）と電気的に接続されている。
【００８３】
次に、画素Ｐｘａおよび画素Ｐｘｂを形成するための製造方法について簡単に説明する。画素Ｐｘａおよび画素Ｐｘｂは、フォトリソグラフの写真製版技術を利用して形成される。
【００８４】
まず、透明基板１１１上に、ゲート配線ＧＬおよびコモン配線ＣＬを含むゲート層が形成される。次に、ゲート層を覆うように、絶縁膜２３が形成される。具体的には、透明基板１１１の一部、ゲート配線ＧＬ、および、コモン配線ＣＬを覆うように、絶縁膜２３が形成される。
【００８５】
次に、絶縁膜２３上に、シリコンＳｉ１を含むシリコン層が形成される。次に、絶縁膜２３の表面のうち、シリコンＳｉ１が存在しない領域に、ソース配線ＳＬおよびドレイン電極Ｄｅを含むソース層が形成される。次に、絶縁膜２３の表面のうち、シリコンＳｉ１、ソース配線ＳＬおよびドレイン電極Ｄｅが存在しない領域に、画素電極ＧＥｂが形成される。
【００８６】
次に、絶縁膜２２が、絶縁膜２３の一部、ソース配線ＳＬ、画素電極ＧＥｂ、シリコンＳｉ１、および、ドレイン電極Ｄｅを覆うように、形成される。次に、コモン電極ＣＥ１が、絶縁膜２２上に形成される。次に、絶縁膜２１が、コモン電極ＣＥ１の表面の一部に形成される。次に、画素電極ＧＥａが、絶縁膜２１上に形成される。
【００８７】
なお、必要に応じて、画素電極ＧＥａ、絶縁膜２１の一部、コモン電極ＣＥ１の一部等を覆うように、平坦化膜が設けられる。そして、配向膜１１２が、平坦化膜上に形成される。以上のようにして、画素Ｐｘａおよび画素Ｐｘｂが形成される。
【００８８】
以上説明したように、本実施の形態によれば、映像の表示のために使用されるコモン電極ＣＥ１は、互いに隣接して配置されている画素Ｐｘａおよび画素Ｐｘｂにわたって設けられている。すなわち、少なくともコモン電極ＣＥ１は、画素Ｐｘａおよび画素Ｐｘｂにわたって、同一の層に形成される。
【００８９】
これにより、隣接する２つの画素における、映像の表示のために使用される２つの電極の構成の複雑さの度合いを抑制した液晶表示装置を提供することができる。
【００９０】
なお、前述したように、ＦＦＳ方式の液晶表示装置では、画素電極とコモン電極とが異なる層に設けられている。そのため、ＦＦＳ方式の液晶表示装置では、パターン形成時に使用されるアレイマスクが多く必要なため、高コスト等のデメリットが存在する。
【００９１】
そこで、従来のＦＦＳ方式の液晶表示装置の構成として、隣接する２つの画素電極を同一層に形成する構成が考えられる。
【００９２】
以下においては、隣接する２つの画素電極を同一層に形成した構成を、「構成ＣｔＮ」ともいう。また、以下においては、構成ＣｔＮを有する、ＦＦＳ方式の液晶表示装置を、「液晶表示装置５００Ｎ」という。液晶表示装置５００Ｎは、液晶表示装置５００に対する、比較例としての液晶表示装置である。
【００９３】
図６は、比較例としての液晶表示装置５００Ｎが有する構成ＣｔＮを示す図である。図６を参照して、隣接する２つの画素Ｐｘにおいて、隣接する２つの画素電極ＧＥが、同一層に形成されている。
【００９４】
なお、図６に示される構成ＣｔＮは、画素電極ＧＥがコモン電極ＣＥ１の上方に存在するが、これに限定されない。構成ＣｔＮは、画素電極ＧＥがコモン電極ＣＥ１の下方に存在するする構成でもよい。
【００９５】
構成ＣｔＮでは、導電膜を利用した画素電極ＧＥの形成時に、当該導電膜のくず等が、導電性異物Ｘ１として発生する場合がある。また、図６のように、当該導電性異物Ｘ１が、隣接する２つの画素Ｐｘにまたがるように、存在する状況（以下、「状況Ｓｔｘ」ともいう）が発生する場合もある。
【００９６】
状況Ｓｔｘでは、隣接する２つの画素Ｐｘにおいて、一方の画素Ｐｘの画素電極ＧＥと、他方の画素Ｐｘの画素電極ＧＥとがショートする。そのため、状況Ｓｔｘにおいて、液晶表示装置５００Ｎが映像を表示した場合、点欠陥（ドッド状の表示欠陥）が認識される。
【００９７】
点欠陥には、黒点欠陥および輝点欠陥が存在する。輝点欠陥は、黒点欠陥より目立つ欠陥である。また、輝点欠陥には、単独輝点欠陥、および、複数の輝点欠陥が繋がった連続輝点欠陥が存在する。連続輝点欠陥は、単独輝点欠陥よりも目立つ欠陥である。
【００９８】
ＦＦＳ方式の液晶表示装置５００Ｎにおいて、状況Ｓｔｘが発生している場合、連続輝点欠陥が認識される。そのため、比較例としての液晶表示装置５００Ｎにおいて、状況Ｓｔｘが発生している場合、表示不良、映像の品質の低下等が生じる。そのため、液晶表示装置５００Ｎには、液晶表示装置の歩留まりが低いという問題がある。
【００９９】
なお、状況Ｓｔｘが発生している場合、導電性異物Ｘ１をレーザー光で取り除くためのリペア工程を行う方法も考えられる。しかしながら、当該方法は、欠陥を発見するための設備、リペア装置等の投資が必要である。また、当該方法では、液晶表示装置を製造するための通常の工程に加え、リペア工程を追加する必要がある。そのため、当該方法では、液晶表示装置の製造コストが高いという問題がある。
【０１００】
そこで、本実施の形態の液晶表示装置５００（液晶表示パネル１００）は上記のように構成されるため、液晶表示装置５００Ｎが有する上記の問題を解決することができる。具体的には、液晶表示装置５００では、図５のように、互いに隣接する画素Ｐｘａおよび画素Ｐｘｂにおいて、画素電極ＧＥａと画素電極ＧＥｂとは、異なる層に存在する。
【０１０１】
ここで、仮に、導電性異物Ｘ１が、画素Ｐｘａおよび画素Ｐｘｂにまたがるように存在する状況（以下、「状況Ｓｔｘａ」ともいう）が発生したと仮定する。状況Ｓｔｘａが発生しても、液晶表示装置５００においては、画素電極ＧＥａと画素電極ＧＥｂとはショートしない。
【０１０２】
そのため、状況Ｓｔｘａが発生した状況においても、液晶表示装置５００では、連続輝点欠陥は発生しない。なお、状況Ｓｔｘａが発生した場合、液晶表示装置５００においては、画素電極ＧＥａとコモン電極ＣＥ１とがショートすることにより、目立ちにくい黒点欠陥が生じるのみである。
【０１０３】
また、状況Ｓｔｘａが発生した場合、上記のようなリペア工程を行う必要がない。そのため、本実施の形態の構成では、液晶表示装置の製造コストが増加することはない。また、本実施の形態の構成では、液晶表示装置の歩留まりの低下を防止することができる。
【０１０４】
なお、本発明は、その発明の範囲内において、実施の形態を適宜、変形、省略することが可能である。
【０１０５】
例えば、コモン電極ＣＥ１は、表示領域Ｒｇ１を構成する全ての画素Ｐｘにわたって設けられているとしたが、これに限定されない。例えば、コモン電極ＣＥ１は、隣接する、少なくとも２つの画素Ｐｘにわたって設けられる構成としてもよい。当該構成では、液晶表示装置５００は、複数のコモン電極ＣＥ１を含む。
【０１０６】
また、画素Ｐｘａおよび画素Ｐｘｂは、方向ＤＲ１，ＤＲ２の各々に沿った方向において、交互に配置されているとしたが、これに限定されない。
【０１０７】
例えば、画素Ｐｘａおよび画素Ｐｘｂは、方向ＤＲ１のみに沿った方向において、交互に配置されている構成としてもよい。当該構成では、方向ＤＲ２においては、画素Ｐｘａおよび画素Ｐｘｂは、交互に配置されていなくてよい。
【０１０８】
また、画素Ｐｘａおよび画素Ｐｘｂは、方向ＤＲ２のみに沿った方向において、交互に配置されている構成としてもよい。当該構成では、方向ＤＲ１においては、画素Ｐｘａおよび画素Ｐｘｂは、交互に配置されていなくてよい。
【０１０９】
また、画素Ｐｘａおよび画素Ｐｘｂは、表示領域Ｒｇ１の一端から、表示領域Ｒｇ１の他端までにわたって、交互に配置されていなくてもよい。例えば、画素Ｐｘａおよび画素Ｐｘｂは、方向ＤＲ１において、４つの画素分のみ、交互に配置されていてもよい。
【符号の説明】
【０１１０】
２１，２２，２３  絶縁膜、１００  液晶表示パネル、５００，５００Ｎ  液晶表示装置、ＣＥ１  コモン電極、ＧＥ，ＧＥａ，ＧＥｂ  画素電極、Ｐｘ，Ｐｘａ，Ｐｘｂ  画素。
【図１】
0006723080.tif 000002
【図２】
0006723080.tif 000003
【図３】
0006723080.tif 000004
【図４】
0006723080.tif 000005
【図５】
0006723080.tif 000006
【図６】
0006723080.tif 000007