(57)【特許請求の範囲】
【請求項１】
一次巻線と二次巻線を有する第一のトランスと、
前記第一のトランスを駆動する駆動回路と、
前記第一のトランスの二次側に接続され、直流電圧を生成する生成回路と、
前記駆動回路を制御する制御手段と、
を備え、前記第一のトランスの二次側に生成された交流電圧に、前記生成回路により生成された直流電圧を重畳した出力電圧を出力する電源装置であって、
前記制御手段は、前記出力電圧の出力を停止させる際に、前記生成回路の出力が停止されるまでの間、前記駆動回路に入力される電圧を第一の電圧から前記第一の電圧よりも低い第二の電圧に低下させて前記トランスを駆動させることで、前記トランスの二次側に生成された交流電圧の振幅を小さくし、前記駆動回路に入力される電圧を前記第二の電圧に低下させてから、前記直流電圧の出力が停止されるまでの所定時間経過後、前記駆動回路による前記トランスの駆動を停止させることを特徴とする電源装置。
【請求項２】
前記生成回路は、前記第一のトランスの二次側に接続された第一のコンデンサを有し、前記第一のコンデンサにチャージされた直流電圧が交流電圧に重畳されることを特徴とする請求項１に記載の電源装置。
【請求項３】
前記第一のトランスの二次側に誘起された電圧の上端と下端の両方、又はいずれか一方の電圧をクランプするクランプ素子を備えることを特徴とする請求項２に記載の電源装置。
【請求項４】
前記生成回路は、一次巻線と二次巻線を有する第二のトランスと、前記第二のトランスの二次巻線に接続されたダイオードと、前記ダイオードに直列に接続された抵抗と、前記抵抗に並列に接続された第一のコンデンサと、を有し、
前記第一のトランスの二次巻線は、前記ダイオードのアノード側と前記抵抗との間に接続されていることを特徴とする請求項１に記載の電源装置。
【請求項５】
前記制御手段は、前記出力電圧の出力を停止させる際に、前記駆動回路に入力される電圧を所定の値から低下させるとともに、前記第二のトランスの駆動を停止させることを特徴とする請求項４に記載の電源装置。
【請求項６】
前記第一のトランスの二次側に誘起された電圧の下端と上端の両方、又はいずれか一方の電圧を検知する検知回路と、
前記検知回路により検知された電圧と基準となる電圧とに基づいて、前記駆動回路に入力される電圧を調整する調整手段と、
を備え、
前記制御手段は、前記基準となる電圧を変更することにより前記駆動回路に入力される電圧を変更させることが可能であることを特徴とする請求項２から請求項５のいずれか１項に記載の電源装置。
【請求項７】
前記制御手段は、前記基準となる電圧を変更するためのパルス信号を前記調整手段に出力し、前記パルス信号のデューティーを変更することにより前記駆動回路に入力される電圧が変更されることを特徴とする請求項６に記載の電源装置。
【請求項８】
前記検知回路は、前記第一のトランスの二次側に誘起された電圧の波形の上端と下端の両方、又はいずれか一方の電圧をホールドする第二のコンデンサを備え、
前記電源装置が停止するまでの間、前記第一のコンデンサにチャージされた電圧は、前記第二のコンデンサを介して放電されることを特徴とする請求項６又は請求項７に記載の電源装置。
【請求項９】
感光体と、
前記感光体を帯電する帯電手段と、
前記帯電手段により帯電された前記感光体に静電潜像を形成する露光手段と、
前記感光体上の静電潜像をトナーにより現像し、トナー像を形成する現像手段と、
前記現像手段により形成されたトナー像を記録材に転写するための転写手段と、
請求項１から請求項８のいずれか１項に記載の電源装置と、
を備え、
前記電源装置は、前記帯電手段と前記現像手段の両方、又はいずれか一方に電圧を供給することを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置及び画像形成装置に関し、特に、直流電圧が重畳された交流高電圧を生成する電源装置と、その電源装置を備える画像形成装置に関する。
【背景技術】
【０００２】
高圧電源には、直流電圧を交流電圧に重畳した交流高電圧を生成する電源がある。例えば、電子写真方式を採用する画像形成装置は、高圧電源を備えており、高圧電源は、紙等の記録材に対する画像形成プロセスには欠かせない存在となっている。画像形成装置の高圧電源には、帯電高圧電源、現像高圧電源、転写高圧電源等、各種モジュール化された電源が存在する。モジュール化された高圧電源は、画像形成装置の構成に応じて異なった仕様を有しており、例えば、現像高圧電源として直流電圧を交流電圧に重畳した交流高圧電源を用いる画像形成装置がある。直流電圧を交流電圧に重畳した交流高圧電源を生成する現像高圧電源として、例えば、特許文献１のような電源装置が提案されている。
【０００３】
図８（ａ）は、従来の電源装置である高圧電源回路を示す回路図である。図８（ａ）の電源装置は、ＣＰＵ１０１から出力されるパルス信号ＣＬＫのデューティーに応じてトランス１１５の二次側の出力端１２２から交流電圧を出力するとともに、抵抗１１８に直流電圧を発生させる。これにより、図８（ａ）の電源装置では、交流電圧に直流電圧が重畳された電圧が生成される。図８（ｂ）、図９は、図８（ａ）の電源装置の高電圧の出力を停止させる際の制御を示すフローチャート及びタイムチャートである。図８（ａ）の電源装置を停止させる際には、トランス１１５の二次側の直流電圧を放電するために、ＣＰＵ１０１は、パルス信号ＣＬＫをハイレベルに固定してから待機時間Ｘミリ秒が経過したことに応じて、電源装置の出力が停止したと判断している。なお、図８、図９の詳細は後述する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−２３２４５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、図８（ａ）の回路が交流帯電電圧を生成する電源装置に適用されている場合、次のような課題がある。近年、画像形成装置の高速化やプリントボリュームの増加等から、交流帯電電圧の感光体への印加時間が増加している。交流帯電電圧を感光体に印加する時間が長くなると、感光体の寿命が短くなることが知られている。上述したように、図８（ａ）のような電源装置の高電圧出力を停止させる際には、待機時間Ｘミリ秒が必要とされ、この間も感光体に交流帯電電圧が印加されてしまい、感光体の寿命を短くしてしまうおそれがある。このため、電源装置の高電圧出力を停止させる際に要する時間を短くすることが求められている。
【０００６】
本発明は、このような状況のもとでなされたもので、直流電圧を交流電圧に重畳して高電圧を生成する電源装置において、電源装置の高電圧出力を停止させる際に要する時間を短くすることを目的とする。
【課題を解決するための手段】
【０００７】
上述した課題を解決するために、本発明は、以下の構成を備える。
【０００８】
（１）一次巻線と二次巻線を有する第一のトランスと、前記第一のトランスを駆動する駆動回路と、前記第一のトランスの二次側に接続され、直流電圧を生成する生成回路と、前記駆動回路を制御する制御手段と、を備え、前記第一のトランスの二次側に生成された交流電圧に、前記生成回路により生成された直流電圧を重畳した出力電圧を出力する電源装置であって、前記制御手段は、前記出力電圧の出力を停止させる際に、前記生成回路の出力が停止されるまでの間、前記駆動回路に入力される電圧を第一の電圧から前記第一の電圧よりも低い第二の電圧に低下させて前記トランスを駆動させることで、前記トランスの二次側に生成された交流電圧の振幅を小さくし、前記駆動回路に入力される電圧を前記第二の電圧に低下させてから、前記直流電圧の出力が停止されるまでの所定時間経過後、前記駆動回路による前記トランスの駆動を停止させることを特徴とする電源装置。
（２）感光体と、前記感光体を帯電する帯電手段と、前記帯電手段により帯電された前記感光体に静電潜像を形成する露光手段と、前記感光体上の静電潜像をトナーにより現像し、トナー像を形成する現像手段と、前記現像手段により形成されたトナー像を記録材に転写するための転写手段と、前記（１）に記載の電源装置と、を備え、前記電源装置は、前記帯電手段と前記現像手段の両方、又はいずれか一方に電圧を供給することを特徴とする画像形成装置。
【発明の効果】
【００１０】
本発明によれば、直流電圧を交流電圧に重畳して高電圧を生成する電源装置において、電源装置の高電圧出力を停止させる際に要する時間を短くすることができる。
【図面の簡単な説明】
【００１１】
【図１】実施例１の電源装置の構成を示す回路図
【図２】実施例１の電源装置の出力を停止させる際の動作を説明するフローチャート
【図３】実施例１の電源装置の出力を停止させる際の動作を説明するタイムチャート
【図４】実施例２の電源装置の構成を示す回路図
【図５】実施例２の出力を停止させる際の動作を説明するフローチャート
【図６】実施例２の出力を停止させる際の動作を説明するタイムチャート
【図７】実施例３の画像形成装置の構成を示す図
【図８】従来例の電源装置の構成を示す図、電源装置の出力を停止させる際の動作を説明するタイムチャート
【図９】従来例の電源装置の出力を停止させる際の動作を説明するフローチャート
【発明を実施するための形態】
【００１２】
［高圧電源回路］
図８（ａ）に、交流電圧に直流電圧が重畳された従来の高圧電源回路の一例を示し、その動作を説明する。図８（ａ）に示す回路は、昇圧トランスから交流電圧を生成するとともに直流電圧も生成する回路である。図８（ａ）の回路において、抵抗１０３、１１０、１１３、ＮＰＮトランジスタ（以下、単にトランジスタという）１１１、ＰＮＰトランジスタ（以下、単にトランジスタという）１１２は、プッシュプル型の駆動回路を構成している。
【００１３】
ＣＰＵ１０１は、交流電圧を生成するためのパルス信号ＣＬＫを出力しており、パルス信号ＣＬＫの１周期における時間幅（以下、デューティーとする）を変化させることで、直流電圧を調整している。パルス信号ＣＬＫは、抵抗１０２を介して、ＮＰＮトランジスタ（以下、単にトランジスタという）４０１のベース端子に入力されている。パルス信号ＣＬＫがハイレベルのとき、トランジスタ４０１がオンするため、電源電圧Ｖ１から供給される電流は、抵抗１０３とトランジスタ４０１のコレクタ−エミッタ間を介して、グランド（以下、ＧＮＤとする）に流れ込む。このとき、トランジスタ１１１には、ベース端子に電流が供給されないため、トランジスタ１１１はオフしている。トランジスタ１１１がオフとなっているとき、トランス１１５の一次側に電流は流れないため、トランス１１５の二次側の出力端１２２に高電圧は発生しない。
【００１４】
パルス信号ＣＬＫがハイレベルからローレベルに遷移すると、トランジスタ４０１がオンからオフに遷移する。トランジスタ４０１がオフになると、電源電圧Ｖ１から供給される電流は、抵抗１０３を介してトランジスタ１１１のベース端子に流れ込み、トランジスタ１１１がオンし、トランジスタ１１２はオフする。その結果、電源電圧Ｖ１から供給される電流は、抵抗１１０、トランジスタ１１１のコレクタ−エミッタ間、コンデンサ１１４を介して、トランス１１５の一次巻線１１５ａに流れ込み、トランス１１５の一次巻線１１５ａが励磁される。トランス１１５の一次巻線１１５ａが励磁されると、トランス１１５の二次巻線１１５ｂには巻数比に応じた電圧が誘起され、出力端１２２には、出力端１２２の保護用の抵抗１２１を介して、二次巻線１１５ｂに誘起した電圧に応じた電圧が発生する。トランス１１５の二次巻線１１５ｂに誘起された電圧から生じるトランス１１５の二次側に流れる電流は、ダイオード４０３を介して、コンデンサ４０２に流れ込む。
【００１５】
一方で、トランス１１５の二次側に流れる電流は、ダイオード４０３のカソード端子に接続されたツェナーダイオード１１６、抵抗４０４、ＧＮＤを介して、抵抗１１８とコンデンサ１１９にも流れる。そして、抵抗１１８に生じた直流電圧は、交流電圧に重畳され、トランス１１５の二次側の出力端１２２に、直流電圧が重畳された交流高圧として生成される。
【００１６】
パルス信号ＣＬＫがローレベルから、再度、ハイレベルに遷移すると、トランジスタ１１２がオンし、トランス１１５の一次側に流れる電流は、コンデンサ１１４、トランジスタ１１２、抵抗１１３を介してＧＮＤに流れ込む。このとき、トランス１１５の二次巻線１１５ｂには、トランジスタ１１１がオンしているときとは逆向きに電圧が生じる。このとき、トランス１１５の二次巻線１１５ｂにはダイオード４０３が接続されているため、トランス１１５の二次側には電流は流れない。以上の動作をパルス信号ＣＬＫのデューティーで繰り返すことで、図８（ａ）の電源回路は、所定の高電圧を生成する。
【００１７】
［出力を停止させる際の制御］
図８（ａ）の回路について、高電圧の出力を停止させる（出力オフ）ときの動作を説明する。図９は、高電圧の出力を停止するときのフローチャートを示しており、図８（ｂ）は、高電圧の出力を停止するときの制御のタイムチャートを示している。図８（ｂ）（ｉ）は、パルス信号ＣＬＫのハイレベル（Ｈと図示）、ローレベル（Ｌと図示）の遷移を示し、図８（ｂ）（ｉｉ）は、トランス１１５の二次側の出力端１２２の電圧の変動を示している。図８（ｂ）（ｉｉ）において、細線は交流電圧を示し、太線は直流電圧Ｖｄｃを示している。また、横軸は時間を示す。
【００１８】
図８（ｂ）の領域Ａでは、ＣＰＵ１０１は、パルス信号ＣＬＫを所定のデューティーで出力しており、パルス信号ＣＬＫは周期的にハイレベルとローレベルの遷移を繰り返している。領域Ａでは、直流電圧Ｖｄｃが所定の電圧Ｖとなるように（Ｖｄｃ＝Ｖ）、パルス信号ＣＬＫのデューティーが設定されている。ＣＰＵ１０１が所定のデューティーでパルス信号ＣＬＫを出力する区間である領域Ａでは、図８（ｂ）（ｉｉ）に示すように、交流電圧（細線）と直流電圧（太線）が重畳された高電圧が出力される。直流電圧が重畳された交流電圧を停止させるためにパルス信号ＣＬＫをハイレベルに固定すると、領域Ａの区間が終了し、領域Ｂの区間に遷移する。領域Ｂの区間では、ＣＰＵ１０１は、パルス信号ＣＬＫをハイレベルに維持している。上述したように、パルス信号ＣＬＫがハイレベルのときには、トランス１１５の二次側の出力端１２２から高電圧は出力されない。
【００１９】
このように、ＣＰＵ１０１は、高電圧の出力を停止させる制御を行う場合、図９に示すように、ステップ（以下、単にＳとする）１０２で、パルス信号ＣＬＫをハイレベルに固定する。また、ＣＰＵ１０１は、不図示のタイマをリセットし、スタートさせる。パルス信号ＣＬＫがハイレベルのとき、トランジスタ４０１がオンするため、抵抗１０３、１１０、１１３、トランジスタ１１１、１１２で構成されるプッシュプル型の駆動回路は、電流を引き抜くプル動作を維持する。その結果、領域Ｂ（図８（ｂ））に示すように、トランス１１５の二次側に交流電圧は生成されなくなる。
【００２０】
Ｓ１０２でＣＰＵ１０１は、パルス信号ＣＬＫをハイレベルに固定し、Ｓ１０３で、タイマを参照することにより、待機時間であるＸミリ秒（ｍｓｅｃ）が経過したか否かを判断する。Ｓ１０３の処理は、トランス１１５の二次側に充電された直流電圧Ｖｄｃの電荷が放電するまで、Ｘミリ秒間待機するための処理である。直流電圧Ｖｄｃの電荷の放電時間は、トランス１１５の二次側のコンデンサと抵抗の時定数で決まるため、コンデンサ１１９、４０２、抵抗１１８が支配的となる。そのため、待機時間Ｘは、コンデンサ１１９、４０２、抵抗１１８の回路定数やこれらが搭載される装置の状態を考慮し、適切な値に設定される。Ｓ１０３でＣＰＵ１０１は、待機時間Ｘミリ秒が経過していないと判断した場合は、処理をＳ１０３に戻し、待機時間Ｘミリ秒が経過したと判断した場合は、Ｓ１０４で高電圧の出力がオフしたと判断し、処理を終了する。このように、ＣＰＵ１０１は、トランス１１５の二次側の時定数で決まる時間に基づいて、コンデンサ１１９に充電された直流電圧Ｖｄｃの電荷が放電され、高電圧の出力が停止したと判断する。なお、図８（ｂ）で示す待機時間Ｘミリ秒は設定値である。このため、コンデンサ１１９に充電された直流電圧Ｖｄｃの電荷が放電される時間にマージンを取るため、十分長い時間に設定されることもあれば、電荷が放電される時間よりも短い時間に設定されることもある。
【００２１】
［課題］
しかし、上述した電源回路を含む高圧電源回路は、高電圧の出力がゼロ電位に低下する高圧電源の立下りに時間を要する。こうした高圧電源は、一般的に数１００Ｖから数ｋＶの電圧を生成する。このため、トランス１１５の二次側に設けられている抵抗１１８は、耐圧を満足させるために、数ＭΩから数１０ＭΩの定数に設定される。高電圧回路はプッシュプル駆動を止めたとき、トランス１１５の二次側のコンデンサと抵抗で決まる時定数で電荷が放電される。このため、一般的にトランスの二次側が数１０００ｐＦのコンデンサと数ＭΩの抵抗で構成される高電圧回路では、高電圧回路がプッシュプル駆動を止めてから高電圧の出力がゼロ電位に収束するまでに、数１００ミリ秒の時間を必要とする。
【００２２】
例えば、高圧電源の立下りに時間を要した場合、上述した高圧電源を有する画像形成装置では、以下に説明する課題が存在する。一般的に、電子写真方式を用いた画像形成装置は、感光体に電荷を一様に帯電させる帯電処理、感光体に静電潜像を形成する露光処理を行う。そして、感光体に形成された静電潜像にトナーを付着させてトナー像を形成する現像処理、感光体に形成されたトナー像を記録材に転写する転写処理、記録材に転写されたトナー像を定着させる定着処理を施すことで、画像を形成する。画像形成に使用される感光体の寿命は、感光体の削れ量に比例して消耗し、感光体の削れ量は交流帯電電圧の印加時間に比例して増加する。そのため、交流帯電電圧の感光体への印加時間が長いほど、感光体の寿命が短くなる。近年、画像形成装置の高速化や一定時間に印刷される総枚数（プリントボリューム）の増加が進んでいるため、感光体への交流帯電電圧の印加時間は増加しており、感光体の寿命を長くすることも求められている。
【００２３】
こうした中、高圧電源の立下りに時間を要してしまうと、感光体に交流帯電が印加される時間が長くなり、感光体を劣化させてしまうおそれがある。更に、交流現像回路を適用した画像形成装置では、交流帯電電圧の出力を停止させる前に交流現像電圧の出力を停止させる構成としている。これは、交流現像電圧よりも先に交流帯電電圧の出力を停止させると、感光体の表面電位、トナー電位、現像電圧の出力値の関係がくずれ、意図しないタイミングでトナーが感光体に飛翔し、クリーニング不良を引き起こすおそれがあるからである。そのため、交流現像電圧の出力を停止させてから交流帯電電圧の出力を停止させる必要があり、交流帯電電圧の出力を停止させるためには、上述した待機時間Ｘミリ秒を要する。待機時間Ｘミリ秒の間は交流帯電電圧が感光体に印加されることになり、感光体の削れ量を増加させてしまうおそれがある。
【実施例１】
【００２４】
［高圧電源回路］
図１に実施例１の高圧電源回路を説明するための回路図を示す。図１の高圧電源回路は、昇圧トランスから交流電圧を生成するとともに直流電圧も生成する回路である。制御手段であるＣＰＵ１０１は、交流電圧を生成するためのパルス信号ＣＬＫのデューティーを変化させることで、直流電圧（以下、直流電圧Ｖｄｃとする）を調整する。また、図１の高圧電源回路は、交流電圧の波形の下端のピーク電圧（以下、電圧Ｖｍａｘとする）をフィードバックする回路を備えている。ＣＰＵ１０１は、パルス信号ＰＷＭのデューティーを変化させることで、電圧Ｖｍａｘと直流電圧Ｖｄｃを調整する。
【００２５】
ＣＰＵ１０１は、パルス信号ＣＬＫの出力や停止、デューティーの制御と、パルス信号ＰＷＭの出力や停止、デューティーの制御を行う。抵抗１０２、１０３、電界効果トランジスタ（以下、ＦＥＴとする）１０４は、ＣＰＵ１０１から出力されるパルス信号ＣＬＫの電圧を変換する回路である。コンデンサ１０５は、直流成分をカットするカップリングコンデンサであり、電源電圧Ｖ１を抵抗１０６、１０７で分圧した電圧を中間電圧とする交流電圧を生成する。
【００２６】
抵抗１０８、１０９、１１０、１１３、トランジスタ１１１、１１２、コンデンサ１１４は、一次巻線１１５ａと二次巻線１１５ｂを有する第一のトランスであるトランス１１５に入力される交流電圧を生成するプッシュプル型の駆動回路２００を構成している。駆動回路２００は、パルス信号ＣＬＫがローレベルのとき、トランス１１５の一次巻線１１５ａにトランジスタ１１１、コンデンサ１１４を介して励磁電流を流し、トランス１１５の一次巻線１１５ａを励磁する。トランス１１５の一次巻線１１５ａが励磁されると、トランス１１５の二次巻線１１５ｂには、巻数比に応じた電圧が誘起され、出力端１２２には二次巻線１１５ｂに誘起された電圧に応じた電圧が発生する。
【００２７】
トランス１１５に生じる二次側の電流は、抵抗１２０、クランプ素子であるツェナーダイオード１１６、ダイオード１１７、ＧＮＤを介して第一のコンデンサであるコンデンサ１１９と抵抗１１８に流れる。トランス１１５に誘起された二次側の電圧の波形の上端のピーク電圧は、ツェナーダイオード１１６によりクランプされ、コンデンサ１１９には電圧Ｖｄｃが充電される。コンデンサ１１９は、直流電圧を生成する生成回路として機能している。
【００２８】
なお、本実施例では、トランス１１５に誘起された二次側電圧の波形の上端のピーク電圧をツェナーダイオード１１６によりクランプする構成であるが、トランス１１５に誘起された二次側電圧の波形の下端のピーク電圧をクランプする構成としてもよい。更に、二次側電圧の波形の上端のピーク電圧と下端のピーク電圧の両方をクランプする構成としてもよい。ダイオード１１７は、二次側の電圧の波形の下端の電圧が出力される区間において、逆方向に電流が流れることを防止する目的で接続されている。抵抗１２１は、出力端１２２を保護するための抵抗である。出力端１２２には、本実施例の高圧電源回路で動作させる負荷が接続される。
【００２９】
パルス信号ＣＬＫがローレベルからハイレベルに遷移すると、トランス１１５の二次巻線１１５ａには、パルス信号ＣＬＫがローレベルのときとは逆向きの電圧が誘起される。このときトランス１１５に生じる二次側の電流は、コンデンサ１１９、ＧＮＤ、コンデンサ１３１、ダイオード１３０、抵抗１２０を介して流れる。
【００３０】
ここで、ダイオード１３０、コンデンサ１３１、１３５、抵抗１３２、１３３、１３４は、上述した電圧Ｖｍａｘを検知する検知回路２１０である。電圧Ｖｍａｘはダイオード１３０、コンデンサ１３１で整流、平滑され、整流、平滑された電圧は抵抗１３２、１３３、１３４で分圧されて、オペアンプ１３６の非反転入力端子に入力されている。Ｖ２は検知回路２１０用の電源電圧である。このように、トランス１１５により誘起された二次側電圧の波形の下端のピーク電圧は、ダイオード１３０とコンデンサ１３１によってホールドされる。なお、本実施例では、トランス１１５に誘起された二次側電圧の波形の下端のピーク電圧をダイオード１３０及びコンデンサ１３１によりホールドする構成である。しかし、トランス１１５に誘起された二次側電圧の波形の上端のピーク電圧をホールドする構成としてもよい。更に、二次側電圧の波形の上端のピーク電圧と下端のピーク電圧の両方をホールドする構成としてもよい。
【００３１】
調整手段であるオペアンプ１３６の反転入力端子には、ＣＰＵ１０１から出力されたパルス信号ＰＷＭを抵抗１３７、コンデンサ１３８で平滑した基準となる電圧である直流電圧が入力されている。ＣＰＵ１０１がパルス信号ＰＷＭのデューティーを変化させることで、オペアンプ１３６の反転入力端子に入力される直流電圧を変化させることができる。コンデンサ１３９は、オペアンプ１３６の出力電圧の安定化のためのコンデンサである。
【００３２】
オペアンプ１３６は、反転入力端子と非反転入力端子の電圧が等しくなるように、出力電圧を調整する。即ち、オペアンプ１３６は、電圧Ｖｍａｘを一定電圧とするようにフィードバック制御を行っており、ＣＰＵ１０１から入力されるパルス信号ＰＷＭのデューティーを変化させることで、電圧Ｖｍａｘを変化させることが可能である。なお、本実施例の構成では、パルス信号ＰＷＭのデューティーを変えることで、トランス１１５を駆動する入力電圧の振幅を変化させている。直流電圧Ｖｄｃは、トランス１１５の二次側に生じる電圧に応じて変化する回路構成となっている。このため、パルス信号ＰＷＭのデューティーを変更してオペアンプ１３６の反転入力端子に入力される基準となる電圧を変更することは、トランス１１５の駆動回路２００への入力電圧を変更することでもある。更に、パルス信号ＰＷＭのデューティーを変更することは、電圧Ｖｍａｘを変化させることに加え、直流電圧Ｖｄｃを変更していることにもなる。
【００３３】
［高電圧の出力を停止する際の制御］
上述した回路について、高電圧の出力を停止させるときの動作を説明する。本実施例では、画像形成装置で使用する高電圧回路を想定しており、出力端１２２はトランス１１５の二次側と比べて高インピーダンスとなっている。図２は、高電圧の出力を停止させるときのフローチャートを示しており、図３は、高電圧の出力を停止させるときの制御のタイムチャートを示している。図３において、（ｉ）はパルス信号ＣＬＫのハイレベル（Ｈと図示）、ローレベル（Ｌと図示）の遷移を示し、（ｉｉ）はパルス信号ＰＷＭのハイレベル、ローレベルの遷移をそれぞれ示している。図３の（ｉｉｉ）は、トランス１１５の一次側に入力される入力電圧（Ｖａ、Ｖｂ）を示し、（ｉｖ）はトランス１１５の二次側の出力端１２２の電圧の変動を示している。図３（ｉｖ）において、細線は交流電圧を示し、太線は直流電圧Ｖｄｃを示し、破線は交流電圧の波形の下端のピーク電圧である電圧Ｖｍａｘを示している。また、横軸は時間を示す。
【００３４】
図３の領域Ｃに示すように、ＣＰＵ１０１が所定のデューティーでパルス信号ＣＬＫ及びパルス信号ＰＷＭを出力する区間では、（ｉｖ）に示すように、出力端１２２からは交流電圧と直流電圧Ｖｄｃが重畳された高電圧が出力電圧として出力される。領域Ｃでは、直流電圧Ｖｄｃが所定の電圧Ｖとなるように（Ｖｄｃ＝Ｖ）、パルス信号ＰＷＭのデューティーが設定されている。領域Ｃは、電源に接続された負荷に電力を供給している状態である。ＣＰＵ１０１がパルス信号ＰＷＭのデューティーを制御することにより、領域Ｃの区間が終了し、領域Ｄの区間に遷移する。
【００３５】
図２のフローチャートは、ＣＰＵ１０１が出力端１２２から高電圧の出力を停止させるときに実施する処理である。Ｓ１０６でＣＰＵ１０１は、直流電圧Ｖｄｃの電圧値がゼロとなるように、パルス信号ＰＷＭのデューティーを設定し（Ｖｄｃ＝０）、オペアンプ１３６にパルス信号ＰＷＭを出力する。なお、本実施例では、パルス信号ＰＷＭのデューティーを、直流電圧Ｖｄｃがゼロとなるように設定しているが、直流電圧Ｖｄｃが所定の電圧Ｖよりも低い値となるように設定してもよい。言い換えれば、パルス信号ＰＷＭのデューティーを、直流電圧Ｖｄｃが所定の電圧Ｖよりも低下するように設定すればよい。パルス信号ＰＷＭのデューティーが、直流電圧Ｖｄｃの電圧値がゼロとなるように設定されることで、上述したプッシュプル型の駆動回路２００への入力電圧が、電圧Ｖａから電圧Ｖｂ（ここで、Ｖａ＞Ｖｂ）に変化する（図３（ｉｉｉ））。このため、Ｓ１０６の処理は、直流電圧Ｖｄｃの電圧値がゼロとなるように、入力電圧を変更する処理であるともいえる。即ち、駆動回路２００への入力電圧を、直流電圧Ｖｄｃが所定の電圧Ｖよりも低下するように、所定の値である電圧Ｖａから低下させる構成としてもよい。また、ＣＰＵ１０１は、不図示のタイマをリセットしてスタートさせる。図３の領域Ｄに示すように、パルス信号ＰＷＭのデューティーが変更されると（図３（ｉｉ）参照）、直流電圧Ｖｄｃの電圧値がゼロに近づいていく（図３（ｉｖ）太線）。このとき、トランス１１５は、領域Ｃの区間と比較して低い入力電圧で駆動されるため（図３（ｉｉｉ）参照）、交流電圧の振幅は小さくなる（図３（ｉｖ）参照）。
【００３６】
パルス信号ＣＬＫがローレベルのとき、領域Ｃの区間では、トランス１１５の二次側の電流が、抵抗１２０、ツェナーダイオード１１６、ダイオード１１７、ＧＮＤ、コンデンサ１１９を介して流れる。一方、領域Ｄの区間では、パルス信号ＣＬＫがローレベルのとき、トランス１１５の二次側の電流はほとんど流れない。これは、トランス１１５の入力電圧が低くなることで、トランス１１５の二次巻線１１５ｂに誘起された出力電圧の波形の上端のピーク電圧が、ツェナーダイオード１１６のツェナー電圧より低くなったからである。以降、トランス１１５の二次巻線１１５ｂに誘起された出力電圧の波形の上端のピーク電圧を、電圧Ｖｍｉｎとする。
【００３７】
また、パルス信号ＣＬＫがハイレベルのとき、領域Ｃの区間では、トランス１１５の二次側の電流が、コンデンサ１１９、ＧＮＤ、コンデンサ１３１、ダイオード１３０、抵抗１２０を介して流れる。一方、領域Ｄの区間では、パルス信号ＣＬＫがハイレベルのとき、トランス１１５の二次側の電流はほとんど流れない。これは、トランス１１５の入力電圧が低くなることで、トランス１１５の二次巻線１１５ｂに誘起された出力電圧の波形の下端のピーク電圧の絶対値が、コンデンサ１３１のチャージ電圧（＝Ｖｍａｘ）より低くなったからである（図３（ｉｖ））。そのため、領域Ｄの区間では、コンデンサ１１９にチャージされた直流電圧Ｖｄｃは抵抗１１８等を介して放電され、コンデンサ１３１にチャージされた電圧Ｖｍａｘは抵抗１３２等を介して放電される動作となる。
【００３８】
パルス信号ＰＷＭのデューティーを直流電圧Ｖｄｃがゼロとなるように設定すると、コンデンサ１３１に充電されていた電荷が放電され、電圧Ｖｍａｘは図３の破線で示すように減少（絶対値）していく。領域Ｄは、コンデンサ１３１の放電が支配的な領域である。電圧Ｖｍａｘが減少し、やがて交流電圧の下端のピーク電圧と等しくなったタイミングで領域Ｄの区間が終了し、領域Ｅの区間に遷移する。
【００３９】
領域Ｅの区間では、領域Ｄの区間と同様に、ＣＰＵ１０１は、直流電圧Ｖｄｃの電圧値がゼロとなるように、パルス信号のデューティーを設定し、オペアンプ１３６にパルス信号ＰＷＭを出力する。パルス信号ＣＬＫがローレベルのとき、領域Ｄと同じように、トランス１１５の二次巻線１１５ｂに誘起された電圧（＝Ｖｍｉｎ）は、ツェナーダイオード１１６のツェナー電圧より低い。このため、コンデンサ１１９にチャージされた電荷は、抵抗１１８を介して放電される。また、パルス信号ＣＬＫがハイレベルのとき、トランス１１５の二次側の電流は、コンデンサ１１９、ＧＮＤ、コンデンサ１３１、ダイオード１３０、抵抗１２０を介して流れる。これは、領域Ｄの区間でコンデンサ１３１にチャージされた電荷が放電されたことで、トランス１１５の二次巻線１１５ｂに誘起された出力電圧の波形の下端のピーク電圧が、コンデンサ１３１のチャージ電圧（＝Ｖｍａｘ）より高くなったからである。
【００４０】
ここで、領域Ｅにおけるコンデンサ１３１は、パルス信号ＣＬＫがローレベルのときに放電された電荷を、パルス信号ＣＬＫがハイレベルのときにチャージするという動作をしている。コンデンサ１３１にチャージされる電荷は、トランス１１５の二次側の電流によるものだけでなく、コンデンサ１１９から放電された電荷も流れ込む。これは、一般的に、抵抗１１８は、数ＭΩから数１０ＭΩの定数で構成されており、コンデンサ１３１を介した電流経路の方が低インピーダンスとなっているためである。領域Ｅは、コンデンサ１３１の放電と充電が繰り返されている領域である。
【００４１】
なお、前述したように、トランス１１５の二次側の出力端１２２は高インピーダンスとなっているため、出力端１２２を介した電流経路に電流はほぼ流れない。その結果、従来の制御では、コンデンサ１１９の電荷が抵抗１１８を介して放電されているのに対し、本実施例の制御では、抵抗１１８より低インピーダンスのコンデンサ１３１を介した電流経路で放電される区間が生じる。このため、従来例に比べて本実施例の制御の方が、より早くコンデンサ１１９の電荷を放電させることができ、直流電圧Ｖｄｃのゼロ電位への立下りが従来例よりも早くなる。
【００４２】
図２の説明に戻り、Ｓ１０７でＣＰＵ１０１は、タイマを参照することにより、パルス信号ＰＷＭのデューティーを切り替えてから、所定の時間Ｙミリ秒（ｍｓｅｃ）が経過したか否かを判断する。Ｓ１０７でＣＰＵ１０１は、Ｙミリ秒が経過していないと判断した場合、処理をＳ１０７に戻す。Ｓ１０７でＣＰＵ１０１は、Ｙミリ秒が経過したと判断した場合、処理をＳ１０８に進める。Ｓ１０８でＣＰＵ１０１は、パルス信号ＣＬＫをハイレベルに固定する。ＣＰＵ１０１がパルス信号ＣＬＫをハイレベルに固定すると、プッシュプル型の駆動回路２００によるトランス１１５の駆動が停止され、トランス１１５の二次側からの交流電圧の出力が停止される。また、ＣＰＵ１０１は、不図示のタイマをリセットしスタートさせる。ここで、Ｓ１０７の判断に用いられる所定時間Ｙミリ秒は、予め、直流電圧Ｖｄｃの電圧値がゼロとなる時間を測定しておき、最適な値に設定しておく。なお、パルス信号ＰＷＭのデューティーを、直流電圧Ｖｄｃが所定の電圧Ｖよりも低い値となるように設定する場合には、所定の電圧Ｖよりも低い値となる時間を測定しておき、所定時間Ｙミリ秒を最適な値に設定しておく。
【００４３】
Ｓ１０９でＣＰＵ１０１は、タイマを参照することにより、Ｓ１０８でパルス信号ＣＬＫをハイレベルに固定してから、所定時間Ｚミリ秒が経過したか否かを判断する。図３の領域Ｆは、パルス信号がハイレベルに固定されてから後の領域であり、領域Ｅから領域Ｆに遷移してから所定時間Ｚミリ秒が経過したタイミングで、出力端１２２からの高電圧の出力が０となったと判断される。Ｓ１０９でＣＰＵ１０１は、所定時間Ｚミリ秒が経過していないと判断した場合、処理をＳ１０９に戻す。Ｓ１０９でＣＰＵ１０１は、所定時間Ｚミリ秒が経過したと判断した場合、処理をＳ１１０に進める。Ｓ１１０でＣＰＵ１０１は、出力端１２２からの高電圧の出力が停止されたと判断し、処理を終了する。
【００４４】
Ｓ１０９の判断に用いられる所定時間Ｚミリ秒は、予め、パルス信号ＣＬＫのデューティーを所定の設定値からハイレベルに固定したときの交流電圧がゼロになる時間を測定しておき、最適な値に設定しておく。なお、図３の所定時間Ｙ、Ｚの設定値は一例であり、コンデンサ１１９及びコンデンサ１３１の電荷が放電されるまでの時間にマージンを取るため、十分長い時間に設定してもよい。また、製品仕様上許容できる場合には、コンデンサ１１９及びコンデンサ１３１の電荷が放電されるために要する時間よりも短い時間に設定してもよい。
【００４５】
［従来例との比較］
ここで、図１の電源装置と、図８（ａ）の電源装置とを比較する。図１において、交流電圧のピークトゥピーク電圧（Ｖｍｉｎ−Ｖｍａｘ）を１５００Ｖ、直流電圧Ｖｄｃを−４５０Ｖ、抵抗１１８、１３２を１０ＭΩ、コンデンサ１１９を４７００ｐＦ、コンデンサ１３１を２２００ｐＦとする。その結果、図８（ａ）の従来の電源装置における図８（ｂ）の領域Ｂの時間（＝Ｘ）は２００ミリ秒であったのに対し、本実施例の図３の領域Ｄ及び領域ＥにおけるＹ、そして領域ＦにおけるＺの合計の時間（Ｙ＋Ｚ）は５０ミリ秒となる。このように、本実施例の電源装置では、出力電圧を停止させる制御を開始してから出力電圧がゼロ電位、又はゼロ電位に近い値となるまでに要する時間を、従来の制御より１５０ミリ秒短縮することができた。
【００４６】
なお、上述した構成は、本実施例を説明するための一例であり、本実施例の回路設定に限定されない。また、本実施例の高圧電源回路を画像形成装置の交流現像回路に適用した場合の効果を説明する。一例として、ある画像形成装置の動作シーケンスを考える。シート１枚のプリント動作において、帯電電圧を時間１５０ミリ秒印加した場合、感光ドラムの削れ量は約２％に相当することが確認されている。２００００枚の印刷が可能な感光ドラムの場合、シート１枚当たりの削れ量が約２％改善されることで、２０４０４枚のプリントを実行することができる。即ち、プリントが実行される枚数に換算して４０４枚分、感光ドラムの寿命を延長させることができる。
【００４７】
以上のような制御を実施することで、従来のようにパルス信号ＣＬＫを停止させるよりも早く、出力電圧をゼロに近づけることができる。よって、直流電圧を交流電圧に重畳した高電圧回路を有する画像形成装置においては、本実施例の制御を実施することで、感光ドラムの寿命を延長することができる。なお、トランス１１５の入力電圧を調整し、直流電圧Ｖｄｃの電圧値がゼロとなるように設定することで高電圧出力の停止を早める制御を実施する構成は、本実施例の回路構成に限定されない。
【００４８】
以上、本実施例によれば、直流電圧を交流電圧に重畳して高電圧を生成する電源装置において、電源装置の高電圧出力を停止させる際に要する時間を短くすることができる。
【実施例２】
【００４９】
［高圧電源回路］
図４に実施例２の高圧電源回路の回路図を示す。図４の高圧電源回路は、交流電圧を生成する昇圧トランスと、直流電圧を生成する昇圧トランスを含む生成回路である直流電圧生成回路５００を独立に設けた回路である。本実施例では、２つの昇圧トランスの二次側を接続することで直流電圧が交流電圧に重畳された高電圧を生成している。また、実施例１と同様に、交流電圧の波形の下端のピーク電圧Ｖｍａｘを検知する検知回路２１０（コンデンサ１３１、１３５、ダイオード１３０、抵抗１３２、１３３、１３４）を備えている。交流電圧を生成するトランス１１５の二次巻線１１５ｂの一端は出力端１２２であり、本実施例では、二次巻線１１５ｂの他端に直流電圧生成回路５００が接続されている。
【００５０】
図４の動作を説明する。図１と同一の構成には同じ符号を付し、説明を省略する。ＣＰＵ１０１は、パルス信号ＣＬＫとパルス信号ＰＷＭの出力、停止や、デューティーを制御する構成に加え、本実施例では、パルス信号ＣＬＫ２の出力、停止や、デューティーも制御する。ＣＰＵ１０１は、所定のデューティーでパルス信号ＣＬＫ２を出力することで、抵抗５０１を介してＦＥＴ５０３のスイッチング動作を制御する。
【００５１】
ＣＰＵ１０１がハイレベルのパルス信号ＣＬＫ２を出力すると、ＦＥＴ５０３がオンする。ＦＥＴ５０３がオンしたとき、第二のトランスであるトランス５０６の一次巻線５０６ａには、抵抗５０２を介して電源電圧Ｖ１から電流が流れ、トランス５０６の一次巻線５０６ａが励磁される。トランス５０６の一次巻線５０６ａが励磁されると、トランス５０６の二次巻線５０６ｂには巻数比に応じた電圧が誘起される。ただし、ダイオード５０７により流れる電流の方向が制限されているため、トランス５０６の二次側に電流は流れない。なお、トランス５０６の二次巻線５０６ｂには、ダイオード５０７が接続され、ダイオード５０７には抵抗５０９が直列に接続され、抵抗５０９には第一のコンデンサであるコンデンサ５０８が並列に接続されている。トランス１１５の二次巻線１１５ｂは、トランス５０６の二次巻線５０６ｂとダイオード５０７の出力側との間に接続されている。
【００５２】
パルス信号ＣＬＫ２のデューティーで決まる時間により、パルス信号ＣＬＫ２がハイレベルからローレベルに遷移すると、ＦＥＴ５０３がオフする。トランス５０６の一次側では、トランス５０６の回生電流がダイオード５０５、トランス５０６を介してコンデンサ５０４に流れ込み、コンデンサ５０４は回生電流によってチャージされる。一方、トランス５０６の二次巻線５０６ｂにはＦＥＴ５０３がオンしていたときとは逆向きの電圧が誘起され、トランス５０６の二次側の電流は、コンデンサ５０８と抵抗５０９を介してダイオード５０７に流れる。このとき、コンデンサ５０８にチャージされる電荷は、高圧電源回路の直流電圧Ｖｄｃとして生成され、直流電圧Ｖｄｃは、交流電圧を生成するトランス１１５の二次巻線１１５ｂを介して、出力端１２２にあらわれる。以上説明したように、図４の回路構成では、交流電圧と直流電圧を、それぞれ独立したトランスを用いて生成し、直流電圧を交流電圧に重畳することで高電圧を生成している。
【００５３】
［高電圧の出力を停止する際の制御］
上述した回路について、高電圧の出力を停止させるときの動作を説明する。本実施例の電源装置を画像形成装置に搭載して使用する場合、出力端１２２はトランス１１５の二次側と比べて高インピーダンスとなっている。図５は、ＣＰＵ１０１が高電圧の出力を停止させるときのフローチャートを示しており、図６は、高電圧の出力を停止させるときの制御のタイムチャートを示している。図６において、（ｉ）はパルス信号ＣＬＫのハイレベル（Ｈと図示）、ローレベル（Ｌと図示）の遷移を示し、（ｉｉ）はパルス信号ＣＬＫ２のハイレベル（Ｈと図示）、ローレベル（Ｌと図示）の遷移を示している。図６の（ｉｉｉ）はパルス信号ＰＷＭのハイレベル（Ｈと図示）、ローレベル（Ｌと図示）の遷移を示している。図６の（ｉｖ）は、トランス１１５の一次側に入力される入力電圧（Ｖａ、Ｖｂ）を示し、（ｖ）はトランス１１５の二次側の出力端１２２の電圧の変動を示している。図６（ｖ）において、細線は交流電圧を示し、太線は直流電圧Ｖｄｃを示し、破線は電圧Ｖｍａｘを示している。また、横軸は時間を示す。
【００５４】
図６の領域Ｇに示すように、ＣＰＵ１０１が所定のデューティーでパルス信号ＣＬＫ及びパルス信号ＣＬＫ２を出力する区間では、図６（ｖ）に示すように、出力端１２２からは交流電圧に直流電圧Ｖｄｃが重畳された高電圧が出力される。ＣＰＵ１０１がパルス信号ＣＬＫ２及びパルス信号ＰＷＭを制御することにより、領域Ｇの区間が終了し、領域Ｈの区間に遷移する。
【００５５】
図５のＳ２０６でＣＰＵ１０１は、直流電圧Ｖｄｃの電圧値がゼロとなるように、パルス信号ＰＷＭのデューティーを設定し、オペアンプ１３６にパルス信号ＰＷＭを出力する。また、ＣＰＵ１０１は、パルス信号ＣＬＫ２をローレベルに固定し、更に、不図示のタイマをリセットしてスタートさせる。なお、実施例１と同様に、パルス信号ＰＷＭのデューティーは、直流電圧Ｖｄｃが所定の電圧Ｖよりも低い値となるように設定してもよい。この場合、ＣＰＵ１０１は、出力電圧の出力を停止させる際に、プッシュプル型の駆動回路２００に入力される入力電圧を所定の電圧Ｖａから低下させるとともに、トランス５０６の駆動を停止させる。
【００５６】
図６の領域Ｈでは、交流電圧の波形の上端のピーク電圧が領域Ｇに示す波形の上端のピーク電圧よりも低く、下端のピーク電圧がコンデンサ１３１にチャージされた電圧Ｖｍａｘより低くなる。そのため、コンデンサ５０８にチャージされた電荷は抵抗５０９等を介して放電され、コンデンサ１３１にチャージされた電荷は抵抗１３２等を介して放電される。
【００５７】
電圧Ｖｍａｘが減少し、やがて交流電圧の下端のピーク電圧と等しくなったタイミングで領域Ｈの区間が終了すると、領域Ｉの区間に遷移する。領域Ｉの区間では、領域Ｈの区間と同様に、ＣＰＵ１０１は、直流電圧Ｖｄｃの電圧値がゼロとなるように、パルス信号ＰＷＭのデューティーを設定し、オペアンプ１３６にパルス信号ＰＷＭを出力する。また、ＣＰＵ１０１は、パルス信号ＣＬＫ２をローレベルに固定する。領域Ｉの区間では、実施例１で説明した領域Ｅと同様に、トランス１１５の二次巻線１１５ｂに誘起された電圧の波形の下端のピーク電圧が、コンデンサ１３１にチャージされた電圧Ｖｍａｘより高くなる。このため、コンデンサ５０８にチャージされた電荷がコンデンサ１３１に流れ込むことで、コンデンサ５０８の放電が早くなる。
【００５８】
なお、前述したように、トランス１１５の二次側の出力端１２２は高インピーダンスとなっているため、出力端１２２を介した電流経路に電流はほぼ流れない。その結果、従来の制御では、コンデンサ５０８の電荷が抵抗５０９を介して放電されているのに対し、本実施例の制御では、抵抗５０９より低インピーダンスのコンデンサ１３１を介した電流経路で放電される。このため、従来例に比べて本実施例の制御の方が、より早くコンデンサ５０８の電荷を放電させることができ、直流電圧Ｖｄｃの立下りが従来例よりも早くなる。
【００５９】
図５の説明に戻り、Ｓ２０７でＣＰＵ１０１は、タイマを参照することにより、パルス信号ＰＷＭのデューティーを切り替え、パルス信号ＣＬＫ２をローレベルにしてから、所定の時間Ｎミリ秒が経過したか否かを判断する。Ｓ２０７でＣＰＵ１０１は、Ｎミリ秒が経過していないと判断した場合、処理をＳ２０７に戻す。Ｓ２０７でＣＰＵ１０１は、Ｎミリ秒が経過したと判断した場合、処理をＳ２０８に進める。Ｓ２０８でＣＰＵ１０１は、パルス信号ＣＬＫをハイレベルに固定する。ＣＰＵ１０１がパルス信号ＣＬＫをハイレベルに固定すると、プッシュプル型の駆動回路２００によるトランス１１５の駆動が停止され、トランス１１５の二次側からの交流電圧の出力が停止される。また、ＣＰＵ１０１は不図示のタイマをリセットしスタートさせる。ここで、Ｓ２０７の判断に用いられる所定時間Ｎミリ秒は、次のように設定しておく。即ち、予め、パルス信号ＰＷＭとパルス信号ＣＬＫ２のデューティーを所定の設定値から各々ハイレベルとローレベルに固定したときの直流電圧Ｖｄｃの電圧値がゼロになる時間を測定しておき、最適な値に設定しておく。なお、実施例１と同様に、パルス信号ＰＷＭのデューティーを、直流電圧Ｖｄｃが所定の電圧Ｖよりも低い値となるように設定した場合には、所定の電圧Ｖよりも低い値となる時間を測定しておき、所定時間Ｎミリ秒を最適な値に設定しておく。
【００６０】
Ｓ２０９でＣＰＵ１０１は、タイマを参照することにより、Ｓ２０８でパルス信号ＣＬＫをハイレベルに固定してから、所定時間Ｋミリ秒が経過したか否かを判断する。図６の領域Ｊは、パルス信号ＣＬＫがハイレベルに固定されてから後の領域であり、領域Ｉから領域Ｊに遷移してから所定時間Ｋミリ秒が経過したタイミングで、電源からの高電圧の出力が０となったと判断される。Ｓ２０９でＣＰＵ１０１は、所定時間Ｋミリ秒が経過していないと判断した場合、処理を２０９に戻す。Ｓ２０９でＣＰＵ１０１は、所定時間Ｋミリ秒が経過したと判断した場合、処理をＳ２１０に進める。Ｓ２１０でＣＰＵ１０１は、電源からの高電圧の出力が停止されたと判断し、処理を終了する。
【００６１】
Ｓ２０９の判断に用いられる所定時間Ｋミリ秒は、予め、パルス信号ＣＬＫのデューティーを所定の設定値からハイレベルに固定したときの交流電圧がゼロになる時間を測定しておき、最適な値に設定しておく。なお、図５の所定時間Ｎ、Ｋの設定値は一例であり、コンデンサ５０８の電荷が放電されるまでの時間にマージンを取るため、十分長い時間に設定してもよい。また、製品仕様上許容できる場合には、コンデンサ５０８の電荷の放電に必要な時間よりも短い時間に設定してもよい。
【００６２】
［従来例との比較］
ここで、図４の電源装置と、図８（ａ）の電源装置とを比較する。図４において、交流電圧のピークトゥピーク電圧（Ｖｍｉｎ−Ｖｍａｘ）を１５００Ｖ、直流電圧Ｖｄｃを−４２０Ｖ、抵抗５０９、１３２を１０ＭΩ、コンデンサ５０８を４７００ｐＦ、コンデンサ１３１を２２００ｐＦとする。その結果、図８（ａ）の従来の電源装置における図８（ｂ）の領域Ｂの時間（＝Ｘ）は２００ミリ秒であったのに対し、本実施例の図６の領域Ｈ及び領域ＩにおけるＮ、領域ＪにおけるＫの合計の時間（Ｎ＋Ｋ）は５２ミリ秒となる。このように、本実施例の電源装置では、出力電圧を停止させる制御を開始してから出力電圧がゼロ電位、又はゼロ電位に近い値となるまでに要する時間を、従来の制御より１４８ミリ秒短縮することができた。
【００６３】
なお、上述した構成は、本実施例を説明するための一例であり、本実施例の回路設定に限定されない。また、本実施例の高圧電源回路を画像形成装置の交流現像回路に適用した場合も、実施例１と同様の効果を得ることができる。
【００６４】
以上のような制御を実施することで、従来のようにパルス信号ＣＬＫを停止させるよりも早く、出力電圧をゼロに近づけることができる。よって、交流高電圧回路を有する画像形成装置においては、本実施例の制御を実施することで、感光ドラムの寿命を延長することができる。なお、トランス１１５の入力電圧を調整し、直流電圧Ｖｄｃの電圧値がゼロとなるように設定することで高圧出力の停止を早める制御を実施する構成は、本実施例の回路構成に限定されない。例えば、交流電圧に重畳される直流電圧を生成する回路は、次のような回路であってもよい。即ち、ダイオード等の電流方向素子であってもよいし、電流方向素子と抵抗が直列に接続された回路であってもよいし、電流方向素子と抵抗が直列に接続され、その抵抗と並列にコンデンサ等のキャパシタが接続された回路でもよい。
【００６５】
以上、本実施例によれば、直流電圧を交流電圧に重畳して高電圧を生成する電源装置において、電源装置の高電圧出力を停止させる際に要する時間を短くすることができる。
【実施例３】
【００６６】
上述したように、実施例１、２で説明した電源装置は、例えば画像形成装置の高圧電源として適用可能である。以下に、実施例１、２の電源装置が適用される画像形成装置の構成を説明する。
【００６７】
［画像形成装置の構成］
画像形成装置の一例として、レーザビームプリンタを例にあげて説明する。図７に電子写真方式のプリンタの一例であるレーザビームプリンタの概略構成を示す。レーザビームプリンタ３００は、静電潜像が形成される感光体としての感光ドラム３１１、感光ドラム３１１を一様に帯電する帯電部３１７（帯電手段）を備えている。レーザビームプリンタ３００は、感光ドラム３１１上（感光体上）に静電潜像を形成する露光装置３１３（露光手段）、感光ドラム３１１に形成された静電潜像をトナーで現像する現像部３１２（現像手段）を備えている。そして、感光ドラム３１１に現像されたトナー像をカセット３１６から供給された記録材としてのシート（不図示）に転写部３１８（転写手段）によって転写して、シートに転写したトナー像を定着器３１４で定着してトレイ３１５に排出する。この感光ドラム３１１、帯電部３１７、現像部３１２、転写部３１８が画像形成部である。また、レーザビームプリンタ３００は、実施例１、２で説明した電源装置４００を備えている。なお、実施例１、２の電源装置４００を適用可能な画像形成装置は、図７に例示したものに限定されず、例えば複数の画像形成部を備える画像形成装置であってもよい。更に、感光ドラム３１１上のトナー像を中間転写ベルトに転写する一次転写部と、中間転写ベルト上のトナー像をシートに転写する二次転写部を備える画像形成装置であってもよい。レーザビームプリンタ３００は、画像形成部による画像形成動作や、シートの搬送動作を制御するコントローラ３２０を備えている。
【００６８】
また、実施例１、２に記載の電源装置４００は、例えば、帯電部３１７に印加される帯電電圧を供給する帯電高圧電源として用いられている。また、例えば、現像部３１２に印加される現像電圧を供給する現像高圧電源として用いられる。実施例１、２の電源装置４００では、電源からの出力を停止させる際に、図８（ａ）に示す従来の電源装置に比べて、直流電圧Ｖｄｃの電荷を放電するまでの時間が短い。このため、帯電高圧電源からの出力を停止させる際に従来よりも早く停止させることができる。これにより、感光ドラム３１１に帯電高電圧が印加される時間を従来よりも短くすることができ、感光ドラム３１１の寿命を延ばすことができる。なお、実施例１、２の電源装置は、帯電部３１７と現像部３１２の両方、又はいずれか一方に出力電圧を印加する構成としてよい。
【００６９】
以上、本実施例によれば、直流電圧を交流電圧に重畳して高電圧を生成する電源装置において、電源装置の高電圧出力を停止させる際に要する時間を短くすることができる。
【符号の説明】
【００７０】
１０１      ＣＰＵ
１１５      トランス
１１９      コンデンサ
２００      駆動回路
【図１】
0006700695.tif 000002
【図２】
0006700695.tif 000003
【図３】
0006700695.tif 000004
【図４】
0006700695.tif 000005
【図５】
0006700695.tif 000006
【図６】
0006700695.tif 000007
【図７】
0006700695.tif 000008
【図８】
0006700695.tif 000009
【図９】
0006700695.tif 000010