(57)【特許請求の範囲】
【請求項１】
導波路と、
前記導波路に装荷され、電極構造が集中定数型であるN個(N>1)の位相シフタと、を有し、
前記N個の位相シフタに対して長さの短い方から順に1からNまで番号を付けた場合、少なくともあるi（iは1以上、N-1以下の自然数）において、i番目とi+1番目の位相シフタの長さの比が2より大きくなるように設定し、
前記N個の位相シフタは、それぞれ同じ出力インピーダンスで同一駆動電圧で駆動されるドライバ回路を有することを特徴とする変調器。
【請求項２】
前記変調器の動作信号が示すレベル間の光強度差または位相シフト差が一定のPAM変調を行う請求項１に記載の変調器。
【請求項３】
前記N個の位相シフタがＰＩＮダイオードで形成され、前記ＰＩＮダイオードと電気的に接続するように形成されたイコライザの機能を有する電気回路構造を有する請求項１または２に記載の変調器。
【請求項４】
前記N個の位相シフタのそれぞれの導波路がＰＮダイオードで形成された請求項１または２に記載の変調器。
【請求項５】
導波路を含む2つのアームと、
前記2つのアームの少なくとも一方の前記導波路に装荷された少なくとも2つの位相シフタユニットを有し、
前記位相シフタユニットは、電極構造が集中定数型であるN個(N>1)の位相シフタを有し、
前記N個の位相シフタに対して長さの短い方から順に1からNまで番号を付けた場合、少なくともあるi（iは1以上、N-1以下の自然数）において、i番目とi+1番目の位相シフタの長さの比が2より大きくなるように設定し、
前記N個の位相シフタは、それぞれ同じ出力インピーダンスで同一駆動電圧で駆動されるドライバ回路を有することを特徴とするマッハツェンダ型変調器。
【請求項６】
当該マッハツェンダ型変調器の動作信号が示すレベル間の光強度差または位相シフト差が一定のPAM変調を行う請求項５に記載のマッハツェンダ型変調器。
【請求項７】
前記N個の位相シフタがPINダイオードで形成され、前記ＰＩＮダイオードと電気的に接続するように形成されたイコライザの機能を有する電気回路構造を有する請求項５または６に記載のマッハツェンダ型変調器。
【請求項８】
各位相シフタの導波路がPNダイオードで形成された請求項５または６に記載のマッハツェンダ型変調器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、変調器およびマッハツェンダ型変調器に関する。
【背景技術】
【０００２】
光通信では光信号を変調する変調器が用いられ、例えば、パルス振幅変調(Pulse-amplitude modulation: PAM)を行う多値変調器素子が用いられる。特に、複数の位相シフタをマッハツェンダ干渉計の両アームに搭載し、これらの位相シフタをそれぞれ個別のデータで変調することで、PAM変調を行う変調器が知られている。
【０００３】
図１は、特許文献３および非特許文献１に開示されたPAM-16型のシリコン変調器の概略構成を示す図である。
図１の変調器では、２×２ＭＭＩカプラ（多モード干渉: Multi-Mode Interference)１Ｘにより分離された２つのシリコン導波路２Ａおよび２Ｂを、２×２ＭＭＩカプラ１Ｙで結合することによりマッハツェンダ干渉計が形成される。２つのシリコン導波路２Ａおよび２Ｂを、マッハツェンダ干渉計の２つのアームと称する。２つのアームの導波路に、外部信号に応じて導波路の容量を変化させる位相シフタを装荷し、変調を行う。
【０００４】
図１の変調器では、４つの位相シフタを設け、各位相シフタで発生する変化量に重み付けすることにより、デジタルデータに応じた変調が行えるようにしている。具体的には、図１に示すように、４つの位相シフタ１１Ａ，１１Ｂ；１２Ａ，１２Ｂ；１３Ａ，１３Ｂ；１４Ａ，１４Ｂを設ける。位相シフタにおける位相変化量は、同じ駆動電圧の場合、位相シフタの長さに応じて変化するので、４つの位相シフタ長の比率が1:2:22:23となるように設計されている。このような設計により、各位相シフタが両方のアームに搭載され、プッシュプル駆動が行えるPAM-16型の変調器となっている。
【０００５】
図１の変調器で、長さの異なる個々の位相シフタのそれぞれを個々のドライバ回路で駆動することを想定した場合、長い位相シフタほど大きな駆動力が必要となるために出力インピーダンスを小さくする必要がある。異なる出力インピーダンスのドライバ回路を用いてNRZ信号で駆動すると、それぞれの位相シフタが別々に駆動される。これらの位相シフト量の総和が両アーム間の位相差となる。そのため、個々の位相シフトに与えるNRZの信号状態の組み合わせに応じて、光出力振幅の最大値と最小値の間に複数の中間状態が形成されPAM多値変調が実現される。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】国際公開第２０１１／０４３０７９号
【特許文献２】特開２００５−３７５４７号公報
【特許文献３】米国特許第８３２０７２０号明細書
【非特許文献】
【０００７】
【非特許文献１】X. Wu et. al,”A 20Gb/s NRZ/PAM-4 1V Transmitter in 40nm CMOS. Driving a Si-Photonic Modulator in 0.13μm CMOS” ISSCC2013 7.7
【非特許文献２】T. Baba et. al, “50-Gb/s ring-resonator-based silicon modulator” Optics Express 21, pp. 11869-11876 (2013).
【発明の概要】
【発明が解決しようとする課題】
【０００８】
図１のPAM変調器では、長さの比が1:2:22:23の位相シフタを用いているため、実際の駆動では、出力インピーダンスの異なるドライバ回路を複数用意する必要があるため複雑な駆動系となる問題がある。同一の出力インピーダンスのドライバを用いた場合においても、それぞれの位相変化量が長さに比例しないためPAM変調はできない。
本発明の目的は、同一設計（出力インピーダンス）の複数のドライバ回路による簡易な多値変調駆動系で、多値に比例した変調量が得られるPAM型の多値変調器を実現することである。
【課題を解決するための手段】
【０００９】
１つの態様では、変調器は、導波路と、導波路に装荷され、電極構造が集中定数型であるN個(N>1)の位相シフタと、を有する。N個の位相シフタに対して長さの短い方から順に1からNまで番号を付けた場合、少なくともあるi（iは1以上、N-1以下の自然数）において、i番目とi+1番目の位相シフタの長さの比が2より大きくなるように設定する。N個の位相シフタは、それぞれ同じ出力インピーダンスで同一駆動電圧で駆動されるドライバ回路を有する。
【００１０】
また、１つの態様では、マッハツェンダ型変調器は、導波路を含む2つのアームと、2つのアームの少なくとも一方の導波路に装荷された少なくとも2つの位相シフタユニットを有し、位相シフタユニットは、電極構造が集中定数型であるN個(N>1)の位相シフタを有する。N個の位相シフタに対して長さの短い方から順に1からNまで番号を付けた場合、少なくともあるi（iは1以上、N-1以下の自然数）において、i番目とi+1番目の位相シフタの長さの比が2より大きくなるように設定する。N個の位相シフタは、それぞれ同じ出力インピーダンスで同一駆動電圧で駆動されるドライバ回路を有する。
【発明の効果】
【００１１】
１つの側面として、変調器およびマッハツェンダ型変調器において、同一設計の複数のドライバ回路による多値パルス振幅変調駆動で、多値に比例した変調量が得られる。
【図面の簡単な説明】
【００１２】
【図１】特許文献３および非特許文献１に開示されたPAM-16型のシリコン変調器の概略構成を示す図である。
【図２】位相シフト量の計算に用いた位相シフタの等価回路を示す図である。
【図３】各ドライバインピーダンスにおける位相シフト量の位相シフタ長依存性の計算結果と計算式を示す図である。
【図４】第１実施形態のPAM-4マッハツェンダ型変調器の形状を示す上面図および位相シフタの導波路部の構造を示す図であり、（Ａ）が上面図であり、（Ｂ）が位相シフタの導波路部の構造図である。
【図５】図４の（Ａ）におけるＡ−Ａの断面図である。
【図６】第１実施形態のマッハツェンダ型変調器の駆動系および駆動により生じる位相差特性を示す図であり、（Ａ）が駆動系を、（Ｂ）が特性を示す。
【図７】第２実施形態のPAM-8マッハツェンダ型変調器の形状を示す上面図である。
【図８】第２実施形態のマッハツェンダ型変調器の駆動系を示す図である。
【図９】第２実施形態のマッハツェンダ型変調器の駆動により生じる位相差特性を示す図である。
【図１０】第３実施形態のマッハツェンダ型変調器の位相シフタの導波路部の構成を示す図である。
【発明を実施するための形態】
【００１３】
まず、図１のPAM変調器で、多値に比例した位相変化量が得られない原因を考察する。
図２は、位相シフト量の計算に用いる位相シフタの等価回路を示す図である。図２では、回路パラメータを合わせて示している。
図３は、各ドライバインピーダンスにおける位相シフト量の位相シフタ長依存性の計算結果と計算式を示し、（Ａ）が位相シフト量の位相シフタ長依存性のグラフを、（Ｂ）が計算式を示す。
【００１４】
図２の等価回路は、信号源２１からの信号がドライバインピーダンス２２を介して、位相シフタを構成するダイオードの等価回路２３に印加される。等価回路２３は、図示のように接続された、位相シフタを構成するダイオードの直列抵抗Rsと、ダイオードのキャパシタンス（容量）CFと、ダイオードのリークパスに起因する抵抗成分RFと、を有する。信号源２１の信号の電源電圧振幅をΔV(=1V)、ドライバインピーダンスをZdで表す。さらに、πの位相シフトに必要な電荷量をQπと定義した。
【００１５】
さらに位相シフタの長さ(Lact)に対して、RSおよびRFは反比例し、CFは比例することを考慮し、図３の（Ｂ）に示す計算式を用いて電源電圧1V、周波数12.5GHzを仮定し計算を行った結果が図３の（Ａ）のグラフに示される。なお、図２の位相シフタは、フリーキャリア・プラズマ効果を用いたシリコン変調器を想定しており、長さLactの位相シフタの導波路コアに蓄積されたキャリア量に比例した位相変化が伝搬光に対して生じる。図３の（Ａ）のグラフに示すように、ドライバのインピーダンスが0Ωの場合には、位相シフト量は長さに対して線形に変化している。これに対し、ドライバのインピーダンスが0Ω以外の場合には長さに対して非線形性を示す。
【００１６】
ドライバのインピーダンスが実際には0Ωでない点を考慮すると、図１のPAM変調器は、位相シフタ長が1:2:22:23の比率となっているため、各位相シフタの位相シフト量は狙い通りの比率にならない。これが、多値に比例した位相変化量が得られず、所望の多値変調が行えない原因と考えられる。
【００１７】
この問題を、各位相シフタを駆動するドライバの駆動力（出力インピーダンス）を変えることで解決することが考えられる。しかし、各位相シフタを駆動するドライバの駆動力（出力インピーダンス）を変えるには、各位相シフタの駆動のために異なる出力インピーダンスのドライバが必要となるので、同一の構成（出力インピーダンス）のドライバを用いる場合よりも駆動系としてはより複雑な設計及び構成となるという問題があった。以下、駆動力（出力インピーダンス）の異なるドライバに対して、同じ駆動力（出力インピーダンス）のドライバを同一構成のドライバと称する。
【００１８】
図４は、第１実施形態のPAM-4マッハツェンダ型変調器の形状を示す上面図および位相シフタの導波路部の構造を示す図であり、（Ａ）が上面図であり、（Ｂ）が位相シフタの導波路部の構造図である。
【００１９】
第１実施形態のマッハツェンダ型変調器は、基板上に形成されたSiO2の絶縁層上に形成されたシリコン(Si)導波路の２本のアームに変調器を形成し、その上にSiO2の絶縁層、グランド電極パッド層および電極パッド層を形成したものである。
【００２０】
図４の（Ａ）に示すように、２×２ＭＭＩカプラにより分離された２本のアームは、別の２×２ＭＭＩカプラにより結合される。シリコン導波路３０Ａおよび３０Ｂは、２本のアームに対応する。シリコン導波路３０Ａおよび３０Ｂには、第１の位相シフタを形成する位相シフタ３１Ａおよび３１Ｂと、第２の位相シフタを形成する位相シフタ４１Ａおよび４１Ｂと、が設けられる。
【００２１】
位相シフタ３１Ａ、３１Ｂ、４１Ａおよび４１Ｂは、PINダイオードとイコライザの機能を有する電気回路とで形成された高速駆動用の位相シフタである。位相シフタ３１Ａ、３１Ｂの導波路方向の長さは90μmであり、位相シフタ３１Ａ、３１Ｂの導波路方向の長さは270μmであり、長さが異なる。位相シフタ３１Ａ、３１Ｂ、４１Ａおよび４１Ｂは、PAM-4変調器を形成する。位相シフタ３１Ａ、３１Ｂ、４１Ａおよび４１Ｂは、導波路の一方の側の設けられたＰドープ領域３２Ａ、３２Ｂ、４２Ａおよび４２Ｂと、導波路の他方の側の設けられたＮドープ領域３３Ａ、３３Ｂ、４３Ａおよび４３Ｂと、を有する。Ｎドープ領域３３Ａ、３３Ｂ、４３Ａおよび４３Ｂは、イコライザのキャパシタンス領域およびイコライザの抵抗領域を有し、電極パッド層５１Ａ、５１Ｂ、５２Ａおよび５２Ｂに接続される。図４の（Ａ）に示すマッハツェンダ型変調器の領域の上側には、SiO2の絶縁層を介して、点線で示すグランド電極パッド層５０および電極パッド層５１Ａ、５１Ｂ、５２Ａおよび５２Ｂが形成される。電極パッド層５１Ａ、５１Ｂ、５２Ａおよび５２Ｂは、Ｎドープ領域３３Ａ、３３Ｂ、４３Ａおよび４３Ｂのイコライザのキャパシタンス領域との間でキャパシタンス（容量）を形成する。
【００２２】
各位相シフタは、CF、RF、RS、Qπなどの単位作用長当たりの電気パラメータについて、図２に示した値を有する。各位相シフタは図３の関係式に基づいて長さを決定しており、第２の位相シフタを形成する位相シフタ４１Ａおよび４１Ｂは、第１の位相シフタを形成する位相シフタ３１Ａおよび３１Ｂの長さの２倍90*2μm=180μmよりも長い、270μmに設定している。言い換えれば、各位相シフタの長さはドライバのインピーダンスを考慮して設定されている。
【００２３】
図４の（Ｂ）に示すように、各位相シフタの導波路部は、非特許文献２に記載された側面格子導波路を有する。Siで形成された側面格子導波路３０の両側面に、側面格子部３５および３７と、キャパシタンス領域４６および４８が形成される。図示していないが、キャパシタンス領域４６および４８の先にはイコライザの抵抗領域および電極が形成される。側面格子部３５およびキャパシタンス領域４６は、図４の（Ａ）では、Ｐドープ領域３２Ａ、３２Ｂ、４２Ａおよび４２Ｂに含まれる。側面格子部３７およびキャパシタンス領域４８は、図４の（Ａ）では、Ｎドープ領域３３Ａ、３３Ｂ、４３Ａおよび４３Ｂに含まれる。側面格子部３５は、P-ドープ領域４５と、キャパシタンス領域４６と同じP+ドープ領域に分けられる。側面格子部３７は、N-ドープ領域４７と、キャパシタンス領域４８と同じN+ドープ領域に分けられる。
【００２４】
図４の（Ｂ）において、側面格子導波路のコア幅Ｐが480nm、導波路高さＱが220nm、側面格子幅Ｒが80nm、側面格子長が1μm、周期が285nmである。４種のドープ領域は、導波路コア周辺にN+/N-/P-/P+の４回の注入により形成され、N+とP+領域は1020cm-3としN-とP-領域は1018cm-3とする。位相シフタ以外の導波路形状はチャネル型導波路を用いており、コア幅は480nm、高さは220nmである。
【００２５】
図５は、図４の（Ａ）におけるＡ−Ａの断面図である。
基板６７上にSiO2の絶縁層６８が形成され、その上に導波路、側面格子部およびキャパシタンス領域等が形成される。さらにその上に、SiO2の絶縁層６８と、グランド電極パッド層５０および電極パッド層５２Ａ、５２Ｂが形成される。図４の（Ｂ）の導波路３０は、図５における３０Ａおよび３０Ｂの部分に対応する。図４の（Ｂ）のP-ドープ領域４５、P+ドープ領域４６、N-ドープ領域４７およびN+ドープ領域４８は、図５における６２Ａおよび６２Ｂの部分、６１Ａおよび６１Ｂの部分、６３Ａおよび６３Ｂの部分、６４Ａおよび６４Ｂの部分に対応する。N+ドープ領域６４Ａおよび６４Ｂの先には、N-ドープ領域６５Ａおよび６５Ｂが形成され、さらにその先にN+ドープ領域６６Ａおよび６６Ｂが形成される。N+ドープ領域６６Ａおよび６６Ｂの上には導体層が形成され、導体層の上には厚さT(T=1μm)のSiO2の絶縁層６８が形成され、さらにその上に電極パッド層５２Ａ、５２Ｂが形成される。N+ドープ領域６６Ａおよび６６Ｂ、導体層、厚さTのSiO2の絶縁層６８および電極パッド層５２Ａ、５２Ｂは、イコライザのキャパシタンスを形成する。N-ドープ領域６５Ａおよび６５Ｂは、イコライザの抵抗体として機能する。N+ドープ領域６６Ａおよび６６Ｂは、電極パッド層５２Ａ、５２Ｂに電気的に接続される。これにより、図２のキャパシタンスと抵抗体とが並列に接続された等価回路に対応する電気回路が形成される。
【００２６】
90μm長の位相シフタ３１Ａおよび３１Ｂのキャパシタのサイズは横方向が100μm、縦方向が60μmであり、270μm長の位相シフタ４１Ａおよび４１Ｂのキャパシタのサイズは横方向が160μm、縦方向が60μmである。上記のように、イコライザ回路の抵抗体は低ドープシリコン細線を用いており、ドーピング濃度は上記N-領域と同じ1018cm-3、各位相シフタにおけるイコライザ抵抗体は高さ220nm、幅1μmである。90μm長の位相シフタ３１Ａおよび３１Ｂの抵抗体の長さは12μm、270μm長の位相シフタ４１Ａおよび４１Ｂの抵抗体の長さは9μmであり、抵抗値はそれぞれ6kΩと4kΩである。
【００２７】
図６は、第１実施形態のマッハツェンダ型変調器の駆動系および駆動により生じる位相差特性を示す図であり、（Ａ）が駆動系を、（Ｂ）が特性を示す。
図６の（Ａ）に示すように、ここでは、ドライバインピーダンスを各位相シフタ間で共通の50Ωとし、各ドライバで位相シフタを駆動する。各位相シフタにはpeak-to-peakで3.0Vppの25Gb/sのNRZ電気信号が入力される。駆動系は、位相シフタ３１Ａおよび３１Ｂと位相シフタ４１Ａおよび４１Ｂを72μAまたは200μAの電流で駆動する。
【００２８】
この駆動系により各位相シフタを駆動することで生じる両アーム間の位相差と光出力レベルの組み合わせは、図６の（Ｂ）に示すようになる。この変調器のアームには第１および第２の位相シフタが装荷されプッシュプル駆動されるので、(ON,ON),(OFF,ON),(ON,OFF),(OFF,OFF)の４通りの駆動条件となり、４通りの光出力レベルの組み合わせＬ１−Ｌ４が得られる。図示のように、第１の位相シフタをONすることによりOFFに比べて0.12πの位相差が生じ、第２の位相シフタをONすることによりOFFに比べて0.24πの位相差が生じ、アーム間の位相差は、４通りの駆動条件に対して0.36π、0.24π、0.12π、ゼロとなる。このように、同一構成（同一駆動電圧）の駆動系で第１および第２の位相シフタを駆動した場合、第２の位相シフタをON/OFFすることにより生じる位相差は0.24πで、第１の位相シフタをON/OFFすることにより生じる位相差0.12πの２倍である。これにより同一構成（同一駆動電圧）の駆動系でPAM-4変調が行える。
【００２９】
図７は、第２実施形態のPAM-8マッハツェンダ型変調器の形状を示す上面図である。
第２実施形態のマッハツェンダ型変調器は、第１実施形態のマッハツェンダ型変調器と類似の構成を有するが、装荷する位相シフタの個数が４個から６個に増加したこと、すなわち１つのアームの３個の位相シフタが装荷されていることが異なる。第２実施形態のマッハツェンダ型変調器は、第１の位相シフタを形成する位相シフタ７１Ａおよび７１Ｂと、第２の位相シフタを形成する位相シフタ７２Ａおよび７２Ｂと、第３の位相シフタを形成する位相シフタ７３Ａおよび７３Ｂと、を有する。位相シフタ７２Ａおよび７２Ｂは、第１実施形態の位相シフタ３１Ａおよび３１Ｂと同じであり、導波路方向の長さは90μmで、キャパシタのサイズは横方向が100μm、縦方向が60μmである。位相シフタ７３Ａおよび７３Ｂは、第１実施形態の位相シフタ４１Ａおよび４１Ｂと同じであり、導波路方向の長さは270μmで、キャパシタのサイズは横方向が160μm、縦方向が60μmである。位相シフタ７１Ａおよび７１Ｂは、他の位相シフタと類似の構成を有し、導波路方向の長さは40μmで、キャパシタのサイズは横方向が70μm、縦方向が60μmである。
【００３０】
位相シフタ７１Ａおよび７１Ｂから７３Ａおよび７３Ｂの導波路方向の長さは、図３の（Ｂ）の関係式に基づいて、40μm、90μm、270μmに設定されており、1:2:22=4の比率にはなっておらず、1:2.25:6.75である。このように、第２実施形態では、最短の位相シフタ７１Ａおよび７１Ｂと２番目に短い位相シフタ７２Ａおよび７２Ｂの長さの比は90/40＝2.25と比較的2に近い。一方、２番目に短い位相シフタ７２Ａおよび７２Ｂと３番目に短い（ここでは最長）位相シフタ７３Ａおよび７３Ｂの長さの比は、270/90=3となり、2からの逸脱はより大きくなる。より一般化すると、N個の位相シフタに対して長さの短い方から順に1からNまで番号を付けた場合、少なくともある番号i(iは1以上、N-1以下。ここでは1または2)において、i番目とi+1番目の位相シフタの長さの比が2より大きい。
【００３１】
図８は、第２実施形態のマッハツェンダ型変調器の駆動系を示す図である。
図９は、第２実施形態のマッハツェンダ型変調器の駆動により生じる位相差特性を示す図である。
【００３２】
図８に示すように、第２実施形態の駆動系でも、ドライバインピーダンスを50Ωとし、各ドライバで位相シフタを駆動する。各位相シフタにはpeak-to-peakで3.0Vppの25Gb/sのNRZ電気信号を入力される。
【００３３】
この駆動系により各位相シフタを駆動することで生じる両アーム間の位相差と光出力レベルの組み合わせは、図９に示すようになる。この変調器のアームには第１から第３の位相シフタが装荷されプッシュプル駆動されるので、(ON,ON,ON),(OFF,ON,ON),(ON,OFF,ON),(OFF,OFF,ON),(ON,ON,OFF),(OFF,ON,OFF),(ON,OFF,OF),(OFF,OFF,OFF)の８通りの駆動条件となる。この駆動条件で第２実施形態のマッハツェンダ型変調器を駆動することにより、８通りの光出力レベルの組み合わせＬ１−Ｌ８が得られる。図示のように、第１の位相シフタをONすることによりOFFに比べて0.06πの位相差が生じ、第２の位相シフタをONすることによりOFFに比べて0.12πの位相差が生じ、第３の位相シフタをONすることによりOFFに比べて0.24πの位相差が生じる。アーム間の位相差は、８通りの駆動条件に対して0.32π、0.36π、0.3π、0.24π、0.18π、0.12π、0.06π、ゼロとなる。このように、同一構成（同一駆動電圧）の駆動系で第１から第３の位相シフタを駆動した場合、第２の位相シフタをON/OFFすることにより生じる位相差は0.12πで、第１の位相シフタをON/OFFすることにより生じる位相差0.06πの２倍である。同様に、第３の位相シフタをON/OFFすることにより生じる位相差は0.24πで、第１の位相シフタをON/OFFすることにより生じる位相差0.06πの４倍で、第２の位相シフタをON/OFFすることにより生じる位相差0.12πの２倍である。これにより同一構成（同一駆動電圧）の駆動系でPAM-8変調が行える。
【００３４】
図３の計算結果からも分かるように、同一アーム上に、ドライバインピーダンスが位相シフタのインピーダンスよりも相対的に小さい、比較的短い位相シフタの間では、これまでと同様に隣り合う位相シフタの長さの比を2とする。一方、比較的長い位相シフタの間では隣り合う位相シフタの長さの比を、図３に示す計算により、2より大きくすることでも、多値変調の線形性を改善する効果を得ることができる。
【００３５】
次に説明する第３実施形態のマッハツェンダ型変調器は、第１実施形態に類似の構成を有し、位相シフタの導波路部が、PINダイオードではなく、PNダイオードで形成されていることが異なる。
【００３６】
図１０は、第３実施形態のマッハツェンダ型変調器の位相シフタの導波路部の構成を示す図であり、図４の（Ｂ）に対応する図である。
【００３７】
第３実施形態でも、位相シフタの導波路部は、第１実施形態と同様の側面格子導波路を有する。しかし、第１実施形態では、導波路部３０はシリコンで形成されていたのに対して、第３実施形態では、導波路部８５は、導波路の伸びる方向に２つの領域に分割され、一方の領域はP-ドープ領域とされ、他方はN-ドープ領域とされる。言い換えれば、Ｐドープ領域の側の領域は、側面格子部のP-ドープ領域８２と同じように1018cm-3にドープされ、Ｎドープ領域の側の領域は、側面格子部のN-ドープ領域８３と同じように1018cm-3にドープされる。ドーピング条件は第１実施形態と同様に導波路コア周辺にN+/N-/P-/P+の４回注入を行うが、導波路部にPNダイオードを形成するため導波路コアの中まで注入を行っている。ない、N+ドープ領域とP+ドープ領域の濃度は1020cm-3である。
【００３８】
第３実施形態における駆動系は、3Vの逆バイアスを掛けた状態で第１実施形態と同様に駆動する。
【００３９】
以上説明したように、実施形態では、同一構成のドライバを用いた簡便な構成により、マッハツェンダ変調器の両アームに形成された複数の位相シフタをそれぞれ駆動することで、各位相シフタの位相変化量が小さい方から順に2倍ずつ大きくなりPAM変調できる。
【００４０】
第１から第３実施形態を説明したが、各種の変形例が可能であるのは言うまでもない。
例えば、ドライバインピーダンスが0Ω以外の同一のドライバで、各位相シフタを駆動するPAM変調器において、図３の（Ｂ）の計算式で表される作用長に対する位相変化量の非線形性を考慮するようにする。具体的には、各位相シフタの位相シフト量を小さい順に並べた時に、前後の位相シフタの位相変化が2倍の関係になる様に各位相シフタ長を設定する。すなわち、複数の位相シフタを短い順に並べた時に、隣り合う位相シフタの長さの比が2より大きくなるように設定する。
【００４１】
また、第３実施形態のPNダイオードで形成する位相シフタの導波路部は、第２実施形態にも適用可能である。
【００４２】
さらに、第１から第３実施形態では、キャリアプラズマ効果を用いたシリコン変調器について説明したが、位相シフタの構成はシリコンのダイオードを用いたものだけでなく、InP系の量子井戸構造や、シュタルク効果を用いたものでもよく、同様の効果が得られる。
【００４３】
さらに、ドライバインピーダンスを50Ωとした場合を実施例として挙げたが25Ωなど0Ω以外の場合でも、ドライバインピーダンスに応じた位相シフタの長さに設定すればよく、同様の効果を得ることができる。
さらに、位相シフタの短い順に端から順に並べた例を説明したが、どのような順序に配置しても良い。
【００４４】
さらに、実施形態にでは、２本のアームのシリコン導波路にそれぞれ位相シフタを設けたプッシュプル駆動の例を説明したが、一方のアームにのみ位相シフタを設けることも可能である。
また、本発明の構成は、マッハツェンダ型変調器でなく、１本のシリコン導波路を伝搬する信号をPAM変調する変調器に適用することも可能である。
【００４５】
以上、実施形態を説明したが、ここに記載したすべての例や条件は、発明および技術に適用する発明の概念の理解を助ける目的で記載されたものである。特に記載された例や条件は発明の範囲を制限することを意図するものではなく、明細書のそのような例の構成は発明の利点および欠点を示すものではない。発明の実施形態を詳細に記載したが、各種の変更、置き換え、変形が発明の精神および範囲を逸脱することなく行えることが理解されるべきである。
【符号の説明】
【００４６】
３０Ａ、３０Ｂ    シリコン導波路（アーム）
３１Ａ、３１Ｂ    位相シフタ（第１の位相シフタ）
４１Ａ、４１Ｂ    位相シフタ（第２の位相シフタ）
３２Ａ、３２Ｂ、４２Ａ、４２Ｂ    Ｐドープ領域
３３Ａ、３３Ｂ、４３Ａ、４３Ｂ    Ｎドープ領域
５０    グランド電極パッド層
５１Ａ、５１Ｂ、５２Ａ、５２Ｂ    電極パッド層
【図１】
0006701830.tif 000002
【図２】
0006701830.tif 000003
【図３】
0006701830.tif 000004
【図４】
0006701830.tif 000005
【図５】
0006701830.tif 000006
【図６】
0006701830.tif 000007
【図７】
0006701830.tif 000008
【図８】
0006701830.tif 000009
【図９】
0006701830.tif 000010
【図１０】
0006701830.tif 000011