(57)【特許請求の範囲】
【請求項１】
絶縁同期整流型のＤＣ／ＤＣコンバータであって、
一次巻線および二次巻線を有するトランスと、
前記トランスの一次巻線と接続されるスイッチングトランジスタと、
前記トランスの二次巻線と接続される同期整流トランジスタと、
発光素子および受光素子を含む第１フォトカプラと、
前記ＤＣ／ＤＣコンバータの出力電圧が目標電圧に近づくように、前記第１フォトカプラの前記発光素子を駆動するフィードバック回路と、
前記第１フォトカプラの前記受光素子と接続され、前記第１フォトカプラからのフィードバック信号に応じて前記スイッチングトランジスタをスイッチングする一次側コントローラと、
前記同期整流トランジスタを制御する同期整流コントローラと、
前記同期整流トランジスタのスイッチング不能状態を検出すると、前記一次側コントローラに前記スイッチングトランジスタのスイッチングの停止を指示する保護回路と、
を備え、
前記保護回路は、
前記同期整流トランジスタがオンすべき期間において、そのドレインソース間電圧の絶対値が第１しきい値電圧を超えるときに、前記スイッチング不能状態と判定し、
前記第１しきい値電圧は、正常である前記同期整流トランジスタに二次巻線の二次電流が流れたときの電圧降下より大きく、前記同期整流トランジスタのボディダイオードの順方向電圧より小さく定められることを特徴とするＤＣ／ＤＣコンバータ。
【請求項２】
絶縁同期整流型のＤＣ／ＤＣコンバータであって、
一次巻線および二次巻線を有するトランスと、
前記トランスの一次巻線と接続されるスイッチングトランジスタと、
前記トランスの二次巻線と接続される同期整流トランジスタと、
発光素子および受光素子を含む第１フォトカプラと、
前記ＤＣ／ＤＣコンバータの出力電圧が目標電圧に近づくように、前記第１フォトカプラの前記発光素子を駆動するフィードバック回路と、
前記第１フォトカプラの前記受光素子と接続され、前記第１フォトカプラからのフィードバック信号に応じて前記スイッチングトランジスタをスイッチングする一次側コントローラと、
前記同期整流トランジスタを制御する同期整流コントローラと、
前記同期整流トランジスタのスイッチング不能状態を検出すると、前記一次側コントローラに前記スイッチングトランジスタのスイッチングの停止を指示する保護回路と、
を備え、
前記保護回路は、前記同期整流トランジスタのドレインソース間電圧を第２しきい値電圧と比較し、比較結果に応じた信号の周波数が、所定の周波数範囲から逸脱したときに、前記スイッチング不能状態と判定することを特徴とするＤＣ／ＤＣコンバータ。
【請求項３】
前記保護回路は、
前記同期整流トランジスタがオンすべき期間において、そのドレインソース間電圧の絶対値が第１しきい値電圧を超えるときに、前記スイッチング不能状態と判定し、
前記第１しきい値電圧は、正常である前記同期整流トランジスタに二次巻線の二次電流が流れたときの電圧降下より大きく、前記同期整流トランジスタのボディダイオードの順方向電圧より小さく定められることを特徴とする請求項２に記載のＤＣ／ＤＣコンバータ。
【請求項４】
前記保護回路は、前記同期整流トランジスタのゲート端子の信号と前記同期整流コントローラの内部信号との整合性にもとづいて、前記スイッチング不能状態を判定することを特徴とする請求項１から３のいずれかに記載のＤＣ／ＤＣコンバータ。
【請求項５】
前記保護回路と接続される発光素子および前記一次側コントローラと接続される受光素子を有する第２フォトカプラをさらに備え、
前記保護回路は、前記スイッチング不能状態を検出すると、前記第２フォトカプラの発光素子を駆動し、
前記一次側コントローラは、前記第２フォトカプラの前記受光素子に電流が流れると、前記スイッチングトランジスタのスイッチングを停止することを特徴とする請求項１から４のいずれかに記載のＤＣ／ＤＣコンバータ。
【請求項６】
前記保護回路と接続される一次巻線および前記一次側コントローラと接続される二次巻線を有するパルストランスをさらに備え、
前記保護回路は、前記スイッチング不能状態を検出すると、前記パルストランスの一次巻線を駆動し、
前記一次側コントローラは、前記パルストランスの前記二次巻線の状態にもとづいて、前記スイッチングトランジスタのスイッチングを停止することを特徴とする請求項１から４のいずれかに記載のＤＣ／ＤＣコンバータ。
【請求項７】
前記保護回路は、前記スイッチング不能状態を検出すると、前記第１フォトカプラの前記発光素子を駆動することを特徴とする請求項１から４のいずれかに記載のＤＣ／ＤＣコンバータ。
【請求項８】
負荷と、
商用交流電圧を全波整流するダイオード整流回路と、
前記ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、
前記直流入力電圧を降圧し、負荷に供給する請求項１から７のいずれかに記載のＤＣ／ＤＣコンバータと、
を備えることを特徴とする電子機器。
【請求項９】
商用交流電圧を全波整流するダイオード整流回路と、
前記ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、
前記直流入力電圧を降圧し、負荷に供給する請求項１から７のいずれかに記載のＤＣ／ＤＣコンバータと、
を備えることを特徴とする電源アダプタ。
【請求項１０】
絶縁同期整流型のＤＣ／ＤＣコンバータの２次側に配置され、同期整流トランジスタを制御する同期整流回路であって、
前記同期整流トランジスタのドレインソース間電圧にもとづいて、制御パルスを生成するパルス発生器と、
前記制御パルスにもとづいて前記同期整流トランジスタを駆動するドライバと、
前記同期整流トランジスタのスイッチング不能状態を検出する検出回路と、
前記スイッチング不能状態の検出を、前記ＤＣ／ＤＣコンバータの１次側に配置される一次側コントローラに通知する通知回路と、
を備え、
前記検出回路は、
前記同期整流トランジスタがオンすべき期間において、そのドレインソース間電圧の絶対値が第１しきい値電圧を超えるときに、前記スイッチング不能状態と判定し、
前記第１しきい値電圧は、正常である前記同期整流トランジスタに二次巻線の二次電流が流れたときの電圧降下より大きく、前記同期整流トランジスタのボディダイオードの順方向電圧より小さく定められることを特徴とする同期整流回路。
【請求項１１】
絶縁同期整流型のＤＣ／ＤＣコンバータの２次側に配置され、同期整流トランジスタを制御する同期整流回路であって、
前記同期整流トランジスタのドレインソース間電圧にもとづいて、制御パルスを生成するパルス発生器と、
前記制御パルスにもとづいて前記同期整流トランジスタを駆動するドライバと、
前記同期整流トランジスタのスイッチング不能状態を検出する検出回路と、
前記スイッチング不能状態の検出を、前記ＤＣ／ＤＣコンバータの１次側に配置される一次側コントローラに通知する通知回路と、
を備え、
前記検出回路は、前記同期整流トランジスタのドレインソース間電圧を第２しきい値電圧と比較し、比較結果に応じた信号の周波数が、所定の周波数範囲から逸脱したときに、前記スイッチング不能状態と判定することを特徴とする同期整流回路。
【請求項１２】
前記検出回路は、
前記同期整流トランジスタがオンすべき期間において、そのドレインソース間電圧の絶対値が第１しきい値電圧を超えるときに、前記スイッチング不能状態と判定することを特徴とする請求項１１に記載の同期整流回路。
【請求項１３】
前記検出回路は、
前記同期整流トランジスタのゲート端子の信号と前記同期整流回路の内部信号との整合性にもとづいて、前記スイッチング不能状態を判定することを特徴とする請求項１０から１２のいずれかに記載の同期整流回路。
【請求項１４】
前記通知回路と前記一次側コントローラとは、フォトカプラまたはパルストランスを介して接続されることを特徴とする請求項１０から１３のいずれかに記載の同期整流回路。
【請求項１５】
ひとつの半導体基板に一体集積化されることを特徴とする請求項１０から１４のいずれかに記載の同期整流回路。
【請求項１６】
絶縁同期整流型のＤＣ／ＤＣコンバータの制御方法であって、
前記ＤＣ／ＤＣコンバータの出力電圧が目標電圧に近づくように、第１フォトカプラの発光素子を駆動するステップと、
前記第１フォトカプラの受光素子に流れるフィードバック電流にもとづいて、スイッチングトランジスタをスイッチングするステップと、
同期整流トランジスタの両端間の電圧にもとづいて制御パルスを生成するステップと、
前記制御パルスに応じて前記同期整流トランジスタをスイッチングするステップと、
前記同期整流トランジスタのスイッチング不能状態を検出するステップと、
前記スイッチング不能状態において、前記スイッチングトランジスタのスイッチングを停止するステップと、
を備え、
前記スイッチング不能状態を検出するステップは、前記同期整流トランジスタがオンすべき期間において、そのドレインソース間電圧の絶対値が第１しきい値電圧を超えるときに、前記スイッチング不能状態と判定し、
前記第１しきい値電圧は、正常である前記同期整流トランジスタに二次巻線の二次電流が流れたときの電圧降下より大きく、前記同期整流トランジスタのボディダイオードの順方向電圧より小さく定められることを特徴とする制御方法。
【請求項１７】
絶縁同期整流型のＤＣ／ＤＣコンバータの制御方法であって、
前記ＤＣ／ＤＣコンバータの出力電圧が目標電圧に近づくように、第１フォトカプラの発光素子を駆動するステップと、
前記第１フォトカプラの受光素子に流れるフィードバック電流にもとづいて、スイッチングトランジスタをスイッチングするステップと、
同期整流トランジスタの両端間の電圧にもとづいて制御パルスを生成するステップと、
前記制御パルスに応じて前記同期整流トランジスタをスイッチングするステップと、
前記同期整流トランジスタのスイッチング不能状態を検出するステップと、
前記スイッチング不能状態において、前記スイッチングトランジスタのスイッチングを停止するステップと、
を備え、
前記スイッチング不能状態を検出するステップは、
前記同期整流トランジスタのドレインソース間電圧を第２しきい値電圧と比較し、比較結果に応じた信号の周波数が、所定の周波数範囲から逸脱したときに、前記スイッチング不能状態と判定することを特徴とする制御方法。
【請求項１８】
前記スイッチング不能状態を検出するステップは、前記同期整流トランジスタがオンすべき期間において、そのドレインソース間電圧の絶対値が第１しきい値電圧を超えるときに、前記スイッチング不能状態と判定し、
前記第１しきい値電圧は、正常である前記同期整流トランジスタに二次巻線の二次電流が流れたときの電圧降下より大きく、前記同期整流トランジスタのボディダイオードの順方向電圧より小さく定められることを特徴とする請求項１７に記載の制御方法。
【請求項１９】
前記スイッチング不能状態を検出するステップは、前記同期整流トランジスタのゲート端子の信号と前記制御パルスもしくはそれに応じた内部信号との整合性にもとづいて、前記スイッチング不能状態を判定することを特徴とする請求項１６から１８のいずれかに記載の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁同期整流型ＤＣ／ＤＣコンバータに関する。
【背景技術】
【０００２】
ＡＣ／ＤＣコンバータをはじめとする様々な電源回路に、フライバック型のＤＣ／ＤＣコンバータが利用される。図１（ａ）は、ダイオード整流型のフライバックコンバータ２００Ｒを、図１（ｂ）は、同期整流型のフライバックコンバータ２００Ｓを示す回路図である。
【０００３】
図１（ａ）のフライバックコンバータ２００Ｒは、入力端子Ｐ１の入力電圧ＶＩＮを受け、所定の目標電圧に安定化された直流の出力電圧ＶＯＵＴを生成し、出力端子Ｐ２と接地端子Ｐ３の間に接続される負荷（不図示）に供給する。トランスＴ１の一次巻線Ｗ１には、スイッチングトランジスタＭ１が接続され、二次巻線Ｗ２には、ダイオードＤ１が接続される。出力キャパシタＣ１は、出力端子Ｐ２に接続される。
【０００４】
フィードバック回路２０６は、出力電圧ＶＯＵＴとその目標電圧ＶＯＵＴ（ＲＥＦ）の誤差に応じた電流で、フォトカプラ２０４の発光素子を駆動する。フォトカプラ２０４の受光素子には、誤差に応じたフィードバック電流ＩＦＢが流れる。一次側コントローラ２０２は、フィードバック電流ＩＦＢに応じたフィードバック電圧ＶＦＢを受け、フィードバック電圧ＶＦＢに応じたデューティ比（あるいは周波数）を有するパルス信号を発生し、スイッチングトランジスタＭ１を駆動する。
【０００５】
図１（ａ）のダイオード整流型のフライバックコンバータでは、ダイオードＤ１において、Ｖｆ×ＩＯＵＴの電力損失が発生する。Ｖｆは順方向電圧であり、ＩＯＵＴは負荷電流である。Ｖｆ＝０．５Ｖ、ＩＯＵＴ＝１０Ａとすると、電力損失は５Ｗとなる。そのため、多くの用途において、ダイオードＤ１を冷却するための放熱板やヒートシンクが必要となる。
【０００６】
図１（ｂ）のフライバックコンバータ２００Ｓは、図１（ａ）のダイオードＤ１に代えて、同期整流トランジスタＭ２および同期整流コントローラ（同期整流ＩＣともいう）３００Ｓを備える。同期整流コントローラ３００Ｓは、一次側のスイッチングトランジスタＭ１のスイッチングと同期して、同期整流トランジスタＭ２をスイッチングする。
【０００７】
同期整流型のフライバックコンバータでは、同期整流トランジスタＭ２の損失は、ＲＯＮ×ＩＯＵＴ２となる。ＲＯＮは同期整流トランジスタＭ２のオン抵抗であり、ＲＯＮ＝５ｍΩ、ＩＯＵＴ＝１０Ａとすると、損失は０．５Ｗとなりダイオード整流型に比べて大きく低減する。したがって理論上、同期整流型では、放熱板やヒートシンクが不要であり、あるいは簡略化できる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１２−１０５５２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明者らは、図１（ｂ）の同期整流型のフライバックコンバータについて検討した結果、以下の課題を認識するに至った。
【００１０】
図１（ｂ）のフライバックコンバータ２００Ｓにおいて、同期整流トランジスタＭ２のゲートソース間が短絡すると、同期整流トランジスタＭ２がターンオンできなくなる。あるいは同期整流コントローラ３００Ｓの内部で故障が発生した場合にも、同期整流トランジスタＭ２をターンオンできなくなる状況が発生しうる。
【００１１】
同期整流トランジスタＭ２がターンオンできなくなると、同期整流トランジスタＭ２のボディダイオードＤ２が、図１（ａ）のダイオードＤ１の代替となり、ダイオード整流型のコンバータとして動作し続ける。負荷には適切な出力電圧ＶＯＵＴが供給され続けるが、ボディダイオードＤ２において、５Ｗもの電力損失が発生してしまう。
【００１２】
つまり、図１（ｂ）のフライバックコンバータ２００Ｓにおいても、同期整流トランジスタＭ２がターンオンできないモードの異常を想定すると、同期整流トランジスタＭ２に対しても、図１（ａ）のフライバックコンバータ２００Ｒと同様の放熱対策が必要となってしまう。
【００１３】
本発明はかかる課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、発熱を抑制可能なＤＣ／ＤＣコンバータの提供にある。
【課題を解決するための手段】
【００１４】
本発明のある態様は、絶縁同期整流型のＤＣ／ＤＣコンバータに関する。ＤＣ／ＤＣコンバータは、一次巻線および二次巻線を有するトランスと、トランスの一次巻線と接続されるスイッチングトランジスタと、トランスの二次巻線と接続される同期整流トランジスタと、発光素子および受光素子を含む第１フォトカプラと、ＤＣ／ＤＣコンバータの出力電圧が目標電圧に近づくように、第１フォトカプラの発光素子を駆動するフィードバック回路と、第１フォトカプラの受光素子と接続され、第１フォトカプラからのフィードバック信号に応じてスイッチングトランジスタをスイッチングする一次側コントローラと、同期整流トランジスタを制御する同期整流コントローラと、同期整流トランジスタのスイッチング不能状態を検出すると、一次側コントローラにスイッチングトランジスタのスイッチングの停止を指示する保護回路と、を備える。
【００１５】
この態様によると、同期整流トランジスタがターンオンできないスイッチング不能状態を検出すると、スイッチングトランジスタのスイッチングを停止させることにより、ＤＣ／ＤＣコンバータがダイオード整流モードで動作し続けるのを防止でき、同期整流トランジスタが発熱するのを防止できる。
【００１６】
保護回路は、同期整流トランジスタがオンすべき期間において、そのドレインソース間電圧の絶対値が第１しきい値電圧を超えるときに、スイッチング不能状態と判定してもよい。
同期整流トランジスタがオンであるときの電圧降下は、ボディダイオードの順方向電圧よりも低い。そこで、電圧降下と順方向電圧の間に第１しきい値電圧を設けることで、同期整流トランジスタのスイッチングの有無を判定できる。
【００１７】
保護回路は、同期整流トランジスタのドレインソース間電圧が第２しきい値電圧とクロスする周波数が、所定の範囲から逸脱したときに、スイッチング不能状態と判定してもよい。
同期整流トランジスタのスイッチングが停止すると、１次側のスイッチングトランジスタのスイッチング周波数が変動し、同期整流トランジスタのドレインソース間電圧の周波数がそれに追従する。この態様によれば、同期整流トランジスタのスイッチングの有無を判定できる。
【００１８】
保護回路は、同期整流トランジスタのゲート端子の信号と同期整流コントローラの内部信号との整合性にもとづいて、スイッチング不能状態を判定してもよい。
これにより、ゲート端子の短絡などを検出できる。
【００１９】
ある態様のＤＣ／ＤＣコンバータは、保護回路と接続される発光素子および一次側コントローラと接続される受光素子を有する第２フォトカプラをさらに備えてもよい。保護回路は、スイッチング不能状態を検出すると、第２フォトカプラの発光素子を駆動し、一次側コントローラは、第２フォトカプラの受光素子に電流が流れると、スイッチングトランジスタのスイッチングを停止してもよい。
【００２０】
ある態様のＤＣ／ＤＣコンバータは、保護回路と接続される一次巻線および一次側コントローラと接続される二次巻線を有するパルストランスをさらに備えてもよい。保護回路は、スイッチング不能状態を検出すると、パルストランスの一次巻線を駆動し、一次側コントローラは、パルストランスの二次巻線の状態にもとづいて、スイッチングトランジスタのスイッチングを停止してもよい。
【００２１】
保護回路は、スイッチング不能状態を検出すると、第１フォトカプラの発光素子を駆動してもよい。
保護回路により第１フォトカプラを駆動すると、フィードバック回路によるフィードバック制御が無効となり、１次側のフィードバック電流が増大し、フィードバック電圧が０Ｖ付近まで低下する。これによりスイッチングトランジスタのスイッチングを停止させることができる。
【００２２】
本発明の別の態様は電子機器に関する。電子機器は、負荷と、商用交流電圧を全波整流するダイオード整流回路と、ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、直流入力電圧を降圧し、負荷に供給するＤＣ／ＤＣコンバータと、を備えてもよい。
【００２３】
本発明の別の態様はＡＣアダプタに関する。ＡＣアダプタは、商用交流電圧を全波整流するダイオード整流回路と、ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、直流入力電圧を降圧し、負荷に供給するＤＣ／ＤＣコンバータと、を備えてもよい。
【００２４】
本発明の別の態様は、絶縁同期整流型のＤＣ／ＤＣコンバータの２次側に配置され、同期整流トランジスタを制御する同期整流回路に関する。この同期整流回路は、同期整流トランジスタのドレインソース間電圧にもとづいて、制御パルスを生成するパルス発生器と、制御パルスにもとづいて同期整流トランジスタを駆動するドライバと、同期整流トランジスタのスイッチング不能状態を検出する検出回路と、スイッチング不能状態の検出を、ＤＣ／ＤＣコンバータの１次側に配置される一次側コントローラに通知する通知回路と、を備える。
【００２５】
同期整流回路は、ひとつの半導体基板に一体集積化されてもよい。
「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。回路を１つのチップ上に集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。
【００２６】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００２７】
本発明のある態様によれば、ＤＣ／ＤＣコンバータの発熱を抑制できる。
【図面の簡単な説明】
【００２８】
【図１】図１（ａ）は、ダイオード整流型のフライバックコンバータを、図１（ｂ）は、同期整流型のフライバックコンバータを示す回路図である。
【図２】実施の形態に係るＤＣ／ＤＣコンバータの回路図である。
【図３】図３（ａ）、（ｂ）は、第１の検出方法を説明する波形図である。
【図４】第３の検出方法に対応する同期整流コントローラおよび保護回路の回路図である。
【図５】同期整流回路の構成例を示す回路図である。
【図６】図６（ａ）、（ｂ）は、検出回路の構成例を示す回路図である。
【図７】ＤＣ／ＤＣコンバータを備えるＡＣ／ＤＣコンバータの回路図である。
【図８】ＡＣ／ＤＣコンバータを備えるＡＣアダプタを示す図である。
【図９】図９（ａ）、（ｂ）は、ＡＣ／ＤＣコンバータを備える電子機器を示す図である。
【発明を実施するための形態】
【００２９】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００３０】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさず、あるいは機能を阻害しない他の部材を介して間接的に接続される場合も含む。
【００３１】
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさず、あるいは機能を阻害しない他の部材を介して間接的に接続される場合も含む。
【００３２】
図２は、実施の形態に係るＤＣ／ＤＣコンバータ２００の回路図である。ＤＣ／ＤＣコンバータ２００は、入力端子Ｐ１の入力電圧ＶＩＮを受け、所定の目標電圧に安定化された直流の出力電圧ＶＯＵＴを生成し、出力端子Ｐ２に接続される負荷（不図示）に供給する。
【００３３】
トランスＴ１は、一次巻線Ｗ１、二次巻線Ｗ２および補助巻線Ｗ３を有する。一次巻線Ｗ１の一端は入力端子Ｐ１と接続され、直流の入力電圧ＶＩＮが入力される。スイッチングトランジスタＭ１のドレインは、トランスＴ１の一次巻線Ｗ１の他端と接続される。スイッチングトランジスタＭ１のソースと接地ラインの間には、電流検出用のセンス抵抗ＲＣＳが挿入される。
【００３４】
同期整流トランジスタＭ２およびトランスＴ１の二次巻線Ｗ２は、出力端子Ｐ２と接地端子Ｐ３の間に直列に設けられる。図２では、二次巻線Ｗ２よりも同期整流トランジスタＭ２が高電位側に設けられている。出力キャパシタＣ１は、出力端子Ｐ２と接地端子Ｐ３の間に接続される。
【００３５】
第１フォトカプラ２０４は、発光素子および受光素子を含む。フィードバック回路２０６は、ＤＣ／ＤＣコンバータ２００の出力電圧ＶＯＵＴが目標電圧ＶＯＵＴ（ＲＥＦ）に近づくように、第１フォトカプラ２０４の発光素子を駆動する。たとえばフィードバック回路２０６は、シャントレギュレータを含んでもよいし、誤差増幅器を含んでもよい。
【００３６】
一次側コントローラ２０２は、第１フォトカプラ２０４の受光素子と接続される。一次側コントローラ２０２のフィードバック（ＦＢ）端子には、第１フォトカプラ２０４の受光素子に流れるフィードバック電流ＩＦＢに応じたフィードバック信号ＶＦＢが入力される。また一次側コントローラ２０２の電流検出（ＣＳ）端子には、センス抵抗ＲＣＳに生ずる電流検出信号ＶＣＳが入力される。
【００３７】
一次側コントローラ２０２は、フィードバック信号ＶＦＢに応じたデューティ比（または周波数）を有するパルス信号Ｓ２１を生成して出力（ＯＵＴ）端子から出力し、スイッチングトランジスタＭ１を駆動する。一次側コントローラ２０２の構成や制御方式は特に限定されない。たとえば一次側コントローラ２０２は、電流モードの変調器であってもよい。この場合、パルス信号Ｓ２１のデューティ比は、電流検出信号ＶＣＳに応じて調節される。
【００３８】
トランスＴ１の補助巻線Ｗ３は、ダイオードＤ３およびキャパシタＣ３とともに自己電源回路２０８を形成している。自己電源回路２０８が生成する電源電圧ＶＣＣは、一次側コントローラ２０２の電源（ＶＣＣ）端子に供給される。
【００３９】
同期整流コントローラ３００は、同期整流トランジスタＭ２を制御する。たとえば同期整流コントローラ３００は、同期整流トランジスタＭ２のドレインソース間電圧ＶＤＳにもとづいて、制御パルスＳ２２（不図示）を生成し、制御パルスＳ２２に応じたゲートパルスＳ２３を同期整流トランジスタＭ２のゲートに供給する。
【００４０】
保護回路３１０は、同期整流トランジスタＭ２がオフ状態のままターンオンできない状態（スイッチング不能状態）を検出可能に構成される。保護回路３１０は、スイッチング不能状態を検出すると、一次側コントローラ２０２にスイッチングトランジスタＭ１のスイッチングの停止を指示する。保護回路３１０は、同期整流コントローラ３００と同一のＩＣチップに集積化されてもよいし、別々のＩＣチップで構成されてもよい。
【００４１】
たとえば保護回路３１０と一次側コントローラ２０２は、第２フォトカプラ３１２を介して接続されている。保護回路３１０は、スイッチング不能状態を検出すると、第２フォトカプラ３１２の発光素子を駆動し、電流Ｓ３を流す。これにより第２フォトカプラ３１２の受光素子に電流Ｓ４が流れ、一次側コントローラ２０２に、スイッチング不能状態が通知される。一次側コントローラ２０２は、この通知に応答して、スイッチングトランジスタＭ１のスイッチングを停止する。
【００４２】
以上がＤＣ／ＤＣコンバータ２００の構成である。続いてその動作を説明する。
同期整流トランジスタＭ２がスイッチングトランジスタＭ１と同期してスイッチングする正常状態では、ＤＣ／ＤＣコンバータ２００は同期整流型のフライバックコンバータとして動作する。
【００４３】
同期整流トランジスタＭ２のゲートソース間が短絡したり、同期整流コントローラ３００の内部に故障が生じ、同期整流トランジスタＭ２がターンオンできなくなると、ＤＣ／ＤＣコンバータ２００は同期整流モードで動作し始める。保護回路３１０は、同期整流トランジスタＭ２がスイッチングしていないことを検出すると、第２フォトカプラ３１２を介して一次側コントローラ２０２に通知する。そうするとスイッチングトランジスタＭ１のスイッチングが停止し、同期整流トランジスタＭ２のボディダイオードＤ２に電流が流れるのを防止できる。
【００４４】
以上がＤＣ／ＤＣコンバータ２００の動作である。このＤＣ／ＤＣコンバータ２００によれば、スイッチング不能状態において、同期整流トランジスタＭ２のボディダイオードＤ２に電流が流れ続けて同期整流トランジスタＭ２のパッケージが発熱するのを防止できる。
【００４５】
また同期整流トランジスタＭ２のパッケージの発熱が抑制されることによって、ＤＣ／ＤＣコンバータ２００の放熱対策に要するコストを削減できる。
【００４６】
本発明は、図２のブロック図や回路図として把握され、あるいは上述の説明から導かれるさまざまな装置、回路に及ぶものであり、特定の構成に限定されるものではない。以下、本発明の範囲を狭めるためではなく、発明の本質や回路動作の理解を助け、またそれらを明確化するために、より具体的な構成例を説明する。
【００４７】
続いて、保護回路３１０によるスイッチング不能状態の検出方法について、いくつかの例を説明する。
【００４８】
（第１の検出方法）
保護回路３１０は、同期整流トランジスタＭ２がオンすべき期間において、そのドレインソース間電圧ＶＤＳの絶対値が第１しきい値電圧ＶＴＨ１を超えるときに、スイッチング不能状態と判定する。第１しきい値電圧ＶＴＨ１は、同期整流トランジスタＭ２に二次巻線Ｗ２の二次電流ＩＳが流れたときの電圧降下ＲＯＮ×ＩＳより大きく、ボディダイオードＤ２の順方向電圧Ｖｆより小さく定められる。
【００４９】
図３（ａ）、（ｂ）は、第１の検出方法を説明する波形図である。図３（ａ）は、正常状態、言い換えれば同期整流モードの動作を、図３（ｂ）は、スイッチング不能状態、言い換えればダイオード整流モードの動作波形図である。なお本明細書において参照する波形図やタイムチャートの縦軸および横軸は、理解を容易とするために適宜拡大、縮小したものであり、また示される各波形も、理解の容易のために簡略化され、あるいは誇張もしくは強調されている。
【００５０】
図３（ａ）の正常動作時には、同期整流トランジスタＭ２のオン期間の間、その両端間の電圧の絶対値は、ＲＯＮ×ＩＳであり、第１しきい値電圧ＶＴＨ１より小さい。このとき、同期整流トランジスタＭ２のドレイン電圧（ＶＤＳ）は、負の第１しきい値電圧−ＶＴＨ１より高くなっている。一方、図３（ｂ）のスイッチング不能状態では、ボディダイオードＤ２に電流が流れるため、その両端間の電圧の絶対値は、二次電流ＩＳの量にかかわらず、順方向電圧Ｖｆとなり、第１しきい値電圧ＶＴＨ１を超える。このとき同期整流トランジスタＭ２のドレイン電圧（ＶＤＳ）は、負の第１しきい値電圧−ＶＴＨ１より低くなる。
【００５１】
したがって第１の検出方法によれば、正常状態とスイッチング不能状態を判定することができる。
【００５２】
（第２の検出方法）
保護回路３１０は、同期整流トランジスタＭ２のドレインソース間電圧ＶＤＳが第２しきい値電圧ＶＴＨ２とクロスする周波数が、所定の範囲から逸脱したときに、スイッチング不能状態と判定する。
同期整流トランジスタＭ２のスイッチングが停止すると、１次側のスイッチングトランジスタＭ１のスイッチング周波数が変動し、同期整流トランジスタＭ２のドレインソース間電圧ＶＤＳの周波数がそれに追従する。第２の検出方法によれば、１次側のスイッチング周波数にもとづいて、同期整流トランジスタのスイッチングの有無を判定できる。
【００５３】
（第３の検出方法）
図４は、第３の検出方法に対応する同期整流コントローラ３００および保護回路３１０の回路図である。保護回路３１０は、同期整流トランジスタＭ２のゲート端子の信号（ゲートパルスＳ２３）と同期整流コントローラ３００の内部信号との整合性にもとづいて、スイッチング不能状態を判定してもよい。保護回路３１０は同期整流コントローラ３００と同じＩＣチップに集積化されている。
【００５４】
同期整流コントローラ３００は、同期整流トランジスタＭ２のオン、オフを指示する制御パルスＳ２２を生成するロジック回路３０２と、制御パルスＳ２２に応じて同期整流トランジスタＭ２のゲートパルスＳ２３を生成するドライバ３０４を含む。
【００５５】
たとえば保護回路３１０は、ＡＮＤゲートやＸＯＲ（排他的論理和）ゲートあるいはＮＡＮＤゲートで構成することができる。
【００５６】
正常状態では、内部信号である制御パルスＳ２２がハイレベルであるとき、ゲートパルスＳ２３もハイレベルである。保護回路３１０がＡＮＤゲートであるとすると、その出力は、ハイレベルとなる。
【００５７】
同期整流トランジスタＭ２のゲートソース間の短絡や、ドライバ３０４の出力の地絡によってスイッチング不能状態が生じたとする。このとき制御パルスＳ２２がハイレベルであるにもかかわらず、ゲートパルスＳ２３はローレベルである。保護回路３１０がＡＮＤゲートであるとすると、その出力は、ローレベルとなる。したがって、ＡＮＤゲートの出力にもとづいて、ゲート端子の短絡などを検出できる。
【００５８】
図４において、ＯＵＴピンとは別に、同期整流トランジスタＭ２のゲートパルスＳ２３を監視するためのゲートセンス（ＧＳ）ピンをさらに設けてもよい。保護回路３１０は、内部信号である制御パルスＳ２２と、ＧＳピンの信号の整合性にもとづいてスイッチング不能状態を検出してもよい。
【００５９】
図４では内部信号としてゲートパルスＳ２３の期待値を示す制御パルスＳ２２を利用したがそれには限定されず、ゲートパルスＳ２３と反対の論理を有する内部信号を参照してもよい。
【００６０】
なお、第１の検出方法から第３の検出方法は、任意に組み合わせ採用することが可能である。
【００６１】
図５は、同期整流回路４００の構成例を示す回路図である。同期整流回路４００は上述の同期整流コントローラ３００と保護回路３１０が一体集積化された機能ＩＣである。
【００６２】
同期整流回路４００のドレイン（ＶＤ）端子は、同期整流トランジスタＭ２のドレインと接続され、ソース（ＶＳ）端子は、同期整流トランジスタＭ２のソースと接続され、出力（ＯＵＴ）端子は、同期整流トランジスタＭ２のゲートと接続される。ＶＳ端子は、同期整流回路４００の接地ライン４０２と接続され、同期整流回路４００は、同期整流トランジスタＭ２のソース電圧を基準として動作する。
【００６３】
同期整流コントローラ３００は、パルス発生器３０６およびドライバ３０４を備える。パルス発生器３０６は、同期整流トランジスタＭ２のドレインソース間電圧ＶＤＳにもとづいて、制御パルスＳ２２を生成する。なお同期整流回路４００の基準は、同期整流トランジスタＭ２のソース電位であるから、ドレインソース間電圧ＶＤＳは、ドレイン電圧ＶＤと等価である。すなわちパルス発生器３０６は、同期整流トランジスタＭ２のドレイン電圧ＶＤにもとづいて制御パルスＳ２２を生成する。
【００６４】
パルス発生器３０６は、第１コンパレータＣＭＰ１、第２コンパレータＣＭＰ２、フリップフロップＦＦ１を含む。第１コンパレータＣＭＰ１は、スイッチングトランジスタＭ１のターンオフを検出するために設けられる。第１コンパレータＣＭＰ１は、ＶＤ端子のドレイン電圧（ドレインソース間電圧）ＶＤを負の所定の第１しきい値電圧ＶＴＨＡ（たとえば−１５０ｍＶ）と比較し、それらがクロスすると、セット信号（セット信号）ＳＯＮをアサート（ハイレベル）する。具体的には、ドレイン電圧ＶＤがＶＴＨＡより低くなると、言い換えれば、ドレインソース間電圧ＶＤＳが負電圧となると、セット信号ＳＯＮがハイレベルとなる。セット信号ＳＯＮは、ＤフリップフロップＦＦ１のクロック端子に入力され、セット信号ＳＯＮのポジティブエッジに応答して、制御パルスＳ２２がハイレベルとなる。ＤフリップフロップＦＦ１に変えて、ＲＳフリップフロップを用いてもよい。
【００６５】
第２コンパレータＣＭＰ２は、（ii）同期整流トランジスタＭ２のオン期間に二次巻線Ｗ２に流れる２次電流ＩＳが実質的にゼロになったことを検出するために設けられる。同期整流トランジスタＭ２のオン期間の間、同期整流トランジスタＭ２のソースからドレインに向かって電流ＩＳが流れ、ドレインソース間電圧ＶＤＳは負電圧となり、その絶対値は電流ＩＳの電流量に応じている。そこで第２コンパレータＣＭＰ２は、ドレイン電圧ＶＤをゼロ付近に設定された負のしきい値電圧ＶＴＨＢ（たとえば−１０ｍＶ）と比較し、ドレイン電圧ＶＤがしきい値電圧ＶＴＨＢより高くなると、リセット信号（リセット信号）ＳＯＦＦをアサート（ローレベル）とする。リセット信号ＳＯＦＦは、フリップフロップＦＦ１のリセット端子（反転論理）に入力され、リセット信号ＳＯＦＦのネガティブエッジに応答して、制御パルスＳ２２がローレベルとなる。
【００６６】
保護回路３１０は、検出回路３１４および通知回路３１６を含む。検出回路３１４は、同期整流トランジスタＭ２のスイッチング不能状態を検出する。通知回路３１６は、検出信号Ｓ２４を受け、スイッチング不能状態が検出されると、ＤＣ／ＤＣコンバータの１次側に配置される一次側コントローラ２０２に通知する。たとえば通知回路３１６は、同期整流回路４００に外付けされる第２フォトカプラ３１２を駆動可能に構成され、たとえばオープンコレクタあるいはオープンドレイン形式の出力段を有してもよい。
【００６７】
図６（ａ）、（ｂ）は、検出回路３１４の構成例を示す回路図である。図６（ａ）の検出回路３１４ａは、第１の検出方法に対応する。検出回路３１４ａは、第３コンパレータＣＭＰ３を含む。第３コンパレータＣＭＰ３は、ドレイン電圧ＶＤ（ドレインソース間電圧ＶＤＳ）を第１しきい値電圧ＶＴＨ１と比較し、ドレインソース間電圧ＶＤＳが第１しきい値電圧ＶＴＨ１を超えると、比較信号Ｓ２５をアサート（たとえばハイレベル）する。ラッチ回路３１８は、比較信号Ｓ２５がアサートされると、検出信号Ｓ２４をアサートする。ラッチ回路３１８は、通知回路３１６の一部であってもよい。
【００６８】
図６（ｂ）の検出回路３１４ｂは、第２の検出方法に対応する。検出回路３１４ｂは、第４コンパレータＣＭＰ４および周波数検出回路３２０を含む。第４コンパレータＣＭＰ４は、ドレイン電圧ＶＤ（ドレインソース間電圧ＶＤＳ）を第２しきい値電圧ＶＴＨ２と比較する。第４コンパレータＣＭＰ４の出力Ｓ２６は、ドレインソース間電圧ＶＤＳが第２しきい値電圧ＶＴＨ２とクロスするたびに遷移する。周波数検出回路３２０は、第４コンパレータＣＭＰ４の出力Ｓ２６の周波数（周期）を測定し、所定範囲から逸脱したときに、検出信号Ｓ２４をアサートする。なお第４コンパレータＣＭＰ４は、図５の第１コンパレータＣＭＰ１あるいは第２コンパレータＣＭＰ２を流用してもよい。
【００６９】
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
【００７０】
（第１変形例）
実施の形態では、第２フォトカプラ３１２によって、保護回路３１０から一次側コントローラ２０２に、スイッチング不能状態を通知したが、通知手段はそれに限定されない。フォトカプラに代えて、パルストランスなどのトランスを利用してもよい。
【００７１】
（第２変形例）
あるいは第２フォトカプラ３１２を省略してもよい。保護回路３１０は、スイッチング不能状態を検出すると、第１フォトカプラ２０４の発光素子を駆動してもよい。保護回路３１０により第１フォトカプラ２０４を駆動すると、フィードバック回路２０６によるフィードバック制御が無効となり、１次側のフィードバック電流ＩＦＢが増大し、フィードバック電圧ＶＦＢが０Ｖ付近まで低下する。これによりスイッチングトランジスタＭ１のスイッチングを停止させることができる。
【００７２】
（第３変形例）
同期整流トランジスタＭ２は、二次巻線Ｗ２よりも低電位側（接地端子Ｐ３側）に設けられてもよい。
【００７３】
（用途）
続いて、実施の形態で説明したＤＣ／ＤＣコンバータ２００の用途を説明する。ＤＣ／ＤＣコンバータ２００は、ＡＣ／ＤＣコンバータ１００に用いることができる。図７は、ＤＣ／ＤＣコンバータ２００を備えるＡＣ／ＤＣコンバータ１００の回路図である。
【００７４】
ＡＣ／ＤＣコンバータ１００は、フィルタ１０２、整流回路１０４、平滑キャパシタ１０６およびＤＣ／ＤＣコンバータ２００を備える。フィルタ１０２は、交流電圧ＶＡＣのノイズを除去する。整流回路１０４は、交流電圧ＶＡＣを全波整流するダイオードブリッジ回路である。平滑キャパシタ１０６は、全波整流された電圧を平滑化し、直流電圧ＶＩＮを生成する。ＤＣ／ＤＣコンバータ２００は直流電圧ＶＩＮを受け、出力電圧ＶＯＵＴを生成する。
【００７５】
図８は、ＡＣ／ＤＣコンバータ１００を備えるＡＣアダプタ８００を示す図である。ＡＣアダプタ８００は、プラグ８０２、筐体８０４、コネクタ８０６を備える。プラグ８０２は、図示しないコンセントから商用交流電圧ＶＡＣを受ける。ＡＣ／ＤＣコンバータ１００は、筐体８０４内に実装される。ＡＣ／ＤＣコンバータ１００により生成された直流出力電圧ＶＯＵＴは、コネクタ８０６から電子機器８１０に供給される。電子機器８１０は、ノートＰＣ、デジタルカメラ、デジタルビデオカメラ、携帯電話、携帯オーディオプレイヤなどが例示される。
【００７６】
図９（ａ）、（ｂ）は、ＡＣ／ＤＣコンバータ１００を備える電子機器９００を示す図である。図９（ａ）、（ｂ）の電子機器９００はディスプレイ装置であるが、電子機器９００の種類は特に限定されず、オーディオ機器、冷蔵庫、洗濯機、掃除機など、電源装置を内蔵する機器であればよい。
プラグ９０２は、図示しないコンセントから商用交流電圧ＶＡＣを受ける。ＡＣ／ＤＣコンバータ１００は、筐体９０４内に実装される。ＡＣ／ＤＣコンバータ１００により生成された直流出力電圧ＶＯＵＴは、同じ筐体９０４内に搭載される、マイコン、ＤＳＰ（Digital Signal Processor）、電源回路、照明機器、アナログ回路、デジタル回路などの負荷に供給される。
【００７７】
実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【符号の説明】
【００７８】
Ｐ１…入力端子、Ｐ２…出力端子、Ｍ１…スイッチングトランジスタ、Ｍ２…同期整流トランジスタ、Ｃ１…出力キャパシタ、Ｔ１…トランス、Ｗ１…一次巻線、Ｗ２…二次巻線、Ｗ３…補助巻線、Ｄ１…ダイオード、Ｄ２…ボディダイオード、１００…ＡＣ／ＤＣコンバータ、１０２…フィルタ、１０４…整流回路、１０６…平滑キャパシタ、２００…ＤＣ／ＤＣコンバータ、２０２…一次側コントローラ、２０４…第１フォトカプラ、２０６…フィードバック回路、３００…同期整流コントローラ、３０２…ロジック回路、３０４…ドライバ、３０６…パルス発生器、３１０…保護回路、３１２…第２フォトカプラ、３１４…検出回路、３１６…通知回路、３１８…ラッチ回路、３２０…周波数検出回路、ＣＭＰ１…第１コンパレータ、ＣＭＰ２…第２コンパレータ、ＦＦ１…フリップフロップ、４００…同期整流回路、８００…ＡＣアダプタ、８０２…プラグ、８０４…筐体、８０６…コネクタ、８１０，９００…電子機器、９０２…プラグ、９０４…筐体、Ｓ２２…制御パルス、Ｓ２３…ゲートパルス、Ｓ２４…検出信号、Ｓ２５…比較信号。
【図１】
0006723038.tif 000002
【図２】
0006723038.tif 000003
【図３】
0006723038.tif 000004
【図４】
0006723038.tif 000005
【図５】
0006723038.tif 000006
【図６】
0006723038.tif 000007
【図７】
0006723038.tif 000008
【図８】
0006723038.tif 000009
【図９】
0006723038.tif 000010