(57)【特許請求の範囲】
【請求項１】
複数の走査線と、
複数のデータ線と、
前記複数の走査線および前記複数のデータ線の交差に各々対応して設けられた画素と、
前記走査線に走査信号を供給する走査線駆動部と、
表示すべき階調に応じた大きさの第１電圧を前記画素に前記データ線を介して第１期間に供給すると共に、該第１期間前の第２期間に、低電位第２電圧と高電位第２電圧とを含む第２電圧を前記データ線に供給するデータ線駆動部と、
一水平走査期間における前記第２期間に前記低電位第２電圧と前記高電位第２電圧とを順次出力する第１パターンと、一水平走査期間における前記第２期間に前記高電位第２電圧のみを出力する第２パターンとを、選択される走査線に応じて切り換えるように、前記データ線駆動部を制御する制御部と、を備え、
前記制御部は、前記第１パターンにおける前記高電位第２電圧の供給期間よりも、前記第２パターンにおける前記高電位第２電圧の供給期間を短くするように、前記データ線駆動部を制御する、
ことを特徴とする電気光学装置。
【請求項２】
前記データ線駆動部は、電圧増幅部とＤ／Ａ変換部とを含む、
ことを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記第１期間は階調表示期間を含み、前記第２期間は帰線期間を含み、前記第２電圧はプリチャージ電圧を含む、
ことを特徴とする請求項１または請求項２に記載の電気光学装置。
【請求項４】
前記データ線駆動部と前記データ線との間に、前記データ線を時分割で選択するデータ線選択部をさらに備える、
ことを特徴とする請求項１ないし請求項３のいずれか一に記載の電気光学装置。
【請求項５】
複数の走査線と、複数のデータ線と、前記複数の走査線および前記複数の走査線の交差に各々対応して設けられた画素と、を備える電気光学装置の制御方法であって、
前記走査線に走査信号を供給し、
表示すべき階調に応じた大きさの第１電圧を前記画素に前記データ線を介して第１期間に供給し、
前記第１期間前の第２期間に、低電位第２電圧と高電位第２電圧とを含む第２電圧を前記データ線に供給し、
一水平走査期間における前記第２期間に前記低電位第２電圧と前記高電位第２電圧とを順次出力する第１パターンと、一水平走査期間における前記第２期間に前記高電位第２電圧のみを出力する第２パターンとを、選択される走査線に応じて切り換え、
前記第１パターンにおける前記高電位第２電圧の供給期間よりも、前記第２パターンにおける前記高電位第２電圧の供給期間を短くする、
ことを特徴とする電気光学装置の制御方法。
【請求項６】
請求項１ないし請求項４のいずれか一に記載の電気光学装置を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば液晶装置等の電気光学装置、電気光学装置の制御方法、および該電気
光学装置を備えて構成される例えば液晶プロジェクター等の電子機器の技術分野に関する
。
【背景技術】
【０００２】
液晶素子を用いて画像を表示させる電気光学装置が広く開発されている。この電気光学
装置では、各画素の表示階調を指定する画像信号を、データ線を介して各画素に供給する
ことで、各画素が具備する液晶の透過率を画像信号の指定階調に応じた透過率に制御し、
これにより、各画素に画像信号の指定する階調を表示させる。
【０００３】
ところで、各画素に画像信号を供給する時間を十分に確保できない場合等、画像信号の
供給が不十分な場合には、各画素が画像信号の指定する階調を正確に表示することができ
なくなり、表示品位が低下することがある。このような画素に対する画像信号の書込不足
による表示品位の低下という問題に対応するために、従来は次のような対策が行われてい
た。例えば、特許文献１では、各画素やデータ線に対して、画像信号の電位に近い電位の
プリチャージ信号を、画像信号を供給する前に供給することで、各画素に対する画像信号
の書込を容易にする技術が提案されている。
【０００４】
プリチャージ信号は、画像信号の書込み前に、予め全てのＶＩＤ信号線、またはデータ
線へ電圧を書き込んでおく補助的な信号である。この期間に特定の電圧を書込むことで、
書込み補助や各種補正不具合を改善している。
【０００５】
また、画像信号の電位に近い高電位のプリチャージ信号を供給する前に、低電位のプリ
チャージ信号を供給する２段プリチャージ駆動と呼ばれる駆動方式も提案されている。２
段プリチャージ駆動によれば、画質の改善と書込み補助の両立を図ることができる。
【０００６】
しかし、電気光学装置の高解像度化に伴って走査線およびデータ線の本数の増大により
、水平走査期間を短くする必要があり、その結果、プリチャージ信号を供給する水平帰線
期間も短くなるという傾向がある。そこで、従来は、任意の水平走査期間においては、２
段プリチャージのうち、高電位のプリチャージ信号のみを供給するプリチャージ間引き駆
動と呼ばれる駆動方式も提案されている。プリチャージ間引き駆動によれば、高電位のプ
リチャージ信号のみを供給することによって、プリチャージ信号の供給期間を短縮するこ
とができ、一水平走査期間を短くすることができる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１０−１０２２１７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、近年の高解像度化に伴う走査線およびデータ線の本数の増大は著しく、
２段プリチャージ駆動とプリチャージ間引き駆動とを組み合わせた場合でも、さらなる水
平走査期間の短縮化が要望されていた。そのため、液晶パネル等を駆動するための駆動回
路であるドライバーの個数を増やすことも検討された。しかし、ドライバーの個数を増や
すことはコストの増大につながるため、ドライバー（ＩＣ）の個数の増大を抑えつつ、水
平走査期間を短縮するという課題が存在していた。
【０００９】
本発明は、例えば上記課題に鑑みてなされたものであり、ドライバーの個数の増大を抑
えつつ、水平走査期間を短縮可能な電気光学装置、電気光学装置の制御方法、および該電
気光学装置を備えた電子機器を提供することを課題とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するために本発明の電気光学装置の一態様は、複数の走査線と、複数の
データ線と、前記複数の走査線および前記複数の走査線の交差に各々対応して設けられた
画素と、前記走査線に前記走査信号を供給する走査線駆動部と、表示すべき階調に応じた
大きさの第１電圧を前記画素に前記データ線を介して第１期間に供給すると共に、該第１
期間前の第２期間に、低電位第２電圧と高電位第２電圧とを含む第２電圧を前記データ線
に供給するデータ線駆動部と、一水平走査期間における前記第２期間に前記低電位第２電
圧と前記高電位第２電圧とを順次出力する第１パターンと、一水平走査期間における前記
第２期間に前記高電位第２電圧のみを出力する第２パターンとを、選択される走査線に応
じて切り換えるように、前記データ線駆動部を制御する制御部と、を備え、前記制御部は
、前記第１パターンにおける前記高電位第２電圧の供給期間よりも、前記第２パターンに
おける前記高電位第２電圧の供給期間を短くするように、前記データ線駆動部を制御する
、ことを特徴とする。
【００１１】
この態様によれば、データ線駆動部から表示すべき階調に応じた大きさの第１電圧が第
１期間にデータ線を介して画素に供給され。また、第１電圧の供給前には、第１期間前の
第２期間に、低電位第２電圧と高電位第２電圧とを含む第２電圧がデータ線に供給される
。また、第２電圧として低電位第２電圧と高電位第２電圧とを順次供給することにより、
画質の改善と書込み補助との両方が実現される。さらに、ある走査線が選択される際には
、データ線駆動部は、一水平走査期間における第２期間に低電位第２電圧と高電位第２電
圧とを順次出力する第１パターンを選択する。また他の走査線が選択される際には、一水
平走査期間における第２期間に高電位第２電圧のみを出力する第２パターンが選択される
。その結果、第２期間に高電位第２電圧のみを出力する第２パターンでは、第２期間を第
１パターン第２期間よりも短縮することが可能となり、一水平走査期間が短縮される。さ
らに、第２パターンが選択される場合には、第１パターンにおける高電位第２電圧の供給
期間よりも、第２パターンにおける高電位第２電圧の供給期間を短くするように制御され
る。その結果、第２期間を第１パターン第２期間よりも短縮することが可能となり、一水
平走査期間がより一層短縮される。
【００１２】
上述した電気光学装置の一態様において、前記データ線駆動部は、電圧増幅部とＤ／Ａ
変換部とを含むようにしてもよい。この態様によれば、第１期間においては、階調を表す
デジタルデータがＤ／Ａ変換部によってアナログの第１電圧に変換され、電圧増幅部によ
ってデータ線に出力される。また、第２期間においては、画質の改善のための低電位第２
電圧と、書込み補助のための高電位第２電圧とを含む第２電圧を表すデジタルデータがＤ
／Ａ変換部によってアナログの第２電圧に変換され、電圧増幅部によってデータ線に出力
される。第２電圧を表すデジタルデータとして、低電位第２電圧に対応するデジタルデー
タと、高電位第２電圧に対応するデジタルデータが適宜のタイミングで供給されることに
より、上述した第１パターンと第２パターンとの切り換えが可能になる。
【００１３】
上述した電気光学装置の一態様において、前記第１期間は階調表示期間を含み、前記第
２期間は帰線期間を含み、前記第２電圧はプリチャージ電圧を含むようにしてもよい。こ
の態様によれば、階調表示期間において第１電圧がデータ線を介して画素に書き込まれ、
帰線期間においてプリチャージ電圧がデータ線に書き込まれる。プリチャージ電圧は、外
部の電圧出力部から出力されているので、データ線には高速にプリチャージ電圧が書き込
まれることになる。
【００１４】
上述した電気光学装置の一態様において、前記データ線駆動部と前記データ線との間に
、前記データ線を時分割で選択するデータ線選択部をさらに備えるようにしてもよい。こ
の態様によれば、データ線選択部によりデータ線が時分割で選択されるので、高解像度に
対応して画素数、即ち走査線の数およびデータ線の数が多い場合でも、上述のように一水
平走査期間を短縮できる。その結果、第１電圧および第２電圧を確実に書き込むことが可
能となる。
【００１５】
上記課題を解決するために本発明の電気光学装置の制御方法の一態様は、複数の走査線
と、複数のデータ線と、前記複数の走査線および前記複数の走査線の交差に各々対応して
設けられた画素と、を備える電気光学装置の制御方法であって、前記走査線に前記走査信
号を供給し、表示すべき階調に応じた大きさの第１電圧を前記画素に前記データ線を介し
て第１期間に供給し、前記第１期間前の第２期間に、低電位第２電圧と高電位第２電圧と
を含む第２電圧を前記データ線に供給し、一水平走査期間における前記第２期間に前記低
電位第２電圧と前記高電位第２電圧とを順次出力する第１パターンと、一水平走査期間に
おける前記第２期間に前記高電位第２電圧のみを出力する第２パターンとを、選択される
走査線に応じて切り換え、前記第１パターンにおける前記高電位第２電圧の供給期間より
も、前記第２パターンにおける前記高電位第２電圧の供給期間を短くする、ことを特徴と
する電気光学装置の制御方法。
【００１６】
この態様によれば、表示すべき階調に応じた大きさの第１電圧が第１期間にデータ線を
介して画素に供給され、また、第１電圧の供給前には、第１期間前の第２期間に、低電位
第２電圧と高電位第２電圧とを含む第２電圧がデータ線に供給される。また、第２電圧と
して低電位第２電圧と高電位第２電圧とを順次供給することにより、画質の改善と書込み
補助との両方が実現される。さらに、ある走査線が選択される際には、一水平走査期間に
おける第２期間に低電位第２電圧と高電位第２電圧とを順次出力する第１パターンが選択
される。また他の走査線が選択される際には、一水平走査期間における第２期間に高電位
第２電圧のみを出力する第２パターンが選択される。その結果、第２期間に高電位第２電
圧のみを出力する第２パターンでは、第２期間を第１パターン第２期間よりも短縮するこ
とが可能となり、一水平走査期間が短縮される。さらに、第２パターンが選択される場合
には、第１パターンにおける高電位第２電圧の供給期間よりも、第２パターンにおける高
電位第２電圧の供給期間を短くするように制御される。その結果、第２期間を第１パター
ン第２期間よりも短縮することが可能となり、一水平走査期間がより一層短縮される。
【００１７】
次に、本発明に係る電子機器は、上述した本発明に係る電気光学装置を備える。そのよ
うな電子機器は、液晶ディスプレイ等の表示装置において、一水平走査期間が短縮される
ので、第１電圧および第２電圧を確実に書き込むことができ、画像品質の高い電子機器が
提供される。
【図面の簡単な説明】
【００１８】
【図１】本発明の第１実施形態に係る電気光学装置の説明図である。
【図２】同実施形態に係る電気光学装置の構成を示すブロック図である。
【図３】画素の構成を示す回路図である。
【図４】正極性駆動におけるデータ線駆動回路の出力波形の概略を示す図である。
【図５】負極性駆動におけるデータ線駆動回路の出力波形の概略を示す図である。
【図６】駆動用集積回路のタイミングチャートである。
【図７】電子機器の一例を示す説明図である。
【図８】電子機器の他の例を示す説明図である。
【図９】電子機器の他の例を示す説明図である。
【発明を実施するための形態】
【００１９】
本発明の一実施形態について図１ないし図６を参照しつつ説明する。図１は電気光学装
置１に対する信号伝送系の構成を示す図である。図１に示すように、電気光学装置１は、
電気光学パネル１００と、駆動用集積回路２００と、フレキシブル回路基板３００とを備
え、電気光学パネル１００が、駆動用集積回路２００の搭載されたフレキシブル回路基板
３００に接続されている。電気光学パネル１００は、このフレキシブル回路基板３００お
よび駆動用集積回路２００を介して、図示しないホストＣＰＵ装置の基板に接続されてい
る。駆動用集積回路２００は、ホストＣＰＵ装置からフレキシブル回路基板３００を介し
て画像信号および駆動制御のための各種の制御信号を受信し、フレキシブル回路基板３０
０を介して電気光学パネル１００を駆動する装置である。
【００２０】
図２は、電気光学パネル１００及び駆動用集積回路２００の構成を示すブロック図であ
る。図２に示すように、電気光学パネル１００は、画素部１０と、走査線駆動部としての
走査線駆動回路２２と、データ線選択部としてのＪ個のデマルチプレクサー５７[１１]〜
５７[Ｊ]とを備えている。駆動用集積回路２００は、データ線駆動部としてのデータ線駆
動回路３０と、制御部としての制御回路４０と、アナログ電圧生成回路７０とを備えてい
る。
【００２１】
画素部１０には、相互に交差するＭ本の走査線１２とＮ本のデータ線１４とが形成され
ている（Ｍ，Ｎは自然数）。複数の画素回路（画素）ＰＩＸは、各走査線１２と各データ
線１４との交差に対応して設けられており、縦Ｍ行×横Ｎ列の行列状に配列されている。
【００２２】
図３は、各画素回路ＰＩＸの回路図である。図３に示すように、各画素回路ＰＩＸは、
液晶素子６０とＴＦＴ等のスイッチング素子ＳWとを含む。液晶素子６０は、相互に対向
する画素電極６２およびコモン電極６４と両電極間の液晶６６とで構成された電気光学素
子である。画素電極６２とコモン電極６４との間の印加電圧に応じて液晶６６の透過率（
表示階調）が変化する。なお、液晶素子６０に並列に補助容量を接続した構成も採用され
得る。スイッチング素子ＳWは、例えば、走査線１２にゲートが接続されたＮチャネル型
のトランジスターで構成され、液晶素子６０とデータ線１４との間に設けられ両者の電気
的な接続（導通／非導通）を制御する。走査信号Ｇ[m]が選択電位に設定されることで第
ｍ行の各画素回路ＰＩＸにおけるスイッチング素子ＳWが同時にオン状態に遷移する。
【００２３】
画素回路ＰＩＸに対応する走査線１２が選択され、当該画素回路ＰＩＸのスイッチング
素子ＳWがオン状態に制御されたとき、液晶素子６０には、データ線１４から当該画素回
路ＰＩＸに供給される画像信号Ｄ[n]に応じた電圧が印加される。その結果、当該画素回
路ＰＩＸの液晶６６は、画像信号Ｄ[n]に応じた透過率に設定される。また、図示しない
光源がオン（点灯）状態となり、光源から光が出射されると、当該光は、画素回路ＰＩＸ
が備える液晶素子６０の液晶６６を透過して、観察者側に進行する。すなわち、液晶素子
６０に画像信号Ｄ[n]に応じた電圧が印加され、且つ、光源がオン状態となることで、当
該画素回路ＰＩＸに対応する画素は、画像信号Ｄ[n]に応じた階調を表示することになる
。
【００２４】
画素回路ＰＩＸの液晶素子６０に画像信号Ｄ[n]に応じた電圧が印加された後、スイッ
チング素子ＳWがオフ状態となると、理想的には当該画像信号Ｄ[n]に対応する印加電圧が
保持される。従って、理想的には、各画素は、スイッチング素子ＳWがオン状態となった
後から、次にオン状態となるまでの期間において、画像信号Ｄ[n]に応じた階調を表示す
る。
【００２５】
図３に示すように、データ線１４と画素電極６２との間（または、データ線１４と、画
素電極６２及びスイッチング素子ＳWを電気的に接続する配線との間）には、容量Ｃａが
寄生する。そのため、スイッチング素子ＳWがオフ状態である間に、データ線１４の電位
変動が容量Ｃａを介して画素電極６２に伝播し、液晶素子６０の印加電圧が変動すること
がある。
【００２６】
また、コモン電極６４には、図示しないコモン線を介して、一定の電圧であるコモン電
圧ＬＣＣＯＭが供給される。コモン電圧ＬＣＣＯＭとしては、画像信号Ｄ[n]の中心電圧
を０Ｖとしたとき−０．５Ｖ程度の電圧が用いられる。これは、スイッチング素子ＳW等
の特性によるものである。
【００２７】
本実施形態では、いわゆる焼き付きを防止するため、液晶素子６０に印加する電圧の極
性を所定周期で反転する極性反転駆動を採用する。この例では、データ線１４を介して画
素回路ＰＩＸに供給する画像信号Ｄ[n]のレベルを、画像信号Ｄ[n]の中心電圧に対して単
位期間ごとに反転する。単位期間は、画素回路ＰＩＸを駆動する動作の１単位となる期間
である。この例では、単位期間は垂直走査期間Ｖとなっている。但し、単位期間は任意に
設定することができ、例えば、垂直走査期間Ｖの自然数倍であってもよい。本実施形態に
おいては、画像信号Ｄ[n]が画像信号Ｄ[n]の中心電圧に対して高電圧となる場合を正極性
とし、画像信号Ｄ[n]が画像信号Ｄ[n]の中心電圧に対して低電圧となる場合を負極性とす
る。
【００２８】
説明を図２に戻す。制御回路４０には、図示しない外部のホストＣＰＵ装置から、垂直
走査期間Ｖを規定する垂直同期信号Ｖｓ、水平走査期間Ｈを規定する水平同期信号Ｈｓ、
ドットクロック信号ＤＣＬＫ等の外部信号が入力される。制御回路４０は、これらの信号
に基づいて、走査線駆動回路２２およびデータ線駆動回路３０を同期制御する。この同期
制御の下、走査線駆動回路２２及びデータ線駆動回路３０は、互いに協働して画素部１０
の表示制御を行う。
通常、一つの表示画面を構成する表示データはフレーム単位で処理され、この処理期間
が１フレーム期間（１Ｆ）である。フレーム期間Ｆは、一つの表示画面が１回の垂直走査
で構成される場合、垂直走査期間Ｖに相当する。
【００２９】
走査線駆動回路２２は、走査信号Ｇ［１］〜Ｇ［Ｍ］をＭ本の走査線１２の各々に出力
する。走査線駆動回路２２は、制御回路４０から水平同期信号Ｈｓが出力されるのに応じ
て、垂直走査期間Ｖ内に各走査線１２に対する走査信号Ｇ［１］〜Ｇ［Ｍ］を一水平走査
期間（１Ｈ）ずつ順次アクティブレベルとする。
【００３０】
ここで、第ｍ行に対応した走査信号Ｇ［ｍ］がアクティブレベルであり、当該行に対応
した走査線が選択されている期間は、第ｍ行のＮ個の画素回路ＰＩＸの各スイッチング素
子ＳWがＯＮ状態となる。その結果、これらのスイッチング素子ＳWを各々介してＮ本のデ
ータ線１４が第ｍ行のＮ個の画素回路ＰＩＸの各画素電極６２に各々電気的に接続される
。
【００３１】
画素部１０内のＮ本のデータ線１４は、相隣接する４本を単位としてＪ個の配線ブロッ
クＢ［１］〜Ｂ［Ｊ］に区分されている（Ｊ＝Ｎ／４）。換言すると、データ線１４は配
線ブロックＢ毎にグループ化される。デマルチプレクサー５７[１１]〜５７[Ｊ]は、この
Ｊ個の配線ブロックＢ［１］〜Ｂ［Ｊ］に各々対応している。
【００３２】
データ線選択部としてのデマルチプレクサー５７［ｊ］（ｊ＝１〜Ｊ）の各々は、４個
のスイッチ５８［１］〜５８［４］により構成されている。デマルチプレクサー５７［ｊ
］（ｊ＝１〜Ｊ）の各々において、４個のスイッチ５８［１］〜５８［４］の各々の一方
の接点は共通接続されている。そして、デマルチプレクサー５７［ｊ］（ｊ＝１〜Ｊ）の
各々の４個のスイッチ５８［１］〜５８［４］の一方の接点の共通接続点は、Ｊ本のＶＩ
Ｄ信号線１５に各々接続されている。このＪ本のＶＩＤ信号線１５は、フレキシブル回路
基板３００を介して駆動用集積回路２００のデータ線駆動回路３０に接続されている。
また、デマルチプレクサー５７［ｊ］（ｊ＝１〜Ｊ）の各々において、４個のスイッチ
５８［１］〜５８［４］の各々の他方の接点は、当該デマルチプレクサー５７［ｊ］に対
応した配線ブロックＢ［ｊ］を構成する４本のデータ線１４に各々接続されている。
【００３３】
各デマルチプレクサー５７［ｊ］（ｊ＝１〜Ｊ）の４個のスイッチ５８［１］〜５８［
４］のＯＮ／ＯＦＦは、４個の選択信号Ｓ１〜Ｓ４により各々切り換えられる。この４個
の選択信号Ｓ１〜Ｓ４は、フレキシブル回路基板３００を介して駆動用集積回路２００の
制御回路４０から供給される。ここで、例えば１個の選択信号Ｓ１がアクティブレベル、
他の３個の選択信号Ｓ２〜Ｓ４が非アクティブレベルである場合には、デマルチプレクサ
ー５７［ｊ］（ｊ＝１〜Ｊ）に各々属するＪ個のスイッチ５８［１］のみがＯＮとなる。
従って、デマルチプレクサー５７［ｊ］（ｊ＝１〜Ｊ）の各々は、Ｊ本のＶＩＤ信号線１
５上の画像信号Ｄ［１］〜Ｄ［Ｊ］を各配線ブロックＢ[１]〜Ｂ[Ｊ]の１番目のデータ線
１４に各々出力する。以下、同様にして、Ｊ本のＶＩＤ信号線１５上の画像信号Ｄ［１］
〜Ｄ［Ｊ］を各配線ブロックＢ[１]〜Ｂ[Ｊ]の２番目、３番目、４番目のデータ線１４に
各々出力する。
【００３４】
制御回路４０は、フレームメモリーを備えており、画素部１０の解像度に相当するＭ×
Ｎビットのメモリー空間を少なくとも有し、図示しない外部のホストＣＰＵ装置から入力
される表示データをフレーム単位で格納・保持する。ここで、画素部１０の階調を規定す
る表示データは、一例として、６ビットで構成される６４階調データである。フレームメ
モリーより読み出された表示データは、６ビットのバスを介して、表示データ信号として
データ線駆動回路３０にシリアルに転送される。
なお、制御回路４０は、少なくとも１ライン分のラインメモリーを備える構成であって
もよい。この場合、前記ラインメモリーに、１ライン分の表示データを蓄えて、当該表示
データを各画素に転送する。
【００３５】
データ線駆動部としてのデータ線駆動回路３０は、走査線駆動回路２２と協働して、デ
ータの書込対象となる画素行毎に供給すべきデータをデータ線１４に出力する。データ線
駆動回路３０は、制御回路４０から出力される選択信号Ｓ１〜Ｓ４に基づいてラッチ信号
を生成し、シリアルデータとして供給されたプリチャージ信号およびＮ個の６ビットの表
示データ信号を順次ラッチする。表示データ信号は、４画素分ごとに時系列的なデータと
してグループ化される。また、データ線駆動回路３０には、Ｄ／Ａ変換部としてのＤ／Ａ
（Digital to Analog）変換回路と、電圧増幅部とが備えられている。Ｄ／Ａ変換回路は
、グループ化されたデジタルデータと、アナログ電圧生成回路７０によって生成されるア
ナログ電圧に基づいてＤ／Ａ変換を行い、さらに電圧増幅部により増幅を行ってアナログ
データとしての電圧を生成する。これにより、４画素単位で時系列化された表示データ信
号も所定のデータ電圧（第１電圧）に変換される。また、プリチャージ信号は所定のプリ
チャージ電圧（第２電圧）に変換され、そして、プリチャージ電圧と４画素分のデータ電
圧とのセットは、この順序で各ＶＩＤ信号線１５に供給される。以上のように、データ線
駆動回路３０は、第２電圧としてのプリチャージ電圧の出力部としても機能する。
【００３６】
デマルチプレクサー５７［ｊ］（ｊ＝１〜Ｊ）の各スイッチ５８［１］〜５８［４］は
、制御回路４０から出力される選択信号Ｓ１〜Ｓ４によって導通制御（ＯＮ／ＯＦＦ）さ
れ、所定のタイミングでＯＮしていく。また、プリチャージ信号の印加期間においては、
制御回路４０から出力される選択信号Ｓ１〜Ｓ４によって導通制御され、デマルチプレク
サー５７［ｊ］（ｊ＝１〜Ｊ）の各スイッチ５８［１］〜５８［４］は、一斉にＯＮする
。
これによって、一水平走査期間（１Ｈ）において、各ＶＩＤ信号線１５に供給されたプ
リチャージ電圧と４画素分のデータ電圧は、スイッチ５８［１］〜５８［４］により時系
列的にデータ線１４に出力される。
【００３７】
本実施形態では、極性反転駆動を採用しており、さらに２段プリチャージ駆動を採用し
ているため、４種類のプリチャージ電圧が用いられる。プリチャージとは、データ線１４
に画像信号（データ電圧）を書き込む前に、予め全てのＶＩＤ信号線１５およびデータ線
１４に所定の電圧を書き込むことをいう。また、２段プリチャージ駆動とは、１段目のプ
リチャージと２段目のプリチャージとを含み、段階的に行うプリチャージ駆動のことをい
う。１段目のプリチャージは、縦クロストークを防ぐために、プリチャージ電圧のレベル
を例えば黒色表示の電圧レベル（低電位第２電圧）にするプリチャージである。２段目の
プリチャージは、データ線駆動回路３０による書込み補助のために、例えば中間調の電圧
レベル（高電位第２電圧）にする。
【００３８】
さらに、本実施形態においては、プリチャージ間引き駆動を採用している。プリチャー
ジ間引き駆動とは、全水平走査期間において２段プリチャージ駆動を行うのではなく、任
意の水平走査期間においては、高電位第２電圧によるプリチャージのみを行うプリチャー
ジ駆動のことをいう。低電位第２電圧によるプリチャージを省くことによって、一水平走
査期間の長さを短縮することができる。
【００３９】
本実施形態では、水平走査期間によって、２段プリチャージ駆動を行う第１パターンと
、プリチャージ間引き駆動を行う第２パターンとの２つのパターンを切り換えている。以
下、図４および図５を参照しつつ、本実施形態におけるプリチャージ駆動方式について詳
しく説明する。
【００４０】
図４は、正極性駆動の際にＶＩＤ信号線１５に出力されるデータ線駆動回路３０の出力
波形の概略を示す図である。図５は、負極性駆動の際にＶＩＤ信号線１５に出力されるデ
ータ線駆動回路３０の出力波形の概略を示す図である。なお、図４および図５においては
、便宜上、階調表示期間に出力される画像信号を一定の電圧として示している。
【００４１】
図４に示すように、正極性駆動の際に２段プリチャージ駆動が行われる第１パターンに
おいては、一水平走査期間（１Ｈ）は、第１期間としての階調表示期間Ｔｐｐ３と、第２
期間としての帰線期間に分かれている。さらに、帰線期間は、第１パターンにおいては、
１段目のプリチャージ期間Ｔｐｐ１と、２段目のプリチャージ期間Ｔｐｐ２と、ポストチ
ャージ期間Ｔｐｐ４とに分かれている。なお、１段目のプリチャージは画質改善を目的と
して行われ、低電位第２電圧が供給される。２段目のプリチャージは画像信号の書込み補
助を目的として行われ、高電位第２電圧が供給される。ポストチャージは、プリチャージ
時の階調依存性を改善することを目的として行われる。階調表示期間Ｔｐｐ３に出力され
る画像信号の電圧は、階調に応じた変動する電圧なので、画像信号のすぐ後にプリチャー
ジを行うと、画像信号の電圧とプリチャージの電圧と電圧差が変動する。その結果、プリ
チャージ前の階調によっては、プリチャージ電圧のデータ線１４への書込みを所定期間内
に完了できないことも考えられる。そこで、階調表示期間Ｔｐｐ３の終了後に、一定のポ
ストプリチャージ電圧をデータ線１４に書き込むことにより、プリチャージ前の階調によ
らずに確実なプリチャージ電圧のデータ線１４への書込みを可能にしている。
【００４２】
図４に示すように、正極性駆動の際にプリチャージ間引き駆動が行われる第２パターン
においても、一水平走査期間（１Ｈ）は、第１期間としての階調表示期間Ｔｐｐ６と、第
２期間としての帰線期間に分かれている。帰線期間は、第２パターンにおいては、２段目
のプリチャージ期間Ｔｐｐ５と、ポストチャージ期間Ｔｐｐ７とに分かれている。このよ
うに、第２パターンにおいては、低電位第２電圧を供給する１段目のプリチャージが省略
され、高電位第２電圧を供給する２段目のプリチャージのみが行われる。
【００４３】
図５に示すように、負極性駆動の際に２段プリチャージ駆動が行われる第１パターンに
おいては、一水平走査期間（１Ｈ）は、第１期間としての階調表示期間Ｔｐｍ３と、第２
期間としての帰線期間に分かれている。さらに、帰線期間は、第１パターンにおいては、
１段目のプリチャージ期間Ｔｐｍ１と、２段目のプリチャージ期間Ｔｐｍ２と、ポストチ
ャージ期間Ｔｐｍ４で構成される。
【００４４】
図５に示すように、負極性駆動の際にプリチャージ間引き駆動が行われる第２パターン
においても、一水平走査期間（１Ｈ）は、第１期間としての階調表示期間Ｔｐｍ６と、第
２期間としての帰線期間に分かれている。帰線期間は、第２パターンにおいては、２段目
のプリチャージ期間Ｔｐｍ５と、ポストチャージ期間Ｔｐｍ７とで構成される。このよう
に、第２パターンにおいては、１段目のプリチャージが省略され、高電位第２電圧を供給
する２段目のプリチャージのみが行われる。
【００４５】
本実施形態では、一例として、正極性駆動における１段目のプリチャージ電圧Ｖｐｐ１
は２．５Ｖ、ビデオ中心電圧Ｖｃは７．５Ｖに設定されている。また、正極性駆動におけ
る２段目のプリチャージ電圧Ｖｐｐ２は１０．０Ｖ、正極性駆動におけるポストプリチャ
ージ電圧Ｖｐｐ３は８．８Ｖに設定されている。また、負極性における１段目のプリチャ
ージ電圧Ｖｐｍ１は２．５Ｖ、負極性における２段目のプリチャージ電圧Ｖｐｍ２は５．
０Ｖ、負極性におけるポストプリチャージ電圧Ｖｐｍ３は３．８Ｖに設定されている。な
お、各電圧値はこのような電圧値に限定されるものではなく、適宜変更可能である。
【００４６】
ここで、２段目のプリチャージ電圧とその直前の電圧との電圧差について説明する。図
４に示すように、正極性における第１パターンでは、２段目のプリチャージ電圧Ｖｐｐ２
の直前の電圧は、１段目のプリチャージ電圧Ｖｐｐ１であり、その電圧差ΔＶａｐは、以
下のようになる。
ΔＶａｐ＝Ｖｐｐ２−Ｖｐｐ１＝１０．０−２．５＝７．５［Ｖ］
また、正極性における第２パターンでは、２段目のプリチャージ電圧Ｖｐｐ２の直前の
電圧は、ポストプリチャージ電圧Ｖｐｐ３であり、その電圧差ΔＶｂｐは、以下のように
なる。
ΔＶｂｐ＝Ｖｐｐ２−Ｖｐｐ３＝１０．０−８．８＝１．２［Ｖ］
【００４７】
また、図５に示すように、負極性における第１パターンでは、２段目のプリチャージ電
圧Ｖｐｍ２の直前の電圧は、１段目のプリチャージ電圧Ｖｐｍ１であり、その電圧差ΔＶ
ａｍは、以下のようになる。
ΔＶａｍ＝Ｖｐｍ２−Ｖｐｍ１＝５．０−２．５＝２．５［Ｖ］
また、負極性における第２パターンでは、２段目のプリチャージ電圧Ｖｐｍ２の直前の
電圧は、ポストプリチャージ電圧Ｖｐｍ３であり、その電圧差ΔＶｂｍは、以下のように
なる。
ΔＶｂｍ＝Ｖｐｍ２−Ｖｐｍ３＝５．０−３．８＝１．２［Ｖ］
【００４８】
データ線１４の容量性の負荷と抵抗性の負荷のみを考慮すると、第１パターンでの２段
目のプリチャージ電圧Ｖｐｐ２の書込みに要する時間と、第２パターンでの２段目のプリ
チャージ電圧Ｖｐｐ２の書込みに要する時間との比は、以下のようになる。この比は、電
圧差ΔＶａｐと電圧差ΔＶｂｐとの比であり、次のように表される。
電圧差ΔＶｂｐ／電圧差ΔＶａｐ＝１．２／７．５≒１／６
つまり、正極性における第２パターンでの２段目のプリチャージ電圧Ｖｐｐ２の書込み
は、正極性における第１パターンでの２段目のプリチャージ電圧Ｖｐｐ２の書込みの１／
６の時間で完了することができる。
【００４９】
同様に、負極性における第１パターンでの２段目のプリチャージ電圧Ｖｐｍ２の書込み
に要する時間と、負極性における第２パターンでの２段目のプリチャージ電圧Ｖｐｍ２の
書込みに要する時間との比は、電圧差ΔＶａｍと電圧差ΔＶｂｍとの比であり、以下のよ
うになる。
電圧差ΔＶｂｍ／電圧差ΔＶａｍ＝１．２／２．５≒１／２
つまり、負極性における第２パターンでの２段目のプリチャージ電圧Ｖｐｍ２の書込み
は、負極性における第１パターンでの２段目のプリチャージ電圧Ｖｐｍ２の書込みの１／
２の時間で完了することができる。
【００５０】
そこで、本実施形態においては、正極性における第２パターンでの２段目のプリチャー
ジ期間Ｔｐｐ５を、正極性における第１パターンでの２段目のプリチャージ期間Ｔｐｐ２
よりも短くするように制御を行っている。また、同様に、負極性における第２パターンで
の２段目のプリチャージ期間Ｔｐｍ５を、負極性における第１パターンでの２段目のプリ
チャージ期間Ｔｐｍ２よりも短くするように制御を行っている。一例として、第１パター
ンでの２段目のプリチャージ期間Ｔｐｐ２，Ｔｐｍ２を２５０〜２７０ｎｓに設定してい
るのに対して、第２パターンでの２段目のプリチャージ期間Ｔｐｐ５，Ｔｐｍ５を８０〜
９０ｎｓに設定している。
【００５１】
このように、第２パターンでの２段目のプリチャージ期間Ｔｐｐ５，Ｔｐｍ５を短くす
ることにより、第２パターンを用いた際の一水平走査期間（１Ｈ）を、第１パターンを用
いた際の一水平走査期間（１Ｈ）よりも短縮することができる。したがって、外部のホス
トＣＰＵ装置から入力される水平同期信号の２周期分の二水平走査期間（２Ｈ）内では、
第２パターンにおける２段目のプリチャージ期間の短縮分を他の期間に振り分けることが
できる。
【００５２】
本実施形態においては、前記短縮分を階調表示期間Ｔｐｐ３，Ｔｐｐ６，Ｔｐｍ３，Ｔ
ｐｍ６と、ポストプリチャージ期間Ｔｐｐ４，Ｔｐｐ７，Ｔｐｍ４，Ｔｐｍ７に振り分け
ている。また、第１パターンにおけるプリチャージ期間Ｔｐｐ１，Ｔｐｐ２，Ｔｐｍ１，
Ｔｐｍ２に振り分けている。その結果、階調表示期間、ポストプリチャージ期間、および
プリチャージ期間として必要な期間を確保することができる。本実施形態では、正極性に
おける第１パターンの階調表示期間Ｔｐｐ３と第２パターンの階調表示期間Ｔｐｐ６とは
等しい期間を確保している。また、正極性における第１パターンのポストプリチャージ期
間Ｔｐｐ４と第２パターンのポストプリチャージ期間Ｔｐｐ７とは等しい期間を確保して
いる。同様に、負極性における第１パターンの階調表示期間Ｔｐｍ３と第２パターンの階
調表示期間Ｔｐｍ６とは等しい期間を確保している。また、負極性における第１パターン
のポストプリチャージ期間Ｔｐｍ４と第２パターンのポストプリチャージ期間Ｔｐｍ７と
は等しい期間を確保している。さらに、正極性における第１パターンのプリチャージ期間
Ｔｐｐ１，Ｔｐｐ２として必要な期間を確保している。また、負極性における第１パター
ンのプリチャージ期間Ｔｐｍ１，Ｔｐｍ２として必要な期間を確保している。
その結果、電気光学装置１の高解像度化が図られ、データ線１４および走査線１２の本
数が増大した場合であっても、確実にプリチャージ電圧および画像信号をデータ線１４に
書き込むことが可能となる。
【００５３】
プリチャージ期間の制御は、制御回路４０からデータ線駆動回路３０への制御信号およ
びプリチャージデータの出力により実現される。データ線駆動回路３０には、ラッチ回路
が含まれており、所定のタイミングで制御回路４０からデータ線駆動回路３０へプリチャ
ージデータを出力し、かつ、ラッチ信号を出力することにより、プリチャージ期間を所望
の期間に制御することができる。
【００５４】
次に、図６を参照しつつ、本実施形態における制御の一例について説明する。図６に駆
動用集積回路２００のタイミングチャートを示す。なお、図６に示す例は、第１行目およ
び第３行目の走査線１２に対応する水平走査期間において２段プリチャージ駆動を行う第
１パターンを選択する。また、第２行目の走査線１２に対応する水平走査期間においてプ
リチャージ間引き駆動を行う第２パターンを選択する。
【００５５】
制御回路４０に外部のホストＣＰＵ装置から水平同期信号Ｈｓが入力されると、制御回
路４０は水平同期信号Ｈｓに同期させて走査線駆動回路２２を駆動する。走査線駆動回路
２２は、１フレーム（１Ｆ）周期のＹ転送開始パルスＤＹに対応する信号を、Ｙクロック
信号ＣＬＹに従って順次シフトして走査信号Ｇ［１］、Ｇ［２］、…Ｇ［ｎ］を生成する
。走査信号Ｇ［１］、Ｇ［２］、…Ｇ［ｎ］は各水平走査期間Ｈにおいて順次アクティブ
となる。データ線駆動回路３０は、水平走査周期のＸ転送開始パルスＤＸ（図示せず）と
Ｘクロック信号ＣＬＸ（図示せず）に基づいて、サンプリングパルスＳＰ１、ＳＰ２、…
ＳＰｚ（図示せず）を生成する。
【００５６】
データ線駆動回路３０は、プリチャージ信号に基づいて、プリチャージ電圧を出力する
。また、データ線駆動回路３０は、画像信号ＶＩＤ１〜ＶＩＤｊ（図示せず）をサンプリ
ングパルスＳＰ１、ＳＰ２、…ＳＰｚ（図示せず）を用いてサンプリングして画像信号Ｄ
[１]〜Ｄ[j]を生成する。画像信号Ｄ[１]〜Ｄ[j]は、データ電圧に設定される。
制御回路４０は、水平同期信号Ｈｓに同期させて選択信号Ｓ１〜Ｓ４をデータ線駆動回
路３０と各デマルチプレクサー５７［ｊ］（ｊ＝１〜Ｊ）の４個のスイッチ５８［１］〜
５８［４］に出力する。データ線駆動回路３０は、出力端子ｄ１〜ｄjからＶＩＤ信号線
１５に、プリチャージ電圧および画像信号Ｄ[１]〜Ｄ[j]を出力する。各デマルチプレク
サー５７［ｊ］（ｊ＝１〜Ｊ）の４個のスイッチ５８［１］〜５８［４］は、選択信号Ｓ
１〜Ｓ４に基づいてＯＮ／ＯＦＦされる。
【００５７】
本実施形態では、制御回路４０が、一定の水平同期信号Ｈｓに基づいて、２つの水平走
査期間Ｈを１セットにした二水平走査期間２Ｈで駆動制御が行い、水平走査期間Ｈを短縮
する。
まず、制御回路４０は、２段プリチャージ駆動を含む第１パターンでの駆動制御を行う
。制御回路４０は、水平同期信号Ｈｓがアクティブとなるタイミングｔ０から期間Ｔ０後
のタイミングｔ１において、走査信号Ｇ［１］をアクティブとする。また、制御回路４０
は、タイミングｔ１で、正極性における低電位第２電圧に対応する１段目のプリチャージ
信号をデータ線駆動回路３０に出力する。データ線駆動回路３０は、１段目のプリチャー
ジ信号をサンプリングパルスＳＰ１、ＳＰ２、…ＳＰｚ（図示せず）を用いてサンプリン
グして正極性における１段目のプリチャージ電圧Ｖｐｐ１を生成する。データ線駆動回路
３０は、出力端子ｄ１〜ｄjからＶＩＤ信号線１５に正極性における１段目のプリチャー
ジ電圧Ｖｐｐ１を出力する。
制御回路４０は、水平同期信号Ｈｓに同期させて、タイミングｔ２においてスイッチ５
８［１］〜５８［４］を一斉にＯＮさせる選択信号Ｓ１〜Ｓ４を出力する。その結果、期
間Ｔ１において、全てのＶＩＤ信号線１５およびデータ線１４に、正極性における１段目
のプリチャージ電圧Ｖｐｐ１が書き込まれる。
【００５８】
制御回路４０は、タイミングｔ２から期間Ｔ１後のタイミングｔ３において、スイッチ
５８［１］〜５８［４］を一斉にＯＦＦさせる選択信号Ｓ１〜Ｓ４を出力する。期間Ｔ１
が、第１パターンにおける１段目のプリチャージ電圧Ｖｐｐ１の供給期間となる。
また、制御回路４０は、タイミングｔ３において、正極性における高電位第２電圧に対
応する２段目のプリチャージ信号をデータ線駆動回路３０に出力する。
データ線駆動回路３０は、２段目のプリチャージ信号をサンプリングパルスＳＰ１、Ｓ
Ｐ２、…ＳＰｚ（図示せず）を用いてサンプリングして正極性における２段目のプリチャ
ージ電圧Ｖｐｐ２を生成する。データ線駆動回路３０は、出力端子ｄ１〜ｄjからＶＩＤ
信号線１５に正極性における２段目のプリチャージ電圧Ｖｐｐ２を出力する。
制御回路４０は、水平同期信号Ｈｓに同期させて、タイミングｔ４においてスイッチ５
８［１］〜５８［４］を一斉にＯＮさせる選択信号Ｓ１〜Ｓ４を出力する。その結果、全
てのＶＩＤ信号線１５およびデータ線１４に、正極性における２段目のプリチャージ電圧
Ｖｐｐ２が書き込まれる。
【００５９】
制御回路４０は、タイミングｔ４から期間Ｔ２後のタイミングｔ５において、スイッチ
５８［１］〜５８［４］を一斉にＯＦＦさせる選択信号Ｓ１〜Ｓ４を出力する。期間Ｔ２
が、第１パターンにおける２段目のプリチャージ電圧Ｖｐｐ１の供給期間となる。なお、
タイミングｔ１からタイミングｔ５までの期間Ｔ３が第１パターンにおける全プリチャー
ジ期間となる。
また、制御回路４０は、タイミングｔ５において、画像信号ＶＩＤ１〜ＶＩＤｊ（図示
せず）に対応する表示データ信号をデータ線駆動回路３０に出力する。
データ線駆動回路３０は、画像信号ＶＩＤ１〜ＶＩＤｊ（図示せず）をサンプリングパ
ルスＳＰ１、ＳＰ２、…ＳＰｚ（図示せず）を用いてサンプリングして画像信号Ｄ[１]〜
Ｄ[j]を生成する。画像信号Ｄ[１]〜Ｄ[j]は、データ電圧に設定される。データ線駆動回
路３０は、出力端子ｄ１〜ｄjからＶＩＤ信号線１５に画像信号Ｄ[１]〜Ｄ[j]を出力する
。
制御回路４０は、タイミングｔ６以降、水平同期信号Ｈｓに同期させて選択信号Ｓ１〜
Ｓ４をデータ線駆動回路３０と各デマルチプレクサー５７［ｊ］（ｊ＝１〜Ｊ）の４個の
スイッチ５８［１］〜５８［４］に出力する。各デマルチプレクサー５７［ｊ］（ｊ＝１
〜Ｊ）の４個のスイッチ５８［１］〜５８［４］は、選択信号Ｓ１〜Ｓ４に基づいてＯＮ
／ＯＦＦされ、プリチャージ電圧および画像信号Ｄ[１]〜Ｄ[j]がデータ線１４に各々出
力される。
ＶＩＤ信号線１５に画像信号Ｄ[１]〜Ｄ[j]が出力されるタイミングｔ５から、選択信
号Ｓ４がＯＦＦとなるタイミングｔ７までの期間Ｔ４が、第１パターンにおける階調表示
期間となる。
【００６０】
制御回路４０は、選択信号Ｓ４をＯＦＦするタイミングｔ７において、正極性における
ポストプリチャージ電圧に対応するポストプリチャージ信号をデータ線駆動回路３０に出
力する。
選択信号Ｓ４がＯＦＦとなるタイミングｔ７から、走査信号Ｇ［２］がアクティブとな
るタイミングｔ１０までの期間Ｔ５は、第１パターンにおけるポストプリチャージ期間と
なる。ポストプリチャージ期間においては、選択信号Ｓ１〜Ｓ４はＯＦＦのままとなって
いる。しかし、ポストプリチャージ電圧Ｖｐｐ３をスイッチ５８［１］〜５８［４］の手
前までの配線（ＶＩＤ信号線１５に相当）に対して、表示された階調によらず一定の電圧
をチャージできる。その結果、表示された階調によらずに、次の水平走査期間における１
段目のプリチャージ電圧Ｖｐｐ１の書込み時間を短縮できる。
【００６１】
制御回路４０は、タイミングｔ７から期間Ｔ６後のタイミングｔ９において、走査信号
Ｇ［１］を非アクティブとする。また、制御回路４０は、ポストプリチャージ期間となる
期間Ｔ５が終了するタイミングｔ１０において、走査信号Ｇ［２］をアクティブとする。
制御回路４０が走査信号Ｇ［１］をアクティブとするタイミングは、タイミングｔ０で
立ち上がる水平同期信号Ｈｓに同期している。しかし、制御回路４０が走査信号Ｇ［２］
をアクティブとするタイミングは、タイミングｔ８で立ち上がる水平同期信号Ｈｓには同
期していない。これは、本実施形態においては、タイミングｔ０からの二水平走査期間（
２Ｈ）を１セットにして制御を行っているためである。
なお、走査信号Ｇ［１］がアクティブとなるタイミングｔ１から、走査信号Ｇ［２］が
アクティブとなるタイミングｔ１０までの期間Ｔ７が、第１行目の走査線１２に対応する
一水平走査期間（１Ｈ）となる。また、本実施形態においては、第１行目の走査線１２に
対応する一水平走査期間が、２段プリチャージ駆動を行う第１パターンとなっている。
【００６２】
次に、制御回路４０は、プリチャージ間引き駆動を含む第２パターンでの駆動制御を行
う。制御回路４０は、走査信号Ｇ［２］をアクティブとするタイミングｔ１０で、正極性
における高電位第２電圧に対応する２段目のプリチャージ信号をデータ線駆動回路３０に
出力する。データ線駆動回路３０は、２段目のプリチャージ信号をサンプリングパルスＳ
Ｐ１、ＳＰ２、…ＳＰｚ（図示せず）を用いてサンプリングして正極性における２段目の
プリチャージ電圧Ｖｐｐ２を生成する。データ線駆動回路３０は、出力端子ｄ１〜ｄjか
らＶＩＤ信号線１５に正極性における２段目のプリチャージ電圧Ｖｐｐ２を出力する。
制御回路４０は、走査信号Ｇ［２］をアクティブとするタイミングｔ１０から期間Ｔ８
後のタイミングｔ１１において、スイッチ５８［１］〜５８［４］を一斉にＯＮさせる選
択信号Ｓ１〜Ｓ４を出力する。その結果、全てのＶＩＤ信号線１５およびデータ線１４に
、正極性における２段目のプリチャージ電圧Ｖｐｐ２が書き込まれる。
【００６３】
制御回路４０は、タイミングｔ１１から期間Ｔ９後のタイミングｔ１２において、スイ
ッチ５８［１］〜５８［４］を一斉にＯＦＦさせる選択信号Ｓ１〜Ｓ４を出力する。期間
Ｔ９が、第２パターンにおける２段目のプリチャージ電圧Ｖｐｐ２の供給期間となる。期
間Ｔ９は、第１パターンにおける２段目のプリチャージ電圧Ｖｐｐ２の供給期間である期
間Ｔ２よりも短い期間となっている。なお、タイミングｔ１０からタイミングｔ１２まで
の期間Ｔ１０が第２パターンにおける全プリチャージ期間となる。
【００６４】
制御回路４０は、タイミングｔ１２において、画像信号ＶＩＤ１〜ＶＩＤｊ（図示せず
）に対応する表示データ信号をデータ線駆動回路３０に出力する。
データ線駆動回路３０は、画像信号ＶＩＤ１〜ＶＩＤｊ（図示せず）をサンプリングパ
ルスＳＰ１、ＳＰ２、…ＳＰｚ（図示せず）を用いてサンプリングして画像信号Ｄ[１]〜
Ｄ[j]を生成する。画像信号Ｄ[１]〜Ｄ[j]は、データ電圧に設定される。データ線駆動回
路３０は、出力端子ｄ１〜ｄjからＶＩＤ信号線１５に画像信号Ｄ[１]〜Ｄ[j]を出力する
。
制御回路４０は、タイミングｔ１３以降、水平同期信号Ｈｓに同期させて選択信号Ｓ１
〜Ｓ４をデータ線駆動回路３０と各デマルチプレクサー５７［ｊ］（ｊ＝１〜Ｊ）の４個
のスイッチ５８［１］〜５８［４］に出力する。各デマルチプレクサー５７［ｊ］（ｊ＝
１〜Ｊ）の４個のスイッチ５８［１］〜５８［４］は、選択信号Ｓ１〜Ｓ４に基づいてＯ
Ｎ／ＯＦＦされ、プリチャージ電圧および画像信号Ｄ[１]〜Ｄ[j]がデータ線１４に各々
出力される。
選択信号Ｓ１がＯＮとなるタイミングｔ１３から、選択信号Ｓ４がＯＦＦとなるタイミ
ングｔ１４までの期間Ｔ１１が、第２パターンにおける階調表示期間となる。
【００６５】
制御回路４０は、選択信号Ｓ４をＯＦＦするタイミングｔ１４において、正極性におけ
るポストプリチャージ電圧に対応するポストプリチャージ信号をデータ線駆動回路３０に
出力する。
データ線駆動回路３０は、ポストプリチャージ信号をサンプリングパルスＳＰ１、ＳＰ
２、…ＳＰｚ（図示せず）を用いてサンプリングして正極性におけるポストプリチャージ
電圧Ｖｐｐ３を生成する。データ線駆動回路３０は、出力端子ｄ１〜ｄjからＶＩＤ信号
線１５に正極性におけるポストプリチャージ電圧Ｖｐｐ３を出力する。
選択信号Ｓ４がＯＦＦとなるタイミングｔ１４から、走査信号Ｇ［３］がアクティブと
なるタイミングｔ１７までの期間Ｔ１２は、第２パターンにおけるポストプリチャージ期
間となる。
【００６６】
制御回路４０は、タイミングｔ１４から期間Ｔ１３後のタイミングｔ１５において、走
査信号Ｇ［２］を非アクティブとする。また、制御回路４０は、水平同期信号Ｈｓが立ち
上がるタイミングｔ１６から期間Ｔ１４後のタイミングｔ１７において、走査信号Ｇ［３
］をアクティブとする。走査信号Ｇ［２］がアクティブとなるタイミングｔ１０から、走
査信号Ｇ［３］がアクティブとなるタイミングｔ１７までの期間Ｔ１５が、第２行目の走
査線１２に対応する水平走査期間Ｈとなる。本実施形態においては、第２行目の走査線１
２に対応する水平走査期間Ｈが、プリチャージ間引き駆動を行う第２パターンとなってい
る。
【００６７】
以上のようにして、第１パターンによる水平走査期間Ｈと、第２パターンによる水平走
査期間Ｈとの２つの水平走査期間Ｈを１セットにした２水平走査期間２Ｈで駆動制御が行
われる。タイミングｔ１７以降においても、同様にして、第１パターンによる水平走査期
間Ｈと、第２パターンによる水平走査期間Ｈとの２つの水平走査期間Ｈを１セットにした
二水平走査期間２Ｈで駆動制御が行われる。
【００６８】
なお、図示は省略するが、反転極性駆動の負極性の期間においても、同様に第１パター
ンによる水平走査期間Ｈと、第２パターンによる水平走査期間Ｈとの２つの水平走査期間
Ｈを１セットにした二水平走査期間２Ｈで駆動制御が行われる。
【００６９】
図６から明らかなように、第２パターンにおける２段目のプリチャージ電圧Ｖｐｐ２の
供給期間である期間Ｔ７は、第１パターンにおける２段目のプリチャージ電圧Ｖｐｐ２の
供給期間である期間Ｔ２よりも短くなるように設定している。したがって、第２パターン
における水平走査期間Ｈである期間Ｔ１３は、水平同期信号Ｈｓが立ち上がるタイミング
ｔ８から次の水平同期信号Ｈｓが立ち上がるタイミングｔ１６までの基準となる水平走査
期間Ｈよりも短くなっている。しかし、第１パターンにおける階調表示期間である期間Ｔ
４と、第２パターンにおける階調表示期間である期間Ｔ１１とは等しくなっている。また
、第１パターンにおけるポストプリチャージ期間である期間Ｔ５と、第２パターンにおけ
るポストプリチャージ期間である期間Ｔ１２とは等しくなっている。
【００７０】
以上のように、本実施形態においては、プリチャージ間引き駆動における２段目のプリ
チャージ電圧Ｖｐｐ２の供給期間を、２段プリチャージ駆動における２段目のプリチャー
ジ電圧Ｖｐｐ２の供給期間よりも短くしている。その結果、第２パターンにおける水平走
査期間Ｈを短くすることができる。そして、二水平走査期間２Ｈを１セットとして考えた
場合には、第１パターンと第２パターンの両方において、必要な階調表示期間とポストプ
リチャージ期間を確保することができる。また、第１パターンにおいて、必要な２段プリ
チャージによる全プリチャージ期間を確保することができる。本発明によれば、駆動用集
積回路（ドライバー）の個数を増大させることなく、実質的に水平走査期間を短縮するこ
とが可能である。
【００７１】
＜変形例＞
本発明は、上述した各実施形態に限定されるものではなく、例えば、以下に述べる各種
の変形が可能である。また、各実施形態及び各変形例を適宜組み合わせてもよいことは勿
論である。
【００７２】
（１）上述した実施形態では、制御回路４０が、一定の水平同期信号Ｈｓに基づいて、第
２パターンの一水平走査期間を短くする制御を行った。しかし、本発明はこのような構成
に限定される訳ではなく、外部のホストＣＰＵ装置から供給される水平同期信号Ｈｓを、
第１パターンと第２パターンに合わせて変化させ、第２パターンの一水平走査期間を短く
する制御を行ってもよい。
【００７３】
（２）上述した実施形態では、プリチャージ間引き駆動を行う期間としてし、偶数の走査
線に対応する水平走査期間とした例について説明した。しかし、本発明はこのような構成
に限定される訳ではなく、任意の期間においてプリチャージ間引き駆動を行うようにして
もよい。
【００７４】
（３）上述した実施形態においては電気光学材料の一例として液晶を取上げたが、それら
以外の電気光学材料を用いた電気光学装置にも本発明は適用される。電気光学材料とは、
電気信号（電流信号または電圧信号）の供給によって透過率や輝度といった光学的特性が
変化する材料である。例えば、有機ＥＬ（ElectroLuminescent）、無機ＥＬや発光ポリマ
ーなどの発光素子を用いた表示パネルに対しても上記実施形態と同様に本発明が適用され
得る。また、着色された液体と当該液体に分散された白色の粒子とを含むマイクロカプセ
ルを電気光学材料として用いた電気泳動表示パネルに対しても上記実施形態と同様に本発
明が適用され得る。さらに、極性が相違する領域ごとに異なる色に塗り分けられたツイス
トボールを電気光学材料として用いたツイストボールディスプレイパネルに対しても上記
実施形態と同様に本発明が適用され得る。黒色トナーを電気光学材料として用いたトナー
ディスプレイパネル、あるいはヘリウムやネオンなどの高圧ガスを電気光学材料として用
いたプラズマディスプレイパネルなど各種の電気光学装置に対しても上記実施形態と同様
に本発明が適用され得る。
【００７５】
＜応用例＞
この発明は、各種の電子機器に利用され得る。図７ないし図９は、この発明の適用対象
となる電子機器の具体的な形態を例示するものである。
【００７６】
図７は、電気光学装置を採用した可搬型のパーソナルコンピューターの斜視図である。
パーソナルコンピューター２０００は、各種の画像を表示する電気光学装置１と、電源ス
イッチ２００１やキーボード２００２が設置された本体部２０１０とを具備する。
【００７７】
図８は、携帯電話機の斜視図である。携帯電話機３０００は、複数の操作ボタン３００
１およびスクロールボタン３００２と、各種の画像を表示する電気光学装置１とを備える
。スクロールボタン３００２を操作することによって、電気光学装置１に表示される画面
がスクロールされる。本発明はこのような携帯電話機にも適用可能である。
【００７８】
図９は、電気光学装置を採用した投射型表示装置（３板式のプロジェクター）４０００
の構成を示す模式図である。この投射型表示装置４０００は、相異なる表示色Ｒ、Ｇ、Ｂ
に各々対応する３個の電気光学装置１（１Ｒ，１Ｇ，１Ｂ）を含んでいる。照明光学系４
００１は、照明装置（光源）４００２からの出射光のうち赤色成分ｒを電気光学装置１Ｒ
に供給し、緑色成分ｇを電気光学装置１Ｇに供給し、青色成分ｂを電気光学装置１Ｂに供
給する。各電気光学装置１は、照明光学系４００１から供給される各単色光を表示画像に
応じて変調する光変調器（ライトバルブ）として機能する。投射光学系４００３は、各電
気光学装置１からの出射光を合成して投射面４００４に投射する。本発明はこのような液
晶プロジェクターにも適用可能である。
【００７９】
なお、本発明が適用される電子機器としては、図１、図７および図８に例示した機器の
ほか、携帯情報端末（ＰＤＡ：Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔ
ｓ）が挙げられる。その他にも、デジタルスチルカメラ，テレビ，ビデオカメラ，カーナ
ビゲーション装置，車載用の表示器（インパネ），電子手帳，電子ペーパー，電卓，ワー
ドプロセッサー，ワークステーション，テレビ電話，ＰＯＳ端末が挙げられる。さらに、
プリンター，スキャナー，複写機，ビデオプレーヤー，タッチパネルを備えた機器等など
が挙げられる。
【符号の説明】
【００８０】
１…電気光学装置、１０…画素部、１２…走査線、１４…データ線、１５…ＶＩＤ信号
線、２２…走査線駆動回路、３０…データ線駆動回路、４０…制御回路、５７…デマルチ
プレクサー、５８…スイッチ、６０…液晶素子、６２…画素電極、６４…コモン電極、６
６…液晶、７０…アナログ電圧生成回路、１００…電気光学パネル、２００…駆動用集積
回路、３００…フレキシブル回路基板、２０００…パーソナルコンピューター、３０００
…携帯電話機、４０００…投射型表示装置、Ｂ…配線ブロック、ＣＬＸ…Ｘクロック信号
、ＣＬＹ…Ｙクロック信号、Ｄ…画像信号、ＤＣＬＫ…ドットクロック信号、ＤＸ…Ｘ転
送開始パルス、ＤＹ…Ｙ転送開始パルス、Ｇ…走査信号、Ｈｓ…水平同期信号、ＬＣＣＯ
Ｍ…コモン電圧、ＰＩＸ…画素回路、Ｓ１〜Ｓ４…選択信号、ＳＰ１…サンプリングパル
ス、ＳＰ２…サンプリングパルス、ＳW…スイッチング素子。
【図１】
0006699298.tif 000002
【図２】
0006699298.tif 000003
【図３】
0006699298.tif 000004
【図４】
0006699298.tif 000005
【図５】
0006699298.tif 000006
【図６】
0006699298.tif 000007
【図７】
0006699298.tif 000008
【図８】
0006699298.tif 000009
【図９】
0006699298.tif 000010