(57)【特許請求の範囲】
【請求項１】
第１の入力整合回路を介してゲートに第１の入力端子が接続され、ソースが接地され、第１の出力整合回路を介してドレインに第１の出力端子が接続された第１のトランジスタと、
第２の入力整合回路を介してゲートに第２の入力端子が接続され、ソースが接地され、第２の出力整合回路を介してドレインに第２の出力端子が接続された第２のトランジスタと、
前記第１のトランジスタのドレインと前記第２のトランジスタのゲートとの間に接続された第１の容量素子と、
前記第２のトランジスタのドレインと前記第１のトランジスタのゲートとの間に接続された第２の容量素子とを備え、
前記第１の入力整合回路と前記第２の入力整合回路とは互いに同一構成の回路であり、
前記第１の入力端子に不平衡信号が入力され、前記第２の入力端子が終端され、前記第１の出力端子および前記第２の出力端子の対から平衡信号を出力する能動バラン回路。
【請求項２】
前記第１および第２の容量素子の容量値と前記第１および第２のトランジスタのゲート−ドレイン間の寄生容量の容量値とがほぼ同じである請求項１に記載の能動バラン回路。
【請求項３】
第１の入力整合回路を介してゲートに第１の入力端子が接続され、ソースが接地され、第１の出力整合回路を介してドレインに第１の出力端子が接続された第１のトランジスタと、
第２の入力整合回路を介してゲートに第２の入力端子が接続され、ソースが接地され、第２の出力整合回路を介してドレインに第２の出力端子が接続された第２のトランジスタと、
第３の入力整合回路を介してゲートに第３の入力端子が接続され、ソースが接地され、第３の出力整合回路を介してドレインに第３の出力端子が接続された第３のトランジスタと、
第４の入力整合回路を介してゲートに第４の入力端子が接続され、ソースが接地され、第４の出力整合回路を介してドレインに第４の出力端子が接続された第４のトランジスタと、
前記第１のトランジスタのドレインと前記第２のトランジスタのゲートとの間に接続された第１の容量素子と、
前記第２のトランジスタのドレインと前記第３のトランジスタのゲートとの間に接続された第２の容量素子と、
前記第３のトランジスタのドレインと前記第４のトランジスタのゲートとの間に接続された第３の容量素子と、
前記第４のトランジスタのドレインと前記第１のトランジスタのゲートとの間に接続された第４の容量素子とを備え、
前記第１の入力端子および前記第３の入力端子の対に平衡信号が入力され、前記第２の入力端子および前記第４の入力端子がいずれも終端され、前記第１ないし第４の出力端子から位相が９０°ずつずれた不平衡信号を出力する能動９０度ハイブリッド回路。
【請求項４】
前記第１ないし第４の容量素子の容量値と前記第１ないし第４のトランジスタのゲート−ドレイン間の寄生容量の容量値とがほぼ同じである請求項３に記載の能動９０度ハイブリッド回路。
【請求項５】
トーナメントツリー状に接続された複数の請求項１または請求項２に記載の能動バラン回路と、
電力結合器とを備え、
前記複数の能動バラン回路は、前段の能動バラン回路の第１の出力端子および第２の出力端子が次段の２個の能動バラン回路の第１の入力端子にそれぞれ接続されており、
ルートノードの能動バラン回路に信号が入力され、前記電力結合器がリーフノードの各能動バラン回路から出力される平衡信号の電力を結合して信号を出力する電力増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バラン回路に関し、特に、能動素子を用いた能動バラン回路および能動バラン回路を用いた電力増幅回路に関する。
【背景技術】
【０００２】
不平衡信号を平衡信号に変換するシングル−ディファレンシャル変換回路としてバラン回路が用いられる。典型的には伝送線路を用いてマーチャンドバラン、ラットレースバラン、トランスフォーマバランといったプレーナー型受動バラン回路を構成することができる。また、トランジスタのゲートに不平衡信号を入力し、ソースおよびドレインから平衡信号を出力するような能動バラン回路を構成することもできる（例えば、特許文献１を参照）。さらに、２個のトランジスタのソースを共通の定電流源に接続し、ゲート対に差動信号が入力され、ドレイン対から差動信号を出力する構成の差動増幅器において一方のトランジスタのゲート入力を基準電圧に固定することで、差動増幅器をシングル−ディファレンシャル変換を行う能動バラン回路として使用することができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１１−１８６８５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
プレーナー型受動バラン回路では伝送線路長が信号波長に依存するため、回路規模が比較的大きくなる。さらに、プレーナー型受動バラン回路は伝送線路という受動素子で構成されるため入力損が発生する。一方、トランジスタを用いる能動型バラン回路はプレーナー型受動バラン回路よりも回路規模および入力損を低減することができるものの、１個のトランジスタで構成された能動バラン回路では同相除去性能が不十分であるという問題がある。また、差動増幅器を用いる能動型バラン回路では信号増幅用のトランジスタと定電流源を構成するトランジスタが縦積みされることから電源電圧の低電圧化が困難であるといった問題がある。
【０００５】
上記問題に鑑み、本発明は、同相除去性能に優れ低電圧化が可能な能動バラン回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一局面に従った能動バラン回路は、第１の入力整合回路を介してゲートに第１の入力端子が接続され、ソースが接地され、第１の出力整合回路を介してドレインに第１の出力端子が接続された第１のトランジスタと、第２の入力整合回路を介してゲートに第２の入力端子が接続され、ソースが接地され、第２の出力整合回路を介してドレインに第２の出力端子が接続された第２のトランジスタと、第１のトランジスタのドレインと第２のトランジスタのゲートとの間に接続された第１の容量素子と、第２のトランジスタのドレインと第１のトランジスタのゲートとの間に接続された第２の容量素子とを備え、第１の入力整合回路と第２の入力整合回路とは互いに同一構成の回路であり、第１の入力端子に不平衡信号が入力され、第２の入力端子が終端され、第１の出力端子および第２の出力端子の対から平衡信号を出力するものである。
【０００７】
これによると、第１の容量素子および第２の容量素子が、それぞれ、第１および第２の入力端子間の差動成分に対して第１のトランジスタおよび第２のトランジスタの各ゲート−ドレイン間の寄生容量を打ち消すように働くことで差動成分は増幅され、同相成分に対して各寄生容量を強めるように働くことで同相成分は減衰するため、当該能動バラン回路は優れた同相除去性能を達成することができる。また、トランジスタを縦積みしないで能動バラン回路が構成できるため、電源電圧の低電圧化が可能になる。
【０００８】
上記能動バラン回路において、第１および第２の容量素子の容量値と第１および第２のトランジスタのゲート−ドレイン間の寄生容量の容量値とがほぼ同じであることが好ましい。
【０００９】
これによると、同相除去性能をより一層向上させることができる。
【００１０】
また、本発明の別の局面に従った能動９０度ハイブリッド回路は、第１の入力整合回路を介してゲートに第１の入力端子が接続され、ソースが接地され、第１の出力整合回路を介してドレインに第１の出力端子が接続された第１のトランジスタと、第２の入力整合回路を介してゲートに第２の入力端子が接続され、ソースが接地され、第２の出力整合回路を介してドレインに第２の出力端子が接続された第２のトランジスタと、第３の入力整合回路を介してゲートに第３の入力端子が接続され、ソースが接地され、第３の出力整合回路を介してドレインに第３の出力端子が接続された第３のトランジスタと、第４の入力整合回路を介してゲートに第４の入力端子が接続され、ソースが接地され、第４の出力整合回路を介してドレインに第４の出力端子が接続された第４のトランジスタと、第１のトランジスタのドレインと第２のトランジスタのゲートとの間に接続された第１の容量素子と、第２のトランジスタのドレインと第３のトランジスタのゲートとの間に接続された第２の容量素子と、第３のトランジスタのドレインと第４のトランジスタのゲートとの間に接続された第３の容量素子と、第４のトランジスタのドレインと第１のトランジスタのゲートとの間に接続された第４の容量素子とを備え、第１の入力端子および第３の入力端子の対に平衡信号が入力され、第２の入力端子および第４の入力端子がいずれも終端され、第１ないし第４の出力端子から位相が９０°ずつずれた不平衡信号を出力するものである。
【００１１】
これによると、上記の能動バラン回路の出力を多相化することができる。
【００１２】
なお、上記と同様に、第１ないし第４の容量素子の容量値と第１ないし第４のトランジスタのゲート−ドレイン間の寄生容量の容量値とがほぼ同じであることが好ましい。
【００１３】
また、本発明の別の局面に従った電力増幅回路は、トーナメントツリー状に接続された複数の上記能動バラン回路と、電力結合器とを備え、複数の能動バラン回路は、前段の能動バラン回路の第１の出力端子および第２の出力端子が次段の２個の能動バラン回路の第１の入力端子にそれぞれ接続されており、ルートノードの能動バラン回路に信号が入力され、電力結合器がリーフノードの各能動バラン回路から出力される平衡信号の電力を結合して信号を出力するものである。
【００１４】
これによると、上記の能動バラン回路を用いることで、同相除去性能に優れ低電圧化が可能な電力増幅回路を実現することができる。
【発明の効果】
【００１５】
本発明によると、能動バラン回路の同相除去性能を向上し、電源電圧の低電圧化も可能となる。
【図面の簡単な説明】
【００１６】
【図１】第１の実施形態に係る能動バラン回路の回路図
【図２】能動バラン回路の半回路の回路図
【図３Ａ】差動信号入力時の能動バラン回路の半回路の等価回路図
【図３Ｂ】同相信号入力時の能動バラン回路の半回路の等価回路図
【図４】差動信号入力および同相信号入力に対する能動バラン回路の周波数応答特性を示すグラフ
【図５】第２の実施形態に係る電力増幅回路の回路図
【図６】第３の実施形態に係る能動９０度ハイブリッド回路の回路図
【図７】図６の能動９０度ハイブリッド回路の４相出力の各位相を示すグラフ
【発明を実施するための形態】
【００１７】
以下、適宜図面を参照しながら、実施の形態を詳細に説明する。ただし、必要以上に詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。
【００１８】
なお、発明者は、当業者が本発明を十分に理解するために添付図面および以下の説明を提供するのであって、これらによって特許請求の範囲に記載の主題を限定することを意図するものではない。また、図面に描かれた各部材の寸法、厚み、細部の詳細形状などは実際のものとは異なることがある。
【００１９】
（第１の実施形態）
図１は、第１の実施形態に係る能動バラン回路の回路図である。本実施形態に係る能動バラン回路１０Ａは、交差接続された２個の電界効果トランジスタ（以下、単にトランジスタという）１１ａ，１１ｂを備えている。具体的には、トランジスタ１１ａは、入力整合回路１２ａを介してゲートに入力端子１０１ａが接続され、ソースが接地され、出力整合回路１３ａを介してドレインに出力端子１０２ａが接続されている。トランジスタ１１ｂは、入力整合回路１２ｂを介してゲートに入力端子１０１ｂが接続され、ソースが接地され、出力整合回路１３ｂを介してドレインに出力端子１０２ｂが接続されている。トランジスタ１１ａのドレインとトランジスタ１１ｂのゲートとは容量素子１４ａを介して互いに接続されている。トランジスタ１１ｂのドレインとトランジスタ１１ａのゲートとは容量素子１４ｂを介して互いに接続されている。入力端子１０１ｂは終端抵抗１００が接続されて終端されており、入力端子１０１ａに不平衡信号ｉｎｐｕｔが入力され、出力端子１０２ａ，１０２ｂの対から平衡信号ｏｕｔｐｕｔが出力される。
【００２０】
入力整合回路１２ａは、容量素子１２１ａと伝送線路１２２ａとで構成することができる。容量素子１２１ａは、入力端子１０１ａとトランジスタ１１ａのゲートとの間に接続されている。伝送線路１２２ａは長さに比例するインダクタンスを有し、その一端はトランジスタ１１ａのゲートに接続され、他端は電源電圧に接続されている。
【００２１】
出力整合回路１３ａは、伝送線路１３１ａで構成することができる。伝送線路１３１ａは長さに比例するインダクタンスを有し、その一端はトランジスタ１１ａのドレインに接続され、他端は電源電圧に接続されている。
【００２２】
入力整合回路１２ｂは、容量素子１２１ｂと伝送線路１２２ｂとで構成することができる。容量素子１２１ｂは、入力端子１０１ｂとトランジスタ１１ｂのゲートとの間に接続されている。伝送線路１２２ｂは長さに比例するインダクタンスを有し、その一端はトランジスタ１１ｂのゲートに接続され、他端は電源電圧に接続されている。
【００２３】
出力整合回路１３ｂは、伝送線路１３１ｂで構成することができる。伝送線路１３１ｂは長さに比例するインダクタンスを有し、その一端はトランジスタ１１ｂのドレインに接続され、他端は電源電圧に接続されている。
【００２４】
上記構成の能動バラン回路１０Ａにおける各素子の物性値は次の通りである。まず、容量素子１４ａの容量値とトランジスタ１１ａのゲート−ドレイン間の寄生容量１５ａの容量値とはほぼ同じ、好ましくは等しくする。また、容量素子１４ｂの容量値とトランジスタ１１ｂのゲート−ドレイン間の寄生容量１５ｂの容量値とはほぼ同じ、好ましくは等しくする。
【００２５】
その他の要素の物性値は次のようにして決定することができる。図２は、トランジスタ１１ａを含む能動バラン回路１０Ａの半回路の回路図である。図２に示したように、伝送線路１２２ａのインダクタンスをＬ１、伝送線路１３１ａのインダクタンスをＬ２、容量素子１２ａの容量値をＣ１、入力端子１０１ａのインピーダンス（入力整合回路１２ａの入力インピーダンス）をＲＳ、出力端子１０２ａのインピーダンス（出力整合回路１３ａの出力インピーダンス）をＲＬ、トランジスタ１１ａの入力インピーダンスをＺｉｎ、トランジスタ１１ａの出力インピーダンスをＺｏｕｔ、トランジスタ１１ａから見た入力側のインピーダンス（入力整合回路１２ａの出力インピーダンス）をＺＳ、トランジスタ１１ａから見た出力側のインピーダンス（出力整合回路１３ａの入力インピーダンス）をＺＬとする。
【００２６】
ここで、能動バラン回路１０Ａが出力側からの反射波のないユニラテラルであるとすると、トランジスタ１１ａは同時共役整合の条件を満たす。すなわち、ＺＳ＊＝ＺｉｎかつＺＬ＊＝Ｚｏｕｔが成り立つ。ただし、ＺＳ＊，ＺＬ＊は、それぞれ、ＺＳ，ＺＬの複素共役である。Ｃ１，Ｌ１，Ｌ２は、ある角周波数ωにおいて次式（１）（２）を満たすように決定することができる。
【００２７】
【数１】
0006669351.tif 000002
【００２８】
【数２】
0006669351.tif 000003
【００２９】
なお、回路の対称性から、トランジスタ１１ｂを含む能動バラン回路１０Ａの半回路に含まれる各素子の物性値も上記と同様に決定することができる。すなわち、２個の半回路間で対応関係にある要素（例えば、容量素子１２１ａと容量素子１２１ｂ）の物性値は同じである。
【００３０】
次に、能動バラン回路１０Ａの動作原理について説明する。図３Ａは、差動信号入力時の能動バラン回路１０Ａの半回路の等価回路図である。入力端子１０１ａ，１０１ｂの対に差動信号を入力すると、容量素子１４ａがトランジスタ１１ａの寄生容量１５ａを打ち消してトランジスタ１１ａのゲート−ドレイン間の寄生容量１５ａが見えなくなる。これにより、トランジスタ１１ａのゲートからドレインへの信号漏洩が抑制され、トランジスタ１１ａのゲートに入力された信号は増幅されてドレインに増幅信号が出力される。
【００３１】
一方、図３Ｂは、同相信号入力時の能動バラン回路１０Ａの半回路の等価回路図である。入力端子１０１ａ，１０１ｂの対に同相信号を入力すると、容量素子１４ａとトランジスタ１１ａの寄生容量１５ａとが強め合ってトランジスタ１１ａのゲート−ドレイン間に寄生容量１５ａの約２倍の容量値（２Ｃｇｄ）容量素子が付加されたように見える。これにより、トランジスタ１１ａのゲートからドレインへ信号が漏洩してトランジスタ１１ａは増幅器として機能しなくなる。なお、同様のことがトランジスタ１１ｂについても言える。
【００３２】
図４は、差動信号入力および同相信号入力に対する能動バラン回路１０Ａの周波数応答特性を示すグラフである。なお、能動バラン回路１０Ａは９７ＧＨｚ帯用に設計されているものとする。このグラフからわかるように、所望の周波数（９７ＧＨｚ帯）で同相除去比が２０ｄＢを超えている。このように差動信号を増幅し、同相信号を除去する働きはバランそのものであり、能動バラン回路１０Ａは、不平衡信号を増幅して平衡信号を出力する能動型のバラン回路として動作することができる。
【００３３】
以上のように、本実施形態に係る能動バラン回路１０Ａは、ユニラテラル性および同相除去性能に優れている。また、本実施形態に係る能動バラン回路１０Ａは、トランジスタを縦積みしない回路構成であるため電源電圧の低電圧化が可能となる。
【００３４】
なお、トランジスタ１１ａ，１１ｂにバイポーラトランジスタを用いることも可能である。
【００３５】
（第２の実施形態）
図５は、第２の実施形態に係る電力増幅回路の回路図である。本実施形態に係る電力増幅回路２０は、第１の実施形態に係る能動バラン回路１０Ａをトーナメントツリー状に複数個接続して構成することができる。より詳細には、前段の能動バラン回路１０Ａの出力端子１０２ａ，１０２ｂ（図１を参照）が次段の２個の能動バラン回路１０Ａの入力端子１０１ａ（図１を参照）にそれぞれ接続されている。
【００３６】
ルートノードの能動バラン回路１０Ａの入力端子１０１ａに不平衡信号ｉｎｐｕｔが入力される。なお、図略の整合回路を介してルートノードの能動バラン回路１０Ａの入力端子１０１ａに不平衡信号ｉｎｐｕｔを入力するようにしてもよい。例えば、図略のバラン回路を用いて不平衡信号ｉｎｐｕｔを平衡信号に変換し、ルートノードの能動バラン回路１０Ａの入力端子１０１ａ，１０１ｂに当該バラン回路から出力される平衡信号を接続するようにしてもよい。その場合、ルートノードの能動バラン回路１０Ａの入力端子１０１ｂは終端しなくてよい。
【００３７】
リーフノードの各能動バラン回路１０Ａの出力端子１０２ａ，１０２ｂは電力結合器２２に接続されている。電力結合器２２は、リーフノードの各能動バラン回路１０Ａから出力される平衡信号を受け、それら平衡信号の電力を結合して不平衡信号ｏｕｔｐｕｔを出力する。
【００３８】
以上のように、本実施形態に係る電力増幅回路２０によると、ルートノードの能動バラン回路１０Ａに入力された不平衡信号ｉｎｐｕｔがトーナメントツリーの各段で増幅されて、電力結合器２２から大電力の不平衡信号ｏｕｔｐｕｔを出力することができる。特に、本実施形態に係る電力増幅回路２０は、トーナメントツリーの各段に能動バラン回路１０Ａを用いているため、ユニラテラル性および同相除去性能に優れ、さらに、電源電圧の低電圧化も可能である。
【００３９】
なお、ルートノードの能動バラン回路１０Ａの入力端子１０２ｂを終端せずにルートノードの能動バラン回路１０Ａの入力端子１０１ａ，１０１ｂに平衡信号を入力してもよい。また、電力結合器２２に出力端子を追加して平衡信号を出力するようにしてもよい。
【００４０】
（第３の実施形態）
図６は、第３の実施形態に係る能動９０度ハイブリッド回路の回路図である。本実施形態に係る能動９０度ハイブリッド回路１０Ｂは、第１の実施形態に係る能動バラン回路１０Ａの出力を多相化したものである。以下、第１の実施形態と同様の点については説明を省略し、異なる点についてのみ説明する。
【００４１】
能動９０度ハイブリッド回路１０Ｂは、４個のトランジスタ１１ａ，１１ｂ，１１ｃ，１１ｄを備えている。具体的には、トランジスタ１１ａ，１１ｂ，１１ｃ，１１ｄは、それぞれ、入力整合回路１２ａ，１２ｂ，１２ｃ，１２ｄを介してゲートに入力端子１０１ａ，１０１ｂ，１０１ｃ，１０１ｄが接続され、ソースが接地され、出力整合回路１３ａ，１３ｂ，１３ｃ，１３ｄを介してドレインに出力端子１０２ａ，１０２ｂ，１０２ｃ，１０２ｄが接続されている。トランジスタ１１ａのドレインとトランジスタ１１ｄのゲートとは容量素子１４ａを介して互いに接続されている。トランジスタ１１ｂのドレインとトランジスタ１１ａのゲートとは容量素子１４ｂを介して互いに接続されている。トランジスタ１１ｃのドレインとトランジスタ１１ｂのゲートとは容量素子１４ｃを介して互いに接続されている。トランジスタ１１ｄのドレインとトランジスタ１１ｃのゲートとは容量素子１４ｄを介して互いに接続されている。入力端子１０１ｂ，１０１ｄはそれぞれ終端抵抗１００が接続されて終端されており、入力端子１０１ａ，１０１ｃの対に平衡信号ｉｎｐｕｔが入力され、出力端子１０２ａ，１０２ｂ，１０２ｃ，１０２ｄからそれぞれ不平衡信号ｏｕｔｐｕｔ１，ｏｕｔｐｕｔ２，ｏｕｔｐｕｔ３，ｏｕｔｐｕｔ４が出力される。
【００４２】
入力整合回路１２ａ，１２ｂ，１２ｃ，１２ｄは、それぞれ、容量素子１２１ａ，１２１ｂ，１２１ｃ，１２１ｄと伝送線路１２２ａ，１２２ｂ，１２２ｃ，１２２ｄとで構成することができる。容量素子１２１ａ，１２１ｂ，１２１ｃ，１２１ｄは、それぞれ、入力端子１０１ａ，１０１ｂ，１０１ｃ，１０１ｄとトランジスタ１１ａ，１１ｂ，１１ｃ，１１ｄのゲートとの間に接続されている。伝送線路１２２ａ，１２２ｂ，１２２ｃ，１２２ｄは、それぞれ、長さに比例するインダクタンスを有し、その一端はトランジスタ１１ａ，１１ｂ，１１ｃ，１１ｄのゲートに接続され、他端は電源電圧に接続されている。
【００４３】
出力整合回路１３ａ，１３ｂ，１３ｃ，１３ｄは、それぞれ、伝送線路１３１ａ，１３１ｂ，１３１ｃ，１３１ｄで構成することができる。伝送線路１３１ａ，１３１ｂ，１３１ｃ，１３１ｄは、それぞれ、長さに比例するインダクタンスを有し、その一端はトランジスタ１１ａ，１１ｂ，１１ｃ，１１ｄのドレインに接続され、他端は電源電圧に接続されている。
【００４４】
上記構成の能動９０度ハイブリッド回路１０Ｂにおける各素子の物性値は第１の実施形態で説明した通りに決定することができる。
【００４５】
図７は、能動９０度ハイブリッド回路１０Ｂの４相出力の各位相を示すグラフである。このグラフからわかるように、能動９０度ハイブリッド回路１０Ｂは、比較的広い帯域に亘って位相が９０°ずつずれた４相信号を出力することができる。すなわち、能動９０度ハイブリッド回路１０Ｂは、平衡信号を増幅して４相信号を出力する能動型の９０度ハイブリッド回路として動作することができる。
【００４６】
なお、トランジスタ１１ａ，１１ｂ，１１ｃ，１１ｄにバイポーラトランジスタを用いることも可能である。
【００４７】
以上のように、本発明における技術の例示として、実施の形態を説明した。そのために、添付図面および詳細な説明を提供した。
【００４８】
したがって、添付図面および詳細な説明に記載された構成要素の中には、課題解決のために必須な構成要素だけでなく、上記技術を例示するために、課題解決のためには必須でない構成要素も含まれ得る。そのため、それらの必須ではない構成要素が添付図面や詳細な説明に記載されていることをもって、直ちに、それらの必須ではない構成要素が必須であるとの認定をするべきではない。
【００４９】
また、上述の実施の形態は、本発明における技術を例示するためのものであるから、特許請求の範囲またはその均等の範囲において種々の変更、置き換え、付加、省略などを行うことができる。
【符号の説明】
【００５０】
１０Ａ  能動バラン回路
１０Ｂ  能動９０度ハイブリッド回路
１１ａ，１１ｂ，１１ｃ，１１ｄ  トランジスタ（第１、第２、第３、第４のトランジスタ）
１２ａ，１２ｂ，１２ｃ，１２ｄ  入力整合回路（第１、第２、第３、第４の入力整合回路）
１３ａ，１３ｂ，１３ｃ，１３ｄ  出力整合回路（第１、第２、第３、第４の出力整合回路）
１４ａ，１４ｂ，１４ｃ，１４ｄ  容量素子（第１、第２、第３、第４の容量素子）
１０１ａ，１０１ｂ，１０１ｃ，１０１ｄ  入力端子（第１、第２、第３、第４の入力端子）
１０２ａ，１０２ｂ，１０２ｃ，１０２ｄ  出力端子（第１、第２、第３、第４の出力端子）
２０    電力増幅回路
２２    電力結合器
【図１】
0006669351.tif 000004
【図２】
0006669351.tif 000005
【図３Ａ】
0006669351.tif 000006
【図３Ｂ】
0006669351.tif 000007
【図４】
0006669351.tif 000008
【図５】
0006669351.tif 000009
【図６】
0006669351.tif 000010
【図７】
0006669351.tif 000011