(57)【特許請求の範囲】
【請求項１】
基板上に下部電極を形成する工程と、
前記下部電極の上面に選択的に金もしくは銅を含有する金属からなる第１金属層を形成する工程と、
前記第１金属層を形成する工程の後、前記下部電極および前記第１金属層に３００℃以上４００℃以下の条件により熱処理を行う工程と、
前記熱処理を行う工程の後、少なくとも前記下部電極の前記第１金属層の設けられていない領域の上に誘電体層を形成する工程と、
前記誘電体層の上であって、前記下部電極の前記第１金属層の設けられていない領域と重なる位置に上部電極を形成する工程と、を具備し、
前記下部電極は、金層とその上に設けられた高融点金属からなる第２金属層を含み構成されるキャパシタの製造方法。
【請求項２】
前記上部電極は、前記第１金属層の端部から１００μｍ以内の領域にのみ形成される請求項１に記載のキャパシタの製造方法。
【請求項３】
前記第１金属層は、前記下部電極の表面を１０％以上３０％以下で被覆する請求項１に記載のキャパシタの製造方法。
【請求項４】
前記上部電極を形成する工程において、前記誘電体層の上であって前記第１金属層に覆われない前記下部電極上だけに前記上部電極を形成する請求項１に記載のキャパシタの製造方法。
【請求項５】
前記第２金属層はチタン、タングステン、タンタルあるいはこれらの合金により構成される請求項１に記載のキャパシタの製造方法。
【請求項６】
複数の前記第１金属層が所定の間隔を開けて形成される請求項１に記載のキャパシタの製造方法。
【請求項７】
前記所定の間隔は２００μｍ以下である請求項６に記載のキャパシタの製造方法。
【請求項８】
短冊形状の前記第１金属層が、前記短冊形状の短手方向に所定の間隔を開けて複数形成される請求項１から７のいずれか一項に記載のキャパシタの製造方法。
【請求項９】
前記第１金属層は前記下部電極より厚い請求項１から８のいずれか一項に記載のキャパシタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本件はキャパシタの製造方法に関する。
【背景技術】
【０００２】
下部電極、誘電体層および上部電極を積層したＭＩＭ（Metal Insulator Metal）型キャパシタは、半導体集積回路などに用いられている。キャパシタの製造においては、下部電極の上に誘電体層を形成し、誘電体層の上に上部電極を形成する。下部電極および上部電極を形成する際、内部応力および電気抵抗の低減のために熱処理を行うことがある（例えば特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平８−２９３５８１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、熱処理によって下部電極の表面に凹状の欠陥（ボイド）が発生する。ボイドの生じた下部電極の表面に誘電体層を形成すると、ボイド上において誘電体層が薄膜化し、またボイド付近で電極間の電界強度が局所的に高くなる。このため、キャパシタの絶縁破壊電圧が低下し、キャパシタの信頼性が低下する。
【０００５】
本願発明は、上記課題に鑑み、ボイドの発生を抑制することが可能なキャパシタの製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一形態は、基板上に下部電極を形成する工程と、前記下部電極の上面に選択的に金もしくは銅を含有する金属からなる第１金属層を形成する工程と、前記第１金属層を形成する工程の後、前記下部電極および前記第１金属層に３００℃以上４００℃以下の条件により熱処理を行う工程と、前記熱処理を行う工程の後、少なくとも前記下部電極の前記第１金属層の設けられていない領域の上に誘電体層を形成する工程と、前記誘電体層の上であって、前記下部電極の前記第１金属層の設けられていない領域と重なる位置に上部電極を形成する工程と、を具備し、前記下部電極は、金層とその上に設けられた高融点金属からなる第２金属層を含み構成されるキャパシタの製造方法である。
【発明の効果】
【０００７】
上記発明によれば、ボイドの発生を抑制することが可能なキャパシタの製造方法を提供することが可能となる。
【図面の簡単な説明】
【０００８】
【図１Ａ】図１Ａは下部電極および金属層を例示する平面図である。
【図１Ｂ】図１Ｂは図１Ａの線Ａ−Ａに沿った断面図である。
【図２Ａ】図２Ａは実施例１に係るキャパシタを例示する平面図である。
【図２Ｂ】図２Ｂは図２Ａの線Ｂ−Ｂに沿った断面図である。
【図２Ｃ】図２Ｃは図２Ａの線Ｃ−Ｃに沿った断面図である。
【図２Ｄ】図２Ｄは図２Ａの線Ｄ−Ｄに沿った断面図である。
【図３Ａ】図３Ａは実施例１に係るキャパシタの製造方法を示す平面図である。
【図３Ｂ】図３Ｂは図３Ａの線Ｂ−Ｂに沿った断面図である。
【図３Ｃ】図３Ｃは図３Ａの線Ｃ−Ｃに沿った断面図である。
【図３Ｄ】図３Ｄは図３Ａの線Ｄ−Ｄに沿った断面図である。
【図４Ａ】図４Ａは実施例１に係るキャパシタの製造方法を示す平面図である。
【図４Ｂ】図４Ｂは図４Ａの線Ｂ−Ｂに沿った断面図である。
【図４Ｃ】図４Ｃは図４Ａの線Ｃ−Ｃに沿った断面図である。
【図４Ｄ】図４Ｄは図４Ａの線Ｄ−Ｄに沿った断面図である。
【図５Ａ】図５Ａは実施例１に係るキャパシタの製造方法を示す平面図である。
【図５Ｂ】図５Ｂは図５Ａの線Ｂ−Ｂに沿った断面図である。
【図５Ｃ】図５Ｃは図５Ａの線Ｃ−Ｃに沿った断面図である。
【図５Ｄ】図５Ｄは図５Ａの線Ｄ−Ｄに沿った断面図である。
【図６Ａ】図６Ａは比較例に係るキャパシタの製造方法を例示する断面図である。
【図６Ｂ】図６Ｂは比較例に係るキャパシタの製造方法を例示する断面図である。
【図６Ｃ】図６Ｃは比較例に係るキャパシタの製造方法を例示する断面図である。
【図７Ａ】図７Ａは実施例２に係るキャパシタを例示する平面図である。
【図７Ｂ】図７Ｂは図７Ａの線Ｅ−Ｅに沿った断面図である。
【図７Ｃ】図７Ｃは図７Ａの線Ｆ−Ｆに沿った断面図である。
【図７Ｄ】図７Ｄは図７Ａの線Ｇ−Ｇに沿った断面図である。
【図８Ａ】図８Ａは実施例３に係るキャパシタを例示する平面図である。
【図８Ｂ】図８Ｂは図８Ａの線Ｈ−Ｈに沿った断面図である。
【図８Ｃ】図８Ｃは図８Ａの線Ｉ−Ｉに沿った断面図である。
【図８Ｄ】図８Ｄは図８Ａの線Ｊ−Ｊに沿った断面図である。
【図９Ａ】図９Ａは実施例４に係るキャパシタを例示する平面図である。
【図９Ｂ】図９Ｂは図９Ａの線Ｋ−Ｋに沿った断面図である。
【図９Ｃ】図９Ｃは図９Ａの線Ｌ−Ｌに沿った断面図である。
【図９Ｄ】図９Ｄは図９Ａの線Ｍ−Ｍに沿った断面図である。
【図１０Ａ】図１０Ａは実施例５に係るキャパシタを例示する平面図である。
【図１０Ｂ】図１０Ｂは図１０Ａの線Ｎ−Ｎに沿った断面図である。
【図１１Ａ】図１１Ａは実施例６に係るキャパシタを例示する平面図である。
【図１１Ｂ】図１１Ｂは図１１Ａの線Ｏ−Ｏに沿った断面図である。
【図１２Ａ】図１２Ａは実施例７に係るキャパシタを例示する平面図である。
【図１２Ｂ】図１２Ｂは図１２Ａの線Ｐ−Ｐに沿った断面図である。
【図１２Ｃ】図１２Ｃは図１２Ａの線Ｑ−Ｑに沿った断面図である。
【図１２Ｄ】図１２Ｄは図１２Ａの線Ｒ−Ｒに沿った断面図である。
【図１３】図１３は実施例８に係るキャパシタを例示する平面図である。
【図１４】図１４は実施例９に係るキャパシタを例示する平面図である。
【図１５】図１５は実施例１０に係るキャパシタを例示する平面図である。
【図１６】図１６は実施例１１に係るキャパシタを例示する平面図である。
【図１７】図１７は実施例１２に係るキャパシタを例示する平面図である。
【図１８】図１８は実施例１３に係るキャパシタを例示する平面図である。
【発明を実施するための形態】
【０００９】
本発明の一形態は、（１）基板上に下部電極を形成する工程と、前記下部電極の上面に選択的に金もしくは銅を含有する金属からなる第１金属層を形成する工程と、前記第１金属層を形成する工程の後、前記下部電極および前記第１金属層に３００℃以上４００℃以下の条件により熱処理を行う工程と、前記熱処理を行う工程の後、少なくとも前記下部電極の前記第１金属層の設けられていない領域の上に誘電体層を形成する工程と、前記誘電体層の上であって、前記下部電極の前記第１金属層の設けられていない領域と重なる位置に上部電極を形成する工程と、を具備し、前記下部電極は、金層とその上に設けられた高融点金属からなる第２金属層を含み構成されるキャパシタの製造方法である。第１金属層により、熱処理の際に下部電極に加わる応力が緩和され、下部電極におけるボイドの発生が抑制される。このため誘電体層の薄膜化が抑制され、また電極間の電界強度の上昇が抑制される。この結果、絶縁破壊電圧の低下が抑制され、キャパシタの信頼性が向上する。
（２）前記上部電極は、前記第１金属層の端部から１００μｍ以内の領域にのみ形成されることが好ましい。ボイドの発生が抑制された平坦な領域に上部電極を形成することができる。
（３）前記第１金属層は、前記下部電極の表面を１０％以上３０％以下で被覆することが好ましい。これによりボイドの発生を抑制することができる。
（４）前記上部電極を形成する工程において、前記誘電体層の上であって前記第１金属層に覆われない前記下部電極上だけに前記上部電極を形成することが好ましい。上部電極は、下部電極と第１金属層とが形成する段差をまたがない。このため上部電極の薄膜化が抑制される。
（５）前記第２金属層はチタン、タングステン、タンタルあるいはこれらの合金により構成されることが好ましい。これによりヒロックを抑制することができる。
（６）複数の前記第１金属層が所定の間隔を開けて形成されることが好ましい。下部電極の第１金属層間の領域において応力が緩和され、ボイドの発生が抑制される。
（７）前記所定の間隔は２００μｍ以下であることが好ましい。これにより下部電極の金属層の間の領域において応力が緩和され、ボイドの発生が抑制される。
（８）短冊形状の前記第１金属層が、前記短冊形状の短手方向に所定の間隔を開けて複数形成されることが好ましい。これにより下部電極の金属層の間の領域において応力が緩和され、ボイドの発生が抑制される。
（９）前記第１金属層は前記下部電極より厚いことが好ましい。これにより応力が効果的に緩和されるため、ボイドの発生が抑制される。
【００１０】
（原理の説明）
まず、発明者の行った実験を参照し、実施例の原理について簡単に説明する。図１Ａはキャパシタの下部電極および金属層を例示する平面図である。図１Ｂは図１Ａの線Ａ−Ａに沿った断面図である。図１Ａおよび図１Ｂは熱処理後の状態を図示したものである。
【００１１】
図１Ｂに示すように、基板１０の上面に絶縁層１２が設けられている。基板１０は例えば炭化シリコン（ＳｉＣ）の絶縁基板および窒化物半導体層などを含む半導体基板である。絶縁層１２は例えば窒化シリコン（ＳｉＮ）などの絶縁体により形成されている。
【００１２】
図１Ａおよび図１Ｂに示すように、絶縁層１２の上面に下部電極１４が形成されている。下部電極１４は、下地層１４ａおよびＴｉ層１４ｂ（第２金属層）を含む。下地層１４ａは、絶縁層１２に近い側から順に、厚さ１５０ｎｍのタングステン−シリコン（Ｗ−Ｓｉ）合金層、厚さ５ｎｍのチタン（Ｔｉ）層、厚さ２００ｎｍの金（Ａｕ）層を積層したものである。Ｔｉ層１４ｂの厚さは５ｎｍであり、Ｔｉ層１４ｂは下地層１４ａの上面の一部に接触している。金属層２０（第１金属層）は、下地層１４ａのＴｉ層１４ｂが設けられていない部分に接触している。金属層２０は、例えばメッキ法により形成された、幅５０〜１５０μｍ、厚さ０．５μｍのＡｕ層である。下部電極１４の領域Ｒ１は、金属層２０から距離Ｄ１（例えば１００μｍ）より離れた領域である。下部電極１４および金属層２０を形成した後、下部電極１４の内部応力および電気抵抗の低減のため、例えばシンター炉を用いて、３５０℃の温度で３０分の熱処理を行う。
【００１３】
図１Ｂに示すように、熱処理後、下部電極１４の上面のうち領域Ｒ１にはボイド１４ｃが発生する。その一方、下部電極１４の上面のうち、金属層２０から距離Ｄ１以内の範囲にはボイド１４ｃが発生しない。また金属層２０にもボイドは発生しない。
【００１４】
ボイド１４ｃの発生および抑制の理由は以下のように考えられる。熱処理において、下部電極１４、絶縁層１２および基板１０の熱膨張率の違いにより、応力が生じる。この応力によって下地層１４ａのＡｕ原子が移動し、Ａｕ原子が局所的に欠落することで、下部電極１４の上面にボイド１４ｃが発生する。特に、下地層１４ａの上面にヒロック防止のためのＴｉ層１４ｂを設けると、下地層１４ａのＡｕ原子の、図１Ｂの上下方向の移動が妨げられる。Ｔｉ層１４ｂ以外には、例えば、タンタル（Ｔａ）、タングステン（Ｗ）あるいはこれらの合金を用いることができる。このため下部電極１４に加わる応力が増加し、応力を開放する方向（横方向）にＡｕ原子の移動が起こりやすくなり、ボイド１４ｃも発生しやすくなる。
【００１５】
一方、金属層２０は基板１０および絶縁層１２から距離の離れたＡｕ原子を多く含む。こうしたＡｕ原子は応力を受けにくいため、金属層２０にかかる応力は緩和される。金属層２０付近（距離Ｄ１以内の部分）の下地層１４ａにかかる応力は、金属層２０の応力と均等になるように働くため、緩和される。この結果、金属層２０付近の下地層１４ａにおいてＡｕ原子が移動しにくくなる。また、仮にＡｕ原子が移動しても、金属層２０内のＡｕ原子の数は下地層１４ａに比べて多いため、金属層２０のＡｕ原子が欠落部分を補填する。このためＡｕ原子が局所的に欠落しにくく、金属層２０付近の下地層１４ａにおけるボイドの発生が抑制される。特に、同じＡｕにより形成された下地層１４ａおよび金属層２０が接触しているため、Ａｕの欠落が抑制され、ボイドの発生が効果的に抑制される。応力の緩和、Ａｕ欠落の抑制により、金属層２０においてもボイドの発生が抑制される。
【実施例１】
【００１６】
以上の実験で得られた知見に基づいた本発明の実施例について説明する。
【００１７】
（キャパシタ）
図２Ａは実施例１に係るキャパシタ１００を例示する平面図である。図２Ｂは図２Ａの線Ｂ−Ｂに沿った断面図である。図２Ｃは図２Ａの線Ｃ−Ｃに沿った断面図である。図２Ｄは図２Ａの線Ｄ−Ｄに沿った断面図である。図１Ａおよび図１Ｂにおいて説明した構成と同じ構成については説明を省略する。
【００１８】
図２Ａから図２Ｄに示すように、キャパシタ１００は、基板１０および絶縁層１２、下部電極１４、誘電体層１６、上部電極１８および金属層２０を備える。下部電極１４は下地層１４ａおよびＴｉ層１４ｂを含む。Ｔｉ層１４ｂ以外には、例えばＴａ、Ｗあるいはこれらの合金を用いた層を設けてもよい。
【００１９】
基板１０は、例えばＳｉＣ基板、およびＳｉＣ基板の上に形成された窒化物半導体層を含む。基板１０の上面にＳｉＮの絶縁層１２が設けられている。絶縁層１２の上面に下部電極１４の下地層１４ａが形成されている。下地層１４ａは厚さ１５０ｎｍのＷ−Ｓｉ合金層、厚さ５ｎｍのＴｉ層、厚さ２００ｎｍのＡｕ層を積層したものである。Ｔｉ層１４ｂ（第２金属層）は下地層１４ａの上面の一部に接触している。また、下地層１４ａの上面のうちＴｉ層１４ｂの設けられていない部分に、複数の金属層２０が形成されている。つまり下地層１４ａの上面には、Ｔｉ層１４ｂおよび金属層２０が交互に設けられている。金属層２０は、例えば幅Ｗ１が５０〜１５０μｍ、厚さＴ１が０．２〜１μｍのＡｕ層であり、下地層１４ａの上面に接触している。金属層２０は短冊形状であり、金属層２０の短手方向に所定の間隔をあけて複数の金属層２０が設けられている。隣り合う金属層２０間の距離Ｄ２は例えば５０〜２００μｍである。
【００２０】
金属層２０が上記のように所定の距離を設けられている理由は、次の通りである。下部電極１４の表面に金属層２０を形成し、熱処理した後、誘電体層１６を設けた場合、熱処理により金属層２０の表面に凹凸が発生する。これにより、誘電体層１６との密着性が損なわれる。そのため、改善策として、下部電極１４上に選択的に金属層２０を設けることで、誘電体層１６との接触面積を最小限にし、密着性を向上させたものである。また、金属層２０は下部電極１４の表面のうち例えば１０％以上、３０％以下の部分を被覆する。
【００２１】
Ｔｉ層１４ｂの上面および金属層２０の表面に誘電体層１６が形成されている。誘電体層１６の上面であって、下部電極１４の金属層２０の設けられていない領域の上だけに上部電極１８が形成されている。つまり上部電極１８は下部電極１４の複数の金属層２０間の領域と重なる位置に配置されている。一方、上部電極１８は、金属層２０の上には形成されていない。すなわち複数の上部電極１８はそれぞれ、図２Ｂの上下方向において金属層２０と重ならない。誘電体層１６は例えば厚さ２００ｎｍの窒化シリコン（ＳｉＮ）により形成されている。上部電極１８は、例えば誘電体層１６に近い方から順に、厚さ３〜１０ｎｍのＴｉ層および厚さ２００〜５００ｎｍのＡｕ層を積層したものである。
【００２２】
基板１０には、例えば電界効果トランジスタ（Field Effect Transistor：ＦＥＴ）などの半導体素子が形成されている。キャパシタ１００は半導体素子と電気的に接続され、これらは半導体集積回路として機能する。半導体集積回路には高周波（Radio Frequency：ＲＦ）信号の入力および出力が行われる。キャパシタ１００は、高周波信号の周波数において、半導体素子と外部機器などとの間のインピーダンスを整合する整合回路として機能する。
【００２３】
（キャパシタの製造方法）
次にキャパシタ１００の製造方法について説明する。図３Ａ、図４Ａおよび図５Ａは実施例１に係るキャパシタの製造方法を示す平面図である。図３Ｂは図３Ａの線Ｂ−Ｂに沿った断面図である。図３Ｃは図３Ａの線Ｃ−Ｃに沿った断面図である。図３Ｄは図３Ａの線Ｄ−Ｄに沿った断面図である。図４Ｂは図４Ａの線Ｂ−Ｂに沿った断面図である。図４Ｃは図４Ａの線Ｃ−Ｃに沿った断面図である。図４Ｄは図４Ａの線Ｄ−Ｄに沿った断面図である。図５Ｂは図５Ａの線Ｂ−Ｂに沿った断面図である。図５Ｃは図５Ａの線Ｃ−Ｃに沿った断面図である。図５Ｄは図５Ａの線Ｄ−Ｄに沿った断面図である。
【００２４】
図３Ａから図３Ｄに示すように、例えばスパッタリング法などにより、絶縁層１２の上面に下部電極１４を形成する。図４Ａから図４Ｄに示すように、例えばメッキ法により、下部電極１４の下地層１４ａの上面に複数の金属層２０を形成する。下部電極１４および金属層２０の形成後、下部電極１４の内部応力の低減および電気抵抗の低減のため、例えばシンター炉を用いて、３５０℃の温度で３０分の熱処理を行う。
【００２５】
図５Ａから図５Ｄに示すように、熱処理の後、例えばプラズマ化学気相成長（Chemical Vapor Deposition：ＣＶＤ）法により、下部電極１４のＴｉ層１４ｂの上面および金属層２０の表面に誘電体層１６を形成する。さらに、図２Ａおよび図２Ｂに示したように、例えば蒸着法により、誘電体層１６の上面であって、下部電極１４の複数の金属層２０間の領域に上部電極１８を形成する。具体的には、誘電体層１６の金属層２０と重なる位置にレジストが残るようにレジストパターニングを行い、その後に蒸着・リフトオフ法を行うことで、上部電極１８を形成する。上部電極１８は金属層２０と重なる位置には形成されない。以上の工程によりキャパシタ１００が形成される。
【００２６】
実施例１によれば、金属層２０を設けることで、熱処理において下部電極１４に加わる応力を緩和することができる。これにより下地層１４ａのＡｕ原子の移動が抑制される。また金属層２０に含まれる多くのＡｕ原子が下地層１４ａに移動することで、Ａｕ原子の局所的な不足が抑制される。この結果、下部電極１４および金属層２０におけるボイドの発生を抑制することができる。下部電極１４におけるボイドの発生が抑制されることで、誘電体層１６および上部電極１８においてもボイドが抑制される。このため、誘電体層１６の薄膜化が抑制される。また下部電極１４と上部電極１８との間の距離は大きく保たれるため、電極間の電界強度の上昇が抑制される。この結果、絶縁破壊電圧の低下も抑制され、キャパシタ１００の信頼性が向上する。
【００２７】
窒化物半導体などを用いた高出力の半導体素子においては、キャパシタにも高電圧が印加される。このため絶縁破壊も発生しやすい。実施例１によれば、キャパシタ１００の絶縁破壊電圧の低下が抑制されるため、高出力の半導体集積回路を形成することができる。
【００２８】
下部電極１４および金属層２０は、例えばＡｕのように同じ金属を含む。実施例１によれば、熱処理の際の応力を緩和することによりＡｕ原子の移動を抑制する。また金属層２０のＡｕ原子が、下部電極１４の下地層１４ａにおけるＡｕ原子の局所的な不足を補う。このことにより、ボイドの発生を抑制することができる。熱処理の温度は例えば３００℃以上、４００℃以下、４５０℃以下、５００℃以下などとすることができる。熱処理の温度は例えば２０分以上、３０分以上、４０分以上とすることができる。下部電極１４および金属層２０は同じ金属を含むことが好ましく、Ａｕ以外の金属を含んでいてもよい。
【００２９】
下部電極１４はＡｕの下地層１４ａおよびＴｉ層１４ｂを含む。Ｔｉ層１４ｂがあることにより、下地層１４ａのＡｕ原子が移動しやすくなる。実施例１によれば、金属層２０により応力を緩和することができる。また金属層２０は下地層１４ａと同じくＡｕで形成されており、かつ下地層１４ａの上面に接触しているため金属層２０のＡｕ原子により、下地層１４ａの欠落が補填される。この結果、ボイドの発生が抑制される。また、Ｔｉ層１４ｂにより下地層１４ａのヒロックを抑制することができる。下地層１４ａにはＡｕ以外の金属を用いてもよい。Ｔｉ層１４ｂは例えばＷ、Ｔａあるいはこれらの合金など、他の金属層としてもよい。下地層１４ａの上に、下地層１４ａより高い融点を有する金属層を形成すればよい。なおＴｉ層１４ｂを設けなくてもよい。Ｔｉ層１４ｂがない場合でも、応力を緩和し、かつＡｕ原子の欠落を補填することで、ボイドの発生を抑制することができる。
【００３０】
金属層２０は下部電極１４より厚いため、金属層２０は、基板１０および絶縁層１２から離れたＡｕ原子を多く含む。これにより応力を効果的に緩和することができる。また金属層２０は多くのＡｕ原子を含み、そのＡｕ原子が欠落を補填する。このためボイドの発生が抑制される。
【００３１】
複数の金属層２０は所定の間隔を開けて形成されている。これにより下部電極１４の金属層２０の間の領域において応力が緩和され、ボイドの発生が抑制される。ボイドの発生を効果的に抑制するため、金属層２０間の間隔は例えば２００μｍ以下であることが好ましい。間隔は例えば３００μｍ以下、２５０μｍ以下、１５０μｍ以下、８０μｍ以下、５０μｍ以上、３０μｍ以上としてもよい。
【００３２】
金属層２０は、下部電極１４の表面の１０％以上３０％以下を被覆する。金属層２０が被覆する部分が小さいと、ボイドが発生する。このため下部電極１４の表面の１０％以上、または１５％以上を金属層２０が覆うことが好ましい。金属層２０が被覆する部分が大きいと、キャパシタの容量が低下してしまう。このため下部電極１４の表面の３０％以下、２５％以下を金属層２０が覆うことが好ましい。なお、１０〜３０％などは例えば下部電極１４の上面の面積に占める割合である。
【００３３】
金属層２０は例えばメッキ法、蒸着法およびスパッタリング法のいずれで形成してもよい。これにより、熱処理の際の下部電極１４の応力を緩和し、ボイドの形成を抑制することができる。
【００３４】
上部電極１８は金属層２０の端部から１００μｍ以内の領域に形成される。この領域ではボイドの発生が抑制されるため、平坦な領域に上部電極１８を形成することができる。上部電極１８は、誘電体層１６の上であって、金属層２０に覆われない位置に形成される。上部電極１８は、下部電極１４と金属層２０との間の段差をまたがないため、上部電極１８の薄膜化が抑制される。これにより上部電極１８の断線などが抑制され、キャパシタ１００の信頼性が向上する。
【００３５】
下部電極１４をスパッタリング法により形成することにより、下部電極１４の平坦性が向上する。この結果、下部電極１４と誘電体層１６との密着性が向上し、キャパシタ１００の信頼性が向上する。なお下部電極１４は蒸着法またはメッキ法などで形成してもよい。
【００３６】
（比較例）
比較例について説明する。図６Ａから図６Ｃは比較例に係るキャパシタの製造方法を例示する断面図である。図２Ａから図３Ｃまでの工程は比較例にも共通である。
【００３７】
図６Ａに示すように、下部電極１４の形成後に例えばシンター炉を用いて、３５０℃の温度で３０分の熱処理を行う。熱処理により下部電極１４の上面にボイド１４ｃが発生する。ボイド１４ｃは凹状の欠陥であり、深さＤ３は例えば０．０５〜０．２μｍであり、幅は例えば０．５〜２μｍである。
【００３８】
図６Ｂに示すように、下部電極１４の上面に誘電体層１６を形成する。下部電極１４の上面にボイド１４ｃが発生しているため、誘電体層１６のボイド１４ｃと重なる位置にもボイド１６ａが発生する。図６Ｃに示すように、誘電体層１６の上面に上部電極１８を形成する。上部電極１８のボイド１４ｃおよび１６ａと重なる位置には、ボイド１８ａが発生し、誘電体層１６が薄くなる。このため、下部電極１４と上部電極１８との間で電界強度が大きくなり、キャパシタの絶縁破壊電圧が低下し、誘電体層１６の絶縁破壊が発生しやすくなる。この結果、キャパシタの信頼性が低下する。
【実施例２】
【００３９】
実施例２は配線層を設けた例である。図７Ａは実施例２に係るキャパシタ２００を例示する平面図である。図７Ｂは図７Ａの線Ｅ−Ｅに沿った断面図である。図７Ｃは図７Ａの線Ｆ−Ｆに沿った断面図である。図７Ｄは図７Ａの線Ｇ−Ｇに沿った断面図である。実施例１と同じ構成については説明を省略する。
【００４０】
図７Ａから図７Ｄに示すように、キャパシタ２００は絶縁層１２の上面に設けられた配線層２２および２４を備える。配線層２２は下部電極１４の上面の一部に接触し、下部電極１４と電気的に接続されている。配線層２４は複数の上部電極１８の上面に接触し、上部電極１８と電気的に接続されている。一方、配線層２２は上部電極１８および配線層２４とは絶縁しており、配線層２４は下部電極１４とは絶縁している。また、配線層２２の内側には空隙２３が形成され、配線層２４の内側には空隙２５が形成されている。配線層２２および２４は、例えば下から順に、スパッタリング法で形成した厚さ１００ｎｍのＴｉ−Ｗ層、スパッタリング法で形成した厚さ１００ｎｍのＡｕ層、およびメッキ法で形成した厚さ３μｍのＡｕ層を積層したものである。
【００４１】
実施例２によれば、実施例１と同様に、下部電極１４におけるボイドの発生を抑制することができるため、キャパシタ２００の信頼性が向上する。また配線層２２および２４を用いて、キャパシタ２００と外部機器との間で電気信号の入力および出力をすることができる。
【実施例３】
【００４２】
実施例３は一つの上部電極１８を設けた例である。図８Ａは実施例３に係るキャパシタ３００を例示する平面図である。図８Ｂは図８Ａの線Ｈ−Ｈに沿った断面図である。図８Ｃは図８Ａの線Ｉ−Ｉに沿った断面図である。図８Ｄは図８Ａの線Ｊ−Ｊに沿った断面図である。実施例１と同じ構成については説明を省略する。
【００４３】
図８Ａから図８Ｄに示すように、キャパシタ３００では一つの上部電極１８が誘電体層１６の上面に設けられている。上部電極１８は、誘電体層１６の上であって、下部電極１４の金属層２０の設けられていない領域、および金属層２０と重なる位置に形成されている。キャパシタ３００の製造方法では、例えば誘電体層１６の周縁部を除く大部分が露出した状態で蒸着法を行うことにより、一つの上部電極１８を形成する。
【００４４】
実施例３によれば、実施例１と同様に、下部電極１４におけるボイドの発生を抑制することができるため、キャパシタ３００の信頼性の向上が可能である。また、金属層２０の上面においてもボイドの発生が抑制される。このため、金属層２０上の上部電極１８のボイドの発生が抑制される。したがっては破壊電圧の低下が抑制される。さらに、実施例１および２に比べ、実施例３における上部電極１８は大きな面積を有するため、キャパシタ３００の容量が大きくなる。
【００４５】
実施例３においては、金属層２０は蒸着法で形成することが好ましい。蒸着法を用いることで、金属層２０は上側に向けて幅が狭くなるテーパ形状となる。このため下部電極１４と金属層２０との段差が緩やかになる。この結果、誘電体層１６および上部電極１８の薄膜化が抑制される。複数の上部電極１８を設けなくてよいため、複雑なレジストパターニングが不要になり、工程が簡略される。
【実施例４】
【００４６】
実施例４は、一つの上部電極１８、配線層２２および２４が設けられている例である。図９Ａは実施例４に係るキャパシタ４００を例示する平面図である。図９Ｂは図９Ａの線Ｋ−Ｋに沿った断面図である。図９Ｃは図９Ａの線Ｌ−Ｌに沿った断面図である。図９Ｄは図９Ａの線Ｍ−Ｍに沿った断面図である。実施例１〜３と同じ構成については説明を省略する。
【００４７】
図９Ａから図９Ｄに示すように、キャパシタ４００は一つの上部電極１８、配線層２２および２４を備える。上部電極１８は、下部電極１４の複数の金属層２０間の領域および金属層２０と重なる位置に設けられている。配線層２２は下部電極１４の上面の一部に接触し、下部電極１４と電気的に接続されている。配線層２４は上部電極１８の上面の一部に接触し、上部電極１８と電気的に接続されている。
【００４８】
実施例４によれば、実施例１と同様に、下部電極１４におけるボイドの発生を抑制することができるため、キャパシタ４００の信頼性の向上が可能である。また配線層２２および２４を用いて、キャパシタ４００と外部機器との間で電気信号の入力および出力をすることができる。上部電極１８は、誘電体層１６の上面を覆う程度に大きな面積を有するため、キャパシタ４００の容量が大きくなる。複数の上部電極１８を設けなくてよいため、複雑なレジストパターニングが不要になり、工程が簡略される。
【００４９】
実施例１〜４に示したように、上部電極１８は、少なくとも下部電極１４の複数の金属層２０間の領域と重なる位置に設けられていればよい。
【実施例５】
【００５０】
実施例５は金属層２０が一つの例である。図１０Ａは実施例５に係るキャパシタ５００を例示する平面図である。図１０Ｂは図１０Ａの線Ｎ−Ｎに沿った断面図である。線Ｎ−Ｎに直交する方向の断面は図２Ｃおよび図２Ｄと同じである。
【００５１】
図１０Ａおよび図１０Ｂに示すように、基板１０の上に下部電極１４、上部電極１８および金属層２０が一つずつ設けられている。金属層２０の表面は誘電体層１６に覆われている。上部電極１８は誘電体層１６を挟んで下部電極１４と重なり、金属層２０の隣に位置する。金属層２０の上部電極１８側の端部から下部電極１４の端部までの距離Ｄ４は例えば１００μｍ以下である。実施例５によれば、実施例１と同様に、下部電極１４におけるボイドの発生を抑制することができるため、キャパシタ５００の信頼性の向上が可能である。距離Ｄ４は、好ましくは８０μｍ以下であり、さらに好ましくは５０μｍ以下である。
【実施例６】
【００５２】
図１１Ａは実施例６に係るキャパシタ６００を例示する平面図である。図１１Ｂは図１１Ａの線Ｏ−Ｏに沿った断面図である。線Ｏ−Ｏに直交する方向の断面は図８Ｃおよび図８Ｄと同じである。
【００５３】
図１１Ａおよび図１１Ｂに示すように、基板１０の上に下部電極１４、上部電極１８および金属層２０が一つずつ設けられている。金属層２０の表面は誘電体層１６に覆われている。上部電極１８は、誘電体層１６の上に設けられ、下部電極１４および金属層２０と重なる。金属層２０の上部電極１８側の端部から下部電極１４の端部までの距離Ｄ５は例えば１００μｍ以下である。実施例６によれば、実施例１と同様に、下部電極１４におけるボイドの発生を抑制することができるため、キャパシタ６００の信頼性の向上が可能である。
【実施例７】
【００５４】
図１２Ａは実施例７に係るキャパシタ７００を例示する平面図である。図１２Ｂは図１２Ａの線Ｐ−Ｐに沿った断面図である。図１２Ｃは図１２Ａの線Ｑ−Ｑに沿った断面図である。図１２Ｄは図１２Ａの線Ｒ−Ｒに沿った断面図である。
【００５５】
図１２Ａから図１２Ｃに示すように、誘電体層１６および上部電極１８は金属層２０に重ならないように設けられている。図１２Ｂおよび図１２Ｄに示すように、下部電極１４の下地層１４ａの上面のうちＴｉ層１４ｂの設けられていない部分に、金属層２０が形成されている。金属層２０の上部電極１８側の端部から下部電極１４の端部までの距離Ｄ６は例えば１００μｍ以下である。実施例７によれば、実施例１と同様に、下部電極１４におけるボイドの発生を抑制することができるため、キャパシタ７００の信頼性の向上が可能である。
【００５６】
実施例１〜７に示したように、誘電体層１６は少なくとも下部電極１４の金属層２０の設けられていない領域の上に設けられればよい。また、電極および金属層２０の配置は変更することができる。実施例８〜１３は配置のバリエーションの例である。
【実施例８】
【００５７】
図１３は実施例８に係るキャパシタ８００を例示する平面図である。図１３に示すように、１つの金属層２０の両側に上部電極１８が設けられている。
【実施例９】
【００５８】
図１４は実施例９に係るキャパシタ９００を例示する平面図である。図１４に示すように、４つの上部電極１８が互いに離間して、基板１０の四隅付近に設けられている。十字形状の金属層２０が、基板１０の中央部を横断するように、上部電極１８の間に配置されている。
【実施例１０】
【００５９】
図１５は実施例１０に係るキャパシタ１０００を例示する平面図である。図１５に示すように、下部電極１４、誘電体層１６および金属層２０は矩形の形状を有している。上部電極１８は矩形の形状を有しており、中央に開口部１８ｂを有する。開口部１８ｂの内側に金属層２０が位置する。
【実施例１１】
【００６０】
図１６は実施例１１に係るキャパシタ１１００を例示する平面図である。図１６に示すように、１つの上部電極１８の両側に金属層２０が設けられている。
【実施例１２】
【００６１】
図１７は実施例１２に係るキャパシタ１２００を例示する平面図である。図１７に示すように、金属層２０はＵ字形状を有しており、上部電極１８は三方から金属層２０に囲まれるように配置されている。
【実施例１３】
【００６２】
図１８は実施例１３に係るキャパシタ１３００を例示する平面図である。図１８に示すように、下部電極１４、誘電体層１６および金属層２０は円形状を有しており、同心円状に配置されている。上部電極１８はリング形状を有しており、誘電体層１６の上に配置されている。上部電極１８の中央の開口部１８ｃに金属層２０が位置する。
【００６３】
実施例８〜１３によれば、実施例１と同様に、下部電極１４におけるボイドの発生を抑制することができるため、キャパシタの信頼性の向上が可能である。
【００６４】
実施例１〜１３において、絶縁層１２は設けなくてもよく、下部電極１４が基板１０の上面に接触してもよい。下部電極１４、上部電極１８、金属層２０、配線層２２および２４は上記以外の金属により形成してもよく、例えば銅（Ｃｕ）などを含んでもよい。誘電体層１６は、ＳｉＮ以外に、例えば二酸化珪素（ＳｉＯ２）、酸窒化珪素（ＳｉＯＮ）および酸化アルミニウム（Ａｌ２Ｏ３）などの誘電体でもよい。金属層２０はメッキ法、蒸着法およびスパッタリング法のいずれで形成してもよい。
【００６５】
基板１０は、例えば窒化物半導体または砒素系半導体などで形成された化合物半導体層を含む。窒化物半導体とは、窒素（Ｎ）を含む半導体であり、例えば窒化ガリウム（ＧａＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化インジウム（ＩｎＮ）、および窒化アルミニウムインジウムガリウム（ＡｌＩｎＧａＮ）などがある。砒素系半導体とはガリウム砒素（ＧａＡｓ）など砒素（Ａｓ）を含む半導体である。基板１０にはＦＥＴ以外のトランジスタなどが形成されていてもよいし、トランジスタ以外の素子が形成されていてもよい。
【００６６】
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００６７】
１０                                          基板
１２                                          絶縁層
１４                                          下部電極
１４ａ                                        下地層
１４ｂ                                        Ｔｉ層
１４ｃ、１６ａ、１８ａ                        ボイド
１６                                          誘電体層
１８                                          上部電極
１８ｂ、１８ｃ                                開口部
２０                                          金属層
２２、２４                                    配線層
２３、２５                                    空隙
１００、２００、３００、４００、５００、６００、７００、８００、
９００、１０００、１１００、１２００、１３００    キャパシタ
【図１Ａ】
0006669359.tif 000002
【図１Ｂ】
0006669359.tif 000003
【図２Ａ】
0006669359.tif 000004
【図２Ｂ】
0006669359.tif 000005
【図２Ｃ】
0006669359.tif 000006
【図２Ｄ】
0006669359.tif 000007
【図３Ａ】
0006669359.tif 000008
【図３Ｂ】
0006669359.tif 000009
【図３Ｃ】
0006669359.tif 000010
【図３Ｄ】
0006669359.tif 000011
【図４Ａ】
0006669359.tif 000012
【図４Ｂ】
0006669359.tif 000013
【図４Ｃ】
0006669359.tif 000014
【図４Ｄ】
0006669359.tif 000015
【図５Ａ】
0006669359.tif 000016
【図５Ｂ】
0006669359.tif 000017
【図５Ｃ】
0006669359.tif 000018
【図５Ｄ】
0006669359.tif 000019
【図６Ａ】
0006669359.tif 000020
【図６Ｂ】
0006669359.tif 000021
【図６Ｃ】
0006669359.tif 000022
【図７Ａ】
0006669359.tif 000023
【図７Ｂ】
0006669359.tif 000024
【図７Ｃ】
0006669359.tif 000025
【図７Ｄ】
0006669359.tif 000026
【図８Ａ】
0006669359.tif 000027
【図８Ｂ】
0006669359.tif 000028
【図８Ｃ】
0006669359.tif 000029
【図８Ｄ】
0006669359.tif 000030
【図９Ａ】
0006669359.tif 000031
【図９Ｂ】
0006669359.tif 000032
【図９Ｃ】
0006669359.tif 000033
【図９Ｄ】
0006669359.tif 000034
【図１０Ａ】
0006669359.tif 000035
【図１０Ｂ】
0006669359.tif 000036
【図１１Ａ】
0006669359.tif 000037
【図１１Ｂ】
0006669359.tif 000038
【図１２Ａ】
0006669359.tif 000039
【図１２Ｂ】
0006669359.tif 000040
【図１２Ｃ】
0006669359.tif 000041
【図１２Ｄ】
0006669359.tif 000042
【図１３】
0006669359.tif 000043
【図１４】
0006669359.tif 000044
【図１５】
0006669359.tif 000045
【図１６】
0006669359.tif 000046
【図１７】
0006669359.tif 000047
【図１８】
0006669359.tif 000048