(57)【特許請求の範囲】
【請求項１】
ターゲット層が第１層に第２層を接続する第１層の上に第２層を有するプリント回路基板にめっきスルーホールを形成する方法において、当該方法が、
前記第１層の上部の中に前記ターゲット層を越えて前記第２層を通じてプリント回路基板の上表面の中の所定の深さに、第１直径を有する第１ホールを穿孔するステップと、
前記第１ホールを通じてプリント回路基板の底面へ、第２直径を有する第２ホールを穿孔するステップであって、前記第２ホールは、前記第１層の上部から前記プリント回路基板の底面に延びる、ステップと、
前記第１ホールと前記第２ホールを導電材料によりめっきするステップと、
前記上表面から下方に前記第１ホールおよび前記第２ホールを通じて、前記第１直径よりも小さく前記第２直径よりも大きい第３直径を有する第３ホールを穿孔するステップ
を含むことを特徴とする方法。
【請求項２】
請求項１に記載の方法において、前記プリント回路基板が、前記プリント回路基板内に形成された複数のめっきスルーホールを含むこと特徴とする方法。
【請求項３】
請求項１に記載の方法において、前記第１ホールが所定の深さに穿孔され、前記所定の深さは前記プリント回路基板の垂直方向の長さの半分より短いことを特徴とする方法。
【請求項４】
請求項３に記載の方法において、前記第３ホールが、前記プリント回路基板の前記上表面から下表面へ穿孔され、前記プリント回路基板の前記下表面が、前記プリント回路基板の前記上表面の反対側にあることを特徴とする方法。
【請求項５】
請求項１に記載の方法において、前記第２直径が前記第１直径より小さいことを特徴とする方法。
【請求項６】
請求項５に記載の方法において、さらに、電解めっきにより、残っている導電表面に銅を加えるステップを含むことを特徴とする方法。
【請求項７】
請求項１に記載の方法において、前記第２直径が前記第１直径より小さいことを特徴とする方法。
【請求項８】
請求項７に記載の方法において、さらに、電解めっきにより、残っている導電表面に銅を加えるステップを含むことを特徴とする方法。
【請求項９】
請求項１に記載の方法において、さらに、前記プリント回路基板に、第１導電材料を組み込むステップを含むことを特徴とする方法。
【請求項１０】
下表面及び上表面を有するプリント回路基板にめっきスルーホールを形成する方法において、
前記プリント回路基板の前記下表面から、第１直径を有する第１ホールを穿孔するステップと、
前記プリント回路基板の上表面を通じて前記プリント回路基板の前記第１ホールまで、第２直径を有する第２ホールを穿孔するステップと、
前記第１ホールと前記第２ホールを導電材料でめっきするステップと、
前記第１ホールと前記第２ホールを通じて前記上表面から下方に第３直径を有する第３ホールを穿孔するステップ
を含むことを特徴とする方法。
【請求項１１】
請求項１０に記載の方法において、前記プリント回路基板には、複数のめっきスルーホールが内部に形成されることを特徴とする方法。
【請求項１２】
請求項１０に記載の方法において、前記第２ホールが所定の深さに穿孔され、前記所定の深さは前記プリント回路基板の垂直方向の長さの半分より短いことを特徴とする方法。
【請求項１３】
請求項１２に記載の方法において、前記第２直径が前記第１直径より大きく、前記第３直径が前記第２直径より小さく、前記第１直径より大きいことを特徴とする方法。
【請求項１４】
請求項１２に記載の方法において、前記第２直径が前記第１直径より大きく、前記第３ホールの頂部から前記第２ホールの底部までは穿孔されずに残り、前記第３直径は前記第１直径より大きいことを特徴とする方法。
【請求項１５】
請求項１４に記載の方法において、さらに、電解めっきにより、残っている導電表面に銅を加えるステップを含むことを特徴とする方法。
【請求項１６】
請求項１０に記載の方法において、前記第１ホールが所定の深さに穿孔され、前記所定の深さは前記プリント回路基板の垂直方向の長さの半分より短いことを特徴とする方法。
【請求項１７】
請求項１６に記載の方法において、さらに、前記第３ホールを導電材料によりめっきしてめっきスルーホールを形成するステップを含み、
前記第２ホールが第１ホールの頂部まで穿孔され、
前記第３直径が前記第１直径および前記第２直径より大きいことを特徴とする方法。
【請求項１８】
第１表面とその反対側にある第２表面とを有するプリント回路基板にめっきスルーホールを形成する方法において、
前記プリント回路基板に第１導電材料を組み込むステップと、
前記プリント回路基板の前記第１表面から下方に第１所定深さまで、第１直径を有する第１ホールを穿孔するステップと、
前記第１ホールを通じて前記第１表面から下方に第２所定深さまで第２直径を有する第２ホールを穿孔するステップと、
前記第１ホールと前記第２ホールを第２導電材料でめっきするステップと、
前記第１ホールおよび前記第２ホールを通じて前記第１表面から下方に第３直径を有する第３ホールを穿孔するステップ
を含むことを特徴とする方法。
【請求項１９】
請求項１８に記載の方法において、前記プリント回路基板が、請求項１８に記載の方法で作成され前記プリント回路基板に形成された前記第１ホール、前記第２ホール、および前記第３ホールの組合わせから成る複数のめっきスルーホールを有し、前記第１導電材料が銅であることを特徴とする方法。
【請求項２０】
請求項１８に記載の方法において、前記第１表面が上表面であり、前記第２表面が下表面であり、
前記第１所定深さが前記上表面から組み込まれた前記第１導電材料までであり、
前記第２所定深さが前記第１表面から前記第２表面までであり、前記第２直径は前記第１直径より小さく、
前記第３直径は前記第２直径より大きく、前記第１直径より小さいことを特徴とする方法。
【請求項２１】
請求項１８に記載の方法において、前記第１表面が下表面であり、前記第２表面が上表面であり、
前記第１所定深さが前記下表面から、組み込まれた前記第１導電材料に及び、
前記第２所定深さが前記第１表面から前記プリント回路基板の前記第１ホールまでであり、
前記第２直径は前記第１直径より小さく、前記第３直径は前記第２直径より大きく、前記第１直径より小さいことを特徴とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はプリント回路基板（ＰＣＢ）に関し、具体的には、高いアスペクト比を有するスルーホールの形成方法、およびプリント回路基板（ＰＣＢ）中の高精度なスタブ除去方法に関する。
【０００２】
［米国特許法第１１９条による優先権の主張］
本特許出願は、２０１４年１月２２日に出願され、本出願の譲受人に譲渡された“ＭＥＴＨＯＤＳ  ＯＦ  ＦＯＲＭＩＮＧ  ＨＩＧＨ  ＡＳＰＥＣＴ  ＲＡＴＩＯ  ＰＬＡＴＥＤ  ＴＨＲＯＵＧＨ  ＨＯＬＥＳ  ＡＮＤ  ＨＩＧＨ  ＰＲＥＣＩＳＩＯＮ  ＳＴＵＢ  ＲＥＭＯＶＡＬ  ＩＮ  Ａ  ＰＲＩＮＴＥＤ  ＣＩＲＣＵＩＴ  ＢＯＡＲＤ”と題する米国仮特許出願第６１／９３０，４５６に基づく優先権を主張する。この出願は、参照により本明細書に明示的に組み込まれるものである。
【背景技術】
【０００３】
消費者の、より速く、より小さい電子製品への需要はますます大きくなっている。新しい電子アプリケーションが販売されるたびに、ＰＣＢの利用は著しく増加している。ＰＣＢは、複数の導電層を１以上の非導電性層でラミネートすることで形成される。ＰＣＢの大きさが小さくなるほど、関連するその電気配線の複雑性が増す。
【０００４】
ＰＣＢの層間で信号を伝達するためには、慣例的にビア構造が用いられている。めっきビア構造とは、ＰＣＢ内部のめっきホールであり、電気信号の伝達のための媒体として機能する。例えば、電気信号はＰＣＢのある１の層のトレースを通り、さらにめっきビア構造の導電材料を通り、ＰＣＢの異なる層の第２のトレース中へと移動できる。
【０００５】
残念ながら、従来技術における制限により、めっきビア構造は電気接続性の機能を発揮するために必要な長さ以上に長いことがある。例えば、めっきビア構造はＰＣＢを完全に突き抜けながら、２の最も近い隣接する２のトレースのみを接続することがある。結果として、１以上のスタブが形成されうる。スタブとは、めっきビア構造中の過剰な導電材料であり、電気信号を伝達するためには必要がないものである。
【０００６】
高速信号がめっきビア構造を通じて伝達されるとき、「スタブ効果」が信号を歪ませることがある。スタブ効果は、めっきビア構造中に存在する無用で過剰な導電材料の存在の結果生じるものである。スタブ効果は、信号の一部がトレース接続から、めっきビア構造の１以上のスタブへと逸れることで生じる。シグナルの一部はスタブの末端で反射し、いくらかの遅れをもってトレース接続へと戻りうる。この遅れた反射が信号品位に干渉し、例えば信号のビット誤り率などを増加させることがある。スタブ効果の劣化作用はスタブが長いほど増加する。
【０００７】
図１Ａ−１Ｅはプリント回路基板（ＰＣＢ）中にバックドリルによるホールを形成する典型的な工程を示す図である。示されているように、ＰＣＢ１００は、５の内層１０５ａ，１０５ｂ，・・・１０５ｅを隔てる積層材料絶縁層（典型的にはラミネートやプリプレグ）１０４ａ，１０４ｂ，・・・１０４ｆと、２の外層１０８ａおよび１０８ｂを含む。内層１０５ａ，１０５ｂ，および１０５ｅはシグナル層であり、内層１０５ｃ，１０５ｄはプレーン層である。ＰＣＢ１００は上表面１１０ａと反対側の下表面１１０ｂを有する。
【０００８】
図１Ｅに示されるめっきスルーホール１０１を形成するために、ＰＣＢ１００に第１直径ｄ１を有する第１ホール１０２が穿孔される（図１Ａ参照）。次に、第２直径ｄ２を有する第２ホール１０３が、第１ホール１０２と同心的に、これを通じて所定の深さで穿孔される（図１Ｂ参照）。その後、第１ホール１０２の残りの部分の壁と、第２ホール１０３の壁は、導電材料１０６（例えば銅など）の薄い層でめっきされる（図１Ｃ参照）。
【０００９】
次に、バックドリルを行い、プリント回路基板１００の下表面１１０ｂから開始して、めっきされた第１ホール１０２の残りの部分と同心的に、これを通じて第３ホール１０４を形成するために、直径ｄ３を有するドリル１１２が用いられる（図１Ｄ参照）。その後、第１スルーホール１０７（例えばめっき第２ホール１０３）を含むように形成されたビア１０１と、バックドリルによるホール１０９（例えば第３ホール１０４）とを有するプリント回路基板１００から、ドリル１１２は取り除かれる（図１Ｅ参照）。
【００１０】
しかし、バックドリルする際に、ドリルビットは圧力がなく、上部のトレースに対して押し上げると、結果として変動が生じ、導電めっきの剥離も生じる（図１Ｄ−Ｅ参照）。その結果、ＰＣＢにめっきスルーホールを形成する際に、スタブを除去するための改善された方法が必要とされる。
【発明の概要】
【００１１】
以下はいくつかの実施例への基礎的な理解を提供するための、１以上の実施例の単純化された概要である。この概要はすべての期待される実施例の広範囲の概観ではなく、すべての実施例の重要または重大な要素の特定や、実施例のいずれかまたはすべての範囲を定める意図はない。この唯一の目的は、１以上の実施例のいくつかのコンセプトを、以降に提示されるより詳細な説明の前提として、単純化された形で提示することである。
【００１２】
１の態様によると、プリント回路基板にめっきスルーホールを形成する方法が提供されている。この方法は、プリント回路基板の上表面を貫通して、第１直径を有する第１ホールを穿孔するステップと、前記第１ホールを通じてプリント回路基板の下表面へ、第２直径を有する第２ホールを穿孔するステップであって、前記下表面は前記上表面の反対側にあるステップと、前記第１ホールと前記第２ホールを導電材料によりめっきするステップと、前記第１ホールおよび前記第２ホールを通じて、第３直径を有する第３ホールを穿孔するステップを含む。プリント回路基板は、前記プリント回路基板内に形成された複数めっきスルーホールを含む。
【００１３】
１の例において、前記第１ホールは所定の深さに穿孔され、前記所定の深さは前記プリント回路基板の垂直方向の長さの半分より短い。前記第２直径は前記第１直径より小さく、前記第３直径は前記第２直径より大きく、前記第１直径より小さい。前記第３ホールは、前記プリント回路基板の前記上表面から前記下表面へ穿孔される。
【００１４】
別の例において、前記第２直径は前記第１直径より大きく、前記第３直径は前記第２直径より大きく、前記第１直径より小さい。
【００１５】
さらに別の例において、前記第２直径は前記第１直径より小さく、前記第３ホールの頂部から前記第２ホールの底部までは穿孔されずに残り、前記第３直径は前記第２直径より大きい。
【００１６】
さらに別の例において、前記方法はさらに、電解めっきにより、残っている導電表面に銅を加えるステップを含む。
【００１７】
さらに別の例において、前記第２直径は前記第１直径より小さく、前記第３ホールの頂部から前記第１ホールの底部までは穿孔されずに残り、前記第３直径は前記第２直径より大きい。前記方法はさらに、電解めっきにより、残っている導電表面に銅を加えるステップを含む。
【００１８】
さらに別の例において、前記方法はさらに、前記プリント回路基板に第１導電材料を組み込むステップを含む。
【００１９】
別の態様によると、プリント回路基板にめっきスルーホールを形成する方法が提供される。この方法は、前記プリント回路基板の下表面から、第１直径を有する第１ホールを穿孔するステップと、前記プリント回路基板の上表面から前記第１ホールまで、第２直径を有する第２ホールを穿孔するステップであって、前記上表面は前記下表面の反対側にある、ステップと、前記第１ホールと前記第２ホールを導電材料でめっきするステップと、前記第１ホールと前記第２ホールを通じて第３直径を有する第３ホールを穿孔するステップを含む。前記プリント回路基板には、複数のめっきスルーホールが内部に形成される。
【００２０】
１の例において、前記第２ホールは所定の深さに穿孔され、前記所定の深さは前記プリント回路基板の垂直方向の長さの半分より短い。前記第２直径は前記第１直径より大きく、前記第３直径は前記第２直径より大きく、前記第１直径より小さい。前記第３ホールは、前記プリント回路基板の前記上表面から前記下表面へ穿孔される。
【００２１】
別の例において、前記第２直径は前記第１直径より大きく、前記第３直径は前記第２直径より小さく、前記第１直径より大きい。
【００２２】
さらに別の例において、前記第２直径は前記第１直径より大きく、前記第３ホールの頂部から前記第２ホールの底部までは穿孔されずに残り、前記第３直径は前記第１直径より大きい。
【００２３】
さらに別の例において、前記方法はさらに、電解めっきにより、残っている導電表面に銅を加えるステップを含む。
【００２４】
さらに別の例においては、前記第１ホールが所定の深さに穿孔され、前記所定の深さは前記プリント回路基板の垂直方向の長さの半分より短い。前記方法はさらに前記第３ホールを導電材料によりめっきしてめっきスルーホールを形成するステップを含み、前記第２ホールが第１ホールの頂部まで穿孔され、前記第３直径は前記第１直径および前記第２直径より大きい。
【００２５】
さらに別の例において、第１表面およびその反対側ある第２表面を含むプリント回路基板に、めっきスルーホールを形成する方法が提供される。前記方法は、前記プリント回路基板に第１導電材料を組み込むステップと、前記プリント回路基板の第１表面から第１所定深さまで、第１直径を有する第１ホールを穿孔するステップと、前記第１ホールを通じて第２所定深さまで第２直径を有する第２ホールを穿孔し、前記第１ホールと前記第２ホールを第２導電材料でめっきするステップと、前記第１ホールおよび前記第２ホールを通じて第３直径を有する第３ホールを穿孔するステップを含む。前記プリント回路基板は複数のめっきスルーホールを有し、前記導電材料は銅である。
【００２６】
１の例においては、前記第１表面が上表面であり、前記第２表面が下表面であり、前記第１所定深さが前記上表面から、組み込まれた前記第１導電材料までであり、前記第２所定深さが前記第１表面から前記第２表面までであり、前記第２直径は前記第１直径より小さく、前記第３直径は前記第２直径より大きく、前記第１直径より小さい。
【００２７】
別の例においては、前記第１表面が下表面であり、前記第２表面が上表面であり、前記第１所定深さが前記下表面から、組み込まれた前記第１導電材料に及び、前記第２所定深さが前記第１表面から前記プリント回路基板の前記第１ホールまでであり、前記第２直径は前記第１直径より小さく、前記第３直径は前記第２直径より大きく、前記第１直径より小さい。
【００２８】
さらに別の例においては、前記第１表面が下表面であり、前記第２表面が上表面であり、前記第１所定深さは前記下表面から、組み込まれた前記第１導電材料に及び、前記第２所定深さは前記第１表面から前記プリント回路基板の前記第１ホールまでであり、前記第２直径は前記第１直径より小さく、前記第３直径は前記第１直径より大きく、前記第２直径より小さい。
【００２９】
さらに別の例においては、前記第１表面が下表面であり、前記第２表面が上表面であり、前記第１所定深さが前記下表面から、組み込まれた前記第１導電材料に及び、前記第２所定深さは前記プリント回路基板の前記上表面から、組み込まれた前記第１導電材料に及び、前記第２直径は前記第１直径より小さく、前記第３直径は前記第２直径より小さく、前記第２直径より大きい。
【００３０】
さらに別の例においては、前記方法は、電解めっきにより、残っている導電表面に銅を加えるステップを含む。
【図面の簡単な説明】
【００３１】
【図１】図１Ａ−Ｅは、ＰＣＢ内にバックドリルによりホールを形成する、典型的な工程を示す図である。
【図２】図２Ａ１，２Ａ２および２Ｂ−２Ｄは、一態様による、めっきスルーホール（またはビア）を形成して、プリント回路基板（ＰＣＢ）中の長いスタブを除去するための様々な製造工程を示す図である。
【図３】図３Ａ−３Ｇは、一態様による、めっきスルーホール（またはビア）を形成して、プリント回路基板（ＰＣＢ）中の長いスタブを除去するための様々な製造工程を示す図である。
【図４】図４Ａ−４Ｄは、一態様による、めっきスルーホール（またはビア）を形成して、プリント回路基板中の長いスタブを除去するための様々な製造工程を示す図である。
【図５】図５Ａ−５Ｄは、一態様による、めっきスルーホール（またはビア）を形成して、プリント回路基板中の長いスタブを除去するための様々な製造工程を示す図である。
【図６】図６は、一態様による、めっきスルーホールを形成して、ラミネートＰＣＢ内の長いスタブを除去する方法を示す図である。
【図７】図７は、一態様による、めっきスルーホールを形成して、ラミネートＰＣＢ内の長いスタブを除去する方法を示す図である。
【図８】図８は、一態様による、めっきスルーホールを形成して、ラミネートＰＣＢ内の長いスタブを除去する方法を示す図である。
【図９】図９は、一態様による、めっきスルーホールを形成して、ラミネートＰＣＢ内の長いスタブを除去する方法を示す図である。
【図１０】図１０Ａ−１０Ｇは、一態様による、めっきスルーホール（またはビア）を形成して、プリント回路基板（ＰＣＢ）中の短いスタブを除去するための様々な製造工程を示す図である。
【図１１】図１１Ａ１，１１Ａ２，１１Ｂ−１，１１Ｂ−２，１１Ｃ，１１Ｄは、一態様による、めっきスルーホール（またはビア）を形成して、プリント回路基板（ＰＣＢ）中の短いスタブを除去するための様々な製造工程を示す図である。
【図１２】図１２は、一態様による、ラミネートＰＣＢにめっきスルーホールを形成する方法を示す図である。
【図１３】図１３は、一態様による、ラミネートＰＣＢにめっきスルーホールを形成する方法を示す図である。
【図１４】図１４は、一態様による、ラミネートＰＣＢにめっきスルーホールを形成する方法を示す図である。
【図１５】図１５は、一態様による、ラミネートＰＣＢにめっきスルーホールを形成する方法を示す図である。
【図１６】図１６Ａ−１６Ｈは、一態様による、スタブのないビアを形成するために、ＰＣＢ内で異なる直径を有するドリルと、接続内層トレース（ターゲット層）を有する導電材料が充填されたコアとを用いて、めっきスルーホール（またはビア）を形成するための様々な製造工程を示す図である。
【図１７】図１７Ａ−１７Ｈは、一態様による、スタブのないビアを形成するために、ＰＣＢ内で異なる直径を有するドリルと、接続内層トレース（ターゲット層）を有する導電材料が充填されたコアと、隣接する導電材料が充填されたプリプレグとを用いて、めっきスルーホール（またはビア）を形成するための様々な製造工程を示す図である。
【図１８】図１８Ａ−１８Ｈは、一態様による、スタブのないビアを形成するために、導電材料が充填されたコアの間に、導電材料が充填されたプリプレグと、接続内層トレース（ターゲット層）を有するＰＣＢ内に、異なる直径を有するドリルを用いて、めっきスルーホール（またはビア）を形成するための、様々な製造工程を示す図である。
【図１９】図１９Ａ−１９Ｇは、一態様による、スタブのないビアを形成するために、導電材料が充填されたプリプレグと、固いコアと、接続内層トレース（ターゲット層）を有するＰＣＢ内に、異なる直径を有するドリルを用いて、めっきスルーホール（またはビア）を形成するための様々な製造工程を示す図である。
【図２０】図２０Ａ−２０Ｈは、一態様による、スタブのないビアを形成するために、導電材料が充填されたコアの間の導電材料が充填されたプリプレグと、固いコアと、接続内層トレース（ターゲット層）を有するＰＣＢ内に、異なる直径を有するドリルを用いて、めっきスルーホール（またはビア）を形成するための、様々な製造工程を示す図である。
【図２１】図２１Ａ−２１Ｈは、一態様による、スタブのないビアを形成するために、ＰＣＢ内で異なる直径を有するドリルと、接続内層トレース（ターゲット層）を有する導電材料が充填された複数のコアと、隣接する導電材料が充填されたプリプレグを用いて、めっきスルーホール（またはビア）を形成するための、様々な製造工程を示す図である。
【図２２】図２２Ａ−２２Ｇは、一態様による、プリント回路基板（ＰＣＢ）中に、高アスペクト比を有するめっきスルーホール（またはビア）を形成するための、様々な製造工程を示す図である。
【図２３】図２３は、一態様による、ＰＣＢ中に、高アスペクト比を有するめっきスルーホールを形成するための様々な製造工程を示す図である。
【図２４】図２４Ａ−２４Ｄは、一態様による、プリント回路基板中に、高アスペクト比を有するめっきスルーホールを形成するための様々な製造工程を示す図である。
【発明を実施するための形態】
【００３２】
本開示は、多層プリント回路基板にめっきスルーホールを形成するための方法を提供するが、本開示はＰＣＢへの利用のみに限定しない。多層ＰＣＢは、パッケージ基板、マザーボード、ラインカード、パドルカード、バックプレーン、ミッドプレーン、フレックスまたはリジッドフレックス回路であってもよい。ビア構造は、電気信号を１の導電層から別の導電層へと伝達するために用いられる、めっきスルーホール（ＰＴＨ）であってもよい。めっきビア構造は１の電気部品を、ＰＣＢ上の他の電気部品と電気的に接続するための、部品取り付け孔であってもよい。
【００３３】
「長いスタブの除去」
図２Ａ１，２Ａ２および２Ｂ−２Ｄは、一態様による、めっきスルーホール（またはビア）を形成して、プリント回路基板（ＰＣＢ）中の長いスタブを除去するための様々な製造工程を示す図である。以下に説明のように、最終ドリル方向がめっきされた角部の先端の剥離を防ぐ。
【００３４】
ＰＣＢ２００中で、ＰＴＨを通じて信号が伝達される位置、または第１層２０２が第２層２０４と接続される位置は、ターゲット層（Ｔ）として表せる。一態様において、第１層２０２は、長いドリルを用いて穿孔されたホール２０６を含み、第２層２０４は、短いドリルを用いて穿孔された上部ホール２０３を有していてもよい。長いドリルは、第１層２０２の底からめっきされる前のターゲット層Ｔまでの距離より短い、またはこれと等しい長さを有する。
【００３５】
関連するＰＣＢ層への穿孔精度は、穿孔深さに左右されることから、深さの浅いホールを穿孔することで、より深い穴を穿孔したときと比較して、精度がよくなる。図２Ａ−１に示されているように、上部ホール２０３は短いドリルを用いて形成され、上部ホールの底部２０３ａは直径ｄ１と、ターゲット層Ｔの下となるよう、深さＬ１とを有する。言い換えると、短いドリルは、第２層２０４から下方向に穿孔する時、ターゲット層Ｔを貫通する。
【００３６】
次に、図２Ｂに示されているように、上部ホール２０３まで、そしてこれを貫通して下部ホール２０６を穿孔し、ＰＣＢを完全に貫通するホールを形成するために長いドリルを用いても、ホール２０３から下方向に、ＰＣＢの反対側の表面へ長いドリルで穿孔してもよい。下部ホール２０６は直径ｄ２、長さＬ２を有し、ｄ２はｄ１より小さく、Ｌ２はＬ１より大きい。
【００３７】
選択的に、図２Ａ−２に示されているように、下部ホール２０６は、長いドリルを用いて、ターゲット層Ｔまで先に穿孔されてもよい。次に、下部ホール２０６とターゲット層Ｔで、あるいはターゲット層の下で連結するように上部ホール２０３を穿孔するために、短いドリルを用いてもよい（図２Ｂ参照）。
【００３８】
デュアル直径のホール（つまり直径ｄ１を有する上部ホール２０３および直径ｄ２を有する下部ホール２０６）が形成された後、デュアル直径のホールは次に導電材料２０７によりめっきされる（図２Ｃ参照）。次に、上部ホール２０３から下へ、下部ホール２０６上の導電材料を穿孔することで、めっき導電材料を下部ホール２０６の表面から除去するために、直径ｄ３を有する中ドリルを用いてもよく、ここでｄ３はｄ２より大きいがｄ１より小さい。
【００３９】
図３Ａ−３Ｇを参照すると、一態様による、プリント回路基板（ＰＣＢ）３０１中に、めっきスルーホール（またはビア）３００（図３Ｇ）を形成するための様々な製造工程が示されている。ＰＣＢ３０１は上表面３０１ａおよび、これと反対側の下表面３０１ｂを有する。スルーホール３００は上部導電部分３０２および下部非導電部分３０４を有する。
【００４０】
３つの穿孔工程がめっきスルーホール３００を形成するために用いられる。第１工程では、第１直径ｄ１を有する第１ドリル３０８を用いて、ＰＣＢの上表面３０１ａから、第１ホール３０６が穿孔される。第１ホール３０６は所定の深さ、例えばＰＣＢ３０１中のターゲット層Ｔをちょうど超えたところまで穿孔される（図３Ａおよび３Ｂ参照）。
【００４１】
次に、第２直径ｄ２を有する第２ドリル３１２を用いて、第２ホール３１０が穿孔され、ここでｄ２はｄ１より小さい（図３Ｃおよび３Ｄ参照）。その後、ホール３０６および３１０の内表面は導電材料によりめっき３１１される（図３Ｅおよび３Ｆ参照）。
【００４２】
図３Ｆを参照すると、第１および第２ホール３０６，３１０がめっき３１１された後、第３直径ｄ３を有する第３ドリル３１４が、第１および第２ホール３０６，３１０を通る（穿孔する）。第３直径ｄ３は第２直径ｄ２より大きいが、第１直径ｄ１より小さい。第３ドリル３１４は第２ホール３１０より大きい直径であるが、第１ホール３０６より小さい直径を有するため、第１ホール３０６の導電材料３１１はそのまま残されるが、第２ホール３１０の導電材料は除去される。つまりスタブ領域が除去される。結果として、スルーホール３００は、図３Ｇに示されるように、上部導電部分３０２と下部非導電部分３０４を有する。
【００４３】
選択的に、上述の第１及び第２穿孔工程の順序は変更されてもよい。第１工程において、第１直径ｄ１を有する第１ドリル３１２を用いて、ＰＣＢの下表面３０１ｂから、第１ホール３１０が穿孔される。第１ホール３１０は、図２Ａ−２に示されているように、所定の深さ、例えばＰＣＢ３０１中のターゲット層の手前、またはＰＣＢ３０１を完全に貫通して穿孔されてもよい。
【００４４】
次に、第２直径ｄ２を有する第２ドリル３０８を用いて、ＰＣＢの上表面３０１ａから、第２ホール３０６が穿孔され、ここでｄ２はｄ１より大きい（図２Ｂ参照）。その後、ホール３０６，３１０の内表面は導電材料によりめっき３１１される（図３Ｅおよび３Ｆ参照）。
【００４５】
図３Ｆを参照すると、第１および第２ホール３０６，３１０がめっき３１１された後、第３直径ｄ３を有する第３ドリル３１４が、第１および第２ホール３０６，３１０を通る（穿孔する）。第３直径は第２直径ｄ２より大きいが、第１直径ｄ１より小さい。第３ドリル３１４は第２ホール３１０より大きい直径であるが、第１ホール３０６より小さい直径を有するため、第１ホール３０６の導電材料３１１はそのまま残されるが、第２ホール３１０の導電材料は除去される。つまりスタブ領域が除去される。結果として、スルーホール３００は、図３Ｇに示されるように、上部導電部分３０２と下部非導電部分３０４を有する。
【００４６】
図４Ａ−４Ｄは、一態様による、めっきスルーホール（またはビア）を形成して、プリント回路基板中の長いスタブを除去するための様々な製造工程を示す図である。ＰＣＢ４００中において、信号がＰＴＨを通過する位置、または第１層４０２が第２層４０４と接続される位置は、ターゲット層（Ｔ）として表せる。一態様において、第１層４０２は、第１層および第２層４０２，４０４を貫通して穿孔される、直径ｄ１を有する第１ホール４０６と、ボード４００の上表面からターゲット導電層Ｔのやや下まで穿孔される、直径ｄ２を有する第２ホール４０８とを含んでもよく、ここでｄ２はｄ１よりも大きい。無電解銅めっきなどの、シード導電材料４１０が、第１ホール４０６および第２ホール４０８に施される。ｄ１より大きいがｄ２より小さい直径ｄ３を有する第３ホール４１２が、ターゲット層Ｔのやや下までバックドリルで形成される。ｄ３がｄ１より大きいため、第２ホール４０８中のシード導電材料４１０は、第３ホール４１２を穿孔する際に除去される。次に電解めっき４１４が第２ホール４０８に施される。
【００４７】
図５Ａ−５Ｄは、一態様による、めっきスルーホール（またはビア）を形成して、プリント回路基板中の長いスタブを除去するための様々な製造工程を示す図である。ＰＣＢ５００中で、信号がＰＴＨを通過する位置、または第１層５０２が第２層５０４と接続される位置は、ターゲット導電層（Ｔ）として表せる。一態様において、第１層５０２は、第１層および第２層５０２，５０４を貫通して穿孔される、直径ｄ１を有する第１ホール５０６を有する。その後、無電解銅めっきなどのシード導電材料５０８が第１ホール５０６に施される。次に、直径ｄ２を有する第２ホール５１０が、ターゲット導電層Ｔのやや下までバックドリルで穿孔され、ここでｄ２はｄ１よりも大きい。第２ホール５１０をバックドリルで穿孔した後、電解めっき５１２が第１ホール５０６に施される。
【００４８】
図６は、一態様による、めっきスルーホールを形成して、ラミネートＰＣＢ内の長いスタブを除去する方法を示す。この方法において、第１直径を有する第１ドリルを用いて、ＰＣＢの上表面から、プリント回路基板中の所定の深さまで、第１直径を有する第１ホールが穿孔される（６０２）。所定の深さは例えば、ＰＣＢの半分の深さまでであってもよい。次に、第２直径を有する第２ホールが、ＰＣＢの残りの部分を通じてＰＣＢの下表面まで穿孔され（６０４）、スルーホールが作製または形成される。第２直径は第１直径より小さくてもよい。次に、第１ホールおよび第２ホールが導電材料によりめっきされる（６０６）。次に、第３直径を有する第３ホールが、上表面から第１ホールおよび第２ホールを通じてＰＣＢの下表面へと穿孔され、第３直径は第２直径より大きく、第１直径より小さい（６０８）。第３直径が第２直径より大きく、第１直径より小さいため、第３ホールが穿孔されるとき、第２ホールの内表面からめっき材料が除去される。つまり、スタブが除去できる。結果として、上部導電部分と下部非導電部分を有するスルーホールが形成される。
【００４９】
別の態様において、図７は、一態様による、めっきスルーホールを形成して、ラミネートＰＣＢ内の長いスタブを除去する方法を示す図である。この方法において、第１直径を有する第１ホールが、ＰＣＢの下表面から、プリント回路基板中の所定の深さまで、第１直径を有する第１ドリルで穿孔される（７０２）。例えば、所定の深さはＰＣＢ内の半分までであってもよい。次に、ＰＣＢの上表面を通じてＰＣＢの第１ホールへ、第２直径を有する第２ホールが穿孔される（７０４）。第１直径は第２直径より小さい。次に、第１ホールと第２ホールは導電材料によりめっきされる（７０６）。次に、第３直径を有する第３ホールが、上表面から、第１ホールと第２ホールを貫通して、ＰＣＢの下表面まで穿孔され、第３直径は第２直径より小さく、第１直径より大きい（７０８）。第３直径が第２直径より小さく、第１直径より大きいため、第３ホールが穿孔されると、第１ホールの内表面からめっき材料が除去される。つまり、スタブが除去できる。結果として、上部導電部分と下部非導電部分を有するスルーホールが形成される。
【００５０】
さらなる別の態様において、図８は、一態様による、めっきスルーホールを形成して、ラミネートＰＣＢ内の長いスタブを除去する方法を示す図である。第１直径を有する第１ホールが、ＰＣＢの上表面から、プリント回路基板中の所定の深さまで、第１直径を有する第１ドリルで穿孔される（８０２）。例えば、所定の深さはＰＣＢの半分までであってもよい。次に、第１ホールを通じてＰＣＢの下表面へ、第２直径を有する第２ホールが穿孔される（８０４）。第２直径は第１直径より小さい。次に、第１ホールと第２ホールは、無電解触媒めっきや無電解銅などの、薄い導電材料によりめっきされる（８０６）。次に、第３直径を有する第３ホールが、ＰＣＢの第１ホールと第２ホールを貫通して穿孔され、第３直径は第２直径より大きく、第１直径より小さい（８０８）。その後、例えば銅などの導電材が、電解めっきにより残りの導電領域に添加される（８１０）。第３直径は第２直径より大きく、第１直径より小さいため、第３ホールは導電材料がめっきされることを防ぎ、電解めっきのために、第１ホールの内表面から薄いベース導電材を除去する。つまりスタブを防ぐことができる。結果として、上部導電部分と下部非導電部分を有するスルーホールが形成される。
【００５１】
さらなる別の態様において、図９は、一態様による、めっきスルーホールを形成して、ラミネートＰＣＢ内の長いスタブを除去する方法を示す図である。この方法において、第１直径を有する第１ホールが、ＰＣＢの下表面から、プリント回路基板中の所定の深さまで、第１直径を有する第１ドリルで穿孔される（９０２）。例えば、所定の深さはＰＣＢの半分までであってもよい。次に、ＰＣＢの上表面を通じてＰＣＢの第１ホールへ、第２直径を有する第２ホールが穿孔される（９０４）。第２直径は第１直径より大きい。次に、第１ホールと第２ホールは、無電解触媒めっきや無電解銅などの、薄い導電材料によりめっきされる（９０６）。次に、第３直径を有する第３ホールが、ＰＣＢの第１ホールと第２ホールを貫通して穿孔され、第３直径は第２直径より大きく、第１直径より小さい（９０８）。その後、例えば銅などの導電材が、電解めっきにより残りの導電領域に添加される（９１０）。第３直径は第１直径より大きく、第２直径より小さいため、第３ホールは導電材料がめっきされることを防ぎ、電解めっきのために、第１ホールの内表面から薄いベース導電材を除去する。つまりスタブ生成を防ぐことができる。結果として、上部導電部分と下部非導電部分を有するスルーホールが形成される。
【００５２】
「短いスタブの除去」
図１０Ａ−１０Ｇを参照すると、ラミネートプリント回路基板（ＰＣＢ）１００１中の、めっきスルーホール（またはビア）１０００の形成のための様々な製造工程が示されている。ＰＣＢ１００１は上表面１００１ａおよび１００１ｂを有する。スルーホール１０００は上部導電部分１００２と下部非導電部分１００４を有する。
【００５３】
以下に説明されるように、３つの穿孔工程がめっきスルーホールを形成するために用いられる。第１工程では、第１直径ｄ１を有する第１ドリル１００８を用いて、ＰＣＢの下表面１００１ｂから所定の深さまで、第１ホール１００６が穿孔される。第１ホール１００６は、例えばＰＣＢ１００１中のターゲット層をちょうど超えたところまで穿孔される。（図１０Ａおよび１０Ｂ参照）
【００５４】
次に、第２直径ｄ２を有する第２ドリル１０１２を用いて、上表面１００１ａから第１ホール１００６の頂部まで、第２ホール１０１０が穿孔され、ここでｄ２はｄ１より大きい（図１０Ｃおよび１０Ｄ参照）。その後、ホール１００６および１０１０の内表面は導電材料１０１３によりめっきされる（図１０Ｅおよび１０Ｆ参照）。
【００５５】
図１０Ｆを参照すると、第１および第２ホール１００６，１０１０がめっき１０１１された後、第３直径ｄ３を有する第３ドリル１０１４が、第１および第２ホール１００６，１０１０を通過（穿孔）する。第３直径は第１直径ｄ１より大きい。第３ドリル１０１４は第１ホール１００６より大きい直径であるが、第２ホール１０１０より小さい直径を有するため、第２ホール１０１０の導電材料はそのまま残されるが、第１ホール１００６上の導電材料のほとんどは除去され、つまりスタブ領域が除去される。図１０Ｇに示されるように、第３ドリル１０１４はめっきされた第１ホール１００６を完全に貫通して穿孔しなくてもよく、第１ホール１００６の内表面上に導電材料のわずかな部分、または小さなスタブ１０１６を残してもよい。小さなスタブ１０１６が残ってもよいのは、ＰＣＢの下表面１００１ｂから上方向に穿孔する際、ドリルビットには圧力がなく、変動および銅の剥離が生じるためである。また、短いドリルは、長いドリルと比較してより高い深さ精度を有するため、スタブ長さを短いドリルを用いてコントロールすることで、長いドリルを用いた場合と比較して、より短いスタブ長さを提供しうる。たとえば、この工程は、第２ドリルでスタブ長さをコントロールしている図２および図３のように、第３ドリルが上部ホール１０１０から下部ホール１００６へと穿孔された際、より短いスタブ長さを提供しうる。結果として、スルーホール１０００は、図１０Ｇに示されているように、上部導電部分１００２と下部非導電部分１００４と、小さなスタブ１０１６を有する（図１０Ｇ）。
【００５６】
選択的に、第１工程において、第１ホール１０１０が穿孔されてもよく、つまりＰＣＢの上表面１００１ａから、第１直径ｄ１を有する第１ドリル１０１２を用いて、所定の深さに穿孔される。第１ホール１０１０は、ＰＣＢ１００１中のターゲット層のちょうど手前まで穿孔されてもよい。次に、第２直径ｄ２を有する第２ドリル１００８を用いて、下表面１００１ｂから第１ホール１０１０の底部へと、第２ホール１００６が穿孔され、ここでｄ２はｄ１より小さい（図１０Ｄ参照）。その後、ホール１００６および１０１０の内表面は次に導電材料によりめっきされる（図１０Ｅおよび１０Ｆ）。
【００５７】
図１０Ｆを参照すると、第１および第２ホール１０１０，１００６がめっき１０１１された後、第３直径ｄ３を有する第３ドリル１０１４が、第１および第２ホール１００６，１０１０を通過（穿孔）する。第３直径は第２直径ｄ２より大きい。第３ドリル１０１４は、第２ホール１００６より大きい直径であるが、ホール１０１０より小さい直径を有するため、第１ホール１０１０の導電材料はそのまま残されるが、第２ホール１００６上の導電材料のほとんどは除去され、つまりスタブ領域が除去される。図１０Ｇに示されるように、第３ドリル１０１４はめっきされた第１ホール１００６を完全に貫通して穿孔を行わなくてもよく、第２ホール１００６の内表面上のめっきレジストのわずかな部分、または小さなスタブ１０１６を残してもよい。小さなスタブ１０１６が残ってもよいのは、ＰＣＢの下表面１００１ｂから上方向に穿孔する際、ドリルビットには圧力がなく、変動および銅の剥離が生じるためである。また、短いドリルは、長いドリルと比較してより高い深さ精度を有するため、スタブ長さを短いドリルを用いてコントロールすることで、長いドリルを用いた場合と比較して、より短いスタブ長さを提供しうる。たとえば、この工程は、長い第２ドリルでスタブ長さをコントロールしている図２および図３のように、第３ドリルを用いて、第２（または上部）ホール１０１０から第１（または底部）ホール１００６へと穿孔する場合と比べて、より短いスタブを提供する。結果として、スルーホール１０００は、図１０Ｇに示されているように、上部導電部分１００２と下部非導電部分１００４と、小さなスタブ１０１６を有する（図１０Ｇ）。
【００５８】
図１１Ａ１，１１Ａ２，１１Ｂ−１１Ｇは、一態様による、めっきスルーホール（またはビア）１１００を形成して、プリント回路基板（ＰＣＢ）１１０１中の短いスタブを除去するための様々な製造工程を示す図である。プリント回路基板は上表面１１０１ａおよびこれと反対側の下表面１１０１ｂを有する。
【００５９】
ＰＣＢ１１００中で、信号がＰＴＨを通過する位置、または第１層１１０２が第２層１１０４と接続される位置は、ターゲット導電層（Ｔ）として表せる。一態様において、第１層１１０２は、長いドリルを用いて穿孔された上部ホール１１０８を含んでもよく、第２層１１０４は、短いドリルを用いて穿孔された下部ホール１１０６を含んでもよい。長いドリルは、第１層１１０２の底からめっきされる前のターゲット層Ｔまでの距離より短い、または等しい長さを有する。
【００６０】
図１１Ａ−１に示されているように、下部ホール１１０６は、直径ｄ１を有する短いドリルを用いて、下部ホール１１０６の頂部がターゲット層Ｔのやや上となるように形成されてもよい。言い換えると、短いドリルは、第１層１１０４から上方向に穿孔していく際に、ターゲット層Ｔを貫通する。次に、直径ｄ２を有する長いドリルを用いて、上表面１１０１ａから下部ホール１１０６の頂部まで、上部ホール１００８を穿孔してもよく、ここでｄ２はｄ１より大きい（図１１Ｂ−１参照）。次に、上部および下部ホール１１０８および１１０６の内表面は、導電材料によりめっき１１１２される（図１１Ｃ）。
【００６１】
上部および下部ホール１１０８および１１０６がめっき１１１２された後、ｄ１より大きいがｄ２より小さい直径ｄ３を有する第３ホール１１１４が、ターゲット層Ｔの少し下までバックドリルされる。ｄ３はｄ１より大きいため、上部ホール１１０８の導電材料１１１２はそのまま残されるが、下部ホール１１０６上の導電材料のほとんどは除去され、つまりスタブ領域が除去される。図１１Ｄに示されるように、第３ホール１１１４はめっきされた下部ホール１１０６を完全に貫通して穿孔を行わなくてもよく、第１ホール１１０６の内表面上のめっきレジストのわずかな部分、または小さなスタブ１１１６を残してもよい。小さなスタブ１１１６が残ってもよいのは、ＰＣＢの下表面１１０１ｂから上方向に穿孔する際、ドリルビットには圧力がなく、変動および銅の剥離が生じるためである。また、短いドリルは、長いドリルと比較してより高い深さ精度を有するため、スタブ長さを短いドリルを用いてコントロールすることで、長いドリルを用いた場合と比較して、より短いスタブ長さを提供しうる。たとえば、この工程は、長い第２ドリルでスタブ長さがコントロールされる図２および図３のように、第３ドリルを用いて、上部ホール１１０８から下部ホール１１０６へと穿孔する場合と比べて、より短いスタブを提供する。結果として、スルーホール１１００は、図１１Ｄに示されているように、上部導電部分と下部非導電部分と、小さなスタブ１１１６を有する。
【００６２】
選択的に、図１１Ａ−２に示されているように、長いドリルを用いて、最初にターゲット層Ｔまで、上部ホール１１０８を穿孔してもよい。次に、上部ホール１１０８を、このホールがターゲット層Ｔで、またはこの層の下で、下部ホール１１０６と接続するように穿孔するために、短いドリルを用いてもよい。次に、直径ｄ２を有する短いドリルを用いて、下表面１１０１ｂから下部ホール１１０６の底まで、下部ホール１１０６を穿孔してもよく、ここでｄ２はｄ１より小さい（図１２−Ｂ参照）。次に、上部および下部ホール１１０８および１１０６の内表面は、導電材料によりめっき１１１２される（図１１Ｃ）。
【００６３】
上部および下部ホール１１０８および１１０６がめっき１１１２された後、ｄ１より大きいがｄ２より小さい直径ｄ３を有する第３ホール１１１４が、ターゲット層Ｔの少し下までバックドリルされる。ｄ３はｄ１より大きいため、上部ホール１１０８の導電材料１１１２はそのまま残されるが、下部ホール１１０６上の導電材料のほとんどは除去され、つまりスタブ領域が除去される。図１１Ｄに示されるように、第３ホール１１１４はめっきされた下部ホール１１０６を貫通して穿孔を行わなくてもよく、第１ホール１１０６の内表面上のめっきレジストのわずかな部分、または小さなスタブ１１１６を残してもよい。小さなスタブ１１１６が残ってもよいのは、ＰＣＢの下表面１１０１ｂから上方向に穿孔する際、ドリルビットには圧力がなく、変動および銅の剥離が生じるためである。また、短いドリルは、長いドリルと比較してより高い深さ精度を有するため、スタブ長さを短いドリルを用いてコントロールすることで、長いドリルを用いた場合と比較して、より短いスタブ長さを提供しうる。たとえば、この工程は、長い第２ドリルでスタブ長さがコントロールされる図２および図３のように、第３ドリルを用いて、上部ホール１１０８から下部ホール１１０６へと穿孔する場合と比べて、より短いスタブを提供する。結果として、スルーホール１１００は、図１１Ｄに示されているように、上部導電部分と下部非導電部分と、小さなスタブ１１１６を有する。
【００６４】
図１２は、一態様による、ラミネートＰＣＢにめっきスルーホールを形成する方法を示す図である。この方法において、第１直径を有する第１ホールが、ＰＣＢの下表面から、所定の深さまで、第１直径を有する第１ドリルで穿孔される（１２０２）。例えば、所定の深さはＰＣＢ内の半分までであってもよい。次に、ＰＣＢの上表面から第１ホールの頂部へ、第２直径を有する第２ドリルで、第２ホールが穿孔され、第２直径は第１直径より大きい（１２０４）。次に、第１ホールと第２ホールは導電材料によりめっきされる（１２０６）。次に、第３直径を有する第３ホールが、ＰＣＢの下表面から、第１ホールまで第３ドリルにより穿孔され、第３直径は第１直径より大きい（１２０８）。第３直径が第１直径より大きく、第２直径より小さいため、第３ホールが穿孔されると、第１ホールの内表面からめっき材料が除去される。つまり、スタブが除去できる。結果として、上部導電部分と下部非導電部分を有するスルーホールが形成される。
【００６５】
別の態様において、図１３に示されているように、第１直径を有する第１ドリルを用いて、ＰＣＢの上表面から所定の深さまで、第１直径を有する第１ホールが穿孔される（１３０２）。例えば、所定の深さはＰＣＢ内の半分までであってもよい。次に、第２直径を有する第２ドリルを用いて、ＰＣＢの第１ホールを通じて、第１ホールの底まで第２ホールが穿孔され、ここで第２直径は第１直径より小さい（１３０４）。次に、第１ホールおよび第２ホールは導電材料によりめっきされる（１３０６）。次に、第３ドリルを用いて、ＰＣＢの下表面から第１ホールへ、第３直径を有する第３ホールが穿孔され、第３直径は第２直径より大きい（１３０８）。第３直径が第２直径より大きいため、第３ホールが穿孔されると、第２ホールの内表面からめっき材料が除去される。つまり、スタブが除去される。結果として、上部導電部分と下部非導電部分を有するスルーホールが形成される。
【００６６】
別の態様において、図１４に示されているように、第１直径を有する第１ドリルを用いて、ＰＣＢの下表面から所定の深さまで、第１ホールが穿孔される（１４０２）。例えば、所定の深さはＰＣＢ内の半分までであってもよい。次に、第２直径を有する第２ドリルを用いて、ＰＣＢ上表面から、第１ホールの頂部または上端まで、第２ホールが穿孔され、ここで第２直径は第１直径より大きい（１４０４）。次に、第１ホールおよび第２ホールは、無電解めっき触媒や、無電解銅などの、薄い導電材料によりめっきされる（１４０６）。次に、第３ドリルを用いて、ＰＣＢの下表面から第１ホールへ、第３直径を有する第３ホールが穿孔され、ここで第３直径は第１直径より大きい（１４０８）。その後、電解めっきにより、銅などの導電材料を残りの導電領域に添加する（１４１０）。第３直径が第１直径より大きいため、第３ホールが穿孔されると、第１ホールの内表面からめっき材料が除去される。つまり、スタブが除去される。結果として、上部導電部分と下部非導電部分を有するスルーホールが形成される。
【００６７】
別の態様において、図１５に示されているように、第１直径を有する第１ドリルを用いて、ＰＣＢの上表面から所定の深さまで、第１ホールが穿孔される（１５０２）。例えば、所定の深さはＰＣＢ内の半分までであってもよい。次に、第２直径を有する第２ドリルを用いて、第１ホールを通じて、第１ホールの底部まで第２ホールが穿孔され、ここで第２直径は第１直径より小さい（１５０４）。次に、第１ホールおよび第２ホールは、無電解めっき触媒や、無電解銅などの、薄い導電材料によりめっきされる（１５０６）。次に、第３ドリルを用いて、ＰＣＢの下表面から第１ホールへ、第３直径を有する第３ホールが穿孔され、ここで第３直径は第２直径より大きい（１５０８）。その後、電解めっきにより、銅などの導電材料を残りの導電領域に添加する（１５１０）。第３直径が第１直径より大きく、第２直径より小さいため、第３ホールが穿孔されると、第２ホールの内表面からめっき材料が除去される。つまり、スタブが除去される。結果として、上部導電部分と下部非導電部分を有するスルーホールが形成される。
【００６８】
「スタブのないビアの形成」
別の態様において、本明細書は、スタブのないビアを形成するために、ＰＣＢ内で異なる直径のドリルと、接続内層トレース（ターゲット層）を有する、導電材料が充填されたコアとを用いる方法を提供する。図１６Ａ−１６Ｈは、一態様による、スタブのないビアを形成するために、ＰＣＢ内で異なる直径を有するドリルと、接続内層トレース（ターゲット層）を有する導電材料が充填されたコアとを用いて、めっきスルーホール（またはビア）を形成するための様々な製造工程を示す図である。
【００６９】
この方法において、ＰＣＢ１６００内の組み込まれた導電材料を貫通して、ＰＣＢ１６００の上表面１６００ａおよび下表面１６００ｂを貫通して穿孔するために、４つの異なるドリルサイズが用いられてもよい。先ず、コア１６０４に直径ｄ１を有する第１ホール１６０２が穿孔され（図１６Ａ−１６Ｄ参照）、例えば導電性ペーストや銅めっきなどの導電材料１６０６で充填される。次に、ラミネート後に第２ホール１６０８が、直径ｄ２をもって、組み込まれた導電材料１６０６に到達するまで穿孔され、ここで第２ホール１６０８は第１ホール１６０２より大きい。次に、直径ｄ３を有する第３ホール１６１０が、第２ホール１６０８を通じて穿孔され、ここで直径ｄ３はｄ１およびｄ２より小さい。次に、第２および第３ホール１６０８，１６１０は、銅などの導電材料１６１２によりめっきされる。次に、第２ホール１６０８を通じて穿孔し、直径ｄ４を有する第４ホール１６１４を形成することで、第３ホール１６１０の表面からめっき導電材料が除去され、ここでｄ４はｄ３より大きく、ｄ１およびｄ２より小さい（図１６Ｅ−１６Ｈ参照）。
【００７０】
別の態様において、本明細書は、ＰＣＢ内で異なる直径を有するドリルと、接続内層トレース（ターゲット層）を有する、導電材料が充填されたコアと、隣接する導電材料が充填されたプリプレグとを用いて、スタブのないビアを形成するための方法を提供する。図１７Ａ−１７Ｈは、一態様による、スタブのないビアを形成するために、ＰＣＢ内で異なる直径を有するドリルと、接続内層トレース（ターゲット層）を有する導電材料が充填されたコアと、隣接する導電材料が充填されたプリプレグとを用いて、めっきスルーホール（またはビア）を形成するための様々な製造工程を示す図である。
【００７１】
この方法において、ＰＣＢ１７００内の組み込まれた導電材料を貫通して、ＰＣＢ１７００の上表面１７００ａおよび下表面１７００ｂを貫通して穿孔するために、４つの異なるドリルサイズが用いられてもよい。先ず、コア１７０４およびプリプレグ１７０６に直径ｄ１を有する第１ホール１７０２が穿孔され、例えば導電性ペーストや銅めっきなどの導電材料１７０８で充填される。次に、ラミネート後に第２ホール１７１０が、直径ｄ２をもって、組み込まれた導電材料１７０８に到達するまで穿孔され、ここで第２ホール１７１０は第１ホール１７０２より大きい。次に、直径ｄ３を有し、第２ホール１７１０より小さい第３ホール１７１２が、第２ホール１７１０を通じて穿孔され、ここで直径ｄ３はｄ１およびｄ２より小さい。次に、第２ホール１７１０および第３ホール１７１２は、銅などの導電材料１７１４によりめっきされる。次に、第２ホール１７１０を通じて穿孔し、直径ｄ４を有する第４ホール１７１６を形成することで、第３ホール１７１２の表面からめっき導電材料が除去され、ここでｄ４はｄ３より大きく、ｄ１およびｄ２より小さい（図１７Ｅ−１７Ｈ参照）。
【００７２】
別の態様において、本明細書は、ＰＣＢ内で異なる直径を有するドリルと、接続内層トレース（ターゲット層）を有する、導電材料が充填された複数のコアと、隣接する導電材料が充填されたプリプレグとを用いて、スタブのないビアを形成するための方法を提供する。図１８Ａ−１８Ｈは、一態様による、スタブのないビアを形成するために、導電材料が充填されたコアの間に、導電材料が充填されたプリプレグと、接続内層トレース（ターゲット層）を有するＰＣＢ内に、異なる直径を有するドリルを用いて、めっきスルーホール（またはビア）を形成するための様々な製造工程を示す図である。
【００７３】
この方法において、ＰＣＢ１８００内の組み込まれた導電材料を貫通して、ＰＣＢ１８００の上表面１８００ａおよび下表面１８００ｂを貫通して穿孔するために、３つの異なるドリルサイズが用いられてもよい。先ず、コア１８０４およびプリプレグ１８０６に直径ｄ１を有する第１ホール１８０２が穿孔され、例えば導電性ペーストや銅めっきなどの導電材料１８０８で充填される。次に、ラミネート後に第２ホール１８１０が、直径ｄ２をもって、組み込まれた導電材料１８０８に到達するまで穿孔される。次に、直径ｄ３を有する第３ホール１８１２が、第２ホール１８１０を通じて穿孔され、ここで直径ｄ３はｄ１およびｄ２より小さい。次に、第２および第３ホール１８１０，１８１２は、銅などの導電材料１８１４によりめっきされる。次に、第２ホール１８１０を通じて下へ穿孔し、直径ｄ４を有する第４ホール１８１６を形成することで、第３ホール１８１２の表面からめっき導電材料が除去され、ここでｄ４はｄ３より大きく、ｄ１およびｄ２より小さい。（図１８Ｅ−１８Ｈ参照）。
【００７４】
図１９Ａ−１９Ｇは、一態様による、スタブのないビアを形成するために、導電材料が充填されたプリプレグと、固いコアと、接続内層トレース（ターゲット層）を有するＰＣＢ内に、異なる直径を有するドリルを用いて、めっきスルーホール（またはビア）を形成するための様々な製造工程を示す図である。
【００７５】
この方法において、ＰＣＢ１９００内の組み込まれた導電材料を貫通して、ＰＣＢ１９００の上表面および下表面を貫通して穿孔するために、４つの異なるドリルサイズが用いられる。直径ｄ１を有する第１ホール１９０２が、プリプレグ１９０６に穿孔され、導電性ペーストなどの導電材料１９０８で充填される。
【００７６】
次に、ラミネート後に第２ホール１９１０が、直径ｄ２をもって、組み込まれた導電材料１９０８の上面に到達するまで穿孔される。次に、直径ｄ３を有する第３ホール１９１２が穿孔され、ここで直径ｄ３はｄ１およびｄ２より小さい。次に、第２ホール１９１０および第３ホール１９１２は、銅などの導電材料１９１４によりめっきされる。その後、第３ホール１９１２の内表面から導電材料を除去するために、第３ホール１９１２はバックドリルされ、直径ｄ４を有する第４ホールが形成され、ここでｄ４はｄ３より大きく、ｄ１より小さい（図１９Ｅ−１９Ｇ参照）。
【００７７】
図２０Ａ−２０Ｈは、一態様による、スタブのないビアを形成するために、導電材料が充填されたコア２００６と中空ではないコア２００８との間の導電材料が充填されたプリプレグ２００４と、接続内層トレース（ターゲット層）とを有するＰＣＢ内に、異なる直径を有するドリルを用いて、めっきスルーホール（またはビア）を形成するための様々な製造工程を示す図である。
【００７８】
この方法において、ＰＣＢ２０００の上表面および下表面を貫通して穿孔し、ＰＣＢ２０００に組み込まれた導電材料を貫通するため、５つの異なる大きさのドリルが用いられる。それぞれ直径ｄ１，ｄ２を有する第１ホール２００２および第２ホール２００３が、プリプレグ２００４とコア２００６に穿孔され（図２０Ａ）、導電性ペーストや銅めっきなど導電材料２０１０で充填され、コア２００６上に内層回路が形成される（図２０Ｂ）。その後、コアおよびプリプレグ内の積層導電性ペーストを揃え、ＰＣＢ２０００を形成するために、コアとプリプレグはラミネートされる（図２０Ｄ）。
【００７９】
次に、ラミネート後に、導電材料２０１０の上面に到達するまで、直径ｄ３を有する第３ホール２０１２が穿孔される。次に、直径ｄ４を有する第４ホール２０１４が穿孔され、ここでｄ４はｄ３より小さい。次に、第３ホール２０１２と第４ホール２０１４は、銅などの導電材料２０１６でめっきされる。次に、導電材料を除去するために、第４ホール２０１４はバックドリルされ、直径ｄ５を有する第５ホールが形成され、ここでｄ５はｄ４より大きく、ｄ３より小さい（図２０Ｅ−２０Ｈ参照）。選択的に、第５ドリルは、導電性シード処理の後、電解めっきの前に施されてもよい。
【００８０】
別の態様において、本明細書は、ＰＣＢ内で異なる直径を有するドリルと、接続内層トレース（ターゲット層）を有する導電材料が充填されたコアと、隣接する導電材料が充填されたプリプレグを用いて、スタブのないビアを形成する方法を提供する。図２１Ａ−２１Ｈは、一態様による、スタブのないビアを形成するために、ＰＣＢ内で異なる直径を有するドリルと、接続内層トレース（ターゲット層）を有する導電材料が充填された複数のコアと、隣接する導電材料が充填されたプリプレグを用いて、めっきスルーホール（またはビア）を形成するための様々な製造工程を示す図である。
【００８１】
この方法において、ＰＣＢ２１００の上表面と下表面を貫通して穿孔し、ＰＣＢ２１００に組み込まれた導電材料を貫通して穿孔するために、６つの異なるドリルサイズが用いられる。コア２１０４ｂに、直径ｄ２を有するホール２１０２ｂが穿孔され、第１および第２プリプレグ２１０４ａおよび２１０４ｃに、それぞれ直径ｄ１，ｄ３を有するホール２１０２ａ，２１０２ｃが穿孔され、導電性ペーストや銅めっきなどの導電材料２１０６で充填される。コア２１０４ｂは、表面２１０８の表面上の回路上に形成される。これらの材料は、ＰＣＢ２１００を製造するためにラミネートされ、導電材料が充填されたホールを整列させる。次に、直径ｄ４を有する第４ホール２１１０が、ラミネート後に、組み込まれた導電材料に２１０６に到達するまで穿孔される。次に、直径ｄ５を有する第５ホール２１１２が、ＰＣＢ２１００および組み込まれた導電材料２１０８を通じて穿孔され、第４ホール２１１０および第５ホール２１１２は、銅などの導電材料２１１４によりめっきされる。次に、第４ホール２１１０中の導電材料を保持しながら、第５ホール２１１２から導電材料を除去するために、第５ホール２１１２はバックドリルされ、直径ｄ６を有する第６ホール２１１６が形成され、ここで、ｄ６はｄ５より大きく、ｄ１，ｄ２，ｄ３，ｄ４より小さい（図２１Ｅ−２１Ｈ参照）。選択的に、バックドリルは、例えば無電解めっき触媒または無電解銅などの、電解めっきのための導電性シード処理の後、電解めっきの前に施されてもよい。
【００８２】
「高アスペクト比を有するめっきスルーホールの形成」
図２２Ａ−２２Ｇを参照すると、これは一態様による、プリント回路基板（ＰＣＢ）２２０１中に、高アスペクト比を有するめっきスルーホール（またはビア）２２２０を形成するための様々な製造工程を示す図である。
【００８３】
以下に説明されるように、このめっきスルーホールを形成するためには、３つの穿孔ステップ工程が用いられる。第１ステップでは、ＰＣＢの下表面２２０１ｂから、第１直径ｄ１を有する第１ドリル２２０８を用いて、第１ホール２２０６が穿孔される。第１ホール２２０６は、ＰＣＢ２２０１を約半分貫通して穿孔される（図２２Ａおよび２２Ｂ参照）。次に、第２直径ｄ２を有する第２ドリル２２０９が用いられ、ＰＣＢの上表面２２０１ａから下へ、第１ホール２２０６の頂部まで、第２ホール２２１０が形成される。第２ホール２２１０の終端と第１ホール２２０６の始点の間にはオフセット２２１２が形成されてもよい。第１ホール２２０６と第２ホール２２１０は一体となって、ＰＣＢの垂直方向の長さに全体を通って延びるホールを形成する（図２２Ｄ参照）。
【００８４】
次に、下表面２２０１ｂから上方向へ（または選択的に上表面２２０１ａから下方向へ）、第１ホール２２０６と第２ホール２２１０を通じて穿孔するために、第３ドリル２２１４が用いられる。第３ドリル２２１４は、第１ドリル２２０８の第１直径ｄ１および第２ドリル２２０８の第２直径ｄ２より大きい、直径ｄ３を有する。結果として、ＰＣＢ２２０１の垂直方向の長さに完全に貫通する、滑らかなホール２２１６が形成される（図２２Ｅ−２２Ｆ参照）。滑らかなホール２２１６は次に、導電材料でめっき２２１８され、めっきスルーホール２２２０を形成する（図２２Ｇ参照）。
【００８５】
図２３は、一態様による、ＰＣＢ中に、高アスペクト比を有するめっきスルーホールを形成するための様々な製造工程を示す図である。この方法において、第１直径を有する第１ドリルを用いて、ＰＣＢの第１表面から、所定の深さまで、第１ホールが穿孔される（２３０２）。例えば、所定の深さはＰＣＢ内の半分までであってもよい。次に、第２直径を有する第２ドリルを用いて、ＰＣＢの第２表面から、第１ホールの上端まで、第２ホールが穿孔され、ここで第２表面は第１表面の反対側にある。これらのホールは、ドリル工程の精度により、第２ホールの下端と第１ホールの上端の間に、オフセットが形成されてもよい（２３０４）。次に、第１及び第２ドリル直径より大きい第３直径を有するドリルを用いて、第１ホールと第２ホールを貫通して、第３ホールが穿孔され、第１ホールと第２ホールの間のオフセットを滑らかにする（２３０６）。その後、第３ホールは導電材料でめっきされ、めっきスルーホールを形成する（２３０８）。
【００８６】
別の態様において、本明細書は、ＰＣＢ内に高アスペクト比を有するめっきスルーホールを形成する方法を提供する（図２４Ａ−２４Ｄ参照）。この方法において、ＰＣＢの上表面２４００ａおよび下表面２４００ｂを貫通して穿孔するために、２つの異なるドリルサイズが用いられてもよい。先ず、第１ドリル２４０４を用いて、ＰＣＢ２４００を通じて半分まで第１ホール２４０２が穿孔される。次に、第１ドリル２４０４を用いて、ＰＣＢ２４００の下表面２４００ｂから、第１ホール２４０２の底まで、第２ホール２４０６が穿孔される。ＰＣＢ２４００内で、第１ホール２４０２と第２ホール２４０６の間に、オフセット２４０８が形成される。次に第１ホール２４０２および第２ホール２４０６の両方を通じて、第３ホール２４１０を穿孔するために、第２ドリル２４０８が用いられ、ここで第２ドリル２４０８は第１ドリル２４０４より大きい（つまりより大きい直径を有する）。第２ドリル２４０８が小さいドリル２４０４より大きな直径を有するため、第１ホール２４０２および第２ホール２４０６はガイドとして機能し、大きな直径での穿孔により滑らかになる。次に、ホール２４１０の内表面には導電材料２４１２がめっきされ、ＰＣＢの垂直方向に延びるめっきスルーホールが形成される。
【００８７】
特定の代表的な実施例が説明され、これに伴う図面に示されているが、これらの実施例は単に広い発明の説明であって、制限するものではなく、当業者により複数の他の改変が生じうるので、本発明は示され、説明されている特定の構造と配置に限定されないことを理解されたい。
【図１Ａ】
0006723156.tif 000002
【図１Ｂ】
0006723156.tif 000003
【図１Ｃ】
0006723156.tif 000004
【図１Ｄ】
0006723156.tif 000005
【図１Ｅ】
0006723156.tif 000006
【図２Ａ−１】
0006723156.tif 000007
【図２Ａ−２】
0006723156.tif 000008
【図２Ｂ】
0006723156.tif 000009
【図２Ｃ】
0006723156.tif 000010
【図２Ｄ】
0006723156.tif 000011
【図３Ａ】
0006723156.tif 000012
【図３Ｂ】
0006723156.tif 000013
【図３Ｃ】
0006723156.tif 000014
【図３Ｄ】
0006723156.tif 000015
【図３Ｅ】
0006723156.tif 000016
【図３Ｆ】
0006723156.tif 000017
【図３Ｇ】
0006723156.tif 000018
【図４Ａ】
0006723156.tif 000019
【図４Ｂ】
0006723156.tif 000020
【図４Ｃ】
0006723156.tif 000021
【図４Ｄ】
0006723156.tif 000022
【図５Ａ】
0006723156.tif 000023
【図５Ｂ】
0006723156.tif 000024
【図５Ｃ】
0006723156.tif 000025
【図５Ｄ】
0006723156.tif 000026
【図６】
0006723156.tif 000027
【図７】
0006723156.tif 000028
【図８】
0006723156.tif 000029
【図９】
0006723156.tif 000030
【図１０Ａ】
0006723156.tif 000031
【図１０Ｂ】
0006723156.tif 000032
【図１０Ｃ】
0006723156.tif 000033
【図１０Ｄ】
0006723156.tif 000034
【図１０Ｅ】
0006723156.tif 000035
【図１０Ｆ】
0006723156.tif 000036
【図１０Ｇ】
0006723156.tif 000037
【図１１Ａ−１】
0006723156.tif 000038
【図１１Ａ−２】
0006723156.tif 000039
【図１１Ｂ−１】
0006723156.tif 000040
【図１１Ｂ−２】
0006723156.tif 000041
【図１１Ｃ】
0006723156.tif 000042
【図１１Ｄ】
0006723156.tif 000043
【図１２】
0006723156.tif 000044
【図１３】
0006723156.tif 000045
【図１４】
0006723156.tif 000046
【図１５】
0006723156.tif 000047
【図１６Ａ】
0006723156.tif 000048
【図１６Ｂ】
0006723156.tif 000049
【図１６Ｃ】
0006723156.tif 000050
【図１６Ｄ】
0006723156.tif 000051
【図１６Ｅ】
0006723156.tif 000052
【図１６Ｆ】
0006723156.tif 000053
【図１６Ｇ】
0006723156.tif 000054
【図１６Ｈ】
0006723156.tif 000055
【図１７Ａ】
0006723156.tif 000056
【図１７Ｂ】
0006723156.tif 000057
【図１７Ｃ】
0006723156.tif 000058
【図１７Ｄ】
0006723156.tif 000059
【図１７Ｅ】
0006723156.tif 000060
【図１７Ｆ】
0006723156.tif 000061
【図１７Ｇ】
0006723156.tif 000062
【図１７Ｈ】
0006723156.tif 000063
【図１８Ａ】
0006723156.tif 000064
【図１８Ｂ】
0006723156.tif 000065
【図１８Ｃ】
0006723156.tif 000066
【図１８Ｄ】
0006723156.tif 000067
【図１８Ｅ】
0006723156.tif 000068
【図１８Ｆ】
0006723156.tif 000069
【図１８Ｇ】
0006723156.tif 000070
【図１８Ｈ】
0006723156.tif 000071
【図１９Ａ】
0006723156.tif 000072
【図１９Ｂ】
0006723156.tif 000073
【図１９Ｃ】
0006723156.tif 000074
【図１９Ｄ】
0006723156.tif 000075
【図１９Ｅ】
0006723156.tif 000076
【図１９Ｆ】
0006723156.tif 000077
【図１９Ｇ】
0006723156.tif 000078
【図２０Ａ】
0006723156.tif 000079
【図２０Ｂ】
0006723156.tif 000080
【図２０Ｃ】
0006723156.tif 000081
【図２０Ｄ】
0006723156.tif 000082
【図２０Ｅ】
0006723156.tif 000083
【図２０Ｆ】
0006723156.tif 000084
【図２０Ｇ】
0006723156.tif 000085
【図２０Ｈ】
0006723156.tif 000086
【図２１Ａ】
0006723156.tif 000087
【図２１Ｂ】
0006723156.tif 000088
【図２１Ｃ】
0006723156.tif 000089
【図２１Ｄ】
0006723156.tif 000090
【図２１Ｅ】
0006723156.tif 000091
【図２１Ｆ】
0006723156.tif 000092
【図２１Ｇ】
0006723156.tif 000093
【図２１Ｈ】
0006723156.tif 000094
【図２２Ａ】
0006723156.tif 000095
【図２２Ｂ】
0006723156.tif 000096
【図２２Ｃ】
0006723156.tif 000097
【図２２Ｄ】
0006723156.tif 000098
【図２２Ｅ】
0006723156.tif 000099
【図２２Ｆ】
0006723156.tif 000100
【図２２Ｇ】
0006723156.tif 000101
【図２３】
0006723156.tif 000102
【図２４Ａ】
0006723156.tif 000103
【図２４Ｂ】
0006723156.tif 000104
【図２４Ｃ】
0006723156.tif 000105
【図２４Ｄ】
0006723156.tif 000106