(57)【特許請求の範囲】
【請求項１】
３レベル電力変換装置を構成する半導体素子を駆動するための制御信号生成回路を内蔵するＰＷＭ制御装置において、
２レベル電力変換装置用のＰＷＭ信号を出力する２レベル制御回路と、
前記２レベル制御回路から出力されるＰＷＭ信号を３レベル電力変換装置用のＰＷＭ信号に変換する変換部と、
変換した３レベル電力変換装置用のＰＷＭ信号を３レベル電力変換装置のスイッチ部を駆動する駆動部に出力する出力部と、
を有し、
前記変換部は、
前記２レベル制御回路から出力されるＰＷＭ信号を濾過してＰＷＭ信号の基本波を取り出すローパスフィルタと、
前記ローパスフィルタの出力から得られたＰＷＭ信号の基本波を２値化するとともに、１／２分周する分周回路と、
前記分周回路の出力信号の位相をずらす遅延回路と、
を有し、
前記出力部は、
前記遅延回路から出力された信号と、前記２レベル制御回路から出力されるＰＷＭ信号との論理積をとるＡＮＤ回路と、
前記ＡＮＤ回路から出力される信号を反転した信号を出力するＮＯＴ回路を備える分岐回路と、
を有する、
ことを特徴とするＰＷＭ制御装置。
【請求項２】
請求項１に記載のＰＷＭ制御装置において、
前記分岐回路は、
前記ＡＮＤ回路から出力される信号を、前記３レベル電力変換装置のスイッチ部を駆動する第１の駆動部に出力し、
前記ＮＯＴ回路から出力される信号を、前記３レベル電力変換装置のスイッチ部を駆動する第２の駆動部に出力する、
ことを特徴とするＰＷＭ制御装置。
【請求項３】
前記請求項１または２に記載のＰＷＭ制御装置をあらかじめ２セット用意し、
用意した前記２セットのＰＷＭ制御装置の各々の入力部に、前記２レベル制御回路から出力されるＰＷＭ信号を入力するとともに前記２セットのＰＷＭ制御装置の各々の出力部から出力される信号を３レベル電力変換装置主回路の上アームおよび下アームを構成する、もしくは上アーム、下アームおよび逆阻止スイッチ手段を構成する４つの半導体スイッチのゲートにそれぞれの駆動部を介して入力し、前記３レベル電力変換装置主回路の出力部から交流信号を得ることを特徴とする３レベル電力変換装置。
【請求項４】
請求項３に記載の３レベル電力変換装置において、
前記３レベル電力変換装置主回路は、
中間レベル入力端子と上下アームを繋ぐ端子との間に２つの半導体素子を逆向きに直列または並列に接続して成る逆阻止スイッチ手段を有し、
前記逆阻止スイッチ手段の各ゲートに前記２セットのＰＷＭ制御装置の出力部から出力される別個の信号をそれぞれに入力する、
ことを特徴とする３レベル電力変換装置。
【請求項５】
第２の分岐回路を追加した前記請求項１または２に記載のＰＷＭ制御装置をあらかじめ１セット用意し、
前記第２の分岐回路は、前記遅延回路から出力される信号を反転した信号と、前記２レベル制御回路から出力されるＰＷＭ信号との論理積を第２のＡＮＤ回路によりとって出力するとともに、前記第２のＡＮＤ回路から出力される信号を第３のＮＯＴ回路により反転して出力し、
前記１セットのＰＷＭ制御装置の入力部に、前記２レベル制御回路から出力されるＰＷＭ信号を入力し、
前記１セットのＰＷＭ制御装置の分岐回路および第２の分岐回路から出力される４つの信号を３レベル電力変換装置主回路の上アームおよび下アームを構成する、もしくは上アーム、下アームおよび逆阻止スイッチ手段を構成する４つの半導体スイッチのゲートにそれぞれの駆動部を介して入力し、前記３レベル電力変換装置主回路の出力部から交流信号を得ることを特徴とする３レベル電力変換装置。
【請求項６】
請求項５に記載の３レベル電力変換装置において、
前記３レベル電力変換装置主回路は、
中間レベル入力端子と上下アームを繋ぐ端子との間に２つの半導体素子を逆向きに直列または並列に接続して成る逆阻止スイッチ手段を有し、
前記逆阻止スイッチ手段の各ゲートに前記１セットのＰＷＭ制御装置の出力部から出力される別個の信号をそれぞれに入力する、
ことを特徴とする３レベル電力変換装置。
【請求項７】
前記請求項３ないし６のいずれか一項に記載の３レベル電力変換装置をあらかじめ３セット用意し、各相の前記３レベル電力変換装置の出力の位相が互いに１２０度異なるよう、前記各相の３レベル電力変換装置の遅延回路の遅延量を設定することを特徴とする３相３レベル電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、３レベル電力変換装置用のＰＷＭ制御装置に関し、特に、２レベル電力変換装置用ＰＷＭ信号を出力する２レベル制御回路に当該２レベル制御回路の出力を受ける回路を付加して、３レベル電力変換装置用のＰＷＭ制御装置とする技術に関する。
【背景技術】
【０００２】
３レベル電力変換装置に用いるＰＷＭ信号を生成する回路方式としては、例えば、下記の特許文献１ないし３に示されるように、３レベル電力変換装置に特化してＰＷＭ制御方式を実現する電力変換装置用の制御回路が知られている。すなわち、
下記特許文献１には、３レベル変換器において、高速な電流制御の応答を可能としながら、高調波抑制が可能且つスイッチング周波数が大幅に変動することの無いＰＷＭ制御方式を実現する電力変換器用制御回路が開示されている。
【０００３】
また下記特許文献２には、３相Ｕ,Ｖ，Ｗの各相を制御する制御手段が、変調信号生成手段からの変調信号λとキャリア信号生成手段からのキャリア信号とを用いてＰＷＭ演算処理を行って、各相のスイッチングレグのスイッチング素子Ｔ１〜Ｔ４を制御する制御信号を生成する３レベルインバータが開示されている。
【０００４】
また下記特許文献３には、３レベル以上のマルチレベルインバータに特化してＰＷＭ制御方式を実現する電力変換装置の制御回路が開示され、さらに電力変換用制御部をＡＳＩＣ(Application Specific Integrated Circuit)等で構成することが開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−１０９５４１号公報
【特許文献２】特開２０１３−１５８０９３号公報
【特許文献３】特開２０１４−１０３７４８号公報（段落００２９、図１）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上記特許文献１ないし３に記載されたＰＷＭ制御装置は、主に３レベル電力変換装置用に特化したものを開示している。しかしながら、２レベル電力変換装置用のＰＷＭ制御装置と３レベル電力変換装置用のＰＷＭ制御装置とは互換性がないため、ＰＷＭ制御装置（ＰＷＭ信号発生装置）をそれぞれ個別に用意しなければならないという課題がある。
【０００７】
そこで本発明の目的は、２レベル電力変換装置用ＰＷＭ信号を出力する２レベル制御回路を用いて３レベル電力変換装置用のＰＷＭ信号を容易に生成可能とするＰＷＭ制御装置及び該ＰＷＭ制御装置を用いた３レベル電力変換装置を提供することにある。
【課題を解決するための手段】
【０００８】
上記課題を解決するために本発明のＰＷＭ制御装置は、３レベル電力変換装置を構成する半導体素子を駆動するための制御信号生成回路を内蔵するＰＷＭ制御装置において、
２レベル電力変換装置用のＰＷＭ信号を出力する２レベル制御回路と、前記２レベル制御回路から出力されるＰＷＭ信号を３レベル電力変換装置用のＰＷＭ信号に変換する変換部と、変換した３レベル電力変換装置用のＰＷＭ信号を３レベル電力変換装置のスイッチ部を駆動する駆動部に出力する出力部と、を有し、
前記変換部は、前記２レベル制御回路から出力されるＰＷＭ信号を濾過してＰＷＭ信号の基本波を取り出すローパスフィルタと、前記ローパスフィルタの出力から得られたＰＷＭ信号の基本波を２値化するとともに、１／２分周する分周回路と、前記分周回路の出力信号の位相をずらす遅延回路と、を有し、
前記出力部は、前記遅延回路から出力された信号と、前記２レベル制御回路から出力されるＰＷＭ信号との論理積をとるＡＮＤ回路と、前記ＡＮＤ回路から出力される信号を反転した信号を出力するＮＯＴ回路を備える分岐回路と、を有することを特徴とする。
【０００９】
また本発明のＰＷＭ制御装置を用いた３レベル電力変換装置は、ＰＷＭ制御装置をあらかじめ２セット用意し、用意した前記２セットのＰＷＭ制御装置の各々の入力部に、前記２レベル制御回路から出力されるＰＷＭ信号を入力するとともに前記２セットのＰＷＭ制御装置の各々の出力部から出力される信号を３レベル電力変換装置主回路の上アームおよび下アームを構成する、もしくは上アーム，下アームおよび逆阻止スイッチ手段を構成する４つの半導体スイッチのゲートにそれぞれの駆動部を介して入力し、前記３レベル電力変換装置主回路の出力部から交流信号を得ることを特徴とする
【発明の効果】
【００１０】
本発明によれば、既存の２レベル電力変換装置用のＰＷＭ信号を生成する２レベル制御回路に変更を加える必要が無く、また新たな３レベル電力変換装置用のＰＷＭ信号を生成する専用の３レベル制御回路を作成する必要がなく、既存の２レベル制御回路にその出力を３レベル電力変換装置用のＰＷＭ信号に変換する回路を付加することで３レベル電力変換装置用のＰＷＭ制御装置を実現することが可能となる。
【００１１】
つまり、既存の２レベル制御回路に新たな回路を付加するだけで、３レベル電力変換装置用のＰＷＭ信号に容易に変換することが可能になる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施形態に係る、２レベル電力変換装置用のＰＷＭ信号を３レベル電力変換装置用のＰＷＭ信号に変換する回路の最小構成を示す回路ブロック図である。
【図２】従来技術としての２レベル電力変換装置の主回路２５の構成を示す図である。
【図３】従来技術としての３レベル電力変換装置の主回路３８の構成を示す図である。
【図４】本発明の実施形態に係る、２レベル電力変換装置用のＰＷＭ信号を３レベル電力変換装置用のＰＷＭ信号に変換する回路を有する３レベル電力変換装置の構成を示すブロック図(その１)である。
【図５】本発明の実施形態に係る、２レベル電力変換装置用のＰＷＭ信号を３レベル電力変換装置用のＰＷＭ信号に変換する回路を有する３レベル電力変換装置の構成を示すブロック図(その２)である。
【図６】本発明の実施形態に係る、２レベル電力変換装置用のＰＷＭ信号を３レベル電力変換装置用のＰＷＭ信号に変換する回路を有する３レベル電力変換装置の構成を示すブロック図(その３)である。
【図７】図４に示した本発明の実施形態に係る、２レベル電力変換装置用のＰＷＭ信号を３レベル電力変換装置用のＰＷＭ信号に変換する回路の変形例を示す図である。
【図８】本発明の実施形態に係るＰＷＭ制御装置の効果を説明するために実施した回路シミュレーションにより得られた波形図である。
【図９】図８で確認されたＰＷＭ信号を本実施形態に係る３レベル電力変換装置で実証するための回路シミュレーション結果を示す波形図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施の形態について、詳細に説明する。
図１は、本発明の実施形態に係る、２レベル電力変換装置用のＰＷＭ信号を３レベル電力変換装置用のＰＷＭ信号に変換する回路の最小構成を示すブロック回路図であり、図２は、従来技術としての２レベル電力変換装置の主回路２５の構成を示す図である。
【００１４】
図１において、２レベル制御回路２３（図２参照）から出力されたＰＷＭ信号(図２にはＵ相分の信号として示してある)が入力部１０１に入力される。入力部１０１に入力された信号は、ローパスフィルタ１０２によって高周波成分を除去し、基本波成分のみの信号を得て後段の分周回路(１／２分周器)１０３に入力する。
【００１５】
基本波成分のみの信号は、分周回路１０３において分周回路１０３の入力端子の閾値により２値化されるとともに周波数が１／２倍に分周され、次段の遅延回路（Delay回路）１０４によってさらに位相がずらされた信号に変換される。
【００１６】
遅延回路（Delay回路）１０４の出力信号と入力部１０１に入力された信号とがＡＮＤ回路１０５に入力され、ＡＮＤ回路１０５からの出力は、その一つが(第１の)出力信号(例．Ｕ相の上アームの半導体スイッチＴ１の駆動信号)として出力部１０７から出力され、またＡＮＤ回路１０５の出力より分岐されたもう一方の信号は、ＮＯＴ回路１０６を介して(第２の)出力信号(例．Ｕ相の下アームの半導体スイッチＴ３の駆動信号)として出力部１０８から出力される。ＡＮＤ回路１０５とＮＯＴ回路１０６は分岐回路を構成し、当該分岐回路は３レベル電力変換装置のＰＷＭ制御装置の出力部を構成する。
【００１７】
なお、３レベル電力変換装置の主回路を構成する各相のスイッチングレグにおける半導体スイッチは、通常、上から順にＴ１〜Ｔ４というように呼称されることが多い。
図２に示されるように２レベル電力変換装置では、２レベル制御回路２３から出力されたＰＷＭ信号は、スイッチ駆動回路２６を介して、例えば、２レベル電力変換装置のＵ相分のスイッチングレグ２４を構成する半導体スイッチ２１および半導体スイッチ２２のゲートに入力される。このスイッチングレグをＶ相、Ｗ相分についても用意して３相２レベル電力変換装置を構成する。なお、半導体スイッチ２１および半導体スイッチ２２のゲートに入力される信号は、２つの半導体スイッチが同時にオンしないように、互いに反転した信号となっている。互いに反転した信号となっているので、両者の信号の位相差は１８０度である。
【００１８】
図３は、従来技術としての３レベル電力変換装置の主回路３８の構成を示す図である。図３において、半導体スイッチ３１〜３４はＵ相分のスイッチングレグ３７を構成し、このスイッチングレグをＶ相、Ｗ相分についてさらに用意して３相３レベル電力変換装置を構成する。
【００１９】
図３に示された３レベル制御回路３５で生成されたＰＷＭ信号は、Ｕ相の半導体スイッチを駆動するスイッチ駆動回路３６を介して、例えば、Ｕ相分のスイッチングレグ３７を構成する半導体スイッチ３１〜３４のゲートに入力される。また、２つのダイオードからなる直列回路が、半導体スイッチ３１と３２の接続点および半導体スイッチ３３と３４の接続点の間に接続され、２つのダイオードの接続点には３レベルのうちの中間電圧が接続されている。この構成により、半導体スイッチ３１、３２がオンで半導体スイッチ３３、３４がオフのときにスイッチングレグから高電圧が出力され、半導体スイッチ３１、３２がオフで半導体スイッチ３３、３４がオンのときにスイッチングレグから低電圧が出力される。そして、半導体スイッチ３１、３４がオフで半導体スイッチ３２、３３がオンのときにスイッチングレグから中間電圧が出力される。
【００２０】
図４は、本発明の実施形態に係る、２レベル電力変換装置用のＰＷＭ信号を３レベル電力変換装置用のＰＷＭ信号に変換する回路を有する３レベル電力変換装置の構成を示すブロック図(その１)である。２レベル制御回路２３およびＰＷＭ信号変換回路２００，２１０が３レベル電力変換装置のＰＷＭ制御装置を構成している（以下、同様）。
【００２１】
図４において、２レベル電力変換装置用の２レベル制御回路２３から出力された２レベル電力変換装置の上アーム向け信号を、ＰＷＭ信号変換回路２００および２１０に入力し、ＰＷＭ信号変換回路２００から出力された出力信号２０１をスイッチ駆動回路を介してＵ相の上アームを構成する半導体スイッチ３１のゲートに入力し、ＰＷＭ信号変換回路２００から出力された出力信号２０２をスイッチ駆動回路を介してＵ相の下アームを構成する半導体スイッチ３３のゲートに入力する。なお、ＰＷＭ信号変換回路２００および２１０を構成する両者の遅延回路１０４の遅延量には、ＰＷＭ信号変換回路の出力信号の半周期（ローパスフィルタ１０２から出力される基本波の１周期）の差を設定する。  また、ＰＷＭ信号変換回路２１０から出力された出力信号２１１をスイッチ駆動回路を介してＵ相の下アームを構成する半導体スイッチ３４のゲートに入力し、ＰＷＭ信号変換回路２１０から出力された出力信号２１２をスイッチ駆動回路を介してＵ相の上アームを構成する半導体スイッチ３２のゲートに入力することで、３相３レベル電力変換装置のＵ相分の主回路３７（スイッチングレグ）を実現する。
【００２２】
これを３相のＶ相、Ｗ相分についても用意して３相３レベル電力変換装置の主回路３８を構成する。
図５は、本発明の実施形態に係る、２レベル電力変換装置用のＰＷＭ信号を３レベル電力変換装置用のＰＷＭ信号に変換する回路を有する３レベル電力変換装置の構成を示すブロック図(その２)である。すなわち、図４の３レベル電力変換装置のＵ相用の主回路（スイッチングレグ）４０を、半導体スイッチ４１から４４によって構成されるＴ-ｔｙｐｅ回路に適用し、これを３相のＶ相、Ｗ相分についても用意して３レベル電力変換装置の主回路４５を実現する例を示す図である。
【００２３】
図５において、２レベル電力変換装置の２レベル制御回路２３、ＰＷＭ信号変換回路２００及び２１０の構成は図４と同じである。この場合、ＰＷＭ信号変換回路２００から出力された出力信号２０１はスイッチ駆動回路を介してＵ相の上アームを構成する半導体スイッチ４１に入力され、ＰＷＭ信号変換回路２００から出力された出力信号２０２はスイッチ駆動回路を介してＵ相の上下アームの中間点と中間電圧とを接続するための半導体スイッチ４２に入力される。
【００２４】
また、ＰＷＭ信号変換回路２１０から出力された出力信号２１１はスイッチ駆動回路を介してＵ相の下アームを構成する半導体スイッチ４４に入力され、ＰＷＭ信号変換回路２１０から出力された出力信号２１２はスイッチ駆動回路を介してＵ相の上下アームの中間点と中間電圧とを接続するための半導体スイッチ４３に入力されることで、３相３レベル電力変換装置のＵ相分の主回路（スイッチングレグ）４０を実現する。なお、半導体スイッチ４２、４３は上下アームの中間点（半導体スイッチ４１と４４の接続点、出力部でもある。）と３レベルのうちの中間電圧を結ぶスイッチ回路を構成している。半導体スイッチ４１、４４がオフでこのスイッチ回路がオンのとき、Ｕ相から中間電圧が出力される。
【００２５】
これを３相のＶ相、Ｗ相分についても用意して３相３レベル電力変換装置を構成する。
図６は、本発明の実施形態に係る、２レベル電力変換装置用のＰＷＭ信号を３レベル電力変換装置用のＰＷＭ信号に変換する回路を有する３レベル電力変換装置の構成を示すブロック図(その３)である。すなわち、図４の３レベル電力変換装置のＵ相用の主回路を、半導体スイッチ５１から５４によって構成されるＴ-ｔｙｐｅ回路に適用して、これを３相のＶ相、Ｗ相分についても用意して３レベル電力変換装置を実現する例を示す図である。なお、半導体スイッチ５２と半導体スイッチ５３は逆阻止型半導体スイッチである。
【００２６】
図６において、２レベル電力変換装置の２レベル制御回路２３、ＰＷＭ信号変換回路２００及び２１０の構成は図４と同じである。この場合、ＰＷＭ信号変換回路２００から出力された出力信号２０１はスイッチ駆動回路を介してＵ相の上アームを構成する半導体スイッチ５１に入力され、ＰＷＭ信号変換回路２００から出力された出力信号２０２はスイッチ駆動回路を介してＵ相の上下アームの中間点と中間電圧とを接続するための半導体スイッチ５２に入力される。
【００２７】
また、ＰＷＭ信号変換回路２１０から出力された出力信号２１１はスイッチ駆動回路を介してＵ相の下アームを構成する半導体スイッチ５４に入力され、ＰＷＭ信号変換回路２１０から出力された出力信号２１２はスイッチ駆動回路を介してＵ相の上下アームの中間点と中間電圧とを接続するための半導体スイッチ５３に入力されることで、３相３レベル電力変換装置のＵ相分の主回路（スイッチングレグ）５０を実現する。なお、半導体スイッチ５２、５３は上下アームの中間点（半導体スイッチ５１と５４の接続点、出力部でもある。）と３レベルのうちの中間電圧を結ぶスイッチ回路を構成している。半導体スイッチ５１、５４がオフでこのスイッチ回路がオンのとき、Ｕ相から中間電圧が出力される。
【００２８】
これを３相のＶ相、Ｗ相分についても用意して２相３レベル電力変換装置の主回路５５を構成する。
図７は、図４に示した本発明の実施形態に係る、２レベル電力変換装置用のＰＷＭ信号を３レベル電力変換装置用のＰＷＭ信号に変換する回路の変形例を示す図である。すなわち、図４に示したＰＷＭ信号変換回路２００および２１０を変形した構成例を示すものである。
【００２９】
図７においてＰＷＭ信号変換回路の変形例２２０は、図４に示されたＰＷＭ信号変換回路２００内のＡＮＤ回路およびＮＯＴ回路の組を、さらにもう一組追加し、また追加したＡＮＤ回路の入力部の一方（遅延回路（Delay回路）１０４の出力に接続される側）にＮＯＴ回路を付加したものであり、その動作は図４と同じであり、当業者なら容易に理解可能であることからその説明を省略する。なお、２レベル制御回路２３およびＰＷＭ信号変換回路２２０が３レベル電力変換装置のＰＷＭ制御装置を構成している。
【００３０】
図８は、本発明の実施形態に係るＰＷＭ制御装置の効果を説明するために実施した回路シミュレーションにより得られた波形図である。なお、ここでのシミュレーションの対象回路は、図４〜６のＰＷＭ信号変換回路２００および２１０である。図８の上から２段目に示すグループの３つの波形は、それぞれ２レベル制御回路２３から得られるＵ相、Ｖ相、Ｗ相の上アームに対するＰＷＭ信号である（下アームに対する信号は図８に示すものを反転したものになる）。Ｕ相におけるローパスフィルタ１０２の出力信号の波形を、分周回路１０３の入力端子の閾値を示す直線とともに図８の最上段に示す。ローパスフィルタ１０２の出力信号は、分周回路１０３においてその入力端子の閾値により２値化されるとともに周波数が１／２倍に分周され、次段の遅延回路（Delay回路）１０４によってさらに所定時間遅延されて位相がずらされた信号に変換される。図８の３段目のグループに遅延回路（Delay回路）１０４の出力信号を示す。なお、図８の３段目に示されている３つの信号は、それぞれ２レベル制御回路２３から得られるＵ相、Ｖ相、Ｗ相の上アームに対するＰＷＭ信号から得られたものを示す。
【００３１】
図８の３段目，４段目，５段目に示されているグループは、それぞれＵ相，Ｖ相，Ｗ相の４つのスイッチ素子（図４の３１〜３４に相当）に対する駆動信号を示すものである。各グループに示される４つの信号は、それぞれ上から順に、図４〜６に示す信号２０１，２１１，２０２，２１２に対応する。図４等に示される３レベル電力変換装置の主回路３８に入力されるＰＷＭ信号波形が得られているのが分かる。
【００３２】
図９は、図８で確認されたＰＷＭ信号を本実施形態に係る３レベル電力変換装置において実証するための回路シミュレーション結果を示す波形図である。
図９の回路シミュレーション結果から分かるように、一例としてＵ相の出力電流波形として正弦波出力（上から３つ目参照）が得られており、図３に示される従来の３レベル制御回路と同等の信号が、図９の回路シミュレーション結果を参照することで分かり、このことから本発明の２レベル電力変換装置用のＰＷＭ信号を３レベル電力変換装置用のＰＷＭ信号に変換する回路を付加することによって３レベル電力変換装置用ＰＷＭ信号が得られていることが確認できる。
【００３３】
以上における説明では、３相の内の一つの相、例えばＵ相についての動作を説明し、３相のＶ相、Ｗ相に対する説明を省略したが、３相のＶ相、Ｗ相に対しても、一つの２レベル制御回路２３により対応できることは当業者なら容易に理解できるであろう。
【００３４】
また、各相の遅延回路１０４は互いにＰＷＭ信号変換回路の出力信号周期の１２０度に対応する量（例えば、図４〜７のＰＷＭ信号変換回路２００，２２０の遅延回路１０４の位相遅れ量を、Ｕ相は０度、Ｖ相は１２０度、Ｗ相は２４０度に対応した量とし、図４〜６のＰＷＭ信号変換回路２１０の遅延回路１０４の位相遅れ量を、Ｕ相は１８０度、Ｖ相は３００度、Ｗ相は６０度に対応した量とする。）ずれた信号を作っている。
【００３５】
そして、２レベル制御回路２３の出力信号を１／２分周したものの周波数、あるいは出力信号の周期を２倍したものが、各相の出力の周波数あるいは周期となる。その結果、図８の下段に示すような２レベルＰＷＭ信号から３レベルのＰＷＭ信号が生成されることが理解できるであろう。
【００３６】
なお、上記の２レベル制御回路２３がＵ相、Ｖ相、Ｗ相のそれぞれに設けられている（合計で３つある）場合は、遅延回路１０４を省略することができる。
【符号の説明】
【００３７】
２１  ２レベル電力変換装置のＵ相上アームスイッチ（半導体スイッチ）
２２  ２レベル電力変換装置のＵ相下アームスイッチ（半導体スイッチ）
２３  ２レベル制御回路(ＰＷＭ信号生成回路)
２４  ２レベル電力変換装置のＵ相分のスイッチングレグ
２５  ３相２レベル電力変換装置の主回路
２６、３６  スイッチ駆動回路
３１〜３４  半導体スイッチ
３５  ３レベル制御回路(ＰＷＭ信号生成回路)
３７、４０、５０  ３レベル電力変換装置のＵ相分の主回路
３８、４５、５５  ３相３レベル電力変換装置の主回路
４１〜４４  半導体スイッチ
５１、５４  半導体スイッチ
５２、５３  逆阻止型半導体スイッチ
１０１  入力部
１０２  ローパスフィルタ(ＬＰＦ)
１０３  分周回路(１／２分周器)
１０４  遅延回路
１０５  ＡＮＤ回路
１０６  ＮＯＴ回路
１０７、１０８  出力部
２０１、２０２、２１１、２１２  出力信号
２００、２１０  ＰＷＭ信号変換回路
２２０  ＰＷＭ信号変換回路の変形例
【図１】
0006699265.tif 000002
【図２】
0006699265.tif 000003
【図３】
0006699265.tif 000004
【図４】
0006699265.tif 000005
【図５】
0006699265.tif 000006
【図６】
0006699265.tif 000007
【図７】
0006699265.tif 000008
【図８】
0006699265.tif 000009
【図９】
0006699265.tif 000010