(57)【特許請求の範囲】
【請求項１】
放熱体と、
前記放熱体上に設けられた樹脂層と、
前記樹脂層内に埋設され、第１面に第１端子を有し、前記第１面と反対側の第２面が前記放熱体に接触する半導体素子と、
前記樹脂層内に埋設され、前記第１面上に設けられた絶縁膜と、前記絶縁膜内に設けられ前記第１端子に接続された第１導体とを有する第１配線層と、
前記樹脂層内に、前記放熱体との間に前記樹脂層の一部を介して埋設され、第２端子を有する電子部品と、
前記樹脂層上及び前記第１配線層上に設けられ、前記第１導体及び前記第２端子に接続された導体層を有する第２配線層と
を含み、
前記半導体素子の厚さは、前記電子部品の厚さよりも薄く、且つ、前記半導体素子及び前記第１配線層の合計厚さは、前記電子部品の厚さよりも厚いことを特徴とする半導体装置。
【請求項２】
前記第１導体は、前記第１面に沿った第１方向の熱膨張率と、前記第１面と垂直な第２方向の熱膨張率とが異なることを特徴とする請求項１に記載の半導体装置。
【請求項３】
半導体素子の、第１端子が設けられた第１面上に、絶縁膜と、前記絶縁膜内に設けられ前記第１端子に接続された第１導体とを有する第１配線層を形成する工程と、
支持体上に、前記第１配線層を介して前記半導体素子を配置する工程と、
前記支持体上に、第２端子を有し、前記支持体上の高さが前記第１配線層を介した前記半導体素子よりも低い電子部品を配置する工程と、
前記支持体上の前記第１配線層、前記半導体素子及び前記電子部品を樹脂層で封止する工程と、
前記樹脂層と前記支持体とを分離する工程と、
前記樹脂層の、前記支持体が分離された面上に、前記第１導体及び前記第２端子に接続された導体層を有する第２配線層を形成する工程と、
前記樹脂層を研磨し、前記半導体素子の、前記第１面と反対側の第２面を露出させる工程と、
前記樹脂層の研磨された面上及び前記第２面上に、放熱体を形成する工程と
を含み、
前記半導体素子の厚さは、前記電子部品の厚さよりも薄いことを特徴とする半導体装置の製造方法。
【請求項４】
基板と、
前記基板に実装された半導体装置と
を備え、
前記半導体装置は、
放熱体と、
前記放熱体上に設けられた樹脂層と、
前記樹脂層内に埋設され、第１面に第１端子を有し、前記第１面と反対側の第２面が前記放熱体に接触する半導体素子と、
前記樹脂層内に埋設され、前記第１面上に設けられた絶縁膜と、前記絶縁膜内に設けられ前記第１端子に接続された第１導体とを有する第１配線層と、
前記樹脂層内に、前記放熱体との間に前記樹脂層の一部を介して埋設され、第２端子を有する電子部品と、
前記樹脂層上及び前記第１配線層上に設けられ、前記第１導体及び前記第２端子に接続された導体層を有する第２配線層と
を含み、
前記半導体素子の厚さは、前記電子部品の厚さよりも薄く、且つ、前記半導体素子及び前記第１配線層の合計厚さは、前記電子部品の厚さよりも厚いことを特徴とする電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、半導体装置の製造方法及び電子装置に関する。
【背景技術】
【０００２】
樹脂層内に、ＩＣ（Integrated Circuit）等の半導体素子や、チップコンデンサ等の電子部品を埋設した構造を有する半導体装置が知られている。
このような半導体装置の形成技術に関し、例えば、支持体上に配置した半導体素子や電子部品を樹脂層で封止し、支持体を分離し、支持体が分離された面側の樹脂層上に、半導体素子や電子部品と接続される再配線層を形成する技術が知られている。
【０００３】
また、再配線層の形成面側と反対の側の樹脂層上にヒートシンクを設ける技術や、再配線層の形成面側と反対の側から樹脂層を研磨して薄くし、動作時に発熱する半導体素子からの熱抵抗を小さくする技術も知られている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−３０８１１６号公報
【特許文献２】特開平７−７１３４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
樹脂層内に埋設された半導体素子を含む半導体装置において、上記のように再配線層の形成面側と反対の側から樹脂層を研磨して薄くする場合には、研磨により、発熱源の半導体素子を比較的低熱伝導性の樹脂層から露出させると、熱抵抗の低減効果が大きくなる。
【０００６】
しかし、樹脂層内に半導体素子と共に他の電子部品が埋設される半導体装置の場合、その電子部品の高さによっては、半導体素子が露出するような薄さまで樹脂層を研磨することができず、十分な熱抵抗の低減効果が得られないことが起こり得る。熱抵抗の高い半導体装置では、半導体素子の過熱、それによる半導体素子の損傷や性能の低下が生じる恐れがある。
【課題を解決するための手段】
【０００７】
本発明の一観点によれば、放熱体と、前記放熱体上に設けられた樹脂層と、前記樹脂層内に埋設され、第１面に第１端子を有し、前記第１面と反対側の第２面が前記放熱体に接触する半導体素子と、前記樹脂層内に埋設され、前記第１面上に設けられた絶縁膜と、前記絶縁膜内に設けられ前記第１端子に接続された第１導体とを有する第１配線層と、前記樹脂層内に、前記放熱体との間に前記樹脂層の一部を介して埋設され、第２端子を有する電子部品と、前記樹脂層上及び前記第１配線層上に設けられ、前記第１導体及び前記第２端子に接続された導体層を有する第２配線層とを含み、前記半導体素子の厚さは、前記電子部品の厚さよりも薄く、且つ、前記半導体素子及び前記第１配線層の合計厚さは、前記電子部品の厚さよりも厚い半導体装置が提供される。
【０００８】
また、本発明の一観点によれば、上記のような半導体装置の製造方法、及び上記のような半導体装置を備える電子装置が提供される。
【発明の効果】
【０００９】
開示の技術によれば、樹脂層内に埋設された半導体素子及び電子部品を含み、熱的及び電気的な特性に優れ、性能及び信頼性の高い半導体装置が実現される。また、そのような半導体装置を備えた、性能及び信頼性の高い電子装置が実現される。
【図面の簡単な説明】
【００１０】
【図１】半導体装置の一例を示す図である。
【図２】半導体装置の形成方法の一例を示す図（その１）である。
【図３】半導体装置の形成方法の一例を示す図（その２）である。
【図４】半導体装置の別例を示す図である。
【図５】半導体装置の形成方法の別例を示す図（その１）である。
【図６】半導体装置の形成方法の別例を示す図（その２）である。
【図７】第１の実施の形態に係る半導体装置の一例を示す図である。
【図８】第１の実施の形態に係る半導体装置が備える半導体素子の一例を示す図である。
【図９】第１の実施の形態に係る半導体装置が備える半導体素子及びその上に設けられた配線層の一例を示す図である。
【図１０】第１の実施の形態に係る半導体装置の形成方法の一例を示す図（その１）である。
【図１１】第１の実施の形態に係る半導体装置の形成方法の一例を示す図（その２）である。
【図１２】計算に用いたモデルを示す図である。
【図１３】半導体素子の発熱量と温度に関する計算結果の一例を示す図である。
【図１４】半導体素子の発熱量と最大応力に関する計算結果の一例を示す図である。
【図１５】半導体素子の発熱量と温度に関する計算結果の別例を示す図である。
【図１６】半導体素子の発熱量と最大応力に関する計算結果の別例を示す図である。
【図１７】第２の実施の形態に係る半導体装置の一例を示す図である。
【図１８】第３の実施の形態に係る半導体装置の一例を示す図である。
【図１９】第３の実施の形態に係る半導体装置の別例を示す図である。
【図２０】第４の実施の形態に係る電子装置の一例を示す図である。
【図２１】第５の実施の形態に係る電子機器の一例を示す図である。
【発明を実施するための形態】
【００１１】
はじめに、樹脂層内に半導体素子及び電子部品が埋設された構造を有する半導体装置の構成例について述べる。
図１は半導体装置の一例を示す図である。図１には、半導体装置の一例の要部断面を模式的に図示している。
【００１２】
図１に示す半導体装置１００Ａは、樹脂層１１０、半導体素子１２０、電子部品１３０、再配線層１４０、及び放熱体１５０を含む。
樹脂層１１０には、エポキシ樹脂等の樹脂材料が用いられる。樹脂層１１０には、酸化シリコン（ＳｉＯ）等の絶縁性フィラーが含有されてもよい。このような樹脂層１１０内に、半導体素子１２０及び電子部品１３０が埋設される。
【００１３】
半導体素子１２０は、ＬＳＩ（Large Scale Integration）等の半導体チップである。半導体素子１２０は、一方の面１２０ａに端子１２１群を有する。半導体素子１２０は、端子１２１群が設けられた面１２０ａが樹脂層１１０の一方の面１１０ａから露出するように、樹脂層１１０内に埋設される。
【００１４】
電子部品１３０は、チップコンデンサ等のチップ部品である。ここでは複数の電子部品１３０が樹脂層１１０内に埋設された例を図示している。電子部品１３０は、端子１３１群を有する。電子部品１３０は、その端子１３１群が樹脂層１１０の一方の面１１０ａから露出するように、樹脂層１１０内に埋設される。
【００１５】
再配線層１４０は、半導体素子１２０及び電子部品１３０が埋設された樹脂層１１０の、半導体素子１２０の端子１２１群及び電子部品１３０の端子１３１群が露出する側の面１１０ａ上に、設けられる。再配線層１４０は、絶縁層１４１と、絶縁層１４１内に設けられ、半導体素子１２０の端子１２１群及び電子部品１３０の端子１３１群に接続された導体層１４２（配線及びビア）とを含む。再配線層１４０の、最上層の導体層１４２には、半導体装置１００Ａの外部接続用の端子１４２ａが設けられる。
【００１６】
放熱体１５０は、樹脂層１１０の、再配線層１４０側とは反対の側の面１１０ｂ上に、設けられる。放熱体１５０は、界面層１５１と放熱層１５２とを含む。
界面層１５１は、樹脂層１１０の面１１０ｂ上に設けられる。界面層１５１には、銀（Ａｇ）等の導電性フィラーを含有する導電性ペースト、熱伝導性接着剤、熱界面材料等、樹脂層１１０に比べて高い熱伝導性を示す材料が用いられる。
【００１７】
放熱層１５２は、樹脂層１１０の面１１０ｂ側に、界面層１５１を介して、設けられる。放熱層１５２には、銅（Ｃｕ）やＣｕを含む合金等の金属材料といった、樹脂層１１０に比べて高い熱伝導性を示す材料が用いられる。
【００１８】
上記のような構成を有する半導体装置１００Ａは、例えば、次のような方法を用いて形成される。
図２及び図３は半導体装置の形成方法の一例を示す図である。図２（Ａ）〜図２（Ｄ）及び図３（Ａ）〜図３（Ｃ）にはそれぞれ、半導体装置形成の各工程の要部断面を模式的に図示している。
【００１９】
まず、図２（Ａ）に示すような、支持基板２００上に粘着層２１０が形成された支持体が準備される。次いで、図２（Ｂ）に示すように、粘着層２１０上に、半導体素子１２０及び電子部品１３０が配置される。半導体素子１２０及び電子部品１３０は、各々の端子１２１群及び端子１３１群を粘着層２１０側に向けて、粘着層２１０上に貼付される。次いで、図２（Ｃ）に示すように、粘着層２１０上の半導体素子１２０及び電子部品１３０が、樹脂層１１０で封止される。次いで、図２（Ｄ）に示すように、粘着層２１０及び支持基板２００が樹脂層１１０から分離される。図２（Ｄ）の工程において、樹脂層１１０の、粘着層２１０及び支持基板２００が分離された面１１０ａ側には、半導体素子１２０の端子１２１群及び電子部品１３０の端子１３１群が露出する。
【００２０】
次いで、図３（Ａ）に示すように、樹脂層１１０の、粘着層２１０及び支持基板２００が分離された面１１０ａ側に、再配線層１４０が形成される。絶縁材料形成技術、フォトリソグラフィ技術及びエッチング技術を用いて絶縁層１４１が形成され、めっき等の導体材料形成技術を用いて導体層１４２が形成されて、再配線層１４０が形成される。次いで、図３（Ｂ）に示すように、再配線層１４０が形成された面１１０ａと反対の面１１０ｂ側から樹脂層１１０が研磨される。次いで、図３（Ｃ）に示すように、樹脂層１１０の、研磨された面１１０ｂ上に、Ａｇペースト等の界面層１５１を介して、金属板等の放熱層１５２が形成され、放熱体１５０が形成される。
【００２１】
例えば、図２（Ａ）〜図２（Ｄ）及び図３（Ａ）〜図３（Ｃ）に示すような工程により、図１に示すような半導体装置１００Ａが形成される。
図１に示す半導体装置１００Ａの動作時には、樹脂層１１０内の半導体素子１２０が発熱する。半導体素子１２０で発生した熱は、例えば、樹脂層１１０から界面層１５１へと伝熱され、更に放熱層１５２へと伝熱されて、放熱層１５２から外部に放熱される。図１に示す半導体装置１００Ａのように、半導体素子１２０と界面層１５１との間に樹脂層１１０が介在されると、介在されない場合に比べて、半導体素子１２０から界面層１５１、更には放熱層１５２までの熱抵抗が高くなる。熱抵抗を小さくする観点では、上記図３（Ｂ）の樹脂層１１０の研磨工程において、樹脂層１１０の厚さをできるだけ薄くし、半導体素子１２０と界面層１５１との間に介在される樹脂層１１０の部位を薄くすることが好ましい。
【００２２】
図１には一例として、樹脂層１１０内に、再配線層１４０側の面１１０ａからの高さがＨ１の半導体素子１２０と、その高さＨ１よりも高い高さＨ２の電子部品１３０が埋設された半導体装置１００Ａを図示している。
【００２３】
例示の半導体装置１００Ａのように、樹脂層１１０内に、半導体素子１２０よりも高背の電子部品１３０が含まれていると、上記図３（Ｂ）の樹脂層１１０の研磨工程において、樹脂層１１０を、電子部品１３０の高さ以下に薄くすることができない。そのため、半導体素子１２０と界面層１５１との間には、樹脂層１１０が介在されることになり、それにより、半導体素子１２０から界面層１５１、更には放熱層１５２までの熱抵抗を、十分に下げられないことが起こり得る。
【００２４】
半導体素子１２０から界面層１５１、放熱層１５２までの熱抵抗が高いと、半導体素子１２０の過熱を招き、過熱による損傷や性能の低下を招く恐れがある。
また、図４は半導体装置の別例を示す図である。図４には、半導体装置の別例の要部断面を模式的に図示している。
【００２５】
図４に示す半導体装置１００Ｂは、半導体素子１２０及び電子部品１３０が、界面層１５１と接触するように樹脂層１１０内に埋設され、ビア１６０を介して再配線層１４０と接続される構造を有する点で、上記半導体装置１００Ａと相違する。ビア１６０には、例えば、Ｃｕ等の金属材料が用いられる。
【００２６】
このような構成を有する半導体装置１００Ｂは、例えば、次のような方法を用いて形成される。
図５及び図６は半導体装置の形成方法の別例を示す図である。図５（Ａ）〜図５（Ｄ）及び図６（Ａ）〜図６（Ｃ）にはそれぞれ、半導体装置形成の各工程の要部断面を模式的に図示している。
【００２７】
まず、図５（Ａ）に示すように、支持基板２００上に粘着層２１０が形成された支持体が準備される。次いで、図５（Ｂ）に示すように、粘着層２１０上に、半導体素子１２０及び電子部品１３０が配置される。半導体素子１２０及び電子部品１３０は、各々の端子１２１群及び端子１３１群を粘着層２１０側と反対の側に向けて、粘着層２１０上に貼付される。次いで、図５（Ｃ）に示すように、粘着層２１０上の半導体素子１２０及び電子部品１３０が、樹脂層１１０で封止される。次いで、図５（Ｄ）に示すように、樹脂層１１０に、レーザー加工技術を用いて半導体素子１２０の各端子１２１群及び電子部品１３０の端子１３１群にそれぞれ通じる開口部１６１群が形成される。そして、形成された開口部１６１群にそれぞれ、めっき等の導体材料形成技術を用いてビア１６０群が形成される。
【００２８】
次いで、図６（Ａ）に示すように、樹脂層１１０の、粘着層２１０及び支持基板２００側とは反対の面１１０ａ側に、再配線層１４０が形成される。再配線層１４０には、絶縁層１４１と、半導体素子１２０の端子１２１群及び電子部品１３０の端子１３１群に接続されたビア１６０群に繋がる導体層１４２とが含まれる。次いで、図６（Ｂ）に示すように、粘着層２１０及び支持基板２００が樹脂層１１０から分離される。図６（Ｂ）の工程において、樹脂層１１０の、粘着層２１０及び支持基板２００が分離された面１１０ｂ側には、半導体素子１２０の、端子１２１群側とは反対の側の面１２０ｂ、及び電子部品１３０の端子１３１群が露出する。次いで、図６（Ｃ）に示すように、樹脂層１１０の、粘着層２１０及び支持基板２００が分離された面１１０ｂ上に、Ａｇペースト等の界面層１５１を介して、金属板等の放熱層１５２が形成され、放熱体１５０が形成される。
【００２９】
例えば、図５（Ａ）〜図５（Ｄ）及び図６（Ａ）〜図６（Ｃ）に示すような工程により、図４に示すような半導体装置１００Ｂが形成される。
半導体装置１００Ｂでは、動作時に発熱する半導体素子１２０が、放熱体１５０の界面層１５１に接触し、半導体素子１２０と界面層１５１との間には樹脂層１１０が介在しない。そのため、半導体素子１２０から界面層１５１、更には放熱層１５２までの熱抵抗を、十分に下げることができる。
【００３０】
但し、半導体装置１００Ｂでは、上記図５（Ｄ）のビア１６０の形成工程において、樹脂層１１０への開口部１６１の形成にレーザー加工技術が用いられる。このレーザー加工技術では、例えば直径（開口径）１００μｍ程度といった比較的大きなサイズの開口部１６１の形成は可能であるものの、例えば直径（開口径）１０μｍ程度といった比較的小さなサイズの開口部１６１の形成は難しい。そのため、半導体素子１２０の端子１２１群のレイアウトや、電子部品１３０の端子１３１群のレイアウトによっては、各端子１２１、各端子１３１に、開口部１６１、即ちビア１６０を形成することができない恐れがある。また、再配線層１４０の導体層１４２に含まれる配線のピッチを広げざるを得ず、配線の低密度化、レイアウトの自由度の低下を招く恐れがある。
【００３１】
更に、半導体装置１００Ｂでは、半導体素子１２０の発熱に伴う樹脂層１１０とその内部のビア１６０との熱膨張率の違いから、ビア１６０の付近に応力が発生し得る。この応力は、ビア１６０に繋がる半導体素子１２０、電子部品１３０、再配線層１４０に伝播し、ビア１６０と端子１２１、端子１３１若しくは導体層１４２との接続部位の破損、高抵抗化、断線等を引き起こす恐れがある。
【００３２】
更にまた、半導体装置１００Ｂのように、半導体素子１２０及び電子部品１３０が放熱体１５０の界面層１５１に接触する構造とすると、半導体素子１２０と電子部品１３０とが界面層１５１を介して意図しない電気的な相互作用を引き起こす恐れがある。また、異なる電子部品１３０間の短絡を招く恐れがある。
【００３３】
以上のような点に鑑み、ここでは以下に実施の形態として示すような手法を採用し、樹脂層内に埋設された半導体素子及び電子部品を含み、熱的及び電気的な特性に優れ、性能及び信頼性の高い半導体装置を実現する。
【００３４】
まず、第１の実施の形態について説明する。
図７は第１の実施の形態に係る半導体装置の一例を示す図である。図７には、第１の実施の形態に係る半導体装置の一例の要部断面を模式的に図示している。
【００３５】
図７に示す半導体装置１は、樹脂層１０、半導体素子２０、電子部品３０、再配線層４０、放熱体５０、及び配線層６０を含む。
樹脂層１０には、エポキシ樹脂等の樹脂材料が用いられる。樹脂層１０には、ＳｉＯ等の絶縁性フィラーが含有されてもよい。このような樹脂層１０内に、半導体素子２０及びその上に設けられた配線層６０、並びに電子部品３０が埋設される。
【００３６】
半導体素子２０は、ＬＳＩ等の半導体チップである。半導体素子２０は、一方の面２０ａに端子２１群を有する。半導体素子２０の、端子２１群が設けられた面２０ａ上には、配線層６０が設けられる。
【００３７】
配線層６０は、絶縁膜６１と、絶縁膜６１内に設けられた導体６２群とを含む。配線層６０の導体６２群は、ビア又は配線の形状とされる。配線層６０の導体６２群はそれぞれ、半導体素子２０の端子２１群と対応する位置に設けられ、各導体６２は、対応する位置の端子２１と接続される。導体６２群には、例えば、半導体素子２０の面２０ａに沿ったＸＹ平面方向の熱膨張率と、そのＸＹ平面方向と直交する、面２０ａに垂直なＺ方向の熱膨張率とが異なる導体材料が用いられる。
【００３８】
半導体素子２０及び配線層６０は、配線層６０の導体６２群が樹脂層１０の一方の面１０ａから露出し、半導体素子２０の端子２１群が設けられた面２０ａ側とは反対の側の面２０ｂが樹脂層１０の他方の面１０ｂから露出するように、樹脂層１０内に埋設される。
【００３９】
電子部品３０は、チップコンデンサ、チップ抵抗、チップインダクタ等のチップ部品である。ここでは複数の電子部品３０が樹脂層１０内に埋設された例を図示している。複数の電子部品３０のうち、最も厚いものは、半導体素子２０単体の厚さＴ１よりも厚く、半導体素子２０の厚さＴ１に配線層６０の厚さＴ２を加えた厚さＴ１＋Ｔ２よりも薄い厚さＴ３（Ｔ１＜Ｔ３＜Ｔ１＋Ｔ２）を有する。電子部品３０は、端子３１群を有する。電子部品３０は、その端子３１群が樹脂層１０の一方の面１０ａから露出し、樹脂層１０の他方の面１０ｂからは露出しないように、樹脂層１０内に埋設される。
【００４０】
再配線層４０は、半導体素子２０及び配線層６０並びに電子部品３０が埋設された樹脂層１０の、配線層６０の導体６２群及び電子部品３０の端子３１群が露出する側の面１０ａ上に、設けられる。再配線層４０は、絶縁層４１と、絶縁層４１内に設けられ、配線層６０の導体６２群及び電子部品３０の端子３１群に接続された導体層４２（配線及びビア）とを含む。再配線層４０の、最上層の導体層４２には、半導体装置１の外部接続用の端子４２ａ群が設けられる。絶縁層４１には、ＳｉＯ、窒化シリコン（ＳｉＮ）等の無機系絶縁材料や、エポキシ樹脂、ポリイミド樹脂、フェノール樹脂等の有機系絶縁材料が用いられる。導体層４２には、Ｃｕ等の導体材料が用いられる。
【００４１】
放熱体５０は、樹脂層１０の、再配線層４０側とは反対の側の面１０ｂ上に、設けられる。放熱体５０は、界面層５１と放熱層５２とを含む。
界面層５１は、樹脂層１０の面１０ｂ上に設けられ、その面１０ｂから露出する半導体素子２０の面２０ｂと接触する。界面層５１と、樹脂層１０の面１０ｂから露出しない電子部品３０との間には、樹脂層１０の一部が介在される。界面層５１には、Ａｇ等の導電性フィラーを含有する導電性ペースト、熱伝導性接着剤、熱界面材料等、樹脂層１０に比べて高い熱伝導性を示す材料が用いられる。
【００４２】
放熱層５２は、樹脂層１０の面１０ｂ側に、界面層５１を介して、設けられる。放熱層５２には、ＣｕやＣｕを含む合金（例えば銅モリブデン（ＣｕＭｏ））等の金属材料といった、樹脂層１０に比べて高い熱伝導性を示す材料が用いられる。
【００４３】
ここで、上記半導体装置１に含まれる半導体素子２０及び配線層６０について更に述べる。
図８は第１の実施の形態に係る半導体装置が備える半導体素子の一例を示す図である。図８（Ａ）には、半導体素子の一例の要部断面を模式的に図示し、図８（Ｂ）には、半導体素子の一例の要部平面を模式的に図示している。図８（Ａ）は、図８（Ｂ）のＬ１−Ｌ１断面模式図である。
【００４４】
半導体素子２０は、例えば図８（Ａ）に示すように、トランジスタ等の回路素子が形成された半導体基板２２と、半導体基板２２上に形成された多層配線２３とを有する。
半導体基板２２には、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、シリコンゲルマニウム（ＳｉＧｅ）等の基板のほか、ガリウムヒ素（ＧａＡｓ）、インジウムリン（ＩｎＰ）等の基板が用いられる。このような半導体基板２２に、トランジスタ、容量、抵抗等の回路素子が設けられる。図８（Ａ）には一例として、ＭＯＳ（Metal Oxide Semiconductor）トランジスタ２４が形成された半導体基板２２を図示している。
【００４５】
ＭＯＳトランジスタ２４は、半導体基板２２に設けられた素子分離領域２２ａにより画定された素子領域に設けられる。ＭＯＳトランジスタ２４は、半導体基板２２上にゲート絶縁膜２４ａを介して形成されたゲート電極２４ｂと、ゲート電極２４ｂの両側の半導体基板２２内に形成されたソース領域２４ｃ及びドレイン領域２４ｄとを有する。ゲート電極２４ｂの側壁には、絶縁膜のスペーサ２４ｅ（サイドウォール）が設けられる。
【００４６】
このようなＭＯＳトランジスタ２４等が設けられた半導体基板２２上に、多層配線２３が設けられる。多層配線２３は、半導体基板２２に設けられたＭＯＳトランジスタ２４等に接続された導体層２３ａ（配線及びビア）と、導体層２３ａを覆う絶縁層２３ｂ（層間絶縁膜）とを有する。導体層２３ａには、Ｃｕ等の各種導体材料が用いられる。絶縁層２３ｂには、ＳｉＯ等の無機絶縁材料や、樹脂等の有機絶縁材料が用いられる。
【００４７】
多層配線２３の、最上層の導体層２３ａには、図８（Ａ）及び図８（Ｂ）に示すように、電極パッド２３ａａが設けられる。多層配線２３の表面には、電極パッド２３ａａが露出するように、保護膜２３ｃ（パッシベーション膜）が設けられる。保護膜２３ｃには、ＳｉＯ等の無機絶縁材料や、樹脂等の有機絶縁材料が用いられる。保護膜２３ｃから露出する電極パッド２３ａａが、上記の端子２１となる。
【００４８】
例えば図８（Ａ）及び図８（Ｂ）に示すような半導体素子２０の多層配線２３上に、上記の配線層６０が設けられる。
図９は第１の実施の形態に係る半導体装置が備える半導体素子及びその上に設けられた配線層の一例を示す図である。図９（Ａ）には、半導体素子及び配線層の一例の要部断面を模式的に図示し、図９（Ｂ）には、半導体素子及び配線層の一例の要部平面を模式的に図示している。図９（Ａ）は、図９（Ｂ）のＬ２−Ｌ２断面模式図である。
【００４９】
例えば図９（Ａ）及び図９（Ｂ）に示すように、半導体素子２０の多層配線２３上に、配線層６０が設けられる。配線層６０は、半導体素子２０の多層配線２３上に設けられた絶縁膜６１と、絶縁膜６１を貫通し、半導体素子２０の端子２１（電極パッド２３ａａ）群にそれぞれ接続された導体６２群とを含む。
【００５０】
配線層６０の絶縁膜６１には、例えば、エポキシ樹脂、ポリイミド樹脂、フェノール樹脂等の有機系絶縁材料が用いられる。絶縁膜６１には、ＳｉＯ、窒化シリコン（ＳｉＮ）等の無機系絶縁材料が用いられてもよい。
【００５１】
配線層６０の導体６２には、例えば、Ｃｕ、アルミニウム（Ａｌ）等が用いられる。導体６２には、例えば、ＸＹ平面方向とＺ方向とで熱膨張率が異なる導体材料が用いられる。即ち、導体６２には、ＸＹ平面方向の熱膨張率よりもＺ方向の熱膨張率が高い導体材料、又は、ＸＹ平面方向の熱膨張率よりもＺ方向の熱膨張率が低い導体材料が用いられる。このような導体材料としては、ＣｕやＡｌ等の金属材料と、グラファイトやグラフェン等の炭素材料との複合導体材料が挙げられる。この複合導体材料は、例えば、Ｃｕ又はＡｌの中にグラファイト又はグラフェンが配向して含有された構造を有する。熱伝導率については、グラファイト又はグラフェンの平面方向が比較的高熱伝導率、グラファイト又はグラフェンの平面方向と直交する方向が比較的低熱伝導率となる。熱膨張率については、構造に依存し、グラファイト又はグラフェンの平面方向と、それと直交する方向とで、異なる熱膨張率となる。
【００５２】
上記のような構成を有する半導体装置１は、例えば、次のような方法を用いて形成される。
図１０及び図１１は第１の実施の形態に係る半導体装置の形成方法の一例を示す図である。図１０（Ａ）〜図１０（Ｄ）及び図１１（Ａ）〜図１１（Ｃ）にはそれぞれ、第１の実施の形態に係る半導体装置形成の各工程の要部断面を模式的に図示している。
【００５３】
まず、図１０（Ａ）に示すように、厚さＴ１の半導体素子２０の、端子２１群が設けられた面２０ａ側に、厚さＴ２の配線層６０が形成される。配線層６０の厚さＴ２は、例えば、半導体素子２０の厚さＴ１、及び半導体素子２０と共に樹脂層１０内に埋設される電子部品３０の厚さＴ３（図１０（Ｂ））を基に設定される。
【００５４】
例えば、半導体素子２０の面２０ａ上に、所定の絶縁材料を用いて絶縁膜６１が形成され、絶縁膜６１に、半導体素子２０の端子２１群のそれぞれに通じる開口部６１ａ群が形成され、開口部６１ａ群にそれぞれ、所定の導体材料を用いて導体６２群が形成される。
【００５５】
或いは、半導体素子２０の端子２１群上にそれぞれ、所定の導体材料を用いて導体６２群が形成され、導体６２群の上面が露出するように、半導体素子２０の面２０ａ上に、所定の絶縁材料を用いて絶縁膜６１が形成される。
【００５６】
導体６２群には、ＣｕやＡｌ等の金属材料、或いはそのような金属材料にグラファイトやグラフェン等の炭素材料を含有させた複合導体材料が用いられる。金属材料は、めっき法等を用いて形成される。炭素材料は、ＣＶＤ（Chemical Vapor Deposition）法等を用いて形成される。金属材料と炭素材料の複合導体材料は、焼結法等を用いて形成される。
【００５７】
また、導体６２群には、予め成形されたものが用いられてもよい。予め成形された導体６２群がそれぞれ、絶縁膜６１の形成後、或いは形成前に、半導体素子２０の端子２１群上に接合される。
【００５８】
例えば、半導体素子２０群を形成したウェハのダイシング後、そのダイシングによって個片化された半導体素子２０上にそれぞれ配線層６０を形成し、図１０（Ａ）のような構造体を得ることができる。
【００５９】
或いは、半導体素子２０群を形成したウェハ上に、絶縁膜６１と、各半導体素子２０の端子２１群に接続される導体６２群とを含む配線層を形成した後、その配線層が形成されたウェハのダイシングを行う。このようにして、半導体素子２０上に配線層６０が形成された図１０（Ａ）のような構造体を得てもよい。
【００６０】
次いで、図１０（Ｂ）に示すように、支持基板２００上に粘着層２１０が設けられた支持体の上に、配線層６０が設けられた半導体素子２０、及び電子部品３０が配置される。配線層６０が設けられた半導体素子２０は、配線層６０を支持基板２００上の粘着層２１０側に向けて、粘着層２１０上に貼付される。電子部品３０は、端子３１群を支持基板２００上の粘着層２１０側に向けて、粘着層２１０上に貼付される。ここで、電子部品３０のうち、最も厚いものは、半導体素子２０単体の厚さＴ１よりも厚い、厚さＴ３（＞Ｔ１）を有する。粘着層２１０と半導体素子２０（厚さＴ１）との間に配線層６０（厚さＴ２）を介在させることで、半導体素子２０の粘着層２１０からの高さを、最も厚い電子部品３０（厚さＴ３）の粘着層２１０からの高さよりも高くしている。
【００６１】
次いで、図１０（Ｃ）に示すように、粘着層２１０上の配線層６０、粘着層２１０上に配線層６０を介して設けられた半導体素子２０、及び粘着層２１０上の電子部品３０が、樹脂層１０で封止される。
【００６２】
次いで、図１０（Ｄ）に示すように、粘着層２１０及び支持基板２００が樹脂層１０から分離される。図１０（Ｄ）の工程において、樹脂層１０の、粘着層２１０及び支持基板２００が分離された面１０ａ側には、配線層６０の導体６２群及び電子部品３０の端子３１群が露出する。
【００６３】
次いで、図１１（Ａ）に示すように、樹脂層１０の、粘着層２１０及び支持基板２００が分離された面１０ａ側に、再配線層４０が形成される。絶縁材料形成技術、フォトリソグラフィ技術及びエッチング技術を用いて絶縁層４１が形成され、めっき等の導体材料形成技術を用いて導体層４２が形成されて、再配線層４０が形成される。
【００６４】
次いで、図１１（Ｂ）に示すように、再配線層４０が形成された面１０ａと反対の面１０ｂ側から樹脂層１０が研磨される。この樹脂層１０の研磨により、半導体素子２０の、端子２１が設けられた面２０ａ側とは反対の側の面２０ｂが、樹脂層１０から露出される。ここでは、再配線層４０と半導体素子２０（厚さＴ１）との間に配線層６０（厚さＴ２）が介在することで、半導体素子２０の再配線層４０からの高さが、最も厚い電子部品３０（厚さＴ３）の再配線層４０からの高さよりも高くなっている。そのため、樹脂層１０内に半導体素子２０よりも厚い電子部品３０が含まれる場合でも、研磨により、半導体素子２０の面２０ｂを樹脂層１０から露出させることが可能になっている。
【００６５】
尚、樹脂層１０の研磨は、図１１（Ａ）に示したような再配線層４０の形成後に限らず、図１０（Ｃ）の工程後や、図１０（Ｄ）の工程後に行うこともできる。
次いで、図１１（Ｃ）に示すように、樹脂層１０の、研磨された面１０ｂ上に、Ａｇペースト等の界面層５１を介して、金属板等の放熱層５２が形成され、放熱体５０が形成される。樹脂層１０の、研磨された面１０ｂには、半導体素子２０の面２０ｂが露出する。そのため、半導体素子２０と接触するように、界面層５１が形成される。樹脂層１０の、研磨された面１０ｂには、電子部品３０は露出しない。そのため、樹脂層１０の面１０ｂ上において、電子部品３０と界面層５１とは接触しない。
【００６６】
例えば、図１０（Ａ）〜図１０（Ｄ）及び図１１（Ａ）〜図１１（Ｃ）に示すような工程により、図７に示すような半導体装置１が形成される。
半導体装置１では、配線層６０により、半導体素子２０の再配線層４０からの高さが、いずれの電子部品３０の再配線層４０からの高さよりも高くなる。そのため、上記図１１（Ｂ）の樹脂層１０の研磨工程において、半導体素子２０の面２０ｂを樹脂層１０から露出させ、続く上記図１１（Ｃ）の放熱体５０の形成工程において、界面層５１を、樹脂層１０から露出する半導体素子２０と接触させることができる。半導体素子２０と界面層５１とを接触させることで、それらの間の熱抵抗を小さくし、半導体素子２０で発生した熱を、界面層５１、更には放熱層５２へと効率的に伝熱し、放熱層５２から放熱することができる。
【００６７】
更に、半導体装置１では、電子部品３０と界面層５１との間に樹脂層１０の一部が介在され、樹脂層１０の面１０ｂ上における電子部品３０と界面層５１との接触が回避される。そのため、界面層５１を介した半導体素子２０と電子部品３０との間の電気的な相互作用、或いは界面層５１を介した異なる電子部品３０間の電気的な相互作用を回避することができる。
【００６８】
また、半導体装置１では、再配線層４０と半導体素子２０との間に配線層６０が介在されることで、樹脂層１０内の半導体素子２０と、樹脂層１０上の再配線層４０との間に生じる応力を低減することができる。
【００６９】
ここで、上記のような構成を有する半導体装置１に関し、熱抵抗及び応力の計算結果の一例を示す。
図１２は計算に用いたモデルを示す図である。
【００７０】
図１２（Ａ）には、比較例として、上記図１に示した半導体装置１００Ａに相当する断面構造を有するモデルＡ（model A）を図示している。図１２（Ｂ）には、上記図７に示した半導体装置１に相当する断面構造を有するモデルＢ（model B）を図示している。
【００７１】
図１２（Ａ）に示すモデルＡは、樹脂層１１０と、樹脂層１１０内に埋設された半導体素子１２０と、樹脂層１１０の一方の面１１０ａ側に設けられた再配線層１４０と、樹脂層１１０の他方の面１１０ｂ側に設けられた放熱体１５０とを有する。放熱体１５０は、界面層１５１及び放熱層１５２を含む。モデルＡでは、半導体素子１２０と界面層１５１とは接触せず、それらの間には樹脂層１１０の一部が介在する。
【００７２】
このようなモデルＡにおいて、樹脂層１１０の厚さＰ１は０．６ｍｍとされる。半導体素子１２０の厚さＰ２は０．１３ｍｍ、幅Ｐ３は３．２ｍｍとされる。再配線層１４０は、２層の配線とそれらを接続するビアとの３層の導体層１４２を含む構造とされ、各導体層１４２（配線及びビア）の厚さＰ４は０．００５ｍｍとされる。再配線層１４０の絶縁層１４１はＳｉＮとされ、その厚さＰ５は０．０１５ｍｍで、半導体素子１２０の端子１２１に接続される最下層の導体層１４２（配線）間の距離Ｐ６は２ｍｍとされる。界面層１５１はＡｇペーストとされ、その厚さＰ７は０．１２ｍｍ、幅Ｐ８は１０ｍｍとされる。放熱層１５２はＣｕＭｏとされ、その厚さＰ９は１．４ｍｍ、幅Ｐ１０は１８ｍｍとされる。
【００７３】
図１２（Ｂ）に示すモデルＢは、樹脂層１０と、樹脂層１０内に埋設された半導体素子２０及び配線層６０と、樹脂層１０の一方の面１０ａ側に設けられた再配線層４０と、樹脂層１０の他方の面１０ｂ側に設けられた放熱体５０とを有する。放熱体５０は、界面層５１及び放熱層５２を含む。モデルＢでは、半導体素子２０と界面層５１とが接触し、それらの間には樹脂層１０の一部が介在しない。
【００７４】
このようなモデルＢにおいて、半導体素子２０の厚さＱ２は０．１３ｍｍ、幅Ｑ３は３．２ｍｍとされる。配線層６０の厚さＱ１１は０．００５ｍｍとされる。半導体素子２０と配線層６０との合計厚さＱ２＋Ｑ１１は０．１３５ｍｍ、樹脂層１０の厚さＱ１は０．１３５ｍｍとされる。再配線層４０は、２層の配線とそれらを接続するビアとの３層の導体層４２を含む構造とされ、各導体層４２（配線及びビア）の厚さＱ４は０．００５ｍｍとされる。再配線層４０の絶縁層４１はＳｉＮとされ、その厚さＱ５は０．０１５ｍｍで、半導体素子２０の端子２１に接続される最下層の導体層４２（配線）間の距離Ｑ６は２ｍｍとされる。界面層５１はＡｇペーストとされ、その厚さＱ７は０．１２ｍｍ、幅Ｑ８は１０ｍｍとされる。放熱層５２はＣｕＭｏとされ、その厚さＱ９は１．４ｍｍ、幅Ｑ１０は１８ｍｍとされる。
【００７５】
このようなモデルＡ及びモデルＢを用い、その熱抵抗及び応力について計算した結果を図１３及び図１４、並びに図１５及び図１６に示す。
熱抵抗及び応力の計算において、空気の熱伝達係数は２５Ｗ／ｍ2Ｋ、大気の温度は２３℃、発熱部の体積は０．５２ｍｍ3に設定している。また、半導体素子２０は成分主体がＳｉで、その熱膨張率は２．４×１０-6／Ｋである。樹脂層１０の熱膨張率は７×１０-6／Ｋである。再配線層４０の導体層４２はＣｕで、その熱膨張率は１６．６×１０-6／Ｋである。ＳｉＮの熱膨張率は３×１０-6／Ｋ、ＳｉＯの熱膨張率は０．５×１０-6／Ｋである。
【００７６】
図１３は半導体素子の発熱量と温度に関する計算結果の一例を示す図、図１４は半導体素子の発熱量と最大応力に関する計算結果の一例を示す図である。
ここで、図１３の横軸は、半導体素子１２０及び半導体素子２０の発熱量［Ｗ］を表している。図１３の縦軸は、半導体素子１２０の各発熱量での温度分布を発熱場所で積分した積分温度［℃］、及び半導体素子２０の各発熱量での温度分布を発熱場所で積分した積分温度［℃］を表している。図１４の横軸は、半導体素子１２０及び半導体素子２０の発熱量［Ｗ］を表している。図１４の縦軸は、半導体素子１２０の発熱量が１Ｗ及び２Ｗの時の半導体素子１２０と再配線層１４０との間の最大応力［ＧＰａ］、及び半導体素子２０の発熱量が１Ｗ及び２Ｗの時の半導体素子２０と再配線層４０との間の最大応力［ＧＰａ］を表している。
【００７７】
モデルＢ（図１２（Ｂ））の配線層６０の導体６２には、Ｃｕ中にグラファイト又はグラフェンが配向して含有された構造を有する複合導体材料が用いられる。図１３及び図１４には、モデルＢの配線層６０の導体６２として、ＸＹ方向の熱膨張率が７×１０-6／Ｋで、Ｚ方向の熱膨張率が９×１０-6／Ｋである複合導体材料を用いた場合の計算結果を例示している。この図１３及び図１４の計算に用いた複合導体材料の熱伝導率は、ＸＹ方向の熱伝導率が６３０Ｗ／ｍＫで、Ｚ方向の熱伝導率が３５Ｗ／ｍＫである。
【００７８】
モデルＡ（図１２（Ａ））の、図１３に示す半導体素子１２０の発熱量と積分温度との関係の傾きが、モデルＡ（model A）の熱抵抗になる。モデルＢ（図１２（Ｂ））の、図１３に示す半導体素子２０の発熱量と積分温度との関係の傾きが、モデルＢ（model B）の熱抵抗になる。図１３より、半導体素子２０を界面層５１と接触させるモデルＢでは、半導体素子１２０と界面層１５１との間に樹脂層１１０の一部が介在するモデルＡに比べ、熱抵抗が５％〜１０％程度低減される。
【００７９】
更に、図１４より、樹脂層１０内の半導体素子２０と樹脂層１０上の再配線層４０との間に配線層６０が介在するモデルＢでは、半導体素子１２０が埋設された樹脂層１１０上に再配線層１４０を設けるモデルＡに比べ、最大応力が１０％〜１２％程度低減される。
【００８０】
図１３及び図１４より、モデルＢ、即ち上記半導体装置１（図７）のように、半導体素子２０を界面層５１と接触させ、更に半導体素子２０と再配線層４０との間に配線層６０を介在させる構造を採用することで、熱抵抗及び応力の低減を図ることが可能になる。
【００８１】
図１５は半導体素子の発熱量と温度に関する計算結果の別例を示す図、図１６は半導体素子の発熱量と最大応力に関する計算結果の別例を示す図である。
ここで、図１５の横軸は、半導体素子１２０及び半導体素子２０の発熱量［Ｗ］を表している。図１５の縦軸は、半導体素子１２０の各発熱量での温度分布を発熱場所で積分した積分温度［℃］、及び半導体素子２０の各発熱量での温度分布を発熱場所で積分した積分温度［℃］を表している。図１６の横軸は、半導体素子１２０及び半導体素子２０の発熱量［Ｗ］を表している。図１６の縦軸は、半導体素子１２０の発熱量が１Ｗ及び２Ｗの時の半導体素子１２０と再配線層１４０との間の最大応力［ＧＰａ］、及び半導体素子２０の発熱量が１Ｗ及び２Ｗの時の半導体素子２０と再配線層４０との間の最大応力［ＧＰａ］を表している。
【００８２】
モデルＢ（図１２（Ｂ））の配線層６０の導体６２には、Ｃｕ中にグラファイト又はグラフェンが配向して含有された構造を有する複合導体材料が用いられる。図１５及び図１６には、モデルＢの配線層６０の導体６２として、ＸＹ方向の熱膨張率が１０×１０-6／Ｋで、Ｚ方向の熱膨張率が５×１０-6／Ｋである複合導体材料を用いた場合の計算結果を例示している。この点で、上記図１３及び図１４の例と相違する。図１５及び図１６の計算に用いた複合導体材料の熱伝導率は、ＸＹ方向の熱伝導率が５７０Ｗ／ｍＫで、Ｚ方向の熱伝導率が４５Ｗ／ｍＫである。
【００８３】
図１５に示す発熱量と積分温度との関係の傾きが熱抵抗になる。上記図１３と同様、図１５より、半導体素子２０を界面層５１と接触させるモデルＢでは、半導体素子１２０と界面層１５１との間に樹脂層１１０の一部が介在するモデルＡに比べ、熱抵抗が５％〜１０％程度低減される。
【００８４】
更に、図１６より、樹脂層１０内の半導体素子２０と樹脂層１０上の再配線層４０との間に配線層６０が介在するモデルＢでは、半導体素子１２０が埋設された樹脂層１１０上に再配線層１４０を設けるモデルＡに比べ、最大応力が低減される。配線層６０の導体６２に、Ｚ方向の熱膨張率がＸＹ平面方向の熱膨張率よりも小さい導体材料を用いる図１６の例では、Ｚ方向の熱膨張率がＸＹ平面方向の熱膨張率よりも大きい導体材料を用いる上記図１４の例に比べて、更に大きな応力低減効果が得られる。
【００８５】
図１５及び図１６より、モデルＢ、即ち上記半導体装置１（図７）のように、半導体素子２０を界面層５１と接触させ、更に半導体素子２０と再配線層４０との間に配線層６０を介在させる構造を採用することで、熱抵抗及び応力の低減を図ることが可能になる。
【００８６】
尚、半導体素子２０の成分主体をＳｉとした場合、図１４及び図１６より、配線層６０の導体６２の、Ｚ方向の熱膨張率と、Ｓｉの熱膨張率（２．４×１０-6／Ｋ）との差が小さくなる方が、半導体素子２０と再配線層４０との間の応力低減効果が大きくなる。即ち、図１４の例では、導体６２のＺ方向の熱膨張率は９×１０-6／Ｋであり、図１６の例では、導体６２のＺ方向の熱膨張率は５×１０-6／Ｋであり、図１６の例で用いた導体６２の方が、Ｓｉの熱膨張率との差が小さい。従って、半導体素子２０と再配線層４０との間の応力低減の観点からは、Ｚ方向の熱膨張率と半導体素子２０の熱膨張率との差が小さくなる導体材料を、配線層６０の導体６２に用いることが好ましい。
【００８７】
但し、配線層６０の導体６２は、図１６の例で用いたような、Ｚ方向の熱膨張率がＸＹ平面方向の熱膨張率よりも小さいものに限定されるものではない。半導体素子２０の熱膨張率（例えばその成分主体の材料の熱膨張率）によっては、図１４の例で用いたような、Ｚ方向の熱膨張率がＸＹ平面方向の熱膨張率よりも大きい導体材料を導体６２に用いた方が、Ｚ方向の熱膨張率と半導体素子２０の熱膨張率との差が小さくなる場合もある。
【００８８】
以上説明したように、半導体装置１によれば、樹脂層１０内に、半導体素子２０よりも厚い電子部品３０が埋設される場合でも、配線層６０によって再配線層４０からの高さを調節し、半導体素子２０を界面層５１に接触させ、熱抵抗を抑えることができる。これにより、動作時に半導体素子２０で発生する熱を、界面層５１、放熱層５２へと効率的に伝熱し、半導体素子２０の過熱、それによる破損や性能の低下を抑えることが可能になる。
【００８９】
更に、半導体装置１によれば、配線層６０によって半導体素子２０の再配線層４０からの高さが調節される結果、電子部品３０と界面層５１とが接触せず、間に樹脂層１０の一部が介在される。これにより、界面層５１を介した半導体素子２０と電子部品３０との間、或いは異なる電子部品３０間の電気的な相互作用を回避することが可能になる。
【００９０】
また、半導体装置１によれば、樹脂層１０内の半導体素子２０と樹脂層１０上の再配線層４０との間に配線層６０が介在されることで、半導体素子２０と再配線層４０との間に生じる応力を抑えることができる。これにより、半導体素子２０と再配線層４０との間の電気接続部位の破損、高抵抗化、断線を抑えることが可能になる。
【００９１】
上記手法によれば、熱的及び電気的な特性に優れ、性能及び信頼性の高い半導体装置１が実現される。
次に、第２の実施の形態について説明する。
【００９２】
図１７は第２の実施の形態に係る半導体装置の一例を示す図である。図１７には、第２の実施の形態に係る半導体装置の一例の要部断面を模式的に図示している。
図１７に示す半導体装置１ａは、樹脂層１０内の半導体素子２０と樹脂層１０上の再配線層４０との間に、２層構造の配線層６０ａを有する点で、上記第１の実施の形態で述べた半導体装置１と相違する。
【００９３】
半導体装置１ａの配線層６０ａは、絶縁膜６１と、絶縁膜６１内に設けられた導体６２群と、絶縁膜６１上に設けられた絶縁膜６３と、導体６２群に対応して絶縁膜６３内に設けられた導体６４群とを含む。絶縁膜６３には、絶縁膜６１と同様の絶縁材料、即ち、エポキシ樹脂、ポリイミド樹脂、フェノール樹脂等の有機系絶縁材料のほか、ＳｉＯ、ＳｉＮ等の無機系絶縁材料が用いられる。導体６４群には、導体６２群と同様の導体材料、即ち、ＣｕやＡｌ等の金属材料、或いはそのような金属材料にグラファイトやグラフェン等の炭素材料を含有させた複合導体材料が用いられる。
【００９４】
半導体装置１ａのように、半導体素子２０と再配線層４０との間には、このような導体６２及び導体６４の２層構造を有する配線層６０ａを設けてもよい。
半導体装置１ａでは、２層構造を有する配線層６０ａにより、半導体素子２０の再配線層４０からの高さが、界面層５１に電子部品３０が接触せず半導体素子２０が接触するように、調節される。これにより、動作時に半導体素子２０で発生する熱の界面層５１等への伝熱効率が高められ、半導体素子２０の過熱、破損、性能低下が抑えられ、界面層５１を介した半導体素子２０と電子部品３０との間や異なる電子部品３０間の電気的な相互作用が抑えられる。
【００９５】
また、配線層６０ａにより、半導体素子２０と再配線層４０との間の応力が低減され、半導体素子２０と再配線層４０との間の電気接続部位の破損、高抵抗化、断線が抑えられる。
【００９６】
上記手法によれば、熱的及び電気的な特性に優れ、性能及び信頼性の高い半導体装置１ａが実現される。
半導体装置１ａにおいて、その配線層６０ａの導体６２及び導体６４には、同種の導体材料が用いられてもよいし、異種の導体材料が用いられてもよい。
【００９７】
例えば、導体６２及び導体６４の双方に、Ｚ方向の熱膨張率がＸＹ平面方向の熱膨張率よりも小さい導体材料を用いたり、Ｚ方向の熱膨張率がＸＹ平面方向の熱膨張率よりも大きい導体材料を用いたりしてもよい。
【００９８】
或いは、発熱源の半導体素子２０に近い導体６２に、Ｚ方向の熱膨張率がＸＹ平面方向の熱膨張率よりも小さい導体材料を用い、再配線層４０に近い導体６４に、Ｚ方向の熱膨張率がＸＹ平面方向の熱膨張率よりも大きい導体材料を用いるようにしてもよい。例えば、導体６２には、上記図１６の例で述べたような、ＸＹ方向の熱膨張率が１０×１０-6／Ｋで、Ｚ方向の熱膨張率が５×１０-6／Ｋである複合導体材料を用いる。導体６４には、上記図１４の例で述べたような、ＸＹ方向の熱膨張率が７×１０-6／Ｋで、Ｚ方向の熱膨張率が９×１０-6／Ｋである複合導体材料を用いる。即ち、発熱源に近い導体６２には、Ｚ方向の熱膨張率と半導体素子２０の熱膨張率（例えば２．４×１０-6／Ｋ）との差が比較的小さくなるような導体材料を用いる。上層の導体６４には、ＸＹ平面方向の熱膨張率と樹脂層１０の熱膨張率（例えば７×１０-6／Ｋ）との差が比較的小さくなるような導体材料を用いる。導体６２及び導体６４に、このような材料を用いることで、発熱源の半導体素子２０に近い領域での応力の増大を抑えると共に、再配線層４０に近い領域での変形を抑えて電気接続部位の破損、高抵抗化、断線を抑える。
【００９９】
また、半導体装置１ａにおいて、その配線層６０ａの導体６２及び導体６４の厚さは、同じでもよいし、異なってもよい。樹脂層１０内の最も厚い電子部品３０の厚さ、上記のような導体６２及び導体６４の熱膨張率等を基に、導体６２及び導体６４の各々の厚さを設定することができる。
【０１００】
ここでは、導体６２及び導体６４を含む２層構造の配線層６０ａを例示したが、層数は２層に限定されるものではなく、３層以上とすることもできる。
次に、第３の実施の形態について説明する。
【０１０１】
上記第１及び第２の実施の形態では、樹脂層１０内に１つの半導体素子２０を埋設する例を示したが、樹脂層１０内に埋設する半導体素子２０の個数は１つに限定されるものではなく、樹脂層１０内には、同種又は異種の複数の半導体素子２０が埋設されてもよい。
【０１０２】
図１８は第３の実施の形態に係る半導体装置の一例を示す図である。図１８には、第３の実施の形態に係る半導体装置の一例の要部断面を模式的に図示している。
図１８に示す半導体装置１ｂは、樹脂層１０内に、複数の半導体素子２０、ここでは一例として同じ厚さの２つの半導体素子２０が埋設された構造を有する。各半導体素子２０の、端子２１群が設けられた面２０ａ上に、互いに同じ厚さの配線層６０が設けられる。これらの配線層６０により、両半導体素子２０の、端子２１群が設けられた面２０ａ側とは反対の側の面２０ｂが、界面層５１と接触される。配線層６０により、両半導体素子２０について、熱抵抗及び応力の低減が図られる。更に、両半導体素子２０上にそれぞれ配線層６０を設けることで、最も厚い電子部品３０と界面層５１の接触が回避される。同じ厚さの半導体素子２０群を含み、熱的及び電気的な特性に優れ、性能及び信頼性の高い半導体装置１ｂが実現される。
【０１０３】
図１９は第３の実施の形態に係る半導体装置の別例を示す図である。図１９には、第３の実施の形態に係る半導体装置の別例の要部断面を模式的に図示している。
図１９に示す半導体装置１ｃは、樹脂層１０内に、複数の半導体素子２０、ここでは一例として異なる厚さの２つの半導体素子２０が埋設された構造を有する。各半導体素子２０の、端子２１群が設けられた面２０ａ上に、互いに異なる厚さの配線層６０が設けられる。これらの配線層６０により、両半導体素子２０の、端子２１群が設けられた面２０ａ側とは反対の側の面２０ｂが、界面層５１と接触される。このように配線層６０は、それが設けられる半導体素子２０の厚さに応じた厚さとしてもよい。配線層６０により、両半導体素子２０について、熱抵抗及び応力の低減が図られる。更に、両半導体素子２０上にそれぞれ配線層６０を設けることで、最も厚い電子部品３０と界面層５１の接触が回避される。異なる厚さの半導体素子２０群を含み、熱的及び電気的な特性に優れ、性能及び信頼性の高い半導体装置１ｃが実現される。
【０１０４】
図１８及び図１９には、上記第１の実施の形態で述べたような単層構造の配線層６０を例示したが、上記第２の実施の形態で述べたような多層構造の配線層６０ａを、各半導体素子２０上に設けることもできる。
【０１０５】
次に、第４の実施の形態について説明する。
上記の半導体装置１，１ａ，１ｂ，１ｃ等は、回路基板や他の半導体装置等の各種電子部品（基板）に実装することができる。半導体装置１，１ａ，１ｂ，１ｃ等を基板に実装した電子装置の一例を、第４の実施の形態として説明する。
【０１０６】
図２０は第４の実施の形態に係る電子装置の一例を示す図である。図２０には、第４の実施の形態に係る電子装置の一例の要部断面を模式的に図示している。
図２０には一例として、上記第１の実施の形態で述べた半導体装置１が、基板７０に実装された電子装置８０を図示している。基板７０は、回路基板、半導体素子（半導体チップ）、半導体素子を備える半導体装置（半導体パッケージ）等の各種電子部品である。基板７０は、半導体装置１が実装される面側の、半導体装置１の再配線層４０に設けられた端子４２ａ群と対応する位置に、端子７１群を有する。半導体装置１及び基板７０の、互いの対応する端子４２ａと端子７１とが、半田等のバンプ８１を用いて、電気的及び機械的に接続される。
【０１０７】
上記のように半導体装置１では、配線層６０により、半導体素子２０と界面層５１との接触、及び電子部品３０と界面層５１との非接触が実現される。また、半導体装置１では、配線層６０により、半導体素子２０と再配線層４０との間に生じる応力が抑えられる。これにより、熱的及び電気的な特性に優れ、性能及び信頼性の高い半導体装置１が実現される。このような半導体装置１を基板７０に実装することで、性能及び信頼性の高い電子装置８０が実現される。
【０１０８】
ここでは、半導体装置１を基板７０に実装した電子装置８０を例にしたが、他の半導体装置１ａ，１ｂ，１ｃ等を基板７０に実装した電子装置も同様に実現することができる。
次に、第５の実施の形態について説明する。
【０１０９】
上記の半導体装置１，１ａ，１ｂ，１ｃ等を基板に実装した電子装置は、各種電子機器（電子装置とも称する）に搭載することができる。例えば、コンピュータ（パーソナルコンピュータ、スーパーコンピュータ、サーバ等）、スマートフォン、携帯電話、タブレット端末、センサ、カメラ、オーディオ機器、測定装置、検査装置、製造装置といった、各種電子機器に用いることができる。
【０１１０】
図２１は第５の実施の形態に係る電子機器の一例を示す図である。図２１には、第５の実施の形態に係る電子機器の一例を模式的に図示している。
図２１に示すように、例えば上記図２０に示したような電子装置８０が、各種電子機器９０に搭載（内蔵）される。上記のように、配線層６０を備える半導体装置１により、性能及び信頼性の高い電子装置８０が実現され、そのような電子装置８０を搭載した、性能及び信頼性の高い電子機器９０が実現される。
【０１１１】
ここでは、上記図２０に示したような、半導体装置１を基板７０に実装した電子装置８０を例にしたが、他の半導体装置１ａ，１ｂ，１ｃ等を基板７０に実装した電子装置も同様に、各種電子機器に搭載することができる。
【０１１２】
以上説明した実施の形態に関し、更に以下の付記を開示する。
（付記１）  放熱体と、
前記放熱体上に設けられた樹脂層と、
前記樹脂層内に埋設され、第１面に第１端子を有し、前記第１面と反対側の第２面が前記放熱体に接触する第１半導体素子と、
前記樹脂層内に埋設され、前記第１面上に設けられた第１絶縁膜と、前記第１絶縁膜内に設けられ前記第１端子に接続された第１導体とを有する第１配線層と、
前記樹脂層内に、前記放熱体との間に前記樹脂層の一部を介して埋設され、第２端子を有する電子部品と、
前記樹脂層上及び前記第１配線層上に設けられ、前記第１導体及び前記第２端子に接続された導体層を有する第２配線層と
を含むことを特徴とする半導体装置。
【０１１３】
（付記２）  前記第１導体は、前記第１面に沿った第１方向の熱膨張率と、前記第１面と垂直な第２方向の熱膨張率とが異なることを特徴とする付記１に記載の半導体装置。
（付記３）  前記第１導体は、前記第２方向の熱膨張率が、前記第１方向の熱膨張率よりも小さいことを特徴とする付記２に記載の半導体装置。
【０１１４】
（付記４）  前記放熱体は、
放熱層と、
前記放熱層と前記樹脂層との間に介在された熱伝導性の界面層と
を有することを特徴とする付記１乃至３のいずれかに記載の半導体装置。
【０１１５】
（付記５）  前記第１半導体素子の厚さは、前記電子部品の厚さよりも薄く、且つ、前記第１半導体素子及び前記第１配線層の合計厚さは、前記電子部品の厚さよりも厚いことを特徴とする付記１乃至４のいずれかに記載の半導体装置。
【０１１６】
（付記６）  前記第１配線層は、
前記第１絶縁膜上に設けられた第２絶縁膜と、
前記第２絶縁膜内に設けられ、前記第１導体に接続された第２導体と
を更に有することを特徴とする付記１乃至５のいずれかに記載の半導体装置。
【０１１７】
（付記７）  前記樹脂層内に埋設され、第３面に第３端子を有し、前記第３面と反対側の第４面が前記放熱体に接触する第２半導体素子と、
前記樹脂層内に埋設され、前記第３面上に設けられた第３絶縁膜と、前記第３絶縁膜内に設けられ前記第３端子に接続された第３導体とを有する第３配線層と
を更に含み、
前記第２配線層は、前記樹脂層上、前記第１配線層上及び前記第３配線層上に設けられ、前記導体層は、前記第１導体、前記第３導体及び前記第２端子に接続されることを特徴とする付記１乃至６のいずれかに記載の半導体装置。
【０１１８】
（付記８）  前記第１半導体素子の厚さと、前記第２半導体素子の厚さとが異なることを特徴とする付記７に記載の半導体装置。
（付記９）  半導体素子の、第１端子が設けられた第１面上に、絶縁膜と、前記絶縁膜内に設けられ前記第１端子に接続された第１導体とを有する第１配線層を形成する工程と、
支持体上に、前記第１配線層を介して前記半導体素子を配置する工程と、
前記支持体上に、第２端子を有し、前記支持体上の高さが前記第１配線層を介した前記半導体素子よりも低い電子部品を配置する工程と、
前記支持体上の前記第１配線層、前記半導体素子及び前記電子部品を樹脂層で封止する工程と、
前記樹脂層と前記支持体とを分離する工程と、
前記樹脂層の、前記支持体が分離された面上に、前記第１導体及び前記第２端子に接続された導体層を有する第２配線層を形成する工程と、
前記樹脂層を研磨し、前記半導体素子の、前記第１面と反対側の第２面を露出させる工程と、
前記樹脂層の研磨された面上及び前記第２面上に、放熱体を形成する工程と
を含むことを特徴とする半導体装置の製造方法。
【０１１９】
（付記１０）  基板と、
前記基板に実装された半導体装置と
を備え、
前記半導体装置は、
放熱体と、
前記放熱体上に設けられた樹脂層と、
前記樹脂層内に埋設され、第１面に第１端子を有し、前記第１面と反対側の第２面が前記放熱体に接触する半導体素子と、
前記樹脂層内に埋設され、前記第１面上に設けられた絶縁膜と、前記絶縁膜内に設けられ前記第１端子に接続された第１導体とを有する第１配線層と、
前記樹脂層内に、前記放熱体との間に前記樹脂層の一部を介して埋設され、第２端子を有する電子部品と、
前記樹脂層上及び前記第１配線層上に設けられ、前記第１導体及び前記第２端子に接続された導体層を有する第２配線層と
を含むことを特徴とする電子装置。
【符号の説明】
【０１２０】
１，１ａ，１ｂ，１ｃ，１００Ａ，１００Ｂ  半導体装置
１０，１１０  樹脂層
１０ａ，１０ｂ，２０ａ，２０ｂ，１１０ａ，１１０ｂ，１２０ａ，１２０ｂ  面
２０，１２０  半導体素子
２１，３１，４２ａ，７１，１２１，１３１，１４２ａ  端子
２２  半導体基板
２２ａ  素子分離領域
２３  多層配線
２３ａ，４２，１４２  導体層
２３ａａ  電極パッド
２３ｂ，４１，１４１  絶縁層
２３ｃ  保護膜
２４  ＭＯＳトランジスタ
２４ａ  ゲート絶縁膜
２４ｂ  ゲート電極
２４ｃ  ソース領域
２４ｄ  ドレイン領域
２４ｅ  スペーサ
３０，１３０  電子部品
４０，１４０  再配線層
５０，１５０  放熱体
５１，１５１  界面層
５２，１５２  放熱層
６０，６０ａ  配線層
６１，６３  絶縁膜
６１ａ，１６１  開口部
６２，６４  導体
７０  基板
８０  電子装置
８１  バンプ
９０  電子機器
１６０  ビア
２００  支持基板
２１０  粘着層
【図１】
0006712051.tif 000002
【図２】
0006712051.tif 000003
【図３】
0006712051.tif 000004
【図４】
0006712051.tif 000005
【図５】
0006712051.tif 000006
【図６】
0006712051.tif 000007
【図７】
0006712051.tif 000008
【図８】
0006712051.tif 000009
【図９】
0006712051.tif 000010
【図１０】
0006712051.tif 000011
【図１１】
0006712051.tif 000012
【図１２】
0006712051.tif 000013
【図１３】
0006712051.tif 000014
【図１４】
0006712051.tif 000015
【図１５】
0006712051.tif 000016
【図１６】
0006712051.tif 000017
【図１７】
0006712051.tif 000018
【図１８】
0006712051.tif 000019
【図１９】
0006712051.tif 000020
【図２０】
0006712051.tif 000021
【図２１】
0006712051.tif 000022