(57)【特許請求の範囲】
【請求項１】
それぞれが光電変換部を備え、行列状に配置された複数の画素と、
前記複数の画素からアナログ信号が列ごとに出力される列出力線と、
前記列出力線を介して前記画素から出力されたアナログ信号をデジタル信号に変換するＡＤ変換器と、
前記アナログ信号を前記ＡＤ変換器によりｎビット（ｎは２以上の整数）の分解能でデジタル信号に変換する第１の駆動モードと、前記アナログ信号を前記ＡＤ変換器によりｍビット（ｍはｎより小さい正の整数）の分解能でデジタル信号に変換する第２の駆動モードのいずれかに設定する設定手段と、
前記設定手段により前記第２の駆動モードが設定された場合に、前記画素から前記列出力線へのアナログ信号の出力を開始してから、該アナログ信号を前記ＡＤ変換器でデジタル信号に変換する動作を開始するまでの動作時間が、前記第１の駆動モードの場合よりも短くなるように制御する制御手段と、
を備えることを特徴とする撮像装置。
【請求項２】
前記第２の駆動モードでは、前記画素が光を受光して得られる信号から差し引くための、前記画素がリセットされて得られる信号を出力しないことにより、前記動作時間を短くすることを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記画素は、前記光電変換部で発生した信号電荷を電圧信号に変換する電荷電圧変換部と、前記光電変換部で発生した信号電荷を前記電荷電圧変換部に転送する転送部と、前記電荷電圧変換部の電荷量に応じた電圧を増幅して前記列出力線に出力する増幅部と、前記電荷電圧変換部をリセットするリセット部とを有し、
前記第１の駆動モードでは、前記電荷電圧変換部をリセットした状態で前記列出力線に出力される第１のアナログ信号と、前記光電変換部で発生した信号電荷を前記電荷電圧変換部に転送した状態で前記列出力線に出力される第２のアナログ信号とを前記ＡＤ変換器でデジタル信号に変換し、
前記第２の駆動モードでは、前記第２のアナログ信号のみを前記ＡＤ変換器でデジタル信号に変換することを特徴とする請求項２に記載の撮像装置。
【請求項４】
前記第２の駆動モードでは、前記制御手段が、前記列出力線に現れる前記画素の信号に対応する電圧の静定を待つ待ち時間を短く設定することにより、前記動作時間を短くすることを特徴とする請求項１乃至３のいずれか１項に記載の撮像装置。
【請求項５】
前記ＡＤ変換器で変換されたデジタル信号を保持するメモリをさらに備え、該メモリは、前記第２の駆動モードが選択された場合に、複数行のデジタル信号を保持することを特徴とする請求項１乃至４のいずれか１項に記載の撮像装置。
【請求項６】
前記メモリに保持されたデジタル信号を列毎に順次出力する水平走査手段をさらに備え、該水平走査手段は、前記メモリに保持された複数行のデジタル信号をまとめて出力することを特徴とする請求項５に記載の撮像装置。
【請求項７】
前記第２の駆動モードでは、前記ＡＤ変換器は、前記アナログ信号を１ビットの分解能でデジタル信号に変換することを特徴とする請求項１乃至６のいずれか１項に記載の撮像装置。
【請求項８】
前記設定手段は、高画質が必要な場合に前記第１の駆動モードを設定し、高速な処理が必要な場合に前記第２の駆動モードを設定することを特徴とする請求項１乃至７のいずれか１項に記載の撮像装置。
【請求項９】
前記設定手段は、画像を撮影する場合に前記第１の駆動モードを設定し、前記画素のキズまたは前記画素に付着したゴミを検出する場合に前記第２の駆動モードを設定することを特徴とする請求項８に記載の撮像装置。
【請求項１０】
それぞれが光電変換部を備え、行列状に配置された複数の画素と、前記複数の画素からアナログ信号が列ごとに出力される列出力線と、前記列出力線を介して前記画素から出力されたアナログ信号をデジタル信号に変換するＡＤ変換器とを備える撮像装置を制御する方法であって、
前記アナログ信号を前記ＡＤ変換器によりｎビット（ｎは２以上の整数）の分解能でデジタル信号に変換する第１の駆動モードと、前記アナログ信号を前記ＡＤ変換器によりｍビット（ｍはｎより小さい正の整数）の分解能でデジタル信号に変換する第２の駆動モードのいずれかに設定する設定工程と、
前記設定工程により前記第２の駆動モードが設定された場合に、前記画素から前記列出力線へのアナログ信号の出力を開始してから、該アナログ信号を前記ＡＤ変換器でデジタル信号に変換する動作を開始するまでの動作時間が、前記第１の駆動モードの場合よりも短くなるように制御する制御工程と、
を有することを特徴とする撮像装置の制御方法。
【請求項１１】
請求項１０に記載の制御方法の各工程をコンピュータに実行させるためのプログラム。
【請求項１２】
請求項１０に記載の制御方法の各工程をコンピュータに実行させるためのプログラムを記憶したコンピュータが読み取り可能な記憶媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置及びその制御方法に関するものである。
【背景技術】
【０００２】
近年、デジタルスチルカメラやデジタルビデオカメラなどの撮像装置に用いられるＣＭＯＳイメージセンサの高機能化が進んでいる。特許文献１には、列毎にアナログデジタル変換（以下、ＡＤ変換）を行う回路を備えた撮像装置が開示されている。特許文献１に記載された撮像装置では、行列状に配置された画素の信号を列毎に設けられた列出力線を介して行単位で読み出し、列毎に設けられたＡＤ変換回路でデジタル信号に変換してから撮像装置の外部に出力している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−２７８１３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、一般的にデジタルカメラで撮影した画像は、１２〜１４ｂｉｔの高分解能でＡＤ変換され、デジタル信号として記録される。これに対し、カメラの組み立て工程等においてイメージセンサの検査等を行う場合に、撮影した画像を２値のデジタル信号に変換して出力することがある。この場合、検査時間を短縮するためには、カメラが２値のデジタル信号を高速に出力できることが望ましい。
【０００５】
本発明は上述した課題に鑑みてなされたものであり、その目的は、ＡＤ変換回路を備えた撮像装置において、低分解能のデジタル信号を高速に出力することを可能とすることである。
【課題を解決するための手段】
【０００６】
本発明に係わる撮像装置は、それぞれが光電変換部を備え、行列状に配置された複数の画素と、前記複数の画素からアナログ信号が列ごとに出力される列出力線と、前記列出力線を介して前記画素から出力されたアナログ信号をデジタル信号に変換するＡＤ変換器と、前記アナログ信号を前記ＡＤ変換器によりｎビット（ｎは２以上の整数）の分解能でデジタル信号に変換する第１の駆動モードと、前記アナログ信号を前記ＡＤ変換器によりｍビット（ｍはｎより小さい正の整数）の分解能でデジタル信号に変換する第２の駆動モードのいずれかに設定する設定手段と、前記設定手段により前記第２の駆動モードが設定された場合に、前記画素から前記列出力線へのアナログ信号の出力を開始してから、該アナログ信号を前記ＡＤ変換器でデジタル信号に変換する動作を開始するまでの動作時間が、前記第１の駆動モードの場合よりも短くなるように制御する制御手段と、を備えることを特徴とする。
【発明の効果】
【０００７】
本発明によれば、ＡＤ変換回路を備えた撮像装置において、低分解能のデジタル信号を高速に出力することを可能とすることができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の第１の実施形態に係わる撮像装置の構成を示すブロック図。
【図２】撮像素子の全体構成図。
【図３】撮像素子の単位画素の構成図。
【図４】撮像素子の読み出し回路の詳細構成図。
【図５】保持容量を設けない場合の比較部の構成例を示す図。
【図６】第１の駆動モードの読み出し時の駆動タイミングチャート。
【図７】第２の駆動モードの読み出し時の駆動タイミングチャート。
【図８】列出力線の電位の変化を表す図。
【図９】第２の実施形態における書き込み用メモリとカウント部の構成を示す図。
【図１０】第２の実施形態における第１の駆動モードの垂直転送と水平転送の関係を示す図。
【図１１】第２の実施形態における第２の駆動モードの垂直転送と水平転送の関係を示す図。
【図１２】第２の実施形態における書き込み用メモリに保持されるデータを示す図。
【図１３】第３の実施形態における第３の駆動モードの読み出し時の駆動タイミングチャート。
【図１４】第３の実施形態における第３の駆動モードの垂直転送と水平転送の関係を示す図。
【図１５】第３の実施形態における第３の駆動モードで書き込み用メモリに保持されるデータを示す図。
【図１６】車載カメラに適用した場合の撮像装置の構成図。
【発明を実施するための形態】
【０００９】
以下、本発明の実施形態について、添付図面を参照して詳細に説明する。
【００１０】
（第１の実施形態）
図１は、本発明の第１の実施形態に係わる撮像装置１１０の構成を示すブロック図である。図１において、撮像素子１００は、撮影レンズ１０２で結像された被写体像を光電変換して画像信号を出力する。撮影レンズ１０２は、被写体の光学像を撮像素子１００上に結像させる。また、撮影レンズ１０２においては、レンズ駆動回路１０３によってズーム制御、フォーカス制御、絞り制御などが行われる。信号処理回路１０１は、撮像素子１００から出力される信号に各種の補正を行う。全体制御・演算回路１０４は各種演算を行うとともに、撮像装置１１０全体を制御する。メモリ回路１０５は画像データを一時的に記憶する。表示部１０６は各種情報や撮影画像を表示する。記録部１０７は、画像データの記録または読み出しを行うための半導体メモリ等を着脱可能とするように構成される。操作部１０８は、ボタン、ダイヤルなどで構成され、ユーザーからの操作入力を受け付ける。なお、表示部１０６がタッチパネルを備える場合には、このタッチパネルも操作部１０８に含まれる。
【００１１】
本実施形態における撮像装置は、画像信号を１２ｂｉｔ（ｎビット：ｎは２以上の整数）の分解能でＡＤ変換して出力する第１の駆動モードと、画像信号を１ｂｉｔ（ｍビット：ｍはｎより小さい正の整数）の分解能でＡＤ変換して出力する第２の駆動モードとを備える。全体制御・演算回路１０４は、これらの第１の駆動モードと第２の駆動モードのいずれかに設定することが可能である。
【００１２】
次に、撮像素子１００の構成について図２〜図４を用いて説明する。図２は、撮像素子１００の全体構成を示す図である。撮像素子１００は画素領域２０１、読み出し回路２０２、垂直走査回路２０３、水平走査回路２０４、タイミング発生回路（以下、ＴＧ）２０５、デジタル出力回路２０６を備えて構成される。
【００１３】
画素領域２０１には、単位画素２００が行列状に配置されている。ここでは、説明を分かりやすくするために４×４画素の配列を示しているが、実用上はさらに多数の画素が配置される。各画素は列毎（列方向に並んだ画素毎）に列出力線２０７を介して読み出し回路２０２に接続される。
【００１４】
垂直走査回路２０３は、画素領域２０１に配列された画素を１行単位で選択し、選択行の画素に対して駆動信号を送出する。読み出し回路２０２は、列出力線２０７を介して各画素から行単位で出力されたアナログの画素信号を、行毎にＡＤ変換し、デジタル信号に変換する。変換されたデジタル信号は、水平走査回路２０４からの水平走査パルスに基づいて、順次、デジタル出力回路２０６に出力される。
【００１５】
タイミングジェネレータ（以下、ＴＧ）２０５は、読み出し回路２０２、垂直走査回路２０３、水平走査回路２０４を制御するタイミング信号を送出する。デジタル出力回路２０６は、読み出し回路２０２から出力されたデジタル信号に補正処理などを行い、撮像素子の外部に出力する。
【００１６】
図３は、単位画素２００の構成を示す図である。図３において、単位画素２００は、フォトダイオード３０１、転送スイッチ（転送部）３０２、フローティングディフュージョン部（以下、ＦＤ）３０３、増幅部３０４、リセットスイッチ（リセット部）３０５、選択スイッチ３０６を含んで構成される。
【００１７】
フォトダイオード３０１は、撮影レンズを通して入射した光を受光し、その受光量に応じた信号電荷を生成する光電変換部として機能する。転送スイッチ３０２は、フォトダイオード３０１で発生した電荷をＦＤ３０３に転送する。転送スイッチ３０２は、転送パルス信号ＰＴＸによって制御される。ＦＤ３０３は、フォトダイオード３０１から転送された信号電荷を一時的に保持するとともに、保持した電荷を電圧信号に変換する電荷電圧変換部として機能する。増幅部３０４は、増幅トランジスタであり、ＦＤ３０３に保持した電荷に基づく電圧信号を増幅して、画素信号として出力する。増幅部３０４を構成する増幅トランジスタは、列出力線２０７に接続された電流源３０７とソースフォロアを構成している。
【００１８】
リセットスイッチ３０５は、リセットパルス信号ＰＲＥＳによって制御され、ＦＤ３０３の電位を基準電位ＶＤＤにリセットする。選択スイッチ３０６は、垂直選択パルス信号ＰＳＥＬによって制御され、増幅部３０４で増幅された画素信号を列出力線２０７に出力する。
【００１９】
図４は、読み出し回路２０２の詳細構成を示す図である。図４において、読み出し回路２０２は、参照信号生成部４０２と、カウント部４０７と、列毎に設けられた列読み出し回路４００とを備える。各列の列読み出し回路４００の構成は同一のため、１列分のみ詳細な構成を示している。列読み出し回路４００は、保持容量４０３，４０４、比較部４０１、書き込み用メモリ４０５、メモリ間転送スイッチ４０６、読み出し用メモリ４０８を含んで構成される。
【００２０】
比較部４０１、書き込み用メモリ４０５は、参照信号生成部４０２、カウント部４０７と合わせてＡＤ変換回路（ＡＤ変換器）を構成する。各列の列出力線２０７を介して同時に読み出した行の画素信号は、このＡＤ変換回路において行毎にデジタル信号に変換される。
【００２１】
列出力線２０７から出力されたアナログの画素信号は、保持容量４０３を介して、比較部４０１に入力される。参照信号生成部４０２は、時間に依存して電位が変化する参照信号ＶＲＡＭＰを生成し、この参照信号は保持容量４０４を介して、比較部４０１に入力される。保持容量４０３，４０４は不図示のリセットスイッチによりリセットされる。なお、保持容量４０３と列出力線２０７との間にスイッチを設けて、保持容量４０３が画素信号を保持した後に、列出力線２０７を切り離せるように構成してもよい。
【００２２】
比較部４０１は、参照信号ＶＲＡＭＰと列出力線２０７から出力される画素信号との比較を行い、両者の信号レベルの大小関係が逆転した時に、比較結果に基づく信号であるラッチ信号を出力する。カウント部４０７は、参照信号生成部４０２が参照信号ＶＲＡＭＰの電位を変化させ始めたタイミングで、不図示の内部クロックを計数して複数ｂｉｔから成るカウント信号を生成する。生成されたカウント信号は各列の書き込み用メモリ４０５に入力される。書き込み用メモリ４０５は、比較部４０１からラッチ信号が入力されると、その時、カウント部４０７から供給されていたカウント信号をデジタル信号として保持する。書き込み用メモリ４０５は、複数ｂｉｔから成る２つのメモリＭＮ１，ＭＳ１を備える。メモリＭＳ１は、後述する光信号であるＳ信号をデジタル信号として保持し、メモリＭＮ１は、後述するリセット信号であるＮ信号をデジタル信号として保持する。
【００２３】
メモリＭＳ１，ＭＮ１に保持されたデジタル信号は、メモリ間転送スイッチ４０６を介して読み出し用メモリ４０８に転送される。読み出し用メモリ４０８は、複数ｂｉｔから成る２つのメモリＭＮ２，ＭＳ２を備える。メモリＭＮ２には、メモリＭＮ１に保持されていたＮ信号が転送される。メモリＭＳ２には、メモリＭＳ１に保持されていたＳ信号が転送される。メモリＭＮ２，ＭＳ２に保持されたデジタル信号は、水平走査回路２０４からの水平走査パルスにより、デジタル出力線４０９，４１０を介して、デジタル出力回路２０６に出力される。デジタル出力回路２０６では、Ｓ信号からＮ信号を減算する処理を行い、その信号を撮像素子の外部に出力する。
【００２４】
なお、列読み出し回路４００の前段に増幅アンプを設けて、列出力線２０７を介して出力されたアナログ信号を増幅してからＡＤ変換を行う構成にしてもよい。また、比較部４０１と列出力線２０７の間に保持容量を設けない構成にしてもよい。図５は、保持容量４０３，４０４を設けない場合の比較部４０１の構成例を示す図である。列出力線２０７からの信号が保持容量を介さず、直接比較部４０１に入力される。また、参照信号生成部４０２からＶＲＡＭＰ信号を供給する配線１６０１が保持容量を介さず、直接比較部４０１に接続される。
【００２５】
次に、図６および図７を用いて、本実施形態の撮像装置の駆動方法について説明する。本実施形態の撮像装置は、画素信号を１２ｂｉｔ（１２ビット）の分解能でＡＤ変換して出力する第１の駆動モードと、画素信号を１ｂｉｔ（１ビット）の分解能でＡＤ変換して出力する第２の駆動モードとを備える。
【００２６】
図６は第１の駆動モードにおける動作タイミングを示すタイミングチャートである。図６は、垂直走査回路２０３がある行を選択した際の読み出し時の駆動タイミングチャートを示している。なお、各制御信号がＨレベル（Ｈｉｇｈレベル）のときに図３および図４における対応するスイッチがオンとなる。Ｖ１は列出力線２０７の電位を示している。
【００２７】
始めに、時刻ｔ５０１において、水平同期パルス信号ＳＹＮＣがＨレベルとなる。そして、選択行の垂直選択パルス信号ＰＳＥＬがＨレベルとなり、選択行の画素の選択スイッチ３０６がオンされる。これにより選択行の画素が列出力線２０７に接続される。同時に、リセットパルス信号ＰＲＥＳがＨレベルとなり、画素のリセットスイッチ３０５がオンし、ＦＤ３０３がリセットされる。このとき、図４の保持容量４０３，４０４の電位も不図示のリセットスイッチによりリセットされる。
【００２８】
次に、時刻ｔ５０２において、リセットパルス信号ＰＲＥＳをＬレベル（Ｌｏｗレベル）とすることにより、リセットスイッチ３０５がオフする。この時、列出力線２０７の電位Ｖ１は、ＦＤ３０３のリセットが解除されたときの電位となる。ここで、列出力線２０７に出力される画素信号はリセットレベル信号であり、これをＮ信号と表記する。
【００２９】
列出力線２０７の電位Ｖ１がＮ信号のレベルに静定した後、時刻ｔ５０３では、保持容量４０３に保持されたＮ信号をデジタル信号に変換する動作を開始する。時刻ｔ５０３では、参照信号生成部４０２から供給されるＶＲＡＭＰ信号がＳｌｏｐｅ１の傾きで時間変化を開始する。比較部４０１は保持容量４０３を介して入力されたＮ信号と、参照信号生成部４０２から保持容量４０４を介して供給されるＶＲＡＭＰ信号との比較動作を開始する。カウント部４０７では、時刻ｔ５０３〜時刻ｔ５０４の間に８ｂｉｔ分のカウント動作を行い、８ｂｉｔのカウント信号を書き込み用メモリ４０５に供給する。そして、比較部４０１は、Ｎ信号とＶＬＡＭＰ信号の大小関係が逆転するとラッチ信号を書き込み用メモリ４０５に出力する。このとき、書き込み用メモリ４０５に供給されていた８ｂｉｔのカウント信号がデジタルのＮ信号として、メモリＭＮ１に保持される。時刻ｔ５０４では、ＶＲＡＭＰ信号の時間変化が停止され、カウント部４０７のカウント動作も停止される。この時刻ｔ５０３〜時刻ｔ５０４で行われるＮ信号をデジタル信号に変換する動作をＮ変換と表記する。
【００３０】
次に、時刻ｔ５０５〜時刻ｔ５０６において、転送パルス信号ＰＴＸをＨレベルにする。これにより、図３に示した画素の転送スイッチ３０２がオンし、フォトダイオード３０１で光電変換により発生した信号電荷がＦＤ３０３に転送される。列出力線２０７にはフォトダイオード３０１で発生した電荷量に応じた光信号が出力される。この信号をＳ信号と表記する。列出力線２０７の電位Ｖ１はＮ信号のレベルからＳ信号のレベルに変化を開始する。
【００３１】
そして、静定時間Ｔ１が経過した後、時刻ｔ５０７で保持容量４０３に保持されたＳ信号をデジタル信号に変換する動作を開始する。時刻ｔ５０７では、参照信号生成部４０２から供給されるＶＲＡＭＰ信号がＮ変換の時と同じＳｌｏｐｅ１の傾きで時間変化を開始する。比較部４０１は保持容量４０３を介して入力されたＳ信号と、参照信号生成部４０２から保持容量４０４を介して供給されるＶＲＡＭＰ信号との比較動作を開始する。カウント部４０７では、時刻ｔ５０７〜時刻ｔ５０８の間にＮ変換時と同じ動作周波数で１２ｂｉｔ分のカウント動作を行い、１２ｂｉｔのカウント信号を書き込み用メモリ４０５に出力する。そして、比較部４０１は、Ｓ信号とＶＬＡＭＰ信号の大小関係が逆転すると、ラッチ信号を書き込み用メモリ４０５に出力する。このとき、書き込み用メモリ４０５に供給されていた１２ｂｉｔのカウント信号がデジタルのＳ信号として、メモリＭＳ１に保持される。この時刻ｔ５０７〜時刻ｔ５０８で行うＳ信号をデジタル信号に変換する動作をＳ変換と表記する。このＳ変換は１２ｂｉｔの分解能で行われる。
【００３２】
ここで、時刻ｔ５０３〜時刻ｔ５０４のＮ変換では、Ｓ変換時と異なり、カウント部４０７で８ｂｉｔ分のカウント動作を行っていた。この理由は、Ｎ信号がノイズ成分やオフセット成分が主であるため、Ｎ信号の信号範囲が、Ｓ信号の信号範囲に比べて狭いからである。ＶＲＡＭＰ信号の傾きおよびカウント動作を行う周波数はＮ変換とＳ変換とで同一であるため、Ｎ変換の分解能はＳ変換と同じ１２ｂｉｔとなる。そして、デジタル出力回路２０６において、Ｓ信号からＮ信号を減算する処理（以下、Ｓ−Ｎ処理）を行って最終的に出力される信号は１２ｂｉｔの分解能となる。
【００３３】
時刻ｔ５０９〜時刻ｔ５１０では、転送パルス信号ＭＴＸをＨレベルにする。これにより、図４に示したメモリ間転送スイッチ４０６がオンし、書き込み用メモリ４０５のメモリＭＮ１，ＭＳ１に保持されていたデジタルのＮ信号およびＳ信号が、それぞれ読み出し用メモリ４０８のメモリＭＮ２，メモリＭＳ２に転送される。ここで、時刻ｔ５０１からｔ５１０までの動作を垂直転送と表記する。時刻ｔ５１１では、再び水平同期パルス信号ＳＹＮＣがＨレベルとなり、次の行の垂直転送が開始される。
【００３４】
各列のメモリＭＮ２，ＭＳ２に保持されたデジタルのＮ信号およびＳ信号は、次の行の垂直転送を行っている期間に、デジタル出力回路２０６に順次出力される。この動作を水平転送と表記する。水平転送では、水平走査回路２０４から水平走査パルスが送出され、各列のメモリＭＮ２，ＭＳ２に保持されたデジタルのＮ信号およびＳ信号が、それぞれデジタル出力線４０９，４１０を介して列毎に順次、デジタル出力回路２０６に出力される。この走査が最終列まで繰り返されることで、１行分のＳ信号、Ｎ信号の出力が完了する。この水平転送は、次の行の垂直転送を行っている期間内に完了する動作周波数で行われる。
【００３５】
デジタル出力回路２０６に出力されたＳ信号、Ｎ信号は、順次、Ｓ−Ｎ処理が行われ、固定パターンノイズが除去される。そして固定パターンノイズが除去された信号が撮像素子の外部に出力される。
【００３６】
次に、画素信号を１ｂｉｔの分解能でＡＤ変換して出力する第２の駆動モードの駆動タイミングについて図７を用いて説明する。図７は、垂直走査回路２０３がある行を選択した際の読み出し時の駆動タイミングチャートを示している。時刻ｔ６０１〜時刻ｔ６０２までの動作は図６で説明した第１の駆動モードの時刻ｔ５０１〜時刻ｔ５０２の動作と同様であるため、その説明は省略する。
【００３７】
時刻ｔ６０２でリセットを解除し、列出力線２０７の電位Ｖ１が静定すると、時刻ｔ６０３では、Ｓ信号の読み出しを開始する。ここで、第１の駆動モードで行っていたＮ変換を省略した理由については後述する。時刻ｔ６０３〜時刻ｔ６０４では、転送パルス信号ＰＴＸをＨレベルにすることにより、画素の転送スイッチ３０２をオンする。これによりフォトダイオード３０１で光電変換により発生した信号電荷がＦＤ３０３に転送される。列出力線２０７にはＳ信号が出力され、列出力線２０７の電位Ｖ１がＳ信号のレベルに変化を開始する。そして、静定時間Ｔ２が経過した後、時刻ｔ６０５で保持容量４０３に保持されたＳ信号をデジタル信号に変換する動作を開始する。
【００３８】
時刻ｔ６０５では、参照信号生成部４０２が初期値から閾値Ｖｔｈだけオフセットさせた時間変化のないＶＬＡＭＰ信号を供給する。比較部４０１は保持容量４０３を介して入力されたＳ信号と、参照信号生成部４０２から保持容量４０４を介して供給されたＶＲＡＭＰ信号との比較動作を開始する。カウント部４０７では、時刻ｔ６０５〜時刻ｔ６０６の間に０〜１までの１ｂｉｔ分のカウント動作を行い、１ｂｉｔのカウント信号を書き込み用メモリ４０５に出力する。ここで、比較動作開始時にＶＲＡＭＰ信号の電位がＶ１よりも下回っていれば、比較部４０１から即座にラッチ信号が出力され、メモリＭＳ１にはカウント開始時の０の値が保持される。ＶＲＡＭＰ信号の電位がＶ１よりも大きい場合は、比較部４０１からラッチ信号は出力されず、時刻ｔ６０６において、カウント動作が終了した後、メモリＭＳ１に強制的にラッチ信号が入力され１の値が保持される。したがって、閾値Ｖｔｈを境界として、Ｓ信号を１ｂｉｔ（２値）のデジタル信号にＡＤ変換できる。また、第１の駆動モードに比べて、ＡＤ変換の分解能を低くすることで、時刻ｔ６０５〜時刻ｔ６０６のＳ変換にかかる時間を短縮できる。
【００３９】
時刻ｔ６０７〜時刻ｔ６０８では、転送パルス信号ＭＴＸがＨレベルになる。これにより、メモリ間転送スイッチ４０６がオンし、書き込み用メモリ４０５のメモリＭＳ１に保持されたデジタルのＳ信号が、読み出し用メモリ４０８のメモリＭＳ２に転送される。
【００４０】
その後は第１の駆動モードと同様に時刻ｔ６０９で再び水平同期パルス信号ＳＹＮＣがＨレベルとなり、次の行の垂直転送が開始される。各列のメモリＭＳ２に保持されたデジタルのＳ信号は、次の行の垂直転送を行っている期間に、水平転送によって、デジタル出力回路２０６に順次出力される。この水平転送は、次の行の垂直転送を行っている期間内に完了する動作周波数で行われる。そして、デジタル出力回路２０６では、Ｓ−Ｎ処理を行わずにそのままＳ信号を撮像素子外部に出力する。
【００４１】
第２の駆動モードでは、列出力線２０７の静定時間Ｔ２を第１の駆動モードよりも短縮している。その理由を、図８を用いて説明する。図８は転送パルス信号ＰＴＸをＨレベルにして列出力線２０７にＳ信号を出力した際の、列出力線の電位Ｖ１の変化を示す図である。図６の時刻ｔ５０５〜時刻ｔ５０７および図７の時刻ｔ６０３〜時刻ｔ６０５に相当する。
【００４２】
列出力線の電位Ｖ１の変化は、列出力線２０７の寄生抵抗や寄生容量、電流源３０７の定電流量などによって異なるが、概ね図８に示すように変化する。具体的には、時刻ｔ７０１で転送パルス信号ＰＴＸをＨレベルにした直後は電位Ｖ１が急峻に変化し、その後は緩やかに変化して、定常状態になる。ここで、電位Ｖ１の信号を、７０６で示す１２ｂｉｔの分解能でＡＤ変換する場合と、７０５で示す１ｂｉｔの分解能でＡＤ変換する場合とで比較する。すると、電位Ｖ１に求められる許容誤差（定常状態からのずれ量）は、１２ｂｉｔの分解能でＡＤ変換する場合の方が小さくする必要がある。したがって、時刻ｔ７０２で転送パルス信号ＰＴＸをＬレベルにしてからの静定時間はＴ２＜Ｔ１とすることができる。そのため、１ｂｉｔの分解能でＡＤ変換する第２の駆動モードの方が、第１の駆動モードに比べて、列出力線２０７にＳ信号を出力してからＳ信号を保持容量に保持してＡＤ変換を開始するまでの動作時間を短縮することができる。また、図７の時刻ｔ６０２〜時刻ｔ６０３のリセット解除後の列出力線２０７の静定時間も、図６の時刻ｔ５０２〜時刻ｔ５０３で示す第１の駆動モードでの時間よりも短縮することができる。
【００４３】
なお、１ｂｉｔの分解能でＡＤ変換する第２の駆動モードでは、１２ｂｉｔの分解能でＡＤ変換する第１の駆動モードと同レベルまで高画質である必要はない。そのため、Ｎ変換を行わないことで、読み出し時間をさらに短縮している。Ｓ−Ｎ処理を行わないため、オフセット成分がＳ−Ｎ処理を行う場合と比べてずれてしまうが、ずれ量を考慮して、図７の２値化の閾値Ｖｔｈを設定すればよい。
【００４４】
以上説明したように、第２の駆動モードでは、第１の駆動モードに比べて、ＡＤ変換の分解能を下げることで、Ｓ変換の時間を短縮するとともに、列出力線の静定時間も短縮し、ＡＤ変換の開始までの時間を短縮できる。したがって、低分解能のデジタル信号を高速に出力することが可能となる。
【００４５】
撮像装置の通常撮影時は第１の駆動モードを使用して、高分解能のデジタル信号を出力し、撮像装置の組み立て工程等において撮像素子のキズや撮像素子に付着したゴミの検査等を行う場合には、第２の駆動モードを使用する。これにより、低分解能のデジタル信号を高速に出力することができ、検査時間を短縮することができる。
【００４６】
なお、図５に示したように、比較部４０１と列出力線２０７の間に保持容量を設けない構成にした場合は、図６の時刻ｔ５０７および図７の時刻ｔ６０５において、列出力線２０７の電位Ｖ１が静定した後、Ｓ信号を保持せずに、比較部４０１で直接Ｓ信号とＶＲＡＭＰ信号の比較を行うようにしてもよい。
【００４７】
（第２の実施形態）
第１の実施形態では、１ｂｉｔの分解能でＡＤ変換する第２の駆動モードの場合に、静定時間を短縮することにより垂直転送期間を短縮した。そのため、垂直転送と並行して行う水平転送期間も短縮する必要があり、水平転送の動作周波数を上げなければならなかった。これに対し、第２の実施形態では、水平転送の動作周波数を上げることなく、水平転送を高速化することが可能な構成について説明する。本実施形態では、第２の駆動モードの場合に、１ｂｉｔの分解能でＡＤ変換された複数行のデジタルデータをまとめて水平転送することで、水平転送を高速に行う。
【００４８】
図９は、第２の実施形態における撮像装置の書き込み用メモリ４０５とカウント部４０７の構成を示す図である。図９は図４の書き込み用メモリ４０５およびカウント部４０７に相当する構成を示しており、これ以外の部分の構成は第１の実施形態と同様であるため、その説明は省略する。
【００４９】
Ｎ信号を保持するためのメモリＭＮ１はｂｉｔ０〜ｂｉｔ７の８ｂｉｔ分のメモリで構成され、Ｓ信号を保持するためのメモリＭＳ１はｂｉｔ０〜ｂｉｔ１１の１２ｂｉｔ分のメモリで構成される。各メモリのｂｉｔ数は一例であり、これ以外の数でもよい。
【００５０】
ラッチ信号選択部８０１，８０２は、図４の比較部４０１から出力されるラッチ信号を供給するメモリを選択する。スイッチ８０３はラッチ信号をメモリＭＮ１に供給するためのスイッチであり、選択信号ＭＳＥＬＮで駆動される。スイッチ８０４はラッチ信号をメモリＭＳ１に供給するためのスイッチであり、選択信号ＭＳＥＬＳで駆動される。スイッチ８０５は、メモリＭＮ１およびＭＳ１のｂｉｔ毎に設けられ、ラッチ信号の供給をｂｉｔ単位で切り替える。各ｂｉｔに設けられたスイッチ８０５は、それぞれ選択信号ＭＳＥＬ０〜ＭＳＥＬ１１で駆動される。例えば、選択信号ＭＳＥＬＮおよび選択信号ＭＳＥＬ０〜ＭＳＥＬ７がすべてＨレベルのとき、スイッチ８０３およびメモリＭＮ１の各ｂｉｔに設けられたスイッチ８０５がオンし、比較部４０１から供給されるラッチ信号はメモリＭＮ１の各ｂｉｔに供給される。
【００５１】
また、メモリＭＮ１，ＭＳ１の各ｂｉｔにはカウント切り替え部８０６を介して、カウント部４０７から複数ｂｉｔのカウント信号が供給される。メモリＭＮ１，ＭＳ１の各ｂｉｔはラッチ信号が供給されると、その時のカウント信号をデジタル信号として保持する。
【００５２】
カウント切り替え部８０６は、カウント部４０７から出力される複数ｂｉｔのカウント信号の供給先となる書き込み用メモリ４０５のｂｉｔを切り替える。メモリＭＮ１，ＭＳ１に保持されたデジタル信号は、図４に示したメモリ間転送スイッチ４０６を介して読み出し用メモリ４０８のメモリＭＳ２，ＭＮ２にまとめて転送される。
【００５３】
図１０は、第２の実施形態における第１の駆動モードの垂直転送と水平転送の関係を示すタイミングチャートである。時刻ｔ９０１〜時刻ｔ９０６では１行目の垂直転送を行っており、図６のタイミングチャートの時刻ｔ５０１〜時刻ｔ５１１の動作に該当する。
【００５４】
時刻ｔ９０２〜時刻ｔ９０３の期間は１行目のＮ変換を行っている期間であり、図６の時刻ｔ５０３〜時刻ｔ５０４の動作に該当する。このとき、選択信号ＭＳＥＬＮおよびＭＳＥＬ０〜ＭＳＥＬ７がＨレベルとなっているため、比較部４０１から出力されるラッチ信号は図９に示したメモリＭＮ１のｂｉｔ０〜ｂｉｔ７に供給される。Ｎ変換期間中は、メモリＭＮ１のｂｉｔ０〜ｂｉｔ７に、カウント部４０７から８ｂｉｔ分のカウント信号がカウント切り替え部８０６を介して供給されている。そして、比較部４０１からラッチ信号が供給されると、メモリＭＮ１のｂｉｔ０〜ｂｉｔ７は、その時のカウント信号をＮ信号として保持する。
【００５５】
時刻ｔ９０４〜時刻ｔ９０５の期間は１行目のＳ変換を行っている期間であり、図６の時刻ｔ５０７〜時刻ｔ５０８の動作に該当する。このとき、選択信号ＭＳＥＬＳおよびＭＳＥＬ０〜ＭＳＥＬ１１がＨレベルとなっているため、比較部４０１から出力されるラッチ信号は図９に示したメモリＭＳ１のｂｉｔ０〜ｂｉｔ１１に供給される。Ｓ変換期間中は、メモリＭＳ１のｂｉｔ０〜ｂｉｔ１１に、カウント部４０７から１２ｂｉｔ分のカウント信号がカウント切り替え部８０６を介して供給されている。そして、比較部４０１からラッチ信号が供給されると、メモリＭＳ１のｂｉｔ０〜ｂｉｔ１１は、その時のカウント信号をＳ信号として保持する。
【００５６】
時刻ｔ９０５〜時刻ｔ９０６の間に、転送パルス信号ＭＴＸがＨレベルとなり、メモリＭＮ１，ＭＳ１に保持されたＮ信号およびＳ信号が、それぞれ読み出し用メモリ４０８のメモリＭＮ２，ＭＳ２に転送される。
【００５７】
時刻ｔ９０６〜時刻ｔ９０８では、２行目の垂直転送が行われる。これと並行して、時刻ｔ９０６〜時刻ｔ９０７では読み出し用メモリ４０８のメモリＭＮ２，ＭＳ２に保持されていた１行目のＮ信号およびＳ信号が列ごとに順次水平転送により出力される。この時、第１の駆動モードにおける水平転送は、次の行の垂直転送を行っている期間内に完了する動作周波数で行われる。これ以降は同様の動作が最終行まで繰り返され、画素信号の出力が完了する。
【００５８】
図１１は、第２の実施形態における第２の駆動モードの垂直転送と水平転送の関係を示すタイミングチャートである。時刻ｔ１００１〜時刻ｔ１００４では、１行目の垂直転送を行っており、図７のタイミングチャートの時刻ｔ６０１〜時刻ｔ６０９の動作に該当する。
【００５９】
時刻ｔ１００２〜時刻ｔ１００３は１行目のＳ変換を行っている期間であり、図７の時刻ｔ６０５〜時刻ｔ６０６の動作に該当する。このとき、選択信号ＭＳＥＬＳおよびＭＳＥＬ０がＨレベルとなっているため、比較部４０１から出力されるラッチ信号は図９に示したメモリＭＳ１のｂｉｔ０のみに供給される。１行目のＳ変換期間中は、カウント部４０７から１ｂｉｔ分のカウント信号が、カウント切り替え部８０６を介してメモリＭＳ１のｂｉｔ０に供給される。そして、比較部４０１からラッチ信号が供給されると、メモリＭＳ１のｂｉｔ０は、その時のカウント信号をＳ信号として保持する。時刻ｔ１００２〜時刻ｔ１００３のＳ変換直後は、図７のタイミングチャートと異なり、転送パルス信号ＭＴＸがＬレベルのままである。したがって、メモリＭＳ１からメモリＭＳ２へのデータの転送はこのタイミングでは行われない。
【００６０】
時刻ｔ１００５〜時刻ｔ１００６の２行目のＳ変換では、選択信号ＭＳＥＬＳおよびＭＳＥＬ１がＨレベルとなっているため、比較部４０１から出力されるラッチ信号は図９に示したメモリＭＳ１のｂｉｔ１のみに供給される。２行目のＳ変換期間中は、カウント部４０７から１ｂｉｔ分のカウント信号がカウント切り替え部８０６を介して、メモリＭＳ１のｂｉｔ１に供給される。そして、比較部４０１からラッチ信号が供給されると、ＭＳ１のｂｉｔ１は、その時のカウント信号をＳ信号として保持する。そして、１行目と同様に転送パルス信号ＭＴＸがＬレベルのままであるため、メモリＭＳ２へのデータの転送は、このタイミングでも行われない。１、２行目と同様にして、３〜１２行目のＳ信号はメモリＭＳ１のｂｉｔ２〜ｂｉｔ１１に順次保持されていく。
【００６１】
時刻ｔ１００７で１２行目のＳ変換が完了すると、転送パルス信号ＭＴＸがＨレベルになり、メモリＭＳ１のｂｉｔ０〜ｂｉｔ１１に保持されていた１〜１２行目のＳ信号がまとめてメモリＭＳ２に転送される。
【００６２】
その後、時刻ｔ１００８〜時刻ｔ１０１０では、１３〜２４行目の垂直転送が行われる。これと並行して、時刻ｔ１００８〜時刻ｔ１００９では読み出し用メモリ４０８のメモリＭＳ２に保持されていた１〜１２行目のＳ信号がまとめて水平転送により出力される。以降は同様の動作が最終行まで繰り返され、画素信号の出力が完了する。
【００６３】
図１２は、第１および第２の駆動モードにおける書き込み用メモリ４０５のメモリＭＳ１に保持されるデータを示す図である。第１の駆動モードでは、図１２（ａ）に示すように、１２ｂｉｔのＳ信号データが１行毎にメモリＭＳ１に保持される。一方、第２の駆動モードでは、図１２（ｂ）に示すように、１ｂｉｔのＳ信号データが１２行分まとめて保持される。そして、１２行分のＳ信号データがまとめて転送される。
【００６４】
したがって、第２の駆動モードでは、１２行分のＳ信号をまとめて水平転送することができるため、第１の駆動モードと比べて、水平転送の動作周波数を上げることなく、水平転送を高速化することができる。
【００６５】
なお、第２の駆動モード時に水平転送をまとめて行う行数は、水平転送をまとめて行う行数をｎとして、
垂直転送期間×ｎ≧水平転送期間
の関係を満たせば、１２行毎でなくてもよい。
【００６６】
（第３の実施形態）
第３の実施形態では、画素信号を１２ｂｉｔの分解能でＡＤ変換して出力する第１の駆動モード、画素信号を１ｂｉｔの分解能でＡＤ変換して出力する第２の駆動モードに加えて、画素信号を３ｂｉｔの分解能でＡＤ変換して出力する第３の駆動モードを備える。第３の実施形態における撮像装置の構成および、第１、第２の駆動モードの駆動方法は第２の実施形態と同様であるため、その説明は省略する。
【００６７】
図１３、図１４を用いて、画素信号を３ｂｉｔの分解能でＡＤ変換して出力する第３の駆動モードの駆動タイミングについて説明する。図１３は第３の駆動モードにおいて垂直走査回路２０３がある行を選択した際の読み出し時の駆動タイミングを示すタイミングチャートである。
【００６８】
時刻ｔ１２０１〜時刻ｔ１２０３の動作は図６に示した第１の駆動モードの時刻ｔ５０１〜時刻ｔ５０３の動作と同様であるため、その説明を省略する。時刻ｔ１２０３〜時刻ｔ１２０４では、Ｎ変換を行う。
【００６９】
時刻ｔ１２０３では、参照信号生成部４０２から供給されるＶＲＡＭＰ信号が図６のＳｌｏｐｅ１よりも時間変化の大きいＳｌｏｐｅ２の傾きで時間変化を開始する。カウント部４０７は時刻ｔ１２０３〜時刻ｔ１２０４の間に２ｂｉｔ分のカウント動作を行い、２ｂｉｔのカウント信号を書き込み用メモリ４０５に出力する。具体的には、時刻ｔ１２０３で、比較部４０１は保持容量４０３を介して入力されたＮ信号と保持容量４０４を介して入力されたＶＲＡＭＰ信号との比較動作を開始する。そして両者の大小関係が逆転すると、比較部４０１はラッチ信号を書き込み用メモリ４０５に出力する。そして、書き込み用メモリ４０５では、供給されていたカウント信号がデジタルのＮ信号として保持される。ここで、Ｎ信号を保持する書き込み用メモリ４０５のｂｉｔについては図１４を用いて説明する。
【００７０】
時刻ｔ１２０５〜時刻ｔ１２０６において、転送パルス信号ＰＴＸをＨレベルにする。これにより、画素の転送スイッチ３０２がオンし、フォトダイオード３０１で光電変換により発生した信号電荷がＦＤ３０３に転送される。列出力線２０７にはＳ信号が出力され、列出力線２０７の電位Ｖ１が変化し始める。
【００７１】
そして、Ｔ３で示す静定時間が経過した後、時刻ｔ１２０７〜時刻ｔ１２０８でＳ変換を行う。Ｓ変換では、保持容量４０３に保持されたＳ信号をデジタル信号に変換する。時刻ｔ１２０７では、参照信号生成部４０２から供給されるＶＲＡＭＰ信号がＮ変換時と同一の傾きＳｌｏｐｅ２で時間変化を開始する。カウント部４０７は時刻ｔ１２０７〜時刻ｔ１２０８の間に３ｂｉｔ分のカウント動作を行い、３ｂｉｔのカウント信号を書き込み用メモリ４０５に出力する。具体的には、時刻ｔ１２０７で、比較部４０１はＳ信号とＶＲＡＭＰ信号との比較動作を開始する。そして両者の大小関係が逆転すると、比較部４０１はラッチ信号を書き込み用メモリ４０５に出力する。そして、書き込み用メモリ４０５では、供給されていたカウント信号がデジタルのＳ信号として保持される。ここで、Ｓ信号を保持する書き込み用メモリ４０５のｂｉｔについては図１４を用いて説明する。このときのＳ変換は３ｂｉｔの分解能となる。
【００７２】
時刻ｔ１２０９〜時刻ｔ１２１０では、所定の行のみ転送パルス信号ＭＴＸがＨレベルになる。これにより、メモリ間転送スイッチ４０６がオンし、書き込み用メモリ４０５に保持されていた複数行分のデジタルのＳ信号およびＮ信号が、読み出し用メモリ４０８に転送される。この動作の詳細については図１４を用いて説明する。時刻ｔ１２１１では再び水平同期パルス信号ＳＹＮＣがＨレベルとなり、次の行の垂直転送が開始される。
【００７３】
ここで、第３の駆動モードのＡＤ変換の分解能は、第２の駆動モードよりも高く、第１の駆動モードよりも低い。したがって、第３の駆動モードの列出力線の電位Ｖ１の静定時間Ｔ３は、図６、図７の静定時間Ｔ１，Ｔ２と比べて、Ｔ１＞Ｔ３＞Ｔ２の関係となる。
【００７４】
したがって、第３の駆動モードでは、第１の駆動モードと比べて、ＡＤ変換時間を短縮するとともに静定時間も短縮することで、低分解能のデジタル信号を高速に出力することが可能となる。また、図１３の時刻ｔ１２０２〜時刻ｔ１２０３のリセット解除後の列出力線の静定時間も、図６の時刻ｔ５０２〜時刻ｔ５０３で示す第１の駆動モードの場合よりも短縮することができる。
【００７５】
図１４は、第３の駆動モードの垂直転送と水平転送の関係を示すタイミングチャートである。時刻ｔ１３０１〜時刻ｔ１３０２は、１行目の垂直転送においてＮ変換を行っている期間であり、図１３のタイミングチャートの時刻ｔ１２０３〜時刻ｔ１２０４の動作に該当する。このとき、選択信号ＭＳＥＬＮおよびＭＳＥＬ０，ＭＳＥＬ１がＨレベルとなっているため、比較部４０１から出力されるラッチ信号は図９に示したメモリＭＮ１のｂｉｔ０，ｂｉｔ１に供給される。１行目のＮ変換期間中は、カウント部４０７から２ｂｉｔ分のカウント信号がカウント切り替え部８０６を介してメモリＭＮ１のｂｉｔ０，ｂｉｔ１に供給される。そして、比較部４０１からラッチ信号が供給されると、メモリＭＮ１のｂｉｔ０，ｂｉｔ１は、その時のカウント信号をＮ信号として保持する。
【００７６】
時刻ｔ１３０３〜時刻ｔ１３０４は、１行目の垂直転送においてＳ変換を行っている期間であり、図１３のタイミングチャートの時刻ｔ１２０７〜時刻ｔ１２０８の動作に該当する。このとき、選択信号ＭＳＥＬＳおよびＭＳＥＬ０〜ＭＳＥＬ２がＨレベルとなっているため、比較部４０１から出力されるラッチ信号は図９に示したメモリＭＳ１のｂｉｔ０〜ｂｉｔ２に供給される。１行目のＳ変換期間中は、カウント部４０７から３ｂｉｔ分のカウント信号がカウント切り替え部８０６を介してメモリＭＳ１のｂｉｔ０〜ｂｉｔ２に供給される。そして、比較部４０１からラッチ信号が供給されると、メモリＭＳ１のｂｉｔ０〜ｂｉｔ２は、その時のカウント信号をＳ信号として保持する。
【００７７】
時刻ｔ１３０３〜時刻ｔ１３０４のＳ変換直後は、転送パルス信号ＭＴＸがＬレベルのままである。したがって、メモリＭＳ１からメモリＭＳ２へのデータの転送はこのタイミングでは行われない。
【００７８】
時刻ｔ１３０５〜時刻ｔ１３０６の２行目のＮ変換では、選択信号ＭＳＥＬＮおよびＭＳＥＬ２，ＭＳＥＬ３がＨレベルとなるため、比較部４０１から出力されるラッチ信号はメモリＭＳ１のｂｉｔ２，ｂｉｔ３に供給される。２行目のＮ変換期間中は、カウント部４０７から２ｂｉｔ分のカウント信号がカウント切り替え部８０６を介してメモリＭＮ１のｂｉｔ２，ｂｉｔ３に供給される。そして、比較部４０１からラッチ信号が供給されると、メモリＭＮ１のｂｉｔ２，ｂｉｔ３は、その時のカウント信号をＮ信号として保持する。
【００７９】
時刻ｔ１３０７〜時刻ｔ１３０８の２行目のＳ変換では、選択信号ＭＳＥＬＳおよびＭＳＥＬ３〜ＭＳＥＬ５がＨレベルとなるため、比較部４０１から出力されるラッチ信号はメモリＭＳ１のｂｉｔ３〜ｂｉｔ５に供給される。２行目のＳ変換期間中は、カウント部４０７から３ｂｉｔ分のカウント信号がカウント切り替え部８０６を介してメモリＭＳ１のｂｉｔ３〜ｂｉｔ５に供給される。そして、比較部からラッチ信号が供給されると、メモリＭＳ１のｂｉｔ３〜ｂｉｔ５は、その時のカウント信号をＳ信号として保持する。
【００８０】
同様にして、３行目のＮ信号はメモリＭＮ１のｂｉｔ４，ｂｉｔ５に保持され、４行目のＮ信号はメモリＭＮ１のｂｉｔ６，ｂｉｔ７に保持される。また、３行目のＳ信号はメモリＭＳ１のｂｉｔ６〜ｂｉｔ８に保持され、４行目のＳ信号はメモリＭＳ１のｂｉｔ９〜ｂｉｔ１１に保持される。
【００８１】
その後、時刻ｔ１３０９〜時刻ｔ１３１０の間に転送パルス信号ＭＴＸがＨレベルとなり、メモリＭＮ１，ＭＳ１に保持された１〜４行目のＮ信号およびＳ信号がまとめてメモリＭＮ２，ＭＳ２に転送される。
【００８２】
その後、時刻ｔ１３１０〜時刻ｔ１３１２では、５〜８行目の垂直転送が行われる。これと並行して、時刻ｔ１３１０〜時刻ｔ１３１１ではメモリＭＮ２，ＭＳ２に保持されていた１〜４行目のＮ信号およびＳ信号がまとめて水平転送により出力される。以降は同様の動作が最終行まで繰り返され、画素信号の出力が完了する。
【００８３】
図１５は、第３の駆動モードにおける書き込み用メモリ４０５のメモリＭＮ１，ＭＳ１に保持されるデータを示す図である。図１５に示すように、メモリＭＮ１には、２ｂｉｔのＮ信号データが４行分保持され、メモリＭＳ１には、３ｂｉｔのＳ信号データが４行分保持される。そして、これらの信号がまとめて読み出し用メモリ４０８に転送され、水平転送により出力される。したがって、４行分のＮ信号およびＳ信号をまとめて水平転送することができるため、第１の駆動モードと比べて、水平転送の動作周波数を上げることなく、水平転送を高速化することができる。
【００８４】
以上説明したように、第３の駆動モードでは、第１の駆動モードに比べてＡＤ変換の分解能を下げることで、Ｓ変換の時間を短縮するとともに、列出力線の静定時間も短縮し、ＡＤ変換の開始までの時間を短縮できる。したがって、低分解能のデジタル信号を高速に出力することが可能となる。
【００８５】
（第４の実施形態）
第４の実施形態では、上記の実施形態の撮像装置を車載カメラに適用した例について説明する。車載カメラに用いられる撮像装置は、ドライブレコーダーとして画像を記録する記録モード、撮影画像から車線を検出し車線離脱警告を出すための車線検出モード、撮影画像から外界の照度を検出してヘッドライト等をコントロールする照度検出モードなど様々な用途で使用される。
【００８６】
例えば、車線検出モードでは、所定の閾値で２値化した画像に対してハフ変換等の処理を行い、直線や曲線を車線として検出している。高速走行中に車線を検出するには撮像素子から画像を高速に出力する必要がある。この場合、撮像素子内で画像を２値化してから出力すれば、さらに高速に出力できる。一方、記録モードでは、高画質の画像を記録するために、撮像素子から高分解能な画像を出力する必要がある。また、照度検出モードでは、記録モードほど高分解能な画像は不要である。
【００８７】
そこで、本実施形態の撮像装置では、撮影モードに応じて第１乃至第３の実施形態で説明した第１乃至第３の駆動モードを切り替え可能とする。
【００８８】
図１６は、第１乃至第３の実施形態の撮像装置を車載カメラに適用した場合の構成を示す図である。撮像素子１５０１は、不図示の撮影レンズで結像された被写体像を光電変換し、画像信号を出力する。撮像素子１５０１は図１の撮像素子１００と同一である。撮像素子１５０１は、第１乃至第３の実施形態で説明した第１乃至第３の駆動モードを備え、撮影モード切り替え部１５０４からの信号により、各駆動モードで駆動される。撮影モード切り替え部１５０４は全体制御部１５１０からの信号に応じて、撮像素子１５０１の駆動モードを切り替える。
【００８９】
信号処理部１５０２は、第１乃至第３の駆動モードに応じて、撮像素子１５０１から出力される画像信号に各種の補正を行う。画像処理部１５０５は、フォーマット変換部１５０６、照度検出部１５０７、車線検出部１５０８を備える。フォーマット変換部１５０６は、入力された画像信号を所定の動画フォーマットに変換し、不図示の記録部に記録する。照度検出部１５０７は、入力された画像信号の所定範囲の積分値を算出し、それに基づいて外界の照度を検出する。車線検出部は、入力された画像信号に対してハフ変換等の処理を行い、直線や曲線を車線として検出する。
【００９０】
出力選択部１５０３は、撮影モード切り替え部１５０４からの信号により、信号処理部１５０２から出力された画像信号を画像処理部１５０５のどのブロックに出力するかを切り替える。例えば、画素信号を１２ｂｉｔの分解能でＡＤ変換し出力する第１の駆動モードで撮影した画像信号は、フォーマット変換部１５０６に出力され、動画フォーマットに変換して記録される。画素信号を１ｂｉｔの分解能でＡＤ変換し出力する第２の駆動モードで撮影した画像信号は、車線検出部１５０８に出力され、車線検出に用いられる。画素信号を３ｂｉｔの分解能でＡＤ変換し出力する第３の駆動モードで撮影した画像信号は、照度検出部１５０７に出力され、照度検出に用いられる。
【００９１】
以上のように、画像信号の用途に応じて、ＡＤ変換の分解能の異なる複数の駆動を切り替えることにより、高画質が必要な場合には、高分解能の画像信号を出力し、高速な処理が必要な場合には低分解能の画像信号を高速に出力することが可能となる。上記の駆動モードは、ユーザーからの指示によって切り替えたり、フレーム毎に切り替えたりしてもよい。また、車載カメラに複数の撮像素子を搭載し、用途に応じて、それぞれの撮像素子の駆動モードを切り替えるようにしてもよい。
【００９２】
以上、本発明の実施形態について説明したが、本発明はこれらの実施形態に限定されるものではなく、その主旨を逸脱しない範囲で種々の変形が可能である。
【００９３】
（その他の実施形態）
本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。
【符号の説明】
【００９４】
２００：単位画素、２０１：画素領域、２０２：読み出し回路、２０３：垂直走査回路、２０４：水平走査回路、２０６：デジタル出力回路、２０７：列出力線、３０１：フォトダイオード、３０２：転送スイッチ、４０１：比較部、４０２：参照信号生成部、４０６：メモリ間転送スイッチ、４０７：カウント部
【図１】
0006701001.tif 000002
【図２】
0006701001.tif 000003
【図３】
0006701001.tif 000004
【図４】
0006701001.tif 000005
【図５】
0006701001.tif 000006
【図６】
0006701001.tif 000007
【図７】
0006701001.tif 000008
【図８】
0006701001.tif 000009
【図９】
0006701001.tif 000010
【図１０】
0006701001.tif 000011
【図１１】
0006701001.tif 000012
【図１２】
0006701001.tif 000013
【図１３】
0006701001.tif 000014
【図１４】
0006701001.tif 000015
【図１５】
0006701001.tif 000016
【図１６】
0006701001.tif 000017