(57)【特許請求の範囲】
【請求項１】
ロジック回路を含むデジタル回路と、
前記ロジック回路の出力に応じたレベルの駆動制御信号を外部に出力する出力部と、
前記デジタル回路内のレジスタのレジスタ値に異常が発生しているか否かを判定する第１判定部及び前記駆動制御信号のレベルが前記ロジック回路の出力に応じたレベルになっているか否かを判定する第２判定部の少なくとも一つと、
を有し、
前記第１判定部を有し、
前記第１判定部は、少なくとも一つのデータフリップフロップを有し、前記データフリップフロップに書き込んだ値と前記データフリップフロップから読み込んだ値とが不一致である場合に前記ロジック回路内のレジスタのレジスタ値に異常が発生していると判定し、
前記データフリップフロップに書き込まれる値は、書き込まれる前に前記データフリップフロップに書き込まれていた値の反転値であることを特徴とする表示ドライバＩＣ。
【請求項２】
ロジック回路を含むデジタル回路と、
前記ロジック回路の出力に応じたレベルの駆動制御信号を外部に出力する出力部と、
前記デジタル回路内のレジスタのレジスタ値に異常が発生しているか否かを判定する第１判定部及び前記駆動制御信号のレベルが前記ロジック回路の出力に応じたレベルになっているか否かを判定する第２判定部の少なくとも一つと、
グランド電位に接続されるグランド電位端子と、
前記グランド電位端子に接続されるグランド電位配線パターンと、
を有し、
前記第１判定部を有し、
前記第１判定部は、少なくとも一つのデータフリップフロップを有し、前記データフリップフロップに書き込んだ値と前記データフリップフロップから読み込んだ値とが不一致である場合に前記ロジック回路内のレジスタのレジスタ値に異常が発生していると判定し、
前記グランド電位配線パターン内で前記グランド電位端子に対して最もインピーダンスが大きくなる箇所の近傍に前記データフリップフロップが設けられることを特徴とする表示ドライバＩＣ。
【請求項３】
ロジック回路を含むデジタル回路と、
前記ロジック回路の出力に応じたレベルの駆動制御信号を外部に出力する出力部と、
前記デジタル回路内のレジスタのレジスタ値に異常が発生しているか否かを判定する第１判定部及び前記駆動制御信号のレベルが前記ロジック回路の出力に応じたレベルになっているか否かを判定する第２判定部の少なくとも一つと、
電源電圧が印加される電源電圧端子と、
前記電源電圧端子に接続される電源電圧配線パターンと、
を有し、
前記第１判定部を有し、
前記第１判定部は、少なくとも一つのデータフリップフロップを有し、前記データフリップフロップに書き込んだ値と前記データフリップフロップから読み込んだ値とが不一致である場合に前記ロジック回路内のレジスタのレジスタ値に異常が発生していると判定し、
前記電源電圧配線パターン内で前記電源電圧端子に対して最もインピーダンスが大きくなる箇所の近傍に前記データフリップフロップが設けられることを特徴とする表示ドライバＩＣ。
【請求項４】
前記表示ドライバＩＣは平面視において矩形状であり、
前記矩形状の四隅それぞれに前記データフリップフロップが設けられる請求項１〜３のいずれか一項に記載の表示ドライバＩＣ。
【請求項５】
グランド電位に接続されるグランド電位端子と、
前記グランド電位端子に接続されるグランド電位配線パターンと、
を有し、
前記グランド電位配線パターン内で前記グランド電位端子に対して最もインピーダンスが大きくなる箇所の近傍に前記データフリップフロップが設けられる請求項１に記載の表示ドライバＩＣ。
【請求項６】
電源電圧が印加される電源電圧端子と、
前記電源電圧端子に接続される電源電圧配線パターンと、
を有し、
前記電源電圧配線パターン内で前記電源電圧端子に対して最もインピーダンスが大きくなる箇所の近傍に前記データフリップフロップが設けられる請求項１に記載の表示ドライバＩＣ。
【請求項７】
前記第２判定部を有し、
前記ロジック回路の出力に応じたレベルが３値以上存在し、
前記ロジック回路の出力に応じたレベルが特定の２値である場合のみ前記駆動制御信号のレベルを検出し、前記駆動制御信号のレベルが前記ロジック回路の出力に応じたレベルになっているか否かを判定する請求項１〜６のいずれか一項に記載の表示ドライバＩＣ。
【請求項８】
前記ロジック回路が外部から受け取るデータに異常が発生しているか否かを判定する第３判定部と、
前記表示ドライバＩＣがＣＯＧ実装で接続される表示パネルに破損が発生しているか否かを判定する第４判定部と、
を有する請求項１〜７のいずれか一項に記載の表示ドライバＩＣ。
【請求項９】
ホスト機器と、
前記ホスト機器からデータを受け取る請求項１〜８のいずれか一項に記載の表示ドライバＩＣと、
前記表示ドライバＩＣから駆動制御信号を受け取る表示パネルと、を有することを特徴とする表示装置。
【請求項１０】
請求項９に記載の表示装置を有することを特徴とする車両。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示パネルの駆動制御を行う表示ドライバＩＣ（Integrated  Circuit）に関する。
【背景技術】
【０００２】
表示ドライバＩＣは、ホスト機器から送信される表示データを受信し、受信した表示データに基づいて、表示パネルの駆動制御を行う。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１５−０４９４３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１には、表示パネルのガラス基板上に形成される複数の端子にＣＯＧ（Chip  On  Glass）実装で接続される表示ドライバＩＣであって、第１のバンプと、第２のバンプと、第１のバンプと第２のバンプとの間の抵抗を検出する抵抗検出回路と、を有する表示ドライバＩＣが開示されている。【０００５】
特許文献１で開示されている表示ドライバＩＣは、表示ドライバＩＣの第１および第２のバンプとそれぞれ接続される第１および第２の端子と、第１および第２の端子を接続する第１の配線と、を有するＴＦＴ基板上にＣＯＧ実装されることで、容易に弱圧着を検出することができる。【０００６】
しかしながら、特許文献１で開示されている表示ドライバＩＣは弱圧着以外の異常を検出することができなかった。【０００７】
本発明は、上記の状況に鑑み、表示パネルに送信する駆動制御信号に異常をもたらす要因を検出することができる表示ドライバＩＣを提供することを目的とする。
【課題を解決するための手段】
【０００８】
本明細書中に開示されている表示ドライバＩＣは、ロジック回路を含むデジタル回路と、前記ロジック回路の出力に応じたレベルの駆動制御信号を外部に出力する出力部と、前記デジタル回路内のレジスタのレジスタ値に異常が発生しているか否かを判定する第１判定部及び前記駆動制御信号のレベルが前記ロジック回路の出力に応じたレベルになっているか否かを判定する第２判定部の少なくとも一つと、を有する構成（第１の構成）である。【０００９】
上記第１の構成の表示ドライバＩＣにおいて、前記第１判定部を有し、前記第１判定部は、少なくとも一つのデータフリップフロップを有し、前記データフリップフロップに書き込んだ値と前記データフリップフロップから読み込んだ値とが不一致である場合に前記ロジック回路内のレジスタのレジスタ値に異常が発生していると判定する構成（第２の構成）にしてもよい。【００１０】
上記第２の構成の表示ドライバＩＣにおいて、前記データフリップフロップに書き込まれる値は、書き込まれる前に前記データフリップフロップに書き込まれていた値の反転値である構成（第３の構成）にしてもよい。
【００１１】
上記第２または第３の構成の表示ドライバＩＣにおいて、前記表示ドライバＩＣは平面視において矩形状であり、前記矩形状の四隅それぞれに前記データフリップフロップが設けられる構成（第４の構成）にしてもよい。【００１２】
上記第２〜第４いずれかの構成の表示ドライバＩＣにおいて、グランド電位に接続されるグランド電位端子と、前記グランド電位端子に接続されるグランド電位配線パターンと、を有し、前記グランド電位配線パターン内で前記グランド電位端子に対して最もインピーダンスが大きくなる箇所の近傍に前記データフリップフロップが設けられる構成（第５の構成）にしてもよい。【００１３】
上記第２〜第５いずれかの構成の表示ドライバＩＣにおいて、電源電圧が印加される電源電圧端子と、前記電源電圧端子に接続される電源電圧配線パターンと、を有し、前記電源電圧配線パターン内で前記電源電圧端子に対して最もインピーダンスが大きくなる箇所の近傍に前記データフリップフロップが設けられる構成（第６の構成）にしてもよい。【００１４】
上記第１〜第６いずれかの構成の表示ドライバＩＣにおいて、前記第２判定部を有し、前記ロジック回路の出力に応じたレベルが３値以上存在し、前記ロジック回路の出力に応じたレベルが特定の２値である場合のみ前記駆動制御信号のレベルを検出し、前記駆動制御信号のレベルが前記ロジック回路の出力に応じたレベルになっているか否かを判定する構成（第７の構成）にしてもよい。【００１５】
上記第１〜第７いずれかの構成の表示ドライバＩＣにおいて、前記ロジック回路が外部から受け取るデータに異常が発生しているか否かを判定する第３判定部と、前記表示ドライバＩＣがＣＯＧ実装で接続される表示パネルに破損が発生しているか否かを判定する第４判定部と、を有する構成（第８の構成）にしてもよい。【００１６】
本明細書中に開示されている表示装置は、ホスト機器と、前記ホスト機器からデータを受け取る上記第１〜第８いずれかの構成の表示ドライバＩＣと、前記表示ドライバＩＣから駆動制御信号を受け取る表示パネルと、を有する構成（第９の構成）である。【００１７】
本明細書中に開示されている車両は、上記第９の構成の表示装置を有する構成（第１０の構成）である。
【発明の効果】
【００１８】
本明細書中に開示されている表示ドライバＩＣによれば、表示パネルに送信する駆動制御信号に異常をもたらす要因を検出することができる。
【図面の簡単な説明】
【００１９】
【図１】一実施例に係る表示装置の概略上面図
【図２】液晶表示ドライバＩＣの一構成例を示すブロック図
【図３】ＣＯＭラインのパターン例を示す図
【図４】ＳＥＧラインのパターン例を示す図
【図５】表示パターン例を示す図
【図６】データフリップフロップの配置例を示す図
【図７】第２判定回路の一構成例を示す図
【図８】エラー信号出力回路の一構成例を示す図
【図９】液晶表示ドライバＩＣの概略透過上面図
【図１０】表示装置が搭載される車両の外観図
【発明を実施するための形態】
【００２０】
＜全体構成＞
図１は、一実施例に係る表示装置の概略上面図である。図１に示す表示装置は、ホスト機器であるＭＰＵ（Micro  Processing  Unit）１００と、ＭＰＵ１００から表示データを受け取る液晶表示ドライバＩＣ２００と、液晶表示ドライバＩＣ２００から駆動制御信号（後述する走査信号ＣＯＭ０〜ＣＯＭ３及びデータ信号ＳＥＧ０〜ＳＥＧ９）を受け取る液晶表示パネル３００と、を有する。
【００２１】
液晶表示パネル３００は、ガラス基板上に形成される表示部４００を有している。液晶表示ドライバＩＣ２００は、液晶表示パネル３００のガラス基板上にＣＯＧ実装され、表示部４００に駆動制御信号を出力している。
【００２２】
図２は、液晶表示ドライバＩＣ２００の一構成例を示すブロック図である。
【００２３】
液晶表示ドライバＩＣ２００は、電源電圧端子Ｔ１に印加される電源電圧ＶＤＤとグランド電位端子Ｔ２に印加されるグランド電圧ＶＳＳとの差である内部電源電圧によって駆動する。パワーオンリセット回路１は、電源電圧端子Ｔ１に印加される電源電圧ＶＤＤが低下すると、液晶表示ドライバＩＣ２００全体の動作をリセットする。
【００２４】
シリアルインターフェース２は、ＭＰＵ１００との間で例えばＩ２Ｃ等のシリアルバス通信を行う。シリアルインターフェース２は、ロジック回路であって、ＭＰＵ１００から送られてくるデータをレジスタに保持しながら、コマンドデータデコーダ３に出力する。
【００２５】
コマンドデータデコーダ３は、コマンドレジスタ４に書き込まれているレジスタ値を参照して、シリアルインターフェース２から出力されるシリアルデータに含まれるコマンドをデコードする。
【００２６】
シリアルインターフェース２から出力されるシリアルデータに含まれる表示データは、コマンドデータデコーダ３から表示データＲＡＭ（Random  Access  Memory）５に出力される。
【００２７】
発振器６は、外部から供給される外部発振信号ＯＳＣ又は発振器６自身の発振により生成される内部発振信号をＣＯＭＭＯＮカウンタ７に出力する。
【００２８】
ＣＯＭＭＯＮカウンタ７は、発振器６から出力される外部発振信号ＯＳＣ又は内部発振信号に基づいて走査期間を制御する。
【００２９】
液晶電圧生成部８は、外部から供給される液晶駆動用の定電圧ＶＬＣＤを分圧して、４値の電圧Ｖ１〜Ｖ４を生成する。電圧Ｖ１＞電圧Ｖ２＞電圧Ｖ３＞電圧Ｖ４であって、電圧Ｖ１は定電圧ＶＬＣＤと同一値であり、電圧Ｖ４はグランド電圧ＶＳＳと同一値である。
【００３０】
液晶バイアス選択部９は、電圧Ｖ１〜Ｖ４から選択した電圧をＣＯＭＭＯＮドライバ１０及びＳＥＧＭＥＮＴドライバ１１に供給する。
【００３１】
ＣＯＭＭＯＮドライバ１０は、液晶バイアス選択部９の出力を用いて走査信号ＣＯＭ０〜ＣＯＭ３を生成して表示部４００に出力する。ＳＥＧＭＥＮＴドライバ１１は、表示データ用ＲＡＭ５から出力される表示データに基づいて、液晶バイアス選択部９の出力を用いてデータ信号ＳＥＧ０〜ＳＥＧ９を生成して表示部４００に出力する。なお、本実施形態における走査信号の個数（＝４個）及び本実施形態におけるデータ信号の個数（＝１０個）はあくまで一例であって、走査信号の個数及びデータ信号の個数は本実施形態に限定されるものではない。
【００３２】
第１〜第４判定回路２１〜２４及びエラー信号出力回路２５の詳細については後述する。
【００３３】
図３は、ＣＯＭラインのパターン例を示す図である。走査信号ＣＯＭ０〜ＣＯＭ４がそれぞれ供給される４本のＣＯＭラインが表示部４００において図３に示すように配置されている。
【００３４】
図４は、ＳＥＧラインのパターン例を示す図である。データ信号ＳＥＧ０〜ＳＥＧ９がそれぞれ供給される１０本のＳＥＧラインが表示部４００において図４に示すように配置されている。
【００３５】
図３に示すＣＯＭラインのパターン例及び図４に示すＳＥＧラインのパターン例によってセグメント表示が可能となり、例えば図５に示すような表示が可能となる。
【００３６】
＜第１判定回路＞
第１判定回路２１は、複数のデータフリップフロップを有する構成であって、デジタル回路内のレジスタのレジスタ値に異常が発生しているか否かを判定する。なお、図２に示す構成例においては、シリアルインターフェース２、コマンドデータデコーダ３、コマンドレジスタ４、表示データＲＡＭ５、及びＣＯＭＭＯＮカウンタ７によってデジタル回路が構成されている。外来電気ノイズによってデジタル回路内のレジスタのレジスタ値に異常が発生する。したがって、外来電気ノイズの影響を受けやすい位置にデータフリップフロップを配置する。そして、第１判定回路２１は、データフリップフロップに書き込んだ値（期待値）とデータフリップフロップから読み込んだ値とが不一致である場合に、デジタル回路内のレジスタのレジスタ値に異常が発生している蓋然性が高いので、デジタル回路内のレジスタのレジスタ値に異常が発生したと判定する。
【００３７】
第１判定回路２１は、データフリップフロップに書き込むデータの生成、及び、データフリップフロップに書き込んだ値（期待値）とデータフリップフロップから読み込んだ値との比較を行う。
【００３８】
ここで、データフリップフロップに書き込まれる値は、書き込まれる前にデータフリップフロップに書き込まれていた値の反転値であることが望ましい。例えば、第１判定回路２１が５個のデータフリップフロップそれぞれに書き込まれるデータを順番に生成する場合、最初に第１判定回路２１によって生成されるデータが「１０１０１」であれば、その後の比較の後に第１判定回路２１によって生成されるデータを「０１０１０」にすればよい。データフリップフロップに書き込まれる値が固定されていると、例えば破損したデータフリップフロップの出力がたまたまデータフリップフロップに書き込まれる値と一致し続けるというような不具合が生じ得るからである。
【００３９】
図６は、データフリップフロップの配置例を示す図である。液晶表示ドライバＩＣ２００は平面視において矩形状であって、データフリップフロップＦＦ１〜ＦＦ４は液晶表示ドライバＩＣ２００の四隅に配置される。液晶表示ドライバＩＣ２００の四隅が外来電気ノイズの影響を最も受けやすい位置であると考えられるからである。
【００４０】
また、電源電圧ＶＤＤの変動も外来電気ノイズとなり得る。電源電圧端子Ｔ１の接続される電源電圧配線パターンＰ１は、液晶表示ドライバＩＣ２００の外縁に沿ったガードリング部と、図６中の上下方向に延びる線幅の太い第１直線部と、図６中の左右方向に延びる線幅が第１直線部より細い第２直線部と、を有している。データフリップフロップＦＦ５は、電源電圧配線パターンＰ１内で電源電圧端子Ｔ１に対して最もインピーダンスが大きくなる箇所ＰＴ１の近傍に配置される。最もインピーダンスが大きくなる箇所ＰＴ１は、電源電圧ＶＤＤの変動が最も大きくなり、電源電圧ＶＤＤの変動が最も外来電気ノイズになり易い場所であると考えられるからである。
【００４１】
また、グランド電圧ＶＳＳの変動も電源電圧ＶＤＤの変動と同様に外来電気ノイズとなり得る。したがって、グランド電位端子Ｔ２に接続されるグランド電位配線パターンの内でグランド電位端子Ｔ２に対して最もインピーダンスが大きくなる箇所の近傍にデータフリップフロップを配置してもよい。
【００４２】
なお、本実施形態と異なり、データフリップフロップは単数であってもよい。
【００４３】
＜第２判定回路＞
図７は、第２判定回路２２の一構成例を示す図である。第２判定回路２２は、ＴＴＬ（Transistor  Transistor  Logic）バッファ３１と、レベルシフタ３２及び３４と、ロジック回路３３とによって構成される。なお、図７に示す構成例では電源電圧ＶＤＤと定電圧ＶＬＣＤとが互いに異なる値の電圧であることを前提にレベルシフタ３２及び３４が設けられているが、電源電圧ＶＤＤと定電圧ＶＬＣＤとが同一値の電圧である場合にはレベルシフタ３２及び３４を設けない構成にしてもよい。
【００４４】
ロジック回路３３は、エラー信号出力回路２５の一部を構成している。なお、図７ではデータ信号ＳＥＧ０に関する部分のみを図示しているが、データ信号ＳＥＧ１〜ＳＥＧ９及び走査信号ＣＯＭ０〜ＣＯＭ３に関する部分も存在する。ロジック回路３３は、データ信号ＳＥＧ０〜ＳＥＧ９及び走査信号ＣＯＭ０〜ＣＯＭ３の全てに共通である。
【００４５】
ロジック回路３３は、データ信号ＳＥＧ０を特定の２値（例えば電圧Ｖ１又は電圧Ｖ４）に制御しているときにだけ、ＴＴＬバッファ３１をイネーブル状態にするイネーブル信号を出力する。ロジック回路３３から出力されるイネーブル信号は、レベルシフタ３４によってレベルシフトされた後、ＴＴＬバッファ３１に供給される。ＴＴＬバッファ３１の入力端は、データ信号ＳＥＧ０が出力される信号線に接続されている。ＴＴＬバッファ３１から出力される信号は、レベルシフタ３２によってレベルシフトされた後、ロジック回路３３に供給される。
【００４６】
ロジック回路３３は、データ信号ＳＥＧ０を電圧Ｖ１に制御しているときにレベルシフタ３２から電圧Ｖ１に対応する電圧が戻り、尚且つ、データ信号ＳＥＧ０を電圧Ｖ４に制御しているときにレベルシフタ３２から電圧Ｖ４に対応する電圧が戻れば、データ信号ＳＥＧ０を送信する信号線が、他の信号線との短絡などがなく、データ信号ＳＥＧ０のレベルがロジック回路３３の出力に応じたレベルになっていると判定する。
【００４７】
図７に示す第２判定回路２２は、４値の電圧Ｖ１〜Ｖ４のうち特定の２値（例えば電圧Ｖ１又は電圧Ｖ４）のみを利用して判定を行っているため、４値の電圧Ｖ１〜Ｖ４それぞれに対応するＡ／Ｄコンバータを設けることが不要な構成となり、小型化及び低コスト化を図ることができる。なお、液晶電圧生成部８が生成する電圧は、４値の電圧Ｖ１〜Ｖ４に限定されることはなく、２値以上の電圧であればよい。
【００４８】
＜第３判定回路＞
ＭＰＵ１００は、シリアルバス通信によってシリアルインターフェース２に送信するデータにチェックサムを含めている。第３判定回路２３は、チェックサムを用いて、ＭＰＵ１００からシリアルバス通信によってシリアルインターフェース２に送信されるデータに異常が発生しているか否かを判定する。
【００４９】
＜第４判定回路＞
第４判定回路２４は、パルス信号ＣＨＫＯを出力する。パルス信号ＣＨＫＯは、例えばハイレベルが電源電圧ＶＤＤの値と一致しローレベルがグランド電圧ＶＳＳの値と一致するパルス信号としてもよく、また例えばハイレベルが定電圧ＶＬＣＤの値と一致しローレベルがグランド電圧ＶＳＳの値と一致するパルス信号としてもよい。パルス信号ＣＨＫＯが出力される端子は、液晶表示パネル３００のガラス基板に形成されている透明電極ラインの一端に接続されている。第４判定回路２４は、透明電極ラインの他端に接続されている端子に入力されるパルス信号ＣＨＫＩを用いて、液晶表示パネル３００のガラス基板に破損が発生しているか否かを判定する。パルス信号ＣＨＫＩのパルスに抜けが発生している場合、第４判定回路２４は、液晶表示パネル３００のガラス基板に破損が発生していると判定する。
【００５０】
＜エラー信号出力回路＞
図８は、エラー信号出力回路２５の一構成例を示す図である。エラー信号出力回路２５は、ＯＲ回路３５を有する。なお、図８に示す構成例では、シリアルインターフェース２の一部もエラー信号出力回路２５の一部として機能する。
【００５１】
第１判定回路２１は、異常が発生していると判定した場合に出力信号Ｓ１をハイレベルにし、異常が発生していないと判定した場合に出力信号Ｓ１をローレベルにする。第２判定回路２２は、異常が発生していると判定した場合に出力信号Ｓ２をハイレベルにし、異常が発生していないと判定した場合に出力信号Ｓ２をローレベルにする。第３判定回路２３は、異常が発生していると判定した場合に出力信号Ｓ３をハイレベルにし、異常が発生していないと判定した場合に出力信号Ｓ３をローレベルにする。第４判定回路２４は、異常が発生していると判定した場合に出力信号Ｓ４をハイレベルにし、異常が発生していないと判定した場合に出力信号Ｓ４をローレベルにする。
【００５２】
ＯＲ回路３５は、第１〜第４判定回路２１〜２４の出力信号Ｓ１〜Ｓ４を入力し、それらの論理和であるエラー信号ＥＲＲＯＵＴをＭＰＵ１００に出力する。エラー信号ＥＲＲＯＵＴは、液晶表示パネル３００の画面表示異常をもたらす要因が発生しているか否かを知らせる信号であって、液晶表示パネル３００の画面表示異常をもたらす要因が発生していると判定されたときにハイレベルになり、液晶表示パネル３００の画面表示異常をもたらす要因が発生していないと判定されたときにローレベルになる。したがって、ＭＰＵ１００は、エラー信号ＥＲＲＯＵＴがハイレベルである場合に異常が発生していることを認識することができる。これにより、ＭＰＵ１００は、異常発生時に例えば表示データの出力停止や異常報知などの対応をとることができる。ＯＲ回路３５は、上述した通り、第１〜第４判定回路２１〜２４の少なくとも一つにおいて異常が発生していると判定された場合に、液晶表示パネル３００の画面表示異常をもたらす要因が発生していることをＭＰＵ１００に知らせるために設けられている。したがって、ＯＲ回路３５と異なる回路構成であってＯＲ回路３５と同様の役割を果たす回路をＯＲ回路３５の代わりに設けてもよい。また、第１〜第４判定回路２１〜２４の判定機能はそれぞれレジスタ設定によりＯＮ／ＯＦＦの切り替えが可能であることが望ましい。判定機能がＯＦＦであるときには、例えば、判定回路は、判定を実施せずに、異常が発生していないと判定したことを示す出力信号を出力すればよい。
【００５３】
エラー信号出力回路２５は、第１〜第４判定回路２１〜２４の出力信号Ｓ１〜Ｓ４の状態を記憶している。そして、シリアルインターフェース２は、ＭＰＵ１００から第１〜第４判定回路２１〜２４の出力信号Ｓ１〜Ｓ４の状態に関する読み出しコマンドが送られてくれば、第１〜第４判定回路２１〜２４の出力信号Ｓ１〜Ｓ４の状態をＭＰＵ１００に送信する。
【００５４】
＜ＣＯＧ実装の状態判定＞
図９は、液晶表示ドライバＩＣ２００の概略透過上面図である。液晶表示ドライバＩＣ２００の下面の隅部にダミー端子Ｔ３及びＴ４が設けられている。ダミー端子Ｔ３とダミー端子Ｔ４とは液晶表示ドライバＩＣ２００の内部において電気的に接続されている。表示パネル３００のガラス基板上にパッドＰＤ１及びＰＤ２が形成されている。パッドＰＤ１に一端が接続されている配線が表示パネル３００のガラス基板上に形成されており、ＣＯＧ実装されると当該配線の他端がダミー端子Ｔ３と電気的に接続される。パッドＰＤ２に一端が接続されている配線が表示パネル３００のガラス基板上に形成されており、ＣＯＧ実装されると当該配線の他端がダミー端子Ｔ４と電気的に接続される。パッドＰＤ１とパッドＰＤ２との間の抵抗値を測定することでＣＯＧ実装の良否を判定することができる。ダミー端子Ｔ３及びＴ４は図９に示すように液晶表示ドライバＩＣ２００の下面の四隅それぞれに設けることが望ましい。
【００５５】
＜用途＞
上記した表示装置は、例えば、図１０で示す車両Ｘ１０の運転者が視認できる位置に配置されるインストルメントパネルの一部として好適に用いることができる。
【００５６】
＜留意点＞
本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。例えば上記実施形態では表示装置はセグメント表示を行っているが、表示装置はマトリスク表示を行うものであってもよい。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
【符号の説明】
【００５７】
１  パワーオンリセット回路
２  シリアルインターフェース
３  コマンドデータデコーダ
４  コマンドレジスタ
５  表示データＲＡＭ
６  発振器
７  ＣＯＭＭＯＮカウンタ
８  液晶電圧生成部
９  液晶バイアス選択部
１０  ＣＯＭＭＯＮドライバ
１１  ＳＥＧＭＥＮＴドライバ
２１〜２４  第１〜第４判定回路
２５  エラー信号出力回路
３１  ＴＴＬバッファ
３２、３４  レベルシフタ
３３  ロジック回路
３５  ＯＲ回路
１００  ＭＰＵ
２００  液晶表示ドライバＩＣ
３００  液晶表示パネル
４００  表示部
ＦＦ１〜ＦＦ５  データフリップフロップ
ＰＤ１、ＰＤ２  パッド
Ｔ１  電源電圧端子
Ｔ２  グランド電位端子
Ｔ３、Ｔ４  ダミー端子
Ｘ１０  車両
【図１】
0006712326.tif 000002
【図２】
0006712326.tif 000003
【図３】
0006712326.tif 000004
【図４】
0006712326.tif 000005
【図５】
0006712326.tif 000006
【図６】
0006712326.tif 000007
【図７】
0006712326.tif 000008
【図８】
0006712326.tif 000009
【図９】
0006712326.tif 000010
【図１０】
0006712326.tif 000011