(57)【特許請求の範囲】
【請求項１】
誘電体層と極性の異なる内部電極層とが交互に積層され、これらの積層方向上下の面をカバーする一対のカバー層が形成されてなり、一対の主面、一対の端面及び一対の側面を有する略直方体形状の素体を備える積層セラミックコンデンサであって、
前記素体の一対の端面と、前記一対の主面の少なくとも一方とのみに外部電極が形成されており、前記カバー層にまたがる部分の、セラミックと接する下地電極と、メッキを含む外部電極の厚さＴｔと前記カバー層の厚さＴｃとが、Ｔｔ≦Ｔｃの関係を満たし、前記カバー層の厚さＴｃが、１０μｍ以上３０μｍ以下である、積層セラミックコンデンサ。
【請求項２】
前記外部電極の厚さＴｔが１μｍより大きい、請求項１に記載の積層セラミックコンデンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、耐熱衝撃性に優れた積層セラミックコンデンサに関するものである。
【背景技術】
【０００２】
近年、携帯電話やタブレット端末などのデジタル電子機器に使用される電子回路の高密度化に伴う電子部品の小型化に対する要求は高く、当該回路を構成する積層セラミックコンデンサ（ＭＬＣＣ）の小型化、大容量化が急速に進んでいる。
【０００３】
積層セラミックコンデンサの容量は、当該コンデンサを構成する誘電体層の構成材料の誘電率や誘電体層の積層数、及び互い違いに外部電極に引き出される内部電極層のオーバーラップ部分である有効面積に比例し、誘電体層一層あたりの厚みに反比例する。そこで、小型化の要求にもこたえるため、材料の誘電率を高め、かつ誘電体層の厚みを薄くしてその積層数を増加させることなどが求められる。
【０００４】
しかし、そのように誘電体層を薄層化させていくと、ＭＬＣＣ製造における焼結の際の誘電体積層体の収縮歪みにより、内部電極と誘電体層との界面で剥離が生じて誘電体層にクラックが発生し、目標とする特性を確保することができなくなる問題点が生じてしまう。このような問題点を解消するため、特許文献１には、誘電体層の積層方向中央部に近づくほど内部電極の連続性と呼ばれる数値が低くなるように内部電極の材料を調整することにより、誘電体層の積層方向中央部分に発生する収縮応力を抑制することが開示されている。
【０００５】
特許文献２は、さらに実装工程などにおいて加わる熱衝撃により発生する誘電体積層体のクラック不良を解消でき、信頼性の高い積層セラミック電子部品を提供するために、内部電極の長辺方向の中央に沿う断面における長さＸと該断面内に内部電極が有する空孔により形成されるギャップの総和Ｙとにより，（Ｘ−Ｙ）／Ｘで連続性を定義し、誘電体の積層方向の最上部に位置する内部電極と積層方向の最下部に位置する内部電極の近傍の内部電極の連続性の平均値を、それ以外の内部電極の連続性の平均値よりも所定量低く設定することを開示している。
【０００６】
なお、図６は代表的な積層セラミックコンデンサの概略斜視図であるが、積層セラミックコンデンサ１００において一般に、内部電極層が左右の外部電極１０４に引き出される面を端面１０２ａ，ｂと呼び、内部電極層及び誘電体層の積層方向上下の面を主面１０２ｃ，ｄと呼び、残りの一対の面を側面１０２ｅ，ｆと呼ぶ。
【０００７】
また、積層セラミックコンデンサ１００は図６に示される通り、基板との接続などのための外部電極を両端面に有しているが、この外部電極は一般に、両端面以外の他の四つの面にも回り込んでおり（いわゆる五面電極）、どの面でも基板などとの接続が可能な構成となっている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平１１−３１６３３号公報
【特許文献２】特開２００６−３３２３３４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
特許文献１及び２にて開示された構成は、内部電極層に空孔部分を設けるものであり、このような空孔が存在すると、内部電極層の有効面積が減少し、積層セラミックコンデンサの容量が減少してしまう。
【００１０】
また、積層セラミックコンデンサにおいては誘電体積層体の積層方向上下をカバーするカバー層が形成されており、当該カバー層は通常誘電体層と同様の素材で形成されている。そのため、カバー層の厚さを低減することで、内部電極層の積層数を増やし、前記コンデンサの容量を増加させることができる。
【００１１】
しかし、カバー層の厚さを低減すると積層セラミックコンデンサの耐熱衝撃性が低下し、特に外部電極の主面への回り込み端部のカバー層にクラックが発生し易くなり、このようなクラックの問題は、特許文献１や２で提案された構成によっては解決できないことが明らかとなってきた。
【００１２】
そこで本発明は、第一義的に、大容量で、しかも耐熱衝撃性に優れクラックの発生が十分に抑制された積層セラミックコンデンサを提供することを目的とする。また本発明は、第二義的に、３０μｍ以下といった極めて薄いカバー層を有する大容量積層セラミックコンデンサにおいて、高い耐熱衝撃性を達成し、クラックの発生を十分に抑制することを目的とする。
【課題を解決するための手段】
【００１３】
本発明者らは上記課題を解決するために鋭意検討した結果、外部電極の形成面を限定することで外部電極の熱膨張により発生する応力を減少させ、さらに外部電極の厚さとカバー層の厚さを一定の関係にすることによって、大容量を達成しつつ、積層セラミックコンデンサの耐熱衝撃性を高めてクラックの発生を十分に抑制することができることを見出し、本発明を完成するに至った。
【００１４】
すなわち本発明は、誘電体層と極性の異なる内部電極層とが交互に積層され、これらの積層方向上下の面をカバーする一対のカバー層が形成されてなり、一対の主面、一対の端面及び一対の側面を有する略直方体形状の素体を備える積層セラミックコンデンサであって、前記素体の一対の端面と、前記一対の主面の少なくとも一方とに外部電極が形成されており、該外部電極の厚さＴｔと前記カバー層の厚さＴｃとが、Ｔｔ≦Ｔｃの関係を満たす、積層セラミックコンデンサである。
【００１５】
積層セラミックコンデンサの実装時の半田食われを防止する観点からは、前記外部電極の厚さＴｔが１μｍより大きいことが好ましい。
【００１６】
また、前記カバー層の厚さＴｃが、１０μｍ以上３０μｍ以下であると、カバー層が薄いため内部電極層の積層数を増やして積層セラミックコンデンサの大容量化を図ることができ、しかも当該コンデンサの耐湿信頼性も向上させることができる。
【発明の効果】
【００１７】
本発明によれば、大容量で、しかも耐熱衝撃性に優れクラックの発生が十分に抑制された積層セラミックコンデンサを提供することができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の積層セラミックコンデンサの概略斜視図である。
【図２】本発明の積層セラミックコンデンサ１０の、側面１２ｅ，ｆに平行な断面の模式図である。
【図３】積層セラミックコンデンサ１０の、主面１２ｃ，ｄに平行な、内部電極層１８が見える位置での断面の模式図である。
【図４】サイドマージンの形成方法の一例を示す模式図である。
【図５】サイドマージンの形成方法の一例を示す模式図である。
【図６】代表的な積層セラミックコンデンサの概略斜視図である。
【発明を実施するための形態】
【００１９】
以下、本発明の一実施形態による積層セラミックコンデンサを説明する。図１は、本発明の積層セラミックコンデンサ１０の概略斜視図である。本発明においても、従来と同様に、内部電極層が左右の外部電極１４に引き出される面を端面１２ａ，ｂと呼び、内部電極層及び誘電体層の積層方向上下の面を主面１２ｃ，ｄと呼び、残りの一対の面を側面１２ｅ，ｆと呼ぶ。
【００２０】
［積層セラミックコンデンサ］
図２に、本発明の積層セラミックコンデンサ１０の、側面１２ｅ，ｆに平行な断面の模式図を示す。積層セラミックコンデンサ１０は、規格で定められたチップ寸法及び形状（例えば１．０×０．５×０．５ｍｍの略直方体）を有する素体１６と、主に素体１６の両端面側に形成される一対の外部電極１４とから概ね構成される。素体１６は、例えばＢａＴｉＯ３、ＣａＴｉＯ３、ＳｒＴｉＯ３、ＣａＺｒＯ３などの粒子結晶を主成分とし、内部に誘電体層１７と内部電極層１８とが交互に積層されてなる積層体２０と、積層方向上下の最外層として形成され、前記積層体２０の上下面をカバーする一対のカバー層２２とを有している。さらに、図示されないが、積層体２０（の内部電極層１８）が外部に露出しないようにこれをカバーして一対の側面１２ｅ，ｆを形成するサイドマージン２４が存在する（図３参照）。
【００２１】
積層体２０は、静電容量や要求される耐圧等の仕様に応じて、内部電極層１８及び２枚の内部電極層１８で挟まれる誘電体層１７の厚さが所定の範囲に設定され、全体の積層数が数百〜千程度の高密度多層構造を有している。
【００２２】
積層体２０の周囲に形成されるカバー層２２及びサイドマージン２４は、誘電体層１７及び内部電極層１８を外部からの湿気やコンタミ等の汚染から保護し、それらの経時的な劣化を防ぐ。
【００２３】
また、内部電極層１８はその端縁が、誘電体層１７の長さ方向両端部にある極性の異なる一対の外部電極１４に交互に引き出され、電気的に接続している。
【００２４】
カバー層２２の厚さＴｃは特に限定されるものではないが、本発明においては積層セラミックコンデンサ１０の大容量化の観点から、３０μｍ以下であることが好ましく、１０μｍ以上３０μｍ以下であることがより好ましい。Ｔｃが３０μｍ以下であると、カバー層２２が薄い分内部電極層１８の積層数を増やすことができるため、積層セラミックコンデンサ１０の大容量化が可能である。また、Ｔｃが３０μｍ以下であると、前記コンデンサ１０の耐熱衝撃性が低下しやすく、後述する本発明の構成による、コンデンサ１０の耐熱衝撃性向上という効果が顕著に奏される。そして、Ｔｃが１０μｍ以上であると、コンデンサ１０が耐湿信頼性にも優れる。
【００２５】
なお、本発明においてカバー層２２の厚さＴｃは、以下のようにして求めるものとする。積層セラミックコンデンサ１０の側面１２ｅ，ｆに平行な断面を作製し、これを光学顕微鏡にて拡大倍率２００倍で観察する。例えば図２のような画像が得られ、当該画像において、積層体２０における上下端の内部電極層１８の法線（複数存在する）３０上の、当該端の内部電極層１８とカバー層２２の界面との交点から、カバー層２２及びその外部の界面と前記法線３０との交点までの長さＬ、のうち最大のものを求める。これを１０個の積層セラミックコンデンサ１０について行い、得られた１０個のＬの最大値の平均値を、本発明におけるカバー層２２の厚さＴｃとする。
【００２６】
また、本発明において例えばＴｃが３０μｍ以下であるとは、積層体２０の上下にある両方のカバー層２２の厚さＴｃが３０μｍであることを意味する。
【００２７】
本発明においては好ましくは前記のようにカバー層２２を薄く形成するが、このようにすると積層セラミックコンデンサ１０の耐熱衝撃性が低下し、当該コンデンサ１０の実装などの様々な熱を伴う工程においてクラックが発生する可能性がある。
【００２８】
本発明においてはこのような耐熱衝撃性の低下を防止するために、（１）外部電極１４を素体１６の一対の端面１２ａ，ｂと、一対の主面１２ｃ，ｄの少なくとも一方とに形成し、（２）外部電極１４の厚さＴｔとカバー層２２の厚さＴｃとが、Ｔｔ≦Ｔｃの関係を満たすようにする。
【００２９】
前記（１）について、外部電極１４は素体１６を主に構成する誘電体よりも熱膨張率が一般的に大きいため、素体１６に応力を及ぼし、クラックに結びつきやすい。従来の積層セラミックコンデンサでは、［背景技術］で説明した通り外部電極が両端面以外の他の四つの面にも回り込んでいるため、その熱膨張の影響が大きく、クラックが発生しやすい。
【００３０】
そこで本発明では、この熱膨張の影響を小さくするため、前記の（１）の構成を採用し、一対の側面１２ｅ，ｆに外部電極を形成しないこととした（図１参照）。
【００３１】
なお、一対の側面１２ｅ，ｆに形成されないとは、側面１２ｅ，ｆ上に全く外部電極が１４が存在しない場合だけでなく、一定程度形成されている場合も含む。具体的には、図３は、積層セラミックコンデンサ１０の、主面１２ｃ，ｄに平行な、内部電極層１８が見える位置での断面の模式図であるが、例えば側面１２ｆと端面１２ａの交点から、端面１２ｂ側に引き出された内部電極層１８の端面１２ａ側の終端に対応する位置３２まで、側面１２ｆ上に外部電極１４が形成されていてもよい。反対側の端面１２ｂや側面１２ｅについても同様である。
【００３２】
また、本発明においては一対の主面１２ｃ，ｄの少なくとも一方に外部電極１４が形成されているので、例えば一方の主面１２ｃに外部電極１４が形成されていない場合がある。この場合の一方の主面１２ｃに外部電極１４が形成されていないとは、側面１２ｅ，ｆの場合と同様に、主面１２ｃ上に全く外部電極１４が存在しない場合だけでなく、例えば主面１２ｃと端面１２ａの交点から、端面１２ｂ側に引き出された内部電極層１８の端面１２ａ側の終端に対応する位置まで、主面１２ｃ上に外部電極１４が形成されている場合も含む。反対側の端面１２ｂについても同様である。
【００３３】
本発明においては、外部電極１４は、一対の主面１２ｃ，ｄのうち、一方に形成されていることが好ましい。これにより他方の主面上の外部電極がなくなった分、内部電極層１８の積層数を増やすことができ、積層セラミックコンデンサ１０の容量を増加させることができるからである。また、熱膨張率の大きい外部電極１４の影響が、両主面に形成した場合に比べて小さくなるからでもある。なお、外部電極１４が形成されている主面において、外部電極１４が主面全体を被覆することはなく、端面１２ａ側と端面１２ｂ側に、一定の距離をおいて分離して形成されている。また、外部電極１４の厚さＴｔとは、セラミックと接する下地電極と、Ｃｕ，Ｎｉ，Ｓｎ等からなるメッキを含む全体の厚さとする。
【００３４】
そして、上記（２）の構成、「外部電極１４の厚さＴｔとカバー層２２の厚さＴｃとが、Ｔｔ≦Ｔｃの関係を満たす」について、外部電極１４の厚さＴｔは本発明において、以下のようにして求めるものとする。積層セラミックコンデンサ１０の側面１２ｅ，ｆに平行な断面を作製し、これを光学顕微鏡にて拡大倍率２００倍で観察する。例えば図２のような画像が得られ、当該画像において、カバー層２２の主面上の法線（複数存在する）３４の、カバー層２２及び外部電極１４の界面との交点から、外部電極１４及びその外部の界面と前記法線３４との交点までの長さＤ、のうち最大のものを求める。これを１０個の積層セラミックコンデンサ１０について行い、得られた１０個のＤの最大値の平均値を、本発明における外部電極１４の厚さＴｔとする。
【００３５】
なお、図２においては主面と端面の境界が明確でないが、このような場合には、端面の曲線部分が終了したところから主面とする。
【００３６】
本発明においては、このように定義されるＴｔとカバー層の厚さＴｃとが、Ｔｔ≦Ｔｃ、すなわち外部電極１４の（カバー層２２にまたがっている部分の）厚さが、カバー層２２の厚さ以下である、という条件を満足する。このように熱膨張率の大きい外部電極１４に対してカバー層２２を同じ厚さ又はそれ以上の厚さとすることで、積層セラミックコンデンサ１０の実装工程などにおける、様々な熱衝撃による外部電極１４の熱膨張による応力を低減し、クラックの発生を防止することができる。
【００３７】
なお、前述の通り本発明において外部電極１４は一対の主面１２ｃ，ｄの少なくとも一方に形成されているが、両方に形成されている場合、両方の外部電極１４ともに、Ｔｔ≦Ｔｃの条件を満たすものとする。
【００３８】
そして、本発明の積層セラミックコンデンサ１０の実装時の半田食われを防止する観点からは、前記外部電極の厚さＴｔが１μｍより大きいことが好ましい。
【００３９】
その他、本発明の積層セラミックコンデンサ１０の容量を増加させる観点からは、誘電体層１７の厚さを０．８μｍ以下とすることが好ましい。誘電体層１７の厚さを薄くすることで容量が高まり、また、誘電体層１７を薄くした分内部電極層１８の積層数を増やすことができるからである。
【００４０】
また、本発明の積層セラミックコンデンサ１０において、内部電極層１８及びサイドマージン２４の厚さは特に制限されるものではないが、内部電極層１８の厚さは通常０．２６〜１．００μｍであり、サイドマージン２４の厚さは通常４〜５０μｍである。
【００４１】
［積層セラミックコンデンサの製造方法］
次に、以上説明した本発明の積層セラミックコンデンサの製造方法について説明する。
まず、誘電体層を形成するための原料粉末を用意する。原料粉末としては、例えばＢａＴｉＯ３、ＣａＴｉＯ３、ＳｒＴｉＯ３、ＣａＺｒＯ３など、セラミック焼結体を形成し得る各種の粉末を使用することができる。
【００４２】
これらは各種金属原料を反応させることで合成することができる。その合成方法としては従来種々の方法が知られており、例えば固相法、ゾルゲル法、水熱法等が知られている。本発明においては、これらのいずれも採用可能である。
【００４３】
得られた原料粉末には、目的に応じて副成分となる化合物を所定量添加してもよい。副成分としては、Ｎｄ，Ｓｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒの希土類酸化物、並びにＭｇ，Ｍｎ，Ｎｉ，Ｃｏ，Ｆｅ，Ｃｒ，Ｃｕ，Ａｌ，Ｍｏ，Ｗ，Ｖ及びＳｉの酸化物が挙げられる。
【００４４】
例えば上記のようにして得られた原料粉末について、必要に応じて粉砕処理して粒径を調節したり、あるいは分級処理と組み合わせることで粒径を整えてもよい。
【００４５】
そして原料粉末に、ポリビニルブチラール（ＰＶＢ）樹脂等のバインダ、エタノール及びトルエン等の有機溶剤並びにフタル酸ジオクチル（ＤＯＰ）等の可塑剤を加えて湿式混合する。得られたスラリーを使用して、例えばダイコータ法やドクターブレード法により、基材上に帯状の前記スラリーを塗工して乾燥させ、厚み１．２μｍ以下の誘電体グリーンシートを得る。そして、得られた誘電体グリーンシートの表面に、有機バインダを含む金属導電ペーストをスクリーン印刷やグラビア印刷により印刷することで、極性の異なる一対の外部電極に交互に引き出される内部電極層のパターンを配置する。前記金属としては、コストの観点からニッケルが広く採用されている。
【００４６】
その後、内部電極層パターンが印刷された誘電体グリーンシートを所定の大きさに打ち抜いて、打ち抜かれた前記誘電体グリーンシートを、基材を剥離した状態で、内部電極層と誘電体層とが互い違いになるように、かつ内部電極層が誘電体層の長さ方向両端面に端縁が交互に露出して極性の異なる一対の外部電極に交互に引き出されるように、所定層数（例えば１００〜１０００層）積層する。積層した誘電体グリーンシートの上下にカバー層となるカバーシートを圧着させ、所定チップ寸法（例えば焼成後のサイズが１．０ｍｍ×０．５ｍｍ×０．５ｍｍ）にカットする。
【００４７】
ここで、上述の通り本発明においてはカバー層２２の厚さＴｃは３０μｍ以下であることが好ましいが、前記カバーシートを形成する際の、基材への誘電体ペーストの塗布量や、誘電体ペーストを印刷する場合には印刷形式や条件などの適切な選択により、Ｔｃを所望の値に調節することができる。
【００４８】
また、サイドマージンを形成する方法としては、従来公知の各種の方法が特に制限なく採用可能であるが、例えば、前記所定チップ寸法にカットする際に、内部電極層のジャストの位置でカットするのではなく、それより若干幅をもたせて内部電極層に被覆されていない誘電体層の部分を含むようにカットすることで、積層体の両側面に所望の厚さのサイドマージンを形成して、焼成により素体１６となる素体前駆体を得ることができる。
【００４９】
さらに、別の方法として、以下のようにサイドマージンを形成することも可能である。すなわち、図４（ａ）に示すように、所定の間隔（これが、図２において、外部電極１４と、当該外部電極１４と反対側の外部電極１４に引き出された内部電極層１８の端縁との距離の２倍に相当する）をあけてストライプ状に内部電極パターン２００を印刷した複数の誘電体グリーンシートを、当該ストライプの中央部と内部電極パターン２００同士の間隔があいている部分とが重ね合わされるように積層する。
【００５０】
これを、Ｃ１−Ｃ１線で示すようにストライプ状の内部電極パターン２００を横断するように切断して、図４（ｂ）に示す、一対の対向するサイドマージン２０４を除いた部分の棒状の積層体２０２を得る。ここで、切断幅（切断により生じる断面同士の距離）は、製造する積層セラミックコンデンサのサイズ、すなわち素体１６の一対の側面１２ｅ，ｆ間の距離に対応するものとする。
【００５１】
得られた棒状の積層体２０２の側面にサイドマージン２０４を形成して（サイドマージンは通常誘電体層１７と同様の素材で形成される）、さらにＣ２−Ｃ２線で示すように個別のチップサイズにカットして（Ｃ２−Ｃ２線は、内部電極パターン２００の中央部又は内部電極パターン２００同士の間隔の中央部を通る）、個々の積層体チップ２０６を得る（図４（ｃ））。当該チップ２０６においては、前記切断により生じた断面に交互に内部電極が引き出されており、当該チップ２０６は、焼成により素体１６となる素体前駆体である。
【００５２】
また、別の方法として、以下のようにしてサイドマージンを形成することができる。すなわち、図５に示すように、誘電体グリーンシートの積層体において内部電極層のジャストの位置又はそれより内側でカットして、得られた積層体チップ３００（側面において内部電極層が露出している）を、その側面が上になるようにして集合ステージ３０２上に配置する。そして集合ステージ３０２上で、図示の矢印で示す方向にスライドし得る複数のブロック材３０４ａ〜３０４ｄを集合ステージ３０２上で矢印方向にスライドさせる。このようにして、複数の積層体チップ３００同士が密着された、平面形状が矩形の集合体を得ることができる。
【００５３】
そして、この状態でスキージ３０６を用いてセラミックペースト（通常誘電体層１７の形成材料と同様の材料）を塗布することにより、集合体の上面に所定厚みのセラミックペースト層を形成し、これを乾燥させる。この厚みは、配置された積層体チップ３００の高さと、ブロック材３０４の高さの差を調節することにより、調整することができる。
【００５４】
なお、セラミックペースト層は積層体チップ３００の集合体全面上に形成されるので、ローラーを集合体の上面から圧接させ、走行させたり、積層体チップ３００の境界に対応する位置にブレードを押し当てることによって、セラミックペースト層を個々の積層体チップ３００に対応するように分割する。
【００５５】
以上のようにして積層体チップ３００の一方の側面に所定の厚さのサイドマージンが形成され、これを反転させて上記と同じ操作を繰り返すことで、他方の側面にも同様のサイドマージンを形成し、焼成により素体１６となる素体前駆体を得ることができる。
【００５６】
また、カバー層及びサイドマージンを形成した後に、素体前駆体の角部分を面取りし、素体前駆体の各面の連結部分が湾曲した形状にしてもよい。これにより、素体前駆体の角部の欠けを抑制することができる。
【００５７】
このような形状とするためには、例えば、ポリエチレン等の材料からなる密閉回転ポットに水と複数の前記素体前駆体と研磨用のメディアを入れて、この密閉回転ポットを回転させることによって、前記素体前駆体の角部分の面取りを行えばよい。
【００５８】
以上のようにして得られた、誘電体層及び内部電極層の積層体と、当該積層体の上下主面をカバーするカバー層と、積層体の両側面を被覆するサイドマージンとからなる素体前駆体について、２５０〜５００℃のＮ２雰囲気中で脱バインダした後に、還元雰囲気中で１１００〜１３００℃で１０分〜２時間焼成することで、上記誘電体グリーンシートを構成する各化合物が焼結して緻密化する。このようにして、本発明の積層セラミックコンデンサ１０における素体１６が得られる。
【００５９】
なお、本発明においてはさらに、６００〜１０００℃で再酸化処理を実施してもよい。
【００６０】
そして、得られた素体１６の両端面及び少なくとも一方の主面に外部電極１４を形成する。このような特定の位置に外部電極を形成するためには、例えば以下の方法を採用することができる。
【００６１】
素体１６の主面又は側面が下面に接するように整列し、Ｃｕ等の金属粒子とエチルセルロース等の有機バインダー、分散剤、溶剤にて構成される外部電極ペーストを少なくとも一方の主面に印刷塗布、乾燥し、主面上に外部電極を形成する。その後、素体１６の両端面に同様のペーストをディッピング塗布し、乾燥して、焼き付けを行う。その後、Ｎｉ、Ｓｎのめっき膜を形成する。
【００６２】
なお、少なくとも一方の主面上への外部電極１４の形成は、カバー層の形成において、予め外部電極パターンを表面に印刷してあるカバーシートを使用することによっても可能である。
【００６３】
また、主面及び端面のどちらについても、スパッタや蒸着をすることにより、外部電極１４を形成することが可能である。
【００６４】
外部電極１４はこのように各種の方法で形成可能であり、この形成の際の、印刷における外部電極ペーストの塗布量を調節することや、スパッタにおけるスパッタ量、蒸着における蒸着量を調節することにより、外部電極１４の厚さＴｔを所望の値に調節することができる。
【００６５】
以上のようにして、前記素体１６の一対の端面と前記一対の主面の少なくとも一方とに外部電極１４が形成され、外部電極１４の厚さＴｔとカバー層２２の厚さＴｃとが所定の関係にある、本発明の積層セラミックコンデンサ１０が得られる。
【実施例】
【００６６】
以下、実施例により本発明をより詳細に説明する。しかしながら、本発明はこれら実施例に何ら限定されるものではない。
【００６７】
［積層セラミックコンデンサの製造］
平均粒径０．１μｍのチタン酸バリウム１００ｍｏｌに対し、Ｄｙ、Ｍｇを１．０ｍｏｌずつ、ＶおよびＭｎを０．５ｍｏｌずつ添加し、これと、アルコールを主成分とする有機溶剤、ポリビニルブチラール樹脂、分散剤、及び可塑剤とを混合、分散して塗工スラリーを作製した。そしてこのスラリーをダイコーターにて基材上に塗工することで誘電体グリーンシートを作製した。このとき、ダイコーターへのスラリーの供給液量を調整することで、シート厚みを制御した。
【００６８】
続いて、平均粒径２００ｎｍのＮｉ粉末とアルコールを主成分とする有機溶剤、エチルセルロース樹脂、分散剤、及び可塑剤を混合分散した導体ペーストを用いて、先の誘電体グリーンシート上にスクリーン印刷を行い、内部電極印刷誘電体グリーンシートを作製した。このとき、導体ペーストの固形分濃度をペースト溶剤量で調整し、内部電極の厚みの制御を行った。
【００６９】
複数層の誘電体グリーンシート（カバー層形成のため）、及び複数層の内部電極印刷誘電体グリーンシートを積層し、圧着、カットを行い、個片の未焼成積層体を作製した。このとき、誘電体グリーンシートの積層数を変えることで、カバー厚みを変えた。
【００７０】
未焼成積層体をサイドマージン面（側面）が上面になるように整列させ、平均粒径０．１μｍのチタン酸バリウム１００ｍｏｌに対し、Ｄｙ、Ｍｇを１．０ｍｏｌずつ、ＶおよびＭｎを０．５ｍｏｌずつ添加し、これと、アルコールを主成分とする有機溶剤、エチルセルロース樹脂、分散剤、及び可塑剤とを混合、分散してセラミックペーストを作製した。そしてこのセラミックペーストを整列した未焼成積層体の上面に塗布乾燥させ、サイドマージン部を形成した。このとき、ペーストの塗布厚みを調整することで、サイドマージン厚みの制御を行った。また、対向するサイドマージン面にも同様の処理を行って、素体前駆体を得た。
【００７１】
密閉回転ポットに水と複数の前記素体前駆体と研磨用のメディアを入れて、この密閉回転ポットを回転させることによって、前記素体前駆体の角部分の面取りを行った。
【００７２】
以上のようにして得られた、誘電体層及び内部電極層の積層体と、当該積層体の上下主面をカバーするカバー層と、積層体の両側面を被覆するサイドマージンとからなる素体前駆体について、２５０〜５００℃のＮ２雰囲気中で脱バインダした後に、還元雰囲気中で１１００〜１３００℃で１０分〜２時間焼成を行った。
【００７３】
得られた素体を主面又は側面が下面に接するように整列し、Ｃｕ粒子とエチルセルロース、分散剤、溶剤にて構成される外部電極ペーストを一方の主面に印刷塗布、乾燥し、主面上に外部電極を形成した。その後、素体の両端面に同様のペーストをディッピング塗布し、乾燥して、焼き付けを行った。その後、Ｎｉ、Ｓｎのめっき膜を形成した。
【００７４】
以上のようにして、下記に示す構成の積層セラミックコンデンサを製造した。
チップ寸法（縦×横×高さ）  １．０ｍｍ×０．５ｍｍ×０．５ｍｍ
誘電体層厚                  ０．７μｍ
誘電体層数                  ３１５層
内部電極層厚                ０．７μｍ
内部電極層数                ３１５層
カバー層厚                  ８〜３０μｍ
サイドマージン厚            ３５μｍ
外部電極厚（メッキ含）      １〜３６μｍ
【００７５】
得られた実施例及び比較例の各積層セラミックコンデンサについて、下記に示す各種評価を行った。
【００７６】
［耐熱衝撃試験］
各実施例及び比較例の積層セラミックコンデンサ５０個について、温度３００℃のはんだ槽に、浸漬時間１秒の条件で浸漬し、クラック発生の有無を確認した。クラックの発生したコンデンサが０個の場合を合格とする。
【００７７】
［耐湿試験］
各実施例及び比較例の積層セラミックコンデンサ３００個について、温度８５℃、湿度８５％の環境下にて、ＤＣ５Ｖの電圧を印加し、１０００時間後のコンデンサの抵抗値を測定した。絶縁抵抗が１０６Ω以下になった（耐湿異常）コンデンサが０個の場合を合格とする。
【００７８】
［実装試験］
各実施例及び比較例の積層セラミックコンデンサ１００個について、プリント基板にはんだを用いて実装し、コンタクトチェックを行った。導通不良が０個の場合を合格とする。
【００７９】
以上の評価結果を下記表１にまとめる。
【００８０】
【表１】
0006632808.tif 000002
【００８１】
表１からわかるように、外部電極の厚さＴｔがカバー層の厚さＴｃより大きい比較例では、いずれも耐熱衝撃試験及び実装試験において不良な結果となったが、ＴｔがＴｃ以下である実施例においては、いずれも耐熱衝撃試験及び実装試験において良好な結果となった。
【００８２】
また、Ｔｃが１０μｍ未満になると耐湿試験の成績が不良となり、耐湿信頼性の観点からは、Ｔｃは１０μｍ以上であることが好ましいことが示された。
【符号の説明】
【００８３】
１０  積層セラミックコンデンサ
１２ａ，ｂ  端面
１２ｃ，ｄ  主面
１２ｅ，ｆ  側面
１４  外部電極
１６  素体
１７  誘電体層
１８  内部電極層
２０  積層体
２２  カバー層
２４  サイドマージン
３０  下端の内部電極層の法線
３２  内部電極層の終端に対応する位置
３４  カバー層の法線
１００  積層セラミックコンデンサ
１０２ａ，ｂ  端面
１０２ｃ，ｄ  主面
１０２ｅ，ｆ  側面
１０４  外部電極
２００  内部電極パターン
２０２  棒状の積層体
２０４  サイドマージン
２０６  積層体チップ
３００  積層体チップ
３０２  集合ステージ
３０４ａ〜ｄ  ブロック材
３０６  スキージ
【図１】
0006632808.tif 000003
【図２】
0006632808.tif 000004
【図３】
0006632808.tif 000005
【図４】
0006632808.tif 000006
【図５】
0006632808.tif 000007
【図６】
0006632808.tif 000008