(57)【特許請求の範囲】
【請求項１】
複数の回路ブロックとそれぞれの前記回路ブロックに電力を供給する電力供給手段を有する半導体集積回路であって、
それぞれの前記回路ブロックを、前記電力供給手段との導通状態又は非導通状態に切り替えるスイッチと、
前記複数の回路ブロックのうち、前記電力供給手段と導通状態にある回路ブロックの組み合わせに対応する、前記半導体集積回路のインピーダンスの共振周波数を記憶する記憶手段と、
前記スイッチによって前記導通状態又は前記非導通状態に切り替えられた前記回路ブロックの組み合わせに対応する前記インピーダンスの共振周波数を前記記憶手段から取得する取得手段と、
前記取得手段によって取得された前記インピーダンスの共振周波数と異なる動作周波数のクロックを生成して、前記回路ブロックへ供給する生成手段と、
を有することを特徴とする半導体集積回路。
【請求項２】
前記記憶手段は、さらに、それぞれの前記回路ブロックに供給する前記クロックの動作周波数の周波数範囲に対応する処理モードを記憶し、
前記生成手段は、前記周波数範囲のうち、前記インピーダンスの共振周波数と異なる動作周波数のクロックを生成することを特徴とする請求項１に記載の半導体集積回路。
【請求項３】
前記生成手段は、さらに、前記周波数範囲の下限値に一番近い動作周波数のクロックを生成することを特徴とする請求項２に記載の半導体集積回路。
【請求項４】
前記電力供給手段は、前記生成手段によって生成される前記クロックの動作周波数に応じて、前記回路ブロックへ供給する動作電圧を制御することを特徴とする請求項１乃至３の何れか１項に記載の半導体集積回路。
【請求項５】
前記生成手段は、さらに、前記取得手段によって取得された前記インピーダンスの共振周波数の２分の１の周波数と異なる動作周波数のクロックを生成することを特徴とする請求項１乃至４のいずれか１項に記載の半導体集積回路。
【請求項６】
前記生成手段は、さらに、前記取得手段によって取得された前記インピーダンスの共振周波数の３分の１の周波数と異なる動作周波数のクロックを生成することを特徴とする請求項５に記載の半導体集積回路。
【請求項７】
前記複数の回路ブロックは、少なくとも、画像処理、圧縮伸長処理、暗号復号処理、通信処理の機能を実現する回路であることを特徴とする請求項１乃至６のいずれか１項に記載の半導体集積回路。
【請求項８】
複数の回路ブロックとそれぞれの前記回路ブロックに電力を供給する電力供給手段を有する半導体集積回路であって、
それぞれの前記回路ブロックを、前記電力供給手段との導通状態又は非導通状態に切り替えるスイッチと、
前記複数の回路ブロックのうち、前記電力供給手段と導通状態にある回路ブロックの組み合わせに対応する、前記半導体集積回路のインピーダンスの共振周波数を記憶する記憶手段と、
前記スイッチによって前記導通状態又は前記非導通状態に切り替えられた前記回路ブロックの組み合わせに対応する前記インピーダンスの共振周波数を前記記憶手段から取得する取得手段と、
動作周波数が異なる複数のクロックを生成する生成手段と、
前記生成手段によって生成された前記複数のクロックから、前記取得手段によって取得された前記インピーダンスの共振周波数と異なる動作周波数のクロックを選択して、前記回路ブロックへ供給する選択手段と、
を有することを特徴とする半導体集積回路。
【請求項９】
複数の回路ブロックと、それぞれの前記回路ブロックに電力を供給する電力供給手段と、それぞれの前記回路ブロックを、前記電力供給手段との導通状態又は非導通状態に切り替えるスイッチと、を有する半導体集積回路の制御方法であって、
前記複数の回路ブロックのうち、前記電力供給手段と導通状態にある回路ブロックの組み合わせに対応する、前記半導体集積回路のインピーダンスの共振周波数を記憶手段に記憶する記憶工程と、
前記スイッチによって前記回路ブロックを前記導通状態又は前記非導通状態に切り替えられた時の前記インピーダンスの共振周波数を前記記憶手段から取得する取得工程と、
前記取得工程によって取得された前記インピーダンスの共振周波数と異なる動作周波数のクロックを生成して、前記回路ブロックへ供給する生成工程と、
を有することを特徴とする方法。
【請求項１０】
複数の回路ブロックと、それぞれの前記回路ブロックに電力を供給する電力供給手段と、それぞれの前記回路ブロックを、前記電力供給手段との導通状態又は非導通状態に切り替えるスイッチと、を有する半導体集積回路の制御方法であって、
前記複数の回路ブロックのうち、前記電力供給手段と導通状態にある回路ブロックの組み合わせに対応する、前記半導体集積回路のインピーダンスの共振周波数を記憶手段に記憶する記憶工程と、
前記スイッチによって前記回路ブロックを前記導通状態又は前記非導通状態に切り替えられた時の前記インピーダンスの共振周波数を前記記憶手段から取得する取得工程と、
周波数が異なる複数のクロックを生成する生成工程と、
生成された前記複数のクロックから、取得された前記インピーダンスの共振周波数と異なる動作周波数のクロックを選択して、前記回路ブロックへ供給する選択工程と、
を有することを特徴とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体集積回路の動作周波数の制御に関するものである。
【背景技術】
【０００２】
半導体プロセス技術の進化に伴い、システムＬＳＩの高速化、高機能化が進んでいる。システムＬＳＩの高速化、高機能化は、集積されるトランジスタ数の増加、入出力ピンの増加、動作周波数の向上につながり、システムＬＳＩの消費電流の増加に直結する。システムＬＳＩにあるトランジスタの動作によって消費電流が増加すれば、それに伴う電源電圧の変動量が増加し、電源電圧の変動によってＬＳＩ自身が誤動作するリスクが高まっている。
【０００３】
また、半導体素子が微細化されると、素子特性を維持するため動作電圧を下げる必要がある。低電圧化の流れは、省電力化の観点からは好ましい、電圧変動の許容範囲という電圧変動耐性という観点からみると好ましくない。その理由は、低電圧化が進むと電圧変動の許容範囲に許されるマージン量が減少するため、従来と同じレベルの電圧の変動でも半導体素子が誤動作するリスクが高まるからである。
【０００４】
このような消費電流の増加に伴う電源電圧の変動量の増加と半導体素子の低電圧化に伴う電圧変動耐性の低下を受け、システムＬＳＩの設計では電源電圧の変動を抑制することが必要不可欠となる。
【０００５】
電源電圧の変動を抑制する対策として、半導体集積回路の動作周波数から電源インピーダンスの共振周波数が離れるように、電源インピーダンスを切り替える方法が知られている。例えば、特許文献１では、電源電圧をモニタし、電源電圧の変動に基づいて、電源インピーダンスを切り替えて、半導体集積回路の動作周波数と電源インピーダンスの共振周波数とが重ならないようにする。
【０００６】
さらに、近年、ＰＳＯ（Ｐｏｗｅｒ  Ｓｈｕｔ  Ｏｆｆ）などの省電力技術が使用され始めている。ＰＳＯ技術を適用すると、ＬＳＩのリーク電力を削減できるため省電力化を図ることができる。ＰＳＯ技術を適用すると、ＬＳＩ内部に存在する使用しない個々の回路ブロックに対して電力供給を遮断し、電力供給の遮断された回路ブロックは電源と非導通状態になる。電力供給の遮断された回路ブロックを使用する時は、電力を再び供給するために、回路ブロックと電源との非導通状態を導通状態に切り替える。この切り替えは、ＬＳＩの動作に応じて頻繁に実施され、切り替え前後で、主電源に繋がる電源メッシュ数、トランジスタ数、デキャップ数が異なるため、ＬＳＩのインピーダンス特性が変動し、ＬＳＩのインピーダンスの共振周波数が動的に変動する。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００９−９４１３３
【発明の概要】
【発明が解決しようとする課題】
【０００８】
特許文献１では、電源のインピーダンスを変更するため、可変容量素子など挿入することで、インピーダンスの共振周波数を動作周波数から離れるようにインピーダンスを制御する。しかしながら、ＰＳＯなどの省電力技術を適用すると、インピーダンスそのものが動的に変化してしまうため、特許文献１の方法では、意図的にインピーダンスの共振周波数と動作周波数とを異ならせることができない。
【０００９】
本発明は上記の課題に鑑みてなされたものであり、ＬＳＩのインピーダンスの共振周波数と異なる動作周波数のクロックを回路ブロックに供給する半導体集積回路を提供することを目的とする。また、その半導体集積回路の制御方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上述の課題を解決するために、本発明に係る半導体集積回路は、以下の構成を有する。すなわち、それぞれの前記回路ブロックを、前記電力供給手段との導通状態又は非導通状態に切り替えるスイッチと、前記複数の回路ブロックのうち、前記電力供給手段と導通状態にある回路ブロックの組み合わせに対応する、前記半導体集積回路のインピーダンスの共振周波数を記憶する記憶手段と、前記スイッチによって前記導通状態又は前記非導通状態に切り替えられた前記回路ブロックの組み合わせに対応する前記インピーダンスの共振周波数を前記記憶手段から取得する取得手段と、前記取得手段によって取得された前記インピーダンスの共振周波数と異なる動作周波数のクロックを生成して、前記回路ブロックへ供給する生成手段と、を有する。
【発明の効果】
【００１１】
本発明によれば、ＰＳＯなどの省電力技術を適用するＬＳＩにおいても、ＬＳＩのインピーダンスの共振周波数と異なる動作周波数のクロックを回路ブロックに供給することができる。
【図面の簡単な説明】
【００１２】
【図１】（ａ）半導体集積回路１１１の構成の一例を示す図である。（ｂ）半導体集積回路１１１の構成の別例を示す図である。
【図２】電源の等価回路を示す簡易図である。
【図３】寄生インダクタンスの影響を示す図である。
【図４】（ａ）インダクタンス特性を示す図である。（ｂ）インダクタンス特性の変化を示す図である。
【図５】第１の実施形態の半導体集積回路１１１を示す図である。
【図６】第１の実施形態の半導体集積回路１１１のパワーモードを示す図である。
【図７】第１の実施形態の半導体集積回路１１１の電源ＯＮ／ＯＦＦ時のイメージ図である。
【図８】図６で示されるパワーモード時の共振周波数を示す表である。
【図９】第１の実施形態で選択した動作周波数およびそれに対応する動作電圧の例を示す表である。
【図１０】第１の実施形態でパワーモード１をパワーモード７に電源遮断させるときの省電力管理部１０１の動作フローチャートである。
【図１１】第１の実施形態でパワーモード７をパワーモード２に電源復帰させるときの省電力管理部１０１の動作フローチャートである。
【図１２】第２の実施形態の構成例を示す図である。
【図１３】第２の実施形態の構成例を示す図である。
【発明を実施するための形態】
【００１３】
＜第１の実施形態＞
図１（ａ）は、本実施形態に関わるシステムＬＳＩ（以下、「半導体集積回路１１１」と記載する）の構成の一例を説明するための図である。半導体集積回路１１１は、画像処理、圧縮伸長処理、暗号復号処理、通信処理などの多数の機能が集積された回路である。
【００１４】
以下、半導体集積回路１１１の構成及び動作について簡潔に説明する。
【００１５】
第一回路ブロック１０９、第二回路ブロック１１０、第Ｎ回路ブロック１１３は、それぞれ、画像処理、圧縮・伸長処理、暗号・復号処理、通信処理などの多数の機能を実現する回路である。
【００１６】
第一パワースイッチ１０７、第二パワースイッチ１０８、第Ｎパワースイッチ１１２は、それぞれ第一回路ブロック１０９、第二回路ブロック１１０、第Ｎ回路ブロック１１３に供給される電力のＯＮ／ＯＦＦを切り換える素子群である。それぞれのパワースイッチはそれぞれの回路ブロックと電力供給部との導通状態又は非導通状態を切り替えることによって、回路ブロックに供給される電力のＯＮ／ＯＦＦを切り換える。
【００１７】
省電力管理部１０１は、システム制御部１０２からの省電力命令を受けた後、電力供給部１０４に対して制御命令を送信し、電力供給部１０４が半導体集積回路１１１に供給する動作電圧を制御する。また、省電力管理部１０１が第一パワースイッチ１０７、第二パワースイッチ１０８、第Ｎパワースイッチ１１２を制御する。第一パワースイッチ１０７、第二パワースイッチ１０８や第Ｎパワースイッチ１１２は、電力供給部１０４が供給した電力を第一回路ブロック１０９、第二回路ブロック１１０、第Ｎ回路ブロック１１３に導通させるか否かを切り換える。
【００１８】
また、不揮発性メモリ（ＲＯＭ）などの記憶部１０３は、パワーモード−共振周波数対応表を格納する（記憶する）。パワーモード−共振周波数対応表には半導体集積回路のインピーダンスの共振周波数に関する情報が格納されている。クロック生成部１０５は、インピーダンスの共振周波数と異なる動作周波数のクロックを生成して、回路ブロックに供給する。
【００１９】
図１（ｂ）は、本実施形態に関わる半導体集積回路１１１の構成の別例を説明するための図である。ここで、図１（ｂ）に示す構成と図１（ａ）に示す構成とが同じである部分についての説明を省略する。図１（ｂ）に示す構成では、クロック生成部１０５が動作周波数の異なる複数のクロックを生成し、クロック選択部１０６が、複数のクロックからインピーダンスの共振周波数と異なる動作周波数のクロックを選択して、回路ブロックに供給する。すなわち、図１（ａ）に示す半導体集積回路１１１はクロックを生成して回路ブロックに供給するが、図１（ｂ）に示す半導体集積回路１１１は予め生成された複数のクロックからクロックを選択して回路ブロックに供給する。以降、図１（ａ）に示す半導体集積回路１１１を中心に本実施形態を説明するが、図１（ｂ）に示す半導体集積回路１１１でも実施できることが明らかである。
【００２０】
図２は、電力供給部１０４から半導体集積回路１１１までに電源を供給する回路を簡易的にＲＬＧＣの等価回路モデルで模式した図である。電力供給部１０４で供給された電力の動作電圧の品質を担保するためにプリント基板上に低周波・高周波対応の２段構成のバイパスコンデンサが通常配置されることが多い。そのため、図２のプリント基板上に２つのコンデンサを付加している。また、プリント基板上で除去しきれないさらなる高周波ノイズを除去するためには、半導体パッケージ上にバイパスコンデンサを配置、半導体集積回路１１１の内部にオンダイデキャップを挿入するといった対応が図られる。そのため図２にそれらの要素も盛り込んでいる。また図２で直列に配置されている抵抗、インダクタンスは、配線やＶｉａが有する寄生抵抗、寄生インダクタンスを示す。並列に配置されているコンデンサ、インダクタンスは、バイパスコンデンサとバイパスコンデンサが有する寄生インダクタンスを表している。
【００２１】
図３は、図２のバイパスコンデンサの周波数−インピーダンス特性を示す図である。バイパスコンデンサは本来、電源電圧の変動を抑制するために、インピーダンスを下げる役割として使用される。しかしながら、一定の周波数を超えるとパイパスコンデンサや配線が有する寄生インダクタンスの影響が顕著になり、インピーダンスを本来の役割とは逆に高くする方向に働く。図３のグレイ線が、容量が１０００ｐＦ、インダクタンスが０．１ｎＨである場合のバイパスコンデンサのインピーダンス特性を示す。
【００２２】
図４（ａ）は、図３のインピーダンス特性をもつバイパスコンデンサを複数種使用したときのインピーダンス特性を模式的に示した図である。図４（ａ）では、容量素子Ａと容量素子Ｂそれぞれのインピーダンス曲線を点線で示し、その合成インピーダンスを実線で示している。
【００２３】
一般に、図４（ａ）に示す共振はプリント基板、半導体パッケージ、半導体集積回路それぞれの直列に存在する寄生インダクタンスとバイパスコンデンサによって引き起こされ、共振が起きる周波数は直列共振周波数である。図４（ａ）に示す反共振は、並列に配置されたバイパスコンデンサと寄生インダクタンスによって引き起こされ、反共振が起きる周波数は並列共振周波数である。本実施形態では、直列共振周波数と並列共振周波数とを含めて共振周波数と称する。図４（ａ）の実線の共振ポイントは容量素子Ａと容量素子Ｂそれぞれの直列共振によって引き起こされて、反共振ポイントは容量素子Ａと容量素子Ｂの並列共振によって引き起こされる。
【００２４】
ＬＳＩ内の使用しない回路ブロックへの電源供給を遮断するＰＳＯという省電力技術を適用すると、電源に接続される容量素子と寄生インダクタンスとが変動するため、図４（ｂ）に示すように、インピーダンス特性（共振周波数）が変化する。図４（ｂ）にある点線は、一部の回路ブロックへの電源供給を遮断した場合のインピーダンス特性を示し、図４（ｂ）にある実践は、回路ブロックへの電源供給を遮断していない場合のインピーダンス特性を示す。なお、図４（ｂ）に示すインピーダンス特性の変化は一例である。
【００２５】
続いて、半導体集積回路１１１の詳細な構成・動作について図５を用いて具体的に説明する。図５は半導体集積回路１１１を物理的な視点で示した図である。本実施形態では、第一回路ブロック１０９や第二回路ブロック１１０などの回路ブロックの数を２５個として説明をする。また、省電力管理部１０１、システム制御部１０２、クロック生成部１０５、クロック選択部１０６、パワーモード−共振周波数対応表を記憶する記憶部１０３は、図５のチップトップブロック５０１に含まれているものとする。また第一パワースイッチ１０７、第二パワースイッチ１０８などのパワースイッチに関しては、図中に表現していないが、一般に電源の遮断対象となる回路ブロックの周囲に置かれることが多い。例えば、第１回路ブロック１０９と電力供給部１０４との導通・非導通を切り換えるパワースイッチは図中で第１回路ブロック１０９と示されているブロックの周囲に置かれる。なお、本実施形態では回路ブロックの数を２５個と設定したがその数に特に制限はない。
【００２６】
図６は、半導体集積回路１１１が処理を進める上での各回路ブロックの電源のＯＮ／ＯＦＦ状態のパワーモードを示した図である。なお、図６は本実施形態でのパワーモードの一例であって、ＯＮ／ＯＦＦ状態の組み合わせを図６で網羅して示しているわけではない。二つの回路ブロックの電源がＯＮ状態となる例として、図６で示したパワーモード４では、第一回路ブロックと第二回路ブロックとの二つの回路ブロックの電源がＯＮ状態であって、その他の回路ブロックの電源がＯＦＦ状態である。二つの回路ブロックの電源がＯＮ状態となる別の例として、図６で示していないが、第二回路ブロックと第十一回路ブロックとの二つの回路ブロックの電源がＯＮ状態であって、その他の回路ブロックの電源がＯＦＦ状態であるパワーモードがある。
【００２７】
各回路ブロックの電源のＯＮ／ＯＦＦ状態の制御は、システム制御部１０２の命令に基づき、省電力管理部１０１が制御する。基本は半導体集積回路１１１の処理に必要な回路ブロックのみが電源ＯＮ状態に、処理に必要のない回路ブロックは電源ＯＦＦ状態になるよう制御される。
【００２８】
図７は、半導体集積回路１１１の各回路ブロックが電源ＯＮ状態のときと電源ＯＦＦ状態のときとの半導体集積回路１１１を示したイメージ図である。通常、各回路ブロックの電源がＯＮ状態のときは、半導体集積回路１１１の全面に張り巡らされている電源メッシュとデキャップセル（容量セル）とにより、半導体集積回路全体のインピーダンスは低くなるように設計される。ただし、一部の回路ブロックが電源ＯＦＦ状態になると、遮断回路ブロック周辺の電源メッシュとデキャップセル（容量セル）とが、全体に張り巡らされている電源メッシュから切り離されてしまうため、その分半導体集積回路全体のインピーダンスが高くなる。直感的イメージとしては図７で示されるグレイで塗りつぶされた箇所が全体の電源メッシュからくりぬかれるイメージである。チップトップブロックを除く回路ブロックの電源ＯＦＦ状態の方が電源ＯＮ状態に対して、半導体集積回路１１１のインピーダンスは高くなる。
【００２９】
図８は、半導体集積回路１１１の記憶部１０３に記憶されるパワーモード−共振周波数対応表の一部であり、具体的には、図６で示したパワーモード１、パワーモード２、パワーモード７の時のインピーダンスの共振周波数（共振点・反共振点）を示す。パワーモード−共振周波数対応表の共振周波数の値は、実機評価或いはシミュレーションにより求めたものである。
【００３０】
パワーモード毎に半導体集積回路のインピーダンスの共振周波数が変動するため、パワーモード−共振周波数対応表にはパワーモード毎に対応する共振周波数テーブルを有する。ただし、異なるパワーモードにおいても共振周波数が同じ、あるいはほぼ同等となる場合は、それらのパワーモードに対して共通の対応表を用いることも可能である。また、図８に表示していないが、パワーモード−共振周波数対応表に、それぞれの共振周波数の２分の１の周波数や共振周波数の３分の１の周波数が含まれてもよい。
【００３１】
図９は、本実施形態で回路ブロックに供給するクロックの動作周波数と動作電圧との例を示した表である。各回路ブロックに対して供給するクロックの動作周波数は、各回路ブックで処理要求が高速処理か、それとも低速処理で十分かに応じて、所定の動作周波数の範囲がある。それぞれの動作周波数の範囲に対応する複数の処理モードが事前に設定されている。本実施形態では、超高速モード、高速モード、通常モード、低速モード、超低速モードおよび電源遮断モードの６段階の処理モードを用意した。処理モードの数を増やせばより細かい粒度で省電力制御を実現できる。しかし、やたらに処理モードを増やし過ぎるとシステム制御が複雑になり、システム性能を劣化させてしまう。そのため、性能を劣化させず、省電力効果が望める粒度の処理モード数を予め見積もっておく必要がある。
【００３２】
省電力管理部１０１は、各回路ブロックに設定された処理モードの周波数範囲から、図８のパワーモード−共振周波数対応表を参照した上で、インピーダンスの共振周波数と異なる回路ブロックの動作周波数を生成するようにクロック生成部１０５に指示する。ここで、消費電力を抑えるために、各回路ブロックに設定された処理モードの周波数範囲の下限値の周波数に一番近い動作周波数のクロックを生成することが望ましい。
【００３３】
また、電力供給部１０６はクロックの動作周波数に対応する動作電圧を回路ブロックに供給するように電圧を制御する。図９は各処理モードでの動作周波数と共に、それぞれの動作周波数に対応する動作電圧の例を示す。なお、回路ブロックの動作周波数は回路ブロックへ供給するクロックの周波数である。
【００３４】
また、本実施形態では、電源電圧の変動の抑制をより確実にするために、さらに、インピーダンスの共振周波数の２分の１の周波数と異なる動作周波数のクロックを生成して回路ブロックに供給する。ここで、さらに、インピーダンスの共振周波数の３分の１の周波数が回路ブロックの動作周波数と異なる動作周波数のクロックを生成して回路ブロックに供給することが望ましい。
【００３５】
以下、システム制御部１０２が半導体集積回路１１１のパワーモードを図６で示されるパワーモード１の状態からパワーモード７の状態に省電力制御するケースを例に挙げて省電力管理部１０１の詳細動作について説明する。なお、説明は図１０のフローチャートを用いて行う。以下、フローチャートは、ＣＰＵが制御プログラムを実行することにより実現されるものとする。
【００３６】
ステップＳ１０００において、パワーモード１の状態では、システム制御部１０２の指示のもと、省電力管理部１０１が半導体集積回路１１１内部の回路ブロックのすべてを電源ＯＮ状態に制御して、全機能処理を行っている。
【００３７】
ステップＳ１００１において、システム制御部１０２は、動作プログラムから次の処理をプリフェッチし次の処理を把握した上、省電力管理部１０１に対して指示を送る。本実施形態では、次の処理がパワーモード７となる場合を想定して説明を続ける。
【００３８】
ステップＳ１００２において、省電力管理部１０１は、システム制御部１０２からのパワーモード７への移行命令を受信する。その後、省電力管理部１０１は、不図示のアイソレーションセルを用いて、第六回路ブロックから第二十五回路ブロックそれぞれが有する入出力ポートと外部とのデータ授受を遮断する。
【００３９】
次に、ステップＳ１００３において、省電力管理部１０１は、不図示のリセット生成部に、第六回路ブロックから第二十五回路ブロックそれぞれにリセット信号をアサートするように指示する。
【００４０】
次に、ステップＳ１００４において、省電力管理部１０１は、クロック生成部１０５に対して、第六回路ブロックから第二十五回路ブロックへのクロック供給を止めさせる指示を送りクロック供給を遮断させる。
【００４１】
以上のステップを経た上で、ステップＳ１００５において、省電力管理部１０１は、記憶部１０３からパワーモード−共振周波数対応表にある共振点・反共振点（直列共振の共振周波数・並列共振の共振周波数）の情報を読みだしにいく。本実施形態においては、図８より、パワーモード７における共振点が４１１ＭＨｚ，５６３ＭＨｚ，７５１ＭＨｚ，１０２８ＭＨｚ、反共振点が４８７ＭＨｚ，６５７ＭＨｚ，８９０ＭＨｚであることを読みだす。なお、記憶部１０３へのパワーモード−共振周波数対応表のデータの書き込みはシステムへの電源投入時に行えばよい。また、必要に応じて、適宜データの書き換えも行うこともできる。
【００４２】
続いて、ステップＳ１００６において、省電力管理部１０１は、図９で示した動作周波数および動作電圧のクロックを生成するようにクロック生成部１０５に指示する。クロック生成部１０５が生成したクロックを回路ブロックに供給する。
【００４３】
ここで、本実施形態の一例としては、システム制御部１０２が第一回路ブロック１０９と第二回路ブロック１１０に対して高速処理を、第三回路ブロック、第四回路ブロック、第五回路ブロックに対して低速処理を要求として求められた場合を想定した。以上から、本実施形態では、第一回路ブロック１０９、第二回路ブロック１１０において、高速モードである動作周波数６００ＭＨｚ／動作電圧１Ｖが供給される。また、第三回路ブロック、第四回路ブロック、第五回路ブロックにおいて、低速モードで動作周波数２５０ＭＨｚ／動作電圧０．９Ｖが供給されるものとする。
【００４４】
本実施形態では、動作周波数が共振周波数および共振周波数の２分の１の周波数から５％以上ずれていることを一つの判断基準とする。なお、５％という判断基準は固定でなく、システム仕様に合わせて調整する必要がある。
【００４５】
その後、ステップＳ１００７において、システム制御部１０２が各回路ブロックと通信し、各回路ブロックの処理状況を把握する。ステップＳ１００８において、省電力管理部１０１が電力供給部１０４に対して所望の動作電圧が供給されるよう指示を送り、クロック生成部１０５に対して各回路ブロックに所望の動作クロックを出力するよう指示を送る。同時に省電力管理部１０１が第六のパワースイッチから第二十五のパワースイッチを制御して、第六回路ブロックから第二十五回路ブロックの電力供給を遮断する。
【００４６】
上記、ステップＳ１００２〜Ｓ１００８を経て、ステップＳ１００９でパワーモード１からパワーモード７への移行が完了となる。
【００４７】
以上、省電力管理部１０１の省電力制御するケースの動作例の説明となる。
【００４８】
引き続き、システム制御部１０２が半導体集積回路１１１のパワーモードを図６で示されるパワーモード２の状態からパワーモード１の状態に省電力モードから復帰するケースを例に挙げて省電力管理部１０１の詳細動作について説明する。説明は図１１のフローチャートを用いて行う。
【００４９】
ステップＳ１１００において、パワーモード２の状態で、半導体集積回路１１１内部のチップトップブロックを除く回路ブロックが電源ＯＦＦ状態であり、省電力管理部１０１やシステム制御部１０２が低い動作周波数でコマンドの授受を行っている程度である。
【００５０】
ステップＳ１１０１において、システム制御部１０２は、動作プログラムから次処理が全回路ブロックの全機能処理であることを把握した後、省電力管理部１０１に対してパワーモードをパワーモード１に移行させるよう電力復帰命令を送る。
【００５１】
ステップＳ１１０２において、省電力管理部１０１が電力復帰命令を受信した後、先ず不図示のリセット信号生成部を制御し、第一回路ブロックから第二十五回路ブロックに対してリセット信号をアサートする。
【００５２】
次に、ステップＳ１１０３において、記憶部１０３からパワーモード−共振周波数対応表にある共振点・反共振点での共振周波数を読みだす。本実施形態においては、図８は、パワーモード１における共振周波数の例を示す。
【００５３】
次に、ステップＳ１１０４において、省電力管理部１０１は、動作電圧・動作周波数を決定する。本実施形態では、４００ＭＨｚ以上の動作周波数になると共振点・反共振点に重なってしまうため、全回路ブロックに対して、低速モードである動作周波数２５０ＭＨｚ／動作電圧０．９Ｖが省電力管理部１０１で決定される。
【００５４】
次に、ステップＳ１１０５において、省電力管理部１０１が電力供給部１０４に対して、所望の動作電圧が供給されるよう指示を送る。また、省電力管理部１０１が第一パワースイッチから第二十五のパワースイッチを制御して、第一回路ブロックから第二十五回路ブロックの電源をＯＮ状態にする。
【００５５】
その後、ステップＳ１１０６において、省電力管理部１０１が各回路ブロックへ供給される動作電圧が所望の値になるまで待つ。動作電圧が所望の値になったら、次に省電力管理部１０１がクロック生成部１０６に対して各回路ブロックに所望の動作クロックを出力するよう指示を送る。
【００５６】
その後、ステップＳ１１０７において、省電力管理部１０１が動作クロックの周波数が安定するのを待った上で、不図示のリセット信号生成部を制御し、第一回路ブロックから第二十五回路ブロックに対してリセット信号をディアサートする。続いて、ステップＳ１１０８において、省電力管理部１０１が不図示のアイソレーションセルを制御して、第一回路ブロックから第二十五回路ブロックの外部とのデータ授受遮断を解除する。
【００５７】
なお、本実施形態ではステップＳ１１０７の後にステップＳ１１０８の処理を行うというステップを踏んでいるが、その順序に限定はなく、ステップＳ１１０８の後にステップＳ１１０７の処理を行うというステップを踏んでもよい。
【００５８】
上記、ステップＳ１１０１からステップＳ１１０８のステップを経て、ステップＳ１１０９において、パワーモード２からパワーモード１への電力復帰動作が完了となる。
【００５９】
以上、省電力管理部１０１の電力復帰制御するケースの動作例の説明となる。
【００６０】
即ち、本実施形態の省電力管理部１０１は、省電力モード遷移後のインピーダンスの共振周波数を取得し、省電力モード移行後の回路ブロックの動作周波数が共振周波数や共振周波数の２分の１の周波数に重ならないように制御する。本実施形態の半導体回路の制御により、電圧の変動を抑制することができるので、電源電圧変動に伴う回路の誤動作を抑止することができる。
【００６１】
＜第２の実施形態＞
第１の実施形態では、半導体集積回路１１１の内部に省電力管理部１０１、パワーモード−共振周波数対応表１０３、電力供給部１０４、クロック生成部１０５、クロック選択部１０６を設けている。ただし、これらの構成は同一のシステムに構成されていれば半導体集積回路１１１の外部に設けていても特に構わない。例えば図１２のような構成でもよい。図１２中のメインシステム１２０１はプリント基板や半導体パッケージ基板である。省電力管理部１０１、パワーモード−共振周波数対応表１０３、電力供給部１０４、クロック生成部１０５等は、半導体集積回路１２０２の外部に設けている。
【００６２】
また、第１の実施形態では電力供給部１０４が半導体集積回路１１１の内部に置かれているが、図１３のように、電力供給部を分割して置いてもよい。例えば図１３のような構成でもよい。半導体集積回路の内部に置かれた第二電力供給部１３０３が、半導体集積回路の外部に置かれた第一電力供給部１３０２が生成した電圧を受け取って複数の電圧を生成する構成となる。
【００６３】
＜その他の実施形態＞
本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置における１つ以上のプロセッサがプログラムを読出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。
【符号の説明】
【００６４】
１０１  省電力管理部
１０２  システム制御部
１０３  パワーモード−共振周波数対応表
１０４  電力供給部
１０５  クロック生成部
１０６  クロック選択部
１０７  第一パワースイッチ
１０８  第二パワースイッチ
１０９  第一回路ブロック
１１０  第二回路ブロック
１１１  半導体回路集積回路
１１２  第Ｎパワースイッチ
１１３  第Ｎ回路ブロック
５０１  チップトップブロック
１２０１  メインシステム
１２０２  省電力管理部を外部に設けた場合の半導体集積回路
１３０１  電力供給部を組み込んだ場合の半導体集積回路
１３０２  第一電力供給部
１３０３  第二電力供給部
【図１】
0006727907.tif 000002
【図２】
0006727907.tif 000003
【図３】
0006727907.tif 000004
【図４】
0006727907.tif 000005
【図５】
0006727907.tif 000006
【図６】
0006727907.tif 000007
【図７】
0006727907.tif 000008
【図８】
0006727907.tif 000009
【図９】
0006727907.tif 000010
【図１０】
0006727907.tif 000011
【図１１】
0006727907.tif 000012
【図１２】
0006727907.tif 000013
【図１３】
0006727907.tif 000014