(57)【特許請求の範囲】
【請求項１】
光電変換部と、
前記光電変換部で生じた電荷に基づく信号を増幅する増幅トランジスタと、
第１導電型の第１半導体領域と第２導電型の第２半導体領域により構成されるＰＮ接合を有し、前記電荷を蓄積可能な容量と、
ゲート電極を含み、前記ゲート電極へ供給される電圧により前記増幅トランジスタの入力ノードと前記容量との接続状態を切り替える切り替えトランジスタと、を有する画素を複数有する撮像装置であって、
前記増幅トランジスタのゲート電極が半導体基板の主面に配され、前記増幅トランジスタのゲート電極の下部に前記第２導電型の第３半導体領域が配されており、
前記切り替えトランジスタのゲート電極の下部に、前記第１導電型の第７半導体領域が配されており、
前記第７半導体領域は、前記切り替えトランジスタのゲート電極の下部に配されたゲート絶縁膜と接しており、
前記容量のＰＮ接合面における前記第２導電型の不純物の添加不純物濃度が、前記第３半導体領域のうち、前記主面から前記増幅トランジスタのソースおよびドレインが配された深さまでの領域における前記第２導電型の添加不純物濃度の最大値よりも高いことを特徴とする撮像装置。
【請求項２】
光電変換部と、
前記光電変換部で生じた電荷に基づく信号を増幅する増幅トランジスタと、
第１導電型の第１半導体領域と第２導電型の第２半導体領域により構成されるＰＮ接合を有し、前記電荷を蓄積可能な容量と、
ゲート電極を含み、前記ゲート電極へ供給される電圧により前記増幅トランジスタの入力ノードと前記容量との接続状態を切り替える切り替えトランジスタと、を有する画素を複数有する撮像装置であって、
前記増幅トランジスタのゲート絶縁膜と界面を構成する位置に前記第１導電型の第４半導体領域が配され、前記第４半導体領域は、前記第２導電型の第３半導体領域とＰＮ接合を構成し、
前記切り替えトランジスタのゲート電極の下部に、前記第１導電型の第７半導体領域が配されており、
前記第７半導体領域は、前記切り替えトランジスタのゲート電極の下部に配されたゲート絶縁膜と接しており、
前記容量のＰＮ接合面における前記第２導電型の不純物の添加不純物濃度が、前記第３半導体領域と前記第４半導体領域とのＰＮ接合面における前記第２導電型の不純物の添加不純物濃度よりも高いことを特徴とする撮像装置。
【請求項３】
前記画素は、前記増幅トランジスタの入力ノードの電位をリセットするリセットトランジスタを有し、
前記リセットトランジスタのゲート電極の下部に前記第１導電型の第８半導体領域が配されており、
前記第８半導体領域は、前記リセットトランジスタのゲート電極の下部に配されたゲート絶縁膜と接することを特徴とする請求項１又は２に記載の撮像装置。
【請求項４】
光電変換部と、
前記光電変換部で生じた電荷に基づく信号を増幅する増幅トランジスタと、
前記増幅トランジスタの入力ノードの電位をリセットするリセットトランジスタと、
第１導電型の第１半導体領域と第２導電型の第２半導体領域により構成されるＰＮ接合を有し、前記電荷を蓄積可能な容量と、
ゲート電極を含み、前記ゲート電極へ供給される電圧により前記増幅トランジスタの入力ノードと前記容量との接続状態を切り替える切り替えトランジスタと、を有する画素を複数有する撮像装置であって、
前記増幅トランジスタのゲート電極が半導体基板の主面に配され、前記増幅トランジスタのゲート電極の下部に前記第２導電型の第３半導体領域が配されており、
前記リセットトランジスタのゲート電極の下部に前記第１導電型の第８半導体領域が配されており、
前記第８半導体領域は、前記リセットトランジスタのゲート電極の下部に配されたゲート絶縁膜と接しており、
前記容量のＰＮ接合面における前記第２導電型の不純物の添加不純物濃度が、前記第３半導体領域のうち、前記主面から前記増幅トランジスタのソースおよびドレインが配された深さまでの領域における前記第２導電型の添加不純物濃度の最大値よりも高く、
前記切り替えトランジスタの閾値は、前記リセットトランジスタの閾値よりも低いことを特徴とする撮像装置。
【請求項５】
光電変換部と、
前記光電変換部で生じた電荷に基づく信号を増幅する増幅トランジスタと、
前記増幅トランジスタの入力ノードの電位をリセットするリセットトランジスタと、
第１導電型の第１半導体領域と第２導電型の第２半導体領域により構成されるＰＮ接合を有し、前記電荷を蓄積可能な容量と、
ゲート電極を含み、前記ゲート電極へ供給される電圧により前記増幅トランジスタの入力ノードと前記容量との接続状態を切り替える切り替えトランジスタと、を有する画素を複数有する撮像装置であって、
前記増幅トランジスタのゲート電極の下部に前記第１導電型の第４半導体領域が配され、
前記第４半導体領域は、前記増幅トランジスタのゲート電極の下部に配されたゲート絶縁膜と接し、前記第２導電型の第３半導体領域とＰＮ接合を構成し、
前記リセットトランジスタのゲート電極の下部に前記第１導電型の第８半導体領域が配されており、
前記第８半導体領域は、前記リセットトランジスタのゲート電極の下部に配されたゲート絶縁膜と接しており、
前記容量のＰＮ接合面における前記第２導電型の不純物の添加不純物濃度が、前記第３半導体領域と前記第４半導体領域とのＰＮ接合面における前記第２導電型の不純物の添加不純物濃度よりも高く、
前記切り替えトランジスタの閾値は、前記リセットトランジスタの閾値よりも低いことを特徴とする撮像装置。
【請求項６】
前記切り替えトランジスタのゲート電極の下部に、前記第１導電型の第７半導体領域が配されており、
前記第７半導体領域は、前記切り替えトランジスタのゲート電極の下部に配されたゲート絶縁膜と接することを特徴とする請求項４又は５に記載の撮像装置。
【請求項７】
前記第７半導体領域は、前記第３半導体領域とＰＮ接合を構成することを特徴とする請求項１乃至３又は６のいずれか１項に記載の撮像装置。
【請求項８】
前記第８半導体領域は、前記第３半導体領域とＰＮ接合を構成することを特徴とする請求項３乃至５のいずれか１項に記載の撮像装置。
【請求項９】
前記第１半導体領域の一部は前記第２半導体領域とＰＮ接合を構成し、前記第１半導体領域の他の一部は、前記第２半導体領域よりも不純物濃度が低い半導体領域とＰＮ接合を構成することを特徴とする請求項１乃至８のいずれか１項に記載の撮像装置。
【請求項１０】
前記容量は更にＭＯＳ容量を有することを特徴とする請求項１乃至９のいずれか１項に記載の撮像装置。
【請求項１１】
前記光電変換部と前記容量とは異なる活性領域に配されており、
前記増幅トランジスタの入力ノードは、
前記増幅トランジスタのゲート電極と、前記容量と同一の活性領域に配された前記第１導電型の第５半導体領域と、前記光電変換部と同一の活性領域に配された第６半導体領域と、前記増幅トランジスタのゲート電極と前記第５半導体領域と前記第６半導体領域とを電気的に接続する導電体と、を有することを特徴とする請求項１０に記載の撮像装置。
【請求項１２】
前記切り替えトランジスタのゲート電極を挟んだ両側に前記第１半導体領域と前記第５半導体領域が配されていることを特徴とする請求項１１に記載の撮像装置。
【請求項１３】
前記第５半導体領域は、前記第２半導体領域よりも不純物濃度が低い半導体領域とＰＮ接合を構成することを特徴とする請求項１１または１２に記載の撮像装置。
【請求項１４】
前記第６半導体領域は、前記第２半導体領域よりも不純物濃度が低い半導体領域とＰＮ接合を構成することを特徴とする請求項１１乃至１３のいずれか１項に記載の撮像装置。
【請求項１５】
前記画素は、前記増幅トランジスタと信号線との電気的導通を制御する選択トランジスタを有し、前記選択トランジスタの出力ノードを構成する第９半導体領域は、前記第３半導体領域とＰＮ接合を構成することを特徴とする請求項１乃至１４のいずれか１項に記載の撮像装置。
【請求項１６】
前記選択トランジスタのゲート絶縁膜と界面を構成する位置に前記第１導電型の第１０半導体領域が配されていることを特徴とする請求項１５に記載の撮像装置。
【請求項１７】
前記第１０半導体領域は、前記第３半導体領域とＰＮ接合を構成することを特徴とする請求項１６に記載の撮像装置。
【請求項１８】
前記増幅トランジスタの出力ノードを構成する第１１半導体領域は、前記第３半導体領域とＰＮ接合を構成することを特徴とする請求項１乃至１７のいずれか１項に記載の撮像装置。
【請求項１９】
請求項１〜１８のいずれかに記載の撮像装置の製造方法であって、
前記複数の画素が配される画素領域に前記第３半導体領域を形成する工程と、
前記第３半導体領域の一部に前記第１半導体領域を形成することを特徴とする撮像装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は撮像装置に関し、具体的には、画素の増幅トランジスタの入力ノードの容量値を変更可能とするための容量の構成に関するものである。
【背景技術】
【０００２】
従来、画素から出力される信号のダイナミックレンジを拡大するために増幅トランジスタの入力ノードに容量を接続する構成が知られている。
【０００３】
特許文献１では、増幅トランジスタの入力ノードに接続する容量としてＰＮ接合を用いる旨が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−２０５６３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
増幅トランジスタの入力ノードの容量値を切り替える際に、入力ノードに対し容量が非接続の状態では増幅トランジスタの入力ノードの容量値は小さい方が好ましい。容量値が小さければ、入力ノードにおいて電荷を電圧に変換する際の電荷電圧変換効率が高くなり、結果として増幅トランジスタのゲインを高くできるためである。これに対し、入力ノードに容量が接続された状態においては、増幅トランジスタの入力ノードの容量値は大きい方が好ましい。
【０００６】
容量値が大きければ光電変換部で多くの電荷が生じた際にも増幅トランジスタからの出力信号の線形性を保つことができる。つまり画素のダイナミックレンジを広くすることが可能となるためである。
【０００７】
本発明者らが当該容量の容量値の増大を検討する中で、増幅トランジスタの入力ノードに対し容量を非接続とする状態において、増幅トランジスタの入力ノードの容量値が増大し、増幅トランジスタのゲインが低下してしまう場合があることが分かった。
【０００８】
本発明は、容量が非接続の状態における増幅トランジスタのゲインを低下させることなく、接続状態における入力ノードの容量値を増大させることが可能な撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の撮像装置は、光電変換部と、光電変換部で生じた電荷に基づく信号を増幅する増幅トランジスタと、第１導電型の第１半導体領域と第２導電型の第２半導体領域により構成されるＰＮ接合を有する、電荷を蓄積可能な容量と、を有し、容量の接続状態を切り替えることで増幅トランジスタの入力ノードの容量値を変更可能な画素を複数有する撮像装置であって、増幅トランジスタのゲート電極が半導体基板の主面に配され、増幅トランジスタのゲート電極の下部に第２導電型の第３半導体領域が配されており、容量のＰＮ接合面における第２導電型の不純物の添加不純物濃度が、第３半導体領域のうち、主面から増幅トランジスタのソースおよびドレインが配された深さまでの領域における第２導電型の添加不純物濃度の最大値よりも高いことを特徴とする。
【発明の効果】
【００１０】
本発明によれば、容量が非接続の状態における増幅トランジスタのゲインを低下させることなく、容量が接続された状態における入力ノードの容量値を増大させることが可能となる。
【図面の簡単な説明】
【００１１】
【図１】撮像装置のブロック図
【図２】画素の回路図
【図３】駆動タイミング図
【図４】画素の平面模式図
【図５】画素の断面模式図
【図６】添加不純物濃度の説明図
【図７】画素の断面模式図
【図８】添加不純物濃度の説明図
【発明を実施するための形態】
【００１２】
（実施例１）
図１〜図４を用いて、本実施例の撮像装置を説明する。各図面において同じ符号が付されている部分は、同じ素子もしくは同じ領域を指す。
【００１３】
図１に本発明の一実施形態の撮像装置のブロック図を示す。撮像装置１０１は、画素部１０２、駆動パルス生成部１０３、垂直走査回路１０４、信号処理部１０５、出力部１０６を有している。
【００１４】
画素部１０２は、光を電気信号へ変換し、変換した電気信号を出力する画素を、行列状に複数有している。駆動パルス生成部１０３は駆動パルスを生成し、垂直走査回路１０４は駆動パルス生成部１０３からの駆動パルスを受け、各画素に制御パルスを供給する。信号処理部１０５は、少なくとも、複数の画素列から並列に出力された信号をシリアライズして出力部１０６に伝達する。更に信号処理部１０５は、各画素列に対応し、信号の増幅、ＡＤ変換等を行なう列回路を有していてもよい。
【００１５】
図２に本実施形態の画素部１０２に配された１画素の等価回路の一例を示す。本実施形態では、信号電荷を電子とし、各トランジスタはＮ型のトランジスタとして説明する。また、容量２０８で保持されるのは電子である。ただし、これらは光電変換部２０１および容量２０８を構成するそれぞれの半導体領域の導電型を反対にすることによって信号電荷をホールとしてもよい。
【００１６】
また、等価回路はこれに限られるものではなく、一部の構成を複数の画素で共有してもよい。そして本実施形態は表面側から光が入射する表面照射型撮像装置、裏面側から光が入射する裏面照射型撮像装置のいずれにも適用することができる。これらは、以下の各実施例においても同様である。
【００１７】
本実施形態の撮像装置は、増幅トランジスタ２０５の入力ノードの容量値を変更可能にする容量２０８を有する。増幅トランジスタ２０５の入力ノードは、ＦＤ２０３、リセットトランジスタ２０４のソース、増幅トランジスタ２０５のゲート電極及びこれらを電気的に接続する導電体を含んで構成されている。上述の容量２０８は、これらのいずれかの部材に対し、接続、非接続状態を切り替え可能に設けられるものである。容量２０８は、接続状態においては増幅トランジスタ２０５の入力ノードの一部を構成する。以下、図２を用いて本実施形態の画素を詳細に説明する。
【００１８】
光電変換部２０１は、入射光量に応じた量の電荷対を光電変換により生じさせ電子を蓄積する。光電変換部２０１としてフォトダイオードを用いている。転送トランジスタ２０２は光電変換部２０１で蓄積された電子をＦＤ２０３へ転送する。転送トランジスタ２０２のゲート電極には制御パルスｐＴＸが供給され、オン状態、オフ状態が切り替えられる。ＦＤ２０３は、転送トランジスタ２０２により転送された電子を蓄積可能である。
【００１９】
増幅トランジスタ２０５は、そのゲート電極がＦＤ２０３に接続されており、転送トランジスタ２０２によってＦＤ２０３に転送された電子に基づく信号を増幅して出力する。より具体的には、ＦＤ２０３に転送された電子は、その量に応じた電圧に変換され、その電圧に応じた電気信号が増幅トランジスタ２０５を介して画素外へ出力される。増幅トランジスタ２０５は、電流源２０９とともにソースフォロア回路を構成している。また増幅トランジスタ２０５のドレインには電源電圧ＶＤＤが供給されている。
【００２０】
リセットトランジスタ２０４は、増幅トランジスタ２０５の入力ノードの電位をリセットする。また、リセットトランジスタ２０４と転送トランジスタ２０２とのそれぞれのオン期間を重ねることにより、光電変換部２０１の電位をリセットすることができる。
【００２１】
リセットトランジスタ２０４のゲート電極には制御パルスｐＲＥＳが供給され、オン状態、オフ状態が切り替えられる。リセットトランジスタ２０４のドレインには電源電圧ＶＤＤが供給されている。ここではリセットトランジスタ２０４および増幅トランジスタ２０５のドレインには同じ電源電圧ＶＤＤが供給されているが、異なる電圧が供給されていてもよい。
【００２２】
選択トランジスタ２０６は、１つの信号線２１１に対して複数設けられている画素の信号を、１画素ずつもしくは複数画素ずつ出力させる。選択トランジスタ２０６のドレインは、増幅トランジスタ２０５のソースに接続され、選択トランジスタ２０６のソースは信号線２１１に接続されている。
【００２３】
本実施例の構成に代えて、選択トランジスタ２０６を増幅トランジスタ２０５のドレインと、電源電圧ＶＤＤが供給されている電源配線との間に設けてもよい。いずれの場合も、選択トランジスタ２０６は、増幅トランジスタ２０５と信号線２１１との電気的導通を制御する。選択トランジスタ２０６のゲート電極には、制御パルスｐＳＥＬが供給され、選択トランジスタ２０６のオン状態、オフ状態が切り替えられる。
【００２４】
なお、選択トランジスタ２０６を設けずに、増幅トランジスタ２０５のソースと信号線２１１を接続してもよい。そして、増幅トランジスタ２０５のドレインもしくは増幅トランジスタ２０５のゲート電極の電位を切り替えることにより、選択状態、非選択状態を切り替えてもよい。
【００２５】
容量２０８は、接続状態において増幅トランジスタ２０５の入力ノードの一部を構成し、非接続状態において入力ノードから分離される。これにより、増幅トランジスタ２０５の入力ノードの容量値を変更可能にしている。本例において、容量２０８の接続、非接続状態の切り替えは切り替えトランジスタ２０７によって制御される。
【００２６】
容量２０８と切り替えトランジスタ２０７は一部の構成を兼用している。たとえば、容量２０８は、切り替えトランジスタ２０７のゲート絶縁膜容量（ＭＯＳ容量）、ソースを構成するＮ型半導体領域により構成されるＰＮ接合容量および寄生容量で構成することができる。ただし、兼用せずに各々が独立の部材で構成されていてもよい。
【００２７】
切り替えトランジスタ２０７には、制御パルスｐＡＰＰが供給され、オン状態、オフ状態が切り替えられる。
【００２８】
容量２０８を接続状態として増幅トランジスタ２０５の入力ノードの容量値を増大させた場合には、非接続状態に比して増幅トランジスタ２０５の入力ノードにおける電荷電圧変換効率を低くすることが出来る。
【００２９】
したがって、容量値が大きければ光電変換部で多くの電荷が生じた際にも増幅トランジスタ２０５からの出力信号の線形性を保つことができる。つまりダイナミックレンジを広くすることが可能となる。
【００３０】
対して、容量２０８を非接続状態として増幅トランジスタ２０５の入力ノードの容量値を接続状態と比べて小さくした場合には、接続状態に比して増幅トランジスタ２０５の入力ノードにおける電荷電圧変換効率が向上する。
【００３１】
したがって、容量値が小さければ、入力ノードにおいて電荷を電圧に変換する電荷電圧変換効率が高くなり、結果として増幅トランジスタ２０５のゲインを高くできるためである。
【００３２】
これらを切り替えて用いることで、ダイナミックレンジの変更を可能とする。
【００３３】
次に図３において、図２に示した画素回路の駆動パルスの一例を示す。ここでは、本実施形態の特徴に直接関係する駆動パルスのみについて説明する。
【００３４】
各制御パルスがハイレベルの期間において各トランジスタがオン状態になる。
【００３５】
まず時刻Ｔ＝ｔ１において、制御パルスｐＳＥＬがハイレベルになる。またこの時、制御パルスｐＲＥＳがハイレベルであり、ＦＤ２０３の電位がリセットされる。
【００３６】
次に時刻Ｔ＝ｔ２において、制御パルスｐＳＥＬ及び制御パルスｐＲＥＳがハイレベルの状態を維持したまま、制御パルスｐＡＰＰがハイレベルとなる。これにより容量２０８がＦＤ２０３に接続され、ＦＤ２０３及び容量２０８の電位がリセットされる。
【００３７】
次に時刻Ｔ＝ｔ３において、制御パルスｐＲＥＳがローレベルとなり、ＦＤ２０３及び容量２０８の電位のリセットが完了する。
【００３８】
時刻Ｔ＝ｔ４において、制御パルスｐＴＸがハイレベルになる。この時、光電変換部２０１とＦＤ２０３が導通し、光電変換部２０１の電子がＦＤ２０３に転送される。制御パルスｐＡＰＰがハイレベルであり、容量２０８が接続状態であるため、転送された電子はＦＤ２０３及び容量２０８にて保持される。
【００３９】
時刻Ｔ＝ｔ５において、制御パルスｐＴＸがローレベルになる。これにより、光電変換部２０１とＦＤ２０３が遮断される。
【００４０】
時刻Ｔ＝ｔ６において、制御パルスｐＲＥＳがハイレベルとなることで、ＦＤ２０３及び容量２０８の電位がリセットされる。
【００４１】
時刻Ｔ＝ｔ７において、制御パルスｐＡＰＰがローレベルになる。これにより、容量２０８が非接続状態となる。
【００４２】
時刻Ｔ＝ｔ８において、制御パルスｐＳＥＬがローレベルになる。
【００４３】
期間Ｔ５−Ｔ８において、信号線２１１の電圧を信号として用いることで、容量２０８が接続された状態の画素の信号を画像信号として用いることが可能となる。
【００４４】
更に、必要に応じて、期間Ｔ３−Ｔ４において、信号線２１１の電圧を信号として用いることで、画素のノイズ信号を得ることが可能となる。このノイズ信号と前述の画像信号との差分を取ることでノイズを低減することが可能となる。なお、期間Ｔ１−Ｔ８において、制御パルスｐＳＥＬを常にハイレベルにしたままとしているが、増幅トランジスタ２０５の入力ノード及び容量２０８に保持した信号を図１で示した信号処理部１０５に読み出す期間だけハイレベルとしてもよい。
【００４５】
図３においては容量２０８が接続状態となる駆動パルスを示した。ただし、期間Ｔ２−Ｔ７において、制御パルスｐＡＰＰをローレベルにすることで、容量２０８が非接続状態となる。
【００４６】
このようにして容量２０８の接続、非接続状態を切り替えることで、増幅トランジスタ２０５の入力ノードの容量値を切り替えることが可能になる。容量２０８の接続、非接続状態の切り替えは、全画素一括で行ってもよいし、各画素ごとに切り替えてもよい。
【００４７】
次に本実施例の容量２０８の特徴を説明する。本実施例の容量２０８は、ＰＮ接合容量を含んでいる。容量２０８のＮ型半導体領域は、ＰＮ接合容量において保持される電荷と同一導電型（第１導電型）の半導体領域であり、容量２０８のＰ型半導体領域は、容量２０８で保持される電荷と逆導電型（第２導電型）の半導体領域である。また増幅トランジスタ２０５はＮ型のトランジスタであり、半導体基板の主面にゲート電極が配され、ゲート電極下部にはＰ型半導体領域が配されている。
【００４８】
そして容量２０８のＰＮ接合面のＰ型の添加不純物濃度は、増幅トランジスタ２０５のゲート電極の下部に配されたＰ型半導体領域のうち、半導体基板の主面から増幅トランジスタ２０５のソース領域およびドレイン領域が配された深さまでの領域におけるＰ型半導体領域のＰ型の添加不純物濃度の最大値よりも高い。
【００４９】
ここでソース領域およびドレイン領域が配される深さとは、ソース領域およびドレイン領域がこれらの領域と逆導電型の半導体領域とＰＮ接合を構成する深さである。
【００５０】
ここで本明細書において「添加不純物濃度」と記載されている場合には、実際に添加されている不純物の濃度を意味する。上述した添加不純物濃度の測定は、例えば、ＳＩＭＳ法やＳＣＭ法で行うことができる。これらの方法によれば、単位体積あたり、その不純物がどの程度存在しているかを検証することが出来る。
【００５１】
これに対して、本明細書において、単に「不純物濃度」と記載されている場合には、添加不純物濃度が逆導電型の不純物によって補償された正味の不純物濃度を意味する。例えば、所定の領域において、Ｎ型の添加不純物濃度がＰ型の添加不純物濃度よりも高ければその領域はＮ型半導体領域となる。また所定の領域において、Ｐ型の添加不純物濃度がＮ型の添加不純物濃度よりも高ければその領域はＰ型の半導体領域となる。そして、Ｎ型の添加不純物濃度がＰ型の添加不純物濃度と等しくなる領域がＰＮ接合面を構成する。
【００５２】
図４および図５に本実施例の撮像装置の特徴を説明するための１画素の平面模式図及び断面模式図を示す。
【００５３】
図４（ａ）は、活性領域の説明を容易にするために、絶縁体分離部３００と、絶縁体分離部３００で区画された第１活性領域３１３Ａ、第２活性領域３１３Ｂを示している。１画素内には、図４（ｂ）に示すように、第１活性領域３１３Ａ、第２活性領域３１３Ｂに半導体領域が配され、且つ第１活性領域３１３Ａ、第２活性領域３１３Ｂの上に第１活性領域３１３Ａ、第２活性領域３１３Ｂの一部と重なるようにゲート電極が配される。なお、図４（ｂ）では、図４（ａ）で付した活性領域の符号である３１３Ａ、３１３Ｂを省略している。
【００５４】
第１活性領域３１３Ａと第２活性領域３１３Ｂは第１方向に沿って並んで配されている。図４（ｂ）に示すように、第１活性領域３１３Ａには、第２方向に沿って光電変換部２０１、転送トランジスタ２０２のゲート電極３０２、Ｎ型の第６半導体領域１１５が配される。
【００５５】
そして第２活性領域３１３Ｂには、第２方向に沿って、Ｎ型の第９半導体領域３０６、選択トランジスタ２０６のゲート電極３０７、Ｎ型の第１１半導体領域３０８が配される。更に、増幅トランジスタ２０５のゲート電極３０９、Ｎ型半導体領域３１０、リセットトランジスタ２０４のゲート電極３１１、Ｎ型の第５半導体領域１１４、切り替えトランジスタ２０７のゲート電極３０４、Ｎ型の第１半導体領域１１３が配される。
【００５６】
そして、これらのゲート電極は、ゲート絶縁膜を介して半導体基板の表面に配されており、ここでは、この表面を主面とよぶ。なお、第１活性領域３１３Ａと第２活性領域３１３Ｂとは、各々の間に分離領域を設けてこれら活性領域を別の活性領域としたが、同じ活性領域としてもよい。
【００５７】
図５（ａ）は図４（ｂ）のＡ―Ｂ線に沿った断面模式図であり、図５（ｂ）は図４（ｂ）のＣ−Ｄ線に沿った断面模式図である。
【００５８】
図５（ａ）において、光電変換部２０１はＰ型半導体領域１１０とＮ型半導体領域１１１とにより構成されるＰＮ接合を有している。更に、Ｎ型半導体領域１１１の主面側にＰ型半導体領域１０９が配されている。光電変換部２０１はこれらの半導体領域により埋め込み型のフォトダイオードを構成している。
【００５９】
ＦＤ２０３はＮ型の第６半導体領域１１５により構成される。ＦＤ２０３はその周辺に配されたＰ型半導体領域１１０とＰＮ接合を構成し、このＰＮ接合により構成される容量で、光電変換部２０１から転送された電子を保持する。
【００６０】
なお、Ｐ型半導体領域１１０は、後述する第２半導体領域１１２よりも不純物濃度が低いＰ型半導体領域とするのがよい。第６半導体領域１１５が、第２半導体領域１１２よりも不純物濃度の低いＰ型半導体領域をＰＮ接合することで、第６半導体領域１１５が第２半導体領域１１２とＰＮ接合を構成する場合に比べ、ＦＤ２０３のＰＮ接合容量を小さくすることが出来るからである。これにより、増幅トランジスタ２０５の入力ノードの容量値が小さくなるので増幅トランジスタ２０５のゲインを向上させることが可能となる。
【００６１】
また、Ｐ型半導体領域１１０と後述する第３半導体領域３１２とは同一プロセスで形成される領域であってもよい。
【００６２】
図５（ｂ）において、リセットトランジスタ２０４はソースとなる第５半導体領域１１４、ゲート電極３１１、ドレインとなるＮ型半導体領域３１０を有する。
【００６３】
増幅トランジスタ２０５は、ドレインとなるＮ型半導体領域３１０、ゲート電極３０９、ソースとなる第１１半導体領域３０８を有する。第１１半導体領域３０８は増幅トランジスタ２０５の出力ノードとなる。
【００６４】
選択トランジスタ２０６は、ドレインとなる第１１半導体領域３０８、ゲート電極３０７、ソースとなる第９半導体領域３０６を有する。第９半導体領域３０６は選択トランジスタ２０６の出力ノードとなる。
【００６５】
また、増幅トランジスタ２０５のゲート電極３０９の下部のゲート絶縁膜近傍の半導体領域は、チャネル部３２９となる。チャネル部３２９は、ゲート電極３０９の電位に応じて反転層が形成され、チャネルが形成される部分である。チャネルができる範囲は、ゲート電極の電位、第３半導体領域３１２の不純物濃度、ソースとドレイン間の電位差にもよる。しかし、Ｎ型半導体領域３１０および第９半導体領域３０８の第３半導体領域３１２とＰＮ接合を構成する位置のうち最も深い位置よりも浅い位置である。
【００６６】
容量２０８はＮ型の第１半導体領域１１３とＰ型の第２半導体領域１１２により構成されるＰＮ接合容量を有している。さらに、切り替えトランジスタ２０７のゲート電極３０４に生じるゲート絶縁膜容量（ＭＯＳ容量）を含む。
【００６７】
切り替えトランジスタ２０７はドレインとなる第５半導体領域１１４、ゲート電極３０４、ソースとなる第１半導体領域１１３を有し、ゲート電極３０４に供給される電圧により、容量２０８の接続状態が切り替わる。ゲート電極３０４を挟んだ両側には、第１半導体領域１１３と第５半導体領域１１４が配される。そして、第１半導体領域１１３の一部が第２半導体領域１１２とＰＮ接合を構成していればよい。
【００６８】
また、第１半導体領域１１３であって、第２半導体領域１１２とＰＮ接合を構成していない部分が第２半導体領域１１２よりも不純物濃度が低いＰ型の半導体領域とＰＮ接合を形成していてもよい。なお、平面視で重なるように主面に対して第１半導体領域１１３、第２半導体領域１１２の順に配される。ただし、第１半導体領域１１３および第２半導体領域１１２の一部が同じ深さになっていても良い。
【００６９】
増幅トランジスタ２０５、リセットトランジスタ２０４、選択トランジスタ２０６および切り替えトランジスタ２０７のソース、ドレインを構成するＮ型半導体領域は、第２半導体領域１１２よりも不純物濃度が低い第３半導体領域３１２とＰＮ接合を構成している。
【００７０】
まず、第５半導体領域１１４が第３半導体領域３１２とＰＮ接合を構成する場合には、第５半導体領域１１４が第２半導体領域１１２とＰＮ接合を構成する場合に比べ、増幅トランジスタ２０５の入力ノードの容量値を小さくすることが出来る。
【００７１】
さらに、第９半導体領域３０６および第１１半導体領域３０８が第３半導体領域３１２とＰＮ接合を構成する場合には、それらの領域が第２半導体領域１１２とＰＮ接合を構成する場合に比べ、それらの領域の容量を減らすことが出来る。これにより、信号線２１１の容量が小さくなり、信号線２１１の駆動を高速化することが可能となる。
【００７２】
ここでは第３半導体領域３１２が単一の領域のように記載しているが複数のＰ型半導体領域により構成されていてもよい。また、本実施例では容量２０８と増幅トランジスタ２０５が同一活性領域に配されるとしたが、別々の活性領域に配されてもよい。ただし、どちらの場合でも容量２０８のＰＮ接合面のＰ型の添加不純物濃度は、増幅トランジスタ２０５のゲート電極の下部に配されたＰ型半導体領域のうち、半導体領域の主面から増幅トランジスタ２０５のソース領域およびドレイン領域が配された深さまでの領域におけるＰ型の添加不純物濃度の最大値よりも高い。
【００７３】
次に図６を用いて、増幅トランジスタ２０５と容量２０８とにおける不純物濃度プロファイルについて説明する。図６（ａ）は、図５（ｂ）の線Ｅに沿った方向（深さ方向）における不純物濃度プロファイルを示しており、図６（ｂ）は図５（ｂ）の線Ｆに沿った方向（深さ方向）における不純物濃度プロファイルを示している。実線１１６はＮ型の添加不純物濃度を、実線１１７、１３２はＰ型の添加不純物濃度を示している。ここで深さ方向とは、半導体基板の主面から深部へ向かう方向とする。
【００７４】
図６（ａ）において、第１半導体領域１１３の添加不純物濃度分布は位置１１８でピークを有しており、第２半導体領域１１２の添加不純物濃度分布は位置１１９でピークを有している。位置１１９から第２半導体領域１１２のＰ型の添加不純物濃度は減少し、位置１２６で第３半導体領域３１２の添加不純物濃度ｈ２と等しくなりほぼ一定となる。そして、位置１２０においてＰ型、Ｎ型の添加不純物濃度が等しくなり、この位置にＰＮ接合面が構成されている。
【００７５】
図６（ｂ）において、第３半導体領域３１２の添加不純物濃度分布はピークを有しておらず添加不純物濃度ｈ２でほぼ一定である。そして増幅トランジスタ２０５がオン状態となると半導体基板の表面から位置１４２まで反転層が形成され、この部分がチャネル部３２９となる。なお、位置１４２は、増幅トランジスタ２０５のソースを構成する第１１半導体領域３０８と、ドレインを構成するＮ型半導体領域３１０が配された深さよりも浅い位置である。
【００７６】
ここで、図６（ａ）に示した位置１２０、すなわち、容量２０８のＰＮ接合面におけるＰ型、Ｎ型の添加不純物濃度はｈ１である。増幅トランジスタ２０５のゲート電極３０９の下部であって、位置１４２から位置１２０におけるＰ型の添加不純物濃度はｈ２である。そして添加不純物濃度ｈ１＞添加不純物濃度ｈ２の関係が満たされている。
【００７７】
なお、図６（ａ）、図６（ｂ）において、第３半導体領域３１２の添加不純物濃度は略均一に分布しており、添加不純物濃度ｈ２に収束するものとしたが、後述するように第３半導体領域３１２は複数のピークを有する領域であってもよい。
【００７８】
次にＰ型、Ｎ型半導体領域の不純物濃度に着目した場合に関して説明する。図５、６から、容量２０８のＰＮ接合を構成しているのは、第２半導体領域１１２と第１半導体領域１１３である。そして増幅トランジスタ２０５のゲート電極３０９の下部に配されているのは、第３半導体領域３１２である。
【００７９】
ここで第２半導体領域１１２と第３半導体領域３１２の不純物濃度に着目すると、容量２０８を構成する第２半導体領域１１２の不純物濃度は、増幅トランジスタ２０５のゲート電極３０９の下部に配された第３半導体領域３１２の不純物濃度よりも高い。
【００８０】
上述の添加不純物濃度の関係もしくは不純物濃度の関係のいずれかを満たせば、容量２０８が非接続の状態における増幅トランジスタ２０５の入力ノードの容量値を増大させることなく、容量２０８の容量値を増大させることが可能となる。次にその理由を説明する。
【００８１】
容量２０８の容量値を大きくするための方法として、ＰＮ接合容量を構成する半導体領域の不純物濃度を高くすることが考えられる。式１にＰＮ接合容量における半導体領域の不純物濃度と容量値との関係を示す。
【００８２】
【数１】
0006700656.tif 000002
【００８３】
ここでεＳｉは、シリコンの比誘電率、ε０は真空の誘電率、ｑは素電荷量、ＮＡはアクセプタ濃度、ＮＤはドナー濃度、Ｖｂｉはビルトインポテンシャル、ＶはＰＮ接合に印加される電圧である。Ｖが一定の場合において、アクセプタ濃度もしくはドナー濃度が増加すると、式１より空乏層幅Ｗｐ＋ｎは小さくなる。ＰＮ接合容量は空乏層幅Ｗｐ＋ｎに反比例するので、空乏層幅Ｗｐ＋ｎが小さくなると接合容量が増加する。すなわち単位面積あたりの接合容量を増加させたい場合、空乏層幅を小さくするために、アクセプタ濃度かドナー濃度を増加させればよい。
【００８４】
したがって、ＰＮ接合容量のＰＮ接合面におけるＰ型の添加不純物濃度を増大させる、もしくは、ＰＮ接合容量を構成するＰ型半導体領域の不純物濃度を高くすることで容量２０８の容量値を増大させることが可能となる。
【００８５】
ここで画素のトランジスタにはＮ型のトランジスタが用いられているため、部材の共通化という観点で、容量２０８のＰＮ接合容量を構成するＰ型半導体領域を画素のトランジスタのチャネルを提供する領域として用いることも考えられる。
【００８６】
例えば特許文献１においては、Ｐ型ウェル１１に、増幅トランジスタ２０５の入力ノードに接続する容量Ｃｓと画素を構成するトランジスタが配された構成が開示されている。
【００８７】
このような構成とすると、増幅トランジスタ２０５の入力ノードの容量値が、容量２０８を非接続とした状態においても増大してしまう。
【００８８】
増幅トランジスタ２０５がオン状態となることで増幅トランジスタ２０５のゲート電極３０９には空乏層容量が付加される。この空乏層容量は増幅トランジスタ２０５のゲート電極３０９の下部に配されたＰ型の半導体領域の不純物濃度が高くなると増大する。
【００８９】
ここで、Ｐ型の半導体領域の不純物濃度と空乏層容量の関係とを式２に示す。
【００９０】
【数２】
0006700656.tif 000003
【００９１】
ここで、εは誘電率、ｄは空乏層幅、ｑは素電荷量、ＮＡはアクセプタ濃度、φｐはフェルミポテンシャルである。すなわち、増幅トランジスタ２０５のチャネル部３２９が形成される領域である第３半導体領域３１２のアクセプタ濃度つまりＰ型の不純物濃度が増大すると、増幅トランジスタ２０５のゲート電極３０９に付加される空乏層容量が増大する。そして、空乏層容量の容量値が増大すると増幅トランジスタ２０５の入力ノードの容量値が増大するのである。
【００９２】
これに対して本実施例では、容量２０８のＰＮ接合面におけるＰ型の添加不純物濃度を、増幅トランジスタ２０５のゲート電極３０９の下部の第３半導体領域３１２のＰ型の添加不純物濃度よりも高くする。もしくは、容量２０８のＰＮ接合を構成する第２半導体領域１１２のＰ型の不純物濃度が、増幅トランジスタ２０５のチャネル部３２９が形成される第３半導体領域３１２の不純物濃度よりも高い構成とした。このような構成によれば、容量２０８の非接続状態における増幅トランジスタ２０５の入力ノードの容量値を増大させることなく、容量２０８の容量値を増大させることが可能となる。
【００９３】
ここで、第３半導体領域３１２が深さ方向に複数のＰ型の添加不純物濃度のピークを有している構成にも本実施例は適用可能である。同様に、第２半導体領域１１２が深さ方向に複数のＰ型の添加不純物濃度のピークを有している構成にも本実施例は適用可能である。
【００９４】
これらの場合には、第３半導体領域３１２のうち、主面から増幅トランジスタ２０５のソース領域およびドレイン領域が配された深さまでの領域の添加不純物濃度の最大値となるピークよりも、容量２０８のＰＮ接合面におけるＰ型の添加不純物濃度が高ければよい。これらは、後述する図８においても同様である。
【００９５】
次に図５（ｂ）のＣ−Ｄ断面を用いて本実施形態の撮像装置を製造する際の工程の一例を説明する。以下で示す部分は周知の方法を用いることができる。まず絶縁体分離部３００が配された半導体基板３２０を準備する。半導体基板３２０は複数の画素が配される画素領域を有する。画素領域の各画素が配される領域には光電変換部２０１が配される第１活性領域３１３Ａと、平面視において第１活性領域３１３Ａとは異なる位置であり、容量２０８および増幅トランジスタ２０５が配される第２活性領域３１３Ｂが配される。
【００９６】
画素領域全体にＰ型のイオン注入を行なうことにより第３半導体領域３１２を形成する。一度のイオン注入により形成してもよいし、異なるイオン注入エネルギーで異なる深さに積層された複数の半導体領域を形成してもよい。
【００９７】
次に第３半導体領域３１２のうち、容量が形成される部分の所定深さにＰ型のイオン注入を行ない第２半導体領域１１２を形成する。これにより第２半導体領域１１２のＰ型の不純物濃度が第３半導体領域３１２よりも高くすることができる。第３半導体領域３１２は増幅トランジスタ２０５に形成されている。このため、増幅トランジスタ２０５のゲート電極下の領域のうち、ソース、ドレイン領域よりも浅い位置の不純物濃度の最大値が、第２半導体領域１１２よりも低くなる。
【００９８】
（実施例２）
図７、図８を用いて本実施例の撮像装置を説明する。図７は図４（ｂ）のＣ―Ｄ線に沿った断面模式図である。図１〜６と同様の機能を有する素子に関しては説明を割愛する。
【００９９】
図７は、図５（ｂ）と比べて、増幅トランジスタ２０５のゲート電極３０９の下部にＮ型の第４半導体領域３３０が配されている点、切り替えトランジスタ２０７のゲート電極３０４の下部にＮ型の第７半導体領域３３１が配されている点で異なる。また、リセットトランジスタ２０４のゲート電極３１１の下部にＮ型の第８半導体領域３３２が配されている点、選択トランジスタ２０６のゲート電極３０７の下部にＮ型の第１０半導体領域３３３が配されている点で異なる。
【０１００】
第４半導体領域３３０は、増幅トランジスタ２０５のゲート電極３０９と平面視で重なる位置に配され、増幅トランジスタ２０５のゲート絶縁膜と界面を構成している。
【０１０１】
第７半導体領域３３１は、切り替えトランジスタ２０７のゲート電極３０４と平面視で重なる位置に配され、切り替えトランジスタ２０７のゲート絶縁膜と界面を構成している。
【０１０２】
第８半導体領域３３２は、リセットトランジスタ２０４のゲート電極３１１と平面視で重なる位置に配され、リセットトランジスタ２０４のゲート絶縁膜と界面を構成している。
【０１０３】
第１０半導体領域３３３は、選択トランジスタ２０６のゲート電極３０７と平面視で重なる位置に配され、選択トランジスタ２０６のゲート絶縁膜と界面を構成している。
【０１０４】
第４半導体領域３３０が配されていない場合には、増幅トランジスタ２０５のゲート絶縁膜と界面を構成するように配された第３半導体領域３１２が反転して表面空乏化領域となる表面型ＭＯＳ容量を構成する。そのため、半導体基板とゲート絶縁膜の界面近傍に電位の井戸が生じ、主面に近い位置にチャネル部３２９が形成され、いわゆる表面チャネル型のトランジスタとなる。この際に、主面に近い位置にチャネル部３２９が形成されることからノイズが増大する場合がある。
【０１０５】
これに対し第４半導体領域３３０を配することにより、主面から深い位置にチャネル部３２９が形成された、いわゆる埋め込みチャネル型のトランジスタとすることが可能となる。そのため、第４半導体領域３３０を配さない場合に比べてノイズを抑制することが可能となる。
【０１０６】
またリセットトランジスタ２０４のゲート電極３１１の下部に第８半導体領域３３２を配することにより、第８半導体領域３３２を配さない場合に比べて反転層を形成しやすくなる。それにより、リセットトランジスタ２０４の閾値を下げることが可能となる。
【０１０７】
選択トランジスタ２０６のゲート電極３０７の下部に第１０半導体領域３３３を配することにより、第１０半導体領域３３３を配さない場合に比べて反転層を形成しやすくなる。それにより、選択トランジスタ２０６の閾値を下げることが可能となる。
【０１０８】
また、容量２０８には、第５半導体領域１１４の電位をリセットした際のリセットレベルのバラツキによって、ｋＴＣノイズと呼ばれるノイズが混入する。このノイズを抑制するためには、第５半導体領域１１４の電位をリセットされる動作において、同時に容量２０８もリセットされることが望ましい。
【０１０９】
ここで、リセットトランジスタ２０４のゲート電極３１１に供給される電圧をＶＧｒｅｓ、閾値をＶＴＨｒｅｓとした場合、第５半導体領域１１４のリセットレベルＶｒｅｓｆｄは、（ＶＧｒｅｓ−ＶＴＨｒｅｓ）となる。
【０１１０】
また、容量２０８を増幅トランジスタ２０５の入力ノードに接続する際の切り替えトランジスタ２０７のゲート電極３０４に供給される電圧をＶＧａｐｐ、切り替えトランジスタ２０７の閾値をＶＴＨａｐｐとする。この時、容量２０８のリセットレベルＶｒｅｓａｐｐは（ＶＧａｐｐ−ＶＴＨａｐｐ）となる。
【０１１１】
容量２０８を第５半導体領域１１４のリセットレベルでリセットするためには、Ｖｒｅｓｆｄ＜Ｖｒｅｓａｐｐとなる必要がある。すなわち容量２０８のリセットレベルは（ＶＧｒｅｓ−ＶＴＨｒｅｓ）＜（ＶＧａｐｐ−ＶＴＨａｐｐ）となる。ＶＧｒｅｓとＶＧａｐｐが同じ電圧であったとすると、ＶＴＨｒｅｓ＞ＶＴＨａｐｐとなる。このように第５半導体領域１１４の電位がリセットされる動作において、切り替えトランジスタ２０７の閾値はリセットトランジスタ２０４の閾値よりも低くする方が好ましい。
【０１１２】
容量２０８のリセットレベルが（ＶＧｒｅｓ−ＶＴＨｒｅｓ）＞（ＶＧａｐｐ−ＶＴＨａｐｐ）となった時に、ＶＧｒｅｓとＶＧａｐｐが同じ電圧であったとすると、ＶＴＨｒｅｓ＜ＶＴＨａｐｐとなる。この時、容量２０８は一定のリセットレベルまでリセットされないため、リセットレベルのばらつきに起因するノイズが生じてしまうので好ましくない。
【０１１３】
以上のように、リセットトランジスタ２０４と切り替えトランジスタ２０７の閾値を異ならせ、画素ごとのばらつきを抑えた高画質の信号を得るために第７半導体領域３３１を設けたほうが好ましいのである。
【０１１４】
したがって、第７半導体領域３３１及び第７半導体領域３３１とＰＮ接合を構成するＰ型半導体領域は、ＶＴＨｒｅｓ＞ＶＴＨａｐｐを満たす不純物濃度で構成した方が好ましい。
【０１１５】
第４半導体領域３３０および第７半導体領域３３１は、必ずしもＮ型半導体領域となっていなくともよい。Ｎ型の不純物が添加されることで、第３半導体領域３１２よりも低濃度のＰ型の半導体領域となっていてもよい。
【０１１６】
次に図８を用いて、本実施例における増幅トランジスタ２０５と容量２０８における不純物濃度プロファイルについて説明する。図８は図７の、線Ｇに沿った方向（深さ方向）における不純物濃度プロファイルを示している。また容量２０８の、線Ｅに沿った方向（深さ方向）の不純物濃度プロファイルは図６と同じである。
【０１１７】
実線１５１はＮ型の添加不純物濃度を、実線１５２はＰ型の添加不純物濃度を示している。
【０１１８】
図８において、第４半導体領域３３０のＮ型の添加不純物濃度分布は位置１４３でピークを有しており、第３半導体領域３１２の添加不純物濃度分布は一定である。位置１４３からＮ型の添加不純物濃度は減少し、位置１４４でＮ型とＰ型の添加不純物濃度が等しくなり、この位置にＰＮ接合面が構成されている。
【０１１９】
ここで、図６（ａ）で示したように、容量２０８のＰＮ接合面におけるＰ型、Ｎ型の添加不純物濃度はｈ１である。
【０１２０】
そして添加不純物濃度ｈ１＞添加不純物濃度ｈ３の関係が満たされている。
【０１２１】
次にＰＮ接合を構成するＰ型、Ｎ型半導体領域の不純物濃度に着目した場合に関して説明する。
【０１２２】
容量２０８のＰＮ接合を構成しているのは、図５、６から、第２半導体領域１１２と第１半導体領域１１３といえる。また図８から増幅トランジスタ２０５のゲート電極３０９の下部においてＰＮ接合を構成しているのは、ゲート電極３０９の下部に配された第４半導体領域３３０と第３半導体領域３１２である。そして、第２半導体領域１１２の不純物濃度は第４半導体領域３３０とＰＮ接合を構成している第３半導体領域３１２の不純物濃度よりも高い。
【０１２３】
これらのいずれかの関係を満たすことで、増幅トランジスタ２０５がオン状態における空乏層容量の容量値を小さくすることが可能となる。これにより、容量２０８を非接続の状態にした際の、増幅トランジスタ２０５の入力ノードの容量値を増大させることなく、容量２０８の容量値を増大させることが可能となる。
【０１２４】
次に本実施例の撮像装置の製造工程の一例を説明する。実施例１と異なる点は、増幅トランジスタ２０５のゲート電極直下の第３半導体領域３１２にＮ型のイオン注入を行ない、さらにＰ型の不純物濃度を低くしている点である。そのほかは実施例１もしくは周知の方法を適用することができる。
【符号の説明】
【０１２５】
１１２  第２半導体領域
１１３  第１半導体領域
２０１  光電変換部
２０５  増幅トランジスタ
２０８  容量
３０９  ゲート電極
【図１】
0006700656.tif 000004
【図２】
0006700656.tif 000005
【図３】
0006700656.tif 000006
【図４】
0006700656.tif 000007
【図５】
0006700656.tif 000008
【図６】
0006700656.tif 000009
【図７】
0006700656.tif 000010
【図８】
0006700656.tif 000011