(57)【特許請求の範囲】
【請求項１】
全周長がλ／２のｎ倍（ただし、λは信号波長、ｎは５以上の奇数である。）で、途中で短絡することのないループ状の伝送線路と、
前記伝送線路にλ／２間隔で接続された４以上の偶数個の第１の端子群と、
前記第１の端子群からλ／４ずれて前記伝送線路に接続された第２の端子とを備えたラットレース回路。
【請求項２】
前記第１の端子の個数がｎ−１である請求項１に記載のラットレース回路。
【請求項３】
前記第２の端子を含み、前記第１の端子群からλ／４ずれて前記伝送線路にλ／２間隔で接続された偶数個の第２の端子群を備えた請求項１または請求項２に記載のラットレース回路。
【請求項４】
全周長がλ／２の４倍（ただし、λは信号波長である。）であるループ状の伝送線路と、
前記伝送線路にλ／４間隔で接続された２個の入力端子と、
前記２個の入力端子からλ／４ずれて前記伝送線路に接続された２個の第１の出力端子と、
前記２個の第１の出力端子からλ／２ずれて前記伝送線路に接続された２個の第２の出力端子とを備えたラットレース回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波信号の電力結合や電力分配などを行うラットレース回路に関する。
【背景技術】
【０００２】
高周波信号の電力分配や平衡−不平衡変換にラットレース回路が用いられる。一般にラットレース回路は、全周長が３λ／２（ただし、λは信号波長である。）のループ状の伝送線路にλ／４間隔で４個の端子を接続した構造を有している（例えば、特許文献１を参照）。また、全周長がλのループ状の伝送線路にλ／４間隔で４個の端子を接続した構造を有するラットレース回路もある。このタイプのラットレース回路は、入力信号から、位相が互いに９０°ずれたＩ信号およびＱ信号を生成するハイブリッド回路として機能し得る（例えば、特許文献２を参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１５−１２２７１７号公報
【特許文献２】特開２００１−２６７８１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来のラットレース回路には４個の端子しか設けられておらず、信号入力できる端子数が限られている。このため、従来のラットレース回路は、複数の高周波信号の電力を結合する電力結合器として使用することが困難であった。また、従来のラットレース回路は、平衡信号が入力されて平衡信号を出力するといったトランスフォーマ回路として使用することも困難であった。従来のラットレース回路を用いて電力結合器やトランスフォーマ回路などを実現するには、ラットレース回路にバラン回路などを追加する必要がある。
【０００５】
上記問題に鑑み、本発明は、多数の信号を入出力可能なラットレース回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一局面に従ったラットレース回路は、全周長がλ／２のｎ倍（ただし、λは信号波長、ｎは５以上の奇数である。）で、途中で短絡することのないループ状の伝送線路と、伝送線路にλ／２間隔で接続された４以上の偶数個の第１の端子群と、第１の端子群からλ／４ずれて伝送線路に接続された第２の端子とを備えたものである。
【０００７】
この構成のラットレース回路は、第１の端子の各対に平衡信号が入力され、第２の端子からそれら平衡信号の電力を結合した不平衡信号を出力する電力結合器として機能し得る。また、上記構成のラットレース回路は、第２の端子に不平衡信号が入力され、第１の端子の各対から平衡信号を出力する電力分配器としても機能し得る。
【０００８】
上記構成のラットレース回路において、第１の端子の個数がｎ−１であってもよい。
【０００９】
これによると、所定長の伝送線路に最大数の第１の端子を接続することができ、ラットレース回路の入出力端子を最大数にすることができる。
【００１０】
上記構成のラットレース回路は、第２の端子を含み、第１の端子群からλ／４ずれて伝送線路にλ／２間隔で接続された偶数個の第２の端子群を備えていてもよい。
【００１１】
この構成のラットレース回路は、第１の端子の各対に入力された平衡信号の電力を結合し、その結合電力を均等に分配して第２の端子の各対から平衡信号を出力するトランスフォーマ回路として機能し得る。
【００１２】
また、本発明の別の局面に従ったラットレース回路は、全周長がλ／２の４倍（ただし、λは信号波長である。）であるループ状の伝送線路と、伝送線路にλ／４間隔で接続された２個の入力端子と、２個の入力端子からλ／４ずれて伝送線路に接続された２個の第１の出力端子と、２個の第１の出力端子からλ／２ずれて伝送線路に接続された２個の第２の出力端子とを備えたものである。
【００１３】
この構成のラットレース回路は、２個の入力端子の一方を終端して他端に不平衡信号が入力され、４個の出力端子から位相が互いに９０°ずれた４相信号を出力するハイブリッド回路として機能し得る。
【発明の効果】
【００１４】
本発明によると、多数の信号を入出力可能なラットレース回路を実現することができる。このラットレース回路は、ラットレースバラン回路、トランスフォーマ回路、ハイブリッド回路などとして機能し得る。
【図面の簡単な説明】
【００１５】
【図１Ａ】一実施形態に係る４端子入力ラットレースバラン回路の回路図
【図１Ｂ】一実施形態に係る６端子入力ラットレースバラン回路の回路図
【図１Ｃ】一実施形態に係る８端子入力ラットレースバラン回路の回路図
【図２】８端子入力ラットレースバラン回路内の進行波を説明する模式図
【図３】８端子入力ラットレースバラン回路内の進行波の波形および結合波形を示すグラフ
【図４】多端子ラットレースバラン回路の入力端子数と線路の挿入損との関係を示すグラフ
【図５】８端子入力ラットレースバラン回路の電磁界解析によるゲインの周波数特性を示すグラフ
【図６Ａ】一実施形態に係る４端子入力２端子出力トランスフォーマ回路の回路図
【図６Ｂ】一実施形態に係る４端子入力４端子出力トランスフォーマ回路の回路図
【図７】一実施形態に係る多端子ハイブリッド回路の回路図
【図８】多端子ハイブリッド回路の出力信号ゲインの周波数特性を示すグラフ
【図９】多端子ハイブリッド回路の出力信号位相の周波数特性を示すグラフ
【発明を実施するための形態】
【００１６】
以下、適宜図面を参照しながら、実施の形態を詳細に説明する。ただし、必要以上に詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。
【００１７】
なお、発明者は、当業者が本発明を十分に理解するために添付図面および以下の説明を提供するのであって、これらによって特許請求の範囲に記載の主題を限定することを意図するものではない。また、図面に描かれた各部材の寸法、厚み、細部の詳細形状などは実際のものとは異なることがある。
【００１８】
本発明に係るラットレース回路は、ループ状の伝送線路の適当な箇所に複数の端子を接続した構造をしている。伝送線路の全周長や端子の挿入箇所および端子数の違いによって、本発明に係るラットレース回路は、多端子ラットレースバラン回路、多端子トランスフォーマ回路、多端子ハイブリッド回路などとして機能する。以下、各回路の構成について説明する。
【００１９】
（多端子ラットレースバラン回路）
図１Ａは、一実施形態に係る４端子入力ラットレースバラン回路の回路図である。本実施形態に係る４端子入力ラットレースバラン回路１０Ａは、ループ状の伝送線路１１と、４個の入力端子１２ａ，１２ｂ，１２ｃ，１２ｄと、１個の出力端子１３ａとを備えている。
【００２０】
伝送線路１１は、特性インピーダンスＺ０（例えば、５０Ω）を有し、その全周長はλ／２の５倍（５λ／２）である。ただし、λは４端子入力ラットレースバラン回路１０Ａに入力される信号の波長である。４個の入力端子１２ａ，１２ｂ，１２ｃ，１２ｄは、伝送線路１１にλ／２間隔で接続されている。出力端子１３ａは、入力端子１２ｄからλ／４ずれて伝送線路１１に接続されている。伝送線路１１において出力端子１３ａと入力端子１２ａとは３λ／４だけ離れている。
【００２１】
４端子入力ラットレースバラン回路１０Ａにおいて、入力端子１２ａ，１２ｂの対に平衡信号ｉｎｐｕｔ１が入力され、入力端子１２ｃ，１２ｄの対に平衡信号ｉｎｐｕｔ２が入力され、出力端子１３ａから不平衡信号ｏｕｔｐｕｔが出力される。すなわち、４端子入力ラットレースバラン回路１０Ａは、ｉｎｐｕｔ１およびｉｎｐｕｔ２の２つの平衡信号の電力を結合して不平衡信号ｏｕｔｐｕｔを取り出す電力結合器として機能し得る。
【００２２】
４端子入力ラットレースバラン回路１０Ａにおいて、出力端子１３ａに不平衡信号を入力し、入力端子１２ａ，１２ｂの対および入力端子１２ｃ，１２ｄの対から２つの平衡信号を取り出すこともできる。このように、４端子入力ラットレースバラン回路１０Ａは、１つの不平衡信号を２つの平衡信号に分配する電力分配器としても機能し得る。
【００２３】
図１Ｂは、一実施形態に係る６端子入力ラットレースバラン回路の回路図である。本実施形態に係る６端子入力ラットレースバラン回路１０Ｂは、ループ状の伝送線路１１と、６個の入力端子１２ａ，１２ｂ，１２ｃ，１２ｄ，１２ｅ，１２ｆと、１個の出力端子１３ａとを備えている。
【００２４】
伝送線路１１は、特性インピーダンスＺ０（例えば、５０Ω）を有し、その全周長はλ／２の７倍（７λ／２）である。ただし、λは６端子入力ラットレースバラン回路１０Ｂに入力される信号の波長である。６個の入力端子１２ａ，１２ｂ，１２ｃ，１２ｄ，１２ｅ，１２ｆは、伝送線路１１にλ／２間隔で接続されている。出力端子１３ａは、入力端子１２ｆからλ／４ずれて伝送線路１１に接続されている。伝送線路１１において出力端子１３ａと入力端子１２ａとは３λ／４だけ離れている。
【００２５】
６端子入力ラットレースバラン回路１０Ｂにおいて、入力端子１２ａ，１２ｂの対に平衡信号ｉｎｐｕｔ１が入力され、入力端子１２ｃ，１２ｄの対に平衡信号ｉｎｐｕｔ２が入力され、入力端子１２ｅ，１２ｆの対に平衡信号ｉｎｐｕｔ３が入力され、出力端子１３ａから不平衡信号ｏｕｔｐｕｔが出力される。すなわち、６端子入力ラットレースバラン回路１０Ｂは、ｉｎｐｕｔ１，ｉｎｐｕｔ２およびｉｎｐｕｔ３の３つの平衡信号の電力を結合して不平衡信号ｏｕｔｐｕｔを取り出す電力結合器として機能し得る。
【００２６】
６端子入力ラットレースバラン回路１０Ｂにおいて、出力端子１３ａに不平衡信号を入力し、入力端子１２ａ，１２ｂの対、入力端子１２ｃ，１２ｄの対および入力端子１２ｅ，１２ｆの対から３つの平衡信号を取り出すこともできる。このように、６端子入力ラットレースバラン回路１０Ｂは、１つの不平衡信号を３つの平衡信号に分配する電力分配器としても機能し得る。
【００２７】
図１Ｃは、一実施形態に係る８端子入力ラットレースバラン回路の回路図である。本実施形態に係る８端子入力ラットレースバラン回路１０Ｃは、ループ状の伝送線路１１と、８個の入力端子１２ａ，１２ｂ，１２ｃ，１２ｄ，１２ｅ，１２ｆ，１２ｇ，１２ｈと、１個の出力端子１３ａとを備えている。
【００２８】
伝送線路１１は、特性インピーダンスＺ０（例えば、５０Ω）を有し、その全周長はλ／２の９倍（９λ／２）である。ただし、λは８端子入力ラットレースバラン回路１０Ｃに入力される信号の波長である。８個の入力端子１２ａ，１２ｂ，１２ｃ，１２ｄ，１２ｅ，１２ｆ，１２ｇ，１２ｈは、伝送線路１１にλ／２間隔で接続されている。出力端子１３ａは、入力端子１２ｈからλ／４ずれて伝送線路１１に接続されている。伝送線路１１において出力端子１３ａと入力端子１２ａとは３λ／４だけ離れている。
【００２９】
８端子入力ラットレースバラン回路１０Ｃにおいて、入力端子１２ａ，１２ｂの対に平衡信号ｉｎｐｕｔ１が入力され、入力端子１２ｃ，１２ｄの対に平衡信号ｉｎｐｕｔ２が入力され、入力端子１２ｅ，１２ｆの対に平衡信号ｉｎｐｕｔ３が入力され、入力端子１２ｇ，１２ｈの対に平衡信号ｉｎｐｕｔ４が入力され、出力端子１３ａから不平衡信号ｏｕｔｐｕｔが出力される。すなわち、８端子入力ラットレースバラン回路１０Ｃは、ｉｎｐｕｔ１，ｉｎｐｕｔ２，ｉｎｐｕｔ３およびｉｎｐｕｔ４の４つの平衡信号の電力を結合して不平衡信号ｏｕｔｐｕｔを取り出す電力結合器として機能し得る。
【００３０】
８端子入力ラットレースバラン回路１０Ｃにおいて、出力端子１３ａに不平衡信号を入力し、入力端子１２ａ，１２ｂの対、入力端子１２ｃ，１２ｄの対、入力端子１２ｅ，１２ｆの対および入力端子１２ｇ，１２ｈの対から４つの平衡信号を取り出すこともできる。このように、８端子入力ラットレースバラン回路１０Ｃは、１つの不平衡信号を４つの平衡信号に分配する電力分配器としても機能し得る。
【００３１】
図２は、８端子入力ラットレースバラン回路１０Ｃ内の進行波を説明する模式図である。図示したように、入力端子１２ａに入力された信号ａは、時計回りの進行波Ｖ−および反時計回りの進行波Ｖ＋に分流して伝送線路１１を伝播する。他の入力端子１２ｂ〜１２ｈに入力された各信号も同様に、時計回りの進行波Ｖ−および反時計回りの進行波Ｖ＋に分流して伝送線路１１を伝播する。
【００３２】
図３は、８端子入力ラットレースバラン回路１０Ｃ内の進行波の波形および結合波形を示すグラフである。入力端子１２ａ，１２ｃ，１２ｅ，１２ｇに正相信号ａ，ｃ，ｅ，ｇがそれぞれ入力され、入力端子１２ｂ，１２ｄ，１２ｆ，１２ｈに逆相信号ｂ，ｄ，ｆ，ｈがそれぞれ入力される。同グラフにおいて、右方向が各信号の進行波Ｖ＋が進む方向、左方向が各信号の進行波Ｖ−が進む方向である。入力端子１２ａ，１２ｃ，１２ｅ，１２ｇでは信号ａ，ｃ，ｅ，ｇが干渉し合い、また、入力端子１２ｂ，１２ｄ，１２ｆ，１２ｈでは信号ｂ，ｄ，ｆ，ｈが干渉し合って入力信号がほとんど観測されなくなる。すなわち、入力端子１２ａ〜１２ｈは電気的に絶縁された状態となる。一方、出力端子１３ａでは、信号ａ〜ｈが強め合ってこれら信号を結合した信号波形が得られる。すなわち、信号ａ〜ｈの電力を結合した信号ｏｕｔｐｕｔが得られる。
【００３３】
なお、本実施形態に係る多端子ラットレースバラン回路において入力端子１２の最大個数は８に限られない。長さλの線路を伝送線路１１に追加挿入してλ／２間隔で２個の入力端子１２を追加接続することが可能であり、これを繰り返すことで任意の個数の入力端子１２を有する多端子ラットレースバラン回路を構成することができる。
【００３４】
ただし、伝送線路１１は減衰定数を持つため、多端子ラットレースバラン回路の端子数を増やして伝送線路１１に長さλ単位で線路を追加挿入すると、その長さ分の挿入損が発生する。図４は、多端子ラットレースバラン回路の入力端子数と線路の挿入損との関係を示すグラフである。８端子入力の場合、線路の挿入損はおよそ５ｄＢとなる。
【００３５】
図５は、図１Ｃに示した８端子入力ラットレースバラン回路１０Ｃの電磁界解析によるゲインの周波数特性を示すグラフである。なお、８端子入力ラットレースバラン回路１０Ｃは３００ＧＨｚ帯用に設計されている。図５のグラフからわかるように、８端子入力ラットレースバラン回路１０Ｃは３００ＧＨｚ帯で−２ｄＢ程度のゲインを達成することができる。
【００３６】
上記の通り、本発明に係るラットレース回路の一例として多端子ラットレースバラン回路を構成することができる。多端子ラットレースバラン回路によると、複数の平衡信号の電力を結合して不平衡信号を生成したり、逆に、不平衡信号の電力を複数の平衡信号に分配することができる。
【００３７】
（多端子トランスフォーマ回路）
図６Ａは、一実施形態に係る４端子入力２端子出力トランスフォーマ回路の回路図である。本実施形態に係る４端子入力２端子出力トランスフォーマ回路２０Ａは、ループ状の伝送線路１１と、４個の入力端子１２ａ，１２ｂ，１２ｃ，１２ｄと、２個の出力端子１３ａ，１３ｂとを備えている。
【００３８】
伝送線路１１は、特性インピーダンスＺ０（例えば、５０Ω）を有し、その全周長はλ／２の５倍（５λ／２）である。ただし、λは４端子入力２端子出力トランスフォーマ回路２０Ａに入力される信号の波長である。４個の入力端子１２ａ，１２ｂ，１２ｃ，１２ｄは、伝送線路１１にλ／２間隔で接続されている。出力端子１３ａは、入力端子１２ｄからλ／４ずれて伝送線路１１に接続されている。出力端子１３ｂは、入力端子１２ａからλ／４ずれて伝送線路１１に接続されている。出力端子１３ａと出力端子１３ｂとの間隔はλ／２である。
【００３９】
４端子入力２端子出力トランスフォーマ回路２０Ａにおいて、入力端子１２ａ，１２ｂの対に平衡信号ｉｎｐｕｔ１が入力され、入力端子１２ｃ，１２ｄの対に平衡信号ｉｎｐｕｔ２が入力され、出力端子１３ａ，１３ｂの対から平衡信号ｏｕｔｐｕｔが出力される。すなわち、４端子入力２端子出力トランスフォーマ回路２０Ａは、ｉｎｐｕｔ１およびｉｎｐｕｔ２の２つの平衡信号の電力を結合して平衡信号ｏｕｔｐｕｔを取り出す電力結合器として機能し得る。
【００４０】
４端子入力２端子出力トランスフォーマ回路２０Ａにおいて、出力端子１３ａ，１３ｂの対に平衡信号を入力し、入力端子１２ａ，１２ｂの対および入力端子１２ｃ，１２ｄの対から２つの平衡信号を取り出すこともできる。このように、４端子入力２端子出力トランスフォーマ回路２０Ａは、１つの平衡信号を２つの平衡信号に分配する電力分配器としても機能し得る。
【００４１】
図６Ｂは、一実施形態に係る４端子入力４端子出力トランスフォーマ回路の回路図である。本実施形態に係る４端子入力４端子出力トランスフォーマ回路２０Ｂは、ループ状の伝送線路１１と、４個の入力端子１２ａ，１２ｂ，１２ｃ，１２ｄと、４個の出力端子１３ａ，１３ｂ，１３ｃ，１３ｄとを備えている。
【００４２】
伝送線路１１は、特性インピーダンスＺ０（例えば、５０Ω）を有し、その全周長はλ／２の７倍（７λ／２）である。ただし、λは４端子入力４端子出力トランスフォーマ回路２０Ｂに入力される信号の波長である。４個の入力端子１２ａ，１２ｂ，１２ｃ，１２ｄは、伝送線路１１にλ／２間隔で接続されている。出力端子１３ａは、入力端子１２ｄからλ／４ずれて伝送線路１１に接続されている。出力端子１３ｄは、入力端子１２ａからλ／４ずれて伝送線路１１に接続されている。４個の出力端子１３ａ，１３ｂ，１３ｃ，１３ｄは、伝送線路１１にλ／２間隔で接続されている。
【００４３】
４端子入力４端子出力トランスフォーマ回路２０Ｂにおいて、入力端子１２ａ，１２ｂの対に平衡信号ｉｎｐｕｔ１が入力され、入力端子１２ｃ，１２ｄの対に平衡信号ｉｎｐｕｔ２が入力され、出力端子１３ａ，１３ｂの対から平衡信号ｏｕｔｐｕｔ１が出力され、出力端子１３ｃ，１３ｄの対から平衡信号ｏｕｔｐｕｔ２が出力される。すなわち、４端子入力４端子出力トランスフォーマ回路２０Ｂは、ｉｎｐｕｔ１およびｉｎｐｕｔ２の２つの平衡信号の電力を結合し、その結合電力を均等に分配して２つの平衡信号ｏｕｔｐｕｔ１，ｏｕｔｐｕｔ２を取り出す電力結合・分配器として機能し得る。
【００４４】
上記の通り、本発明に係るラットレース回路の一例として多端子トランスフォーマ回路を構成することができる。多端子トランスフォーマ回路によると、複数の平衡信号の電力を結合してこれら平衡信号に含まれる同相成分を除去した平衡信号を生成したり、逆に、平衡信号の電力を複数の平衡信号に分配することができる。
【００４５】
なお、本実施形態に係る多端子トランスフォーマ回路において入力端子１２および出力端子の各最大個数は４に限られない。長さλの線路を伝送線路１１に追加挿入してλ／２間隔で２個の入力端子１２または２個の出力端子１３を追加接続することが可能であり、これを繰り返すことで任意の個数の入力端子１２および出力端子１３を有する多端子トランスフォーマ回路を構成することができる。
【００４６】
（多端子ハイブリッド回路）
図７は、一実施形態に係る多端子ハイブリッド回路の回路図である。本実施形態に係る多端子ハイブリッド回路３０は、ループ状の伝送線路１１と、２個の入力端子１２ａ，１２ｂと、４個の出力端子１３ａ，１３ｂ，１３ｃ，１３ｄとを備えている。
【００４７】
伝送線路１１の全周長はλ／２の４倍（４λ／２）である。ただし、λは多端子ハイブリッド回路３０に入力される信号の波長である。入力端子１２ａと出力端子１３ａとの間の部分線路１１ａおよび入力端子１２ｂと出力端子１３ｄとの間の部分線路１１ｂ以外は特性インピーダンスＺ０（例えば、５０Ω）を有する。部分線路１１ａ，１１ｂは特性インピーダンスＺ０の１／√２倍のインピーダンス（例えば、３５Ω）を有する。
【００４８】
入力端子１２ａ，１２ｂは、互いにλ／４だけ離れて伝送線路１１に接続されている。出力端子１３ａは、入力端子１２ａからλ／４ずれて電送線路１１に接続されている。出力端子１３ｂは、出力端子１３ａからλ／２ずれて電送線路１１に接続されている。出力端子１３ｄは、入力端子１２ｂからλ／４ずれて電送線路１１に接続されている。出力端子１３ｃは、出力端子１３ｄからλ／２ずれて電送線路１１に接続されている。出力端子１３ｂと出力端子１３ｃとの間隔はλ／４である。
【００４９】
多端子ハイブリッド回路３０において、入力端子１２ｂは終端抵抗１００で終端され、入力端子１２ａに不平衡信号ｉｎｐｕｔが入力され、４個の出力端子１３ａ〜１３ｄから互いに位相が９０°ずれた不平衡信号が出力される。具体的には、出力端子１３ａ，１３ｄ，１３ｂ，１３ｃからそれぞれ位相が０°，９０°，１８０°，２７０°の不平衡信号が出力される。したがって、出力端子１３ａ，１３ｂおよび出力端子１３ｃ，１３ｄをそれぞれ対にして直交関係にある平衡信号ｏｕｔｐｕｔ（Ｉ）および平衡信号ｏｕｔｐｕｔ（Ｑ）を取得することができる。
【００５０】
図８は、多端子ハイブリッド回路３０の出力信号ゲインの周波数特性を示すグラフである。図９は、多端子ハイブリッド回路３０の出力信号位相の周波数特性を示すグラフである。なお、多端子ハイブリッド回路３０は１５０ＧＨｚ帯用に設計されている。これらグラフからわかるように、多端子ハイブリッド回路３０は、１５０ＧＨｚ帯で平衡信号ｏｕｔｐｕｔ（Ｉ）および平衡信号ｏｕｔｐｕｔ（Ｑ）の位相が直交するとともに−６ｄＢ程度のゲインを達成することができる。
【００５１】
上記の通り、本発明に係るラットレース回路の一例として多端子ハイブリッド回路を構成することができる。当該多端子ハイブリッド回路は、０°および９０°の２相出力だった従来のハイブリッド回路を４相出力に拡張したものであり、不平衡信号から直交関係にある２つの平衡信号に変換することができる。
【００５２】
以上のように、本発明における技術の例示として、実施の形態を説明した。そのために、添付図面および詳細な説明を提供した。
【００５３】
したがって、添付図面および詳細な説明に記載された構成要素の中には、課題解決のために必須な構成要素だけでなく、上記技術を例示するために、課題解決のためには必須でない構成要素も含まれ得る。そのため、それらの必須ではない構成要素が添付図面や詳細な説明に記載されていることをもって、直ちに、それらの必須ではない構成要素が必須であるとの認定をするべきではない。
【００５４】
また、上述の実施の形態は、本発明における技術を例示するためのものであるから、特許請求の範囲またはその均等の範囲において種々の変更、置き換え、付加、省略などを行うことができる。
【符号の説明】
【００５５】
１０Ａ  ４端子入力ラットレースバラン回路
１０Ｂ  ６端子入力ラットレースバラン回路
１０Ｃ  ８端子入力ラットレースバラン回路
１１    伝送線路
１２ａ〜１２ｈ  入力端子（第１の端子）
１３ａ〜１３ｄ  出力端子（第２の端子）
２０Ａ  ４端子入力２端子出力トランスフォーマ回路
２０Ｂ  ４端子入力４端子出力トランスフォーマ回路
３０    多端子ハイブリッド回路
【図１Ａ】
0006669352.tif 000002
【図１Ｂ】
0006669352.tif 000003
【図１Ｃ】
0006669352.tif 000004
【図２】
0006669352.tif 000005
【図３】
0006669352.tif 000006
【図４】
0006669352.tif 000007
【図５】
0006669352.tif 000008
【図６Ａ】
0006669352.tif 000009
【図６Ｂ】
0006669352.tif 000010
【図７】
0006669352.tif 000011
【図８】
0006669352.tif 000012
【図９】
0006669352.tif 000013