(57)【特許請求の範囲】
【請求項１】
信号線または電源線において所定の複数の周波数帯の電磁波の伝搬を抑制するフィルタであって、
前記信号線または電源線に接続される導体であって、前記導体は線状の部分を含み、前記線状の部分のうち前記信号線または電源線に接続される端部を含む第１の部分は第１の幅を有し、前記線状の部分のうち当該第１の部分と異なる第２の部分は前記第１の幅と異なる第２の幅を有するように構成された前記導体を有し、
前記第１の幅は前記第２の幅より広いことを特徴とするフィルタ。
【請求項２】
前記第１の部分の長さと前記第２の部分の長さは等しい、
ことを特徴とする請求項１に記載のフィルタ。
【請求項３】
前記第１の部分は前記第２の部分より短い、
ことを特徴とする請求項１に記載のフィルタ。
【請求項４】
前記線状の部分は、前記フィルタが形成される基板に含まれる層のうち、前記信号線または電源線と異なる層に形成される、
ことを特徴とする請求項１から３のいずれか１項に記載のフィルタ。
【請求項５】
前記線状の部分が形成される層において、当該線状の部分を取り囲むように配置される第２の導体をさらに有する、
ことを特徴とする請求項４に記載のフィルタ。
【請求項６】
前記第２の導体は、さらに、前記線状の部分が形成される層から見て、前記信号線または電源線が形成される層と反対側の層に面状に配置される、
ことを特徴とする請求項５に記載のフィルタ。
【請求項７】
前記第２の導体は、さらに、前記線状の部分と前記信号線または電源線との間の層に面状に配置される、
ことを特徴とする請求項５又は６に記載のフィルタ。
【請求項８】
前記第２の導体はグランド導体である、
ことを特徴とする請求項５から７のいずれか１項に記載のフィルタ。
【請求項９】
信号線または電源線において所定の周波数帯の電磁波の伝搬を抑制するフィルタであって、
前記信号線または電源線の第１の位置に接続または結合される複数の周波数帯で共振する第１の共振導体と、
前記複数の周波数帯のうちの第１の周波数帯と共振し、前記第１の周波数帯の電磁波が前記信号線または電源線を伝搬する際の電気長に応じた長さだけ、前記第１の位置と離れた第２の位置に接続または結合される第２の共振導体と、
前記複数の周波数帯のうちの前記第１の周波数帯と異なる第２の周波数帯と共振し、前記第２の周波数帯の電磁波が前記信号線または電源線を伝搬する際の電気長に応じた長さだけ、前記第１の位置と離れた第３の位置に接続または結合される第３の共振導体と、
を含み、
前記第１の周波数帯は、前記第２の周波数帯よりも高い周波数帯であり、前記第２の位置は、前記第１の位置と前記第３の位置の間に配置されることを特徴とするフィルタ。
【請求項１０】
前記第２の位置は、前記第１の周波数帯の電磁波が前記信号線または電源線を伝搬する際の電気長の１／４だけ前記第１の位置から離れた位置である、
前記第３の位置は、前記第２の周波数帯の電磁波が前記信号線または電源線を伝搬する際の電気長の１／４だけ前記第１の位置から離れた位置である、
ことを特徴とする請求項９に記載のフィルタ。
【請求項１１】
前記第３の共振導体は、前記フィルタが形成される基板に含まれる層のうち、前記信号線または電源線と異なる層に形成される線状の部分を有する、
ことを特徴とする請求項９又は１０に記載のフィルタ。
【請求項１２】
前記第１の共振導体および前記第２の共振導体は、前記フィルタが形成される基板に含まれる層のうち、前記信号線または電源線と異なる層に形成される線状の部分を有する、
ことを特徴とする請求項９から１１のいずれか１項に記載のフィルタ。
【請求項１３】
前記線状の部分の少なくとも一部が、前記線状の部分が形成される層の上および下の層に配置されたグランド導体に挟まれるように形成される、
ことを特徴とする請求項１２に記載のフィルタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フィルタの構造に関する。
【背景技術】
【０００２】
一般に、電子機器に搭載される回路基板には複数の伝送線路が配線されており、その伝送線路に、回路内で発生して伝搬してきたノイズが混入する場合があり、そのノイズは、さらに伝送線路を伝搬してしまいうる。そのようなノイズの伝搬は電子機器の動作に影響を及ぼすことが考えられ、また、そのようなノイズに起因して電子回路基板からノイズが放射されることにより、その他の電子機器等に影響を及ぼしてしまう場合がありうる。また、そのようなノイズは、複数の周波数帯で発生しうる。これに対し、上述のノイズなどの、不要な電磁波の伝搬を阻止するために、電子回路基板上の伝送線路にフィルタを実装することが考えられる。上述のフィルタには、所望の周波数帯の信号は通過させ、ノイズが伝搬する複数の周波数帯では阻止域を持つ特性が要求される。特定の周波数帯域の電磁波の伝搬を阻止する帯域阻止フィルタについて、様々な構造が提案されている（特許文献１〜特許文献３参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−０２２５４３号公報
【特許文献２】特開２００８−１３１３４２号公報
【特許文献３】特開２００４−０５６４４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
一般に、電子機器は小型化が要求されるため、電子機器の電子回路基板も小型化を要求される。また、それは電子回路基板に実装される部品、回路パターン等も小型化が要求されることとなる。しかしながら、複数の阻止域を持つフィルタ構造については、小型の電子回路基板に実装するのに十分満足できる大きさを達成できていないという課題があった。
【０００５】
本発明は上記課題に鑑みなされたものであり、複数の阻止域を持つフィルタ構造を小型化することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するため、本発明に係るフィルタは、信号線または電源線において所定の複数の周波数帯の電磁波の伝搬を抑制するフィルタであって、前記信号線または電源線に接続される導体であって、前記導体は線状の部分を含み、前記線状の部分のうち前記信号線または電源線に接続される端部を含む第１の部分は第１の幅を有し、前記線状の部分のうち当該第１の部分と異なる第２の部分は前記第１の幅と異なる第２の幅を有するように構成された前記導体を有し、前記第１の幅は前記第２の幅より広いことを特徴とする。
【発明の効果】
【０００７】
本発明によれば、複数の阻止域を持つフィルタ構造を小型化することができる。
【図面の簡単な説明】
【０００８】
【図１】実施形態１に係る帯域阻止フィルタの構成例と特性を示す図である。
【図２】実施形態１に係る帯域阻止フィルタの構成例と特性を示す図である。
【図３】実施形態２に係る帯域阻止フィルタの構成例と特性を示す図である。
【図４】実施形態２に係る帯域阻止フィルタの構成例と特性を示す図である。
【図５】実施形態３に係る帯域阻止フィルタの構成例と特性を示す図である。
【図６】実施形態３に係る帯域阻止フィルタの構成例と特性を示す図である。
【図７】実施形態４に係る帯域阻止フィルタの構成例と特性を示す図である。
【図８】帯域阻止フィルタが構成される基板の断面図である。
【図９】実施形態５に係る帯域阻止フィルタの構成例と特性を示す図である。
【図１０】実施形態５に係る帯域阻止フィルタの構成例と特性を示す図である。
【図１１】実施形態５に係る帯域阻止フィルタの構成例と特性を示す図である。
【図１２】従来の帯域阻止フィルタの構成例を示す等価回路図である。
【図１３】実施形態７に係る帯域阻止フィルタの構成例と特性を示す図である。
【図１４】４．９ＧＨｚ帯で共振する共振導体を含んだ帯域阻止フィルタの構成例と特性を示す図である。
【図１５】７．４ＧＨｚ帯で共振する共振導体を含んだ帯域阻止フィルタの構成例と特性を示す図である。
【図１６】実施形態７に係る帯域阻止フィルタの構成例と特性を示す図である。
【図１７】帯域阻止フィルタの別の構成例を示す等価回路図である。
【発明を実施するための形態】
【０００９】
以下、添付図面を参照して本発明の実施の形態を詳細に説明する。
【００１０】
電子回路基板で用いられる伝送線路の例として、マイクロストリップ線路、ストリップ線路、スロット線路、コプレーナ線路、コプレーナストリップ線路、サスペンデッド・マイクロストリップ線路、インバーテッド・マイクロストリップ線路がある。電子回路基板においては、所定の周波数帯域の電気信号がこのような伝送線路を伝搬することによって、電子回路に実装された所定の処理が実現される。
【００１１】
一方、これらの電子回路基板上に配線される伝送線路には、電子部品から発生するノイズ、他の電子回路基板で発生してインターフェースを介して混入したノイズ、又は高調波等の不要な電磁波が伝搬してくる場合がある。このようなノイズは、電子機器の動作に影響を及ぼすことが考えられ、また、そのようなノイズに起因して電子回路基板からノイズが放射されることにより、その他の電子機器等に影響を及ぼしてしまう場合がありうる。したがって、このようなノイズの伝搬を阻止するフィルタの存在が重要となる。
【００１２】
なお、伝送線路は、上述のように、電子回路の処理に用いられる所定の周波数の電気信号を伝搬するために用いられうる。一方で、ノイズ等の不要な電磁波は、単一の周波数帯のみに偏在するのではなく、複数の周波数帯に広く存在する場合がある。このため、伝送線路には、通過させたい周波数帯の電磁波（電気信号）と、複数の阻止したい周波数帯の電磁波（不要な電磁波、ノイズ）が混在しうる。したがって、フィルタは、電気信号の周波数帯の電磁波については極力減衰させることなく通過させ、複数の不要な電磁波については極力伝搬を阻止することが求められる。
【００１３】
ここで、電子回路基板に実装されるフィルタは、チップ部品によって実現可能であるが、特に高周波の電磁波のフィルタは、導体のパターンによって構成することもできる。導体のパターンで構成されるフィルタは、チップ部品のフィルタに比べて安価で実装できるという利点がある。また、チップ部品の場合は、基板に部品を実装する工程において実装不良が発生しうるが、導体のパターンで構成されるフィルタの場合はそれが発生しないため、品質の向上につながる。また、チップ部品を実装するよりも、導体のパターンで構成されるフィルタの方が、信号の損失を少なくし、信号の減衰を少なくすることができる場合がある。
【００１４】
そこで、以下の各実施形態では、特定の複数の周波数の電磁波を減衰させる機能を持つ、導体パターンによって構成されるフィルタに着目し、そのようなフィルタの複数の構成例について説明する。なお、ここでの伝送線路は、導体基板付きコプレーナ線路（以下、コプレーナ線路と呼ぶ。）であるものとし、フィルタ及び伝送線路は、一般的な複数の層から構成される電子回路基板に実装されるものとする。ただし、伝送線路は、上述のような、コプレーナ線路以外の線路が用いられてもよい。
【００１５】
＜＜実施形態１＞＞
まず、図１（ａ）〜図１（ｃ）を用いて帯域阻止フィルタの一例について説明する。図１（ａ）は、帯域阻止フィルタの構成例であり、図１（ｂ）は、図１（ａ）の構造の理解を促進するために、帯域阻止フィルタの主要部分のみを取り出した図面である。図１（ａ）及び図１（ｂ）に示されるように、帯域阻止フィルタは、コプレーナ線路の信号線に導体ビアを接続し、信号線が構成される層の下層に、ビアに接続されたメアンダ形状の導体を構成することで実現される。
【００１６】
ここで、例えば、本構成は、図１（ａ）のように、４層構造の１層目に伝送線路が配置され、３層目にメアンダ形状の導体が構成される。このとき、１層目には信号線のみならずグランド導体も配置されてもよい。例えば、１層目に形成される伝送線路がコプレーナ線路である場合には、信号線が一定の距離を隔ててグランド導体で挟まれるように、信号線とグランド導体とが形成される。また、３層目にもメアンダ形状の導体のみならず、グランド導体も配置されうる。このとき、例えば、メアンダ形状の導体が一定の距離を隔ててグランド導体に囲まれるように、メアンダ形状の導体とグランド導体とが形成される。なお、４層構造の２層目及び４層目には、例えば、広い面積を有する面状のグランド導体が配置されうる。このとき、このグランド導体は、例えば図１（ａ）及び図１（ｂ）に示される信号線とメアンダ形状の導体とを接続する導体ビアと接続状態とならないように形成される。なお、各層に構成されるグランド導体は、どの層においても同一のグランド電位を達成するために、図１（ａ）に示すように、（多数の）導体ビアで接続されうる。なお、以下の各実施形態においても、特に断りのない限り、図に示していない場合であっても、複数層にグランド導体が配置され、それらが層間において導体ビアで接続されているものとする。
【００１７】
図１（ｂ）は、図１（ａ）の構造から、１層目、２層目及び４層目のグランド導体を取り除き、さらに、グランド導体を接続する導体ビアを取り除いた構造を示している。なお、図１（ｂ）において、メアンダ形状の導体を囲むように配置されている面状の導体は、第３層に形成されるグランド導体である。図１（ａ）及び図１（ｂ）から分かるように、メアンダ形状の導体は、２層目と４層目の（面積の広い）グランド導体によって挟まれ、さらにメアンダ形状の導体が形成される３層目においてグランド導体に囲まれるように形成されている。また、図１（ａ）の構成では、信号線とメアンダ形状の導体との間に挟まれる２層目のグランド導体によって、信号線とメアンダ形状の導体との間での電磁的な結合はなくなるように構成されている。
【００１８】
このメアンダ形状の導体は、線幅は同一であり、一方の端部はビアに接続され、もう一方の端部は電気的に何も接続されない開放端を有する線状の導体である。メアンダ形状にすることで、構造体の全体のサイズを短くすることができ、小型基板にも実装可能なサイズとなる。
【００１９】
図１（ｃ）は、図１（ａ）及び図１（ｂ）のような帯域阻止フィルタが実装されたコプレーナ線路の、入出力端（Ｐｏｒｔ１、Ｐｏｒｔ２）における、反射係数Ｓ１１及び透過係数Ｓ２１のシミュレーション結果である。図１（ｃ）から、２．４５ＧＨｚ近傍の周波数において透過係数Ｓ２１の曲線に大きな減衰が見られ、２．４５ＧＨｚ近傍の電磁波の伝搬が阻止されていることが分かる。また、２．４５ＧＨｚの約３倍にあたる、７．１ＧＨｚ近傍においても透過係数Ｓ２１の曲線に大きな減衰が見られ、７．１ＧＨｚ近傍の電磁波の伝搬が阻止されることも分かる。これは、コプレーナ線路に接続されるビア及びメアンダ形状の導体が、特定の周波数帯で共振するためである。以下では、ビアに接続される導体部（すなわち、メアンダ形状の導体）をスタブと呼び、ビアとスタブとを合わせた導体を共振導体と呼ぶ。なお、スタブ周辺には、図１（ａ）に示すように、グランド導体間を接続するためのビアが配置される。これにより、共振導体の共振周波数が、基板形状、基板の回路、基板に実装される部品等の影響を受けにくくすることができる。
【００２０】
このように、一方の端部が信号線に接続され、もう一方の端部が開放端を有する共振導体においては、共振導体の全長の４倍の電気長λの周波数帯において共振が起こり、その周波数の電磁波の伝送線路における伝搬を阻止することができる。すなわち、ある電気長λの周波数帯の電磁波の伝搬を阻止するために、全長がλ／４となるように共振導体の設計が行われる。また、同様に、電気長λの周波数帯の電磁波は、全長が３λ／４の共振導体においても共振して、阻止されうる。すなわち、全長がＬの共振導体によって、電気長が４Ｌの電磁波及び電気長が４Ｌ／３の電磁波の伝搬を阻止することができる。図１の構造では、共振導体の全長が、約２．４５ＧＨｚの電気長λの４分の１であると共に約７．１ＧＨｚの電気長λの４分の３になっているため、２．４５ＧＨｚ近傍の電磁波と７．１ＧＨｚ近傍の電磁波の伝搬が阻止されている。
【００２１】
１つ目の阻止域となる周波数帯をｆ１（本実施形態では２．４５ＧＨｚ）、２つ目の阻止域となる周波数帯をｆ２（本実施形態では７．１ＧＨｚ）とすると、図１のようにメアンダ形状の導体の線幅が同一である場合は、ｆ２≒３×ｆ１の関係が成り立つ。
【００２２】
上述の図１（ａ）及び図１（ｂ）のような構造では、メアンダ形状導体の長さを調整することによって、ｆ１又はｆ２のどちらか一方を、所望の周波数（阻止域としたい周波数）に設定することができる。しかし、阻止したい周波数帯が複数ある場合、上述のとおりｆ１とｆ２の関係は、ｆ２≒３×ｆ１となる。このため、阻止したい複数の周波数帯の関係が上述の関係以外の場合には、図１（ａ）及び図１（ｂ）の構造では、所望の複数の周波数帯を阻止することができない。
【００２３】
そこで、所望の複数の周波数帯の電磁波の伝搬を阻止する帯域阻止フィルタの構成について説明する。図２（ａ）は、所望の複数の周波数帯を阻止する、帯域阻止フィルタの構成例であり、図２（ｂ）は、図２（ａ）の帯域阻止フィルタの特性である。図２（ａ）の帯域阻止フィルタでは、帯域阻止フィルタは、コプレーナ線路の信号線にビアを接続し、信号線が構成される層の下層に、ビアに接続されたスパイラル形状のスタブ（スタブ１）が配置される。また、本帯域阻止フィルタでは、スタブ１が構成される層よりさらに下層に、ビアに接続されたスタブ（スタブ２）が配置される。例えば、コプレーナ線路は４層基板の１層目に、スタブ１及びスタブ２はそれぞれ２層目及び３層目、又は３層目及び４層目に、形成されうる。なお、スタブ１の線幅は同一であり、スタブ２の線幅も同一である。図２（ａ）の構成においては、例えば、伝搬を阻止する周波数帯に応じて、スタブ１およびスタブ２のそれぞれの長さが調整される。なお、ここでは、２．４５ＧＨｚ帯および５．５ＧＨｚ帯を、阻止する周波数帯としたものとする。
【００２４】
図２（ｂ）は、図２（ａ）のように帯域阻止フィルタが実装されたコプレーナ線路の入出力端（Ｐｏｒｔ１、Ｐｏｒｔ２）における、反射係数Ｓ１１及び透過係数Ｓ２１のシミュレーション結果である。図２（ｂ）から、２．４５ＧＨｚ帯および５．５ＧＨｚ帯に阻止域が形成されており、図２（ａ）の構造により、所望の複数の周波数帯において阻止域を形成することができていることが分かる。
【００２５】
一般に、信号線路に、それぞれが所定の長さを有する複数の共振導体を接続することにより、所望の複数の周波数帯に阻止域を形成することができる。例えば、２つの共振導体を信号線上の２つの個所に接続し、共振導体の全長が、それぞれの周波数の電気長λの４分の１となるようにすることで２つの周波数帯において阻止域を形成することができる。しかし、一般的に、伝送線路上を伝搬する信号は、その伝送線路に例えばビアのような不連続部が存在すると、損失が発生する。信号線上に複数の接続箇所が存在すると、信号線上に不連続部が複数存在することになり、信号線の伝送特性が大きく劣化しうる。すなわち、不要な電磁波の阻止と共に、本来伝送すべき（通過させたい）周波数帯の電磁波の信号品質の劣化をも招くことになる。また、複数のフィルタ構造を含むように構成すると、電子回路の小型化が容易でなくなってしまう。
【００２６】
これに対して、図２（ａ）では、信号線に接続される共振導体の信号線への接続点の数が極力少なくなるように、信号線に接続される１つのビアから、複数のスタブが分岐される構造にしている。これにより、信号線の不連続部が減るため、信号品質の劣化を抑えることが可能となる。また、図２（ａ）のように、基板平面の垂直方向から見た場合にそれぞれのスタブが重なるように構成することで、フィルタの実装面積を少なくすることができ、小型な基板への実装が可能となる。また、ビアを共用することにより、フィルタの小型化も可能となる。以上のように、信号線路に接続された１つのビアに複数のスタブを接続することで、信号品質の劣化を抑えながら、所望の複数の周波数帯において阻止域を形成する小型なフィルタを構成することができる。
【００２７】
＜＜実施形態２＞＞
実施形態１では、所望の複数の阻止域を得るために、それぞれの阻止域の周波数帯に対応する長さを有する複数のスタブを、信号線に接続されるビアに接続する構成を示した。これに対して、本実施形態では、ビアに接続されるスタブを１つの層に構成しながら、複数の所望の阻止域を実現するフィルタ構成について説明する。
【００２８】
実施形態１で説明したように、図１（ａ）のメアンダ形状のスタブの線幅が同一である場合は、１つ目の阻止域となる周波数帯をｆ１、２つ目の阻止域となる周波数帯をｆ２とすると、ｆ２≒３×ｆ１の関係が成り立ち、この関係の下でのみ阻止域を設定できる。これに対して、本実施形態では、ビアに接続されるスタブの線幅を調整することにより、１つの層に構成されながらも、１つ目の阻止域ｆ１と、２つ目の阻止域ｆ２とを任意に設定することができるフィルタ構成を示す。
【００２９】
図３（ａ）〜図３（ｊ）は、本実施形態に係る帯域阻止フィルタの構成例である。図３（ａ）〜図３（ｅ）はフィルタの構成図である。そして、図３（ｆ）〜図３（ｊ）は、それぞれ、図３（ａ）〜図３（ｅ）の帯域阻止フィルタが実装されたコプレーナ線路の入出力端（Ｐｏｒｔ１、Ｐｏｒｔ２）における、反射係数Ｓ１１及び透過係数Ｓ２１のシミュレーション結果である。
【００３０】
図３（ａ）〜図３（ｅ）の帯域阻止フィルタでは、コプレーナ線路の信号線にビアを接続し、信号線が構成される層の下層に、ビアに接続されたメアンダ形状のスタブが配置される。また、図３（ａ）〜図３（ｅ）の帯域阻止フィルタでは、スタブの開放端を含む一部が、スタブの開放端以外の部分よりも線幅が太くなるように構成されている。図３（ａ）〜図３（ｅ）では、スタブの線幅が異なる部分の長さの比率がそれぞれ異なっており、このため、図３（ｆ）〜図３（ｊ）は、そのような比率が変化する場合の特性の変化を示したものとなっている。
【００３１】
図３（ｆ）〜図３（ｊ）から明らかなように、スタブの線幅が太い部分と細い部分の長さの比を変化させることで、１つ目の阻止域（低域側の阻止域）に大きな変化はないが、２つ目の阻止域（高域側の阻止域）が変化していることが分かる。すなわち、図３（ｆ）〜図３（ｊ）から、１つ目の阻止域となる周波数帯ｆ１はいずれの場合も約２．２ＧＨｚであるが、２つ目の阻止域となる周波数帯ｆ２は、６．９ＧＨｚ〜７．４ＧＨｚの間で変化していることが分かる。すなわち、スタブの開放端の部分を、開放端以外の部分よりも線幅を太くすることにより、ｆ２＞３×ｆ１とすることができることが分かる。
【００３２】
また、図３（ｃ）に示すように、スタブの線幅が太い部分と細い部分の長さの比がおよそ等しい長さの場合、図３（ｈ）に示すように、２つ目の阻止域（高域側の阻止域）は７．４ＧＨｚとなる。図３（ｈ）の場合は、図３（ｆ）、図３（ｇ）、図３（ｉ）、及び、図３（ｊ）の場合と比較すると、低い周波数帯ｆ１の阻止域と最も離れた高い周波数帯ｆ２に２つ目の阻止域を有することが分かる。また、図３（ｆ）と図３（ｊ）の特性はほぼ同様であり、図３（ｇ）と図３（ｉ）の特性はほぼ同様であることが分かる。これらから、スタブの線幅が太い部分と細い部分の長さの比を調整することで、ｆ２＞３×ｆ１の範囲において、１つ目の阻止域となる周波数帯ｆ１と、２つ目の阻止域となる周波数帯をｆ２が所望の周波数帯になるように調整することが可能となる。
【００３３】
次に、図４（ａ）〜図４（ｆ）は、スタブの線幅が太い部分と細い部分の長さを概ね等しくし、線幅を変化させた場合のフィルタ構造およびその特性である。図４（ａ）は細い部分と太い部分の線幅の比が最も１に近く、図４（ｃ）はその比が最も１から離れており、図４（ｂ）はその比がそれらの中間であるような、構成を示している。ここで、図４（ｄ）〜図４（ｆ）は、それぞれ、図４（ａ）〜図４（ｃ）における特性を示している。図４（ｄ）〜図４（ｆ）から、線幅の比が１から離れるほど、ｆ２がｆ１より離れ、阻止域がより高い周波数帯へとシフトすることが分かる。
【００３４】
以上のように、図１のような帯域阻止フィルタにおいて、スタブの開放端の部分の線幅をそれ以外の部分よりも太くすることで、１つ目の阻止域となる周波数帯ｆ１と、２つ目の阻止域となる周波数帯ｆ２との関係を、ｆ２＞３×ｆ１とすることができる。また、スタブの線幅が太い部分と細い部分の長さの比と、線幅の比を調整することで、阻止域の周波数帯ｆ１及びｆ２を調整することができる。なお、上述のように、図３（ａ）と図３（ｅ）の帯域阻止フィルタの特性はほぼ同様であり、さらに、図３（ｂ）と図３（ｄ）の帯域阻止フィルタの特性はほぼ同様である。ここで、構造体内の導体の線幅を狭くすることによりフィルタを小型化することができるため、図３（ａ）と図３（ｅ）とを比べると、図３（ａ）の方が、線幅の狭い割合が大きい分だけ帯域阻止フィルタの小型化を図ることができる。同様に、図３（ｂ）と図３（ｄ）とを比べると図３（ｂ）の方が、線幅の狭い割合が大きい分だけ帯域阻止フィルタの小型化を図ることができる。すなわち、スタブの線幅が太い部分と細い部分の長さを、スタブの線幅が太い部分の長さ≦スタブの線幅が細い部分の長さとすることで、フィルタ構造の小型化を図ることが可能となる。
【００３５】
このように、スタブの開放端の部分の線幅を太くすることで、１つ目の阻止域となる周波数帯ｆ１と、２つ目の阻止域となる周波数帯ｆ２との関係を、ｆ２＞３×ｆ１とすることができる。また、スタブの線幅が太い部分の長さと、スタブの線幅が細い部分の長さの比と線幅の比とを調整することによって、所望の周波数帯を阻止域とすることができる。また、このとき、スタブの線幅が太い部分の長さが、スタブの線幅が細い部分の長さよりも短くなるようにすることにより、フィルタ構造を小型化することができる。
【００３６】
本実施形態では、複数の周波数帯を阻止する帯域阻止フィルタを構成する上で、複数の共振素子を別々に伝送線路に接続するのではなく、伝送線路に１つのビアで接続したスタブで複数の周波数帯を阻止する帯域阻止フィルタを構成している。これによって、実施形態１と同様に、伝送線路を伝搬する信号の損失を少なくすることができる。また、本実施形態では、複数の共振素子を構成する必要がないため、帯域阻止フィルタを含んだ電子回路の小型化が可能となりうる。また、本実施形態の帯域阻止フィルタは、１つの層に１つのスタブを配置するように構成されるため、例えば２層基板のような少ない層数の基板にも適用可能である。
【００３７】
＜＜実施形態３＞＞
本実施形態では、実施形態２と同様に、ビアに接続されるスタブが１つの層に構成されながらも、複数の所望の阻止域を得るフィルタ構成について説明する。本実施形態では、実施形態２と異なり、スタブの開放端の部分の線幅を細くすることで、１つ目の阻止域となる周波数帯ｆ１と、２つ目の阻止域となる周波数帯ｆ２との関係を、ｆ２＜３×ｆ１とすることを可能とする。
【００３８】
図５（ａ）〜（ｅ）に、スタブのうちの線幅が異なる部分の長さの比率を変化させた場合のフィルタ構造を示し、それらのフィルタ構造のそれぞれについての特性を図５（ｆ）〜（ｊ）に示す。図５（ｆ）〜（ｊ）から、スタブの線幅が太い部分と細い部分の長さの比を図５（ａ）〜（ｅ）のように変化させた場合に、１つ目の阻止域（低域側の阻止域）は約２．６ＧＨｚであり大きな変化はないが、２つ目の阻止域（高域側の阻止域）は変化している。図５（ｃ）に示すように、スタブの線幅が太い部分と細い部分の長さの比がおよそ等しい長さの場合、２つ目の阻止域（高域側の阻止域）は約６．６ＧＨｚとなる。この図５（ｃ）のフィルタ構造は、図５（ａ）、図５（ｂ）、図５（ｄ）及び図５（ｅ）のフィルタ構造よりも、低域側の阻止域の周波数帯ｆ１に最も近い、低い周波数帯ｆ２の阻止域を有している。また、図５（ｆ）の特性と図５（ｊ）の特性はほぼ同様であり、また、図５（ｇ）の特性と図５（ｉ）の特性とはほぼ同様である。また、図５（ｆ）〜図５（ｊ）のいずれの場合においても、１つ目の阻止域となる周波数帯ｆ１と、２つ目の阻止域となる周波数帯ｆ２との関係は、ｆ２＜３×ｆ１となっている。
【００３９】
図６（ａ）〜図６（ｃ）は、スタブの線幅が太い部分と細い部分との長さが概ね等しく、かつ、それぞれ異なる線幅を有するフィルタ構造を示しており、図６（ｄ）〜図６（ｆ）はそれらのフィルタ構造の特性を示している。図６（ｄ）〜図６（ｆ）から、線幅の比が１から離れる（太い部分の線幅と細い部分の線幅との差が大きい）ほど、阻止域のうち高い方の周波数帯ｆ２が、低い方の周波数帯ｆ１に近づき、より低域側にシフトすることが分かる。
【００４０】
以上のように、図１のような帯域阻止フィルタにおいて、スタブの開放端の部分の線幅をそれ以外の部分よりも細くすることで、１つ目の阻止域となる周波数帯ｆ１と、２つ目の阻止域となる周波数帯ｆ２との関係を、ｆ２＜３×ｆ１とすることができる。また、スタブの線幅が太い部分と細い部分の長さ及び線幅の比を調整することにより、所望の周波数帯を阻止域とすることができる。なお、上述のように、図５（ｆ）の特性と図５（ｊ）の特性はほぼ同様であり、また、図５（ｇ）の特性と図５（ｉ）の特性とはほぼ同様である。このため、実施形態２の場合と同様に、スタブの線幅が太い部分の長さが、スタブの線幅が細い部分の長さよりも短くなるようにすることにより、フィルタ構造を小型化することができる。したがって、図５（ａ）と図５（ｅ）とを比べると、図５（ａ）の方が、線幅の狭い割合が大きい分だけ帯域阻止フィルタの小型化を図ることができる。同様に、図５（ｂ）と図５（ｄ）とを比べると図５（ｂ）の方が、線幅の狭い割合が大きい分だけ帯域阻止フィルタの小型化を図ることができる。すなわち、スタブの線幅が太い部分と細い部分の長さを、スタブの線幅が太い部分の長さ≦スタブの線幅が細い部分の長さとすることで、フィルタ構造の小型化を図ることが可能となる。
【００４１】
このように、スタブの開放端の部分の線幅を細くすることで、１つ目の阻止域となる周波数帯ｆ１、２つ目の阻止域となる周波数帯ｆ２との関係を、ｆ２＜３×ｆ１とすることができる。また、スタブの線幅が太い部分の長さと、スタブの線幅が細い部分の長さの比と線幅の比を調整することによって、所望の周波数帯を阻止域とすることができる。また、このとき、スタブの線幅が太い部分の長さが、スタブの線幅が細い部分の長さよりも短くなるようにすることにより、フィルタ構造を小型化することができる。
【００４２】
また、実施形態２に係る図４（ａ）〜図４（ｆ）及び本実施形態に係る図６（ａ）〜図６（ｆ）から分かるように、スタブの線幅が占める面積が広いほど、透過係数Ｓ２１において大きな減衰が得られている。すなわち、図４（ａ）〜図４（ｃ）のうちでは図４（ｃ）が、図６（ａ）〜図６（ｃ）のうちでは図６（ｃ）が、透過係数Ｓ２１において最も大きい減衰が得られている。したがって、設計時に、所望の透過特性（減衰特性）を得られるようにスタブの線幅を決定することにより、所望の特性をもつフィルタを構成することが可能となる。
【００４３】
本実施形態では、実施形態１及び２と同様に、複数の周波数帯を阻止する帯域阻止フィルタを構成する上で、伝送線路に１つのビアで接続したスタブで複数の周波数帯を阻止する帯域阻止フィルタを構成している。これによって、実施形態１及び２と同様に、伝送線路を伝搬する信号の損失を少なくすることができる。また、本実施形態でも、複数の共振素子を構成する必要がないため、帯域阻止フィルタを含んだ電子回路の小型化が可能となりうる。また、本実施形態の帯域阻止フィルタは、実施形態２と同様に、１つの層に１つのスタブを配置するように構成されるため、例えば２層基板のような少ない層数の基板にも適用可能である。
【００４４】
＜＜実施形態４＞＞
実施形態１〜３のフィルタ構造では、スタブが構成される層において、スタブを取り囲むようにグランド導体が配置されていた。また、実施形態１〜３のフィルタ構造は、スタブが構成される層に対向する上下の層にもグランド導体を配置し、スタブがグランド導体に挟まれるように構成されている。すなわち、実施形態１〜３のフィルタ構造では、スタブの周囲はグランド導体に囲まれている。
【００４５】
以下、このグランド導体の効果について説明する。図８は、本実施形態を含む各実施形態で使用されうる電子回路基板の層構成を説明する図である。黒色の部分が、回路の導体パターンやグランド導体が配置されるメタル層である。ここでは４層基板を想定しており、図８に記載の通り、１層目〜４層目の４層のメタル層が配置される。１層目と２層目との間、及び、３層目と４層目との間にはプリプレグ層があり、２層目と３層目との間には、コア層がある。また、１層目および４層目の表面には、ソルダレジストがあり、回路の導体パターンを保護する。上述の各実施形態に係るスタブは、３層目に形成される。なお、図２のスタブは、例えば２層目と３層目に形成される。
【００４６】
図７（ａ）は、無線ＬＡＮモジュール基板に実装することを想定し、２．４ＧＨｚ帯および５ＧＨｚ帯の電磁波の伝搬を阻止するフィルタの構成であり、図７（ｄ）は、図７（ａ）のフィルタ構造の特性のシミュレーション結果である。なお、図７（ａ）では、構造の理解を促進するために信号線と同一面に配置されるグランド導体を取り除いた構造体を示しているが、コプレーナ線路の原理上、図示していなくともこのようなグランド導体は当然に同一面に形成される。実施形態３で説明したように、スタブの開放端の部分の線幅を細くすることで、２．４ＧＨｚ帯および５ＧＨｚ帯の両周波数帯を阻止するフィルタを構成することができる。図７（ｄ）から、図７（ａ）のフィルタ構造により、２．４ＧＨｚ帯および５ＧＨｚ帯の両周波数帯において良好な減衰特性が得られていることが分かる。
【００４７】
図７（ｂ）は、図７（ａ）の構造から、スタブが配置されている層に対向する、スタブの下層のグランド導体を除去した構造である。すなわち、図８の４層目に構成されるグランドを除去した構成である。また、図７（ｂ）の特性のシミュレーション結果を図７（ｅ）に示す。図７（ｄ）と図７（ｅ）とを比較すると、図７（ｅ）の方が図７（ｄ）の特性に比べて、１つ目の阻止域及び２つ目の阻止域が共に高域側にシフトしていることが分かる。
【００４８】
上述のように、共振導体の全長は、阻止域の周波数における電気長の４分の１の長さが必要である。すなわち、阻止域を低域にしようとすると、それに応じて共振導体の長さを長くしなければならない。これに対して、図７（ｅ）の特性が、図７（ｄ）の特性と比べて１つ目の阻止域及び２つ目の阻止域が共に高域側にシフトしていることから、スタブの下層のグランド導体には、スタブ上に流れる電流の電気長を短くする作用があることが分かる。これは、スタブの下層に面積の大きなグランド導体が存在する構成とすると、共振導体が共振する時のスタブに伝搬する電磁波の位相定数が大きくなることによって、電気長が短くなるからである。すなわち、スタブの下層（スタブが形成される層から見て信号線が形成される層と反対側の層）に、面積の広い面状のグランド導体を配置することにより、スタブを小型化することができる。
【００４９】
次に、図７（ｂ）の構造から、スタブと同じ層に構成され、スタブを取り囲むグランド導体をさらに除去した構造を図７（ｃ）に示す。すなわち、図８の３層目と４層目に構成されるグランドを除去した構成である。また、図７（ｃ）の特性のシミュレーション結果を図７（ｆ）に示す。
【００５０】
図７（ｅ）の特性と図７（ｆ）の特性を比較すると、図７（ｆ）の特性は、図７（ｅ）の特性に比べて、１つ目の阻止域及び２つ目の阻止域が、共に高域側にシフトしていることが分かる。このことから、スタブを取り囲むグランド導体には、スタブ上に流れる電流の電気長を短くする作用があることが分かる。これは、スタブを取り囲むように面積の大きなグランド導体が存在する構成とすると、共振導体が共振する時のスタブに伝搬する電磁波の位相定数が大きくなることによって、電気長が短くなるからである。すなわち、スタブを取り囲むようにグランド導体を配置することにより、スタブを小型化することができる。
【００５１】
以上のように、ビア、スタブを含む共振導体の周囲にグランド導体を配置することにより、共振導体を小型化することができる。また、阻止域の周波数帯の電磁波（ノイズ）が伝送線路を伝搬した場合には、共振導体で共振が生じ、その電磁波（ノイズ）が空間中に放射されうる。これに対して、実施形態１〜３で説明したように、スタブの上下をグランド導体で挟み、また、スタブをグランド導体で取り囲むように構成することで、上述のような不要な電磁波が空間中へ放射されることを抑制することができる。
【００５２】
＜＜実施形態５＞＞
本実施形態では、１つの共振導体を、複数の層を用いて構成するフィルタ構造について説明する。また、そのような構造で、共振導体の周囲のグランド導体の一部を除去することによって得られる効果について説明する。本実施形態に係るフィルタ構造も、図８のような層構成の基板が用いられる。
【００５３】
図９（ａ）は、スタブを、図８の２層目および３層目のそれぞれにスパイラル形状のスタブを形成し、それぞれのスタブの端部をビアで接続した帯域阻止フィルタの構造を示している。また、２層目に形成されるスタブは、３層目のスタブと接続していない方の端部は伝送線路に接続され、３層目に構成されるスタブの、２層目のスタブと接続していない方の端部は開放端である。このように、２つの層を用いてスタブを構成することで、スタブ構成を形成するのに必要な１つの層あたりの面積が減少し、小型な電子回路基板にも実装することができる。なお、図９（ａ）の構造においても、１層目及び４層目にはグランド導体が構成され、スタブの上下にはグランド導体が構成されるようにしている。また、スタブが構成される２層目及び３層目においても、スタブを取り囲むようにグランド導体が配置されている。これにより、実施形態４で述べたように、スタブの小型化が図られ、空間中へのノイズの放射を抑制することが可能となる。
【００５４】
図１０（ａ）は、図８の３層目および４層目の２つの層のそれぞれにスパイラル形状のスタブを形成し、それぞれのスタブの端部をビアで接続した帯域阻止フィルタの構造を示している。また、３層目に構成されるスタブは、４層目のスタブと接続していない方の端部は伝送線路に接続され、４層目に構成されるスタブの、３層目のスタブと接続していない方の端部は開放端である。この構成によっても、２つの層を用いてスタブを構成することで、スタブ構成を形成するのに必要な１つの層あたりの面積が減少し、小型な電子回路基板にも実装することができる。
【００５５】
なお、図１０（ａ）では、スタブの上面の２層目にはグランド導体が構成されているが、スタブの下面にはグランド導体が構成されていない。その一方で、スタブが構成される３層目及び４層目においては、スタブを取り囲むようにグランド導体が配置されている。なお、スタブの線幅は均一であり、３層目及び４層目に構成されるスタブの線幅は０．１ｍｍである。図１０（ｂ）を見ると、図９（ｂ）に示す図９（ａ）のフィルタ構造に関する特性と比べて、１つ目の阻止域及び２つ目の阻止域の帯域幅が狭くなっていることが分かる。これは、スタブとグランド導体間の結合が弱くなることに起因すると考えられる。ここでの「結合」とは、静電結合（容量結合）、磁気結合（誘導結合）、又はこれらの両方が混在する電磁結合を含みうる、何らかの電磁的な結合のことを指す。伝送線路を伝搬する電磁波として、電磁波を通過させたい帯域（通過域）と、電磁波の伝搬を阻止させたい帯域（阻止域）が近い場合、フィルタの阻止域の帯域幅が大きいと、通過域特性に影響を与えてしまう場合がある。このような場合に、図１０（ａ）のようにスタブ周囲のグランドの一部を除去することによって、阻止域の帯域幅を狭めることができる。ただし、この場合、図１０（ｂ）の透過係数Ｓ２１を見ると、帯域幅が狭まるとともに減衰が小さくなっていることが分かる。
【００５６】
図１１（ａ）は、図１０（ａ）と同様に、３層目および４層目の２つの層にスタブを形成したフィルタ構造であり、スタブの上面の２層目にはグランド導体が構成されているが、スタブの下面にはグランド導体が構成されていない。スタブが構成される３層目及び４層目においては、スタブを取り囲むようにグランド導体が配置されている。なお、スタブの線幅は均一ではなく、３層目に構成されるスタブの線幅は０．１５ｍｍであり、４層目に構成されるスタブの線幅は０．０５ｍｍである。図１０（ｂ）の特性と図１１（ｂ）の特性とを比較すると、図１１（ｂ）における２つ目の阻止域は約６．２ＧＨｚであり、図１０（ｂ）の２つ目の阻止域は７．２ＧＨｚである。すなわち、図１１（ｂ）の帯域阻止フィルタの２つ目の阻止域は、図１０（ｂ）の帯域阻止フィルタの２つ目の阻止域よりも低域側にあることが分かる。図１１（ａ）のフィルタ構造では、上述の通り、３層目に構成されるスタブと４層目に構成されるスタブとがビアで接続されており、このとき、４層目に構成されるスタブは開放端側のスタブに相当する。このため、開放端側のスタブの線幅を狭くすることによって、実施形態３の構成と同様の効果を得ることができる。すなわち、本実施形態に係る、２つの層を用いてスタブが構成され、スタブとグランド導体間の結合が弱くなるような構成においても、スタブの開放端の部分の線幅を細くして、線幅の比を変化させることで、実施形態３と同様の効果を得ることができる。同様に、実施形態２および実施形態３で説明した効果は、本実施形態の帯域阻止フィルタの構成でも得ることができる。
【００５７】
一方で、実施形態３で説明したように、スタブの線幅が占める面積が広いほど、透過係数Ｓ２１において大きな減衰が得られる。これは、スタブの線幅が占める面積が広くなると、スタブとグランド導体間の結合が強くなるためであると考えられる。すなわち、スタブとグランド導体間の結合が強い場合は、所望の周波数帯において、大きな減衰特性が得られると共に阻止域の帯域幅は大きくなる。一方、スタブとグランド導体との間の結合が弱い場合は、所望の周波数帯において、小さな減衰特性が得られると共に阻止域の帯域幅は小さくなる。スタブとグランド導体との間の結合は、スタブの線幅を太くする、スタブをグランド導体で取り囲む、又は、スタブとグランド導体との間の距離を小さくすることによって、強くすることができる。一方で、スタブとグランド導体との間の結合は、スタブの線幅を細くする、スタブとグランド導体間の距離を大きくする、又は、スタブ近傍のグランド導体を除去することにより、弱くすることができる。
【００５８】
＜＜実施形態６＞＞
本実施形態では、複数の共振導体を、伝送線路に接続した場合について検討する。スタブの伝送線路への接続方法は、実施形態１の図２（ａ）のようにして行われる。図２（ａ）のように共振導体を伝送線路に接続することにより、信号線に接続される共振導体の、信号線への接続点の数を極力抑えることができ、信号線の不連続部が減少することによって、信号の劣化が抑えられる。ここで、上述の実施形態によれば、スタブの線幅や、線幅が太い部分と細い部分の長さの比を変化させることで、１つの共振導体で複数の所望の阻止域が得られる。したがって、図２（ａ）の各スタブの線幅を、実施形態２および実施形態３で説明した方法で変化させることにより、すくなくとも計４つの所望の周波数帯の電磁波の伝搬を阻止する帯域阻止フィルタを構成することができる。なお、図２（ａ）のように２つのスタブでなく、さらに多くのスタブが接続されてもよい。その場合、さらに多くの周波数帯を阻止する帯域阻止フィルタを構成することができる。
【００５９】
＜＜実施形態７＞＞
本実施形態では、無線ＬＡＮ（ＩＥＥＥ８０２．１１ｂ／ｇ／ｎ）の規格に準拠した無線通信装置の無線モジュール基板に実装する、導体パターンによって構成されるフィルタについて検討する。ＩＥＥＥ８０２．１１ｂ／ｇ／ｎでは、通信装置は、２．４ＧＨｚ帯の周波数帯の電波によって通信を行う。そこで、以下では、２．４ＧＨｚ帯の信号が伝送する伝送線路を想定し、その２．４ＧＨｚ帯の２倍高調波（４．９ＧＨｚ帯）および３倍高調波（７．４ＧＨｚ帯）の伝搬を阻止するフィルタについて検討する。すなわち、４．９ＧＨｚ帯及び７．４ＧＨｚ帯の２つの周波数帯の伝搬を阻止するような、導体パターンで構成される帯域阻止フィルタを考える。すなわち、上述の１つ目（低域側）の阻止域の周波数帯ｆ１を４．９ＧＨｚ帯とし、２つ目（高域側）の阻止域の周波数帯ｆ２を７．４ＧＨｚとするような帯域阻止フィルタについて検討する。
【００６０】
帯域阻止フィルタは図１２（ａ）及び図１２（ｂ）のような回路によって実現されうる。図１２（ａ）及び図１２（ｂ）は、従来の帯域阻止フィルタの構成例を示す等価回路図である。このような帯域阻止フィルタが伝搬を阻止する周波数帯は１つであり、その周波数帯をｆ１とする。図１２（ａ）に示すように、並列共振回路と直列共振回路とが組み合わせられ、並列共振回路と直列共振回路とがｆ１の周波数で共振することにより、周波数帯ｆ１を阻止域とする帯域阻止フィルタが実現されうる。図１２（ａ）の等価回路に示される帯域阻止フィルタは、図１２（ｂ）のような構成によって実現されてもよい。図１２（ｂ）に示すように、帯域阻止フィルタは、周波数ｆ１の電磁波の電気長をλとするときに、直列共振回路をλ／４の距離を離して配置することにより、図１２（ａ）と同様の特性を実現できる。すなわち、図１２（ｂ）に示すλ／４の距離にはインピーダンス反転作用があるため、直列共振回路に長さλ／４の伝送線路が接続されることにより、図１２（ａ）に示すような並列共振回路が実現できる。このような長さλ／４の伝送線路は、イミッタンスインバータと呼ばれる。
【００６１】
ここで、コプレーナ線路上に導体パターンで帯域阻止フィルタを構成する際の、図１２（ｂ）の直列共振回路の実現方法について説明する。図１２（ｂ）の直列共振回路は、例えば、コプレーナ線路のような伝送線路に、所定の長さの、開放端を有する導体パターンを接続することにより実現されうる。ここで、導体パターンが伝送線路に直接接続される場合、導体パターンは伝搬を阻止したい周波数のλ／４（λは電気長）の長さで構成される。導体パターンがビアを介して伝送線路に接続される場合には、導体パターンの長さとビアの長さとを合計した長さが、伝送を阻止したい周波数のλ／４（λは電気長）の長さとなるように構成される。なお、本実施形態における帯域阻止フィルタも、図８で示した層構成の電子回路基板に構成される。
【００６２】
まず、図１３（ａ）に示すように、４．９ＧＨｚ帯および７．４ＧＨｚ帯の２つの周波数帯で共振する共振導体をコプレーナ線路に接続する。この共振導体は、上述のように、ビア及び誘電体基板上の各層に構成された導体パターン（スタブ）を含んで構成される。本構成においては、ビアが１箇所においてコプレーナ線路に接続されており、そのビアから２つのメアンダ形状のスタブが分岐している。以下では、この、コプレーナ線路にビアが接続される位置を、「接続点１」と呼ぶ。図１３（ｂ）は、図１３（ａ）のコプレーナ線路の入出力端（Ｐｏｒｔ１、Ｐｏｒｔ２）における、透過係数Ｓ２１及び反射係数Ｓ１１のシミュレーション結果である。図１３（ｂ）から、図１３（ａ）の構成では、２．４ＧＨｚ帯の２倍高調波である４．９ＧＨｚ帯、および３倍高調波である７．４ＧＨｚ帯において、電磁波の伝搬を阻止できていることが分かる。図１３（ａ）において、共振導体を伝搬する７．４ＧＨｚ帯の電磁波の電気長をλ１とするときに、ビアと２層目に構成された導体パターンは全長がλ１／４の長さとなるように構成されており、７．４ＧＨｚ帯で共振して７．４ＧＨｚ帯の阻止域を形成している。また、共振導体を伝搬する４．９ＧＨｚ帯の電磁波の電気長をλ２とするときに、ビアと３層目に構成された導体パターンは全長がλ２／４の長さとなるように構成されており、４．９ＧＨｚ帯で共振して４．９ＧＨｚ帯の阻止域を形成している。すなわち、ビアと、誘電体基板上に構成される導体パターン（スタブ）の全長を調整することで、阻止域とする周波数帯（共振する周波数帯）を調整することができる。また、ビアから分岐する導体パターンをさらに増やすことによって、２つ以上の周波数帯の電磁波の伝搬を阻止するように構成することができる。また、本実施形態では、４．９ＧＨｚ帯および７．４ＧＨｚ帯の２つの周波数帯を阻止する構造として図１３（ａ）に示す構造を用いたが、実施形態２および実施形態３で説明したような、線幅の異なるスタブを用いた帯域阻止フィルタが用いられてもよい。
【００６３】
図１３（ｂ）の透過係数Ｓ２１からは、４．９ＧＨｚ帯と７．４ＧＨｚ帯において阻止域が形成され、所望の２つの周波数帯において減衰が得られているが、通過させたい周波数帯である２．４ＧＨｚ帯も１ｄＢ以上減衰してしまっていることが分かる。すなわち、図１３（ａ）のフィルタ構造は、通過させるべき周波数帯をも減衰させてしまっている。帯域阻止フィルタは、フィルタの段数を増やすことにより、通過域特性ならびに阻止域特性を向上させることができる。よって、本実施形態では、４．９ＧＨｚ帯で動作する共振導体および７．４ＧＨｚ帯で動作する共振導体それぞれ１つずつ増加させることを考える。
【００６４】
図１４（ａ）に示すように、４．９ＧＨｚ帯で共振する共振導体をコプレーナ線路に接続する。この共振導体は、ビアおよび誘電体基板上の３層目に構成されたスタブによって構成される。ビアは、コプレーナ線路に１箇所で接続されている。以下では、この、コプレーナ線路にビアが接続される位置を、「接続点２」と呼ぶ。図１４（ｂ）は、図１４（ａ）のコプレーナ線路の入出力端（Ｐｏｒｔ１、Ｐｏｒｔ２）における、透過係数Ｓ２１及び反射係数Ｓ１１のシミュレーション結果である。図１４（ｂ）から、図１４（ａ）の構成により、２．４ＧＨｚ帯の２倍高調波である４．９ＧＨｚ帯において、電磁波の伝搬を阻止できていることが分かる。
【００６５】
次に、図１５（ａ）に示すように、７．４ＧＨｚ帯で共振する共振導体をコプレーナ線路に接続する。この共振導体は、ビアおよび誘電体基板上の３層目に構成されたスタブによって構成される。ビアは、コプレーナ線路に１箇所で接続されている。以下では、この、コプレーナ線路にビアが接続される位置を、「接続点３」と呼ぶ。図１５（ｂ）は、図１５（ａ）のコプレーナ線路の入出力端（Ｐｏｒｔ１、Ｐｏｒｔ２）における、透過係数Ｓ２１及び反射係数Ｓ１１のシミュレーション結果である。図１５（ｂ）から、図１５（ａ）の構成により、２．４ＧＨｚ帯の３倍高調波である７．４ＧＨｚ帯において、電磁波の伝搬を阻止できていることが分かる。図１４（ａ）並びに図１４（ｂ）および図１５（ａ）並びに図１５（ｂ）から分かるように、スタブ（また、これに伴って共振導体）の長さを調整することにより、電磁波の伝搬を阻止する周波数帯が決定する。
【００６６】
以上のように、図１３（ａ）に示す４．９ＧＨｚ帯および７．４ＧＨｚ帯の２つの周波数帯を阻止する構造、図１４（ａ）に示す４．９ＧＨｚ帯の周波数帯を阻止する構造、図１５（ａ）に示す７．４ＧＨｚ帯の周波数帯を阻止する構造が決定した。
【００６７】
次に、これらの構造を伝送線路であるコプレーナ線路に接続する位置について述べる。上述したように、帯域阻止フィルタの等価回路は、図１２（ａ）のように表すことができ、さらにそれはイミッタンスインバータを用いることによって図１２（ｂ）のように表すことができる。すなわち、まず４．９ＧＨｚ帯の周波数帯を阻止する帯域阻止フィルタについて考えると、まず伝送線路であるコプレーナ線路の第１の位置に、４．９ＧＨｚ帯の周波数帯を阻止するための導体パターンを、ビアを介して接続する。これは、図１２（ａ）及び図１２（ｂ）の１つ目の共振部分に相当する。次に、伝送線路であるコプレーナ線路の第２の位置に、４．９ＧＨｚ帯の周波数帯を阻止するための導体パターンを、ビアを介して接続する。ここで第２の位置は、第１の位置から４．９ＧＨｚのλ３／４の距離が離れた位置である。λ３は、コプレーナ線路を伝搬する、４．９ＧＨｚの電磁波の波長（電気長）である。これは、図１２（ａ）及び図１２（ｂ）の２つ目の共振部分に相当する。これにより、４．９ＧＨｚ帯を阻止する帯域阻止フィルタを実現できる。
【００６８】
同様に、７．４ＧＨｚ帯の周波数帯を阻止する帯域阻止フィルタについて考えると、まず伝送線路であるコプレーナ線路の第３の位置に、７．４ＧＨｚ帯の周波数帯を阻止するための導体パターンを、ビアを介して接続する。これは、図１２（ａ）及び図１２（ｂ）の１つ目の共振導体に相当する。次に、伝送線路であるコプレーナ線路の第４の位置に、７．４ＧＨｚ帯の周波数帯を阻止するための導体パターンを、ビアを介して接続する。ここで第４の位置は、第３の位置から７．４ＧＨｚのλ４／４の距離が離れた位置である。λ４は、コプレーナ線路を伝搬する、７．４ＧＨｚの電磁波の波長（電気長）である。これは、図１２（ａ）及び図１２（ｂ）の２つ目の共振導体に相当する。これにより、７．４ＧＨｚ帯を阻止する帯域阻止フィルタを実現できる。
【００６９】
ここで、４．９ＧＨｚ帯と７．４ＧＨｚ帯の２つの周波数帯を阻止する帯域阻止フィルタを構成するために、例えば上述した４．９ＧＨｚ帯の帯域阻止フィルタと７．４ＧＨｚ帯の帯域阻止フィルタを継続接続することを考える。この場合、イミッタンスインバータの部分はλ３＋λ４の長さが必要となり、大きなサイズが必要となってしまい、場合によっては電子回路基板に実装することが困難となりうる。
【００７０】
よって、イミッタンスインバータの部分の必要な長さを縮小し、帯域阻止フィルタの小型化を図ることを考える。図１６（ａ）は、本実施形態で述べる小型な帯域阻止フィルタの構造である。上述のように、４．９ＧＨｚ帯および７．４ＧＨｚ帯の２つの周波数帯を阻止する図１３（ａ）の構造は、「接続点１」でコプレーナ線路に接続されている。また、４．９ＧＨｚ帯の周波数帯を阻止する図１４（ａ）の構造は、「接続点２」でコプレーナ線路に接続されている。４．９ＧＨｚ帯の帯域阻止フィルタを構成するには、「接続点１」から「接続点２」までの距離が、上述のように、λ３／４の距離が必要となる。一方、７．４ＧＨｚ帯の周波数帯を阻止する図１５（ａ）の構造は、「接続点３」でコプレーナ線路に接続されている。７．４ＧＨｚ帯の帯域阻止フィルタを構成するには、「接続点１」から「接続点３」までの距離が、上述のように、λ４／４の距離が必要となる。なお、λ３＞λ４である。
【００７１】
以上より、図１３（ａ）のように２つの周波数帯を阻止する構造を「接続点１」に接続することで、接続点１を起点に４．９ＧＨｚのλ３／４離れた位置に接続点２を設定することができる。そして、さらに、接続点１を起点に７．４ＧＨｚのλ４／４離れた位置に接続点３を設定することができる。それにより、イミッタンスインバータを構成するために必要なコプレーナ線路の全長は、λ３／４とすることができ（λ３＞λ４であるため）、帯域阻止フィルタの小型化を図ることが可能となる。すなわち、接続点１に２つの周波数帯を阻止する共振導体を配置することによって、接続点１を起点に、接続点２および接続点３の位置を決定することができるため、イミッタンスインバータの部分の全長を短縮し、帯域阻止フィルタの小型化を図ることができる。本実施形態の例では、２つの阻止域の周波数帯が、４．９ＧＨｚと７．４ＧＨｚであり、比較的離れている。そのため、接続点２に接続された４．９ＧＨｚ帯で動作する共振導体と、接続点３に接続された７．４ＧＨｚ帯で動作する共振導体の干渉は無視して設計を行なった。接続点２に接続される共振導体と、接続点３に接続される共振導体の共振する周波数が近接している場合には、共振導体間の干渉を考慮して設計を行なうことが必要となる。
【００７２】
図１６（ｃ）は、図１６（ａ）のコプレーナ線路の入出力端（Ｐｏｒｔ１、Ｐｏｒｔ２）における、透過係数Ｓ２１及び反射係数Ｓ１１のシミュレーション結果を示している。図１６（ｃ）から、通過帯域である２．４ＧＨｚでは減衰は少なく、入出力端間で信号が伝達できることが分かる。一方、４．９ＧＨｚ帯および７．４ＧＨｚ帯の２つの周波数帯においては、充分な減衰量を確保できており、２つの周波数帯の電磁波の伝搬を阻止する帯域阻止フィルタとして動作していることが分かる。
【００７３】
なお、本実施形態では、伝送線路であるコプレーナ線路に接続される導各導体パターンは、導体に必要な長さを短くするためにメアンダ形状とした。しかし、これは、上述のように、共振導体が伝搬を阻止したい周波数の電気長λの１／４の長さであればよいため、導体パターンの形状は直線やスパイラル形状等の他の形状であってもよい。また、ビアを用いて複数の層に跨って導体パターンを構成することで、小型化を図ることもできる。
【００７４】
また、本実施形態では、スタブは電子回路基板の２層目および３層目に構成されているが、全てのスタブが同一の層（例えば３層目）に構成されてもよい。特に共振導体が共振する際に、スタブからはその共振する周波数帯の電磁波が放射されることになる。このような放射は、電子機器に影響を与える場合があり、また、電子回路基板からその電磁波が放射されることにより、その他の電子機器等に影響を及ぼしてしまいうる。しかしながら、上述のように、スタブの少なくとも一部の上下層に配置される面積の大きなグランド導体に挟まれるように各導体を配置することにより、スタブから放射される電磁波の影響を抑えることができる。さらに、スタブを２層目および３層目の２層にわたって配置することにより、スタブが各層において占有する面積を小さくすることができる。また、上述のように、スタブの上下が面積の大きなグランド導体に挟まれる構成とすることにより、スタブをより小さく（短く）することができ、これによりスタブを小型化することができる。このように、本実施形態のように小型化された帯域阻止フィルタによって、小さな電子回路基板にも帯域阻止フィルタを実装することが可能となる。
【００７５】
なお、本実施形態では４層基板が用いられる場合について説明したが、４層以外の層数の基板が用いられてもよい。例えば、１層基板（片面基板）においては、伝送線路と同じ層にスタブを形成して、ビアを用いずにスタブと伝送線路とを直接接続することで、上述の構成と同様の効果を得ることが可能な帯域阻止フィルタを構成することができる。また、複数層の基板においては、上述した方法と同様にして、帯域阻止フィルタを構成することができる。
【００７６】
また、上述のとおり、イミッタンスインバータにはλ／４の長さの伝送線路が必要となる。ここで、本実施形態では、伝送線路としてコプレーナ線路を採用しており、この場合、λはコプレーナ線路を伝搬する電磁波の、各周波数帯での電気長となる。イミッタンスインバータの部分のコプレーナ線路の下にスタブが配置されると、コプレーナ線路とスタブとの間の干渉により、イミッタンスインバータがコプレーナ線路とみなせなくなる場合がある。このため、本実施形態では、図１６（ａ）から分かるように、イミッタンスインバータの部分の伝送線路（コプレーナ線路）の信号線の下に、共振導体のスタブが配置されず、グランド導体が配置されるように構成している。これにより、イミッタンスインバータの部分をコプレーナ線路とみなすことが可能となり、設計が容易になる。
【００７７】
なお、本実施形態で説明した図１６（ａ）の帯域阻止フィルタのイミッタンスインバータの部分の設計においては、まず、導体基板付きコプレーナ線路の波長を算出し、上述の方法で接続点１、接続点２、及び接続点３の位置を決定する。次に、所望の周波数帯（本実施形態では、２．４ＧＨｚ帯）における通過域特性が良好となるように、接続点１、接続点２、接続点３の位置を調整し、イミッタンスインバータの部分の伝送線路の長さが調整される。また、図１６（ａ）の帯域阻止フィルタの、基板面の垂直方向から見た図を、図１６（ｂ）に示す。図１６（ｂ）から分かるように、イミッタンスインバータの部分の伝送線路（コプレーナ線路）は、蛇行したメアンダ形状となっている。このような形状とすることにより、帯域阻止フィルタの全長を短くすることができる。また、本実施形態に係る帯域阻止フィルタの各図には明示されていないが、共振導体の周囲がビアで囲まれることにより、帯域阻止フィルタの特性を、より安定させることができる。
【００７８】
ここで、図１６（ｄ）に、図１６（ａ）及び図１６（ｂ）の帯域阻止フィルタのコプレーナ線路の入出力端（Ｐｏｒｔ１、Ｐｏｒｔ２）における、透過係数Ｓ２２及び反射係数Ｓ１２のシミュレーション結果を示す。図１６（ｄ）から分かるように、通過域特性、阻止域特性ともに良好な特性が得られている。すなわち、図１６（ｃ）及び図１６（ｄ）から、Ｓ１１とＳ２２及びＳ２１とＳ１２の特性が通過域特性及び阻止域特性ともに良好であることが分かり、Ｐｏｒｔ１及びＰｏｒｔ２のうちのどちらが電力の入力側となっても、同様の特性が得られることが分かる。したがって、本実施形態に係る帯域阻止フィルタは、例えば送受信アンテナに接続される帯域阻止フィルタとして使用することができる。
【００７９】
また、本実施形態では、電子回路基板において帯域阻止フィルタを構成する例について説明したが、帯域阻止フィルタは電子回路基板以外の伝送線路において構成されてもよい。上述の通り、本実施形態に係る帯域阻止フィルタは、伝送線路に共振導体を接続することによって構成することができるため、例えば、半導体内部の伝送線路、同軸線路、平行線等に対しても適用することができる。
【００８０】
また、本実施形態では、４．９ＧＨｚ帯および７．４ＧＨｚ帯の２つの周波数帯の電磁波の伝搬を阻止する帯域阻止フィルタの構成について説明したが、２つより多くの周波数帯の電磁波の伝搬を阻止するフィルタも、同様に構成することができる。例えば、５つの周波数帯の電磁波の伝搬を阻止する帯域阻止フィルタを構成する場合について検討する。この場合、上述の接続点１に、図１３（ａ）のような５つの周波数帯の電磁波の伝搬を阻止する構造を接続し、図１４（ａ）及び図１５（ａ）のような、５つの周波数帯をそれぞれ阻止する構造体を、接続点１からそれぞれ所定の距離を離して配置する。これにより、上述のような小型の帯域阻止フィルタを構成することができる。
【００８１】
また、本実施形態では、伝送線路に、４．９ＧＨｚ帯の電磁波の伝搬を阻止する共振導体を２つ接続し、７．４ＧＨｚ帯の電磁波の伝搬を阻止する共振導体を２つ接続している。すなわち、各周波数帯で共振する共振導体を２つずつ接続している。しかしながら、２つよりも多くの共振導体が接続されてもよく、これにより、さらに良好な通過域特性および阻止域特性を得ることもできる。例えば、各周波数帯で共振する共振導体を３つずつ接続する場合、接続点２から、さらにλ３／４離れた位置に４．９ＧＨｚ帯で共振する共振導体を接続し、接続点３から、さらにλ４／４離れた位置に７．４ＧＨｚ帯で共振する共振導体を接続することができる。
【００８２】
また、伝送線路に、４．９ＧＨｚ帯の電磁波の伝搬を阻止する共振導体と、７．４ＧＨｚ帯の電磁波の伝搬を阻止する共振導体の数は、上述の実施形態では２つずつであるが、これらは同数でなくてもよい。例えば、４．９ＧＨｚ帯の電磁波の伝搬を阻止する共振導体を２つ接続し、７．４ＧＨｚ帯の電磁波の伝搬を阻止する共振導体を１つ接続するようにしてもよい。例えば、２．４ＧＨｚ帯に近い阻止域（４．９ＧＨｚ帯）の共振導体を複数接続する一方で、２．４ＧＨｚ帯から離れている阻止域（７．４ＧＨｚ帯）の共振導体を１つだけ接続するようにする。これにより、通過域に対してより影響の大きな２．４ＧＨｚ帯に近い阻止域（４．９ＧＨｚ帯）の通過域特性が良好となるようにし、通過域に対してより影響の小さな２．４ＧＨｚ帯から離れている阻止域（７．４ＧＨｚ帯）については小型化を図ることができる。
【００８３】
また、本実施形態では、図１２（ｂ）の直列共振回路として、伝送線路に、所定の長さの開放端を有する導体パターンを接続することにより実現した。しかし、直列共振回路を実現する構成はこれに限らず、例えばλ／２の長さを有する導体パターンを伝送線路に接続又は結合することで実現されてもよい。
【００８４】
ここで、帯域阻止フィルタを実現する別の方法について説明する。帯域阻止フィルタの等価回路は、図１２（ａ）である。これに対して、図１７（ａ）のように、並列共振回路をλ／４の距離を離して配置することで、図１２（ａ）と同様の特性を実現できる。ここでλは、並列共振回路の共振周波数ｆ３における波長（電気長）である。このλ／４の伝送線路は、上述したイミッタンスインバータである。
【００８５】
ここで、図１７（ａ）の並列共振回路の実現方法について説明する。図１７（ａ）の並列共振回路は、例えば図１７（ｂ）に示すように、コプレーナ線路のような伝送線路に、共振導体を結合させることで実現できる（図１７（ｂ）の矢印は結合している状態を示している）。ここでの「結合」とは、静電結合（容量結合）、磁気結合（誘導結合）、又はこれらの両方が混在する電磁結合を含む電磁的な結合を表す。ここでの共振導体は、例えば片側の端部がグランドに接続され、もう一方の端部が開放端であり、λが共振する周波数における電気長である場合にλ／４の長さを有する導体パターンでありうる。また、このときの共振導体は、両端部が開放され、λ／２の長さを有する導体パターンであってもよい。さらに、この時の共振導体は、両端部がグランドに短絡され、λ／２の長さを有する導体パターンであってもよい。共振導体が共振する周波数帯において、それらの導体パターンは帯域阻止フィルタとして動作する。なお、上述のイミッタンスインバータの部分の全長を短縮し、帯域阻止フィルタの小型化を図る手法は、図１７（ｂ）のように、コプレーナ線路に共振導体を結合させて帯域阻止フィルタを構成する場合に対しても適用可能である。この場合、伝送線路と共振導体との間の距離を変化させることで、外部Ｑを変化させることができる。
【００８６】
なお、本実施形態では、４．９ＧＨｚ帯および７．４ＧＨｚ帯の２つの周波数帯を阻止する帯域阻止フィルタについて説明したが、例えば、阻止する周波数帯を近づけて、複数の周波数帯の阻止域を構成することで、低域通過フィルタとすることもできる。
【００８７】
本実施形態で説明した帯域阻止フィルタは、例えば無線通信の信号を生成する半導体チップからアンテナまでの伝送線路上に実装されることにより、アンテナ等から放射されるノイズや高調波成分を抑制することができる。
【００８８】
また、上述の各実施形態では、スタブの形状をメアンダ形状やスパイラル形状等の、多数の曲折部を有する形状を採用した。しかし、形状はこれに限らず、曲折部の数がより少なくてもよいし、直線形状や円弧状等、いかなる形状であってもよい。また、上述の各実施形態では、信号線に伝搬するノイズまたは高調波を阻止するフィルタの構造について説明した。しかしながら、本実施形態に係るフィルタは、信号線以外の、例えば電源線のような配線に対しても、適用することができる。
【図１】
0006723076.tif 000002
【図２】
0006723076.tif 000003
【図３】
0006723076.tif 000004
【図４】
0006723076.tif 000005
【図５】
0006723076.tif 000006
【図６】
0006723076.tif 000007
【図７】
0006723076.tif 000008
【図８】
0006723076.tif 000009
【図９】
0006723076.tif 000010
【図１０】
0006723076.tif 000011
【図１１】
0006723076.tif 000012
【図１２】
0006723076.tif 000013
【図１３】
0006723076.tif 000014
【図１４】
0006723076.tif 000015
【図１５】
0006723076.tif 000016
【図１６】
0006723076.tif 000017
【図１７】
0006723076.tif 000018