(57)【特許請求の範囲】
【請求項１】
絶縁層の一面に接続端子が露出するように埋め込まれた電子部品と、
前記絶縁層の一面に、前記電子部品の露出した接続端子に形成された金属バンプと、
前記絶縁層の両側に形成されたソルダレジスト層と、
前記電子部品と前記ソルダレジスト層との間に介在された接着層と、
を含む電子部品内蔵型印刷回路基板。
【請求項２】
前記絶縁層の一面に埋め込まれて形成された回路層をさらに含む請求項１に記載の電子部品内蔵型印刷回路基板。
【請求項３】
前記回路層は、前記電子部品の接続端子が露出した前記絶縁層の同一面上に埋め込まれて形成される請求項２に記載の電子部品内蔵型印刷回路基板。
【請求項４】
前記ソルダレジスト層には、前記電子部品の接続端子が露出するように開口部が形成された請求項１から請求項３のいずれか１項に記載の電子部品内蔵型印刷回路基板。
【請求項５】
前記電子部品の露出された前記接続端子上に、表面処理層が形成された請求項４に記載の電子部品内蔵型印刷回路基板。
【請求項６】
前記絶縁層は、熱硬化性または熱可塑性高分子物質、セラミック、有機無機複合素材、ガラス繊維含浸（ｐｒｅｐｒｅｇ）、ＦＲ−４、ＢＴ（Ｂｉｓｍａｌｅｉｍｉｄｅ  Ｔｒｉａｚｉｎｅ）、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ  Ｂｕｉｌｄ  ｕｐ  Ｆｉｌｍ）エポキシ系絶縁樹脂のうちのいずれか１種により形成された請求項１から請求項５のいずれか１項に記載の電子部品内蔵型印刷回路基板。
【請求項７】
前記絶縁層の他面に積層されたビルドアップ層をさらに含む請求項１から請求項６のいずれか１項に記載の電子部品内蔵型印刷回路基板。
【請求項８】
印刷回路基板及び第１素子を含み、
前記印刷回路基板は、
絶縁層の一面に接続端子が露出するように埋め込まれた電子部品と、
前記絶縁層の一面に前記電子部品の露出した接続端子に形成された金属バンプと、
前記絶縁層の両側に形成されたソルダレジスト層と、
前記電子部品と前記ソルダレジスト層との間に介在された接着層と、を含み、
前記第１素子は、
前記印刷回路基板の前記金属バンプに接続して実装される、半導体パッケージ。
【請求項９】
前記第１素子上に形成される第２素子をさらに含み、前記第２素子は、前記印刷回路基板の回路層とワイヤボンディングにより接続する請求項８に記載の半導体パッケージ。
【請求項１０】
（Ａ）キャリア部材上に埋め込み用回路パターンを形成するステップと、
（Ｂ）前記回路パターンが形成された素子実装領域に電子部品を実装するステップと、
（Ｃ）前記電子部品が埋め込まれるように絶縁層を形成するステップと、
（Ｄ）前記キャリア部材を除去するステップと、
（Ｅ）前記キャリア部材を除去した積層体の両面に回路層を形成し、電子部品の一側の接続端子を露出させるステップと、
（Ｆ）前記電子部品の露出した接続端子上に金属バンプ形成するステップと、
を含む電子部品内蔵型印刷回路基板の製造方法。
【請求項１１】
前記ステップ（Ａ）は、
（Ａ−１）前記キャリア部材上に第１ドライフィルムを所定パターンにエッチングした後に、ラミネーションするステップと、
（Ａ−２）前記エッチングされた所定パターンに金属物質を塗布するステップと、
（Ａ−３）第１ドライフィルムを除去した後、電子部品の実装される領域に接着層を形成するステップと、を含む請求項１０に記載の電子部品内蔵型印刷回路基板の製造方法。
【請求項１２】
前記ステップ（Ｃ）は、
前記電子部品の側面を囲むように前記キャリア部材上に第１絶縁層を形成するステップと、
前記第１絶縁層上に第２絶縁層を形成するステップと、を含む請求項１０又は請求項１１に記載の電子部品内蔵型印刷回路基板の製造方法。
【請求項１３】
前記絶縁層は、熱硬化性または熱可塑性高分子物質、セラミック、有機無機複合素材、ガラス繊維含浸（ｐｒｅｐｒｅｇ）、ＦＲ−４、ＢＴ（Ｂｉｓｍａｌｅｉｍｉｄｅ  Ｔｒｉａｚｉｎｅ）、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ  Ｂｕｉｌｄ  ｕｐ  Ｆｉｌｍ）エポキシ系絶縁樹脂のうちのいずれか１種により形成される請求項１０又は請求項１１に記載の電子部品内蔵型印刷回路基板の製造方法。
【請求項１４】
前記ステップ（Ｅ）は、
（Ｅ−１）前記キャリア部材を除去した後、前記絶縁層に電子部品の接続端子が露出するようにマイクロビアホールを含むビアホールを加工するステップと、
（Ｅ−２）前記絶縁層の一面及び他面に第２ドライフィルムを形成し、前記ビアホールが露出するようにパターニングした後にラミネーションするステップと、
（Ｅ−３）前記露出したビアホールに金属物質を充填するステップと、を含む請求項１０から請求項１３のいずれか１項に記載の電子部品内蔵型印刷回路基板の製造方法。
【請求項１５】
前記露出した電子部品の接続端子上に、表面処理層を形成するステップをさらに含む請求項１０から請求項１４のいずれか１項に記載の電子部品内蔵型印刷回路基板の製造方法。
【請求項１６】
前記絶縁層の他面にビルドアップ層を積層するステップをさらに含む請求項１０又は請求項１１に記載の電子部品内蔵型印刷回路基板の製造方法。
【請求項１７】
印刷回路基板を形成するステップと、
前記印刷回路基板に第１素子を実装するステップと、を含み、
前記印刷回路基板を形成するステップは、
キャリア部材上に埋め込み用回路パターンを形成するステップと、
前記回路パターンが形成された素子実装領域に電子部品を実装するステップと、
前記電子部品が埋め込まれるように絶縁層を形成するステップと、
前記キャリア部材を除去するステップと、
前記キャリア部材を除去した積層体の両面に回路層を形成し、電子部品の一側の接続端子を露出させるステップと、
前記電子部品の露出した接続端子上に金属バンプを形成するステップと、を含み、
前記第１素子が、前記印刷回路基板の前記金属バンプに接続される、半導体パッケージの製造方法。
【請求項１８】
前記第１素子上に第２素子を形成するステップをさらに含み、前記第２素子は、前記印刷回路基板の回路層とワイヤボンディングにより接続する請求項１７に記載の半導体パッケージの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品内蔵型印刷回路基板及びその製造方法に関する。
【背景技術】
【０００２】
一般的に印刷回路基板は、各種熱硬化性合成樹脂からなるボードの片面または両面に銅箔で配線した後、ボード上にＩＣまたは電子部品を配置固定し、これらの間の電気的配線を具現して絶縁体でコーティングしたものである。
【０００３】
特に、半導体パッケージにおいては、プロファイルの減少や多様な機能を要求する市場の傾向にしたがって、印刷回路基板の具現にも多様な技術が要求されている。
【０００４】
近年、次世代多機能性及び小型パッケージ技術の一環としてエンベデッドＰＣＢの開発が注目されている。エンベデッドＰＣＢ（Ｅｍｂｅｄｄｅｄ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ  Ｂｏａｒｄ、以下「エンベデッド基板」という）は、基板表面上に実装して電子回路を構成する三つの基本要素であるキャパシタ（Ｃ）、抵抗（Ｒ）、インダクタ（Ｌ）などの受動素子を、ＰＣＢの内層に挿入してＰＣＢ内部自体でその役割を行えるようにした技術であって、基板表面上の受動素子が占める面積を低減でき、ＰＣＢの大きさの縮小による製品の効率性増大やコストの低減を期待でき、能動素子と受動素子との間の接続長さの短縮によるインダクタンス成分の減少により電気的性能の向上を図ることができる。また、半田付け接合個所の減少によるＰＣＢ基板に対する実装信頼性を向上できるなど優れた特性を示している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】米国特許第８３１４４８０号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の一側面によれば、電子回路部品の接続端子を露出させ、ビアの代わりに金属バンプと直接接続するようにすることで、別にビアを形成することなく、埋め込まれた回路パターン、回路パターンに実装されたチップ、絶縁層の上部に形成された上部回路パターンの構造を有する電子部品内蔵型印刷回路基板を提供する。
【０００７】
本発明の他の側面によれば、電子回路部品の接続端子を露出させ、ビアの代わりに金属バンプと直接接続する印刷回路基板の製造方法を提供する。
【課題を解決するための手段】
【０００８】
一実施例に係る電子部品内蔵型印刷回路基板は、絶縁層の一面に接続端子が露出するように埋め込まれた電子部品と、上記絶縁層の一面に、上記電子部品の露出された接続端子に形成された金属バンプとを含む。
【０００９】
また、一実施例に係る電子部品内蔵型印刷回路基板の製造方法は、キャリア部材上に埋め込み用回路パターンを形成するステップと、上記回路パターンが形成された素子実装領域に電子部品を実装するステップと、上記電子部品が埋め込まれるように絶縁層を形成するステップと、上記キャリア部材を除去するステップと、上記キャリア部材を除去した積層体の両面に回路層を形成し、電子部品の一側の接続端子を露出させるステップと、上記電子部品の露出された接続端子上に金属バンプ形成するステップと、を含む。
【００１０】
本発明の特徴及び利点は、添付図面に基づいて後述する詳細な説明により、より明らかになる。
【００１１】
これに先立ち、本明細書及び特許請求の範囲に用いられた用語や単語は、通常的かつ辞書的な意味に解釈されてはいけなく、発明者がその発明を最善の方法で説明するために用語の概念を適宜定義することができるという原則に基づいて、本発明の技術的思想に符合する意味及び概念として解釈されなければならない。
【図面の簡単な説明】
【００１２】
【図１】本発明の第１実施例に係る電子部品内蔵型印刷回路基板の断面図である。
【図２】第１実施例に係る電子部品内蔵型印刷回路基板上に電子素子が備えられたパッケージ構造を示す断面図である。
【図３】第１実施例に係る電子部品内蔵型印刷回路基板の一面にビルドアップ層が備えられたパッケージ構造を示す断面図である。
【図４】本発明の第２実施例に係る電子部品内蔵型印刷回路基板の断面図である。
【図５ａ】本発明の第１実施例に係る電子部品内蔵型印刷回路基板の製造方法における一工程を示す図である。
【図５ｂ】図５ａに示す工程の次の工程を示す図である。
【図５ｃ】図５ｂに示す工程の次の工程を示す図である。
【図５ｄ】図５ｃに示す工程の次の工程を示す図である。
【図５ｅ】図５ｄに示す工程の次の工程を示す図である。
【図５ｆ】図５ｅに示す工程の次の工程を示す図である。
【図５ｇ】図５ｆに示す工程の次の工程を示す図である。
【図５ｈ】図５ｇに示す工程の次の工程を示す図である。
【図６ａ】本発明の第２実施例に係る電子部品内蔵型印刷回路基板の製造方法における一工程を示す図である。
【図６ｂ】図６ａに示す工程の次の工程を示す図である。
【図６ｃ】図６ｂに示す工程の次の工程を示す図である。
【図６ｄ】図６ｃに示す工程の次の工程を示す図である。
【発明を実施するための形態】
【００１３】
本発明の目的、特定の利点及び新規の特徴は、添付の図面及び以下の詳細な説明、実施例からより明らかになるであろう。本明細書で各図面の構成要素に参照番号を付するにあたり、同一の構成要素には、たとえ他の図面上に図示されていても、できるだけ同一の符号を有すことにする。また、本発明の説明において、係わる公知技術に関する具体的な説明が本発明の要旨をかえって不明にすると判断される場合は、その詳細な説明を省略する。本明細書において、「第１」、「第２」等の用語は、ある構成要素を他の構成要素と区別するために用いるものであって、構成要素が上記用語により制限されることはない。添付図面において、一部の構成要素は、誇張されたり、省略されたり、または概略的に示されたりすることがあり、各構成要素の大きさが実際の大きさを完全に反映するものではない。
【００１４】
以下、添付された図面を参照して本発明の実施例を詳細に説明する。
【００１５】
＜電子部品内蔵型印刷回路基板＞
先ず、本発明の一実施例に係る部品内蔵型印刷回路基板について、図面を参照して具体的に説明する。この際、参照される図面に記載されていない図面符号は、同一の構成を示す他の図面での図面符号であり得る。
【００１６】
図１は、本発明の第１実施例に係る電子部品内蔵型印刷回路基板の断面図である。図１に示すように、回路層１２０、接着層１２５、電子部品１３０、第１及び第２絶縁層１４０、１５０、ソルダレジスト層１８０、表面処理層１９０及び金属バンプ１９５を含む。
【００１７】
回路層１２０は、一面が上記第１絶縁層１４０に露出するように埋め込まれて形成され、接続パターンを介して電子部品１３０の接続端子と接続する。
【００１８】
ここで、回路層１２０は、分離工程により除去されたキャリア部材にドライフィルムを塗布し、回路形成用開口部をパターニングする工程により形成される。
【００１９】
接着層１２５は、上記回路層１２０と同一面上に、エポキシの非伝導性接着物質を用いて、電子部品１３０がキャリア部材上に堅固に付着するように形成されることが好ましい。ここで、接着層１２５は、電子部品の接続端子部位を侵犯しないように塗布量を調節してその領域を最小化する。
【００２０】
電子部品１３０は、印刷回路基板に電気的に接続して特定機能を果たす部品であって、半導体素子のような能動素子またはキャパシタのような受動素子であり得る。ここで、電子部品１３０の活性面は、第１絶縁層１４０の一面と一致し、これにより、ビアホールを加工する必要がなく、接続端子１３１に接続パターン１１１をメッキして直接接続される。ここで、活性面が第１絶縁層１４０の一面に一致するとは、数学的に完全に同一平面上に位置するという意味ではなく、製造工程で発生する加工誤差などによる微小な公差を含む意味である。
【００２１】
一方、電子部品１３０の活性面は、一般的に接続端子１３１が備えられた最外郭面を意味する。より詳細には、接続端子１３１が第１絶縁層１４０に埋め込まれた場合、電子部品１３０の活性面は第１絶縁層１４０の露出面となる。ここで、電子部品１３０の活性面は、第１絶縁層１４０の一面と一致するので、従来の方法とは異なって別のビアが不要であり、接続信頼性が向上され、レーザー工程を省略できるので、コストを低減することができる。
【００２２】
第１絶縁層１４０及び第２絶縁層１５０には、第１、第２絶縁層１４０、１５０を貫通するようにビアが形成され、第２絶縁層１５０には、第１絶縁層１４０内に埋め込まれた電子部品の接続端子に接続するマイクロビアが形成される。
【００２３】
第１絶縁層１４０は、プリプレグ（ｐｒｅｐｒｅｇ）を用いて形成することが好ましく、上記電子部品１３０が実装される基板上に、上記電子部品１３０の実装領域に対応して第１絶縁層をパンチングした後、電子部品１３０を実装することになる。ここで、第１絶縁層１４０は、コアレス形態の基板製造方法により、部品が実装される領域に予め絶縁材をパンチングして１次レイアップ（ｌａｙ  ｕｐ）を行って形成される。
【００２４】
そして、第２絶縁層１５０は、第１絶縁層１４０の一面に形成されるものであって、第１絶縁層１４０に形成された電子部品１３０を埋め込んで固定する役割を果たす。このため、第２絶縁層１５０としては、流動性のある絶縁材を使用し、特に半硬化された絶縁材を使用することが好ましい。例示的に、第１、第２絶縁層１４０、１５０としては、プリプレグ層で形成されることが好ましく、熱硬化性または熱可塑性高分子物質、セラミック、有機無機複合素材、またはガラス繊維が含浸されたものであってもよく、高分子樹脂を含む場合、ＦＲ−４、ＢＴ（Ｂｉｓｍａｌｅｉｍｉｄｅ  Ｔｒｉａｚｉｎｅ）、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ  Ｂｕｉｌｄ  ｕｐ  Ｆｉｌｍ）などのエポキシ系絶縁樹脂を含むことができ、これとは異なって、ポリイミド系樹脂を含むこともできるが、特にこれに限定されることはない。
【００２５】
ソルダレジスト層１８０は、耐熱性被覆材料によりソルダリング（ｓｏｌｄｅｒｉｎｇ）する際に外部回路層にソルダが塗布されないように保護する役割をする。また、外部回路との電気的接続のために、ソルダレジスト層１８０に開口部を加工してパッド及び電子部品の接続端子を露出させることが好ましい。
【００２６】
表面処理層１９０は、露出された外部回路層１７０の酸化を防止するだけでなく、実装される電子部品１３０のソルダリング性を向上させ、高い伝導性を付与する役割をする。ここで、表面処理層１９０は、例えば金メッキ膜、電解金メッキ膜、無電解金メッキ膜、または無電解ニッケル／金メッキ（ＥＮＩＧ：  Ｅｌｅｃｔｒｏｌｅｓｓ  Ｎｉｃｋｅｌ  Ｉｍｍｅｒｓｉｏｎ  Ｇｏｌｄ）膜により形成されることができる。
【００２７】
金属バンプ１９５は、上記表面処理層１９０上に伝導性ソルダで形成されたバンプが一体に形成された状態で、各バンプが上部の電子素子の接続パッド１１１とボンディングされる。すなわち、上部電子素子のような相対部品のボンディング領域と各バンプの伝導性ソルダとを相互接着させ、所定の温度で加圧するサーマルコンプレッション方式のボンディング方法を用いて相対部品をバンプの伝導性ソルダに接着させることにより、半導体チップ間の積層が行われるか、半導体チップが基板に導電可能に接続される。
【００２８】
一方、図２は、上記第１実施例に係る電子部品内蔵型印刷回路基板上に電子素子が備えられたパッケージ構造を示す断面図であり、図３は、上記第１実施例に係る電子部品内蔵型印刷回路基板の一面にビルドアップ層が備えられたパッケージ構造を示す断面図である。
【００２９】
図２に示すように、印刷回路基板の半導体パッケージは、電子部品内蔵型印刷回路基板、第１電子素子４９１、第２素子４９５を含む。
【００３０】
上記電子部品内蔵型印刷回路基板は、上記第１実施例での説明通りである。
【００３１】
第１電子素子４９１は、電子部品内蔵型印刷回路基板の上部に形成され、上記印刷回路基板の金属バンプ４９０を介して接続される。
【００３２】
第２素子４９５は、 第１電子素子４９１上に設けられ、上記第２素子４９５のボンディング領域に形成された接続パッド４９６は、上記印刷回路基板に露出された接続パッド４８０とワイヤボンディングされる。
【００３３】
ここで、上記第１実施例と同様の構成についての詳細な説明は省略する。
【００３４】
図３に示すように、本実施例に係る電子部品内蔵型印刷回路基板は、図２の多層基板が印刷回路基板上に形成された結果物に、ビルドアップ層５４５をさらに含むことができ、ビルドアップ層５４５は、絶縁層５４０の一面に積層される。ここで、ビルドアップ層５４５は、別の絶縁素材を積層し、ＹＡＧレーザーまたはＣＯ２レーザーを用いてビアホールを形成した後、ＳＡＰ（Ｓｅｍｉ−Ａｄｄｉｔｉｖｅ  Ｐｒｏｃｅｓｓ）またはＭＳＡＰ（Ｍｏｄｉｆｉｅｄ  Ｓｅｍｉ−Ａｄｄｉｔｉｖｅ  Ｐｒｏｃｅｓｓ）などを行ってビアを含む回路層を形成することにより形成されることができる。一方、図３には、ビルドアップ層５４５として、絶縁層の一面にさらに１層が形成された構造が示されているが、必ずしも２層構造である必要はなく、ビルドアップ層５４５は、２層以上の構造に形成されても本発明の権利範囲に含まれるものであることは明らかである。
【００３５】
また、図４は、本発明の第２実施例に係る電子部品内蔵型印刷回路基板を示す断面図である。図４に示すように、電子部品６３０の活性面の接続端子が最外郭面に露出され、第１絶縁層６４０の一面と一致するようにし、電子部品の他面と接続する別のビアがない構造である。また、このような構造に、図２及び図３に示すように、多層基板が積層されるか、ビルドアップ層の構造を形成することができる。
【００３６】
＜電子部品内蔵型印刷回路基板の製造方法＞
図５ａから図５ｈは、本発明の第１実施例に係る電子部品内蔵型印刷回路基板の製造方法における工程図である。
【００３７】
図５ａから図５ｈに示すように、本発明の第１実施例に係る電子部品内蔵型印刷回路基板の製造方法は、キャリア部材上に埋め込み用回路パターンを形成するステップと、上記回路パターンが形成された素子実装領域に電子部品を実装するステップと、上記電子部品が埋め込まれるように絶縁層を形成するステップと、上記キャリア部材を除去するステップと、上記キャリア部材が除去された積層体の両面に回路層を形成し、電子部品の一側の接続端子を露出させるステップと、上記電子部品の露出された接続端子上に金属バンプ形成するステップと、を含む。
【００３８】
先ず、図５ａに示すように、シード層１１１を形成したキャリア部材１１０に第１ドライフィルム１１２を塗布して回路形成用開口部をパターニングする工程を行う。ここで、第１ドライフィルム１１２は、後述する回路層１２０を形成するステップでのメッキレジストの役割を行うものであって、ラミネーション（ｌａｍｉｎａｔｉｏｎ）を用いてシード層１１１に塗布する。この際、第１ドライフィルム１１２に回路形成用開口部をパターニングする工程を詳細に説明すると、先ず、第１ドライフィルム１１２にアートワークフィルムを密着させた後、紫外線を照射して第１ドライフィルム１１２を選択的に硬化させる露光工程を行う。その後、炭酸ナトリウムや炭酸カリウムなどを用いて硬化していない第１ドライフィルム１１２を溶解して除去する現像工程を行うことにより、回路形成用開口部をパターニングすることができる。
【００３９】
ここで、上記キャリア部材１１０の一面に形成されたシード層１１１は、通常、無電解銅メッキ工程を用いて形成することができるが、必ずしもこれに限定されることはなく、スパッタリング（ｓｐｕｔｔｅｒｉｎｇ）工程またはＣＶＤ（Ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）工程などを用いて形成することができる。
【００４０】
そして、図５ｂに示すように、上記キャリア部材１１０上に形成された上記回路形成用開口部に、埋め込み用回路層１２０を形成する。上記埋め込み用回路層１２０は、電解メッキ工程によりシード層１１１を引入線として用いて形成される。本ステップにおいて、第１ドライフィルム１１２がメッキレジストの役割を行うので、第１ドライフィルム１１２の回路形成用開口部にのみ選択的に埋め込み用回路層１２０が形成され、埋め込み用回路層１２０は、最終的に外部回路層１２０を構成するものであるので、銅を用いて形成することが好ましい。ここで、上記回路層が形成されると、上記ドライフィルムを除去することになる。ドライフィルムの除去方法は、ＮａＯＨまたはＫＯＨなどの剥離液を用いて除去することが好ましい。
【００４１】
その後、図５ｃに示すように、上記回路層１２０が形成されたキャリア部材１１０の同一面上に接着層１２５を形成し、電子部品１３０を実装する。ここで、接着層１２５は、上記回路層１２０と同一面上の電子部品１３０が実装された領域に非伝導性接着物質により形成され、上記電子部品１３０がキャリア部材１１０上に堅固に付着できるように形成される。ここで、接着層１２５は、電子部品の接続端子部位を侵犯しないように塗布量を調節して、その領域を最小化する。
【００４２】
一方、電子部品１３０は、印刷回路基板に電気的に接続されて特定機能を行う部品であって、半導体素子のような能動素子またはキャパシタのような受動素子であり得る。
【００４３】
次に、図５ｄに示すように、第１絶縁層１４０は、プリプレグを用いて形成されることが好ましく、上記電子部品１３０が実装される基板上に、上記電子部品１３０の実装領域に対応して第１絶縁層をパンチングして形成した後、電子部品１３０を実装することになる。ここで、第１絶縁層１４０は、コアレス形態の基板製造方法により、部品が実装される領域に予め絶縁材をパンチングして１次レイアップを行って形成される。
【００４４】
そして、第２絶縁層１５０は、第１絶縁層１４０の一面に形成され、第１絶縁層１４０に形成された電子部品１３０の実装領域のキャビティに充填されて電子部品１３０を埋め込んで固定する役割をする。このため、第２絶縁層１５０としては、流動性のある絶縁材を使用し、特に半硬化された絶縁材を使用することが好ましい。例示的に、第１、第２絶縁層１４０、１５０は、プリプレグ層で形成されることが好ましく、熱硬化性または熱可塑性高分子物質、セラミック、有機無機複合素材、またはガラス繊維が含浸されたものにより形成されてもよく、高分子樹脂を含む場合、ＦＲ−４、ＢＴ（Ｂｉｓｍａｌｅｉｍｉｄｅ  Ｔｒｉａｚｉｎｅ）、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ  Ｂｕｉｌｄ  ｕｐ  Ｆｉｌｍ）などのエポキシ系絶縁樹脂を含むことができ、これとは異なってポリイミド系樹脂を含むこともでき、特にこれに限定されることはない。
【００４５】
また、上記第２絶縁層上には、シード層１５１が形成され、シード層１５１は、通常無電解銅メッキ工程を用いて形成することができるが、必ずこれに限定されることはなく、スパッタリング（ｓｐｕｔｔｅｒｉｎｇ）工程またはＣＶＤ（Ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）工程などを用いて形成することもできる
【００４６】
そして、図５ｅに示すように、第１絶縁層及び第２絶縁層を高温、高圧により圧着してラミネーション工程を行った後、第１、第２絶縁層１４０、１５０をドリル加工してビアホール１５５ｂ及び電子部品１３０の接続端子が露出するようにマイクロビアホール１５５ａを形成する。ここで、ＹＡＧレーザーまたはＣＯ２レーザーを用いてホール形成工程を行うことが好ましい（以下、本発明では、１５５ａ及び１５５ｂをビアホール１５５という）。
【００４７】
その後、図５ｆに示すように、第２ドライフィルムを塗布し、上記形成されたビアホール１５５ｂ及び開口部が露出されるようにパターニングした後、金属物質で充填して外層回路層１７０を形成する。ここで、ＳＡＰ（Ｓｅｍｉ−Ａｄｄｉｔｉｖｅ  Ｐｒｏｃｅｓｓ）またはＭＳＡＰ（Ｍｏｄｉｆｉｅｄ  Ｓｅｍｉ−Ａｄｄｉｔｉｖｅ  Ｐｒｏｃｅｓｓ）などを行ってビアを含む外層回路層を形成することができる。しかし、上述した工程に特に限定されず、当業界で公知されたサブトラクティブ、ＳＡＰ、ＭＡＳＰなどを含む通常の回路形成工程を適用することができる。ここで、第２ドライフィルム１６０は、上記第１ドライフィルム１１２と同様にメッキレジストの役割をするものであって、詳細な説明は、上述した図５ｂを参照することにし、ここでは省略する。
【００４８】
次に、図５ｇに示すように、上記外層回路層１７０が形成されると、上記第２ドライフィルム１６０及びシード層１１１、１５１を除去した後、ソルダレジスト層１８０を形成する。ここで、上記第２ドライフィルム１６０の除去方法は、上記第１ドライフィルム１１２の除去方法と同様の方法を適用できる。
【００４９】
そして、上記シード層１１１、１５１にはそれ以上の電解メッキ工程を行う必要がないため、本ステップでは、露出されたシード層１１１、１５１を除去する。ここで、露出されたシード層１１１、１５１はアンダーカット（ｕｎｄｅｒ  ｃｕｔ）が発生しないように、ソフトエッチング（ｓｏｆｔ  ｅｔｃｈｉｎｇ）などを用いて除去することが好ましい。
【００５０】
上記第１絶縁層及び第２絶縁層１４０、１５０の露出面に開口部を有するソルダレジスト層１８０を形成する。より好ましく、ソルダレジスト層１８０の開口部は、マスクをパターニングし、露光及び現像する工程を含む。
【００５１】
最後に、図５ｈに示すように、ソルダレジスト層１８０の開口部に露出された外部回路層１７０に、表面処理層１９０及び金属バンプ１９５を形成する。
【００５２】
ここで、上記表面処理層１９０は、露出した回路層の酸化を防止するだけでなく、実装される電子部品１３０のソルダリング性を向上させて、高い伝導性を付与する役割をする。このような表面処理層１９０は、例えば金メッキ膜、電解金メッキ膜、無電解金メッキ膜、または無電解ニッケル／金メッキ（ＥＮＩＧ：  Ｅｌｅｃｔｒｏｌｅｓｓ  Ｎｉｃｋｅｌ  Ｉｍｍｅｒｓｉｏｎ  Ｇｏｌｄ）膜で形成されることができる。
【００５３】
また、金属バンプ１９５は、上記表面処理層１９０上に伝導性ソルダで形成され、各バンプは上部チップまたは基板のボンディング領域などにボンディングされる。すなわち、上部チップまたは、基板のような外装部品のボンディング領域と各バンプの伝導性ソルダとを相互接着させ、所定の温度で加圧するサーマルコンプレッション方式のボンディング方法を用いて外装部品をバンプの伝導性ソルダに接着させることにより、電子部品の接続端子が露出された状態で外装部品と直接接続するので、信号伝達の距離が近くなって部品間の信号伝逹が有利となり、伝送損失を最小化することができる。
【００５４】
図６ａから図６ｄは、本発明の第２実施例に係る電子部品内蔵型印刷回路基板の製造方法を示す工程図である。
【００５５】
以下に、製造方法順に詳細に説明する。ここで、上述した第１実施例を参照して、重複する説明は省略する。
【００５６】
図６ａに示すように、薄い銅箔を有するキャリアにパターンメッキで回路を形成する場合には、第１実施例とは異なって、ＩＶＨ（Ｉｎｔｅｒｓｔｉｔｉａｌ  ｖｉａ−ｈｏｌｅ）を形成し、以後の積層工程は第１実施例と同様に行われる。
【００５７】
このような、キャリアを適用する電子部品内蔵型印刷回路基板は、キャリアの分離を基準にしてｅｖｅｎ／ｏｄｄ  ｌａｙｅｒ（２Ｌ、３Ｌ、４Ｌ、５Ｌ及びそれ以上の多層基板）の形成が可能である。
【００５８】
以上では、本発明を具体的な実施例に基づいて詳細に説明したが、これは本発明を具体的に説明するためのものであって、本発明がこれに限定されることはなく、本発明の技術的思想内で当分野の通常の知識を有する者によりその変形や改良が可能であることは明らかである。
【００５９】
本発明の単純な変形及び変更はすべて本発明の領域に属するものとなり、本発明の具体的な保護範囲は添付された特許請求範囲により明確になるであろう。
【符号の説明】
【００６０】
１１０、３１０…キャリア部材
１１１、３１１…シード層
１２０、３２０、４２０、５２０、６２０…回路層
１３０、３３０、４３０、５３０、６３０…電子部品
１３１、３３１、４３１、５３１、６３１…接続端子
１４０、３４０，４４０，５４０…第１絶縁層
１５０…第２絶縁層
１６０、３４５…第２ドライフィルム
１７０、３６０、４６０…外部回路層
１８０、３７０、４７０、５７０…ソルダレジスト層
１９０、３８０…表面処理層
１９５、３９０、４９０、５９０、６９５…金属バンプ
４９１、５９１…第１素子
４９５、５９５…第２素子
【図１】
0006669330.tif 000002
【図２】
0006669330.tif 000003
【図３】
0006669330.tif 000004
【図４】
0006669330.tif 000005
【図５ａ】
0006669330.tif 000006
【図５ｂ】
0006669330.tif 000007
【図５ｃ】
0006669330.tif 000008
【図５ｄ】
0006669330.tif 000009
【図５ｅ】
0006669330.tif 000010
【図５ｆ】
0006669330.tif 000011
【図５ｇ】
0006669330.tif 000012
【図５ｈ】
0006669330.tif 000013
【図６ａ】
0006669330.tif 000014
【図６ｂ】
0006669330.tif 000015
【図６ｃ】
0006669330.tif 000016
【図６ｄ】
0006669330.tif 000017