(57)【特許請求の範囲】
【請求項１】
半導体層の上面にゲート酸化膜を形成し、
ユニットセル部において、前記ゲート酸化膜に接触するゲート導電膜を形成し、
平面視で前記ユニットセル部を囲んで設けられる終端領域において、前記ゲート酸化膜に接触するゲート配線を形成し、
前記終端領域における前記ゲート配線の上面に、第１の絶縁膜を形成し、
前記第１の絶縁膜をマスクとして前記ユニットセル部における前記ゲート導電膜の上面を熱酸化することによって、前記ゲート導電膜の上面に熱酸化膜を形成し、
前記第１の絶縁膜および前記熱酸化膜を覆う第２の絶縁膜を形成し、
前記終端領域において、前記第１の絶縁膜と前記第２の絶縁膜とで構成される層間絶縁膜をエッチングして前記ゲート配線を露出させることによって、ゲートコンタクト領域を形成し、
前記熱酸化膜の膜厚は、前記第１の絶縁膜の膜厚よりも厚い、
半導体装置の製造方法。
【請求項２】
前記第２の絶縁膜は、酸化膜である、
請求項１に記載の半導体装置の製造方法。
【請求項３】
前記熱酸化膜の膜厚は、前記第２の絶縁膜の膜厚の０．５倍以上である、
請求項１または請求項２に記載の半導体装置の製造方法。
【請求項４】
前記ユニットセル部において、ソースコンタクト領域を形成し、
前記ソースコンタクト領域にシリサイドを形成する、
請求項１から請求項３のうちのいずれか１項に記載の半導体装置の製造方法。
【請求項５】
前記ユニットセル部において前記シリサイドが形成された後に、前記終端領域において、前記ゲートコンタクト領域を形成する、
請求項４に記載の半導体装置の製造方法。
【請求項６】
前記半導体層は、ＳｉＣからなる、
請求項１から請求項５のうちのいずれか１項に記載の半導体装置の製造方法。
【請求項７】
前記第１の絶縁膜の上面および前記ゲート配線の側面と、前記熱酸化膜の上面および前記ゲート導電膜の側面とを覆う前記第２の絶縁膜を形成する、
請求項１から請求項６のうちのいずれか１項に記載の半導体装置の製造方法。
【請求項８】
前記終端領域における前記半導体層の上面に、フィールド酸化膜を形成し、
前記終端領域において、前記フィールド酸化膜の上面に前記ゲート酸化膜を形成する、
請求項１から請求項７のうちのいずれか１項に記載の半導体装置の製造方法。
【請求項９】
前記熱酸化膜は、前記ゲート導電膜の上面に加えて、前記ゲート導電膜の側面にも形成される、
請求項１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本願明細書に開示される技術は、たとえば、ゲート−ソース間のリーク不良を抑制するための構造を有するＳｉＣ−ＭＯＳＦＥＴに関するものである。
【背景技術】
【０００２】
半導体として炭化珪素を用いる場合の、ＳｉＣ−金属−酸化膜−半導体電界効果トランジスタ（ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｆｉｅｌｄ−ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ、すなわち、ＭＯＳＦＥＴ）の作製工程を以下に説明する。【０００３】
まず、ユニットセル部においては、ｐ型のウェル注入領域の表層にｎ型のソース注入領域を形成する。そして、少なくとも、ｎ型のソース注入領域とｎ型のエピタキシャル層とに挟まれたｐ型のウェル注入領域の上面に、ゲート酸化膜を形成する。【０００４】
一方で、終端領域においては、ｐ型のウェル注入領域の上面にフィールド酸化膜を形成する。そして、フィールド酸化膜の上面に、ゲート酸化膜を形成する。【０００５】
そして、ユニットセル部においては、ゲート酸化膜の上面にポリシリコンなどのゲート導電膜をパターニングによって形成する。また、終端領域においては、トランジスタのユニットセル部におけるゲート導電膜および後述する表面電極とコンタクトをとるためのゲート配線を、パターニングによってゲート酸化膜の上面に形成する。【０００６】
その後、ユニットセル部においては、ゲート導電膜の上面全体をキャップ酸化することによって、熱酸化膜を形成する。そして、熱酸化膜の上面およびゲート導電膜の側面を覆う、化学気相堆積（ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ、すなわち、ＣＶＤ）法によって形成されたＣＶＤ酸化膜を形成する。【０００７】
一方で、終端領域においては、ゲート配線の上面を酸化することによって、熱酸化膜を形成する。そして、熱酸化膜の上面およびゲート配線の側面を覆う、ＣＶＤ酸化膜を形成する。【０００８】
ここで、ユニットセル部において、ゲート導電膜を覆って形成される熱酸化膜と、熱酸化膜の上面およびゲート導電膜の側面を覆うＣＶＤ酸化膜とを合わせて、ユニットセル部における層間絶縁膜と称する。ユニットセル部における層間絶縁膜の、ゲート導電膜の上面における膜厚は、熱酸化膜の膜厚と、ＣＶＤ酸化膜の膜厚とを合わせた厚さである。【０００９】
また、終端領域において、ゲート配線を覆って形成される熱酸化膜と、熱酸化膜の上面およびゲート配線の側面を覆うＣＶＤ酸化膜とを合わせて、終端領域における層間絶縁膜と称する。終端領域における層間絶縁膜の、ゲート配線の上面における膜厚は、熱酸化膜の膜厚と、ＣＶＤ酸化膜の膜厚とを合わせた厚さである。【００１０】
次に、ユニットセル部において、ＣＶＤ酸化膜にソースコンタクトを開口させる。そして、コンタクト抵抗を下げるために、ソースコンタクト領域にシリサイドを形成する。また、終端領域においては、層間絶縁膜にゲートコンタクトを開口させる。【００１１】
次に、ソースコンタクト領域およびゲートコンタクト領域を覆う、表面電極を形成する。【００１２】
ここで、ＮｉとＳｉＣとのシリサイド、すなわち、ＮｉＳｉでオーミックコンタクトをとるためには、Ｎｉを成膜した後におよそ１０００℃の高温アニールを行う必要がある。【００１３】
しかしながら、終端領域においてゲートコンタクト領域が形成された状態で、ユニットセル部においてソースコンタクト領域にシリサイドを形成すると、終端領域における、ポリシリコンなどからなるゲート配線が、およそ１０００℃の高温でＮｉと反応することによって異常成長する場合がある。その場合、終端領域におけるゲート配線のポリシリコンが消失してしまう。【００１４】
したがって、ソースコンタクト領域にシリサイドを形成する際には、ゲートコンタクト領域においてシリサイドが形成されないように、ゲートコンタクト領域を形成せずに、終端領域における層間絶縁膜を残しておく必要がある。【００１５】
そのため、ＳｉＣ−ＭＯＳＦＥＴの作製工程では、たとえば、特許文献１に例示されるように、まず、ユニットセル部においてソースコンタクト領域のみを開口させて当該領域にシリサイドを形成させた後に、ゲートコンタクト領域を形成する。
【先行技術文献】
【特許文献】
【００１６】
【特許文献１】特開２０１４−１５０２７９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１７】
上記のＳｉＣ−ＭＯＳＦＥＴの構造では、ユニットセル部における層間絶縁膜の膜厚と終端領域における層間絶縁膜の膜厚とが等しい。そのため、たとえば、ユニットセル部における層間絶縁膜の上面において異物などに起因する欠陥が存在することによって、または、ユニットセル部における層間絶縁膜の下面において異物などに起因する欠陥が存在することによって、ユニットセル部における層間絶縁膜に局所的に膨れが発生すると、ゲートコンタクト領域をレジストを用いてパターニングする際に、ユニットセル部における層間絶縁膜の膨れが発生した箇所をレジストで正常に覆うことができなくなる。【００１８】
そうすると、ゲートコンタクト領域をエッチングによって形成する際に、レジストで覆われていないユニットセル部における層間絶縁膜もエッチングされてしまう場合がある。そして、ユニットセル部における層間絶縁膜がエッチングされることによって、意図しない箇所でゲート導電膜が露出すると、ゲート−ソース間のリーク不良が発生してしまう場合がある。【００１９】
本願明細書に開示される技術は、以上に記載されたような問題を解決するためになされたものであり、ユニットセル部における層間絶縁膜に局所的に膨れが発生する場合であっても、ゲートコンタクト領域を形成する際に、ユニットセル部における層間絶縁膜に覆われるゲート導電膜が露出することを抑制する技術に関するものである。
【課題を解決するための手段】
【００２０】
本願明細書に開示される技術の第１の態様は、半導体層の上面にゲート酸化膜を形成し、ユニットセル部において、前記ゲート酸化膜に接触するゲート導電膜を形成し、平面視で前記ユニットセル部を囲んで設けられる終端領域において、前記ゲート酸化膜に接触するゲート配線を形成し、前記終端領域における前記ゲート配線の上面に、第１の絶縁膜を形成し、前記第１の絶縁膜をマスクとして前記ユニットセル部における前記ゲート導電膜の上面を熱酸化することによって、前記ゲート導電膜の上面に熱酸化膜を形成し、前記第１の絶縁膜および前記熱酸化膜を覆う第２の絶縁膜を形成し、前記終端領域において、前記第１の絶縁膜と前記第２の絶縁膜とで構成される層間絶縁膜をエッチングして前記ゲート配線を露出させることによって、ゲートコンタクト領域を形成し、前記熱酸化膜の膜厚は、前記第１の絶縁膜の膜厚よりも厚い。
【発明の効果】
【００２１】
本願明細書に開示される技術の第１の態様は、半導体層の上面にゲート酸化膜を形成し、ユニットセル部において、前記ゲート酸化膜に接触するゲート導電膜を形成し、平面視で前記ユニットセル部を囲んで設けられる終端領域において、前記ゲート酸化膜に接触するゲート配線を形成し、前記終端領域における前記ゲート配線の上面に、第１の絶縁膜を形成し、前記第１の絶縁膜をマスクとして前記ユニットセル部における前記ゲート導電膜の上面を熱酸化することによって、前記ゲート導電膜の上面に熱酸化膜を形成し、前記第１の絶縁膜および前記熱酸化膜を覆う第２の絶縁膜を形成し、前記終端領域において、前記第１の絶縁膜と前記第２の絶縁膜とで構成される層間絶縁膜をエッチングして前記ゲート配線を露出させることによって、ゲートコンタクト領域を形成し、前記熱酸化膜の膜厚は、前記第１の絶縁膜の膜厚よりも厚いものである。このような構成によれば、ユニットセル部における層間絶縁膜に局所的に膨れが発生する場合であっても、ゲートコンタクト領域を形成する際に、ユニットセル部における層間絶縁膜に覆われるゲート導電膜が露出することを抑制することができる。
【００２２】
本願明細書に開示される技術に関する目的と、特徴と、局面と、利点とは、以下に示される詳細な説明と添付図面とによって、さらに明白となる。
【図面の簡単な説明】
【００２３】
【図１】実施の形態に関する、金属−酸化膜−半導体電界効果トランジスタの構造を概略的に例示する平面図である。
【図２】実施の形態に関する、トランジスタのユニットセル部の断面構造を概略的に例示する断面図である。
【図３】実施の形態に関する、終端領域の断面構造を概略的に例示する断面図である。
【図４】実施の形態に関する、ユニットセル部の断面構造を概略的に例示する断面図である。
【図５】実施の形態に関する、終端領域の断面構造を概略的に例示する断面図である。
【図６】実施の形態に関する、終端領域の断面構造を概略的に例示する断面図である。
【図７】実施の形態に関する、ユニットセル部の断面構造を概略的に例示する断面図である。
【図８】実施の形態に関する、終端領域の断面構造を概略的に例示する断面図である。
【図９】実施の形態に関する、ユニットセル部の断面構造を概略的に例示する断面図である。
【図１０】実施の形態に関する、ユニットセル部の断面構造を概略的に例示する断面図である。
【図１１】実施の形態に関する、終端領域の断面構造を概略的に例示する断面図である。
【発明を実施するための形態】
【００２４】
以下、添付される図面を参照しながら実施の形態について説明する。
【００２５】
なお、図面は概略的に示されるものであり、説明の便宜のため、適宜、構成の省略、または、構成の簡略化がなされるものである。また、異なる図面にそれぞれ示される構成などの大きさおよび位置の相互関係は、必ずしも正確に記載されるものではなく、適宜変更され得るものである。
【００２６】
また、以下に示される説明では、同様の構成要素には同じ符号を付して図示し、それらの名称と機能とについても同様のものとする。したがって、それらについての詳細な説明を、重複を避けるために省略する場合がある。
【００２７】
また、以下に記載される説明において、「上」、「下」、「左」、「右」、「側」、「底」、「表」または「裏」などの特定の位置と方向とを意味する用語が用いられる場合があっても、これらの用語は、実施の形態の内容を理解することを容易にするために便宜上用いられるものであり、実際に実施される際の方向とは関係しないものである。
【００２８】
また、以下に記載される説明において、「第１の」、または、「第２の」などの序数が用いられる場合があっても、これらの用語は、実施の形態の内容を理解することを容易にするために便宜上用いられるものであり、これらの序数によって生じ得る順序などに限定されるものではない。
【００２９】
＜実施の形態＞
以下、本実施の形態に関する半導体装置の製造方法について説明する。説明の便宜上、まず、ＭＯＳＦＥＴの構造について説明する。
【００３０】
図１は、ユニットセル部１１および終端領域１２を有する金属−酸化膜−半導体電界効果トランジスタの構造を概略的に例示する平面図である。また、図２は、トランジスタのユニットセル部１１の断面構造を概略的に例示する断面図である。また、図３は、平面視においてユニットセル部１１を囲んで形成される、終端領域１２の断面構造を概略的に例示する断面図である。
【００３１】
図１、図２、および、図３に例示されるトランジスタが、半導体として炭化珪素を用いるＳｉＣ−ＭＯＳＦＥＴである場合の作製工程を以下に図１、図２、および、図３を参照しつつ説明する。
【００３２】
まず、ユニットセル部１１および終端領域１２において、ｎ型のＳｉＣ半導体基板２６の上面に、ｎ型のエピタキシャル層２５をエピタキシャル成長させる。次に、エピタキシャル層２５の表層に、ｐ型のウェル注入領域２４を形成する。
【００３３】
次に、ユニットセル部１１においては、ｐ型のウェル注入領域２４の表層にｎ型のソース注入領域２３を形成する。そして、少なくとも、ｎ型のソース注入領域２３とｎ型のエピタキシャル層２５とに挟まれたｐ型のウェル注入領域２４の上面に、ゲート酸化膜２１を形成する。
【００３４】
一方で、終端領域１２においては、ｐ型のウェル注入領域２４の上面にフィールド酸化膜２９を形成する。そして、フィールド酸化膜２９の上面に、ゲート酸化膜２１を形成する。
【００３５】
そして、ユニットセル部１１においては、ゲート酸化膜２１の上面にポリシリコンなどのゲート導電膜２ａをパターニングによって形成する。また、終端領域１２においては、トランジスタのユニットセル部１１におけるゲート導電膜２ａおよび後述する表面電極２８とコンタクトをとるためのゲート配線３ａを、パターニングによってゲート酸化膜２１の上面に形成する。
【００３６】
なお、ｎ型のＳｉＣ半導体基板２６の下面には、裏面電極２７を形成する。
【００３７】
その後、ユニットセル部１１においては、ゲート導電膜２ａの上面全体をキャップ酸化することによって、熱酸化膜２ｄを形成する。そして、熱酸化膜２ｄの上面およびゲート導電膜２ａの側面を覆う、ＣＶＤ酸化膜２ｂを形成する。
【００３８】
一方で、終端領域１２においては、上記の工程において、ゲート配線３ａの上面を酸化することによって、熱酸化膜３ｄを形成する。そして、熱酸化膜３ｄの上面およびゲート配線３ａの側面を覆う、ＣＶＤ酸化膜３ｂを形成する。
【００３９】
ここで、ユニットセル部１１において、ゲート導電膜２ａを覆って形成される熱酸化膜２ｄと、熱酸化膜２ｄの上面およびゲート導電膜２ａの側面を覆うＣＶＤ酸化膜２ｂとを合わせて、層間絶縁膜２００と称する。層間絶縁膜２００の、ゲート導電膜２ａの上面における膜厚は、熱酸化膜２ｄの膜厚と、ＣＶＤ酸化膜２ｂの膜厚とを合わせた厚さである。
【００４０】
また、終端領域１２において、ゲート配線３ａを覆って形成される熱酸化膜３ｄと、熱酸化膜３ｄの上面およびゲート配線３ａの側面を覆うＣＶＤ酸化膜３ｂとを合わせて、層間絶縁膜３００と称する。層間絶縁膜３００の、ゲート配線３ａの上面における膜厚は、熱酸化膜３ｄの膜厚と、ＣＶＤ酸化膜３ｂの膜厚とを合わせた厚さである。
【００４１】
次に、ユニットセル部１１において、ＣＶＤ酸化膜２ｂにソースコンタクトを開口させる。具体的には、ＣＶＤ酸化膜２ｂおよびゲート酸化膜２１をエッチングすることによって、ソースコンタクト領域１００を形成する。そして、コンタクト抵抗を下げるために、ソースコンタクト領域１００にシリサイド２２を形成する。なお、図２においては、このようにしてソースコンタクト領域１００が形成され、さらに、ソースコンタクト領域１００シリサイド２２が形成された状態が開示される。
【００４２】
また、終端領域１２においては、層間絶縁膜３００にゲートコンタクトを開口させる。具体的には、ＣＶＤ酸化膜３ｂおよび熱酸化膜３ｄをエッチングすることによって、ゲートコンタクト領域３ｃを形成する。なお、図３においては、このようにしてゲートコンタクト領域３ｃが形成された状態が開示される。
【００４３】
次に、ソースコンタクト領域１００およびゲートコンタクト領域３ｃを覆う、表面電極２８を形成する。
【００４４】
ここで、ＮｉとＳｉＣとのシリサイド、すなわち、ＮｉＳｉでオーミックコンタクトをとるためには、Ｎｉを成膜した後におよそ１０００℃の高温アニールを行う必要がある。
【００４５】
しかしながら、終端領域１２においてゲートコンタクト領域３ｃが形成された状態で、ユニットセル部１１においてソースコンタクト領域１００にシリサイド２２を形成すると、終端領域１２における、ポリシリコンなどからなるゲート配線３ａが、およそ１０００℃の高温でＮｉと反応することによって異常成長する場合がある。その場合、ゲート配線３ａのポリシリコンが消失してしまう。
【００４６】
したがって、ソースコンタクト領域１００にシリサイド２２を形成する際には、ゲートコンタクト領域３ｃにおいてシリサイドが形成されないように、ゲートコンタクト領域３ｃを形成せずに層間絶縁膜３００を残しておく必要がある。
【００４７】
ここで、上記のＳｉＣ−ＭＯＳＦＥＴの構造では、層間絶縁膜２００の膜厚と層間絶縁膜３００の膜厚とが等しい。そのため、たとえば、層間絶縁膜２００の上面において異物などに起因する欠陥が存在することによって、または、層間絶縁膜２００の下面において異物などに起因する欠陥が存在することによって、層間絶縁膜２００に局所的に膨れが発生すると、ゲートコンタクト領域３ｃをレジストを用いてパターニングする際に、層間絶縁膜２００の膨れが発生した箇所をレジストで正常に覆うことができなくなる。
【００４８】
そうすると、ゲートコンタクト領域３ｃをエッチングによって形成する際に、レジストで覆われていないユニットセル部１１における層間絶縁膜２００もエッチングされてしまう場合がある。そして、層間絶縁膜２００がエッチングされることによって、意図しない箇所でゲート導電膜２ａが露出すると、ゲート−ソース間のリーク不良が発生してしまう場合がある。
【００４９】
＜半導体装置の製造方法の製造工程について＞
本実施の形態に関するＳｉＣ−ＭＯＳＦＥＴの製造方法を、以下に説明する。ここで、図４は、本実施の形態に関する、ユニットセル部の断面構造を概略的に例示する断面図である。また、図５は、本実施の形態に関する、終端領域の断面構造を概略的に例示する断面図である。
【００５０】
まず、ｎ型のＳｉＣ半導体基板２６の上面に、ｎ型のエピタキシャル層２５をエピタキシャル成長させる。次に、エピタキシャル層２５の表層に、ｐ型のウェル注入領域２４を形成する。
【００５１】
次に、ユニットセル部１１においては、ｐ型のウェル注入領域２４の表層にｎ型のソース注入領域２３を形成する。そして、少なくとも、ｎ型のソース注入領域２３とｎ型のエピタキシャル層２５とに挟まれたｐ型のウェル注入領域２４の上面に、ゲート酸化膜２１を形成する。
【００５２】
一方で、終端領域１２においては、ｐ型のウェル注入領域２４の上面にフィールド酸化膜２９を形成する。そして、フィールド酸化膜２９の上面に、ゲート酸化膜２１を形成する。
【００５３】
そして、ユニットセル部１１においては、ゲート酸化膜２１の上面にポリシリコンなどのゲート導電膜２ａをパターニングによって形成する。また、終端領域１２においては、トランジスタのユニットセル部１１におけるゲート導電膜２ａおよび後述する表面電極２８とコンタクトをとるためのゲート配線３ａを、パターニングによってゲート酸化膜２１の上面に形成する。
【００５４】
なお、ｎ型のＳｉＣ半導体基板２６の下面には、裏面電極２７を形成する。
【００５５】
次に、ユニットセル部１１および終端領域１２において、たとえば、シリコン窒化膜である絶縁膜を形成する。そして、終端領域１２におけるゲート配線３ａの上面のみに当該絶縁膜が残存するようにエッチングすることによって、絶縁膜１０３ｄを形成する。
【００５６】
ここで、図６は、本実施の形態に関する、終端領域の断面構造を概略的に例示する断面図である。図６においては、ゲート配線３ａの上面にのみ、絶縁膜１０３ｄが形成される。
【００５７】
次に、終端領域１２において形成された絶縁膜１０３ｄを保護膜、すなわち、マスクとして、ユニットセル部１１において、ゲート導電膜２ａの上面をキャップ酸化、すなわち、熱酸化する。そうすることによって、ゲート導電膜２ａの上面において熱酸化膜１０２ｄを形成する。この場合、終端領域１２においては絶縁膜１０３ｄがキャップ酸化の保護膜として機能するため、終端領域１２におけるゲート配線３ａのポリシリコンは酸化されない。
【００５８】
ここで、図７は、本実施の形態に関する、ユニットセル部の断面構造を概略的に例示する断面図である。図７においては、ゲート導電膜２ａの上面において熱酸化膜１０２ｄが形成される。
【００５９】
次に、ユニットセル部１１および終端領域１２において、ＣＶＤ酸化膜を形成する。具体的には、ユニットセル部１１においては、熱酸化膜１０２ｄの上面およびゲート導電膜２ａの側面を覆う、ＣＶＤ酸化膜１０２ｂを形成する。なお、当該酸化膜は、別の方法によって形成された酸化膜であってもよい。
【００６０】
また、終端領域１２においては、絶縁膜１０３ｄの上面およびゲート配線３ａの側面を覆う、ＣＶＤ酸化膜１０３ｂを形成する。なお、当該酸化膜は、別の方法によって形成された酸化膜であってもよい。
【００６１】
ここで、図８は、本実施の形態に関する、終端領域の断面構造を概略的に例示する断面図である。図８においては、絶縁膜１０３ｄの上面およびゲート配線３ａの側面を覆う、ＣＶＤ酸化膜１０３ｂが形成される。
【００６２】
ここで、ユニットセル部１１において、ゲート導電膜２ａを覆って形成される熱酸化膜１０２ｄと、熱酸化膜１０２ｄの上面およびゲート導電膜２ａの側面を覆うＣＶＤ酸化膜１０２ｂとを合わせて、層間絶縁膜２００Ａと称する。層間絶縁膜２００Ａの、ゲート導電膜２ａの上面における膜厚は、熱酸化膜１０２ｄの膜厚と、ＣＶＤ酸化膜１０２ｂの膜厚とを合わせた厚さである。
【００６３】
また、終端領域１２において、ゲート配線３ａを覆って形成される絶縁膜１０３ｄ、および、絶縁膜１０３ｄの上面およびゲート配線３ａの側面を覆うＣＶＤ酸化膜１０３ｂを合わせて、層間絶縁膜３００Ａと称する。層間絶縁膜３００Ａの、ゲート配線３ａの上面における膜厚は、絶縁膜１０３ｄの膜厚と、ＣＶＤ酸化膜１０３ｂの膜厚とを合わせた厚さである。
【００６４】
上記のように、絶縁膜１０３ｄと熱酸化膜１０２ｄとは、異なる工程で形成される。したがって、それぞれの形成条件、たとえば、形成時間などを調整することによって、ユニットセル部１１における熱酸化膜１０２ｄの膜厚を、終端領域１２における絶縁膜１０３ｄの膜厚よりも厚くすることができる。
【００６５】
次に、ユニットセル部１１において、ＣＶＤ酸化膜１０２ｂおよびゲート酸化膜２１をエッチングすることによってソースコンタクト領域１００を形成する。ソースコンタクト領域１００は、ソース注入領域２３を露出させる。ここで、図９は、本実施の形態に関する、ユニットセル部の断面構造を概略的に例示する断面図である。図９においては、ＣＶＤ酸化膜１０２ｂにソースコンタクト領域１００が形成される。
【００６６】
そして、コンタクト抵抗を下げるために、ソースコンタクト領域１００にシリサイド２２を形成する。ここで、図１０は、本実施の形態に関する、ユニットセル部の断面構造を概略的に例示する断面図である。図１０においては、ソースコンタクト領域１００にシリサイド２２が形成される。この際、終端領域１２におけるゲートコンタクトは開口していないため、ポリシリコンなどからなるゲート配線３ａが、高温でＮｉと反応することはない。
【００６７】
次に、終端領域１２において、層間絶縁膜３００Ａにゲートコンタクトを開口させる。具体的には、ＣＶＤ酸化膜１０３ｂをレジストマスクを用いてエッチングし、さらに、同じレジストマスクを用いて絶縁膜１０３ｄをエッチングすることによって、ゲートコンタクト領域３ｃを形成する。ゲートコンタクト領域３ｃは、ゲート配線３ａを露出させる。
【００６８】
ここで、絶縁膜１０３ｄは、ＣＶＤ酸化膜１０２ｂ、熱酸化膜１０２ｄ、および、ＣＶＤ酸化膜１０３ｂとは異なる種類の材料から形成される。そのため、絶縁膜１０３ｄを通常のエッチング、すなわち、反応性イオンエッチング（ｒｅａｃｔｉｖｅ  ｉｏｎ  ｅｔｃｈｉｎｇ、すなわち、ＲＩＥ）工程によってエッチングする際に、ＣＶＤ酸化膜１０２ｂおよび熱酸化膜１０２ｄがエッチングされることはない。
【００６９】
また、熱酸化膜１０２ｄの膜厚が絶縁膜１０３ｄの膜厚よりも厚いことによって、ユニットセル部１１における層間絶縁膜２００Ａの膜厚が、終端領域１２における層間絶縁膜３００Ａの膜厚よりも厚くなる。
【００７０】
そのため、ユニットセル部１１における層間絶縁膜２００Ａに局所的な膨れが発生し当該箇所をレジストで正常に覆うことができない場合であっても、エッチングによって層間絶縁膜２００Ａからゲート導電膜２ａが露出することを抑制することができる。したがって、ゲート導電膜２ａが露出することに起因する、ゲート−ソース間のリーク不良の発生を抑制する。
【００７１】
なお、通常のエッチング、すなわち、ＲＩＥの際には、オーバーエッチング込みでエッチングを行うので、エッチング時間、または、エッチング量としては、実際のＣＶＤ酸化膜１０３ｂの膜厚に対しておよそ１．５倍のエッチングを行う。
【００７２】
そのため、オーバーエッチング込みでのエッチング処理を考慮する場合、ユニットセル部１１におけるゲート導電膜２ａの熱酸化、すなわち、キャップ酸化によって形成される熱酸化膜１０２ｄの膜厚は、ＣＶＤ酸化膜１０３ｂの膜厚の０．５倍以上が望ましい。
【００７３】
図１１は、本実施の形態に関する、終端領域の断面構造を概略的に例示する断面図である。図１１においては、層間絶縁膜３００Ａにゲートコンタクト領域３ｃが形成される。
【００７４】
次に、ソースコンタクト領域１００およびゲートコンタクト領域３ｃを覆う、表面電極２８を形成する。
【００７５】
＜以上に記載された実施の形態によって生じる効果について＞
次に、以上に記載された実施の形態によって生じる効果を例示する。なお、以下の説明においては、以上に記載された実施の形態に例示された具体的な構成に基づいて当該効果が記載されるが、同様の効果が生じる範囲で、本願明細書に例示される他の具体的な構成と置き換えられてもよい。
【００７６】
以上に記載された実施の形態によれば、半導体装置の製造方法において、半導体層の上面にゲート酸化膜２１を形成する。そして、ユニットセル部１１において、ゲート酸化膜２１に接触するゲート導電膜２ａを形成する。そして、終端領域１２において、ゲート酸化膜２１に接触するゲート配線３ａを形成する。そして、終端領域１２におけるゲート配線３ａの上面に、第１の絶縁膜を形成する。そして、第１の絶縁膜をマスクとしてユニットセル部１１におけるゲート導電膜２ａの上面を熱酸化することによって、ゲート導電膜２ａの上面に熱酸化膜１０２ｄを形成する。そして、第１の絶縁膜および熱酸化膜１０２ｄを覆う第２の絶縁膜を形成する。ここで、半導体層は、たとえば、ｎ型のエピタキシャル層２５に対応するものである。また、第１の絶縁膜は、たとえば、絶縁膜１０３ｄに対応するものである。また、第１の絶縁膜を覆う第２の絶縁膜は、たとえば、ＣＶＤ酸化膜１０３ｂに対応するものである。また、熱酸化膜１０２ｄを覆う第２の絶縁膜は、たとえば、ＣＶＤ酸化膜１０２ｂに対応するものである。
【００７７】
このような構成によれば、ユニットセル部１１における層間絶縁膜２００Ａに局所的に膨れが発生する場合であっても、ゲートコンタクト領域３ｃを形成する際に、ユニットセル部１１における層間絶縁膜２００Ａに覆われるゲート導電膜２ａが露出することを抑制することができる。具体的には、絶縁膜１０３ｄを形成した後に、絶縁膜１０３ｄをマスクとしてユニットセル部１１におけるゲート導電膜２ａの上面を熱酸化することによって、ゲート導電膜２ａの上面に熱酸化膜１０２ｄを形成するため、熱酸化膜１０２ｄを形成する際の形成条件を調整することによって、熱酸化膜１０２ｄの膜厚を絶縁膜１０３ｄの膜厚よりも厚くすることができる。すなわち、熱酸化膜１０２ｄを含む層間絶縁膜２００Ａの膜厚を絶縁膜１０３ｄを含む層間絶縁膜３００Ａの膜厚よりも厚くすることができる。したがって、ゲートコンタクト領域３ｃを形成する際にユニットセル部１１における層間絶縁膜２００Ａがエッチングされた場合でも、層間絶縁膜２００Ａに覆われるゲート導電膜２ａが露出することを抑制することができる。また、前の工程において形成された絶縁膜１０３ｄをマスクとして熱酸化膜１０２ｄを形成するため、熱酸化膜１０２ｄを形成するために、別途マスクを用意する必要がなくなる。
【００７８】
なお、これらの構成以外の本願明細書に例示される他の構成については適宜省略することができる。すなわち、少なくともこれらの構成を備えていれば、以上に記載された効果を生じさせることができる。
【００７９】
しかしながら、本願明細書に例示される他の構成のうちの少なくとも１つを以上に記載された構成に適宜追加した場合、すなわち、以上に記載された構成としては記載されなかった本願明細書に例示される他の構成を以上に記載された構成に追加した場合でも、同様に以上に記載された効果を生じさせることができる。
【００８０】
また、特に制限がない限り、それぞれの処理が行われる順序は変更することができる。
【００８１】
また、以上に記載された実施の形態によれば、第１の絶縁膜をマスクとしてユニットセル部１１におけるゲート導電膜２ａの上面を熱酸化することによって、ゲート導電膜２ａの上面に、第１の絶縁膜よりも厚い熱酸化膜１０２ｄを形成する。ここで、第１の絶縁膜は、たとえば、絶縁膜１０３ｄに対応するものである。このような構成によれば、ゲートコンタクト領域３ｃを形成する際にユニットセル部１１における層間絶縁膜２００Ａがエッチングされた場合でも、層間絶縁膜２００Ａに覆われるゲート導電膜２ａが露出することを抑制することができる。
【００８２】
また、以上に記載された実施の形態によれば、第２の絶縁膜は、酸化膜である。ここで、第１の絶縁膜を覆う第２の絶縁膜は、たとえば、ＣＶＤ酸化膜１０３ｂに対応するものである。また、熱酸化膜１０２ｄを覆う第２の絶縁膜は、たとえば、ＣＶＤ酸化膜１０２ｂに対応するものである。このような構成によれば、ゲートコンタクト領域３ｃを形成する際にユニットセル部１１における層間絶縁膜２００Ａがエッチングされた場合でも、層間絶縁膜２００Ａに覆われるゲート導電膜２ａが露出することを抑制することができる。
【００８３】
また、以上に記載された実施の形態によれば、熱酸化膜１０２ｄの膜厚は、第２の絶縁膜の膜厚の０．５倍以上である。ここで、第１の絶縁膜を覆う第２の絶縁膜は、たとえば、ＣＶＤ酸化膜１０３ｂに対応するものである。また、熱酸化膜１０２ｄを覆う第２の絶縁膜は、たとえば、ＣＶＤ酸化膜１０２ｂに対応するものである。このような構成によれば、ゲートコンタクト領域３ｃを形成する際に、ＣＶＤ酸化膜１０３ｂをオーバーエッチング込みでエッチング処理をしても、層間絶縁膜２００Ａに覆われるゲート導電膜２ａが露出することを効果的に抑制することができる。
【００８４】
また、以上に記載された実施の形態によれば、ユニットセル部１１において、ソース注入領域２３を露出させるソースコンタクト領域１００を形成する。そして、ソースコンタクト領域１００にシリサイド２２を形成する。このような構成によれば、シリサイド２２を形成する際にはゲートコンタクトは開口していないため、ポリシリコンなどからなるゲート配線３ａが、高温でＮｉと反応することがない。
【００８５】
また、以上に記載された実施の形態によれば、ユニットセル部１１においてシリサイド２２が形成された後に、終端領域１２において、ゲート配線３ａを露出させるゲートコンタクト領域３ｃを形成する。このような構成によれば、シリサイド２２を形成する際にはゲートコンタクトは開口していないため、ポリシリコンなどからなるゲート配線３ａが、高温でＮｉと反応することがない。
【００８６】
また、以上に記載された実施の形態によれば、半導体層は、ＳｉＣからなる。ここで、半導体層は、たとえば、ｎ型のエピタキシャル層２５に対応するものである。このような構成によれば、ゲートコンタクト領域３ｃを形成する際にユニットセル部１１における層間絶縁膜２００Ａがエッチングされた場合でも、層間絶縁膜２００Ａに覆われるゲート導電膜２ａが露出することを抑制することができる。
【００８７】
また、以上に記載された実施の形態によれば、第１の絶縁膜の上面およびゲート配線３ａの側面と、熱酸化膜１０２ｄの上面およびゲート導電膜２ａの側面とを覆う第２の絶縁膜を形成する。ここで、第１の絶縁膜は、たとえば、絶縁膜１０３ｄに対応するものである。また、第１の絶縁膜の上面およびゲート配線３ａの側面を覆う第２の絶縁膜は、たとえば、ＣＶＤ酸化膜１０３ｂに対応するものである。また、熱酸化膜１０２ｄの上面およびゲート導電膜２ａの側面を覆う第２の絶縁膜は、たとえば、ＣＶＤ酸化膜１０２ｂに対応するものである。このような構成によれば、ゲートコンタクト領域３ｃを形成する際にユニットセル部１１における層間絶縁膜２００Ａがエッチングされた場合でも、層間絶縁膜２００Ａに覆われるゲート導電膜２ａが露出することを抑制することができる。
【００８８】
また、以上に記載された実施の形態によれば、終端領域１２における半導体層の上面に、フィールド酸化膜２９を形成する。そして、終端領域１２において、フィールド酸化膜２９の上面にゲート酸化膜２１を形成する。ここで、半導体層は、たとえば、ｎ型のエピタキシャル層２５に対応するものである。このような構成によれば、ゲートコンタクト領域３ｃを形成する際にユニットセル部１１における層間絶縁膜２００Ａがエッチングされた場合でも、層間絶縁膜２００Ａに覆われるゲート導電膜２ａが露出することを抑制することができる。
【００８９】
＜以上に記載された実施の形態における変形例について＞
以上に記載された実施の形態では、それぞれの構成要素の材質、材料、寸法、形状、相対的配置関係または実施の条件などについても記載する場合があるが、これらはすべての局面において例示であって、本願明細書に記載されたものに限られることはないものとする。
【００９０】
したがって、例示されていない無数の変形例、および、均等物が、本願明細書に開示される技術の範囲内において想定される。たとえば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合が含まれるものとする。
【００９１】
また、矛盾が生じない限り、以上に記載された実施の形態において「１つ」備えられるものとして記載された構成要素は、「１つ以上」備えられていてもよいものとする。
【００９２】
さらに、以上に記載された実施の形態におけるそれぞれの構成要素は概念的な単位であって、本願明細書に開示される技術の範囲内には、１つの構成要素が複数の構造物から成る場合と、１つの構成要素がある構造物の一部に対応する場合と、さらには、複数の構成要素が１つの構造物に備えられる場合とを含むものとする。
【００９３】
また、以上に記載された実施の形態におけるそれぞれの構成要素には、同一の機能を発揮する限り、他の構造または形状を有する構造物が含まれるものとする。
【００９４】
また、本願明細書における説明は、本技術に関するすべての目的のために参照され、いずれも、従来技術であると認めるものではない。
【００９５】
また、以上に記載された実施の形態において、特に指定されずに材料名などが記載された場合は、矛盾が生じない限り、当該材料に他の添加物が含まれた、たとえば、合金などが含まれるものとする。
【００９６】
また、以上に記載された実施の形態では、半導体基板がｎ型とされたが、ｐ型とされる場合であってもよいものとする。すなわち、以上に記載された実施の形態では、炭化珪素半導体装置の例としてＭＯＳＦＥＴが説明されたが、炭化珪素半導体装置の例が絶縁ゲート型バイポーラトランジスタ（ｉｎｓｕｌａｔｅｄ  ｇａｔｅ  ｂｉｐｏｌａｒ  ｔｒａｎｓｉｓｔｏｒ、すなわち、ＩＧＢＴ）である場合も想定することができるものとする。
【００９７】
なお、炭化珪素半導体装置の例がＩＧＢＴである場合には、ソース電極がエミッタ電極に対応し、かつ、ドレイン電極がコレクタ電極に対応するものとする。また、炭化珪素半導体装置の例がＩＧＢＴである場には、ドリフト層の下面にドリフト層とは逆の導電型の層が位置するが、ドリフト層の下面に位置する層は、ドリフト層の下面に新たに形成される層であってもよいし、以上に記載された実施の形態における場合のようにドリフト層が形成されるための半導体基板であってもよい。
【００９８】
また、以上に記載された実施の形態では、熱酸化膜１０２ｄは、ゲート導電膜２ａの上面に形成されたが、熱酸化膜１０２ｄは、ゲート導電膜２ａの上面に加えて、ゲート導電膜２ａの側面にも形成されていてもよい。また、絶縁膜１０３ｄは、ゲート配線３ａの上面に形成されたが、絶縁膜１０３ｄは、ゲート配線３ａの上面に加えて、ゲート配線３ａの側面にも形成されていてもよい。
【００９９】
また、以上に記載された実施の形態では、いわゆる縦型のＭＯＳＦＥＴについて説明されたが、横型のＭＯＳＦＥＴに適用される場合も想定することができるものとする。
【０１００】
また、以上に記載された実施の形態では、プレーナ型のＭＯＳＦＥＴについて説明されたが、ドリフト層の上面にトレンチが形成されたトレンチ型のＭＯＳＦＥＴに適用される場合も想定することができるものとする。トレンチ型のＭＯＳＦＥＴの場合、ドリフト層の上面に溝部、すなわち、トレンチが形成され、当該溝部内のドリフト層の上面、すなわち、トレンチの底面上に、ゲート絶縁膜を介してゲート電極が埋め込まれる。
【符号の説明】
【０１０１】
２ａ  ゲート導電膜、２ｂ，３ｂ，１０２ｂ，１０３ｂ  ＣＶＤ酸化膜、２ｄ，３ｄ，１０２ｄ  熱酸化膜、３ａ  ゲート配線、３ｃ  ゲートコンタクト領域、１１  ユニットセル部、１２  終端領域、２１  ゲート酸化膜、２２  シリサイド、２３  ソース注入領域、２４  ウェル注入領域、２５  エピタキシャル層、２６  ＳｉＣ半導体基板、２７  裏面電極、２８  表面電極、２９  フィールド酸化膜、１００  ソースコンタクト領域、１０３ｄ  絶縁膜、２００，２００Ａ，３００，３００Ａ  層間絶縁膜。
【図１】
0006723384.tif 000002
【図２】
0006723384.tif 000003
【図３】
0006723384.tif 000004
【図４】
0006723384.tif 000005
【図５】
0006723384.tif 000006
【図６】
0006723384.tif 000007
【図７】
0006723384.tif 000008
【図８】
0006723384.tif 000009
【図９】
0006723384.tif 000010
【図１０】
0006723384.tif 000011
【図１１】
0006723384.tif 000012