(57)【特許請求の範囲】
【請求項１】
半導体基板の半極性面上にＩｎＡｌＮ層及びＧａＮ層がこの順で複数回積層して成長された分布ブラッグ反射鏡と、
前記分布ブラッグ反射鏡上に形成され、活性層を含む半導体構造層と、を有し、
前記ＩｎＡｌＮ層は、前記ＧａＮ層との界面に複数の突起を有し、
前記ＩｎＡｌＮ層は、前記複数の突起の各々の頂部に形成され、他の領域よりもＩｎ組成の低い低Ｉｎ領域を有することを特徴とする半導体発光素子。
【請求項２】
前記他の領域は前記ＧａＮ層と格子整合する組成を有し、
前記低Ｉｎ領域は前記他の領域よりも１０％以上低いＩｎ組成を有することを特徴とする請求項１に記載の半導体発光素子。
【請求項３】
前記突起の各々における前記低Ｉｎ領域は、前記活性層からの放出光に対して不感の平均サイズ及び平均高さを有することを特徴とする請求項１又は２に記載の半導体発光素子。
【請求項４】
前記突起の各々における前記低Ｉｎ領域は、５〜１０ｎｍの平均サイズ及び２〜４ｎｍの平均高さを有し、
前記突起の各々における前記低Ｉｎ領域は、３〜８ｎｍの平均間隔で配置されていることを特徴とする請求項３に記載の半導体発光素子。
【請求項５】
前記半極性面は、（２０−２−１）面、（２０−２１）面、（１１−２２）面、（１０−１−１）面、（３０−３１）面又は（３０−３−１）面であることを特徴とする請求項１乃至４のいずれか１つに記載の半導体発光素子。
【請求項６】
半導体基板の半極性面上に、複数の突起を有する表面を有するＩｎＡｌＮ層を第１の温度で成長する第１の工程と、前記第１の温度よりも低い第２の温度で前記ＩｎＡｌＮ層の前記表面にＮＨ3を供給し、前記複数の突起の各々の頂部に前記ＩｎＡｌＮ層内の他の領域よりも低いＩｎ組成の低Ｉｎ領域を形成する第２の工程と、前記ＩｎＡｌＮ層の前記表面上にＧａＮ層を成長する第３の工程と、をこの順で複数回繰り返し、前記ＩｎＡｌＮ層及び前記ＧａＮ層からなる分布ブラッグ反射鏡を形成する工程と、
前記分布ブラッグ反射鏡上に、活性層を含む半導体構造層を成長する工程と、を含むことを特徴とする半導体発光素子の製造方法。
【請求項７】
前記第２の温度は、前記第１の温度よりも１０℃〜２０℃の範囲内で低いことを特徴とする請求項６に記載の半導体発光素子の製造方法。
【請求項８】
前記第２の温度を保持して前記第３の工程を行うことを特徴とする請求項６又は７に記載の半導体発光素子の製造方法。
【請求項９】
前記第３の工程において、ＴＥＧを供給ガスとして前記ＧａＮ層を成長することを特徴とする請求項８に記載の半導体発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、垂直共振器型面発光レーザ（VCSEL：vertical cavity surface emitting laser）などの半導体発光素子及びその製造方法に関する。
【背景技術】
【０００２】
垂直共振器型面発光レーザ（以下、単に面発光レーザと称する）は、基板面に対して垂直に光を共振させ、当該基板面に垂直な方向に光を出射させる構造を有する半導体レーザである。例えば、特許文献１には、ブラッグ反射鏡で活性層が挟まれ、活性層が［０００１］軸から５°〜１０°以上傾斜した軸の方向に成長された半導体レーザ装置が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平07-297476号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
例えば、面発光レーザは、発光層を挟んで互いに対向する反射鏡を有し、この互いに対向する反射鏡によって共振器が構成されている。面発光レーザにおいては、反射鏡は、例えば、屈折率が異なる２つの薄膜を交互に複数回積層することで形成することができる。面発光レーザの発振閾値（動作電圧）を下げるためには、反射鏡での光の反射率が高いこと、及び反射鏡での光の吸収率が低いことが好ましい。
【０００５】
また、面発光レーザに限らず、半導体発光素子を作製する場合、素子からの放出光の取り出し効率を向上させるために、発光層の光取り出し面とは反対側の面に光反射層を形成する場合がある。この光反射層についても、高い反射率を有していることが好ましい。
【０００６】
一方、六方晶系半導体材料を用いて発光素子を作製する場合、成長用基板の半極性面を結晶成長面とし、当該半極性面上に半導体構造層を成長することが知られている。半極性面に成長された半導体構造層を用いると、例えば極性面であるｃ面（（０００１）面）上に成長された半導体構造層を用いる場合に比べて発光層内における内部電界の発生が抑制され、発光効率を向上させることができるからである。
【０００７】
本発明は上記した点に鑑みてなされたものであり、半極性面上に成長された高反射率な反射鏡を有し、高発光効率かつ省電力な半導体発光素子を提供することを目的としている。また、半極性面上に高反射率な反射鏡を容易に形成することが可能な半導体発光素子の製造方法を提供することを目的としている。
【課題を解決するための手段】
【０００８】
本発明による半導体発光素子は、半導体基板の半極性面上にＩｎＡｌＮ層及びＧａＮ層がこの順で複数回積層して成長された分布ブラッグ反射鏡と、分布ブラッグ反射鏡上に形成され、活性層を含む半導体構造層と、を有し、ＩｎＡｌＮ層は、ＧａＮ層との界面に複数の突起を有し、ＩｎＡｌＮ層は、複数の突起の各々の頂部に形成され、他の領域よりもＩｎ組成の低い低Ｉｎ領域を有することを特徴としている。
【０００９】
また、本発明による半導体発光素子の製造方法は、半導体基板の半極性面上に、複数の突起を有する表面を有するＩｎＡｌＮ層を第１の温度で成長する第１の工程と、第１の温度よりも低い第２の温度でＩｎＡｌＮ層の表面にＮＨ3を供給し、複数の突起の各々の頂部にＩｎＡｌＮ層内の他の領域よりも低いＩｎ組成の低Ｉｎ領域を形成する第２の工程と、ＩｎＡｌＮ層の表面上にＧａＮ層を成長する第３の工程と、をこの順で複数回繰り返し、ＩｎＡｌＮ層及びＧａＮ層からなる分布ブラッグ反射鏡を形成する工程と、分布ブラッグ反射鏡上に、活性層を含む半導体構造層を成長する工程と、を含むことを特徴としている。
【図面の簡単な説明】
【００１０】
【図１】（ａ）は、実施例１に係る半導体発光素子の断面図であり、（ｂ）は、実施例１に係る半導体発光素子の上面図である。
【図２】（ａ）は実施例１に係る半導体発光素子における第１の反射鏡の拡大断面図であり、（ｂ）は当該第１の反射鏡の断面の観察画像である。
【図３】実施例１に係る半導体発光素子の製造方法の各工程を示すフロー図である。
【図４】（ａ）〜（ｃ）は実施例１に係る半導体発光素子の製造方法の各工程を示す断面図である。
【図５】（ａ）〜（ｃ）は実施例１に係る半導体発光素子の製造方法における第１の反射鏡の形成工程の詳細を示す断面図である。
【発明を実施するための形態】
【００１１】
以下、本発明の実施例について詳細に説明する。
【実施例１】
【００１２】
図１（ａ）は、実施例１に係る半導体発光素子１０の断面図である。本実施例においては、半導体発光素子１０は、垂直共振器型面発光レーザ（ＶＣＳＥＬ：Vertical Cavity Surface Emitting Laser）である。半導体レーザ１０は、活性層１４Ｂを含む半導体構造層１４を介して互いに対向して配置された第１及び第２の反射鏡１３及び１５を有する。
【００１３】
半導体発光素子１０は、基板１１上に第１の反射鏡１３、半導体構造層１４及び第２の反射鏡１５が積層された構造を有している。具体的には、基板１１上にバッファ層１２が形成され、バッファ層１２上に第１の反射鏡１３が形成されている。また、第１の反射鏡１３上には半導体構造層１４が、半導体構造層１４上には第２の反射鏡１５が形成されている。
【００１４】
基板１１は、半極性面１１Ｓを結晶成長面として有する。すなわち、本実施例においては、基板１１は、半極性面１１Ｓの主面を有する半極性基板である。半導体構造層１２は、基板１１の半極性面１１Ｓ上に形成されている。本実施例においては、基板１１は、［２０−２−１］面を結晶成長面として有するｎ型ＧａＮ基板である。また、本実施例においては、バッファ層１２は、ノンドープのＧａＮ層である。
【００１５】
第１の反射鏡１３は、複数の低屈折率層Ｌ１及び高屈折率層Ｈ１がそれぞれ交互に積層された構造を有する。本実施例においては、第１の反射鏡１３は、半導体基板１１の半極性面１１Ｓ上にＩｎＡｌＮ層Ｌ１及びＧａＮ層Ｈ１がこの順で複数回積層して成長された分布ブラッグ反射鏡（Distributed Bragg Reflector：ＤＢＲ）である。すなわち、第１の反射鏡１３は半導体材料からなる分布ブラッグ反射鏡である。なお、本実施例においては低屈折率層Ｌ１及び高屈折率層Ｈ１は不純物がドープされていないノンドープ半導体層である。
【００１６】
半導体構造層１４は、窒化物系半導体からなり、例えばＡｌxＩｎyＧａ1-x-yＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）の組成を有する。例えば、ｎ型半導体層１４Ａは、ＧａＮの組成を有し、ｎ型不純物としてＳｉを含む。活性層１４Ｂは、ＩｎＧａＮの組成を有する井戸層（図示せず）及びＧａＮの組成を有する障壁層（図示せず）が交互に積層された量子井戸構造を有する。また、ｐ型半導体層１４Ｃは、ＧａＮの組成を有し、ｐ型不純物としてＭｇを含む。なお、半導体構造層１４は、活性層１４Ｂとｐ型半導体層１４Ｃとの間に電子ブロック層（図示せず）を有していてもよく、ｐ型半導体層１４Ｃの表面にコンタクト層（図示せず）を有していてもよい。
【００１７】
半導体発光素子１０は、ｎ型半導体層１４Ａ及びｐ型半導体層１４Ｃ上にそれぞれ形成されたｎ電極（第１の電極）１６及びｐ電極（第２の電極）１７を有する。本実施例においては、ｐ型半導体層１４Ｃの表面からｎ型半導体層１４Ａに至る凹部が設けられ、ｎ電極１６は当該ｎ型半導体層１４Ａの凹部の底面に形成されている。また、ｐ型半導体層１４Ｃの表面に開口部を有する絶縁膜１８が設けられ、ｐ電極１７は当該開口部内及び絶縁膜１８上に形成されている。ｐ電極１７は、例えばＩＴＯやＩＺＯなど、活性層１４Ｂからの放出光に対して透光性を有する材料からなる。なお、ｐ電極１７上にはパッド電極１９が形成されている。
【００１８】
第２の反射鏡１５は、ｐ電極１７上に形成されている。第２の反射鏡１５は、ｐ型半導体層１４Ｃ上において第１の反射鏡１３に対向して配置されている。本実施例においては、第２の反射鏡１５は、ＳｉＯ2からなる低屈折率層（低屈折率誘電体層）Ｌ２と、Ｎｂ2Ｏ5やＺｒＯ2などからなる高屈折率層（高屈折率誘電体層）Ｈ２が交互に複数回積層された構造を有している。本実施例においては、第２の反射鏡１５は誘電体材料からなる分布ブラッグ反射鏡である。
【００１９】
次に、図１（ａ）を参照し、半導体発光素子１０の発光動作の概略について説明する。まず、半導体発光素子１０においては、互いに対向する第１及び第２の反射鏡１３及び１５が共振器を構成する。半導体構造層１４（活性層１４Ｂ）から放出された光は、第１及び第２の反射鏡１３及び１５間において反射を繰り返し、共振状態に至る（レーザ発振を行う）。また、当該共振光は、その一部が第２の反射鏡１５を透過し、外部に取出される。このようにして、半導体発光素子１０は、基板１１に垂直な方向に光を出射する。
【００２０】
図１（ｂ）は、半導体発光素子１０の模式的な上面図である。なお、図１（ａ）は、図１（ｂ）のＶ−Ｖ線に沿った断面図である。図１（ｂ）に示すように、本実施例においては、半導体発光素子１０は、基板１１に垂直な方向から見たときに矩形の形状を有している。また、第２の反射鏡１５は基板１１の中央部分に配置されている。また、パッド電極１９は第２の反射鏡１５を取り囲むように環状に形成されている。また、ｎ電極１６は、絶縁膜１８を介してパッド電極１９の外側に形成されている。
【００２１】
図２（ａ）は、第２の反射鏡１３の一部を拡大して示す部分拡大断面図である。図２（ａ）は、図１（ａ）の破線で囲まれた部分Ａ１を拡大して示す断面図である。なお、以下においては、低屈折率層Ｌ１がＩｎＡｌＮ層であり、高屈折率層Ｈ１がＧａＮ層である場合について説明する。図２（ａ）に示すように、ＩｎＡｌＮ層Ｌ１は、ＧａＮ層Ｈ１との界面に、複数の突起Ｐ１を有する凹凸構造面Ｓ１を有する。すなわち、ＩｎＡｌＮ層Ｌ１の表面は複数の凹凸を有し、ＧａＮ層Ｈ１は当該凹凸を埋め込んで形成されている。
【００２２】
また、ＩｎＡｌＮ層Ｌ１は、突起Ｐ１の各々の頂部に形成され、他の領域よりもＩｎ組成の低い低Ｉｎ領域Ｌ１Ｂを有する。すなわち、ＩｎＡｌＮ層Ｌ１は、通常のＩｎ組成を有する高Ｉｎ領域Ｌ１Ａと、突起Ｐ１の各々の頂部に設けられた低Ｉｎ領域Ｌ１Ｂとを有する。低Ｉｎ領域Ｌ１Ｂは、高Ｉｎ領域Ｌ１Ａよりも小さいＩｎ組成を有し、高Ｉｎ領域Ｌ１Ａよりも大きなＡｌ組成を有する。ＩｎＡｌＮ層Ｌ１（高Ｉｎ領域Ｌ１Ａ）は、ＧａＮ層Ｈ１と格子整合する組成を有する。低Ｉｎ領域Ｌ１Ｂは、ＩｎＡｌＮ層Ｌ１の他の領域（高Ｉｎ領域Ｌ１Ａ）よりも１０％以上低いＩｎ組成を有することが好ましい。例えば、本実施例においては、高Ｉｎ領域Ｌ１ＡはＩｎ0.24Ａｌ0.76Ｎの組成を有し、低Ｉｎ領域Ｌ１ＢはＩｎ0.07Ａｌ0.93Ｎの組成を有する。
【００２３】
図２（ｂ）は、第１の反射鏡１３の断面の走査型電子顕微鏡（Scanning Electron Microscope：ＳＥＭ）による観察画像である。図２（ｂ）に示すように、ＩｎＡｌＮ層Ｌ１のＧａＮ層Ｈ１との界面（本実施例においては半導体構造層１４側の界面）には複数の凹凸が形成され、当該凹凸の頂部にＩｎＡｌＮ層Ｌ１内においてＩｎ組成の小さい領域（すなわち低Ｉｎ領域Ｌ１Ｂ）が形成されていることがわかる。
【００２４】
再度図２（ａ）を参照して、ＩｎＡｌＮ層Ｌ１について説明する。低Ｉｎ領域Ｌ１Ｂは、突起Ｐ１の頂部の各々に所定の平均サイズＳＺ及び平均高さ（深さ）ＤＰで設けられている。また、低Ｉｎ領域Ｌ１Ｂの各々は、互いに所定の平均間隔ＤＴで配置されている。なお、本明細書においては、平均サイズＳＺ及び平均間隔ＤＴとは、低Ｉｎ領域Ｌ１Ｂの各々における半極性面１１Ｓに平行な方向の平均長さ及び配置間隔をいう。また、平均高さＤＰとは、低Ｉｎ領域Ｌ１Ｂの各々における半極性面１１Ｓに垂直な方向の平均長さをいう。
【００２５】
本実施例においては、低Ｉｎ領域Ｌ１Ｂの各々は、５〜１０ｎｍの平均サイズＳＺ及び２〜４ｎｍの平均高さＤＰを有する。また、低Ｉｎ領域Ｌ１Ｂの各々は、３〜８ｎｍの平均間隔ＤＴで配置されている。突起Ｐ１の各々及び低Ｉｎ領域Ｌ１Ｂの各々は、活性層１４Ｂからの放出光（例えば４５０ｎｍ）の波長に対して十分に小さい。すなわち、低Ｉｎ領域Ｌ１Ｂの各々は、活性層１４Ｂからの放出光に対して不感の（光学的には寄与しない）平均サイズＳＺ及び平均高さＤＰを有し、また突起Ｐ１による放出光の吸収や散乱はない。
【００２６】
なお、突起Ｐ１及び低Ｉｎ領域Ｌ１Ｂについては、例えば、ＳＥＭによる観察画像の分析、透過型電子顕微鏡（Transmission Electron Microscope：ＴＥＭ）による観察画像の分析及びＩｎＡｌＮ層Ｌ１のエネルギー分散型Ｘ線分析（Energy dispersive X-ray spectrometry）を行うことによって、その存在及び組成などを確認することができる。
【００２７】
図３は、半導体発光素子１０の製造方法の各工程を示すフロー図である。また、図４（ａ）〜（ｃ）及び図５（ａ）〜（ｃ）は、半導体発光素子１０の製造中における半導体ウェハを示す断面図である。図３と、図４（ａ）〜（ｃ）及び図５（ａ）〜（ｃ）とを用いて、半導体発光素子１０の製造方法について説明する。なお、図４（ａ）〜（ｃ）においては、複数の半導体発光素子１０を製造する半導体ウェハのうち、１つの素子領域のみを示している。また、本実施例においては、有機金属気相成長法（ＭＯＣＶＤ法：Metal Organic Chemical Vapor Deposition）を用いて半導体発光素子１０を作製した。
【００２８】
［バッファ層１２の形成工程］
まず、半極性面１１Ｓを主面として有する半導体基板１１を準備する（工程Ｓ１１）。本実施例においては、半極性面１１Ｓとして、（２０−２−１）面を主面に有するＧａＮ基板１１を準備した。
【００２９】
次に、図４（ａ）に示すように、基板１１の半極性面１１Ｓ上にバッファ層１２を形成する（工程Ｓ１２）。本実施例においては、バッファ層１２として、不純物がドープされていないＧａＮ層を成長した。本実施例においては、バッファ層１２の成長時の基板温度は１２２３℃とし、供給ガスとしてＮＨ3及びＴＭＧ（トリメチルガリウム）を用いた。以下、基板温度及び成長温度という場合、成長装置内において調節される基板１１の表面温度を指す。
【００３０】
続いて、図４（ｂ）に示すように、ＩｎＡｌＮ層（低屈折率層）Ｌ１及びＧａＮ層（高屈折率層）Ｈ１をそれぞれ交互に複数回積層して第１の反射鏡（分布ブラッグ反射鏡）１３を形成する（工程Ｓ１３）。本実施例においては、バッファ層１２上に、それぞれ３０層のＩｎＡｌＮ層Ｌ１及びＧａＮ層Ｈ１を交互に成長して第１の反射鏡１３を形成した。
【００３１】
ここで、図５（ａ）〜（ｃ）を用いて、第１の反射鏡１３の形成工程について説明する。第１の反射鏡１３の形成工程Ｓ１３においては、半極性面１１Ｓ上に第１の温度Ｔ１でＩｎＡｌＮ層Ｌ１を成長する工程（第１の工程Ｓ１３Ａ）、第１の温度Ｔ１から第２の温度Ｔ２に基板１１の温度を下げてＩｎＡｌＮ層Ｌ１の表面にＮＨ3を供給する工程（第２の工程Ｓ１３Ｂ）、及びＧａＮ層Ｈ１を成長する工程（第３の工程Ｓ１３Ｃ）を複数回繰り返すことで、第１の反射鏡１３となる半導体ＤＢＲを形成する。
【００３２】
より具体的には、まず、半極性面１１Ｓ上に形成されたバッファ層１２の表面に、ＩｎＡｌＮ層Ｌ１を成長する（工程Ｓ１３Ａ）。本実施例においては、ＩｎＡｌＮ層Ｌ１の成長温度は９１１℃とし、供給ガスとしてＮＨ3、ＴＭＩ（トリメチルインジウム）及びＴＭＡ（トリメチルアルミニウム）を用いた。
【００３３】
図５（ａ）は、工程Ｓ１３Ａ後の半導体ウェハにおけるＩｎＡｌＮ層Ｌ１の表面近傍の模式的な断面図である。図５（ａ）に示すように、ＩｎＡｌＮ層Ｌ１の成長後においては、ＩｎＡｌＮ層Ｌ１の表面Ｓ１には多数の微細な突起Ｐ１が形成される。すなわち、微細な突起Ｐ１を有する凹凸構造の表面Ｓ１を有するＩｎＡｌＮ層Ｌ１が形成される。この多数の突起Ｐ１は、表面Ｓ１内に約５ｎｍ程度の間隔で形成される。また、突起Ｐ１の平均高さは約３ｎｍである。
【００３４】
次に、ＩｎＡｌＮ層Ｌ１の成長後に、半導体ウェハにＮＨ3を供給しながら成長温度（基板温度）を下げる（工程Ｓ１３Ｂ）。すなわち、工程Ｓ１３Ａにおいては第１の温度Ｔ１でＩｎＡｌＮ層Ｌ１を成長し、工程Ｓ１３Ｂにおいては第１の温度Ｔ１よりも低い第２の温度Ｔ２に降温する間にＩｎＡｌＮ層Ｌ１の表面Ｓ１にＮＨ3を供給する。
【００３５】
本実施例においては、工程Ｓ１３Ａにおいて供給していた供給ガスのＴＭＩ及びＴＭＡの供給を停止した後、成長温度を９１１℃から９００℃に下げた。より具体的には、供給ガスをＮＨ3のみとし、約２分間かけて基板温度を９１１℃から９００℃に降温した。また、その後、ＮＨ3を供給し続け、５分間基板温度を９００℃に保持した。
【００３６】
図５（ｂ）は、工程Ｓ１３Ｂ後におけるＩｎＡｌＮ層Ｌ１の模式的な断面図である。図５（ｂ）に示すように、工程Ｓ１３Ｂを行うと、突起Ｐ１の頂部におけるＩｎＡｌＮ層Ｌ１のＩｎが所定量だけ脱離し、低Ｉｎ領域Ｌ１Ｂが形成される。また、低Ｉｎ領域Ｌ１Ｂの周辺には、相対的に高いＩｎ組成の高Ｉｎ領域Ｌ１Ａが露出されている。従って、ＩｎＡｌＮ層Ｌ１の表面には高Ｉｎ領域（通常層）Ｌ１Ａと低Ｉｎ領域Ｌ１Ｂとが形成される。
【００３７】
次に、ＩｎＡｌＮ層Ｌ１上にＧａＮ層Ｈ１を形成する（工程Ｓ１３Ｃ）。本実施例においては、ＧａＮ層Ｈ１の成長温度をＩｎＡｌＮ層Ｌ１の成長温度Ｔ１よりも低い温度とし、供給ガスとしてＮＨ３、ＴＥＧ（トリエチルガリウム）を用いた。本実施例においては成長温度を９００℃とした（工程Ｓ１３Ｂにおける基板温度Ｔ２を保持した）。これによって、図５（ｃ）に示すように、ＩｎＡｌＮ層Ｌ１上の表面Ｓ１上にＧａＮ層Ｈ１を形成する。これ以降、工程Ｓ１３Ａ〜Ｓ１３Ｃを複数回繰り返すことで、ＩｎＡｌＮ／ＧａＮからなる多層膜の第１の反射鏡１３を形成する。
【００３８】
ここで、工程Ｓ１３Ｂで形成される低Ｉｎ領域Ｌ１Ｂについて説明する。低Ｉｎ領域Ｌ１Ｂは、ＩｎＡｌＮ層Ｌ１の表面Ｓ１のうち、突起Ｐ１の頂部のみに形成される。また、突起Ｐ１の頂部に低Ｉｎ領域Ｌ１Ｂを形成しておくことで、次工程Ｓ１３Ｃで形成するＧａＮ層Ｈ１を正常にエピタキシャル成長させることができる。
【００３９】
具体的には、まず、半極性面上においてＩｎＡｌＮ層は不安定な結晶状態で成長されるため、その表面Ｓ１には様々な結晶面を有する部分、すなわち突起Ｐ１が形成される。従って、突起Ｐ１の部分、特にその頂部はＧａＮ層Ｈ１のエピタキシャル成長を阻害する多結晶面となる。なお、ここでの多結晶面とは複数の異なる結晶面が密集して表出している領域をいう。この突起Ｐ１上（多結晶面上）にＧａＮ層Ｈ１を成長させようとすると、当該様々な結晶面から様々な方向にＧａＮが成長しようとし、エピタキシャル成長が行われない。すなわち、工程Ｓ１３Ａの直後にＧａＮ層Ｈ１を形成させようとしても、ＧａＮ層Ｈ１を形成することができない。
【００４０】
一方、本実施例においては、ＩｎＡｌＮ層Ｌ１の表面Ｓ１にＮＨ3処理を行うことで、突起Ｐ１の頂部に低Ｉｎ領域Ｌ１Ｂを形成する。この低Ｉｎ領域Ｌ１Ｂを突起Ｐ１の頂部に形成することで、突起Ｐ１からのＧａＮの成長が阻害され、突起Ｐ１以外の表面Ｓ１上の領域、すなわち低Ｉｎ領域Ｌ１Ｂの周辺の高Ｉｎ領域Ｌ１Ａの露出面からＧａＮ層のエピタキシャル成長が開始される。また、高Ｉｎ領域Ｌ１Ａの露出面から結晶成長が開始されたＧａＮは、平面方向にも結晶成長が進み、突起Ｐ１（低Ｉｎ領域Ｌ１Ｂ）の上方で結合し合う。従って、ＩｎＡｌＮ層Ｌ１上にＧａＮがエピタキシャル成長され、ＩｎＡｌＮ層Ｌ１と格子整合するＧａＮ層Ｈ１が形成される。
【００４１】
次に、図４（ｃ）に示すように、第１の反射鏡１３上に半導体構造層１４を形成する（工程Ｓ１４）。本実施例においては、第１の反射鏡１３（高屈折率層Ｈ１）上に、ｎ型半導体層１４Ａ、活性層１４Ｂ及びｐ型半導体層１４Ｃを成長した。また、本実施例においては、ｎ型半導体層１４Ａとしてｎ−ＧａＮ層を形成した。また、活性層１４Ｂとして、それぞれ３つのＩｎＧａＮ井戸層及びＧａＮ障壁層を積層して量子井戸活性層を形成した。また、ｐ型半導体層１４Ｃとして、ｐ−ＡｌＧａＮ層（電子ブロック層）、ｐ−ＧａＮ層及びｐ＋ＧａＮ層（コンタクト層）を形成した。
【００４２】
続いて、ｐ型半導体層１４Ｃ上にｐ電極１７を形成する（工程Ｓ１５）。本実施例においては、まず、コンタクト層上に絶縁層１８を形成した。本実施例においては、絶縁層１８として、開口部を有するＳｉＯ2層を半導体構造層１４上に形成した。次に、ｐ電極１７として、絶縁層１８上及びその開口部内にＩＴＯ層を形成した。
【００４３】
次に、ｐ電極１７上に、第２の反射鏡１５を形成する（工程Ｓ１６７）。本実施例においては、第２の反射鏡１５として、ＳｉＯ2からなる低屈折率層Ｌ２及びＮｂ2Ｏ5からなる高屈折率層Ｈ２を交互に複数回積層した。
【００４４】
続いて、ｎ型半導体層１４Ａ上にｎ電極１６を、ｐ電極１７上にパッド電極１９を、それぞれ形成する（工程Ｓ１７）。本実施例においては、半導体構造層１４を部分的に除去し、露出したｎ型半導体層１４Ａの上面上にＴｉ層、Ａｌ層、Ｔｉ層及びＡｕ層を積層することによって、ｎ電極１６を形成した。次に、ｐ電極１７の上面の一部が露出するまで第２の反射鏡１５を部分的に除去し、露出したｐ電極１７の上面上にＴｉ層及びＡｕ層を積層することで、パッド電極１９を形成した。
【００４５】
続いて、基板１１を含む半導体ウェハを素子毎に個片化し、個片化された素子を封止する（工程Ｓ１８）。本実施例においては、半導体ウェハをダイシングによって切断し、切断された素子に配線及び封止を施した。このようにして、半導体発光素子１０が作製される。
【００４６】
本実施例においては、基板１１の半極性面１１Ｓ上に、第１の温度Ｔ１でＩｎＡｌＮ層Ｌ１を成長する工程（第１の工程Ｓ１３Ａ）、第１の温度Ｔ１から第２の温度Ｔ２に基板１１の温度を下げてＩｎＡｌＮ層Ｌ１の表面Ｓ１にＮＨ3を供給する工程（第２の工程Ｓ１３Ｂ）、及びＩｎＡｌＮ層Ｌ１上にＧａＮ層Ｈ１を成長する工程（第３の工程Ｓ１３Ｃ）を複数回繰り返し、半極性面１１Ｓ上に第１の反射鏡１３を形成する。
【００４７】
このように形成された第１の反射鏡１３は、低屈折率層Ｌ１及び高屈折率層Ｈ１の層厚を活性層１４Ｂからの放出光に応じて設定することで、高い反射率を有する分布ブラッグ反射鏡として機能する。また、半導体構造層１４が半極性面１１Ｓ上に形成されていることで、内部電界の発生が抑制され、高い発光効率で発光動作を行う。従って、半導体発光素子１０は、低閾値な面発光レーザとなる。
【００４８】
また、第１の反射鏡１３は、上記したように、複雑な工程を必要とせず、容易に形成することができる。例えば、低屈折率層Ｌ１及び高屈折率層Ｈ１の他に新たな層を形成する必要がない。従って、高反射率な反射鏡を容易に形成することが可能な半導体発光素子の製造方法を提供することができる。
【００４９】
なお、ＩｎＡｌＮ層Ｌ１の表面Ｓ１に形成される突起Ｐ１及び低Ｉｎ領域Ｌ１Ｂは、活性層１４Ｃからの放出光に対し不感のサイズ（十分に小さなサイズ、例えば１０ｎｍ以下のサイズ）であり、反射率に作用しない。また、本願の発明者らは、４４０〜４５０ｎｍの波長の光に対し、第１の反射鏡１３が９０％以上の反射率を有することを確認している。すなわち、本願の発明者らによって、半極性面上に高い屈折率差のＩｎＡｌＮ層Ｌ１及びＧａＮ層Ｈ１が良好に積層された高反射率の半導体ＤＢＲが実現された。
【００５０】
なお、上記したように、ＩｎＡｌＮは半極性面上において不安定な状態でエピタキシャル成長される。従って、ＩｎＡｌＮ層Ｌ１を成長した後、その成長ガスの供給を停止した時点でＩｎの脱離が開始される。また、このＩｎの脱離は、成長温度を上げると急激に進行し、ＩｎＡｌＮの結晶状態が悪化する。従って、工程Ｓ１３Ｂにおいては、まず、ＩｎＡｌＮ層Ｌ１を温度Ｔ１で成長した後、その成長温度Ｔ１を温度Ｔ２に下げ、ＮＨ3の供給を行う必要がある。
【００５１】
さらに、工程Ｓ１３Ｂにおいては、工程Ｓ１３Ａから、１０℃〜２０℃の範囲内で成長温度を下げることが好ましい。すなわち、第２の温度Ｔ２は、第１の温度Ｔ１よりも１０℃〜２０℃の範囲内で低いことが好ましい。まず、成長温度を１０℃以上降温しなければ、表面Ｓ１のＩｎが脱離しすぎてしまい、表面Ｓ１全体の結晶状態が悪化する。
【００５２】
また、成長温度を２０℃よりも大きく降温すると、結晶品質の良いＧａＮ層Ｈ１を成長させることが困難となる。また、工程Ｓ１３Ｃの後には再度工程Ｓ１３Ａを行うことになるが、その際の温度、すなわち第１の温度Ｔ１との差が大きくなりすぎる（温度の上げ幅が大きすぎる）と、ＩｎＡｌＮ層Ｌ１内の全体でＩｎが大幅に脱離しやすくなる。
【００５３】
また、工程Ｓ１３Ｃ、すなわちＧａＮ層Ｈ１を形成時においては、上記したように、低Ｉｎ領域Ｌ１Ｂを形成する際の第２の温度Ｔ２を保持していることが好ましい。低Ｉｎ領域Ｌ１Ｂの形成時の基板１１の温度を保持した状態でＧａＮ層Ｈ１を成長することで、工程１３Ｂで形成されたＩｎＡｌＮ層Ｌ１の結晶状態が保たれつつ良好なＧａＮ層Ｈ１が成長されるからである。
【００５４】
例えば、一般に、ＧａＮの好ましい成長温度は、ＩｎＡｌＮの成長温度よりも高い。しかし、本実施例においては、低Ｉｎ領域Ｌ１Ｂの形成後に基板温度を変化させると、ＩｎＡｌＮ層Ｌ１の表面Ｓ１の結晶状態、すなわちＧａＮ層Ｈ１の成長に適したＩｎＡｌＮ層Ｌ１の表面状態が失われ、ＧａＮ層Ｈ１が良好に成長されないからである。なお、このような条件でＧａＮをエピタキシャル成長させることを考慮すると、工程Ｓ１３ＣでＧａＮ層Ｈ１を成長する際の供給ガスとしては、ＴＥＧを用いることが好ましい。
【００５５】
従って、工程Ｓ１３Ａの終了後には１０℃〜２０℃の範囲内で基板１１の温度を下げて工程Ｓ１３Ｂを行うこと、工程Ｓ１３Ｃは工程Ｓ１３Ｂの基板１１の温度を保持した状態で行うことが好ましい。また、工程Ｓ１３Ｃの終了後に工程Ｓ１３Ａを行う場合には、１０℃〜２０℃の範囲内で基板１１の温度を上げることが好ましい。
【００５６】
また、ＧａＮ層Ｈ１を良好に成長することを考慮すると、ＩｎＡｌＮ層Ｌ１としては、層内における低Ｉｎ領域の他の領域（高Ｉｎ領域Ｌ１Ａ）はＧａＮ層Ｈ１に格子整合する組成を有し、低Ｉｎ領域Ｌ１Ｂは当該他の領域よりも１０％以上低いＩｎ組成を有することが好ましい。本実施例においては、ＩｎＡｌＮ層Ｌ１として、大部分はＩｎ0.24Ａｌ0.76Ｎの組成を有する層を形成し、その凹凸面の頂部にＩｎ0.07Ａｌ0.93Ｎの組成を有する低Ｉｎ領域Ｌ１Ｂを形成した。すなわち、本実施例においては、低Ｉｎ領域Ｌ１Ｂは、ＩｎＡｌＮ層Ｌ１の他の領域よりも１７％低いＩｎ組成を有する。１０％以上のＩｎ組成差を形成することで、低Ｉｎ領域Ｌ１ＢからのＧａＮの成長が確実に阻害され、低Ｉｎ領域Ｌ１Ｂ間の高Ｉｎ領域Ｌ１Ａの部分（ＧａＮに格子整合する部分）からＧａＮ層Ｈ１が良好に成長されるからである。
【００５７】
なお、本願の発明者らは、工程１３Ｂを省略して第１の反射鏡１３を形成することを試みた。しかし、上記したように、突起Ｐ１の頂部の多結晶面上においてＧａＮのエピタキシャル成長が阻害され、ＩｎＡｌＮ層上にＧａＮ層（すなわち層状のＧａＮ）を形成することができなかった。また、このような反射鏡は反射率も低いものであった。
【００５８】
また、本実施例においては、基板１１の（２０−２−１）面上に第１の反射鏡１３及び半導体構造層１４が形成される場合について説明した。しかし、第１の反射鏡１３及び半導体構造層１４は、半極性面上に形成されていればよい。例えば、第１の反射鏡１３は、（２０−２１）面、（１１−２２）面、（１０−１−１）面、（３０−３１）面又は（３０−３−１）面上に形成されていてもよい。すなわち、基板１１の半極性面１１Ｓは、（２０−２−１）面、（２０−２１）面、（１１−２２）面、（１０−１−１）面、（３０−３１）面又は（３０−３−１）面であればよい。
【００５９】
また、上記した低Ｉｎ領域Ｌ１Ｂの形状、サイズ及び配置間隔は一例に過ぎない。また、第１の反射鏡１３の成長に用いた成長温度や供給ガスは一例に過ぎない。また、半導体発光素子１０の各製造工程は一例に過ぎない。また、半導体発光素子１０の各電極構成は一例に過ぎない。
【００６０】
また、本実施例においては、半導体発光素子１０は半導体基板１１及びバッファ層１２を含む。しかし、半導体発光素子１０は、半導体基板１１及びバッファ層１２を有していなくてもよい。例えば、半導体発光素子１０は、半導体基板１１の半極性面１１Ｓ上に直接第１の反射鏡１３が成長された（バッファ層１２を有さない）構造を有していてもよい。また、半導体発光素子１０は、例えば、第１の反射鏡１３及び半導体構造層１４を成長した後、半導体基板１１を除去した（半導体基板１１を有さない）構造を有していればよい。半導体発光素子１０は、半導体基板１１の半極性面１１Ｓ上に第１の反射鏡１３が成長された構造を有していればよい。
【００６１】
また、本実施例においては、半導体発光素子１０が面発光レーザである場合について説明した。すなわち、活性層１４Ｃが第１及び第２の反射鏡１３及び１５に挟まれるように配置されている場合について説明した。しかし、半導体発光素子１０は第２の反射鏡１５を有している必要はない。すなわち、半導体発光素子１０は、第１の反射鏡１３を有する半導体発光素子であればよい。例えば、半導体発光素子１０は、発光ダイオードであってもよい。半導体発光素子１０が第１の反射鏡１３を有していることで、例えば、高い反射率の分布ブラッグ反射鏡を用いた高い光取り出し効率かつ省電力の発光ダイオードを提供することができる。
【００６２】
本実施例においては、半導体基板１１の半極性面１１Ｓ上にＩｎＡｌＮ層Ｌ１及びＧａＮ層Ｈ１を成長して分布ブラッグ反射鏡１３を形成する場合において、ＧａＮ層Ｈ１の成長前に基板温度を下げてＩｎＡｌＮ層Ｌ１にＮＨ3による表面処理を行う。従って、半極性面１１Ｓに高反射率の分布ブラッグ反射鏡１３を容易に形成することができる。また、このように形成されたＩｎＡｌＮ層Ｌ１は複数の微細な突起Ｐ１を有し、突起Ｐ１の各々の頂部に低Ｉｎ領域Ｌ１Ｂを有する。従って、良好にエピタキシャル成長された高品質な分布ブラッグ反射鏡１３を有する省電力かつ高発光効率な半導体発光素子１０を提供することができる。
【符号の説明】
【００６３】
１０  半導体発光素子（面発光レーザ）
１１  基板
１１Ｓ  半極性面
１３  第１の反射鏡（分布ブラッグ反射鏡）
Ｌ１  低屈折率層（ＩｎＡｌＮ層）
Ｈ１  高屈折率層（ＧａＮ層）
１４  半導体構造層
１４Ｃ  活性層
【図１】
0006654069.tif 000002
【図２】
0006654069.tif 000003
【図３】
0006654069.tif 000004
【図４】
0006654069.tif 000005
【図５】
0006654069.tif 000006