(57)【特許請求の範囲】
【請求項１】
直流電圧を平滑する平滑コンデンサと、
直流電力を交流電力に変換する機能と交流電力を直流電力に変換する機能との一方又は双方を有するフルブリッジ部と、
交流電力を短絡する短絡部と、
前記平滑コンデンサ、前記フルブリッジ部及び前記短絡部が配置されている基板とを備え、
前記フルブリッジ部は、フルブリッジ回路を構成する第１スイッチング素子、第２スイッチング素子、第３スイッチング素子及び第４スイッチング素子を有し、
前記短絡部は、第５スイッチング素子及び第６スイッチング素子を有し、
前記第１スイッチング素子、前記第２スイッチング素子、前記第３スイッチング素子、前記第４スイッチング素子、前記第５スイッチング素子及び前記第６スイッチング素子の各々は、ボディ部と、端子部とを有し、
前記第１スイッチング素子、前記第２スイッチング素子、前記第３スイッチング素子、前記第４スイッチング素子、前記第５スイッチング素子及び前記第６スイッチング素子の各々は、前記端子部が前記ボディ部より前記平滑コンデンサの側に位置する状態で前記基板に配置されている
ことを特徴とする電力変換基板。
【請求項２】
前記第１スイッチング素子及び前記第２スイッチング素子は、第１駆動信号をもとに動作し、
前記第３スイッチング素子及び前記第４スイッチング素子は、第２駆動信号をもとに動作し、
前記第１スイッチング素子、前記第２スイッチング素子、前記第３スイッチング素子、前記第４スイッチング素子、前記第５スイッチング素子及び前記第６スイッチング素子は、前記第１スイッチング素子と前記第２スイッチング素子との組、前記第５スイッチング素子と前記第６スイッチング素子との組、前記第３スイッチング素子と前記第４スイッチング素子との組の順番で前記基板に配置されている
ことを特徴とする請求項１に記載の電力変換基板。
【請求項３】
前記平滑コンデンサと前記フルブリッジ部とを接続する配線に接続され、前記第１スイッチング素子と前記第２スイッチング素子との組と前記平滑コンデンサとの間に位置すると共に、前記第１スイッチング素子のコレクタ端子と前記第２スイッチング素子のエミッタ端子との間に位置する第１スナバコンデンサと、
前記配線に接続され、前記第３スイッチング素子と前記第４スイッチング素子との組と前記平滑コンデンサとの間に位置すると共に、前記第３スイッチング素子のエミッタ端子と前記第４スイッチング素子のコレクタ端子との間に位置する第２スナバコンデンサと
を更に備えることを特徴とする請求項２に記載の電力変換基板。
【請求項４】
前記第１スイッチング素子の前記端子部の側でなく前記ボディ部の側に位置する状態で前記基板に配置されていて前記第１スイッチング素子を駆動する第１駆動回路と、
前記第２スイッチング素子の前記端子部の側でなく前記ボディ部の側に位置する状態で前記基板に配置されていて前記第２スイッチング素子を駆動する第２駆動回路と、
前記第３スイッチング素子の前記端子部の側でなく前記ボディ部の側に位置する状態で前記基板に配置されていて前記第３スイッチング素子を駆動する第３駆動回路と、
前記第４スイッチング素子の前記端子部の側でなく前記ボディ部の側に位置する状態で前記基板に配置されていて前記第４スイッチング素子を駆動する第４駆動回路と、
前記第５スイッチング素子の前記端子部の側でなく前記ボディ部の側に位置する状態で前記基板に配置されていて前記第５スイッチング素子を駆動する第５駆動回路と、
前記第６スイッチング素子の前記端子部の側でなく前記ボディ部の側に位置する状態で前記基板に配置されていて前記第６スイッチング素子を駆動する第６駆動回路と
を更に備えることを特徴とする請求項１から３のいずれか１項に記載の電力変換基板。
【請求項５】
前記基板は、４層基板であって、
前記第１スイッチング素子、前記第２スイッチング素子、前記第３スイッチング素子、前記第４スイッチング素子、前記第５スイッチング素子及び前記第６スイッチング素子は、前記４層基板の外側のひとつの層に配置されており、
前記４層基板の中間のひとつの層は、配線が位置する貫通孔以外が銅箔パターンである層である
ことを特徴とする請求項１から４のいずれか１項に記載の電力変換基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、直流電力を交流電力に変換する機能と交流電力を直流電力に変換する機能との一方又は双方を有する電力変換基板に関する。
【背景技術】
【０００２】
従来、フルブリッジインバータによって得られた交流電力をリアクトルを介して電力系統に出力するインバータ装置が提案されている（例えば、特許文献１参照）。当該インバータ装置は、フルブリッジインバータとリアクトルとの間に位置していてフルブリッジインバータの出力を短絡する短絡手段を有する。短絡手段は、二つのスイッチング素子を有する。当該インバータ装置は、フルブリッジインバータが出力する交流電流に生じるリプルを当該交流電流の平均値が零となる辺りで小さくする。これにより、直流から交流への変換効率が向上すると共に、ノイズが低減する。また、当該インバータ装置は、直流電圧の負側出力端の電位の変動幅を抑える。これにより、漏洩電流が低減される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−８９５４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来のインバータ装置は、電力系統から供給される交流電力を直流電力に変換して直流電力を蓄電機器に出力する際にサージ電圧が発生した場合、サージ電圧がフルブリッジインバータを構成する複数のスイッチング素子に印加される。そのため、従来のインバータ装置では、サージ電圧が発生した場合に当該複数のスイッチング素子の一部又は全部が故障する可能性がある。交流電流に生じるリプルを抑制すると共に漏洩電流を低減させ、かつサージ電圧が発生した場合にインバータに含まれる複数のスイッチング素子の各々が故障することを抑制する電力変換基板が提供されることが要求されている。【０００５】
本開示は、上記に鑑みてなされたものであって、交流電流に生じるリプルを抑制すると共に漏洩電流を低減させ、かつサージ電圧が発生した場合にインバータに含まれる複数のスイッチング素子の各々が故障することを抑制する電力変換基板を得ることを目的とする。
【課題を解決するための手段】
【０００６】
上述した課題を解決し、目的を達成するために、本開示にかかる電力変換基板は、直流電圧を平滑する平滑コンデンサと、直流電力を交流電力に変換する機能と交流電力を直流電力に変換する機能との一方又は双方を有するフルブリッジ部と、交流電力を短絡する短絡部と、平滑コンデンサ、フルブリッジ部及び短絡部が配置されている基板とを有する。フルブリッジ部は、フルブリッジ回路を構成する第１スイッチング素子、第２スイッチング素子、第３スイッチング素子及び第４スイッチング素子を有する。短絡部は、第５スイッチング素子及び第６スイッチング素子を有する。第１スイッチング素子、第２スイッチング素子、第３スイッチング素子、第４スイッチング素子、第５スイッチング素子及び第６スイッチング素子の各々は、ボディ部と、端子部とを有する。第１スイッチング素子、第２スイッチング素子、第３スイッチング素子、第４スイッチング素子、第５スイッチング素子及び第６スイッチング素子の各々は、端子部がボディ部より平滑コンデンサの側に位置する状態で基板に配置されている。
【発明の効果】
【０００７】
本開示によれば、交流電流に生じるリプルを抑制すると共に漏洩電流を低減させ、かつサージ電圧が発生した場合にインバータに含まれる複数のスイッチング素子の各々が故障することを抑制することができるという効果を奏する。
【図面の簡単な説明】
【０００８】
【図１】実施の形態１にかかるパワーコンディショナの構成の概略を示す図
【図２】実施の形態１にかかる電力変換基板の回路の構成を示す図
【図３】実施の形態１にかかるパワーコンディショナが電力系統から供給される交流電力を直流電力に変換して直流電力を蓄電機器に出力する場合の電力変換基板の回路において電流が流れる向きの例を示す第１図
【図４】実施の形態１にかかるパワーコンディショナが電力系統から供給される交流電力を直流電力に変換して直流電力を蓄電機器に出力する場合の電力変換基板の回路において電流が流れる向きの例を示す第２図
【図５】実施の形態１にかかる電力変換基板の回路におけるサージ電圧の大きさに影響を与える配線の例を示す図
【図６】実施の形態１にかかる電力変換基板が有する複数の素子が基板に配置されている状態を模式的に示す第１図
【図７】実施の形態１にかかる電力変換基板が有する複数の素子が基板に配置されている状態を模式的に示す第２図
【図８】実施の形態１にかかる電力変換基板が有する第１駆動回路の効果を説明するための第１図
【図９】実施の形態１にかかる電力変換基板が有する第１駆動回路の効果を説明するための第２図
【図１０】実施の形態２にかかるパワーコンディショナが有する基板を模式的に示す図
【図１１】実施の形態２にかかるパワーコンディショナが有する基板によって得られる効果を説明するための図
【図１２】実施の形態１にかかるパワーコンディショナが有する制御装置の一部又は全部がプロセッサによって実現される場合のプロセッサを示す図
【図１３】実施の形態１にかかるパワーコンディショナが有する制御装置の一部又は全部が処理回路によって実現される場合の処理回路を示す図
【発明を実施するための形態】
【０００９】
以下に、実施の形態にかかる電力変換基板を図面に基づいて詳細に説明する。なお、この実施の形態によりこの開示が限定されるものではない。
【００１０】
実施の形態１．
図１は、実施の形態１にかかるパワーコンディショナ１の構成の概略を示す図である。パワーコンディショナ１は、電力系統７１から供給される交流電力を直流電力に変換して直流電力を蓄電機器７２に出力する機能と、蓄電機器７２から供給される直流電力を交流電力に変換して交流電力を電力系統７１と負荷７３との一方又は双方に出力する機能とを有する。図１には、電力系統７１、蓄電機器７２及び負荷７３も示されている。負荷７３は、交流電力をもとに動作する装置である。負荷７３は、電力系統７１から供給される交流電力をもとに動作することもできる。
【００１１】
パワーコンディショナ１は、直流電力を交流電力に変換する機能と交流電力を直流電力に変換する機能とを有する電力変換基板２と、電力変換基板２を制御する制御装置３とを有する。電力変換基板２は、直流電圧を昇圧する機能と降圧する機能とを有するコンバータ４と、直流電圧を平滑する平滑コンデンサ５と、直流電力を交流電力に変換する機能と交流電力を直流電力に変換する機能とを有するインバータ６とを有する。平滑コンデンサ５の例は、電解コンデンサである。
【００１２】
図２は、実施の形態１にかかる電力変換基板２の回路の構成を示す図である。電力変換基板２は、上述の通り、コンバータ４、平滑コンデンサ５及びインバータ６を有する。図２には、コンバータ４は示されていない。電力変換基板２は、交流電力における高周波成分を除去するための第１リアクトル７及び第２リアクトル８を更に有する。電力変換基板２は、平滑コンデンサ５とインバータ６との間に位置しているスナバコンデンサ９を更に有する。スナバコンデンサ９の詳細については、後述する。
【００１３】
インバータ６は、直流電力を交流電力に変換する機能と交流電力を直流電力に変換する機能とを有するフルブリッジ部１０と、交流電力を短絡する短絡部１１とを有する。電力変換基板２は、コンバータ４、平滑コンデンサ５、インバータ６、第１リアクトル７、第２リアクトル８及びスナバコンデンサ９が配置されている基板１２を更に有する。基板１２には、コンバータ４とインバータ６とを接続する第１配線１３及び第２配線１４と、インバータ６と電力系統７１とを接続するための第３配線１５及び第４配線１６とが形成されている。
【００１４】
平滑コンデンサ５及びスナバコンデンサ９は、第１配線１３及び第２配線１４に並列に接続されている。第１リアクトル７の一方の端部は第３配線１５に接続されており、第２リアクトル８の一方の端部は第４配線１６に接続されている。第１リアクトル７及び第２リアクトル８の各々の他方の端部は、電力系統７１に接続されている。図２には、電力系統７１は示されていない。
【００１５】
フルブリッジ部１０は、フルブリッジ回路を構成する第１スイッチング素子２１、第２スイッチング素子２２、第３スイッチング素子２３及び第４スイッチング素子２４を有する。例えば、第１スイッチング素子２１、第２スイッチング素子２２、第３スイッチング素子２３及び第４スイッチング素子２４の各々は、金属酸化物シリコン電界効果トランスミッタである。第１スイッチング素子２１及び第２スイッチング素子２２は第１駆動信号をもとに動作し、第３スイッチング素子２３及び第４スイッチング素子２４は第２駆動信号をもとに動作する。第１駆動信号及び第２駆動信号は、制御装置３によって生成される。
【００１６】
第１スイッチング素子２１のコレクタ端子２１１は第１配線１３に接続されており、第１スイッチング素子２１のエミッタ端子２１２は第３配線１５に接続されている。図２では、コレクタ端子２１１及びエミッタ端子２１２の各々は、破線の楕円で示されている。第２スイッチング素子２２のコレクタ端子２２１は第４配線１６に接続されており、第２スイッチング素子２２のエミッタ端子２２２は第２配線１４に接続されている。図２では、コレクタ端子２２１及びエミッタ端子２２２の各々は、破線の楕円で示されている。
【００１７】
第３スイッチング素子２３のコレクタ端子２３１は第３配線１５に接続されており、第３スイッチング素子２３のエミッタ端子２３２は第２配線１４に接続されている。図２では、コレクタ端子２３１及びエミッタ端子２３２の各々は、破線の楕円で示されている。第４スイッチング素子２４のコレクタ端子２４１は第１配線１３に接続されており、第４スイッチング素子２４のエミッタ端子２４２は第４配線１６に接続されている。図２では、コレクタ端子２４１及びエミッタ端子２４２の各々は、破線の楕円で示されている。
【００１８】
第１スイッチング素子２１のゲート端子２１３及び第２スイッチング素子２２のゲート端子２２３には、第１駆動信号に対応する電圧が供給される。図２では、ゲート端子２１３及びゲート端子２２３の各々は、破線の楕円で示されている。第１スイッチング素子２１及び第２スイッチング素子２２は、当該電圧をもとにオン又はオフの状態になる。上述の通り、第１駆動信号は制御装置３によって生成される。
【００１９】
第３スイッチング素子２３のゲート端子２３３及び第４スイッチング素子２４のゲート端子２４３には、第２駆動信号に対応する電圧が供給される。図２では、ゲート端子２３３及びゲート端子２４３の各々は、破線の楕円で示されている。第３スイッチング素子２３及び第４スイッチング素子２４は、当該電圧をもとにオン又はオフの状態になる。上述の通り、第２駆動信号は制御装置３によって生成される。
【００２０】
第１スイッチング素子２１は、第１スイッチング素子２１のエミッタ端子２１２と第１スイッチング素子２１のコレクタ端子２１１とを接続するダイオード２１４を有する。第２スイッチング素子２２は、第２スイッチング素子２２のエミッタ端子２２２と第２スイッチング素子２２のコレクタ端子２２１とを接続するダイオード２２４を有する。
【００２１】
第３スイッチング素子２３は、第３スイッチング素子２３のエミッタ端子２３２と第３スイッチング素子２３のコレクタ端子２３１とを接続するダイオード２３４を有する。第４スイッチング素子２４は、第４スイッチング素子２４のエミッタ端子２４２と第４スイッチング素子２４のコレクタ端子２４１とを接続するダイオード２４４を有する。
【００２２】
短絡部１１は、第５スイッチング素子２５及び第６スイッチング素子２６を有する。例えば、第５スイッチング素子２５及び第６スイッチング素子２６の各々は、金属酸化物シリコン電界効果トランスミッタである。第５スイッチング素子２５と第６スイッチング素子２６とは、直列に接続されている。具体的には、第５スイッチング素子２５のコレクタ端子２５１と第６スイッチング素子２６のコレクタ端子２６１とが接続されている。図２では、コレクタ端子２５１及びコレクタ端子２６１の各々は、破線の楕円で示されている。
【００２３】
第５スイッチング素子２５のエミッタ端子２５２は第３配線１５に接続されており、第６スイッチング素子２６のエミッタ端子２６２は第４配線１６に接続されている。図２では、エミッタ端子２５２及びエミッタ端子２６２の各々は、破線の楕円で示されている。電力変換基板２は、第５スイッチング素子２５及び第６スイッチング素子２６を有する短絡部１１を有するので、交流電流に生じるリプルを抑制すると共に漏洩電流を低減させることができる。
【００２４】
第５スイッチング素子２５は、第３駆動信号に対応する電圧が供給されるゲート端子２５３を有する。第６スイッチング素子２６は、第４駆動信号に対応する電圧が供給されるゲート端子２６３を有する。図２では、ゲート端子２５３及びゲート端子２６３の各々は、破線の楕円で示されている。第３駆動信号及び第４駆動信号は、制御装置３によって生成される。
【００２５】
第５スイッチング素子２５は、第５スイッチング素子２５のエミッタ端子２５２と第５スイッチング素子２５のコレクタ端子２５１とを接続するダイオード２５４を有する。第６スイッチング素子２６は、第６スイッチング素子２６のエミッタ端子２６２と第６スイッチング素子２６のコレクタ端子２６１とを接続するダイオード２６４を有する。
【００２６】
図３は、実施の形態１にかかるパワーコンディショナ１が電力系統７１から供給される交流電力を直流電力に変換して直流電力を蓄電機器７２に出力する場合の電力変換基板２の回路において電流が流れる向きの例を示す第１図である。図３は、系統電圧が正である場合の電流の向きを示している。図３において、相対的に太い線で記載されている矢印は、電流が流れる向きを示している。
【００２７】
第１スイッチング素子２１、第２スイッチング素子２２及び第５スイッチング素子２５はオンの状態であって、第３スイッチング素子２３、第４スイッチング素子２４及び第６スイッチング素子２６はオフの状態である。電流は、第１リアクトル７、第１スイッチング素子２１のダイオード２１４の順番に流れると共に、第２スイッチング素子２２のダイオード２２４、第２リアクトル８の順番に流れる。
【００２８】
図４は、実施の形態１にかかるパワーコンディショナ１が電力系統７１から供給される交流電力を直流電力に変換して直流電力を蓄電機器７２に出力する場合の電力変換基板２の回路において電流が流れる向きの例を示す第２図である。図３が示す状態の次に、図４が示す状態が得られる。図４において、相対的に太い線で記載されている矢印は、電流が流れる向きを示している。
【００２９】
図３が示す状態の次に図４が示す状態が得られる場合、第１スイッチング素子２１及び第２スイッチング素子２２はオンの状態からオフの状態に変化し、第６スイッチング素子２６はオフの状態からオンの状態に変化する。第３スイッチング素子２３及び第４スイッチング素子２４についてはオフの状態が維持され、第５スイッチング素子２５についてはオンの状態が維持される。電流は、第１リアクトル７、第５スイッチング素子２５のダイオード２５４、第６スイッチング素子２６のコレクタ端子２６１、第６スイッチング素子２６のエミッタ端子２６２、第２リアクトル８の順番に流れる。第６スイッチング素子２６がオンの状態であるので、電流エネルギが第１リアクトル７及び第２リアクトル８に蓄えられる。
【００３０】
図４が示す状態の次に、図３が示す状態が得られる。このように、図３が示す状態と、図４が示す状態とが交互に生じる。図４が示す状態の次に図３が示す状態が得られた直後、第１リアクトル７、第５スイッチング素子２５のダイオード２５４、第６スイッチング素子２６のコレクタ端子２６１、第６スイッチング素子２６のエミッタ端子２６２、第２リアクトル８の順番に流れる電流は、維持される。
【００３１】
ところで、スイッチング素子におけるサージ電圧の大きさは、下記の式（１）により表される。
ＶSURGE＝Ｌ×ｄＩ／ｄｔ  ・・・（１）
式（１）において、“ＶSURGE”は、スイッチング素子におけるサージ電圧の大きさを示している。“Ｌ”は、スイッチング素子に接続されているコンデンサとスイッチング素子とを接続する配線についての配線インダクタンス成分の大きさを示している。“Ｉ”は、スイッチング素子のコレクタとエミッタとを流れる電流を示している。“ｔ”は、時間を示している。“ｄ”は、微分を示す記号である。
【００３２】
配線インダクタンス成分Ｌは配線の長さに比例するため、式（１）に示される通り、スイッチング素子におけるサージ電圧の大きさは、配線の長さに比例する。図５は、実施の形態１にかかる電力変換基板２の回路におけるサージ電圧の大きさに影響を与える配線３０の例を示す図である。図５は、系統電圧が正である場合のサージ電圧の大きさに影響を与える配線３０を示している。図５において、配線３０は、相対的に太い線で示されている。
【００３３】
図５に示される通り、配線３０の長さは、第１スイッチング素子２１、第２スイッチング素子２２、第５スイッチング素子２５及び第６スイッチング素子２６とスナバコンデンサ９との距離に依存する。系統電圧が負である場合、サージ電圧の大きさに影響を与える配線の長さは、第３スイッチング素子２３、第４スイッチング素子２４、第５スイッチング素子２５及び第６スイッチング素子２６とスナバコンデンサ９との距離に依存する。上述の通り、スナバコンデンサ９は平滑コンデンサ５とインバータ６との間に位置している。
【００３４】
すなわち、電力変換基板２の回路におけるサージ電圧の大きさは、第１スイッチング素子２１、第２スイッチング素子２２、第３スイッチング素子２３、第４スイッチング素子２４、第５スイッチング素子２５及び第６スイッチング素子２６と、平滑コンデンサ５とを接続する配線の長さに依存する。
【００３５】
図６は、実施の形態１にかかる電力変換基板２が有する複数の素子が基板１２に配置されている状態を模式的に示す第１図である。図６は、基板１２の表面の状態と基板１２の裏面の状態とを示している。説明の便宜上、図６には、基板１２は示されていない。電力変換基板２が有するすべての素子は、基板１２の表面に配置されていて、基板１２の裏面には配置されていない。基板１２の裏面には、配線が形成されている。図６の基板１２の裏面には、図６の基板１２の表面に示されている複数の素子の各々の位置を示す図形が示されている。
【００３６】
図６には、第１平滑コンデンサ５Ａ、第２平滑コンデンサ５Ｂ及び第３平滑コンデンサ５Ｃが示されている。第１平滑コンデンサ５Ａ、第２平滑コンデンサ５Ｂ及び第３平滑コンデンサ５Ｃは、平滑コンデンサ５の例である。図６には、第１スナバコンデンサ９Ａ及び第２スナバコンデンサ９Ｂが示されている。第１スナバコンデンサ９Ａ及び第２スナバコンデンサ９Ｂは、スナバコンデンサ９の例である。基板１２の表面には配線３１が設けられており、基板１２の裏面には配線３２が設けられている。
【００３７】
第２スイッチング素子２２は、ボディ部４１と、端子部４２とを有する。第２スイッチング素子２２のボディ部４１は、第２スイッチング素子２２のスイッチング機能を有する部位である。第２スイッチング素子２２の端子部４２は、コレクタ端子２２１、エミッタ端子２２２及びゲート端子２２３である。図６では、コレクタ端子の右側に記号「Ｃ」が記載されており、エミッタ端子の右側に記号「Ｅ」が記載されており、ゲート端子の右側に記号「Ｇ」が記載されている。
【００３８】
第１スイッチング素子２１、第３スイッチング素子２３、第４スイッチング素子２４、第５スイッチング素子２５及び第６スイッチング素子２６の各々も、第２スイッチング素子２２と同様に、ボディ部４１と、端子部４２とを有する。図６では、第１スイッチング素子２１、第３スイッチング素子２３、第４スイッチング素子２４、第５スイッチング素子２５及び第６スイッチング素子２６の各々の端子部４２は、破線の楕円で示されている。
【００３９】
第１スイッチング素子２１、第２スイッチング素子２２、第３スイッチング素子２３、第４スイッチング素子２４、第５スイッチング素子２５及び第６スイッチング素子２６の各々は、端子部４２がボディ部４１より平滑コンデンサ５の側に位置する状態で基板１２に配置されている。
【００４０】
つまり、第１スイッチング素子２１、第２スイッチング素子２２、第３スイッチング素子２３、第４スイッチング素子２４、第５スイッチング素子２５及び第６スイッチング素子２６の各々において、端子部４２はボディ部４１より平滑コンデンサ５に近い。端子部４２がボディ部４１より平滑コンデンサ５に近い場合、配線３１及び配線３２の長さは、ボディ部４１が端子部４２より平滑コンデンサ５に近い場合に比べて短い。式（１）を用いた説明から理解することができるように、スイッチング素子におけるサージ電圧は配線の長さが短いほど小さい。
【００４１】
したがって、実施の形態１の各スイッチング素子におけるサージ電圧は、ボディ部４１が端子部４２より平滑コンデンサ５に近い場合に比べて小さくなる。その結果、電力変換基板２は、サージ電圧が発生した場合にインバータ６に含まれる複数のスイッチング素子の各々が故障することを抑制することができる。
【００４２】
図６に示される通り、第１駆動信号をもとに動作する第１スイッチング素子２１と第２スイッチング素子２２との組は第１組５１と定義され、第２駆動信号をもとに動作する第３スイッチング素子２３と第４スイッチング素子２４との組は第２組５２と定義され、短絡部１１が有する第５スイッチング素子２５と第６スイッチング素子２６との組は第３組５３と定義される。図６では、第１組５１、第２組５２及び第３組５３の各々は、破線の枠で示されている。
【００４３】
図６に示される通り、インバータ６に含まれる第１スイッチング素子２１、第２スイッチング素子２２、第３スイッチング素子２３、第４スイッチング素子２４、第５スイッチング素子２５及び第６スイッチング素子２６は、第１組５１、第３組５３、第２組５２の順番で基板１２に配置されている。配線は、インバータ６に含まれる６個のスイッチング素子が上記の順番で配置されると、当該６個のスイッチング素子が上記の順番以外の順番で配置された場合に比べて短くなる。そのため、実施の形態１の各スイッチング素子におけるサージ電圧は小さくなる。したがって、電力変換基板２は、サージ電圧が発生した場合にインバータ６に含まれる複数のスイッチング素子の各々が故障することを抑制することができる。
【００４４】
上述の通り、第１スイッチング素子２１、第２スイッチング素子２２、第３スイッチング素子２３、第４スイッチング素子２４、第５スイッチング素子２５及び第６スイッチング素子２６は、第１組５１、第３組５３、第２組５２の順番で基板１２に配置されている。つまり、短絡部１１が有する第５スイッチング素子２５と第６スイッチング素子２６との組である第３組５３は、第１組５１と第２組５２との間に位置する。
【００４５】
すなわち、第１スイッチング素子２１と第３スイッチング素子２３とを結ぶ配線の長さは、第１スイッチング素子２１と第３スイッチング素子２３とが隣り合って配置される場合に比べて長い。スイッチング素子の誤動作によって発生する短絡電流は、配線インダクタンス成分が短い、つまり短い経路だと大きくなり、スイッチング素子の破壊を引き起こす場合がある。そのため、電力変換基板２は、第１スイッチング素子２１から第３スイッチング素子２３に流れる短絡電流を低減することができる。同様に、電力変換基板２は、第２スイッチング素子２２から第４スイッチング素子２４に流れる短絡電流を低減することができる。
【００４６】
上述の通り、電力変換基板２は、平滑コンデンサ５とインバータ６との間に位置しているスナバコンデンサ９を有する。具体的には、図６に示される通り、電力変換基板２は、第１スナバコンデンサ９Ａ及び第２スナバコンデンサ９Ｂを有する。第１スナバコンデンサ９Ａは、第１駆動信号をもとに動作する第１スイッチング素子２１及び第２スイッチング素子２２に過電圧が印加される場合に第１スイッチング素子２１及び第２スイッチング素子２２を保護するコンデンサである。第２スナバコンデンサ９Ｂは、第２駆動信号をもとに動作する第３スイッチング素子２３及び第４スイッチング素子２４に過電圧が印加される場合に第３スイッチング素子２３及び第４スイッチング素子２４を保護するコンデンサである。
【００４７】
第１スナバコンデンサ９Ａは、平滑コンデンサ５とフルブリッジ部１０とを接続する配線３１に接続され、第１スイッチング素子２１と第２スイッチング素子２２との組である第１組５１と平滑コンデンサ５との間に位置する。更に言うと、第１スナバコンデンサ９Ａは、第１スイッチング素子２１のコレクタ端子２１１と第２スイッチング素子２２のエミッタ端子２２２との間に位置する。第１スイッチング素子２１のコレクタ端子２１１と第２スイッチング素子２２のエミッタ端子２２２との間は、サージ電圧の影響を受ける部位である。
【００４８】
第２スナバコンデンサ９Ｂは、平滑コンデンサ５とフルブリッジ部１０とを接続する配線３１に接続され、第３スイッチング素子２３と第４スイッチング素子２４との組である第２組５２と平滑コンデンサ５との間に位置する。更に言うと、第２スナバコンデンサ９Ｂは、第３スイッチング素子２３のエミッタ端子２３２と第４スイッチング素子２４のコレクタ端子２４１との間に位置する。第３スイッチング素子２３のエミッタ端子２３２と第４スイッチング素子２４のコレクタ端子２４１との間は、サージ電圧の影響を受ける部位である。
【００４９】
電力変換基板２は、第１スナバコンデンサ９Ａ及び第２スナバコンデンサ９Ｂを有するので、第１スイッチング素子２１、第２スイッチング素子２２、第３スイッチング素子２３及び第４スイッチング素子２４を保護することができると共に、短絡部１１が有する第５スイッチング素子２５及び第６スイッチング素子２６の各々に印加されるサージ電圧を抑制することができる。したがって、電力変換基板２は、サージ電圧が発生した場合にインバータ６に含まれる複数のスイッチング素子の各々が故障することを抑制することができる。
【００５０】
図７は、実施の形態１にかかる電力変換基板２が有する複数の素子が基板１２に配置されている状態を模式的に示す第２図である。図７は、基板１２の表面の状態を示している。説明の便宜上、図７には、基板１２は示されていない。上述の通り、電力変換基板２が有するすべての素子は、基板１２の表面に配置されている。
【００５１】
説明の都合により図６には示されていないが、電力変換基板２は、第１スイッチング素子２１を駆動する第１駆動回路６１と、第２スイッチング素子２２を駆動する第２駆動回路６２と、第３スイッチング素子２３を駆動する第３駆動回路６３と、第４スイッチング素子２４を駆動する第４駆動回路６４と、第５スイッチング素子２５を駆動する第５駆動回路６５と、第６スイッチング素子２６を駆動する第６駆動回路６６とを更に有する。
【００５２】
第１駆動回路６１は、制御装置３によって生成される第１駆動信号にしたがって第１スイッチング素子２１のゲートについて充放電を行い、第１スイッチング素子２１のオンとオフとを制御する。第１駆動回路６１は、第１スイッチング素子２１の端子部４２の側でなくボディ部４１の側に位置する状態で基板１２に配置されている。図７では、第１スイッチング素子２１の端子部４２は、破線の楕円で示されている。図７では、端子部４２の側は「主回路部側」と記載されており、ボディ部４１の側は「制御部側」と記載されている。
【００５３】
第２駆動回路６２は、制御装置３によって生成される第１駆動信号にしたがって第２スイッチング素子２２のゲートについて充放電を行い、第２スイッチング素子２２のオンとオフとを制御する。第２駆動回路６２は、第２スイッチング素子２２の端子部４２の側でなくボディ部４１の側に位置する状態で基板１２に配置されている。
【００５４】
第３駆動回路６３は、制御装置３によって生成される第２駆動信号にしたがって第３スイッチング素子２３のゲートについて充放電を行い、第３スイッチング素子２３のオンとオフとを制御する。第３駆動回路６３は、第３スイッチング素子２３の端子部４２の側でなくボディ部４１の側に位置する状態で基板１２に配置されている。
【００５５】
第４駆動回路６４は、制御装置３によって生成される第２駆動信号にしたがって第４スイッチング素子２４のゲートについて充放電を行い、第４スイッチング素子２４のオンとオフとを制御する。第４駆動回路６４は、第４スイッチング素子２４の端子部４２の側でなくボディ部４１の側に位置する状態で基板１２に配置されている。
【００５６】
第５駆動回路６５は、制御装置３によって生成される第３駆動信号にしたがって第５スイッチング素子２５のゲートについて充放電を行い、第５スイッチング素子２５のオンとオフとを制御する。第５駆動回路６５は、第５スイッチング素子２５の端子部４２の側でなくボディ部４１の側に位置する状態で基板１２に配置されている。
【００５７】
第６駆動回路６６は、制御装置３によって生成される第４駆動信号にしたがって第６スイッチング素子２６のゲートについて充放電を行い、第６スイッチング素子２６のオンとオフとを制御する。第６駆動回路６６は、第６スイッチング素子２６の端子部４２の側でなくボディ部４１の側に位置する状態で基板１２に配置されている。
【００５８】
第１駆動回路６１の構成は、第２駆動回路６２、第３駆動回路６３、第４駆動回路６４、第５駆動回路６５及び第６駆動回路６６の各々と同じである。以下では、第１駆動回路６１、第２駆動回路６２、第３駆動回路６３、第４駆動回路６４、第５駆動回路６５及び第６駆動回路６６を代表して、第１駆動回路６１を更に説明する。
【００５９】
図８は、実施の形態１にかかる電力変換基板２が有する第１駆動回路６１の効果を説明するための第１図である。図８は、図７に対応していて、第１駆動回路６１が第１スイッチング素子２１の端子部４２の側でなくボディ部４１の側に位置する状態で基板１２に配置されている場合の図である。図８は、電力の変換が行われる場合の主の電流が流れる主回路部６７と、第１駆動回路６１と第１スイッチング素子２１のエミッタ端子２１２とを結ぶゲート駆動回路部６８とを示している。図８は、主回路部６７とゲート駆動回路部６８との共通の部位である共通回路部６９を更に示している。図８において、共通回路部６９は、相対的に太い線で示されている。
【００６０】
図９は、実施の形態１にかかる電力変換基板２が有する第１駆動回路６１の効果を説明するための第２図である。図９は、図７に対応しておらず、比較例を示す図である。具体的には、図９は、第１駆動回路６１が第１スイッチング素子２１のボディ部４１の側でなく端子部４２の側に位置する状態で基板１２に配置される場合の図である。図９は、図８と同様に、主回路部６７、ゲート駆動回路部６８及び共通回路部６９を示している。図９において、共通回路部６９は、相対的に太い線で示されている。
【００６１】
図８と図９とを比較すると明らかな通り、第１駆動回路６１が第１スイッチング素子２１の端子部４２の側でなくボディ部４１の側に位置する状態で基板１２に配置されると、実施の形態１の共通回路部６９は、比較例の共通回路部６９より短くなる。つまり、実施の形態１の共通回路部６９のインダクタンスは、比較例の共通回路部６９のインダクタンスより小さい。
【００６２】
上述の通り、実施の形態１では、第１駆動回路６１が第１スイッチング素子２１の端子部４２の側でなくボディ部４１の側に位置する状態で基板１２に配置されている。そのため、電力変換基板２は、主回路部６７を流れる電流の変動によって発生する電圧により第１駆動回路６１が誤動作することを抑制することができる。更に言うと、電力変換基板２は、主回路部６７を流れる電流の変動で発生する電圧のノイズによって第１駆動回路６１が誤動作することを抑制することができる。
【００６３】
上述の通り、実施の形態１にかかる電力変換基板２は、第５スイッチング素子２５及び第６スイッチング素子２６を有する短絡部１１を有するので、交流電流に生じるリプルを抑制すると共に漏洩電流を低減させることができる。加えて、電力変換基板２は、フルブリッジ回路を構成する第１スイッチング素子２１、第２スイッチング素子２２、第３スイッチング素子２３及び第４スイッチング素子２４を有するフルブリッジ部１０を有する。
【００６４】
第１スイッチング素子２１、第２スイッチング素子２２、第３スイッチング素子２３、第４スイッチング素子２４、第５スイッチング素子２５及び第６スイッチング素子２６の各々は、端子部４２がボディ部４１より平滑コンデンサ５の側に位置する状態で基板１２に配置されている。そのため、実施の形態１の各スイッチング素子におけるサージ電圧は、ボディ部４１が端子部４２より平滑コンデンサ５の側に位置する場合に比べて小さくなる。その結果、電力変換基板２は、サージ電圧が発生した場合にインバータ６に含まれる６個のスイッチング素子の各々が故障することを抑制することができる。
【００６５】
したがって、実施の形態１にかかる電力変換基板２は、交流電流に生じるリプルを抑制すると共に漏洩電流を低減させ、かつサージ電圧が発生した場合にインバータ６に含まれる複数のスイッチング素子の各々が故障することを抑制することができる。更に言うと、インバータ６に含まれる複数のスイッチング素子の一部又は全部がオフの状態でサージ電圧が発生した場合、電力変換基板２は、インバータ６に含まれる複数のスイッチング素子の各々が故障することを抑制することができる。
【００６６】
電力変換基板２は、パワーコンディショナ１が蓄電機器７２から供給される直流電力を交流電力に変換して交流電力を電力系統７１と負荷７３との一方又は双方に出力する際にサージ電圧が発生した場合においても、インバータ６に含まれる複数のスイッチング素子の各々が故障することを抑制することができる。
【００６７】
実施の形態１では、インバータ６に含まれる６個のスイッチング素子は、第１駆動信号をもとに動作する第１スイッチング素子２１と第２スイッチング素子２２との第１組５１、短絡部１１が有する第５スイッチング素子２５と第６スイッチング素子２６との第３組５３、第２駆動信号をもとに動作する第３スイッチング素子２３と第４スイッチング素子２４との第２組５２の順番で基板１２に配置されている。配線は、６個のスイッチング素子が上記の順番で配置されると、上記の順番以外の順番で配置された場合に比べて短くなる。そのため、６個のスイッチング素子の各々におけるサージ電圧は小さくなる。その結果、電力変換基板２は、サージ電圧が発生した場合にインバータ６に含まれる複数のスイッチング素子の各々が故障することを抑制することができる。
【００６８】
６個のスイッチング素子が第１組５１、第３組５３、第２組５２の順番で配置されているので、第１スイッチング素子２１と第３スイッチング素子２３とを結ぶ配線は、第１スイッチング素子２１と第３スイッチング素子２３とが隣り合って配置されている場合に比べて長い。スイッチング素子の誤動作によって発生する短絡電流は、配線インダクタンス成分が短い、つまり短い経路だと大きくなり、スイッチング素子の破壊を引き起こす場合がある。そのため、電力変換基板２は、第１スイッチング素子２１から第３スイッチング素子２３に流れる短絡電流を抑制することができる。同様に、電力変換基板２は、第３スイッチング素子２３から第１スイッチング素子２１に流れる短絡電流を抑制することができる。同様に、電力変換基板２は、第２スイッチング素子２２から第４スイッチング素子２４に流れる短絡電流と、第４スイッチング素子２４から第２スイッチング素子２２に流れる短絡電流を抑制することができる。
【００６９】
実施の形態１では、第１スイッチング素子２１を駆動する第１駆動回路６１は、第１スイッチング素子２１の端子部４２の側でなくボディ部４１の側に位置する状態で基板１２に配置されている。同様に、第２駆動回路６２、第３駆動回路６３、第４駆動回路６４、第５駆動回路６５及び第６駆動回路６６の各々は、駆動するスイッチング素子の端子部４２の側でなくボディ部４１の側に位置する状態で基板１２に配置されている。これにより、電力の変換が行われる場合の主の電流が流れる主回路部６７とゲート駆動回路部６８との共通の部位である共通回路部６９が比較的短くなる。そのため、共通回路部６９のインダクタンスが比較的小さくなる。したがって、電力変換基板２は、電流が主回路部６７を流れる場合に発生する電圧によって第１駆動回路６１、第２駆動回路６２、第３駆動回路６３、第４駆動回路６４、第５駆動回路６５及び第６駆動回路６６の各々が誤動作することを抑制することができる。なお、上述の通り、ゲート駆動回路部６８は、駆動回路と当該駆動回路が駆動するスイッチング素子のエミッタ端子とを結ぶ配線である。
【００７０】
フルブリッジ部１０は、直流電力を交流電力に変換する機能と交流電力を直流電力に変換する機能との一方のみを有していてもよい。
【００７１】
実施の形態２．
図１０は、実施の形態２にかかるパワーコンディショナが有する基板１２Ａを模式的に示す図である。実施の形態２では、実施の形態１の基板１２が基板１２Ａに置き換えられている。実施の形態１の基板１２が基板１２Ａに置き換えられている点が、実施の形態２と実施の形態１との相違点である。実施の形態２では、実施の形態１との相違点を主に説明する。
【００７２】
図１０は、基板１２Ａの分解斜視図である。図１０に示される通り、基板１２Ａは、第１配線層１２１、第２配線層１２２、第３配線層１２３及び第４配線層１２４を有する４層基板である。第１配線層１２１、第２配線層１２２、第３配線層１２３及び第４配線層１２４は、第１配線層１２１、第２配線層１２２、第３配線層１２３、第４配線層１２４の順番で重ねられている。
【００７３】
基板１２Ａは、第１配線層１２１と第２配線層１２２との間に位置する第１絶縁層１２５と、第２配線層１２２と第３配線層１２３との間に位置する第２絶縁層１２６と、第３配線層１２３と第４配線層１２４との間に位置する第３絶縁層１２７とを更に有する。
【００７４】
図１０には示されていないが、第１スイッチング素子２１、第２スイッチング素子２２、第３スイッチング素子２３、第４スイッチング素子２４、第５スイッチング素子２５及び第６スイッチング素子２６は、第１配線層１２１に配置されている。第１配線層１２１は、４層基板である基板１２Ａの外側のひとつの層である。図１０には示されていないが、コンバータ４、平滑コンデンサ５、第１リアクトル７、第２リアクトル８、第１スナバコンデンサ９Ａ及び第２スナバコンデンサ９Ｂも、第１配線層１２１に配置されている。
【００７５】
基板１２Ａの第２配線層１２２は、配線が位置する貫通孔以外が銅箔パターンである層である。つまり、第２配線層１２２は、基板の一方の面が銅のフィルムで覆われていて、配線のための貫通孔が形成されている層である。貫通孔には、配線が位置する。第２配線層１２２は、４層基板の中間のひとつの層である。第３配線層１２３及び第４配線層１２４の各々には、配線が設けられている。
【００７６】
図１１は、実施の形態２にかかるパワーコンディショナが有する基板１２Ａによって得られる効果を説明するための図である。図１１は、基板１２Ａのうちの第１配線層１２１、第１絶縁層１２５及び第２配線層１２２を示している。上述の通り、第１配線層１２１は４層基板である基板１２Ａの外側のひとつの層であり、第２配線層１２２は、貫通孔以外が銅箔パターンの層である。
【００７７】
図１１の第１配線層１２１における直線の矢印１３１は、第１配線層１２１の配線の一部において流れる電流の向きを模式的に示している。当該配線の一部において電流が矢印１３１の向きに流れると、当該配線の一部を中心とする同心円状の磁場が発生する。図１１の円状の矢印１３２は、当該磁場のなかのひとつの磁力線を示している。当該磁場は、配線のインダクタンス成分となる。
【００７８】
第２配線層１２２が銅箔パターンの層であるので、第２配線層１２２には上記の磁場を打ち消す磁場を生成する渦電流１３３が流れる。つまり、渦電流１３３は、第３配線層１２３及び第４配線層１２４の各々に設けられている配線のインダクタンス成分を低減する。すなわち、実施の形態２にかかるパワーコンディショナは、４層基板である基板１２Ａの第２配線層１２２が銅箔パターンの層であるので、第３配線層１２３及び第４配線層１２４の各々に設けられている配線のインダクタンス成分を低減することができる。
【００７９】
図１２は、実施の形態１にかかるパワーコンディショナ１が有する制御装置３の一部又は全部がプロセッサ９１によって実現される場合のプロセッサ９１を示す図である。つまり、制御装置３の一部又は全部の機能は、メモリ９２に格納されるプログラムを実行するプロセッサ９１によって実現されてもよい。プロセッサ９１は、ＣＰＵ（Central  Processing  Unit）、処理装置、演算装置、マイクロプロセッサ、又はＤＳＰ（Digital  Signal  Processor）である。図１２には、メモリ９２も示されている。
【００８０】
制御装置３の一部又は全部の機能がプロセッサ９１によって実現される場合、当該一部又は全部の機能は、プロセッサ９１と、ソフトウェア、ファームウェア、又は、ソフトウェア及びファームウェアとの組み合わせにより実現される。ソフトウェア又はファームウェアはプログラムとして記述され、メモリ９２に格納される。プロセッサ９１は、メモリ９２に記憶されたプログラムを読み出して実行することにより、制御装置３の一部又は全部の機能を実現する。
【００８１】
制御装置３の一部又は全部の機能がプロセッサ９１によって実現される場合、パワーコンディショナ１は、制御装置３によって実行されるステップの一部又は全部が結果的に実行されることになるプログラムを格納するためのメモリ９２を有する。メモリ９２に格納されるプログラムは、制御装置３が実行する手順又は方法の一部又は全部をコンピュータに実行させるものであるともいえる。
【００８２】
メモリ９２は、例えば、ＲＡＭ（Random  Access  Memory）、ＲＯＭ（Read  Only  Memory）、フラッシュメモリ、ＥＰＲＯＭ（Erasable  Programmable  Read  Only  Memory）、ＥＥＰＲＯＭ（登録商標）（Electrically  Erasable  Programmable  Read-Only  Memory）等の不揮発性もしくは揮発性の半導体メモリ、磁気ディスク、フレキシブルディスク、光ディスク、コンパクトディスク、ミニディスク又はＤＶＤ（Digital  Versatile  Disk）等である。
【００８３】
図１３は、実施の形態１にかかるパワーコンディショナ１が有する制御装置３の一部又は全部が処理回路９３によって実現される場合の処理回路９３を示す図である。つまり、制御装置３の一部又は全部は、処理回路９３によって実現されてもよい。
【００８４】
処理回路９３は、専用のハードウェアである。処理回路９３は、例えば、単一回路、複合回路、プログラム化されたプロセッサ、並列プログラム化されたプロセッサ、ＡＳＩＣ(Application  Specific  Integrated  Circuit)、ＦＰＧＡ（Field-Programmable  Gate  Array）、又はこれらを組み合わせたものである。
【００８５】
制御装置３の一部は、残部とは別個の専用のハードウェアであってもよい。
【００８６】
制御装置３の複数の機能について、当該複数の機能の一部がソフトウェア又はファームウェアで実現され、当該複数の機能の残部が専用のハードウェアで実現されてもよい。このように、制御装置３の複数の機能は、ハードウェア、ソフトウェア、ファームウェア、又はこれらの組み合わせによって実現することができる。
【００８７】
以上の実施の形態に示した構成は、一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、実施の形態同士を組み合わせることも可能であるし、要旨を逸脱しない範囲で、構成の一部を省略又は変更することも可能である。
【符号の説明】
【００８８】
１  パワーコンディショナ、２  電力変換基板、３  制御装置、４  コンバータ、５  平滑コンデンサ、５Ａ  第１平滑コンデンサ、５Ｂ  第２平滑コンデンサ、５Ｃ  第３平滑コンデンサ、６  インバータ、７  第１リアクトル、８  第２リアクトル、９  スナバコンデンサ、９Ａ  第１スナバコンデンサ、９Ｂ  第２スナバコンデンサ、１０  フルブリッジ部、１１  短絡部、１２，１２Ａ  基板、１３  第１配線、１４  第２配線、１５  第３配線、１６  第４配線、２１  第１スイッチング素子、２２  第２スイッチング素子、２３  第３スイッチング素子、２４  第４スイッチング素子、２５  第５スイッチング素子、２６  第６スイッチング素子、３０，３１，３２  配線、４１  ボディ部、４２  端子部、５１  第１組、５２  第２組、５３  第３組、６１  第１駆動回路、６２  第２駆動回路、６３  第３駆動回路、６４  第４駆動回路、６５  第５駆動回路、６６  第６駆動回路、６７  主回路部、６８  ゲート駆動回路部、６９  共通回路部、７１  電力系統、７２  蓄電機器、７３  負荷、９１  プロセッサ、９２  メモリ、９３  処理回路、１２１  第１配線層、１２２  第２配線層、１２３  第３配線層、１２４  第４配線層、１２５  第１絶縁層、１２６  第２絶縁層、１２７  第３絶縁層、１３１，１３２  矢印、１３３  渦電流、２１１，２２１，２３１，２４１，２５１，２６１  コレクタ端子、２１２，２２２，２３２，２４２，２５２，２６２  エミッタ端子、２１３，２２３，２３３，２４３，２５３，２６３  ゲート端子、２１４，２２４，２３４，２４４，２５４，２６４  ダイオード。
【要約】
電力変換基板（２）は、平滑コンデンサ（５）と、直流電力を交流電力に変換する機能と交流電力を直流電力に変換する機能との一方又は双方を有するフルブリッジ部（１０）と、交流電力を短絡する短絡部（１１）と、基板（１２）とを有する。フルブリッジ部（１０）は、フルブリッジ回路を構成する第１スイッチング素子（２１）、第２スイッチング素子（２２）、第３スイッチング素子（２３）及び第４スイッチング素子（２４）を有する。短絡部（１１）は、第５スイッチング素子（２５）及び第６スイッチング素子（２６）を有する。第１スイッチング素子（２１）、第２スイッチング素子（２２）、第３スイッチング素子（２３）、第４スイッチング素子（２４）、第５スイッチング素子（２５）及び第６スイッチング素子（２６）の各々は、端子部（４２）がボディ部（４１）より平滑コンデンサ（５）の側に位置する状態で基板（１２）に配置されている。【図１】
0006752400.tif 000002
【図２】
0006752400.tif 000003
【図３】
0006752400.tif 000004
【図４】
0006752400.tif 000005
【図５】
0006752400.tif 000006
【図６】
0006752400.tif 000007
【図７】
0006752400.tif 000008
【図８】
0006752400.tif 000009
【図９】
0006752400.tif 000010
【図１０】
0006752400.tif 000011
【図１１】
0006752400.tif 000012
【図１２】
0006752400.tif 000013
【図１３】
0006752400.tif 000014