(57)【特許請求の範囲】
【請求項１】
電界効果トランジスタを用いたテラヘルツ検出器において、
前記電界効果トランジスタは、
シリコンベースの一部にドーピングによって形成されるソースと、
平面上で前記ソースを取り囲む形態に形成されるチャネルと、
前記チャネル外部に形成されるドレインと、
前記ソース、チャネル、及びドレインの上段に形成される誘電層と、
前記誘電層の上段に位置するゲートと、
を含んで構成され、
前記ゲートを通じてテラヘルツ電磁波が印加される場合、前記ソースとドレインから出力される電流／電圧で電磁波の程度を感知し、
前記チャネルは、一定の幅に形成され、
前記ゲートは前記チャネルと同じ形状であり、前記ソース及びドレインの少なくとも一方と一部オーバーラップされることを特徴とする電界効果トランジスタを用いたテラヘルツ検出器。
【請求項２】
前記ソースの平面形状は円形又は多角形であることを特徴とする請求項１に記載の電界効果トランジスタを用いたテラヘルツ検出器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＦＥＴを用いたテラヘルツ検出器に関し、より詳しくは、非対称構造のＦＥＴを用いてテラヘルツの電磁波を検出するテラヘルツ検出器に関する。
【背景技術】
【０００２】
テラヘルツ検出器で感度を増加させるためにはゲート電界効果によってチャネルの電荷を２次元形態に集めるべきである。ここで既存の化合物半導体がシリコンよりも２次元チャネルの電荷を形成する効率が高いため主に使用されてきたが、化合物半導体はシリコンよりも高価な工程で製造され、形を作るエッチング工程が容易ではないことから、多様な非対称構造を製造することが難しい問題があり、また、化合物半導体の使用時に周辺部品であるアンテナと増幅器を集積することが困難で、商用化にも多少の難しさがあるという短所がある。
【０００３】
今日ではシリコンでもアンテナ及び増幅器の性能向上によりシリコンＦＥＴ基盤検出器の性能が向上したものが報告されてきたが、基本的に低出力であるシリコンＦＥＴの特性のため、周辺部品の性能改善だけではテラヘルツ検出器の反応度の改善に限界がある。
【０００４】
一般的に電界効果トランジスタ（ＦＥＴ）基盤テラヘルツ（ＴＨｚ）検出器の場合、ＦＥＴの３個の外部連結端子（ゲートＧ、ソースＳ、ドレインＤ）のうち２個の端子Ｇ、Ｓの間に交流信号であるＴＨｚ波信号を集光させ、ソースとドレインとの間の下部半導体チャネル領域の電荷量の非対称性を誘導し、このような非対称的な電荷分布による出力端子（ドレインＤ）の直流電圧における光反応性（Ｐｈｏｔｏｒｅｓｐｏｎｓｅ）を検出することによって信号を検出する。
【０００５】
前記のように、ＦＥＴ基盤ＴＨｚ検出器の反応度を向上するために求められる電荷量の非対称性を確保するために、ＴＨｚ波の入射のためのアンテナ効率を上げて出力端子（Ｄ）の電圧を増幅する増幅器の利益を高める方式があるが、前記のような方式を用いても基本的に対称構造であるＦＥＴにおける出力電圧は雑音に敏感で反応度の向上レベルが極めて小さいという限界がある。
【０００６】
このようなＦＥＴをシリコン工程の長所である自己整列型ゲート構造（ｓｅｌｆ−ａｌｉｇｎｅｄ  ｇａｔｅ  ｓｔｒｕｃｔｕｒｅ）に製造する場合にも、ゲートがすでに形成された後ソース／ドレイン領域を非対称に作らなければならず、ゲートと重なるソース／ドレイン領域をいずれか一方にのみ変化させるため、主に超微細高性能素子目的のオーバーラップ（ｏｖｅｒｌａｐ）のためのイオン注入の工程などの複雑な追加マスク工程が求められるだけではなく、そのような非対称性のために注入されたイオンの等方性拡散によって、ＴＨｚ波が入射する端子であるゲートが向かっているソース／ドレインの非対称比率が減少して電荷の非対称効果が大きくなくなる。
【０００７】
また、高電圧電力素子目的のアンダーラップ（ｕｎｄｅｒｌａｐ）のためのゲート側壁工程（ゲートが下部チャネルと重なる）においても、側壁の厚さ調整を通じて効率よく非対称効果を制御することができるものの、アンダーラップ構造の場合、すでにアンダーラップができた後のゲートが向かっている非対称効果は僅かであり、素子の抵抗を増加させて雑音の等価電力が増加するという問題がある。
【０００８】
このように既存のシリコン技術基盤のＦＥＴ工程の主な方式である自己整列型（Ｓｅｌｆ−ａｌｉｇｎｅｄ）ゲート構造を用いて非対称ソース／ドレイン領域を作ることが可能であっても、結果的にＴＨｚ波が入射する端子であるゲートが向かっているソース／ドレインの非対称領域は変化しないか、その影響が極めて小さいため、ソースとドレインとの間の電荷の非対称効果は遥かに減少することになる。従って、シリコン基盤ＦＥＴのソース／ドレイン間のチャネル領域を非対称構造にしながら、同時にゲートが向かっているソース／ドレイン領域も非対称にする構造を効率よく作るためには、既存の自己整列方式とは異なる追加的な方案が求められ、非対称効果を最大化することのできるテラヘルツ検出器の構成が特許文献１に開示されている。
【０００９】
前記特許文献１は、ソース／ドレイン領域を非対称形態に構成して検出器の感度を増加させる点で優れた特性を示すが、ソース／ドレイン及びゲート形状が四角形をベースにして非対称特性を示すためには別途の工程が求められる短所がある。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】韓国公開特許第２０１３−０１３３３６８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明は、前記のような従来技術の短所を克服するために案出されたものであって、ソース／ドレイン及びゲート自体の形状だけで非対称特性を示して高い感度を実現することができる電界効果トランジスタを用いたテラヘルツ検出器を提供することにその目的がある。
【課題を解決するための手段】
【００１２】
前記目的を達成するために本発明は、電界効果トランジスタを用いたテラヘルツ検出器において、前記電界効果トランジスタは、シリコンベースの一部にドーピングによって形成されるソースと、平面上で前記ソースを取り囲む形態に形成されるチャネルと、前記チャネル外部に形成されるドレインと、前記ソース、チャネル、及びドレインの上段に形成される誘電層と、前記誘電層の上段に位置するゲートとを含んで構成され、前記ゲートを通じてテラヘルツ電磁波が印加される場合、前記ソースとドレインから出力される電流／電圧で電磁波の程度を感知することを特徴とする。
【００１３】
好ましくは、前記チャネルは、一定の幅に形成されることを特徴とする。
好ましくは、前記ゲートは、前記チャネルと同一の大きさと形状に形成されることを特徴とする。
【００１４】
好ましくは、前記ゲートは前記チャネルと同じ形状であり、前記ソースと一部オーバーラップされることを特徴とする。
好ましくは、前記ゲートは前記チャネルと同じ形状であり、前記ドレインと一部オーバーラップされることを特徴とする。
【００１５】
好ましくは、前記ゲートは前記チャネルと同じ形状であり、前記ソース及びドレインと一部オーバーラップされることを特徴とする。
好ましくは、前記ソースの平面形状は円形又は多角形であることを特徴とする。
【発明の効果】
【００１６】
本発明による電界効果トランジスタを用いたテラヘルツ検出器は、ソースをチャネルが取り囲む形状に構成して幾何学的な形態により非対称特性を導き出し、追加的にゲートとチャネルとの間の重なり程度を調整して非対称性を追加的に付加することができ、形状の定義する各パラメータを自由に設定できることから、高い感度のテラヘルツ検出器を製造できる効果を提供する。
【図面の簡単な説明】
【００１７】
【図１】本発明によるテラヘルツ検出器の断面図である。
【図２】図１に係る平面図である。
【図３】図２に係る他の実施形態である。
【図４】図２に係る大きさの定義のための説明図である。
【発明を実施するための形態】
【００１８】
以下本発明に係る好適な実施形態を添付した図面を参照して具体的に説明する。
本発明に係る電界効果トランジスタを用いたテラヘルツ検出器１００は、図１及び図２に示すように、シリコンベース１に形成される単位ＦＥＴ１０を通じて実現される。
【００１９】
前記ＦＥＴ１０の断面は、図１に示すように、ソース１１、ドレイン１２、チャネル１３、誘電層１４、ゲート１５を含んで構成される。
ここで、前記ソース１１とドレイン１２はそれぞれ不純物がドーピングされ、前記誘電層１４及びゲート１５の材質は通常のＦＥＴに適用されるものに使用可能であり、テラヘルツ電磁波は前記ゲート１５に印加され、このとき、ソース１１とドレイン１２との間に発生する電圧によって印加されたテラヘルツ電磁波の特性を感知する。
【００２０】
一方、前記ソース１１は上面では図２に示すように中央に形成され、前記ソース１１の周縁をチャネル１３が取り囲む形態に構成される。
従って、前記ソース１１は孤立して構成され、電極は前記ソース１１の上面を通じて連結されるように構成し、必要な場合には、前記ソース１１の断面を前記ベース１の下面まで延長形成して下段を通じて電極が連結できるように構成される。
【００２１】
ここで、前記ソース１１の形状は図３に示すように、円形、楕円形、三角形、四角形のように実現でき、五角形以上の多角形にも構成され得る。
また、ソース１１と前記ドレイン１２の内部は他の形状に構成してもよい。例えば、ソース１１は円形、ドレイン１２の内部は四角形に構成してもよく、ここで、チャネル１３の厚さは相違するように構成される。
【００２２】
また、必要な場合、前記ソース１１とドレイン１２の内部は同じ形状であるものの、原点を他の位置に形成するように構成してもよく、このときにもチャネル１３の厚さは相違するように構成される。
【００２３】
一方、前記チャネル１３を一定の幅で前記ソース１１を取り囲む形態に構成すれば、前記ソース１１と同じ形状に構成され、前記のように一定の幅に構成することが製造的な面で有利である。
【００２４】
そして、ドレイン１２は、前記ソース１１及びチャネル１３を除いた領域に構成されるため、前記のようにソース１１を孤立して構成する場合、幾何学的に非対称性を提供できる長所がある。
【００２５】
一方、前記ゲート１５は、前記誘電層１４の上段に位置し、形状は前記チャネル１３の形状と同一に構成する。ただし、前記ゲート１５は一部の面積が前記ソース１１及びドレイン１２とオーバーラップされるように構成する。前記のようなオーバーラップは、非対称性を追加的に増加させる長所がある。
【００２６】
一方、ソース１１が円形の形状を有する場合、前記ゲート１５は環型にも構成することができ、ここで、図４に示すように、ソース１１の直径をｄ１、チャネル１３の直径をｄ２、ゲート１５とソース１１がオーバーラップされる部分の大きさをｅ１、ゲート１５とドレイン１２がオーバーラップされる部分の大きさをｅ２とする場合、前記ＦＥＴ１０の非対称性は次のような数式に表現される。
【００２７】
ここで、チャネル１３の終端に該当するソース１１の長さをＷｓ、チャネル１３の他の終端に該当するドレイン１２の長さをＷｄとする場合、幅の非対称性を前記長さの比に定義することができる。
【００２８】
幅の非対称性＝Ｗｄ／Ｗｓ
＝πｄ２／πｄ１
＝ｄ２／ｄ１
に定義される。
【００２９】
また、前記ゲート１５は、前記オーバーラップによって面積の非対称性を有する。前記ゲート１５による非対称性は、ゲート１５がドレイン１２とオーバーラップされる面積とゲート１５がソース１１とオーバーラップされる面積の比に定義される。
【００３０】
従って、面積非対称は次のように求めることができる。
面積非対称＝ドレイン１２とゲート１５がオーバーラップされる面積／ソース１１とゲート１５がオーバーラップされる面積
ソース１１とゲート１５がオーバーラップされる面積＝π（ｄ１／２）２−π（ｄ１／２−ｅ１）２
ドレイン１２とゲート１５がオーバーラップされる面積＝π（ｄ２／２＋ｅ２）２−π（ｄ２／２）２
従って、面積非対称＝（ｄ２ｅ２＋ｅ２２）／（ｄ１ｅ１−ｅ１２）に定義され、ここで、ｅ１＝ｅ２＝ｅである場合、すなわち、オーバーラップ部分を同一に構成する場合、面積非対称＝（ｄ２＋ｅ）／（ｄ１−ｅ）に定義される。
【００３１】
前記のように、本発明に係る電界効果トランジスタを用いたテラヘルツ検出器１００は、ＦＥＴの平面形状そのものに非対称性を有するため、非対称性のための別途の設定なくとも十分な感度を維持することができる。
【００３２】
ここで、ｄ１及びｄ２の差を大きくする場合、幅の非対称性を増加する効果があり、オーバーラップ値ｅを増加すれば、面積の非対称性も増加させる効果があり、ｄ１、ｄ２、ｅ１及びｅ２の値を調整して様々な特性を有するテラヘルツ検出器１００を製造することができる。
【００３３】
上記のように本発明のテラヘルツ検出器１００は、全てのシリコン工程技術から行われ、外部から前記テラヘルツ波信号を受信して前記ゲート１５電極と前記ソース１１電極との間に入射するためのアンテナと、前記ソース１１電極と前記ドレイン１２金属電極との間の出力電圧／電流を検出するための増幅器などの追加的な性能改善のための検出器１００の周辺部品との集積が、１つのシリコン基板上で低価のシリコン工程技術で実現することができ、超高感度シリコン基盤の大面積の多重ピクセル配列型検出器集積も上記のような低価のシリコン工程技術によって低いコストで可能になる。
【００３４】
以上では本発明を特定の好適な実施形態に対して図示及び説明したが、本発明は、このような実施形態に限定されることなく、当該発明が属する技術分野で通常の知識を有する者が特許請求の範囲で請求する本発明の技術的な思想を抜け出さない範囲内で実施できる多様な形態の実施形態を全て含む。
【符号の説明】
【００３５】
１：シリコンベース
１０：ＦＥＴ
１１：ソース
１２：ドレイン
１３：チャネル
１４：誘電層
１５：ゲート
１００：検出器
【図１】
0006654196.tif 000002
【図２】
0006654196.tif 000003
【図３】
0006654196.tif 000004
【図４】
0006654196.tif 000005