(57)【特許請求の範囲】
【請求項１】
半導体検査装置において、
少なくとも一部が埋設される複数の電極パッドが形成された基板と、
前記複数の電極パッドの上部にそれぞれ接合される複数のプローブピンと、
を含み、
前記複数のプローブピンの各々は、前記複数の電極パッドのいずれかと接合する、四角板の形状の接合部と、前記接合部と連結する、カンチレバー構造の本体部と、前記本体部の端部に形成された接触部とを有し、
前記基板は、
セラミック基板と、
前記セラミック基板の上部に形成される高分子層と、
を含み、
前記複数の電極パッドは前記高分子層の上部に埋設され、
前記高分子層の下部には前記複数の電極パッドと電気的に連結し、前記複数の電極パッドよりも面積が小さい導電性ビアが埋設される、半導体検査装置。
【請求項２】
前記高分子層は、ポリイミド（Ｐｏｌｙｉｍｉｄｅ）素材からなる請求項１に記載の半導体検査装置。
【請求項３】
前記基板は、ビルドアップ（ｂｕｉｌｄ  ｕｐ）の多層薄膜構造を有する請求項１又は２に記載の半導体検査装置。
【請求項４】
前記複数の電極パッドの表面には、レーザーハンダ（Ｌａｓｅｒ  Ｓｏｌｄｅｒ）のためのハンダ層が形成される請求項１から３のいずれか一項に記載の半導体検査装置。
【請求項５】
前記複数の電極パッドと前記複数のプローブピンが分離される場合、前記ハンダ層によってレーザー再ボンディング（Ｌａｓｅｒ  ｒｅ−ｂｏｎｄｉｎｇ）される請求項４に記載の半導体検査装置。
【請求項６】
半導体検査装置を製造する方法において、
セラミック基板上に高分子材料を塗布して高分子層を形成し硬化させる段階と、
前記高分子層の少なくとも一部を加工して複数の空間部を形成する段階と、
前記複数の空間部をメッキによって満たして前記高分子層に複数の電極パッドを形成する段階と、
前記複数の電極パッドの上部に複数のプローブピンをそれぞれ接合する段階と、
を含み、
前記複数のプローブピンの各々は、前記複数の電極パッドのいずれかと接合する、四角板の形状の接合部と、前記接合部と連結する、カンチレバー構造の本体部と、前記本体部の端部に形成された接触部とを有し、
前記複数の電極パッドは前記高分子層の上部に埋設され、前記高分子層の下部には、前記複数の電極パッドと電気的に連結し前記複数の電極パッドよりも面積が小さい導電性ビアが埋設される、半導体検査装置の製造方法。
【請求項７】
前記複数の空間部を形成する段階は、フォトリソグラフィー（Ｐｈｏｔｏ  Ｌｉｔｈｏｇｒａｐｈｙ）によって前記高分子層の表面に前記複数の電極パッドを埋め込む前記複数の空間部を形成する請求項６に記載の半導体検査装置の製造方法。
【請求項８】
前記複数のプローブピンをそれぞれ接合する段階は、前記複数の電極パッドの表面にレーザーハンダ付け（Ｌａｓｅｒ  Ｓｏｌｄｅｒｉｎｇ）によって前記複数のプローブピンを接合する請求項６又は７に記載の半導体検査装置の製造方法。
【請求項９】
前記複数の電極パッドと前記複数のプローブピンが分離される場合、ハンダ層によってレーザー再ボンディング（Ｌａｓｅｒ  ｒｅ−ｂｏｎｄｉｎｇ）する段階をさらに含む請求項６から８のいずれか一項に記載の半導体検査装置の製造方法。
【請求項１０】
半導体検査装置を製造する方法において、
セラミック基板上に厚メッキによって複数の電極パッドを形成する段階と、
前記セラミック基板上に前記複数の電極パッドを埋設するように高分子材料を塗布して高分子層を形成し硬化させる段階と、
表面加工によって前記複数の電極パッドの表面を露出させる段階と、
前記複数の電極パッドの上部に複数のプローブピンをそれぞれ接合する段階と、
を含み、
前記複数のプローブピンの各々は、前記複数の電極パッドのいずれかと接合する、四角板の形状の接合部と、前記接合部と連結する、カンチレバー構造の本体部と、前記本体部の端部に形成された接触部とを有し、
前記複数の電極パッドは前記高分子層の上部に埋設され、前記高分子層の下部には、前記複数の電極パッドと電気的に連結し前記複数の電極パッドよりも面積が小さい導電性ビアが埋設される、半導体検査装置の製造方法。
【請求項１１】
前記複数のプローブピンをそれぞれ接合する段階は、前記複数の電極パッドの表面にレーザーハンダ付け（Ｌａｓｅｒ  Ｓｏｌｄｅｒｉｎｇ）によって前記複数のプローブピンを接合する請求項１０に記載の半導体検査装置の製造方法。
【請求項１２】
前記複数の電極パッドと前記複数のプローブピンが分離される場合、ハンダ層によってレーザー再ボンディング（Ｌａｓｅｒ  ｒｅ−ｂｏｎｄｉｎｇ）する段階をさらに含む請求項１０又は１１に記載の半導体検査装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体検査装置及びその製造方法に関する。
【背景技術】
【０００２】
最近、半導体回路の集積技術開発による半導体の小型化に伴い、半導体チップの検査装置にも高精度が求められている。ウエハ組立工程（Ｗａｆｅｒ  Ｆａｂｒｉｃａｔｉｏｎ  Ｐｒｏｃｅｓｓ）を経て半導体ウエハに形成された集積回路チップは、ウエハ状態で進行される電気的特性検査（Ｅｌｅｃｔｒｉｃａｌ  Ｄｉｅ  Ｓｏｒｔｉｎｇ；ＥＤＳ）によって良品と不良品に分類される。
【０００３】
電気的特性検査には、通常、検査信号の発生と検査結果の判定を担当するテスタ（Ｔｅｓｔｅｒ）と、半導体ウエハのローディング（Ｌｏａｄｉｎｇ）とアンローディング（Ｕｎｌｏａｄｉｎｇ）を担当するプローブステーション（Ｐｒｏｂｅ  Ｓｔａｔｉｏｎ）と、半導体ウエハとテスタの電気的連結を担当するプローブカード（Ｐｒｏｂｅ  Ｃａｒｄ）で構成された検査装置が主に用いられている。
【０００４】
このうち、プローブカードは、通常、セラミックグリーンシートに回路パターンと電極パッド、ビア電極などを形成して積層した後、これを焼成させて製造したセラミック基板にプローブピンを接合した形で主に用いられる。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、半導体検査装置及びその製造方法を提供することであり、より具体的には、基板の内部に電極を埋め込むことにより安定した形態の薄膜構造を有する半導体検査装置及びその製造方法を提供することである。
【課題を解決するための手段】
【０００６】
一実施例による半導体検査装置は、少なくとも一部が埋設される複数の電極パッドが形成された基板と、上記複数の電極パッドの上部にそれぞれ接合される複数のプローブピンと、を含む。
【０００７】
上記基板は、セラミック基板と、上記セラミック基板の上部に形成される高分子層と、を含み、上記複数の電極パッドは、上記高分子層の内部に埋設されることができる。
【０００８】
上記高分子層は、ポリイミド（Ｐｏｌｙｉｍｉｄｅ）素材からなることができる。
【０００９】
上記基板は、ビルドアップ（ｂｕｉｌｄ  ｕｐ）の多層薄膜構造を有することができる。
【００１０】
上記複数の電極パッドの表面には、レーザーハンダ（Ｌａｓｅｒ  Ｓｏｌｄｅｒ）のためのハンダ層が形成されることができる。
【００１１】
上記電極パッドと上記プローブピンが分離される場合、上記ハンダ層によってレーザー再ボンディング（Ｌａｓｅｒ  ｒｅ−ｂｏｎｄｉｎｇ）されることができる。
【００１２】
他の実施例による半導体検査装置を製造する方法は、セラミック基板上に高分子材料を塗布して高分子層を形成し硬化させる段階と、上記高分子層の少なくとも一部を加工して複数の空間部を形成する段階と、上記複数の空間部をメッキによって満たして上記高分子層に複数の電極パッドを形成する段階と、上記複数の電極パッドの上部に複数のプローブピンをそれぞれ接合する段階と、を含む。
【００１３】
上記複数の空間部を形成する段階は、フォトリソグラフィー（Ｐｈｏｔｏ  Ｌｉｔｈｏｇｒａｐｈｙ）によって上記高分子層の表面に上記複数の電極パッドを埋め込む上記複数の空間部を形成することができる。
【００１４】
さらに他の実施例による半導体検査装置を製造する方法は、セラミック基板上に厚メッキによって複数の電極パッドを形成する段階と、上記セラミック基板上に上記複数の電極パッドを埋設するように高分子材料を塗布して高分子層を形成し硬化させる段階と、表面加工によって上記複数の電極パッドの表面を露出させる段階と、上記複数の電極パッドの上部に複数のプローブピンをそれぞれ接合する段階と、を含む。
【００１５】
上記複数のプローブピンをそれぞれ接合する段階は、上記複数の電極パッドの表面にレーザーハンダ付け（Ｌａｓｅｒ  Ｓｏｌｄｅｒｉｎｇ）によって上記複数のプローブピンを接合することができる。
【００１６】
上記電極パッドと上記プローブピンが分離される場合、ハンダ層によってレーザー再ボンディング（Ｌａｓｅｒ  ｒｅ−ｂｏｎｄｉｎｇ）する段階をさらに含むことができる。
【発明の効果】
【００１７】
本発明によれば、基板の内部に電極パッドを埋め込むことにより、安定した形態の薄膜構造を有し、基板と電極パッド間の固着力を向上させることができる。
【図面の簡単な説明】
【００１８】
【図１】一実施例による半導体検査装置の概略的な構造を示す斜視図である。
【図２】一実施例による半導体検査装置の基板を示す平面図である。
【図３】図１のＡ−Ａ'切断面を示す部分断面図である。
【図４】一実施例による半導体検査装置のレーザー再ボンディングを説明するための図である。
【図５】一実施例による半導体検査装置を製造する方法を順次示す工程断面図である。
【図６】一実施例による半導体検査装置を製造する方法を順次示す工程断面図である。
【図７】一実施例による半導体検査装置を製造する方法を順次示す工程断面図である。
【図８】他の実施例による半導体検査装置を製造する方法を順次示す工程断面図である。
【図９】他の実施例による半導体検査装置を製造する方法を順次示す工程断面図である。
【図１０】他の実施例による半導体検査装置を製造する方法を順次示す工程断面図である。
【図１１】他の実施例による半導体検査装置を製造する方法を順次示す工程断面図である。
【発明を実施するための形態】
【００１９】
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。
【００２０】
図１は、一実施例による半導体検査装置の概略的な構造を示す斜視図である。
【００２１】
図１を参照すると、半導体検査装置１００は、基板１１０及びプローブピン１２０を含む。上記半導体検査装置１００は、プローブカード（Ｐｒｏｂｅ  Ｃａｒｄ）であり、回路パターン１１６及び電極パッド１１３が形成された基板１１０にプローブピン１２０が接合されて半導体ウエハとテスタを電気的に連結する。
【００２２】
基板１１０は複数の電極パッド１１３を含み、複数の電極パッド１１３は基板１１０内に少なくとも一部が埋設される形で形成される。また、基板１１０は、セラミックなどの材質からなるセラミック層を含み、多層基板又は両面基板などであればよい。
【００２３】
上記基板１１０は、セラミック基板１１１と高分子層１１２を含み、支持層として下端にセラミック基板１１１が形成され、セラミック基板１１１の上部に高分子層１１２が形成されることができる。このとき、高分子層１１２の内部に複数の電極パッド１１３が埋設されることができる。
【００２４】
プローブピン１２０は、複数個設けられ、複数の電極パッド１１３の上部にそれぞれ接合される。上記プローブピン１２０は、ウエハ（Ｗａｆｅｒ）の表面と接するほどにその位置の精度が重要である。例えば、レーザーハンダ付け（Ｌａｓｅｒ  Ｓｏｌｄｅｒｉｎｇ）作業の時にプローブピン１２０がわずかにずれている場合は、位置がずれているプローブピン１２０を除去し、再度レーザーハンダ付け過程を経る。このとき、電極パッド１１３と基板１１０間の接着力（ａｄｈｅｓｉｏｎ）が良くないと、基板１１０の表面から電極パッド１１３が脱落し、この場合は、基板１１０全体をこれ以上用いることができなくなって廃棄する。よって、基板１１０の表面と電極パッド１１３間の接着力を向上させるために基板の表面処理の研究及び電極界面間の研究が活発に進行されている。
【００２５】
プローブピン１２０は、例えば、片持ち梁型であり、接合部１２１、本体部１２２、及び接触部１２３を含み、半導体製造に応用される微細薄板技術を用いて製造されることができる。
【００２６】
接合部１２１は、四角板の形状を有し、一端が基板１１０の電極パッド１１３と接合されて電気的に連結され、他端が本体部１２２の一端と連結されることができる。
【００２７】
本体部１２２は、カンチレバー構造を有し、他端が接触部１２３の一端と連結されることができる。
【００２８】
接触部１２３は、本体部１２２の他端に垂直に形成され、他端が被検査体（図示せず）と接触することができる。
【００２９】
なお、図１にはプローブピン１２０が片持ち梁型であることが示されているが、これに限定されず、垂直に接合されるストレート状に形成されるなど、多様な形状に変形されることができる。
【００３０】
図２は、一実施例による半導体検査装置の基板を示す平面図である。
【００３１】
図２を参照すると、基板１１０の一面には、回路パターン１１６及び複数の電極パッド１１３が形成されることができる。回路パターン１１６は、基板１１０の内部に連結される導電性ビア１１４と、基板１１０の一面に配置された電極パッド１１３を電気的に連結することができる。
【００３２】
また、複数の電極パッド１１３の上部には、後述する複数のプローブピン１２０がそれぞれ接合されて物理的及び電気的に連結される。
【００３３】
ここで、電極パッド１１３は、基板１１０がセラミック素材などからなることにより付加的に構成されることができるものであり、基板１１０は、セラミックグリーンシートに配線パターン１１５とビア電極などを形成して積層した後にこれを焼成させて製造されることができる。しかしながら、基板１１０が焼成される過程で、セラミックグリーンシートには収縮が発生し、ビア電極はその位置が一部変わる。このため、焼成が終わった基板１１０のビア電極は、配置位置の精度が低い。
【００３４】
よって、基板１１０の一面に別途の電極パッド１１３を形成し、回路パターン１１６を用いてビア電極と電極パッド１１３を電気的に連結することができる。
【００３５】
図３は、図１のＡ−Ａ'切断面を示す部分断面図である。
【００３６】
図３を参照すると、複数の電極パッド１１３が形成された基板１１０及び複数のプローブピン１２０を含めて半導体検査装置１００を形成する。
【００３７】
基板１１０は複数の電極パッド１１３を含み、複数の電極パッド１１３は基板１１０内に少なくとも一部が埋設される形で形成される。ここで、複数の電極パッド１１３は、基板１１０内に全体が埋設され、表面が露出することができる。また、基板１１０は、セラミックなどの材質からなる層を含み、多層基板又は両面基板などであればよい。例えば、基板１１０は、ビルドアップ（ｂｕｉｌｄ  ｕｐ）の多層薄膜構造を有することができる。
【００３８】
例えば、セラミック層は、複数のセラミックグリーンシートを積層した後、これを焼成して製造されることができる。このような基板１１０には、セラミックグリーンシートによって多数のセラミック層が形成され、それぞれのセラミック層には、配線パターン１１５とこれを垂直に連結する導電性ビア１１４などが形成されることができる。
【００３９】
基板１１０の一面には、回路パターン１１６及び複数の電極パッド１１３が形成されることができる。回路パターン１１６は、基板１１０の内部に連結される導電性ビア１１４と、基板１１０の一面に配置された電極パッド１１３を電気的に連結することができる。
【００４０】
また、基板１１０は、セラミック基板１１１と高分子層１１２を含み、支持層としてセラミック基板１１１が形成され、上記セラミック基板１１１の上部に高分子層１１２が形成されることができる。このとき、高分子層１１２の内部に複数の電極パッド１１３が埋設されることができる。
【００４１】
例えば、高分子層１１２の材質は、ポリイミド（Ｐｏｌｙｉｍｉｄｅ）からなることができる。ポリイミドは、耐熱性がよく、高温での特性変化が少ない。したがって、これを用いる場合、プローブピン１２０を接合するなどの工程で接合パッドに熱が加わっても高分子層１１２が損傷されることを防止することができる。また、ポリイミドを用いる場合、高分子層１１２の厚さを薄くすることができるため、基板１１０の厚さが大きく増加しない。
【００４２】
電極パッド１１３は、導電性物質で形成されることができる。電極パッド１１３は、例えば、Ａｇ、Ａｕ、Ｐｄ、Ｐｔ、Ｒｈ、Ｃｕ、Ｔｉ、Ｗ、Ｍｏ、Ｎｉ及びこれらの合金を材料として用いることができるが、これに限定されるものではない。このような複数の電極パッド１１３は、基板１１０の一面において互いに一定距離離隔して配置されることができる。また、電極パッド１１３は、メッキ、基板の回路パターン１１６形成工程、スクリーン印刷工法などの多様な方法により形成されることができるが、これに限定されない。
【００４３】
複数の電極パッド１１３の上部には、後述する複数のプローブピン１２０がそれぞれ接合されて物理的及び電気的に連結される。
【００４４】
電極パッド１１３の基板１１０の表面との固着力は、プローブカード用スペーストランスフォーマ（Ｓｐａｃｅ  Ｔｒａｎｓｆｏｒｍｅｒ）の重要な品質特性である。
【００４５】
電極パッド１１３は、レーザーハンダ方法などを用いてプローブピン１２０が接合される電極パッドである。このように接合されたプローブピン１２０は、半導体ウエハの表面に実際に接触して電気的な信号をやり取りする通路となる。
【００４６】
プローブピン１２０は、複数個設けられ、複数の電極パッド１１３の上部にそれぞれ接合される。プローブピン１２０と電極パッド１１３間には金属結合がなされるため、通常、プローブピン１２０と電極パッド１１３間の結合力が電極パッド１１３と基板１１０間の結合力より大きい。
【００４７】
このため、プローブピン１２０を加圧する過程で、意図した通りにプローブピン１２０が電極パッド１１３から分離されず、電極パッド１１３がプローブピン１２０と共に基板１１０から分離される可能性がある。
【００４８】
よって、電極パッド１１３を基板１１０の内部に埋設することにより、電極パッド１１３と基板１１０間の固着力を増加させることができる。
【００４９】
また、電極パッド１１３の表面には、レーザーハンダ（Ｌａｓｅｒ  Ｓｏｌｄｅｒ）のためのハンダ層１３０が形成されることができる。上記ハンダ層１３０によって、電極パッド１１３とプローブピン１２０が分離される場合、レーザー再ボンディング（Ｌａｓｅｒ  ｒｅ−ｂｏｎｄｉｎｇ）が可能となる。
【００５０】
ハンダ層１３０の材料としては、例えば、ＳｎＰｂ、ＳｎＡｇＣｕ、ＡｕＳｎなどのハンダペースト（Ｓｏｌｄｅｒ  Ｐａｓｔｅ）や伝導性エポキシなどを用いることができる。しかしながら、プローブピン１２０を電極パッド１１３に結合させる方法はこれに限定されず、電極パッド１１３とプローブピン１２０の素材によって熱圧着などでプローブピン１２０の接合部を電極パッド１１３に直接接合させてもよい。
【００５１】
図４は、一実施例による半導体検査装置のレーザー再ボンディングを説明するための図である。
【００５２】
図４を参照すると、基板１１０に複数の電極パッド１１３が埋設され、複数の電極パッド１１３の上部に複数のプローブピン１２０が接合される。プローブピン１２０と電極パッド１１３間には金属結合がなされるため、通常、プローブピン１２０と電極パッド１１３間の結合力が電極パッド１１３と基板１１０間の結合力より大きい。
【００５３】
例えば、レーザー条件の確保に有利となるように、電極パッド１１３の厚さを２０〜２５μｍ程度に厚くすることができる。基板１１０の表面に薄膜を形成する場合、電極パッド１１３の上部にプローブピン１２０をレーザーハンダ付けによって置くが、このとき、位置補正のためにプローブピン１２０にせん断力（ｓｈｅａｒ  ｆｏｒｃｅ）を加えると、基板１１０の表面と電極パッド１１３の界面にストレス（ｓｔｒｅｓｓ）が集中して電極パッド１１３が基板１１０の表面から離脱する場合が発生する。
【００５４】
これを防止するために、基板１１０内に電極パッド１１３を埋設して基板１１０が垂直壁面の役割をすることにより、電極パッド１１３と基板１１０間の固着力を向上させることができる。
【００５５】
即ち、基板１１０内に電極パッド１１３を埋設し、電極パッド１１３の上部にプローブピン１２０を置いた後、位置補正のためにせん断力（ｓｈｅａｒ  ｆｏｒｃｅ）が加わる場合、電極パッド１１３と基板１１０の表面からの分離ではなく、プローブピン１２０とハンダ層１３０間の分離が発生する構造を有するようになる。また、電極パッド１１３を基板１１０内に埋設することにより、底面のみでの結合力に加えて周りの壁面との結合力も形成されるため、基板１１０とプローブピン１２０間にはより堅固な結合力が形成される。
【００５６】
また、プローブピン１２０と電極パッド１１３との分離が発生する場合にはハンダ層１３０によってさらにレーザー再ボンディングが可能となるため、プローブピン１２０と電極パッド１１３を容易に再結合させることができる。
【００５７】
以下、一実施形態による半導体検査装置を製造する方法を実施例を挙げて詳細に説明する。
【００５８】
図５〜図７は、一実施例による半導体検査装置を製造する方法を順次示す工程断面図である。
【００５９】
図５〜図７を参照すると、一実施例による半導体検査装置を製造する方法は、セラミック基板１１１上に高分子材料を塗布して高分子層１１２を形成し硬化させる段階と、高分子層１１２の少なくとも一部を加工して複数の空間部を形成する段階と、複数の空間部をメッキによって満たして高分子層１１２に複数の電極パッド１１３を形成する段階と、複数の電極パッド１１３の上部に複数のプローブピン１２０をそれぞれ接合する段階と、を含むことができる。
【００６０】
また、電極パッド１１３とプローブピン１２０が分離される場合、ハンダ層１３０によってレーザー再ボンディング（Ｌａｓｅｒ  ｒｅ−ｂｏｎｄｉｎｇ）する段階をさらに含むことができる。
【００６１】
このような実施例によれば、基板１１０の内部に電極パッド１１３を埋め込むことにより、安定した形態の薄膜構造を有し、基板１１０と電極パッド１１３間の固着力を向上させることができる。また、電極パッド１１３を形成するためのメッキの厚さ及び高分子層１１２の厚さを厚くしなくてもよい。
【００６２】
以下、図５〜図７を参照して一実施例の各工程についてより詳細に説明する。
【００６３】
一実施例による半導体検査装置を製造する方法は、まず、図５に示されているように、セラミック基板１１１上に高分子材料を塗布して高分子層１１２を形成し、これを硬化させる。このとき、セラミック基板１１１は、複数のセラミック層が積層されて焼結されることができる。
【００６４】
例えば、高分子層１１２を形成する高分子材料は、ポリイミド（Ｐｏｌｙｉｍｉｄｅ）からなることができる。ポリイミドは、耐熱性がよく、高温での特性変化が少ない。したがって、これを用いる場合、プローブピン１２０を接合するなどの工程で接合パッドに熱が加わっても高分子層１１２が損傷されることを防止することができる。しかしながら、高分子層１１２を形成する材料はこれに限定されない。
【００６５】
このように形成された高分子層１１２の少なくとも一部を加工して、電極パッド１１３が形成されることができる複数の空間部を形成する。例えば、複数の空間部を形成するために、フォトリソグラフィー（Ｐｈｏｔｏ  Ｌｉｔｈｏｇｒａｐｈｙ）によって高分子層１１２の表面に複数の電極パッド１１３を埋め込むことができる複数の空間部を形成することができる。しかしながら、複数の空間部を形成する方法はこれに制限されない。
【００６６】
上記複数の空間部をメッキによって満たして高分子層１１２に複数の電極パッド１１３を形成する。電極パッド１１３は、導電性物質で形成され、例えば、Ａｇ、Ａｕ、Ｐｄ、Ｐｔ、Ｒｈ、Ｃｕ、Ｔｉ、Ｗ、Ｍｏ、Ｎｉ及びこれらの合金を材料として用いることができる。電極パッド１１３は、メッキのみならず、基板１１０の回路パターン形成工程、スクリーン印刷工法などによっても形成されることができる。
【００６７】
セラミック基板１１１を構成する複数のセラミック層には、配線パターン１１５、導電性ビア１１４、及びビア電極（図示せず）などが形成されることができる。また、基板１１０の一面、即ち、上部面には、回路パターンと、少なくとも一つの電極パッド１１３が形成されることができる。ここで、電極パッド１１３は、回路パターンによってビア電極と電気的に連結されることができる。
【００６８】
図７を参照すると、複数の電極パッド１１３の上部に複数のプローブピン１２０をそれぞれ接合させて電極パッド１１３とプローブピン１２０を物理的及び電気的に連結する。
【００６９】
複数のプローブピン１２０をそれぞれ接合するとき、図６に示されているように、複数の電極パッド１１３の表面にレーザーハンダ付け（Ｌａｓｅｒ  Ｓｏｌｄｅｒｉｎｇ）によって複数のプローブピン１２０を接合することができる。
【００７０】
このようなハンダ層１３０の材料としては、例えば、ＳｎＰｂ、ＳｎＡｇＣｕ、ＡｕＳｎなどのハンダペースト（Ｓｏｌｄｅｒ  Ｐａｓｔｅ）や伝導性エポキシなどを用いることができる。しかしながら、プローブピン１２０を電極パッド１１３に結合させる方法はこれに限定されず、電極パッド１１３とプローブピン１２０の素材によって熱圧着などでプローブピン１２０の接合部を電極パッド１１３に直接接合させてもよい。
【００７１】
電極パッド１１３の上部にプローブピン１２０を置いた後、位置補正のためにせん断力（ｓｈｅａｒ  ｆｏｒｃｅ）が加わる場合、電極パッド１１３と基板１１０の表面からの分離ではなく、プローブピン１２０とハンダ層１３０間の分離が発生する構造を有するようになる。また、底面のみでの結合力に加えて周りの壁面との結合力も形成されるため、基板１１０とのより堅固な結合力が形成される。
【００７２】
また、電極パッド１１３とプローブピン１２０が分離される場合にも、ハンダ層１３０によってレーザー再ボンディング（Ｌａｓｅｒ  ｒｅ−ｂｏｎｄｉｎｇ）が可能となる。
【００７３】
以下、他の実施形態による半導体検査装置を製造する方法を実施例を挙げて詳細に説明する。
【００７４】
図８〜図１１は、他の実施例による半導体検査装置を製造する方法を順次示す工程断面図である。
【００７５】
図８〜図１１を参照すると、他の実施例による半導体検査装置を製造する方法は、セラミック基板２１１上に厚メッキによって複数の電極パッド２１３を形成する段階と、セラミック基板２１１上に複数の電極パッド２１３を埋設するように高分子材料を塗布して高分子層２１２を形成し硬化させる段階と、表面加工によって複数の電極パッド２１３の表面を露出させる段階と、複数の電極パッド２１３の上部に複数のプローブピン２２０をそれぞれ接合する段階と、を含む。
【００７６】
また、電極パッド２１３とプローブピン２２０が分離される場合、ハンダ層２３０によってレーザー再ボンディング（Ｌａｓｅｒ  ｒｅ−ｂｏｎｄｉｎｇ）する段階をさらに含むことができる。
【００７７】
このような実施例によれば、基板２１０の内部に電極パッド２１３を埋め込むことにより、安定した形態の薄膜構造を有し、基板２１０と電極パッド２１３間の固着力を向上させることができる。
【００７８】
以下、図８〜図１１を参照して他の実施例の各工程についてより詳細に説明する。
【００７９】
図８を参照すると、他の実施例による半導体検査装置を製造する方法は、まず、セラミック基板２１１上に厚メッキによって複数の電極パッド２１３を形成する。それ以降の工程でメッキされた電極パッド２１３の一部が切り取られるため、厚くメッキして電極パッド２１３を形成する。
【００８０】
セラミック基板２１１は、複数のセラミック層が積層されて焼結され、セラミック基板１１１を構成する複数のセラミック層には、配線パターン、導電性ビア２１４、及びビア電極などが形成されることができる。ここで、電極パッド２１３は、回路パターンによってビア電極と電気的に連結されることができる。
【００８１】
図９を参照すると、セラミック基板２１１上に複数の電極パッド２１３を埋設するように高分子材料を十分に塗布して高分子層２１２を形成し、これを硬化させる。
【００８２】
図１０を参照すると、基板２１０に表面加工を施して複数の電極パッド２１３の表面を露出させる。例えば、表面加工では、半導体研磨装備（ＣＭＰ）を用いて高分子層２１２及び電極パッド２１３を研磨することにより、電極パッド２１３の表面を露出させることができる。しかしながら、表面加工の方法はこれに制限されない。
【００８３】
図１１に示されているように、複数の電極パッド２１３の上部に複数のプローブピン２２０をそれぞれ接合して半導体検査装置を完成する。
【００８４】
ここで、複数のプローブピン２２０を接合するとき、複数の電極パッド２１３の表面にレーザーハンダ付け（Ｌａｓｅｒ  Ｓｏｌｄｅｒｉｎｇ）によって複数のプローブピン２２０を接合することができる。このときに形成されるハンダ層２３０は、メッキによって形成されることができる。
【００８５】
また、電極パッド２１３とプローブピン２２０が分離される場合には、ハンダ層２３０によって容易にレーザー再ボンディング（Ｌａｓｅｒ  ｒｅ−ｂｏｎｄｉｎｇ）することができる。
【００８６】
したがって、実施例によれば、基板の内部に電極パッドを埋め込むことにより、安定した形態の薄膜構造を有し、基板と電極パッド間の固着力を向上させることができ、電極パッドとプローブピンが分離される場合にもハンダ層によって容易にレーザー再ボンディング（Ｌａｓｅｒ  ｒｅ−ｂｏｎｄｉｎｇ）することができる。
【００８７】
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
【符号の説明】
【００８８】
１００  半導体検査装置
１１０、２１０  基板
１１１、２１１  セラミック基板
１１２、２１２  高分子層
１１３、２１３  電極パッド
１２０、２２０  プローブピン
１３０、２３０  ハンダ層
【図１】
0006776490.tif 000002
【図２】
0006776490.tif 000003
【図３】
0006776490.tif 000004
【図４】
0006776490.tif 000005
【図５】
0006776490.tif 000006
【図６】
0006776490.tif 000007
【図７】
0006776490.tif 000008
【図８】
0006776490.tif 000009
【図９】
0006776490.tif 000010
【図１０】
0006776490.tif 000011
【図１１】
0006776490.tif 000012