(57)【特許請求の範囲】
【請求項１】
ゲート、ソースおよびドレインを有する窒化物半導体層と、
前記ゲートまたは前記ソースに電気的に接続された前記窒化物半導体層上のフィールドプレートとを含み、
Ｃｏｓｓの値がドレイン電圧０Ｖのときの値の１／２にまで減少するドレイン電圧値をＶ１（Ｖ）、デバイスの絶縁破壊電圧をＶ２（Ｖ）、ゲート長をＬｇ（ｃｍ）、フィールドプレート長をＬｆｐ（ｃｍ）、浅いアクセプタ濃度をＮＡ（／ｃｍ３）、深いアクセプタ濃度をＮＤＡ（／ｃｍ３）、真空誘電率をε０、前記窒化物半導体層の比誘電率をεとしたとき、下記式（１）および（２）を満たす、窒化物半導体デバイス。
Ｖ１＜ｑ（ＮＡ＋ＮＤＡ)・Ｌｇ２／２ε０ε・・・（１）
Ｖ２＜ｑ（ＮＡ＋ＮＤＡ)・（Ｌｇ＋Ｌｆｐ）２／２ε０ε・・・（２）
【請求項２】
下記式（３）および（４）を満たす、請求項１に記載の窒化物半導体デバイス。
ｑ（ＮＡ＋ＮＤＡ)・Ｌｇ２／２ε０ε＜１．２Ｖ１・・・（３）
ｑ（ＮＡ＋ＮＤＡ)・（Ｌｇ＋Ｌｆｐ）２／２ε０ε＜１．２Ｖ２・・・（４）
【請求項３】
ゲート、ソースおよびドレインを有する窒化物半導体層と、
前記ゲートまたは前記ソースに電気的に接続された前記窒化物半導体層上のフィールドプレートとを含み、
Ｃｏｓｓの値がドレイン電圧０Ｖのときの値の１／２にまで減少するドレイン電圧値をＶ１（Ｖ）、デバイスの絶縁破壊電圧をＶ２（Ｖ）、ゲート長をＬｇ（ｃｍ）、フィールドプレート長をＬｆｐ（ｃｍ）、浅いドナー濃度をＮＤ（／ｃｍ３）、深いドナー濃度をＮＤＤ（／ｃｍ３）、浅いアクセプタ濃度をＮＡ（／ｃｍ３）、深いアクセプタ濃度をＮＤＡ（／ｃｍ３）、真空誘電率をε０、前記窒化物半導体層の比誘電率をεとしたとき、下記式（５）および（６）を満たす、窒化物半導体デバイス。
Ｖ１＜ｑ（ＮＡ＋ＮＤＡ−ＮＤ−ＮＤＤ)・Ｌｇ２／２ε０ε・・・（５）
Ｖ２＜ｑ（ＮＡ＋ＮＤＡ−ＮＤ−ＮＤＤ)・（Ｌｇ＋Ｌｆｐ）２／２ε０ε・・・（６）
【請求項４】
下記式（７）および（８）を満たす、請求項３に記載の窒化物半導体デバイス。
ｑ（ＮＡ＋ＮＤＡ−ＮＤ−ＮＤＤ)・Ｌｇ２／２ε０ε＜１．２Ｖ１・・・（７）
ｑ（ＮＡ＋ＮＤＡ−ＮＤ−ＮＤＤ)・（Ｌｇ＋Ｌｆｐ）２／２ε０ε＜１．２Ｖ２・・・（８）
【請求項５】
ゲート、ソースおよびドレインを有する窒化物半導体層と、
前記ゲートまたは前記ソースに電気的に接続された前記窒化物半導体層上のフィールドプレートとを含み、
Ｃｏｓｓの値がドレイン電圧０Ｖのときの値の１／２にまで減少するドレイン電圧値をＶ１（Ｖ）、デバイスの最大定格電圧をＶ２（Ｖ）、ゲート長をＬｇ（ｃｍ）、フィールドプレート長をＬｆｐ（ｃｍ）、浅いアクセプタ濃度をＮＡ（／ｃｍ３）、深いアクセプタ濃度をＮＤＡ（／ｃｍ３）、真空誘電率をε０、前記窒化物半導体層の比誘電率をεとしたとき、下記式（１）および（２）を満たす、窒化物半導体デバイス。
Ｖ１＜ｑ（ＮＡ＋ＮＤＡ)・Ｌｇ２／２ε０ε・・・（１）
Ｖ２＜ｑ（ＮＡ＋ＮＤＡ)・（Ｌｇ＋Ｌｆｐ）２／２ε０ε・・・（２）
【請求項６】
下記式（３）および（４）を満たす、請求項５に記載の窒化物半導体デバイス。
ｑ（ＮＡ＋ＮＤＡ)・Ｌｇ２／２ε０ε＜１．２Ｖ１・・・（３）
ｑ（ＮＡ＋ＮＤＡ)・（Ｌｇ＋Ｌｆｐ）２／２ε０ε＜１．２Ｖ２・・・（４）
【請求項７】
ゲート、ソースおよびドレインを有する窒化物半導体層と、
前記ゲートまたは前記ソースに電気的に接続された前記窒化物半導体層上のフィールドプレートとを含み、
Ｃｏｓｓの値がドレイン電圧０Ｖのときの値の１／２にまで減少するドレイン電圧値をＶ１（Ｖ）、デバイスの最大定格電圧をＶ２（Ｖ）、ゲート長をＬｇ（ｃｍ）、フィールドプレート長をＬｆｐ（ｃｍ）、浅いドナー濃度をＮＤ（／ｃｍ３）、深いドナー濃度をＮＤＤ（／ｃｍ３）、浅いアクセプタ濃度をＮＡ（／ｃｍ３）、深いアクセプタ濃度をＮＤＡ（／ｃｍ３）、真空誘電率をε０、前記窒化物半導体層の比誘電率をεとしたとき、下記式（５）および（６）を満たす、窒化物半導体デバイス。
Ｖ１＜ｑ（ＮＡ＋ＮＤＡ−ＮＤ−ＮＤＤ)・Ｌｇ２／２ε０ε・・・（５）
Ｖ２＜ｑ（ＮＡ＋ＮＤＡ−ＮＤ−ＮＤＤ)・（Ｌｇ＋Ｌｆｐ）２／２ε０ε・・・（６）
【請求項８】
下記式（７）および（８）を満たす、請求項７に記載の窒化物半導体デバイス。
ｑ（ＮＡ＋ＮＤＡ−ＮＤ−ＮＤＤ)・Ｌｇ２／２ε０ε＜１．２Ｖ１・・・（７）
ｑ（ＮＡ＋ＮＤＡ−ＮＤ−ＮＤＤ)・（Ｌｇ＋Ｌｆｐ）２／２ε０ε＜１．２Ｖ２・・・（８）
【請求項９】
ゲート、ソースおよびドレインを有する窒化物半導体層と、
前記ゲートまたは前記ソースに電気的に接続された前記窒化物半導体層上のフィールドプレートとを含み、
Ｃｏｓｓの値がドレイン電圧０Ｖのときの値の１／２にまで減少するドレイン電圧値をＶ１（Ｖ）、二次元電子ガスのシートキャリア密度をＮｓ（／ｃｍ２）、ゲート長をＬｇ（ｃｍ）、フィールドプレート長をＬｆｐ（ｃｍ）、浅いドナー濃度をＮＤ（／ｃｍ３）、深いドナー濃度をＮＤＤ（／ｃｍ３）、浅いアクセプタ濃度をＮＡ（／ｃｍ３）、深いアクセプタ濃度をＮＤＡ（／ｃｍ３）、真空誘電率をε０、前記窒化物半導体層の比誘電率をεとしたとき、下記式（５）および（９）を満たす、窒化物半導体デバイス。
Ｖ１＜ｑ（ＮＡ＋ＮＤＡ−ＮＤ−ＮＤＤ)・Ｌｇ２／２ε０ε・・・（５）
Ｎｓ２／（ＮＡ＋ＮＤＡ−ＮＤ−ＮＤＤ)＜（ＮＡ＋ＮＤＡ−ＮＤ−ＮＤＤ)・（Ｌｇ＋Ｌｆｐ）２・・・（９）
【請求項１０】
下記式（７）および（１０）を満たす、請求項９に記載の窒化物半導体デバイス。
ｑ（ＮＡ＋ＮＤＡ−ＮＤ−ＮＤＤ)・Ｌｇ２／２ε０ε＜１．２Ｖ１・・・（７）
（ＮＡ＋ＮＤＡ−ＮＤ−ＮＤＤ)・（Ｌｇ＋Ｌｆｐ）２＜１．２Ｎｓ２／（ＮＡ＋ＮＤＡ−ＮＤ−ＮＤＤ)・・・（１０）
【請求項１１】
ゲート、ソースおよびドレインを有する窒化物半導体層と、
前記ゲートまたは前記ソースに電気的に接続された前記窒化物半導体層上のフィールドプレートとを含み、
Ｃｏｓｓの値がドレイン電圧０Ｖのときの値の１／２にまで減少するドレイン電圧値をＶ１（Ｖ）、二次元電子ガスのシートキャリア密度をＮｓ（／ｃｍ２）、ゲート長をＬｇ（ｃｍ）、フィールドプレート長をＬｆｐ（ｃｍ）、浅いアクセプタ濃度をＮＡ（／ｃｍ３）、深いアクセプタ濃度をＮＤＡ（／ｃｍ３）、真空誘電率をε０、前記窒化物半導体層の比誘電率をεとしたとき、下記式（１）および（１１）を満たす、窒化物半導体デバイス。
Ｖ１＜ｑ（ＮＡ＋ＮＤＡ)・Ｌｇ２／２ε０ε・・・（１）
Ｎｓ２／（ＮＡ＋ＮＤＡ)＜（ＮＡ＋ＮＤＡ)・（Ｌｇ＋Ｌｆｐ）２・・・（１１）
【請求項１２】
下記式（３）および（１２）を満たす、請求項１１に記載の窒化物半導体デバイス。
ｑ（ＮＡ＋ＮＤＡ)・Ｌｇ２／２ε０ε＜１．２Ｖ１・・・（３）
（ＮＡ＋ＮＤＡ)・（Ｌｇ＋Ｌｆｐ）２＜１．２Ｎｓ２／（ＮＡ＋ＮＤＡ)・・・（１２）
【請求項１３】
前記ゲート長Ｌｇが０．５μｍ以下であり、前記フィールドプレート長Ｌｆｐが０．５μｍ以下であり、デバイスの最大定格電圧が５０Ｖ以上である、請求項１〜１２のいずれか一項に記載の窒化物半導体デバイス。
【請求項１４】
前記窒化物半導体層には、Ｃ、Ｂｅ、Ｃｄ、Ｃａ、Ｃｕ、Ａｇ、Ａｕ、Ｓｒ、Ｂａ、Ｌｉ、Ｎａ、Ｋ、Ｓｃ、Ｚｒ、Ｆｅ、Ｃｏ、Ｎｉ、Ｍｇ、ＡｒおよびＨｅからなる群から選択される少なくとも一種の不純物がドープされることによって深いアクセプタ準位が形成されている、請求項１〜１３のいずれか一項に記載の窒化物半導体デバイス。
【請求項１５】
電子走行層、および前記電子走行層に接し、前記電子走行層とは異なる組成を有する電子供給層を含む窒化物半導体層と、
前記窒化物半導体層上のゲート、ソースおよびドレインと、
前記ゲートまたは前記ソースに電気的に接続された前記窒化物半導体層上のフィールドプレートとを含み、
前記電子走行層の少なくとも一部に炭素が含有されており、当該炭素の濃度が１×１０１８ｃｍ−３〜１×１０１９ｃｍ−３であり、
前記電子走行層は、前記電子走行層と前記電子供給層との界面を形成する第１領域と、前記界面から５０ｎｍ以上離れた部分に形成された第２領域とを含み、
前記第２領域の炭素濃度が１×１０１８ｃｍ−３〜１×１０１９ｃｍ−３であり、前記第１領域の炭素濃度が１×１０１７ｃｍ−３以下であり、
浅いドナー濃度をＮＤ（／ｃｍ３）、深いドナー濃度をＮＤＤ（／ｃｍ３）、浅いアクセプタ濃度をＮＡ（／ｃｍ３）、深いアクセプタ濃度をＮＤＡ（／ｃｍ３）としたとき、
前記電子走行層の前記第２領域のＮＡ＋ＮＤＡ−ＮＤ−ＮＤＤが、４×１０１６ｃｍ−３〜８×１０１６ｃｍ−３である、窒化物半導体デバイス。
【請求項１６】
電子走行層、および前記電子走行層に接し、前記電子走行層とは異なる組成を有する電子供給層を含む窒化物半導体層と、
前記窒化物半導体層上のゲート、ソースおよびドレインと、
前記ゲートまたは前記ソースに電気的に接続され、絶縁膜を介して前記窒化物半導体層上に配置されたフィールドプレートとを含み、
ゲート長Ｌｇが０．６μｍ以下であり、
前記電子走行層の少なくとも一部に炭素が含有されており、当該炭素の濃度が１×１０１８ｃｍ−３以上であり、
前記フィールドプレート下の前記絶縁膜の厚さをｄ（ｎｍ）、当該絶縁膜の比誘電率をεとしたとき、ｄ／ε≦１４を満たす、窒化物半導体デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化物半導体デバイスに関する。
【背景技術】
【０００２】
たとえば、特許文献１は、ＨＥＭＴを開示している。このＨＥＭＴは、基板上に、ＧａＮからなる低温バッファ層と、ＧａＮからなるバッファ層と、ＧａＮからなる電子走行層と、ＡｌＧａＮからなる電子供給層とをこの順に積層して形成されたヘテロ接合構造を有している。また、ＨＥＭＴは、電子供給層上にソース電極、ゲート電極およびドレイン電極を備えている。
【０００３】
当該ＨＥＭＴでは、電子供給層は電子走行層に比べてバンドギャップエネルギーが大きく、この２つの層のヘテロ接合界面下に二次元電子ガス層が形成される。二次元電子ガス層が、キャリアとして利用される。すなわち、ソース電極とドレイン電極とを作動させた場合、電子走行層に供給された電子が二次元電子ガス層中を高速走行してドレイン電極まで移動する。このとき、ゲート電極に加える電圧を制御してゲート電極下の空乏層の厚さを変化させることで、ソース電極からドレイン電極へ移動する電子、すなわちドレイン電流を制御することができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第５０６４８２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記のようなＨＥＭＴでは、スイッチング速度の向上が常に要求されている。ゲート長を短くすることがスイッチングの高速化に寄与するが、反面、ゲート下でリーク電流が流れやすくなるので耐圧が低下するという課題が生じる。そこで、電界の集中を抑制するために窒化物半導体層上にフィールドプレートを設けてもよいが、適切な条件で設置しないと十分な耐圧を得ることが困難である。
【０００６】
本発明の一実施形態は、スイッチング速度の向上と耐圧の向上との両立を図ることができる窒化物半導体デバイスを提供する。
【課題を解決するための手段】
【０００７】
本発明の一実施形態は、ゲート、ソースおよびドレインを有する窒化物半導体層と、前記ゲートまたは前記ソースに電気的に接続された前記窒化物半導体層上のフィールドプレートとを含み、Ｃｏｓｓの値がドレイン電圧０Ｖのときの値の１／２にまで減少するドレイン電圧値をＶ１（Ｖ）、デバイスの絶縁破壊電圧をＶ２（Ｖ）、ゲート長をＬｇ（ｃｍ）、フィールドプレート長をＬｆｐ（ｃｍ）、浅いアクセプタ濃度をＮＡ（／ｃｍ３）、深いアクセプタ濃度をＮＤＡ（／ｃｍ３）、真空誘電率をε０、前記窒化物半導体層の比誘電率をεとしたとき、下記式（１）および（２）を満たす、窒化物半導体デバイスを提供する。
【０００８】
Ｖ１＜ｑ（ＮＡ＋ＮＤＡ)・Ｌｇ２／２ε０ε・・・（１）
Ｖ２＜ｑ（ＮＡ＋ＮＤＡ)・（Ｌｇ＋Ｌｆｐ）２／２ε０ε・・・（２）
この場合、前記窒化物半導体デバイスは、下記式（３）および（４）を満たしていてもよい。
ｑ（ＮＡ＋ＮＤＡ)・Ｌｇ２／２ε０ε＜１．２Ｖ１・・・（３）
ｑ（ＮＡ＋ＮＤＡ)・（Ｌｇ＋Ｌｆｐ）２／２ε０ε＜１．２Ｖ２・・・（４）
本発明の一実施形態は、ゲート、ソースおよびドレインを有する窒化物半導体層と、前記ゲートまたは前記ソースに電気的に接続された前記窒化物半導体層上のフィールドプレートとを含み、Ｃｏｓｓの値がドレイン電圧０Ｖのときの値の１／２にまで減少するドレイン電圧値をＶ１（Ｖ）、デバイスの絶縁破壊電圧をＶ２（Ｖ）、ゲート長をＬｇ（ｃｍ）、フィールドプレート長をＬｆｐ（ｃｍ）、浅いドナー濃度をＮＤ（／ｃｍ３）、深いドナー濃度をＮＤＤ（／ｃｍ３）、浅いアクセプタ濃度をＮＡ（／ｃｍ３）、深いアクセプタ濃度をＮＤＡ（／ｃｍ３）、真空誘電率をε０、前記窒化物半導体層の比誘電率をεとしたとき、下記式（５）および（６）を満たす、窒化物半導体デバイスを提供する。
【０００９】
Ｖ１＜ｑ（ＮＡ＋ＮＤＡ−ＮＤ−ＮＤＤ)・Ｌｇ２／２ε０ε・・・（５）
Ｖ２＜ｑ（ＮＡ＋ＮＤＡ−ＮＤ−ＮＤＤ)・（Ｌｇ＋Ｌｆｐ）２／２ε０ε・・・（６）
この場合、前記窒化物半導体デバイスは、下記式（７）および（８）を満たしていてもよい。
【００１０】
ｑ（ＮＡ＋ＮＤＡ−ＮＤ−ＮＤＤ)・Ｌｇ２／２ε０ε＜１．２Ｖ１・・・（７）
ｑ（ＮＡ＋ＮＤＡ−ＮＤ−ＮＤＤ)・（Ｌｇ＋Ｌｆｐ）２／２ε０ε＜１．２Ｖ２・・・（８）
本発明の一実施形態は、ゲート、ソースおよびドレインを有する窒化物半導体層と、前記ゲートまたは前記ソースに電気的に接続された前記窒化物半導体層上のフィールドプレートとを含み、Ｃｏｓｓの値がドレイン電圧０Ｖのときの値の１／２にまで減少するドレイン電圧値をＶ１（Ｖ）、デバイスの最大定格電圧をＶ２（Ｖ）、ゲート長をＬｇ（ｃｍ）、フィールドプレート長をＬｆｐ（ｃｍ）、浅いアクセプタ濃度をＮＡ（／ｃｍ３）、深いアクセプタ濃度をＮＤＡ（／ｃｍ３）、真空誘電率をε０、前記窒化物半導体層の比誘電率をεとしたとき、下記式（１）および（２）を満たす、窒化物半導体デバイスを提供する。
【００１１】
Ｖ１＜ｑ（ＮＡ＋ＮＤＡ)・Ｌｇ２／２ε０ε・・・（１）
Ｖ２＜ｑ（ＮＡ＋ＮＤＡ)・（Ｌｇ＋Ｌｆｐ）２／２ε０ε・・・（２）
この場合、前記窒化物半導体デバイスは、下記式（３）および（４）を満たしていてもよい。
ｑ（ＮＡ＋ＮＤＡ)・Ｌｇ２／２ε０ε＜１．２Ｖ１・・・（３）
ｑ（ＮＡ＋ＮＤＡ)・（Ｌｇ＋Ｌｆｐ）２／２ε０ε＜１．２Ｖ２・・・（４）
本発明の一実施形態は、ゲート、ソースおよびドレインを有する窒化物半導体層と、前記ゲートまたは前記ソースに電気的に接続された前記窒化物半導体層上のフィールドプレートとを含み、Ｃｏｓｓの値がドレイン電圧０Ｖのときの値の１／２にまで減少するドレイン電圧値をＶ１（Ｖ）、デバイスの最大定格電圧をＶ２（Ｖ）、ゲート長をＬｇ（ｃｍ）、フィールドプレート長をＬｆｐ（ｃｍ）、浅いドナー濃度をＮＤ（／ｃｍ３）、深いドナー濃度をＮＤＤ（／ｃｍ３）、浅いアクセプタ濃度をＮＡ（／ｃｍ３）、深いアクセプタ濃度をＮＤＡ（／ｃｍ３）、真空誘電率をε０、前記窒化物半導体層の比誘電率をεとしたとき、下記式（５）および（６）を満たす、窒化物半導体デバイスを提供する。
【００１２】
Ｖ１＜ｑ（ＮＡ＋ＮＤＡ−ＮＤ−ＮＤＤ)・Ｌｇ２／２ε０ε・・・（５）
Ｖ２＜ｑ（ＮＡ＋ＮＤＡ−ＮＤ−ＮＤＤ)・（Ｌｇ＋Ｌｆｐ）２／２ε０ε・・・（６）
この場合、前記窒化物半導体デバイスは、下記式（７）および（８）を満たしていてもよい。
【００１３】
ｑ（ＮＡ＋ＮＤＡ−ＮＤ−ＮＤＤ)・Ｌｇ２／２ε０ε＜１．２Ｖ１・・・（７）
ｑ（ＮＡ＋ＮＤＡ−ＮＤ−ＮＤＤ)・（Ｌｇ＋Ｌｆｐ）２／２ε０ε＜１．２Ｖ２・・・（８）
本発明の一実施形態は、ゲート、ソースおよびドレインを有する窒化物半導体層と、前記ゲートまたは前記ソースに電気的に接続された前記窒化物半導体層上のフィールドプレートとを含み、Ｃｏｓｓの値がドレイン電圧０Ｖのときの値の１／２にまで減少するドレイン電圧値をＶ１（Ｖ）、二次元電子ガスのシートキャリア密度をＮｓ（／ｃｍ２）、ゲート長をＬｇ（ｃｍ）、フィールドプレート長をＬｆｐ（ｃｍ）、浅いドナー濃度をＮＤ（／ｃｍ３）、深いドナー濃度をＮＤＤ（／ｃｍ３）、浅いアクセプタ濃度をＮＡ（／ｃｍ３）、深いアクセプタ濃度をＮＤＡ（／ｃｍ３）、真空誘電率をε０、前記窒化物半導体層の比誘電率をεとしたとき、下記式（５）および（９）を満たす、窒化物半導体デバイスを提供する。
【００１４】
Ｖ１＜ｑ（ＮＡ＋ＮＤＡ−ＮＤ−ＮＤＤ)・Ｌｇ２／２ε０ε・・・（５）
Ｎｓ２／（ＮＡ＋ＮＤＡ−ＮＤ−ＮＤＤ)＜（ＮＡ＋ＮＤＡ−ＮＤ−ＮＤＤ)・（Ｌｇ＋Ｌｆｐ）２・・・（９）
この場合、前記窒化物半導体デバイスは、下記式（７）および（１０）を満たしていてもよい。
【００１５】
ｑ（ＮＡ＋ＮＤＡ−ＮＤ−ＮＤＤ)・Ｌｇ２／２ε０ε＜１．２Ｖ１・・・（７）
（ＮＡ＋ＮＤＡ−ＮＤ−ＮＤＤ)・（Ｌｇ＋Ｌｆｐ）２＜１．２Ｎｓ２／（ＮＡ＋ＮＤＡ−ＮＤ−ＮＤＤ)・・・（１０）
本発明の一実施形態は、ゲート、ソースおよびドレインを有する窒化物半導体層と、前記ゲートまたは前記ソースに電気的に接続された前記窒化物半導体層上のフィールドプレートとを含み、Ｃｏｓｓの値がドレイン電圧０Ｖのときの値の１／２にまで減少するドレイン電圧値をＶ１（Ｖ）、二次元電子ガスのシートキャリア密度をＮｓ（／ｃｍ２）、ゲート長をＬｇ（ｃｍ）、フィールドプレート長をＬｆｐ（ｃｍ）、浅いアクセプタ濃度をＮＡ（／ｃｍ３）、深いアクセプタ濃度をＮＤＡ（／ｃｍ３）、真空誘電率をε０、前記窒化物半導体層の比誘電率をεとしたとき、下記式（１）および（１１）を満たす、窒化物半導体デバイスを提供する。
【００１６】
Ｖ１＜ｑ（ＮＡ＋ＮＤＡ)・Ｌｇ２／２ε０ε・・・（１）
Ｎｓ２／（ＮＡ＋ＮＤＡ)＜（ＮＡ＋ＮＤＡ)・（Ｌｇ＋Ｌｆｐ）２・・・（１１）
この場合、前記窒化物半導体デバイスは、下記式（３）および（１２）を満たしていてもよい。
ｑ（ＮＡ＋ＮＤＡ)・Ｌｇ２／２ε０ε＜１．２Ｖ１・・・（３）
（ＮＡ＋ＮＤＡ)・（Ｌｇ＋Ｌｆｐ）２＜１．２Ｎｓ２／（ＮＡ＋ＮＤＡ)・・・（１２）
本発明の一実施形態では、前記ゲート長Ｌｇが０．５μｍ以下であり、前記フィールドプレート長Ｌｆｐが０．５μｍ以下であり、デバイスの最大定格電圧が５０Ｖ以上であってもよい。
【００１７】
本発明の一実施形態では、前記窒化物半導体層には、Ｃ、Ｂｅ、Ｃｄ、Ｃａ、Ｃｕ、Ａｇ、Ａｕ、Ｓｒ、Ｂａ、Ｌｉ、Ｎａ、Ｋ、Ｓｃ、Ｚｒ、Ｆｅ、Ｃｏ、Ｎｉ、Ｍｇ、ＡｒおよびＨｅからなる群から選択される少なくとも一種の不純物がドープされることによって深いアクセプタ準位が形成されていてもよい。
本発明の一実施形態は、電子走行層、および前記電子走行層に接し、前記電子走行層とは異なる組成を有する電子供給層を含む窒化物半導体層と、前記窒化物半導体層上のゲート、ソースおよびドレインと、前記ゲートまたは前記ソースに電気的に接続された前記窒化物半導体層上のフィールドプレートとを含み、前記電子走行層の少なくとも一部に炭素が含有されており、当該炭素の濃度が１×１０１８ｃｍ−３〜１×１０１９ｃｍ−３である、窒化物半導体デバイスを提供する。
【００１８】
本発明の一実施形態では、前記電子走行層は、前記電子走行層と前記電子供給層との界面を形成する第１領域と、前記界面から５０ｎｍ以上離れた部分に形成された第２領域とを含み、前記第２領域の炭素濃度が１×１０１８ｃｍ−３〜１×１０１９ｃｍ−３であり、前記第１領域の炭素濃度が１×１０１７ｃｍ−３以下であってもよい。
本発明の一実施形態では、浅いドナー濃度をＮＤ（／ｃｍ３）、深いドナー濃度をＮＤＤ（／ｃｍ３）、浅いアクセプタ濃度をＮＡ（／ｃｍ３）、深いアクセプタ濃度をＮＤＡ（／ｃｍ３）としたとき、前記電子走行層の前記第２領域のＮＡ＋ＮＤＡ−ＮＤ−ＮＤＤが、４×１０１６ｃｍ−３〜８×１０１６ｃｍ−３であってもよい。
【００１９】
本発明の一実施形態は、電子走行層、および前記電子走行層に接し、前記電子走行層とは異なる組成を有する電子供給層を含む窒化物半導体層と、前記窒化物半導体層上のゲート、ソースおよびドレインと、前記ゲートまたは前記ソースに電気的に接続され、絶縁膜を介して前記窒化物半導体層上に配置されたフィールドプレートとを含み、ゲート長Ｌｇが０．６μｍ以下であり、前記電子走行層の少なくとも一部に炭素が含有されており、当該炭素の濃度が１×１０１８ｃｍ−３以上であり、前記フィールドプレート下の前記絶縁膜の厚さをｄ、当該絶縁膜の比誘電率をεとしたとき、ｄ／ε≦１４を満たす、窒化物半導体デバイスを提供する。
【発明の効果】
【００２０】
本発明の一実施形態によれば、ゲートのオフ時にソース−ドレイン間に電圧が印加されている場合において、上記式（１）および（５）に示すように、ゲート下の窒化物半導体層の領域がパンチスルーするときの電圧（各式の右辺）が、二次元電子ガスが消失する電圧Ｖ１（各式の左辺）よりも大きい。これにより、ゲート下でのパンチスルーを防止できるので、オフ時のリーク電流の発生を抑制することができる。
【００２１】
また、上記式（２）、（６）、（９）および（１１）に示すように、フィールドプレート下の窒化物半導体層の領域がパンチスルーするときの電圧（各式の右辺）が、デバイスの絶縁破壊電圧Ｖ２または最大定格電圧Ｖ２よりも大きいので、信頼性の高いデバイスを実現することができる。
そして、上記のような耐圧および信頼性の向上の効果は、各式から明らかなように、たとえゲート長Ｌｇを短くしても、各式におけるゲート長Ｌｇ以外の項の値（浅いアクセプタ濃度ＮＡ、深いアクセプタ濃度ＮＤＡ等）を調節することによって実現することができる。したがって、ゲート長Ｌｇを所望の長さに設計することによって、耐圧を維持しながら、デバイスのスイッチング速度を向上させることもできる。
【図面の簡単な説明】
【００２２】
【図１】図１は、本発明の一実施形態に係る窒化物半導体デバイスを備える半導体パッケージの外観図である。
【図２】図２は、前記窒化物半導体デバイスの模式的な断面図である。
【図３Ａ】図３Ａは、ＮＡ＋ＮＤＡ−ＮＤ−ＮＤＤの値の測定方法を説明するための図である。
【図３Ｂ】図３Ｂは、ＮＡ＋ＮＤＡ−ＮＤ−ＮＤＤの値の測定方法を説明するための図である。
【図３Ｃ】図３Ｃは、ＮＡ＋ＮＤＡ−ＮＤ−ＮＤＤの値の測定方法を説明するための図である。
【図４Ａ】図４Ａは、半絶縁ＧａＮ層のＮＡ＋ＮＤＡ−ＮＤ−ＮＤＤの値の測定方法を説明するための図である。
【図４Ｂ】図４Ｂは、半絶縁ＧａＮ層のＮＡ＋ＮＤＡ−ＮＤ−ＮＤＤの値の測定方法を説明するための図である。
【図５】図５は、図４Ａおよび図４ＢのＩ−Ｖ特性を示す図である。
【図６】図６は、ドレイン電圧ＶＤと出力容量Ｃｏｓｓとの関係を示すグラフである。
【図７】図７は、フィールドプレート下の二次元電子ガスの空乏化電圧の求め方を説明するための図である。
【図８】図８は、フィールドプレート端からドレインまでの間の領域の二次元電子ガスの空乏化電圧の求め方を説明するための図である。
【図９】図９は、電流のトラップ濃度依存性を説明するための図である。
【図１０】図１０Ａ〜図１０Ｃは、電流が流れ出すまでの電子の動きを経時的に示すエネルギーバンド図である。
【図１１】図１１は、参考例に係る窒化物半導体デバイスの電位分布を示すシミュレーション結果である。
【図１２】図１２は、参考例に係る窒化物半導体デバイスの電流密度を示すシミュレーション結果である。
【図１３】図１３は、参考例に係る窒化物半導体デバイスのトラップ占有率を示すシミュレーション結果である。
【図１４】図１４は、本発明の一実施形態に係る窒化物半導体デバイスの電位分布を示すシミュレーション結果である。
【図１５】図１５は、本発明の一実施形態に係る窒化物半導体デバイスの電流密度を示すシミュレーション結果である。
【図１６】図１６は、本発明の一実施形態に係る窒化物半導体デバイスのトラップ占有率を示すシミュレーション結果である。
【図１７】図１７は、本実施形態と参考例のリーク電流を比較したグラフである。
【図１８】図１８は、炭素濃度とＮＡ＋ＮＤＡ−ＮＤ−ＮＤＤとの関係を示す図である。
【図１９Ａ】図１９Ａは、シミュレーション用に設定した参考構造１を示す図である。
【図１９Ｂ】図１９Ｂは、シミュレーション用に設定した参考構造２を示す図である。
【図２０Ａ】図２０Ａは、炭素濃度と二次元電子ガスのシート抵抗との関係を示す図である。
【図２０Ｂ】図２０Ｂは、炭素濃度と二次元電子ガスの移動度との関係を示す図である。
【図２０Ｃ】図２０Ｃは、炭素濃度と二次元電子ガスのシートキャリア密度との関係を示す図である。
【図２１】図２１は、シートキャリア密度Ｎｓと二次元電子ガスの移動度（2DEG mobility）との関係を示す図である。
【図２２Ａ】図２２Ａは、ゲート−ドレイン間におけるＡｌＧａＮ／ＧａＮの構造を示す図である。
【図２２Ｂ】図２２Ｂは、ゲート部におけるＡｌＧａＮ／ＧａＮの構造を示す図である。
【図２３】図２３は、ゲート長とゲート耐圧との関係を示す図である。
【図２４】図２４は、ＮＡ＋ＮＤＡ−ＮＤ−ＮＤＤとフィールドプレート下の空乏化電圧との関係を示す図である。
【発明を実施するための形態】
【００２３】
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の一実施形態に係る窒化物半導体デバイス３を備える半導体パッケージ１の外観図である。
半導体パッケージ１は、端子フレーム２と、窒化物半導体デバイス３（チップ）と、樹脂パッケージ４とを含む。
【００２４】
端子フレーム２は、金属製の板状である。端子フレーム２は、窒化物半導体デバイス３を支持するベース部５（アイランド）と、ドレイン端子６と、ソース端子７と、ゲート端子８とを含む。ドレイン端子６は、ベース部５と一体的に形成されている。ドレイン端子６、ソース端子７およびゲート端子８は、それぞれ、ボンディングワイヤ９〜１１によって、窒化物半導体デバイス３のドレイン、ソースおよびゲートに電気的に接続されている。ソース端子７およびゲート端子８は、中央のドレイン端子６を挟むように配置されている。
【００２５】
樹脂パッケージ４は、たとえば、エポキシ樹脂など公知のモールド樹脂からなり、窒化物半導体デバイス３を封止している。樹脂パッケージ４は、窒化物半導体デバイス３と共に端子フレーム２のベース部５およびボンディングワイヤ９〜１１を覆っている。３本の端子６〜８の一部は、樹脂パッケージ４から露出している。
図２は、窒化物半導体デバイス３の模式的な断面図である。なお、図２は、図１の特定の位置での切断面を示しているものではなく、本実施形態の説明に必要と考えられる要素の集合体を一つの断面を示している。
【００２６】
窒化物半導体デバイス３は、基板１２と、基板１２の表面に形成されたバッファ層１３と、バッファ層１３上にエピタキシャル成長された電子走行層１４と、電子走行層１４上にエピタキシャル成長された電子供給層１５とを含む。さらに、窒化物半導体デバイス３は、電子供給層１５の表面を覆うゲート絶縁膜１６と、ゲート絶縁膜１６に形成されたコンタクト孔１７ａ，１８ａを貫通して電子供給層１５にオーミック接触しているオーミック電極としてのソース電極１７およびドレイン電極１８とを含む。ソース電極１７およびドレイン電極１８は、間隔を開けて配置されており、それらの間に、ゲート電極１９が配置されている。ゲート電極１９は、ゲート絶縁膜１６を介して電子供給層１５に対向している。
【００２７】
基板１２は、たとえば、導電性のシリコン基板であってもよい。導電性シリコン基板は、たとえば、１×１０１７ｃｍ−３〜１×１０２０ｃｍ−３（より具体的には１×１０１８ｃｍ−３程度）の不純物濃度を有していてもよい。
バッファ層１３は、第１バッファ層１３１と、第２バッファ層１３２とを積層した多層バッファ層であってもよい。第１バッファ層１３１は基板１２の表面に接しており、この第１バッファ層１３１の表面（基板１２とは反対側の表面）に第２バッファ層１３２が積層されている。第１バッファ層１３１は、本実施形態ではＡｌＮ膜で構成されており、その膜厚は、たとえば０．２μｍ程度であってもよい。第２バッファ層１３２は、本実施形態では、ＡｌＧａＮ膜で構成されており、その膜厚は、たとえば０．２μｍ程度であってもよい。
【００２８】
ゲート絶縁膜１６は、第１絶縁層１６１と、第２絶縁層１６２とを積層した多層ゲート絶縁膜であってもよい。第１絶縁層１６１は電子供給層１５の表面に接しており、この第１絶縁層１６１の表面（電子供給層１５とは反対側の表面）に第２絶縁層１６２が積層されている。第１絶縁層１６１は、本実施形態ではＳｉＮ膜で構成されており、その膜厚は、たとえば５００Å程度であってもよい。このような第１絶縁層１６１は、プラズマＣＶＤ（化学的気相成長）法、熱ＣＶＤ法、スパッタリングなどで形成することができる。第１絶縁層１６１には、第２絶縁層１６２を入り込ませて電子供給層１５に接触させるための開口１６１ａが形成されている。第２絶縁層１６２は、本実施形態では、アルミナ（ＡｌａＯｂ）で構成されており、その膜厚は、たとえば３００Å程度であってもよい。第２絶縁層１６２は、第１絶縁層１６１の開口１６１ａに入り込んだ部分に凹部１６２ａを有している。このような第２絶縁層１６２は、たとえば、たとえばＡＬＤ法等によって精密に膜厚を制御して形成できる。
【００２９】
ＡＬＤ法でアルミナ膜を成膜しようとするとき、一般に、ＡｌとＯとの組成比ａ：ｂにはばらつきが生じ、必ずしも全部がＡｌ２Ｏ３となるわけではない。これは、ＡＬＤ法が比較的低温のプロセスだからである。しかし、ＡｌおよびＯからなる絶縁体は、その組成を厳密に制御しなくても、バンドギャップが大きく、耐圧が大きい絶縁体層を形成できる。この明細書では、ＡｌとＯとの組成比ａ：ｂが２：３以外の場合も含めて「アルミナ」と呼ぶことにする。
【００３０】
電子走行層１４と電子供給層１５とは、Ａｌ組成の異なるIII族窒化物半導体（以下単に「窒化物半導体」と呼ぶ。）からなっている。たとえば、電子走行層１４は、ＧａＮ層からなっていてもよく、その厚さは、０．５μｍ程度であってもよい。電子供給層１５は、本実施形態では、ＡｌxＧａ1-xＮ層（０＜ｘ＜１）からなっており、その厚さは、たとえば５ｎｍ〜３０ｎｍ（より具体的には２０ｎｍ程度）である。
【００３１】
このように、電子走行層１４と電子供給層１５とは、Ａｌ組成の異なる窒化物半導体からなっていて、ヘテロ接合を形成していると共に、それらの間には格子不整合が生じている。そして、ヘテロ接合および格子不整合に起因する分極のために、電子走行層１４と電子供給層１５との界面に近い位置（たとえば界面から数Å程度の距離の位置）には、二次元電子ガス２０が広がっている。
【００３２】
電子走行層１４には、そのエネルギーバンド構造に関して、浅いドナー準位ＥＤ、深いドナー準位ＥＤＤ、浅いアクセプタ準位ＥＡ、深いアクセプタ準位ＥＤＡが形成されていてもよい。
浅いドナー準位ＥＤは、たとえば、電子走行層１４の伝導帯の下端（底）のエネルギ準位ＥＣから０．０２５ｅＶ以下の離れた位置でのエネルギ準位であり、深いドナー準位ＥＤＤと区別できるのであれば、単に「ドナー準位ＥＤ」と呼んでもよい。通常、この位置にドーピングされたドナーの電子は、室温（熱エネルギｋＴ＝０．０２５ｅＶ程度）でも伝導帯に励起されて自由電子となっている。浅いドナー準位ＥＤを形成するためにＧａＮ電子走行層１４にドーピングする不純物としては、たとえば、Ｓｉ、Ｏからなる群から選択される少なくとも一種が挙げられる。一方、深いドナー準位ＥＤＤは、たとえば、電子走行層１４の伝導帯の下端（底）のエネルギ準位ＥＣから０．０２５ｅＶ以上の離れた位置でのエネルギ準位である。つまり、深いドナー準位ＥＤＤは、励起に必要なイオン化エネルギが室温の熱エネルギよりも大きいドナーのドーピングによって形成されるものである。したがって、通常、この位置にドーピングされたドナーの電子は、室温において伝導帯に励起されず、ドナーに捉えられた状態となっている。
【００３３】
浅いアクセプタ準位ＥＡは、たとえば、電子走行層１４の価電子の上端（頂上）のエネルギ準位ＥＶから０．０２５ｅＶ以下の離れた位置でのエネルギ準位であり、深いアクセプタ準位ＥＤＡと区別できるのであれば、単に「アクセプタ準位ＥＡ」と呼んでもよい。通常、この位置にドーピングされたアクセプタの正孔は、室温（熱エネルギｋＴ＝０．０２５ｅＶ程度）でも価電子帯に励起されて自由正孔となっている。一方、深いアクセプタ準位ＥＤＡは、たとえば、電子走行層１４の価電子の上端（頂上）のエネルギ準位ＥＶから０．０２５ｅＶ以上の離れた位置でのエネルギ準位である。つまり、深いアクセプタ準位ＥＤＡは、励起に必要なイオン化エネルギが室温の熱エネルギよりも大きいアクセプタのドーピングによって形成されるものである。したがって、通常、この位置にドーピングされたアクセプタの正孔は、室温において価電子帯に励起されず、アクセプタに捉えられた状態となっている。室温において、正孔を発生する不純物としてはＭｇが知られているが、その活性化率（ドープした量に対して発生した正孔の割合）は１／１０以下であり、Ｍｇは浅いアクセプタとも深いアクセプタとも解釈できるが、本発明ではＮＡ＋ＮＤＡが重要な値となるため、どちらで解釈しても差し支えない。深いアクセプタ準位ＥＤＡを形成するためにＧａＮからなる電子走行層１４にドーピングする不純物としては、たとえば、Ｃ、Ｂｅ、Ｃｄ、Ｃａ、Ｃｕ、Ａｇ、Ａｕ、Ｓｒ、Ｂａ、Ｌｉ、Ｎａ、Ｋ、Ｓｃ、Ｚｒ、Ｆｅ、Ｃｏ、Ｎｉ、Ｍｇ、ＡｒおよびＨｅからなる群から選択される少なくとも一種が挙げられる。
【００３４】
そして、本実施形態では、上記説明した浅いドナー準位ＥＤ、深いドナー準位ＥＤＤ、浅いアクセプタ準位ＥＡおよび深いアクセプタ準位ＥＤＡを形成する不純物（ドーパント）の濃度を、それぞれ、浅いドナー濃度ＮＤ、深いドナー濃度ＮＤＤ、浅いアクセプタ濃度ＮＡ、深いアクセプタ濃度ＮＤＡと呼ぶことにする。
電子走行層１４の全体としての不純物濃度は、ＮＡ＋ＮＤＡ−ＮＤ−ＮＤＤ＞０であることが好ましい。この不等式は、電子を放出し得るドナー原子の不純物濃度の総和（ＮＤ＋ＮＤＤであり、以下、この総和をドナー濃度Ｎｄと呼ぶことがある。）よりも、当該放出された電子を捕獲し得るアクセプタ原子の不純物濃度の総和（ＮＡ＋ＮＤＡであり、以下、この総和をトラップ濃度Ｎｔと呼ぶことがある。）が大きいことを意味している。つまり、電子走行層１４においては、浅いドナー原子および深いドナー原子から放出された電子のほぼ全部が伝導帯に励起されずに浅いアクセプタ原子もしくは深いアクセプタ原子で捕獲されるため、電子走行層１４が半絶縁のｉ型ＧａＮになっている。
【００３５】
しかしながら、Ｃ、Ｂｅ、Ｃｄ、Ｃａ、Ｃｕ、Ａｇ、Ａｕ、Ｓｒ、Ｂａ、Ｌｉ、Ｎａ、Ｋ、Ｓｃ、Ｚｒ、Ｆｅ、Ｃｏ、Ｎｉ、Ｍｇ、ＡｒおよびＨｅからなる群から選択される少なくとも一種の不純物をドーピングしたとしても、その不純物全てが深いアクセプタとして機能するわけではなく、たとえばＣ（炭素）の場合、III族窒化物半導体結晶中のＮ（窒素）サイトに置き換わることで深いアクセプタとして機能するが、III族元素サイトに置き換わることで浅いドナーとして機能する。それぞれのサイトに置き換わる割合はドーピングした炭素濃度に依存する。また、不純物をドーピングすることで結晶欠陥が発生し、その結晶欠陥が、浅いドナー、深いドナー、浅いアクセプタ、あるいは深いアクセプタのうち、どれとして機能するかは不明である。そのため、ＳＩＭｓ（Secondary Ion Mass Spectrometry：二次イオン質量分析法）による不純物濃度測定でＮＡ＋ＮＤＡ−ＮＤ−ＮＤＤの値を知ることはできない。
【００３６】
ＮＡ＋ＮＤＡ−ＮＤ−ＮＤＤの値の測定は、図３Ａのような半絶縁層の縦方向のリーク電流の測定によって行うことが可能であることが分かった。前述の通り、電子走行層は浅いドナー及び深いドナーから放出された電子を浅いアクセプタと深いアクセプタで捕獲された半絶縁層である。図１０Ａに示すように、これらの層は無バイアス化では、電子を捕獲していない深いアクセプタ準位が存在し、深いアクセプタに空席が存在する状態である。このとき、ＧａＮ層は電気的に中性である。図１０Ｂに示すように、ある一定以下の外部電圧下では、無バイアス化では電子を捕獲していなかった深いアクセプタに電子が捕獲され、正バイアス側が負帯電し電界を打ち消すため、流れる電流は極めて微小である。このとき、半絶縁層の正バイアス側の一部領域が負に帯電し、その電荷密度はＮＡ＋ＮＤＡ−ＮＤ−ＮＤＤである。ある一定以上の電圧を印加すると、全ての深いアクセプタ準位に電子が捕獲され、それ以上の電界を打ち消すことができず、電流が増加し始める。このとき、半絶縁層は全ての領域で負に帯電し、その電荷密度はＮＡ＋ＮＤＡ−ＮＤ−ＮＤＤである。よって、半絶縁層中のＮＡ＋ＮＤＡ−ＮＤ−ＮＤＤ分布が一様であるとき、素電荷量をｑ半絶縁層の膜厚をｄ、電流が増加し始める電圧をＶＴＨとすると、ポアソン方程式を用いて、
ＮＡ＋ＮＤＡ−ＮＤ−ＮＤＤ＝２εε０ＶＴＨ/ｑｄ２
で求めることができる。
【００３７】
なお、この測定には半絶縁層には、図３Ｂおよび図３Ｃのように導電層、導電型基板を介して、電極が形成されていても良い。
ＧａＮを異種基板上に成長させる場合、ＧａＮと基板の間にバッファ層を導入する必要がある。たとえば、Ｓｉ基板上の半絶縁ＧａＮの場合、導電型基板と測定対象である半絶縁ＧａＮ層の間にＡｌＮとＡｌＧａＮの積層からなる半絶縁バッファ層が含まれる。これらのバッファ層は半絶縁ＧａＮ層とは異なるＮＡ＋ＮＤＡ−ＮＤ−ＮＤＤを有することが予想されるため、半絶縁ＧａＮ層のＮＡ＋ＮＤＡ−ＮＤ−ＮＤＤを測定するには、図４Ａおよび図４Ｂのように、バッファ層まで成長したサンプルと半絶縁ＧａＮ層まで成長したサンプルを用意し、基板側電極に正バイアスを印加する。それぞれのサンプルのＶＴＨの差をΔＶＴＨ、半絶縁ＧａＮ層膜厚ｄＧａＮ、バッファ層膜厚をｄｂｕｆｆｅｒとすると、半絶縁ＧａＮ層のＮＡ＋ＮＤＡ−ＮＤ−ＮＤＤは、
ＮＡ＋ＮＤＡ−ＮＤ−ＮＤＤ＝２εε０ΔＶＴＨ/ｑ（ｄＧａＮ２+２ｄＧａＮｄｂｕｆｆｅｒ）
で求めることができる。
【００３８】
たとえば、ある条件下で成長された半絶縁ＧａＮ層膜厚が１．５μｍ、バッファ層膜厚が０．２μｍのとき、図５に示すＩ−Ｖ特性が得られ、この半絶縁ＧａＮ層のＮＡ＋ＮＤＡ−ＮＤ−ＮＤＤは３．２×１０１６/ｃｍ３と求めることができる。
電子供給層１５は、電子走行層１４との界面に、数原子厚程度（５ｎｍ以下。好ましくは１ｎｍ〜５ｎｍ、より好ましくは１ｎｍ〜３ｎｍ）の厚さのＡｌＮ層を有していてもよい。このようなＡｌＮ層は、電子の散乱を抑制して、電子移動度の向上に寄与する。
【００３９】
ゲート電極１９は、ゲート絶縁膜１６に接する下層と、この下層上に積層される上層とを有する積層電極膜からなっていてもよい。下層はＮｉ、Ｐｔ、Ｍｏ、ＷまたはＴｉＮからなっていてもよく、上層はＡｕまたはＡｌからなっていてもよい。ゲート電極１９は、ソース電極１７寄りに偏って配置され、これにより、ゲート−ソース間距離よりもゲート−ドレイン間距離の方を長くした非対称構造となっている。この非対称構造は、ゲート−ドレイン間に生じる高電界を緩和して耐圧向上に寄与する。
【００４０】
ゲート電極１９は、ソース電極１７とドレイン電極１８との間において第２絶縁層１６２に形成された凹部１６２ａに入り込んだゲート本体部１９１と、ゲート本体部１９１に連なり、開口１６１ａ外においてゲート絶縁膜１６上をドレイン電極１８に向かって延びたフィールドプレート部１９２とを有している。ゲート本体部１９１と第２絶縁層１６２との界面におけるドレイン電極１８側の端部であるドレイン端１９１ａからフィールドプレート部１９２のドレイン電極１８側の端部までの距離Ｌｆｐは、フィールドプレート長と呼ばれる。一方、ゲート本体部１９１と第２絶縁層１６２との界面におけるドレイン端１９１ａからソース電極１７側の端部であるソース端１９１ｂまでの距離Ｌｇは、ゲート長と呼ばれる。つまり、ゲート電極１９と第２絶縁層１６２の凹部１６２ａの底面との接触域である有効ゲート域（凹部１６２ａ内の領域）Ｇａの幅が、ゲート長と呼ばれる。さらに、この明細書では、ゲート本体部１９１とドレイン電極１８との間の距離をＬｇｄと表す。
【００４１】
フィールドプレート長Ｌｆｐは、ゲート−ドレイン間距離Ｌｇｄの１／１０以上１／２以下であることが好ましい。具体的には、０．１μｍ以上０．５μｍ以下であってもよい。一方、ゲート長Ｌｇは、０．１μｍ以上１．０μｍ以下であることが好ましい。具体的には、０．２μｍ以上０．５μｍ以下であってもよい。
ソース電極１７およびドレイン電極１８は、たとえば、ＴｉおよびＡｌを含むオーミック電極であり、電子供給層１５を介して二次元電子ガス２０に電気的に接続されている。
【００４２】
ドレイン電極１８、ソース電極１７およびゲート電極１９に、それぞれ、図１で示したボンディングワイヤ９〜１１が接続されている。基板１２の裏面には、裏面電極２１が形成されており、この裏面電極２１を介して、基板１２がベース部５に接続されている。したがって、本実施形態では、基板１２は、ボンディングワイヤ９を介してドレイン電極１８と電気的に接続されてドレイン電位となる。
【００４３】
窒化物半導体デバイス３では、電子走行層１４上にＡｌ組成の異なる電子供給層１５が形成されてヘテロ接合が形成されている。これにより、電子走行層１４と電子供給層１５との界面付近の電子走行層１４内に二次元電子ガス２０が形成され、この二次元電子ガス２０をチャネルとして利用したＨＥＭＴが形成されている。ゲート電極１９は、ゲート絶縁膜１６を挟んで電子供給層１５に対向している。ゲート電極１９に適切な負値の電圧を印加すると、二次元電子ガス２０で形成されたチャネルを遮断できる。したがって、ゲート電極１９に制御電圧を印加することによって、ソース−ドレイン間をオン／オフできる。
【００４４】
使用に際しては、たとえば、ソース電極１７とドレイン電極１８との間に、ドレイン電極１８側が正となる所定の電圧（たとえば２００Ｖ〜６００Ｖ）が印加される。その状態で、ゲート電極１９に対して、ソース電極１７を基準電位（０Ｖ）として、オフ電圧（たとえば−５Ｖ）またはオン電圧（たとえば０Ｖ）が印加される。
このように動作する窒化物半導体デバイス３において、耐圧の向上を図るため、窒化物半導体デバイス３は、下記式（１）または（５）を満たしている。
【００４５】
Ｖ１＜ｑ（ＮＡ＋ＮＤＡ)・Ｌｇ２／２ε０ε・・・（１）
Ｖ１＜ｑ（ＮＡ＋ＮＤＡ−ＮＤ−ＮＤＤ)・Ｌｇ２／２ε０ε・・・（５）
上記式（１）および（５）において、ε０は真空誘電率であり、εは電子走行層１４（ＧａＮ）の比誘電率である。式（１）および（５）の各左辺のＶ１は、フィールドプレート部１９２下の電子走行層１４が空乏化して、当該領域で二次元電子ガス２０が空乏化するときの電圧を示している。一方、式（１）および（５）の各右辺は、ゲートの下でパンチスルーが生じてリーク電流が流れ始めるときの電圧を示している。つまり、式（１）および（５）で示された不等式は、電子走行層１４が、フィールドプレート部１９２下で空乏化するまでにゲート下でパンチスルーせず、これにより、ゲート下のリーク電流を減少できることを表している。次に、式（１）および（５）の左辺および右辺の求め方について説明する。
【００４６】
まず、式（１）および（５）の左辺について、Ｖ１はＣｏｓｓの値がドレイン電圧０Ｖのときの値の１／２にまで減少するドレイン電圧値を示しており、ドレイン電圧ＶＤとデバイスの出力容量Ｃｏｓｓとの関係をグラフで示したときに、図６に示すドレイン電圧Ｖ１である。この電圧Ｖ１を、フィールドプレート部１９２下の電子走行層１４が空乏化して、当該領域で二次元電子ガス２０が消失するときの電圧として定義する。
【００４７】
たとえば、図７の右図に示すように、ゲート電極に適切な負値の電圧を印加していくと、ゲート電極に接続されたフィールドプレート（ＦＰ）下において、二次元電子ガスが空乏化してＧａＮ負帯電層（本実施形態の電子走行層１４の一部）とその上のＡｌＧａＮ層（本実施形態の電子供給層１５）との間に分極が生じる。このとき、ＡｌＧａＮ層からフィールドプレートＦＰへ向かう上方向に電束が生じる。電束密度Ｄは、ガウスの定理（ｄｉｖＤ＝ρ）に基づき、ＡｌＧａＮ層に対向する閉空間であるＧａＮ負帯電層内の電荷の総和に等しい。ＧａＮ負帯電層の厚さをＷとし、ＧａＮ負帯電層における二次元電子ガスのシートキャリア密度をＮｓとすると、Ｄ＝ｑ{Ｎｓ−Ｗ（Ｎｔ−Ｎｄ）}が導かれる。そして、Ｄ＝εＥ（εはＧａＮの比誘電率）およびＶ１＝∫Ｅｄｚ（ｚはＧａＮ負帯電層の厚さ方向）が成り立つから、結果として、Ｖ１＝∫ｑ{Ｎｓ−Ｗ（Ｎｔ−Ｎｄ）}／εｄｚが得られる。このＶ１＝∫ｑ{Ｎｓ−Ｗ（Ｎｔ−Ｎｄ）}／εｄｚにデバイスごとに設計された値を代入して計算することによって、フィールドプレートＦＰ下における二次元電子ガスの空乏化電圧Ｖ１を求めることができる。この空乏化電圧Ｖ１は、より小さい方が空乏化し易いので好ましく、そのためには、たとえば、フィールドプレート下の絶縁膜（本実施形態では、ゲート絶縁膜１６）を薄くしたり、当該絶縁膜を誘電率の高い材料で構成したりすればよい。なお、図７の左図は、それぞれ、二次元電子ガスが空乏化しているときの電位Φの分布および電束密度Ｄの分布を示している。
【００４８】
また、参考として、フィールドプレート部１９２のドレイン電極１８側の端部からドレイン電極１８までの二次元電子ガスの空乏化電圧Ｖ３の求め方を、図８を参照して説明する。図７の場合と同様に考えることができ、たとえば、ＧＡＮ負帯電層が空乏化した状態では、閉空間であるＧａＮ負帯電層内にｑ{Ｎｓ−Ｗ（Ｎｔ−Ｎｄ）}の電荷が存在するが、当該領域ではＧａＮ負帯電層の上方にフィールドプレートＦＰが設けられていないので、ＡｌＧａＮ層から上方向への電束が生じない。したがって、Ｄ＝ｑ{Ｎｓ−Ｗ（Ｎｔ−Ｎｄ）}＝０となり、この式からＷ＝Ｎｓ／（Ｎｔ−Ｎｄ）が導かれる。そして、当該領域での空乏化電圧Ｖ３は、ポアソン方程式から導かれ、Ｖ３＝ｑ（Ｎｔ−Ｎｄ）Ｗ２／２εとなる。Ｗ＝Ｎｓ／（Ｎｔ−Ｎｄ）であるから、空乏化電圧Ｖ３は、ＧａＮ負帯電層の厚さＷによらず、トラップ濃度Ｎｔおよびドナー濃度Ｎｄで規定することができる。
【００４９】
次に、式（１）および（５）の右辺について、図９および図１０Ａ〜図１０Ｃを参照して説明する。図９に示すように、シミュレーションのためのサンプル構成として、厚さＷ＝５μｍ、浅いドナー濃度ＮＤ＝０．５×１０１６ｃｍ−３、深いアクセプタ準位ＥＤＡ＝０．７ｅＶのＧａＮ層を設定する。そして、ＧａＮ層の表裏面の両電極間の電圧（バイアス）を増加させていったときに、電流の立ち上がりが深いアクセプタ濃度ＮＤＡによってどのように変化するかを検証した。そうすると、図９のグラフから明らかなように、立ち上がり電圧は異なるものの、ほぼ同じ波形のグラフが得られた。つまり、図９から、ＧａＮにおいて電流が流れ始めるときの電圧は、トラップ濃度（このシミュレーションでは、深いアクセプタ濃度ＮＤＡ）に依存することが分かった。
【００５０】
より具体的に図示すると、まず、図１０Ａに示すように、両電極間に電圧が印加されていないとき（無バイアス時）には、アクセプタおよび深いアクセプタが、ドナーおよび深いドナーが放出する電子を捕獲する。このとき、電子を放出したドナーおよび深いドナーによる正電荷と、電子を捕獲したアクセプタおよび深いアクセプタによる負電荷の数が等しいため、ＧａＮ層全体としては電気的に中性となる。次に、図１０Ｂに示すように電圧を印加していくと、正バイアス側で価電子帯（ＥＶ）から深いアクセプタへ電子捕獲が起こり、負に帯電する。電圧の印加によって発生した電束は、この負帯電領域によって打ち消されるため、流れる電流は極めて微小である。そして、図１０Ｃに示すように、ある一定以上の電圧を印加すると全ての領域の深いアクセプタで電子捕獲が起きる。これ以上の電圧が印加されても電子捕獲が起こらず、電束を打ち消しきれないため、電流が流れ出す。このときの電圧Ｖを含む式が、ポアソン方程式からＮＡ＋ＮＤＡ−ＮＤ−ＮＤＤ＝２Ｖε０ε／ｑＷ２と導かれ、結果として、Ｖ＝ｑ（ＮＡ＋ＮＤＡ−ＮＤ−ＮＤＤ)・Ｗ２／２ε０εが得られる。これを本実施形態に当てはめると、ゲート下でリーク電流が流れるときにはゲート下の領域でドレイン側からソース側へと横方向にパンチスルーが生じるので、ＧａＮ層の厚さＷに代えて、ゲート長Ｌｇを用いればよい。これにより、式（５）の右辺であるｑ（ＮＡ＋ＮＤＡ−ＮＤ−ＮＤＤ)・Ｌｇ２／２ε０εが導かれる。一方、式（１）の右辺は、式（５）の（ＮＡ＋ＮＤＡ−ＮＤ−ＮＤＤ)が（ＮＡ＋ＮＤＡ)になっている点で式（５）と異なっているが、ＮＡ＋ＮＤＡは電束を打ち消すために最低限必要な量であり、式（１）の右辺を満たせば十分であるが、ＧａＮ中に残留ドナーが存在していることを考慮して、式（５）のＮＡ＋ＮＤＡ−ＮＤ−ＮＤＤを満たすとさらによい
また、窒化物半導体デバイス３は、耐圧に関する信頼性をさらに向上するため、下記式（２）または（６）を満たしている。
【００５１】
Ｖ２＜ｑ（ＮＡ＋ＮＤＡ)・（Ｌｇ＋Ｌｆｐ）２／２ε０ε・・・（２）
Ｖ２＜ｑ（ＮＡ＋ＮＤＡ−ＮＤ−ＮＤＤ)・（Ｌｇ＋Ｌｆｐ）２／２ε０ε・・・（６）
上記式（２）および（６）において、Ｖ２はデバイスの絶縁破壊電圧または最大定格電圧であり、ε０は真空誘電率であり、εは電子走行層１４（ＧａＮ）の比誘電率である。式（２）および（６）の各左辺のＶ２は、デバイスの絶縁破壊電圧または最大定格電圧であるから、個々のデバイスに応じて定められる値である。一方、式（２）および（６）の各右辺は、フィールドプレートおよびゲートの下でパンチスルーが生じてリーク電流が流れ始めるときの電圧を示している。つまり、式（２）および（６）で示された不等式は、フィールドプレートおよびゲートの下でパンチスルーしてリーク電流が流れ始めるときの印加電圧よりも窒化物半導体デバイス３の絶縁破壊電圧または最大定格電圧が上回っており、これにより、個々のデバイスに定められた絶縁破壊電圧および最大定格電圧の信頼性が高いことを示している。
【００５２】
なお、絶縁破壊電圧は、素子そのものが破壊され使用できなくなる、あるいはオフリーク電流が急激に増加する電圧である。一方、最大定格電圧は、素子の信頼性を保持するために超えてはならない電圧である。
式（２）および（６）の右辺の求め方は、前述の式（１）および（５）の右辺と同様に考えることができる。フィールドプレートおよびゲートの下でリーク電流が流れるときにはフィールドプレートおよびゲートの下の領域でドレイン側からソース側へと横方向にパンチスルーが生じるので、前述のＶ＝ｑ（ＮＡ＋ＮＤＡ−ＮＤ−ＮＤＤ)・Ｗ２／２ε０εＧａＮ層の厚さＷに代えて、ゲート長およびフィールドプレート長の総和（Ｌｇ＋Ｌｆｐ）を用いればよい。これにより、式（２）および（６）の右辺であるｑ（ＮＡ＋ＮＤＡ−ＮＤ−ＮＤＤ)・（Ｌｇ＋Ｌｆｐ）２／２ε０εが導かれる。
【００５３】
窒化物半導体デバイス３は、上記式（１）、（２）、（５）および（６）を満たすが、より好ましくは、下記式（３）、（４）、（７）または（８）を満たす。
ｑ（ＮＡ＋ＮＤＡ)・Ｌｇ２／２ε０ε＜１．２Ｖ１・・・（３）
ｑ（ＮＡ＋ＮＤＡ)・（Ｌｇ＋Ｌｆｐ）２／２ε０ε＜１．２Ｖ２・・・（４）
ｑ（ＮＡ＋ＮＤＡ−ＮＤ−ＮＤＤ)・Ｌｇ２／２ε０ε＜１．２Ｖ１・・・（７）
ｑ（ＮＡ＋ＮＤＡ−ＮＤ−ＮＤＤ)・（Ｌｇ＋Ｌｆｐ）２／２ε０ε＜１．２Ｖ２・・・（８）
式（３）、（４）、（７）または（８）を満たすことによって、耐圧、信頼性を保持しつつ、寄生容量を極めて小さくでき、高速スイッチング動作が可能となる。
【００５４】
次に、上記式（１）、（２）、（５）および（６）を満たすデバイスと満たさないデバイスについて、電位分布、電流密度およびトラップ占有率をシミュレーションしたところ、図１１〜図１７に示す結果を得た。
図１１〜図１３が参考例（上記式（１）、（２）、（５）および（６）を満たさない）に係る窒化物半導体デバイスのシミュレーション結果であり、図１１が電位分布、図１２が電流密度、図１３がトラップ占有率を示している。一方、図１４〜図１６が本実施形態（上記式（１）、（２）、（５）および（６）を満たす）に係る窒化物半導体デバイスのシミュレーション結果であり、図１４が電位分布、図１５が電流密度、図１６がトラップ占有率を示している。
【００５５】
まず、図１１〜図１３を参照して参考例に係るデバイスを検証する。検証は、ドレイン電圧＝２０Ｖ、ＧａＮのドナー濃度ＮＤ＝１×１０１６ｃｍ−３、ＧａＮの深いアクセプタ濃度ＮＤＡ＝０．５×１０１６ｃｍ−３、フィールドプレート下の絶縁膜：ＳｉＯ２（厚さ１００ｎｍ）の条件で行った。検証の結果、参考例では、図１１に示すように、フィールドプレート下で電圧降下が見られず、ゲートの端部で電圧降下が発生していた。その結果、図１２に示すように、ゲートを挟んでドレイン側からソース側にリーク電流が発生している。図１３を見ると、ゲート下のトラップ（深いアクセプタ）が全て電子で満ちており、これから、ゲート下でパンチスルーが生じていることが分かる。
【００５６】
これに対し、フィールドプレート下の絶縁膜の厚さを１０ｎｍにして空乏化電圧Ｖ１を低くしたこと以外は、参考例と同じ条件で検証した本実施形態のデバイスでは、図１４に示すようにフィールドプレートの端部で電圧降下が起きており、これにより、図１５に示すようにゲート下でリーク電流がほとんど流れていなかった。また、図１６でトラップ占有率を確認したところ、ゲート下でのトラップには電子を捕獲する余裕がまだ残っていることが分かった。
【００５７】
図１７に、本実施形態のデバイスと参考例のデバイスとのリーク電流の比較を示す。図１７に示すように、上記式（１）、（２）、（５）および（６）を満たすデバイスでは、ゲートのオフ時にリーク電流がほとんど流れず、当該式を満たさないデバイスに比べて耐圧を向上できることが分かった。そして、上記のような耐圧および信頼性の向上の効果は、各式から明らかなように、たとえゲート長Ｌｇを短くしても、各式におけるゲート長Ｌｇ以外の項の値（浅いアクセプタ濃度ＮＡ、深いアクセプタ濃度ＮＤＡ等）を調節することによって実現することができる。したがって、ゲート長Ｌｇを所望の長さに設計することによって、耐圧を維持しながら、デバイスのスイッチング速度を向上させることもできる。
【００５８】
次に、電子走行層１４に不純物としてＣ（炭素）がドーピングされている場合の、当該炭素の不純物濃度とＮＡ＋ＮＤＡ−ＮＤ−ＮＤＤとの関係について説明する。
図１８は、炭素濃度とＮＡ＋ＮＤＡ−ＮＤ−ＮＤＤとの関係を示す図である。まず、前述の不等式（５）を参照する。
Ｖ１＜ｑ（ＮＡ＋ＮＤＡ−ＮＤ−ＮＤＤ)・Ｌｇ２／２ε０ε・・・（５）
この式（５）は、電子走行層１４が、フィールドプレート部１９２下で空乏化するまでにゲート下でパンチスルーせず、これにより、ゲート下のリーク電流を減少できることを表している。したがって、式（５）を満たしつつ、窒化物半導体デバイス３の動作時のオン抵抗を下げるには、ゲート長Ｌｇを短くしてゲート抵抗成分を小さくし、かつ、ＮＡ＋ＮＤＡ−ＮＤ−ＮＤＤの値をできる限り大きくすることが好ましい。
【００５９】
この点、図１８を参照すると、不純物として炭素を多量にドーピングしても、炭素濃度が１×１０１９ｃｍ−３程度で、ＮＡ＋ＮＤＡ−ＮＤ−ＮＤＤの値が飽和している。一方で、炭素を１×１０１９ｃｍ−３の濃度でドーピングすると、電子走行層１４の結晶品質が低下するので好ましくはない。つまり、炭素濃度としては、図１８から、１×１０１８ｃｍ−３〜１×１０１９ｃｍ−３の範囲が好ましいことが分かる。この範囲であれば、ゲート長Ｌｇを短くしてゲート抵抗成分を小さくしても、結晶品質の低下等の影響がない範囲でＮＡ＋ＮＤＡ−ＮＤ−ＮＤＤの値を大きくできるので、窒化物半導体デバイス３のオン抵抗を下げながら、式（５）を満たすことができる。
【００６０】
また、１×１０１８ｃｍ−３〜１×１０１９ｃｍ−３の範囲の炭素濃度は、電子走行層１４の全体に適用されていてもよいが、好ましくは、電子供給層１５との界面から離れた領域に適用され、電子供給層１５との界面部には、上記の範囲を下回る炭素濃度が適用されていることが好ましい。これは、図１９Ａ、図１９Ｂ、図２０Ａ、図２０Ｂおよび図２０Ｃによって証明される。
【００６１】
図１９Ａおよび図１９Ｂは、それぞれ、シミュレーション用に設定した参考構造１および参考構造２を示す図である。なお、図１９Ａおよび図１９Ｂでは、図２に示した参照符号のうち、以下の説明で必要な符号のみを記載し、それ以外の対応箇所については省略している。
図１９Ａおよび図１９Ｂを参照して、参考構造１と参考構造２との違いは、参考構造１の電子走行層１４が、電子走行層１４と電子供給層１５との界面を形成する第１領域１４１と、当該界面から離れた部分（この実施形態では、０．３μｍ＝３００ｎｍ）に形成された第２領域１４２とを有している点である。両方の構造に共通して、電子走行層１４の「ＧａＮ」の左側に併記された圧力単位は、ＧａＮを成長させるときの成長圧力を示している。ＭＯＣＶＤを用いてＧａＮを成長させるとき、ＧａＮを成長させるときの成長圧力や成長温度を下げることで、Ｇａ（ガリウム）源であるＴＭＧに含まれる炭素のＧａＮ結晶中への取り込み量を増やすことができる。したがって、図１９Ａの参考構造１では、第２領域１４２の炭素濃度が１×１０１８ｃｍ−３〜１×１０１９ｃｍ−３である一方、第１領域１４１の炭素濃度は１×１０１７ｃｍ−３以下となっている。また、図１９Ｂの参考構造２では、電子走行層１４の全体の炭素濃度が１×１０１８ｃｍ−３〜１×１０１９ｃｍ−３となっている。
【００６２】
そして、各構造について、炭素濃度と二次元電子ガスのシート抵抗との関係を示すのが図２０Ａであり、炭素濃度と二次元電子ガスの移動度との関係を示すのが図２０Ｂであり、炭素濃度と二次元電子ガスのシートキャリア密度との関係を示すのが図２０Ｃである。
図２０Ａ〜図２０Ｃに示すように、参考構造２では、電子走行層１４の炭素濃度を一様に増加させた結果、二次元電子ガスのシート抵抗が増加すると共に、二次元電子ガスの移動度およびシートキャリア密度が低下していた。これに対し、参考構造１では、電子供給層１５との界面部の炭素濃度を１×１０１７ｃｍ−３以下と低く抑えていたおかげで、二次元電子ガスのシート抵抗、移動度およびシートキャリア密度にほとんど変化は見られなかった。
【００６３】
一方、図２１に示すように、ＡｌＧａＮ／ＧａＮの接合において、二次元電子ガスの移動度は、シートキャリア密度Ｎｓに依存しており、概ねＮｓ＝８×１０１２ｃｍ−２〜１×１０１３ｃｍ−２の範囲で最大値をとることが分かっている。そこで以下では、Ｎｓ＝８×１０１２ｃｍ−２〜１×１０１３ｃｍ−２であるという前提に、好ましいゲート長Ｌｇを算出し、当該ゲート長Ｌｇとゲート絶縁膜１６の厚さとの関係を求めた。
【００６４】
まず、ゲート−ドレイン間について、図２２Ａに示すように、ＡｌＧａＮ／ＧａＮ界面には、これらのヘテロ接合および格子不整合に起因する分極によって二次元電子ガス（２ＤＥＧ）が広がっている。ここで、前提条件であるＮｓ＝８×１０１２ｃｍ−２〜１×１０１３ｃｍ−２に基づいて二次元電子ガスの移動度を求めると、移動度μ＝約１５００ｃｍ２／Ｖｓとなる。これらからＡｌＧａＮ／ＧａＮ界面部のシート抵抗を求めると、シート抵抗Ｒｓ＝４００Ω〜５００Ω／ｓｑとなる。
【００６５】
一方、ゲート部については、図２２Ｂに示すように、ゲート絶縁膜がＳｉＯ２の単層構造（膜厚＝４０ｎｍ）であり、ゲート電圧を５Ｖ印加する場合を考える。このゲート電圧の印加時に発生する二次元電子ガスのシートキャリア密度Ｎｓは、６×１０１２ｃｍ−２程度となり、これから求められる移動度μおよびシート抵抗Ｒｓは、それぞれ、μ＝１００〜２００ｃｍ２／ＶｓおよびＲｓ＝５０００Ω〜１００００Ω／ｓｑである。
【００６６】
ここで、ゲート−ドレイン耐圧が２００Ｖのデバイスでは、ゲート−ドレイン間には少なくとも６μｍ程度の距離が必要である。この場合、前述のようにゲート部のシート抵抗Ｒｓがゲート−ドレイン間のシート抵抗Ｒｓの約１０倍であることを考慮すると、ゲート長Ｌｇは、ゲート−ドレイン間の距離（６μｍ）の約１／１０としておかないと、抵抗を均等化できず、オン抵抗のほとんどがゲート部の抵抗となってしまう。したがって、ゲート長Ｌｇは、０．６μｍ以下にしておくことが好ましい。
【００６７】
図２３は、ＮＡ＋ＮＤＡ−ＮＤ−ＮＤＤが、図１８の好ましい炭素濃度の範囲（１×１０１８ｃｍ−３〜１×１０１９ｃｍ−３）における下限値（約４×１０１６ｃｍ−３）であるときのゲート長Ｌｇとゲート耐圧との関係を示すものである。
図２３に示すように、ゲート長Ｌｇが０．６μｍの場合、ゲート耐圧が１５Ｖ程度である。つまり、ゲートに１５Ｖの電圧を印加すると、図１２に示すように、ゲート下でパンチスルーによるリーク電流が発生することとなる。したがって、このようなリーク電流を発生させないために、ゲート耐圧の電圧値よりも低い電圧で、フィールドプレート部１９２下を空乏化させる必要がある。
【００６８】
図２４は、ＮＡ＋ＮＤＡ−ＮＤ−ＮＤＤとフィールドプレート下の空乏化電圧との関係を示す図である。図２４では、ゲート絶縁膜（ＳｉＮ）の厚さが、厚さｄ＝１００ｎｍ、ｄ＝２００ｎｍおよびｄ＝３００ｎｍのときの関係を示している。
図２４に示すように、ＮＡ＋ＮＤＡ−ＮＤ−ＮＤＤ＝４×１０１６ｃｍ−３のときの空乏化電圧は、それぞれ、ｄ＝１００ｎｍのときが１４Ｖ、ｄ＝２００ｎｍのときが２６Ｖ、ｄ＝３００ｎｍのときが３４Ｖとなっており、ｄ＝１００ｎｍの場合のみが、空乏化電圧＜ゲート耐圧（１５Ｖ）を満たすことが分かった。つまり、ＳｉＮの比誘電率ε＝７とすると、ｄ／εが１４以下のときに、ゲート下でパンチスルーが発生する前に、フィールドプレート部１９２下を空乏化させ、リーク電流を抑制することができる。
【００６９】
以上、本発明の実施形態について説明したが、本発明は、さらに他の形態で実施することも可能である。
たとえば、フィールドプレート部１９２は、ゲート本体部１９１と一体的に形成されている必要はなく、ゲート本体部１９１から分離されたフィールドプレートとして形成されていてもよい。この場合、当該フィールドプレートは、ソース電極１７と電気的に接続されていてもよい。
【００７０】
また、窒化物半導体デバイス３では、下記式（９）または（１１）、さらに好ましくは、下記式（１０）または（１２）を満たしても、耐圧の向上を図ることができる。
Ｎｓ２／（ＮＡ＋ＮＤＡ−ＮＤ−ＮＤＤ)＜（ＮＡ＋ＮＤＡ−ＮＤ−ＮＤＤ)・（Ｌｇ＋Ｌｆｐ）２・・・（９）
Ｎｓ２／（ＮＡ＋ＮＤＡ)＜（ＮＡ＋ＮＤＡ)・（Ｌｇ＋Ｌｆｐ）２・・・（１１）
（ＮＡ＋ＮＤＡ−ＮＤ−ＮＤＤ)・（Ｌｇ＋Ｌｆｐ）２＜１．２Ｎｓ２／（ＮＡ＋ＮＤＡ−ＮＤ−ＮＤＤ)・・・（１０）
（ＮＡ＋ＮＤＡ)・（Ｌｇ＋Ｌｆｐ）２＜１．２Ｎｓ２／（ＮＡ＋ＮＤＡ)・・・（１２）
式（９）の左辺のＮｓ２／（ＮＡ＋ＮＤＡ−ＮＤ−ＮＤＤ)は、図２において、フィールドプレート部１９２のドレイン電極１８側の端部からドレイン電極１８までの二次元電子ガスが空乏化する電圧Ｖ３（図８で説明）を示している。一方、式（９）の右辺の（ＮＡ＋ＮＤＡ−ＮＤ−ＮＤＤ)・（Ｌｇ＋Ｌｆｐ）２は、ゲート電極１９（ゲート本体部１９１＋フィールドプレート部１９２）で保持できる耐圧を示している。
【００７１】
フィールドプレート部１９２のドレイン電極１８側の端部からドレイン電極１８までの二次元電子ガスが空乏化するまでは、ゲート本体部１９１およびフィールドプレート部１９２に電圧降下が起きるが、当該フィールドプレート部１９２の端部からドレイン電極１８までの間が空乏化すると、ゲート本体部１９１からドレイン電極１８にかけて電圧降下が起こるようになる。すなわち、低ドレイン電圧では図２の区間Ａで耐圧を保持するが、高ドレイン電圧では区間Ｂで耐圧を保持することになる。したがって、式（９）および（１１）は、フィールドプレート部１９２のドレイン電極１８側の端部からドレイン電極１８までの二次元電子ガスが空乏化するまでは、少なくともゲート電極１９（ゲート本体部１９１＋フィールドプレート部１９２）で耐圧を保持することを意味している。
【００７２】
また、前述の実施形態では、電子走行層１４がＧａＮ層からなり、電子供給層１５がＡｌＧａＮからなる例について説明したが、電子走行層１４と電子供給層１５とはＡｌ組成が異なっていればよく、他の組み合わせも可能である。電子供給層／電子走行層の組み合わせは、ＡｌＧａＮ層／ＧａＮ層、ＡｌＧａＮ層／ＡｌＧａＮ層（ただしＡｌ組成が異なるもの）、ＡｌＩｎＮ層／ＡｌＧａＮ層、ＡｌＩｎＮ層／ＧａＮ層、ＡｌＮ層／ＧａＮ層、ＡｌＮ層／ＡｌＧａＮ層のうちのいずれかであってもよい。より一般化すれば、電子供給層は、組成中にＡｌおよびＮを含む。電子走行層は、組成中にＧａおよびＮを含み、Ａｌ組成が電子供給層とは異なる。電子供給層と電子走行層とでＡｌ組成が異なることにより、それらの間の格子不整合が生じ、それによって、分極に起因するキャリアが二次元電子ガスの形成に寄与する。
【００７３】
また、前述の実施形態では、基板１２の材料例としてシリコンを例示したが、ほかにも、サファイア基板やＧａＮ基板などの任意の基板材料を適用できる。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
【符号の説明】
【００７４】
３  窒化物半導体デバイス
１２  基板
１３  バッファ層
１３１  第１バッファ層
１３２  第２バッファ層
１４  電子走行層
１４１  第１領域
１４２  第２領域
１５  電子供給層
１６  ゲート絶縁膜
１６１  第１絶縁層
１６２  第２絶縁層
１７  ソース電極
１８  ドレイン電極
１９  ゲート電極
１９１  ゲート本体部
１９１ａ  ゲート電極のドレイン端
１９１ｂ  ゲート電極のソース端
１９２  フィールドプレート部
２０  二次元電子ガス
Ｌｇ  ゲート長
Ｌｆｐ  フィールドプレート長
Ｌｇｄ  ゲート−ドレイン間距離
【図１】
0006654957.tif 000002
【図２】
0006654957.tif 000003
【図３Ａ】
0006654957.tif 000004
【図３Ｂ】
0006654957.tif 000005
【図３Ｃ】
0006654957.tif 000006
【図４Ａ】
0006654957.tif 000007
【図４Ｂ】
0006654957.tif 000008
【図５】
0006654957.tif 000009
【図６】
0006654957.tif 000010
【図７】
0006654957.tif 000011
【図８】
0006654957.tif 000012
【図９】
0006654957.tif 000013
【図１０】
0006654957.tif 000014
【図１１】
0006654957.tif 000015
【図１２】
0006654957.tif 000016
【図１３】
0006654957.tif 000017
【図１４】
0006654957.tif 000018
【図１５】
0006654957.tif 000019
【図１６】
0006654957.tif 000020
【図１７】
0006654957.tif 000021
【図１８】
0006654957.tif 000022
【図１９Ａ】
0006654957.tif 000023
【図１９Ｂ】
0006654957.tif 000024
【図２０Ａ】
0006654957.tif 000025
【図２０Ｂ】
0006654957.tif 000026
【図２０Ｃ】
0006654957.tif 000027
【図２１】
0006654957.tif 000028
【図２２Ａ】
0006654957.tif 000029
【図２２Ｂ】
0006654957.tif 000030
【図２３】
0006654957.tif 000031
【図２４】
0006654957.tif 000032