(57)【特許請求の範囲】
【請求項１】
複数の記録素子と、前記複数の記録素子を駆動する駆動回路と、前記複数の記録素子を駆動するためのデータをクロックに同期して入力する論理回路と、前記論理回路に入力されたデータにエラーがあるかどうかを検出し、前記クロックのスキュー調整に利用される該検出の結果を出力する検出回路とを有した脱着可能な記録ヘッドを用いて記録媒体に記録を行う記録装置であって、
クロックを異なる複数の遅延時間、遅延させて位相の異なる複数のクロックを生成する遅延回路と、
前記遅延回路により生成された位相の異なる複数のクロックに関し、最も早い位相のクロックから順に前記記録ヘッドに出力する出力手段と、
前記最も早い位相のクロックから順に前記記録ヘッドの検出回路において検出された結果を入力し、該入力した結果がエラーの結果を示しているかどうかを判定する入力手段と、
該エラーの発生を示していないと判定されたクロックから、予め定められた数の位相、遅いクロックを選択する選択回路と、
前記選択回路により選択されたクロックに同期させて前記出力手段による前記データの出力を制御する制御手段とを有することを特徴とする記録装置。
【請求項２】
前記検出回路は、前記入力されたデータをＣＲＣ（巡回冗長チェック）によって誤り検出を行い、エラーがあるかどうかの判定を行うことを特徴とする請求項１に記載の記録装置。
【請求項３】
前記データと前記クロックとを差動伝送信号として入力するために、前記データの差動伝送信号を入力する第１の差動伝送レシーバと前記クロックの差動伝送信号を入力する第２の差動伝送レシーバとをさらに有することを特徴とする請求項１又は２に記載の記録装置。
【請求項４】
前記論理回路は、
前記第１の差動伝送レシーバと前記第２の差動伝送レシーバにおいて受信され、シングルエンド形式に変換された前記データを前記クロックに同期して入力するシフトレジスタと、
前記シフトレジスタに入力されたデータをパラレルデータに変換するラッチ回路とを含み、
前記検出回路は前記ラッチ回路に入力されたデータの誤り検出を行うことを特徴とする請求項３に記載の記録装置。
【請求項５】
前記記録ヘッドはインクジェット記録ヘッドであることを特徴とする請求項１乃至４のいずれか１項に記載の記録装置。
【請求項６】
前記出力手段は、前記データと前記クロックとを差動伝送信号として出力するために、前記データの差動伝送信号を出力する第１の差動伝送ドライバと前記クロックの差動伝送信号を出力する第２の差動伝送ドライバとを有することを特徴とする請求項１に記載の記録装置。
【請求項７】
前記差動伝送信号は低電圧差動シグナリング（ＬＶＤＳ）規格に基づいていることを特徴とする請求項６に記載の記録装置。
【請求項８】
前記選択回路による選択は、記録動作が行われていないときになされることを特徴とする請求項１乃至７のいずれか１項に記載の記録装置。
【請求項９】
前記選択回路による選択は、記録動作準備として前記記録素子を加熱するとき、及び記録動作が行われているときになされることを特徴とする請求項１乃至７のいずれか１項に記載の記録装置。
【請求項１０】
前記選択回路による調整は、前記記録媒体の１ページごとの記録のたびになされることを特徴とする請求項９に記載の記録装置。
【請求項１１】
前記出力手段と、前記入力手段と、前記選択回路と、前記遅延回路と、前記制御手段とはＡＳＩＣに実装されていることを特徴とする請求項１乃至１０のいずれか１項に記載の記録装置。
【請求項１２】
複数の記録素子と、前記複数の記録素子を駆動する駆動回路と、前記複数の記録素子を駆動するためのデータをクロックに同期して入力する論理回路と、前記論理回路に入力されたデータにエラーがあるかどうかを検出し、前記クロックのスキュー調整に利用される該検出の結果を出力する検出回路とを有した脱着可能な記録ヘッドを用いて記録媒体に記録を行う記録装置の制御方法であって、
遅延回路によりクロックを異なる複数の遅延時間、遅延させて位相の異なる複数のクロックを生成する生成工程と、
前記遅延回路により生成された位相の異なる複数のクロックに関し、最も早い位相のクロックから順に前記記録ヘッドに出力する出力工程と、
前記最も早い位相のクロックから順に前記記録ヘッドの検出回路において検出された結果を入力し、該入力した結果がエラーの結果を示しているかどうかを判定する入力工程と、
選択回路により該エラーの発生を示していないと判定されたクロックから、予め定められた数の位相、遅いクロックを選択する選択工程と、
前記選択工程において選択されたクロックに同期させて前記出力工程における前記データの出力を制御する制御工程とを有することを特徴とする制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は記録装置、及びその制御方法に関し、特に、例えば、インクジェット記録ヘッドのような記録ヘッドを用いて記録を行わせる記録装置、及びその制御方法に関する。
【背景技術】
【０００２】
近年の記録装置では、記録ヘッドとその記録ヘッドを制御するＩＣ（ドライバＩＣ）とを有するヘッドユニットが用いられる。このようなヘッドユニットは、キャリッジ及びキャリッジ駆動機構により支持され、キャリッジを介して記録装置の本体部と接続される。ヘッドユニットと記録装置の本体部に設けられたメイン基板には記録装置の制御を行うためのＡＳＩＣが搭載されている。また、ヘッドユニットとＡＳＩＣとは、記録データを含む各種信号を送受信するためのケーブルによって接続されている。
【０００３】
近年ＬＳＩプロセスが著しく発展し、処理の高速化に伴うＩＣ内部でのバラツキの影響が大きくなっている。そのため、記録装置の本体部に実装されるＩＣチップ内の各部に同時に伝達されるべきクロック信号が配線状況等によって、タイミングに誤差が生じるというクロックスキューが発生する。このクロックスキューが発生すると、データを正しく送信するためのセットアップタイム／ホールドタイムの確保が困難となり、データ送信エラーが発生する。上記のような記録装置の構成では、メイン基板上のＡＳＩＣから記録ヘッドへ記録データを送信はケーブルを介することになるため、クロックスキューへの対策がより重要視されている。
【０００４】
このため、従来からも、例えば、特許文献１は、データ送信エラーを防止するために、自動的且つ短時間にクロックスキューの調整を行う構成を提案している。特許文献１によれば、入力信号に対して異なる遅延時間だけ遅らせて出力する複数の遅延回路と、遅延回路の出力信号の位相が既知である所定期間内に入っているか否かを判定する複数の位相判定回路を備えていることを特徴としている。そして、入力信号を遅延させた信号のエッジが所定の位相判定期間内に入るように遅延回路を選択することで入力信号の遅延時間を調整して、遅延時間だけ遅延させた入力信号を出力信号としている。このようにすることで、スキュー補正を自動的にかつ短時間に行うことができるようになる。また、特許文献１によれば、もともと位相差を備えた信号間のスキューも調整可能になる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１０−１７３４９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら特許文献１の提案では、遅延した入力信号が既知である所定の位相判定期間内に入るようにスキュー調整を行うため、受信側の特性変化やその動作モードに従う特性変化を考慮した最適なスキュー補正ができないという問題がある。
【０００７】
このため、記録装置ではデータ受信側となる記録ヘッドの特性が製造バラツキにより変化し、スキュー幅が記録ヘッド毎に異なる可能性がある。また、インクジェット記録装置の場合には、記録動作時にインクを吐出するヒータに高電圧を印加し大電流を流すため、記録データを送信する信号ラインへノイズが重畳する。このため、記録動作時に発生するノイズによってもスキュー幅が変動する可能性がある。このようなスキュー幅の変動が発生すると、従来の技術ではスキュー補正が困難となりタイミングエラーが発生し、正常な記録動作を実行できなくなってしまう。
【０００８】
本発明は上記従来例に鑑みてなされたもので、適正にスキュー幅を調整し、良好な記録を実現することが可能な記録装置、及びその制御方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために本発明の記録装置は次のような構成からなる。
【００１０】
即ち、複数の記録素子と、前記複数の記録素子を駆動する駆動回路と、前記複数の記録素子を駆動するためのデータをクロックに同期して入力する論理回路と、前記論理回路に入力されたデータにエラーがあるかどうかを検出し、前記クロックのスキュー調整に利用される該検出の結果を出力する検出回路とを有した脱着可能な記録ヘッドを用いて記録媒体に記録を行う記録装置であって、クロックを異なる複数の遅延時間、遅延させて位相の異なる複数のクロックを生成する遅延回路と、前記遅延回路により生成された位相の異なる複数のクロックに関し、最も早い位相のクロックから順に前記記録ヘッドに出力する出力手段と、前記最も早い位相のクロックから順に前記記録ヘッドの検出回路において検出された結果を入力し、該入力した結果がエラーの結果を示しているかどうかを判定する入力手段と、該エラーの発生を示していないと判定されたクロックから、予め定められた数の位相、遅いクロックを選択する選択回路と、前記選択回路により選択されたクロックに同期させて前記出力手段による前記データの出力を制御する制御手段とを有することを特徴とする。
【００１１】
本発明を別の側面から見れば、複数の記録素子と、前記複数の記録素子を駆動する駆動回路と、前記複数の記録素子を駆動するためのデータをクロックに同期して入力する論理回路と、前記論理回路に入力されたデータにエラーがあるかどうかを検出し、前記クロックのスキュー調整に利用される該検出の結果を出力する検出回路とを有した脱着可能な記録ヘッドを用いて記録媒体に記録を行う記録装置の制御方法であって、遅延回路によりクロックを異なる複数の遅延時間、遅延させて位相の異なる複数のクロックを生成する生成工程と、前記遅延回路により生成された位相の異なる複数のクロックに関し、最も早い位相のクロックから順に前記記録ヘッドに出力する出力工程と、前記最も早い位相のクロックから順に前記記録ヘッドの検出回路において検出された結果を入力し、該入力した結果がエラーの結果を示しているかどうかを判定する入力工程と、選択回路により該エラーの発生を示していないと判定されたクロックから、予め定められた数の位相、遅いクロックを選択する選択工程と、前記選択工程において選択されたクロックに同期させて前記出力工程における前記データの出力を制御する制御工程とを有することを特徴とする制御方法を備える。
【発明の効果】
【００１３】
従って本発明によれば、記録ヘッドへのデータ送信の際に記録ヘッドに搭載されたエラー検出回路による検出結果に基いてクロックのスキュー調整を行うので、各記録ヘッドの特性やばらつき、また、記録装置の動作状況に応じた最適な調整が可能になる。
【図面の簡単な説明】
【００１４】
【図１】本発明の代表的な実施例であるインクジェット記録装置の外観斜視図である。
【図２】記録装置の制御構成と記録ヘッドの構成を示すブロック図である。
【図３】実施例１に従う自動スキュー調整シーケンスを示すフローチャートである。
【図４】実施例１に従う自動スキュー調整シーケンスの具体例を示す図である。
【図５】実施例２に従う自動スキュー調整シーケンスを示すフローチャートである。
【図６】実施例２に従う自動スキュー調整シーケンスの具体例を示す図である。
【図７】実施例３に従う自動スキュー調整シーケンスを示すフローチャートである。
【発明を実施するための形態】
【００１５】
以下に、図面を参照しながら本発明の実施例について詳細に説明する
なお、この明細書において、「記録」（以下、「プリント」とも称する）とは、文字、図形等有意の情報を形成する場合のみならず、有意無意を問わず、広く記録媒体上に画像、模様、パターン等を形成する、又は媒体の加工を行う場合も表すものとする。また、人間が視覚で知覚し得るように顕在化したものであるか否かを問わない。
【００１６】
また、「記録媒体」とは、一般的な記録装置で用いられる紙のみならず、広く、布、プラスチック・フィルム、金属板、ガラス、セラミックス、木材、皮革等、インクを受容可能なものも表すものとする。
【００１７】
また、「インク」とは、上記「記録」の定義と同様広く解釈されるべきもので、記録媒体上に付与されることによって、画像、模様、パターン等の形成又は記録媒体の加工、或いはインクの処理に供され得る液体を表すものとする。インクの処理としては、例えば記録媒体に付与されるインク中の色剤の凝固又は不溶化させることが挙げられる。
【００１８】
またさらに、「記録素子」（「ノズル」又は「ヒータ」という場合もある）とは、特にことわらない限りインク吐出口乃至これに連通する液路及びインク吐出に利用されるエネルギーを発生する素子を総括して言うものとする。
【００１９】
＜記録装置の構成（図１）＞
図１は本発明の代表的な実施例であるインクジェット記録装置（以下、記録装置）の外観斜視図である。
【００２０】
図１において、インクを吐出する複数のノズルからなるノズル列を有するインクジェット記録ヘッド（以下、記録ヘッド）１を搭載したキャリッジ２は記録媒体１５の搬送方向と直交する方向に往復走査して、その記録媒体に記録を行う。この記録に先立ち、記録用紙のような記録媒体１５が給紙され、搬送モータ８の回転力が搬送モータギア９と搬送ギア７とを介して搬送ローラ６に伝えられる。そして、搬送ローラ６の回転により、記録媒体１５がキャリッジ２の走査方向とは直交する方向に搬送され、記録ヘッド１の底面に対向して位置するプラテン４まで搬送される。なお、記録媒体１５は、紙押さえローラ５により押さえる。
【００２１】
搬送ギア７には搬送モータ８に同期して回転するエンコーダフィルム１０が取り付けられており、エンコーダセンサ１１を用いてエンコーダフィルム１０に記されたスリットを検知して、記録媒体の位置を検出し、さらに記録タイミング信号を生成する。
【００２２】
キャリッジ２はシャフト１２に摺動可能に取り付けられており、ベルト１３に固定されている。キャリッジモータ１４を駆動すると、その駆動力がベルトを介してキャリッジ２に伝達され、キャリッジ２はシャフト１２に沿って往復移動する。記録ヘッド１による記録は、キャリッジ２に往復移動に伴って、インクを記録媒体に吐出することによりなされる。
【００２３】
記録された記録媒体１５は排紙ローラ３によって記録装置の外へ排出される。
【００２４】
なお、記録ヘッド１はキャリッジ２に対して脱着可能な構成となっており、別の、また新しい記録ヘッドを搭載することが可能である。
【００２５】
図２は図１に示した記録装置の制御構成と記録ヘッド１の内部構成を示したブロック図である。
【００２６】
図２に示されるように、記録装置の本体部にはメイン基板１７が設置され、メイン基板１７には記録装置の制御を行うＡＳＩＣ１８が搭載されている。さらに、ＡＳＩＣ１８にはＩ／Ｆ回路２１、ＣＰＵ２２、画像処理部２３、画像メモリ２４、データ送信部２５が内蔵されている。一方、記録ヘッド１は記録装置の本体部に対して取り外して交換することが可能であり、インクを吐出する複数の記録素子が設けられ、エラー検出回路１１４、シフトレジスタ１０７、データラッチ回路１０８、ヒート回路（駆動回路）１０９が内蔵されている。
【００２７】
また、ＡＳＩＣ１８のデータ送信部２５には、シングルエンド形式で送信するデータ（ＤＡＴＡ＿ＩＮ）とクロック（ＣＬＫ＿ＩＮ）は、差動伝送ドライバ１０１〜１０２により差動伝送信号に変換される。その結果、差動伝送ドライバ１０１〜１０２は差動伝送信号（ＤＡＴＡ＋、ＤＡＴＡ−、ＣＬＫ＋、ＣＬＫ−）を出力する。
【００２８】
一方、記録ヘッド１にはＡＳＩＣ１８の差動伝送ドライバ１０１〜１０２から出力されたデータとクロックの差動伝送信号をシングルエンド形式の信号（ＣＬＫ＿ＯＵＴ、ＤＡＴＡ＿ＯＵＴ）に変換するための差動伝送レシーバ１０３〜１０４が備えられている。また、図２には差動伝送信号ラインを終端している終端抵抗１０５〜１０６が示されている。なお、この実施例では、低電圧差動シグナリング（ＬＶＤＳ）規格の差動伝送信号を採用している。
【００２９】
以上のように、記録ヘッド１と記録装置の本体とは差動伝送信号により記録動作を行うのに必要な情報を送受信している。
【００３０】
また、メイン基板１７と記録ヘッド１とは、複数の信号線を含むフラットフレキシブルケーブル１９によって接続される。
【００３１】
さて、記録装置には、ユーザが画像データの生成、印刷物生成指示、印刷実行の指示等を行うホスト装置（ＰＣ）２０が接続されている。ホスト装置（ＰＣ）２０から送信された制御コマンドや画像データは、ＡＳＩＣ１８のインタフェース（Ｉ／Ｆ）回路２１によって受信される。受信した制御コマンドはＣＰＵ２２によって解析され、この制御コマンドに応じて記録装置の制御が行われる。また、インタフェース（Ｉ／Ｆ）回路２１で受信された画像データは画像処理部２３に転送され、記録方法に応じた様々な画像処理が施され、記録データとして画像メモリ２４に格納される。画像メモリ２４に格納された記録データは記録の際に再度読み出される。
【００３２】
データ送信部２５は画像処理された記録データを記録ヘッド１に送信する。データ送信部２５にはスキュー調整回路２６が内蔵され、その回路でスキュー補正を行う。
【００３３】
差動伝送レシーバ１０３から出力されたシリアル信号（ＤＡＴＡ＿ＯＵＴ）はシフトレジスタ１０７に格納され、パラレルデータに変換され、その後、データラッチ回路１０８がそのパラレルデータを一時的に記憶する。ヒート回路１０９では、データラッチ回路１０８から出力された記録データとヒータを加熱する時間を規定するヒートパルス幅情報を受信し、記録ヘッド１のヒータを駆動する。一方、ヒート回路１０９にはデータラッチ回路１０８からの出力データに応じてヒート回路１０９を駆動するためのヒータ駆動電源（ＶＨ）が供給される。
【００３４】
また、シフトレジスタ１０７やデータラッチ回路１０８などの論理回路を駆動するために記録ヘッド１にはデジタル電源（ＶＤＤ）が供給される。なお、ヒータ駆動電源（ＶＨ）とデジタル電源（ＶＤＤ）はそれぞれ、接地用の端子ＶＨ＿ＧＮＤ、ＶＤＤ＿ＧＮＤに接続されている。さて、エラー検出回路１１４は、データラッチ回路１０８から出力されたデータにおいてエラー検出する。この実施例ではＣＲＣ（巡回冗長チェック）によって受信データの誤り検出を行い、エラー判定を行う。
【００３５】
スキュー調整回路２６は、クロック（ＣＬＫ＿ＩＮ）を複数の遅延時間、遅らせて出力するための遅延回路１１５、遅延回路１１５によるクロック（ＣＬＫ＿ＩＮ）出力を選択する選択回路１１６、スキュー調整制御回路１１７、メモリ１１８で構成されている。スキュー調整制御回路１１７はエラー検出回路１１４による検出結果に応じて、選択回路１１６を切り替える。メモリ１１８はスキュー調整制御回路１１７で受信した、エラー検出結果を保存する。
【００３６】
次に、以上のような構成の記録装置と記録ヘッドとを用いた自動スキュー調整シーケンスのいくつかの実施例について説明する。
【実施例１】
【００３７】
ここでは、記録動作を行わない時の自動スキュー調整シーケンスについて説明する。
【００３８】
図３はスキュー調整制御回路で実行される自動スキュー調整シーケンスを示すフローチャートである。
【００３９】
まずステップＳ１０１では、遅延回路１１５が出力できるクロックの中で最も早い位相のクロックを選択回路１１６にて選択して、記録ヘッド１に送信する。続いて、ステップＳ１０２では記録ヘッド１のエラー検出回路１１４によるエラー判定を行い、その結果、得られたエラー情報をＡＳＩＣ１８に送信し、スキュー調整回路２６が持つメモリ１１８に保存する。
【００４０】
その後、ステップＳ１０３では、遅延回路１１５が出力できる位相の異なるクロック全てにおいてエラー判定を行ったかどうかを確認する。その結果、現クロックが遅延回路１１５で出力できるクロックの中で最も遅い位相のクロックでないことが確認された場合、処理はステップＳ１０４に進む。ステップＳ１０４では、現クロックの次に位相が遅いクロックを選択回路１１６が選択し、再び送信する。その後、処理はステップＳ１０２に戻る。これに対して、ステップＳ１０３で送信クロックが最も遅い位相のクロックであることが確認された場合、処理はステップＳ１０５に進む。
【００４１】
そして、ステップＳ１０５では、「エラー無し」かつ「最も早い位相」のクロックと、「エラー無し」かつ「最も遅い位相」のクロックの中間位相を持つクロックをデータ送信用のクロックとして選択する。
【００４２】
以上説明したようなフローに基づいて自動スキュー調整を実行する。
【００４３】
図４は図３で示した自動スキュー調整シーケンスの具体例を示す図である。
【００４４】
従来技術で説明したように、クロック（ＣＬＫ）の立ち上がりタイミングによってセットアップエラー及びホールドエラーが発生する可能性がある。図４に示す例では、クロック（ＣＬＫ）１〜クロック（ＣＬＫ）２０は遅延回路１１５で出力できる位相の異なる複数段のクロックを示している。そして、それら２０のクロックの内、クロック（ＣＬＫ）１〜クロック（ＣＬＫ）３にセットアップエラーが発生しており、クロック（ＣＬＫ）１７〜クロック（ＣＬＫ）２０にホールドエラーが発生しているとする。
【００４５】
この実施例では、クロック（ＣＬＫ）１からクロック（ＣＬＫ）２０まで順に記録装置から記録ヘッド１に送信し、記録ヘッド１ではそれぞれエラー判定を行う。そして、図４に示す例では、エラーの発生しなかった最も位相の早いクロック（ＣＬＫ）４とエラーの発生しかった最も位相の遅いクロック１６との間の中間位相を持つクロック（ＣＬＫ）１０を選択する。その後、データ送信のためにクロック（ＣＬＫ）１０を用いて送信する。
【００４６】
従って以上説明した実施例に従えば、記録ヘッドへのデータ送信の際に記録ヘッドのエラー検出回路による検出結果に応じて遅延回路からの出力クロック信号を選択することができる。つまり、各記録ヘッドの特性に応じたスキュー調整を行なって、データ送信時のタイミングエラーを防止することができる。
【実施例２】
【００４７】
ここでは、自動スキュー調整を短時間で行うシーケンスについて説明する。
【００４８】
図５は自動スキュー調整シーケンスを示すフローチャートである。
【００４９】
ステップＳ２０１では、遅延回路１１５が出力できる最も早い位相のクロックを選択回路１１６にて選択して、記録ヘッド１に送信する。ステップＳ２０２では、記録ヘッド１のエラー検出回路１１４でエラーが発生したかどうかを判定する。ここで、エラーが発生したと判定された場合、処理はステップＳ２０３に進み、現クロックより１位相の遅いクロックを選択回路１１６で選択して記録ヘッド１に送信する。その後、処理はステップＳ２０２に戻る。これに対して、エラーなしと判定された場合、処理はステップＳ２０４に進み、現クロックに所定の固定値を追加したクロックをデータ送信用のクロックとして選択する。所定の固定値とは設計時に予め算出したマージン値を意味する。
【００５０】
以上説明したようなフローに基づいて自動スキュー調整を実行する。
【００５１】
図６は図５で示した自動スキュー調整シーケンスの具体例を示す図である。
【００５２】
図６に示す例によれば、遅延回路１１５で出力できる最も早い位相のクロックであるクロック（ＣＬＫ）１から順に記録ヘッド１に送信し、記録ヘッド１で順次エラー判定を行う。その結果、「エラー無し」かつ「最も早い位相」のクロックであるクロック（ＣＬＫ）４が探索される。その探索後、クロック（ＣＬＫ）４に対して所定の固定値だけ位相の遅い（３つだけ遅い）クロック（ＣＬＫ）７をデータ送信のために選択する。
【００５３】
実施例１では、遅延回路１１５で出力可能な位相の異なる複数のクロック全てにおいてエラー判定を行った。それに対して、以上説明した実施例によれば、「エラー無し」かつ「最も早い位相」のクロックが探索された後は、エラー判定を行わないため、より短時間でスキュー調整することが可能にある。
【実施例３】
【００５４】
ここでは、記録動作モードにおける自動スキュー調整を行う際のシーケンスについて説明する。
【００５５】
記録動作モードで記録装置が動作中はインクを吐出するために記録ヘッドのヒータが駆動され、図２に示す記録ヘッド１において、ヒータ駆動電源（ＶＨ）からその接地用の端子（ＶＨ＿ＧＮＤ）に対して大電流が流れる。この大電流の影響を論理回路側の接地用の端子（ＶＤＤ＿ＧＮＤ）も受け、論理回路の駆動電圧（ＶＤＤ）のレベルが変動し、その結果、データ、クロック間のスキュー幅が変動してしまう可能性がある。
【００５６】
図７は記録動作モード時の自動スキュー調整シーケンスを示すフローチャートである。
【００５７】
ステップＳ３０１では印刷ジョブを受信後、記録ヘッド１のヒータを駆動するための記録データ信号（ＤＡＴＡ）をエラーなく送信するために自動スキュー調整シーケンスを実行する。これは、実施例１において図３を参照して説明した処理である。
【００５８】
これによって、記録を行わない場合、即ち、ヒータがＯＦＦの状態で、記録ヘッド個々の特性や製造ばらつきを考慮したクロックの選択がなされることになる。
【００５９】
次に、ステップＳ３０２では、記録データ信号（ＤＡＴＡ）を送信するために、ステップＳ３０１での調整結果を踏まえたクロック（ＣＬＫ）を選択し、ステップＳ３０３で記録ヘッドのヒータをＯＮにする。ヒータをＯＮにするとは、記録ヘッド１にダミーの記録データ信号とヒートイネーブル信号とをデータ信号（ＤＡＴＡ）として送信し、ヒータに通電することをいう。
【００６０】
そして、ヒータをＯＮした状態でステップＳ３０４では再度自動スキュー調整シーケンスを実行する。これは、実施例１において図３を参照して説明した処理である。これによって、データ信号（ＤＡＴＡ）が送信され、その信号送信に伴う高周波ノイズが発生した状態での影響を考慮したスキュー調整が行われる。
【００６１】
さらに、ステップＳ３０４では、ステップＳ３０４での調整結果を踏まえた、実際の記録データ信号（ＤＡＴＡ）を送信するためのクロック（ＣＬＫ）を選択する。
【００６２】
ステップＳ３０６ではホスト装置（ＰＣ）２０から送信された画像データに基いて記録データ信号を生成し、これを調整され選択されたクロック（ＣＬＫ）に同期させて記録ヘッドに送信して記録媒体１ページ分の印刷を開始する。さらに、ステップＳ３０７では次ページの印刷の有無を確認する。ここで、次ページの印刷があると判断された場合は、処理はステップＳ３０１に戻り、再度自動スキュー調整シーケンスを実行する。これに対して、次ページ印刷がないと判断された場合は、処理は終了する。
【００６３】
従って以上説明した実施例に従えば、実際にヒータが駆動される時のスキュー幅の変動を考慮してスキュー調整を行うため。より現実の記録動作における状態を考慮したスキュー調整がなされ、高品位な記録に貢献できる。また、記録媒体１ページの印刷ごとに自動スキュー調整を行うため、記録の進行に伴って、装置自体が昇温することによる記録ヘッドの特性変化にも対応してスキュー調整することができる。
【００６４】
また、本実施例では記録動作モードにおける自動スキュー調整について記載した。しかしながら、記録動作準備としてヒータを加熱するために行う「短パルス加熱制御」時においてもヒータ駆動電源（ＶＨ）からその接地用の端子（ＶＨ＿ＧＮＤ）に対して大電流が流れるため、自動スキュー調整を行う対象となる。
【符号の説明】
【００６５】
１  インクジェット記録ヘッド、２  キャリッジ、３  排紙ローラ、４  プラテン、
５  紙押さえローラ、６  搬送ローラ、７  搬送ギア、８  搬送モータ、
９  搬送モータギア、１０  エンコーダフィルム、１１  エンコーダセンサ、
１２  シャフト、１３  ベルト、１４  キャリッジモータ、１５  記録媒体、
１７  メイン基板、１８  ＡＳＩＣ、１９  フラットフレキシブルケーブル、
２０  ホスト装置（ＰＣ）、２１  Ｉ／Ｆ（インタフェース）回路、２２  ＣＰＵ、
２３  画像処理部、２４  画像メモリ、２５  データ送信部、２６  スキュー調整回路、
１０１〜１０２  差動伝送ドライバ、１０３〜１０４  差動伝送レシーバ、
１０５〜１０６  差動終端抵抗、１０７  シフトレジスタ、１０８  データラッチ回路、
１０９  ヒート回路、１１５  遅延回路、１１６  選択回路、
１１７  スキュー調整制御回路、１１８  メモリ
【図１】
0006751583.tif 000002
【図２】
0006751583.tif 000003
【図３】
0006751583.tif 000004
【図４】
0006751583.tif 000005
【図５】
0006751583.tif 000006
【図６】
0006751583.tif 000007
【図７】
0006751583.tif 000008