(57)【特許請求の範囲】
【請求項１】
配線パターンが設けられた基板と、
該基板上に所定の間隔で配列され、前記配線パターンにＡｎＳｎ接合層を介して電気的に接続された複数の矩形状の発光素子と、
前記発光素子間の間隙において露出した前記配線パターン上に配列され、前記発光素子を活性剤の塗布されたＡｎＳｎ接合層を用いて前記配線層に接合する際に、流れ出る前記活性剤を流れ込ませる流路を形成する複数の突起と、
を備える半導体発光装置であって、
前記基板は、セラミックス又は熱硬化性樹脂からなり、
前記ＡｎＳｎ接合層は、前記配線パターン上における発光素子の実装領域に形成され、かつ、前記発光素子の実装面積に合致した上面視で矩形状であって、前記発光素子の短辺方向に等間隔の前記間隙を設けて複数配列されており、
前記複数の突起は、前記複数の発光素子の長辺間の間隙の中心線上に、前記活性剤を流れ込ませるための間隔を空けて配置され、当該突起の高さが１０μｍ以上であり、
前記突起と前記発光素子の長辺との間の距離が１．０μｍから４μｍの間である、
ことを特徴とする半導体発光装置。
【請求項２】
前記突起がＡｕバンプボンドである請求項１に記載の半導体発光装置。
【請求項３】
前記配線パターンが、Ａｌ、Ｎｉ、Ｃｕ、Ａｇ、Ａｕの何れかの導電性材料を用いている請求項２に記載の半導体発光装置。
【請求項４】
前記突起がレジストからなる請求項１に記載の半導体発光装置。
【請求項５】
前記突起が黒色樹脂からなる請求項１に記載の半導体発光装置。
【請求項６】
基板に形成された配線パターン上に、複数の発光素子の実装領域に対応させて、前記発光素子を等間隔で配列するために、前記実装領域に、前記発光素子の実装面積に合致した上面視で矩形状のＡｎＳｎ接合層を、前記発光素子の短辺方向に等間隔の間隙を設けて複数配列するように形成する工程と、
前記ＡｎＳｎ接合層間の間隙において露出する前記配線パターン上であって、前記複数の発光素子の長辺間の間隙の中心線上に、高さが１０μｍ以上複数の突起を、間隔をあけて形成する工程と、
前記ＡｎＳｎ接合層上に活性剤を塗布する工程と、
前記活性剤が塗布された前記ＡｎＳｎ接合層上に前記発光素子をそれぞれ配置する工程と、
前記ＡｎＳｎ接合層を加熱して溶融するとともに、当該加熱により流れ出た前記活性剤を前記複数の突起の間に流れ込ませ、その状態で前記ＡｕＳｎ接合層を固化させることにより、ＡｕＳｎ共晶接合により、前記発光素子と前記ＡｕＳｎ接合層とを接合させる工程と、
を備える半導体発光装置の製造方法であって、
前記基板は、セラミックス又は熱硬化性樹脂からなる
ことを特徴とする半導体発光装置の製造方法。
【請求項７】
前記配線パターンが、Ａｌ、Ｎｉ、Ｃｕ、Ａｇ、Ａｕの何れかの導電性材料を用いており、
前記突起を形成する工程において、前記突起と前記発光素子の長辺との間の距離が１．０μｍから４μｍの間となるようにして前記突起を形成する、
ことを特徴とする請求項６に記載の半導体発光装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の発光素子を基板に実装した半導体発光装置に関する。
【背景技術】
【０００２】
複数の発光素子を基板に実装した半導体発光装置が知られている。
このような半導体発光装置は、例えば、パターン電極が形成された基板上に接合層を形成した後、接合層に生じた酸化膜を除去し発光素子を接合層に接着させるためにフラックスを塗布し、次いで矩形状の発光素子を等間隔に配置し、これらに加熱処理を施して接合層を溶融させ、固化させることにより生成される。
【０００３】
例えば、特許文献１には、基板に形成された接合層とパターン電極とを接触させるように発光素子を載置し、加熱処理によって接合層を溶融し、その後固化させることにより、複数の発光素子を実装したものが開示されている。また、特許文献１では、半導体発光装置の製造の際に、パターン電極に対する濡れ性を向上させるために、予めフラックスを塗布してから発光素子を基板に実装することが記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−４０４２５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
複数の発光素子を微小な間隔をあけて並べて実装した半導体発光装置では、用途に応じて精細な配光パターンの制御が求められることから、発光素子の夫々が高精度に位置合わせされ、発光素子間の間隔が一定であることが求められている。
【０００６】
しかしながら、上述した半導体発光装置の例では、加熱処理に際して、接合層の溶融と共にフラックスの粘度が低下して発光素子の四方に漏れ出し、発光素子と発光素子の間隙に流れ込んでしまう虞がある。フラックスが発光素子間に流れ込んでしまうと、発光素子間に流れ込んだフラックスの界面張力により、発光素子同士が引き寄せられ、発光素子に位置ずれが生じる。そのため、複数の発光素子間の間隔を均一に保つことができず、発光素子の実装精度が低下する。
【０００７】
本発明は、上記事情に鑑みてなされたものであり、発光素子の実装精度を向上させ、延いては、半導体発光装置の信頼性を向上させることを目的とする。
【課題を解決するための手段】
【０００８】
本発明の一態様は、配線パターンが設けられた基板と、該基板上に等間隔で配列され、前記配線パターンに接合層を介して電気的に接続された複数の発光素子と、前記発光素子間の間隙において露出した前記配線パターン上に配列され、前記発光素子の位置ずれを抑制する複数の突起と、を備える半導体発光装置を提供する。
【０００９】
また、本発明の他の態様は、基板に形成された配線パターン上に、複数の発光素子の実装領域に対応させて、前記発光素子を等間隔で配列するための複数の接合層を形成する工程と、前記接合層間の間隙において露出する前記配線パターン上に複数の突起を形成する工程と、前記接合層に活性剤を塗布する工程と、前記活性剤が塗布された前記接合層上に前記発光素子を配置する工程と、前記接合層を溶融し固化させて、前記発光素子と前記接合層とを接合させる工程と、を備える半導体発光装置の製造方法を提供する。
【発明の効果】
【００１０】
本発明によれば、発光素子の実装精度を向上させ、延いては、半導体発光装置の信頼性を向上させることができる。
【図面の簡単な説明】
【００１１】
【図１】本発明に係る半導体発光装置の概略構成を示し、（Ａ）は平面図、（Ｂ）は（Ａ）のＡ−Ａ断面図、（Ｃ）は（Ａ）におけるＲ１領域の拡大図、（Ｄ）は（Ｂ）におけるＲ２領域の拡大図である。
【図２】本発明に係る半導体発光装置の製造方法を説明する図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＢ−Ｂ断面図である。
【図３】本発明に係る半導体発光装置の製造方法を説明する図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＣ−Ｃ断面図、（Ｃ）は（Ａ）におけるＲ３領域の拡大図、（Ｄ）は（Ｂ）におけるＲ４領域の拡大図である。
【図４】本発明に係る半導体発光装置の製造方法を説明する図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＤ−Ｄ断面図である。
【図５】本発明に係る半導体発光装置の製造方法を説明する図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＥ−Ｅ断面図である。
【図６】本発明に係る半導体発光装置の製造方法を説明する図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＦ−Ｆ断面図、（Ｃ）は（Ａ）におけるＲ５領域の拡大図、（Ｄ）は（Ｂ）におけるＲ６領域の拡大図である。
【図７】本発明に係る半導体発光装置において、配線パターン上に配置される突起の配置例として千鳥状に配列された例を示す説明図である。
【図８】本発明に係る半導体発光装置において、配線パターン上に配置される突起が千鳥状に配置された例を示し、突起の大きさにばらつきがなく、（Ａ）は発光素子の実装ばらつきが最小値（−２．０μｍ）である場合、（Ｂ）は実装ばらつきがない場合、（Ｃ）は実装ばらつきが最大値（＋２．０μｍ）である場合の例を示す説明図である。
【図９】本発明に係る半導体発光装置において、配線パターン上に配置される発光素子が加熱処理に起因して実装位置からずれた場合の説明図である。
【図１０】本発明に係る半導体発光装置において、配線パターン上に配置される突起が千鳥状に配置された例を示し、突起の大きさがばらつきの最大値を示し、かつ（Ａ）は発光素子の実装ばらつきが最小値（−２．０μｍ）である場合、（Ｂ）は実装ばらつきがない場合、（Ｃ）は実装ばらつきが最大値（＋２．０μｍ）である場合の例を示す説明図である。
【図１１】本発明に係る半導体発光装置において、配線パターン上に配置される発光素子が加熱処理に起因して実装位置からずれた場合の説明図である。
【図１２】本発明に係る半導体発光装置において、配線パターン上に配置される突起に他の材料を適用した場合の例を示す説明図である。
【図１３】本発明に係る半導体発光装置において、配線パターン上に配置される突起の他の材料を適用した場合の例を示す説明図である。
【図１４】本発明に係る半導体発光装置において、配線パターン上に配置される突起の他の配置例として一列に配列された例を示す説明図である。
【図１５】本発明に係る半導体発光装置において、配線パターン上に配置される突起の他の配置例として一列に配列された例を示す説明図である。
【図１６】本発明に係る半導体発光装置において、配線パターン上に配置される突起が一列に配置された例を示し、突起の大きさにばらつきがなく、（Ａ）は発光素子の実装ばらつきが最小値（−２．０μｍ）である場合、（Ｂ）は実装ばらつきがない場合、（Ｃ）は実装ばらつきが最大値（＋２．０μｍ）である場合の例を示す説明図である。
【図１７】本発明に係る半導体発光装置において、配線パターン上に配置される発光素子が加熱処理に起因して実装位置からずれた場合の説明図である。
【図１８】本発明に係る半導体発光装置において、配線パターン上に配置される突起が一列に配置された配置例を示し、突起の大きさがばらつきの最小値を示し、かつ（Ａ）は発光素子の実装ばらつきが最小値（−２．０μｍ）である場合、（Ｂ）は実装ばらつきがない場合、（Ｃ）は実装ばらつきが最大値（＋２．０μｍ）である場合の例を示す説明図である。
【図１９】本発明に係る半導体発光装置において、配線パターン上に配置される発光素子が加熱処理に起因して実装位置からずれた場合の説明図である。
【発明を実施するための形態】
【００１２】
以下、本発明の一実施形態について図面を参照して説明する。なお、以下に示す図面において、理解の容易及び視認性向上のため、断面図であってもハッチングを適宜省略している。また、以下の説明において、異なる実施形態や変形例である場合にも、同一の構成には同一の符号を付し、その説明を省略する。
【００１３】
本発明の半導体発光装置に係る一実施形態について説明する。
図１に示すように、半導体発光装置１は、基板１１と、基板１１上に設けられた配線パターン１２と、配線パターン１２上に形成された接合層１３と、接合層１３上に活性剤（後述）を介して設けられた発光素子１４と、発光素子１４間の間隙１５において露出した配線パターン１２上に配列された複数の突起１６と、を備えている。
【００１４】
基板１１は、本実施形態において、セラミックス材料で形成された板状体であり、窒化アルミニウムで形成された板状の基板を適用している。なお、基板は、一般に、ガラスエポキシ、樹脂、セラミックス等の絶縁性材料、又は絶縁性材料と金属部材との複合材料等によって形成される。基板としては、耐熱性及び耐候性の高いセラミックス又は熱硬化性樹脂を利用したものが好ましい。
【００１５】
配線パターン１２は、主に、発光素子１４の実装パターン及び発光素子１４への電源供給のための電流引き回しパターンとして、基板１１の表面に形成されている。配線パターンとしては、Ａｌ，Ｎｉ，Ｃｕ，Ａｇ，Ａｕ等の導電性材料を用いることができ、本実施形態においては、配線パターン１２としてＡｕからなるＡｕパターンを適用している。
【００１６】
接合層１３は、配線パターン１２上に形成されている。接合層１３は、配線パターン１２と発光素子１４とを接合させて、発光素子１４を基板１１に固着させ、かつ、発光素子１４と配線パターン１２とを電気的に接続させる。このため、接合層１３は、基板１１上における発光素子１４の実装領域に形成されている。
本実施形態においては、発光素子１４の実装面積に合致した上面視で矩形状のＡｎＳｎ膜からなる接合層１３が等間隔で複数配列されるように配線パターン１２上に蒸着されている。
【００１７】
半導体発光装置の製造時には接合層１３には活性剤が塗布され、発光素子１４は、この活性剤を介して設接合層１３に固着している。すなわち、活性剤は、半導体発光装置の製造過程において、接合層１３に形成される酸化膜を除去すると共に、接合層１３の溶融前の発光素子１４と接合層１３との接着剤として機能する。本実施形態においては、活性剤としてフラックス１７を適用し、特に、接合層としてのＡｕＳｎ膜の共晶温度領域（２９０〜３２０°）において安定した接合性が得られ、濡れ性が良好であり共晶接合後のボイド発生率が少ないものを適用する。
【００１８】
発光素子１４は、図１に示すように上面視で矩形状であり、発光素子１４の短辺方向に等間隔で配列され、基板１１に実装される。なお、図１においては、説明の便宜上、図面を簡略化し、発光素子１４を４つ配列した例を示しているが、発光素子１４の数はこれに限られず、適宜変更することができる。
本実施形態において、発光素子１４の間隙１５を発光素子１４の短辺の長さの約６％程度としており、発光素子１４は狭ピッチで実装される。具体的には、例えば、短辺の長さが５５０〜７５０μｍの発光素子を、４１μｍの間隙を空けて配列し実装する。
【００１９】
突起１６は、接合層１３間の間隙、すなわち、発光素子１４間の間隙１５において露出する配線パターン１２上に配列されている。本実施形態において、突起１は、Ａｕバンプであり、図１（Ｃ）に示すように、発光素子１４間の間隙１５の中心線に沿って、千鳥状に配列されている。
【００２０】
このように構成された半導体発光装置１は、以下のような工程からなる製造方法に従って製造される。
図２に示すように、基板１１に配線パターン１２を形成し、配線パターン１２上に、複数の発光素子１４の実装領域に対応させて、発光素子１４を等間隔で配列するための複数の接合層１３を形成する。すなわち、発光素子１４の実装面積に合致した上面視で矩形状のＡｎＳｎ膜からなる接合層１３を等間隔に複数配列させ、接合層１３間の間隙から配線パターン１２が露出するように形成する。
【００２１】
続いて、図３に示すように、接合層１３間の間隙において露出する配線パターン１２上に複数の突起１６を形成する。例えば、直径１２．７μｍの金線を用いてボンディングにより、直径約２１μｍ、高さ約３０μｍのＡｕバンプを千鳥状に配列する。なお、突起１６の大きさについての詳細は後述する。このとき、Ａｕバンプのボンディング位置は、発光素子１４の実装ばらつき（±２μｍ）、バンプのばらつき（±４．０μｍ）及び尤度（０〜１２．０μｍ）を考慮して決定することが好ましい。
【００２２】
図４に示すように、接合層１３上に、活性剤としてのフラックス１７を塗布する。フラックス１７は、所定のディスペンサーを用いて、塗布後のフラックス径が直径０．４μｍ〜０．５μｍとなるように、かつ、１つの接合層１３に対して等間隔で３点に塗布する。
【００２３】
図５に示すように、活性剤としてのフラックス１７が塗布された各接合層１３上に発光素子１４を載置し、基板１１上に発光素子１４が載置された状態で共晶炉に投入して加熱する。これにより、接合層１３であるＡｕＳｎ膜が溶融し固化することで、発光素子１４の裏面と接合層１３とが共晶接合される。
【００２４】
接合層１３が溶融する際に、フラックス１７の粘度が低下して接合層の発光素子との接触表面全体に行き亘り、その残渣が発光素子１４の四方から漏れ出て配線パターン上に流れ出る（図６参照）。つまり、共晶を行うと、図６（Ｃ）及び図６（Ｄ）の左側図から右側図に示すように、時間の経過に従って徐々にフラックス１７が溶け出して配線パターンに流れ込む。
【００２５】
配線パターン１２上に突起１６として複数のＡｕバンプが千鳥状に配列されているので、Ａｕバンプの間がフラックスの逃げ場（流路）となり、Ａｕバンプの間にフラックス１７が流れ込む。
【００２６】
最後に、発光素子１４が基板１１の配線パターン１２上に接合された後、洗浄によりフラックス１７の残渣を除去して、半導体発光装置が製造される（図１参照）。
【００２７】
ここで、千鳥状に配列した突起の大きさについて説明する。
上述したように、発光素子１４の実装位置のばらつきを±２．０μｍ、突起としてのＡｕバンプの大きさのばらつきを±４．０μｍを考慮し、Ａｕバンプのボンディング位置は、間隙の中心からＡｕバンプの中心位置までの距離を７μｍとすることが好ましい（図７参照）。発光素子の実装ばらつき、Ａｕバンプのばらつきを考慮すると、間隙の間隔及びＡｕバンプの大きさは、例えば、以下のようになる。
【００２８】
図８に、Ａｕバンプの大きさにばらつきがなく（Ａｕバンプ径２１μｍ）、間隙の中心からＡｕバンプの中心までの距離が７μｍとなるようにＡｕバンプがボンディングされた場合において、発光素子１４の実装位置にばらつきが生じた例を示す。
【００２９】
図８（Ａ）に示すように、発光素子１４の実装ばらつきが最小値（−２．０μｍ）である場合、発光素子間の間隙は３９μｍとなる。
図８（Ｂ）に示すように、実装ばらつきがない場合、発光素子間の間隙は４１μｍとなる。図８（Ｃ）に示すように、実装ばらつきが最大値（＋２．０μｍ）である場合、発光素子間の間隙は４３μｍとなる。
【００３０】
図８（Ａ）〜（Ｃ）のいずれの場合においても、加熱処理によってフラックス１７が流れ込み、発光素子同士が引き寄せあう等、発光素子が実装位置からずれる虞がある。しかしながら、発光素子が移動してずれた場合でも、発光素子がＡｕバンプに当接し、Ａｕバンプが発光素子の移動を制限するストッパとして機能するため、発光素子間の間隙は３５μｍを下回ることがない（図９参照）。
【００３１】
図１０に、Ａｕバンプの大きさにばらつきが最大値（ばらつき４μｍ、Ａｕバンプ径２５μｍ）であり、間隙の中心からＡｕバンプの中心までの距離が７μｍとなるようにＡｕバンプがボンディングされた場合において、発光素子１４の実装位置にばらつきが生じた例を示す。
【００３２】
図１０（Ａ）に示すように、発光素子１４の実装ばらつきが最小値（−２．０μｍ）である場合、発光素子間の間隙は３９μｍとなる。
図１０（Ｂ）に示すように、実装ばらつきがない場合、発光素子間の間隙は４１μｍとなる。図１０（Ｃ）に示すように、実装ばらつきが最大値（＋２．０μｍ）である場合、発光素子間の間隙は４３μｍとなる。
【００３３】
図１０（Ａ）〜（Ｃ）のいずれの場合においても、加熱処理によってフラックス１７が流れ込み、発光素子が実装位置からずれる虞があるが、発光素子が移動した場合でも、発光素子がＡｕバンプに当接し、Ａｕバンプが発光素子の移動を制限するので、発光素子間の間隙は３９μｍを下回ることがない（図１１参照）。
【００３４】
このように、本実施形態に係る半導体発光装置によれば、基板に配線パターンを形成し、配線パターン上に複数の接合層を形成する。接合層は、基板上に等間隔で配列される発光素子の実装領域に対応させて複数形成されているので、接合層間に間隙が生じ、この間隙においては配線パターンが露出している。
【００３５】
ここで、間隙から露出した配線パターン上に複数の突起を形成し、接合層上に活性剤を塗布し、活性剤が塗布された接合層上に発光素子を配置する。つまり、接合層と発光素子との間に活性剤を介在させつつ、発光素子が位置合わせされて等間隔で配置された状態で、これらに加熱処理を施す。これにより、活性剤により接合層表面の酸化膜が除去され、接合層が溶融して発光素子と接合層とが接合され、接合層が固化されることで発光素子が強固に固定される。
【００３６】
このとき、加熱によって接合層が溶融するのに伴って、活性剤（フラックス１７）の粘度が低下して接合層の発光素子との接触表面全体に行き亘り、その残渣が発光素子の四方から漏れ出て配線パターン上に流れ出る。配線パターン上に突起が配列されているので、突起の間が活性剤の逃げ場としての流路となり、流れ出た活性剤は突起の間に流れ込むため、無秩序に広がることがない。従って、配線パターン上に広がる活性剤の界面張力による影響を低減させることができ、発光素子同士の引き寄せあい等発光素子の位置ずれを抑制することができる。
【００３７】
また、突起間に広がった活性剤の僅かな界面張力によって発光素子が移動した場合でも、突起がストッパとして機能するため、発光素子に生じる位置ずれは限定的となる。従って、発光素子の実装精度を向上させ、延いては、半導体発光装置の信頼性を向上させることができる。
【００３８】
上記した実施形態においては、突起１６がＡｕバンプである例について説明したが、突起を、例えば、レジストや黒色の樹脂により形成することもできる。
図１２に示すように突起１６をレジストで形成する場合には、例えば、耐熱性を有するレジストを用いて、間隙方向の径約２１μｍ、高さ約１０μｍ以上の突起を千鳥状に配列する。レジスト位置は、発光素子１４の実装ばらつき、レジストのばらつき及び尤度を考慮して決定する。
【００３９】
また、図１３に示すように突起１６を黒色の樹脂により形成する場合には、例えば、黒フィラー入りシリコン樹脂を、１０μｍ程度の内径を有する汎用の超精密ノズルを用いて直径２１μｍとなるように塗布し、突起を形成する。黒フィラー入りシリコン樹脂の塗布位置は、発光素子１４の実装ばらつき、シリコン樹脂の塗布のばらつき及び尤度を考慮して決定することが好ましい。
【００４０】
（変形例）
上述した実施形態において、突起１６が千鳥状に配列されている例について説明した。突起の配列については、上記した実施形態に限られず、図１４、図１５に示すように突起を一列に配列することもできる。
【００４１】
一例として、突起としてのＡｕバンプが一列に配列された場合の発光素子間隙及びＡｕバンプの大きさについて説明する。一列配置のため、Ａｕバンプの中心が間隙の中心線上に位置するようにボンディングすることが好ましい。
上述したように、Ａｕバンプ発光素子１４の実装ばらつきを±２．０μｍ、突起としてのＡｕバンプのばらつきを±４．０μｍを考慮すると、間隙の間隔及びＡｕバンプの大きさは例えば、以下のようになる。
【００４２】
図１６に、Ａｕバンプの大きさにばらつきがなく（Ａｕバンプ径３５μｍ）、Ａｕバンプの中心が間隙の中心線上に位置するようにボンディングされた場合において、発光素子１４の実装位置にばらつきが生じた例を示す。
【００４３】
図１６（Ａ）に示すように、発光素子１４の実装ばらつきが最小値（−２．０μｍ）である場合、発光素子間の間隙は３９μｍとなる。
図１６（Ｂ）に示すように、実装ばらつきがない場合、発光素子間の間隙は４１μｍとなる。図１６（Ｃ）に示すように、実装ばらつきが最大値（＋２．０μｍ）である場合、発光素子間の間隙は４３μｍとなる。
【００４４】
図１６（Ａ）〜（Ｃ）のいずれの場合においても、加熱処理によってフラックス１７が流れ込むことにより発光素子が実装位置からずれる虞があるが、発光素子が移動しても、発光素子がＡｕバンプに当接し、Ａｕバンプが発光素子の移動を制限するので、発光素子間の間隙がＡｕバンプの径３５μｍを下回ることがない（図１７参照）。
【００４５】
図１８に、Ａｕバンプの大きさにばらつきが最小値（ばらつき−４．０μｍ、Ａｕバンプ径３１μｍ）であり、Ａｕバンプの中心が間隙の中心線上に位置するようにボンディングされた場合において、発光素子１４の実装位置にばらつきが生じた例を示す。
【００４６】
図１８（Ａ）に示すように、発光素子１４の実装ばらつきが最小値（−２．０μｍ）である場合、発光素子間の間隙は３９μｍとなる。
図１８（Ｂ）に示すように、実装ばらつきがない場合、発光素子間の間隙は４１μｍとなる。図１８（Ｃ）に示すように、実装ばらつきが最大値（＋２．０μｍ）である場合、発光素子間の間隙は４３μｍとなる。
【００４７】
図１８（Ａ）〜（Ｃ）のいずれの場合においても、加熱処理によってフラックス１７が流れ込むことにより発光素子が実装位置からずれる虞があるが、発光素子が移動しても、発光素子がＡｕバンプに当接し、Ａｕバンプが発光素子の移動を制限するので、発光素子間の間隙がＡｕバンプの径３１μｍを下回ることがない（図１９参照）。
【符号の説明】
【００４８】
１・・・半導体発光装置、１１・・・基板、１２・・・配線パターン、１３・・・接合層、１４・・・発光素子、１５・・・間隙、１６・・・突起、１７・・・活性剤（フラックス）
【図１】
0006654036.tif 000002
【図２】
0006654036.tif 000003
【図３】
0006654036.tif 000004
【図４】
0006654036.tif 000005
【図５】
0006654036.tif 000006
【図６】
0006654036.tif 000007
【図７】
0006654036.tif 000008
【図８】
0006654036.tif 000009
【図９】
0006654036.tif 000010
【図１０】
0006654036.tif 000011
【図１１】
0006654036.tif 000012
【図１２】
0006654036.tif 000013
【図１３】
0006654036.tif 000014
【図１４】
0006654036.tif 000015
【図１５】
0006654036.tif 000016
【図１６】
0006654036.tif 000017
【図１７】
0006654036.tif 000018
【図１８】
0006654036.tif 000019
【図１９】
0006654036.tif 000020