(57)【特許請求の範囲】
【請求項１】
基板上に、下部電極層、カルコパイライト型またはスファレライト型のＣｕＩｎ１−ＸＧａＸ（Ｓｅ１−ｙＳｙ）２からなるｐ型半導体層、酸化ガリウムからなるｎ型半導体層、および上部電極層をこの順に積層形成する光電変換素子の製造方法において、
前記ｎ型半導体層を形成する際には、前記基板を450〜500℃に加熱しつつ、前記酸化ガリウムを成膜することを特徴とする光電変換素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換素子の製造方法に関し、特に、光電変換部において、ｐ型半導体層の直上に、ｎ型半導体層として、酸化ガリウムなどの、電極からの正孔注入障壁の高いワイドギャップ半導体を設けた光電変換素子の製造方法に関する。
【背景技術】
【０００２】
近年、光電変換素子の高解像度化が進み、それに伴って光電変換部の面積が縮小したことにより受光感度低下の問題が顕在化するようになってきている。
カルコパイライト型またはスファレライト型であるＣＩＧＳをｐ型半導体層に用いた光電変換素子は、主に太陽電池として利用されており、高い光吸収係数、高い量子効率およびエネルギー変換効率、光照射による劣化が少ないといった利点を有している。しかし、例えばイメージセンサのように電界印加動作をする素子の場合、暗電流が増大するため充分なＳ／Ｎを得ることが難しかった（例えば、下記非特許文献１、２を参照）。
なお、スファレライト型およびカルコパイライト型とは、II-IV-V2族化合物半導体がとり得る２種類の結晶構造を称するものである。
【０００３】
これに対し、膜構造を工夫することで暗電流を低減する手法が提案されている（例えば、下記特許文献１）。カルコパイライト型またはスファレライト型の化合物半導体をイメージセンサに用いることを目的として、電界印加によって動作させる例は数少なく、ｎ型半導体層としては、既に太陽電池で主流となっている硫化カドミウム（ＣｄＳ）が知られている（例えば、特許文献１を参照）が、これはカドミウムを使用しているので、他の材料を使用したい、という要求がある。また、バンドギャップが２．４ｅＶと狭いため、青色光が吸収されてしまい、可視光イメージセンサとしての利用も好ましくない。
【０００４】
そこで、本発明者等は、ｎ型半導作層としてワイドギャップｎ型半導体である酸化ガリウム（バンドギャップ４．９ｅＶ）を用いることで、暗電流をある程度低減することに成功している（例えば、特許文献２を参照）。
【先行技術文献】
【非特許文献】
【０００５】
【特許文献１】特開２００７−１２３７２０号公報
【特許文献２】特開２０１４−１７４４０号公報
【非特許文献１】Jpn. J. Appl. Phys. vol.32, Suppl.32-3, pp.113-115 (1993)
【非特許文献２】東京農工大学博士論文「三元化合物半導体の光デバイスヘの応用」田中克、平成８年
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述した従来技術では、酸化ガリウムのキャリア濃度が低いため、空乏層が酸化ガリウム側に支配的に広がり、必ずしも良好な可視光感度が得られないという課題があった。
【０００７】
本発明は、光電変換素子のｎ型半導体に酸化ガリウムを用いた場合に、低電圧印加時でも良好な可視光感度を得ることができる光電変換素子の製造方法を提供することを目的とするものである。
【課題を解決するための手段】
【０００８】
以上の目的を達成するため、本発明の光電変換素子の製造方法は以下のような構成とされている。
【００１１】
すなわち、本発明に係る光電変換素子の製造方法は、基板上に、下部電極層、カルコパイライト型またはスファレライト型のＣｕＩｎ１−ＸＧａＸ（Ｓｅ１−ｙＳｙ）２からなるｐ型半導体層、酸化ガリウムからなるｎ型半導体層、および上部電極層をこの順に積層形成する光電変換素子の製造方法において、
前記ｎ型半導体層を形成する際には、前記基板を450〜500℃に加熱しつつ、前記酸化ガリウムを成膜することを特徴とするものである。
【発明の効果】
【００１３】
本発明の光電変換素子の製造方法によれば、450℃〜500℃で基板加熱しながら酸化ガリウム（Ｇａ２Ｏ３）を成膜することで、室温で成膜した素子と比較し、暗電流を低くできるとともにＳ／Ｎを高くすることができ、かつ、０Ｖまたは０Ｖに近い低い逆バイアス電圧を印加した場合であっても駆動可能な、可視光用の光電変換素子を得ることができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施形態に係る光電変換素子の層構成の一例を示す断面図である。
【図２】本発明の実施例に係る光電変換素子のEBIC像の解析結果を示す図（断面図）（Ａ）、および従来技術に係る光電変換素子のEBIC像の解析結果を示す図（断面図）（Ｂ）である。
【図３】図２（Ａ）の一部を拡大して示す図（断面図）（Ａ）、および図２（Ｂ）の一部を拡大して示す図（断面図）（Ｂ）である。
【図４】本発明の実施例に係る光電変換素子（Ａ）と、従来技術に係る光電変換素子（Ｂ）についての電流値−逆バイアス電圧特性のグラフを比較して示す図である。
【図５】光電変換素子の各基板温度（室温〜６００℃）における、逆バイアス電圧−暗電流特性を示すグラフである。
【図６】本発明の実施例に係る光電変換素子（Ａ）と、従来技術に係る光電変換素子（Ｂ）について、照射光の波長−量子効率特性のグラフを比較して示す図である。
【図７】光電変換素子の各基板温度（室温〜６００℃）における、波長−量子効率特性を示すグラフである。
【発明を実施するための形態】
【００１５】
図１は、本発明の実施形態に係る光電変換素子１０の断面図である。
すなわち、この光電変換素子１０は、負極性の下部電極１ａを備えた基板１の上面に、ＣＩＧＳ層からなるｐ型半導体層２（以下、ＣＩＧＳ層２とも称する）、酸化ガリウム（Ｇａ2Ｏ3）からなるｎ型半導体層３（以下、酸化ガリウム層３とも称する）および透明な電極層４を、この順に積層形成してなり、印加する逆バイアス電圧が０Ｖのとき、ＣＩＧＳ層２と酸化ガリウム層３の境界付近のｐ型半導体層２側の領域において、この境界の全面に沿って、完全空乏層が形成されている。
また、ＣＩＧＳ層２は、カルコパイライト型またはスファレライト型のＣｕＩｎ1-XＧ
ａX（Ｓｅ1-yＳy）2を成膜することにより構成される。ただし、０≦Ｘ，Ｙ≦１  である。
また、上記完全空乏層はＣＩＧＳ内のＣｕ欠陥にＧａが入り込んで生成されたものと考えられる。
【００１６】
また、本発明の実施形態に係る光電変換素子１０の製造方法においては、酸化ガリウム層３を作製する際には、基板１、下部電極層１ａおよびＣＩＧＳ層２を積層形成したものを350〜500℃に加熱しながら酸化ガリウム層２を成膜するようにしたものである。
これにより、印加する逆バイアス電圧が０Ｖのときでも、従来技術と比較し、暗電流を低くできるとともにＳ／Ｎを高くすることができ、かつ、０Ｖまたは０Ｖに近い低い逆バイアス電圧を印加した場合であっても感度が良好な、可視光用の光電変換素子を得ることができる。
【００１７】
上記基板１は、下部電極層１ａを、例えば蒸着法などを用いてその上面に形成したものであり、例えばＳｉ、Ｇｅ、サファイヤ、ガラス等からなる平面性の良い板部材を用いることができる。また、光照射を基板１の上面側（図面の紙面上方側）から行う場合（本実施形態では基本的にはこの態様とされている）には、上述した上部電極層４は透明な部材で形成する必要があるが、基板１や下部電極層１ａは不透明な材料により形成することも可能である。また、電極層４は、例えば金や窒化チタン等からなる薄膜電極を用いることができる。
勿論、基板１、基板１に付設した下部電極層１ａ、および上述した上部電極層４をすべて透明な材料により形成することも可能である。
【００１８】
また、ＣＩＧＳ層２は、 HYPERLINK "http://astamuse.com/ja/keyword/10687490" ワ
イドギャップｐ型半導体であるＣＩＧＳを積層形成したものであり、基板１の上面に、多元蒸着法、三段階法、あるいはスパッタリング法等を用い、膜厚0.5〜３μｍのカルコパ
イライト型またはスファレライト型半導体（ＣｕＩｎ1-xＧａX（Ｓｅ1-yＳy）2）を成膜
することにより形成される。ただし、０≦Ｘ，Ｙ≦１  である。
【００１９】
また、酸化ガリウム層３は、さらにＣＩＧＳ層２の上面にスパッタリング法やＰＬＤ（pulsed laser depositionパルスレーザ蒸着）法等を用い、例えば、膜厚０．１〜１μｍ
の酸化ガリウム（Ｇａ2Ｏ3）を成膜することにより形成される。
【００２０】
また、上部電極層４は、酸化ガリウム層３の上面に、蒸着法等を用い、ＩＴＯなどの透明導電膜を成膜することにより形成される。
【００２１】
次に、本発明の実施形態に係る光電変換素子の製造方法について説明する。
まず、下部電極層１ａを付設したガラス等の基板１の上面に、多元蒸着法、三段階法、あるいはスパッタリング法等を用い、いわゆるＣＩＧＳを膜厚0.5〜3μｍとなるように成膜してｐ型半導体層（ＣＩＧＳ層）２を形成する。
【００２２】
次に、基板１を350〜500℃に加熱しながら、ＣＩＧＳ層２上に酸化ガリウム（Ｇａ2Ｏ3）をスパッタリング法やＰＬＤ（pulsed laser depositionパルスレーザ蒸着）法等を用
い、膜厚0.1〜１μｍとなるように成膜することによりｎ型半導体層（酸化ガリウム層）
３を形成する。
最後に、酸化ガリウム層３の上面に、蒸着法等を用い、透明導電膜からなる上部電極層４を成膜する。
【００２３】
ところで、本発明の実施形態に係る光電変換素子においては、印加する逆バイアス電圧が０Ｖのときでも、ＣＩＧＳ層２と酸化ガリウム層３の境界よりもＣＩＧＳ層２側で該境界の全面に沿って、ハッチングで示されるような完全空乏層が生成されている。
【００２４】
すなわち、このような構成とされていることは、例えば、図２（Ａ）に示す、実施例に係る光電変換素子１０のＥＢＩＣ（Electron Beam Induced Current）像の解析結果から
明らかである。なお、この図２（Ａ）が示すデータは、酸化ガリウム層を450℃で加熱し
ながら作成した場合のものである。すなわち、この解析に処せられる光電変換素子１０のサンプルは、Ｍｏからなる基板１の上面に、下部電極層１ａ、ＣＩＧＳ層２（厚みが1μ
ｍ）、酸化ガリウム層３（厚みが100ｎｍ）およびＩＴＯからなる上部電極層４（厚みが30ｎｍ）を積層してなるものであり、本実施例のＣＩＧＳ層２と酸化ガリウム層３の境界
域よりもＣＩＧＳ層２の領域に入ったところで、この境界の全面に沿った所定厚の領域として完全空乏層（図中ハッチングの領域）が生成されている。
このことは図２（Ａ）を拡大して示す図３（Ａ）の像解析写真により明らかである。
【００２５】
これに対して、図２（Ｂ）に示す、酸化ガリウムを常温で作製した従来技術に係る光電変換素子１０（層構成は上記実施例のものと同様である）のＥＢＩＣ像の解析結果から明らかなように、従来技術のものでも、ＣＩＧＳ層と酸化ガリウム層の境界域よりもＣＩＧＳ層の領域に入ったところには若干の完全空乏層（図中ハッチングの領域）が生成されているものの、極めて離散的であり、該境界に沿う全面に亘って生成されていない。このことは図２（Ｂ）を拡大して示す図３（Ｂ）の像解析写真により明らかである。
【００２６】
なお、ＥＢＩＣ像の解析とは、以下のようにしてなされる。
すなわち、半導体デバイスに電子線を照射すると、内部に電子正孔対が生成される。次に、pn接合内に生成される電界により、上記電子正孔対は分離され、これにより電流が発生する。EBIC像の輝度（電流値）はpn接合の内部電界強度に比例することになるため、SEM像（電子プローブでサンプル上を走査した時の、電子線誘起電流の変化を可視化した像
）とEBIC像を重ねることで、輝度の変化に基づき空乏層の幅や位置、さらには完全空乏層となっているか否かを解析することができる。
上述したように、EBIC信号量が大きい（輝度が高い）ということは内部電界が強いということを意味し、結局、完全空乏層が形成されていることを示すものである。
【００２７】
上述したことから、図３（Ａ）を図３（Ｂ）と比較して分析すると以下のことが結論づけられる。
すなわち、従来技術では、図３（Ｂ）に示すようにEBIC信号量が小さい値となっており（完全空乏層（図中ハッチング領域）となっている領域はごくわずかで離散的である）、また、ＣＩＧＳ層２ではなく酸化ガリウム層３に生成されている。
【００２８】
一方、本実施例では、図３（Ａ）に示すように、EBIC信号量が大きい値となっており、完全空乏層がＣＩＧＳ層に広がっている（完全空乏層（図中ハッチング領域）となっている領域は、両層２、３の境界からＣＩＧＳ層２側に入った領域において、上記境界の全面に沿った層状の領域にわたって広がっている）、ことが明らかである。すなわち、ＣＩＧＳ層２には、境界付近において、所定厚み（例えば100nm）の完全空乏層が生成されてい
る。
このような現象は、従来技術では、酸化ガリウム層３とＣＩＧＳ層２のキャリア濃度比が大きく（Ｇａ2Ｏ3<<ＣＩＧＳ）、完全空乏層を含めて空乏層は酸化ガリウム層３側に広がっている（酸化ガリウム３側には広がっていない）ことになるが、本実施例のものではＣＩＧＳ層２内のＣｕ欠陥にＧａが入り込むことで、ｎ型ＣＩＧＳ層が形成され、ｐｎ接合が強化された状態となっていると考えられる。
【００２９】
このように、本実施例の光電変換素子１０においては、完全空乏層が酸化ガリウム層３側に支配的に広がるのが防止されて、低電圧印加時でも良好な可視光感度を得ることができるものとなっている。
【００３０】
また、本実施例の光電変換素子１０の製造方法においては、ＣＩＧＳ層２を作製した後に、基板１（実際には、基板１上にＣＩＧＳ層２を成膜してなる積層体）を350〜500℃の範囲の温度に加熱しながら酸化ガリウム層３を成膜するようにしている。
ここで、350〜500℃の範囲の温度とは、この範囲の１点の近傍の温度であってもよいし、この範囲内で変動する温度であってもよい。
この加熱処理により、ＣＩＧＳ内のＣｕ欠陥にＧａが入り込んで、ｎ型ＣＩＧＳ層が形成され、ｐｎ接合が強化された状態となっていると考えられ、これにより、低電圧印加時でも良好な可視光感度を得ることができる光電変換素子を製造することができる。
【００３１】
本実施例に係る光電変換素子の製造方法により形成された光電変換素子のサンプルについてＥＢＩＣ解析を行うと、図２（Ａ）および図３（Ａ）の像と同様の結果が得られた。
すなわち、実施例では、EBIC信号量が大きくなるように形成されているので完全空乏層が広がっている領域（完全空乏層（図中ハッチング領域）は、両層２、３の境界からＣＩＧＳ層２側に入った領域において、この境界の全面に亘って広がっていることが明らかである。
【００３２】
これに対して、酸化ガリウム層を作製する際に、基板を加熱せずに酸化ガリウム層を成膜した従来技術に係る光電変換素子の製造方法においては、その製造方法により形成された光電変換素子のサンプルについてＥＢＩＣ解析を行うと、図２（Ｂ）および図３（Ｂ）の像と同様の結果が得られた。
すなわち、図３（Ｂ）に示すように、従来技術では、EBIC信号量が小さく、ＣＩＧＳ層よりも酸化ガリウム層に空乏層が支配的に広がっていることが明らかである。
【００３３】
したがって、本実施例の光電変換素子の製造方法においては、完全空乏層が酸化ガリウム層３側に支配的に広がるのが防止され、ＣＩＧＳ層２側において境界に沿った層状に形成され、低電圧印加時でも良好な可視光感度を得ることができる光電変換素子１０を製造することができる。
【００３４】
図４は、ＣＩＧＳ層２をｐ型半導体層として、酸化ガリウム層３をｎ型半導体層として、上述した実施例の光電変換素子の製造方法により形成した光電変換素子１０（図２（Ａ）に示すもの）と、その比較例としての従来技術により製造した光電変換素子との両者について、逆バイアス電圧（Ｖ）と電流（μＡ）の関係を表すグラフを示すものである。また、この図４が示すデータは、酸化ガリウム層を400℃で加熱しながら作成した場合のも
のである。
なお、信号電流値は、波長５５０ｎｍ、強度５０μＷ／ｃｍ2  の光照射条件で行った
ときの電流値である。
【００３５】
また、本実施例と従来技術のいずれについても、ＣＩＧＳ層２は多元蒸着法で成膜しており、膜厚は１μｍとした。また本実施例と従来技術のＣＩＧＳの違いを正確に比較するために同じ成膜ロットのサンプルを使用した。
また、本実施例と従来技術のいずれについても、酸化ガリウム層３は、スパッタリング法を用いて膜厚が１００ｎｍとなるまで成膜した。ただし、このときの基板温度は、本実施例のものでは４５０℃としたのに対し、従来技術では室温（25℃）とした。
【００３６】
図４のグラフからも明らかなように、本実施例のものでは、暗電流が低減されており、これにより、信号電流から暗電流を差し引いた値（▲印曲線）が増大した。また、逆バイアス電圧が０Ｖの場合において、従来技術のものでは信号電流が僅かであったのに対し、本実施例のものでは、可視光感度を得るのに十分な信号電流が得られた。
一方、従来技術のものでは逆バイアス電圧が増加するのにしたがって急激に増加しており、これにより信号電流から暗電流を差し引いた値（小さい●点線）は所定の値（図４では0.6μＡ）以上とはならない。
【００３７】
さらに、光電変換素子１０の基板温度を室温（25℃、従来技術）、300℃、350℃、400
℃、450℃、500℃、550℃、600℃と変化させて酸化ガリウムを作製し、それぞれの逆バイアス電圧（Ｖ）に対する暗電流（Ａ）の値を測定して暗電流特性を得、図５に示すようなグラフを得た。なお、この図５のデータを得るために用いた光電変換素子１０のサンプルは、前述した図４のデータを得るために用いた光電変換素子１０のサンプルとは製造ロットが互いに異なっている。
この図５から明らかなように、暗電流は基板温度を450〜500℃に設定して作製した場合に最も減少することが明らかである。
【００３８】
図６は、ＣＩＧＳ層２をｐ型半導体層とし、酸化ガリウム層３をｎ型半導体層として、上述した実施例に係る光電変換素子の製造方法により形成した光電変換素子１０と、その比較例としての従来技術により製造した光電変換素子との両者について、照射光の波長（ｎｍ）に対する量子効率（％）の関係を表すグラフを示すものである。
【００３９】
なお、印加電圧（逆バイアス電圧）０Ｖ、１Ｖの低い電圧に対して、従来技術による光電変換素子では完全空乏層を含めた空乏層が酸化ガリウム層側に支配的に広がり可視光感度が得られない。また、紫外線領域の量子効率も低い。
これに対して、本実施例による光電変換素子は、印加電圧（逆バイアス電圧）が０Ｖであっても、ＣＩＧＳ層２側に完全空乏層が広がり可視光感度が得られており、またその量子効率も従来技術と比較して大幅に増大している。さらに逆バイアス電圧（印加電圧）を１Ｖとした場合には、可視光域（波長400-700nm）の平均量子効率は７４％にも達してい
る。
【００４０】
図７は、各基板温度（室温〜600℃）における、波長−量子効率特性を示すグラフであ
る。
すなわち、光電変換素子１０の基板温度を室温（25℃、従来技術）、300℃、350℃、400℃、450℃、500℃、550℃、600℃と変化させて酸化ガリウムを作製し、それぞれの波長
（ｎｍ）に対する量子効率（％）の値を測定して暗電流特性を得、図７に示すようなグラフを得た。
図７から明らかなように、量子効率は基板温度を550〜600℃に設定した場合に最も大きくなることが明らかである。
【００４１】
＜変更態様＞
本発明の光電変換素子の製造方法としては、上記実施形態のものに限られるものではなく、その他の種々の態様の変更が可能である。例えば、上記実施形態においては、上面に電極を付設した基板１の上方に、下部電極層１ａ、ｐ型半導体層（ＣＩＧＳ層）２、ｎ型半導体層（酸化ガリウム層）３および電極層４を、この順に設けるようにしているが、下部電極層１ａとｐ型半導体層２の間や、ｎ型半導体層３と電極層４の間や、電極層４の上面に、他の層を設けてもよい。また、ｎ型半導体層３にバッファ層を含めるようにしてもよい。
【００４２】
また、上記基板１としては、上述したようにＳｉ、Ｇｅ、サファイヤ、ガラス等からなる平面性の良い板部材を用いることができる。
また、基板１に付設される電極としては、Ａｕ電極であれば酸化されない等の利点があるが、例えばＩｎ電極等の他の電極を用いることも可能である。
【符号の説明】
【００４４】
１      基板
２      ｐ型半導体層（ＣＩＧＳ層）
３      ｎ型半導体層（酸化ガリウム層）
４      電極層
１０    光電変換素子
【図１】
0006654856.tif 000002
【図２】
0006654856.tif 000003
【図３】
0006654856.tif 000004
【図４】
0006654856.tif 000005
【図５】
0006654856.tif 000006
【図６】
0006654856.tif 000007
【図７】
0006654856.tif 000008