(57)【特許請求の範囲】
【請求項１】
赤、緑、および青の表示素子を有する表示部と、
前記表示部を駆動するデジタルアナログ変換回路と、を有し、
前記デジタルアナログ変換回路は、
入力されるデジタルデータに応じて複数の第１電圧を生成する第１の基準電圧生成回路と、
前記複数の第１電圧を供給する第１の配線群と、
前記第１の配線群より供給される前記複数の第１電圧の一を選択し、第１アナログ信号を出力する第１のセレクタと、
入力されるデジタルデータに応じて複数の第２電圧を生成する第２の基準電圧生成回路と、
前記複数の第２電圧を供給する第２の配線群と、
前記第２の配線群より供給される前記複数の第２電圧の一を選択し、第２アナログ信号を出力する第２のセレクタと、を有し、
入力されるデジタルデータに応じて複数の第３電圧を生成する第３の基準電圧生成回路と、
前記複数の第３電圧を供給する第３の配線群と、
前記第３の配線群より供給される前記複数の第３電圧の一を選択し、第３アナログ信号を出力する第３のセレクタと、を有し、
前記第１のセレクタから出力された前記第１アナログ信号は、バッファアンプを介して、前記表示部が有する複数のソース線のうち、赤の前記表示素子を有する画素に電気的に接続される第１のソース線に出力され、
前記第２のセレクタから出力された前記第２アナログ信号は、前記バッファアンプを介して、前記複数のソース線のうち、緑の前記表示素子を有する画素に電気的に接続される第２のソース線に出力され、
前記第３のセレクタから出力された前記第３アナログ信号は、前記バッファアンプを介して、前記複数のソース線のうち、青の前記表示素子を有する画素に電気的に接続される第３のソース線に出力され、
前記第１の配線群と前記第２の配線群と前記第３の配線群とは、前記複数のソース線が延びる方向と交差する方向に延び、
前記第１の配線群と前記第２の配線群と前記第３の配線群とは、それぞれ、前記複数のソース線が延びる方向に沿って重ならずに設けられる半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一態様は、半導体装置、表示パネル、及び電子機器に関する。
【０００２】
なお本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、それらの駆動方法、または、それらの製造方法、を一例として挙げることができる。
【０００３】
なお、本明細書等において、半導体装置は、半導体特性を利用することで機能しうる素子、回路、又は装置等を指す。一例としては、トランジスタ、ダイオード等の半導体素子は半導体装置である。別の一例としては、半導体素子を有する回路は、半導体装置である。別の一例としては、半導体素子を有する回路を備えた装置は、半導体装置である。
【背景技術】
【０００４】
表示装置は、入力される映像信号に対応する輝度レベルを表現するための階調電圧を生成する、基準電圧生成回路を具備するソースドライバＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）が設けられている。特許文献１は、複数の基準電圧生成回路を備えたソースドライバＩＣについて開示している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】米国特許出願公開第２０１４／００８５３４９号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００６】
基準電圧生成回路で生成される複数の電圧は、セレクタによって映像信号に応じた階調電圧として出力される。しかしながら、複数の基準電圧生成回路を備えることで、複数の電圧を伝えるための配線が占める面積が増加する。そのため、ソースドライバＩＣの回路面積が増加するといった問題が生じてしまう。特に異なる基準電圧生成回路から延びる複数の配線を、ソースドライバＩＣの長軸方向に沿って重なるように設ける場合、配線数の増加による回路面積の増加が顕著になる。
【０００７】
本発明の一態様は、既存のソースドライバＩＣとして機能する半導体装置とは異なる構成を有する、新規な半導体装置、電子部品、新規な電子機器等を提供することを課題の一とする。または、本発明の一態様は、複数の基準電圧生成回路を有する半導体装置において、回路面積の縮小が図られた、新規な構成の半導体装置等を提供することを課題の一とする。
【０００８】
なお本発明の一態様の課題は、上記列挙した課題に限定されない。上記列挙した課題は、他の課題の存在を妨げるものではない。なお他の課題は、以下の記載で述べる、本項目で言及していない課題である。本項目で言及していない課題は、当業者であれば明細書又は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一態様は、上記列挙した記載、及び／又は他の課題のうち、少なくとも一つの課題を解決するものである。
【課題を解決するための手段】
【０００９】
本発明の一態様は、第１の基準電圧生成回路と、第２の基準電圧生成回路と、第１のセレクタと、第２のセレクタと、第１の配線と、第２の配線と、を有する半導体装置であって、第１の基準電圧生成回路は、第１の複数の電圧を生成することができる機能を有し、第２の基準電圧生成回路は、第２の複数の電圧を生成することができる機能を有し、第１の配線は、第１の基準電圧生成回路が生成する第１の複数の電圧のいずれか一を伝えることができる機能を有し、第２の配線は、第２の基準電圧生成回路が生成する第２の複数の電圧のいずれか一を伝えることができる機能を有し、第１のセレクタは、第１の複数の電圧のいずれか一を選択し出力することができる機能を有し、第２のセレクタは、第２の複数の電圧のいずれか一を選択し出力することができる機能を有し、第１の配線と第２の配線とは、半導体装置の長軸方向に沿って重ならずに設けられる半導体装置である。
【００１０】
本発明の一態様は、第１の基準電圧生成回路と、第２の基準電圧生成回路と、第３の基準電圧生成回路と、第１のセレクタと、第２のセレクタと、第３のセレクタと、第１の配線と、第２の配線と、第３の配線と、を有する半導体装置であって、第１の基準電圧生成回路は、第１の複数の電圧を生成することができる機能を有し、第２の基準電圧生成回路は、第２の複数の電圧を生成することができる機能を有し、第３の基準電圧生成回路は、第３の複数の電圧を生成することができる機能を有し、第１の配線は、第１の基準電圧生成回路が生成する第１の複数の電圧のいずれか一を伝えることができる機能を有し、第２の配線は、第２の基準電圧生成回路が生成する第２の複数の電圧のいずれか一を伝えることができる機能を有し、第３の配線は、第３の基準電圧生成回路が生成する第３の複数の電圧のいずれか一を伝えることができる機能を有し、第１のセレクタは、第１の複数の電圧のいずれか一を選択し出力することができる機能を有し、第２のセレクタは、第２の複数の電圧のいずれか一を選択し出力することができる機能を有し、第３のセレクタは、第３の複数の電圧のいずれか一を選択し出力することができる機能を有し、第１の配線と第２の配線と第３の配線とは、半導体装置の長軸方向に沿って重ならずに設けられる半導体装置である。
【００１１】
本発明の一態様において、第１の基準電圧生成回路は、赤色を呈する表示素子を有する画素に供給する階調電圧を生成する回路であり、第２の基準電圧生成回路は、緑色を呈する表示素子を有する画素に供給する階調電圧を生成する回路であり、第３の基準電圧生成回路は、青色を呈する表示素子を有する画素に供給する階調電圧を生成する回路である半導体装置が好ましい。
【００１２】
なおその他の本発明の一態様については、以下で述べる実施の形態における説明、及び図面に記載されている。
【発明の効果】
【００１３】
本発明の一態様は、新規な半導体装置、新規な電子機器等を提供することができる。または、本発明の一態様は、回路面積の縮小が図られた、新規な構成の半導体装置等を提供することができる。
【００１４】
なお本発明の一態様の効果は、上記列挙した効果に限定されない。上記列挙した効果は、他の効果の存在を妨げるものではない。なお他の効果は、以下の記載で述べる、本項目で言及していない効果である。本項目で言及していない効果は、当業者であれば明細書又は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一態様は、上記列挙した効果、及び／又は他の効果のうち、少なくとも一つの効果を有するものである。従って本発明の一態様は、場合によっては、上記列挙した効果を有さない場合もある。
【図面の簡単な説明】
【００１５】
【図１】ブロック図の一例を説明する図。
【図２】ブロック図の一例を説明する図。
【図３】ブロック図の一例を説明する図。
【図４】ブロック図の一例を説明する図。
【図５】ブロック図の一例を説明する図。
【図６】ブロック図の一例を説明する図。
【図７】回路図の一例を説明する図。
【図８】ブロック図の一例を説明する図。
【図９】ブロック図の一例を説明する図。
【図１０】ブロック図の一例を説明する図。
【図１１】ブロック図の一例を説明する図。
【図１２】ブロック図の一例を説明する図。
【図１３】ブロック図の一例を説明する図。
【図１４】回路図の一例を説明する図。
【図１５】断面模式図の一例を説明する図。
【図１６】表示パネルの一例を説明する図。
【図１７】表示モジュールの一例を説明する図。
【図１８】電子機器の一例を説明する図。
【発明を実施するための形態】
【００１６】
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
【００１７】
なお本明細書等において、「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものである。従って、構成要素の数を限定するものではない。構成要素の順序を限定するものではない。例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素が、他の実施の形態、あるいは特許請求の範囲において「第２」に言及された構成要素とすることもありうる。例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素を、他の実施の形態、あるいは特許請求の範囲において省略することもありうる。
【００１８】
なお図面において、同一の要素または同様な機能を有する要素、同一の材質の要素、あるいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は省略する場合がある。
【００１９】
（実施の形態１）
本実施の形態では、ソースドライバＩＣとしての機能を有する半導体装置の一例について説明する。
【００２０】
図１は半導体装置の構成を模式的に表したブロック図の一例である。
【００２１】
図１に示す半導体装置１００は、シフトレジスタ１１０（図中、ＳＲと図示）、データレジスタ１２０（図中、ＤＡＴＡ  ＲＥＧＩＳＴＥＲと図示）、デジタルアナログ（Ｄｉｇｉｔａｌ／Ａｎａｌｏｇ）変換回路１３０（図中、ＤＡＣと図示）、およびバッファアンプ１４０（図中、ＢＵＦＦＥＲ  ＡＭＰ．と図示）を有する。図１では、半導体装置１００から信号を出力されるソース線ＳＬ＿１乃至ＳＬ＿ｎ（ｎは２以上の自然数）を図示している。
【００２２】
デジタルアナログ変換回路１３０は、複数の基準電圧生成回路１３２＿１、１３２＿２（図中、ＶＧＥＮと図示）、配線群１３４＿１、１３４＿２、およびセレクタ１３６を有する。
【００２３】
シフトレジスタ１１０は、例えばソースクロック、およびソーススタートパルスが入力される。シフトレジスタ１１０はサンプリングパルスを生成し、データレジスタ１２０に出力する。
【００２４】
データレジスタ１２０は、例えばデジタル信号のデータＤＡＴＡが入力される。データレジスタ１２０は、シフトレジスタ１１０のサンプリングパルスによって、データＤＡＴＡをサンプリングし、保持する。
【００２５】
デジタルアナログ変換回路１３０は、例えばデータレジスタ１２０で保持したデジタル信号のデータＤＡＴＡ（デジタルデータともいう）が入力される。デジタルアナログ変換回路１３０では、デジタルデータに応じた複数の電圧を生成する。そして複数の配線を有する配線群は、ソース線ＳＬ＿１乃至ＳＬ＿ｎが配置される方向、つまり半導体装置１００の長軸方向に沿って配置する。セレクタは、配線群に供給される複数の電圧のいずれか一の電圧をデジタルデータに応じて選択し、アナログ信号のデータＤＡＴＡ（アナログデータともいう）として出力する。アナログデータによる電圧は、階調電圧に相当する。
【００２６】
なおソース線ＳＬ＿１乃至ＳＬ＿ｎが配置される方向とは、図１中の矢印ＤＳＬに平行な方向である。半導体装置１００の長軸方向とはソース線ＳＬ＿１乃至ＳＬ＿ｎが昇順または降順に並ぶ方向、つまり図１中のｘ方向であり、半導体装置１００の短軸方向とは、ソース線ＳＬ＿１乃至ＳＬ＿ｎが延びて設けられる方向、つまり図１中のｙ方向である。なお半導体装置１００は、表示部が形成される基板の辺に対して、半導体装置１００の長軸方向が平行になるように配置される。そのため、デジタルアナログ変換回路１３０における複数の配線を有する配線群は、表示部が形成される基板の辺に沿って重ならずに設けられるということもできる。
【００２７】
バッファアンプ１４０は、デジタルアナログ変換回路１３０が出力するアナログデータを増幅する。バッファアンプ１４０は、増幅したアナログデータをソース線ＳＬ［１］乃至［ｎ］に出力する。
【００２８】
基準電圧生成回路１３２＿１は、複数の電圧を生成する。配線群１３４＿１は、複数の配線を有する。基準電圧生成回路１３２＿１が生成した複数の電圧は、半導体装置１００の長軸方向に沿って配置される配線群１３４＿１の複数の配線に供給される。基準電圧生成回路１３２＿２は、基準電圧生成回路１３２＿１が生成する複数の電圧とは異なる、複数の電圧を生成する。配線群１３４＿２は、複数の配線を有する。配線群１３４＿２は、配線群１３４＿１とは重ならないように半導体装置１００の長軸方向に沿って設ける。基準電圧生成回路１３２＿２が生成した複数の電圧は、配線群１３４＿２の複数の配線に供給される。セレクタ１３６は、図１に示すように、配線群上に設けることができる。セレクタ１３６は、トーナメント方式またはデコーダ方式等を用いて、基準電圧生成回路１３２＿１、１３２＿２で生成される複数の電圧を基にデジタルデータをアナログデータに変換することができる。
【００２９】
基準電圧生成回路１３２＿１、１３２＿２は、別々の電圧を供給する構成の場合に有効である。例えば、表示部の画素が赤、緑、および青の表示素子を有し、それぞれの表示素子が別々の電圧による階調を表現する場合、赤、緑、および青の各色に対応する基準電圧生成回路で複数の電圧を生成する。別々の電圧を基にして各色のデジタルデータをアナログデータに変換することで、各色の表示素子の特性に応じた電圧による明るさの階調表示を行うことができる。
【００３０】
複数の基準電圧生成回路で生成される複数の電圧は、デジタルデータのビット数に対応する、明るさの階調を表現するための電圧である。図１のように基準電圧生成回路を複数設ける構成の場合、デジタルデータのビット数が増加すると電圧の数が指数関数的に増加する。例えば１２ビットのデジタルデータをアナログデータに変換する場合、４０９６値の電圧と、４０９６本の配線が必要になる。
【００３１】
配線群１３４＿１、１３４＿２を半導体装置１００の長軸方向に沿って重なるように設ける場合、つまり図２に図示する半導体装置１００Ａのように設ける場合、半導体装置１００Ａでは、半導体装置１００の長軸とほぼ同じ長さとなる配線群１３４＿１、１３４＿２の配線を設けるため、配線群１３４＿１、１３４＿２を配置するための面積が増加する。
【００３２】
一方で本発明の一態様の構成では、配線群１３４＿１と配線群１３４＿２とを、半導体装置１００の長軸方向に沿って重ならないように設ける。このような構成とすることで、半導体装置１００の長軸とほぼ同じ長さとなるように配線群１３４＿１、１３４＿２の配線を設ける必要がなくなる。そのため、配線群１３４＿１、１３４＿２を配置するための面積の縮小を図ることができる。言い換えれば、基準電圧生成回路が生成する電圧を伝える配線の長さを短くすることができる。そのため、基準電圧生成回路で生成した電圧を引き回す配線における抵抗および／または寄生容量の影響を受けにくくすることができる。
【００３３】
なお図１において基準電圧生成回路１３２＿１、１３２＿２は、半導体装置１００の長軸の中央付近、および端部にそれぞれ設けられ、配線群１３４＿１、１３４＿２は、基準電圧生成回路１３２＿１、１３２＿２の一方の方向に延びて設けられる構成としたが他の構成としてもよい。例えば、図３に示す半導体装置１００Ｂの構成としてもよい。
【００３４】
図３に示す半導体装置１００Ｂで基準電圧生成回路１３２＿１、１３２＿２は、半導体装置１００Ｂの長軸の両端部にそれぞれ設けられ、配線群１３４＿１、１３４＿２は、半導体装置１００Ｂの長軸の中央付近に延びて設けられる構成とする。当該構成とすることで、配線群１３４＿１、１３４＿２上に設けられるセレクタ１３６を効率よく配置することができる。
【００３５】
別の構成として、例えば、図４に示す半導体装置１００Ｃの構成としてもよい。
【００３６】
図４に示す半導体装置１００Ｃで基準電圧生成回路１３２＿１、１３２＿２は、半導体装置１００Ｃの長軸の両端部から中央部寄りにそれぞれ設けられ、配線群１３４＿１、１３４＿２は、半導体装置１００Ｃの長軸の両側に延びて設けられる構成とする。当該構成とすることで、基準電圧生成回路１３２＿１、１３２＿２から配線群１３４＿１、１３４＿２に供給される電圧への配線抵抗等の影響を少なくすることができる。
【００３７】
なお図１において基準電圧生成回路を２つ設ける構成を示したが、３つにしてもよい。例えば、図５に示す半導体装置１００Ｄの構成としてもよい。
【００３８】
図５に示す半導体装置１００Ｄでデジタルアナログ変換回路１３０は、基準電圧生成回路１３２＿１、１３２＿２、１３２＿３を有する。基準電圧生成回路１３２＿１、１３２＿２、１３２＿３で生成される複数の電圧は、配線群１３４＿１、１３４＿２、１３４＿３に供給され、セレクタ１３６によってデジタルデータを基にしたアナログデータとして出力される。基準電圧生成回路を３つ設ける構成においても、半導体装置１００の長軸方向において、配線群１３４＿１と配線群１３４＿２とを重ならないように設けることで、配線群１３４＿１、１３４＿２を配置するための面積の縮小を図ることができる。
【００３９】
基準電圧生成回路１３２＿１、１３２＿２、１３２＿３は、３つ以上の別々の電圧を供給する構成の場合に有効である。例えば、表示部の画素が赤、緑、および青の表示素子を有し、それぞれの表示素子が別々の電圧による階調を表現する場合、赤、緑、および青の各色に対応する基準電圧生成回路１３２＿１、１３２＿２、１３２＿３で複数の電圧を生成しデジタルデータに応じてアナログデータに変換することで、各色の表示素子の特性に応じた電圧による明るさの階調表示を行うことができる。
【００４０】
図５とは別の構成として、例えば、図６に示す半導体装置１００Ｅの構成としてもよい。
【００４１】
図６に示す半導体装置１００Ｅで基準電圧生成回路１３２＿１、１３２＿３は、半導体装置１００Ｅの長軸の両端部に設けられ、基準電圧生成回路１３２＿２は、半導体装置１００Ｅの長軸の中央付近に設けられる。そして配線群１３４＿１、１３４＿３は、半導体装置１００Ｅの長軸の中央付近に延びて設ける構成とし、配線群１３４＿２は、半導体装置１００Ｅの長軸の両端部に延びて設ける構成とする。当該構成とすることで、基準電圧生成回路１３２＿２から配線群１３４＿２に供給される電圧への配線抵抗等の影響を少なくするとともに、配線群１３４＿１、１３４＿３上に設けるセレクタ１３６を効率よく配置することができる。
【００４２】
図７は、アナログデジタル変換回路が有する基準電圧生成回路、セレクタ、および配線群の構成例を示す回路図である。図７中、基準電圧生成回路１３２は、複数の抵抗１３３を有する。図７では基準電圧生成回路１３２から配線群１３４が延びて設けられている。配線群１３４には２つのセレクタ１３６＿１、１３６＿２が接続される例を示している。セレクタ１３６＿１、１３６＿２は、ｐチャネル型のトランジスタ１３７、ｎチャネル型のトランジスタ１３８によって構成される。セレクタ１３６＿１、１３６＿２は、それぞれ配線群１３４のいずれか一に供給される電圧を選択し、アナログデータＶＯ＿１、ＶＯ＿２として出力する。
【００４３】
なおセレクタ１３６＿１、１３６＿２を構成するトランジスタの配置は、トーナメント方式を一例としてあげて説明したが、デコーダ方式などの他の方式でもよい。
【００４４】
図１では、デジタルデータのビット数の応じたアナログデータをセレクタ１３６で選択し、出力する構成について示したが、他の構成としてもよい。例えば、図８では、セレクタ１３６でデジタルデータの上位ビットに対応する電圧を選択し、デジタルデータの下位ビットに対応する電圧または電流を生成する補間回路１３９を設ける構成を図示している。補間回路１３９としては、オペアンプあるいは電圧電流変換回路等を用いて所望のアナログデータを生成する構成とすればよい。
【００４５】
カラー表示を行う表示部に、図６で説明したアナログデータを供給する半導体装置を適用する構成例について図９、１０を用いて説明する。
【００４６】
図６で説明した基準電圧生成回路１３２＿１、１３２＿２、１３２＿３のように３つ以上の基準電圧生成回路を設ける場合、それぞれ別々の電圧を供給する構成とする。例えば、表示部の画素が赤、緑、および青の表示素子を有し、それぞれの表示素子が別々の電圧による階調を表現する場合、基準電圧生成回路１３２＿１、１３２＿２、１３２＿３をそれぞれ赤、緑、または青の各色に対応する電圧を生成する構成とする。当該構成とすることで各色の表示素子の特性に応じた明るさの階調表示を行うことができる。
【００４７】
図９では、デジタルアナログ変換回路１３０およびバッファアンプ１４０の他、カラー表示を行う表示部１７０を図示している。図９では、説明を簡略化するため、一例として１２列のソース線ＳＬ＿１乃至ＳＬ＿１２を図示している。各列のソース線ＳＬ＿１乃至ＳＬ＿１２は、表示部１７０において画素１７２が接続される。画素１７２は、カラー表示を行うための赤、緑、または青の３色のいずれか一の色を呈する表示素子を有する画素である。説明のため図９では、赤を呈する表示素子を有する画素１７２をＲ１乃至Ｒ４、緑を呈する表示素子を有する画素１７２をＧ１乃至Ｇ４、青を呈する表示素子を有する画素１７２をＢ１乃至Ｂ４、と図示している。図９では、画素（Ｒ１乃至Ｒ４）に供給する電圧を生成する基準電圧生成回路１３１＿ＲをＶＧＥＮ＿Ｒとして図示している。画素（Ｇ１乃至Ｇ４）に供給する電圧を生成する基準電圧生成回路１３１＿ＧをＶＧＥＮ＿Ｇとして図示している。画素（Ｂ１乃至Ｂ４）に供給する電圧を生成する基準電圧生成回路１３１＿ＢをＶＧＥＮ＿Ｂとして図示している。図９では、バッファアンプ１４０が有するバッファ１４２を各列に図示している。
【００４８】
図９では、赤色に対応するデジタルデータをＤＡＴＡ＿Ｒ１乃至ＤＡＴＡ＿Ｒ４として図示している。図９では、緑色に対応するデジタルデータをＤＡＴＡ＿Ｇ１乃至ＤＡＴＡ＿Ｇ４として図示している。図９では、青色に対応するデジタルデータをＤＡＴＡ＿Ｂ１乃至ＤＡＴＡ＿Ｂ４として図示している。ＤＡＴＡ＿Ｒ１乃至ＤＡＴＡ＿Ｒ４、ＤＡＴＡ＿Ｇ１乃至ＤＡＴＡ＿Ｇ４、ＤＡＴＡ＿Ｂ１乃至ＤＡＴＡ＿Ｂ４は、半導体装置の長軸方向に沿って順に入力される。これは、各色に対応する基準電圧生成回路１３２＿１、１３２＿２、１３２＿３の順に併せてデジタルデータを入力するためである。
【００４９】
図９では、赤色に対応するアナログデータをＶＲ１乃至ＶＲ４として図示している。図９では、緑色に対応するアナログデータをＶＧ１乃至ＶＧ４として図示している。図９では、青色に対応するアナログデータをＶＢ１乃至ＶＢ４として図示している。デジタルアナログ変換回路１３０から出力されるＶＲ１乃至ＶＲ４、ＶＧ１乃至ＶＧ４、ＶＢ１乃至ＶＢ４は、半導体装置の長軸方向に沿って順に入力される。これは、各色に対応する基準電圧生成回路１３２＿１、１３２＿２、１３２＿３の順に併せてデジタルデータを入力するためである。
【００５０】
図９では、バッファアンプ１４０の後段に接続切り替え部１６０を有する。前述のデジタルアナログ変換回路１３０から出力されるＶＲ１乃至ＶＲ４、ＶＧ１乃至ＶＧ４、ＶＢ１乃至ＶＢ４が、各列のソース線ＳＬ＿１乃至ＳＬ＿１２に接続される画素が呈する色に対応するように並び替えるために、接続切り替え部１６０を設ける。接続切り替え部１６０によって、ソース線ＳＬ＿１乃至ＳＬ＿１２に与えられるアナログデータは、ＶＲ１、ＶＧ１、ＶＢ１、ＶＲ２、ＶＧ２、ＶＢ２、ＶＲ３、ＶＧ３、ＶＢ３、ＶＲ４、ＶＧ４、ＶＢ４の順に並び替えることができる。つまり接続切り替え部１６０を有することで、異なる基準電圧生成回路で生成したアナログデータを、カラー表示を行うために各色を呈する表示素子が一定の順序で並んだ画素に供給することができるため、色毎に異なるように生成された電圧による表示部の表示を行うことができる。
【００５１】
なお図９では、バッファアンプ１４０と各列のソース線ＳＬ＿１乃至ＳＬ＿１２との間に接続切り替え部１６０を設ける構成としたが他の構成でもよい。例えば、図１０に図示するようにデジタルアナログ変換回路１３０とバッファアンプ１４０との間に接続切り替え部１６０を設ける構成としてもよい。
【００５２】
なお図９、図１０に示すブロック図の構成において反転駆動を行う場合、図１１に示すようにデジタルデータＤＡＴＡ＿Ｒ１に対応するセレクタ１３６を２つ設け、別々のアナログデータを生成する。別々のアナログデータは、切り替え回路１３５で切り替えて出力することでアナログデータＶＲ１として後段のバッファアンプ１４０等に出力することができる。
【００５３】
上述したように本実施の形態の構成は、複数の基準電圧生成回路で生成される電圧をソース線の各列に供給する場合、異なる基準電圧生成回路から延びる配線を、半導体装置の長軸方向に沿って重ならないように設ける構成とする。当該構成とすることで、異なる基準電圧生成回路から出力される複数の電圧を供給するための配線が占める面積を低減できるため、回路面積の縮小が図られた半導体装置とすることができる。
【００５４】
（実施の形態２）
本実施の形態では、上記実施の形態で説明した、ソースドライバＩＣとして機能する半導体装置を含む表示装置の回路ブロック図について説明する。
【００５５】
図１２に示す表示装置の回路ブロック図では、ソースドライバ２００、ゲートドライバ１８０、及び表示部１７０を有する。図１２では、表示部１７０中に画素１７２を示している。
【００５６】
ソースドライバ２００には、実施の形態１で説明した半導体装置１００であるソースドライバＩＣを用いることができる。図１２に示すソースドライバ２００は、図１の半導体装置１００と同様に、シフトレジスタ１１０、データレジスタ１２０、デジタルアナログ変換回路１３０、バッファアンプ１４０を有する。そのため、配線が占める分の回路面積を縮小できるソースドライバＩＣとすることができる。
【００５７】
ソースドライバ２００は、実施の形態１で説明した半導体装置１００と同様に、ソース線ＳＬ［１］乃至［ｎ］（ｎは２以上の自然数）にアナログ信号を出力する機能を有する。
【００５８】
ゲートドライバ１８０は、一例としては、シフトレジスタ、バッファアンプ等を有する。ゲートドライバ１８０は、ゲートスタートパルス、ゲートクロック等が入力され、パルス信号を出力する。ゲートドライバ１８０を構成する回路は、ソースドライバ２００と同様にＩＣ化してもよいし、表示部１７０の画素１７２が有するトランジスタと同じトランジスタを用いてもよい。
【００５９】
ゲートドライバ１８０は、ゲート線ＧＬ［１］乃至ＧＬ［ｍ］（ｍは２以上の自然数）に走査信号を出力する。なお、ゲートドライバ１８０を複数設け、複数のゲートドライバ１８０により、ゲート線ＧＬ［１］乃至ＧＬ［ｍ］を分割して制御してもよい。例えば表示部１７０の左右にゲートドライバ１８０を配置し、ゲート線ＧＬ［１］乃至ＧＬ［ｍ］を１行ごとに分割して制御してもよい。
【００６０】
表示部１７０は、ゲート線ＧＬ［１］乃至ＧＬ［ｍ］、及びソース線ＳＬ［１］乃至ＳＬ［ｎ］が概略直交するように設けられている。ゲート線とソース線の交差部には、画素２０３が設けられる。なお表示部１７０における画素１７２の配置は、カラー表示であれば、ＲＧＢ（赤緑青）の各色に対応した画素が順に設けられる。なお、ＲＧＢの画素の配列は、ストライプ配列、モザイク配列、デルタ配列等適宜用いることができる。ＲＧＢに限らず、白あるいは黄といった色を追加してカラー表示を行う構成としてもよい。
【００６１】
なお表示部１７０にタッチセンサの機能を付加する場合、図１３に示すようにタッチセンサ１９０を追加する構成とすればよい。なおタッチセンサ１９０を表示部１７０と組み合わせてインセル型のタッチパネルとすることも可能である。なおタッチセンサ１９０で得られる信号は、ソースドライバ２００と一体形成されるタッチドライバＩＣ１９２で処理する構成とすることができる。
【００６２】
画素１７２の構成例について、図１４（Ａ）、（Ｂ）に一例を示し説明する。
【００６３】
図１４（Ａ）の画素１７２Ａは、液晶表示装置が有する画素の一例であり、トランジスタ２３１、容量素子２３２、及び液晶素子２３３を有する。
【００６４】
トランジスタ２３１は、液晶素子２３３とソース線ＳＬとの接続を制御するスイッチング素子としての機能を有する。トランジスタ２３１は、ゲート線ＧＬを介して、そのゲートから入力される走査信号により導通状態が制御される。
【００６５】
容量素子２３２は、一例として、導電層を積層して形成される素子である。
【００６６】
液晶素子２３３は、一例として、共通電極、画素電極及び液晶層で構成される素子である。共通電極と画素電極間に形成される電界の作用により液晶層の液晶材料の配向が変化される。
【００６７】
図１４（Ｂ）の画素１７２Ｂは、ＥＬ表示装置が有する画素の一例であり、トランジスタ２２１、トランジスタ２２２、及びＥＬ素子２２３を有する。なお図１４（Ｂ）では、ゲート線ＧＬ及びソース線ＳＬに加えて、電源線ＶＬを図示している。電源線ＶＬは、ＥＬ素子２２３に電流を供給するための配線である。
【００６８】
トランジスタ２２１は、トランジスタ２２２のゲートとソース線ＳＬとの接続を制御するスイッチング素子としての機能を有する。トランジスタ２２１は、ゲート線ＧＬを介して、そのゲートから入力される走査信号によりオン、オフが制御される。
【００６９】
トランジスタ２２２は、ゲートに印加される電圧に従って、電源線ＶＬとＥＬ素子２２３との間に流れる電流を制御する機能を有する。
【００７０】
ＥＬ素子２２３は、一例として、電極に挟持された発光層で構成される素子である。ＥＬ素子２２３は、発光層を流れる電流量に従って輝度を制御することができる。
【００７１】
以上説明した、表示装置の回路ブロック図は、上記実施の形態で説明した半導体装置１０００を有する。そのため、回路面積の縮小を図ることができる。
【００７２】
（実施の形態３）
本実施の形態では、本発明の一態様に係る半導体装置の断面構造の一例について、図１５を参照して説明する。
【００７３】
先の実施の形態に示す半導体装置は、シフトレジスタ１１０、データレジスタ１２０、デジタルアナログ変換回路１３０、およびバッファアンプ１４０等を有し、シリコンなどを用いたトランジスタで形成することができる。なおシリコンは、多結晶シリコン、微結晶シリコン、非結晶シリコンを用いることができる。なおシリコンの代わりに、酸化物半導体などを用いることができる。
【００７４】
図１５には、本発明の一態様に係る半導体装置の断面模式図を示す。図１５に示す断面模式図は、半導体材料（例えば、シリコン）を用いたｎチャネル型のトランジスタ及びｐチャネル型のトランジスタを有する。
【００７５】
ｎチャネル型のトランジスタ５１０は、半導体材料を含む基板５００に設けられたチャネル形成領域５０１と、チャネル形成領域５０１を挟むように設けられた低濃度不純物領域５０２及び高濃度不純物領域５０３（これらを合わせて単に不純物領域とも呼ぶ）と、該不純物領域に接して設けられた金属間化合物領域５０７と、チャネル形成領域５０１上に設けられたゲート絶縁膜５０４ａと、ゲート絶縁膜５０４ａ上に設けられたゲート電極層５０５ａと、金属間化合物領域５０７と接して設けられたソース電極層５０６ａ及びドレイン電極層５０６ｂと、を有する。ゲート電極層５０５ａの側面には、サイドウォール絶縁膜５０８ａが設けられている。トランジスタ５１０を覆うように層間絶縁膜５２１及び層間絶縁膜５２２が設けられている。層間絶縁膜５２１及び層間絶縁膜５２２に形成された開口を通じて、ソース電極層５０６ａ及びドレイン電極層５０６ｂと、金属間化合物領域５０７とが接続されている。
【００７６】
ｐチャネル型のトランジスタ５２０は、半導体材料を含む基板５００に設けられたチャネル形成領域５１１と、チャネル形成領域５１１を挟むように設けられた低濃度不純物領域５１２及び高濃度不純物領域５１３（これらを合わせて単に不純物領域とも呼ぶ）と、該不純物領域に接して設けられた金属間化合物領域５１７と、チャネル形成領域５１１上に設けられたゲート絶縁膜５０４ｂと、ゲート絶縁膜５０４ｂ上に設けられたゲート電極層５０５ｂと、金属間化合物領域５１７と接して設けられたソース電極層５０６ｃ及びドレイン電極層５０６ｄと、を有する。ゲート電極層５０５ｂの側面には、サイドウォール絶縁膜５０８ｂが設けられている。トランジスタ５２０を覆うように層間絶縁膜５２１及び層間絶縁膜５２２が設けられている。層間絶縁膜５２１及び層間絶縁膜５２２に形成された開口を通じて、ソース電極層５０６ｃ及びドレイン電極層５０６ｄと、金属間化合物領域５１７とが接続している。
【００７７】
基板５００には、トランジスタ５１０と、トランジスタ５２０のそれぞれを囲むように素子分離絶縁膜５０９が設けられている。
【００７８】
なお、図１５では、トランジスタ５１０及びトランジスタ５２０が、半導体基板にチャネルが形成されるトランジスタである場合について示すが、トランジスタ５１０及びトランジスタ５２０が、絶縁表面上に形成された非晶質半導体膜、多結晶半導体膜にチャネルが形成されるトランジスタであってもよい。ＳＯＩ基板のように、単結晶半導体膜にチャネルが形成されるトランジスタであってもよい。
【００７９】
半導体基板として、単結晶半導体基板を用いることにより、トランジスタ５１０及びトランジスタ５２０を、高速動作させることができる。よって、先の実施の形態に示す各回路を構成するトランジスタを、単結晶半導体基板に形成することが好ましい。
【００８０】
トランジスタ５１０と、トランジスタ５２０とは、配線５２３によって、それぞれ接続されている。なお配線５２３上に層間絶縁膜及び電極層を設け、さらにトランジスタを積層して設ける構成としてもよい。
【００８１】
（実施の形態４）
本実施の形態では、上述の実施の形態で説明した半導体装置を用いた応用例として、表示パネルに適用する例、該表示パネルを表示モジュールに適用する例、該表示モジュールの応用例、及び電子機器への応用例について、図１６乃至図１８を用いて説明する。
【００８２】
＜表示パネルへの実装例＞
ソースドライバＩＣとして機能する半導体装置を、表示パネルに適用する例について、図１６（Ａ）、（Ｂ）を用いて説明する。
【００８３】
図１６（Ａ）の場合には、表示パネルが有する表示部７１１の周辺にソースドライバ７１２、及びゲートドライバ７１２Ａ、７１２Ｂが設けられ、ソースドライバ７１２として基板７１３上に半導体装置を有するソースドライバＩＣ７１４が実装される例を示している。
【００８４】
ソースドライバＩＣ７１４は、異方性導電接着剤、及び異方性導電フィルムを用いて基板７１３上に実装される。
【００８５】
なおソースドライバＩＣ７１４は、ＦＰＣ７１５を介して、外部回路基板７１６と接続される。
【００８６】
図１６（Ｂ）の場合には、表示部７１１の周辺にソースドライバ７１２、及びゲートドライバ７１２Ａ、７１２Ｂが設けられ、ソースドライバ７１２としてＦＰＣ７１５上にソースドライバＩＣ７１４が実装される例を示している。
【００８７】
ソースドライバＩＣ７１４をＦＰＣ７１５上に実装することで、基板７１３に表示部７１１を大きく設けることができ、狭額縁化を達成することができる。
【００８８】
＜表示モジュールの応用例＞
次いで図１６（Ａ）、（Ｂ）の表示パネルを用いた表示モジュールの応用例について、図１７を用いて説明を行う。
【００８９】
図１７に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２との間に、ＦＰＣ８００３に接続されたタッチパネル８００４、ＦＰＣ８００５に接続された表示パネル８００６、フレーム８００９、プリント基板８０１０、バッテリー８０１１を有する。なお、バッテリー８０１１、タッチパネル８００４などは、設けられない場合もある。
【００９０】
上記図１６（Ａ）、（Ｂ）で説明した表示パネルは、図１７における表示パネル８００６に用いることができる。
【００９１】
上部カバー８００１及び下部カバー８００２は、タッチパネル８００４及び表示パネル８００６のサイズに合わせて、形状および／または寸法を適宜変更することができる。
【００９２】
タッチパネル８００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル８００６に重畳して用いることができる。表示パネル８００６の対向基板（封止基板）に、タッチパネル機能を持たせるようにすることも可能である。または、表示パネル８００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。または、表示パネル８００６の各画素内にタッチセンサ用電極を設け、静電容量方式のタッチパネルとすることも可能である。この場合、タッチパネル８００４を省略することも可能である。
【００９３】
フレーム８００９は、表示パネル８００６の保護機能の他、プリント基板８０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。フレーム８００９は、放熱板としての機能を有していてもよい。
【００９４】
プリント基板８０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリー８０１１による電源であってもよい。バッテリー８０１１は、商用電源を用いる場合には、省略可能である。
【００９５】
表示モジュール８０００には、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
【００９６】
＜電子機器への応用例＞
次いで、コンピュータ、携帯情報端末（携帯電話、携帯型ゲーム機、音響再生装置なども含む）、電子ペーパー、テレビジョン装置（テレビ、又はテレビジョン受信機ともいう）、デジタルビデオカメラなどの電子機器の表示パネルを、上述の表示モジュールを適用した表示パネルとする場合について説明する。
【００９７】
図１８（Ａ）は、携帯型の情報端末であり、筐体９０１、筐体９０２、第１の表示部９０３ａ、第２の表示部９０３ｂなどによって構成されている。筐体９０１と筐体９０２の少なくとも一部には、先の実施の形態に示す半導体装置を有する表示モジュールが設けられている。そのため、回路面積の縮小が図られた携帯型の情報端末が実現される。
【００９８】
なお、第１の表示部９０３ａはタッチ入力機能を有するパネルとなっており、例えば図１８（Ａ）の左図のように、第１の表示部９０３ａに表示される選択ボタン９０４により「タッチ入力」を行うか、「キーボード入力」を行うかを選択できる。選択ボタンは様々な大きさで表示できるため、幅広い世代の人が使いやすさを実感できる。ここで、例えば「キーボード入力」を選択した場合、図１８（Ａ）の右図のように第１の表示部９０３ａにはキーボード９０５が表示される。これにより、従来の情報端末と同様に、キー入力による素早い文字入力などが可能となる。
【００９９】
図１８（Ａ）に示す携帯型の情報端末は、図１８（Ａ）の右図のように、第１の表示部９０３ａ及び第２の表示部９０３ｂのうち、一方を取り外すことができる。第２の表示部９０３ｂもタッチ入力機能を有するパネルとし、持ち運びの際、さらなる軽量化を図ることができ、一方の手で筐体９０２を持ち、他方の手で操作することができるため便利である。
【０１００】
図１８（Ａ）は、様々な情報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報を操作又は編集する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有することができる。筐体の裏面または側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを備える構成としてもよい。
【０１０１】
図１８（Ａ）に示す携帯型の情報端末は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
【０１０２】
更に、図１８（Ａ）に示す筐体９０２にアンテナ、マイク機能、および／または無線機能を持たせ、携帯電話として用いてもよい。
【０１０３】
図１８（Ｂ）は、電子ペーパーを実装した電子書籍端末９１０であり、筐体９１１と筐体９１２の２つの筐体で構成されている。筐体９１１及び筐体９１２には、それぞれ表示部９１３及び表示部９１４が設けられている。筐体９１１と筐体９１２は、軸部９１５により接続されており、該軸部９１５を軸として開閉動作を行うことができる。筐体９１１は、電源９１６、操作キー９１７、スピーカー９１８などを備えている。筐体９１１、筐体９１２の少なくとも一には、先の実施の形態に示す半導体装置を有する表示モジュールが設けられている。そのため、回路面積の縮小が図られた電子書籍端末が実現される。
【０１０４】
図１８（Ｃ）は、テレビジョン装置であり、筐体９２１、表示部９２２、スタンド９２３などで構成されている。テレビジョン装置９２０の操作は、筐体９２１が備えるスイッチおよび／またはリモコン操作機９２４により行うことができる。筐体９２１及びリモコン操作機９２４には、先の実施の形態に示す半導体装置を有する表示モジュールが搭載されている。そのため、回路面積の縮小が図られたテレビジョン装置が実現される。
【０１０５】
図１８（Ｄ）は、スマートフォンであり、本体９３０には、表示部９３１と、スピーカー９３２と、マイク９３３と、操作ボタン９３４等が設けられている。本体９３０内には、先の実施の形態に示す半導体装置を有する表示モジュールが設けられている。そのため回路面積の縮小が図られたスマートフォンが実現される。
【０１０６】
図１８（Ｅ）は、デジタルカメラであり、本体９４１、表示部９４２、操作スイッチ９４３などによって構成されている。本体９４１内には、先の実施の形態に示す半導体装置を有する表示モジュールが設けられている。そのため、回路面積の縮小が図られたデジタルカメラが実現される。
【０１０７】
以上のように、本実施の形態に示す電子機器には、先の実施の形態に示す半導体装置を有する表示モジュールが搭載されている。そのため、回路面積の縮小が図られた電子機器が実現される。
【０１０８】
（本明細書等の記載に関する付記）
以上の実施の形態、及び実施の形態における各構成の説明について、以下に付記する。
【０１０９】
＜実施の形態で述べた本発明の一態様に関する付記＞
各実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて、本発明の一態様とすることができる。１つの実施の形態の中に、複数の構成例が示される場合は、互い構成例を適宜組み合わせることが可能である。
【０１１０】
なお、ある一つの実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形態で述べる別の内容（一部の内容でもよい）、及び／又は、一つ若しくは複数の別の実施の形態で述べる内容（一部の内容でもよい）に対して、適用、組み合わせ、又は置き換えなどを行うことが出来る。
【０１１１】
なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用いて述べる内容、又は明細書に記載される文章を用いて述べる内容のことである。
【０１１２】
なお、ある一つの実施の形態において述べる図（一部でもよい）は、その図の別の部分、その実施の形態において述べる別の図（一部でもよい）、及び／又は、一つ若しくは複数の別の実施の形態において述べる図（一部でもよい）に対して、組み合わせることにより、さらに多くの図を構成させることが出来る。
【０１１３】
＜図面を説明する記載に関する付記＞
本明細書等において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。構成同士の位置関係は、各構成を描写する方向に応じて適宜変化する。そのため、配置を示す語句は、明細書で説明した記載に限定されず、状況に応じて適切に言い換えることができる。
【０１１４】
「上」または「下」の用語は、構成要素の位置関係が直上または直下で、かつ、直接接していることを限定するものではない。例えば、「絶縁層Ａ上の電極Ｂ」の表現であれば、絶縁層Ａの上に電極Ｂが直接接して形成されている必要はなく、絶縁層Ａと電極Ｂとの間に他の構成要素を含むものを除外しない。
【０１１５】
本明細書等において、ブロック図では、構成要素を機能毎に分類し、互いに独立したブロックとして示している。しかしながら実際の回路等においては、構成要素を機能毎に切り分けることが難しく、一つの回路に複数の機能が係わる場合、または、複数の回路にわたって一つの機能が関わる場合、があり得る。そのため、ブロック図のブロックは、明細書で説明した構成要素に限定されず、状況に応じて適切に言い換えることができる。
【０１１６】
図面において、大きさ、層の厚さ、又は領域は、説明の便宜上任意の大きさに示したものである。よって、必ずしもそのスケールに限定されない。なお図面は明確性を期すために模式的に示したものであり、図面に示す形状又は値などに限定されない。例えば、ノイズによる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、若しくは電流のばらつきなどを含むことが可能である。
【０１１７】
＜言い換え可能な記載に関する付記＞
本明細書等において、トランジスタの接続関係を説明する際、ソースとドレインとの一方を、「ソース又はドレインの一方」（又は第１電極、又は第１端子）と表記し、ソースとドレインとの他方を「ソース又はドレインの他方」（又は第２電極、又は第２端子）と表記している。これは、トランジスタのソースとドレインは、トランジスタの構造又は動作条件等によって変わるためである。なおトランジスタのソースとドレインの呼称については、ソース（ドレイン）端子、またはソース（ドレイン）電極等、状況に応じて適切に言い換えることができる。
【０１１８】
本明細書等において「電極」または「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」または「配線」の用語は、複数の「電極」または「配線」が一体となって形成されている場合なども含む。
【０１１９】
本明細書等において、電圧と電位は、適宜言い換えることができる。電圧は、基準となる電位からの電位差のことであり、例えば基準となる電位をグラウンド電圧（接地電圧）とすると、電圧を電位に言い換えることができる。グラウンド電位は必ずしも０Ｖを意味するとは限らない。なお電位は相対的なものであり、基準となる電位によっては、配線等に与える電位を変化させる場合がある。
【０１２０】
なお本明細書等において、「膜」、「層」などの語句は、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
【０１２１】
なお本明細書等において、１つの画素に１つのトランジスタ及び１つの容量素子を備えた１Ｔ−１Ｃの回路構成、あるいは１つの画素に２つのトランジスタ及び１つの容量素子を備えた２Ｔ−１Ｃ構造の回路構成を示しているが、本実施の形態はこれに限定されない。１つの画素に３つ以上のトランジスタ及び２つ以上の容量素子を有する回路構成とすることもでき、別途の配線がさらに形成されて、多様な回路構成としてもよい。
【０１２２】
＜語句の定義に関する付記＞
以下では、上記実施の形態中で言及した語句の定義について説明する。
【０１２３】
＜＜スイッチについて＞＞
本明細書等において、スイッチとは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有するものをいう。または、スイッチとは、電流を流す経路を選択して切り替える機能を有するものをいう。
【０１２４】
一例としては、電気的スイッチ又は機械的なスイッチなどを用いることができる。つまり、スイッチは、電流を制御できるものであればよく、特定のものに限定されない。
【０１２５】
電気的なスイッチの一例としては、トランジスタ（例えば、バイポーラトランジスタ、ＭＯＳトランジスタなど）、ダイオード（例えば、ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、ＭＩＭ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｍｅｔａｌ）ダイオード、ＭＩＳ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ダイオード、ダイオード接続のトランジスタなど）、又はこれらを組み合わせた論理回路などがある。
【０１２６】
なお、スイッチとしてトランジスタを用いる場合、トランジスタの「導通状態」とは、トランジスタのソースとドレインが電気的に短絡されているとみなせる状態をいう。トランジスタの「非導通状態」とは、トランジスタのソースとドレインが電気的に遮断されているとみなせる状態をいう。なおトランジスタを単なるスイッチとして動作させる場合には、トランジスタの極性（導電型）は特に限定されない。
【０１２７】
機械的なスイッチの一例としては、デジタルマイクロミラーデバイス（ＤＭＤ）のように、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）技術を用いたスイッチがある。そのスイッチは、機械的に動かすことが可能な電極を有し、その電極が動くことによって、導通と非導通とを制御して動作する。
【０１２８】
＜＜画素について＞＞
本明細書等において、画素とは、例えば、明るさを制御できる要素一つ分を示すものとする。よって、一例としては、一画素とは、一つの色要素を示すものとし、その色要素一つで明るさを表現する。従って、そのときは、Ｒ（赤）Ｇ（緑）Ｂ（青）の色要素からなるカラー表示装置の場合には、画像の最小単位は、Ｒの画素とＧの画素とＢの画素との三画素から構成されるものとする。
【０１２９】
なお、色要素は、三色に限定されず、それ以上でもよく、例えば、ＲＧＢＷ（Ｗは白）とすることもできるし、または、ＲＧＢに、イエロー、シアン、マゼンタを追加することもできる。
【０１３０】
＜＜表示素子について＞＞
本明細書等において、表示素子とは、電気的作用または磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有するものである。表示素子の一例としては、ＥＬ（エレクトロルミネッセンス）素子、ＬＥＤチップ（白色ＬＥＤチップ、赤色ＬＥＤチップ、緑色ＬＥＤチップ、青色ＬＥＤチップなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、カーボンナノチューブを用いた表示素子、液晶素子、電子インク、エレクトロウェッティング素子、電気泳動素子、プラズマディスプレイ（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子（例えば、グレーティングライトバルブ（ＧＬＶ）、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＭＩＲＡＳＯＬ（登録商標）、ＩＭＯＤ（インターフェアレンス・モジュレーション）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、圧電セラミックディスプレイなど）、カーボンナノチューブ、または、量子ドットなど、がある。ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ  Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ  Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク、電子粉流体（登録商標）、又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。量子ドットを各画素に用いた表示装置の一例としては、量子ドットディスプレイなどがある。なお、量子ドットは、表示素子としてではなく、バックライトの一部に設けてもよい。量子ドットを用いることにより、色純度の高い表示を行うことができる。なお、半透過型液晶ディスプレイまたは反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。なお、ＬＥＤチップを用いる場合、ＬＥＤチップの電極または窒化物半導体の下に、グラフェンまたはグラファイトを配置してもよい。グラフェンまたはグラファイトは、複数の層を重ねて、多層膜としてもよい。このように、グラフェンまたはグラファイトを設けることにより、その上に、窒化物半導体、例えば、結晶を有するｎ型ＧａＮ半導体層などを容易に成膜することができる。さらに、その上に、結晶を有するｐ型ＧａＮ半導体層などを設けて、ＬＥＤチップを構成することができる。なお、グラフェンまたはグラファイトと、結晶を有するｎ型ＧａＮ半導体層との間に、ＡｌＮ層を設けてもよい。なお、ＬＥＤチップが有するＧａＮ半導体層は��ＭＯＣＶＤで成膜してもよい。ただし、グラフェンを設けることにより、ＬＥＤチップが有するＧａＮ半導体層は、スパッタ法で成膜することも可能である。ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子においては、表示素子が封止されている空間（例えば、表示素子が配置されている素子基板と、素子基板に対向して配置されている対向基板との間）に、乾燥剤を配置してもよい。乾燥剤を配置することにより、ＭＥＭＳなどが水分によって動きにくくなること、および／または、劣化しやすくなることを防止すること、ができる。
【０１３１】
＜＜接続について＞＞
本明細書等において、ＡとＢとが接続されている、とは、ＡとＢとが直接接続されているものの他、電気的に接続されているものを含むものとする。ここで、ＡとＢとが電気的に接続されているとは、ＡとＢとの間で、何らかの電気的作用を有する対象物が存在するとき、ＡとＢとの電気信号の授受を可能とするものをいう。
【０１３２】
なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２を介して（又は介さず）、Ｙと電気的に接続されている場合、またはトランジスタのソース（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現することが出来る。
【０１３３】
例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。または、「Ｘは、トランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。
【０１３４】
または、別の表現方法として、例えば、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トランジスタのソース（又は第１の端子など）とトランジスタのドレイン（又は第２の端子など）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタのソース（又は第１の端子など）からトランジスタのドレイン（又は第２の端子など）への電気的パスであり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の電気的パスは、第４の電気的パスを有しておらず、前記第４の電気的パスは、トランジスタのドレイン（又は第２の端子など）からトランジスタのソース（又は第１の端子など）への電気的パスである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続経路について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。
【０１３５】
なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
【符号の説明】
【０１３６】
ＳＬ＿ｎ    ソース線
ＳＬ＿１    ソース線
ＳＬ＿１２    ソース線
１００    半導体装置
１００Ａ    半導体装置
１００Ｂ    半導体装置
１００Ｃ    半導体装置
１００Ｄ    半導体装置
１００Ｅ    半導体装置
１１０    シフトレジスタ
１２０    データレジスタ
１３０    デジタルアナログ変換回路
１３１＿Ｂ    基準電圧生成回路
１３１＿Ｇ    基準電圧生成回路
１３１＿Ｒ    基準電圧生成回路
１３２    基準電圧生成回路
１３２＿１    基準電圧生成回路
１３２＿２    基準電圧生成回路
１３２＿３    基準電圧生成回路
１３３    抵抗
１３４    配線群
１３４＿１    配線群
１３４＿２    配線群
１３４＿３    配線群
１３５    切り替え回路
１３６    セレクタ
１３６＿１    セレクタ
１３６＿２    セレクタ
１３７    トランジスタ
１３８    トランジスタ
１３９    補間回路
１４０    バッファアンプ
１４２    バッファ
１６０    部
１７０    表示部
１７２    画素
１７２Ａ    画素
１７２Ｂ    画素
１８０    ゲートドライバ
１９０    タッチパネル
１９２    タッチパネルＩＣ
２００    ソースドライバ
２０３    画素
２２１    トランジスタ
２２２    トランジスタ
２２３    ＥＬ素子
２３１    トランジスタ
２３２    容量素子
２３３    液晶素子
５００    基板
５０１    チャネル形成領域
５０２    低濃度不純物領域
５０３    高濃度不純物領域
５０４ａ    ゲート絶縁膜
５０４ｂ    ゲート絶縁膜
５０５ａ    ゲート電極層
５０５ｂ    ゲート電極層
５０６ａ    ソース電極層
５０６ｂ    ドレイン電極層
５０６ｃ    ソース電極層
５０６ｄ    ドレイン電極層
５０７    金属間化合物領域
５０８ａ    サイドウォール絶縁膜
５０８ｂ    サイドウォール絶縁膜
５０９    素子分離絶縁膜
５１０    トランジスタ
５１１    チャネル形成領域
５１２    低濃度不純物領域
５１３    高濃度不純物領域
５１７    金属間化合物領域
５２０    トランジスタ
５２１    層間絶縁膜
５２２    層間絶縁膜
５２３    配線
７１１    表示部
７１２    ソースドライバ
７１２Ａ    ゲートドライバ
７１２Ｂ    ゲートドライバ
７１３    基板
７１４    ソースドライバＩＣ
７１５    ＦＰＣ
７１６    外部回路基板
９０１    筐体
９０２    筐体
９０３ａ    表示部
９０３ｂ    表示部
９０４    選択ボタン
９０５    キーボード
９１０    電子書籍端末
９１１    筐体
９１２    筐体
９１３    表示部
９１４    表示部
９１５    軸部
９１６    電源
９１７    操作キー
９１８    スピーカー
９２０    テレビジョン装置
９２１    筐体
９２２    表示部
９２３    スタンド
９２４    リモコン操作機
９３０    本体
９３１    表示部
９３２    スピーカー
９３３    マイク
９３４    操作ボタン
９４１    本体
９４２    表示部
９４３    操作スイッチ
１０００    半導体装置
８０００    表示モジュール
８００１    上部カバー
８００２    下部カバー
８００３    ＦＰＣ
８００４    タッチパネル
８００５    ＦＰＣ
８００６    表示パネル
８００９    フレーム
８０１０    プリント基板
８０１１    バッテリー
【図１】
0006739163.tif 000002
【図２】
0006739163.tif 000003
【図３】
0006739163.tif 000004
【図４】
0006739163.tif 000005
【図５】
0006739163.tif 000006
【図６】
0006739163.tif 000007
【図７】
0006739163.tif 000008
【図８】
0006739163.tif 000009
【図９】
0006739163.tif 000010
【図１０】
0006739163.tif 000011
【図１１】
0006739163.tif 000012
【図１２】
0006739163.tif 000013
【図１３】
0006739163.tif 000014
【図１４】
0006739163.tif 000015
【図１５】
0006739163.tif 000016
【図１６】
0006739163.tif 000017
【図１７】
0006739163.tif 000018
【図１８】
0006739163.tif 000019