(57)【特許請求の範囲】
【請求項１】
スイッチング素子を備え、第１端子と第２端子との間で電力変換を行う電力変換回路を制御する電力変換回路の制御装置であって、
前記電力変換回路に係る電気的情報の指令値及び検出値に基づいて、前記スイッチング素子の制限前のデューティ比を算出するデューティ比制御部と、
前記制限前のデューティ比の範囲を制限して、制限後のデューティ比を算出するデューティ比制限部と、
前記制限後のデューティ比に基づいて、前記スイッチング素子をオンオフするスイッチング制御部と、を備え、
前記デューティ比制限部は、前記制限前のデューティ比又は前記制限後のデューティ比に対して平滑化処理を行ってデューティ比の平滑値を算出し、或いは、前記指令値及び前記検出値の１つ以上に基づいてデューティ比相当値を算出すると共に平滑化処理を行ってデューティ比の平滑値を算出し、前記デューティ比の平滑値を基準に、前記制限前のデューティ比の制限範囲を設定し、
前記平滑化処理の遮断周波数は、前記電力変換回路の異常時に生じる前記制限前のデューティ比の振動周波数以下に設定されている電力変換回路の制御装置。
【請求項２】
前記電力変換回路は、平滑コンデンサ及びリアクトルを有し、前記第１端子又は前記第２端子に接続された電源又は負荷の接続が外れた場合に、前記平滑コンデンサ及び前記リアクトルによる共振回路が形成され、
前記電力変換回路の異常時の前記振動周波数は、前記第１端子又は前記第２端子に接続された電源又は負荷の接続が外れた場合に、前記共振回路の共振により生じる前記制限前のデューティ比の振動周波数である請求項１に記載の電力変換回路の制御装置。
【請求項３】
前記デューティ比制御部において、前記指令値及び前記検出値に基づいて前記制限前のデューティ比を算出する制御系の開ループ伝達関数のゲイン交差周波数は、前記電力変換回路の異常時の前記振動周波数よりも高い請求項１又は２に記載の電力変換回路の制御装置。
【請求項４】
スイッチング素子を備え、第１端子と第２端子との間で電力変換を行う電力変換回路を制御する電力変換回路の制御装置であって、
前記電力変換回路に係る電気的情報の指令値及び検出値に基づいて、前記スイッチング素子の制限前のデューティ比を算出するデューティ比制御部と、
前記制限前のデューティ比の範囲を制限して、制限後のデューティ比を算出するデューティ比制限部と、
前記制限後のデューティ比に基づいて、前記スイッチング素子をオンオフするスイッチング制御部と、を備え、
前記デューティ比制限部は、前記制限前のデューティ比又は前記制限後のデューティ比に対して平滑化処理を行ってデューティ比の平滑値を算出し、或いは、前記指令値及び前記検出値の１つ以上に基づいてデューティ比相当値を算出すると共に平滑化処理を行ってデューティ比の平滑値を算出し、前記デューティ比の平滑値を基準に、前記制限前のデューティ比の制限範囲を設定し、
前記デューティ比の平滑値を基準にした前記制限前のデューティ比の制限幅を、前記電力変換回路の正常時の前記制限前のデューティ比の変化速度と前記平滑化処理の遅れ時間との乗算値以上の値に設定する電力変換回路の制御装置。
【請求項５】
スイッチング素子を備え、第１端子と第２端子との間で電力変換を行う電力変換回路を制御する電力変換回路の制御装置であって、
前記電力変換回路に係る電気的情報の指令値及び検出値に基づいて、前記スイッチング素子の制限前のデューティ比を算出するデューティ比制御部と、
前記制限前のデューティ比の範囲を制限して、制限後のデューティ比を算出するデューティ比制限部と、
前記制限後のデューティ比に基づいて、前記スイッチング素子をオンオフするスイッチング制御部と、を備え、
前記デューティ比制限部は、前記制限前のデューティ比又は前記制限後のデューティ比に対して平滑化処理を行ってデューティ比の平滑値を算出し、或いは、前記指令値及び前記検出値の１つ以上に基づいてデューティ比相当値を算出すると共に平滑化処理を行ってデューティ比の平滑値を算出し、前記デューティ比の平滑値を基準に、前記制限前のデューティ比の制限範囲を設定し、
前記デューティ比の平滑値に対して、制限幅の加算及び減算の一方又は双方を行って、前記制限前のデューティ比の上限制限値及び下限制限値の一方又は双方を設定し、前記上限制限値による上限制限、及び前記下限制限値による下限制限の一方又は双方を実行する電力変換回路の制御装置。
【請求項６】
前記平滑化処理は、ローパスフィルタ処理又は移動平均処理である請求項１から５のいずれか一項に記載の電力変換回路の制御装置。
【請求項７】
前記電気的情報は、前記第１端子又は前記第２端子に入力又は出力される電圧、電流、又は電力である請求項１から６のいずれか一項に記載の電力変換回路の制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、電力変換回路の制御装置に関する。
【背景技術】
【０００２】
電力変換回路において、電圧又は電流等が既定の範囲を外れた場合、電力変換回路及び電力変換回路に接続された負荷が故障する可能性がある。そのため、既定の範囲を外れたか否かを判断することにより、電力変換回路を保護している（例えば、特許文献１、図３）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１７−１２３７４５号公報
【特許文献２】特許第６２３０６６５号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１では、入力電圧および出力電圧の検出値を用いて既定の範囲を外れたか否かを判断するため、回路異状時に入力電圧及び出力電圧の検出値が既定の範囲を外れるまで増加することが許容されている。そのため、特許文献１の技術では、回路異状時に、電力変換装置内の電圧及び電流が、正常時よりも大きく変動し、回路が故障する可能性が懸念される。例えば、入力端子に接続された電源の接続が外れると、電力変換回路が有する平滑コンデンサ及びリアクトルにより共振回路が形成され、電力変換回路の電圧、電流、及びスイッチング素子のデューティ比が振動し、回路の耐久性に悪影響を及ぼす可能性がある。
【０００５】
また、回路正常時の制御性を向上させるために、制御ゲインを増加させる必要があるが、入力端子の接続外れが生じた場合に、発振し易くなるため、制御ゲインを増加させることができない。よって、回路異状時を考慮すると、回路正常時の制御性が悪化する問題があった。
【０００６】
そこで、電力変換回路の異状時に、スイッチング素子のデューティ比が大きく変化することを抑制しつつ、回路正常時の制御性の悪化を抑制できる電力変換回路の制御装置が望まれる。
【課題を解決するための手段】
【０００７】
本願に係る電力変換回路の制御装置は、
スイッチング素子を備え、第１端子と第２端子との間で電力変換を行う電力変換回路を制御する電力変換回路の制御装置であって、
前記電力変換回路に係る電気的情報の指令値及び検出値に基づいて、前記スイッチング素子の制限前のデューティ比を算出するデューティ比制御部と、
前記制限前のデューティ比の範囲を制限して、制限後のデューティ比を算出するデューティ比制限部と、
前記制限後のデューティ比に基づいて、前記スイッチング素子をオンオフするスイッチング制御部と、を備え、
前記デューティ比制限部は、前記制限前のデューティ比又は前記制限後のデューティ比に対して平滑化処理を行ってデューティ比の平滑値を算出し、或いは、前記指令値及び前記検出値の１つ以上に基づいてデューティ比相当値を算出すると共に平滑化処理を行ってデューティ比の平滑値を算出し、前記デューティ比の平滑値を基準に、前記制限前のデューティ比の制限範囲を設定し、
前記平滑化処理の遮断周波数は、前記電力変換回路の異常時に生じる前記制限前のデューティ比の振動周波数以下に設定されているものである。
【発明の効果】
【０００８】
本願の電力変換回路の制御装置によれば、電力変換回路の異常により制限前のデューティ比が大きく変化したとしても、デューティ比の平滑値の変化は小さくなる。そして、変化の小さいデューティ比の平滑値を基準に、制限前のデューティ比の制限範囲が設定されるので、制限範囲の変化も小さくなる。そして、変化の小さい制限前のデューティ比の制限範囲により、制限前のデューティ比が制限され、制限後のデューティ比が算出されるので、制限後のデューティ比の変化が小さくなる。よって、回路異状により大きく変化する制限前のデューティ比に対して、制限後のデューティ比の変化が小さくなるので、回路異常時に最終的なデューティ比の変化、振動を抑制することができ、回路の故障を抑制することができる。
【０００９】
一方、電力変換回路の正常時は、異常時に比べ、制限前のデューティ比の変化が小さいことが多い。そのため、更に変化の小さいデューティ比の平滑値を基準に、制限前のデューティ比の制限範囲を設定しても、制限前のデューティ比の変化は、概ね制限範囲内に収まり、制限前のデューティ比が概ねそのまま制限後のデューティ比に設定される。よって、デューティ比制限部を設けても、電力変換回路の正常時に、制御系の応答性が悪化することを抑制できる。従って、デューティ比制限部により、電力変換回路の異常時に、デューティ比が大きく変化することを抑制できると共に、電力変換回路の正常時の制御性が悪化することを抑制できる。
【図面の簡単な説明】
【００１０】
【図１】実施の形態１に係る電力変換回路及び制御装置の概略構成図である。
【図２】実施の形態１に係る制御装置のブロック図である。
【図３】実施の形態１に係る制御装置のハードウェア構成図である。
【図４】実施の形態１に係るデューティ比に基づくスイッチング素子のオンオフ制御を説明するためのタイムチャートである。
【図５】比較例に係る回路異常時の制御系の振動を説明するタイムチャートである。
【図６】実施の形態１に係るデューティ比の制限処理を説明するフローチャートである。
【図７】実施の形態１に係る制限幅の設定を説明するためのタイムチャートである。
【図８】実施の形態１に係る回路正常時の制御挙動を説明するためのタイムチャートである。
【図９】実施の形態１に係る回路異状時の制御挙動を説明するためのタイムチャートである。
【図１０】実施の形態２に係る電力変換回路及び制御装置の概略構成図である。
【図１１】実施の形態２に係る制御装置のブロック図である。
【発明を実施するための形態】
【００１１】
１．実施の形態１
実施の形態１に係る電力変換回路１０及び電力変換回路の制御装置３０（以下、単に制御装置３０と称す）について図面を参照して説明する。図１は、本実施の形態に係る電力変換回路１０及び制御装置３０の概略構成図である。
【００１２】
１−１．電力変換回路１０
電力変換回路１０は、スイッチング素子を備え、第１端子１１と第２端子１２との間で電力変換を行う。第１端子１１には、電源又は負荷が接続され、第２端子１２には、電源又は負荷が接続される。本実施の形態では、第１端子１１に、電源２１が接続され、第２端子１２に負荷２２が接続される。電源２１は、直流電源とされ、各種の蓄電装置等が用いられる。負荷２２は、インバータ及びモータとされている。
【００１３】
本実施の形態では、電力変換回路１０は、直流電力を変換するＤＣ−ＤＣコンバータとされている。電力変換回路１０は、第１端子１１から第２端子１２に直流電圧を昇圧する昇圧チョッパ回路と、第２端子１２から第１端子１１に直流電圧を降圧する降圧チョッパ回路とが組み合わされた双方向チョッパ回路とされている。
【００１４】
電力変換回路１０は、直流電源２１の直流電力を昇圧して、インバータ及びモータに供給する昇圧機能と、モータが発電した交流電力をインバータにより直流電力に変換し、インバータの直流電力を降圧して直流電源２１に供給する降圧機能と、を有する。
【００１５】
第２端子１２の正極側と負極側との間には、２つのスイッチング素子１３ａ、１３ｂが直列接続されている。スイッチング素子には、ダイオードが逆並列接続されたＩＧＢＴ（Insulated Gate Bipolar Transistor）、又は逆並列接続されたダイオードの機能を有するＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等が用いられる。或いは、スイッチング素子には、ＳｉＣ（Silicon Carbide）−ＭＯＳＦＥＴ、ＧａＮ（Gallium Nitride）−ＦＥＴ、ＧａＮ−ＨＥＭＴ（High Electron Mobility Transistor）等の各種のスイッチング素子が用いられてもよい。
【００１６】
各スイッチング素子１３ａ、１３ｂのゲート端子には、それぞれ、制御装置３０から出力されたゲート駆動信号Ｇｔ１、Ｇｔ２が入力され、各ゲート駆動信号Ｇｔ１、Ｇｔ２に従って、各スイッチング素子１３ａ、１３ｂがオンオフされる。
【００１７】
第１端子１１の正極側は、リアクトル１５を介して、２つのスイッチング素子１３ａ、１３ｂの接続点に接続されている。第１端子１１の負極側は、第２端子１２の負極側に接続されている。
【００１８】
第２端子１２に並列接続された第２端子側の平滑コンデンサ１６が備えられている。第２端子側の平滑コンデンサ１６は、２つのスイッチング素子１３ａ、１３ｂよりも第２端子１２側に設けられている。第１端子１１に並列接続された第１端子側の平滑コンデンサ１７が備えられている。第１端子側の平滑コンデンサ１７は、リアクトル１５よりも第１端子１１側に設けられている。
【００１９】
第２端子１２の電圧を検出するための電圧検出回路１８が備えられている。電圧検出回路１８は、第２端子側の平滑コンデンサ１６の両端電圧を検出する。電圧検出回路１８の出力信号は、制御装置３０に入力される。
【００２０】
１−２．制御装置３０
制御装置３０は、電力変換回路１０を制御する。図２に示すように、制御装置３０は、後述するデューティ比制御部３１、デューティ比制限部３２、及びスイッチング制御部３３等を備えている。制御装置３０の各機能は、制御装置３０が備えた処理回路により実現される。具体的には、制御装置３０は、図３に示すように、処理回路として、ＣＰＵ（Central Processing Unit）等の演算処理装置９０（コンピュータ）、演算処理装置９０とデータのやり取りする記憶装置９１、演算処理装置９０に外部の信号を入力する入力回路９２、及び演算処理装置９０から外部に信号を出力する出力回路９３等を備えている。
【００２１】
演算処理装置９０として、ＡＳＩＣ（Application Specific Integrated Circuit）、ＩＣ（Integrated Circuit）、ＤＳＰ（Digital Signal Processor）、ＦＰＧＡ（Field Programmable Gate Array）、各種の論理回路、及び各種の信号処理回路等が備えられてもよい。また、演算処理装置９０として、同じ種類のもの又は異なる種類のものが複数備えられ、各処理が分担して実行されてもよい。記憶装置９１として、演算処理装置９０からデータを読み出し及び書き込みが可能に構成されたＲＡＭ（Random Access Memory）、演算処理装置９０からデータを読み出し可能に構成されたＲＯＭ（Read Only Memory）等が備えられている。入力回路９２は、電圧検出回路１８等の各種のセンサ、スイッチが接続され、これらセンサ、スイッチの出力信号を演算処理装置９０に入力するＡ／Ｄ変換器等を備えている。出力回路９３は、スイッチング素子をオンオフ駆動するゲート駆動回路等の電気負荷が接続され、これら電気負荷に演算処理装置９０から制御信号を出力する駆動回路等を備えている。
【００２２】
そして、制御装置３０が備える各制御部３１〜３３等の各機能は、演算処理装置９０が、ＲＯＭ等の記憶装置９１に記憶されたソフトウェア（プログラム）を実行し、記憶装置９１、入力回路９２、及び出力回路９３等の制御装置３０の他のハードウェアと協働することにより実現される。なお、各制御部３１〜３３等が用いる遮断周波数、制限幅等の設定データは、ソフトウェア（プログラム）の一部として、ＲＯＭ等の記憶装置９１に記憶されている。以下、制御装置３０の各機能について詳細に説明する。
【００２３】
１−２−１．デューティ比制御部３１
デューティ比制御部３１は、電力変換回路１０に係る電気的情報の指令値及び検出値に基づいて、スイッチング素子の制限前のデューティ比Ｄｔｂｆを算出する。本実施の形態では、電力変換回路１０に係る電気的情報は、第２端子１２の電圧（以下、第２端子電圧Ｖ２と称す）とされている。デューティ比制御部３１は、電圧検出回路１８の出力信号に基づいて、第２端子電圧を検出する（以下、第２端子電圧の検出値Ｖ２ｓｅｎと称す）。デューティ比制御部３１は、第２端子電圧の指令値Ｖ２ｒｅｆ及び第２端子電圧の検出値Ｖ２ｓｅｎに基づいて、制限前のデューティ比Ｄｔｂｆを算出する。第２端子電圧の指令値Ｖ２ｒｅｆは、制御装置３０内で演算されてもよいし、制御装置３０の外部から伝達されてもよい。
【００２４】
本実施の形態では、デューティ比制御部３１は、フィードバック制御部３１ａとデューティ比換算部３１ｂとを備えている。フィードバック制御部３１ａは、第２端子電圧の検出値Ｖ２ｓｅｎが第２端子電圧の指令値Ｖ２ｒｅｆに近づくように、ＰＩ制御等により、中間制御値Ｕｉｎを変化させる。ＰＩ制御の代わりに、Ｐ制御、ＰＩＤ制御等の各種のフィードバック制御が用いられてもよい。デューティ比換算部３１ｂは、中間制御値Ｕｉｎを、予め設定された換算式を用い、制限前のデューティ比Ｄｔｂｆに換算する。なお、フィードバック制御部３１ａは、中間制御値Ｕｉｎを算出せず、直接、制限前のデューティ比Ｄｔｂｆを算出してもよい。また、フィードバック制御部３１ａとデューティ比換算部３１ｂとの間で、ダンピング制御、電流制御等の各種の制御が行われてもよい。ダンピング制御は、特許文献２に記載の方式のように、ＰＩ制御の演算結果から、電流検出値に基づく演算結果を減算することで、電流変動によるデューティ比の変動を抑制する制御である。
【００２５】
第２端子電圧Ｖ２の指令値及び検出値に基づいて制限前のデューティ比Ｄｔｂｆを算出するフィードバック制御系の開ループ伝達関数のゲイン交差周波数は、後述する電力変換回路１０の異常時の振動周波数よりも高く設定されている。後述するデューティ比制限部３２により、回路異状時の制御系の安定性が確保されているので、フィードバック制御系のゲイン交差周波数を、回路異常時の振動周波数よりも高く設定して、フィードバック制御系の応答性を高めることができる。なお、必要がない場合は、フィードバック制御系のゲイン交差周波数は、回路異常時の振動周波数よりも低く設定されてもよい。
【００２６】
１−２−２．スイッチング制御部３３
スイッチング制御部３３は、後述するデューティ比制限部３２により算出された制限後のデューティ比Ｄｔｌｍに基づいて、スイッチング素子をオンオフする。スイッチング制御部３３は、制限後のデューティ比Ｄｔｌｍに基づいて、ＰＷＭ（Pulse Width Modulation）制御により、各スイッチング素子のゲート駆動信号Ｇｔ１、Ｇｔ２を生成する。本実施の形態では、制限後のデューティ比Ｄｔｌｍは、負極側のスイッチング素子１３ｂのオンデューティ比となり、正極側のスイッチング素子１３ａのオフデューティ比となる。負極側のスイッチング素子１３ｂのオンである場合は、正極側のスイッチング素子１３ａがオフになる。２つのスイッチング素子１３ａ、１３ｂが同時にオンし、正極側と負極側とが短絡しないように、正極側のスイッチング素子１３ａのオン期間と負極側のスイッチング素子１３ｂのオン期間との間には、双方ともオフになるデッドタイムが設けられている。
【００２７】
例えば、図４に示すように、スイッチング制御部３３は、制限後のデューティ比Ｄｔｌｍとキャリア波Ｖｃｒとを比較し、各スイッチング素子のゲート駆動信号Ｇｔ１、Ｇｔ２を生成する。キャリア波Ｖｃｒは、キャリア周波数で０から１の間を振動する三角波とされている。スイッチング制御部３３は、制限後のデューティ比Ｄｔｌｍがキャリア波Ｖｃｒよりも大きい場合は、負極側のゲート駆動信号Ｇｔ２をＨｉｇｈにし、制限後のデューティ比Ｄｔｌｍがキャリア波Ｖｃｒよりも小さい場合は、負極側のゲート駆動信号Ｇｔ２をＬｏｗにする。また、スイッチング制御部３３は、制限後のデューティ比Ｄｔｌｍにデッドタイムに対応する値ΔＤｔを加算したデューティ比Ｄｔｌｍ＋ΔＤｔがキャリア波Ｖｃｒよりも大きい場合は、正極側のゲート駆動信号Ｇｔ１をＬｏｗにし、加算後のデューティ比Ｄｔｌｍ＋ΔＤｔがキャリア波Ｖｃｒよりも小さい場合は、正極側のゲート駆動信号Ｇｔ１をＨｉｇｈにする。キャリア波Ｖｃｒには、のこぎり波、又は逆のこぎり波が用いられてもよい。
【００２８】
１−２−３．デューティ比制限部３２
＜比較例に係る回路異常によるデューティ比の振動＞
本実施の形態と異なり、デューティ比制限部３２を設けない場合は、電力変換回路１０に異常が発生すると、制限前のデューティ比Ｄｔｂｆが振動する可能性がある。電力変換回路１０の異常として、例えば、第１端子１１に接続された電源２１の接続が外れた場合がある。電源２１の接続が外れると、第１端子側の平滑コンデンサ１７とリアクトル１５とにより共振回路が形成され、共振回路の共振により、制限前のデューティ比Ｄｔｂｆが振動する。
【００２９】
デューティ比制限部３２が設けられていない比較例について、図５に電源２１の接続が外れた場合の制御挙動を示す。図５の上段のグラフに、第２端子電圧の検出値Ｖ２ｓｅｎ、第２端子電圧の指令値Ｖ２ｒｅｆ、第１端子電圧Ｖ１を示す。中段のグラフに、リアクトル１５を流れるリアクトル電流ＩＬを示す。下段のグラフに、制限前のデューティ比Ｄｔｂｆを示す。なお、制限前のデューティ比Ｄｔｂｆは、制限されずに、そのままスイッチング制御部３３に伝達される。
【００３０】
時刻Ｔ０１で、第１端子１１から電源２１の接続が外れている。時刻Ｔ０１までは、第２端子電圧の検出値Ｖ２ｓｅｎは、第２端子電圧の指令値Ｖ２ｒｅｆに一致しており、制限前のデューティ比Ｄｔｂｆ及びリアクトル電流ＩＬは定常状態である。なお、リアクトル電流ＩＬには、ＰＷＭ制御によるキャリア周波数の振動が生じている。
【００３１】
時刻Ｔ０１で、電源２１の接続が外れ、第１端子側の平滑コンデンサ１７とリアクトル１５とにより共振回路が形成され、共振回路の共振により、各電圧、電流の振動が開始し、制限前のデューティ比Ｄｔｂｆが振動している。この時の振動周波数は、共振回路の伝達関数及びフィードバック制御器の伝達関数等によって定まる周波数になり、共振回路の共振周波数付近の周波数になる。
【００３２】
電力変換回路１０に異常な振動が生じ、電流、電圧が過大になると、回路が故障する可能性がある。よって、電力変換回路１０の異常による、制限前のデューティ比Ｄｔｂｆの過大な変化を防止する必要がある。
【００３３】
＜デューティ比制限部３２による回路異常時の振動抑制＞
デューティ比制限部３２は、制限部３２ａ、制限値演算部３２ｂ、及び平滑化処理部３２ｃを備えている。平滑化処理部３２ｃは、制限前のデューティ比Ｄｔｂｆ又は制限後のデューティ比Ｄｔｌｍ（本例では、制限後のデューティ比Ｄｔｌｍ）に対して平滑化処理を行ってデューティ比の平滑値Ｄｔｆｌｔを算出する。そして、制限値演算部３２ｂは、デューティ比の平滑値Ｄｔｆｌｔを基準に、制限前のデューティ比の制限範囲を設定する。そして、制限部３２ａは、設定された制限前のデューティ比の制限範囲により、制限前のデューティ比Ｄｔｂｆの範囲を制限して、制限後のデューティ比Ｄｔｌｍを算出する。そして、上述したように、スイッチング制御部３３は、制限後のデューティ比Ｄｔｌｍに基づいて、スイッチング素子をオンオフする。
【００３４】
この構成によれば、電力変換回路１０の異常により制限前のデューティ比Ｄｔｂｆが大きく変化したとしても、デューティ比の平滑値Ｄｔｆｌｔの変化は小さくなる。そして、変化の小さいデューティ比の平滑値Ｄｔｆｌｔを基準に、制限前のデューティ比の制限範囲が設定されるので、制限範囲の変化も小さくなる。そして、変化の小さい制限前のデューティ比の制限範囲により、制限前のデューティ比Ｄｔｂｆが制限され、制限後のデューティ比Ｄｔｌｍが算出されるので、制限後のデューティ比Ｄｔｌｍの変化が小さくなる。よって、回路異状により大きく変化する制限前のデューティ比Ｄｔｂｆに対して、制限後のデューティ比Ｄｔｌｍの変化が小さくなるので、回路異常時の制限前のデューティ比Ｄｔｂｆの変化、振動を抑制することができ、回路の故障を抑制することができる。
【００３５】
一方、電力変換回路１０の正常時は、異常時に比べ、制限前のデューティ比Ｄｔｂｆの変化が小さいことが多いので、更に変化の小さいデューティ比の平滑値Ｄｔｆｌｔを基準に、制限前のデューティ比の制限範囲を設定しても、制限前のデューティ比Ｄｔｂｆの変化は、概ね制限範囲内に収まり、制限前のデューティ比Ｄｔｂｆが概ねそのまま制限後のデューティ比Ｄｔｌｍに設定される。よって、電力変換回路１０の正常時は、デューティ比制限部３２により、フィードバック制御系の応答性が悪化することを抑制できる。従って、デューティ比制限部３２により、電力変換回路１０の異常時のフィードバック系の変化、振動を抑制することができると共に、電力変換回路１０の正常時のフィードバック系の応答性が悪化することを抑制できる。
【００３６】
なお、制限値演算部３２ｂは、次式に示すように、デューティ比の平滑値Ｄｔｆｌｔに対して、制限幅ΔＬｍｔの加算及び減算の一方又は双方を行って、制限前のデューティ比の上限制限値ＬｍｔＨ及び下限制限値ＬｍｔＬの一方又は双方を設定する。制限部３２ａは、上限制限値ＬｍｔＨによる上限制限及び下限制限値ＬｍｔＬによる下限制限の一方又は双方を実行する。
ＬｍｔＨ＝Ｄｔｆｌｔ＋ΔＬｍｔ
ＬｍｔＬ＝Ｄｔｆｌｔ−ΔＬｍｔ        ・・・（１）
【００３７】
そして、次式に示すように、制限部３２ａは、上限制限値ＬｍｔＨによる上限制限する場合は、制限前のデューティ比Ｄｔｂｆが上限制限値ＬｍｔＨよりも大きい場合は、制限後のデューティ比Ｄｔｌｍに上限制限値ＬｍｔＨを設定する。制限部３２ａは、下限制限値ＬｍｔＬによる下限制限する場合は、制限前のデューティ比Ｄｔｂｆが下限制限値ＬｍｔＬよりも小さい場合は、制限後のデューティ比Ｄｔｌｍに下限制限値ＬｍｔＬを設定する。一方、制限部３２ａは、上限制限及び下限制限されない場合は、制限後のデューティ比Ｄｔｌｍに制限前のデューティ比Ｄｔｂｆをそのまま設定する。
１）Ｄｔｂｆ＞ＬｍｔＨの場合
Ｄｔｌｍ＝ＬｍｔＨ
２）Ｄｔｂｆ＜ＬｍｔＬの場合            ・・・（２）
Ｄｔｌｍ＝ＬｍｔＬ
３）上限制限及び下限制限されない場合
Ｄｔｌｍ＝Ｄｔｂｆ
【００３８】
以下で説明する実施の形態では、次式に示すように、下限制限値ＬｍｔＬが設定され、下限制限されるが、上限制限値ＬｍｔＨは設定されず、上限制限されない場合を説明する。
ＬｍｔＬ＝Ｄｔｆｌｔ−ΔＬｍｔ
１）Ｄｔｂｆ＜ＬｍｔＬの場合
Ｄｔｌｍ＝ＬｍｔＬ              ・・・（３）
２）Ｄｔｂｆ≧ＬｍｔＬの場合
Ｄｔｌｍ＝Ｄｔｂｆ
【００３９】
また、本実施の形態では、制限部３２ａは、更に、制限前のデューティ比Ｄｔｂｆを最小デューティ比Ｄｔｍｉｎで下限制限するように構成されている。
【００４０】
本実施の形態に係る制限部３２ａの制限処理を図６のフローチャートに示す。ステップＳ０１で、制限部３２ａは、制限前のデューティ比Ｄｔｂｆが、下限制限値ＬｍｔＬよりも大きいか否かを判定し、大きいと判定した場合は、ステップＳ０２に進み、大きくないと判定した場合は、ステップＳ０３に進む。ステップＳ０２で、制限部３２ａは、制限後のデューティ比Ｄｔｌｍに制限前のデューティ比Ｄｔｂｆを設定する。
【００４１】
ステップＳ０３で、制限部３２ａは、下限制限値ＬｍｔＬが、最小デューティ比Ｄｔｍｉｎよりも大きいか否かを判定し、大きいと判定した場合は、ステップＳ０４に進み、大きくないと判定した場合は、ステップＳ０５に進む。ステップＳ０４で、制限部３２ａは、制限後のデューティ比Ｄｔｌｍに下限制限値ＬｍｔＬを設定する。ステップＳ０５で、制限部３２ａは、制限後のデューティ比Ｄｔｌｍに最小デューティ比Ｄｔｍｉｎを設定する。
【００４２】
＜平滑化処理の遮断周波数の設定＞
平滑化処理の遮断周波数は、デューティ比制限部３２が備えられていない場合に電力変換回路１０の異常時に生じる制限前のデューティ比Ｄｔｂｆの振動周波数以下に設定されている。この構成によれば、回路異常時による制限前のデューティ比Ｄｔｂｆの変化を平滑化でき、回路異常時の振動を効果的に抑制できる。回路異常時に生じる振動周波数は、図５を用いて説明したように、共振回路の伝達関数及びフィードバック制御器の伝達関数等によって定まる。なお、複数種類の回路異常が想定される場合は、平滑化処理の遮断周波数は、複数の回路異状の振動周波数の最小値以下に設定される。
【００４３】
本実施の形態では、平滑化処理はローパスフィルタ（本例では、一次遅れフィルタ）により構成されており、ローパスフィルタの遮断周波数（本例では、時定数の逆数）が、回路異常時に生じる制限前のデューティ比Ｄｔｂｆの振動周波数以下に設定されている。
【００４４】
＜制限範囲の設定＞
制限幅ΔＬｍｔの大小により、回路異常時の制限後のデューティ比Ｄｔｌｍの変動抑制効果と、回路正常時のフィードバック性能の悪化とが、トレードオフする。そこで、回路正常時のフィードバック性能が悪化しない程度に、制限幅ΔＬｍｔを設定すればよい。
【００４５】
そこで、制限値演算部３２ｂは、電力変換回路１０の正常時の制限前のデューティ比Ｄｔｂｆの変化が、制限前のデューティ比の制限範囲内に収まるように、デューティ比の平滑値Ｄｔｆｌｔを基準にした制限前のデューティ比の制限範囲を設定する。この構成によれば、回路正常時の制限前のデューティ比Ｄｔｂｆが、制限範囲に制限されることを抑制でき、フィードバック性能の悪化を抑制できる。
【００４６】
図７に示すように、電力変換回路１０の正常時の制限前のデューティ比Ｄｔｂｆの変化速度Ｓｄｔを想定できる場合は、デューティ比の平滑値Ｄｔｆｌｔの挙動も想定できる。制限前のデューティ比Ｄｔｂｆとデューティ比の平滑値Ｄｔｆｌｔとの間には、定常偏差が生じ、定常偏差は、平滑化処理の遅れ時間Ｔｄｌｙと制限前のデューティ比の変化速度Ｓｄｔとの乗算値になる。よって、デューティ比の平滑値Ｄｔｆｌｔに加算又は減算される制限幅ΔＬｍｔを、定常偏差以上に設定すれば、制限前のデューティ比Ｄｔｂｆが、下限制限値ＬｍｔＬにより下限制限されず、フィードバック性能に影響を与えない。
【００４７】
そこで、制限値演算部３２ｂは、次式に示すように、デューティ比の平滑値Ｄｔｆｌｔを基準にした制限前のデューティ比の制限幅ΔＬｍｔを、電力変換回路１０の正常時の制限前のデューティ比Ｄｔｂｆの変化速度Ｓｄｔと平滑化処理の遅れ時間Ｔｄｌｙとの乗算値以上の値に設定する。
ΔＬｍｔ≧Ｓｄｔ×Ｔｄｌｙ      ・・・（４）
【００４８】
本実施の形態では、平滑化処理が一次遅れフィルタとされているので、平滑化処理の遅れ時間Ｔｄｌｙは一次遅れフィルタの時定数Ｔｄｌｙ＿１ｓｔとなる。平滑化処理の遅れ時間Ｔｄｌｙには、演算周期による演算遅れ時間τも加算される。
【００４９】
＜第１端子電圧Ｖ１の変化に対する制限幅ΔＬｍｔの設定＞
例えば、電源２１の特性等により第１端子電圧Ｖ１の最大変化速度がわかっている場合は、回路正常時の制限前のデューティ比の変化速度Ｓｄｔは、第１端子電圧Ｖ１の最大変化速度Ｓｖ１に対応する制限前のデューティ比の変化速度Ｓｄｔ＿ｖ１に設定される。第２端子電圧の検出値Ｖ２ｓｅｎが第２端子電圧の指令値Ｖ２ｒｅｆに応答性良く追従していると仮定すると、本実施の形態では、次式に示すように、制限前のデューティ比Ｄｔｂｆは、第１端子電圧Ｖ１と第２端子電圧の指令値Ｖ２ｒｅｆとの比を用いて表され、制限前のデューティ比の変化速度Ｓｄｔ＿ｖ１は、第１端子電圧Ｖ１の最大変化速度Ｓｖ１を用いて表される。
Ｄｔｂｆ＝１−Ｖ１／Ｖ２ｒｅｆ
Ｓｄｔ＿ｖ１＝｜−Ｓｖ１／Ｖ２ｒｅｆ｜        ・・・（５）
【００５０】
そして、制限幅ΔＬｍｔは、次式に示すように、制限前のデューティ比の変化速度Ｓｄｔ＿ｖ１（｜−Ｓｖ１／Ｖ２ｒｅｆ｜）に、平滑化処理の遅れ時間Ｔｄｌｙ（Ｔｄｌｙ＿１ｓｔ＋τ）を乗算した値以上に設定される。
ΔＬｍｔ≧｜−Ｓｖ１／Ｖ２ｒｅｆ｜×（Ｔｄｌｙ＿１ｓｔ＋τ）  ・・・（６）
【００５１】
第１端子電圧Ｖ１の最大変化速度Ｓｖ１、一次遅れフィルタの時定数Ｔｄｌｙ＿１ｓｔ、及び演算遅れ時間τが固定値であり、第２端子電圧の指令値Ｖ２ｒｅｆが可変値であるとすると、制限幅ΔＬｍｔは、第２端子電圧の指令値Ｖ２ｒｅｆに応じて変化されてもよいし、第２端子電圧の指令値Ｖ２ｒｅｆの変化範囲において式（６）が満たされるような固定値に設定されてもよい。
【００５２】
＜第２端子電圧の指令値Ｖ２ｒｅｆの変化に対する制限幅ΔＬｍｔの設定＞
例えば、第２端子電圧の指令値Ｖ２ｒｅｆの変化速度が制限されている等、第２端子電圧の指令値Ｖ２ｒｅｆの最大変化速度Ｓｖ２がわかっている場合は、回路正常時の制限前のデューティ比の変化速度Ｓｄｔは、第２端子電圧の指令値Ｖ２ｒｅｆの最大変化速度Ｓｖ２に対応する制限前のデューティ比の変化速度Ｓｄｔ＿ｖ２に設定される。本実施の形態では、次式に示すように、制限前のデューティ比の変化速度Ｓｄｔ＿ｖ２は、第２端子電圧の指令値の最大変化速度Ｓｖ２を用いて表される。
Ｄｔｂｆ＝１−Ｖ１／Ｖ２ｒｅｆ
Ｓｄｔ＿ｖ２＝｜Ｖ１／Ｖ２ｒｅｆ２×Ｓｖ２｜      ・・・（７）
【００５３】
そして、制限幅ΔＬｍｔは、次式に示すように、制限前のデューティ比の変化速度Ｓｄｔ＿ｖ２（｜Ｖ１／Ｖ２ｒｅｆ２×Ｓｖ２｜）に、平滑化処理の遅れ時間Ｔｄｌｙ（Ｔｄｌｙ＿１ｓｔ＋τ）を乗算した値以上に設定される。
ΔＬｍｔ≧｜Ｖ１／Ｖ２ｒｅｆ２×Ｓｖ２｜×（Ｔｄｌｙ＿１ｓｔ＋τ）
・・・（８）
【００５４】
第１端子電圧Ｖ１、第２端子電圧の指令値の最大変化速度Ｓｖ２、一次遅れフィルタの時定数Ｔｄｌｙ＿１ｓｔ、及び演算遅れ時間τが固定値であり、第２端子電圧の指令値Ｖ２ｒｅｆが可変値であるとすると、制限幅ΔＬｍｔは、第２端子電圧の指令値Ｖ２ｒｅｆに応じて変化されてもよいし、第２端子電圧の指令値Ｖ２ｒｅｆの変化範囲において式（８）が満たされるような固定値に設定されてもよい。
【００５５】
回路正常時の制限前のデューティ比Ｄｔｂｆの変化要因が複数存在し、各変化要因について、制限幅ΔＬｍｔが設定される場合は、複数の制限幅ΔＬｍｔの最大値が、最終的な制限幅ΔＬｍｔに設定されてもよい。
【００５６】
＜回路正常時の制御挙動＞
図８に、回路正常時において、第１端子電圧Ｖ１が変化する場合の挙動を示す。時刻Ｔ１１から時刻Ｔ１２までの期間で、第１端子電圧Ｖ１が、最大変化速度Ｓｖ１で次第に増加している。第１端子電圧Ｖ１の増加により、第２端子電圧の検出値Ｖ２ｓｅｎが、第２端子電圧の指令値Ｖ２ｒｅｆよりも増加しようとするが、それを抑制するため、制限前のデューティ比Ｄｔｂｆが次第に減少している。
【００５７】
デューティ比の平滑値Ｄｔｆｌｔは、平滑化処理により制限前のデューティ比Ｄｔｂｆよりも遅れて変化しており、下限制限値ＬｍｔＬは、デューティ比の平滑値Ｄｔｆｌｔから制限幅ΔＬｍｔを減算した値に設定されている。上述したように、制限幅ΔＬｍｔは、第１端子電圧Ｖ１の変化による制限前のデューティ比Ｄｔｂｆの変化が、下限制限値ＬｍｔＬにより制限されないように、第１端子電圧Ｖ１の変化による制限前のデューティ比の変化速度Ｓｄｔ＿ｖ１と平滑化処理の遅れ時間Ｔｄｌｙとの乗算値以上の値に設定されている。よって、制限前のデューティ比Ｄｔｂｆは、下限制限値ＬｍｔＬにより下限制限されておらず、そのまま、制限後のデューティ比Ｄｔｌｍに設定されている。よって、デューティ比制限部３２を設けても、回路正常時のフィードバック制御系の応答性が悪化していない。
【００５８】
＜回路異常時の制御挙動＞
図９に、電源２１の接続が外れた場合の制御挙動を示す。時刻Ｔ２１で、第１端子１１から電源２１の接続が外れている。その直後に、第１端子電圧Ｖ１が急速に増加し、第２端子電圧の検出値Ｖ２ｓｅｎが増加するため、制限前のデューティ比Ｄｔｂｆが急速に減少している。しかし、デューティ比の平滑値Ｄｔｆｌｔは、制限後のデューティ比Ｄｔｌｍを平滑化した値であるため、ゆっくり減少しており、デューティ比の平滑値Ｄｔｆｌｔから制限幅ΔＬｍｔを減算した下限制限値ＬｍｔＬもゆっくり減少している。
【００５９】
よって、急速に減少している制限前のデューティ比Ｄｔｂｆが、下限制限値ＬｍｔＬにより下限制限され、制限後のデューティ比Ｄｔｌｍはゆっくり減少している。そのため、デューティ比制限部３２を設けることにより、図５の比較例のように制限後のデューティ比Ｄｔｌｍが振動することを抑制できている。時刻Ｔ２２で、下限制限値ＬｍｔＬが、最小デューティ比Ｄｔｍｉｎよりも小さくなったので、制限前のデューティ比Ｄｔｂｆは、最小デューティ比Ｄｔｍｉｎにより下限制限され、制限後のデューティ比Ｄｔｌｍに最小デューティ比Ｄｔｍｉｎを設定している。
【００６０】
２．実施の形態２
次に、実施の形態２に係る電力変換回路１０及び制御装置３０について図面を参照して説明する。上記の実施の形態１と同様の構成部分は説明を省略する。本実施の形態に係る電力変換回路１０及び制御装置３０の基本的な構成及び処理は実施の形態１と同様である。
【００６１】
図１０は、本実施の形態に係る電力変換回路１０及び制御装置３０の概略構成図であり、図１１は、本実施の形態に係る制御装置３０のブロック図である。第１端子１１の電圧を検出するための電圧検出回路１９が備えられている。電圧検出回路１９は、第１端子側の平滑コンデンサ１７の両端電圧を検出する。電圧検出回路１９の出力信号は、制御装置３０に入力される。制御装置３０は、電圧検出回路１９の出力信号に基づいて、第１端子電圧を検出する（以下、第１端子電圧の検出値Ｖ１ｓｅｎと称す）。
【００６２】
本実施の形態では、平滑化処理部３２ｃ（デューティ比制限部３２）は、指令値及び検出値の１つ以上に基づいてデューティ比相当値を算出すると共に平滑化処理を行ってデューティ比の平滑値Ｄｔｆｌｔを算出する。
【００６３】
平滑化処理部３２ｃは、次式を用い、第１端子電圧の検出値Ｖ１ｓｅｎ及び第２端子電圧の検出値Ｖ２ｓｅｎに基づいてデューティ比相当値Ｄｔｃｒを算出し、デューティ比相当値Ｄｔｃｒに対してして平滑化処理を行ってデューティ比の平滑値Ｄｔｆｌｔを算出する。
Ｄｔｃｒ＝１−Ｖ１ｓｅｎ／Ｖ２ｓｅｎ      ・・・（９）
【００６４】
なお、平滑化処理部３２ｃは、次式を用い、第１端子電圧の検出値Ｖ１ｓｅｎ及び第２端子電圧の指令値Ｖ２ｒｅｆに基づいてデューティ比相当値Ｄｔｃｒを算出してもよい。
Ｄｔｃｒ＝１−Ｖ１ｓｅｎ／Ｖ２ｒｅｆ      ・・・（１０）
【００６５】
また、第１端子電圧Ｖ１が変化しない場合は、式（９）及び式（１０）において、第１端子電圧の検出値Ｖ１ｓｅｎの代わりに第１端子電圧Ｖ１の固定値が用いられてもよい。
【００６６】
平滑化処理部３２ｃは、指令値及び検出値に対して先に平滑化処理を行い、指令値及び検出値の平滑値に基づいて、デューティ比の平滑値Ｄｔｆｌｔを算出してもよい。
【００６７】
また、平滑化処理部３２ｃは、第１端子電圧の検出値Ｖ１ｓｅｎ及び第２端子電圧の検出値Ｖ２ｓｅｎのそれぞれに対して、検出誤差、制御遅延を考慮した補正係数を乗算してもよい。
【００６８】
本実施の形態では、平滑化処理部３２ｃは、平滑化処理として移動平均処理を用いる。移動平均処理では、直前の移動平均期間Ｔａｖｅの間にサンプリングした値の平均値が算出される。平滑化処理の遅れ時間Ｔｄｌｙは移動平均期間Ｔａｖｅ／２となる。平滑化処理の遅れ時間Ｔｄｌｙには、演算周期による演算遅れ時間τも加算される。そして、制限幅ΔＬｍｔは、平滑化処理の遅れ時間Ｔｄｌｙ（Ｔａｖｅ／２＋τ）を用いて、実施の形態１と同様に算出される。
【００６９】
実施の形態１と同様に、制限値演算部３２ｂは、デューティ比の平滑値Ｄｔｆｌｔを基準に、制限前のデューティ比の制限範囲を設定する。また、制限部３２ａは、制限前のデューティ比Ｄｔｂｆの範囲を制限して、制限後のデューティ比Ｄｔｌｍを算出する。
【００７０】
〔その他の実施の形態〕
最後に、本願のその他の実施の形態について説明する。なお、以下に説明する各実施の形態の構成は、それぞれ単独で適用されるものに限られず、矛盾が生じない限り、他の実施の形態の構成と組み合わせて適用することも可能である。
【００７１】
（１）上記の各実施の形態においては、電力変換回路１０は、第１端子１１から第２端子１２に直流電圧を昇圧する昇圧チョッパ回路と、第２端子１２から第１端子１１に直流電圧を降圧する降圧チョッパ回路とが組み合わされた双方向チョッパ回路とされている場合を例として説明した。しかし、本願の実施の形態はこれに限定されない。すなわち、電力変換回路１０は、スイッチング素子を備え、第１端子１１と第２端子１２との間で電力変換を行う回路であれば、各種の電力変換回路が用いられてもよい。例えば、電力変換回路１０は、第１端子１１から第２端子１２に直流電圧を昇圧する昇圧チョッパ回路であってもよく、第１端子１１から第２端子１２に直流電圧を降圧する降圧チョッパ回路であってもよい。或いは、電力変換回路１０は、絶縁トランスを備えた、絶縁型の電力変換回路であってもよく、複数の電力変換回路の要素をインターリーブ配置又は並列配置した電力変換回路であってもよい。
【００７２】
また、平滑化処理が、第１端子又は第２端子に接続された電源又は負荷の接続が外れた場合に形成される共振回路による振動に対処するものである場合は、電力変換回路１０は、各種の電力変換装置において、平滑コンデンサ及びリアクトルが備えられ、第１端子又は第２端子の接続が外れた場合に、平滑コンデンサ及びリアクトルにより共振回路が形成される。
【００７３】
（２）上記の各実施の形態においては、第１端子１１に直流電源２１が接続され、第２端子１２にインバータ及びモータの負荷２２が接続される場合を例として説明した。しかし、本願の実施の形態はこれに限定されない。すなわち、第１端子に電源又は負荷が接続されればよく、第２端子に電源又は負荷が接続されればよく、電源及び負荷には、各種の電源及び負荷が用いられてもよい。
【００７４】
（３）上記の各実施の形態においては、デューティ比制御部３１は、第２端子電圧Ｖ２の指令値及び検出値に基づいて、スイッチング素子の制限前のデューティ比Ｄｔｂｆを算出する場合を例として説明した。しかし、本願の実施の形態はこれに限定されない。すなわち、デューティ比制御部３１は、電力変換回路１０に係る電気的情報であれば、他の電気的情報の指令値及び検出値を用いてもよい。デューティ比制御部３１は、例えば、第１端子又は第２端子に入力又は出力される電圧、電流、又は電力を、電力変換回路に係る電気的情報として用いてもよい。
【００７５】
（４）上記の各実施の形態においては、平滑化処理は、一次遅れフィルタ処理又は移動平均処理である場合を例として説明した。しかし、本願の実施の形態はこれに限定されない。すなわち、平滑化処理には、例えば、高次のローパスフィルタ処理、加重移動平均処理等の各種の処理が用いられてもよい。この場合でも、ランプ入力に対する平滑化処理後の値の定常偏差が、平滑化処理の遅れ時間Ｔｄｌｙに設定され、上記の各実施の形態と同様に、制限幅ΔＬｍｔが設定されればよい。
【００７６】
（５）上記の各実施の形態においては、平滑化処理の遮断周波数は、第１端子又は第２端子に接続された電源又は負荷の接続が外れた場合に、共振回路の共振により生じる振動周波数以下に設定される場合を例として説明した。しかし、本願の実施の形態はこれに限定されない。すなわち、平滑化処理の遮断周波数は、端子外れによる共振回路の形成以外の他の電力変換回路の異常時に生じる制限前のデューティ比の振動周波数以下に設定されてもよい。例えば、電力変換回路の短絡、地絡、素子故障等の回路異状時に生じる制限前のデューティ比の振動が考えられる。
【００７７】
（６）上記の各実施の形態においては、制限前のデューティ比の制限範囲として、下限制限値ＬｍｔＬが設定される場合を例として説明した。しかし、本願の実施の形態はこれに限定されない。すなわち、実施の形態１で説明したように、上限制限値ＬｍｔＨ及び下限制限値ＬｍｔＬの一方又は双方が設定され、上限制限及び下限制限の一方又は双方が行われてもよい。
【００７８】
（７）上記の各実施の形態においては、回路正常時の第１端子電圧Ｖ１の変化、第２端子電圧の指令値Ｖ２ｒｅｆの変化による、制限前のデューティ比Ｄｔｂｆの変化を想定して、デューティ比の制限範囲が設定される場合を例として説明した。しかし、本願の実施の形態はこれに限定されない。すなわち、他の電力変換回路１０に係る電気的情報の指令値及び検出値の変化による、制限前のデューティ比Ｄｔｂｆの変化を想定して、デューティ比の制限範囲が設定されてもよい。
【００７９】
本願は、様々な例示的な実施の形態及び実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
【符号の説明】
【００８０】
１０  電力変換回路、１１  第１端子、１２  第２端子、１３ａ、１３ｂ  スイッチング素子、１５  リアクトル、１６  第２端子側の平滑コンデンサ、１７  第１端子側の平滑コンデンサ、２１  電源、２２  負荷、３０  電力変換回路の制御装置、３１  デューティ比制御部、３２  デューティ比制限部、３３  スイッチング制御部、Ｄｔｂｆ  制限前のデューティ比、Ｄｔｃｒ  デューティ比相当値、Ｄｔｆｌｔ  デューティ比の平滑値、Ｄｔｌｍ  制限後のデューティ比、ＬｍｔＨ  上限制限値、ＬｍｔＬ  下限制限値、Ｓｄｔ  デューティ比の変化速度、Ｔｄｌｙ  平滑化処理の遅れ時間、Ｖ１ｓｅｎ  第１端子電圧の検出値、Ｖ２ｒｅｆ  第２端子電圧の指令値、Ｖ２ｓｅｎ  第２端子電圧の検出値、ΔＬｍｔ  制限幅
【要約】
【課題】電力変換回路の異状時に、スイッチング素子のデューティ比が大きく変化することを抑制しつつ、回路正常時の制御性の悪化を抑制できる電力変換回路の制御装置を提供する。
【解決手段】制限前のデューティ比Ｄｔｂｆ又は制限後のデューティ比Ｄｔｌｍに対して平滑化処理を行ってデューティ比の平滑値Ｄｔｆｌｔを算出し、デューティ比の平滑値Ｄｔｆｌｔを基準に、制限前のデューティ比の制限範囲を設定し、制限範囲により制限前のデューティ比Ｄｔｂｆを制限し、制限後のデューティ比Ｄｔｌｍに基づいて、スイッチング素子をオンオフする電力変換回路の制御装置３０。
【選択図】図２【図１】
0006793783.tif 000002
【図２】
0006793783.tif 000003
【図３】
0006793783.tif 000004
【図４】
0006793783.tif 000005
【図５】
0006793783.tif 000006
【図６】
0006793783.tif 000007
【図７】
0006793783.tif 000008
【図８】
0006793783.tif 000009
【図９】
0006793783.tif 000010
【図１０】
0006793783.tif 000011
【図１１】
0006793783.tif 000012