(57)【特許請求の範囲】
【請求項１】
第１のクラッド層の上部に形成された半導体メサ構造と、
前記第１のクラッド層上の半導体メサ構造の両側に形成された支持構造と、
前記半導体メサ構造とその両側の前記支持構造との間を隔てるように形成された熱干渉抑制用溝構造と、
前記半導体メサ構造の上部と接するように形成された金属膜からなる第１の電極と、
前記半導体メサ構造と異なる半導体層と接するように形成された金属膜からなる第２の電極とを備え、
さらに、前記半導体メサ構造および前記支持構造と前記第１のクラッド層との間、または前記半導体メサ構造の一部に、外部からの電流注入または外部からの光の入射によって電流が流れる半導体層として活性層または位相調整層または吸収層を備え、
前記熱干渉抑制用溝構造は、前記半導体メサ構造と異なる半導体層が露出する深さまで形成され、
前記第２の電極は、前記半導体メサ構造の両側に形成された２つの前記熱干渉抑制用溝構造に１つずつ形成され、２つの前記第２の電極のそれぞれは、前記支持構造の上面および前記熱干渉抑制用溝構造の側壁に絶縁膜を介して形成され、かつ前記熱干渉抑制用溝構造の底部に露出した、前記半導体メサ構造と異なる半導体層と接するように形成され、
前記支持構造は、前記半導体メサ構造の上面が前記支持構造の上面よりも低くなるように、前記支持構造の上面に形成された支持層を備え、前記半導体メサ構造の上に形成された前記第１の電極の上面が前記支持層の上に形成された前記第２の電極の上面よりも低いことを特徴とする光半導体素子。
【請求項２】
請求項１記載の光半導体素子において、
前記半導体メサ構造は、
少なくとも、前記第１のクラッド層の上部に形成されたエッチストップ層と、
このエッチストップ層の上に形成された前記活性層または位相調整層または吸収層と、
この活性層または位相調整層または吸収層の上に形成された、前記第１のクラッド層と導電型が異なる第２のクラッド層とから構成され、
前記支持構造は、
少なくとも、前記エッチストップ層と、
このエッチストップ層の上に形成された、前記第２のクラッド層と同一の導電型の第３のクラッド層とから構成され、
前記半導体メサ構造と異なる半導体層は、前記第１のクラッド層と前記エッチストップ層との間に形成されるコア層、または前記第１のクラッド層のいずれかであることを特徴とする光半導体素子。
【請求項３】
請求項１記載の光半導体素子において、
前記活性層または位相調整層または吸収層は、前記第１のクラッド層の上部に形成されたエッチストップ層の上に形成され、
前記半導体メサ構造と前記支持構造とは、
少なくとも、前記活性層または位相調整層または吸収層の上に形成された、前記第１のクラッド層と導電型が異なる第２のクラッド層から構成され、
前記半導体メサ構造と異なる半導体層は、前記活性層または位相調整層または吸収層、前記第１のクラッド層と前記エッチストップ層との間に形成されるコア層、または前記第１のクラッド層のいずれかであることを特徴とする光半導体素子。
【請求項４】
請求項１乃至３のいずれか１項に記載の光半導体素子を、前記光半導体素子以外の回路と共に同一の基板上に集積化したことを特徴とする半導体モノリシック型光回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、リッジ装荷型の半導体光増幅器、注入電流型の光変調器、あるいは逆バイアス付加型の電界吸収型光変調器等の光半導体素子、および光半導体素子を他の回路と共に同一基板上に集積化した半導体モノリシック型光回路に関するものである。
【背景技術】
【０００２】
従来より、光半導体素子として、リッジ装荷型の半導体光増幅器（Semiconductor Optical Amplifier：ＳＯＡ）、注入電流型の光変調器、あるいは逆バイアス付加型の電界吸収型（Electro-Absorption：ＥＡ）光変調器等が提案され、実用化されている。これらの光半導体素子を用いる半導体モノリシック型光回路として、例えば１０Ｇｂ／ｓを越える高速なカオス信号を生成する高速カオス光信号生成光回路（特許文献１）や、光信号に遅延を付与して出力する光信号バッファメモリ回路（特許文献２）などがある。
【０００３】
図１１は特許文献１に開示された高速カオス光信号生成光回路の構成を説明するブロック図である。高速カオス光信号生成光回路は、マッハツェンダー干渉型光強度変調部ＭＺ−１と、マッハツェンダー干渉型光強度変調部ＭＺ−１の後述する光出力ポートＰ−ＭＺ−１−ｃｒｏｓｓから出力されたＲＺ（Return to Zero）型クロック信号光を２系統に分波する光分波部ＳＰ−１と、光分波部ＳＰ−１で分波された２系統のＲＺ型クロック信号光がマッハツェンダー干渉型光強度変調部ＭＺ−１内の後述する光位相変調部Ｒ１，Ｌ１に到達するまでの光伝搬遅延差に相当する遅延を、光位相変調部Ｒ１，Ｌ１に入力される２系統のＲＺ型クロック信号光の内、光位相変調部Ｒ１，Ｌ１に到達するまでの光伝搬遅延が長い方のＲＺ型クロック信号光に付与する光伝搬遅延差付与部Ｄ−Ｄ−１とから構成される。
【０００４】
マッハツェンダー干渉型光強度変調部ＭＺ−１は、図示しないクロック信号光源から出力される、ピーク光パワーが一定のＲＺ型のクロック信号光を受ける光入力ポートＰ−ＭＺ−１−１と、光入力ポートＰ−ＭＺ−１−１に入力されたＲＺ型クロック信号光を伝送する２つの光干渉アームと、この２つの光干渉アームの端部に設けられた２つの光出力ポートＰ−ＭＺ−１−ｃｒｏｓｓ，Ｐ−ＭＺ−１−ｂａｒと、光分波部ＳＰ−１で分波された２つの光信号をマッハツェンダー干渉型光強度変調部ＭＺ−１の２つの光干渉アーム内の後述する光位相変調部Ｒ１，Ｌ１へ入力するための位相変調制御用の光入力ポートＰ−Ｒ１，Ｐ−Ｌ１と、２つの光干渉アームに１つずつ設けられ、光干渉アームにより伝送されるＲＺ型クロック信号光を、光入力ポートＰ−Ｒ１，Ｐ−Ｌ１から入力されるＲＺ型クロック信号光の光強度に応じて位相変調する光位相変調部Ｒ１，Ｌ１とから構成される。
【０００５】
図１１における１００は一端が光入力ポートＰ−ＭＺ−１−１に接続され他端が光位相変調部Ｌ１の入力に接続された光導波路、１０１は一端が光導波路１００に近接して配置され他端が光位相変調部Ｒ１の入力に接続された光導波路、１０２は一端が光位相変調部Ｌ１の出力に接続され他端が光出力ポートＰ−ＭＺ−１−ｂａｒに接続された光導波路、１０３は一端が光位相変調部Ｒ１の出力に接続され他端が光出力ポートＰ−ＭＺ−１−ｃｒｏｓｓに接続され、一部が光導波路１０２と近接して配置された光導波路である。
【０００６】
光導波路１００，１０２がマッハツェンダー干渉型光強度変調部ＭＺ−１の一方の光干渉アームを構成し、光導波路１０１，１０３がマッハツェンダー干渉型光強度変調部ＭＺ−１の他方の光干渉アームを構成している。光導波路１００と光導波路１０１との間では、光信号の漏洩が発生し、光導波路１００に入力された光信号は光導波路１０１にも入力される。光導波路１０２と光導波路１０３との間では、相互に光信号の漏洩が発生する。
【０００７】
また、１０４は一端が光出力ポートＰ−ＭＺ−１−ｃｒｏｓｓに接続され他端が光分波部ＳＰ−１の入力に接続された光導波路、１０５は一端が光分波部ＳＰ−１の第１の出力に接続され他端が光伝搬遅延差付与部Ｄ−Ｄ−１の入力に接続された光導波路、１０６は一端が光分波部ＳＰ−１の第２の出力に接続され他端が光入力ポートＰ−Ｒ１に接続された光導波路、１０９は一端が光伝搬遅延差付与部Ｄ−Ｄ−１の出力に接続され他端が光入力ポートＰ−Ｌ１に接続された光導波路である。
【０００８】
図１２は光位相変調部Ｒ１の構成例を示すブロック図である。光位相変調部Ｒ１は、マッハツェンダー干渉回路であり、マッハツェンダー干渉型光強度変調部ＭＺ−１の光干渉アーム（図１１の１０１）により伝送され光入力ポート１００７に入力されたＲＺ型クロック信号光（以下、被位相変調信号光とする）と光分波部ＳＰ−１で分波され光入力ポート１００８（図１１のＰ−Ｒ１）に入力されたＲＺ型クロック信号光（以下、位相変調制御信号光とする）とを合波して、合波した信号光を２系統に分波する光干渉型合分岐手段であるマルチモード干渉カプラ（ＭＭＩ）ｂ１と、マルチモード干渉カプラｂ１から出力される２つの信号光を伝送する２つの光導波路アームと、２つの光導波路アームにより伝送される２つの信号光を合波して、合波した信号光を２系統に分波する光干渉型合分岐手段であるマルチモード干渉カプラｂ２と、２つの光導波路アームに１つずつ設けられ、被位相変調信号光を位相変調制御信号光の光強度に応じて位相変調する光位相変調制御部ｃ１，ｃ２と、２つの光導波路アームの一方に設けられ、外部から供給される注入電流量に応じて、信号光の位相を調整することが可能な位相調整部ｄ１と、マルチモード干渉カプラｂ２の一方の光出力ポートに接続された受光部ｆ１とから構成される。図１２における１００９は図１１に示した光導波路１０３と接続される光位相変調部Ｒ１の光出力ポートである。光位相変調部Ｌ１の構成も光位相変調部Ｒ１と同じである。
【０００９】
図１１、図１２に示した高速カオス光信号生成光回路では、光位相変調制御部ｃ１，ｃ２としてＳＯＡまたはＥＡ光変調器が使用され、位相調整部ｄ１として注入電流型の光変調器が使用される。
高速カオス光信号生成光回路の動作については特許文献１に開示されているので、詳細な説明は省略する。
【００１０】
図１３は特許文献２に開示された光信号バッファメモリ回路の構成を説明するブロック図である。光信号バッファメモリ回路において、Ｐ−ＯＣＬＫ−Ｉｎは、クロック信号光ＣＬＫ−１の外部光入力ポートである。クロック信号光ＣＬＫ−１は、クロック信号光源から出力されるクロック光パルスであって、ピーク光パワーが一定のＲＺ型のクロック信号光である。Ｐ−Ｄａｔａ−Ｉｎは、光信号列Ｄａｔａ−１の外部光入力ポートである。光信号列Ｄａｔａ−１は、光信号バッファメモリ回路へ格納する目的で入力されるデータ用光信号列である。
【００１１】
Ｐ−ＦＦ−Ｉｎは、光信号列ＦＦ−１の外部光入力ポートである。光信号列ＦＦ−１は、光信号バッファメモリ回路へ格納されたデータ用光信号列の情報のマーク（１）とスペース（０）をすべて反転させる、いわゆる、フリップフロップ操作を行う際に入力されるフリップフロップ制御用光信号列である。Ｐ−ＥＲＳ−Ｉｎは、光信号列ＥＲＳ−１の外部光入力ポートである。光信号列ＥＲＳ−１は、光信号バッファメモリ回路へ格納された情報をリセットさせる際に入力される消去制御用光信号列である。
【００１２】
Ｃ−２は、光入力ポートＰ−Ｃ２−１，Ｐ−Ｃ２−２と光出力ポートＰ−Ｃ２−３，Ｐ−Ｃ２−４とを有し、外部光入力ポートＰ−Ｄａｔａ−Ｉｎから光導波路１１６を介して光入力ポートＰ−Ｃ２−１へ入力された入力光信号列Ｄａｔａ−１と外部光入力ポートＰ−ＥＲＳ−Ｉｎから光導波路１１７を介して光入力ポートＰ−Ｃ２−２へ入力された入力光信号列ＥＲＳ−１とを同一の光出力ポートＰ−Ｃ２−４から出力し、後段の２×２光分岐部Ｃ−１の一方の光入力ポートＰ−Ｃ１−１へと導く光導波路１１８へ結合させるための２×１光合波部である。
【００１３】
また、Ｒ１−１，Ｒ１−２，Ｌ１−１，Ｌ１−２は、外部光入力ポートＰ−ＯＣＬＫ−Ｉｎからマッハツェンダー干渉型光強度変調部ＭＺ−１に入力され、マッハツェンダー干渉型光強度変調部ＭＺ−１の左右２つの光干渉アーム（光導波路１１１Ｒ，１１２Ｒ，１１３Ｒによって構成される光干渉アームと光導波路１１１Ｌ，１１２Ｌ，１１３Ｌによって構成される光干渉アーム）を伝搬するクロック光信号列の位相を変調する光位相変調部である。
【００１４】
光位相変調部Ｒ１−１，Ｒ１−２，Ｌ１−１，Ｌ１−２は２つの方向性結合器の間に配置されており、具体的には、光位相変調部Ｒ１−１は光導波路１１１Ｒと光導波路１１２Ｒとの間に、光位相変調部Ｒ１−２は光導波路１１２Ｒと光導波路１１３Ｒとの間に、光位相変調部Ｌ１−１は光導波路１１１Ｌと光導波路１１２Ｌとの間に、光位相変調部Ｌ１−２は光導波路１１２Ｌと光導波路１１３Ｌとの間に配置されている。つまり、光位相変調部Ｒ１−２は光位相変調部Ｒ１−１の後段側に、光位相変調部Ｌ１−２は光位相変調部Ｌ１−１の後段側に位置している。
【００１５】
また、Ｃ−１は、光入力ポートＰ−Ｃ１−１，Ｐ−Ｃ１−２と光出力ポートＰ−Ｃ１−３，Ｐ−Ｃ１−４とを有し、光合波部Ｃ−２の光出力ポートＰ−Ｃ２−４からの光信号列を、光導波路１１８を介して、光入力ポートＰ−Ｃ１−１から入力させるとともに分岐させて、光出力ポートＰ−Ｃ１−３とＰ−Ｃ１−４とから出力させ、又、マッハツェンダー干渉型光強度変調部ＭＺ−１の光出力ポートＰ−ＭＺ−１−ｂａｒからの光信号列を、光導波路１１４を介して、光入力ポートＰ−Ｃ１−２から入力させるとともに分岐させて、光出力ポートＰ−Ｃ１−３とＰ−Ｃ１−４とから出力させるための光分岐部である。
【００１６】
Ｐ−Ｒ１−１，Ｐ−Ｌ１−１は、光分岐部Ｃ−１の光出力ポートＰ−Ｃ１−４，Ｐ−Ｃ１−３から出力される光信号列を、光導波路１１５Ｒ，１１５Ｌを介してマッハツェンダー干渉型光強度変調部ＭＺ−１の２つの光干渉アーム内の光位相変調部Ｒ１−１，Ｌ１−１へ入力するための光入力ポートである。
【００１７】
Ｃ−３は、光入力ポートＰ−Ｃ３−１，Ｐ−Ｃ３−２と光出力ポートＰ−Ｃ３−３，Ｐ−Ｃ３−４とを有し、外部光入力ポートＰ−ＦＦ−Ｉｎから光導波路１２１を介して入力された光信号列を分岐させ、光出力ポートＰ−Ｃ３−３ならびにＰ−Ｃ３−４から出力させるための光分岐部である。
【００１８】
Ｐ−Ｒ１−２，Ｐ−Ｌ１−２は、光分岐部Ｃ−３の光出力ポートＰ−Ｃ３−４，Ｐ−Ｃ３−４から出力される光信号列を、光導波路１２２Ｒ，１２２Ｌを介してマッハツェンダー干渉型光強度変調部ＭＺ−１の２つの光干渉アーム内の光位相変調部Ｒ１−２，Ｌ１−２へ入力するための光入力ポートである。
【００１９】
Ｄ−Ｄ−１は、光分岐部Ｃ−１で分岐され、光出力ポートＰ−Ｃ１−３ならびにＰ−Ｃ１−４から出力される２つの光信号列にそれぞれ光位相変調部Ｒ１−１，Ｌ１−１に到達するまでの光伝搬遅延差を「クロック光信号ＣＬＫ−１のパルス幅以上かつパルス繰り返し周期未満」となるように付与するための光伝搬遅延差付与部であり、ここでは、光伝搬遅延差を生じる光路長の光導波路部を光導波路１１５Ｌに配置している。
【００２０】
Ｄ−Ｄ−２は、光分岐部Ｃ−３で分岐され光出力ポートＰ−Ｃ３−３ならびにＰ−Ｃ３−４から出力される２つの光信号列にそれぞれ光位相変調部Ｒ１−２，Ｌ１−２に到達するまでの光伝搬遅延差を『クロック光信号ＣＬＫ−１のパルス幅以上かつパルス繰り返し周期未満』となるように付与するための光伝搬遅延差付与部であり、ここでは、光伝搬遅延差を生じる光路長の光導波路部を光導波路１２２Ｌに配置している。
【００２１】
図１４（Ａ）、図１４（Ｂ）、図１４（Ｃ）は光位相変調部Ｒ１−１の構成例を示すブロック図である。図１４（Ａ）、図１４（Ｂ）、図１４（Ｃ）において、ａ１，ａ２は光位相変調部Ｒ１−１の一方側の２つの光入出力ポート、ａ３，ａ４は光位相変調部Ｒ１−１の他方側の２つの光入出力ポート、ｂ１，ｂ２はマルチモード干渉カプラ（第１、第２の光干渉型合分岐手段）、ａ９，ａ１０はマルチモード干渉カプラｂ１の一方の光入出力ポート、ａ５，ａ６はマルチモード干渉カプラｂ１の他方の光入出力ポート、ａ７，ａ８はマルチモード干渉カプラｂ２の一方の光入出力ポート、ａ１１，ａ１２はマルチモード干渉カプラｂ２の他方の光入出力ポート、ｅ１，ｅ２は光位相変調部Ｒ１−１の一方側の２つの光入出力導波路、ｅ３，ｅ４は光位相変調部Ｒ１−１の他方側の２つの光入出力導波路、ｃ１，ｃ２は２つの光位相変調制御部、ｄ１，ｄ２は位相調整部である。光導波路ｅ５，ｅ７は光位相変調部Ｒ１−１内の一方の光導波路アームを構成し、光導波路ｅ６，ｅ８は光位相変調部Ｒ１−１内の他方の光導波路アームを構成している。
【００２２】
光位相変調部Ｒ１−１の光入出力ポートａ１，ａ２は、光入出力導波路ｅ１，ｅ２を介してマルチモード干渉カプラｂ１の光入出力ポートａ９，ａ１０にそれぞれ接続されている。マルチモード干渉カプラｂ１の光入出力ポートａ５，ａ６は、光導波路ｅ５，ｅ６を介して光位相変調制御部ｃ１，ｃ２の一方のポートにそれぞれ接続されている。光位相変調制御部ｃ１，ｃ２の他方のポートは、光導波路ｅ７，ｅ８を介してマルチモード干渉カプラｂ２の光入出力ポートａ７，ａ８にそれぞれ接続されている。すなわち、光位相変調制御部ｃ１，ｃ２は、光位相変調部Ｒ１−１の２つの光導波路アームのそれぞれに設けられている。マルチモード干渉カプラｂ２の光入出力ポートａ１１，ａ１２は、２つの光入出力導波路ｅ３，ｅ４を介して光位相変調部Ｒ１−１の光入出力ポートａ３，ａ４にそれぞれ接続されている。光位相変調部Ｒ１−２，Ｌ１−１，Ｌ１−２の構成も光位相変調部Ｒ１−１と同様である。
【００２３】
図１３、図１４（Ａ）〜図１４（Ｃ）に示した光信号バッファメモリ回路においても、光位相変調制御部ｃ１，ｃ２としてＳＯＡまたはＥＡ光変調器が使用され、位相調整部ｄ１，ｄ２として注入電流型の光変調器が使用され、また図１３の光信号増幅部ＢＡ−１，ＢＡ−２としてＳＯＡが使用される。
光信号バッファメモリ回路の動作については特許文献２に開示されているので、詳細な説明は省略する。
【００２４】
以上のような半導体モノリシック型光回路（高速カオス光信号生成光回路あるいは光信号バッファメモリ回路）に使用されるリッジ装荷型のＳＯＡ、注入電流型の光変調器あるいは逆バイアス付加型のＥＡ光変調器等の光半導体素子は、被光増幅信号光を導波し同時に活性層領域への注入電流の伝導パスとなる半導体メサ構造を有する。この半導体メサ構造は、その両側壁に接する半導体クラッド層を持たず、当該両側壁が空気あるいは絶縁保護膜に接している構造となっている。このため、埋め込み型構造を有し、被増幅信号光を導波するコアが半導体クラッド層に囲まれている半導体光増幅素子と比べて、活性層への電流注入により発生する熱を外部に放出する放熱効率が劣るという問題点があった。
【００２５】
放熱効率を向上させる技術としてＬＥＤなどで利用されている技術としては、ｐ−電極とｎ−電極の両方の電極を素子の上面側に配置できる構造とした上で、フリップチップ実装することにより、発熱源と電極端子やヒートシンクとの距離を近づける技術が提案されている（非特許文献１参照）。
【先行技術文献】
【特許文献】
【００２６】
【特許文献１】特開２０１４−０５２９４８号公報
【特許文献２】特開２０１４−１７４３０３号公報
【非特許文献】
【００２７】
【非特許文献１】C. F. Shen，et al.，“Nitride-Based High-Power Flip-Chip LED With Double-Side Patterned Sapphire Substrate”，IEEE PHOTONICS TECHNOLOGY LETTERS，VOL.19，NO.10，pp.780-782，2007
【発明の概要】
【発明が解決しようとする課題】
【００２８】
以上のように、活性層（または位相調整層、吸収層）を含む半導体メサ構造を有する光半導体素子は、コアが半導体クラッド層に囲まれている素子と比べて、発生する熱を外部に放出する放熱効率が劣るという問題点があった。また、このような活性層で発生する熱のため、活性層周辺部の大きな温度上昇に起因するキャリアのオーバーフローにより、活性層への電流注入により生成されるキャリアの密度が減少し、光半導体素子の特性が劣化するという問題点があった。
【００２９】
このような光半導体素子を他の回路と共に集積化した半導体モノリシック型光回路では、複数の光半導体素子が近接して配置されることがあるので、放熱効率が更に低下し、光半導体素子の特性劣化がより著しくなってしまうという問題点があった。さらに、半導体モノリシック型光回路では、光半導体素子から発生する熱が他の回路の動作を阻害してしまうという問題点があった。例えば上記の高速カオス光信号生成光回路あるいは光信号バッファメモリ回路では、光半導体素子と同一の基板上にマッハツェンダー干渉型光強度変調部がモノリシックに集積化されており、光半導体素子から発生する熱がマッハツェンダー干渉型光強度変調部の光干渉動作を顕著に阻害してしまうというという問題点があった。
【００３０】
また、非特許文献１に開示された技術をリッジ装荷型のＳＯＡ、注入電流型の光変調器あるいは逆バイアス付加型のＥＡ光変調器等の光半導体素子に適用して他の回路への熱干渉を抑制しようとすると、半導体メサ構造を裏返して基板上にフリップチップ実装することになる。この場合、μｍオーダー程度の極めて細く機械的外力に脆弱な半導体メサ構造に力が集中して加わることにより  半導体メサ構造に大きな応力が加わり、初期設計特性に対して予測・制御できない形で素子の動作特性がずれてしまったり、最悪の場合、半導体メサ構造が壊れてしまったりするという問題点があった。
なお、以上の問題点は高速カオス光信号生成光回路や光信号バッファメモリ回路に限らず、他の半導体モノリシック型光回路においても起こり得る。
【００３１】
本発明は、上記課題を解決するためになされたもので、従来よりも放熱効果に優れ、特性劣化や熱干渉の少ない光半導体素子および半導体モノリシック型光回路を提供することを目的とする。
また、放熱効率を向上させるためにフリップチップ実装する場合に、動作特性の劣化や素子破壊を防止することができる光半導体素子および半導体モノリシック型光回路を提供することを目的とする。
【課題を解決するための手段】
【００３２】
本発明の光半導体素子は、第１のクラッド層の上部に形成された半導体メサ構造と、前記第１のクラッド層上の半導体メサ構造の両側に形成された支持構造と、前記半導体メサ構造とその両側の前記支持構造との間を隔てるように形成された熱干渉抑制用溝構造と、前記半導体メサ構造の上部と接するように形成された金属膜からなる第１の電極と、前記半導体メサ構造と異なる半導体層と接するように形成された金属膜からなる第２の電極とを備え、さらに、前記半導体メサ構造および前記支持構造と前記第１のクラッド層との間、または前記半導体メサ構造の一部に、外部からの電流注入または外部からの光の入射によって電流が流れる半導体層として活性層または位相調整層または吸収層を備え、前記熱干渉抑制用溝構造は、前記半導体メサ構造と異なる半導体層が露出する深さまで形成され、前記第２の電極は、前記半導体メサ構造の両側に形成された２つの前記熱干渉抑制用溝構造に１つずつ形成され、２つの前記第２の電極のそれぞれは、前記支持構造の上面および前記熱干渉抑制用溝構造の側壁に絶縁膜を介して形成され、かつ前記熱干渉抑制用溝構造の底部に露出した、前記半導体メサ構造と異なる半導体層と接するように形成され、前記支持構造は、前記半導体メサ構造の上面が前記支持構造の上面よりも低くなるように、前記支持構造の上面に形成された支持層を備え、前記半導体メサ構造の上に形成された前記第１の電極の上面が前記支持層の上に形成された前記第２の電極の上面よりも低いことを特徴とするものである。
【００３３】
また、本発明の光半導体素子の１構成例において、前記半導体メサ構造は、少なくとも、前記第１のクラッド層の上部に形成されたエッチストップ層と、このエッチストップ層の上に形成された前記活性層または位相調整層または吸収層と、この活性層または位相調整層または吸収層の上に形成された、前記第１のクラッド層と導電型が異なる第２のクラッド層とから構成され、前記支持構造は、少なくとも、前記エッチストップ層と、このエッチストップ層の上に形成された、前記第２のクラッド層と同一の導電型の第３のクラッド層とから構成され、前記半導体メサ構造と異なる半導体層は、前記第１のクラッド層と前記エッチストップ層との間に形成されるコア層、または前記第１のクラッド層のいずれかであることを特徴とするものである。
また、本発明の光半導体素子の１構成例において、前記活性層または位相調整層または吸収層は、前記第１のクラッド層の上部に形成されたエッチストップ層の上に形成され、前記半導体メサ構造と前記支持構造とは、少なくとも、前記活性層または位相調整層または吸収層の上に形成された、前記第１のクラッド層と導電型が異なる第２のクラッド層から構成され、前記半導体メサ構造と異なる半導体層は、前記活性層または位相調整層または吸収層、前記第１のクラッド層と前記エッチストップ層との間に形成されるコア層、または前記第１のクラッド層のいずれかであることを特徴とするものである。
【００３４】
また、本発明の半導体モノリシック型光回路は、上記の光半導体素子を、前記光半導体素子以外の回路と共に同一の基板上に集積化したことを特徴とするものである。
【発明の効果】
【００３５】
本発明によれば、半導体メサ構造と支持構造との間に熱干渉抑制用溝構造を設けることにより、活性層または位相調整層または吸収層で発生する熱が他の回路に干渉することを抑制することができる。また、本発明では、支持構造の上面および熱干渉抑制用溝構造の側壁に絶縁膜を介して第２の電極を形成することにより、活性層または位相調整層または吸収層で発生する熱を熱干渉抑制用溝構造から放熱する効率を向上させることができる。その結果、本発明では、温度上昇に起因する光半導体素子の特性劣化を抑制することができ、また他の回路への熱干渉を更に抑制することができる。
【００３６】
また、本発明では、半導体メサ構造の上面が支持構造の上面よりも低くなるように、支持構造の上面に支持層を形成することにより、光半導体素子を裏返して基板にフリップチップ実装する際に、半導体メサ構造が基板と触れることがないので、光半導体素子の動作特性がずれてしまったり、光半導体素子が壊れてしまったりすることがなくなる。
【図面の簡単な説明】
【００３７】
【図１】本発明の第１の実施の形態に係る光半導体素子の平面図および断面図である。
【図２】本発明の第１の実施の形態に係る光半導体素子をフリップチップ実装する方法を説明する断面図である。
【図３】本発明の第２の実施の形態に係る光半導体素子の平面図および断面図である。
【図４】本発明の第２の実施の形態に係る光半導体素子をフリップチップ実装する方法を説明する断面図である。
【図５】本発明の第３の実施の形態に係る光半導体素子の平面図および断面図である。
【図６】本発明の第４の実施の形態に係る光半導体素子の平面図および断面図である。
【図７】本発明の第５の実施の形態に係る半導体モノリシック型光回路の構成を示す平面図である。
【図８】本発明の第５の実施の形態に係る半導体モノリシック型光回路のＭＭＩカプラの構成を示す断面図である。
【図９】本発明の第５の実施の形態に係る半導体モノリシック型光回路のＭＭＩカプラの別の構成を示す断面図である。
【図１０】本発明の第６の実施の形態に係る半導体モノリシック型光回路の構成を示す平面図である。
【図１１】高速カオス光信号生成光回路の構成を説明するブロック図である。
【図１２】高速カオス光信号生成光回路における位相変調部の構成例を示すブロック図である。
【図１３】光信号バッファメモリ回路の構成を説明するブロック図である。
【図１４】光信号バッファメモリ回路における位相変調部の構成例を示すブロック図である。
【発明を実施するための形態】
【００３８】
［第１の実施の形態］
以下、本発明の実施の形態について図面を参照して説明する。図１（Ａ）は本発明の第１の実施の形態に係る光半導体素子の平面図、図１（Ｂ）は図１（Ａ）の光半導体素子を基板と垂直な切断面ＣＳで切断した断面図、図１（Ｃ）は図１（Ａ）、図１（Ｂ）の光半導体素子を基板と水平な切断面ＳＦで切断した断面図である。
【００３９】
本実施の形態の光半導体素子は、例えばｎ−ＩｎＰからなる下部クラッド層（半導体基板）１０と、下部クラッド層１０上に形成された例えばＩｎＧａＡｓＰからなるコア層１１と、コア層１１上に形成された半導体メサ構造１２と、コア層１１上の半導体メサ構造１２の周囲に形成された支持構造１３ａ，１３ｂと、半導体メサ構造１２と支持構造１３ａ，１３ｂとの間を隔てるように形成された熱干渉抑制用溝構造１４ａ，１４ｂと、半導体メサ構造１２と支持構造１３ａ，１３ｂと熱干渉抑制用溝構造１４ａ，１４ｂの表面を覆うように形成された絶縁膜１５と、熱干渉抑制用溝構造１４ａ，１４ｂのうち一方の熱干渉抑制用溝構造１４ｂを埋めるように形成された例えばＢＣＢ（ベンゾシクロブテン）からなる有機材料１６と、半導体メサ構造１２の上部と接するように形成された金属膜からなるｐ−電極１７と、熱干渉抑制用溝構造１４ａの底部に露出したコア層１１と接するように形成された金属膜からなるｎ−電極１８とから構成される。
【００４０】
なお、有機材料１６を形成する前の工程と有機材料１６を形成した後の工程でそれぞれ絶縁膜を形成しているが、図１（Ａ）〜図１（Ｃ）では２回の工程で形成したどちらの膜も絶縁膜１５として記している。以下の実施の形態においても同様に絶縁膜１５とする。
【００４１】
半導体メサ構造１２は、コア層１１上に形成された例えばＧａＩｎＡｌＡｓからなるエッチストップ層１９と、エッチストップ層１９上に形成された例えばＩｎＧａＡｓＰからなる活性層２０と、活性層２０上に形成された例えばｐ−ＩｎＰからなる上部クラッド層２１と、上部クラッド層２１上に形成された例えばＩｎＧａＡｓからなるコンタクト層２２とから構成される。半導体メサ構造１２は、エッチストップ層１９および活性層２０のメサ幅（図１（Ａ）〜図１（Ｃ）の左右方向の寸法）が上部クラッド層２１およびコンタクト層２２のメサ幅よりも広い２段メサ構造となっている。
【００４２】
支持構造１３ａ，１３ｂは、エッチストップ層１９と、エッチストップ層１９上に形成された上部クラッド層２３と、上部クラッド層２３上に形成されたコンタクト層２４と、コンタクト層２４上に形成された例えばｐ−ＩｎＰからなる支持層２５とから構成される。
【００４３】
本実施の形態では、熱干渉抑制用溝構造１４ａ，１４ｂのうち一方の熱干渉抑制用溝構造１４ｂの全てを有機材料１６で埋め、この有機材料１６の上と半導体メサ構造１２の上と支持構造１３ｂの上に絶縁膜１５を介してｐ−電極１７を形成している。半導体メサ構造１２のコンタクト層２２の表面の絶縁膜１５には開口部が形成されており、この開口部に露出したコンタクト層２２とｐ−電極１７とが接触するようになっている。
【００４４】
一方、熱干渉抑制用溝構造１４ａの底部のエッチストップ層１９が除去され、コア層１１が露出するようになっている。ｎ−電極１８は、この熱干渉抑制用溝構造１４ａの底部に露出したコア層１１と接触するように形成される。
【００４５】
本実施の形態では、ｐ−電極１７とｎ−電極１８間に電圧を印加すると、ｐ−電極１７→コンタクト層２２→上部クラッド層２１→活性層２０→エッチストップ層１９→コア層１１→ｎ−電極１８という経路で活性層２０に電流が流れる。
【００４６】
以上のように、本実施の形態では、半導体メサ構造１２と支持構造１３ａとの間に熱干渉抑制用溝構造１４ａを設けることにより、半導体メサ構造１２の活性層２０で発生する熱が他の回路に干渉することを抑制することができる。また、本実施の形態では、支持構造１３ａの表面および熱干渉抑制用溝構造１４ａの側壁に絶縁膜１５を介してｎ−電極１８を形成することにより、半導体メサ構造１２の活性層２０で発生する熱を熱干渉抑制用溝構造１４ａから放熱する効率を向上させることができる。その結果、本実施の形態では、温度上昇に起因する光半導体素子の特性劣化を抑制することができ、また他の回路への熱干渉を更に抑制することができる。
【００４７】
図２は本実施の形態の光半導体素子をフリップチップ実装する方法を説明する断面図である。図２の２６は基板、２７，２８は基板２６上に形成された電極、２９，３０はバンプである。本実施の形態では、支持構造１３ａ，１３ｂが活性層２０を含まない構成であり、半導体メサ構造１２の上部クラッド層２１と支持構造１３ａ，１３ｂの上部クラッド層２３とを同時に成膜し、また半導体メサ構造１２のコンタクト層２２と支持構造１３ａ，１３ｂのコンタクト層２４とを同時に成膜するため、図１（Ｂ）に示すようにコンタクト層２４の上面の高さはコンタクト層２２の上面の高さよりも低くなっている。そこで、本実施の形態では、コンタクト層２４の上に活性層２０よりも厚い支持層２５を形成することにより、支持層２５の上面が半導体メサ構造１２のコンタクト層２２の上面よりも高くなるようにしている。その結果、図１（Ｂ）に示すように半導体メサ構造１２の上に形成されたｐ−電極１７の上面が支持構造１３ａ，１３ｂの表面に形成されたｎ−電極１８の上面よりも低くなる。
【００４８】
したがって、本実施の形態の光半導体素子を図２に示すように裏返して基板２６上にフリップチップ実装する際に、半導体メサ構造１２が基板２６と触れることがないので、光半導体素子の動作特性がずれてしまったり、光半導体素子が壊れてしまったりすることがなくなる。
【００４９】
［第２の実施の形態］
次に、本発明の第２の実施の形態について説明する。図３（Ａ）は本発明の第２の実施の形態に係る光半導体素子の平面図、図３（Ｂ）は図３（Ａ）の光半導体素子を基板と垂直な切断面ＣＳで切断した断面図、図３（Ｃ）は図３（Ａ）、図３（Ｂ）の光半導体素子を基板と水平な切断面ＳＦで切断した断面図であり、図１（Ａ）〜図１（Ｃ）と同一の構成には同一の符号を付してある。
【００５０】
第１の実施の形態では、熱干渉抑制用溝構造１４ａ，１４ｂのうち一方の熱干渉抑制用溝構造１４ｂの全てを有機材料１６で埋め、この有機材料１６を覆うように形成した絶縁膜１５の上にｐ−電極１７を形成していたが、本実施の形態の光半導体素子では、半導体メサ構造１２を中心とする左右対称の構造にしている。このため、熱干渉抑制用溝構造１４ａ，１４ｂのうち底部に活性層２０がない領域を有機材料１６で埋めるようにし、この有機材料１６の上と半導体メサ構造１２の上と支持構造１３ａ，１３ｂの上に絶縁膜１５を介してｐ−電極１７ａを形成するようにしている。第１の実施の形態と同様に、半導体メサ構造１２のコンタクト層２２の表面の絶縁膜１５には開口部が形成されており、この開口部に露出したコンタクト層２２とｐ−電極１７ａとが接触する。
【００５１】
また、本実施の形態では、熱干渉抑制用溝構造１４ａの底部のエッチストップ層１９だけでなく、熱干渉抑制用溝構造１４ｂの底部のエッチストップ層１９も除去されている。第１の実施の形態と同様に、ｎ−電極１８は、支持構造１３ａの表面および熱干渉抑制用溝構造１４ａの側壁に絶縁膜１５を介して形成され、熱干渉抑制用溝構造１４ａの底部に露出したコア層１１と接触する。ｎ−電極１８ｂは、支持構造１３ｂの表面および熱干渉抑制用溝構造１４ｂの側壁に絶縁膜１５を介して形成され、熱干渉抑制用溝構造１４ｂの底部に露出したコア層１１と接触する。その他の構成は第１の実施の形態で説明したとおりである。
【００５２】
図４は本実施の形態の光半導体素子をフリップチップ実装する方法を説明する断面図である。図４の２６は基板、２８は基板２６上に形成された電極、３０はｎ−電極１８，１８ｂと電極３０とを接続するバンプである。図４ではｐ−電極１７ａと接続されるバンプおよび電極を図示していないが、図２と同様に支持構造１３ａ，１３ｂの領域まで延びるように形成されたｐ−電極１７ａと電極２７とがバンプ２９を介して接続されていることは言うまでもない。図４によれば、本実施の形態においても、第１の実施の形態と同様の効果が得られることが分かる。
【００５３】
また、第１の実施の形態では、熱干渉抑制用溝構造１４ｂを有機材料１６で埋めているため、図１（Ａ）〜図１（Ｃ）の左側にある回路への熱干渉を効果的に抑制できるのに対し、本実施の形態では、光半導体素子の左右両側に熱干渉抑制用溝構造１４ａ，１４ｂとｎ−電極１８，１８ｂとを設けているため、光半導体素子の左右両側にある回路への熱干渉を効果的に抑制することができる。また、本実施の形態では、第１の実施の形態と比較して放熱効率を向上させることができるので、温度上昇に起因する光半導体素子自体の特性劣化を更に効果的に抑制することができる。
【００５４】
［第３の実施の形態］
次に、本発明の第３の実施の形態について説明する。図５（Ａ）は本発明の第３の実施の形態に係る光半導体素子の平面図、図５（Ｂ）は図５（Ａ）の光半導体素子を基板と垂直な切断面ＣＳで切断した断面図、図５（Ｃ）は図５（Ａ）、図５（Ｂ）の光半導体素子を基板と水平な切断面ＳＦで切断した断面図であり、図１（Ａ）〜図１（Ｃ）と同一の構成には同一の符号を付してある。
【００５５】
本実施の形態の光半導体素子は、下部クラッド層１０と、コア層１１と、エッチストップ層１９と、活性層２０と、活性層２０上に形成された半導体メサ構造１２ｃと、活性層２０上の半導体メサ構造１２ｃの周囲に形成された支持構造１３ｃ，１３ｄと、熱干渉抑制用溝構造１４ｃ，１４ｄと、絶縁膜１５と、熱干渉抑制用溝構造１４ｃ，１４ｄのうち一方の熱干渉抑制用溝構造１４ｄを埋めるように形成された例えばＢＣＢからなる有機材料１６と、半導体メサ構造１２ｃの上部と接するように形成された金属膜からなるｐ−電極１７と、熱干渉抑制用溝構造１４ａの底部に露出した活性層２０と接するように形成された金属膜からなるｎ−電極１８ｃとから構成される。
【００５６】
第１、第２の実施の形態では、平面視四角形の活性層２０が半導体メサ構造１２のみに形成され、支持構造１３ａ，１３ｂの領域の活性層２０が除去された構成となっていた。これに対して、本実施の形態では、活性層２０を除去せずに残し、半導体メサ構造１２ｃと支持構造１３ｃ，１３ｄとを活性層２０の上に形成するようにしている。
【００５７】
半導体メサ構造１２ｃは、活性層２０上に形成された上部クラッド層２１と、上部クラッド層２１上に形成されたコンタクト層２２とから構成される。
支持構造１３ｃ，１３ｄは、活性層２０上に形成された上部クラッド層２３と、上部クラッド層２３上に形成されたコンタクト層２４と、コンタクト層２４上に形成された支持層２５とから構成される。
【００５８】
第１の実施の形態と同様に、熱干渉抑制用溝構造１４ｃ，１４ｄのうち一方の熱干渉抑制用溝構造１４ｄの全てを有機材料１６で埋め、この有機材料１６を覆うように形成した絶縁膜１５の上にｐ−電極１７を形成している。
【００５９】
一方、本実施の形態では、熱干渉抑制用溝構造１４ｃの底部に活性層２０が露出するようになっている。ｎ−電極１８ｃは、支持構造１３ｃの表面および熱干渉抑制用溝構造１４ｃの側壁に絶縁膜１５を介して形成され、熱干渉抑制用溝構造１４ｃの底部に露出した活性層２０と接触する。
ｐ−電極１７とｎ−電極１８ｃ間に電圧を印加すると、ｐ−電極１７→コンタクト層２２→上部クラッド層２１→活性層２０→ｎ−電極１８ｃという経路で活性層２０に電流が流れる。
【００６０】
その他の構成は第１の実施の形態で説明したとおりである。こうして、本実施の形態では、第１の実施の形態と同様の効果を得ることができる。
本実施の形態では、半導体メサ構造１２ｃと支持構造１３ｃ，１３ｄとを活性層２０の上に形成しており、半導体メサ構造１２ｃの上部クラッド層２１と支持構造１３ｃ，１３ｃの上部クラッド層２３とを同時に成膜し、また半導体メサ構造１２ｃのコンタクト層２２と支持構造１３ｃ，１３ｄのコンタクト層２４とを同時に成膜するため、図５（Ｂ）に示すようにコンタクト層２４の上面はコンタクト層２２の上面と同じ高さになる。そこで、第１の実施の形態と同様に、コンタクト層２４の上に支持層２５を形成することにより、支持層２５の上面が半導体メサ構造１２のコンタクト層２２の上面よりも高くなるようにしている。その結果、図５（Ｂ）に示すように半導体メサ構造１２ｃの上に形成されたｐ−電極１７の上面が支持構造１３ｃ，１３ｄの表面に形成されたｎ−電極１８ｃの上面よりも低くなる。したがって、第１の実施の形態と同様に光半導体素子を裏返して基板上にフリップチップ実装する際に、半導体メサ構造１２ｃが基板と触れることがないので、光半導体素子の動作特性がずれてしまったり、光半導体素子が壊れてしまったりすることがなくなる。
【００６１】
なお、第１、第２の実施の形態では、コンタクト層２４の上面がコンタクト層２２の上面よりも低いため、支持層２５が活性層２０よりも厚いことが必須の条件になるが、本実施の形態では、コンタクト層２４の上面とコンタクト層２２の上面が同じ高さのため、支持層２５が活性層２０よりも厚いことは必須の条件ではなく、支持層２５の上面がコンタクト層２２の上面よりも高くなるようにするだけでよい。
【００６２】
［第４の実施の形態］
次に、本発明の第４の実施の形態について説明する。図６（Ａ）は本発明の第４の実施の形態に係る光半導体素子の平面図、図６（Ｂ）は図６（Ａ）の光半導体素子を基板と垂直な切断面ＣＳで切断した断面図、図６（Ｃ）は図６（Ａ）、図６（Ｂ）の光半導体素子を基板と水平な切断面ＳＦで切断した断面図であり、図５（Ａ）〜図５（Ｃ）と同一の構成には同一の符号を付してある。
【００６３】
第３の実施の形態では、熱干渉抑制用溝構造１４ｃ，１４ｄのうち一方の熱干渉抑制用溝構造１４ｄの全てを有機材料１６で埋め、この有機材料１６を覆うように形成した絶縁膜１５の上にｐ−電極１７を形成していたが、本実施の形態の光半導体素子では、半導体メサ構造１２ｃを中心とする左右対称の構造にしている。このため、熱干渉抑制用溝構造１４ｃ，１４ｄのうち光半導体素子の外側の領域を有機材料１６で埋めるようにし、この有機材料１６の上と半導体メサ構造１２ｃの上に絶縁膜１５を介してｐ−電極１７ｃを形成するようにしている。第３の実施の形態と同様に、半導体メサ構造１２ｃのコンタクト層２２の表面の絶縁膜１５には開口部が形成されており、この開口部に露出したコンタクト層２２とｐ−電極１７ｃとが接触する。
【００６４】
また、本実施の形態では、熱干渉抑制用溝構造１４ｃの底部だけでなく、熱干渉抑制用溝構造１４ｄの底部にも活性層２０が露出している。第３の実施の形態と同様に、ｎ−電極１８ｃは、支持構造１３ｃの表面および熱干渉抑制用溝構造１４ｃの側壁に絶縁膜１５を介して形成され、熱干渉抑制用溝構造１４ｃの底部に露出した活性層２０と接触する。ｎ−電極１８ｄは、支持構造１３ｄの表面および熱干渉抑制用溝構造１４ｄの側壁に絶縁膜１５を介して形成され、熱干渉抑制用溝構造１４ｄの底部に露出した活性層２０と接触する。
【００６５】
その他の構成は第３の実施の形態で説明したとおりである。こうして、本実施の形態では、第１、第３の実施の形態と同様の効果を得ることができる。また、第３の実施の形態では、熱干渉抑制用溝構造１４ｄを有機材料１６で埋めているため、図５（Ａ）〜図５（Ｃ）の左側にある回路への熱干渉を効果的に抑制できるのに対し、本実施の形態では、光半導体素子の左右両側にある回路への熱干渉を効果的に抑制することができる。また、本実施の形態では、第３の実施の形態と比較して放熱効率を向上させることができるので、温度上昇に起因する光半導体素子自体の特性劣化を更に効果的に抑制することができる。
【００６６】
［第５の実施の形態］
次に、本発明の第５の実施の形態について説明する。図７は本発明の第５の実施の形態に係る半導体モノリシック型光回路の構成を示す平面図である。本実施の形態の半導体モノリシック型光回路は、第１〜第４の実施の形態で説明した光半導体素子を他の回路と共に同一基板上に集積化したものである。
【００６７】
図７において、Ａ−０１〜Ａ−０８は光導波路、Ｂ−０１，Ｂ−０２はＭＭＩ（Multi-Mode-Inteference：多モード干渉）カプラ、Ｃ−０１は光半導体素子、Ｄ−０１，Ｄ−０２は光半導体素子Ｃ−０１の熱干渉抑制用溝構造、Ｅ−０１はマッハツェンダー干渉型光回路である。
【００６８】
このような半導体モノリシック型光回路の例としては、例えば図１１、図１２で説明した高速カオス光信号生成光回路や、図１３、図１４（Ａ）〜図１４（Ｃ）で説明した光信号バッファメモリ回路などがある。例えば光半導体素子Ｃ−０１は図１３の光信号増幅部ＢＡ−１，ＢＡ−２に相当し、光導波路Ａ−０１，Ａ−０２は図１３の光導波路１１５Ｌ，１１５Ｒに相当する。また、マッハツェンダー干渉型光回路Ｅ−０１は図１３のマッハツェンダー干渉型光強度変調部ＭＺ−１に相当する。
【００６９】
図７の例では、光半導体素子Ｃ−０１として、半導体メサ構造の両側に熱干渉抑制用溝構造Ｄ−０１，Ｄ−０２を有するものを記載している。したがって、光半導体素子Ｃ−０１としては、第２、第４の実施の形態で説明した光半導体素子を使用することになる。この場合、図３（Ａ）〜図３（Ｃ）、図６（Ａ）〜図６（Ｃ）の左右方向が図７の上下方向に相当し、熱干渉抑制用溝構造１４ａ，１４ｂ（１４ｃ，１４ｄ）が熱干渉抑制用溝構造Ｄ−０１，Ｄ−０２に相当し、下部クラッド層１０とコア層１１とエッチストップ層１９と上部クラッド層２１とからなる光導波路が光導波路Ａ−０１，Ａ−０２に相当する。
【００７０】
光半導体素子Ｃ−０１として、第２、第４の実施の形態で説明した光半導体素子を使用することにより、光半導体素子Ｃ−０１で発生する熱がマッハツェンダー干渉型光回路Ｅ−０１に干渉することを抑制することができる。特に、図７の例のようにマッハツェンダー干渉型光回路Ｅ−０１が基板上に複数並んでいるときに、光半導体素子Ｃ−０１の両側の回路への熱干渉を効果的に抑制することができる図３、図６のような構成は有効である。なお、第２、第４の実施の形態と比較して放熱効果に劣るものの、第１、第３の実施の形態で説明した光半導体素子も適用できることは言うまでもない。
【００７１】
ここで、図８、図９はＭＭＩカプラＢ−０１，Ｂ−０２の構成の１例を示す断面図であり、図１（Ａ）〜図１（Ｃ）、図３（Ａ）〜図３（Ｃ）、図５（Ａ）〜図５（Ｃ）、図６（Ａ）〜図６（Ｃ）と同一の構成には同一の符号を付してある。図８の例では、光半導体素子と同様の半導体メサ構造３２の両側に形成した溝構造３３を有機材料１６で埋め、この有機材料１６を覆うように形成した絶縁膜１５の上に電極３４を形成している。
【００７２】
図８の例では、溝構造３３がコア層１１に達しないメサ（リッジ）型の構造となっているが、図９の例では、溝構造３３がコア層１１よりも深い下部クラッド層１０まで達するハイメサ（ディープリッジ）型の構造となっている。ＭＭＩカプラＢ−０１，Ｂ−０２の構成としてメサ型、ハイメサ型のいずれを使用することも可能であるが、一般的にハイメサ型を使用した方が曲損失、放射損失が少ないという利点がある。一方、メサ型には、作製が容易という利点がある。
【００７３】
［第６の実施の形態］
次に、本発明の第６の実施の形態について説明する。図１０は本発明の第６の実施の形態に係る半導体モノリシック型光回路の構成を示す平面図である。第５の実施の形態と同様に、本実施の形態の半導体モノリシック型光回路は、第１〜第４の実施の形態で説明した光半導体素子を他の回路と共に同一基板上に集積化したものである。
【００７４】
図１０において、Ａ−０９〜Ａ−２４は光導波路、Ｂ−０３〜Ｂ−０６はＭＭＩカプラ、Ｃ−０２〜Ｃ−０５は光半導体素子、Ｄ−０３〜Ｄ−０７は光半導体素子Ｃ−０２〜Ｃ−０５の熱干渉抑制用溝構造、Ｆ−０１，Ｆ−０２はマッハツェンダー干渉型光回路である。
【００７５】
このような半導体モノリシック型光回路の例としては、例えば図１１、図１２で説明した高速カオス光信号生成光回路や、図１３、、図１４（Ａ）〜図１４（Ｃ）で説明した光信号バッファメモリ回路などがある。例えば光半導体素子Ｃ−０２〜Ｃ−０５は図１２、図１４（Ａ）〜図１４（Ｃ）の光位相変調制御部ｃ１，ｃ２に相当し、ＭＭＩカプラＢ−０３，Ｂ−０５はＭＭＩカプラｂ１に相当し、ＭＭＩカプラＢ−０４，Ｂ−０６はＭＭＩカプラｂ２に相当し、光導波路Ａ−１０，Ａ−１８は光導波路１０１２，ｅ５に相当し、光導波路Ａ−１１，Ａ−１９は光導波路１０１４，１０１６，ｅ７に相当し、光導波路Ａ−１４，Ａ−２２は光導波路１０１３，ｅ６に相当し、光導波路Ａ−１５，Ａ−２３は光導波路１０１５，ｅ８に相当する。また、マッハツェンダー干渉型光回路Ｆ−０１，Ｆ−０２は光位相変調部Ｒ１，Ｌ１，Ｒ１−１，Ｒ１−２，Ｌ１−１，Ｌ１−２に相当する。
【００７６】
第５の実施の形態では、光半導体素子Ｃ−０１がマッハツェンダー干渉型光回路Ｅ−０１に隣接して配置されていたのに対し、本実施の形態では、マッハツェンダー干渉型光回路Ｆ−０１，Ｆ−０２の内部に光半導体素子Ｃ−０２〜Ｃ−０５が含まれる例を示している。
【００７７】
本実施の形態では、第５の実施の形態と同様に、光半導体素子Ｃ−０２〜Ｃ−０５として、第２、第４の実施の形態で説明した光半導体素子を使用している。すなわち、図３（Ａ）〜図３（Ｃ）、図６（Ａ）〜図６（Ｃ）の左右方向が図１０の上下方向に相当し、熱干渉抑制用溝構造１４ａ，１４ｂ（１４ｃ，１４ｄ）が熱干渉抑制用溝構造Ｄ−０３〜Ｄ−０７に相当し、下部クラッド層１０とコア層１１とエッチストップ層１９と上部クラッド層２１とからなる光導波路が光導波路Ａ−１０，Ａ−１１，Ａ−１４，Ａ−１５，Ａ−１８，Ａ−１９，Ａ−２２，Ａ−２３に相当する。
【００７８】
こうして、本実施の形態では、第５の実施の形態と同様の効果を得ることができる。なお、図１０の例では、隣接する光半導体素子同士がそれらの間にある熱干渉抑制用溝構造を共有する例を示している。例えば光半導体素子Ｃ−０２とＣ−０３とは熱干渉抑制用溝構造Ｄ−０４を共有し、光半導体素子Ｃ−０３とＣ−０４とは熱干渉抑制用溝構造Ｄ−０５を共有している。このように、隣接する光半導体素子同士が熱干渉抑制用溝構造を共有するようにすれば、半導体モノリシック型光回路の面積を縮小することが可能であるが、第２、第４の実施の形態で説明したように各光半導体素子が半導体メサ構造の両側に１個ずつ熱干渉抑制用溝構造を有する構造であってもよいことは言うまでもない。また、第２、第４の実施の形態と比較して放熱効果に劣るものの、第１、第３の実施の形態で説明した光半導体素子も適用できることは言うまでもない。
【００７９】
第１〜第６の実施の形態では、光半導体素子として、ＳＯＡの構造を想定しているため、層２０を活性層としているが、第１〜第６の実施の形態で説明した光半導体素子が注入電流型の光変調器である場合には層２０は位相調整層となり、光半導体素子が逆バイアス付加型のＥＡ光変調器である場合には層２０は吸収層となる。逆バイアス付加型のＥＡ光変調器の場合、ＥＡ光変調器に光が入射すると、吸収層に電流が流れ、熱が発生するので、本発明を適用することが有効である。
【００８０】
また、第１〜第６の実施の形態では、熱干渉抑制用溝構造が活性層２０またはコア層１１まで達する深さの例を示したが、熱干渉抑制用溝構造が下部クラッド層１０まで達するハイメサ（ディープリッジ）型の構造であってもよい。この場合、半導体メサ構造と支持構造の各々は、第１、第２の実施の形態で説明した構成に加えて、下部クラッド層１０の上面側の一部とコア層１１とを含む構成となる。また、熱干渉抑制用溝構造の底部に露出した下部クラッド層１０と接するようにｎ−電極を形成すればよい。
【００８１】
また、第１〜第６の実施の形態では、活性層（または位相調整層または吸収層）２０の下にコア層１１が形成される例を示したが、これに限るものではなく、活性層（または位相調整層または吸収層）２０と同一の層にコア層１１が形成され、光半導体素子の領域に形成された活性層（または位相調整層または吸収層）２０がこの領域の外側でコア層１１と光学的に結合されるようになっていてもよい。この場合、熱干渉抑制用溝構造の底部に露出したコア層１１または熱干渉抑制用溝構造の底部に露出した下部クラッド層１０と接するようにｎ−電極を形成すればよい。
【産業上の利用可能性】
【００８２】
本発明は、リッジ装荷型の半導体光増幅器、注入電流型の光変調器、あるいは逆バイアス付加型の電界吸収型光変調器等の光半導体素子に適用することができる。
【符号の説明】
【００８３】
１０…下部クラッド層、１１…コア層、１２…半導体メサ構造、１３ａ，１３ｂ，１３ｃ，１３ｄ…支持構造、１４ａ，１４ｂ，１４ｃ，１４ｄ…熱干渉抑制用溝構造、１５…絶縁膜、１６…有機材料、１７，１７ａ…ｐ−電極、１８，１８ｂ，１８ｃ…ｎ−電極、１９…エッチストップ層、２０…活性層、２１，２３…上部クラッド層、２２，２４…コンタクト層、２５…支持層、Ａ−０１〜Ａ−２４…光導波路、Ｂ−０１〜Ｂ−０６…ＭＭＩカプラ、Ｃ−０１〜Ｃ−０５…光半導体素子、Ｄ−０１〜Ｄ−０７…熱干渉抑制用溝構造、Ｅ−０１，Ｆ−０１，Ｆ−０２…マッハツェンダー干渉型光回路。
【図１】
0006654503.tif 000002
【図２】
0006654503.tif 000003
【図３】
0006654503.tif 000004
【図４】
0006654503.tif 000005
【図５】
0006654503.tif 000006
【図６】
0006654503.tif 000007
【図７】
0006654503.tif 000008
【図８】
0006654503.tif 000009
【図９】
0006654503.tif 000010
【図１０】
0006654503.tif 000011
【図１１】
0006654503.tif 000012
【図１２】
0006654503.tif 000013
【図１３】
0006654503.tif 000014
【図１４】
0006654503.tif 000015