(57)【特許請求の範囲】
【請求項１】
複合電力が複数の負荷のうち１つから生成されるピーク負荷需要を供給するために十分になるように、前記複合電力を前記複数の負荷に供給可能な第１及び第２の電圧レギュレータと、
前記複合電力を前記複数の負荷の各負荷に提供可能であるか、或いは前記第１又は第２の電圧レギュレータから各負荷に個別に供給される電力を提供可能な第１及び第２の電力ゲートデバイスと、
前記複数の負荷のうち１つ以上の負荷への提供のために、前記複合電力又は前記個別に供給される電力を、前記第１及び第２の電力ゲートデバイスを通じてルーティングする前記第１及び第２の電力ゲートデバイスのそれぞれの第１及び第２のコントローラと、
を含む装置。
【請求項２】
同じ調整電圧又は１つ以上の異なる調整電圧が前記第１及び第２の電圧レギュレータにより出力されるように、前記第１及び第２の電圧レギュレータのためのそれぞれの入力電圧識別（VID）を制御するVIDコントローラを含む、請求項１に記載の装置。
【請求項３】
前記VIDコントローラは、前記第１又は第２の電力ゲートデバイスの間の電圧低下を補償するために、前記それぞれの入力VIDのそれぞれへの電力のガードバンド量を追加することにより、前記それぞれの入力VIDを変更することを含む、請求項２に記載の装置。
【請求項４】
前記VIDコントローラは、前記複数の負荷のうち１つからのピーク負荷需要の間に、前記同じ調整電圧が前記第１及び第２の電圧レギュレータにより出力されるように、前記それぞれの入力VIDを制御することを含む、請求項２に記載の装置。
【請求項５】
前記VIDコントローラは、前記複数の負荷からの非ピーク負荷需要の間に、前記同じ調整電圧が前記第１及び第２の電圧レギュレータにより出力されるように、前記それぞれの入力VIDを制御することを含む、請求項４に記載の装置。
【請求項６】
前記VIDコントローラは、前記複数の負荷からの非ピーク負荷需要の間に、前記１つ以上の異なる調整電圧が前記第１及び第２の電圧レギュレータにより出力されるように、前記それぞれの入力VIDを制御することを含む、請求項４に記載の装置。
【請求項７】
前記VIDコントローラは、前記第１の電圧レギュレータが前記入力VIDの中から第１のVIDを有するように、前記それぞれの入力VIDを制御し、前記第１のVIDは、前記複数の負荷からの前記非ピーク負荷需要を満たす電力を供給するために前記第１の電圧レギュレータをオンにさせ、前記第２の電圧レギュレータは、前記第１のVIDを有する前記第１の電圧レギュレータが十分な電力を供給することができないレベルまで前記非ピーク負荷需要が上昇した場合にのみオンになることを含む、請求項６に記載の装置。
【請求項８】
前記VIDコントローラは、前記第２の電圧レギュレータがオンになったことに続いて、前記第１及び第２の電圧レギュレータが前記非ピーク負荷需要を等しく共有するように、前記入力VIDの中から前記第１のVID及び第２のVIDを制御することを含む、請求項７に記載の装置。
【請求項９】
前記複数の負荷は、マルチコアプロセッサのコアを含み、前記第１及び第２の電圧レギュレータ、前記第１及び第２の電力ゲートデバイス、前記第１及び第２の電力ゲートデバイスの前記それぞれの第１及び第２のコントローラ、並びに前記VIDコントローラは、前記マルチコアプロセッサと同じダイ上に位置し、前記ピーク負荷需要は、第１のコアがターボブースト又は動的オーバークロックモードで動作することに応じて、前記マルチコアプロセッサの前記第１のコアから生成される、請求項２に記載の装置。
【請求項１０】
前記複数の負荷は、マルチコアプロセッサのコアを含む、請求項１に記載の装置。
【請求項１１】
前記第１及び第２の電圧レギュレータ、前記第１及び第２の電力ゲートデバイス、並びに前記第１及び第２の電力ゲートデバイスの前記それぞれの第１及び第２のコントローラは、前記マルチコアプロセッサと同じダイ上に位置する、請求項１０に記載の装置。
【請求項１２】
前記ピーク負荷需要は、前記第１のコアがターボブースト又は動的オーバークロックモードで動作することに応じて、前記マルチコアプロセッサの第１のコアから生成される、請求項１１に記載の装置。
【請求項１３】
複合電力が複数の負荷のうち１つから生成されるピーク負荷需要を供給するために十分になるように、第１及び第２の電圧レギュレータから前記複数の負荷に前記複合電力を供給するステップと、
第１及び第２の電力ゲートデバイスを通じて前記複合電力を前記複数の負荷の各負荷に提供するステップ、又は前記第１又は第２の電圧レギュレータから各負荷に個別に供給される電力を提供するステップと、
前記第１及び第２の電力ゲートデバイスのそれぞれの第１及び第２のコントローラにおいて、前記複数の負荷のうち１つ以上の負荷への提供のために、前記複合電力又は前記個別に供給される電力を、前記第１及び第２の電力ゲートデバイスを通じてルーティングするステップと
を含む方法。
【請求項１４】
電圧識別（VID）コントローラにおいて、同じ調整電圧又は１つ以上の異なる調整電圧が前記第１及び第２の電圧レギュレータにより出力されるように、前記第１及び第２の電圧レギュレータのためのそれぞれの入力VIDを制御するステップを含む、請求項１３に記載の方法。
【請求項１５】
前記第１又は第２の電力ゲートデバイスの間の電圧低下を補償するために、前記それぞれの入力VIDのそれぞれへの電力のガードバンド量を追加することにより、前記それぞれの入力VIDを変更するステップと、
前記変更された入力VIDを前記第１又は第２の電圧レギュレータの中からそれぞれの宛先電圧レギュレータに提供するステップと
を含む、請求項１４に記載の方法。
【請求項１６】
前記複数の負荷のうち１つからのピーク負荷需要の間に、前記同じ調整電圧が前記第１及び第２の電圧レギュレータにより出力されるように、前記それぞれの入力VIDを制御するステップを含む、請求項１３に記載の方法。
【請求項１７】
前記複数の負荷からの非ピーク負荷需要の間に、前記同じ調整電圧が前記第１及び第２の電圧レギュレータにより出力されるように、前記それぞれの入力VIDを制御するステップを含む、請求項１６に記載の方法。
【請求項１８】
前記複数の負荷からの非ピーク負荷需要の間に、前記１つ以上の異なる調整電圧が前記第１及び第２の電圧レギュレータにより出力されるように、前記それぞれの入力VIDを制御するステップを含む、請求項１６に記載の方法。
【請求項１９】
前記第１の電圧レギュレータが前記入力VIDの中から第１のVIDを有するように、前記それぞれの入力VIDを制御するステップを含み、前記第１のVIDは、前記複数の負荷からの前記非ピーク負荷需要を満たす電力を供給するために前記第１の電圧レギュレータをオンにさせ、前記第２の電圧レギュレータは、前記第１のVIDを有する前記第１の電圧レギュレータが十分な電力を供給することができないレベルまで前記非ピーク負荷需要が上昇した場合にのみオンになる、請求項１８に記載の方法。
【請求項２０】
前記第２の電圧レギュレータがオンになったことに続いて、前記第１及び第２の電圧レギュレータが前記非ピーク負荷需要を等しく共有するように、前記入力VIDの中から前記第１のVID及び第２のVIDを制御するステップを含む、請求項１９に記載の方法。
【請求項２１】
前記複数の負荷は、マルチコアプロセッサのコアを含み、前記第１及び第２の電圧レギュレータ、前記第１及び第２の電力ゲートデバイス、前記第１及び第２の電力ゲートデバイスの前記それぞれの第１及び第２のコントローラ、並びに前記VIDコントローラは、前記マルチコアプロセッサと同じダイ上に位置し、前記ピーク負荷需要は、第１のコアがターボブースト又は動的オーバークロックモードで動作することに応じて、前記マルチコアプロセッサの前記第１のコアから生成される、請求項１４に記載の方法。
【請求項２２】
前記複数の負荷は、マルチコアプロセッサのコアを含む、請求項１３に記載の方法。
【請求項２３】
前記第１及び第２の電圧レギュレータ、前記第１及び第２の電力ゲートデバイス、並びに前記第１及び第２の電力ゲートデバイスの前記それぞれの第１及び第２のコントローラは、前記マルチコアプロセッサと同じダイ上に位置する、請求項２２に記載の方法。
【請求項２４】
前記ピーク負荷需要は、第１のコアがターボブースト又は動的オーバークロックモードで動作することに応じて、前記マルチコアプロセッサの前記第１のコアから生成される、請求項２３に記載の方法。
【請求項２５】
コンピューティングデバイスで実行されることに応じて、前記コンピューティングデバイスに対して請求項１３乃至２４のうちいずれか１項に記載のコンピュータ実施方法を実行させる複数の命令を含むコンピュータプログラム。
【請求項２６】
請求項２５に記載のコンピュータプログラムを記憶した少なくとも１つの機械読み取り可能記憶媒体。
【請求項２７】
請求項１３乃至２４のうちいずれか１項に記載の方法を実行する手段を含む装置。
【発明の詳細な説明】
【技術分野】
【０００１】
ここに記載の例は、概して複数の電圧レギュレータから供給される電力のルーティングに関する。
【背景技術】
【０００２】
今日のマイクロプロセッサのいくつかは、ターボブースト（turbo  boosting）又は動的オーバークロック（dynamic  overclocking）と呼ばれる性能向上技術を使用するように設計されている。ターボブーストは、以前の低電力動作又はモードから蓄積されたエネルギークレジットを利用することにより性能を向上させ得る。ターボブーストが可能なマイクロプロセッサは、マイクロプロセッサのエレメント（例えば、コア）がエネルギークレジットをキャッシュ化し、マイクロプロセッサ及び／又はホストのコンピューティングプラットフォームを熱設計ポイント（TDP：thermal  design  point）の上に上げることを可能にするため、より低い性能及びより低い温度の動作モードに置かれ得る。これらの種類のマイクロプロセッサの給電ユニットは、ターボブーストの間に生成されるピーク負荷需要を満たすための十分な電力を供給するために、提供能力を備えた電圧レギュレータを含む必要がある。
【図面の簡単な説明】
【０００３】
【図１】例示的な第１のシステムを示す。
【図２】例示的な第１の供給シナリオを示す。
【図３】例示的な第２、第３及び第４の供給シナリオを示す。
【図４】例示的な第２のシステムを示す。
【図５】論理フローの例を示す。
【図６】電圧識別（VID：voltage  identification）コントローラの例を示す。
【図７】第１のシステムのサブシステムの例を示す。
【図８】例示的な第１の共有シナリオを示す。
【図９】例示的な第１の共有シナリオを示す。
【図１０】例示的な第１の共有シナリオを示す。
【図１１】例示的なコンピューティングプラットフォームを示す。
【発明を実施するための形態】
【０００４】
この開示において考慮されるように、ターボブースト又は動的オーバークロックが可能なマイクロプロセッサの給電ユニットは、ターボブーストの間に生成されるピーク負荷需要を満たすための十分な電力を供給するために、提供能力を備えた電圧レギュレータを含む必要がある。これらの種類のマイクロプロセッサと同じダイ又はチップ上に含まれる統合電圧レギュレータ（FIVR：fully  integrated  voltage  regulator）は、ピーク負荷需要を満たすための電力を供給するように設計されてもよい。ピーク負荷需要は、例えば、マルチコアプロセッサの個別のコアについての定格作業負荷需要又は低作業負荷需要のものの約３倍でもよい。例えば、４つのコアを有するマルチコアプロセッサシステムでは、全てのFIVRの複合電力供給能力は、単一のコアの熱設計ポイント（TDP：thermal  design  point）電流（Icc）を供給するために必要なものの１２倍でもよい。しかし、ターボブーストが可能なマイクロプロセッサは、１つのみのコアが一度にフルターボブーストモードで動作することを可能にしてもよく、他のコアは、定格負荷需要のみを有する低い作業負荷で動作してもよい。この例では、最大システムピーク需要は、単一のコアのTDP  Iccを供給するために必要なものの６倍を超えない（=ターボの１つのコア（TDPの３倍）及びTDPの他の３つのコア）。この過剰設計は、ダイ上の電圧レギュレータがダイ上でより大きいエリアを占有し、ターボブーストのピーク負荷需要をサポートするために必要となり得るものよりも製造にコストがかかるという結果になり得る。現在のプロセス技術（例えば、10ナノメートル（nm））を利用したハイエンドのマルチコアプロセッサでは、製造コストの影響は有意なものになり得る。また、各FIVRは、TDPの〜３倍において最も効率的であるように設計され得るため、ターボブーストのピーク負荷需要を満たすために電力を供給していないときに（典型的な動作環境では＞99.9%の時間になり得る）効率のペナルティが生じ得る。したがって、この過剰設計による効率／電力のペナルティは、問題になり得る。ここに記載の例が必要とされるものは、これらの課題及び他の課題に関するものである。
【０００５】
複合電力を複数の負荷に供給可能な第１及び第２の電圧レギュレータを含むスマート給電網が配備されてもよく、これにより、複合電力は、複数の負荷（例えば、マルチコアプロセッサのコア）のうち１つから生成されるピーク負荷需要を供給するために十分になる。スマート給電網はまた、複合電力を複数の負荷の各負荷に提供可能であるか、或いは第１又は第２の電圧レギュレータから個別に供給された電力を各負荷に提供可能である第１及び第２の電力ゲートデバイスを含んでもよい。スマート給電網はまた、複数の負荷のうち１つ以上の負荷への提供のために、複合電力又は個別に供給された電力を、第１及び第２の電力ゲートデバイスを通じてルーティングするために、第１及び第２の電力ゲートデバイスのためのそれぞれの第１及び第２のコントローラを含んでもよい。いくつかの例では、スマート給電網はまた、第１及び第２の電圧レギュレータのためのそれぞれの入力VIDを制御する電圧識別（VID：voltage  identification）コントローラを含んでもよく、これにより、同じ調整電圧又は１つ以上の異なる調整電圧がピーク負荷需要又は非ピーク負荷需要のいずれかを供給するために第１及び第２の電圧レギュレータにより出力される。
【０００６】
いくつかの例では、第１及び第２の電圧レギュレータ又は更なる電圧レギュレータは、ピーク負荷需要及び非ピーク負荷需要が効率的な方式、電力を節約する方式及び空間を節約する方式（同じチップ又はダイ上に配置される場合）で満たされることを可能にするように、ピーク負荷需要又は非ピーク負荷需要のいずれかを複数の負荷に供給するためのスマート給電網の一部でもよい。例えば、以下に詳細に説明するように、第１及び第２の電圧レギュレータは、１つ以上の負荷により生成されるピーク需要のための電力を供給してもよく、或いは、これらの電圧レギュレータのうち１つがオフになることを可能にするように、１つ以上の負荷により生成されるより低い非ピーク負荷を個別に満たすことができてもよい。
【０００７】
図１は、例示的な第１のシステムを示している。図１に示すように、例示的な第１のシステムは、システム100を含む。いくつかの例では、図１に示すように、システム100は、電圧レギュレータ（VR：voltage  regulator）VR1、VR2及びVRnに対して調整電圧を負荷1〜負荷nに出力させるため、VID1〜VIDn（「n」は１より大きいいずれかの正の整数に等しい）を制御可能な電圧識別（VID）コントローラ110を含む。図１に示すように、VR  VR1〜VRnは、電圧入力（VIN：voltage  in）を介して電源電力を受け取ってもよい。VINは、コンピューティングプラットフォームの電力レールのようなシステム100の外部の電源（図示せず）から生成されてもよい。コンピューティングプラットフォームは、VR1、VR2又はVRnから出力された調整電圧を受け取ってもよい負荷1、負荷2又は負荷nをホストしてもよい。
【０００８】
いくつかの例によれば、図１に示すように、システム100はまた、電力ゲート（PG：power  gate）デバイス130-1、130-2及び130-nを含む。各PGデバイス130-1、130-2及び130-nは、それぞれのコントローラ120-1、120-2及び120-nを有してもよい。以下に更に説明するように、コントローラ120-1、120-2又は120-nは、VR1、VR2又はVR2から個別に供給された電力を負荷1、2又はnの少なくとも１つへの提供のためにルーティングするため、VIDコントローラ110及びそれぞれのPGデバイス130-1、130-2及び130-nと連携して動作してもよい。コントローラ120-1、120-2又は120-nは、それぞれの経路の電流を調整可能でもよく、負荷1、2又はnに供給される出力での電圧を維持してもよい。
【０００９】
いくつかの例では、VR1、VR2又はVRnにより供給された電力は、抵抗（R）及びPGを有する様々な経路を通じて負荷1、負荷2又は負荷nへの電流を駆動してもよい。例えば、VR1は、負荷1により生成される負荷需要を供給するために、R1、R11及びPG11を通じて負荷1への電流を駆動してもよい。また、VR1は、負荷2により生成される負荷需要を供給するために、R1、R12及びPG12を通じて負荷2への電流を駆動してもよい。VR1はまた、負荷nにより生成される負荷需要を供給するために、R1、R1n及びPG1nを通じて負荷nへの電流を駆動してもよい。図１に示すように、VR1及びVRnは、それぞれのR及びPGを使用して同様に負荷1、2又はnへの電流を駆動してもよい。
【００１０】
いくつかの例によれば、VR1、2又はnにより供給される電流は、供給される複合又は合計のVR容量又は電力がこれらの複数の負荷のうち１つから生成されるピーク負荷需要を供給するのに十分であるような方式で、１つ又は複数の負荷1、2又はnに動的に向けられてもよい。言い換えると、VR1、2又はnの合計VR容量は、負荷1、2又はnのうち１つからの個別の負荷電流又は需要の和の最大値に等しく保持されてもよい。例えば、負荷1、2又はnからの単一の負荷から生成される所与のピーク需要負荷についてTDPの３倍のシナリオを使用して、VR1、2又はnは、TDPの５倍の複合電力を供給するような大きさにされてもよい。所与のピーク需要を供給するために単一のVRを使用するのではなく、所与のピーク需要を供給するために複合電力を使用する結果として、VR1、2又はnは、所与のピーク需要を満たすために個別に電力を供給するように設計されたVRに比べてダウンサイズされてもよい。
【００１１】
図１は、システム100の負荷に対するVRのバランス又は等しい比を示す。しかし、この開示は、負荷に対するVRの等しい比に限定されない。いくつかの例では、システムは、複数の負荷と少なくとも２つのVRとのいずれかの組み合わせを含んでもよい。例えば、２つの負荷に対する２つのVR、３つの負荷に対する２つのVR、３つの負荷に対する３つのVR、３つの負荷に対する４つのVR等である。
【００１２】
いくつかの例によれば、システム100のエレメントは、負荷1〜nと同じダイ又はチップ上に含まれてもよい。例えば、負荷1〜nは、マルチコアプロセッサのコアを含んでもよく、VIDコントローラ110、VR1〜n、コントローラ120-1〜120n及びPGデバイス130-nは、調整電圧をこれらのコアに提供するFIVRの一部でもよい。他の例では、システム100のいくつかのエレメントは、負荷1〜nと同じダイ又はチップ上且つ外に位置してもよい。例えば、VR1〜n及び／又はVIDコントローラ110は、マルチコアプロセッサをホストするコンピューティングプラットフォームに位置する外部レギュレータ及び／又はコントローラの一部でもよい。したがって、例は、システム100の全てのエレメントがマルチコアプロセッサと同じダイ又はチップ上のFIVRの一部であることに限定されない。
【００１３】
図２は、例示的な第１の供給シナリオを示している。図２に示すように、例示的な第１の供給シナリオは、シナリオ200を含む。いくつかの例では、図２に示すように、シナリオ200は、コア1、コア2及びコアnを有するマルチコアプロセッサがVR1、2及びnから複合電力を供給され得る例示的な供給シナリオを示す。シナリオ200では、図１に示すVR1、VR2又はVRnが負荷1、2又はnに電力を供給し得るのと同様に、VR1、VR2又はVRnは、コア1、2又はnに電力を供給するように構成されてもよい。
【００１４】
図２に示すように、コア1は、ターボブーストモードにあってもよく、コア2及びnは、比較的軽い負荷需要又は定格負荷需要を生成していてもよい。いくつかの例では、VR1、2は、ターボブーストモードの間にコア1のピーク負荷需要を満たすために必要な電力の約1/3をそれぞれ供給してもよい。その間、コア1及び2は、軽い負荷需要を生成してもよい。これらの例では、図２に示すように、VR2はまた、コア2の軽い負荷需要を満たすために電力を供給してもよく、VRnもまた、コアnの軽い負荷需要を満たすために電力を供給してもよい。供給シナリオ200では、VR1の電力供給容量の一部は、未使用として示されている。
【００１５】
図３は、例示的な第２、第３及び第４の供給シナリオを示している。図３に示すように、例示的な第２、第３及び第４の供給シナリオは、それぞれ供給シナリオ310、320及び330を含む。いくつかの例では、供給シナリオ310は、コア2がターボブーストモードにあり、コア1及びnが軽い負荷需要を生成していることを除き、図２に示す供給シナリオ200と同様である。また、供給シナリオ310は、VR2が未使用の供給容量の部分を有することを示している。
【００１６】
いくつかの例によれば、供給シナリオ320は、１つがターボブーストモードになり、他のものが中間負荷需要を生成して、コアの１つがオフになり得る例を示している。例えば、図３に示すように、コア1は、VR1及びVR2の双方から供給されている電力を有する中間負荷需要を有する。その間に、全ての３つのVRは、ターボブーストモードにあるコアnにより生成されるピーク負荷需要を供給するために、複合電力を供給する。例示的な供給シナリオ320では、VRnは、未使用の供給容量の部分を有してもよい。
【００１７】
いくつかの例では、供給シナリオ330は、全てのコアが軽い負荷需要を生成していてもよい例を示している。これらの例では、単一のVR1は、コア1、2及びnの軽い負荷需要を満たすために電力を供給してもよい。VR1は全ての３つのコアに電力を供給することができるため、VR2及びVRnは電源オフになってもよい。単一のVRを介して全てのコアに電力を依然として提供しつつ、VRを電源オフにするこの機能は、全てのコアが動作しているが、ピーク負荷需要及び／又は単一のVRの容量を超える負荷需要を生成しないモードで動作している期間に相当の電力を節約し得る。
【００１８】
図４は、例示的な第２のシステムを示している。図４に示すように、例示的な第２のシステムは、システム400を含む。いくつかの例では、図４に示すように、システム400は、図３について前述したシナリオ320に従ってコア1、コア2及びコアnに電力を供給するためにどのように電流が向けられ得るかの例を示している。コア1の負荷需要を供給するために向けられる或いはルーティングされる電流は破線として示されており、コアnの負荷需要を供給するためにルーティングされる電流は点線として示されている。
【００１９】
いくつかの例では、VIDコントローラ410は、入力VID1、VID2及びVIDnを制御してもよく、これにより、同じ調整電圧又は１つ以上の異なる調整電圧がVR1、2及びnにより出力されてもよい。例えば、VID1は、VR1に対してコア1の非ピーク需要負荷の一部を供給するために十分な電力を供給させ、コアnのピーク需要負荷の第１の部分を共に供給させてもよい。VID2は、VR2に対してコア1の非ピーク需要負荷の第２の部分を共に供給するために十分な電力も供給させ、コアnのピーク需要負荷の一部を供給させてもよい。VIDnは、VRnに対してコアnのピーク需要負荷の一部のみを供給させてもよい。
【００２０】
いくつかの例によれば、図４に示すように、PGデバイス430-2に含まれる全てのPGは、コア2がオフであるため、ゲートされてもよい。また、VRnがコア1の非ピーク需要負荷の電力を供給していないため、PGデバイス430-1は、PGn1をゲートしてもよい。
【００２１】
ここに含まれるものは、開示のアーキテクチャの新規な側面を実行する例示的な方法論を表す一式の論理フローである。説明を簡潔にする目的のため、ここに示す１つ以上の方法論は、一連の動作として図示及び記載されているが、当業者は、方法論が動作の順序によって限定されないことを理解及び認識する。いくつかの動作は、それに従って、ここに図示及び記載のものと異なる順序で及び／又は他の動作と同時に生じてもよい。例えば、当業者は、方法論が状態図のような一連の相互関係のある状態又はイベントとして別に表され得ることを理解及び認識する。さらに、方法論に示される全ての動作が新規な実現のために必要であるとは限らない。
【００２２】
論理フローは、ソフトウェア、ファームウェア及び／又はハードウェアで実現されてもよい。ソフトウェア及びファームウェアの実施例では、論理フローは、光、磁気又は半導体記憶装置のような少なくとも１つの過渡的でないコンピュータ読み取り可能媒体又は機械読み取り可能媒体に記憶されたコンピュータ実行可能命令により実現されてもよい。実施例は、この点に限定されない。
【００２３】
図５は、論理フロー500の例を示している。論理フロー500は、図１又は４に示すようなここに記載の１つ以上のロジック、機能又はデバイスにより実行される動作の一部又は全部を表してもよい。より具体的には、論理フロー500は、図１及び４に示すシステム100又は400のようなスマート給電網を有するシステムのロジック及び／又は機能により実現されてもよい。
【００２４】
いくつかの例によれば、論理フロー500は、ブロック502において、複合電力が複数の負荷のうち１つから生成されるピーク負荷需要を供給するために十分になるように、第１及び第２の電圧レギュレータから複数の負荷に複合電力を供給してもよい。これらの例について、第１及び第２の電圧レギュレータは、VR1、VR2又はVRnを含んでもよく、複数の負荷は、負荷1、負荷2又は負荷nを含んでもよい。
【００２５】
いくつかの例では、論理フロー500は、ブロック504において、第１及び第２の電力ゲートデバイスを通じて複合電力を複数の負荷の各負荷に提供してもよく、或いは第１又は第２の電圧レギュレータから各負荷に個別に供給される電力を提供してもよい。これらの例について、第１及び第２の電力ゲートデバイスは、PGデバイス130-1、130-2又は130-nを含んでもよい。
【００２６】
いくつかの例によれば、論理フロー500は、ブロック506において、第１及び第２の電力ゲートデバイスのそれぞれの第１及び第２のコントローラにおいて、複数の負荷のうち１つ以上の負荷への提供のために、複合電力又は個別に供給される電力を、第１及び第２の電力ゲートデバイスを通じてルーティングしてもよい。これらの例について、それぞれの第１及び第２の電力コントローラは、コントローラ120-1、120-2又は120-nを含んでもよい。
【００２７】
いくつかの例では、論理フロー500は、ブロック508において、VIDコントローラにおいて、同じ調整電圧又は１つ以上の異なる調整電圧が第１及び第２の電圧レギュレータにより出力されるように、第１及び第２の電圧レギュレータのためのそれぞれの入力VIDを制御してもよい。これらの例では、VIDコントローラは、VIDコントローラ110を含んでもよく、それぞれの入力VIDは、VID1、VID又はVIDnを含んでもよい。
【００２８】
いくつかの例によれば、論理フロー500は、ブロック510において、第１又は第２の電力ゲートデバイスの間の電圧低下を補償するために、それぞれの入力VIDのそれぞれへの電力のガードバンド量を追加することにより、それぞれの入力VIDを変更してもよい。これらの例では、ガードバンドにより、入力VIDを生成したソース（例えば、オペレーティングシステムにより実現される電力管理モジュール）により補償されていない、考えられる電力低下を考慮するためにVIDがわずかに上がることを可能にしてもよい。
【００２９】
いくつかの例では、論理フロー500は、ブロック512において、変更された入力VIDを第１又は第２の電圧レギュレータの中からそれぞれの宛先電圧レギュレータに提供してもよい。これらの例では、VIDコントローラ110は、入力VID1、VID2又はVIDnをそれぞれのVR1、VR2又はVRnに提供してもよい。
【００３０】
図６は、VIDコントローラ600の例を示している。いくつかの例では、図６に示すように、VIDコントローラ600は、入力VIDを変更可能でもよく、ゲートされていないVID（VID_UG）を生成する。例えば、VID-UGは、図１及び４に示すようなスマート給電網に含まれるVRに提供されてもよい。VIDコントローラ600は、１つ以上の電力ゲートデバイスの間の考えられる電力低下を補償するために、入力VIDにガードバンドを追加してもよい。
【００３１】
いくつかの例では、「同じVID」及び「異なるVID」の双方がVRに提供されてもよい。同じVID又は異なるVIDは、システム要件、ユーザ要求に依存してもよく、或いはオンラインで同様に切り替えられてもよい。同じVID又は異なるVIDの２つの制御原理は、通常の動作に関して変化してもよい。これらの制御原理の双方は、いずれかの負荷又はコアがピーク負荷需要より下である場合に（例えば、ターボブースト又は動的オーバークロックモード）、全てのVRについて同じVID_UG（入力VIDの最大値）を生成する。しかし、非ピーク負荷需要では、「異なるVID」制御原理／機構は、入力VIDに従って異なるVRへの異なるVIDを生成してもよいが、同じVID制御原理／機構は、同じVID（入力VIDの最大値）を生成する。様々な共有シナリオについて前述し、また、様々な共有シナリオについて以下に更に説明するように、異なるVID原理／機構は、特定の動作における効率を改善するのに役立ち得る。
【００３２】
図７は、システム100のサブシステム700の例を示している。いくつかの例では、図７に示すように、サブシステム700は、図１に示すシステム100からのコントローラ120-n及び電力ゲートデバイス130-nのより詳細な図を示している。これらの例では、電力ゲートデバイス130-nのPG1n、PG2n及びPG3nは、デジタル合成可能低ドロップアウト（DSLDO：digital  synthesizable  low-dropout）1n、2n及び3nで構成されるものとして示されている。コントローラ120-nは、更なる制御回路を有するものとして示されている。
【００３３】
いくつかの例によれば、DSLDO1n、2n及び3nは、複数の電力ゲートセグメントが異なる入力電圧に接続され、負荷又はコアへの単一の出力電圧を生成するように、コントローラ120-nにより制御可能でもよい。コントローラ120-nに含まれる更なる回路は、異なる電圧入力から同じ電圧出力を維持するために、何個のアクティブなPGが各セグメントに必要であるかを判断してもよい。これらの３つのセグメント内の各PGの異なる動作特性は、コントローラ120-nに含まれる電流比コントローラ及び入力イコライザ・マルチプレクサにより決定されてもよい。電流比（I_RATIO）は、ユーザにより提供されるか、或いはコア電流レベル（I_CORE）に応じてシステムにより生成される。コントローラ120-nに含まれる入力イコライザは３つのPGの間の３つの電圧差（すなわち、VR1からVcore1までの差、VR2からVcore1までの差及びVR3からVcore1までの差）を監視してもよい。これらの差は、イコライザ比（図７においてEQ1...nとして記される）と呼ばれる相対比を生成するために使用されてもよい。次に、イコライザ比は、電力ゲートデバイス130-nにより提供される電力ゲートトレインにおけるアクティブなPGの数を決定するために、電流比と共に乗算されてもよい。
【００３４】
図８は、例示的な第１の共有シナリオを示している。図８に示すように、例示的な第１の共有シナリオは、共有シナリオ800を含む。いくつかの例では、図１及び４に示すようなVRは、特に、ターボブースト又は動的オーバークロックモードのコアに関連するようなピーク需要負荷の間に、電流を共有するために一緒に電流を提供してもよい。共有シナリオ800は、負荷電流の1/3又は33%をそれぞれ共有するVR1、VR2及びVRnを有する共有のための第１の方法を示している。これらの例では、VRは、常に負荷に接続されてもよく、VRの同じ出力インピーダンスのため、全てが負荷の等しい部分を共有してもよい。この第１の方法は、同時アクティベーション均等共有（simultaneously  activated  equal  sharing）と呼ばれてもよい。
【００３５】
図９は、例示的な第２の共有シナリオを示している。図９に示すように、例示的な第２の共有シナリオは、共有シナリオ900を含む。共有シナリオ900は、より低い負荷で負荷電流のための電力の100%を提供するVR1を有する順次アクティベーション均等共有（sequentially  activated  equal  sharing）と呼ばれてもよい共有のための第２の方法を示している。負荷需要が増加すると、VR2がオンになり、負荷需要の50%を共有する。負荷が増加し続けると、VRnがオンになり、負荷需要の33%又は1/3を共有する。
【００３６】
いくつかの例では、この第２の方法では、複数のVRがいずれかの時点でアクティブ又はオンである場合、これらのVRの全てが負荷需要を共有する。しかし、負荷需要プロファイルに応じて、VRは、順次に、或いは一度にではなくアクティベーションされる。この第２の方法では、VRのアクティベーションは、負荷に依存してもよい。したがって、負荷電流検出技術は、この第２の方法を実現するために必要になってもよい。
【００３７】
図１０は、例示的な第３の共有シナリオを示している。図１０に示すように、例示的な第３の共有シナリオは、共有シナリオ1000を含む。共有シナリオ1000は、順次アクティベーション可変共有（sequentially  activated  variable  sharing）と呼ばれてもよい共有のための第３の方法を示している。この第３の方法では、VRは、共有シナリオ900と同様に順次にオンになってもよいが、負荷電流が増加したときに更なる電流需要を満たすために更なる電力がVR2から供給される一方で、VR1は、その全負荷において保持されてもよい。共有比は変化し、最終的に電流需要がVR1及びVR2の複合電力供給能力の和に等しくなった場合、これらは均等に共有する。同様に、負荷電流が更に増加すると、この更なる電流需要を満たすために、VRnがアクティベーションされ、更なる電力がVRnにより供給される。この第３の方法は、負荷検知及び共有比コントローラの双方を必要としてもよい。
【００３８】
図１１は、例示的なコンピューティングプラットフォーム1100を示している。いくつかの例では、図１１に示すように、コンピューティングプラットフォーム1100は、処理コンポーネント1140、他のプラットフォームコンポーネント又は通信インタフェース1160を含んでもよい。いくつかの例によれば、コンピューティングプラットフォーム1100は、前述のホストコンピューティングプラットフォームの一部でもよい。
【００３９】
いくつかの例によれば、処理コンポーネント1140は、１つ以上のコントローラ1142（例えば、VIDコントローラ又は電圧レギュレータのための他の種類のコントローラ）及び／又は記憶媒体1144のための処理動作又はロジックを実行してもよい。処理コンポーネント1140は、様々なハードウェアエレメント、ソフトウェアエレメント、又は双方の組み合わせを含んでもよい。ハードウェアエレメントの例は、デバイス、論理デバイス、コンポーネント、プロセッサ、マイクロプロセッサ、回路、プロセッサ回路、回路素子（例えば、トランジスタ、抵抗、コンデンサ、インダクタ等）、集積回路、特定用途向け集積回路（ASIC）、プログラム可能論理デバイス（PLD）、デジタルシグナルプロセッサ（DSP）、フィールドプログラマブルゲートアレイ（FPGA）、メモリユニット、論理ゲート、抵抗、半導体デバイス、チップ、マイクロチップ、チップセット等を含んでもよい。ソフトウェアエレメントの例は、ソフトウェアコンポーネント、プログラム、アプリケーション、コンピュータプログラム、アプリケーションプログラム、デバイスドライバ、システムプログラム、ソフトウェア開発プログラム、機械プログラム、オペレーティングシステムソフトウェア、ミドルウェア、ファームウェア、ソフトウェアコンポーネント、ルーチン、サブルーチン、関数、メソッド、プロシージャ、ソフトウェアインタフェース、アプリケーションプログラムインタフェース（API）、命令セット、コンピューティングコード、コンピュータコード、コードセグメント、コンピュータコードセグメント、ワード、値、シンボル、又はこれらのいずれかの組み合わせを含んでもよい。例がハードウェアエレメント及び／又はソフトウェアエレメントを使用して実現されるか否かの決定は、所与の例について要求されるように、所望の計算レート、電力レベル、熱耐性、処理サイクル予算、入力データレート、出力データレート、メモリリソース、データバス速度、及び他の設計上又は性能上の制約のようないずれかの数の要因に従って変化してもよい。
【００４０】
いくつかの例では、他のプラットフォームコンポーネント1150は、１つ以上のプロセッサ、マルチコアプロセッサ、コプロセッサ、メモリユニット、チップセット、コントローラ、周辺機器、インタフェース、発振器、タイミングデバイス、ビデオカード、オーディオカード、マルチメディア入出力（I/O）コンポーネント（例えば、デジタルディスプレイ）、電力供給装置等のような共通のコンピューティングエレメントを含んでもよい。メモリユニットの例は、読み取り専用メモリ（ROM）、ランダムアクセスメモリ（RAM）、ダイナミックRAM（DRAM）、ダブルデータレートDRAM（DDRAM）、シンクロナスDRAM（SDRAM）、スタティックRAM（SRAM）、プログラム可能ROM（PROM）、消去可能プログラム可能ROM（EPROM）、電気的消去可能プログラム可能ROM（EEPROM）、フラッシュメモリ、強誘電性ポリマーメモリのようなポリマーメモリ、オボニックメモリ、相変化又は強誘電体メモリ、SONOS（silicon-oxide-nitride-oxide-silicon）メモリ、磁気又は光カード、RAID（Redundant  Array  of  Independent  Disks）ドライブのようなデバイスのアレイ、ソリッドステートメモリデバイス（例えば、USBメモリ）、ソリッドステートドライブ（SSD）及び情報を記憶するための他の種類の記憶媒体のような、１つ以上の高速メモリユニットの形式の様々な種類のコンピュータ読み取り可能且つ機械読み取り可能記憶媒体を非限定的に含んでもよい。
【００４１】
いくつかの例では、通信インタフェース1160は、通信インタフェースをサポートするロジック及び／又は機能を含んでもよい。これらの例では、通信インタフェース1160は、直接又はネットワーク通信リンク上で通信するために、様々な通信プロトコル又は標準に従って動作する１つ以上の通信インタフェースを含んでもよい。直接通信は、SMBus仕様、PCI  Express仕様又はUSB-PD仕様を含むUSB仕様に関連するもののような１つ以上の業界標準（後代及び変形を含む）に記載の通信プロトコル又は標準の使用を介して生じてもよい。ネットワーク通信は、IEEE（Institute  of  Electrical  and  Electronics  Engineers）により公開された１つ以上のEthernet標準に記載のもののような通信プロトコル又は標準の仕様を介して生じてもよい。例えば、１つのこのようなEthernet標準は、2008年12月に公開されたIEEE  802.3-2008,  Carrier  sense  Multiple  access  with  Collision  Detection  (CSMA/CD)  Access  Method  and  Physical  Layer  Specifications（以下、「IEEE802.3」）を含んでもよい。
【００４２】
コンピューティングプラットフォーム1100は、USBデバイスのためのUSBホストとして機能するコンピューティングデバイスの一部でもよい。コンピューティングデバイスは、コンピュータ、パーソナルコンピュータ（PC）、デスクトップコンピュータ、ラップトップコンピュータ、ノートブックコンピュータ、ネットブックコンピュータ、タブレットコンピュータ、ウルトラブックコンピュータを含んでもよいが、これらに限定されない。いくつかの例では、USBホスト及びUSBデバイスとして機能するコンピューティングデバイスは、共にコンバーチブル又は2-in-1コンピュータの一部でもよい。これらの例では、USBホストは、コンピューティング、メモリ、記憶及び入力（例えば、キーボード）能力を含む基本コンピューティングプラットフォームでもよく、USBデバイスは、スタンドアローン型コンピューティング、メモリ及び記憶能力を有する取り外し可能タッチスクリーンタブレットでもよい。したがって、ここに記載のコンピューティングプラットフォーム1100の機能及び／又は具体的な構成は、必要に応じてコンピューティングプラットフォーム1100の様々な実施例において適切に包含されてもよく、或いは省略されてもよい。
【００４３】
コンピューティングプラットフォーム1100のコンポーネント及び機能は、ディスクリート回路、特定用途向け集積回路（ASIC）、論理ゲート及び／又はシングルチップアーキテクチャのいずれかの組み合わせを使用して実現されてもよい。さらに、コンピューティングプラットフォーム1100の機能は、必要に応じて適切にマイクロコントローラ、プログラム可能ロジックアレイ及び／又はマイクロプロセッサ、又は前述のいずれかの組み合わせを使用して実現されてもよい。ハードウェア、ファームウェア及び／又はソフトウェアエレメントは、ここでは併せて或いは個別に「ロジック」又は「回路」と呼ばれてもよい点に留意すべきである。
【００４４】
図１１のブロック図に示す例示的なコンピューティングプラットフォーム1100は、多くの潜在的な実現の１つの機能的な記述例を表し得ることが認識されるべきである。したがって、添付図面に示すブロック機能の分割、省略又は包含は、これらの機能を実現するためのハードウェアコンポーネント、回路、ソフトウェア及び／又はエレメントが実施例において必然的に分割、省略又は包含されることを暗示するのではない。
【００４５】
少なくとも１つの例の１つ以上の側面は、プロセッサ内の様々なロジックを表す少なくとも１つの機械読み取り可能媒体に記憶された表現上の命令により実現されてもよい。これは、機械、コンピューティングデバイス又はシステムにより読み取られた場合、機械、コンピューティングデバイス又はシステムに対してここに記載の技術を実行するロジックを実現させる。このような表現は、有形の機械読み取り可能媒体に記憶され、ロジック又はプロセッサを実際に作る組み立て機械にロードするために様々な顧客又は製造施設に供給されてもよい。
【００４６】
様々な例は、ハードウェアエレメント、ソフトウェアエレメント、又は双方の組み合わせを使用して実現されてもよい。いくつかの例では、ハードウェアエレメントは、デバイス、コンポーネント、プロセッサ、マイクロプロセッサ、回路、回路素子（例えば、トランジスタ、抵抗、コンデンサ、インダクタ等）、集積回路、ASIC、PLD、DSP、FPGA、メモリユニット、論理ゲート、抵抗、半導体デバイス、チップ、マイクロチップ、チップセット等を含んでもよい。いくつかの例では、ソフトウェアエレメントは、ソフトウェアコンポーネント、プログラム、アプリケーション、コンピュータプログラム、アプリケーションプログラム、システムプログラム、機械プログラム、オペレーティングシステムソフトウェア、ミドルウェア、ファームウェア、ソフトウェアモジュール、ルーチン、サブルーチン、関数、メソッド、プロシージャ、ソフトウェアインタフェース、API、命令セット、コンピューティングコード、コンピュータコード、コードセグメント、コンピュータコードセグメント、ワード、値、シンボル、又はこれらのいずれかの組み合わせを含んでもよい。例がハードウェアエレメント及び／又はソフトウェアエレメントを使用して実現されるか否かの決定は、所与の実装について要求されるように、所望の計算レート、電力レベル、熱耐性、処理サイクル予算、入力データレート、出力データレート、メモリリソース、データバス速度、及び他の設計上又は性能上の制約のようないずれかの数の要因に従って変化してもよい。
【００４７】
いくつかの例は、製造物又は少なくとも１つのコンピュータ読み取り可能媒体を含んでもよい。コンピュータ読み取り可能媒体は、ロジックを記憶するための過渡的でない記憶媒体を含んでもよい。いくつかの例では、過渡的でない記憶媒体は、揮発性メモリ又は不揮発性メモリ、取り外し可能メモリ又は取り外し不可能メモリ、消去可能メモリ又は消去不可能メモリ、書き込み可能メモリ又は再書き込み可能メモリ等を含み、電子データを記憶可能な１つ以上の種類のコンピュータ読み取り可能記憶媒体を含んでもよい。いくつかの例では、ロジックは、ソフトウェアコンポーネント、プログラム、アプリケーション、コンピュータプログラム、アプリケーションプログラム、システムプログラム、機械プログラム、オペレーティングシステムソフトウェア、ミドルウェア、ファームウェア、ソフトウェアモジュール、ルーチン、サブルーチン、関数、メソッド、プロシージャ、ソフトウェアインタフェース、API、命令セット、コンピューティングコード、コンピュータコード、コードセグメント、コンピュータコードセグメント、ワード、値、シンボル、又はこれらのいずれかの組み合わせのような様々なソフトウェアエレメントを含んでもよい。
【００４８】
いくつかの例によれば、コンピュータ読み取り可能媒体は、機械、コンピューティングデバイス又はシステムにより実行された場合、機械、コンピューティングデバイス又はシステムに対して記載の例に従った方法及び／又は動作を実行させる命令を記憶又は維持するための過渡的でない記憶媒体を含んでもよい。命令は、ソースコード、コンパイル済コード、インタープリタ型コード、実行可能コード、スタティックコード、ダイナミックコード等のようないずれか適切な種類のコードを含んでもよい。命令は、機械、コンピューティングデバイス又はシステムに対して特定の機能を実行するように命令するために、所定のコンピュータ言語、方式又はシンタックスに従って実現されてもよい。命令は、いずれか適切なハイレベル、ローレベル、オブジェクト指向型、ビジュアル、コンパイル済及び／又はインタープリタ型プログラミング言語を使用して実現されてもよい。
【００４９】
いくつかの例は、「一例では」又は「例」という表現をこれらの派生語と共に使用して記載されることがある。これらの用語は、例に関して記載された特定の機能、構造又は特徴が少なくとも１つの例に含まれることを意味する。明細書の様々な場所に「一例では」という語句が現れることは、必ずしも全てが同じ例を示しているとは限らない。
【００５０】
いくつかの例は、「結合」及び「接続」という表現をこれらの派生語と共に使用して記載されることがある。これらの用語は、必ずしも相互に同義語を意図するとは限らない。例えば、「接続」及び／又は「結合」という用語を使用した説明は、２つ以上のエレメントが相互に直接の物理的又は電気的接触にあることを示してもよい。しかし、「結合」という用語はまた、２つ以上のエレメントが相互に直接の接触にはないが、依然として相互に連携又は相互作用することを意味してもよい。
【００５１】
以下の例は、ここに開示の技術の更なる例に関する。
【００５２】
例１．例示的な装置は、複合電力が複数の負荷のうち１つから生成されるピーク負荷需要を供給するために十分になるように、複合電力を複数の負荷に供給可能な第１及び第２の電圧レギュレータを含んでもよい。この装置はまた、複合電力を複数の負荷の各負荷に提供可能であるか、或いは第１又は第２の電圧レギュレータから各負荷に個別に供給される電力を提供可能な第１及び第２の電力ゲートデバイスを含んでもよい。この装置はまた、複数の負荷のうち１つ以上の負荷への提供のために、複合電力又は個別に供給される電力を、第１及び第２の電力ゲートデバイスを通じてルーティングする第１及び第２の電力ゲートデバイスのそれぞれの第１及び第２のコントローラを含んでもよい。
【００５３】
例２．例１の装置はまた、同じ調整電圧又は１つ以上の異なる調整電圧が第１及び第２の電圧レギュレータにより出力されるように、第１及び第２の電圧レギュレータのためのそれぞれの入力VIDを制御するVIDコントローラを含んでもよい。
【００５４】
例３．例２の装置において、VIDコントローラは、第１又は第２の電力ゲートデバイスの間の電圧低下を補償するために、それぞれの入力VIDのそれぞれへの電力のガードバンド量を追加することにより、それぞれの入力VIDを変更してもよい。この装置はまた、変更された入力VIDを第１又は第２の電圧レギュレータの中からそれぞれの宛先電圧レギュレータに提供してもよい。
【００５５】
例４．例２の装置において、VIDコントローラは、複数の負荷のうち１つからのピーク負荷需要の間に、同じ調整電圧が第１及び第２の電圧レギュレータにより出力されるように、それぞれの入力VIDを制御してもよい。
【００５６】
例５．例４の装置において、VIDコントローラは、複数の負荷からの非ピーク負荷需要の間に、同じ調整電圧が第１及び第２の電圧レギュレータにより出力されるように、それぞれの入力VIDを制御してもよい。
【００５７】
例６．例４の装置において、VIDコントローラは、複数の負荷からの非ピーク負荷需要の間に、１つ以上の異なる調整電圧が第１及び第２の電圧レギュレータにより出力されるように、それぞれの入力VIDを制御してもよい。
【００５８】
例７．例６の装置において、VIDコントローラは、第１の電圧レギュレータが入力VIDの中から第１のVIDを有するように、それぞれの入力VIDを制御してもよい。これらの例では、第１のVIDは、複数の負荷からの非ピーク負荷需要を満たす電力を供給するために第１の電圧レギュレータをオンにさせてもよく、第２の電圧レギュレータは、第１のVIDを有する第１の電圧レギュレータが十分な電力を供給することができないレベルまで非ピーク負荷需要が上昇した場合にのみオンになる。
【００５９】
例８．例７の装置において、VIDコントローラは、第２の電圧レギュレータがオンになったことに続いて、第１及び第２の電圧レギュレータが非ピーク負荷需要を等しく共有するように、入力VIDの中から第１のVID及び第２のVIDを制御してもよい。
【００６０】
例９．例２の装置において、複数の負荷は、マルチコアプロセッサのコアを含んでもよい。これらの例では、第１及び第２の電圧レギュレータ、第１及び第２の電力ゲートデバイス、第１及び第２の電力ゲートデバイスのそれぞれの第１及び第２のコントローラ、並びにVIDコントローラは、マルチコアプロセッサと同じダイ上に位置してもよい。ピーク負荷需要は、第１のコアがターボブースト又は動的オーバークロックモードで動作することに応じて、マルチコアプロセッサの第１のコアから生成されてもよい。
【００６１】
例１０．例１の装置において、複数の負荷は、マルチコアプロセッサのコアを含んでもよい。
【００６２】
例１１．例１０の装置において、第１及び第２の電圧レギュレータ、第１及び第２の電力ゲートデバイス、並びに第１及び第２の電力ゲートデバイスのそれぞれの第１及び第２のコントローラは、マルチコアプロセッサと同じダイ上に位置してもよい。
【００６３】
例１２．例１１の装置において、ピーク負荷需要は、第１のコアがターボブースト又は動的オーバークロックモードで動作することに応じて、マルチコアプロセッサの第１のコアから生成されてもよい。
【００６４】
例１３．例示的な方法は、複合電力が複数の負荷のうち１つから生成されるピーク負荷需要を供給するために十分になるように、第１及び第２の電圧レギュレータから複数の負荷に複合電力を供給するステップを含んでもよい。この方法はまた、第１及び第２の電力ゲートデバイスを通じて複合電力を複数の負荷の各負荷に提供するステップ、又は第１又は第２の電圧レギュレータから各負荷に個別に供給される電力を提供するステップを含んでもよい。この方法はまた、第１及び第２の電力ゲートデバイスのそれぞれの第１及び第２のコントローラにおいて、複数の負荷のうち１つ以上の負荷への提供のために、複合電力又は個別に供給される電力を、第１及び第２の電力ゲートデバイスを通じてルーティングするステップを含んでもよい。
【００６５】
例１４．例１３の方法はまた、VIDコントローラにおいて、同じ調整電圧又は１つ以上の異なる調整電圧が第１及び第２の電圧レギュレータにより出力されるように、第１及び第２の電圧レギュレータのためのそれぞれの入力VIDを制御するステップを含んでもよい。
【００６６】
例１５．例１４の方法はまた、第１又は第２の電力ゲートデバイスの間の電圧低下を補償するために、それぞれの入力VIDのそれぞれへの電力のガードバンド量を追加することにより、それぞれの入力VIDを変更するステップを含んでもよい。この方法はまた、変更された入力VIDを第１又は第２の電圧レギュレータの中からそれぞれの宛先電圧レギュレータに提供するステップを含んでもよい。
【００６７】
例１６．例１２の方法はまた、複数の負荷のうち１つからのピーク負荷需要の間に、同じ調整電圧が第１及び第２の電圧レギュレータにより出力されるように、それぞれの入力VIDを制御するステップを含んでもよい。
【００６８】
例１７．例１６の方法は、複数の負荷からの非ピーク負荷需要の間に、同じ調整電圧が第１及び第２の電圧レギュレータにより出力されるように、それぞれの入力VIDを制御するステップを含んでもよい。
【００６９】
例１８．例１６の方法は、複数の負荷からの非ピーク負荷需要の間に、１つ以上の異なる調整電圧が第１及び第２の電圧レギュレータにより出力されるように、それぞれの入力VIDを制御するステップを含んでもよい。
【００７０】
例１９．例１８の方法は、第１の電圧レギュレータが入力VIDの中から第１のVIDを有するように、それぞれの入力VIDを制御するステップを含んでもよい。これらの例では、第１のVIDは、複数の負荷からの非ピーク負荷需要を満たす電力を供給するために第１の電圧レギュレータをオンにさせてもよく、第２の電圧レギュレータは、第１のVIDを有する第１の電圧レギュレータが十分な電力を供給することができないレベルまで非ピーク負荷需要が上昇した場合にのみオンになる。
【００７１】
例２０．例１９の方法は、第２の電圧レギュレータがオンになったことに続いて、第１及び第２の電圧レギュレータが非ピーク負荷需要を等しく共有するように、入力VIDの中から第１のVID及び第２のVIDを制御するステップを含んでもよい。
【００７２】
例２１．例１４の方法において、複数の負荷は、マルチコアプロセッサのコアを含んでもよい。これらの例では、第１及び第２の電圧レギュレータ、第１及び第２の電力ゲートデバイス、第１及び第２の電力ゲートデバイスのそれぞれの第１及び第２のコントローラ、並びにVIDコントローラは、マルチコアプロセッサと同じダイ上に位置してもよい。ピーク負荷需要は、第１のコアがターボブースト又は動的オーバークロックモードで動作することに応じて、マルチコアプロセッサの第１のコアから生成されてもよい。
【００７３】
例２２．例１３の方法において、複数の負荷は、マルチコアプロセッサのコアを含んでもよい。
【００７４】
例２３．例２２の方法において、第１及び第２の電圧レギュレータ、第１及び第２の電力ゲートデバイス、並びに第１及び第２の電力ゲートデバイスのそれぞれの第１及び第２のコントローラは、マルチコアプロセッサと同じダイ上に位置してもよい。
【００７５】
例２４．例２３の方法において、ピーク負荷需要は、第１のコアがターボブースト又は動的オーバークロックモードで動作することに応じて、マルチコアプロセッサの第１のコアから生成されてもよい。
【００７６】
例２５．例示的な少なくとも１つの機械読み取り可能媒体は、コンピューティングデバイスで実行されることに応じて、コンピューティングデバイスに対して例１３〜２４のいずれかに記載の方法を実行させ得る複数の命令を含んでもよい。
【００７７】
例２６．例示的な装置は、例１３〜２４のうちいずれかの方法を実行する手段を含んでもよい。
【００７８】
開示の要約は、読者が技術的開示の本質を迅速に確認することを可能にすることを要約に求める37C.F.R§1.72(b)に従うために提供されていることが強調される。これは、請求項の範囲又は意味を解釈又は限定するために使用されないという理解で提示されている。さらに、前述の詳細な説明において、開示を合理化する目的で、様々な機能が単一の例にグループ化されていることが分かる。開示のこの方法は、請求項の例が各請求項に明示的に記載されたものより多くの機能を必要とするという意図を反映するものとして解釈されるべきではない。むしろ、以下の請求項が反映するように、本発明の対象物は、単一の開示された例の全ての機能未満にある。したがって、以下の請求項は、各請求項が別々の例として自立して、詳細な説明に組み込まれる。添付の特許請求の範囲において、「含む（including）」及び「ここで（in  which）」という用語は、それぞれ「含む（comprising）」及び「ここで（wherein）」という各用語の英語における等価なものとして使用される。さらに、「第１」、「第２」及び「第３」等の用語は、単にラベルとして使用されており、その対象に対する数値的な要件を課すことを意図するものではない。
【００７９】
対象物は、構造的機能及び／又は方法論的動作に特有の言語で記載されているが、添付の特許請求の範囲に規定される対象物は、必ずしも前述の特定の機能又は動作に限定されるものではないことが認識されるべきである。むしろ、前述の特定の機能及び動作は、特許請求の範囲を実現する例示的な形式として開示される。
【図１】
0006644787.tif 000002
【図２】
0006644787.tif 000003
【図３】
0006644787.tif 000004
【図４】
0006644787.tif 000005
【図５】
0006644787.tif 000006
【図６】
0006644787.tif 000007
【図７】
0006644787.tif 000008
【図８】
0006644787.tif 000009
【図９】
0006644787.tif 000010
【図１０】
0006644787.tif 000011
【図１１】
0006644787.tif 000012