(57)【特許請求の範囲】
【請求項１】
出力電圧を出力する出力トランジスタと、
第１の基準電圧を生成する第１の基準電圧回路と、
前記出力電圧を分圧して生成された分圧電圧を出力する分圧回路と、
前記第１の基準電圧と前記分圧電圧とが入力され、前記出力電圧を一定にするよう前記出力トランジスタを制御する誤差増幅回路と、
過熱状態を検出して前記出力トランジスタをオフさせる過熱保護回路とを備え、
前記過熱保護回路は、
温度に応じた電圧を出力する温度センス回路と、
電源端子に供給される電源電圧と前記出力電圧の電圧差に応じた電流を出力する電圧差センス回路と、
前記出力トランジスタに流れる電流に応じた電流を出力する出力電流モニタ回路と、
第２の基準電圧を生成する第２の基準電圧回路と、
前記温度センス回路の出力電圧と前記第２の基準電圧とを比較するコンパレータ回路と、
前記コンパレータ回路の比較結果をゲートに受け、前記比較結果が過熱状態を示しているとき、前記出力トランジスタをオフさせる過熱保護トランジスタとを有し、
前記第２の基準電圧回路は、前記電圧差センス回路の出力電流及び前記出力電流モニタ回路の出力電流に基づき、前記第２の基準電圧が制御されることを特徴とするボルテージレギュレータ。
【請求項２】
前記電圧差センス回路の出力及び前記出力電流モニタ回路の出力と前記第２の基準電圧回路との間に設けられ、前記出力トランジスタがオンしているときにオンし、オフしているときにオフする第１のスイッチをさらに備え、
前記第２の基準電圧回路は、
前記電源端子と前記第１のスイッチの一端との間に接続された定電流回路と、
前記第１のスイッチの一端と接地端子との間に接続された抵抗素子と、
前記第１のスイッチの一端の電圧を入力として受けるボルテージフォロア回路と、
前記ボルテージフォロア回路の出力と接地端子との間に順に接続された第１、第２、及び第３の抵抗を含むブリーダ抵抗と、
一端が前記第２の抵抗と第３の抵抗の接続点に、他端が接地端子に接続され、前記出力トランジスタがオンしているときにオンし、オフしているときにオフする第２のスイッチとを含み、
前記第１の抵抗と前記第２の抵抗の接続点の電圧が前記第２の基準電圧となることを特徴とする請求項１に記載のボルテージレギュレータ。
【請求項３】
前記電圧差センス回路は、ソースが前記電源端子に接続され、ゲートが前記出力電圧に接続され、ドレインが前記第１のスイッチの一端に接続されたトランジスタを含むことを特徴とする請求項２に記載のボルテージレギュレータ。
【請求項４】
前記出力電流モニタ回路は、ソースが前記電源端子に接続され、ゲートが前記出力トランジスタのゲートに接続され、ドレインが前記第１のスイッチの一端に接続されたトランジスタを含むことを特徴とする請求項２又は３に記載のボルテージレギュレータ。
【請求項５】
前記第１及び第２のスイッチは、前記コンパレータ回路の出力により制御されることを特徴とする請求項２乃至４のいずれか一項に記載のボルテージレギュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、過熱保護回路を備えたボルテージレギュレータに関する。
【背景技術】
【０００２】
一般的にボルテージレギュレータは、出力に接続された電子機器の負荷に応じて電流供給をおこない、電力損失は発熱によってエネルギーを消費する。また、負荷電流が増大した場合には、過度な温度上昇によってボルテージレギュレータ自身の破壊に至る場合がある。そのため、所定の温度以上にならないための過熱保護回路が設けられている。
【０００３】
ここで、従来の過熱保護回路を備えたボルテージレギュレータについて説明する（例えば、特許文献１参照）。
図３は、従来のボルテージレギュレータ２００の回路図である。
ボルテージレギュレータ２００は、温度センス回路１１５、基準電圧回路１１４、コンパレータ回路１０３、トランジスタ１０４及び１１０とを含む過熱保護回路１２３を備え、以下のように構成されている。
【０００４】
温度センス回路１１５は、定電流回路１０１とダイオード１０２からなり、定電流回路１０１とダイオード１０２の接続点から電圧ＶＦを出力する。
基準電圧回路１１４は、基準電圧１０６とボルテージフォロア回路１０５とブリーダ抵抗１０７、１０８、１０９からなり、抵抗１０７と１０８の接続点から電圧ＶＲＥＦを出力する。
【０００５】
コンパレータ回路１０３は、温度センス回路１１５の出力である電圧ＶＦと、基準電圧回路１１４の出力である電圧ＶＲＥＦとを比較し、比較結果を出力する。コンパレータ回路１０３の出力は、トランジスタ１０４のゲートとトランジスタ１１０のゲートに入力される。
【０００６】
トランジスタ１０４は、ソースが電源端子に接続され、ドレインがボルテージレギュレータ２００の出力トランジスタ（出力ドライバ）１１１のゲートに接続されている。トランジスタ１１０は、ソースが接地端子に接続され、ドレインが抵抗１０８と１０９の接続点に接続されている。
【０００７】
出力トランジスタ１１１のドレインと接地端子との間には抵抗１１２と１１３からなる分圧回路が接続されている。
誤差増幅回路１１６は、該分圧回路からの分圧電圧と基準電圧１１７の電圧を受け、出力端子が出力トランジスタ１１１のゲートに接続されている。
【０００８】
温度センス回路１１５の温度特性は、ダイオード１０２の順方向電圧の温度特性で生成され、出力電圧ＶＦは、ほぼ−２ｍＶ／℃の特性となっている。基準電圧回路１１４の出力電圧ＶＲＥＦは、ブリーダ抵抗１０７、１０８、１０９のトリミング調整をおこなうことで、任意の電圧値に設定することが可能である。
【０００９】
過熱状態を検出していない通常状態の場合は、ＶＦ＞ＶＲＥＦになるのでコンパレータ回路１０３の出力はＨＩＧＨ状態となり、トランジスタ１０４はオフとなる。これにより、出力トランジスタ１１１のゲート電圧は、誤差増幅回路１１６の出力端子の電圧となる。よって、出力トランジスタがオンとなり、所定の電位の出力電圧ＶＯＵＴが出力される。
【００１０】
一方、過熱状態を検出している場合は、ＶＲＥＦ＞ＶＦになるのでコンパレータ１０３の出力はＬＯＷとなり、トランジスタ１０４はオンとなる。これにより、出力トランジスタ１１１のゲート電圧が電源電圧となるため、出力トランジスタ１１１はオフとなる。よって、出力電圧ＶＯＵＴは接地電位となる。
【００１１】
このように、従来のボルテージレギュレータ２００は、過熱保護回路１２３により、過熱状態を検出していないときは、通常どおりに動作して、出力トランジスタ１１１から電源電位以下の所定の電圧ＶＯＵＴを出力し、過熱状態を検出しているときは、出力トランジスタ１１１をオフとすることにより、出力電圧ＶＯＵＴを接地電位とする。こうして、過度な温度上昇からボルテージレギュレータ自身を保護することができる。
【００１２】
なお、トランジスタ１１０は、過熱状態から通常状態となる温度と、その逆の通常状態から過熱状態となる温度をそれぞれ異なる温度とする、すなわちヒステリシスを持たせるために設けられている。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２００５−１００２９５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
高耐圧、且つ、大電流のボルテージレギュレータでは、高電圧状態での過渡的な負荷電流の増加によって大きな電力損失が発生する。この電力損失は、出力ドライバの発熱によるエネルギー消費によるところが大きい。しかしながら、出力ドライバと温度センス回路のダイオードとがチップ上において離れてレイアウトされている場合、最も発熱している出力ドライバの中心付近温度と温度センス回路のダイオードとの間には熱勾配による温度差が発生する。
【００１５】
図３の従来のボルテージレギュレータ２００では、過熱保護回路１２３が所定の過熱状態を検出した時点で、最も発熱している出力ドライバ（出力トランジスタ１１１）の中心付近温度は上記所定の過熱状態の温度以上となり、出力ドライバ１１１の破壊耐熱温度を超えてしまう場合が生じるおそれがある。
【００１６】
本発明は、上記課題に鑑みてなされ、出力ドライバの熱破壊を未然に防止することができるボルテージレギュレータを提供する。
【課題を解決するための手段】
【００１７】
本発明のボルテージレギュレータは、出力電圧を出力する出力トランジスタと、第１の基準電圧を生成する第１の基準電圧回路と、前記出力電圧を分圧して生成された分圧電圧を出力する分圧回路と、前記第１の基準電圧と前記分圧電圧とが入力され、前記出力電圧を一定にするよう前記出力トランジスタを制御する誤差増幅回路と、過熱状態を検出して前記出力トランジスタをオフさせる過熱保護回路とを備え、前記過熱保護回路は、温度に応じた電圧を出力する温度センス回路と、電源端子に供給される電源電圧と前記出力電圧の電圧差に応じた電流を出力する電圧差センス回路と、前記出力トランジスタに流れる電流に応じた電流を出力する出力電流モニタ回路と、第２の基準電圧を生成する第２の基準電圧回路と、前記温度センス回路の出力電圧と前記第２の基準電圧とを比較するコンパレータ回路と、前記コンパレータ回路の比較結果をゲートに受け、前記比較結果が過熱状態を示しているとき、前記出力トランジスタをオフさせる過熱保護トランジスタとを有し、前記第２の基準電圧回路は、前記電圧差センス回路の出力電流及び前記出力電流モニタ回路の出力電流に基づき、前記第２の基準電圧が制御されることを特徴とする。
【発明の効果】
【００１８】
本発明では、電源端子に供給される電源電圧と前記出力電圧の電圧差に応じた電流を出力する電圧差センス回路の出力電流と出力トランジスタに流れる電流に応じた電流を出力する出力電流モニタ回路の出力電流に基づき第２の基準電圧が制御される。かかる構成により、出力トランジスタの消費電力が増加したことに基づいて出力トランジスタをオフさせることができる。したがって、出力トランジスタの熱破壊を未然に防止することが可能となる。
【図面の簡単な説明】
【００１９】
【図１】本発明の実施形態の過熱保護回路を内蔵したボルテージレギュレータの回路図である。
【図２】図１に示す過熱保護回路内の基準電圧回路、電力検出回路、電圧差センス回路、出力電流モニタ回路の回路図である。
【図３】従来の過熱保護回路を内蔵したボルテージレギュレータの回路図である。
【発明を実施するための形態】
【００２０】
以下、本発明の実施形態について、図面を参照して説明する。
図１は、本発明のボルテージレギュレータ１００の回路図である。
ボルテージレギュレータ１００は、出力トランジスタ（出力ドライバ）１８、誤差増幅回路１９、基準電圧回路２０、抵抗２１及び２２からなる分圧回路、並びに過熱保護回路２３を備え、以下のように構成されている。
【００２１】
誤差増幅回路１９は、出力電圧ＶＯＵＴが分圧回路により分圧されて生成された分圧電圧ＶＦＢと基準電圧回路２０により生成された基準電圧ＶＲＥＦ１とを比較する。誤差増幅回路１９は、比較結果として電圧ＶＥＡＯを出力し、出力トランジスタ１８のゲートに供給する。
かかる構成により、ボルテージレギュレータ１００は、通常状態において、出力端子から一定の出力電圧ＶＯＵＴを出力する。
【００２２】
過熱保護回路２３は、温度センス回路１１、基準電圧回路１２、コンパレータ回路１３、ＰＭＯＳトランジスタ（過熱保護トランジスタ）１４、スイッチ１５、電圧差センス回路１６、及び出力電流モニタ回路１７により構成されている。
【００２３】
温度センス回路１１は、図３に示す温度センス回路１１５と同様の構成を有し、その温度特性は、ダイオードの順方向電圧の温度特性で生成され、出力電圧ＶＦは、ほぼ−２ｍＶ／℃の特性となっている。
【００２４】
コンパレータ回路１３は、温度センス回路１１の出力電圧ＶＦと基準電圧回路１２の出力電圧ＶＲＥＦ２を比較し、比較結果として電圧ＶＣＭＰを出力する。コンパレータ回路１３の出力電圧ＶＣＭＰは、ソースが電源端子１０に、ドレインが出力トランジスタ１８のゲートに接続されたＰＭＯＳトランジスタ１４のゲートに供給される。
【００２５】
電圧差センス回路１６は、電源端子１０、ボルテージレギュレータ１００の出力端子、及びスイッチ１５の一端に接続されている。
出力電流モニタ回路１７は、電源端子１０、誤差増幅回路１９の出力端子、及びスイッチ１５の一端に接続されている。
【００２６】
スイッチ１５は、他端が基準電圧回路１２に接続され、コンパレータ回路１３の出力電圧ＶＣＭＰによりオン／オフを制御される。スイッチ１５は、電圧ＶＣＭＰがＨＩＧＨのときオン、ＬＯＷのときオフとなる。
【００２７】
次に、図１に示す基準電圧回路１２、スイッチ１５、電圧差センス回路１６、及び出力電流モニタ回路１７の詳細につき、図２を用いて説明する。
基準電圧回路１２は、定電流回路３１、抵抗３２、ボルテージフォロア回路３３、ブリーダ抵抗３４、３５、３６、及びスイッチ３７により構成されている。
ブリーダ抵抗３４、３５、３６は、ボルテージフォロア回路３３の出力と接地端子ＶＳＳとの間に接続されている。
【００２８】
スイッチ３７は、一端が抵抗３５と３６の接続点に、他端が接地端子ＶＳＳに接続され、コンパレータ回路１３の出力電圧ＶＣＭＰによりオン／オフを制御される。スイッチ３７は、電圧ＶＣＭＰがＨＩＧＨのときオン、ＬＯＷのときオフとなる。
定電流回路３１と抵抗３２の接続点は、ボルテージフォロア回路３３の一方の入力端子に接続されている。
【００２９】
電圧差センス回路１６は、ソースが電源端子１０に接続され、ゲートがＶＯＵＴに接続され、ドレインがスイッチ１５の一端に接続されたトランジスタ３８で構成されている。また、出力電流モニタ回路１７は、ソースが電源端子１０に接続され、ゲートが図１に示す出力トランジスタ１８のゲートに接続され、ドレインがスイッチ１５の一端に接続されたトランジスタ３９で構成されている。
【００３０】
次に、過熱保護回路２３の動作について、図１及び図２を用いて説明する。
基準電圧回路１２は、通常状態においては、過熱状態を検出するための所定の温度に対応する所定の電圧値の電圧ＶＲＥＦ２を出力している。
【００３１】
自己発熱や周囲温度の上昇によって、ボルテージレギュレータ１００の温度が上昇していくと、温度センス回路１１の出力電圧ＶＦは約−２ｍＶ／℃の特性で低下していく。そして、温度センス回路１１の出力電圧ＶＦが基準電圧回路１２の出力電圧ＶＲＥＦ２を下回ると、コンパレータ回路１３はＬＯＷを出力する。
【００３２】
これにより、ＰＭＯＳトランジスタ１４がオンするので、出力トランジスタ１８のゲート電圧が高くなる。したがって、出力トランジスタ１８がオフし、ボルテージレギュレータの出力電圧ＶＯＵＴがＬＯＷになる。
【００３３】
次に、本発明の主な特徴である出力ドライバの熱破壊を未然に防止する過熱保護回路２３の動作について説明する。
上述の通常状態から、電源端子１０の電源電圧と出力電圧ＶＯＵＴの電圧差が大きくなると、電圧差センス回路１６のトランジスタ３８、スイッチ１５、抵抗３２を介して電源端子１０から接地端子ＶＳＳへ電流が流れる。また、出力トランジスタ１８に流れる出力電流が大きくなると、出力電流モニタ回路１７のトランジスタ３９、スイッチ１５、抵抗３２を介して電源端子１０から接地端子ＶＳＳへ電流が流れる。
【００３４】
これにより、抵抗３２に流れる電流が増加することから、定電流回路３１と抵抗３２の接続点の電圧ＶＲＥＦ２Ｂが高くなる。したがって、基準電圧回路１２の出力電圧ＶＲＥＦ２が上記所定の電圧値よりも高くなる。すなわち、電圧差センス回路１６の出力電流及び出力電流モニタ回路１６の出力電流に基づき、第２の基準電圧ＶＲＥＲＦ２が制御されることとなる。
【００３５】
温度センス回路１１の出力電圧の約−２ｍＶ／℃の特性は変わらないので、基準電圧回路１２の出力電圧ＶＲＥＦ２が高くなることは、過熱状態を検出するための温度を下げることとなる。
【００３６】
よって、電圧差センス回路１６、出力電流モニタ回路１７、スイッチ１５及び基準電圧回路１２によって高くなった基準電圧ＶＲＥＦ２が温度センス回路１１の出力電圧ＶＦを超えると、コンパレータ回路１３の出力電圧ＶＣＭＰがＬＯＷとなり、ＰＭＯＳトランジスタ１４がオンする。
【００３７】
これにより、出力トランジスタ１８のゲートに供給される電圧ＶＥＡＯが電源端子１０の電源電圧となり、出力トランジスタ１８がオフし、ボルテージレギュレータの出力電圧ＶＯＵＴがＬＯＷになる。すなわち、ボルテージレギュレータの出力が停止する。
このとき、コンパレータ回路１３の出力電圧ＶＣＭＰがＬＯＷとなったことに基づき、スイッチ１５及び３７はオフとなる。
【００３８】
ここで、スイッチ１５をオフとしているのは、過熱状態を検出して出力を停止させても、スイッチ１５をそのままオンにしておくと、出力が停止したことにより出力電流モニタ回路の電流がゼロとなり、すぐに通常状態に戻ってしまうおそれがあるためである。
【００３９】
また、スイッチ３７をオフとしているのは、過熱状態を解除する温度を下げるためである。すなわち、上述のようにして高くなった基準電圧ＶＲＥＦ２は、スイッチ３７をオフとすることにより、抵抗３６の分、上記所定の電圧値よりも更に高い電圧に設定される。基準電圧回路１２の出力電圧ＶＲＥＦ２を高くすることで、一度過熱状態を検出した後に過熱状態を解除する基準となる温度を低くすることができる。
【００４０】
過熱状態を検出したことで、ボルテージレギュレータの出力が停止して温度が下降していくと、温度センス回路１１の出力電圧は上昇する。過熱状態を解除する所定の温度を下回ると、温度センス回路１１の出力電圧が基準電圧回路１２の出力電圧ＶＲＥＦ２を上回りコンパレータ回路１３はＨＩＧＨを出力する。すると、ＰＭＯＳトランジスタ１４がオフするので、出力トランジスタ１８のゲート電圧が低くなる。したがって、出力トランジスタ１８がオンし、ボルテージレギュレータの出力電圧ＶＯＵＴが再度所定の電圧になる。
【００４１】
このように、本実施形態によれば、温度センス回路１１がセンスしている温度が上記所定の温度より低い場合であっても、電圧差センス回路１６が出力する電源電圧と出力電圧ＶＯＵＴの電圧差に応じた電流と出力電流モニタ回路１７が出力する出力トランジスタに流れる電流に応じた電流とに基づいて、すなわち出力トランジスタ１８の消費電力に基づいて、基準電圧回路１２の出力電圧ＶＲＥＦ２を制御することにより、過熱状態を検出する基準となる温度を下げることが可能となる。したがって、出力トランジスタの熱破壊を未然に防止することが可能となる。
【００４２】
このように、本発明によれば、電力損失が大きい場合には、検出温度の設定を下げることができる。また、量産時の過熱保護回路の機能テストにおいて、電力損失を大きく設定することで検出温度が下がり低温でのテストが可能となる。低温でのテストが可能となると、設定温度までの待ち時間短縮や、高温対応の部材が不用となりコストの削減に効果がある。
【符号の説明】
【００４３】
１０  電源端子
１１  温度センス回路
１２、２０  基準電圧回路
１３  コンパレータ回路
１５，３７  スイッチ
１６  電圧差センス回路
１７出力電流モニタ回路
１９  誤差増幅回路
３１  定電流回路
３３  ボルテージフォロア回路
【図１】
0006630557.tif 000002
【図２】
0006630557.tif 000003
【図３】
0006630557.tif 000004