(57)【特許請求の範囲】
【請求項１】
アナログ回路に基準電流を供給する基準電流源回路であって、
前記基準電流を生成する定電流回路と、
前記基準電流源回路の起動時に、第１起動電流を前記定電流回路に供給するとともに、第２起動電流を前記アナログ回路に供給する起動回路と、
を備え、
前記起動回路は、前記第２起動電流を、前記基準電流と同一経路を介して前記アナログ回路に供給し、
前記起動回路は、前記定電流回路の内部のひとつのノードの電圧としきい値電圧との比較結果にもとづいて、前記第２起動電流の量を切りかえることを特徴とする基準電流源回路。
【請求項２】
前記起動回路は、起動直後、前記第２起動電流を第１電流量とし、その後、前記第２起動電流を前記第１電流量より小さな第２電流量とすることを特徴とする請求項１に記載の基準電流源回路。
【請求項３】
前記定電流回路は、
電源ラインおよび接地ラインの一方である第１ライン側に設けられる電流源と、
前記電源ラインおよび前記接地ラインの他方である第２ライン側に設けられるカレントミラー回路と、
を含み、
前記基準電流源回路は、前記定電流回路と接続される位相補償用のキャパシタをさらに備え、
前記起動回路は、前記キャパシタと前記定電流回路との接続ノードに前記第１起動電流を供給することを特徴とする請求項１または２に記載の基準電流源回路。
【請求項４】
アナログ回路に基準電流を供給する基準電流源回路であって、
前記基準電流を生成する定電流回路と、
前記基準電流源回路の起動時に、第１起動電流を前記定電流回路に供給するとともに、第２起動電流を前記アナログ回路に供給する起動回路と、
を備え、
前記定電流回路は、
電源ラインおよび接地ラインの一方である第１ライン側に設けられる電流源と、
前記電源ラインおよび前記接地ラインの他方である第２ライン側に設けられるカレントミラー回路と、
を含み、
前記基準電流源回路は、前記定電流回路と接続される位相補償用のキャパシタをさらに備え、
前記起動回路は、前記キャパシタと前記定電流回路との接続ノードに前記第１起動電流を供給することを特徴とする基準電流源回路。
【請求項５】
前記起動回路は、前記キャパシタと前記定電流回路との接続ノードの電圧としきい値電圧との比較結果にもとづいて、前記第２起動電流の量を切りかえることを特徴とする請求項３または４に記載の基準電流源回路。
【請求項６】
前記起動回路は、
前記電源ラインと前記接地ラインの間に直列に設けられた抵抗および第１トランジスタと、
前記第１トランジスタとカレントミラーを形成するように接続される第２トランジスタと、
前記第１トランジスタとカレントミラーを形成するように接続される第３トランジスタと、
を含み、前記第２トランジスタに流れる電流を、前記第１起動電流として前記キャパシタに供給し、前記第３トランジスタに流れる電流を、前記第２起動電流として前記アナログ回路に供給することを特徴とする請求項３から５のいずれかに記載の基準電流源回路。
【請求項７】
前記起動回路は、
前記第１トランジスタとカレントミラーを形成するように接続される第４トランジスタと、
前記第４トランジスタと直列に設けられるスイッチと、
前記キャパシタと前記定電流回路との接続ノードの電圧としきい値電圧との比較結果にもとづいて、前記スイッチのオン、オフを切りかえる制御回路と、
をさらに含み、
前記第２起動電流は、前記第３トランジスタおよび前記第４トランジスタに流れる電流の合計であることを特徴とする請求項６に記載の基準電流源回路。
【請求項８】
アナログ回路に基準電流を供給する基準電流源回路であって、
前記基準電流を生成する定電流回路と、
前記基準電流源回路の起動時に、第１起動電流を前記定電流回路に供給するとともに、第２起動電流を前記アナログ回路に供給する起動回路と、
を備え、
前記起動回路は、
電源ラインと接地ラインの間に直列に設けられた抵抗および第１トランジスタと、
前記第１トランジスタとカレントミラーを形成するように接続される第２トランジスタと、
前記第１トランジスタとカレントミラーを形成するように接続される第３トランジスタと、
前記第３トランジスタに流れる電流を折り返す第１カレントミラー回路と、
前記基準電流に比例した電流を生成し、前記第１カレントミラー回路の出力に供給する第４トランジスタと、
その入力が前記第１カレントミラー回路の出力と接続される第２カレントミラー回路と、
を含み、前記第２トランジスタに流れる電流を、前記第１起動電流として前記定電流回路に供給し、前記第２カレントミラー回路の出力電流を、前記第２起動電流として前記アナログ回路に供給することを特徴とする基準電流源回路。
【請求項９】
請求項１から８のいずれかに記載の基準電流源回路と、
前記基準電流源回路が生成した基準電流が供給されるアナログ回路と、
を備えることを特徴とする半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基準電流源回路に関する。
【背景技術】
【０００２】
一般的に半導体集積回路は、電源電圧等に依存しない一定の基準電流を生成する基準電流源回路を備え、この基準電流がコピーされて、半導体集積回路内のさまざまな回路ブロックにバイアス電流として分配される。
【０００３】
図１は、基準電流源回路１００ｒを備える半導体集積回路２００ｒのブロック図である。半導体集積回路２００ｒは、基準電流源回路１００ｒと、基準電流源回路１００ｒにより生成される基準電流ＩＲＥＦにもとづいて動作するアナログ回路２０２と、を備える。アナログ回路２０２の種類は特に限定されず、オペアンプ、差動アンプ、コンパレータ、電圧レギュレータ、ＶＣＯ（Voltage Controlled Oscillator）、アナログタイマー回路などを含みうる。基準電流源回路１００ｒは、定電流回路１０ｒおよび起動回路２０ｒを含む。定電流回路１０ｒは、基準電流ＩＲＥＦを生成し、アナログ回路２０２に供給する。
【０００４】
一般に定電流回路１０ｒは、複数の安定動作点を有しており、そのひとつは電流がゼロの状態である。基準電流源回路１００ｒの起動時において起動回路２０ｒは、起動電流ＩＳを発生し、定電流回路１０ｒに供給することにより、定電流回路１０ｒを、電流が非ゼロの通常の安定動作点に遷移させる。定電流回路１０ｒの起動が完了すると、起動完了信号Ｓ１に応じて起動電流ＩＳの経路が遮断される。
【０００５】
また、半導体集積回路２００ｒが、シャットダウンモード（スリープモード，省エネモードとも称する）をサポートするシステムに使用される場合がある。このようなシステムでは、非動作状態において、基準電流源回路１００ｒを停止し、アナログ回路２０２への基準電流ＩＲＥＦの供給を停止する。具体的にはシャットダウン信号ＳＨＴＤＮがアサート（たとえばハイレベル）の間、定電流回路１０ｒおよび起動回路２０ｒの電流経路が遮断され、基準電流ＩＲＥＦがゼロとなる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００１−３４４０２８号公報
【特許文献２】特開２００６−１３３８６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明者らは、図１の半導体集積回路２００ｒの起動について検討した結果、以下の課題を認識するに至った。図２は、図１の半導体集積回路２００ｒの起動時の動作波形図である。ここではシャットダウン状態からの復帰起動を説明する。
【０００８】
時刻ｔ０より前、シャットダウン信号ＳＨＴＤＮがアサートされており、基準電流源回路１００ｒおよびアナログ回路２０２は停止している。時刻ｔ０にシャットダウン信号ＳＨＴＤＮがネゲートされると、シャットダウン状態が解除され、起動しはじめる。具体的には起動回路２０ｒにより起動電流ＩＳが生成され、その後、時刻ｔ１に定電流回路１０ｒが通常の安定動作点へと移行すると、基準電流ＩＲＥＦが設計値に到達する。このとき起動完了信号Ｓ１がアサートされると、起動回路２０ｒの電流経路が遮断され、起動電流ＩＳが停止する。
【０００９】
基準電流ＩＲＥＦが流れ始めると、アナログ回路２０２の内部の寄生容量や位相補償用のキャパシタが充電され、またその内部の回路素子の電圧、電流が通常動作状態のそれらに近づいていき、時刻ｔ２にアナログ回路２０２の出力が設計値に到達する。
【００１０】
半導体集積回路２００ｒ全体としての起動時間ＴＣは、基準電流源回路１００ｒの起動時間ＴＡとアナログ回路２０２の起動時間ＴＢの合計となる。
【００１１】
多くのアナログ回路２０２は、その安定化のためにフィードバック構成を含んでおり、その起動には時間がかかる。したがって、仮に基準電流源回路１００ｒの起動時間ＴＡを短くできたとしても、アナログ回路２０２の起動時間ＴＢが長ければ、全体の起動時間ＴＣは、起動時間ＴＢにより制約されることとなる。
なお、以上の考察を当業者の一般的な認識としてとらえてはならない。
【００１２】
本発明はこうした課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、半導体集積回路の起動時間を短縮可能な基準電流源回路の提供にある。
【課題を解決するための手段】
【００１３】
本発明のある態様は、アナログ回路に基準電流を供給する基準電流源回路に関する。基準電流源回路は、基準電流を生成する定電流回路と、基準電流源回路の起動時に、第１起動電流を定電流回路に供給するとともに、第２起動電流をアナログ回路に供給する起動回路と、を備える。
【００１４】
この態様によると、定電流回路の起動が完了する前に、定電流回路の起動と並行してアナログ回路を起動することにより、半導体集積回路の起動時間を短縮することができる。
【００１５】
起動回路は、第２起動電流を、基準電流と同一経路を介してアナログ回路に供給してもよい。
【００１６】
起動回路は、第２起動電流の電流量を時間とともに変化させてもよい。
定電流回路が起動して基準電流が流れ始めると、アナログ回路には、基準電流と第２起動電流の合計が供給され、アナログ回路のオープンループゲインが高くなる。したがって、第２起動電流の量を変化させることで、アナログ回路の発振を抑制できる。
【００１７】
起動回路は、起動直後、第２起動電流を第１電流量とし、その後、第２起動電流を第１電流量より小さな第２電流量としてもよい。
【００１８】
起動回路は、定電流回路の内部のひとつのノードの電圧としきい値電圧との比較結果にもとづいて、第２起動電流の量を切りかえてもよい。ひとつのノードは、定電流回路が生成する基準電流と相関を有する電圧が発生するノードを選べばよく、言い換えれば定電流回路の起動の進み具合を示す電圧が生ずるノードを選べばよい。
【００１９】
定電流回路は、電源ラインおよび接地ラインの一方である第１ライン側に設けられる電流源と、電源ラインおよび接地ラインの他方である第２ライン側に設けられるカレントミラー回路と、を含んでもよい。基準電流源回路は、定電流回路と接続される位相補償用のキャパシタをさらに備えてもよい。起動回路は、キャパシタと定電流回路との接続ノードに第１起動電流を供給してもよい。
【００２０】
起動回路が生成する第１起動電流を、定電流回路のカレントミラー回路や電流源に供給する代わりに、あるいはそれに加えて、位相補償用のキャパシタの接続ノードに供給することで、キャパシタを直接充電することができ、短時間で定電流回路を起動することが可能となる。
【００２１】
起動回路は、キャパシタと定電流回路との接続ノードの電圧としきい値電圧との比較結果にもとづいて、第２起動電流の量を切りかえてもよい。
【００２２】
起動回路は、電源ラインと接地ラインの間に直列に設けられた抵抗および第１トランジスタと、第１トランジスタとカレントミラーを形成するように接続される第２トランジスタと、第１トランジスタとカレントミラーを形成するように接続される第３トランジスタと、を含み、第２トランジスタに流れる電流を、第１起動電流としてキャパシタに供給し、第３トランジスタに流れる電流を、第２起動電流としてアナログ回路に供給してもよい。
【００２３】
起動回路は、第１トランジスタとカレントミラーを形成するように接続される第４トランジスタと、第４トランジスタと直列に設けられるスイッチと、キャパシタと定電流回路との接続ノードの電圧としきい値電圧との比較結果にもとづいて、スイッチのオン、オフを切りかえる制御回路と、をさらに含んでもよい。第２起動電流は、第３トランジスタおよび第４トランジスタに流れる電流の合計であってもよい。
【００２４】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００２５】
本発明のある態様によれば、半導体集積回路の起動時間を短縮できる。
【図面の簡単な説明】
【００２６】
【図１】基準電流源回路を備える半導体集積回路のブロック図である。
【図２】図１の半導体集積回路の起動時の動作波形図である。
【図３】第１の実施の形態に係る基準電流源回路を備える半導体集積回路のブロック図である。
【図４】図３の基準電流源回路の起動時の動作波形図である。
【図５】第１の実施の形態に係る基準電流源回路のブロック図である。
【図６】第１の実施の形態に係る基準電流源回路の回路図である。
【図７】図７（ａ）、（ｂ）は、図６の基準電流源回路の起動時の動作波形図である。
【図８】図６の基準電流源回路の変形例を示す回路図である。
【図９】第２の実施の形態に係る基準電流源回路を備える半導体集積回路のブロック図である。
【図１０】図９の基準電流源回路の起動時の動作波形図である。
【図１１】第２の実施の形態に係る基準電流源回路の回路図である。
【図１２】図１１の基準電流源回路の変形例を示す回路図である。
【図１３】図１２の基準電流源回路の動作波形図である。
【図１４】第１変形例に係る基準電流源回路の回路図である。
【図１５】第２変形例に係る基準電流源回路の回路図である。
【図１６】第５変形例に係る基準電流源回路の回路図である。
【図１７】図１７（ａ）は、図１６の基準電流源回路の動作波形図であり、図１７（ｂ）は、ピークカット用のトランジスタを省略した比較技術の動作波形図である。
【図１８】第６変形例に係る基準電流源回路の回路図である。
【図１９】図１８の基準電流源回路の動作波形図である。
【発明を実施するための形態】
【００２７】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００２８】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
【００２９】
（第１の実施の形態）
図３は、第１の実施の形態に係る基準電流源回路１００を備える半導体集積回路２００のブロック図である。半導体集積回路２００は、基準電流ＩＲＥＦを生成する基準電流源回路１００と、基準電流ＩＲＥＦが供給されるアナログ回路２０２と、を備える。アナログ回路２０２は、基準電流ＩＲＥＦに比例する、ひとつあるいは複数のバイアス電流によってバイアスされ、その動作点が規定される。アナログ回路２０２の種類は特に限定されず、オペアンプ、差動アンプ、コンパレータ、電圧レギュレータ、ＶＣＯ（Voltage Controlled Oscillator）、アナログタイマー回路、スイッチドキャパシタ回路などを含みうる。
【００３０】
基準電流源回路１００は、定電流回路１０および起動回路２０を備える。定電流回路１０は、基準電流ＩＲＥＦを生成する。起動回路２０は基準電流源回路１００の起動時に、第１起動電流ＩＳ１を定電流回路１０に供給するとともに、第２起動電流ＩＳ２をアナログ回路２０２に供給する。
【００３１】
好ましくは起動回路２０は、第２起動電流ＩＳ２を、基準電流ＩＲＥＦと同一経路を介してアナログ回路２０２に供給してもよい。
【００３２】
半導体集積回路２００は、シャットダウンモード（スリープモード，省エネモードとも称する）をサポートするシステムに使用可能である。基準電流源回路１００は、シャットダウン信号ＳＨＴＤＮがアサートされる間、定電流回路１０を停止し、基準電流ＩＲＥＦを停止する。
【００３３】
以上が第１の実施の形態に係る基準電流源回路１００の基本構成である。続いてその動作を説明する。図４は、図３の基準電流源回路１００の起動時の動作波形図である。
【００３４】
時刻ｔ０より前、シャットダウン信号ＳＨＴＤＮがアサートされており、基準電流源回路１００およびアナログ回路２０２は停止している。時刻ｔ０にシャットダウン信号ＳＨＴＤＮがネゲートされると、シャットダウン状態が解除され、復帰起動しはじめる。具体的には起動回路２０により第１起動電流ＩＳが生成され、その後、時刻ｔ１に定電流回路１０が通常の安定動作点へと移行すると、基準電流ＩＲＥＦが設計値に到達する。そして起動完了信号Ｓ１にもとづいて起動回路２０の電流経路が遮断され、第１起動電流ＩＳ１が停止する。
【００３５】
定電流回路１０の起動が完了する時刻ｔ１より前に、アナログ回路２０２には時刻ｔ０から第２起動電流ＩＳ２が供給される。アナログ回路２０２内部の回路素子の電圧や電流は、第２起動電流ＩＳ２によって通常動作状態におけるそれらに近づいていく。そして、時刻ｔ３に、アナログ回路２０２の出力は、設計値に安定化される。時刻ｔ１に、第２起動電流ＩＳ２も起動完了信号Ｓ１にもとづいて停止する。
【００３６】
以上が基準電流源回路１００の動作である。この基準電流源回路１００によれば、起動開始（ｔ０）から、定電流回路１０とアナログ回路２０２の起動を同時に開始することにより、アナログ回路２０２が起動する時間を大幅に短縮することができる。
【００３７】
またアナログ回路２０２の内部の寄生素子やキャパシタは、図１の半導体集積回路２００ｒにおいては、基準電流ＩＲＥＦおよびそれにもとづくバイアス電流により充電されるが、図３の半導体集積回路２００では、第２起動電流ＩＳ２によって充電される。そこで第２起動電流ＩＳ２を、基準電流ＩＲＥＦの設計値より大きくすることで（ＩＳ２＞ＩＲＥＦ）、キャパシタや寄生容量の充電速度が速まるため、アナログ回路２０２の起動時間ＴＢ自体を短縮することができる。
【００３８】
なお、ＩＳ２≦ＩＲＥＦとした場合、アナログ回路２０２の起動時間ＴＢは図１のそれと同程度となり得るが、この場合であってもアナログ回路２０２は、定電流回路１０の起動完了を待たずに起動し始めるため、やはり半導体集積回路２００全体の起動時間ＴＣは短縮される。
【００３９】
本発明のある態様は、図２のブロック図や回路図として把握され、あるいは上述の説明から導かれるさまざまな装置、回路に及ぶものであり、特定の構成に限定されるものではない。以下、本発明の範囲を狭めるためではなく、発明の本質や回路動作の理解を助け、またそれらを明確化するために、より具体的な構成例を説明する。
【００４０】
図５は、第１の実施の形態に係る基準電流源回路１００のブロック図である。
基準電流源回路１００は、定電流回路１０、キャパシタＣ１、起動回路２０および出力回路３０を備える。定電流回路１０は、電流源１２およびカレントミラー回路１８を含む。電流源１２は、電源ライン１０２側および接地ライン１０４側の一方（図２では接地ライン１０４側）に設けられ、第１電流Ｉ１を生成する第１トランジスタ１４および第２電流Ｉ２を生成する第２トランジスタ１６を有する。
【００４１】
カレントミラー回路１８は、電源ライン１０２側および接地ライン１０４側の他方（図２では電源ライン１０２側）に設けられ、第１電流Ｉ１および第２電流Ｉ２を所定比率（ミラー比Ｋ）に安定化する。
【００４２】
定電流回路１０の基本構成および原理は、たとえばBehzad Razavi著の「Design of Analog CMOS Integrated Circuits」の第１１章あるいはP. R. Gray著の「Analysis and Design of Analog Integrated Circuits」の第４．４章に記載されている。当業者によれば、定電流回路１０には様々な構成例が存在しうることが理解され、本発明の適用は、定電流回路１０に関して特定の回路形式に限定されない。
【００４３】
出力回路３０は、電流源１２あるいはカレントミラー回路１８に流れる電流Ｉ１，Ｉ２に比例した基準電流ＩＲＥＦを生成し、図示しないアナログ回路２０２に供給する。たとえば出力回路３０は、電流源１２に流れる電流をコピーするように接続される出力トランジスタＭ０ａを含んでもよいし、あるいはカレントミラー回路１８に流れる電流をコピーするように接続される出力トランジスタＭ０ｂを含んでもよい。出力回路３０の構成に関しても、本発明は特に限定されない。
【００４４】
キャパシタＣ１は、位相補償を目的として定電流回路１０と接続される。キャパシタＣ１は、定電流回路１０の帰還を安定させることが可能な箇所に接続すればよく、定電流回路１０の回路形式に応じて適切に選ぶことができる。また後述するように位相補償用のキャパシタは、複数個、設けてもよい。ゲート容量などの寄生容量が十分に大きな回路では、寄生容量を位相補償キャパシタとして代替利用できるため、回路素子としてのキャパシタＣ１は省略しうる。
【００４５】
起動回路２０は、基準電流源回路１００の起動時に、キャパシタＣ１と定電流回路１０との接続ノードＮ１に第１起動電流ＩＳ１を供給する。
【００４６】
位相補償用のキャパシタＣ１が、電流Ｉ１あるいはＩ２のみによって充電される構成では、キャパシタの電圧ＶＣ１の充電時間が長くなるため、起動に時間がかかる。図３の基準電流源回路１００では、第１起動電流ＩＳ１を位相補償用のキャパシタＣ１と電流源１２との接続ノードＮ１に供給することにより、第１起動電流ＩＳ１によってキャパシタＣ１を直接充電することができ、短時間で定電流回路１０を起動することが可能となる。
【００４７】
図３において、天地を反転してもよく、すなわち定電流回路１０が、電源ライン１０２側に、カレントミラー回路１８が接地ライン１０４側に設けてもよい。
【００４８】
また起動回路２０がソースする第２起動電流ＩＳ２は、出力トランジスタＭ０ａの電流ＩＲＥＦａに加算される。あるいは起動回路２０が第２起動電流ＩＳ２’をシンクするようにし、出力トランジスタＭ０ｂの電流ＩＲＥＦｂに加算してもよい。
【００４９】
以下、基準電流源回路１００の構成について、さらに詳細な回路図を参照して説明する。
【００５０】
図６は、第１の実施の形態に係る基準電流源回路１００ａの回路図である。電流源１２ａは、第１トランジスタＭ１〜第３トランジスタＭ３および第１抵抗Ｒ１を含む。第１トランジスタＭ１および第２トランジスタＭ２はＮＰＮ型バイポーラトランジスタであり、図２の第１トランジスタ１４および第２トランジスタ１６に相当する。第１トランジスタＭ１のコレクタとベースは結線される。第２トランジスタＭ２のベースは第１トランジスタＭ１のベースと接続され、そのエミッタは接地ライン１０４と接続される。
【００５１】
第１抵抗Ｒ１は、第１トランジスタＭ１のエミッタと接地ライン１０４の間に挿入される。第１トランジスタＭ１、第２トランジスタＭ２および第１抵抗Ｒ１はいわゆる逆ワイドラーカレントミラー（逆ワイドラー電流源）である。
【００５２】
なお第１抵抗Ｒ１は、第２トランジスタＭ２のエミッタと接地ライン１０４の間に挿入されてもよい。この場合、第１トランジスタＭ１、第２トランジスタＭ２および第１抵抗Ｒ１はいわゆるワイドラーカレントミラーである。第１トランジスタＭ１および第２トランジスタＭ２には、それらのサイズ比および第１抵抗Ｒ１の抵抗値に応じた電流Ｉ１，Ｉ２が流れる。
【００５３】
第３トランジスタＭ３はＮチャンネルＭＯＳＦＥＴであり、そのゲートは、第２トランジスタＭ２のコレクタと接続され、そのソースは接地ライン１０４と接続される。第３トランジスタＭ３には第３電流Ｉ３が流れる。
【００５４】
カレントミラー回路１８ａは、第４トランジスタＭ４〜第６トランジスタＭ６を含む。第４トランジスタＭ４〜第６トランジスタＭ６は、ＰチャンネルＭＯＳＦＥＴであり、それらのソースは電源ライン１０２と接続され、それらのゲートは共通に接続される。また第６トランジスタＭ６のゲートとドレインは接続される。
【００５５】
カレントミラー回路１８ａは、第１電流Ｉ１および第２電流Ｉ２それぞれを第３電流Ｉ３に比例した電流に安定化する。トランジスタＭ４、Ｍ５、Ｍ６のサイズ比をＫ４：Ｋ５：Ｋ６とすると、第１電流Ｉ１、第２電流Ｉ２はそれぞれ、帰還により、
Ｉ１＝Ｉ３×Ｋ４／Ｋ６
Ｉ２＝Ｉ３×Ｋ５／Ｋ６
を満たすように安定化され、したがってＩ１：Ｉ２はＫ４：Ｋ５に安定化される。
【００５６】
なお第４トランジスタＭ４〜第６トランジスタＭ６は、ＰＮＰ型バイポーラトランジスタで構成してもよい。
【００５７】
キャパシタＣ１は、第３トランジスタＭ３のゲートと接地ライン１０４の間に設けられる。つまり図３の基準電流源回路１００ａにおいては、第３トランジスタＭ３のゲート（第２トランジスタＭ２のコレクタ）が、図２の接続ノードＮ１に相当する。
【００５８】
起動回路２０ａは、主として第７トランジスタＭ７、２個の第８トランジスタＭ８ａ、Ｍ８ｂおよび第２抵抗Ｒ２を含む。第７トランジスタＭ７および第２抵抗Ｒ２は、電源ライン１０２と接地ライン１０４の間に直列に設けられる。第８トランジスタＭ８ａ、Ｍ８ｂは、第７トランジスタＭ７とともにカレントミラー２２を形成するように接続される。第３抵抗Ｒ３は、第７トランジスタＭ７のゲートとドレインの間に設けられる。
【００５９】
起動回路２０ａは、起動時において、第８トランジスタＭ８ａに流れる電流を、第１起動電流ＩＳ１としてキャパシタＣ１に供給する。また第８トランジスタＭ８ｂに流れる電流を、第２起動電流ＩＳ２としてアナログ回路２０２に供給する。
【００６０】
第７トランジスタＭ７のゲートソース間しきい値電圧をＶＧＳ（ＴＨ）とすると、基準電流源回路１００ａの起動時において第７トランジスタＭ７および第２抵抗Ｒ２を含む経路には、電流ＩＭ７が流れる。
ＩＭ７＝（ＶＤＤ−ＶＧＳ（ＴＨ））／Ｒ２
このとき第８トランジスタＭ８ａ，Ｍ８ｂには、電流ＩＭ７に比例した電流ＩＳ１，ＩＳ２が流れる。
【００６１】
起動回路２０ａはさらに、第９トランジスタＭ９および遮断回路２４を含む。第９トランジスタＭ９は、第１電流Ｉ１、第２電流Ｉ２に比例した電流ＩＭ９が流れるように、電流源１２と接続される。具体的には第９トランジスタＭ９はＮＰＮ型バイポーラトランジスタであり、そのエミッタは接地ライン１０４と接続され、そのベースは第１トランジスタＭ１および第２トランジスタＭ２のベースと接続される。
【００６２】
遮断回路２４は、第９トランジスタＭ９に流れる電流ＩＭ９が増加すると、第７トランジスタＭ７をオフする。たとえば遮断回路２４は、ＰチャンネルＭＯＳＦＥＴの第１０トランジスタＭ１０および第１１トランジスタＭ１１を含みうる。第１０トランジスタＭ１０は、第９トランジスタＭ９と電源ライン１０２の間に設けられ、その制御端子（ゲート）とその一端（ドレイン）が接続される。第１１トランジスタＭ１１の制御端子（ゲート）は第１０トランジスタＭ１０のゲートと接続され、その一端（ドレイン）が第７トランジスタＭ７の制御端子（ゲート）と接続され、その他端（ソース）が電源ライン１０２と接続される。
【００６３】
出力回路３０ａは、出力トランジスタＭ０ａを含む。出力トランジスタＭ０ａは、第１電流Ｉ１〜第３電流Ｉ３に比例する基準電流ＩＲＥＦが流れるように、カレントミラー回路１８ａと接続される。具体的には出力トランジスタＭ０ａは、カレントミラー回路１８ａと同型のトランジスタ、つまりＰチャンネルＭＯＳＦＥＴであり、そのソースが、第４トランジスタＭ４〜第６トランジスタＭ６のソースと同様に電源ライン１０２と接続され、そのゲートが、第４トランジスタＭ４〜第６トランジスタＭ６のゲートと接続される。
【００６４】
出力回路３０ａは、ＮチャンネルＭＯＳＦＥＴの出力トランジスタＭ０ｂを含んでもよい。出力トランジスタＭ０ｂは、第３電流Ｉ３に比例した電流ＩＲＥＦが流れるように、第３トランジスタＭ３とともにカレントミラーを形成するように接続されてもよい。
【００６５】
図７（ａ）、（ｂ）は、図６の基準電流源回路１００ａの起動時の動作波形図（シミュレーション結果）である。図７（ａ）は基準電流ＩＲＥＦを、図７（ｂ）は、キャパシタＣ１の電圧ＶＣ１を示す。また図７（ａ）、（ｂ）それぞれの波形（i） は、図６の基準電流源回路１００ａの動作を示している。また比較のために、第１起動電流ＩＳ１’を、図６に一点鎖線で示す経路で第６トランジスタＭ６からシンクした場合の波形（ii）を示す。
【００６６】
基準電流源回路１００ａの利点を明確とするために、初めに波形（ii）を参照する。時刻ｔ＝１０μｓに電源が投入される。第１起動電流ＩＳ１’が第６トランジスタＭ６に流れると、それに比例した電流Ｉ２が第５トランジスタＭ５に流れ、キャパシタＣ１が充電される。電流Ｉ２はきわめて微小であるため、キャパシタＣ１の電圧ＶＣ１は遅い速度で緩やかに上昇し、充電時間７５μｓの経過後に、ゲート電圧ＶＣ１がトランジスタＭ１６のゲートソース間しきい値電圧ＶＧＳ（ＴＨ）を超え、０．９Ｖ付近の安定点に到達する。そして図７（ａ）に示すように時刻ｔ＝８７μｓにおいて、基準電流ＩＲＥＦが設計値である４５０ｎＡに達する。したがって基準電流源回路１００ｒの起動時間は、７７μｓとなる。
【００６７】
続いて波形（i）を参照し、図６の基準電流源回路１００ａの動作を説明する。時刻ｔ＝１０μｓに電源が投入されると、第７トランジスタＭ７および抵抗Ｒ２を含む経路に電流ＩＭ７が流れはじめ、第８トランジスタＭ８によってコピーされた第１起動電流ＩＳ１が直接、キャパシタＣ１に供給される。その結果、図７（ｂ）に示すように電圧ＶＣ１は３．６μｓという非常に短い時間で０．９Ｖ付近の安定点まで上昇する。そして図７（ａ）に示すように時刻ｔ＝１３．９μｓにおいて、基準電流ＩＲＥＦが設計値である４５０ｎＡに達する。したがって基準電流源回路１００の起動時間は、３．９μｓとなる。
【００６８】
基準電流ＩＲＥＦが設計値に到達すると、第９トランジスタＭ９の電流ＩＭ９が大きくなり、第１１トランジスタＭ１１の電流ＩＭ１１が増加する。これにより第２抵抗Ｒ２の電圧降下が増大し、第７トランジスタＭ７のゲート電圧が上昇し、第７トランジスタＭ７がターンオフし、起動電流ＩＳが停止する。このように図６の基準電流源回路１００ａの起動時間は非常に短い。
【００６９】
図６において、トランジスタＭ１，Ｍ２，Ｍ９を、ＮチャンネルＭＯＳＦＥＴで構成してもよい。あるいはトランジスタＭ４〜Ｍ６を、ＰＮＰ型バイポーラトランジスタで構成してもよい。
【００７０】
図８は、図６の基準電流源回路１００ａの変形例を示す回路図である。図８の基準電流源回路１００ｂは、図６の基準電流源回路１００ａに加えて、シャットダウン回路４０をさらに備える。シャットダウン回路４０は、シャットダウン信号ＳＨＴＤＮを受け、シャットダウン信号ＳＨＴＤＮがアサート（ハイレベル）されるシャットダウン状態の間、基準電流源回路１００の少なくともひとつの電流経路を遮断する。
【００７１】
たとえばシャットダウン回路４０は、トランジスタＭ１０１〜Ｍ１０６およびインバータ４２を含む。インバータ４２は、シャットダウン信号ＳＨＴＤＮを反転する。トランジスタＭ１０１は、第２トランジスタＭ２と並列に接続され、ゲートにシャットダウン信号ＳＨＴＤＮが入力され、シャットダウン状態においてオンとなる。トランジスタＭ１０２は、第３電流Ｉ３の経路上に設けられ、ゲートに反転シャットダウン信号＃ＳＨＴＤＮが入力され、シャットダウン状態においてオフとなる。トランジスタＭ１０３は、トランジスタＭ４，Ｍ５のゲートソース間に設けられ、ゲートに反転シャットダウン信号＃ＳＨＴＤＮが入力され、シャットダウン状態においてオンとなる。トランジスタＭ１０４は、第１トランジスタＭ１のコレクタと接地ライン１０４の間に設けられ、ゲートにシャットダウン信号ＳＨＴＤＮが入力され、シャットダウン状態においてオンとなる。トランジスタＭ１０５は電流ＩＭ７およびＩＭ８の経路上に設けられ、ゲートに反転シャットダウン信号＃ＳＨＴＤＮが入力され、シャットダウン状態においてオフとなる。トランジスタＭ１０６は、トランジスタＭ１０，Ｍ１１のゲートソース間に設けられ、ゲートに反転シャットダウン信号＃ＳＨＴＤＮが入力され、シャットダウン状態においてオンとなる。
【００７２】
この変形例によれば、電源電圧ＶＤＤの投入後において、シャットダウン信号ＳＨＴＤＮに応じて、基準電流源回路１００ｂの動作、非動作を切り替えることが可能となる。したがって基準電流源回路１００ｂを用いた半導体集積回路のスタンバイ状態（あるいはシャットダウン状態）においては、シャットダウン信号ＳＨＴＤＮをアサートすることで、基準電流源回路１００ｂを停止し、基準電流ＩＲＥＦの供給先の回路を停止し、消費電流を低減できる。
【００７３】
そして、シャットダウン信号ＳＨＴＤＮがネゲートされ、シャットダウン状態から通常の動作状態に復帰する際には、起動回路２０ｂによって位相補償用のキャパシタＣ１を急速に充電することができ、短時間で基準電流源回路１００ｂを動作状態に復帰させることができる。また第２起動電流ＩＳ２がアナログ回路２０２に供給され、アナログ回路２０２の起動時間も短縮できる。
【００７４】
（第２の実施の形態）
第２の実施の形態により解決しようとする課題を説明する。アナログ回路２０２がオペアンプなどのフィードバックループを有する回路である場合、発振しないように配慮する必要がある。アナログ回路２０２のループゲインは、バイアス電流すなわち元となる基準電流ＩＲＥＦに応じており、過度に大きなバイアス電流は、アナログ回路２０２の発振を引き起こしうる。図４を参照すると、アナログ回路２０２に、基準電流ＩＲＥＦおよび第２起動電流ＩＳ２が同時に供給される期間（ハッチングを付す）が存在しており、この期間においてアナログ回路２０２が発振する虞がある。
【００７５】
この問題を解決するひとつのアプローチは、大きなバイアス電流を想定して位相補償を行うことであるが、これは、アナログ回路２０２の応答性を低下させるため、採用しにくいアプリケーションもある。第２の実施の形態に係る基準電流源回路１００はかかる問題を解決する。
【００７６】
図９は、第２の実施の形態に係る基準電流源回路１００ｓを備える半導体集積回路２００ｓのブロック図である。この実施の形態において、起動回路２０ｓは、第２起動電流ＩＳ２の電流量を時間とともに変化させる。第２起動電流ＩＳ２の電流量は、多段階で切り替え可能であってもよいし、連続的に制御可能であってもよい。
【００７７】
起動回路２０ｓは、アナログ回路２０２に供給される電流ＩＲＥＦ＋ＩＳ２が、アナログ回路２０２の発振を引き起こさないように、たとえば所定のしきい値ＩＭＡＸを超えないように、電流ＩＳ２の電流量を変化させる。すなわち、定電流回路１０の起動開始直後の基準電流ＩＲＥＦが小さい期間では、第２起動電流ＩＳ２を大きくし、定電流回路１０が起動が進み、基準電流ＩＲＥＦが大きな期間では、第２起動電流ＩＳ２を減少させる。
【００７８】
一例として、起動回路２０ｓは、起動直後、第２起動電流ＩＳ２を第１電流量ＩＸとし、その後、第２起動電流ＩＳ２を第１電流量ＩＸより小さな第２電流量ＩＹとしてもよい。
【００７９】
起動回路２０ｓは、定電流回路１０の内部のひとつのノードの電圧（図９の信号ＶＳ）を参照し、その電圧ＶＳと所定のしきい値電圧ＶＴＨとの比較結果にもとづいて、第２起動電流ＩＳ２の量を切りかえてもよい。
【００８０】
図５に示すように、定電流回路１０に位相補償用のキャパシタＣ１が接続される場合、キャパシタＣ１が接続されるノードＮ１の電圧にもとづいて、第２起動電流ＩＳ２を制御してもよい。なおひとつのノードは、図５のノードＮ１には限定されず、定電流回路１０が生成する基準電流ＩＲＥＦと相関を有する電圧（ＶＳ）が発生するノードを選べばよく、言い換えれば定電流回路１０の起動の進み具合を示す電圧が生ずるノードを選べばよい。
【００８１】
以上が第２の実施の形態に係る基準電流源回路１００ｓの基本構成である。続いてその動作を説明する。図１０は、図９の基準電流源回路１００ｓの起動時の動作波形図である。
【００８２】
時刻ｔ０より前、シャットダウン信号ＳＨＴＤＮがアサートされており、基準電流源回路１００ｓおよびアナログ回路２０２は停止している。時刻ｔ０にシャットダウン信号ＳＨＴＤＮがネゲートされると、シャットダウン状態が解除され、復帰起動しはじめる。
【００８３】
具体的には起動回路２０ｓにより第１起動電流ＩＳが生成され、定電流回路１０に供給される。これと並行して、アナログ回路２０２には、相対的に大きな電流量ＩＸの第２起動電流ＩＳ２が供給される。
【００８４】
定電流回路１０の内部ノードの電圧ＶＳは、時間とともに上昇する。時刻ｔ１に、電圧ＶＳがしきい値電圧ＶＴＨを超えると、第２起動電流ＩＳ２が電流量ＩＹに減少する。
【００８５】
そして定電流回路１０の起動が進むと、時刻ｔ２に基準電流ＩＲＥＦが流れ初め、やがて設計値に到達する。そして起動完了信号Ｓ１にもとづいて起動回路２０の電流経路が遮断され、第１起動電流ＩＳ１および第２起動電流ＩＳ２が停止する。
【００８６】
以上が基準電流源回路１００ｓの動作である。この基準電流源回路１００ｓによれば、基準電流源回路１００からアナログ回路２０２に供給される電流、すなわち基準電流ＩＲＥＦと第２起動電流ＩＳ２が、発振しきい値ＩＭＡＸに到達するのを抑制することで、アナログ回路２０２の発振を防止できる。
【００８７】
図１１は、第２の実施の形態に係る基準電流源回路１００ｔの回路図である。なお説明の簡潔化のため、シャットダウン回路４０については符号を省略し、説明を省略する。定電流回路１０６は、トランジスタＭ１，Ｍ２は、ＮＰＮ型バイポーラトランジスタであり、その他は図６の定電流回路１０ａと同様である。
【００８８】
起動回路２０ｔは、図６の起動回路２０ａに加えて、トランジスタＭ８ｃおよび電流制御回路２８を備える。トランジスタＭ８ｃは、トランジスタＭ７と同型であり、カレントミラーを形成している。電流制御回路２８は、トランジスタＭ８ｃの経路上に設けられたスイッチＳＷｃと、スイッチＳＷｃの制御回路２９を含む。
【００８９】
制御回路２９は、定電流回路１０ｃのノードＮ１の電圧ＶＳを監視し、所定のしきい値電圧ＶＴＨより低いときスイッチＳＷｃをオンとし、しきい値電圧ＶＴＨを超えると、スイッチＳＷｃをオフする。ＮチャンネルＭＯＳＦＥＴであるトランジスタＭ２９は、ゲート電圧ＶＳをＭＯＳＦＥＴのしきい値電圧ＶＧＳ（ＴＨ）と比較する電圧コンパレータとして使用される。ＶＳ＞ＶＧＳ（ＴＨ）となると、トランジスタＭ２９のドレインはローレベルとなり、インバータＩＮＶによってハイレベルの電圧がスイッチ（トランジスタ）ＳＷｃのゲートに入力され、スイッチＳＷｃがターンオフする。
【００９０】
つまり第２起動電流ＩＳ２は、ＶＳ＜ＶＴＨのとき、トランジスタＭ８ｂとＭ８ｃそれぞれに流れる電流の合計であり、ＶＳ＞ＶＴＨのとき、トランジスタＭ８ｂに流れる電流となる。図１１の基準電流源回路１００ｔによれば、図１０のように、第２起動電流ＩＳ２を二段階で切り替えることができる。
【００９１】
図１２は、図１１の基準電流源回路１００ｔの変形例を示す回路図である。起動回路２０ｕは、図１１の起動回路２０ｔに加えて、トランジスタＭ８ｄおよびスイッチＳＷｄを備える。電流制御回路２８ｕは、ノードＮ１の電圧ＶＳにもとづいて、スイッチＳＷｃ，ＳＷｄを制御する。電流制御回路２８ｕは、図１１の制御回路２９を２系統備えている。制御回路２９ｃ，２９ｄそれぞれのしきい値電圧ＶＴＨは、トランジスタＭ２９のサイズに応じて、あるいはトランジスタＭ３０のサイズに応じて異ならせることができる。
【００９２】
図１３は、図１２の基準電流源回路１００ｔの動作波形図である。
起動直後は、スイッチＳＷｃ、ＳＷｄはいずれもオンであり、したがって第２起動電流ＩＳ２は、トランジスタＭ８ｂ，Ｍ８ｃ，Ｍ８ｄの電流の合計に相当する電流量ＩＸである。定電流回路１０ｕの内部ノードの電圧ＶＳは、時間とともに上昇する。時刻ｔ４に、電圧ＶＳが制御回路２９ｃのしきい値電圧ＶＴＨ１を超えると、スイッチＳＷｃがオフとなり、第２起動電流ＩＳ２は電流量ＩＹに減少する。さら電圧ＶＳが上昇し、続く時刻ｔ１に電圧ＶＳが制御回路２９ｄのしきい値電圧ＶＴＨ２を超えると、スイッチＳＷｄがオフとなり、第２起動電流ＩＳ２は電流量ＩＺに減少する。
【００９３】
そして定電流回路１０の起動が進むと、時刻ｔ２に基準電流ＩＲＥＦが流れ初め、やがて設計値に到達する。そして起動完了信号Ｓ１にもとづいて起動回路２０の電流経路が遮断され、第１起動電流ＩＳ１および第２起動電流ＩＳ２が停止する。
【００９４】
以上が基準電流源回路１００ｕの動作である。この基準電流源回路１００ｕによれば、第２起動電流ＩＳ２を三段階で変化させることができる。当業者によれば、起動回路２０ｕの構成を修正することで、第２起動電流ＩＳ２を四段階以上で切りかえ可能であることが理解される。
【００９５】
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
【００９６】
（第１変形例）
図１４は、第１変形例に係る基準電流源回路１００ｃの回路図である。この変形例では、電流源１２ｃが電源ライン１０２側に配置され、カレントミラー回路１８ｃが接地ライン１０４側に配置されている。
【００９７】
電流源１２ｃは、トランジスタＭ１１，Ｍ１２，Ｍ２１，Ｍ２２および抵抗Ｒａを含むセルフバイアスカスコード型の第１カレントミラー１３と、第４抵抗Ｒ４を備える。第１カレントミラー１３と第４抵抗Ｒ４の組み合わせは、ワイドラーカレントミラー（ワイドラー電流源）を、カスコード型に変更した回路と把握できる。トランジスタＭ１１，Ｍ１２は、図５の第１トランジスタ１４に相当し、トランジスタＭ２１，Ｍ２２は、図５の第２トランジスタ１６に相当する。電流源１２ｃは、トランジスタＭ１２，Ｍ２２のサイズの比および抵抗Ｒａに応じた第１電流Ｉ１および第２電流Ｉ２を生成する。
【００９８】
カレントミラー回路１８ｃは、セルフバイアスカスコード型の第２カレントミラー１９を含む。第２カレントミラー１９は、トランジスタＭ３１，Ｍ３２，Ｍ４１，Ｍ４２および抵抗Ｒｂを含み、第１カレントミラー１３と天地対称に構成される。
【００９９】
出力回路３０ｃは、出力トランジスタＭ０１，Ｍ０２、カレントミラー３２を含む。出力トランジスタＭ０１，Ｍ０２は、カレントミラー回路１８ｃと接続され、第１電流Ｉ１，第２電流Ｉ２に比例する電流Ｉ０を生成する。カレントミラー３２は、電流Ｉ０を折り返し、アナログ回路２０２に基準電流ＩＲＥＦを供給する。
【０１００】
定電流回路１０ｃには、位相補償のために４個のキャパシタＣ１１〜Ｃ１４が接続される。起動回路２０ｃは、キャパシタＣ１１〜Ｃ１４のうち、出力トランジスタＭ０２のゲートに接続されるキャパシタＣ１１に起動電流ＩＳ１を供給する。
【０１０１】
起動回路２０ｃの基本構成は、図８の起動回路２０ｂと同様であり、主として第７トランジスタＭ７、第８トランジスタＭ８、第２抵抗Ｒ２、第３抵抗Ｒ３を備える。トランジスタＭ８ａに流れる電流は、第１起動電流ＩＳ１として、キャパシタＣ１１と定電流回路１０ｃの接続ノードＮ１に供給される。第９トランジスタＭ９および遮断回路２４については、図８と同様である。
【０１０２】
図１４の起動回路２０ｃは、第１２トランジスタＭ１２および第３カレントミラー２６をさらに備える。第１２トランジスタＭ１２は第７トランジスタＭ７、第８トランジスタＭ８とともにカレントミラー２２を形成するように接続される。第３カレントミラー２６は、第１２トランジスタＭ１２の電流ＩＭ１２を折り返して第３起動電流ＩＳ３を生成し、第１カレントミラー１３に供給する（シンク）。
【０１０３】
（第２変形例）
図１５は、第２変形例に係る基準電流源回路１００ｄの回路図である。この変形例では、電流源１２ｄが接地ライン１０４側に配置され、カレントミラー回路１８ｄが電源ライン１０２側に配置されている。
【０１０４】
電流源１２ｄは、ＮチャンネルＭＯＳＦＥＴの第１トランジスタＭ１，第２トランジスタＭ２および第５抵抗Ｒ５を含む。この電流源１２ｄは、永田カレントミラーとして知られる。電流源１２ｄは、第１トランジスタＭ１と第２トランジスタＭ２のサイズ比および第５抵抗Ｒ５の抵抗値に応じた電流Ｉ１，Ｉ２を生成する。
【０１０５】
カレントミラー回路１８ｄは第１３トランジスタＭ１３および第１４トランジスタＭ１４を含む。出力回路３０ｄは、カレントミラー回路１８ｄに接続され、第１電流Ｉ１、第２電流Ｉ２に比例した基準電流ＩＲＥＦを生成する出力トランジスタＭ０を含む。起動回路２０ｄの構成は、図１４の起動回路２０ｃと同様である。
【０１０６】
位相補償用のキャパシタＣ２１は、第１トランジスタＭ１のゲートと接続される。起動回路２０ｄは、キャパシタＣ２１に第１起動電流ＩＳ１を供給し、第３起動電流ＩＳ３を、カレントミラー回路１８ｄに供給する（シンク）。
【０１０７】
（第３変形例）
図６の基準電流源回路１００ａにおいて、電流源１２ａを電源ライン１０２側に、カレントミラー回路１８ａを接地ライン１０４側に配置してもよい。この場合、ＰチャンネルＳＭＯＳＦＥＴをＮチャンネルＭＯＳＦＥＴに、ＮＰＮ型バイポーラトランジスタをＰＮＰ型バイポーラトランジスタに置換すればよい。またあわせて起動回路２０ａの天地を反転してもよい。
【０１０８】
図１４の基準電流源回路１００ｃにおいて、電流源１２ｃを接地ライン１０４側に、カレントミラー回路１８ｃを電源ライン１０２側に配置してもよい。この場合、ＰチャンネルＳＭＯＳＦＥＴをＮチャンネルＭＯＳＦＥＴに、ＮチャンネルＭＯＳＦＥＴをＰチャンネルＭＯＳＦＥＴに置換すればよい。またあわせて起動回路２０ｃの天地を反転してもよい。
【０１０９】
図１５の基準電流源回路１００ｄにおいて、電流源１２ｄを電源ライン１０２側に、カレントミラー回路１８ｄを接地ライン１０４側に配置してもよい。この場合、ＰチャンネルＳＭＯＳＦＥＴをＮチャンネルＭＯＳＦＥＴに、ＮチャンネルＭＯＳＦＥＴをＰチャンネルＭＯＳＦＥＴに置換すればよい。またあわせて起動回路２０ｄの天地を反転してもよい。
【０１１０】
（第４変形例）
これまで説明した回路では、第２起動電流ＩＳ２を基準電流ＩＲＥＦと同一経路でアナログ回路２０２に供給することとしたが本発明はそれには限定されない。第２起動電流ＩＳ２は、アナログ回路２０２の内部ノードのうち、起動のボトルネックとなり得るノードに供給されてもよい。たとえばアナログ回路２０２は、位相補償用の大きなキャパシタを含む場合、このキャパシタを起動開始時刻ｔ０から第２起動電流ＩＳ２によって充電しておき、定電流回路１０の起動完了後に、基準電流ＩＲＥＦによってアナログ回路２０２のその他の回路素子のバイアスを開始してもよい。
【０１１１】
（第５変形例）
図１６は、第５変形例に係る基準電流源回路１００ｖの回路図である。図８の基準電流源回路１００ｂでは、図４に示すようにアナログ回路２０２に供給される電流ＩＲＥＦ＋ＩＳ２にピークが生じ、発振しきい値を超えるおそれがある。図１６の基準電流源回路１００ｖでは、電流ＩＲＥＦ＋ＩＳ２のピークを抑制するための変形を説明する。
【０１１２】
基準電流源回路１００ｖは、図８の基準電流源回路１００ｂと比べて、起動回路２０ｖの構成が異なる。起動回路２０ｖは、図８の起動回路２０ｂに加えて、第１カレントミラー回路３４、第２カレントミラー回路３６およびピークカット用のトランジスタＭ１５を有する。トランジスタＭ８ｂの電流ＩＭ８ｂは、第１カレントミラー回路３４によって折り返される。ピークカット用のトランジスタＭ１５は、カレントミラー回路１８ｂと同型、すなわちＰチャンネルＭＯＳＦＥＴであり、トランジスタＭ６に対してカレントミラー回路を形成するように接続される。トランジスタＭ１５は、基準電流ＩＲＥＦに比例する電流ＩＭ１５を生成する。
【０１１３】
第２カレントミラー回路３６の入力は、第１カレントミラー回路３４の出力と接続される。また第１カレントミラー回路３４の出力には、トランジスタＭ１５が接続される。第２カレントミラー回路３６の入力電流ＩＡは、第１カレントミラー回路３４の出力電流ＩＢと、トランジスタＭ１５の電流ＩＣの差分となる。
ＩＡ＝ＩＢ−ＩＣ
ＩＢは、トランジスタＭ８ｂの電流ＩＭ８ｂに比例しており、トランジスタＭ１５の電流ＩＣは、基準電流ＩＲＥＦに比例する。第２カレントミラー回路３６は、電流ＩＡをコピーし、第２起動電流ＩＳ２を生成する。第２起動電流ＩＳ２は、基準電流ＩＲＥＦの設計値と等しい。
【０１１４】
以上が基準電流源回路１００ｖの構成である。図１７（ａ）は、図１６の基準電流源回路１００ｖの動作波形図であり、図１７（ｂ）は、トランジスタＭ１５を省略した比較技術の動作波形図である。この比較技術は、図８の基準電流源回路１００ｂと等価である。はじめに図１７（ｂ）を参照し、比較技術について説明する。時刻ｔ＝１０μｓに電源が投入され、４５０ｎＡの第２起動電流ＩＳ２がアナログ回路２０２に供給される。
【０１１５】
時刻ｔ＝５３μｓあたりから、基準電流ＩＲＥＦが設計値（４５０ｎＡ）に向かって上昇しはじめる。基準電流ＩＲＥＦが設計値付近まで上昇すると、トランジスタＭ９に電流が流れ、第２起動電流ＩＳ２がゼロとなる。基準電流ＩＲＥＦが増加する区間において、アナログ回路２０２に供給される電流ＩＲＥＦ＋ＩＳ２はピークを持つこととなり、アナログ回路２０２の動作が不安定となり得る。
【０１１６】
続いて図１７（ａ）を参照し、図１６の基準電流源回路１００ｖの動作を説明する。基準電流ＩＲＥＦが流れ始めると、それに比例した電流ＩＣがトランジスタＭ１５に流れる。電流ＩＣが増加すると、第２カレントミラー回路３６の入力電流ＩＡが減少し、第２起動電流ＩＳ２が減少する。つまり、基準電流ＩＲＥＦの増加にともない、第２起動電流ＩＳ２が減少し、それらの合計ＩＲＥＦ＋ＩＳ２が一定に保たれる。
【０１１７】
図１６の基準電流源回路１００ｖによれば、起動から定常状態にわたり、アナログ回路２０２に供給される電流ＩＲＥＦ＋ＩＳ２を設計値（４５０ｎＡ）に保つことができる。
【０１１８】
（第６変形例）
図１８は、第６変形例に係る基準電流源回路１００ｗの回路図である。基準電流源回路１００ｗは、図１５の定電流回路１０ｄと、図１６の定電流回路１０ｖの組み合わせと把握することができる。図１８において第１カレントミラー回路３４はバイポーラトランジスタであってもよい。
【０１１９】
図１９は、図１８の基準電流源回路１００ｗの動作波形図である。基準電流ＩＲＥＦと第２起動電流ＩＳ２の設計値は、等しく５．２μＡである。時刻ｔ＝１０μｓに回路が起動する。起動回路２０ｖの動作は、図１６のそれと同様である。図１８の基準電流源回路１００ｗによれば、アナログ回路２０２に供給される電流ＩＲＥＦ＋ＩＳ２のピークを抑制しつつ、アナログ回路２０２を短時間で起動することができる。
【０１２０】
実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【符号の説明】
【０１２１】
１００…基準電流源回路、１０２…電源ライン、１０４…接地ライン、２００…半導体集積回路、２０２…アナログ回路、１０…定電流回路、１２…電流源、１３…第１カレントミラー、１４…第１トランジスタ、１６…第２トランジスタ、１８…カレントミラー回路、１９…第２カレントミラー、２０…起動回路、２２…カレントミラー、２４…遮断回路、２６…第３カレントミラー、２８…電流制御回路、３０…出力回路、３２…カレントミラー、４０…シャットダウン回路、Ｃ１…キャパシタ、Ｍ０…出力トランジスタ、Ｍ１…第１トランジスタ、Ｍ２…第２トランジスタ、Ｍ３…第３トランジスタ、Ｍ４…第４トランジスタ、Ｍ５…第５トランジスタ、Ｍ６…第６トランジスタ、Ｍ７…第７トランジスタ、Ｍ８…第８トランジスタ、Ｍ９…第９トランジスタ、Ｍ１０…第１０トランジスタ、Ｍ１１…第１１トランジスタ、Ｍ１２…第１２トランジスタ、Ｍ１３…第１３トランジスタ、Ｒ１…第１抵抗、Ｒ２…第２抵抗、Ｒ３…第３抵抗、Ｒ４…第４抵抗、Ｒ５…第５抵抗。
【図１】
0006640507.tif 000002
【図２】
0006640507.tif 000003
【図３】
0006640507.tif 000004
【図４】
0006640507.tif 000005
【図５】
0006640507.tif 000006
【図６】
0006640507.tif 000007
【図７】
0006640507.tif 000008
【図８】
0006640507.tif 000009
【図９】
0006640507.tif 000010
【図１０】
0006640507.tif 000011
【図１１】
0006640507.tif 000012
【図１２】
0006640507.tif 000013
【図１３】
0006640507.tif 000014
【図１４】
0006640507.tif 000015
【図１５】
0006640507.tif 000016
【図１６】
0006640507.tif 000017
【図１７】
0006640507.tif 000018
【図１８】
0006640507.tif 000019
【図１９】
0006640507.tif 000020