(57)【特許請求の範囲】
【請求項１】
基板をパターニングするための方法において、
前記方法は、
基板の加工面にフィン構造のアレイを形成するステップと、
前記基板の前記加工面にゲート構造のアレイを形成するステップであって、前記ゲート構造のアレイは、前記フィン構造のアレイのフィン構造の一部に交差して覆うゲート構造を有し、さらに前記ゲート構造の側壁に接し且つ前記フィン構造の残余部分を覆う第１誘電材料を含む、ステップと、
前記ゲート構造を部分的に覆わない第１エッチングマスクを前記基板上に形成するステップと、
前記第１エッチングマスクによって覆われていない前記ゲート構造の部分を除去するステップであって、それによって、前記第１誘電材料によって画定されたトレンチ区分を形成し、前記トレンチ区分内に、前記フィン構造の覆われていない部分が存在する、ステップと、
前記トレンチ区分から、覆われていないフィン構造を除去するステップと、
前記トレンチ区分を、第２誘電材料によって充填するステップと、
を含む、基板をパターニングするための方法。
【請求項２】
前記の覆われていない前記ゲート構造の部分を除去するステップは、前記第１エッチングマスクに対して前記ゲート構造の覆われていない分をエッチングする第１エッチング処理を実行するステップを含む、請求項１記載の方法。
【請求項３】
前記覆われていないフィン構造を除去するステップは、前記ゲート構造の材料に関して前記フィン構造の材料をエッチングする第２エッチング処理を実行するステップを含む、請求項１記載の方法。
【請求項４】
前記フィン構造は、保護膜を含み、
またさらに、前記覆われていないフィン構造を除去するステップに先行して、前記覆われていないフィン構造から前記保護膜を除去するステップを含む、請求項３記載の方法。
【請求項５】
前記第２エッチング処理を実行するステップは、前記トレンチ区分の側壁を過ぎて、前記覆われていないフィン構造に横方向に凹部を形成する等方性エッチングを実行することを含む、請求項３記載の方法。
【請求項６】
前記トレンチ区分を前記第２誘電材料によって充填するステップは、過剰量の誘電材料を堆積させて、前記ゲート構造の上面まで前記基板を平坦化するステップを含む、請求項１記載の方法。
【請求項７】
前記フィン構造は、相互に平行な前記フィン構造を備えた下地層の上に延在する一連の線形の構造を含む、請求項１記載の方法。
【請求項８】
前記ゲート構造は、下地層の上に延在する一連の線形の構造を含み、且つ前記フィン構造に垂直に交差する、請求項１記載の方法。
【請求項９】
前記第１エッチングマスクは、フォトレジスト膜のフォトリソグラフィ露光及び現像によって形成される、請求項１記載の方法。
【請求項１０】
基板をパターニングするための方法において、
前記方法は、
基板の加工面にナノワイヤ構造のアレイを形成するステップと、
前記基板の前記加工面にゲート構造のアレイを形成するステップであって、前記ゲート構造のアレイは、前記ナノワイヤ構造の一部に交差して覆うゲート構造を有し、さらに前記ゲート構造の側壁に接し、且つ前記ナノワイヤ構造の残余部分を覆う第１誘電材料を含む、ステップと、
前記ゲート構造を部分的に覆わない第１エッチングマスクを前記基板上に形成すること、
前記第１エッチングマスクによって覆われていない前記ゲート構造の部分を除去するステップであって、それによって、前記第１誘電材料によって画定された開放空間を形成し、前記開放空間内に、前記ナノワイヤ構造の覆われていない部分が存在する、ステップと、
前記開放空間から、覆われていないナノワイヤ構造を除去するステップと、
前記開放空間を、第２誘電材料によって充填するステップと、
を含む、基板をパターニングするための方法。
【請求項１１】
前記の覆われていない前記ゲート構造の部分を除去するステップは、前記第１エッチングマスクに対して前記ゲート構造の覆われていない部分をエッチングする第１エッチング処理を実行するステップを含む、請求項１０記載の方法。
【請求項１２】
前記覆われていないナノワイヤ構造を除去するステップは、前記ゲート構造の材料に関して前記ナノワイヤ構造の材料をエッチングする第２エッチング処理を実行するステップを含む、請求項１０記載の方法。
【請求項１３】
前記ナノワイヤ構造は、保護膜を含み、
またさらに、前記覆われていないナノワイヤ構造を除去するステップに先行して、前記覆われていないナノワイヤ構造から前記保護膜を除去するステップを含む、請求項１２記載の方法。
【請求項１４】
前記第２エッチング処理を実行するステップは、前記開放空間の側壁を過ぎて、前記覆われていないフィン構造に横方向に凹部を形成する等方性エッチングを実行するステップを含む、請求項１２記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
本出願は、２０１５年８月７日に出願された、米国仮出願特許第６２／２０２，５９９号、発明の名称「Method
of Patterning with Single Diffusion Cuts」の利益を主張するものであり、その開示内容全体は参照により本願に組み込まれる。
【背景技術】
【０００２】
本開示は、半導体デバイスの製造に関する。より詳細には、本開示は、フィン及びナノワイヤのような構造の形成及び切断に関する。
【０００３】
トランジスタ、例えば電界効果トランジスタ（ＦＥＴ）は、マイクロエレクトロニクス及び集積回路の基本素子である。密度を高め、また処理能力を向上させるために、トランジスタ及び他の半導体デバイスをスケールダウン又は縮小することが追及され続けている。リソグラフィ処理における線幅の縮小方法は、歴史的に、より高い開口数、すなわちより高いＮＡ（numerical aperture）の光学系、より短い露光波長、又は空気とは異なる界面媒体（例えば、水浸（water immersion））の使用を必要としている。従来のリソグラフィ処理の解像度は論理的な限界に近付いてきているので、製造業者は、光学的な限界を克服し、フィーチャをより一層小さくするために、ダブルパターニング（ＤＰ）法及び他のパターニング技術への転向を始めている。
【０００４】
概要
従来の製造技術においては、例えばロジックセルのセルレイアウトに関して、フィン又はワイヤが最初に比較的長く作製され、後に特定の場所で切断される。そのようなフィーチャを、フォトリソグラフィシステムの解像度以下にフィーチャサイズを縮小するダブルパターニング技術を使用することによって作製することができる。フォトリソグラフィシステムによって作製されたエッチングマスクは、規定の許容範囲内で材料を正確に切断又は除去するための十分な解像度を有していないので、そのような比較的小さいフィーチャの切断は問題になることがある。そのような従来のエッチングマスクを使用することによって、不十分なデバイス性能又はデバイス欠陥が生じる可能性がある。
【０００５】
そのようなフィン又はワイヤを従来の方式で切断するためには、２つのダミーゲートが所定のセルレイアウトに追加される。それらのダミーゲートは、ゲート構造の上に形成された、パターニングされたエッチングマスクと組み合わされて、所定のゲートを切断するためのエッチングマスクとして機能するに過ぎない。従って、フィンが形成されて、続いて２つのダミーゲートがフィンを切断するために使用される。何故ならば、従来の小さいパターニングスケールでは、切断を行うためにフィンの上にパターニングされたマスクが形成される、重ね合わせ（overlay）又は配置の問題が存在するからである。従って、従来の技術は２つのダミーゲートを使用することによって、フィンの切断が、典型的にはそれらのダミーゲートの間にある所望の場所において行われることを保証している。エッチングマスクは、２つのダミーゲート間の領域を覆わない開口部を備えるように形成され、使用されるダミーゲートは、この結合されたマスクを用いて、切断が特定の場所で行われることを保証している。換言すれば、エッチングマスクにおける比較的大きい開口部が（ある程度の位置合わせ不良を伴って）作製され、その一方で、ダミーゲートはエッチングマスクをさらに狭くする。
【０００６】
従って、配置、重ね合わせ及びＣＤの問題に起因して、従来技術は、切断の各側にダミーゲートを備えることが教示されている。しかしながら、ダミーゲートペアの使用は欠点を有している。フィンを切断するためのダミーゲートペアの使用に伴う１つの問題は、ダミーゲートが多くの実際の空間を必要とし、所定のセルの機能に寄与しないことである。そのようなダミーゲートは、マスク配置における変動に取り組むための補正手段として機能するに過ぎない。ダミーゲートペアを収容するために必要とされる全ての空間に起因して、セルは所望されるものよりも大きくなる。さらに、そのようなダミーゲートは、後続のステップにおいて、金属化されるが、しかしながら、ダミーゲートに対する電気的なコンタクトを備えていないダミーゲートとして所定の回路に残存する。
【発明の概要】
【０００７】
本明細書における技術は、精度を保証するためのダミーゲートペアを必要とすることなく、フィン及びナノワイヤのための正確な切断を提供する。本明細書における技術は、ゲートが開かれるまで、フィンを切断されないままにすることを含み、その後に、１つの開かれたゲート構造が、切断の配置に集中するために使用される。包囲する誘電材料が、指定の場所において切断が行われることを保証するために、エッチングマスクの一部として使用される。ゲートスペーサ材料に対して選択的なエッチングを行うことによって、覆われていないフィン（その上に形成されているエッチングマスクによってさらに画定されている）を、ゲート構造によって以前占有されていた空間の内側／空間内でエッチングすることができる。覆われていないフィンをエッチングした後に、空間を誘電材料によって充填することができる。そのような充填誘電材料を、所定の場所に残存させることができ、その結果、ゲート構造によって以前占有されていた空間は金属化されないが、しかしながら誘電体として残存する。このことは、デバイスに残される金属化されたダミーゲートは存在しないこと、またダミーゲートペアをセル内に設計する必要がないことを意味している。従って、本明細書に記載する技術によって、単なる補償エッチングマスクとしての２つのダミーゲートを使用することはもはや必要なくなり、このことは所定のセルにおけるより多くの実際の空間を機能デバイスのために使用でき、それによってデバイス密度が高まることを意味している。
【０００８】
勿論、本明細書に記載した種々のステップの考察は、理解し易くするために表した。一般的に、それらのステップを任意の適切な順序で実施することができる。さらに、本明細書における種々のフィーチャ、技術、構成等の各々が、本開示の種々の箇所で考察されている場合もあるが、各コンセプトを相互に独立して、又は相互に組み合わせて実行できることが意図されている。従って、本発明を、多くの異なるやり方で実施することができ、また考察することができる。
【０００９】
この概要の項は、全ての実施形態、及び／又は本開示又は特許請求の範囲に記載の発明の付加的な新規の態様を規定するものではないことを言及しておく。その代わりに、この概要は、従来技術に対して新規性を有する種々の実施形態及び新規性についての相応の論点の予備的考察のみを提供する。本発明及び実施形態の付加的な詳細及び／又は考えられる展望に関して、読者は、下記においてさらに考察するような、本開示の発明の詳細な説明の項及び対応する図面を参照する。
【００１０】
本発明の種々の実施形態のより完全な理解、またそれらの実施形態に付随する多くの利点は、添付の図面と関連させて考察する、下記の詳細な説明を参照することによって容易に明らかになるであろう。図面は縮尺通りではなく、その代わりに、フィーチャ、原理及びコンセプトの説明に重点を置いて強調されている。
【図面の簡単な説明】
【００１１】
【図１Ａ】本明細書に開示する実施の形態による処理フローを表す例示的な基板の一部の上面図を示す。
【図１Ｂ】本明細書に開示する実施の形態による処理フローを表す例示的な基板の一部の正面断面図を示す。
【図１Ｃ】本明細書に開示する実施の形態による処理フローを表す例示的な基板の一部の横断面図を示す。
【図２Ａ】本明細書に開示する実施の形態による処理フローを表す例示的な基板の一部の上面図を示す。
【図２Ｂ】本明細書に開示する実施の形態による処理フローを表す例示的な基板の一部の正面断面図を示す。
【図２Ｃ】本明細書に開示する実施の形態による処理フローを表す例示的な基板の一部の横断面図を示す。
【図３Ａ】本明細書に開示する実施の形態による処理フローを表す例示的な基板の一部の上面図を示す。
【図３Ｂ】本明細書に開示する実施の形態による処理フローを表す例示的な基板の一部の正面断面図を示す。
【図３Ｃ】本明細書に開示する実施の形態による処理フローを表す例示的な基板の一部の横断面図を示す。
【図４Ａ】本明細書に開示する実施の形態による処理フローを表す例示的な基板の一部の上面図を示す。
【図４Ｂ】本明細書に開示する実施の形態による処理フローを表す例示的な基板の一部の正面断面図を示す。
【図４Ｃ】本明細書に開示する実施の形態による処理フローを表す例示的な基板の一部の横断面図を示す。
【図５Ａ】本明細書に開示する実施の形態による処理フローを表す例示的な基板の一部の上面図を示す。
【図５Ｂ】本明細書に開示する実施の形態による処理フローを表す例示的な基板の一部の正面断面図を示す。
【図５Ｃ】本明細書に開示する実施の形態による処理フローを表す例示的な基板の一部の横断面図を示す。
【図６Ａ】本明細書に開示する実施の形態による処理フローを表す例示的な基板の一部の上面図を示す。
【図６Ｂ】本明細書に開示する実施の形態による処理フローを表す例示的な基板の一部の正面断面図を示す。
【図６Ｃ】本明細書に開示する実施の形態による処理フローを表す例示的な基板の一部の横断面図を示す。
【図７Ａ】本明細書に開示する実施の形態による処理フローを表す例示的な基板の一部の上面図を示す。
【図７Ｂ】本明細書に開示する実施の形態による処理フローを表す例示的な基板の一部の正面断面図を示す。
【図７Ｃ】本明細書に開示する実施の形態による処理フローを表す例示的な基板の一部の横断面図を示す。
【図８Ａ】本明細書に開示する実施の形態による処理フローを表す例示的な基板の一部の上面図を示す。
【図８Ｂ】本明細書に開示する実施の形態による処理フローを表す例示的な基板の一部の正面断面図を示す。
【図８Ｃ】本明細書に開示する実施の形態による処理フローを表す例示的な基板の一部の横断面図を示す。
【発明を実施するための形態】
【００１２】
詳細な説明
本明細書における技術は、精度を保証するためのダミーゲートペアを必要とすることなく、フィン及びナノワイヤのための正確な切断を提供する。本明細書における技術は、ゲート構造が開口されるまで、フィンを切断されないままにすることを含み、その後に、１つの開口されたゲート構造が、切断の配置に集中するために使用される。包囲する誘電材料が、特定の場所において切断が行われることを保証するために、エッチングマスクの一部として使用される。ゲートスペーサ材料に対して選択的なエッチングを行うことによって、覆われていないフィン（その上に形成されているエッチングマスクによってさらに画定されている）を、ゲート構造によって以前占有されていた空間の内側／空間内でエッチングすることができる。覆われていないフィンをエッチングした後に、空間を誘電材料によって充填することができる。そのような充填誘電材料を、所定の場所に残存させることができ、その結果、ゲート構造によって以前占有されていた空間は金属化されないが、しかしながら誘電体として残存する。このことは、デバイスに残される金属化されたダミーゲートは存在しないこと、またダミーゲートペアをセル内に設計する必要がないことを意味している。従って、本明細書に記載する技術によって、単なる補償エッチングマスクとしての２つのダミーゲートを使用することはもはや必要なくなり、このことは所定のセルにおけるより多くの実際の空間を機能デバイスのために使用でき、それによってデバイス密度が高まることを意味している。
【００１３】
図１から図８は、本明細書における実施例の処理フローを示す。参照符号Ａが付されている図面は、一例としての基板の一部の上面図である。参照符号Ｂが付されている図面は、対応する正面図を示し、それに対し参照符号Ｃが付されている図面は、対応する側面図を示す。図１Ａは、対応する図を識別するための断面線Ｂ及びＣを含む。
【００１４】
１つの実施形態は、基板をパターニングするための方法を含む。そのような基板は、例えばトランジスタデバイス又はその上の他の電子デバイスを形成するためにパターニングされる半導体ウェハであってよい。ここで図１を参照すると、フィン構造１１２のアレイが、基板１０５の加工面に形成されている。そのようなフィン構造の材料は、誘電層１１８内へと下方向に（又は誘電層１１８から上方向に）延在し得ることを言及しておく。従って、誘電層１１８は、フィン構造１１２の側面に形成され得る。幾つかの実施形態においては、誘電層１１８が、浅いトレンチ絶縁層又は絶縁材料であってよい。フィン構造は、相互に平行なフィン構造を備えた下地層の上に延在する一連の線形の構造を含むことができる。
【００１５】
次に図２を参照すると、ゲート構造１１４のアレイが、基板の加工面に形成されている。ゲート構造１１４のアレイは、フィン構造１１２のアレイのフィン構造１１２の一部と交差し、且つその一部を覆うゲート構造１１４を有する。ゲート構造１１４のアレイは、ゲート構造１１４の側壁に接し、且つフィン構造１１２の残余の部分を覆う第１誘電材料１２１を含む。換言すれば、ゲート構造１１４間の領域に第１誘電材料１２１を充填することができる。ゲート構造１１４は最終的又は機能的なゲート材料である必要はないが、しかしながら後に、このゲート構造１１４を金属又は他の導体に置き換えることができる。ゲート構造１１４は、フィン構造に比べてより高い高さを有することができ、且つフィン構造の側壁に形成され得る。ゲート構造は、下地層の上に延在する一連の線形の構造を含むことができ、またフィン構造に垂直に交差している。
【００１６】
次に図３を参照すると、ゲート構造１１４の部分を覆わない第１エッチングマスク１３１が基板上に形成されている。そのようなエッチングマスクを、例えば、フォトレジスト及びフォトリソグラフィ露光及び現像を使用して形成することができる。そのようなエッチングマスクは、基板における他の膜（図示せず）、例えば平坦化膜及び反射防止コーティングの堆積を含むことができる。第１エッチングマスク１３１は、ゲート構造１１４及び第１誘電材料１２１の両方の部分を覆わない／露出させる開口部を画定するように図示されている。何故ならば、そのようなエッチングマスクは、一般的に、所定のゲートスペーサ構造の幅だけを隔離するには十分な解像度を有していないからである。
【００１７】
次に図４を参照すると、第１エッチングマスク１３１によって覆われていないゲート構造１１４の部分が除去され、それによって、第１誘電材料１２１によって画定されたトレンチ区分が形成されており、トレンチ区分内には、覆われていないフィン構造１１２の部分が存在している。ゲート構造１１４の部分の除去は、第１エッチングマスクに対して相対的に覆われていないゲート構造の部分をエッチングする第１エッチング処理の実行を含むことができる。例えば、ゲート構造の材料をエッチングするプラズマベースの異方性エッチングを実行することができ、その一方で、第１誘電材料１２１及び第１エッチングマスク１３１は、選択されたエッチング液によるエッチングに耐える。
【００１８】
次に図５を参照すると、覆われていないフィン構造が、トレンチ区分から除去されている。幾つかの実施形態は、浅いトレンチ絶縁層内又は他の下地層内の下まで延在するフィン材料を有している場合があることを言及しておく。しかしながらそれにもかかわらず、トレンチ区分からはフィン構造が除去される。つまり、覆われていないフィン構造は、以前にゲート構造の一部を含んでいた空間から除去される。覆われていないフィン構造の除去は、ゲート構造の材料に関してフィン構造の材料をエッチングする第２エッチング処理の実行を含む。幾つかの実施形態においては、フィン構造が、保護膜、例えば酸化膜を含むことができる。そのような実施形態においては、覆われていないフィン構造自体の除去に先行して、保護膜を除去することができる。オプションとして、そのような任意の膜を、高められた選択性のために原子層エッチングを介して除去することができる。代替的に、第２エッチング処理の実行は、トレンチ区分の側壁を過ぎて（past）、覆われていないフィン構造に横方向に凹部を形成する、等方性エッチングの実行を含むことができる。そのような等方性エッチングを、トレンチ区分からフィン構造を除去する方向性のエッチングの後に実行することができ、第１誘電材料１２１の側壁を過ぎて、フィン構造を横方向にエッチングすることができる。図６に示されているように、第１エッチングマスク１３１を除去することができる。
【００１９】
次に図７を参照すると、トレンチ区分が、第２誘電材料１２２によって充填されている。第２誘電材料１２２によるトレンチ区分の充填は、過剰量の誘電材料の堆積と、例えばエッチバック処理又は化学機械平坦化（ＣＭＰ）による、ゲート構造１１４の上面までの基板の平坦化と、を含むことができる。ＣＭＰによる平坦化に関しては、トレンチを窒化ケイ素によって充填することが有利であると考えられる。
【００２０】
その後、別の製造ステップを続けることができる。図８は、第１誘電材料１２１が除去されている状態を示す。フィンはゲート構造１１４を貫通しているが、しかしながら第２誘電材料１２２を貫通していないことを言及しておく。この結果、ゲート構造の部分によって画定されている、選択された場所において切断されるフィンが生じ、また続いて、その空間は、ゲート構造及びフィン構造が除去されると、誘電材料によって充填され、この誘電材料は、単にフィンを切断するためのダミーゲートを設計するための余剰な基板空間を必要とすることなく、所望の場所においてフィンを電気的に絶縁する。従って、単位面積あたり、より多くのトランジスタ又は他のデバイスを、本明細書に記載する技術によって実現することができる。
【００２１】
本明細書に記載する技術を、最初に比較的大きい又は長い構造として形成されて、続いて切断又は短縮される、任意のマイクロ製造構造に適用することができる。前述の実施形態は、フィン構造の切断に関心を集中した。他の実施形態も当業者には容易に明らかになる。例えば、ナノワイヤの切断が、フィンの切断の実行と同様に実行される。ナノワイヤ区間を有する開放空間を露出させるために、選択されたゲート構造の部分を除去することによって、ナノワイヤを切断することができ（エッチングを介して除去することができ）、また続けて誘電材料によって充填することができる。従って、本明細書に記載する技術を、２次元の回路設計及び３次元の回路設計の両方でもって実施することができる。他の実施形態においては、所期のように画定されたトレンチ又は開放空間内の、被覆されていないフィン構造の切断／除去の代わりに、被覆されていないフィン構造を十分にドーピングして、それらのフィン区間を介するあらゆる電気伝導を阻止することができる。
【００２２】
種々異なる材料を使用することができる。他の材料をエッチングすることなく（実質的にエッチングすることなく）、１つ又は複数の材料を選択的にエッチングするための異なるエッチング耐性を有するように、種々の材料を選択することができる。ゲート構造自体がケイ素であってよい。フィン構造もケイ素であってよいが、しかしながら薄い酸化物層を備えている。誘電材料は、同一であってもよいか、又は異なるエッチング耐性を有している。
【００２３】
上記の説明においては、具体的な詳細、例えば処理システムの特定の幾何学、並びにその処理システムにおいて使用される種々のコンポーネント及び処理の説明を記載した。しかしながら、本明細書に記載する技術を、それらの具体的な詳細とは異なる他の実施形態において実践することができ、またそのような詳細は説明を目的としたものであって限定を目的とするものではない、と解されるべきである。本明細書において開示した実施形態は、添付の図面を参照しながら説明した。同様に、説明を目的として、完全な理解を提供するために、具体的な数、材料及び構成を記載した。それにもかかわらず、そのような具体的な詳細を用いることなく、実施形態を実践することができる。実質的に同一の機能構造を有しているコンポーネントは、同様の参照符号によって表されており、従って一切の冗長的な説明を省略している場合もある。
【００２４】
種々の実施形態の理解の助けとなるよう、種々の技術を複数の離散的な動作として説明した。説明の順序は、それらの動作が必須の順序関係にあることを暗示していると解釈されるべきではない。実際は、それらの動作を、記載した順序で実行する必要はない。記載した動作を、記載した実施形態とは異なる順序で実行することができる。種々の付加的な動作を実行することができる、及び／又は付加的な実施形態においては、記載した動作を省略することができる。
【００２５】
本明細書において使用されているような「基板」又は「ターゲット基板」は、一般的に、本発明に従い処理される対象物を表す。基板は、任意の材料部分又はデバイスの構造を含むことができ、特に半導体又は他の電子デバイスの構造を含むことができ、また例えば、ベース基板構造、例えば半導体ウェハ、レチクル、若しくはベース基板構造上の又はベース基板構造を被覆する層、例えば薄膜であってよい。従って、基板は、任意の特定のベース構造、下地層又は被覆層、パターニングされた基板又はパターニングされていない基板に限定されるものではなく、むしろそのような任意の層又はベース構造、また層及び／又はベース構造の任意の組み合わせを含むと考えられる。明細書は、特定のタイプの基板を参照していると考えられるが、しかしながら、これは単に説明を目的としたものに過ぎない。
【００２６】
また当業者であれば、本発明の同一の課題を依然として達成しつつ、上記において説明した技術の動作に対して成された多くのヴァリエーションが存在できることを理解するであろう。そのようなヴァリエーションも、本開示の範囲によってカバーされることが意図されている。つまり、本発明の実施形態の上述の記述は、限定を意図したものではない。むしろ、本発明の実施形態についての何らかの限定は、以下の特許請求の範囲に記載されている。
【図１Ａ】
0006630896.tif 000002
【図１Ｂ】
0006630896.tif 000003
【図１Ｃ】
0006630896.tif 000004
【図２Ａ】
0006630896.tif 000005
【図２Ｂ】
0006630896.tif 000006
【図２Ｃ】
0006630896.tif 000007
【図３Ａ】
0006630896.tif 000008
【図３Ｂ】
0006630896.tif 000009
【図３Ｃ】
0006630896.tif 000010
【図４Ａ】
0006630896.tif 000011
【図４Ｂ】
0006630896.tif 000012
【図４Ｃ】
0006630896.tif 000013
【図５Ａ】
0006630896.tif 000014
【図５Ｂ】
0006630896.tif 000015
【図５Ｃ】
0006630896.tif 000016
【図６Ａ】
0006630896.tif 000017
【図６Ｂ】
0006630896.tif 000018
【図６Ｃ】
0006630896.tif 000019
【図７Ａ】
0006630896.tif 000020
【図７Ｂ】
0006630896.tif 000021
【図７Ｃ】
0006630896.tif 000022
【図８Ａ】
0006630896.tif 000023
【図８Ｂ】
0006630896.tif 000024
【図８Ｃ】
0006630896.tif 000025