(57)【特許請求の範囲】
【請求項１】
２つの出力端子のうちの一方であり電源電圧が印加される第１出力端子（Ｔ１）と、他方の第２出力端子（Ｔ２）と、を有するスイッチング素子（１０）を備えたパワーモジュール（１２０）を具備し、
前記第１出力端子と前記第２出力端子の間の電位差である出力電圧を検出する電圧検出部（２１１）を備えた制御回路基板（２１０）が前記パワーモジュールに接続される半導体装置であって、
前記パワーモジュールは、
前記第１出力端子と前記制御回路基板の間に挿設され、前記出力電圧を検出するための電圧検出素子（２０，６０）と、
前記電圧検出素子と前記制御回路基板との中点と、前記第２出力端子との間に挿設された電位確定素子（３０，４０，５０）と、を備え、
前記電圧検出素子は、カソード端子が前記第１出力端子に接続され、アノード端子が前記電圧検出部に接続され、順電圧がＶＦとされたダイオード（２０）であり、
前記電位確定素子は抵抗器（３０）であり、
前記抵抗器の抵抗値Ｒは、前記スイッチング素子におけるオン電圧の最大値Ｖｍａｘと、前記制御回路基板から前記アノード端子へ供給される電流値Ｉを用いて、
Ｒ＞（ＶＦ＋Ｖｍａｘ）／Ｉ
の関係を満たす半導体装置。
【請求項２】
２つの出力端子のうちの一方であり電源電圧が印加される第１出力端子（Ｔ１）と、他方の第２出力端子（Ｔ２）と、を有するスイッチング素子（１０）を備えたパワーモジュール（１２０）を具備し、
前記第１出力端子と前記第２出力端子の間の電位差である出力電圧を検出する電圧検出部（２１１）を備えた制御回路基板（２１０）が前記パワーモジュールに接続される半導体装置であって、
前記パワーモジュールは、
前記第１出力端子と前記制御回路基板の間に挿設され、前記出力電圧を検出するための電圧検出素子（２０，６０）と、
前記電圧検出素子と前記制御回路基板との中点と、前記第２出力端子との間に挿設された電位確定素子（３０，４０，５０）と、を備え、
前記電位確定素子は、降伏電圧Ｖｚを有するクランプ素子（５０）であり、
前記降伏電圧Ｖｚと、前記制御回路基板において生成され、前記電圧検出素子と前記制御回路基板との中点に供給される定電圧Ｖｃと、前記パワーモジュールにおける端子間耐圧Ｖａとの間に、
Ｖｃ＜Ｖｚ＜Ｖａ
の関係が成り立つ半導体装置。
【請求項３】
前記電圧検出素子はダイオード（２０）であり、前記ダイオードのカソード端子は前記第１出力端子に接続され、アノード端子は前記電圧検出部に接続される請求項２に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング素子のオン電圧に応じた出力電圧を検出するための電圧検出素子を有する半導体装置に関する。
【背景技術】
【０００２】
特許文献１には、スイッチング素子（ＩＧＢＴ）を駆動するための半導体装置において、スイッチング素子の出力端子の電圧を、高耐圧ダイオードを介して監視する半導体装置が開示されている。この半導体装置では、電圧検出素子としての高耐圧ダイオードのカソードにＩＧＢＴの電源電圧に相当する高電圧が印加され、アノードに制御回路側の電源に相当する低電圧が印加される。
【０００３】
このため、制御回路側の基板に高耐圧ダイオードが実装される形態においては、高耐圧ダイオードのアノード端子近傍では高電圧に耐えうる絶縁距離を確保する必要がある。すなわち、基板のサイズが大きくなってしまう。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１３−２２３２１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
これに対して、高耐圧ダイオードをスイッチング素子に内蔵する、あるいはスイッチング素子を実装する素子モジュールに内蔵する形態を検討することができる。このような形態では基板の絶縁設計が不要になるため基板の小型化を実現できる。
【０００６】
しかしながら、素子モジュールと制御回路側の基板との間で断線が生じた際に、素子モジュールにおける端子に高電圧が印加されるため、素子モジュール側で絶縁破壊が生じる虞がある。
【０００７】
本発明は、上記問題点を鑑みてなされたものであり、スイッチング素子の出力電圧を検出するための電圧検出素子を有する半導体装置において、制御回路と高耐圧の電圧検出素子とを接続する配線に断線が発生した場合においても、電気的な破壊を抑制する半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
ここに開示される発明は、上記目的を達成するために以下の技術的手段を採用する。なお、特許請求の範囲およびこの項に記載した括弧内の符号は、ひとつの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、発明の技術的範囲を限定するものではない。
【０００９】
上記目的を達成するために、本発明の１つは、２つの出力端子のうちの一方であり電源電圧が印加される第１出力端子（Ｔ１）と、他方の第２出力端子（Ｔ２）と、を有するスイッチング素子（１０）を備えたパワーモジュール（１２０）を具備し、第１出力端子と第２出力端子の間の電位差である出力電圧を検出する電圧検出部（２１１）を備えた制御回路基板（２００）がパワーモジュールに接続される半導体装置であって、パワーモジュールは、第１出力端子と制御回路基板の間に挿設され、出力電圧を検出するための電圧検出素子（２０，６０）と、電圧検出素子と制御回路基板との中点と、第２出力端子との間に挿設された電位確定素子（３０，４０，５０）と、を備え、電圧検出素子は、カソード端子が第１出力端子に接続され、アノード端子が電圧検出部に接続され、順電圧がＶＦとされたダイオード（２０）であり、電位確定素子は抵抗器（３０）であり、抵抗器の抵抗値Ｒは、スイッチング素子におけるオン電圧の最大値Ｖｍａｘと、制御回路基板からアノード端子へ供給される電流値Ｉを用いて、Ｒ＞（ＶＦ＋Ｖｍａｘ）／Ｉの関係を満たす。他の発明の１つは、２つの出力端子のうちの一方であり電源電圧が印加される第１出力端子（Ｔ１）と、他方の第２出力端子（Ｔ２）と、を有するスイッチング素子（１０）を備えたパワーモジュール（１２０）を具備し、第１出力端子と第２出力端子の間の電位差である出力電圧を検出する電圧検出部（２１１）を備えた制御回路基板（２１０）がパワーモジュールに接続される半導体装置であって、パワーモジュールは、第１出力端子と制御回路基板の間に挿設され、出力電圧を検出するための電圧検出素子（２０，６０）と、電圧検出素子と制御回路基板との中点と、第２出力端子との間に挿設された電位確定素子（３０，４０，５０）と、を備え、電位確定素子は、降伏電圧Ｖｚを有するクランプ素子（５０）であり、降伏電圧Ｖｚと、制御回路基板において生成され、電圧検出素子と制御回路基板との中点に供給される定電圧Ｖｃと、パワーモジュールにおける端子間耐圧Ｖａとの間に、Ｖｃ＜Ｖｚ＜Ｖａの関係が成り立つ。
【００１０】
これによれば、パワーモジュールと制御回路基板との間であって、電圧検出素子と電圧検出部との間の高圧配線が断線した場合でも、電圧検出素子における制御回路基板側の端子が電気的にフローティングになることなく、電位確定素子を介してスイッチング素子の第２出力端子に接続される。このため、電圧検出素子から延びるパワーモジュール側の端子には、電位確定素子により規定される電位に固定することができ、高電圧に起因する沿面放電などの現象を抑制することができる。
【図面の簡単な説明】
【００１１】
【図１】第１実施形態における半導体装置および制御回路基板の構成を示す回路図である。
【図２】第２実施形態における半導体装置および制御回路基板の構成を示す回路図である。
【図３】第３実施形態における半導体装置および制御回路基板の構成を示す回路図である。
【図４】その他の実施形態における半導体装置および制御回路基板の構成を示す回路図である。
【図５】その他の実施形態における半導体装置の構成を示す回路図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施の形態を図面に基づいて説明する。なお、以下の各図相互において、互いに同一もしくは均等である部分に、同一符号を付与する。各形態において構成の一部のみを説明している場合は、構成の他の部分については先行して説明した形態と同様とする。実施の各形態で具体的に説明している部分の組合せばかりではなく、特に組合せに支障が生じなければ、実施の形態同士を部分的に組み合せることも可能である。
【００１３】
（第１実施形態）
最初に、図１を参照して、本実施形態に係る半導体装置の概略構成について説明する。
【００１４】
この半導体装置は例えば車両に搭載され、入力される制御信号に基づいて負荷の駆動を制御するためのパワースイッチング装置である。図１に示すように、この半導体装置１００は、スイッチング素子１０を含むパワー素子１１０が実装されたパワーモジュール１２０を具備している。パワーモジュール１２０には、スイッチング素子１０のオンオフを制御するための制御回路２１０が実装された制御回路基板２００が各種配線３００を介して接続されている。具体的には、スイッチング素子１０のオンオフを制御するための制御信号を伝達するゲート配線３１０と、スイッチング素子１０の出力電圧を伝達するための電圧検出配線３２０と、制御回路２１０とスイッチング素子１０とで基準電位を共通化するための基準電位配線３３０を介して、パワーモジュール１２０と制御回路基板２００とが互いに接続されている。これら配線３００が接続されるパワーモジュール１２０側の端子をモジュール側の端子と称し、制御回路基板２００側の端子を基板側の端子と称することがある。
【００１５】
本実施形態におけるパワー素子１１０は、スイッチング素子１０と高耐圧ダイオード２０と、抵抗器３０とを有している。パワー素子１１０はひとつのチップとして素子を形成しており、ひとつの制御端子Ｔ０と、ふたつの出力端子Ｔ１，Ｔ２が外部と接続可能に形成されている。
【００１６】
スイッチング素子１０は、例えば絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）を採用することができる。図１に示すように、ＩＧＢＴにおけるゲート端子が制御端子Ｔ０に相当し、コレクタ端子が出力端子Ｔ１に相当し、エミッタ端子が出力端子Ｔ２に相当している。特許請求の範囲に記載の第１出力端子は、コレクタ端子たる出力端子Ｔ１に相当し、第２出力端子は、エミッタ端子たる出力端子Ｔ２に相当する。図示しないが、スイッチング素子１０のコレクタ端子Ｔ１には負荷に供給する電圧を生じさせる電源電圧ＶＤＤが印加される。一方、エミッタ端子Ｔ２には制御回路基板２００と共通したグランド電位が接続される。なお、言うまでもないが、スイッチング素子１０はＩＧＢＴに限定されることはなく、例えばＭＯＳＦＥＴでも良い。スイッチング素子１０がＭＯＳＦＥＴの場合には、出力端子Ｔ１がドレイン端子に相当し、出力端子Ｔ２がソース端子に相当する。
【００１７】
高耐圧ダイオード２０は一般的に知られたダイオード素子である。以降、高耐圧ダイオード２０における順電圧をＶＦと表記する。高耐圧ダイオード２０のカソード端子はスイッチング素子１０におけるコレクタ端子Ｔ１に接続されている。また、高耐圧ダイオード２０のアノード端子は制御回路基板２００における後述の電圧検出部２１１に接続されている。高耐圧ダイオード２０はＩＧＢＴのコレクタ−エミッタ間電圧、すなわちスイッチング素子１０の出力電圧を検出するための電圧検出素子である。具体的には、スイッチング素子１０がオン状態のとき、高耐圧ダイオード２０のアノード側に出力される検出電圧は、スイッチング素子１０のオン電圧Ｖｏｎと、高耐圧ダイオード２０の順電圧ＶＦの和である。例えば、スイッチング素子１０のコレクタ電流として過電流が流れるとオン電圧が上昇して検出電圧も上昇する。
【００１８】
抵抗器３０は一般的に知られた抵抗器である。以降、抵抗器３０の抵抗値をＲと表記する。抵抗器３０は一端が高耐圧ダイオード２０のアノード端子に接続され、他端がスイッチング素子１０のエミッタ端子Ｔ２に接続されている。すなわち、高耐圧ダイオード２０のアノード端子は、抵抗器３０を介してグランドに接続されている。なお、高耐圧ダイオード２０と抵抗器３０との中点が電圧検出部２１１に接続されている。本実施形態における抵抗器３０は特許請求の範囲に記載の電位確定素子に相当する。抵抗器３０の抵抗値Ｒの好適な条件については追って説明する。
【００１９】
本実施形態におけるパワー素子１１０は、パワーモジュール１２０内に実装されている。パワーモジュール１２０は、図１に示すように、外部との接続端子として５つのモジュール側端子を有する。すなわち、制御端子としてのゲート端子Ｔ０と、第１出力端子としてのコレクタ端子Ｔ１と、第２出力端子としてのエミッタ端子Ｔ２と、高耐圧ダイオード２０のアノード端子に接続され出力電圧を検出するための検出端子Ｔ３と、パワーモジュール１２０と制御回路基板２００の基準電位を同一にするための基準端子Ｔ４を有する。ゲート端子Ｔ０はゲート配線３１０によって制御回路基板２００と接続されている。検出端子Ｔ３は電圧検出配線３２０によって制御回路基板２００と接続されている。基準端子Ｔ４は基準電位配線３３０によって制御回路基板２００と接続されている。
【００２０】
制御回路基板２００は、制御回路２１０と、ゲート抵抗器２２０，と電流制限抵抗器２３０と、ブランキング容量２４０と、を有している。
【００２１】
制御回路２１０は、スイッチング素子１０におけるゲート端子Ｔ０に対して制御信号たるゲート電圧を出力する。また、制御回路２１０は電圧検出部２１１を含み、検出されたスイッチング素子１０の出力電圧に基づいてゲート電圧の制御あるいはフェールセーフの制御を行う。本実施形態における制御回路２１０は特定用途向け集積回路（application specific integrated circuit）として構成され、ひとつのチップとして制御回路基板２００に実装されている。制御回路２１０には電源電圧としてＶＣＣが供給されている。
【００２２】
電圧検出部２１１は、制御回路２１０に内蔵される機能部であり、電圧検出端子Ｔ３に出力される検出電圧、すなわちＶｏｎ＋ＶＦを検出する。例えばスイッチング素子１０に過電流が流れるとＶｏｎが上昇するため、検出電圧Ｖｏｎ＋ＶＦも上昇する。制御回路２１０は、検出電圧が所定の閾値以上となることを条件にフェールセーフ動作を行う等の制御をしている。
【００２３】
また、電圧検出部２１１は、定電流を電圧検出端子Ｔ３に出力する機能を有している。スイッチング素子１０がオンの際に電流Ｉが生成され、電圧検出端子Ｔ３に供給される。電流Ｉの電流値は電圧検出部２１１内で生成された定電圧Ｖｃに基づいて規定される。一方、スイッチング素子１０がオフの際や、短絡状態にある場合には、高耐圧ダイオード２０がオフするため、電圧検出端子Ｔ３には定電圧Ｖｃが出力される。なお、定電圧Ｖｃは制御回路２１０に供給される電源電圧ＶＣＣそのものでも良いし、制御回路２１０の内部で生成された電圧であっても良い。
【００２４】
ゲート抵抗器２２０は、制御回路２１０に含まれる図示しないドライバと、スイッチング素子１０のゲート端子Ｔ０との間に挿入されている。ゲート抵抗器２２０は、スイッチング動作時のゲート充放電時間を最適にする目的で挿入される。
【００２５】
電流制限抵抗器２３０は、電圧検出端子Ｔ３と電圧検出部２１１との間に挿入されている。電流制限抵抗器２３０は、スイッチング動作時の過渡電流を抑制する目的で挿入されている。
【００２６】
ブランキング容量２４０は、電流制限抵抗器２３０と電圧検出部２１１と結ぶ配線と基準電位（グランド）との間に挿入されるコンデンサである。ブランキング容量２４０は、スイッチング素子１０のターンオン動作時において、ＩＧＢＴのコレクタ−エミッタ間電圧が、ＩＧＢＴの短絡判断電圧以下になるまでの間、フェールセーフ動作が行われないようにするために挿入されている。この時間（ブランキング時間）はブランキング容量２４０の容量値が大きいほど長く設定できる。
【００２７】
続いて、本実施形態における半導体装置１００を採用することによる作用効果について説明する。
【００２８】
電圧検出配線３２０が断線したと仮定する。本実施形態における高耐圧ダイオード２０のアノード端子は、抵抗器３０を介してグランドに接続されている。このため、電圧検出配線３２０の断線に対して、アノード端子の電圧が出力される電圧検出端子Ｔ３は電気的にフローティングになることなく、抵抗器３０の抵抗値Ｒに応じた値に規定することができる。すなわち、抵抗器３０は電圧検出端子Ｔ３を所定の電位に確定する電位確定素子である。よって、電圧検出端子Ｔ３に、電源電圧に起因する高電圧が出力されることを防止でき、電圧検出端子Ｔ３周辺における沿面放電の発生等による破壊現象を抑制することができる。
【００２９】
続いて、半導体装置１００における抵抗器３０の好適な抵抗値Ｒについて説明する。
【００３０】
抵抗器３０の挿入によっても、スイッチング素子１０の短絡の検出が可能とされることが望ましい。以下、電圧検出端子Ｔ３への高電圧の出力を抑制しつつスイッチング素子１０の短絡検出も可能とする抵抗値Ｒについて説明する。説明において、スイッチング素子１０に定格電流（コレクタ電流として最大の電流）が流れた際のコレクタ−エミッタ間電圧をＶｍａｘと示す。Ｖｍａｘは定格電流とスイッチング素子１０が決まれば一意に定まる値であり、オン電圧の最大値を示す電圧値である。
【００３１】
スイッチング素子１０たるＩＧＢＴがオン状態のとき、コレクタ−エミッタ間電圧は０からＶｍａｘの間の値をとる。よって、基準電位となる基準電位端子Ｔ４と電圧検出端子Ｔ３との電位差Ｅｏｎ、すなわち電圧検出端子Ｔ３の電圧は、ＶＦ≦Ｅｏｎ≦ＶＦ＋Ｖｍａｘの関係を満たす。
【００３２】
一方、ＩＧＢＴがオフ状態、またはＩＧＢＴが短絡状態のときは高耐圧ダイオード２０には通電されない。このとき、ＩＧＢＴが短絡状態であることを判定するために、電圧検出端子Ｔ３の電圧Ｅｏｆｆは、少なくともＥｏｎの最大値よりも大きな値をとることが出来なければならない。換言すれば、短絡を検出するため閾値は、少なくともＥｏｎの最大値よりも大きな電圧値としなければならない。すなわち、Ｅｏｆｆ＞ＶＦ＋Ｖｍａｘの関係を満たす必要がある。
【００３３】
短絡状態では高耐圧ダイオード２０が非通電であるため、Ｅｏｆｆは、定電流Ｉと抵抗値Ｒを用いて、Ｅｏｆｆ＝Ｉ×Ｒである。したがって、Ｉ×Ｒ＞ＶＦ＋Ｖｍａｘであり、抵抗値Ｒは、
Ｒ＞（ＶＦ＋Ｖｍａｘ）／Ｉ
の関係を満たすことが望ましい。
【００３４】
（第２実施形態）
第１実施形態では、電位確定素子として抵抗器３０を採用する例について説明した。これに対して、本実施形態における半導体装置１０１は、図２に示すように、電位確定素子として抵抗器３０に代わってコンデンサ４０を採用する。本実施形態における高耐圧ダイオード２０のアノード端子は、コンデンサ４０を介してグランドに接続されている。このため、電圧検出配線３２０の断線に対して、アノード端子の電圧が出力される電圧検出端子Ｔ３は電気的にフローティングになることなく、コンデンサ４０の容量値Ｃに応じた値に規定することができる。
【００３５】
半導体装置１０１におけるコンデンサ４０の好適な容量値Ｃについて説明する。
【００３６】
電圧検出配線３２０が断線したと仮定する。基準電位となる基準電位端子Ｔ４と電圧検出端子Ｔ３との電位差、すなわち電圧検出端子Ｔ３の電圧をＥとし、高耐圧ダイオード２０のカソード−アノード間容量をＣａｋとする。ＩＧＢＴのコレクタ−エミッタ間電圧Ｖに対して、電圧検出端子Ｔ３の電圧Ｅは、Ｅ＝Ｖ×Ｃａｋ／（Ｃ＋Ｃａｋ）となる。電圧Ｅが、要求されるパワーモジュール１２０における端子間耐圧Ｖａを下回ればよく（Ｅ＜Ｖａ）、コレクタ−エミッタ間電圧Ｖは、スイッチング素子１０がオフ時に印加される最大定格電圧Ｖｒを想定すればよいので、容量値Ｃは、
Ｃａｋ／（Ｃ＋Ｃａｋ）＜Ｖａ／Ｖｒ
の関係を満たすことが望ましい。
【００３７】
（第３実施形態）
電位確定素子として、抵抗器３０やコンデンサ４０のほか、クランプ素子を採用することもできる。本実施形態における半導体装置１０２は、図３に示すように、電位確定素子としてクランプ素子のひとつであるツェナーダイオード５０を採用する。ツェナーダイオード５０は、そのカソード端子が高耐圧ダイオード２０のアノード端子に接続されるようになっている。本実施形態における高耐圧ダイオード２０のアノード端子は、クランプ素子であるツェナーダイオード５０を介してグランドに接続されている。このため、電圧検出配線３２０の断線に対して、高耐圧ダイオード２０のアノード端子の電圧が出力される電圧検出端子Ｔ３は電気的にフローティングになることなく、ツェナーダイオード５０の降伏電圧Ｖｚに応じた値に規定することができる。
【００３８】
半導体装置１０２におけるツェナーダイオード５０の好適な降伏電圧Ｖｚについて説明する。
【００３９】
スイッチング素子１０のコレクタ−エミッタ間電圧（出力電圧）を検出するために、降伏電圧Ｖｚは制御回路基板２００側の電源電圧ＶＣＣよりも大きくなくてはならない。また、電圧検出配線３２０の断線時には降伏電圧Ｖｚが電圧検出端子Ｔ３に出力されることになるから降伏電圧Ｖｚは要求されるパワーモジュール１２０における端子間耐圧Ｖａを下回ることが求められる。すなわち、降伏電圧Ｖｚは、
ＶＣＣ＜Ｖｚ＜Ｖａ
の関係を満たすことが望ましい。
【００４０】
（その他の実施形態）
以上、本発明の好ましい実施形態について説明したが、本発明は上記した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
【００４１】
上記した各実施形態では、電圧検出素子たる高耐圧ダイオード２０および電位確定素子３０，４０，５０がパワー素子１１０の内部に構成される例について説明したが、これら素子はパワー素子１１０の外部に配置されて、パワー素子とともにパワーモジュール１２０を構成するようにしても良い。さらには、高耐圧ダイオード２０および電位確定素子３０，４０，５０がパワーモジュールの外部に配置されても良い。
【００４２】
また、半導体装置１００，１０１，１０２の製造段階において、電位確定素子３０，４０，５０を予め高耐圧ダイオード２０のアノード端子に接続していると、スイッチング素子１０のリーク電流を測定する際にノイズとなる虞がある。このような場合には、リーク電流検査の際には電位確定素子３０，４０，５０を接続せず、検査後にワイヤーボンディング等の手段で結線しても良い。
【００４３】
また、上記した各実施形態では、電位確定素子３０，４０，５０がパワーモジュール１２０側にのみ配置される例について説明したが、図４に示すように、制御回路基板２００側にも第２の電位確定素子が配置されても良い。図４に示す例では、第２の電位確定素子はツェナーダイオード２５０であり、電圧検出配線３２０に繋がる配線にカソード端子が接続され、基準電位配線３３０に繋がる配線にアノード端子が接続されている。例えば、パワーモジュール１２０側に配置された電位確定素子であるツェナーダイオード５０の降伏電圧を５０Ｖとし、制御回路基板２００に配置された第２の電位確定素子であるツェナーダイオード２５０の降伏電圧を３５Ｖとすれば、モジュール側の沿面は５０Ｖの耐圧設計で良く、基板側の沿面は３５Ｖの耐圧設計で良い。
【００４４】
また、上記した各実施形態では、ゲート抵抗器２２０、電流制限抵抗器２３０、ブランキング容量２４０が制御回路基板２００に含まれる例について説明したが、ゲート抵抗器２２０、電流制限抵抗器２３０、ブランキング容量２４０はパワーモジュール１２０側に含まれるように実装されてもよいし、制御回路基板２００およびパワーモジュール１２０の外側に実装されても良い。
【００４５】
また、上記した各実施形態では、スイッチング素子１０の出力電圧を検出するための電圧検出素子として、高耐圧ダイオード２０を採用する例を説明したが、電圧検出素子は高耐圧ダイオード２０に限定されない。例えば、図５に示すように、半導体装置１０３は、高耐圧ダイオード２０に代えて、高耐圧コンデンサ６０と抵抗器６１を有している。高耐圧コンデンサ６０は、第１出力端子たるコレクタ端子Ｔ１と、電位確定素子たるツェナーダイオード５０のカソード端子に接続されている。そして、高耐圧コンデンサ６０とツェナーダイオード５０との中間点が電圧検出端子Ｔ３に接続されるとともに抵抗器６１を介してグランドに接続されている。高耐圧コンデンサ６０と抵抗器６１は微分回路を構成し、スイッチング素子１０の出力電圧Ｖに対してｄＶ／ｄｔを電圧検出端子Ｔ３に出力する。
【００４６】
また、第３実施形態において、クランプ素子の例としてツェナーダイオード５０を示したが、これに限定されるものではなく、例えばツェナーダイオードを直列に接続した構成でも良く、降伏電圧が所定の値に設定可能な素子、構造であればいずれも採用できる。
【符号の説明】
【００４７】
１０…スイッチング素子，２０…高耐圧ダイオード（電圧検出素子），３０…抵抗器（電位確定素子），１００，１０１，１０２，１０３…半導体装置，１１０…パワー素子，１２０…パワーモジュール，２００…制御回路基板，２１０…制御回路，２１１…電圧検出部
【図１】
0006665681.tif 000002
【図２】
0006665681.tif 000003
【図３】
0006665681.tif 000004
【図４】
0006665681.tif 000005
【図５】
0006665681.tif 000006