(57)【特許請求の範囲】
【請求項１】
直列に接続された第１のスイッチング素子および第２のスイッチング素子と、前記第１のスイッチング素子または前記第２のスイッチング素子と並列に接続された共振インダクタンスおよび共振コンデンサの直列回路と、前記第１のスイッチング素子および前記第２のスイッチング素子と並列に接続されていて前記第１のスイッチング素子および前記第２のスイッチング素子がスイッチングを停止しているときに前記直列回路とともに共振回路を形成する第１のコンデンサおよび第２のコンデンサと、前記第１のスイッチング素子および前記第２のスイッチング素子を交互にスイッチング制御するスイッチング制御回路とを備えた電流共振型のスイッチング電源装置において、
前記スイッチング制御回路は、
負荷状態を表す信号を受けて負荷状態を検出する負荷検出回路と、
前記負荷検出回路が軽負荷の負荷状態を検出しているとき前記スイッチング制御を通常制御からスイッチング動作およびスイッチング停止を繰り返すバースト制御に切り替えるバースト制御回路と、
前記第１のスイッチング素子と前記第２のスイッチング素子との接続点におけるハイサイド基準電圧が最も低くなるタイミングを検出するハイサイド基準電圧ボトム検出回路と、
を有し、
前記バースト制御回路は、前記ハイサイド基準電圧が最も低くなるタイミングを前記ハイサイド基準電圧ボトム検出回路が検出すると、前記スイッチング停止から前記スイッチング動作に復帰させる、
スイッチング電源装置。
【請求項２】
前記ハイサイド基準電圧ボトム検出回路は、前記ハイサイド基準電圧が所定の基準電圧より低下するタイミングを検出する比較器と、前記ハイサイド基準電圧が前記所定の基準電圧より低下した回数をカウントするカウンタ回路と、前記カウンタ回路の出力信号を前記ハイサイド基準電圧が前記所定の基準電圧より低下するタイミングから前記ハイサイド基準電圧が最も低くなるタイミングに達するまでの時間だけ遅延させる遅延回路とを有している、請求項１記載のスイッチング電源装置。
【請求項３】
前記所定の基準電圧は、前記バースト制御であって前記スイッチング停止のときに前記共振回路により振動している前記ハイサイド基準電圧の波高値の中心に相当する電圧である、請求項２記載のスイッチング電源装置。
【請求項４】
前記比較器は、前記ハイサイド基準電圧として、前記第１のスイッチング素子と前記第２のスイッチング素子との接続点に現れる電圧を分圧した電圧を用いている、請求項３記載のスイッチング電源装置。
【請求項５】
前記比較器は、前記ハイサイド基準電圧として、前記共振インダクタンスの少なくとも一部を構成するトランスの補助巻線に生起された電圧を用いている、請求項３記載のスイッチング電源装置。
【請求項６】
前記バースト制御回路は、前記バースト制御を行っていて前記スイッチング停止のときに前記第１のスイッチング素子および前記第２のスイッチング素子をスイッチングする信号を生成するための発振回路に発振動作を停止させる信号を出力し、前記ハイサイド基準電圧ボトム検出回路から前記スイッチング動作に復帰したタイミングを受けたときには、前記発振回路に発振動作を再開させる信号を出力する、請求項１記載のスイッチング電源装置。
【請求項７】
前記発振回路は、前記バースト制御回路が前記ハイサイド基準電圧ボトム検出回路によって前記スイッチング動作に復帰されたとき、ローサイドの前記第１のスイッチング素子または前記第２のスイッチング素子をオン制御するオントリガ信号を出力し、その後は、オフトリガ信号およびオントリガ信号を繰り返し生成する、請求項６記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はスイッチング電源装置に関し、特に電流共振型のＤＣ−ＤＣスイッチングコンバータを備え、軽負荷時のバースト制御においてスイッチング復帰時における損失およびノイズを低減したスイッチング電源装置に関する。
【背景技術】
【０００２】
電流共振型のＤＣ−ＤＣスイッチングコンバータは、高効率化・薄型化に適しているため、テレビなどのスイッチング電源装置に広く採用されている。このようなスイッチング電源装置においては、出力電圧を一定に制御する他に、軽負荷時の効率を改善するために、自動バースト制御が実施されている。
【０００３】
自動バースト制御とは、負荷が重いかまたは軽いかを表す負荷状態を検出し、負荷が軽くなると、通常制御（ノーマル制御）からスイッチングを一時休止するバースト制御に切り替え、負荷が重くなるとバースト制御から通常制御に戻る制御方式である。
【０００４】
バースト制御では、スイッチングを停止させていると出力電圧が低下してくるので、出力電圧が所定の電圧以下になるとスイッチングを復帰させて、出力電圧を所定の電圧以下に低下させないようにすることが行われている（たとえば、特許文献１参照）。
【０００５】
図９は従来のスイッチング電源装置の構成例を示す回路図、図１０は従来の制御ＩＣの構成例を示す図、図１１は従来の負荷検出回路の構成例を示す回路図、図１２は従来の負荷検出回路のポイントＡにおける電圧発生タイミングチャートであり、図１３は従来のバースト制御のタイミングチャートである。なお、以下の説明において、端子名とその端子における電圧、信号などは、同じ符号を用いて説明することがある。
【０００６】
従来のスイッチング電源装置は、図９に示したように、その入力端子１０ｐ，１０ｎに入力コンデンサＣ１が接続され、直流の入力電圧Ｖｉを受けている。この入力電圧Ｖｉは、交流電源の電圧を整流および平滑した直流電圧、または、力率改善回路によって生成された高圧で一定の直流電圧とすることができる。
【０００７】
入力端子１０ｐ，１０ｎには、また、ハイサイドのスイッチング素子Ｑａとローサイドのスイッチング素子Ｑｂとの直列回路が接続され、ハーフブリッジ回路を構成している。スイッチング素子Ｑａ，Ｑｂは、図示の例では、ＮチャネルＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）を使用している。
【０００８】
スイッチング素子Ｑａ，Ｑｂの共通の接続点は、トランスＴ１の一次巻線Ｐ１の一端に接続され、一次巻線Ｐ１の他端は、共振コンデンサＣ５を介してグランドに接続されている。ここで、トランスＴ１の一次巻線Ｐ１の励磁インダクタンス、一次巻線Ｐ１と二次巻線Ｓ１，Ｓ２との間にある漏れインダクタンス（リーケージインダクタンス）からなる共振インダクタンスおよび共振コンデンサＣ５は、共振回路を構成している。なお、スイッチング素子Ｑａ，Ｑｂのドレイン端子とソース端子とには、それぞれコンデンサＣａ，Ｃｂが接続されている。これらのコンデンサＣａ，Ｃｂは、外付けのコンデンサ、ＭＯＳＦＥＴの出力容量、トランスＴ１のプラス側とマイナス側の寄生容量などを含めた等価的な容量である。
【０００９】
トランスＴ１の二次巻線Ｓ１の一端は、ダイオードＤ３のアノード端子に接続され、二次巻線Ｓ２の一端は、ダイオードＤ４のアノード端子に接続されている。ダイオードＤ３，Ｄ４のカソード端子は、出力コンデンサＣ６の正極端子および出力端子１１ｐに接続されている。出力コンデンサＣ６の負極端子は、二次巻線Ｓ１，Ｓ２の共通の接続点および出力端子１１ｎに接続されている。二次巻線Ｓ１，Ｓ２、ダイオードＤ３，Ｄ４および出力コンデンサＣ６は、二次巻線Ｓ１，Ｓ２に生起された交流電圧を整流・平滑して直流電圧に変換する回路を構成し、スイッチング電源装置の出力回路を構成している。出力端子１１ｐ，１１ｎは、図示しない負荷に接続されている。
【００１０】
出力端子１１ｐは、抵抗Ｒ８を介してフォトカプラＰＣ１の発光ダイオードのアノード端子に接続され、発光ダイオードのカソード端子は、シャントレギュレータＳＲ１のカソード端子に接続されている。発光ダイオードの両端のアノード端子およびカソード端子には、抵抗Ｒ６が並列に接続されている。シャントレギュレータＳＲ１のアノード端子は、出力端子１１ｎに接続されている。シャントレギュレータＳＲ１は、リファレンス端子を有し、このリファレンス端子は、出力コンデンサＣ６の正極端子と負極端子との間に直列接続された抵抗Ｒ９，Ｒ１０の接続点に接続されている。シャントレギュレータＳＲ１は、リファレンス端子とカソード端子との間に、抵抗Ｒ７およびコンデンサＣ７の直列回路が接続されている。このシャントレギュレータＳＲ１は、内蔵の基準電圧と出力電圧Ｖｏ（出力コンデンサＣ６の両端電圧）を分圧した電位との差に応じた電流を発光ダイオードに流すものである。フォトカプラＰＣ１のフォトトランジスタは、そのコレクタ端子が制御ＩＣ（Integrated Circuit）（スイッチング制御回路）１２のＦＢ端子に接続され、エミッタ端子がグランドに接続され、コレクタ端子およびエミッタ端子間には、コンデンサＣ２が並列に接続されている。このフォトカプラＰＣ１およびシャントレギュレータＳＲ１は、出力電圧Ｖｏと基準電圧との誤差を制御ＩＣ１２に帰還する帰還回路を構成している。
【００１１】
制御ＩＣ１２は、入力コンデンサＣ１の正極端子に接続されたＶＨ端子、グランドに接続されたＧＮＤ端子を有している。制御ＩＣ１２は、また、抵抗Ｒ１を介してハイサイドのスイッチング素子Ｑａのゲート端子に接続されたＨＯ端子、抵抗Ｒ２を介してローサイドのスイッチング素子Ｑｂのゲート端子に接続されたＬＯ端子を有している。制御ＩＣ１２は、さらに、ＶＢ端子、ＶＳ端子、ＣＡ端子、ＩＳ端子およびＶＣＣ端子を有している。ＶＢ端子とＶＳ端子との間には、コンデンサＣ４が接続され、ＶＳ端子は、スイッチング素子Ｑａ，Ｑｂの共通の接続点に接続されている。ＣＡ端子には、コンデンサＣｃａの一端が接続され、コンデンサＣｃａの他端は、グランドに接続されている。ＩＳ端子は、共振コンデンサＣ５に並列に接続されたコンデンサＣｓおよび抵抗Ｒｓの直列回路の共通接続点に接続されている。コンデンサＣｓおよび抵抗Ｒｓの直列回路は、共振電流を分流する分流回路であり、この分流回路で分流された電流は、電流検出用の抵抗Ｒｓにより電圧信号に変換されて制御ＩＣ１２のＩＳ端子に共振電流を表す信号として入力される。ＶＣＣ端子は、コンデンサＣ３の正極端子に接続され、コンデンサＣ３の負極端子はグランドに接続されている。ＶＣＣ端子は、また、ダイオードＤ２のアノード端子に接続され、このダイオードＤ２のカソード端子は、ＶＢ端子に接続されている。なお、ＶＣＣ端子は、図面を簡単にするために図示を省略しているが、トランスＴ１が備える補助巻線にダイオードを介して接続されている。このスイッチング電源装置の起動後は、その補助巻線に生起された電圧によりコンデンサＣ３を充電し、コンデンサＣ３を制御ＩＣ１２の電源として利用している。
【００１２】
制御ＩＣ１２は、図１０に示したように、入力端子がＶＨ端子に接続された起動回路２１を有し、起動回路２１の出力端子は、ＶＣＣ端子およびローサイドドライブ回路２５に接続されている。ＦＢ端子には、発振回路２２の入力端子が接続され、オントリガ信号ｏｎ＿ｔｒｇおよびオフトリガ信号ｏｆｆ＿ｔｒｇを出力する発振回路２２の出力端子は、制御回路２３に接続されている。制御回路２３のハイサイド駆動信号ｈｉ＿ｐｒｅを出力する出力端子は、ハイサイドドライブ回路２４の入力端子に接続され、制御回路２３のローサイド駆動信号ｌｏ＿ｐｒｅを出力する出力端子は、ローサイドドライブ回路２５の入力端子に接続されている。ハイサイドドライブ回路２４の出力端子は、ＨＯ端子に接続され、ローサイドドライブ回路２５の出力端子は、ＬＯ端子に接続されている。ハイサイドドライブ回路２４は、また、ハイサイドの電源用のＶＢ端子およびハイサイドの基準電圧となるＶＳ端子に接続されている。ハイサイドドライブ回路２４は、また、ＶＳ端子の電圧を検出したハイサイド基準電圧検出信号ｖｓ＿ｄｅｔを制御回路２３に供給する。ＣＡ端子およびＩＳ端子は、負荷検出回路２６に接続されている。この負荷検出回路２６は、制御回路２３からＶＳ端子の電圧に対応する信号ｓｗ＿ｃｔｒｌを受け、バースト制御回路２７には、バーストイネーブル信号ｂｕｒ＿ｅｎを供給する。バースト制御回路２７は、発振回路２２からオントリガ信号ｏｎ＿ｔｒｇを受け、負荷検出回路２６からバーストイネーブル信号ｂｕｒ＿ｅｎを受け、スイッチング制御信号ｓｗ＿ｓｔｏｐを制御回路２３に供給する。
【００１３】
起動回路２１はスイッチング動作を開始する前に、ＶＣＣ端子に起動電流を供給して制御ＩＣ１２の電源電圧ＶＣＣを確保する。発振回路２２は、ＦＢ端子の電圧でスイッチング周波数が制御されたオントリガ信号ｏｎ＿ｔｒｇおよびオフトリガ信号ｏｆｆ＿ｔｒｇを発生する。制御回路２３は、スイッチング周波数に基づいて、ハイサイド駆動信号ｈｉ＿ｐｒｅおよびローサイド駆動信号ｌｏ＿ｐｒｅをハイサイドドライブ回路２４およびローサイドドライブ回路２５に供給し、ハイサイドとローサイドとを交互に動作させる。負荷検出回路２６は、二次側の負荷状態を一次側にて検出するものである。
【００１４】
負荷検出回路２６は、図１１に示したように、直列に接続されたスイッチｓｗ１，ｓｗ２を有し、スイッチｓｗ１の一方の端子は、制御回路２３のＩＳ端子に接続され、スイッチｓｗ２の一方の端子は、制御回路２３のＧＮＤ端子に接続されている。ＩＳ端子は、コンデンサＣｓおよび抵抗Ｒｓを含む分流回路３０に接続され、共振電流を電圧信号に変換した信号ＩＳを入力する。スイッチｓｗ１，ｓｗ２の共通の接続点であるポイントＡは、抵抗Ｒｆを介して制御回路２３のＣＡ端子に接続されている。ＣＡ端子には、コンデンサＣｃａが接続されており、抵抗ＲｆおよびコンデンサＣｃａを含む平均化回路３１がポイントＡの電圧信号Ａを平均化している。スイッチｓｗ１は、また、その制御端子が制御回路２３から信号ｓｗ＿ｃｔｒｌを受けるｓｗ＿ｃｔｒｌ端子に接続され、スイッチｓｗ２は、その制御端子がインバータ回路３２を介してｓｗ＿ｃｔｒｌ端子に接続されている。ここで、スイッチｓｗ１，ｓｗ２およびインバータ回路３２は、切替回路３３を構成し、信号ＩＳなどを利用して入力電流に比例した電圧信号ＡをポイントＡに生成する。
【００１５】
負荷検出回路２６は、自動バースト制御信号生成回路３４を有している。この自動バースト制御信号生成回路３４は、比較器３５を備えている。この比較器３５は、反転入力端子がＣＡ端子に接続され、非反転入力端子に軽負荷を判定するための閾値である基準電圧Ｖｒｅｆ１ｈ／Ｖｒｅｆ１ｌが供給されている。基準電圧Ｖｒｅｆ１ｈ／Ｖｒｅｆ１ｌが２つの値を有することによって、比較器３５は、ヒステリシス比較器を構成している。
【００１６】
負荷検出回路２６は、制御回路２３から信号ｓｗ＿ｃｔｒｌを受ける。この信号ｓｗ＿ｃｔｒｌは、図１２に示したように、ＶＳ端子のハイサイド基準電圧ＶＳに相当するものである。すなわち、ＨＯ端子の電圧ＨＯおよびＬＯ端子の電圧ＬＯが交互にＨ（ハイ）レベルになってハイサイド基準電圧ＶＳがＨレベルのとき、信号ｓｗ＿ｃｔｒｌはＨレベル、ハイサイド基準電圧ＶＳがＬ（ロー）レベルのとき、信号ｓｗ＿ｃｔｒｌはＬレベルになる。
【００１７】
したがって、スイッチｓｗ１は、ハイサイド基準電圧ＶＳの立ち上がりから立ち下がりまでオンとなり、ハイサイドの電流Ｉ＿Ｑａ、すなわちスイッチング電源装置に対する入力電流に比例する電圧をポイントＡに印加する。スイッチｓｗ２は、ハイサイド基準電圧ＶＳの立ち下がりから立ち上がりまでオンとなり、ポイントＡをグランドに落としてこの期間のハイサイドの電流Ｉ＿Ｑａに比例する電圧（＝ゼロ。なぜならば、この期間はハイサイドのスイッチング素子Ｑａがオフしているので、入力電流はゼロとなるからである。）をポイントＡに印加したことにする。これにより、ポイントＡには、ハイサイドの電流Ｉ＿Ｑａ（入力電流）に正しく比例する電圧が印加され、その電圧は、平均化回路３１によって平均化され、平均化された電圧ＣＡは、負荷状態を表す信号となる。すなわち、負荷状態、すなわち出力電力は変換ロスを除いて入力電力に等しく、入力電力は入力電流と入力電圧Ｖｉの積であることから、入力電圧Ｖｉが一定であれば入力電流（の平均値）が負荷状態を示す信号となる。
【００１８】
負荷状態を表す電圧ＣＡは、自動バースト制御信号生成回路３４に供給され、負荷が重いかまたは軽いかが判断される。すなわち、重負荷のときは、共振電流が多く流れて電圧ＣＡが基準電圧Ｖｒｅｆ１ｈより高いので、比較器３５は、Ｌレベルのバーストイネーブル信号ｂｕｒ＿ｅｎをバースト制御回路２７に供給する。一方、軽負荷になって電圧ＶＣＡが基準電圧Ｖｒｅｆ１ｌより低くなると、比較器３５は、Ｈレベルのバーストイネーブル信号ｂｕｒ＿ｅｎをバースト制御回路２７に供給する。
【００１９】
バースト制御回路２７は、負荷検出回路２６からＨレベルのバーストイネーブル信号ｂｕｒ＿ｅｎを受けるとバースト制御を開始し、制御回路２３に対してスイッチングおよびスイッチング停止を周期的に行わせるスイッチング制御信号ｓｗ＿ｓｔｏｐを生成する。すなわち、バースト制御の間、制御回路２３は、図１３に示したように、スイッチングを行う期間Ｔｐｂ１とスイッチングを停止する期間Ｔｐｂ２とからなる周期Ｔｐｂを１周期としてスイッチング動作および停止を繰り返す。
【００２０】
図示の例では、バースト制御回路２７は、発振回路２２が出力したオントリガ信号ｏｎ＿ｔｒｇを内蔵のカウンタで数え、カウント数が「５」になったら、スイッチング制御信号ｓｗ＿ｓｔｏｐをＨレベルにする。これにより、次のオントリガ信号ｏｎ＿ｔｒｇが無効になってハイサイドのＨＯ端子の電圧ＨＯは、Ｌレベルのままとなり、スイッチング動作が停止される。次に、無効のオントリガ信号ｏｎ＿ｔｒｇのカウント数が「３」となると、スイッチング制御信号ｓｗ＿ｓｔｏｐがＬレベルになる。これにより、次のオントリガ信号ｏｎ＿ｔｒｇが有効になり、そのオントリガ信号ｏｎ＿ｔｒｇの立ち上がりに同期してローサイドのＬＯ端子からＨレベルの電圧ＬＯが出力され、スイッチングが復帰される。
【００２１】
ここで、スイッチング動作が停止されている期間Ｔｐｂ２、すなわち、スイッチング素子Ｑａ，Ｑｂがオフしている状態では、コンデンサＣａ，Ｃｂを含むＬＣ回路により共振現象が発生している。このとき、トランスＴ１の一次巻線Ｐ１の一端に現れる電圧（ＶＳ端子のハイサイド基準電圧ＶＳ）および一次巻線Ｐ１を流れる電流ＩＬｒは、図１３に示したように、周期Ｔｐ１で振動している。この周期Ｔｐ１は、
周期Ｔｐ１＝２＊π√（Ｌ＊Ｃ）
で表される。なお、Ｌは、トランスＴ１の共振インダクタンスと励磁インダクタンスとの合成のインダクタンスである。また、Ｃは、等価的に並列に接続されたコンデンサＣａ，Ｃｂおよびこれに直列に接続された共振コンデンサＣ５の合成容量である。すなわち、Ｃは、コンデンサＣａ，Ｃｂの容量をＣａ，Ｃｂとし、共振コンデンサＣ５の容量をＣｒとすると、
Ｃ＝（Ｃａ＋Ｃｂ）＊Ｃｒ／（Ｃａ＋Ｃｂ＋Ｃｒ）
となる。つまり、バースト制御の期間において、スイッチングの復帰は、ＬＣ回路が共振している状態で行われることになる。
【先行技術文献】
【特許文献】
【００２２】
【特許文献１】特開２０１５−１０４２４６号公報
【発明の概要】
【発明が解決しようとする課題】
【００２３】
バースト制御におけるスイッチング復帰のタイミングは、発振回路２２から出力されるオントリガ信号ｏｎ＿ｔｒｇの立ち上がりのタイミングである。このとき、ＶＳ端子のハイサイド基準電圧ＶＳが常に変動していることから、ハイサイド基準電圧ＶＳが高いタイミングでローサイドのスイッチング素子Ｑｂがオンすることがある。このとき、コンデンサＣａ，Ｃｂのエネルギ損失Ｐｌｏｓｓは、スイッチング復帰時のハイサイド基準電圧ＶＳをＶＳ＿ＯＮとすると、
Ｐｌｏｓｓ＝０．５＊（Ｃａ＋Ｃｂ）＊ＶＳ＿ＯＮ＾２
となる。すなわち、コンデンサＣａ，Ｃｂのエネルギ損失Ｐｌｏｓｓは、スイッチング復帰時の電圧ＶＳ＿ＯＮの二乗に比例するため、スイッチング復帰時の電圧ＶＳ＿ＯＮが高ければ高いほどコンデンサＣａ，Ｃｂのエネルギ損失Ｐｌｏｓｓが大きいことになる。また、スイッチング復帰時には、コンデンサＣａ，Ｃｂに蓄えられた電荷がスイッチング素子Ｑｂによって瞬間的に放電されるため、大電流が流れることによりノイズが発生してしまうという問題点があった。
【００２４】
本発明はこのような点に鑑みてなされたものであり、バースト制御におけるスイッチング復帰時に発生する損失およびノイズを低減したスイッチング電源装置を提供することを目的とする。
【課題を解決するための手段】
【００２５】
本発明では上記の課題を解決するために、直列に接続された第１のスイッチング素子および第２のスイッチング素子と、前記第１のスイッチング素子または前記第２のスイッチング素子と並列に接続された共振インダクタンスおよび共振コンデンサの直列回路と、前記第１のスイッチング素子および前記第２のスイッチング素子と並列に接続されていて前記第１のスイッチング素子および前記第２のスイッチング素子がスイッチングを停止しているときに前記直列回路とともに共振回路を形成する第１のコンデンサおよび第２のコンデンサと、前記第１のスイッチング素子および前記第２のスイッチング素子を交互にスイッチング制御するスイッチング制御回路とを備えた電流共振型のスイッチング電源装置が提供される。このスイッチング電源装置の前記スイッチング制御回路は、負荷状態を表す信号を受けて負荷状態を検出する負荷検出回路と、前記負荷検出回路が軽負荷の負荷状態を検出しているとき前記スイッチング制御を通常制御からスイッチング動作およびスイッチング停止を繰り返すバースト制御に切り替えるバースト制御回路と、前記第１のスイッチング素子と前記第２のスイッチング素子との接続点におけるハイサイド基準電圧が最も低くなるタイミングを検出するハイサイド基準電圧ボトム検出回路と、を有し、前記バースト制御回路は、前記ハイサイド基準電圧が最も低くなるタイミングを前記ハイサイド基準電圧ボトム検出回路が検出すると、前記スイッチング停止から前記スイッチング動作に復帰させる。
【発明の効果】
【００２６】
上記構成のスイッチング電源装置は、バースト制御におけるスイッチング復帰のタイミングをハイサイド基準電圧が最も低い時点に設定したので、損失およびノイズの発生を大幅に低減できるという利点がある。
【図面の簡単な説明】
【００２７】
【図１】第１の実施の形態に係るスイッチング電源装置の制御ＩＣの構成例を示す図である。
【図２】第１の実施の形態のスイッチング制御信号を生成する関連回路を示す図である。
【図３】第１の実施の形態の発振器の一例を示す回路図である。
【図４】第１の実施の形態のスイッチング制御信号のタイミングチャートである。
【図５】第１の実施の形態のバースト制御のタイミングチャートである。
【図６】第２の実施の形態に係るスイッチング電源装置の構成例を示す回路図である。
【図７】第２の実施の形態に係るスイッチング電源装置の制御ＩＣの構成例を示す図である。
【図８】第２の実施の形態のスイッチング制御信号を生成する関連回路を示す図である。
【図９】従来のスイッチング電源装置の構成例を示す回路図である。
【図１０】従来の制御ＩＣの構成例を示す図である。
【図１１】従来の負荷検出回路の構成例を示す回路図である。
【図１２】従来の負荷検出回路のポイントＡにおける電圧発生タイミングチャートである。
【図１３】従来のバースト制御のタイミングチャートである。
【発明を実施するための形態】
【００２８】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。なお、各実施の形態は、矛盾のない範囲で複数の実施の形態を組み合わせて実施することができる。また、以下の説明においても、端子名とその端子における電圧、信号などは、同じ符号を用いて説明することがある。
【００２９】
＜第１の実施の形態＞
図１は第１の実施の形態に係るスイッチング電源装置の制御ＩＣの構成例を示す図である。なお、第１の実施の形態に係るスイッチング電源装置の構成は、図９に示したものと同じであり、したがって、制御ＩＣを除く構成要素の説明に関しては、図９を参照して説明する。なお、共振インダクタンスとして、漏れインダクタンス（リーケージインダクタンス）に加えて個別部品からなるインダクタンスを共振コンデンサに直列に付加してもよい。
【００３０】
第１の実施の形態に係るスイッチング電源装置の制御ＩＣ１２は、図１０に示したものと比較して、ＶＳボトム検出回路２８が追加されている。このＶＳボトム検出回路２８は、ハイサイドドライブ回路２４が出力したＶＳ端子の検出電圧であるハイサイド基準電圧検出信号ｖｓ＿ｄｅｔを受け、スイッチング復帰信号ｂｕｒ＿ｓｗ＿ｏｎを生成してバースト制御回路２７に供給する。このバースト制御回路２７は、負荷検出回路２６からのバーストイネーブル信号ｂｕｒ＿ｅｎ、ＶＳボトム検出回路２８からのスイッチング復帰信号ｂｕｒ＿ｓｗ＿ｏｎおよび発振回路２２からのオフトリガ信号ｏｆｆ＿ｔｒｇを受けてスイッチング制御信号ｓｗ＿ｓｔｏｐを出力する。
【００３１】
この制御ＩＣ１２によれば、負荷検出回路２６がバーストイネーブル信号ｂｕｒ＿ｅｎを出力するとバースト制御が開始される。これにより、制御回路２３は、バースト制御回路２７から受けたスイッチング制御信号ｓｗ＿ｓｔｏｐの周期でスイッチング動作およびスイッチング停止を行うようスイッチング素子Ｑａ，Ｑｂをスイッチング制御する。ここで、スイッチング制御信号ｓｗ＿ｓｔｏｐがスイッチング停止を指示しているとき、ＶＳボトム検出回路２８は、まず、ＶＳ端子のハイサイド基準電圧ＶＳが所定の閾値より下回った回数をカウントする。ＶＳボトム検出回路２８は、次に、そのカウント値が所定数に達すると、ハイサイド基準電圧ＶＳが所定の閾値から最も低い値（ボトム）に達するまでの時間経過を計時後に、スイッチング復帰信号ｂｕｒ＿ｓｗ＿ｏｎを出力する。すなわち、ＶＳボトム検出回路２８は、ハイサイド基準電圧ＶＳがそのボトムまたはボトム近傍に達したタイミングで、スイッチング動作を復帰させるスイッチング復帰信号ｂｕｒ＿ｓｗ＿ｏｎを出す。このスイッチング復帰信号ｂｕｒ＿ｓｗ＿ｏｎを受けたバースト制御回路２７は、スイッチング制御信号ｓｗ＿ｓｔｏｐをスイッチング停止からスイッチング動作の指示に切り替える。このスイッチング制御信号ｓｗ＿ｓｔｏｐを受けた発振回路２２は、直ちに、１個のオントリガ信号ｏｎ＿ｔｒｇを生成し、制御回路２３は、ローサイドのスイッチング素子Ｑｂをオンにしてスイッチング動作を復帰させる。その後、制御回路２３は、発振回路２２が出力するオフトリガ信号ｏｆｆ＿ｔｒｇおよびオントリガ信号ｏｎ＿ｔｒｇに従ってスイッチング素子Ｑａ，Ｑｂのスイッチング動作を制御する。
【００３２】
このように、バースト制御におけるスイッチング動作の復帰のタイミングを、ハイサイド基準電圧ＶＳがそのボトムまたはボトム近傍に達したタイミングにしている。ハイサイド基準電圧ＶＳが十分に低いタイミングでスイッチング素子Ｑｂをオン制御するので、それによるコンデンサＣａ，Ｃｂのエネルギ損失Ｐｌｏｓｓが低減され、これに伴って、ノイズの発生も低減される。
【００３３】
次に、バースト制御におけるスイッチング動作の復帰をハイサイド基準電圧ＶＳがそのボトムに達したタイミングで行うようにするための制御ＩＣ１２内の具体的な回路の構成例について説明する。
【００３４】
図２は第１の実施の形態のスイッチング制御信号を生成する関連回路を示す図、図３は第１の実施の形態の発振器の一例を示す回路図、図４は第１の実施の形態のスイッチング制御信号のタイミングチャート、図５は第１の実施の形態のバースト制御のタイミングチャートである。
【００３５】
まず、図２では、ハイサイドドライブ回路２４のＶＳ端子のハイサイド基準電圧ＶＳを監視し、スイッチング停止からスイッチング動作へ復帰させるタイミングをハイサイド基準電圧ＶＳのボトムまたはボトム近傍とするスイッチング制御信号ｓｗ＿ｓｔｏｐを生成する構成が示されている。
【００３６】
ハイサイドドライブ回路２４において、ＶＳ端子には、抵抗Ｒｖｓ１の一端が接続され、抵抗Ｒｖｓ１の他端は、抵抗Ｒｖｓ２の一端に接続され、抵抗Ｒｖｓ２の他端は、グランドに接続されている。これにより、ＶＳ端子に現れるハイサイド基準電圧ＶＳは、抵抗Ｒｖｓ１，Ｒｖｓ２により分圧され、抵抗Ｒｖｓ１，Ｒｖｓ２の共通の接続点には、ハイサイド基準電圧ＶＳに比例したハイサイド基準電圧検出信号ｖｓ＿ｄｅｔが出力される。
【００３７】
ＶＳボトム検出回路２８は、比較器４１と、カウンタ回路４２と、遅延回路４３とを有している。比較器４１は、その反転入力端子に抵抗Ｒｖｓ１，Ｒｖｓ２の共通の接続点が接続され、非反転入力端子には、基準電圧Ｖｖｓ＿ｒｅｆが供給されている。この基準電圧Ｖｖｓ＿ｒｅｆは、図５に示されるように、スイッチング停止時において上記したＬＣ回路が共振しているときに現れるハイサイド基準電圧ＶＳ（ハイサイド基準電圧検出信号ｖｓ＿ｄｅｔ）の波高値の中心の電圧値を有している。したがって、比較器４１は、ハイサイド基準電圧検出信号ｖｓ＿ｄｅｔが基準電圧Ｖｖｓ＿ｒｅｆを下回る度にＨレベルの信号を出力する。
【００３８】
比較器４１の出力端子は、カウンタ回路４２の入力端子に接続され、カウンタ回路４２の出力端子は、遅延回路４３の入力端子に接続される。遅延回路４３の出力端子は、ＶＳボトム検出回路２８の出力端子を構成し、スイッチング復帰信号ｂｕｒ＿ｓｗ＿ｏｎを出力する。
【００３９】
カウンタ回路４２は、比較器４１が出力するＨレベルの信号をカウントし、カウント数が所定値に達すると、カウントアップ信号が遅延回路４３に送られる。遅延回路４３は、カウントアップ信号を所定時間（遅延時間Ｔｄ１）だけ遅延して、スイッチング復帰信号ｂｕｒ＿ｓｗ＿ｏｎを生成する。
【００４０】
図５に示した例では、スイッチング動作が停止されている期間Ｔｐｂ２において、ハイサイド基準電圧ＶＳを分圧したハイサイド基準電圧検出信号ｖｓ＿ｄｅｔが基準電圧Ｖｖｓ＿ｒｅｆを下回る回数がカウントされる。カウンタ回路４２が所定値の「８」をカウントすると、遅延回路４３が動作し、そのタイミングが所定の遅延時間Ｔｄ１だけ遅延される。この遅延時間Ｔｄ１は、スイッチング動作が停止されているときに生じている振動の周期Ｔｐ１の１／４であり、この遅延時間Ｔｄ１を経過したタイミングは、振動波形がボトムに達したタイミングとなる。これにより、ＶＳボトム検出回路２８は、ハイサイド基準電圧ＶＳのボトムを検出したことになり、パルス状のスイッチング復帰信号ｂｕｒ＿ｓｗ＿ｏｎを出力し、スイッチング動作が停止されている期間Ｔｐｂ２が終了する。
【００４１】
バースト制御回路２７は、インバータ回路４４、カウンタ回路４５、ＲＳフリップフロップ４６およびアンド回路４７を有している。インバータ回路４４の入力端子は、発振回路２２からオフトリガ信号ｏｆｆ＿ｔｒｇを受ける端子に接続され、出力端子は、カウンタ回路４５の入力端子に接続されている。このカウンタ回路４５の出力端子は、ＲＳフリップフロップ４６のセット端子に接続されている。ＲＳフリップフロップ４６のリセット端子は、ＶＳボトム検出回路２８からスイッチング復帰信号ｂｕｒ＿ｓｗ＿ｏｎを受ける端子に接続され、出力端子は、アンド回路４７の一方の入力端子に接続されている。アンド回路４７の他方の入力端子は、負荷検出回路２６からバーストイネーブル信号ｂｕｒ＿ｅｎを受ける端子に接続され、出力端子は、バースト制御回路２７の出力端子を構成し、スイッチング制御信号ｓｗ＿ｓｔｏｐを出力する。
【００４２】
このバースト制御回路２７は、Ｈレベルのバーストイネーブル信号ｂｕｒ＿ｅｎを受けているバースト制御中に、ＶＳボトム検出回路２８から受けるＨレベルのスイッチング復帰信号ｂｕｒ＿ｓｗ＿ｏｎを受けることでスイッチング動作を開始させる。すなわち、スイッチング復帰信号ｂｕｒ＿ｓｗ＿ｏｎを受けてＲＳフリップフロップ４６がリセットされると、バースト制御回路２７は、Ｌレベルのスイッチング制御信号ｓｗ＿ｓｔｏｐを出力する。これにより、バースト制御は、スイッチング停止の期間Ｔｐｂ２からスイッチング動作の期間Ｔｐｂ１に遷移する。この期間Ｔｐｂ１では、オフトリガ信号ｏｆｆ＿ｔｒｇの立ち下がりの回数をカウンタ回路４５がカウントし、カウント回数が所定回数（図５の例では「５」）に達したとき、ＲＳフリップフロップ４６をセットする。これにより、バースト制御回路２７は、Ｈレベルのスイッチング制御信号ｓｗ＿ｓｔｏｐを出力し、バースト制御は、スイッチング動作の期間Ｔｐｂ１からスイッチング停止の期間Ｔｐｂ２に遷移する。
【００４３】
なお、このバースト制御回路２７は、バースト制御ではない通常制御のときは、Ｌレベルのバーストイネーブル信号ｂｕｒ＿ｅｎを受けているので、スイッチング制御信号ｓｗ＿ｓｔｏｐは、Ｌレベルに固定される。
【００４４】
発振回路２２は、図３に示したように、バースト制御回路２７からのスイッチング制御信号ｓｗ＿ｓｔｏｐおよび制御ＩＣ１２のＦＢ端子からの電圧ＦＢを受ける端子と、オフトリガ信号ｏｆｆ＿ｔｒｇおよびオントリガ信号ｏｎ＿ｔｒｇを出力する端子とを有している。
【００４５】
スイッチング制御信号ｓｗ＿ｓｔｏｐの端子は、オア回路５１の一方の入力端子に接続され、オア回路５１の出力端子は、スイッチｓｗ３の制御端子に接続されている。スイッチｓｗ３の一方の端子は、定電流源Ｉｔの一方の端子に接続され、定電流源Ｉｔの他方の端子は、内部電源の電源電圧ＶＤＤのラインに接続されている。スイッチｓｗ３の他方の端子は、グランドに接続されている。スイッチｓｗ３と定電流源Ｉｔとの接続点は、コンデンサＣｔの一方の端子と比較器５２の非反転入力端子とに接続されている。コンデンサＣｔの他方の端子は、グランドに接続されている。比較器５２の反転入力端子は、電圧ＦＢを受ける端子に接続され、比較器５２の出力端子は、ワンショット回路５３および遅延回路５４の入力端子にそれぞれ接続されている。ワンショット回路５３の出力端子は、オフトリガ信号ｏｆｆ＿ｔｒｇを出力する端子に接続されている。遅延回路５４の出力端子は、オア回路５５の一方の入力端子に接続され、オア回路５５の出力端子は、ワンショット回路５６の入力端子に接続されている。ワンショット回路５６の出力端子は、オントリガ信号ｏｎ＿ｔｒｇを出力する端子に接続されている。遅延回路５４の出力端子は、また、オア回路５１の他方の入力端子に接続されている。
【００４６】
スイッチング制御信号ｓｗ＿ｓｔｏｐの端子は、また、インバータ回路５７の入力端子に接続され、インバータ回路５７の出力端子は、ＲＳフリップフロップ５８のセット端子に接続されている。ＲＳフリップフロップ５８のリセット端子は、スイッチング制御信号ｓｗ＿ｓｔｏｐの端子に接続され、ＲＳフリップフロップ５８の出力端子は、オア回路５５の他方の入力端子に接続されている。
【００４７】
この発振回路２２において、オア回路５１、スイッチｓｗ３、定電流源Ｉｔ、コンデンサＣｔ、比較器５２および遅延回路５４は、のこぎり波発振回路を構成している。すなわち、図４に示したように、スイッチング制御信号ｓｗ＿ｓｔｏｐがＬレベルのとき、スイッチｓｗ３がオフ（切断状態）になるので、コンデンサＣｔが定電流源Ｉｔの電流によって充電されるようになり、コンデンサＣｔの端子電圧Ｖｃｔが上昇していく。コンデンサＣｔの端子電圧Ｖｃｔが電圧ＦＢを超えると、比較器５２の出力信号は、ＬレベルからＨレベルの信号に切り替わる。ワンショット回路５３は、Ｈレベルの信号の立ち上がりエッジに同期して立ち上がる一定時間幅のオフトリガ信号ｏｆｆ＿ｔｒｇを出力する。
【００４８】
また、Ｈレベルの比較器５２の出力信号は、遅延回路５４に入力され、所定の遅延時間Ｔｄ２だけ遅延される。この遅延された信号は、オア回路５５を介してワンショット回路５６に入力され、ワンショット回路５６は、遅延された信号の立ち上がりエッジに同期して立ち上がる一定時間幅のオントリガ信号ｏｎ＿ｔｒｇを出力する。すなわち、オントリガ信号ｏｎ＿ｔｒｇは、オフトリガ信号ｏｆｆ＿ｔｒｇから遅延時間Ｔｄ２だけ遅延されて出力される。
【００４９】
遅延回路５４で遅延された信号は、また、オア回路５１の他方の入力端子にも入力される。これにより、スイッチｓｗ３がオン（接続状態）となり、コンデンサＣｔに充電された電荷が急速に放電される。コンデンサＣｔの放電により、その端子電圧Ｖｃｔがグランドレベルに低下し、比較器５２の出力信号がＬレベルになる。遅延回路５４は、入力信号の立ち上がりエッジだけ遅延するオンディレイ回路（限時動作瞬時復帰の回路）であり、したがって、入力信号がＬレベルになると、直ちに、Ｌレベルの信号を出力する。これにより、スイッチｓｗ３がオフになり、コンデンサＣｔは、定電流充電を再開する。
【００５０】
一方、発振回路２２は、スイッチング制御信号ｓｗ＿ｓｔｏｐがＬレベルになったとき、その立ち下がりエッジに同期してオントリガ信号ｏｎ＿ｔｒｇを１個だけ出力するようにしている。
【００５１】
すなわち、バースト制御のスイッチング停止中は、スイッチング制御信号ｓｗ＿ｓｔｏｐがＨレベルになっており、このとき、ＲＳフリップフロップ５８は、リセットされて、ＲＳフリップフロップ５８の出力端子は、Ｌレベルのままである。ここで、スイッチング停止がスイッチング動作に復帰すると、スイッチング制御信号ｓｗ＿ｓｔｏｐがＬレベルになる。これにより、ＲＳフリップフロップ５８のセット端子には、インバータ回路５７によって論理反転されたＨレベルの信号が入力されるので、ＲＳフリップフロップ５８はセット状態になり、Ｈレベルの信号を出力する。このＨレベルの信号は、オア回路５５を介してワンショット回路５６に入力され、ワンショット回路５６からオントリガ信号ｏｎ＿ｔｒｇが出力される。このオントリガ信号ｏｎ＿ｔｒｇは、図４においては、スイッチング制御信号ｓｗ＿ｓｔｏｐの立ち下がりエッジに同期して立ち上がるパルスに相当し、図５においては、期間Ｔｐｂ２の終了直後に現れるパルスに相当する。
【００５２】
以上のように、第１の実施の形態に係るスイッチング電源装置では、バースト制御のスイッチング停止からスイッチング動作に復帰するときのタイミングを、ハイサイド基準電圧ＶＳが低くなったときにしている。ハイサイド基準電圧ＶＳが低くなったときに、ローサイドのスイッチング素子Ｑｂがオン制御されるので、バースト制御におけるスイッチング復帰時に発生する損失およびノイズを低減することができる。
【００５３】
＜第２の実施の形態＞
図６は第２の実施の形態に係るスイッチング電源装置の構成例を示す回路図、図７は第２の実施の形態に係るスイッチング電源装置の制御ＩＣの構成例を示す図、図８は第２の実施の形態のスイッチング制御信号を生成する関連回路を示す図である。図６において、図９に示した構成要素と同じまたは均等の構成要素については同じ符号を付し、図７において、図１に示した構成要素と同じまたは均等の構成要素については同じ符号を付し、図８において、図２に示した構成要素と同じまたは均等の構成要素については同じ符号を付して、それらの詳細な説明は省略する。
【００５４】
第２の実施の形態に係るスイッチング電源装置では、図６に示したように、トランスＴ１は、補助巻線Ｐ２を有している。補助巻線Ｐ２に生起される補助巻線電圧ＶＷの波形は、一次巻線Ｐ１に印加されるハイサイド基準電圧ＶＳの波形と相似である。したがって、第２の実施の形態では、ハイサイド基準電圧ＶＳのボトム検出をトランスＴ１の補助巻線Ｐ２に生起された補助巻線電圧ＶＷを用いて間接的に行うようにしている。
【００５５】
この第２の実施の形態の制御ＩＣ１２は、図７に示したように、ＶＷ端子を有し、このＶＷ端子に入力された補助巻線電圧ＶＷは、ＶＳボトム検出回路２８に供給される。ＶＳボトム検出回路２８は、補助巻線電圧ＶＷからｂｕｒ＿ｓｗ＿ｏｎを生成し、バースト制御回路２７に供給する。
【００５６】
ＶＳボトム検出回路２８は、図８に示したように、電源電圧ＶＤＤのラインに抵抗Ｒｖｗ１の一端が接続され、抵抗Ｒｖｗ１の他端は、抵抗Ｒｖｗ２の一端に接続され、抵抗Ｒｖｗ２の他端は、ＶＷ端子に接続されている。抵抗Ｒｖｗ１，Ｒｖｗ２の共通の接続点は、比較器４１の反転入力端子に接続されている。比較器４１の非反転入力端子には、基準電圧Ｖｖｗ＿ｒｅｆが供給されている。ここで、抵抗Ｒｖｗ１，Ｒｖｗ２は、スイッチング素子Ｑａ，Ｑｂがオフしているときの補助巻線電圧ＶＷの振動波形の波高値の中心電圧がグランドとなっているため、これをレベルシフト（シフトアップ）するための抵抗である。抵抗Ｒｖｗ１，Ｒｖｗ２は同じ抵抗値を有し、基準電圧Ｖｖｗ＿ｒｅｆは、電源電圧ＶＤＤの１／２の電圧値を有している。これにより、比較器４１は、補助巻線電圧ＶＷの波高値の中心電圧を電源電圧ＶＤＤの１／２にレベルシフトしたＶＷ検出電圧と基準電圧Ｖｖｗ＿ｒｅｆとを比較し、ＶＷ検出電圧が基準電圧Ｖｖｗ＿ｒｅｆを下回るタイミングを検出する。
【００５７】
カウンタ回路４２は、ＶＷ検出電圧が基準電圧Ｖｖｗ＿ｒｅｆを下回るタイミングの数をカウントし、カウント数が所定値に達すると、Ｈレベルの信号が遅延回路４３に送られる。遅延回路４３は、Ｈレベルの信号を所定時間（遅延時間Ｔｄ１）だけ遅延し、補助巻線電圧ＶＷが最も低いタイミングで立ち上がるパルス状のスイッチング復帰信号ｂｕｒ＿ｓｗ＿ｏｎを生成して出力する。
【００５８】
バースト制御回路２７では、このスイッチング復帰信号ｂｕｒ＿ｓｗ＿ｏｎを受けてＲＳフリップフロップ４６がリセットされて出力端子にＬレベルの信号を出力するので、アンド回路４７は、Ｌレベルのスイッチング制御信号ｓｗ＿ｓｔｏｐを出力する。
【００５９】
発振回路２２では、Ｌレベルのスイッチング制御信号ｓｗ＿ｓｔｏｐを受けるとＲＳフリップフロップ５８がセットされて出力端子にＨレベルの信号を出力し、ワンショット回路５６がオントリガ信号ｏｎ＿ｔｒｇを出力する。これにより、スイッチング電源装置は、バースト制御のスイッチング停止からバースト制御のスイッチング動作に復帰することになる。このバースト制御のスイッチング動作では、発振回路２２は、オフトリガ信号ｏｆｆ＿ｔｒｇを周期的に生成し、このオフトリガ信号ｏｆｆ＿ｔｒｇの生成から所定時間遅れてオントリガ信号ｏｎ＿ｔｒｇがそれぞれ生成される。
【符号の説明】
【００６０】
１０ｐ，１０ｎ  入力端子
１１ｐ，１１ｎ  出力端子
１２  制御ＩＣ（スイッチング制御回路）
２１  起動回路
２２  発振回路
２３  制御回路
２４  ハイサイドドライブ回路
２５  ローサイドドライブ回路
２６  負荷検出回路
２７  バースト制御回路
２８  ＶＳボトム検出回路
３０  分流回路
３１  平均化回路
３２  インバータ回路
３３  切替回路
３４  自動バースト制御信号生成回路
３５，４１  比較器
４２  カウンタ回路
４３  遅延回路
４４  インバータ回路
４５  カウンタ回路
４６  ＲＳフリップフロップ
４７  アンド回路
５１  オア回路
５２  比較器
５３  ワンショット回路
５４  遅延回路
５５  オア回路
５６  ワンショット回路
５７  インバータ回路
５８  ＲＳフリップフロップ
Ｃ１  入力コンデンサ
Ｃ２，Ｃ３，Ｃ４  コンデンサ
Ｃ５  共振コンデンサ
Ｃ６  出力コンデンサ
Ｃ７，Ｃａ，Ｃｂ，Ｃｃａ，Ｃｓ，Ｃｔ  コンデンサ
Ｄ２，Ｄ３，Ｄ４  ダイオード
Ｐ１  一次巻線
Ｐ２  補助巻線
ＰＣ１  フォトカプラ
Ｑａ，Ｑｂ  スイッチング素子
Ｒ１，Ｒ２，Ｒ６，Ｒ７，Ｒ８，Ｒ９，Ｒ１０，Ｒｆ，Ｒｓ，Ｒｖｓ１，Ｒｖｓ２，Ｒｖｗ１，Ｒｖｗ２  抵抗
Ｓ１，Ｓ２  二次巻線
ＳＲ１  シャントレギュレータ
Ｔ１  トランス
ｓｗ１，ｓｗ２，ｓｗ３  スイッチ
【図１】
0006665573.tif 000002
【図２】
0006665573.tif 000003
【図３】
0006665573.tif 000004
【図４】
0006665573.tif 000005
【図５】
0006665573.tif 000006
【図６】
0006665573.tif 000007
【図７】
0006665573.tif 000008
【図８】
0006665573.tif 000009
【図９】
0006665573.tif 000010
【図１０】
0006665573.tif 000011
【図１１】
0006665573.tif 000012
【図１２】
0006665573.tif 000013
【図１３】
0006665573.tif 000014