(57)【特許請求の範囲】
【請求項１】
１次側に配置された第１スイッチング素子を制御する１次側制御ＩＣと、２次側に配置された同期整流素子としての第２スイッチング素子を制御する２次側同期整流ＩＣとを備え、前記第１スイッチング素子とトランスとを用いて所望の電圧を得るスイッチング電源装置であって、
前記２次側同期整流ＩＣは、過熱、過電圧、または過負荷の少なくとも１つの異常を検出する異常検出手段を有し、
前記異常検出手段は、前記異常を検出すると、前記２次側同期整流ＩＣに設けられた異常時電流出力端子から前記異常を伝達する信号を出力することによって、２次側に配置された前記第２スイッチング素子ではなく、１次側に配置された前記第１スイッチング素子のオンDutyを下げる、またはスイッチング周波数を変化させる
スイッチング電源装置。
【請求項２】
前記異常検出手段は、前記異常を検出すると、前記異常を伝達する信号を出力することによって、１次側に配置された前記第１スイッチング素子のスイッチングを停止させる
請求項１に記載のスイッチング電源装置。
【請求項３】
前記２次側同期整流ＩＣは、タイマーを有し、
前記異常検出手段は、前記タイマーに基づき、前記第１スイッチング素子の動作を再開させる
請求項２に記載のスイッチング電源装置。
【請求項４】
当該スイッチング電源装置は、２次側に配置されたシャントレギュレータにて２次側の出力電圧を検出し、フォトカプラを介して前記１次側制御ＩＣに前記出力電圧をフィードバック電圧として帰還することにより前記出力電圧を制御するものであって、
前記異常検出手段は、前記信号によって、前記シャントレギュレータが検出する前記２次側の出力電圧を上昇させる
請求項１から３のいずれか１項に記載のスイッチング電源装置。
【請求項５】
前記シャントレギュレータは、第１および第２の抵抗で分圧した電圧によって前記２次側の出力電圧を検出し、
前記異常検出手段は、前記信号によって、前記第１および第２の抵抗のうち低電位側の基準電位に接続された第２の抵抗に電流を流す
請求項４に記載のスイッチング電源装置。
【請求項６】
前記異常検出手段は、前記信号によって、ＭＯＳＦＥＴを導通状態にし定電流回路をオンにする
請求項５に記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、１次側及び２次側をトランスで結合し、２次側に同期整流ＩＣを用いたスイッチング電源装置に関する。
【背景技術】
【０００２】
従来、スイッチング電源装置の２次側に得られる出力電圧の制御は、下記特許文献１にも示されているように、次のように行われていた。
図６は、従来の２次側同期整流方式を用いたスイッチング電源装置の構成を示す代表例であり、ＡＣ電圧をダイオードブリッジ110にて整流した電圧をスイッチング素子としてのＭＯＳＦＥＴ(Metal Oxide Semiconductor Field Effect Transistor)とトランスとを用いて所望のＤＣ電圧を得るＡＣ−ＤＣコンバータについて、下記特許文献１の図１を参考に簡略化したものである。
【０００３】
トランス200の２次側に置かれたシャントレギュレータ210、フォトカプラのフォトダイオード220を介して１次側のスイッチング制御ＩＣ(Control IC)130に出力電圧情報をフィードバックする。なお、シャントレギュレータ210は、リファレンス端子212への印加電圧によって、シャントレギュレータを流れる電流を制御するものである。ここで、リファレンス端子212へ印加される電圧は、出力電圧VOUTを抵抗R1，R2によって分圧したVdetである。
【０００４】
制御ＩＣ130は、１次側に置かれたＭＯＳＦＥＴ120のスイッチングを制御し、２次側に得られる出力電圧VOUTを一定に保つ。
このとき、制御ＩＣ130では、ＩＳ端子の電圧からＭＯＳＦＥＴ120へ流れる電流を検出し、また２次側からのフィードバック電圧をＦＢ端子で検出し、両者を比較することでＭＯＳＦＥＴ120をスイッチングする際のオン幅を決めるようにしている。
【０００５】
また、スイッチング電源装置の変換効率を向上させるために、２次側の整流素子としてダイオードではなく、同期整流用スイッチング素子としてのＭＯＳＦＥＴ240を適用することにより、２次側同期整流方式を実現している。
【０００６】
図６において、整流素子の電圧ドロップに関し、整流用ダイオードのＶｆ(順方向電圧)よりもＭＯＳＦＥＴ240のオン時のＶｄｓ(ドレイン−ソース間電圧)の方が低くできることを利用して、特に、重負荷時におけるスイッチング損失を低減して変換効率を向上させている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１２−１２０３９９号公報（図１）
【発明の概要】
【発明が解決しようとする課題】
【０００８】
２次側同期整流方式は、図６にも示されているように２次側に同期整流ＩＣ230を置き、ＭＯＳＦＥＴ240のオン/オフを制御するが、異常発生時に、スイッチング電源装置を止める機能は無い。その理由は、同期整流ＩＣ230が２次側のＭＯＳＦＥＴ240をオフさせたところで、１次側のスイッチング素子のオン/オフが継続されていてスイッチング電源装置が停止することはないからである。それどころか、同期整流ＩＣ230が２次側のＭＯＳＦＥＴ240をオフさせることで、２次側の損失が大きくなり、異常発熱を起こす場合がある。
【０００９】
この点について説明すると、２次側のＭＯＳＦＥＴ240をオフさせた場合、２次側電流はドレイン−ソース間の寄生ダイオード244を介して流れ続ける。寄生ダイオード244のＶｆ(順方向電圧)はＭＯＳＦＥＴ240のＶｄｓ(ドレイン−ソース間電圧)よりも大きいため、ＭＯＳＦＥＴ240をオフさせることで却ってスイッチング損失は大きくなってしまう。
【００１０】
そこで本発明の目的は、２次側に同期整流ＩＣを有するスイッチング電源装置において、異常発生を２次側で検知した結果に基づき１次側で対応可能であり、ひいては動作を停止することも可能なスイッチング電源装置を提供することにある。
【課題を解決するための手段】
【００１１】
上記の課題を解決するために本発明は、１次側に配置された第１スイッチング素子を制御する１次側制御ＩＣと、２次側に配置された同期整流素子としての第２スイッチング素子を制御する２次側同期整流ＩＣとを備え、前記第１スイッチング素子とトランスとを用いて所望の電圧を得るスイッチング電源装置であって、前記２次側同期整流ＩＣは、過熱、過電圧、または過負荷の少なくとも１つの異常を検出する異常検出手段を有し、前記異常検出手段は、前記異常を検出すると、前記２次側同期整流ＩＣに設けられた異常時電流出力端子から前記異常を伝達する信号を出力することによって、２次側に配置された前記第２スイッチング素子ではなく、１次側に配置された前記第１スイッチング素子のオンDutyを下げる、またはスイッチング周波数を変化させるように構成したものである。
【発明の効果】
【００１２】
本発明によれば、２次側の同期整流ＩＣが異常を検出すると、それを基に１次側で対応することが可能となる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施形態に係るスイッチング電源装置の構成を示す図である。
【図２】本発明の実施形態に係るスイッチング電源装置の異常時の動作を説明する波形図である。
【図３】本発明の実施形態に係るシャントレギュレータの等価回路を機能ブロックで表した図である。
【図４】本発明の実施形態に係る同期整流ＩＣ内に設けられる異常時電流出力端子部の構成を示す回路ブロック図である。
【図５】本発明の実施形態に係る電流出力回路の構成を示す機能ブロック図である。
【図６】従来のスイッチング電源装置の構成を示す代表例である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施の形態について、詳細に説明する。
本発明の基本原理について最初に説明する。２次側同期整流ＩＣは、２次側に置かれた制御ＩＣとなるため、本来的に精度良く出力電圧の状態を把握することができるはずのものである。これに対し、従来構成（特許文献１の図１参照）では、トランスの補助巻線の電圧を１次側のスイッチング制御ＩＣで検出することにより出力電圧の検出を行うため、数％〜数１０％の精度しか期待できなかった。
【００１５】
しかし、２次側に配置した同期整流ＩＣにシャントレギュレータを介して１次側に情報を伝達する機能を付加すれば、２次側に配置した同期整流ＩＣが出力電圧を直接監視した結果を用いて出力電圧を制御できるため、出力電圧を０.７％〜２％の精度で実現することができるようになる。
【００１６】
また過負荷時においても、２次側同期整流ＩＣが直接電流を検出することで、従来構成では１次側で行っていた電流検出に関するＡＣ入力電圧補正などの機能を必要としなくなり、さらにその精度を向上させることができる。以下、これらの点について具体的に説明する。
【００１７】
図１は、本発明の実施形態に係るスイッチング電源装置の構成を示す図である。また図２は、本発明の実施形態に係るスイッチング電源装置の異常時の動作を説明する波形図である。
【００１８】
図１および図２において、２次側の同期整流用スイッチング素子としてのＭＯＳＦＥＴ90を制御する２次側同期整流ＩＣ80が、過熱，過電圧，過負荷等の 異常を検出すると、２次側同期整流ＩＣ80の異常時電流出力端子より電流88が出力される。出力された電流88は、抵抗R2に流れて、出力電圧VOUTを 分圧する抵抗R1，R2の接続点の電圧Vdet（シャントレギュレータ60の検出端子62に入力される電圧）を持ち上げる。これにより、シャントレギュレータ60は出力電圧VOUTが必要以上に上昇したと判断し、シャントレギュレータ60のカソードに流れる電流を増加させる。
【００１９】
それによりフォトカプラのフォトダイオード70に流れる電流が増えてフォトダイオード70の発光量も増加し、フォトダイオード70とペアとなってフォトカプラを構成する１次側のフォトトランジスタ50のオン抵抗が減少して、フォトトランジスタ50に接続される１次側のスイッチング制御ＩＣ40のＦＢ端子電圧も減少する。なお、ＦＢ端子は、制御ＩＣ40の内部でプルアップされている。ＦＢ端子電圧が減少したことによって、１次側のスイッチング制御ＩＣ40は出力電圧VOUTが必要以上に上昇したと判断し、出力電力を絞るように１次側スイッチング素子としてのＭＯＳＦＥＴ30のオンDutyを下げる、若しくは、出力電圧を下げる方向にＭＯＳＦＥＴ30のスイッチング周波数を変化させる、ように動作する。
【００２０】
これにより、２次側の出力電圧VOUTは減少する。最終的には、電流88と出力電圧VOUTで決まる電圧Vdetが、後述の基準電位ＶREFとバランスするところまで、出力電圧並びにオンDuty若しくはスイッチング周波数が変化する。さらに、電流88をある程度大きいものにして、電流88による抵抗R2の電圧ドロップが基準電位ＶREFより大きくなるようにしておけば、電流88が流れるとフォトダイオード70に大きな電流が流れるため、１次側のスイッチング制御ＩＣ40がこれを検知して、スイッチング電源装置を停止状態にすることができる。
【００２１】
２次側同期整流ＩＣ80は異常を検出すると、異常時出力端子より電流88を流し続けることでスイッチング電源装置の停止などの保護動作を維持したり、２次側同期整流ＩＣ80内にタイマー（不図示）を持ち、異常時出力端子より流れる電流88をタイマー（不図示）により決められた時間でストップし、スイッチング電源装置の動作を再開したりすることもできる。
【００２２】
また図３は、本発明の実施形態に係るシャントレギュレータの等価回路を機能ブロックで表した図である。図３に示すように、オペアンプ64の反転入力端子に高精度基準電位ＶREFが印加され、またオペアンプ64の非反転入力端子に出力電圧VOUTを分圧抵抗R1，R2で分圧した電圧Vdetが印加され、基準電位ＶREFと電圧Vdetがオペアンプ64で比較され、オペアンプ64の出力が出力トランジスタ66を制御するように働く。電圧Vdetが基準電位ＶREFより高いと出力トランジスタ66のベース電流を増加させてフォトダイオード70に流れる電流を増加させる。また、電圧Vdetが基準電位ＶREFより低いと出力トランジスタ66のベース電流を減少させてにフォトダイオード70に流れる電流を減少させる。
【００２３】
上述のように、フォトダイオード70に流れる電流の増減、すなわちフォトダイオード70の発光量の増減は出力電圧に関する情報として、フォトトランジスタ50を介して１次側のスイッチング制御ＩＣ40に伝達される。スイッチング制御ＩＣ40はこの情報を基にVdet＝ＶREFとなるように１次側のスイッチング制御を行う。
【００２４】
シャントレギュレータの場合には、基準電位ＶREFの電圧精度として±0.7%〜±2%にでき、これは通常のツェナーダイオードの基準電圧精度が±数%〜±数10%であるのと比較して格段に有利であり、近年、高精度基準電圧を必要とする際に欠かせない部品となっている。例えば、フォトカプラの駆動にシャントレギュレータを用いることで電源の高精度化を図ることができる。
【００２５】
図４は、本発明の実施形態に係る異常時電流出力端子部の構成を示す回路ブロック図である。図４において、異常時電流出力端子部は同期整流ＩＣ80内に設けられ、矩形により囲まれた、過熱保護、過電圧保護、および、過負荷保護の各機能ブロックは、スイッチング電源装置の制御ＩＣ内に一般的に設けられている機能（必要であれば、過熱保護，過電圧保護については、例えば、特開2008-104275号公報の図３参照。過電圧保護，過負荷保護については、例えば、富士電機製制御ＩＣ型番「FA3641」参照。）であり、これらの機能ブロックを本発明では、同期整流ＩＣ80内に設けておき、各機能ブロックで異常を検出したら、検出した信号をオア回路84に入力し、オア回路84は電流出力回路86（後述）に出力する。電流出力回路86はオア回路84から電圧信号が入力されたら上述したように電流88を出力する。
【００２６】
また図５は、本発明の実施形態に係る電流出力回路の構成を示す機能ブロック図である。図５の左端には図４に示したオア回路84の出力端子が接続されており、この例では出力端子にハイレベルの信号が入力されると、インバータ(反転回路)により反転され、ロウレベルの信号がＰ型ＭＯＳＦＥＴのゲートに印加される。そのためＰ型ＭＯＳＦＥＴは導通して、電流源からの電流を出力する。
【００２７】
なお、本発明の実施形態においては、ＡＣ電圧をダイオードブリッジにて整流した電圧を入力電圧としたが、直流電源の出力電圧を入力電圧としてもよい。
【符号の説明】
【００２８】
10  ダイオードブリッジ
20  トランス
30  ＭＯＳＦＥＴ
40  制御ＩＣ
50  フォトトランジスタ
60  シャントレギュレータ
62  検出端子
64  オペアンプ
66  出力トランジスタ
70  フォトダイオード
80  制御ＩＣ
84  オア回路
86  電流出力回路
88  異常時に出力される電流
90  ＭＯＳＦＥＴ
94  寄生ダイオード
【図１】
0006745585.tif 000002
【図２】
0006745585.tif 000003
【図３】
0006745585.tif 000004
【図４】
0006745585.tif 000005
【図５】
0006745585.tif 000006
【図６】
0006745585.tif 000007