(57)【特許請求の範囲】
【請求項１】
アレイ状に配置された複数の画素単位と、
ｎ行目の画素単位に対応して上から下に設けられるとともに、水平方向に沿って延伸したｎ本目のメインゲート電極走査線と、
ｎ行目の画素単位に対応して上から下に設けられるとともに、水平方向に沿って延伸したｎ本目の電荷共有ゲート電極走査線と、
ｍ列目の画素単位に対応して左から右に設けられるとともに、垂直方向に沿って延伸したｍ本目のデータ線と、からなる画素駆動回路であって、
ｎ及びｍはいずれも正の整数であり、
各画素単位は、いずれも、第一薄膜トランジスタと、第二薄膜トランジスタと、第三薄膜トランジスタと、メイン領域画素電極と、サブ領域画素電極と、電荷共有コンデンサと、からなり、
ｎ行目且つｍ列目の画素単位については、
前記第一薄膜トランジスタのゲート電極はｎ本目のメインゲート電極走査線に電気的に接続され、ソース電極はｍ本目のデータ線に電気的に接続され、ドレイン電極はメイン領域画素電極に電気的に接続され、
前記第二薄膜トランジスタのゲート電極はｎ本目のメインゲート電極走査線に電気的に接続され、ソース電極はｍ本目のデータ線に電気的に接続され、ドレイン電極はサブ領域画素電極に電気的に接続され、
前記第三薄膜トランジスタのゲート電極はｎ本目の電荷共有ゲート電極走査線に電気的に接続され、ソース電極はサブ領域画素電極に電気的に接続され、ドレイン電極は電荷共有コンデンサの一端に電気的に接続され、
電荷共有コンデンサの他端には共通電圧が印加され、
ｎ本目のメインゲート電極走査線は、ｎ本目のメインゲート電極走査パルス信号を伝送し、
ｎ本目の電荷共有ゲート電極走査線は、ｎ本目の電荷共有ゲート電極走査パルス信号を伝送し、
前記の画素駆動回路は、さらに、第一ＧＯＡ駆動モジュールと、第二ＧＯＡ駆動モジュールと、を備え、
前記第一ＧＯＡ駆動モジュールはすべてのメインゲート電極走査線に電気的に接続されるとともに、メインゲート電極走査線にメインゲート電極走査パルス信号を提供し、
前記第二ＧＯＡ駆動モジュールはすべての電荷共有ゲート電極走査線に電気的に接続されるとともに、電荷共有ゲート電極走査線に電荷共有ゲート電極走査パルス信号を提供し、
前記第一ＧＯＡ駆動モジュール及び第二ＧＯＡ駆動モジュールは、同時に順方向の走査駆動を行い、或いは、同時に逆方向の走査駆動を行うものであって、順方向の走査駆動の場合も逆方向の走査駆動の場合も、前記ｎ本目のメインゲート電極走査パルス信号は、ｎ本目の電荷共有ゲート電極走査パルス信号より、一つのパルス幅分だけ早いものであり、
前記第一ＧＯＡ駆動モジュールと前記第二ＧＯＡ駆動モジュールとは、同じ共通クロック信号を共通に用いていて、
前記第一ＧＯＡ駆動モジュールは、前記共通クロック信号の立ち上がりエッジおよび立ち下がりエッジの両方を用いる両エッジ駆動で前記メインゲート電極走査線の走査を順に一本ずつ行い、
前記第二ＧＯＡ駆動モジュールは、前記共通クロック信号の立ち上がりエッジおよび立ち下がりエッジの両方を用いる両エッジ駆動で前記電荷共有ゲート電極走査線の走査を順に一本ずつ行い、
前記画素駆動回路は、
前記第一ＧＯＡ駆動モジュールに第一走査始動信号を入力すると、前記メインゲート電極走査線の走査が一本ずつ開始し、
前記第二ＧＯＡ駆動モジュールに第二走査始動信号を入力すると、前記電荷共有ゲート電極走査線の走査が一本ずつ開始し、
前記第一走査始動信号は、前記第二走査始動信号より、一つのパルス幅分だけ早い
ことを特徴とする画素駆動回路。
【請求項２】
請求項１に記載の画素駆動回路において、
前記画素駆動回路は、前記第一ＧＯＡ駆動モジュール及び第二ＧＯＡ駆動モジュールが同時に順方向の走査駆動を行う時、
第一ＧＯＡ駆動モジュールは、一本目から最後の一本への順番で、メインゲート電極走査パルス信号を提供し、メインゲート電極走査線は一本目から最後の一本への順番で、メインゲート電極走査パルス信号を上から下まで一本ずつ伝送し、
第二ＧＯＡ駆動モジュールは、一本目から最後の一本への順番で、電荷共有ゲートの電極走査パルス信号を提供し、電荷共有ゲートの電極走査線は一本目から最後の一本への順番で、電荷共有ゲートの電極走査パルス信号を上から下まで一本ずつ伝送する
ことを特徴とする画素駆動回路。
【請求項３】
請求項１に記載の画素駆動回路において、
前記画素駆動回路は、前記第一ＧＯＡ駆動モジュール及び第二ＧＯＡ駆動モジュールが同時に逆方向の走査駆動を行う時、
第一ＧＯＡ駆動モジュールは最後の一本から一本目への順番で、メインゲート電極走査パルス信号を提供し、メインゲート電極走査線は最後の一本から一本目への順番で、メインゲート電極走査パルス信号を下から上に一本ずつ伝送し、
第二ＧＯＡ駆動モジュールは最後の一本から一本目への順番で、電荷共有ゲートの電極走査パルス信号を提供し、電荷共有ゲート電極走査線は最後の一本から一本目への順番で、電荷共有ゲートの電極走査パルス信号を下から上に一本ずつ伝送する
ことを特徴とする画素駆動回路。
【請求項４】
請求項１に記載の画素駆動回路において、
前記メイン領域画素電極及びサブ領域画素電極は、いずれも"米"の字形の構造であり、材料はいずれもＩＴＯである
ことを特徴とする画素駆動回路。
【請求項５】
請求項１に記載の画素駆動回路において、
前記メインゲート電極走査パルス信号及び電荷共有ゲート電極走査パルス信号のパルス幅は、同じである
ことを特徴とする画素駆動回路。
【請求項６】
請求項１に記載の画素駆動回路において、
前記第一ＧＯＡ駆動モジュールと、第二ＧＯＡ駆動モジュールとは、アレイ状に配置された前記複数の画素単位の左右両側にそれぞれ設けられる
ことを特徴とする画素駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示の技術領域に関し、特に画素駆動回路に関する。
【背景技術】
【０００２】
液晶ディスプレイ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ、ＬＣＤ）は現在の所最も広く使用されているフラットパネルディスプレイの一つであり、液晶パネルは液晶ディスプレイの核心をなす部分である。液晶パネルは通常、一枚のカラーフィルター基板（Ｃｏｌｏｒ  Ｆｉｌｔｅｒ、ＣＦ）と、一枚の薄膜トランジスタ配列基板（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ  Ａｒｒａｙ  Ｓｕｂｓｔｒａｔｅ、ＴＦＴ  Ａｒｒａｙ  Ｓｕｂｓｔｒａｔｅ）と、二枚の基板の間に配置された一つの液晶層（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｌａｙｅｒ）と、からなる。一般的な配列基板は、カラーフィルター基板に画素電極、共通電極がそれぞれ設けられる。画素電極及び共通電極に電圧が加えられると液晶層内に電界が発生し、前記電界が液晶分子の方向を決定し、それによって液晶層に入射する偏光を調整して、液晶パネルに映像を表示させる。
【０００３】
現在業界では高分子安定化垂直配向（Ｐｏｌｙｍｅｒ  Ｓｔａｂｉｌｉｚｅｄ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ、ＰＳＶＡ）と呼ばれる技術が発展しており、それに応じてＰＳＶＡ型液晶パネルが出てきている。ＰＳＶＡ技術は液晶材料に適切な濃度の単体化合物（Ｍｏｎｏｍｅｒ）を混ぜるとともに均一になるように振る。それから、混合した後の液晶材料を加熱器に置き等方性（Ｉｓｏｔｒｏｐｙ）の状態にまで加熱し、室温まで温度が下がると、液晶混合物は向列型（Ｎｅｍａｔｉｃ）の状態に戻る。それから、液晶混合物を配列基板及びカラーフィルター基板の間に注入するとともに電圧を加える。電圧を加えて液晶分子の排列を安定させた時、紫外光または加熱の方式を用いて単体化合物に重合反応を生じさせ重合物層を形成させ、これによって液晶分子を安定して配向させるという目的を達成する。
【０００４】
図１が示すように、視角を大きくするため、現在の技術は通常画素電極を"米"の字形として設計する。画素電極は、棒状の垂直支柱１００と、棒状の水平支柱２００と、からなり、且つ垂直支柱１００及び水平支柱２００の中心は垂直に交わり、前記の中心で垂直に交差するというのは、垂直支柱１００及び水平支柱２００が互いに垂直であることを指し、且つ二つは画素電極全体の面積を４つのドメイン（ｄｏｍａｉｎ）に等分する。各画素電極ドメインはすべて垂直支柱１００または水平支柱２００と±４５°、±１３５°の角度を呈したスリット（Ｓｌｉｔ）３００をタイル状に設けることによってなり、各スリット３００と垂直支柱１００及び水平支柱２００は同一の平面上に位置し、図１が示すように上下及び左右対称をなす"米"の字形の画素電極構造を形成する。
【０００５】
このような"米"の字形の画素電極構造において、各画素電極ドメイン内のスリット３００と垂直支柱１００及び水平支柱２００の夾角が同じであるため、一定の視覚上の色ズレまたは視覚上のカラーキャストが存在し、液晶パネルの透過率も低くなってしまう。
【０００６】
視覚上の色ズレまたは視覚上のカラーキャストを改善するため、従来の技術では一つの画素単位をメイン領域及びサブ領域に分け、メイン領域内に一つの独立したメイン領域画素電極を設け、サブ領域内に一つの独立したサブ領域画素電極を設け、メイン領域画素電極及びサブ領域画素電極はいずれも上記図１に示す"米"の字形の構造設計を採用する。図２が示すように、従来のＴＦＴ配列基板に設けられた画素駆動回路は、アレイ状に配置された複数の画素単位５００と、ｎ行目の画素単位に対応して下から上に設けられるとともに、水平方向に沿って延伸したｎ本目のゲート電極走査線Ｇ（ｎ）と、ｍ列目の画素単位に対応して左から右に設けられるとともに、垂直方向に沿って延伸したｍ本目のデータ線Ｄ（ｍ）と、からなる。ｎ及びｍはいずれも正の整数である。各画素単位はいずれも、第一薄膜トランジスタＴ１０と、第二薄膜トランジスタＴ２０と、第三薄膜トランジスタＴ３０と、メイン領域画素電極５０１と、サブ領域画素電極５０２と、一つの電荷共有コンデンサＣ１０と、からなる。ｎ行目且つｍ列目の画素単位５００については、前記第一薄膜トランジスタＴ１０のゲート電極はｎ本目のゲートの電極走査線Ｇ（ｎ）に電気的に接続され、ソース電極はｍ本目のデータ線Ｄ（ｍ）に電気的に接続され、ドレイン電極はメイン領域画素電極５０１に電気的に接続され、前記第二薄膜トランジスタＴ２０のゲート電極はｎ本目のゲート電極走査線Ｇ（ｎ）に電気的に接続され、ソース電極はｍ本目のデータ線Ｄ（ｍ）に電気的に接続され、ドレイン電極はサブ領域画素電極５０２に電気的に接続され、前記第三薄膜トランジスタＴ３０のゲート電極は次の行の画素単位５００のｎ＋１本目のゲート電極走査線Ｇ（ｎ＋１）に対応して電気的に接続され、ソース電極はサブ領域画素電極５０２に電気的に接続され、ドレイン電極は電荷共有コンデンサＣ１の一端に電気的に接続され、電荷共有コンデンサＣ１の他端には共通電圧Ｃｏｍが印加される。
【０００７】
図２が示す画素駆動回路は一方方向の走査にのみ用いられ、ゲート電極走査パルス信号が、第一行から最後の一行に向かって一行ずつ提供され、ｎ行目の画素単位５００まで走査したとき、ｎ本目のゲート電極走査パルス信号は高電位パルスであり、ｎ本目のゲート電極走査線Ｇ（ｎ）は高電位信号を伝送し、ｎ行目の画素単位５００のすべての第一薄膜トランジスタＴ１０及び第二薄膜トランジスタＴ２０はオンになり、第三薄膜トランジスタＴ３０はオフになり、ｎ行目且つｍ列目の画素単位５００内のメイン領域画素電極５０１及びサブ領域画素電極５０２は同じ電圧にまで充電される。そのすぐ後に、ｎ＋１行目の画素単位５００まで走査したとき、ｎ＋１本目のゲート電極走査パルス信号は高電位パルスであり、ｎ＋１本目のゲート電極走査線Ｇ（ｎ＋１）は高電位信号を伝送し、ｎ行目の画素単位５００のすべての第一薄膜トランジスタＴ１０及び第二薄膜トランジスタＴ２０はオフになり、第三薄膜トランジスタＴ３０はオンになり、ｎ行目且つｍ列目の画素単位５００内の電荷共有コンデンサＣ１０はサブ領域画素電極５０２の電圧にまで引き下げられ、メイン領域画素電極５０１及びサブ領域画素電極５０２の電圧を異ならせ、それによって、液晶パネルの視角が異なることによって生じるカラーキャストを取り除くことができる。
【０００８】
逆方向に走査する場合は、ゲート電極の走査パルス信号を最後の一行から第一行に向かって一行ずつ提供する時、ｎ行目且つｍ列目の画素単位５００内のメイン領域画素電極５０１及びサブ領域画素電極５０２は、充電後同じ電圧を保持し、カラーキャストを補うことができない。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明は、順方向の走査駆動及び逆方向の走査駆動の時に、いずれもカラーキャストを補う効果を実現することができ、ひいては液晶パネルの表示品質を向上させることができる画素駆動回路を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上述の目的を達成するため、本発明は、アレイ状に配置された複数の画素単位と、ｎ行目の画素単位に対応して上から下に設けられるとともに、水平方向に沿って延伸したｎ本目のメインゲート電極走査線と、ｎ行目の画素単位に対応して上から下に設けられるとともに、水平方向に沿って延伸したｎ本目の電荷共有ゲート電極走査線と、ｍ列目の画素単位に対応して左から右に設けられるとともに、垂直方向に沿って延伸したｍ本目のデータ線と、からなる画素駆動回路を提供する。ｎ及びｍはいずれも正の整数である。
【００１１】
各画素単位は、いずれも、第一薄膜トランジスタと、第二薄膜トランジスタと、第三薄膜トランジスタと、メイン領域画素電極と、サブ領域画素電極と、電荷共有コンデンサと、からなる。ｎ行目且つｍ列目の画素単位については、前記第一薄膜トランジスタのゲート電極はｎ本目のメインゲート電極走査線に電気的に接続され、ソース電極はｍ本目のデータ線に電気的に接続され、ドレイン電極はメイン領域画素電極に電気的に接続され、前記第二薄膜トランジスタのゲート電極はｎ本目のメインゲート電極走査線に電気的に接続され、ソース電極はｍ本目のデータ線に電気的に接続され、ドレイン電極はサブ領域画素電極に電気的に接続され、前記第三薄膜トランジスタのゲート電極はｎ本目の電荷共有ゲート電極走査線に電気的に接続され、ソース電極はサブ領域画素電極に電気的に接続され、ドレイン電極は電荷共有コンデンサの一端に電気的に接続され、電荷共有コンデンサの他端には共通電圧が印加される。
【００１２】
ｎ本目のメインゲート電極走査線はｎ本目のメインゲート電極走査パルス信号を伝送し、ｎ本目の電荷共有ゲート電極走査線はｎ本目の電荷共有ゲート電極走査パルス信号を伝送し、前記ｎ本目のメインゲート電極走査パルス信号は、ｎ本目の電荷共有ゲート電極走査パルス信号より、一つのパルス幅分だけ早い。
【００１３】
前記の画素駆動回路は、さらに、第一ＧＯＡ駆動モジュールと、第二ＧＯＡ駆動モジュールと、を備える。前記第一ＧＯＡ駆動モジュールはすべてのメインゲート電極走査線に電気的に接続されるとともに、メインゲート電極走査線にメインゲート電極走査パルス信号を提供し、第二ＧＯＡ駆動モジュールはすべての電荷共有ゲート電極走査線に電気的に接続されるとともに、電荷共有ゲート電極走査線に電荷共有ゲート電極走査パルス信号を提供する。
【００１４】
前記第一ＧＯＡ駆動モジュール及び第二ＧＯＡ駆動モジュールは同時に順方向の走査駆動を行い、或いは、同時に逆方向の走査駆動を行う。前記第一ＧＯＡ駆動モジュールは、第二ＧＯＡ駆動モジュールより、一つのパルス幅分だけ先に駆動を行う。
【００１５】
第一ＧＯＡ駆動モジュールに第一走査始動信号を入力すると、メインゲートの電極走査線の走査が一本ずつ開始する。第二ＧＯＡ駆動モジュールに第二走査始動信号を入力すると、電荷共有ゲートの電極走査線の走査が一本ずつ開始する。前記第一走査始動信号は、第二走査始動信号より、一つのパルス幅分だけ早い。
【００１６】
前記第一ＧＯＡ駆動モジュール及び第二ＧＯＡ駆動モジュールが同時に順方向の走査駆動を行う時、第一ＧＯＡ駆動モジュールは、一本目から最後の一本への順番で、メインゲート電極走査パルス信号を提供し、メインゲート電極走査線は、一本目から最後の一本への順番で、メインゲート電極走査パルス信号を上から下まで一本ずつ伝送し、第二ＧＯＡ駆動モジュールは、一本目から最後の一本への順番で、電荷共有ゲートの電極走査パルス信号を提供し、電荷共有ゲートの電極走査線は、一本目から最後の一本への順番で、電荷共有ゲートの電極走査パルス信号を上から下まで一本ずつ伝送する。
【００１７】
前記第一ＧＯＡ駆動モジュール及び第二ＧＯＡ駆動モジュールが同時に逆方向の走査駆動を行う時、第一ＧＯＡ駆動モジュールは、最後の一本から一本目への順番で、メインゲート電極走査パルス信号を提供し、メインゲート電極走査線は、最後の一本から一本目への順番で、メインゲート電極走査パルス信号を下から上に一本ずつ伝送し、第二ＧＯＡ駆動モジュールは、最後の一本から一本目への順番で、電荷共有ゲートの電極走査パルス信号を提供し、電荷共有ゲート電極走査線は、最後の一本から一本目への順番で、電荷共有ゲートの電極走査パルス信号を下から上に一本ずつ伝送する。
【００１８】
前記メイン領域画素電極及びサブ領域画素電極は、いずれも"米"の字形の構造であり、材料はいずれもＩＴＯである。
【００１９】
前記メインゲート電極走査パルス信号及び電荷共有ゲート電極走査パルス信号のパルス幅は同じである。
【００２０】
前記第一ＧＯＡ駆動モジュールと、第二ＧＯＡ駆動モジュールとは、アレイ状に配置された前記複数の画素単位の左右両側にそれぞれ設けられる。
【００２１】
本発明は、さらに、アレイ状に配置された複数の画素単位と、ｎ行目の画素単位に対応して上から下に設けられるとともに、水平方向に沿って延伸したｎ本目のメインゲート電極走査線と、ｎ行目の画素単位に対応して上から下に設けられるとともに、水平方向に沿って延伸したｎ本目の電荷共有ゲート電極走査線と、ｍ列目の画素単位に対応して左から右に設けられるとともに、垂直方向に沿って延伸したｍ本目のデータ線と、からなる画素駆動回路を提供する。ｎ及びｍはいずれも正の整数である。
【００２２】
各画素単位は、いずれも、第一薄膜トランジスタと、第二薄膜トランジスタと、第三薄膜トランジスタと、メイン領域画素電極と、サブ領域画素電極と、電荷共有コンデンサと、からなる。ｎ行目且つｍ列目の画素単位については、前記第一薄膜トランジスタのゲート電極はｎ本目のメインゲート電極走査線に電気的に接続され、ソース電極はｍ本目のデータ線に電気的に接続され、ドレイン電極はメイン領域画素電極に電気的に接続され、前記第二薄膜トランジスタのゲート電極はｎ本目のメインゲート電極走査線に電気的に接続され、ソース電極はｍ本目のデータ線に電気的に接続され、ドレイン電極はサブ領域画素電極に電気的に接続され、前記第三薄膜トランジスタのゲート電極はｎ本目の電荷共有ゲート電極走査線に電気的に接続され、ソース電極はサブ領域画素電極に電気的に接続され、ドレイン電極は電荷共有コンデンサの一端に電気的に接続され、電荷共有コンデンサの他端には共通電圧が印加される。
【００２３】
ｎ本目のメインゲート電極走査線はｎ本目のメインゲート電極走査パルス信号を伝送し、ｎ本目の電荷共有ゲート電極走査線はｎ本目の電荷共有ゲート電極走査パルス信号を伝送し、前記ｎ本目のメインゲート電極の走査パルス信号は、ｎ本目の電荷共有ゲート電極走査パルス信号より、一つのパルス幅分だけ速い。
【００２４】
前記の画素駆動回路は、さらに、第一ＧＯＡ駆動モジュールと、第二ＧＯＡ駆動モジュールと、を備える。前記第一ＧＯＡ駆動モジュールは、すべてのメインゲート電極走査線に電気的に接続されるとともに、メインゲート電極走査線にメインゲート電極走査パルス信号を提供し、第二ＧＯＡ駆動モジュールは、すべての電荷共有ゲート電極走査線に電気的に接続されるとともに、電荷共有ゲート電極走査線に電荷共有ゲート電極走査パルス信号を提供する。
【００２５】
前記第一ＧＯＡ駆動モジュール及び第二ＧＯＡ駆動モジュールは同時に順方向の走査駆動を行い、或いは、同時に逆方向の走査駆動を行う。前記第一ＧＯＡ駆動モジュールは、第二ＧＯＡ駆動モジュールより、一つのパルス幅分だけ先に駆動する。
【００２６】
前記メイン領域画素電極及びサブ領域画素電極はいずれも"米"の字形の構造であり、材料はいずれもＩＴＯである。
【発明の効果】
【００２７】
本発明の有益な効果について説明する。本発明が提供する画素駆動回路において、ｎ行目の画素単位に対応して、ｎ本目のメインゲート電極走査線及びｎ本目の電荷共有ゲート電極走査線が設けられ、メインゲート電極走査線によってメイン領域画素電極及びサブ領域画素電極の充電を制御し、電荷共有ゲート電極走査線によってサブ領域画素電極の電位のプルダウンを制御し、第一ＧＯＡ駆動モジュールはメインゲート電極走査パルス信号を提供し、第二ＧＯＡ駆動モジュールは電荷共有ゲート電極走査パルス信号を提供するようにし、且つ第一ＧＯＡ駆動モジュールは、第二ＧＯＡ駆動モジュールより、一つのパルス幅分だけ先に駆動を行い、ｎ本目のメインゲート電極走査線が伝送するｎ本目のメインゲート電極走査パルス信号が、ｎ本目の電荷共有ゲート電極走査線が伝送するｎ本目の電荷共有ゲート電極走査パルス信号より、一つのパルス幅分だけ早くなるようにする。これによって、順方向の走査駆動時であっても、逆方向の走査駆動時であっても、いずれもカラーキャストを補う効果を達成することができ、それによって、液晶パネルの表示品質を高めることが可能である。
【図面の簡単な説明】
【００２８】
本発明の特徴及び技術内容について更に理解できるように、以下の本発明に関する詳細な説明及び図面を参照する。しかしながら、図面は参考及び説明に用いるために提供するに過ぎず、決して本発明に制限を加えるものではない。
【００２９】
【図１】"米"の字形の画素電極の構造概略図である。
【図２】従来の画素駆動回路の回路図である。
【図３】本発明の画素駆動回路の回路図である。
【図４】本発明の画素駆動回路が順方向の走査駆動時の時系列図である。
【図５】本発明の画素駆動回路が逆方向の走査駆動時の時系列図である。
【発明を実施するための形態】
【００３０】
本発明が採用する技術手段及びその効果について更に詳しく明らかにするため、以下では本発明の好ましい実施例及び図面を用いて詳細な説明を行う。
【００３１】
図３、図４、図５を参照する。本発明が提供する画素駆動回路は、アレイ状に配置された複数の画素単位５と、ｎ行目の画素単位５に対応して上から下に設けられるとともに、水平方向に沿って延伸したｎ本目のメインゲート電極走査線Ｇ（ｎ）と、ｎ行目の画素単位５に対応して上から下に設けられるとともに、水平方向に沿って延伸したｎ本目の電荷共有ゲート電極走査線ＧＳ（ｎ）と、ｍ列目の画素単位５に対応して左から右に設けられるとともに、垂直方向に沿って延伸したｍ本目のデータ線Ｄ（ｍ）と、からなる。ｎ及びｍはいずれも正の整数である。
【００３２】
図３を参照する。各画素単位５は、いずれも、第一薄膜トランジスタＴ１と、第二薄膜トランジスタＴ２と、第三薄膜トランジスタＴ３と、メイン領域画素電極５１と、サブ領域画素電極５２と、電荷共有コンデンサＣ１と、からなる。ｎ行目且つｍ列目の画素単位５については、前記第一薄膜トランジスタＴ１のゲート電極はｎ本目のメインゲート電極走査線Ｇ（ｎ）に電気的に接続され、ソース電極はｍ本目のデータ線Ｄ（ｍ）に電気的に接続され、ドレイン電極はメイン領域画素電極５１に電気的に接続され、前記第二薄膜トランジスタＴ２のゲート電極はｎ本目のメインゲート電極走査線Ｇ（ｎ）に電気的に接続され、ソース電極はｍ本目のデータ線Ｄ（ｍ）に電気的に接続され、ドレイン電極はサブ領域画素電極５２に電気的に接続され、前記第三薄膜トランジスタＴ３のゲート電極はｎ本目の電荷共有ゲート電極走査線ＧＳ（ｎ）に電気的に接続され、ソース電極はサブ領域画素電極５２に電気的に接続され、ドレイン電極は電荷共有コンデンサＣ１の一端に電気的に接続され、電荷共有コンデンサＣ１の他端には共通電圧Ｃｏｍが印加される。
【００３３】
図４、図５を参照する。ｎ本目のメインゲート電極走査線Ｇ（ｎ）は、ｎ本目のメインゲート電極走査パルス信号を伝送し、ｎ本目の電荷共有ゲート電極走査線ＧＳ（ｎ）は、ｎ本目の電荷共有ゲート電極走査パルス信号を伝送し、その内メインゲート電極走査線は、メイン領域画素電極５１及びサブ領域画素電極５２の充電を制御し、電荷共有ゲート電極走査線は、サブ領域画素電極５２の電位のプルダウンを制御する。順方向の走査駆動であろうと逆方向の走査駆動であろうと、前記ｎ本目のメインゲート電極走査パルス信号は、ｎ本目の電荷共有ゲート電極の走査パルス信号より、一つのパルス幅分だけ速く、ｎ行目の画素単位５について言えば、順方向の走査駆動であろうと逆方向の走査駆動であろうと、前記ｎ行目の画素単位５に対応するｎ本目のメインゲート電極走査パルス信号は、必ずｎ本目の電荷共有走査パルス信号より、一つのパルス幅分だけ先に生じ、それによって前記ｎ行目の画素単位５内のすべての第一薄膜トランジスタＴ１及び第二薄膜トランジスタＴ２はまずオンになり、ｎ行目且つｍ列目の画素単位５内のメイン領域画素電極５１及びサブ領域画素電極５２は、同じ電位まで充電され、充電して一つのパルス幅を保持してから、前記ｎ行目の画素単位５内のすべての第一薄膜トランジスタＴ１及び第二薄膜トランジスタＴ２はいずれもオフになり、第三薄膜トランジスタＴ３はオンになり、ｎ行目且つｍ列目の画素単位５内の電荷共有コンデンサＣ１はサブ領域画素電極５２の電位をプルダウンさせ、サブ領域画素電極５２の電圧をメイン領域画素電極５１の電位より低くさせることによって、パネルの視角が異なることで生じるカラーキャストを補う。
【００３４】
さらに、前記の画素駆動回路は、第一ＧＯＡ駆動モジュール６と、第二ＧＯＡ駆動モジュール７と、を備える。前記第一ＧＯＡ駆動モジュール６は、すべてのメインゲート電極走査線に電気的に接続されるとともに、メインゲート電極走査線にメインゲート電極走査パルス信号を提供し、第二ＧＯＡ駆動モジュール７は、すべての電荷共有ゲート電極走査線に電気的に接続されるとともに、電荷共有ゲート電極走査線に電荷共有ゲート電極走査パルス信号を提供する。前記第一ＧＯＡ駆動モジュール６及び第二ＧＯＡ駆動モジュール７は、同時に順方向の走査駆動を行い、或いは、同時に逆方向の走査駆動を行う。前記第一ＧＯＡ駆動モジュール６は、第二ＧＯＡ駆動モジュール７より、一つのパルス幅分だけ先に駆動し、それによってｎ本目のメインゲート電極走査線Ｇ（ｎ）が伝送するｎ本目のメインゲート電極走査パルス信号は、ｎ本目の電荷共有ゲート電極走査線ＧＳ（ｎ）が伝送するｎ本目の電荷共有ゲート電極走査パルス信号より、一つのパルス幅分だけ早くなるようにする。前記第一ＧＯＡ駆動モジュール６及び第二ＧＯＡ駆動モジュール７は、前記アレイ状に配置された複数の画素単位５の左右両側にそれぞれ設けられるのが最適である。
【００３５】
第一ＧＯＡ駆動モジュール６に第一走査始動信号ＳＴＶ１を入力すると、メインゲートの電極走査線の走査が一本ずつ開始する。第二ＧＯＡ駆動モジュール７に第二走査始動信号ＳＴＶ２を入力すると、電荷共有ゲートの電極走査線の走査が一本ずつ開始する。前記第一走査始動信号ＳＴＶ１は、第二走査始動信号ＳＴＶ２より、一つのパルス幅分だけ早い。
【００３６】
図３及び図４を同時に参照する。具体的に言うと、前記第一ＧＯＡ駆動モジュール６及び第二ＧＯＡ駆動モジュール７が同時に順方向の走査駆動を行う時、第一ＧＯＡ駆動モジュール６は、一本目から最後の一本への順番で、メインゲート電極走査パルス信号を提供し、メインゲート電極走査線は一本目から最後の一本への順番で、つまり、Ｇ（１）、Ｇ（２）、Ｇ（３）、Ｇ（４）から……最後の一本Ｇ（Ｌａｓｔ）への順番で、メインゲート電極走査パルス信号を上から下まで一本ずつ伝送し、第二ＧＯＡ駆動モジュール７は、一本目から最後の一本への順番で、電荷共有ゲートの電極走査パルス信号を提供し、電荷共有ゲートの電極走査線は一本目から最後の一本への順番で、つまり、ＧＳ（１）、ＧＳ（２）、ＧＳ（３）、ＧＳ（４）から……最後の一本ＧＳ（Ｌａｓｔ）への順番で、電荷共有ゲートの電極走査パルス信号を上から下まで一本ずつ伝送し、且つｎ本目のメインゲート電極走査線Ｇ（ｎ）が伝送するｎ本目のメインゲート電極走査パルス信号は、必ずｎ本目の電荷共有ゲート電極走査線ＧＳ（ｎ）が伝送するｎ本目の電荷共有ゲートの電極走査パルス信号より、一つのパルス幅分だけ早く、対応したｎ行目の画素単位５が、第一薄膜トランジスタＴ１及び第二薄膜トランジスタＴ２を先にオンにするようにし、メイン領域画素電極５１及びサブ領域画素電極５２が同じ電位に充電されるようにし、さらに第三薄膜トランジスタＴ３をオンにし、電荷共有コンデンサＣ１によってサブ領域画素電極５２の電位をプルダウンする。
【００３７】
図３及び図５を同時に参照する。前記第一ＧＯＡ駆動モジュール６及び第二ＧＯＡ駆動モジュール７が、同時に逆方向の走査駆動を行う時、第一ＧＯＡ駆動モジュール６は最後の一本から一本目への順番で、メインゲート電極走査パルス信号を提供し、メインゲート電極走査線は最後の一本から一本目への順番で、つまり、Ｇ（Ｌａｓｔ）、Ｇ（Ｌａｓｔ−１）、Ｇ（Ｌａｓｔ−２）、Ｇ（Ｌａｓｔ−３）から……一本目Ｇ（１）への順番で、メインゲート電極走査パルス信号を下から上に一本ずつ伝送し、第二ＧＯＡ駆動モジュール７は最後の一本から一本目への順番で、電荷共有ゲートの電極走査パルス信号を提供し、電荷共有ゲート電極走査線は最後の一本から一本目への順番で、つまり、ＧＳ（Ｌａｓｔ）、ＧＳ（Ｌａｓｔ−１）、ＧＳ（Ｌａｓｔ−２）、ＧＳ（Ｌａｓｔ−３）から……一本目ＧＳ（１）への順番で、電荷共有ゲートの電極走査パルス信号を下から上に一本ずつ伝送し、且つｎ本目のメインゲート電極走査線Ｇ（ｎ）が伝送するｎ本目のメインゲート電極走査パルス信号は、必ずｎ本目の電荷共有ゲート電極走査線ＧＳ（ｎ）が伝送するｎ本目の電荷共有ゲート電極走査パルス信号より、一つのパルス幅分だけ早く、対応したｎ行目の画素単位５が第一薄膜トランジスタＴ１及び第二薄膜トランジスタＴ２を先にオンにするようにし、メイン領域画素電極５１及びサブ領域画素電極５２が同じ電位にまで充電し、さらに第三薄膜トランジスタＴ３をオンにし、電荷共有コンデンサＣ１によってサブ領域画素電極５２の電位をプルダウンする。
【００３８】
具体的に言うと、前記メイン領域画素電極５１及びサブ領域画素電極５２はいずれも"米"の字形の構造であり、これは従来の技術と同様である。図１を参照する。"米"の字形の構造のメイン領域画素電極５１及びサブ領域画素電極５２はいずれも、棒状の垂直支柱１００及び棒状の水平支柱２００からなり、且つ垂直支柱１００及び水平支柱２００の中心は垂直に交差し、前記の中心での垂直交差は垂直支柱１００及び水平支柱２００が互いに垂直であることを指し、且つ二つは画素電極の面積全体を４つのドメインに分ける。各画素電極ドメインは、すべて垂直支柱１００或いは水平支柱２００と、±４５°、±１３５°の角度を呈したスリット３００をタイル状に設けることによってなり、各スリット３００及び垂直支柱１００及び水平支柱２００は同一の平面上に位置し、図１が示す上下及び左右対称の"米"の字形の画素電極構造を形成し、異なるドメインの液晶が異なる方向に向いて倒れるようにする。
【００３９】
前記メイン領域画素電極５１及びサブ領域画素電極５２の材料は、いずれも酸化インジウム錫（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ、ＩＴＯ）薄膜である。
【００４０】
上記をまとめると、本発明の画素駆動回路は、ｎ行目の画素単位に設けられたｎ本目のメインゲート電極走査線及びｎ本目の電荷共有ゲート電極走査線に対応して、メインゲート電極走査線によってメイン領域画素電極及びサブ領域画素電極の充電を制御し、電荷共有ゲート電極走査線によってサブ領域画素電極の電位のプルダウンを制御し、第一ＧＯＡ駆動モジュールはメインゲート電極走査パルス信号を提供し、第二ＧＯＡ駆動モジュールは電荷共有ゲートの電極走査パルス信号を提供するようにし、且つ第一ＧＯＡ駆動モジュールは、第二ＧＯＡ駆動モジュールより、一つのパルス幅分だけ先に駆動を行い、ｎ本目のメインゲート電極走査線が伝送するｎ本目のメインゲート電極走査パルス信号が、ｎ本目の電荷共有ゲート電極走査線が伝送するｎ本目の電荷共有ゲート電極走査パルス信号より、一つのパルス幅分だけ早くなるようにする。これによって、順方向の走査駆動であろうと、逆方向の走査駆動であろうと、カラーキャストを補う機能を実現することができ、液晶パネルの表示品質を向上させることができる。
【００４１】
以上で述べた内容については、当該分野の一般的な技術者は、本発明の技術方法及び着想に基づき、その他各種の対応する変更や変形を行うことができるが、これらの変更及び変形すべては本発明の特許請求の保護範囲に含まれるものとする。
【符号の説明】
【００４２】
１００    垂直支柱
２００    水平支柱
３００    スリット
Ｔ１０    第一薄膜トランジスタ
Ｔ２０    第二薄膜トランジスタ
Ｔ３０    第三薄膜トランジスタ
５    画素単位
５１    メイン領域画素電極
５２    サブ領域画素電極
５００    画素単位
５０１    メイン領域画素電極
５０２    サブ領域画素電極
６    第一ＧＯＡ駆動モジュール
７    第二ＧＯＡ駆動モジュール
Ｃ１０    電荷共有コンデンサ
Ｇ（ｎ）    ｎ本目のゲート電極走査線
Ｇ（ｎ＋１）    ｎ＋１本目のゲート電極走査線
Ｇ（ｎ−１）    ｎ−１本目のゲート電極走査線
Ｄ（ｍ）    ｍ本目のデータ線
Ｄ（ｍ−１）    ｍ−１本目のデータ線
Ｄ（ｍ−２）    ｍ−２本目のデータ線
Ｄ（ｍ＋１）    ｍ＋１本目のデータ線
Ｄ（ｍ＋２）    ｍ＋２本目のデータ線
ＧＳ（ｎ）    ｎ本目の電荷共有ゲート電極走査線
ＧＳ（ｎ＋１）    ｎ＋１本目の電荷共有ゲート電極走査線
ＧＳ（ｎ＋２）    ｎ＋２目の電荷共有ゲート電極走査線
ＧＳ（ｎ＋３）    ｎ＋３本目の電荷共有ゲート電極走査線
Ｃｏｍ    共通電圧
ＳＴＶ１    第一走査始動信号
ＳＴＶ２    第二走査始動信号
【図１】
0006663488.tif 000002
【図２】
0006663488.tif 000003
【図３】
0006663488.tif 000004
【図４】
0006663488.tif 000005
【図５】
0006663488.tif 000006