(57)【特許請求の範囲】
【請求項１】
入力電圧を１次側スイッチング素子によりスイッチングすることでトランスと共振素子にパルス状の電圧を印加し、２次側スイッチング素子によりスイッチングして出力電圧を制御する共振形電源装置であって、
前記出力電圧の指令値を、前記パルス状の電圧の振幅の前記トランスの巻数比分の一以下に設定し、該設定している期間のスイッチング周波数を共振周波数として取得し、該取得した共振周波数に基づき前記２次側スイッチング素子をスイッチングする制御機能を有することを特徴とする共振形電源装置。
【請求項２】
請求項１に記載の共振形電源装置であって、
前記出力電圧の指令値を前記パルス状の電圧の振幅の前記トランスの巻数比分の一以下に設定している期間のスイッチング周波数を記憶する記憶器を有することを特徴とする共振形電源装置。
【請求項３】
請求項１に記載の共振形電源装置であって、
前記出力電圧の指令値を前記パルス状の電圧の振幅の前記トランスの巻数比分の一以下に設定している期間を、前記共振形電源装置の起動時からスタンバイ完了信号を出力するまでの期間とすることを特徴とする共振形電源装置。
【請求項４】
請求項１に記載の共振形電源装置であって、
前記出力電圧の指令値を前記パルス状の電圧の振幅の前記トランスの巻数比分の一以下に設定している期間のスイッチング周波数の変化から、前記共振素子を構成する共振コンデンサの劣化を判定し、該劣化に関する信号を前記共振形電源装置の外部へ出力する機能を有することを特徴とする共振形電源装置。
【請求項５】
請求項１に記載の共振形電源装置であって、
前記取得したスイッチング周波数に基づき１次側スイッチング素子のゲート信号を生成して制御することを特徴とする共振形電源装置。
【請求項６】
入力電圧を１次側スイッチング素子によりスイッチングすることでトランスと共振素子にパルス状の電圧を印加し、２次側スイッチング素子によりスイッチングして出力電圧を制御する共振形電源装置であって、
前記出力電圧が前記入力電圧の前記トランスの巻数比分の一の値である第１の値となるように動作し、その時のスッチング周波数を共振周波数として記憶するサンプリングモードと、前記出力電圧が電圧指令値となるように動作する通常モードを有し、
前記共振形電源装置の起動時からスタンバイ完了信号を出力するまでに、前記出力電圧が、前記サンプリングモードにおけるスッチング周波数を共振周波数として記憶するための前記第１の値と、前記通常モードにおける前記電圧指令値の安定した２つの値を有することを特徴とする共振形電源装置。
【請求項７】
請求項１に記載の共振形電源装置であって、
前記制御機能は制御ICで実現することを特徴とする共振形電源装置。
【請求項８】
入力電圧を１次側スイッチング素子によりスイッチングすることでトランスと共振素子にパルス状の電圧を印加し、２次側スイッチング素子によりスイッチングして出力電圧を制御する共振形電源装置であって、
前記出力電圧の指令値を、前記パルス状の電圧の振幅の前記トランスの巻数比分の一以下に設定し、該設定している期間のスイッチング周波数を共振周波数として取得し、該取得した共振周波数の半周期以下のパルス幅のゲート信号で前記２次側スイッチング素子をスイッチングすることを特徴とする共振形電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、産業用機器や情報機器などに用いられる、共振形電源装置に関する。
【背景技術】
【０００２】
直流の入力電圧を直流の出力電圧に変換する産業用機器や情報機器などに用いられる電源装置の入力電圧と出力電圧は、トランスを用いて絶縁されている。絶縁型の電源装置に用いられる高効率な回路構成のひとつに、LLC電流共振形回路がある。LLC電流共振形回路は、共振現象を利用して電流を正弦波状に流し、電流が小さくなるタイミングでスイッチングを行うため、スイッチング損失が小さく高効率な電源装置を実現できる。このような共振現象を利用した電源装置である共振形電源装置は、２次側半導体素子の理想的なオフタイミングが共振周波数に依存するため、共振素子の製造ばらつきによって共振周波数がずれると、２次側半導体素子に損失が発生してしまうという課題があった。
【０００３】
これに対し、例えば特開２００５−１６８１６７号公報（特許文献１）に記載のように、共振素子に流れる電流から現在の共振周波数を推定する手段が知られている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−１６８１６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に記載されているように、共振電流の波形や周波数から共振周波数を推定することが可能である。しかしながら、共振周波数を推測するためにはスイッチング周波数よりも高い周波数で電流検出を行う必要があり、現実的ではない。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明は、その一例を挙げるならば、入力電圧を1次側スイッチング素子によりスイッチングすることでトランスと共振素子にパルス状の電圧を印加し、２次側スイッチング素子によりスイッチングして出力電圧を制御する共振形電源装置であって、出力電圧の指令値を、パルス状の電圧の振幅のトランスの巻数比分の一以下に設定し、設定している期間のスイッチング周波数を取得し、取得したスイッチング周波数に基づき２次側スイッチング素子のゲート信号を補正する制御機能を有する構成とする。
【発明の効果】
【０００７】
本発明によれば、共振周波数を容易に把握でき、安価で高効率な共振形電源装置を提供することができる。
【図面の簡単な説明】
【０００８】
【図１】実施例１における共振形電源装置の回路図である。
【図２】実施例１における共振形電源装置の周波数特性である。
【図３】実施例１における共振形電源装置の起動時の波形である。
【図４】実施例１における共振形電源装置の動作波形図である。
【図５】実施例２における共振形電源装置の回路図である。
【図６】実施例３における共振形電源装置の回路図である。
【発明を実施するための形態】
【０００９】
以下、本発明の実施例を図面に用いて説明する。
【実施例１】
【００１０】
図１は本実施例における共振形電源装置の回路図である。図１において、共振形電源装置０１は、電源主回路０２と電源制御ブロック０３で構成される。電源主回路０２の入力端子には入力電源Ｅｉｎから入力電圧Ｖｉｎが印加されており、出力端子には負荷Ｒｏが接続されている。
【００１１】
電源主回路０２は、入力コンデンサＣｉｎと１次側半導体素子（スイッチング素子）０４と共振素子０５とトランス０６と２次側半導体素子（スイッチング素子）０７と出力コンデンサＣｏで構成され、入力電圧Ｖｉｎと、出力コンデンサＣｏの両端電圧となる出力電圧Ｖｏとを検出し電源制御ブロック０３へ送信する機能を有する。この検出、送信機能は、例えば、オペアンプ等で構成され、電源制御ブロック０３側ではＡ／Ｄ変換器を介して受信する。
【００１２】
電源制御ブロック０３は、Ｖｏを受信し、Ｖｏが上位コントローラから送られてくる出力電圧指令値Ｖｒｅｆとなるスイッチング周波数Ｆｓｗを演算する制御量演算器１２を有し、Ｆｓｗに基づき１次側半導体素子０４のゲート信号を１次側ゲート信号生成器１４で生成する。本実施例では１次側半導体素子０４がＱ１，Ｑ２，Ｑ３，Ｑ４のフルブリッジ構成としているため、１次側ゲート信号生成器１４はそれらのゲート信号Ｖｇ１，Ｖｇ２，Ｖｇ３，Ｖｇ４を生成し、電源主回路０２に送信し、電源主回路０２はその信号に従いＱ１，Ｑ２，Ｑ３，Ｑ４を駆動し、Ｖｏを制御する。なお、電源制御ブロック０３は、専用の制御ICで実現しても良い。
【００１３】
一次側半導体素子０４は電源制御ブロック０３からのゲート信号Ｖｇ１，Ｖｇ２，Ｖｇ３，Ｖｇ４に従いオンとオフを繰り返し、共振素子０５とトランス０６にパルス状の電圧を加える。例えば、Ｑ１とＱ４がオン、Ｑ２とＱ３がオフの時は、共振素子０５にはＶｉｎの電圧が印加され、Ｑ２とＱ３がオン、Ｑ１とＱ４がオフの時は、共振素子０５には−Ｖｉｎの電圧が印加される。よって、本実施例では共振素子０５とトランス０６には振幅がＶｉｎのパルス状の電圧が印加されることになる。
【００１４】
共振素子０５は共振インダクタンスＬｒと共振コンデンサＣｒとから構成される。共振インダクタンスＬｒはトランス０６の漏れインダクタンスと直列の関係となっている。本実施例ではトランスの漏れインダクタンスを記載していないが、トランスの漏れインダクタンスは共振インダクタンスＬｒに含まれているものとする。ＬｒとＣｒはトランスの１次側端子に別々に配置して記載したが、電気回路上直列に配置されていれば片側に直列に配置しても構わない。
【００１５】
トランス０６は励磁インダクタンスをＬｍとし、１次側の巻数をＮ１、２次側の巻数をＮ２とする。
【００１６】
２次側半導体素子０７はＱ５，Ｑ６，Ｑ７，Ｑ８のフルブリッジ構成としている。それらのゲート信号はＶｇ５，  Ｖｇ６，  Ｖｇ７，  Ｖｇ８であり、電源制御ブロック０３の２次側ゲート信号生成器１５によって生成される。
【００１７】
本実施例における共振形電源装置０１の周波数特性を図２に示す。共振形電源装置０１はスイッチング周波数Ｆｓｗを調整して所望の出力電圧Ｖｏを得る。図２は、横軸をＦｓｗとし、縦軸をゲインＭとした周波数特性のグラフである。ゲインＭは、入出力電圧比（Ｖｏ／Ｖｉｎ）とトランス０７の巻数比（Ｎ１／Ｎ２）の積で定義され、あるスイッチング周波数Ｆｓｗで動作している時の出力電圧が、入力電圧Ｖｉｎを巻数比で割った値よりも大きいか小さいかを確認できる基準である。
【００１８】
共振形電源装置０１は、ＬｒとＣｒで決まる共振周波数Ｆｏを固有で持ち、ＦｓｗをＦｏで動作させている時はゲインＭが１となるという特徴がある。この特徴は、負荷電流が大きい場合は寄生抵抗成分などによる電圧降下が発生するため、軽負荷時の方が正確である。
【００１９】
軽負荷時にスイッチング周波数Ｆｓｗで動作している時は、設計値通りのＬｒとＣｒが製造できた場合はゲインＭが１となるため、設計値通りの共振周波数Ｆｏが得られるが、製造ばらつきや経年劣化によってＬｒまたはＣｒがばらついた時、周波数特性のグラフは変化し、ばらつきＡの場合は共振周波数がＦｏ（Ａ）にずれ、ばらつきＢの場合は共振周波数がＦｏ（Ｂ）にずれる。
【００２０】
本実施例では、この共振周波数のずれを把握するために、電源制御ブロック０３内に切換え器１１と共振周波数記憶器１３を有する。電源制御ブロック０３は、サンプリングモード切換え信号Ｓｍを切換え器１１と共振周波数記憶器１３に入力し、電圧指令値が、上位から送られてくる電圧指令値Ｖｒｅｆで動作する通常モードと、共振素子０５とトランス０６に印加するパルス状の電圧の振幅を巻数比で割った値で動作し、その時のスイッチング周波数Ｆｓｗを共振周波数Ｆｏとして記憶するサンプリングモードの２つのモードを有する。サンプリングモード時に取得した共振周波数Ｆｏは、製造ばらつきや経年劣化によって、設計値からずれたＬｒとＣｒに対応する共振周波数である。
【００２１】
図３は本実施例における起動時の波形である。図３（Ａ）は出力電圧Ｖｏ、（Ｂ）はサンプリングモード切換え信号Ｓｍ、（Ｃ）はスタンバイ完了信号ＥＮを示している。サンプリングモードは、上述した理由から軽負荷時に実施されることが望ましい。負荷に電力を供給した後は軽負荷時となるタイミングを把握することが困難であるため、電源起動時にサンプリングモードを設けることが望ましい。従って、図３に示すように、ｔ０が共振形電源装置０１の起動信号が入力された時間とすると、まずｔ１でサンプリングモードに移行して、電源の出力電圧指令値をＶｉｎを巻数比で割った値とする。ｔ２から徐々にスイッチングが開始され、ｔ３で出力電圧ＶｏがＶｉｎを巻数比で割った値となる。ｔ３からｔ４の間に共振周波数記憶器１３がスイッチング周波数Ｆｓｗを共振周波数Ｆｏと記憶する。記憶が完了した後、ｔ４で上位から送られる電圧指令値Ｖｒｅｆに切換え器１１が切り換わり、出力電圧ＶｏがＶｒｅｆになった後に、ｔ５で共振形電源装置０１のスタンバイ完了信号ＥＮを外部に送信する。なお、ｔ２からｔ３の期間はＶｏが直線的に上昇しているが、サンプリングモードの最終電圧がＶｉｎを巻数比で割った値となるように指令値をゆっくり上げることも可能である。
【００２２】
本実施例によれば、共振形電源装置０１はスタンバイ完了信号ＥＮを出力する前に、出力電圧は２段の安定している電位を有することが特徴である。電位の一つは、Ｖｉｎの巻数比分の一の値であり、もう一つは上位マイコンからの電圧指令値Ｖｒｅｆである。
【００２３】
本実施例では、以上のように記憶した共振周波数を、２次側ゲート信号生成器１５が利用している。  図４に、通常モードでの、記憶した共振周波数Ｆｏよりもスイッチング周波数Ｆｓｗが小さいときのスイッチング１周期の動作波形図を示す。
【００２４】
図４においては、ゲート信号Ｖｇ１，Ｖｇ２，Ｖｇ３，Ｖｇ４，Ｖｇ５，  Ｖｇ６，  Ｖｇ７，  Ｖｇ８、共振インダクタンスＬｒに流れる電流ＩＬｒ、２次側半導体素子のＱ５，Ｑ６，Ｑ７，Ｑ８のソース-ドレイン電流Ｉ５，Ｉ６，Ｉ７，Ｉ８、のそれぞれのスイッチング１周期の波形を示している。なお、図３と図４は時間軸が異なり、図３のｔ０〜ｔ５と図４のｔ１０〜ｔ１６は無関係である。図４において、ｔ１０からｔ１６までが一周期である。Ｖｇ１とＶｇ４は、ｔ１０でオンし、ｔ１３でオフする。Ｖｇ２とＶｇ３は、ｔ１４でオンし、ｔ１６でオフする。ｔ１０からｔ１１とｔ１３からｔ１４はデッドタイムである。共振素子０５にはＶｇ２とＶｇ３がオフするｔ１０から、直前までＶｇ２とＶｇ３がオンでＶｉｎが印加されていたため、Ｌｒにはｔ１０からｔ１２までの期間は正弦波状の電流ＩＬｒが流れる。ＩＬｒは、トランス０６の励磁インダクタンスＬｍを通り共振素子０５のＣｒへ流れる励磁電流ルートと、トランス０６から２次側半導体素子０７へ流れ、出力コンデンサＣｏまたは負荷Ｒｏを通りＣｒへ戻る負荷電流ルートの２ルートに分かれる。
【００２５】
励磁電流ルートに流れる励磁電流ＩＬｍは、ｔ１０からｔ１２の期間は、ＬｍにＶｉｎが印加されているため一定の傾きを持って上昇する。ここで、正弦波状の波形であるＩＬｒと一定の傾きで上昇を続けるＩＬｍがｔ１２で同じ値となる。ｔ１０からｔ１２まではＩＬｒがＩＬｍよりも多かったため、負荷電流ルートのＱ５とＱ８にＩ５とＩ８が正方向に流れた。もし、Ｖｇ５とＶｇ８がｔ１２以降もオン状態である場合は、ｔ１２以降はＩ５とＩ８は負方向の電流が流れ、電流が逆流してしまうため効率が悪化する。つまり、Ｑ５とＱ８に正方向に流れるｔ１０からｔ１２までの期間をオン状態とすることが望ましい。同様に、Ｖｇ６とＶｇ７もｔ１３からｔ１５の期間をオン状態とすることが望ましい。
【００２６】
負荷が一定の定常状態であれば、ｔ１０時の共振電流ＩＬｒ（ｔ１０）とｔ１６時の共振電流ＩＬｒ（ｔ１６）は等しい値となる。ＩＬｒはｔ１０からｔ１３までとｔ１３からｔ１６までは正負対象であるため、ＩＬｒ（ｔ１３）＝−ＩＬｒ（ｔ１０）である。ｔ１２からｔ１３までは動作モードによってＩＬｒは上昇する場合もあれば下降する場合もあるが、ＩＬｒ（ｔ１２）−ＩＬｒ（ｔ１３）＝ＩＬｒ（ｔ１６）−ＩＬｒ（ｔ１５）となり、電流変動幅は等しい。つまり、ｔ１２からｔ１３までに変化した電流はｔ１５からｔ１６までに変化した電流と相殺されるため、ｔ１０からｔ１２までのＩＬｒ波形とｔ１３からｔ１５までのＩＬｒ波形を切り出すと正弦波となることがわかる。この時の周波数はＬｒとＣｒで決定される共振周波数Ｆｏである。スイッチング周波数Ｆｓｗが記憶した共振周波数Ｆｏと一致するとＩＬｒ波形は連続となる。
【００２７】
以上より、Ｖｇ５とＶｇ８の理想的なオンタイミングは、Ｖｇ２とＶｇ３がオフとなるタイミングであり、理想的なオフタイミングはそのタイミングから共振周期Ｔｏ（＝１／Ｆｏ）の半周期後（＝１／（２＊Ｆｏ））となる。Ｖｇ６とＶｇ７についても同様に、Ｖｇ１とＶｇ４がオフとなるタイミングであり、理想的なオフタイミングはそのタイミングから共振周期Ｔｏ（＝１／Ｆｏ）の半周期後（＝１／（２＊Ｆｏ））である。これらの処理は、１次側ゲート信号生成器１４と共振周波数記憶器１３から情報を得た２次側ゲート信号生成器１５が行う。
【００２８】
本実施例のように、２次側半導体素子０７のスイッチングを、理想的なオンタイミングで実施することは、最大限の同期整流期間を確保することになり、理想的なオフタイミングで実施することは、逆流による損失を防ぐことになるため、損失を減らせる。よって、高効率化につながり、また、発熱量が減少することから放熱部材を低減することができるため、低コスト化と小型化にもつながる。
【００２９】
なお、実機では寄生インダクタンスの影響や素子のリカバリの影響などで、理想のオフタイミングはＴｏ／２とは限らないため、２次側ゲート信号生成器１５では、得られた共振周波数Ｆｏと、設計した共振周波数の差分を確認し、設計値の共振周波数よりも実機の共振周波数が高い場合は、２次側半導体素子のオフタイミングを短くなる方向に補正し、設計値の共振周波数よりも実機の共振周波数が低い場合は、２次側半導体素子のオフタイミングを長くなる方向に補正することで、より理想的なオフタイミングに近づくことができる。
【００３０】
また、実機では、理想的なオフタイミングから少しでもずれると、例えば、図４のｔ１２以降はＩ５とＩ８は負方向の電流が流れ電流が逆流してしまうため、安全面を考慮して、Ｖｇ５とＶｇ８のオフタイミングは、ｔ１２よりも早めのタイミング、すなわち、Ｆｏを高く見積る方向とする。すなわち、出力電圧の指令値をパルス状の電圧の振幅のトランスの巻数比分の一以下に設定すると良い。
【００３１】
また、本実施例では起動時に共振周波数Ｆｏを取得することとしたが、毎起動時に取得する必要はなく、前回取得した周波数を用いれば良い。
【００３２】
さらに、使用した周波数の変化から、Ｃｒの劣化具合を確認し劣化判定することができ、共振周波数が一定以下となった場合にコンデンサユニットまたは共振形電源装置０１を交換する信号を外部に出力させ、メンテナンスに利用することで装置の長寿命化にも寄与する。
【００３３】
以上のように、本実施例は、共振形電源装置において、電源起動時にゲイン特性が１となる出力電圧を出力し、その時のスイッチング周波数を取得することで、電源主回路の共振周波数を把握し、その共振周波数を２次側半導体素子の同期整流信号などに反映することにより、高効率で小型な共振形電源装置を実現する。
【００３４】
言い換えれば、入力電圧を1次側スイッチング素子によりスイッチングすることでトランスと共振素子にパルス状の電圧を印加し、２次側スイッチング素子によりスイッチングして出力電圧を制御する共振形電源装置であって、出力電圧の指令値を、パルス状の電圧の振幅のトランスの巻数比分の一以下に設定し、設定している期間のスイッチング周波数を取得し、取得したスイッチング周波数に基づき２次側スイッチング素子のゲート信号を補正する制御機能を有する構成とする。
【００３５】
これにより、共振周波数を容易に把握でき、安価で高効率な共振形電源装置を提供することができる。
【実施例２】
【００３６】
図５に本実施例の共振形電源装置０１の回路図を示す。本実施例では１次側半導体素子０４を２つの半導体素子Ｑ１１とＱ１２で構成した例と、トランス０６をセンタータップで構成し、２次側半導体素子０７も２つの半導体素子Ｑ１３とＱ１４で構成した例である。なお、電源制御ブロック０３は、図１と同じなので省略している。このように回路構成を変えた場合においても、共振形電源装置０１であれば２次側半導体素子０７の理想のオフタイミングは共振周波数Ｆｏに依存する。
【００３７】
実施例１では電圧レベルがＶｉｎと−Ｖｉｎであったため、電圧の振幅はＶｉｎであったが、本実施例の場合は、トランス０６と共振素子０５に印加される電圧は、電圧レベルが０とＶｉｎのパルスであるため、電圧の振幅はＶｉｎ／２である。よって、サンプリングモードではＶｉｎの半分の値を巻数比で割った値を電圧指令値として駆動する。
【００３８】
このように、サンプリングモードの電圧指令値はトランス０６と共振素子０５に印加されるパルス電圧の振幅を巻数比で割った値に設定することで、フルブリッジ回路やハーフブリッジ回路など様々な回路方式にも対応可能である。
【実施例３】
【００３９】
図６に本実施例の共振形電源装置０１の回路図を示す。本実施例では電源制御ブロック０３内に、固定周波数切換え器２１を有する。他の構成は図１と同様である。
【００４０】
図６において、サンプリングモードでは、電圧指令値を入力電圧の巻数比分の一とし、固定周波数切換え器２１は、制御量演算器１２が算出したスイッチング周波数Fswで１次側ゲート信号生成器１４が動作するように制御し、共振周波数記憶器１３に共振周波数Foを記憶する。通常動作モードでは、実施例１のように、上位コントローラから送られてくる電圧指令値Vrefに従い制御量演算器１２が計算したスイッチング周波数Fswで１次側ゲート信号生成器１４がゲート信号を生成して電源を制御することもできるが、入力電源Einの電圧を制御できる場合は、スイッチング周波数をサンプリングモードで取得したFoに固定して共振形電源装置０１を駆動することができる。
【００４１】
これにより、共振形電源装置０１は、共振周波数Foをスイッチング周波数Fswとして動作している時は、理想的な動作状態であり高い電力変換効率を実現できる。なお、固定周波数では入出力電圧比が固定されるため、出力電圧を制御する場合は入力電圧を制御する必要がある。
【００４２】
以上に示した実施例のように、出力電圧指令値を、共振素子とトランスに印加する電圧の振幅の巻数比分の一の値に設定し、共振周波数を取得するサンプリングモードを有する共振形電源装置は、高効率な電力変換を可能にし、小型で低コストな共振形電源装置を提供することができる。
【００４３】
また、全ての実施例において、単独運転の例を説明したが、並列運転の場合も一台ずつ順に共振周波数を確認することで、全ての共振形電源装置の共振周波数を確認することができる。
【００４４】
また、全ての実施例において半導体素子をMOS-FETの記号で示したが、MOS-FETに限定されるものではなく、素子はIGBTなどのスイッチング素子であれば本発明は適用できる。
【００４５】
以上実施例について説明したが、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。
【符号の説明】
【００４６】
０１：共振形電源装置、０２：電源主回路、０３：電源制御ブロック、０４：１次側半導体素子、０５：共振素子、０６：トランス、０７：２次側半導体素子、１１：切換え器、１２：制御量演算器、１３：共振周波数記憶器、１４：１次側ゲート信号生成器、１５：２次側ゲート信号生成器、２１：固定周波数切換え器
【図１】
0006684637.tif 000002
【図２】
0006684637.tif 000003
【図３】
0006684637.tif 000004
【図４】
0006684637.tif 000005
【図５】
0006684637.tif 000006
【図６】
0006684637.tif 000007