(57)【特許請求の範囲】
【請求項１】
２個の入力信号を同一ゲインでそれぞれ増幅する第１及び第２の計装アンプと、該第１及び第２の計装アンプの出力信号の差分を増幅して２相の出力信号を出力する完全差動アンプとを備え、前記完全差動アンプの２個の入力端子の一方の入力端子に固定のバイアス電圧を第１の可変抵抗を介して印加し、他方の入力端子に前記２個の入力信号の差分に含まれるオフセット成分をキャンセルするためにＤＡ変換器から出力する調整電圧を前記第１の可変抵抗と同一抵抗値の第２の可変抵抗を介して印加するプログラマブルゲインアンプ回路であって、
前記第１及び第２の可変抵抗の抵抗値は、外部入力の補正データによって可変されることを特徴とするプログラマブルゲインアンプ回路。
【請求項２】
請求項１に記載のプログラマブルゲインアンプ回路において、
前記第１及び第２の可変抵抗は、抵抗値Ｒｅの２0 倍、２1 倍、２2 倍、・・・、２N-1 倍の抵抗値を有するＮ（Ｎは２以上の整数）個の抵抗の内から前記補正データに応じて選ばれた１又は２以上を並列接続することで構成され、前記補正データがＮビットのＤ１のとき、前記第１及び第２の可変抵抗の抵抗値Ｒｅ_var は
0006630575.tif 000008
に設定されることを特徴とするプログラマブルゲインアンプ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力信号に含まれるオフセット成分をキャンセルしたプログラマブルゲインアンプ回路（以下、ＰＧＡ回路と称する。）に関する。
【背景技術】
【０００２】
図５はブリッジ型のセンサ回路１０の差動出力電圧Ｖinn，Ｖinp を入力して増幅し出力電圧Ｖoutp_2，Ｖoutn_2 として出力する従来の完全差動のＰＧＡ回路２０Ａを示すものである。このＰＧＡ回路２０Ａは、計装アンプ２１，２２、と完全差動アンプ２３で構成されている（非特許文献１参照）。Ｒ１、Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６，Ｒ７は抵抗である。
【０００３】
電圧Ｖinn を増幅する計装アンプ２１の出力電圧をＶon，電圧Ｖinp を増幅する計装アンプ２２の出力電圧をＶop とし、完全差動アンプ２３のＤＣゲインＡが非常に大きいと仮定すると、ＰＧＡ回路２０Ａの出力電圧（Ｖoutp_2−Ｖoutn_2 ）は次の式（１）となる。ただし、各抵抗の抵抗値は、Ｒ１＝Ｒａ，Ｒ２＝Ｒ３＝Ｒｂ，Ｒ４＝Ｒ５＝Ｒｃ，Ｒ６＝Ｒ７＝Ｒｄである。
0006630575.tif 000002
【０００４】
このＰＧＡ回路１０Ａのゲインは、抵抗Ｒ２，Ｒ３の抵抗値Ｒｂと、抵抗Ｒ４，Ｒ５の抵抗値Ｒｄを固定値とし、抵抗Ｒ１の抵抗値Ｒａや抵抗Ｒ４，Ｒ５の抵抗値Ｒｃをプログラムによって可変することで、設定することができる。例えば、Ｒａ＝２Ｒｂ，Ｒｃ＝Ｒｄに設定すれば、ゲインは２倍となる。また、Ｒａ＝（２／３）Ｒｂ，Ｒｃ＝Ｒｄに設定すれば、ゲインは４倍となる。
【０００５】
式（１）では、入力源のセンサ回路１０にオフセットが発生すると、このとき同一電圧値であるべき電圧ＶinpとＶinn に差分が生じる。このため、ＰＧＡ回路２０Ａのゲインが高い場合に、出力電圧（Ｖoutp_2−Ｖoutn_2 ）が電源電圧の一方に張り付き、あるいはセンサ回路１０のオフセット成分が出力電圧（Ｖoutp_2−Ｖoutn_2 ）のダイナミックレンジの大半を占めてしまい、「入力電圧＋オフセット成分」の信号を正確に処理できないという問題点がある。
【０００６】
そこで図６に示すように、センサ回路１０に発生したオフセット成分をキャンセルする構成を含めたＰＧＡ回路２０Ｂが提案されている（特許文献１、２参照）。このＰＧＡ回路２０Ｂでは、完全差動アンプ２３の反転入力端子に抵抗Ｒ８を介してバイアス電圧ＶＣＭを印加し、完全差動アンプ２３の非反転入力端子に抵抗Ｒ９を介して電圧ＶＤＡＣをＤＡ変換器２４から印加する構成を採用している。
【０００７】
このＰＧＡ回路１０Ｂにおいて得られる出力電圧（Ｖoutp_3−Ｖoutn_3 ）は、次の式（２）となる。抵抗値はＲ８＝Ｒ９＝Ｒｅである。図７にこの内容を図示した。図７のＶoffset ＝Ｖinp−Ｖinn である。
0006630575.tif 000003
【０００８】
式（１）と比較して式（２）では、ＤＡ変換器２４の出力電圧ＶＤＡＣを調整して右項の第１項と第２項を逆極性で一致させることで、センサ回路１０のオフセット成分をキャンセルし、出力電圧（Ｖoutp_3−Ｖoutn_3 ）のダイナミックレンジを確保できる。しかし、抵抗Ｒ６，Ｒ７の抵抗値Ｒｄと、抵抗Ｒ８，Ｒ９の抵抗値Ｒｅのマッチングによってその割合が決まるという問題点がある。つまり、Ｒｄ＝Ｒｅにマッチングしなければならない。Ｒｄ＞Ｒｅのときは、Ｒｄ／Ｒｅの値が１を超えるため、精度よくオフセット成分をキャンセルするために、電圧ＶＤＡＣの分解能を高くしなければならない。また、Ｒｄ＜Ｒｅのときは、Ｒｄ／Ｒｅの値が１を下回るため、電圧ＶＤＡＣの可変範囲を広くする必要がある。
【先行技術文献】
【特許文献】
【０００９】
【非特許文献１】“Fully-Differential Amplifiers,Application Report JAJA122”,TEXAS INSTRUMENTS，Dec.13.2007
【特許文献１】特開２００８−２９４７７２号公報
【特許文献２】特開２００７−０４９２８５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
以上のように、図５の従来回路では、センサ回路１０のオフセット成分をキャンセルすることができず、ＰＧＡ回路２０Ａのゲインが高い場合に、出力電圧が電源電圧の一方に張り付いたり、そのオフセット成分が出力電圧のダイナミックレンジの大半を占めるという問題点があった。
【００１１】
また、図６の従来回路では、センサ回路１０のオフセット成分をキャンセルすることはできるが、抵抗Ｒ６，Ｒ７の抵抗値Ｒｄと、抵抗Ｒ８，Ｒ９の抵抗値Ｒｅとのマッチング如何により、キャンセルの割合が決まるという問題点があった。精度良くオフセット成分をキャンセルするためには、ＤＡ変換器２４の分解能を高くするか、あるいは出力電圧のダイナミックレンジを広げる必要がある。
【００１２】
本発明の目的は、キャンセル用のオフセット成分を出力するＤＡ変換器の分解能を高くしたり、出力電圧のダイナミックレンジを広げることなく、入力電圧に含まれるオフセット成分を効果的にキャンセルすることができるようにしたＰＧＡ回路を提供することである。
【課題を解決するための手段】
【００１３】
上記目的を達成するため、請求項１の発明は、２個の入力信号を同一ゲインでそれぞれ増幅する第１及び第２の計装アンプと、該第１及び第２の計装アンプの出力信号の差分を増幅して２相の出力信号を出力する完全差動アンプとを備え、前記完全差動アンプの２個の入力端子の一方の入力端子に固定のバイアス電圧を第１の可変抵抗を介して印加し、他方の入力端子に前記２個の入力信号の差分に含まれるオフセット成分をキャンセルするためにＤＡ変換器から出力する調整電圧を前記第１の可変抵抗と同一抵抗値の第２の可変抵抗を介して印加するプログラマブルゲインアンプ回路であって、前記第１及び第２の可変抵抗の抵抗値は、外部入力の補正データによって可変されることを特徴とする。
【００１４】
請求項２にかかる発明は、請求項１に記載のプログラマブルゲインアンプ回路において、前記第１及び第２の可変抵抗は、抵抗値Ｒｅの２0 倍、２1 倍、２2 倍、・・・、２N-1 倍の抵抗値を有するＮ（Ｎは２以上の整数）個の抵抗の内から前記補正データに応じて選ばれた１又は２以上を並列接続することで構成され、前記補正データがＮビットのＤ１のとき、前記第１及び第２の可変抵抗の抵抗値Ｒｅ_var は
0006630575.tif 000004
に設定されることを特徴とする。
【発明の効果】
【００１５】
本発明によれば、補正データで抵抗値を調整できる可変抵抗を追加するのみで、抵抗比のマッチングを行うことができるので、ＤＡ変換器の分解能を高くしたり、出力電圧のダイナミックレンジを広げることなく、入力電圧に含まれるオフセット成分をキャンセルすることができる。このため、回路規模や消費電流の増加を少なくできるという利点がある。
【図面の簡単な説明】
【００１６】
【図１】本発明のＰＧＡ回路の実施例の回路図である。
【図２】図１のＰＧＡ回路の可変抵抗の回路図である。
【図３】図１のＰＧＡ回路の動作説明図である。
【図４】Ｄ１が３ビットのときの図１のＰＧＡ回路の可変抵抗の調整の説明図である。
【図５】従来のＰＧＡ回路の回路図である。
【図６】従来の別のＰＧＡ回路の回路図である。
【図７】図６のＰＧＡ回路の動作説明図である。
【発明を実施するための形態】
【００１７】
以下、本発明の１つの実施例のＰＧＡ回路２０について詳細に説明する。ＰＧＡ回路２０はセンサ回路１０の差動出力電圧Ｖinp，Ｖinn を入力して、差動の出力電圧Ｖoutp_1、Ｖoutn_1 を出力する。
【００１８】
ＰＧＡ回路２０は、入力電圧Ｖinn を増幅する計装アンプ２１、入力電圧Ｖinp を増幅する計装アンプ２２、計装アンプ２１の出力電圧Ｖon と計装アンプ２２の出力電圧Ｖop を差動増幅する完全差動アンプ２３、外部入力するデータ（図示せず）によってオフセット調整電圧ＶＤＡＣを生成するＤＡ変換器２４を備える。計装アンプ２１，２２の反転入力端子間には抵抗Ｒ１が接続されている。また、計装アンプ２１の出力端子と反転入力端子との間には抵抗Ｒ２が接続され、計装アンプ２２の出力端子と反転入力端子の間には抵抗Ｒ３が接続されている。そして、計装アンプ２１の出力端子と完全差動アンプ２３の反転入力端子の間には抵抗Ｒ４が接続され、計装アンプ２２の出力端子と完全差動アンプ２３の非反転入力端子との間には抵抗Ｒ５が接続されている。また、完全差動アンプの非反転出力端子と反転入力端子の間には抵抗Ｒ６が接続され、反転出力端子と非反転入力端子の間には抵抗Ｒ７が接続されている。さらに、完全差動アンプ２３の反転入力端子には可変抵抗２４を介してバイアス電圧ＶＣＭが印加し、非反転入力端子には可変抵抗２６を介してＤＡ変換器２４の出力電圧ＶＤＡＣが印加している。ここで、各抵抗Ｒ１〜Ｒ７の抵抗値は、Ｒ１＝Ｒａ，Ｒ２＝Ｒ３＝Ｒｂ，Ｒ４＝Ｒ５＝Ｒｃ，Ｒ６＝Ｒ７＝Ｒｄである。可変抵抗２５，２６の抵抗値は、外部入力する補正データＤ１で設定されるＲｅ_varで共通ある。
【００１９】
図２に、可変抵抗２５の構成を示す。ここでは、Ｎ個（Ｎは１以上の整数）の抵抗Ｒｅ(0)，Ｒｅ(1)，Ｒｅ(2)，・・・，Ｒｅ（N-1) が、個々にＮ個のスイッチＳＷ(0)，ＳＷ(1)，ＳＷ(2)，・・・，ＳＷ(N-1)と直列接続され、そのＮ個の直列回路が並列接続されることで、可変抵抗２５が構成されている。可変抵抗２６も同様である。抵抗Ｒｅ(0)〜Ｒｅ(N-1) の抵抗値は、抵抗Ｒｅ(0) ＝２０×Ｒｅ、抵抗Ｒｅ(1) ＝２１×Ｒｅ、抵抗Ｒｅ(2) ＝２2×Ｒｅ、・・・、抵抗Ｒｅ(N-1) ＝２Ｎ-1×Ｒｅである。スイッチＳＷ(0) 〜ＳＷ(N-1) は、デジタルの補正データＤ１をデコーダ２７によりデコードした値に応じて、全部がオフ又は１以上がオンされる。これにより、抵抗Ｒｅ(0) 〜Ｒｅ(N-1) の内の１又は２以上が選択されて、抵抗Ｒe_ver が決まる。
【００２０】
そして、補正データＤ１がＮビットの場合、可変抵抗２５，２６の抵抗値Ｒｅ_var は、
0006630575.tif 000005
で表すことができる。Ｒｅは固定の抵抗値である。
【００２１】
ＰＧＡ回路２０において、出力電圧（Ｖoutp_1−Ｖoutn_1 ）は、式（２）において、Ｒｅ＝Ｒｅ_var に置き換えた次の式（４）のように表すことができる。
0006630575.tif 000006
【００２２】
この式（４）に式（３）を代入すると、ＰＧＡ回路２０の出力電圧（Ｖoutp_1−Ｖoutn_1 )は、式（５）のように表すことができる。図３にこの内容を図示した。図３のＶoffset ＝Ｖinp−Ｖinn である。
0006630575.tif 000007
【００２３】
式（２）と式（５）を比較すると、式（２）の抵抗値Ｒｅについて、係数分「（１／２N-1）×Ｄ１」だけ、補正データＤ１の分解能で精度高く調整することができることが分かる。このため、ＤＡ変換器２４の分解能を高くしたり、出力電圧（Ｖoutp_1−Ｖoutn_1 ）のダイナミックレンジを広げることなく、入力電圧（Ｖinn−Ｖinp ）に含まれるオフセット成分をキャンセルすることができ、回路規模や消費電流の増加を少なくできるという利点がある。
【００２４】
図４に補正データＤ１が３ビット（Ｎ＝３）の場合の抵抗値を示した。Ｄ１のデコード値は０〜７である。この場合、３個のスイッチＳＷ（０）〜ＳＷ（２）のうちのオンするスイッチの組み合わせによって、可変抵抗２５，２６の抵抗値Ｒｅ_var を８通り実現することができる。
【００２５】
このときのビットの重み付けとして、ここでは、最上位ビット（ＭＳＢ）をＳＷ(0) に、最下位ビット（ＬＳＢ）をＳＷ(N-1) に割り当てている。これにより、可変抵抗２５，２６の式（３）における抵抗値Ｒｅ_var の逆数１／Ｒｅ_var を可変でき、その値を（１／４）×（１／Ｒｅ）の分解能で調整することができる。
【符号の説明】
【００２６】
１０：ブリッジ型のセンサ回路
２０，２０Ａ，２０Ｂ：ＰＧＡ回路、２１，２２：計装アンプ、２３：完全差動アンプ、２４：ＤＡ変換器、２５，２６：可変抵抗、２７：デコーダ
Ｖinp，Ｖinn：入力電圧
Ｖop，Ｖon：計装アンプの出力電圧
Ｖoutp_1，Ｖoutn_1，Ｖoutp_2，Ｖoutn_2，Ｖoutp_3，Ｖoutn_3：ＰＧＡ回路の出力電圧
ＶＤＡＣ：ＤＡ変換器の出力電圧
ＶＣＭ：バイアス電圧
【図１】
0006630575.tif 000009
【図２】
0006630575.tif 000010
【図３】
0006630575.tif 000011
【図４】
0006630575.tif 000012
【図５】
0006630575.tif 000013
【図６】
0006630575.tif 000014
【図７】
0006630575.tif 000015