(57)【特許請求の範囲】
【請求項１】
高いパルス電圧を生成する装置であって、当該装置は、
高出力直流電圧源と、
磁気芯の周囲に巻回された巻線の形で構成され、変圧器の一次側巻線を含んで構成される誘導性インピーダンス負荷であって、上記変圧器は、整流器に接続された二次側巻線をさらに備えている、誘導性負荷と、
低出力直流電圧源と、
制御回路と、
可制御型の第１ゲート素子と、
ダイオードと、
可制御型の第１切換素子と、
第１コンデンサと、
可制御型の第２ゲート素子と、
第２コンデンサと、
可制御型の第２切換素子と、
方形パルス波のパルス幅変換回路と、
高出力直流電圧源の正端子に接続された誘導性負荷の第１端子と、
高出力直流電圧源の負端子に接続された低出力直流電圧源の負端子と、
低出力直流電圧源のそれぞれの端子に接続された制御回路の電力供給端子と、
を備え、制御可能な前記第１ゲート素子の主たる端子（第１端子）が前記誘導性負荷の他方の端子（第２端子）と接続され、制御可能な前記第１ゲート素子の第２端子が前記高出力直流電圧源の負端子と接続され、制御可能な前記第１ゲート素子を構成する制御入力端子が前記制御回路の第１出力端子と接続されており、
前記第１切換素子の第１入力端子がダイオードの陰極側と接続され、前記第１切換素子の第２入力端子が上記誘導性負荷の第２端子と接続され、前記第１切換素子の制御入力端子が前記制御回路の第２出力端子と接続されており、
前記第１コンデンサを構成する一方の電極板（第１の電極板）が可制御型の前記第１切換素子の第１入力端子と接続され、前記第１コンデンサを構成する他方の電極板（第２の電極板）が可制御型の前記第１切換素子の第２入力端子に接続されており、
可制御型の前記第２ゲート素子の制御入力端子が可制御型の前記第１切換素子の出力端子に接続され、可制御型の前記第２ゲート素子の第２端子が前記誘導性負荷の第２端子と接続されており、
前記第２コンデンサを構成する一方の電極板（第１の電極板）が可制御型の前記第２ゲート素子の主たる端子（第１端子）に接続され、前記第２コンデンサを構成する他方の電極板（第２の電極板）が前記高出力直流電圧源の正端子と接続されており、
方形パルス波形の前記パルス幅変換回路の入力端子が前記制御回路の第１端子と接続され、前記パルス幅変換回路の出力端子が可制御型の前記第２切換素子の制御入力端子と接続されており、
可制御型の前記第２切換素子の第１入力端子が前記低出力直流電圧源の正端子と接続され、可制御型の前記第２切換素子の第２入力端子が前記低出力直流電圧源の負端子と接続され、可制御型の前記第２切換素子の出力端子が前記ダイオードの陽極側と接続されている、
ことを特徴とする装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明に従って提案された回路設計は、電気工学の分野と関係があり、外部の環境に放射される電磁的干渉や雑音電力の発生レベルを最小限に抑制可能な高電圧パルス電源を実現するために使用することができる。
【背景技術】
【０００２】
本発明に係る電気回路と類似した従来技術に基づく回路設計は当該技術分野において知られており、例えば、Ｄ．  Ｍａｋａｓｈｏｖ著「ＤＣ−ＤＣコンバータ内を流れる電流の変化に対する能動的な緩衝処理の技術」に加え、＜ｈｔｔｐ：／／ｗｗｗ．ｔｗｉｒｐｘ．ｃｏｍ／ｆｉｌｅ／４８２５９１＞および＜ｈｔｔｐ：／／ｗｗｗ．ｂｌｕｄｇｅｒ．ｎａｒｏｄ．ｒｕ／ＡｃｔＣｌ．ｐｄｆ＞等を参照されたい。本発明と類似した従来例として選択すべき既知の回路構成として、誘導性インピーダンスを持つ負荷に対して高いパルス電圧を印加する装置があり、この装置は、以下の構成要素を含む：
−  高出力直流電圧源；
−  変圧器の一次側巻線と二次側巻線を含み、二次側巻線は整流器に接続されている誘導性のインピーダンス負荷であって、一方の端子（第１端子）が上記高出力直流電圧源の正端子に接続されている誘導性負荷；
−  上記高出力直流電圧源と接続された低出力の直流電圧源であって、低出力の電圧源を構成する陰端子が上記高出力直流電圧源の負端子と接続されている低出力直流電圧源；
−  プラス側電力供給端子とマイナス側電力供給端子を有する方形パルス発生器であって、低出力直流電圧源に設けられた二つの端子に上記プラス側電力供給端子と上記マイナス側電力供給端子がそれぞれ接続されている、方形パルス発生器；
−  方形パルス発生器に接続している制御回路であって、制御回路を構成する第１と第２の入力端子が第１と第２の遅延素子を介して方形パルス発生器の出力側に接続されている、制御回路；
−  低出力直流電圧源の正端子に陰極側が接続されたダイオード；
−  上記ダイオードおよび上記制御回路に接続された静電容量素子であって、静電容量素子を構成する一方の電極板（第１の電極板）がダイオードの陰極側と制御回路のプラス側電力供給端子に接続され、静電容量素子を構成する他方の電極板（第２の電極板）が制御回路のマイナス側電力供給端子と上記誘導性負荷の他方の端子（第２端子）に接続されている、第１コンデンサ；
−  上記誘導性負荷、上記高出力直流電圧源および上記制御回路と接続された可制御型のゲート素子であって、制御可能なゲート素子を構成する主たる端子（第１端子）が上記誘導性負荷の他方の端子（第２端子）と接続され、制御可能なゲート素子を構成する第２端子が上記高出力直流電圧源の負端子と接続され、制御可能なゲート素子を構成する制御入力端子が上記制御回路の第１の出力端子と接続された、可制御型の第１ゲート素子；
−  上記制御回路および上記誘導性負荷と接続された可制御型のゲート素子であって、制御可能なゲート素子を構成する制御入力端子が上記制御回路の第２の出力端子に接続され、制御可能なゲート素子を構成する第２端子が上記誘導性負荷の第２端子に接続されている、可制御型の第２ゲート素子；
−  上記可制御型の第２ゲート素子および上記高出力の直流電圧源に接続された別の静電容量素子であって、静電容量素子を構成する一方の電極板（第１の電極板）が上記可制御型の第２ゲート素子の主たる端子（第１端子）に接続され、静電容量素子を構成する他方の電極板（第２の電極板）が上記高出力直流電圧源の正端子と接続されている、第２コンデンサ。
【０００３】
本発明に係る回路設計と類似した従来例に係る回路は、本発明に係る回路設計と共通する技術的特徴として、以下の構成要素を含む：
【０００４】
−  高出力の直流電圧源；
【０００５】
−  高出力直流電圧源の正端子に接続された誘導性インピーダンス負荷であって、誘導性負荷を構成する第１端子が高出力直流電圧源の正端子に接続されている、誘導性負荷；
【０００６】
−  上記高出力直流電圧源と接続された低出力の直流電圧源であって、低出力の電圧源を構成する陰端子が上記高出力直流電圧源の負端子と接続されている低出力直流電圧源；
【０００７】
−  上記誘導性負荷および上記高出力直流電圧源と接続された可制御型のゲート素子であって、制御可能なゲート素子を構成する主たる端子（第１端子）が上記誘導性負荷の他方の端子（第２端子）と接続され、制御可能なゲート素子を構成する第２端子が上記高出力直流電圧源の負端子と接続された、可制御型の第１ゲート素子；
【０００８】
−  可制御型の上記第１ゲート素子と接続された制御回路であって、制御回路を構成する第１の出力端子が可制御型の上記第１ゲート素子の制御入力端子と接続された、制御回路；
【０００９】
−  ダイオード；
【００１０】
−  上記ダイオードに接続された静電容量素子であって、静電容量素子を構成する一方の電極板（第１の電極板）がダイオードの陰極側と接続され、、静電容量素子を構成する他方の電極板（第２の電極板）が上記誘導性負荷の他方の端子（第２端子）に接続されている、第１コンデンサ；
【００１１】
−  上記誘導性負荷と接続された可制御型のゲート素子であって、制御可能なゲート素子を構成する第２端子が上記誘導性負荷の第２端子に接続されている、可制御型の第２ゲート素子；
【００１２】
−  可制御型の上記第２ゲート素子および上記高出力の直流電圧源に接続された別の静電容量素子であって、静電容量素子を構成する一方の電極板（第１の電極板）が可制御型の上記第２ゲート素子の主たる端子（第１端子）に接続され、静電容量素子を構成する他方の電極板（第２の電極板）が上記高出力の直流電圧源の正端子と接続されている、第２コンデンサ。
【００１３】
また、２０１１年１２月１５日に公開された米国特許出願公報２０１１／０３０５０４８  Ａ１に記載された従来例もまた、同様の技術的特徴を有する既知の回路設計として知られている。
−  従来例に係る回路設計のうち、本発明と最も類似した試作型の回路設計は、以下の技術的な特徴を集約して成る：
−  高出力直流電圧源；
−  変圧器の一次側巻線と二次側巻線を含み、二次側巻線は整流器に接続されている誘導性のインピーダンス負荷であって、一方の端子（第１端子）が上記高出力直流電圧源の正端子に接続されている誘導性負荷；
−  上記高出力直流電圧源と接続された低出力の直流電圧源であって、低出力の電圧源を構成する負端子が上記高出力直流電圧源の負端子と接続されている低出力直流電圧源；
−  低出力直流電圧源と接続された制御回路であって、制御回路を構成する電力供給端子が低出力直流電圧源のそれぞれの端子と接続された、制御回路；
−  上記誘導性負荷、上記高出力直流電圧源および上記制御回路と接続された可制御型のゲート素子であって、制御可能なゲート素子を構成する主たる端子（第１端子）が上記誘導性負荷の他方の端子（第２端子）と接続され、制御可能なゲート素子を構成する第２端子が上記高出力直流電圧源の負端子と接続され、制御可能なゲート素子を構成する第２端子が上記制御回路の第１の出力端子と接続された、可制御型の第１ゲート素子；
−  低出力直流電圧源と接続されたダイオードであって、ダイオードの陽極側が低出力直流電圧源の正端子と接続された、ダイオード；
−  上記ダイオード、上記誘導性負荷および上記制御回路と接続された制御可能な切換素子であって、切換素子を構成する第１入力端子がダイオードの陽極側と接続され、切換素子を構成する第２入力端子が上記誘導性負荷の第２端子と接続され、切換素子を構成する制御入力端子が上記制御回路の第２出力端子と接続されている、可制御型の切換素子；
−  上記可制御型の切換素子に接続された静電容量素子であって、静電容量素子を構成する一方の電極板（第１の電極板）が上記可制御型の切換素子の第１入力端子と接続され、静電容量素子を構成する他方の電極板（第２の電極板）が上記可制御型の切換素子の第２入力端子に接続されている、第１コンデンサ；
−  上記可制御型の切換素子および上記誘導性負荷と接続された可制御型のゲート素子であって、制御可能なゲート素子を構成する制御入力端子が上記可制御型の切換素子の出力端子に接続され、制御可能なゲート素子を構成する第２端子が上記誘導性負荷の第２端子と接続されている、可制御型の第２ゲート素子；および、
−  可制御型の上記第２ゲート素子および上記高出力の直流電圧源に接続された別の静電容量素子であって、静電容量素子を構成する一方の電極板（第１の電極板）が可制御型の上記第２ゲート素子の主たる端子（第１端子）に接続され、静電容量素子を構成する他方の電極板（第２の電極板）が上記高出力の直流電圧源の正端子と接続されている、第２コンデンサ；を含んで構成される。
【００１４】
本発明に係る回路設計と上述した試作型の回路設計の間に共通する技術的な特徴は以下の構成要素を備える：
−  高出力の直流電圧源；
−  磁気回路の周囲に巻回された巻線の形で構成され、変圧器の一次側巻線を含んで構成される誘導性インピーダンス負荷であって、上記変圧器は、整流器に接続された二次側巻線をさらに備え、誘導性の上記負荷を構成する第１端子が高出力直流電圧源の正端子に接続されている、誘導性負荷；
−  上記高出力直流電圧源と接続された低出力の直流電圧源であって、低出力の直流電圧源を構成する負端子が上記高出力直流電圧源の負端子と接続されている低出力直流電圧源；
−  低出力直流電圧源に接続している制御回路であって、制御回路を構成する電力供給端子が低出力直流電圧源のそれぞれの端子に接続されている、制御回路；
−  上記誘導性負荷、上記高出力直流電圧源および上記制御回路と接続された可制御型のゲート素子であって、制御可能なゲート素子を構成する主たる端子（第１端子）が上記誘導性負荷の他方の端子（第２端子）と接続され、制御可能なゲート素子を構成する他の端子（第２端子）が上記高出力直流電圧源の負端子と接続され、制御可能なゲート素子を構成する制御入力端子が上記制御回路の第１の出力端子と接続された、可制御型の第１ゲート素子；
−  ダイオード；
−  上記ダイオード、上記誘導性負荷および上記制御回路と接続された制御可能な切換素子であって、切換素子を構成する第１入力端子がダイオードの陰極側と接続され、切換素子を構成する第２入力端子が上記誘導性負荷の第２端子と接続され、切換素子を構成する制御入力端子が上記制御回路の第２出力端子と接続されている、可制御型の切換素子；
−  上記可制御型の切換素子に接続された静電容量素子であって、静電容量素子を構成する一方の電極板（第１の電極板）が上記可制御型の切換素子の第１入力端子と接続され、静電容量素子を構成する他方の電極板（第２の電極板）が上記可制御型の切換素子の第２入力端子に接続されている、第１コンデンサ；
−  上記可制御型の切換素子および上記誘導性負荷と接続された可制御型のゲート素子であって、制御可能なゲート素子を構成する制御入力端子が可制御型の上記切換素子の出力端子に接続され、制御可能なゲート素子を構成する第２端子が上記誘導性負荷の第２端子と接続されている、可制御型の第２ゲート素子；および、
−  可制御型の上記第２ゲート素子および上記高出力の直流電圧源に接続された別の静電容量素子であって、静電容量素子を構成する一方の電極板（第１の電極板）が可制御型の上記第２ゲート素子の主たる端子（第１端子）に接続され、静電容量素子を構成する他方の電極板（第２の電極板）が上記高出力の直流電圧源の正端子と接続されている、第２コンデンサ、を含んで構成される。
【発明の概要】
【００１５】
（発明が解決しようとする課題）
上記において議論された従来方式の回路設計の何れにおいても達成不可能な技術的効果は、高いパルス電圧の生成する従来方式の装置によって幅の短いパルス波形状に放射された電磁的な雑音の電力レベルを低下させることであり、このようなノイズ抑制を第１コンデンサに接続されている全てのダイオードのうち、非線形素子として機能する第１のダイオードの慣性（電流圧の変化への応答遅延特性）を利用して実現することである。
【００１６】
先行技術に係る上記回路設計において上記のような技術的効果が達成できていない理由は、幅の短いパルス波形状の電磁的雑音のうち、外部の環境に放射された電磁的雑音の電力レベルを低下させなければならないという課題を認識できていないからである。
【００１７】
先行技術において開示されている回路設計に関して以上のとおり見てきた技術的特徴を概観すると、本発明に従い、誘導性インピーダンスを持つ負荷に対して高いパルス電圧を供給するための装置が解決すべき目下の重要な課題は、幅の短いパルス波形状の電磁的雑音のうち外部環境に放射される電磁波強度レベルを可能な限り低下させることを保証することであることがわかる。
【００１８】
（本発明の課題解決手段）
上述した技術的効果は、本発明に従い、高いパルス電圧を生成する装置によって実現され、この装置は以下の構成要素を備える：
−  高出力直流電圧源；
−  磁気芯の周囲に巻回された巻線の形で構成され、変圧器の一次側巻線を含んで構成される誘導性インピーダンス負荷であって、上記変圧器は、整流器に接続された二次側巻線をさらに備えている、誘導性負荷；
−  低出力直流電圧源；
−  制御回路；
−  可制御型の第１ゲート素子
−  ダイオード；
−  可制御型の第１切換素子；
−  第１コンデンサ；
−  可制御型の第２ゲート素子；
−  第２コンデンサ；
−  可制御型の第２切換素子；
および、
−  方形パルス波のパルス幅変換回路；
−  高出力直流電圧源の正端子に接続された誘導性負荷の第１端子；
−  高出力直流電圧源の負端子に接続された低出力直流電圧源の負端子；
−  低出力直流電圧源のそれぞれの端子に接続された制御回路の電力供給端子；
−  制御可能な前記第１ゲート素子を構成する主たる端子（第１端子）が上記誘導性負荷の他方の端子（第２端子）と接続され、制御可能な前記第１ゲート素子を構成する第２端子が上記高出力直流電圧源の負端子と接続され、制御可能な前記第１ゲート素子を構成する制御入力端子が上記制御回路の第１出力端子と接続されており、
−  制御可能な前記第１切換素子の第１入力端子がダイオードの陰極側と接続され、制御可能な前記第１切換素子の第２入力端子が上記誘導性負荷の第２端子と接続され、制御可能な前記第１切換素子の制御入力端子が上記制御回路の第２出力端子と接続されており、
−  上記第１コンデンサを構成する一方の電極板（第１の電極板）が可制御型の上記第１切換素子の第１入力端子と接続され、上記第１コンデンサを構成する他方の電極板（第２の電極板）が可制御型の上記第１切換素子の第２入力端子に接続されており、
−  可制御型の上記第２ゲート素子の制御入力端子が可制御型の上記第１切換素子の出力端子に接続され、可制御型の上記第２ゲート素子の第２端子が上記誘導性負荷の第２端子と接続されており、
−  上記第２コンデンサを構成する一方の電極板（第１の電極板）が可制御型の上記第２ゲート素子の主たる端子（第１端子）に接続され、上記第２コンデンサを構成する他方の電極板（第２の電極板）が上記高出力直流電圧源の正端子と接続されており、
−  方形パルス波の上記パルス幅変換回路の入力端子が上記制御回路の第１端子と接続され、上記パルス幅変換回路の出力端子が可制御型の上記第２切換素子の制御入力端子と接続されており、
−  可制御型の上記第２切換素子の第１入力端子が上記低出力直流電圧源の正端子と接続され、可制御型の上記第２切換素子の第２入力端子が上記低出力直流電圧源の負端子と接続され、可制御型の上記第２切換素子の出力端子がダイオードの陽極側と接続されている。
【００１９】
可制御型の第２切換素子、方形パルス波のパルス幅変換回路、およびこれら２つの間を接続する電気接続部分を加えることは、下記の技術的な改善効果が達成されることを保証する：
制御回路の出力端子から出力された方形パルス波は可制御型の第１ゲート素子の制御入力端子に印加されると同時に、方形パルス波のパルス幅変換回路を通って、可制御型の第２切換素子の制御入力端子にも印加され、これらの素子は、この方形パルス波の作用によって、その第１入力端子を低出力直流電圧源の正端子と導通状態となり：
さらに、第１コンデンサは、以下の回路：
低出力直流電圧源の正端子；
可制御型の第２切換素子；
ダイオード；
第１コンデンサ；
導通状態となった可制御型の第１ゲート素子；
低出力直流電圧源の負端子、
の働きにより充電される。
以上の結果として、第１コンデンサの電極板に発生する電圧は、低出力直流電圧源の出力電圧に近い値となる。
【００２０】
このような回路動作が生じた結果として、可制御型の第１ゲート素子は導通状態となっており、誘導性負荷（変圧器の一次側巻線）の端子間の電圧は、高出力直流電圧源の正端子と上記第１ゲート素子の第１端子（主たる端子）との間における電位差と等しくなり、このゲート素子が導通状態のときには、ゲートの抵抗がほぼゼロとなる。つまり、このときの誘導性負荷（変圧器の一次側巻線）の端子間の電圧は、高出力直流電圧源の出力電圧に近い電圧となっている。このことは、誘導性負荷に対して高いパルス電圧が生成される電圧状態区間が開始されたことを反映している。
【００２１】
制御回路の第１出力端子から出力された方形パルス波のパルス持続区間が終了した後に、可制御型の第１ゲート素子はオフ状態となり、第１ゲート素子の第１端子（主たる端子）における電圧は急激に増加し、高出力直流電圧源の出力電圧と誘導性負荷の端子間電圧の和と等しくなる。この時点で、誘導性負荷の端子間における電位差の正負（プラス／マイナス）が逆転し、これは、誘導性負荷に対する高いパルス電圧が生成される電圧状態区間の終わりを意味する。
【００２２】
従来方式の回路設計では、可制御型の第１ゲート素子が非導通状態となった時点で、可制御型の第１ゲート素子の第１端子（主たる端子）において高い電位差が生じるので、その場合、この電位差はダイオードの陰極側に印加される。
ダイオード（非線形素子）の過渡的な状態遷移により遅延が生じ、この遅延により、パルス波形状の電磁的雑音を発生させる非線形素子として機能するダイオードの働きによってサージ電流が発生する。
このような現象は、パルス波形状の雑音電流が以下の回路部分：
可制御型の第１ゲート素子の第１端子（主たる端子）と誘導性負荷の第２端子との間の接続ポイント；
第１コンデンサ；
非導通状態に遷移する途中にあるが未だ完全にはオフ状態（非導通状態）になっていないダイオード；
低出力直流電圧源の正端子；
高出力直流電圧源の負端子；
高出力直流電圧源の正端子；
誘導性負荷、
に流れることによって引き起こされる。
【００２３】
上記と異なり、本発明に従って開示される回路設計によれば、方形パルス波のパルス幅変換回路から出力されたパルス幅の持続期間は、このパルス波形の終端部における立ち下がりエッジが通過し終わるまでの時間幅として選択され、時には、パルス幅の持続期間は、可制御型の第１ゲート素子の制御入力端子に到来した方形パルス波形の終端部における立ち下がりエッジの直前の時点までの時間幅として選択される。方形パルス幅に相当するこの「いくらか」の時間幅は通常は、非線形素子（ダイオード）の素子特性に依存して約数１００ナノ秒程度であり、ダイオード内の過渡的な状態遷移プロセスが完了するのに十分な長さであると考えられる。したがって、第１コンデンサーのプレート間に充電済みの電荷に対応する電圧はダイオードの陰極側に印加されるが、上記陰極側に印加される電圧が低出力直流電圧源の出力電圧とほとんど等しくなると、ダイオードのオフ状態への遷移を保証することが可能となる。したがって、可制御型の第２切換素子の第２入力端子が低出力直流電圧源の負端子との間で導通状態となる（その結果として、ダイオードの陽極側と低出力直流電圧源の負端子との間でも導通状態となる）と予測される時点に先立って、パルス電流を流すための上記回路は非導通状態へと移行する。その結果、可制御型の第１ゲート素子が非導通状態に移行した時点で、すなわち、可制御型の第１ゲート素子の第１端子（主たる端子）で発生した高い電位がダイオードの陰極側に印加された時点で、ダイオードにはこれ以上電流が流れなくなり、従来の回路設計では、可制御型の第１ゲート素子が非導通状態に移行した時点でパルス波形状の電磁的雑音が発生するのに対して、本発明に係る回路設計では、このような電磁的雑音は発生しない。
【００２４】
（本発明が実現する技術的効果のまとめ）
原理的に、現在のパワー半導体素子が非導通状態に移行するのに要する時間よりも、高電圧ダイオード（時定数τを有するダイオード）のスイッチング時間のほうが大きいので、従来方式の回路設計においてパルス波形状の電磁的雑音が発生するこの現象は、かなり一般的に起こり得るものである。以上のように、本発明に係る回路設計で採用されているように、（従来の回路設計に新たに追加された方形パルス波のパルス幅変換回路、可制御型の第２切換素子およびこれらの間を接続する接続配線に支援される形で）低出力直流電圧源の負端子がダイオードの陽極側と導通状態となる時点を予測して回路動作をさせる。これにより、特に、ダイオード素子のスイッチング時間および可制御型の第１ゲート素子が非導通状態となる時点をうまく適応させることで、従来の回路設計において生じていたパルス波形状の電磁的雑音が本発明に係る回路設計では生じることのないように保証することが可能となる。
【００２５】
以上を要約すると、本発明に従って提案された回路設計は、パルス波形状の電磁的雑音のうち外部環境に放射される電磁波強度レベルが低下することが保証され、それにより、様々な回路動作特性や素子特性を持つ電子回路ユニットの電磁的な特性の環境への適合性が改善されるだけでなく、住環境における人体に及ぼす生態学的な影響が改善される。以上のようにして、上記のとおり識別された技術的効果が実現されることとなる。
【００２６】
以上のように、先行技術が開示する従来方式の回路設計を調査した結果、本発明に固有の技術的特徴の集合はそれら従来方式の何れも含まれておらず、本発明の技術的特徴が公知ではなく新規性を有することが示された。その結果、本発明に従って提案される回路設計が、新規性と進歩性の基準を満たすとの結論に至る。
【００２７】
本発明により提案される技術内容に従って構成された高いパルス電圧を生成する装置は以下の発明の詳細な説明および添付図面の記載により具体的に説明される。
【図面の簡単な説明】
【００２８】
【図１】高いパルス電圧を生成する装置の回路構成を機能ブロック単位で示す図である。
【００２９】
【図２】本発明に係る装置の動作を示すのに用いる電圧の時間的な推移を示す図である。
【発明を実施するための形態】
【００３０】
本発明に従い、高いパルス電圧を供給する装置は以下の構成要素を備える：
− 高出力直流電圧源（１）；
− 磁気回路の周囲に巻回された巻線の形で構成され、強磁性体の磁芯を用いて形成された変圧器（３）の一次側巻線に加え、例えば、整流器などに接続された二次側巻線を含んで構成される誘導性インピーダンス負荷（２）であって、誘導性負荷（２）の第１端子（４）は、高出力直流電圧源（１）の正端子（５）に接続されている、誘導性負荷（２）；
− 一実施形態によれば、ＭＯＳトランジスタを含む制御可能なゲート素子として構成され、当該ゲート素子の第１端子（７）が上記ＭＯＳトランジスタのドレイン電極により構成され、当該ゲート素子の第２端子（９）が上記ＭＯＳトランジスタのソース電極により構成される可制御型の第１ゲート素子（６）であって、第１端子（７）が誘導性負荷（２）の第２端子（８）と接続され、第２端子（９）が高出力直流電圧源（１）の負端子（１０）と接続され、ここで、可制御型の第１ゲート素子（６）を構成する上記ＭＯＳトランジスタのソース電極と第１ゲート素子（６）の第２端子（９）との間の接続は、上記ＭＯＳトランジスタのソース電極を通って流れる電流の値を制限する低インピーダンス配線接続（１１）として実現可能である、可制御型の第１ゲート素子（６）；
− 高出力直流電圧源（１）と接続された低出力直流電圧源（１２）であって、低出力直流電圧源（１２）の負端子（１３）が高出力直流電圧源（１）の負端子（１０）に接続されている、低出力直流電圧源（１２）；
− 低出力直流電圧源（１２）および可制御型の第１ゲート素子（６）と接続された制御回路（１４）であって、制御回路（１４）のプラス側電力供給端子（１５）が低出力直流電圧源（１２）の対応する正端子（１６）に接続され、制御回路（１４）のマイナス側電力供給端子（１７）が低出力直流電圧源（１２）の対応する負端子（１３）に接続され、制御回路（１４）の第１出力端子（１８）が、可制御型の第１ゲート素子（６）の制御入力端子（１９）（ＭＯＳトランジスタのゲート電極）と接続されている、制御回路（１４）；
− ２つの電極板を含んで構成された静電容量素子であって、一方の電極板（第１の電極板）（２１）が誘導性負荷（２）の第２端子（８）と接続されている、第１コンデンサ（２０）；
− 陽極側（３１）と陰極側（２３）に端子を有するダイオード（２２）であって、陰極側（２３）が第１コンデンサ（２０）の他方の電極板（第２の電極板）と接続されているダイオード（２２）；
− 第１コンデンサ（２０）と接続された可制御型の第１切換素子であって、可制御型の第１切換素子の第１入力端子（２６）が第１コンデンサ（２０）の第１の電極板（２１）に接続され、可制御型の第１切換素子の第２入力端子（２７）が第１コンデンサ（２０）の第２の電極板（２４）と接続されている、可制御型の第１切換素子；
− 低出力直流電圧源（１２）およびダイオード（２２）と接続された可制御型の第２切換素子（２８）であって、第２切換素子（２８）の一方の端子（第１入力端子）（２９）が低出力直流電圧源（１２）の正端子（１６）と接続され、第２切換素子（２８）の出力端子（３０）がダイオード（２２）の陽極側（３１）に接続され、第２切換素子（２８）の他方の端子（第２入力端子）（３２）が低出力直流電圧源（１２）の負端子（１３）と接続されている、可制御型の第２切換素子（２８）；
− 方形パルス波形のパルス幅を変換する第１変換回路（３３）であって、第１変換回路（３３）の入力端子（３４）が制御回路（１４）の第１出力端子（１８）と接続され、第１変換回路（３３）の出力端子（３５）が可制御型の第２切換素子（２８）の制御入力端子（３６）と接続され、第１変換回路（３３）の電力供給端子（３７）および（３８）が低出力直流電圧源（１２）の対応する端子（１６）および（１３）と接続されている、第１変換回路（３３）；
− ２つの電極板を含んで構成された静電容量素子であって、一方の電極板（第１の電極板）（４０）が高出力直流電圧源（１）の正端子（５）と接続されている、第２コンデンサ（３９）；
− 一実施形態によれば、ＭＯＳトランジスタを含む制御可能なゲート素子として構成され、当該ゲート素子の第１端子（４２）が上記ＭＯＳトランジスタのドレイン電極により構成され、当該ゲート素子の第２端子（４４）が上記ＭＯＳトランジスタのソース電極により構成され、ゲート制御用の制御入力端子（４５）をさらに備える可制御型の第１ゲート素子（４１）であって、第１端子（４２）が第２コンデンサ（３９）の他方の電極板（第２の電極板）（４３）と接続され、第２端子（４４）が誘導性負荷（２）の第２端子（８）と接続され、制御入力端子（４５）が第１切換素子（２５）の出力端子（４６）に接続されている、可制御型の第２ゲート素子（４１）；および、
− 制御回路（１４）は、方形パルス波の生成回路（４７）と、当該方形パルス波に伝搬遅延効果を与える遅延素子（４８）と、当該方形パルス波のパルス幅を変換する第２変換回路（４９）とが直列に接続されて成る直列回路を含んで構成され、遅延素子（４８）の入力端子（５１）は、制御回路（１４）の第１出力端子（１８）を構成し、生成回路（４７）の出力端子（５０）は、遅延素子（４８）の入力端子（５１）へと接続され、方形パルス波形のパルス幅を変換する第２変換回路の出力端子（５２）は、制御回路（１４）の第２出力端子（５３）を構成し、制御回路（１４）の第２出力端子（５３）は、可制御型の第１切換素子（２５）の制御入力端子（５４）に接続されている。
【００３１】
本発明に係る回路内での電圧変化の推移は、図２に示す波形チャートによって示され、本発明に係る装置が備える回路の動作は、図２における以下の波形チャートの記載によって図示されている：
２ａ）高出力直流電圧源（１）の直流電圧Ｕ０；
２ｂ）制御回路（１４）の第１出力端子において事前に設定された持続時間τｓｑ１と等しいパルス幅を有する方形パルス波形として観測される制御パルス；
２ｃ）方形パルス波形の制御パルス幅を事前に設定された持続時間τｓｑｓと等しいパルス幅を有する方形パルス波形として第１変換回路（３３）の出力端子（３５）において観測される制御パルスであって、鋸歯状に観測される連続したパルス電圧の各々のパルス幅が“τｓｑｓ ＝ τｓｑ１−Δτ”に等しくなり、ここで、Δτの値とダイオードの時定数τとの間にΔτ＞時定数τという関係が成り立つならば、Δτは、低出力直流電圧源（１２）の負端子とダイオード（２２）の陽極側との間を事前に確実に導通状態としておくのに必要十分な時間軸上の保護区間の長さを表す、制御パルス；
２ｄ）ダイオード（２２）における連続した状態変化の推移であって、ダイオードがまずはオン状態となり、ダイオードの時定数τに相当する時間幅にわたってオフ状態へと徐々に遷移していき、最後にダイオードがオフ状態となる流れを表す、ダイオードの一連の状態変化；
２ｅ）誘導性負荷（２）の端子（８）と端子（４）の間に生じる高いパルス電圧；
２ｆ）制御回路（１４）の第２出力端子（５３）において観測される方形パルス波形の制御パルス区間が持続時間τｓｑ２に等しいパルス幅となるようにし、これらの制御パルスは、制御回路（１４）の第１出力端子（１８）において、先行する方形パルス波形区間τｓｑ１の終端部を成す立ち下がりエッジ位置に対して時間幅τｓｑｄだけ遅延させられる；
２ｇ）可制御型の第１ゲート素子（６）が備える低抵抗の配線接続部分（１１）で観測される鋸歯状の連続パルス電圧（この連続パルス電圧は、方形パルス波形におけるパルス幅が事前に設定された持続時間τｓｑ１と等しい制御パルスが生成され、この制御パルスが作用した際に、誘導性負荷（２）に流れる電流の変化を反映する電圧変化の推移に相当する）。
【００３２】
誘導性負荷（２）に対する高いパルス電圧を供給するための装置は、以下のように動作する：
【００３３】
パルス幅が持続時間τｓｑ１（図２に示す波形チャート２ｂを参照）に等しい方形パルス波形は、制御回路（１４）の出力端子（１８）から入力され、可制御型の第１ゲート素子（６）の制御入力端子（１９）へと（ＭＯＳトランジスタのゲート電極へと）出力され、それにより、可制御型の第１ゲート素子（６）を導通状態にする。その時点で、誘導性負荷（２）の第２端子（８）の電位は、高出力直流電圧源（１）の負端子（１０）と低出力直流電圧源（１２）の負端子（１３）とが相互に接続されている部分の電位から見て相対的な電位差が０に近くなる。その結果、誘導性負荷（２）の端子（８）と端子（４）の間の電圧差は、高出力直流電圧源（１）の出力電圧の値に近くなり、高出力直流電圧源（１）の正端子（５）における電位と相対的に比較して、誘導性負荷（２）は高い電圧の方形パルス波形を構築し始め、そのように構築された電圧は、変圧器（３）の二次側巻線における二次側電圧に変換される。同時に、制御回路（１４）の第１出力端子（１８）から出力された方形パルス波は、方形パルス波形のパルス幅に等しい持続時間にわたって第１変換回路（３３）の制御入力端子３４に入力され、その結果、持続時間“τｓｑｓ ＝ τｓｑ１ − Δτ”に等しいパルス幅を有する方形パルスが第１変換回路（３３）の出力端子（３５）で生成され（図２に示す波形チャート２ｃを参照）、その方形パルスは、可制御型の第２切換素子（追加の切換素子）（２８）の制御入力端子（３６）に入力される。
【００３４】
上記のとおり検討された制御パルスの作用によって、可制御型の第２切換素子（２８）は、切換素子（２８）の第１入力端子（２９）（第１入力端子（２９）は、低出力直流電圧源（１２）の正端子（１６）と接続された状態である）を、切換素子（２８）の出力端子（３０）（出力端子（３０）は、ダイオード（２２）の陽極側（３１）に接続された状態である）と接続する。その結果、電流は、低出力直流電圧源（１２）の正端子（１６）から流れ始め、続いて、可制御型の第２切換素子（２８）、導通状態となったダイオード（２２）、第１コンデンサ（２０）および導通状態となった可制御型の第１ゲート素子（６）を経由して流れて行く。この電流は第１コンデンサ（２０）を充電し、第１コンデンサ（２０）を構成する電極板（２１）および電極板（２４）の間に電圧を形成し、第１コンデンサ（２０）に形成された上記電極間電圧の値は、低出力直流電圧源（１２）の出力電圧に近い値となる。可制御型の第２切換素子（２８）の制御入力端子（３６）において、パルス幅が時間幅“τｓｑｓ  ＝  τｓｑ１  −  Δτ”に等しい制御パルスのパルス持続区間が終了した後に、可制御型の第２切換素子（２８）の第２入力端子（３２）（低出力直流電圧源（１２）の負端子（１３）と接続された状態である）は、切換素子（２８）の出力端子（３０）（出力端子（３０）は、ダイオード（２２）の陽極側（３１）と接続された状態である）に接続される。
【００３５】
従って、ダイオード（２２）の陰極側（２３）に印加される電圧は、第１コンデンサ（２０）の電極板間の電圧であり、第１コンデンサ（２０）は、以前までは低出力直流電圧源（１２）の出力電圧により充電されていたものである。その結果、ダイオード（２２）の陰極側（２３）に印加される電圧は、低出力直流電圧源（１２）の出力電圧に近い電圧値となるため、ダイオード（２２）は非導通状態となる。ダイオード（２２）の応答時間の長さに起因して、ダイオードが非導通状態に移行し終わるには、ダイオードの時定数τ（図２の波形チャート２ｄを参照）に相当する長さの状態遷移時間を要する。
【００３６】
方形パルス波形のパルス幅の変換に用いられる第１変換回路（３３）の出力端子（３５）において、パルス幅が持続時間τｓｑｓに等しい制御パルスが観測され、“τｓｑ１  −  τｓｑｓ  ＝  Δτ”として算出されるΔτの値とダイオードの時定数τとの間にΔτ＞時定数τという関係が成り立つならば、ダイオード２２は、制御回路（１４）の出力端子（１８）において、パルス幅が持続時間τｓｑ１に等しい制御パルスのパルス持続区間が終了する時点までに間違いなく確実に非導通状態に移行する（図２に示す波形チャート２ｃおよび波形チャート２ｄを参照）。
【００３７】
パルス幅が持続時間τｓｑ１に等しい方形パルス波が可制御型の第１ゲート素子（６）の制御入力端子（１９）（ＭＯＳトランジスタのゲート電極）に入力され、その方形パルス波のパルス持続区間が終了した後、可制御型の第１ゲート素子（６）は非導通状態に移行する。このとき、可制御型の第１ゲート素子（６）の第１端子（ＭＯＳトランジスタのドレイン電極）は、誘導性負荷（２）の端子（８）に接続された状態であるが、第１ゲート素子（６）が非導通状態となったのに応じて、第１ゲート素子（６）の第１端子（７）に高電圧が生じ、第１端子（７）に生じるこの高電圧は、高出力直流電圧源（１）の出力電圧および誘導性負荷（２）の端子間電圧（端子（８）と端子（４）の間の電圧）の合計値に等しくなる。
【００３８】
この時点で、誘導性負荷（２）の端子間における電位差（誘導性負荷（２）の端子（８）と端子（４）の間の電位差）の正負（プラス／マイナス）が逆転する（図２に示す波形チャート２ｅを参照）。このことは、誘導性負荷（２）に対して負極性を持つ高いパルス電圧が生成される電圧状態区間の終わりを意味する。
【００３９】
従来方式の装置とは異なり、本発明に係る高電圧パルス発生装置内では、上記の事象が発生したのに起因して、この時点で、ダイオード（２２）は間違いなく確実に非導通状態へと移行し、非導通状態への移行が完全に終わっていないダイオード（２２）を通ってパルス波形状のサージ電流が流れてしまうことが決してない。
【００４０】
図２に示す波形チャート２ｇから見てとれるように、パルス幅が事前に設定された持続時間τｓｑ１と等しい制御パルスが作用している時間区間にわたり、可制御型の第１ゲート素子（６）が備える低抵抗の配線接続部分（１１）においてパルス電圧が観測され、このパルス電圧は、誘導性負荷（２）に流れる電流の変化を反映する電圧変化の推移に相当するものである。以上より、従来方式の装置における問題点として既に述べたように、誘導性負荷（２）に対して負極性を持つ高いパルス電圧が生成される電圧状態区間の終端時点において、パルス波形状のサージ電流が非導通状態への移行が完全に終わっていないダイオード（２２）を通って流れてしまい、これにより、幅の短いパルス波形の雑音電力が引き起こされる。これに対し、本発明に従って提案される装置内では、上記のような幅の短いパルス波形の雑音電力が全く発生せず、このことにより、従来方式の装置と比べて電磁的な観点でより優れた環境適合性を実現することが可能となる。
【００４１】
可制御型の第１ゲート素子（６）が非導通状態となった時点で（パルス幅が持続時間τｓｑ１と等しい方形パルス波形である制御パルスの持続区間が終了した時点で）、高出力直流電圧源（１）の正端子（５）から誘導性負荷（２）を経由して与えられる起電力により、第１ゲート素子（６）の第１端子（７）（上述したＭＯＳトランジスタのドレイン電極）においてほぼ瞬時に電圧が生じる。この高電圧は、高出力直流電圧源（１）の出力電圧および誘導性負荷（２）の端子間電圧（端子（８）と端子（４）の間の電圧）の合計値に等しく、この合計電圧は、以前まで低出力直流電圧源（１２）の出力電圧により充電されていた第１コンデンサ（２０）の第１の電極板（２１）に印加される。その結果、可制御型の第１切換素子（２５）の第１入力端子（２６）と第２入力端子（２７）の間の電位差が以前まで低出力直流電圧源（１２）の出力電圧にほぼ等しかったものが、高出力直流電圧源（１）の出力電圧および誘導性負荷（２）の端子間電圧（端子（８）と端子（４）の間の電圧）の合計値に等しくなるように変化させられ、変化させられた後の上記合計電圧は、高出力直流電圧源（１）の負端子（１０）および低出力直流電圧源（１２）の負端子（１３）とが接続された接続部分の電位をアース電位とした相対的な電圧である。
【００４２】
方形パルス波は、制御回路（１４）が備える方形パルス生成回路（４７）の出力端子（５０）から出力され、制御回路（１４）が備える遅延素子（４８）と方形パルス波のパルス幅変換回路（４９）を通って伝わり、パルス幅変換回路（４９）により図２の波形チャート２ｆに示すような波形となるように変換処理され、最後に可制御型の第１切換素子（２５）の制御入力端子（５４）に到達する。
【００４３】
持続区間τｓｑ２にわたってパルスが持続するこれらのパルス電圧の作用により、可制御型の第１切換素子（２５）は、切換素子（２５）の第１入力端子（２７）と切換素子（２５）の出力端子（４６）を接続し、その結果、第１コンデンサ（２０）の第２の電極板（２４）と可制御型の第２ゲート素子（４１）の制御入力端子（４５）がそれぞれ接続される。
【００４４】
その結果として、可制御型の第１切換素子（２５）の出力端子（４６）の電位が可制御型の第２ゲート素子（４１）の第２端子（４４）（上述したＭＯＳトランジスタのソース電極に相当）の電位よりも高くなり、出力端子（４６）と第２端子（４４）との間の電位差が、第１コンデンサ（２０）の２つの電極板（２４）および（２１）の間の電位差（低出力直流電圧源（１２）の出力電圧とほぼ等しい電位差）に等しくなるので、可制御型の第２ゲート素子（４１）は導通状態へと移行する。可制御型の第２ゲート素子（４１）が導通状態のままである間、誘導性負荷（２）の第１端子（４）、第２コンデンサ（３９）、導通状態の第２ゲート素子（４１）および誘導性負荷（２）の第１端子（８）を含む回路内において、第２コンデンサ（３９）の再充電が行われる。
【００４５】
パルス幅が持続時間τｓｑ２に等しい方形パルス波が可制御型の第１ゲート素子（６）の制御入力端子（１９）（ＭＯＳトランジスタのゲート電極）に現れ、その方形パルス波のパルス持続区間が終了した後に、可制御型の第１ゲート素子（６）と第２ゲート素子（４１）は非導通状態へと移行する（図２の波形チャート２ｂおよび２ｆを参照）。そして、変圧器（３）の１次側巻き線における漏れインダクタンスと変圧器（３）のスプリアス容量（図示せず）により形成される共振回路内において、緩衝フィルタリングにより平滑化された振動波形が発生する（図２の波形チャート２ｅを参照）。可制御型の第１ゲート素子（６）の主たる端子（第１端子）（７）において観測される電圧が最小となった時点で、パルス幅が持続時間τｓｑ１に等しい方形パルス波形である制御パルスが制御回路（１４）の出力端子（１８）から入力され、可制御型の第１ゲート素子（６）の制御入力端子（１９）に再び印加され、これまで述べてきた全ての回路動作プロセスが再び繰り返される。
【００４６】
このようにして、本発明に従って提案される高電圧パルス生成装置は、誘導性負荷に繋がれた状態で使用され、従来方式の装置と比べて外部環境に放射される電磁的な雑音の電力レベルをさらに低く抑制することができるという技術的優位性を有する点で従来の装置とは異なる。
【００４７】
本発明に係る装置を構成する複数の機能ユニットは、多種多様な実装方式で実現することが可能である。例えば、方形パルス波形のパルス幅を変換するための変換回路（３３）と（４９）は、単安定マルチバイブレーターを用いて実装することができ、そのような単安定マルチバイブレーターは、Ｒｏｂｅｒｔ  Ｊ．  Ｔｒａｉｓｔｅｒにより著作され、１９８５年にＴＡＢ  Ｂｏｏｋｓ社から刊行された文献“Ｔｈｅ  ５５５  ＩＣ  Ｐｒｏｊｅｃｔ  Ｂｏｏｋ”や以下のウェブサイト＜ｈｔｔｐ：／／ｗｗｗ．ｍｅａｎｄｅｒｓ．ｒｕ／ｏｄｎｏｖｉｂｒａｔｏｒ．ｓｈｔｍｌ＞にて公開されている単安定マルチバイブレーターの回路設計内容に従って設計することができる。可制御型スイッチング素子（７）や（４１）を構成する電力素子は、ＭＯＳトランジスタ、ＩＧＢＴ素子、バイポーラ・トランジスタ素子およびサイリスタの何れかにより実装されてもよい。本発明に係る装置を構成する他の全ての構成部品（回路素子）は、当該技術分野において周知なものであり、パルス技術や電磁放射に関する数多くの刊行物に開示されている。
【要約】
高電圧パルスを発生させる装置であって、高出力の定電圧源（１）と、誘導性負荷（２）と、２つの可制御型スイッチング素子（６）および（４１）と、可制御型の切換素子（２５）に加え、コンデンサ（２０）、ダイオード（２２）、増設された可制御型スイッチング素子（２８）およびパルス幅変換用の可制御型変換回路（３３）を直列接続して成る直列回路を含み、パルス幅変換用の可制御型変換回路（３３）は、制御回路（１４）から入力されたパルス波形のパルス幅を変換するための変換回路である。本発明に従って実施される上記装置により、外部環境に放射される電磁的干渉波の電力レベルを低下させることができる。
【選択図】図２【図１】
0006684921.tif 000002
【図２】
0006684921.tif 000003