(57)【特許請求の範囲】
【請求項１】
基板上に設けた多層配線構造における同一の水平位置に形成され、所定の間隔で配置された複数の通信用の送受信用のコイルからなる第１のコイルアレイと、
前記多層配線構造の積層方向から見て全ての前記コイルの内部のＸ方向を通過する電源線と接地線との電源線対からなる第１の電源配線群と、前記多層配線構造の積層方向から見て全ての前記コイルの内部の前記Ｘ方向と直交するＹ方向を通過する電源線と接地線との電源線対からなる第２の電源配線群を備えた電源網とを有し、
前記第１の電源配線群の少なくとも一部と前記第２の電源配線群の少なくとも一部は、前記コイルの周辺を囲む閉回路を形成する半導体集積回路装置。
【請求項２】
前記コイルが、前記第１の電源配線群と平行な第１のコイル要素と、前記第２の電源配線群と平行な第２のコイル要素から形成される請求項１に記載の半導体集積回路装置。
【請求項３】
前記第１のコイル要素と前記第２のコイル要素が、互いに異なった層準の配線で形成され、
前記第１のコイル要素と前記第２のコイル要素が交互にビアによって接続されている請求項２に記載の半導体集積回路装置。
【請求項４】
前記第１のコイルアレイに対して、前記第１のコイルアレイと同じ間隔で配置した前記多層配線構造により形成された第２のコイルアレイを、前記第１のコイルアレイと所定間隔だけずれて重なるように配置し、
前記第１の電源配線群が前記多層配線構造の積層方向から見て前記第２のコイルアレイを構成する全ての前記コイルの内部のＸ方向を通過し、
前記第２の電源配線群が前記多層配線構造の積層方向から見て前記第２のコイルアレイを構成する全ての前記コイルの内部の前記Ｙ方向を通過する請求項３に記載の半導体集積回路装置。
【請求項５】
前記第１のコイル要素と前記第２のコイル要素が、同じ層準の配線で形成され、
前記第１の電源配線群及び前記第２の電源配線群が前記第１のコイル要素及び前記第２のコイル要素と異なった層準の配線により形成されている請求項２に記載の半導体集積回路装置。
【請求項６】
前記第１のコイル要素及び前記第２のコイル要素と前記第１の電源配線群及び前記第２の電源配線群とが同一の基板に設けた前記多層配線構造により形成されている請求項２乃至請求項５のいずれか１項に記載の半導体集積回路装置。
【請求項７】
前記第１のコイル要素及び前記第２のコイル要素と、前記第１の電源配線群及び前記第２の電源配線群とが互いに異なった基板に設けた前記多層配線構造により形成されている請求項２乃至請求項５のいずれか１項に記載の半導体集積回路装置。
【請求項８】
前記コイルが、前記第１の電源配線群に対して斜め方向の第３のコイル要素と、前記第２の電源配線群に対して斜め方向の第４のコイル要素から形成される請求項１に記載の半導体集積回路装置。
【請求項９】
前記第３のコイル要素と前記第４のコイル要素が、互いに異なった層準の配線で形成され、
前記第３のコイル要素と前記第４のコイル要素が交互にビアによって接続されている請求項８に記載の半導体集積回路装置。
【請求項１０】
前記第１のコイルアレイに対して、前記第１のコイルアレイと同じ間隔で配置した前記多層配線構造により形成された第２のコイルアレイを、前記第１のコイルアレイと所定間隔だけずれて重なるように配置し、
前記第１の電源配線群が前記多層配線構造の積層方向から見て前記第２のコイルアレイを構成する全ての前記コイルの内部のＸ方向を通過し、
前記第２の電源配線群が前記多層配線構造の積層方向から見て前記第２のコイルアレイを構成する全ての前記コイルの内部の前記Ｙ方向を通過する請求項９に記載の半導体集積回路装置。
【請求項１１】
前記第３のコイル要素と前記第４のコイル要素が、同じ層準の配線で形成され、
前記第１の電源配線群及び前記第２の電源配線群が前記第３のコイル要素及び前記第４のコイル要素と異なった層準の配線により形成されている請求項８に記載の半導体集積回路装置。
【請求項１２】
前記第３のコイル要素及び前記第４のコイル要素と前記第１の電源配線群及び前記第２の電源配線群とが同一の基板に設けた前記多層配線構造により形成されている請求項８乃至請求項１１のいずれか１項に記載の半導体集積回路装置。
【請求項１３】
前記第３のコイル要素及び前記第４のコイル要素と、前記第１の電源配線群及び前記第２の電源配線群とが互いに異なった基板に設けた前記多層配線構造により形成されている請求項８乃至請求項１１のいずれか１項に記載の半導体集積回路装置。
【請求項１４】
前記第１の電源配線群と前記第２の電源配線群とが、全ての前記コイルの内部において短絡している請求項１乃至請求項１３のいずれか１項に記載の半導体集積回路装置。
【請求項１５】
前記第１の電源配線群と前記第２の電源配線群とが、前記コイルの内部の一部において短絡している請求項１乃至請求項１３のいずれか１項に記載の半導体集積回路装置。
【請求項１６】
前記第１の電源配線群と前記第２の電源配線群とが、前記コイルの内部において所定の周期的間隔で短絡している請求項１５に記載の半導体集積回路装置。
【請求項１７】
前記第１の電源配線群の一端と前記第２の電源配線群の一端が、開放端である請求項１乃至請求項１６のいずれか１項に記載の半導体集積回路装置。
【請求項１８】
前記第１のコイルアレイを構成する各コイルの内部及び前記第２のコイルアレイを構成する各コイルの内部を、前記電源線対が複数通過し、
前記第１の電源配線群の一端と前記第２の電源配線群の一端が開放端である請求項４または請求項１０に記載の半導体集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路装置に関するものであり、例えば、誘導結合を用いたデータ通信に用いる送受信コイルを備えた半導体集積回路装置における誘導結合を妨げない電源網の構成に関するものである。
【背景技術】
【０００２】
磁界は半導体チップを貫通する。半導体チップ上の配線を巻いて作った送信用コイルと受信用コイルを近接配置して、信号に応じて送信コイルに流れる電流を変化させると、それに伴いコイル周辺の磁界が変化する。この時、受信コイルに電圧信号が誘起され、受信回路を介して信号を復元する。このような、誘導結合を用いたデータ通信は積層チップ間のデジタル信号接続に用いられる。
【０００３】
誘導結合を用いたデータ通信は、シリコン貫通ビア（ＴＳＶ）を用いた積層チップ間接続などの従来の機械式接続に比べて、集積回路による電子式接続なので、製造歩留まりが高くコストが低いという特長がある。また、信号となる電磁界はトランジスタを設けた半導体基板を貫通できるのでコイル同士の接続場所の制約が少なく通信チャネルを増やして高速にできる或いは静電保護回路が要らないので低電力にできるなどの利点を有する。
【０００４】
しかし、コイルの近傍に金属板があると、電磁誘導効果により磁界の変化を打ち消す方向に金属内で渦状の誘導電流（渦電流）が生じ、その結果コイル間の誘導結合が弱くなる。金属板の抵抗が小さいほど渦電流の変化は大きくなり、周辺の磁界の変化を打ち消す力は強くなる。
【０００５】
半導体チップに設けた送受信コイルは空芯なので、磁界の変化はコイルの辺の周辺で強く生じる。したがって、コイルの近傍に金属板があると、コイルの辺の近くにコイルの辺に沿って渦電流が流れる閉回路ができる。その経路の電気抵抗が低いほど、誘導結合が弱くなることが予想される。
【０００６】
一方、半導体チップには電源配線が網目状に設置されることが多い。電源配線における電源電圧降下を抑えるためには電気抵抗を低くすれば良く、そのために、細目で低抵抗な電源網が設置されている。このように電源網とコイルの誘導結合は、電源電圧降下を改善するとコイルの誘導結合が劣化し、コイルの誘導結合を改善すると電源電圧降下が劣化するという相反関係にあり、両方の要求を両立させることが重要になる。
【０００７】
そこで、本願発明者等は、電磁界シミュレーションによって詳細な検討を行い、さらにテストチップを設計、試作、実測して、電源網の電気抵抗とコイル間の誘導結合の関係を鋭意探求した（例えば、非特許文献１及び非特許文献２参照）。
【０００８】
非特許文献１或いは非特許文献２に示しているように、コイルの辺に沿って渦電流が閉回路を流れると誘導結合は著しく低下し、渦電流が閉回路を流れないと誘導結合はほとんど低下しないことが確認された。また、図２８に示すように、テストチップを用いた実験結果によれば、渦電流が流れる閉回路をコイルの辺から離すほどに、誘導結合の強さは回復することが確認された。なお、図における符号Ｚは、送信コイルと受信コイルの間隔である。
【０００９】
図２８は、誘導結合度の渦電流が流れる閉回路とコイルの辺との間隔Ｘとコイルの辺長Ｄとの比に対する依存性の説明図である。図２８に示すように、コイルの辺に沿って渦電流が流れると（Ｘ／Ｄ＝０）、誘導結合度は２０％程度（１／５程度）に低下する。一方、コイルの辺からコイルの一辺の長さＤの０．５倍離れたところを渦電流が流れると（Ｘ／Ｄ＝０．５）、誘導結合度は５０％程度（１／２程度）にまで回復することが分かる。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２０１５−１０３５８４号公報
【特許文献２】特許第５４７５９６２号
【非特許文献】
【００１１】
【非特許文献１】Ｌ．Ｈｓｕ，Ｊ．Ｋａｄｏｍｏｔｏ，Ｓ．Ｈａｓｅｇａｗａ，Ａ．Ｋｏｓｕｇｅ，Ｙ．Ｔａｋｅ，ａｎｄ Ｔ．Ｋｕｒｏｄａ，“Ａ Ｓｔｕｄｙ ｏｆ Ｐｈｙｓｉｃａｌ Ｄｅｓｉｇｎ Ｇｕｉｄｅｌｉｎｅｓ ｉｎ ＴｈｒｕＣｈｉｐ Ｉｎｄｕｃｔｉｖｅ Ｃｏｕｐｌｉｎｇ Ｃｈａｎｎｅｌ，”ＩＥＩＣＥ Ｔｒａｎｓ．ｏｎ Ｆｕｎｄａｍｅｎｔａｌｓ，ｖｏｌ．Ｅ９８−Ａ，ｎｏ．１２，ｐｐ．２５８４−２５９１，Ｄｅｃ．２０１５
【非特許文献２】Ｌ．Ｈｓｕ，Ｙ．Ｔａｋｅ，Ａ．Ｋｏｓｕｇｅ，Ｓ．Ｈａｓｅｇａｗａ，Ｊ．Ｋａｄｏｍｏｔｏ，ａｎｄ Ｔ．Ｋｕｒｏｄａ，“Ｄｅｓｉｇｎ ａｎｄ Ａｎａｌｙｓｉｓ ｆｏｒ ＴｈｒｕＣｈｉｐ Ｄｅｓｉｇｎ ｆｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ（ＤＦＭ），”２０ｔｈ Ａｓｉａ ａｎｄ Ｓｏｕｔｈ Ｐａｃｉｆｉｃ Ｄｅｓｉｇｎ Ａｕｔｏｍａｔｉｏｎ Ｃｏｎｆｅｒｅｎｃｅ （ＡＳＰ−ＤＡＣ‘１５），Ｐｒｏｃｅｅｄｉｎｇｓ，ｐｐ．４６−４７，Ｊａｎ．１９ｔｈ−２２ｎｄ．２０１５
【発明の概要】
【発明が解決しようとする課題】
【００１２】
しかしながら、上述の非特許文献１或いは非特許文献２においては、コイルの誘導結合を改善する際に、どのようにして電源電圧降下の劣化を抑制するかについては具体的に検討がなされていない。
【００１３】
したがって、半導体集積回路装置において、コイル間の誘導結合度の改善と電源線における電源電圧降下の抑制を両立することを目的とする。
【課題を解決するための手段】
【００１４】
開示する一観点からは、基板上に設けた多層配線構造における同一の水平位置に形成され、所定の間隔で配置された複数の通信用の送受信用のコイルからなる第１のコイルアレイと、前記多層配線構造の積層方向から見て全ての前記コイルの内部のＸ方向を通過する電源線と接地線との電源線対からなる第１の電源配線群と、前記多層配線構造の積層方向から見て全ての前記コイルの内部の前記Ｘ方向と直交するＹ方向を通過する電源線と接地線との電源線対からなる第２の電源配線群を備えた電源網とを有し、前記第１の電源配線群の少なくとも一部と前記第２の電源配線群の少なくとも一部は、前記コイルの周辺を囲む閉回路を形成する半導体集積回路装置が提供される。
【発明の効果】
【００１５】
開示の半導体集積回路装置によれば、電源網を工夫することによって、コイル間の誘導結合度の改善と電源線における電源電圧降下の抑制を両立することが可能になる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施の形態の半導体集積回路装置の送受信コイル配置部のシンボル平面図である。
【図２】コイルのシンボル表記の説明図である。
【図３】電源線のシンボル表記の説明図である。
【図４】コイルと電源線を組み合わせた場合のシンボル表記の説明図である。
【図５】コイルアレイと電源線のシンボル表記の説明図である。
【図６】コイルを流れる電流による磁界強度分布の説明図である。
【図７】コイルの周辺に形成される渦電流の流れる閉回路の説明図である。
【図８】誘導結合の電源線網とコイル辺の距離依存性の説明図である。
【図９】本発明の実施例１の半導体集積回路装置の説明図である。
【図１０】渦電流の流れる閉回路の説明図である。
【図１１】本発明の実施例２の半導体集積回路装置の説明図である。
【図１２】本発明の実施例３の半導体集積回路装置の説明図である。
【図１３】本発明の実施例４の半導体集積回路装置の送受信コイルアレイ配置領域のシンボル図である。
【図１４】渦電流の流れる閉回路の説明図である。
【図１５】本発明の実施例５の半導体集積回路装置の送受信コイルアレイ配置領域のシンボル図である。
【図１６】渦電流の流れる閉回路の説明図である。
【図１７】本発明の実施例６の半導体集積回路装置の送受信コイルアレイ配置領域のシンボル図である。
【図１８】渦電流の流れる閉回路の説明図である。
【図１９】本発明の実施例７の半導体集積回路装置の送受信コイルアレイ配置領域のシンボル図である。
【図２０】渦電流の流れる閉回路の説明図である。
【図２１】本発明の実施例８の半導体集積回路装置の説明図である。
【図２２】渦電流の流れる閉回路の説明図である。
【図２３】本発明の実施例９の半導体集積回路装置の説明図である。
【図２４】渦電流の流れる閉回路の説明図である。
【図２５】渦電流の流れる閉回路の説明図である。
【図２６】本発明の実施例１０の半導体集積回路装置の送受信コイルアレイ配置領域のシンボル図である。
【図２７】本発明の実施例１１の半導体集積回路装置の送受信コイルアレイ配置領域のシンボル図である。
【図２８】誘導結合度の渦電流が流れる閉回路とコイルの辺との間隔Ｘとコイルの辺長Ｄとの比に対する依存性の説明図である。
【発明を実施するための形態】
【００１７】
ここで、図１乃至図８を参照して、本発明の実施の形態の半導体集積回路装置を説明する。図１乃至図４は、本発明の実施の形態の半導体集積回路装置の構成説明図であり、図１は、本発明の実施の形態の半導体集積回路装置の送受信コイル配置部のシンボル平面図であり、図２は、コイルのシンボル表記の説明図であり、図３は、電源線のシンボル表記の説明図であり、図４は、コイルと電源線を組み合わせた場合のシンボル表記の説明図であり、図５は、コイルアレイと電源線のシンボル表記の説明図である。
【００１８】
図１に示すように、所定の間隔で配置された複数のコイル１０からなる第１のコイルアレイは、基板上に設けた多層配線構造における同一の水平位置に形成される。多層配線構造の積層方向から見て全てのコイル１０の内部のＸ方向を通過する電源線と接地線との電源線対からなる第１の電源配線群２０と、多層配線構造の積層方向から見て全てのコイル１０の内部の前記Ｘ方向と直交するＹ方向を通過する電源線と接地線との電源線対からなる第２の電源配線群３０を備えた電源網とを有している。これらの第１の電源配線群２０の少なくとも一部と第２の電源配線群３０の少なくとも一部は、コイル１０の周辺を囲む閉回路を形成する。なお、図１では３行３列のコイルアレイとして示しているが、ｍ行ｎ列に拡張できる。
【００１９】
この場合、コイル１０の形状は、矩形でも、ダイヤ型でも、八角形等の多角形でも、菱形でも良いが、正方形状の矩形が典型的な形状である。コイル１０を矩形の形状にする場合には、図２に示すように、コイル１０を第１の電源配線群２０と平行な第１のコイル要素１１と、第２の電源配線群３０と平行な第２のコイル要素１２から形成すれば良い。電源網に対してダイヤ型のコイル形状とする場合には、第１の電源配線群２０に対して４５°斜め方向の第３のコイル要素と、第２の電源配線群３０に対して４５°斜め方向の第４のコイル要素とを用いれば良い。
【００２０】
コイル１０は、図２（ａ）に示すように、第１のコイル要素１１と第２のコイル要素１２を互いに異なった層準の配線で形成し、第１のコイル要素１１と第２のコイル要素を交互にビア１３によって接続すれば良い。この場合のコイルの巻き数は任意である。なお、図２（ａ）の左図はコイルの平面図であり、右図はコイルのシンボル図である。
【００２１】
また、図２（ｂ）に示すように、第１のコイル要素１１と第２のコイル要素１２を同じ層準の配線で形成して平面スパイラルコイルとしても良い。この場合には、第１の電源配線群２０及び第２の電源配線群３０は、第１のコイル要素１１及び第２のコイル要素１２と異なった層準の配線により形成することになる。なお、図２（ｂ）の左図はコイルの平面図であり、右図はコイルのシンボル図である。或いは、垂直ソレノイドや、平面スパイラルコイルと垂直ソレノイドを組み合わせた巻き方でも良い。垂直ソレノイドを形成する場合には、例えば、Ｍｎを層準ｎの金属配線とすると、Ｍ２とＭ３で巻いたあと、更に同じ位置で、Ｍ４とＭ５で巻けば良い。
【００２２】
図３に示すように、第１の電源配線群２０と第２の電源配線群３０は、それぞれ電源線２１，３１と接地線２２，３２との電源線対からなる。図３（ａ）の場合には、互いに層準の異なる電源線２１と電源線３１とが交差位置でビア４１によって短絡し、互いに層準の異なる接地線２２と接地線３１とが交差位置でビア４２によって短絡している。なお、図３（ａ）の左図は電源線の平面図であり、右図は電源線のシンボル図である。また、図３（ｂ）は、電源線２１，３１同士或いは接地線２２，３２同士が交差位置で短絡していない場合を示しており、ここでも、図３（ｂ）の左図は電源線の平面図であり、右図は電源線のシンボル図である。
【００２３】
図４は、コイルと電源線を組み合わせた場合のシンボル表記の説明図であり、図４（ａ）はコイル１０の内部において、電源線２１，３１同士或いは接地線２２，３２同士が交差位置で短絡している場合を示している。また、図４（ｂ）はコイル１０の内部において、電源線２１，３１同士或いは接地線２２，３２同士が交差位置で短絡していない場合を示している。図４（ａ）及び図４（ｂ）における左図はコイルと電源線を組み合わせた場合の平面図であり、右図はそのシンボル図である。
【００２４】
図５は、コイルアレイと電源線のシンボル表記の説明図であり、図５（ａ）はコイルアレイと電源線の平面図であり、図５（ｂ）はそのシンボル図である。上述の図１は、図５（ｂ）に対してチップの周辺に設けた電源線を加えたものである。なお、ここでは、各コイル１０の内部において、電源線２１，３１同士或いは接地線２２，３２同士が交差位置で短絡している場合を示しているが、必ずしも全てのコイルの内部で、電源線２１，３１同士或いは接地線２２，３２同士を交差位置で短絡させる必要はない。即ち、一部のコイル１０の内部で選択的に電源線２１，３１同士或いは接地線２２，３２同士を交差位置で短絡させるようにしても良いし、或いは、所定の周期毎に選択的にコイルの内部で電源線２１，３１同士或いは接地線２２，３２同士を交差位置で短絡させるようにしても良い。さらには、電源線２１，３１の一端を開放端にするとともに、接地線２２，３２の一端も開放端にしても良く、その場合には、コイル列の周辺で電源線２１，３１同士或いは接地線２２，３２同士が接続されていれば良く、接続箇所を結ぶ電源線対が閉回路となる。典型的には、チップの周辺に設けた電源線対が閉回路となる。
【００２５】
一部のコイル１０の内部或いは所定の周期毎に選択的にコイルの内部で電源線２１，３１同士或いは接地線２２，３２同士を交差位置で短絡させた場合には、着目するコイルに対して、複数の閉回路が形成される。複数の閉回路の効果が重畳する結果、着目するコイルの誘導結合は低下する。しかし、渦電流の経路は拡大するので電気抵抗は大きくなり渦電流効果は小さくなり、その結果、誘導結合の低下が抑制される。
【００２６】
図６は、コイルを流れる電流による磁界強度分布の説明図である。コイル１０１は空芯なのでコイル１０１の辺の周辺の磁界が強くなる。一方、コイル１０１の辺の内側は対向する辺の磁界が同じ向きに重なるので、コイル１０１の辺の外側よりも磁界が強くなる。しかし、コイル１０１の外側には別のコイル１０２が近接して配置されている。コイルを高密度に配置するほど隣のコイルからの磁界がより強く重なり、コイルの内側よりも外側の方が磁界が強くなる場合が多い。
【００２７】
また、電源線を互いに隣接するコイルの間に設置するとき、電源線とコイルの辺の距離は短くなる。したがって、コイルの高密度化の観点から、電源網を通すのはコイルの内側の中央付近が望ましい。図１は、そのような電源網を示している。
【００２８】
図７は、コイルの周辺に形成される渦電流の流れる閉回路の説明図である。中央のコイルに着目すると、中央のコイルを囲む８つのコイル１０の内部で短絡している第１の電源線群２０と第２の電源線群３０によって形成される太線で示す閉回路４３が中央の太線で示すコイルにおける誘導結合に受ける最も大きな影響を与える渦電流の経路となる。この場合、電源線対２０，３０は、コイル１０の中央を通っているので、閉回路４３は、中央のコイル１０の辺からコイルの辺長Ｄの０．５倍とコイル相互間の間隔の和だけ離れたところを周回することになる。
【００２９】
図８は、誘導結合の電源線網とコイル辺の距離依存性の説明図であり、電磁界シミュレーションで求めた送受信コイル間の電磁界の透過率を電源網を配置しない場合の透過率で規格化した値として示している。図１に示した配置の場合には、図７で示すように、注目するコイルに最も影響を与える閉回路は、注目するコイルの辺からコイルの辺長Ｄの０．５倍以上離れた位置を周回するので、誘導結合の劣化は１０％以内に納まることが分かる。なお、上述の図２８の実験の場合には、コイルの辺に沿う配線を仮定しているので、結果が異なっている。
【００３０】
また、特許文献１に示すように、第１のコイルアレイに対して、第１のコイルアレイと同じ間隔で配置した同じ多層配線構造により形成された第２のコイルアレイを、第１のコイルアレイと所定間隔だけずれて重なるように配置しても良い。この場合にも、第１の電源配線群が多層配線構造の積層方向から見て第２のコイルアレイを構成する全てのコイルの内部のＸ方向を通過し、第２の電源配線群が多層配線構造の積層方向から見て第２のコイルアレイを構成する全てのコイルの内部のＹ方向を通過するように配置する。この場合、互いに重なったコイルは、特許文献１に示すように、時分割或いは位相分割で電磁界通信を行うことになる。
【００３１】
第１のコイルアレイの各コイルをコイル間に電源線対を配置することが困難な程度に近接配置するとともに、第２のコイルアレイの各コイルをコイル間に電源線対を配置することが困難な程度に近接配置した場合には、各コイルの内部を通過するように、複数の電源線対を配置すれば良い。この場合、各電源線の一端及び接地線の一端を開放端にすることが望ましい。
【００３２】
なお、第１のコイル要素及び第２のコイル要素と第１の電源配線群及び第２の電源配線群とを同一の基板に設けた多層配線構造により形成しても良いし、互いに異なった基板に設けた多層配線構造により形成しても良い。
【００３３】
本発明の実施の形態においては、
１）コイルの中央付近に電源線対を通す、
２）コイルの中央付近で交差する電源線対はビアで接続する、
３）コイルの一部を重ねたとき、コイルの辺の間を通る電源線対はコイル列の中ではビアで接続せずにコイル列の外側でビアにより接続する
という構成を採用している。
その結果、
１）渦電流の経路となる閉回路を、コイルからコイルの辺長の０．５倍以上離すことができるので、電源線網によるコイルの誘導結合の低下を抑えることができる。
２）電源線対を密に配置することができるので、電源線網の電気抵抗の増大を抑えることができる。
３）コイルの中央付近に電源線対を通しているので、誘導結合通信用のコイルのレイアウト密度を高くできる
という作用効果が得られる。
【実施例１】
【００３４】
次に、図９及び図１０を参照して、本発明の実施例１の半導体集積回路装置を説明する。図９は、本発明の実施例１の半導体集積回路装置の説明図であり、図９（ａ）は送受信コイルアレイ配置領域のシンボル図であり、図９（ｂ）は、送受信コイルアレイ配置領域の概略的断面図である。図９（ａ）に示すように、各コイル５０の中央付近をＸ方向には電源線対６０が通過し、Ｙ方向には電源線対７０が通過し、各コイル５０の中央部で、電源線対６０と電源線対７０の電源線同士及び接地線同士がビア８０により接続されている。なお、図９（ａ）においては、コイルアレイは６行６列で示しているが、ｍ行ｎ列に拡張されるものである。
【００３５】
図９（ａ）及び図９（ｂ）に示すように、各コイル５０は、シリコン基板５５上に形成された多層配線構造５６を利用して互いに層準が異なる配線によるコイル要素５１とコイル要素５２を交互にビア５３により接続して形成されている。また、電源線対６０は、コイル要素５１と平行な同じ層準の配線によって形成され、電源線対７０はコイル要素５２と平行な同じ層準の配線によって形成される。なお、ここでは、層準の違いを実線と破線で示しており、以後、線種が異なる場合は層準の違いを表している。
【００３６】
図１０は、渦電流の流れる閉回路の説明図であり、ここでは、太線で示した着目するコイルに対して最大の影響を与える太線で示した閉回路８３を示している。電界シミュレーションの結果によると、実施例１の電磁界の透過率は、電源網を設けない場合の透過率を１にした場合に、０．９０となり、１０％の低下で透過率の劣化が押さえられている。なお、電界シミュレーションに際しては、コイルの辺長Ｄを１００μｍ、互いに隣接するコイル辺同士の間隔を２０μｍ、コイル要素の線幅を７μｍ、電源線及び接地線の線幅を１０μｍとしている。
【００３７】
このように、実施例１においては、各コイル５０の中央付近を通過するように電源線対６０及び電源線対７０を配置し、各コイル５０の中央付近で電源線対６０及び電源線対７０の電源線同士及び接地線同士を接続しているので、コイルのレイアウト密度を高くすることができるとともに、電源網の電源電圧降下を抑制することができる。
【００３８】
また、着目するコイルに最大の影響を与える渦電流の流れる閉回路は、コイルの辺長Ｄの０．５倍以上離れた位置に形成されるので、渦電流による誘導結合の低下を１０％程度に抑制することができる。
【実施例２】
【００３９】
次に、図１１を参照して、本発明の実施例２の半導体集積回路装置を説明する。図１１は、本発明の実施例２の半導体集積回路装置の説明図であり、図１１（ａ）は送受信コイルアレイ配置領域のシンボル図であり、図１１（ｂ）は、送受信コイルアレイ配置領域の概略的断面図である。図１１（ａ）に示すように、積層方向から見て各コイル９０の中央付近をＸ方向には電源線対６０が通過し、Ｙ方向には電源線対７０が通過し、各コイル９０の中央部で、電源線対６０と電源線対７０の電源線同士及び接地線同士がビア８０により接続されている。なお、図１１（ａ）においては、コイルアレイは６行６列で示しているが、ｍ行ｎ列に拡張されるものである。
【００４０】
但し、図１１（ａ）及び図１１（ｂ）に示すように、各コイル９０は、シリコン基板５５上に形成された多層配線構造５６を利用して互いに同じ層準の配線によるコイル要素９１とコイル要素９２により形成される平面スパイラルコイルである。したがって、電源線対６０及び電源線対７０はコイル９０の内部を通過できないので、電源線対６０及び電源線対７０はコイル要素９１及びコイル要素９２と異なった層準の配線によって形成される。
【００４１】
この場合の着目するコイルに対して最大の影響を与える閉回路は実施例１と同様であり、実施例１と同様に、電磁界の透過率の劣化を抑制することができる。また、コイルのレイアウト密度を高くすることができるとともに、電源網の電源電圧降下を抑制することができる。
【実施例３】
【００４２】
次に、図１２を参照して、本発明の実施例３の半導体集積回路装置を説明する。図１２は、本発明の実施例３の半導体集積回路装置の説明図であり、図１２（ａ）は送受信コイルアレイ配置領域のシンボル図であり、図１２（ｂ）は、送受信コイルアレイ配置領域の概略的断面図である。図１２（ａ）に示すように、積層方向から見て各コイル９０の中央付近をＸ方向には電源線対６０が通過し、Ｙ方向には電源線対７０が通過し、各コイル９０の中央部で、電源線対６０と電源線対７０の電源線同士及び接地線同士がビア８０により接続されている。なお、図１１（ａ）においては、コイルアレイは６行６列で示しているが、ｍ行ｎ列に拡張されるものである。
【００４３】
図１２（ａ）及び図１２（ｂ）に示すように、各コイル９０は、シリコン基板５７上に形成された多層配線構造５８を利用して互いに同じ層準の配線によるコイル要素９１とコイル要素９２により形成される平面スパイラルコイルである。しがたって、電源線対６０及び電源線対７０はコイル９０の内部を通過できないので、電源線対６０及び電源線対７０はコイル要素９１及びコイル要素９２とは互いに異なったシリコン基板５５に設けた多層配線構造５６を利用して形成する。
【００４４】
この場合の着目するコイルに対して最大の影響を与える閉回路は実施例１と同様であり、実施例１と同様に、電磁界の透過率の劣化を抑制することができる。また、コイルのレイアウト密度を高くすることができるとともに、電源網の電源電圧降下を抑制することができる。
【実施例４】
【００４５】
次に、図１３及び図１４を参照して、本発明の実施例４の半導体集積回路装置を説明する。図１３は、本発明の実施例４の半導体集積回路装置の送受信コイルアレイ配置領域のシンボル図である。図１３に示すように、所定の周期の位置の各コイル５０の中央部で、電源線対６０と電源線対７０の電源線同士及び接地線同士がビア８０により接続されている。なお、図１３においては、コイルアレイは６行６列で示しているが、ｍ行ｎ列に拡張されるものである。
【００４６】
図１４は、渦電流の流れる閉回路の説明図であり、ここでは、太い実線で示す着目するコイルに対して最大の影響を与える太い実線で示す閉回路８４と太い破線で示す閉回路８５を示している。電界シミュレーションの結果によると、実施例４の電磁界の透過率は、電源網を設けない場合の透過率を１にした場合に、０．９５となり、５％の低下で透過率の劣化が押さえられている。なお、電界シミュレーションに際しては、コイルの辺長Ｄを１００μｍ、互いに隣接するコイル辺同士の間隔を２０μｍ、コイル要素の線幅を７μｍ、電源線及び接地線の線幅を１０μｍとしている。
【００４７】
このように、実施例４においては、各コイル５０の中央付近を通過するように電源線対６０及び電源線対７０を配置し、所定の周期に配置されたコイル５０の中央付近で電源線対６０及び電源線対７０の電源線同士及び接地線同士を接続しているので、渦電流による電磁界の透過率の低下をより抑制することができる。なお、コイルのレイアウト密度を高くすることができるとともに、電源網の電源電圧降下を抑制することができる点は、実施例１と同様である。
【００４８】
なお、実施例４においては、実施例１と同様に、コイル要素５１及びコイル要素５２を互いに異なった層準の配線で形成しているが、実施例２或いは実施例３と同様に、平面スパイラルコイルとしても良い。その場合には、実施例２と同様に、電源線対６０及び電源線対７０はコイル要素５１及びコイル要素５２とは同じチップに設けた多層配線構造を利用して形成しても良いし、或いは、実施例３と同様に、互いに異なったチップに設けた多層配線構造を利用して形成しても良い。
【実施例５】
【００４９】
次に、図１５及び図１６を参照して、本発明の実施例５の半導体集積回路装置を説明する。図１５は、本発明の実施例５の半導体集積回路装置の送受信コイルアレイ配置領域のシンボル図である。図１５に示すように、第１のコイルアレイを構成するコイル５０１に対して第１のコイルアレイと同じ構成のコイル５０２からなる第２のコイルアレイをコイル５０１とコイル５０２とがずれて重なるように配置する。このような配置は、コイル要素５１１，５１２とコイル要素５２１，５２２を互いに異なる層準の配線で形成することによって可能になる。
【００５０】
また、電源線対６０１，６０２の一端と、電源線対７０１，７０２の一端は開放端として、コイル５０１，５０２の内部においては、電源線対６０１，６０２と、電源線対７０１，７０２とは短絡しないようにしている。この場合、互いに重なり合うコイルは時分割或いは位相分割で電磁界通信を行うことになる。なお、図１５においては、各コイルアレイは３行３列で示しているが、ｍ行ｎ列に拡張されるものである。
【００５１】
図１６は、渦電流の流れる閉回路の説明図であり、各コイル５０１，５０２の内部においては、電源線対６０１，６０２と、電源線対７０１，７０２とは短絡していないので、太線で示す着目するコイルに最大の影響を与える閉回路８６は、コイルアレイの外側に形成される。したがって、閉回路８６は各コイル５０１，５０２の辺から大幅に離れているので、渦電流による影響を大幅に小さくすることができる。なお、ここでは、理解しやすいように、閉回路８６を実際の閉回路より内側に一点鎖線で示している。或いは、コイル列の周辺で電源線対６０１，６０２と、電源線対７０１，７０２とが接続されていれば良く、接続箇所を結ぶ電源線対が閉回路となる。
【実施例６】
【００５２】
次に、図１７及び図１８を参照して、本発明の実施例６の半導体集積回路装置を説明する。図１７は、本発明の実施例６の半導体集積回路装置の送受信コイルアレイ配置領域のシンボル図であり、コイルの配置及び電源線付の配置は上記の実施例５と同様である。但し、この実施例６においては所定の周期の位置に配置されたコイル５０１，５０２の中央部において、電源線対６０１，６０２と、電源線対７０１，７０２とを短絡させている。この場合も、互いに重なり合うコイルは時分割或いは位相分割で電磁界通信を行うことになる。なお、図１７においては、各コイルアレイは３行３列で示しているが、ｍ行ｎ列に拡張されるものである。
【００５３】
図１８は、渦電流の流れる閉回路の説明図であり、太線で示す着目する中央のコイル５０１に大きな影響を与える３つの閉回路、即ち、太い実線で示す閉回路８７、太い一点鎖線で占めす閉回路８８及び太い二点鎖線で示す閉回路８９が形成される。閉回路８８，８９の辺の２辺の一部は着目する中央のコイル５０１の辺から０．５Ｄ以下の距離に近接して配置されるが、その他の部分はかなり離れた距離になるので、渦電流の影響は小さくなる。
【実施例７】
【００５４】
次に、図１９及び図２０を参照して、本発明の実施例７の半導体集積回路装置を説明する。図１９は、本発明の実施例７の半導体集積回路装置の送受信コイルアレイ配置領域のシンボル図である。図１９に示すように、第１のコイルアレイを構成するコイル５０１に対して第１のコイルアレイと同じ構成のコイル５０２からなる第２のコイルアレイをコイル５０１とコイル５０２とがずれて重なるように配置する。このような配置は、コイル要素５１１，５１２とコイル要素５２１，５２２を互いに異なる層準の配線で形成することによって可能になる。
【００５５】
但し、ここでは、各コイルアレイの互いに隣接するコイル５０１，５０２同士の間に電源線対６０及び電源線対７０が配置できない程度に密集してコイル５０１，５０２を配置する。したがって、各コイル５０１，５０２の内部を２本ずつの電源線対６０及び電源線対７０が通過するように、電源線対６０，７０を配置する。また、各電源線対６０，７０は中央部近傍で断線するフイッシュボーン状の配線とする。この場合も、互いに重なり合うコイルは時分割或いは位相分割で電磁界通信を行うことになる。なお、図１９においては、各コイルアレイは３行３列で示しているが、ｍ行ｎ列に拡張されるものである。
【００５６】
図２０は、渦電流の流れる閉回路の説明図であり、各コイル５０１，５０２の内部においては、電源線対６０と、電源線対７０とは短絡していないので、着目するコイルに最大の影響を与える閉回路８６は、コイルアレイの外側に形成される。したがって、閉回路８６は各コイル５０１，５０２の辺から大幅に離れているので、渦電流による影響を大幅に小さくすることができる。なお、ここでも、理解しやすいように、閉回路８６を実際の閉回路より内側に一点鎖線で示している。或いは、コイル列の周辺で電源線対６０と、電源線対７０とが接続されていれば良く、接続箇所を結ぶ電源線対が閉回路となる。
【実施例８】
【００５７】
次に、図２１及び図２２を参照して、本発明の実施例８の半導体集積回路装置を説明する。図２１は、本発明の実施例８の半導体集積回路装置の説明図であり、図２１（ａ）は送受信コイルアレイ配置領域のシンボル図であり、図２１（ｂ）は、送受信コイルアレイ配置領域の概略的断面図である。図２１（ａ）に示すように、各コイル１００の中央付近をＸ方向には電源線対６０が通過し、Ｙ方向には電源線対７０が通過し、各コイル１００の中央部で、電源線対６０と電源線対７０の電源線同士及び接地線同士がビア８０により接続されている。但し、この実施例８においては、各コイル１００は、電源線対６０に対して４５°傾斜した配線で形成されるコイル要素１０１と電源線対７０に対して４５°傾斜した配線で形成されたコイル要素１０２からなるダイヤ型のコイル１００である。なお、図２１（ａ）においては、コイルアレイは最外周の配置が６行５列で示しているが、ｍ行ｎ列に拡張されるものである。
【００５８】
図２１（ｂ）に示すように、各コイル１００は、シリコン基板５５上に形成された多層配線構造５６を利用して同じ層準の配線によるコイル要素１０１とコイル要素１０２により形成される平面スパイラルコイルである。したがって、電源線対６０及び電源線対７０はコイル１００の内部を通過できないので、電源線対６０及び電源線対７０はコイル要素１０１及びコイル要素１０２と異なった層準の配線によって形成される。
【００５９】
図２２は、渦電流の流れる閉回路の説明図であり、ここでは、太線で示す着目するコイルに対して最大の影響を与える閉回路１１１を太い実線で示している。電界シミュレーションの結果によると、実施例８の電磁界の透過率は、電源網を設けない場合の透過率を１にした場合に、０．８０となり、２０％の低下で透過率の劣化が押さえられている。なお、電界シミュレーションに際しては、コイルの辺長Ｄを１００μｍ、互いに隣接するコイル辺同士の間隔を２０μｍ、コイル要素の線幅を７μｍ、電源線及び接地線の線幅を１０μｍとしている。
【００６０】
このように、実施例８においては、コイル要素と電源線対を４５°傾斜させているので、特許文献２で示したように、コイルとＸ−Ｙ方向に配置された電源線対との間のクロストークを小さくすることができる。ビオ・サバールの法則（微小な長さの電流要素によってｒ離れた位置に作られる微小な磁場を計算する式）から理解できるように、電源網とコイル辺が斜めに対向すると、両者の距離が離れ角度も付くことから、渦電流を効果的に減少することができる。なお、実施例８の場合も、実施例１と同様に、コイル１００を互いに層準の異なるコイル要素を接続して形成しても良い。或いは、実施例３のように、コイル要素と、電源線対を互いに異なったチップに形成した多層配線構造を利用して形成しても良い。
【実施例９】
【００６１】
次に、図２３乃至図２５を参照して、本発明の実施例９の半導体集積回路装置を説明する。図２３は、本発明の実施例９の半導体集積回路装置の説明図であり、図２３（ａ）は送受信コイルアレイ配置領域のシンボル図であり、図２３（ｂ）は、送受信コイルアレイ配置領域の概略的断面図である。図２３（ａ）に示すように、実施例８と同様に、各コイル１００の中央付近をＸ方向には電源線対６０が通過し、Ｙ方向には電源線対７０が通過している。但し、実施例９においては所定の周期の位置に配置されたコイル１００の中央部で、電源線対６０と電源線対７０の電源線同士及び接地線同士がビア８０により接続されている。なお、図２３（ａ）においては、コイルアレイは最外周の配置が６行５列で示しているが、ｍ行ｎ列に拡張されるものである。
【００６２】
図２３（ｂ）に示すように、各コイル１００は、シリコン基板５７上に形成された多層配線構造５８を利用して同じ層準の配線によるコイル要素１０１とコイル要素１０２により形成される平面スパイラルコイルである。したがって、電源線対６０及び電源線対７０はコイル１００の内部を通過できないので、電源線対６０及び電源線対７０はコイル要素１０１及びコイル要素１０２と互いに異なったシリコン基板５５上に形成された多層配線構造５６を利用して形成される。
【００６３】
図２４は、渦電流の流れる閉回路の説明図であり、ここでは、その内部において電源線対６０と電源線対７０が交差位置において短絡していないコイルに着目しており、太線で示す着目するコイルに対して最大の影響を与える２つの閉回路１１２，１１３を太い実線で示している。電界シミュレーションの結果によると、実施例９の電磁界の透過率は、電源網を設けない場合の透過率を１にした場合に、０．８８となり、１２％の低下で透過率の劣化が押さえられている。なお、電界シミュレーションに際しては、コイルの辺長Ｄを１００μｍ、互いに隣接するコイル辺同士の間隔を２０μｍ、コイル要素の線幅を７μｍ、電源線及び接地線の線幅を１０μｍとしている。
【００６４】
図２５は、渦電流の流れる閉回路の説明図であり、ここでは、その内部において電源線対６０と電源線対７０が交差位置において短絡しているコイルに着目しており、太線で示す着目するコイルに対して大きな影響を与える太い実線で示す正方形状の閉回路１１４と太い実線で示す大きな長方形状の閉回路１１５，１１６の３つの閉回路を示している。電界シミュレーションの結果によると、この場合の電磁界の透過率は、電源網を設けない場合の透過率を１にした場合に、０．９０となり、１０％の低下で透過率の劣化が押さえられている。
【００６５】
このように、実施例９においては、所定の周期の位置に配置されたコイル１００の中央部で、電源線対６０と電源線対７０の電源線同士及び接地線同士を短絡させているので、コイルの辺と電源線対の平均距離は実施例８より大きくなり、渦電流の影響を弱めることができる。なお、実施例９の場合も、実施例１と同様に、コイル１００を互いに層準の異なるコイル要素を接続して形成しても良い。或いは、実施例８のように、コイル要素と、電源線対を同じチップに形成した多層配線構造を利用して形成しても良い。
【実施例１０】
【００６６】
次に、図２６を参照して、本発明の実施例１０の半導体集積回路装置を説明する。図２６は、本発明の実施例１０の半導体集積回路装置の送受信コイルアレイ配置領域のシンボル図である。図２６に示すように、第１のコイルアレイを構成するコイル１２０１に対して第１のコイルアレイと同じ構成のコイル１２０２からなる第２のコイルアレイをコイル１２０１とコイル１２０２とがずれて重なるように配置する。このような配置は、コイル要素１２１１，１２１２とコイル要素１２２１，１２２２を互いに異なる層準の配線で形成することによって可能になる。
【００６７】
また、電源線対６０１，６０２の一端と、電源線対７０１，７０２の一端は開放端として、コイル１２０１，１２０２の内部においては、電源線対６０１，６０２と、電源線対７０１，７０２とは短絡しないようにしている。この場合、互いに重なり合うコイルは時分割或いは位相分割で電磁界通信を行うことになる。なお、図２６においては、各コイルアレイは３行３列で示しているが、ｍ行ｎ列に拡張されるものである。
【００６８】
この場合の渦電流の流れる閉回路は、上記の実施例５と同様である。即ち、着目するコイルに最大の影響を与える閉回路は、コイルアレイの外側に形成される。したがって、閉回路は各コイル１２０１，１２０２の辺から大幅に離れているので、渦電流による影響を大幅に小さくすることができる。或いは、コイル列の周辺で電源線対６０１，６０２と、電源線対７０１，７０２とが接続されていれば良く、接続箇所を結ぶ電源線対が閉回路となる。
【００６９】
なお、この場合、実施例７と同様に、各コイルアレイの互いに隣接するコイル１２０１，１２０２同士の間に電源線対６０１，６０２及び電源線対７０１，７０２が配置できない程度に密接してコイル１２０１，１２０２を配置しても良い。この場合、各コイル１２０１，１２０２の内部を２本ずつの電源線対６０及び電源線対７０が通過するように、電源線対６０，７０を配置する。また、各電源線対６０，７０は中央部近傍で断線するフイッシュボーン状の配線とする。
【実施例１１】
【００７０】
次に、図２７を参照して、本発明の実施例１１の半導体集積回路装置を説明する。図２７は、本発明の実施例１０の半導体集積回路装置の送受信コイルアレイ配置領域のシンボル図である。図２６に示すように、第１のコイルアレイを構成するコイル１２０１に対して第１のコイルアレイと同じ構成のコイル１２０２からなる第２のコイルアレイをコイル１２０１とコイル１２０２とがずれて重なるように配置する。このような配置は、コイル要素１２１１，１２１２とコイル要素１２２１，１２２２を互いに異なる層準の配線で形成することによって可能になる。
【００７１】
また、電源線対６０１，６０２の一端と、電源線対７０１，７０２の一端は開放端として、所定の周期の位置のコイル１２０１，１２０２の内部においては、電源線対６０１，６０２と、電源線対７０１，７０２とを短絡させている。この場合、互いに重なり合うコイルは時分割或いは位相分割で電磁界通信を行うことになる。なお、図２７においては、各コイルアレイは３行３列で示しているが、ｍ行ｎ列に拡張されるものである。
【００７２】
この場合の着目するコイルに大きな影響を与える渦電流の流れる閉回路は、上記の実施例６と同様に、複数形成されるが、いずれもコイルの辺に対する相対距離が大きいので、渦電流による影響を大幅に小さくすることができる。
【符号の説明】
【００７３】
１０，１０１，１０２  コイル
１１  第１のコイル要素
１２  第２のコイル要素
１３  ビア
２０  第１の電源配線群
２１，３１  電源線
２２，３２  接地線
３０  第２の電源配線群
４１，４２ビア
４３  閉回路
５０，５０１，５０２，９０，１００，１００１，１００２，１２０１，１２０２  コイル
５１，５２，９１，９２，１０１，１０１１，１０１２，１０２，１０２１，１０２２，１２１１，１２１２，１２２１，１２２２  コイル要素
５３，８０  ビア
５５，５７  シリコン基板
５６，５８  多層配線構造
６０，６０１，６０２，７０，７０１，７０２  電源線対
８３，８４，８５，８６，８７，８８，８９，１１１，１１２，１１３，１１４，１１５，１１６  閉回路
【図１】
0006683366.tif 000002
【図２】
0006683366.tif 000003
【図３】
0006683366.tif 000004
【図４】
0006683366.tif 000005
【図５】
0006683366.tif 000006
【図６】
0006683366.tif 000007
【図７】
0006683366.tif 000008
【図８】
0006683366.tif 000009
【図９】
0006683366.tif 000010
【図１０】
0006683366.tif 000011
【図１１】
0006683366.tif 000012
【図１２】
0006683366.tif 000013
【図１３】
0006683366.tif 000014
【図１４】
0006683366.tif 000015
【図１５】
0006683366.tif 000016
【図１６】
0006683366.tif 000017
【図１７】
0006683366.tif 000018
【図１８】
0006683366.tif 000019
【図１９】
0006683366.tif 000020
【図２０】
0006683366.tif 000021
【図２１】
0006683366.tif 000022
【図２２】
0006683366.tif 000023
【図２３】
0006683366.tif 000024
【図２４】
0006683366.tif 000025
【図２５】
0006683366.tif 000026
【図２６】
0006683366.tif 000027
【図２７】
0006683366.tif 000028
【図２８】
0006683366.tif 000029