(57)【特許請求の範囲】
【請求項１】
電流共振型スイッチング電源を備え、第１のモード又は第２のモードで動作する電源装置であって、
入力された交流電圧を整流して得られた直流電圧を一次側に入力し、前記一次側に入力された直流電圧とは異なる電圧を二次側より出力する、電流共振回路を含むトランスと、
前記トランスに対して発振動作を行う発振器と、
第１の基準電圧を出力する第１の基準電圧源と、
前記第１の基準電圧より低い第２の基準電圧を出力する第２の基準電圧源と、
外部から入力される前記第１のモードと前記第２のモードの切り替えを指示する切替信号に従って、前記第１のモードでは前記第１の基準電圧と前記トランスからの出力電圧との差分に従い、前記発振器の発振動作のタイミングと前記トランスの二次側に励起される電圧を変化させる発振周波数とを制御し、前記第２のモードでは前記第１の基準電圧と前記トランスからの出力電圧との比較の結果と前記第２の基準電圧と前記トランスからの出力電圧との比較の結果とに従い、前記発振器の発振動作のタイミングと前記トランスの二次側に励起される電圧を変化させる発振周波数とを制御する制御部とを有することを特徴とする電源装置。
【請求項２】
前記トランスの二次側により出力された電圧を整流する第１の整流器と、
前記第１の整流器により整流された電圧を平滑する第１のコンデンサと、
前記第１の基準電圧と前記第１のコンデンサにより平滑され第１の負荷に出力される出力電圧との差分に従って、異なる電流を出力するアンプと、
前記第１のコンデンサにより平滑された出力電圧と前記第１の基準電圧とを比較する第１の比較器と、
前記第１のコンデンサにより平滑された前記出力電圧と前記第２の基準電圧とを比較する第２の比較器と、
前記第１の比較器からの比較の結果と前記第２の比較器からの比較の結果とを入力するラッチ回路とをさらに有し、
前記制御部は、前記第１のモードでは前記アンプからの出力を入力、または、前記第２のモードでは前記ラッチ回路からの出力を入力することにより前記発振器の発振動作と発振周波数とを制御することを特徴とする請求項１に記載の電源装置。
【請求項３】
前記第１の基準電圧より低く、前記第２の基準電圧より高い第３の基準電圧を出力する第３の基準電圧源をさらに有し、
前記第１の比較器は、前記第１のコンデンサにより平滑された前記出力電圧と、前記第１の基準電圧に代えて前記第３の基準電圧とを比較することを特徴とする請求項２に記載の電源装置。
【請求項４】
前記トランスの二次側により出力された電圧を整流する第２の整流器と、
前記第２の整流器により整流された電圧を平滑する第２のコンデンサとをさらに有し、
前記第２のコンデンサにより平滑された電圧は第２の負荷に出力され、
前記第１の比較器と前記第２の比較器はそれぞれ、前記第１のコンデンサにより平滑された前記出力電圧に代えて、前記第２のコンデンサにより平滑された出力電圧を入力することを特徴とする請求項３に記載の電源装置。
【請求項５】
前記第１の負荷に出力される電圧は、前記第２の負荷に出力される電圧より高いことを特徴とする請求項４に記載の電源装置。
【請求項６】
前記第１のモードでは、前記発振周波数を制御するために前記制御部で生成される制御信号の電圧は予め定められた範囲の中で安定し、
前記第２のモードでは、前記制御信号の電圧は０Ｖから予め定められた電圧値との間で変動することを特徴とする請求項４又は５に記載の電源装置。
【請求項７】
前記発振器の発振周波数は、前記制御信号の電圧に従って変化し、
前記制御信号の電圧が第１の閾値未満の場合、前記発振器は発振を停止し、
前記制御信号の電圧が前記第１の閾値である場合、前記発振器は最高周波数で発振を行い、前記制御信号の電圧が高くなるにつれて、前記発振周波数が最低周波数へと低下することを特徴とする請求項６に記載の電源装置。
【請求項８】
前記発振周波数が高い場合、前記トランスの二次側に励起される電圧は小さく、前記発振周波数が低い場合、前記トランスの二次側に励起される電圧は大きいことを特徴とする請求項７に記載の電源装置。
【請求項９】
請求項５乃至８のいずれか１項に記載の電源装置を用いた記録装置であって、
記録媒体を搬送する搬送手段と、
前記記録媒体に記録を行う記録ヘッドと、
前記搬送手段と前記記録ヘッドの動作を制御する制御手段と、
前記制御手段に電圧を出力するＤＣ−ＤＣコンバータとを有し、
前記第１の負荷は前記搬送手段と前記記録ヘッドとを含み、
前記第２の負荷は前記ＤＣ−ＤＣコンバータを含むことを特徴とする記録装置。
【請求項１０】
前記記録装置に交流電源を投入した場合、前記電源装置を前記第２のモードで動作させて、前記制御手段を初期化し、該初期化の後、前記電源装置を前記第１のモードで動作させるよう切替える切替手段をさらに有することを特徴とする請求項９に記載の記録装置。
【請求項１１】
前記切替手段は、印刷命令の入力を待ち合わせ、予め定められた時間に前記印刷命令の入力がない場合には、前記電源装置を前記第２のモードに切替えることを特徴とする請求項１０に記載の記録装置。
【請求項１２】
前記第１のモードにおける単位時間の消費電力は前記第２のモードにおける単位時間の消費電力よりも大きいことを特徴とする請求項９に記載の記録装置。
【請求項１３】
電流共振型スイッチング電源を備え、第１のモード又は第２のモードで動作し、入力された交流電圧を整流して得られた直流電圧を一次側に入力し、前記一次側に入力された直流電圧とは異なる電圧を二次側より出力する、電流共振回路を含むトランスと、第１の基準電圧を出力する第１の基準電圧源と、前記第１の基準電圧より低い第２の基準電圧を出力する第２の基準電圧源とを備える電源装置の制御方法であって、
前記トランスに対して発振器により発振動作を行う発振工程と、
外部から入力される前記第１のモードと前記第２のモードの切り替えを指示する切替信号に従って、前記第１のモードでは前記第１の基準電圧と前記トランスからの出力電圧との差分に従い、前記発振器の発振動作のタイミングと前記トランスの二次側に励起される電圧を変化させる発振周波数とを制御し、前記第２のモードでは前記第１の基準電圧と前記トランスからの出力電圧との比較の結果と前記第２の基準電圧と前記トランスからの出力電圧との比較の結果とに従い、前記発振器の発振動作のタイミングと前記トランスの二次側に励起される電圧を変化させる発振周波数とを制御する制御工程とを有することを特徴とする制御方法。
【請求項１４】
電流共振型スイッチング電源を備え、第１のモード又は第２のモードで動作する電源装置であって、
入力された交流電圧を整流して得られた直流電圧を一次側に入力し、前記一次側に入力された直流電圧とは異なる電圧を二次側より出力する、電流共振回路を含むトランスと、
前記トランスに対して発振動作を行う発振器と、
前記トランスの二次側により出力された電圧を整流する第１の整流器と、
前記第１の整流器により整流された電圧を平滑する第１のコンデンサと、
前記トランスの二次側により出力された電圧を整流する第２の整流器と、
前記第２の整流器により整流された電圧を平滑する第２のコンデンサと、
第１の基準電圧を出力する第１の基準電圧源と、
前記第１の基準電圧より低い第２の基準電圧を出力する第２の基準電圧源と、
前記第１の基準電圧より低く、前記第２の基準電圧より高い第３の基準電圧を出力する第３の基準電圧源と、
前記第２のコンデンサにより平滑された出力電圧と前記第３の基準電圧とを比較する第１の比較器と、
前記第２のコンデンサにより平滑された前記出力電圧と前記第２の基準電圧とを比較する第２の比較器と、
外部から入力される前記第１のモードと前記第２のモードの切り替えを指示する切替信号に従って、前記第１のモードでは前記第１の基準電圧と前記第１のコンデンサにより平滑された出力電圧との差分に従い、前記発振器の発振動作のタイミングと前記トランスの二次側に励起される電圧を変化させる発振周波数とを制御し、前記第２のモードでは前記第１の比較器の比較結果と、前記第２の比較器の比較結果とに従い、前記発振器の発振動作のタイミングと前記トランスの二次側に励起される電圧を変化させる発振周波数とを制御する制御部とを有することを特徴とする電源装置。
【請求項１５】
前記第１のモードにおける電力消費量は、前記第２のモードにおける電力消費量よりも多いことを特徴とする請求項１４に記載の電源装置。
【請求項１６】
請求項１４又は１５に記載の電源装置を用いた記録装置であって、
記録媒体を搬送する搬送手段と、
前記記録媒体に記録を行う記録ヘッドとを備えることを特徴とする記録装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電源装置、記録装置、及び制御方法に関し、特に、電源装置、その電源装置を用いる、例えば、インクジェット記録ヘッドを用いて記録媒体に画像を記録する記録装置、及び制御方法に関する。
【背景技術】
【０００２】
例えば、Ａ０やＢ０などの大きなサイズの記録媒体に記録を行う大判のプリンタ装置はその動作に大電力を必要とするので、そのような装置には大電力供給時に高い電圧変換効率が得られる電流共振型（ＬＬＣ方式）スイッチング電源が広く使われている。特許文献１には、この電流共振型スイッチング電源をベースとしてバーストモードを備えた構成が開示されている。また、特許文献１にはさらに、バーストモードにおいて発振開始時のソフトスタート時間を通常起動のそれよりも短くし、また、二次側電圧に基づいて、さらには二次側からのフィードバック信号を二つの閾値で評価してバースト動作を行なう構成を開示している。
【０００３】
電流共振型スイッチング電源では、負荷の多寡に関わらず発振動作中には所定量の自己消費が生じる。そこで、電流共振型スイッチング電源では、まずバースト動作を励起し、そしてバースト周期に対する発振動作期間の時間比率を小さくすることで、負荷電力量に対する自己消費電力量の比率を下げ、軽負荷時の効率を改善するようにしている。なお、通常起動時と同じくバースト動作中の発振開始時においても、ソフトスタート動作は素子ストレスとオーバシュートの抑制に有効である。ここでいう電流共振型スイッチング電源においてのソフトスタート動作とは、具体的には、高い周波数で発振を開始してから徐々に周波数を低下させて行く動作のことである。
【０００４】
特許文献１では、バーストモードにおけるソフトスタート時間を通常起動におけるそれと比べて短くすることで、より前述の時間比率を小さくしている。また、特許文献１では、二次側の電圧に基づいてバーストモードにおける発振の開始と停止を制御することで当該モードにおける二次側出力の安定性を得ている。さらに特許文献１では、二次側からのフィードバック信号を二つの閾値で評価することで二次側の電圧変動を所定値以内に収めながら効率の向上に繋がるバースト周期を確保している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第５１７９８９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１の構成は二次側からのフィードバック信号を二つの閾値で評価することで二次側の電圧変動を所定値以内に収めながらバースト周期を確保し、一般的に高利得に設計されるエラーアンプ後のフィードバック信号を評価している。つまり、エラーアンプによって数１０〜数１００倍に変倍された電圧と閾値を比較してバースト周期を決めている。このため、二次側の電圧変動幅は結局、比較的微小なものに収められてしまっている。そして、電圧変動幅が微小な範囲に収められることで、単位時間当たりの発振動作の回数が増加する傾向となっていた。
【０００７】
以上検討したように、上記従来技術では、バースト周期に対する発振動作の回数が増加する傾向となり、消費電力の低減化を実現することが困難となるおそれがあった。
【０００８】
本発明は上記従来例に鑑みてなされたもので、消費電力の低減化を実現する電源装置、記録装置、及び制御方法を提供すること目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために本発明の電源装置は次のような構成からなる。
【００１０】
即ち、電流共振型スイッチング電源を備え、第１のモード又は第２のモードで動作する電源装置であって、入力された交流電圧を整流して得られた直流電圧を一次側に入力し、前記一次側に入力された直流電圧とは異なる電圧を二次側より出力する、電流共振回路を含むトランスと、前記トランスに対して発振動作を行う発振器と、第１の基準電圧を出力する第１の基準電圧源と、前記第１の基準電圧より低い第２の基準電圧を出力する第２の基準電圧源と、外部から入力される前記第１のモードと前記第２のモードの切り替えを指示する切替信号に従って、前記第１のモードでは前記第１の基準電圧と前記トランスからの出力電圧との差分に従い、前記発振器の発振動作のタイミングと前記トランスの二次側に励起される電圧を変化させる発振周波数とを制御し、前記第２のモードでは前記第１の基準電圧と前記トランスからの出力電圧との比較の結果と前記第２の基準電圧と前記トランスからの出力電圧との比較の結果とに従い、前記発振器の発振動作のタイミングと前記トランスの二次側に励起される電圧を変化させる発振周波数とを制御する制御部とを有することを特徴とする。
【発明の効果】
【００１１】
従って本発明によれば、例えば、バーストモードのバースト周期を大幅に延長し、その結果、バースト周期に対する発振動作期間の比率を小さくすることが可能になる。その結果、消費電力の低減化を実現することが可能となる。
【図面の簡単な説明】
【００１２】
【図１】本発明の代表的な実施例であるインクジェット記録装置（記録装置）の構成の概要を示す外観斜視図である。
【図２】図１に示した記録装置の制御構成を示すブロック図である。
【図３】電源装置の構成を示すブロック図である。
【図４】電流電圧変換制御部の構成を示す回路図である。
【図５】電源回路各部からの出力電圧の波形を示した図である。
【図６】電流共振型スイッチング電源の発振周期と二次側電圧の関係を示す図である。
【図７】バーストモードにおける波形を示す図である。
【図８】交流電源の投入開始からの記録装置の動作を示すフローチャートである。
【図９】実施例２に従う電源装置の構成を示すブロック図である。
【図１０】実施例３に従う電源装置の構成を示すブロック図である。
【図１１】実施例３の変型例に従う電源装置の構成を示すブロック図である。
【図１２】バーストモードにおける波形を示す図である。
【発明を実施するための形態】
【００１３】
以下添付図面を参照して本発明の好適な実施例について、さらに具体的かつ詳細に説明する。
【００１４】
なお、この明細書において、「記録」（以下、「プリント」とも称する）とは、文字、図形等有意の情報を形成する場合のみならず、有意無意を問わず、広く記録媒体上に画像、模様、パターン等を形成する、又は媒体の加工を行う場合も表すものとする。また、人間が視覚で知覚し得るように顕在化したものであるか否かを問わない。
【００１５】
また、「記録媒体」とは、一般的な記録装置で用いられる紙のみならず、広く、布、プラスチック・フィルム、金属板、ガラス、セラミックス、木材、皮革等、インクを受容可能なものも表すものとする。
【００１６】
また、「インク」とは、上記「記録」の定義と同様広く解釈されるべきもので、記録媒体上に付与されることによって、画像、模様、パターン等の形成又は記録媒体の加工、或いはインクの処理に供され得る液体を表すものとする。インクの処理としては、例えば記録媒体に付与されるインク中の色剤の凝固又は不溶化させることが挙げられる。
【００１７】
またさらに、「記録要素」とは、特にことわらない限り吐出口ないしこれに連通する液路およびインク吐出に利用されるエネルギーを発生する素子を総括して言うものとする。
【００１８】
＜記録装置の概要（図１〜図２）＞
図１は本発明の代表的な実施形態であるＡ０やＢ０サイズなどの大きなサイズの記録媒体を用いるインクジェット記録装置の外観斜視図である。
【００１９】
図１に示すインクジェット記録装置（以下、記録装置）１００は、１０インチ〜６０インチサイズのロール状の記録媒体（例えば、ロール紙）に記録が可能である。記録装置１００は、本体部を乗せるスタンド１０１、排紙された記録紙を積載するスタッカ１０２を備える。また、記録装置１００には、種々の記録情報や設定結果などを表示するための表示パネル１０３と、記録モードや記録紙などの設定をするための操作パネル１０４がその上面に配設されている。また、開閉可能なアッパーカバー１０６も備えられている。
【００２０】
さらに、記録装置１００の両脇には、ブラック、シアン、マゼンタ、イエロなどのインクタンクを収容して記録ヘッドにインクを供給するためのインクタンク収容部１０５が配置されている。
【００２１】
またさらに、記録装置１００はロール紙のみならず、カット紙も使用可能である。カット紙は給紙部１０７に積載され、記録動作の進行に伴って一枚ずつ記録装置１００の内部へと給紙・搬送される。
【００２２】
なお、この記録装置が用いる記録媒体の大きさから、このような記録装置は大判プリンタと呼ばれることもある。
【００２３】
図２は図１に示す記録装置の制御構成を示すブロック図である。
【００２４】
図２に示されるように、記録装置１００は、ＶＭ（高圧）とＶＣＣ（低圧）の２つの電圧を出力する電源装置９１と、低圧ＶＣＣを入力電圧として、これをさらにＶＤＤに降圧して出力する降圧型のＤＣ−ＤＣコンバータ９２を備える。さらに、記録装置１００は、コントローラ９３、モータドライバ９４、モータ９５、画像処理を実行するとともにヘッド制御信号を生成するヘッドドライバ９６を備えている。コントローラ９３は、ヘッドドライバ９６を介してインクジェット記録ヘッド９７（以下、記録ヘッド）の動作を制御する。また、コントローラ９３は切替信号９８により、バーストモードと通常モードの２つのモードで動作する電源装置９１の動作モードの切替えを制御する。なお、バーストモードにおいて動作している際の単位時間当たりの電力消費量は、通常モードにおいて動作している際の単位時間当たりの電力消費量よりも少ない。
【００２５】
モータドライバ９４はコントローラ９３の指令に基づきモータ９５を駆動制御するが、モータ電流を“０”にすることも可能で、この時、高圧ＶＭが印加され続けた状態でも、モータ９５での電流消費はほぼ“０”となる。ヘッドドライバ９６はコントローラ９３の制御に基づき、記録ヘッド９７へ吐出制御信号を出力する。コントローラ９３から吐出停止命令が発令されるとヘッドドライバ９６は記録ヘッド９７への吐出制御を停止し、その結果、記録ヘッド９７は、高圧ＶＭが印加され続けた状態でも電流消費はほぼ“０”となる。同時に、記録ヘッド９７の内部動作も停止するのでヘッドドライバ９６での消費電力は著しく低減される。
【００２６】
電源装置９１はＰＦＣを内蔵していてもよい。その場合、バーストモードで動作するときにはＰＦＣの動作は停止するように構成されることが望ましい。コントローラ９３は、省エネモード時のバーストモードへの移行の指令のほか、印刷機能にかかわる全体のシーケンス制御を行なう。
【００２７】
次に、以上の構成の記録装置を実装される電源装置の実施例について説明する。
【実施例１】
【００２８】
＜電源装置の構成（図３〜図４）＞
図３は実施例１に従う電源装置９１の構成を示すブロック図である。
【００２９】
図３に示されるように、電源装置９１、ＡＣ電圧を入力する入力部（ＡＣ）１、整流器（ＲＥＣ）２、発振器（ＯＳＣ）３、駆動部（ＤＲＶ）４、電流共振回路を含むトランス（ＴＲ）５、二次側整流器（ＲＥＣ）６、二次側コンデンサ（Ｃ）７を含む。電源装置９１はさらに、基準電圧源（Ｖref1）８、基準電圧源（Ｖref2）９、エラーアンプ（ＡＭＰ）１０、フォトカプラ（ＰＣ）１１、１５〜１６、比較器１２〜１３、１６、ラッチ回路（ＬＡＴ）１４、電流電圧変換制御部（ＣＶＣＮＬ）１７を含む。そして、二次側整流器（ＲＥＣ）６からは二次側電圧１８が負荷１９へと出力される。
【００３０】
入力部（ＡＣ）１には、一般に配電される、例えば、日本国内ではＡＣ１００Ｖ（５０Ｈｚ／６０Ｈｚ）の一次電圧が入力される。実際には、安全確保のためのヒューズや、ノイズフィルタ、突入電流緩和回路などが併用される。
【００３１】
整流器（ＲＥＣ）２は一般的にはダイオードブリッジで構成され、交流電圧（ＡＣ）を整流し、一次側電解コンデンサを併用して平滑化された直流電圧（ＤＣ）を得る。発振器（ＯＳＣ）３は、電流電圧変換制御部（ＣＶＣＮＬ）１７から出力された制御電圧（Ｖｃ）に応じて自身の発振周波数（ｆｏｓｃ）を制御しつつ、発振動作と発振停止動作を行なう。ここでは、制御電圧（Ｖｃ）が０．５Ｖ未満（第１の閾値未満）で発振が停止し、Ｖｃ＝０．５Ｖ（第１の閾値）である時に、最高周波数で発振を開始し、０．５Ｖから５Ｖへと上昇するにつれて発振周波数が最低周波数へと徐々に低下するものとする。なお、この例では、最高周波数（ｆｍａｘ）は３３３ＫＨｚ、最低周波数（ｆｍｉｎ）は３３ＫＨｚとする。駆動部（ＤＲＶ）４は発振器（ＯＳＣ）３の出力に応じて、整流器（ＲＥＣ）２で得た直流電圧（ＤＣ）をスイッチングしながら後段の電流共振回路を含むトランス（ＴＲ）５に印加する。
【００３２】
電流共振回路（ＬＬＣ方式）の構成と動作については公知なので、ここでは簡単な説明に留める。
【００３３】
駆動部（ＤＲＶ）４はハイサイドとローサイドの二つの電流スイッチで構成され、貫通電流を防止するための適切なデッドタイムを設けて排他的にオンオフされる。ハイサイドスイッチがオンの時は、整流器（ＲＥＣ）２から出力される直流電圧（ＤＣ）が電流共振回路を含むトランス（ＴＲ：以下、トランス）５に印加される。これに対して、ローサイドスイッチがオンの時はトランス（ＴＲ）５には０Ｖが印加される。トランス５は、電流共振用のコンデンサとトランスで構成され、そのトランスには、適切に設計されたリーケージインダクタンスを備えている。
【００３４】
二次側整流器（ＲＥＣ）６は、トランス（ＴＲ）５の二次側巻き線に生じる交流出力を整流する。一般には両波整流を行ない、逆電圧が比較的低いことから低損失なショットキーダイオードがＲＥＣ６には使用される。二次側コンデンサ（Ｃ）７は二次側整流器（ＲＥＣ）６で整流された出力を平滑化する。また、発振器（ＯＳＣ）３の発振が停止しているときは、二次側コンデンサ（Ｃ）７の放電によって、負荷電流が賄われる。
【００３５】
基準電圧源８は通常モード時の二次側電圧１８の目標値とバーストモード時の二次側電圧１８の上限値となる電圧（Ｖref1）を生成する。ここでは、３０Ｖとする。基準電圧源９は、基準電圧源８の出力電圧（Ｖref1＝３０Ｖ）より低く設定され、バーストモード時の二次側電圧１８の下限値となる電圧（Ｖref2）を生成する。ここでは、１３Ｖとする。エラーアンプ（ＡＭＰ）１０は、二次側電圧１８と基準電圧源８との差分を演算し、適切なフィルタ特性をかけて電流出力する。二次側電圧１８が基準電圧源８の出力電圧（Ｖref1）よりも高まるほど、エラーアンプ（ＡＭＰ）１０の電流出力は増大するように構成されている。なお、バーストモードとは、発振器が、一定時間の発振動作の実行と発振動作の停止を繰り返すことで供給電力を制御するモードである。
【００３６】
フォトカプラ（ＰＣ）１１は、エラーアンプ（ＡＭＰ）１０の電流出力を受けて、電流電圧変換制御部（ＣＶＣＮＬ）１７に電流を伝達する。
【００３７】
比較器１２は、二次側電圧１８を基準電圧源８の出力と比較して、その結果をラッチ回路（ＬＡＴ）１４に伝達する。比較器１２は二次側電圧１８が基準電圧源８の出力電圧（Ｖref1）より高い場合にハイレベル信号を出力する。比較器１３は二次側電圧１８を基準電圧源９の出力電力（Ｖref2）と比較して、その結果をラッチ回路（ＬＡＴ）１４に伝達する。比較器１３は二次側電圧１８が基準電圧源９の出力電力（Ｖref2）より低い場合にローレベル信号を出力する。ラッチ回路（ＬＡＴ）１４は、比較器１２の出力信号がハイレベルとなった時にハイレベルを保持し、比較器１３の出力信号がローレベルになった時にラッチが解除され、ローレベルとなる。
【００３８】
フォトカプラ（ＰＣ）１５は、ラッチ回路（ＬＡＴ）１４がハイレベルに保持されているときに点灯し、それに相当する電流を電流電圧変換制御部（ＣＶＣＮＬ）１７に供給する。一方、ラッチ回路（ＬＡＴ）１４がローレベル状態の時は消灯し、電流“０”を該電流電圧変換制御部（ＣＶＣＮＬ）１７に供給する。フォトカプラ（ＰＣ）１６は、外部制御信号（ＥＸＣＮＬ）に基づいて、通常モードの時に点灯し、バーストモード時には消灯して、いずれのモードであるかを電流電圧変換制御部（ＣＶＣＮＬ）１７に伝達する。因みに、電源装置９１に交流電圧を投入開始時のように二次側の電源の供給源がない場合は、フォトカプラ（ＰＣ）１６は必然的に消灯していて、それはバーストモードと等価な状態である。
【００３９】
負荷１９は、コントローラ９３、モータ９５、モータドライバ９４、ヘッドドライバ９６、記録ヘッド９７、電源装置９１から出力される電圧をさらに低電圧に変換する降圧型ＤＣ−ＤＣコンバータ９２を一括して示している。負荷１９を構成する各要素の稼働に好適な電圧と、基準電圧源８からの出力電圧（Ｖref1）、基準電圧源９のからの出力電圧（Ｖref2）との関係については、次の通りである。
【００４０】
即ち、通常動作時に動作すべき、例えば、モータ９５、モータドライバ９４、記録ヘッド９７を稼働するために好適な電圧は、基準電圧源８からの出力電圧（Ｖref1）に合致している。一方、降圧型ＤＣ−ＤＣコンバータ９２については、バーストモード時にも正常動作が行なわれるよう、その稼働可能な下限電圧よりも基準電圧源９からの出力電圧値（Ｖref2）は高い値に設定される。バーストモードを起動する軽負荷状態（省エネモード）においては、回路素子が持つ抵抗成分による電圧降下量が減少する。従って、前記の稼働可能な下限電圧は通常動作時と比べて一般的に低くなるものであり、このことを考慮してできるだけ基準電圧源９の設定値を低くすることが、ＤＣ−ＤＣコンバータの変換効率を高める目的では望ましい。ここでは、ＤＣ−ＤＣコンバータへの出力電圧は１２Ｖとし、１Ｖの変換用電位差を確保しているのみである。
【００４１】
図４は電流電圧変換制御部１７の内部構成を示す回路図である。
【００４２】
図４に示すように、電流電圧変換制御部１７は、電流源２１、インピーダンス素子（Ｚ）２２、コンデンサ２３、スイッチ２４を備える。スイッチ２４はフォトカプラ（ＰＣ）１６からの出力を制御信号として、フォトカプラ（ＰＣ）１１又はフォトカプラ（ＰＣ）１５と接続する。また、インピーダンス素子（Ｚ）２２にはフォトカプラ（ＰＣ）１１が外部電流源として接続されており、電流源と相俟って帰還ループの位相補償器として機能する。コンデンサ２３には、フォトカプラ（ＰＣ）１５が外部電流源として接続されている。なお、コンデンサ２３には微小であるがリーク電流（不図示）が発生している。
【００４３】
フォトカプラ（ＰＣ）１１もフォトカプラ（ＰＣ）１５も、電流の向きは電流電圧変換制御部１７に対して電荷を引き抜く方向である。
【００４４】
理解を助けるための一例として示すと、電流源２１の値は２００μＡであり、インピーダンス素子２２はラグリード型フィルタを形成するべく１０ＫΩの抵抗と０．０２２μＦのコンデンサの直列接続によって構成されているとする。一方、コンデンサ２３の容量は０．１μＦであるとする。また、電流源２１の電源電圧は５Ｖであり、フォトカプラ（ＰＣ）１１もフォトカプラ（ＰＣ）１５も出力側の電圧は０Ｖ（ＧＮＤ）とする。このような場合、電流源２１の電源電圧が、フォトカプラ（ＰＣ）１１とフォトカプラ（ＰＣ）１５の出力側の電圧より高くなり、スイッチ２４がいずれの側に接続されていようと、電流はインピーダンス素子２２又はコンデンサ２３の方向に流れる。
【００４５】
さて、フォトカプラ（ＰＣ）１６によって通常モードが指令されている時は、スイッチ２４は、インピーダンス素子２２に励起する電圧を選択して、電流電圧変換制御部１７から制御電圧（Ｖｃ）として出力する。つまり、スイッチ２４はフォトカプラ（ＰＣ）１１側と接続される。他方、バーストモードが指令されている時はコンデンサ２３に励起する電圧を選択して出力する。つまり、スイッチ２４はフォトカプラ（ＰＣ）１５側と接続される。
【００４６】
通常モード時には、電流源２１とフォトカプラ１１の両者の電流の差がインピーダンス素子２２に流れ、その電流に相当する電圧がインピーダンス素子（Ｚ）２２に励起する。この時の動作はアナログ的であって、フォトカプラ１１の出力電流の時間変化とインピーダンス素子（Ｚ）２２の衝撃応答特性に依存（畳込み演算）した電圧が発生する。フォトカプラ１５の出力電流値は電流源２１の電流値よりも十分大きく設定されており、デジタル的に作用する。即ち、フォトカプラ１５が消灯している時は、電流源２１からの充電によってコンデンサ２３の電圧は一定の速度で上昇する。そして、フォトカプラ１５が消灯し続けた場合は最終的に５Ｖの出力で飽和する。また、フォトカプラ１５が点灯した場合は、コンデンサ２３の電荷を急速に引き抜き、コンデンサ２３の電圧を短時間で０Ｖに低下させる。因みに通常モード時は、リーク電流（不図示）による放電のため、コンデンサ２３の電圧は０Ｖまで低下する。
【００４７】
＜電源装置の動作説明（図３）＞
（１）通常モード時の動作
通常モード時、電流電圧変換制御部１７のスイッチ２４は、フォトカプラ（ＰＣ）１６からの信号によってフォトカプラ１１からのフィードバック信号を選択し、これに基づいたフィードバック制御が行なわれる。当業者であれば、アナログフィードバック制御に関する動作原理はもとより、一巡特性に代表される最適な設計手法は熟知しているので、ここでは、平衡状態における各構成要素の静定状態と、変位が生じた時の補正動作の向きのみを説明する。
【００４８】
平衡状態、即ち、フィードバック動作によって系が安定状態にある時、電流電圧変換制御部１７の制御電圧（Ｖｃ）は、発振器３を最高周波数で発振させる０．５Ｖから最低周波数で発振させる５Ｖの間の何処かで安定している。ここでは説明のために、制御電圧（Ｖｃ）は、例えば、４．５Ｖであり、発振周波数（ｆｏｓｃ）は３７ＫＨｚであるものとする。また、制御電圧（Ｖｃ）は、インピーダンス素子（Ｚ）２２とフォトカプラ（ＰＣ）１１との間における電圧を指す。この場合、電流源２１の出力電流とフォトカプラ１１の出力電流（引き込み電流）は同値となっていて、インピーダンス素子（Ｚ）２２への印加電流は０であり、インピーダンス素子（Ｚ）２２に励起される電圧は４．５Ｖのまま変化はない。エラーアンプ１０のＤＣ利得は極めて高く、従って、二次側電圧１８と基準電圧源８は同値となっている。なお、一次側とは、トランスとフォトカプラを境にした入力側であり、二次側とは、トランスとフォトカプラを境にした出力側である。
【００４９】
ここで負荷変動など、何らかの理由で二次側電圧１８が基準電圧源８の出力電圧（Ｖref1）に対して上昇した場合、エラーアンプ１０の出力電流は前記の平衡状態に対して増加する。すると、フォトカプラ１１の出力電流（引き込み電流）は同じく前記の平衡状態に対して増加する。すると、インピーダンス素子（Ｚ）２２からの放電が生じ、制御電圧（Ｖｃ）は４．５Ｖから低下する。すると発振器３の発振周波数（ｆｏｓｃ）は高まり、二次側への電圧供給能力が低下する。このようにして、何らかの変動が生じてもそれを抑制する方向にフィードバック制御が働き、結果的に二次側電圧１８は基準電圧源８を目標値として安定する。
【００５０】
（２）バーストモード時の動作
バーストモード時、電流電圧変換制御部１７のスイッチ２４は、フォトカプラ１６からの信号によってフォトカプラ１５からのフィードバック信号を選択し、これに基づいたフィードバック制御が行なわれる。
【００５１】
ここでは、通常モードからバーストモードへの切り替えを行なった直後の初期状態を次のように仮定する。即ち、コンデンサ２３の電圧は０Ｖ、ラッチ回路（ＬＡＴ）１４はハイレベルを保持、二次側電圧１８は基準電圧源８からの出力電圧とほぼ同値である。これ以外の初期状態の場合については後述するが、いずれにしても以下に説明する繰り返し動作に早期に帰結する。
【００５２】
さて、電源装置９１が通常モードからバーストモードへ切り替わると、スイッチ２４がコンデンサ２３の出力を選択し、電流電圧変換制御部１７の制御電圧（Ｖｃ）が０Ｖとなる。これを受けて、発振器３は発振動作を停止する。その結果、二次側への電力供給が停止し、負荷電流は二次側コンデンサ７に充電された電荷のみで賄われる。二次側コンデンサ７の電荷量が低下するに伴い、二次側電圧１８は徐々に低下する。この間、ラッチ回路（ＬＡＴ）１４はハイレベルを保持しているため、フォトカプラ１５の放電作用によりコンデンサ２３の電圧は０に保たれている。
【００５３】
二次側コンデンサ７の放電が継続して二次側電圧１８の電圧が基準電圧源９の出力電圧（Ｖref2）を下回ると比較器１３からの出力信号がローレベルになり、ラッチ回路（ＬＡＴ）１４はリセットされ、ラッチ回路１４はローレベル出力に切り替わる。するとフォトカプラ１５の出力電流は０となり、電流源２１によるコンデンサ２３の充電が開始される。すると、コンデンサ２３の電圧、即ち、制御電圧（Ｖｃ）は０Ｖから徐々に上昇する。なお、制御電圧（Ｖｃ）は、コンデンサ２３とフォトカプラ（ＰＣ）１５との間における電圧を指す。
そして、制御電圧（Ｖｃ）が０．５Ｖに達すると、発振器３は最高周波数（ｆｍａｘ）である３３３ＫＨｚで発振を開始する。この発振周波数によりトランス５の二次側に励起される電圧は基準電圧源９の出力電力（Ｖref2）に対して十分小さい値となっている。制御電圧（Ｖｃ）がさらに上昇し、例えば。２Ｖに達した時は、発振器３の発振周波数は低下して、例えば、８３ＫＨｚになっている。この発振周波数によりトランス５の二次側に励起される電圧は基準電圧源９の出力電圧を上回る電圧となっており、二次側整流器６を介して二次側コンデンサ７への充電が行なわれる。二次側コンデンサ７への充電によって二次側電圧１８が上昇し続ける中、制御電圧（Ｖｃ）も上昇を続ける。これにより、発振器３の発振周波数は低下し続けてトランス５の二次側に励起される電圧も徐々に高まるため、それと連動して二次側電圧１８の上昇は継続する。
【００５４】
このようにして二次側電圧１８が基準電圧源８の出力電圧と略等しくなった時点では、制御電圧（Ｖｃ）は４．５Ｖ、発振周波数は、通常モード時の平衡状態の３７ＫＨｚと略等しくなっている。
【００５５】
さらに上昇を続け、二次側電圧１８が基準電圧源８の出力電圧を超えた瞬間、比較器１２の出力信号はハイレベルとなり、ラッチ回路（ＬＡＴ）１４がリセットされ、ラッチ回路１４はハイレベル出力に切り替わる。するとフォトカプラ１５の放電作用によって再びコンデンサ２３の電荷が急速に引き抜かれて、制御電圧（Ｖｃ）は０Ｖとなり、発振器３は発振動作を停止する。これはこの説明を始めた初期状態に戻ったことを示しており、あとは上述の動作が繰り返される。
【００５６】
ところで、電流源２１とコンデンサ２３の作用によってバーストモード時の制御電圧には次の説明の通り所定の上昇速度がある。
【００５７】
この上昇速度は、制御電圧（Ｖｃ）の上昇に伴って発振器３の発振周波数が低下し、そしてトランス５の二次側に励起される電圧が上昇し、そして二次側電圧１８もそれに追随可能な程度に、緩やかな値に設定されている。何故なら、制御電圧（Ｖｃ）を急峻に上昇させた場合、電流共振方式としてはオーバドライブとなって電源装置を構成する各素子への過大なストレスとなったり、また、二次側電圧１８の検出が追いつかず、出力にオーバシュートを生じるからである。しかしながら、バースト周期に対する発振動作期間の比率を下げるという本発明の目的に沿うならばその上昇速度は速いことが望ましく、従って、この実施例ではこの両者を勘案した最適な上昇速度が設計される。
【００５８】
理解を助ける目的で一設計例を示すと次の通りである。一部はこれまでの説明で既に説明した通りである。繰り返しになるが、この設計値は、あくまで本発明の動作をより理解し易くすることが目的であって、本発明を制限するものではないことを理解されたい。
【００５９】
即ち、基準電圧源８の出力電圧（Ｖref1）は３０Ｖ、基準電圧源９の出力電圧（Ｖref2）は１３Ｖ、電流源２１の電流値は２００μＡ、コンデンサ２３の容量は０．１μＦである。発振器３の発振周波数（ｆｏｓｃ）は、制御電圧（Ｖｃ）が１Ｖの時に１６７ＫＨｚ、２Ｖの時に８３ＫＨｚ、３Ｖの時に５６ＫＨｚ、４Ｖの時に４２ＫＨｚである。バーストモードにおける制御電圧（Ｖｃ）の上昇速度は２Ｖ／ｍｓである。
【００６０】
なお、この実施例では、図３〜図４にて説明したとおり、バーストモード時にエラーアンプ（ＡＭＰ）１０を介さずに発振器３が制御される。その結果、二次側の電圧変動幅を従来技術と比較して大きくすることが可能となる。そして、電圧変動幅が、従来技術と比較して大きな範囲となることで、単位時間当たりの発振動作の回数を従来技術と比較して減少することが可能となる。
【００６１】
（３）他の異なる初期状態からの動作
・ラッチ回路１４の初期状態がローレベル出力の場合
エラーアンプ１０のオフセット電圧と比較器１２のオフセット電圧との差によっては、通常モードからバーストモードに切り替わった直後のラッチ回路１４の初期状態がローレベル出力であることが考えられる。この場合、前記説明とは動作が異なり、バーストモードに切り替わった直後からコンデンサ２３への充電が開始され、二次側電圧１８は、基準電圧源９の出力電圧（Ｖref2）まで低下する前に上昇へと転じる。なお、基準電圧源８の出力電圧（Ｖref1）を超えて比較器１２の出力信号がハイレベルになったあとの動作は前記の説明と同じである。
【００６２】
・電源装置への最初の交流電圧（ＡＣ）投入時
既述の通り、二次側に電源装置以外の電源供給源が存在しない場合は、フォトカプラ１６は必然的に励起できないため、本構成の中では自動的にバーストモード、即ち、フォトカプラ１５が選択された状態で始動することになる。この初期状態では二次側コンデンサ７、コンデンサ２３の電荷は共に０で、従って二次側電圧１８、電流電圧変換制御部１７の制御電圧（Ｖｃ）も共に０である。比較器１３とラッチ回路１４のそれぞれの出力はローレベル、フォトカプラ１５はオフ状態でその出力電流は０となっている。
【００６３】
この初期状態からスタートすると、コンデンサ２３は電流源２１によって充電が開始され、その結果、制御電圧（Ｖｃ）は０Ｖから徐々に上昇する。制御電圧（Ｖｃ）が０．５Ｖに達すると、発振器３は最高周波数（ｆｍａｘ）３３３ＫＨｚで発振を開始する。この発振周波数においてトランス５の二次側に励起される電圧は基準電圧源９の出力電圧に対して十分小さい値ではあるが、二次側コンデンサ７の電圧の初期値は０Ｖである。このため、二次側整流器６を介した充電は即時に開始され、その結果、二次側電圧１８は０Ｖから上昇する。
【００６４】
制御電圧（Ｖｃ）が徐々に上昇し、例えば、２Ｖに達した時は、発振器３の発振周波数は低下して、例えば、８３ＫＨｚになる。この発振周波数ではトランス５の二次側に励起される電圧が基準電圧源９の出力電圧を上回る電圧となっており、二次側整流器６を介して二次側コンデンサ７へ、基準電圧源９からの出力電圧とほぼ同値の電圧にまで充電は進んでいる。このあとの動作は前記説明と同じである。
【００６５】
・コンデンサ２３の放電が不十分で（例えば、電圧２．５Ｖで維持）、かつ、
ラッチ回路１４がローレベルを出力している場合
バーストモードでコンデンサ２３が充電している期間中に通常モードに切り替わり、短時間のうちに再びバーストモードに切り替わった場合、次のような初期状態が生じ得る。即ち、コンデンサ２３の放電が不十分で、例えば、電圧２．５Ｖを維持していて、かつ、ラッチ回路１４がローレベルを出力している状態である。この初期状態でバーストモードが開始されると、制御電圧（Ｖｃ）は２．５Ｖとなり、発振器３は、例えば、発振周波数６７ＫＨｚで発振を開始する。するとトランス５の二次側にはこの発振周波数に相当する電圧が励起されるが、その電圧は基準電圧源８の出力電圧よりは低い。通常モード時には二次側コンデンサ７は基準電圧源８からの出力電圧とほぼ等しい電圧値になっているので充電は始まらず、負荷電流によって二次側コンデンサ７の放電が行なわれ、二次側電圧１８は基準電圧源８の出力電圧から徐々に低下する。一方で、それと同時にコンデンサ２３は電流源２１によって充電されるため、制御電圧（Ｖｃ）は２．５Ｖから徐々に上昇する。それに伴いトランス５の二次側に励起される電圧（正確には整流用ダイオードのＶｆも含む）が、低下の過程にある二次側電圧１８を上回った段階で、二次側電圧１８は上昇に転じる。このあとの動作は前記の説明と同じである。
【００６６】
以上の通り、いずれの初期状態からバースト動作が開始されても、早期にバーストモード又は通常モードの繰り返し動作に戻る。
【００６７】
バーストモード中は、二次側電圧１８が基準電圧源８からの出力電圧に届かない状態が殆どである。このためエラーアンプ１０の構成によっては、その内部が飽和状態となり、バーストモードから通常モードに移行した時にエラーアンプ１０の通常動作点への復帰が遅れ、オーバシュートや素子の過電流を生じる可能性が考えられる。そのため、短絡回路（不図示）等によってバーストモード時にはエラーアンプ１０を強制的に初期状態にしてもよい。あるいは同じ目的で、電流電圧変換制御部１７の機能として、バーストモードが指令されている時にはインピーダンス素子２２を短絡するという構成にしてもよい。
【００６８】
図５は電源回路各部からの出力電圧の波形を示した図である。この図は、電源装置に交流電圧（ＡＣ）の投入時から、バースト動作、通常動作、そして再びバースト動作に遷移したときの様子を表している。
【００６９】
図５において、３１はＡＣ電圧、３２はフォトカプラ１６の出力でバーストモードか通常モードかを示しており、３３はラッチ回路１４の出力、３４は二次側電圧１８を示している。特に、二次側電圧３４は前述のように、バーストモード中（フォトカプラ１６の出力はローレベル）は、二次側電圧１８が基準電圧源８からの出力電圧（Ｖref1＝３０Ｖ）に届かない状態が殆どであることが示されている。
【００７０】
ここで、実施例についてのより深い理解、特に、電源装置の効率向上に寄与するバースト周期を延長する技術と発振動作期間中の充電作用について、従来技術と比較する。
【００７１】
本発明は、二次側の出力変動を許容することにより、バースト周期が大幅に延長できることに着眼している。既述の通り、バースト周期は二次側のコンデンサ容量と電圧変動幅との積を平均負荷電流で除したものに相当する。例えば、特許文献１の実施例に従い、基準電圧（Ｖref1）を３．０Ｖ、別の基準電圧（Ｖref2）を１．５Ｖ、フィードバック系のＤＣ利得を４０ｄＢ、二次側のコンデンサ容量を２２００μＦ、平均負荷電流を０．０５Ａと仮定する。この場合、バースト周期（ＴＢ）は、次のように算出される。即ち、
ＴＢ＝（３．０−１．５）／１００×２２００×１０-6／０．０５
ＴＢ＝０．６６［ｍｓ］
である。
【００７２】
一方、バースト動作中の発振動作期間（ｔＢ）については、ここでは、その目安として発振周波数（ｆｏｓｃ）の２０倍程度と仮定して算出すると、
ｔＢ＝  ２０×１０-6×２０
ｔＢ＝  ０．４［ｍｓ］
である。ただし、発振周波数（ｆｏｓｃ）は５０ＫＨｚとする。
【００７３】
この算出結果を見ると、従来技術によれば、バースト周期に対する発振動作期間の時間比率が十分小さいとは言い難い。
【００７４】
これに対し、本発明の実施例に従えば、
ＴＢ＝（３０−１３）×２２００×１０-6／０．０５
ＴＢ＝７４８［ｍｓ］
となる。
【００７５】
この算出結果と従来技術に従う算出結果とを比較しても、平均出力電圧低下による平均電流の増加を考慮しても、この実施例に従えば、桁違いにバースト周期を延長することができることが理解できる。
【００７６】
＜バースト動作における発振動作期間中の充電作用の説明（図６〜図７）＞
図６は電流共振型スイッチング電源の発振周期と二次側電圧の関係を示す図である。
【００７７】
電流共振型（ＬＬＣ方式）では、一次側から二次側への伝達特性（ゲイン）は発振周波数との関係で示されることが多いが、図６では横軸を発振周期としている点に注意されたい。また、図６に示す例では、トランス５の一次側の入力ＤＣ電圧を１４０Ｖと仮定し、既述の説明と合致する具体的な設計値を記載しているが、その意図はあくまで理解の容易性を高めることにあり、発明を制限するものではない。
【００７８】
図６に示す通り、二次側出力電圧は発振周期の増大に応じて増大する。その特性は線形ではないが単調増加特性である。発振周期が１２μｓの時に二次側電圧は約１３Ｖ、１８μｓの時に二次側電圧は約１６Ｖ、２７μｓの時に二次側電圧は約３０Ｖとなっている。
【００７９】
さて発振器（ＯＳＣ）３はＩＣ化が容易であるという理由で一般的には定電流源とコンデンサとで構成された波形発生器、その波形発生器と発振制御電圧とを電圧比較する比較器、その比較器の出力をトリガとするトグルフリップフロップ等を用いて構成される。この構成を採用すれば、制御電圧（Ｖｃ）に比例した発振周期が得られる。
【００８０】
図７は発振器３を採用した場合の、二次側電圧と二次側コンデンサへの充電電流を示した図である。図７において、横軸は経過時間である。従来技術と本発明の実施例とを比較するために、それぞれの特性を重ねて記載している。また、電圧波形と電流波形の時間軸も揃えてある。即ち、５１は本発明の実施例に従う二次側電圧、５２は従来例に従う出力電圧、５３は本発明の実施例に従う充電電流、５４は従来例に従う充電電流である。また、５５は本発明の実施例に従う充電開始のタイミング、５６は従来例に従う充電開始のタイミング、５７は両者の充電終了のタイミングを示している。
【００８１】
ここで、二次側電圧５１の立ち上がり部分に着目すると、前述のように、時間と周期が線形の関係であるため、それは図６の横軸を時間に置き換え、縦軸を充電開始時と充電停止時の電圧で制限した波形ということになる。図７から明らかなように、この実施例では二次側電圧が１３Ｖから３０Ｖの間で充電作用が継続しており、その電流値も大きい。つまり、二次側電圧が上限値（３０Ｖ）から下限値（１３Ｖ）に達するまでの時間を長期化できる。その結果、発振回数が従来技術と比較して減少することとなる。そして、発振回数を減らすことで、より消費電力の低減を実現することが可能となる。一方、従来例によれば、二次側電圧が３０Ｖの近傍のところだけで充電作用が行なわれており、その電流値も小さい。つまり、二次側電圧が上限値（３０Ｖ）から下限値（３０Ｖの近傍）に達するまでの時間を長期化できない。その結果、発振回数がこの実施例と比較して増大することとなる。
【００８２】
また、この実施例によれば、二次側のコンデンサ容量を増してバースト周期を長くする回路も考えられる、そのような回路構成にする必要もない。そのため、電源装置を大判プリンタと言われるような記録装置に用いたとしても、サイズの小さい電源装置で大電力の供給を実現できる。これは、記録装置のコスト削減や省スペース化にも貢献するものとなる。
【００８３】
なお、この実施例における単位時間当たりの発振回数が、従来技術における単位時間当たりの発振回数よりも少なくなる例を図１２に示す。図１２では、この実施例の二次側電圧５１が１回の発振動作により上限値に達してから下限値に到達する前に、従来技術では既に３回の発振動作が実行されていることが出力電圧５２から明らかである。
【００８４】
以上の説明から分かるように、この実施例の構成では、同一の発振動作期間を効率良く利用して大量の電荷の充電が行なうようにしている。
【００８５】
ところで、例えば、電源装置がユニバーサル電源に対応する場合は、トランス５の一次側の入力ＤＣ電圧が３３６Ｖとなることも考慮する必要がある。同一発振周波数においては、入力電圧に比例して二次側電圧が得られるため、同一の二次側電圧の出力を得るためには、制御電圧（Ｖｃ）を下げて発振周波数を高める（発振周期を短くする）必要がある。言い換えると、ユニバーサル電源では、制御電圧の上昇速度は、これら広範囲の電圧にわたって良好なソフトスタート特性を持たせる必要があり、ソフトスタート時間を短く設計する上での制約となっている。
【００８６】
加えて、入力ＤＣ電圧が３３６Ｖの時は発振開始時にすでにトランス５の二次側には約２０Ｖの電圧が励起されるので、従来例では影響のなかったオーバドライブ状態に留意する必要がある。しかしながら、そのために仮に制御電圧（Ｖｃ）の上昇速度を緩めたとしても、バースト周期（ＴＢ）に関する従来技術と本発明の実施例との間での時間比率で見た優位性に影響する程のものではない。また、素子ストレスという観点だけの問題であるので、他の電流制限機能で解決してもよい。
【００８７】
さて、この実施例ではバーストモード時には二次側に大幅な電圧変動が生じるので、バースモード時の出力利用にはその変動を吸収するＤＣ−ＤＣコンバータが必要となる。しかしこのことは近年のデジタル技術による製品の高度化に伴って、不利益にはならない場合が多くなった。何故なら、ＣＰＵ、ＡＳＩＣ、メモリ等がそれぞれにおいてパフォーマンスに最適な低電圧で大電流な電力供給を求めるようになり、必然的に負荷の近傍にＤＣ−ＤＣコンバータが配置されるようになってきたからである。
【００８８】
本発明の実施例に従う電源装置では、放電中の電圧変動は緩慢であるが、充電時は制御電圧（Ｖｃ）の上昇速度に応じて急速な電圧変動を生じる。しかしながら、ボトム検知型や電流帰還型のＤＣ−ＤＣコンバータを採用すれば、入力電圧変動に対する出力変動抑制効果も高く、設計上の困難さを生じることはない。さらに、制御電圧（Ｖｃ）の上昇速度を相当量、緩慢に設計すれば、従来の電圧制御型のＤＣ−ＤＣコンバータであっても、所望の範囲の出力電圧変動幅に収めることはできる。このように、制御電圧（Ｖｃ）の上昇速度を緩慢にすることは発振動作期間を長くすることに繋がるが、前述の通りバースト周期が桁違いに長いため、時間比率で見た本発明の実施例で得られる従来技術に対する優位性への影響は僅少である。
【００８９】
＜記録装置の動作（図８）＞
この実施例の最後に以上説明した電源装置を用いた記録装置の動作についてフローチャートを参照して説明する。
【００９０】
図８は交流電源の投入開始からの記録装置の動作を示すフローチャートである。
【００９１】
ステップＳ９０１で交流電圧（ＡＣ）が入力されると、ステップＳ９０２では電源装置９１がバーストモードで起動して、バースト周期に同期して変動する高圧のＶＭ電圧と低圧のＶＣＣ電圧が出力される。
【００９２】
ステップＳ９０３では降圧型ＤＣ−ＤＣコンバータ９２によって安定したＶＤＤ電圧が出力される。次に、ステップＳ９０４ではＶＤＤ電圧の印加によってコントローラ９３が始動し、コントローラ内部を初期化する。そして、ステップＳ９０５では、コントローラ９３が印刷命令の入力を待ち合わせる。印刷命令が入力されると、処理はステップＳ９０６に進み、コントローラ９３は切替信号９８を電源装置９１に発行し、その動作をバーストモードから通常モードへと切り替える指示を行う。それによって、電源装置９１は内蔵するＰＦＣをオンするとともに、動作を通常モードの動作に切り替える。
【００９３】
そして、ステップＳ９０７では、変動しない安定したＶＭ電圧、ＶＣＣ電圧が出力される。電圧安定までの所定の待ち時間を経た後、ステップＳ９０８でコントローラ９３は、ヘッドドライバ９６を起動する。さらに、ステップＳ９０９では、コントローラ９３はモータドライバ９４に適切に制御信号を出力しながら、モータ９５を駆動して、記録動作を実行する。この間、ヘッドドライバ９６は記録ヘッド９７に吐出制御信号を出力し、記録ヘッド９７はインクを吐出して記録を行う。それに伴って、高圧のＶＭ電圧を用いた電力が消費される。
【００９４】
記録動作が終了すると、処理はステップＳ９１０に進み、次の印刷命令の入力を所定時間待ち合わせる。ここで、所定時間の間に、次の印刷命令が入力されない場合、処理はステップＳ９１１に進み、コントローラ９３は切替信号９８を電源装置９１に対して発行し、電源装置９１の動作を通常モードからバーストモードに切り替えるよう指示する。ステップＳ９１２では、ステップＳ９１１にて発行された指示に応じて、電源装置９１は内蔵するＰＦＣを停止し自身の動作をバーストモードに切り替える。その後、処理はステップＳ９０５に戻り、印刷命令の入力を待ち合わせる。なお、ステップＳ９０５において印刷命令の入力を待っている最中に記録装置の電源がオフされた場合、このフローチャートの処理は終了する。
【００９５】
これに対して、ステップＳ９１０において、次の印刷命令が入力されれば、処理はステップＳ９０８に戻り、記録動作を続行する。
【００９６】
従来の大判プリンタは省エネモード時の省電力特性を満足するために、ＶＭ電圧を出力するコンバータとＶＣＣ電圧を出力するコンバータを別々に設け、前者に大出力可能なフォワード方式を、後者に軽負荷時に高効率なフライバック方式を採用してきた。
【００９７】
これに対して以上説明した実施例に従えば、電流共振型の電圧装置を採用することで単一コンバータにて大判プリンタが要求する大電力供給能力と軽負荷時の高効率の両方を満足することができる。これにより、電源装置の大幅なコストダウンと小型化を実現することが可能になる。
【実施例２】
【００９８】
図９は実施例２に従う電源装置９１の構成を示すブロック図である。なお、図９において、既に図３を参照して実施例１で説明したのと同じ構成要素には同じ参照番号を付し、その説明は省略する。ここでは、この実施例に特有の構成と動作についてのみ説明し、その他の点は実施例１と同様である。
【００９９】
図９と図３とを比較すると、この実施例では図３に示す構成に加えて、さらにもう１つの基準電圧源２０を備え、エラーアンプ１０用の基準電圧源８と比較器１２用の基準電圧源２０とを分離している。そして、基準電圧源２０の出力電圧（Ｖref3）を基準電圧源８の出力電圧（Ｖref1）に対して低く設定し、基準電圧源９の出力電圧（Ｖref2）よりは大きく設定している。即ち、３つの基準電圧に関して、Ｖref2＜Ｖref3＜Ｖref1の関係がある。この実施例では、Ｖref1＝３０Ｖ、Ｖref2＝１３Ｖ、Ｖref3＝２２Ｖとしている。
【０１００】
この構成によりバーストモード時は実施例１と異なり、二次側電圧（Ｖｓ）１８が基準電圧源２０の出力電圧（Ｖref3）と基準電圧源９の出力電圧（Ｖref2）の間、即ち、Ｖref2（１３Ｖ）＜Ｖs＜Ｖref3（２２Ｖ）の範囲で変動を繰り返す。この構成により、バーストモード時の平均出力電圧は、実施例１では（３０＋１３）／２＝２１．５Ｖであったのに対し、この実施例では（２２＋１３）／２＝１７．５Ｖ へと低下する。一方、バースト周期（ＴＢ）は実施例１よりは短くなるが、後述の通り、効率悪化の影響はない。
【０１０１】
この実施例によれば、上述のようにバーストモード時の平均出力電圧が下がるので、後段のＤＣ−ＤＣコンバータの変換効率が向上し、電源装置全体としても、バーストモード時の消費電力が低減できることが確認されている。これは電流共振型スイッチング電源の出力電圧を下げることによる損失の増加、例えば、二次側整流用ダイオードでの平均電流の増加による損失分の増加よりも、ＤＣ−ＤＣコンバータでの効率向上がその損失分の減少が上回った結果と考えられる。
【０１０２】
さらに、ＰＦＣと組み合わせて電源装置を構成すると次のような利点がある。記録装置として省エネモードで動作する場合、ＰＦＣは停止される場合が多い。ＰＦＣによって高いＤＣ電圧が得られた状態から、省エネモード時にＰＦＣを停止し、それによってＡＣ入力電圧が低下する場合、発振器の発振周波数を下げ、電圧変換比率を高めて必要な二次側電圧を得る必要が生じる。しかしながら、発振周波数が低い領域は、共振外れなどの素子ストレスや安定性、そして変換効率の点から見ても、その利用は容易ではない。一方、この実施例のように目標電圧を下げれば、発振周波数を下げる量を制限できるので、上記の困難さが回避される。
【０１０３】
なお、この実施例の電源装置は基準電圧源が実施例１に比べて一つ増える。しかしながら、エラーアンプ１０は一般的に基準電源を内蔵したコストパフォーマンスの高いシャントレギュレータで構成される一方、基準電圧源２０は精度が要求されないので安価なツェナーダイオードで実現可能なので、設計上の不利益はない。
【実施例３】
【０１０４】
図１０は実施例３に従う電源装置の構成を示すブロック図である。なお、図１０において、既に図３、図９を参照して実施例１、２で説明したのと同じ構成要素には同じ参照番号を付し、その説明は省略する。ここでは、この実施例に特有の構成と動作についてのみ説明し、その他の点は実施例１、２と同様である。
【０１０５】
図１０と図９とを比較すると、この実施例では図９に示す構成に加えて、トランス５の後段に、二次側整流器２７、二次側コンデンサ２８を接続し、二次側電圧２９を出力する構成となっている。そして、出力される二次側電圧２９にはもう１つの負荷３０が接続される。実施例２と異なるのは、トランス５から二つの二次側電圧１８、２９の出力を得るとともに、エラーアンプ１０は二次側電圧１８の出力に接続され、比較器１２、１３には二次側電圧２９の出力に接続されている点である。
【０１０６】
ここでは、二次側電圧１８、２９の比は３対１としている。つまり、二次側電圧１８の出力が３０Ｖの時は、二次側電圧２９の出力は約１０Ｖとなっている。また、基準電圧源８の出力電圧（Ｖref1）は３０Ｖ、基準電圧源９の出力電圧（Ｖref2）は６Ｖ、基準電圧源２０の出力電圧（Ｖref2）は８Ｖとする。さらに、負荷１９として想定しているのは、モータ９５やモータドライバ９４や記録ヘッド９７であり、負荷３０として想定しているのは、ロジック系の電源を供給する降圧型ＤＣ−ＤＣコンバータ９２である。
【０１０７】
このような構成を備えることにより、電源装置９１が通常モード時、二次側電圧１８が基準電圧源８の出力電圧（Ｖref1）、ここでは３０Ｖになるように制御される。この時、二次側電圧２９は約１０Ｖが出力されている。
【０１０８】
一方、電源装置９１がバーストモード時、二次側電圧２９は、基準電圧源２０の出力電圧（Ｖref3）と基準電圧源９の出力電圧（Ｖref2）との間、この実施例では、８Ｖと６Ｖの間で変動を繰り返す。因みにこの時の二次側電圧１８は２４Ｖと１８Ｖの間で変動すると計算されるが、バースト動作中は負荷１９が大幅に軽くなることが予想される。その場合、二次側電圧１８は二次側コンデンサ７の電圧保持作用によってバーストモード動作に入る前の３０Ｖを維持するか、あるいはバーストモード動作中のピーク電圧である２４Ｖを維持する。
【０１０９】
次に、このような構成と動作により達成する実施例３の効果について説明する。
【０１１０】
この実施例では、トランス５から高低二つの二次側電圧出力を得ることができるので、例えば、モータなど高電圧を要求する負荷と変換効率や素子の耐圧の点から比較的低い電圧を要求する負荷とにそれぞれ最適な電圧を一つのコンバータで供給できる。こうした構成にこの実施例が備えるようなクロスレギュレーションが優れている電流共振型スイッチングコンバータを採用することは好ましい。
【０１１１】
通常モード動作時に要求されるのは二次側電圧１８の電圧精度である。クロスレギュレーションが優れているとは言え、二次側電圧１８を安定化させた時に、二次側電圧２９は負荷３０の状態に応じて変動する。しかし、負荷３０として想定している降圧型ＤＣ−ＤＣコンバータによって、その程度の変動は吸収され、全く問題とはならない。
【０１１２】
一方、記録装置が省エネモードでの動作時には、二次側電圧２９に基づいたバーストモードの動作が励起されるが、この時、記録装置としては二次側電圧１８が利用されることはないため、所定の電圧を超えない範囲で電圧変動は許容される。ここでは、基準電圧源２０の出力電圧（Ｖref3）が基準電圧源８の出力電圧（Ｖref1）を２つの二次側電圧の比で換算した値より低く設定している。このため、たとえクロスレギュレーションに悪化が生じても、二次側電圧１８が通常モード動作時の電圧（３０Ｖ）を超えることはない。
【０１１３】
＜変形例＞
このように二出力型電流共振スイッチング電源を本願の記録装置に用いることが好適であるが、最後にこの実施例の変型例として、以下に二出力構成である故に生じ得る問題とその解決方法について説明する。
【０１１４】
・課題１（通常モード時、負荷１９が重い状態から軽い状態への急変）
この場合、二次側整流器６での電圧降下量が急減するため、二次側電圧１８は若干のオーバシュートを生じる。するとエラーアンプ１０の作用によって、発振器３は大幅に発振周波数（ｆｏｓｃ）を高めるか、あるいは発振動作を停止させる。もし、二次側コンデンサ７の電圧保持作用によってこの状態が継続すると、二次側電圧２９が所定の要求電圧を割る可能性が生じる。この現象に対する対策として、例えば、通常モード時には、比較器１２、１３の出力を利用し、これらの比較器の出力信号がローレベルとなった時はフォトカプラ１１を強制的にオフするように構成してもよい。比較器１２の出力がこの目的に利用できるのは、既述の通り、その目標値を通常状態から換算した値より低く設定しているためである。このように比較器１２、１３の出力を利用すれば別に電圧検出回路を設けずに低コストで上記の課題を解決できる。
【０１１５】
・課題２（バーストモードにおける発振制御電圧の上昇速度）
上昇速度に対する制限が不十分な場合、二次側電圧２９はオーバシュートも無く規定の電圧範囲に収まっても、二次側電圧１８がオーバシュートしてしまう場合が考えられる。もちろん、発振制御電圧の上昇速度を低く抑えるように設計することが第一であるが、例えば、この課題を解決するためにエラーアンプ１０の出力を利用してラッチ回路１４を強制的にセットするように構成してもよい。
【０１１６】
エラーアンプ１０の出力がこの目的に利用できるのは、既述の通り、バーストモード動作時の想定している二次側電圧１８が、通常モード時の値と比べて低く設計されているためである。エラーアンプ１０の出力を利用すれば別に電圧検出回路を設けずに低コストで上記の課題を解決できる。
【０１１７】
図１１は上述した２つの課題を解決するために構成した実施例３の変型例に従う電源装置９１の構成を示すブロック図である。この構成では、比較器１２の出力とエラーアンプ１０の出力を利用する構成を採用している。
【０１１８】
なお、図１１において、既に図１０を参照して説明したのと同じ構成には同じ参照番号を付し、その説明は省略する。
【０１１９】
図１１に示すように、この変形例では、ＡＮＤ回路２５をフォトカプラ１１の前段に備え、エラーアンプ１０と比較器１２との出力を入力している。ＡＮＤ回路２５は比較器１２の出力信号がハイレベルの時はエラーアンプ１０の出力をそのまま通過させ、比較器１２の出力信号がローレベルの時は出力がオフとなり、フォトカプラ１１の出力電流を０にならしめる。また、この変形例では、ＯＲ回路２６をラッチ回路１４の前段に備え、エラーアンプ１０と比較器１２との出力を入力している。ＯＲ回路２６は、比較器１２の出力信号がハイレベルの時、または、エラーアンプ１０の出力がハイレベルの時にハイレベルを出力し、ラッチ回路１４をセットする。
【０１２０】
以上説明したように、この変形例によれば、別に電圧検出回路を設けることなく低コストで上記の２つの課題を解決している。
【０１２１】
なお、以上説明した実施例では電源装置が記録装置に実装された例について説明したが本発明はこれによって限定されるものではない。本発明は、その電源装置を省エネモード時に非常に高い電圧変換効率が求められる電子機器、例えば、液晶テレビなどに実装した場合にも適用できる。
【符号の説明】
【０１２２】
１  ＡＣ入力部、２  整流器、３  発振器、４  駆動部、５  トランス、
６  二次側整流器、７  二次側コンデンサ、８、９  基準電圧源、１０  エラーアンプ、
１１、１５、１６  フォトカプラ、１２、１３  比較器、１４  ラッチ回路、
１７  電流電圧変換制御部、１８  二次側電圧、１９  負荷
【図１】
0006630106.tif 000002
【図２】
0006630106.tif 000003
【図３】
0006630106.tif 000004
【図４】
0006630106.tif 000005
【図５】
0006630106.tif 000006
【図６】
0006630106.tif 000007
【図７】
0006630106.tif 000008
【図８】
0006630106.tif 000009
【図９】
0006630106.tif 000010
【図１０】
0006630106.tif 000011
【図１１】
0006630106.tif 000012
【図１２】
0006630106.tif 000013