(57)【特許請求の範囲】
【請求項１】
入力端子に印加された入力電圧に応じた電気信号を入力素子が出力する入力回路であって、
複数の電圧しきい値が設定され、前記複数の電圧しきい値に基づいて入力電圧を検出し、検出結果に応じた複数の検出信号を出力する電圧検出回路と、
前記複数の検出信号に基づいて前記入力素子に対する入力抵抗の抵抗値を可変する抵抗値可変回路と、を有し、
前記入力端子に接続される入力機器は、動作電圧に応じて前記入力端子に電圧を印加するものであり、
前記入力機器の動作電圧に応じて、前記電圧検出回路における入力電圧の検出動作のうち、最も低い電圧しきい値による入力電圧の検出動作を無効化すること、
を特徴とする入力回路。
【請求項２】
前記複数の電圧しきい値は、前記入力機器の動作電圧に応じて設定されること、
を特徴とする請求項１に記載の入力回路。
【請求項３】
前記電圧検出回路は、前記入力機器に対する動作モードを切り替える切替スイッチを含み、前記切替スイッチの制御に基づいて、前記電圧検出回路における入力電圧の検出動作のうちの少なくとも一部を無効化すること、
を特徴とする請求項１または２に記載の入力回路。
【請求項４】
前記入力端子には整流回路が接続され、
前記電圧検出回路は、前記整流回路により一定の極性にされた電圧を入力電圧として検出動作を行うこと、
を特徴とする請求項１〜３のいずれか一項に記載の入力回路。
【請求項５】
入力端子に印加された入力電圧に応じた電気信号を入力素子が出力する複数の入力回路と、
前記複数の入力回路を制御する制御回路と、を有し、
前記複数の入力回路はそれぞれ、
複数の電圧しきい値が設定され、前記複数の電圧しきい値に基づいて入力電圧を検出し、検出結果に応じた複数の検出信号を出力する電圧検出回路と、
前記複数の検出信号に基づいて前記入力素子に対する入力抵抗の抵抗値を可変する抵抗値可変回路と、を有し、
前記入力端子に接続される入力機器は、動作電圧に応じて前記入力端子に電圧を印加するものであり、
前記制御回路は、前記入力機器の動作電圧に応じて、前記電圧検出回路における入力電圧の検出動作のうち、最も低い電圧しきい値による入力電圧の検出動作を無効化すること、
を特徴とする入力ユニット。
【請求項６】
請求項５に記載の入力ユニットと、
前記入力ユニットが接続され、前記入力ユニットを制御する制御ユニットと、
を有するプログラマブルコントローラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力回路、入力ユニット、プログラマブルコントローラに関する。
【背景技術】
【０００２】
従来、異なる複数の入力電圧に対応した入力回路が提案されている（たとえば、特許文献１参照）。このような入力回路は、たとえばプログラマブルコントローラに利用されている。入力回路には、スイッチやエンコーダなどの外部装置が接続される。プログラマブルコントローラは、たとえば工場などにおいて、外部装置の出力信号に基づいて、モータ等の制御機器を制御する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−２７１４０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、ノイズの混入や使用場所の温度変化などによって入力端子における信号レベルの変動は、入力回路から内部回路へ出力される信号のレベル変化、つまり入力回路における誤動作を招く。この入力回路の出力信号により、プログラマブルコントローラにおける誤動作を招く虞がある。このため、入力回路における誤動作を抑制することが望まれている。
【０００５】
本発明は上記問題点を解決するためになされたものであって、その目的は、入力電圧のレベル変動に対する誤動作を抑制することにある。
【課題を解決するための手段】
【０００６】
上記課題を解決する入力回路は、入力端子に印加された入力電圧に応じた電気信号を入力素子が出力する入力回路であって、複数の電圧しきい値が設定され、前記複数の電圧しきい値に基づいて入力電圧を検出し、検出結果に応じた複数の検出信号を出力する電圧検出回路と、前記複数の検出信号に基づいて前記入力素子に対する入力抵抗の抵抗値を可変する抵抗値可変回路と、を有し、前記入力端子に接続される入力機器は、動作電圧に応じて前記入力端子に電圧を印加するものであり、前記入力機器の動作電圧に応じて、前記電圧検出回路における入力電圧の検出動作のうちの少なくとも一部を無効化する。
【０００７】
この構成によれば、無効化された検出動作の電圧しきい値において抵抗値が変更されない。したがって、入力素子に対する入力抵抗の抵抗値に基づいて、入力電圧に対して誤った電気信号の出力が抑制される。
【０００８】
上記の入力回路は、前記複数の電圧しきい値のうち、最も低い電圧しきい値による入力電圧の検出動作を無効化することが好ましい。
この構成によれば、ノイズや漏れ電流により低電位側の電位が変動した場合に、その電位変動による誤った電気信号の出力が抑制される。
【０００９】
上記の入力回路は、前記複数の電圧しきい値は、前記入力機器の動作電圧に応じて設定されることが好ましい。
この構成によれば、電圧しきい値の設定に応じて入力素子の入力抵抗の抵抗値が変更されるため、抵抗値の変更に応じた電圧・電流が入力素子に加えられる。このため、入力回路に加わる入力電圧の電圧範囲を広くして複数種類の入力機器に対応することができる。
【００１０】
上記の入力回路は、前記電圧検出回路は、前記入力機器に対する動作モードを切り替える切替スイッチを含み、前記切替スイッチの制御に基づいて、前記電圧検出回路における入力電圧の検出動作のうちの少なくとも一部を無効化することが好ましい。
【００１１】
この構成によれば、動作モードに応じて入力電圧に対する検出動作の有効／無効を制御することができる。
上記の入力回路は、前記入力端子には整流回路が接続され、前記電圧検出回路は、前記整流回路により一定の極性にされた電圧を入力電圧として検出動作を行うことが好ましい。
【００１２】
この構成によれば、たとえばコモン電圧に対して極性が異なる入力電圧に対応して電気信号を出力することができる。
上記課題を解決する入力ユニットは、入力端子に印加された入力電圧に応じた電気信号を入力素子が出力する複数の入力回路と、前記複数の入力回路を制御する制御回路と、を有し、前記複数の入力回路はそれぞれ、複数の電圧しきい値が設定され、前記複数の電圧しきい値に基づいて入力電圧を検出し、検出結果に応じた複数の検出信号を出力する電圧検出回路と、前記複数の検出信号に基づいて前記入力素子に対する入力抵抗の抵抗値を可変する抵抗値可変回路と、を有し、前記入力端子に接続される入力機器は、動作電圧に応じて前記入力端子に電圧を印加するものであり、前記制御回路は、前記入力機器の動作電圧に応じて、前記電圧検出回路における入力電圧の検出動作のうちの少なくとも一部を無効化する。
【００１３】
この構成によれば、無効化された検出動作の電圧しきい値において抵抗値が変更されない。したがって、入力ユニットにおいて、入力素子に対する入力抵抗の抵抗値に基づいて、入力電圧に対して誤った電気信号の出力が抑制される。
【００１４】
上記課題を解決するプログラマブルコントローラは、上記の入力ユニットと、前記入力ユニットが接続され、前記入力ユニットを制御する制御ユニットと、を有する。
この構成によれば、無効化された検出動作の電圧しきい値において抵抗値が変更されない。したがって、プログラマブルコントローラにおいて、入力素子に対する入力抵抗の抵抗値に基づいて、入力電圧に対して誤った電気信号の出力が抑制される。
【発明の効果】
【００１５】
本発明の入力回路、入力ユニット、プログラマブルコントローラによれば、入力電圧のレベル変動に対する誤動作を抑制することができる。
【図面の簡単な説明】
【００１６】
【図１】プログラマブルコントローラの概略構成図。
【図２】Ｉ／Ｏユニットのブロック回路図。
【図３】第一実施形態の入力回路の回路図。
【図４】入力回路の動作を説明するための特性説明図。
【図５】入力回路の動作を説明するための回路図。
【図６】第二実施形態の入力回路の回路図。
【図７】別の入力回路の回路図。
【図８】別の入力回路の回路図。
【図９】別の入力回路の回路図。
【発明を実施するための形態】
【００１７】
以下、各実施形態を説明する。
［プログラマブルコントローラの概要］
図１に示すように、プログラマブルコントローラ１０は、ＣＰＵユニット（制御ユニット）１１と、複数（図では３個）のＩ／Ｏユニット（周辺ユニット）１２と、エンドユニット（終端ユニット）１３とを備えている。これらのユニットは、ＣＰＵユニット１１から順に図において右側に向かって、複数のＩ／Ｏユニット１２、エンドユニット１３の順番で直列状に連結されている。ＣＰＵユニット１１とＩ／Ｏユニット１２は側面にスタッキング接続用コネクタを有している。そして、ＣＰＵユニット１１、Ｉ／Ｏユニット１２、エンドユニット１３は、それぞれ隣接するユニットのスタッキング接続用コネクタを挿入可能に形成されている。スタッキング接続用コネクタにより、ＣＰＵユニット１１とＩ／Ｏユニット１２は電気的に接続される。
【００１８】
ＣＰＵユニット１１は、プログラマブルコントローラの全体を制御する制御装置（ＣＰＵ）を有する。Ｉ／Ｏユニット１２には、図示しない外部装置が接続される。外部装置は、スイッチやエンコーダなどの入力機器、モータなどの出力機器を含む。Ｉ／Ｏユニット１２は、信号の入力，出力，入出力を行うユニットである。信号は、スイッチやエンコーダ等のパルス信号、シリアル通信などの差動信号である。Ｉ／Ｏユニット１２は、スイッチなどの外部装置を接続する、つまりスイッチなどによる信号の入出力のためのコネクタを備えている。なお、図１では、１種類のＩ／Ｏユニット１２が示されているが、種類が異なる、つまり機能が異なるユニットを連結することが可能である。
【００１９】
［Ｉ／Ｏユニットの概要］
図２に示すように、Ｉ／Ｏユニット１２は、制御回路２１、入力回路２２、出力回路２３、表示部２４を有している。
【００２０】
制御回路２１は、制御バス（上記のスタッキング用コネクタ）を介してＣＰＵユニット１１と接続されている。制御回路２１は、通信機能により、ＣＰＵユニット１１と所定の処理手順によりデータ通信する。また、制御回路２１は、自ユニットのアドレスを設定する。
【００２１】
制御回路２１は、入力回路２２と接続されている。入力回路２２は、複数の入力端子ＰＩ（図２では１つの入力端子を示す）に接続されている。入力回路２２は、複数の入力端子に接続された入力部を含む。入力端子ＰＩには、外部装置が接続される。外部装置は、スイッチやエンコーダなどの入力機器である。
【００２２】
制御回路２１のメモリ２１ｍには、入力端子ＰＩに接続される外部装置（入力機器）に応じた設定情報が記憶される。設定情報は、たとえばＣＰＵユニット１１により設定される。制御回路２１は、メモリ２１ｍに記憶された設定情報に応じた制御信号ＳＩＣを出力する。入力回路２２は、制御信号ＳＩＣに基づいて、後述する動作状態を変更する。入力回路２２は、入力端子ＰＩにおける信号レベルに応じた入力信号Ｓｉｎを出力する。制御回路２１は、入力信号Ｓｉｎに応じたデータをデータメモリに記憶する。そして、制御回路２１は、ＣＰＵユニット１１からの要求に応じてデータをＣＰＵユニット１１に送信する。
【００２３】
制御回路２１は、出力回路２３と接続されている。出力回路２３は、複数の出力端子（図２では１つの出力端子を示す）ＰＯに接続されている。出力回路２３は、複数の出力端子に接続された出力部を含む。出力端子ＰＯには外部装置が接続される。外部装置は、モータなどの出力機器である。
【００２４】
制御回路２１は、出力回路２３に制御信号ＳＯＣを出力する。制御回路２１は、ＣＰＵユニット１１から供給されるデータに基づいて、出力回路２３に出力信号Ｓｏｕｔを出力する。出力回路２３は、出力信号Ｓｏｕｔに応じた信号を出力端子ＰＯに出力する。
【００２５】
表示部２４は、たとえば図１に示すユニット１２の前パネルの上部分のように、外部から視認可能な位置に配置されている。表示部２４は、複数の発光素子（たとえばＬＥＤ）を有している。制御回路２１は、入力信号のレベル、出力信号のレベルに応じて表示部２４に含まれ、信号に対応する発光素子を点灯・消灯する。
【００２６】
次に、入力回路の各形態を説明する。
（第一実施形態）
図３は、ユニット１２に含まれる１つの入力回路２２を示す。
【００２７】
入力回路２２は、２つの入力端子Ｐ１，Ｐ２に接続され、入力信号Ｓｉｎを出力する。図３に示す入力端子Ｐ１，Ｐ２は、図２に示す入力端子ＰＩに含まれる。
入力回路２２は、整流回路３１、電圧検出回路３２、抵抗値可変回路３３、電圧検出キャンセル回路３４、アイソレータ３５を有している。
【００２８】
整流回路３１は、２つの入力端子Ｐ１，Ｐ２に接続されている。整流回路３１は、２つの入力端子Ｐ１，Ｐ２に加わる入力電圧の正負の極性によらず、一定極性に整流した電圧を出力する。
【００２９】
整流回路３１は、たとえばダイオードブリッジである、４つのダイオードＤ１，Ｄ２，Ｄ３，Ｄ４を有している。入力端子Ｐ１はダイオードＤ１のアノードとダイオードＤ２のカソードに接続されている。入力端子Ｐ２はダイオードＤ３のアノードとダイオードＤ４のカソードに接続されている。ダイオードＤ１のカソードとダイオードＤ３のカソードは互いに接続され、その接続点（ノード）Ｎ１１は整流回路３１の高電位側の出力端子として機能する。ダイオードＤ２のアノードとダイオードＤ４のアノードは互いに接続され、その接続点（ノード）Ｎ１２は整流回路３１の低電位側の出力端子として機能する。
【００３０】
ノードＮ１１，Ｎ１２は、高電位側の配線（高電位配線）Ｌ１１と低電位側の配線（低電位配線）Ｌ１２にそれぞれ接続されている。
電圧検出回路３２は、トランジスタＴ１１〜Ｔ１３、抵抗Ｒ１１〜Ｒ１６を有している。
【００３１】
抵抗Ｒ１１，Ｒ１２及びトランジスタＴ１３は、高電位配線Ｌ１１と低電位配線Ｌ１２の間に直列に接続されている。すなわち、抵抗Ｒ１１の第１端子は高電位配線Ｌ１１に接続され、抵抗Ｒ１１の第２端子は抵抗Ｒ１２の第１端子に接続されている。抵抗Ｒ１２の第２端子はトランジスタＴ１３に接続されている。トランジスタＴ１３は、たとえばＮチャネルＭＯＳトランジスタである。トランジスタＴ１３のドレイン端子は抵抗Ｒ１２の第２端子に接続され、トランジスタＴ１３のソース端子は低電位配線Ｌ１２に接続されている。
【００３２】
トランジスタＴ１３のゲート端子には、制御信号ＳＣ１が供給される。トランジスタＴ１３は、制御信号ＳＣ１に基づいてオンオフする。トランジスタＴ１３のオンしたとき、抵抗Ｒ１１，Ｒ１２は、高電位配線Ｌ１１と低電位配線Ｌ１２の間の電圧を分圧する分圧回路として機能する。抵抗Ｒ１１と抵抗Ｒ１２は、それらの間のノードＮ２１に第１制御電圧Ｖ１を生成する。
【００３３】
ノードＮ２１は、トランジスタＴ１１の制御端子に接続されている。トランジスタＴ１１は、たとえばｎｐｎ型のバイポーラトランジスタである。トランジスタＴ１１のベース端子に第１制御電圧Ｖ１が供給される。トランジスタＴ１１のコレクタ端子は抵抗Ｒ１５を介して高電位配線Ｌ１１に接続され、トランジスタＴ１１のエミッタ端子は低電位配線Ｌ１２に接続されている。
【００３４】
トランジスタＴ１１は、第１制御電圧Ｖ１に基づいてオンオフする。トランジスタＴ１１のオンオフに応じて、トランジスタＴ１１のコレクタ端子と抵抗Ｒ１５の間のノードＮ２３に第１検出信号Ｓ１１を生成する。
【００３５】
抵抗Ｒ１３，Ｒ１４は、高電位配線Ｌ１１と低電位配線Ｌ１２の間に直列に接続されている。すなわち、抵抗Ｒ１３の第１端子は高電位配線Ｌ１１に接続され、抵抗Ｒ１３の第２端子は抵抗Ｒ１４の第１端子に接続されている。抵抗Ｒ１４の第２端子は低電位配線Ｌ１２に接続されている。
【００３６】
抵抗Ｒ１３，Ｒ１４は、高電位配線Ｌ１１と低電位配線Ｌ１２の間の電圧を分圧する分圧回路として機能する。抵抗Ｒ１３と抵抗Ｒ１４は、それらの間のノードＮ２２に第２制御電圧Ｖ２を生成する。
【００３７】
ノードＮ２２は、トランジスタＴ１２の制御端子に接続されている。トランジスタＴ１２は、たとえばｎｐｎ型のバイポーラトランジスタである。トランジスタＴ１２のベース端子に第２制御電圧Ｖ２が供給される。トランジスタＴ１２のコレクタ端子は抵抗Ｒ１６を介して高電位配線Ｌ１１に接続され、トランジスタＴ１２のエミッタ端子は低電位配線Ｌ１２に接続されている。
【００３８】
トランジスタＴ１２は、第２制御電圧Ｖ２に基づいてオンオフする。トランジスタＴ１２のオンオフに応じて、トランジスタＴ１２のコレクタ端子と抵抗Ｒ１６の間のノードＮ２４に第２検出信号Ｓ１２を生成する。
【００３９】
このように、電圧検出回路３２は、高電位配線Ｌ１１と低電位配線Ｌ１２の間の電圧に基づいて、第１検出信号Ｓ１１と第２検出信号Ｓ１２を生成する。これらの検出信号Ｓ１１，Ｓ１２は、抵抗値可変回路３３に供給される。
【００４０】
抵抗値可変回路３３は、トランジスタＴ２１，Ｔ２２、抵抗Ｒ２１〜Ｒ２４を有している。トランジスタＴ２１，Ｔ２２は、たとえばｎｐｎ型のバイポーラトランジスタである。抵抗Ｒ２４の第１端子は高電位配線Ｌ１１に接続され、抵抗Ｒ２４の第２端子は抵抗Ｒ２１〜Ｒ２３の第１端子に接続されている。抵抗Ｒ２１の第２端子は低電位配線Ｌ１２に接続されている。抵抗Ｒ２２の第２端子はトランジスタＴ２１のコレクタに接続されている。トランジスタＴ２１のエミッタは低電位配線Ｌ１２に接続されている。トランジスタＴ２１のベース端子には第１検出信号Ｓ１１が供給される。抵抗Ｒ２３の第２端子はトランジスタＴ２２のコレクタに接続されている。トランジスタＴ２２のエミッタは低電位配線Ｌ１２に接続されている。トランジスタＴ２２のベース端子には第２検出信号Ｓ１２が供給される。
【００４１】
トランジスタＴ２１は第１検出信号Ｓ１１に基づいてオンオフする。オンしたトランジスタＴ１２は、抵抗Ｒ２１に対して抵抗Ｒ２２を並列に接続する。同様に、トランジスタＴ２２は第２検出信号Ｓ１２に基づいてオンオフする。オンしたトランジスタＴ２２は、抵抗Ｒ２１に対して抵抗Ｒ２３を並列に接続する。したがって、抵抗値可変回路３３は、検出信号Ｓ１１，Ｓ１２に基づいて、抵抗Ｒ２１の第１端子が接続されたノードＮ３１と低電位配線Ｌ１２との間の抵抗値を可変する。抵抗Ｒ２１〜Ｒ２３及びトランジスタＴ２１，Ｔ２２により可変される抵抗を入力抵抗Ｒｉｎとする。
【００４２】
高電位配線Ｌ１１と抵抗Ｒ２１の第１端子との間には、入力素子としてのアイソレータ３５が接続されている。アイソレータ３５はたとえばフォトＭＯＳリレーやフォトカプラなどの高速デジタルアイソレータであり、発光素子Ｈ１と受光素子Ｊ１とを有している。発光素子Ｈ１はたとえば発光ダイオードであり、受光素子Ｊ１はたとえばフォトトランジスタを含む。発光素子Ｈ１のアノードは高電位配線Ｌ１１に接続され、発光素子Ｈ１のカソードはノードＮ３１に接続されている。
【００４３】
入力電圧Ｖｉｎに基づいて高電位配線Ｌ１１と低電位配線Ｌ１２の間に電位差が生じると、高電位配線Ｌ１１からアイソレータ３５に電流が流れる。この電流を入力電流Ｉｉｎとする。発光素子Ｈ１は、入力電流Ｉｉｎに応じて光りを放出する。受光素子Ｊ１は、発光素子Ｈ１から光の放出・停止に基づいてフォトトランジスタがオンオフすることにより、入力信号Ｓｉｎを出力する。
【００４４】
電圧検出キャンセル回路３４は、アイソレータ３６と抵抗Ｒ３１，Ｒ３２を含む。アイソレータ３６は、たとえばフォトカプラであり、発光素子Ｈ２と受光素子Ｊ２を含む。発光素子Ｈ２はたとえば発光ダイオードであり、受光素子Ｊ２はたとえばフォトトランジスタである。発光素子Ｈ２の第１入力端子（発光ダイオードのアノード）には、制御回路２１から制御信号ＳＣ０が供給される。発光素子Ｈ２の第２入力端子（発光ダイオードのカソード）は低電位電圧（たとえばグランドＧＮＤ）が供給される配線（電源配線ＧＮＤ）に接続されている。受光素子Ｊ２の第１出力端子（フォトトランジスタのコレクタ端子）は高電位配線Ｌ１１に接続されている。受光素子Ｊ２の第２出力端子（フォトトランジスタのエミッタ端子）は、抵抗Ｒ３１の第１端子に接続されている。抵抗Ｒ３１の第２端子は抵抗Ｒ３２の第１端子に接続され、抵抗Ｒ３２の第２端子は低電位配線Ｌ１２に接続されている。抵抗Ｒ３１と抵抗Ｒ３２の間のノードＮ４１は、電圧検出回路３２に含まれるトランジスタＴ１３の制御端子（ゲート端子）に接続されている。電圧検出キャンセル回路３４は、制御信号ＳＣ０に基づいて、高電位配線Ｌ１１の電圧レベルに応じた制御信号ＳＣ１を、トランジスタＴ１３のゲート端子に供給する。
【００４５】
（作用）
先ず、入力回路２２の概略的な動作を説明する。
図５は、図３におけるトランジスタＴ１３を省略した入力回路を示す。
【００４６】
入力端子Ｐ１，Ｐ２には、それらに接続される入力機器に応じた入力電圧Ｖｉｎが供給される。図では、入力電圧Ｖｉｎの極性を直流電源Ｅ１として示している。
整流回路３１は、入力端子Ｐ１，Ｐ２に加わる入力電圧Ｖｉｎの極性にかかわらず、高電位配線Ｌ１１と低電位配線Ｌ１２の間に一定の極性の電圧を出力する。つまり、整流回路３１は、入力端子Ｐ１，Ｐ２に対して実線にて示すように直流電源Ｅ１が接続された場合、低電位配線Ｌ１２の電位に対して高電位配線Ｌ１１の電位を高く、それらの電位の電位差を入力電圧Ｖｉｎとする。また、整流回路３１は、入力端子Ｐ１，Ｐ２に対して破線にて示すように直流電源Ｅ１が接続された場合、低電位配線Ｌ１２の電位に対して高電位配線Ｌ１１の電位を高く、それらの電位の電位差を入力電圧Ｖｉｎとする。
【００４７】
電圧検出回路３２は、入力電圧Ｖｉｎに応じてオンオフするトランジスタＴ１１，Ｔ１２により、高電位配線Ｌ１１の電圧レベル（Ｈレベル）または低電位配線Ｌ１２の電圧レベル（Ｌレベル）の第１検出信号Ｓ１１と第２検出信号Ｓ１２を生成する。
【００４８】
トランジスタＴ１１のベース−エミッタ間電圧は、抵抗Ｒ１１，Ｒ１２により設定される。トランジスタＴ１１は、ベース−エミッタ間電圧がトランジスタＴ１１のしきい値電圧より低いときにオフし、ベース−エミッタ間電圧がしきい値電圧以上のときにオンする。トランジスタＴ１１のベース−エミッタ間電圧は入力電圧Ｖｉｎと抵抗Ｒ１１，Ｒ１２の抵抗値によって決定される。抵抗Ｒ１１，Ｒ１２の抵抗値は、入力電圧Ｖｉｎが第１の電圧しきい値Ｖｔｈ１より低いときにトランジスタＴ１１がオンし、入力電圧Ｖｉｎが第１の電圧しきい値Ｖｔｈ１以上のときにトランジスタがオフするように設定される。第１の電圧しきい値Ｖｔｈ１は、たとえば７ボルト（Ｖ）である。
【００４９】
トランジスタＴ１２のコレクタが接続されたノードＮ２３は、抵抗Ｒ１５を介して高電位配線Ｌ１１に接続されている。したがって、トランジスタＴ１１がオフしたとき、ノードＮ２３の電位、つまり第１検出信号Ｓ１１のレベルは高電位配線Ｌ１１の電圧レベル（Ｈレベル）となる。一方、トランジスタＴ１１がオンしたとき、ノードＮ２３の電位、つまり第１検出信号Ｓ１１のレベルは低電位配線Ｌ１２の電圧レベル（Ｌレベル）となる。
【００５０】
同様に、トランジスタＴ１２のベース−エミッタ間電圧は、抵抗Ｒ１３，Ｒ１４により設定される。トランジスタＴ１２は、ベース−エミッタ間電圧がトランジスタＴ１２のしきい値電圧より低いときにオフし、ベース−エミッタ間電圧がしきい値電圧以上のときにオンする。トランジスタＴ１２のベース−エミッタ間電圧は入力電圧Ｖｉｎと抵抗Ｒ１３，Ｒ１４の抵抗値によって決定される。抵抗Ｒ１３，Ｒ１４の抵抗値は、入力電圧Ｖｉｎが第２の電圧しきい値Ｖｔｈ２より低いときにトランジスタＴ１２がオンし、入力電圧Ｖｉｎが第２の電圧しきい値Ｖｔｈ２以上のときにトランジスタがオフするように設定される。第２の電圧しきい値Ｖｔｈ２は、たとえば１５ボルト（Ｖ）である。
【００５１】
トランジスタＴ１２のコレクタが接続されたノードＮ２４は、抵抗Ｒ１６を介して高電位配線Ｌ１１に接続されている。したがって、トランジスタＴ１２がオフしたとき、ノードＮ２４の電位、つまり第２検出信号Ｓ１２のレベルは高電位配線Ｌ１１の電圧レベル（Ｈレベル）となる。一方、トランジスタＴ１２がオンしたとき、ノードＮ２４の電位、つまり第２検出信号Ｓ１２のレベルは低電位配線Ｌ１２の電圧レベル（Ｌレベル）となる。
【００５２】
つまり、入力電圧Ｖｉｎが第１の電圧しきい値Ｖｔｈ１より低い（０≦Ｖｉｎ＜Ｖｔｈ１）とき、電圧検出回路３２はＨレベルの第１検出信号Ｓ１１及び第２検出信号Ｓ１２を出力する。そして、入力電圧Ｖｉｎが第１の電圧しきい値Ｖｔｈ１以上、第２の電圧しきい値Ｖｔｈ２より低い（Ｖｔｈ１≦Ｖｉｎ＜Ｖｔｈ２）とき、電圧検出回路３２はＬレベルの第１検出信号Ｓ１１とＨレベルの第２検出信号Ｓ１２を出力する。さらに、入力電圧Ｖｉｎが第２の電圧しきい値Ｖｔｈ２以上（Ｖｔｈ２≦Ｖｉｎ）のとき、電圧検出回路３２は、Ｈレベルの第１検出信号Ｓ１１及び第２検出信号Ｓ１２を出力する。
【００５３】
抵抗値可変回路３３のトランジスタＴ２１は、Ｈレベルの第１検出信号Ｓ１１に基づいてオンし、Ｌレベルの第１検出信号Ｓ１１に基づいてオフする。同様に、トランジスタＴ２２は、Ｈレベルの第２検出信号Ｓ１２に基づいてオンし、Ｌレベルの第２検出信号Ｓ１２に基づいてオフする。
【００５４】
オンしたトランジスタＴ２１，Ｔ２２は、抵抗Ｒ２１に対して、抵抗Ｒ２２，Ｒ２３をそれぞれ並列に接続する。これらの抵抗Ｒ２１〜Ｒ２３は、アイソレータ３５の発光素子Ｈ１に対して直列に接続された入力抵抗Ｒｉｎである。つまり、抵抗値可変回路３３は、第１検出信号Ｓ１１及び第２検出信号Ｓ１２、つまり入力電圧Ｖｉｎに応じて、入力抵抗Ｒｉｎの抵抗値を切り替える。そして、このアイソレータ３５の発光素子Ｈ１に対して直列に接続された入力抵抗Ｒｉｎは、発光素子Ｈ１に流れる入力電流Ｉｉｎの電流量を制限する。
【００５５】
図４は、入力電圧Ｖｉｎに対する入力電流Ｉｉｎの変化を示す。
入力電流Ｉｉｎは、入力電圧Ｖｉｎと、入力電圧Ｖｉｎに応じた入力抵抗Ｒｉｎの抵抗値に応じて変化する。入力抵抗Ｒｉｎの抵抗値は、トランジスタＴ２１，Ｔ２２により互いに並列に接続される抵抗Ｒ２１，Ｒ２２，Ｒ２３の抵抗値を合成した値となる。入力抵抗Ｒｉｎと各抵抗Ｒ２１〜Ｒ２３の抵抗値を同じ符号を用いて説明する。
【００５６】
入力電圧Ｖｉｎが第１の電圧しきい値Ｖｔｈ１より低いとき、入力電流Ｉｉｎは、入力電圧Ｖｉｎの増加に応じて、入力電圧Ｖｉｎと入力抵抗Ｒｉｎ（＝Ｒ２１・Ｒ２２・Ｒ２３／（Ｒ２２・Ｒ２３＋Ｒ２３・Ｒ２１＋Ｒ２１・Ｒ２２））にしたがって増加する。そして、入力電圧Ｖｉｎが第１の電圧しきい値Ｖｔｈ１より高くなると、一旦減少した後、入力電圧Ｖｉｎの増加に応じて、入力電圧Ｖｉｎと入力抵抗Ｒｉｎ（＝Ｒ２１・Ｒ２３／（Ｒ２１＋Ｒ２３））にしたがって増加する。さらに、入力電圧Ｖｉｎが第１の電圧しきい値Ｖｔｈ１より高くなると、一旦減少した後、入力電圧Ｖｉｎの増加に応じて、入力電圧Ｖｉｎと入力抵抗Ｒｉｎ（＝Ｒ２１）にしたがって増加する。
【００５７】
この入力回路２２は、入力電圧Ｖｉｎに応じて入力抵抗Ｒｉｎの抵抗値を調整し、発光素子Ｈ１に流れる入力電流Ｉｉｎを制限する。図４において横軸方向に延びる破線は発光素子Ｈ１の定格電流を示す。このように、入力電流Ｉｉｎを制御することにより、入力電圧Ｖｉｎの許容範囲を拡大する。たとえば、入力機器をエンコーダとした場合、入力電圧Ｖｉｎは０Ｖ，５Ｖである。また、入力機器をスイッチとした場合、そのスイッチの操作に基づいて入力端子Ｐ１，Ｐ２に加わる入力電圧Ｖｉｎは、０Ｖ，２４Ｖである。これらの入力装置を１組の入力端子Ｐ１，Ｐ２に接続することが可能となる。
【００５８】
図３に示す電圧検出回路３２は、抵抗Ｒ１２と低電位配線Ｌ１２との間に接続されたトランジスタＴ１３を有している。トランジスタＴ１３のゲート端子には、制御回路２１から出力される制御信号ＳＣ０に応じたアイソレータ３６の受光素子Ｊ２がオンしたときに、低電位配線Ｌ１２に対する高電位配線Ｌ１１の電位差（入力電圧Ｖｉｎ）を抵抗Ｒ３１，Ｒ３２により分圧した電圧が制御信号ＳＣ１として供給され、トランジスタＴ１３がオンする。一方、制御信号ＳＣ１に基づいて受光素子Ｊ２がオフしたとき、トランジスタＴ１３はオフする。
【００５９】
トランジスタＴ１３がオンしたとき、抵抗Ｒ１１，Ｒ１２は、入力電圧Ｖｉｎに応じて第１制御電圧Ｖ１を生成する。トランジスタＴ１１は、その第１制御電圧Ｖ１、つまり入力電圧Ｖｉｎに応じてオンオフする。そして、トランジスタＴ１１のオンオフにしたがって、トランジスタＴ２１がオンオフする。したがって、抵抗値可変回路３３は、入力電圧Ｖｉｎに応じて、抵抗Ｒ２１に対して抵抗Ｒ２２を並列に接離し、入力抵抗Ｒｉｎの抵抗値を変更する。
【００６０】
一方、電圧検出回路３２のトランジスタＴ１３がオフしたとき、トランジスタＴ１１がオンし、Ｌレベルの第１検出信号Ｓ１１を出力する。抵抗値可変回路３３のトランジスタＴ２１は、Ｌレベルの第１検出信号Ｓ１１に応答してオフする。したがって、抵抗Ｒ２２は、抵抗Ｒ２１に対して並列に接続されない。
【００６１】
電圧検出回路３２において、抵抗Ｒ１３，Ｒ１４は、高電位配線Ｌ１１と低電位配線Ｌ１２の間に直列に接続されている。したがって、トランジスタＴ１２は、入力電圧Ｖｉｎに応じてオンオフする。このトランジスタＴ１２のオン（オフ）にしたがって、抵抗値可変回路３３のトランジスタＴ２２がオフ（オン）する。したがって、抵抗Ｒ２３は、入力電圧Ｖｉｎに応じて、抵抗Ｒ２１に対して並列に接離される。
【００６２】
上記したように、このトランジスタＴ２２は、入力電圧Ｖｉｎが第２の電圧しきい値Ｖｔｈ２以上となるまでオンしている。このため、図４に一点鎖線にて示すように、入力電流Ｉｉｎは、入力電圧Ｖｉｎの増加にしたがって、入力電圧Ｖｉｎと入力抵抗Ｒｉｎ（＝Ｒ２１・Ｒ２３／（Ｒ２１＋Ｒ２３））にしたがって増加する。さらに、入力電圧Ｖｉｎが第１の電圧しきい値Ｖｔｈ１より高くなると、一旦減少した後、入力電圧Ｖｉｎの増加に応じて、入力電圧Ｖｉｎと入力抵抗Ｒｉｎ（＝Ｒ２１）にしたがって増加する。
【００６３】
制御回路２１は、メモリ２１ｍに記憶した情報に基づいて制御信号ＳＣ０を出力する。このメモリ２１ｍに記憶した情報は、入力端子Ｐ１，Ｐ２に接続される入力機器の情報である。上記したように、入力機器をエンコーダとした場合、入力電圧Ｖｉｎは０Ｖ，５Ｖである。一方、入力機器をスイッチとした場合、そのスイッチの操作に基づいて入力端子Ｐ１，Ｐ２に加わる入力電圧Ｖｉｎは、０Ｖ，２４Ｖである。
【００６４】
制御回路２１は、メモリ２１ｍの情報に基づいて、入力機器の電圧範囲に応じて、制御信号ＳＣ０を出力し、トランジスタＴ１３をオンオフする。本実施形態において、制御回路２１は、電圧範囲が０〜５ボルトの入力機器の接続を可能とした場合Ｈレベルの制御信号ＳＣ０を出力する。Ｈレベルの制御信号ＳＣ０に基づいてトランジスタＴ１３はオンする。これにより、入力端子Ｐ１，Ｐ２に対して、異なる動作電圧の入力機器の接続を可能とする。
【００６５】
また、メモリ２１ｍの情報に基づいて、動作電圧の電圧範囲が０〜５Ｖの入力機器を接続しない、つまり動作電圧の電圧範囲が０〜１２ボルト、０〜２４ボルトの入力機器を接続する場合、制御回路２１はＬレベルの制御信号ＳＣ０を出力する。Ｌレベルの制御信号ＳＣ０に基づいてトランジスタＴ１３はオフする。これにより、電圧変動による誤動作を抑制する。
【００６６】
アイソレータ３５の受光素子Ｊ１は、発光素子Ｈ１から光が出射されるときに第１レベル（たとえばＨレベル）の入力信号Ｓｉｎを出力し、発光素子Ｈ１から光が出射されないときに第２レベル（たとえばＬレベル）の入力信号Ｓｉｎを出力する。
【００６７】
高電位配線Ｌ１１と低電位配線Ｌ１２の電位は、ノイズの混入や素子の漏れ電流の流入などによって変動する。アイソレータ３５の発光素子Ｈ１には、高電位配線Ｌ１１と低電位配線Ｌ１２の電位差と入力抵抗Ｒｉｎの抵抗値に基づく電流が流れる。トランジスタＴ１３を含まない入力回路の場合、入力電流Ｉｉｎは、図４において、第１の電圧しきい値Ｖｔｈ１より低い範囲において実線にて示す傾きにしたがって変化する。このため、この入力電流Ｉｉｎによって発光素子Ｈ１から光が出射され、受光素子Ｊ１は第１レベル（Ｈレベル）の入力信号Ｓｉｎを出力する。つまり、受光素子Ｊ１は、入力電圧Ｖｉｎに対して誤ったレベルの入力信号Ｓｉｎを出力する。
【００６８】
本実施形態において、制御回路２１は、入力電圧Ｖｉｎの電圧範囲が０〜２４ボルト（または０〜１２ボルト）である入力機器の情報に基づいて、Ｌレベルの制御信号ＳＣ０を出力する。この制御信号ＳＣ０に基づいてトランジスタＴ１３がオフする。すると、入力電流Ｉｉｎは、図４において、第１の電圧しきい値Ｖｔｈ１より低い範囲において一点鎖線にて示す傾きにしたがって変化する。このため、この入力電流Ｉｉｎによって発光素子Ｈ１から光が出射され難くなり、受光素子Ｊ１から誤ったレベルの入力信号Ｓｉｎが出力されることが抑制される。
【００６９】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１−１）電圧検出回路３２は、抵抗Ｒ１１，Ｒ１２，Ｒ１３，Ｒ１４により設定された電圧しきい値Ｖｔｈ１，Ｖｔｈ２によりトランジスタＴ１１，Ｔ１２がオンオフし、検出信号Ｓ１１，Ｓ１２を生成する。抵抗値可変回路３３は、検出信号Ｓ１１，Ｓ１２に基づいて、トランジスタＴ２１，Ｔ２２をオンオフし、抵抗Ｒ２１に対して抵抗Ｒ２２，Ｒ２３を並列に接離する。これにより、アイソレータ３５の発光素子Ｈ１に対する入力抵抗Ｒｉｎの抵抗値を変更する。抵抗Ｒ１２と低電位配線Ｌ１２の間にトランジスタＴ１３が接続され、そのトランジスタＴ１３をオフすることにより、抵抗Ｒ１１，Ｒ１２とトランジスタＴ１１により設定された電圧しきい値Ｖｔｈ１による電圧検出動作が無効化される。
【００７０】
電圧しきい値Ｖｔｈ１に対する電圧検出動作が無効化されることで、その電圧しきい値Ｖｔｈ１における入力抵抗Ｒｉｎの抵抗値が切り替えられない。このため、たとえばノイズの混入等による入力電圧Ｖｉｎの変動に対してアイソレータ３５の発光素子Ｈ１に流れる入力電流Ｉｉｎが少なくなり、発光素子Ｈ１の誤動作が抑制される。このため、入力電圧Ｖｉｎに対して誤ったレベルの入力信号Ｓｉｎが出力されることを抑制することができる。
【００７１】
（２−２）電圧しきい値Ｖｔｈ１，Ｖｔｈ２のうち、最も低い電圧しきい値Ｖｔｈ１による電圧検出動作が無効化される。電圧しきい値Ｖｔｈ１は、動作電圧が５ボルトの入力機器に対応して設定されている。低電位配線Ｌ１２の電圧レベルは、ノイズの混入や漏れ電流の流入により変動する場合がある。このような変動により発光素子Ｈ１が発光して誤ったレベルの入力信号Ｓｉｎが出力される。このため、最も低い電圧しきい値Ｖｔｈ１による電圧検出動作を無効化することで、誤った入力信号Ｓｉｎの出力を抑制することができる。
【００７２】
（１−３）電圧しきい値Ｖｔｈ１，Ｖｔｈ２による電圧検出動作により、アイソレータ３５に対する入力抵抗Ｒｉｎの抵抗値が変更される。入力抵抗Ｒｉｎの抵抗値が大きくなると、アイソレータ３５の発光素子Ｈ１に流れる入力電流Ｉｉｎが少なくなる。このため、入力抵抗Ｒｉｎの抵抗値を切り替えて入力電流Ｉｉｎを変更することで、入力電圧Ｖｉｎの電圧範囲が広くなる。このため、動作電圧が異なる複数種類の入力機器を入力端子Ｐ１，Ｐ２に接続することができる。つまり、動作電圧が異なる複数種類の入力機器に対応することができる。
【００７３】
（１−４）整流回路３１は、入力端子Ｐ１，Ｐ２における入力電圧Ｖｉｎの極性にかかわらず、一定の極性の電位差を高電位配線Ｌ１１と低電位配線Ｌ１２の間に発生する。このため、たとえば入力端子Ｐ２に対して入力端子Ｐ１の電位が低くなるような入力電圧Ｖｉｎを供給する入力機器を接続しても、対応する入力信号Ｓｉｎを容易に生成することができる。
【００７４】
（第二実施形態）
なお、本実施形態において、上記第一実施形態と同じ部材については同じ符号を付し、説明の一部または全てを省略する。
【００７５】
図６に示すように、入力回路４０は、複数（図では２つ）の入力回路２２ａ，２２ｂと、１つの電圧検出キャンセル回路４１を有している。入力回路２２ａ，２２ｂにおいて、上記第一実施形態の入力回路２２と同じ部材については符号にそれぞれ「ａ」「ｂ」を付して示し、詳細な説明を省略する。入力回路２２ａ，２２ｂは、入力端子Ｐ１ａ，Ｐ２ａ、Ｐ１ｂ，Ｐ２ｂにそれぞれ接続されている。
【００７６】
入力回路２２ａは、整流回路３１ａ、電圧検出回路３２ａ、抵抗値可変回路３３ａ、アイソレータ３５ａを有している。
整流回路３１ａは、第一実施形態の整流回路３１と同様に、４つのダイオードＤ１ａ，Ｄ２ａ，Ｄ３ａ，Ｄ４ａを有するダイオードブリッジである。整流回路３１は、入力電圧Ｖｉａの極性にかかわらず一定の極性の電圧を高電位配線Ｌ１１ａと低電位配線Ｌ１２ａの間に生成する。電圧検出回路３２ａは、トランジスタＴ１１ａ〜Ｔ１３ａ、抵抗Ｒ１１ａ〜Ｒ１６ａを有している。この電圧検出回路３２ａは、第一実施形態の電圧検出回路３２と同様に、入力電圧Ｖｉａに応じた検出信号Ｓ１１ａ，Ｓ１２ａを出力する。
【００７７】
抵抗値可変回路３３ａは、トランジスタＴ２１ａ，Ｔ２２ａ、抵抗Ｒ２１ａ〜Ｒ２４ａを有している。この抵抗値可変回路３３ａは、第一実施形態の抵抗値可変回路３３と同様に、検出信号Ｓ１１ａ，Ｓ１２ａに基づいて、抵抗Ｒ２１ａに対して抵抗Ｒ２２ａ，Ｒ２３ａを並列に接離し、アイソレータ３５ａに対する入力抵抗Ｒｉａの抵抗値を変更する。アイソレータ３５ａの発光素子Ｈ１ａは、入力電圧Ｖｉａと入力抵抗Ｒｉａに応じた入力電流Ｉａにより動作する。アイソレータ３５ａの受光素子Ｊ１ａは、発光素子Ｈ１ａの動作に応じたレベルの入力信号Ｓｉａを出力する。
【００７８】
入力回路２２ｂは、整流回路３１ｂ、電圧検出回路３２ｂ、抵抗値可変回路３３ｂ、アイソレータ３５ｂを有している。
整流回路３１ｂは、第一実施形態の整流回路３１と同様に、４つのダイオードＤ１ｂ，Ｄ２ｂ，Ｄ３ｂ，Ｄ４ｂを有するダイオードブリッジである。整流回路３１ｂは、入力電圧Ｖｉｂの極性にかかわらず一定の極性の電圧を高電位配線Ｌ１１ｂと低電位配線Ｌ１２ｂの間に生成する。電圧検出回路３２ｂは、トランジスタＴ１１ｂ〜Ｔ１３ｂ、抵抗Ｒ１１ｂ〜Ｒ１６ｂを有している。この電圧検出回路３２は、第一実施形態の電圧検出回路３２と同様に、入力電圧Ｖｉｂに応じた検出信号Ｓ１１ｂ，Ｓ１２ｂを出力する。
【００７９】
抵抗値可変回路３３ｂは、トランジスタＴ２１ｂ，Ｔ２２ｂ、抵抗Ｒ２１ｂ〜Ｒ２４ｂを有している。この抵抗値可変回路３３ｂは、第一実施形態の抵抗値可変回路３３と同様に、検出信号Ｓ１１ｂ，Ｓ１２ｂに基づいて、抵抗Ｒ２１ｂに対して抵抗Ｒ２２ｂ，Ｒ２３ｂを並列に接離し、アイソレータ３５ｂに対する入力抵抗Ｒｉｂの抵抗値を変更する。アイソレータ３５ｂの発光素子Ｈ１ｂは、入力電圧Ｖｉｂと入力抵抗Ｒｉｂに応じた入力電流Ｉｂにより動作する。アイソレータ３５ｂの受光素子Ｊ１ｂは、発光素子Ｈ１ｂの動作に応じたレベルの入力信号Ｓｉｂを出力する。
【００８０】
電圧検出キャンセル回路４１は、アイソレータ３６、ダイオードＤ４１ａ，Ｄ４１ｂ，Ｄ４２ａ，Ｄ４２ｂ、抵抗Ｒ３１，Ｒ３２を有している。
アイソレータ３６は、第一実施形態と同様であり、発光素子Ｈ２と受光素子Ｊ２を含む。受光素子Ｊ２の第１出力端子（フォトトランジスタのコレクタ端子）はダイオードＤ４１ａのカソードに接続され、ダイオードＤ４１ａのアノードは入力回路２２ａの高電位配線Ｌ１１ａに接続されている。また、受光素子Ｊ２の第１出力端子はダイオードＤ４１ｂのカソードに接続され、ダイオードＤ４１ｂのアノードは入力回路２２ｂの高電位配線Ｌ１１ｂに接続されている。
【００８１】
受光素子Ｊ２の第２出力端子（フォトトランジスタのエミッタ端子）は、抵抗Ｒ３１の第１端子に接続され、抵抗Ｒ３１の第２端子は、抵抗Ｒ３２の第１端子に接続され、抵抗Ｒ３２の第２端子は、ダイオードＤ４２ａ，Ｄ４２ｂのアノードに接続されている。ダイオードＤ４２ａのカソードは入力回路２２ａの低電位配線Ｌ１２ａに接続され、ダイオードＤ４２ｂのカソードは入力回路２２ｂの低電位配線Ｌ１２ｂに接続されている。抵抗Ｒ３１と抵抗Ｒ３２の間のノードＮ４１は、電圧検出回路３２ａに含まれるトランジスタＴ１３ａの制御端子（ゲート端子）と、電圧検出回路３２ｂに含まれるトランジスタＴ１３ｂの制御端子（ゲート端子）に接続されている。
【００８２】
（作用）
上記の入力回路４０の作用を説明する。
入力回路２２ａ，２２ｂはそれぞれ、第一実施形態の入力回路２２と同様に作用する。
【００８３】
電圧検出キャンセル回路４１は、アイソレータ３６に供給される制御信号ＳＣ０に基づいて、高電位配線Ｌ１１ａ，Ｌ１１ｂの電圧レベルに応じた制御信号ＳＣ１を出力する。入力回路２２ａのトランジスタＴ１３ａと入力回路２２ｂのトランジスタＴ１３ｂは、その制御信号ＳＣ１に基づいてオンオフする。したがって、この電圧検出キャンセル回路４１は、２つの入力回路２２ａ，２２ｂにおいて、５ボルトに対応する電圧検出動作をキャンセル（無効化）する。
【００８４】
各ダイオードＤ４１ａ，Ｄ４１ｂ，Ｄ４２ａ，Ｄ４２ｂは、２つの入力回路２２ａ，２２ｂの間の干渉を防止し、誤動作を抑制する。たとえば、入力回路２２ａの入力電圧Ｖｉａを５Ｖ、入力回路２２ｂの入力電圧Ｖｉｂを０Ｖとする。この場合、アイソレータ３６の受光素子Ｊ２の第１出力端子（フォトトランジスタのコレクタ端子）を高電位配線Ｌ１１ａ，Ｌ１１ｂに対して直接接続すると、入力回路２２ｂの高電位配線Ｌ１１ｂの電位は、入力回路２２ａの高電位配線Ｌ１１ａの電位と等しくなる。すると、アイソレータ３５ｂの発光素子Ｈ１ｂに入力電流Ｉｂが流れ、発光素子Ｈ１から光が誤って出射されることになる。
【００８５】
本実施形態の入力回路４０は、２つの入力回路２２ａ，２２ｂに含まれる高電位配線Ｌ１１ａ，Ｌ１１ｂにそれぞれダイオードＤ４１ａ，Ｄ４１ｂのアノードが接続され、ダイオードＤ４１ａ，Ｄ４１ｂのカソードがアイソレータ３６の第１出力端子（受光素子Ｊ２（フォトダイオードのコレクタ端子））に接続されている。したがって、入力回路２２ａの高電位配線Ｌ１１ａに入力電圧Ｖｉａが加わるとき、その高電位配線Ｌ１１ａの電圧レベルは、入力回路２２ｂの高電位配線Ｌ１１ｂに影響しない。このように、ダイオードＤ４１ａ，Ｄ４１ｂは、２つの入力回路２２ａ，２２ｂの高電位配線Ｌ１１ａ，Ｌ１１ｂにおけるそれぞれの電位変化が互いに影響しあうことを防止する。低電位配線Ｌ１２ａ，Ｌ１２ｂについても同様に、ダイオードＤ４２ａ，Ｄ４２ｂは両低電位配線Ｌ１２ａ，Ｌ１２ｂにおけるそれぞれの電位変化が影響しあうことを防止する。
【００８６】
以上記述したように、本実施形態によれば、上記第一実施形態の効果に加え、以下の効果を奏する。
（２−１）入力回路４０は、２つの入力回路２２ａ，２２ｂに対して１つの電圧検出キャンセル回路４１を有し、入力回路２２ａ，２２ｂにおける電圧検知動作の無効／有効を制御する。つまり、複数の入力回路における電圧検知動作の無効／有効を、１つの電圧検出キャンセル回路４１により制御することができる。このため、入力端子数に対する回路規模の増加を抑制することができる。
【００８７】
（２−２）制御回路２１は、１つの電圧検出キャンセル回路４１に制御信号ＳＣ０を出力する。このため、入力回路２２ａ，２２ｂ毎に制御する場合と比べ、容易に制御することができる。
【００８８】
（２−３）電圧検出キャンセル回路４１は、入力回路２２ａの高電位配線Ｌ１１ａに接続されたダイオードＤ４１ａと、入力回路２２ｂの高電位配線Ｌ１１ｂに接続されたダイオードＤ４１ｂを有している。これらのダイオードＤ４１ａ，Ｄ４１ｂは、２つの入力回路２２ａ，２２ｂの高電位配線Ｌ１１ａ，Ｌ１１ｂにおけるそれぞれの電位変化が互いに影響しあうことを防止する。また、電圧検出キャンセル回路４１は、入力回路２２ａの低電位配線Ｌ１２ａに接続されたダイオードＤ４２ａと、入力回路２２ｂの低電位配線Ｌ１２ｂに接続されたダイオードＤ４２ｂを有している。ダイオードＤ４２ａ，Ｄ４２ｂは両低電位配線Ｌ１２ａ，Ｌ１２ｂにおけるそれぞれの電位変化が影響しあうことを防止する。これにより、入力回路２２ａ，２２ｂにおける誤動作を抑制することができる。
【００８９】
尚、上記各実施形態は、以下の態様で実施してもよい。
・上記第二実施形態において、３つ以上の入力回路に対して、１つの電圧検出キャンセル回路４１により電圧検知動作の有効／無効を制御するようにしてもよい。
【００９０】
・上記実施形態に対し、トランジスタＴ１３，Ｔ１３ａ，Ｔ１３ｂを適宜変更してもよい。図７に示すように、リレー５１などの機械的なスイッチを用いてもよい。また、図８に示すように、アイソレータ（フォトカプラ）５２を用いてもよい。
【００９１】
・上記実施形態に対し、入力端子の接続を適宜変更してもよい。図６において、入力端子Ｐ２ａと入力端子Ｐ２ｂとを、入力回路４０の内部において互いに接続し、一方の入力端子を省略する。
【００９２】
図９に示す入力回路６１ａは、４つの入力回路と１つの電圧検出キャンセル回路を有している。この入力回路６１ａは、１つの共通入力端子（コモン端子）Ｐｃａと、４つの入力端子Ｐ１ａ，Ｐ２ａ，Ｐ３ａ，Ｐ４ａに接続され、共通入力端子Ｐｃａと各入力端子Ｐ１ａ，Ｐ２ａ，Ｐ３ａ，Ｐ４ａの間の入力電圧に応じた入力信号Ｓｉ１ａ，Ｓｉ２ａ，Ｓｉ３ａ，Ｓｉ４ａを出力する。制御回路２１は、メモリ２１ｍに記憶した情報に基づいて制御信号ＳＣ０を出力し、その制御信号ＳＣ０に基づく制御信号ＳＣ１によりトランジスタＴ１３ａがオンオフし、入力回路６１ａにおける電圧検出動作の有効／無効を制御する。
【００９３】
入力回路６１ｂについても同様に、共通入力端子Ｐｃｂと各入力端子Ｐ１ｂ，Ｐ２ｂ，Ｐ３ｂ，Ｐ４ｂの間の入力電圧に応じた入力信号Ｓｉ１ｂ，Ｓｉ２ｂ，Ｓｉ３ｂ，Ｓｉ４ｂを出力する。制御回路２１から出力される制御信号ＳＣ０に基づく制御信号ＳＣ１によりトランジスタＴ１３ｂがオンオフし、入力回路６１ｂにおける電圧検出動作の有効／無効を制御する。
【００９４】
このように、入力回路６１ａ，６１ｂに対する入力端子の端子数を少なくすることができる。したがって、これらの入力回路６１ａ，６１ｂを含むユニットにおいて、筐体の小型化、または入力端子数を増加することを可能とする。
【００９５】
また、入力回路６１ａ，６１ｂのそれぞれに応じた情報をメモリ２１ｍに記憶し、各情報に基づいて制御信号ＳＣ０ａ，ＳＣ０ｂを出力することで、入力回路６１ａ，６１ｂ毎に電圧検出動作の有効／無効を制御することもできる。たとえば、入力回路６１ａにおいて電圧検出動作を有効とし、入力回路６１ｂにおいて電圧検出動作を無効とする。これにより、動作電圧範囲が２４Ｖの入力機器と、動作電圧範囲が５Ｖの入力機器を１つのユニットに接続することを可能とする。
【００９６】
・上記実施形態において、バイポーラトランジスタをＭＯＳトランジスタに変更してもよい。また、ＭＯＳトランジスタをバイポーラトランジスタに変更してもよい。
・上記実施形態において、ｐｎｐ型のバイポーラトランジスタを用いてもよい。また、ＰチャネルＭＯＳトランジスタを用いてもよい。
【００９７】
・上記実施形態では、メモリ２１ｍに記憶した入力機器の情報に基づいてトランジスタＴ１３，Ｔ１３ａ，Ｔ１３ｂをオンオフするようにした。これに対し、入力回路の動作モードをメモリ２１ｍに設定し、その動作モードに従ってトランジスタＴ１３，Ｔ１３ａ，Ｔ１３ｂを制御するようにしてもよい。たとえば、第１の動作モードは、動作電圧が５Ｖ，１２Ｖ，２４Ｖの入力機器による入力電圧Ｖｉｎを処理する動作モードであり、第２の動作モードは、動作電圧が１２Ｖ，２４Ｖの入力機器による入力電圧Ｖｉｎを処理する動作モードである。したがって、トランジスタＴ１３，Ｔ１３ａ，Ｔ１３ｂは、動作モードを切り替える切替スイッチとして機能する。このように、設定した動作モードに従ってトランジスタＴ１３，Ｔ１３ａ，Ｔ１３ｂを制御することで、上記各実施形態と同様の効果を得ることができる。
【００９８】
・上記各実施形態において、電圧検出動作のそれぞれをキャンセルするようにしてもよい。たとえば、図３に示す第一実施形態の入力回路２２において、トランジスタＴ１３と同様に、抵抗Ｒ１４と低電位配線Ｌ１２との間にトランジスタを挿入接続し、そのトランジスタをオンオフして電圧検出動作の有効／無効を制御するようにしてもよい。
【００９９】
・上記各実施形態において、接続関係を適宜変更してもよい。たとえば、図３に示す第一実施形態において、トランジスタＴ１３を抵抗Ｒ１２とノードＮ２１の間に挿入接続してもよい。
【符号の説明】
【０１００】
１０…プログラマブルコントローラ、１１…ＣＰＵユニット（制御ユニット）、１２…Ｉ／Ｏユニット（入力ユニット）、２１…制御回路、２２，２２ａ，２２ｂ，４０，６１ａ，６１ｂ…入力回路、３１，３１ａ，３１ｂ…整流回路、３２，３２ａ，３２ｂ…電圧検出回路、３３，３３ａ，３３ｂ…抵抗値可変回路、３４，４１…電圧検出キャンセル回路、３５…アイソレータ（入力素子）、Ｐ１，Ｐ２，Ｐ１ａ，Ｐ１ｂ，Ｐ２ａ，Ｐ２ｂ…入力端子、Ｒ２１，Ｒ２２，Ｒ２３…抵抗、Ｓ１１，Ｓ１２，Ｓ１１ａ，Ｓ１１ｂ，Ｓ１２ａ，Ｓ１２ｂ…検出信号、Ｓｉｎ…入力信号（電気信号）、Ｖｔｈ１，Ｖｔｈ２…電圧しきい値、Ｖｉｎ…入力電圧。
【図１】
0006640528.tif 000002
【図２】
0006640528.tif 000003
【図３】
0006640528.tif 000004
【図４】
0006640528.tif 000005
【図５】
0006640528.tif 000006
【図６】
0006640528.tif 000007
【図７】
0006640528.tif 000008
【図８】
0006640528.tif 000009
【図９】
0006640528.tif 000010