(57)【特許請求の範囲】
【請求項１】
有機発光ダイオードディスプレイであって、
基板と、
前記基板のアクティブ領域を形成する画素回路のアレイと、
前記基板の非アクティブ領域内の回路と、
複数の誘電体層であって、前記複数の誘電体層は前記アクティブ領域に存在し、前記複数の誘電体層のうちの少なくとも一部は前記非アクティブ領域に存在しない、複数の誘電体層と、
前記アクティブ領域から前記非アクティブ領域まで延在するデータ線であって、前記複数の誘電体層は、前記アクティブ領域から前記非アクティブ領域に移行するときに高さが減少する階段状プロファイルを有し、前記データ線は、前記階段状プロファイルを有する前記複数の誘電体層上に形成される、データ線と、
を備え、各画素回路は、
有機発光ダイオードと、
前記有機発光ダイオードと直列に結合されたシリコントランジスタと、
前記シリコントランジスタに結合された蓄積コンデンサと、
前記蓄積コンデンサに結合された半導体酸化物トランジスタと、
を含み、
前記基板は前記非アクティブ領域で折り曲げられる、有機発光ダイオードディスプレイ。
【請求項２】
各画素回路内の前記シリコントランジスタはシリコンチャネルを含み、前記複数の誘電体層は前記基板と前記シリコンチャネルとの間にバッファ層を含み、前記バッファ層は前記非アクティブ領域に存在しない、請求項１に記載の有機発光ダイオードディスプレイ。
【請求項３】
前記アクティブ領域内に第１金属層を更に備え、前記第１金属層のうちの一部は、各画素回路内の前記シリコントランジスタのゲートを形成する、請求項２に記載の有機発光ダイオードディスプレイ。
【請求項４】
前記第１金属層のうちの一部は、各画素回路内の前記半導体酸化物トランジスタのゲートを、各画素回路内の前記シリコントランジスタの前記ゲートと各画素回路内の前記半導体酸化物トランジスタの前記ゲートとがともに前記第１金属層から形成されるように形成する、請求項３に記載の有機発光ダイオードディスプレイ。
【請求項５】
第２金属層を更に備え、前記第２金属層は、前記シリコントランジスタ及び前記半導体酸化物トランジスタのソース／ドレイン端子を形成するように前記アクティブ領域内でパターン化される、請求項３に記載の有機発光ダイオードディスプレイ。
【請求項６】
前記第２金属層は、前記画素回路のアレイと前記非アクティブ領域内の前記回路との間で結合される前記データ線を、前記ソース／ドレイン端子と前記データ線とがともに前記第２金属層から形成されるように形成するように前記非アクティブ領域内でパターン化される、請求項５に記載の有機発光ダイオードディスプレイ。
【請求項７】
前記基板は折れ曲がった可撓性基板であり、前記データ線は、前記複数の誘電体層のいずれも前記データ線と前記基板との間に介在しないように折れ曲がり且つ前記基板の表面上に形成される、請求項６に記載の有機発光ダイオードディスプレイ。
【請求項８】
各画素における前記半導体酸化物トランジスタは、半導体酸化物チャネルを含む、請求項７に記載の有機発光ダイオードディスプレイ。
【請求項９】
前記複数の誘電体層は、各画素回路内の前記シリコントランジスタの前記シリコンチャネルと重なり、且つ、各画素回路内の前記半導体酸化物トランジスタの前記半導体酸化物チャネルと重ならない、窒化ケイ素層を含む、請求項８に記載の有機発光ダイオードディスプレイ。
【請求項１０】
前記蓄積コンデンサは、前記第２金属層から形成された第１電極を有し、かつ、第２電極を有する、請求項９に記載の有機発光ダイオードディスプレイ。
【請求項１１】
前記複数の誘電体層は追加の窒化ケイ素層を含み、前記追加の窒化ケイ素層は、各画素回路内の前記蓄積コンデンサの前記第１と第２電極との間に介在する、請求項１０に記載の有機発光ダイオードディスプレイ。
【請求項１２】
シリコン酸化物層を更に備え、前記シリコン酸化物層は、各画素回路の前記半導体酸化物チャネルと重なり、且つ、前記シリコン酸化物層が前記蓄積コンデンサの前記第１と第２電極との間に介在しないように各画素回路の前記蓄積コンデンサ内で局所的に除去される、請求項１１に記載の有機発光ダイオードディスプレイ。
【請求項１３】
各画素回路の前記半導体酸化物トランジスタは駆動トランジスタを含み、各画素回路の前記シリコントランジスタはスイッチングトランジスタを含む、請求項１に記載の有機発光ダイオードディスプレイ。
【請求項１４】
有機発光ダイオードディスプレイであって、
基板と、
前記基板のアクティブ領域を形成する有機発光ダイオードのアレイと、
それぞれが前記有機発光ダイオードのうちの対応する１つに直列に結合されたシリコン駆動トランジスタと、
前記シリコン駆動トランジスタに結合された半導体酸化物スイッチングトランジスタと、
前記半導体酸化物スイッチングトランジスタに結合された蓄積コンデンサと、
前記基板の非アクティブ領域内の回路と、
複数の誘電体層であって、前記複数の誘電体層は前記アクティブ領域に存在し、前記複数の誘電体層のうちの少なくとも一部は前記非アクティブ領域に存在しない、複数の誘電体層と、
前記アクティブ領域から前記非アクティブ領域まで延在するデータ線であって、前記複数の誘電体層は、前記アクティブ領域から前記非アクティブ領域に移行するときに高さが減少する階段状プロファイルを有し、前記データ線は、前記階段状プロファイルを有する前記複数の誘電体層上に形成される、データ線と、
を備える、有機発光ダイオードディスプレイ。
【請求項１５】
有機発光ダイオードディスプレイであって、
可撓性ポリマー基板と、
前記可撓性ポリマー基板上の画素回路のアレイであって、各画素回路は、有機発光ダイオードと、半導体酸化物チャネルをそれぞれ有する少なくとも２つの半導体酸化物トランジスタと、前記有機発光ダイオードと直列に結合された少なくとも１つのシリコントランジスタと、少なくとも１つの蓄積コンデンサと、を含む、画素回路のアレイと、
前記画素回路のアレイから前記画素回路のアレイに隣接する非アクティブ領域に移行するときに高さが減少する階段状プロファイルを有する、前記可撓性ポリマー基板上の複数の誘電体層と、
前記階段状プロファイルに従う前記複数の誘電体層上のデータ線と、を備え、前記複数の誘電体層は、前記シリコントランジスタと重なり且つ前記半導体酸化物チャネルと重ならない誘電体層を含み、
前記可撓性ポリマー基板は前記非アクティブ領域で折り曲げられる、有機発光ダイオードディスプレイ。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、２０１４年９月２４日に出願された米国特許出願第１４／４９４，９３１号に対して優先権を主張するものであり、この参照により、その全体が本明細書に組み込まれる。
これは、一般に、電子デバイスに関し、より詳細には、薄膜トランジスタを有するディスプレイを備えた電子デバイスに関するものである。
【背景技術】
【０００２】
電子デバイスは、ディスプレイを備えることが多い。例えば、携帯電話及びポータブルコンピュータは、ユーザに情報を提供するためのディスプレイを備えている。
【０００３】
有機発光ダイオードディスプレイなどのディスプレイは、発光ダイオードに基づく画素のアレイを有する。この種類のディスプレイでは、各画素は、発光ダイオード、及び、発光ダイオードへの信号の印加を制御するための薄膜トランジスタを含んでいる。
【０００４】
注意を払わなければ、ディスプレイの薄膜トランジスタ回路は、過剰なトランジスタ漏洩電流、不十分なトランジスタ駆動強度、劣悪な領域効率、ヒステリシス、不均一性、及び他の問題を呈する恐れがある。したがって、改良された電子デバイスディスプレイを提供できることが望ましい。
【発明の概要】
【０００５】
電子デバイスはディスプレイを備えることができる。ディスプレイは、アクティブ領域を形成する画素を有してもよい。非アクティブ境界領域は、アクティブ領域の縁部に沿って延在することができる。画素は、基板上の画素回路のアレイから形成することができる。基板は、剛性材料から形成してもよく、あるいは、非アクティブ領域内で折れ曲がる可撓性材料から形成してもよい。
【０００６】
各画素回路は、有機発光ダイオードと、その有機発光ダイオードに結合された駆動トランジスタと、を含むことができる。各駆動トランジスタは、それが結合されている有機発光ダイオードにどれだけの電流が流れ、そのダイオードによってどのくらいの光が生成されるかを制御するように調整することができる。各画素回路は、スイッチングトランジスタなどの１つ以上の追加のトランジスタを含んでもよく、蓄積コンデンサを含んでもよい。
【０００７】
画素回路のトランジスタを形成するには、半導体酸化物トランジスタ及びシリコントランジスタを使用することができる。例えば、半導体酸化物トランジスタをスイッチングトランジスタとして使用し、シリコントランジスタを駆動トランジスタとして使用してもよい。画素回路当たり、１つの駆動トランジスタ及び１つ以上の追加のトランジスタがあり得る。
【０００８】
蓄積コンデンサ及びトランジスタは、金属層、半導体構造、及び誘電体層を用いて形成することができる。複数の誘電体層は、データ線がディスプレイの非アクティブな折れ曲がった縁部領域内に延在するにつれて、画素回路のアレイ内のデータ線が基板の表面に向かって徐々に降下することを可能にする階段状のプロファイルを有することができる。折り曲げを容易にするために、誘電体層の一部又は全部を非アクティブ縁部領域で除去することができる。
【図面の簡単な説明】
【０００９】
【図１】一実施形態に係る、有機発光ダイオード画素のアレイを有する有機発光ダイオードディスプレイなどの例示的なディスプレイの図である。
【００１０】
【図２】一実施形態に係る、半導体酸化物薄膜トランジスタ及びシリコン薄膜トランジスタを有する、有機発光ダイオードに使用され得る種類の例示的な有機発光ダイオードディスプレイ画素の図である。
【００１１】
【図３】一実施形態に係る、ボトムゲート構成を用いて半導体酸化物薄膜トランジスタが形成された構成の、表示画素に関する例示的な薄膜トランジスタ構造の断面側面図である。
【００１２】
【図４】一実施形態に係る、トップゲート構成を用いて半導体酸化物薄膜トランジスタが形成された構成の、表示画素に関する例示的な薄膜トランジスタ構造の断面側面図である。
【００１３】
【図５】一実施形態に係る、半導体酸化物薄膜トランジスタがボトムゲート構成を用いて形成され、かつ、蓄積コンデンサが、半導体酸化物薄膜トランジスタのゲートと同じ金属層からパターン化されたた、第１電極と、トランジスタソース／ドレイン電極もまた形成する第２電極と、を含む構成の、表示画素に関する例示的な薄膜トランジスタ構造の断面側面図である。
【００１４】
【図６】一実施形態に係る、半導体酸化物薄膜トランジスタがボトムゲート構成を用いて形成され、かつ、シリコントランジスタの薄膜トランジスタゲート金属としてもまた機能する金属層からパターン化された下部電極を使用して蓄積コンデンサが形成される、構成の表示画素に関する例示的な薄膜トランジスタ構造の断面側面図である。
【００１５】
【図７】一実施形態に係る、半導体酸化物薄膜トランジスタが、そのゲートとそのチャネルとの間に３層の層間絶縁体が介在するボトムゲート構造を用いて形成される構成の、表示画素に関する例示的な薄膜トランジスタ構造の断面側面図である。
【００１６】
【図８】一実施形態に係る、折れ曲がった縁部を有する例示的なディスプレイの斜視図である。
【００１７】
【図９】一実施形態に係る、折れ曲がった縁部を有するディスプレイに関する例示的な複数の階段状誘電体層の断面側面図である。
【００１８】
【図１０】一実施形態に係る、材料の上部層がディスプレイから除去されて、ディスプレイの縁部に沿った非アクティブ領域におけるディスプレイの折り曲げを容易にする構成の、ディスプレイに関する例示的な薄膜トランジスタ構造の断面側面図である。
【００１９】
【図１１】一実施形態に係る、ディスプレイの縁部に沿った折り曲げ領域におけるディスプレイの折り曲げを容易にするために、材料の上部層がディスプレイから除去され、かつ、半導体酸化物トランジスタ構造が、水素が豊富な窒化ケイ素とは重ならない、構成のディスプレイに関する例示的な薄膜トランジスタ構造の断面側面図である。
【発明を実施するための形態】
【００２０】
電子デバイスのディスプレイは、画素アレイ上に画像を表示するための駆動回路を備えることができる。例示的なディスプレイを図１に示す。図１に示すように、ディスプレイ１４は、基板２４などの１つ以上の層を有してもよい。基板２４などの層は、ガラス、プラスチック、セラミック、及び／又は他の誘電体などの絶縁材料から形成することができる。基板２４は長方形であってもよく、あるいは他の形状を有してもよい。基板２４の形成には、硬質基板材料（例えば、ガラス）又は可撓性基板材料（例えば、ポリイミド又は他の材料の層などの可撓性のあるポリマーシート）を使用することができる。
【００２１】
ディスプレイ１４は、ユーザに対して画像を表示するための画素２２のアレイ（画素回路と呼ばれることがある）を有することができる。画素２２のアレイは、基板２４上の画素構造の行及び列から形成してもよい。画素２２のアレイには、任意の好適な数の行及び列（例えば、１０以上、１００以上、又は１０００以上）が存在し得る。
【００２２】
ディスプレイドライバ集積回路１６などのディスプレイドライバ回路は、はんだ又は導電性接着剤を用いて基板２４上の金属トレースなどの導電性経路に結合してもよい。ディスプレイドライバ集積回路１６（タイミングコントローラチップと呼ばれることがある）は、経路２５を通じてシステム制御回路と通信するための通信回路を含むことができる。経路２５は、フレキシブルプリント回路又は他のケーブル上のトレースから形成してもよい。この制御回路は、携帯電話、コンピュータ、セットトップボックス、メディアプレーヤ、ポータブル電子デバイス、腕時計型デバイス、タブレットコンピュータ、又はディスプレイ１４が使用される他の電子装置、などの電子デバイスのメインロジックボード上に配置してもよい。動作中に、制御回路は、ディスプレイドライバ集積回路１６に対して、ディスプレイ１４に表示される画像に関する情報を提供することができる。表示画素２２に画像を表示するために、ディスプレイドライバ集積回路１６は、対応する画像データをデータ線Ｄに供給し、ゲートドライバ回路１８及び逆多重化回路２０などの、補助用の薄膜トランジスタディスプレイドライバ回路に対して、クロック信号及び他の制御信号を発行することができる。
【００２３】
ゲートドライバ回路１８は、基板２４上に（例えば、ディスプレイ１４の左端及び右端に、ディスプレイ１４の単一の端部のみに、又はディスプレイ１４の他の場所に）形成することができる。逆多重化回路２０は、ディスプレイドライバ集積回路１６からのデータ信号を複数の対応するデータ線Ｄに分離するために使用することができる。図１の例示的な構成では、データ線Ｄはディスプレイ１４に渉って垂直に走る。各データ線Ｄは、表示画素２２の対応する列に関連付けられている。ゲート線Ｇはディスプレイ１４に渉って水平に走る。各ゲート線Ｇは、表示画素２２の対応する行に関連付けられている。ゲートドライバ回路１８は、図１に示すように、ディスプレイ１４の左側、ディスプレイ１４の右側、又はディスプレイ１４の左右両側に配置することができる。
【００２４】
ゲートドライバ回路１８は、ディスプレイ１４のゲート線Ｇ上のゲート信号（走査信号と呼ばれることがある）をアサートすることができる。例えば、ゲートドライバ回路１８は、ディスプレイドライバ集積回路１６からクロック信号及び他の制御信号を受信することができ、受信信号に応じて、表示画素２２の第１行のゲート線信号Ｇから開始して、ゲート線Ｇ上にゲート信号を順番にアサートすることができる。各ゲート線がアサートされると、ゲート線がアサートされた行の対応する表示画素は、データ線Ｄに現れる表示データを表示する。
【００２５】
ディスプレイドライバ回路１６は、１つ以上の集積回路を使用して実装することができる。逆多重化回路２０及びゲートドライバ回路１８などのディスプレイドライバ回路は、基板２４上の１つ以上の集積回路及び／又は薄膜トランジスタ回路を使用して実装することができる。薄膜トランジスタは、表示画素２２に回路を形成するのに使用してもよい。表示性能を向上させるために、漏洩電流、スイッチング速度、駆動強度、均一性などの所望の基準を満たすディスプレイ１４の薄膜トランジスタ構造を使用することができる。ディスプレイ１４の薄膜トランジスタは、一般に、任意の好適な種類の薄膜トランジスタ技術（例えば、シリコン系、半導体酸化物系など）を用いて形成することができる。
【００２６】
本明細書で例として説明されることがある１つの好適な構成によれば、ディスプレイ１４上のいくつかの薄膜トランジスタのチャネル領域（アクティブ領域）は、シリコン（例えば、ＬＴＰＳ又は低温ポリシリコンと呼ばれることがある低温プロセスを用いて堆積されたポリシリコンなどのシリコン）から形成され、ディスプレイ１４上の他の薄膜トランジスタは、半導体酸化物材料（例えば、ＩＧＺＯと呼ばれることがあるアモルファスインジウムガリウム亜鉛酸化物）から形成される。また、所望であれば、アモルファスシリコン、ＩＧＺＯ以外の半導電性酸化物などの薄膜トランジスタの形成に、他の種類の半導体を用いてもよい。この種類のハイブリッドディスプレイ構成では、スイッチング速度及び良好な信頼性などの属性が望まれる場合（例えば、画素内の有機発光ダイオードを通る電流を駆動する駆動トランジスタの場合）、シリコントランジスタ（例えば、ＬＴＰＳトランジスタ）を使用することができる。一方、低漏洩電流が望まれる場合（例えば、可変リフレッシュレート方式を実施するディスプレイ内の表示画素スイッチングトランジスタ又は低漏洩電流が必要な他のシナリオとして）、酸化物トランジスタ（例えば、ＩＧＺＯトランジスタ）を使用することができる。他の考慮事項（例えば、電力消費、消費面積、ヒステリシス、トランジスタ均一性などに関する考慮事項）も考慮に入れることができる。
【００２７】
ＩＧＺＯ薄膜トランジスタなどの酸化物トランジスタは、一般にｎチャネルデバイス（即ち、ＮＭＯＳトランジスタ）であるが、所望であれば、ＰＭＯＳデバイスを酸化物トランジスタに使用することができる。シリコントランジスタはまた、ｐチャネル又はｎチャネルの設計（即ち、ＬＴＰＳデバイスはＰＭＯＳ又はＮＭＯＳのどちらでもよい）を使用して製造することができる。これらの薄膜トランジスタ構造の組み合わせは、有機発光ダイオードディスプレイに最適な性能を提供することができる。
【００２８】
有機発光ダイオードディスプレイでは、各画素は、対応する有機発光ダイオードを含む。例示的な有機発光ダイオードディスプレイ画素の概略図を図２に示す。図２に示すように、画素２２は、発光ダイオード２６を含むことができる。正電源端子３４に正の電源電圧ＥＬＶＤＤを供給し、接地電源端子３６に接地電源電圧ＥＬＶＳＳを供給してもよい。駆動トランジスタ２８の状態は、ダイオード２６を流れる電流の量、したがって表示画素２２から放出される光４０の量を制御する。
【００２９】
連続するフレームのデータ間でトランジスタ２８が所望の状態に確実に保持されるように、表示画素２２は、蓄積コンデンサＣｓｔなどの蓄積コンデンサを含んでもよい。蓄積コンデンサＣｓｔ上の電圧は、トランジスタ２８を制御するためにノードＡでトランジスタ２８のゲートに印加される。データは、スイッチングトランジスタ３０などの１つ以上のスイッチングトランジスタを使用して、蓄積コンデンサＣｓｔにロードすることができる。スイッチングトランジスタ３０がオフのとき、データ線Ｄは蓄積コンデンサＣｓｔから分離され、端子Ａのゲート電圧は蓄積コンデンサＣｓｔに記憶されたデータ値に等しい（即ち、表示データの前のフレームからのデータ値がディスプレイ１４に表示されている）。画素２２に関連する行のゲート線Ｇ（走査線と呼ばれることがある）がアサートされると、スイッチングトランジスタ３０がオンになり、データ線Ｄ上の新しいデータ信号が蓄積コンデンサＣｓｔにロードされる。コンデンサＣｓｔ上の新しい信号は、ノードＡでトランジスタ２８のゲートに印加され、それによってトランジスタ２８の状態を調整し、発光ダイオード２６によって放出される対応する光４０の量を調整する。
【００３０】
図２の例示的な画素回路は、ディスプレイ１４内の画素アレイに対して使用され得る回路の単なる一例である。例えば、各画素回路は、任意の好適な数のスイッチングトランジスタ（１つ以上、２つ以上、３つ以上など）を含むことができる。所望であれば、有機発光ダイオード表示画素２２は、追加構成要素（例えば、閾値電圧補償などの機能の実現を助けるための駆動トランジスタと直列に結合された１つ又は２つの発光可能トランジスタ）を有することができる。概して、本明細書に記載の薄膜トランジスタ構造は、図２の画素回路と共に、又は他の任意の好適な画素回路と共に使用することができる。一例として、本明細書に記載の薄膜トランジスタ構造は、２つの異なる走査線によって制御される３つのスイッチングトランジスタ、有機発光ダイオードと直列に結合された駆動トランジスタ、及び２つの対応する発光線によって制御され、かつ、駆動トランジスタ及び発光ダイオードと直列に結合されて閾値電圧補償機能を実施する２つの発光イネーブルトランジスタ、を有する６トランジスタ画素回路に使用することができる。ディスプレイ１４の画素用の薄膜トランジスタ回路はまた、他の数のスイッチングトランジスタ（例えば、１つ以上、２つ以上、３つ以上、４つ以上など）又は他の数の発光トランジスタ（発光トランジスタなし、１つ以上の発光トランジスタ、２つ以上の発光トランジスタ、３つ以上の発光トランジスタ、４つ以上の発光トランジスタ、など）を含むことができる。各画素回路内のトランジスタは、シリコン及びシリコン酸化物トランジスタの任意の好適な組み合わせ、並びに、ＮＭＯＳ及びＰＭＯＳトランジスタの任意の好適な組み合わせ、から形成することができる。図２の画素回路は、単なる例示に過ぎない。
【００３１】
図２の画素２２などの有機発光ダイオード画素、又はディスプレイ１４用の任意の他の好適な画素回路は、図３に示される種類の薄膜トランジスタ構造を使用することができる。この種類の構造では、２つの異なる種類の半導体が使用される。図３に示すように、画素回路７２は、発光ダイオードカソード端子４２及び発光ダイオードアノード端子４４などの画素構造を含むことができる。有機発光ダイオード発光材料４７は、カソード４２とアノード４４との間に介在し、それによって、図２の発光ダイオード２６を形成することができる。誘電体層４６は、画素のレイアウトを画定する機能（例えば、アノード４４に対する発光材料４７の位置合わせ）を果たし、画素画定層と呼ばれることがある。平坦化層５０（例えば、ポリマー層）は、薄膜トランジスタ構造５２の上部に形成してもよい。薄膜トランジスタ構造５２は、基板２４上に形成することができる。基板２４は、剛性又は可撓性であってもよく、ガラス、セラミック、サファイアなどの結晶質材料、ポリマー（例えば、ポリイミドの可撓性層又は他のポリマー材料の可撓性シート）などから形成してもよい。
【００３２】
薄膜トランジスタ構造５２は、シリコントランジスタ５８などのシリコントランジスタを含むことができる。トランジスタ５８は、「トップゲート」設計を用いて形成されたＬＴＰＳトランジスタとしてもよく、画素２２に任意のトランジスタを形成するために使用してもよい（例えば、トランジスタ５８は、図２の画素２２内の駆動トランジスタ２８などの駆動トランジスタとして機能することができる）。トランジスタ５８は、ゲート絶縁層６４（例えば、シリコン酸化物層又は他の無機層）によって覆われたポリシリコンチャネル６２を有することができる。ゲート６６は、パターン化された金属（例えば、一例として、モリブデン）から形成することができる。ゲート６６は、層間誘電体の層（例えば、窒化ケイ素層６８及びシリコン酸化物層７０又は他の無機層又は有機材料）によって覆ってもよい。ソース／ドレインの接点７４及び７６は、ポリシリコン層６２の対向する側面に接触して、シリコン薄膜トランジスタ５８を形成してもよい。
【００３３】
ゲート６６は金属層ＧＡＴＥから形成することができ、ソース／ドレイン端子７４及び７６は、金属層ＳＤから形成することができ、追加の金属層Ｍ３を使用して金属ビア７５を形成して、ソース／ドレイン電極７４をアノード４４に結合することができる。
【００３４】
回路７２はまた、コンデンサ構造１００（例えば、図２のコンデンサＣｓｔ）などのコンデンサ構造を含むことができる。コンデンサ構造１００は、電極１０２などの下部電極、及び、電極１０４などの上部電極を有することができる。下部電極１０２は、金属層ＳＤのパターン化部分から形成することができる。上部電極１０４は、金属層Ｍ３のパターン化部分から形成することができる。誘電体層は、上部電極１０４及び下部電極１０２を分離することができる。誘電体層は、酸化ハフニウム又は酸化アルミニウムなどの高誘電率材料から形成してもよく、あるいは、１つ以上の他の層から形成してもよい。図３の例では、電極１０２及び１０４を分離する誘電体層は、２つのパッシベーション層１０６及び１０８を含んでいる。層１０６及び１０８は、それぞれ、シリコン酸化物及び窒化ケイ素から形成することができる。他の無機層及び／又は有機層は、所望であれば、層１０６及び１０８を形成するのに使用することができる（例えば、酸化物層、窒化物層、ポリマー層など）。
【００３５】
薄膜トランジスタ構造５２は、半導体酸化物トランジスタ６０などの半導体酸化物トランジスタを含むことができる。構造６０内の薄膜トランジスタは、「ボトムゲート」酸化物トランジスタとしてもよい。トランジスタ６０のゲート１１０は、金属層ＧＡＴＥの一部から形成することができる。トランジスタ６０の半導体酸化物チャネル領域（チャネル１１２）は、ＩＧＺＯなどの半導体酸化物から形成することができる。層間誘電体（例えば、層６８及び７０）は、ゲート１１０と半導体酸化物チャネル１１２との間に介在し、トランジスタ６０のゲート絶縁体層として機能することができる。酸化物トランジスタ６０は、金属層ＳＤのパターン化された部分から形成されたソース／ドレイン端子１１４及び１１６を有することができる。
【００３６】
基板２４上のバッファ層１２２は、ポリイミド又は他の誘電体の層から形成することができる。トランジスタ５８の下には、バッファ層１２２の電荷からトランジスタ５８を遮蔽するために、裏面金属層１１８を形成することができる。バッファ層１２０は、シールド層１１８の上に形成することができ、誘電体（例えば、ポリマー層などの有機層、又は他の絶縁層）から形成することができる。
【００３７】
画素回路２２用の追加の例示的な薄膜トランジスタ回路７２が図４に示されている。図４の例では、酸化物トランジスタ６０は、「トップゲート」構成を用いて形成されている。この手法では、トランジスタ６０のゲート１１０は、金属層Ｍ３のパターン化された部分から形成される。金属層Ｍ３は、コンデンサ１００の電極１０４（一例として）を形成するのに使用することができる。金属層ＳＤは、電極１０２、ソース／ドレイン端子７４及び７６、並びにソース／ドレイン端子１１４及び１１６を形成するのに使用してもよい。酸化物トランジスタ６０は、半導体酸化物チャネル１１２を有することができる。チャネル１１２とゲート１１０との間に誘電体（例えば、パッシベーション層１０６及び１０８、並びに／又は高誘電率材料又は他の絶縁材料）を介在させることができる。
【００３８】
図５の例では、回路７２のトランジスタ６０はボトムゲート酸化物トランジスタである。コンデンサ１００の上部電極１０４と下部電極１０２との間に誘電体層１３２を介在させることができる。誘電体層１３２は、無機絶縁体（例えば、シリコン酸化物、窒化ケイ素など）から形成してもよく、あるいは、ポリマー層から形成してもよい。層１３２は、層間誘電体層と呼ばれることがあり、層間誘電体層６８及び７０の上に形成してもよい。コンデンサ１００において、層１３２は、電極１０２及び１０４を互いに分離する。上部電極１０４は、金属層ＳＤから形成することができる。金属層ＳＤはまた、シリコントランジスタ５８のソース／ドレイン電極７４、７６、及び酸化物トランジスタ６０のソース／ドレイン電極１１４、１１６を形成するのにも使用することができる。下部電極１０２は、ゲート６６用のゲート金属ＧＡＴＥと金属層ＳＤとの間に堆積されパターン化された金属層から形成することができる。図５の下部電極１０２を形成するのに使用される金属層は、金属層Ｍ２Ｓと呼ばれることがある。コンデンサ１００の下部電極１０２を形成するために使用されることに加えて、金属層Ｍ２Ｓを用いて、トランジスタ６０のゲート１１０を形成することができる。
【００３９】
図５の構成では、金属層Ｍ２Ｓが誘電体層６８及び７０の上に形成されている。誘電体層１３２は、ゲート１１０と半導体酸化物チャネル１２０との間に介在し、トランジスタ６０のゲート絶縁体として機能する。チャネル１２０の半導体酸化物界面を保護するために、誘電体層１３０などのパッシベーション層をチャネル１２０の上に形成してもよい。誘電体層１３０及び誘電体層１３２は、それぞれ、シリコン酸化物、窒化ケイ素、酸化アルミニウム、酸化ハフニウム、単層、複数の副層、又は他の絶縁材料から形成することができる。
【００４０】
図６は、トランジスタ回路７４の別の例示的な構成を示す。図６の構成では、回路７４は３つの金属層を有する。金属層ＧＡＴＥは、コンデンサ１００の下部電極１０２を形成するのに用いられ、シリコントランジスタ５８のゲート６６を形成するのに用いられる。金属層ＳＤは、ソース／ドレイン端子７４、７６、１１４及び１１６の形成に使用される。金属層Ｇ２と呼ばれることがある付加的な金属層が、金属層ＳＤと金属層ＧＡＴＥとの間に介在する。金属層Ｇ２は、コンデンサ１００の上部電極１０４を形成するのに使用してもよく、酸化物トランジスタ６０内にゲート１１０を形成する際に使用することができる。図６の酸化物トランジスタ６０は、ボトムゲートトランジスタである。誘電体層７０は、トランジスタ６０のゲート絶縁体として機能し、ゲート１１０と半導体酸化物チャネル１２０との間に介在する。パッシベーション層１３０は、チャネル領域１２０を保護することができる。コンデンサ１００において、誘電体層６８は、上部電極１０４と下部電極１０２との間に介在する。
【００４１】
図７に示される回路７２の例示的な構成では、コンデンサ１００の上部電極１０４は、金属層ＳＤから形成される。金属層ＳＤは、シリコントランジスタ５８のソース−ドレイン電極７４及び７６、並びに、酸化物トランジスタ６０のソース／ドレイン電極１１４及び１１６の形成にもまた、使用することができる。酸化物トランジスタ６０は、ボトムゲート構成を有し得る。酸化物トランジスタ６０のゲート１１０及びシリコントランジスタ５８のゲート６６は、同じ金属層（即ち、金属層ＧＡＴＥ）の各部分から形成することができる。追加の金属層（金属層Ｍ２Ｓ）は、金属層ＧＡＴＥと金属層ＳＤとの間に形成してもよい。金属層Ｍ２Ｓは、コンデンサ１００の下部電極１０２を形成するのに使用することができる。下部電極１０２と上部電極１０４との間に誘電体層１３２を介在させてもよい。パッシベーション層１３０は、酸化物トランジスタ６０内の半導体酸化物層１２０の境界面を保護するために使用することができる。
【００４２】
ディスプレイ１４の非アクティブ境界領域を最小化することが望ましい場合がある。画素２２は、ユーザに対して画像を表示するので、画素２２のアレイによって占有されているディスプレイ１４の部分は、ディスプレイ１４のアクティブ領域を形成する。アクティブ領域を取り囲むディスプレイ１４の部分は、ユーザに対して画像を表示しないので、非アクティブである。ユーザに見える非アクティブ領域の量は、基板２４の一部をアクティブ領域の平面から下方に（例えば、直角又は他の好適な角度で）折り曲げることによって、最小化又は除去することができる。ディスプレイ１４が折り曲げ中に損傷を受けないようにするために、基板２４上の構造は、非アクティブ領域の折り曲げられる部分におけるディスプレイ１４の柔軟性を高めるように構成することができる。例えば、応力に起因するひび割れ又は折り曲げ中の他の損傷（特に金属信号線に対する）を防止するために、非アクティブ領域内で無機誘電体層及びディスプレイ１４の他の層（例えば、金属層のいくつか）などの絶縁層を部分的又は完全に除去することができる。
【００４３】
一例として、図８のディスプレイ１４を考える。図８に示すように、非アクティブ縁部領域２０４は、アクティブ領域２０６から曲げ軸２００の周りに下方に折り曲げられている。線２０２（例えば、データ線又はディスプレイ１４内の他の金属信号トレース）は、軸２００における曲がり部を横断する。ディスプレイ１４の構造に対する亀裂の形成及びその他の損傷を防止するために、線２０２以外のディスプレイ１４の構造の一部又は全部は、非アクティブ領域２０４内で選択的に除去してもよい（一方、図３、図４、図５、図６及び図７の回路７２などの薄膜トランジスタ回路７２を形成するため、アクティブ領域２０６で保持される）。この手法によって、線２０２を形成する金属層は、アクティブ領域２０６内では、非アクティブ領域２０４内よりも、基板２４の上により遠く離して配置してもよい。
【００４４】
アクティブ領域２０６と非アクティブ領域２０４との間の高さの不一致に対応するために、ディスプレイ１４の複数の誘電体層に一連の段差を設けることができる。この段差によって、複数の誘電体層上に支持された金属トレースの高さは徐々に低下することができ、金属トレースは高さを徐々に変えることができるので、誘電体の高さの急激な不連続による切断は起こらない。
【００４５】
金属線２０２がアクティブ領域２０６と非アクティブ領域２０４との間で首尾よく移行できるように階段状のプロファイルを有する例示的な一式の誘電体層が図９に示されている。図９に示すように、ディスプレイ１４は、層Ｌ１、Ｌ２、及びＬ３（例えば、図３、図４、図５、及び図６の回路７２の複数の誘電体層を参照）などの複数の誘電体層を有することができる。層Ｌ１、Ｌ２、及びＬ３は、ポリマーの副層及び／又は無機層（例えば、シリコン酸化物、窒化ケイ素、酸化ハフニウム、酸化アルミニウムなど）のうちの１つ以上から形成してもよい。図９の例では、３つの誘電体層Ｌ１、Ｌ２、及びＬ３が存在するが、これは単なる例示である。アクティブ領域２０６の図９の左側には、全ての誘電体層Ｌ１、Ｌ２、及びＬ３が存在するので、金属線２０２は基板２４から最大距離だけ離れて配置される。アクティブ領域２０６から連続的に大きな横方向距離で層Ｌ３、Ｌ２、及びＬ１を選択的に除去することによって、階段状（段差のある）の誘電体プロファイルが生成される。複数の誘電体層に形成された高さの段差により、金属線２０２は、非アクティブ領域２０４において、その最大高さ（アクティブ領域２０６内の）から最小高さまで滑らかに遷移することが可能になる。線２０２は、例えば、非アクティブ領域２０４内の基板２４の表面上又はその近傍に置くことができる。
【００４６】
図１０は、ディスプレイの非アクティブ縁部に沿った折り曲げ領域におけるディスプレイの折り曲げを容易にするために、材料の上部層がディスプレイから除去された構成のディスプレイ１４用の例示的な薄膜トランジスタ回路７２の断面側面図である。図１０の例では、パッシベーション層１０６及び１０８を除く全ての誘電体層が領域２０４の基板２４から除去されているので、金属線２０２（例えば、データ線及び／又はディスプレイ１４の他の信号線）は基板２４の表面上に載置される。これによって、領域２０４における基板２４の折り曲げが容易になる。一般に、任意の好適な薄膜トランジスタ回路７２は、図１０の非アクティブ領域材料除去方式（例えば、図３、図４、図５、図６、図７、及び図８の回路７２などの回路）と共に、使用することができる。図１０の回路は、単なる例示に過ぎない。
【００４７】
図１０の例示的な構成では、上部コンデンサ電極１０４は、金属層Ｍ３から形成されている。金属層Ｍ３はまた、ビア７４を形成してソース／ドレイン端子７４をアノード４４に結合するのに使用することもできる。下部コンデンサ電極１０２は、金属層ＳＤから形成することができる。金属層ＳＤはまた、ソース／ドレイン端子７４、７６、１１４、及び１１６を形成するために使用してもよい。パッシベーション層１０６及び１０８（例えば、それぞれ窒化ケイ素層及びシリコン酸化物層）又は他の好適な誘電体層（単数又は複数）を、半導体酸化物チャネル１１２の上に形成することができる。コンデンサ１００では、誘電体の厚さを減少させ、それによってコンデンサ１００の容量値を高めるために、層１０６及び１０８の１つを局所的に除去することができる。例えば、図１０に示すように、層１０６は電極１０４の下で除去され、その結果、層１０６はコンデンサ１００と重ならず、誘電体層１０８のみがコンデンサ１００の上部電極１０４と下部電極１０２との間に介在することになる。誘電体層１０８は、シリコン酸化物の誘電率よりも大きい誘電率を有する窒化ケイ素から形成することができるので、電極１０２と１０４との間の専用絶縁層として誘電体層１０８を使用すれば、コンデンサ１００の容量向上に役立つことができる。追加のフォトリソグラフィマスクを用いて、シリコン酸化物層１０６を選択的に除去することができる。このマスクは、金属線２０２の誘電体段差（例えば、図９の誘電体段差を参照）を形成するのにも使用することができる。金属線２０２は、金属層ＳＤから形成することができる。ディスプレイ１４のアクティブ領域２０６において、金属線２０２は、層１２２、１２０、６４、６８、及び７０などの複数の誘電体層（即ち、図９の例示的な層Ｌ１、Ｌ２、及びＬ３を形成し得る種類の層）によって支持される金属層ＳＤの部分から形成してもよい。図９の例では３つの高さの段があるが、１段、２段、３段、又は３段を超える段を形成してもよい。
【００４８】
図１１の例示的な構成は、図１０と同様であるが、局所的に除去された窒化ケイ素パッシベーション層を有する酸化物トランジスタを有する。図１０のパッシベーション層１０６は、窒化ケイ素層としてもよい。窒化ケイ素層１０６は、シリコントランジスタ５８のポリシリコン層６２内のダングリングボンドを不活性化するために、高濃度の水素を有することができる。効果的な不活性化のために、窒化ケイ素層１０６は、トランジスタ５８及びシリコンチャネル６２と重なることができる。窒化ケイ素層１０６からの水素が半導体酸化物チャネル１１２に達するのを防止することが望ましい場合がある。これは、トランジスタ６０から窒化物層１０６を除去することによって達成することができる。例えば、窒化ケイ素層１０６が半導体酸化物１１２の下に存在しないように（即ち、トランジスタ６０と重なる窒化物層１０６の部分が存在しないように）フォトリソグラフィマスクを用いて窒化ケイ素層１０６をパターン化することができる。窒化ケイ素がゲート１１０と酸化物１１２との間に存在しないようにすることによって、トランジスタ６０の性能は、層１０６からの水素のせいで劣化することはない。
【００４９】
一実施形態によれば、基板と、基板のアクティブ領域を形成する画素回路のアレイと、基板の非アクティブ領域内の回路と、を備える有機発光ダイオードディスプレイが提示され、各画素回路は、有機発光ダイオードと、この有機発光ダイオードと直列に結合されたシリコントランジスタと、このシリコントランジスタに結合された蓄積コンデンサと、この蓄積コンデンサに結合された半導体酸化物トランジスタと、を含んでいる。
【００５０】
別の実施形態によれば、基板は非アクティブ領域内で折り曲げられる。
【００５１】
別の実施形態によれば、有機発光ダイオードディスプレイは複数の誘電体層を含み、この複数の誘電体層はアクティブ領域に存在し、誘電体層のうちの少なくとも一部は非アクティブ領域には存在しない。
【００５２】
別の実施形態によれば、各画素回路内のシリコントランジスタはシリコンチャネルを含み、複数の誘電体層は基板とシリコンチャネルとの間にバッファ層を含み、このバッファ層は非アクティブ領域には存在しない。
【００５３】
別の実施形態によれば、有機発光ダイオードディスプレイは、アクティブ領域内に第１金属層を備え、第１金属層のいくつかは、各画素回路内のシリコントランジスタのゲートを形成する。
【００５４】
別の実施形態によれば、第１金属層の一部は、各画素回路内の半導体酸化物トランジスタのゲートを形成する。
【００５５】
別の実施形態によれば、有機発光ダイオードディスプレイは第２金属層を備え、この第２金属層はアクティブ領域内でパターン化されて、シリコントランジスタ及び半導体酸化物トランジスタのソース／ドレイン端子を形成する。
【００５６】
別の実施形態によれば、第２金属層は、非アクティブ領域内でパターン化され、画素回路のアレイと非アクティブ領域内の回路との間で結合されるデータ線を形成する。
【００５７】
別の実施形態によれば、基板は折れ曲がった可撓性基板であり、データ線は折れ曲がって、基板の表面上に形成され、複数の誘電体層のいずれもデータ線と基板との間に介在しない。
【００５８】
別の実施形態によれば、各画素における半導体酸化物トランジスタは、半導体酸化物チャネルを含んでいる。
【００５９】
別の実施形態によれば、複数の誘電体層は、各画素回路内のシリコントランジスタのシリコンチャネルと重なり、かつ、各画素回路内の半導体酸化物トランジスタの半導体酸化物チャネルと重ならない、窒化ケイ素層を含むものである。
【００６０】
別の実施形態によれば、蓄積コンデンサは、第２金属層から形成された第１電極を有し、かつ、第２電極を有している。
【００６１】
別の実施形態によれば、複数の誘電体層は追加の窒化ケイ素層を含み、この追加の窒化ケイ素層は各画素回路内の蓄積コンデンサの第１電極と第２電極との間に介在する。
【００６２】
別の実施形態によれば、有機発光ダイオードディスプレイは、シリコン酸化物層を更に含み、このシリコン酸化物層は、各画素回路の半導体酸化物チャネルと重なり、局所的に各画素回路の蓄積コンデンサ内で除去される結果、このシリコン酸化物層は、蓄積コンデンサの第１と第２電極との間には介在しないことになる。
【００６３】
別の実施形態によれば、有機発光ダイオードディスプレイは、アクティブ領域から非アクティブ領域まで延在するデータ線を備え、当該複数の誘電体層は、アクティブ領域から非アクティブ領域に移行するときに高さが減少する階段状プロファイルを有し、データ線は、階段状のプロファイルを有する複数の誘電体層上に形成される。
【００６４】
別の実施形態によれば、各画素回路の半導体酸化物トランジスタは駆動トランジスタを含み、各画素回路のシリコントランジスタはスイッチングトランジスタを含むものである。
【００６５】
一実施形態によれば、有機発光ダイオードディスプレイが提示され、この有機発光ダイオードディスプレイは、有機発光ダイオードのアレイと、それぞれが有機発光ダイオードのうちの対応する１つに直列に結合されたシリコン駆動トランジスタと、このシリコントランジスタに結合された半導体酸化物スイッチングトランジスタと、を備えている。
【００６６】
別の実施形態によれば、半導体酸化物スイッチングトランジスタは、それぞれ半導体酸化物チャネルを有し、有機発光ダイオードディスプレイは、シリコン駆動トランジスタと重なり、かつ、半導体酸化物チャネルとは重ならない、窒化ケイ素層を備えている。
【００６７】
別の実施形態によれば、有機発光ダイオードディスプレイは、半導体酸化物スイッチングトランジスタに結合された蓄積コンデンサと、半導体酸化物チャネルと重なり、かつ、蓄積コンデンサとは重ならない、シリコン酸化物層と、を備えている。
【００６８】
一実施形態によれば、有機発光ダイオードディスプレイが提示され、この有機発光ダイオードディスプレイは、可撓性ポリマー基板と、基板上の画素回路のアレイであって、各画素回路は、有機発光ダイオードと、半導体酸化物チャネルをそれぞれ有する少なくとも２つの半導体酸化物トランジスタと、有機発光ダイオードと直列に結合された少なくとも１つのシリコントランジスタと、少なくとも１つの蓄積コンデンサと、を含む、画素回路のアレイと、画素回路のアレイから画素回路のアレイに隣接する非アクティブ領域に移行するときに高さが減少する階段状プロファイルを有する、可撓性ポリマー基板上の複数の誘電体層と、階段状プロファイルに従う複数の誘電体層上のデータ線と、を備え、この複数の誘電体層は、シリコントランジスタと重なり、かつ、半導体酸化物チャネルとは重ならない、誘電体層を含んでいる。
【００６９】
上述の内容は単なる例示に過ぎず、説明された実施形態の範囲及び趣旨から逸脱することなく、当業者によってさまざまな修正を行うことができる。前述の実施形態は、個々に又は任意の組み合わせで実装することができる。
【図１】
0006683690.tif 000002
【図２】
0006683690.tif 000003
【図３】
0006683690.tif 000004
【図４】
0006683690.tif 000005
【図５】
0006683690.tif 000006
【図６】
0006683690.tif 000007
【図７】
0006683690.tif 000008
【図８】
0006683690.tif 000009
【図９】
0006683690.tif 000010
【図１０】
0006683690.tif 000011
【図１１】
0006683690.tif 000012