(57)【特許請求の範囲】
【請求項１】
積層された複数のセラミック層と、前記セラミック層間に設けられた内部導体層とを備えるセラミック電子部品であって、
前記内部導体層に隣接するセラミック層には、多数の空孔が設けられており、
前記空孔は、無機物からなるシェル層の内部に設けられ、
前記空孔の内部に樹脂残渣が存在することを特徴とするセラミック電子部品。
【請求項２】
前記シェル層を構成する無機物は、少なくともＳｉＯ２を含む請求項１に記載のセラミック電子部品。
【請求項３】
前記シェル層の厚みは、０．５μｍ以下である請求項１又は２に記載のセラミック電子部品。
【請求項４】
前記内部導体層に隣接するセラミック層の空孔率は、１０％以上、４５％以下である請求項１〜３のいずれか１項に記載のセラミック電子部品。
【請求項５】
前記空孔率は、３０％以上である請求項４に記載のセラミック電子部品。
【請求項６】
前記セラミック層はガラス成分を含み、前記ガラス成分は、ホウ素を実質的に含有しない請求項１〜５のいずれか１項に記載のセラミック電子部品。
【請求項７】
前記セラミック層はガラス成分を含み、前記ガラス成分の軟化点は、８００℃以上、９５０℃以下である請求項１〜６のいずれか１項に記載のセラミック電子部品。
【請求項８】
セラミック層となるグリーンシートを作製する工程と、
前記グリーンシート上に、導体パターンを有する内部導体層を形成する工程と、
前記内部導体層が形成されたグリーンシートを含む複数のグリーンシートを積層及び圧着することにより、生の積層体を得る工程と、
前記生の積層体を焼成する工程と、を備えるセラミック電子部品の製造方法であって、
前記グリーンシートを作製する工程では、セラミック粉末、空孔形成剤、バインダ、可塑剤及び溶剤を混合することにより得られたセラミックスラリーから前記グリーンシートを成形し、
前記空孔形成剤は、前記溶剤に溶解しない樹脂ビーズからなるコア部と、前記コア部の周囲を覆う無機物からなるシェル層とから構成されるコアシェル構造を有することを特徴とするセラミック電子部品の製造方法。
【請求項９】
前記シェル層を構成する無機物は、ＳｉＯ２、Ａｌ２Ｏ３、ＺｒＯ２、ＴｉＯ２及びＭｇＯからなる群より選択される少なくとも１種である請求項８に記載のセラミック電子部品の製造方法。
【請求項１０】
前記シェル層の厚みは、０．５μｍ以下である請求項８又は９に記載のセラミック電子部品の製造方法。
【請求項１１】
前記コア部を構成する樹脂ビーズは、アクリル樹脂及びジビニルベンゼン樹脂からなる群より選択される少なくとも１種を含む請求項８〜１０のいずれか１項に記載のセラミック電子部品の製造方法。
【請求項１２】
前記セラミック粉末はガラス成分を含み、前記ガラス成分は、ホウ素を実質的に含有しない請求項８〜１１のいずれか１項に記載のセラミック電子部品の製造方法。
【請求項１３】
前記セラミック粉末はガラス成分を含み、前記ガラス成分の軟化点は、８００℃以上、９５０℃以下である請求項８〜１２のいずれか１項に記載のセラミック電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、セラミック電子部品及びセラミック電子部品の製造方法に関する。
【背景技術】
【０００２】
多層セラミック基板等のセラミック電子部品は、通常、セラミック層となるグリーンシート上に、導体ペーストをスクリーン印刷する等して導体パターンを有する内部導体層を形成し、次いで、内部導体層が形成された複数のグリーンシートを積層して生の積層体を形成し、この生の積層体を焼成することにより得られる。【０００３】
近年、誘電率の低いセラミック電子部品が求められており、セラミック層内に空孔を形成することにより誘電率を低下させる方法が知られている。例えば、特許文献１には、グリーンシートに中空シリカを含有させることにより、焼成後のセラミック層内に空孔を形成する方法が開示されている。また、特許文献２には、グリーンシートにアクリル樹脂等の樹脂粉末を含有させることにより、樹脂粉末の部分が焼失してセラミック層内に空孔を形成する方法が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平５−６７８５４号公報
【特許文献２】特開平５−１４８００９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、特許文献１に記載の方法では、複数のグリーンシートを積層して圧着する際のプレス応力によって中空形状が崩れてしまい、空孔が形成されない虞がある。特に、セラミック層間の内部導体層のように強度の高い層に隣接するセラミック層においては、中空形状が崩れやすい傾向にある。【０００６】
また、特許文献２に記載の方法では、セラミック層がガラス成分を含む場合、内部導体層に隣接するセラミック層に内部導体層の成分が拡散することで、セラミック層の軟化点が低下しやすくなる。その結果、軟化したガラス成分が空孔に侵入し、空孔が埋められる虞がある。さらに、特許文献２に記載の方法では、局所的に樹脂ビーズが凝集する部位が発生し、その部位では脱脂ガスが多く噴出されるために巨大なボイドが形成され、絶縁信頼性が低下する虞もある。【０００７】
このように、セラミック層内に空孔を形成する従来の方法では、内部導体層に隣接するセラミック層の誘電率を低下させることが困難であった。【０００８】
本発明は上記の問題を解決するためになされたものであり、内部導体層に隣接するセラミック層の誘電率が低いセラミック電子部品を提供することを目的とする。本発明はまた、該セラミック電子部品の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明のセラミック電子部品は、積層された複数のセラミック層と、上記セラミック層間に設けられた内部導体層とを備えるセラミック電子部品であって、上記内部導体層に隣接するセラミック層には、多数の空孔が設けられていることを特徴とする。【００１０】
本発明のセラミック電子部品においては、従来空孔を形成することが困難であった内部導体層に隣接するセラミック層に多層の空孔が設けられているため、誘電率を低下させることができる。【００１１】
本発明のセラミック電子部品において、上記空孔は、無機物からなるシェル層の内部に設けられていることが好ましい。上記シェル層を構成する無機物は、少なくともＳｉＯ２を含むことが好ましい。
後述するように、本発明のセラミック電子部品においては、樹脂ビーズからなるコア部の周囲が無機物からなるシェル層によって覆われた空孔形成剤を用いて、焼成時に樹脂ビーズを焼失させることにより、シェル層の内部に空孔を形成することができる。例えばガラス成分を含むセラミック層に対して上記の方法で空孔を形成する場合、シェル層を構成する無機物がセラミック層との界面で反応層を形成し、この反応層によって、軟化したガラス成分が空孔へ侵入しにくくなるため、セラミック層内に空孔を維持することができると考えられる。さらに、空孔の周囲がシェル層で覆われていると、複数の空孔が連結した巨大なボイドが形成されにくくなるため、それぞれの空孔が独立して存在することができる。【００１２】
本発明のセラミック電子部品において、上記シェル層の厚みは、０．５μｍ以下であることが好ましい。
シェル層の厚みが０．５μｍ以下と薄い場合であっても、セラミック層内に空孔を維持することができる。【００１３】
樹脂ビーズからなるコア部の周囲が無機物からなるシェル層によって覆われた空孔形成剤を用いて空孔を形成する場合、空孔の内部に樹脂が残渣として残る場合がある。そのため、本発明のセラミック電子部品においては、上記空孔の内部に樹脂残渣が存在してもよい。【００１４】
本発明のセラミック電子部品においては、誘電率を低下させる観点から、上記内部導体層に隣接するセラミック層の空孔率は、１０％以上、４５％以下であることが好ましい。上記空孔率は、３０％以上であることがより好ましい。【００１５】
本発明のセラミック電子部品において、上記セラミック層はガラス成分を含み、上記ガラス成分は、ホウ素を実質的に含有しないことが好ましい。
セラミック層に含まれるガラス成分がホウ素を実質的に含有しない場合、ガラス成分の軟化点が低くなりにくいため、ガラス成分が空孔に侵入しにくくなり、セラミック層内に空孔を維持することができる。【００１６】
本発明のセラミック電子部品において、上記セラミック層はガラス成分を含み、上記ガラス成分の軟化点は、８００℃以上、９５０℃以下であることが好ましい。
セラミック層に含まれるガラス成分の軟化点が上記範囲にある場合、ガラス成分が空孔に侵入しにくくなるため、セラミック層内に空孔を維持することができる。【００１７】
本発明のセラミック電子部品の製造方法は、セラミック層となるグリーンシートを作製する工程と、上記グリーンシート上に、導体パターンを有する内部導体層を形成する工程と、上記内部導体層が形成されたグリーンシートを含む複数のグリーンシートを積層及び圧着することにより、生の積層体を得る工程と、上記生の積層体を焼成する工程と、を備えるセラミック電子部品の製造方法であって、上記グリーンシートを作製する工程では、セラミック粉末、空孔形成剤、バインダ、可塑剤及び溶剤を混合することにより得られたセラミックスラリーから上記グリーンシートを成形し、上記空孔形成剤は、上記溶剤に溶解しない樹脂ビーズからなるコア部と、上記コア部の周囲を覆う無機物からなるシェル層とから構成されるコアシェル構造を有することを特徴とする。【００１８】
本発明のセラミック電子部品の製造方法においては、溶剤に溶解しない樹脂ビーズからなるコア部と、上記コア部の周囲を覆う無機物からなるシェル層とから構成されるコアシェル構造を有する空孔形成剤を用いて空孔を形成している。そのため、例えばガラス成分を含むセラミック層に空孔を形成する場合、特許文献１及び２に記載の方法とは異なり、内部導体層に隣接するセラミック層において、軟化したガラス成分が空孔へ侵入することを抑えることができる。その結果、誘電率の低いセラミック電子部品を製造することができる。さらに、空孔の周囲がシェル層で覆われているため、複数の空孔が連結した巨大なボイドが形成されにくくなる。その結果、絶縁信頼性の高いセラミック電子部品を製造することができる。【００１９】
本発明のセラミック電子部品の製造方法において、上記シェル層を構成する無機物は、ＳｉＯ２、Ａｌ２Ｏ３、ＺｒＯ２、ＴｉＯ２及びＭｇＯからなる群より選択される少なくとも１種であることが好ましい。【００２０】
本発明のセラミック電子部品の製造方法において、上記シェル層の厚みは、０．５μｍ以下であることが好ましい。
シェル層の厚みが０．５μｍ以下と薄い場合であっても、セラミック層内に空孔を維持することができる。【００２１】
本発明のセラミック電子部品の製造方法において、上記コア部を構成する樹脂ビーズは、アクリル樹脂及びジビニルベンゼン樹脂からなる群より選択される少なくとも１種を含むことが好ましい。
これらの樹脂は、耐熱温度が高く、また、焼成時には５００℃までの温度で大部分が焼失するため好ましい。【００２２】
本発明のセラミック電子部品の製造方法において、上記セラミック粉末はガラス成分を含み、上記ガラス成分は、ホウ素を実質的に含有しないことが好ましい。
セラミック粉末に含まれるガラス成分がホウ素を実質的に含有しない場合、ガラス成分の軟化点が低くなりにくいため、ガラス成分が空孔に侵入しにくくなり、セラミック層内に空孔を維持することができる。【００２３】
本発明のセラミック電子部品の製造方法において、上記セラミック粉末はガラス成分を含み、上記ガラス成分の軟化点は、８００℃以上、９５０℃以下であることが好ましい。
セラミック粉末に含まれるガラス成分の軟化点が上記範囲にある場合、ガラス成分が空孔に侵入しにくくなるため、セラミック層内に空孔を維持することができる。
【発明の効果】
【００２４】
本発明によれば、内部導体層に隣接するセラミック層の誘電率が低いセラミック電子部品を提供することができる。
【図面の簡単な説明】
【００２５】
【図１】図１（ａ）は、本発明のセラミック電子部品の一実施形態に係る多層セラミック基板の一例を模式的に示す断面図である。図１（ｂ）は、図１（ａ）に示す多層セラミック基板を構成するセラミック層を模式的に示す拡大断面図である。
【図２】図２は、空孔形成剤の一例を模式的に示す断面図である。
【図３】図３は、評価用の多層セラミック基板を模式的に示す断面図である。
【図４】図４（ａ）、図４（ｂ）及び図４（ｃ）は、実施例４の多層セラミック基板の断面ＳＥＭ写真である。
【図５】図５（ａ）、図５（ｂ）及び図５（ｃ）は、実施例６の多層セラミック基板の断面ＳＥＭ写真である。
【発明を実施するための形態】
【００２６】
以下、本発明のセラミック電子部品及びセラミック電子部品の製造方法について説明する。
しかしながら、本発明は、以下の構成に限定されるものではなく、本発明の要旨を変更しない範囲において適宜変更して適用することができる。なお、以下において記載する本発明の個々の望ましい構成を２つ以上組み合わせたものもまた本発明である。
【００２７】
［セラミック電子部品］
本発明のセラミック電子部品の一実施形態として、多層セラミック基板を例にとって説明する。
しかし、本発明のセラミック電子部品は、多層セラミック基板に限らず、多層セラミック基板に搭載するチップ部品、例えば、積層セラミックコンデンサ、積層インダクタ、あるいはこれらを一体焼成した積層セラミックフィルタ等のセラミック電子部品に対して適用することが可能である。例えば、本発明のセラミック電子部品を積層セラミックコンデンサに適用する場合、積層セラミックコンデンサを構成する誘電体層がセラミック層に、内層電極が内部導体層に該当する。
【００２８】
図１（ａ）は、本発明のセラミック電子部品の一実施形態に係る多層セラミック基板の一例を模式的に示す断面図である。
図１（ａ）に示す多層セラミック基板１は、セラミック層１１と内部導体層１２とを備える構造が複数積層されてなる。内部導体層１２は、セラミック層１１に実質的に平行に形成されている。
【００２９】
内部導体層１２は、配線導体として、セラミック層１１間に設けられている。多層セラミック基板１は、内部導体層１２以外の配線導体として、多層セラミック基板１の一方主面に設けられた外部導体層１３と、多層セラミック基板１の他方主面に設けられた外部導体層１４と、内部導体層１２、外部導体層１３及び外部導体層１４のいずれかと電気的に接続され、かつセラミック層１１を厚み方向に貫通するように設けられたビアホール導体１５と、を備えている。これらの配線導体は、Ａｇ、Ｃｕ、Ａｕ、Ａｇ−Ｐｄ合金またはＡｇ−Ｐｔ合金を主成分とすることが好ましく、Ａｇ又はＣｕを主成分とすることがより好ましい。
【００３０】
多層セラミック基板１の一方主面上には、外部導体層１３に電気的に接続された状態で、チップ部品が搭載される。多層セラミック基板１の他方主面に設けられた外部導体層１４は、チップ部品が搭載された多層セラミック基板１をマザーボード上に実装する際の電気的接続手段として用いられる。
【００３１】
図１（ｂ）は、図１（ａ）に示す多層セラミック基板を構成するセラミック層を模式的に示す拡大断面図である。
図１（ｂ）に示すように、内部導体層１２に隣接するセラミック層１１には、多数の空孔２０が設けられている。図１（ｂ）では、それぞれの空孔２０は、無機物からなるシェル層３０の内部に設けられている。
【００３２】
このように、本発明のセラミック電子部品においては、内部導体層に隣接するセラミック層に多数の空孔が設けられていることを特徴としている。ただし、本発明のセラミック電子部品において、内部導体層に隣接するセラミック層が複数存在する場合、空孔が設けられていないセラミック層が存在してもよい。また、内部導体層に隣接していないセラミック層には、上記空孔が設けられていてもよいし、上記空孔が設けられていなくてもよい。
【００３３】
本発明のセラミック電子部品において、空孔の平均径は特に限定されないが、１０μｍ以下であることが好ましく、８μｍ以下であることがより好ましく、７μｍ以下であることがさらに好ましく、５μｍ以下であることが特に好ましい。また、空孔の平均径は、０．１μｍ以上であればよい。
なお、空孔の平均径は、内部導体層に隣接するセラミック層の断面をＳＥＭ（走査型電子顕微鏡）観察することにより求めた平均直径である。
【００３４】
本発明のセラミック電子部品において、内部導体層に隣接するセラミック層の空孔率は特に限定されないが、１０％以上であることが好ましく、３０％以上であることがより好ましい。また、上記空孔率は、４５％以下であることが好ましく、４０％以下であることがより好ましい。
なお、「内部導体層に隣接するセラミック層の空孔率」とは、内部導体層に近接する３０μｍの厚みの範囲におけるセラミック層の空孔率を意味する。上記空孔率は、内部導体層に隣接するセラミック層の断面において、ＳＥＭ観察面積に対する空孔の面積率から求めることができる。
【００３５】
本発明のセラミック電子部品においては、図１（ｂ）に示すように、無機物からなるシェル層によって空孔の周囲が覆われ、シェル層の内部に空孔が設けられていることが好ましい。ただし、シェル層の内部に設けられていない空孔が存在してもよい。
例えばセラミック層がガラス成分を含む場合、無機物からなるシェル層の内部に空孔が設けられていると、軟化したガラス成分が空孔へ侵入しにくくなるため、セラミック層内に空孔を維持することができる。さらに、複数の空孔が連結した巨大なボイドが形成されにくくなるため、それぞれの空孔が独立して存在することができる。
【００３６】
なお、樹脂ビーズからなるコア部の周囲が無機物からなるシェル層によって覆われた空孔形成剤を用いて空孔を形成する場合、空孔の周囲のシェル層は、セラミック層に含まれるガラス成分と空孔形成剤に含まれる無機物との反応物からなると考えられる。シェル層を構成する無機物は、ＳｉＯ２、Ａｌ２Ｏ３、ＺｒＯ２、ＴｉＯ２及びＭｇＯからなる群より選択される少なくとも１種であることが好ましく、ＳｉＯ２及びＡｌ２Ｏ３からなる群より選択される少なくとも１種であることがより好ましい。中でも、誘電率を低下させる観点から、空孔の周囲のシェル層を構成する無機物は、少なくともＳｉＯ２を含むことが好ましい。
【００３７】
本発明のセラミック電子部品において、空孔の周囲のシェル層の厚みは特に限定されないが、０．５μｍ以下であることが好ましく、０．２μｍ以下であることがより好ましい。また、上記シェル層の厚みは、０．０３μｍ以上であることが好ましく、０．０５μｍ以上であることがより好ましい。
なお、空孔の周囲のシェル層の厚みは、内部導体層に隣接するセラミック層の断面をＳＥＭ（走査型電子顕微鏡）観察することにより求めることができる。
【００３８】
樹脂ビーズからなるコア部の周囲が無機物からなるシェル層によって覆われた空孔形成剤を用いて空孔を形成する場合、空孔の内部に樹脂が残渣として残る場合がある。そのため、本発明のセラミック電子部品においては、空孔の内部に樹脂残渣が存在してもよい。
なお、空孔の内部に樹脂残渣が存在することは、例えば、炭素硫黄分析装置を用い、サンプルを酸素気流中で高温に過熱し、完全に燃焼させることでＣ（炭素）の含有量を測定することによって確認することができる。
【００３９】
本発明のセラミック電子部品において、セラミック層は、低温焼結セラミック材料を含有することが好ましい。
低温焼結セラミック材料とは、セラミック材料のうち、１０００℃以下の焼成温度で焼結可能であり、ＡｇやＣｕとの同時焼成が可能である材料を意味する。
【００４０】
セラミック層に含有される低温焼結セラミック材料としては、例えば、クオーツやアルミナ、フォルステライト等のセラミック材料にホウ珪酸ガラスを混合してなるガラス複合系低温焼結セラミック材料、ＺｎＯ−ＭｇＯ−Ａｌ２Ｏ３−ＳｉＯ２系の結晶化ガラスを用いた結晶化ガラス系低温焼結セラミック材料、ＢａＯ−Ａｌ２Ｏ３−ＳｉＯ２系セラミック材料やＡｌ２Ｏ３−ＣａＯ−ＳｉＯ２−ＭｇＯ−Ｂ２Ｏ３系セラミック材料等を用いた非ガラス系低温焼結セラミック材料等が挙げられる。
【００４１】
本発明のセラミック電子部品において、セラミック層はガラス成分を含むことが好ましい。この場合、セラミック層に含まれるガラス成分の軟化点を高くする観点から、セラミック層に含まれるガラス成分は、ホウ素を実質的に含有しないことが好ましい。例えば、セラミック層に含まれるガラス成分は、ＳｉＯ２、ＢａＯ及びＡｌ２Ｏ３を含有することが好ましい。この場合、セラミック層に含まれるガラス成分は、主成分として、４７重量％以上６７重量％以下のＳｉＯ２、２１重量％以上４１重量％以下のＢａＯ、及び、１０重量％以上１８重量％以下のＡｌ２Ｏ３を含有することが好ましく、さらに、焼結助剤成分として、２．５重量％以上５．５重量％以下のＭｎＯを含有することがより好ましい。
【００４２】
本発明のセラミック電子部品において、セラミック層がガラス成分を含む場合、セラミック層に含まれるガラス成分の軟化点は特に限定されないが、８００℃以上であることが好ましく、８３０℃以上であることがより好ましい。また、セラミック層に含まれるガラス成分の軟化点は、９５０℃以下であることが好ましく、９３０℃以下であることがより好ましい。
なお、セラミック層に含まれるガラス成分の軟化点は、熱機械分析（ＴＭＡ）により求めることができる。
【００４３】
［セラミック電子部品の製造方法］
本発明のセラミック電子部品の製造方法の一実施形態として、図１（ａ）に示す多層セラミック基板１の好ましい製造方法を例にとって説明する。
【００４４】
まず、セラミック層となるグリーンシートを作製する。
グリーンシートは、例えば、低温焼結セラミック材料のようなセラミック粉末を主成分として、空孔形成剤、バインダ、可塑剤及び溶剤等を所定量混合することによりセラミックスラリーを作製した後、得られたセラミックスラリーをドクターブレード法等によってシート状に成形することによって作製することができる。
【００４５】
本発明のセラミック電子部品の製造方法において、セラミックスラリーに含有されるセラミック粉末としては、例えば、［セラミック電子部品］で説明した低温焼結セラミック材料等を用いることができる。
【００４６】
本発明のセラミック電子部品の製造方法において、セラミック粉末はガラス成分を含むことが好ましい。この場合、セラミック粉末に含まれるガラス成分は、ホウ素を実質的に含有しないことが好ましい。例えば、セラミック粉末に含まれるガラス成分は、ＳｉＯ２、ＢａＯ及びＡｌ２Ｏ３を含有することが好ましい。この場合、セラミック粉末に含まれるガラス成分は、主成分として、４７重量％以上６７重量％以下のＳｉＯ２、２１重量％以上４１重量％以下のＢａＯ、及び、１０重量％以上１８重量％以下のＡｌ２Ｏ３を含有することが好ましく、さらに、焼結助剤成分として、２．５重量％以上５．５重量％以下のＭｎＯを含有することがより好ましい。
【００４７】
本発明のセラミック電子部品の製造方法において、セラミック粉末がガラス成分を含む場合、セラミック粉末に含まれるガラス成分の軟化点は特に限定されないが、８００℃以上であることが好ましく、８３０℃以上であることがより好ましい。また、セラミック粉末に含まれるガラス成分の軟化点は、９５０℃以下であることが好ましく、９３０℃以下であることがより好ましい。
なお、セラミック粉末に含まれるガラス成分の軟化点は、熱機械分析（ＴＭＡ）により求めることができる。
【００４８】
上記セラミックスラリーに含有されるバインダとしては、例えば、ブチラール樹脂（ポリビニルブチラール）、アクリル樹脂、メタクリル樹脂等の有機バインダを用いることができる。可塑剤としては、例えば、ジ−ｎ−ブチルフタレート等を用いることができる。溶剤としては、例えば、トルエン、イソプロピルアルコール等のアルコール等を用いることができる。
【００４９】
図２は、空孔形成剤の一例を模式的に示す断面図である。
図２に示すように、セラミックスラリーに含有される空孔形成剤３５は、樹脂ビーズからなるコア部３１と、コア部３１の周囲を覆う無機物からなるシェル層３２とから構成されるコアシェル構造を有している。そして、空孔形成剤は概略球状からなる。
【００５０】
本発明のセラミック電子部品の製造方法において、コア部を構成する樹脂ビーズの材質は、セラミックスラリーに含有される溶剤に溶解しない樹脂であれば特に限定されず、例えば、アクリル樹脂、ジビニルベンゼン樹脂、ポリイミド樹脂等が挙げられる。これらの樹脂は１種であってもよいし、２種以上であってもよい。耐熱温度が高く、また、焼成時には５００℃までの温度で大部分が焼失する樹脂が好ましいため、コア部を構成する樹脂ビーズは、アクリル樹脂及びジビニルベンゼン樹脂からなる群より選択される少なくとも１種を含むことが好ましく、ジビニルベンゼン樹脂を含むことがより好ましい。
【００５１】
アクリル樹脂とは、（メタ）アクリル酸、（メタ）アクリル酸エステル、（メタ）アクリルアミド、（メタ）アクリロニトリルの単独重合体又は共重合体をいう。アクリル樹脂は１種であってもよいし、２種以上であってもよい。なお、（メタ）アクリル酸とは、アクリル酸及び／又はメタクリル酸を意味し、以下同様である。（メタ）アクリル酸エステルとしては、例えば、（メタ）アクリル酸メチル、（メタ）アクリル酸エチル、（メタ）アクリル酸ブチル、（メタ）アクリル酸ラウリル、（メタ）アクリル酸ステラリル、（メタ）アクリル酸２−ヒドロキシエチル、（メタ）アクリル酸２−ヒドロキシプロピル、（メタ）アクリル酸２−ジメチルアミノエチル、（メタ）アクリル酸グリシジル等が挙げられる。これらのアクリル樹脂の中では、ポリメタクリル酸メチル樹脂（ＰＭＭＡ）が好ましい。
【００５２】
ジビニルベンゼン樹脂とは、ジビニルベンゼンモノマーの単独重合体又は共重合体をいう。ジビニルベンゼン樹脂は１種であってもよいし、２種以上であってもよい。ジビニルベンゼンモノマーとしては、例えば、ジビニルベンゼン、クロロジビニルベンゼン、ヒドロキシジビニルベンゼン等が挙げられる。また、ジビニルベンゼンモノマーと共重合させるモノマーとしては、例えば、スチレン、ｏ−メチルスチレン、ｍ−メチルスチレン、ｐ−メチルスチレン、ジビニルベンゼン、α−メチルスチレン、ｏ−クロロスチレン、ｐ−クロロスチレン、クロロメチルスチレン、ｏ−ヒドロキシスチレン、ｍ−ヒドロキシスチレン、ｐ−ヒドロキシスチレン等のスチレンモノマー等が挙げられる。これらのジビニルベンゼン樹脂の中では、ポリジビニルベンゼンが好ましい。
【００５３】
コア部を構成する樹脂ビーズの粒子径Ｄ５０は特に限定されないが、７μｍ以下であることが好ましく、５μｍ以下であることがより好ましく、一方、０．５μｍ以上であることが好ましく、０．８μｍ以上であることがより好ましい。また、コア部を構成する樹脂ビーズの粒子径Ｄ９９は特に限定されないが、１０μｍ以下であることが好ましく、８μｍ以下であることがより好ましく、一方、０．８μｍ以上であることが好ましく、１．０μｍ以上であることがより好ましい。
なお、粒子径Ｄ５０は、この粒子径以下の粒子数が全粒子数の５０％である粒子径を表し、粒子径Ｄ９９は、この粒子径以下の粒子数が全粒子数の９９％である粒子径を表す。Ｄ５０及びＤ９９は、例えば、ベル・マイクロトラック社製の粒子径分布測定装置ＭＴ３３００−ＥＸを用いて、レーザー回折・散乱法で０．０２μｍ以上１４００μｍ以下の範囲の粒子径分布を測定することにより求めることができる。
【００５４】
本発明のセラミック電子部品の製造方法において、シェル層を構成する無機物は特に限定されず、例えば、ＳｉＯ２、Ａｌ２Ｏ３、ＺｒＯ２、ＴｉＯ２、ＭｇＯ等の金属酸化物が挙げられる。これらの無機物は１種であってもよいし、２種以上であってもよい。シェル層を構成する無機物は、ＳｉＯ２、Ａｌ２Ｏ３、ＺｒＯ２、ＴｉＯ２及びＭｇＯからなる群より選択される少なくとも１種であることが好ましく、ＳｉＯ２及びＡｌ２Ｏ３からなる群より選択される少なくとも１種であることがより好ましい。中でも、誘電率を低下させる観点から、シェル層を構成する無機物は、少なくともＳｉＯ２を含むことが好ましい。
【００５５】
コア部の周囲のシェル層の厚みは特に限定されないが、０．５μｍ以下であることが好ましく、０．２μｍ以下であることがより好ましい。また、上記シェル層の厚みは、０．０３μｍ以上であることが好ましく、０．０５μｍ以上であることがより好ましい。
なお、コア部の周囲のシェル層の厚みは、コアシェル構造の粉体を樹脂と硬化剤との混合液に混ぜ、樹脂を固めた後に所定量研磨し、研磨後の粒子断面を観察することにより求めることができる。
【００５６】
上記空孔形成剤は、樹脂ビーズに無機物をコーティングすることにより作製することができる。コーティング方法としては、乾式の物理吸着でもよいし、ゾルゲル法等を利用した湿式の化学吸着でもよいが、化学吸着の方が緻密質なシェル層が形成されやすいため好ましい。
【００５７】
本発明のセラミック電子部品の製造方法において、空孔形成剤の添加量は、全体の体積に対して１０体積％以上であることが好ましく、２０体積％以上であることがより好ましい。また、空孔形成剤の添加量は、５０体積％以下であることが好ましく、４５体積％以下であることがより好ましい。
【００５８】
次に、所定のグリーンシート上に、導体パターンを有する内部導体層を形成する。必要に応じて、特定のグリーンシートに対して、ビアホール導体及び外部導体層を形成する。その後、内部導体層が形成されたグリーンシートを含む複数のグリーンシートを積層及び圧着することにより、生の積層体を得る。
【００５９】
内部導体層等の配線導体は、導体ペーストを付与することによって形成することができる。この段階では、内部導体層等の配線導体は、未焼結の導体ペーストから構成されていることが好ましい。なお、配線導体を形成する順序は特に限定されるものではなく、所定のグリーンシートに配線導体を形成した後に各グリーンシートを積層してもよいし、グリーンシートに配線導体を形成しながら各グリーンシートを積層してもよい。
内部導体層及び外部導体層は、例えば、スクリーン印刷によって、グリーンシート上に導体ペーストを印刷することにより形成することができる。他方、ビアホール導体は、例えば、グリーンシートに貫通孔を設け、この貫通孔内に導体ペーストを充填することにより形成することができる。
配線導体を形成するための導体ペーストとしては、上述したＣｕ等の導電材料と、有機バインダと溶剤等とを含有するペーストを好適に使用することができる。
【００６０】
その後、生の積層体を焼成する。これにより、グリーンシートは焼結してセラミック層となる。
【００６１】
焼成時、空孔形成剤のコア部を構成する樹脂ビーズは５００℃までの温度で焼失するため、樹脂ビーズの部分が空孔となる。一方、ＳｉＯ２等の無機物で形成したシェル層は形状を維持したまま残存する。例えばセラミック層がガラス成分を含む場合、シェル層を構成する無機物がセラミック層との界面で反応層を形成し、この反応層によって、軟化したガラス成分が空孔へ侵入しにくくなるため、セラミック層内に空孔を維持することができると考えられる。さらに、空孔の周囲がシェル層で覆われていると、複数の空孔が連結した巨大なボイドが形成されにくくなるため、それぞれの空孔が独立して存在することができる。
【００６２】
その結果、積層された複数のセラミック層と、セラミック層間に設けられた内部導体層とを備え、内部導体層に隣接するセラミック層に多数の空孔が設けられた多層セラミック基板（セラミック電子部品）が得られる。
【００６３】
グリーンシートが低温焼結セラミック材料を含有する場合、例えば１０００℃以下の焼成温度が適用される。焼成温度は樹脂ビーズが焼失する温度以上である必要があり、例えば５００℃以上が好ましい。また、焼成雰囲気は特に限定されないが、低酸素雰囲気下で焼成を行うことが好ましい。低酸素雰囲気とは、大気よりも酸素分圧が低い雰囲気を意味し、例えば、窒素雰囲気又はアルゴン雰囲気等の不活性ガス雰囲気、窒素等の不活性ガスを大気に混入した雰囲気、真空雰囲気等が挙げられる。また、窒素と水素の混合ガス雰囲気であってもよい。
【００６４】
なお、グリーンシートが焼結する温度では実質的に焼結しない無機材料（Ａｌ２Ｏ３等）を含有する拘束用グリーンシートを準備し、生の積層体の両主面に拘束用グリーンシートを配置した状態で生の積層体を焼成してもよい。
この場合、拘束用グリーンシートは、焼成時において実質的に焼結しないので収縮が生じず、生の積層体に対して主面方向での収縮を抑制するように作用する。その結果、多層セラミック基板の寸法精度を高めることができる。
【実施例】
【００６５】
以下、本発明のセラミック電子部品をより具体的に開示した実施例を示す。なお、本発明は、これらの実施例のみに限定されるものではない。【００６６】
（空孔形成剤の準備）
表１に示すように、樹脂ビーズからなるコア部と、コア部の周囲を覆う無機物からなるシェル層とから構成されるコアシェル構造を有する空孔形成剤を準備した。表１中、ジビニルベンゼン樹脂はＯＨ基を有するジビニルベンゼンモノマーの単独重合体又は共重合体であり、ＰＭＭＡはポリメタクリル酸メチル樹脂である。【００６７】
【表１】
0006683262.tif 000002
【００６８】
（多層セラミック基板の作製）
出発原料として、ＳｉＯ２、ＢａＣＯ３、Ａｌ２Ｏ３、ＺｒＯ２、ＭｎＣＯ３及びＣｅＯ２の各粉末を準備した。まず、ＳｉＯ２、ＢａＣＯ３、Ａｌ２Ｏ３及びＺｒＯ２の各粉末を、焼成後において、ＳｉＯ２が５７．０重量％、ＢａＯが３１．０重量％及びＡｌ２Ｏ３が１２．０重量％となり、かつ、ＳｉＯ２、ＢａＯ及びＡｌ２Ｏ３の合計１００重量部に対して、ＺｒＯ２が０．５重量部となるように調合し、次いで、ボールミルにて純水を用いて湿式混合した。混合後、蒸発乾燥工程を実施し、混合粉末を得た。上記混合粉末を、大気中において、８４０℃の温度で２時間仮焼し、仮焼粉を得た。上記仮焼粉に、ＭｎＣＯ３及びＣｅＯ２の各粉末を、焼成後において、ＳｉＯ２、ＢａＯ及びＡｌ２Ｏ３の合計１００重量部に対して、ＭｎＯが４．０重量部、ＣｅＯ２が３．０重量部となるように調合し、次いで、ボールミルにて有機溶剤を用いて湿式混合した。【００６９】
湿式混合の後、バインダであるブチラール樹脂と可塑剤であるフタル酸ジオクチル（ＤＯＰ）とともに、上記空孔形成剤を表２に示すように全体積に対して２０〜５０体積％添加し、混合することにより、セラミックスラリーを作製した。【００７０】
上記セラミックスラリーを脱泡後、ドクターブレード法により、厚み３０μｍのグリーンシートを作製した。【００７１】
作製したグリーンシート上に、Ｃｕペーストをスクリーン印刷することにより、所定の導体パターンを形成した。これらのグリーンシートを複数枚積層し、上下に圧力をかけて圧着することにより、生の積層体を作製した。圧着後の生の積層体を、還元性雰囲気中、９８０℃の温度で１時間焼成することにより、評価用の多層セラミック基板を得た。【００７２】
図３は、評価用の多層セラミック基板を模式的に示す断面図である。
評価用の多層セラミック基板２内には２つのビアホール導体１５ａ及び１５ｂが形成されている。ビアホール導体１５ａは、一方主面側のセラミック層１１に形成された外部導体層１３、及び、セラミック層１１間に形成された内部導体層１２ａと接続されており、ビアホール導体１５ｂは、他方主面側のセラミック層１１に形成された外部導体層１４、及び、セラミック層１１間に形成された内部導体層１２ｂと接続されている。ビアホール導体１５ａと接続した内部導体層１２ａからビアホール導体１５ｂと接続した内部導体層１２ｂまでは、１層のセラミック層１１の厚み分の間隔で離れている。【００７３】
（多層セラミック基板の評価）
評価用の多層セラミック基板について、「空孔率」、「空孔の平均径」、「空孔の最大径」、「誘電率」及び「絶縁信頼性」の各項目について評価した。【００７４】
「空孔率」、「空孔の平均径」及び「空孔の最大径」については、多層セラミック基板の断面をＳＥＭ観察することにより求めた。
具体的には、焼成後の多層セラミック基板を所定の大きさにカットし、硬化剤を混ぜたエポキシ樹脂中に埋めて固めた後、研磨することにより断面を出し、その断面をＳＥＭで観察した。【００７５】
「誘電率」については、摂動法により６ＧＨｚの誘電率を求めた。【００７６】
「絶縁信頼性」については、評価用の多層セラミック基板の表裏の外部導体層を電極端子として、絶縁信頼性試験を行った。プレッシャークッカー試験でＤＣ５０Ｖを印加し、２００時間後の絶縁抵抗を確認した。試験条件は１２１℃−８５％ＲＨである。プレッシャークッカー試験後のサンプルにＤＣ５０Ｖを６０秒間印加した後の漏れ電流を測定し、ＬｏｇＩＲ≧１０を示したサンプルを○（良）、ＬｏｇＩＲ＜１０を示したサンプルを×（不良）と評価した。なお、絶縁抵抗を測定する内部導体層で挟まれたセラミック層の厚みは、内部導体層がない場合に焼成後の厚みで１５μｍである。【００７７】
各評価結果を表２に示す。また、実施例４の多層セラミック基板の断面ＳＥＭ写真を図４（ａ）、図４（ｂ）及び図４（ｃ）に示す。さらに、実施例６の多層セラミック基板の断面ＳＥＭ写真を図５（ａ）、図５（ｂ）及び図５（ｃ）に示す。図４（ａ）及び図５（ａ）は倍率１０００倍、図４（ｂ）は倍率３３００倍、図５（ｂ）は倍率３０００倍、図４（ｃ）及び図５（ｃ）は倍率５０００倍の断面ＳＥＭ写真である。【００７８】
【表２】
0006683262.tif 000003
【００７９】
実施例１〜３は、ジビニルベンゼン樹脂の樹脂ビーズにＳｉＯ２、Ａｌ２Ｏ３及びＺｒＯ２がそれぞれコーティングされた空孔形成剤を全体積に対して２０体積％添加した多層セラミック基板である。実施例１〜３では、多層セラミック基板中に巨大なボイドが形成されず、添加した樹脂ビーズの径に近い空孔をセラミック層に形成することができた。なお、実施例１〜３の比較により、空孔形成の目的が低誘電率化である場合、シェル層の材質はＳｉＯ２が好ましいことが分かる。【００８０】
実施例１及び４〜７は、ジビニルベンゼン樹脂の樹脂ビーズにＳｉＯ２がコーティングされた空孔形成剤を全体積に対して２０〜５０体積％添加した多層セラミック基板である。実施例１及び４〜７では、いずれも樹脂ビーズの凝集による巨大なボイドの発生が抑えられ、さらに、添加した樹脂ビーズの径に近い空孔がセラミック層に形成されることが確認できた。実施例１及び４〜７の比較から、空孔形成剤の添加量が多くなるほど、低誘電率化に寄与することが分かる。ただし、実施例７のように添加量が５０体積％である場合、空孔率が高くなりすぎる影響で基板としての絶縁性が低下する。そのため、絶縁性を伴う必要がある場合には、空孔形成剤の添加量は４５体積％以下であることが好ましい。一方、誘電率を低下させるためには、空孔形成剤の添加量は２０体積％以上であることが好ましい。【００８１】
実施例８及び９は、ポリメタクリル酸メチル樹脂（ＰＭＭＡ）の樹脂ビーズにＳｉＯ２がコーティングされた空孔形成剤を全体積に対して４５体積％添加した多層セラミック基板である。ＰＭＭＡを用いた場合も、樹脂ビーズの凝集による巨大なボイドの発生が抑えられ、さらに、添加した樹脂ビーズの径に近い空孔がセラミック層に形成されることが確認できた。したがって、低誘電率化に有効に寄与すると考えられる。【００８２】
比較例１は、空孔形成剤を添加しなかった多層セラミック基板である。また、比較例２は、無機物のコーティングを施していないジビニルベンゼン樹脂の樹脂ビーズ、比較例３は、無機物のコーティングを施していないＰＭＭＡの樹脂ビーズをそれぞれ空孔形成剤として添加した多層セラミック基板である。比較例１のように空孔形成剤を添加していないと、空孔がセラミック層に形成され難いため、空孔率が上がらず、低誘電率化も進まないことが分かる。また、比較例２及び３のように樹脂ビーズに無機物をコーティングしていないと、巨大なボイドが形成されるため、絶縁信頼性が低下することが分かる。これは、局所的に樹脂ビーズが凝集する部位が発生し、その部位で脱脂ガスが多く噴出されるためと考えられる。
【符号の説明】
【００８３】
１，２                多層セラミック基板（セラミック電子部品）
１１                  セラミック層
１２，１２ａ，１２ｂ  内部導体層
１３，１４            外部導体層
１５，１５ａ，１５ｂ  ビアホール導体
２０                  空孔
３０                  シェル層（空孔の周囲のシェル層）
３１                  コア部
３２                  シェル層（コア部の周囲のシェル層）
３５                  空孔形成剤
【図１】
0006683262.tif 000004
【図２】
0006683262.tif 000005
【図３】
0006683262.tif 000006
【図４】
0006683262.tif 000007
【図５】
0006683262.tif 000008