(57)【特許請求の範囲】
【請求項１】
アレイ状に並べられる複数の画素単位と、第１の方向において伸びている複数のデータライン及び第２の方向において伸びている複数のゲートラインを含むアレイ基板であって、
前記複数の画素単位の中の少なくとも一つが、対応する第１の薄膜トランジスタに接続される複数の第１の画素電極と、第２の薄膜トランジスタに接続される第２の画素電極とを含み、
前記各第１の薄膜トランジスタにおけるソースとドレインとの間にチャネルが設けられ、対応する第１の薄膜トランジスタの前記チャネルの位置する平面における前記各第１の画素電極の投射が、対応する第１の薄膜トランジスタの少なくとも部分的な前記チャネルをカバーし、また、対応する第１の画素電極にカバーされる各第１の薄膜トランジスタのチャネルの面積がそれぞれ異なり、トップゲート薄膜トランジスタが前記各第１の画素電極及び対応する前記第１の薄膜トランジスタにおけるソース及びドレインからなり、
前記第２の薄膜トランジスタが異なる層に設けられるソース及びゲートを含み、前記第２の薄膜トランジスタの前記ソースが、前記データラインと前記ゲートラインとの交差領域における一つのセグメントのデータラインにより構成され、前記第２の薄膜トランジスタの前記ゲートが、前記ゲートラインと前記データラインと交差領域における一つのセグメントのゲートラインにより構成されることを特徴とするアレイ基板。
【請求項２】
各第１の画素電極が対応するトップゲート薄膜トランジスタを介して放電されることを特徴とする、請求項１に記載のアレイ基板。
【請求項３】
前記複数の第１の画素電極が対応するゲートラインの第１の側に位置し、前記第２の画素電極が対応するゲートラインの第２の側に位置することを特徴とする、請求項１に記載のアレイ基板。
【請求項４】
前記第２の薄膜トランジスタのソースの形状がアーク状であることを特徴とする、請求項１に記載のアレイ基板。
【請求項５】
アレイ状に並べられる複数の画素単位と、第１の方向において伸びている複数のデータライン及び第２の方向において伸びている複数のゲートラインを含むアレイ基板であって、
前記複数の画素単位の中の少なくとも一つが、対応する第１の薄膜トランジスタに接続される一つ又は複数の第１の画素電極と、第２の薄膜トランジスタに接続される第２の画素電極とを含み、
前記各第１の薄膜トランジスタにおけるソースとドレインとの間にチャネルが設けられ、対応する第１の薄膜トランジスタの前記チャネルの位置する平面における前記各第１の画素電極の投射が、対応する第１の薄膜トランジスタの少なくとも部分的な前記チャネルをカバーし、トップゲート薄膜トランジスタが前記各第１の画素電極及び対応する前記第１の薄膜トランジスタにおけるソース及びドレインからなり、
前記第２の薄膜トランジスタが異なる層に設けられるソース及びゲートを含み、前記第２の薄膜トランジスタの前記ソースが、前記データラインと前記ゲートラインとの交差領域における一つのセグメントのデータラインにより構成され、前記第２の薄膜トランジスタの前記ゲートが、前記ゲートラインと前記データラインと交差領域における一つのセグメントのゲートラインにより構成され、
前記一つ又は複数の第１の画素電極と前記第２の画素電極との間に更に設けられる共通電極において、前記第２の画素電極に延びて且つ二つの隣接する第２の画素電極の間に位置するシールド電極が設けられ、
前記シールド電極の形状が長いストライプであり、平行的に並べられる二つのフォーク腕を備えることを特徴とするアレイ基板。
【請求項６】
前記第１の薄膜トランジスタのドレインと対応する第１の画素電極との間にパッシベーション層が設けられ、前記第１の薄膜トランジスタのドレインが前記パッシベーション層に設けられる第１のビアホールを介して対応する前記第１の画素電極と電気的に接続され、且つ、前記共通電極の位置する平面における前記第１のビアホールの投射が共通電極内に位置することを特徴とする、請求項５に記載のアレイ基板。
【請求項７】
前記第２の薄膜トランジスタのドレインと前記第２の画素電極との間にパッシベーション層が設けられ、前記第２の薄膜トランジスタのドレインがパッシベーション層に設けられる第２のビアホールを介して前記第２の画素電極と電気的に接続され、且つ、前記共通電極の位置する平面における前記第２のビアホールの投射が共通電極内に位置することを特徴とする、請求項５に記載のアレイ基板。
【請求項８】
アレイ状に並べられる複数の画素単位と、第１の方向において伸びている複数のデータライン及び第２の方向において伸びている複数のゲートラインを含むアレイ基板であって、
前記複数の画素単位の中の少なくとも一つが、対応する第１の薄膜トランジスタに接続される一つ又は複数の第１の画素電極と、第２の薄膜トランジスタに接続される第２の画素電極とを含み、
前記各第１の薄膜トランジスタにおけるソースとドレインとの間にチャネルが設けられ、対応する第１の薄膜トランジスタの前記チャネルの位置する平面における前記各第１の画素電極の投射が、対応する第１の薄膜トランジスタの少なくとも部分的な前記チャネルをカバーし、トップゲート薄膜トランジスタが前記各第１の画素電極及び対応する前記第１の薄膜トランジスタにおけるソース及びドレインからなり、
前記第２の薄膜トランジスタが異なる層に設けられるソース及びゲートを含み、前記第２の薄膜トランジスタの前記ソースが、前記データラインと前記ゲートラインとの交差領域における一つのセグメントのデータラインにより構成され、前記第２の薄膜トランジスタの前記ゲートが、前記ゲートラインと前記データラインと交差領域における一つのセグメントのゲートラインにより構成され、
前記一つ又は複数の第１の画素電極と前記第２の画素電極との間に更に設けられる共通電極において、前記第２の画素電極に延びて且つ二つの隣接する第２の画素電極の間に位置するシールド電極が設けられ、
二つの隣接するデータラインの間に位置する前記シールド電極の両側において、前記各第２の画素電極に対応するデータラインの部分が前記第２の画素電極に向かって内側的に凹んでいる凹部を備えることを特徴とするアレイ基板。
【請求項９】
前記第１の薄膜トランジスタのドレインと対応する第１の画素電極との間にパッシベーション層が設けられ、前記第１の薄膜トランジスタのドレインが前記パッシベーション層に設けられる第１のビアホールを介して対応する前記第１の画素電極と電気的に接続され、且つ、前記共通電極の位置する平面における前記第１のビアホールの投射が共通電極内に位置することを特徴とする、請求項８に記載のアレイ基板。
【請求項１０】
前記第２の薄膜トランジスタのドレインと前記第２の画素電極との間にパッシベーション層が設けられ、前記第２の薄膜トランジスタのドレインがパッシベーション層に設けられる第２のビアホールを介して前記第２の画素電極と電気的に接続され、且つ、前記共通電極の位置する平面における前記第２のビアホールの投射が共通電極内に位置することを特徴とする、請求項８に記載のアレイ基板。
【請求項１１】
請求項１〜１０のいずれか一項に記載のアレイ基板を含む液晶表示パネル。
【請求項１２】
請求項１１に記載の液晶表示パネルを含む液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示技術分野に関し、特に、アレイ基板、液晶表示パネル及び液晶表示装置に関する。
【背景技術】
【０００２】
液晶表示装置は低いパワー消耗、放射無し等の特徴を備えるので、平面表示分野において主導的な地位を占めている。
【０００３】
従来の液晶表示装置における液晶表示パネルは、一般的に、対向して配置されるアレイ基板とカラーフィルム基板、及びアレイ基板とカラーフィルム基板との間に充填される液晶層を含む。アレイ基板上において複数の画素単位が設けられ、各画素単位において一つの画素電極が設けられ、カラーフィルム基板上に共通電極が設けられる。画素電極と共通電極との間に形成される電界により、画素単位に対応する液晶領域内の液晶分子の偏向角度が制御され、液晶表示機能が更に実現される。
【０００４】
しかしながら、従来のアレイ基板において、各画素単位において１つの画素電極しか含まれないので、該画素電極と共通電極との間に形成される電界の作用の下で、単一の画素単位に対応する液晶領域内の液晶分子はいずれも同じ偏向角度を備え、これにより、従来技術における液晶表示装置の視野角は比較的に狭い。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明はアレイ基板、液晶表示パネル及び液晶表示装置を提供することを目的とし、従来技術に存在する課題を少なくとも部分的に緩和できる。
【０００６】
本発明の第１の様態において、アレイ状に並べられる複数の画素単位を含むアレイ基板が提供され、その中の少なくとも一つの前記画素単位は、対応する第１の薄膜トランジスタに接続される一つ又は複数の第１の画素電極及び第２の薄膜トランジスタに接続される第２の画素電極を含む。前記各第１の薄膜トランジスタにおけるソースとドレインとの間にチャネルが設けられ、前記各第１の画素電極の、対応する第１の薄膜トランジスタの前記チャネルの位置する平面における投影は、対応する第１の薄膜トランジスタの少なくとも部分的な前記チャネルをカバーし、各第１の薄膜トランジスタのチャネルの対応する第１の画素電極にカバーされる面積が夫々であり、トップゲート薄膜トランジスタが前記各第１の画素電極及び対応する前記第１の薄膜トランジスタにおけるソース及びドレインからなる。
【０００７】
本発明に提供されるアレイ基板において、複数の画素単位における少なくとも一つの画素単位は、対応する第１の薄膜トランジスタにより駆動される一つ又は複数の第１の画素電極、及び第２の薄膜トランジスタにより駆動される第２の画素電極を含み、各第１の薄膜トランジスタにおけるソースとドレインとの間にチャネルが設けられ、対応する第１の薄膜トランジスタのチャネルの位置する平面における各第１の画素電極の投影が、対応する第１の薄膜トランジスタの少なくとも部分的な該チャネルをカバーし、トップゲート薄膜トランジスタが各第１の画素電極及び対応する第１の薄膜トランジスタにおけるソース及びドレインからなる。各トップゲート薄膜トランジスタにおいて、第１の画素電極がゲートとされ、対応する第１の薄膜トランジスタのドレインがソースとされ、対応する第１の薄膜トランジスタのソースがドレインとされ、且つ、各第１の画素電極は対応するトップゲート薄膜トランジスタのソース（即ち、対応する第１の薄膜トランジスタのドレイン）と電気的に接続される。第１の画素電極は放電する場合に、対応するトップゲート薄膜トランジスタのゲート内（即ち、第１の画素電極内）にキャリア移動が生じ、これにより、トップゲート薄膜トランジスタにおけるソースとドレインとの間のチャネルが導通され、即ち、トップゲート薄膜トランジスタはオンの状態となり、これにより、第１の画素電極はトップゲート薄膜トランジスタにより部分的な電圧を開放することができる。従って、一つ又は複数の第１の画素電極及び第２の画素電極は放電する場合に、同一の画素単位において、一つ又は複数の第１の画素電極の電圧は第２の画素電極の電圧より低く、これにより、一つ又は複数の第１の画素電極に対応する液晶領域内の液晶分子の偏向角度は第２の画素電極に対応する液晶領域内の液晶分子の偏向角度より小さく、また、一つ又は複数の第１の画素電極の対応するトップゲート薄膜トランジスタにより開放される電圧のレートは夫々であり、これにより、各第１の画素電極の電圧は夫々であり、更に、該夫々の電圧により、対応する液晶領域内の液晶分子の偏向角度は様々であり、即ち、同一の画素単位に対応する液晶領域内の液晶分子は様々な偏向角度を備える。従って、従来技術における同一の画素単位に対応する液晶領域内の液晶分子の偏向角度は同じであることに対して、本発明に提供されるアレイ基板において、同一の画素単位に対応する液晶領域内の液晶分子は少なくとも２種類の偏向角度を備え、これにより、液晶表示装置の視野角は明らかに高められる。
【０００８】
本発明の第２の様態において、上記技術案に提供されるアレイ基板を含む液晶表示パネルが提供される。
【０００９】
従来技術に対して、本発明に提供される液晶表示パネルの利点は、従来技術に対する上記アレイ基板の利点と同じであるので、ここで、その内容を繰り返さないことにする。
【００１０】
本発明の第３の様態において、上記技術案に提供される液晶表示パネルを含む液晶表示装置が更に提供される。
【００１１】
従来技術に対して、本発明に提供される液晶表示装置の利点は、従来技術に対する上記液晶表示パネルの利点と同じであるので、ここで、その内容を繰り返さないことにする。
【図面の簡単な説明】
【００１２】
ここで説明する図面は本発明に対する更なる理解を提供し、本発明の一つの部分を構成する。本発明の例示的な実施例及びその説明は本発明に関する解釈に用いられるが、本発明に対する不適当な限定を構成しない。
【００１３】
【図１】本発明の実施例のアレイ基板における画素単位の構造概略図である。
【図２】本発明の実施例のアレイ基板におけるもう一つの画素単位の構造概略図である。
【発明を実施するための形態】
【００１４】
本発明の実施例に提供されるアレイ基板及び表示装置を更に説明するために、以下において、図面を参照して詳しく説明する。
【００１５】
図１を参照して、本発明の実施例において、アレイ状に並べられる複数の画素単位を含むアレイ基板が提供される。その中の少なくとも一つの画素単位内の画素電極は下記の通りに設けられる。
【００１６】
図１に示されるのはアレイ基板における一つの画素単位である。該画素単位は、第１の薄膜トランジスタ１１０に接続される第１の画素電極１００、及び第２の薄膜トランジスタ２１０に接続される第２の画素電極２００を含み、第１の薄膜トランジスタ１１０におけるソース１１１とドレイン１１２との間にチャネルが設けられ、該チャネルに位置する平面における第１の画素電極１００の投影は、少なくとも部分的な該チャネルをカバーし、第１の画素電極１００及び第１の薄膜トランジスタ１１０におけるソース１１１及びドレイン１１２はトップゲート薄膜トランジスタとされる（即ち、第１の画素電極１００は同時に第１の薄膜トランジスタ１１０のゲートとされる）。
【００１７】
具体的に実行する場合に、アレイ基板はベース基板、及びベース基板上にアレイ状に並べられる複数の画素単位を含む。少なくとも一つの画素単位において、第１の画素電極１００及び第２の画素電極２００は該画素単位の頂上に位置し、且つ、第１の画素電極１００はトップゲート薄膜トランジスタのゲートとされ、第１の薄膜トランジスタ１１０におけるドレイン１１２がトップゲート薄膜トランジスタのソースとされ、第１の薄膜トランジスタ１１０におけるソース１１３がトップゲート薄膜トランジスタのドレインとされ、且つ、第１の画素電極はトップゲート薄膜トランジスタのソース（即ち、ドレイン１１３）と接続される。
【００１８】
上記設定により、画素電極は放電する場合に、トップゲート薄膜トランジスタのゲート（即ち、第１の画素電極１００）にキャリア移動が存在し、これにより、トップゲート薄膜トランジスタにおけるソースとドレインとの間のチャネルが導通され、即ち、トップゲート薄膜トランジスタはオンの状態となり、これにより、第１の画素電極１００はトップゲート薄膜トランジスタによりデータライン２へ部分的な電圧を開放することができ、また、同一の画素単位において、第１の画素電極１００の放電レートは第２の画素電極２００の放電レートより高く、これにより、第１の画素電極１００の電圧は第２の画素電極２００の電圧より低く、更に、第１の画素電極１００及びカラーフィルム基板上の共通電極により形成される電界の電界強度は第２の画素電極２００及びカラーフィルム基板上の共通電極により形成される電界の電界強度より低い。同一の画素単位に対応する液晶領域を大きく第１の画素電極１００に対応する低電圧ドメイン及び第２の画素電極２００に対応する高電圧ドメインを分け、上記夫々の電界強度を有する電界の作用の下で、低電圧ドメイン内の液晶分子に受けられる電界の力は高電圧ドメイン内の液晶分子に受けられる電界の力より小さく、これにより、低電圧ドメイン内の液晶分子の偏向角度は高電圧ドメイン内の液晶分子の偏向角度より小さく、即ち、同一の画素単位に対応する液晶領域内の液晶分子は夫々の偏向角度を備える。従って、従来技術における同一の画素単位に対応する液晶領域内の液晶分子の偏向角度は同じであることに対して、本発明に提供されるアレイ基板において、同一の画素単位に対応する液晶領域内の液晶分子は少なくとも２種類の偏向角度を備え、これにより、液晶表示装置の視野角は明らかに高められる。
【００１９】
本発明の実施例において、第１の薄膜トランジスタ１１０におけるソース１１１とドレイン１１２との間のチャネルに位置する平面における第１の画素電極１００の投影は、図１に示される通りに、第１の薄膜トランジスタ１１０におけるソース１１１とドレイン１１２との間の全てのチャネルをカバーし、又は、図２に示される通りに、第１の薄膜トランジスタ１１０におけるソース１１１とドレイン１１２との間の部分的なチャネルをカバーする。一般的には、第１の画素電極１００のトップゲート薄膜トランジスタによる放電レートと、上記第１の薄膜トランジスタ１１０におけるソース１１１とドレイン１１２との間のチャネルに位置する平面における第１の画素電極１００の投影の、該チャネルに対するカバー面積とは正の相関関係を持つ。従って、具体的に実行する場合に、当業者は、第１の画素電極１００のトップゲート薄膜トランジスタによる放電レート及びアレイ基板上の配線空間の大きさに応じて、上記第１の画素電極１００の投影のチャネルをカバーする面積を合理的に調整される。
【００２０】
幾つかの実施形態において、同一の画素単位において、少なくとも２つの第１の画素電極１００が設けられ、各第１の画素電極１００は対応する第１の薄膜トランジスタ１１０により駆動され、各第１の薄膜トランジスタ１１０におけるソース１１１とドレイン１１２との間にチャネルが存在し、また、第１の薄膜トランジスタ１１０に対応する第１の画素電極１００の、該第１の薄膜トランジスタ１１０におけるチャネルの位置する平面における投影は、少なくとも部分的に該チャネルをカバーし、且つ、各第１の薄膜トランジスタ１１０のチャネルの第１の画素電極１００の投影にカバーされる面積は様々であり、これにより、各第１の画素電極１００に対応して夫々のトップゲート薄膜トランジスタが構成される。上記手段により、同一の画素単位において、第１の画素電極１００及び第２の画素電極２００が放電する場合に、各第１の画素電極１００の対応するトップゲート薄膜トランジスタにより開放される電圧のレートが夫々であり、これにより、各第１の画素電極１００は夫々の電圧を備え、更に、該夫々の電圧により、各低電圧ドメイン内の液晶分子は様々な偏向角度を備え、しかも、高電圧ドメイン内の液晶分子の偏向角度は各低電圧ドメイン内の液晶分子の偏向角度と異なる。従って、本発明の実施例において、同一の画素単位に対応する液晶領域内の液晶分子は少なくとも３つの様々な偏向角度を備え、従来技術における同一の画素単位に対応する液晶領域内の液晶分子の偏向角度は同じであることに対して、液晶表示装置の視野角は明らかに高められる。
【００２１】
図１を参照して、上記技術案にとって、アレイ基板は更に、第１の方向において伸びている複数のデータライン及び第２の方向において伸びている複数のゲートラインを含み、そして、第２の薄膜トランジスタ２１０は異なる層に設けられるソース２１１及びゲートを含み、ソース２１１はデータライン２とゲートライン１との交差領域における一つのセグメントのデータラインにより構成され、該ゲートはゲートライン１とデータライン２と交差領域における一つのセグメントのゲートラインにより構成される。具体的に言えば、ゲートライン１は画素単位におけるゲート層に位置し、データライン２は画素単位におけるソース１１１、ソース２１１及びドレイン１１２、ドレイン２１２に位置するソースドレイン金属層にある。ゲート層及びソースドレイン金属層のパターンプロセスを行う場合に、データライン２とゲートライン１との交差領域における一つのセグメントのデータライン２を直接的にソース２１１とし、そして、該領域内のゲートライン１をゲートとし、この様にして、ベース基板上にソース２１１、ゲートを更に設けて、そしてソース２１１及びゲートを夫々信号線の線路に接続する必要が無くなり、これにより、ゲート層及びソースドレイン金属層のパターンプロセスが簡略化され、且つ、アレイ基板における線路の総面積が縮小され、基板の開口率が高められ、より良い表示効果が更に獲得される。また、本発明の一つの例示的な実施例に基づき、同一の画素単位における第１の画素電極１００及び第２の画素電極２００が夫々信号線の両側に位置し、例えば、同一の画素単位における第１の画素電極１００及び第２の画素電極２００が夫々ゲートライン１の両側に位置し、これにより、第１の画素電極１００及び第２の画素電極２００はいずれもゲートライン１に近づき、また、第２の画素電極２００及び第１の画素電極１００を夫々第２の薄膜トランジスタ２１０及び第１の薄膜トランジスタ１１０に接続する線路の長さを減少し、これにより、ゲート層及びソースドレイン金属層のパターンプロセスが更に簡略化され、且つ、アレイ基板における線路の総面積が縮小され、基板の開口率が高められ、より良い表示効果が更に獲得される。
【００２２】
図１を参照して、更に、第２の薄膜トランジスタ２１０のソース２１１の形状をアーク状に設けて、Ｉ形状のソースと比べて、アーク状のソース２１１により、ソース２１１とドレイン２１２との間に位置するチャネルの長さが増加され、該チャネルの平均的なアスペクト比Ｗ／Ｌ（ここで、幅Ｗはチャネルの長さであり、Ｌはチャネルの横断面の幅であり、該実施例において、幅Ｗとアーク状の部分的なデータライン２の長さは正比例の関係を持つ）が更に増加される。第２の薄膜トランジスタ２１０はオンの状態となる場合に、その充電電流Ｉｏｎとチャネルのアスペクト比Ｗ／Ｌとの間に、下記の関係式が存在する。
【００２３】
【数１】
0006629240.tif 000002
【００２４】
ここで、Ｖｇｓはゲートとソースとの間の電位差であり、Ｖｔｈは活性層伝導バンドに対する電荷の始動励起電圧、即ち、閥値電圧である。式Ｃｏｘ＝ε０εｏｘ／ｄｏｘにおいて、Ｃｏｘはゲート絶縁層の単位面積当たりの静電容量であり、ε０は真空的な誘電率であり、εｏｘはゲート絶縁層の誘電率であり、ｄｏｘはゲート絶縁層の厚さであり、μｎは活性層の電子キャリアの移動率である。
【００２５】
上記関係式により分かるように、第２の薄膜トランジスタ２１０の充電電流の大きさと、そのチャネルのアスペクト比とは正比例の関係を持つ。上記原因に基づき、第２の薄膜トランジスタ２１０のソース２１１をアーク状に設けることにより、第２の薄膜トランジスタにおけるソース２１１とドレイン２１２との間のチャネルを長くし、これにより、第２の薄膜トランジスタ２００におけるチャネルのアスペクト比が増加され、第２の薄膜トランジスタ２１０の充電電流が更に高められ、この様にして、第２の画素電極２００の充電中に獲得される電圧が高められ、そして、同一の画素単位における第１の画素電極１００の電圧と第２の画素電極２００の電圧との差が更に増大され、また、低電圧ドメイン内の液晶分子の偏向角度と高電圧ドメイン内の液晶分子の偏向角度との差が更に増大され、これにより、低電圧ドメイン内の液晶分子の偏向角度と高電圧ドメイン内の液晶分子の偏向角度との間の夾角が更に大きくなり、液晶表示装置の視野角は更に広げられる。
【００２６】
図２を参照して、一般的には、第１の画素電極１００又は第２の画素電極２００の電圧は高くなるほど、周囲の素子を通す信号に対するその生じる電磁場の干渉が大きくなり、従って、第１の画素電極１００と比べて、周囲の素子を通す信号に対する第２の画素電極２００の生じる電磁場の干渉が比較的に著しい。この現象を軽減するために、上記技術案の一つの改善案として、第１の画素電極１００と第２の画素電極２００との間に共通電極３００も設けられ、また、共通電極３００において、第２の画素電極２００に延びて且つ二つの隣接する第２の画素電極２００の間に位置するシールド電極３１０が設けられる。上記設置により、二つの隣接する第２の画素電極２００はシールド電極３１０に隔てられ、そして、シールド電極３１０により第２の画素電極２００に生じる電磁場を遮蔽し、これにより、隣接的な画素単位における素子を通す信号に対する第２の画素電極２００の生じる電磁場の干渉が減少される。また、シールド電極３１０の形状は、例えば、音叉状の様な図２に示される長いストライプであってもよい。音叉状のシールド電極は平行的に並べられる二つのフォーク腕を備え、この二つのフォーク腕は共に第２の画素電極２００の電磁場を遮蔽し、これによって、周囲素子に対する該電磁場の影響がより良く弱まり、第２の画素電極２００の生じる電界及び電磁場に対するシールド電極３１０の遮蔽効果が更に高まる。
【００２７】
図２を参照して、更に、シールド電極３１０は二つの隣接するデータライン２の間に位置し、且つ、シールド電極３１０の両側において、データライン２の各第２の画素電極２００に対応する部分は該第２の画素電極２００に向かって内側的に凹んでいる凹部２１を備える。具体的に言えば、データライン２はソース１１１、２１１及びドレイン１１２、２１２の位置するソースドレイン金属層に位置し、ソースドレイン金属層のパターンプロセスを行う場合に、データライン２において、それに隣接する各第２の画素電極２００に対応し、データライン２における１つのセグメントのデータラインは、第２の画素電極２００に向かって飛び出して上記凹部２１を形成し、ここで、凹部２１は長方形の凹み状を呈する。上記設置により、第２の画素電極２００付近の部分的なデータライン２とシールド電極３１０との間に適切な隔てが存在し、これによって、該部分的なデータライン２及びシールド電極３１０により構成される寄生コンデンサの、データライン２を通す信号に対する干渉が避けられる。
【００２８】
図２を参照して、上記の改善案にとって、第１の薄膜トランジスタ１１０のドレイン１１１と第１の画素電極１００との間に鈍化層が設けられ、第１の薄膜トランジスタ１１０のドレイン１１１は鈍化層に設けられる第１のビアホール１１３を介して第１の画素電極１００と電気的に接続され、且つ、共通電極３００の位置する平面における第１のビアホール１１３の投影は共通電極３００内に位置する。具体的には、第１のビアホール１１３の所に、第１の画素電極１００と共通電極３００との間にある対面的な面積が存在し、これにより、第１のビアホール１１３の所に、第１の画素電極１００と共通電極との間に比較的に小さな補償コンデンサが形成される（第１の画素電極１００と共通電極３００は夫々補償コンデンサの二つの電極とされる）。第１の画素電極１００の速過ぎる放電を避けるために、該補償コンデンサは第１の画素電極１００の充電の場合にある電量を格納し、そして、第１の画素電極１００の放電の場合にその電圧を適度的に補償する。第１の画素電極１００の速過ぎる放電によって、その放電過程は次の充電過程の開始まで維持されないので、低電圧ドメイン内の液晶分子は第１の画素電極１００の一回の充放電循環において偏向を保持されず、これにより、第１の画素電極１００の一回の充放電循環において、低電圧ドメインは光線を透過し続けられなく、最終的に、該画素単位に対応する画面における画素点は瞬きを生じる。従って、本発明の実施例は、第１のビアホール１１３を共通電極３００の真上に設けることにより、第１の画素電極の速過ぎる放電による画面における画素点の瞬きを避ける。
【００２９】
図２を参照して、上記の改善案にとって、第２の薄膜トランジスタ２１０のドレイン２１１と第２の画素電極２００との間に鈍化層が設けられ、また、第２の薄膜トランジスタ２１０のドレイン２１１は鈍化層に設けられる第２のビアホール２１３を介して第２の画素電極２００と電気的に接続され、且つ、共通電極３００の位置する平面における第２のビアホール２１３の投影は共通電極３００内に位置する。具体的には、第２のビアホール２１３の所に、第２の画素電極２００と共通電極３００との間にある対面的な面積が存在し、これにより、第２のビアホール２１３の所に、第２の画素電極２００と共通電極３００との間に比較的に小さな補償コンデンサが形成される。該補償コンデンサは第２の画素電極２００の充電の場合にある電量を格納し、そして、第２の画素電極２００の放電の場合にその電圧をある程度的に補償し、第２の画素電極２００の放電レートが更に低減され、これにより、同一の画素単位における第２の画素電極２００の電圧は第１の画素電極１００の電圧より高く、この様にして、低電圧ドメイン内の液晶分子の偏向角度と高電圧ドメイン内の液晶分子の偏向角度との差が確保され、液晶表示装置の視野角が更に確保される。
【００３０】
本発明の実施例において、上記のいずれか一項の技術案に記載のアレイ基板を含む液晶表示パネルが更に提供される。
【００３１】
本発明に提供される液晶表示パネルに含まれるアレイ基板において、アレイ状に並べられる複数の画素単位が設けられ、少なくとも一つの画素単位が対応する第１の薄膜トランジスタにより駆動される一つ又は複数の第１の画素電極及び第２の薄膜トランジスタにより駆動される第２の画素電極を含む。各第１の薄膜トランジスタにおけるソースとドレインとの間にチャネルが設けられ、対応する第１の薄膜トランジスタのチャネルの位置する平面における各第１の画素電極の投影は、対応する第１の薄膜トランジスタの少なくとも部分的な該チャネルをカバーし、トップゲート薄膜トランジスタは各第１の画素電極及び対応する第１の薄膜トランジスタにおけるソース及びドレインからなる。各トップゲート薄膜トランジスタにおいて、第１の画素電極はゲートとされ、対応する第１の薄膜トランジスタのドレインがソースとされ、また、対応する第１の薄膜トランジスタのソースがドレインとされ、且つ、各第１の画素電極は対応するトップゲート薄膜トランジスタのソース（即ち、対応する第１の薄膜トランジスタのドレイン）と電気的に接続される。第１の画素電極は放電する場合に、対応するトップゲート薄膜トランジスタのゲート内（即ち、第１の画素電極内）にキャリア移動が生じ、これにより、トップゲート薄膜トランジスタにおけるソースとドレインとの間のチャネルが導通され、即ち、トップゲート薄膜トランジスタはオンの状態となり、この様にして、第１の画素電極はトップゲート薄膜トランジスタにより部分的な電圧を解放される。従って、一つ又は複数の第１の画素電極及び第２の画素電極は放電する場合に、同一の画素単位において、一つ又は複数の第１の画素電極の電圧は第２の画素電極の電圧より低く、これにより、一つ又は複数の第１の画素電極に対応する液晶領域内の液晶分子の偏向角度は第２の画素電極に対応する液晶領域内の液晶分子の偏向角度より小さく、また、一つ又は複数の第１の画素電極の対応するトップゲート薄膜トランジスタにより開放される電圧のレートは夫々であり、これにより、各第１の画素電極の電圧は夫々であり、更に、該夫々の電圧により、対応する液晶領域内の液晶分子の偏向角度は様々であり、即ち、同一の画素単位に対応する液晶領域内の液晶分子の偏向角度は様々である。従って、従来技術における同一の画素単位に対応する液晶領域内の液晶分子の偏向角度は同じであることに対して、本発明に開示される液晶表示パネルに用いられるアレイ基板において、同一の画素単位に対応する液晶領域内の液晶分子は少なくとも２種類の偏向角度を備え、これにより、液晶表示装置の視野角は明らかに高められる。
【００３２】
本発明の実施例において、上記技術案に記載の液晶表示パネルを含む液晶表示装置が更に提供される。
【００３３】
本発明に提供される液晶表示装置において、アレイ基板を含む液晶表示パネルが含まれる。アレイ基板において、アレイ状に並べられる複数の画素単位が設けられ、少なくとも一つの画素単位は対応する第１の薄膜トランジスタにより駆動される一つ又は複数の第１の画素電極及び第２の薄膜トランジスタにより駆動される第２の画素電極を含む。各第１の薄膜トランジスタにおけるソースとドレインとの間にチャネルが設けられ、対応する第１の薄膜トランジスタのチャネルの位置する平面における各第１の画素電極の投影は、対応する第１の薄膜トランジスタの少なくとも部分的な該チャネルをカバーし、トップゲート薄膜トランジスタは各第１の画素電極及び対応する第１の薄膜トランジスタにおけるソース及びドレインからなる。各トップゲート薄膜トランジスタにおいて、第１の画素電極はゲートとされ、対応する第１の薄膜トランジスタのドレインがソースとされ、また、対応する第１の薄膜トランジスタのソースがドレインとされ、且つ、各第１の画素電極は対応するトップゲート薄膜トランジスタのソース（即ち、対応する第１の薄膜トランジスタのドレイン）と電気的に接続される。第１の画素電極は放電する場合に、対応するトップゲート薄膜トランジスタのゲート内（即ち、第１の画素電極内）にキャリア移動が生じ、これにより、トップゲート薄膜トランジスタにおけるソースとドレインとの間のチャネルが導通され、即ち、トップゲート薄膜トランジスタはオンの状態となり、この様にして、第１の画素電極はトップゲート薄膜トランジスタにより部分的な電圧を解放される。従って、一つ又は複数の第１の画素電極及び第２の画素電極は放電する場合に、同一の画素単位において、一つ又は複数の第１の画素電極の電圧は第２の画素電極の電圧より低く、これにより、一つ又は複数の第１の画素電極に対応する液晶領域内の液晶分子の偏向角度は第２の画素電極に対応する液晶領域内の液晶分子の偏向角度より小さく、また、一つ又は複数の第１の画素電極の対応するトップゲート薄膜トランジスタにより開放される電圧のレートは夫々であり、これにより、各第１の画素電極の電圧は夫々であり、更に、該夫々の電圧により、対応する液晶領域内の液晶分子の偏向角度は様々であり、即ち、同一の画素単位に対応する液晶領域内の液晶分子の偏向角度は様々である。従って、従来技術における同一の画素単位に対応する液晶領域内の液晶分子の偏向角度は同じであることに対して、本発明に提供されるアレイ基板に用いられる液晶表示パネルにおいて、アレイ基板における同一の画素単位に対応する液晶領域内の液晶分子は少なくとも２種類の偏向角度を備え、これにより、液晶表示装置の視野角は著しくに高められる。
【００３４】
上記実施形態の説明において、具体的な特徴、構造、材料又は特徴は、一つ又は複数の実施例或いは例示のいずれかに適切な形態で組み合わせられる。
【００３５】
上記の内容は本発明の具体的な実施形態に過ぎないが、本発明の保護範囲はこれに限らず、本技術分野に詳しい技術者に本発明に開示された技術範囲内において容易に想到される変更又は置換は、本発明の保護範囲内に含まるべきである。従って、本発明の保護範囲は特許請求の範囲を基準とすべきである。
【符号の説明】
【００３６】
１  液晶表示パネル
２  バックライト
２１  凹部
１００  第１の画素電極
１１０  第１の薄膜トランジスタ
１１１  第１の薄膜トランジスタのソース
１１２  第１の薄膜トランジスタのドレイン
１１３  第１のビアホール
２００  第２の画素電極
２１０  第２の薄膜トランジスタ
２１１  第２の薄膜トランジスタのソース
２１２  第２の薄膜トランジスタのドレイン
２１３  第２のビアホール
３００  共通電極
３１０  シールド電極
【図１】
0006629240.tif 000003
【図２】
0006629240.tif 000004