(57)【特許請求の範囲】
【請求項１】
方法であって、
波長変換セラミックウェファの表面上に支持層を配置する工程と、
前記波長変換セラミックウェファ及び前記支持層をダイシングして、複数の波長変換部材を形成する工程と、
ダイシングされた波長変換部材を、成長基板上で成長された発光素子の成長基板に固着する工程と、
前記波長変換部材を発光素子の成長基板に固着する工程の後に、前記支持層を除去する工程と、
を含む方法。
【請求項２】
請求項１に記載の方法であり、さらに、
前記の波長変換セラミックウェファの表面上に支持層を配置する工程の後に、前記波長変換セラミックウェファを薄化する工程を含む方法。
【請求項３】
請求項１に記載の方法であり、前記波長変換セラミックウェファが１００μｍよりも薄い厚さを有する、方法。
【請求項４】
請求項１に記載の方法であり、
前記の波長変換セラミックウェファの表面上に支持層を配置する工程が、前記波長変換セラミックウェファの表面上に高分子層をスピン成型する工程を含む、方法。
【請求項５】
請求項１に記載の方法であり、さらに、
前記支持層を除去する工程の前に、前記発光素子の周囲に反射性材料を配置する工程を、
含む方法。
【請求項６】
請求項５に記載の方法であり、さらに、
前記支持層を除去する工程の後に、前記反射性材料の一部を除去して前記反射性材料を前記波長変換部材と同一の高さにする工程、
を含む方法。
【請求項７】
請求項１に記載の方法であり、
前記支持層が高分子を含み、かつ、前記支持層を除去する工程がオゾンプラズマ処置で除去する工程を含む、方法。
【請求項８】
請求項１に記載の方法であり、前記波長変換部材が長方形である、方法。
【請求項９】
方法であって、
第１薄化プロセスにおいて、波長変換セラミックウェファを５００μｍよりも薄い厚さに薄化する工程と、
波長変換セラミックウェファの表面上に支持層を配置する工程と、
波長変換セラミックウェファの表面上に支持層を配置する工程の後に、第２薄化プロセスにおいて、波長変換セラミックウェファを２００μｍよりも薄い厚さに薄化する工程と、
前記波長変換セラミックウェファ及び前記支持層をダイシングして、複数の波長変換部材を形成する工程と、
ダイシングされた波長変換部材を、成長基板上で成長された発光素子の成長基板に固着する工程と、
前記波長変換部材を発光素子の成長基板に固着する工程の後に、前記支持層を除去する工程と、
を含む方法。
【請求項１０】
請求項９に記載された方法であって、さらに、
前記支持層を除去する工程の前に、前記発光素子の周囲に反射性材料を配置する工程と、
前記支持層を除去する工程の後に、前記反射性材料の一部を除去して前記反射性材料を前記波長変換部材と同一の高さにする工程と、
を含む方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、２０１４年２月２７日に出願された米国仮出願第６１／９４５１７０号に基づく優先権を主張して２０１５年１月２０日に発明の名称を「波長変換発光デバイスを形成する方法」として出願された国際出願ＰＣＴ／ＩＢ２０１５／０５０４２３の国内移行出願である。国際出願ＰＣＴ／ＩＢ２０１５／０５０４２３及び米国仮出願第６１／９４５１７０号を参照して本明細書に引用する。
本発明は、薄い波長変換素子を有する波長変換発光デバイスを形成する方法に関する。
【背景技術】
【０００２】
発光ダイオード（LEDs）、共振空洞発光ダイオード（RCLEDs）、垂直共振器レーザダイオード（VCSELs）及び端面発光レーザ（edge
emitting lasers）を含む半導体発光デバイスは、現在入手できる最大効率光源に属する。可視スペクトルにわたり動作可能な高輝度発光デバイスの製造において現在興味ある材料系は、III−V族半導体、特に、III−窒素材料とも呼ばれる、ガリウム、アルミニウム、イリジウム及び窒素の二元、三元、四元合金を含む。代表的には、サファイア、シリコンカーバイド、III−窒素その他の好適な基板上に、金属有機化学蒸着（MOCVD）、分子ビームエピタキシ（MBE）その他のエピタキシャル技法によって、異なる混合物及びドーパント濃度の半導体層の積み重ねをエピタキシャル成長させることにより、III−窒素発光デバイスが製造される。該積み重ねはしばしば、基板上で形成した、例えばシリコンでドーピングした１層以上のｎ型層と、ｎ型単一層又複数層の上で形成した、活性領域内の１層以上の発光層と、活性領域上で形成した、例えばMgでドーピングした１層以上のｐ型層とを含む。ｎ型及びｐ型領域上に、電気的接続が形成される。
【０００３】
LEDなどの発光デバイスはしばしば、燐などの波長変換材料と組み合わされる。図１Ａ〜１Ｅは、波長変換チップを製造するのに必要な、米国特許出願公開第2012/0086028号公報に詳述された、処理工程を示す側面断面図である。プロセスは、米国特許出願公開第2012/0086028号公報に記載され、以下のとおりである。波長変換チップを形成するプロセスの第１ステップは、図１Ａの側面断面図で示される基板１００を選択する工程である。基板は、波長変換層の後続の付着（deposition）のための物理的支持を提供する。基板１００は、底部表面１２０と、底部表面１２０に対抗する頂部表面１４０とを有する。基板１００は、高分子材料又は無機材料であってよい。例えば、特許文献１の段落７７を参照されたい。
【０００４】
次の処理ステップは、図１Ｂの側面断面図で示されるように、基板１００の頂部表面１４０上に波長変換層２００を付着する工程である。波長変換層２００は、基板１００の頂部表面１４０に直接接触する底部表面２２０と、頂部表面２４０とを有する。波長変換層２００は、波長変換材料から形成される。波長変換材料は、第１波長領域内の光を吸収し、第２波長領域内の光を放出する。第２波長領域の光は、第１波長領域の光よりも長い波長を有する。波長変換材料は、例えば、蛍光材料又は量子ドット材料であってよい。蛍光材料は、粉末、セラミック、薄膜固体又はバルク固体の形態であってよい。例えば、段落７８及び７９を参照されたい。
【０００５】
次の処理ステップは、図１Ｃに示すように、光学アニーリングステップであり、波長変換材料２００を熱的アニーリングし或いは放射アニーリングし、当該層の波長変換効率を増加させる。蛍光体粉末の場合には、粉末を焼結して、セラミック層を形成する。例えば、段落８５を参照されたい。
【０００６】
次の処理ステップは、波長変換層２００を複数の波長変換チップ５００へと分割する。図１Ｄの側面断面図で示されるように、波長変換層２００を通るグルーブ又はストリート４００が形成される。ストリート４００は２方向に製造され（図１では一方向のみ示されている）、正方形、長方形その他の平坦幾何学的形状であってよい複数の波長変換チップ５００を形成する。例えば、段落８８を参照されたい。
【０００７】
最後のステップは、基板１００から複数の波長変換チップ５００を除去する工程である。例えば、図１Ｅの側面断面図に示されるように、基板１００を通してパルスレーザビーム６００を向けて、基板１００の頂部表面１４０への波長変換層２００の底部表面２２０の接着を破壊することにより、複数の波長変換チップ５００を除去することができる。例えば、段落８９を参照されたい。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】米国特許出願公開第2012/0086028号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明の一目的は、薄い波長変換部材及び薄い波長変換部材を形成する方法を提供することである。
【課題を解決するための手段】
【００１０】
本発明の実施形態は、発光素子と、発光素子により放出された光の光路中に配置された波長変換セラミックとを含む。波長変換セラミックは、１０μｍと１００μｍとの間の厚さを有する。
【００１１】
本発明の実施形態に従った方法は、波長変換セラミックウェファの表面上に支持層を配置するステップを含む。波長変換セラミックウェファ及び支持層がダイシングされ、複数の波長変換部材を形成する。波長変換部材は、発光素子に固着される。発光素子への波長変換部材の固着後に、支持層が除去される。
【図面の簡単な説明】
【００１２】
【図１Ａ】波長変換チップを製造するために必要な処理ステップを示している。
【図１Ｂ】波長変換チップを製造するために必要な処理ステップを示している。
【図１Ｃ】波長変換チップを製造するために必要な処理ステップを示している。
【図１Ｄ】波長変換チップを製造するために必要な処理ステップを示している。
【図１Ｅ】波長変換チップを製造するために必要な処理ステップを示している。
【図２】支持材料及び波長変換セラミックウェファの一部の側面断面図である。
【図３】支持材料及び波長変換セラミックウェファの一部の側面断面図であり、支持材料形成後に波長変換セラミックウェファが薄くされている。
【図４】支持材料及び波長変換セラミックウェファの一部の側面断面図であり、ウェファをダイシングテープに取付け、ウェファを個々の波長変換部材へと個片化した後の状況を示している。
【図５】III−窒素ＬＥＤの一例を示している。
【図６】１タイルの取付部の側面断面図であり、２個のＬＥＤがタイルに載置されている。
【図７】図６の構造を示しており、２個のＬＥＤの各々に個々の波長変換部材を取り付けた後の状況を示している。
【図８】図６の構造を示しており、ＬＥＤの間に反射層を形成した後の状況を示している。
【図９】図８の構造を示しており、個々の波長変換部材から支持材料を除去した後の状況を示している。
【図１０】図９の構造を示しており、反射層を薄くした後の状況を示している。
【発明を実施するための形態】
【００１３】
波長変換セラミックは、他の特性もさることながらとりわけ頑強性及び扱いやすさのために、魅力的である。現在の波長変換セラミックの一つの欠点は、現在の製造可能な最小厚さが、ある応用で望まれるものよりも厚いことである。例えば、より薄い波長変換セラミックであれば、発光デバイスの束（flux）を改良することができる。
【００１４】
波長変換セラミックは、それを載せたＬＥＤと同様に、しばしば、方形である。例えば、１００μｍよりも薄い方形波長変換セラミックは、製造工程での破損及び歩留まりロスのために、商業的な選択肢ではなかった。方形波長変換セラミックはさらに、アレイのＸ軸に沿ったＬＥＤ間の領域で光強度低下があるという欠点があり得る。
【００１５】
本発明の実施形態は、薄い波長変換部材を製造するための方法を含む。以下の説明の中で波長変換部材はセラミックであるが、如何なる好適な予備成形した波長変換素子を用いることも可能である。好適な非セラミック予備成形波長変換素子としては、ローラーにかけられ、鋳造され、他の加工を受けてシートに成形されたシリコーン又はガラスなどの、透明材料中に配置された粉末蛍光体があり、それらは次に図４で説明するように個々のプレートレット（platelets）へと個片化される。波長変換部材は、方形、長方形、多角形、六角形、円形その他の如何なる好適な形状であってもよい。ある実施形態において、非方形波長変換部材は、上述したような方形波長変換部材に伴う光強度低下を潜在的に除去することにより、方形波長変換部材を越えた性能改善をもたらすかも知れない。
【００１６】
波長変換部材は、例えば、在来の蛍光体、有機蛍光体、量子ドット、有機半導体、III−V族若しくはII−VI族半導体、III−V族若しくはII−VI族半導体量子ドット若しくはナノ結晶、ダイ、高分子、又はその他の蛍光を発する蛍光体であってよい波長変換材料を含む。波長変換材料は、ＬＥＤにより放出された光を吸収し、一つの又は複数の異なる波長の光を放出する。ＬＥＤから放出された非変換光はしばしば、構造体から取り出される光の最終スペクトルの一部であるが、そうでなくとも良い。通常の混合の例としては、黄色発光波長変換材料に混合される青色発光ＬＥＤ、緑色及び赤色発光波長変換材料に混合される青色発光ＬＥＤ、青色及び黄色発光波長変換材料に混合される紫外線発光ＬＥＤ並びに青色、緑色及び赤色発光波長変換材料に混合される紫外線発光ＬＥＤがある。他の色の光を放出する波長変換材料を追加しても良く、構造体から取り出される光のスペクトルを調整することができる。
【００１７】
図２、３及び４は、本発明の実施形態に従った薄いセラミック波長変換部材の製造方法を示す。図６、７，８及び９は、ＬＥＤなどのデバイスへの薄いセラミック波長変換部材の固着を示す。
【００１８】
図２は、波長変換セラミックウェファ３０の一部を示し、ウェファ３０の一表面が支持材料３２で覆われている。
【００１９】
波長変換セラミックウェファ３０は、如何なる好適な技法で形成されても良い。例えば、波長変換セラミックウェファ３０は、粉末蛍光体又は粉末蛍光体前駆体を混合し、混合物をウェファに押圧し、ウェファを焼結し、次に例えばグラインディングによりウェファを所望の厚さに薄化することにより、形成することができる。
【００２０】
ウェファは、多くの薄化ステップで薄化することができる。多数薄化ステップは、異なるグラインディング条件を用いることができる。例えば、第１のグラインディングステップは、より荒いグラインディング粒度を用いることができ、第２のグラインディングステップは、より細かいグラインディング粒度を用いることができる。一つの実施例では、ウェファは、先ず荒いグラインディング粒度で８００μｍの厚さから５００μｍ以下の厚さ（例えば、３００μｍの厚さ）に薄化される。第２のグラインディングステップにおいて、ウェファが、より細かなグラインディング粒度で、５００μｍの厚さから２００μｍ以下の厚さ（例えば、１００μｍ又はそれ以下の厚さ）へと薄化される。
【００２１】
ウェファ３０の一表面が支持材料３２で覆われる。支持材料３２は、ダイシング工程中にセラミックウェファを保護する材料であり、例えば破壊を減少させ、収率を改良し得る。セラミックウェファのダイシング後に或いはＬＥＤへのセラミック素子の固着後に支持材料がセラミックから除去される実施形態において、支持材料３２は、容易に除去できるような材料から選択されても良い。支持材料３２として、如何なる好適な材料を用いることもできる。一つの例は高分子材料であり、例えばウェファ上へのスピン成型（spin  casting）をし、その後用いる高分子に特定の低温高分子硬化を施す工程を含む如何なる好適な技法を用いても高分子材料を形成することができる。他の例は、セラミックウェファ３０から除去し得るガラス支持材料などで形成できるガラスである。
【００２２】
ある実施形態において、図３に示されるように、支持材料３２は、ウェファが薄化される前にセラミックウェファ３０上に形成される。支持材料３２は、最終厚さよりも大きい厚さ３４を有するセラミックウェファ上に形成される。支持材料３２を形成した後に、セラミックウェファ３０は、ウェファの一部３６を除去することにより最終厚さに薄化される。複数の薄化ステップを有するある実施形態において、支持材料はどの薄化ステップよりも前に形成することもできるし、複数の薄化ステップの間に形成することもできる。例えば、第１及び第２の薄化ステップを有する上述の実施形態の中で、ある実施形態においては、第１の、８００μｍから３００μｍへ厚さを減少する荒いグラインディングの後であるが、第２の、３００μｍから１００μｍ又はそれ以上へ厚さを減少する細かなグラインディングの前に、高分子支持材料３２がセラミックウェファ上にスピン成型される。支持材料３２が形成される側のセラミックウェファ３０は、薄化されない。図３に示されるように、支持材料３２とは反対側のセラミックウェファ３０のみが薄化される。
【００２３】
ある実施形態においては、セラミックウェファと蛍光体のスラリーを特定形状の薄シートに成型し、続いて焼結するというテープ成型（tape  casting）により、セラミックウェファ３０が形成される。テープ成型の後に、高分子などの支持材料３２は、ウェファ上にスピン成型され、続いて低温高分子硬化により高分子が安定化され、結果として図２に示す構造体がもたらされる。
【００２４】
図４に示されるように、支持材料３２をセラミックウェファ３０に適用した後に、構造体を、ダイシングに適した基板フィルム３８上に置く。基板フィルム３８は、ダイシングテープその他の好適な構造物で良い。基板フィルム３８は概して、支持材料３２とは反対側のセラミックウェファ３０の表面上に固着される。例えば、高分子支持材料３２及びダイシングテープ基板フィルム３８の場合には、ダイシングテープに対する高分子の親和性が典型的に高いので、後の除去が困難になるであろう。高分子支持材料３２ではなく、セラミックウェファ３０の表面がテープ３８に接触するようにセラミックウェファ３０を方向付ける。
【００２５】
いったんセラミックウェファ３０が基板フィルム３８に固着されると、例えばソーイング（sawing）などの任意の好適な技法により、セラミックウェファ３０及び支持材料３２を個々の波長変換部材へと分離して良い。図４に示される構造体が領域４２でカッティングすることにより分離されており、３つの個々の波長変換部材４０Ａ、４０Ｂ及び４０Ｃを形成している。如何なる好適なダイシング又はカッティング技法も用いることができる。図４に示されるように、ダイシングはセラミックウェファ３０及び支持材料３２を貫通してカッティングし、基板フィルム３８を完全には貫通カッティングしていない。ダイシング後に、個々の波長変換部材は、正方形、長方形その他の如何なる形状であっても良い。長方形波長変換部材の一利点は、アレイに整列した多数デバイスに亘るルーメン強度プロフィールが改良されることである。長方形波長変換部材は、正方形波長変換部材に比較して、改良した光束を示し得る。
【００２６】
支持材料３２は、脆く薄いセラミックウェファ３０を支持して、１３０μｍ以下の厚さのウェファを、破壊を減少させ改良した収率でダイシング可能にする。セラミックウェファ３０は、ある実施形態において少なくとも１０μｍ厚であり、ある実施形態において１３０μｍ厚を越えず、ある実施形態において少なくとも３０μｍ厚であり、ある実施形態において１００μｍ厚を越えず、ある実施形態において少なくとも５０μｍ厚であり、ある実施形態において７０μｍ厚を越えない。
【００２７】
波長変換部材とは別個に、ＬＥＤその他の好適な素子が形成される。
好適なIII−窒素ＬＥＤの一例を図５に示す。
【００２８】
後述の実施例における半導体発光デバイスは青色光又は紫外光を放出するIII−窒素ＬＥＤであるが、ＬＥＤ以外の半導体発光デバイスも用いることができる。例えば、III−V族半導体、III−燐、III−ヒ素、II−VI族材料、ZnO、又はシリコン系材料などの他の材料から作られたレーザダイオード発光デバイス及び半導体構造体などを用いることができる。
【００２９】
図５は、本発明の実施形態で用いることができるIII−窒素ＬＥＤ１を示している。如何なる好適な半導体発光デバイスをも用いることができ、本発明の実施形態は図５に示すデバイスに限定されない。図５のデバイスは、当技術において知られた成長基板１０上にIII−窒素半導体構造を成長させることにより形成される。成長基板はしばしばサファイアであるが、例えばSiC、Si、GaN又は複合基板などの如何なる好適な基板であって良い。III−窒素半導体構造が成長される成長基板の表面は、パターン付け、粗面化又は織り目化（textured）されてよく、デバイスからの光取り出しを改善する。成長表面（すなわち、フリップチップ形状において主な光が取り出される表面）とに対抗する成長基板の表面は、成長前又は後に、パターン付け、粗面化又は織り目化（textured）されてよく、デバイスからの光取り出しを改善する。
【００３０】
半導体構造体は、ｎ型領域とｐ型領域との間に挟まれた発光領域又は活性領域を含む。ｎ型領域１６は、最初に成長されて良く、異なる組成及びドーパント濃度の多重層を含んで良い。多重層の例としては、バッファ層又は核生成層（nucleation  layer）などの調整層（preparation  layer）があり、ｎ型又は意図的にはドーピングしていない層、ｎ型又はｐ型デバイス層であってよく、発光領域が効率的に発光することのために望まれる特定の光学特性、材料特性又は電気的特性を狙って設計することができる。好適な発光領域の例として、単一の厚い若しくは薄い発光層又は多重量子井戸発光領域を含む。多重量子井戸発光領域は、バリア層により分離された多重の薄い又は厚い発光層を含む。ｐ型領域２０は、発光領域の上に成長される。ｎ型領域と同様に、ｐ型領域も、意図的にはドーピングしていない層又はｎ型層を含む、異なる組成、厚さ、ドーパント濃度の多重層を含んでもよい。
【００３１】
成長後に、ｐ型コンタクトがｐ型領域上に形成される。ｐ型コンタクト２１はしばしば、反射性金属と反射性金属の電気的マイグレーションを防止又は減少するガードメタルなどの多重導電層を含む。反射性金属はしばしば、銀であるが、如何なる好適な単一材料又は複合材料を用いることができる。ｐ型コンタクト２１の形成後に、ｐ型コンタクト２１、ｐ型領域２０及び活性領域１８の一部が除去されて、ｎ型領域１６の一部が露出される。その露出された部分の上にｎ型コンタクト２２が形成される。ｎ型コンタクト２２及びｐ型コンタクト２１は、ギャップ２５により互いに電気的に絶縁されている。ギャップ２５は、シリコンの酸化物その他の好適な材料などの誘電体で充填しても良い。多重ｎ型コンタクトビアを形成しても良く、ｎ型コンタクト２２及びｐ型コンタクト２１は、図５に示す配列に限定されない。ｎ型コンタクト２２及びｐ型コンタクト２１は、従来技術で知られているような、誘電体／金属スタックを伴うボンディングパッドを形成するように再配置されても良い。
【００３２】
ＬＥＤ１への電気的接続を形成するために、１つ又はそれ以上の相互接続部２６及び２８が形成され、或いはｎ型コンタクト２２及びｐ型コンタクト２１に電気的に接続される。相互接続部２６は、図５のｎ型コンタクト２２に電気的に接続される。相互接続部２８は、ｐ型コンタクト２１に電気的に接続される。相互接続部２８及び２６は、誘電層２４及びギャップ２７によって、ｎ型コンタクト２２及びｐ型コンタクト２１から電気的に絶縁され、かつ互いに絶縁されている。相互接続部２６及び２８は、例えば、ハンダ、スタッドバンプ、金層その他の好適な構造物であって良い。
【００３３】
基板１０は、薄化され或いは除去されて良い。ある実施形態において、薄化され露出された基板１０の表面は、パターン付け、粗面化又は織り目化（textured）されてよく、光取り出しを改善する。
【００３４】
単一のウェファ上に多くの個々のＬＥＤが形成され、デバイスのウェファからダイシングされる。如何なる好適なデバイスをも用いることができる。本発明は、図５に示す特定のＬＥＤに限定されない。後続の図面において、ＬＥＤはブロック１で示される。
【００３５】
図６は、個々の取付部（mount）のタイル４４の上に載置された多重ＬＥＤを示している。図６に示されたＬＥＤは、図５で示された方向に対して、上下が逆転していて、それにより、相互接続部２６及び２８がタイル４４上に配置され、光は基板１０を通じて取り出される。タイル４４は、例えば、金属、セラミックその他の好適な材料であって良い。ＬＥＤ１は、例えばハンダ、金属接続、金−金相互接続、スタッドバンプその他の好適な技法又は構造体によって、タイル４４に固着される。簡単のために２個のＬＥＤ１Ａ及び１Ｂしか示していないが、タイル４４は多くのＬＥＤを含み得ることを理解されたい。
【００３６】
図７において、個々の波長変換素子４０Ａ及び４０ＢがＬＥＤ１Ａ及び１Ｂに固着される。図７の個々の波長変換素子は、図４に示した波長変換素子であって良い。波長変換素子４０Ａ及び４０Ｂは、如何なる好適な技法によってもＬＥＤ１Ａ及び１Ｂに固着することができる。ある実施形態において、例えば、シリコーンなどの接着剤４６を、ＬＥＤ上に適用し、或いは波長変換素子上に適用する。次に、波長変換素子を、図４の基板フィルム３８から除去して、図７のＬＥＤ上に位置づける。ＬＥＤ１Ａ及び１Ｂは、波長変換素子４０Ａ及び４０Ｂと同一形状で良く（すなわち、長方形波長変換素子が長方形ＬＥＤに固着される。）、或いは異形でも良い（すなわち、長方形波長変換素子が正方形ＬＥＤ又は他の形状のＬＥＤに固着される。）。
【００３７】
図８において、反射性材料４８がＬＥＤ間の領域に形成される。例えば、モールド（mold）がタイル４４上に配置される。モールドは、ＬＥＤ１Ａ、１Ｂの形状に対応する凹凸を含んで良いが、そうでなくとも良い。マトリクス材料（しばしば、シリコーン、エポキシ又はガラスであるが、如何なる好適な材料も用いることができる。）と反射性粒子（しばしば、TiO2であるが、如何なる好適な材料も用いることができる。）との粘性混合物であるモールディング混合物がモールドの上に配置されモールドを充填する。タイル４４及びＬＥＤ１Ａ、１Ｂ並びにモールドにはともに圧力がもたらされて、ＬＥＤ１Ａ、１Ｂはモールディング混合物中に浸る。モールドとタイルとの間に真空を設けても良い。モールディング混合物が、加熱などにより、硬化される。次にタイル及びモールドが分離される。硬化したモールディング混合物は、例えば加熱又は紫外線露光によってさらに硬化しても良い。硬化後に、モールディング混合物は概して、反射性、白色かつ不透明である。
【００３８】
ある実施形態においては、モールディング混合物ではなく、ゾルゲル材料が用いられる。そのような実施形態において、反射性粒子とゾルゲル液体との混合物がＬＥＤ１Ａ、１Ｂ上に配置され、次にゾルゲル液体から水分が蒸発され、シリケートネットワークが残る。結果物は基本的にシリケートネットワーク内に埋め込まれた反射性粒子を伴うガラスである。
【００３９】
ある実施形態において、高熱伝導性材料、例えば透明材料及び／又は反射性粒子よりも熱伝導性が高い材料を混合物に添加しても良い。例えば、高熱伝導性材料は、約0.1  −  0.2  A/mKの熱伝導性を有する通常のシリコーン材料の熱伝導性よりも高い熱伝導性を有しても良い。
【００４０】
ある実施形態において、モールディング工程中に、反射性材料がＬＥＤ１Ａ、１Ｂ上に配置される。過剰な反射性材料を、ウェットビートブラスティング（wet  beat  blasting）その他の如何なる好適な技法によって除去しても良い。過剰な反射性材料の除去後に、波長変換素子４０Ａ及び４０Ｂの頂部５０が露出される。
【００４１】
図９において、支持材料３２が波長変換部材４０Ａ及び４０Ｂから除去される。支持材料は、如何なる好適な技法によっても除去できる。ある実施形態において、支持材料は１又は複数の炭素含有高分子であって良く、オゾンプラズマ処置により支持材料を除去可能である。活性化された酸素が高分子と反応して、CO2を作り、高分子を破壊し除去する。このプロセスは、「アッシング（ashing）」と呼ばれており、高分子フォトレジストを除去する半導体産業で知られている。アッシングレシピは、代表的には不活性ガス（Ar,  N2,  等）及び酸素プラズマの両方を有する。
【００４２】
支持材料３２を除去すると、各波長変換セラミック３０の頂部表面５２が露出される。ある実施形態において、もし支持材料が十分に厚くて、波長変換素子４０Ａ、４０Ｂの周縁の周りに反射性材料のリップ又はリムを作るようであるならば、その過剰な材料を、例えばビードブラスティング（bead  blasting）により除去しても良い。図１０に示されているように過剰な材料を除去した後、反射性材料４８の頂部表面５６は、各波長変換セラミック３０の頂部表面５２と実質的に同一の高さである。
【００４３】
図１０に示す構造体は、隣接ＬＥＤ間の領域５４においてタイル４４及び反射性材料４８を切断することにより、個々のデバイス又はデバイスアレイその他のデバイス群へと分離することができる。
【００４４】
本発明を詳細に説明してきたけれども、本開示により、ここで説明した本発明概念の真意から逸脱せずに多くの修正が可能であることが当業者に理解される。ゆえに、本発明の範囲を本明細書で説明した特定実施形態に限定することは意図されていない。
【図１Ａ】
0006715773.tif 000002
【図１Ｂ】
0006715773.tif 000003
【図１Ｃ】
0006715773.tif 000004
【図１Ｄ】
0006715773.tif 000005
【図１Ｅ】
0006715773.tif 000006
【図２】
0006715773.tif 000007
【図３】
0006715773.tif 000008
【図４】
0006715773.tif 000009
【図５】
0006715773.tif 000010
【図６】
0006715773.tif 000011
【図７】
0006715773.tif 000012
【図８】
0006715773.tif 000013
【図９】
0006715773.tif 000014
【図１０】
0006715773.tif 000015