(57)【特許請求の範囲】
【請求項１】
シリコン上の液晶（ＬＣｏＳ）アレイの軸に沿った、共通のグレースケールレベルを示す画素において生じるフリッカーを低減する方法であって、
それぞれ前記共通のグレースケールレベルで画素を駆動する複数のデジタルデータコマンドシーケンスを選択するステップと、
前記複数のデジタルデータコマンドシーケンスのうちの第１のデジタルデータコマンドシーケンスを前記軸に沿った第１の画素に加えるステップと、
前記複数のデジタルデータコマンドシーケンスのうちの第２のデジタルデータコマンドシーケンスを前記軸に沿った第２の画素に加えるステップであって、前記第２の画素が、前記第１の画素に隣接し、前記第１および第２のデジタルデータコマンドシーケンスが、位相が反対で大きさが等しい周波数成分を有する２つの前記画素に印加される電圧を生じさせる、ステップと、
前記第１の画素に加えられる前記第１のデジタルデータコマンドシーケンスを、前記第１の画素に印加された前記電圧が、前記第１の画素を前記共通のグレースケールレベルで駆動させる任意の他のデジタルデータコマンドシーケンスから生じる電圧の最低の周波数成分よりも大きい最低の周波数成分を有するように選択するステップと、
を含む、方法。
【請求項２】
前記ＬＣｏＳが、波長選択スイッチ（ＷＳＳ）に組み込まれたスイッチング素子であり、前記共通のグレースケールレベルを示す前記軸が、前記ＷＳＳによって受け取られたＷＤＭ信号が空間的に分離される分散軸である、請求項１に記載の方法。
【請求項３】
フレームのうちの異なるフレームにおいて前記画素に利用可能である指定の数のグレースケールレベルの中から前記共通のグレースケールレベルを選ぶステップと、
前記フレームのそれぞれから分割される複数のタイムスライスを選択するステップであって、前記画素に利用可能である前記指定の数のグレースケールレベルよりも多くの数のグレースケールレベルを生じさせるいくつかのタイムスライスが前記複数のタイムスライスの中から選択され、前記タイムスライスのそれぞれが所定の時間部分を有し、前記所定の時間部分の間は画素がＯＮ状態で駆動可能である、ステップと、
前記タイムスライスの第１の複数のシーケンスを選択するステップであって、前記タイムスライスの第１の複数のシーケンスの間は前記第１の画素がＯＮ状態にあるように前記デジタルデータコマンドが前記第１の画素に加えられ、前記第１の複数のシーケンスが、前記指定の数のグレースケールレベルを生じさせ、前記第１の複数のシーケンスが、各フレームから分割される前記いくつかのタイムスライスから取得可能であるすべての利用可能なシーケンスのサブセットであり、前記選択が、同じグレースケールレベルを生じさせる前記利用可能なシーケンスのすべてのうちの２つ以上の中から所与のシーケンスを、前記所与のシーケンスが同じグレースケールレベルを生じさせる２つ以上の前記利用可能なシーケンスの残りのものよりも少ないフリッカーを示すように、前記第１の複数のシーケンスに含めるための選択を含む、ステップと、
をさらに含む、請求項１に記載の方法。
【請求項４】
光ビームを受け取るための少なくとも１つの光入力部と、少なくとも１つの光出力部とを有する光学ポートアレイであって、前記入力部および出力部が、共通の軸に沿って延びる、光学ポートアレイと、
前記少なくとも１つの光入力部から前記光ビームを受け取り、前記光ビームを複数の波長成分に空間的に分離する分散素子と、
前記複数の波長成分を集束するための集束素子と、
前記集束された複数の波長を受け取り、前記波長成分を前記光出力部のうちの選択された１つに誘導するための液晶ベースのアレイと、
プロセッサと、
前記プロセッサによって実行されたとき、前記液晶ベースのアレイの軸に沿った画素に生じるフリッカーが低減されるように、前記液晶ベースのアレイにおける画素を駆動するデジタルデータコマンドシーケンスを選択的に加えるための方法を実施する命令を含む１つまたは複数のコンピュータ可読記憶媒体であって、前記軸に沿った前記画素が、共通のグレースケールレベルを示す、コンピュータ可読記憶媒体と、
を備える光学デバイスであって、前記方法が、
複数のデジタルデータコマンドシーケンスのうちの第１のデジタルデータコマンドシーケンスを前記軸に沿った第１の画素に加えるステップであって、前記複数のデジタルデータコマンドシーケンスにおけるデジタルデータコマンドシーケンスのそれぞれが、前記共通のグレースケールレベルで画素を駆動することができる、ステップと、
前記複数のデジタルデータコマンドシーケンスのうちの第２のデジタルデータコマンドシーケンスを前記軸に沿った第２の画素に加えるステップであって、前記第２の画素が、前記第１の画素に隣接し、前記第１および第２のデジタルデータコマンドシーケンスが、位相が反対で大きさが等しい周波数成分を有する２つの前記画素に印加される電圧を生じさせる、ステップと、
前記第１の画素に加えられる前記第１のデジタルデータコマンドシーケンスを、前記第１の画素に印加された前記電圧が、前記第１の画素を前記共通のグレースケールレベルで駆動させる任意の他のデジタルデータコマンドシーケンスから生じる電圧の最低の周波数成分よりも大きい最低の周波数成分を有するように選択するステップと、
を含む、光学デバイス。
【請求項５】
前記共通のグレースケールレベルを示す前記軸が、前記光ビームの前記波長成分が前記分散素子によって空間的に分離される分散軸である、請求項４に記載の光学デバイス。
【請求項６】
前記光学ポートアレイから受け取った前記光ビームを拡大し、前記拡大した光ビームを前記分散素子に向けるための光学システムをさらに備える、請求項４に記載の光学デバイス。
【請求項７】
前記光学システムが、第１の方向に第１の倍率、および前記第１の方向に対して直角の第２の方向に第２の倍率を有し、前記第１の倍率が、前記第２の倍率と異なる、請求項６に記載の光学デバイス。
【請求項８】
前記第１の方向が波長分散軸に対して平行であり、前記波長分散軸に沿って前記光ビームが空間的に分離され、前記第１の倍率が前記第２の倍率よりも小さい、請求項７に記載の光学デバイス。
【請求項９】
前記液晶ベースのアレイがＬＣｏＳアレイである、請求項４に記載の光学デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、ＬＣｏＳアレイにおけるフリッカー低減に関する。
【背景技術】
【０００２】
LCoSデバイスには、デジタル駆動モードで動作されたときフリッカーが起こることはよく知られている。デジタル駆動により、パルス幅変調方式がグレースケールレベルを2進パルスの連続に符号化する。この実装形態において、パルス幅は変更されないが、符号化は、ビットのシーケンスにより行われる。LCoSにおける電荷移動を回避するために、平均電圧がゼロであり、RMSが非ゼロであるように、50%のデューティサイクルを有する交流電圧を用いてビットが加えられる。限定された回転粘度を有する液晶分子は、電圧のRMSに応答する。液晶分子の粘度が急速に変化する電圧に応答する分子の能力を制限するので、フリッカーが生じる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許出願第[整理番号2062/16]号
【発明の概要】
【課題を解決するための手段】
【０００４】
本発明の一態様によれば、LCoSアレイなどの液晶ベースのアレイの軸に沿った画素において生じるフリッカーを低減するための方法が提供される。軸に沿った画素は、共通のグレースケールレベルを示す。本方法によれば、それぞれ共通のグレースケールレベルで画素を駆動する複数のデジタルデータコマンドシーケンスが選択される。複数のデジタルデータコマンドシーケンスのうちの第1のデジタルデータコマンドシーケンスが、軸に沿った第1の画素に加えられる。複数のデジタルデータコマンドシーケンスのうちの第2のデジタルデータコマンドシーケンスが、軸に沿った第2の画素に加えられる。第2の画素は第1の画素に隣接する。第1および第2のデジタルコマンドシーケンスは、位相が反対で大きさが等しい周波数成分を有する2つの画素に印加される電圧を生じさせる。
【図面の簡単な説明】
【０００５】
【図１】液晶ベースのアレイにおける個々の画素に対してグレースケールを取得するためのパルス幅変調時間領域方式の簡単な例を示すグラフである。
【図２】タイムスライスに割り当てられたON状態占有率が100%(タイムスライスのうちの5つに対する)から2%(タイムスライスのうちの1つに対する)に変化する10のタイムスライスのシーケンスを有するフレームの例を示す図である。
【図３】10のタイムスライスのシーケンスを有するフレームの別の例を示す図である。
【図４】それぞれ、x軸およびy軸に沿った行および列で延びる画素を有するLCoSアレイを示す平面図である。
【図５】図4のアレイにおける1つの画素に印加された電圧(実線)と、隣接した画素に印加された電圧(破線)とを時間の関数として示すグラフである。
【図６Ａ】本発明の実施形態と併せて使用することができる自由空間WSSなどの簡略化された光学デバイスの一例の上面図である。
【図６Ｂ】本発明の実施形態と併せて使用することができる自由空間WSSなどの簡略化された光学デバイスの一例の側面図である。
【発明を実施するための形態】
【０００６】
［序論-LCoSアレイを用いたグレースケールレベルの取得］
シリコン上の液晶(LCoS:Liquid Crystal on Silicon)アレイなどの液晶ベースのアレイにおける任意の所与の画素のグレースケールは、画素が各フレームの間ON状態にある時間の長さを制御することによって取得することができる。各フレームはタイムスライスのシーケンスに分割することができる。所与のグレースケールレベルは、LCoSアレイ上に向けた光を固定輝度で維持することによって、および画素がシーケンスの間ONである累積時間が当該画素に対する所望のグレースケールに比例するように、特定の画素をシーケンスのあるタイムスライスの間ONまたはOFFのいずれかにすることによって、実現することができる。これはあらゆるフレームに対してアレイの画素ごとに行われる。
【０００７】
図1を参照すると、グレースケールを取得するためのパルス幅変調時間領域方式の簡単な例が、個々の画素に対して示される。図1は、単一のフレームの時間に対する個々の画素のON/OFF状態を示すグラフである。上に説明したように、各画素の知覚されたグレースケールは、当該画素がON状態にある各完全フレームの間の累積時間とともに増加する。
【０００８】
図1に示すように、フレームF1は、等しい時間の長さのタイムスライスTSのシーケンスに分割される。この例において、フレームF1は、画素が第1のタイムスライスTS1の1/7(すなわち、全体のフレームF1の長さの1/21)、第2のタイムスライスTS2の2/7(すなわち、全体のフレームF1の2/21)、および第3のタイムスライスTS3の4/7(すなわち、全体のフレームF1の4/21)を占有する、3つのタイムスライスのシーケンスに分割される。これらのタイムスライスのそれぞれに対して、単一の2進ビットを使用して、画素が各タイムスライスの間ONまたはOFF状態にあるのかどうかを確立する。画素の状態を判定するのに1ビットだけが必要とされる。したがって、ゼロおよび1の形のデジタルデータコマンドを使用して、任意の所与のタイムスライスの間各画素のON/OFF状態を制御することができる。この例において、画素をON状態からOFFにするために、または画素をOFF状態に維持するためにゼロ(0)が使用され、画素をOFF状態からONにするために、または画素をON状態に維持するために1が使用される。
【０００９】
上に説明したように、各画素が各タイムスライスの指定の分数時間を占有する、等しい持続時間の3つのタイムスライスにフレームを分割することによって、レベルによりグレースケールの等しい変化を有する8つのレベルのグレースケールが実現される。これらのグレースケールレベルは、フレームのすべての3つのタイムスライスを通してOFF状態にある画素に対応するレベル0から、全体のフレームF1の最大7/21に対してON状態にある画素に対応するレベル7までの範囲にわたる。画素を適当なタイムスライスの間ONにすることによってレベル0からレベル7の間のグレースケールレベルのうちのいずれかを取得することができる。
【００１０】
上述したように、グレースケールレベル0は、フレームのすべての3つのタイムスライスTS1、TS2、およびTS3に対する画素をOFFにし、画素を当該フレームに対して可能な限り暗くさせることによって取得される。これは、タイムスライスTS1、TS2、およびTS3のそれぞれに対するデータコマンドゼロ(0)を伝送した結果であり、それは2進ビット0-0-0の連続として表すことができ、連続の第1のビットまたは最上位ビットがタイムスライスTS1に対応し、第2のビットがタイムスライスTS2に対応し、第3のビットまたは最下位ビットがタイムスライスTS3に対応する。グレースケールレベル1は、フレーム時間の全体の長さの1/7であるタイムスライスTS1の間画素をONにすることによって、およびタイムスライスS2およびS3に対して画素をOFFにすることによって取得される。
【００１１】
したがって、グレースケールレベル1は、タイムスライスTS1に対して1ならびにタイムスライスS2およびS3に対してゼロ(0)のデータコマンドに対応し、それは2進ビット1-0-0の連続として表すことができる。グレースケールレベル2は、タイムスライスTS2だけの間画素をONにすることによって取得され、それはフレームの長さの2/7である。これにより、画素は全体のフレームの2/7に対してONとなる。グレースケールレベル2は、データコマンド0-1-0に対応する。この3つのビットデータコマンド形式を使用して、グレースケールレベル3はデータコマンド1-1-0に対応し、レベル4はコマンド0-0-1に対応し、レベル5は1-0-1に、レベル6は0-1-1に、およびグレースケールレベル7はデータコマンド1-1-1に対応し、それに対して、画素は全体のフレームF1の7/21に対してONである。したがって、各連続グレースケールレベルに対して、画素はフレームの全体の時間のさらに1/7に対してONであり、したがって、結果として前のグレースケールレベルよりも最大輝度の1/7だけ明るい画素となる。したがって、すべての3つのタイムスライスに対してOFFである画素に対応するグレースケールレベル0を含めて、8つのレベルのグレースケールが実現され、各レベルはレベルによりグレースケールの等しい変化を有する
【００１２】
上記の例は、8つのレベルのグレースケールを取得するためにフレームを3つのタイムスライスに分割することを説明するが、この同じ技法を、フレームを分割することができる任意の数のタイムスライスに適用できることを理解されたい。タイムスライスを追加することによって、グレースケールレベルの数は、追加されたタイムスライスごとに2倍に増加する。したがって、4つのタイムスライスのシーケンスは、16のグレースケールレベル(0〜15)をもたらし、5つのタイムスライスは、32のレベル(0〜31)をもたらすなど、最大では8つまでもの、または8つより多くのタイムスライスとなり、256のレベルのグレースケール(0〜255)をもたらすはずである。
【００１３】
さらに、ON状態の画素によって占有されるタイムスライスの分数部分は、例示を目的として上に説明したように1/7の倍数に限定されない。より一般に、0〜100%の間の任意のパーセンテージをタイムスライスに割り当てることができ、その間、当該タイムスライスは、ON状態の画素によって占有される。これらのパーセンテージは、しばしばLCoS製造業者によって割り当てられる。例えば、ある場合では、LCoSの画素は、1フレーム当たり10のタイムスライスのシーケンス(10240のグレースケールレベルを提供する10ビットのデータコマンドに対応する)が割り当てられる。図2は、タイムスライスに割り当てられたON状態占有率が100%(タイムスライスのうちの5つに対する)から2%(タイムスライスのうち1つに対する)に変化する、10のタイムスライスのシーケンスを有するフレームを示す。
【００１４】
［フリッカー］
LCoS分子だけが限定されたやり方で急速に変化する印加電圧に応答することができるので、フリッカーがLCoSにおいて生じる。すなわち、LCoSは、分子が高周波数電圧の印加に追従することができないので、低域通過フィルタのような働きをする。したがって、フリッカー応答の量は、印加電圧による。結果として、同じグレースケールレベルを生じさせるタイムスライスの異なるシーケンスは、異なる量のフリッカーを示すことがある。例えば、LCoSに加えることができる以下の2つの8ビットシーケンスを検討されたい。簡単にするために、タイムスライスは、持続時間がON状態の画素によって占有されるタイムスライスの100%と等しいと仮定される(すなわち、1のビットがタイムスライスに加えられたとき)。
1 0 1 0 1 0 1 0  (シーケンスA)
1 1 1 1 0 0 0 0  (シーケンスB)
【００１５】
AおよびBの両方のシーケンスのデータコマンドによって駆動される画素は、両方の場合とも、画素が時間の40%に対してONであるので、同じグレースケールレベルを生じさせる。しかし、2つのシーケンスは、異なる量のフリッカーを示す。シーケンスAのデータコマンドは、最低の成分fAを含む周波数成分を有する印加電圧を生じさせる。同様に、シーケンスBのデータコマンドは、最低の成分fBを含む周波数成分を有する印加電圧を生じさせる。2つのシーケンスを調べると、シーケンスAの最低の周波数成分fAがシーケンスBの最低の周波数成分fBよりも大きいことが分かる。すなわち、fA>fBである。したがって、シーケンスAにより駆動される画素は、シーケンスBにより駆動された場合よりも一般に低いフリッカーを示す。
【００１６】
この同じ論法により、それらに割り当てられた異なるON状態占有率(すなわち、ON状態の画素によって占有されるタイムスライスの分数部分)を有するタイムスライスの異なるシーケンスは、異なる量のフリッカーを生じさせる。例えば、図2に示す10ビットシーケンスに対して示される占有率の分布は、概して、図3に示す10ビットシーケンスに対して示される占有率の分布よりも高いレベルのフリッカーを生じさせる。これは図2に示すシーケンスが100%の占有率を有する複数のタイムスライスを含むためである。実質的にそのような高い占有率のタイムスライスが相対的に短い時間内に印加電圧発振を集中させ、それによって、印加電圧の最低の周波数成分が図3に示すようなシーケンスよりも高くなり、それに対してそのような印加電圧発振の集中が何もない。結果として、図3のシーケンスから生じる印加電圧の最低の周波数成分は、図2のシーケンスに対するよりも低い。その結果、図3に示すタイプのシーケンスの使用から生じる固有のフリッカーは、図2に示すタイプのシーケンスの使用から生じる固有のフリッカーよりも少ない可能性がある。図2および図3の両方に示すシーケンスにより、グレースケールレベルの広い範囲がレベル間の相対的に微細な粒度の程度になることが可能であることに留意されたい。
【００１７】
［個々の画素におけるフリッカー低減］
したがって、フリッカーを低減する1つのやり方は、上に論じた要因を考慮に入れたON状態占有率をタイムスライスのシーケンスに割り当てることであるが、その一方で、割り当てたパーセンテージが所望の範囲のグレースケールレベルに所望の粒度の程度を提供できることを確実にすることである。フリッカーを低減するON状態占有率を有するそのようなシーケンスは、よく知られた模擬技法を使用して識別することができる。
【００１８】
指定のON状態占有率を有するタイムスライスのシーケンスが定義されると、フリッカーを低減する追加のやり方には、所望される任意の所与のグレースケールレベルに対して、同じグレースケールレベルを生じさせる他のビットシーケンスよりも少ないフリッカーを有するビットの特定のシーケンスを選ぶことが関与する。例えば、シーケンスAおよびBが同じグレースケールレベルを生じさせる、上に提示した例では、その低減されたフリッカーのためシーケンスAがシーケンスBよりも好まれる。もちろん、このように低いフリッカーのビットシーケンスを選択する能力には、同じグレースケールレベルを生じさせるビットの複数のシーケンスを利用できることが必要になる。多くのそのような劣化したシーケンスが利用可能であることを確実にする1つのやり方は、所望の数のグレースケールレベルを実現するのに必要とされるよりも多くのビットを有するシーケンスを使用することである。例えば、256のレベルのグレースケールが所望される場合、8ビットのシーケンスで十分であるはずである。しかし、代わりに、8ビットよりも多くのシーケンスが使用される場合、256のグレースケールレベルのそれぞれを生じさせるずっと多くのシーケンスが利用可能である。例えば、11ビットのシーケンスを採用した場合、選ぶべき211のシーケンスが利用可能である。これらのビットシーケンスの多くは、同じグレースケールレベルを生じさせる。これらのビットシーケンスの大半は、相対的に高いフリッカーのシーケンスであり、除去することができる。相対的に低いフリッカーを有する211のシーケンスのうちの少数だけが、保持する必要がある、必要とする256のグレースケールレベルを生じさせる。
【００１９】
［LCoS画素アレイにおけるフリッカー低減］
いくつかの適用例において、関心事であるのは、任意の個々の画素において生じるフリッカーの量ではない。例えば、図4は、それぞれ、x軸およびy軸に沿った行および列で延びる画素100を有するLCoS110の平面図を示す。いくつかの目的で、同じ行(または同じ列)におけるすべての画素は、同じグレースケールレベルを示すように配列されるものとする。他方、同じ列(または同じ行)における画素は、変動するグレースケールレベルを示すことができる。
【００２０】
所与の行における画素がすべて同じグレースケールレベルを示す場合、行内の隣接した画素の対に対するビットシーケンスは、画素のうちの1つにおいて生じるフリッカーが、隣接した画素のフリッカーを打ち消すように選択することができる。
【００２１】
例えば、隣接した画素10011および10012を有する、図4に示す画素10011、10012、10013…の行を検討されたい。簡単にするために、画素は4ビットのデジタルデータコマンドシーケンスによって駆動され、各シーケンスにおけるタイムスライスは、持続時間が等しく、画素がON状態にあるとき(すなわち、1のビットをタイムスライスに加えたとき)の時間の100%が占有されると仮定する。この行におけるすべての画素がシーケンスにわたる時間の50%に対してONである画素に対応するグレースケールレベルを有するものとさらに仮定する。そのようなグレースケールレベルは、以下の4ビットシーケンスのいずれかを使用して達成することができる。
1 1 0 0  (シーケンスC)
0 0 1 1  (シーケンスD)
1 0 1 0  (シーケンスE)
0 1 0 1  (シーケンスF)
ビットシーケンスEおよびFは時間が相補であり、したがって、対でのやり方でフリッカーを打ち消すために同じ行における隣接した画素(例えば、図4の画素10011および10012)に割り当てることができる。1つの画素に印加された電圧が増加するとき(ビット1のデータコマンドが加えられたとき)、隣接した画素に印加された電圧が減少するので(ビット0のデータコマンドが加えられたとき)、シーケンスは相補である。すなわち、相補ビットシーケンスは、位相が反対で大きさがほぼ等しい低周波数成分を有する2つの画素に印加される電圧を生じさせる。この相補関係を図5に示し、図5は、1010シーケンス(実線)を使用して画素10011に印加される電圧および0101シーケンス(破線)を使用して画素10012に印加される電圧を時間の関数として示す。そのような相補ビットシーケンスは、2つの理由でフリッカーを低減することができる。第一に、図から明らかであるように、一方の画素における出力レベルの増加が、他方の画素における出力レベルの減少とともに起こる。第二に、フリンジ電界のため、隣接した画素は、真に相互に独立していない。むしろ、フリンジ電界は、画素間にクロストークを生じさせ、それによって、実質的に両方の画素のフリッカーを取り除く。
【００２２】
したがって、1つの軸に沿って一定であり、場合により別の軸に沿って変動するグレースケールパターンがLCoSに必要とされたとき、フリッカーのコヒーレント加算を妨げる相補ビットシーケンスを使用することによって一定の軸に沿って画素の対の間のフリッカーを打ち消すことが可能である。このようにフリッカーを打ち消すまたは低減するとき、画素のそれぞれに対してフリッカーを最小にする個々の画素に対してビットシーケンスを選択することは必要でない可能性があることに留意されたい。むしろ、場合によっては、個々の画素のフリッカーレベルが相対的に高いとき、隣接した画素の間のより優れたフリッカーの打消しを実現することができる。
【００２３】
［例示的な波長選択スイッチ］
本明細書に説明するタイプの低減されたフリッカーを有するLCoSアレイを組み込むことができる波長選択スイッチの一例を、図6A〜図6Bを参照して説明する。この光スイッチに関するさらなる詳細は、「Wavelength Selective Switch Having Integrated Channel Monitor」という名称の同時係属の米国特許出願第[整理番号2062/16]号に見出すことができる。
【００２４】
図6Aおよび図6Bは、本発明の実施形態と併せて使用することができる自由空間WSS100などの簡略化された光学デバイスの一例のそれぞれ上面図と側面図である。入力ポートおよび出力ポートとして働く光ファイバなどの光導波路を通して光がWSS100に入力され、出力される。図6Bから最もよく分かるように、ファイバコリメータアレイ101が、それぞれコリメータ1021、1022および1023に結合された複数の個々のファイバ1201、1202および1203を備えることができる。ファイバ120のうちの1つまたは複数からの光は、コリメータ102によって自由空間ビームに変換される。ポートアレイ101から出る光は、z軸に対して平行である。ポートアレイ101は図6Bに3つの光ファイバ/コリメータ対だけを示すが、より一般に、任意の適切な数の光ファイバ/コリメータ対を採用することができる。
【００２５】
望遠鏡または光ビームエキスパンダの対が、ポートアレイ101からの自由空間光ビームを拡大する。第1の望遠鏡またはビームエキスパンダが、光学素子106および107から形成され、第2の望遠鏡またはビームエキスパンダが、光学素子104および105から形成される。
【００２６】
図6Aおよび図6Bにおいて、2つの軸における光に影響する光学素子が、両凸レンズ光学系として両方の図に実線で示される。他方、1つの軸における光だけに影響する光学素子が、影響される軸における平凸レンズとして実線で示される。1つの軸における光だけに影響する光学素子も、それらが影響しない軸において破線で示される。例えば、図6Aおよび図6Bにおいて、光学素子102、108、109および110は、両方の図に実線で示される。他方、光学素子106および107は、図6Aに実線で示され(それらが集束出力をy軸に沿って有するので)、図6Bに破線で示される(それらが、影響を受けないビームをx軸に沿って残すので)。光学素子104および105は、図6Bに実線で示され(それらが集束出力をx軸に沿って有するので)、図6Aに破線で示される(それらが、影響を受けないビームをy軸に残すので)。
【００２７】
各望遠鏡は、x方向およびy方向に対して異なる倍率で作製することができる。例えば、x方向に光を拡大する、光学素子104および105から形成された望遠鏡の倍率は、y方向に光を拡大する、光学素子106および107から形成された望遠鏡の倍率よりも小さい可能性がある。
【００２８】
望遠鏡の対は、ポートアレイ101からの光ビームを拡大し、それらを光学的に波長分散素子108(例えば、回折格子またはプリズム)に結合し、波長分散素子108は、自由空間光ビームをそれらの構成波長またはチャネルに分離する。波長分散素子108は、その波長により、光をx-y面上に異なる方向に分散するように働く。分散素子からの光は、ビーム集束光学系109に向けられる。
【００２９】
ビーム集束光学系109は、波長分散素子108からの波長成分をプログラマブル光学位相変調器に結合し、プログラマブル光学位相変調器は、例えば、LCoSデバイス110などの液晶ベースの位相変調器でよい。波長成分はx軸に沿って分散され、それは波長分散方向または軸と呼ばれる。したがって、所与の波長の各波長成分は、y方向に延びる画素のアレイ上に集束される。例により、および限定によるのではなく、λ1、λ2およびλ3で表される中心波長を有する3つのそのような波長成分が、図6Aに示され、波長分散軸(x軸)に沿ってLCoSデバイス110上に集束される。
【００３０】
図6Bから最もよく分かるように、LCoSデバイス110からの反射の後、各波長成分は、ビーム集束光学系109、波長分散素子108ならびに光学素子106および107を通してポートアレイ101内の選択されたファイバにまた結合することができる。
【００３１】
制御器またはプロセッサ150が、波長成分のそれぞれを誘導するためにLCoSデバイス110における画素を駆動するデジタルデータコマンドシーケンスを選択的に加える。制御器150は、ハードウェア、ソフトウェア、ファームウェアまたはそれらの任意の組合せに実装することができる。例えば、制御器は、1つまたは複数のプロセッサ、デジタル信号プロセッサ(DSP)、特定用途向け集積回路(ASIC)、フィールドプログラマブルゲートアレイ(FPGA)、個別論理回路、またはそれらの任意の組合せを採用することができる。制御器をソフトウェアに部分的に実装したとき、デバイスは、ソフトウェアのためのコンピュータ実行可能命令を適切な非一時的コンピュータ可読記憶媒体に記憶することができ、本開示の技法を実施するために1つまたは複数のプロセッサを使用してハードウェアにおいて命令を実行することができる。
【符号の説明】
【００３２】
100  画素、WSS
10011、10012、10013  画素
101  ファイバコリメータアレイ、ポートアレイ
102、1021、1022、1023  コリメータ、光学素子
104  光学素子
105  光学素子
106  光学素子
107  光学素子
108  光学素子、波長分散素子
109  光学素子、ビーム集束光学系
110  光学素子、LCoSデバイス
120  ファイバ
150  制御器、プロセッサ
【図１】
0006745281.tif 000002
【図２】
0006745281.tif 000003
【図３】
0006745281.tif 000004
【図４】
0006745281.tif 000005
【図５】
0006745281.tif 000006
【図６Ａ】
0006745281.tif 000007
【図６Ｂ】
0006745281.tif 000008