(57)【特許請求の範囲】
【請求項１】
２入力ＸＯＲゲートに基づく低消費電力乱数発生装置であって、
エントロピーソースモジュール（１００）、エントロピーサンプリングモジュール（２０
０）、およびクロックモジュール（３００）を含み、
前記エントロピーソースモジュール（１００）は、カオス信号を発生するために使用さ
れ、
前記エントロピーサンプリングモジュール（２００）は、エントロピーソースモジュー
ル（１００）によって発生された信号をサンプリングし、量子化し、乱数列を発生するた
めに使用され、
前記クロックモジュール（３００）は、エントロピーサンプリングモジュール（２００
）にクロック信号を供給するために使用され、
前記エントロピーソースモジュール（１００）の構造は、１５個の２入力論理デバイス
で構成された１５個のノードおよび１つの３入力ＸＯＲ論理ゲート（１０３）から構成さ
れ、前記１５個のノード構造は、１つの２入力ＸＮＯＲ論理ゲート（１０２）および１４
個の２入力ＸＮＯＲ）論理ゲート（１０１）でエンドツイエンド接続され、２入力ＸＮＯ
Ｒ論理ゲート（１０２）を中心にして、両側に７つの２入力ＸＯＲ論理ゲート（１０１）
がそれぞれ分配され、一方の側の２入力ＸＯＲ論理ゲート（１０１）は、１ノード（１０
１−１）から７ノード（１０１−７）に従って近くから遠くまで配置され、他方の側の２
入力ＸＯＲ論理ゲート（１０１）は、１４ノード（１０１−１４）から８ノード（１０１
−８）に従って近くから遠くまで配置され、かつ、７ノード（１０１−７）と８ノード（
１０１−８）は隣接ノードとし、１５個のノードのそれぞれの２つの入力端は、それぞれ
左右の隣接ノードの出力端に接続され、ノード（１０２）ＸＮＯＲ論理ゲート（ＸＮＯＲ
）、６ノード（１０１−６）、９ノード（１０１−９）ＸＯＲ論理ゲート（ＸＯＲ）の出
力端は、それぞれ３入力ＸＯＲ論理ゲート（１０３）の入力端に接続され、３入力ＸＯＲ
論理ゲート（１０３）の出力端は、エントロピーサンプリングモジュール（２００）に接
続され、サンプリングおよび量子化を行う、
ことを特徴とする、２入力ＸＯＲゲートに基づく低消費電力乱数発生装置。
【請求項２】
前記エントロピーサンプリングモジュール（２００）は、Ｄフリップフロップによって実
現され、Ｄフリップフロップのクロック信号出力端は外部クロック信号に接続される、こ
とを特徴とする、
請求項１に記載の２入力ＸＯＲゲートに基づく低消費電力乱数発生装置。
【請求項３】
前記Ｄフリップフロップの信号入力端は、エントロピーソースノードの出力端に接続され
、Ｄフリップフロップによって出力信号に対してサンプリングおよび量子化し、出力端か
ら出力されたシーケンスは良好なランダム性を有する、ことを特徴とする、
請求項２に記載の２入力ＸＯＲゲートに基づく低消費電力乱数発生装置。
【請求項４】
前記クロックモジュール（３００）は外部クロックを使用し、外部クロックは１ＧＨｚ以
下のクロック信号を供給する、ことを特徴とする、
請求項１〜３のいずれか１項に記載の２入力ＸＯＲゲートに基づく低消費電力乱数発生装
置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタル回路統合の分野に属し、構造がシンプルで、電力消費が低い乱数発生
装置である。
【背景技術】
【０００２】
乱数は暗号化において重要な役割を果たし、ほとんどすべての暗号化アルゴリズムは攻撃
者に秘密にされなければならないいくつかのデータを使用し、ワンタイムパッドについて
、そのセキュリティは、対称暗号化アルゴリズム（ＤＥＳ、ＡＥＳなど）の鍵および非対
称暗号化アルゴリズム（ＤＳＡ、ＤＳＡなど）の鍵ペアを含む鍵に依存し、これらの鍵は
乱数でなければならない。
【０００３】
乱数を発生する方法は２つあり、１つはソフトウェアによる方法、もう１つは自然界にお
ける物理的なランダムプロセス（熱雑音、宇宙雑音、放射性崩壊など）による方法である
。前者の場合、乱数列の発生は、使用されるアルゴリズムと初期シードに依存し、かつ、
一定の周期性を持つため、疑似乱数と呼ばれる。攻撃者が疑似乱数の発生パターンを予測
すると、システム全体のセキュリティが脅かされる。
【０００４】
真の乱数は、電子デバイス自体の物理的特性に基づいて発生され、周期性はなく、予測不
可能であり、そして本当に安全である。物理乱数を発生するために一般的に使用される方
法は、主に、増幅雑音法、発振器サンプリング法およびカオス回路である。回路内の熱雑
音は小さいため、増幅が必要であり、発振サンプリングは、Ｄフリップフロップを介して
２つの独立した発振信号をデジタル的に混合し、高周波信号を低周波信号でサンプリング
し、該方法により発生された乱数の通過率が低く、後処理が必要であり、カオス回路の予
測不可能性および初期条件に対する敏感な依存性によって発生された乱数のランダム特性
は理想的ではない。上記の３つの方法は、乱数の発生と適用と共に制限が生じる。
【０００５】
ＸＯＲ論理デバイスの理想的でない特性（劣化効果、非線形時間遅延、短パルス抑制など
）を使用して物理的なランダムプロセス（位相雑音またはカオス信号など）を発生し、そ
れらから乱数列を抽出し、物理乱数を発生する新しい方法になる。
【０００６】
現在、論理デバイスを使用して物理乱数を生成することは、３入力ＸＮＯＲおよび３入力
ＸＯＲゲート論理回路を採用して、ブールネットワークを形成し、カオス信号を生成し、
そしてカオス信号をサンプリングおよび量子化して乱数を発生することが多い。しかしな
がら、この方式で発生された物理乱数は効果的ではなく、乱数の品質をさらに向上させる
ために後処理が必要になることが多い。かつ、構造が複雑で消費電力が大きい。
【０００７】
したがって、構造が簡単で、後処理がなく、消費電力が低く、乱数で試験可能な乱数発生
装置を発明することは非常に重要である。
【発明の概要】
【０００８】
本発明の目的は、既存の乱数発生装置の構造が複雑で、消費電力が高く、発生速度が低
いという欠点を解決するために、統合された低消費電力の物理乱数装置を提供することで
ある。本発明のエントロピーソースモジュールおよびサンプリングモジュールはすべてデ
ジタル論理デバイスから構成され、構造がシンプルで、製造コストが低い。さらに、本発
明のエントロピーソースモジュールは、１つの２入力ＸＮＯＲゲート（ＸＮＯＲ）、１４
個の２入力ＸＯＲゲート（ＸＯＲ）、および１つの３入力ＸＯＲゲート（ＸＯＲ）から構
成され、３入力ＸＮＯＲゲート（ＸＮＯＲ）および３入力ＸＯＲゲート（ＸＯＲ）により
自律型ブールネットワークを形成すると比較して、本発明は、２入力論理ゲートデバイス
を使用して、等しい品質のカオス信号を生成する場合に電力消費レベルを大幅に低減でき
、３入力シングルノードの平均消費電力が２入力シングルノードの約２．３倍であるため
（Ｃａｎｄｅｎｃｅソフトウェアシミュレーションによって導き出される）、１６ノード
２入力ブールネットワーク回路は３入力ブール回路よりはるかに少ない電力を消費する。
【０００９】
本発明の技術的解決手段は、以下のとおりである。
２入力ＸＯＲゲートに基づく低消費電力乱数発生装置であって、
エントロピーソースモジュール１００、エントロピーサンプリングモジュール２００、お
よびクロックモジュール３００を含む、
このうち、
前記エントロピーソースモジュール１００は、カオス信号を発生するために使用される、
前記エントロピーサンプリングモジュール２００は、エントロピーソースモジュール１
００によって発生された信号をサンプリングし、そして量子化し、乱数列を生成するため
に使用される、
前記クロックモジュール３００は、エントロピーサンプリングモジュール２００にクロッ
ク信号を供給するために使用される。
【００１０】
前記エントロピーソースモジュール１００の構造は、１５個の２入力論理デバイスで構成
された１５個のノードおよび１つの３入力ＸＯＲ論理ゲート１０３から構成され、前記１
５個のノード構造は、１つの２入力ＸＮＯＲ論理ゲート１０２および１４個の２入力ＸＯ
Ｒ論理ゲート１０１でエンドツイエンド接続され、２入力ＸＮＯＲ論理ゲート１０２を中
心にして、両側に７つの２入力ＸＯＲ論理ゲート１０１がそれぞれ分配され、一方の側の
２入力ＸＯＲ論理ゲート１０１は、１ノード１０１−１から７ノード１０１−７に従って
近くから遠くまで配置され、他方の側の２入力ＸＯＲ論理ゲート１０１は、１４ノード１
０１−１４から８ノード１０１−８に従って近くから遠くまで配置され、かつ、７ノード
１０１−７と８ノード１０１−８は隣接ノードとし、１５個のノードのそれぞれの２つの
入力端は、それぞれ左右の隣接ノードの出力端に接続され、ノード１０２ＸＮＯＲ論理ゲ
ート（ＸＮＯＲ）、６ノード１０１−６、９ノード１０１−９ＸＯＲ論理ゲート（ＸＯＲ
）の出力端は、それぞれ３入力ＸＯＲ論理ゲート１０３の入力端に接続され、３入力ＸＯ
Ｒ論理ゲート１０３（ＸＯＲ）の出力端は、エントロピーサンプリングモジュール２００
に接続され、サンプリングおよび量子化を行う。
【００１１】
前記エントロピーソースモジュール１００は１６個のノードから構成され、そのうちの
１５個のノードはエンドツイエンド接続され、他の１つのノードはそのうちの３つのノー
ドに対してＸＯＲ処理を行い、デジタル論理回路における論理ゲートの理想的ではない特
性（劣化効果、非線形時間遅延および短パルス抑制など）およびシステムノイズの影響を
使用し、各論理ゲート間の伝播遅延は異なり、ノードの出力はエントロピーソースとして
カオス的ダイナミクスを示す。
【００１２】
前記サンプリングモジュール２００には２つの信号入力端および１つの信号出力端が設
けられ、そのうちの１つの入力信号は３入力ＸＯＲゲート１０３の出力端に接続され、別
の入力信号はクロックモジュール３００に接続され、したがって、クロックの制御下で、
サンプリングモジュールの出力端は入力信号に対するサンプリングおよび量子化を完了し
た後、出力端で安定したランダムビットストリームを出力する。
【００１３】
本発明は、適用ときに以下のステップを採用する、
（１）デジタル論理回路の非線形特性（劣化効果、非線形時間遅延、短パルス抑制など
）およびシステムノイズの影響を使用すると、各論理ゲートの遅延伝送時間は異なり、16
個のノードが乱数エントロピーソースとして相互作用する。このうち、前記１６個のノー
ドは、１つの２入力ＸＮＯＲゲートからなるノードと、エンドツイエンド接続された１４
個の２入力ＸＯＲゲートからなるノードと、１つの３入力ＸＯＲゲートからなるノードと
、を含み、このうち、エンドツイエンド接続された１５個のノードに、隣接する２つのノ
ードの出力を該ノードの入力とし、前記ＸＮＯＲ論理ゲートは発振機能を有し、このうち
、ノード１０２、１０１−６、および１０１−９という３つのノードの出力端は、３入力
ＸＯＲゲートの入力端として使用され、該３入力ＸＯＲゲートの出力端は、発生された信
号をサンプリングおよび量子化するためにサンプリングモジュールに接続される。
【００１４】
（２）良好なランダム特性を有するビットストリームを得るために、クロック信号を使
用してステップ（１）のエントロピーソース出力に対してサンプリングモジュールによっ
てサンプリングする。
【００１５】
前記乱数発生装置はデジタル論理ゲートで構成され、構造がシンプルで、実現しやすく
、消費電力が低く、乱数のチップ化を実現するための基礎を築く。
【００１６】
さらに、前記クロック信号は外部クロックによって供給され、クロック信号は≦１ＧＨｚ
である。
【００１７】
さらに、前記エントロピーサンプリングモジュールは、Ｄフリップフロップによって実現
され、Ｄフリップフロップに、外部クロック信号に接続されたクロック信号出力端があり
、Ｄフリップフロップの信号出力端はエントロピーソース信号の出力端に接続される。
【００１８】
本発明の提供する２入力ＸＯＲ論理ゲートに基づく低消費電力乱数発生装置の利点およ
び好ましい効果は以下のとおりである。
【００１９】
第一、発生された乱数列は周期性がなく、後処理が不要で、クロック周波数を調整する
ことで、国際乱数業界試験規格（ＮＩＳＴ、ＤｉｅｈａｒｄおよびＴｅｓｔＵ０１統計試
験）に合格することができる良好なランダム特性を有する０〜８００Ｍｂｉｔ／ｓの乱数
を発生することができる。
【００２０】
第二、システムサンプリングモジュールはＤフリップフロップを使用するが、フリップ
フロップの動作中、入力端の信号はクロックの立ち上がりエッジが到来する前とクロック
の立ち上がりエッジが到来するまでの期間に安定状態を保つ必要があり、満たされないと
、フリップフロップは準安定状態になり、システムのランダム性をさらに増加する。
【００２１】
第三、システムは論理デバイスからなる回路を使用し、構造がシンプルで、実現しやす
く、そして異なるプログラム可能な集積回路と互換性があり、広い適用性を有する。
【００２２】
第四、３入力ＸＮＯＲゲートおよびＸＯＲゲートからなるエントロピーソースと比較し
て、本発明に使用される構造は、電力消費が低く、チップ化を実現しやすく、そして良好
なロバスト性および堅牢性を有し、外部干渉に対して敏感ではない。
【図面の簡単な説明】
【００２３】
【図１】図１は本発明におけるモジュール図である。
【図２】図２は本発明における前記装置の回路構造図である。図２において、１００：エントロピーソースモジュール、１０１：２入力ＸＯＲ論理ゲート、１０２：２入力ＸＮＯＲ論理ゲート、１０３：３入力ＸＯＲ論理ゲート、２００：エントロピーサンプリングモジュール、３００：クロックモジュール。
【発明を実施するための形態】
【００２４】
以下は具体的な実施形態を参照して本発明をさらに詳細に説明する。
【００２５】
図１に示すとおり、本発明は、エントロピーソースモジュール１００、エントロピーサン
プリングモジュール２００、クロックモジュール３００を含む。
【００２６】
図２に示すのは本発明の提供する２入力ＸＯＲゲートに基づく低消費電力乱数発生装置の
回路構造図であり、具体的な発生方法のステップは以下のとおりである。
【００２７】
ステップ１、デジタル論理回路におけるＸＯＲゲートの非線形特性（劣化効果、非線形時
間遅延、短パルス抑制など）、システムノイズの影響、および各論理ゲートの異なる遅延
伝送時間を利用し、乱数エントロピーソース１００として、乱数エントロピーソース１０
０は１６個のノードからなり、このうち、ノード１０２は２入力ＸＮＯＲ論理ゲートであ
り、ノード１０１は２入力ＸＯＲ論理ゲートであり、ノード１０３もＸＯＲ論理ゲートで
ある。１０１と１０２はエンドツイエンド接続された２入力論理ゲートであり、１０３は
３入力ＸＯＲ論理ゲートである。
【００２８】
ステップ１に示すように、前記２入力ＸＯＲ論理ゲート１０１と２入力ＸＯＲ論理ゲート
１０２はエンドツイエンド接続され、各ノードの入力端はそれぞれ左右の２つのノードの
出力端に接続され、すなわち、２入力ＸＮＯＲ論理ゲート１０２の２つの入力端はＸＯＲ
論理ゲート１０１−１、１０１−１４の出力端に接続され、ＸＯＲ論理ゲート１０１−１
の２つの入力端はＸＮＯＲ論理ゲート１０２、１０１−２の出力端に接続され、ＸＯＲ論
理ゲート１０１−１４の２つの入力端はＸＮＯＲ論理ゲート１０２、１０１−１３の出力
端に接続され、同様に、ＸＯＲ論理ゲートの２つの入力端はそれぞれ隣接するＸＯＲゲー
トの２つの出力端に接続される。
【００２９】
本発明は、ＸＯＲ論理ゲートの６ノード１０１−６、９ノード１０１−９およびＸＮＯＲ
論理ゲートからなる０ノード１０２の出力端を３入力ＸＯＲ論理ゲート１０３の入力端と
し、その目的は、０と１の比率がより一様な乱数列を生成することである。
【００３０】
エントロピーソース１００は、外部クロックによって駆動されず、論理回路内のデバイス
の非線形特性によって非周期的で予測不可能な信号を発生する。
【００３１】
ステップ２、エントロピーソース信号、すなわち３入力ＸＯＲ論理ゲート１０３の出力端
を、エントロピーサンプリングモジュール２００の入力端に接続され、エントロピーサン
プリングモジュール２００によってサンプリングし、それによって乱数が安定したビット
ストリームを出力する。
【００３２】
エントロピーサンプリングモジュール２００は、Ｄフリップフロップによって実現され、
Ｄフリップフロップのクロック信号入力端は外部クロック信号、すなわちクロックモジュ
ール３００に接続され、同時に信号の入力端は上位原信号の出力端に接続される。
【００３３】
クロックモジュール３００の主な機能は、エントロピーサンプリングモジュール２００に
外部クロック信号を供給することである。
【００３４】
以上のステップを実施することにより、外部クロックの周波数、すなわち乱数の発生速度
を変えることで、国際乱数業界試験規格（ＮＩＳＴ試験、Ｄｉｅｈａｒｄ試験およびＴｅ
ｓｔＵ０１試験）に合格することができる周波数範囲が０〜８００ＭＨｚの乱数を発生す
ることができる。
【００３５】
表１、表２、表３はそれぞれ、本発明について、８００ＭＨｚのクロック周波数で８００
Ｍｂｐｓのランダムデータを発生してＮＩＳＴ、Ｄｉｅｈａｒｄ、およびＴｅｓｔＵ０１
試験を行う試験結果である。ＮＩＳＴ試験のために、１Ｍｂｉｔの容量を持つ１０００セ
ットの８００Ｍｂｐｓ乱数列を収集した。有意水準は０．０１であり、各試験について０
．０１より大きいＰ値および０．９８５６より大きい合格率を必要とする。Ｄｉｅｈａｒ
ｄ試験のために、有意水準０．０１で１Ｇｂｉｔの８００Ｍｂｐｓの乱数列を収集し、各
試験について０．０１を超え０．９９未満のＰ値を必要とする。ＴｅｓｔＵ０１のすべて
の試験に合格した。最終結果は乱数試験標準に合格したことを示し、本方法によって発生
された乱数のランダム性が高いことを証明した。
【００３６】
以上の説明から明らかなように、本発明は技術的に実行可能であり、ＣＰＬＤ、ＦＰＧＡ
などのプログラマブル論理回路上で実施することができ、その回路構造はシンプルで、設
定しやすく、電力消費は低く、コストは低い。これは、通信を暗号化するアプリケーショ
ンシステムにとって特に重要であり、これにより、システムのセキュリティをさらに向上
させる。
【００３７】
以上の前記特定の実施例は、本発明の目的、技術的解決手段および有利な効果と共にさら
に詳細に説明され、そして、上記の説明は、本発明の特定の実施形態に過ぎず、本発明を
限定することを意図するものではなく、本発明の精神および範囲内で行われる任意の修正
、等価の置換、改良などは本発明の範囲内に含まれることが理解されたい。
表１
0006718096.tif 000002
表２
0006718096.tif 000003
表３
0006718096.tif 000004
【要約】
本発明は、２入力ＸＯＲゲートに基づく低消費電力乱数発生装置を開示し、それは、エン
トロピーソースモジュール、サンプリングモジュール、およびクロックモジュールで構成
される。エントロピーソースモジュールは、１つの２入力ＸＮＯＲゲート（ＸＮＯＲ）、
１４個の２入力ＸＯＲゲート（ＸＯＲ）、および１つの３入力ＸＯＲゲート（ＸＯＲ）で
構成される。サンプリングモジュールはＤフリップフロップで構成され、フリップフロッ
プはクロックの制御下で信号をサンプリングおよび量子化し、そして乱数列を発生する。
クロックモジュールはサンプリングモジュールにクロックを供給する。本発明は０〜８０
０Ｍｂｉｔ／ｓの高品質乱数を発生し、ＮＩＳＴ、ＤｉｅｈａｒｄおよびＴｅｓｔＵ０１
のような国際規格のランダム性試験に合格することができ、そして本発明は３入力ＸＯＲ
論理ゲートより速い速度および低い電力消費を有する。【図１】
0006718096.tif 000005
【図２】
0006718096.tif 000006