(57)【特許請求の範囲】
【請求項１】
ファンモータをＰＷＭ（Pulse Width Modulation）駆動するモータ駆動装置であって、
回転数を指示するアナログの制御電圧を受ける回転数制御端子と、
第１プラットフォームにおいて、それ自身と対接地間に、キャパシタおよび放電抵抗が並列に接続される第１オシレータ端子と、
その電圧が安定化される基準電圧ラインと前記第１オシレータ端子の間に直列に設けられる充電抵抗および第１スイッチと、
前記第１オシレータ端子に生ずるオシレータ電圧が上側しきい値に達すると、前記第１スイッチをターンオフし、前記オシレータ電圧が下側しきい値まで低下すると、前記第１スイッチをターンオンする切替回路と、
前記回転数制御端子の電圧をオシレータ電圧と比較し、制御パルスを生成するＰＷＭコンパレータと、
少なくとも前記制御パルスにもとづきファンモータを駆動する出力回路と、
を備えることを特徴とするモータ駆動装置。
【請求項２】
第２オシレータ端子をさらに備え、
前記第１プラットフォームにおいて前記充電抵抗は、前記第２オシレータ端子と前記第１オシレータ端子の間に外付けされ、
前記第１スイッチは、前記第２オシレータ端子と前記基準電圧ラインの間に設けられることを特徴とする請求項１に記載のモータ駆動装置。
【請求項３】
前記切替回路は、
前記基準電圧ラインと接地の間に順に直列に接続される第１抵抗、第２抵抗、第３抵抗と、
前記第３抵抗と並列に設けられた第２スイッチと、
前記第１抵抗と前記第２抵抗の接続点の電圧を、前記オシレータ電圧と比較するコンパレータと、
を含み、前記コンパレータの出力に応じて、前記第１スイッチおよび前記第２スイッチのオン、オフが制御されることを特徴とする請求項１または２に記載のモータ駆動装置。
【請求項４】
イネーブル状態において前記オシレータ端子に所定の充電電流をソースする第１電流源と、
イネーブル状態において前記オシレータ端子から所定の放電電流をシンクする第２電流源と、
をさらに含み、前記第１電流源、前記第２電流源の少なくとも一方は、前記切替回路によってオン、オフが制御可能に構成され、
前記切替回路は、（i）前記第１電流源および前記第２電流源をディセーブル状態として、前記第１スイッチのオン、オフを制御する第１モードと、(ii)前記第１スイッチをオフとし、前記第１電流源および前記第２電流源をイネーブル状態とし、前記第１電流源および前記第２電流源の少なくとも一方のオン、オフを制御する第２モードとが切りかえ可能であることを特徴とする請求項１または２に記載のモータ駆動装置。
【請求項５】
イネーブル状態において前記オシレータ端子に所定の充電電流をソースする第１電流源と、
イネーブル状態において前記オシレータ端子から所定の放電電流をシンクする第２電流源と、
をさらに含み、
前記切替回路は、前記第１電流源および前記第２電流源をディセーブル状態として、前記第１スイッチを制御する第１モードと、前記第１スイッチをオフとして、前記第２電流源のオン、オフを制御する第２モードとが切りかえ可能であることを特徴とする請求項１または２に記載のモータ駆動装置。
【請求項６】
前記切替回路は、
前記基準電圧ラインと接地の間に順に直列に接続される第１抵抗、第２抵抗、第３抵抗と、
前記第３抵抗と並列に設けられた第２スイッチと、
前記第１抵抗と前記第２抵抗の接続点の電圧を、前記オシレータ電圧と比較するコンパレータと、
を含み、（i）前記第１モードにおいて、前記コンパレータの出力に応じて、前記第１スイッチおよび前記第２スイッチのオン、オフが制御され、（ii）前記第２モードにおいて、前記コンパレータの出力に応じて、前記第２電流源および前記第２スイッチのオン、オフが制御されることを特徴とする請求項５に記載のモータ駆動装置。
【請求項７】
前記第２モードは、前記オシレータ端子に前記放電抵抗が接続されない第２プラットフォームにおいて選択されることを特徴とする請求項４から６のいずれかに記載のモータ駆動装置。
【請求項８】
前記第１モードと前記第２モードを指示する選択信号を受けるセレクタ端子をさらに備えることを特徴とする請求項４から７のいずれかに記載のモータ駆動装置。
【請求項９】
ひとつの半導体基板に一体集積化されることを特徴とする請求項１から８のいずれかに記載のモータ駆動装置。
【請求項１０】
前記回転数制御端子には、フィルタを介して、目標回転数に応じたデューティ比を有する入力パルス変調信号が入力されることを特徴とする請求項１から９のいずれかに記載のモータ駆動装置。
【請求項１１】
ファンモータと、
前記ファンモータを駆動する請求項１から１０のいずれかに記載のモータ駆動装置と、
を備えることを特徴とする冷却装置。
【請求項１２】
プロセッサと、
前記プロセッサを冷却する請求項１１に記載の冷却装置と、
を備えることを特徴とする電子機器。
【請求項１３】
ファンモータをＰＷＭ（Pulse Width Modulation）駆動するモータ駆動ＩＣ（Integrated Circuit）であって、
回転数を指示するアナログの制御電圧を受ける回転数制御端子と、
第１プラットフォームにおいて、それ自身と対接地間に、キャパシタおよび放電抵抗が並列に外付けされる第１オシレータ端子と、
前記第１プラットフォームにおいて、それ自身と前記第１オシレータ端子の間に充電抵抗が外付けされる第２オシレータ端子と、
その電圧が安定化される基準電圧ラインと前記第１オシレータ端子の間に設けられる第１スイッチと、
前記第１オシレータ端子に生ずるオシレータ電圧が上側しきい値に達すると、前記第１スイッチをターンオフし、前記オシレータ電圧が下側しきい値まで低下すると、前記第１スイッチをターンオンする切替回路と、
前記回転数制御端子の電圧をオシレータ電圧と比較し、制御パルスを生成するＰＷＭコンパレータと、
少なくとも前記制御パルスにもとづきファンモータを駆動する出力回路と、
を備えることを特徴とするモータ駆動ＩＣ。
【請求項１４】
イネーブル状態において前記オシレータ端子に所定の充電電流をソースする第１電流源と、
イネーブル状態において前記オシレータ端子から所定の放電電流をシンクする第２電流源と、
をさらに備え、
前記切替回路は、（i）前記第１電流源および前記第２電流源をディセーブル状態として、前記第１スイッチのオン、オフを制御する第１モードと、（ii）前記第１スイッチをオフ、前記第１電流源および前記第２電流源をイネーブル状態とし、前記第２電流源のオン、オフを制御する第２モードとが切りかえ可能であることを特徴とする請求項１３に記載のモータ駆動ＩＣ。
【請求項１５】
ファンモータと、
前記ファンモータを駆動する請求項１３または１４に記載のモータ駆動ＩＣと、
を備えることを特徴とする冷却装置。
【請求項１６】
プロセッサと、
前記プロセッサを冷却する請求項１５に記載の冷却装置と、
を備えることを特徴とする電子機器。
【請求項１７】
ファンモータをＰＷＭ（Pulse Width Modulation）駆動するモータ駆動回路であって、
前記ファンモータの回転数を指示する回転数制御信号が入力される回転数制御入力部と、
第１パラメータαを指示する第１情報が入力される第１設定入力部と、
下に凸に湾曲する補正関数ｙ＝ｆ（ｘ）が定義されており、かつ前記第１パラメータαにもとづいて、前記補正関数ｆ（ｘ）の湾曲の程度が変更可能であり、前記回転数制御信号および前記補正関数ｆ（ｘ）に応じた出力デューティ比を有する制御パルスを生成するデジタルパルス幅変調器と、
少なくとも前記制御パルスにもとづき前記ファンモータを駆動する出力回路と、
第２パラメータβを指示する第２情報が入力される第２設定入力部と、
を備え、
前記回転数制御信号の最小値に対応する値をｘ０、前記回転数制御信号の最大値に対応する値をｘ１００とするとき、ｙ＝ａｘなる直線に対応して、ｆ（ｘ０）＝ａｘ０、ｆ（ｘ１００）＝ａｘ１００を満たすように、前記補正関数ｙ＝ｆ（ｘ）が定義され、前記第２パラメータβは、ａを規定することを特徴とするモータ駆動回路。
【請求項１８】
前記第１情報はアナログ電圧として前記第１設定入力部に入力されることを特徴とする請求項１７に記載のモータ駆動回路。
【請求項１９】
前記第１情報はデジタルデータとして前記第１設定入力部に入力され、
前記第１設定入力部は、前記第１情報を保持する第１メモリを含むことを特徴とする請求項１７または１８に記載のモータ駆動回路。
【請求項２０】
前記第１設定入力部は、デジタルデータの前記第１情報を受信するＩ２Ｃ（Inter IC）バスインタフェース回路を含むことを特徴とする請求項１７から１９のいずれかに記載のモータ駆動回路。
【請求項２１】
ファンモータをＰＷＭ（Pulse Width Modulation）駆動するモータ駆動回路であって、
前記ファンモータの回転数を指示する回転数制御信号を受ける回転数制御端子と、
前記回転数制御信号を入力デジタル値ｘに変換する入力回路と、
第１パラメータαを指示する第１情報を受ける第１設定端子と、
前記回転数制御信号の最小値に対応する入力デジタル値をｘ０、前記回転数制御信号の最大値に対応する入力デジタル値をｘ１００とするとき、ｙ＝ａｘなる直線に対応して、ｆ（ｘ０）＝ａｘ０、ｆ（ｘ１００）＝ａｘ１００を満たす下に凸に湾曲する補正関数ｙ＝ｆ（ｘ）が定義されており、かつ前記第１パラメータαにもとづいて、前記補正関数ｆ（ｘ）の湾曲の程度が変更可能であり、前記入力デジタル値ｘに対応するデューティ指令値ｙを演算するデューティ演算部と、
前記デューティ指令値ｙに応じた出力デューティ比を有する制御パルスを生成するデジタルパルス幅変調器と、
少なくとも前記制御パルスにもとづき前記ファンモータを駆動する出力回路と、
を備え、
ａｘとｆ（ｘ）の差が最大となる前記入力デジタル値をｘＣとするとき、前記第１パラメータαは、ａｘＣとｆ（ｘＣ）の差分を規定することを特徴とするモータ駆動回路。
【請求項２２】
前記第１情報はアナログ電圧として前記第１設定端子に入力され、
前記モータ駆動回路は、前記第１設定端子のアナログ電圧をデジタルの前記第１パラメータαに変換する第１Ａ／Ｄコンバータをさらに備えることを特徴とする請求項２１に記載のモータ駆動回路。
【請求項２３】
ファンモータをＰＷＭ（Pulse Width Modulation）駆動するモータ駆動回路であって、
前記ファンモータの回転数を指示する回転数制御信号を受ける回転数制御端子と、
前記回転数制御信号を入力デジタル値ｘに変換する入力回路と、
第１パラメータαを指示する第１情報を受ける第１設定端子と、
前記回転数制御信号の最小値に対応する入力デジタル値をｘ０、前記回転数制御信号の最大値に対応する入力デジタル値をｘ１００とするとき、ｙ＝ａｘなる直線に対応して、ｆ（ｘ０）＝ａｘ０、ｆ（ｘ１００）＝ａｘ１００を満たす下に凸に湾曲する補正関数ｙ＝ｆ（ｘ）が定義されており、かつ前記第１パラメータαにもとづいて、前記補正関数ｆ（ｘ）の湾曲の程度が変更可能であり、前記入力デジタル値ｘに対応するデューティ指令値ｙを演算するデューティ演算部と、
前記デューティ指令値ｙに応じた出力デューティ比を有する制御パルスを生成するデジタルパルス幅変調器と、
少なくとも前記制御パルスにもとづき前記ファンモータを駆動する出力回路と、
第２パラメータβを指示する第２情報を受ける第２設定端子と、
を備え、
前記第２パラメータβは、ａを規定することを特徴とするモータ駆動回路。
【請求項２４】
前記第２情報はアナログ電圧として前記第２設定端子に入力され、
前記モータ駆動回路は、前記第２設定端子のアナログ電圧をデジタルの前記第２パラメータβに変換する第２Ａ／Ｄコンバータをさらに備えることを特徴とする請求項２３に記載のモータ駆動回路。
【請求項２５】
前記第１情報はデジタルデータとして前記第１設定端子に入力され、
前記モータ駆動回路は、
前記第１設定端子に入力されるデジタルデータを受信し、前記第１パラメータαを取得するインタフェース回路と、
前記第１パラメータαを保持する第１メモリと、
をさらに備えることを特徴とする請求項２１から２４のいずれかに記載のモータ駆動回路。
【請求項２６】
前記第２情報はデジタルデータとして前記第２設定端子に入力され、
前記モータ駆動回路は、前記第２設定端子に入力されるデジタルデータを受信し、前記第２パラメータβを取得するインタフェース回路と、
前記第２パラメータβを保持する第２メモリと、
をさらに備えることを特徴とする請求項２４に記載のモータ駆動回路。
【請求項２７】
第３パラメータγを指示する第３情報を受ける第３設定端子をさらに備え、
前記デューティ演算部は、前記デューティ指令値ｙを、前記第３パラメータγを下限としてクランプすることを特徴とする請求項２１から２６のいずれかに記載のモータ駆動回路。
【請求項２８】
前記回転数制御端子には、前記回転数制御信号として入力デューティ比を有する入力パルス変調信号が入力され、
前記入力回路は、前記入力パルス変調信号を受け、前記入力デューティ比に応じた入力デジタル値ｘに変換するデューティ／デジタル変換器を含むことを特徴とする請求項２１から２７のいずれかに記載のモータ駆動回路。
【請求項２９】
基準電圧を生成する基準電圧源と、
前記基準電圧を外部に出力する基準電圧端子と、
をさらに備え、
前記基準電圧端子と接地の間に直列に接続される２個の抵抗の接続点の電圧が、前記第１設定端子に入力されることを特徴とする請求項２３に記載のモータ駆動回路。
【請求項３０】
ひとつの半導体基板に一体集積化されたことを特徴とする請求項１７から２９のいずれかに記載のモータ駆動回路。
【請求項３１】
ファンモータと、
前記ファンモータを駆動する請求項１７から３０のいずれかに記載のモータ駆動回路と、
を備えることを特徴とする冷却装置。
【請求項３２】
プロセッサと、
前記プロセッサを冷却する請求項３１に記載の冷却装置と、
を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、モータ駆動装置に関する。
【背景技術】
【０００２】
近年のパーソナルコンピュータやワークステーションの高速化にともない、ＣＰＵ（Central Processing Unit）やＤＳＰ(Digital Signal Processor)などの演算処理用ＬＳＩ（Large Scale Integrated circuit）の動作速度は上昇の一途をたどっている。このようなＬＳＩは、その動作速度、すなわちクロック周波数が高くなるにつれて発熱量も大きくなる。ＬＳＩからの発熱は、そのＬＳＩ自体を熱暴走に導いたり、あるいは周囲の回路に対して影響を及ぼしたりするという問題がある。したがってＬＳＩをはじめとする発熱体の適切な熱冷却はきわめて重要な技術となっている。
【０００３】
多くの電子機器において、ＬＳＩを冷却するために、冷却ファンによる空冷式の冷却方法が採用される。この方法においては、たとえば、ＬＳＩの表面に対向して冷却ファンを配置し、冷たい空気をＬＳＩ表面に吹き付ける。このような冷却ファンによるＬＳＩの冷却に際して、ＬＳＩ付近の温度をモニタし、その温度に応じてファンの回転を変化させることにより冷却の程度を調整することが行われている。
【０００４】
図１は、本発明者らが検討したファンモータの駆動ＩＣ（Integrated Circuit）を備える冷却装置の回路図である。なお図１のいかなる構成をも公知技術と認定してはならない。
【０００５】
冷却装置２ｒは、ファンモータ６、およびファンモータ６を駆動する駆動装置９ｒを備える。駆動装置９ｒは、駆動ＩＣ２００ｒと、その周辺部品で構成される。駆動装置９ｒの構成部品は、共通のプリント基板上に搭載される。
【０００６】
ファンモータ６は、ブラシレスＤＣモータである。ホールセンサ８は、ファンモータ６の近傍に、ロータの位置を検出するために設けられる。駆動ＩＣ２００ｒの１番ピンおよび１６番ピンの接地端子（ＧＮＤ）は接地される。３番ピンの電源端子（ＶＣＣ）には、逆流防止用のダイオードＤ１を介して電源電圧ＶＤＤが入力される。駆動段２３０の出力は、２番ピン（ＯＵＴ２）、１５番ピン（ＯＵＴ１）を介してファンモータ６と接続される。なお、本明細書においてピンの番号は便宜的なものであり、ピンのレイアウト等とは無関係である。
【０００７】
ホールバイアス回路２０４は、ホールバイアス電圧ＶＨＢを生成し、１０番ピンのホールバイアス端子（ＨＢ）を介してホールセンサ８に供給する。９番ピン、１１番ピンのホール入力端子（Ｈ＋、Ｈ−）には、ホールセンサ８が生成するホール信号Ｈ＋，Ｈ−が入力される。ホールコンパレータ２０２は、ホール信号Ｈ−、Ｈ＋を比較し、ロータの位置を示すパルス信号Ｓ１を生成し、コントロールロジック回路２０８に出力する。コントロールロジック回路２０８は、このパルス信号Ｓ１と同期して、転流制御を行う。
【０００８】
基準電圧源２１４は、所定の電圧レベルに安定化された基準電圧ＶＲＥＦを生成する。基準電圧ＶＲＥＦは、１２番ピンの基準電圧端子（ＲＥＦ）を介して外部に出力される。
【０００９】
６番ピンのオシレータ端子（ＯＳＣ）には、キャパシタＣ１が外付けされる。オシレータ２２０は、キャパシタＣ１を充放電することにより、三角波のオシレータ電圧ＶＯＳＣを生成する。
【００１０】
４番ピンの最低回転数設定端子（ＭＩＮ）には、ファンモータ６の最低回転数を指示する電圧ＶＭＩＮが入力される。ＭＩＮ端子の電圧ＶＭＩＮは、基準電圧ＶＲＥＦを抵抗Ｒ１１，Ｒ１２によって分圧することにより生成される。
【００１１】
ＰＷＭコンパレータ２１６は、ＭＩＮ端子の電圧ＶＭＩＮを、オシレータ電圧ＶＯＳＣと比較する。ＰＷＭコンパレータ２１６の出力Ｓ２は、ＭＩＮ端子の電圧ＶＭＩＮに応じたデューティ比を有する。
【００１２】
ＰＷＭコンパレータ２１８は、５番ピンの回転数制御端子（ＴＨ）の電圧ＶＴＨをオシレータ電圧ＶＯＳＣと比較する。ＰＷＭコンパレータ２１８の出力Ｓ３は、ＴＨ端子の電圧ＶＴＨに応じたデューティ比を有する。
【００１３】
ＰＷＭ入力には、ファンモータ６の目標回転数に応じたデューティ比（入力デューティ比）を有する入力ＰＷＭ信号が与えられる。入力ＰＷＭ信号は、インバータ１０で反転された後に、ＲＣフィルタ１２で平滑化されて、ＴＨ端子に入力される。
【００１４】
コントロールロジック回路２０８は、ＰＷＭコンパレータ２１６および２１８の出力パルスＳ２，Ｓ３を論理合成し、パルス信号Ｓ４を生成する。パルス信号Ｓ４のデューティ比は、ＰＷＭコンパレータ２１６と２１８の出力パルスＳ２，Ｓ３のデューティ比のうち、大きい方となる。
【００１５】
駆動段２３０は、ホールアンプ２３２、２３４を含む。ホールアンプ２３２は、ホール信号Ｈ＋，Ｈ−の差分を第１極性で増幅し、ＯＵＴ２端子から出力する。ホールアンプ２３４は、ホール信号Ｈ＋，Ｈ−の差分を第２極性で増幅し、ＯＵＴ１５端子から出力する。ホールアンプ２３２、２３４それぞれは、プッシュプル形式の出力段を有している。ホールアンプ２３２、２３４それぞれの出力段は、コントロールロジック回路２０８からのパルス信号Ｓ４に応じてスイッチングする。ＯＵＴ１端子、ＯＵＴ２端子の出力電圧は、ホールコンパレータ２０２の出力Ｓ１に応じて交互にアクティブとなる（転流制御）。また、アクティブである一方の出力電圧は、ホール信号を増幅して得られる包絡線を有し、またＰＷＭコンパレータ２１８（もしくは２１６）の出力パルスＳ３（もしくはＳ２）に応じたデューティ比で、オン状態とハイインピーダンス状態がスイッチングされる。
【００１６】
ロック保護回路２４０は、ファンモータ６のロック状態を検出する。ＴＳＤ回路２４２は、過熱状態を検出する。信号出力回路２４４は、異常を示すアラート信号を生成し、８番ピンのアラート端子（ＡＬ）から出力する。また信号出力回路２４４は、ファンモータ６の回転数に応じた周期を有するＦＧ（Frequency Generator）信号を生成し、７番ピンのＦＧ端子から出力する。
【００１７】
図２は、図１の駆動ＩＣ２００ｒの動作波形図である。本明細書における波形図やタイムチャートの縦軸および横軸は、理解を容易とするために適宜拡大、縮小したものであり、また示される各波形も、理解の容易のために簡略化され、あるいは誇張もしくは強調されている。図２は、ホール信号Ｈ＋，Ｈ−の周期に対して十分に短い時間スケールを拡大して示すため、ホール信号Ｈ＋，Ｈ−は実質的に一定の電圧レベルを示している。出力ＯＵＴ１は、ＶＭＩＮとＶＴＨのうち低い方と、オシレータ電圧ＶＯＳＣの比較結果に応じたデューティ比を有する。これにより、入力ＰＷＭ信号のデューティ比が大きくなるほど、ファンモータ６のトルク（回転数）は増大する。また最小トルクすなわち最低回転数が、ＭＩＮ端子の電圧ＶＭＩＮに応じて設定可能である。
【先行技術文献】
【特許文献】
【００１８】
【特許文献１】特開２００５−２２４１００号公報
【特許文献２】特開２００４−１６６４２９号公報
【特許文献３】特開２００９−２９６８３９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１９】
本発明者らは、図１の駆動ＩＣ２００ｒについて検討した結果、以下の課題を認識するに至った。
【００２０】
課題１．  図３（ａ）〜（ｃ）は、図１の駆動装置９ｒにおける、入力デューティ比、ＴＨ端子の電圧ＶＴＨ、出力ＯＵＴ１（ＯＵＴ２）の出力デューティ比、および回転数の関係を示す図である。図３（ａ）に示すように、ＴＨ端子の電圧ＶＴＨは、入力ＰＷＭ信号の入力デューティ比に対して線形に変化し、したがって図３（ｂ）に示すように、出力ＯＵＴ１，ＯＵＴ２のデューティ比（出力デューティ比）も、入力デューティ比に対して線形に変化する。
【００２１】
図３（ｃ）には、入力デューティ比とファンモータ６の回転数の関係が示される。図３（ｃ）には、無負荷、無損失を想定した場合の理想特性（i）が示される。現実的な実特性（i）は、モータコイルの発熱、軸受けの摩擦損失、ロータの回転にともなう風損、モータの各種部品の発熱の影響で、理想特性（i）に比べて低くなり、回転数が高くなるほど、その影響を顕著となる。回転数を上げるに従って、入力デューティ比に対する回転数が圧縮されること自体は不可避である。
【００２２】
課題２．
特許文献３（特開２００９−２９６８３９号公報）には、関連技術が開示される。この文献には、ＰＷＭ信号を読み取り、補償演算を行い補償信号を求め、補償信号から補償値を加減算し、得られた補償後のＰＷＭ信号に基づき、ファンの回転数を制御する。
【００２３】
ところで駆動ＩＣは、さまざまなファンモータと組み合わせて使用される。図３（ｃ）に示すファンモータの回転特性は、ファンモータ６の種類、羽の形状や大きさ、ファンモータ６や駆動ＩＣ２００ｒの放熱性に応じて変化する。したがって駆動ＩＣ２００ｒごとに、それが使用される状況に対して最適な補正特性を設定できれば便宜である。
【００２４】
本発明のある態様は課題１に鑑みてなされたものであり、その例示的な目的のひとつは、制御入力に対する回転数の線形性が改善されたモータ駆動装置の提供にある。また本発明の別の態様は、課題２に鑑みてなされたものであり、その例示的な目的のひとつは、使用される状況に対して最適な補正特性を設定して、回転数制御信号に対する回転数の線形性を改善することができるモータ駆動装置の提供にある。
【課題を解決するための手段】
【００２５】
１．  本発明のある態様は、ファンモータをＰＷＭ（Pulse Width Modulation）駆動するモータ駆動装置に関する。モータ駆動装置は、回転数を指示するアナログの制御電圧を受ける回転数制御端子と、第１プラットフォームにおいて、それ自身と対接地間に、キャパシタおよび放電抵抗が並列に接続される第１オシレータ端子と、その電圧が安定化される基準電圧ラインと第１オシレータ端子の間に直列に設けられる充電抵抗および第１スイッチと、第１オシレータ端子に生ずるオシレータ電圧が上側しきい値に達すると、第１スイッチをターンオフし、オシレータ電圧が下側しきい値まで低下すると、第１スイッチをターンオンする切替回路と、回転数制御端子の電圧をオシレータ電圧と比較し、制御パルスを生成するＰＷＭコンパレータと、少なくとも制御パルスにもとづきファンモータを駆動する出力回路と、を備える。
【００２６】
オシレータ電圧のスロープは直線ではなくＣＲ時定数にしたがって変化する。これにより、回転数制御端子の電圧と出力デューティ比の線形を改善することができる。加えて、充電、放電の傾き、ひいてはオシレータ電圧の周波数を充電電流と放電抵抗によって規定することができる。
【００２７】
ある態様においてモータ駆動装置は、第２オシレータ端子をさらに備えてもよい。第１プラットフォームにおいて充電抵抗は、第２オシレータ端子と第１オシレータ端子の間に外付けされ、第１スイッチは、第２オシレータ端子と基準電圧源の出力の間に設けられてもよい。
【００２８】
ある態様において切替回路は、基準電圧源の出力と接地の間に順に直列に接続される第１抵抗、第２抵抗、第３抵抗と、第３抵抗と並列に設けられた第２スイッチと、第１抵抗と第２抵抗の接続点の電圧を、オシレータ電圧と比較するコンパレータと、を含み、コンパレータの出力に応じて、第１スイッチおよび第２スイッチのオン、オフが制御されてもよい。
【００２９】
ある態様においてモータ駆動装置は、イネーブル状態においてオシレータ端子に所定の充電電流をソースする第１電流源と、イネーブル状態においてオシレータ端子から所定の放電電流をシンクする第２電流源と、をさらに含み、第１電流源、第２電流源の少なくとも一方は、切替回路によってオン、オフが制御可能に構成されてもよい。切替回路は、第１電流源および第２電流源をディセーブル状態として第１スイッチのオン、オフを制御する第１モードと、第１スイッチをオフ、第１電流源および第２電流源をイネーブル状態として、第１電流源および第２電流源の少なくとも一方のオン、オフを制御する第２モードとが切りかえ可能であってもよい。
第１電流源、第２電流源をイネーブル状態とする第２モードでは、オシレータ電圧のスロープの傾きを直線とすることができ、従来のプラットフォームで使用することができる。
【００３０】
ある態様においてモータ駆動装置は、イネーブル状態においてオシレータ端子に所定の充電電流をソースする第１電流源と、イネーブル状態において、オン、オフが制御可能であり、オン期間にオシレータ端子から所定の放電電流をシンクする第２電流源と、をさらに含んでもよい。切替回路は、第１電流源および第２電流源をディセーブル状態として第１スイッチのオン、オフを制御する第１モードと、第１スイッチをオフとして第２電流源のオン、オフを制御する第２モードとが切りかえ可能であってもよい。
【００３１】
ある態様において切替回路は、基準電圧源の出力と接地の間に順に直列に接続される第１抵抗、第２抵抗、第３抵抗と、第３抵抗と並列に設けられた第２スイッチと、第１抵抗と第２抵抗の接続点の電圧を、オシレータ電圧と比較するコンパレータと、を含み、（i）第１モードにおいて、コンパレータの出力に応じて、第１スイッチおよび第２スイッチのオン、オフが制御され、（ii）第２モードにおいて、コンパレータの出力に応じて、第２電流源および第２スイッチのオン、オフが制御されてもよい。
【００３２】
ある態様においてモータ駆動装置は、第１モードと第２モードを指示する選択信号を受けるセレクタ端子をさらに備えてもよい。
【００３３】
ある態様においてモータ駆動装置は、ひとつの半導体基板に一体集積化されてもよい。
「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。
回路を１つのＩＣとして集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。
【００３４】
回転数制御端子には、フィルタを介して入力パルス変調信号が入力されてもよい。
【００３５】
本発明の別の態様は冷却装置に関する。冷却装置は、ファンモータと、ファンモータを駆動する上述のいずれかのモータ駆動装置と、を備える。
【００３６】
本発明の別の態様は、ファンモータをＰＷＭ（Pulse Width Modulation）駆動するモータ駆動ＩＣ（Integrated Circuit）に関する。モータ駆動ＩＣは、回転数を指示するアナログの制御電圧を受ける回転数制御端子と、第１プラットフォームにおいて、それ自身と対接地間に、キャパシタおよび放電抵抗が並列に接続される第１オシレータ端子と、第１プラットフォームにおいて、それ自身と第１オシレータ端子の間に充電抵抗が外付けされる第２オシレータ端子と、その電圧が安定化される基準電圧ラインと第１オシレータ端子の間に設けられる第１スイッチと、第１オシレータ端子に生ずるオシレータ電圧が上側しきい値に達すると、第１スイッチをターンオフし、オシレータ電圧が下側しきい値まで低下すると、第１スイッチをターンオンする切替回路と、回転数制御端子の電圧をオシレータ電圧と比較し、制御パルスを生成するＰＷＭコンパレータと、少なくとも制御パルスにもとづきファンモータを駆動する出力回路と、を備える。
【００３７】
ある態様のモータ駆動ＩＣは、イネーブル状態においてオシレータ端子に所定の充電電流をソースする第１電流源と、イネーブル状態においてオシレータ端子から所定の放電電流をシンクする第２電流源と、をさらに備えてもよい。切替回路は、（i）第１電流源および第２電流源をディセーブル状態として第１スイッチのオン、オフを制御する第１モードと、（ii）第１スイッチをオフ、第１電流源、第２電流源をイネーブル状態として、第２電流源のオン、オフを制御する第２モードとが切りかえ可能であってもよい。
【００３８】
２．  本発明の別の態様は、ファンモータをＰＷＭ（Pulse Width Modulation）駆動するモータ駆動回路に関する。モータ駆動回路は、ファンモータの回転数を指示する回転数制御信号が入力される回転数制御入力部と、第１パラメータαを指示する第１情報が入力される第１設定入力部と、下に凸に湾曲する補正関数ｙ＝ｆ（ｘ）が定義されており、かつ第１パラメータαにもとづいて、補正関数ｆ（ｘ）の湾曲の程度が変更可能であり、回転数制御信号および補正関数ｆ（ｘ）に応じた出力デューティ比を有する制御パルスを生成するデジタルパルス幅変調器と、少なくとも制御パルスにもとづきファンモータを駆動する出力回路と、を備える。
この態様によると、使用される状況に応じて第１パラメータαを与えることにより最適な補正特性を設定することができ、回転数制御信号に対する回転数の線形性を改善できる。
【００３９】
回転数制御信号の最小値に対応する値をｘ０、回転数制御信号の最大値に対応する値をｘ１００とするとき、ｙ＝ａｘなる直線に対応して、ｆ（ｘ０）＝ａｘ０、ｆ（ｘ１００）＝ａｘ１００を満たすように、補正関数ｙ＝ｆ（ｘ）が定義されてもよい。
【００４０】
第１情報はアナログ電圧として第１設定入力部に入力されてもよい。
【００４１】
第１情報はデジタルデータとして第１設定入力部に入力されてもよい。第１設定入力部は、第１情報を保持する第１メモリを含んでもよい。
【００４２】
第１設定入力部は、デジタルデータの第１情報を受信するＩ２Ｃ（Inter IC）バスインタフェース回路を含んでもよい。
【００４３】
ある態様においてモータ駆動回路は、第２パラメータβを指示する第２情報が入力される第２設定入力部をさらに備えてもよい。第２パラメータβは、ａを規定してもよい。
【００４４】
本発明の別の態様もモータ駆動回路に関する。モータ駆動回路は、ファンモータの回転数を指示する回転数制御信号を受ける回転数制御端子と、回転数制御信号を入力デジタル値ｘに変換する入力回路と、第１パラメータαを指示する第１情報を受ける第１設定端子と、回転数制御信号の最小値に対応する入力デジタル値をｘ０、回転数制御信号の最大値に対応する入力デジタル値をｘ１００とするとき、ｙ＝ａｘなる直線に対応して、ｆ（ｘ０）＝ａｘ０、ｆ（ｘ１００）＝ａｘ１００を満たす下に凸に湾曲する補正関数ｙ＝ｆ（ｘ）が定義されており、かつ第１パラメータαにもとづいて、補正関数ｆ（ｘ）の湾曲の程度が変更可能であり、入力デジタル値ｘに対応するデューティ指令値ｙを演算するデューティ演算部と、デューティ指令値ｙに応じた出力デューティ比を有する制御パルスを生成するデジタルパルス幅変調器と、少なくとも制御パルスにもとづき前記ファンモータを駆動する出力回路と、を備える。
【００４５】
この態様によると、使用される状況に応じて第１パラメータαを与えることにより最適な補正特性を設定することができ、回転数制御信号に対する回転数の線形性を改善できる。
【００４６】
ある態様において、ａｘとｆ（ｘ）の差が最大となる入力デジタル値をｘＣとするとき、第１パラメータαは、ａｘＣとｆ（ｘＣ）の差分を規定してもよい。
【００４７】
ある態様において、ｘＣは、入力デューティ比が３３〜６６％である範囲に対応する値に定められてもよい。ｘＣは、入力デューティ比５０％に対応する値に定められてもよい。
【００４８】
ある態様において、第１情報はアナログ電圧として第１設定端子に入力され、モータ駆動回路は、第１設定端子のアナログ電圧をデジタルの第１パラメータαに変換する第１Ａ／Ｄコンバータをさらに備えてもよい。
【００４９】
ある態様において、第２パラメータβを指示する第２情報を受ける第２設定端子をさらに備えてもよい。第２パラメータβは、ａを規定してもよい。
【００５０】
ある態様において、第２情報はアナログ電圧として第２設定端子に入力され、モータ駆動回路は、第２設定端子のアナログ電圧をデジタルの第２パラメータβに変換する第２Ａ／Ｄコンバータをさらに備えてもよい。
【００５１】
ある態様において、第１情報はデジタルデータとして第１設定端子に入力され、モータ駆動回路は、第１設定端子に入力されるデジタルデータを受信し、第１パラメータαを取得するインタフェース回路と、第１パラメータαを保持する第１メモリと、をさらに備えてもよい。
【００５２】
ある態様において、第２情報はデジタルデータとして第２設定端子に入力され、モータ駆動回路は、第２設定端子に入力されるデジタルデータを受信し、第２パラメータβを取得するインタフェース回路と、第２パラメータβを保持する第２メモリと、をさらに備えてもよい。
【００５３】
ある態様において、第３パラメータγを指示する第３情報を受ける第３設定端子をさらに備えてもよい。デューティ演算部は、デューティ指令値ｙを、第３パラメータγを下限としてクランプしてもよい。
【００５４】
ある態様において、回転数制御端子には、回転数制御信号として入力デューティ比を有する入力パルス変調信号が入力されてもよい。入力回路は、入力パルス変調信号を受け、入力デューティ比に応じた入力デジタル値ｘに変換するデューティ／デジタル変換器を含んでもよい。
【００５５】
モータ駆動回路は、ひとつの半導体基板に一体集積化されてもよい。
「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。回路を１つのＩＣとして集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。
【００５６】
本発明の別の態様は冷却装置に関する。冷却装置は、ファンモータと、ファンモータを駆動する上述のモータ駆動ＩＣと、を備える。
【００５７】
本発明の別の態様は電子機器に関する。電子機器は、プロセッサと、プロセッサを冷却する上述の冷却装置と、を備えてもよい。
【００５８】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００５９】
本発明のある態様によれば、制御入力に対する回転数の線形性を改善できる。
【図面の簡単な説明】
【００６０】
【図１】本発明者らが検討したファンモータの駆動ＩＣ（Integrated Circuit）を備える冷却装置の回路図である。
【図２】図１の駆動ＩＣの動作波形図である。
【図３】図３（ａ）〜（ｃ）は、図１の駆動装置における、入力デューティ比、ＴＨ端子の電圧、出力ＯＵＴ１（ＯＵＴ２）の出力デューティ比、および回転数の関係を示す図である。
【図４】第１の実施の形態に係る駆動ＩＣを備える冷却装置の構成を示す回路図である。
【図５】切替回路の構成例を示す回路図である。
【図６】図４の駆動装置の動作波形図である。
【図７】図７（ａ）は、図１のオシレータ電圧ＶＯＳＣ’と図４のオシレータ電圧ＶＯＳＣを示す波形図であり、図７（ｂ）は、ＴＨ端子の電圧と制御パルスのデューティ比の関係を示す図である。
【図８】充電抵抗、放電抵抗の組み合わせを変えたときの制御特性を示す図である。
【図９】第２の実施の形態に係る駆動ＩＣの回路図である。
【図１０】冷却装置を備えるＰＣの斜視図である。
【図１１】図１１（ａ）〜（ｃ）は、第１変形例に係る駆動ＩＣの回路図である。
【図１２】第３の実施の形態に係る駆動ＩＣを備える冷却装置の構成を示す回路図である。
【図１３】図１２の駆動ＩＣの構成を示すブロック図である。
【図１４】補正関数ｆ（ｘ）を示す図である。
【図１５】図１５（ａ）、（ｂ）は、デューティ演算部の入出力特性の、パラメータ依存性を説明する図である。
【図１６】図１６（ａ）は、駆動ＩＣの入力デューティ比ＤＩＮと出力デューティ比ＤＯＵＴの関係を示す図であり、図１６（ｂ）は、入力デューティ比ＤＩＮとファンモータの回転数の関係を示す図である。
【図１７】図１７（ａ）は、第１変形例に係る駆動ＩＣのブロック図であり、図１７（ｂ）は、第２変形例に係る駆動ＩＣのブロック図である。
【発明を実施するための形態】
【００６１】
（第１の実施の形態）
図４は、第１の実施の形態に係る駆動ＩＣ２００ａを備える冷却装置２ａの構成を示す回路図である。冷却装置２ａは、たとえばデスクトップ型、あるいはラップトップ型のコンピュータ、ワークステーション、ゲーム機器、オーディオ機器、映像機器などに搭載され、ＣＰＵ（Central Processing Unit）、ＧＰＵ（Graphics Processing Unit）、電源装置などの冷却対象（不図示）を冷却する。冷却装置２ａは、冷却対象に対向して設けられたファンモータ６と、ファンモータ６を駆動する駆動装置９ａを備える。
【００６２】
駆動装置９ａは、実施の形態に係る駆動ＩＣ２００ａと、その周辺部品で構成される。以下、駆動装置９ａの構成について、図１の駆動装置９との相違点を中心に説明する。駆動ＩＣ２００ａは、ひとつの半導体基板に集積化された機能ＩＣである。
【００６３】
回転数制御端子（ＴＨ）端子には、ファンモータ６の回転数を指示するアナログの制御電圧ＶＴＨが入力される。このプラットフォームにおいてＴＨ端子には、入力デューティ比を有する入力パルス変調信号ＰＷＭが、インバータ１０およびＲＣフィルタ１２を介して入力される。別のプラットフォームにおいて、ＴＨ端子にはサーミスタなどにより生成されるアナログ電圧が入力されてもよい。
【００６４】
６番ピンの第１オシレータ端子（ＯＳＣ）には、それ自身ＯＳＣと対接地間に、キャパシタＣ２１および放電抵抗Ｒ２２が並列に外付けされる。１３番ピンの第２オシレータ端子（ＯＳＣＨ）とＯＳＣ端子の間には、充電抵抗Ｒ２１が外付けされる。
【００６５】
駆動ＩＣ２００ａは、図１のオシレータ２２０に代えて、切替回路２５０、第１スイッチ２５２を備える。図１を参照して説明したように、基準電圧源２１４は、基準電圧ＶＲＥＦを生成する。基準電圧ライン２５４は、基準電圧源２１４の出力と接続されており、その電圧が安定化されている。基準電圧ライン２５４を介して、駆動ＩＣ２００ａの内部の各ブロックに基準電圧ＶＲＥＦが供給される。
【００６６】
第１スイッチ２５２は、基準電圧ライン２５４とＯＳＣＨ端子の間に設けられる。つまり、第１スイッチ２５２および充電抵抗Ｒ２１は、基準電圧ライン２５４とＯＳＣ端子の間に直列に設けられる。
【００６７】
切替回路２５０は、ＯＳＣ端子に生ずるオシレータ電圧ＶＯＳＣが所定の上側しきい値ＶＨ（たとえば３．５Ｖ）に達すると、第１スイッチ２５２をターンオフし、オシレータ電圧ＶＯＳＣが下側しきい値ＶＬ（たとえば１．５Ｖ）まで低下すると、第１スイッチ２５２をターンオンする。
【００６８】
ＰＷＭコンパレータ２１８は、ＴＨ端子の電圧ＶＴＨをオシレータ電圧ＶＯＳＣと比較し、制御パルスＳ３を生成する。
【００６９】
コントロールロジック回路２０８および駆動段２３０は、少なくとも制御パルスＳ８にもとづきファンモータ６を駆動する出力回路２６０を構成する。コントロールロジック回路２０８、駆動段２３０については、図１を参照して説明した通りである。
【００７０】
本発明は、図４のブロック図や回路図として把握され、あるいは上述の説明から導かれるさまざまな装置、回路に及ぶものであり、特定の構成に限定されるものではない。以下、本発明の範囲を狭めるためではなく、発明の本質や回路動作の理解を助け、またそれらを明確化するために、より具体的な構成例を説明する。
【００７１】
図５は、切替回路２５０の構成例を示す回路図である。第１抵抗Ｒ３１、第２抵抗Ｒ３２、第３抵抗Ｒ３３は、基準電圧ライン２５４と接地の間に順に直列に接続される。第２スイッチ２５６はＮチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であり、第３抵抗Ｒ３３と並列に設けられる。第２スイッチ２５６はＮＰＮ型バイポーラトランジスタであってもよい。
【００７２】
コンパレータ２５８は、第１抵抗Ｒ３１と第２抵抗Ｒ３２の接続点Ｎ１の電圧ＶＮ１を、オシレータ電圧ＶＯＳＣと比較する。第１スイッチ２５２および第２スイッチ２５６は、コンパレータ２５８の出力Ｓ５に応じて相補的にオン、オフが制御される。
【００７３】
具体的にはコンパレータ２５８の出力Ｓ５は、ＶＮ１＞ＶＯＳＣのときハイレベル、ＶＮ１＜ＶＯＳＣのときローレベルである。出力Ｓ５がハイレベルのとき第１スイッチ２５２はオフ、第２スイッチ２５６はオンであり、放電状態となる。
【００７４】
放電状態においてキャパシタＣ２１は放電抵抗Ｒ２２を介して放電され、したがってオシレータ電圧ＶＯＳＣの下りスロープの区間となる。放電状態において第２スイッチ２５６はオンであるから第３抵抗Ｒ３３は短絡され、ＶＮ１＝ＶＲＥＦ×Ｒ３２／（Ｒ３１＋Ｒ３２）となり、これは下側しきい値ＶＬに相当する。
【００７５】
出力Ｓ５がローレベルのとき第１スイッチ２５２はオン、第２スイッチ２５６はオフであり、充電状態となる。充電状態においてキャパシタＣ２１は充電抵抗Ｒ２１を介して充電され、したがってオシレータ電圧ＶＯＳＣの上りスロープの区間となる。充電状態において第２スイッチ２５６はオフであるから、ＶＮ１＝ＶＲＥＦ×（Ｒ３２＋Ｒ３３）／（Ｒ３１＋Ｒ３２＋Ｒ３３）となり、これは上側しきい値ＶＨに相当する。
【００７６】
なお切替回路２５０は、ヒステリシスコンパレータと把握される。したがって切替回路２５０は、図５の構成以外に、公知のヒステリシスコンパレータを用いて構成してもよい。あるいはＶＨ，ＶＬそれぞれに対して独立したコンパレータを用意してもよい。
【００７７】
以上が駆動ＩＣ２００ａの構成である。続いてその動作を説明する。
【００７８】
図６は、図４の駆動装置９ａの動作波形図である。ＯＳＣ端子のオシレータ電圧ＶＯＳＣは、第１スイッチ２５２がオンである充電期間において、充電抵抗Ｒ２１を介して充電され、大きな傾きで増大する。オシレータ電圧ＶＯＳＣが上側しきい値ＶＨに達すると、第１スイッチ２５２がターンオフし、キャパシタＣ２１は放電抵抗Ｒ２２を介して緩やかに充電される。そしてオシレータ電圧ＶＯＳＣが下側しきい値ＶＬまで低下すると、第１スイッチ２５２がターンオンする。この動作を繰り返すことにより、オシレータ電圧ＶＯＳＣは、図６に示すように、非線形な上りスロープ、下りスロープを有するのこぎり波形となる。
【００７９】
非線形なのこぎり波形と、電圧ＶＴＨを比較すると、その結果得られる制御パルスＳ３のデューティ比は、電圧ＶＴＨの電圧レベルに対して、非線形で変化する。図７（ａ）は、図１のオシレータ電圧ＶＯＳＣ’と図４のオシレータ電圧ＶＯＳＣを示す波形図である。ここでは、比較を容易とするため便宜的に、図１のオシレータ電圧ＶＯＳＣ’の上りスロープと、図４のオシレータ電圧ＶＯＳＣの上りスロープの傾きを合わせている。図７（ｂ）は、ＴＨ端子の電圧ＶＴＨと制御パルスＳ３のデューティ比の関係を示す図である。（i）は、図４の駆動ＩＣ２００ａの、（ii）は、図１の駆動ＩＣ２００ｒの特性を示す。図７（ｂ）から明らかなように、図４の駆動ＩＣ２００ａにおいては、制御パルスＳ３が、電圧ＶＴＨに対して非線形に弓なりに変化する。この弓なりの特性（補正特性と称する）によって、入力デューティ比と回転数の関係を補正することができ、図３（ｃ）の目標特性（iii）に近づけることができる。
【００８０】
図８は、充電抵抗Ｒ２１、放電抵抗Ｒ２２の組み合わせを変えたときの制御特性を示す図である。ここではＣ２１＝１００ｐＦとした。
（i）  Ｒ２１＝１０ｋΩ、Ｒ２２＝１００ｋΩ
（ii）  Ｒ２１＝１０ｋΩ、Ｒ２２＝１０ｋΩ
（iii）  Ｒ２１＝１０ｋΩ、Ｒ２２＝１００ｋΩ／／４７０ｋΩ
１００ｋΩ／／４７０ｋΩは、１００ｋΩと４７０ｋΩの並列接続である。この例では、（i）の組み合わせが最も目標特性に近づいている。
【００８１】
図３（ｃ）に示す実特性は、ファンモータ６の種類、羽の形状や大きさ、ファンモータ６や駆動ＩＣ２００の放熱性に応じて変化する。実施の形態に係る駆動ＩＣ２００ａによれば、図８に示すように、充電抵抗Ｒ２１、放電抵抗Ｒ２２の組み合わせに応じて、制御特性のカーブを変化させることができるため、実特性に応じて、最適な組み合わせを選択することで、目標特性に近づけることができる。
【００８２】
このように、実施の形態に係る駆動ＩＣ２００ａによれば、制御入力ＶＴＨ（つまりＰＷＭ入力信号のデューティ比）に対する回転数の線形性を改善することができる。
【００８３】
（第２の実施の形態）
図９は、第２の実施の形態に係る駆動ＩＣ２００ｂの回路図である。駆動ＩＣ２００ｂは、図４の駆動ＩＣ２００ａに加えて、第１電流源ＣＳ１、第２電流源ＣＳ２、論理ゲート２５９をさらに備える。
【００８４】
第１電流源ＣＳ１、第２電流源ＣＳ２は、イネーブル、ディセーブルが切りかえ可能に構成される。第１電流源ＣＳ１は、イネーブル状態において、ＯＳＣ端子に所定量の充電電流ＩＣ１をソースする。第２電流源ＣＳ２はイネーブル状態において、ＯＳＣ端子から所定量の放電電流ＩＣ２をシンクする。
【００８５】
またイネーブル、ディセーブルの切りかえとは別に、第１電流源ＣＳ１、第２電流源ＣＳ２の少なくとも一方は、切替回路２５０によってオン、オフが制御可能に構成される。図９では、第２電流源ＣＳ２のみが、コンパレータ２５８の出力Ｓ５に応じて、オン、オフが制御可能となっている。
【００８６】
駆動ＩＣ２００ｂは、オシレータのモードを設定するためのセレクタ端子（ＳＥＬＯ）を有する。ＳＥＬＯ端子は、ハイレベルまたはローレベルの電圧が入力される。第１電流源ＣＳ１、第２電流源ＣＳ２は、ＳＥＬＯ端子の電圧が第１レベル（たとえばハイレベル）であるときにイネーブル、ＳＥＬＯ端子の電圧が第２レベル（たとえばローレベル）であるときにディセーブルとなる。ＳＥＬＯ端子を設けるかわりに、Ｉ２Ｃバスなどのインタフェースを経由して、モードを設定するための信号を入力するようにしてもよい。あるいは駆動ＩＣ２００ｂに不揮発性メモリを内蔵し、不揮発性メモリのデータに応じて、モードを選択してもよい。
【００８７】
論理ゲート２５９は、第１スイッチ２５２をオフするために設けられる。論理ゲート２５９は、ＳＥＬＯ端子が第１レベル（ハイレベル）のときに、第１スイッチ２５２をオフに固定する。また論理ゲート２５９は、ＳＥＬＯ端子が第２レベル（ローレベル）のときに、コンパレータ２５８の出力Ｓ５を通過させ、第１スイッチ２５２のオン、オフを切り替える。なおここでは理解の容易化のため、論理ゲート２５９をＯＲゲートのシンボルで示すが、実際の構成はＯＲゲートには限定されず、同じ機能を有する別の構成としてもよい。
【００８８】
以上が駆動ＩＣ２００ｂの構成である。
駆動ＩＣ２００ｂは、使用されるプラットフォームに応じて、第１モード、第２モードを切りかえて使用可能である。第１モードは、ＳＥＬＯ端子にローレベルを入力することで選択される。第１モードでは、第１電流源ＣＳ１、第２電流源ＣＳ２はディセーブルであり、第１の実施の形態と同様に動作する。
【００８９】
第２モードは、ＳＥＬＯ端子にハイレベルを入力することで選択される。第２モードでは、第１スイッチ２５２はオフに固定され、第１電流源ＣＳ１、第２電流源ＣＳ２がイネーブルとなる。第２モードを選択するプラットフォームでは、充電抵抗Ｒ２１、放電抵抗Ｒ２２は不要である。そしてコンパレータ２５８の出力Ｓ５に応じて、第２電流源ＣＳ２がオンすると、キャパシタＣ２１がＩＣ２−ＩＣ１で放電され、第２電流源ＣＳ２がオフすると、キャパシタＣ２１がＩＣ１で充電される。第２モードでは、オシレータ電圧ＶＯＳＣは三角波となる。したがって図１の駆動ＩＣ２００ｒと同じ動作を行うことができる。第２モードでは充電抵抗Ｒ２１、放電抵抗Ｒ２２が不要であるため、回路部品を減らすことができる。
【００９０】
（用途）
最後に、冷却装置２の用途を説明する。図１０は、冷却装置２を備えるＰＣの斜視図である。ＰＣ５００は、筐体５０２、ＣＰＵ５０４、マザーボード５０６、ヒートシンク５０８、および複数の冷却装置２を備える。
【００９１】
ＣＰＵ５０４は、マザーボード５０６上にマウントされる。ヒートシンク５０８は、ＣＰＵ５０４の上面に密着されている。冷却装置２＿１は、ヒートシンク５０８と対向して設けられ、ヒートシンク５０８に空気を吹き付ける。冷却装置２＿２は、筐体５０２の背面に設置され、筐体５０２の内部に外部の空気を送り込む。
【００９２】
冷却装置２は、図１０のＰＣ５００の他、ワークステーション、ノート型ＰＣ，テレビ、冷蔵庫、などの様々な電子機器に搭載可能である。
【００９３】
以上、第１および第２の実施の形態について説明した。これら実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、第１、第２の実施の形態に関連する変形例について説明する。
【００９４】
（第１変形例）
駆動ＩＣ２００を構成する素子はすべて一体集積化されていてもよく、または別の集積回路に分けて構成されていてもよく、さらにはその一部がディスクリート部品で構成されていてもよい。どの部分を集積化するかは、コストや占有面積、用途などに応じて決めればよい。反対に、実施の形態において駆動ＩＣ２００に外付けされる回路素子の一部は、駆動ＩＣ２００に集積化されてもよい。図１１（ａ）〜（ｃ）は、第１変形例に係る駆動ＩＣ２００の回路図である。図１１（ａ）においては、キャパシタＣ２１が駆動ＩＣ２００に集積化される。これにより外付けのキャパシタが不要となり、コスト、実装面積を低減できる。
【００９５】
図１１（ｂ）においては、充電抵抗Ｒ２１が駆動ＩＣ２００に集積化される。これにより外付けの抵抗を１個減らせるため、コスト、実装面積を低減できる。またＯＳＣＨ端子が不要となるため、駆動ＩＣ２００のチップサイズを低減できる場合もある。
【００９６】
図１１（ｃ）においては、充電抵抗Ｒ２１、放電抵抗Ｒ２２が両方、駆動ＩＣ２００に集積化される。これにより外付けの抵抗を１個減らせるため、コスト、実装面積を低減できる。またＯＳＣＨ端子が不要となるため、駆動ＩＣ２００のチップサイズを低減できる場合もある。図１１（ｃ）では、充電抵抗Ｒ２１、放電抵抗Ｒ２２の少なくとも一方、好ましくは両方を、可変抵抗とすることが望ましい。これにより、プラットフォームごとに補正特性を微調節することが可能となる。
【００９７】
（第２変形例）
実施の形態では、Ｒ２１＜Ｒ２２として、オシレータ電圧ＶＯＳＣの下りスロープが長い場合を説明したがＲ２１＞Ｒ２２として上りスロープの時間を長くしてもよい。この場合、制御パルスＳ３の論理を反転するか、もしくはＴＨ端子の電圧ＶＴＨの極性を反転すればよい。
【００９８】
（第３変形例）
実施の形態においては、駆動対象のファンモータが単相駆動モータの場合について説明したが、本発明はこれに限定されるものではなく、その他のモータの駆動にも利用可能である。
【００９９】
（第４変形例）
駆動段２３０の構成、駆動方式、実施の形態で説明したそれには限定されない。実施の形態では、ホール信号Ｈ＋，Ｈ−に応じてＯＵＴ１端子、ＯＵＴ２端子の出力電圧の振幅（包絡線）を変化させたが、振幅を一定としてもよい。
【０１００】
（第５変形例）
実施の形態で説明した各信号の極性、論理レベルは例示であり、適宜反転してもよい。
【０１０１】
（第３の実施の形態）
図１２は、第３の実施の形態に係る駆動ＩＣ２００を備える冷却装置２の構成を示す回路図である。冷却装置２は、たとえば図１０に示したように、デスクトップ型、あるいはラップトップ型のコンピュータ、ワークステーション、ゲーム機器、オーディオ機器、映像機器などに搭載され、ＣＰＵ（Central Processing Unit）、ＧＰＵ（Graphics Processing Unit）、電源装置などの冷却対象（不図示）を冷却する。冷却装置２は、冷却対象に対向して設けられたファンモータ６と、ファンモータ６を駆動する駆動装置９を備える。
【０１０２】
駆動装置９は、第３の実施の形態に係る駆動ＩＣ２００と、その周辺部品で構成される。駆動装置９の構成部品は、共通のプリント基板上に搭載される。図１２には、駆動ＩＣ２００に関して、本発明の関連する部分のみを示し、関係のない構成は省略している。
【０１０３】
ファンモータ６は、ブラシレスＤＣモータである。ホールセンサ８は、ファンモータ６の近傍に、ロータの位置を検出するために設けられる。駆動ＩＣ２００は、ひとつの半導体基板に集積化された機能ＩＣである。
【０１０４】
駆動ＩＣ２００の５番ピンである回転数制御端子（ＰＷＭ）には、外部から、ファンモータ６の回転数を指示する回転数制御信号ＳＩＮが入力される。駆動ＩＣ２００は、回転数制御信号ＳＩＮに応じてファンモータ６をＰＷＭ（Pulse Width Modulation）駆動する。
【０１０５】
本実施の形態において、５番ピンの回転数制御端子（ＰＷＭ）には、回転数制御信号ＳＩＮとして入力デューティ比ＤＩＮを有する入力パルス変調信号（入力ＰＷＭ信号）ＳＰＷＭが入力される。入力回路２０１は、入力パルス変調信号ＳＰＷＭを受け、入力デューティ比ＤＩＮに応じた入力デジタル値ｘを生成する。入力回路２０１は、デジタルフィルタで構成してもよいし、アナログフィルタとＡ／Ｄコンバータの組み合わせで構成してもよい。ＰＷＭ端子と入力回路２０１を回転数制御入力部とも称する。
【０１０６】
駆動ＩＣ２００の１６番ピンの接地端子（ＧＮＤ）は接地される。１０番ピンの電源端子（ＶＣＣ）には、逆流防止用のダイオードＤ１を介して電源電圧ＶＤＤが入力される。駆動段２３０の出力は、９番ピン（ＯＵＴ１）、７番ピン（ＯＵＴ２）を介してファンモータ６と接続される。なお、本明細書においてピンの番号は便宜的なものであり、ピンのレイアウト等とは無関係である。
【０１０７】
２番ピン、３番ピンのホール入力端子（Ｈ−、Ｈ＋）には、ホールセンサ８が生成するホール信号Ｈ−，Ｈ＋が入力される。ホールコンパレータ２０２は、ホール信号Ｈ−、Ｈ＋を比較し、ロータの位置を示すパルス信号Ｓ１を生成し、コントロールロジック回路１００に出力する。コントロールロジック回路１００は、このパルス信号Ｓ１と同期して、転流制御を行う。
【０１０８】
基準電圧源２１４は、所定の電圧レベルに安定化された基準電圧ＶＲＥＦを生成する。基準電圧ＶＲＥＦは、１１番ピンの基準電圧端子（ＲＥＦ）を介して外部に出力される。基準電圧ＶＲＥＦは、ホールセンサ８にホールバイアス信号ＶＨＢとして供給される。
【０１０９】
１３番ピンである第１設定端子（ＡＤＪ）には、第１パラメータαを指示する第１情報が入力される。本実施の形態では、第１情報はアナログ電圧ＶＡＤＪとしてＡＤＪ端子に与えられる。たとえば駆動ＩＣ２００には抵抗Ｒ１１，Ｒ１２が外付けされ、基準電圧ＶＲＥＦを分圧することにより、アナログ電圧ＶＡＤＪが生成される。この場合、抵抗Ｒ１１，Ｒ１２の分圧比に応じて、第１パラメータαを設定可能である。第１Ａ／Ｄコンバータ２７０は、ＡＤＪ端子のアナログ電圧ＶＡＤＪをデジタルの第１パラメータαに変換する。ＡＤＪ端子と第１Ａ／Ｄコンバータ２７０を、第１設定入力部とも称する。
【０１１０】
１５番ピンである第２設定端子（ＳＬＯＰＥ）には、第２パラメータβを指示する第２情報が入力される。本実施の形態では、第２情報はアナログ電圧ＶＳＬＯＰＥとしてＳＬＯＰＥ端子に与えられる。たとえば駆動ＩＣ２００には抵抗Ｒ２１，Ｒ２２が外付けされ、基準電圧ＶＲＥＦを分圧することにより、アナログ電圧ＶＳＬＯＰＥが生成される。この場合、抵抗Ｒ２１，Ｒ２２の分圧比に応じて、第２パラメータβを設定可能である。第２Ａ／Ｄコンバータ２７２は、ＳＬＯＰＥ端子のアナログ電圧ＶＳＬＯＰＥをデジタルの第２パラメータβに変換する。ＳＬＯＰＥ端子と第２Ａ／Ｄコンバータ２７２を、第２設定入力部とも称する。
【０１１１】
１２番ピンである第３設定端子（ＭＩＮ）には、第３パラメータγを指示する第３情報が入力される。本実施の形態では、第３情報はアナログ電圧ＶＭＩＮとしてＭＩＮ端子に与えられる。たとえば駆動ＩＣ２００には抵抗Ｒ３１，Ｒ３２が外付けされ、基準電圧ＶＲＥＦを分圧することにより、アナログ電圧ＶＭＩＮが生成される。この場合、抵抗Ｒ３１，Ｒ３２の分圧比に応じて、第３パラメータγを設定可能である。第３Ａ／Ｄコンバータ２７４は、ＭＩＮ端子のアナログ電圧ＶＭＩＮをデジタルの第３パラメータγに変換する。ＭＩＮ端子と第３Ａ／Ｄコンバータ２７４を、第３設定入力部とも称する。
【０１１２】
コントロールロジック回路１００は、入力デジタル値ｘ、第１パラメータα、第２パラメータβ、第３パラメータγにもとづいて、出力デューティ比ＤＯＵＴを演算する。そして演算した出力デューティ比ＤＯＵＴを有する制御パルスを生成する。コントロールロジック回路１００は、ホールコンパレータ２０２の出力Ｓ１と制御パルスを合成し、駆動信号Ｓ５を生成する。
【０１１３】
駆動段２０９は、プリドライバ２１０およびＨブリッジ回路２１２を含む。プリドライバ２１０は、駆動信号Ｓ５に応じてＨブリッジ回路２１２を駆動する。これにより、ホールコンパレータ２０２の出力Ｓ１と同期して出力ＯＵＴ１、ＯＵＴ２が交互にアクティブとなり（転流制御）、アクティブである出力が、制御パルスに応じてスイッチングする（ＰＷＭ駆動）。なお駆動段２０９は、図１の駆動段２３０の構成を有してもよい。
【０１１４】
８番ピンであるＲＮＦ端子はＨブリッジ回路２１２の下側端子と接続される。ＲＮＦ端子と外部の接地の間には、電流検出用抵抗ＲＮＦが挿入される。抵抗ＲＮＦには、ファンモータ６に流れる電流に比例した検出電圧ＶＮＦが発生する。検出電圧ＶＮＦは、６番ピンである電流検出端子（ＣＳ）に入力される。電流クランプコンパレータ２０６は、検出電圧ＶＮＦを所定の電圧ＶＣＬと比較する。電圧ＶＣＬは、ファンモータ６に流れる電流の上限を規定する。電流クランプコンパレータ２０６の出力（カレントリミット信号）Ｓ６がアサート（ハイレベル）されると、コントロールロジック回路１００は、ファンモータ６への通電を停止するように駆動信号Ｓ５の論理値を変化させる。
【０１１５】
ＴＳＤ回路２４２は、過熱状態を検出する。信号出力回路２４４は、ファンモータ６の回転数に応じた周期を有するＦＧ（Frequency Generator）信号を生成し、１番ピンのＦＧ端子から出力する。
【０１１６】
以上が駆動ＩＣ２００の全体構成である。続いてその内部構成を説明する。
図１３は、図１２の駆動ＩＣ２００の構成を示すブロック図である。なお図１３には、駆動信号Ｓ５を生成するための構成のみを示し、その他の構成は適宜省略する。
【０１１７】
コントロールロジック回路１００は、デューティ演算部１０８、デジタルパルス変調器１１０、出力ロジック部１１２を備える。コントロールロジック回路１００は、ハードウェアロジックで構成されてもよいし、プロセッサとソフトウェアの組み合わせで構成されてもよい。
【０１１８】
デューティ演算部１０８は、補正関数ｆ（ｘ）を保持しており、補正関数を用いてデューティ指令値ｙ＝ｆ（ｘ）を演算する。図１４は、補正関数ｆ（ｘ）を示す図である。横軸はｘを、縦軸はｙを示す。回転数制御信号ＳＰＷＭの最小値（つまりデューティ比０％）に対応する入力デジタル値をｘ０、回転数制御信号ＳＰＷＭの最大値（つまりデューティ比１００％）に対応する入力デジタル値をｘ１００とする。本実施の形態では、入力デジタル値ｘは６ビットであり、したがってｘ０＝０，ｘ１００＝６４である。
【０１１９】
図１４には、ｙ＝ａｘなる直線が示される。ここではａ＝１とする。補正関数ｆ（ｘ）は、ｆ（ｘ０）＝ａｘ０、ｆ（ｘ１００）＝ａｘ１００を満たし、かつ下に凸に湾曲する。この弓形の補正関数ｆ（ｘ）は、理論的な解析から導かれる曲線を用いてもよいし、図３（ｃ）の圧縮特性をフィッティングから求めて圧縮特性を逆演算することにより求めてもよいし、それらを近似したものを用いてもよい。補正関数ｙ＝ｆ（ｘ）は、第１パラメータαにもとづいて、湾曲の程度が変更可能である。
【０１２０】
ここで各種パラメータについて説明する。ａｘとｆ（ｘ）の差が最大となる入力デジタル値をｘＣとする。図１４では、ｘＣは入力デューティ比ＤＩＮ＝５０％に対応する値（すなわち３２）である。第１パラメータαは、ａｘＣとｆ（ｘＣ）の差分Δを規定する。また第２パラメータβは、ｙ＝ａｘの傾きａを規定する。またデューティ演算部１０８は、デューティ指令値ｙを、第３パラメータγを下限としてクランプする。つまり第３パラメータγは、出力デューティ比ＤＯＵＴの最低値、言い換えればファンモータ６の最低回転数を規定する。図１４ではγ＝０の例が示される。
【０１２１】
図１５（ａ）、（ｂ）は、デューティ演算部１０８の入出力特性の、パラメータの依存性を説明する図である。図１５（ａ）は、第２パラメータβを変更したときの入出力特性である。（i）〜（iii）はそれぞれａ＝１，０．５，１．３３としたときの特性が示される。図１５（ｂ）は、第３パラメータγを変更したときの入出力特性である。
【０１２２】
図１３に戻る。デジタルパルス変調器１１０は、デューティ指令値ｙに応じた出力デューティ比ＤＯＵＴを有する制御パルスＳ４を生成する。デジタルパルス変調器１１０は、デジタルカウンタを用いて構成することができる。
【０１２３】
出力回路１２０は、少なくとも制御パルスＳ４にもとづき、ファンモータ６を駆動する。出力回路１２０は、コントロールロジック回路１００の出力ロジック部１１２、駆動段２０９、ホールコンパレータ２０２、電流クランプコンパレータ２０６を備える。
【０１２４】
出力ロジック部１１２は、ホールコンパレータ２０２からのパルス信号Ｓ１、電流クランプコンパレータ２０６からのカレントリミット信号Ｓ６および制御パルスＳ４にもとづいて、駆動信号Ｓ５を生成する。出力ロジック部１１２は公知技術を用いればよい。
【０１２５】
以上が駆動ＩＣ２００の構成である。続いてその動作を説明する。
図１６（ａ）は、駆動ＩＣ２００の入力デューティ比ＤＩＮと出力デューティ比ＤＯＵＴの関係を示す図であり、図１６（ｂ）は、入力デューティ比ＤＩＮとファンモータ６の回転数の関係を示す図である。（i）は目標特性を、（ii）は補正関数ｆ（ｘ）を用いずにｙ＝ａｘにもとづいて出力デューティ比を演算したときの特性を、（iii）は図１２の駆動ＩＣ２００の特性を示す。
【０１２６】
このように、第３の実施の形態に係る駆動ＩＣ２００によれば、実際の回転特性（iii）を目標特性（i）に近づけることができ、回転数制御信号ＳＰＷＭに対する回転数の線形性を改善できる。
【０１２７】
特に第３の実施の形態に係る駆動ＩＣ２００では、ＡＪＤ端子に与える第１情報ＶＡＤＪに応じて、補正関数ｆ（ｘ）の湾曲の程度を調節できる。したがって、駆動対象のファンモータ６の種類や特性、ファンの形状、冷却装置２が使用される環境に応じて、補正のカーブを変化させることにより、さまざまな状況下で、高い線形性を実現できる。
【０１２８】
また、ＳＬＯＰＥ端子に与える第２情報ＶＳＬＯＰＥに応じて、補正関数ｆ（ｘ）の傾きを調節でき、ＭＩＮ端子に与える第３情報ＶＭＩＮに応じて最低回転数を設定できる。
【０１２９】
第３の実施の形態も例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、第３の実施の形態に関連する変形例について説明する。
【０１３０】
（第１変形例）
図１７（ａ）は、第１変形例に係る駆動ＩＣ２００ａのブロック図である。この変形例において第１パラメータαを示す第１情報は、デジタルデータとしてＡＤＪ端子に入力される。インタフェース回路２８０はＡＤＪ端子に入力されるデジタルデータを受信し、第１パラメータαを取得する。第１メモリ２８２は、第１パラメータαを保持する。同様に、第２パラメータβを示す第２情報、第３パラメータγを示す第３情報も、デジタルデータとしてＳＬＯＰＥ端子、ＭＩＮ端子に入力される。インタフェース回路２８０は、デジタルデータから、第２パラメータβ、第３パラメータγを取得し、第２メモリ２８４、第３メモリ２８６に格納する。たとえばインタフェース回路２８０は、Ｉ２Ｃバスのレシーバであってもよい。なお各デジタルデータが時分割多重で伝送される場合、ＡＤＪ端子、ＳＬＯＰＥ端子、ＭＩＮ端子は、共通化することができる。またメモリ２８２，２８４，２８６は、不揮発性メモリであってもよいし、揮発性メモリであってもよい。
【０１３１】
（第２変形例）
実施の形態では、ＰＷＭ端子に対して、パルス幅変調された回転数制御信号ＳＰＷＭが入力されたが、本発明はそれには限定されない。図１７（ｂ）は、第２変形例に係る駆動ＩＣ２００ｂのブロック図である。駆動ＩＣ２００ｂは、ＰＷＭ端子に変えて、アナログ電圧ＶＴＨである回転数制御信号ＳＩＮを受けるＴＨ端子を備える。また入力回路２０１として、ＴＨ端子の電圧を入力デジタル値ｘに変換するＡ／Ｄコンバータ２８８を備える。
【０１３２】
（第３変形例）
実施の形態では、図１４のｘＣを、ＤＩＮ＝５０％に対応する値としたが、本発明はそれには限定されず、ＤＩＮ＝３３〜６６％である範囲に対応する値に定めてもよい。あるいは、ｘＣを設定する第４パラメータを外部から入力可能としてもよい。
【０１３３】
（第４変形例）
実施の形態では、第２パラメータβ、第３パラメータγが外部から設定可能としたが、それらの一方あるいは両方は駆動ＩＣ２００においてあらかじめ規定されてもよい。この場合、端子の数および外付けの抵抗の個数を減らすことができる。
【０１３４】
（第５変形例）
実施の形態においては、駆動対象のファンモータが単相駆動モータの場合について説明したが、本発明はこれに限定されるものではなく、その他の二相や三相モータの駆動にも利用可能である。
【０１３５】
（第６変形例）
実施の形態はホールセンサ８が駆動ＩＣ２００に外付けされる場合を説明したが、ホールセンサ８はホールに内蔵されてもよい。あるいはホールセンサ８を省略し、逆起電力にもとづいてロータの位置を検出するセンサレス駆動にも本発明は利用可能である。
【符号の説明】
【０１３６】
２…冷却装置、６…ファンモータ、８…ホールセンサ、９…駆動装置、１０…インバータ、１２…ＲＣフィルタ、Ｒ２１…充電抵抗、Ｒ２２…放電抵抗、Ｃ２１…キャパシタ、Ｒ３１…第１抵抗、Ｒ３２…第２抵抗、Ｒ３３…第３抵抗、１００…コントロールロジック回路、１０８…デューティ演算部、１１０…デジタルパルス変調器、１１２…出力ロジック部、１２０…出力回路、２００…駆動ＩＣ、２０１…入力回路、２０２…ホールコンパレータ、２０４…ホールバイアス回路、２０６…電流クランプコンパレータ、２０８…コントロールロジック回路、２０９…駆動段、２１０…プリドライバ、２１２…Ｈブリッジ回路、２１４…基準電圧源、２１６，２１８…ＰＷＭコンパレータ、２２０…オシレータ、２３０…駆動段、２３２，２３４…ホールアンプ、２４０…ロック保護回路、２４２…ＴＳＤ回路、２４４…信号出力回路、２５０…切替回路、２５２…第１スイッチ、２５４…基準電圧ライン、２５６…第２スイッチ、２５８…コンパレータ、２５９…論理ゲート、ＣＳ１…第１電流源、ＣＳ２…第２電流源、２６０…出力回路、２７０…第１Ａ／Ｄコンバータ、２７２…第２Ａ／Ｄコンバータ、２７４…第３Ａ／Ｄコンバータ、２８０…インタフェース回路、２８２…第１メモリ、２８４…第２メモリ、２８６…第３メモリ、２８８…Ａ／Ｄコンバータ、５００…ＰＣ、５０２…筐体、５０４…ＣＰＵ、５０６…マザーボード、５０８…ヒートシンク。
【図１】
0006718287.tif 000002
【図２】
0006718287.tif 000003
【図３】
0006718287.tif 000004
【図４】
0006718287.tif 000005
【図５】
0006718287.tif 000006
【図６】
0006718287.tif 000007
【図７】
0006718287.tif 000008
【図８】
0006718287.tif 000009
【図９】
0006718287.tif 000010
【図１０】
0006718287.tif 000011
【図１１】
0006718287.tif 000012
【図１２】
0006718287.tif 000013
【図１３】
0006718287.tif 000014
【図１４】
0006718287.tif 000015
【図１５】
0006718287.tif 000016
【図１６】
0006718287.tif 000017
【図１７】
0006718287.tif 000018