(57)【特許請求の範囲】
【請求項１】
誘電体基板と、
上記誘電体基板の表面に形成された伝送線路と、
上記表面に形成された第１及び第２のグランドパターンであって、上記伝送線路を挟み込み、且つ、各々が単一の導体膜からなる第１及び第２のグランドパターンと、
上記伝送線路に直列に挿入された受動素子と、
上記伝送線路と上記第１のグランドパターンとを並列に接続する第１の受動素子と、
上記伝送線路と上記第２のグランドパターンとを並列に接続する第２の受動素子とを備え、
上記伝送線路、上記第１のグランドパターン、上記受動素子、及び上記第１の受動素子によって構成される第１の回路が、上記伝送線路、上記第２のグランドパターン、上記受動素子、及び上記第２の受動素子によって構成される第２の回路と等価であり、
上記第１のグランドパターン及び上記第２のグランドパターンは、上記誘電体基板を平面視した場合に、上記伝送線路に対して線対称に配置されており、且つ、
上記第１の受動素子及び上記第２の受動素子は、上記誘電体基板を平面視した場合に、上記伝送線路に対して線対称に配置されており、
上記伝送線路と対向するグランドパターンであって、上記誘電体基板の裏面に形成された裏面側グランドパターンと、
上記第１のグランドパターン及び上記第２のグランドパターンの各々と上記裏面側グランドパターンとを短絡する短絡経路群と、を更に備え、
上記伝送線路が伝送する高周波信号の実効波長をλｅとして、
上記誘電体基板を平面視した場合に、上記第１の受動素子、上記第２の受動素子、及び上記短絡経路群は、半径が０．１×λｅの円内に配置されている、
ことを特徴とする高周波回路モジュール。
【請求項２】
上記第１の受動素子の部品定数と、上記第２の受動素子の部品定数とは、互いに等しい、
ことを特徴とする請求項１に記載の高周波回路モジュール。
【請求項３】
上記第１のグランドパターンの形状と、上記第２のグランドパターンの形状とは、互いに等しい、
ことを特徴とする請求項１又は２に記載の高周波回路モジュール。
【請求項４】
上記誘電体基板を平面視した場合に、上記短絡経路群は、上記伝送線路に対して線対称に配置されている、
ことを特徴とする請求項１〜３の何れか一項に記載の高周波回路モジュール。
【請求項５】
上記第１の受動素子の形状と、上記第２の受動素子の形状とは、互いに等しい、
ことを特徴とする請求項１〜４の何れか一項に記載の高周波回路モジュール。
【請求項６】
上記受動素子は、インダクタ又はキャパシタからなり、
上記第１の受動素子及び上記第２の受動素子の各々は、
上記受動素子がインダクタからなる場合に、キャパシタからなり、
上記受動素子がキャパシタからなる場合に、インダクタからなり、
上記第１の受動素子及び上記第２の受動素子は、上記受動素子の入力側及び出力側の少なくとも何れか一方に接続されている、
ことを特徴とする請求項１〜５の何れか一項に記載の高周波回路モジュール。
【請求項７】
上記第１の受動素子及び上記第２の受動素子は、上記受動素子の入力側及び出力側に配置されている、
ことを特徴とする請求項６に記載の高周波回路モジュール。
【請求項８】
誘電体基板と、
上記誘電体基板の表面に形成された伝送線路と、
上記表面に形成された第１及び第２のグランドパターンであって、上記伝送線路を挟み込み、且つ、各々が単一の導体膜からなる第１及び第２のグランドパターンと、
上記伝送線路に直列に挿入された受動素子と、
上記伝送線路と上記第１のグランドパターンとを並列に接続する第１の受動素子と、
上記伝送線路と上記第２のグランドパターンとを並列に接続する第２の受動素子とを備え、
上記伝送線路、上記第１のグランドパターン、上記受動素子、及び上記第１の受動素子によって構成される第１の回路が、上記伝送線路、上記第２のグランドパターン、上記受動素子、及び上記第２の受動素子によって構成される第２の回路と等価であり、
上記受動素子は、直列又は並列に接続されたインダクタとキャパシタとからなり、
上記第１の受動素子及び上記第２の受動素子の各々は、
上記受動素子が直列に接続されたインダクタとキャパシタとからなる場合に、並列に接続されたインダクタとキャパシタとからなり、
上記受動素子が並列に接続されたインダクタとキャパシタとからなる場合に、直列に接続されたインダクタとキャパシタとからなり、
上記第１の受動素子及び上記第２の受動素子は、上記受動素子の入力側及び出力側の少なくとも何れか一方に接続されている、
ことを特徴とする高周波回路モジュール。
【請求項９】
上記第１の受動素子及び上記第２の受動素子は、上記受動素子の入力側及び出力側に配置されている、
ことを特徴とする請求項８に記載の高周波回路モジュール。
【請求項１０】
誘電体基板と、
上記誘電体基板の表面に形成された伝送線路と、
上記表面に形成された第１及び第２のグランドパターンであって、上記伝送線路を挟み込み、且つ、各々が単一の導体膜からなる第１及び第２のグランドパターンと、
上記伝送線路に直列に挿入された受動素子と、
上記伝送線路と上記第１のグランドパターンとを並列に接続する第１の受動素子と、
上記伝送線路と上記第２のグランドパターンとを並列に接続する第２の受動素子とを備え、
上記伝送線路、上記第１のグランドパターン、上記受動素子、及び上記第１の受動素子によって構成される第１の回路が、上記伝送線路、上記第２のグランドパターン、上記受動素子、及び上記第２の受動素子によって構成される第２の回路と等価であり、
上記受動素子は、直列に接続された２つのインダクタ又はキャパシタからなり、
上記第１の受動素子及び上記第２の受動素子の各々は、
上記受動素子が直列に接続された２つのインダクタである場合に、キャパシタからなり、
上記受動素子が直列に接続された２つのキャパシタである場合に、インダクタからなり、
上記第１の受動素子及び上記第２の受動素子は、上記２つのインダクタ又はキャパシタの中間点に配置されている、
ことを特徴とする高周波回路モジュール。
【請求項１１】
誘電体基板と、
上記誘電体基板の表面に形成された伝送線路と、
上記表面に形成された第１及び第２のグランドパターンであって、上記伝送線路を挟み込む第１及び第２のグランドパターンと、
上記伝送線路と対向する裏面側グランドパターンであって、上記誘電体基板の裏面に形成された裏面側グランドパターンと、
上記第１のグランドパターン及び上記第２のグランドパターンの各々と上記裏面側グランドパターンとを短絡する短絡経路群と、
上記伝送線路に直列に挿入された受動素子と、
上記伝送線路と上記第１のグランドパターンとを並列に接続する第１の受動素子と、
上記伝送線路と上記第２のグランドパターンとを並列に接続する第２の受動素子とを備え、
上記伝送線路、上記第１のグランドパターン、上記受動素子、及び上記第１の受動素子によって構成される第１の回路が、上記伝送線路、上記第２のグランドパターン、上記受動素子、及び上記第２の受動素子によって構成される第２の回路と等価であり、
上記第１のグランドパターン及び上記第２のグランドパターンは、上記誘電体基板を平面視した場合に、上記伝送線路に対して線対称に配置されており、且つ、
上記第１の受動素子及び上記第２の受動素子は、上記誘電体基板を平面視した場合に、上記伝送線路に対して線対称に配置されており、
上記伝送線路が伝送する高周波信号の実効波長をλｅとして、
上記誘電体基板を平面視した場合に、上記第１の受動素子、上記第２の受動素子、及び上記短絡経路群は、半径が０．１×λｅの円内に配置されている、
ことを特徴とする高周波回路モジュール。
【請求項１２】
誘電体基板と、
上記誘電体基板の表面に形成された伝送線路と、
上記表面に形成された第１及び第２のグランドパターンであって、上記伝送線路を挟み込む第１及び第２のグランドパターンと、
上記伝送線路に直列に挿入された受動素子と、
上記伝送線路と上記第１のグランドパターンとを並列に接続する第１の受動素子と、
上記伝送線路と上記第２のグランドパターンとを並列に接続する第２の受動素子とを備え、
上記伝送線路、上記第１のグランドパターン、上記受動素子、及び上記第１の受動素子によって構成される第１の回路が、上記伝送線路、上記第２のグランドパターン、上記受動素子、及び上記第２の受動素子によって構成される第２の回路と等価であり、
上記受動素子は、直列に接続された２つのインダクタ又はキャパシタからなり、
上記第１の受動素子及び上記第２の受動素子の各々は、
上記受動素子が直列に接続された２つのインダクタである場合に、キャパシタからなり、
上記受動素子が直列に接続された２つのキャパシタである場合に、インダクタからなり、
上記第１の受動素子及び上記第２の受動素子は、上記２つのインダクタ又はキャパシタの中間点に配置されている、
ことを特徴とする高周波回路モジュール。
【請求項１３】
誘電体基板と、
上記誘電体基板の表面に形成された伝送線路と、
上記誘電体基板の裏面に形成された裏面側グランドパターンであって、上記伝送線路と対向するように形成された裏面側グランドパターンと、
上記伝送線路に直列に挿入された受動素子と、
上記伝送線路と上記裏面側グランドパターンとを並列に接続する第１の受動素子と、
上記伝送線路と上記裏面側グランドパターンとを並列に接続する第２の受動素子とを備え、
上記伝送線路と上記裏面側グランドパターンとの間に形成される、上記第１の受動素子を含む第１の回路が、上記伝送線路と上記裏面側グランドパターンとの間に形成される、上記第２の受動素子を含む第２の回路と等価であり、
上記受動素子は、直列に接続された２つのインダクタ又はキャパシタからなり、
上記第１の受動素子及び上記第２の受動素子の各々は、
上記受動素子が直列に接続された２つのインダクタである場合に、キャパシタからなり、
上記受動素子が直列に接続された２つのキャパシタである場合に、インダクタからなり、
上記第１の受動素子及び上記第２の受動素子は、上記２つのインダクタ又はキャパシタの中間点に配置されている、
ことを特徴とする高周波回路モジュール。
【請求項１４】
上記表面に形成された第１及び第２のグランドパターンであって、上記伝送線路を挟み込む第１及び第２のグランドパターンと、
上記伝送線路と上記第１のグランドパターンとを並列に接続する第１の受動素子と、
上記伝送線路と上記第２のグランドパターンとを並列に接続する第２の受動素子と、を更に備え、
上記第１のグランドパターン及び上記第２のグランドパターンは、上記誘電体基板を平面視した場合に、上記伝送線路に対して線対称に配置されており、且つ、
上記第１の受動素子及び上記第２の受動素子は、上記誘電体基板を平面視した場合に、上記伝送線路に対して線対称に配置されている、
ことを特徴とする請求項１３に記載の高周波回路モジュール。
【請求項１５】
請求項１〜１２，１４の何れか一項に記載された高周波回路モジュールを複数備え、
複数の上記高周波回路モジュールの各々に設けられた伝送線路は、他の上記高周波回路モジュールに設けられた伝送線路に接続されており、
複数の上記高周波回路モジュールの各々に設けられた第１のグランドパターンは、他の上記高周波回路モジュールに設けられた第１のグランドパターン又は第２のグランドパターンに接続されており、
複数の上記高周波回路モジュールの各々に設けられた第２のグランドパターンは、他の上記高周波回路モジュールに設けられた第１のグランドパターン又は第２のグランドパターンに接続されている、
ことを特徴とする高周波回路基板。
【請求項１６】
請求項１３又は１４に記載された高周波回路モジュールを複数備え、
複数の上記高周波回路モジュールの各々に設けられた伝送線路は、他の上記高周波回路モジュールに設けられた伝送線路に接続されており、
複数の上記高周波回路モジュールの各々に設けられた裏面側グランドパターンは、他の上記高周波回路モジュールに設けられた裏面側グランドパターンに接続されている、
ことを特徴とする高周波回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波信号を伝送する伝送線路を有する高周波回路モジュール、及び、高周波回路モジュールを複数備えた高周波回路基板に関する。
【背景技術】
【０００２】
高周波信号を伝送する伝送線路を有する高周波回路モジュールには、所望の周波数帯域を取捨選択するためにローパスフィルタ、ハイパスフィルタ、バンドパスフィルタ、及びバンドエリミネーションフィルタの各種フィルタ回路が実装される。
【０００３】
これらのフィルタ回路は、インダクタ、キャパシタ、及び抵抗の受動素子を組み合わせることによって構成することができる。フィルタ回路の例としては、例えば特許文献１に記載されたＬＣフィルタ回路が挙げられる。ＬＣフィルタ回路は、インダクタとキャパシタとを組み合わせたフィルタ回路であり、ＲＣフィルタ回路は、抵抗とキャパシタとを組み合わせたフィルタ回路である。
【０００４】
これら従来のフィルタ回路は、少なくとも２つの受動素子を備えている。そのうちの少なくとも１つの受動素子は、信号ラインに対して直列に挿入されており、残りの受動素子は、信号ラインとグランドとを並列に接続するように配置される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−１２４０７２号公報（２００９年６月４日公開）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
このように構成された従来のフィルタ回路は、信号ラインが隔てる２つの領域のうち一方の領域に並列接続された受動素子及びグランドラインが配置される（特許文献１参照）。したがって、従来のフィルタ回路は、信号ラインに対して非対称な回路図によって表される。
【０００７】
また、実際にフィルタ回路が伝送線路基板に実装される場合、フィルタ回路は、信号ラインに対して非対称に配置される。例えば、高周波信号を伝送する伝送線路として広く用いられるコプレーナ線路上にフィルタ回路を実装する場合、信号ラインに対して並列に接続される受動素子は、信号ラインを挟み込む一対のグランドパターンのうち一方のグランドパターンにのみ接続される。したがって、実空間における構造においても、従来のフィルタ回路は、信号ラインに対して非対称な構造となる。
【０００８】
このような信号ラインに対して非対称な構造において、高周波信号の電流のうちフィルタ回路によって取り除かれる電流は、受動素子が接続されたグランドパターンにのみ流れる。したがって、信号ラインを挟み込む一対のグランドパターン間に電位差が生じる。この電位差は、信号ラインの近傍領域に電界を生じさせ、信号ラインが伝送する高周波信号に重畳されるノイズの原因となる。
【０００９】
本発明は、上記の課題に鑑みてなされたものであり、その目的は、高周波信号を伝送する伝送線路を有する高周波回路モジュールにおいて、高周波信号に重畳されるノイズを抑制することである。
【課題を解決するための手段】
【００１０】
上記の課題を解決するために、本発明に係る高周波回路モジュールは、誘電体基板と、上記誘電体基板の表面に形成された伝送線路と、上記表面に形成された第１及び第２のグランドパターンであって、上記伝送線路を挟み込む第１及び第２のグランドパターンと、上記伝送線路に直列に挿入された受動素子と、上記伝送線路と上記第１のグランドパターンとを並列に接続する第１の受動素子と、上記伝送線路と上記第２のグランドパターンとを並列に接続する第２の受動素子とを備え、上記伝送線路、上記第１のグランドパターン、上記受動素子、及び上記第１の受動素子によって構成される第１の回路が、上記伝送線路、上記第２のグランドパターン、上記受動素子、及び上記第２の受動素子によって構成される第２の回路と等価である、ことを特徴とする。
【００１１】
上記の構成によれば、第１の回路と第２の回路とは等価である。したがって、伝送線路から第１のグランドパターンに流れる電流の分布と、伝送線路から第２のグランドパターンに流れる電流の分布との対称性を高めることができ、電圧降下の対称性を高めることができる。したがって、高周波信号を伝送することに伴って伝送線路、第１のグランドパターン、及び第２のグランドパターン近傍に形成される電界の対称性も高められ、結果として高周波信号に重畳されるノイズを抑制することができる。
【００１２】
本発明の一態様に係る高周波回路モジュールにおいて、上記第１の受動素子の部品定数と、上記第２の受動素子の部品定数とは、互いに等しい、ことが好ましい。
【００１３】
上記の構成によれば、第１の受動素子の部品定数と第２の受動素子の部品定数とが異なる場合と比べて、伝送線路から第１のグランドパターンに流れる電流の分布と、伝送線路から第２のグランドパターンに流れる電流の分布との対称性を一層高め、電圧降下の対称性を高めることができる。この結果、高周波信号に重畳されるノイズを一層抑制することができる。
【００１４】
本発明の一態様に係る高周波回路モジュールは、上記第１のグランドパターン及び上記第２のグランドパターンは、上記誘電体基板を平面視した場合に、上記伝送線路に対して線対称に配置されており、且つ、上記第１の受動素子及び上記第２の受動素子は、上記誘電体基板を平面視した場合に、上記伝送線路に対して線対称に配置されている、ことが好ましい。
【００１５】
上記の構成によれば、第１のグランドパターン及び第２のグランドパターンが伝送線路に対して線対称に配置されており、且つ、第１の受動素子及び第２の受動素子が伝送線路に対して線対称に配置されている。したがって、伝送線路から第１のグランドパターンに流れる電流の分布と、伝送線路から第２のグランドパターンに流れる電流の分布との対称性がより高まり、電圧降下の対称性がより高まるため、第１のグランドパターンと第２のグランドパターンとの間に生じる電位差を抑制する効果が向上する。この結果、高周波信号に重畳されるノイズを一層抑制することができる。
【００１６】
本発明の一態様に係る高周波回路モジュールにおいて、上記第１のグランドパターンの形状と、上記第２のグランドパターンの形状とは、互いに等しい、ことが好ましい。
【００１７】
上記の構成によれば、第１のグランドパターンの形状と上記第２のグランドパターンの形状とが互いに異なる場合と比べて、伝送線路から第１のグランドパターンに流れる電流の分布と、伝送線路から第２のグランドパターンに流れる電流の分布との対称性をより高めることができ、電圧降下の対称性を高めることができると共に、高周波信号を伝送することに伴って伝送線路、第１のグランドパターン、及び第２のグランドパターン近傍に形成される電界の対称性をより高めることができる。この結果、高周波信号に重畳されるノイズをより一層抑制することができる。
【００１８】
本発明の一態様に係る高周波回路モジュールは、上記伝送線路と対向するグランドパターンであって、上記誘電体基板の裏面に形成された裏面側グランドパターンと、上記第１のグランドパターン及び上記第２のグランドパターンの各々と上記裏面側グランドパターンとを短絡する短絡経路群と、を更に備えている、ことが好ましい。
【００１９】
上記の構成によれば、第１のグランドパターンと第２のグランドパターンとは、短絡経路群と裏面側グランドパターンとを介して短絡される。したがって、第１のグランドパターンと第２のグランドパターンとの間に生じる電位差をより抑制することができる。
【００２０】
本発明の一態様に係る高周波回路モジュールにおいて、上記誘電体基板を平面視した場合に、上記短絡経路群は、上記伝送線路に対して線対称に配置されている、ことが好ましい。
【００２１】
上記の構成によれば、上記誘電体基板を平面視した場合に、上記短絡経路群を、上記伝送線路に対して線対称な位置に設けない場合と比べて、伝送線路から、裏面側グランドパターンに流れる電流の分布の対称性をより高め、電圧降下の対称性を高めることができる。
【００２２】
本発明の一態様に係る高周波回路モジュールにおいて、上記伝送線路が伝送する高周波信号の実効波長をλｅとして、上記誘電体基板を平面視した場合に、上記第１の受動素子、上記第２の受動素子、及び上記短絡経路群は、半径が０．１×λｅの円内に配置されている、ことが好ましい。
【００２３】
上記の構成によれば、本発明の一態様に係る高周波回路モジュールのアースを一点アースと見做すことができる。これにより、上記高周波回路モジュールが備えている伝送線路と各グランドパターンとがなす伝送路は、よりよい伝送路として機能する。
【００２４】
本発明の一態様に係る高周波回路モジュールにおいて、上記第１の受動素子の形状と、上記第２の受動素子の形状とは、互いに等しい、ことが好ましい。
【００２５】
上記の構成によれば、第１の受動素子の形状と第２の受動素子の形状とが互いに等しいため、伝送線路から第１のグランドパターンに流れる電流の分布と、伝送線路から第２のグランドパターンに流れる電流の分布の対称性を高め、電圧降下の対称性を高めることができ、高周波信号を伝送することに伴って伝送線路及び各グランドパターン近傍に形成される電界の対称性をより高めることができる。この結果、高周波信号に重畳されるノイズを一層抑制することができる。
【００２６】
本発明の一態様に係る高周波回路モジュールにおいて、上記受動素子は、インダクタ又はキャパシタからなり、上記第１の受動素子及び上記第２の受動素子の各々は、上記受動素子がインダクタからなる場合に、キャパシタからなり、上記受動素子がキャパシタからなる場合に、インダクタからなり、上記第１の受動素子及び上記第２の受動素子は、上記受動素子の入力側及び出力側の少なくとも何れか一方に接続されている、ことが好ましい。
【００２７】
上記の構成によれば、受動素子としてインダクタを採用し、第１の受動素子及び第２の受動素子の各々としてキャパシタを採用した場合には、本発明の一態様に係る高周波回路モジュールは、ローパスフィルタ（ＬＰＦ）として機能する。一方、受動素子としてキャパシタを採用し、第１の受動素子及び第２の受動素子の各々としてインダクタを採用した場合には、本発明の一態様に係る高周波回路モジュールは、ハイパスフィルタ（ＨＰＦ）として機能する。このように、本発明をＬＰＦ又はＨＰＦに適用可能である。
【００２８】
本発明の一態様に係る高周波回路モジュールにおいて、上記第１の受動素子及び上記第２の受動素子は、上記受動素子の入力側及び出力側に配置されている、ことが好ましい。
【００２９】
上記の構成によれば、π型のＬＰＦ又はＨＰＦに適用可能である。
【００３０】
本発明の一態様に係る高周波回路モジュールにおいて、上記受動素子は、直列又は並列に接続されたインダクタとキャパシタとからなり、上記第１の受動素子及び上記第２の受動素子の各々は、上記受動素子が直列に接続されたインダクタとキャパシタとからなる場合に、並列に接続されたインダクタとキャパシタとからなり、上記受動素子が並列に接続されたインダクタとキャパシタとからなる場合に、直列に接続されたインダクタとキャパシタとからなり、上記第１の受動素子及び上記第２の受動素子は、上記受動素子の入力側及び出力側の少なくとも何れか一方に接続されている、ことが好ましい。
【００３１】
上記の構成によれば、受動素子として直列に接続されたインダクタとキャパシタとを採用し、第１の受動素子及び第２の受動素子の各々として並列に接続されたインダクタとキャパシタとを採用した場合には、本発明の一態様に係る高周波回路モジュールは、バンドパスフィルタ（ＢＰＦ）として機能する。一方、受動素子として並列に接続されたインダクタとキャパシタとを採用し、第１の受動素子及び第２の受動素子として直列に接続されたインダクタとキャパシタとを採用した場合には、本発明の一態様に係る高周波回路モジュールは、バンドエリミネーションフィルタ（ＢＥＦ）として機能する。このように、本発明をＢＰＦ又はＢＥＦに適用可能である。
【００３２】
本発明の一態様に係る高周波回路モジュールにおいて、上記第１の受動素子及び上記第２の受動素子は、上記受動素子の入力側及び出力側に配置されている、ことが好ましい。
【００３３】
上記の構成によれば、本発明をπ型のＢＰＦ又はＢＥＦに適用可能である。
【００３４】
本発明の一態様に係る高周波回路モジュールにおいて、上記受動素子は、直列に接続された２つのインダクタ又はキャパシタからなり、上記第１の受動素子及び上記第２の受動素子の各々は、上記受動素子が直列に接続された２つのインダクタである場合に、キャパシタからなり、上記受動素子が直列に接続された２つのキャパシタである場合に、インダクタからなり、上記第１の受動素子及び上記第２の受動素子は、上記２つのインダクタ又はキャパシタの中間点に配置されている、ことが好ましい。
【００３５】
上記の構成によれば、受動素子として直列に接続された２つのインダクタを採用し、第１の受動素子及び第２の受動素子の各々としてキャパシタを採用した場合には、本発明をＴ型のＬＰＦに適用可能である。一方、受動素子として直列に接続された２つのキャパシタを採用し、第１の受動素子及び第２の受動素子の各々としてインダクタを採用した場合には、本発明をＴ型のＨＰＦに適用可能である。
【００３６】
本発明の一態様に係る高周波回路モジュールは、誘電体基板と、上記誘電体基板の表面に形成された伝送線路と、上記誘電体基板の裏面に形成されたグランドパターンであって、上記伝送線路と対向するように形成されたグランドパターンと、上記伝送線路に直列に挿入された受動素子と、上記伝送線路と上記グランドパターンとを並列に接続する第１の受動素子と、上記伝送線路と上記グランドパターンとを並列に接続する第２の受動素子とを備え、上記伝送線路と上記グランドパターンとの間に形成される、上記第１の受動素子を含む第１の回路が、上記伝送線路と上記グランドパターンとの間に形成される、上記第２の受動素子を含む第２の回路とが等価である、構成であってもよい。
【００３７】
上記の構成によれば、伝送線路とグランドパターンとが互いに対向するように配置されている場合であっても、第１の受動素子を含む第１の回路と第２の受動素子を含む第２の回路とを等価に構成することができる。したがって、伝送線路から第１のグランドパターンに流れる電流の分布と、伝送線路から第２のグランドパターンに流れる電流の分布との対称性を高めることができ、電圧降下の対称性を高めることができる。この結果、高周波信号に重畳されるノイズを抑制することができる。
【００３８】
本発明の一態様に係る高周波回路基板は、上記高周波回路モジュールの何れかを複数備え、複数の上記高周波回路モジュールの各々に設けられた伝送線路は、他の上記高周波回路モジュールに設けられた伝送線路に接続されており、複数の上記高周波回路モジュールの各々に設けられた第１のグランドパターンは、他の上記高周波回路モジュールに設けられた第１のグランドパターン又は第２のグランドパターンに接続されており、複数の上記高周波回路モジュールの各々に設けられた第２のグランドパターンは、他の上記高周波回路モジュールに設けられた第１のグランドパターン又は第２のグランドパターンに接続されている、ことを特徴とする。
【００３９】
上記の構成によれば、本発明の一態様に係る高周波回路モジュールと同様の効果を奏する。
【発明の効果】
【００４０】
本発明は、高周波信号を伝送する伝送線路を有する高周波回路モジュールにおいて、高周波信号に重畳されるノイズを抑制することができる。
【図面の簡単な説明】
【００４１】
【図１】本発明の第１の実施形態に係るフィルタ回路の構成を示す回路図である。
【図２】（ａ）は、本発明の第１の実施形態に係るフィルタ回路の構成を示す上面図である。（ｂ）及び（ｃ）の各々は、（ａ）に示すＢ−Ｂ’線及びＡ−Ａ’線に沿う矢視断面図である。
【図３】（ａ）及び（ｂ）の各々は、本発明の適用例に係るフィルタ回路の構成を示す回路図である。
【図４】（ａ）〜（ｃ）の各々は、本発明の他の適用例に係るフィルタ回路の構成を示す回路図である。
【図５】（ａ）及び（ｂ）の各々は、本発明の更に他の適用例に係るフィルタ回路の構成を示す回路図である。
【図６】（ａ）は、本発明の第２の実施形態に係るフィルタ回路の構成を示す上面図である。（ｂ）は、（ａ）に示すＣ−Ｃ’線に沿う矢視断面図である。（ｃ）は、当該フィルタ回路の構成を示す回路図である。
【図７】（ａ）は、本発明の第２の実施形態の変形例に係るフィルタ回路の構成を示す上面図である。（ｂ）は、当該フィルタ回路の構成を示す回路図である。
【図８】（ａ）は、本発明の第３の実施形態に係るフィルタ回路の構成を示す上面図である。（ｂ）は、（ａ）に示すＤ−Ｄ’線に沿う矢視断面図である。（ｃ）は、当該フィルタ回路の構成を示す回路図である。
【図９】（ａ）は、本発明の第４の実施形態に係るフィルタ回路の構成を示す回路図である。（ｂ）は、同フィルタ回路の構成を示す上面図である。
【発明を実施するための形態】
【００４２】
〔第１の実施形態〕
本発明の第１の実施形態に係る高周波回路モジュールについて、図面に基づいて以下に説明する。本実施形態に係る高周波回路モジュールは、誘電体基板、信号ライン（伝送線路）、グランドパターン、及び受動素子により構成されており、フィルタ回路として機能する。以下、本実施形態に係る高周波回路モジュールのことを、フィルタ回路と呼称する。なお、本実施形態に係るフィルタ回路は、単体で用いることもできるし、高周波を伝送する高周波回路基板を構成する複数のモジュールのうちの１つとして用いることもできる。後者の場合、本実施形態に係るフィルタ回路を複数組み合わせることによって高周波回路基板を構成してもよいし、本実施形態に係るフィルタ回路と他のモジュールとを組み合わせることによって高周波回路基板を構成してもよい。
【００４３】
（フィルタ回路１０の回路構成）
本実施形態に係るフィルタ回路１０の回路構成について、図１を参照して説明する。図１は、フィルタ回路１０の構成を示す回路図である。
【００４４】
フィルタ回路１０は、図１に示すように、信号ライン１２と、グランドパターン１３，１４と、インダクタＬ１と、キャパシタＣ１，Ｃ２，Ｃ３，Ｃ４とを備えている。信号ライン１２は、伝送線路の一例であり、インダクタＬ１は、信号ライン１２に直列に挿入された受動素子の一例であり、キャパシタＣ１，Ｃ２は、信号ライン１２とグランドパターン１３とを並列に接続する第１の受動素子の一例であり、キャパシタＣ３，Ｃ４は、信号ライン１２とグランドパターン１４とを並列に接続する第２の受動素子の一例である。グランドパターン１３は、第１のグランドパターンとして機能し、グランドパターン１４は、第２のグランドパターンとして機能する。
【００４５】
第１の回路１０ａは、フィルタ回路１０内部に構成された回路であって、信号ライン１２、グランドパターン１３、インダクタＬ１、及びキャパシタＣ１，Ｃ２によって構成される回路である。第２の回路１０ｂは、フィルタ回路１０内部に構成された回路であって、信号ライン１２、グランドパターン１４、インダクタＬ１、及びキャパシタＣ３，Ｃ４によって構成される回路である。
【００４６】
具体的には、キャパシタＣ１は、インダクタＬ１の入力端子ＩＮ側（以下では、単に入力側と記載する）に配置されており、信号ライン１２とグランドパターン１３とを接続する。キャパシタＣ２は、インダクタＬ１の出力端子ＯＵＴ側（以下では、単に出力側と記載する）に配置されており、信号ライン１２とグランドパターン１３とを接続する。換言すれば、キャパシタＣ１，Ｃ２は、信号ライン１２とグランドパターン１３とを並列に接続する。同様に、キャパシタＣ３，Ｃ４は、それぞれ、インダクタＬ１の入力側及び出力側に配置されており、信号ライン１２とグランドパターン１４とを並列に接続する。
【００４７】
キャパシタＣ１，Ｃ３は、インダクタＬ１の入力側に接続されており、キャパシタＣ２，Ｃ４は、インダクタＬ１の出力側に接続されている。
【００４８】
図１に示すように、フィルタ回路１０において、キャパシタＣ１，Ｃ２の各々及びキャパシタＣ３，Ｃ４の各々は、それぞれ、信号ライン１２に対して線対称に配置されている。また、グランドパターン１３及びグランドパターン１４の各々は、それぞれ、信号ライン１２に対して線対称に配置されている。このように構成されたフィルタ回路１０において、第１の回路１０ａは、第２の回路１０ｂと等価である。
【００４９】
フィルタ回路１０において、キャパシタＣ１の部品定数とキャパシタＣ３の部品定数とは、互いに等しく、キャパシタＣ２の部品定数とキャパシタＣ４の部品定数とは、互いに等しいことが好ましい。
【００５０】
図１に示したように、グランドパターン１３，１４をグランドに接地した上で入力端子ＩＮに高周波信号が入力された場合、フィルタ回路１０は、信号ライン１２が伝送する高周波信号に対するローパスフィルタ（ＬＰＦ）として機能し、出力端子ＯＵＴからフィルタ処理を施した高周波信号を出力する。
【００５１】
（フィルタ回路１０の構成）
次に、フィルタ回路１０の具体的な構成について、図２を参照して説明する。図２は、フィルタ回路１０の構成を示す概略図である。具体的には、図２の（ａ）は、フィルタ回路１０の構成を示す上面図である。図２の（ｂ）は、フィルタ回路１０の構成を示す断面図であって、（ａ）に示したＢ−Ｂ’線に沿う矢視断面図である。図２の（ｃ）は、フィルタ回路１０の構成を示す断面図であって、（ａ）に示したＡ−Ａ’線に沿う矢視断面図である。
【００５２】
図２の（ａ）〜（ｃ）に示すように、フィルタ回路１０は、誘電体基板１１を用いて作製されている。具体的には、信号ライン１２は、誘電体基板１１の表面１１ａに形成された導電体膜であり、グランドパターン１３，１４は、信号ライン１２を挟み込む一対のグランドパターンであって、誘電体基板１１の表面１１ａに形成された導電体膜である。上述したように、グランドパターン１３，１４は、何れもグランドに接地されている。
【００５３】
なお、信号ライン１２及びグランドパターン１３，１４を構成する導電体の例としては、銅、アルミニウム等が挙げられる。
【００５４】
図２の（ａ）に示すように、受動素子群の各々であるキャパシタＣ１〜Ｃ４及びグランドパターン１３，１４は、誘電体基板１１を平面視した場合に、信号ライン１２に対して線対称に配置されている。より具体的には、信号ライン１２が延伸する方向と平行な直線であって、信号ライン１２の幅方向の中央を通る直線であるＡ−Ａ’線を対称軸として、キャパシタＣ１〜Ｃ４及びグランドパターン１３，１４は、線対称に配置されている。本明細書において、信号ライン１２の幅方向の中央を通る直線のことを信号ライン１２の中心線と呼称する。
【００５５】
このように、フィルタ回路１０のキャパシタＣ１〜Ｃ４及びグランドパターン１３，１４は、図１に示したように回路図上において信号ライン１２に対して対称に配置されていることに加えて、実空間においても誘電体基板１１を平面視した場合に信号ライン１２に対して線対称に配置されていることが好ましい。なお、キャパシタＣ１〜Ｃ４の各々の形状、及び、グランドパターン１３，１４の各々の形状は、互いに等しいことが更に好ましい。この構成の効果については、フィルタ回路１０の効果の１つとして後述する。上記形状には、誘電体基板１１を平面視した場合の受動素子及びグランドパターンの幾何学的な形状の他に、その形状を決定するパラメータとして、受動素子及びグランドパターンの線幅、線長及び膜厚等が含まれる。
【００５６】
図２の（ｂ）に示すように、キャパシタＣ１は、信号ライン１２の入力側とグランドパターン１３との上にまたがって配置されており、信号ライン１２とグランドパターン１３とを接続する。キャパシタＣ２は、信号ライン１２の出力側とグランドパターン１３との上にまたがって配置されており、信号ライン１２とグランドパターン１３とを接続する。キャパシタＣ３，Ｃ４は、キャパシタＣ１，Ｃ２と同様に構成されており、信号ライン１２とグランドパターン１４とを接続する。
【００５７】
図２の（ｃ）に示すように、インダクタＬ１は、二分された信号ライン１２の対向する端部上にまたがって配置されており、二分された信号ライン１２を接続する。すなわち、インダクタＬ１は、信号ライン１２に挿入されている。
【００５８】
また、フィルタ回路１０は、誘電体基板１１の裏面１１ｂに形成されたグランドパターンであって、少なくとも信号ライン１２と対向する領域に形成されたグランドパターン１５（裏面側グランドパターン）を備えている。グランドパターン１５は、グランドパターン１３，１４と同様に、導電体膜からなりグランドに接地されていることが好ましい。
【００５９】
グランドパターン１５は、フィルタ回路１０の外部に存在する電磁波がノイズとして、信号ライン１２が伝送する高周波信号に重畳されることを抑制すると共に、上記高周波信号に起因する電磁波がノイズとなってフィルタ回路１０の外部回路に影響を与えることを抑制する。すなわち、グランドパターン１５は、ノイズ遮蔽層として機能する。より広範囲からのノイズを遮蔽するために、グランドパターン１５は、信号ライン１２と対向する領域を含む領域であって、より幅広い領域に形成されていることが好ましく、裏面１１ｂの全体に形成されていることがより好ましい。
【００６０】
なお、本実施形態において、フィルタ回路１０がグランドパターン１５を備えるものとして説明しているが、本発明はこれに限定されるものではない。すなわち、フィルタ回路１０において、グランドパターン１５を省略しても構わない。
【００６１】
また、本実施形態においては、信号ライン１２の中心線を対称軸として、キャパシタＣ１〜Ｃ４及びグランドパターン１３，１４が線対称に配置されている構成をベストモードとして説明した。しかし、本発明はこれに限定されるものではない。信号ライン１２が延伸する方向と平行な直線であって、信号ライン１２と重なる直線の何れかを対称軸として、キャパシタＣ１〜Ｃ４及びグランドパターン１３，１４が線対称に配置されていれば、高周波信号に重畳されるノイズを抑制する効果を得ることができる。
【００６２】
以上のように構成されたフィルタ回路１０は、高周波を伝送する高周波伝送基板と同じ誘電体基板上に作製することができる基板型のフィルタ回路である。更に、高周波伝送基板が備える信号ライン及びグランドパターンと、フィルタ回路１０が備える信号ライン１２及びグランドパターン１３，１４とは、同じ製造プロセスを用いて一括して製造可能である。したがって、フィルタ回路１０は、高周波伝送基板と連続的に接続可能であり、入力端子ＩＮ及び出力端子ＯＵＴにおける無用な反射を抑制することができる。
【００６３】
（フィルタ回路１０の部品定数）
フィルタ回路１０の比較例として、フィルタ回路１０の構成から、キャパシタＣ３，Ｃ４とグランドパターン１４とを削除したフィルタ回路を想定する。この比較例に係るフィルタ回路は、従来から知られているπ型フィルタと等価な構成である。
【００６４】
フィルタ回路１０が備えているインダクタＬ１及びキャパシタＣ１〜Ｃ４の部品定数を決定するために、フィルタ回路１０の設計者は、比較例に係るフィルタ回路、すなわち従来から知られているπ型フィルタの部品定数を決定する方法を利用可能である。具体的には、以下のようにインダクタＬ１及びキャパシタＣ１〜Ｃ４の部品定数を決定すればよい。
【００６５】
ステップＳ１：フィルタ回路１０を用いて実現したい特性インピーダンス、カットオフ周波数などの仕様を決定する。
【００６６】
ステップＳ２：その仕様を従来のπ型フィルタで満足するための部品定数を決定する。この工程において、従来のπ型フィルタが備えているインダクタＬ１及びキャパシタＣ１，Ｃ２の部品定数（インダクタンス及び容量）が決定される。
【００６７】
ステップＳ３：キャパシタＣ３の部品定数として、キャパシタＣ１の部品定数と等しい部品定数を採用する。キャパシタＣ４の部品定数として、キャパシタＣ２の部品定数と等しい部品定数を採用する。
【００６８】
キャパシタＣ１の部品定数とキャパシタＣ３の部品定数とが等しく、キャパシタＣ２の部品定数とキャパシタＣ４の部品定数とを等しくすることによって、信号ライン１２からグランドパターン１３，１４に流れる電流の対称性をより高めることができ、電圧降下の対称性を高めることができる。
【００６９】
（フィルタ回路１０の効果）
上述した比較例に係るフィルタ回路、すなわち従来から知られているπ型フィルタと比較して、フィルタ回路１０は、キャパシタＣ３，Ｃ４及びグランドパターン１４を更に備えており、回路図においてキャパシタＣ１〜Ｃ４及びグランドパターン１３，１４が信号ライン１２に対して対称に配置されており、かつ、実空間においてもキャパシタＣ１〜Ｃ４及びグランドパターン１３，１４が信号ライン１２に対して線対称に配置されているという点が異なる。
【００７０】
まず、回路図において、キャパシタＣ１〜Ｃ４及びグランドパターン１３，１４が信号ライン１２に対して対称に配置されていることによって、フィルタ回路１０は、従来のπ型フィルタと同様にＬＰＦとして機能することに加えて、信号ライン１２が伝送する高周波信号に混入するノイズを抑制する効果を奏する。
【００７１】
例えば、比較例に係るフィルタ回路は、信号ラインが伝送する高周波伝送信号の高周波成分のうち特定の高周波成分以外をキャパシタを介してグランドパターンに流す（中和させる）ことによって信号ラインに特定の高周波成分をもつ高周波信号を伝送させる。しかし、信号ラインとその両側のグランドパターンの間に生じる各電位差に差が生じると、キャパシタ等を介してグランドパターンに流された高周波成分が信号ラインにノイズとして混入される。
【００７２】
一方、本発明に係るフィルタ回路１０では、信号ライン１２が伝送する高周波信号の高周波成分は、キャパシタＣ１〜Ｃ４を介して信号ライン１２からグランドパターン１３，１４の各々に同様に流れる。したがって、信号ライン１２とグランドパターン１３との間に生じる電位差と、信号ライン１２とグランドパターン１４との間に生じる電位差とは、同等ないし同程度となる。したがって、グランドパターン１３とグランドパターン１４との間に生じる電界を抑制することでき、結果的に高周波信号に混入するノイズを抑制することができる。
【００７３】
更に、フィルタ回路１０においては、実空間においてもキャパシタＣ１〜Ｃ４及びグランドパターン１３，１４が信号ライン１２、より具体的には信号ライン１２の中心線に対して線対称に配置されている。この構成によれば、キャパシタＣ１〜Ｃ４を介して信号ライン１２からグランドパターン１３，１４の各々に流れる電流の分布の対称性は、より高くなり、電圧降下の対称性をより高めることができる。したがって、グランドパターン１３とグランドパターン１４との間に生じる電界をより抑制することでき、結果的に高周波信号に混入するノイズをより抑制することができる。
【００７４】
なお、本発明に係るフィルタ回路の構成は、フィルタ回路１０の構成に限定されるものでなはい。特に、信号ライン１２に直列に挿入された受動素子（インダクタＬ１）と、信号ラインとグランドパターンとを並列に接続する受動素子群（キャパシタＣ１〜Ｃ４）とは、所望のフィルタ回路の構成に応じて適宜変更することが可能である。本発明に係るフィルタ回路の様々な適用例については、参照する図面を代えて後述する。
【００７５】
また、フィルタ回路１０の伝送線路は、信号ライン１２とグランドパターン１３，１４とからなるコプレーナ線路として構成されているが、これに限定されるものではない。本発明に係るフィルタ回路の伝送線路は、誘電体基板を介して互いに対向する信号ラインとグランドパターンとからなるマイクロストリップ線路として構成することもできる。この構成についても参照する図面を代えて後述する。
【００７６】
〔適用例〕
本発明の適用例に係るフィルタ回路について、図３〜図５に基づいて以下に説明する。図３の（ａ）及び（ｂ）は、それぞれ、本発明の適用例に係るフィルタ回路２０，３０の構成を示す回路図である。図４の（ａ）〜（ｃ）は、それぞれ、本発明の他の適用例に係るフィルタ回路４０，５０，６０の構成を示す回路図である。図５の（ａ）及び（ｂ）は、本発明の更に他の適用例に係るフィルタ回路７０，８０の構成を示す回路図である。
【００７７】
なお、フィルタ回路２０〜８０の各々は、第１の実施形態に係るフィルタ回路１０と同様に、誘電体基板の表面に信号ライン１２とグランドパターン１３，１４とを形成することによって作製可能である。信号ライン１２及びグランドパターン１３，１４は、何れもフィルタ回路１０と同様に構成されているため、その説明を省略する。
【００７８】
図３の（ａ）に示すように、フィルタ回路２０は、信号ライン１２に直列に挿入された受動素子として、直列に接続された２つのインダクタＬ２１，Ｌ２２を採用している。また、フィルタ回路２０は、信号ライン１２とグランドパターン１３，１４とを並列に接続する受動素子群としてキャパシタＣ２１，Ｃ２２を採用している。キャパシタＣ２１，Ｃ２２及びグランドパターン１３，１４は、回路図において、信号ライン１２に対して対称に配置されている。キャパシタＣ２１は、インダクタＬ２１とインダクタＬ２２との中間点とグランドパターン１３とに接続されている。キャパシタＣ２２は、インダクタＬ２１とインダクタＬ２２との上記中間点とグランドパターン１４とに接続されている。
【００７９】
図３の（ｂ）に示すように、フィルタ回路３０は、信号ライン１２に直列に挿入された受動素子として、インダクタＬ３１を採用している。また、フィルタ回路３０は、信号ライン１２とグランドパターン１３，１４とを並列に接続する受動素子群としてキャパシタＣ３１，Ｃ３２を採用している。キャパシタＣ３１，Ｃ３２及びグランドパターン１３，１４は、回路図において、信号ライン１２に対して対称に配置されている。キャパシタＣ３１は、インダクタＬ３１の出力側とグランドパターン１３とに接続されている。キャパシタＣ３２は、インダクタＬ３１の出力側とグランドパターン１４とに接続されている。
【００８０】
なお、ここでは、キャパシタＣ３１，Ｃ３２がインダクタＬ３１の出力側に接続されているものとして説明しているが、インダクタＬ３１の入力側に接続されていてもよい。すなわち、キャパシタＣ３１，Ｃ３２は、インダクタＬ３１の入力側及び出力側の何れか一方の同じ側に接続されていればよい。
【００８１】
以上のように構成されたフィルタ回路２０，３０は、何れもＬＰＦとして機能する。また、フィルタ回路２０，３０のそれぞれにおいて、受動素子群である各キャパシタ及びグランドパターン１３，１４は、実空間においても信号ライン１２、より具体的には信号ライン１２の中心線に対して線対称に配置されていることが好ましい。
【００８２】
他の適用例として、図４の（ａ）に示すように、フィルタ回路４０は、信号ライン１２に直列に挿入された受動素子としてキャパシタＣ４１を採用しており、信号ライン１２とグランドパターン１３，１４とを並列に接続する受動素子群としてインダクタＬ４１，Ｌ４２，Ｌ４３，Ｌ４４を採用している。フィルタ回路４０は、第１の実施形態に係るフィルタ回路１０のインダクタＬ１及びキャパシタＣ１〜Ｃ４を、それぞれ、キャパシタＣ４１及びインダクタＬ４１〜Ｌ４４に置換したものである。
【００８３】
図４の（ｂ）に示すように、フィルタ回路５０は、信号ライン１２に直列に挿入された受動素子として、直列に接続された２つのキャパシタＣ５１，Ｃ５２を採用しており、受動素子群としてインダクタＬ５１，Ｌ５２を採用している。フィルタ回路５０は、本発明の適用例に係るフィルタ回路２０のインダクタＬ２１，Ｌ２２及びキャパシタＣ２１，Ｃ２２を、それぞれ、キャパシタＣ５１，Ｃ５２及びインダクタＬ５１，Ｌ５２に置換したものである。
【００８４】
図４の（ｃ）に示すように、フィルタ回路６０は、信号ライン１２に直列に挿入された受動素子として、キャパシタＣ６１を採用しており、受動素子群の各々としてインダクタＬ６１，Ｌ６２を採用している。フィルタ回路６０は、本発明の適用例に係るフィルタ回路３０のインダクタＬ３１及びキャパシタＣ３１，Ｃ３２を、それぞれ、キャパシタＣ６１及びインダクタＬ６１，Ｌ６２に置換したものである。
【００８５】
以上のように構成されたフィルタ回路４０，５０，６０のそれぞれにおいて、受動素子群である各インダクタ及びグランドパターン１３，１４は、回路図において、信号ライン１２に対して対称に配置されている。また、フィルタ回路４０，５０，６０のそれぞれにおいて、受動素子群である各インダクタ及びグランドパターン１３，１４は、実空間においても信号ライン１２、より具体的には信号ライン１２の中心線に対して線対称に配置されていることが好ましい。
【００８６】
以上のように構成されたフィルタ回路４０，５０，６０は、何れもハイパスフィルタ（ＨＰＦ）として機能する。
【００８７】
更に他の適用例として、図５の（ａ）に示すように、フィルタ回路７０は、信号ライン１２に直列に挿入された受動素子として、直列に接続されたインダクタＬ７１とキャパシタＣ７１とを採用しており、受動素子群としてインダクタＬ７２，Ｌ７３，Ｌ７４，Ｌ７５及びキャパシタＣ７２，Ｃ７３，Ｃ７４，Ｃ７５を採用している。受動素子群の各々は、並列に接続された１組のインダクタとキャパシタと（例えばインダクタＬ７２とキャパシタＣ７２と）からなる。
【００８８】
フィルタ回路７０は、第１の実施例に係るフィルタ回路１０のインダクタＬ１を直列に接続されたインダクタＬ７１とキャパシタＣ７１とに置換し、キャパシタＣ１〜Ｃ４のそれぞれを、並列に接続された１組のインダクタとキャパシタとに置換したものである。
【００８９】
以上のように構成されたフィルタ回路７０は、バンドパスフィルタ（ＢＰＦ）として機能する。
【００９０】
図５の（ｂ）に示すように、フィルタ回路８０は、信号ライン１２に挿入された受動素子として、並列に接続されたインダクタＬ８１とキャパシタＣ８１とを採用しており、受動素子群としてインダクタＬ８２，Ｌ８３，Ｌ８４，Ｌ８５及びキャパシタＣ８２，Ｃ８３，Ｃ８４，Ｃ８５を採用している。受動素子群の各々は、直列に接続された１組のインダクタとキャパシタと（例えばインダクタＬ８２とキャパシタＣ８２と）からなる。
【００９１】
フィルタ回路８０は、第１の実施例に係るフィルタ回路１０のインダクタＬ１を並列に接続されたインダクタＬ８１とキャパシタＣ８１とに置換し、キャパシタＣ１〜Ｃ４のそれぞれを、直列に接続された１組のインダクタとキャパシタとに置換したものである。
【００９２】
以上のように構成されたフィルタ回路８０は、バンドエリミネーションフィルタ（ＢＥＦ）として機能する。
【００９３】
以上のように構成されたフィルタ回路７０，８０のそれぞれにおいて、受動素子群である各インダクタ及び各キャパシタ、並びに、グランドパターン１３，１４は、回路図において、信号ライン１２に対して対称に配置されている。また、フィルタ回路７０，８０のそれぞれにおいて、受動素子群である各インダクタ及び各キャパシタ、並びに、グランドパターン１３，１４は、実空間においても信号ライン１２、より具体的には信号ライン１２の中心線に対して線対称に配置されていることが好ましい。
【００９４】
フィルタ回路７０，８０では、受動素子群が信号ライン１２に挿入された受動素子の入力側及び出力側の両方に配置されているものとして説明したが、これに限定されるものではない。受動素子群が信号ライン１２に挿入された受動素子の入力側及び出力側の少なくとも何れか一方（何れか一方である場合には同じ側）に接続されていれば、フィルタ回路７０及びフィルタ回路８０は、それぞれ、ＢＰＦ及びＢＥＦとして機能する。
【００９５】
また、第１の実施形態及び適用例に係るフィルタ回路１０〜８０の各々を複数段接続することによって、１つのフィルタ回路を構成してもよい。
【００９６】
また、フィルタ回路１０〜８０の各々は、インダクタ及びキャパシタを備えたＬＣフィルタであるが、本発明はこれに限定されるものではない。本発明は、例えば、キャパシタ及び抵抗を備えたＲＣフィルタにも適用可能であるし、抵抗を備えたアッテネータにも適用可能である。本発明をＲＣフィルタに適用する場合、フィルタ回路１０のインダクタＬ１を抵抗に置換すればよい。本発明をアッテネータに適用する場合、フィルタ回路１０のインダクタＬ１及びキャパシタＣ１〜Ｃ４の各々を抵抗に置換すればよい。アッテネータは、全周波数帯域の高周波信号の振幅を減衰させるものであるから、フィルタの一種である。
【００９７】
また、フィルタ回路１０〜８０の各々は、信号ライン１２に挿入された受動素子、及び、信号ライン１２に並列に接続された受動素子群の各々として、１つ又は２つの受動素子を採用しているが、本発明は、これに限定されるものではない。すなわち、信号ライン１２に挿入された受動素子、及び、信号ライン１２に並列に接続された受動素子群の各々として、３つ以上の受動素子からなる構成を採用してもよい。
【００９８】
〔第２の実施形態〕
本発明の第２の実施形態に係る高周波回路モジュールについて、図面に基づいて以下に説明する。本実施形態に係る高周波回路モジュールは、第１の実施形態に係る高周波回路モジュールと同様、誘電体基板、信号ライン（伝送線路）、グランドパターン、及び受動素子により構成されており、フィルタ回路として機能する。以下、本実施形態に係る高周波回路モジュールのことを、フィルタ回路と呼称する。
【００９９】
本実施形態に係るフィルタ回路９０について、図６に基づいて以下に説明する。なお、第１の実施形態に係るフィルタ回路１０と同様の部材に関しては、同じ符号を付し、その説明を省略する。図６の（ａ）は、フィルタ回路９０の構成を示す上面図である。図６の（ｂ）は、フィルタ回路９０の構成を示す断面図であり、図６の（ａ）に示したＣ−Ｃ’線に沿う矢視断面図である。図６の（ｃ）は、フィルタ回路９０の構成を示す回路図である。
【０１００】
（短絡ポスト群）
図６の（ａ）及び（ｂ）に示すように、フィルタ回路９０は、フィルタ回路１０と比較して、短絡ポスト群９６ａ〜９６ｄを備えている点が異なる。短絡ポスト群９６ａ〜９６ｄは、特許請求の範囲に記載の短絡経路群に対応する。短絡ポスト群９６ａ〜９６ｄの各々は、誘電体基板９１に設けられたスルーホールの内壁に沿って形成された導電体からなる柱状ポストである。
【０１０１】
短絡ポスト群９６ａ〜９６ｄは、誘電体基板９１の表面に形成されたグランドパターン１３及びグランドパターン１４の各々と、誘電体基板の裏面に形成された裏面側グランドパターンであるグランドパターン１５とを短絡させる。
【０１０２】
図６の（ｃ）に示すように、回路図において、キャパシタＣ１〜Ｃ４の各々及びグランドパターン１３，１４は、信号ライン１２に対して対称に配置されている。実空間においても、図６の（ａ）に示すように、キャパシタＣ１〜Ｃ４の各々及びグランドパターン１３，１４は、信号ライン１２、より具体的には信号ライン１２の中心線に対して線対称に配置されていることが好ましい。
【０１０３】
フィルタ回路１０と同様に、フィルタ回路９０には、第１の回路９０ａと第２の回路９０ｂとが設けられている。第１の回路９０ａは、信号ライン１２とグランドパターン１３との間に形成される回路であって、キャパシタＣ１，Ｃ２を含む回路である。第２の回路９０ｂは、信号ライン１２とグランドパターン１４との間に形成される回路であって、キャパシタＣ３，Ｃ４を含む回路である。フィルタ回路９０において、第１の回路９０ａは、第２の回路９０ｂと等価である。
【０１０４】
上記の構成によれば、グランドパターン１３とグランドパターン１４とは、短絡ポスト群９６ａ〜９６ｄ及びグランドパターン１５を介して短絡されるため、グランドパターン１３とグランドパターン１４との間に生じる電位差をより抑制できる。特に、グランドパターン１３とグランドパターン１４の面積が相違している場合であっても、これらは短絡ポスト群９６ａ〜９６ｄ及びグランドパターン１５を介して短絡されるため、グランドパターン１３とグランドパターン１４との間に生じる電位差が抑制される。
【０１０５】
したがって、フィルタ回路９０は、信号ライン１２が伝送する高周波信号に重畳されるノイズをより抑制することができる。
【０１０６】
また、図６の（ａ）に示すように、短絡ポスト群９６ａ〜９６ｄは、信号ライン１２、より具体的には信号ライン１２の中心線に対して線対称な位置に設けられていることが好ましい。この構成によれば、信号ライン１２からグランドパターン１５に流れる電流の分布の対称性をより高めることができる。
【０１０７】
（一点アース）
フィルタ回路９０において、信号ラインが伝送する高周波信号の実効波長をλｅとして、キャパシタＣ１〜Ｃ４及び短絡ポスト群９６ａ〜９６ｄは、半径が０．１×λｅの円内に配置されていることが好ましい。図６の（ａ）に破線で示した円Ｓ１は、半径が０．１×λｅの円を表している。
【０１０８】
短絡ポスト群９６ａ〜９６ｄをキャパシタＣ１〜Ｃ４の直近に配置することによって、キャパシタＣ１〜Ｃ４及び短絡ポスト群９６ａ〜９６ｄを円Ｓ１内に配置することができる。この構成によれば、フィルタ回路９０のアースを一点アースと見做すことができ、グランドパターン１３の電位とグランドパターン１４の電位とを精密に一致させることができる。換言すれば、グランドパターン１３とグランドパターン１４との間に生じる電位差を解消することができる。したがって、信号ライン１２とグランドパターン１３，１４とからなる伝送路をよりより伝送路として機能させることができる。
【０１０９】
（変形例）
フィルタ回路９０の変形例に係るフィルタ回路９０１について、図７に基づいて以下に説明する。なお、フィルタ回路９０と同様の部材に関しては、同じ符号を付し、その説明を省略する。図７の（ａ）は、フィルタ回路９０１の構成を示す上面図である。図７の（ｂ）は、フィルタ回路９０１の構成を示す回路図である。
【０１１０】
フィルタ回路９０１は、フィルタ回路９０と比較して、キャパシタＣ１〜Ｃ４及び短絡ポスト群９６１ａ，９６１ｂの配置が異なる。短絡ポスト群９６１ａ，９６１ｂは、特許請求の範囲に記載の短絡経路群に対応する。誘電体基板９１１は、誘電体基板９１と比較してスルーホールが設けられている位置が異なる。
【０１１１】
具体的には、キャパシタＣ１，Ｃ２は、キャパシタＣ１とキャパシタＣ２との間隔が信号ライン１２からグランドパターン１３に近づくにしたがって狭まるように配置されている。また、短絡ポスト９６１ａは、キャパシタＣ１を長手方向に延伸した領域とキャパシタＣ２を長手方向に延伸した領域とが重なる領域に設けられている。
【０１１２】
キャパシタＣ３，Ｃ４及び短絡ポスト９６１ｂは、キャパシタＣ１，Ｃ２及び短絡ポスト９６１ａと同様に構成されている。
【０１１３】
フィルタ回路９０と同様に、フィルタ回路９０１には、第１の回路９０１ａと第２の回路９０１ｂが設けられている。第１の回路９０１ａは、信号ライン１２とグランドパターン１３との間に形成される回路であって、キャパシタＣ１，Ｃ２を含む回路である。第２の回路９０１ｂは、信号ライン１２とグランドパターン１４との間に形成される回路であって、キャパシタＣ３，Ｃ４を含む回路である。フィルタ回路９０１において、第１の回路９０１ａは、第２の回路９０１ｂと等価である。
【０１１４】
この構成によれば、フィルタ回路９０と比較して、キャパシタＣ１〜Ｃ４及び短絡ポスト群９６１ａ，９６１ｂをより狭い範囲内に配置することができる（図７の（ａ）参照）。したがって、フィルタ回路９０１のアースは、よりよい一点アースと見做すことができる。
【０１１５】
〔第３の実施形態〕
本発明の第３の実施形態に係る高周波回路モジュールについて、図面に基づいて以下に説明する。本実施形態に係る高周波回路モジュールは、第１の実施形態に係る高周波回路モジュールと同様、誘電体基板、信号ライン（伝送線路）、グランドパターン、及び受動素子により構成されており、フィルタ回路として機能する。以下、本実施形態に係る高周波回路モジュールのことを、フィルタ回路と呼称する。
【０１１６】
なお信号ライン１２ｃとグランドパターン１１３，１１６とを並列に接続する受動素子群として抵抗Ｒ１０１，Ｒ１０２，Ｒ１０３，Ｒ１０４を採用する場合、従来のπ型で使用する抵抗に比して抵抗が１／２のものを採用する。
【０１１７】
本実施形態に係るフィルタ回路９０２について、図８に基づいて以下に説明する。フィルタ回路９０２は、第２の実施形態に係るフィルタ回路９０のグランドパターン１３，１４を短絡パッド９３２，９４２に変形することによって得られる構成である。そこで、本実施形態では、フィルタ回路９０と同様の部材に関しては，同じ符号を付し、その説明を省略する。
【０１１８】
図８の（ａ）は、フィルタ回路９０２の構成を示す上面図である。図８の（ｂ）は、フィルタ回路９０２の構成を示す断面図であり、図８の（ａ）に示したＤ−Ｄ’線に沿う矢視断面図である。図８の（ｃ）は、フィルタ回路９０２の構成を示す回路図である。
【０１１９】
図８の（ｃ）に示すように、フィルタ回路９０２は、信号ライン１２と、グランドパターン１５を置き換えたグランドパターン９５と、信号ライン１２に直列に挿入された受動素子であるインダクタＬ１と、信号ライン１２とグランドパターン９５とを並列に接続する受動素子群であるキャパシタＣ１〜Ｃ４とを備えている。
【０１２０】
キャパシタＣ１，Ｃ２は、短絡パッド９３２と短絡ポスト群９６ａ，９６ｂとを介してグランドパターン９５に短絡されている。同様に、キャパシタＣ３，Ｃ４は、短絡パッド９４２と短絡ポスト群９６ｃ，９６ｄとを介してグランドパターン９５に短絡されている。このように構成されたフィルタ回路９０２のキャパシタＣ１〜Ｃ４及びグランドパターン９５は、図８の（ｃ）に示した回路図において、信号ライン１２に対して対称に配置されている。
【０１２１】
フィルタ回路１０と同様に、フィルタ回路９０２には、第１の回路９０２ａと第２の回路９０２ｂとが設けられている。第１の回路９０２ａは、信号ライン１２とグランドパターン１３との間に形成される回路であって、キャパシタＣ１，Ｃ２を含む回路である。第２の回路９０２ｂは、信号ライン１２とグランドパターン１４との間に形成される回路であって、キャパシタＣ３，Ｃ４を含む回路である。フィルタ回路９０２において、第１の回路９０ａは、第２の回路９０ｂと等価である。
【０１２２】
次に、図８の（ａ）及び（ｂ）を参照しながらフィルタ回路９０２の具体的な構成について説明する。
【０１２３】
図８の（ａ）及び（ｂ）に示すように、信号ライン１２は、誘電体基板９１の表面９１ａに形成された導電体膜である。グランドパターン９５は、信号ライン１２と対向するように誘電体基板９１の裏面９１ｂに形成された導電体膜である。
【０１２４】
短絡パッド９３２は、誘電体基板９１の表面に形成された導電体膜であって、キャパシタＣ１とキャパシタＣ２とを短絡させる。また、短絡パッド９３２は、短絡パッド９３２の下側に形成された短絡ポスト群９６ａ，９６ｂを介してグランドパターン９５に接続されている。
【０１２５】
なお、短絡パッド９３２は、キャパシタＣ１，Ｃ２の各々を誘電体基板９１の表面に十分な強度で固定できればよく、必ずしもキャパシタＣ１とキャパシタＣ２とを直接短絡させるものでなくてもよい。すなわち、短絡パッド９３２は、キャパシタＣ１，Ｃ２の各々を別個に固定する２枚の導電体膜によって構成されていてもよい。
【０１２６】
短絡パッド９４２は、短絡パッド９３２と同様に構成されている。
【０１２７】
フィルタ回路９０２において、キャパシタＣ１〜Ｃ４及びグランドパターン９５は、図８の（ａ）に示すように、実空間においても信号ライン１２、より具体的には信号ライン１２の中心線に対して線対称に配置されていることが好ましい。
【０１２８】
また、短絡パッド９３２と短絡パッド９４２とは、実空間においても信号ライン１２、より具体的には信号ライン１２の中心線に対して線対称に配置されていることが好ましい。この構成によれば、信号ライン１２から短絡パッド９３２，９４２を介してグランドパターン９５に流れる電流の分布の対称性を高めることができ、電圧降下の対称性を高めることができる。
【０１２９】
図８の（ａ）に破線で示した円Ｓ１は、半径が０．１×λｅの円を表している。図８の（ａ）に示すように、キャパシタＣ１〜Ｃ４及び短絡ポスト群９６ａ〜９６ｄは、円Ｓ１内に配置されていることが好ましい。この構成によれば、フィルタ回路９０のアースを一点アースと見做すことができる。
【０１３０】
以上のように構成されたフィルタ回路９０２は、第２の実施形態に係るフィルタ回路９０と同様の効果を奏する。
【０１３１】
〔第４の実施形態〕
本発明の第４の実施形態に係る高周波回路基板について、図面に基づいて以下に説明する。本実施形態に係る高周波回路基板は、第１の実施形態の適用例である高周波回路モジュールを複数備えた高周波回路基板である。
【０１３２】
本実施形態に係る高周波回路基板は、第１〜第３の実施形態の何れかに記載された高周波回路モジュールを複数備え、複数の上記高周波回路モジュールの各々に設けられた伝送線路は、他の上記高周波回路モジュールに設けられた伝送線路に接続されており、複数の上記高周波回路モジュールの各々に設けられた第１のグランドパターンは、他の上記高周波回路モジュールに設けられた第１のグランドパターン又は第２のグランドパターンに接続されており、複数の上記高周波回路モジュールの各々に設けられた第２のグランドパターンは、他の上記高周波回路モジュールに設けられた第１のグランドパターン又は第２のグランドパターンに接続されている。
【０１３３】
本実施形態に係る高周波回路基板の具体例である高周波回路基板１１０について、図９に基づいて以下に説明する。図９の（ａ）は、高周波回路基板１１０の構成を示す回路図である。図９の（ｂ）は、高周波回路基板１１０の構成を示す上面図である。
【０１３４】
高周波回路基板１１０は、第１の実施形態の適用例であるフィルタ回路３０、フィルタ回路４０、及びアッテネータ１００を組み合わせることによって得られる構成であり、信号ライン１２ａ、キャパシタＣ３１，Ｃ３２、インダクタＬ３１、信号ライン１２ｂ、キャパシタＣ４１、インダクタＬ４１〜Ｌ４４、信号ライン１２ｃ、抵抗Ｒ１０１〜Ｒ１０５、及びグランドパターン１１３，１１４，１１６を備えている。
【０１３５】
フィルタ回路３０は、信号ライン１２ａに直列に挿入された受動素子として、インダクタＬ３１を採用している。また、フィルタ回路３０は、信号ライン１２ａとグランドパターン１１４，１１６とを並列に接続する受動素子群としてキャパシタＣ３２，３１を採用している。信号ライン１２ａ、グランドパターン１１６、インダクタＬ３１及びキャパシタＣ３１は、フィルタ回路３０の第１の回路を構成する。また、信号ライン１２ａ、グランドパターン１１４、インダクタＬ３１及びキャパシタＣ３２は、フィルタ回路３０の第２の回路を構成する。フィルタ回路３０において第１の回路と第２の回路とは、等価である。
【０１３６】
フィルタ回路４０は、信号ライン１２ｂに直列に挿入された受動素子として、キャパシタＣ４１を採用している。また、フィルタ回路４０は、信号ライン１２ｂとグランドパターン１１３，１１４とを並列に接続する受動素子群としてインダクタＬ４１〜Ｌ４４を採用している。信号ライン１２ｂ、グランドパターン１１３、キャパシタＣ４１及びインダクタＬ４１，Ｌ４２は、フィルタ回路４０の第１の回路を構成する。また、信号ライン１２ｂ、グランドパターン１１４、キャパシタＣ４１及びインダクタＬ４３，Ｌ４４は、フィルタ回路４０の第２の回路を構成する。フィルタ回路４０において、第１の回路と第２の回路とは、等価である。
【０１３７】
アッテネータ１００は、信号ライン１２ｃに直列に挿入された受動素子として、抵抗Ｒ１０５を採用している。また、アッテネータ１００は、信号ライン１２ｃとグランドパターン１１３，１１６とを並列に接続する受動素子群として抵抗Ｒ１０１，Ｒ１０２，Ｒ１０３，Ｒ１０４を採用している。信号ライン１２ｃ、グランドパターン１１３、抵抗Ｒ１０５及び抵抗Ｒ１０１，Ｒ１０２は、アッテネータ１００の第１の回路を構成する。また、信号ライン１２ｃ、グランドパターン１１６、抵抗Ｒ１０５及び抵抗Ｒ１０３，Ｒ１０４は、アッテネータ１００の第２の回路を構成する。アッテネータ１００において、第１の回路と第２の回路とは、等価である。
【０１３８】
高周波回路１１０において、フィルタ回路３０、フィルタ回路４０、及びアッテネータ１００は、図９に示すように、以下のように接続されている。すなわち、高周波回路基板１１０において、信号ライン１２ａは、信号ライン１２ｂに接続されており、信号ライン１２ｃは、信号ライン１２ａと信号ライン１２ｂとの接続点に接続されている。換言すれば、フィルタ回路４０の信号ライン１２ｂの出力端子は、アッテネータ１００の信号ライン１２ｃの入力端子に接続されており、フィルタ回路３０の信号ライン１２ａは、信号ライン１２ｂと信号ライン１２ｃとの接続部に接続されている。
【０１３９】
グランドパターン１１３は、フィルタ回路４０における第１のグランドパターンとして機能すると共に、アッテネータ１００における第１のグランドパターンとして機能する。グランドパターン１１４は、フィルタ回路４０における第２のグランドパターンとして機能すると共に、フィルタ回路３０における第２のグランドパターンとして機能する。グランドパターン１１６は、フィルタ回路３０における第１のグランドパターンとして機能すると共に、アッテネータ１００の第２のグランドパターンとして機能する。
【０１４０】
グランドパターン１１３，１１４，１１６をグランドに接地した上で、高周波回路基板１１０の入力端子ＩＮに高周波信号が入力されると共に高周波回路基板１１０の電源端子Ｖｃｃに直流電源が接続された場合、フィルタ回路３０は、信号ライン（伝送線路）１２ａが伝送する直流電流に対するＬＰＦとして機能し、フィルタ回路４０は、信号ライン１２ｂが伝送する高周波信号に対するＨＰＦとして機能し、アッテネータ１００は、信号ライン１２ｃが伝送する高周波信号に対するアッテネータとして機能する。したがって、高周波回路基板１１０の出力端子ＯＵＴからは、ＨＰＦとアッテネータとを施された高周波信号が出力される。
【０１４１】
なお、図９に示す高周波回路基板１１０では、高周波回路基板１１０の信号ライン１２ｂの入力端子側に、キャパシタ１２１が直列に挿入されており、高周波回路基板１１０の信号ライン１２ｂの出力端子側に、キャパシタＣ１２２及びアンプＡ１２１が直列に挿入されている。キャパシタＣ１２１，Ｃ１２２は、信号ライン１２ｂが伝送する高周波信号に含まれる直流成分を遮断し、アンプＡ１２１は、信号ライン１２ｂが伝送する高周波信号を増幅する。このように信号ライン１２ｂに直列に挿入されたキャパシタＣ１２１，Ｃ１２２及びアンプＡ１２１は、信号ライン１２ｂからグランドパターン１１３，１１４に流れる電流の分布の対称性に影響を与えず、電圧降下の対称性にも影響を与えない。
【０１４２】
また、図９に示す高周波回路基板１１０では、高周波回路基板１１０の信号ライン１２ｃの入力端子側に、キャパシタＣ１２３が直列に挿入されており、高周波回路基板１１０の信号ライン１２ｃの出力端子側に、キャパシタＣ１２４が直列に挿入されている。キャパシタＣ１２３，Ｃ１２４は、信号ライン１２ｃが伝送する高周波信号に含まれる直流成分を遮断する。このように信号ライン１２ｃに直列に挿入されたキャパシタＣ１２３，Ｃ１２４も、信号ライン１２ｃからグランドパターン１１３，１１４に流れる電流の分布の対称性に影響を与えず、電圧降下の対称性にも影響を与えない。
【０１４３】
以上のように、高周波回路基板１１０の信号ライン１２ａ，１２ｂ，１２ｃのうち少なくとも１つの信号ラインには、キャパシタ、インダクタ、抵抗、及びアンプのうち少なくとも何れかが直列に挿入されていてもよい。
【０１４４】
なお、高周波回路基板１１０では、複数の高周波モジュールの各々としてフィルタ回路３０，４０及びアッテネータ１００を採用し、それらを図９に示すように接続する構成を採用した。しかし、複数の高周波モジュールの各々の構成、及び、それらの接続態様は、所望の高周波伝送特性を実現するために適宜選択することができる。
【０１４５】
本発明は、上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【０１４６】
本発明は、高周波信号を伝送する伝送線路を有する高周波回路モジュール、及び、高周波回路モジュールを複数備えた高周波回路基板に利用することができる。
【符号の説明】
【０１４７】
１０  フィルタ回路（高周波回路モジュール）
１０ａ  第１の回路
１０ｂ  第２の回路
１１  誘電体基板
１２  信号ライン（伝送線路）
１３  グランドパターン（第１のグランドパターン）
１４  グランドパターン（第２のグランドパターン）
１５  グランドパターン（裏面側グランドパターン）
Ｌ１  インダクタ（受動素子）
Ｃ１，Ｃ２  キャパシタ（第１の受動素子）
Ｃ３，Ｃ４  キャパシタ（第２の受動素子）
２０，３０，４０，５０，６０，７０，８０  フィルタ回路（高周波回路モジュール）
２０ａ，３０ａ，４０ａ，５０ａ，６０ａ，７０ａ，８０ａ  第１の回路
２０ｂ，３０ｂ，４０ｂ，５０ｂ，６０ｂ，７０ｂ，８０ｂ  第２の回路
Ｌ２１，Ｌ２２，Ｌ３１  インダクタ（受動素子）
Ｃ２１，Ｃ３１  キャパシタ（第１の受動素子）
Ｃ２２，Ｃ３２  キャパシタ（第２の受動素子）
Ｌ４１，Ｌ４２，Ｌ５１，Ｌ６１  インダクタ（第１の受動素子）
Ｌ４３，Ｌ４４，Ｌ５２，Ｌ６２  インダクタ（第２の受動素子）
Ｃ４１，Ｃ５１，Ｃ５２，Ｃ６１  キャパシタ（受動素子）
Ｌ７１，Ｌ８１  インダクタ（受動素子）
Ｃ７１，Ｃ８１  キャパシタ（受動素子）
Ｌ７２，Ｌ７３，Ｌ８２，Ｌ８３  インダクタ（第１の受動素子）
Ｌ７４，Ｌ７５，Ｌ８４，Ｌ８５  インダクタ（第２の受動素子）
Ｃ７２，Ｃ７３，Ｃ８２，Ｃ８３  キャパシタ（第１の受動素子）
Ｃ７４，Ｃ７５，Ｃ８４，Ｃ８５  キャパシタ（第２の受動素子）
９０，９０１，９０２  フィルタ回路（高周波回路モジュール）
９０ａ，９０１ａ，９０２ａ  第１の回路
９０ｂ，９０１ｂ，９０２ｂ  第２の回路
９１，９１１  誘電体基板
９３２，９４２  短絡パッド
９５  グランドパターン
９６ａ，９６ｂ，９６ｃ，９６ｄ，９６１ａ，９６１ｂ  短絡ポスト群（短絡経路群）
１００  アッテネータ（高周波回路モジュール）
１１０  高周波回路基板
Ｒ１０５  抵抗（受動素子）
Ｒ１０１，Ｒ１０２  抵抗（第１の受動素子）
Ｒ１０３，Ｒ１０４  抵抗（第２の受動素子）
１１３，１１４，１１６  グランドパターン
【図１】
0006692569.tif 000002
【図２】
0006692569.tif 000003
【図３】
0006692569.tif 000004
【図４】
0006692569.tif 000005
【図５】
0006692569.tif 000006
【図６】
0006692569.tif 000007
【図７】
0006692569.tif 000008
【図８】
0006692569.tif 000009
【図９】
0006692569.tif 000010