(57)【特許請求の範囲】
【請求項１】
検査対象となる複数の抵抗素子が直列接続されてなる半導体素子の多数を配置して構成される半導体の抵抗異常を検出する装置であって、前記多数の半導体素子のうちの特定の半導体素子を選択し該選択された半導体素子に電流を流すべく、該各半導体素子の両端に接続される選択スイッチと、前記各抵抗素子の抵抗値を測定すべく、該各抵抗素子の一端側及び他端側に接続される測定スイッチと、を有し、
前記選択スイッチおよび前記測定スイッチの少なくとも一部が、双方向アナログスイッチから構成されるか、若しくは前記選択スイッチおよび前記測定スイッチの少なくとも一部が、一方向スイッチから構成され、
前記選択スイッチで選択された半導体素子が良又は不良であるかを評価する半導体素子評価手段と、該半導体素子評価手段で不良であると評価された半導体素子を構成する複数の抵抗素子のそれぞれを前記測定スイッチで測定した結果に基づいて良又は不良であるかを評価する抵抗素子評価手段と、を備え、
前記抵抗素子評価手段で不良であると評価された複数の抵抗素子に過電流を印加して劣化試験を行うことで半導体の抵抗異常を検出することを特徴とする半導体の抵抗異常検出装置。
【請求項２】
前記半導体素子評価手段が、前記全ての半導体素子の抵抗値を求め、それら全ての抵抗値の平均値に対して所定範囲から外れる抵抗値の半導体素子を抽出して不良であると評価する手段であることを特徴とする請求項１に記載の半導体の抵抗異常検出装置。
【請求項３】
前記抵抗素子評価手段が、前記不良であると評価された半導体素子を構成する全ての抵抗素子の抵抗値を求め、それら全ての抵抗値の平均値に対して所定範囲から外れる抵抗値の抵抗素子を抽出して不良であると評価する手段であることを特徴とする請求項１又は２に記載の半導体の抵抗異常検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、製造される製品である半導体の検査において異常高抵抗を示すが断線には陥っていない半不良（「ソフトオープン不良」ともいう）を検出するための半導体の抵抗異常検出装置に関する。
【背景技術】
【０００２】
近年、トランジスタや配線の寸法縮小により、チップ間とチップ内の双方に対して、微細シリコンＣＭＯＳ素子における電気特性の変動が重要となっている。そのため、アドレス指定可能なテストアレイ構造を使うことが、ばらつきを特徴付ける点から不可欠になっている。テストアレイ構造は、歩留り管理からもまた重要である。テストアレイ構造は、配線構造の開放/短絡や半不良を検出して場所を同定するためにも使用される。
【０００３】
前述の電気特性の変動となる原因として、完全開放状態ではない異常高抵抗を示す抵抗素子の欠陥である前記半不良が特に問題視される。この半不良は、検出が難しいが、製品信頼性のために非常に重要である。というのも、半不良は製品動作をした後に完全不良に変化する可能性があるためである。そのため、プロセス開発の早い段階から半不良は、注意深く管理されなければならない。
【０００４】
前記半不良を検出する検出装置が既に発表されている。この検出装置は、配線Ｖｉａでの半不良を検出するためのアドレス指定可能なテストアレイ構造になっている。このアレイ構造は、測定効率を向上させるために二重入れ子アレイ構造になっており、図５（ａ），（ｂ）に示している。図５（ａ）では、Ｘ、Ｙ方向のそれぞれに配置された５ｔｏ３２ビット変換主デコーダ１００により選択される多数の単位ブロック１０１が、マトリクス状（格子状）に配置されている。また、前記各単位ブロック１０１は、図５（ｂ）に示すように、Ｘ、Ｙ方向のそれぞれに配置された３ｔｏ８ビット変換副デコーダ１０２により選択される８×８（＝６４）個の単位セル１０３がマトリクス状（格子状）に配置されている。
【０００５】
前記構成の単位ブロック１０１と単位セル１０３とは、異なる２つのモード、つまり直列接続素子測定モードと単位素子測定モードとを切り替えて検出動作する。まず、直列接続素子測定モードで検出動作させることになるが、その直列接続素子測定モードで検出動作するためには、図６に示すように、１つの単位ブロック１０１を構成する３２個の単位セル１０３が直列に接続され、１つの単位ブロック１０１に対して２つのチェーン回路１０４，１０４を作り、それら２つのチェーン回路１０４，１０４のそれぞれに電流を流して、検出動作させることになる。全ての単位ブロック１０１の検出動作後に、特定の単位ブロック１０１に半不良の単位セル１０３があると検出された場合には、単位素子測定モードに切り替えて、前記検出された単位セル１０３を含む３２個全てのセル１０３に電流を流して半不良の単位セルを検出する（例えば、非特許文献１参照）。
【先行技術文献】
【非特許文献】
【０００６】
【非特許文献１】「Analysis of Soft Failures in Low-Resistance Interconnect Vias Using Doubly Nesting Arrays」、(IEEE TRANSACTIONS ON SEMICONDUCTOR MANUFACTURING,VOL.27,NO.2,MAY 2014)
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上記非特許文献１の検出装置では、二重入れ子アレイ構造であるだけでなく、単位ブロック１０１を２つのチェーン回路１０４，１０４から構成しなければならない。更には、前記２つのチェーン回路１０４，１０４を切り替えるためのスイッチ回路も必要になる。そのため、周辺回路が非常に複雑になり、周辺回路の占有面積が多く、評価用面積が狭くなるだけでなく、評価パターンを作成する負荷が非常に重くなるという不都合があった。また、周辺回路の複雑化により、過電流を印加して劣化試験を行うことができない不都合もあった。
【０００８】
本発明が前述の状況に鑑み、解決しようとするところは、周辺回路の簡素化を図ることができる半導体の抵抗異常検出装置を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の半導体の抵抗異常検出装置は、前述の課題解決のために、検査対象となる複数の抵抗素子が直列接続されてなる半導体素子の多数を配置して構成される半導体の抵抗異常を検出する装置であって、前記多数の半導体素子のうちの特定の半導体素子を選択し該選択された半導体素子に電流を流すべく、該各半導体素子の両端に接続される選択スイッチと、前記各抵抗素子の抵抗値を測定すべく、該各抵抗素子の一端側及び他端側に接続される測定スイッチと、前記選択スイッチで選択された半導体素子が良又は不良であるかを評価する半導体素子評価手段と、該半導体素子評価手段で不良であると評価された半導体素子を構成する複数の抵抗素子のそれぞれを前記測定スイッチで測定した結果に基づいて良又は不良であるかを評価する抵抗素子評価手段と、を備え、前記抵抗素子評価手段で不良であると評価された複数の抵抗素子に過電流を印加して劣化試験を行うことで半導体の抵抗異常を検出することを特徴としている。
また、前記選択スイッチおよび／または前記測定スイッチの少なくとも一部が、双方向アナログスイッチから構成されていてもよい。
【００１０】
上記構成によれば、選択スイッチによって、選択された半導体素子に電流を流すことによって、半導体素子の抵抗値を測定することができる。また、測定スイッチによって、半導体素子を構成する各抵抗素子の抵抗値を測定することができる。そして、半導体素子評価手段によって、選択スイッチで選択された半導体素子が良又は不良であるかを評価することができる。前記不良であると評価された半導体素子がある場合には、抵抗素子評価手段が、測定スイッチで不良の半導体素子を構成する全ての抵抗素子の抵抗値を測定した結果に基づいて、不良とみなされている抵抗素子を見つけ出す。要するに、検出装置を、半導体素子を選択する選択スイッチと、半導体素子を構成する各抵抗素子の抵抗値を測定するための測定スイッチとを有する１つの回路で構成することによって、周辺回路の簡素化を図ることができる。これによって、周辺回路の占有面積が少なく、評価用面積を広く取ることができ、評価パターンを作成する負荷が非常に軽くなる。また、周辺回路の簡素化により、第１選択スイッチ及び第２選択スイッチにより抵抗素子に過電流を印加して劣化試験を行うことができる。
【００１１】
また、本発明の半導体の抵抗異常検出装置は、前記半導体素子評価手段が、前記全ての半導体素子の抵抗値を求め、それら全ての抵抗値の平均値に対して所定範囲から外れる抵抗値の半導体素子を抽出して不良であると評価する手段であってもよい。
【００１２】
上記のように、半導体素子評価手段で、全ての半導体素子の抵抗値を求め、それら全ての抵抗値の平均値に対して所定範囲から外れる抵抗値の半導体素子を抽出して不良であると評価するので、半導体素子のバラツキを考慮した状態で不良の半導体素子を抽出し易い。
【００１３】
また、本発明の半導体の抵抗異常検出装置は、前記抵抗素子評価手段が、前記不良であると評価された半導体素子を構成する全ての抵抗素子の抵抗値を求め、それら全ての抵抗値の平均値に対して所定範囲から外れる抵抗値の抵抗素子を抽出して不良であると評価する手段であってもよい。
【００１４】
上記構成のように、抵抗素子評価手段で、不良であると評価された半導体素子を構成する全ての抵抗素子の抵抗値を求め、それら全ての抵抗値の平均値に対して所定範囲から外れる抵抗値の抵抗素子を抽出して不良であると評価するので、抵抗素子のバラツキを考慮した状態で不良の抵抗素子を抽出し易い。
【発明の効果】
【００１５】
本発明によれば、検出装置を、半導体装置を選択する選択スイッチと、半導体装置を構成する各抵抗素子の抵抗値を測定するための測定スイッチとを有するだけの１つの簡素な回路で構成することによって、周辺回路の簡素化を図ることができる半導体の抵抗異常検出装置を提供することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の半導体の抵抗異常検出装置の概略図である。
【図２】同検出装置の構成を示すブロックである。
【図３】同検出装置による検出動作を示すフローチャートである。
【図４】他の実施形態の半導体の抵抗異常検出装置の概略図である。
【図５】（ａ），（ｂ）は従来の検出装置を示す概略図である。
【図６】従来の単位セルの回路図である。
【発明を実施するための形態】
【００１７】
図１は、半導体の抵抗異常検出装置１（以下、単に検出装置という）の概略図を示している。この検出装置１は、検査対象となる複数（例えば３１個であるが、２個以上の任意の個数であってもよい。図１では、２個のみ図示している）の抵抗素子２が直列接続されてなる半導体素子３の多数（図１では４個のみ図示）をマトリクス状（格子状）に配置して構成される半導体の抵抗異常を検出するための装置である。
【００１８】
具体的には、検出装置１は、多数の半導体素子３のうちの特定の半導体素子３を選択し、選択された半導体素子３に電流を流すべく、各半導体素子３の両端に接続される２個の第１選択スイッチ４，５と、各抵抗素子２の抵抗値を測定すべく、各抵抗素子２の一端側及び他端側に接続される測定スイッチ６（抵抗素子２数の数よりも１つ多い個数）と、全ての測定スイッチ６のうちの特定の測定スイッチ６に流れる電流、もしくは測定スイッチ６近傍で充電される電位、もしくは電圧を出力側（後述する出力線２８側）へ出力するための第２選択スイッチ７と、を備えている。図１に示す４個の半導体素子３の構成は、いずれも同一であり、右上の半導体素子３のみ拡大図で示している。尚、前記測定スイッチ６の制御端子に、電位、もしくは電圧をかけることによって、前記測定スイッチ６の切り替え制御することになるが、場合によっては、電流によって測定スイッチ６の切り替え制御することも可能である。
【００１９】
第１選択スイッチ４，５、測定スイッチ６、第２選択スイッチ７は、双方向アナログスイッチから構成されている。双方向アナログスイッチは、制御端子を備え、その制御端子へ電流を供給することによって、一方の入出力端子と他方の入出力端子との間を導通状態にして一方の入出力端子から他方の入出力端子へ（又は他方の入出力端子から一方の入出力端子へ）電流が流れるようにし、制御端子への電流の供給を遮断することによって、一方の入出力端子と他方の入出力端子との間を非導通状態にして電流が流れないようにしている。尚、第１選択スイッチ４，５への２本の配線（ｃｅｌｌ）及び第２選択スイッチ７への配線（ｃｅｌｌ）は、図１の拡大図の左上の端子の配線（ｃｅｌｌ）に接続されている。尚、双方向アナログスイッチは、前記のように制御端子に電流を供給することにより切り替えられる他、電位もしくは電圧を供給することによって、切り替えられる。
【００２０】
また、検出装置１は、測定対象となる半導体素子３を選択するための列レコーダ８と、行レコーダ９とを備えている。
【００２１】
行レコーダ９に接続され、図１において水平方向に延びる下側の第１ビット線ｂ１に、下側の左右２個の半導体素子３，３の左上の端子から延びる線１０，１０が接続されている。また、行レコーダ９に接続される図１において水平方向に延びる上側の第２ビット線ｂ２に、上側の左右２個の半導体素子３，３の左上の端子から延びる線１１，１１が接続されている。
【００２２】
左側の上下２個の半導体素子３，３の左側の第１選択スイッチ４（図１の拡大図参照）に接続される左下の端子から延びる線１２，１２が、図１において上下方向に延びる第３の線１３に接続されている。第３の線１３の一端（図１では下端）が第１電流Ｉ１を流す第１電流供給線１４に第３スイッチ（双方向アナログスイッチ）１５を介して接続されている。
【００２３】
右側の上下２個の半導体素子３，３の左側の第１選択スイッチ４（図１の拡大図参照）に接続される左下の端子から延びる線１６，１６が、図において上下方向に延びる第４の線１７に接続されている。第４の線１７の一端（図１では下端）が第１電流Ｉ１を流す第２電流供給線１８に第４スイッチ（双方向アナログスイッチ）１９を介して接続されている。
【００２４】
左側の上下２個の半導体素子３，３の右側の第１選択スイッチ５（図１の拡大図参照）に接続される右下の端子から延びる線２０，２０が、図１において上下方向に延びる第５の線２１に接続されている。第５の線２１の一端（図１では下端）が第２電流Ｉ２を流す第２電流供給線１８に第５スイッチ（双方向アナログスイッチ）２２を介して接続されている。
【００２５】
右側の上下２個の半導体素子３，３の右側の第１選択スイッチ５（図１の拡大図参照）に接続される右下の端子から延びる線２３，２３が、図１において上下方向に延びる第６の線２４に接続されている。第６の線２４の一端が第２電流Ｉ２を流す第２電流供給線１８に第６スイッチ（双方向アナログスイッチ）２５を介して接続されている。
【００２６】
左側の上下２個の半導体素子３，３の第２選択スイッチ７（図１の拡大図参照）に接続される右上の端子から延びる線２６，２６が、図１において上下方向に延びる第７の線２７に接続されている。第７の線２７の一端（図１では下端）が出力線２８に第７スイッチ（双方向アナログスイッチ）２９を介して接続されている。
【００２７】
右側の上下２個の半導体素子３，３の第２選択スイッチ７（図１の拡大図参照）に接続される右上の端子から延びる線３０，３０が、図１において上下方向に延びる第８の線３１に接続されている。第８の線３１の一端（図１では下端）が出力線２８に第８スイッチ（双方向アナログスイッチ）３２を介して接続されている。
【００２８】
第３スイッチ１５、第５スイッチ２２、第７スイッチ２９の制御端子に、列デコーダ８から延びる第１ワード線ａ１に接続されている。また、第４スイッチ１９、第６スイッチ２５、第８スイッチ３２の制御端子に、列レコーダ８から延びる第２ワード線ａ２に接続されている。
【００２９】
また、検出装置１には、図２に示すように、前記４つのスイッチ４，５，６，７の他、第１選択スイッチ４，５で選択された半導体素子３が良又は不良であるかを評価する半導体素子評価手段３３と、半導体素子評価手段３３で不良であると評価された半導体素子３を構成する複数の抵抗素子２を第２選択スイッチ７で選択して選択された抵抗素子２が良又は不良であるかを評価する抵抗素子評価手段３４と、を備えている。これら２つの手段３３，３４は、検出装置１に備えている制御部３５に記憶されている。
【００３０】
半導体素子評価手段３３は、全ての半導体素子３の抵抗値を求め、それら全ての抵抗値の平均値に対して所定範囲から外れる抵抗値の半導体素子３を抽出して不良であると評価する手段である。
【００３１】
また、抵抗素子評価手段３４は、半導体素子評価手段３３で不良であると評価された半導体素子３を構成する全ての抵抗素子２の抵抗値を求め、それら全ての抵抗値の平均値に対して所定範囲から外れる抵抗値の抵抗素子２を抽出して不良であると評価する手段である。
【００３２】
検出装置１で半導体の抵抗異常を検出するには、まず、図１の例えば４個の半導体素子３の中から測定する対象となる半導体素子３を、列デコーダ８及び行レコーダ９により特定する。次に、選択した半導体素子３を構成する全ての個数の抵抗素子２に所定の電流Ｉ１（例えば、Ｉ１＞Ｉ２としておく）を流す。このとき、図１の拡大図に示すように、左端の抵抗素子２の左側の電位ＶＡと右端の抵抗素子２の右側の電位ＶＺを測定する。そして、制御部３５は、全ての個数の抵抗素子２の抵抗値Ｒ１をオームの式に当てはめ、Ｒ１＝（ＶＡ−ＶＺ）／Ｉ１から算出できる。４つの半導体素子３の抵抗値が全て出揃うと、前述の半導体素子評価手段３３により評価する。半導体素子評価手段３３で、不良の半導体素子３が抽出されると、抽出された半導体素子３の全ての抵抗素子２の抵抗値を求める。具体的には、前述同様に、各抵抗素子２に所定の電流Ｉ２を流し、そのときの両端の電位を測定し、それら両端の電位から電位差（電圧）を算出し、算出した電位差（電圧）を流した電流値で割ることによって各抵抗素子２の抵抗値を算出することができる。具体的には、例えば図１において左端の抵抗素子２に電流Ｉ２を流して電位ＶＡとＶＢとを求める。これにより左端の抵抗素子２の抵抗値Ｒ２＝（ＶＡ−ＶＢ）／Ｉ２を算出することができる。全ての抵抗素子２の抵抗値Ｒ２の算出が終了すると、抵抗素子評価手段３４により不良の抵抗素子２を抽出する。
【００３３】
次に、検出装置１により不良の抵抗素子２を検出することを図３に示すフローチャートにより説明する。
【００３４】
検出が開始されると、半導体内の全ての半導体素子３における抵抗値を測定する（ステップＳ１）。全ての半導体素子３の抵抗測定が終了すると、全ての抵抗値の分布を作成し、その抵抗値分布に局所平均値除去作業（例えば画素系Ｈｉｇｈ  Ｐａｓｓ  Ｆｉｌｔｅｒ）を適用する（ステップＳ２）。適用後、抵抗値が大きい半導体素子の順に番号付けを行う（ステップＳ３）。番号付け後に、前述した半導体素子評価手段３３により評価し、不良の半導体素子３があるかどうかを確認する（ステップＳ４）。不良の半導体素子３が無ければ、検出作業を終了する。不良の半導体素子３があれば、該当する半導体素子３を抽出する（ステップＳ５）。抽出された半導体素子３内の全抵抗素子２の局所電位を前述したように測定して各抵抗素子２の抵抗値Ｒ２を算出する（ステップＳ６）。算出が終了すると、全抵抗素子２の抵抗値Ｒ２を抵抗素子評価手段３４により評価して、不良の抵抗素子２を同定（特定）して（ステップＳ７）、検出作業を終了する。
【００３５】
尚、本発明は、前記実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更が可能である。
【００３６】
例えば、４つの双方向アナログスイッチ４，５，６，７を、一方向スイッチから構成してもよい。
【００３７】
前記実施形態では、半導体素子３をマトリクス状（格子状）に配置したが、図４に示すように、４個の半導体素子３を一列状に所定間隔を置いて配置して並列接続した構成でもよい。図４では、半導体素子３を構成する抵抗素子２を６個備えたものを示している。また、図４において各半導体素子３の両端には、前述した双方向アナログスイッチ４，５を備えている。また、上から１番目の半導体素子３と上から２番目の半導体素子３の両端の合流部には、一対の双方向アナログスイッチ３６，３７を備え、上から３番目の半導体素子３と上から４番目の半導体素子３の両端の合流部には、一対の双方向アナログスイッチ３６，３７を備えている。また、出力線へは第２選択スイッチ７から双方向アナログスイッチ３８を介して接続されている。また、図４のａ１，ａ２は、列レコーダ８に接続されるワード線であり、ｂ１，ｂ２は、行レコーダ９に接続されるビット線である。尚、説明しなかった他の部分で、前記実施形態と同一の部分には、同一の符号を付している。
【符号の説明】
【００３８】
１…抵抗異常検出装置、２…抵抗素子、３…半導体素子、４，５…第１選択スイッチ（双方向アナログスイッチ）、６…測定スイッチ、７…第２選択スイッチ、８…列レコーダ、９…行レコーダ、１０，１１，１２…線、１３…第３の線、１４…第１電流供給線、１５…第３スイッチ、１６…線、１７…第４の線、１８…第２電流供給線、１９…第４スイッチ、２０…線、２１…第５の線、２２…第５スイッチ、２３…線、２４…第６の線、２５…第６スイッチ、２６…線、２７…第７の線、２８…出力線、２９…第７スイッチ、３０…線、３１…第８の線、３２…第８スイッチ、３３…半導体素子評価手段、３４…抵抗素子評価手段、３５…制御部、３６，３７，３８…双方向アナログスイッチ、１００…ビット変換主デコーダ、１０１…単位ブロック、１０２…ビット変換副デコーダ、１０３…単位セル、１０４…チェーン回路、ａ１，ａ２…ワード線、ｂ１，ｂ２…ビット線
【図１】
0006702714.tif 000002
【図２】
0006702714.tif 000003
【図３】
0006702714.tif 000004
【図４】
0006702714.tif 000005
【図５】
0006702714.tif 000006
【図６】
0006702714.tif 000007