(57)【特許請求の範囲】
【請求項１】
基板上に半導体および第１の導電体を形成し、
前記第１の導電体上に、第１の方向の断面視において前記半導体及び前記第１の導電体よりも幅の小さい犠牲層を形成し、
前記半導体、前記第１の導電体、および前記犠牲層を覆って第１の絶縁体を形成し、
前記第１の絶縁体を形成した後、機械的化学的研磨法を用いて前記第１の絶縁体の一部を除去することで、前記犠牲層の上面を露出し、
前記犠牲層を除去することにより、前記第１の絶縁体に、前記第１の導電体の一部を露出する開口部を形成し、
前記第１の導電体の前記一部を除去することにより、第１の電極および第２の電極を形成し、
前記第１の絶縁体および前記開口部を覆って、第２の絶縁体を形成し、
前記第２の絶縁体上に第２の導電体を形成し、
前記第１の絶縁体の上面が露出するように、前記第２の導電体の一部および前記第２の絶縁体の一部を除去することを特徴とする半導体装置の作製方法。
【請求項２】
請求項１において、ウェットエッチング法を用いて、前記犠牲層を除去することを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、トランジスタおよび半導体装置、ならびにそれらの製造方法に関する。または、本発明は、例えば、表示装置、発光装置、照明装置、蓄電装置、記憶装置、プロセッサ、撮像装置、電子機器に関する。または、酸化物、表示装置、液晶表示装置、発光装置、記憶装置、プロセッサ、撮像装置、電子機器の製造方法に関する。または、半導体装置、表示装置、液晶表示装置、発光装置、記憶装置、プロセッサ、撮像装置、電子機器の駆動方法に関する。
【０００２】
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。
【０００３】
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。表示装置、発光装置、照明装置、電気光学装置、半導体回路および電子機器は、半導体装置を有する場合がある。
【背景技術】
【０００４】
絶縁表面を有する基板上の半導体を用いて、トランジスタを構成する技術が注目されている。当該トランジスタは集積回路や表示装置のような半導体装置に広く応用されている。トランジスタに適用可能な半導体としてシリコンが知られている。
【０００５】
トランジスタの半導体に用いられるシリコンは、用途によって非晶質シリコンと多結晶シリコンとが使い分けられている。例えば、大型の表示装置を構成するトランジスタに適用する場合、大面積基板への成膜技術が確立されている非晶質シリコンを用いると好適である。一方、駆動回路を一体形成した高機能の表示装置を構成するトランジスタに適用する場合、高い電界効果移動度を有するトランジスタを作製可能な多結晶シリコンを用いると好適である。多結晶シリコンは、非晶質シリコンに対し高温での熱処理、またはレーザ光処理を行うことで形成する方法が知られる。
【０００６】
近年では、酸化物半導体（代表的にはＩｎ−Ｇａ−Ｚｎ酸化物）を用いたトランジスタの開発が活発化している。
【０００７】
酸化物半導体の歴史は古く、１９８８年には、結晶Ｉｎ−Ｇａ−Ｚｎ酸化物を半導体素子へ利用することが開示されている（特許文献１参照。）。また、１９９５年には、酸化物半導体を用いたトランジスタが発明されており、その電気特性が開示されている（特許文献２参照。）。
【０００８】
また、非晶質酸化物半導体を用いたトランジスタが開示されている（特許文献３参照。）。酸化物半導体は、スパッタリング法などを用いて成膜できるため、大型の表示装置を構成するトランジスタの半導体に用いることができる。また、酸化物半導体を用いたトランジスタは、高い電界効果移動度を有するため、駆動回路を一体形成した高機能の表示装置を実現できる。また、非晶質シリコンを用いたトランジスタの生産設備の一部を改良して利用することが可能であるため、設備投資を抑えられるメリットもある。
【０００９】
近年の研究開発の結果、結晶性を有する酸化物半導体を用いると、非晶質酸化物半導体を用いた場合と比較して、トランジスタの信頼性が向上することが明らかとなってきた（非特許文献１）。
【００１０】
また、酸化物半導体からなる活性層で井戸型ポテンシャルを構成することにより、高い電界効果移動度を有するトランジスタが得られることが開示されている（特許文献４参照。）。また、酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が小さいことが知られている。例えば、酸化物半導体を用いたトランジスタのリーク電流が低いという特性を応用した低消費電力のＣＰＵなどが開示されている（特許文献５参照。）。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開昭６３−２３９１１７
【特許文献２】特表平１１−５０５３７７
【特許文献３】特許５２１５５８９号
【特許文献４】特開２０１２−５９８６０号公報
【特許文献５】特開２０１２−２５７１８７号公報
【非特許文献】
【００１２】
【非特許文献１】Ｓｈｕｎｐｅｉ    Ｙａｍａｚａｋｉ，    Ｊｕｎ    Ｋｏｙａｍａ，    Ｙｏｓｈｉｔａｋａ    Ｙａｍａｍｏｔｏ    ａｎｄ    Ｋｅｎｊｉ    Ｏｋａｍｏｔｏ，    ”Ｒｅｓｅａｒｃｈ，    Ｄｅｖｅｌｏｐｍｅｎｔ，    ａｎｄ    Ａｐｐｌｉｃａｔｉｏｎ    ｏｆ    Ｃｒｙｓｔａｌｌｉｎｅ    Ｏｘｉｄｅ    Ｓｅｍｉｃｏｎｄｕｃｔｏｒ”    ＳＩＤ    ２０１２    ＤＩＧＥＳＴ    ｐｐ１８３−１８６
【発明の概要】
【発明が解決しようとする課題】
【００１３】
しかし、半導体装置の高集積化に伴ってトランジスタを微細化していくと、作製工程が複雑化することで歩留まりが低下する場合がある。また、半導体装置内の各トランジスタの電気特性のばらつきも大きくなってしまう。
【００１４】
そこで、開示する発明の一態様は、微細化が可能なトランジスタを提供することを課題の一とする。または、寄生容量が小さいトランジスタを提供することを課題の一とする。または、動作周波数が高いトランジスタを提供することを課題の一とする。または、安定した電気特性を有するトランジスタを提供することを課題の一とする。または、開示する発明の一態様は、チャネル長の大きさを制御しやすいトランジスタを提供することを課題の一とする。または、開示する発明の一態様は、オン電流の大きいトランジスタを提供することを課題の一とする。
【００１５】
また、該トランジスタを含む半導体装置においても、高集積化、高性能化、高信頼性化、及び高生産性化を達成することを課題の一とする。または、新規な半導体装置を提供することを課題の一とする。なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はない。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【００１６】
本発明の一態様は、半導体および第１の導電体を、基板上に形成し、第１の導電体上に犠牲層を形成し、半導体、第１の導電体、および犠牲層を覆って第１の絶縁体を形成した後、機械的化学的研磨法を用いて、犠牲層の上面を露出し、犠牲層を除去することにより、第１の絶縁体に、第１の導電体の一部を露出する開口部を形成し、第１の導電体の一部を除去することにより、第１の電極、および第２の電極を形成し、第１の絶縁体、および開口部を覆って、第２の絶縁体を形成し、第２の絶縁体上に第２の導電体を形成し、第２の導電体の一部を除去する半導体装置の製造方法である。
【００１７】
上記構成において、機械的化学的研磨法を用いて、第２の導電体の一部を除去する。
【００１８】
本発明の一態様は、半導体を基板上に形成し、半導体上に犠牲層を形成し、半導体の一部に不純物を添加することにより、低抵抗領域を形成し、半導体、および犠牲層を覆って第１の絶縁体を形成した後、機械的化学的研磨法を用いて、犠牲層の上面を露出し、犠牲層を除去することにより、第１の絶縁体に、半導体の一部を露出する開口部を形成し、第１の絶縁体、および開口部を覆って、第２の絶縁体を形成し、第２の絶縁体上に導電体を形成し、導電体の一部を除去する半導体装置の製造方法である。
【００１９】
上記構成において、機械的化学的研磨法を用いて、導電体の一部を除去する。
【００２０】
上記構成において、ウェットエッチング法を用いて、犠牲層を除去する。
【００２１】
上記構成において、第１の絶縁体は酸素を含むことが好ましい。
【００２２】
上記構成の半導体装置を有する電子機器の作製方法である。
【発明の効果】
【００２３】
本発明を用いることで、微細な構造であってもトランジスタ間の特性のばらつきが少ないトランジスタを提供することができる。または、寄生容量が小さいトランジスタを提供することができる。または、動作周波数が高いトランジスタを提供することができる。または、安定した電気特性を有するトランジスタを提供することができる。さらに、開示する発明の一態様は、オン電流の大きいトランジスタを提供することができる。
【００２４】
本発明を用いることで、大量生産の観点からも、歩留まりを向上させることができる。また、トランジスタの構成において、チャネル長の大きさを容易に制御することができる。
【００２５】
さらに、酸素を含む絶縁体に酸化物半導体のチャネルとなる領域が接する構造とすることにより、酸化物半導体に酸素を供給することができる。供給された酸素が酸化物半導体中の酸素欠損を補償することにより、酸化物半導体をもちいたトランジスタの信頼性を高めることができる。
【００２６】
上記の構成により、微細な構造であっても、高く安定した電気特性を有するトランジスタを提供することができる。また、大量生産における歩留まりが向上し、生産コストを削減することができる。
【００２７】
また、該トランジスタを含む半導体装置においても、高性能化、高信頼性化、及び高生産性化を達成することができる。または、新規な半導体装置などを提供することが出来る。なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
【図面の簡単な説明】
【００２８】
【図１】半導体装置の作製方法における一形態を示す断面図。
【図２】半導体装置の作製方法における一形態を示す断面図。
【図３】半導体装置の作製方法における一形態を示す断面図。
【図４】半導体装置の作製方法における一形態を示す断面図。
【図５】半導体装置の一形態を示す断面図及び上面図。
【図６】半導体装置の作製方法における一形態を示す断面図。
【図７】半導体装置の作製方法における一形態を示す断面図。
【図８】半導体装置の作製方法における一形態を示す断面図。
【図９】半導体装置の作製方法における一形態を示す断面図。
【図１０】半導体装置の一形態を示す断面図及び上面図。
【図１１】半導体装置の作製方法における一形態を示す断面図。
【図１２】半導体装置の作製方法における一形態を示す断面図。
【図１３】半導体装置の作製方法における一形態を示す断面図。
【図１４】半導体装置の作製方法における一形態を示す断面図。
【図１５】半導体装置の一形態を示す断面図及び上面図。
【図１６】半導体装置の作製方法における一形態を示す断面図。
【図１７】半導体装置の作製方法における一形態を示す断面図。
【図１８】半導体装置の作製方法における一形態を示す断面図。
【図１９】半導体装置の作製方法における一形態を示す断面図。
【図２０】半導体装置の一形態を示す断面図及び上面図。
【図２１】半導体装置の作製方法における一形態を示す断面図。
【図２２】半導体装置の作製方法における一形態を示す断面図。
【図２３】半導体装置の作製方法における一形態を示す断面図。
【図２４】半導体装置の作製方法における一形態を示す断面図。
【図２５】半導体装置の一形態を示す断面図及び上面図。
【図２６】本発明の一態様に係る酸化物半導体の原子数比を説明する図。
【図２７】ＣＡＡＣ−ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図、ならびにＣＡＡＣ−ＯＳの制限視野電子回折パターンを示す図。
【図２８】ＣＡＡＣ−ＯＳの断面ＴＥＭ像、ならびに平面ＴＥＭ像およびその画像解析像。
【図２９】ｎｃ−ＯＳの電子回折パターンを示す図、およびｎｃ−ＯＳの断面ＴＥＭ像。
【図３０】ａ−ｌｉｋｅ  ＯＳの断面ＴＥＭ像。
【図３１】Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。
【図３２】本発明の一態様に係る半導体装置を示す回路図。
【図３３】本発明の一態様に係る半導体装置を示す断面図。
【図３４】本発明の一態様に係る半導体装置を示す断面図。
【図３５】本発明の一態様に係る半導体装置を示す断面図。
【図３６】本発明の一態様に係る記憶装置を示す回路図。
【図３７】本発明の一態様に係る半導体装置を示す断面図。
【図３８】本発明の一態様に係る半導体装置を示す断面図。
【図３９】本発明の一態様に係る半導体装置を示す断面図。
【図４０】本発明の一態様に係る半導体装置を示す回路図。
【図４１】本発明の一態様に係る半導体装置を示す断面図。
【図４２】本発明の一態様に係る半導体装置を示す回路図。
【図４３】本発明の一態様に係る半導体装置を示す上面図。
【図４４】本発明の一態様に係る半導体装置を示すブロック図。
【図４５】本発明の一態様に係る半導体装置を示す断面図。
【図４６】本発明の一態様に係る半導体装置を示す断面図。
【図４７】本発明の一態様に係る半導体装置を示す斜視図および断面図。
【図４８】本発明の一態様に係る半導体装置を示すブロック図。
【図４９】本発明の一態様に係る半導体装置を示す回路図。
【図５０】本発明の一態様に係る半導体装置を示す回路図、上面図および断面図。
【図５１】本発明の一態様に係る半導体装置を示す回路図および断面図。
【図５２】本発明の一態様に係る電子機器を示す斜視図。
【発明を実施するための形態】
【００２９】
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
【００３０】
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値などに限定されない。また、図面において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
【００３１】
また、本明細書などにおいて、第１、第２等として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではない。そのため、例えば、「第１の」を「第２の」又は「第３の」などと適宜置き換えて説明することができる。また、本明細書等に記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
【００３２】
また、本明細書などにおいて、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
【００３３】
また、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、電気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は、半導体装置を有する場合がある。
【００３４】
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間にチャネル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すことができるものである。なお、本明細書等において、チャネル領域とは、電流が主として流れる領域をいう。
【００３５】
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。
【００３６】
なお、本明細書等において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは酸素が５５原子％以上６５原子％以下、窒素が１原子％以上２０原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の濃度範囲で含まれるものをいう。また、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは窒素が５５原子％以上６５原子％以下、酸素が１原子％以上２０原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の濃度範囲で含まれるものをいう。
【００３７】
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
【００３８】
また、本明細書等において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
【００３９】
例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。
【００４０】
ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電体、層、など）であるとする。
【００４１】
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であり、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに、ＸとＹとが、接続されている場合である。
【００４２】
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択して切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、ＸとＹとが直接的に接続されている場合を含むものとする。
【００４３】
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹとが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹとが電気的に接続されている場合とを含むものとする。
【００４４】
なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）とが、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合と同様な内容が、本明細書等に開示されているものとする。
【００４５】
なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現することが出来る。
【００４６】
例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。または、「Ｘは、トランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。
【００４７】
または、別の表現方法として、例えば、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トランジスタのソース（又は第１の端子など）とトランジスタのドレイン（又は第２の端子など）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタのソース（又は第１の端子など）からトランジスタのドレイン（又は第２の端子など）への電気的パスであり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の電気的パスは、第４の電気的パスを有しておらず、前記第４の電気的パスは、トランジスタのドレイン（又は第２の端子など）からトランジスタのソース（又は第１の端子など）への電気的パスである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続経路について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。
【００４８】
なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電体、層、など）であるとする。
【００４９】
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電体が、配線の機能、及び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電体が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
【００５０】
（実施の形態１）
＜半導体装置の構成例１＞
本実施の形態では、半導体装置の作製方法の一例について、図１乃至図５を用いて説明する。
【００５１】
以下に、半導体装置の作製方法の一例を図１乃至５を参照して説明する。
【００５２】
はじめに、基板１０１を準備する。基板１０１として使用することができる基板に大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有していることが好ましい。例えば、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、石英基板、サファイア基板などを用いることができる。また、シリコンや炭化シリコンからなる単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム、ガリウムヒ素、インジウムヒ素、インジウムガリウムヒ素からなる化合物半導体基板、ＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板、ＧＯＩ（Ｇｅｒｍａｎｉｕｍ    ｏｎ    Ｉｎｓｕｌａｔｏｒ）基板などを適用することもでき、これらの基板上に半導体素子が設けられたものを、基板として用いてもよい。
【００５３】
また、基板として、可撓性基板を用いて半導体装置を作製してもよい。可撓性を有する半導体装置を作製するには、可撓性基板上にトランジスタを直接作製してもよいし、他の作製基板にトランジスタを作製し、その後可撓性基板に剥離、転置してもよい。なお、作製基板から可撓性基板に剥離、転置するために、作製基板と酸化物半導体を含むトランジスタとの間に剥離層を設けるとよい。
【００５４】
次に、図１（Ａ）および（Ｂ）に示すように、絶縁体１１０、絶縁体１２０、酸化物半導体１３０Ａ、酸化物半導体１３０Ｂ、導電体１４０Ａを形成する。
【００５５】
まず、基板１０１上に、絶縁体１１０および絶縁体１２０を形成する。なお、本実施の形態において、絶縁体１１０および絶縁体１２０からなる２層構造としたが、積層構造とする必要はなく、少なくとも絶縁体１１０または絶縁体１２０のどちらか一方が形成されていればよい。また、３層以上の積層構造としてもよい。絶縁体１１０および絶縁体１２０は、例えば酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜、窒化アルミニウム膜、酸化ハフニウム膜、酸化窒化ハフニウム膜、酸化ジルコニウム膜、酸化窒化ジルコニウム膜、酸化イットリウム膜、酸化窒化イットリウム膜、酸化ガリウム膜、酸化窒化ガリウム膜、酸化タンタル膜、酸化窒化タンタル膜などを用いればよい。
【００５６】
基板１０１がガスを放出することや、不純物の拡散源となる場合がある。また、基板１０１上に水素や水などの不純物を含む半導体素子などが設けられる場合がある。その場合、絶縁体１１０または絶縁体１２０が、それらをバリアする性質を有することが好ましい。
【００５７】
酸化物半導体１３０Ａや酸化物半導体１３０Ｂなどの酸化物半導体は、水素や水などの不純物に起因して欠陥準位を形成する場合がある。したがって、絶縁体１１０または絶縁体１２０が、水素透過性の低い（水素をバリアする性質の）絶縁体であることが好ましい場合がある。
【００５８】
水素は、原子半径などが小さいため絶縁体中を拡散しやすい（拡散係数が大きい）。例えば、密度の低い絶縁体は、水素透過性が高くなる。言い換えれば、密度の高い絶縁体は水素透過性が低くなる。密度の低い絶縁体は、絶縁体全体の密度が低い必要はなく、部分的に密度が低い場合も含む。これは、密度の低い領域が水素の経路となるためである。水素を透過しうる密度は一意には定まらないが、代表的には２．６ｇ／ｃｍ３未満などが挙げられる。密度の低い絶縁体としては、例えば、酸化シリコンおよび酸化窒化シリコンなどの無機絶縁体、ならびにポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネートおよびアクリルなどの有機絶縁体などがある。密度の高い絶縁体としては、例えば、酸化マグネシウム、酸化アルミニウム、酸化ゲルマニウム、酸化ガリウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルなどがある。なお、密度の低い絶縁体および密度の高い絶縁体は、上述の絶縁体に限定されない。例えば、これらの絶縁体に、ホウ素、窒素、フッ素、ネオン、リン、塩素またはアルゴンから選ばれた一種以上の元素が含まれていてもよい。
【００５９】
また、結晶粒界を有する絶縁体は、水素透過性が高い場合がある。言い換えれば、結晶粒界を有さない（または結晶粒界が少ない）絶縁体は水素を透過させにくい。例えば、非多結晶絶縁体（非晶質絶縁体など）は、多結晶絶縁体と比べて水素透過性が低くなる。
【００６０】
また、水素との結合エネルギーが高い絶縁体は、水素透過性が低い場合がある。例えば、水素と結合して水素化合物を作る絶縁体が、装置の作製工程または装置の動作における温度で水素を脱離しない程度の結合エネルギーを有すれば、水素透過性の低い絶縁体といえる。例えば、２００℃以上１０００℃以下、３００℃以上１０００℃以下、または４００℃以上１０００℃以下で水素化合物を作る絶縁体は、水素透過性が低い場合がある。また、例えば、水素の脱離温度が、２００℃以上１０００℃以下、３００℃以上１０００℃以下、または４００℃以上１０００℃以下である水素化合物を作る絶縁体は、水素透過性が低い場合がある。一方、水素の脱離温度が、２０℃以上４００℃以下、２０℃以上３００℃以下、または２０℃以上２００℃以下である水素化合物を作る絶縁体は、水素透過性が高い場合がある。また、容易に脱離する水素、および遊離した水素を過剰水素と呼ぶ場合がある。
【００６１】
また、酸化物半導体を有するトランジスタは、酸化物半導体中の酸素欠損が電気特性を劣化させる要因となる場合がある。したがって、絶縁体１１０または／および絶縁体１２０が過剰酸素を有する絶縁体であることが好ましい。なお、過剰酸素とは、絶縁体中などに存在し、かつ絶縁体などと結合していない（遊離した）酸素、または絶縁体などとの結合エネルギーの低い酸素をいう。
【００６２】
過剰酸素を有する絶縁体は、昇温脱離ガス分光法分析（ＴＤＳ分析）にて、１００℃以上７００℃以下または１００℃以上５００℃以下の表面温度の範囲で１×１０１８ａｔｏｍｓ／ｃｍ３以上、１×１０１９ａｔｏｍｓ／ｃｍ３以上または１×１０２０ａｔｏｍｓ／ｃｍ３以上の酸素（酸素原子数換算）を放出することもある。
【００６３】
ＴＤＳ分析を用いた酸素の放出量の測定方法について、以下に説明する。
【００６４】
測定試料をＴＤＳ分析したときの気体の全放出量は、放出ガスのイオン強度の積分値に比例する。そして標準試料との比較により、気体の全放出量を計算することができる。
【００６５】
例えば、標準試料である所定の密度の水素を含むシリコン基板のＴＤＳ分析結果、および測定試料のＴＤＳ分析結果から、測定試料の酸素分子の放出量（ＮＯ２）は、下に示す式で求めることができる。ここで、ＴＤＳ分析で得られる質量電荷比３２で検出されるガスの全てが酸素分子由来と仮定する。ＣＨ３ＯＨの質量電荷比は３２であるが、存在する可能性が低いものとしてここでは考慮しない。また、酸素原子の同位体である質量数１７の酸素原子および質量数１８の酸素原子を含む酸素分子についても、自然界における存在比率が極微量であるため考慮しない。
【００６６】
ＮＯ２＝ＮＨ２／ＳＨ２×ＳＯ２×α
【００６７】
ＮＨ２は、標準試料から脱離した水素分子を密度で換算した値である。ＳＨ２は、標準試料をＴＤＳ分析したときのイオン強度の積分値である。ここで、標準試料の基準値を、ＮＨ２／ＳＨ２とする。ＳＯ２は、測定試料をＴＤＳ分析したときのイオン強度の積分値である。αは、ＴＤＳ分析におけるイオン強度に影響する係数である。上に示す式の詳細に関しては、特開平６−２７５６９７公報を参照する。なお、上記酸素の放出量は、電子科学株式会社製の昇温脱離分析装置ＥＭＤ−ＷＡ１０００Ｓ／Ｗを用い、標準試料として一定量の水素原子を含むシリコン基板を用いて測定する。
【００６８】
また、ＴＤＳ分析において、酸素の一部は酸素原子として検出される。酸素分子と酸素原子の比率は、酸素分子のイオン化率から算出することができる。なお、上述のαは酸素分子のイオン化率を含むため、酸素分子の放出量を評価することで、酸素原子の放出量についても見積もることができる。
【００６９】
なお、ＮＯ２は酸素分子の放出量である。酸素原子に換算したときの放出量は、酸素分子の放出量の２倍となる。
【００７０】
または、加熱処理によって酸素を放出する絶縁体は、過酸化ラジカルを含むこともある。具体的には、過酸化ラジカルに起因するスピン密度が、５×１０１７ｓｐｉｎｓ／ｃｍ３以上であることをいう。なお、過酸化ラジカルを含む絶縁体は、電子スピン共鳴法（ＥＳＲ：Ｅｌｅｃｔｒｏｎ  Ｓｐｉｎ  Ｒｅｓｏｎａｎｃｅ）にて、ｇ値が２．０１近傍に非対称の信号を有することもある。
【００７１】
なお、水素透過性の低い絶縁体は、酸素透過性の低い絶縁体である場合も多い。したがって、絶縁体１１０として水素透過性の低い絶縁体を用い、絶縁体１２０として過剰酸素を有する絶縁体を用いることが好ましい。以上に示したように、絶縁体１１０および絶縁体１２０の積層構造を有することで、酸化物半導体を有するトランジスタの電気特性を向上させることができる。
【００７２】
絶縁体１１０および絶縁体１２０は、例えば、スパッタリング法、化学気相堆積（ＣＶＤ：Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法（熱ＣＶＤ法、有機金属ＣＶＤ（ＭＯＣＶＤ：Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、プラズマ励起ＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法等を含む）、分子エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法またはパルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ  Ｌａｓｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法などを用いて形成することができる。特に、当該絶縁体をＣＶＤ法、好ましくはＡＬＤ法等によって成膜すると、被覆性を向上させることができるため好ましい。また、プラズマによるダメージを減らすには、熱ＣＶＤ法、ＭＯＣＶＤ法またはＡＬＤ法が好ましい。また、ＴＥＯＳ（Ｔｅｔｒａ−Ｅｔｈｙｌ−Ｏｒｔｈｏ−Ｓｉｌｉｃａｔｅ）若しくはシラン等と、酸素若しくは亜酸化窒素等とを反応させて形成した段差被覆性のよい酸化シリコン膜を用いることもできる。
【００７３】
次に、酸素イオンを添加することにより、絶縁体１１０または／および絶縁体１２０に過剰酸素を含ませてもよい。酸素イオンの添加は、例えば、イオン注入法により、加速電圧を２ｋＶ以上５０ｋＶ以下とし、ドーズ量を５×１０１４ｉｏｎｓ／ｃｍ２以上５×１０１６ｉｏｎｓ／ｃｍ２以下として行えばよい。
【００７４】
続いて、酸化物半導体１３０Ａおよび酸化物半導体１３０Ｂを形成する。酸化物半導体１３０Ａおよび酸化物半導体１３０Ｂの成膜方法は、スパッタリング法、塗布法、ＭＢＥ法、ＣＶＤ法、ＰＬＤ法、ＡＬＤ法等を適宜用いることができる。
【００７５】
なお、酸素イオンを添加することにより、酸化物半導体１３０Ａまたは／および酸化物半導体１３０Ｂに過剰酸素を含ませてもよい。酸素イオンの添加は、例えば、イオン注入法により、加速電圧を２ｋＶ以上５０ｋＶ以下とし、ドーズ量を５×１０１４ｉｏｎｓ／ｃｍ２以上５×１０１６ｉｏｎｓ／ｃｍ２以下として行えばよい。酸化物半導体１３０Ａまたは／および酸化物半導体１３０Ｂに過剰酸素を含ませることによって、酸化物半導体１３０Ａまたは／および酸化物半導体１３０Ｂの酸素欠損を低減することができる。
【００７６】
例えば、酸化物半導体を、スパッタリング法を用いて成膜する場合、具体的には、基板温度を１００℃以上５００℃以下、好ましくは１５０℃以上４５０℃以下とし、成膜ガス中の酸素割合を２体積％以上、好ましくは５体積％以上、さらに好ましくは１０体積％以上として成膜することができる。
【００７７】
また、適用可能な酸化物半導体としては、少なくともインジウム（Ｉｎ）または亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザとして、それらに加えてガリウム（Ｇａ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、チタン（Ｔｉ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、ランタノイド（例えば、セリウム（Ｃｅ）、ネオジム（Ｎｄ）、ガドリニウム（Ｇｄ））から選ばれた一種、または複数種が含まれていることが好ましい。
【００７８】
ここで、酸化物半導体が、インジウム、元素Ｍ及び亜鉛を有する場合を考える。ここで、元素Ｍは、好ましくは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。酸化物半導体が有するインジウム、元素Ｍ及び亜鉛の原子数の比、ｘ：ｙ：ｚの好ましい範囲について、図２６（Ａ）および図２６（Ｂ）を用いて説明する。
【００７９】
図２６（Ａ）および図２６（Ｂ）は、酸化物半導体が有するインジウム、元素Ｍ及び亜鉛の原子数の比の範囲について示している。ここで図２６（Ａ）および図２６（Ｂ）では、元素ＭがＧａの例を示している。なお、酸素の原子数比については図２６（Ａ）および図２６（Ｂ）には記載しない。
【００８０】
例えば、インジウム、元素Ｍ及び亜鉛を有する酸化物では、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍは自然数）で表されるホモロガス相（ホモロガスシリーズ）が存在することが知られている。ここで、例として元素ＭがＧａである場合を考える。図２６に太い直線で示した領域は、例えばＩｎ２Ｏ３、Ｇａ２Ｏ３、及びＺｎＯの粉末を混合し、１３５０℃で焼成した場合に、単一相の固溶域をとり得ることが知られている組成である。また、図２６に四角のシンボルで示す座標は、スピネル型の結晶構造が混在しやすいことが知られている組成である。
【００８１】
例えば、スピネル型の結晶構造を有する化合物として、ＺｎＧａ２Ｏ４などのＺｎＭ２Ｏ４で表される化合物が知られている。また、図２６（Ａ）および図２６（Ｂ）に示すようにＺｎＧａ２Ｏ４の近傍の組成、つまりｘ，ｙ及びｚが（ｘ：ｙ：ｚ）＝（０：２：１）に近い値を有する場合には、スピネル型の結晶構造が形成されやすい。また、元素ＭをＩｎが置換する場合もある。よって、ｘ：ｙ：ｚ＝ａ：１−ａ：２（ａは０以上１以下）に近い値を有する場合も、スピネル型の結晶構造が形成されやすい。
【００８２】
ここで、酸化物半導体はＣＡＡＣ−ＯＳ膜であることが好ましい。また、ＣＡＡＣ−ＯＳ膜は、特にスピネル型の結晶構造が含まれないことが好ましい。また、キャリア移動度を高めるためにはＩｎの含有率を高めることが好ましい。インジウム、元素Ｍ及び亜鉛を有する酸化物半導体では主として重金属のｓ軌道がキャリア伝導に寄与しており、インジウムの含有率を多くすることにより、より多くのｓ軌道が重なるため、インジウムの含有率が多い酸化物はインジウムの含有率が少ない酸化物と比較してキャリア移動度が高くなる。そのため、酸化物半導体にインジウムの含有量が多い酸化物を用いることで、キャリア移動度を高めることができる。
【００８３】
よって、酸化物半導体の有するインジウム、元素Ｍ及び亜鉛の原子数の比、ｘ：ｙ：ｚは、例えば図２６（Ｂ）に示す領域１１の範囲であることが好ましい。ここで、領域１１は、第１の座標Ｋ（ｘ：ｙ：ｚ＝８：１４：７）と、第２の座標Ｌ（ｘ：ｙ：ｚ＝２：５：７）と、第３の座標Ｍ（ｘ：ｙ：ｚ＝５１：１４９：３００）と、第４の座標Ｎ（ｘ：ｙ：ｚ＝４６：２８８：８３３）と、第５の座標Ｏ（ｘ：ｙ：ｚ＝０：２：１１）と、第６の座標Ｐ（ｘ：ｙ：ｚ＝０：０：１）と、第７の座標Ｑ（ｘ：ｙ：ｚ＝１：０：０）とを、順番に線分で結んだ範囲内の原子数の比を有する領域である。なお、領域１１には、直線上の座標も含む。
【００８４】
ｘ：ｙ：ｚを図２６（Ｂ）に示す領域１１とすることにより、ナノビーム解析においてスピネル型の結晶構造が観測される割合をなくすことができる、または極めて低くすることができる。よって、優れたＣＡＡＣ−ＯＳ膜を得ることができる。また、ＣＡＡＣ構造とスピネル型の結晶構造の境界におけるキャリア散乱等を減少させることができるため、酸化物半導体をトランジスタに用いた場合に、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
【００８５】
また、酸化物半導体をスパッタリング法で成膜する場合、ターゲットの原子数比からずれた原子数比の膜が形成される場合がある。特に、亜鉛は、ターゲットの原子数比よりも膜の原子数比が小さくなる場合がある。具体的には、ターゲットに含まれる亜鉛の原子数比の４０ａｔｏｍｉｃ％以上９０ａｔｏｍｉｃ％程度以下となる場合がある。ここで、用いるターゲットは多結晶であることが好ましい。
【００８６】
また、本実施の形態において、酸化物半導体１３０Ａ、および酸化物半導体１３０Ｂの２層構造としたが、単一層であってもよい。また、ｎ層（ｎは３以上）からなる積層構造によって形成されていてもよい。
【００８７】
例えば、不純物を低減した第１の半導体上に、第２の半導体を形成することで、第２の半導体は、第１の半導体よりもさらに不純物が少なく形成され、かつ、下層からの不純物の拡散を防止ことができる。また、後の工程で、酸化物半導体上にさらに積層を行う場合、第２の半導体上に第３の半導体を薄く形成しておくことで、酸化物半導体の上層から、第２の半導体への不純物拡散も抑制することができる。不純物が低減された第２の半導体をチャネル領域となるようにトランジスタを形成することで、信頼性の高い半導体装置を提供することができる。
【００８８】
また、酸化物半導体の厚さは、例えば１ｎｍ以上５００ｎｍ以下、好ましくは１ｎｍ以上、３００ｎｍ以下とするとよい。
【００８９】
酸化物半導体１３０Ａ、および酸化物半導体１３０Ｂを成膜後、熱処理を行うことが好ましい。熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下の温度で、不活性ガス雰囲気、酸化性ガスを１０ｐｐｍ以上含む雰囲気、又は減圧雰囲気で行えばよい。また、熱処理は、不活性ガス雰囲気で熱処理を行った後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上含む雰囲気で行ってもよい。ここでの加熱処理によって、酸化物半導体１３０Ａ、および酸化物半導体１３０Ｂから水素や水などの不純物を除去することができる。また、この加熱処理により絶縁体１２０から酸化物半導体１３０Ａ、および酸化物半導体１３０Ｂに酸素を供給することができる。この際、絶縁体１２０が過剰酸素を含んでいると酸化物半導体に効率よく酸素を供給することができるので好適である。
【００９０】
続いて、酸化物半導体１３０Ｂ上に導電体１４０Ａを形成する。なお、ここでは単層構造を示しているが、導電体１４０Ａは、２層以上の積層構造としてもよい。
【００９１】
導電体１４０Ａには、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。また、導電体１４０Ａとしてリン等の不純物元素をドーピングした多結晶シリコンに代表される半導体、ニッケルシリサイドなどのシリサイド膜を用いてもよい。又は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物などの導電性材料を適用することもできる。また、上記導電性材料と、上記金属材料の積層構造とすることもできる。例えば、チタン膜５ｎｍと窒化チタン膜１０ｎｍ、タングステン膜１００ｎｍの積層とすることができる。
【００９２】
導電体１４０Ａは、スパッタリング法、蒸着法、ＣＶＤ法（熱ＣＶＤ法、ＭＯＣＶＤ法、ＰＥＣＶＤ法等を含む）などにより成膜することができる。また、プラズマによるダメージを減らすには、熱ＣＶＤ法、ＭＯＣＶＤ法またはＡＬＤ法が好ましい。
【００９３】
続いて、図１（Ｃ）および図１（Ｄ）に示すように、導電体１４０Ａ上にリソグラフィ法等を用いてレジストマスク１３５を形成し、酸化物半導体１３０Ａ、酸化物半導体１３０Ｂ、および当該導電体１４０Ａの不要な部分を除去する。その後、レジストマスク１３５を除去することにより、図１（Ｅ）および図１（Ｆ）に示す、島状の酸化物半導体１３０ａ、酸化物半導体１３０ｂ、および導電体１４０を形成することができる。
【００９４】
ここで、被加工膜の加工方法について説明する。被加工膜を微細に加工する場合には、様々な微細加工技術を用いることができる。例えば、リソグラフィ法等で形成したレジストマスクに対してスリミング処理を施す方法を用いてもよい。また、リソグラフィ法等でダミーパターンを形成し、当該ダミーパターンにサイドウォールを形成した後にダミーパターンを除去し、残存したサイドウォールをレジストマスクとして用いて、被加工膜をエッチングしてもよい。また、被加工膜のエッチングとして、高いアスペクト比を実現するために、異方性のドライエッチングを用いることが好ましい。また、無機膜または金属膜からなるハードマスクを用いてもよい。
【００９５】
レジストマスクの形成に用いる光は、例えばｉ線（波長３６５ｎｍ）、ｇ線（波長４３６ｎｍ）、ｈ線（波長４０５ｎｍ）、またはこれらを混合させた光を用いることができる。そのほか、紫外線やＫｒＦレーザ光、またはＡｒＦレーザ光等を用いることもできる。また、液浸露光技術により露光を行ってもよい。また、露光には、極端紫外光（ＥＵＶ：Ｅｘｔｒｅｍｅ  Ｕｌｔｒａ−ｖｉｏｌｅｔ）、またはＸ線もしくは電子ビームなどの電磁波を用いることもできる。極端紫外光、Ｘ線または電子ビームを用いると、極めて微細な加工が可能となるため好ましい。なお、電子ビームなどのビームを走査することにより露光を行う場合には、フォトマスクは不要である。
【００９６】
また、レジストマスクとなるレジスト膜を形成する前に、被加工膜とレジスト膜との密着性を改善する機能を有する有機樹脂膜を形成してもよい。当該有機樹脂膜は、例えばスピンコート法などにより、その下層の段差を被覆して表面を平坦化するように形成することができ、当該有機樹脂膜の上層に設けられるレジストマスクの厚さのばらつきを低減できる。また、特に微細な加工を行う場合には、当該有機樹脂膜として、露光に用いる光に対する反射防止膜として機能する材料を用いることが好ましい。このような機能を有する有機樹脂膜としては、例えばＢＡＲＣ（Ｂｏｔｔｏｍ  Ａｎｔｉ−Ｒｅｆｌｅｃｔｉｏｎ  Ｃｏａｔｉｎｇ）膜などがある。当該有機樹脂膜は、レジストマスクの除去と同時に除去するか、レジストマスクを除去した後に除去すればよい。
【００９７】
次に、図２（Ｃ）および図２（Ｄ）に示すように、犠牲層１９０を形成する。まず、図１（Ｇ）および図１（Ｈ）に示すように、犠牲層１９０となる膜１９０Ａを成膜した後、上記と同様の方法により、レジストマスク１９５を形成し、膜１９０Ａの不要な部分を除去することで、図２（Ａ）および図２（Ｂ）に示すように、犠牲層１９０Ｂを形成する。続いて、犠牲層１９０Ｂにウェットエッチングを行い、犠牲層１９０Ｂを一回り小さくすることで、犠牲層１９０を形成する。エッチングには、犠牲層１９０の材料として多結晶シリコンを使用している場合には、２乃至４０重量％、好ましくは、２０乃至２５重量％のＴＭＡＨ（水酸化テトラメチルアンモニウム）を用いればよい。当該ウェットエッチングを行うことで、トランジスタのさらなる微細化を行うことができる。
【００９８】
なお、犠牲層１９０Ｂを経て犠牲層１９０を形成する必要はなく、犠牲層１９０Ｂを犠牲層１９０とし、次工程へと進んでもよい。その場合、レジストマスク１９５を後退させながらエッチング処理を行うことで、レジストマスク１９５よりも小さなパターンで犠牲層１９０を形成することができる。なお、犠牲層１９０の形状は、後に形成する導電体１６０の形状に影響を及ぼすため、側面が被形成面に略垂直な形状とすることが好ましい。
【００９９】
膜１９０Ａは、導電体１４０などとエッチングレートが異なる膜であればよい。よって、膜１９０Ａが、導電体であっても、半導体であっても、絶縁体であってもよい。また、膜１９０Ａが、有機物であっても、無機物であってもよい。膜１９０Ａとしては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタルおよびタングステンを一種以上含む絶縁体、半導体または導電体を用いればよい。エッチングの選択性が取りやすいため、シリコン膜、クロム膜、モリブデン膜、タングステン膜、酸化亜鉛膜または酸化モリブデン膜を用いることが好ましい。なお、膜１９０Ａが導電体１４０と同じ導電体であってもよい。その場合、膜１９０Ａを、導電体１４０よりもエッチングの速度が高くなるように成膜すればよい。
【０１００】
また、膜１９０Ａは積層構造としてもよい。例えば、異なるエッチング特性を有する第１の犠牲層となる第１の膜、第２の犠牲層となる第２の膜が順に積層された構造してもよい。その場合、第２の犠牲層となる第２の膜をエッチングした後で、第２の犠牲層を用いて第１の犠牲層となる第１の膜をエッチングすればよい。よって、第１の犠牲層となる第１の膜が導電体１４０などとエッチングレートが異なる膜であればよい。即ち、第２の犠牲層となる第２の膜が導電体１４０などとエッチングレートが近い膜であってもよい。第１の犠牲層は、設計した犠牲層１９０全体の厚さよりも薄くなるため、エッチングの進行具合による形状のばらつきを小さくすることができる。また、第２の犠牲層の上面から見た形状を犠牲層１９０Ｂのようにした後、第１の犠牲層で導電体１４０などを保護した状態で第２の犠牲層をウェットエッチングなどによって縮小させ、犠牲層１９０を形成することもできる。
【０１０１】
続いて、図２（Ｅ）および図２（Ｆ）に示すように、導電体１４０、および犠牲層１９０上に、絶縁体１８０Ａを形成する。絶縁体１８０Ａは、酸化シリコン膜や酸化窒化シリコン膜などの、酸素を含む絶縁体である。ただし、絶縁体１８０Ａが、主成分として酸素含まない絶縁体であってもよい。例えば、窒化シリコン膜などを用いてもよい。
【０１０２】
なお、絶縁体１８０Ａは、過剰酸素を含む絶縁体であることが好ましい。過剰酸素を含む絶縁体を形成する方法としては、ＣＶＤ法やスパッタリング法における成膜条件を適宜設定して膜中に酸素を多く含ませた酸化シリコン膜や酸化窒化シリコン膜を形成することができる。また、酸化シリコン膜や酸化窒化シリコン膜を形成した後、イオン注入法やイオンドーピング法やプラズマ処理によって酸素を添加してもよい。
【０１０３】
続いて、図３（Ａ）および図３（Ｂ）に示すように、機械的化学的研磨法（ＣＭＰ：Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）処理などにより、図中矢印で示すように、犠牲層１９０が露出するまで、絶縁体１８０Ａの一部を除去し、絶縁体１８０を形成する。この際、犠牲層１９０をストッパー層として使用することもでき、犠牲層１９０が薄くなる場合がある。なお、当該ＣＭＰ処理は、絶縁体１８０Ａの表面の二乗平均平方根（ＲＭＳ）粗さが１ｎｍ以下（好ましくは０．５ｎｍ以下）となる条件で行う。このような条件でＣＭＰ処理を行うことにより、後に配線等が形成される表面の平坦性を向上することができる。
【０１０４】
ここで、ＣＭＰ処理とは、被加工物の表面を化学的・機械的な複合作用により平坦化する手法である。より具体的には、研磨ステージの上に研磨布を貼り付け、被加工物と研磨布との間にスラリー（研磨剤）を供給しながら研磨ステージと被加工物とを各々回転または揺動させて、スラリーと被加工物表面との間での化学反応と、研磨布と被加工物との機械的研磨の作用により、被加工物の表面を研磨する方法である。
【０１０５】
なお、ＣＭＰ処理は、１回のみ行ってもよいし、複数回行ってもよい。複数回に分けてＣＭＰ処理を行う場合は、高い研磨レートの一次研磨を行った後、低い研磨レートの仕上げ研磨を行うのが好ましい。このように研磨レートの異なる研磨を組み合わせることによって、絶縁体１８０の平坦性をさらに向上させることができる。
【０１０６】
次に、犠牲層１９０を選択的にエッチングして、図３（Ｃ）および図３（Ｄ）に示すように、開口部を形成する。なお、犠牲層１９０を除去する工程は、ウェットエッチング法を用いることが好ましい。エッチングには、犠牲層１９０の材料として多結晶シリコンを使用している場合には、２乃至４０重量％、好ましくは、２０乃至２５重量％のＴＭＡＨ（水酸化テトラメチルアンモニウム）を用いればよい。
【０１０７】
エッチング深さが深くなると、マスクの真下にも腐食が進むアンダーカットが生じる場合がある。一方、本工程においては、絶縁体１８０に埋め込まれた状態である犠牲層１９０を除去することにより、絶縁体１８０と犠牲層１９０とでエッチングレートが異なれば、エッチング深さが深くとも、アンダーカットが生じることなく、高アスペクト比が保たれた精度の高い微細加工が可能となる。
【０１０８】
また、ウェットエッチング法は、ドライエッチング法と比較して、エッチングの選択性が採りやすい。また、プラズマを用いないため、エッチングによる損傷が少ないという利点がある。また、一度に大量の基板に処理を行うことができるため、生産性の向上を図ることができる。さらに、ウェットエッチング法は、ドライエッチング法と比較して、一般的に装置や薬品の価格が安く、生産コストの削減を図ることができる。
【０１０９】
続いて、図３（Ｅ）および図３（Ｆ）に示すように、絶縁体１８０をマスクとして、導電体１４０の一部を除去することで導電体１４０ａ、および導電体１４０ｂを形成すると同時に、開口部を形成する。
【０１１０】
次に、図４（Ａ）および図４（Ｂ）に示すように、酸化物半導体１３０Ｃ、絶縁体１５０Ａ、および導電体１６０Ａを成膜する。
【０１１１】
酸化物半導体１３０Ｃは、酸化物半導体１３０Ａ、および酸化物半導体１３０Ｂと同様に形成することができる。なお、トランジスタのオン電流を高くするためには、酸化物半導体１３０Ｃの厚さは小さいほど好ましい。例えば、２０ｎｍ未満、好ましくは１０ｎｍ以下、さらに好ましくは５ｎｍ以下の領域を有する酸化物半導体１３０Ｃとすればよい。一方、酸化物半導体１３０Ｃは、チャネルの形成される酸化物半導体１３０ｂへ、隣接する絶縁体を構成する酸素以外の元素（水素、シリコンなど）が入り込まないようブロックする機能を有する。そのため、酸化物半導体１３０Ｃは、ある程度の厚さを有することが好ましい。例えば、０．３ｎｍ以上、好ましくは１ｎｍ以上、さらに好ましくは２ｎｍ以上の厚さの領域を有する酸化物半導体１３０Ｃとすればよい。また、酸化物半導体１３０Ｃは、基板１０１、または基板１０１と酸化物半導体１３０ｂとの間に介在する絶縁体などから放出される酸素の外方拡散を抑制するために、酸素をブロックする性質を有すると好ましい。
【０１１２】
また、絶縁体１５０Ａの膜厚は、例えば１ｎｍ以上２０ｎｍ以下とし、スパッタリング法、ＭＢＥ法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ法等を適宜用いることができる。また、絶縁体１５０Ａは、スパッタリングターゲット表面に対し、概略垂直に複数の基板表面がセットされた状態で成膜を行うスパッタ装置を用いて成膜してもよい。また、ＭＯＣＶＤ法を用いてもよい。例えば、ＭＯＣＶＤ法を用いて成膜した酸化ガリウム膜を、絶縁体１５０Ａとして用いることができる。
【０１１３】
絶縁体１５０Ａの材料としては、酸化シリコン膜、酸化ガリウム膜、酸化ガリウム亜鉛膜、酸化亜鉛膜、酸化アルミニウム膜、窒化シリコン膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、または窒化酸化シリコン膜を用いて形成することができる。絶縁体１５０Ａは、酸化物半導体１３０Ｃと接する部分において酸素を含むことが好ましい。特に、絶縁体１５０Ａは、膜中（バルク中）に少なくとも化学量論的組成を超える量の酸素（過剰酸素）が存在することが好ましく、本実施の形態では、絶縁体１５０ＡとしてＣＶＤ法で形成する酸化窒化シリコン膜を用いる。過剰酸素を含む酸化窒化シリコン膜を絶縁体１５０Ａとして用いると、酸化物半導体１３０Ｃを介して、酸化物半導体１３０ｂに酸素を供給することができ、特性を良好にすることができる。さらに、絶縁体１５０Ａは、後の工程で絶縁体１５０に加工されることから、作製するトランジスタのサイズなどを考慮して形成することが好ましい。
【０１１４】
さらに、絶縁体１５０Ａの材料として酸化ハフニウム、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮＺ（ｘ＞０、ｙ＞０、ｚ＞０））、ハフニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））、酸化ランタンなどのｈｉｇｈ−ｋ材料を用いることもできる。なお、絶縁体１５０Ａは、単層構造としてもよいし、積層構造としてもよい。
【０１１５】
また、導電体１６０Ａは、スパッタリング法、蒸着法、ＣＶＤ法などを用いて形成する。なお、導電体１６０Ａは、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。また、導電体１６０Ａとしてリン等の不純物元素をドーピングした多結晶シリコンに代表される半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。又は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコン酸化物を添加したインジウム錫酸化物などの導電性材料を適用することもできる。また、上記導電性材料と、上記金属材料の積層構造とすることもできる。例えば、チタン膜５ｎｍと窒化チタン膜１０ｎｍ、タングステン膜１００ｎｍの積層とすることができる。
【０１１６】
続いて、ＣＭＰ処理などにより、絶縁体１８０が露出するまで、導電体１６０Ａ、絶縁体１５０Ａ、酸化物半導体１３０Ｃの一部を除去し、酸化物半導体１３０ｃ、絶縁体１５０、導電体１６０を形成する（図４（Ｃ）および図４（Ｄ））。この際、絶縁体１８０をストッパー層として使用することもでき、絶縁体１８０の厚さが減少する場合がある。
【０１１７】
なお、ＣＭＰ処理は、１回のみ行ってもよいし、複数回行ってもよい。複数回に分けてＣＭＰ処理を行う場合は、高い研磨レートの一次研磨を行った後、低い研磨レートの仕上げ研磨を行うのが好ましい。このように研磨レートの異なる研磨を組み合わせることによって、研磨表面の平坦性をさらに向上させることができる。
【０１１８】
以上の工程により、図５に示すトランジスタ１００を作製することができる。図５（Ａ）に、トランジスタ１００の上面図の一例を示す。なお、図５（Ｂ）および図５（Ｃ）は、図５（Ａ）に示す一点鎖線Ｘ１−Ｘ２、及びＹ１−Ｙ２に対応する断面図である。なお、トランジスタ１００は、図５に示すように導電体１６５を有していてもよい。導電体１６５を設けるには、基板１０１上に導電体１６５を形成したのち、絶縁体１１０を成膜する。続いて、ＣＭＰ処理などにより、導電体１６５が露出するまで、絶縁体１１０の一部を除去することで形成することができる。ＣＭＰ処理を行うことで、導電体１６５による段差が小さくなるため、トランジスタ１００の形状不良が低減され、信頼性を高めることができる。
【０１１９】
トランジスタ１００において、酸化物半導体１３０は酸化物半導体１３０ａ、酸化物半導体１３０ｂ、酸化物半導体１３０ｃを有する。なお、酸化物半導体１３０ｂは、チャネル形成領域としての機能を有する。また、導電体１４０ａおよび導電体１４０ｂは、ソース電極およびドレイン電極としての機能を有する。また、絶縁体１５０は、ゲート絶縁体としての機能を有する。導電体１６０は、第１のゲート電極としての機能を有する。導電体１６５は第２のゲート電極としての機能を有する。
【０１２０】
本実施の形態により、微細な構造を有するトランジスタ１００を作製することができる。トランジスタ１００は、導電体１４０ａおよび導電体１４０ｂと、導電体１６０と、がほとんど重ならない構造を有するため、導電体１６０と、導電体１４０ａおよび導電体１４０ｂとの間に生じる寄生容量を小さくすることができる。即ち、トランジスタ１００は動作周波数が高い。また、犠牲層１９０を用いて形成した開口部に、ゲート絶縁体としての機能を有する絶縁体１５０、及びゲート電極としての機能を有する導電体１６０を作りこむことで、同一工程で作製するトランジスタ間のチャネル長のばらつきを抑えることができる。
【０１２１】
また、形成される導電体１６０の幅を、犠牲層１９０よりも細くすることができる。よって、同じ幅のゲート電極を直接リソグラフィ法によって形成する場合よりも、ゲート電極を安定に形成することができる。例えば、ゲート電極の幅が狭すぎるとゲート電極を形成した際に倒壊してしまう場合があるが、本発明の一態様に係るトランジスタはゲート電極が倒壊しにくい。同様に、ゲート電極として機能する導電体１６０の厚さを厚くすることができる。具体的には、導電体１６０の厚さを、導電体１６０の幅の２倍以上、好ましくは３倍以上、さらに好ましくは４倍以上とすることができる。導電体１６０を厚くすることで、導電体１６０の抵抗を低くすることができるため、トランジスタの動作速度を高くすることができる。
【０１２２】
以上より、微細な構造であっても、安定した電気特性を有し、動作速度の高いトランジスタを提供することができる。また、該トランジスタを用いることで、トランジスタ間のばらつきが小さく、集積度の高い半導体装置を提供することができる。
【０１２３】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０１２４】
（実施の形態２）
＜半導体装置の変形例１＞
本実施の形態では、トランジスタ１００の変形例について、図６乃至図１０を用いて説明する。以下に、半導体装置の作製方法の一例を図６乃至９を参照して説明する。なお、実施の形態１に示すトランジスタ１００と同符号を付記した構成要素は、実施の形態１に示すトランジスタを参酌することができる。
【０１２５】
はじめに、図６（Ａ）および図６（Ｂ）に示すように、基板１０１上に、絶縁体１１０、絶縁体１２０、酸化物半導体１３０Ａ、酸化物半導体１３０Ｂ、酸化物半導体１３０Ｃ、および導電体１４０Ａを形成する。
【０１２６】
続いて、図６（Ｃ）および図６（Ｄ）に示すように、導電体１４０Ａ上にリソグラフィ法等を用いてレジストマスク１３５を形成し、酸化物半導体１３０Ａ、酸化物半導体１３０Ｂ、酸化物半導体１３０Ｃ、および当該導電体１４０Ａの不要な部分を除去する。その後、レジストマスク１３５を除去することにより、図６（Ｅ）および図６（Ｆ）に示す、島状の酸化物半導体１３０ａ、酸化物半導体１３０ｂ、酸化物半導体１３０ｃ、および導電体１４０を形成することができる。
【０１２７】
次に、図７（Ｃ）および図７（Ｄ）に示すように、犠牲層１９０を形成する。まず、図７（Ａ）および図７（Ｂ）に示すように、犠牲層１９０となる膜１９０Ａを成膜した後、上記と同様の方法により、レジストマスク１９５を形成し、膜１９０Ａの不要な部分を除去することで犠牲層１９０を形成する。なお、犠牲層１９０の形状は、後に形成する導電体１６０の形状に影響を及ぼすため、側面が被形成面に略垂直な形状とすることが好ましい。
【０１２８】
続いて、図７（Ｅ）および図７（Ｆ）に示すように、導電体１４０、および犠牲層１９０上に、絶縁体１８０Ａを形成する。続いて、図８（Ａ）および図８（Ｂ）に示すように、機械的化学的研磨法処理などにより、犠牲層１９０が露出するまで、絶縁体１８０Ａの一部を除去し、絶縁体１８０を形成する。なお、ＣＭＰ処理は、１回のみ行ってもよいし、複数回行ってもよい。複数回に分けてＣＭＰ処理を行う場合は、高い研磨レートの一次研磨を行った後、低い研磨レートの仕上げ研磨を行うのが好ましい。このように研磨レートの異なる研磨を組み合わせることによって、絶縁体１８０の平坦性をさらに向上させることができる。
【０１２９】
次に、犠牲層１９０を選択的にエッチングして、図８（Ｃ）および図８（Ｄ）に示すように、開口部を形成する。なお、犠牲層１９０を除去する工程は、ウェットエッチング法を用いることが好ましい。
【０１３０】
続いて、図８（Ｅ）および図８（Ｆ）に示すように、絶縁体１８０をマスクとして、導電体１４０の一部を除去することで導電体１４０ａ、および導電体１４０ｂを形成すると同時に、開口部を形成する。本実施の形態におけるトランジスタの構造は、導電体１４０と酸化物半導体１３０ｂとの間に、酸化物半導体１３０ｃが介在している。当該構造により、導電体１４０を除去する工程で、酸化物半導体１３０ｃにより、酸化物半導体１３０ｂを保護することができる。なお、酸化物半導体１３０ｂはチャネル形成領域としての機能を有する。従って、チャネル形成領域の表面が保護されることで、信頼性の高いトランジスタを得ることができる。
【０１３１】
次に、図９（Ａ）および図９（Ｂ）に示すように、絶縁体１５０Ａ、および導電体１６０Ａを成膜する。
【０１３２】
続いて、ＣＭＰ処理などにより、絶縁体１８０が露出するまで、導電体１６０Ａ、および絶縁体１５０Ａの一部を除去し、絶縁体１５０、導電体１６０を形成する（図９（Ｃ）および図９（Ｄ））。この際、絶縁体１８０をストッパー層として使用することもでき、絶縁体１８０の厚さが減少する場合がある。
【０１３３】
以上の工程により、図１０に示すトランジスタ１００を作製することができる。図１０（Ａ）は、トランジスタ１００の上面図の一例を示す。なお、図１０（Ｂ）および図１０（Ｃ）は、図１０（Ａ）に示す一点鎖線Ｘ１−Ｘ２、及びＹ１−Ｙ２に対応する断面図である。なお、トランジスタ１００は、図１０に示すように導電体１６５を有していてもよい。
【０１３４】
トランジスタ１００において、酸化物半導体１３０ｂは、チャネル形成領域としての機能を有する。また、導電体１４０ａおよび導電体１４０ｂは、ソース電極およびドレイン電極としての機能を有する。また、絶縁体１５０は、ゲート絶縁体としての機能を有する。導電体１６０は、第１のゲート電極としての機能を有する。導電体１６５は第２のゲート電極としての機能を有する。
【０１３５】
本実施の形態により、微細な構造を有するトランジスタ１００を作製することができる。トランジスタ１００は、導電体１４０ａおよび導電体１４０ｂと、導電体１６０と、がほとんど重ならない構造を有するため、導電体１６０と、導電体１４０ａおよび導電体１４０ｂとの間に生じる寄生容量を小さくすることができる。即ち、トランジスタ１００は動作周波数が高い。また、犠牲層１９０を用いて形成した開口部に、ゲート絶縁体としての機能を有する絶縁体１５０、及びゲート電極としての機能を有する導電体１６０を作りこむことで、同一工程で作製するトランジスタ間のチャネル長のばらつきを抑えることができる。
【０１３６】
また、形成される導電体１６０の幅を、犠牲層１９０よりも細くすることができる。よって、同じ幅のゲート電極を直接リソグラフィ法によって形成する場合よりも、ゲート電極を安定に形成することができる。例えば、ゲート電極の幅が狭すぎるとゲート電極を形成した際に倒壊してしまう場合があるが、本発明の一態様に係るトランジスタはゲート電極が倒壊しにくい。同様に、ゲート電極として機能する導電体１６０の厚さを厚くすることができる。具体的には、導電体１６０の厚さを、導電体１６０の幅の２倍以上、好ましくは３倍以上、さらに好ましくは４倍以上とすることができる。導電体１６０を厚くすることで、導電体１６０の抵抗を低くすることができるため、トランジスタの動作速度を高くすることができる。
【０１３７】
また、本実施の形態は、酸化物半導体１３０ｃを絶縁体１８０の開口部に形成しないため、犠牲層１９０を用いて形成した開口部が、さらに微細化されたとしても、絶縁体１５０および導電体１６０を埋め込む領域を確保することができる。
【０１３８】
以上より、微細な構造であっても、安定した電気特性を有し、動作速度の高いトランジスタを提供することができる。また、該トランジスタを用いることで、トランジスタ間のばらつきが小さく、集積度の高い半導体装置を提供することができる。
【０１３９】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０１４０】
（実施の形態３）
＜半導体装置の変形例２＞
本実施の形態では、トランジスタ１００の変形例について、図１１乃至図１５を用いて説明する。以下に、半導体装置の作製方法の一例を図１１乃至図１５を参照して説明する。なお、実施の形態１に示すトランジスタ１００と、同様の機能を有する構成は実施の形態１に示すトランジスタ１００と同符号を付記し、実施の形態１に示すトランジスタを参酌することができる。
【０１４１】
はじめに、図１１（Ａ）および図１１（Ｂ）に示すように、基板１０１上に、絶縁体１１０、絶縁体１２０、酸化物半導体１３０Ａ、および酸化物半導体１３０Ｂを形成する。
【０１４２】
続いて、図１１（Ｃ）および図１１（Ｄ）に示すように、酸化物半導体１３０Ｂ上にリソグラフィ法等を用いてレジストマスク１３５を形成し、酸化物半導体１３０Ａ、および酸化物半導体１３０Ｂの不要な部分を除去する。その後、レジストマスク１３５を除去することにより、図１１（Ｅ）および図１１（Ｆ）に示す、島状の酸化物半導体１３０ａ、および酸化物半導体１３０ｂを形成することができる。
【０１４３】
次に、図１１（Ｇ）および図１１（Ｈ）に示すように、酸化物半導体１３０Ｃを成膜し、酸化物半導体１３０Ｃ上に導電体１４０Ａを成膜した後、導電体１４０Ａ上にリソグラフィ法等を用いてレジストマスク１４５を形成する。続いて、図１２（Ａ）および図１２（Ｂ）に示すように、酸化物半導体１３０Ｃ、および導電体１４０Ａの不要な部分を除去し、酸化物半導体１３０ｃ、および導電体１４０を形成する。
【０１４４】
次に、図１２（Ｅ）および図１２（Ｆ）に示すように、犠牲層１９０を形成する。まず、図１２（Ｃ）および図１２（Ｄ）に示すように、犠牲層１９０となる膜１９０Ａを成膜した後、上記と同様の方法により、レジストマスク１９５を形成し、膜１９０Ａの不要な部分を除去することで犠牲層１９０を形成する。なお、犠牲層１９０の形状は、後に形成する導電体１６０の形状に影響を及ぼすため、側面が被形成面に略垂直な形状とすることが好ましい。
【０１４５】
続いて、図１３（Ａ）および図１３（Ｂ）に示すように、導電体１４０、および犠牲層１９０上に、絶縁体１８０Ａを形成する。続いて、図１３（Ｃ）および図１３（Ｄ）に示すように、機械的化学的研磨法処理などにより、犠牲層１９０が露出するまで、絶縁体１８０Ａの一部を除去し、絶縁体１８０を形成する。なお、ＣＭＰ処理は、１回のみ行ってもよいし、複数回行ってもよい。複数回に分けてＣＭＰ処理を行う場合は、高い研磨レートの一次研磨を行った後、低い研磨レートの仕上げ研磨を行うのが好ましい。このように研磨レートの異なる研磨を組み合わせることによって、絶縁体１８０の平坦性をさらに向上させることができる。
【０１４６】
次に、犠牲層１９０を選択的にエッチングして、図１３（Ｅ）および図１３（Ｆ）に示すように、開口部を形成する。なお、犠牲層１９０を除去する工程は、ウェットエッチング法を用いることが好ましい。
【０１４７】
本実施の形態におけるトランジスタの構造は、酸化物半導体１３０ｂにおけるチャネルが形成される領域が、酸化物半導体１３０ａ、および酸化物半導体１３０ｃによって、被覆されている。当該構造により、犠牲層１９０を除去する工程で、酸化物半導体１３０ｃにより、酸化物半導体１３０ｂを保護することができる。
【０１４８】
続いて、図１４（Ａ）および図１４（Ｂ）に示すように、絶縁体１８０をマスクとして、導電体１４０の一部を除去することで導電体１４０ａ、および導電体１４０ｂを形成すると同時に、開口部を形成する。本実施の形態におけるトランジスタの構造は、導電体１４０と酸化物半導体１３０ｂとの間に、酸化物半導体１３０ｃが介在している。当該構造により、導電体１４０を除去する工程で、酸化物半導体１３０ｃにより、酸化物半導体１３０ｂを保護することができる。
【０１４９】
次に、図１４（Ｃ）および図１４（Ｄ）に示すように、絶縁体１５０Ａ、および導電体１６０Ａを成膜する。
【０１５０】
続いて、ＣＭＰ処理などにより、絶縁体１８０が露出するまで、導電体１６０Ａ、および絶縁体１５０Ａの一部を除去し、絶縁体１５０、導電体１６０を形成する（図１４（Ｅ）および図１４（Ｆ））。この際、絶縁体１８０をストッパー層として使用することもでき、絶縁体１８０の厚さが減少する場合がある。
【０１５１】
以上の工程により、図１５に示すトランジスタ１００を作製することができる。図１５（Ａ）は、トランジスタ１００の上面図の一例を示す。なお、図１５（Ｂ）および図１５（Ｃ）は、図１５（Ａ）に示す一点鎖線Ｘ１−Ｘ２、及びＹ１−Ｙ２に対応する断面図である。なお、トランジスタ１００は、図１５に示すように導電体１６５を有していてもよい。
【０１５２】
トランジスタ１００において、酸化物半導体１３０ｂは、チャネル形成領域としての機能を有する。また、導電体１４０ａおよび導電体１４０ｂは、ソース電極およびドレイン電極としての機能を有する。また、絶縁体１５０は、ゲート絶縁体としての機能を有する。導電体１６０は、第１のゲート電極としての機能を有する。導電体１６５は第２のゲート電極としての機能を有する。
【０１５３】
本実施の形態により、微細な構造を有するトランジスタ１００を作製することができる。トランジスタ１００は、導電体１４０ａおよび導電体１４０ｂと、導電体１６０と、がほとんど重ならない構造を有するため、導電体１６０と、導電体１４０ａおよび導電体１４０ｂとの間に生じる寄生容量を小さくすることができる。即ち、トランジスタ１００は動作周波数が高い。また、犠牲層１９０を用いて形成した開口部に、ゲート絶縁体としての機能を有する絶縁体１５０、及びゲート電極としての機能を有する導電体１６０を作りこむことで、同一工程で作製するトランジスタ間のチャネル長のばらつきを抑えることができる。
【０１５４】
また、形成される導電体１６０の幅を、犠牲層１９０よりも細くすることができる。よって、同じ幅のゲート電極を直接リソグラフィ法によって形成する場合よりも、ゲート電極を安定に形成することができる。例えば、ゲート電極の幅が狭すぎるとゲート電極を形成した際に倒壊してしまう場合があるが、本発明の一態様に係るトランジスタはゲート電極が倒壊しにくい。同様に、ゲート電極として機能する導電体１６０の厚さを厚くすることができる。具体的には、導電体１６０の厚さを、導電体１６０の幅の２倍以上、好ましくは３倍以上、さらに好ましくは４倍以上とすることができる。導電体１６０を厚くすることで、導電体１６０の抵抗を低くすることができるため、トランジスタの動作速度を高くすることができる。
【０１５５】
また、本実施の形態は、酸化物半導体１３０ｃを開口部に形成しないため、犠牲層１９０を用いて形成した開口部が、さらに微細化されたとしても、絶縁体１５０および導電体１６０を埋め込む領域を確保することができる。
【０１５６】
以上より、微細な構造であっても、安定した電気特性を有し、動作速度の高いトランジスタを提供することができる。また、該トランジスタを用いることで、トランジスタ間のばらつきが小さく、集積度の高い半導体装置を提供することができる。
【０１５７】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０１５８】
（実施の形態４）
＜半導体装置の変形例３＞
本実施の形態では、トランジスタ１００の変形例について、図１６乃至図２０を用いて説明する。以下に、半導体装置の作製方法の一例を図１６乃至図２０を参照して説明する。なお、実施の形態１に示すトランジスタ１００と、同様の機能を有する構成は実施の形態１に示すトランジスタ１００と同符号を付記し、実施の形態１に示すトランジスタを参酌することができる。
【０１５９】
はじめに、図１６（Ａ）および図１６（Ｂ）に示すように、基板１０１上に、絶縁体１１０、絶縁体１２０、酸化物半導体１３０Ａ、および酸化物半導体１３０Ｂを形成する。
【０１６０】
続いて、図１６（Ｃ）および図１６（Ｄ）に示すように、酸化物半導体１３０Ｂ上にリソグラフィ法等を用いてレジストマスク１３５を形成し、酸化物半導体１３０Ａ、および酸化物半導体１３０Ｂの不要な部分を除去する。その後、レジストマスク１３５を除去することにより、図１６（Ｅ）および図１６（Ｆ）に示す、島状の酸化物半導体１３０ａ、および酸化物半導体１３０ｂを形成することができる。
【０１６１】
次に、図１７（Ａ）および図１７（Ｂ）に示すように、犠牲層１９０を形成する。まず、図１６（Ｇ）および図１６（Ｈ）に示すように、犠牲層１９０となる膜１９０Ａを成膜した後、上記と同様の方法により、レジストマスク１９５を形成し、膜１９０Ａの不要な部分を除去することで犠牲層１９０を形成する。なお、犠牲層１９０の形状は、後に形成する導電体１６０の形状に影響を及ぼすため、側面が被形成面に略垂直な形状とすることが好ましい。
【０１６２】
続いて、図１７（Ｃ）および図１７（Ｄ）に示すように、ソース領域およびドレイン領域となる領域１３１ａ、および領域１３１ｂを形成する。例えば、犠牲層１９０をマスクとして、酸化物半導体１３０ｂに対し、ホウ素、リン、アルゴンなどの不純物を添加することで、酸化物半導体１３０ｂは、低抵抗化し、領域１３１ａ、および領域１３１ｂを形成することができる。また、不純物を添加する際に、酸化物半導体１３０ｂにおいて、犠牲層１９０と重なる領域にも不純物が添加されるように調整することで、トランジスタのオン特性を向上させることができる。なお、この際に、酸化物半導体１３０ａにも低抵抗領域が形成されていてもかまわない。
【０１６３】
また、領域１３１ａ、および領域１３１ｂと接する窒化珪素膜などの水素を含む膜から水素を酸化物半導体１３０ｂの一部に拡散させることで、さらに低抵抗化を図ることができる。なお、後に形成する絶縁体１８０Ａに、窒化珪素膜などの水素を含む膜を用いることで、酸化物半導体１３０ｂの一部（この場合、少なくとも、領域１３１ａ、および領域１３１ｂ）と窒化珪素膜などの水素を含む膜とが接する構造としてもよい。また、窒化珪素膜などの水素を含む膜を形成した後、絶縁体１８０Ａを形成してもよい。なお、上記不純物を添加する構成、または水素を含む膜を形成する構成の一方により、領域１３１ａ、および領域１３１ｂを形成することができる。
【０１６４】
また、例えば、酸化物半導体１３０ｂおよび犠牲層１９０に接して、金属層を形成した後、当該金属層を除去することでも領域１３１ａ、および領域１３１ｂを形成することができる。金属層と接する領域に酸素欠損が形成され、酸化物半導体中に含まれる水素が該酸素欠損に入ることにより、該領域はｎ型化される。ｎ型化された領域は、ソース領域またはドレイン領域として機能し、酸化物半導体とソース電極及びドレイン電極との間におけるコンタクト抵抗を下げることができる。よって、ｎ型化された領域が形成されることで、トランジスタ１００の移動度及びオン電流を高めることができ、それにより、トランジスタ１００を用いた半導体装置の高速動作を実現することができる。
【０１６５】
なお、金属層による酸素の引き抜きは、金属層をスパッタリング法などにより形成する際に起こりうるが、さらに、酸素を引き抜きたい場合は、金属層を形成した後に加熱処理を行ってもよい。なお、ｎ型化される領域は、酸素と結合し易い導電性材料を金属層に用いることで、より形成されやすくなる。上記導電性材料としては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗなどが挙げられる。
【０１６６】
また、金属層を除去した後、領域１３１ａ、および領域１３１ｂと接する窒化珪素膜などの水素を含む膜を形成し、水素を酸化物半導体１３０ｂの一部に拡散させてもよい。
【０１６７】
続いて、図１７（Ｅ）および図１７（Ｆ）に示すように、酸化物半導体１３０ｂ、および犠牲層１９０上に、絶縁体１８０Ａを形成する。続いて、図１８（Ａ）および図１８（Ｂ）に示すように、機械的化学的研磨法処理などにより、犠牲層１９０が露出するまで、絶縁体１８０Ａの一部を除去し、絶縁体１８０を形成する。なお、ＣＭＰ処理は、１回のみ行ってもよいし、複数回行ってもよい。複数回に分けてＣＭＰ処理を行う場合は、高い研磨レートの一次研磨を行った後、低い研磨レートの仕上げ研磨を行うのが好ましい。このように研磨レートの異なる研磨を組み合わせることによって、絶縁体１８０の平坦性をさらに向上させることができる。
【０１６８】
次に、犠牲層１９０を選択的にエッチングして、図１８（Ｃ）および図１８（Ｄ）に示すように、開口部を形成する。なお、犠牲層１９０を除去する工程は、ウェットエッチング法を用いることが好ましい。
【０１６９】
次に、図１８（Ｅ）および図１８（Ｆ）に示すように、酸化物半導体１３０Ｃ、絶縁体１５０Ａ、および導電体１６０Ａを成膜する。
【０１７０】
続いて、ＣＭＰ処理などにより、絶縁体１８０が露出するまで、酸化物半導体１３０Ｃ、導電体１６０Ａ、および絶縁体１５０Ａの一部を除去し、酸化物半導体１３０ｃ、絶縁体１５０、および導電体１６０を形成する（図１９（Ａ）および図１９（Ｂ））。この際、絶縁体１８０をストッパー層として使用することもでき、絶縁体１８０の厚さが減少する場合がある。
【０１７１】
以上の工程により、図２０に示すトランジスタ１００を作製することができる。図２０（Ａ）は、トランジスタ１００の上面図の一例を示す。なお、図２０（Ｂ）および図２０（Ｃ）は、図２０（Ａ）に示す一点鎖線Ｘ１−Ｘ２、及びＹ１−Ｙ２に対応する断面図である。なお、トランジスタ１００は、図２０に示すように導電体１６５を有していてもよい。
【０１７２】
トランジスタ１００において、酸化物半導体１３０ｂは、チャネル形成領域としての機能を有する。また、領域１３１ａおよび領域１３１ｂは、ソース領域およびドレイン領域としての機能を有する。また、絶縁体１５０は、ゲート絶縁体としての機能を有する。導電体１６０は、第１のゲート電極としての機能を有する。導電体１６５は第２のゲート電極としての機能を有する。
【０１７３】
本実施の形態により、微細な構造を有するトランジスタ１００を作製することができる。トランジスタ１００は、領域１３１ａおよび領域１３１ｂと、導電体１６０と、がほとんど重ならない構造を有するため、導電体１６０と、領域１３１ａおよび領域１３１ｂとの間に生じる寄生容量を小さくすることができる。即ち、トランジスタ１００は動作周波数が高い。また、犠牲層１９０を用いて形成した開口部に、ゲート絶縁体としての機能を有する絶縁体１５０、及びゲート電極としての機能を有する導電体１６０を作りこむことで、同一工程で作製するトランジスタ間のチャネル長のばらつきを抑えることができる。
【０１７４】
また、形成される導電体１６０の幅を、犠牲層１９０よりも細くすることができる。よって、同じ幅のゲート電極を直接リソグラフィ法によって形成する場合よりも、ゲート電極を安定に形成することができる。例えば、ゲート電極の幅が狭すぎるとゲート電極を形成した際に倒壊してしまう場合があるが、本発明の一態様に係るトランジスタはゲート電極が倒壊しにくい。同様に、ゲート電極として機能する導電体１６０の厚さを厚くすることができる。具体的には、導電体１６０の厚さを、導電体１６０の幅の２倍以上、好ましくは３倍以上、さらに好ましくは４倍以上とすることができる。導電体１６０を厚くすることで、導電体１６０の抵抗を低くすることができるため、トランジスタの動作速度を高くすることができる。
【０１７５】
以上より、微細な構造であっても、安定した電気特性を有し、動作速度の高いトランジスタを提供することができる。また、該トランジスタを用いることで、トランジスタ間のばらつきが小さく、集積度の高い半導体装置を提供することができる。
【０１７６】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０１７７】
（実施の形態５）
＜半導体装置の変形例４＞
本実施の形態では、トランジスタ１００の変形例について、図２１乃至図２５を用いて説明する。以下に、半導体装置の作製方法の一例を図２１乃至図２５を参照して説明する。なお、実施の形態１に示すトランジスタ１００と、同様の機能を有する構成は実施の形態１に示すトランジスタ１００と同符号を付記し、実施の形態１に示すトランジスタを参酌することができる。
【０１７８】
はじめに、図２１（Ａ）および図２１（Ｂ）に示すように、基板１０１上に、絶縁体１１０、絶縁体１２０、酸化物半導体１３０Ａ、および酸化物半導体１３０Ｂを形成する。
【０１７９】
続いて、図２１（Ｃ）および図２１（Ｄ）に示すように、酸化物半導体１３０Ｂ上にリソグラフィ法等を用いてレジストマスク１３５を形成し、酸化物半導体１３０Ａ、および酸化物半導体１３０Ｂの不要な部分を除去する。その後、レジストマスク１３５を除去することにより、図２１（Ｅ）および図２１（Ｆ）に示す、島状の酸化物半導体１３０ａ、および酸化物半導体１３０ｂを形成することができる。
【０１８０】
次に、図２１（Ｇ）および図２１（Ｈ）に示すように、島状の酸化物半導体１３０ａ、および酸化物半導体１３０ｂ上に、酸化物半導体１３０Ｃを形成する。続いて、図２２（Ａ）および図２２（Ｂ）に示すように、犠牲層１９０となる膜１９０Ａを成膜する。その後、上記と同様の方法により、レジストマスク１９５を形成し、膜１９０Ａ、酸化物半導体１３０Ｃの不要な部分を除去することで犠牲層１９０、および酸化物半導体１３０ｃを形成する（図２２（Ｃ）および図２２（Ｄ））。なお、犠牲層１９０の形状は、後に形成する導電体１６０の形状に影響を及ぼすため、側面が被形成面に略垂直な形状とすることが好ましい。
【０１８１】
続いて、図２２（Ｅ）および図２２（Ｆ）に示すように、ソース領域およびドレイン領域となる領域１３１ａ、および領域１３１ｂを、上記と同様に形成する。
【０１８２】
続いて、図２３（Ａ）および図２３（Ｂ）に示すように、酸化物半導体１３０ｂ、および犠牲層１９０上に、絶縁体１８０Ａを形成する。続いて、図２３（Ｃ）および図２３（Ｄ）に示すように、機械的化学的研磨法処理などにより、犠牲層１９０が露出するまで、絶縁体１８０Ａの一部を除去し、絶縁体１８０を形成する。なお、ＣＭＰ処理は、１回のみ行ってもよいし、複数回行ってもよい。複数回に分けてＣＭＰ処理を行う場合は、高い研磨レートの一次研磨を行った後、低い研磨レートの仕上げ研磨を行うのが好ましい。このように研磨レートの異なる研磨を組み合わせることによって、絶縁体１８０の平坦性をさらに向上させることができる。
【０１８３】
次に、犠牲層１９０を選択的にエッチングして、図２３（Ｅ）および図２３（Ｆ）に示すように、開口部を形成する。なお、犠牲層１９０を除去する工程は、ウェットエッチング法を用いることが好ましい。
【０１８４】
本実施の形態におけるトランジスタの構造は、酸化物半導体１３０ｂにおけるチャネルが形成される領域が、酸化物半導体１３０ａ、および酸化物半導体１３０ｃによって、被覆されている。当該構造により、犠牲層１９０を除去する工程で、酸化物半導体１３０ｃにより、酸化物半導体１３０ｂを保護することができる。
【０１８５】
次に、図２４（Ａ）および図２４（Ｂ）に示すように、絶縁体１５０Ａ、および導電体１６０Ａを成膜する。
【０１８６】
続いて、ＣＭＰ処理などにより、絶縁体１８０が露出するまで、導電体１６０Ａ、絶縁体１５０Ａの一部を除去し、絶縁体１５０、導電体１６０を形成する（図２４（Ｃ）および図２４（Ｄ））。この際、絶縁体１８０をストッパー層として使用することもでき、絶縁体１８０の厚さが減少する場合がある。
【０１８７】
以上の工程により、図２５に示すトランジスタ１００を作製することができる。図２５（Ａ）は、トランジスタ１００の上面図の一例を示す。なお、図２５（Ｂ）および図２５（Ｃ）は、図２５（Ａ）に示す一点鎖線Ｘ１−Ｘ２、及びＹ１−Ｙ２に対応する断面図である。なお、トランジスタ１００は、図２５に示すように導電体１６５を有していてもよい。
【０１８８】
トランジスタ１００において、酸化物半導体１３０ｂは、チャネル形成領域としての機能を有する。また、領域１３１ａおよび領域１３１ｂは、ソース電極およびドレイン電極としての機能を有する。また、絶縁体１５０は、ゲート絶縁体としての機能を有する。導電体１６０は、第１のゲート電極としての機能を有する。導電体１６５は第２のゲート電極としての機能を有する。
【０１８９】
本実施の形態により、微細な構造を有するトランジスタ１００を作製することができる。トランジスタ１００は、領域１３１ａおよび領域１３１ｂと、導電体１６０と、がほとんど重ならない構造を有するため、導電体１６０と、領域１３１ａおよび領域１３１ｂとの間に生じる寄生容量を小さくすることができる。即ち、トランジスタ１００は動作周波数が高い。また、犠牲層１９０を用いて形成した開口部に、ゲート絶縁体としての機能を有する絶縁体１５０、及びゲート電極としての機能を有する導電体１６０を作りこむことで、同一工程で作製するトランジスタ間のチャネル長のばらつきを抑えることができる。
【０１９０】
また、形成される導電体１６０の幅を、犠牲層１９０よりも細くすることができる。よって、同じ幅のゲート電極を直接リソグラフィ法によって形成する場合よりも、ゲート電極を安定に形成することができる。例えば、ゲート電極の幅が狭すぎるとゲート電極を形成した際に倒壊してしまう場合があるが、本発明の一態様に係るトランジスタはゲート電極が倒壊しにくい。同様に、ゲート電極として機能する導電体１６０の厚さを厚くすることができる。具体的には、導電体１６０の厚さを、導電体１６０の幅の２倍以上、好ましくは３倍以上、さらに好ましくは４倍以上とすることができる。導電体１６０を厚くすることで、導電体１６０の抵抗を低くすることができるため、トランジスタの動作速度を高くすることができる。
【０１９１】
また、本実施の形態は、酸化物半導体１３０ｃを開口部に形成しないため、犠牲層１９０を用いて形成した開口部が、さらに微細化されたとしても、絶縁体１５０および導電体１６０を埋め込む領域を確保することができる。
【０１９２】
以上より、微細な構造であっても、安定した電気特性を有し、動作速度の高いトランジスタを提供することができる。また、該トランジスタを用いることで、トランジスタ間のばらつきが小さく、集積度の高い半導体装置を提供することができる。
【０１９３】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０１９４】
（実施の形態６）
＜酸化物半導体の構造＞
以下では、酸化物半導体の構造について説明する。
【０１９５】
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ  ｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ  ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などがある。
【０１９６】
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体と、に分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体およびｎｃ−ＯＳなどがある。
【０１９７】
非晶質構造は、一般に、等方的であって不均質構造を持たない、準安定状態で原子の配置が固定化していない、結合角度が柔軟である、短距離秩序は有するが長距離秩序を有さない、などといわれている。
【０１９８】
即ち、安定な酸化物半導体を完全な非晶質（ｃｏｍｐｌｅｔｅｌｙ  ａｍｏｒｐｈｏｕｓ）酸化物半導体とは呼べない。また、等方的でない（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化物半導体とは呼べない。一方、ａ−ｌｉｋｅ  ＯＳは、等方的でないが、鬆（ボイドともいう。）を有する不安定な構造である。不安定であるという点では、ａ−ｌｉｋｅ  ＯＳは、物性的に非晶質酸化物半導体に近い。
【０１９９】
＜ＣＡＡＣ−ＯＳ＞
まずは、ＣＡＡＣ−ＯＳについて説明する。
【０２００】
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半導体の一種である。
【０２０１】
ＣＡＡＣ−ＯＳをＸ線回折（ＸＲＤ：Ｘ−Ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ）によって解析した場合について説明する。例えば、空間群Ｒ−３ｍに分類されるＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図２７（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳでは、結晶がｃ軸配向性を有し、ｃ軸がＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）、または上面に略垂直な方向を向いていることが確認できる。なお、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、空間群Ｆｄ−３ｍに分類される結晶構造に起因する。そのため、ＣＡＡＣ−ＯＳは、該ピークを示さないことが好ましい。
【０２０２】
一方、ＣＡＡＣ−ＯＳに対し、被形成面に平行な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。そして、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行っても、図２７（Ｂ）に示すように明瞭なピークは現れない。一方、単結晶ＩｎＧａＺｎＯ４に対し、２θを５６°近傍に固定してφスキャンした場合、図２７（Ｃ）に示すように（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、ａ軸およびｂ軸の配向が不規則であることが確認できる。
【０２０３】
次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ＣＡＡＣ−ＯＳの被形成面に平行にプローブ径が３００ｎｍの電子線を入射させると、図２７（Ｄ）に示すような回折パターン（制限視野電子回折パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図２７（Ｅ）に示す。図２７（Ｅ）より、リング状の回折パターンが確認される。したがって、プローブ径が３００ｎｍの電子線を用いた電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる。なお、図２７（Ｅ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面および（１００）面などに起因すると考えられる。また、図２７（Ｅ）における第２リングは（１１０）面などに起因すると考えられる。
【０２０４】
また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一方、高分解能ＴＥＭ像であってもペレット同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を明確に確認することができない場合がある。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
【０２０５】
図２８（Ａ）に、試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す。高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ  Ａｂｅｒｒａｔｉｏｎ  Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像は、例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって観察することができる。
【０２０６】
図２８（Ａ）より、金属原子が層状に配列している領域であるペレットを確認することができる。ペレット一つの大きさは１ｎｍ以上のものや、３ｎｍ以上のものがあることがわかる。したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。また、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ  Ａｌｉｇｎｅｄ  ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。ペレットは、ＣＡＡＣ−ＯＳの膜の被形成面または上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上面と平行となる。
【０２０７】
また、図２８（Ｂ）および図２８（Ｃ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣｓ補正高分解能ＴＥＭ像を示す。図２８（Ｄ）および図２８（Ｅ）は、それぞれ図２８（Ｂ）および図２８（Ｃ）を画像処理した像である。以下では、画像処理の方法について説明する。まず、図２８（Ｂ）を高速フーリエ変換（ＦＦＴ：Ｆａｓｔ  Ｆｏｕｒｉｅｒ  Ｔｒａｎｓｆｏｒｍ）処理することでＦＦＴ像を取得する。次に、取得したＦＦＴ像において原点を基準に、２．８ｎｍ−１から５．０ｎｍ−１の間の範囲を残すマスク処理する。次に、マスク処理したＦＦＴ像を、逆高速フーリエ変換（ＩＦＦＴ：Ｉｎｖｅｒｓｅ  Ｆａｓｔ  Ｆｏｕｒｉｅｒ  Ｔｒａｎｓｆｏｒｍ）処理することで画像処理した像を取得する。こうして取得した像をＦＦＴフィルタリング像と呼ぶ。ＦＦＴフィルタリング像は、Ｃｓ補正高分解能ＴＥＭ像から周期成分を抜き出した像であり、格子配列を示している。
【０２０８】
図２８（Ｄ）では、格子配列の乱れた箇所を破線で示している。破線で囲まれた領域が、一つのペレットである。そして、破線で示した箇所がペレットとペレットとの連結部である。破線は、六角形状であるため、ペレットが六角形状であることがわかる。なお、ペレットの形状は、正六角形状とは限らず、非正六角形状である場合が多い。
【０２０９】
図２８（Ｅ）では、格子配列の揃った領域と、別の格子配列の揃った領域と、の間を点線で示し、格子配列の向きを破線で示している。点線近傍においても、明確な結晶粒界を確認することはできない。点線近傍の格子点を中心に周囲の格子点を繋ぐと、歪んだ六角形が形成できる。即ち、格子配列を歪ませることによって結晶粒界の形成を抑制していることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において原子配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
【０２１０】
以上に示すように、ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のペレット（ナノ結晶）が連結し、歪みを有した結晶構造となっている。よって、ＣＡＡＣ−ＯＳを、ＣＡＡ  ｃｒｙｓｔａｌ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ  ａ−ｂ−ｐｌａｎｅ−ａｎｃｈｏｒｅｄ  ｃｒｙｓｔａｌ）を有する酸化物半導体と称することもできる。
【０２１１】
ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。
【０２１２】
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。
【０２１３】
酸化物半導体が不純物や欠陥を有する場合、光や熱などによって特性が変動する場合がある。例えば、酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリア発生源となる場合がある。例えば、酸化物半導体中の酸素欠損は、キャリアトラップとなる場合や、水素を捕獲することによってキャリア発生源となる場合がある。
【０２１４】
不純物および酸素欠損の少ないＣＡＡＣ−ＯＳは、キャリア密度の低い酸化物半導体である。具体的には、８×１０１１個／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０個／ｃｍ３未満であり、１×１０−９個／ｃｍ３以上のキャリア密度の酸化物半導体とすることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。ＣＡＡＣ−ＯＳは、不純物濃度が低く、欠陥準位密度が低い。即ち、安定な特性を有する酸化物半導体であるといえる。
【０２１５】
＜ｎｃ−ＯＳ＞
次に、ｎｃ−ＯＳについて説明する。
【０２１６】
ｎｃ−ＯＳをＸＲＤによって解析した場合について説明する。例えば、ｎｃ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、配向性を示すピークが現れない。即ち、ｎｃ−ＯＳの結晶は配向性を有さない。
【０２１７】
また、例えば、ＩｎＧａＺｎＯ４の結晶を有するｎｃ−ＯＳを薄片化し、厚さが３４ｎｍの領域に対し、被形成面に平行にプローブ径が５０ｎｍの電子線を入射させると、図２９（Ａ）に示すようなリング状の回折パターン（ナノビーム電子回折パターン）が観測される。また、同じ試料にプローブ径が１ｎｍの電子線を入射させたときの回折パターン（ナノビーム電子回折パターン）を図２９（Ｂ）に示す。図２９（Ｂ）より、リング状の領域内に複数のスポットが観測される。したがって、ｎｃ−ＯＳは、プローブ径が５０ｎｍの電子線を入射させることでは秩序性が確認されないが、プローブ径が１ｎｍの電子線を入射させることでは秩序性が確認される。
【０２１８】
また、厚さが１０ｎｍ未満の領域に対し、プローブ径が１ｎｍの電子線を入射させると、図２９（Ｃ）に示すように、スポットが略正六角状に配置された電子回折パターンを観測される場合がある。したがって、厚さが１０ｎｍ未満の範囲において、ｎｃ−ＯＳが秩序性の高い領域、即ち結晶を有することがわかる。なお、結晶が様々な方向を向いているため、規則的な電子回折パターンが観測されない領域もある。
【０２１９】
図２９（Ｄ）に、被形成面と略平行な方向から観察したｎｃ−ＯＳの断面のＣｓ補正高分解能ＴＥＭ像を示す。ｎｃ−ＯＳは、高分解能ＴＥＭ像において、補助線で示す箇所などのように結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。ｎｃ−ＯＳに含まれる結晶部は、１ｎｍ以上１０ｎｍ以下の大きさであり、特に１ｎｍ以上３ｎｍ以下の大きさであることが多い。なお、結晶部の大きさが１０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化物半導体（ｍｉｃｒｏｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶことがある。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと起源を同じくする可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼ぶ場合がある。
【０２２０】
このように、ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ  ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
【０２２１】
なお、ペレット（ナノ結晶）間で結晶方位が規則性を有さないことから、ｎｃ−ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ  Ａｌｉｇｎｅｄ  ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ  ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
【０２２２】
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、ｎｃ−ＯＳは、ａ−ｌｉｋｅ  ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
【０２２３】
＜ａ−ｌｉｋｅ  ＯＳ＞
ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。
【０２２４】
図３０に、ａ−ｌｉｋｅ  ＯＳの高分解能断面ＴＥＭ像を示す。ここで、図３０（Ａ）は電子照射開始時におけるａ−ｌｉｋｅ  ＯＳの高分解能断面ＴＥＭ像である。図３０（Ｂ）は４．３×１０８ｅ−／ｎｍ２の電子（ｅ−）照射後におけるａ−ｌｉｋｅ  ＯＳの高分解能断面ＴＥＭ像である。図３０（Ａ）および図３０（Ｂ）より、ａ−ｌｉｋｅ  ＯＳは電子照射開始時から、縦方向に延伸する縞状の明領域が観察されることがわかる。また、明領域は、電子照射後に形状が変化することがわかる。なお、明領域は、鬆または低密度領域と推測される。
【０２２５】
鬆を有するため、ａ−ｌｉｋｅ  ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋｅ  ＯＳが、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳと比べて不安定な構造であることを示すため、電子照射による構造の変化を示す。
【０２２６】
試料として、ａ−ｌｉｋｅ  ＯＳ、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳを準備する。いずれの試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
【０２２７】
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料は、いずれも結晶部を有する。
【０２２８】
なお、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、以下では、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と見なした。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
【０２２９】
図３１は、各試料の結晶部（２２箇所から３０箇所）の平均の大きさを調査した例である。なお、上述した格子縞の長さを結晶部の大きさとしている。図３１より、ａ−ｌｉｋｅ  ＯＳは、ＴＥＭ像の取得などに係る電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。図３１より、ＴＥＭによる観察初期においては１．２ｎｍ程度の大きさだった結晶部（初期核ともいう。）が、電子（ｅ−）の累積照射量が４．２×１０８ｅ−／ｎｍ２においては１．９ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。図３１より、電子の累積照射量によらず、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳの結晶部の大きさは、それぞれ１．３ｎｍ程度および１．８ｎｍ程度であることがわかる。なお、電子線照射およびＴＥＭの観察は、日立透過電子顕微鏡Ｈ−９０００ＮＡＲを用いた。電子線照射条件は、加速電圧を３００ｋＶ、電流密度を６．７×１０５ｅ−／（ｎｍ２・ｓ）、照射領域の直径を２３０ｎｍとした。
【０２３０】
このように、ａ−ｌｉｋｅ  ＯＳは、電子照射によって結晶部の成長が見られる場合がある。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとんど見られない。即ち、ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、不安定な構造であることがわかる。
【０２３１】
また、鬆を有するため、ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ  ＯＳの密度は、同じ組成の単結晶の密度の７８．６％以上９２．３％未満である。また、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満である。単結晶の密度の７８％未満である酸化物半導体は、成膜すること自体が困難である。
【０２３２】
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３である。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ａ−ｌｉｋｅ  ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満である。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満である。
【０２３３】
なお、同じ組成の単結晶が存在しない場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて見積もることが好ましい。
【０２３４】
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ  ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
【０２３５】
（実施の形態７）
本実施の形態においては、本発明の一態様に係るトランジスタなどを利用した半導体装置の回路の一例について説明する。
【０２３６】
＜ＣＭＯＳインバータ＞
図３２（Ａ）に示す回路図は、ｐチャネル型のトランジスタ２２００とｎチャネル型のトランジスタ２１００を直列に接続し、かつそれぞれのゲートを接続した、いわゆるＣＭＯＳインバータの構成を示している。
【０２３７】
＜半導体装置の構造１＞
図３３は、図３２（Ａ）に対応する半導体装置の断面図である。図３３に示す半導体装置は、トランジスタ２２００と、トランジスタ２１００と、を有する。また、トランジスタ２１００は、トランジスタ２２００の上方に配置する。なお、トランジスタ２１００として、上述の実施の形態において記載したトランジスタを用いることができる。よって、トランジスタ２１００については、適宜上述したトランジスタについての記載を参酌することができる。
【０２３８】
図３３に示すトランジスタ２２００は、半導体基板４５０を用いたトランジスタである。トランジスタ２２００は、半導体基板４５０中の領域４７２ａと、半導体基板４５０中の領域４７２ｂと、絶縁体４６２と、導電体４５４と、を有する。
【０２３９】
トランジスタ２２００において、領域４７２ａおよび領域４７２ｂは、ソース領域およびドレイン領域としての機能を有する。また、絶縁体４６２は、ゲート絶縁体としての機能を有する。また、導電体４５４は、ゲート電極としての機能を有する。したがって、導電体４５４に印加する電位によって、チャネル形成領域の抵抗を制御することができる。即ち、導電体４５４に印加する電位によって、領域４７２ａと領域４７２ｂとの間の導通・非導通を制御することができる。
【０２４０】
半導体基板４５０としては、例えば、シリコン、ゲルマニウムなどの単体半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムなどの半導体基板などを用いればよい。好ましくは、半導体基板４５０として単結晶シリコン基板を用いる。
【０２４１】
半導体基板４５０は、ｎ型の導電型を付与する不純物を有する半導体基板を用いる。ただし、半導体基板４５０として、ｐ型の導電型を付与する不純物を有する半導体基板を用いても構わない。その場合、トランジスタ２２００となる領域には、ｎ型の導電型を付与する不純物を有するウェルを配置すればよい。または、半導体基板４５０がｉ型であっても構わない。
【０２４２】
半導体基板４５０の上面は、（１１０）面を有することが好ましい。こうすることで、トランジスタ２２００のオン特性を向上させることができる。
【０２４３】
領域４７２ａおよび領域４７２ｂは、ｐ型の導電型を付与する不純物を有する領域である。このようにして、トランジスタ２２００はｐチャネル型トランジスタを構成する。
【０２４４】
なお、トランジスタ２２００は、領域４６０などによって隣接するトランジスタと分離される。領域４６０は、絶縁性を有する領域である。
【０２４５】
図３３に示す半導体装置は、絶縁体４６４と、絶縁体４６６と、絶縁体４６８と、導電体４８０ａと、導電体４８０ｂと、導電体４８０ｃと、導電体４７８ａと、導電体４７８ｂと、導電体４７８ｃと、導電体４７６ａと、導電体４７６ｂと、導電体４７４ａと、導電体４７４ｂと、導電体４７４ｃと、導電体４９６ａと、導電体４９６ｂと、導電体４９６ｃと、導電体４９６ｄと、導電体４９８ａと、導電体４９８ｂと、導電体４９８ｃと、絶縁体４８９と、絶縁体４９０と、絶縁体４９２と、絶縁体４９３と、絶縁体４９４と、絶縁体４９５と、を有する。
【０２４６】
絶縁体４６４は、トランジスタ２２００上に配置する。また、絶縁体４６６は、絶縁体４６４上に配置する。また、絶縁体４６８は、絶縁体４６６上に配置する。また、絶縁体４８９は、絶縁体４６８上に配置する。また、トランジスタ２１００は、絶縁体４８９上に配置する。また、絶縁体４９３は、トランジスタ２１００上に配置する。また、絶縁体４９４は、絶縁体４９３上に配置する。
【０２４７】
絶縁体４６４は、領域４７２ａに達する開口部と、領域４７２ｂに達する開口部と、導電体４５４に達する開口部と、を有する。また、開口部には、それぞれ導電体４８０ａ、導電体４８０ｂまたは導電体４８０ｃが埋め込まれている。
【０２４８】
また、絶縁体４６６は、導電体４８０ａに達する開口部と、導電体４８０ｂに達する開口部と、導電体４８０ｃに達する開口部と、を有する。また、開口部には、それぞれ導電体４７８ａ、導電体４７８ｂまたは導電体４７８ｃが埋め込まれている。
【０２４９】
また、絶縁体４６８は、導電体４７８ｂに達する開口部と、導電体４７８ｃに達する開口部と、を有する。また、開口部には、それぞれ導電体４７６ａまたは導電体４７６ｂが埋め込まれている。
【０２５０】
また、絶縁体４８９は、トランジスタ２１００のチャネル形成領域と重なる開口部と、導電体４７６ａに達する開口部と、導電体４７６ｂに達する開口部と、を有する。また、開口部には、それぞれ導電体４７４ａ、導電体４７４ｂまたは導電体４７４ｃが埋め込まれている。
【０２５１】
導電体４７４ａは、トランジスタ２１００のゲート電極としての機能を有しても構わない。または、例えば、導電体４７４ａに一定の電位を印加することで、トランジスタ２１００のしきい値電圧などの電気特性を制御しても構わない。または、例えば、導電体４７４ａとトランジスタ２１００のゲート電極としての機能を有する導電体５０４とを電気的に接続しても構わない。こうすることで、トランジスタ２１００のオン電流を大きくすることができる。また、パンチスルー現象を抑制することができるため、トランジスタ２１００の飽和領域における電気特性を安定にすることができる。なお、導電体４７４ａは上記実施の形態の導電体１６５に相当するため、詳細については導電体１６５の記載を参酌することができる。
【０２５２】
また、絶縁体４９０は、導電体４７４ｂに達する開口部を有する。なお、絶縁体４９０は上記実施の形態の絶縁体１２０に相当するため、詳細については絶縁体１２０の記載を参酌することができる。
【０２５３】
また、絶縁体４９５は、トランジスタ２１００のソースまたはドレインの一方である導電体５０７ｂを通って、導電体４７４ｂに達する開口部と、トランジスタ２１００のソースまたはドレインの他方である導電体５０７ａに達する開口部と、トランジスタ２１００のゲート電極である導電体５０４に達する開口部と、導電体４７４ｃに達する開口部と、を有する。なお、絶縁体４９５は上記実施の形態の絶縁体１８０に相当するため、詳細については絶縁体１８０の記載を参酌することができる。
【０２５４】
また、絶縁体４９３は、トランジスタ２１００のソースまたはドレインの一方である導電体５０７ｂを通って、導電体４７４ｂに達する開口部と、トランジスタ２１００のソースまたはドレインの他方である導電体５０７ａに達する開口部と、トランジスタ２１００のゲート電極である導電体５０４に達する開口部と、導電体４７４ｃに達する開口部と、を有する。また、開口部には、それぞれ導電体４９６ａ、導電体４９６ｂ、導電体４９６ｃまたは導電体４９６ｄが埋め込まれている。ただし、それぞれの開口部は、さらにトランジスタ２１００などの構成要素のいずれかが有する開口部を介する場合がある。
【０２５５】
また、絶縁体４９４は、導電体４９６ａに達する開口部と、導電体４９６ｂおよび導電体４９６ｄに達する開口部と、導電体４９６ｃに達する開口部と、を有する。また、開口部には、それぞれ導電体４９８ａ、導電体４９８ｂまたは導電体４９８ｃが埋め込まれている。
【０２５６】
絶縁体４６４、絶縁体４６６、絶縁体４６８、絶縁体４８９、絶縁体４９３および絶縁体４９４としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。
【０２５７】
絶縁体４６４、絶縁体４６６、絶縁体４６８、絶縁体４８９、絶縁体４９３または絶縁体４９４の一以上は、水素などの不純物および酸素をブロックする機能を有する絶縁体を有することが好ましい。トランジスタ２１００の近傍に、水素などの不純物および酸素をブロックする機能を有する絶縁体を配置することによって、トランジスタ２１００の電気特性を安定にすることができる。
【０２５８】
水素などの不純物および酸素をブロックする機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。
【０２５９】
導電体４８０ａ、導電体４８０ｂ、導電体４８０ｃ、導電体４７８ａ、導電体４７８ｂ、導電体４７８ｃ、導電体４７６ａ、導電体４７６ｂ、導電体４７４ａ、導電体４７４ｂ、導電体４７４ｃ、導電体４９６ａ、導電体４９６ｂ、導電体４９６ｃ、導電体４９６ｄ、導電体４９８ａ、導電体４９８ｂおよび導電体４９８ｃとしては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタルおよびタングステンを一種以上含む導電体を、単層で、または積層で用いればよい。例えば、合金や化合物であってもよく、アルミニウムを含む導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム、スズおよび酸素を含む導電体、チタンおよび窒素を含む導電体などを用いてもよい。
【０２６０】
なお、図３４に示す半導体装置は、図３３に示した半導体装置のトランジスタ２２００の構造が異なるのみである。よって、図３４に示す半導体装置については、図３３に示した半導体装置の記載を参酌する。具体的には、図３４に示す半導体装置は、トランジスタ２２００がＦｉｎ型である場合を示している。トランジスタ２２００をＦｉｎ型とすることにより、実効上のチャネル幅が増大することによりトランジスタ２２００のオン特性を向上させることができる。また、ゲート電極の電界の寄与を高くすることができるため、トランジスタ２２００のオフ特性を向上させることができる。
【０２６１】
また、図３５に示す半導体装置は、図３３に示した半導体装置のトランジスタ２２００の構造が異なるのみである。よって、図３５に示す半導体装置については、図３３に示した半導体装置の記載を参酌する。具体的には、図３５に示す半導体装置は、トランジスタ２２００がＳＯＩ基板である半導体基板４５０に設けられた場合を示している。図３５には、絶縁体４５２によって領域４５６が半導体基板４５０と分離されている構造を示す。半導体基板４５０としてＳＯＩ基板を用いることによって、パンチスルー現象などを抑制することができるためトランジスタ２２００のオフ特性を向上させることができる。なお、絶縁体４５２は、半導体基板４５０を絶縁体化させることによって形成することができる。例えば、絶縁体４５２としては、酸化シリコンを用いることができる。
【０２６２】
図３３乃至図３５に示した半導体装置は、半導体基板を用いてｐチャネル型トランジスタを作製し、その上方にｎチャネル型トランジスタを作製するため、素子の占有面積を縮小することができる。即ち、半導体装置の集積度を高くすることができる。また、ｎチャネル型トランジスタと、ｐチャネル型トランジスタとを同一の半導体基板を用いて作製した場合と比べて、工程を簡略化することができるため、半導体装置の生産性を高くすることができる。また、半導体装置の歩留まりを高くすることができる。また、ｐチャネル型トランジスタは、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域、シャロートレンチ構造、歪み設計などの複雑な工程を省略できる場合がある。そのため、ｎチャネル型トランジスタを、半導体基板を用いて作製する場合と比べて、生産性および歩留まりを高くすることができる場合がある。
【０２６３】
＜ＣＭＯＳアナログスイッチ＞
また図３２（Ｂ）に示す回路図は、トランジスタ２１００とトランジスタ２２００のそれぞれのソースとドレインを接続した構成を示している。このような構成とすることで、いわゆるＣＭＯＳアナログスイッチとして機能させることができる。
【０２６４】
＜記憶装置１＞
本発明の一態様に係るトランジスタを用いた、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置（記憶装置）の一例を図３６に示す。
【０２６５】
図３６（Ａ）に示す半導体装置は、第１の半導体を用いたトランジスタ３２００と第２の半導体を用いたトランジスタ３３００、および容量素子３４００を有している。なお、トランジスタ３３００としては、上述のトランジスタ２１００と同様のトランジスタを用いることができる。
【０２６６】
トランジスタ３３００は、オフ電流の小さいトランジスタが好ましい。トランジスタ３３００は、例えば、酸化物半導体を用いたトランジスタを用いることができる。トランジスタ３３００のオフ電流が小さいことにより、半導体装置の特定のノードに長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、またはリフレッシュ動作の頻度が極めて少なくすることが可能となるため、消費電力の低い半導体装置となる。
【０２６７】
図３６（Ａ）において、第１の配線３００１はトランジスタ３２００のソースと電気的に接続され、第２の配線３００２はトランジスタ３２００のドレインと電気的に接続される。また、第３の配線３００３はトランジスタ３３００のソース、ドレインの一方と電気的に接続され、第４の配線３００４はトランジスタ３３００のゲートと電気的に接続されている。そして、トランジスタ３２００のゲート、およびトランジスタ３３００のソース、ドレインの他方は、容量素子３４００の電極の一方と電気的に接続され、第５の配線３００５は容量素子３４００の電極の他方と電気的に接続されている。
【０２６８】
図３６（Ａ）に示す半導体装置は、トランジスタ３２００のゲートの電位が保持可能という特性を有することで、以下に示すように、情報の書き込み、保持、読み出しが可能である。
【０２６９】
情報の書き込みおよび保持について説明する。まず、第４の配線３００４の電位を、トランジスタ３３００が導通状態となる電位にして、トランジスタ３３００を導通状態とする。これにより、第３の配線３００３の電位が、トランジスタ３２００のゲート、および容量素子３４００の電極の一方と電気的に接続するノードＦＧに与えられる。即ち、トランジスタ３２００のゲートには、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という。）のどちらかが与えられるものとする。その後、第４の配線３００４の電位を、トランジスタ３３００が非導通状態となる電位にして、トランジスタ３３００を非導通状態とすることにより、ノードＦＧに電荷が保持される（保持）。
【０２７０】
トランジスタ３３００のオフ電流が小さいため、ノードＦＧの電荷は長期間にわたって保持される。
【０２７１】
次に情報の読み出しについて説明する。第１の配線３００１に所定の電位（定電位）を与えた状態で、第５の配線３００５に適切な電位（読み出し電位）を与えると、第２の配線３００２は、ノードＦＧに保持された電荷量に応じた電位をとる。これは、トランジスタ３２００をｎチャネル型とすると、トランジスタ３２００のゲートにＨｉｇｈレベル電荷が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｈは、トランジスタ３２００のゲートにＬｏｗレベル電荷が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけ上のしきい値電圧とは、トランジスタ３２００を「導通状態」とするために必要な第５の配線３００５の電位をいうものとする。したがって、第５の配線３００５の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、ノードＦＧに与えられた電荷を判別できる。例えば、書き込みにおいて、ノードＦＧにＨｉｇｈレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ３２００は「導通状態」となる。一方、ノードＦＧにＬｏｗレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ３２００は「非導通状態」のままである。このため、第２の配線３００２の電位を判別することで、ノードＦＧに保持されている情報を読み出すことができる。
【０２７２】
なお、メモリセルをアレイ状に配置する場合、読み出し時には、所望のメモリセルの情報を読み出さなくてはならない。例えば、情報を読み出さないメモリセルにおいては、ノードＦＧに与えられた電荷によらずトランジスタ３２００が「非導通状態」となるような電位、つまり、Ｖｔｈ＿Ｈより低い電位を第５の配線３００５に与えることで所望のメモリセルの情報のみを読み出せる構成とすればよい。または、情報を読み出さないメモリセルにおいては、ノードＦＧに与えられた電荷によらずトランジスタ３２００が「導通状態」となるような電位、つまり、Ｖｔｈ＿Ｌより高い電位を第５の配線３００５に与えることで所望のメモリセルの情報のみを読み出せる構成とすればよい。
【０２７３】
なお、上記においては、２種類の電荷をノードＦＧに保持する例について示したが、本発明に係る半導体装置はこれに限られるものではない。例えば、半導体装置のノードＦＧに３種類以上の電荷を保持できる構成としてもよい。このような構成とすることにより、当該半導体装置を多値化して記憶容量の増大を図ることができる。
【０２７４】
＜記憶装置の構造１＞
図３７は、図３６（Ａ）に対応する半導体装置の断面図である。図３７に示す半導体装置は、トランジスタ３２００と、トランジスタ３３００と、容量素子３４００と、を有する。また、トランジスタ３３００および容量素子３４００は、トランジスタ３２００の上方に配置する。なお、トランジスタ３３００としては、上述したトランジスタ２１００についての記載を参照する。また、トランジスタ３２００としては、図３３に示したトランジスタ２２００についての記載を参照する。なお、図３３では、トランジスタ２２００がｐチャネル型トランジスタである場合について説明したが、トランジスタ３２００がｎチャネル型トランジスタであっても構わない。
【０２７５】
図３７に示すトランジスタ２２００は、半導体基板４５０を用いたトランジスタである。トランジスタ２２００は、半導体基板４５０中の領域４７２ａと、半導体基板４５０中の領域４７２ｂと、絶縁体４６２と、導電体４５４と、を有する。
【０２７６】
図３７に示す半導体装置は、絶縁体４６４と、絶縁体４６６と、絶縁体４６８と、導電体４８０ａと、導電体４８０ｂと、導電体４８０ｃと、導電体４７８ａと、導電体４７８ｂと、導電体４７８ｃと、導電体４７６ａと、導電体４７６ｂと、導電体４７４ａと、導電体４７４ｂと、導電体４７４ｃと、導電体４９６ａと、導電体４９６ｂと、導電体４９６ｃと、導電体４９６ｄと、導電体４９８ａと、導電体４９８ｂと、導電体４９８ｃと、絶縁体４８９と、絶縁体４９０と、絶縁体４９２と、絶縁体４９３と、絶縁体４９４と、絶縁体４９５と、を有する。
【０２７７】
絶縁体４６４は、トランジスタ３２００上に配置する。また、絶縁体４６６は、絶縁体４６４上に配置する。また、絶縁体４６８は、絶縁体４６６上に配置する。また、絶縁体４８９は、絶縁体４６８上に配置する。また、トランジスタ２１００は、絶縁体４８９上に配置する。また、絶縁体４９３は、トランジスタ２１００上に配置する。また、絶縁体４９４は、絶縁体４９３上に配置する。
【０２７８】
絶縁体４６４は、領域４７２ａに達する開口部と、領域４７２ｂに達する開口部と、導電体４５４に達する開口部と、を有する。また、開口部には、それぞれ導電体４８０ａ、導電体４８０ｂまたは導電体４８０ｃが埋め込まれている。
【０２７９】
また、絶縁体４６６は、導電体４８０ａに達する開口部と、導電体４８０ｂに達する開口部と、導電体４８０ｃに達する開口部と、を有する。また、開口部には、それぞれ導電体４７８ａ、導電体４７８ｂまたは導電体４７８ｃが埋め込まれている。
【０２８０】
また、絶縁体４６８は、導電体４７８ｂに達する開口部と、導電体４７８ｃに達する開口部と、を有する。また、開口部には、それぞれ導電体４７６ａまたは導電体４７６ｂが埋め込まれている。
【０２８１】
また、絶縁体４８９は、トランジスタ３３００のチャネル形成領域と重なる開口部と、導電体４７６ａに達する開口部と、導電体４７６ｂに達する開口部と、を有する。また、開口部には、それぞれ導電体４７４ａ、導電体４７４ｂまたは導電体４７４ｃが埋め込まれている。
【０２８２】
導電体４７４ａは、トランジスタ３３００のボトムゲート電極としての機能を有しても構わない。または、例えば、導電体４７４ａに一定の電位を印加することで、トランジスタ３３００のしきい値電圧などの電気特性を制御しても構わない。または、例えば、導電体４７４ａとトランジスタ３３００のトップゲート電極である導電体５０４とを電気的に接続しても構わない。こうすることで、トランジスタ３３００のオン電流を大きくすることができる。また、パンチスルー現象を抑制することができるため、トランジスタ３３００の飽和領域における電気特性を安定にすることができる。
【０２８３】
また、絶縁体４９０は、導電体４７４ｂに達する開口部と、導電体４７４ｃに達する開口部と、を有する。
【０２８４】
また、絶縁体４９５は、トランジスタ３３００のソースまたはドレインの一方である導電体５０７ｂを通って、導電体４７４ｂに達する開口部と、トランジスタ３３００のソースまたはドレインの他方である導電体５０７ａを通って、導電体４７４ｃに達する開口部と、を有する。また、開口部には、それぞれ導電体４９６ａ、導電体４９６ｃが埋め込まれている。ただし、それぞれの開口部は、さらにトランジスタ３３００などの構成要素のいずれかが有する開口部を介する場合がある。
【０２８５】
また、絶縁体４９３は、容量素子３４００の電極の一方である導電体５１４に達する開口部と、トランジスタ３３００のソースまたはドレインの他方である導電体５０７ｂと接続する導電体４９６ｃと接する導電体に達する開口部と、トランジスタ３３００のゲートに達する開口部と、を有する。また、開口部には、それぞれ導電体４９６ｅ、導電体４９６ｄ、および導電体４９６ｂが埋め込まれている。
【０２８６】
また、絶縁体４９４は、導電体４９６ｂに達する開口部と、導電体４９６ｄに達する開口部と、導電体４９６ｅに達する開口部と、を有する。また、開口部には、それぞれ導電体４９８ａ、導電体４９８ｂまたは導電体４９８ｃが埋め込まれている。
【０２８７】
絶縁体４６４、絶縁体４６６、絶縁体４６８、絶縁体４８９、絶縁体４９３または絶縁体４９４の一以上は、水素などの不純物および酸素をブロックする機能を有する絶縁体を有することが好ましい。トランジスタ３３００の近傍に、水素などの不純物および酸素をブロックする機能を有する絶縁体を配置することによって、トランジスタ３３００の電気特性を安定にすることができる。
【０２８８】
トランジスタ３２００のソースまたはドレインは、導電体４８０ｂと、導電体４７８ｂと、導電体４７６ａと、導電体４７４ｂと、導電体４９６ｃと、を介してトランジスタ３３００のソースまたはドレインの一方である導電体５０７ｂと電気的に接続する。また、トランジスタ３２００のゲート電極である導電体４５４は、導電体４８０ｃと、導電体４７８ｃと、導電体４７６ｂと、導電体４７４ｃと、導電体４９６ｄと、を介してトランジスタ３３００のソースまたはドレインの他方である導電体５０７ａと電気的に接続する。
【０２８９】
容量素子３４００は、導電体５１５と、導電体５１４と、絶縁体５１１、を有する。
【０２９０】
そのほかの構造については、適宜図３３などについての記載を参酌することができる。
【０２９１】
なお、図３８に示す半導体装置は、図３７に示した半導体装置のトランジスタ３２００の構造が異なるのみである。よって、図３８に示す半導体装置については、図３７に示した半導体装置の記載を参酌する。具体的には、図３８に示す半導体装置は、トランジスタ３２００がＦｉｎ型である場合を示している。Ｆｉｎ型であるトランジスタ３２００については、図３４に示したトランジスタ２２００の記載を参照する。なお、図３４では、トランジスタ２２００がｐチャネル型トランジスタである場合について説明したが、トランジスタ３２００がｎチャネル型トランジスタであっても構わない。
【０２９２】
また、図３９に示す半導体装置は、図３７に示した半導体装置のトランジスタ３２００の構造が異なるのみである。よって、図３９に示す半導体装置については、図３７に示した半導体装置の記載を参酌する。具体的には、図３９に示す半導体装置は、トランジスタ３２００がＳＯＩ基板である半導体基板４５０に設けられた場合を示している。ＳＯＩ基板である半導体基板４５０に設けられたトランジスタ３２００については、図３５に示したトランジスタ２２００の記載を参照する。なお、図３５では、トランジスタ２２００がｐチャネル型トランジスタである場合について説明したが、トランジスタ３２００がｎチャネル型トランジスタであっても構わない。
【０２９３】
＜記憶装置２＞
図３６（Ｂ）に示す半導体装置は、トランジスタ３２００を有さない点で図３６（Ａ）に示した半導体装置と異なる。この場合も図３６（Ａ）に示した半導体装置と同様の動作により情報の書き込みおよび保持動作が可能である。
【０２９４】
図３６（Ｂ）に示す半導体装置における、情報の読み出しについて説明する。トランジスタ３３００が導通状態になると、浮遊状態である第３の配線３００３と容量素子３４００とが導通し、第３の配線３００３と容量素子３４００の間で電荷が再分配される。その結果、第３の配線３００３の電位が変化する。第３の配線３００３の電位の変化量は、容量素子３４００の電極の一方の電位（または容量素子３４００に蓄積された電荷）によって、異なる値をとる。
【０２９５】
例えば、容量素子３４００の電極の一方の電位をＶ、容量素子３４００の容量をＣ、第３の配線３００３が有する容量成分をＣＢ、電荷が再分配される前の第３の配線３００３の電位をＶＢ０とすると、電荷が再分配された後の第３の配線３００３の電位は、（ＣＢ×ＶＢ０＋ＣＶ）／（ＣＢ＋Ｃ）となる。したがって、メモリセルの状態として、容量素子３４００の電極の一方の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２つの状態をとるとすると、電位Ｖ１を保持している場合の第３の配線３００３の電位（＝（ＣＢ×ＶＢ０＋ＣＶ１）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合の第３の配線３００３の電位（＝（ＣＢ×ＶＢ０＋ＣＶ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
【０２９６】
そして、第３の配線３００３の電位を所定の電位と比較することで、情報を読み出すことができる。
【０２９７】
この場合、メモリセルを駆動させるための駆動回路に上記第１の半導体が適用されたトランジスタを用い、トランジスタ３３００として第２の半導体が適用されたトランジスタを駆動回路上に積層して配置する構成とすればよい。
【０２９８】
以上に示した半導体装置は、酸化物半導体を用いたオフ電流の小さいトランジスタを適用することで、長期にわたって記憶内容を保持することが可能となる。つまり、リフレッシュ動作が不要となるか、またはリフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力の低い半導体装置を実現することができる。また、電力の供給がない場合（ただし、電位は固定されていることが好ましい）であっても、長期にわたって記憶内容を保持することが可能である。
【０２９９】
また、該半導体装置は、情報の書き込みに高い電圧が不要であるため、素子の劣化が起こりにくい。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注入や、フローティングゲートからの電子の引き抜きを行わないため、絶縁体の劣化といった問題が生じない。即ち、本発明の一態様に係る半導体装置は、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上した半導体装置である。さらに、トランジスタの導通状態、非導通状態によって、情報の書き込みが行われるため、高速な動作が可能となる。
【０３００】
＜記憶装置３＞
図３６（Ａ）に示す半導体装置（記憶装置）の変形例について、図４０に示す回路図を用いて説明する。
【０３０１】
図４０に示す半導体装置は、トランジスタ４１００乃至トランジスタ４４００と、容量素子４５００及び容量素子４６００と、を有する。ここでトランジスタ４１００は、上述のトランジスタ３２００と同様のトランジスタを用いることができ、トランジスタ４２００乃至４４００は、上述のトランジスタ３３００と同様のトランジスタを用いることができる。なお、図４０に示す半導体装置は、図４０では図示を省略したが、マトリクス状に複数設けられる。図４０に示す半導体装置は、配線４００１、配線４００３、配線４００５乃至４００９に与える信号又は電位に従って、データ電圧の書き込み、読み出しを制御することができる。
【０３０２】
トランジスタ４１００のソース又はドレインの一方は、配線４００３に接続される。トランジスタ４１００のソース又はドレインの他方は、配線４００１に接続される。なお図４０では、トランジスタ４１００の導電型をｐチャネル型として示すが、ｎチャネル型でもよい。
【０３０３】
図４０に示す半導体装置は、２つのデータ保持部を有する。例えば第１のデータ保持部は、ノードＦＧ１に接続されるトランジスタ４４００のソース又はドレインの一方、容量素子４６００の一方の電極、及びトランジスタ４２００のソース又はドレインの一方の間で電荷を保持する。また、第２のデータ保持部は、ノードＦＧ２に接続されるトランジスタ４１００のゲート、トランジスタ４２００のソース又はドレインの他方、トランジスタ４３００のソース又はドレインの一方、及び容量素子４５００の一方の電極の間で電荷を保持する。
【０３０４】
トランジスタ４３００のソース又はドレインの他方は、配線４００３に接続される。トランジスタ４４００のソース又はドレインの他方は、配線４００１に接続される。トランジスタ４４００のゲートは、配線４００５に接続される。トランジスタ４２００のゲートは、配線４００６に接続される。トランジスタ４３００のゲートは、配線４００７に接続される。容量素子４６００の他方の電極は、配線４００８に接続される。容量素子４５００の他方の電極は、配線４００９に接続される。
【０３０５】
トランジスタ４２００乃至４４００は、データ電圧の書き込みと電荷の保持を制御するスイッチとしての機能を有する。なおトランジスタ４２００乃至４４００は、非導通状態においてソースとドレインとの間を流れる電流（オフ電流）が低いトランジスタが用いられることが好適である。オフ電流が少ないトランジスタとしては、チャネル形成領域に酸化物半導体を有するトランジスタ（ＯＳトランジスタ）であることが好ましい。ＯＳトランジスタは、オフ電流が低い、シリコンを有するトランジスタと重ねて作製できる等の利点がある。なお図４０では、トランジスタ４２００乃至４４００の導電型をｎチャネル型として示すが、ｐチャネル型でもよい。
【０３０６】
トランジスタ４２００及びトランジスタ４３００と、トランジスタ４４００とは、酸化物半導体を用いたトランジスタであっても別層に設けることが好ましい。すなわち、図４０に示す半導体装置は、図４０に示すように、トランジスタ４１００を有する第１の層４０２１と、トランジスタ４２００及びトランジスタ４３００を有する第２の層４０２２と、トランジスタ４４００を有する第３の層４０２３と、で構成されることが好ましい。トランジスタを有する層を積層して設けることで、回路面積を縮小することができ、半導体装置の小型化を図ることができる。
【０３０７】
次いで、図４０に示す半導体装置への情報の書き込み動作について説明する。
【０３０８】
最初に、ノードＦＧ１に接続されるデータ保持部へのデータ電圧の書き込み動作（以下、書き込み動作１とよぶ。）について説明する。なお、以下において、ノードＦＧ１に接続されるデータ保持部に書きこむデータ電圧をＶＤ１とし、トランジスタ４１００の閾値電圧をＶｔｈとする。
【０３０９】
書き込み動作１では、配線４００３をＶＤ１とし、配線４００１を接地電位とした後に、電気的に浮遊状態とする。また配線４００５、４００６をハイレベルにする。また配線４００７乃至４００９をローレベルにする。すると、電気的に浮遊状態にあるノードＦＧ２の電位が上昇し、トランジスタ４１００に電流が流れる。電流が流れることで、配線４００１の電位が上昇する。またトランジスタ４４００、トランジスタ４２００が導通状態となる。そのため、配線４００１の電位の上昇につれて、ノードＦＧ１、ＦＧ２の電位が上昇する。ノードＦＧ２の電位が上昇し、トランジスタ４１００でゲートとソースとの間の電圧（Ｖｇｓ）がトランジスタ４１００の閾値電圧Ｖｔｈになると、トランジスタ４１００を流れる電流が小さくなる。そのため、配線４００１、ノードＦＧ１、ＦＧ２の電位の上昇は止まり、ＶＤ１からＶｔｈだけ下がった「ＶＤ１−Ｖｔｈ」で一定となる。
【０３１０】
つまり、配線４００３に与えたＶＤ１は、トランジスタ４１００に電流が流れることで、配線４００１に与えられ、ノードＦＧ１、ＦＧ２の電位が上昇する。電位の上昇によって、ノードＦＧ２の電位が「ＶＤ１−Ｖｔｈ」となると、トランジスタ４１００のＶｇｓがＶｔｈとなるため、電流が止まる。
【０３１１】
次に、ノードＦＧ２に接続されるデータ保持部へのデータ電圧の書き込み動作（以下、書き込み動作２とよぶ。）について説明する。なお、ノードＦＧ２に接続されるデータ保持部に書きこむデータ電圧をＶＤ２として説明する。
【０３１２】
書き込み動作２では、配線４００１をＶＤ２とし、配線４００３を接地電位とした後に、電気的に浮遊状態とする。また配線４００７をハイレベルにする。また配線４００５、４００６、４００８、４００９をローレベルにする。トランジスタ４３００を導通状態として配線４００３をローレベルにする。そのため、ノードＦＧ２の電位もローレベルにまで低下し、トランジスタ４１００に電流が流れる。電流が流れることで、配線４００３の電位が上昇する。またトランジスタ４３００が導通状態となる。そのため、配線４００３の電位の上昇につれて、ノードＦＧ２の電位が上昇する。ノードＦＧ２の電位が上昇し、トランジスタ４１００でＶｇｓがトランジスタ４１００のＶｔｈになると、トランジスタ４１００を流れる電流が小さくなる。そのため、配線４００３、ＦＧ２の電位の上昇は止まり、ＶＤ２からＶｔｈだけ下がった「ＶＤ２−Ｖｔｈ」で一定となる。
【０３１３】
つまり、配線４００１に与えたＶＤ２は、トランジスタ４１００に電流が流れることで、配線４００３に与えられ、ノードＦＧ２の電位が上昇する。電位の上昇によって、ノードＦＧ２の電位が「ＶＤ２−Ｖｔｈ」となると、トランジスタ４１００のＶｇｓがＶｔｈとなるため、電流が止まる。このとき、ノードＦＧ１の電位は、トランジスタ４２００、４４００共に非導通状態であり、書き込み動作１で書きこんだ「ＶＤ１−Ｖｔｈ」が保持される。
【０３１４】
図４０に示す半導体装置では、複数のデータ保持部にデータ電圧を書きこんだのち、配線４００９をハイレベルにして、ノードＦＧ１、ＦＧ２の電位を上昇させる。そして、各トランジスタを非導通状態として、電荷の移動をなくし、書きこんだデータ電圧を保持する。
【０３１５】
以上説明したノードＦＧ１、ＦＧ２へのデータ電圧の書き込み動作によって、複数のデータ保持部にデータ電圧を保持させることができる。なお書きこまれる電位として、「ＶＤ１−Ｖｔｈ」や「ＶＤ２−Ｖｔｈ」を一例として挙げて説明したが、これらは多値のデータに対応するデータ電圧である。そのため、それぞれのデータ保持部で４ビットのデータを保持する場合、１６値の「ＶＤ１−Ｖｔｈ」や「ＶＤ２−Ｖｔｈ」を取り得る。
【０３１６】
次いで、図４０に示す半導体装置からの情報の読み出し動作について説明する。
【０３１７】
最初に、ノードＦＧ２に接続されるデータ保持部へのデータ電圧の読み出し動作（以下、読み出し動作１とよぶ。）について説明する。
【０３１８】
読み出し動作１では、プリチャージを行ってから電気的に浮遊状態とした、配線４００３を放電させる。配線４００５乃至４００８をローレベルにする。また、配線４００９をローレベルとして、電気的に浮遊状態にあるノードＦＧ２の電位を「ＶＤ２−Ｖｔｈ」とする。ノードＦＧ２の電位が下がることで、トランジスタ４１００に電流が流れる。電流が流れることで、電気的に浮遊状態の配線４００３の電位が低下する。配線４００３の電位の低下につれて、トランジスタ４１００のＶｇｓが小さくなる。トランジスタ４１００のＶｇｓがトランジスタ４１００のＶｔｈになると、トランジスタ４１００を流れる電流が小さくなる。すなわち、配線４００３の電位が、ノードＦＧ２の電位「ＶＤ２−Ｖｔｈ」からＶｔｈだけ大きい値である「ＶＤ２」となる。この配線４００３の電位は、ノードＦＧ２に接続されるデータ保持部のデータ電圧に対応する。読み出されたアナログ値のデータ電圧はＡ／Ｄ変換を行い、ノードＦＧ２に接続されるデータ保持部のデータを取得する。
【０３１９】
つまり、プリチャージ後の配線４００３を浮遊状態とし、配線４００９の電位をハイレベルからローレベルに切り替えることで、トランジスタ４１００に電流が流れる。電流が流れることで、浮遊状態にあった配線４００３の電位は低下して「ＶＤ２」となる。トランジスタ４１００では、ノードＦＧ２の「ＶＤ２−Ｖｔｈ」との間のＶｇｓがＶｔｈとなるため、電流が止まる。そして、配線４００３には、書き込み動作２で書きこんだ「ＶＤ２」が読み出される。
【０３２０】
ノードＦＧ２に接続されるデータ保持部のデータを取得したら、トランジスタ４３００を導通状態として、ノードＦＧ２の「ＶＤ２−Ｖｔｈ」を放電させる。
【０３２１】
次に、ノードＦＧ１に保持される電荷をノードＦＧ２に分配し、ノードＦＧ１に接続されるデータ保持部のデータ電圧を、ノードＦＧ２に接続されるデータ保持部に移す。ここで、配線４００１、４００３をローレベルとする。配線４００６をハイレベルにする。また、配線４００５、配線４００７乃至４００９をローレベルにする。トランジスタ４２００が導通状態となることで、ノードＦＧ１の電荷が、ノードＦＧ２との間で分配される。
【０３２２】
ここで、電荷の分配後の電位は、書きこんだ電位「ＶＤ１−Ｖｔｈ」から低下する。そのため、容量素子４６００の容量値は、容量素子４５００の容量値よりも大きくしておくことが好ましい。あるいは、ノードＦＧ１に書きこむ電位「ＶＤ１−Ｖｔｈ」は、同じデータを表す電位「ＶＤ２−Ｖｔｈ」よりも大きくすることが好ましい。このように、容量値の比を変えること、予め書きこむ電位を大きくしておくことで、電荷の分配後の電位の低下を抑制することができる。電荷の分配による電位の変動については、後述する。
【０３２３】
次に、ノードＦＧ１に接続されるデータ保持部へのデータ電圧の読み出し動作（以下、読み出し動作２とよぶ。）について説明する。
【０３２４】
読み出し動作２では、プリチャージを行ってから電気的に浮遊状態とした、配線４００３を放電させる。配線４００５乃至４００８をローレベルにする。また、配線４００９は、プリチャージ時にハイレベルとして、その後ローレベルとする。配線４００９をローレベルとすることで、電気的に浮遊状態にあるノードＦＧ２を電位「ＶＤ１−Ｖｔｈ」とする。ノードＦＧ２の電位が下がることで、トランジスタ４１００に電流が流れる。電流が流れることで、電気的に浮遊状態の配線４００３の電位が低下する。配線４００３の電位の低下につれて、トランジスタ４１００のＶｇｓが小さくなる。トランジスタ４１００のＶｇｓがトランジスタ４１００のＶｔｈになると、トランジスタ４１００を流れる電流が小さくなる。すなわち、配線４００３の電位が、ノードＦＧ２の電位「ＶＤ１−Ｖｔｈ」からＶｔｈだけ大きい値である「ＶＤ１」となる。この配線４００３の電位は、ノードＦＧ１に接続されるデータ保持部のデータ電圧に対応する。読み出されたアナログ値のデータ電圧はＡ／Ｄ変換を行い、ノードＦＧ１に接続されるデータ保持部のデータを取得する。以上が、ノードＦＧ１に接続されるデータ保持部へのデータ電圧の読み出し動作である。
【０３２５】
つまり、プリチャージ後の配線４００３を浮遊状態とし、配線４００９の電位をハイレベルからローレベルに切り替えることで、トランジスタ４１００に電流が流れる。電流が流れることで、浮遊状態にあった配線４００３の電位は低下して「ＶＤ１」となる。トランジスタ４１００では、ノードＦＧ２の「ＶＤ１−Ｖｔｈ」との間のＶｇｓがＶｔｈとなるため、電流が止まる。そして、配線４００３には、書き込み動作１で書きこんだ「ＶＤ１」が読み出される。
【０３２６】
以上説明したノードＦＧ１、ＦＧ２からのデータ電圧の読み出し動作によって、複数のデータ保持部からデータ電圧を読み出すことができる。例えば、ノードＦＧ１及びノードＦＧ２にそれぞれ４ビット（１６値）のデータを保持することで計８ビット（２５６値）のデータを保持することができる。また、図４０においては、第１の層４０２１乃至第３の層４０２３からなる構成としたが、さらに層を形成することによって、半導体装置の面積を増大させず記憶容量の増加を図ることができる。
【０３２７】
なお読み出される電位は、書きこんだデータ電圧よりＶｔｈだけ大きい電圧として読み出すことができる。そのため、書き込み動作で書きこんだ「ＶＤ１−Ｖｔｈ」や「ＶＤ２−Ｖｔｈ」のＶｔｈを相殺して読み出す構成とすることができる。その結果、メモリセルあたりの記憶容量を向上させるとともに、読み出されるデータを正しいデータに近づけることができるため、データの信頼性に優れたものとすることができる。
【０３２８】
また、図４１に図４０に対応する半導体装置の断面図を示す。図４１に示す半導体装置は、トランジスタ４１００乃至トランジスタ４４００と、容量素子４５００及び容量素子４６００と、を有する。ここで、トランジスタ４１００は第１の層４０２１に形成され、トランジスタ４２００、４３００、及び容量素子４５００は第２の層４０２２に形成され、トランジスタ４４００及び容量素子４６００は第３の層４０２３に形成される。
【０３２９】
ここで、トランジスタ４２００乃至４４００としてはトランジスタ３３００の記載を、トランジスタ４１００としてはトランジスタ３２００の記載を参酌することができる。また、その他の配線、絶縁体等についても適宜図３７の記載を参酌することができる。
【０３３０】
なお、図３７に示す半導体装置の容量素子３４００では導電層を基板に対して平行に設けて容量を形成する構成としたが、図４１に示す容量素子４５００、４６００では、トレンチ状に導電層を設けて、容量を形成する構成としている。このような構成とすることで、同じ占有面積であっても大きい容量値を確保することができる。
【０３３１】
＜ＦＰＧＡ＞
また本発明の一態様は、ＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）などのＬＳＩにも適用可能である。
【０３３２】
図４２（Ａ）には、ＦＰＧＡのブロック図の一例を示す。ＦＰＧＡは、ルーティングスイッチエレメント５２１と、ロジックエレメント５２２とによって構成される。また、ロジックエレメント５２２は、コンフィギュレーションメモリに記憶したコンフィギュレーションデータに応じて、組み合わせ回路の機能、または順序回路の機能といった論理回路の機能を切り替えることができる。
【０３３３】
図４２（Ｂ）は、ルーティングスイッチエレメント５２１の役割を説明するための模式図である。ルーティングスイッチエレメント５２１は、コンフィギュレーションメモリ５２３に記憶したコンフィギュレーションデータに応じて、ロジックエレメント５２２間の接続を切り替えることができる。なお図４２（Ｂ）では、スイッチを一つ示し、端子ＩＮと端子ＯＵＴの間の接続を切り替える様子を示しているが、実際には複数あるロジックエレメント５２２間にスイッチが設けられる。
【０３３４】
図４２（Ｃ）には、コンフィギュレーションメモリ５２３として機能する回路構成の一例を示す。コンフィギュレーションメモリ５２３は、ＯＳトランジスタで構成されるトランジスタＭ１１と、Ｓｉトランジスタで構成されるトランジスタＭ１２と、によって構成される。ノードＦＮＳＷには、トランジスタＭ１１を介してコンフィギュレーションデータＤＳＷが与えられる。このコンフィギュレーションデータＤＳＷの電位は、トランジスタＭ１１を非導通状態とすることで、保持することができる。保持したコンフィギュレーションデータＤＳＷの電位によって、トランジスタＭ１２の導通状態が切り替えられ、端子ＩＮと端子ＯＵＴの間の接続を切り替えることができる。
【０３３５】
図４２（Ｄ）は、ロジックエレメント５２２の役割を説明するための模式図である。ロジックエレメント５２２は、コンフィギュレーションメモリ５２７に記憶したコンフィギュレーションデータに応じて、端子ＯＵＴｍｅｍの電位を切り替えることができる。ルックアップテーブル５２４は、端子ＯＵＴｍｅｍの電位に応じて、端子ＩＮの信号を処理する組み合わせ回路の機能を切り替えることができる。またロジックエレメント５２２は、順序回路であるレジスタ５２５と、端子ＯＵＴの信号を切り替えるためのセレクタ５２６を有する。セレクタ５２６は、コンフィギュレーションメモリ５２７から出力される端子ＯＵＴｍｅｍの電位に応じて、ルックアップテーブル５２４の信号の出力か、レジスタ５２５の信号の出力か、を選択することができる。
【０３３６】
図４２（Ｅ）には、コンフィギュレーションメモリ５２７として機能する回路構成の一例を示す。コンフィギュレーションメモリ５２７は、ＯＳトランジスタで構成されるトランジスタＭ１３、トランジスタＭ１４と、Ｓｉトランジスタで構成されるトランジスタＭ１５、トランジスタＭ１６と、によって構成される。ノードＦＮＬＥには、トランジスタＭ１３を介してコンフィギュレーションデータＤＬＥが与えられる。ノードＦＮＢＬＥには、トランジスタＭ１４を介してコンフィギュレーションデータＤＢＬＥが与えられる。コンフィギュレーションデータＤＢＬＥは、コンフィギュレーションデータＤＬＥの論理が反転した電位に相当する。このコンフィギュレーションデータＤＬＥ、コンフィギュレーションデータＤＢＬＥの電位は、トランジスタＭ１３、トランジスタＭ１４を非導通状態とすることで、保持することができる。保持したコンフィギュレーションデータＤＬＥ、コンフィギュレーションデータＤＢＬＥの電位によって、トランジスタＭ１５またはトランジスタＭ１６の一方の導通状態が切り替えられ、端子ＯＵＴｍｅｍには電位ＶＤＤまたは電位ＶＳＳを与えることができる。
【０３３７】
図４２（Ａ）乃至（Ｅ）の構成に対して、上記実施の形態で説明した構成を適用することができる。例えばトランジスタＭ１２、トランジスタＭ１５、トランジスタＭ１６をＳｉトランジスタで構成し、トランジスタＭ１１、トランジスタＭ１３、トランジスタＭ１４をＯＳトランジスタで構成する。この場合、下層にあるＳｉトランジスタ間を接続する配線を低抵抗な導電材料で構成することができる。そのため、アクセス速度の向上、低消費電力化に優れた回路とすることができる。
【０３３８】
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
【０３３９】
（実施の形態８）
本実施の形態においては、本発明の一態様に係るトランジスタなどを利用した撮像装置の一例について説明する。
【０３４０】
＜撮像装置の構成＞
図４３（Ａ）は、本発明の一態様に係る撮像装置２００の例を示す平面図である。撮像装置２００は、画素部２１０と、画素部２１０を駆動するための周辺回路２６０と、周辺回路２７０、周辺回路２８０と、周辺回路２９０と、を有する。画素部２１０は、ｐ行ｑ列（ｐおよびｑは２以上の整数）のマトリクス状に配置された複数の画素２１１を有する。周辺回路２６０、周辺回路２７０、周辺回路２８０および周辺回路２９０は、それぞれ複数の画素２１１に接続し、複数の画素２１１を駆動するための信号を供給する機能を有する。なお、本明細書等において、周辺回路２６０、周辺回路２７０、周辺回路２８０および周辺回路２９０などの全てを指して「周辺回路」または「駆動回路」と呼ぶ場合がある。例えば、周辺回路２６０は周辺回路の一部といえる。
【０３４１】
また、撮像装置２００は、光源２９１を有することが好ましい。光源２９１は、検出光Ｐ１を放射することができる。
【０３４２】
また、周辺回路は、少なくとも、論理回路、スイッチ、バッファ、増幅回路、または変換回路の１つを有する。また、周辺回路は、画素部２１０を形成する基板上に形成してもよい。また、周辺回路は、その一部または全部にＩＣチップ等の半導体装置を用いてもよい。なお、周辺回路は、周辺回路２６０、周辺回路２７０、周辺回路２８０および周辺回路２９０のいずれか一以上を省略してもよい。
【０３４３】
また、図４３（Ｂ）に示すように、撮像装置２００が有する画素部２１０において、画素２１１を傾けて配置してもよい。画素２１１を傾けて配置することにより、行方向および列方向の画素間隔（ピッチ）を短くすることができる。これにより、撮像装置２００における撮像の品質をより高めることができる。
【０３４４】
＜画素の構成例１＞
撮像装置２００が有する１つの画素２１１を複数の副画素２１２で構成し、それぞれの副画素２１２に特定の波長域の光を透過するフィルタ（カラーフィルタ）を組み合わせることで、カラー画像表示を実現するための情報を取得することができる。
【０３４５】
図４４（Ａ）は、カラー画像を取得するための画素２１１の一例を示す平面図である。図４４（Ａ）に示す画素２１１は、赤（Ｒ）の波長域の光を透過するカラーフィルタが設けられた副画素２１２（以下、「副画素２１２Ｒ」ともいう）、緑（Ｇ）の波長域の光を透過するカラーフィルタが設けられた副画素２１２（以下、「副画素２１２Ｇ」ともいう）および青（Ｂ）の波長域の光を透過するカラーフィルタが設けられた副画素２１２（以下、「副画素２１２Ｂ」ともいう）を有する。副画素２１２は、フォトセンサとして機能させることができる。
【０３４６】
副画素２１２（副画素２１２Ｒ、副画素２１２Ｇ、および副画素２１２Ｂ）は、配線２３１、配線２４７、配線２４８、配線２４９、配線２５０と電気的に接続される。また、副画素２１２Ｒ、副画素２１２Ｇ、および副画素２１２Ｂは、それぞれが独立した配線２５３に接続している。また、本明細書等において、例えばｎ行目の画素２１１に接続された配線２４８および配線２４９を、それぞれ配線２４８［ｎ］および配線２４９［ｎ］と記載する。また、例えばｍ列目の画素２１１に接続された配線２５３を、配線２５３［ｍ］と記載する。なお、図４４（Ａ）において、ｍ列目の画素２１１が有する副画素２１２Ｒに接続する配線２５３を配線２５３［ｍ］Ｒ、副画素２１２Ｇに接続する配線２５３を配線２５３［ｍ］Ｇ、および副画素２１２Ｂに接続する配線２５３を配線２５３［ｍ］Ｂと記載している。副画素２１２は、上記配線を介して周辺回路と電気的に接続される。
【０３４７】
また、撮像装置２００は、隣接する画素２１１の、同じ波長域の光を透過するカラーフィルタが設けられた副画素２１２同士がスイッチを介して電気的に接続する構成を有する。図４４（Ｂ）に、ｎ行（ｎは１以上ｐ以下の整数）ｍ列（ｍは１以上ｑ以下の整数）に配置された画素２１１が有する副画素２１２と、該画素２１１に隣接するｎ＋１行ｍ列に配置された画素２１１が有する副画素２１２の接続例を示す。図４４（Ｂ）において、ｎ行ｍ列に配置された副画素２１２Ｒと、ｎ＋１行ｍ列に配置された副画素２１２Ｒがスイッチ２０１を介して接続されている。また、ｎ行ｍ列に配置された副画素２１２Ｇと、ｎ＋１行ｍ列に配置された副画素２１２Ｇがスイッチ２０２を介して接続されている。また、ｎ行ｍ列に配置された副画素２１２Ｂと、ｎ＋１行ｍ列に配置された副画素２１２Ｂがスイッチ２０３を介して接続されている。
【０３４８】
なお、副画素２１２に用いるカラーフィルタは、赤（Ｒ）、緑（Ｇ）、青（Ｂ）に限定されず、それぞれシアン（Ｃ）、黄（Ｙ）およびマゼンダ（Ｍ）の光を透過するカラーフィルタを用いてもよい。１つの画素２１１に３種類の異なる波長域の光を検出する副画素２１２を設けることで、フルカラー画像を取得することができる。
【０３４９】
または、それぞれ赤（Ｒ）、緑（Ｇ）および青（Ｂ）の光を透過するカラーフィルタが設けられた副画素２１２に加えて、黄（Ｙ）の光を透過するカラーフィルタが設けられた副画素２１２を有する画素２１１を用いてもよい。または、それぞれシアン（Ｃ）、黄（Ｙ）およびマゼンダ（Ｍ）の光を透過するカラーフィルタが設けられた副画素２１２に加えて、青（Ｂ）の光を透過するカラーフィルタが設けられた副画素２１２を有する画素２１１を用いてもよい。１つの画素２１１に４種類の異なる波長域の光を検出する副画素２１２を設けることで、取得した画像の色の再現性をさらに高めることができる。
【０３５０】
また、例えば、図４４（Ａ）において、赤の波長域の光を検出する副画素２１２、緑の波長域の光を検出する副画素２１２、および青の波長域の光を検出する副画素２１２の画素数比（または受光面積比）は、１：１：１でなくても構わない。例えば、画素数比（受光面積比）を赤：緑：青＝１：２：１とするＢａｙｅｒ配列としてもよい。または、画素数比（受光面積比）を赤：緑：青＝１：６：１としてもよい。
【０３５１】
なお、画素２１１に設ける副画素２１２は１つでもよいが、２つ以上が好ましい。例えば、同じ波長域の光を検出する副画素２１２を２つ以上設けることで、冗長性を高め、撮像装置２００の信頼性を高めることができる。
【０３５２】
また、可視光を吸収または反射して、赤外光を透過するＩＲ（ＩＲ：Ｉｎｆｒａｒｅｄ）フィルタを用いることで、赤外光を検出する撮像装置２００を実現することができる。
【０３５３】
また、ＮＤ（ＮＤ：Ｎｅｕｔｒａｌ  Ｄｅｎｓｉｔｙ）フィルタ（減光フィルタ）を用いることで、光電変換素子（受光素子）に大光量光が入射した時に生じる出力飽和することを防ぐことができる。減光量の異なるＮＤフィルタを組み合わせて用いることで、撮像装置のダイナミックレンジを大きくすることができる。
【０３５４】
また、前述したフィルタ以外に、画素２１１にレンズを設けてもよい。ここで、図４５の断面図を用いて、画素２１１、フィルタ２５４、レンズ２５５の配置例を説明する。レンズ２５５を設けることで、光電変換素子が入射光を効率よく受光することができる。具体的には、図４５（Ａ）に示すように、画素２１１に形成したレンズ２５５、フィルタ２５４（フィルタ２５４Ｒ、フィルタ２５４Ｇおよびフィルタ２５４Ｂ）、および画素回路２３０等を通して光２５６を光電変換素子２２０に入射させる構造とすることができる。
【０３５５】
ただし、二点鎖線で囲んだ領域に示すように、矢印で示す光２５６の一部が配線２５７の一部によって遮光されてしまうことがある。したがって、図４５（Ｂ）に示すように光電変換素子２２０側にレンズ２５５およびフィルタ２５４を配置して、光電変換素子２２０が光２５６を効率良く受光させる構造が好ましい。光電変換素子２２０側から光２５６を光電変換素子２２０に入射させることで、検出感度の高い撮像装置２００を提供することができる。
【０３５６】
図４５に示す光電変換素子２２０として、ｐｎ型接合またはｐｉｎ型の接合が形成された光電変換素子を用いてもよい。
【０３５７】
また、光電変換素子２２０を、放射線を吸収して電荷を発生させる機能を有する物質を用いて形成してもよい。放射線を吸収して電荷を発生させる機能を有する物質としては、セレン、ヨウ化鉛、ヨウ化水銀、ヒ化ガリウム、テルル化カドミウム、カドミウム亜鉛合金等がある。
【０３５８】
例えば、光電変換素子２２０にセレンを用いると、可視光や、紫外光、赤外光に加えて、Ｘ線や、ガンマ線といった幅広い波長域にわたって光吸収係数を有する光電変換素子２２０を実現できる。
【０３５９】
ここで、撮像装置２００が有する１つの画素２１１は、図４４に示す副画素２１２に加えて、第１のフィルタを有する副画素２１２を有してもよい。
【０３６０】
＜画素の構成例２＞
以下では、シリコンを用いたトランジスタと、酸化物半導体を用いたトランジスタと、を用いて画素を構成する一例について説明する。
【０３６１】
図４６（Ａ）、図４６（Ｂ）は、撮像装置を構成する素子の断面図である。図４６（Ａ）に示す撮像装置は、シリコン基板３００に設けられたシリコンを用いたトランジスタ３５１、トランジスタ３５１上に積層して配置された酸化物半導体を用いたトランジスタ３５２およびトランジスタ３５３、ならびにシリコン基板３００に設けられたフォトダイオード３６０を含む。各トランジスタおよびフォトダイオード３６０は、種々のプラグ３７０および配線３７１と電気的な接続を有する。また、フォトダイオード３６０のアノード３６１は、低抵抗領域３６３を介してプラグ３７０と電気的に接続を有する。
【０３６２】
また撮像装置は、シリコン基板３００に設けられたトランジスタ３５１およびフォトダイオード３６０を有する層３１０と、層３１０と接して設けられ、配線３７１を有する層３２０と、層３２０と接して設けられ、トランジスタ３５２およびトランジスタ３５３を有する層３３０と、層３３０と接して設けられ、配線３７２および配線３７３を有する層３４０を備えている。
【０３６３】
なお図４６（Ａ）の断面図の一例では、シリコン基板３００において、トランジスタ３５１が形成された面とは逆側の面にフォトダイオード３６０の受光面を有する構成とする。該構成とすることで、各種トランジスタや配線などの影響を受けずに光路を確保することができる。そのため、高開口率の画素を形成することができる。なお、フォトダイオード３６０の受光面をトランジスタ３５１が形成された面と同じとすることもできる。
【０３６４】
なお、酸化物半導体を用いたトランジスタのみを用いて画素を構成する場合には、層３１０を、酸化物半導体を用いたトランジスタを有する層とすればよい。または層３１０を省略し、酸化物半導体を用いたトランジスタのみで画素を構成してもよい。
【０３６５】
なおシリコンを用いたトランジスタのみを用いて画素を構成する場合には、層３３０を省略すればよい。層３３０を省略した断面図の一例を図４６（Ｂ）に示す。
【０３６６】
なお、シリコン基板３００は、ＳＯＩ基板であってもよい。また、シリコン基板３００に替えて、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ヒ化ガリウム、ヒ化アルミニウムガリウム、リン化インジウム、窒化ガリウムまたは有機半導体を有する基板を用いることもできる。
【０３６７】
ここで、トランジスタ３５１およびフォトダイオード３６０を有する層３１０と、トランジスタ３５２およびトランジスタ３５３を有する層３３０と、の間には絶縁体３８０が設けられる。ただし、絶縁体３８０の位置は限定されない。
【０３６８】
トランジスタ３５１のチャネル形成領域近傍に設けられる絶縁体中の水素はシリコンのダングリングボンドを終端し、トランジスタ３５１の信頼性を向上させる効果がある。一方、トランジスタ３５２およびトランジスタ３５３などの近傍に設けられる絶縁体中の水素は、酸化物半導体中にキャリアを生成する要因の一つとなる。そのため、トランジスタ３５２およびトランジスタ３５３などの信頼性を低下させる要因となる場合がある。したがって、シリコン系半導体を用いたトランジスタの上層に酸化物半導体を用いたトランジスタを積層して設ける場合、これらの間に水素をブロックする機能を有する絶縁体３８０を設けることが好ましい。絶縁体３８０より下層に水素を閉じ込めることで、トランジスタ３５１の信頼性が向上させることができる。さらに、絶縁体３８０より下層から、絶縁体３８０より上層に水素が拡散することを抑制できるため、トランジスタ３５２およびトランジスタ３５３などの信頼性を向上させることができる。
【０３６９】
絶縁体３８０としては、例えば、酸素または水素をブロックする機能を有する絶縁体を用いる。
【０３７０】
また、図４６（Ａ）の断面図において、層３１０に設けるフォトダイオード３６０と、層３３０に設けるトランジスタとを重なるように形成することができる。そうすると、画素の集積度を高めることができる。すなわち、撮像装置の解像度を高めることができる。
【０３７１】
また、図４７（Ａ１）および図４７（Ｂ１）に示すように、撮像装置の一部または全部を湾曲させてもよい。図４７（Ａ１）は、撮像装置を同図中の一点鎖線Ｘ１−Ｘ２の方向に湾曲させた状態を示している。図４７（Ａ２）は、図４７（Ａ１）中の一点鎖線Ｘ１−Ｘ２で示した部位の断面図である。図４７（Ａ３）は、図４７（Ａ１）中の一点鎖線Ｙ１−Ｙ２で示した部位の断面図である。
【０３７２】
図４７（Ｂ１）は、撮像装置を同図中の一点鎖線Ｘ３−Ｘ４の方向に湾曲させ、かつ、同図中の一点鎖線Ｙ３−Ｙ４の方向に湾曲させた状態を示している。図４７（Ｂ２）は、図４７（Ｂ１）中の一点鎖線Ｘ３−Ｘ４で示した部位の断面図である。図４７（Ｂ３）は、図４７（Ｂ１）中の一点鎖線Ｙ３−Ｙ４で示した部位の断面図である。
【０３７３】
撮像装置を湾曲させることで、像面湾曲や非点収差を低減することができる。よって、撮像装置と組み合わせて用いるレンズなどの光学設計を容易とすることができる。例えば、収差補正のためのレンズ枚数を低減できるため、撮像装置を用いた電子機器などの小型化や軽量化を実現することができる。また、撮像された画像の品質を向上させる事ができる。
【０３７４】
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
【０３７５】
（実施の形態９）
本実施の形態においては、本発明の一態様に係るトランジスタや上述した記憶装置などの半導体装置を含むＣＰＵの一例について説明する。
【０３７６】
＜ＣＰＵの構成＞
図４８は、上述したトランジスタを一部に用いたＣＰＵの一例の構成を示すブロック図である。
【０３７７】
図４８に示すＣＰＵは、基板１１９０上に、ＡＬＵ１１９１（ＡＬＵ：Ａｒｉｔｈｍｅｔｉｃ  ｌｏｇｉｃ  ｕｎｉｔ、演算回路）、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、タイミングコントローラ１１９５、レジスタ１１９６、レジスタコントローラ１１９７、バスインターフェース１１９８、書き換え可能なＲＯＭ１１９９、およびＲＯＭインターフェース１１８９を有している。基板１１９０は、半導体基板、ＳＯＩ基板、ガラス基板などを用いる。ＲＯＭ１１９９およびＲＯＭインターフェース１１８９は、別チップに設けてもよい。もちろん、図４８に示すＣＰＵは、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。例えば、図４８に示すＣＰＵまたは演算回路を含む構成を一つのコアとし、当該コアを複数含み、それぞれのコアが並列で動作するような構成としてもよい。また、ＣＰＵが内部演算回路やデータバスで扱えるビット数は、例えば８ビット、１６ビット、３２ビット、６４ビットなどとすることができる。
【０３７８】
バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクションデコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５に入力される。
【０３７９】
ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種制御を行なう。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御するための信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のアドレスを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行なう。
【０３８０】
また、タイミングコントローラ１１９５は、ＡＬＵ１１９１、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、およびレジスタコントローラ１１９７の動作のタイミングを制御する信号を生成する。例えばタイミングコントローラ１１９５は、基準クロック信号を元に、内部クロック信号を生成する内部クロック生成部を備えており、内部クロック信号を上記各種回路に供給する。
【０３８１】
図４８に示すＣＰＵでは、レジスタ１１９６に、メモリセルが設けられている。レジスタ１１９６のメモリセルとして、上述したトランジスタや記憶装置などを用いることができる。
【０３８２】
図４８に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１からの指示に従い、レジスタ１１９６における保持動作の選択を行う。即ち、レジスタ１１９６が有するメモリセルにおいて、フリップフロップによるデータの保持を行うか、容量素子によるデータの保持を行うかを、選択する。フリップフロップによるデータの保持が選択されている場合、レジスタ１１９６内のメモリセルへの、電源電圧の供給が行われる。容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換えが行われ、レジスタ１１９６内のメモリセルへの電源電圧の供給を停止することができる。
【０３８３】
図４９は、レジスタ１１９６として用いることのできる記憶素子１２００の回路図の一例である。記憶素子１２００は、電源遮断で記憶データが揮発する回路１２０１と、電源遮断で記憶データが揮発しない回路１２０２と、スイッチ１２０３と、スイッチ１２０４と、論理素子１２０６と、容量素子１２０７と、選択機能を有する回路１２２０と、を有する。回路１２０２は、容量素子１２０８と、トランジスタ１２０９と、トランジスタ１２１０と、を有する。なお、記憶素子１２００は、必要に応じて、ダイオード、抵抗素子、インダクタなどのその他の素子をさらに有していてもよい。
【０３８４】
ここで、回路１２０２には、上述した記憶装置を用いることができる。記憶素子１２００への電源電圧の供給が停止した際、回路１２０２のトランジスタ１２０９のゲートにはＧＮＤ（０Ｖ）、またはトランジスタ１２０９がオフする電位が入力され続ける構成とする。例えば、トランジスタ１２０９のゲートが抵抗等の負荷を介して接地される構成とする。
【０３８５】
スイッチ１２０３は、一導電型（例えば、ｎチャネル型）のトランジスタ１２１３を用いて構成され、スイッチ１２０４は、一導電型とは逆の導電型（例えば、ｐチャネル型）のトランジスタ１２１４を用いて構成した例を示す。ここで、スイッチ１２０３の第１の端子はトランジスタ１２１３のソースとドレインの一方に対応し、スイッチ１２０３の第２の端子はトランジスタ１２１３のソースとドレインの他方に対応し、スイッチ１２０３はトランジスタ１２１３のゲートに入力される制御信号ＲＤによって、第１の端子と第２の端子の間の導通または非導通（つまり、トランジスタ１２１３の導通状態または非導通状態）が選択される。スイッチ１２０４の第１の端子はトランジスタ１２１４のソースとドレインの一方に対応し、スイッチ１２０４の第２の端子はトランジスタ１２１４のソースとドレインの他方に対応し、スイッチ１２０４はトランジスタ１２１４のゲートに入力される制御信号ＲＤによって、第１の端子と第２の端子の間の導通または非導通（つまり、トランジスタ１２１４の導通状態または非導通状態）が選択される。
【０３８６】
トランジスタ１２０９のソースとドレインの一方は、容量素子１２０８の一対の電極のうちの一方、およびトランジスタ１２１０のゲートと電気的に接続される。ここで、接続部分をノードＭ２とする。トランジスタ１２１０のソースとドレインの一方は、低電源電位を供給することのできる配線（例えばＧＮＤ線）に電気的に接続され、他方は、スイッチ１２０３の第１の端子（トランジスタ１２１３のソースとドレインの一方）と電気的に接続される。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）はスイッチ１２０４の第１の端子（トランジスタ１２１４のソースとドレインの一方）と電気的に接続される。スイッチ１２０４の第２の端子（トランジスタ１２１４のソースとドレインの他方）は電源電位ＶＤＤを供給することのできる配線と電気的に接続される。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）と、スイッチ１２０４の第１の端子（トランジスタ１２１４のソースとドレインの一方）と、論理素子１２０６の入力端子と、容量素子１２０７の一対の電極のうちの一方と、は電気的に接続される。ここで、接続部分をノードＭ１とする。容量素子１２０７の一対の電極のうちの他方は、一定の電位が入力される構成とすることができる。例えば、低電源電位（ＧＮＤ等）または高電源電位（ＶＤＤ等）が入力される構成とすることができる。容量素子１２０７の一対の電極のうちの他方は、低電源電位を供給することのできる配線（例えばＧＮＤ線）と電気的に接続される。容量素子１２０８の一対の電極のうちの他方は、一定の電位が入力される構成とすることができる。例えば、低電源電位（ＧＮＤ等）または高電源電位（ＶＤＤ等）が入力される構成とすることができる。容量素子１２０８の一対の電極のうちの他方は、低電源電位を供給することのできる配線（例えばＧＮＤ線）と電気的に接続される。
【０３８７】
なお、容量素子１２０７および容量素子１２０８は、トランジスタや配線の寄生容量等を積極的に利用することによって省略することも可能である。
【０３８８】
トランジスタ１２０９のゲートには、制御信号ＷＥが入力される。スイッチ１２０３およびスイッチ１２０４は、制御信号ＷＥとは異なる制御信号ＲＤによって第１の端子と第２の端子の間の導通状態または非導通状態を選択され、一方のスイッチの第１の端子と第２の端子の間が導通状態のとき他方のスイッチの第１の端子と第２の端子の間は非導通状態となる。
【０３８９】
トランジスタ１２０９のソースとドレインの他方には、回路１２０１に保持されたデータに対応する信号が入力される。図４９では、回路１２０１から出力された信号が、トランジスタ１２０９のソースとドレインの他方に入力される例を示した。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号は、論理素子１２０６によってその論理値が反転された反転信号となり、回路１２２０を介して回路１２０１に入力される。
【０３９０】
なお、図４９では、スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号は、論理素子１２０６および回路１２２０を介して回路１２０１に入力する例を示したがこれに限定されない。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号が、論理値を反転させられることなく、回路１２０１に入力されてもよい。例えば、回路１２０１内に、入力端子から入力された信号の論理値が反転した信号が保持されるノードが存在する場合に、スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号を当該ノードに入力することができる。
【０３９１】
また、図４９において、記憶素子１２００に用いられるトランジスタのうち、トランジスタ１２０９以外のトランジスタは、酸化物半導体以外の半導体でなる膜または基板１１９０にチャネルが形成されるトランジスタとすることができる。例えば、シリコン膜またはシリコン基板にチャネルが形成されるトランジスタとすることができる。また、記憶素子１２００に用いられるトランジスタ全てを、チャネルが酸化物半導体で形成されるトランジスタとすることもできる。または、記憶素子１２００は、トランジスタ１２０９以外にも、チャネルが酸化物半導体で形成されるトランジスタを含んでいてもよく、残りのトランジスタは酸化物半導体以外の半導体でなる層または基板１１９０にチャネルが形成されるトランジスタとすることもできる。
【０３９２】
図４９における回路１２０１には、例えばフリップフロップ回路を用いることができる。また、論理素子１２０６としては、例えばインバータやクロックドインバータ等を用いることができる。
【０３９３】
本発明の一態様に係る半導体装置では、記憶素子１２００に電源電圧が供給されない間は、回路１２０１に記憶されていたデータを、回路１２０２に設けられた容量素子１２０８によって保持することができる。
【０３９４】
また、酸化物半導体にチャネルが形成されるトランジスタはオフ電流が極めて小さい。例えば、酸化物半導体にチャネルが形成されるトランジスタのオフ電流は、結晶性を有するシリコンにチャネルが形成されるトランジスタのオフ電流に比べて著しく低い。そのため、当該トランジスタをトランジスタ１２０９として用いることによって、記憶素子１２００に電源電圧が供給されない間も容量素子１２０８に保持された信号は長期間にわたり保たれる。こうして、記憶素子１２００は電源電圧の供給が停止した間も記憶内容（データ）を保持することが可能である。
【０３９５】
また、スイッチ１２０３およびスイッチ１２０４を設けることによって、プリチャージ動作を行うことを特徴とする記憶素子であるため、電源電圧供給再開後に、回路１２０１が元のデータを保持しなおすまでの時間を短くすることができる。
【０３９６】
また、回路１２０２において、容量素子１２０８によって保持された信号はトランジスタ１２１０のゲートに入力される。そのため、記憶素子１２００への電源電圧の供給が再開された後、容量素子１２０８によって保持された信号を、トランジスタ１２１０の状態（導通状態、または非導通状態）に変換して、回路１２０２から読み出すことができる。それ故、容量素子１２０８に保持された信号に対応する電位が多少変動していても、元の信号を正確に読み出すことが可能である。
【０３９７】
このような記憶素子１２００を、プロセッサが有するレジスタやキャッシュメモリなどの記憶装置に用いることで、電源電圧の供給停止による記憶装置内のデータの消失を防ぐことができる。また、電源電圧の供給を再開した後、短時間で電源供給停止前の状態に復帰することができる。よって、プロセッサ全体、もしくはプロセッサを構成する一つ、または複数の論理回路において、短い時間でも電源停止を行うことができるため、消費電力を抑えることができる。
【０３９８】
記憶素子１２００をＣＰＵに用いる例として説明したが、記憶素子１２００は、ＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）、カスタムＬＳＩ等のＬＳＩ、ＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）デバイスにも応用可能である。また、ＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）やＣＰＬＤ（Ｃｏｍｐｌｅｘ  ＰＬＤ）などのプログラマブル論理回路（ＰＬＤ：Ｐｒｏｇｒａｍｍａｂｌｅ  Ｌｏｇｉｃ  Ｄｅｖｉｃｅ）等のＬＳＩにも応用可能である。
【０３９９】
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
【０４００】
（実施の形態１０）
本実施の形態においては、本発明の一態様に係るトランジスタなどを利用した表示装置について、図５０および図５１を用いて説明する。
【０４０１】
＜表示装置の構成＞
表示装置に用いられる表示素子としては液晶素子（液晶表示素子ともいう。）、発光素子（発光表示素子ともいう。）などを用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬなどを含む。以下では、表示装置の一例としてＥＬ素子を用いた表示装置（ＥＬ表示装置）および液晶素子を用いた表示装置（液晶表示装置）について説明する。
【０４０２】
なお、以下に示す表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣなどを実装した状態にあるモジュールとを含む。
【０４０３】
また、以下に示す表示装置は画像表示デバイス、または光源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ、ＴＣＰが取り付けられたモジュール、ＴＣＰの先にプリント配線板を有するモジュールまたは表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
【０４０４】
図５０は、本発明の一態様に係るＥＬ表示装置の一例である。図５０（Ａ）に、ＥＬ表示装置の画素の回路図を示す。図５０（Ｂ）は、ＥＬ表示装置全体を示す上面図である。また、図５０（Ｃ）は、図５０（Ｂ）の一点鎖線Ｍ−Ｎの一部に対応するＭ−Ｎ断面である。
【０４０５】
図５０（Ａ）は、ＥＬ表示装置に用いられる画素の回路図の一例である。
【０４０６】
なお、本明細書等においては、能動素子（トランジスタ、ダイオードなど）、受動素子（容量素子、抵抗素子など）などが有するすべての端子について、その接続先を特定しなくても、当業者であれば、発明の一態様を構成することは可能な場合がある。つまり、接続先を特定しなくても、発明の一態様が明確であるといえる。そして、接続先が特定された内容が、本明細書等に記載されている場合、接続先を特定しない発明の一態様が、本明細書等に記載されていると判断することが可能な場合がある。特に、端子の接続先として複数の箇所が想定される場合には、その端子の接続先を特定の箇所に限定する必要はない。したがって、能動素子（トランジスタ、ダイオードなど）、受動素子（容量素子、抵抗素子など）などが有する一部の端子についてのみ、その接続先を特定することによって、発明の一態様を構成することが可能な場合がある。
【０４０７】
なお、本明細書等においては、ある回路について、少なくとも接続先を特定すれば、当業者であれば、発明を特定することが可能な場合がある。または、ある回路について、少なくとも機能を特定すれば、当業者であれば、発明を特定することが可能な場合がある。つまり、機能を特定すれば、発明の一態様が明確であるといえる。そして、機能が特定された発明の一態様が、本明細書等に記載されていると判断することが可能な場合がある。したがって、ある回路について、機能を特定しなくても、接続先を特定すれば、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。または、ある回路について、接続先を特定しなくても、機能を特定すれば、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。
【０４０８】
図５０（Ａ）に示すＥＬ表示装置は、スイッチ素子７４３と、トランジスタ７４１と、容量素子７４２と、発光素子７１９と、を有する。
【０４０９】
なお、図５０（Ａ）などは、回路構成の一例であるため、さらに、トランジスタを追加することが可能である。逆に、図５０（Ａ）の各ノードにおいて、トランジスタ、スイッチ、受動素子などを追加しないようにすることも可能である。
【０４１０】
トランジスタ７４１のゲートはスイッチ素子７４３の一端および容量素子７４２の一方の電極と電気的に接続される。トランジスタ７４１のソースは容量素子７４２の他方の電極と電気的に接続され、発光素子７１９の一方の電極と電気的に接続される。トランジスタ７４１のドレインは電源電位ＶＤＤが与えられる。スイッチ素子７４３の他端は信号線７４４と電気的に接続される。発光素子７１９の他方の電極は定電位が与えられる。なお、定電位は接地電位ＧＮＤまたはそれより小さい電位とする。
【０４１１】
スイッチ素子７４３としては、トランジスタを用いると好ましい。トランジスタを用いることで、画素の面積を小さくでき、解像度の高いＥＬ表示装置とすることができる。また、スイッチ素子７４３として、トランジスタ７４１と同一工程を経て作製されたトランジスタを用いると、ＥＬ表示装置の生産性を高めることができる。なお、トランジスタ７４１または／およびスイッチ素子７４３としては、例えば、上述したトランジスタを適用することができる。
【０４１２】
図５０（Ｂ）は、ＥＬ表示装置の上面図である。ＥＬ表示装置は、基板７００と、基板７５０と、シール材７３４と、駆動回路７３５と、駆動回路７３６と、画素７３７と、ＦＰＣ７３２と、を有する。シール材７３４は、画素７３７、駆動回路７３５および駆動回路７３６を囲むように基板７００と基板７５０との間に配置される。なお、駆動回路７３５または／および駆動回路７３６をシール材７３４の外側に配置しても構わない。
【０４１３】
図５０（Ｃ）は、図５０（Ｂ）の一点鎖線Ｍ−Ｎの一部に対応するＥＬ表示装置の断面図である。
【０４１４】
図５０（Ｃ）には、トランジスタ７４１として、基板７００上の導電体７０５と、導電体７０５が埋め込まれた絶縁体７０１、絶縁体７０１上の絶縁体７０２と、絶縁体７０２上の絶縁体７０３ａおよび半導体７０３ｂと、半導体７０３ｂ上の導電体７０７ａおよび導電体７０７ｂと、半導体７０３ｂ上の絶縁体７０７ｃと、絶縁体７０７ｃ上の絶縁体７０６と、絶縁体７０６上の導電体７０４を有する構造を示す。なお、トランジスタ７４１の構造は一例であり、図５０（Ｃ）に示す構造と異なる構造であっても構わない。
【０４１５】
したがって、図５０（Ｃ）に示すトランジスタ７４１において、導電体７０４および導電体７０５はゲート電極としての機能を有し、絶縁体７０２および絶縁体７０６はゲート絶縁体としての機能を有し、導電体７０７ａおよび導電体７０７ｂはソース電極またはドレイン電極としての機能を有する。なお、半導体７０３ｂは、光が当たることで電気特性が変動する場合がある。したがって、導電体７０５、導電体７０４のいずれか一以上が遮光性を有すると好ましい。
【０４１６】
図５０（Ｃ）には、容量素子７４２として、絶縁体７１０上の導電体７１４ｃと、導電体７１４ｃ上の絶縁体７１４ｂと、絶縁体７１４ｂ上の導電体７１４ａと、を有する構造を示す。
【０４１７】
容量素子７４２において、導電体７１４ａは一方の電極として機能し、導電体７１４ｃは他方の電極として機能する。
【０４１８】
図５０（Ｃ）に示す容量素子７４２は、占有面積当たりの容量が大きい容量素子である。したがって、図５０（Ｃ）は表示品位の高いＥＬ表示装置である。
【０４１９】
トランジスタ７４１および容量素子７４２上には、絶縁体７２０が配置される。絶縁体７２０上には、導電体７８１が配置される。導電体７８１は、絶縁体７２０の開口部を介してトランジスタ７４１と電気的に接続している。
【０４２０】
導電体７８１上には、導電体７８１に達する開口部を有する隔壁７８４が配置される。隔壁７８４上には、隔壁７８４の開口部で導電体７８１と接する発光層７８２が配置される。発光層７８２上には、導電体７８３が配置される。導電体７８１、発光層７８２および導電体７８３の重なる領域が、発光素子７１９となる。
【０４２１】
ここまでは、ＥＬ表示装置の例について説明した。次に、液晶表示装置の例について説明する。
【０４２２】
図５１（Ａ）は、液晶表示装置の画素の構成例を示す回路図である。図５１に示す画素は、トランジスタ７５１と、容量素子７５２と、一対の電極間に液晶の充填された素子（液晶素子）７５３とを有する。
【０４２３】
トランジスタ７５１では、ソース、ドレインの一方が信号線７５５に電気的に接続され、ゲートが走査線７５４に電気的に接続されている。
【０４２４】
容量素子７５２では、一方の電極がトランジスタ７５１のソース、ドレインの他方に電気的に接続され、他方の電極が共通電位を供給する配線に電気的に接続されている。
【０４２５】
液晶素子７５３では、一方の電極がトランジスタ７５１のソース、ドレインの他方に電気的に接続され、他方の電極が共通電位を供給する配線に電気的に接続されている。なお、上述した容量素子７５２の他方の電極が電気的に接続する配線に与えられる共通電位と、液晶素子７５３の他方の電極に与えられる共通電位とが異なる電位であってもよい。
【０４２６】
なお、液晶表示装置も、上面図はＥＬ表示装置と同様として説明する。図５０（Ｂ）の一点鎖線Ｍ−Ｎに対応する液晶表示装置の断面図を図５１（Ｂ）に示す。図５１（Ｂ）において、ＦＰＣ７３２は、端子７３１を介して配線７３３ａと接続される。なお、配線７３３ａは、トランジスタ７５１を構成する導電体または半導体のいずれかと同種の導電体または半導体を用いてもよい。
【０４２７】
トランジスタ７５１は、トランジスタ７４１についての記載を参照する。また、容量素子７５２は、容量素子７４２についての記載を参照する。なお、図５１（Ｂ）には、図５０（Ｃ）の容量素子７４２に対応した容量素子７５２の構造を示したが、これに限定されない。
【０４２８】
なお、トランジスタ７５１の半導体に酸化物半導体を用いた場合、極めてオフ電流の小さいトランジスタとすることができる。したがって、容量素子７５２に保持された電荷がリークしにくく、長期間に渡って液晶素子７５３に印加される電圧を維持することができる。そのため、動きの少ない動画や静止画の表示の際に、トランジスタ７５１をオフ状態とすることで、トランジスタ７５１の動作のための電力が不要となり、消費電力の小さい液晶表示装置とすることができる。また、容量素子７５２の占有面積を小さくできるため、開口率の高い液晶表示装置、または高精細化した液晶表示装置を提供することができる。
【０４２９】
トランジスタ７５１および容量素子７５２上には、絶縁体７２１が配置される。ここで、絶縁体７２１は、トランジスタ７５１に達する開口部を有する。絶縁体７２１上には、導電体７９１が配置される。導電体７９１は、絶縁体７２１の開口部を介してトランジスタ７５１と電気的に接続する。
【０４３０】
導電体７９１上には、配向膜として機能する絶縁体７９２が配置される。絶縁体７９２上には、液晶層７９３が配置される。液晶層７９３上には、配向膜として機能する絶縁体７９４が配置される。絶縁体７９４上には、スペーサ７９５が配置される。スペーサ７９５および絶縁体７９４上には、導電体７９６が配置される。導電体７９６上には、基板７９７が配置される。
【０４３１】
なお、液晶の駆動方式としては、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モード、ＳＴＮ（Ｓｕｐｅｒ  Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ  Ｓｕｐｅｒ  Ｖｉｅｗ）モード、ＡＳＭ（Ａｘｉａｌｌｙ  Ｓｙｍｍｅｔｒｉｃ  ａｌｉｇｎｅｄ  Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ  Ｃｏｍｐｅｎｓａｔｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｃｏｎｔｒｏｌｌｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ  Ｄｉｓｐｅｒｓｅｄ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ゲストホストモード、ブルー相（Ｂｌｕｅ  Ｐｈａｓｅ）モードなどを用いることができる。ただし、これに限定されず、駆動方法として様々なものを用いることができる。
【０４３２】
上述した構造を有することで、占有面積の小さい容量素子を有する表示装置を提供することができる、または、表示品位の高い表示装置を提供することができる。または、高精細の表示装置を提供することができる。
【０４３３】
例えば、本明細書等において、表示素子、表示素子を有する装置である表示装置、発光素子、および発光素子を有する装置である発光装置は、様々な形態を用いること、または様々な素子を有することができる。表示素子、表示装置、発光素子または発光装置は、例えば、白色、赤色、緑色または青色などの発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＩＭＯＤ（インターフェアレンス・モジュレーション）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、エレクトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブを用いた表示素子などの少なくとも一つを有している。これらの他にも、電気的または磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有していても良い。
【０４３４】
ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）またはＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ  Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ  Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インクまたは電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部または全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。
【０４３５】
なお、ＬＥＤを用いる場合、ＬＥＤの電極や窒化物半導体の下に、グラフェンやグラファイトを配置してもよい。グラフェンやグラファイトは、複数の層を重ねて、多層膜としてもよい。このように、グラフェンやグラファイトを設けることにより、その上に、窒化物半導体、例えば、結晶を有するｎ型ＧａＮ半導体などを容易に成膜することができる。さらに、その上に、結晶を有するｐ型ＧａＮ半導体などを設けて、ＬＥＤを構成することができる。なお、グラフェンやグラファイトと、結晶を有するｎ型ＧａＮ半導体との間に、ＡｌＮ層を設けてもよい。なお、ＬＥＤが有するＧａＮ半導体は、ＭＯＣＶＤで成膜してもよい。ただし、グラフェンを設けることにより、ＬＥＤが有するＧａＮ半導体は、スパッタリング法で成膜することも可能である。
【０４３６】
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
【０４３７】
（実施の形態１１）
本実施の形態においては、本発明の一態様に係るトランジスタなどを利用した電子機器について説明する。
【０４３８】
＜電子機器＞
本発明の一態様に係る半導体装置は、表示機器、パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いることができる。その他に、本発明の一態様に係る半導体装置を用いることができる電子機器として、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図５２に示す。
【０４３９】
図５２（Ａ）は携帯型ゲーム機であり、筐体９０１、筐体９０２、表示部９０３、表示部９０４、マイクロフォン９０５、スピーカー９０６、操作キー９０７、スタイラス９０８等を有する。なお、図５２（Ａ）に示した携帯型ゲーム機は、２つの表示部９０３と表示部９０４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。
【０４４０】
図５２（Ｂ）は携帯データ端末であり、第１筐体９１１、第２筐体９１２、第１表示部９１３、第２表示部９１４、接続部９１５、操作キー９１６等を有する。第１表示部９１３は第１筐体９１１に設けられており、第２表示部９１４は第２筐体９１２に設けられている。そして、第１筐体９１１と第２筐体９１２とは、接続部９１５により接続されており、第１筐体９１１と第２筐体９１２の間の角度は、接続部９１５により変更が可能である。第１表示部９１３における映像を、接続部９１５における第１筐体９１１と第２筐体９１２との間の角度にしたがって、切り替える構成としてもよい。また、第１表示部９１３および第２表示部９１４の少なくとも一方に、位置入力装置としての機能が付加された表示装置を用いるようにしてもよい。なお、位置入力装置としての機能は、表示装置にタッチパネルを設けることで付加することができる。または、位置入力装置としての機能は、フォトセンサとも呼ばれる光電変換素子を表示装置の画素部に設けることでも、付加することができる。
【０４４１】
図５２（Ｃ）はノート型パーソナルコンピュータであり、筐体９２１、表示部９２２、キーボード９２３、ポインティングデバイス９２４等を有する。
【０４４２】
図５２（Ｄ）は電気冷凍冷蔵庫であり、筐体９３１、冷蔵室用扉９３２、冷凍室用扉９３３等を有する。
【０４４３】
図５２（Ｅ）はビデオカメラであり、第１筐体９４１、第２筐体９４２、表示部９４３、操作キー９４４、レンズ９４５、接続部９４６等を有する。操作キー９４４およびレンズ９４５は第１筐体９４１に設けられており、表示部９４３は第２筐体９４２に設けられている。そして、第１筐体９４１と第２筐体９４２とは、接続部９４６により接続されており、第１筐体９４１と第２筐体９４２の間の角度は、接続部９４６により変更が可能である。表示部９４３における映像を、接続部９４６における第１筐体９４１と第２筐体９４２との間の角度にしたがって切り替える構成としてもよい。
【０４４４】
図５２（Ｆ）は乗用車であり、車体９５１、車輪９５２、ダッシュボード９５３、ライト９５４等を有する。
【０４４５】
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
【０４４６】
なお、以上の実施の形態において、本発明の一態様について述べた。ただし、本発明の一態様は、これらに限定されない。つまり、本実施の形態などでは、様々な発明の態様が記載されているため、本発明の一態様は、特定の態様に限定されない。例えば、本発明の一態様として、トランジスタのチャネル形成領域、ソース領域、ドレイン領域などが、酸化物半導体を有する場合の例を示したが、本発明の一態様は、これに限定されない。場合によっては、または、状況に応じて、本発明の一態様における様々なトランジスタ、トランジスタのチャネル形成領域、または、トランジスタのソース領域、ドレイン領域などは、様々な半導体を有していてもよい。場合によっては、または、状況に応じて、本発明の一態様における様々なトランジスタ、トランジスタのチャネル形成領域、または、トランジスタのソース領域、ドレイン領域などは、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、または、有機半導体などの少なくとも一つを有していてもよい。または例えば、場合によっては、または、状況に応じて、本発明の一態様における様々なトランジスタ、トランジスタのチャネル形成領域、または、トランジスタのソース領域、ドレイン領域などは、酸化物半導体を有していなくてもよい。
【符号の説明】
【０４４７】
１１    領域
１００    トランジスタ
１０１    基板
１１０    絶縁体
１２０    絶縁体
１３０    酸化物半導体
１３０ａ    酸化物半導体
１３０Ａ    酸化物半導体
１３０ｂ    酸化物半導体
１３０Ｂ    酸化物半導体
１３０ｃ    酸化物半導体
１３０Ｃ    酸化物半導体
１３１ａ    領域
１３１ｂ    領域
１３５    レジストマスク
１４０    導電体
１４０ａ    導電体
１４０Ａ    導電体
１４０ｂ    導電体
１４５    レジストマスク
１５０    絶縁体
１５０Ａ    絶縁体
１６０    導電体
１６０Ａ    導電体
１６５    導電体
１８０    絶縁体
１８０Ａ    絶縁体
１９０    犠牲層
１９０Ａ    膜
１９０Ｂ    犠牲層
１９５    レジストマスク
２００    撮像装置
２０１    スイッチ
２０２    スイッチ
２０３    スイッチ
２１０    画素部
２１１    画素
２１２    副画素
２１２Ｂ    副画素
２１２Ｇ    副画素
２１２Ｒ    副画素
２２０    光電変換素子
２３０    画素回路
２３１    配線
２４７    配線
２４８    配線
２４９    配線
２５０    配線
２５３    配線
２５４    フィルタ
２５４Ｂ    フィルタ
２５４Ｇ    フィルタ
２５４Ｒ    フィルタ
２５５    レンズ
２５６    光
２５７    配線
２６０    周辺回路
２７０    周辺回路
２８０    周辺回路
２９０    周辺回路
２９１    光源
３００    シリコン基板
３１０    層
３２０    層
３３０    層
３４０    層
３５１    トランジスタ
３５２    トランジスタ
３５３    トランジスタ
３６０    フォトダイオード
３６１    アノード
３６３    低抵抗領域
３７０    プラグ
３７１    配線
３７２    配線
３７３    配線
３８０    絶縁体
４５０    半導体基板
４５２    絶縁体
４５４    導電体
４５６    領域
４６０    領域
４６２    絶縁体
４６４    絶縁体
４６６    絶縁体
４６８    絶縁体
４７２ａ    領域
４７２ｂ    領域
４７４ａ    導電体
４７４ｂ    導電体
４７４ｃ    導電体
４７６ａ    導電体
４７６ｂ    導電体
４７８ａ    導電体
４７８ｂ    導電体
４７８ｃ    導電体
４８０ａ    導電体
４８０ｂ    導電体
４８０ｃ    導電体
４８９    絶縁体
４９０    絶縁体
４９２    絶縁体
４９３    絶縁体
４９４    絶縁体
４９５    絶縁体
４９６ａ    導電体
４９６ｂ    導電体
４９６ｃ    導電体
４９６ｄ    導電体
４９６ｅ    導電体
４９８ａ    導電体
４９８ｂ    導電体
４９８ｃ    導電体
５０４    導電体
５０７ａ    導電体
５０７ｂ    導電体
５１１    絶縁体
５１４    導電体
５１５    導電体
５２１    ルーティングスイッチエレメント
５２２    ロジックエレメント
５２３    コンフィギュレーションメモリ
５２４    ルックアップテーブル
５２５    レジスタ
５２６    セレクタ
５２７    コンフィギュレーションメモリ
７００    基板
７０１    絶縁体
７０２    絶縁体
７０３ａ    絶縁体
７０３ｂ    半導体
７０４    導電体
７０５    導電体
７０６    絶縁体
７０７ａ    導電体
７０７ｂ    導電体
７１０    絶縁体
７１４ａ    導電体
７１４ｂ    絶縁体
７１４ｃ    導電体
７１９    発光素子
７２０    絶縁体
７２１    絶縁体
７３１    端子
７３２    ＦＰＣ
７３３ａ    配線
７３４    シール材
７３５    駆動回路
７３６    駆動回路
７３７    画素
７４１    トランジスタ
７４２    容量素子
７４３    スイッチ素子
７４４    信号線
７５０    基板
７５１    トランジスタ
７５２    容量素子
７５３    液晶素子
７５４    走査線
７５５    信号線
７８１    導電体
７８２    発光層
７８３    導電体
７８４    隔壁
７９１    導電体
７９２    絶縁体
７９３    液晶層
７９４    絶縁体
７９５    スペーサ
７９６    導電体
７９７    基板
９０１    筐体
９０２    筐体
９０３    表示部
９０４    表示部
９０５    マイクロフォン
９０６    スピーカー
９０７    操作キー
９０８    スタイラス
９１１    筐体
９１２    筐体
９１３    表示部
９１４    表示部
９１５    接続部
９１６    操作キー
９２１    筐体
９２２    表示部
９２３    キーボード
９２４    ポインティングデバイス
９３１    筐体
９３２    冷蔵室用扉
９３３    冷凍室用扉
９４１    筐体
９４２    筐体
９４３    表示部
９４４    操作キー
９４５    レンズ
９４６    接続部
９５１    車体
９５２    車輪
９５３    ダッシュボード
９５４    ライト
１１８９    ＲＯＭインターフェース
１１９０    基板
１１９１    ＡＬＵ
１１９２    ＡＬＵコントローラ
１１９３    インストラクションデコーダ
１１９４    インタラプトコントローラ
１１９５    タイミングコントローラ
１１９６    レジスタ
１１９７    レジスタコントローラ
１１９８    バスインターフェース
１１９９    ＲＯＭ
１２００    記憶素子
１２０１    回路
１２０２    回路
１２０３    スイッチ
１２０４    スイッチ
１２０６    論理素子
１２０７    容量素子
１２０８    容量素子
１２０９    トランジスタ
１２１０    トランジスタ
１２１３    トランジスタ
１２１４    トランジスタ
１２２０    回路
２１００    トランジスタ
２２００    トランジスタ
３００１    配線
３００２    配線
３００３    配線
３００４    配線
３００５    配線
３２００    トランジスタ
３３００    トランジスタ
３４００    容量素子
４００１    配線
４００３    配線
４００５    配線
４００６    配線
４００７    配線
４００８    配線
４００９    配線
４０２１    層
４０２２    層
４０２３    層
４１００    トランジスタ
４２００    トランジスタ
４３００    トランジスタ
４４００    トランジスタ
４５００    容量素子
４６００    容量素子
【図１】
0006764681.tif 000002
【図２】
0006764681.tif 000003
【図３】
0006764681.tif 000004
【図４】
0006764681.tif 000005
【図５】
0006764681.tif 000006
【図６】
0006764681.tif 000007
【図７】
0006764681.tif 000008
【図８】
0006764681.tif 000009
【図９】
0006764681.tif 000010
【図１０】
0006764681.tif 000011
【図１１】
0006764681.tif 000012
【図１２】
0006764681.tif 000013
【図１３】
0006764681.tif 000014
【図１４】
0006764681.tif 000015
【図１５】
0006764681.tif 000016
【図１６】
0006764681.tif 000017
【図１７】
0006764681.tif 000018
【図１８】
0006764681.tif 000019
【図１９】
0006764681.tif 000020
【図２０】
0006764681.tif 000021
【図２１】
0006764681.tif 000022
【図２２】
0006764681.tif 000023
【図２３】
0006764681.tif 000024
【図２４】
0006764681.tif 000025
【図２５】
0006764681.tif 000026
【図２６】
0006764681.tif 000027
【図２７】
0006764681.tif 000028
【図２８】
0006764681.tif 000029
【図２９】
0006764681.tif 000030
【図３０】
0006764681.tif 000031
【図３１】
0006764681.tif 000032
【図３２】
0006764681.tif 000033
【図３３】
0006764681.tif 000034
【図３４】
0006764681.tif 000035
【図３５】
0006764681.tif 000036
【図３６】
0006764681.tif 000037
【図３７】
0006764681.tif 000038
【図３８】
0006764681.tif 000039
【図３９】
0006764681.tif 000040
【図４０】
0006764681.tif 000041
【図４１】
0006764681.tif 000042
【図４２】
0006764681.tif 000043
【図４３】
0006764681.tif 000044
【図４４】
0006764681.tif 000045
【図４５】
0006764681.tif 000046
【図４６】
0006764681.tif 000047
【図４７】
0006764681.tif 000048
【図４８】
0006764681.tif 000049
【図４９】
0006764681.tif 000050
【図５０】
0006764681.tif 000051
【図５１】
0006764681.tif 000052
【図５２】
0006764681.tif 000053