(57)【特許請求の範囲】
【請求項１】
炭化珪素から成る半導体層と、
前記半導体層に形成された第１導電型のドリフト層と、
前記ドリフト層の表層部に形成された第２導電型のボディ領域と、
前記ボディ領域の表層部に形成された第１導電型のソース領域と、
前記ソース領域および前記ボディ領域を貫通して前記ドリフト層に達するゲートトレンチと、
前記ゲートトレンチの内面に形成されたゲート絶縁膜と、
前記ゲートトレンチ内の前記ゲート絶縁膜上に形成されたゲート電極と、
前記ソース領域および前記ボディ領域を貫通して前記ドリフト層に達し、前記ゲートトレンチよりも側壁の傾斜が緩やかであり、当該側壁が底部までテーパ形状であるＳＢＤトレンチと、
前記ＳＢＤトレンチの底部に接するように形成された第２導電型の保護層と、
前記ＳＢＤトレンチ内に形成され、前記ドリフト層とショットキーコンタクトを成し、前記保護層とオーミックコンタクトを成すショットキー電極と、
を備える炭化珪素半導体装置。
【請求項２】
前記ゲートトレンチの底部に接するように形成された第２導電型の保護層をさらに備える、
請求項１に記載の炭化珪素半導体装置。
【請求項３】
前記ＳＢＤトレンチの側壁と前記半導体層の表面との成す角は４５度以上、８５度以下の範囲である、
請求項１または請求項２に記載の炭化珪素半導体装置。
【請求項４】
前記ゲートトレンチの深さは、前記ＳＢＤトレンチよりも深い、
請求項１から請求項３のいずれか一項に記載の炭化珪素半導体装置。
【請求項５】
前記ゲートトレンチの深さは、前記ＳＢＤトレンチよりも浅い、
請求項１から請求項３のいずれか一項に記載の炭化珪素半導体装置。
【請求項６】
前記ゲートトレンチおよび前記ＳＢＤトレンチの片方または両方の側壁に隣接して形成され、前記ボディ領域と前記保護層との間に接続する第２導電型の接続層をさらに備える、
請求項１から請求項５のいずれか一項に記載の炭化珪素半導体装置。
【請求項７】
前記半導体層の上に形成され、前記ソース領域と電気的に接続するソース電極をさらに備え、
前記ショットキー電極は、前記ＳＢＤトレンチの内面に沿って形成されており、
前記ソース電極の一部は、前記ＳＢＤトレンチ内の前記ショットキー電極上に形成されている、
請求項１から請求項６のいずれか一項に記載の炭化珪素半導体装置。
【請求項８】
前記ドリフト層内に、前記ゲートトレンチの側壁に隣接するように形成された、前記ドリフト層よりも不純物濃度の高い第１導電型の第１低抵抗層をさらに備える、
請求項１から請求項７のいずれか一項に記載の炭化珪素半導体装置。
【請求項９】
前記ドリフト層内に、前記ＳＢＤトレンチの側壁に隣接するように形成された、前記ドリフト層よりも不純物濃度の高い第１導電型の第２低抵抗層をさらに備える、
請求項１から請求項８のいずれか一項に記載の炭化珪素半導体装置。
【請求項１０】
前記保護層を複数個備え、
前記保護層同士の間に形成された、前記ドリフト層よりも不純物濃度の高い第１導電型の第３低抵抗層をさらに備える、
請求項１から請求項９のいずれか一項に記載の炭化珪素半導体装置。
【請求項１１】
前記ゲートトレンチおよび前記ＳＢＤトレンチの長手方向は、前記半導体層のステップフローの方向に平行である、
請求項１から請求項１０のいずれか一項に記載の炭化珪素半導体装置。
【請求項１２】
前記ゲートトレンチおよび前記ＳＢＤトレンチの長手方向は、前記半導体層のステップフローの方向に垂直である、
請求項１から請求項１０のいずれか一項に記載の炭化珪素半導体装置。
【請求項１３】
請求項１から請求項１２のいずれか一項に記載の炭化珪素半導体装置を有し、入力される電力を変換して出力する主変換回路と、
前記炭化珪素半導体装置を駆動する駆動信号を前記炭化珪素半導体装置に出力する駆動回路と、
前記駆動回路を制御する制御信号を前記駆動回路に出力する制御回路と、
を備えた、電力変換装置。
【請求項１４】
炭化珪素から成る半導体層に第１導電型のドリフト層を形成する工程と、
前記ドリフト層の表層部に第２導電型のボディ領域を形成する工程と、
前記ボディ領域の表層部に第１導電型のソース領域を形成する工程と、
前記ソース領域および前記ボディ領域を貫通して前記ドリフト層に達するゲートトレンチを形成する工程と、
前記ゲートトレンチの内面にゲート絶縁膜を形成する工程と、
前記ゲートトレンチ内の前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記ソース領域および前記ボディ領域を貫通して前記ドリフト層に達する、前記ゲートトレンチよりも側壁の傾斜が緩やかであり、当該側壁が底部までテーパ形状であるＳＢＤトレンチを形成する工程と、
前記ＳＢＤトレンチの底部に接するように第２導電型の保護層を形成する工程と、
前記ＳＢＤトレンチ内に、前記ドリフト層とショットキーコンタクトを成し、前記保護層とオーミックコンタクトを成すショットキー電極を形成する工程と、
を備える炭化珪素半導体装置の製造方法。
【請求項１５】
前記ゲート電極は、化学堆積法で形成され、
前記ショットキー電極は、物理蒸着法で形成される、
請求項１４に記載の炭化珪素半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トレンチゲートを有する炭化珪素半導体装置およびそれを用いた電力変換装置に関するものである。
【背景技術】
【０００２】
ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等のユニポーラ型のスイッチング素子と、ショットキーバリアダイオード（ＳＢＤ：Schottky barrier diode）等のユニポーラ型の還流ダイオードとを内蔵する電力用の半導体装置が知られている。そのような半導体装置は、同一のチップにＭＯＳＦＥＴセルとＳＢＤセルとを並列に配置することで実現でき、一般的には、チップ内の特定の領域にショットキー電極を設け、その領域をＳＢＤとして動作させることで実現できる。【０００３】
スイッチング素子のチップに還流ダイオードを内蔵させることで、スイッチング素子に還流ダイオードを外付けする場合に比べてコストを低減できる。特に、炭化珪素（ＳｉＣ）を母材として用いたＭＯＳＦＥＴでは、ＳＢＤを内蔵させることにより寄生ｐｎダイオードによるバイポーラ動作を抑制できることもメリットの一つとなる。炭化珪素半導体装置では寄生ｐｎダイオード動作によるキャリアの再結合エネルギーに起因する結晶欠陥の拡張により、素子の信頼性が損なわれることがあるからである。【０００４】
また、半導体層に形成されたトレンチ内にゲート電極が埋め込まれた構造を有するトレンチゲート型ＭＯＳＦＥＴでは、半導体層の表面上にゲート電極が形成された構造を有するプレーナ型ＭＯＳＦＥＴに比べ、トレンチの側壁にチャネルを形成できる分、チャネル幅密度を向上でき、オン抵抗を低減できるというメリットがある。しかし、半導体装置のオフ状態において高い電圧が印加された際に、トレンチ底部に電界集中が発生しやすいという問題を持っている。特に、トレンチゲート型の炭化珪素半導体装置では、ＳｉＣが高い絶縁破壊強度を有するため、ドリフト層内でのアバランシェ破壊よりも先に、トレンチ底部の電界集中に起因するゲート絶縁膜破壊が生じやすく、トレンチ底部での電界集中が問題となりやすい。【０００５】
例えば下記の特許文献１には、トレンチゲート型の半導体装置において、トレンチ底部にドリフト層とは異なる導電型の保護層を設けることで、トレンチ底部での電界集中を緩和する技術が開示されている。なお、この技術では、トレンチの間隔すなわち保護層の間隔が広くなると電界緩和の効果が低くなるため、一般的には、トレンチの間隔を小さく保つことが重要となる。【０００６】
また、例えば特許文献２には、トレンチゲート型ＭＯＳＦＥＴを備える半導体装置において、一部のゲート電極をショットキー電極に置き換えることで、ショットキー電極がトレンチに埋め込まれたＳＢＤ（以下「トレンチ型ＳＢＤ」）を形成し、そのショットキー電極をＭＯＳＦＥＴのソース電極と接続させることで、トレンチゲート型ＭＯＳＦＥＴに還流ダイオードとしてのＳＢＤを内蔵させる技術が開示されている。この技術では、トレンチの間隔を小さく保つことができるため、トレンチ底部に印加される電界を抑制しつつ、内蔵したＳＢＤから高いユニポーラ電流を得ることができる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００６−２１０３９２号公報
【特許文献２】特開２００９−２７８０６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
特許文献１，２の半導体装置のように、トレンチゲート型ＭＯＳＦＥＴのゲート電極が埋め込まれたトレンチ（ゲートトレンチ）の間に、トレンチ型ＳＢＤのショットキー電極が埋め込まれたトレンチ（ＳＢＤトレンチ）を設ける場合、ＳＢＤトレンチ内の金属はスパッタ法などの物理蒸着法で形成することが一般的である。しかし、ＳＢＤトレンチの側壁がウエハ表面に対して垂直に近い場合、すなわちＳＢＤトレンチが非テーパ形状の場合、ＳＢＤトレンチ内のすべてに電極を形成するのは難しく、コンタクト不良や空洞形成による熱的信頼性の低下が懸念される。【０００９】
一方、ゲートトレンチ内の電極は、化学堆積法で形成することが一般的であり、ゲートトレンチの側壁は良好なチャネル特性を有する面方位であることが好ましい。そのため、ゲートトレンチの側壁はウエハ表面に対して垂直に近いことが求められる。【００１０】
本発明は以上のような課題を解決するためになされたものであり、トレンチゲート型ＭＯＳＦＥＴおよびトレンチ型ＳＢＤを備える炭化珪素半導体装置において、ＳＢＤの良好な熱的信頼性およびＭＯＳＦＥＴの良好なチャネル特性の両立を図ることを目的とする。
【課題を解決するための手段】
【００１１】
本発明に係る炭化珪素半導体装置は、炭化珪素から成る半導体層と、前記半導体層に形成された第１導電型のドリフト層と、前記ドリフト層の表層部に形成された第２導電型のボディ領域と、前記ボディ領域の表層部に形成された第１導電型のソース領域と、前記ソース領域および前記ボディ領域を貫通して前記ドリフト層に達するゲートトレンチと、前記ゲートトレンチの内面に形成されたゲート絶縁膜と、前記ゲートトレンチ内の前記ゲート絶縁膜上に形成されたゲート電極と、前記ソース領域および前記ボディ領域を貫通して前記ドリフト層に達し、前記ゲートトレンチよりも側壁の傾斜が緩やかであり、当該側壁が底部までテーパ形状であるＳＢＤトレンチと、前記ＳＢＤトレンチの底部に接するように形成された第２導電型の保護層と、前記ＳＢＤトレンチ内に形成され、前記ドリフト層とショットキーコンタクトを成し、前記保護層とオーミックコンタクトを成すショットキー電極と、を備える。
【発明の効果】
【００１２】
本発明によれば、ＭＯＳＦＥＴにおいては、トレンチゲートが非テーパ形状であるため良好なチャネル特性が得られる。また、ＳＢＤにおいては、ＳＢＤトレンチがテーパ形状であるため、ショットキー電極のカバレッジ性がよく、空洞形成を抑制することができるため、良好な熱的信頼性が得られる。【００１３】
本発明の目的、特徴、態様、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
【図面の簡単な説明】
【００１４】
【図１】実施の形態１に係る半導体装置の構成を示す縦断面図である。
【図２】実施の形態１に係る半導体装置の製造方法を説明するための工程図である。
【図３】実施の形態１に係る半導体装置の製造方法を説明するための工程図である。
【図４】実施の形態１に係る半導体装置の製造方法を説明するための工程図である。
【図５】実施の形態１に係る半導体装置の製造方法を説明するための工程図である。
【図６】実施の形態１に係る半導体装置の製造方法を説明するための工程図である。
【図７】実施の形態１に係る半導体装置の構成の変形例を示す縦断面図である。
【図８】実施の形態１に係る半導体装置の構成の変形例を示す縦断面図である。
【図９】実施の形態１に係る半導体装置の構成の変形例を示す縦断面図である。
【図１０】実施の形態１に係る半導体装置の構成の変形例を示す縦断面図である。
【図１１】実施の形態１に係る半導体装置の構成の変形例を示す縦断面図である。
【図１２】実施の形態１に係る半導体装置の構成の変形例を示す縦断面図である。
【図１３】実施の形態１に係る半導体装置の構成の変形例を示す縦断面図である。
【図１４】実施の形態１に係る半導体装置の構成の変形例を示す縦断面図である。
【図１５】実施の形態１に係る半導体装置の構成の変形例を示す縦断面図である。
【図１６】実施の形態１に係る半導体装置の構成の変形例を示す縦断面図である。
【図１７】実施の形態１に係る半導体装置の構成の変形例を示す縦断面図である。
【図１８】実施の形態１に係る半導体装置の構成の変形例を示す縦断面図である。
【図１９】実施の形態２に係る電力変換装置を適用した電力変換システムの構成を示すブロック図である。
【発明を実施するための形態】
【００１５】
＜実施の形態１＞
図１は、本発明の実施の形態１に係る炭化珪素半導体装置の構成を示す縦断面図である。当該炭化珪素半導体装置は、ＭＯＳＦＥＴとして機能するＭＯＳＦＥＴ領域１０と、ショットキーバリアダイオード（ＳＢＤ）として機能するＳＢＤ領域２０とを備えている。なお、以下の説明において、各領域の「不純物濃度」とは、その領域における不純物濃度の最高値を表している。
【００１６】
実施の形態１に係る炭化珪素半導体装置は、第１導電型の炭化珪素半導体基板である半導体基板１を用いて形成されている。本実施の形態では、半導体基板１は、炭化珪素の結晶多形のうち六方晶系に属する４Ｈ−ＳｉＣから成り、ウエハ表面と（１１−２０）面との間に１度以上、８度以下のオフ角を有する炭化珪素半導体基板であるものとする。
【００１７】
半導体基板１の上には、炭化珪素のエピタキシャル成長層である半導体層２が形成されている。半導体層２の表層部には、第２導電型の半導体領域であるボディ領域４が形成されている。ボディ領域４の表層部には、第１導電型の半導体領域であるソース領域５が形成されている。半導体層２のうち、ボディ領域４およびソース領域５を除く第１導電型の部分はドリフト層３となる。
【００１８】
ここで、ドリフト層３の第１導電型の不純物濃度は、１．０×１０１４ｃｍ−３以上、１．０×１０１７ｃｍ−３以下であり、炭化珪素半導体装置に求められる耐圧性能などに応じて設定される。ボディ領域４の第２導電型の不純物濃度は、１．０×１０１４ｃｍ−３以上、１．０×１０１８ｃｍ−３以下とする。ソース領域５の第１導電型の不純物濃度は１．０×１０１８ｃｍ−３以上、１．０×１０２１ｃｍ−３以下とする。
【００１９】
ＭＯＳＦＥＴ領域１０においては、半導体層２に、ソース領域５およびボディ領域４を貫通してドリフト層３に達するゲートトレンチ１１が形成されている。図１に示すように、ゲートトレンチ１１は、側壁が半導体層２の表面に対して急峻な傾斜角を有する、非テーパ形状である。具体的には、ゲートトレンチ１１の側壁と半導体層２の表面との成す角は、８０度以上、９０度以下である。
【００２０】
ゲートトレンチ１１の内面（底面および側面）には、ゲート絶縁膜１２が形成されている。また、ゲートトレンチ１１内のゲート絶縁膜１２上には、ゲートトレンチ１１に埋め込まれるようにゲート電極１３が形成されている。
【００２１】
ゲートトレンチ１１は、半導体層２の平面視で、半導体基板１の＜１１−２０＞方向に伸びたストライプ状に形成されている。すなわち、半導体層２には、複数のゲートトレンチ１１が等間隔に形成されている。本実施の形態では、半導体基板１の表面は、（１１−２０）面に対するオフ角を有するため、＜１１−２０＞方向は半導体層２のエピタキシャル成長におけるステップフローの方向に相当する。
【００２２】
ゲートトレンチ１１の長手方向をステップフローの方向に対して平行にした場合、ゲートトレンチ１１の左右の側壁の面方位を一致させることができるため、左右の側壁での特性のばらつきが抑制され、ゲート絶縁膜１２の信頼性が向上する。また、ゲートトレンチ１１の長手方向をステップフローの方向に対して垂直にした場合、チャネルが形成されるゲートトレンチ１１の側壁をチャネル移動度の高い面とすることができる。
【００２３】
ＭＯＳＦＥＴ領域１０の半導体層２の上面には、ゲートトレンチ１１に埋め込まれたゲート電極１３を覆うように、層間絶縁膜１４が形成されている。層間絶縁膜１４には、ソース領域５に達するコンタクトホールが形成されており、コンタクトホールに露出したソース領域５上に、ソースコンタクト電極１５が形成されている。ソースコンタクト電極１５は、ＮｉやＴｉ等の金属とソース領域５の炭化珪素半導体とが反応して形成されたシリサイドであり、ソース領域５とオーミックコンタクトを成している。
【００２４】
なお、図１では省略しているが、ボディ領域４の表層部に、ボディ領域４よりも不純物濃度が高い第２導電型のウェルコンタクト領域をさらに設け、ソースコンタクト電極１５が、ソース領域５およびウェルコンタクト領域の両方とオーミックコンタクトを成すようにしてもよい。ウェルコンタクト領域の第２導電型の不純物濃度は、１．０×１０１８ｃｍ−３以上、１．０×１０２１ｃｍ−３以下とする。
【００２５】
層間絶縁膜１４の上には、ソース電極１６が形成されている。ソース電極１６は、層間絶縁膜１４に形成されたコンタクトホールを通してソースコンタクト電極１５と電気的に接続している。これにより、ソース電極１６は、ソースコンタクト電極１５を介してソース領域５と電気的に接続される。なお、図１の例では、後述するショットキー電極２２の一部である金属膜が、ソース電極１６とソースコンタクト電極１５との間に介在している。また、半導体基板１の裏面（半導体層２とは逆の面）には、ドレイン電極１７が形成されている。
【００２６】
ＳＢＤ領域２０においては、半導体層２に、ソース領域５およびボディ領域４を貫通してドリフト層３に達するＳＢＤトレンチ２１が形成されている。図１に示すように、ＳＢＤトレンチ２１は、ゲートトレンチに比べて側面が緩やかに傾斜したテーパ形状である。すなわち、ＳＢＤトレンチ２１の幅は、深い位置ほど狭くなっている。具体的には、ＳＢＤトレンチ２１の側壁と半導体層２の表面との成す角は、４５度以上、８５度以下である。ＳＢＤトレンチ２１は、半導体層２の平面視で、ゲートトレンチ１１と同様に、半導体基板１の＜１１−２０＞方向に伸びたストライプ状に形成されている。すなわち、半導体層２には、複数のＳＢＤトレンチ２１が等間隔に形成されており、ゲートトレンチ１１とＳＢＤトレンチ２１とは互いに平行である。
【００２７】
ＳＢＤトレンチ２１内には、ショットキー電極２２が埋め込まれている。ショットキー電極２２は、ＳＢＤトレンチ２１の内面（底面および側面）に接している。ショットキー電極２２は、ＴｉあるいはＭｏを含む金属膜または金属シリサイドであり、ドリフト層３とショットキーコンタクトを成している。
【００２８】
本実施の形態では、ショットキー電極２２は、ＳＢＤトレンチ２１の内面に沿って形成されており、ソース電極１６の一部が、ＳＢＤトレンチ２１内のショットキー電極２２上に形成されている。すなわち、ソース電極１６の一部は、ショットキー電極２２と共にＳＢＤトレンチ２１に埋め込まれている。
【００２９】
このように、実施の形態１の炭化珪素半導体装置は、ＭＯＳＦＥＴ領域１０に形成されたトレンチゲート型ＭＯＳＦＥＴと、ＳＢＤ領域２０に形成されたトレンチ型ＳＢＤとを備えており、ＭＯＳＦＥＴのゲートトレンチ１１は非テーパ形状、ＳＢＤのＳＢＤトレンチ２１はテーパ形状である。
【００３０】
ここで、図１の炭化珪素半導体装置の動作について簡単に説明する。まず、ＭＯＳＦＥＴ領域１０の動作を説明する。ＭＯＳＦＥＴ領域１０では、ゲート電極１３に閾値電圧以上の電圧が印加されると、ボディ領域４におけるゲートトレンチ１１と隣接する部分に導電型が反転したチャネル、すなわち第１導電型のチャネルが形成される。それにより、ソース電極１６からドレイン電極１７までの間に第１導電型の電流経路が形成され、ＭＯＳＦＥＴ領域１０はオン状態となる。
【００３１】
それに対し、ゲート電極１３の電圧が閾値電圧以下のときは、ボディ領域４にはチャネルが形成されないため、ドレイン電極１７とソース電極１６との間に電圧が印加されていても、ドレイン電極１７からソース電極１６へは電流がほとんど流れない。すなわち、ＭＯＳＦＥＴ領域１０はオフ状態になる。このように、ＭＯＳＦＥＴ領域１０は、ゲート電極１３に印加された電圧に応じてオン状態とオフ状態とが切り換わる。
【００３２】
次に、ＳＢＤ領域２０の動作を説明する。ＭＯＳＦＥＴ領域１０がオフ状態のとき、ＳＢＤ領域２０のショットキーバリアダイオードに順方向電圧が印加されると、ショットキー電極２２とドレイン電極１７間にユニポーラ電流が流れる。このとき、順方向電圧を上げていくと、しばらくはユニポーラ電流が増大していくが、ソース電極１６とドレイン電極１７との間の電位差がある値以上に達すると、ボディ領域４とドレイン電極１７との間に、ボディ領域４とドリフト層３との間のｐｎ接合に由来したバイポーラ電流が流れる。
【００３３】
バイポーラ電流が流れ始める直前に流すことができるユニポーラ電流を「最大ユニポーラ電流」と呼ぶ。この最大ユニポーラ電流の大きさは、ボディ領域４とドリフト層３との間のｐｎ接合や、ドリフト層３に生じる電位差によって影響される。
【００３４】
続いて、図２から図６の工程図を参照しつつ、実施の形態１に係る炭化珪素半導体装置の製造方法について説明する。
【００３５】
まず、上面に半導体層２が形成された炭化珪素半導体から成る半導体基板１を用意する。具体的には、第１導電型の半導体基板１上に、第１導電型の半導体層２をエピタキシャル成長法によって形成する。そして、半導体層２の表層部に、不純物のイオン注入を行うことで、ボディ領域４およびソース領域５を形成する（図２）。このとき、ボディ領域４およびソース領域５が形成されない半導体層２の第１導電型の部分がドリフト層３となる。
【００３６】
なお、ボディ領域４の表層部にウェルコンタクト領域を設ける場合には、マスクを用いた選択的なイオン注入によって、所望の領域にウェルコンタクト領域を形成する。
【００３７】
ソース領域５などの第１導電型の領域を形成するときは、ドナーとして例えばＮやＰ等のイオン注入が行われる。ボディ領域４などの第２導電型の領域を形成するときは、アクセプタとして例えばＡｌやＢ等のイオン注入が行われる。また、半導体層２の各領域を形成する順序は任意の順序でよい。なお、各領域の形成手法はイオン注入法に限られず、例えば、一部または全部の領域をエピタキシャル成長によって形成してもよい。
【００３８】
次に、反応性イオンエッチング（ＲＩＥ）またはドライエッチングにより、ＭＯＳＦＥＴ領域１０の半導体層２に、ソース領域５およびボディ領域４を貫通してドリフト層３に達する非テーパ形状のゲートトレンチ１１を形成する。また同様に、ＲＩＥまたはドライエッチングにより、ＳＢＤ領域２０の半導体層２に、ソース領域５およびボディ領域４を貫通してドリフト層３に達するテーパ形状のＳＢＤトレンチ２１を形成する（図３）。非テーパ形状のゲートトレンチ１１と、テーパ形状のＳＢＤトレンチ２１との作り分け、すなわち、各トレンチの側壁の傾斜角度の調整は、例えばトレンチの底に到達する活性種量や、ガス分圧、直流バイアス値などを制御することによって行うことができる。
【００３９】
その後、半導体層２に注入した不純物を電気的に活性化させるための熱処理を行う。この熱処理は、アルゴンや窒素などの不活性ガス雰囲気、若しくは、真空中で、１５００℃以上、２２００℃以下の温度、０．５分以上、６０分以下の時間で行うとよい。この熱処理は、半導体層２の表面を炭素から成る保護膜で覆った状態で行ってもよい。そうすることにより、熱処理時に、半導体層２内の残留水分や残留酸素との反応によってエッチングが生じることを抑制でき、半導体層２の表面が荒れることを防止できる。
【００４０】
次に、ゲートトレンチ１１およびＳＢＤトレンチ２１の内面（底面および側面）にゲート絶縁膜１２を形成する。さらに、化学堆積法などにより、例えば多結晶シリコンなどをゲートトレンチ１１およびＳＢＤトレンチ２１内に埋め込むことで、ゲートトレンチ１１およびＳＢＤトレンチ２１内にゲート電極１３を形成する（図４）。ただし、ＳＢＤトレンチ２１内のゲート絶縁膜１２およびゲート電極１３は、この後の工程で除去される。
【００４１】
続いて、半導体層２上に層間絶縁膜１４を形成し、レジストマスク等を用いた選択的なエッチング等によって、層間絶縁膜１４に、ソース領域５（および不図示のウェルコンタクト領域）に達するコンタクトホールを形成する。そして、コンタクトホール内に露出したソース領域５（およびウェルコンタクト領域）の上面に、ソースコンタクト電極１５を形成する（図５）。
【００４２】
ソースコンタクト電極１５の形成方法としては、例えば、コンタクトホール内を含む層間絶縁膜１４上にＮｉを主成分とする金属膜を成膜し、６００℃以上、１１００℃以下の熱処理により金属膜と炭化珪素半導体と反応させてシリサイド膜を形成し、その後、層間絶縁膜１４上に残留した未反応の金属膜をウェットエッチングにより除去する、という方法がある。未反応の金属膜を除去した後に、再度熱処理を行ってもよい。この場合、２回目の熱処理を、１回目の熱処理よりも高温で行うことで、ソースコンタクト電極１５とソース領域５（およびウェルコンタクト領域）との間に、コンタクト抵抗のより低いオーミック接触を形成することができる。
【００４３】
その後、マスクを用いた選択的なエッチング等により、ＳＢＤトレンチ２１内のゲート電極１３およびゲート絶縁膜１２を除去する（図６）。続いて、ＳＢＤトレンチ２１内を含む半導体層２の上面にショットキー電極２２を形成し、さらに、その上にソース電極１６を形成する。ショットキー電極２２は、少なくともソース電極１６とドリフト層３とに接していればよいが、図１のように、さらにソースコンタクト電極１５、ソース領域５およびボディ領域４とも接してもよい。そして、半導体基板１の裏面にドレイン電極１７を形成する。ショットキー電極２２、ソース電極１６、ドレイン電極１７はスパッタ法などの物理蒸着法を用いて形成することができる。
【００４４】
以上の工程により、図１に示した構成の炭化珪素半導体装置が形成される。
【００４５】
実施の形態１に係る炭化珪素半導体装置では、ショットキー電極２２がＳＢＤトレンチ２１内に埋め込まれているため、ＳＢＤトレンチ２１の側壁でもＳＢＤコンタクトの面積を確保できる。よって、図１の横方向の寸法を小さく抑えつつ、広い面積のＳＢＤコンタクトを得ることができる。その結果、同じユニポーラ電流を流すために必要なチップ面積を小さくすることができ、チップコストを安くすることができる。
【００４６】
また、ゲートトレンチ１１が非テーパ形状であるため、ゲート絶縁膜１２の形成レートの制御性、チャネル特性、ならびにゲート絶縁膜１２およびチャネルの信頼性が高い面方位に、ＭＯＳ構造を形成することができる。よって、ＭＯＳＦＥＴにおいて良好なチャネル特性が得られる。
【００４７】
さらに、ＳＢＤトレンチ２１がテーパ形状であるため、ショットキー電極２２のカバレッジ性が向上し、ＳＢＤトレンチ２１の内壁のドリフト層３の全面にショットキー電極２２を接触させることができる。その結果、コンタクト面積増加によるユニポーラ電流増大、コンタクト領域狭窄による局所的な電流集中の抑制が可能となる。
【００４８】
さらに、ＳＢＤトレンチ２１がテーパ形状であることにより、図１のように、ソース電極１６を、ショットキー電極２２で覆われたＳＢＤトレンチ２１内に形成することができる。ソース電極１６は、スパッタ法などの物理蒸着法でＳｉを添加したＡｌを堆積させることによって形成されるが、ＳＢＤトレンチ２１がテーパ形状であることは、ソース電極１６の空洞形成抑制や表面平坦化に効果的である。ＳＢＤトレンチ２１に空洞が形成された場合、熱的信頼性の低下や電流経路の狭窄のため局所発熱の懸念があるため、ソース電極１６はＳＢＤトレンチ２１内に隙間なく埋め込まれていることが望ましい。またソース電極１６の表面形状がラフである場合、ワイヤーボンディングの密着性低下による熱的信頼性の低下や電流経路狭窄のための局所発熱の懸念があるため、ソース電極１６の表面平坦性は高いことが望ましい。
【００４９】
［変形例］
以下、実施の形態１に係る炭化珪素半導体装置の構成の幾つかの変形例を示す。
【００５０】
図７のように、ＳＢＤトレンチ２１の深さは、ゲートトレンチ１１よりも浅くてもよい。この場合、後で図１１に示すように、ＳＢＤトレンチ２１とその下に設けられる第２導電型の保護層３１との接触を回避することができ、ＳＢＤがオフ状態のときのリーク電流を低減することができる。逆に、図８のように、ＳＢＤトレンチ２１の深さを、ゲートトレンチ１１よりも深くしてもよい。この場合、ゲートトレンチ１１内のゲート絶縁膜１２にかかる電界強度が低減され、炭化珪素半導体装置の信頼性が向上する。
【００５１】
図９または図１０に示すように、ドリフト層３内において、ゲートトレンチ１１およびＳＢＤトレンチ２１の片方または両方の底部に接するように、第２導電型の保護層３１を形成してもよい。保護層３１は、ゲートトレンチ１１またはＳＢＤトレンチ２１の底部周辺にかかる電界を緩和する効果を奏する。
【００５２】
図１１のように、ＳＢＤトレンチ２１の下に設けられる保護層３１は、ＳＢＤトレンチ２１から離間した位置に形成されてもよい。この場合、ＳＢＤがオフ状態のときに保護層３１を経由して流れるリーク電流を低減することができる。
【００５３】
図１２のように、ＳＢＤトレンチ２１内に、保護層３１とオーミック接合するオーミック電極２３を形成してもよい。すなわち、ＳＢＤトレンチ２１内のショットキー電極２２と保護層３１との境界部分に、保護層３１とオーミックコンタクトを成すオーミック電極２３を介在させてもよい。これにより、ＳＢＤトレンチ２１底部の保護層３１周囲の空乏化挙動に伴う電荷移動がスムーズになり、ＳＢＤの高速スイッチングが可能となる。
【００５４】
図１においては、ショットキー電極２２はソース電極１６とは異なる材料で形成されていたが、図１３のように、ＳＢＤトレンチ２１内のソース電極１６をＳＢＤトレンチ２１の内面に接触させることで、ソース電極１６の一部をショットキー電極２２としてもよい。言い換えれば、ショットキー電極２２はソース電極１６と同じ材料で形成されてもよい。この場合、ソース電極１６とショットキー電極２２とをそれぞれ異なる材料で形成するのに比べ、製造コストを下げることができる。
【００５５】
図１４のように、ドリフト層３内に、ゲートトレンチ１１およびＳＢＤトレンチ２１の片方または両方の側壁と隣接するように、ボディ領域４と保護層３１との間に接続する第２導電型の接続層３２を形成してもよい。この場合、ターンオン時やターンオフ時に、保護層３１から電荷を抜き取ったり、戻したりする際の経路長が短くなり、電位上昇が抑えられ、その結果、ゲート絶縁膜１２の信頼性が向上する。
【００５６】
図１５のように、ドリフト層３内に、ゲートトレンチ１１の側壁に隣接するように、ドリフト層３よりも不純物濃度の高い第１導電型の第１低抵抗層４１を形成してもよい。第１低抵抗層４１の不純物濃度は、例えば１．０×１０１６ｃｍ−３以上、１．０×１０１９ｃｍ−３以下である。これにより、ＭＯＳＦＥＴ領域１０のボディ領域４と保護層３１の間の空乏化を抑制することができ、ＭＯＳＦＥＴがオン状態のときにドレイン電極１７からソース電極１６に流れる電流を増大させることができる。
【００５７】
図１６のように、ドリフト層３内に、ＳＢＤトレンチ２１の側壁に隣接するように、ドリフト層３よりも不純物濃度の高い第１導電型の第２低抵抗層４２を形成してもよい。これにより、ＳＢＤ領域２０のボディ領域４と保護層３１の間の空乏化を抑制することができ、ＳＢＤを通してドレイン電極１７からソース電極１６に流れるユニポーラ電流を増大させることができる。第２低抵抗層４２の不純物濃度は、ドリフト層３の第１導電型の不純物濃度よりも高く、第１低抵抗層４１の第１導電型の不純物濃度よりも小さく設定され、例えば１．０×１０１６より大きく、１．０×１０１９ｃｍ−３より小さい範囲に設定される。
【００５８】
図１７に示すように、接続層３２、第１低抵抗層４１および第２低抵抗層４２は、１つのユニットセル内に共存させてもよい。これにより、ゲート絶縁膜１２の信頼性向上、ＭＯＳＦＥＴのオン時にドレイン電極１７からソース電極１６に流れる電流の増大、ＳＢＤを通してドレイン電極１７からソース電極１６に流れるユニポーラ電流の増大という、接続層３２、第１低抵抗層４１および第２低抵抗層４２のすべての効果が得られる。
【００５９】
図１８に示すように、炭化珪素半導体装置が、ゲートトレンチ１１およびＳＢＤトレンチ２１の片方または両方の底部に形成された保護層３１が複数設けられる場合、保護層３１同士の間に、ドリフト層３よりも不純物濃度の高い第１導電型の第３低抵抗層４３を形成してもよい。第３低抵抗層４３の不純物濃度は、第１低抵抗層４１、第２低抵抗層４２と調整する必要はなく、１．０×１０１６ｃｍ−３以上、１．０×１０１９ｃｍ−３以下の範囲で設定されればよい。第３低抵抗層４３は、保護層３１の間の空乏化を抑制し、ＭＯＳＦＥＴのオン時にドレイン電極１７からソース電極１６に流れる電流を増大させることができる。
【００６０】
＜実施の形態２＞
本実施の形態は、上述した実施の形態１に係る半導体装置を電力変換装置に適用したものである。実施の形態１に係る半導体装置の適用は特定の電力変換装置に限定されるものではないが、以下、実施の形態２として、三相のインバータに実施の形態１に係る半導体装置を適用した場合について説明する。
【００６１】
図１９は、本実施の形態に係る電力変換装置を適用した電力変換システムの構成を示すブロック図である。
【００６２】
図１９に示す電力変換システムは、電源１００、電力変換装置２００、負荷３００から構成される。電源１００は、直流電源であり、電力変換装置２００に直流電力を供給する。電源１００は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができるし、交流系統に接続された整流回路やＡＣ／ＤＣコンバータで構成することとしてもよい。また、電源１００を、直流系統から出力される直流電力を予め定められた電力に変換するＤＣ／ＤＣコンバータによって構成することとしてもよい。
【００６３】
電力変換装置２００は、電源１００と負荷３００の間に接続された三相のインバータであり、電源１００から供給された直流電力を交流電力に変換し、負荷３００に交流電力を供給する。電力変換装置２００は、図１９に示すように、直流電力を交流電力に変換して出力する主変換回路２０１と、主変換回路２０１の各スイッチング素子を駆動する駆動信号を出力する駆動回路２０２と、駆動回路２０２を制御する制御信号を駆動回路２０２に出力する制御回路２０３とを備えている。
【００６４】
負荷３００は、電力変換装置２００から供給された交流電力によって駆動される三相の電動機である。なお、負荷３００は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベーター、もしくは、空調機器向けの電動機として用いられる。
【００６５】
以下、電力変換装置２００の詳細を説明する。主変換回路２０１は、スイッチング素子と還流ダイオードを備えており（図示せず）、スイッチング素子がスイッチングすることによって、電源１００から供給される直流電力を交流電力に変換し、負荷３００に供給する。主変換回路２０１の具体的な回路構成は種々のものがあるが、本実施の形態に係る主変換回路２０１は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードから構成することができる。主変換回路２０１の各スイッチング素子および還流ダイオードには、上述した実施の形態１に係る半導体装置を適用する。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路２０１の３つの出力端子は、負荷３００に接続される。
【００６６】
駆動回路２０２は、主変換回路２０１のスイッチング素子を駆動する駆動信号を生成し、主変換回路２０１のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路２０３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。
【００６７】
制御回路２０３は、負荷３００に所望の電力が供給されるよう主変換回路２０１のスイッチング素子を制御する。具体的には、負荷３００に供給すべき電力に基づいて主変換回路２０１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって主変換回路２０１を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、駆動回路２０２に制御指令（制御信号）を出力する。駆動回路２０２は、この制御信号に従い、各スイッチング素子の制御電極にオン信号またはオフ信号を駆動信号として出力する。
【００６８】
本実施の形態に係る電力変換装置では、主変換回路２０１のスイッチング素子および還流ダイオードとして実施の形態１に係る半導体装置を適用するため、信頼性向上を実現することができる。
【００６９】
本実施の形態では、２レベルの三相インバータに実施の形態１に係る半導体装置を適用する例を説明したが、実施の形態１に係る半導体装置の適用は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、２レベルの電力変換装置としたが３レベルやマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに実施の形態１に係る半導体装置を適用しても構わない。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータやＡＣ／ＤＣコンバータに実施の形態１に係る半導体装置を適用することも可能である。
【００７０】
また、実施の形態１に係る半導体装置を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機やレーザー加工機、または誘導加熱調理器や非接触給電システムの電源装置として用いることもでき、さらには太陽光発電システムや蓄電システム等のパワーコンディショナーとして用いることも可能である。
【００７１】
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
【００７２】
本発明は詳細に説明されたが、上記した説明は、すべての態様において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
【符号の説明】
【００７３】
１  半導体基板、２  半導体層、３  ドリフト層、４  ボディ領域、５  ソース領域、１０  ＭＯＳＦＥＴ領域、１１  ゲートトレンチ、１２  ゲート絶縁膜、１３  ゲート電極、１４  層間絶縁膜、１５  ソースコンタクト電極、１６  ソース電極、１７  ドレイン電極、２０  ＳＢＤ領域、２１  ＳＢＤトレンチ、２２  ショットキー電極、２３  オーミック電極、３１  保護層、３２  接続層、４１  第１低抵抗層、４２  第２低抵抗層、４３  第３低抵抗層、１００  電源、２００  電力変換装置、２０１  主変換回路、２０２  駆動回路、２０３  制御回路、３００  負荷。
【要約】
炭化珪素半導体装置は、トレンチゲート型のＭＯＳＦＥＴと、トレンチ型のＳＢＤを備える。ＭＯＳＦＥＴのゲート電極（１３）が埋め込まれるゲートトレンチ（１１）は、ソース領域（５）およびボディ領域（４）を貫通してドリフト層（３）に達する。ＳＢＤのショットキー電極（２２）が埋め込まれるＳＢＤトレンチ（２１）は、ソース領域（５）およびボディ領域（４）を貫通してドリフト層（３）に達し、その側壁はゲートトレンチ（１１）の側壁よりも緩やかな傾斜を有する。【図１】
0006735950.tif 000002
【図２】
0006735950.tif 000003
【図３】
0006735950.tif 000004
【図４】
0006735950.tif 000005
【図５】
0006735950.tif 000006
【図６】
0006735950.tif 000007
【図７】
0006735950.tif 000008
【図８】
0006735950.tif 000009
【図９】
0006735950.tif 000010
【図１０】
0006735950.tif 000011
【図１１】
0006735950.tif 000012
【図１２】
0006735950.tif 000013
【図１３】
0006735950.tif 000014
【図１４】
0006735950.tif 000015
【図１５】
0006735950.tif 000016
【図１６】
0006735950.tif 000017
【図１７】
0006735950.tif 000018
【図１８】
0006735950.tif 000019
【図１９】
0006735950.tif 000020