(57)【特許請求の範囲】
【請求項１】
集積デバイスパッケージベースであって、
カプセル化部分であって、
カプセル化層と、
前記カプセル化層内に少なくとも部分的に埋め込まれ、第１のダイと第２のダイとの間の第１の信号のための第１の電気経路を提供するように構成された、ブリッジと、
前記カプセル化層内で、前記ブリッジに結合された第１のビアであって、前記第１のビアおよび前記ブリッジが、前記第１のダイへの第２の信号のための第２の電気経路を提供するように構成される、第１のビアと
を備える、カプセル化部分と、
前記カプセル化部分に結合された再分配部分であって、
少なくとも１つの誘電体層と、
前記少なくとも１つの誘電体層内で、前記第１のビアに結合された、少なくとも１つの相互接続と
を備える、再分配部分と
を備える、集積デバイスパッケージベース。
【請求項２】
前記ブリッジが、
基板と、
誘電体層と、
前記第１のダイと前記第２のダイとの間の前記第１の信号のための前記第１の電気経路を提供するように構成された、第１のセットの相互接続と、
少なくとも前記基板を横断するスルー基板ビア（ＴＳＶ）であって、前記ＴＳＶが前記第１のビアに結合され、前記ＴＳＶが、前記第１のダイへの前記第２の信号のための前記第２の電気経路を提供するように構成される、ＴＳＶと
を備える、請求項１に記載の集積デバイスパッケージベース。
【請求項３】
前記第１のセットの相互接続が、約２ミクロン（μｍ）以下の幅、および／または約２ミクロン（μｍ）以下の間隔を備える、請求項２に記載の集積デバイスパッケージベース。
【請求項４】
前記第１のセットの相互接続が、
ビアのセットと、
前記ビアのセットに結合された、トレースのセットと
を備える、請求項２に記載の集積デバイスパッケージベース。
【請求項５】
前記ＴＳＶが、前記基板と、前記ブリッジの前記誘電体層とを横断する、請求項２に記載の集積デバイスパッケージベース。
【請求項６】
前記第１のビアが、Ｖ字形状またはＵ字形状を備える側面断面を有する、請求項１に記載の集積デバイスパッケージベース。
【請求項７】
前記第２の信号が、電力信号および／または接地基準信号のうちの少なくとも１つである、請求項１に記載の集積デバイスパッケージベース。
【請求項８】
前記カプセル化層が、リソエッチング可能材料である、請求項１に記載の集積デバイスパッケージベース。
【請求項９】
前記カプセル化層が、モールドおよび／またはエポキシ充填材のうちの少なくとも１つである、請求項１に記載の集積デバイスパッケージベース。
【請求項１０】
前記集積デバイスパッケージベースが、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、モバイルフォン、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、コンピュータ、ウェアラブルデバイス、およびラップトップコンピュータからなるグループから選択されたデバイスに組み込まれる、請求項１に記載の集積デバイスパッケージベース。
【発明の詳細な説明】
【技術分野】
【０００１】
（関連出願の相互参照）
本出願は、内容全体が参照により本明細書に組み込まれる、２０１５年８月２１日に米国特許商標庁に出願された、非仮出願第１４／８３２，３６３号の優先権および利益を主張する。
【０００２】
様々な特徴は、リソエッチング可能層内にブリッジを含む集積デバイスパッケージに関する。
【背景技術】
【０００３】
図１は、第１のダイ１０２と、第２のダイ１０４と、パッケージ基板１０６とを含む、集積デバイスパッケージ１００を示す。パッケージ基板１０６は、誘電体層および複数の相互接続１１０を含む。パッケージ基板１０６は積層基板である。複数の相互接続１１０は、トレース、パッド、および／またはビアを含む。第１のダイ１０２は、第１のセットのはんだボール１１２を通して、パッケージ基板１０６に結合される。第２のダイ１０４は、第２のセットのはんだボール１１４を通して、パッケージ基板１０６に結合される。パッケージ基板１０６は、第３のセットのはんだボール１１６を通して、プリント回路板（ＰＣＢ）１０８に結合される。図１は、第１のダイ１０２が、第１のセットのはんだボール１１２、複数の相互接続１１０からの相互接続、および第２のセットのはんだボール１１４を通して、第２のダイ１０４に結合されることを示す。
【０００４】
図１に示す集積デバイスパッケージ１００の１つの欠点は、モバイルコンピューティングデバイスおよび／またはウェアラブルコンピューティングデバイスの必要に対して大きすぎることがあるフォームファクタを有する集積デバイスパッケージを作り出すことである。これによって、大きすぎる、かつ／または厚すぎるパッケージが生じることがある。すなわち、図１に示す集積デバイスパッケージ構成は、モバイルコンピューティングデバイスおよび／またはウェアラブルコンピューティングデバイスの必要および／または要件を満たすには厚すぎることがあり、かつ／または大きすぎる表面積を有することがある。
【０００５】
集積デバイスパッケージ１００の別の欠点は、複数の相互接続１１０の構成が、第１のダイ１０２と第２のダイ１０４との間の高密度相互接続を提供しないことである。これによって、第１のダイ１０２と第２のダイ１０４との間に存在し得る相互接続の数が大幅に制限され、したがって、第１のダイ１０２と第２のダイ１０４との間の通信帯域幅が制限される。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
したがって、ダイの間の高密度相互接続を含む集積デバイスパッケージが必要である。理想的には、そのような集積デバイスパッケージは、より良いフォームファクタを有し、改善された配電網（たとえば、ダイとの間の改善された電力ルーティング）を提供することになると同時に、モバイルコンピューティングデバイスおよび／またはウェアラブルコンピューティングデバイスの必要および／または要件を満たすことになる。
【課題を解決するための手段】
【０００７】
様々な特徴は、リソエッチング可能層内にブリッジを含む集積デバイスパッケージに関する。
【０００８】
第１の例は、カプセル化部分と、カプセル化部分に結合された再分配部分とを含む、集積デバイスパッケージベースを提供する。カプセル化部分は、カプセル化層と、カプセル化層内に少なくとも部分的に埋め込まれたブリッジと、カプセル化層内の第１のビアとを含む。ブリッジは、第１のダイと第２のダイとの間の第１の信号のための第１の電気経路を提供するように構成される。第１のビアは、ブリッジに結合される。第１のビアおよびブリッジは、第１のダイへの第２の信号のための第２の電気経路を提供するように構成される。再分配部分は、少なくとも１つの誘電体層と、少なくとも１つの誘電体層内で、第１のビアに結合された、少なくとも１つの相互接続とを含む。
【０００９】
第２の例は、カプセル化部分と、カプセル化部分に結合された再分配部分とを含む、集積デバイスパッケージベースを提供する。カプセル化部分は、カプセル化層と、カプセル化層内に少なくとも部分的に埋め込まれ、第１のダイと第２のダイとの間の第１の信号のための第１の電気経路を提供するための手段と、カプセル化層内の第１のビアとを含む。第１のビアは、第１のダイと第２のダイとの間の第１の信号のための第１の電気経路を提供するための手段に結合される。第１のビア、および第１のダイと第２のダイとの間の第１の信号のための第１の電気経路を提供するための手段は、第１のダイへの第２の信号のための第２の電気経路を提供するように構成される。再分配部分は、少なくとも１つの誘電体層と、少なくとも１つの誘電体層内で、第１のビアに結合された、少なくとも１つの相互接続とを含む。
【００１０】
第３の例は、第１のダイと、第２のダイと、第１のダイおよび第２のダイに結合されたベースとを含む、集積デバイスパッケージを提供する。ベースは、第１のダイおよび第２のダイに結合されたカプセル化部分と、カプセル化部分に結合された再分配部分とを含む。カプセル化部分は、カプセル化層と、カプセル化層内に少なくとも部分的に埋め込まれたブリッジと、カプセル化層内の第１のビアとを含む。ブリッジは、第１のダイと第２のダイとの間の第１の信号のための第１の電気経路を提供するように構成される。第１のビアは、ブリッジに結合される。第１のビアおよびブリッジは、第１のダイへの第２の信号のための第２の電気経路を提供するように構成される。再分配部分は、少なくとも１つの誘電体層と、少なくとも１つの誘電体層内で、第１のビアに結合された、少なくとも１つの相互接続とを含む。
【００１１】
第４の例は、第１のダイと、第２のダイと、第１のダイおよび第２のダイに結合されたベースとを含む、集積デバイスパッケージを提供する。ベースは、第１のダイおよび第２のダイに結合されたカプセル化部分と、カプセル化部分に結合された再分配部分とを含む。カプセル化部分は、カプセル化層と、カプセル化層内に少なくとも部分的に埋め込まれ、第１のダイと第２のダイとの間の第１の信号のための第１の電気経路を提供するための手段と、カプセル化層内の第１のビアとを含む。第１のビアは、第１のダイと第２のダイとの間の第１の信号のための第１の電気経路を提供するための手段に結合される。第１のビア、および第１のダイと第２のダイとの間の第１の信号のための第１の電気経路を提供するための手段は、第１のダイへの第２の信号のための第２の電気経路を提供するように構成される。再分配部分は、少なくとも１つの誘電体層と、少なくとも１つの誘電体層内で、第１のビアに結合された、少なくとも１つの相互接続とを含む。
【００１２】
様々な特徴、性質、および利点は、同様の参照符号が全体にわたって対応して識別する図面と併せて読まれると、以下に記載する詳細な説明から明らかになり得る。
【図面の簡単な説明】
【００１３】
【図１】２つのダイを備える集積デバイスパッケージを示す図である。
【図２】カプセル化層内で、スルー基板ビアをもつ、高密度相互接続ブリッジを備える集積デバイスパッケージの一例を示す図である。
【図３】カプセル化層内で、スルー基板ビアをもつ、高密度相互接続ブリッジを備える集積デバイスパッケージの一例を示す図である。
【図４】スルー基板ビア（ＴＳＶ）をもつ高密度相互接続ブリッジの側面図の一例を示す図である。
【図５】スルー基板ビア（ＴＳＶ）をもつ高密度相互接続ブリッジの平面図の一例を示す図である。
【図６】カプセル化層内で、スルー基板ビアをもつ、高密度相互接続ブリッジを備える集積デバイスパッケージベースの側面図の一例を示す図である。
【図７】カプセル化層内で、スルー基板ビアをもつ、高密度相互接続ブリッジを備える集積デバイスパッケージベースの側面図の別の例を示す図である。
【図８】カプセル化層内で、スルー基板ビアをもつ、高密度相互接続ブリッジを備える集積デバイスパッケージベースの側面図の一例を示す図である。
【図９】カプセル化層内で、スルー基板ビアをもつ、高密度相互接続ブリッジを備える集積デバイスパッケージベースの側面図の別の例を示す図である。
【図１０】カプセル化層内で、スルー基板ビアをもつ、高密度相互接続ブリッジを備える集積デバイスパッケージの側面図の一例を示す図である。
【図１１】スルー基板ビア（ＴＳＶ）をもつ高密度相互接続ブリッジを提供／作製するための例示的なシーケンスを示す図である。
【図１２】スルー基板ビア（ＴＳＶ）をもつ高密度相互接続ブリッジを提供／作製するための方法の例示的なフロー図である。
【図１３Ａ】カプセル化層内で、スルー基板ビア（ＴＳＶ）をもつ、高密度ブリッジを備える集積デバイスパッケージを提供／作製するための例示的なシーケンスを示す図である。
【図１３Ｂ】カプセル化層内で、スルー基板ビア（ＴＳＶ）をもつ、高密度ブリッジを備える集積デバイスパッケージを提供／作製するための例示的なシーケンスを示す図である。
【図１３Ｃ】カプセル化層内で、スルー基板ビア（ＴＳＶ）をもつ、高密度ブリッジを備える集積デバイスパッケージを提供／作製するための例示的なシーケンスを示す図である。
【図１４】カプセル化層内で、スルー基板ビア（ＴＳＶ）をもつ、高密度ブリッジを備える集積デバイスパッケージを提供／作製するための方法の例示的なフロー図である。
【図１５】セミアディティブパターニング（ＳＡＰ）プロセスの一例を示す図である。
【図１６】セミアディティブパターニング（ＳＡＰ）プロセスのフロー図の一例を示す図である。
【図１７】ダマシンプロセスの一例を示す図である。
【図１８】ダマシンプロセスのフロー図の一例を示す図である。
【図１９】本明細書で説明する集積デバイスパッケージ、半導体デバイス、ダイ、集積回路、および／またはＰＣＢを統合し得る、様々な電子デバイスを示す図である。
【発明を実施するための形態】
【００１４】
以下の説明では、本開示の様々な態様を完全に理解できるように、具体的な詳細が与えられる。しかしながら、各態様がこれらの具体的な詳細なしに実践され得ることが、当業者には理解されよう。たとえば、回路は、不必要な詳細で態様を不明瞭にすることを避けるために、ブロック図で示されることがある。他の事例では、周知の回路、構造、および技法は、本開示の態様を曖昧にしないために、詳細には示されないことがある。
【００１５】
（概説）
いくつかの特徴は、第１のダイと、第２のダイと、第１のダイおよび第２のダイに結合されたベース（たとえば、集積デバイスパッケージベース）とを含む、集積デバイスパッケージに関する。ベースは、カプセル化部分と、カプセル化部分に結合された再分配部分とを含む。カプセル化部分は、第１のダイおよび第２のダイに結合される。カプセル化部分は、カプセル化層と、ブリッジと、第１のビアとを含む。カプセル化層は、リソエッチング可能な材料（たとえば、フォトリソグラフィプロセスによってエッチング可能な材料）であり得る。ブリッジは、カプセル化層内に少なくとも部分的に埋め込まれる。ブリッジは、第１のダイと第２のダイとの間の第１の信号（たとえば、入力／出力信号）のための第１の電気経路を提供するように構成される。第１のビアは、カプセル化層内にある。第１のビアは、ブリッジに結合される。第１のビアおよびブリッジは、第１のダイへの第２の信号（たとえば、電力信号、接地基準信号）のための第２の電気経路を提供するように構成される。いくつかの実装形態では、第１のビアは、Ｖ字形状またはＵ字形状を備える側面断面を有する。再分配部分は、少なくとも１つの誘電体層と、少なくとも１つの誘電体層内の少なくとも１つの相互接続とを含む。少なくとも１つの相互接続は、第１のビアに結合される。いくつかの実装形態では、ブリッジは、基板と、誘電体層と、第１のダイと第２のダイとの間の第１の信号のための第１の電気経路を提供するように構成された、第１のセットの相互接続とを含む。ブリッジはまた、少なくとも基板を横断するスルー基板ビア（ＴＳＶ）を含む。ＴＳＶは、第１のビアに結合される。ＴＳＶは、第１のダイへの第２の信号のための第２の電気経路を提供するように構成される。いくつかの実装形態では、ＴＳＶは、基板とブリッジの誘電体層とを横断する。
【００１６】
相互接続は、２つの地点、要素、および／または構成要素の間の電気的接続を可能にし、または容易にする、デバイス（たとえば、集積デバイス、集積デバイスパッケージ、ダイ）および／またはベース（たとえば、集積デバイスパッケージベース、パッケージ基板、プリント回路板、インターポーザ）の要素または構成要素である。いくつかの実装形態では、相互接続は、トレース、ビア、パッド、ピラー、再分配金属層、および／またはアンダーバンプメタライゼーション（ＵＢＭ）層を含み得る。いくつかの実装形態では、相互接続は、信号（たとえば、データ信号、接地信号、電力信号）のための電気経路を提供する導電性材料である。相互接続は、２つ以上の要素／構成要素を含み得る。相互接続のセットは、１つまたは複数の相互接続を含み得る。
【００１７】
再分配層または再分配金属層は、集積デバイス、集積デバイスパッケージ、および／または集積デバイスパッケージベースの再分配部分の金属層である。再分配層は、再分配部分の同じ金属層上に形成される、１つまたは複数の再分配相互接続を含み得る。集積デバイスまたは集積デバイスパッケージの再分配部分は、いくつかの再分配層を含み得、各再分配層は、１つまたは複数の再分配相互接続を含み得る。したがって、たとえば、再分配部分は、第１の再分配層上の第１の再分配相互接続と、第１の再分配層とは異なる第２の再分配層上の第２の再分配相互接続とを含み得る。
【００１８】
リソパターニング可能層／材料（たとえば、リソエッチング可能層）は、フォトパターニング可能および現像可能（たとえば、フォトエッチング可能）である材料である。すなわち、リソパターニング可能層／材料は、マスク（たとえば、フォトマスク）を通した光源（たとえば、紫外線（ＵＶ）光）に対する材料の露光を通して（たとえば、リソグラフィプロセスを通して）パターニング、現像、エッチングおよび／または除去され得る材料から製造される。
【００１９】
（リソエッチング可能層内にブリッジを備える例示的な集積デバイスパッケージ）
図２は、高密度ダイ間相互接続を含む集積デバイスパッケージの一例を示す。具体的には、図２は、ベース２０１と、第１のダイ２０２と、第２のダイ２０４と、ブリッジ２１０とを含む、集積デバイスパッケージ２００の一例を示す。ブリッジ２１０は、高密度ダイ間相互接続を提供するように構成され得る。集積デバイスパッケージ２００は、プリント回路板（ＰＣＢ）２０５に結合され得る。
【００２０】
ベース２０１は、集積デバイスパッケージベースであり得る。たとえば、ベース２０１は、パッケージ基板であり得る。ベース２０１は、カプセル化部分２０６と再分配部分２０８とを含む。カプセル化部分２０６は、再分配部分２０８に結合される。カプセル化部分２０６は、カプセル化層２６０と、ブリッジ２１０と、ブリッジ２１０に結合される少なくとも１つのビア（たとえば、ビア２６６）とを含む。ブリッジ２１０は、カプセル化層２６０内に少なくとも部分的に埋め込まれる。ブリッジ２１０は、第１のダイ２０２と第２のダイ２０４との間の第１の信号（たとえば、入力／出力信号）のための第１の電気経路を提供するように構成される。少なくとも１つのビアおよびブリッジ２１０は、第１のダイ２０２への第２の信号（たとえば、電力信号）のための第２の電気経路を提供するように構成される。
【００２１】
図２に示すように、第１のダイ２０２は、第１のセットの相互接続２２０を通してベース２０１に結合される。第１のセットの相互接続２２０は、ポスト、ピラー、および／またははんだを含み得る。第２のダイ２０４は、第２のセットの相互接続２４０を通してベース２０１に結合される。第２のセットの相互接続２４０は、ポスト、ピラー、および／またははんだを含み得る。
【００２２】
（スルー基板ビアを備える高密度相互接続ブリッジ）
図２は、ブリッジ２１０がベース２０１内に少なくとも部分的に位置することを示す。具体的には、ブリッジ２１０は、カプセル化部分２０６内に少なくとも部分的に埋め込まれる。図２に示すように、ブリッジ２１０は、カプセル化層２６０内に少なくとも部分的に埋め込まれる。ブリッジ２１０は、シリコンブリッジ、ガラスブリッジ、および／またはセラミックブリッジを備え得る。上述のように、ブリッジ２１０は、集積デバイスパッケージ２００内で高密度ダイ間相互接続を提供するように構成される。たとえば、ブリッジ２１０は、第１のダイ２０２と第２のダイ２０４との間の高密度相互接続（たとえば、第１のダイ２０２と第２のダイ２０４との間の信号（たとえば、入力／出力信号）のための高密度電気経路）を提供するように構成される。したがって、一例では、ブリッジ２１０は、第１のダイ２０２と第２のダイ２０４との間の少なくとも１つの第１の信号のための少なくとも１つの第１の電気経路を提供するように構成され得る。少なくとも１つの第１の信号のための少なくとも１つの第１の電気経路は、ブリッジ２１０内のいくつかの相互接続（たとえば、トレース、ビア）を含み得、かつ／またはそれによって画定され得る。少なくとも１つの第１の電気経路を画定するそのような相互接続については、少なくとも図４〜図５において以下で詳細にさらに説明する。
【００２３】
高密度相互接続および／または高密度電気経路は、従来のプリント回路板ではなく、単位面積当たりの任意の密度の配線または接続を指すことがあり、より細かいラインおよびピッチ、より小さいビアおよびキャプチャパッド、ならびにより高い接続パッド密度を備え得る。したがって、高密度相互接続は、パッケージおよび／またはデバイスのサイズ、厚さ、重さなどを低減するために有用であり、ならびに電気的および熱的性能を向上させ得る。高密度相互接続は、約２ミクロン（μｍ）以下の幅、約４ミクロン（μｍ）以下のピッチ、および／または約２ミクロン（μｍ）以下の間隔を含む相互接続によって画定され得る。相互接続のピッチは、２つの隣接する相互接続の間の中心から中心までの距離であり得る。相互接続の間隔は、２つの隣接する相互接続の間の端から端までの距離であり得る。高密度相互接続のための幅、ピッチ、および間隔の例については、少なくとも図４〜図５において以下でさらに説明する。
【００２４】
ブリッジ２１０は、基板と、誘電体層と、高密度相互接続（たとえば、トレース、ビア）のセットと、少なくとも１つのスルー基板ビア（ＴＳＶ）とを含み得る。基板は、シリコン、ガラス、および／またはセラミックを備え得る。ブリッジ２１０の基板、誘電体層、高密度相互接続（たとえば、トレース、ビア）のセット、およびスルー基板ビア（ＴＳＶ）は、図２において番号付けまたはラベル付けされていない。しかしながら、詳細な例示的なブリッジについては、少なくとも図４〜図５において以下で示し、説明する。
【００２５】
図２に示すように、第１のダイ２０２は、少なくともブリッジ２１０を通して第２のダイ２０４に結合される（たとえば、それと通信している）。具体的には、図２は、第１のダイ２０２が、第１のセットの相互接続２２０、ブリッジ２１０内の相互接続（たとえば、ビア、トレース）、および第２のセットの相互接続２４０を通して、第２のダイ２０４に結合されることを示す。いくつかの実装形態では、第１のセットの相互接続２２０、ブリッジ２１０内の相互接続（たとえば、ビア、トレース）、および第２のセットの相互接続２４０は、第１のダイ２０２と第２のダイ２０４との間の信号（たとえば、入力／出力信号）のためのいくつかの高密度電気経路を提供する。
【００２６】
いくつかの実装形態では、少なくとも１つのスルー基板ビア（ＴＳＶ）は、ブリッジ２１０に結合されたダイとの間の電力信号および／または接地基準信号のための少なくとも１つの電気経路を提供するように構成される。図２は、少なくとも１つの電力信号および／または接地基準信号が、ブリッジ２１０を通して、第１のダイ２０２および／または第２のダイ２０４へと横断することができることを示す。たとえば、ブリッジ２１０は、第１のダイ２０２への第２の信号（たとえば、電力信号）のための第２の電気経路を提供するように構成される。
【００２７】
１つまたは複数のダイとの間の電力信号および／または接地基準信号のための電気経路を提供するように構成された少なくとも１つのＴＳＶを含むブリッジを提供する、いくつかの利点がある。第１に、ブリッジ２１０を通る電気経路は、ダイとの間のより直接的な経路であり、それは、ダイとの間のより短い経路を意味する。第２に、ブリッジ２１０を通る電気経路は、電気経路がブリッジの周囲にルーティングされる必要がないことを意味し、ベース２０１内の空間と実装面積とを節約し、それによって、集積デバイスパッケージ２００のための全体的により小さいフォームファクタを生じ得る。第３に、電力信号および／または接地基準信号のためのより直接的な経路は、より少ない材料が使用され、それによって、集積デバイスパッケージを作製するコストが低減されることを意味する。
【００２８】
第４に、ブリッジを通した高周波ダイ間通信は、ダイ間（Ｄ２Ｄ）バッファ（図示せず）を必要とすることがある。いくつかの実装形態では、Ｄ２Ｄバッファは、ダイ間通信を提供するように適合および／または構成されるブリッジに結合されたダイ内（たとえば、垂直にブリッジを覆うダイ部分内）に位置する。ブリッジに結合される各ダイは、それ自体のそれぞれのＤ２Ｄバッファを含み得る。Ｄ２Ｄバッファは、少なくとも１つのトランジスタを含み得る。Ｄ２Ｄバッファは、電源（たとえば、電力信号）を必要とすることがあり、Ｄ２Ｄバッファへの（たとえば、Ｄ２Ｄバッファのトランジスタへの）信号内（たとえば、電力信号内）の最小限の電源電圧降下を有することが重要であり得る。これは、ブリッジを通してＤ２Ｄバッファ（たとえば、ダイのＤ２Ｄ）に電力信号をルーティングすることによって達成され得る。ダイは、Ｄ２Ｄバッファへの相互接続を有し得、Ｄ２Ｄバッファは、約２ミクロン（μｍ）以下の金属厚（たとえば、銅の厚さ）と、１０００ミクロン（μｍ）よりも大きい横方向の長さとを有し、それによって、電力信号内で高いＩＲ降下を生じ、ただし、ＩＲは現在の抵抗である。対照的に、ブリッジを通るＤ２Ｄバッファへの相互接続は、約１００ミクロン（μｍ）の長さと、約１０ミクロン（μｍ）の金属厚（たとえば、銅の厚さ）とを有し得、それによって、Ｄ２Ｄバッファにより低い電圧降下を与え、したがって、改善されたダイ間通信性能を与える。
【００２９】
図２は、少なくとも１つのダイとの間の電力信号および／または接地基準信号のための少なくとも１つの電気経路を提供するように構成された少なくとも１つのＴＳＶを含む、高密度相互接続ブリッジ（たとえば、ブリッジ２１０）の高レベル図を示す。上述のように、電力信号および／または接地基準信号のための電気経路を提供するように構成された少なくとも１つのＴＳＶを含む、高密度ブリッジのより詳細な説明については、少なくとも図４〜図１０において以下でさらに示し、説明する。
【００３０】
（ＴＳＶを含む高密度相互接続ブリッジを備える集積デバイスパッケージベース）
上述のように、ベース２０１は、カプセル化部分２０６と再分配部分２０８とを含む。ベース２０１は、集積デバイスパッケージ２００の集積デバイスパッケージベースおよび／またはパッケージ基板であり得る。
【００３１】
カプセル化部分２０６は、カプセル化層２６０と、第１のセットのビア２６２と、第２のセットのビア２６４と、第３のセットのビア２６６と、第４のセットのビア２６８とを含む。ビアのセットは、１つまたは複数のビアを含み得る。カプセル化層２６０は、少なくともモールドおよび／またはエポキシ充填材のうちの１つを含み得る。いくつかの実装形態では、カプセル化層２６０は、リソパターニング可能層（たとえば、リソエッチング可能層）であり得る。リソパターニング可能層は、フォトパターニング可能および現像可能（たとえば、フォトエッチング可能）である材料である。すなわち、カプセル化層２６０は、光源（たとえば、紫外線（ＵＶ）光）に対する材料の露光を通してパターニング、現像、エッチングおよび／または除去され得る材料から製造される。ブリッジ２１０は、カプセル化部分２０６および／またはカプセル化層２６０内に少なくとも部分的に埋め込まれる。したがって、カプセル化部分２０６および／またはカプセル化層２６０は、ブリッジ２１０を少なくとも部分的にカプセル化する。カプセル化層２６０は、モールドおよび／またはエポキシ充填材であり得る。いくつかの実装形態では、カプセル化層２６０は、フィルタを含む層である。いくつかの実装形態では、カプセル化層２６０は、ポリイミド（ＰＩ）層および／またはポリベンゾオキサゾール（ＰＢＯ）層よりも高い濃度のフィラー材料を有し得る。
【００３２】
第１のセットのビア２６２は、カプセル化層２６０の少なくとも部分を垂直に横断する。したがって、第１のセットのビア２６２は、カプセル化層２６０内に位置し、かつ／または埋め込まれる。第１のセットのビア２６２は、再分配部分２０８に結合される。第１のセットのビア２６２はまた、第１のセットの相互接続２２０を通して第１のダイ２０２にも結合される。いくつかの実装形態では、カプセル化部分２０６は、パッドのセットを含む。パッドのセットは、第１のセットのビア２６２および第１のセットの相互接続２２０に結合され得る。カプセル化部分内のパッドの例については、少なくとも図６〜図１０において以下でさらに説明する。
【００３３】
第２のセットのビア２６４は、カプセル化層２６０の少なくとも部分を垂直に横断する。したがって、第２のセットのビア２６４は、カプセル化層２６０内に位置し、かつ／または埋め込まれる。第２のセットのビア２６４は、再分配部分２０８に結合される。第２のセットのビア２６４はまた、第２のセットの相互接続２４０を通して第２のダイ２０４にも結合される。いくつかの実装形態では、カプセル化部分２０６は、パッドのセットを含む。パッドのセットは、第２のセットのビア２６４および第２のセットの相互接続２４０に結合され得る。
【００３４】
第３のセットのビア２６６は、カプセル化層２６０の少なくとも部分を垂直に横断する。したがって、第３のセットのビア２６６は、カプセル化層２６０内に位置し、かつ／または埋め込まれる。第３のセットのビア２６６は、再分配部分２０８に結合される。第３のセットのビア２６６はまた、ブリッジ２１０および第１のセットの相互接続２２０を通して第１のダイ２０２にも結合される。第３のセットのビア２６６は、ブリッジ２１０のスルー基板ビア（ＴＳＶ）に結合される。いくつかの実装形態では、カプセル化部分２０６は、パッドのセットを含む。パッドのセットは、ブリッジ２１０および第１のセットの相互接続２２０に結合され得る。
【００３５】
いくつかの実装形態では、第３のセットのビア２６６は、ブリッジ２１０を通して、ダイ（たとえば、第１のダイ２０２）との間の、少なくとも１つの電力信号および／または少なくとも１つの接地基準信号のための、少なくとも１つの電気経路を提供するように構成される。たとえば、いくつかの実装形態では、（たとえば、ビア２６６からの）ビアおよびブリッジ２１０は、第１のダイ２０２への第２の信号（たとえば、電力信号）のための第２の電気経路を提供するように構成され得る。
【００３６】
第４のセットのビア２６８は、カプセル化層２６０の少なくとも部分を垂直に横断する。第４のセットのビア２６８は、再分配部分２０８に結合される。第４のセットのビア２６８はまた、ブリッジ２１０および第２のセットの相互接続２４０を通して第２のダイ２０４にも結合される。第４のセットのビア２６８は、ブリッジ２１０のスルー基板ビア（ＴＳＶ）に結合される。いくつかの実装形態では、カプセル化部分２０６は、パッドのセットを含む。パッドのセットは、ブリッジ２１０および第２のセットの相互接続２４０に結合され得る。
【００３７】
いくつかの実装形態では、第４のセットのビア２６８は、ブリッジ２１０を通して、ダイ（たとえば、第２のダイ２０４）との間の、少なくとも１つの電力信号および／または少なくとも１つの接地基準信号のための、少なくとも１つの電気経路を提供するように構成される。
【００３８】
いくつかの実装形態では、カプセル化部分２０６内のビアは、約１０ミクロン（μｍ）以下の幅／直径、および／または約１０ミクロン（μｍ）以下の間隔を有するビアである。したがって、いくつかの実装形態では、カプセル化部分２０６内のビアは、ブリッジ２１０内の相互接続よりも低い密度を有する相互接続である。いくつかの実装形態では、カプセル化部分２０６内のビアの少なくとも大部分は、ブリッジ２１０内の相互接続（たとえば、トレース、ビア）よりも低い密度（たとえば、より大きい幅、より大きい間隔）を有する。
【００３９】
ビア（たとえば、第１のセットのビア２６２、第２のセットのビア２６４、第３のセットのビア２６６、第４のセットのビア２６８）は、異なる形状およびサイズを有し得る。カプセル化層内のビアのための形状の様々な例については、少なくとも図６〜図１０において以下でさらに示し、説明する。
【００４０】
再分配部分２０８は、誘電体層のセット２８０と、相互接続のセット２８２とを含む。誘電体層のセット２８０は、１つまたは複数の誘電体層を含み得る。図２に示すように、再分配部分２０８は、カプセル化部分２０６の第１の表面（たとえば、底面）に結合される。相互接続のセット２８２は、トレース、ビア、パッド、再分配相互接続、および／またはアンダーバンプメタライゼーション（ＵＢＭ）層を含み得る。図２にさらに示すように、相互接続のセット２８２は、再分配相互接続およびＵＢＭ層を含む。相互接続のセット２８２は、第１のセットのビア２６２、第２のセットのビア２６４、第３のセットのビア２６６、および第４のセットのビア２６８に結合される。相互接続のセット２８２のうちのいくつかは、少なくとも１つの電力信号および／または少なくとも１つの接地基準信号のための、少なくとも１つの電気経路を提供するように構成され得る。いくつかの実装形態では、再分配部分２０８内の相互接続のセット２８２は、約５ミクロン（μｍ）以下の幅、および／または約５ミクロン（μｍ）以下の間隔を有する相互接続である。様々な再分配部分のより詳細な例については、少なくとも図６〜図１０においてさらに説明する。図２は、相互接続のセット２８２に結合されるはんだボールのセット２８４を示す。いくつかの実装形態では、はんだボールのセット２８４は、相互接続のセット２８２のＵＢＭ層に結合される。はんだボールのセット２８４は、ＰＣＢ２０５に結合される。
【００４１】
図示されていないが、集積デバイスパッケージ２００はまた、第１のダイ２０２と第２のダイ２０４とをカバーする、別のカプセル化層を含み得る。カプセル化層は、少なくともモールドおよび／またはエポキシ充填材のうちの１つを含み得る。
【００４２】
（リソエッチング可能層内にブリッジを備える例示的な集積デバイスパッケージ）
図３は、高密度ダイ間相互接続を含む集積デバイスパッケージの別の例を示す。具体的には、図３は、ベース３０１と、第１のダイ２０２と、第２のダイ２０４と、ブリッジ２１０とを含む、集積デバイスパッケージ３００の一例を示す。ベース３０１は、集積デバイスパッケージ３００の集積デバイスパッケージベースおよび／またはパッケージ基板であり得る。ベース３０１は、カプセル化部分２０６と再分配部分３０８とを含む。集積デバイスパッケージ３００は、プリント回路板（ＰＣＢ）２０５に結合される。
【００４３】
集積デバイスパッケージ３００は、いくつかの実装形態では、再分配部分３０８が異なる構成の相互接続を含むことを除いて、集積デバイスパッケージ２００と同様である。
【００４４】
図３に示すように、第１のダイ２０２は、第１のセットの相互接続２２０を通してベース３０１に結合される。第１のセットの相互接続２２０は、ポスト、ピラー、および／またははんだを含み得る。第２のダイ２０４は、第２のセットの相互接続２４０を通してベース３０１に結合される。第２のセットの相互接続２４０は、ポスト、ピラー、および／またははんだを含み得る。
【００４５】
図３に示すように、再分配部分３０８は、カプセル化部分２０６に結合される。再分配部分３０８は、誘電体層のセット２８０と、相互接続のセット３８２とを含む。誘電体層のセット２８０は、１つまたは複数の誘電体層を含み得る。図３に示すように、再分配部分３０８は、カプセル化部分２０６の第１の表面（たとえば、底面）に結合される。相互接続のセット３８２は、トレース、ビア、パッド、再分配相互接続、および／またはアンダーバンプメタライゼーション（ＵＢＭ）層を含み得る。図３にさらに示すように、相互接続のセット３８２は、パッドと、ビアと、トレースと、ＵＢＭ層とを含む。相互接続のセット３８２は、第１のセットのビア２６２、第２のセットのビア２６４、第３のセットのビア２６６、および第４のセットのビア２６８に結合される。相互接続のセット３８２のうちのいくつかは、少なくとも１つの電力信号および／または少なくとも１つの接地基準信号のための、少なくとも１つの電気経路を提供するように構成され得る。いくつかの実装形態では、再分配部分３０８内の相互接続のセット３８２は、約５ミクロン（μｍ）以下の幅、および／または約５ミクロン（μｍ）以下の間隔を有する相互接続である。様々な再分配部分のより詳細な例については、少なくとも図６〜図１０においてさらに説明する。図３は、はんだボールのセット２８４が相互接続のセット３８２に結合されることを示す。いくつかの実装形態では、はんだボールのセット２８４は、相互接続のセット３８２のＵＢＭ層に結合される。はんだボールのセット２８４は、ＰＣＢ２０５に結合される。
【００４６】
図示されていないが、集積デバイスパッケージ３００はまた、第１のダイ２０２と第２のダイ２０４とをカバーする、別のカプセル化層を含み得る。カプセル化層は、少なくともモールドおよび／またはエポキシ充填材のうちの１つを含み得る。
【００４７】
（相互接続とスルー基板ビア（ＴＳＶ）とを備える例示的なブリッジ）
上述のように、集積デバイスパッケージは、高密度ダイ間相互接続を提供するように構成されるブリッジ（たとえば、シリコンブリッジ、ガラスブリッジ、セラミックブリッジ）と、１つまたは複数のダイとの間の、少なくとも１つの電力信号および／または少なくとも１つの接地基準信号のための、少なくとも１つの電気経路を提供するように構成されたスルー基板ビア（ＴＳＶ）とを含み得る。図４および図５は、集積デバイスパッケージ内で高密度相互接続とＴＳＶとを提供するように構成されたそのようなブリッジの概念的な例を示す。
【００４８】
図４は、ブリッジ２１０（たとえば、シリコンブリッジ）の一例の側面図を示す。ブリッジ２１０は、基板４０２と、誘電体層４０４と、少なくとも１つの第１の相互接続４０６と、少なくとも１つの第２の相互接続４０８と、少なくとも１つの第３の相互接続４１０と、少なくとも１つの第４の相互接続４１８と、少なくとも１つの第５の相互接続４２０とを含む。いくつかの実装形態では、ブリッジ２１０は、本開示において示し、説明する集積デバイスパッケージのいずれかにおいて実装され得る。たとえば、ブリッジ２１０は、図２〜図３のブリッジであり得る。いくつかの実装形態では、ブリッジ２１０は、第１のダイと第２のダイとの間のダイ間電気経路またはダイ間電気的接続を提供するための手段（たとえば、ブリッジ手段）である。たとえば、少なくとも１つの第１の相互接続４０６、少なくとも１つの第２の相互接続４０８、および少なくとも１つの第３の相互接続４１０は、第１のダイと第２のダイとの間の少なくとも１つの第１の信号のための少なくとも１つの第１の電気経路を画定し得る。いくつかの実装形態では、少なくとも１つの第１の相互接続４０６、少なくとも１つの第２の相互接続４０８、および少なくとも１つの第３の相互接続４１０は、第１のダイと第２のダイとの間の少なくとも１つの第１の信号のための少なくとも１つの第１の電気経路を提供するように構成される、少なくとも１つの第１のセットの相互接続を形成し得る。
【００４９】
いくつかの実装形態では、ブリッジ２１０は、第１のダイとの間の、少なくとも電力信号および／または少なくとも接地基準信号のための、少なくとも１つの第２の電気経路を提供するための手段（たとえば、ブリッジ手段）である。いくつかの実装形態では、ブリッジ２１０は、第２のダイとの間の、少なくとも電力信号および／または少なくとも接地基準信号のための、少なくとも１つの第３の電気経路を提供するための手段（たとえば、ブリッジ手段）である。
【００５０】
いくつかの実装形態では、手段（たとえば、ブリッジ手段）は、集積デバイスパッケージベースのカプセル化部分（たとえば、カプセル化部分２０６）および／または再分配部分（たとえば、再分配部分２０８）の相互接続密度以上である相互接続密度を提供する。
【００５１】
いくつかの実装形態では、基板４０２は、シリコン基板、ガラス基板、および／またはセラミック基板を備える。第１の相互接続４０６は、基板４０２上に位置する少なくとも１つのトレースであり得る。誘電体層４０４は、第１の相互接続４０６と基板４０２とをカバーする。いくつかの実装形態では、第２および第３の相互接続４０８および４１０は、誘電体層４０４を垂直に横断するビアである。第２および第３の相互接続４０８および４１０は、第１の相互接続４０６に結合される。
【００５２】
いくつかの実装形態では、第１、第２、および第３の相互接続４０６、４０８、および４１０は、高密度相互接続である。いくつかの実装形態では、高密度相互接続は、約２ミクロン（μｍ）以下の幅、および／または約２ミクロン（μｍ）以下の間隔を有する相互接続である。いくつかの実装形態では、相互接続の幅は、トレースおよび／またはラインの幅であり得る。いくつかの実装形態では、相互接続の幅は、ビアおよび／またはパッドの直径であり得る。間隔は、２つの近隣の／隣接する相互接続の間の端から端までの距離である。
【００５３】
第４の相互接続４１８は、基板４０２および誘電体層４０４を横断するビアであり得る。第４の相互接続４１８は、基板４０２および誘電体層４０４を横断するスルー基板ビア（ＴＳＶ）であり得る。いくつかの実装形態では、第４の相互接続４１８は、２つ以上のビア（たとえば、基板４０２内の第１のビア、および誘電体層４０４内の第２のビア）の組合せであり得る。いくつかの実装形態では、第４の相互接続４１８は、ダイ（たとえば、第１のダイ）との間の、少なくとも１つの第２の信号（たとえば、少なくとも１つの電力信号、および／または少なくとも１つの接地基準信号）のための、少なくとも１つの電気経路（たとえば、第２の電気経路）を提供するように構成される。
【００５４】
第５の相互接続４２０は、基板４０２および誘電体層４０４を横断するビアであり得る。第５の相互接続４２０は、基板４０２および誘電体層４０４を横断するスルー基板ビア（ＴＳＶ）であり得る。いくつかの実装形態では、第５の相互接続４２０は、２つ以上のビア（たとえば、基板４０２内の第１のビア、および誘電体層４０４内の第２のビア）の組合せであり得る。いくつかの実装形態では、第５の相互接続４２０は、ダイ（たとえば、第２のダイ）との間の、少なくとも１つの第３の信号（たとえば、少なくとも１つの電力信号、および／または少なくとも１つの接地基準信号）のための、少なくとも１つの電気経路（たとえば、第３の電気経路）を提供するように構成される。いくつかの実装形態では、第４および第５の相互接続４１８および４２０は、高密度相互接続である。
【００５５】
ブリッジ２１０は、いくつかの第１の相互接続と、第２の相互接続と、第３の相互接続と、第４の相互接続と、第５の相互接続とを含み得ることに留意されたい。
【００５６】
図５は、基板（可視でない）と、誘電体層４０４と、第１の相互接続４０６と、第２の相互接続４０８と、第３の相互接続４１０と、第４の相互接続４１８と、第５の相互接続４２０とを含む、ブリッジ２１０（たとえば、シリコンブリッジ）の一例の平面図（たとえば、上面図）を示す。図５は、相互接続の幅および間隔を示す。相互接続の幅は、（Ｗ）によって示され、２つの近隣の／隣接する相互接続の間の間隔は、（ｓ）によって示される。いくつかの実装形態では、第１の相互接続４０６、第２の相互接続４０８、第３の相互接続４１０、第４の相互接続４１８、および／または第５の相互接続４２０は、高密度相互接続である。いくつかの実装形態では、高密度相互接続は、約２ミクロン（μｍ）以下の幅、および／または約２ミクロン（μｍ）以下の間隔を有する相互接続である。
【００５７】
上記で説明したように、１つまたは複数のダイとの間の電力信号および／または接地基準信号のための電気経路を提供するように構成された少なくとも１つのＴＳＶを含むブリッジを提供することにおいて、いくつかの利点がある。第１に、ブリッジ２１０を通る電気経路は、ダイとの間のより直接的な経路であり、それは、ダイとの間のより短い経路を意味する。第２に、ブリッジ２１０を通る電気経路は、電気経路がブリッジの周囲にルーティングされる必要がないことを意味し、ベース２０１内の空間と実装面積とを節約し、それによって、集積デバイスパッケージ２００のための全体的により小さいフォームファクタを生じ得る。第３に、電力信号および／または接地基準信号のためのより直接的な経路は、より少ない材料が使用され、それによって、集積デバイスパッケージを作製するコストが低減されることを意味する。第４に、ＴＳＶは、ダイ間通信において改善された性能を提供する助けになり得る。
【００５８】
（リソエッチング可能層内にブリッジを備える例示的な集積デバイスパッケージ）
高密度ダイ間相互接続を含む集積デバイスパッケージの一例について全体的に詳細に説明したが、高密度ダイ間相互接続とスルー基板ビア（ＴＳＶ）とを含む、集積デバイスパッケージの例について、以下でより詳細に説明する。
【００５９】
図６は、集積デバイスパッケージの集積デバイスパッケージベース６００の一部分の一例を示す。いくつかの実装形態では、集積デバイスパッケージベース６００は、図２の少なくともカプセル化部分２０６および再分配部分２０８に対応し得る。いくつかの実装形態では、集積デバイスパッケージベース６００は、集積デバイスパッケージのパッケージ基板である。
【００６０】
集積デバイスパッケージベース６００は、カプセル化部分６０２と再分配部分６０４とを含む。カプセル化部分６０２は、カプセル化層６０６と、第１のビア６０３と、第２のビア６０５と、第１のパッド６１１と、第２のパッド６１３と、第３のパッド６１５と、はんだレジスト層６０８と、ブリッジ２１０とを含む。いくつかの実装形態では、カプセル化層６０６は、フォトパターニング可能および現像可能（たとえば、フォトエッチング可能）である、リソパターニング可能材料（たとえば、リソエッチング可能材料）である。すなわち、カプセル化層６０６は、光源（たとえば、紫外線（ＵＶ）光）に対する材料の露光を通してパターニング、現像、エッチングおよび／または除去され得る材料から製造される。カプセル化層６０６は、少なくともモールドおよび／またはエポキシ充填材のうちの１つを含み得る。
【００６１】
第１のビア６０３は、カプセル化層６０６を垂直に横断する。第１のパッド６１１は、第１のビア６０３に結合される。第２のビア６０５は、カプセル化層６０６を垂直に横断する。したがって、第２のビア６０５は、カプセル化層６０６内に位置し、かつ／または埋め込まれる。第２のビア６０５は、ブリッジ２１０の相互接続４１８に結合される。相互接続４１８は、ブリッジ２１０のスルー基板ビア（ＴＳＶ）であり得る。第２のパッド６１３は、相互接続４１８に結合される。いくつかの実装形態では、第２のビア６０５、相互接続４１８、および第２のパッド６１３は、ダイ（たとえば、第１のダイ２０２）との間の第２の信号（たとえば、電力信号および／または接地基準信号）のための電気経路（たとえば、第２の電気経路）を提供するように構成される。
【００６２】
はんだレジスト層６０８は、カプセル化層６０６の第１の表面（たとえば、上面）をカバーする。はんだボールは、パッド６１１、６１３、および／または６１５に結合され得る。ビア６０３は、カプセル化層６０６内のビアのセットの一部であり、そこで、ビアのセットは、第１の密度（たとえば、第１の幅および／または第１の間隔）を有する。
【００６３】
図６はまた、ブリッジ２１０が、カプセル化部分６０２のカプセル化層６０６内に少なくとも部分的に埋め込まれることを示す。ブリッジ２１０は、カプセル化部分６０２内で高密度電気経路（たとえば、高密度ダイ間相互接続）を提供するように構成される。ブリッジ２１０はまた、ブリッジ２１０の基板４０２を通したダイへの信号（たとえば、電力信号）のための電気経路を提供するようにも構成される。
【００６４】
再分配部分６０４は、カプセル化部分６０２に結合される。再分配部分６０４は、第１の誘電体層６４２と、第２の誘電体層６４４と、第３の誘電体層６４８と、相互接続６４３と、相互接続６５３とを含む。いくつかの実装形態では、第１、第２、および／または第３の誘電体層６４２、６４４、および／または６４８は、まとめて単一の誘電体層であり得る。相互接続６４３および６５３は、対角部分と水平部分とを備える、再分配相互接続であり得る。いくつかの実装形態では、相互接続６４３および６５３は、Ｕ字またはＶ字形状の再分配相互接続である。いくつかの実装形態では、相互接続６４３および６５３は、はんだボール（たとえば、プリント回路板側のはんだボール）に結合するように構成され得る。
【００６５】
再分配部分６０４の相互接続６４３は、カプセル化部分６０２のビア６０３に結合される。再分配部分６０４の相互接続６５３は、カプセル化部分６０２内の第２のビア６０５に結合される。いくつかの実装形態では、相互接続６５３、第２のビア６０５、相互接続４１８、および第２のパッド６１３は、ダイ（たとえば、第１のダイ２０２）との間の、電力信号および／または接地基準信号のための電気経路を提供するように構成される。
【００６６】
いくつかの実装形態では、第１のダイ（たとえば、ダイ２０２）は、第３のパッド６１５、相互接続４１０、および相互接続４０６を通して、第２のダイ（たとえば、第２のダイ２０４）に電気的に結合され得る。いくつかの実装形態では、第３のパッド６１５、相互接続４１０、および相互接続４０６は、第１のダイと第２のダイと（たとえば、ダイ２０２と２０４と）の間のダイ間接続のための電気経路を画定する。
【００６７】
（リソエッチング可能層内にブリッジを備える例示的な集積デバイスパッケージ）
図７は、集積デバイスパッケージの集積デバイスパッケージベース７００の一部分の別の例を示す。いくつかの実装形態では、集積デバイスパッケージベース７００は、図３の少なくともカプセル化部分２０６および再分配部分３０８に対応し得る。いくつかの実装形態では、集積デバイスパッケージベース７００は、集積デバイスパッケージのパッケージ基板である。
【００６８】
集積デバイスパッケージベース７００は、カプセル化部分６０２と再分配部分７０４とを含む。カプセル化部分６０２は、カプセル化層６０６と、第１のビア６０３と、第２のビア６０５と、第１のパッド６１１と、第２のパッド６１３と、第３のパッド６１５と、はんだレジスト層６０８と、ブリッジ２１０とを含む。いくつかの実装形態では、カプセル化層６０６は、フォトパターニング可能および現像可能（たとえば、フォトエッチング可能）である、リソパターニング可能材料（たとえば、リソエッチング可能材料）である。すなわち、カプセル化層６０６は、光源（たとえば、紫外線（ＵＶ）光）に対する材料の露光を通してパターニング、現像、エッチングおよび／または除去され得る材料から製造される。カプセル化層６０６は、少なくともモールドおよび／またはエポキシ充填材のうちの１つを含み得る。
【００６９】
第１のビア６０３は、カプセル化層６０６を垂直に横断する。第１のパッド６１１は、第１のビア６０３に結合される。第２のビア６０５は、カプセル化層６０６を垂直に横断する。第２のビア６０５は、ブリッジ２１０の相互接続４１８に結合される。相互接続４１８は、ブリッジ２１０のスルー基板ビア（ＴＳＶ）であり得る。第２のパッド６１３は、相互接続４１８に結合される。いくつかの実装形態では、第２のビア６０５、相互接続４１８、および第２のパッド６１３は、ダイ（たとえば、第１のダイ２０２）との間の、電力信号および／または接地基準信号のための電気経路を提供するように構成される。
【００７０】
はんだレジスト層６０８は、カプセル化層６０６の第１の表面（たとえば、上面）をカバーする。はんだボールは、パッド６１１、６１３、および／または６１５に結合され得る。ビア６０３は、カプセル化層６０６内のビアのセットの一部であり、そこで、ビアのセットは、第１の密度（たとえば、第１の幅および／または第１の間隔）を有する。
【００７１】
図７はまた、ブリッジ２１０が、カプセル化部分６０２のカプセル化層６０６内に少なくとも部分的に埋め込まれることを示す。ブリッジ２１０は、カプセル化部分６０２内で高密度電気経路（たとえば、高密度ダイ間相互接続）を提供するように構成される。ブリッジ２１０はまた、ブリッジ２１０の基板４０２を通したダイへの信号（たとえば、電力信号）のための電気経路を提供するようにも構成される。
【００７２】
再分配部分７０４は、カプセル化部分６０２に結合される。再分配部分７０４は、第１の誘電体層６４２と、第２の誘電体層６４４と、第３の誘電体層６４８と、相互接続７４３と、相互接続７４５と、相互接続７５３と、相互接続７５５とを含む。いくつかの実装形態では、第１、第２、および／または第３の誘電体層６４２、６４４、および／または６４８は、まとめて単一の誘電体層であり得る。相互接続７４３および７５３は、ビアであり得る。相互接続７４５および７５５は、トレースおよび／またはパッドであり得る。いくつかの実装形態では、相互接続７４５および７５５は、はんだボール（たとえば、プリント回路板側のはんだボール）に結合するように構成され得る。
【００７３】
相互接続７４５は、相互接続７４３に結合される。再分配部分７０４の相互接続７４３は、カプセル化部分６０２のビア６０３に結合される。相互接続７５５は、相互接続７５３に結合される。再分配部分７０４の相互接続７５３は、カプセル化部分６０２内の第２のビア６０５に結合される。いくつかの実装形態では、相互接続７５５、相互接続７５３、第２のビア６０５、相互接続４１８、および第２のパッド６１３は、ダイ（たとえば、第１のダイ２０２）との間の、電力信号および／または接地基準信号のための電気経路を提供するように構成される。
【００７４】
いくつかの実装形態では、第１のダイ（たとえば、ダイ２０２）は、第３のパッド６１５、相互接続４１０、および相互接続４０６を通して、第２のダイ（たとえば、第２のダイ２０４）に電気的に結合され得る。いくつかの実装形態では、第３のパッド６１５、相互接続４１０、および相互接続４０６は、第１のダイと第２のダイと（たとえば、ダイ２０２と２０４と）の間のダイ間接続のための電気経路を画定する。
【００７５】
（リソエッチング可能層内にブリッジを備える例示的な集積デバイスパッケージ）
図６〜図７は、いくつかの形状を備えるカプセル化層内のビア（たとえば、ビア６０３、ビア６０５）を示す。図６〜図７に示すように、カプセル化層６０６内のビアは、カプセル化層６０６内のキャビティを充填することによって形成される。しかしながら、いくつかの実装形態では、カプセル化層内のビアは、異なる形状および／または構成を有し得る。
【００７６】
図８〜図９は、異なる形状を備えるカプセル化層内のビアを示す。図８〜図９に示し、以下でさらに説明するように、カプセル化層内のビアは、適合充填材によって形成され、そこで、１つまたは複数の金属層がキャビティの壁上に形成され、誘電体層で充填される別のキャビティが残される。いくつかの実装形態では、ビアは、ボウルまたは缶のような形状を有する。
【００７７】
図８は、集積デバイスパッケージの集積デバイスパッケージベース８００の一部分の一例を示す。いくつかの実装形態では、集積デバイスパッケージベース８００は、図２の少なくともカプセル化部分２０６および再分配部分２０８に対応し得る。いくつかの実装形態では、集積デバイスパッケージベース８００は、集積デバイスパッケージのパッケージ基板である。
【００７８】
集積デバイスパッケージベース８００は、カプセル化部分８０２と再分配部分８０４とを含む。カプセル化部分８０２は、カプセル化層６０６と、第１のビア８０３と、第２のビア８０５と、第１のパッド６１１と、第２のパッド６１３と、第３のパッド６１５と、はんだレジスト層６０８と、ブリッジ２１０とを含む。いくつかの実装形態では、カプセル化層６０６は、フォトパターニング可能および現像可能（たとえば、フォトエッチング可能）である、リソパターニング可能材料（たとえば、リソエッチング可能材料）である。すなわち、カプセル化層６０６は、光源（たとえば、紫外線（ＵＶ）光）に対する材料の露光を通してパターニング、現像、エッチングおよび／または除去され得る材料から製造される。カプセル化層６０６は、少なくともモールドおよび／またはエポキシ充填材のうちの１つを含み得る。
【００７９】
図８に示すように、第１のビア８０３は、Ｖ字形状側面断面またはＵ字形状側面断面を含む。第１のビア８０３は、その中でそれが形成されるキャビティの形状を形成する、適合充填ビアであり得る。この例では、第１のビア８０３は、その中でそれが形成されるキャビティの少なくとも壁に沿って形成される。第１のビア８０３はまた、再分配部分８０４内に形成される翼部分を含む。第１のビア８０３の翼部分は、再分配部分８０４内で横方向に横断する。翼部分は、ビアの翼相互接続と呼ばれることがある。第１のビア８０３は、カプセル化層６０６を垂直に横断する。第１のパッド６１１は、第１のビア８０３に結合される。第２のビア８０５もまた、Ｖ字形状側面断面またはＵ字形状側面断面を含む。第２のビア８０５は、その中でそれが形成されるキャビティの形状を形成する、適合充填ビアであり得る。この例では、第２のビア８０５は、その中でそれが形成されるキャビティの少なくとも壁に沿って形成される。第２のビア８０５はまた、再分配部分８０４内に形成される翼部分を含む。第２のビア８０５の翼部分は、再分配部分８０４内で横方向に横断する。誘電体層８４０は、カプセル化層６０６のビア（たとえば、ビア８０３、ビア８０５）によって作り出されたキャビティ内に位置する。第２のビア８０５は、カプセル化層６０６を垂直に横断する。したがって、第２のビア８０５は、カプセル化層６０６内に少なくとも部分的に位置し、かつ／または少なくとも部分的に埋め込まれる。第２のビア８０５は、ブリッジ２１０の相互接続４１８に結合される。相互接続４１８は、ブリッジ２１０のスルー基板ビア（ＴＳＶ）であり得る。第２のパッド６１３は、相互接続４１８に結合される。いくつかの実装形態では、第２のビア８０５、相互接続４１８、および第２のパッド６１３は、ダイ（たとえば、第１のダイ２０２）との間の、電力信号および／または接地基準信号のための電気経路を提供するように構成される。
【００８０】
はんだレジスト層６０８は、カプセル化層６０６の第１の表面（たとえば、上面）をカバーする。はんだボールは、パッド６１１、６１３、および／または６１５に結合され得る。ビア８０３は、カプセル化層６０６内のビアのセットの一部であり、そこで、ビアのセットは、第１の密度（たとえば、第１の幅および／または第１の間隔）を有する。
【００８１】
図８はまた、ブリッジ２１０が、カプセル化部分８０２のカプセル化層６０６内に少なくとも部分的に埋め込まれることを示す。ブリッジ２１０は、カプセル化部分８０２内で高密度電気経路（たとえば、高密度ダイ間相互接続）を提供するように構成される。ブリッジはまた、ブリッジ２１０の基板４０２を通したダイへの信号（たとえば、電力信号）のための電気経路を提供するようにも構成される。
【００８２】
再分配部分８０４は、カプセル化部分８０２に結合される。再分配部分８０４は、誘電体層８４０と、誘電体層８４４と、誘電体層８４８と、相互接続８４３と、相互接続８５３とを含む。いくつかの実装形態では、誘電体層８４０、８４４、および／または８４８は、まとめて単一の誘電体層であり得る。相互接続８４３および８５３は、対角部分と水平部分とを備える、再分配相互接続であり得る。いくつかの実装形態では、相互接続８４３および８５３は、Ｕ字またはＶ字形状の再分配相互接続を含む。いくつかの実装形態では、相互接続８４３および８５３は、はんだボール（たとえば、プリント回路板側のはんだボール）に結合するように構成され得る。
【００８３】
再分配部分８０４の相互接続８４３は、カプセル化部分８０２のビア８０３に結合される（たとえば、第１のビア８０３の翼部分に結合される）。再分配部分８０４の相互接続８５３は、カプセル化部分８０２内の第２のビア８０５に結合される（たとえば、第２のビア８０５の翼部分に結合される）。いくつかの実装形態では、相互接続８５３、第２のビア８０５、相互接続４１８、および第２のパッド６１３は、ダイ（たとえば、第１のダイ２０２）との間の、電力信号および／または接地基準信号のための電気経路を提供するように構成される。
【００８４】
図８は、再分配部分８０４がまた、第１のアンダーバンプメタライゼーション（ＵＢＭ）層８４５と、第２のアンダーバンプメタライゼーション（ＵＢＭ）層８５５とを含み得ることを示す。第１のＵＢＭ層８４５は、相互接続８４３に結合される。第２のＵＢＭ層８５５は、相互接続８５３に結合される。いくつかの実装形態では、第１のＵＢＭ層８４５および第２のＵＢＭ層８５５は、はんだボールに結合するように構成される。
【００８５】
いくつかの実装形態では、第１のダイ（たとえば、ダイ２０２）は、第３のパッド６１５、相互接続４１０、および相互接続４０６を通して、第２のダイ（たとえば、第２のダイ２０４）に電気的に結合され得る。いくつかの実装形態では、第３のパッド６１５、相互接続４１０、および相互接続４０６は、第１のダイと第２のダイと（たとえば、ダイ２０２と２０４と）の間のダイ間接続のための電気経路を画定する。
【００８６】
（リソエッチング可能層内にブリッジを備える例示的な集積デバイスパッケージ）
図９は、集積デバイスパッケージの集積デバイスパッケージベース９００の一部分の別の例を示す。いくつかの実装形態では、集積デバイスパッケージベース９００は、図３の少なくともカプセル化部分２０６および再分配部分３０８に対応し得る。いくつかの実装形態では、集積デバイスパッケージベース９００は、集積デバイスパッケージのパッケージ基板である。
【００８７】
集積デバイスパッケージベース９００は、カプセル化部分８０２と再分配部分９０４とを含む。カプセル化部分８０２は、カプセル化層６０６と、第１のビア８０３と、第２のビア８０５と、第１のパッド６１１と、第２のパッド６１３と、第３のパッド６１５と、はんだレジスト層６０８と、ブリッジ２１０とを含む。いくつかの実装形態では、カプセル化層６０６は、フォトパターニング可能および現像可能（たとえば、フォトエッチング可能）である、リソパターニング可能材料（たとえば、リソエッチング可能材料）である。すなわち、カプセル化層６０６は、光源（たとえば、紫外線（ＵＶ）光）に対する材料の露光を通してパターニング、現像、エッチングおよび／または除去され得る材料から製造される。カプセル化層６０６は、少なくともモールドおよび／またはエポキシ充填材のうちの１つを含み得る。
【００８８】
図９に示すように、第１のビア８０３は、Ｖ字形状側面断面またはＵ字形状側面断面を含む。第１のビア８０３は、その中でそれが形成されるキャビティの形状を形成する、適合充填ビアであり得る。この例では、第１のビア８０３は、その中でそれが形成されるキャビティの少なくとも壁に沿って形成される。第１のビア８０３はまた、再分配部分９０４内に形成される翼部分を含む。第１のビア８０３の翼部分は、再分配部分９０４内で横方向に横断する。翼部分は、ビアの翼相互接続と呼ばれることがある。第１のビア８０３は、カプセル化層６０６を垂直に横断する。第１のパッド６１１は、第１のビア８０３に結合される。第２のビア８０５もまた、Ｖ字形状側面断面またはＵ字形状側面断面を含む。第２のビア８０５は、その中でそれが形成されるキャビティの形状を形成する、適合充填ビアであり得る。この例では、第２のビア８０５は、その中でそれが形成されるキャビティの少なくとも壁に沿って形成される。第２のビア８０５はまた、再分配部分９０４内に形成される翼部分を含む。第２のビア８０５の翼部分は、再分配部分９０４内で横方向に横断する。誘電体層８４０は、カプセル化層６０６のビア（たとえば、ビア８０３、ビア８０５）によって作り出されたキャビティ内に位置する。第２のビア８０５は、カプセル化層６０６を垂直に横断する。第２のビア８０５は、ブリッジ２１０の相互接続４１８に結合される。相互接続４１８は、ブリッジ２１０のスルー基板ビア（ＴＳＶ）であり得る。第２のパッド６１３は、相互接続４１８に結合される。いくつかの実装形態では、第２のビア８０５、相互接続４１８、および第２のパッド６１３は、ダイ（たとえば、第１のダイ２０２）との間の、電力信号および／または接地基準信号のための電気経路を提供するように構成される。
【００８９】
はんだレジスト層６０８は、カプセル化層６０６の第１の表面（たとえば、上面）をカバーする。はんだボールは、パッド６１１、６１３、および／または６１５に結合され得る。ビア８０３は、カプセル化層６０６内のビアのセットの一部であり、そこで、ビアのセットは、第１の密度（たとえば、第１の幅および／または第１の間隔）を有する。
【００９０】
図９はまた、ブリッジ２１０が、カプセル化部分８０２のカプセル化層６０６内に少なくとも部分的に埋め込まれることを示す。ブリッジ２１０は、カプセル化部分８０２内で高密度電気経路（たとえば、高密度ダイ間相互接続）を提供するように構成される。ブリッジはまた、ブリッジ２１０の基板４０２を通したダイへの信号（たとえば、電力信号）のための電気経路を提供するようにも構成される。
【００９１】
再分配部分９０４は、カプセル化部分８０２に結合される。再分配部分９０４は、誘電体層８４０と、誘電体層８４４と、誘電体層８４８と、相互接続９４３と、相互接続９４５と、相互接続９５３と、相互接続９５５とを含む。いくつかの実装形態では、誘電体層８４２、８４４、および／または８４８は、まとめて単一の誘電体層であり得る。相互接続９４３および９５３は、ビアであり得る。相互接続９４５および９５５は、トレースおよび／またはパッドであり得る。いくつかの実装形態では、相互接続９４５および９５５は、はんだボール（たとえば、プリント回路板側のはんだボール）に結合するように構成され得る。
【００９２】
相互接続９４５は、相互接続９４３に結合される。再分配部分９０４の相互接続９４３は、カプセル化部分８０２のビア８０３に結合される（たとえば、第１のビア８０３の翼部分に結合される）。相互接続９５５は、相互接続９５３に結合される。再分配部分９０４の相互接続９５３は、カプセル化部分８０２内の第２のビア８０５に結合される（たとえば、第２のビア８０５の翼部分に結合される）。いくつかの実装形態では、相互接続９５５、相互接続９５３、第２のビア８０５、相互接続４１８、および第２のパッド６１３は、ダイ（たとえば、第１のダイ２０２）との間の、電力信号および／または接地基準信号のための電気経路を提供するように構成される。
【００９３】
図９は、再分配部分９０４がまた、第１のアンダーバンプメタライゼーション（ＵＢＭ）層９４７と、第２のアンダーバンプメタライゼーション（ＵＢＭ）層９５７とを含み得ることを示す。第１のＵＢＭ層９４７は、相互接続９４５に結合される。第２のＵＢＭ層９５７は、相互接続９５５に結合される。いくつかの実装形態では、第１のＵＢＭ層９４７および第２のＵＢＭ層９５７は、はんだボールに結合するように構成される。
【００９４】
いくつかの実装形態では、第１のダイ（たとえば、ダイ２０２）は、第３のパッド６１５、相互接続４１０、および相互接続４０６を通して、第２のダイ（たとえば、第２のダイ２０４）に電気的に結合され得る。いくつかの実装形態では、第３のパッド６１５、相互接続４１０、および相互接続４０６は、第１のダイと第２のダイと（たとえば、ダイ２０２と２０４と）の間のダイ間接続のための電気経路を画定する。
【００９５】
（リソエッチング可能層内にブリッジを備える例示的な集積デバイスパッケージ）
図１０は、集積デバイスパッケージベースに結合された２つのダイを含む、集積デバイスパッケージ１０００の一例を示す。図１０に示すように、集積デバイスパッケージ１０００は、第１のダイ１００２と、第２のダイ１００４と、ベース６００とを含む。第１のダイ１００２および第２のダイ１００４は、ベース６００に結合される。第１のダイ１００２および第２のダイ１００４は、本開示で説明する集積デバイスパッケージベース（たとえば、ベース２０１、ベース３０１、ベース７００、ベース８００、ベース９００）のいずれかに結合され得ることに留意されたい。
【００９６】
第１のダイ１００２は、アンダーバンプメタライゼーション（ＵＢＭ）層１０２０（オプション）と、ピラー１０２２と、はんだ１０２４とを含む。第１のダイ１００２は、ＵＢＭ層１０２０（オプション）と、ピラー１０２２と、はんだ１０２４と、集積デバイスパッケージベース６００のパッド６１３とを通して、集積デバイスパッケージベース６００に結合される。
【００９７】
第２のダイ１００４は、アンダーバンプメタライゼーション（ＵＢＭ）層１０４０（オプション）と、ピラー１０４２と、はんだ１０４４とを含む。第２のダイ１００４は、ＵＢＭ層１０４０（オプション）と、ピラー１０４２と、はんだ１０４４と、集積デバイスパッケージベース６００のパッド６２３とを通して、集積デバイスパッケージベース６００に結合される。
【００９８】
さらに示すように、充填材１０５０は、第１のダイ１００２と集積デバイスパッケージベース６００との間に位置する。充填材１０５０は、少なくとも非導電性充填材（ＮＣＦ）および／または非導電性ペースト（ＮＣＰ）を含み得る。充填材１０５０は、第１のダイ１００２と集積デバイスパッケージベース６００との間の相互接続（たとえば、ピラー１０２２、はんだ１０２４、パッド６１３）をカバーする。充填材１０５０はまた、第２のダイ１００４と集積デバイスパッケージベース６００との間にも位置する。
【００９９】
（スルー基板ビア（ＴＳＶ）を含む高密度相互接続ブリッジを提供／作製するための例示的なシーケンス）
いくつかの実装形態では、スルー基板ビアをもつ高密度相互接続ブリッジを提供／作製することは、いくつかのプロセスを含む。図１１は、ＴＳＶを含む高密度相互接続ブリッジを提供／作製するための例示的なシーケンスを示す。いくつかの実装形態では、図１１のシーケンスは、図２〜図１０のブリッジ、および／または本開示で説明する他のブリッジを提供／作製するために使用され得る。しかしながら、簡略化のために、図１１について、図４のブリッジを提供／作製する文脈において説明する。
【０１００】
図１１のシーケンスは、ブリッジを提供／作製するためのシーケンスを簡略化および／または明確化するために、１つまたは複数の段階を組み合わせ得ることに留意されたい。いくつかの実装形態では、プロセスの順序は変更または修正され得る。
【０１０１】
図１１の段階１は、基板１１０２が設けられた後の状態を示す。いくつかの実装形態では、基板１１０２は、サプライヤによって提供される。いくつかの実装形態では、基板１１０２は、作製（たとえば、形成）される。いくつかの実装形態では、基板１１０２は、シリコン基板、ガラス基板、セラミック基板、および／またはウエハ（たとえば、シリコンウエハ）を備える。
【０１０２】
段階２は、キャビティ１１０３（たとえば、キャビティ１１０３ａ、キャビティ１１０３ｂ）が基板１１０２内に形成された後の状態を示す。異なる実装形態は、キャビティ１１０３を異なるように形成し得る。いくつかの実装形態では、レーザーおよび／またはリソグラフィプロセスが、キャビティ１１０３を形成するために使用される。
【０１０３】
段階３は、ビア１１０４（たとえば、ビア１１０４ａ、ビア１１０４ｂ）が基板１１０２のキャビティ内に形成された後の状態を示す。ビア１１０４は、スルー基板ビア（ＴＳＶ）であり得る。異なる実装形態は、ビア１１０４を異なるように形成し得る。たとえば、めっきプロセスおよび／またはペーストプロセスが、ビア１１０４を形成するために使用され得る。
【０１０４】
段階４は、金属層１１０６が基板１１０２上に形成された後の状態を示す。いくつかの実装形態では、金属層１１０６は、（たとえば、図４〜図５において説明したように）１つまたは複数の高密度相互接続を形成および／または画定し得る。これらの高密度相互接続は、ダイの間の高密度電気経路であり得る。いくつかの実装形態では、金属層１１０６を設けることは、１つまたは複数の金属層（たとえば、シード層および金属層）を形成すること（たとえば、めっきすること）、および１つまたは複数の金属層の部分を選択的にエッチングすることを含む。図１５〜図１８は、いくつかのめっきプロセスを使用して、１つまたは複数の金属層を形成する例を示す。
【０１０５】
段階５は、誘電体層１１０８が基板１１０２および金属層１１０６を覆って形成された後の状態を示す。異なる実装形態は、誘電体層１１０８のために異なる材料を使用し得る。
【０１０６】
段階６は、キャビティ１１０９（たとえば、キャビティ１１０９ａ、キャビティ１１０９ｂ）、およびキャビティ１１１１（たとえば、キャビティ１１１１ａ、キャビティ１１１１ｂ）が誘電体層１１０８内に形成された後の状態を示す。異なる実装形態は、誘電体層１１０８内にキャビティを形成するための異なるプロセスを使用し得る。いくつかの実装形態では、キャビティを形成するためにレーザーが使用され得る。いくつかの実装形態では、キャビティを形成するためにフォトエッチングプロセスが使用される。
【０１０７】
段階７は、ビア１１１２（たとえば、ビア１１１２ａ、ビア１１１２ｂ）、およびビア１１１４（たとえば、ビア１１１４ａ、ビア１１１４ｂ）が誘電体層１１０８内に形成された後の状態を示す。具体的には、ビア１１１２は、誘電体層１１０８のキャビティ１１０９内に形成され、ビア１１１４は、誘電体層１１０８のキャビティ１１１１内に形成される。いくつかの実装形態では、ビア１１１２およびビア１１０４は、組合せで、ブリッジ１１３０全体を垂直に横断するスルー基板ビア（ＴＳＶ）を形成する。ビア１１０４ａおよびビア１１１２ａの組合せは、ダイへの電力信号または接地基準信号のための電気経路を提供し得る。いくつかの実装形態では、ビア１１１２は、１つまたは複数のめっきプロセスを使用して形成される金属層である。ビア１１１４は、金属層１１０６に結合される。図１５〜図１８は、いくつかのめっきプロセスを使用して、１つまたは複数の金属層を形成する例を示す。いくつかの実装形態では、段階７は、本開示で説明するベースのいずれかのカプセル化層内で実装され得るブリッジ１１３０（たとえば、シリコンブリッジ）を示す。いくつかの実装形態では、ビア１１０４および／または１１１２は、ブリッジがベースのカプセル化層内に位置するかまたは埋め込まれると、形成され得ることに留意されたい。
【０１０８】
（スルー基板ビア（ＴＳＶ）を含む高密度相互接続ブリッジを提供／作製するための方法の例示的なフロー図）
図１２は、高密度相互接続シリコンブリッジを提供／作製するための方法１２００の例示的なフロー図を示す。いくつかの実装形態では、図１２の方法は、図２〜図１０の高密度相互接続シリコンブリッジ、および／または本開示における他の高密度相互接続シリコンブリッジを提供／作製するために使用され得る。
【０１０９】
図１２のフロー図は、受動デバイスパッケージを提供するための方法を簡略化および／または明確化するために、１つまたは複数のプロセスを組み合わせ得ることに留意されたい。いくつかの実装形態では、プロセスの順序は変更または修正され得る。
【０１１０】
方法は、（１２０５で）基板を設ける。いくつかの実装形態では、基板を設けることは、サプライヤから基板を受け取ること、または基板を作製（たとえば、形成）することを含み得る。いくつかの実装形態では、基板は、シリコン基板、ガラス基板、セラミック基板、および／またはウエハ（たとえば、シリコンウエハ）を備える。
【０１１１】
方法は、（１２１０で）基板内にスルー基板ビア（ＴＳＶ）を形成する。いくつかの実装形態では、ＴＳＶを形成することは、基板内にキャビティを形成すること、および、ＴＳＶを画定するために導電性材料を用いてキャビティを充填することを含む。いくつかの実装形態では、キャビティを形成するためにレーザーが使用され得る。いくつかの実装形態では、キャビティを形成するためにフォトエッチングプロセスが使用される。めっきプロセスまたはスクリーンプリンティングプロセスが、ビアを形成するために使用され得る。いくつかの実装形態では、ＴＳＶは、電力信号または接地基準信号のための電気経路を提供するように構成される。
【０１１２】
方法は、（１２１５で）（たとえば、図４〜図５において説明したように）１つまたは複数の高密度相互接続を形成するために、基板上に金属層を形成する。いくつかの実装形態では、金属層を形成することは、１つまたは複数の金属層（たとえば、シード層および金属層）を形成すること（たとえば、めっきすること）、および１つまたは複数の金属層の部分を選択的にエッチングすることを含む。図１５〜図１８は、いくつかのめっきプロセスを使用して、１つまたは複数の金属層を設ける例を示す。
【０１１３】
方法は、（１２２０で）基板および金属層を覆う誘電体層を形成する。異なる実装形態は、誘電体層のために異なる材料を使用し得る。
【０１１４】
次いで、方法は、（１２２５で）誘電体層内に少なくとも１つのキャビティを形成する。異なる実装形態は、誘電体層内にキャビティを形成するための異なるプロセスを使用し得る。いくつかの実装形態では、キャビティを形成するためにレーザーが使用され得る。いくつかの実装形態では、キャビティを形成するためにフォトエッチングプロセスが使用される。
【０１１５】
方法は、場合によっては、（１２３０で）誘電体層内にビアを形成する。具体的には、方法は、キャビティ内にビアを形成するために、１つまたは複数の伝導材料（たとえば、金属層）を用いて誘電体層のキャビティを充填する。ビアのうちの１つまたは複数は、基板内のＴＳＶを覆って形成され得る。いくつかの実装形態では、ビアは、（たとえば、図４〜図５において説明したように）高密度ビアである。いくつかの実装形態では、ビアは、１つまたは複数のめっきプロセスを使用して形成される金属層である。図１５〜図１８は、いくつかのめっきプロセスを使用して、１つまたは複数の金属層を設ける例を示す。いくつかの実装形態では、ビアは、ブリッジがベース部分のフォトパターニング可能層内に位置するかまたは埋め込まれると、形成され得ることに留意されたい。
【０１１６】
（スルー基板ビア（ＴＳＶ）を含む高密度相互接続ブリッジを含む集積デバイスパッケージを提供／作製するための例示的なシーケンス）
いくつかの実装形態では、カプセル化層内で、スルー基板ビアを含む高密度相互接続ブリッジを含む、集積デバイスパッケージを提供／作製することは、いくつかのプロセスを含む。図１３（図１３Ａ〜図１３Ｃを含む）は、カプセル化層内で、スルー基板ビアを含む高密度相互接続ブリッジを含む、集積デバイスパッケージを提供／作製するための例示的なシーケンスを示す。いくつかの実装形態では、図１３Ａ〜図１３Ｃのシーケンスは、図２〜図３、図６〜図１０の集積デバイスパッケージ、および／または本開示における他の集積デバイスパッケージを提供／作製するために使用され得る。しかしながら、簡略化のために、図１３Ａ〜図１３Ｃについて、図３の集積デバイスパッケージを作製する文脈において説明する。
【０１１７】
図１３Ａ〜図１３Ｃのシーケンスは、集積デバイスパッケージを提供するためのシーケンスを簡略化および／または明確化するために、１つまたは複数の段階を組み合わせ得ることに留意されたい。いくつかの実装形態では、プロセスの順序は変更または修正され得る。
【０１１８】
図１３Ａの段階１は、ブリッジ１３０２がキャリア１３００上に設けられた（たとえば、搭載された）後の状態を示す。いくつかの実装形態では、キャリア１３００は、サプライヤによって提供される。いくつかの実装形態では、キャリア１３００は、作製（たとえば、形成）される。いくつかの実装形態では、キャリア１３００は、シリコン基板および／またはウエハ（たとえば、シリコンウエハ）を備える。ブリッジ１３０２は、少なくとも図２〜図３において説明したように、基板、少なくとも１つの金属層、少なくとも１つのビア、少なくとも１つの誘電体層、および／または少なくとも１つのスルー基板ビア（ＴＳＶ）を含み得る。ブリッジ１３０２の例は、図４〜図５において示し、説明したブリッジを含む。いくつかの実装形態では、ブリッジ１３０２は、２つのダイの間の信号のための接続および／または電気経路を提供するように、ならびに、電力信号および／または接地基準信号のための、ダイとの間の接続および／または電気経路を提供するように構成された、高密度相互接続ブリッジである。段階１において示すように、ブリッジ１３０２は、キャリア１３００の表面に結合される。いくつかの実装形態では、接着剤が、ブリッジ１３０２をキャリア１３００に機械的に結合するために使用される。
【０１１９】
段階２は、カプセル化層１３０４がキャリア１３００およびブリッジ１３０２上に設けられた（たとえば、形成された）後の状態を示す。カプセル化層１３０４は、リソエッチング可能誘電体層（たとえば、フォトエッチングプロセスを使用することによってエッチング可能）であり得る。カプセル化層１３０４は、ブリッジ１３０２を少なくとも部分的にカプセル化するか、または少なくとも部分的にカバーする。カプセル化層１３０４は、モールドおよび／またはエポキシ充填材を備え得る。
【０１２０】
段階３は、少なくとも１つのキャビティ１３０５がカプセル化層１３０４内に形成された後の状態を示す。少なくとも１つのキャビティ１３０５は、カプセル化層１３０４を光源（たとえば、ＵＶ光）に選択的に露光させることによって、カプセル化層１３０４の部分を選択的に除去する、フォトエッチングプロセスを使用することによって除去される。
【０１２１】
段階４は、少なくとも１つのビア１３０６（たとえば、ビア１３０６ａ、ビア１３０６ｂ）がカプセル化層１３０４内に形成された後の状態を示す。具体的には、ビア１３０６ａおよびビア１３０６ｂは、カプセル化層１３０４のキャビティ内に形成される。ビア１３０６ａは、カプセル化層１３０４を横断する。ビア１３０６ｂは、ブリッジ１３０２に結合するために、カプセル化層１３０４内に形成される。いくつかの実装形態では、ビア１３０６は、１つまたは複数のめっきプロセスを使用して形成される金属層である。図１５〜図１８は、いくつかのめっきプロセスを使用して、１つまたは複数の金属層を形成する例を示す。
【０１２２】
段階５は、第１の金属層１３０８がカプセル化層１３０４の第１の表面、および／またはビア１３０６上に形成された後の状態を示す。第１の金属層１３０８は、カプセル化層１３０４上で１つまたは複数のパッド（たとえば、パッド１３０８ａ、パッド１３０８ｂ）、および／またはトレースを画定するように構成され得る。パッド１３０８ａは、ビア１３０６ａを覆って形成される。パッド１３０８ｂは、ビア１３０６ｂを覆って形成される。いくつかの実装形態では、第１の金属層１３０８を設けることは、１つまたは複数の金属層（たとえば、シード層および金属層）を形成すること（たとえば、めっきすること）、および１つまたは複数の金属層の部分を選択的にエッチングすることを含む。図１５〜図１８は、いくつかのめっきプロセスを使用して、１つまたは複数の金属層を設ける例を示す。
【０１２３】
いくつかの実装形態では、ビア１３０６および第１の金属層１３０８は、同時に形成され得る。また、いくつかの実装形態では、ビア１３０６は、図８〜図９において説明したように、キャビティの壁に沿って形成される適合ビアである。ビア１３０６（たとえば、ビア１３０６ａ、ビア１３０６ｂ）は、Ｖ字形状またはＵ字形状を含む、側面断面を有し得る。
【０１２４】
段階６は、図１３Ｂに示すように、第１の誘電体層１３１０がカプセル化層１３０４および第１の金属層１３０８上に設けられた（たとえば、形成された）後、ならびに、キャビティ１３１２が第１の誘電体層１３１０内に形成された後の状態を示す。キャビティ１３１２は、フォトエッチングプロセスを通して形成され得る。
【０１２５】
段階７は、少なくとも１つのビア１３１４が第１の誘電体層１３１０内に形成され、金属層１３１６が第１の誘電体層１３１０上に形成された後の状態を示す。いくつかの実装形態では、ビア１３１４および金属層１３１６は、１つまたは複数の金属層（たとえば、シード層および金属層）を形成すること（たとえば、めっきすること）、および１つまたは複数の金属層の部分を選択的にエッチングすることによって形成される。図１５〜図１８は、いくつかのめっきプロセスを使用して、１つまたは複数の金属層を設ける例を示す。金属層１３１６は、再分配部分内の相互接続であり得る。
【０１２６】
段階８は、第２の誘電体層１３１８が第１の誘電体層１３１０および金属層１３１６上に設けられた（たとえば、形成された）後の状態を示す。
【０１２７】
段階９は、アンダーバンプメタライゼーション（ＵＢＭ）層１３２０が第２の誘電体層１３１８上に形成された後の状態を示す。ＵＢＭ層１３２０は、ＵＢＭ層１３２０が金属層１３１６に結合されるように形成される。いくつかの実装形態では、ＵＢＭ層１３２０を設けることは、１つまたは複数の金属層（たとえば、シード層および金属層）を形成すること（たとえば、めっきすること）、および１つまたは複数の金属層の部分を選択的にエッチングすることを含む。図１５〜図１８は、いくつかのめっきプロセスを使用して、１つまたは複数の金属層を形成する例を示す。
【０１２８】
段階１０は、キャリア１３００がベース１３３０から分離された後の状態を示し、ベース１３３０は、ブリッジ１３０２と、カプセル化層１３０４と、ビア１３０６と、金属層１３０８と、誘電体層１３１０と、ビア１３１４と、金属層１３１６と、誘電体層１３１８と、ＵＢＭ層１３２０とを含む。
【０１２９】
段階１１は、図１３Ｃに示すように、ベース１３３０が場合によっては裏返された後の状態を示す。
【０１３０】
段階１２は、金属層１３４０がカプセル化層１３０４およびブリッジ１３０２上に形成された後の状態を示す。金属層１３４０は、１つまたは複数のパッドおよび／またはトレースを形成し得る。金属層１３４０のいくつかの部分は、カプセル化層１３０４内のビア、およびブリッジ１３０２内のビアに結合され得る。いくつかの実装形態では、金属層１３４０を設けることは、１つまたは複数の金属層（たとえば、シード層および金属層）を形成すること（たとえば、めっきすること）、および１つまたは複数の金属層の部分を選択的にエッチングすることを含む。図１５〜図１８は、いくつかのめっきプロセスを使用して、１つまたは複数の金属層を設ける例を示す。図示されていないが、はんだレジスト層が、金属層１３４０の一部を覆って形成され得る。
【０１３１】
段階１３は、第１のダイ１３５０および第２のダイ１３５２がベース１３３０上に設けられた（たとえば、結合された、搭載された）後の状態を示す。具体的には、第１のダイ１３５０は、少なくともピラーおよび／またははんだを含み得る相互接続のセットを通して、金属層１３４０の部分に結合される。第２のダイ１３５２は、少なくともピラーおよび／またははんだを含み得る相互接続の別のセットを通して、金属層１３４０の他の部分に結合される。いくつかの実装形態では、充填材（図示せず）が、ダイ１３５０〜１３５２とベース１３３０との間に形成され得る。充填材は、非導電性充填材（ＮＣＦ）および／または非導電性ペースト（ＮＣＰ）を含み得る。
【０１３２】
段階１４は、はんだボール１３６０がＵＢＭ層１３２０上に設けられた後の状態を示す。
【０１３３】
（スルー基板ビア（ＴＳＶ）を含む高密度相互接続ブリッジを含む集積デバイスパッケージを提供／作製するための例示的な方法）
図１４は、カプセル化層内で、スルー基板ビア（ＴＳＶ）をもつ高密度相互接続ブリッジを含む、集積デバイスパッケージを提供／作製するための方法１４００の例示的なフロー図を示す。いくつかの実装形態では、図１４の方法は、図２の集積デバイスパッケージ、および／または本開示における他の集積デバイスパッケージを提供／作製するために使用され得る。
【０１３４】
図１４のフロー図は、集積デバイスパッケージを提供するための方法を簡略化および／または明確化するために、１つまたは複数のプロセスを組み合わせ得ることに留意されたい。いくつかの実装形態では、プロセスの順序は変更または修正され得る。
【０１３５】
方法は、（１４０５で）キャリアを設ける。いくつかの実装形態では、キャリアは、サプライヤによって提供される。いくつかの実装形態では、キャリアは、作製（たとえば、形成）される。いくつかの実装形態では、キャリアは、シリコン基板および／またはウエハ（たとえば、シリコンウエハ）を備える。
【０１３６】
次いで、方法は、（１４１０で）ブリッジをキャリアに結合する。ブリッジは、図２〜図５において説明したように、基板、少なくとも１つの金属層、少なくとも１つのビア、および／または少なくとも１つの誘電体層を含み得る。いくつかの実装形態では、ブリッジは、２つのダイの間の接続および／または電気経路を提供するように、ならびに、電力信号および／または接地基準信号のための、ダイとの間の接続および／または電気経路を提供するように構成された、高密度相互接続ブリッジである。いくつかの実装形態では、接着剤が、ブリッジをキャリアに機械的に結合するために使用される。
【０１３７】
方法は、（１４１５で）キャリアおよびブリッジ上に、またはそれを覆うカプセル化層を形成する。カプセル化層は、リソエッチング可能誘電体層であり得る。カプセル化層は、少なくとも部分的にブリッジをカバーする。
【０１３８】
方法は、（１４２０で）カプセル化層内に少なくとも１つのビアを形成する。いくつかの実装形態では、ビアを形成することは、カプセル化層の部分を選択的に除去するフォトエッチングプロセスを使用することによって（たとえば、カプセル化層を光源（たとえば、ＵＶ光）に選択的に露光させることによって）、カプセル化層内に少なくとも１つのキャビティを形成することを含む。次いで、方法は、１つまたは複数の金属層を用いてキャビティを充填する。いくつかの実装形態では、ビアは、１つまたは複数のめっきプロセス、および／またはスクリーンプリンティングプロセスを使用して形成される金属層である。図１５〜図１８は、いくつかのめっきプロセスを使用して、１つまたは複数の金属層を形成する例を示す。
【０１３９】
方法は、（１４２５で）カプセル化部分／層上に、またはそれを覆う再分配部分を形成する。いくつかの実装形態では、再分配部分を形成することは、少なくとも１つの誘電体層と、少なくとも１つの金属層とを形成することを含む。１つの金属層は、１つまたは複数の相互接続（たとえば、パッド、トレース、ビア、ポスト、ピラー、再分配相互接続）を画定し得る。いくつかの実装形態では、金属層を設けることは、１つまたは複数の金属層（たとえば、シード層および金属層）を形成すること（たとえば、めっきすること）、および１つまたは複数の金属層の部分を選択的にエッチングすることを含む。図１５〜図１８は、いくつかのめっきプロセスを使用して、１つまたは複数の金属層を設ける例を示す。
【０１４０】
次いで、方法は、（１４３０で）キャリアを分離し、カプセル化層と、ブリッジと、ビアと、パッドと、再分配部分とを備えるベースを残す。異なる実装形態は、異なるようにキャリアを分離（たとえば、除去）し得る。いくつかの実装形態では、キャリアは、ブリッジおよびカプセル化層から切り離される。いくつかの実装形態では、キャリアはエッチング除去される。
【０１４１】
方法は、（１４３５で）カプセル化層およびブリッジ上に、パッドと、トレースと、はんだレジスト層とを形成する。いくつかの実装形態では、パッドを設けることは、１つまたは複数の金属層（たとえば、シード層および金属層）を形成すること（たとえば、めっきすること）、および１つまたは複数の金属層の部分を選択的にエッチングして、パッドを画定することを含む。図１５〜図１８は、いくつかのめっきプロセスを使用して、１つまたは複数の金属層を設ける例を示す。方法はまた、パッド上にはんだボールを設け得る。
【０１４２】
次いで、方法は、（１４４０で）カプセル化層上で第１のダイと第２のダイとをパッドに結合する。いくつかの実装形態では、相互接続（たとえば、ピラー、はんだ）のセットが、カプセル化層上で第１のダイと第２のダイとをパッドに結合するために使用される。方法はまた、第１のダイおよび第２のダイとカプセル化層との間に充填材を設け得る。充填材は、非導電性充填材（ＮＣＦ）および／または非導電性ペースト（ＮＣＰ）を含み得る。
【０１４３】
方法は、（１４４５で）再分配部分上にはんだボールを設ける。たとえば、方法は、再分配層のＵＢＭ層上にはんだボールを設け得る。
【０１４４】
（例示的なセミアディティブパターニング（ＳＡＰ）プロセス）
様々な相互接続（たとえば、トレース、ビア、パッド）について、本開示において説明する。これらの相互接続は、ベース、カプセル化層、カプセル化部分、ブリッジ、および／または再分配部分において形成され得る。いくつかの実装形態では、これらの相互接続は、１つまたは複数の金属層を含み得る。たとえば、いくつかの実装形態では、これらの相互接続は、第１の金属シード層と第２の金属層とを含み得る。金属層は、異なるめっきプロセスを使用して設けられ（たとえば、形成され）得る。以下は、シード層を有する相互接続（たとえば、トレース、ビア、パッド）、および異なるめっきプロセスを使用してこれらの相互接続がどのように形成され得るかの詳細な例である。これらのめっきプロセスは、誘電体層内またはその上で相互接続を形成するように説明される。いくつかの実装形態では、これらのめっきプロセスは、カプセル化層内またはその上で相互接続を形成するために使用され得る。
【０１４５】
異なる実装形態は、金属層（たとえば、相互接続、再分配層、アンダーバンプメタライゼーション層）を形成および／または作製するために異なるプロセスを使用し得る。いくつかの実装形態では、これらのプロセスは、セミアディティブパターニング（ＳＡＰ）プロセスとダマシンプロセスとを含む。これらの様々な異なるプロセスについて、以下でさらに説明する。
【０１４６】
図１５は、１つまたは複数の誘電体層内に相互接続を設ける、かつ／または形成するために、セミアディティブパターニング（ＳＡＰ）プロセスを使用して、相互接続を形成するためのシーケンスを示す。図１５に示すように、段階１は、誘電体層１５０２が設けられた（たとえば、形成された）後の集積デバイス（たとえば、基板）の状態を示す。いくつかの実装形態では、段階１は、誘電体層１５０２が第１の金属層１５０４を含むことを示す。第１の金属層１５０４は、いくつかの実装形態ではシード層である。いくつかの実装形態では、第１の金属層１５０４は、誘電体層１５０２が設けられた（たとえば、受け取られたか、または形成された）後、誘電体層１５０２上に設けられ（たとえば、形成され）得る。段階１は、第１の金属層１５０４が誘電体層１５０２の第１の表面上に設けられる（たとえば、形成される）ことを示す。いくつかの実装形態では、第１の金属層１５０４は、堆積プロセス（たとえば、ＰＶＤ、ＣＶＤ、めっきプロセス）を使用することによって設けられる。
【０１４７】
段階２は、フォトレジスト層１５０６（たとえば、フォト現像レジスト層）が第１の金属層１５０４上に選択的に設けられた（たとえば、形成された）後の集積デバイスの状態を示す。いくつかの実装形態では、フォトレジスト層１５０６を選択的に設けることは、第１の金属層１５０４上にフォトレジスト層１５０６を設けること、および現像する（たとえば、現像プロセスを使用する）ことによってフォトレジスト層１５０６の部分を選択的に除去することを含む。段階２は、キャビティ１５０８が形成されるように、レジスト層１５０６が設けられることを示す。
【０１４８】
段階３は、第２の金属層１５１０がキャビティ１５０８内に形成された後の集積デバイスの状態を示す。いくつかの実装形態では、第２の金属層１５１０は、第１の金属層１５０４の露出部分を覆って形成される。いくつかの実装形態では、第２の金属層１５１０は、堆積プロセス（たとえば、めっきプロセス）を使用することによって設けられる。
【０１４９】
段階４は、フォトレジスト層１５０６が除去された後の集積デバイスの状態を示す。異なる実装形態は、レジスト層１５０６を除去するための異なるプロセスを使用し得る。
【０１５０】
段階５は、第１の金属層１５０４の部分が選択的に除去された後の集積デバイスの状態を示す。いくつかの実装形態では、第２の金属層１５１０によってカバーされていない第１の金属層１５０４の１つまたは複数の部分は、除去される。段階５に示すように、残りの第１の金属層１５０４および第２の金属層１５１０は、集積デバイスおよび／または基板内の相互接続１５１２（たとえば、トレース、ビア、パッド）を形成および／または画定し得る。いくつかの実装形態では、第１の金属層１５０４は、第２の金属層１５１０の下にある第１の金属層１５０４の寸法（たとえば、長さ、幅）が第２の金属層１５１０の寸法（たとえば、長さ、幅）とほぼ同じかまたはそれよりも小さくなるように除去され、これは、図１５の段階５に示すように、アンダーカットをもたらすことができる。いくつかの実装形態では、上述のプロセスは、集積デバイスおよび／または基板の１つまたは複数の誘電体層内にいくつかの相互接続を設け、かつ／または形成するために、複数回繰り返され得る。
【０１５１】
図１６は、１つまたは複数の誘電体層内に相互接続を設け、かつ／または形成するために（ＳＡＰ）プロセスを使用するための方法１６００のためのフロー図を示す。方法は、（１６０５で）誘電体層（たとえば、誘電体層１５０２）を設ける。いくつかの実装形態では、誘電体層を設けることは、誘電体層を形成することを含む。いくつかの実装形態では、誘電体層を設けることは、第１の金属層（たとえば、第１の金属層１５０４）を形成することを含む。第１の金属層は、いくつかの実装形態では、シード層である。いくつかの実装形態では、第１の金属層は、誘電体層が設けられた（たとえば、受け取られたか、または形成された）後、誘電体層上に設けられ（たとえば、形成され）得る。いくつかの実装形態では、第１の金属層は、堆積プロセス（たとえば、物理気相堆積（ＰＶＤ）またはめっきプロセス）を使用することによって設けられる。
【０１５２】
方法は、（１６１０で）第１の金属層上にフォトレジスト層（たとえば、フォト現像レジスト層１５０６）を選択的に設ける。いくつかの実装形態では、フォトレジスト層を選択的に設けることは、第１の金属層上にフォトレジスト層を設けること、および（１つまたは複数のキャビティを設ける）フォトレジスト層の部分を選択的に除去することを含む。
【０１５３】
次いで、方法は、（１６１５で）フォトレジスト層のキャビティ内に第２の金属層（たとえば、第２の金属層１５１０）を設ける。いくつかの実装形態では、第２の金属層は、第１の金属層の露出部分を覆って形成される。いくつかの実装形態では、第２の金属層は、堆積プロセス（たとえば、めっきプロセス）を使用することによって設けられる。
【０１５４】
方法は、（１６２０で）フォトレジスト層をさらに除去する。異なる実装形態は、フォトレジスト層を除去するための異なるプロセスを使用し得る。方法はまた、（１６２５で）第１の金属層の部分を選択的に除去する。いくつかの実装形態では、第２の金属層によってカバーされていない第１の金属層の１つまたは複数の部分が除去される。いくつかの実装形態では、任意の残りの第１の金属層および第２の金属層は、集積デバイスおよび／または基板内に１つまたは複数の相互接続（たとえば、トレース、ビア、パッド）を形成および／または画定し得る。いくつかの実装形態では、上述の方法は、集積デバイスおよび／または基板の１つまたは複数の誘電体層内にいくつかの相互接続を設け、かつ／または形成するために、数回繰り返され得る。
【０１５５】
（例示的なダマシンプロセス）
図１７は、誘電体層内に相互接続を設け、かつ／または形成するために、ダマシンプロセスを使用して相互接続を形成するためのシーケンスを示す。図１７に示すように、段階１は、誘電体層１７０２が設けられた（たとえば、形成された）後の集積デバイスの状態を示す。いくつかの実装形態では、誘電体層１７０２は、無機層（たとえば、無機膜）である。
【０１５６】
段階２は、キャビティ１７０４が誘電体層１７０２内に形成された後の集積デバイスの状態を示す。異なる実装形態は、誘電体層１７０２内にキャビティ１７０４を設けるための異なるプロセスを使用し得る。
【０１５７】
段階３は、第１の金属層１７０６が誘電体層１７０２上に設けられた後の集積デバイスの状態を示す。段階３に示すように、第１の金属層１７０６は、誘電体層１７０２の第１の表面上に設けられる。第１の金属層１７０６は、第１の金属層１７０６がキャビティ１７０４の輪郭を含む誘電体層１７０２の輪郭をとるように、誘電体層１７０２上に設けられる。第１の金属層１７０６は、いくつかの実装形態ではシード層である。いくつかの実装形態では、第１の金属層１７０６は、堆積プロセス（たとえば、物理気相堆積（ＰＶＤ）、化学気相堆積（ＣＶＤ）、またはめっきプロセス）を使用することによって設けられる。
【０１５８】
段階４は、第２の金属層１７０８がキャビティ１７０４および誘電体層１７０２の表面内に形成された後の集積デバイスの状態を示す。いくつかの実装形態では、第２の金属層１７０８は、第１の金属層１７０６の露出部分を覆って形成される。いくつかの実装形態では、第２の金属層１７０８は、堆積プロセス（たとえば、めっきプロセス）を使用することによって設けられる。
【０１５９】
段階５は、第２の金属層１７０８の部分および第１の金属層１７０６の部分が除去された後の集積デバイスの状態を示す。異なる実装形態は、第２の金属層１７０８と第１の金属層１７０６とを除去するための異なるプロセスを使用し得る。いくつかの実装形態では、化学機械平坦化（ＣＭＰ）プロセスが、第２の金属層１７０８の部分と第１の金属層１７０６の部分とを除去するために使用される。段階５に示すように、残りの第１の金属層１７０６および第２の金属層１７０８は、集積デバイスおよび／または基板内の相互接続１７１２（たとえば、トレース、ビア、パッド）を形成および／または画定し得る。段階５に示すように、相互接続１７１２は、第１の金属層１７０６が第２の金属層１７０８のベース部分および側面部分上に形成されるように形成される。いくつかの実装形態では、キャビティ１７０４は、ビアおよび相互接続（たとえば、金属トレース）が単一の堆積ステップにおいて形成され得るように、２つのレベルの誘電体におけるトレンチおよび／またはホールの組合せを含み得る。いくつかの実装形態では、上述のプロセスは、集積デバイスおよび／または基板の１つまたは複数の誘電体層内にいくつかの相互接続を設け、かつ／または形成するために、数回繰り返され得る。
【０１６０】
図１８は、誘電体層内に相互接続を設け、かつ／または形成するために、ダマシンプロセスを使用して相互接続を形成するための方法１８００のフロー図を示す。方法は、（１８０５で）誘電体層（たとえば、誘電体層１７０２）を設ける。いくつかの実装形態では、誘電体層を設けることは、誘電体層を形成することを含む。いくつかの実装形態では、誘電体層を設けることは、サプライヤから誘電体層を受け取ることを含む。いくつかの実装形態では、誘電体層は、無機層（たとえば、無機膜）である。
【０１６１】
方法は、（１８１０で）誘電体層内に少なくとも１つのキャビティ（たとえば、キャビティ１７０４）を形成する。異なる実装形態は、誘電体層内にキャビティを設けるための異なるプロセスを使用し得る。
【０１６２】
方法は、（１８１５で）誘電体層上に第１の金属層（たとえば、第１の金属層１７０６）を設ける。いくつかの実装形態では、第１の金属層は、誘電体層の第１の表面上に設けられる（たとえば、形成される）。いくつかの実装形態では、第１の金属層は、第１の金属層がキャビティの輪郭を含む誘電体層の輪郭をとるように、誘電体層上に設けられる。第１の金属層は、いくつかの実装形態では、シード層である。いくつかの実装形態では、第１の金属層１７０６は、堆積プロセス（たとえば、ＰＶＤ、ＣＶＤ、またはめっきプロセス）を使用することによって設けられる。
【０１６３】
方法は、（１８２０で）誘電体層のキャビティおよび表面内に第２の金属層（たとえば、第２の金属層１７０８）を設ける。いくつかの実装形態では、第２の金属層は、第１の金属層の露出部分を覆って形成される。いくつかの実装形態では、第２の金属層は、堆積プロセス（たとえば、めっきプロセス）を使用することによって設けられる。いくつかの実装形態では、第２の金属層は、第１の金属層と同様または同一である。いくつかの実装形態では、第２の金属層は、第１の金属層とは異なる。
【０１６４】
次いで、方法は、（１８２５で）第２の金属層の部分と第１の金属層の部分とを除去する。異なる実装形態は、第２の金属層と第１の金属層とを除去するための異なるプロセスを使用し得る。いくつかの実装形態では、化学機械平坦化（ＣＭＰ）プロセスが、第２の金属層の部分と第１の金属層の部分とを除去するために使用される。いくつかの実装形態では、残りの第１の金属層および第２の金属層は、相互接続（たとえば、相互接続１７１２）を形成および／または画定し得る。いくつかの実装形態では、相互接続は、集積デバイスおよび／または基板内でトレース、ビア、および／またはパッドを含み得る。いくつかの実装形態では、相互接続は、第１の金属層が第２の金属層のベース部分および側面部分上に形成されるように形成される。いくつかの実装形態では、上述の方法は、集積デバイスおよび／または基板の１つまたは複数の誘電体層内にいくつかの相互接続を設け、かつ／または形成するために、数回繰り返され得る。
【０１６５】
（例示的な電子デバイス）
図１９は、前述の集積デバイス、半導体デバイス、集積回路、ダイ、インターポーザ、パッケージ、またはパッケージオンパッケージ（ＰｏＰ）のいずれかと統合され得る様々な電子デバイスを示す。たとえば、モバイルフォンデバイス１９０２、ラップトップコンピュータデバイス１９０４、および固定位置端末デバイス１９０６は、本明細書で説明する集積デバイス１９００を含み得る。集積デバイス１９００は、たとえば、本明細書で説明する集積回路、ダイ、パッケージ、パッケージオンパッケージのうちのいずれかであり得る。図１９に示すデバイス１９０２、１９０４、１９０６は例にすぎない。他の電子デバイスはまた、限定はしないが、モバイルデバイス、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、携帯情報端末などのポータブルデータユニット、全地球測位システム（ＧＰＳ）対応デバイス、ナビゲーションデバイス、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、メータ読取り機器などの固定位置データユニット、通信デバイス、スマートフォン、タブレットコンピュータ、コンピュータ、ウェアラブルデバイス、固定位置端末、ラップトップコンピュータ、モバイルフォン、またはデータもしくはコンピュータ命令を記憶し、もしくは取り出す任意の他のデバイス、あるいはそれらの任意の組合せを含むデバイスのグループを含む、集積デバイス１９００を特徴とし得る。
【０１６６】
図２、図３、図４、図５、図６、図７、図８、図９、図１０、図１１、図１２、図１３Ａ〜図１３Ｃ、図１４、図１５、図１６、図１７、図１８、および／または図１９に示す構成要素、特徴、および／または機能のうちの１つまたは複数は、単一の構成要素、ステップ、特徴または機能に再構成され、かつ／もしくは組み合わせられ、または、いくつかの構成要素、ステップ、もしくは機能において具現化され得る。追加の要素、構成要素、ステップ、および／または機能も、本開示から逸脱することなく追加され得る。図２、図３、図４、図５、図６、図７、図８、図９、図１０、図１１、図１２、図１３Ａ〜図１３Ｃ、図１４、図１５、図１６、図１７、図１８、および／または図１９、ならびに本開示内のその対応する説明は、ダイおよび／またはＩＣに限定されないことにも留意されたい。いくつかの実装形態では、図２、図３、図４、図５、図６、図７、図８、図９、図１０、図１１、図１２、図１３Ａ〜図１３Ｃ、図１４、図１５、図１６、図１７、図１８、および／または図１９、ならびにその対応する説明は、集積デバイスを製造、作成、提供、および／または生産するために使用され得る。いくつかの実装形態では、デバイスは、ダイ、ダイパッケージ、集積回路（ＩＣ）、集積デバイス、集積デバイスパッケージ、ウェハ、半導体デバイス、パッケージオンパッケージ構造、および／またはインターポーザを含み得る。
【０１６７】
「例示的」という語は、本明細書では「例、事例、または例示としての役割を果たすこと」を意味するために使用される。「例示的な」として本明細書において説明するいかなる実装形態または態様も、必ずしも本開示の他の態様よりも好ましいか、または有利であると解釈されるべきではない。同様に、「態様」という用語は、本開示のすべての態様が、論じられる特徴、利点、または動作モードを含むことを必要としない。「結合された」という用語は、本明細書では、２つの物体間の直接または間接的な結合を指すために使用される。たとえば、物体Ａが物体Ｂに物理的に接触し、物体Ｂが物体Ｃに接触する場合、物体ＡおよびＣは、それらが互いに物理的に直接接触しない場合であっても、依然として互いに結合されていると見なされ得る。
【０１６８】
また、実施形態は、フローチャート、フロー図、構造図、またはブロック図として示されるプロセスとして説明され得ることに留意されたい。フローチャートは、動作を逐次プロセスとして説明し得るが、動作の多くは、並列にまたは同時に実行され得る。加えて、動作の順序は並べ替えられ得る。プロセスは、その動作が完了されたときに終了される。
【０１６９】
本明細書で説明した本開示の様々な特徴は、本開示から逸脱することなく様々なシステムにおいて実装され得る。本開示の上記の態様は例にすぎず、本開示を限定するものとして解釈されるべきではないことに留意されたい。本開示の態様の説明は、例示的であることが意図され、特許請求の範囲を限定することは意図されない。したがって、本教示は、他のタイプの装置に容易に適用することが可能であり、多くの代替形態、変更形態、および変形形態が当業者には明らかであろう。
【符号の説明】
【０１７０】
１００、２００、３００、１０００  集積デバイスパッケージ
１０２、１００２  第１のダイ
１０４、１００４  第２のダイ
１０６  パッケージ基板
１０８、２０５  プリント回路板、ＰＣＢ
１１０、６４３、６５３、７４３、７４５、７５３、７５５、８４３、８５３、９４３、９４５、９５３、９５５、１５１２、１７１２  相互接続
１１２  第１のセットのはんだボール
１１４  第２のセットのはんだボール
１１６  第３のセットのはんだボール
２０１、３０１、１３３０  ベース
２０２、１３５０  第１のダイ、ダイ
２０４、１３５２  第２のダイ、ダイ
２０６、６０２、８０２  カプセル化部分
２０８、３０８、６０４、７０４、８０４、９０４  再分配部分
２１０、１１３０、１３０２  ブリッジ
２２０  第１のセットの相互接続
２４０  第２のセットの相互接続
２６０、６０６、１３０４  カプセル化層
２６２  第１のセットのビア
２６４  第２のセットのビア
２６６  ビア、第３のセットのビア
２６８  第４のセットのビア
２８０  誘電体層のセット
２８２、３８２  相互接続のセット
２８４  はんだボールのセット
４０２、１１０２  基板
４０４、８４０、８４４、８４８、１１０８、１５０２、１７０２  誘電体層
４０６  第１の相互接続、相互接続
４０８  第２の相互接続
４１０  第３の相互接続、相互接続
４１８  第４の相互接続、相互接続
４２０  第５の相互接続
６００、７００、８００、９００  集積デバイスパッケージベース、ベース
６０３、８０３  第１のビア、ビア
６０５、８０５  第２のビア、ビア
６０８  はんだレジスト層
６１１  第１のパッド、パッド
６１３  第２のパッド、パッド
６１５  第３のパッド、パッド
６２３、１３０８ａ、１３０８ｂ  パッド
６４２  第１の誘電体層
６４４  第２の誘電体層
６４８  第３の誘電体層
８４５、９４７  第１のアンダーバンプメタライゼーション（ＵＢＭ）層、第１のＵＢＭ層
８５５、９５７  第２のアンダーバンプメタライゼーション（ＵＢＭ）層、第２のＵＢＭ層
１０２０、１０４０、１３２０  アンダーバンプメタライゼーション（ＵＢＭ）層、ＵＢＭ層
１０２２、１０４２  ピラー
１０２４、１０４４  はんだ
１０５０  充填材
１１０３、１１０３ａ、１１０３ｂ、１１０９、１１０９ａ、１１０９ｂ、１１１１、１１１１ａ、１１１１ｂ、１３０５、１３１２、１５０８、１７０４  キャビティ
１１０４、１１０４ａ、１１０４ｂ、１１１２、１１１２ａ、１１１２ｂ、１１１４、１１１４ａ、１１１４ｂ、１３０６、１３０６ａ、１３０６ｂ、１３１４  ビア
１１０６、１３１６、１３４０  金属層
１３００  キャリア
１３０８  第１の金属層、金属層
１３１０  第１の誘電体層、誘電体層
１３１８  第２の誘電体層、誘電体層
１３６０  はんだボール
１５０４、１７０６  第１の金属層
１５０６  フォトレジスト層、レジスト層、フォト現像レジスト層
１５１０、１７０８  第２の金属層
１９００  集積デバイス
１９０２  モバイルフォンデバイス
１９０４  ラップトップコンピュータデバイス
１９０６  固定位置端末デバイス
【図１】
0006748186.tif 000002
【図２】
0006748186.tif 000003
【図３】
0006748186.tif 000004
【図４】
0006748186.tif 000005
【図５】
0006748186.tif 000006
【図６】
0006748186.tif 000007
【図７】
0006748186.tif 000008
【図８】
0006748186.tif 000009
【図９】
0006748186.tif 000010
【図１０】
0006748186.tif 000011
【図１１】
0006748186.tif 000012
【図１２】
0006748186.tif 000013
【図１３Ａ】
0006748186.tif 000014
【図１３Ｂ】
0006748186.tif 000015
【図１３Ｃ】
0006748186.tif 000016
【図１４】
0006748186.tif 000017
【図１５】
0006748186.tif 000018
【図１６】
0006748186.tif 000019
【図１７】
0006748186.tif 000020
【図１８】
0006748186.tif 000021
【図１９】
0006748186.tif 000022