(57)【特許請求の範囲】
【請求項１】
同期整流型のＤＣ／ＤＣコンバータのコントローラであって、
前記ＤＣ／ＤＣコンバータの出力信号が目標値に近づくようにパルス信号を生成するパルス変調器と、
前記ＤＣ／ＤＣコンバータのコイル電流の検出値がゼロクロス用のしきい値と交差すると逆流検出信号をアサートし、前記ＤＣ／ＤＣコンバータの同期整流トランジスタをオフさせる逆流検出回路と、
前記パルス信号の周期にもとづいて、前記逆流検出回路の動作パラメータを制御するオプティマイザと、
を備えることを特徴とするコントローラ。
【請求項２】
前記オプティマイザは、前記パルス信号の周期が最大値に近づくように、前記逆流検出回路の動作パラメータを制御することを特徴とする請求項１に記載のコントローラ。
【請求項３】
前記オプティマイザは、前記パルス信号の周期より長いインターバルで、アクティブとなることを特徴とする請求項１または２に記載のコントローラ。
【請求項４】
前記オプティマイザは、前記パルス信号の周期を測定する周期カウンタを含むことを特徴とする請求項１から３のいずれかに記載のコントローラ。
【請求項５】
前記周期カウンタは、前記パルス信号の周期を２回測定し、その後次の測定まで動作停止し、
前記オプティマイザは、
１回目の測定を、直前の休止期間における動作パラメータを用いて行い、
２回目の測定を、１回目の測定で用いた動作パラメータから所定ステップ変化させた動作パラメータを用いて行い、
２回の測定値の比較結果にもとづいて、次の休止期間で使用する動作パラメータを決定することを特徴とする請求項４に記載のコントローラ。
【請求項６】
前記オプティマイザは、アップステートとダウンステートが切りかえ可能であり、
アップステートにおいて、２回目の測定で使用する動作パラメータは、１回目の測定で使用する動作パラメータを第１方向に変化させたものであり、
ダウンステートにおいて、２回目の測定で使用する動作パラメータは、１回目の測定で使用する動作パラメータを第１方向と反対方向の第２方向に変化させたものであることを特徴とする請求項５に記載のコントローラ。
【請求項７】
前記オプティマイザは、
２回目の測定値が１回目の測定値より長いとき、前記動作パラメータを２回目の動作パラメータよりもさらに第１方向に変化させ、前記オプティマイザをアップステートにセットし、
２回目の測定値が１回目の測定値より短いとき、前記動作パラメータを２回目の動作パラメータよりも第２方向に変化させ、前記オプティマイザをアップステートにセットすることを特徴とする請求項６に記載のコントローラ。
【請求項８】
前記逆流検出回路は、
前記コイル電流の検出値を前記しきい値と比較するコンパレータと、
前記コンパレータの出力を遅延させて前記検出信号を生成する可変遅延回路と、
を含み、
前記オプティマイザは、前記可変遅延回路の遅延時間を制御することを特徴とする請求項１から５のいずれかに記載のコントローラ。
【請求項９】
前記逆流検出回路は、前記コイル電流の検出値を前記しきい値と比較するコンパレータを含み、
前記オプティマイザは、前記コンパレータのオフセット電圧を制御することを特徴とする請求項１から７のいずれかに記載のコントローラ。
【請求項１０】
前記逆流検出回路は、前記コイル電流の検出値を前記しきい値と比較するコンパレータを含み、
前記オプティマイザは、前記しきい値を制御することを特徴とする請求項１から７のいずれかに記載のコントローラ。
【請求項１１】
前記コイル電流の検出値は、前記ＤＣ／ＤＣコンバータのインダクタの両端間の電圧にもとづいて生成されることを特徴とする請求項１から１０のいずれかに記載のコントローラ。
【請求項１２】
前記コイル電流の検出値は、前記ＤＣ／ＤＣコンバータのインダクタと直列に設けられたセンス抵抗の電圧降下にもとづいて生成されることを特徴とする請求項１から１０のいずれかに記載のコントローラ。
【請求項１３】
前記コイル電流の検出値は、前記ＤＣ／ＤＣコンバータの同期整流トランジスタの両端間の電圧にもとづいて生成されることを特徴とする請求項１から１０のいずれかに記載のコントローラ。
【請求項１４】
ひとつの半導体基板に一体集積化されることを特徴とする請求項１から１３のいずれかに記載のコントローラ。
【請求項１５】
請求項１から１４のいずれかに記載のコントローラを備えることを特徴とする同期整流型のＤＣ／ＤＣコンバータ。
【請求項１６】
同期整流型のＤＣ／ＤＣコンバータであって、
前記ＤＣ／ＤＣコンバータの出力信号が目標値に近づくようにパルス信号を生成するパルス変調器と、
前記ＤＣ／ＤＣコンバータのコイル電流の検出値を生成する電流検出回路と、
前記コイル電流の検出値がゼロクロス用のしきい値と交差すると、検出信号をアサートする逆流検出回路と、
前記パルス信号にもとづいて、前記ＤＣ／ＤＣコンバータのスイッチングトランジスタおよび同期整流トランジスタを駆動するとともに、前記検出信号がアサートされると、前記ＤＣ／ＤＣコンバータの同期整流トランジスタをオフするドライバと、
前記パルス信号の周期にもとづいて、前記逆流検出回路の動作パラメータを制御するオプティマイザと、
を備えることを特徴とするＤＣ／ＤＣコンバータ。
【請求項１７】
請求項１５または１６に記載のＤＣ／ＤＣコンバータを備えることを特徴とする電子機器。
【請求項１８】
同期整流型のＤＣ／ＤＣコンバータの制御方法であって、
前記ＤＣ／ＤＣコンバータの出力信号が目標値に近づくようにパルス信号を生成するステップと、
前記ＤＣ／ＤＣコンバータのコイル電流の検出値を生成するステップと、
前記コイル電流の検出値がゼロクロス用のしきい値と交差すると、検出信号をアサートするステップと、
前記パルス信号にもとづいて、前記ＤＣ／ＤＣコンバータのスイッチングトランジスタおよび同期整流トランジスタを駆動するステップと、
前記検出信号がアサートされると、前記ＤＣ／ＤＣコンバータの同期整流トランジスタをオフするステップと、
前記パルス信号の周期にもとづいて、前記検出信号を生成する際の応答速度を制御するステップと、
を備えることを特徴とする制御方法。
【請求項１９】
前記パルス信号の周期を測定するステップをさらに備え、
前記応答速度を制御するステップは、前記パルス信号の周期が長くなるように、前記応答速度を制御することを特徴とする請求項１８に記載の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ／ＤＣコンバータ（スイッチングレギュレータ）に関する。
【背景技術】
【０００２】
近年の携帯電話端末、タブレットＰＣ（Personal Computer）等の電子機器には、電池電圧よりも高い電源電圧を必要とする液晶ドライバや、電池電圧よりも低い電源電圧を必要とする各種プロセッサが搭載される。このようなデバイスに適切な電源電圧を供給するために、ＤＣ／ＤＣコンバータが利用される。
【０００３】
図１は、同期整流型の降圧ＤＣ／ＤＣコンバータ１００ｒのブロック図である。ＤＣ／ＤＣコンバータ１００ｒは、入力端子Ｐ１に直流の入力電圧ＶＩＮを受け、所定の目標値ＶＯＵＴ（ＲＥＦ）に安定化された出力電圧ＶＯＵＴを生成し、出力端子Ｐ２に接続される負荷に供給する。
【０００４】
ＤＣ／ＤＣコンバータ１００ｒは、スイッチングトランジスタＭ１、同期整流トランジスタＭ２、インダクタＬ１、出力キャパシタＣ１およびコントローラ２００を備える。コントローラ２００は、出力電圧ＶＯＵＴが目標値ＶＯＵＴ（ＲＥＦ）に近づくように、デューティ比（パルス幅）やスイッチング周波数の少なくともひとつが調節されるパルス信号を生成し、このパルス信号に応じてスイッチングトランジスタＭ１および同期整流トランジスタＭ２をスイッチングする。
【０００５】
図２（ａ）〜（ｃ）は、ＤＣ／ＤＣコンバータ１００ｒの動作波形図である。コイル電流ＩＬは、出力キャパシタＣ１に流れ込む向きを正とする。図２（ａ）には重負荷時の、図２（ｂ）には軽負荷時の波形が示される。図２（ｂ）に示すように、出力電流ＩＯＵＴが低下すると、コイル電流ＩＬが逆流し、ハッチングを付したように負となる。負のコイル電流ＩＬは、同期整流トランジスタＭ２を介して接地に捨てられており、無駄な電力を消費する。
【０００６】
コイル電流ＩＬの逆流による効率低下を防止するために、軽負荷時において不連続モードが使用される。図２（ｃ）には、不連続モードの動作波形図が示される。不連続モードでは、コイル電流ＩＬの逆流が検出されると、スイッチングトランジスタＭ１、同期整流トランジスタＭ２を両方オフとし、ハイインピーダンス状態とする。これにより、負のコイル電流ＩＬが遮断され、効率が改善される。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００８−１０９７６１号公報
【特許文献２】特開２００４−３１２９１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明者は、不連続モードについて検討した結果、以下の課題を認識するに至った。図３（ａ）〜（ｃ）は、不連続モードの動作波形を示す。コントローラは、コンパレータを利用してコイル電流ＩＬの逆流を検出する。具体的には電流検出回路によってコイル電流ＩＬを検出し、コンパレータは、コイル電流ＩＬの検出値を、ゼロよりわずかに高いしきい値ＩＴＨと比較し、それらのクロスを検出すると、ＺＥＲＯＣＯＭＰ信号をアサートする。そしてＺＥＲＯＣＯＭＰ信号のアサートをトリガとして、同期整流トランジスタＭ２がターンオフする。遅延τＤＥＴは電流検出回路およびコンパレータの検出遅延を表し、τＤＲＶは、同期整流トランジスタＭ２のドライバなどの伝搬遅延を表す。
【０００９】
図３（ａ）に示すように、ＩＬが完全にゼロである理想ゼロクロス点において同期整流トランジスタＭ２がオフするように、しきい値ＩＴＨは、検出遅延τＤＥＴと伝搬遅延τＤＲＶならびにコイル電流ＩＬの傾きを考慮して、設計されている。ところが検出遅延τＤＥＴと伝搬遅延τＤＲＶは一定であるとは限らず、バラツキを有する。
【００１０】
たとえば電流検出回路においてコイル電流ＩＬの検出にフィルタ回路を用いる場合、そのフィルタ回路の構成部品のばらつきによって、検出遅延τＤＥＴがばらつく。あるいは同期整流トランジスタＭ２やドライバが外付けされるアプリケーションでは、伝搬遅延τＤＲＶのばらつきが顕著となる。
【００１１】
図３（ｂ）に示すように、総遅延（τＤＥＴ＋τＤＲＶ）が図３（ａ）の設計値より短い場合、正のコイル電流ＩＬが流れている間に、同期整流トランジスタＭ２がターンオフする。その結果、コイル電流ＩＬは、同期整流トランジスタＭ２と並列な還流ダイオード（ボディ）に流れることとなり、効率が低下する。
【００１２】
図３（ｃ）に示すように、総遅延（τＤＥＴ＋τＤＲＶ）が図３（ａ）の設計値より長い場合、負のコイル電流ＩＬが流れることとなり、やはり効率は低下する。なお同様の問題は、昇圧型、昇降圧型のＤＣ／ＤＣコンバータにおいても生じうる。
【００１３】
本発明はかかる状況においてなされたものであり、そのある態様の例示的な目的のひとつは、効率を改善した同期整流型のＤＣ／ＤＣコンバータの提供にある。
【課題を解決するための手段】
【００１４】
本発明のある態様は、同期整流型のＤＣ／ＤＣコンバータのコントローラに関する。コントローラは、ＤＣ／ＤＣコンバータの出力信号が目標値に近づくようにパルス信号を生成するパルス変調器と、ＤＣ／ＤＣコンバータのコイル電流の検出値がゼロクロス用のしきい値と交差すると、逆流検出信号をアサートし、ＤＣ／ＤＣコンバータの同期整流トランジスタをオフさせる逆流検出回路と、パルス信号にもとづいて、逆流検出回路の動作パラメータを制御するオプティマイザと、を備える。
【００１５】
本発明が検討したところ、軽負荷状態において生成されるパルス信号の周期（あるいは間隔、不連続モードのハイインピーダンス区間の長さ）と、ＤＣ／ＤＣコンバータの効率は、相関を有すること認識した。したがってパルス信号にもとづいて、逆流検出回路の動作パラメータを変化させることで、効率を改善できる。
【００１６】
なお逆流検出回路の動作パラメータは、コイル電流の検出値としきい値の交差から同期整流トランジスタのターンオフまでの遅延時間を調節できるさまざまなものを含みうる。
【００１７】
オプティマイザは、パルス信号の周期にもとづいて逆流検出回路の動作パラメータを制御してもよい。オプティマイザは、パルス信号の周期が最大値に近づくように、逆流検出回路の動作パラメータを制御してもよい。効率の最大点は、パルス信号の周期の最長点と一致するか、またはその近傍に存在する。したがって、パルス信号の周期が長くなるように変化させることで、効率を改善できる。あるいはパルス信号の周期が所定の範囲に含まれるように、逆流検出回路の動作パラメータを制御してもよい。
【００１８】
オプティマイザは、パルス信号の周期より長いインターバルで、アクティブとなってもよい。インターバルの間は、オプティマイザを停止することで、消費電力を低減できる。
【００１９】
オプティマイザは、パルス信号の周期を測定する周期カウンタを含んでもよい。
【００２０】
周期カウンタは、パルス信号の周期を２回測定し、その後次の測定まで動作を停止してもよい。オプティマイザは、１回目の測定を、直前の休止期間における動作パラメータを用いて行い、２回目の測定を、１回目の測定で用いた動作パラメータから所定ステップ変化させた動作パラメータを用いて行い、２回の測定値の比較結果にもとづいて、次の休止期間で使用する動作パラメータを決定してもよい。
【００２１】
オプティマイザは、アップステートとダウンステートが切りかえ可能であり、アップステートにおいて、２回目の測定で使用する動作パラメータは、１回目の測定で使用する動作パラメータを第１方向に変化させたものであり、ダウンステートにおいて、２回目の測定で使用する動作パラメータは、１回目の測定で使用する動作パラメータを第１方向と反対方向の第２方向に変化させたものであってもよい。
【００２２】
オプティマイザは、２回目の測定値が１回目の測定値より長いとき、動作パラメータを２回目の動作パラメータよりもさらに第１方向に変化させ、オプティマイザをアップステートにセットし、２回目の測定値が１回目の測定値より短いとき、動作パラメータを２回目の動作パラメータよりも第２方向に変化させ、オプティマイザをアップステートにセットしてもよい。
【００２３】
逆流検出回路は、コイル電流の検出値をしきい値と比較するコンパレータと、コンパレータの出力を遅延させて逆流検出信号を生成する可変遅延回路と、を含んでもよい。オプティマイザは、可変遅延回路の遅延時間を制御してもよい。
【００２４】
逆流検出回路は、コイル電流の検出値をしきい値と比較するコンパレータを含んでもよい。オプティマイザは、コンパレータのオフセット電圧を制御してもよい。
【００２５】
逆流検出回路は、コイル電流の検出値をしきい値と比較するコンパレータを含んでもよい。オプティマイザは、しきい値を制御してもよい。
【００２６】
コイル電流の検出値は、ＤＣ／ＤＣコンバータのインダクタの両端間の電圧にもとづいて生成されてもよい。
この場合、インダクタの直列抵抗を利用してコイル電流が検出されるが、直列抵抗の電圧降下を抽出するために、フィルタが併用される。この態様によれば、フィルタの時定数やインダクタのインダクタンスのばらつきに起因する効率低下を抑制できる。
【００２７】
コイル電流の検出値は、ＤＣ／ＤＣコンバータのインダクタと直列に設けられたセンス抵抗の電圧降下にもとづいて生成されてもよい。コイル電流の検出値は、ＤＣ／ＤＣコンバータの同期整流トランジスタの両端間の電圧にもとづいて生成されてもよい。
【００２８】
コントローラは、ひとつの半導体基板に一体集積化されてもよい。
【００２９】
本発明の別の態様は、同期整流型のＤＣ／ＤＣコンバータに関する。ＤＣ／ＤＣコンバータは、上述のいずれかのコントローラを備える。
【００３０】
本発明の別の態様もまた、同期整流型のＤＣ／ＤＣコンバータに関する。ＤＣ／ＤＣコンバータは、ＤＣ／ＤＣコンバータの出力信号が目標値に近づくようにパルス信号を生成するパルス変調器と、ＤＣ／ＤＣコンバータのコイル電流の検出値を生成する電流検出回路と、コイル電流の検出値がゼロクロス用のしきい値と交差すると、逆流検出信号をアサートする逆流検出回路と、パルス信号にもとづいて、ＤＣ／ＤＣコンバータのスイッチングトランジスタおよび同期整流トランジスタを駆動するとともに、検出信号がアサートされると、ＤＣ／ＤＣコンバータの同期整流トランジスタをオフするドライバと、パルス信号にもとづいて、逆流検出回路の動作パラメータを制御するオプティマイザと、を備える。
【００３１】
なお、以上の構成要素の任意の組み合わせや、本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００３２】
本発明のある態様によれば、同期整流型のＤＣ／ＤＣコンバータの効率を改善できる。
【図面の簡単な説明】
【００３３】
【図１】同期整流型の降圧ＤＣ／ＤＣコンバータのブロック図である。
【図２】図２（ａ）〜（ｃ）は、ＤＣ／ＤＣコンバータの動作波形図である。
【図３】図３（ａ）〜（ｃ）は、不連続モードの動作波形を示す図である。
【図４】実施の形態に係るＤＣ／ＤＣコンバータのブロック図である。
【図５】逆流検出回路およびオプティマイザの構成例を示す回路図である。
【図６】図６（ａ）〜（ｄ）は、効率、遅延量τＤ、パルス信号の周期ＴＰ、同期整流トランジスタがターンオフするタイミングにおけるコイル電流ＩＬの一例を示す図である。
【図７】オプティマイザの動作の一例を示すタイムチャートである。
【図８】オプティマイザの最適化アルゴリズムを示すフローチャートである。
【図９】実施の形態に係るコントローラの構成例を示す回路図である。
【図１０】実施の形態に係るＤＣ／ＤＣコンバータを備える電子機器の一例を示す図である。
【図１１】図１１（ａ）、（ｂ）は、電流検出の変形例を示す図である。
【発明を実施するための形態】
【００３４】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００３５】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
【００３６】
図４は、実施の形態に係るＤＣ／ＤＣコンバータ１００のブロック図である。本実施の形態ではＤＣ／ＤＣコンバータ１００は、降圧型ＤＣ／ＤＣコンバータ（Ｂｕｃｋコンバータ）であるものとする。ＤＣ／ＤＣコンバータ１００は、入力端子Ｐ１に直流の入力電圧ＶＩＮを受け、所定の目標値ＶＯＵＴ（ＲＥＦ）に安定化された出力電圧ＶＯＵＴを生成し、出力端子Ｐ２に接続される負荷に供給する。
【００３７】
スイッチングトランジスタＭ１、同期整流トランジスタＭ２、インダクタＬ１、出力キャパシタＣ１は、Ｂｕｃｋコンバータの出力回路を構成している。
【００３８】
パルス変調器２０２は、ＤＣ／ＤＣコンバータ１００の出力信号（出力電圧ＶＯＵＴ）が目標値ＶＯＵＴ（ＲＥＦ）に近づくようにパルス信号Ｓ１を生成する。ドライバ１０２は、パルス信号Ｓ１に応じてスイッチングトランジスタＭ１および同期整流トランジスタＭ２をスイッチングする。なお本実施の形態においてスイッチングトランジスタＭ１はＮチャンネルＭＯＳＦＥＴであり、スイッチングトランジスタＭ１をターンオンするために、ブートストラップキャパシタＣ２を含むブートストラップ回路（不図示）が設けられる。スイッチングトランジスタＭ１はＰチャンネルＭＯＳＦＥＴであってもよく、この場合、ブートストラップ回路は不要である。
【００３９】
電流検出回路１０４は、インダクタＬ１に流れるコイル電流ＩＬの検出値を示す電流検出信号ＶＣＳを生成する。
【００４０】
逆流検出回路２０４は、ＤＣ／ＤＣコンバータ１００のコイル電流ＩＬの検出値ＶＣＳがゼロクロス用のしきい値ＶＴＨと交差すると、逆流検出信号Ｓ２（ＺＥＲＯＣＯＭＰとも表記する）をアサートし、ＤＣ／ＤＣコンバータ１００の同期整流トランジスタＭ２をオフさせる。しきい値ＶＴＨはゼロ近傍の正の値に設定される。
【００４１】
逆流検出オプティマイザ（以下、単にオプティマイザ２０６ともいう）２０６は、パルス信号Ｓ１にもとづいて、逆流検出回路２０４の動作パラメータを制御する。言い換えれば逆流検出回路２０４は、コイル電流ＩＬの検出値ＶＣＳとしきい値ＶＴＨの交差から同期整流トランジスタＭ２のターンオフまでの遅延時間τに影響を与える少なくともひとつの動作パラメータが可変に構成されている。
【００４２】
以上がＤＣ／ＤＣコンバータ１００の構成である。続いてその動作を説明する。
【００４３】
図３（ａ）〜（ｃ）を参照したとおり、ＤＣ／ＤＣコンバータ１００の軽負荷時における効率は、同期整流トランジスタＭ２をターンオフするタイミングに応じている。本発明者が検討したところ、図３（ａ）の最適タイミングｔＺＣあるいはその近傍において、パルス信号Ｓ１の周期（パルス信号Ｓ１の間隔）は最大値をとり、図３（ｂ）に示すようにターンオフタイミングが図３（ａ）の最適タイミングよりも早まると、パルス信号Ｓ１の周期は短くなる。反対に、図３（ｃ）に示すようにターンオフタイミングが図３（ａ）の最適タイミングよりも遅くなった場合にも、パルス信号Ｓ１の周期は短くなる。
【００４４】
言い換えれば、パルス信号Ｓ１の周期が長くなるように、動作パラメータを変化させることにより、同期整流トランジスタＭ２のターンオフを、コイル電流ＩＬがゼロクロスするタイミングｔＺＣに近づけることができ、効率を改善することができる。
【００４５】
本発明は、図４のブロック図や回路図として把握され、あるいは上述の説明から導かれるさまざまな装置、回路に及ぶものであり、特定の構成に限定されるものではない。以下、本発明の範囲を狭めるためではなく、発明の本質や回路動作の理解を助け、またそれらを明確化するために、より具体的な制御方法、構成や実施例を説明する。
【００４６】
オプティマイザ２０６は、パルス信号Ｓ１の周期ＴＰを測定し、周期ＴＰの測定値にもとづいて逆流検出回路２０４の動作パラメータを制御する。好ましくはオプティマイザ２０６は、パルス信号Ｓ１の周期ＴＰが最大値に近づくように、逆流検出回路２０４の動作パラメータを制御してもよい。
【００４７】
図５は、逆流検出回路２０４およびオプティマイザ２０６の構成例を示す回路図である。この構成において、逆流検出回路２０４の動作パラメータは、逆流検出信号Ｓ２の遅延量に相当する。たとえば逆流検出回路２０４は、コンパレータ２２０および可変遅延回路２２２を備える。コンパレータ２２０は、電流検出信号ＶＣＳとしきい値電圧ＶＴＨを比較し、比較結果を示す比較信号Ｓ３を生成する。可変遅延回路２２２は、比較信号Ｓ３に可変の遅延τＤを与え、逆流検出信号Ｓ２を生成する。可変遅延回路２２２は、コンパレータ２２０と一体に構成されてもよい。
【００４８】
可変遅延回路２２２の構成は特に限定されず、公知技術を用いれば良い。たとえば可変遅延回路２２２は、ＣＲ回路を含み、キャパシタおよび抵抗の少なくとも一方を可変素子で構成し、容量値あるいは抵抗値を変化させることで、遅延量を変化させてもよい。あるいは可変遅延回路２２２は、直列に接続された複数の遅延素子と、複数の遅延素子の出力に設けられた複数のタップのうちにひとつを選択するセレクタと、を含んでもよい。
【００４９】
オプティマイザ２０６は、可変遅延回路２２２の遅延量τＤを制御する。オプティマイザ２０６は、周期カウンタ２１０およびロジック部２１２を含む。周期カウンタ２１０は、パルス信号Ｓ１の周期ＴＰを測定する。なお、パルス信号Ｓ１の周期を測定するとは、パルス信号Ｓ１そのものの周期を測定する場合のほか、パルス信号Ｓ１と同一、あるいは反転した関係にある信号の周期を測定することを含む。ロジック部２１２は、測定された周期ＴＰが長くなるように、可変遅延回路２２２の遅延量τＤを指定する制御信号Ｓ４を変化させる。
【００５０】
図６（ａ）〜（ｄ）は、効率、遅延量τＤ、パルス信号Ｓ１の周期ＴＰ、同期整流トランジスタＭ２がターンオフするタイミングにおけるコイル電流ＩＬの一例を示す図である。横軸のＺｅｒｏＡｄｊＣｏｄｅは、制御信号Ｓ４の値を示す。この例では図６（ｂ）に示すように遅延量τＤは、制御信号Ｓ４が大きいほど小さくなる。図６（ｄ）を参照すると、制御信号Ｓ４の値が１０のときに、コイル電流ＩＬがゼロのタイミングで同期整流トランジスタＭ２がターンオフする。図６（ａ）を参照すると、効率の最大点は、Ｓ４＝１０の近傍に存在する。さらに図６（ａ）と（ｃ）を比較すると、効率最大を与える制御信号Ｓ４と、パルス信号Ｓ１の周期Ｔｐの最長を与える制御信号Ｓ４は、実質的に一致し、あるいは両者は近接していることが分かる。
【００５１】
そこで、パルス信号Ｓ１の周期ＴＰが長くなるように、制御信号Ｓ４を調節することにより、効率を高めることができる。
【００５２】
続いて、オプティマイザ２０６の制御例を説明する。図７は、オプティマイザ２０６の動作の一例を示すタイムチャートである。オプティマイザ２０６を常時動作させておくと、消費電力が増大する。そこでオプティマイザ２０６は、パルス信号Ｓ１の周期より長いインターバルで、間欠的にアクティブとなり、残りのインターバルの期間中は動作を停止する。これにより消費電力の増加を抑制できる。
【００５３】
周期カウンタ２１０は、１回の動作期間の間に、制御信号Ｓ４（動作パラメータ）を変化させて、動作パラメータごとにパルス信号Ｓ１の周期を測定する。そして測定された周期の大小関係にもとづいて、次の休止期間における制御信号Ｓ４の値を決定する。たとえば周期カウンタ２１０は、１回の動作期間の間に、制御信号Ｓ４を二値Ｄ１，Ｄ２で変化させて、それぞれに対応する周期ＴＰ１，ＴＰ２を測定してもよい。１回目の測定は、直前の休止期間における動作パラメータを用いて行ってもよい。また２回目の測定は、１回目の測定で用いた動作パラメータから所定ステップ変化させた動作パラメータを用いて行ってもよい。そして２回の測定値ＴＰ１，ＴＰ２の比較結果にもとづいて、次の休止期間で使用する動作パラメータを決定してもよい。
【００５４】
オプティマイザ２０６は、アップステートとダウンステートが切りかえ可能である。アップステートにおいて、２回目の測定で使用する動作パラメータは、１回目の測定で使用する動作パラメータを第１方向に変化（たとえば増加）させたものである。ダウンステートにおいて、２回目の測定で使用する動作パラメータは、１回目の測定で使用する動作パラメータを第１方向と反対方向の第２方向に変化（たとえば減少）させたものである。
【００５５】
図８は、オプティマイザ２０６の最適化アルゴリズムを示すフローチャートである。動作期間に移行すると（Ｓ１００）、直前の休止期間における制御信号Ｓ４の状態で、周期ＴＰ１が測定される（Ｓ１０２）。そして、アップステートであれば（Ｓ１０４のＹ）、制御信号Ｓ４が１ステップ増加（インクリメント）する（Ｓ１０６）。反対にダウンステートであれば（Ｓ１０４のＮ）、制御信号Ｓ４が１ステップ減少（デクリメント）する（Ｓ１０８）。続いて、周期ＴＰ２が測定される（Ｓ１１０）。
【００５６】
ＴＰ１≦ＴＰ２であるとき（Ｓ１１２のＹ）、制御信号Ｓ４を１ステップ増加し（Ｓ１１４）、アップステートにセットされる（Ｓ１１６）。ＴＰ１＞ＴＰ２であるとき（Ｓ１１２のＮ）、制御信号Ｓ４が１ステップ減少し（Ｓ１１８）、ダウンステートにセットされる（Ｓ１２０）。なお、ステップＳ１１４，Ｓ１１８は省略してもよい。またステップＳ１１２において、ＴＰ１＝ＴＰ２である場合に、ステップＳ１１８に進んでもよい。
【００５７】
そして次の休止期間に移行し（Ｓ１２２）、所定のインターバルが経過すると、ステップＳ１００に戻る。
【００５８】
以上がオプティマイザ２０６の制御である。この制御によれば、パルス信号Ｓ１の周期が最大値より遠い場合には、それに近づけることができ、また最大値付近に維持し続けることができる。
【００５９】
図９は、実施の形態に係るコントローラ２００の構成例を示す回路図である。コントローラ２００は主として、図４のパルス変調器２０２、逆流検出回路２０４、オプティマイザ２０６を含み、ひとつの半導体基板に一体集積化された機能ＩＣ（Integrated Circuit）である。
【００６０】
コントローラ２００のフィードバック（ＦＢ）端子には、出力電圧ＶＯＵＴに応じたフィードバック信号ＶＦＢが入力される。パルス変調器２０２は、フィードバック信号ＶＦＢが基準電圧ＶＲＥＦに近づくように、パルス信号Ｓ１を生成する。パルス変調器２０２の構成、制御方式は特に限定されず、公知技術を用いればよい。
【００６１】
たとえばパルス変調器２０２は、エラーアンプ２３０、コンパレータ２３２およびリップル重畳回路２３４を備える。リップル重畳回路２３４は、パルス信号Ｓ１に応じたパルス信号Ｓ５を受け、リップル信号Ｓ６をエラーアンプ２３０の入力側に重畳する。エラーアンプ２３０は、フィードバック信号ＶＦＢと基準電圧ＶＲＥＦの誤差を増幅し、誤差信号ＶＥＲＲを生成する。コンパレータ２３２は、リップルが重畳されたフィードバック信号ＶＦＢを、誤差信号ＶＥＲＲと比較し、パルス信号Ｓ７を生成する。
【００６２】
電流検出回路１０４は、インダクタＬ１の両端間の電圧にもとづいて、インダクタＬ１に流れるコイル電流ＩＬを検出する。電流検出回路１０４についても公知技術を用いればよい。電流検出回路１０４の出力は、コントローラ２００のＣＳＰ端子およびＣＳＮ端子に入力される。
【００６３】
コントローラ２００のＶＯＳ端子には、インダクタＬ１の一端の電圧が入力される。逆流検出回路２０４は、ＣＳＰ端子の電圧とＶＯＳ端子を比較することにより、逆流検出信号Ｓ２を生成する。
【００６４】
ピーク電流検出回路２０８は、軽負荷時におけるスイッチングトランジスタＭ１のオン時間を規定するために設けられる。ピーク電流検出回路２０８は、ＣＳＰ端子とＣＳＮ端子の電位差を増幅するアンプ２４０と、アンプ２４０の出力信号Ｓ８をしきい値ＶＰＥＡＫと比較するピーク検出コンパレータ２４２を備える。ピーク検出コンパレータ２４２の出力Ｓ９は、コイル電流ＩＬが、電圧ＶＰＥＡＫに対応するピーク値ＩＰＥＡＫに達するとアサート（たとえばハイレベル）される。
【００６５】
ロジック回路２５０は、パルス信号Ｓ７、逆流検出信号Ｓ２、ピーク検出信号Ｓ９にもとづいて、パルス信号Ｓ１を生成するとともに、不連続モードで動作させるための制御信号Ｓ１０を生成する。ロジック回路２５０は、逆流検出信号Ｓ２がアサートされると、制御信号Ｓ１０をアサートする。ドライバ１０２は、制御信号Ｓ１０がアサートされると、スイッチングトランジスタＭ１、同期整流トランジスタＭ２をオフする。ロジック回路２５０は、軽負荷状態においては、ピーク検出信号Ｓ９に応じてスイッチングトランジスタＭ１のオン時間が規定され、ピーク検出信号Ｓ９がアサートされるまで、スイッチングトランジスタＭ１のオンが維持される。これにより、軽負荷状態においてインダクタＬ１に蓄えるエネルギーを規定することができる。
【００６６】
オプティマイザ２０６は、ロジック回路２５０の一部として構成することができる。
【００６７】
以上がコントローラ２００の構成である。このコントローラ２００によれば、ＤＣ／ＤＣコンバータ１００を高効率で動作させることができる。なお、ドライバ１０２やスイッチングトランジスタＭ１、同期整流トランジスタＭ２は、コントローラ２００に集積化されてもよい。
【００６８】
（用途）
図１０は、実施の形態に係るＤＣ／ＤＣコンバータ１００を備える電子機器７００の一例を示す図である。電子機器７００は、たとえば、携帯電話端末、デジタルカメラ、デジタルビデオカメラ、タブレット端末、ポータブルオーディオプレイヤなどの電池駆動型デバイスである。電子機器７００は、筐体７０２、電池７０４、マイクロプロセッサ７０６およびＤＣ／ＤＣコンバータ１００を備える。ＤＣ／ＤＣコンバータ１００は、その入力端子に電池７０４からの電池電圧ＶＢＡＴ（＝ＶＩＮ）を受け、出力端子に接続されるマイクロプロセッサ７０６に、出力電圧ＶＯＵＴを供給する。
【００６９】
電池駆動型の電子機器７００に、高効率動作が可能なＤＣ／ＤＣコンバータ１００を搭載することにより、電子機器７００の動作時間を延ばすことができる。
【００７０】
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
【００７１】
（第１変形例）
図１１（ａ）、（ｂ）は、電流検出の変形例を示す図である。図１１（ａ）では、インダクタＬ１と直列に、センス抵抗ＲＳが設けられる。アンプ２６０は、センス抵抗ＲＳの電圧降下を増幅し、コイル電流ＩＬの検出値を生成する。
【００７２】
図１１（ｂ）では、同期整流トランジスタＭ２のオン抵抗を利用して、コイル電流ＩＬが検出される。すなわちコイル電流ＩＬの検出値は、ＤＣ／ＤＣコンバータ１００の同期整流トランジスタＭ２の両端間の電圧ＶＤＳにもとづいて生成される。
【００７３】
（第２変形例）
逆流検出回路２０４の動作パラメータは、遅延時間には限定されない。たとえば図５において、コンパレータ２２０に入力されるしきい値電圧ＶＴＨを可変とし、このしきい値電圧ＶＴＨをオプティマイザ２０６によって制御してもよい。あるいは、コンパレータ２２０の入力オフセット電圧を可変とし、オフセット電圧ＶＯＦＳを、オプティマイザ２０６によって制御してもよい。
【００７４】
（第３変形例）
オプティマイザ２０６の制御アルゴリズムは、上述のそれには限定されず、公知の最大値探索のアルゴリズムを採用してもよい。たとえば単純に、動作パラメータを、スイープし、パルス周期ＴＰが最長となるポイントを探索してもよい。オプティマイザ２０６は、パルス信号Ｓ１の周期ＴＰが所定の目標範囲に含まれるように、逆流検出回路２０４の動作パラメータを制御してもよい。
【００７５】
（第４変形例）
実施の形態では、ＤＣ／ＤＣコンバータ１００の動作中に、オプティマイザ２０６による最適化を行ったがそれに限定されない。ＤＣ／ＤＣコンバータ１００の起動直後、負荷の動作前に、キャリブレーション期間を設け、キャリブレーション期間の間に、動作パラメータを最適化してもよい。
【００７６】
（第５変形例）
実施の形態では、パルス信号Ｓ１の周期ＴＰにもとづいて、逆流検出回路２０４の動作パラメータを制御したがそれに限定されない。たとえば、スイッチングトランジスタＭ１のオフ時間や、スイッチングトランジスタＭ１と同期整流トランジスタＭ２がハイインピーダンスとなる期間の長さにもとづいて、動作パラメータを制御してもよい。つまり効率と相関を有するパルス信号Ｓ１のさまざまな特性（周期、周波数、オン時間、オフ時間、ハイインピーダンス期間など）にもとづいて、動作パラメータを制御することが可能である。
【００７７】
（第６変形例）
実施の形態では、降圧コンバータを例に説明したが、本発明は、同期整流型の昇圧あるいは昇降圧コンバータにも適用可能である。
【００７８】
実施の形態にもとづき、具体的な用語を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【符号の説明】
【００７９】
１００…ＤＣ／ＤＣコンバータ、１０２…ドライバ、１０４…電流検出回路、Ｍ１…スイッチングトランジスタ、Ｍ２…同期整流トランジスタ、Ｌ１…インダクタ、Ｃ１…出力キャパシタ、Ｃ２…ブートストラップキャパシタ、Ｐ１…入力端子、Ｐ２…出力端子、２００…コントローラ、２０２…パルス変調器、２０４…逆流検出回路、２０６…オプティマイザ、２０８…ピーク電流検出回路、２１０…周期カウンタ、２１２…ロジック部、２２０…コンパレータ、２２２…可変遅延回路、２３０…エラーアンプ、２３２…コンパレータ、２３４…リップル重畳回路、２４０…アンプ、２４２…ピーク検出コンパレータ、２５０…ロジック回路、７００…電子機器、７０２…筐体、７０４…電池、７０６…マイクロプロセッサ、Ｓ１…パルス信号、Ｓ２…逆流検出信号、Ｓ３…比較信号、Ｓ４…制御信号。
【図１】
0006718308.tif 000002
【図２】
0006718308.tif 000003
【図３】
0006718308.tif 000004
【図４】
0006718308.tif 000005
【図５】
0006718308.tif 000006
【図６】
0006718308.tif 000007
【図７】
0006718308.tif 000008
【図８】
0006718308.tif 000009
【図９】
0006718308.tif 000010
【図１０】
0006718308.tif 000011
【図１１】
0006718308.tif 000012