(57)【特許請求の範囲】
【請求項１】
半導体スイッチング素子と、
前記半導体スイッチング素子に流れる主電流から分流されたセンス電流をセンス電圧に変換するセンス抵抗と、
前記センス電圧があらかじめ定められたしきい値を超えるか否かに基づいて、前記半導体スイッチング素子のオン駆動およびオフ駆動を制御するための制御信号を出力する過電流保護回路と、
前記センス電圧を、前記過電流保護回路から前記半導体スイッチング素子へオフ駆動時に出力される信号の電圧に順方向電圧を加えた電圧にクランプするダイオードとを備え、
前記過電流保護回路は、
前記センス電圧が前記しきい値を超えない場合、入力される信号に基づいて前記半導体スイッチング素子をオン駆動させる信号、または、オフ駆動させる信号を前記制御信号として出力し、
前記センス電圧が前記しきい値を超える場合、前記半導体スイッチング素子をオフ駆動させる信号を前記制御信号として出力し、
前記ダイオードは、前記センス電圧を、前記制御信号に順方向電圧を加えた電圧にクランプする、
半導体装置。
【請求項２】
前記過電流保護回路から出力される前記制御信号に基づいて、前記半導体スイッチング素子を駆動させる駆動信号を出力するバッファ回路をさらに備え、
前記ダイオードは、前記センス電圧を、前記駆動信号に順方向電圧を加えた電圧にクランプする、
請求項１に記載の半導体装置。
【請求項３】
半導体スイッチング素子と、
前記半導体スイッチング素子に流れる主電流から分流されたセンス電流をセンス電圧に変換するセンス抵抗と、
前記センス電圧があらかじめ定められたしきい値を超えるか否かに基づいて、前記半導体スイッチング素子のオン駆動およびオフ駆動を制御するための制御信号を出力する過電流保護回路と、
前記センス電圧を、前記過電流保護回路から前記半導体スイッチング素子へオフ駆動時に出力される信号の電圧に順方向電圧を加えた電圧にクランプするダイオードとを備え、
前記過電流保護回路は、
前記センス電圧が前記しきい値を超えない場合、入力される信号に基づいて前記半導体スイッチング素子をオン駆動させる信号、または、オフ駆動させる信号を前記制御信号として出力し、
前記センス電圧が前記しきい値を超える場合、前記半導体スイッチング素子をオフ駆動させる信号を前記制御信号として出力し、
前記過電流保護回路から出力される前記制御信号に基づいて、前記半導体スイッチング素子を駆動させる駆動信号を出力するバッファ回路をさらに備え、
前記ダイオードは、前記センス電圧を、前記駆動信号に順方向電圧を加えた電圧にクランプし、
前記ダイオードと前記過電流保護回路との間に設けられるＭＯＳＦＥＴをさらに備え、
前記ＭＯＳＦＥＴのドレイン端子には前記ダイオードのカソードが接続され、
前記ＭＯＳＦＥＴのゲート端子には前記過電流保護回路からの信号が入力され、
前記ＭＯＳＦＥＴのソース端子はグラウンドに接続され、
前記ダイオードは、前記センス電圧を順方向電圧にクランプする、
半導体装置。
【請求項４】
請求項１から請求項３のうちのいずれか１項に記載された半導体装置を含む電力変換装置と、
前記電力変換装置に接続される電源と、
前記電力変換装置に接続され、かつ、前記電源の出力が前記電力変換装置において変換されて入力される負荷とを備える、
電力変換システム。
【請求項５】
半導体スイッチング素子と、
前記半導体スイッチング素子に流れる主電流から分流されたセンス電流をセンス電圧に変換するセンス抵抗と、
前記センス電圧をクランプするクランプ回路と、
前記センス電圧があらかじめ定められたしきい値を超えるか否かを判定する判定回路と、
前記判定回路における判定結果に基づいて、前記半導体スイッチング素子のオン駆動およびオフ駆動、および、前記クランプ回路の駆動を制御する制御部とを備え、
前記制御部は、
前記センス電圧が前記しきい値を超えない場合、入力される信号に基づいて前記半導体スイッチング素子をオン駆動させ、または、オフ駆動させ、
前記センス電圧が前記しきい値を超える場合、前記半導体スイッチング素子をオフ駆動させ、
少なくとも前記半導体スイッチング素子がオフ駆動する期間および当該期間の後あらかじめ定められた期間の間、前記クランプ回路に前記センス電圧をクランプさせる、
半導体装置。
【請求項６】
前記半導体スイッチング素子は、ＩＧＢＴであり、
前記制御部は、
前記半導体スイッチング素子がオフ駆動する期間、および、当該期間の後前記半導体スイッチング素子のゲート−エミッタ間の電圧値が前記半導体スイッチング素子があらかじめ定められた電圧値以上になるまでの間、前記クランプ回路に前記センス電圧をクランプさせる、
請求項５に記載の半導体装置。
【請求項７】
前記クランプ回路は、ＭＯＳＦＥＴであり、
前記クランプ回路のドレイン端子には前記センス電圧が入力され、
前記クランプ回路のゲート端子には前記制御部からの信号が入力され、
前記クランプ回路のソース端子はグラウンドに接続される、
請求項５または請求項６に記載の半導体装置。
【請求項８】
前記センス電圧が入力されるローパスフィルターをさらに備え、
前記判定回路は、前記ローパスフィルターを介して入力された前記センス電圧が前記しきい値を超えるか否かを判定し、
前記クランプ回路は、前記ローパスフィルターを介して前記判定回路に入力される前記センス電圧をクランプする、
請求項５から請求項７のうちのいずれか１項に記載の半導体装置。
【請求項９】
請求項５から請求項８のうちのいずれか１項に記載された半導体装置を含む電力変換装置と、
前記電力変換装置に接続される電源と、
前記電力変換装置に接続され、かつ、前記電源の出力が前記電力変換装置において変換されて入力される負荷とを備える、
電力変換システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本願明細書に開示される技術は、半導体スイッチング素子を過電流から保護するための回路の誤動作を抑制するための技術に関するものである。
【背景技術】
【０００２】
従来、センス素子を備える半導体スイッチング素子の過電流保護回路では、センス素子が出力するセンス電流を抵抗などでセンス電圧に変換し、過電流の検出に用いている。【０００３】
センス電圧が一定のしきい値を超えた場合に、過電流保護回路内のコンパレータで当該センス電圧を検出する。そして、半導体スイッチング素子のゲートを遮断することによって、回路の過電流から半導体スイッチング素子を保護する。【０００４】
ところで、絶縁ゲート型バイポーラトランジスタ（ｉｎｓｕｌａｔｅｄ  ｇａｔｅ  ｂｉｐｏｌａｒ  ｔｒａｎｓｉｓｔｏｒ、すなわち、ＩＧＢＴ）、または、金属−酸化膜−半導体電界効果トランジスタ（ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｆｉｅｌｄ−ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ、すなわち、ＭＯＳＦＥＴ）などの半導体スイッチング素子の、ターンオン直後およびターンオフ直後には、「ミラー期間」と呼ばれる期間がある。【０００５】
上記のミラー期間には、半導体スイッチング素子のゲート駆動電流がゲート−エミッタ間を充放電する以外に、半導体スイッチング素子のゲート駆動電流がゲート−コレクタ間の容量を充放電する。そのため、ゲート−エミッタ間の電圧が一定となる。【０００６】
半導体スイッチング素子がミラー期間の状態にある場合、通常動作時と比べてセンス電圧が増加する傾向がある。そのため、ローパスフィルターなどを設けることによって、センス電圧の増加による過電流保護回路の誤動作を防止している。【０００７】
たとえば、特許文献１（特許第５７２６０３７号公報）には、半導体スイッチング素子のターンオン直後のミラー期間中において、過電流保護回路のしきい値またはセンス電圧を調整することによって、過電流保護回路の誤動作を防止する回路が示されている。【０００８】
また、たとえば、特許文献２（特開平５−２７６７６１号公報）には、並列接続された半導体スイッチング素子のセンス電圧の上昇に起因して生じる過電流保護回路の誤動作について、そのスイッチング特性の不均一性および逆回復電流に着目することによって、半導体スイッチング素子のターンオン後およびターンオフ後の一定期間には、半導体スイッチによってセンス電流をバイパスする技術が示されている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特許第５７２６０３７号公報
【特許文献２】特開平５−２７６７６１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
従来の過電流保護回路では、半導体スイッチング素子のターンオン直後のミラー期間におけるセンス電圧の上昇に着目し、過電流保護の誤動作防止の手段が講じられていた。一方で、半導体スイッチング素子のターンオフ直後のミラー期間におけるセンス電圧の上昇については、あまり考慮されていない。【００１１】
これは、半導体スイッチング素子のターンオン直後のミラー期間中と同様に、半導体スイッチング素子のターンオフ直後のミラー期間中にもセンス電圧が上昇するが、通常、半導体スイッチング素子のターンオフ中には過電流保護回路の検出をマスクしているため、誤動作することはないためである。【００１２】
しかしながら、たとえば、半導体スイッチング素子がターンオフし、当該ターンオフの直後のミラー期間の途中またはミラー期間の終了直後に、再度半導体スイッチング素子がターンオンする動作パターンである場合には、半導体スイッチング素子のターンオフ直後のミラー期間におけるセンス電圧の上昇が問題となることがある。【００１３】
このような動作パターンでは、半導体スイッチング素子のターンオフ直後のミラー期間において上昇したセンス電圧が、半導体スイッチング素子のターンオン時にも残存する。そのため、半導体スイッチング素子のターンオンと同時に、ミラー期間において上昇していたセンス電圧が過電流保護回路を誤動作させることとなる。【００１４】
ここで、上記の特許文献２（特開平５−２７６７６１号公報）では、半導体スイッチング素子のターンオフ直後のセンス電流を一定期間バイパスすることによって、過電流保護回路の誤動作を防止している。しかしながら、特許文献２（特開平５−２７６７６１号公報）で対象としているのは、半導体スイッチング素子の不均一性または逆回復電流によるセンス電圧の上昇である。これらの要因によるセンス電圧の上昇期間は、一般にミラー期間よりも短い。したがって、上記のようなミラー期間におけるセンス電圧の上昇が起きた場合、特許文献２（特開平５−２７６７６１号公報）におけるバイパス回路によってセンス電流のバイパス動作を行うと、バイパス期間の長さが不十分となる。すなわち、過電流保護回路が誤動作する恐れがある。【００１５】
本願明細書に開示される技術は、以上に記載されたような問題を解決するためになされたものであり、半導体スイッチング素子のターンオフ直後のミラー期間におけるセンス電圧の上昇によって生じる、過電流保護回路の誤動作を抑制することができる技術を提供することを目的とするものである。
【課題を解決するための手段】
【００１６】
本願明細書に開示される技術の第１の態様は、半導体スイッチング素子と、前記半導体スイッチング素子に流れる主電流から分流されたセンス電流をセンス電圧に変換するセンス抵抗と、前記センス電圧があらかじめ定められたしきい値を超えるか否かに基づいて、前記半導体スイッチング素子のオン駆動およびオフ駆動を制御するための制御信号を出力する過電流保護回路と、前記センス電圧を、前記過電流保護回路から前記半導体スイッチング素子へオフ駆動時に出力される信号の電圧に順方向電圧を加えた電圧にクランプするダイオードとを備え、前記過電流保護回路は、前記センス電圧が前記しきい値を超えない場合、入力される信号に基づいて前記半導体スイッチング素子をオン駆動させる信号、または、オフ駆動させる信号を前記制御信号として出力し、前記センス電圧が前記しきい値を超える場合、前記半導体スイッチング素子をオフ駆動させる信号を前記制御信号として出力し、前記ダイオードは、前記センス電圧を、前記制御信号に順方向電圧を加えた電圧にクランプする。
本願明細書に開示される技術の第２の態様は、半導体スイッチング素子と、前記半導体スイッチング素子に流れる主電流から分流されたセンス電流をセンス電圧に変換するセンス抵抗と、前記センス電圧があらかじめ定められたしきい値を超えるか否かに基づいて、前記半導体スイッチング素子のオン駆動およびオフ駆動を制御するための制御信号を出力する過電流保護回路と、前記センス電圧を、前記過電流保護回路から前記半導体スイッチング素子へオフ駆動時に出力される信号の電圧に順方向電圧を加えた電圧にクランプするダイオードとを備え、前記過電流保護回路は、前記センス電圧が前記しきい値を超えない場合、入力される信号に基づいて前記半導体スイッチング素子をオン駆動させる信号、または、オフ駆動させる信号を前記制御信号として出力し、前記センス電圧が前記しきい値を超える場合、前記半導体スイッチング素子をオフ駆動させる信号を前記制御信号として出力し、前記過電流保護回路から出力される前記制御信号に基づいて、前記半導体スイッチング素子を駆動させる駆動信号を出力するバッファ回路をさらに備え、前記ダイオードは、前記センス電圧を、前記駆動信号に順方向電圧を加えた電圧にクランプし、前記ダイオードと前記過電流保護回路との間に設けられるＭＯＳＦＥＴをさらに備え、前記ＭＯＳＦＥＴのドレイン端子には前記ダイオードのカソードが接続され、前記ＭＯＳＦＥＴのゲート端子には前記過電流保護回路からの信号が入力され、前記ＭＯＳＦＥＴのソース端子はグラウンドに接続され、前記ダイオードは、前記センス電圧を順方向電圧にクランプする。
【００１７】
本願明細書に開示される技術の第３の態様は、上記の半導体装置を含む電力変換装置と、前記電力変換装置に接続される電源と、前記電力変換装置に接続され、かつ、前記電源の出力が前記電力変換装置において変換されて入力される負荷とを備える。
【００１８】
本願明細書に開示される技術の第４の態様は、半導体スイッチング素子と、前記半導体スイッチング素子に流れる主電流から分流されたセンス電流をセンス電圧に変換するセンス抵抗と、前記センス電圧をクランプするクランプ回路と、前記センス電圧があらかじめ定められたしきい値を超えるか否かを判定する判定回路と、前記判定回路における判定結果に基づいて、前記半導体スイッチング素子のオン駆動およびオフ駆動、および、前記クランプ回路の駆動を制御する制御部とを備え、前記制御部は、前記センス電圧が前記しきい値を超えない場合、入力される信号に基づいて前記半導体スイッチング素子をオン駆動させ、または、オフ駆動させ、前記センス電圧が前記しきい値を超える場合、前記半導体スイッチング素子をオフ駆動させ、少なくとも前記半導体スイッチング素子がオフ駆動する期間および当該期間の後あらかじめ定められた期間の間、前記クランプ回路に前記センス電圧をクランプさせる。
【００１９】
本願明細書に開示される技術の第５の態様は、上記の半導体装置を含む電力変換装置と、前記電力変換装置に接続される電源と、前記電力変換装置に接続され、かつ、前記電源の出力が前記電力変換装置において変換されて入力される負荷とを備える。
【発明の効果】
【００２０】
本願明細書に開示される技術の第１、２の態様によれば、半導体スイッチング素子のターンオフ直後におけるセンス電圧の上昇によって生じる、過電流保護回路の誤動作を適切に抑制することができる。具体的には、過電流保護回路によって半導体スイッチング素子をオフ駆動させる信号が出力されている間、ダイオードが当該信号に基づいてセンス電圧をクランプするため、半導体スイッチング素子のターンオフ後の期間にセンス電圧が上昇することによって過電流保護回路が誤動作することが抑制される。また、過電流保護回路から半導体スイッチング素子へオフ駆動時に出力される信号を用いてセンス電圧をクランプするため、別途、センス電圧をクランプするためのクランプ回路を実装する場合よりも出力端子数、および、部品点数を削減することができる。
【００２１】
本願明細書に開示される技術の第３の態様によれば、電力変換装置が、ダイオードを備える上記の半導体装置を含む。そのため、当該ダイオードの動作によって、判定回路における誤動作および制御部における誤動作を抑制しつつ、半導体スイッチング素子の信頼性を高めることができる。
【００２２】
本願明細書に開示される技術の第４の態様によれば、半導体スイッチング素子のターンオフ直後におけるセンス電圧の上昇によって生じる過電流保護回路の誤動作、および、半導体スイッチング素子のターンオン直後のミラー期間におけるセンス電圧の上昇によって生じる過電流保護回路の誤動作についても、適切に抑制することができる。
【００２３】
本願明細書に開示される技術の第５の態様によれば、電力変換装置が、クランプ回路を備える上記の半導体装置を含む。そのため、当該クランプ回路の動作によって、判定回路における誤動作および制御部における誤動作を抑制しつつ、半導体スイッチング素子の信頼性を高めることができる。
【００２４】
本願明細書に開示される技術に関する目的と、特徴と、局面と、利点とは、以下に示される詳細な説明と添付図面とによって、さらに明白となる。
【図面の簡単な説明】
【００２５】
【図１】実施の形態に関する、半導体スイッチング素子のターンオフ直後のミラー期間においてセンス電圧ＶＳが上昇する動作パターンを例示するタイミングチャートである。
【図２】実施の形態に関する、半導体装置を実現するための回路構成を概略的に例示する図である。
【図３】図２に例示される半導体装置の動作を例示するタイミングチャートである。
【図４】実施の形態に関する、半導体装置を実現するための回路構成を概略的に例示する図である。
【図５】図４に例示される半導体装置の動作を例示するタイミングチャートである。
【図６】実施の形態に関する、半導体装置を実現するための回路構成を概略的に例示する図である。
【図７】図６に例示される半導体装置の動作を例示するタイミングチャートである。
【図８】実施の形態に関する、半導体装置を実現するための回路構成を概略的に例示する図である。
【図９】図８に例示される半導体装置の動作を例示するタイミングチャートである。
【図１０】実施の形態に関する、半導体装置を実現するための回路構成を概略的に例示する図である。
【図１１】図１０に例示される半導体装置の動作を例示するタイミングチャートである。
【図１２】実施の形態に関する、半導体装置を実現するための回路構成を概略的に例示する図である。
【図１３】実施の形態に関する、半導体装置の動作を例示するタイミングチャートである。
【図１４】実施の形態に関する、半導体装置の動作を例示するタイミングチャートである。
【図１５】実施の形態に関する、電力変換装置を備える電力変換システムの構成を概略的に例示する図である。
【発明を実施するための形態】
【００２６】
以下、添付される図面を参照しながら実施の形態について説明する。
【００２７】
なお、図面は概略的に示されるものであり、説明の便宜のため、適宜、構成の省略、または、構成の簡略化がなされるものである。また、異なる図面にそれぞれ示される構成などの大きさおよび位置の相互関係は、必ずしも正確に記載されるものではなく、適宜変更され得るものである。
【００２８】
また、以下に示される説明では、同様の構成要素には同じ符号を付して図示し、それらの名称と機能とについても同様のものとする。したがって、それらについての詳細な説明を、重複を避けるために省略する場合がある。
【００２９】
＜第１の実施の形態＞
以下、本実施の形態に関する半導体装置について説明する。説明の便宜上、まず、半導体スイッチング素子のターンオフ直後のミラー期間におけるセンス電圧の上昇が問題となる場合について説明する。
【００３０】
図１は、半導体スイッチング素子のターンオフ直後のミラー期間においてセンス電圧が上昇する動作パターンを例示するタイミングチャートである。図１において、横軸が時間を表す。
【００３１】
図１に例示されるような動作パターン、すなわち、半導体スイッチング素子が時刻ｔ１においてターンオフし、当該ターンオフの直後のミラー期間の途中またはミラー期間の終了直後に、再度、半導体スイッチング素子が時刻ｔ２においてターンオンする動作パターンを想定する。
【００３２】
入力された電圧ＶＩＮは、半導体スイッチング素子のターンオフのタイミング、すなわち、時刻ｔ１でＨｉｇｈレベルの電圧信号からＬｏｗレベルの電圧信号に切り替わる。そして、電圧ＶＩＮは、半導体スイッチング素子のターンオンのタイミング、すなわち、時刻ｔ２でＬｏｗレベルの電圧信号からＨｉｇｈレベルの電圧信号に切り替わる。なお、半導体スイッチング素子がターンオフ状態である間は、過電流保護回路は動作しない。
【００３３】
センス電圧ＶＳは、半導体スイッチング素子のターンオフのタイミング、すなわち、時刻ｔ１で上昇する。そして、センス電圧ＶＳは、半導体スイッチング素子のターンオンのタイミング、すなわち、時刻ｔ２でも、上昇した電圧値に維持される。
【００３４】
このような動作パターンである場合には、半導体スイッチング素子のターンオフ直後のミラー期間において上昇したセンス電圧ＶＳが、半導体スイッチング素子のターンオン時、すなわち、時刻ｔ２においても残存する。そのため、半導体スイッチング素子のターンオンと同時に、ミラー期間において上昇していたセンス電圧ＶＳが過電流保護回路を誤動作させることとなる。
【００３５】
過電流保護回路が誤動作することによって、ゲート−エミッタ間の電圧ＶＧＥはＬｏｗレベルの電圧信号に切り替えられる。
【００３６】
上記の特許文献２（特開平５−２７６７６１号公報）では、半導体スイッチング素子のターンオフ直後センス電流を一定期間バイパスすることによって、過電流保護回路の誤動作を防止している。しかしながら、特許文献２（特開平５−２７６７６１号公報）で対象としているのは、半導体スイッチング素子の不均一性または逆回復電流によるセンス電圧ＶＳの上昇である。これらの要因によるセンス電圧ＶＳの上昇期間は、一般にミラー期間よりも短い。したがって、上記のようなミラー期間におけるセンス電圧ＶＳの上昇が起きた場合、バイパス回路によるセンス電流のバイパス動作の期間の長さでは不十分であり、やはり過電流保護回路が誤動作する恐れがある。
【００３７】
＜半導体装置の構成について＞
図２は、本実施の形態に関する半導体装置を実現するための回路構成を概略的に例示する図である。なお、構成を理解しやすくする観点から、図２においては、一部の構成要素が省略、または、簡略化されて示される場合がある。
【００３８】
図２に例示されるように、半導体装置は、過電流保護の対象となる半導体スイッチング素子１２と、ゲート抵抗１４と、センス抵抗１６と、バッファ回路２２と、クランプ回路３０と、ローパスフィルター１０２と、過電流保護回路１０４とを備える。
【００３９】
半導体スイッチング素子１２は、エミッタ端子１２ａとともに電流センス端子１２ｂを備える、たとえば、ＩＧＢＴなどのトランジスタである。電流センス端子１２ｂには、半導体スイッチング素子１２のコレクタ電流、すなわち、主電流に比例するセンス電流が流れる。
【００４０】
半導体スイッチング素子１２は、たとえば、ゲート端子１２ｃに入力される駆動信号がＨｉｇｈレベルの電圧信号である場合にオン状態となり、ゲート端子１２ｃに入力される駆動信号がＬｏｗレベルの電圧信号である場合にオフ状態となる。
【００４１】
ゲート抵抗１４は、半導体スイッチング素子１２のゲート端子１２ｃに接続される。センス抵抗１６は、センス電流をセンス電圧ＶＳに変換する。センス抵抗１６は、半導体スイッチング素子１２のエミッタ端子１２ａと電流センス端子１２ｂとの間に接続される。また、センス抵抗１６は、半導体スイッチング素子１２に流れる主電流から分流されたセンス電流を電圧に変換する。
【００４２】
バッファ回路２２は、入力部１８から過電流保護回路１０４を介して入力された信号に基づいて、半導体スイッチング素子１２のゲート端子１２ｃに入力される駆動信号を生成する。
【００４３】
クランプ回路３０は、センス電圧ＶＳの上昇をクランプする、すなわち、センス電圧ＶＳを一定値の電圧に固定する。
【００４４】
ローパスフィルター１０２は、抵抗２４と、コンデンサ２６とを備える。
【００４５】
過電流保護回路１０４は、制御部２０と、コンパレータ２８と、基準電圧源３２とを備える。過電流保護回路１０４は、ローパスフィルター１０２を介して入力されるセンス電圧ＶＳに基づいて、半導体スイッチング素子１２に流れる主電流を監視する。
【００４６】
過電流保護回路１０４は、通常は、入力部１８から入力される信号をバッファ回路２２に伝達する。一方で、過電流保護回路１０４は、半導体スイッチング素子１２に過電流が流れたことを検出した場合には、バッファ回路２２に信号を伝達しないなどの、半導体スイッチング素子１２の保護動作を行う。
【００４７】
基準電圧源３２は、過電流保護回路１０４が半導体スイッチング素子１２の保護動作を開始するセンス電圧ＶＳのしきい値に対応する基準電圧Ｖｔｈを出力する。
【００４８】
コンパレータ２８の非反転入力端子、すなわち、＋端子には、ローパスフィルター１０２を介してセンス電圧ＶＳが入力される。一方で、コンパレータ２８の反転入力端子、すなわち、−端子には、基準電圧源３２が接続される。
【００４９】
コンパレータ２８の出力は、＋端子に入力されるセンス電圧ＶＳが−端子に入力される基準電圧Ｖｔｈよりも低い場合にはＬｏｗレベルの電圧信号となり、＋端子に入力されるセンス電圧ＶＳが−端子に入力される基準電圧Ｖｔｈよりも高い場合にはＨｉｇｈレベルの電圧信号となる。コンパレータ２８の出力は、制御部２０に入力される。
【００５０】
制御部２０には、入力部１８から信号が入力される。制御部２０は、コンパレータ２８からの出力信号がＬｏｗレベルの電圧信号である場合、入力部１８から入力された信号に基づく信号を第１出力から出力する。一方で、制御部２０は、コンパレータ２８からの出力信号がＨｉｇｈレベルの電圧信号である場合、スイッチング素子のゲートを遮断させる制御信号、すなわち、Ｌｏｗレベルの電圧信号を第１出力から出力する。そうすることによって、制御部２０は、半導体スイッチング素子１２を過電流から保護する。
【００５１】
また、制御部２０は、クランプ回路３０を制御するための信号を第２出力から出力する。制御部２０は、第１出力からＬｏｗレベルの電圧信号が出力される場合に、第２出力からＨｉｇｈレベルの電圧信号を出力する。
【００５２】
クランプ回路３０は、センス電圧ＶＳがローパスフィルター１０２に入力される経路から分岐して接続され、かつ、制御部２０の第２出力に接続される。クランプ回路３０は、制御部２０の第２出力からＨｉｇｈレベルの電圧信号が入力された場合に、センス電圧ＶＳの上昇をクランプする。一方で、クランプ回路３０は、制御部２０の第２出力からＬｏｗレベルの電圧信号が入力された場合に、動作を停止する。
【００５３】
図３は、図２に例示される半導体装置の動作を例示するタイミングチャートである。図３において、横軸が時間を表す。
【００５４】
図３に例示されるように、制御部２０の第１出力からＬｏｗレベルの電圧信号が出力されている間、第２出力からＨｉｇｈレベルの電圧信号を出力することによって、クランプ回路３０を駆動させ続ける。そうすることによって、半導体スイッチング素子１２のターンオフ直後のミラー期間におけるセンス電圧ＶＳの上昇をクランプし、すなわち、センス電圧ＶＳを一定値の電圧に固定することによって、過電流保護回路の誤動作を抑制することができる。
【００５５】
なお、センス電圧ＶＳの電圧値を表す波形のうち、点線で表される部分は、クランプ回路３０が動作しない場合のセンス電圧ＶＳの波形を表すものである。
【００５６】
＜第２の実施の形態＞
本実施の形態に関する半導体装置について説明する。以下の説明においては、以上に記載された実施の形態で説明された構成と同様の構成については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
【００５７】
＜半導体装置の構成について＞
図４は、本実施の形態に関する半導体装置を実現するための回路構成を概略的に例示する図である。
【００５８】
図４に例示されるように、半導体装置は、半導体スイッチング素子１２と、ゲート抵抗１４と、センス抵抗１６と、バッファ回路２２と、ＭＯＳＦＥＴ３４と、ローパスフィルター１０２と、過電流保護回路１０４とを備える。
【００５９】
ＭＯＳＦＥＴ３４は、クランプ回路として機能する。なお、クランプ回路として機能する構成として、たとえば、バイポーラトランジスタを用いることもできる。
【００６０】
ＭＯＳＦＥＴ３４は、センス電圧ＶＳがローパスフィルター１０２に入力される経路から分岐してドレイン端子が接続され、ソース端子がグラウンドに接続され、かつ、制御部２０の第２出力にゲート端子が接続される。なお、ＭＯＳＦＥＴ３４の代わりにバイポーラトランジスタが備えられる場合には、センス電圧ＶＳがローパスフィルター１０２に入力される経路から分岐してコレクタ端子が接続され、エミッタ端子がグラウンドに接続され、かつ、制御部２０の第２出力にベース端子が接続される。ＭＯＳＦＥＴ３４は、制御部２０の第２出力からＨｉｇｈレベルの電圧信号が入力された場合に、センス電圧ＶＳをグラウンドにクランプする。
【００６１】
図５は、図４に例示される半導体装置の動作を例示するタイミングチャートである。図５において、横軸が時間を表す。
【００６２】
図５に例示されるように、制御部２０の第１出力からＬｏｗレベルの電圧信号が出力されている間、第２出力からＨｉｇｈレベルの電圧信号を出力することによって、ＭＯＳＦＥＴ３４を駆動させ続ける。そうすることによって、半導体スイッチング素子１２のターンオフ直後のミラー期間におけるセンス電圧ＶＳの上昇をクランプし、過電流保護回路の誤動作を抑制することができる。
【００６３】
なお、センス電圧ＶＳの電圧値を表す波形のうち、点線で表される部分は、ＭＯＳＦＥＴ３４が動作しない場合のセンス電圧ＶＳの波形を表すものである。
【００６４】
＜第３の実施の形態＞
本実施の形態に関する半導体装置について説明する。以下の説明においては、以上に記載された実施の形態で説明された構成と同様の構成については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
【００６５】
＜半導体装置の構成について＞
図６は、本実施の形態に関する半導体装置を実現するための回路構成を概略的に例示する図である。
【００６６】
図６に例示されるように、半導体装置は、半導体スイッチング素子１２と、ゲート抵抗１４と、センス抵抗１６と、バッファ回路２２と、ダイオード３６と、ローパスフィルター１０２と、過電流保護回路１０４とを備える。
【００６７】
ダイオード３６は、クランプ回路として機能する。ダイオード３６は、センス電圧ＶＳがローパスフィルター１０２に入力される経路から分岐してアノード端子が接続され、かつ、制御部２０の第１出力とバッファ回路２２との間にカソード端子が接続される。ダイオード３６は、半導体スイッチング素子１２のオフ駆動時に、センス電圧ＶＳを制御部２０からの制御信号に順方向電圧ＶＦを加えた電圧にクランプする。一方で、ダイオード３６は、半導体スイッチング素子１２のオン駆動時には、電流を流さず、クランプ動作をしない。
【００６８】
半導体スイッチング素子１２のオフ駆動時に、センス電圧ＶＳを、制御信号にダイオード３６の順方向電圧ＶＦを加えた電圧にクランプすることによって、別途ＭＯＳＦＥＴなどを備える場合に比べて、出力端子数、および、部品点数を削減することができる。
【００６９】
ただし、センス電圧ＶＳは順方向電圧ＶＦにクランプされることとなるため、ダイオード３６としては、たとえば、ショットキーバリアダイオードなどの順方向電圧ＶＦが小さいダイオードが望ましい。
【００７０】
図７は、図６に例示される半導体装置の動作を例示するタイミングチャートである。図７において、横軸が時間を表す。
【００７１】
図７に例示されるように、制御部２０の第１出力からＬｏｗレベルの電圧信号が出力されている間、ダイオード３６によって、センス電圧ＶＳはダイオード３６の順方向電圧ＶＦにクランプされることとなる。したがって、半導体スイッチング素子１２のターンオフ直後のミラー期間におけるセンス電圧ＶＳの上昇をクランプし、過電流保護回路の誤動作を抑制することができる。
【００７２】
なお、センス電圧ＶＳの電圧値を表す波形のうち、点線で表される部分は、ダイオード３６が備えられない場合のセンス電圧ＶＳの波形を表すものである。
【００７３】
＜第４の実施の形態＞
本実施の形態に関する半導体装置について説明する。以下の説明においては、以上に記載された実施の形態で説明された構成と同様の構成については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
【００７４】
＜半導体装置の構成について＞
図８は、本実施の形態に関する半導体装置を実現するための回路構成を概略的に例示する図である。
【００７５】
図８に例示されるように、半導体装置は、半導体スイッチング素子１２と、ゲート抵抗１４と、センス抵抗１６と、バッファ回路２２と、ダイオード３８と、ローパスフィルター１０２と、過電流保護回路１０４とを備える。
【００７６】
ダイオード３８は、クランプ回路として機能する。ダイオード３８は、センス電圧ＶＳがローパスフィルター１０２に入力される経路から分岐してアノード端子が接続され、かつ、バッファ回路２２とゲート抵抗１４との間にカソード端子が接続される。ダイオード３８は、半導体スイッチング素子１２のオフ駆動時にセンス電圧ＶＳを、バッファ回路２２からの駆動信号に順方向電圧ＶＦを加えた電圧にクランプする。一方で、ダイオード３８は、半導体スイッチング素子１２のオン駆動時には、電流を流さず、クランプ動作をしない。
【００７７】
センス電圧ＶＳをダイオード３８の順方向電圧ＶＦに基づいてクランプすることによって、別途ＭＯＳＦＥＴなどを備える場合に比べて、出力端子数、および、部品点数を削減することができる。
【００７８】
バッファ回路２２からの出力信号に基づいてクランプすることによって、クランプ回路の電流能力を大きくすることができる。ただし、センス電圧ＶＳは、ダイオード３８の順方向電圧ＶＦとバッファ回路２２における電圧降下との和にクランプされることとなるため、バッファ回路２２における電圧降下が大きい場合には、センス電圧ＶＳがクランプされる電圧が大きくなる。そのため、過電流保護回路の誤動作抑止機能が弱まる場合がある。
【００７９】
図９は、図８に例示される半導体装置の動作を例示するタイミングチャートである。図９において、横軸が時間を表す。
【００８０】
図９に例示されるように、制御部２０の第１出力からＬｏｗレベルの電圧信号が出力されている間、ダイオード３８およびバッファ回路２２によって、センス電圧ＶＳはダイオード３８の順方向電圧ＶＦとバッファ回路２２における電圧降下との和にクランプされることとなる。したがって、半導体スイッチング素子１２のターンオフ直後のミラー期間におけるセンス電圧ＶＳの上昇をクランプし、過電流保護回路の誤動作を抑制することができる。
【００８１】
なお、センス電圧ＶＳの電圧値を表す波形のうち、点線で表される部分は、ダイオード３８が備えられない場合のセンス電圧ＶＳの波形を表すものである。
【００８２】
＜第５の実施の形態＞
本実施の形態に関する半導体装置について説明する。以下の説明においては、以上に記載された実施の形態で説明された構成と同様の構成については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
【００８３】
＜半導体装置の構成について＞
図１０は、本実施の形態に関する半導体装置を実現するための回路構成を概略的に例示する図である。
【００８４】
図１０に例示されるように、半導体装置は、半導体スイッチング素子１２と、ゲート抵抗１４と、センス抵抗１６と、バッファ回路２２と、ＭＯＳＦＥＴ４０と、ダイオード４２と、抵抗４４と、ローパスフィルター１０２と、過電流保護回路１０４とを備える。
【００８５】
ダイオード４２は、クランプ回路として機能する。ダイオード４２は、センス電圧ＶＳがローパスフィルター１０２に入力される経路から分岐してアノード端子が接続され、かつ、ＭＯＳＦＥＴ４０のドレイン端子にカソード端子が接続される。
【００８６】
ＭＯＳＦＥＴ４０は、ダイオード４２のカソード端子にドレイン端子が接続され、かつ、制御部２０の第２出力にゲート端子が接続される。
【００８７】
抵抗４４は、一方の端部が半導体スイッチング素子１２のゲート端子１２ｃとゲート抵抗１４との間に接続され、他方の端部がＭＯＳＦＥＴ４０のドレイン端子に接続される。
【００８８】
図１１は、図１０に例示される半導体装置の動作を例示するタイミングチャートである。図１１において、横軸が時間を表す。
【００８９】
図１１に例示されるように、制御部２０の第１出力からＬｏｗレベルの電圧信号が出力されている間、第２出力からＨｉｇｈレベルの電圧信号を出力することによって、ＭＯＳＦＥＴ４０を駆動させ続ける。そうすることによって、半導体スイッチング素子１２のターンオフ直後のミラー期間におけるセンス電圧ＶＳをダイオード４２の順方向電圧ＶＦにクランプし、過電流保護回路の誤動作を抑制することができる。
【００９０】
なお、センス電圧ＶＳの電圧値を表す波形のうち、点線で表される部分は、クランプ回路が機能しない場合のセンス電圧ＶＳの波形を表すものである。
【００９１】
＜第６の実施の形態＞
本実施の形態に関する半導体装置について説明する。以下の説明においては、以上に記載された実施の形態で説明された構成と同様の構成については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
【００９２】
＜半導体装置の構成について＞
図１２は、本実施の形態に関する半導体装置を実現するための回路構成を概略的に例示する図である。
【００９３】
図１２に例示されるように、半導体装置は、半導体スイッチング素子１２と、ゲート抵抗１４と、センス抵抗１６と、バッファ回路２２と、クランプ回路４６と、ローパスフィルター１０２と、過電流保護回路１０４とを備える。
【００９４】
クランプ回路４６は、ローパスフィルター１０２とコンパレータ２８との間に接続され、かつ、制御部２０の第２出力にゲート端子が接続される。クランプ回路４６は、制御部２０の第２出力からＨｉｇｈレベルの電圧信号が入力された場合に、センス電圧ＶＳの上昇をクランプする。
【００９５】
＜第７の実施の形態＞
本実施の形態に関する半導体装置について説明する。以下の説明においては、以上に記載された実施の形態で説明された構成と同様の構成については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
【００９６】
＜半導体装置の動作について＞
図１３は、本実施の形態に関する半導体装置の動作を例示するタイミングチャートである。図１３において、横軸が時間を表す。
【００９７】
図１３に例示されるように、制御部２０の第１出力からＬｏｗレベルの電圧信号が出力されている間、第２出力からＨｉｇｈレベルの電圧信号を出力することによって、クランプ回路を駆動させ続ける。さらに、制御部２０の第１出力から出力される電圧信号が、Ｌｏｗレベルの電圧信号からＨｉｇｈレベルの電圧信号に切り替わった後も、あらかじめ定められた期間の間、第２出力からＨｉｇｈレベルの電圧信号を出力する。
【００９８】
そうすることによって、半導体スイッチング素子１２のターンオフ直後のミラー期間におけるセンス電圧ＶＳの上昇をクランプし、過電流保護回路の誤動作を抑制することができる。また、半導体スイッチング素子１２のターンオン直後のミラー期間におけるセンス電圧ＶＳの上昇によって、過電流保護回路が誤動作することを抑制することができる。
【００９９】
なお、センス電圧ＶＳの電圧値を表す波形のうち、点線で表される部分は、クランプ回路が機能しない場合のセンス電圧ＶＳの波形を表すものである。
【０１００】
また、一般に、ローパスフィルター１０２は、半導体スイッチング素子１２のターンオン時のミラー期間におけるセンス電圧ＶＳの上昇による過電流保護の誤動作を抑制するため、センス電圧ＶＳの上昇を十分に減衰することができるような時定数で設計されている。そのため、ローパスフィルター１０２の時定数の時間分だけ、過電流保護回路１０４の駆動が遅れてしまう。
【０１０１】
本実施の形態においては、ミラー期間のセンス電圧ＶＳはクランプ回路によってクランプされる。したがって、ローパスフィルター１０２によって減衰させる必要がない。
【０１０２】
そのため、より時定数の小さいローパスフィルター１０２を用いることができ、半導体スイッチング素子１２の信頼性を高めることができる。
【０１０３】
ただし、半導体スイッチング素子１２のターンオン後でクランプ回路を駆動している期間は、過電流保護回路１０４が駆動しない。そのため、半導体スイッチング素子１２のターンオン後ただちに過電流状態となった場合には、過電流保護回路１０４の遅延が大きくなり、半導体スイッチング素子１２の信頼性が低下する可能性がある。
【０１０４】
＜第８の実施の形態＞
本実施の形態に関する半導体装置について説明する。以下の説明においては、以上に記載された実施の形態で説明された構成と同様の構成については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
【０１０５】
＜半導体装置の動作について＞
図１４は、本実施の形態に関する半導体装置の動作を例示するタイミングチャートである。図１４において、横軸が時間を表す。
【０１０６】
図１４に例示されるように、制御部２０の第１出力からＬｏｗレベルの電圧信号が出力されている間、第２出力からＨｉｇｈレベルの電圧信号を出力することによって、クランプ回路を駆動させ続ける。さらに、制御部２０の第１出力から出力される電圧信号が、Ｌｏｗレベルの電圧信号からＨｉｇｈレベルの電圧信号に切り替わった後も、ＩＧＢＴである半導体スイッチング素子１２における電圧ＶＧＥがあらかじめ定められた電圧値以上になるまでの間、第２出力からＨｉｇｈレベルの電圧信号を出力する。
【０１０７】
そうすることによって、半導体スイッチング素子１２のターンオフ直後のミラー期間におけるセンス電圧ＶＳの上昇をクランプし、過電流保護回路の誤動作を抑制することができる。また、半導体スイッチング素子１２のターンオン直後のミラー期間におけるセンス電圧ＶＳの上昇によって、過電流保護回路が誤動作することを抑制することができる。
【０１０８】
半導体スイッチング素子１２がターンオン直後に過電流状態になると、コレクタ−ゲート間の寄生容量を通じて電圧ＶＧＥが即座に上昇する。そして、クランプ回路の動作が停止する。そのため、過電流保護回路の駆動の遅延が少なくなる。
【０１０９】
なお、センス電圧ＶＳの電圧値を表す波形のうち、点線で表される部分は、クランプ回路が機能しない場合のセンス電圧ＶＳの波形を表すものである。
【０１１０】
＜第９の実施の形態＞
本実施の形態に関する半導体装置、および、電力変換システムについて説明する。以下の説明においては、以上に記載された実施の形態で説明された構成と同様の構成については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
【０１１１】
＜半導体装置の構成について＞
本実施の形態では、以上に記載された実施の形態に関する半導体装置を電力変換装置に適用した場合について説明する。以下では、以上に記載された実施の形態に関する半導体装置を三相のインバータに適用する場合が説明されるが、以上に記載された実施の形態に関する半導体装置は、そのような用途に限定されるものではない。
【０１１２】
図１５は、本実施の形態に関する電力変換装置を備える電力変換システムの構成を概略的に例示する図である。なお、構成を理解しやすくする観点から、図１５においては、一部の構成要素が省略、または、簡略化されて示される場合がある。
【０１１３】
図１５に例示されるように、電力変換システムは、電源１００と、電力変換装置２００と、負荷３００とを備える。
【０１１４】
電源１００は、直流電源であり、電力変換装置２００に直流電力を供給する。電源１００は、種々のもので構成することが可能であり、たとえば、直流系統、太陽電池、または、蓄電池などで構成することができる。また、電源１００は、交流系統に接続された整流回路、または、ＡＣ／ＤＣコンバータなどで構成することもできる。また、電源１００を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成することとしてもよい。
【０１１５】
電力変換装置２００は、電源１００と負荷３００との間に接続される三相のインバータである。電力変換装置２００は、電源１００から供給される直流電力を交流電力に変換する。そして、電力変換装置２００は、負荷３００に交流電力を供給する。
【０１１６】
図１５に例示されるように、電力変換装置２００は、主変換回路２０１と、制御部２０２と、判定回路２０３と、クランプ回路２０４とを備える。
【０１１７】
主変換回路２０１は、直流電力を交流電力に変換して出力する。主変換回路２０１は、複数のスイッチング素子を備える回路である。制御部２０２は、主変換回路２０１におけるそれぞれの半導体スイッチング素子の駆動を制御するための制御信号を出力する。
【０１１８】
判定回路２０３は、それぞれの半導体スイッチング素子が有するセンス素子からの出力を受けて半導体スイッチング素子に過電流が流れているか否かを判定する。制御部２０２は、判定回路２０３からの出力に基づいて、主変換回路２０１におけるそれぞれの半導体スイッチング素子の駆動を制御する。
【０１１９】
クランプ回路２０４は、主変換回路２０１と判定回路２０３との間、および、主変換回路２０１と制御部２０２との間に跨って設けられる。クランプ回路２０４は、主変換回路２０１における半導体スイッチング素子がオフ駆動する期間において、主変換回路２０１から出力されるセンス電圧ＶＳをクランプする。
【０１２０】
負荷３００は、たとえば、電力変換装置２００から供給された交流電力によって駆動する三相の電動機である。なお、負荷３００は、特定の用途に限られない、各種電気機器に搭載される電動機であってもよい。負荷３００は、たとえば、ハイブリッド自動車、電気自動車、鉄道車両、エレベータ、または、空調機器向けの電動機として用いられる。
【０１２１】
以下、電力変換装置２００の詳細について説明する。主変換回路２０１は、半導体スイッチング素子と還流ダイオードとを備える（ここでは、図示しない）。主変換回路２０１は、半導体スイッチング素子がスイッチングすることによって、電源１００から供給される直流電力を交流電力に変換し、さらに、負荷３００に供給する。
【０１２２】
主変換回路２０１の具体的な回路構成としては種々のものが想定されるが、本実施の形態に関する主変換回路２０１は、２レベルの三相フルブリッジ回路であり、６つの半導体スイッチング素子とそれぞれの半導体スイッチング素子に逆並列された６つの還流ダイオードから構成することができる。
【０１２３】
６つの半導体スイッチング素子は、２つの半導体スイッチング素子ごとに直列接続されて上下アームを構成する。それぞれの上下アームは、フルブリッジ回路のそれぞれの相、すなわち、Ｕ相、Ｖ相およびＷ相を構成する。そして、それぞれの上下アームの出力端子、すなわち、主変換回路２０１の３つの出力端子は、負荷３００に接続される。
【０１２４】
制御部２０２は、主変換回路２０１におけるそれぞれの半導体スイッチング素子の駆動を制御するための制御信号を生成する。そして、制御部２０２は、主変換回路２０１の半導体スイッチング素子の制御電極に当該制御信号を供給する。
【０１２５】
具体的には、主変換回路２０１におけるそれぞれの半導体スイッチング素子をオン状態にする駆動信号と、主変換回路２０１におけるそれぞれの半導体スイッチング素子をオフ状態にする駆動信号とを、それぞれの半導体スイッチング素子の制御電極に出力する。
【０１２６】
半導体スイッチング素子をオン状態に維持する場合、駆動信号は、半導体スイッチング素子のしきい値電圧以上の電圧信号、すなわち、オン信号である。また、半導体スイッチング素子をオフ状態に維持する場合、駆動信号は、半導体スイッチング素子のしきい値電圧以下の電圧信号、すなわち、オフ信号である。
【０１２７】
判定回路２０３は、主変換回路２０１の半導体スイッチング素子を過電流状態から保護する機能を有する。具体的には、主変換回路２０１におけるそれぞれの半導体スイッチング素子を流れる電流と相関を有するセンス素子の出力値が判定回路２０３に入力される。そして、当該出力値があらかじめ定められたしきい値を超えた場合に、判定回路２０３は、主変換回路２０１における半導体スイッチング素子が過電流状態にあると判定する。そして、判定回路２０３は、半導体スイッチング素子のゲートを遮断するための信号を制御部２０２に出力する。
【０１２８】
制御部２０２は、負荷３００に所望の電力が供給されるように、主変換回路２０１における半導体スイッチング素子の駆動を制御する。具体的には、制御部２０２は、負荷３００に供給すべき電力に基づいて、主変換回路２０１のそれぞれの半導体スイッチング素子がオン状態となるべき時間、すなわち、オン時間を算出する。
【０１２９】
たとえば、制御部２０２は、出力すべき電圧に応じて半導体スイッチング素子のオン時間を変調するパルス幅変調（ｐｕｌｓｅ  ｗｉｄｔｈ  ｍｏｄｕｌａｔｉｏｎ、すなわち、ＰＷＭ）制御によって、主変換回路２０１における半導体スイッチング素子の駆動を制御することができる。
【０１３０】
そして、制御部２０２は、それぞれの時点においてオン状態となるべき半導体スイッチング素子にはオン信号を、オフ状態となるべき半導体スイッチング素子にはオフ信号をそれぞれ出力する。
【０１３１】
本実施の形態に関する電力変換装置は、上記のいずれかの実施の形態において例示されたクランプ回路と同様の構成であるクランプ回路２０４を備える。そのため、クランプ回路２０４の動作によって、判定回路２０３における誤動作および制御部２０２における誤動作を抑制しつつ、半導体スイッチング素子の信頼性を高めることができる。
【０１３２】
本実施の形態では、半導体装置を２レベルの三相のインバータに適用する場合が説明されたが、本実施の形態に関する半導体装置の用途は、これに限られるものではなく、たとえば、種々の電力変換装置に適用することができる。
【０１３３】
本実施の形態では、半導体装置を２レベルの三相のインバータに適用する場合が説明されたが、３レベルまたはマルチレベルの電力変換装置に本実施の形態に関する半導体装置が適用されてもよいし、単相負荷に電力を供給する場合には単相のインバータに本実施の形態に関する半導体装置が適用されてもよい。
【０１３４】
また、直流負荷などに電力を供給する場合には、ＤＣ／ＤＣコンバータまたはＡＣ／ＤＣコンバータに本実施の形態に関する半導体装置が適用されてもよい。
【０１３５】
また、本実施の形態に関する半導体装置を電力変換装置に適用する場合、上述した負荷が電動機である場合に限定されるものではなく、たとえば、放電加工機、レーザー加工機、誘導加熱調理器または非接触器の給電システムの電源装置として用いることもでき、さらには、太陽光発電システムまたは蓄電システムなどのパワーコンディショナーとして用いることもできる。
【０１３６】
＜以上に記載された実施の形態によって生じる効果について＞
次に、以上に記載された実施の形態によって生じる効果を例示する。なお、以下の説明においては、以上に記載された実施の形態に例示された具体的な構成に基づいて当該効果が記載されるが、同様の効果が生じる範囲で、本願明細書に例示される他の具体的な構成と置き換えられてもよい。
【０１３７】
また、当該置き換えは、複数の実施の形態に跨ってなされてもよい。すなわち、異なる実施の形態において例示されたそれぞれの構成が組み合わされて、同様の効果が生じる場合であってもよい。
【０１３８】
以上に記載された実施の形態によれば、半導体装置は、半導体スイッチング素子１２と、センス抵抗１６と、過電流保護回路１０４と、ダイオード３６とを備える。センス抵抗１６は、半導体スイッチング素子１２に流れる主電流から分流されたセンス電流を電圧に変換する。過電流保護回路１０４は、センス電圧ＶＳがあらかじめ定められたしきい値を超えるか否かに基づいて、半導体スイッチング素子１２のオン駆動およびオフ駆動を制御するための制御信号を出力する。ダイオード３６は、センス電圧ＶＳを、過電流保護回路１０４から半導体スイッチング素子１２へオフ駆動時に出力される信号の電圧に順方向電圧を加えた電圧にクランプする。そして、過電流保護回路１０４は、センス電圧ＶＳがしきい値を超えない場合、入力される信号に基づいて半導体スイッチング素子１２をオン駆動させる信号、または、オフ駆動させる信号を制御信号として出力する。また、過電流保護回路１０４は、センス電圧ＶＳがしきい値を超える場合、半導体スイッチング素子１２をオフ駆動させる信号を制御信号として出力する。
【０１３９】
このような構成によれば、半導体スイッチング素子１２のターンオフ直後のミラー期間におけるセンス電圧ＶＳの上昇によって生じる、過電流保護回路１０４の誤動作を抑制することができる。具体的には、過電流保護回路１０４によって半導体スイッチング素子１２をオフ駆動させる信号が出力されている間、ダイオード３６が当該信号に基づいてセンス電圧ＶＳをクランプするため、半導体スイッチング素子１２のターンオフ後の期間にセンス電圧ＶＳが上昇することによって過電流保護回路１０４が誤動作することが抑制される。また、過電流保護回路１０４から半導体スイッチング素子１２へオフ駆動時に出力される信号を用いてセンス電圧ＶＳをクランプするため、別途、センス電圧をクランプするためのクランプ回路を実装する場合よりも出力端子数、および、部品点数を削減することができる。
【０１４０】
なお、これらの構成以外の本願明細書に例示される他の構成については適宜省略することができる。すなわち、少なくともこれらの構成を備えていれば、以上に記載された効果を生じさせることができる。
【０１４１】
しかしながら、本願明細書に例示される他の構成のうちの少なくとも１つを以上に記載された構成に適宜追加した場合、すなわち、以上に記載された構成としては記載されなかった本願明細書に例示される他の構成を以上に記載された構成に追加した場合でも、同様に以上に記載された効果を生じさせることができる。
【０１４２】
また、以上に記載された実施の形態によれば、ダイオード３６は、センス電圧ＶＳを、制御信号に順方向電圧を加えた電圧にクランプするものである。このような構成によれば、過電流保護回路１０４から出力される制御信号を用いてセンス電圧ＶＳをクランプするため、別途、センス電圧をクランプするためのクランプ回路を実装する場合よりも出力端子数、および、部品点数を削減することができる。
【０１４３】
また、以上に記載された実施の形態によれば、半導体装置は、過電流保護回路１０４から出力される制御信号に基づいて、半導体スイッチング素子１２を駆動させる駆動信号を出力するバッファ回路２２を備える。また、ダイオード３８は、センス電圧ＶＳを、駆動信号に順方向電圧を加えた電圧にクランプするものである。このような構成によれば、バッファ回路２２からの出力信号に基づいてクランプすることによって、クランプ回路の電流能力を大きくすることができる。
【０１４４】
また、以上に記載された実施の形態によれば、半導体装置は、ＭＯＳＦＥＴ４０を備える。ＭＯＳＦＥＴ４０は、ダイオード４２と過電流保護回路１０４との間に設けられる。また、ＭＯＳＦＥＴ４０のドレイン端子はゲートシンク用の出力であり、抵抗４４を介してスイッチング素子１２のゲート端子１２ｃに接続されるとともに、ダイオード４２のカソードに接続される。また、ＭＯＳＦＥＴ４０のゲート端子には過電流保護回路１０４からの信号が入力される。また、ＭＯＳＦＥＴ４０のソース端子はグラウンドに接続される。また、ダイオード４２は、センス電圧ＶＳを、ＭＯＳＦＥＴ４０が駆動している間、順方向電圧にクランプするものである。このような構成によれば、主の駆動出力とは別に、ゲートシンク用の電流経路を有する場合、当該ゲートシンク用の出力とダイオード４２とを接続することによって、部品点数の増加を抑えつつ、クランプ回路を実装することができる。
【０１４５】
また、以上に記載された実施の形態によれば、上記の半導体装置を含む電力変換装置２００と、電力変換装置２００に接続される電源１００と、負荷３００とを備える。負荷３００は、電力変換装置２００に接続され、かつ、電源１００の出力が電力変換装置２００において変換されて入力される。このような構成によれば、電力変換装置２００が、ダイオードを備える上記の半導体装置を含む。そのため、当該ダイオードの動作によって、判定回路２０３における誤動作および制御部２０２における誤動作を抑制しつつ、半導体スイッチング素子の信頼性を高めることができる。
【０１４６】
また、以上に記載された実施の形態によれば、半導体装置は、半導体スイッチング素子１２と、センス抵抗１６と、クランプ回路３０と、判定回路と、制御部２０とを備える。センス抵抗１６は、半導体スイッチング素子１２に流れる主電流から分流されたセンス電流を電圧に変換する。クランプ回路３０は、センス電圧ＶＳをクランプする。判定回路は、センス電圧ＶＳがあらかじめ定められたしきい値を超えるか否かを判定する。制御部２０は、判定回路における判定結果に基づいて、半導体スイッチング素子１２のオン駆動およびオフ駆動を制御する。また、制御部２０は、判定回路における判定結果に基づいて、クランプ回路３０の駆動を制御する。そして、制御部２０は、センス電圧ＶＳがしきい値を超えない場合、入力される信号に基づいて半導体スイッチング素子１２をオン駆動させ、または、オフ駆動させる。また、制御部２０は、センス電圧ＶＳがしきい値を超える場合、半導体スイッチング素子１２をオフ駆動させる。また、制御部２０は、少なくとも半導体スイッチング素子１２がオフ駆動する期間および当該期間の後あらかじめ定められた期間の間、クランプ回路３０にセンス電圧ＶＳをクランプさせる。ここで、判定回路は、たとえば、コンパレータ２８に対応するものである。
【０１４７】
このような構成によれば、半導体スイッチング素子１２のターンオフ直後のミラー期間におけるセンス電圧ＶＳの上昇によって生じる過電流保護回路１０４の誤動作、および、半導体スイッチング素子１２のターンオン直後のミラー期間におけるセンス電圧ＶＳの上昇によって生じる過電流保護回路１０４の誤動作についても抑制することができる。
【０１４８】
なお、これらの構成以外の本願明細書に例示される他の構成については適宜省略することができる。すなわち、少なくともこれらの構成を備えていれば、以上に記載された効果を生じさせることができる。
【０１４９】
しかしながら、本願明細書に例示される他の構成のうちの少なくとも１つを以上に記載された構成に適宜追加した場合、すなわち、以上に記載された構成としては記載されなかった本願明細書に例示される他の構成を以上に記載された構成に追加した場合でも、同様に以上に記載された効果を生じさせることができる。
【０１５０】
また、以上に記載された実施の形態によれば、半導体スイッチング素子１２は、ＩＧＢＴである。そして、制御部２０は、半導体スイッチング素子１２がオフ駆動する期間、および、当該期間の後半導体スイッチング素子１２のゲート−エミッタ間の電圧値が半導体スイッチング素子１２があらかじめ定められた電圧値以上になるまでの間、クランプ回路３０にセンス電圧ＶＳをクランプさせる。このような構成によれば、半導体スイッチング素子１２のターンオフ直後のミラー期間におけるセンス電圧ＶＳの上昇をクランプし、過電流保護回路の誤動作を抑制することができる。また、半導体スイッチング素子１２のターンオン直後のミラー期間におけるセンス電圧ＶＳの上昇によって、過電流保護回路が誤動作することを抑制することができる。半導体スイッチング素子１２がターンオン直後に過電流状態になると、コレクタ−ゲート間の寄生容量を通じて電圧ＶＧＥが即座に上昇する。そして、クランプ回路の動作が停止する。そのため、過電流保護回路の駆動の遅延が少なくなる。
【０１５１】
また、以上に記載された実施の形態によれば、クランプ回路は、ＭＯＳＦＥＴ３４である。そして、ＭＯＳＦＥＴ３４のドレイン端子にはセンス電圧ＶＳが入力される。また、ＭＯＳＦＥＴ３４のゲート端子には制御部２０からの信号が入力される。また、ＭＯＳＦＥＴ３４のソース端子はグラウンドに接続される。このような構成によれば、半導体スイッチング素子１２のターンオフ直後のミラー期間におけるセンス電圧ＶＳの上昇によって生じる過電流保護回路１０４の誤動作、および、半導体スイッチング素子１２のターンオン直後のミラー期間におけるセンス電圧ＶＳの上昇によって生じる過電流保護回路１０４の誤動作についても、適切に抑制することができる。
【０１５２】
また、以上に記載された実施の形態によれば、半導体装置は、センス電圧ＶＳが入力されるローパスフィルター１０２を備える。そして、コンパレータ２８は、ローパスフィルター１０２を介して入力されたセンス電圧ＶＳがしきい値を超えるか否かを判定する。また、クランプ回路４６は、ローパスフィルター１０２を介してコンパレータ２８に入力されるセンス電圧ＶＳをクランプする。このような構成によれば、半導体スイッチング素子１２のターンオフ直後のミラー期間におけるセンス電圧ＶＳの上昇によって生じる過電流保護回路１０４の誤動作、および、半導体スイッチング素子１２のターンオン直後のミラー期間におけるセンス電圧ＶＳの上昇によって生じる過電流保護回路１０４の誤動作についても、適切に抑制することができる。
【０１５３】
また、以上に記載された実施の形態によれば、上記の半導体装置を含む電力変換装置２００と、電力変換装置２００に接続される電源１００と、負荷３００とを備える。負荷３００は、電力変換装置２００に接続され、かつ、電源１００の出力が電力変換装置２００において変換されて入力される。このような構成によれば、電力変換装置２００が、クランプ回路を備える上記の半導体装置を含む。そのため、当該クランプ回路の動作によって、判定回路２０３における誤動作および制御部２０２における誤動作を抑制しつつ、半導体スイッチング素子の信頼性を高めることができる。
【０１５４】
＜以上に記載された実施の形態における変形例について＞
以上に記載された実施の形態では、それぞれの構成要素の材質、材料、寸法、形状、相対的配置関係または実施の条件などについても記載する場合があるが、これらはすべての局面において例示であって、本願明細書に記載されたものに限られることはないものとする。
【０１５５】
したがって、例示されていない無数の変形例、および、均等物が、本願明細書に開示される技術の範囲内において想定される。たとえば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの実施の形態における少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
【０１５６】
また、矛盾が生じない限り、以上に記載された実施の形態において「１つ」備えられるものとして記載された構成要素は、「１つ以上」備えられていてもよいものとする。
【０１５７】
さらに、以上に記載された実施の形態におけるそれぞれの構成要素は概念的な単位であって、本願明細書に開示される技術の範囲内には、１つの構成要素が複数の構造物から成る場合と、１つの構成要素がある構造物の一部に対応する場合と、さらには、複数の構成要素が１つの構造物に備えられる場合とを含むものとする。
【０１５８】
また、以上に記載された実施の形態におけるそれぞれの構成要素には、同一の機能を発揮する限り、他の構造または形状を有する構造物が含まれるものとする。
【０１５９】
また、本願明細書における説明は、本技術に関するすべての目的のために参照され、いずれも、従来技術であると認めるものではない。
【符号の説明】
【０１６０】
１２  半導体スイッチング素子、１２ａ  エミッタ端子、１２ｂ  電流センス端子、１２ｃ  ゲート端子、１４  ゲート抵抗、１６  センス抵抗、１８  入力部、２０，２０２  制御部、２２  バッファ回路、２４，４４  抵抗、２６  コンデンサ、２８  コンパレータ、３０，４６，２０４  クランプ回路、３２  基準電圧源、３４，４０  ＭＯＳＦＥＴ、３６，３８，４２  ダイオード、１００  電源、１０２  ローパスフィルター、１０４  過電流保護回路、２００  電力変換装置、２０１  主変換回路、２０３  判定回路、３００  負荷、ｔ１，ｔ２  時刻、ＶＦ  順方向電圧、ＶＳ  センス電圧。
【図１】
0006735900.tif 000002
【図２】
0006735900.tif 000003
【図３】
0006735900.tif 000004
【図４】
0006735900.tif 000005
【図５】
0006735900.tif 000006
【図６】
0006735900.tif 000007
【図７】
0006735900.tif 000008
【図８】
0006735900.tif 000009
【図９】
0006735900.tif 000010
【図１０】
0006735900.tif 000011
【図１１】
0006735900.tif 000012
【図１２】
0006735900.tif 000013
【図１３】
0006735900.tif 000014
【図１４】
0006735900.tif 000015
【図１５】
0006735900.tif 000016