(57)【特許請求の範囲】
【請求項１】
炭化珪素を材料とする被処理基体を保持具により保持した状態で、前記被処理基体の表面に酸化剤を含むガスを供給することにより、前記被処理基体の表面を熱酸化してシリコン酸化膜を形成する工程と、
前記シリコン酸化膜を形成する工程の後、前記保持具から前記被処理基体を分離して、前記被処理基体を水銀、ガリウム、インジウム又はスズのいずれか１つからなる液体金属又は水のいずれかが注入された液体槽に投入することにより、前記被処理基体の温度を、前記被処理基体の表面の酸化が停止する温度まで、前記シリコン酸化膜の形成終了から２秒以内に降温させる工程
とを含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記被処理基体の温度を降温させる間に、前記シリコン酸化膜を０．１ｎｍ以下成長させることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
炭化珪素を材料とする被処理基体を収納する反応管と、
前記反応管内に酸化剤を含むガスを供給するガス供給管と、
前記反応管の外側に配置され、水銀、ガリウム、インジウム又はスズのいずれか１つからなる液体金属又は水のいずれかが注入された液体槽と、
を備え、
前記ガスを供給することにより、前記被処理基体の表面を熱酸化してシリコン酸化膜を形成し、前記シリコン酸化膜を形成後、前記被処理基体を前記液体槽に投入することにより前記被処理基体の温度を、前記被処理基体の表面の酸化が停止する温度まで、前記シリコン酸化膜の形成終了から２秒以内に降温させることを特徴とする半導体製造装置。
【請求項４】
前記被処理基体の温度を降温させる間に、前記シリコン酸化膜を０．１ｎｍ以下成長させることを特徴とする請求項３に記載の半導体製造装置。
【請求項５】
前記反応管内に配置され、前記被処理基体に接合され、前記被処理基体の温度を測定可能なワイヤと、
前記反応管内に配置され、前記熱酸化してシリコン酸化膜を形成するときに前記被処理基体を保持し、前記降温するときに前記被処理基体と分離する保持具
とを更に備えることを特徴とする請求項３に記載の半導体製造装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、炭化珪素（ＳｉＣ）を材料とする半導体基板又はＳｉＣを材料とする半導体層の表面を熱酸化してシリコン酸化膜（ＳｉＯ２膜）を形成する工程を含む半導体装置の製造方法及びこれに用いる半導体製造装置に関する。
【背景技術】
【０００２】
従来のＳｉＣ半導体装置として、ＳｉＣを材料とする半導体基板（以下、「ＳｉＣ基板」という）又はＳｉＣを材料とする半導体層（以下、「ＳｉＣ層」という）を用いたＭＯＳＦＥＴやＭＯＳキャパシタ等が知られている。ＭＯＳＦＥＴのゲート絶縁膜やＭＯＳキャパシタのキャパシタ絶縁膜としてはＳｉＯ２膜が利用されている。ＳｉＯ２膜は、禁制帯幅が広く、且つ、半導体や金属との界面に高いエネルギー障壁を形成するという特徴により、高い絶縁特性を有する。このため、ＳｉＣ半導体装置においてもＳｉＯ２膜を利用することが広く検討されている。
【０００３】
ＳｉＣ基板又はＳｉＣ層の表面にＳｉＯ２膜を形成する方法としては、高温にしたＳｉＣ基板又はＳｉＣ層の表面を酸化性雰囲気に晒すことによる熱酸化法や、有機シラン系等の原料ガスを熱分解することによる化学気相成長（ＣＶＤ）法、スパッタリング法等の物理気相成長（ＰＶＤ）法が挙げられる。これらのＳｉＯ２膜の形成方法のうち、リーク電流や界面準位等の絶縁特性の視点からは熱酸化法が有利である。
【０００４】
しかしながら、ＳｉＣ基板又はＳｉＣ層の表面に熱酸化法によりＳｉＯ２膜を形成する場合には、ＳｉＯ２及びＳｉＣの界面特有の界面欠陥が形成されることが報告されている。この界面欠陥によりＳｉＯ２及びＳｉＣの界面の特性は劣悪なものとなる。このため、ＳｉＣ基板又はＳｉＣ層の表面に、熱酸化法で形成されたＳｉＯ２膜からなるゲート絶縁膜を有するＳｉＣ−ＭＯＳＦＥＴのチャネル移動度は、ＳｉＣバルクの電子移動度から予測される値よりも極めて低く、トランジスタとしては実用化に至らない。このようにＳｉＣ−ＭＯＳＦＥＴのチャネル移動度は極めて小さいため、そのオン抵抗値（Ｒｏｎ）がその物性値から理論的に予測される値よりも極めて高い。
【０００５】
とりわけ四層周期六方晶の炭化珪素（４Ｈ−ＳｉＣ）では、バルクの電子移動度は９００ｃｍ２／Ｖｓ程度であるにもかかわらず、ドライ酸化等の通常の熱酸化法によってゲート酸化膜を形成したＭＯＳＦＥＴのチャネル移動度は０〜５ｃｍ２／Ｖｓ程度と極めて低い。この原因は、チャネル部の伝導帯近傍の高い界面準位密度に起因するものと考えられている。
【０００６】
ＳｉＯ２及びＳｉＣの界面特性を改善する一般的な手法としては、酸素（Ｏ２）を含む雰囲気でＳｉＣ基板又はＳｉＣ層の表面を酸化した後、ＰＯＡ（Post Oxidation Annealing）として一酸化二窒素（Ｎ２Ｏ）や一酸化窒素（ＮＯ）を含むガスを供給する方法が知られている（特許文献１参照）。この場合、酸化と同時に窒化が起こり、窒素が酸化膜中や界面のダングリングボンドの終端に寄与し、界面準位密度を低減する効果があるとされている。
【０００７】
また、Ｏ２又は水蒸気雰囲気中にて１１００℃〜１２００℃の範囲の温度でＳｉＣ基板又はＳｉＣ層の表面に熱酸化膜を形成し、不活性ガス中で降温することにより界面準位密度を低減する方法が提案されている（特許文献２参照）。
【０００８】
しかしながら、特許文献１に記載のＮ２ＯやＮＯを含むガスを用いる方法では、窒素由来の電荷捕獲中心が酸化膜中に形成され、電気的ストレスに対する酸化膜の長期信頼性を悪化させる等の懸念がある。また、特許文献２に記載の不活性ガス中で降温することにより界面準位密度を低減する方法では、界面準位密度低減の効果は不十分である。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００４−５１１１０１号公報
【特許文献２】特開２００３−３１５７１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
上記課題に鑑み、本発明は、ＳｉＣ基板又はＳｉＣ層の表面を熱酸化してＳｉＯ２膜を形成する際に、ＳｉＯ２及びＳｉＣの界面準位密度を低減できる半導体装置の製造方法及びこれに用いる半導体製造装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明の一態様は、（ａ）ＳｉＣを材料とする被処理基体の表面に酸化剤を含むガスを供給することにより、被処理基体の表面を熱酸化してシリコン酸化膜を形成するステップと、（ｂ）シリコン酸化膜を形成するステップ後に、ガス中の酸化剤の分圧を１０Ｐａ以下に低下して雰囲気を置換するステップと、（ｃ）雰囲気を置換するステップ後に、被処理基体の温度を降温させるステップとを含む半導体装置の製造方法を提供する。
【００１２】
本発明の他の態様は、（ａ）ＳｉＣを材料とする被処理基体の表面に酸化剤を含むガスを供給することにより、被処理基体の表面を熱酸化してシリコン酸化膜を形成する工程と、（ｂ）シリコン酸化膜を形成する工程の後、被処理基体の温度を、被処理基体の表面の酸化が停止する温度まで、シリコン酸化膜の形成終了から２秒以内に降温させる工程とを含む半導体装置の製造方法を提供する。
【００１３】
本発明の更に他の態様は、（ａ）ＳｉＣを材料とする被処理基体を収納する反応管と、（ｂ）反応管内に酸化剤を含むガスを供給するガス供給管とを備え、ガスを供給することにより被処理基体の表面を熱酸化してシリコン酸化膜を形成し、シリコン酸化膜を形成した後に、反応管内における酸化剤の分圧を１０Ｐａ以下に低下させ、その後に反応管内を降温させる半導体製造装置を提供する。
【００１４】
本発明の更に他の態様は、（ａ）ＳｉＣを材料とする被処理基体を収納する反応管と、（ｂ）反応管内に酸化剤を含むガスを供給するガス供給管とを備え、ガスを供給することにより、被処理基体の表面を熱酸化してシリコン酸化膜を形成し、シリコン酸化膜を形成後、被処理基体の温度を、被処理基体の表面の酸化が停止する温度まで、シリコン酸化膜の形成終了から２秒以内に降温させる半導体製造装置を提供する。
【発明の効果】
【００１５】
本発明によれば、ＳｉＣ基板又はＳｉＣ層の表面を熱酸化してＳｉＯ２膜を形成する際に、ＳｉＯ２及びＳｉＣの界面準位密度を低減できる半導体装置の製造方法及びこれに用いる半導体製造装置を提供することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の第１の実施形態に係る半導体製造装置（酸化炉）の一例を示す概略図である。
【図２】本発明の第１の実施形態に係る酸化膜形成工程のフローチャートである。
【図３】図３（ａ）〜図３（ｃ）は、本発明の第１の実施形態に係る酸化膜形成工程の温度変化をそれぞれ表すタイミングチャートである。
【図４】本発明の第１の実施形態に係るＭＯＳキャパシタの構成の一例を示す断面図である。
【図５】図５（ａ）〜図５（ｄ）は、本発明の第１の実施形態に係るＭＯＳキャパシタの製造方法の工程断面図である。
【図６】第１の実施例の界面準位密度の測定値を比較例Ａ，Ｂと比較して示すグラフである。
【図７】第２の実施例Ａ〜Ｆの界面準位密度の測定値を示すグラフである。
【図８】本発明の第１の実施形態の第１の変形例に係る酸化膜形成工程のフローチャートである。
【図９】図９（ａ）〜図９（ｃ）は、本発明の第１の実施形態の第１の変形例に係る酸化膜形成工程の温度変化をそれぞれ表すタイミングチャートである。
【図１０】本発明の実施形態の第２の変形例に係るＭＯＳＦＥＴの構成の一例を示す断面図である。
【図１１】図１１（ａ）〜図１１（ｃ）は、本発明の第１の実施形態の第２の変形例に係るＭＯＳＦＥＴの製造方法の工程断面図である。
【図１２】図１２（ａ）〜図１２（ｃ）は、本発明の第１の実施形態の第２の変形例に係るＭＯＳＦＥＴの製造方法の図１１（ｃ）に引き続く工程断面図である。
【図１３】図１３（ａ）〜図１３（ｃ）は、本発明の第１の実施形態の第２の変形例に係るＭＯＳＦＥＴの製造方法の図１２（ｃ）に引き続く工程断面図である。
【図１４】図１４（ａ）及び図１４（ｂ）は、本発明の第１の実施形態の第２の変形例に係るＭＯＳＦＥＴの製造方法の図１３（ｃ）に引き続く工程断面図である。
【図１５】本発明の第１の実施形態の第３の変形例に係るＭＯＳＦＥＴの構成の一例を示す断面図である。
【図１６】図１６（ａ）〜図１６（ｄ）は、本発明の第１の実施形態の第３の変形例に係るＭＯＳＦＥＴの製造方法の工程断面図である。
【図１７】図１７（ａ）〜図１７（ｂ）は、本発明の第１の実施形態の第３の変形例に係るＭＯＳＦＥＴの製造方法の図１６（ｄ）に引き続く工程断面図である。
【図１８】図１８（ａ）及び図１８（ｂ）は、本発明の第１の実施形態の第３の変形例に係るＭＯＳＦＥＴの製造方法の図１７（ｂ）に引き続く工程断面図である。
【図１９】本発明の第２の実施形態に係る半導体製造装置（酸化炉）の一例を示す概略図である。
【図２０】本発明の第２の実施形態に係る半導体製造装置（酸化炉）の一例を示す概略図である。
【図２１】本発明の第２の実施形態に係る酸化膜生成工程のフローチャートである。
【図２２】本発明の第２の実施形態に係る酸化膜生成工程の温度変化を表すタイミングチャートである。
【図２３】酸化膜を備えるＭＯＳキャパシタの構成を示す断面図である。
【図２４】実施例の酸化膜及び比較例の酸化膜の界面準位密度の測定値を示すグラフである。
【図２５】各種酸化膜形成温度における界面準位密度の測定値を示すグラフである。
【図２６】本発明の第２の実施形態の第１の変形例に係る半導体製造装置（酸化炉）の一例を示す概略図である。
【図２７】本発明の第２の実施形態の第１の変形例に係る半導体製造装置（酸化炉）の他の一例を示す概略図である。
【図２８】本発明の第２の実施形態の第２の変形例に係る半導体製造装置（酸化炉）の一例を示す概略図である。
【発明を実施するための形態】
【００１７】
以下において、本発明の第１及び第２の実施形態を図面を参照して説明する。以下の説明で参照する図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
【００１８】
更に、以下に示す第１及び第２の実施形態は、本発明の技術的思想を具体化するための半導体製造装置及び半導体装置を例示するものであって、本発明の技術的思想は、構成部品の材質や、それらの形状、構造、配置等を下記のものに特定するものでない。本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。
【００１９】
また、本明細書において説明する半導体装置の導電型は一例であり、以下の説明に用いた導電型の選択に限定される必要はない。また、本明細書及び添付図面においては、ｎ又はｐを冠記した層や領域では、それぞれ電子又は正孔が多数キャリアであることを意味する。また、ｎやｐに上付き文字で付す＋及び−は、＋及び−の付記されていない半導体領域に比してそれぞれ相対的に不純物密度が高い又は低い半導体領域であることを意味する。＋及び−を含めたｎやｐの表記が同じ場合は近い濃度であることを示すが、濃度が同等とは限らない。また、本明細書では、ミラー指数の表記において、「−」はその直後の指数に付くバーを意味しており、指数の前に「−」を付けることで負の指数を表している。
【００２０】
また、本明細書において、「上側」「下側」等の「上」「下」の定義は、図示した断面図上の単なる表現上の問題であって、例えば、半導体装置の方位を９０°変えて観察すれば「上」「下」の称呼は、「左」「右」になり、１８０°変えて観察すれば「上」「下」の称呼の関係は逆になることは勿論である。
【００２１】
＜半導体製造装置＞
本発明の第１の実施形態に係る半導体製造装置は、図１に示すように、ＳｉＣからなる被処理基体１００を収納する略円筒形の石英からなる反応管１０１と、反応管１０１の周囲に設けられた加熱手段１０２と、反応管１０１内に配置され、被処理基体１００を複数枚保持可能なサセプタ１０３とを備える酸化炉である。ＳｉＣからなる被処理基体１００は、ＳｉＣ基板の単層構造や、最上面がＳｉＣ層である多層構造を有する。サセプタ１０３はＳｉＣを含む材料からなることが好ましい。加熱手段１０２としては、例えば赤外線ランプ等が使用可能である。
【００２２】
反応管１０１の上流側には複数のガス供給管１０５，１０６の一端がそれぞれ接続され、複数のガス供給管１０５，１０６の他端には不活性ガス供給源１１３及び酸化剤供給源１１４がそれぞれ接続されている。ガス供給管１０５，１０６の経路の途中にはガス流量を調整可能なガスバルブ１０７，１０８が設けられている。不活性ガス供給源１１３は、アルゴン（Ａｒ）、ヘリウム（Ｈｅ）、窒素（Ｎ２）又はこれらの混合ガス等の不活性ガスを、ガス供給管１０５を介して反応管１０１に供給する。酸化剤供給源１１４は、Ｏ２、水蒸気、ＮＯ、Ｎ２Ｏ又はこれらの混合ガス等の酸化剤を含むガス（酸化ガス）を、ガス供給管１０６を介して反応管１０１に供給する。酸化剤供給源１１４は、後述するＰＯＡプロセスにおいては、Ｏ２、水蒸気、ＮＯ、ＮＯ２、アンモニア（ＮＨ３）ガス又はこれらの混合ガス等のガスを、ガス供給管１０６を介して反応管１０１に供給する。
【００２３】
反応管１０１の下流側には、排気管１０９を介して真空ポンプ１１０が接続されている。真空ポンプ１１０としては、ターボ分子ポンプ、クライオポンプ又はロータリーポンプ等が使用可能である。反応管１０１の内部には、反応管１０１内及び被処理基体１００の温度を測定する温度測定手段１１２が設けられている。温度測定手段１１２としては、Ｂ型熱電対（ロジウム３０％の白金ロジウム合金―ロジウム６％の白金ロジウム合金）等が使用可能である。反応管１０１の内部には、反応管１０１内のガス中の酸化剤の濃度の分圧を測定可能な酸化剤濃度計１１１が設けられている。
【００２４】
温度測定手段１１２、酸化剤濃度計１１１、加熱手段１０２、ガスバルブ１０７，１０８、真空ポンプ１１０には制御部１２０が電気的に接続されている。制御部１２０は、温度測定手段１１２により測定された反応管１０１内及び被処理基体１００の温度や、酸化剤濃度計１１１により測定された酸化剤の濃度に基づいて、加熱手段１０２の加熱温度、不活性ガスの流量、酸化剤の流量、真空ポンプ１１０による排気量等を制御する。制御部１２０は中央演算処理装置（ＣＰＵ）の機能を有するマイクロプロセッサやメモリ等で構成される。
【００２５】
＜酸化膜の形成方法＞
次に、図１に示した本発明の第１の実施形態に係る半導体製造装置を用いた酸化膜形成工程の一例を図１〜図３を参照しながら説明する。酸化膜形成工程は、図２のフローチャートに示すように、ステップＳ１０の昇温プロセス、ステップＳ１１の酸化プロセス、ステップＳ１２の雰囲気置換プロセス、ステップＳ１３の降温プロセスを含む。
【００２６】
図１に示すように、反応管１０１内のサセプタ１０３にＳｉＣを材料とする被処理基体１００を予め固定しておく。この例は、サセプタ１０３に対して被処理基体１００が複数であるバッチ式となっているが、サセプタ１０３に１つの被処理基体１００を載置する枚葉式としてもよい。枚葉式の場合、反応管１０１の容積を小さくでき、雰囲気置換をより効率的に行うことができる。
【００２７】
まず、図２のステップＳ１０の昇温プロセスを実施する。昇温プロセスでは、図３（ａ）に示すように、時刻ｔ１０〜ｔ１１において、加熱手段１０２により被処理基体１００を加熱して、反応管１０１内及び被処理基体１００をＳｉＣの熱酸化が可能な所定の温度Ｔ１まで昇温する。
【００２８】
次に、図２のステップＳ１１の酸化プロセスを実施する。酸化プロセスでは、図３（ａ）に示すように、時刻ｔ１１〜ｔ１２において、加熱手段１０２により加熱を継続し、温度測定手段１１２により測定される被処理基体１００の温度Ｔ１を、ＳｉＣの熱酸化が可能な１２５０℃以上且つ１６００℃以下程度の温度範囲で保持する。酸化剤供給源１１４が、Ｏ２、水蒸気、ＮＯ、Ｎ２Ｏ又はこれらの混合ガス等の酸化剤を含むガスを反応管１０１内に供給し、反応管１０１内を乾燥酸素雰囲気とする。これにより、大気圧の乾燥酸素雰囲気中にて被処理基体１００の表面が熱酸化され、例えば厚さ３０ｎｍ程度のＳｉＯ２膜が形成される。
【００２９】
次に、図２のステップＳ１２の雰囲気置換プロセスを実施する。雰囲気置換プロセスでは、図３（ａ）に示すように、時刻ｔ１２〜ｔ１３において、例えば１２５０℃以上の温度Ｔ１で、真空ポンプ１１０を用いて反応管１０１内を排気することにより反応管１０１内に残留している酸化剤を含むガスを除去して、酸化剤濃度計１１１により測定される酸化剤の分圧を１０Ｐａ以下に低下させる。
【００３０】
引き続き、時刻ｔ１３〜ｔ１４において、１２５０℃以上の温度Ｔ１で、不活性ガス供給源１１３が、Ａｒ、Ｈｅ、Ｎ２又はこれらの混合ガス等の不活性ガスを反応管１０１内に供給することにより、反応管１０１内の圧力を大気圧となるまで上昇させて、反応管１０１内を不活性ガス雰囲気に置換する。なお、雰囲気置換プロセスは、酸化プロセスの温度と同一の温度で実施してもよく、酸化プロセスの温度とは異なる温度（酸化プロセスの温度よりも高温又は低温）で実施してもよい。
【００３１】
次に、図２のステップＳ１３の降温プロセスを実施する。降温プロセスでは、図３（ａ）に示すように、時刻ｔ１４〜ｔ１５において、加熱手段１０２による加熱を停止して、Ａｒ雰囲気中で８００℃以下まで反応管１０１内及び被処理基体１００を冷却し降温させる。その後、反応管１０１内からＳｉＯ２膜が形成された被処理基体１００を取り出し、酸化膜形成工程を完了する。
【００３２】
なお、ステップＳ１２の雰囲気置換プロセスにおいて、図３（ａ）に示したような真空ポンプ１１０を用いた排気をせずに、図３（ｂ）に示すように、時刻ｔ１２〜ｔ１４においてＡｒ等の不活性ガスを反応管１０１内に導入して反応管１０１内に残留している酸化剤を希釈することにより、反応管１０１内の酸化剤の分圧を１０Ｐａ以下まで低下させるとともに、雰囲気を置換してもよい。
【００３３】
また、ステップＳ１２の雰囲気置換プロセスにおいて、図３（ｃ）に示すように、時刻ｔ１２〜ｔ１４において、真空ポンプ１１０を用いた排気のみを実施して、酸化剤濃度計１１１により測定される酸化剤の分圧を１０Ｐａ以下に低下させ、図３（ａ）に示したようなその後の不活性ガスを導入する処理は実施しなくてもよい。但し、不活性ガスによる冷却効果が失われるため、その後の降温プロセスに必要な時間は長くなる。
【００３４】
＜半導体装置の製造方法＞
次に、本発明の第１の実施形態に係るＳｉＣ半導体装置の製造方法の一例として、図４に示すＭＯＳキャパシタを製造する場合を説明する。図４に示すＭＯＳキャパシタは、ｎ＋型のＳｉＣ基板１と、ＳｉＣ基板１上に配置されたｎ型のＳｉＣ層２と、ＳｉＣ層２上に配置されたキャパシタ絶縁膜（ＳｉＯ２膜）３と、キャパシタ絶縁膜３上に配置された電極４と、ＳｉＣ基板１の裏面に配置された電極５とを備える。ＳｉＣ基板１とＳｉＣ層２とで本発明の第１の実施形態に係る被処理基体（１，２）を構成している。また、ＳｉＣ層２、キャパシタ絶縁膜（ＳｉＯ２膜）３及び電極４によりキャパシタが構成される。
【００３５】
次に、本発明の第１の実施形態に係る酸化膜形成工程を含む、図４に示したＭＯＳキャパシタの製造方法の一例を、図５（ａ）〜図５（ｄ）を参照しながら説明する。
【００３６】
まず、不純物密度７×１０１７〜５×１０１８ｃｍ−３程度のｎ＋型のＳｉＣ基板１を用意する。ＳｉＣ基板１としては、例えば４Ｈ−ＳｉＣの（０００１）基板（（０００１）面から０〜８度オフ基板）が使用可能である。図５（ａ）に示すように、ＳｉＣ基板１上に不純物密度５×１０１６ｃｍ−３程度のｎ型のＳｉＣ層（エピタキシャル層）２を５μｍ程度成長させ、ＳｉＣ基板１とＳｉＣ層２とを有する被処理基体（１，２）を用意する。本発明の第１の実施形態に係る被処理基体（１，２）は、特定の方位面を定義する平坦な表面を持つことが好ましい。エピタキシャル成長後の被処理基体（１，２）も、特定の方位面である（０００１）面から０〜８度オフした平坦な表面を有することは勿論である。
【００３７】
次に、被処理基体（１，２）を洗浄した後に、図１に示した酸化炉内に被処理基体（１，２）を収納し、上述した本発明の第１の実施形態に係る酸化膜形成工程を実施する。この結果、図５（ｂ）に示すように、ＳｉＣ層２の表面の全面に厚さ３０ｎｍ程度のＳｉＯ２膜からなるキャパシタ絶縁膜３が形成されるとともに、ＳｉＣ基板１の裏面の全面にもＳｉＯ２膜３ｘが形成される。
【００３８】
次に、室温での蒸着法又はスパッタ法等により、図５（ｃ）に示すように、キャパシタ絶縁膜３の表面の全面にアルミニウム（Ａｌ）等の金属膜４を堆積する。その後、金属膜４上にフォトレジスト膜を塗布し、フォトリソグラフィ技術を用いてフォトレジスト膜をパターニングする。パターニングされたフォトレジスト膜をマスクとして用いて、ドライエッチング等により金属膜４の一部を選択的に除去することにより、図５（ｄ）に示すように、ドット状の電極４を形成する。
【００３９】
次に、研削又はウェットエッチング等によりＳｉＣ基板１の裏面のＳｉＯ２膜３ｘを除去する。その後、蒸着法やスパッタ法等により、図４に示すように、ＳｉＣ基板１の裏面の全面にＡｌ等からなる電極５を形成することにより、ＭＯＳキャパシタが完成する。
【００４０】
本発明の第１の実施形態によれば、ＭＯＳキャパシタのＳｉＯ２膜からなるキャパシタ絶縁膜３を形成する際に、雰囲気置換プロセスにおいて、反応管１０１内の酸化剤の分圧を１０Ｐａ以下まで低下させて、降温プロセス開始時の酸化剤の分圧を１０Ｐａ以下とすることで、ＳｉＣ及びＳｉＯ２の界面準位密度を低減できる。したがって、ＳｉＣ層２上に良質な酸化膜３を形成することができる。
【００４１】
＜第１の実施例＞
第１の実施例として、図４に示したＭＯＳキャパシタを作製した。ＭＯＳキャパシタのキャパシタ絶縁膜の形成工程においては、図２及び図３（ａ）に示した酸化膜形成工程を実施した。ステップＳ１１の酸化プロセスにおいては、大気圧の乾燥酸素雰囲気中にて、図５（ａ）と同様なＳｉＣ基板１とＳｉＣ層２とからなる被処理基体（１，２）を１４００℃で酸化し、ＳｉＣ層２の表面に厚さ３０ｎｍのキャパシタ酸化膜３を形成した。ステップＳ１２の雰囲気置換プロセスにおいて、１４００℃にて真空ポンプ１１０を用いて反応管１０１内の酸化剤の除去を行い、酸化剤（酸素）の分圧を１０Ｐａ以下とした。その後、Ａｒを反応管１０１内に導入し、反応管１０１内の圧力を大気圧とした。ステップＳ１３の降温プロセスにおいて、キャパシタ酸化膜３が形成された被処理基体（１，２）をＡｒ雰囲気中で８００℃以下まで降温させた後、キャパシタ酸化膜３が形成された被処理基体（１，２）を反応管１０１内から取り出した。
【００４２】
第１の実施例と比較する比較例Ａとして、酸化プロセス後に雰囲気置換プロセスを実施せずに、直ちに降温プロセスを大気圧酸素雰囲気中で開始する点を異ならせ、他は同様の方法でＭＯＳキャパシタを作製した。比較例Ｂとして、雰囲気置換プロセスにおいて真空ポンプ１１０を用いて酸化剤の分圧を１００Ｐａまで低下させた後に降温プロセスを開始してＡｒを導入する点を異ならせ（即ち酸化剤の分圧を異ならせ）、他は同様の方法でＭＯＳキャパシタを作製した。
【００４３】
第１の実施例及び比較例Ａ，Ｂに係るＭＯＳキャパシタをＣ−Ｖメータで測定し、１ＭＨｚのＣ−Ｖ特性と擬静的（Ｑｕａｓｉ−Ｓｔａｔｉｃ）Ｃ−Ｖ特性によるハイ・ロウ（Ｈｉｇｈ−Ｌｏｗ）法により界面準位密度Ｄｉｔの差を調査した。図６に、第１の実施例に係るＭＯＳキャパシタの測定結果から得られた界面準位密度Ｄｉｔを比較例Ａ，Ｂとともに示す。図６の横軸はバンドギャップ内の界面準位エネルギー（Ｅｃは導電帯エネルギー端）を示し、縦軸は界面準位密度Ｄｉｔを示す。
【００４４】
図６に示すように、降温プロセス時の雰囲気で比較すると、比較例Ａに対して比較例Ｂでは、エネルギーの深い（Ｅｃ−Ｅが大きい）界面準位密度Ｄｉｔの低減効果は見られるものの、エネルギーの浅い界面準位密度Ｄｉｔの低減効果は小さい。一方、第１の実施例では、エネルギーの深い界面準位、浅い界面準位ともに界面準位密度Ｄｉｔの低減効果が認められる。
【００４５】
このように、第１の実施例によれば、降温プロセス時の反応管１０１内の酸化剤の分圧を１０Ｐａ以下に低下させることで、ＳｉＣ及びＳｉＯ２の界面に偏析している炭素由来の欠陥面密度を２×１０１２ｃｍ−２以下に低減でき、界面準位密度Ｄｉｔを低減できた。
【００４６】
＜第２の実施例＞
次に、第２の実施例として、第１の実施例と同様のＭＯＳキャパシタを、酸化プロセス時の温度を変えて複数作製した。酸化プロセスでは、大気圧の乾燥酸素雰囲気中にて１１５０℃、１２００℃、１２５０℃、１３００℃、１４５０℃、１６００℃で酸化し、ＳｉＣ層上に厚さ３０ｎｍのキャパシタ酸化膜を形成し、それぞれ第２の実施例Ａ〜Ｆとした。
【００４７】
第２の実施例Ａ〜Ｆに係るＭＯＳキャパシタをＣ−Ｖメータで測定し、１ＭＨｚのＣ−Ｖ特性と擬静的Ｃ−Ｖ特性によるハイ・ロウ法により界面準位密度Ｄｉｔの差を調査した。図７に、第２の実施例Ａ〜Ｆの測定結果から得られた界面準位密度Ｄｉｔを示す。図７に示すように、１２５０℃以下の酸化温度の実施例Ａ，Ｂ，Ｃでは、酸化温度が高くなるほど界面準位密度Ｄｉｔが減少した。一方、１３００℃以上の酸化温度の実施例Ｄ，Ｅ，Ｆでは、界面準位密度に有意な差は見られなかった。
【００４８】
第２の実施例によれば、酸化プロセスを１２５０℃以下で実施すると界面準位密度Ｄｉｔが増加した。このため、酸化プロセスを１２５０℃以下で実施する場合には、降温プロセスを酸化剤の分圧を１０Ｐａ以下で実施し、界面準位密度Ｄｉｔを低減することが特に有効である。
【００４９】
＜第１の変形例＞
本発明の第１の実施形態の第１の変形例として、酸化膜形成工程の変形例を説明する。本発明の第１の実施形態の第１の変形例に係る酸化膜形成工程は、図８に示すように、ステップＳ２０の昇温プロセス、ステップＳ２１の酸化プロセス、ステップＳ２２のＰＯＡプロセス、ステップＳ２３の雰囲気置換プロセス、ステップＳ２４の降温プロセスを含む。即ち、ステップＳ２１の酸化プロセスと、ステップＳ２３の雰囲気置換プロセスの間に、ステップＳ２２のＰＯＡプロセスが追加されている点が、図２に示した本発明の第１の実施形態に係る酸化膜形成工程の手順と異なる。
【００５０】
図８のステップＳ２０において、昇温プロセスを実施する。昇温プロセスでは、図９（ａ）に示すように、時刻ｔ２０〜ｔ２１において、加熱手段１０２により加熱して所定の温度Ｔ１まで昇温させる。次に、図８のステップＳ２１において、酸化プロセスを実施する。酸化プロセスでは、図９（ａ）に示すように、時刻ｔ２１〜ｔ２２において、ステップＳ１１の酸化プロセスと同様に、所定の温度Ｔ１（１２５０℃〜１６００℃程度）に加熱しながら酸化剤を含むガスを供給して、被処理基体１００の表面を熱酸化してＳｉＯ２膜を形成する。
【００５１】
次に、図８のステップＳ２２において、ＰＯＡプロセスを実施する。ＰＯＡプロセス前に酸素雰囲気で降温すると界面特性が悪くなるので、ＰＯＡプロセスでは、図９（ａ）に示すように、酸化プロセスから降温せずに同じ温度Ｔ１でＰＯＡプロセスを実施する。時刻ｔ２３〜ｔ２４において、酸化剤供給源１１４がＯ２、水蒸気、ＮＯ、ＮＯ２、ＮＨ３又はこれらの混合ガス等を含むガスを反応管１０１内に供給しながら熱処理（アニール）を行う。
【００５２】
なお、時刻ｔ２２〜ｔ２３の間隔を空けずに、時刻ｔ２２から直ちに、Ｏ２、水蒸気、ＮＯ、ＮＯ２、ＮＨ３又はこれらの混合ガス等を含むガスの反応管１０１内への供給を開始してもよい。即ち、時刻ｔ２２〜ｔ２４においてガスを反応管１０１内に供給しながら熱処理（アニール）を行ってもよい。また、時刻ｔ２２〜ｔ２３で、ステップＳ２１の酸化プロセスからステップＳ２２のＰＯＡプロセスとする際に、酸化プロセスの温度よりも低い温度（例えば１０００℃〜１１００℃程度）に降温する場合は、該降温前にも更に雰囲気置換プロセスを加えるのがよい。
【００５３】
次に、図８のステップＳ２３の雰囲気置換プロセスを実施する。雰囲気置換プロセスでは、図９（ａ）に示すように、時刻ｔ２４〜ｔ２５において、所定の温度Ｔ１で真空ポンプ１１０を用いて反応管１０１内を排気することにより、反応管１０１内に残留したＰＯＡプロセスで用いたガスを除去し、反応管１０１内における酸化剤の分圧を１０Ｐａ以下まで低下させる。
【００５４】
引き続き、時刻ｔ２５〜ｔ２６において、不活性ガス供給源１１３から反応管１０１内へ不活性ガスを導入し、不活性ガス雰囲気に置換する。なお、雰囲気置換プロセスの温度は、ＰＯＡプロセスと同一の温度で実施してもよく、酸化プロセスの温度とは異なる温度（酸化プロセスの温度よりも高温又は低温）で実施してもよい。
【００５５】
次に、図８のステップＳ２４において、降温プロセスを実施する。降温プロセスでは、図９（ａ）に示すように、時刻ｔ２６〜ｔ２７において、加熱手段１０２を停止して、不活性ガス雰囲気で所定の温度（例えば８００℃）以下まで降温させる。
【００５６】
第１の変形例によれば、酸化プロセス後にＰＯＡプロセスを実施する場合でも、ＰＯＡプロセス後の雰囲気置換プロセスにおいて、反応管１０１内の酸化剤の分圧を１０Ｐａ以下まで低下させて、降温プロセス開始時の酸化剤の分圧を１０Ｐａ以下とすることで、ＳｉＣ及びＳｉＯ２の界面準位密度を低減できる。したがって、被処理基体１００の表面に良質なＳｉＯ２膜を形成することができる。
【００５７】
なお、図８のステップＳ２３の雰囲気置換プロセスにおいて、図９（ａ）に示したような真空ポンプ１１０を用いた排気をせずに、図９（ｂ）に示すように、時刻ｔ２４〜ｔ２６においてＡｒ等の不活性ガスを反応管１０１内に導入して酸化剤を希釈することにより、反応管１０１内の酸化剤の分圧を１０Ｐａ以下まで低下させ、雰囲気を置換してもよい。
【００５８】
また、図８のステップＳ２３の雰囲気置換プロセスにおいて、図９（ｃ）に示すように、時刻ｔ２４〜ｔ２６において、真空ポンプ１１０を用いた排気を実施して、酸化剤濃度計１１１により測定される酸化剤の分圧を１０Ｐａ以下に低下させる処理のみ行ってもよく、図９（ａ）に示したようなその後の不活性ガスを導入しなくてもよい。但し、不活性ガスによる冷却効果が失われるため、その後の降温プロセスに必要な時間は長くなる。
【００５９】
＜第２の変形例＞
本発明の第１の実施形態の第２の変形例に係る半導体装置の製造方法として、図１０に示す横型のＭＯＳＦＥＴの製造方法を説明する。本発明の第１の実施形態の第２の変形例に係る半導体装置は、図１０に示すように、ｐ＋型のＳｉＣ基板６と、ＳｉＣ基板６上に配置されたｐ型のエピタキシャル層７とを備える。エピタキシャル層７の上部には、ドレイン領域１２、ソース領域１３及びグラウンド領域（コンタクト領域）１４が形成されている。ドレイン領域１２、ソース領域１３及びグラウンド領域１４上にはＳｉＣと金属との反応層２０ａ，２０ｂが形成され、反応層２０ａ，２０ｂ上には電極２１ａ，２１ｂが形成されている。ＳｉＣ基板６の裏面には電極２２が配置されている。エピタキシャル層７上にはＳｉＯ２膜からなるゲート絶縁膜１７を介してゲート電極１８が配置され、ゲート電極１８上には電極２１ｃが配置されている。
【００６０】
次に、本発明の第１の実施形態に係る第２の変形例に係る半導体装置の製造方法の一例を図１１（ａ）〜図１３（ｃ）を用いて説明する。
【００６１】
まず、ｐ＋型のＳｉＣ基板６として、不純物密度５×１０１７〜３×１０１８ｃｍ−３程度の４Ｈ−ＳｉＣ基板（（０００−１）面０〜８度オフ基板、好ましくは０〜４度オフ基板）を用意する。そして、図１１（ａ）に示すように、ＳｉＣ基板６上に、不純物密度１×１０１６ｃｍ−３程度のｐ型のエピタキシャル層７を成長して、ＳｉＣ基板６とエピタキシャル層７とを有する被処理基体（６，７）を用意する。
【００６２】
次に、エピタキシャル層７の表面上に減圧（ＬＰ）ＣＶＤ法等により厚さ１μｍのＳｉＯ２膜を堆積する。そして、フォトリソグラフィ技術を用いてＳｉＯ２膜の一部を選択的に除去して、図１１（ｂ）に示すようにＳｉＯ２膜からなるマスク８のパターンを形成する。その後、マスク８を用いて、例えば燐イオン９を基板温度５００℃、４０ｋｅＶ〜２５０ｋｅＶの多段加速エネルギー、各段におけるドーズ量２×１０１５〜１×１０１６ｃｍ−２として、最終的な注入量が１×１０２０〜１×１０２１ｃｍ−３となるように、選択的にイオン注入する。その後、ドライエッチング等によりマスク８を除去する。
【００６３】
次に、エピタキシャル層７の表面上にＬＰＣＶＤ法により、厚さ１μｍのＳｉＯ２膜を堆積し、フォトリソグラフィ技術を用いてＳｉＯ２膜の一部を選択的に除去して、図１１（ｃ）に示すようにＳｉＯ２膜からなるマスク１０のパターンを形成する。その後、マスク１０を用いて、例えばアルミニウムイオン１１を基板温度５００℃、４０ｋｅＶ〜２００ｋｅＶの多段加速エネルギー、各段におけるドーズ量５×１０１５〜２×１０１６ｃｍ−２として、最終的な注入量が１×１０２０〜１×１０２１ｃｍ−３となるように、選択的にイオン注入する。その後、ドライエッチング等によりマスク１０を除去する。次に、Ａｒ雰囲気中にて１６００℃で５分間にわたる活性化アニールを行うことにより、図１２（ａ）に示すように、エピタキシャル層７の上部にドレイン領域１２、ソース領域１３及びグラウンド領域１４を選択的に形成する。
【００６４】
次に、ＬＰＣＶＤ法により厚さ０．５μｍのフィールド酸化膜１５を堆積する。フィールド酸化膜１５上にフォトレジスト膜を塗布し、フォトリソグラフィ技術を用いてフォトレジスト膜をパターニングする。パターニングされたフォトレジスト膜をマスクとして用いたウェットエッチングにより、フィールド酸化膜１５の一部を除去して、図１２（ｂ）に示すように、アクティブ領域１６を画定する矩形の窓部を形成する。
【００６５】
次に、アクティブ領域１６を定義したエピタキシャル層７を有する被処理基体（６，７）を洗浄した後に、上述した本発明の第１の実施形態に係る酸化膜形成工程を実施する。例えば、ＳｉＣを含む材料で構成されたサセプタ１０３上に設置する。そして、温度測定手段１１２を用いて温度をモニタしながら加熱手段１０２を用いて被処理基体（６，７）を加熱し、１３００℃の乾燥酸素雰囲気中にて酸化プロセスを実施する。この結果、図１２（ｃ）に示すように、厚さ５０ｎｍのＳｉＯ２膜からなるゲート絶縁膜１７をアクティブ領域１６内のエピタキシャル層７の表面に形成する。その後、真空ポンプ１１０を用いて酸化剤の分圧を１０Ｐａ以下の圧力となるまで排気し、その後、Ａｒガスを導入して不活性ガス雰囲気に置換する。その後、降温プロセスにて８００℃以下まで半導体基体を降温する。
【００６６】
次に、ゲート絶縁膜１７上には、ＬＰＣＶＤ法によって多結晶シリコン膜を０．３μｍの厚さで堆積する。フォトリソグラフィ技術を用いて多結晶シリコン膜をパターン加工して、図１３（ａ）に示すようにゲート絶縁膜１７の上にゲート電極１８を形成する。フォトリソグラフィ技術によってフォトレジスト膜７１のエッチングマスクを形成し、このエッチングマスクを用いてフッ酸等によりゲート絶縁膜１７をエッチングすることにより、図１３（ｂ）に示すように、ドレイン領域１２、ソース領域１３及びグラウンド領域１４上に、ゲート絶縁膜１７の一部にコンタクトホールを選択的に開孔する。エッチングマスクとして用いたフォトレジスト膜７１の上から厚さ１０ｎｍのＡｌと更に６０ｎｍのニッケル（Ｎｉ）を蒸着して、多層の金属層を堆積する。蒸着後、ウェット処理等によりフォトレジスト膜７１を除去する。リフトオフ工程により多層の金属膜がパターン加工されて、図１３（ｃ）に示すように、コンタクトメタル１９ａ，１９ｂを選択的にコンタクトホールの内部に残す。
【００６７】
Ｎ２、Ｈｅ又はＡｒ等の不活性活性ガスの雰囲気で９５０℃、２分間保持でオーミックコンタクトアニールとして熱処理を行い、図１４（ａ）に示すように、コンタクトメタル１９ａ，１９ｂとＳｉＣとが反応した反応層２０ａ，２０ｂを形成する。表面にＡｌからなる金属膜を３００ｎｍ蒸着し、フォトリソグラフィ技術及び燐酸を用いたエッチングにより、図１４（ｂ）に示すように、ゲート電極１８及び反応層２０ａ，２０ｂ上にパッド電極２１ａ〜２１ｃを形成する。更に、蒸着法等により、裏面に厚さ１００ｎｍ程度のＡｌからなる電極２２を形成することにより、図１０に示した半導体装置が完成する。
【００６８】
第２の変形例によれば、ＭＯＳＦＥＴのゲート絶縁膜１７を形成する際に、雰囲気置換プロセスにおいて、反応管１０１内の酸化剤の分圧を１０Ｐａ以下まで低下させて、降温プロセス開始時の酸化剤の分圧を１０Ｐａ以下とすることで、ＳｉＣ及びＳｉＯ２の界面準位密度を低減できる。したがって、エピタキシャル層７上に良質なＳｉＯ２膜からなるゲート絶縁膜１７を形成することができる。なお、第２の変形例では、図２に示したＰＯＡプロセスを含ない酸化膜形成工程を実施する場合を説明したが、図８に示したＰＯＡプロセスを含む酸化膜形成工程を実施してもよい。
【００６９】
＜第３の変形例＞
本発明の第１の実施形態の第３の変形例に係る半導体装置として、オン状態のときにＳｉＣエピタキシャル基板の表面近傍にチャネルを形成する縦型のＭＯＳＦＥＴを説明する。本発明の第１の実施形態の第３の変形例に係る半導体装置は、図１５に示すように、ｎ＋型のＳｉＣ基板２３と、ＳｉＣ基板２３上に配置されたＳｉＣ基板２３よりも低不純物密度のｎ型のエピタキシャル層２４とを備える。
【００７０】
エピタキシャル層２４の上部には、複数のｐ型領域２５ａ，２５ｂが選択的に形成されている。ｐ型領域２５ａ，２５ｂはエピタキシャル層２４の表面に露出する。ｐ型領域２５ａ，２５ｂの表面にｐ型領域２５ａ，２５ｂより低不純物密度のｐ型のＳｉＣ層２６が形成されている。ｐ型領域２５ａ，２５ｂが形成されていないエピタキシャル層２４上のＳｉＣ層２６には、ｎ型領域２７がＳｉＣ層２６と同一の厚さで形成されている。即ち、ｎ型領域２７は、深さ方向にＳｉＣ層２６を貫通し、エピタキシャル層２４に達するように、２つのＳｉＣ層２６で挟まれている。ｎ型のエピタキシャル層２４及びｎ型領域２７はｎ型ドリフト領域である。ｎ型領域２７の不純物密度は、ｎ型のエピタキシャル層２４よりも高いのが望ましい。
【００７１】
ＳｉＣ層２６の上部には、互いに接するようにｎ＋型のソース領域２８ａ，２８ｂ及びｐ＋型のコンタクト領域２９ａ，２９ｂが形成されている。ソース領域２８ａ，２８ｂは、ｎ型領域２７を挟むＳｉＣ層２６を介して互いに対向して形成されている。コンタクト領域２９ａ，２９ｂは、ソース領域２８ａ，２８ｂのｎ型領域２７側に対して反対側に位置する。コンタクト領域２９ａ，２９ｂの不純物密度は、ＳｉＣ層２６の不純物密度よりも高い。ＳｉＣ層２６のソース領域２８ａ，２８ｂ、コンタクト領域２９ａ，２９ｂ及びｎ型領域２７を除く部分は、ｐ型領域２５ａ，２５ｂと共にｐ型ベース領域となる。
【００７２】
ソース領域２８ａ，２８ｂとコンタクト領域２９ａ，２９ｂとの表面には、ソース電極３０ａ，３０ｂが形成されている。隣り合うソース領域２８ａ，２８ｂの間のｐ型のＳｉＣ層２６とｎ型領域２７との表面には、ゲート絶縁膜３１を介してゲート電極３２が形成されている。ゲート電極３２は、図示を省略した層間絶縁膜によってソース電極３０ａ，３０ｂと電気的に絶縁されている（図１８（ｂ）の符号７２参照）。また、ＳｉＣ基板２３の裏面には、ＳｉＣ基板２３に接してドレイン電極３３が形成されている。
【００７３】
次に、図１６（ａ）〜図１７（ｂ）を用いて、本発明の第１の実施形態の酸化膜形成工程を含む、本発明の第１の実施形態の第３の変形例に係る半導体装置の製造方法の一例を説明する。
【００７４】
まず、図１６（ａ）に示すように、ｎ＋型のＳｉＣ基板２３上にｎ型のエピタキシャル層２４を成長させ、ＳｉＣ基板２３とｎ型のエピタキシャル層２４とを有する準備基体（２３，２４）を用意する。次に、フォトリソグラフィ技術、イオン注入及び熱処理等により、図１６（ｂ）に示すようにエピタキシャル層２４の上部に複数のｐ型領域２５ａ，２５ｂを選択的に形成する。その後、図１６（ｃ）に示すように、エピタキシャル層２４及びｐ型領域２５ａ，２５ｂの表面上に、ｐ型領域２５ａ，２５ｂより低不純物密度のｐ型のＳｉＣ層２６を成長させる。ＳｉＣ層２６を成長することにより、準備基体（２３，２４）は被処理基体（２３，２４，２６）となる。
【００７５】
次に、フォトリソグラフィ技術、イオン注入及び熱処理等により、ＳｉＣ層２６の一部にｎ型領域２７を形成する。ｎ型領域２７は平面パターン上、ｐ型領域２５ａ，２５ｂが形成されていないエピタキシャル層２４上に形成される。ｐ型領域２５ａ，２５ｂは、深さ方向にＳｉＣ層２６を貫通しエピタキシャル層２４に達する。エピタキシャル層２４及びｎ型領域２７はドリフト領域である。ｎ型領域２７の不純物密度は、エピタキシャル層２４よりも高いことが望ましい。
【００７６】
更に、図１６（ｄ）に示すように、フォトリソグラフィ技術、イオン注入及び熱処理等により、ＳｉＣ層２６にｐ＋型のコンタクト領域２９ａ，２９ｂが形成される。コンタクト領域２９ａ，２９ｂの不純物密度はＳｉＣ層２６の不純物密度よりも高い。また、フォトリソグラフィ技術、イオン注入及び熱処理等により、ＳｉＣ層２６に燐イオン等のｎ＋型を呈する不純物イオンによって、ｎ＋型のソース領域２８ａ，２８ｂを形成する。
【００７７】
次に、ＳｉＣ基板２３とｎ型のエピタキシャル層２４とを有する被処理基体（２３，２４，２６）を図１に示した半導体製造装置内に導入し、本発明の第１の実施形態に係る酸化膜形成工程を用いて、図１７（ａ）に示すように、ＳｉＣ層２６の表面を熱酸化し、ゲート絶縁膜３１を全面に形成する。更に、ゲート絶縁膜３１上にポリシリコン層３２を全面に堆積する。フォトリソグラフィ技術等を用いて、ゲート絶縁膜３１及びポリシリコン層３２の一部を選択的に除去して、図１７（ｂ）に示すように、対向するコンタクト領域２９ａ，２９ｂの間のＳｉＣ層２６とｎ型領域２７との表面に、ＳｉＣ層２６の一部が露出するように、ゲート絶縁膜３１を介してゲート電極３２を形成する。
【００７８】
図１８（ａ）に示すように、ＬＰＣＶＤ法等により、全面に層間絶縁膜７２を堆積する。その後、フォトリソグラフィ技術によって層間絶縁膜７２を図１８（ｂ）に示すように選択的にエッチングして、層間絶縁膜７２でゲート電極３２を覆う。図示を省略しているが、この選択的エッチングの際にゲートコンタクトホールも開孔する。
【００７９】
図１８（ｂ）に示すように、蒸着法又はスパッタ法等により、ソース領域２８ａ，２８ｂとコンタクト領域２９ａ，２９ｂとの表面には、ソース電極３０ａ，３０ｂが形成され、ゲートコンタクトホールを介してゲート電極３２に接してゲート配線が形成される。また、蒸着法又はスパッタ法等により、図１５に示すように、ＳｉＣ基板２３の裏面にドレイン電極３３を形成することにより、本発明の第１の実施形態の第３の変形例に係る半導体装置が完成する。
【００８０】
（第２の実施形態）
本発明の第２の実施形態に係る半導体製造装置は、図１９に示すように、ＳｉＣを材料とする被処理基体（半導体基体）２００を収納する反応管２０１と、反応管２０１の周囲に配置された加熱手段２０２と、反応管２０１内に配置されたサセプタ２０３とを備える酸化炉である。図１９において、ｚ軸は重力加速度の方向であり、下側はｚ軸の正の方向であり、上側はｚ軸の負の方向である。
【００８１】
ＳｉＣを材料とする被処理基体２００は、ＳｉＣ基板の単層構造や、最上面がＳｉＣ層である多層構造を有する。反応管２０１は、例えば略円筒形の石英から構成される。加熱手段２０２は、被処理基体２００を加熱する。加熱手段２０２としては、例えば、赤外線ランプや高周波誘導加熱装置等が使用可能である。サセプタ２０３は、ＳｉＣやアルミナ（Ａｌ２Ｏ３）を含む材料からなることが好ましい。
【００８２】
反応管２０１内には、被処理基体２００を保持するように被処理基体２００に接合されたワイヤ２０４が配置されている。ワイヤ２０４と被処理基体２００の接合部分の近傍には保持具２０５が配置されている。反応管２０１の下側には、液体Ｌが注入された液体槽２１２が配置されている。
【００８３】
保持具２０５は、制御部２１１から制御信号に応じて、被処理基体２００を保持又は分離する機能を有する。保持具２０５が被処理基体２００を分離することにより、図２０に示すように、被処理基体２００は下方に落下し、液体槽２１２の液体Ｌ中に投入される。保持具２０５の配置位置は特に限定されず、被処理基体２００を反応管２０１内に保持可能であればよい。また、図２０では、保持具２０５が被処理基体２００と分離後に反応管２０１内に留まる場合を例示したが、保持具２０５が反応管２０１から外れて被処理基体２００とともに落下するような構成でも構わない。
【００８４】
ワイヤ２０４は、例えば、シース熱電対であり、反応管２０１内及び被処理基体２００の温度を測定することが可能である。例えば、ワイヤ２０４を構成するシース熱電対は、少なくとも液体槽２１２に届く程度の長さを有することが好ましい。保持具２０５が被処理基体２００と分離し、被処理基体２００が落下して液体槽２１２に投入されるときに、被処理基体２００にワイヤ２０４を構成するシース熱電対が連結された状態を維持できる。このため、液体槽２１２に投入後も被処理基体２００の温度を測定することが可能で、酸化が停止する温度まで、被処理基体２００が降温したことを検出できる。なお、保持具２０５が被処理基体２００と分離したときに、ワイヤ２０４が被処理基体２００と分離する構成であってもよい。
【００８５】
反応管２０１の下側には、開き蓋２１０が設けられている。開き蓋２１０の開き方としては、片開きでもよく、スライド式等であってもよい。開き蓋２１０は、制御部２１１からの制御信号に応じて開閉する。開き蓋２１０が閉じているときは、反応管２０１が密封され、酸化ガスが反応管２０１の外部に放出されない。一方、図２０に示すように、開き蓋２１０が開くことにより、被処理基体２００を反応管２０１の外部に取り出すことが可能になる。
【００８６】
液体槽２１２には、反応管２０１の内部から落下してきた被処理基体２００を急速に冷却できる液体Ｌが注入されている。液体Ｌの温度は、被処理基体２００を冷却する所定の温度未満に設定される。ここで、「急速に冷却する」とは、酸化膜の形成終了から２秒以内に所定の温度までに冷却することを意味する。「所定の温度」は、例えば、乾燥酸素雰囲気中で被処理基体２００の表面の酸化が停止する温度である８００℃である。また、酸化膜の形成終了から２秒以内に所定の温度までに冷却すると、冷却の間の酸化膜の成長は０．１ｎｍ以下になる。
【００８７】
液体槽２１２に注入される液体Ｌとしては、例えば水が使用可能であるが、これに限定されず、反応管２０１の内部から落下してきた被処理基体２００を急速に冷却できるものであればよい。例えば、水と同程度の熱伝導率を有する他の液体等でも構わない。水は１００℃で蒸発して気体となるので、１００℃〜８００℃の範囲で冷却したい場合は、１００℃〜８００℃の範囲で液体である水銀（Ｈｇ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、スズ（Ｓｎ）等の液体金属等を用いてもよい。但し、Ｈｇは４８０℃が蒸発温度であるので、液体として冷却に用いることができる温度は８００℃より低い。
【００８８】
図１９に示すように、反応管２０１の上側（上流側）には、ガス供給管２０６の一端が接続されている。ガス供給管２０６の他端には、酸化剤供給源２０８が接続されている。ガス供給管２０６の経路の途中にはガス流量を調節可能なガスバルブ２０７が設けられている。酸化剤供給源２０８は、Ｏ２、水蒸気（Ｈ２Ｏ）、ＮＯ、Ｎ２Ｏ又はこれらの混合ガスを含むガス（酸化ガス）を、ガス供給管２０６を介して反応管２０１に供給する。なお、反応管２０１の下流側には、図示を省略した真空ポンプが接続されていてもよい。
【００８９】
制御部２１１は、加熱手段２０２、保持具２０５、ガスバルブ２０７、酸化剤供給源２０８、ワイヤ２０４及び開き蓋２１０と電気的に接続されている。制御部２１１は、ワイヤ２０４により測定される反応管２０１内及び被処理基体２００の温度や、制御部２１１が有する時計（図示省略）が示す時刻に基づいて、加熱手段２０２による加熱温度、酸化剤の流量、保持具２０５と被処理基体２００との接合及び分離、開き蓋２１０の開閉等を制御する。制御部２１１は、例えば、ＣＰＵの機能を有するマイクロプロセッサやメモリ等で構成される。
【００９０】
＜酸化膜の形成方法＞
次に、図１９に示した本発明の第２の実施形態に係る半導体製造装置を用いた酸化膜形成工程の一例を図１９〜図２２を参照しながら説明する。図２１は、本発明の第２の実施形態に係る酸化膜生成工程のフローチャートであり、図２２は、本発明の第２の実施形態に係る酸化膜生成工程の温度変化を表すタイミングチャートである。酸化膜形成工程は、図２１のフローチャートに示すように、ステップＳ３１の昇温プロセス、ステップＳ３２の酸化プロセス、ステップＳ３３の冷却プロセスを含む。
【００９１】
図１９に示すように、反応管２０１のサセプタ２０３に、ＳｉＣを材料とする被処理基体２００を搭載する。被処理基体２００は、ワイヤ２０４の一端と接合されている。被処理基体２００は、保持具２０５により、保持具２０５と分離されたときに自由落下可能なように保持されている。なお、被処理基体２００は、サセプタ２０３に搭載せずに、ワイヤ２０４で吊るした状態又は保持具２０５のみにより保持された状態であってもよい。
【００９２】
まず、図２１のステップＳ３１の昇温プロセスを実施する。昇温プロセスでは、図２２に示すように、時刻ｔ３０〜ｔ３１において、加熱手段２０２により被処理基体２００を加熱して、反応管２０１及び被処理基体２００を所定の温度Ｔ２まで昇温する。所定の温度Ｔ２は、ＳｉＣの熱酸化が可能な温度以上である。所定の温度Ｔ２は、１２５０℃以上かつ１６００℃以下であることが好ましい。後述するように、１２５０℃より低い温度は、酸化膜に界面欠陥が形成されやすい状態であり、この温度で、酸化膜を形成すると界面準位密度Ｄｉｔが高くなるためである。時刻ｔ３０〜ｔ３１の時間は、例えば１０分程度である。
【００９３】
次に、図２１のステップＳ３２の酸化プロセスを実施する。酸化プロセスでは、図２２に示すように、時刻ｔ３１〜ｔ３２において、加熱手段２０２により加熱を継続し、ワイヤ２０４により測定される被処理基体２００の温度を所定の温度Ｔ２程度の温度範囲で保持する。酸化剤供給源２０８が、Ｏ２、水蒸気（Ｈ２Ｏ）、ＮＯ、Ｎ２Ｏ又はこれらの混合ガスを含むガス（酸化ガス）を、ガス供給管２０６を介して反応管２０１に供給し、反応管２０１内を乾燥酸素雰囲気とする。これにより、大気圧の乾燥酸素雰囲気中にて被処理基体２００の表面が熱酸化され、例えば、厚さ４０ｎｍ程度のＳｉＯ２膜が形成される。時刻ｔ３１〜ｔ３２の時間は、例えば５分程度である。
【００９４】
次に、図２１のステップＳ３３の冷却プロセスを実施する。冷却プロセスでは、図２２に示すように、時刻ｔ３２において、加熱手段２０２による加熱を停止して、保持具２０５から被処理基体２００を分離するとともに、開き蓋２１０を開く。保持具２０５と被処理基体２００を分離するタイミングは、開き蓋２１０を開く前が好ましいが、被処理基体２００が閉じた開き蓋２１０に接触しない場合には、開き蓋２１０を開いた直後でも構わない。
【００９５】
また、加熱手段２０２による加熱を停止するタイミングは、保持具２０５と被処理基体２００を分離する前、保持具２０５と被処理基体２００を分離した後、或いは保持具２０５と被処理基体２００を分離するのと同時のいずれでもよい。加熱手段２０２による加熱を停止するタイミングは、開き蓋２１０を開く前、開き蓋２１０を開いた後、或いは開き蓋２１０を開くのと同時のいずれでもよい。
【００９６】
図２０に示すように、保持具２０５と被処理基体２００が分離されると、被処理基体２００は落下する。開き蓋２１０が開いているため、被処理基体２００は反応管２０１から放出されて液体槽２１２の中に投入される。液体槽２１２の中には、被処理基体２００を急速に冷却するため、８００℃以下の温度の液体Ｌが注入されている。液体Ｌは気体より熱伝導率が高いため、被処理基体２００は急速に冷却される。
【００９７】
被処理基体２００は、図２２に示すように、時刻ｔ３３までに冷却を終了する。時刻ｔ３２〜ｔ３３の時間は例えば２秒以内である。
【００９８】
これにより、本発明の第２の実施形態に係る酸化膜形成工程における一連の処理は終了する。本発明の第２の実施形態に係る酸化膜形成工程を実施することで、被処理基体２００に酸化膜が形成される。本発明の第２の実施形態に係る酸化膜形成工程に形成された酸化膜の特性を、以下に説明する。
【００９９】
図２３は、酸化膜を備えるＭＯＳキャパシタの構成を示す断面図である。図２３に示すように、ＭＯＳキャパシタは、ｎ＋型のＳｉＣ基板４１の第１主面（おもて面）、例えば（０００１）面（Ｓｉ面）に、ｎ型のＳｉＣからなるエピタキシャル層４２が堆積されている。ＳｉＣ基板４１とエピタキシャル層４２を併せた基体（４１，４２）が、図１９及び図２０に示した被処理基体２００に対応する。
【０１００】
ＳｉＣエピタキシャル層４２の、ＳｉＣ基板４１と反対側の表面にキャパシタ絶縁膜４３が設けられる。キャパシタ絶縁膜４３は、上記に記載された酸化膜に対応する。また、キャパシタ絶縁膜４３の、ＳｉＣ基板４１と反対側の表面の一部に電極４４が設けられている。また、ＳｉＣ基板４１の第２主面（裏面）には、電極４５が設けられている。
【０１０１】
＜実施例＞
本発明の第２の実施形態に係る酸化膜の界面準位密度の測定のため、実施例として、図２３に示すＭＯＳキャパシタのキャパシタ絶縁膜４３を、図２１に示すフローチャートを実施することで、被処理基体２００上の酸化膜として形成した。
【０１０２】
また、実施例と比較するための比較例として、図２１に示すフローチャートのステップＳ３１の昇温プロセス、及びステップＳ３２の酸化プロセスを実施後、５分程度の時間で８００℃以下までＭＯＳキャパシタを冷却した比較例Ａを用意した。また、図２１に示すフローチャートのステップＳ３１の昇温プロセス、及びステップＳ３２の酸化プロセスを実施後、３０秒程度の時間で８００℃以下までＭＯＳキャパシタを冷却した比較例Ｂを用意した。例えば、比較例Ａは、アルミナからなるサセプタ上にＭＯＳキャパシタを設置することで冷却し、比較例Ｂは、ＳｉＣからなるサセプタ上にＭＯＳキャパシタを設置することで冷却した。
【０１０３】
実施例、比較例Ａ及び比較例ＢのＭＯＳキャパシタをＣ−Ｖメータで測定し、１ＭＨｚのＣ−Ｖ特性と擬静的（Ｑｕａｓｉ−Ｓｔａｔｉｃ）Ｃ−Ｖ特性によるハイ・ロー（Ｈｉｇｈ−Ｌｏｗ）法により界面準位密度Ｄｉｔの差を調査した。図２４は、実施例の酸化膜及び比較例Ａ，Ｂの酸化膜の界面準位密度Ｄｉｔの測定値を示すグラフである。図２４の縦軸はバンドギャップ内の界面準位エネルギー（Ｅｃは導電帯エネルギー端）を示し、縦軸は界面準位密度Ｄｉｔを示す。
【０１０４】
図２４に示すように、実施例では、すべてのエネルギーにおいて、比較例Ａ及び比較例Ｂに対して、界面準位密度Ｄｉｔが低減していることが認められる。特に、エネルギーの深い（Ｅｃ−Ｅが大きい）界面準位密度Ｄｉｔの低減効果が大きいことが認められる。また、比較例Ｂは、比較例Ａと比べるとエネルギーの深い界面準位密度Ｄｉｔで低減効果は認められるものの低減効果は少ない。このため、３０秒程度の時間で８００℃以下まで冷却する場合は、界面準位密度Ｄｉｔの低減効果は小さいことが分かる。これは、ＭＯＳキャパシタが１２５０℃から８００℃までにある時間に、界面欠陥は形成されやすい状態で、酸化膜がさらに生成され、この酸化膜により界面準位密度Ｄｉｔが高くなっているためである。
【０１０５】
次に、上述したように図２１のステップＳ３１の昇温プロセスにおいて昇温する温度Ｔ２が１２５０℃より低い温度である場合には、酸化膜に界面欠陥が形成されやすい状態であることを説明する。酸化膜形成温度と界面準位密度の関係を調査するため、比較例ａ〜ｆを用意した。比較例ａは、酸化膜形成温度を１１５０℃として、図２１に示すフローチャートのステップＳ３１の昇温プロセス、及びステップＳ３２の酸化プロセスを実施後、３０秒以上の温度で８００℃以下までＭＯＳキャパシタを冷却することにより作成した。比較例ｂ〜ｆは、それぞれ、酸化膜形成温度を１２００℃、１２５０℃、１３００℃、１４５０℃、１６００℃にした例である。
【０１０６】
図２５は、各種酸化膜形成温度における界面準位密度の測定値を示すグラフである。図２５に示すように、比較例ｂは、比較例ａより界面準位密度Ｄｉｔが低減していることが認められ、比較例ｃは、比較例ｂより界面準位密度Ｄｉｔが低減していることが認められる。一方、比較例ｃ〜ｆは、界面準位密度Ｄｉｔの低減に大きな差はない。これにより、酸化膜形成温度１２５０℃〜１６００℃は、界面欠陥は形成されにくい状態であり、酸化膜形成温度を１２５０℃〜１６００℃にすることにより、界面準位密度Ｄｉｔを低減することができることがわかる。逆に、酸化膜形成温度１２５０℃より低い温度は、酸化膜に界面欠陥が形成されやすい状態であり、酸化膜形成温度を１２５０℃より低い温度にすることにより、界面準位密度Ｄｉｔが高くなることがわかる。
【０１０７】
以上、説明したように、本発明の第２の実施形態によれば、ＳｉＣ基板を、表面の酸化が停止する温度まで酸化膜の形成終了から２秒以内に降温することで、界面欠陥が形成されやすい状態である時間を短くできる。これにより、界面欠陥が形成されやすい状態で、ＳｉＣ基板の表面に酸化膜が形成される時間が短くなり、ＳｉＣ基板の表面に形成される界面欠陥は減少する。このため、ＳｉＣ基板の表面の界面準位密度を低減させることができる。
【０１０８】
＜第１の変形例＞
本発明の第２の実施形態の第１の変形例に係る酸化炉は、図２６に示すように、ワイヤ２０４の下側に複数の保持具２０５ａ，２０５ｂを有し、複数の被処理基体２００ａ，２００ｂを収容している点が、図１９に示した本発明の第２の実施形態に係る酸化炉の構造と異なる。図２６では、複数の保持具２０５ａ，２０５ｂ及び複数の被処理基体２００ａ，２００ｂのそれぞれが２つの場合を例示するが、保持具及び被処理基体の数は特に限定されない。
【０１０９】
複数の被処理基体２００ａ，２００ｂは、複数のサセプタ２０３ａ，２０３ｂにそれぞれ搭載されている。複数の被処理基体２００ａ，２００ｂの酸化膜形成の終了後の冷却プロセスにおいて、複数の保持具２０５ａ，２０５ｂと複数の被処理基体２００ａ，２００ｂを分離すると、複数の被処理基体２００ａ，２００ｂは落下して液体槽２１２に投入され、急速に冷却される。これにより、複数の被処理基体２００ａ，２００ｂに対して一括して良質な酸化膜を形成することができる。
【０１１０】
また、図２７に示すように、複数のワイヤ２０４ａ，２０４ｂを有し、複数のワイヤ２０４ａ，２０４ｂのそれぞれに接続された複数の被処理基体２００ａ，２００ｂを収納する構造であってもよい。複数のワイヤ２０４ａ，２０４ｂを有することにより、複数の被処理基体２００ａ，２００ｂの温度を個別に検出することができる。
【０１１１】
＜第２の変形例＞
本発明の第２の実施形態では、被処理基体２００を急速に冷却する方法として、液体槽２１２の中に、被処理基体２００を投入する方法を例示したが、被処理基体２００を急速に冷却する方法はこれに限定されない。即ち、酸化膜の形成終了から表面の酸化が停止する温度まで降温する間に、酸化膜を０．１ｎｍ以下成長させるように、処理基体１００を急速に冷却可能な方法であればよい。
【０１１２】
例えば、本発明の第２の実施形態の第２の変形例に係る酸化炉は、図２８に示すように、反応管２０１内に、被処理基体２００の近傍に一端が配置された石英チューブ等からなる冷却ガス供給管２１３を更に備える点が、図１９に示した本発明の第２の実施形態に係る酸化炉の構造と異なる。冷却ガス供給管２１３の他端には、冷却ガス供給源２１４が接続されている。
【０１１３】
本発明の第２の実施形態の第２の変形例に係る酸化炉を用いた酸化膜の形成工程においては、被処理基体２００の酸化膜形成の終了後、冷却ガス供給源２１４から冷却ガス供給管２１３を介して低温のガスを被処理基体２００に大量に吹き付けることにより、被処理基体２００を急冷することができる。低温のガスとして非酸化性のガスを用いれば、降温に２秒以上かかったとしても酸化膜を０．１ｎｍ以下成長させることが期待できる。
【０１１４】
（その他の実施の形態）
上記のように、本発明は第１及び第２の実施形態によって記載したが、この開示の一部をなす論述及び図面は本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【０１１５】
例えば、本発明の第１の実施形態において、半導体装置としてＳｉＣ基板を用いた横型ＭＯＳＦＥＴの製造方法を例にして説明したが、これに限定されるものではなく、ＳｉＣ基板を用いた縦型ＭＯＳＦＥＴ等のＭＯＳＦＥＴ等でもよく，更にはＭＯＳ静電誘導トランジスタ（ＳＩＴ），ＩＧＢＴ，ＭＯＳゲート構造を有する静電誘導サイリスタ等の種々の高耐圧化構造を有する半導体装置にも適用可能であり、同様の効果を奏することができる。ＭＯＳゲート構造も平面ゲート構造に限定されず、トレンチゲートや更に複雑なＭＯＳゲート構造であってもよい。
【０１１６】
また、本発明の第２の実施形態において、半導体装置としてＳｉＣを用いたＭＯＳキャパシタを例示したが、これに限定されるものでなく、本発明の第１の実施形態で例示したＳｉＣ基板を用いた横型ＭＯＳＦＥＴにも適用可能である。更には、ＭＯＳＦＥＴ，ＭＯＳＳＩＴ，ＩＧＢＴ，ＭＯＳゲート構造を有する静電誘導サイリスタ等の高耐圧化構造を有する半導体装置にも適用可能であり、同様の効果を奏することができる。ＭＯＳゲート構造も平面ゲート構造に限定されず、トレンチゲートや更に複雑なＭＯＳゲート構造であってもよい。
【０１１７】
また、本発明の第１の実施形態において、図１に示すように横型の半導体製造装置を説明したが、縦型の半導体製造装置であってもよい。また、本発明の第１及び第２の半導体製造装置は単独の酸化炉である必要はなく、拡散炉やアニール炉としての機能を有する多目的の炉であっても構わない。
【０１１８】
また、本発明の第１及び第２の実施形態において、ＳｉＣ基板１とＳｉＣ層２とを有する被処理基体（１，２）、ＳｉＣ基板６とエピタキシャル層７とを有する被処理基体（６，７）、ＳｉＣ基板２３、エピタキシャル層２４及びＳｉＣ層２６を有する被処理基体（２３，２４，２６）、ＳｉＣ基板４１とエピタキシャル層４２とを有する被処理基体（４１，４２）について例示的に説明した。しかしながら、本発明の「被処理基体」は例示したような多層構造に限定されるものではなく、単一の半導体基板でも構わない。或いは、例えば図１５においてエピタキシャル層２４の部分をＳｉＣ基板として、ＳｉＣ基板２３の部分をエピタキシャル成長層又は不純物導入層としてもよい。
【０１１９】
また、本発明の第１及び第２の実施形態に係る半導体製造装置及び半導体装置の製造方法を適宜組み合わせてもよい。例えば、図１に示した本発明の第１の実施形態に係る半導体製造装置を縦型、図１９に示した本発明の第２の実施形態に係る半導体製造装置が有するワイヤ２０４、保持具２０５、開き蓋２１０、液体槽２１２等を更に備えていてもよい。
【０１２０】
そして、本発明の第１の実施形態に係る半導体装置の製造方法において、図２のステップＳ１３の降温プロセスを実施する際に、被処理基体１００を液体槽２１２の水中に落下させて被処理基体１００を急速に冷却してもよい。即ち、図３（ａ）〜図３（ｃ）に示した時刻ｔ１４〜ｔ１５の被処理基体１００の冷却時間を２秒以下とし、時刻ｔ１４〜ｔ１５の時間に、酸化膜を０．１ｎｍ以下成長させてもよい。同様に、図８のステップＳ２４の降温プロセスを実施する際に、図９（ａ）〜図９（ｃ）に示した時刻ｔ２６〜ｔ２７の時間を２秒以下とし、時刻ｔ２６〜ｔ２７の時間に、酸化膜を０．１ｎｍ以下成長させてもよい。
【０１２１】
このように、特許請求の範囲に記載された本発明を逸脱しない範囲で、種々の半導体装置の製造方法及びこれに用いる半導体製造装置に適用可能である。
【産業上の利用可能性】
【０１２２】
本発明に係る半導体装置の製造方法及びこれに用いる半導体製造装置は、種々の産業用機械等の電源装置や電力変換装置に使用される高耐圧半導体装置の他、電力送電に使用される高耐圧半導体装置等にも有用である。
【符号の説明】
【０１２３】
１，６，２３，４１…ＳｉＣ基板
２，７，２４，４２…エピタキシャル層
３，４３…キャパシタ絶縁膜
４，５，２２，４４、４５…電極
８，１０…マスク
９…燐イオン
１１…アルミニウムイオン
１２…ドレイン領域
１３，２８ａ，２８ｂ…ソース領域
１４…グラウンド領域
１５…フィールド酸化膜
１６…アクティブ領域
１７，３１…ゲート絶縁膜
１８，３２…ゲート電極
１９ａ，１９ｂ…コンタクトメタル
２０ａ，２０ｂ…反応層
２１ａ〜２１ｃ…パッド電極
２５ａ，２５ｂ…ｐ型領域
２６…ＳｉＣ層
２７…ｎ型領域
２９ａ，２９ｂ…コンタクト領域
３０ａ，３０ｂ…ソース電極
３３…ドレイン電極
７１…フォトレジスト膜
７２…層間絶縁膜
１００，２００，２００ａ，２００ｂ…被処理基体
１０１，２０１…反応管
１０２，２０２…加熱手段
１０３，２０３，２０３ａ，２０３ｂ…サセプタ
１０５，１０６，２０６…ガス供給管
１０７，１０８，２０７…ガスバルブ
１０９…排気管
１１０…真空ポンプ
１１１…酸化剤濃度計
１１２…温度測定手段
１１３…不活性ガス供給源
１１４，２０８…酸化剤供給源
１２０，２１１…制御部
２０４，２０４ａ，２０４ｂ…ワイヤ
２０５，２０５ａ，２０５ｂ…保持具
２１０…開き蓋
２１２…液体槽
２１３…冷却ガス供給管
２１４…冷却ガス供給源
【図１】
0006757928.tif 000002
【図２】
0006757928.tif 000003
【図３】
0006757928.tif 000004
【図４】
0006757928.tif 000005
【図５】
0006757928.tif 000006
【図６】
0006757928.tif 000007
【図７】
0006757928.tif 000008
【図８】
0006757928.tif 000009
【図９】
0006757928.tif 000010
【図１０】
0006757928.tif 000011
【図１１】
0006757928.tif 000012
【図１２】
0006757928.tif 000013
【図１３】
0006757928.tif 000014
【図１４】
0006757928.tif 000015
【図１５】
0006757928.tif 000016
【図１６】
0006757928.tif 000017
【図１７】
0006757928.tif 000018
【図１８】
0006757928.tif 000019
【図１９】
0006757928.tif 000020
【図２０】
0006757928.tif 000021
【図２１】
0006757928.tif 000022
【図２２】
0006757928.tif 000023
【図２３】
0006757928.tif 000024
【図２４】
0006757928.tif 000025
【図２５】
0006757928.tif 000026
【図２６】
0006757928.tif 000027
【図２７】
0006757928.tif 000028
【図２８】
0006757928.tif 000029