(57)【特許請求の範囲】
【請求項１】
第１のロジックエレメントと、
前記第１のロジックエレメントと隣接して配置された第２のロジックエレメントと、
前記第１のロジックエレメントに対応する第１のスイッチマトリクスアレイと、
前記第２のロジックエレメントに対応する第２のスイッチマトリクスアレイと、
複数の配線と、を有し、
前記第１のスイッチマトリクスアレイは、前記複数の配線から一以上を選択して、前記第１のロジックエレメントに、第１の信号を入力する構成を有し、
前記第２のスイッチマトリクスアレイは、前記複数の配線から一以上を選択して、前記第２のロジックエレメントに、第２の信号を入力する構成を有し、
前記第１のロジックエレメントは、前記第１の信号の一部又は全部を用いてコンテキスト選択信号を生成する構成を有し、
前記第１のロジックエレメントの出力は、前記第２のロジックエレメントに電気的に接続され、前記第１のロジックエレメントは前記第２のロジックエレメントに前記コンテキスト選択信号を供給する構成を有する電子機器。
【請求項２】
第１のロジックエレメントと、
前記第１のロジックエレメントと隣接して配置された第２のロジックエレメントと、
前記第１のロジックエレメントに対応する第１のスイッチマトリクスアレイと、
前記第２のロジックエレメントに対応する第２のスイッチマトリクスアレイと、
複数の配線と、を有し、
前記第１のスイッチマトリクスアレイは、前記複数の配線から一以上を選択して、前記第１のロジックエレメントに、第１の信号を入力する構成を有し、
前記第２のスイッチマトリクスアレイは、前記複数の配線から一以上を選択して、前記第２のロジックエレメントに、第２の信号を入力する構成を有し、
前記第１のロジックエレメントは、前記第１の信号の一部又は全部を用いてコンテキスト選択信号を生成する構成を有し、
前記第１のロジックエレメントの出力は、前記第２のロジックエレメント及び前記第２のスイッチマトリクスアレイに電気的に接続され、前記第１のロジックエレメントは前記第２のロジックエレメント及び前記第２のスイッチマトリクスアレイにそれぞれ前記コンテキスト選択信号を供給する構成を有する電子機器。
【請求項３】
請求項１又は２において、
前記コンテキスト選択信号は、クロック信号を用いて生成される、電子機器。
【請求項４】
請求項１乃至３のいずれか一において、
チャネル形成領域に酸化物半導体を有するトランジスタを有する、電子機器。
【請求項５】
請求項１乃至４のいずれか一において、
前記第１のスイッチマトリクスアレイ又は前記第２のスイッチマトリクスアレイは、チャネル形成領域に酸化物半導体を有するトランジスタを有する、電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
この開示物は電子機器に関する。
【背景技術】
【０００２】
瞬時にコンフィギュレーションを切り替えることのできるマルチコンテキスト方式のリコンフィギャラブルデバイスが提案されている（例えば、非特許文献１）。例えば、特許文献１乃至５には、酸化物半導体をチャネル形成領域に有するトランジスタ（以下、ＯＳトランジスタ）を用いた、マルチコンテキスト方式のリコンフィギャラブルな回路として機能するフィールドプログラマブルゲートアレイ（ＦＰＧＡ）が提案されている。
【０００３】
特許文献１乃至５では、コンフィギュレーションデータを記憶するコンフィギュレーションメモリとして、ＯＳトランジスタのメモリを利用することで、コンフィギュレーションメモリを高密度に配置することができ、コンフィギュレーションメモリの集積度を高めることができることが開示されている。そのことは、マルチコンテキスト方式は好適である。
【０００４】
また、マルチコンテキスト方式では、複数のコンフィギュレーションメモリのセットに非稼動のコンフィギュレーションデータを保持するため、データ保持のための消費電力の少ないＯＳメモリは好適である。また、ブースティング効果により、配線間スイッチのスイッチング速度が向上することもある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】米国特許出願公開第２０１３／０２９３２６３号明細書
【特許文献２】米国特許出願公開第２０１３／０３１４１２４号明細書
【特許文献３】米国特許出願公開第２０１４／０１５９７７１号明細書
【特許文献４】米国特許出願公開第２０１４／０３６８２３５号明細書
【特許文献５】米国特許出願公開第２０１５／０００８９５８号明細書
【非特許文献】
【０００６】
【非特許文献１】Ｈ．  Ｍ．  Ｗａｉｄｙａｓｏｏｒｉｙａ  ｅｔ  ａｌ．，  “Ｉｍｐｌｅｍｅｎｔａｔｉｏｎ  ｏｆ  ａ  Ｐａｒｔｉａｌｌｙ  Ｒｅｃｏｎｆｉｇｕｒａｂｌｅ  Ｍｕｌｔｉ−Ｃｏｎｔｅｘｔ  ＦＰＧＡ  Ｂａｓｅｄ  ｏｎ  Ａｓｙｎｃｈｒｏｎｏｕｓ  Ａｒｃｈｉｔｅｃｔｕｒｅ”，  ＩＥＩＣＥ  ＴＲＡＮＳＡＣＴＩＯＮＳ  ｏｎ  Ｅｌｅｃｔｒｏｎｉｃｓ，  Ｖｏｌ．Ｅ９２−Ｃ，  ｐｐ．５３９−５４９，  ２００９
【発明の概要】
【発明が解決しようとする課題】
【０００７】
この開示物では、新規な電子機器等が提供される。例えば、より高速で駆動できる電子機器等、より消費電力の少ない電子機器等、より集積度の高い電子機器等、より付加価値の大きな電子機器等、より利用しやすい電子機器等、より低コストな電子機器等、より汎用性の高い電子機器等、よりユーザーの要求を満たすことのできる電子機器等、より効率的な利用が可能である電子機器等のいずれか１つあるいは複数が開示されている。これらの電子機器等の解決できる課題については、実施の形態を参照することができる。
【課題を解決するための手段】
【０００８】
開示される電子機器の一は、複数のスイッチマトリクスアレイと、スイッチマトリクスアレイのそれぞれに対応する複数のロジックエレメント（論理要素）と、複数の配線とを有し、複数のスイッチマトリクスアレイのそれぞれが、複数の配線のうちの一以上の配線を選択して、一以上の配線を伝送する信号を、対応するロジックエレメントに入力可能である構成を有し、複数のロジックエレメントの一のロジックエレメントは、一のロジックエレメントに対応する一のスイッチマトリクスアレイを除くその他の複数のスイッチマトリクスアレイと一のロジックエレメントを除く複数のロジックエレメントの一にコンテキスト選択信号を供給することができ、コンテキスト選択信号は、一のロジックエレメントに入力される複数の配線の一以上を伝送する信号を用いて生成されることを特徴とする電子機器である。あるいは、第１のロジックエレメントと、第２のロジックエレメントと、第１のロジックエレメントに対応する第１のスイッチマトリクスアレイと、第２のロジックエレメントに対応する第２のスイッチマトリクスアレイと、複数の配線と、を有し、第１のスイッチマトリクスアレイが、複数の配線から一以上を選択して、第１のロジックエレメントに、第１の信号を入力する構成と、第２のスイッチマトリクスアレイが、複数の配線から一以上を選択して、第２のロジックエレメントに、第２の信号を入力する構成と、第１のロジックエレメントが、第１の信号の一部あるいは全部を用いてコンテキスト選択信号を生成する構成と、コンテキスト選択信号が、第２のロジックエレメントと第２のスイッチマトリクスアレイの少なくとも一方に入力される構成と、を有する電子機器である。あるいは、第１の論理ブロックと、第２の論理ブロックと、を有し、第１の論理ブロックと第２の論理ブロックは、コンテキスト選択信号によって、論理構成を変更可能であり、第１の論理ブロックは、入力された第１の信号に含まれる第１のコンテキスト決定データを用いて、第１のコンテキスト選択信号を生成し、第１のコンテキスト選択信号に応じた第１の論理構成で第１の演算をおこない、第１の演算の結果を含む第２の信号を出力する構成が可能であり、第２の論理ブロックは、第２の信号に含まれる第２のコンテキスト決定データを用いて、第２のコンテキスト選択信号を生成し、第２のコンテキスト選択信号に応じた第２の論理構成で第２の演算をおこなう構成が可能であることを特徴とする電子機器である。なお、第１の論理ブロックは、複数のロジックエレメントと複数のスイッチマトリクスアレイを有してもよい。また、上記の電子機器において、コンテキスト選択信号は、クロック信号を用いて生成されてもよい。また、上記の電子機器は、チャネル形成領域に酸化物半導体を有するトランジスタを有してもよい。
【発明の効果】
【０００９】
上記のように、新規な電子機器等が開示されている。電子機器の詳細あるいは他の形態については以下に説明される。
【図面の簡単な説明】
【００１０】
【図１】論理ブロックの構成例を説明するための図。
【図２】論理ブロックの構成例を説明するための図。
【図３】論理ブロックの構成例を説明するための図。
【図４】論理ブロックの構成例を説明するための図。
【図５】スイッチマトリクスアレイの構成例を説明するための図。
【図６】スイッチ回路の構成例を説明するための回路図。
【図７】スイッチ回路の構成例を説明するための回路図。
【図８】スイッチ回路の構成例を説明するための回路図。
【図９】デコーダの例を説明するための回路図。
【図１０】ロジックエレメントの構成例を説明するためのブロック図。
【図１１】ロジックエレメントの構成例を説明するためのブロック図。
【図１２】電子機器の例を説明するためのブロック図。
【図１３】電子機器の例を説明するためのブロック図。
【図１４】電子機器の例を説明するためのブロック図。
【図１５】電子機器の例を説明するためのブロック図。
【図１６】スイッチブロックの例を説明するための図。
【図１７】電子機器の構造例を説明する断面図。
【図１８】電子機器の構造例を説明する断面図。
【図１９】電子機器の具体例。
【発明を実施するための形態】
【００１１】
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
【００１２】
なお図面において、同一の要素又は同様な機能を有する要素、同一の材質の要素、あるいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は省略する場合がある。また、それぞれの実施の形態で開示された技術は他の実施の形態に自由に適用できる。
【００１３】
（実施の形態１）
本発明の一態様の電子機器の構成について、図１を用いて説明する。図１は、電子機器に含まれる論理ブロック１００ａの構成を示す図である。
【００１４】
図１に示す論理ブロック１００ａは、複数のロジックエレメント（ロジックエレメント１０１［０］乃至ロジックエレメント１０１［４］）、複数のスイッチマトリクスアレイ（スイッチマトリクスアレイ１０２［０］乃至スイッチマトリクスアレイ１０２［４］）、複数の配線（配線１０３［０］乃至配線１０３［７］）を有する。
【００１５】
配線１０３［０］乃至配線１０３［７］を伝送する信号は、スイッチマトリクスアレイ１０２［０］乃至スイッチマトリクスアレイ１０２［４］を経由して、ロジックエレメント１０１［０］乃至ロジックエレメント１０１［４］に入力可能である。図１の例では、各スイッチマトリクスアレイ１０２には、８つの配線１０３の信号を入力可能であり、各スイッチマトリクスアレイ１０２に記憶されているコンフィギュレーションデータおよび実行中のコンテキストにより、そのうちの４つまでの信号が選択され、対応するロジックエレメント１０１に配線１０４を介して供給される。例えば、ロジックエレメント１０１［１］には、配線１０４［１−０］乃至配線１０４［１−３］を介して、信号が入力される。
【００１６】
ロジックエレメント１０１では、記憶されているコンフィギュレーションデータおよび実行中のコンテキスト、あるいはクロック信号ＣＬＫ等に応じて演算処理がなされ、結果が出力される。ここでは、ロジックエレメント１０１［１］乃至ロジックエレメント１０１［４］は演算結果を出力信号ＯＵＴ［１］乃至出力信号ＯＵＴ［４］として、配線１０５［１］乃至配線１０５［４］に出力する。図示されていないが、出力信号ＯＵＴ［１］乃至出力信号ＯＵＴ［４］は、スイッチマトリクスアレイ１０２（図示されていないものも含む）を介してロジックエレメント１０１（図示されていないものも含む）に供給されうる。出力信号ＯＵＴ［１］乃至出力信号ＯＵＴ［４］が、間接的に配線１０３［０］乃至配線１０３［７］に供給されることも可能である。また、ロジックエレメント１０１からの出力信号ＯＵＴは２以上の配線に出力されてもよい。
【００１７】
これとは別に、ロジックエレメント１０１［０］でも同様に演算処理がなされるのであるが、出力（コンテキスト選択信号）は、配線１０５［０］を介して、ロジックエレメント１０１［１］乃至ロジックエレメント１０１［４］、スイッチマトリクスアレイ１０２［１］乃至スイッチマトリクスアレイ１０２［４］に供給される。そして、ロジックエレメント１０１［１］乃至ロジックエレメント１０１［４］、スイッチマトリクスアレイ１０２［１］乃至スイッチマトリクスアレイ１０２［４］では、配線１０５［０］を介して受け取ったコンテキスト選択信号に応じて、コンフィギュレーションを変更し、指示されたコンテキストを実行する。
【００１８】
図１の論理ブロック１００ａで、複数のコンテキストを実行する例を説明する。ここでは、演算Ａに引き続いて演算Ｂが実行される例を示す。すなわち、演算ＡはコンテキストＡとして、演算ＢはコンテキストＢとして、それぞれ実行される。したがって、演算Ａが終了すると、コンテキストを変更する必要がある。
【００１９】
ここでは、演算Ａが終了すると、配線１０３［０］の電位がＬ（ロー）に、配線１０３［１］の電位がＨ（ハイ）になるものとする。例えば、いずれかのロジックエレメント１０１（図示されていないものも含む）あるいは入力端子（図示されていない）から、そのような信号が供給されるように設計あるいは設定される。
【００２０】
コンテキスト選択信号は、ロジックエレメント１０１［０］で生成され、配線１０５［０］に出力される。例えば、（演算Ａを実行するための）コンテキストＡが選択されるときには、配線１０５［０］の電位はＬとなるようにし、（演算Ｂを実行するための）コンテキストＢが選択されるときには、配線１０５［０］の電位はＨとなるように設定する。
【００２１】
例えば、スイッチマトリクスアレイ１０２［０］は、少なくとも配線１０３［０］と配線１０３［１］の信号をロジックエレメント１０１［０］に供給するよう設定される。もちろん、スイッチマトリクスアレイ１０２［０］は、これらの配線以外の信号もロジックエレメント１０１［０］に供給するよう設定されてもよい。
【００２２】
ただし、ロジックエレメント１０１［０］では、配線１０３［０］の電位がＬで配線１０３［１］の電位がＨ（演算Ａが終了したことを意味する）であれば、（ロジックエレメント１０１［０］に入力されるその他の信号に関わらず）配線１０５［０］にＨを出力し、配線１０３［０］と配線１０３［１］の電位がこれら以外の場合には、（ロジックエレメント１０１［０］に入力されるその他の信号に関わらず）配線１０５［０］にＬを出力するように設定される。
【００２３】
配線１０５［０］の電位は、演算Ａが終了していない状態では、Ｌである。ロジックエレメント１０１［１］乃至ロジックエレメント１０１［４］、スイッチマトリクスアレイ１０２［１］乃至スイッチマトリクスアレイ１０２［４］は、コンテキストＡに設定されている。演算Ａが終了し、配線１０５［０］の電位がＨとなると、ロジックエレメント１０１［１］乃至ロジックエレメント１０１［４］、スイッチマトリクスアレイ１０２［１］乃至スイッチマトリクスアレイ１０２［４］は、コンテキストＢに設定が変更され、演算Ｂが実行される。
【００２４】
このように、コンテキストを切り替えるための信号がローカルに生成されるため、コンテキストの切り替えが極めて高速で実行できる。例えば、１クロック程度の時間で切り替えを完了できる。
【００２５】
図２には他の例を示す。図２に示す論理ブロック１００ｂは、２つのロジックエレメント１０１［０］とロジックエレメント１０１［１］の出力信号が２ビットのコンテキスト選択信号となる点で図１に示す論理ブロック１００ａと異なる。すなわち、ロジックエレメント１０１［０］の出力信号とロジックエレメント１０１［１］の出力信号は、それぞれ、配線１０５［０］と配線１０５［１］に供給される。
【００２６】
ロジックエレメント１０１［２］乃至ロジックエレメント１０１［４］、スイッチマトリクスアレイ１０２［２］乃至スイッチマトリクスアレイ１０２［４］では、２ビットのコンテキスト選択信号に応じて、コンテキストを選択できる。すなわち、最大で４つのコンテキストを選択できる。同様に、コンテキスト選択信号を供給するロジックエレメント１０１を増やせば、それに応じてコンテキスト選択信号のビット数を高めることができ、選択できるコンテキスト数も増加する。
【００２７】
同様なことは、コンテキスト選択信号を生成するロジックエレメント１０１の複数の配線から信号が出力されることでも実行できる。例えば、ロジックエレメント１０１［０］が２本の配線にそれぞれ１ビットの信号を出力することで、上記と同じく、２ビットのコンテキスト選択信号を出力できる。
【００２８】
図２の論理ブロック１００ｂでは、最大４つのコンテキストを選択できるので、演算Ａ、演算Ｂ、演算Ｃ、演算Ｄを順におこなうとすれば、例えば、演算Ａをおこなうときは、配線１０３［０］と配線１０３［１］の電位がともにＬ、演算Ｂをおこなうときは、配線１０３［０］の電位がＬ、配線１０３［１］の電位がＨ、演算Ｃをおこなうときは、配線１０３［０］の電位がＨ、配線１０３［１］の電位がＬ、演算Ｄをおこなうときは、配線１０３［０］と配線１０３［１］の電位がともにＨ、となるように設定する。
【００２９】
そして、例えば、ロジックエレメント１０１［０］は、配線１０３［０］の信号がＬであれば、配線１０５［０］にＬを出力し、配線１０３［０］の信号がＨであれば、配線１０５［０］にＨを出力するように設定される。また、ロジックエレメント１０１［１］は、配線１０３［１］の信号がＬであれば、配線１０５［１］にＬを出力し、配線１０３［１］の信号がＨであれば、配線１０５［１］にＨを出力するように設定される。
【００３０】
配線１０５［０］と配線１０５［１］の信号は、ロジックエレメント１０１［２］乃至ロジックエレメント１０１［４］、スイッチマトリクスアレイ１０２［２］乃至スイッチマトリクスアレイ１０２［４］でデコードされ、デコードされた信号に基づいて、ロジックエレメント１０１［２］乃至ロジックエレメント１０１［４］、スイッチマトリクスアレイ１０２［２］乃至スイッチマトリクスアレイ１０２［４］のコンテキストが変更される。
【００３１】
図１や図２の例では、コンテキスト選択信号を生成するロジックエレメント１０１が固定されていたが、例えば、図３に示すように、ロジックエレメント１０１［０］乃至ロジックエレメント１０１［３］のいずれかがコンテキスト選択信号を生成する構成でもよい。
【００３２】
図３に示す論理ブロック１００ｃでは、ロジックエレメント１０１［０］乃至ロジックエレメント１０１［３］のそれぞれは、演算結果を出力信号ＯＵＴ［０］乃至出力信号ＯＵＴ［３］として出力するか、コンテキスト選択信号として、コンテキスト選択信号線１０６に出力する。
【００３３】
具体的には、ロジックエレメント１０１［０］乃至ロジックエレメント１０１［３］のいずれか一がコンテキスト選択信号を生成し、コンテキスト選択信号線１０６にコンテキスト選択信号を出力する。なお、コンテキスト選択信号が２ビット以上の場合には、ロジックエレメント１０１［０］乃至ロジックエレメント１０１［３］の複数がコンテキスト選択信号を出力し、また、コンテキスト選択信号線１０６はコンテキスト選択信号のビット数に応じて複数存在する。あるいは、ロジックエレメント１０１［０］乃至ロジックエレメント１０１［３］のいずれか一が、２ビット以上のコンテキスト選択信号を、ビット数に応じた数のコンテキスト選択信号線１０６に出力すればよい。
【００３４】
また、コンテキスト選択信号を生成するロジックエレメント１０１は、コンテキスト選択信号線１０６からの信号を受け取らないように設計あるいは設定される。あるいは、コンテキスト選択信号線１０６からの信号を受け取るように設計されている場合には、コンテキスト選択信号に関わらず、同じコンフィギュレーションを維持するようなコンフィギュレーションデータが入力されていてもよい。
【００３５】
ロジックエレメント１０１［０］乃至ロジックエレメント１０１［３］のその他は、コンテキスト選択信号を出力しない。さらに、コンテキスト選択信号線１０６からの信号を受け取るように設計あるいは設定される。すなわち、コンテキスト選択信号を出力するか否かで、ロジックエレメント１０１の回路構成や論理構成を設定すればよい。
【００３６】
図３に示すような構成によって、ロジックエレメント１０１への入力信号線の数が４から５に増えたものと同様の効果があり、ロジックエレメント１０１でより複雑な演算ができるが、その一方で、入力信号線の接続先が限定されることによりレイアウト面積の増大が抑制される。
【００３７】
図３に示す論理ブロック１００ｃでは、コンテキスト選択信号を受け入れる端子と出力する端子が異なるように表現されている。しかし、実際の回路では、１つの端子の機能を入力にも出力にも使用できる。例えば、図４のような回路を構成してもよい。
【００３８】
図４に示す論理ブロック１００ｄでは、それぞれのロジックエレメント１０１は、コンテキスト選択信号線１０６と１つの端子で接続されているように表現されている。そして、コンテキスト選択信号を受け入れるか出力するかは、内部の回路構成によって決定できる。具体例はロジックエレメント１０１の構成例として後述される。
【００３９】
以上の例では、コンテキスト選択信号は、配線１０３を伝送する信号のみから生成されるが、その他の信号から生成されてもよい。例えば、一以上の配線１０３を伝送する信号とクロック信号とから生成されてもよい。
【００４０】
スイッチマトリクスアレイ１０２の例を図５に示す。図５に示されるスイッチマトリクスアレイ１０２［１］は、配線１０３［０］乃至配線１０３［７］および配線１０４［１−１］乃至配線１０４［１−４］に重なるように設けられる。配線１０４［１−１］乃至配線１０４［１−４］は、ロジックエレメント１０１［１］に信号を供給する。
【００４１】
スイッチマトリクスアレイ１０２［１］は、マトリクス状に配置された、複数のスイッチ回路１０７を有する。各スイッチ回路１０７は対応する配線１０３と配線１０４の電気的な接続や切断を受け持つ。例えば、スイッチ回路１０７［１−０，１］は、配線１０３［１］と配線１０４［１−０］との間の電気的な接続や切断を受け持ち、スイッチ回路１０７［１−３，７］は、配線１０３［７］と配線１０４［１−３］との間の電気的な接続や切断を受け持つ。スイッチ回路１０７の動作は、配線１０５［０］（あるいはコンテキスト選択信号線１０６）を伝送するコンテキスト選択信号に応じて変更できる。
【００４２】
配線１０３［２］と配線１０４［１−１］との間の電気的な接続や切断を受け持つスイッチ回路１０７［１−１，２］は、例えば、図６（Ａ）に示されるように、パストランジスタ１０８Ａとパストランジスタ１０８Ｂ、メモリ１０９Ａとメモリ１０９Ｂ、２入力のマルチプレクサ１１０、デコーダ１１１を有する。図６（Ａ）に示されるスイッチ回路１０７［１−１，２］では、２つのコンテキスト（コンテキストＡとコンテキストＢ）のいずれかを選択し、実行できる。デコーダ１１１からは、１以上の配線を介してマルチプレクサ１１０に信号が供給される。
【００４３】
マルチプレクサ１１０は、例えば、図６（Ｂ）に示すような、選択トランジスタ１１２Ａと選択トランジスタ１１２Ｂを有する回路で表現できる。あるいは、図６（Ｃ）に示すように、相互に異なる動きをする１対のトランスファーゲート（トランスファーゲート１１３Ａとトランスファーゲート１１３Ｂ）を用いても表現できる。なお、これらの例では、デコーダ１１１からの２本の配線（制御信号線１０５Ａ、制御信号線１０５Ｂ）によって、選択トランジスタ１１２Ａと選択トランジスタ１１２Ｂやトランスファーゲート１１３Ａとトランスファーゲート１１３Ｂが制御される。
【００４４】
配線１０５［０］（あるいはコンテキスト選択信号線１０６）を伝送する信号は、デコーダ１１１でデコードされ、デコーダ１１１は、コンテキスト選択信号に応じて、制御信号線１０５Ａと制御信号線１０５Ｂのいずれか一方がＨ、他方がＬとなるような電位を制御信号線１０５Ａと制御信号線１０５Ｂに供給する。
【００４５】
例えば、配線１０５［０］の電位がＬであれば、制御信号線１０５Ａの電位がＨ、制御信号線１０５Ｂの電位がＬとなり、配線１０５［０］の電位がＨであれば、制御信号線１０５Ａの電位がＬ、制御信号線１０５Ｂの電位がＨとなるような電位が、デコーダ１１１から供給される。
【００４６】
図６（Ｃ）のように、トランスファーゲート１１３Ａとトランスファーゲート１１３Ｂを用いる場合は、制御信号線１０５Ａと制御信号線１０５Ｂの電位が上記のような関係にあると以下の点で有利である。
【００４７】
すなわち、１つのトランスファーゲートには、制御のためにＨとＬの双方の信号を入力するが、デコーダ１１１からは、常にＨとＬの双方の信号が出力されている。したがって、それらの電位をトランスファーゲート１１３Ａとトランスファーゲート１１３Ｂの制御に用いることができるので、より高速な動作が可能である。
【００４８】
パストランジスタ１０８Ａとパストランジスタ１０８Ｂは、それぞれ、メモリ１０９Ａとメモリ１０９Ｂの出力（これはそれぞれに記憶されている１ビットデータと等価である）によって、導通が制御される。
【００４９】
マルチプレクサ１１０として、図６（Ｂ）に示す回路を採用した場合、パストランジスタ１０８Ａのソースとドレインは、配線１０３［２］と選択トランジスタ１１２Ａのソース（あるいはドレイン）の間にあるような回路構成であるが、選択トランジスタ１１２Ａのソースとドレインが、配線１０３［２］とパストランジスタ１０８Ａのソース（あるいはドレイン）の間にあるように回路を設計してもよい。図６（Ｃ）に示す回路を採用した場合でも同様である。
【００５０】
図７（Ａ）には、変形例を示す。図７（Ａ）に示すスイッチ回路１０７［１−１，２］では、メモリ１０９Ａとメモリ１０９Ｂの出力信号がマルチプレクサ１１０で選択され、それがパストランジスタ１０８のゲートに入力される構成を有する。マルチプレクサ１１０は、図６（Ａ）の場合と同様に、デコーダ１１１の出力信号により制御される。
【００５１】
図７（Ｂ）には、他の変形例を示す。図７（Ｂ）に示すスイッチ回路１０７［１−１，２］では、メモリ１０９Ａとメモリ１０９Ｂの動作が制御信号線１０５Ａ、制御信号線１０５Ｂを伝送するデコーダ１１１の出力信号により制御される。例えば、制御信号線１０５Ａには、メモリ１０９Ａの動作を有効にする信号が、制御信号線１０５Ｂには、メモリ１０９Ｂの動作を無効にする信号が供給される。
【００５２】
以上は、コンテキスト選択信号が１ビットの場合であるが、２ビット以上に適用するには、図６（Ａ）あるいは図７（Ａ）のマルチプレクサの入力端子数を増加させればよい。あるいは、図６（Ｂ）、図６（Ｃ）あるいは図７（Ｂ）において、３以上の制御信号線を介して、その配線の数に見合うトランジスタやトランスファーゲート、メモリ等にデコーダ１１１から制御信号が供給されてもよい。
【００５３】
例えば、コンテキスト選択信号が２ビットの場合を図８に示す。ここで、スイッチ回路１０７［１−１，２］は、パストランジスタ１０８Ａ乃至パストランジスタ１０８Ｄ、メモリ１０９Ａ乃至メモリ１０９Ｄ、選択トランジスタ１１２Ａ乃至選択トランジスタ１１２Ｄを有し、パストランジスタ１０８Ａと選択トランジスタ１１２Ａが、配線１０３［２］と配線１０４［１−１］の間に直列にあるように回路が設計される。選択トランジスタ１１２Ａ乃至選択トランジスタ１１２Ｄの代わりにトランスファーゲートあるいはそれと同等な機能を有する回路を用いてもよい。
【００５４】
配線１０５［０］と配線１０５［１］を伝送する２ビットのコンテキスト選択信号は、デコーダ１１１でデコードされ、制御信号線１０５Ａ乃至制御信号線１０５Ｄのいずれか一のみがＨ、他がＬとなるような電位が、制御信号線１０５Ａ乃至制御信号線１０５Ｄに供給される。選択トランジスタ１１２Ａ乃至選択トランジスタ１１２Ｄは、制御信号線１０５Ａ乃至制御信号線１０５Ｄの電位に応じ、いずれか一のみがオンとなり、他はオフとなる。
【００５５】
デコーダ１１１は、例えば、図９（Ａ）に示すように、インバータ１１４ａ乃至インバータ１１４ｃを有する。なお、インバータ１１４ｂとインバータ１１４ｃを設けない構造でもよい。あるいは、インバータ１１４ａに直列に、さらに２個のインバータを追加してもよい。つまり、配線１０５［０］がデコーダ１１１内で分岐したあと、制御信号線１０５Ａにつながる配線に設けられるインバータの数（０を含む）と制御信号線１０５Ｂにつながる配線に設けられるインバータの数（０を含む）の差が奇数となるような回路であればよい。この結果、制御信号線１０５Ａと制御信号線１０５Ｂの電位は、一方がＨであれば他方がＬとなる。
【００５６】
また、別の例では、図９（Ｂ）に示すように、デコーダ１１１は、１入力のデマルチプレクサ１１５を有する。デマルチプレクサ１１５は、配線１０５［０］の電位に応じて、一方がＨであれば他方がＬとなるような電位を制御信号線１０５Ａと制御信号線１０５Ｂに供給する。また、別の例では、図９（Ｃ）に示すように、デコーダ１１１は、２入力のデマルチプレクサ１１５を有する。デマルチプレクサ１１５は、配線１０５［０］の電位と配線１０５［１］の電位に応じて、いずれか一のみがＨで、他がＬとなるような電位を制御信号線１０５Ａ乃至制御信号線１０５Ｄに供給する。
【００５７】
以上の例では、コンテキスト選択信号は、ロジックエレメント１０１とスイッチマトリクスアレイ１０２の双方に入力されたが、いずれか一方にのみ入力される構成でもよい。また、デコーダ１１１は、ロジックエレメント１０１と対応するスイッチマトリクスアレイ１０２の双方に、それぞれ、設けられてもよいし、いずれか一方にのみ設けて、デコーダ１１１の出力信号（制御信号）が他方にも供給されるようにしてもよい。あるいは、デコーダ１１１を複数のロジックエレメント１０１、複数のスイッチマトリクスアレイ１０２に１つの割合で設けて、デコーダの設けられていないものに制御信号を供給してもよい。
【００５８】
次に、ロジックエレメント１０１について説明する。一般的に、ロジックエレメント１０１は１以上のルックアップテーブル、１以上のフリップフロップ（ＦＦ）、１以上のマルチプレクサ（ＭＵＸ）を有する。なお、一般にルックアップテーブルはメモリを有する。
【００５９】
ルックアップテーブルをロジックゲートとして機能させるために、コンフィギュレーションデータが、ルックアップテーブルに入力される。換言すれば、ルックアップテーブルから出力される信号のロジックレベル（例えば「Ｈ／Ｌ」）は、コンフィギュレーションデータとルックアップテーブルへ入力される信号のロジックレベルに応じて決定される。
【００６０】
ルックアップテーブルから出力される信号はフリップフロップに入力される。ロジックエレメント１０１に含まれているフリップフロップから出力される信号は、他のロジックエレメント１０１に含まれているフリップフロップに入力されることがある。フリップフロップはこれらの入力信号を保持する機能を有する。
【００６１】
マルチプレクサの駆動を制御するために、コンフィギュレーションデータがマルチプレクサに入力される。マルチプレクサは、コンフィギュレーションデータに応じて、ルックアップテーブルあるいはフリップフロップから出力される信号のいずれかを選択する機能を有する。マルチプレクサによって選択された信号はロジックエレメント１０１から出力される。
【００６２】
また、ルックアップテーブルやマルチプレクサを制御するコンフィギュレーションデータは、コンテキスト選択信号によって、必要なものを選択することができる。
【００６３】
図１０（Ａ）はロジックエレメント１０１の具体的な構成例を示す。図１０（Ａ）のロジックエレメント１０１ａは、デコーダ１２１、マルチプレクサ１２２、フリップフロップ１２３、マルチプレクサ１２４、マルチプレクサ１２２のためのコンフィギュレーションデータを格納するコンフィギュレーションメモリ１２５ａ、マルチプレクサ１２４のためのコンフィギュレーションデータを格納するコンフィギュレーションメモリ１２５ｂを有する。マルチプレクサ１２２とコンフィギュレーションメモリ１２５ａが上述のルックアップテーブルに相当する。デコーダ１２１は、図９（Ａ）乃至図９（Ｃ）で説明したデコーダ１１１と同じあるいは同様なものである。
【００６４】
マルチプレクサ１２２で実行される論理動作は、コンフィギュレーションメモリ１２５ａに格納されているコンフィギュレーションデータおよびコンテキスト選択信号線１０６から供給されるコンテキスト選択信号に応じて変わる。コンテキスト選択信号は、デコーダ１２１でデコードされる。デコーダ１２１の出力に応じて、コンフィギュレーションメモリ１２５ａ、コンフィギュレーションメモリ１２５ｂから、マルチプレクサ１２２、マルチプレクサ１２４に、それぞれロードされるデータが変化する。
【００６５】
その結果、マルチプレクサ１２２は、例えば、一のコンテキストでは、ＡＮＤゲートとして動作するが、別のコンテキストでは、ＯＲゲートとして動作する、というように、その機能を変化させることができる。
【００６６】
マルチプレクサ１２２は、配線１０４から供給される複数の入力信号に対応した出力信号を生成する。フリップフロップ１２３は、マルチプレクサ１２２で生成された出力信号を保持し、クロック信号ＣＬＫに同期してマルチプレクサ１２２の出力信号に対応する出力信号を出力する。
【００６７】
マルチプレクサ１２２およびフリップフロップ１２３から出力される信号はマルチプレクサ１２４に入力される。マルチプレクサ１２４は、コンフィギュレーションメモリ１２５ｂに格納されているコンフィギュレーションデータとコンテキスト選択信号に応じてこれら２つの出力信号のうちの一つを選択し、出力する機能を有する。マルチプレクサ１２４から出力される信号は配線１０５に供給される。
【００６８】
図１０（Ｂ）は、ロジックエレメント１０１の別の具体的な構成例を示す。図１０（Ｂ）のロジックエレメント１０１ｂは、図１０（Ａ）のロジックエレメント１０１ａとマルチプレクサ１２６とマルチプレクサ１２６のためのコンフィギュレーションデータを格納するコンフィギュレーションメモリ１２５ｃを有する点で異なる。
【００６９】
マルチプレクサ１２２から出力される信号と他のロジックエレメント１０１から出力される信号（配線１０４から供給される）がマルチプレクサ１２６に入力される。マルチプレクサ１２６は、コンフィギュレーションメモリ１２５ｃに格納されているコンフィギュレーションデータに応じてこれら２つの信号のうちの一つを選択し、出力する機能を有する。
【００７０】
図１０（Ｂ）のロジックエレメント１０１ｂでは、フリップフロップ１２３は、マルチプレクサ１２６から出力された信号を保持し、クロック信号ＣＬＫに同期してマルチプレクサ１２６から出力された信号に対応する出力信号を出力する。
【００７１】
図１１（Ａ）には、図４で示される論理ブロック１００ｄに使用するためのロジックエレメント１０１の例を示す。図１１（Ａ）に示すロジックエレメント１０１ｃは、図１０（Ａ）に示すロジックエレメント１０１ａをベースにしたものである。図１１（Ａ）に示すロジックエレメント１０１ｃは、マルチプレクサ１２４の出力が、２出力のデマルチプレクサ１２７で配線１０５と２入力のマルチプレクサ１２８のいずれかに出力される。デマルチプレクサ１２７としては、図６（Ｂ）あるいは図６（Ｃ）に示すマルチプレクサ１１０と同等な回路を用いてもよい。
【００７２】
なお、マルチプレクサ１２８は３つの端子（端子ａ、端子ｂ、端子ｃ）を有するが、端子ａと端子ｂのうち、端子ｃと接続していないものには、一定の電位が出力されるものとする。例えば、２つのコンテキストが切り替えられる方式（コンテキスト選択信号が１ビット）で、コンテキスト選択信号の初期値がＬである場合には、その一定の電位をＬとしてもよい。同様に、デマルチプレクサ１２７においても、選択されないほうの端子には、電位Ｌが与えられてもよい。
【００７３】
ロジックエレメント１０１ｃがコンテキスト選択信号を生成する場合には、マルチプレクサ１２４の出力（コンテキスト選択信号）はデマルチプレクサ１２７とマルチプレクサ１２８を経由してコンテキスト選択信号線１０６に出力される。すなわち、この場合には、端子ｂと端子ｃが接続される。端子ａは端子ｃと接続されないので、端子ａにはＬの電位が供給される。端子ａの出力はデコーダ１２１でデコードされて、ロジックエレメント１０１ｃは初期のコンテキストに維持される。
【００７４】
ロジックエレメント１０１ｃがコンテキスト選択信号を生成しない場合には、マルチプレクサ１２４の出力はデマルチプレクサ１２７を経由して配線１０５に出力される。また、コンテキスト選択信号線１０６とマルチプレクサ１２８を経由して、コンテキスト選択信号がデコーダ１２１に入力される。すなわち、この場合には、端子ａと端子ｃが接続される。端子ｂは端子ｃと接続されないので、端子ｂにはＬの電位が供給される。
【００７５】
デマルチプレクサ１２７、マルチプレクサ１２８の動作は、それぞれ、コンフィギュレーションメモリ１２５ｄ、コンフィギュレーションメモリ１２５ｅに記憶されているコンフィギュレーションデータによって設定されている。
【００７６】
マルチプレクサ１２８では、コンテキスト選択信号線１０６が、デコーダ１２１、デマルチプレクサ１２７の出力端子のいずれと接続するかが決定される。ここで、コンテキスト選択信号線１０６がデコーダ１２１と接続するのであれば、ロジックエレメント１０１ｃは、コンテキスト選択信号を受け入れることができる。逆に、コンテキスト選択信号線１０６がデマルチプレクサ１２７の出力端子と接続するのであれば、ロジックエレメント１０１ｃは、コンテキスト選択信号を出力することができる。
【００７７】
なお、ロジックエレメント１０１ｃが、コンテキスト選択信号を受け入れるか出力するかのいずれかの状態しかとらないのであれば、コンフィギュレーションメモリ１２５ｄ、コンフィギュレーションメモリ１２５ｅに記憶されているコンフィギュレーションデータは実質的に同じものである（すなわち、一方が他方と全く同じか、全く反対かのいずれかである）ので、コンフィギュレーションメモリ１２５ｄとコンフィギュレーションメモリ１２５ｅを、１つのコンフィギュレーションメモリと、必要によっては、そのメモリの出力を反転させる回路とで代替することもできる。
【００７８】
なお、マルチプレクサ１２４の出力が仮にコンテキスト選択信号であったとし、それが配線１０５に供給されたとしても、その先に存在するスイッチ（スイッチマトリクスアレイ内のスイッチ）によって、他のロジックエレメントが取り込まないようにすることが可能である。その場合には、デマルチプレクサ１２７は不要である。
【００７９】
そのような構成を有するロジックエレメントの例を図１１（Ｂ）に示す。図１１（Ｂ）に示されるロジックエレメント１０１ｄは、トライステートバッファー１２９（あるいは、それと同等な機能を有する回路）と論理ゲート１３０を有する。論理ゲート１３０には、２つの信号が入力される。論理ゲート１３０は、第１の入力にはそのままの信号が、第２の入力には反転された信号が入力される構成のＡＮＤゲートと同等である。したがって、論理ゲート１３０は、第１の入力に反転した信号が、第２の入力にはそのままの信号が入力されるＮＯＲゲートとも同等である。
【００８０】
ロジックエレメント１０１ｄにおいて、マルチプレクサ１２４の出力は、配線１０５に供給されるとともに、トライステートバッファー１２９にも供給される。トライステートバッファー１２９の出力はコンテキスト選択信号線１０６および論理ゲート１３０の一方の入力に供給される。論理ゲート１３０の他方の入力には、コンフィギュレーションメモリ１２５ｄの出力が入力される。
【００８１】
トライステートバッファー１２９は、コンフィギュレーションメモリ１２５ｄによって制御され、コンフィギュレーションメモリ１２５ｄの出力がＨであれば、オンとなり、Ｌであればオフとなる。ここでは、このロジックエレメント１０１ｄが、コンテキスト選択信号を生成する場合には、コンフィギュレーションメモリ１２５ｄの出力がＨ、そうでない場合には、Ｌであるとする。
【００８２】
例えば、コンフィギュレーションメモリ１２５ｄの出力がＨの場合、トライステートバッファー１２９がオンであるので、配線１０５とコンテキスト選択信号線１０６と論理ゲート１３０の一方の入力には、マルチプレクサ１２４の出力（コンテキスト選択信号）が供給される。トライステートバッファー１２９の出力は、ＨかＬか不明であるが、論理ゲート１３０の他方の入力にはＨが入力されるので、論理ゲート１３０は常にＬを出力する。したがって、トライステートバッファー１２９の出力によってコンテキストが変更されることはない。
【００８３】
例えば、コンフィギュレーションメモリ１２５ｄの出力がＬの場合、トライステートバッファー１２９がオフであるので、配線１０５にのみ、マルチプレクサ１２４の出力が供給される。また、コンテキスト選択信号線１０６を介して、他のロジックエレメントからコンテキスト選択信号が、論理ゲート１３０の一方の入力に供給される。論理ゲート１３０の他方の入力には、コンフィギュレーションメモリ１２５ｄの出力（Ｌ）が供給されるので、論理ゲート１３０は、コンテキスト選択信号線１０６の電位がＨであればＨを、ＬであればＬを出力する。
【００８４】
図１１（Ｂ）のコンフィギュレーションメモリ１２５ｄ、トライステートバッファー１２９、論理ゲート１３０の機能は、他の論理ゲートでも実現できる。例えば、第１乃至第４の端子を有し、第１の状態では、第１の端子と第３の端子が、第２の端子と第４の端子に、それぞれ接続され、第２の状態では、第１の端子が第４の端子と接続され、第３の端子と第２の端子は、他のいずれの端子とも接続されない論理ゲートでもよい。この場合、例えば、第１の端子とデコーダ１２１の入力とを接続し、第３の端子とマルチプレクサ１２４の出力とを接続し、第２の端子の電位をＬとし、第４の端子とコンテキスト選択信号線１０６とを接続する。
【００８５】
第１の状態では、デコーダ１２１の入力の電位はＬとなり、マルチプレクサ１２４の出力はコンテキスト選択信号線１０６と接続される。第２の状態では、コンテキスト選択信号線１０６はデコーダ１２１の入力と接続される。マルチプレクサ１２４の出力は、第２の端子、第４の端子とも接続されないが、配線１０５とは第１の状態でも第２の状態でも接続されている。
【００８６】
すなわち、第１の状態では、ロジックエレメントで生成したコンテキスト選択信号をコンテキスト選択信号線１０６に供給することが可能であり、第２の状態では、他のロジックエレメントで生成されたコンテキスト選択信号を受け入れて、コンテキストを変更し、演算結果を配線１０５に出力できる。
【００８７】
なお、図１０（Ａ）、図１０（Ｂ）、図１１（Ａ）あるいは図１１（Ｂ）に示されるロジックエレメント１０１では、コンフィギュレーションデータによって使用可能なフリップフロップ１２３の型が決定される。特に、フリップフロップ１２３は、コンフィギュレーションデータにもよるが、Ｄ−フリップフロップ、Ｔ−フリップフロップ、ＪＫ−フリップフロップ、ＲＳ−フリップフロップのいずれかである。
【００８８】
電子装置は、上記のような論理ブロック１００ａ乃至論理ブロック１００ｄ、あるいはそれらと同等な機能を有するもの（これらを論理ブロック１００、という）のいずれか１あるいは２以上を複数組み合わせて用いられる。図１２に示す例では、論理ブロック１００［０］の出力信号が配線１０３［０］乃至配線１０３［７］に供給される。論理ブロック１００［１］には、配線１０３［０］乃至配線１０３［７］を伝送する信号が供給され、論理ブロック１００［１］の出力信号は配線１０３［８］乃至配線１０３［１５］に供給される。論理ブロック１００［２］には、配線１０３［８］乃至配線１０３［１５］を伝送する信号が供給され、論理ブロック１００［２］の出力信号は配線１０３［１６］乃至配線１０３［２３］に供給される。論理ブロック１００［３］には、配線１０３［１６］乃至配線１０３［２３］を伝送する信号が供給される。
【００８９】
図１２のような構成を有する電子装置の駆動例を説明する。論理ブロック１００［０］は、配線１０３［０］と配線１０３［１］にコンテキスト選択信号を生成するための電位を供給し、配線１０３［２］乃至配線１０３［７］に演算に使用するためのデータを供給するとする。例えば、論理ブロック１００［０］は、シリアルな信号列を解析して、ヘッダーを見つけ出し、ヘッダーの直後にあるコンテキスト選択信号を生成するための２ビットのデータ（コンテキスト決定データ）を抽出する機能を有する。そして、コンテキスト決定データに応じた電位を配線１０３［０］と配線１０３［１］に供給する。また、論理ブロック１００［０］は、コンテキスト決定データに続く６ビットのデータを配線１０３［２］乃至配線１０３［７］に供給する。コンテキスト決定データは上記のようなＨとＬの組み合わせである。
【００９０】
論理ブロック１００［１］では、配線１０３［０］と配線１０３［１］の電位に基づいて、コンテキスト選択信号が生成され、論理ブロック１００［１］内のコンテキストが変更される。そして、配線１０３［２］乃至配線１０３［７］の電位をもとに、演算がおこなわれ、配線１０３［８］乃至配線１０３［１５］に、演算結果が出力される。ここで、演算結果は、２ビットのコンテキスト決定データと、次の演算に使用するための６ビットのデータよりなり、コンテキスト決定データは、配線１０３［８］と配線１０３［９］に出力され、その他のデータは、配線１０３［１０］乃至配線１０３［１５］に出力される。このように、一の演算結果の中にコンテキスト決定データが含まれるようにすることで、次の論理ブロックでコンテキストが変更され、別の演算がなされる。そして、この例では、論理ブロック１００［１］の出力が変化すると、それに応じてコンテキストも変化する。
【００９１】
他の例を図１３に示す。図１３に示される電子装置は、論理ブロック１００がマトリクス状に配置されている。例えば、論理ブロック１００［０，０］は、配線群１３２［０］から信号が供給され、配線群１３２［１］に出力する。また、配線群１３２［０］には、出入力回路１３１［０］から信号が供給される。配線群１３２は、複数の配線１０３から構成され、ここでは、１つの配線群１３２は、３２本の配線１０３よりなる（すなわち、配線群１３２は３２ビットである）とする。また、１つの論理ブロック１００は８ビットのデータを出力できる（すなわち、１つの論理ブロック１００から外部に出力できる配線１０５が８本ある）とする。
【００９２】
例えば、配線群１３２［０］には、出入力回路１３１［０］から、シリアルな信号列が順次、入力される。この信号列には、６ビット乃至３２ビットのヘッダーと、それに続く２ビットのコンテキスト決定データと、演算に使用する１６乃至３０ビットのデータが含まれているとする。このようにヘッダーやデータのビット数は可変でもよい。
【００９３】
左の８つの論理ブロック１００、すなわち、論理ブロック１００［０，０］乃至論理ブロック１００［３，１］は、ヘッダーを見つけ出し、それに続くコンテキスト決定データ（第１のコンテキスト決定データ）と演算に使用するデータを配線群１３２［２］に供給する。
【００９４】
論理ブロック１００［０，２］乃至論理ブロック１００［３，２］では、第１のコンテキスト決定データによって、用いるコンテキストが決定され、これと演算に使用するデータを用いて演算がおこなわれる。ここで、論理ブロック１００［０，２］乃至論理ブロック１００［２，２］は、２ビットの第２のコンテキスト決定データと１６ビットのデータを、論理ブロック１００［３，２］は、２ビットの第３のコンテキスト決定データと４ビットのデータを配線群１３２［３］に供給するものとする。また、これとは別に、出入力回路１３１［３］が８ビットのデータを配線群１３２［３］に供給するものとする。
【００９５】
例えば、配線群１３２［３］は、配線１０３［３−０］乃至配線１０３［３−３１］よりなるものとする。ここで、論理ブロック１００［０，２］、論理ブロック１００［１，２］、論理ブロック１００［２，２］、論理ブロック１００［３，２］は、それぞれ、配線１０３［３−０］乃至配線１０３［３−７］、配線１０３［３−８］乃至配線１０３［３−１５］、配線１０３［３−１６］乃至配線１０３［３−２３］、配線１０３［３−２４］乃至配線１０３［３−３１］に信号を出力可能であるとする。出入力回路１３１［３］は、配線１０３［３−０］乃至配線１０３［３−３１］すべてに信号を供給できるものとする。
【００９６】
そして、第２のコンテキスト決定データは配線１０３［３−０］と配線１０３［３−１］に、１６ビットのデータは配線１０３［３−２］乃至配線１０３［３−１７］に、第３のコンテキスト決定データは配線１０３［３−２６］と配線１０３［３−２７］に、４ビットのデータは、配線１０３［３−２８］乃至配線１０３［３−３１］に、出入力回路１３１［３］が供給する８ビットのデータは配線１０３［３−１８］乃至配線１０３［３−２５］に、それぞれ供給されるとする。
【００９７】
そして、論理ブロック１００［０，３］乃至論理ブロック１００［２，３］のそれぞれは、配線群１３２［３］のうちの２本の配線（配線１０３［３−０］と配線１０３［３−１］）から第２のコンテキスト決定データを読み出し、それに付随するデータを用いて第１のコンテキストを実行する。つまり、論理ブロック１００［０，３］乃至論理ブロック１００［２，３］のそれぞれにおいて、コンテキスト選択信号を生成するロジックエレメント１０１（これらの論理ブロック１００には、計３つ存在する）に、第２のコンテキスト決定データが供給されるように、対応するスイッチマトリクスアレイ１０２は、いずれも、配線１０３［３−０］と配線１０３［３−１］が、コンテキスト選択信号を生成するロジックエレメント１０１に電気的に接続するように設定されている。
【００９８】
なお、演算に用いるデータは、論理ブロック１００［０，２］乃至論理ブロック１００［２，２］が供給する１６ビットのデータと、出入力回路１３１［３］が供給する８ビットのデータの一部（例えば、４ビットのデータ）である。
【００９９】
一方、論理ブロック１００［３，３］は、配線群１３２［３］のうちの別の２本の配線（配線１０３［３−２６］と配線１０３［３−２７］）から第３のコンテキスト決定データを読み出し、それに付随するデータを用いて第２のコンテキストを実行する。このように、１つの電子機器の中で、同時に異なる領域で異なるコンテキストが実行される。また、コンテキストを実行する領域もユーザーが設定できる。
【０１００】
別の例では、論理ブロック１００［０，２］が、第２のコンテキスト決定データと第３のコンテキスト決定データを供給することも可能である。この場合、第２のコンテキスト決定データと第３のコンテキスト決定データは、配線１０３［３−０］乃至配線１０３［３−７］のいずれかに供給される。
【０１０１】
上記において、第１のコンテキスト決定データ、第２のコンテキスト決定データ、第３のコンテキスト決定データは、互いに独立である。例えば、第１のコンテキスト決定データと第２のコンテキスト決定データは常に同じであるとは限らないし、常に異なるとも限らない。第１のコンテキスト決定データがある２ビットの値であるとき、必ず、第２のコンテキスト決定データが特定の２ビットの値となるわけではない。第１のコンテキスト決定データと第３のコンテキスト決定データでも同様である。また、これらから得られ、ロジックエレメント１０１から出力されるコンテキスト選択信号もそれぞれ互いに独立である。
【０１０２】
例えば、第２のコンテキスト決定データと第３のコンテキスト決定データは、論理ブロック１００［０，２］乃至論理ブロック１００［３，２］で実行された演算結果を反映する。
【０１０３】
図１２に示される論理ブロック１００では、信号は、左側から入力され右側に出力される。しかしながら、論理ブロック１００の出力の一部は左側に出力されてもよい。例えば、論理ブロック１００［１］の出力の一部は配線１０３［８］乃至配線１０３［１５］（の一部）に出力され、他は配線１０３［０］乃至配線１０３［７］（の一部）に出力される構成でもよい。そうすることで、論理構成をより柔軟に構築できる。
【０１０４】
そのような構成を有する論理ブロック１００を用いた電子機器の例を図１４に示す。図１４では、論理ブロック１００および出入力回路１３１がマトリクス状に配置され、その間に配線群１３２が蛇行するように配置されている。配線群１３２には、さまざまな長さの配線が含まれていてもよい。詳細は特許文献２を参照できる。
【０１０５】
図１５には、電子機器の別の例を示す。図１５に示される電子機器は、図１３に示される電子機器に、さらに、配線群１３２の間を結ぶことのできる配線群１３３と、配線群１３２と配線群１３３の交点にスイッチブロック１３４が追加されている。その結果、例えば、論理ブロック１００［Ｍ，Ｘ］の出力を論理ブロック１００［Ｎ，Ｙ］に入力させることができ、配線リソースの利用効率を向上させることができる（ただし、ＸはＹより大きく、ＭとＮは、それぞれ、０、１、２、３のいずれかである）。
【０１０６】
スイッチブロック１３４は、例えば、図１６（Ａ）に示すように、複数のクロススイッチエレメント１３５を有する。１つのクロススイッチエレメント１３５は、例えば、図１６（Ｂ）に示すように、スイッチ１３６ａ乃至スイッチ１３６ｆと、その動作を制御するためのメモリ１３７ａ乃至メモリ１３７ｆを有する。スイッチ１３６ａ乃至スイッチ１３６ｆのそれぞれは、対応する２つの配線を接続あるいは切断する機能を有する。
【０１０７】
図１６（Ｂ）に示されるクロススイッチエレメント１３５では、２つの配線間に１つのスイッチしか設けられていないが、マルチコンテキスト駆動できるように、２つの配線間に複数のスイッチ（と、それぞれに対応するメモリ）を有する構成としてもよい。また、各スイッチブロック１３４のコンテキスト選択信号は、隣接する論理ブロック１００のいずれかが供給する構成でもよい。
【０１０８】
このように、マルチコンテキスト動作が実行可能なリコンフィギャラブル回路を有する電子機器において、コンテキスト選択信号をローカルに生成することができる。上記のように、コンテキスト選択信号は、他の論理ブロック等の出力に含まれているコンテキスト決定データ等を用いてリコンフィギャラブル回路内で生成される。そして、このコンテキスト選択信号を適用する範囲もユーザーが任意に設定できる。そのため、マルチコンテキスト動作がローカルかつ部分的に実行されることで、回路の効率的な利用が可能となる。また、グローバルなマルチコンテキスト駆動と比較して、メモリの使用量も削減できる。
【０１０９】
（実施の形態２）
本実施の形態では、開示するトランジスタの断面構造の一例について、図面を参照して説明する。
【０１１０】
図１７に、断面構造の一部を示す。なお、破線Ａ１−Ａ２で示す領域では、トランジスタ２４１およびトランジスタ２４２のチャネル長方向における構造を示しており、破線Ａ３−Ａ４で示す領域では、トランジスタ２４１およびトランジスタ２４２のチャネル幅方向における構造を示している。ただし、本発明の一態様では、トランジスタ２４１のチャネル長方向とトランジスタ２４２のチャネル長方向とが、必ずしも一致していなくともよい。
【０１１１】
また、図１７では、半導体的な特性を示す金属酸化物膜にチャネル形成領域を有するトランジスタ２４１が、単結晶のシリコン基板にチャネル形成領域を有するトランジスタ２４２上に形成されている場合を例示している。
【０１１２】
トランジスタ２４２は、非晶質、微結晶、多結晶又は単結晶である、シリコン又はゲルマニウムなどの半導体膜又は半導体基板に、チャネル形成領域を有していても良い。或いは、トランジスタ２４２は、半導体的な特性を示す金属酸化物膜又は金属酸化物基板に、チャネル形成領域を有していても良い。全てのトランジスタが金属酸化物膜又は金属酸化物基板に、チャネル形成領域を有している場合、トランジスタ２４１はトランジスタ２４２上に積層されていなくとも良く、トランジスタ２４１とトランジスタ２４２とは、同一の層に形成されていても良い。
【０１１３】
シリコンの薄膜を用いてトランジスタ２４２を形成する場合、当該薄膜には、プラズマＣＶＤ法などの気相成長法若しくはスパッタリング法で作製された非晶質シリコン、非晶質シリコンをレーザーアニールなどの処理により結晶化させた多結晶シリコン、単結晶シリコンウェハに水素イオン等を注入して表層部を剥離した単結晶シリコンなどを用いることができる。
【０１１４】
トランジスタ２４２が形成される基板２００は、例えば、シリコン基板、ゲルマニウム基板、シリコンゲルマニウム基板等を用いることができる。図１７では、単結晶シリコン基板を基板２００として用いる場合を例示している。
【０１１５】
また、トランジスタ２４２は、素子分離法により電気的に分離されている。素子分離法として、トレンチ分離法（ＳＴＩ法：Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）等を用いることができる。図１７では、トレンチ分離法を用いてトランジスタ２４２を電気的に分離する場合を例示している。具体的に、図１７では、エッチング等により基板２００に形成されたトレンチに、酸化珪素などが含まれる絶縁物を埋め込んだ後、当該絶縁物をエッチング等により部分的に除去することで形成される素子分離領域２０１により、トランジスタ２４２を素子分離させる場合を例示している。
【０１１６】
また、トレンチ以外の領域に存在する基板２００の凸部には、トランジスタ２４２の不純物領域２０２および不純物領域２０３と、不純物領域２０２および不純物領域２０３に挟まれたチャネル形成領域２０４とが設けられている。さらに、トランジスタ２４２は、チャネル形成領域２０４を覆う絶縁膜２０５と、絶縁膜２０５を間に挟んでチャネル形成領域２０４と重なるゲート電極２０６とを有する。
【０１１７】
トランジスタ２４２では、チャネル形成領域２０４における凸部の側部および上部と、ゲート電極２０６とが絶縁膜２０５を間に挟んで重なることで、チャネル形成領域２０４の側部と上部を含めた広い範囲においてキャリアが流れる。そのため、トランジスタ２４２の基板上における専有面積を小さく抑えつつ、トランジスタ２４２におけるキャリアの移動量を増加させることができる。その結果、トランジスタ２４２は、オン電流が大きくなると共に、電界効果移動度が高められる。特に、チャネル形成領域２０４における凸部のチャネル幅方向の長さ（チャネル幅）をＷ、チャネル形成領域２０４における凸部の膜厚をＴとすると、チャネル幅Ｗに対する膜厚Ｔの比に相当するアスペクト比が高い場合、キャリアが流れる範囲はより広くなるため、トランジスタ２４２のオン電流をより大きくすることができ、電界効果移動度もより高められる。
【０１１８】
なお、バルクの半導体基板を用いたトランジスタ２４２の場合、アスペクト比は０．５以上であることが望ましく、１以上であることがより望ましい。
【０１１９】
トランジスタ２４２上には、絶縁膜２１１が設けられている。絶縁膜２１１には開口部が形成されている。そして、上記開口部には、不純物領域２０２、不純物領域２０３にそれぞれ電気的に接続されている導電膜２１２、導電膜２１３と、ゲート電極２０６に電気的に接続されている導電膜２１４とが、形成されている。
【０１２０】
そして、導電膜２１２は、絶縁膜２１１上に形成された導電膜２１６に電気的に接続されており、導電膜２１３は、絶縁膜２１１上に形成された導電膜２１７に電気的に接続されており、導電膜２１４は、絶縁膜２１１上に形成された導電膜２１８に電気的に接続されている。
【０１２１】
導電膜２１６乃至導電膜２１８上には、絶縁膜２２０が設けられている。そして、絶縁膜２２０上には、酸素、水素、水の拡散を防ぐブロッキング効果を有する絶縁膜２２１が設けられている。絶縁膜２２１は、密度が高くて緻密である程、また未結合手が少なく化学的に安定である程、より高いブロッキング効果を示す。酸素、水素、水の拡散を防ぐブロッキング効果を示す絶縁膜２２１として、例えば、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等を用いることができる。水素、水の拡散を防ぐブロッキング効果を示す絶縁膜２２１として、例えば、窒化シリコン、窒化酸化シリコン等を用いることができる。
【０１２２】
絶縁膜２２１上には絶縁膜２２２が設けられており、絶縁膜２２２上には、トランジスタ２４１が設けられている。
【０１２３】
トランジスタ２４１は、絶縁膜２２２上に、半導体的な特性を示す金属酸化物膜２３０と、金属酸化物膜２３０に電気的に接続された、ソース電極又はドレイン電極として機能する導電膜２３２および導電膜２３３と、金属酸化物膜２３０を覆っているゲート絶縁膜２３１と、ゲート絶縁膜２３１を間に挟んで金属酸化物膜２３０と重なるゲート電極２３４と、を有する。なお、絶縁膜２２０乃至絶縁膜２２２には開口部が設けられており、導電膜２３３は、上記開口部において導電膜２１８に接続されている。
【０１２４】
なお、図１７において、トランジスタ２４１は、ゲート電極２３４を金属酸化物膜２３０の片側において少なくとも有していれば良いが、絶縁膜２２２を間に挟んで金属酸化物膜２３０と重なるゲート電極を、さらに有していても良い。
【０１２５】
トランジスタ２４１が、一対のゲート電極を有している場合、一方のゲート電極には導通を制御するための信号が与えられ、他方のゲート電極は、電位が他の配線から与えられている状態であっても良い。この場合、一対のゲート電極に、同じ高さの電位が与えられていても良いし、他方のゲート電極にのみ接地電位などの固定の電位が与えられていても良い。他方のゲート電極に与える電位の高さを制御することで、トランジスタの閾値電圧を制御することができる。
【０１２６】
また、図１７では、トランジスタ２４１が、一のゲート電極２３４に対応した一のチャネル形成領域を有する、シングルゲート構造である場合を例示している。しかし、トランジスタ２４１は、電気的に接続された複数のゲート電極を有することで、一の活性層にチャネル形成領域を複数有する、マルチゲート構造であっても良い。
【０１２７】
また、図１７に示すように、トランジスタ２４１は、金属酸化物膜２３０が、絶縁膜２２２上において順に積層された金属酸化物膜２３０ａ乃至金属酸化物膜２３０ｃを有する場合を例示している。ただし、本発明の一態様では、トランジスタ２４１が有する金属酸化物膜２３０が、単層の金属酸化物で構成されていても良い。また、図１７のような積層構造を有する場合、金属酸化物膜２３０ａと金属酸化物膜２３０ｃは半導体として機能しなくてもよい。すなわち、金属酸化物膜２３０ｂが、半導体として機能すればよい。
【０１２８】
絶縁膜２２２は、加熱により酸素の一部を金属酸化物膜２３０ａ乃至金属酸化物膜２３０ｃに供給する機能を有する絶縁膜であることが望ましい。また、絶縁膜２２２は、欠陥が少ないことが好ましく、代表的には、ＥＳＲ測定により得られる、シリコンのダングリングボンドに由来するｇ＝２．００１を持つスピンの密度が１×１０１８ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。
【０１２９】
絶縁膜２２２は、加熱により上記酸素の一部を金属酸化物膜２３０ａ乃至金属酸化物膜２３０ｃに供給する機能を有するため、酸化物であることが望ましく、例えば、酸化アルミニウム、酸化マグネシウム、酸化珪素、酸化窒化珪素、窒化酸化珪素、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルなどを用いることができる。絶縁膜２２２は、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法又はスパッタリング法等により、形成することができる。
【０１３０】
なお、本明細書中において、酸化窒化物は、その組成として、窒素よりも酸素の含有量が多い材料を指し、窒化酸化物は、その組成として、酸素よりも窒素の含有量が多い材料を指す。
【０１３１】
なお、図１７に示すトランジスタ２４１は、チャネル領域が形成される金属酸化物膜２３０ｂの端部のうち、導電膜２３２および導電膜２３３とは重ならない端部、言い換えると、導電膜２３２および導電膜２３３が位置する領域とは異なる領域に位置する端部と、ゲート電極２３４とが、重なる構成を有する。金属酸化物膜２３０ｂの端部は、当該端部を形成するためのエッチングでプラズマに曝されるときに、エッチングガスから生じた塩素ラジカル、フッ素ラジカル等が、金属酸化物を構成する金属元素と結合しやすい。よって、金属酸化物膜の端部では、当該金属元素と結合していた酸素が脱離しやすい状態にあるため、酸素欠損が形成され、ｎ型化しやすいと考えられる。しかし、図１７に示すトランジスタ２４１では、導電膜２３２および導電膜２３３とは重ならない金属酸化物膜２３０ｂの端部と、ゲート電極２３４とが重なるため、ゲート電極２３４の電位を制御することにより、当該端部にかかる電界を制御することができる。よって、金属酸化物膜２３０ｂの端部を介して導電膜２３２と導電膜２３３の間に流れる電流を、ゲート電極２３４に与える電位によって制御することができる。このようなトランジスタ２４１の構造を、Ｓｕｒｒｏｕｎｄｅｄ  Ｃｈａｎｎｅｌ（Ｓ−Ｃｈａｎｎｅｌ）構造とよぶ。
【０１３２】
具体的に、Ｓ−Ｃｈａｎｎｅｌ構造の場合、トランジスタ２４１がオフとなるような電位をゲート電極２３４に与えたときは、当該端部を介して導電膜２３２と導電膜２３３の間に流れるオフ電流を小さく抑えることができる。そのため、トランジスタ２４１では、大きなオン電流を得るためにチャネル長を短くし、その結果、金属酸化物膜２３０ｂの端部における導電膜２３２と導電膜２３３の間の長さが短くなっても、トランジスタ２４１のオフ電流を小さく抑えることができる。よって、トランジスタ２４１は、チャネル長を短くすることで、オンのときには大きいオン電流を得ることができ、オフのときにはオフ電流を小さく抑えることができる。
【０１３３】
また、具体的に、Ｓ−Ｃｈａｎｎｅｌ構造の場合、トランジスタ２４１がオンとなるような電位をゲート電極２３４に与えたときは、当該端部を介して導電膜２３２と導電膜２３３の間に流れる電流を大きくすることができる。当該電流は、トランジスタ２４１の電界効果移動度とオン電流の増大に寄与する。そして、金属酸化物膜２３０ｂの端部と、ゲート電極２３４とが重なることで、金属酸化物膜２３０ｂにおいてキャリアの流れる領域が、ゲート絶縁膜２３１に近い金属酸化物膜２３０ｂの界面近傍のみでなく、金属酸化物膜２３０ｂの広い範囲においてキャリアが流れるため、トランジスタ２４１におけるキャリアの移動量が増加する。この結果、トランジスタ２４１のオン電流が大きくなると共に、電界効果移動度が高くなり、代表的には電界効果移動度が１０ｃｍ２／Ｖ・ｓ以上、さらには２０ｃｍ２／Ｖ・ｓ以上となる。なお、ここでの電界効果移動度は、金属酸化物膜２３０ｂを構成する物質の物性値としての移動度の近似値ではなく、トランジスタの飽和領域における電流駆動力の指標であり、見かけ上の電界効果移動度である。
【０１３４】
また、例えば、図１８に示すような構造でもよい。図１８に示すトランジスタ２４１は、図１７に示すトランジスタ２４１と、金属酸化物膜２３０ｃが導電膜２３２および導電膜２３３の上に形成されていることで異なる。この結果、より半導体的な特性を有する金属酸化物膜２３０ｂが導電膜２３２および導電膜２３３と接することにより、ソースドレイン間の抵抗を減じることができる。
【０１３５】
（実施の形態３）
本実施の形態では、上述の実施の形態で説明した電子機器の例について、図１９（Ａ）乃至図１９（Ｅ）を用いて説明する。
【０１３６】
図１９（Ａ）は、携帯型の情報端末であり、筐体３０１、筐体３０２、第１の表示部３０３ａ、第２の表示部３０３ｂなどによって構成されている。筐体３０１と筐体３０２の少なくとも一部には、先の実施の形態に示す、リコンフィギャラブルな回路として機能する論理ブロック１００等を有する電子部品が設けられている。そのため、低消費電力化、および回路間の配線数の低減が図られた携帯型の情報端末が実現される。
【０１３７】
なお、第１の表示部３０３ａはタッチ入力機能を有するパネルとなっており、例えば図１９（Ａ）の左図のように、第１の表示部３０３ａに表示される選択ボタン３０４により「タッチ入力」を行うか、「キーボード入力」を行うかを選択できる。選択ボタンは様々な大きさで表示できるため、幅広い世代の人が使いやすさを実感できる。ここで、例えば「キーボード入力」を選択した場合、図１９（Ａ）の右図のように第１の表示部３０３ａにはキーボード３０５が表示される。これにより、従来の情報端末と同様に、キー入力による素早い文字入力などが可能となる。
【０１３８】
また、図１９（Ａ）に示す携帯型の情報端末は、図１９（Ａ）の右図のように、第１の表示部３０３ａおよび第２の表示部３０３ｂのうち、一方を取り外すことができる。第２の表示部３０３ｂもタッチ入力機能を有するパネルとし、持ち運びの際、さらなる軽量化を図ることができ、一方の手で筐体３０２を持ち、他方の手で操作することができるため便利である。このように電子機器の形態が変わった場合には、論理ブロック１００等のコンフィギュレーションも変化させることが可能であり、一例として、マルチコンテキスト機能を用いて、図１９（Ａ）の左図の場合とは異なる演算を実行するようにしてもよい。
【０１３９】
図１９（Ａ）に示す携帯型の情報端末は、様々な情報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報を操作又は編集する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有することができる。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを備える構成としてもよい。
【０１４０】
また、図１９（Ａ）に示す携帯型の情報端末は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
【０１４１】
更に、図１９（Ａ）に示す筐体３０２にアンテナやマイク機能や無線機能を持たせ、携帯電話として用いてもよい。
【０１４２】
図１９（Ｂ）は、電子ペーパーを実装した電子書籍であり、筐体３１１と筐体３１２の２つの筐体で構成されている。筐体３１１および筐体３１２には、それぞれ表示部３１３および表示部３１４が設けられている。筐体３１１と筐体３１２は、軸部３１５により接続されており、該軸部３１５を軸として開閉動作を行うことができる。また、筐体３１１は、電源３１６、操作キー３１７、スピーカー３１８などを備えている。筐体３１１、筐体３１２の少なくとも一には、先の実施の形態に示す、リコンフィギャラブルな回路として機能する論理ブロック１００等を有する電子部品が設けられている。そのため、低消費電力化、および回路間の配線数の低減が図られた電子書籍が実現される。
【０１４３】
なお、電子書籍に内蔵されている論理ブロック１００等は、筐体３１１と筐体３１２の間の相対的な位置や角度に応じて、コンフィギュレーションを変化させることが可能であり、一例として、マルチコンテキスト機能を用いて、開いた状態と閉じた状態とで異なる演算を実行するようにしてもよい。
【０１４４】
図１９（Ｃ）は、テレビジョン装置であり、筐体３２１、表示部３２２、スタンド３２３などで構成されている。テレビジョン装置の操作は、筐体３２１が備えるスイッチや、リモコン操作機３２４により行うことができる。筐体３２１およびリモコン操作機３２４には、先の実施の形態に示す、リコンフィギャラブルな回路として機能する論理ブロック１００等を有する電子部品が搭載されている。そのため、低消費電力化、および回路間の配線数の低減が図られたテレビジョン装置が実現される。
【０１４５】
なお、テレビジョン装置に内蔵されている論理ブロック１００等は、環境光や視聴者の位置に応じて、コンフィギュレーションを変化させることが可能であり、一例として、マルチコンテキスト機能を用いて、部屋が明るい場合と暗い場合、視聴者が近くにいる場合と離れている場合とで異なる演算を実行するようにしてもよい。
【０１４６】
図１９（Ｄ）は、スマートフォンであり、本体３３０には、表示部３３１と、スピーカー３３２と、マイク３３３と、操作ボタン３３４等が設けられている。本体３３０内には、先の実施の形態に示す、リコンフィギャラブルな回路として機能する論理ブロック１００等を有する電子部品が設けられている。そのため低消費電力化、および回路間の配線数の低減が図られたスマートフォンが実現される。
【０１４７】
なお、スマートフォンに内蔵されている論理ブロック１００等は、環境光やユーザーの位置に応じて、コンフィギュレーションを変化させることが可能であり、一例として、マルチコンテキスト機能を用いて、画像を表示している状態と表示していない状態とで異なる演算を実行するようにしてもよい。
【０１４８】
図１９（Ｅ）は、デジタルカメラであり、本体３４１、表示部３４２、操作スイッチ３４３などによって構成されている。本体３４１内には、先の実施の形態に示す、リコンフィギャラブルな回路として機能する論理ブロック１００等を有する電子部品が設けられている。そのため、低消費電力化、および回路間の配線数の低減が図られたデジタルカメラが実現される。
【０１４９】
なお、デジタルカメラに内蔵されている論理ブロック１００等は、撮影モードに応じて、コンフィギュレーションを変化させることが可能であり、一例として、マルチコンテキスト機能を用いて、静止画を撮影する場合と動画を撮影する場合とで異なる演算を実行するようにしてもよい。
【０１５０】
以上のように、本実施の形態に示す電子機器には、先の実施の形態に係る、リコンフィギャラブルな回路として機能する論理ブロック１００等を有する電子部品が搭載されている。このため、低消費電力化、および回路間の配線数の低減が図られた電子機器が実現される。
【符号の説明】
【０１５１】
ＣＬＫ    クロック信号
ＯＵＴ    出力信号
１００    論理ブロック
１００ａ    論理ブロック
１００ｂ    論理ブロック
１００ｃ    論理ブロック
１００ｄ    論理ブロック
１０１    ロジックエレメント
１０１ａ    ロジックエレメント
１０１ｂ    ロジックエレメント
１０１ｃ    ロジックエレメント
１０１ｄ    ロジックエレメント
１０２    スイッチマトリクスアレイ
１０３    配線
１０４    配線
１０５    配線
１０５Ａ    制御信号線
１０５Ｂ    制御信号線
１０５Ｃ    制御信号線
１０５Ｄ    制御信号線
１０６    コンテキスト選択信号線
１０７    スイッチ回路
１０８    パストランジスタ
１０８Ａ    パストランジスタ
１０８Ｂ    パストランジスタ
１０８Ｃ    パストランジスタ
１０８Ｄ    パストランジスタ
１０９Ａ    メモリ
１０９Ｂ    メモリ
１０９Ｃ    メモリ
１０９Ｄ    メモリ
１１０    マルチプレクサ
１１１    デコーダ
１１２Ａ    選択トランジスタ
１１２Ｂ    選択トランジスタ
１１２Ｃ    選択トランジスタ
１１２Ｄ    選択トランジスタ
１１３Ａ    トランスファーゲート
１１３Ｂ    トランスファーゲート
１１４ａ    インバータ
１１４ｂ    インバータ
１１４ｃ    インバータ
１１５    デマルチプレクサ
１２１    デコーダ
１２２    マルチプレクサ
１２３    フリップフロップ
１２４    マルチプレクサ
１２５ａ    コンフィギュレーションメモリ
１２５ｂ    コンフィギュレーションメモリ
１２５ｃ    コンフィギュレーションメモリ
１２５ｄ    コンフィギュレーションメモリ
１２５ｅ    コンフィギュレーションメモリ
１２６    マルチプレクサ
１２７    デマルチプレクサ
１２８    マルチプレクサ
１２９    トライステートバッファー
１３０    論理ゲート
１３１    出入力回路
１３２    配線群
１３３    配線群
１３４    スイッチブロック
１３５    クロススイッチエレメント
１３６ａ    スイッチ
１３６ｂ    スイッチ
１３６ｃ    スイッチ
１３６ｄ    スイッチ
１３６ｅ    スイッチ
１３６ｆ    スイッチ
１３７ａ    メモリ
１３７ｂ    メモリ
１３７ｃ    メモリ
１３７ｄ    メモリ
１３７ｅ    メモリ
１３７ｆ    メモリ
２００    基板
２０１    素子分離領域
２０２    不純物領域
２０３    不純物領域
２０４    チャネル形成領域
２０５    絶縁膜
２０６    ゲート電極
２１１    絶縁膜
２１２    導電膜
２１３    導電膜
２１４    導電膜
２１６    導電膜
２１７    導電膜
２１８    導電膜
２２０    絶縁膜
２２１    絶縁膜
２２２    絶縁膜
２３０    金属酸化物膜
２３０ａ    金属酸化物膜
２３０ｂ    金属酸化物膜
２３０ｃ    金属酸化物膜
２３１    ゲート絶縁膜
２３２    導電膜
２３３    導電膜
２３４    ゲート電極
２４１    トランジスタ
２４２    トランジスタ
３０１    筐体
３０２    筐体
３０３ａ    表示部
３０３ｂ    表示部
３０４    選択ボタン
３０５    キーボード
３１１    筐体
３１２    筐体
３１３    表示部
３１４    表示部
３１５    軸部
３１６    電源
３１７    操作キー
３１８    スピーカー
３２１    筐体
３２２    表示部
３２３    スタンド
３２４    リモコン操作機
３３０    本体
３３１    表示部
３３２    スピーカー
３３３    マイク
３３４    操作ボタン
３４１    本体
３４２    表示部
３４３    操作スイッチ
【図１】
0006735117.tif 000002
【図２】
0006735117.tif 000003
【図３】
0006735117.tif 000004
【図４】
0006735117.tif 000005
【図５】
0006735117.tif 000006
【図６】
0006735117.tif 000007
【図７】
0006735117.tif 000008
【図８】
0006735117.tif 000009
【図９】
0006735117.tif 000010
【図１０】
0006735117.tif 000011
【図１１】
0006735117.tif 000012
【図１２】
0006735117.tif 000013
【図１３】
0006735117.tif 000014
【図１４】
0006735117.tif 000015
【図１５】
0006735117.tif 000016
【図１６】
0006735117.tif 000017
【図１７】
0006735117.tif 000018
【図１８】
0006735117.tif 000019
【図１９】
0006735117.tif 000020