(57)【特許請求の範囲】
【請求項１】
（１００）面が傾斜した面を主表面とし、リンをドーパントとしたシリコンウェーハに、エピタキシャル膜が設けられたエピタキシャルシリコンウェーハの製造方法であって、
予め前記シリコンウェーハの電気抵抗率ごとに評価した、前記（１００）面に垂直な［１００］軸の前記主表面に直交する軸に対する傾斜角度と、前記エピタキシャルシリコンウェーハのヒロック欠陥密度との関係に基づいて、
前記ヒロック欠陥密度が１個／ｃｍ２以下となるように、前記電気抵抗率が１．０ｍΩ・ｃｍ未満であって、前記傾斜角度が０°３０′以上０°５５′以下である前記シリコンウェーハを準備する工程と、
前記シリコンウェーハに前記エピタキシャル膜を形成する工程とを備えていることを特徴とするエピタキシャルシリコンウェーハの製造方法。
【請求項２】
請求項１に記載のエピタキシャルシリコンウェーハの製造方法において、
前記エピタキシャル膜の成長温度は、１０３０℃以上１１００℃未満であることを特徴とするエピタキシャルシリコンウェーハの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エピタキシャルシリコンウェーハの製造方法に関する。
【背景技術】
【０００２】
従来、エピタキシャルシリコンウェーハの欠陥発生を抑制するための検討がなされている（例えば、特許文献１参照）。
特許文献１には、（１００）面に近い主表面を持ち、この主表面が＜１００＞結晶軸に対し、［０１１］方向または［０−１−１］方向に以下の角度θ、［０１−１］方向または［０−１１］方向に以下の角度φだけ傾斜したシリコンウェーハに、エピタキシャル膜を設けた構成が開示されている。
５′≦θ≦２°、φ≦１０′または、５′≦φ≦２°、θ≦１０′
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開昭６２−２２６８９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、近年、低耐圧パワーＭＯＳＦＥＴデバイスに用いられるエピタキシャルシリコンウェーハ用のシリコンウェーハとして、電気抵抗率が例えば１．０ｍΩ・ｃｍ未満といった非常に低いものが要求されている。しかし、このような電気抵抗率が非常に低いシリコンウェーハを用いたエピタキシャルシリコンウェーハでは、１．０ｍΩ・ｃｍ以上の場合には見られなかったヒロック（hillock）欠陥が多発するおそれがある。
このヒロック欠陥は、リン（Ｐ）をドーパントとした低抵抗率のシリコンウェーハ上のエピタキシャル膜において検出される積層欠陥（スタッキングフォルト、以下、ＳＦという）とは異なった性状であり、基板の微小の傾角度に依存することを突き止め本発明を完成するに至った。【０００５】
本発明の目的は、ヒロック欠陥の発生が抑制されたエピタキシャルシリコンウェーハを得られるエピタキシャルシリコンウェーハの製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
本発明のエピタキシャルシリコンウェーハは、リンをドーパントとした電気抵抗率が１．０ｍΩ・ｃｍ未満のシリコンウェーハに、エピタキシャル膜が設けられたエピタキシャルシリコンウェーハであって、前記シリコンウェーハは、（１００）面が傾斜した面を主表面とし、前記（１００）面に垂直な［１００］軸が前記主表面に直交する軸に対して任意の方向に０°３０′以上０°５５′以下だけ傾斜しており、前記エピタキシャルシリコンウェーハに発生しているヒロック欠陥密度が１個／ｃｍ２以下であることを特徴とする。【０００７】
本発明のエピタキシャルシリコンウェーハの製造方法は、リンをドーパントとした電気抵抗率が１．０ｍΩ・ｃｍ未満のシリコンウェーハに、エピタキシャル膜が設けられたエピタキシャルシリコンウェーハの製造方法であって、（１００）面が傾斜した面を主表面とし、前記（１００）面に垂直な［１００］軸を前記主表面に直交する軸に対して任意の方向に０°３０′以上０°５５′以下だけ傾斜させた前記シリコンウェーハを準備する工程と、前記シリコンウェーハに前記エピタキシャル膜を形成する工程とを備えていることを特徴とする。【０００８】
本発明のエピタキシャルシリコンウェーハの製造方法によれば、ヒロック欠陥密度が１個／ｃｍ２以下となり、ヒロック欠陥の発生が抑制されたエピタキシャルシリコンウェーハを得られる。【０００９】
本発明のエピタキシャルシリコンウェーハの製造方法において、前記エピタキシャル膜の成長温度は、１０３０℃以上１１００℃未満であることが好ましい。【００１０】
電気抵抗率が１．０ｍΩ・ｃｍ未満となるように高濃度のリンをドープしたシリコンウェーハに対し、１１００℃以上の成長温度でエピタキシャル膜を形成すると、積層欠陥（ＳＦ）が多数発生するおそれがある。
本発明によれば、１０３０℃以上１１００℃未満の成長温度でエピタキシャル膜を形成することで、ヒロック欠陥に加えてＳＦの発生が抑制されたエピタキシャルシリコンウェーハを得られる。
【図面の簡単な説明】
【００１１】
【図１Ａ】本発明の一実施形態に係るエピタキシャルシリコンウェーハの断面図。
【図１Ｂ】［１００］軸の傾斜方向の説明図。
【図２】ヒロック欠陥の写真。
【図３】本発明の実施例に係る基板抵抗率が０．８ｍΩ・ｃｍ、０．６ｍΩ・ｃｍの場合における［１００］軸の傾斜方向および傾斜角度と、ヒロック欠陥密度との関係を示す図。
【発明を実施するための形態】
【００１２】
［実施形態］
以下、本発明の一実施形態について図面を参照して説明する。
〔エピタキシャルシリコンウェーハの構成〕
図１Ａに示すように、エピタキシャルシリコンウェーハＥＷは、シリコンウェーハＷＦと、このシリコンウェーハＷＦに設けられたエピタキシャル膜ＥＰとを備えている。
シリコンウェーハＷＦは、直径が１９９．８ｍｍ以上２００．２ｍｍ以下であり、電気抵抗率が１．０ｍΩ・ｃｍ未満になるように赤リンを含んでいる。シリコンウェーハＷＦは、（１００）面が傾斜した面を主表面ＷＦ１としており、（１００）面に垂直な［１００］軸が主表面ＷＦ１に直交する軸に対して、図１Ｂに示すような［００１］方向、［００−１］方向、［０１０］方向および［０−１０］方向を含む任意の方向に０°３０′以上０°５５′以下だけ傾斜している。
【００１３】
このような構成のエピタキシャルシリコンウェーハＥＷにおける１枚あたりのヒロック欠陥密度は、１個／ｃｍ２以下である。
ヒロック欠陥とは、例えば表面検査装置（レーザーテック社製Ｍａｇｉｃｓ）で測定可能な欠陥であり、図２の写真に示すように、サイズが３μｍ以上１０μｍ以下の略円形、かつ、エピタキシャル膜の表面からわずかに突出した凸形状の欠陥である。ヒロック欠陥は、酸素と赤リンのクラスターに起因する微小ピットにより発生するエピタキシャル膜上のＳＦや、基板のＣＯＰ（Crystal Originated Particle）を起因としたエピタキシャル膜上の欠陥とは異なった形状を有する。
【００１４】
ここで、［１００］軸の傾斜角度を上記範囲にした場合に、ヒロック欠陥数が減少する理由は以下のように推測される。
一般的に、エピタキシャル膜の成長は、エピタキシャル成長中に供給されたシリコン原子が、Terraceに吸着し、エネルギー的に安定なStepに移動する。そこからさらに、シリコン原子がエネルギー的に安定なKinkへ移動することで、Stepが前進しエピタキシャル成長が行われる。
そこで、［１００］軸の傾斜角度が０°３０′未満と小さい場合は、Terrace幅が広いため、供給されたシリコン原子はStepおよびKinkに到達できず、Terrace面に形成された酸素とリンのクラスター（微小析出物）に起因した微小ピットにトラップされ，そのシリコン原子を成長核とした異常生成によりヒロック欠陥が発生すると考えられる。
一方、［１００］軸の傾斜角度が０°３０′以上と大きい場合は、Terrace幅は狭いため、供給されたシリコン原子は容易にStepおよびKinkに到達できるようになりヒロック欠陥は減少する。
【００１５】
また、［１００］軸の傾斜角度が０°５５′を超える場合、傾斜方向によってはエピタキシャル膜表面の粗さなどの品質劣化が懸念され、イオン注入時のチャネリング現象が変化して、デバイス特性に影響を及ぼすおそれがある。このことから、［１００］軸の傾斜角度は、０°５５′以下であることが好ましい。
【００１６】
〔エピタキシャルシリコンウェーハの製造方法〕
次に、上記エピタキシャルシリコンウェーハＥＷの製造方法について説明する。
まず、上述の構成を有するシリコンウェーハＷＦを準備する。シリコンウェーハＷＦを得る方法としては、電気抵抗率が０．５ｍΩ・ｃｍ以上１．０ｍΩ・ｃｍ未満になるように赤リンを含み、かつ、中心軸が（１００）面に垂直な［００１］軸と一致するシリコン単結晶を製造し、このシリコン単結晶をその中心軸に対する直交面ではなく、この直交面に対する傾斜面でスライスしてもよい。また、中心軸が（１００）面に垂直な［１００］軸に対して任意の方向に０°３０′以上０°５５′以下だけ傾斜したシリコン単結晶を製造し、このシリコン単結晶をその中心軸に対する直交面でスライスしてもよい。
なお、上記シリコン単結晶の製造条件としては、以下のものが例示できる。
赤リン濃度：７．３８×１０１９ａｔｏｍｓ／ｃｍ３以上１．６４×１０２０ａｔｏｍｓ／ｃｍ３以下
酸素濃度：２×１０１７ａｔｏｍｓ／ｃｍ３以上２０×１０１７ａｔｏｍｓ／ｃｍ３以下
そして、この得られたシリコンウェーハＷＦに対し、必要に応じて、ラッピング、化学エッチング、鏡面研磨、その他の処理を行う。
【００１７】
その後、シリコンウェーハＷＦの一方の面にエピタキシャル膜ＥＰを形成する。
このエピタキシャル膜ＥＰを形成する方法は、特に限定されるものでなく、半導体デバイスの製造用基板として要求されるエピタキシャル膜ＥＰを気相成長できるよう、公知のいずれの気相成膜方法並びに気相成長装置を用いることができ、選択した方法や装置などに応じてソースガスや成膜条件を適宜選定するとよい。
なお、エピタキシャル膜ＥＰの形成条件としては、以下のものが例示できる。
ドーパントガス：フォスフィン（ＰＨ３）ガス
原料ソースガス：トリクロロシラン（ＳｉＨＣｌ３）ガス
キャリアガス：水素ガス
成長温度：１０３０℃以上１１００℃未満
エピタキシャル膜の厚さ：０．１μｍ以上１０μｍ以下
エピタキシャル膜の電気抵抗率：０．０１Ω・ｃｍ以上１０Ω・ｃｍ以下
また、シリコンウェーハの直径が２００ｍｍ以上の場合は、エピタキシャル成長炉は枚葉炉でランプ加熱が好ましい。これにより熱ストレスにより同時に発生するミスフィット転位も低減させることができる。
【実施例】
【００１８】
次に、本発明を実施例および比較例により更に詳細に説明するが、本発明はこれらの例によってなんら限定されるものではない。【００１９】
［エピタキシャルシリコンウェーハの製造方法］
〔実験例１〕
まず、表１に示すように、電気抵抗率（基板抵抗率）が１．０ｍΩ・ｃｍであり、かつ、（１００）面が傾斜した面を主表面とし、（１００）面に垂直な［１００］軸が主表面に直交する軸に対して［００１］方向に０°１５′だけ傾斜したシリコンウェーハを準備した。シリコンウェーハの直径は、２００ｍｍである。
上記シリコンウェーハを得る際、以下の製造条件で中心軸が［１００］軸と一致するシリコン単結晶を製造し、このシリコン単結晶をその中心軸に対する直交面ではなく、この直交面に対する傾斜面でスライスした。
赤リン濃度：７．３８×１０１９ａｔｏｍｓ／ｃｍ３
酸素濃度：７．４×１０１７ａｔｏｍｓ／ｃｍ３【００２０】
そして、このシリコンウェーハ上に以下の条件でエピタキシャル膜を成長させて、実験例１のサンプルを得た。
ドーパントガス：フォスフィン（ＰＨ３）ガス
原料ソースガス：トリクロロシラン（ＳｉＨＣｌ３）ガス
キャリアガス：水素ガス
成長温度：１０４０℃（１０３０℃以上１０５０℃以下）
エピタキシャル膜の厚さ：５μｍ
エピタキシャル膜の電気抵抗率：０．２Ω・ｃｍ【００２１】
〔実験例２〜６〕
シリコン単結晶の切断条件を変更して、表１に示すように、（１００）面に垂直な［１００］軸が主表面に直交する軸に対して実験例１とそれぞれ同じ方向に０°３０′，０°４５′だけ傾斜したシリコンウェーハを準備したこと以外は、実験例１と同じ条件で各処理を行い実験例２，３のサンプルを得た。
シリコン単結晶の切断条件を変更して、（１００）面に垂直な［１００］軸が主表面に直交する軸に対して［０−１０］方向に、実験例１，２，３とそれぞれ同じ角度だけ傾斜したシリコンウェーハを準備したこと以外は、実験例１，２，３と同じ条件で各処理を行い実験例４，５，６のサンプルを得た。【００２２】
〔実験例７〜１８〕
シリコン単結晶の赤リン濃度を調整して、表１〜２に示すように、基板抵抗率を０．８ｍΩ・ｃｍ、０．６ｍΩ・ｃｍとしたこと以外は、実験例１〜６と同じ条件で各処理を行い、実験例７〜１８のサンプルを得た。【００２３】
〔実験例１９〜２７〕
シリコン単結晶の切断条件を変更して、表１〜２に示すように、（１００）面に垂直な［１００］軸が主表面に直交する軸に対して［０−１１］方向に、実験例１〜３，７〜９，１３〜１５とそれぞれ同じ角度だけ傾斜したシリコンウェーハを準備したこと以外は、実験例１〜３，７〜９，１３〜１５と同じ条件で各処理を行い実験例１９〜２１，２２〜２４，２５〜２７のサンプルを得た。【００２４】
〔実験例２８〜２９〕
シリコン単結晶の切断条件を変更して、表２に示すように、（１００）面に垂直な［１００］軸が主表面に直交する軸に対して実験例１３とそれぞれ同じ方向に０°２０′，０°２５′だけ傾斜したシリコンウェーハを準備したこと以外は、実験例１３と同じ条件で各処理を行い実験例２８，２９のサンプルを得た。【００２５】
〔実験例３０〜３６〕
シリコン単結晶の切断条件を変更して、表２に示すように、（１００）面に垂直な［１００］軸が主表面に直交する軸に対して［０−１１］方向と［０−１０］方向の間の所定の合成角方向に、０°２０′，０°３５′，０°４５′，０°５５′だけ傾斜したシリコンウェーハを準備したこと以外は、実験例２５と同じ条件で各処理を行い実験例３０〜３６のサンプルを得た。なお、「［０−１１］方向と［０−１０］方向の間の所定の合成角」とは、表２に示す［０−１０］方向の角度と［００１］方向の角度との合成角度である。【００２６】
［評価］
表面検査装置（レーザーテック社製Ｍａｇｉｃｓ）を用いて、実験例１〜３６の各サンプル１枚ずつにおける表面検査を行い、ヒロック欠陥密度を評価した。その結果を表１〜２に示す。
表１〜２に示すように、実験例７，１０，１３，１６，２２，２５，２８〜３０ではヒロック欠陥密度が１個／ｃｍ２を超え、それ以外の実験例では、ヒロック欠陥密度が１個／ｃｍ２以下であった。
これは、酸素と赤リンのクラスターに起因する微小ピットにより発生するエピタキシャル膜上のＳＦとは異なった挙動と考えられ、詳細な発生機構は解明されていないが結晶の微小面方位に強く依存する挙動である。
【００２７】
このことから、基板抵抗率が１．０ｍΩ・ｃｍ未満、ヒロック欠陥密度が１個／ｃｍ２以下の実験例８，９，１１，１２，１４，１５，１７，１８，２３，２４，２６，２７，３１〜３６が本発明の実施例に相当し、基板抵抗率が１．０ｍΩ・ｃｍ未満、ヒロック欠陥密度が１個／ｃｍ２を超える実験例７，１０，１３，１６，２２，２５，２８，２９，３０が本発明の比較例に相当する。【００２８】
また、基板抵抗率が０．８ｍΩ・ｃｍ、０．６ｍΩ・ｃｍの場合であって、実験例７〜１８，２２〜３６における［１００］軸の傾斜方向および傾斜角度と、ヒロック欠陥密度との関係を図３に示す。
図３において、［１００］は［１００］軸を表し、［００１］、［０１１］、［０１０］、［０１−１］、［００−１］、［０−１−１］、［０−１０］、［０−１１］は傾斜方向を表す。また、破線で示す２個の同心円は傾斜角度を表し、内側から順に０°３０′、０°５５′を表す。さらに、ヒロック欠陥密度が１個／ｃｍ２以下の場合を「●」で示し、１個／ｃｍ２を超える場合を「×」で示す。
表１〜２および図３に示すように、（１００）面が傾斜した面を主表面とし、（１００）面に垂直な［１００］軸が主表面に直交する軸に対して［００１］方向、［０−１０］方向、［０−１１］方向、［０−１１］方向と［０−１０］方向の間の所定の合成角方向に０°３０′以上０°５５′以下だけ傾斜したシリコンウェーハに対して、１０３０℃以上１１００℃未満の成長温度でエピタキシャル膜を形成することで、ヒロック欠陥の発生が抑制されたエピタキシャルシリコンウェーハを得られることが確認できた。
【００２９】
また、［００１]方向、［０１０]方向、［００−１]方向および［０−１０]方向、ならびに、［０１１]方向、［０１−１]方向、［０−１−１]および［０−１１]方向は、それぞれ等価であるため、任意の方向に傾斜した場合にも、実験例１〜３６と同様の結果が得られる。
このことから、（１００）面が傾斜した面を主表面とし、（１００）面に垂直な［１００］軸が主表面に直交する軸に対して任意の方向に０°３０′以上０°５５′以下だけ傾斜したシリコンウェーハに対して、つまり、図３における０°３０′を表す円と０°５５′を表す円との間の領域Ａに含まれる任意の方向に、任意の角度だけ傾斜したシリコンウェーハに対して、１０３０℃以上１１００℃未満の成長温度でエピタキシャル膜を形成することで、実験例８，９，１１，１２，１４，１５，１７，１８，２３，２４，２６，２７，３１〜３６と同様の効果を得られる。【００３０】
さらに、（１００）面と等価な面が傾斜した面を主表面とし、［１００］軸と等価な軸が主表面に直交する軸に対して、［００１］方向、［０−１０］方向、［０−１１］方向、［０−１１］方向と［０−１０］方向の間の所定の合成角方向とそれぞれ等価な方向に傾斜したシリコンウェーハを用いた場合も、同じ効果を奏する。
【００３１】
また、基板抵抗率が１．０ｍΩ・ｃｍ以上の実験例１〜６，１９〜２１は、本発明の参考例に相当し、基板抵抗率が１．０ｍΩ・ｃｍ未満の場合にヒロック欠陥密度が１個／ｃｍ２を超える０°３０′未満の傾斜角度のときでも、ヒロック欠陥密度が１個／ｃｍ２以下となることが確認できた。【００３２】
なお、表１〜２には示さないが、実験例１〜３６とそれぞれ同じ条件で製造したシリコンウェーハに対して、１１００℃の成長温度でエピタキシャル膜を形成したこと以外は、実験例１〜３６と同じ条件で各処理を行い実験例３７〜７２のサンプルを得た。
そして、実験例３７〜７２のサンプル各１枚に対して、実験例１〜３６と同様の表面検査を行ったところ、全てのサンプルにおいてヒロック欠陥密度が１個／ｃｍ２以下であった。
このことから、基板抵抗率が１．０ｍΩ・ｃｍ未満、かつ、傾斜角度が０°３０′未満の場合であっても、成長温度が１１００℃以上のときにはヒロック欠陥密度が１個／ｃｍ２以下になることが確認できた。【００３３】
【表１】
0006702422.tif 000002
【００３４】
【表２】
0006702422.tif 000003
【符号の説明】
【００３５】
ＥＰ…エピタキシャル膜、ＥＷ…エピタキシャルシリコンウェーハ、ＷＦ…シリコンウェーハ、ＷＦ１…主表面。
【図１Ａ】
0006702422.tif 000004
【図１Ｂ】
0006702422.tif 000005
【図２】
0006702422.tif 000006
【図３】
0006702422.tif 000007