(57)【特許請求の範囲】
【請求項１】
全差動増幅器の同相電圧を基準電圧に近づけるために、前記同相電圧と前記基準電圧との差を増幅して、前記全差動増幅器に出力するように構成されたコモンモードフィードバック回路であって、
定電流源と、
出力負荷部と、
前記定電流源と前記出力負荷部との間に接続された入力差動対とを備え、
前記入力差動対は、前記同相電圧を受ける第１トランジスタ部と、前記基準電圧を受ける第２トランジスタ部とを含み、
前記第１トランジスタ部および前記第２トランジスタ部の各々は、少なくとも１つのトランジスタを含み、
前記第２トランジスタ部の相互コンダクタンスは、前記第１トランジスタ部の相互コンダクタンスより小さい、コモンモードフィードバック回路。
【請求項２】
前記第１トランジスタ部は、第１トランジスタを含み、
前記第２トランジスタ部は、第２トランジスタを含み、
前記第１トランジスタ部に含まれるトランジスタの数および前記第２トランジスタ部に含まれるトランジスタの数は、いずれも１であり、
前記第２トランジスタのチャネル長に対するチャネル幅の比は、前記第１トランジスタのチャネル長に対するチャネル幅の比よりも小さい、請求項１に記載のコモンモードフィードバック回路。
【請求項３】
前記第２トランジスタのチャネル長は、前記第１トランジスタのチャネル長に略等しく、
前記第２トランジスタのチャネル幅は、前記第１トランジスタのチャネル幅よりも小さい、請求項２に記載のコモンモードフィードバック回路。
【請求項４】
前記第２トランジスタのチャネル幅は、前記第１トランジスタのチャネル幅に略等しく、
前記第２トランジスタのチャネル長は、前記第１トランジスタのチャネル長よりも大きい、請求項２に記載のコモンモードフィードバック回路。
【請求項５】
前記第１トランジスタ部に含まれる各トランジスタの制御端子は、前記同相電圧を受け、
前記第２トランジスタ部に含まれる各トランジスタの制御端子は、前記基準電圧を受け、
前記第１および第２トランジスタ部に含まれる各トランジスタの第１端子は、前記定電流源に接続され、
前記第１および第２トランジスタ部に含まれる各トランジスタの第２端子は、前記出力負荷部に接続され、
前記第１および第２トランジスタ部に含まれる各トランジスタのチャネル長に対するチャネル幅の比は、略一定であり、
前記第２トランジスタ部に含まれるトランジスタの数は、前記第１トランジスタ部に含まれるトランジスタの数よりも少ない、請求項１に記載のコモンモードフィードバック回路。
【請求項６】
前記全差動増幅器は、
第１電流源と、
前記第１電流源から電流を受ける第２電流源とを備え、
前記第２電流源は、１対のトランジスタを含み、
前記１対のトランジスタの各制御端子は、前記第１トランジスタ部と前記出力負荷部との接続ノードに接続され、
前記コモンモードフィードバック回路は、
前記基準電圧を受け、前記定電流源からの電流に前記基準電圧に応じた電流を加えるように構成された電流供給回路をさらに備える、請求項１〜５のいずれか１項に記載のコモンモードフィードバック回路。
【請求項７】
前記全差動増幅器は、
第１電流源と、
前記第１電流源からの電流を受ける第２電流源とを備え、
前記第１電流源および前記第２電流源の各々は、１対のトランジスタを含み、
前記第２電流源の１対のトランジスタの各制御端子は、前記第１トランジスタ部と前記出力負荷部との第１接続ノードに接続され、
前記コモンモードフィードバック回路は、
前記第２トランジスタ部と前記出力負荷部との第２接続ノードの第１電圧を受けて、前記第１電圧に応じた第２電圧を前記第１電流源の１対のトランジスタの各制御端子に出力するように構成された電流制御回路をさらに含む、請求項１〜５のいずれか１項に記載のコモンモードフィードバック回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、全差動増幅器の同相電圧と基準電圧とを増幅して全差動増幅器にフィードバックするコモンモードフィードバック回路に関する。
【背景技術】
【０００２】
全差動増幅器は、２つの入力信号の電圧差を増幅し、互いに逆相の２つの出力信号として出力する増幅器である。全差動増幅器においては、２つの入力信号の電圧差をとるときに２つの入力信号に同相の信号として混入したノイズは除去されるため、出力信号に含まれるノイズが抑制される。また、全差動増幅器においては、２つの出力信号が互いに逆相であるため、２つの出力信号の電圧差をとることにより、単一出力差動増幅器に比べて２倍の信号振幅（利得）を得ることができる。このような特徴を有する全差動増幅器は、電源電圧が低いことが要請される電子機器において広く用いられている。【０００３】
高い利得を有する全差動増幅器においては、２つの出力信号の電圧が所定の範囲内の値となるように、同相電圧（２つの出力信号の電圧の中間値）を基準電圧に合わせる必要がある。【０００４】
同相電圧を基準電圧に合わせるために、コモンモードフィードバック回路が使用されるのが一般的である。たとえば、特開２００５−３５４１７２号公報（特許文献１）には、単一出力差動増幅器によって実現されたコモンモードフィードバック回路が開示されている。当該コモンモードフィードバック回路は、同相電圧と基準電圧との差を示す信号を単一出力差動増幅器によって増幅して全差動増幅器にフィードバックする。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−３５４１７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
コモンモードフィードバック回路によって形成されるフィードバックループ（コモンモードループ）の安定化のためには、コモンモードフィードバック回路に含まれる差動増幅器（コモンモードアンプ）の利得を小さくして、過度の増幅が行なわれないようにする必要がある。【０００７】
コモンモードアンプに含まれる入力差動対の相互コンダクタンスを小さくすることにより、コモンモードアンプの利得を小さくすることができる。相互コンダクタンスは、ゲート電圧の変化に対するドレイン電流の変化の割合であり、ドレイン電流をゲート電圧で微分することにより求められる。相互コンダクタンスは、電流の流れやすさを示す指標ともいえる。【０００８】
特開２００５−３５４１７２号公報（特許文献１）に示されるコモンモードフィードバック回路のように、入力差動対が同じサイズの一対のトランジスタで構成されている場合がある。このような構成の入力差動対の相互コンダクタンスを小さくする場合、一対のトランジスタの各サイズを同様に変更することにより、両者の相互コンダクタンスが一律に小さくされることが多い。【０００９】
入力差動対に含まれる一対のトランジスタのうち、同相電圧がゲートに入力されるトランジスタに関しては、当該ゲートが全差動増幅器に電気的に接続されているため、当該ゲートに接続される配線の寄生容量（配線容量）を無視することができない。同相電圧が入力されるトランジスタの相互コンダクタンスを小さくして当該トランジスタを流れる電流を小さくすると、当該トランジスタのゲートに接続される配線の寄生容量の充電時間が長くなり、ゲート電圧が動作電圧に達するまでの時間が長くなる。その結果、当該トランジスタの動作周波数が低下して、コモンモードアンプが動作可能な帯域が低下してしまう。【００１０】
コモンモードループの安定化およびコモンモードアンプの帯域の維持を両立させようとすると、コモンモードアンプの入力差動対を流れる電流量を大きくして、配線容量が充電されるまでの時間を短縮する必要がある。その結果、コモンモードフィードバック回路において消費される電力が大きくなってしまう。【００１１】
本発明は、上述のような課題を解決するためになされたものであり、その目的は、コモンモードループの安定化およびコモンモードアンプの帯域の維持の両立のために必要な電力を抑制することである。
【課題を解決するための手段】
【００１２】
本発明の一実施形態は、全差動増幅器の同相電圧を基準電圧に近づけるために、同相電圧と基準電圧との差を増幅して、全差動増幅器に出力するように構成されたコモンモードフィードバック回路である。コモンモードフィードバック回路は、定電流源と、出力負荷部と、入力差動対とを備える。入力差動対は、定電流源と出力負荷部との間に接続されている。入力差動対は、第１トランジスタ部と、第２トランジスタ部とを備える。第１トランジスタ部は、同相電圧を受ける。第２トランジスタ部は、基準電圧を受ける。第１トランジスタ部および第２トランジスタ部の各々は、少なくとも１つのトランジスタを含む。第２トランジスタ部の相互コンダクタンスは、第１トランジスタ部の相互コンダクタンスより小さい。
【発明の効果】
【００１３】
本発明に係るコモンモードフィードバック回路においては、基準電圧を受ける第２トランジスタ部の相互コンダクタンスは、同相電圧を受ける第１トランジスタ部の相互コンダクタンスよりも小さい。このような構成により、入力差動対の相互コンダクタンスの低減を、第２トランジスタ部の相互コンダクタンスを小さくすることにより実現することができるとともに、第１トランジスタ部の相互コンダクタンスを維持することによりコモンモードアンプの帯域の低下を抑制することができる。そのため、第１トランジスタ部の配線容量の充電時間を短縮するために必要な電流量を抑制することができる。その結果、コモンモードループの安定化およびコモンモードアンプの帯域の維持の両立のために必要な電力を抑制することができる。
【図面の簡単な説明】
【００１４】
【図１】実施の形態１に係るコモンモードフィードバック回路を説明するための機能ブロック図である。
【図２】図１の全差動増幅器およびコモンモードフィードバック回路の回路図である。
【図３】実施の形態１に係るコモンモードフィードバック回路の入力差動対の構成を説明するための回路図である。
【図４】図１の全差動増幅器および実施の形態２に係るコモンモードフィードバック回路の回路図である。
【図５】図１の全差動増幅器および実施の形態３に係るコモンモードフィードバック回路の回路図である。
【発明を実施するための形態】
【００１５】
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は原則的に繰り返さない。
【００１６】
実施の形態１．
図１は、実施の形態１に係るコモンモードフィードバック回路１０を説明するための機能ブロック図である。図１に示されるように、全差動増幅器１１は、２つの入力電圧ＶｉｎｐおよびＶｉｎｎを受ける。全差動増幅器１１は、入力電圧ＶｉｎｐおよびＶｉｎｎの差を増幅して、出力電圧ＶｏｕｔｐおよびＶｏｕｔｎを出力する。
【００１７】
コモンモードフィードバック回路１０は、コモンモードアンプ１２と、同相電圧算出部１３とを備える。同相電圧算出部１３は、全差動増幅器１１の出力電圧ＶｏｕｔｎおよびＶｏｕｔｐを受けて、両者の同相電圧Ｖｃをコモンモードアンプ１２へ出力する。コモンモードアンプ１２は、同相電圧Ｖｃと基準電圧Ｖｃｍとの差を増幅して、出力電圧Ｖｏｃｍを全差動増幅器１１へフィードバックする。
【００１８】
図２は、図１の全差動増幅器１１およびコモンモードフィードバック回路１０の回路図である。図２に示されるように、全差動増幅器１１は、ｎチャネルＭＯＳ（Metal  Oxide  Semiconductor）トランジスタＱ１〜Ｑ８と、ｐチャネルＭＯＳトランジスタＱ９〜Ｑ１６とを含む。ｎチャネルＭＯＳトランジスタＱ１のソースは、ｎチャネルＭＯＳトランジスタＱ２のソースに接続されている。ｎチャネルＭＯＳトランジスタＱ１のゲートは、ｎチャネルＭＯＳトランジスタＱ２のゲートに接続されている。ｎチャネルＭＯＳトランジスタＱ１およびＱ２は、第２電流源１４を構成している。
【００１９】
ｎチャネルＭＯＳトランジスタＱ３のソースは、ｎチャネルＭＯＳトランジスタＱ１のドレインに接続されている。ｎチャネルＭＯＳトランジスタＱ３のゲートは、ｎチャネルＭＯＳトランジスタＱ４のゲートに接続されている。ｎチャネルＭＯＳトランジスタＱ４のソースは、ｎチャネルＭＯＳトランジスタＱ２のドレインに接続されている。ｎチャネルＭＯＳトランジスタＱ３およびＱ４の各ゲートには、バイアス電圧が印加されている。
【００２０】
ｎチャネルＭＯＳトランジスタＱ５のソースは、ｎチャネルＭＯＳトランジスタＱ１のソースに接続されている。ｎチャネルＭＯＳトランジスタＱ５のゲートは、ｎチャネルＭＯＳトランジスタＱ３のドレインに接続されている。ｎチャネルＭＯＳトランジスタＱ６のソースは、ｎチャネルＭＯＳトランジスタＱ２のソースに接続されている。ｎチャネルＭＯＳトランジスタＱ６のゲートは、ｎチャネルＭＯＳトランジスタＱ４のドレインに接続されている。
【００２１】
ｎチャネルＭＯＳトランジスタＱ７のソースは、ｎチャネルＭＯＳトランジスタＱ３のドレインに接続されている。ｎチャネルＭＯＳトランジスタＱ７のゲートには、バイアス電圧が印加されている。ｎチャネルＭＯＳトランジスタＱ８のソースは、ｎチャネルＭＯＳトランジスタＱ４のドレインに接続されている。ｎチャネルＭＯＳトランジスタＱ８のゲートには、バイアス電圧が印加されている。
【００２２】
ｐチャネルＭＯＳトランジスタＱ９のドレインは、ｎチャネルＭＯＳトランジスタＱ３のドレインに接続されている。ｐチャネルＭＯＳトランジスタＱ９のソースは、ｎチャネルＭＯＳトランジスタＱ７のドレインに接続されている。ｐチャネルＭＯＳトランジスタＱ９のゲートは、ｐチャネルＭＯＳトランジスタＱ１０のゲートに接続されている。ｐチャネルＭＯＳトランジスタＱ１０のドレインは、ｎチャネルＭＯＳトランジスタＱ４のドレインに接続されている。ｐチャネルＭＯＳトランジスタＱ１０のソースは、ｎチャネルＭＯＳトランジスタＱ８のドレインに接続されている。ｐチャネルＭＯＳトランジスタＱ９およびＱ１０のゲートには、バイアス電圧が印加されている。
【００２３】
ｐチャネルＭＯＳトランジスタＱ１１のドレインは、ｎチャネルＭＯＳトランジスタＱ５のドレインに接続されている。ｐチャネルＭＯＳトランジスタＱ１１のゲートは、ｐチャネルＭＯＳトランジスタＱ９のソースに接続されている。ｐチャネルＭＯＳトランジスタＱ１２のドレインは、ｎチャネルＭＯＳトランジスタＱ６のドレインに接続されている。ｐチャネルＭＯＳトランジスタＱ１２のゲートは、ｐチャネルＭＯＳトランジスタＱ１０のソースに接続されている。
【００２４】
ｐチャネルＭＯＳトランジスタＱ１３のドレインは、ｐチャネルＭＯＳトランジスタＱ９のソースに接続されている。ｐチャネルＭＯＳトランジスタＱ１３のゲートは、ｐチャネルＭＯＳトランジスタＱ１４のゲートに接続されている。ｐチャネルＭＯＳトランジスタＱ１４のドレインは、ｐチャネルＭＯＳトランジスタＱ１０のソースに接続されている。ｐチャネルＭＯＳトランジスタＱ１３およびＱ１４の各ゲートには、バイアス電圧が印加されている。
【００２５】
ｐチャネルＭＯＳトランジスタＱ１５のドレインは、ｐチャネルＭＯＳトランジスタＱ１３のソースに接続されている。ｐチャネルＭＯＳトランジスタＱ１５のソースは、ｐチャネルＭＯＳトランジスタＱ１１およびＱ１６のソースに接続されている。ｐチャネルＭＯＳトランジスタＱ１５のゲートは、ｐチャネルＭＯＳトランジスタＱ１６のゲートに接続されている。ｐチャネルＭＯＳトランジスタＱ１６のソースは、ｐチャネルＭＯＳトランジスタＱ１２のソースに接続されている。ｐチャネルＭＯＳトランジスタＱ１６のドレインは、ｐチャネルＭＯＳトランジスタＱ１４のソースに接続されている。ｐチャネルＭＯＳトランジスタＱ１５およびＱ１６の各ゲートには、バイアス電圧が印加されている。ｐチャネルＭＯＳトランジスタＱ１５およびＱ１６は、第１電流源１５を構成している。
【００２６】
全差動増幅器１１は、ｎチャネルＭＯＳトランジスタＱ５のドレイン電圧およびｎチャネルＭＯＳトランジスタＱ６のドレイン電圧を、出力電圧ＶｏｕｔｎおよびＶｏｕｔｐとしてコモンモードフィードバック回路１０へそれぞれ出力する。
【００２７】
コモンモードフィードバック回路１０は、コモンモードアンプ１２と、同相電圧算出部１３とを含む。同相電圧算出部１３は、抵抗値が同じである抵抗Ｒ１，Ｒ２を含む。抵抗Ｒ１，Ｒ２は、ｎチャネルＭＯＳトランジスタＱ５のドレインとｎチャネルＭＯＳトランジスタＱ６のドレインとの間で直列に接続されている。同相電圧算出部１３は、抵抗Ｒ１，Ｒ２の接続ノードの電圧Ｖｃを同相電圧としてコモンモードアンプ１２へ出力する。
【００２８】
コモンモードアンプ１２は、定電流源ＣＳ１と、入力差動対ＤＰ１と、出力負荷部ＣＭ１とを含む。定電流源ＣＳ１は、ｐチャネルＭＯＳトランジスタＱ２３，Ｑ２４を含む。ｐチャネルＭＯＳトランジスタＱ２３のソースは、ｐチャネルＭＯＳトランジスタＱ１２のソースに接続されている。ｐチャネルＭＯＳトランジスタＱ２３のゲートは、ｐチャネルＭＯＳトランジスタＱ２４のゲートに接続されている。ｐチャネルＭＯＳトランジスタＱ２４のソースは、ｐチャネルＭＯＳトランジスタＱ２３のソースに接続されている。ｐチャネルＭＯＳトランジスタＱ２４のドレインは、ｐチャネルＭＯＳトランジスタＱ２３のドレインに接続されている。ｐチャネルＭＯＳトランジスタＱ２３，Ｑ２４の各ゲートにはバイアス電圧が印加されている。
【００２９】
入力差動対ＤＰ１は、トランジスタ部ＴＵ１，ＴＵ２を含む。トランジスタ部ＴＵ１，ＴＵ２は、ｐチャネルＭＯＳトランジスタＱ２１，Ｑ２２をそれぞれ含む。ｐチャネルＭＯＳトランジスタＱ２１のソースは、ｐチャネルＭＯＳトランジスタＱ２３のドレインに接続されている。ｐチャネルＭＯＳトランジスタＱ２１のゲートは、抵抗Ｒ１，Ｒ２の接続ノードに接続され、同相電圧Ｖｃを受ける。ｐチャネルＭＯＳトランジスタＱ２２のソースは、ｐチャネルＭＯＳトランジスタＱ２４のドレインに接続されている。ｐチャネルＭＯＳトランジスタＱ２２のゲートは、基準電圧Ｖｃｍを受ける。
【００３０】
出力負荷部ＣＭ１は、ｎチャネルＭＯＳトランジスタＱ１７〜Ｑ２０を含む。ｎチャネルＭＯＳトランジスタＱ１９のドレインは、ｐチャネルＭＯＳトランジスタＱ２１のドレインに接続されている。ｎチャネルＭＯＳトランジスタＱ１９のドレインは、ｎチャネルＭＯＳトランジスタＱ１，Ｑ２の各ゲートに接続されている。ｎチャネルＭＯＳトランジスタＱ１９のゲートは、ｎチャネルＭＯＳトランジスタＱ２０のゲートに接続されている。ｎチャネルＭＯＳトランジスタＱ２０のドレインは、ｐチャネルＭＯＳトランジスタＱ２２のドレインに接続されている。ｎチャネルＭＯＳトランジスタＱ１９のドレインの電圧Ｖｏｃｍが、全差動増幅器１１にフィードバックされる。
【００３１】
ｎチャネルＭＯＳトランジスタＱ１７のドレインは、ｎチャネルＭＯＳトランジスタＱ１９のソースに接続されている。ｎチャネルＭＯＳトランジスタＱ１７のゲートは、ｎチャネルＭＯＳトランジスタＱ１９のドレインに接続されている。ｎチャネルＭＯＳトランジスタＱ１７のソースは、ｎチャネルＭＯＳトランジスタＱ６のソースに接続されている。ｎチャネルＭＯＳトランジスタＱ１８のドレインは、ｎチャネルＭＯＳトランジスタＱ２０のソースに接続されている。ｎチャネルＭＯＳトランジスタＱ１８のゲートは、ｎチャネルＭＯＳトランジスタＱ２０のドレインに接続されている。ｎチャネルＭＯＳトランジスタＱ１８のソースは、ｎチャネルＭＯＳトランジスタＱ１７のソースに接続されている。
【００３２】
ｎチャネルＭＯＳトランジスタＱ１９のドレインは、ｎチャネルＭＯＳトランジスタＱ１，Ｑ２，Ｑ１７の各ゲートに接続されている。そのため、ｐチャネルＭＯＳトランジスタＱ１７のドレイン電流が増加すると、ｎチャネルＭＯＳトランジスタＱ１，Ｑ２のドレイン電流が増加する。
【００３３】
同相電圧Ｖｃが基準電圧Ｖｃｍより小さくなった場合、ｐチャネルＭＯＳトランジスタＱ２１のドレイン電流が増加する。ｐチャネルＭＯＳトランジスタＱ２１のドレイン電流が増加すると、同じ電流経路にあるｎチャネルＭＯＳトランジスタＱ１７のドレイン電流を増加させるために、ｎチャネルＭＯＳトランジスタＱ１７のゲート電圧（出力電圧Ｖｏｃｍ）が上昇する。
【００３４】
ｎチャネルＭＯＳトランジスタＱ１７のゲートは、全差動増幅器１１内のｎチャネルＭＯＳトランジスタＱ１，Ｑ２の各ゲートに接続されている。ｎチャネルＭＯＳトランジスタＱ１７のゲート電圧が上昇すると、ｎチャネルＭＯＳトランジスタＱ１，Ｑ２のドレイン電流が増加する。
【００３５】
ｎチャネルＭＯＳトランジスタＱ１，Ｑ２のドレイン電流が増加すると、ｐチャネルＭＯＳトランジスタＱ１１のゲート電圧が下降する。その結果、出力電圧Ｖｏｕｔｎが上昇する。また、ｎチャネルＭＯＳトランジスタＱ１２のゲート電圧が下降する。その結果、出力電圧Ｖｏｕｔｐが上昇する。
【００３６】
以上から、同相電圧Ｖｃが基準電圧Ｖｃｍより小さくなった場合、コモンモードフィードバック回路１０から出力電圧Ｖｏｃｍが全差動増幅器１１にフィードバックされることにより、出力電圧Ｖｏｕｔｐ，Ｖｏｕｔｎはいずれも上昇する。その結果、同相電圧Ｖｃは上昇して基準電圧Ｖｃｍに近づく。このように、同相電圧Ｖｃは、基準電圧Ｖｃｍに近づくように制御される。
【００３７】
一方、同相電圧Ｖｃが基準電圧Ｖｃｍより大きくなった場合、ｐチャネルＭＯＳトランジスタＱ２１のドレイン電流が減少する。ｐチャネルＭＯＳトランジスタＱ２１のドレイン電流が減少すると、同じ電流経路にあるｎチャネルＭＯＳトランジスタＱ１７のドレイン電流を減少させるために、ｎチャネルＭＯＳトランジスタＱ１７のゲート電圧（出力電圧Ｖｏｃｍ）が下降する。
【００３８】
ｎチャネルＭＯＳトランジスタＱ１７のゲート電圧が下降すると、ｎチャネルＭＯＳトランジスタＱ１，Ｑ２のドレイン電流が減少し、ｐチャネルＭＯＳトランジスタＱ１１のゲート電圧およびｐチャネルＭＯＳトランジスタＱ１２のゲート電圧が上昇する。その結果、出力電圧Ｖｏｕｔｎ，Ｖｏｕｔｐが低下する。
【００３９】
以上から、同相電圧Ｖｃが基準電圧Ｖｃｍより大きくなった場合、コモンモードフィードバック回路１０から出力電圧Ｖｏｃｍが全差動増幅器１１にフィードバックされることにより、出力電圧Ｖｏｕｔｐ，Ｖｏｕｔｎはいずれも低下する。その結果、同相電圧Ｖｃは低下して基準電圧Ｖｃｍに近づく。このように、同相電圧Ｖｃは基準電圧Ｖｃｍに近づくように制御される。
【００４０】
コモンモードループの安定化のためには、コモンモードアンプ１２の利得を小さくして、過度の増幅が行なわれないようにする必要がある。
【００４１】
コモンモードアンプ１２に含まれる入力差動対ＤＰ１の相互コンダクタンスを小さくすることにより、コモンモードアンプ１２の利得を小さくすることができる。
【００４２】
入力差動対ＤＰ１を構成する一対のトランジスタ部ＴＵ１，ＴＵ２が同じトランジスタで構成されている場合、入力差動対ＤＰ１の相互コンダクタンスの低減は、たとえば当該トランジスタのサイズを変更して、両者の相互コンダクタンスを一律に小さくすることにより実現されることが多い。
【００４３】
入力差動対ＤＰ１に含まれる一対のトランジスタ部ＴＵ１，ＴＵ２のうち、同相電圧Ｖｃがゲートに入力されるトランジスタ部ＴＵ１に関しては、トランジスタ部ＴＵ１のドレインが全差動増幅器１１に電気的に接続されているため、当該ドレインに接続される配線の寄生容量を無視することができない。同相電圧Ｖｃが入力されるトランジスタ部ＴＵ１の相互コンダクタンスを小さくして当該トランジスタ部ＴＵ１を流れる電流を小さくすると、トランジスタ部ＴＵ１の配線容量の充電時間が長くなり、ゲート電圧が動作電圧に達するまでの時間が長くなる。その結果、コモンモードアンプ１２が動作可能な帯域が低下してしまう。
【００４４】
一対のトランジスタ部ＴＵ１，ＴＵ２の相互コンダクタンスを一律に小さくした上で、コモンモードループの安定化およびコモンモードアンプ１２の帯域の維持を両立させようとすると、コモンモードアンプ１２の入力差動対を流れる電流量を大きくして、配線容量が充電されるまでの時間を短縮する必要がある。その結果、コモンモードフィードバック回路１０において消費される電力が大きくなってしまう。
【００４５】
そこで、実施の形態１においては、トランジスタ部ＴＵ２の相互コンダクタンスを、トランジスタ部ＴＵ１の相互コンダクタンスよりも小さくする。このような構成により、入力差動対ＤＰ１の相互コンダクタンスをトランジスタ部ＴＵ２の相互コンダクタンスを小さくすることにより実現することができるとともに、トランジスタ部ＴＵ１の相互コンダクタンスを維持することによりコモンモードアンプ１２の帯域の低下を抑制することができる。そのため、トランジスタ部ＴＵ１の配線容量の充電時間を短縮するために必要な電流量を抑制することができる。その結果、コモンモードループの安定化およびコモンモードアンプの帯域の維持の両立のために必要な電力を抑制することができる。
【００４６】
トランジスタの相互コンダクタンスは、トランジスタのチャネル長に対するチャネル幅の比に相関関係があることが知られている。実施の形態１においては、トランジスタ部ＴＵ２の相互コンダクタンスを、トランジスタ部ＴＵ１の相互コンダクタンスよりも小さくするために、ｐチャネルＭＯＳトランジスタＱ２１，Ｑ２２のチャネル長を略等しくして、ｐチャネルＭＯＳトランジスタＱ２２のチャネル幅を、ｐチャネルＭＯＳトランジスタＱ２１のチャネル幅よりも小さくする。あるいは、ｐチャネルＭＯＳトランジスタＱ２１，Ｑ２２のチャネル幅を略等しくして、ｐチャネルＭＯＳトランジスタＱ２２のチャネル長を、ｐチャネルＭＯＳトランジスタＱ２１のチャネル長よりも大きくする。実施の形態１においては、一対のトランジスタ部ＴＵ１，ＴＵ２に含まれるトランジスタは異なるサイズのトランジスタである。
【００４７】
以上、実施の形態１に係るコモンモードフィードバック回路においては、基準電圧を受ける第２トランジスタ部の相互コンダクタンスは、同相電圧を受ける第１トランジスタ部の相互コンダクタンスよりも小さい。このような構成により、入力差動対の相互コンダクタンスの低減を、第２トランジスタ部の相互コンダクタンスを小さくすることにより実現することができるとともに、第１トランジスタ部の相互コンダクタンスを維持することによりコモンモードアンプの帯域の低下を抑制することができる。そのため、第１トランジスタ部の配線容量の充電時間を短縮するために必要な電流量を抑制することができる。その結果、コモンモードループの安定化およびコモンモードアンプの帯域の維持の両立のために必要な電力を抑制することができる。
【００４８】
実施の形態１の変形例．
実施の形態１においては、入力差動対に含まれる一対のトランジスタ部が、それぞれ１つのトランジスタ部を含む場合について説明した。一対のトランジスタ部がそれぞれ含むトランジスタの数は、複数であってもよいし、異なる数であってもよい。実施の形態１の変形例においては、入力差動対に含まれる一対のトランジスタ部が、それぞれ異なる数のトランジスタを含む場合について説明する。
【００４９】
実施の形態１の変形例と実施の形態１との違いは、コモンモードアンプの入力差動対である。それ以外の構成については同様であるため、説明を繰り返さない。
【００５０】
図３は、実施の形態１に係るコモンモードフィードバック回路の入力差動対ＤＰ１Ａの構成を説明するための回路図である。図３に示されるように、入力差動対ＤＰ１Ａは、トランジスタ部ＴＵ１Ａ，ＴＵ２Ａを含む。トランジスタ部ＴＵ１Ａは、ｐチャネルＭＯＳトランジスタＱ２１Ａ〜Ｑ２１Ｃを含む。チャネルＭＯＳトランジスタＱ２１Ａ〜Ｑ２１Ｃの各ソースは、定電流源ＣＳ１に接続されている。チャネルＭＯＳトランジスタＱ２１Ａ〜Ｑ２１Ｃの各ドレインは、出力負荷部ＣＭ１に接続されている。チャネルＭＯＳトランジスタＱ２１Ａ〜Ｑ２１Ｃは、定電流源ＣＳ１と出力負荷部ＣＭ１との間に並列に接続されている。チャネルＭＯＳトランジスタＱ２１Ａ〜Ｑ２１Ｃの各ゲートには、同相電圧Ｖｃが印加されている。
【００５１】
トランジスタ部ＴＵ２Ａは、ｐチャネルＭＯＳトランジスタＱ２２Ａ，Ｑ２２Ｂを含む。ｐチャネルＭＯＳトランジスタＱ２２Ａ，Ｑ２２Ｂの各ソースは、定電流源ＣＳ１に接続されている。ｐチャネルＭＯＳトランジスタＱ２２Ａ，Ｑ２２Ｂの各ゲートは、出力負荷部ＣＭ１に接続されている。ｐチャネルＭＯＳトランジスタＱ２２Ａ，Ｑ２２Ｂは、定電流源ＣＳ１と出力負荷部ＣＭ１との間に並列に接続されている。ｐチャネルＭＯＳトランジスタＱ２２Ａ，Ｑ２２Ｂの各ゲートには、基準電圧Ｖｃｍが印加されている。
【００５２】
実施の形態１の変形例においては、ｐチャネルＭＯＳトランジスタＱ２１Ａ〜Ｑ２１Ｃ，Ｑ２２Ａ，Ｑ２２Ｂの各チャネル長に対すチャネル幅の比は同じである。たとえばｐチャネルＭＯＳトランジスタＱ２１Ａ〜Ｑ２１Ｃ，Ｑ２２Ａ，Ｑ２２Ｂは、同一のサイズのトランジスタである。並列に接続されているトランジスタの数は、トランジスタ部ＴＵ１Ａの方が、トランジスタ部ＴＵ２Ａよりも多い。そのため、トランジスタ部ＴＵ１Ａの方がトランジスタ部ＴＵ２Ａよりも電流が流れ易く、相互コンダクタンスが大きい。トランジスタ部ＴＵ２Ａの相互コンダクタンスは、トランジスタ部ＴＵ１Ａの相互コンダクタンスよりも小さいため、コモンモードアンプの帯域の低下を抑制することができる。
【００５３】
以上、実施の形態１の変形例に係るコモンモードフィードバック回路においても、実施の形態１と同様に、基準電圧を受ける第２トランジスタ部の相互コンダクタンスは、同相電圧を受ける第１トランジスタ部の相互コンダクタンスよりも小さい。その結果、コモンモードループの安定化およびコモンモードアンプの帯域の維持の両立のために必要な電力を抑制することができる。
【００５４】
実施の形態２．
実施の形態１においては、第２トランジスタ部の相互コンダクタンスを第１トランジスタ部の相互コンダクタンスよりも小さくすることにより、コモンモードアンプを流れる電流が減少する。その結果、全差動増幅器に含まれる第１電流源からの電流量を第２電流源で吸込みきれなくなる事態が生じ得る。このような事態が生じるとコモンモードフィードバック回路によるフィードバック制御が正常に行なえなくなる可能性がある。そこで、実施の形態２においては、コモンモードアンプを流れる電流量を維持するための構成について説明する。
【００５５】
実施の形態２と実施の形態１との違いは、コモンモードフィードバック回路がコモンモードアンプに電流を供給する電流供給回路を含む点である。それ以外の構成については同様であるため、説明を繰り返さない。
【００５６】
図４は、図１の全差動増幅器１１および実施の形態２に係るコモンモードフィードバック回路２０の回路図である。図４に示されるように、コモンモードフィードバック回路２０は、図２に示されるコモンモードフィードバック回路１０の構成に加えて、電流供給回路１６を含む。電流供給回路１６は、ｎチャネルＭＯＳトランジスタＱ２５，Ｑ２６と、ｐチャネルＭＯＳトランジスタＱ２７，Ｑ２８とを含む。
【００５７】
ｐチャネルＭＯＳトランジスタＱ２８のソースは、ｐチャネルＭＯＳトランジスタＱ２４のソースに接続されている。ｐチャネルＭＯＳトランジスタＱ２８のドレインは、ｐチャネルＭＯＳトランジスタＱ２４のドレインに接続されている。ｐチャネルＭＯＳトランジスタＱ２８のゲートには、バイアス電圧が印加されている。
【００５８】
ｐチャネルＭＯＳトランジスタＱ２７のソースは、ｐチャネルＭＯＳトランジスタＱ２８のドレインに接続されている。ｐチャネルＭＯＳトランジスタＱ２７のゲートには、基準電圧Ｖｃｍが印加されている。
【００５９】
ｎチャネルＭＯＳトランジスタＱ２６のドレインは、ｐチャネルＭＯＳトランジスタＱ２７のドレインに接続されている。ｎチャネルＭＯＳトランジスタＱ２６のゲートには、バイアス電圧が印加されている。ｎチャネルＭＯＳトランジスタＱ２５のドレインは、ｎチャネルＭＯＳトランジスタＱ２６のソースに接続されている。ｎチャネルＭＯＳトランジスタＱ２５のソースは、ｎチャネルＭＯＳトランジスタＱ１８のソースに接続されている。ｎチャネルＭＯＳトランジスタＱ２５のゲートには、バイアス電圧が印加されている。
【００６０】
基準電圧Ｖｃｍに応じて、ｐチャネルＭＯＳトランジスタＱ２８からの電流が、コモンモードアンプ１２に供給される。トランジスタ部ＴＵ２の相互コンダクタンスをトランジスタ部ＴＵ１の相互コンダクタンスよりも小さくしたことによる電流量の減少が、電流供給回路１６からの電流によって補われ、ｎチャネルＭＯＳトランジスタＱ２１のドレイン電流が増加する。ｎチャネルＭＯＳトランジスタＱ１，Ｑ２のドレイン電流が増加し、第２電流源１４で受けられる電流量が増加する。その結果、第１電流源１５からの電流を第２電流源１４が吸込みきれないという事態の発生を抑制することができる。
【００６１】
以上、実施の形態２に係るコモンモードフィードバック回路においても、実施の形態１と同様に、コモンモードループの安定化およびコモンモードアンプの帯域の維持の両立のために必要な電力を抑制することができる。
【００６２】
さらに、実施の形態２に係るコモンモードフィードバック回路によれば、全差動増幅器に含まれる第２電流源が受けることができる電流を増加させることにより、全差動増幅器に含まれる第１電流源からの電流を第２電流源が吸込みきれないという事態の発生を抑制することができる。
【００６３】
実施の形態３．
実施の形態２においては、全差動増幅器に含まれる第２電流源が受けることができる電流量を増加させることにより、第１電流源からの電流を第２電流源が吸込みきれないという事態の発生を抑制する場合について説明した。実施の形態３においては、第１電流源からの電流量を減少させることにより、第１電流源からの電流を第２電流源が吸込みきれないという事態の発生を抑制する場合について説明する。
【００６４】
実施の形態３と実施の形態１との違いは、コモンモードフィードバック回路が全差動増幅器に含まれる第１電流源からの電流量を制御するための電流制御回路１７を含む点である。それ以外の構成については同様であるため、説明を繰り返さない。
【００６５】
図５は、図１の全差動増幅器１１および実施の形態３に係るコモンモードフィードバック回路３０の回路図である。図５に示されるように、コモンモードフィードバック回路３０は、図２に示されるコモンモードフィードバック回路１０の構成に加えて、電流制御回路１７を含む。電流制御回路１７は、ｎチャネルＭＯＳトランジスタＱ２９，Ｑ３０と、ｐチャネルＭＯＳトランジスタＱ３１，Ｑ３２とを含む。
【００６６】
ｎチャネルＭＯＳトランジスタＱ２９のソースは、ｎチャネルＭＯＳトランジスタＱ１８のソースに接続されている。ｎチャネルＭＯＳトランジスタＱ２９のゲートは、ｎチャネルＭＯＳトランジスタＱ１８のゲートに接続されている。ｎチャネルＭＯＳトランジスタＱ３０のソースは、ｎチャネルＭＯＳトランジスタＱ２９のドレインに接続されている。ｎチャネルＭＯＳトランジスタＱ３０のゲートには、バイアス電圧が印加されている。
【００６７】
ｐチャネルＭＯＳトランジスタＱ３１のドレインは、ｎチャネルＭＯＳトランジスタＱ３０のドレインに接続されている。ｐチャネルＭＯＳトランジスタＱ３１のゲートには、バイアス電圧が印加されている。ｐチャネルＭＯＳトランジスタＱ３２のドレインは、ｐチャネルＭＯＳトランジスタＱ３１のソースに接続されている。ｐチャネルＭＯＳトランジスタＱ３２のソースは、ｐチャネルＭＯＳトランジスタＱ２４のソースに接続されている。ｐチャネルＭＯＳトランジスタＱ３２のゲートは、ｐチャネルＭＯＳトランジスタＱ３１のドレインに接続されている。ｐチャネルＭＯＳトランジスタＱ３２のゲートは、ｐチャネルＭＯＳトランジスタＱ１５，Ｑ１６の各ゲートに接続されている。
【００６８】
ｎチャネルＭＯＳトランジスタＱ１８，Ｑ２９の各ゲートには、いずれもｎチャネルＭＯＳトランジスタＱ２０のドレイン電圧が印加されている。そのため、ｎチャネルＭＯＳトランジスタＱ１８を流れる電流量が減少すると、それに応じてｎチャネルＭＯＳトランジスタＱ２９を流れる電流量が減少する。ｐチャネルＭＯＳトランジスタＱ３１，Ｑ３２による電圧降下が小さくなるから、ｐチャネルＭＯＳトランジスタＱ３１のドレイン電圧が上昇する。第１電流源１５に含まれる一対のｐチャネルＭＯＳトランジスタＱ１５，Ｑ１６の各ゲート電圧が上昇するから、両者のドレイン電流が減少し、第１電流源１５からの電流量が減少する。その結果、第１電流源１５からの電流を第２電流源１４が吸込みきれないという事態の発生を抑制することができる。
【００６９】
以上、実施の形態３に係るコモンモードフィードバック回路においても、実施の形態１と同様に、コモンモードループの安定化およびコモンモードアンプの帯域の維持の両立のために必要な電力を抑制することができる。
【００７０】
さらに、実施の形態３に係るコモンモードフィードバック回路によれば、第１電流源からの電流量を減少させることにより、全差動増幅器において第１電流源からの電流を第２電流源が吸込みきれないという事態の発生を抑制することができる。
【００７１】
今回開示された各実施の形態は、矛盾しない範囲で適宜組合わせて実施することも予定されている。今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００７２】
１０，２０，３０  コモンモードフィードバック回路、１１  全差動増幅器、１２  コモンモードアンプ、１３  同相電圧算出部、１４  第２電流源、１５  第１電流源、１６  電流供給回路、１７  電流制御回路、ＣＭ１  出力負荷部、ＣＳ１  定電流源、ＤＰ１，ＤＰ１Ａ  入力差動対、ＭＯＳトランジスタ  Ｑ１〜Ｑ３２，Ｑ２１Ａ〜Ｑ２１Ｃ，Ｑ２２Ａ，Ｑ２２Ｂ  トランジスタ、Ｒ１，Ｒ２  抵抗、ＴＵ１，ＴＵ１Ａ，ＴＵ２Ａ，ＴＵ２  トランジスタ部。
【図１】
0006639693.tif 000002
【図２】
0006639693.tif 000003
【図３】
0006639693.tif 000004
【図４】
0006639693.tif 000005
【図５】
0006639693.tif 000006