(57)【特許請求の範囲】
【請求項１】
接続部としてドレイン（Ｄ）とソース（Ｓ）とゲート（Ｇ）とを有している電界効果トランジスタ（Ｔ１，Ｔ２）と、駆動機構（２）と低電圧検出回路（５）とを有している制御機構（３）とを備え、前記駆動機構（２）が、前記電界効果トランジスタ（Ｔ１，Ｔ２）を駆動するように構成され、且つ前記電界効果トランジスタ（Ｔ１，Ｔ２）の前記ゲート（Ｇ）と電気接続され、前記低電圧検出回路（５）は、前記電界効果トランジスタ（Ｔ１，Ｔ２）の前記ドレイン（Ｄ）と前記ソース（Ｓ）との間に印加されるパワー半導体電圧（Ｕ１，Ｕ２）が特定の電圧値（Ｕｗ）を下回ったときに低電圧検出信号（Ｆ）を発生させるように構成され、前記駆動機構（２）は、前記電界効果トランジスタ（Ｔ１，Ｔ２）を通電させるための通電命令と前記低電圧検出信号（Ｆ）とが存在するときに前記電界効果トランジスタ（Ｔ１，Ｔ２）を通電させるように構成されているパワー半導体回路において、
前記電界効果トランジスタ（Ｔ１，Ｔ２）がｎチャネル電界効果トランジスタとして構成され、前記低電圧検出回路（５）が、限界値監視ユニット（６）と、第１のダイオード（Ｄ１）と、第１のコンデンサ（Ｃ１）と、電気抵抗器（Ｒ１）とを有し、前記限界値監視ユニット（６）の第１の入力部と、前記第１のコンデンサ（Ｃ１）の第１の接続部と、前記第１のダイオード（Ｄ１）のアノードと、前記電気抵抗器（Ｒ１）の第１の接続部とが、電気回路結節点（７）と電気接続され、前記第１のダイオード（Ｄ１）のカソードが前記電界効果トランジスタ（Ｔ１，Ｔ２）の前記ドレイン（Ｄ）と電気接続され、前記第１のコンデンサ（Ｃ１）の第２の接続部が前記電界効果トランジスタ（Ｔ１，Ｔ２）の前記ソース（Ｓ）と電気接続され、前記電気抵抗器（Ｒ１）の第２の接続部に充電電圧（Ｕｖ）が印加され、前記限界値監視ユニット（６）は次のように構成され、すなわち前記電界効果トランジスタ（Ｔ１，Ｔ２）の前記ドレイン（Ｄ）と前記ソース（Ｓ）との間に印加される前記パワー半導体電圧（Ｕ１，Ｕ２）が前記特定の電圧値（Ｕｗ）を下回り、その結果前記限界値監視ユニット（６）の前記第１の入力部と前記電界効果トランジスタ（Ｔ１，Ｔ２）の前記ソース（Ｓ）との間に印加される電圧（Ｕ３）が、前記限界値監視ユニット（６）の第２の入力部に印加される参照電圧（Ｕｒ）を下回ったときに、前記低電圧検出信号（Ｆ）を発生させるように構成されていることを特徴とするパワー半導体回路。
【請求項２】
接続部としてドレイン（Ｄ）とソース（Ｓ）とゲート（Ｇ）とを有している電界効果トランジスタ（Ｔ１，Ｔ２）と、駆動機構（２）と低電圧検出回路（５）とを有している制御機構（３）とを備え、前記駆動機構（２）が、前記電界効果トランジスタ（Ｔ１，Ｔ２）を駆動するように構成され、且つ前記電界効果トランジスタ（Ｔ１，Ｔ２）の前記ゲート（Ｇ）と電気接続され、前記低電圧検出回路（５）は、前記電界効果トランジスタ（Ｔ１，Ｔ２）の前記ドレイン（Ｄ）と前記ソース（Ｓ）との間に印加されるパワー半導体電圧（Ｕ１，Ｕ２）が特定の電圧値（Ｕｗ）を下回ったときに低電圧検出信号（Ｆ）を発生させるように構成され、前記駆動機構（２）は、前記電界効果トランジスタ（Ｔ１，Ｔ２）を通電させるための通電命令と前記低電圧検出信号（Ｆ）とが存在するときに前記電界効果トランジスタ（Ｔ１，Ｔ２）を通電させるように構成されているパワー半導体回路において、
前記電界効果トランジスタ（Ｔ１，Ｔ２）がｐチャネル電界効果トランジスタとして構成され、前記低電圧検出回路（５）が、限界値監視ユニット（６）と、第１のコンデンサ（Ｃ１）と、第１のダイオード（Ｄ１）と、電気抵抗器（Ｒ１）とを有し、前記限界値監視ユニット（６）の第１の入力部と、前記第１のコンデンサ（Ｃ１）の第１の接続部と、前記第１のダイオード（Ｄ１）のカソードと、前記電気抵抗器（Ｒ１）の第１の接続部とが、電気回路結節点（７）と電気接続され、前記第１のダイオード（Ｄ１）のアノードが前記電界効果トランジスタ（Ｔ１，Ｔ２）の前記ドレイン（Ｄ）と電気接続され、前記第１のコンデンサ（Ｃ１）の第２の接続部が前記電界効果トランジスタ（Ｔ１，Ｔ２）の前記ソース（Ｓ）と電気接続され、前記電気抵抗器（Ｒ１）の第２の接続部に充電電圧（Ｕｖ）が印加され、前記限界値監視ユニット（６）は次のように構成され、すなわち前記電界効果トランジスタ（Ｔ１，Ｔ２）の前記ドレイン（Ｄ）と前記ソース（Ｓ）との間に印加される前記パワー半導体電圧（Ｕ１，Ｕ２）が前記特定の電圧値（Ｕｗ）を下回り、その結果前記限界値監視ユニット（６）の前記第１の入力部と前記電界効果トランジスタ（Ｔ１，Ｔ２）の前記ソース（Ｓ）との間に印加される電圧（Ｕ３）が、前記限界値監視ユニット（６）の第２の入力部に印加される参照電圧（Ｕｒ）を下回ったときに、前記低電圧検出信号（Ｆ）を発生させるように構成されていることを特徴とするパワー半導体回路。
【請求項３】
前記特定の電圧値（Ｕｗ）は、前記電界効果トランジスタ（Ｔ１，Ｔ２）の逆並列接続される内部フリーホイールダイオード（Ｄ’）の閾値電圧の９０％の絶対値、または、前記電界効果トランジスタ（Ｔ１，Ｔ２）に対し逆並列接続される外部フリーホイールダイオード（Ｄ”）の閾値電圧の９０％の絶対値を持つ負の値と、前記電界効果トランジスタ（Ｔ１，Ｔ２）の遮電状態で前記パワー半導体回路（４，４’）の作動中に定常的に印加されるパワー半導体電圧（Ｕ１，Ｕ２）の＋３０％の値との間にあることを特徴とする、請求項１または２に記載のパワー半導体回路。
【請求項４】
前記特定の電圧値（Ｕｗ）が、前記電界効果トランジスタ（Ｔ１，Ｔ２）を通電する直前に発生する前記パワー半導体電圧（Ｕ１，Ｕ２）の変化速度（Ｖｕ）に依存しており、前記変化速度（Ｖｕ）が低い場合よりも該変化速度（Ｖｕ）が高い場合のほうが高いことを特徴とする、請求項１から３までのいずれか一つに記載のパワー半導体回路。
【請求項５】
前記電界効果トランジスタ（Ｔ１，Ｔ２）がＭＯＳＦＥＴまたはＪＦＥＴとして構成されていることを特徴とする、請求項１から４までのいずれか一つに記載のパワー半導体回路。
【請求項６】
前記限界値監視ユニット（６）が、前記第１のダイオード（Ｄ１）の代わりに、または、前記第１のダイオード（Ｄ１）に加えて、第２のコンデンサ（Ｃ２）を有し、該第２のコンデンサ（Ｃ２）の第１の接続部が前記電気回路結節点（７）と電気接続され、前記第２のコンデンサ（Ｃ２）の第２の接続部が前記電界効果トランジスタ（Ｔ１，Ｔ２）の前記ドレイン（Ｄ）と電気接続されていることを特徴とする、請求項１から５までのいずれか一つに記載のパワー半導体回路。
【請求項７】
請求項１から６までのいずれか一つにしたがってそれぞれ構成された第１および第２のパワー半導体回路（４，４’）を備え、前記第２のパワー半導体回路（４’）の前記電界効果トランジスタ（Ｔ２）が前記第１のパワー半導体回路（４）の前記電界効果トランジスタ（Ｔ１）と直列に電気接続されている半導体ブリッジ回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界効果トランジスタを備えたパワー半導体回路に関するものである。
【背景技術】
【０００２】
たとえば特許文献１から知られているような、技術的に慣用されているパワー半導体回路は、特にＭＯＳＦＥＴとして構成されたパワー半導体スイッチと、該パワー半導体スイッチを駆動するための駆動機構とを有している。一般に、ハーフブリッジ回路装置は、第１および第２のパワー半導体回路のパワー半導体スイッチを直列に電気接続することで形成される。ハーフブリッジ回路装置は、電圧および電流を整流および反転させるために使用されることが多い。一般的には、ハーフブリッジ回路装置には直流電圧が印加され、第１および第２のパワー半導体回路のパワー半導体スイッチを互いに電気接続させている中央電気結節点は、電気導線を介して、たとえば交流モータまたは交流電源のような電気負荷部と接続されている。
【０００３】
たとえば特許文献２から知られているように、ハーフブリッジ回路装置のパワー半導体回路の、直列に電気接続されているパワー半導体スイッチは、一般に互いに交互にオンオフされる。
【０００４】
パワー半導体スイッチとしては、たとえばＭＯＳＦＥＴ(Metal Oxide Semiconductor Field Effect Transistor)またはＪＦＥＴ(Junction Gate Field Effect Transistor)のような電界効果トランジスタが使用される。パワー半導体スイッチに対してはフリーホイールダイオードが逆並列接続されている。たとえば図１を参照すると、上部ＭＯＳＦＥＴＴ１が通電され、電流Ｉが電気導線を介して交流電圧接続部ＡＣへ流れ、次に上部ＭＯＳＦＥＴＴ１を遮電すると、電流Ｉは、電気導線の規制インダクタンスＬｐまたは交流電圧接続部ＡＣに接続されている負荷（図示せず）のインダクタンスのために、下部パワー半導体スイッチＴ２に対し電気的に逆並列接続されている下部フリーホイールダイオードＤ’またはＤ”を通ってさらに流れる。これにより、一般にフリーホイールダイオードＤ’またはＤ”の閾値電圧が比較的高いので、フリーホイールダイオードＤ’またはＤ”に比較的高いエネルギーロスが発生し、その結果下部パワー半導体回路４’またはハーフブリッジ回路装置１は高いエネルギーロスを有している。
【０００５】
電界効果トランジスタは、逆方向に通電したときも、破壊または損傷することなく電流を誘導することができるという特性を有しており、すなわちｎチャネル電界効果トランジスタの場合には電界効果トランジスタのソースからドレインの方向に、ｐチャネル電界効果トランジスタの場合には電界効果トランジスタのドレインからソースの方向へ通電しても電流を誘導することができる。この特性は、フリーホイールダイオードＤ’またはＤ”でのエネルギーロスを低減させるために技術的に慣用される。このため、たとえば上部ＭＯＳＦＥＴＴ１が遮電信号を得た後のある特定の固定設定時間後に、下部ＭＯＳＦＥＴＴ２を通電させ、したがって図１では、下部フリーホイールダイオードＤ’またはＤ”がＭＯＳＦＥＴＴ２によって橋絡され、これがパワー半導体回路のエネルギーロスを減少させる。ハーフブリッジ回路装置による横電流または短絡電流が発生するのを阻止するには、上部ＭＯＳＦＥＴＴ１がその遮電過程の初期にあってまだ残留オン電流伝導能力を有している間に、下部ＭＯＳＦＥＴＴ２を通電させねばならない。このため、前記固定設定時間が大きく選定されねばならないが、その結果比較的長い時間にわたって全電流Ｉが図１で下部のフリーホイールダイオードＤ’またはＤ”を流れ、その後この下部フリーホイールダイオードは下部ＭＯＳＦＥＴＴ２の通電により該ＭＯＳＦＥＴＴ２によって橋絡され、その結果フリーホイールダイオードＤ’またはＤ”には依然として比較的大きなエネルギーロスが発生する。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】独国特許出願公開第１０２０１１０８７０８７Ａ１号明細書
【特許文献２】米国特許第８５５３４３０Ｂ２号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の課題は、エネルギーロスの少ないパワー半導体回路を提供することである。
【課題を解決するための手段】
【０００８】
この課題は、接続部としてドレインとソースとゲートとを有している電界効果トランジスタと、駆動機構と低電圧検出回路とを有している制御機構とを備え、前記駆動機構が、前記電界効果トランジスタを駆動するように構成され、且つ前記電界効果トランジスタの前記ゲートと電気接続され、前記低電圧検出回路は、前記電界効果トランジスタの前記ドレインと前記ソースとの間に印加されるパワー半導体電圧が特定の電圧値を下回ったときに低電圧検出信号を発生させるように構成され、前記駆動機構は、前記電界効果トランジスタを通電させるための通電命令と前記低電圧検出信号とが存在するときに前記電界効果トランジスタを通電させるように構成されているパワー半導体回路によって解決される。
【０００９】
本発明の有利な構成は、従属項から明らかである。
【００１０】
前記特定の電圧値は、電界効果トランジスタの逆並列接続される内部フリーホイールダイオードの閾値電圧の９０％の絶対値、または、電界効果トランジスタに対し逆並列接続される外部フリーホイールダイオードの閾値電圧の９０％の絶対値を持つ負の値と、電界効果トランジスタの遮電状態でパワー半導体回路の作動中に定常的に印加されるパワー半導体電圧の＋３０％の値との間にあるのが有利であることが明らかになった。というのは、いかなる場合も短時間でわずかな横電流しか発生せず、もしくは全く発生しないからである。
【００１１】
さらに、特定の電圧値が、電界効果トランジスタを通電する直前に発生するパワー半導体電圧の変化速度に依存しており、変化速度が低い場合よりも該変化速度が高い場合のほうが高いのが有利であることが明らかになった。これにより、パワー半導体回路の作動中に強く変動する負荷挙動または作動挙動が生じても、可能な限りエネルギーロスの少ないパワー半導体回路の作動が保証されている。
【００１２】
さらに、電界効果トランジスタの構成は慣用のものであるので、電界効果トランジスタがＭＯＳＦＥＴまたはＪＦＥＴとして構成されているのが有利であることが明らかになった。
【００１３】
さらに、電界効果トランジスタがｎチャネル電界効果トランジスタとして構成され、低電圧検出回路が、限界値監視ユニットと、第１のダイオードと、第１のコンデンサと、電気抵抗器とを有し、限界値監視ユニットの第１の入力部と、第１のコンデンサの第１の接続部と、第１のダイオードのアノードと、電気抵抗器の第１の接続部とが、電気回路結節点と電気接続され、第１のダイオードのカソードが電界効果トランジスタのドレインと電気接続され、第１のコンデンサの第２の接続部が電界効果トランジスタのソースと電気接続され、限界値監視ユニットは次のように構成され、すなわち電界効果トランジスタのドレインとソースとの間に印加されるパワー半導体電圧が前記特定の電圧値を下回り、その結果限界値監視ユニットの第１の入力部と電界効果トランジスタのソースとの間に印加される電圧が、限界値監視ユニットの第２の入力部に印加される参照電圧を下回ったときに、低電圧検出信号を発生させるように構成されているのが有利であることが明らかになった。この場合、低電圧検出回路は特に簡潔に、信頼性あるものとして構成されている。
【００１４】
さらに、電界効果トランジスタがｐチャネル電界効果トランジスタとして構成され、低電圧検出回路が、限界値監視ユニットと、第１のコンデンサと、第１のダイオードと、電気抵抗器とを有し、限界値監視ユニットの第１の入力部と、第１のコンデンサの第１の接続部と、第１のダイオードのカソードと、電気抵抗器の第１の接続部とが、電気回路結節点と電気接続され、第１のダイオードのアノードが電界効果トランジスタのドレインと電気接続され、第１のコンデンサの第２の接続部が電界効果トランジスタのソースと電気接続され、限界値監視ユニットは次のように構成され、すなわち電界効果トランジスタのドレインとソースとの間に印加されるパワー半導体電圧が前記特定の電圧値を下回り、その結果限界値監視ユニットの第１の入力部と電界効果トランジスタのソースとの間に印加される電圧が、限界値監視ユニットの第２の入力部に印加される参照電圧を下回ったときに、低電圧検出信号を発生させるように構成されているのが有利であることが明らかになった。この場合、低電圧検出回路は特に簡潔に、信頼性あるものとして構成されている。
【００１５】
さらに、限界値監視ユニットが、第１のダイオードの代わりに、または、第１のダイオードに加えて、第２のコンデンサを有し、該第２のコンデンサの第１の接続部が電気回路結節点と電気接続され、第２のコンデンサの第２の接続部が電界効果トランジスタのドレインと電気接続されているのが有利であることが明らかになった。これにより、電界効果トランジスタの通電直前に発生するパワー半導体電圧の変化速度に対する前記特定の電圧値の前記依存性を簡単に達成させることができ、その結果前記特定の電圧値は、変化速度が低い場合よりも変化速度が高い場合のほうが高い。
【００１６】
さらに、本発明による第１および第２のパワー半導体回路を備え、第２のパワー半導体回路の電界効果トランジスタが第１のパワー半導体回路の電界効果トランジスタと直列に電気接続されている半導体ブリッジ回路装置が有利であることが明らかになった。これにより、エネルギーロスの少ない半導体ブリッジ回路装置が提供される。
【図面の簡単な説明】
【００１７】
本発明のいくつかの実施形態が図面に図示されており、以下にこれを詳細に説明する。
【図１】本発明による第１および第２のパワー半導体回路を備えた半導体ブリッジ回路装置の図である。
【図２】電圧の推移を示すグラフである。
【図３】本発明によるパワー半導体回路の図である。
【図４】本発明による他のパワー半導体回路の図である。
【発明を実施するための形態】
【００１８】
図１には、本発明による第１のパワー半導体回路４および第２のパワー半導体回路４’を有する半導体ブリッジ回路装置１が図示されている。この場合、第１および第２のパワー半導体回路４と４’は同一に構成されている。第１のパワー半導体回路４は第１の電界効果トランジスタＴ１を有し、第２のパワー半導体回路４’は第２の電界効果トランジスタＴ２を有し、これらの電界効果トランジスタは、本実施形態の範囲ではそれぞれＭＯＳＦＥＴとして構成されている。第１の電界効果トランジスタＴ１および第２の電界効果トランジスタＴ２にはそれぞれフリーホイールダイオードＤ’またはＤ”がそれぞれ逆並列で電気接続されている。パワー半導体スイッチＴ１がＭＯＳＦＥＴの形態で設けられていれば、一般的にフリーホイールダイオードはそれぞれのＭＯＳＦＥＴの組み込み構成素子であり、不連続な素子として設けられておらず、その結果本実施形態では、フリーホイールダイオードはそれぞれの電界効果トランジスタＴ１またはＴ２の内部フリーホイールダイオードＤ’として設けられている。図１で破線で図示したように、第１の電界効果トランジスタＴ１および第２の電界効果トランジスタＴ２にはそれぞれ付加的に外部フリーホイールダイオードＤ”が逆並列で電気接続されていてよい。
【００１９】
第１および第２の電界効果トランジスタＴ１およびＴ２は、それぞれ接続部として、ドレインとソースとゲートとを有している。第１および第２の電界効果トランジスタＴ１およびＴ２は、それぞれドレインとソースとの間に寄生容量Ｃｐを有している。
【００２０】
第１の電界効果トランジスタＴ１と第２の電界効果トランジスタＴ２とは電気的に直列に接続されており、この場合本実施形態の範囲では、この直列接続を介して直流電圧Ｕｋが印加される。直流電圧Ｕｋは直流電圧接続部ＤＣ＋とＤＣ−とを介して半ブリッジ回路装置１に供給される。第１のパワー半導体スイッチＴ１と第２のパワー半導体スイッチＴ２とを互いに電気接続させている中央電気接続点２０は、寄生ラインインダクタンスＬｐを有する半ブリッジ回路装置１の電力を介して、半ブリッジ回路装置１の交流電圧接続部ＡＣと電気接続されている。交流電圧接続部ＡＣは、たとえば交流モータまたは交流網のような電気負荷と電気接続されている（図１には図示せず）。
【００２１】
本実施形態の範囲内では、半ブリッジ回路装置１の作動中に、第１および第２のパワー半導体スイッチＴ１とＴ２とは互いに交互にオンオフされる。第１のパワー半導体スイッチＴ１がオンになっている場合には、第２のパワー半導体スイッチＴ２はオフになっており、またその逆も可能である。
【００２２】
第１の電界効果トランジスタＴ１のドレインＤとソースＳとの間にはパワー半導体電圧Ｕ１が印加され、第２の電界効果トランジスタＴ２のドレインＤとソースＳとの間にはパワー半導体電圧Ｕ２が印加される。
【００２３】
なお、本発明の意味では、第１の電界効果トランジスタＴ１がｎチャネル電界効果トランジスタとして構成されていれば、パワー半導体電圧Ｕ１は第１の電界効果トランジスタＴ１のソースに関連しており、第１の電界効果トランジスタＴ１がｐチャネル電界効果トランジスタとして構成されていれば、パワー半導体電圧Ｕ１は第１の電界効果トランジスタＴ１のドレインに関連している。
【００２４】
さらに、本発明の意味では、第２の電界効果トランジスタＴ２がｎチャネル電界効果トランジスタとして構成されていれば、パワー半導体電圧Ｕ２は第２の電界効果トランジスタＴ２のソースに関連しており、第２の電界効果トランジスタＴ１がｐチャネル電界効果トランジスタとして構成されていれば、パワー半導体電圧Ｕ２は第２の電界効果トランジスタＴ２のドレインに関連している。
【００２５】
図２および図３の実施形態では、第１および第２の電界効果トランジスタＴ１とＴ２とはｎチャネル電界効果トランジスタとして構成されており、より厳密にいえばｎチャネルＭＯＳＦＥＴとして構成されており、他方図４の実施形態では、第１および第２の電界効果トランジスタＴ１とＴ２とはｐチャネル電界効果トランジスタとして構成されており、より厳密にいえばｐチャネルＭＯＳＦＥＴとして構成されている。
【００２６】
第１および第２のパワー半導体回路４と４’はそれぞれ制御機構３を有している。制御機構３は、駆動機構２と低電圧検出回路５とを有している。それぞれの駆動機構２は電界効果トランジスタＴ１またはＴ２を駆動するように構成されており、電界効果トランジスタＴ１またはＴ２のそれぞれのゲートＧと電気接続されている。さらに、それぞれの駆動機構２とそれぞれの低電圧検出回路５とは電界効果トランジスタＴ１またはＴ２のそれぞれのソースＳと電気接続されている。それぞれの駆動機構２は、とりわけ、両駆動機構２に共通に割り当てられている上位の制御部（図示せず）によって発生されるそれぞれの制御信号Ａ１またはＡ２に依存して、電界効果トランジスタＴ１またはＴ２のそれぞれの制御接続部Ｇにそれぞれの駆動電圧Ｕａを発生させる。第１および第２の電界効果トランジスタＴ１とＴ２とは、それぞれの駆動電圧Ｕａの高さに依存してオンオフされる。それぞれの制御信号Ａ１またはＡ２は通電命令の形態（たとえばそれぞれの駆動機構２の入力部に印加される論理値「１」の形態）であってよく、該通電命令はそれぞれの駆動機構２に信号を送って、該駆動機構に割り当てられている電界効果トランジスタＴ１またはＴ２を通電させ、或いは、遮電命令（たとえばそれぞれの駆動機構２の入力部に印加される論理値「０」の形態）であってよく、該遮電命令はそれぞれの駆動機構２に信号を送って、該駆動機構に割り当てられている電界効果トランジスタＴ１またはＴ２を遮電する。
【００２７】
それぞれの低電圧検出回路５は、それぞれの電界効果トランジスタＴ１またはＴ２のドレインとストの間に印加されるパワー半導体電圧Ｕ１またはＵ２が特定の電圧値Ｕｗを下回ったときに低電圧検出信号Ｆを発生させるように構成されている。
【００２８】
それぞれの駆動機構２は、該駆動機構に割り当てられる、それぞれの電界効果トランジスタＴ１またはＴ２を通電させるための通電命令とそれぞれの低電圧検出信号Ｆとがあるときにそれぞれの電界効果トランジスタＴ１またはＴ２を通電させるように構成されている。すなわちそれぞれの駆動機構２は、通電命令と低電圧検出信号との双方が存在するときにはじめて、つまり低電圧検出回路５によって低電圧が検出されたときにはじめて、該駆動機構に割り当てられる電界効果トランジスタＴ１またはＴ２を通電させる。
【００２９】
駆動機構２が遮電命令を受けると、駆動機構２は好ましくは該駆動機構に割り当てられている電界効果トランジスタＴ１またはＴ２を直接に遮電する。
【００３０】
図２には、第１の電界効果トランジスタＴ１が通電されていて第２の電界効果トランジスタＴ２が遮電され、第１の電界効果トランジスタＴ１を電流Ｉが流れている切換え状態から出発して、第１の電界効果トランジスタＴ１を遮電して第２の電界効果トランジスタＴ２を通電したときに発生する電圧推移および個々の時点が図示されている。
【００３１】
時点ｔ０では、第１のパワー半導体回路４の駆動機構２は上位の制御部から遮電命令を受けて、第１の電界効果トランジスタＴ１を遮電させる。第１の電界効果トランジスタＴ１は時点ｔ１で完全に遮電され、すなわち時点ｔ１では、第１の電界効果トランジスタＴ１のドレインから第１の電界効果トランジスタＴ１を通って第１の電界効果トランジスタＴ１のソースへもはや電流は流れない。電界効果トランジスタのゲート容量のチャージリバーサルにはある程度の時間が必要であるので、遮電命令の受信と電界効果トランジスタの実際の遮電との間には時間的遅延（ｔ１−ｔ０）が発生する。好ましくは時点ｔ０で、または、時点ｔ０の直後に、本実施形態では時点ｔ２で、第２のパワー半導体回路４’の駆動機構２は上位の制御部から通電命令を受ける。しかしながら、この時点ではまだ低電圧検出信号Ｆが第２のパワー半導体回路４’の駆動機構２によって受信されないので、前記通電命令は第２のパワー半導体回路４’の駆動機構２によって実施されない。
【００３２】
第１の電界効果トランジスタＴ１が時点ｔ１で遮電された後、第１および第２の電界効果トランジスタＴ１およびＴ２のソースとドレインとの間にある寄生容量Ｃｐのチャージをリバースするチャージリバーサルを行う。その際パワー半導体電圧Ｕ２は、第２の電界効果トランジスタＴ２の内部フリーホイールダイオードＤ’の閾値電圧Ｕｓを越えて、或いは、第２のパワー半導体回路４’の外部フリーホイールダイオードＤ”が設けられている場合にはその閾値電圧を越えて、当該フリーホイールダイオードＤ’またはＤ”が導通状態になり、電流Ｉを通すまで、降下する。閾値電圧Ｕｓとは、フリーホイールダイオードＤ’またはＤ”が順方向で導通状態になるときの電圧であり、すなわちフリーホイールダイオードＤ’またはＤ”を電流が流れ始める時の電圧である。閾値電圧は、たとえば珪素をベースにしたフリーホイールダイオードの場合通常ほぼ０．７Ｖであるが、たとえばフリーホイールダイオードとしてショトッキーダイオードを使用する場合には、閾値電圧Ｕｓはこれよりもかなり低くてよい。たとえば炭化珪素をベースにしたフリーホイールダイオードの場合には、閾値電圧Ｕｓは著しくより高くてもよい。
【００３３】
第２のパワー半導体回路４’のフリーホイールダイオードＤ’またはＤ”内、或いは、第２のパワー半導体回路４’内には、第２の電界効果トランジスタＴ２がパワー半導体電圧Ｕ２のゼロ通過点の範囲で通電されたとき、典型的にはパワー半導体電圧Ｕ２のゼロ通過点で通電されたときに、非常にわずかではあるがエネルギーロスが発生する。これに対応することは第１のパワー半導体回路４のフリーホイールダイオードＤ’またはＤ”に対しても、或いは、第１のパワー半導体回路４に対してもエネルギー的に同様に発生し、すなわち第１の電界効果トランジスタＴ１がパワー半導体電圧Ｕ１のゼロ通過点の範囲内で通電されたとき、典型的にはパワー半導体電圧Ｕ１のゼロ通過点で通電されたときにエネルギーロスが発生する。
【００３４】
時点ｔ３では、パワー半導体電圧Ｕ２が特定の電圧値Ｕｗを下回り、その結果第２のパワー半導体回路４’の低電圧検出回路５が低電圧検出信号Ｆを発生させる。第２のパワー半導体回路４’の駆動機構２はこの低電圧検出信号Ｆを受信し、低電圧検出信号Ｆと第２の電界効果トランジスタＴ２に対する通電命令との双方が存在するので、第２の電界効果トランジスタＴ２が通電し、該第２の電界効果トランジスタは時点ｔ６で完全に通電状態にある。電界効果トランジスタのゲート容量のチャージリバースにはある程度の時間が必要であるので、第２のパワー半導体回路４の駆動機構２からの低電圧検出信号の受信と、第２の電界効果トランジスタＴ２の実際の完全な通電との間には、常に時間的遅延（ｔ６−ｔ３）が発生する。
【００３５】
駆動機構２により、低電圧検出回路５との連動で、フリーホイールダイオードＤ’またはＤ”は、該フリーホイールダイオードに対し逆並列で接続されている電界効果トランジスタを通電することによってフリーホイールダイオードを介して印加されるパワー半導体電圧のゼロ通過点の範囲で常に橋絡され、したがってフリーホイールダイオードＤ’またはＤ”はいずれの場合にも非常に短い時間だけ全電流Ｉを耐えればよく、その後電流Ｉの大部分は、フリーホイールダイオードに対し逆並列接続されている電界効果トランジスタによって受け取られる。その際電界効果トランジスタの特性を活用する。すなわち、電界効果トランジスタが逆方向に通電されたときも、つまりｎチャネル電界効果トランジスタの場合には該電界効果トランジスタのソースからドレインの方向に通電され、ｐチャネル電界効果トランジスタの場合には該電界効果トランジスタのドレインからソースの方向へ通電されたときにも、電界効果トランジスタが破壊または損傷することなく電流を誘導できるという特性を活用する。
【００３６】
これとは逆に、技術的に慣用されているパワー半導体回路の場合は、比較的長い固定設定時間後にして第１の電界効果トランジスタＴ１が遮電信号を得た後に、第２の電界効果トランジスタＴ２が通電され、その結果技術的に慣用されているパワー半導体回路の場合は、図２において第２の電界効果トランジスタＴ２は時点ｔ６後に比較的長く通電され、よってフリーホイールダイオードＤ’またはＤ”で比較的大きなエネルギーロスが発生する。
【００３７】
第２のパワー半導体回路４の駆動機構２からの低電圧検出信号Ｆの受信と、第２の電界効果トランジスタＴ２の実際の完全な通電との間の時間的遅延（ｔ６−ｔ３）を補償し、第２の電界効果トランジスタに印加されるパワー半導体電圧Ｕ２のゼロ通過点に可能な限り近い位置で完全な通電を可能にするため、特定の電圧値Ｕｗが、０ボルトと、第２の電界効果トランジスタＴ２の遮電状態で第２のパワー半導体回路４’の作動中に定常的に印加されるパワー半導体電圧Ｕ２の＋３０％との間にあるのが有利である。本実施形態の範囲内では、第２の電界効果トランジスタＴ２の遮電状態で第２のパワー半導体回路４’の作動中に定常的に印加されるパワー半導体電圧Ｕ２は、第１および第２の電界効果トランジスタＴ１とＴ２とから成る直列回路を介して印加される直流電圧Ｕｋと一致している。というのは、第２のパワー半導体回路４’が作動しているときは第１のパワー半導体回路４も作動しており、第２の電界効果トランジスタＴ２が遮電されていれば、第２の電界効果トランジスタＴ１は通電状態にあり、その結果第２の電界効果トランジスタＴ２の遮電状態で直流電圧Ｕｋが該第２の電界効果トランジスタＴ２のドレインＤとソースＳとの間に印加されるからである。なお、「定常的」という概念は、パワー半導体電圧Ｕ２が定常状態にあるという意味であり、その結果スイッチ操作をしたときにパワー半導体電圧Ｕ２の短時間の電圧オーバーシュートが生じたとしても、これを度外視する。
【００３８】
第１の電界効果トランジスタＴ１から第２の電界効果トランジスタＴ２へ電流Ｉを整流する際に横電流が発生しないように保証すべき場合には、すなわち正の直流電圧接続部ＤＣ＋から第１の電界効果トランジスタＴ１と第２の電界効果トランジスタＴ２とを通って負の直流電圧接続部ＤＣ−への電流が発生しないよう保証すべき場合には、たとえば第１および第２の電界効果トランジスタＴ１とＴ２とがその切換え挙動に関してたとえば大きな部品公差のためにかなり異なっている場合には、特定の電圧値Ｕｗは負の値から０ボルトまでであるのが有利であり、負の値の絶対値は、第２の電界効果トランジスタＴ２の逆並列で接続されている内部フリーホイールダイオードＤ’の、または、第２の電界効果トランジスタＴ２に対し逆並列接続されている外部フリーホイールダイオードＤ”の、９０％である。
【００３９】
したがって、特定の電圧値Ｕｗは、負の値（その絶対値は、第２の電界効果トランジスタＴ２の逆並列接続されている内部フリーホイールダイオードＤ’の閾値電圧Ｕｓの、または、第２の電界効果トランジスタＴ２に対し逆並列接続されている外部フリーホイールダイオードＤ”の、９０％である）と、第２の電界効果トランジスタＴ２の遮電状態にして第２のパワー半導体回路４’が作動しているときに定常的に印加されるパワー半導体電圧Ｕ２の＋３０％の値との間にあるのが有利である。図２では、特定の電圧値Ｕｗの有利な限界値が図示されている。
【００４０】
好ましくは、特定の電圧値Ｕｗの値は、第２の電界効果トランジスタＴ２を通電する直前に発生するパワー半導体電圧Ｕ２の変化速度Ｖｕに依存しており、パワー半導体電圧Ｕ２の変化速度Ｖｕが低いときよりも変化速度Ｖｕが高いときのほうがより高い。なお、パワー半導体電圧Ｕ２の変化速度Ｖｕは、ある特定の時間Δｔにわたるパワー半導体電圧Ｕ２の変化ΔＵを前記特定の時間Δｔで割った値（Ｖｕ＝｜ΔＵ／Δｔ｜）として定義されている。これにより、第２の電界効果トランジスタＴ２は、パワー半導体電圧Ｕ２が緩速に降下する場合よりも急速に降下する場合のほうがより高速に通電されることを達成できる。これによって、第２のパワー半導体回路４’の作動中に強く変動する負荷挙動または作動挙動が発生しても、可能な限りエネルギーロスの少ない第２の電界効果トランジスタＴ２の切換えが保証されている。
【００４１】
場合によっては、駆動機構２は次のように構成されていてよく、すなわち通電命令を受けた際、特定の待ち時間経過後に、該駆動機構に付設されている電界効果トランジスタＴ１またはＴ２を、低電圧検出信号Ｆが存在しているかどうかに関係なく通電させるように構成されていてよい。待ち時間は好ましくは３ｎｓないし８μｓである。何らかの理由から、たとえばパワー半導体回路４’を外部で作動させるシチュエーションの場合に、パワー半導体電圧Ｕ２が長い時間特定の電圧値Ｕｗを下回らないときは、駆動機構２からの通電命令の受信後、待ち時間が経過した後に、いかなる場合も第２の電界効果トランジスタＴ２を通電させる。
【００４２】
第１および第２の電界効果トランジスタＴ１とＴ２は、好ましくはそれぞれＭＯＳＦＥＴまたはＪＦＥＴとして構成されている。
【００４３】
図３には、第２のパワー半導体回路４’と、低電圧検出回路５の特に有利な構成とが図示されており、第１および第２のパワー半導体回路４と４’とは同一に構成されている。なお、第１および第２の電界効果トランジスタＴ１とＴ２はｐチャネル電界効果トランジスタとして構成されている。
【００４４】
第１および第２のパワー半導体回路４と４’とのそれぞれの低電圧検出回路５は、限界値監視ユニット６と、第１のダイオードＤ１と、第１のコンデンサＣ１と、電気抵抗器Ｒ１とを有し、この場合限界値監視ユニット６の第１の入力部と、第１のコンデンサＣ１の第１の接続部と、第１のダイオードＤ１のアノードと、電気抵抗器Ｒ１の第１の接続部とは、電気回路結節点７と電気接続され、第１のダイオードＤ１のカソードは、それぞれの低電圧検出回路５に付設されている電界効果トランジスタＴ１またはＴ２のドレインＤと電気接続され、第１のコンデンサＣ１の第２の接続部は、それぞれの電界効果トランジスタＴ１またはＴ２のソースＳと電気接続され、限界値監視ユニット６は次のように構成され、すなわちそれぞれの低電圧検出回路５に付設されている電界効果トランジスタＴ１またはＴ２のドレインＤとソースＳとの間に印加されるパワー半導体電圧Ｕ１またはＵ２が特定の電圧値Ｕｗを下回ったときに低電圧検出信号Ｆを発生させ、その結果限界値監視ユニット６の第１の入力部と、それぞれの低電圧検出回路５に付設されている電界効果トランジスタＴ１またはＴ２のドレインＤとの間に印加される電圧Ｕ３が、限界値監視ユニット６の第２の入力部に印加される参照電圧Ｕｒを下回るように構成されている。
【００４５】
電気抵抗器Ｒ１の第２の接続部には、好ましくは充電電圧Ｕｖが印加される。参照電圧Ｕｒの大きさを選定することで、特定の電圧値Ｕｗの大きさが決定される。本実施形態の範囲内では、充電電圧Ｕｖと参照電圧Ｕｒとは、低電圧検出回路５の内部回路によって発生させる。この内部回路は、図を簡潔にするため、また本発明の理解にとって重要ではないので図３に図示していない。これとは択一的に、電気抵抗器Ｒ１の第２の接続部は第１のコンデンサＣ１の第２の接続部とも電気的に接続されていてよい（図３には図示せず）。これによって低電圧検出回路５の特に簡潔な構成が可能になる。
【００４６】
それぞれの限界値監視ユニット６は、第１のダイオードＤ１の代わりに、または、第１のダイオードＤ１に加えて、第２のコンデンサＣ２を有していてよく、この場合第２のコンデンサＣ２の第１の接続部は電気回路結節点７と電気接続され、第２のコンデンサＣ２の第２の接続部は、それぞれの低電圧検出回路５に付設されているそれぞれの電界効果トランジスタＴ１またはＴ２のドレインＤと電気接続されている。第２のコンデンサＣ２は、それぞれの回路結節点７に対するパワー半導体電圧Ｕ１またはＵ２の容量過結合を可能にする。第２のコンデンサＣ２の容量が大きければ大きいほど、且つパワー半導体電圧Ｕ１またはＵ２の変化速度Ｖｕが高ければ高いほど、それぞれの回路結節点７に対するパワー半導体電圧Ｕ１またはＵ２の過結合は大きくなり、その結果限界値監視ユニット６の第１の入力部と、それぞれの低電圧検出回路５に付設されている電界効果トランジスタＴ１またはＴ２のドレインＤとの間に印加される電圧Ｕ３は、変化速度Ｖｕが低い場合よりも変化速度Ｖｕが高いほうがより多く変化する。これにより、第２の電界効果トランジスタＴ２を通電する直前に発生するパワー半導体電圧Ｕ２の変化速度Ｖｕに対する特定の電圧値Ｕｗの前述の依存性を達成でき、その結果特定の電圧値Ｕｗの値は、パワー半導体電圧Ｕ２の変化速度Ｖｕが低い場合よりも、変化速度Ｖｕが高い場合のほうがより高くなる。
【００４７】
図４には、第２のパワー半導体回路４’と、低電圧検出回路５の特に有利な構成とが図示されており、第１および第２のパワー半導体回路４と４’とは同一に構成されている。なお、図３の場合とは異なり、第１および第２の電界効果トランジスタＴ１とＴ２とはｐチャネル電界効果トランジスタとして構成されている。したがって、図４では、第１および第２の電界効果トランジスタＴ１およびＴ２のソースおよびドレイン接続部は、図３または図１のものに比べて交換されている。その他の点では、図４の実施形態は、構成要件の可能な有利な実施形態および択一的な構成並びにそれらの機能を含めて図３の実施形態に対応しているが、ただし図４の実施形態では、第１のダイオードＤ１のカソードが電気回路結節点７と電気接続され、第１のダイオードＤ１のアノードがそれぞれの低電圧検出回路５に付設されている電界効果トランジスタＴ１またはＴ２のドレインＤと電気接続されている。
【００４８】
それぞれの限界値監視ユニット６の第１の入力部と第１または第２の電界効果トランジスタＴ１またはＴ２のソースとの間に印加される電圧Ｕ３は、本発明では、第１または第２の電界効果トランジスタＴ１またはＴ２をｎチャネル電界効果トランジスタとして構成した場合、それぞれのパワー半導体回路４または４’の第１または第２の電界効果トランジスタＴ１またはＴ２のソースに関連しており（図３を参照）、第１または第２の電界効果トランジスタをｐチャネル電界効果トランジスタとして構成した場合には、それぞれのパワー半導体回路４または４’の限界値監視ユニット６の第１の入力部に関連している（図４を参照）。
【００４９】
図２には、第１の電界効果トランジスタＴ１が通電され、且つ第２の電界効果トランジスタＴ２が遮電され、且つ電流Ｉが第１の電界効果トランジスタＴ１を流れる切換え状態から出発して、第１の電界効果トランジスタＴ１を遮電し、第２の電界効果トランジスタＴ２を通電したときに発生する電圧推移および時点が図示されている。逆の場合には、すなわち第２の電界効果トランジスタＴ２が通電され、且つ第１の電界効果トランジスタＴ１が遮電され、且つ電流Ｉが第２の電界効果トランジスタＴ２を流れる切換え状態から出発して、第２の電界効果トランジスタＴ２を遮電し、第１の電界効果トランジスタＴ１を通電した場合には、切換え過程は対応的に経過し、その際図２では、パワートランジスタ電圧Ｕ１とＵ２の符号が入れ替わっており、図２に対する対応する説明では、第１および第２の電界効果トランジスタＴ１とＴ２の説明が内容的に入れ替わり、第１および第２のパワー半導体回路４と４’の説明が内容的に入れ替わっている。
【００５０】
なお、第１の電界効果トランジスタＴ１に対して他の第１の電界効果トランジスタが並列に電気接続されていてよく、第２の電界効果トランジスタＴ２に対してさらに他の第２の電界効果トランジスタが並列に電気接続されていてよい。これによって、第１および第２のパワー半導体回路４と４’の電流耐性を向上させることができる。
【００５１】
さらに、本発明の異なる実施形態の構成要件が互いに排除しあわない限りは、これらの構成要件を任意に組み合わせできることは言うまでもない。
【符号の説明】
【００５２】
１              パワー半導体回路装置
２              駆動機構
３              制御機構
４，４’        パワー半導体回路
５              低電圧検出回路
６              限界値監視ユニット
７              電気回路結節点
Ｃ１            第１のコンデンサ
Ｃ２            第２のコンデンサ
Ｄ              電界効果トランジスタのドレイン
Ｄ’，Ｄ”      フリーホイールダイオード
Ｄ１            第１のダイオード
Ｄ２            第２のダイオード
Ｆ              低電圧検出信号
Ｇ              電界効果トランジスタのゲート
Ｒ１            電気抵抗器
Ｓ              電界効果トランジスタのソース
Ｕ１，Ｕ２      パワー半導体電圧
Ｕｗ            特定電圧値
Ｔ１，Ｔ２      電界効果トランジスタ
Ｕｒ            参照電圧
Ｖｕ            パワー半導体電圧の変化速度
【図１】
0006757608.tif 000002
【図２】
0006757608.tif 000003
【図３】
0006757608.tif 000004
【図４】
0006757608.tif 000005