(57)【特許請求の範囲】
【請求項１】
演算トランスコンダクタンス増幅器（ＯＴＡ）であって、
第１のノード及び第２のノードと、
入力を受けるための差動トランジスタ対と、ここにおいて、前記差動トランジスタ対は、前記第１のノード及び前記第２のノードに結合される、
前記入力に対する応答を出力するための一対の出力ノードと、ここにおいて、前記一対の出力ノードにおける前記応答は、第１の周波数ポールを備える、
前記一対の出力ノードに結合されたカスコードトランジスタ対と、ここにおいて、前記一対の出力ノードは、前記カスコードトランジスタ対を介して前記差動トランジスタ対に結合される、
前記第１のノードと前記第２のノードとの間に結合された容量性素子と、ここにおいて、前記応答は、第２の周波数ポールを含み、前記第２の周波数ポールは、前記容量性素子によって導入され、前記第２の周波数ポールは、前記第１の周波数ポールよりも高い周波数にあり、前記第２の周波数ポールにおけるゲインは、ゼロよりも小さい、
前記一対の出力ノードに結合された少なくとも１つの容量性負荷と、ここにおいて、前記第１の周波数ポールは、前記少なくとも１つの容量性負荷の関数であり、前記第２の周波数ポールは、前記容量性素子の関数であり、前記容量性素子及び前記少なくとも１つの容量性負荷は、同じタイプのキャパシタを備える、
を備えるＯＴＡ。
【請求項２】
前記差動トランジスタ対及び前記カスコードトランジスタ対は、第１のタイプの金属酸化膜半導体（ＭＯＳ）トランジスタを備える、請求項１に記載のＯＴＡ。
【請求項３】
前記カスコードトランジスタ対に結合された第２のカスコードトランジスタ対を更に備え、ここにおいて、前記第２のカスコードトランジスタ対は、第２のタイプの金属酸化膜半導体（ＭＯＳ）トランジスタを備える、請求項２に記載のＯＴＡ。
【請求項４】
前記応答のゲイン、前記容量性素子のキャパシタンス及び前記少なくとも１つの容量性負荷のキャパシタンスは、前記応答の位相マージンがおおよそ４０〜９０度となるように設定される、請求項１に記載のＯＴＡ。
【請求項５】
前記ＯＴＡは、シグマ−デルタアナログ／デジタル変換の積分機能を実行するように構成される、請求項１に記載のＯＴＡ。
【請求項６】
前記ＯＴＡは、単一段である、請求項１に記載のＯＴＡ。
【請求項７】
演算トランスコンダクタンス増幅器（ＯＴＡ）のための方法であって、
差動トランジスタ対において入力を受けることと、
一対の出力ノードを通して電流を流すことと、ここにおいて、容量性素子は、前記一対の出力ノードに結合される、
第１の周波数ポール及び第２の周波数ポールを有する応答を、前記一対の出力ノードにおいて、出力することと、ここで、前記第２の周波数ポールは、前記容量性素子によって導入され、ここにおいて、前記第２の周波数ポールは、前記第１の周波数ポールよりも高い周波数にあり、前記第２の周波数ポールにおけるゲインは、ゼロよりも小さい、
前記一対の出力ノードに結合されたカスコードトランジスタ対を通して電流を流すこと、ここにおいて、前記一対の出力ノードは、前記カスコードトランジスタ対を介して前記差動トランジスタ対に結合される、
前記一対の出力ノードに結合された少なくとも１つの容量性負荷と、ここにおいて、前記第２の周波数ポールは、前記容量性素子の関数であり、前記容量性素子及び前記少なくとも１つの容量性負荷は、同じタイプのキャパシタを備える、
を備える方法。
【請求項８】
前記差動トランジスタ対及び前記カスコードトランジスタ対は、第１のタイプの金属酸化膜半導体（ＭＯＳ）トランジスタを備える、請求項７に記載の方法。
【請求項９】
前記カスコードトランジスタ対に結合された第２のカスコードトランジスタ対を通して電流を流すことを更に備え、ここにおいて、前記第２のカスコードトランジスタ対は、第２のタイプの金属酸化膜半導体（ＭＯＳ）トランジスタを備える、請求項８に記載の方法。
【請求項１０】
前記応答のゲイン、前記容量性素子のキャパシタンス及び前記少なくとも１つの容量性負荷のキャパシタンスは、前記応答の位相マージンがおおよそ４０〜９０度となるように設定される、請求項７に記載の方法。
【請求項１１】
前記入力を積分することと、
前記積分に基づいて、シグマ−デルタアナログ／デジタル変換を実行することと
を更に備える、請求項７に記載の方法。
【発明の詳細な説明】
【関連出願への相互参照】
【０００１】
[0001]本願は、参照により全体が本明細書に明確に組み込まれる、２０１４年１２月１０日に出願された「LOW POWER OPERATIONAL TRANSCONDUCTANCE AMPLIFIER」と題する米国特許出願第１４／５６６，５３９号の利益を主張する。
【技術分野】
【０００２】
[0002]本開示は一般に、電子回路に関し、より詳細には、低電力演算トランスコンダクタンス増幅器（ＯＴＡ）に関する。
【背景技術】
【０００３】
[0003]ワイヤレス通信技術及びモバイル電子デバイス（例えば、セルラ電話、タブレット、ラップトップ、等）は、過去数年にわたって人気と使用が高まってきている。益々、モバイル電子デバイスは、複雑さが増してきており、現在、複数のプロセッサと、モバイルデバイスのユーザが、複雑且つ電力消費の高いソフトウェアアプリケーション（例えば、ウェブブラウザ、ビデオストリーミングアプリケーション、等）を実行することを可能にする他のリソースとを共通して含む。
【０００４】
[0004]モバイルデバイスにおけるより多くの処理機能に対する絶えず増大する需要により、低消費電力が、モバイル電子デバイスの構成要素に対して一般設計要件になった。ＯＴＡは、今日のワイヤレス技術の重要な構成要素である。例えば、ワイヤレストランシーバは、受けたアナログ信号をデジタル化するために、デルタ−シグマアナログ／デジタルコンバータ（ＡＤＣ）を使用し得る。ＯＴＡは、そのようなデルタ−シグマＡＤＣのための積分器に使用され得る。デルタ−シグマＡＤＣのタイミング要件を満たすために、ＯＴＡは、大きな消費電力を必要とし得る。典型的に、ＯＴＡは、他のデルタ−シグマＡＤＣ構成要素よりも多くの電力を要求する。
【発明の概要】
【０００５】
[0005]本開示のある態様では、ＯＴＡに関する方法及び装置が提供される。ＯＴＡは、第１のノード及び第２のノードを含む。ＯＴＡは、入力を受けるための差動トランジスタ対を更に含む。差動トランジスタ対は、第１のノード及び第２のノードに結合される。ＯＴＡは、入力に対する応答を出力するための一対の出力ノードを含む。一対の出力ノードにおける応答は、第１の周波数ポールを含む。容量性素子は、第１のノードと第２のノードとの間に結合される。応答は、容量性素子に基づいて、第２の周波数ポールを含む。第２の周波数ポールは、第１の周波数ポールよりも大きい周波数にある。
【図面の簡単な説明】
【０００６】
【図１】[0006]図１は、例示的な実施形態が含まれ得るワイヤレスデバイス及びシステムを例示する。
【図２】[0007]図２は、例示的な実施形態が含まれ得るワイヤレスデバイスの一部のブロック図である。
【図３】[0008]図３は、例示的な実施形態のＯＴＡを例示する。
【図４】[0009]図４は、第２の周波数ポールキャパシタを有さないＯＴＡを例示する。
【図５】[0010]図５は、第２の周波数ポールキャパシタを有するＯＴＡ及び第２の周波数ポールキャパシタを有さないＯＴＡの応答を備えるボードプロットを例示する。
【図６】[0011]図６は、位相マージンに基づいた様々なＯＴＡ応答を例示する。
【図７】[0012]図７は、例示的な実施形態のＯＴＡの動作のフローチャートである。
【発明の詳細な説明】
【０００７】
[0013]添付の図面に関連して以下に示される詳細な説明は、様々な構成の説明を意図したものであり、本明細書で説明される概念が実施され得る唯一の構成を表すことを意図したものではない。詳細な説明は、様々な概念の完全な理解を提供するために特定の詳細を含む。しかしながら、これらの概念がこれらの特定の詳細なしに実施され得ることは当業者には明らかであろう。幾つかの事例では、そのような概念を曖昧にしないために、周知の構造及び構成要素はブロック図の形式で示される。「例示的」という用語は、本明細書では、「実例、事例又は例示としての機能を果たす」を意味するために使用される。「例示的」として本明細書で説明される任意の設計は、必ずしも、他の設計よりも好ましい又は有利であると解釈されるべきではない。
【０００８】
[0014]電気通信システムの幾つかの態様が、様々な装置及び方法に関連して提示されるであろう。これらの装置及び方法は、以下の詳細な説明で説明され、様々なブロック、モジュール、構成要素、回路、ステップ、プロセス、アルゴリズム、等（総称して「要素」と呼ばれる）によって付随の図面に例示される。これらの要素は、電子ハードウェア、コンピュータソフトウェア又はそれらの任意の組み合わせを使用して実現され得る。そのような要素がハードウェアとして実現されるかソフトウェアとして実現されるかは、特定の用途及びシステム全体に課される設計制約に依存する。
【０００９】
[0015]例として、１つの要素又は１つの要素の任意の部分若しくは複数の要素の任意の組み合わせが、１つ又は複数のプロセッサを含む「処理システム」を用いて実現され得る。プロセッサの例には、マイクロプロセッサ、マイクロコントローラ、デジタルシグナルプロセッサ（ＤＳＰ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、プログラマブル論理デバイス（ＰＬＤ）、ステートマシン、ゲート論理、ディスクリートハードウェア回路及び本開示全体を通して説明される様々な機能性を実行するように構成された任意の他の適切なハードウェアが含まれる。処理システム内の１つ又は複数のプロセッサはソフトウェアを実行し得る。ソフトウェアは、ソフトウェア、ファームウェア、ミドルウェア、マイクロコード、ハードウェア記述言語と呼ばれても、それ以外の名称で呼ばれても、命令、命令のセット、コード、コードセグメント、プログラムコード、プログラム、サブプログラム、ソフトウェアモジュール、アプリケーション、ソフトウェアアプリケーション、ソフトウェアパッケージ、ルーチン、サブルーチン、オブジェクト、実行ファイル、実行スレッド、プロシージャ、関数、等を意味すると広く解釈されるものとする。
【００１０】
[0016]従って、１つ又は複数の例示的な実施形態では、説明される機能は、ハードウェア、ソフトウェア、ファームウェア又はこれらの任意の組み合わせで実現され得る。ソフトウェアで実現される場合、これらの機能は、コンピュータ読取可能な媒体上の１つ又は複数の命令又はコードとして格納又は符号化され得る。コンピュータ読取可能な媒体はコンピュータ記憶媒体を含む。記憶媒体は、コンピュータによりアクセスされることができる任意の利用可能な媒体であり得る。限定ではなく例として、そのようなコンピュータ読取可能な媒体は、ランダムアクセスメモリ（ＲＡＭ）、読取専用メモリ（ＲＯＭ）、電気的消去可能プログラマブルＲＯＭ（ＥＥＰＲＯＭ（登録商標））、コンパクトディスク（ＣＤ）ＲＯＭ（ＣＤ−ＲＯＭ）若しくは他の光ディスク記憶装置、磁気ディスク記憶装置若しくは他の磁気記憶デバイス又はデータ構造又は命令の形式で所望のプログラムコードを搬送又は格納するために使用されることができ且つコンピュータによってアクセスされることができる任意の他の媒体を備えることができる。本明細書で使用される場合、ディスク（disk）及びディスク（disc）は、ＣＤ、レーザーディスク（登録商標）、光ディスク、デジタル多用途ディスク（ＤＶＤ）及びフロッピー（登録商標）ディスクを含み、ここで、ディスク（disk）は、通常磁気的にデータを再生し、ディスク（disc）は、レーザーを用いて光学的にデータを再生する。上記の組み合わせもまた、コンピュータ読取可能な媒体の範囲内に含まれるべきである。
【００１１】
[0017]図１は、例示的な実施形態が含まれ得るワイヤレスデバイス（例えば、ワイヤレスデバイス１１０）及びシステム（例えば、ワイヤレスシステム１２０，１２２）を例示する。ワイヤレスデバイス１１０は、異なるワイヤレスシステム１２０，１２２と通信する。ワイヤレスシステム１２０，１２２は各々、符号分割多元接続（ＣＤＭＡ）システム、モバイル通信のためのグローバルシステム（ＧＳＭ（登録商標））システム、ロングタームエボリューション（ＬＴＥ（登録商標））システム、ワイヤレスローカルエリアネットワーク（ＷＬＡＮ）システム又は何らかの他のワイヤレスシステムであり得る。ＣＤＭＡシステムは、広帯域ＣＤＭＡ（ＷＣＤＭＡ（登録商標））、ＣＤＭＡ １Ｘ若しくはｃｄｍａ２０００、時分割同期符号分割多元接続（ＴＤ−ＳＣＤＭＡ）又は何らかの他のバージョンのＣＤＭＡを実現し得る。ＴＤ−ＳＣＤＭＡは、ユニバーサル地上無線アクセス（ＵＴＲＡ）時分割複信（ＴＤＤ）１．２８Ｍｃｐｓオプション又は低チップレート（ＬＣＲ）とも呼ばれる。ＬＴＥは、周波数分割複信（ＦＤＤ）及び時分割複信（ＴＤＤ）の両方をサポートする。例えば、ワイヤレスシステム１２０は、ＧＳＭシステムであり得、ワイヤレスシステム１２２は、ＷＣＤＭＡシステムであり得る。別の例として、ワイヤレスシステム１２０は、ＬＴＥシステムであり得、ワイヤレスシステム１２２は、ＣＤＭＡシステムであり得る。
【００１２】
[0018]簡潔さのために、図１００は、１つの基地局１３０及び１つのシステムコントローラ１４０を含むワイヤレスシステム１２０と、１つの基地局１３２及び１つのシステムコントローラ１４２を含むワイヤレスシステム１２２とを示す。一般に、各ワイヤレスシステムは、任意の数の基地局と任意のセットのネットワークエンティティとを含み得る。各基地局は、その基地局のカバレッジ内のワイヤレスデバイスのための通信をサポートし得る。基地局はまた、ノードＢ、発展型ノードＢ（ｅＮＢ）、アクセスポイント、トランシーバ基地局、無線基地局、無線トランシーバ、トランシーバ機能、基本サービスセット（ＢＳＳ）、拡張サービスセット（ＥＳＳ）又は何らかの他の適切な専門用語でも呼ばれ得る。ワイヤレスデバイス１１０は、ユーザ機器（ＵＥ）、モバイルデバイス、リモートデバイス、ワイヤレスデバイス、ワイヤレス通信デバイス、局、モバイル局、加入者局、モバイル加入者局、端末、モバイル端末、リモート端末、ワイヤレス端末、アクセス端末、クライアント、モバイルクライアント、モバイルユニット、加入者ユニット、ワイヤレスユニット、リモートユニット、ハンドセット、ユーザエージェント又は何らかの他の適切な用語でも呼ばれ得る。ワイヤレスデバイス１１０は、セルラ電話、スマートフォン、タブレット、ワイヤレスモデム、携帯情報端末（ＰＤＡ）、ハンドヘルドデバイス、ラップトップコンピュータ、スマートブック、ネットブック、コードレス電話、ワイヤレスローカルループ（ＷＬＬ）局又は何らかの他の同様に機能するデバイス、等であり得る。
【００１３】
[0019]ワイヤレスデバイス１１０は、ワイヤレスシステム１２０及び／又は１２２と通信することが可能であり得る。ワイヤレスデバイス１１０はまた、ブロードキャスト局１３４のようなブロードキャスト局から信号を受信することが可能であり得る。ワイヤレスデバイス１１０はまた、１つ又は複数の全地球航法衛星システム（ＧＮＳＳ）において、衛星１５０のような衛星から信号を受信することが可能であり得る。ワイヤレスデバイス１１０は、ＧＳＭ、ＷＣＤＭＡ、ｃｄｍａ２０００、ＬＴＥ、８０２．１１、等のような、ワイヤレス通信のための１つ又は複数の無線技術をサポートし得る。「無線技術」、「無線アクセス技術」、「エアインターフェース」及び「規格」という用語は、交換可能に使用され得る。
【００１４】
[0020]ワイヤレスデバイス１１０は、ダウンリンク及びアップリンクを介してワイヤレスシステム内の基地局と通信し得る。ダウンリンク（即ち、順方向リンク）は、基地局からワイヤレスデバイスへの通信リンクを指し、アップリンク（即ち、逆方向リンク）は、ワイヤレスデバイスから基地局への通信リンクを指す。ワイヤレスシステムは、ＴＤＤ及び／又はＦＤＤを利用し得る。ＴＤＤについて、ダウンリンク及びアップリンクは、同じ周波数を共有し、ダウンリンク送信及びアップリンク送信は、異なる時間期間に、同じ周波数上で送られ得る。ＦＤＤについて、ダウンリンク及びアップリンクは、別々の周波数が割り振られる。ダウンリンク送信は、１つの周波数上で送られ得、アップリンク送信は、別の周波数上で送られ得る。ＴＤＤをサポートする幾つかの例示的な無線技術には、ＧＳＭ、ＬＴＥ及びＴＤ−ＳＤＣＭＡが含まれる。ＦＤＤをサポートする幾つかの例示的な無線技術には、ＷＣＤＭＡ、ｃｄｍａ２０００及びＬＴＥが含まれる。
【００１５】
[0021]図２は、例示的な実施形態が含まれ得るワイヤレスデバイス（例えば、ワイヤレスデバイス１１０）の一部のブロック図である。ワイヤレストランシーバ２１８は、双方向通信をサポートする送信機２２０及び受信機２５０を含む。送信機２２０及び／又は受信機２５０は、スーパーヘテロダインアーキテクチャ又はダイレクト変換アーキテクチャで実現され得る。スーパーヘテロダインアーキテクチャでは、信号は、複数の段においてＲＦとベースバンドとの間で（例えば、受信機のために、１つの段においてＲＦから中間周波数（ＩＦ）に、その後、別の段においてＩＦからベースバンドに）、周波数変換される。ゼロＩＦアーキテクチャとも呼ばれる、ダイレクト変換アーキテクチャでは、信号は、１つの段において、ＲＦとベースバンドとの間で周波数変換される。スーパーヘテロダイン及びダイレクト変換アーキテクチャは、異なる回路ブロックを使用し得る、及び／又は異なる要件を有し得る。図２に示される例示的な実施形態では、送信機２２０及び受信機２５０は、ダイレクト変換アーキテクチャで実現される。
【００１６】
[0022]送信経路において、ベースバンドプロセッサ２１０は、データをデジタル／アナログコンバータ（ＤＡＣ）２３０に供給する。ＤＡＣ２３０は、デジタル入力信号をアナログ出力信号に変換する。このアナログ出力信号は、フィルタ２３２に供給され、これは、このアナログ出力信号をフィルタ処理して、ＤＡＣ２３０による事前のデジタル／アナログ変換によって生じた画像を取り除く。増幅器２３４は、フィルタ２３２からの信号を増幅して、増幅されたベースバンド信号を供給するために使用される。ミキサ２３６は、この増幅されたベースバンド信号と、ＴＸ局部発振器２７６からのＬＯ信号とを受ける。ミキサ２３６は、増幅されたベースバンド信号をＬＯ信号と混合して、アップコンバート信号を供給する。フィルタ２３８は、アップコンバート信号をフィルタ処理して、周波数混合によって生じた画像を取り除くために使用される。電力増幅器（ＰＡ）２４０は、フィルタ２３８からの信号を増幅して、所望の出力電力レベルの出力ＲＦ信号を取得するために使用される。出力ＲＦ信号は、ワイヤレスチャネルを介した送信のために、デュプレクサ２６４を通してアンテナ２９０に送られる。
【００１７】
[0023]受信経路において、アンテナ２９０は、リモートデバイスによって送信された信号を受信し得る。受信ＲＦ信号は、デュプレクサ２６４を通して受信機２５０に送られ得る。受信機２５０内で、受信ＲＦ信号は、低ノイズ増幅器（ＬＮＡ）２５２によって増幅され、フィルタ２５４によってフィルタ処理され、入力ＲＦ信号が取得される。ミキサ２５６は、この入力ＲＦ信号と、ＲＸ局部発振器２８６からのＬＯ信号とを受ける。ミキサ２５６は、入力ＲＦ信号をＬＯ信号と混合して、ダウンコンバート信号を供給する。ダウンコンバート信号は、増幅されたダウンコンバート信号を取得するために増幅器２５８によって増幅される。フィルタ２６０は、増幅されたダウンコンバート信号をフィルタ処理して、周波数混合によって生じた画像を取り除くために使用される。フィルタ２６０からの信号が、ＡＤＣ２６２に供給される。ＡＤＣ２６２は、この信号をデジタル出力信号に変換する。デジタル出力信号は、更なる処理のためにベースバンドプロセッサ２１０に供給され得る。ＡＤＣ２６２は、積分機能（integration function）を実行するＯＴＡの例示的な実施形態を含むデルタ−シグマタイプのＡＤＣであり得る。
【００１８】
[0024]送信機２２０及び受信機２５０における信号の調整は、増幅器、フィルタ、ミキサ、等のうちの１つ又は複数の段によって実行され得る。これら回路は、図２に示される構成とは違って配列され得る。更に、図２に示されない他の回路もまた、送信機２２０及び受信機２５０において信号を調整するために使用され得る。例えば、インピーダンス整合回路が、ＰＡ２４０の出力に、ＬＮＡ２５２の入力に、アンテナ２９０とデュプレクサ２６４との間に、等に位置し得る。
【００１９】
[0025]図３は、例示的な実施形態のＯＴＡ（例えば、ＯＴＡ３００）を例示する。ＯＴＡ３００は、ノードＩＮ＋及びＩＮ−において差動入力を受け、ノードＶＯ＋及びＶＯ−において差動出力を出力する単一段のテレスコピックカスコード演算増幅器であり得る。ＯＴＡは、差動入力を受けるための差動トランジスタ対３２０を含む。差動トランジスタ対３２０は、Ｐ型金属酸化膜半導体（ＰＭＯＳ）トランジスタ３２２及び３２４を含む。一例では、差動トランジスタ対３２０は、（差動）入力を受けるための入力手段を提供する。差動トランジスタ対３２０は、電源電圧ＶＤＤに結合され、ＯＴＡ３００に電流を供給するＰＭＯＳトランジスタ３１０に結合される（例えば、電気的に接続される）。ＰＭＯＳトランジスタ３１０のゲートは、基準電圧Ｖｂ１に結合される。ＰＭＯＳトランジスタ３２２のゲートは、ノードＩＮ＋から入力を受ける。ＰＭＯＳトランジスタ３２２のドレインは、ノードＡ＋に結合される。ＰＭＯＳトランジスタ３２４のゲートは、ノードＩＮ−から入力を受ける。ＰＭＯＳトランジスタ３２４のドレインは、ノードＡ−に結合される。故に、差動トランジスタ対３２０は、ノードＡ＋及びＡ−に結合又は電気的に接続される。ノード（例えば、Ａ＋及びＡ−；Ｎ＋及びＮ−）の例には、差動トランジスタ対３２０及び第１のカスコード対３３０を接続する導通部（メタル、ポリシリコン、等）が含まれ得る。
【００２０】
[0026]容量性素子（例えば、第２の周波数ポールキャパシタＣＸ）は、ノードＡ＋及びＡ−に結合される（例えば、電気的に接続される）。一例では、第２の周波数ポールキャパシタＣＸのキャパシタンスは、１００ｆＦから２００ｆＦの範囲である。差動トランジスタ対３２０は、ノードＡ＋及びノードＡ−において第１のカスコード対３３０に更に結合される。第１のカスコード対３３０は、ＰＭＯＳトランジスタ３３２及び３３４を含む。ＰＭＯＳトランジスタ３３２は、ノードＡ＋及び出力ノードＶＯ＋に結合される。ＰＭＯＳトランジスタ３３４は、ノードＡ−及び出力ノードＶＯ−に結合される。ＰＭＯＳトランジスタ３３２及び３３４のゲートは両方とも、基準電圧Ｖｂ２に結合される。出力ノードＶＯ＋及びＶＯ−の各々は、負荷キャパシタＣＬに結合される。一例では、出力ノードＶＯ＋及びＶＯ−は、ＯＴＡ３００の応答を出力するための出力手段を提供する。出力ノードＶＯ＋及びＶＯ−の例には、第１のカスコード対３３０及び第２のカスコード対３４０を接続する導通部（メタル、ポリシリコン、等）が含まれ得る。
【００２１】
[0027]ＯＴＡ３００の負荷は、出力ノードＶＯ＋及びＶＯ−に結合された（例えば、電気的に接続された）抵抗器及び少なくとも１つの電流源（例えば、第２のカスコード対３４０及び電流源対３５０）を含み得る。第２のカスコード対３４０は、出力ノードＶＯ＋に結合されたＮ型金属酸化膜半導体（ＮＭＯＳ）トランジスタ３４２と、出力ノードＶＯ−に結合されたＮＭＯＳトランジスタ３４４とを含む。ＮＭＯＳトランジスタ３４２及び３４４のゲートは、基準電圧Ｖｂ３に結合される。電流源対３５０は、（ＮＭＯＳトランジスタ３４２を介して）出力ノードＶＯ＋に結合されたＮＭＯＳトランジスタ３５２と、（ＮＭＯＳトランジスタ３４４を介して）出力ノードＶＯ−に結合されたＮＭＯＳトランジスタ３５４とを含む。ＮＭＯＳトランジスタ３５２及び３５４のゲートは、基準電圧Ｖｂ４に結合される。第２のカスコード対３４０及び電流源対３５０は、接地（ＧＮＤ）であり得るＶＳＳに結合される。故に、一例では、第２のカスコード対３４０及び／又は電流源対３５０は、差動トランジスタ対３２０及び出力ノードＶＯ＋及びＶＯ−を介して電流を流す手段を提供する。
【００２２】
[0028]基準電圧Ｖｂ１、Ｖｂ２、Ｖｂ３及びＶｂ４は、ＯＴＡ３００を通して流れるバイアス電流を制御するように設定（configure）され、当技術分野において知られている電圧ジェネレータを用いて生成され得る。当業者が理解するであろうように、ＯＴＡ３００内のトランジスタのタイプは逆であり得る（例えば、差動トランジスタ対３２０がＮＭＯＳトランジスタであり得、負荷がＰＭＯＳカスコード対であり得る）。
【００２３】
[0029]ＯＴＡ３００の一態様では、第２の周波数ポールキャパシタＣＸは、ＯＴＡ３００の応答に第２の周波数ポールを導入する。故に、ＯＴＡ３００は、その応答において第１の周波数ポール及び第２の周波数ポールを有する単一段のテレスコピックカスコードＯＴＡである。比較のために、図４は、第２の周波数ポールキャパシタＣＸを有さないＯＴＡ４００を例示する。一例では、ＯＴＡ４００は、第２の周波数ポールキャパシタＣＸに欠けることを除き、ＯＴＡ３００と同じである。ＯＴＡ４００は、その応答において単一のポールを有する単一段のテレスコピックカスコードＯＴＡである。ＯＴＡ３００は、ＯＴＡ４００と比較して説明される。
【００２４】
[0030]図３を参照すると、例示的な実施形態のＯＴＡは、第１のノード（例えば、Ａ＋）及び第２のノード（例えば、Ａ−）を含み得る。例示的な実施形態のＯＴＡは、入力を受けるための差動トランジスタ対（例えば、３２０）を含み得る。差動トランジスタ対は、第１のノード（例えば、Ａ＋）及び第２のノード（例えば、Ａ−）に結合される。例えば、差動トランジスタ対３２０は、ＰＭＯＳトランジスタ３２２及び３２４を含み得る。ＰＭＯＳトランジスタ３２２及び３２４は、ノードＩＮ＋及びＩＮ−において入力を受ける。ＰＭＯＳトランジスタ３２２のドレインは、第１のノード（ノードＡ＋）に接続され、ＰＭＯＳトランジスタ３２４のドレインは、第２のノード（ノードＡ−）に接続される。例示的な実施形態のＯＴＡは、入力に対する応答を出力するための一対の出力ノード（例えば、ＶＯ＋及びＶＯ−）を更に含み得る。一対の出力ノードにおける応答は、第１の周波数ポールを含む。例えば、（以下で説明される）図５の周波数ｆ１を参照。例示的な実施形態のＯＴＡは、第１のノード（Ａ＋）と第２のノード（Ａ−）との間に結合された容量性素子（例えば、第２の周波数ポールキャパシタＣＸ）を更に含み得る。例示的な実施形態のＯＴＡの応答は、第２の周波数ポールを含み得、これは、容量性素子の関数である。第２の周波数ポール（周波数ｆ２）は、第１の周波数ポール（周波数ｆ１）よりも大きい周波数にある。例えば、以下で説明される図５の周波数ｆ２参照。
【００２５】
[0031]例示的な実施形態のＯＴＡは、一対の出力ノード（ＶＯ＋及びＶＯ−）に結合された少なくとも１つの容量性負荷を更に含み得る。例えば、出力ノードＶＯ＋及びＶＯ−に接続された負荷キャパシタＣＬ参照。第２の周波数ポール（周波数ｆ２）は、少なくとも１つ容量性負荷の関数である（例えば、図２及び付随の以下の説明参照）。例示的な実施形態のＯＴＡは、一対の出力ノード（ＶＯ＋及びＶＯ−）に結合されたカスコードトランジスタ対（例えば、３３０）を更に含み得る。一対の出力ノードは、カスコードトランジスタ対を介して差動トランジスタ対に結合される。例えば、カスコードトランジスタ対３３０は、ＰＭＯＳトランジスタ３３２及び３３４を含む。ＰＭＯＳトランジスタ３３２のドレインは、出力ノードＶＯ＋に接続され、ＰＭＯＳトランジスタ３３４のドレインは、出力ノードＶＯ−に接続される。出力ノードＶＯ＋及びＶＯ−は、カスコードトランジスタ対３３０を介して差動トランジスタ対３２０に接続される。差動トランジスタ対３２０及びカスコードトランジスタ対３３０は、第１のタイプのＭＯＳトランジスタ（例えば、ＰＭＯＳトランジスタ）を含み得る。
【００２６】
[0032]例示的な実施形態のＯＴＡは、カスコードトランジスタ対に結合された第２のカスコードトランジスタ対（例えば、３４０）を更に含み得る。第２のカスコードトランジスタ対は、第２のタイプのＭＯＳトランジスタ（例えば、ＮＭＯＳトランジスタ）を含む。例えば、第２のカスコードトランジスタ対３４０は、ＮＭＯＳトランジスタ３４２及び３４４を含む。ＮＭＯＳトランジスタ３４２のドレインは、カスコードトランジスタ対３３０のＰＭＯＳトランジスタ３３２のドレインに接続され、ＮＭＯＳトランジスタ３４４のドレインは、カスコードトランジスタ対３３０のＰＭＯＳトランジスタ３３４のドレインに接続される。更に、例示的な実施形態のＯＴＡでは、容量性素子（例えば、第２の周波数ポールキャパシタＣＸ）及び少なくとも１つ容量性負荷（例えば、ＣＬ）は、同じタイプのキャパシタを含む。例えば、第２の周波数ポールキャパシタＣＸ及び容量性負荷ＣＬは両方とも、金属−絶縁体−半導体キャパシタを含み得る。
【００２７】
[0033]例示的な実施形態のＯＴＡは、応答の位相マージンが、おおよそ４０〜９０度となるような、応答のゲイン、容量性素子のキャパシタンス及び少なくとも１つの容量性負荷のキャパシタンスを更に含み得る（以下の図５の説明参照）。例示的な実施形態のＯＴＡは、シグマ−デルタアナログ／デジタル変換の積分機能を更に実行し得る。例えば、ＡＤＣ２６２は、シグマ−デルタＡＤＣであり得、積分機能を実行する例示的な実施形態のＯＴＡを含む。更に、例示的なＯＴＡは、図３に示されるような単一段のＯＴＡであり得る。
【００２８】
[0034]図３を参照すると、例示的な実施形態のＯＴＡは、差動トランジスタ対において入力を受けるための手段を含み得る。そのような手段は、例えば、ノードＡ＋及びＡ−を含み得る。例示的な実施形態のＯＴＡは、一対の出力ノード（例えば、ＶＯ＋及びＶＯ−）を通して流を流すための手段を更に含み得る。容量性素子（例えば、ＣＬ）は、一対の出力ノードに結合される。例えば、そのような手段は、ノードＡ＋及びＡ−を通して電流を流すように動作するＰＭＯＳトランジスタ３１０を含み得る。例示的な実施形態のＯＴＡは、第１の周波数ポールと第２の周波数ポールとを有する応答を、一対の出力ノードにおいて、出力するための手段を更に含み得る。第２の周波数ポールは、容量性素子の関数であり、第２の周波数ポールは、第１の周波数ポールよりも大きい周波数にある。例えば、第２の周波数ポールＣＸは、（周波数ｆ１における）第１の周波数ポール及び（周波数ｆ２における）第２の周波数ポールを有する応答を、一対の出力モードＶＯ＋及びＶＯ−において、出力するように動作する。図５及び以下の付随の説明参照。（周波数ｆ２における）第２の周波数ポールは、容量性素子ＣＸの関数であり、（周波数ｆ２における）第２の周波数ポールは、（周波数ｆ１における）第１の周波数ポールよりも大きい周波数にある。
【００２９】
[0035]例示的な実施形態のＯＴＡは、一対の出力ノード（ＶＯ＋及びＶＯ−）に結合されたカスコードトランジスタ対（例えば、３３０）を通して電流を流すための手段を更に含み得る。一対の出力ノードは、カスコードトランジスタ対を介して差動トランジスタ対に結合される。例えば、そのような手段は、基準電圧Ｖｂ２をカスコードトランジスタ対３３０に供給するための接続を含み得る。基準電圧Ｖｂ２を供給する接続は、カスコードトランジスタ対３３０を通して電流を流す。例示的な実施形態のＯＴＡは、カスコードトランジスタ対に結合された第２のカスコードトランジスタ対（例えば、３４０）を通して電流を流すための手段を更に含み得る。（第２の）カスコードトランジスタ対３４０は、第２のタイプのＭＯＳ（例えば、ＮＭＯＳ）トランジスタを含む。そのような手段は、基準電圧Ｖｂ３をカスコードトランジスタ対３４０に供給するための接続を含み得る。基準電圧Ｖｂ３を供給する接続は、カスコードトランジスタ対３４０を通して電流を流す。例示的な実施形態のＯＴＡは、シグマ−デルタアナログ／デジタル変換の積分機能を実行するための手段を更に含み得る。例えば、ＡＤＣ２６２は、ＯＴＡ３００を含むシグマ−デルタＡＤＣであり得る。ＡＤＣ２６２内のＯＴＡ３００への接続は、シグマ−デルタアナログ／デジタル変換の積分機能を実行する手段を提供する。
【００３０】
[0036]図５は、第２の周波数ポールキャパシタを有するＯＴＡ３００及び第２の周波数ポールキャパシタを有さないＯＴＡ４００の応答を備えるボードブロットを例示する。プロット５１０は、周波数に対する応答のゲインを（デシベル即ちｄＢで）例示する。プロット５２０は、周波数に対する応答の位相を（度数で）例示する。第１のポール周波数ｆ１において、ゲインは、−２０ｄＢ／ｄｅｃの勾配で減少し始める。位相は、−４５度である。一例では、第１の周波数ポールは、トランスコンダクタンスの関数ｇｍ／ＣＬである。別の例では、第１の周波数ポールは、１／Ｒｏｕｔ×ＣＬであり、ここで、Ｒｏｕｔは、この例におけるＯＴＡ３００の出力抵抗である。トランスコンダクタンスｇｍは、ＯＴＡ３００の応答のゲインの例である。ユニティゲイン周波数ｆＵＧにおいて、ゲインは、０ｄＢ（ユニティゲイン）であり得る。単一ポールの（single-poled）ＯＴＡ４００の場合、ゲインは、−２０ｄＢ／ｄｅｃの勾配で減少し続け、位相は、−９０度で安定している。故に、ＯＴＡ４００の位相マージンは、９０度となるだろう（−９０度と−１８０度との間の位相間の差分）。ＯＴＡ３００の場合、応答における第２の周波数ポールが、周波数ｆ２において発生する。ゲインは、−４０ｄＢ／ｄｅｃへと勾配を変化させる。一例では、第２の周波数ポールは、トランスコンダクタンスの関数ｇｍ／ＣＸである。ＯＴＡ３００の位相マージンは、周波数ｆＵＧにおいて測定され得る。周波数ｆＵＧにおいて、位相マージンは、−１８０度までの、ＯＴＡ３００位相における差分であり、これは、９０度よりも小さい。一例では、ＯＴＡ３００の位相マージンは、７０度と９０度との間であり、依然として、性能要件（例えば、応答時間）を満たす。例示されるように、ＯＴＡ３００の応答は、ｆ１において第１の周波数ポールを、ｆ２において第２の周波数ポールを含み、ｆ２は、ｆ１よりも大きい周波数にある。
【００３１】
[0037]第２の周波数ポールキャパシタＣＸによって導入される第２の周波数ポールの特徴のうちの１つは、図５に示される、低減された位相マージンであり得る。図６は、位相マージンに基づいた様々なＯＴＡ応答を例示する。図６１０は入力である。図６２０−６４０は、様々な位相マージンにおける応答であり、ここで、応答は、点線で示されるリンギングを伴わない。図６２０は、図６１０において４５度の位相マージンで示される入力に対する応答である。ＯＴＡ３００の応答の例は、図６２０に類似し得る。図６３０は、図６１０において７０度の位相マージンで示される入力に対する応答である。ＯＴＡ３００の応答の例は、図６３０に類似し得る。図６４０は、図６１０において９０度の位相マージンで示される入力に対する応答である。従って、ＯＴＡ４００の応答は、図６４０に類似し得る。図６１０−６４０で示されるように、位相マージンが減少するに伴い、応答時間が改善する。しかしながら、応答におけるリンギングが増加し、結果として、リンギングなしの応答と比較して誤差を増加させる。一例では、４０度と９０度との間の位相マージンにおけるＯＴＡ３００は、ＯＴＡ４００よりも速い応答時間を有する。故に、ＯＴＡ３００の動作電流は、電力節約を達成するために低減され得るが、依然として、性能要件を満たす。
【００３２】
[0038]一例では、第２の周波数ポールキャパシタＣＸの値は、ＯＴＡ３００のトランスコンダクタンスｇｍ、負荷キャパシタＣＬの値及び位相マージンの関数であり得る。第２の周波数ポールキャパシタＣＸの追加は、位相マージンに甚大な影響は与えないだろう。故に、ＯＴＡ３００の１つの特徴は、位相マージンが、負荷キャパシタＣＬ（従って、トランスコンダクタンスｇｍ）及び第２の周波数ポールキャパシタＣＸの値を調整することで比較的容易に決定及び調整され得ることとなる。第２の周波数ポールキャパシタＣＸ及び負荷キャパシタＣＬは、同じタイプのキャパシタであり得る。例えば、それらは両方とも、金属−絶縁体−金属キャパシタであり得る。このように、両方の周波数ポールが同じタイプのキャパシタによって支配されるため、同じ位相マージンが、コーナ条件（例えば、電圧及び温度コーナ）にわたって維持され得る。
【００３３】
[0039]ＯＴＡ３００の応答は、以下のように説明され得る：
【数１】
0006692815.tif 000002
ここで、帯域幅ＢＷは、おおよそ、ｇｍとＣＬとの比である。一例では、位相マージンは、７０度をターゲットとしており、ＣＸは、１００ｆＦ〜２００ｆＦに設定される。応答における誤差は、以下の通りである：
【数２】
0006692815.tif 000003
ここで、ｅｒｒｎｏｒｍは、実際の応答と理想の応答（例えば、リンギングを伴わない応答）との間の差分であり、ｔは、時間である。
【００３４】
[0040]第２の周波数ポールキャパシタＣＸの追加は、スルーレート、ノイズ、線形性、同相除去比（ＣＭＲＲ）及び電源除去比（ＰＳＲＲ）のような、ＯＴＡ３００の他のパラメータに甚大な影響は与えないだろう。比較のために、第２の周波数ポールキャパシタＣＸを有さないＯＴＡ４００の応答は、以下のように説明され得る：
ＢＷ＝ｇｍ／ＣＬ
ここで、ＢＷは、ＯＴＡ４００の帯域幅である。一例では、位相マージンは、９０度をターゲットとしている。応答における誤差は、以下の通りである：
【００３５】
【数３】
0006692815.tif 000004
【００３６】
ここで、ｅｒｒｎｏｒｍは、実際の応答と理想の応答との間の差分であり、ｔは、時間である。
【００３７】
[0041]図７は、例示的な実施形態のＯＴＡ（例えば、ＯＴＡ３００）の動作のフローチャート７００である。点線で示されるステップは、オプションであり得る。７０２において、差動トランジスタ対（例えば、図３，３２０）において入力を受ける。７０４において、電流は、一対の出力ノードを通して流れる。（例えば、図３，ＶＯ＋及びＶＯ−）。容量性素子（例えば、図３，ＣＸ）は、一対の出力ノードに結合される。７０６において、応答が、一対の出力ノードにおいて出力される。応答は、（例えば、図５，ｆ１及びｆ２における）第１の周波数ポール及び第２の周波数ポールを有する。第２の周波数ポールは、容量性素子の関数である。第２の周波数ポールは、第１の周波数ポールよりも大きい周波数にある。７０８において、電流は、一対の出力ノードに結合されたカスコードトランジスタ対（例えば、図３，３３０）を通して流れる。一対の出力ノードは、カスコードトランジスタ対を介して差動トランジスタ対に結合される。７１０において、電流は、カスコードトランジスタ対（例えば、図３，３４０）に結合された第２のカスコードトランジスタ対を通して流れる。７１６において、受けた入力が積分される。７１８において、シグマ−デルタアナログ／デジタル変換が、積分に基づいて実行される（図２，ＡＤＣ２６２）。これらのステップの例は、図２−６及び付随の説明で説明される。
【００３８】
[0042]開示されたプロセスにおけるステップの特定の順序又は階層が例示的なアプローチの１つの例示であることは理解されるべきである。設計の選好に基づいて、これらのプロセスにおけるステップの特定の順序又は階層が並べ替えられ得ることは理解される。更に、幾つかのステップは、組み合されたり省略されたりし得る。付随の方法の請求項は、様々なステップの要素を１つのサンプルの順序で提示し、それらが提示されたその特定の順序又は階層に限定されることは意図されない。
【００３９】
[0043]先の説明は、当業者が、本明細書で説明された様々な態様を実施できるようにするために提供される。これらの態様に対する様々な修正は、当業者には容易に明らかとなり、本明細書で定義された包括的な原理は、他の態様に適用され得る。故に、特許請求の範囲は、本明細書で示された態様に限定されることが意図されたものではなく、文言の特許請求の範囲と合致する全範囲が与えられるべきであり、ここにおいて、単数形の要素への参照は、別途明記されていない限り、「１つ及び１つのみ」を意味することを意図しておらず、むしろ「１つ又は複数」を意味する。別途明記されていない限り、「何らかの／幾つかの」という用語は、１つ又は複数を指す。当業者が知っている又は後に知ることとなる、本開示全体にわたって説明された様々な態様の要素と構造的及び機能的に同等なものは全て、参照によって本明細書に明確に組み込まれ、特許請求の範囲に包含されることを意図している。更に、本明細書で開示されたものはどれも、そのような開示が特許請求の範囲に明示的に記載されているかどうかに関わらず、公に献呈されることを意図するものではない。どの請求項の要素も、その要素が「〜ための手段」という表現を使用して明記されていない限り、手段プラス機能（means plus function）として解釈されるべきではない。
以下に本願発明の当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
演算トランスコンダクタンス増幅器（ＯＴＡ）であって、
第１のノード及び第２のノードと、
入力を受けるための差動トランジスタ対と、ここにおいて、前記差動トランジスタ対は、前記第１のノード及び前記第２のノードに結合される、
前記入力に対する応答を出力するための一対の出力ノードと、ここにおいて、前記一対の出力ノードにおける前記応答は、第１の周波数ポールを備える、
前記第１のノードと前記第２のノードとの間に結合された容量性素子と、ここにおいて、前記応答は、第２の周波数ポールを含み、前記第２の周波数ポールは、前記容量性素子の関数であり、前記第２の周波数ポールは、前記第１の周波数ポールよりも大きい周波数にある、
を備えるＯＴＡ。
［Ｃ２］
前記一対の出力ノードに結合された少なくとも１つの容量性負荷を更に備え、ここにおいて、前記第２の周波数ポールは、前記少なくとも１つの容量性負荷の関数である、Ｃ１に記載のＯＴＡ。
［Ｃ３］
前記一対の出力ノードに結合されたカスコードトランジスタ対を更に備え、ここにおいて、前記一対の出力ノードは、前記カスコードトランジスタ対を介して前記差動トランジスタ対に結合される、Ｃ２に記載のＯＴＡ。
［Ｃ４］
前記差動トランジスタ対及び前記カスコードトランジスタ対は、第１のタイプの金属酸化膜半導体（ＭＯＳ）トランジスタを備える、Ｃ３に記載のＯＴＡ。
［Ｃ５］
前記カスコードトランジスタ対に結合された第２のカスコードトランジスタ対を更に備え、ここにおいて、前記第２のカスコードトランジスタ対は、第２のタイプの金属酸化膜半導体（ＭＯＳ）トランジスタを備える、Ｃ４に記載のＯＴＡ。
［Ｃ６］
前記容量性素子及び前記少なくとも１つの容量性負荷は、同じタイプのキャパシタを備える、Ｃ２に記載のＯＴＡ。
［Ｃ７］
前記応答のゲイン、前記容量性素子のキャパシタンス及び前記少なくとも１つの容量性負荷のキャパシタンスは、前記応答の位相マージンがおおよそ４０〜９０度となるように設定される、Ｃ２に記載のＯＴＡ。
［Ｃ８］
前記ＯＴＡは、シグマ−デルタアナログ／デジタル変換の積分機能を実行するように構成される、Ｃ１に記載のＯＴＡ。
［Ｃ９］
前記ＯＴＡは、単一段である、Ｃ１に記載のＯＴＡ。
［Ｃ１０］
演算トランスコンダクタンス増幅器（ＯＴＡ）のための方法であって、
差動トランジスタ対において入力を受けることと、
一対の出力ノードを通して電流を流すことと、ここにおいて、容量性素子は、前記一対の出力ノードに結合される、
第１の周波数ポール及び第２の周波数ポールを有する応答を、前記一対の出力ノードにおいて、出力することと、ここで、前記第２の周波数ポールは、前記容量性素子の関数であり、ここにおいて、前記第２の周波数ポールは、前記第１の周波数ポールよりも大きい周波数にある、
を備える方法。
［Ｃ１１］
前記第２の周波数ポールは、前記一対の出力ノードに結合された少なくとも１つの容量性負荷の関数である、Ｃ１０に記載の方法。
［Ｃ１２］
前記一対の出力ノードに結合されたカスコードトランジスタ対を通して電流を流すことを更に備え、ここにおいて、前記一対の出力ノードは、前記カスコードトランジスタ対を介して前記差動トランジスタ対に結合される、Ｃ１１に記載の方法。
［Ｃ１３］
前記差動トランジスタ対及び前記カスコードトランジスタ対は、第１のタイプの金属酸化膜半導体（ＭＯＳ）トランジスタを備える、Ｃ１２に記載の方法。
［Ｃ１４］
前記カスコードトランジスタ対に結合された第２のカスコードトランジスタ対を通して電流を流すことを更に備え、ここにおいて、前記第２のカスコードトランジスタ対は、第２のタイプの金属酸化膜半導体（ＭＯＳ）トランジスタを備える、Ｃ１３に記載の方法。
［Ｃ１５］
前記容量性素子及び前記少なくとも１つの容量性負荷は、同じタイプのキャパシタを備える、Ｃ１１に記載の方法。
［Ｃ１６］
前記応答のゲイン、前記容量性素子のキャパシタンス及び前記少なくとも１つの容量性負荷のキャパシタンスは、前記応答の位相マージンがおおよそ４０〜９０度となるように設定される、Ｃ１１に記載の方法。
［Ｃ１７］
前記入力を積分することと、
前記積分に基づいて、シグマ−デルタアナログ／デジタル変換を実行することと
を更に備える、Ｃ１０に記載の方法。
［Ｃ１８］
演算トランスコンダクタンス増幅器（ＯＴＡ）であって、
差動トランジスタ対において入力を受けるための手段と、
一対の出力ノードを通して電流を流すための手段と、ここにおいて、容量性素子は、前記一対の出力ノードに結合される、
第１の周波数ポール及び第２の周波数ポールを有する応答を、前記一対の出力ノードにおいて、出力するための手段と、ここで、前記第２の周波数ポールは、前記容量性素子の関数であり、ここにおいて、前記第２の周波数ポールは、前記第１の周波数ポールよりも大きい周波数にある、
を備えるＯＴＡ。
［Ｃ１９］
前記第２の周波数ポールは、前記一対の出力ノードに結合された少なくとも１つの容量性負荷の関数である、Ｃ１８に記載のＯＴＡ。
［Ｃ２０］
前記一対の出力ノードに結合されたカスコードトランジスタ対を通して電流を流すための手段を更に備え、ここにおいて、前記一対の出力ノードは、前記カスコードトランジスタ対を介して前記差動トランジスタ対に結合される、Ｃ１９に記載のＯＴＡ。
［Ｃ２１］
前記差動トランジスタ対及び前記カスコードトランジスタ対は、第１のタイプの金属酸化膜半導体（ＭＯＳ）トランジスタを備える、Ｃ２０に記載のＯＴＡ。
［Ｃ２２］
前記カスコードトランジスタ対に結合された第２のカスコードトランジスタ対を通して電流を流すための手段を更に備え、ここにおいて、前記第２のカスコードトランジスタ対は、第２のタイプの金属酸化膜半導体（ＭＯＳ）トランジスタを備える、Ｃ２１に記載のＯＴＡ。
［Ｃ２３］
前記容量性素子及び前記少なくとも１つの容量性負荷は、同じタイプのキャパシタを備える、Ｃ１９に記載のＯＴＡ。
［Ｃ２４］
前記応答のゲイン、前記容量性素子のキャパシタンス及び前記少なくとも１つの容量性負荷のキャパシタンスは、前記応答の位相マージンがおおよそ４０〜９０度となるように設定される、Ｃ１９に記載のＯＴＡ。
［Ｃ２５］
シグマ−デルタアナログ／デジタル変換の積分機能を実行するための手段を更に備える、Ｃ１８に記載のＯＴＡ。
［Ｃ２６］
前記ＯＴＡは、単一段である、Ｃ１８に記載のＯＴＡ。
【図１】
0006692815.tif 000005
【図２】
0006692815.tif 000006
【図３】
0006692815.tif 000007
【図４】
0006692815.tif 000008
【図５】
0006692815.tif 000009
【図６】
0006692815.tif 000010
【図７】
0006692815.tif 000011