(57)【特許請求の範囲】
【請求項１】
ソース装置と信号線を介して接続されたシンク装置であって、
初期リンク確立後に、リンクロスが発生したことを表すホットプラグ検知信号の前記ソース装置への出力が無効状態になるように制御する制御手段と、
前記ソース装置から継続して伝送されるデータストリームの受信中にリンクロスの発生を検出するリンクロス検出手段と、
前記リンクロスの発生が検出された場合に、前記データストリームに埋め込まれたクロック信号を抽出するクロックリカバリ手段と、
前記リンクロスの発生が検出された場合に、前記データストリームに埋め込まれたブランキング開始シンボルを検出するブランキング開始信号検出手段と、
リンク確立時の信号受信条件を記憶する記憶手段と、を備え、
前記抽出されたクロック信号、前記記憶手段に記憶された信号受信条件、及び前記検出されたブランキング開始信号により再リンクを確立することを特徴とするシンク装置。
【請求項２】
前記信号受信条件は、シンク側等化パラメータであることを特徴とする請求項１に記載のシンク装置。
【請求項３】
前記制御手段は、電源投入時に、前記ホットプラグ検知信号の出力が有効状態になるように制御して、前記ソース装置と自シンク装置との間において、ディスプレイポートインタフェース規格に準拠した初期リンク確立に係る処理を行わせることを特徴とする請求項１に記載のシンク装置。
【請求項４】
少なくとも２つの電圧状態を切り替えるスイッチ手段を備え、
前記制御手段は、前記スイッチ手段が電圧状態を第１の電圧状態に切り替えた場合に、前記記憶手段から取得した情報を用いて前記クロックリカバリ手段にクロックリカバリを行わせることを特徴とする請求項１に記載のシンク装置。
【請求項５】
前記初期リンク確立後、又は前記再リンク確立後の垂直ブランキング期間において受信したＭＳＡパケットをデコードするＭＳＡデコード手段と、
前記デコードされたＭＳＡデータを記憶するＭＳＡデータ記憶手段と、
前記ＭＳＡデータ記憶手段から取得した今回のフレームに係るＭＳＡデータと前回のフレームに係るＭＳＡデータとが同一か否かを判定するＭＳＡ判定手段と、
前記ＭＳＡ判定手段による判定結果に基づいて、前記ＭＳＡデータをビデオプロセッサに提供するか否かを制御する制御手段と、を備え、
前記制御手段は、前記ＭＳＡ判定手段が複数回同一のＭＳＡデータと判定した場合に、当該ＭＳＡデータを新たなＭＳＡデータとして前記ビデオプロセッサに提供することを特徴とする請求項１乃至４の何れか１項に記載のシンク装置。
【請求項６】
ソース装置と信号線を介して接続されたシンク装置であって、
初期リンク確立後、又は再リンク確立後の垂直ブランキング期間において受信したＭＳＡパケットをデコードするＭＳＡデコード手段と、
前記デコードされたＭＳＡデータを記憶するＭＳＡデータ記憶手段と、
前記ＭＳＡデータ記憶手段から取得した今回のフレームに係るＭＳＡデータと前回のフレームに係るＭＳＡデータとが同一か否かを判定するＭＳＡ判定手段と、
前記ＭＳＡ判定手段による判定結果に基づいて、前記ＭＳＡデータをビデオプロセッサに提供するか否かを制御する制御手段と、を備え、
前記制御手段は、前記ＭＳＡ判定手段が複数回同一のＭＳＡデータと判定した場合に、当該ＭＳＡデータを新たなＭＳＡデータとして前記ビデオプロセッサに提供することを特徴とするシンク装置。
【請求項７】
前記制御手段は、前記ＭＳＡ判定手段が複数回同一のＭＳＡデータと判定した場合、かつ当該ＭＳＡデータが前回まで前記ビデオプロセッサに提供している前記ＭＳＡデータと異なる場合に、当該ＭＳＡデータを新たなＭＳＡデータとして前記ビデオプロセッサに提供することを特徴とする請求項５又は６に記載のシンク装置。
【請求項８】
前記制御手段は、前記ＭＳＡ判定手段が複数回同一のＭＳＡデータがないと判定した場合に、前回まで前記ビデオプロセッサに提供している前記ＭＳＡデータを維持することを特徴とする請求項５又は６に記載のシンク装置。
【請求項９】
前記ＭＳＡデータは、ビデオフレームを構成するための水平ラインに係るピクセル総数、又は／及びライン総数であることを特徴とする請求項５又は６に記載のシンク装置。
【請求項１０】
ソース装置と信号線を介して接続されたシンク装置による制御方法であって、
初期リンク確立後に、リンクロスが発生したことを表すホットプラグ検知信号の前記ソース装置への出力が無効状態になるように制御する制御ステップと、
前記ソース装置から継続して伝送されるデータストリームの受信中にリンクロスの発生を検出するリンクロス検出ステップと、
前記リンクロスの発生が検出された場合に、前記データストリームに埋め込まれたクロック信号を抽出するクロックリカバリステップと、
前記リンクロスの発生が検出された場合に、前記データストリームに埋め込まれたブランキング開始シンボルを検出するブランキング開始信号検出ステップと、
リンク確立時の信号受信条件を記憶手段に記憶する記憶ステップと、を実行し、
前記抽出されたクロック信号、前記記憶手段に記憶された信号受信条件及び前記検出されたブランキング開始信号により再リンクを確立することを特徴とする制御方法。
【請求項１１】
ソース装置と信号線を介して接続されたシンク装置による制御方法であって、
前記ソース装置から伝送されたデータストリーム中の垂直ブランキング期間において受信したＭＳＡパケットをデコードするＭＳＡデコードステップと、
前記デコードされたＭＳＡデータをＭＳＡデータ記憶手段に記憶する記憶ステップと、
前記ＭＳＡデータ記憶手段から取得した今回のフレームに係るＭＳＡデータと前回のフレームに係るＭＳＡデータとが同一か否かを判定するＭＳＡ判定ステップと、
前記ＭＳＡ判定ステップによる判定結果に基づいて、前記ＭＳＡデータをビデオプロセッサに提供するか否かを制御する制御ステップと、を実行し、
前記制御ステップは、前記ＭＳＡ判定ステップが複数回同一のＭＳＡデータと判定した場合に、当該ＭＳＡデータを新たなＭＳＡデータとして前記ビデオプロセッサに提供することを特徴とする制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、DisplayPortインターフェース規格におけるソース装置とシンク装置とが、当該規格に基づく信号線を介して接続されている場合に好適な技術に関する。
【背景技術】
【０００２】
＜第１の背景技術＞
画像データ出力機器と表示機器との間を接続するための外部ビデオインタフェースとしては、アナログ外部インターフェースとしてのＶＧＡ（Video Graphics Array）規格から始まり、主としてパーソナルコンピュータと表示機器の間のインターフェースとして発展してきたアナログデジタル双方用のＤＶＩ（Digital Visual Interface）規格や、主としてＡＶ機器を対象として開発されたＨＤＭＩ（High-Definition Multimedia Interface）（登録商標）規格等がある。
また、表示機器（デバイス）が画像データ処理装置に組み込まれている場合に用いる内部ビデオインタフェースとしては、ＬＶＤＳ（Low Voltage Differential Signaling）規格が主流となっていた。【０００３】
＜ＤＰインターフェース規格＞
加えて、最近では、外部クロックを用いず、内蔵クロックを利用したマイクロパケットとしてシリアル転送するビデオインタフェースであるDisplayPort（以下、「ＤＰ」と称す）規格が普及してきている。
このインターフェース規格によれば、転送されるデータからクロックを生成しているので、データ転送が高速であり、機能拡張が容易であるという利点がある。
また、ＤＰインターフェース規格は、ＨＤＭＩインターフェースと同様、音声も同時に転送できることを規定している。更に、そのＤＰインターフェース規格を、内部インターフェースとして規定したものが、embedded ＤＰ（以下、「ｅＤＰ」と称す）である。【０００４】
図１０は、ＤＰインターフェース規格の概要を説明するための概要図である。
同図に示すように、ＤＰインターフェース規格においては、画像データ出力側としての論理デバイスであるソース装置１００と、表示機器側の論理デバイスであるシンク装置２００との間を、画像信号の伝送路であるメインリンクＭＬと、補助（ＡＵＸ）チャネルＡＣ、及びホットプラグ検知（Hot Plug Detect）ＨＰＤという２本のサブチャネルとで論理的に接続している。【０００５】
＜ホットプラグ検知ＨＰＤ＞
ここで、ホットプラグ検知ＨＰＤは、初期的にシンク装置２００側の電源投入に伴ってそれをソース装置１００側に通知するため信号であると共に、伝送途中で何らかの理由によりソース装置１００とシンク装置２００との間のリンク状態がダウン（リンクロス、アンロックとも称す）した場合等に、シンク装置２００側から再リンクを要求するための信号である。
また、ＡＵＸチャネルＡＣは、低速双方向のサイドチャネルであり、後述のリンクトレーニングによるリンクのセットアップ及びその管理、ステータス及び機能構成（configuration）の制御、メインリンクの動作サポート等のための信号である。【０００６】
＜ＤＰＣＤ、ＥＤＩＤ＞
また、シンク装置２００は、構成パラメータ情報格納部（DPCD: Display Port Configuration Data）２００１、及び表示デバイス機能情報格納部（EDID: Extended Display Identification Data）２００２を有している。
構成パラメータ情報格納部２００１には、リンク速度、対応レーン数、更に、決定されたレーン数、リンク速度、ダウンスプレッド制御、及びメインリンクチャネルコード等が格納される。
また、表示デバイス機能情報格納部２００２には、シンク装置２００を構成する物理的な表示デバイスの機能情報（解像度、大きさ、タイミング情報（周波数、同期信号パラメータ）等）が格納されている。【０００７】
そこで、ＤＰインターフェース規格においては、シンク装置２００側の電源投入等の初期動作により、ホットプラグ検知ＨＰＤの信号がアクティブとなり、それをソース装置１００側が検知する。これにより、以降、メインリンクＭＬを介して、ソース装置１００側からシンク装置２００側へ画像等のフレーム信号を伝送するための条件を決定するための初期リンク確立処理が行われる。【０００８】
＜初期リンク確立時の手順＞
図１１（ａ）（ｂ）は、この初期リンク確立時の手順を示すフローチャートである。
まず、シンク装置２００側の電源が投入されると、ホットプラグ検知ＨＰＤの信号がアクティブ（規格上はHigh）となり（ステップＳ２５１）、それをソース装置１００側が検知する（ステップＳ１５１）。
なお、後述するリンクロス時にも、シンク装置２００は、全く同様に、ホットプラグ検知ＨＰＤの信号をアクティブにするが、ソース装置１００側での、新たな電源投入（新たな機器接続及び単なる再電源投入の双方を含む）か、又はリンクロスかの判断は、当該信号検知の前にどの程度非アクティブの時間があったかにより判定する。すなわち、所定時間以上非アクティブの期間があった場合に、新たな電源投入であると判定し、以下の、初期リンク確立時手順を実行する。【０００９】
具体的には、まず、ＡＵＸチャネルＡＣを利用して、シンクデバイス特性検知（Sink Capabilities Discovery）、及びシンクデバイス機能構成（Sink Configuration）の各処理が行われる。
すなわち、ソース装置１００は、ＡＵＸチャネルＡＣを介して、シンク装置２００の構成パラメータ情報格納部２００１から、リンク速度、対応レーン数等を読み出すとともに、表示デバイス機能情報格納部２００２から、液晶ディスプレイの解像度、大きさ、タイミング情報（周波数、同期信号パラメータ等）を読み出す（ステップＳ１５２）。
そして、ソース装置１００は、伝送要求（伝送すべき画像データのデータ量等）に基づいて、レーン数、リンク速度、ダウンスプレッド制御、及びメインリンクチャネルコードを決定し、ＡＵＸチャネルＡＣを介して、逆に、決定したそれらの情報をシンク装置２００に送って構成パラメータ情報格納部２００１の所定領域に記憶させる（ステップＳ２５２）。例えばＤＰv1.1aの規格においては、メインリンクＭＬを介した画像／音声データの伝送は、レーン数が１本／２本／４本から選択構成され、また各レーンの帯域幅は2.7Gbps又は1.62Gbpsで選択可能であるので、最大帯域幅は10.8Gbpsとなる。【００１０】
＜リンクトレーニング＞
次に、ソース装置１００とシンク装置２００との間において、リンクトレーニングが行われる（ステップＳ１５３、Ｓ２５３）。図１１（ｃ）（ｄ）は、リンクトレーニングの流れ及び内容を説明するためのフローチャートである。同図に示すように、リンクトレーニングは、概して、クロックリカバリ（Clock Recovery）処理（ステップＳ１５３１、Ｓ２５３１）と等化（Equalization）処理（ステップＳ１５３２、Ｓ２５３２）とで構成される。【００１１】
クロックリカバリ処理（ステップＳ１５３１、Ｓ２５３１）においては、ソース装置１００とシンク装置２００との間のやり取りにより、（ａ１）事前強調レベル（Pre-emphasis Level）、（ａ２）電圧振幅レベル（Voltage swing Level）、及び（ａ３）シンク側等化パラメータ（Rx equalizer parameter）を調整しつつ、（ａ４）クロックリカバリ（ClockRecovery）が試みられる。
ここで、クロックリカバリとは、簡単には、メインリンクＭＬ上でのアナログ信号としての画像信号をデジタル信号に変換する際の必要な同期を確保することである。
詳細には、メインリンクＭＬ、及びＡＵＸチャネルＡＣを介してソース装置１００からシンク装置２００へクロックリカバリ用のトレーニングパターン（伝送方式8b/10bにおけるD10.2データシンボル(0101010…)）が送られる。シンク装置２００では、例えば、そのＶＣＯ出力をＰＬＬ回路により位相シフトしてデータシンボルをロックすることによりクロックリカバリが実現される。
なお、シンク装置２００においてクロックリカバリが成功したか否かは、シンク装置２００が構成パラメータ情報格納部２００１の所定領域に書き込んだ成否を表す情報を、ソース装置１００がＡＵＸチャネルＡＣを介して読み出すことにより、ソース装置１００により認知される。【００１２】
＜事前強調レベル＞
ここで、事前強調レベル（Pre-emphasis Level）とは、伝送路に固有の減衰特性に応じた伝送信号の周波数に依存した減衰によるビットエラーの増大に対処するために、信号の遷移部分（立上り部、及び立下り部）を無遷移信号期間に対してどの程度強調するかを表すパラメータであり、ソース装置１００が調整しながらクロックリカバリの成否結果に応じて決定する。なお、決定された事前強調レベルの情報は、ソース装置１００に保持される。【００１３】
＜電圧振幅レベル＞
また、電圧振幅レベル（Voltage swing Level）とは、伝送路の減衰特性に応じて、どの程度の電圧振幅で信号を送信するかを表すパラメータであり、ソース装置１００が調整しながらクロックリカバリの成否結果に応じて決定する。なお、決定された電圧振幅レベルの情報は、ソース装置１００において保持される。【００１４】
＜シンク側等化パラメータ＞
また、シンク側等化パラメータ（Rx equalizer parameter）は、入力した伝送信号を復号に適した波形に戻すためのフィルタリング特性を表すパラメータであり、シンク装置２００が決定する。なお、決定されたシンク側等化パラメータの情報は、シンク装置２００に保持される。【００１５】
＜シンボルロック、レーン間時間調整＞
次に、等化処理（ステップＳ１５３２、Ｓ２５３２）においては、ソース装置１００とシンク装置２００との間のやり取りにより、（ｂ１）シンボルロック（Symbol Lock）、及び（ｂ２）レーン間時間調整（Inter-lane de-skewing）が行われる。
シンボルロックとは、簡単には、ソース装置１００から受信したシリアルデータをパラレルデータに変換できるような同期を確立することである。
レーン間時間調整とは、信号線の配線長やＰＣＢ層間の比誘電率等の違いに起因する信号線（レーン）間の信号の時間差（スキュー）をなくすことである。
詳細には、メインリンクＭＬ及びＡＵＸチャネルＡＣを介してソース装置１００からシンボルロック用のトレーニングパターン（伝送方式8b/10bにおけるK28.5(0011111010/1100000101)+D11.6(1101000110)+D10.2(0101010101)）が送られ、シンク装置２００は、K28.5を探索し、そのK28.5を発見した位置をシンボルの境界としてロックし、そのロックした境界位置に基づいてシリアルデータをデシリアライズ（de-serialize）することにより、シンボルロックを行う。
また、シンク装置２００は、各レーンについて、K28.5を探索し、各レーンについて発見されたK28.5の位置を時間差（スキュー）調整位置としてロックすることにより、レーン間時間調整を行う。なお、シンク装置２００において等化処理が終了したか否かは、シンク装置２００が構成パラメータ情報格納部２００１の所定領域に書き込んだ当該ステータスの情報を、ソース装置１００がＡＵＸチャネルＡＣを介して読み出すことにより認知される。【００１６】
＜アイドルパターン／スクランブラーリセット＞
図１１（ａ）（ｂ）に戻り、リンクトレーニングの次に、アイドルパターン／スクランブラーリセット（IDLE Pattern/Scrambler Reset）の処理が行われる（ステップＳ１５４、Ｓ２５４）。
当該処理においては、ソース装置１００がアイドルパターンをシンク装置２００に送る。アイドルパターンは、ＢＳシンボルシーケンス（BS+BF+BF+BSに、VB-IDセットのNo VideoStream_Frag bitが１つにセットされたものが続いたもの）からなる。なお、５１２番目のＢＳシンボルシーケンスは、スクランブラーリセットシンボルシーケンス（SR+BF+BF+SR）に置き換えられる。【００１７】
＜ストリーム伝送＞
以上の初期処理の後、ソース装置１００は、画像データ（フレームデータ）を、シリアル化し、スクランブルを掛け、符号化した後に、シンク装置２００にメインリンクＭＬを介してストリーム伝送する（ステップＳ１５５、Ｓ２５５）。【００１８】
＜リンクロス＞
ところで、ソース装置１００とシンク装置２００との間における上述したメインリンクＭＬのリンク確立の後、画像信号伝送過程において、動作環境に起因したノイズ等の影響により、メインリンクＭＬのリンク状態が失われる、いわゆるリンクロス（リンクダウン、アンロックとも称す）状態に陥ることがある。
このアンロック状態とは、簡単には、ソース装置１００がシンク装置２００へ画像信号を送信しても、シンク装置２００がそれを受け取れない状態のことである。詳細には、シンク装置２００が前述のアナログ信号をデジタル信号に変換できない状態であるか、当該変換が行えてもシリアルデータからパラレルデータに変換できない状態をいう。従って、アンロック状態においては、シンク装置２００側では、表示デバイス上では、画像が表示されない、いわゆるブラックアウト（暗転）又はホワイトアウトの状態となってしまう。【００１９】
＜再リンク確立処理＞
このようなリンクロス状態に陥った場合、ソース装置１００とシンク装置２００との間で、再度リンクトレーニングが行われる。図１２は、かかるリンクロス時の処理手順を示すフローチャートである。
すなわち、ソース装置１００がシンク装置２００へ画像データのストリーム伝送を行っている状態（ステップＳ１６１、ステップＳ１７１）において、シンク装置２００がリンクロスを検知すると（ステップＳ１７２、Ｙｅｓ）、シンク装置２００は、ホットプラグ検知ＨＰＤの信号をアクティブにする（ステップＳ１７３）。
この場合、シンク装置２００が、所定時間未満の非アクティブの状態を経てホットプラグ検知ＨＰＤの信号をアクティブにする。
このため、ソース装置１００側では、それをＨＰＤ＿ＩＲＱ（Interrupt ReQuest）信号として認知する。すなわち、初期接続時や電源投入時ではない場合でも、シンク装置２００側でリンクロスが発生したと認識する（ステップＳ１６２、Ｙｅｓ）。
その時点で、ソース装置１００は、メインリンクＭＬを介した画像データのストリーム伝送を中断し（ステップＳ１６３）、その後、シンク装置２００との間で、再度のリンクトレーニングを行う（ステップＳ１６４、ステップＳ１７４）。
なお、ここでのリンクトレーニングは、前述の初期接続時のリンクトレーニング（ステップＳ１５３）と同一の処理である。【００２０】
上述したように、ＤＰインターフェース規格においては、メインリンクＭＬがリンクロスの状態に陥るたびに、メインリンクＭＬを介した画像データのストリーム伝送は一旦中断され、メインリンクＭＬ、及びＡＵＸチャネルＡＣを介したリンクトレーニングを行うように構成されている。
ここで、ＡＵＸチャネルＡＣは、比較的低速であるため、リンクトレーニングに比較的時間を要するという欠点がある。
特に、前述したようにこのリンクトレーニングの期間は暗転等の期間に相当するので、リンクトレーニングの期間が長ければ長いほど暗転時間は長くなり、画像の表示の実効性に影響を及ぼすことになる。特に、ノイズの多い環境において動作される機器（例えば、パチンコ機やパチスロ機等の遊技機）においては暗転の頻度が多くなる傾向にあるが、暗転期間が長いと、表示の有効性（遊技機においては遊興性）に大きな影響を与えかねない。従って、暗転期間に相当するリンクトレーニングは短時間で完了することが望ましい。【００２１】
＜特許文献１＞
かかる欠点を解決した技術が特許文献１に開示されている。当該文献に記述された再リンク方法と、ＤＰインターフェース規格に基づく再リンクの方法との相違点について以下に説明する。
（１）ソース装置１００は、常に、トレーニングパターンを、画像データが含まれるビデオ信号フォーマット内のブランキング期間に埋め込んで、送っている。
（２）シンク装置２００は、リンクロスが発生しても、ソース装置１００にその事実を伝えず、ビデオ信号フォーマット内のブランキング期間に埋め込まれたトレーニングパターンを利用して、自律的にリンクトレーニングを行う。しかし、シンク装置２００は、ソース装置１００との間において、その成否結果の確認も行わない。
（３）ソース装置１００は、シンク装置２００側でのリンクロスの発生に拘わらず、画像データのストリーム伝送を継続している（リンクロス発生の事実を知らされないので必然的なこと）。【００２２】
以上から、特許文献１の発明であっても、リンクロス状態では画像データが受け取れず、暗転状態になっている。
このとき、シンク装置２００側においてリンクロスが発生しているにも拘わらず、ソース装置１００は画像データのストリーム伝送を継続しており、かつ、ソース装置１００はリンクロスから回復する処理において、低速のＡＵＸチャネルＡＣを介した再リンクの成否の確認を行っていないので、ＤＰインターフェース規格に基づく処理よりもリンクロスに起因した暗転期間は短い。【００２３】
＜第２の背景技術＞
パチンコ台のような金属の衝突に起因したノイズが多く発生する環境において、ＤＰインターフェース規格を採用した機器を用いると、ノイズに起因した通信エラーが発生する虞があった。
第１の背景技術において説明した初期リンク確立時以外に、ケーブル挿抜時や、通信エラー時にネゴシエーションが行われるが、ネゴシエーション中は液晶ディスプレイ等の表示装置はブラックアウトあるいはホワイトアウト状態となるのが一般的である。
重度な通信エラーが発生している場合、通信エラーを回復するためのネゴシエーションの間にブラックアウト、あるいはホワイトアウトが発生する虞があった。一方、軽度な通信エラーが発生している場合、遊技機の液晶ディスプレイ上の表示画面が乱れる虞があった。【００２４】
＜ＭＳＡ＞
ＤＰインターフェース規格では、ブランキング期間において、１フレーム分の画像サイズや同期タイミングなどの情報をメインストリームアットリビュート（Main Stream Attribute)（以下、ＭＳＡという）というパケットで送信している。
ＭＳＡは、フレーム毎にソース装置１０からシンク装置２０に伝送され、シンク装置２０では受信したＭＳＡに基づいて表示データを生成している。
ＤＰインターフェース規格では、全てのＭＳＡデータが送信されるのではなく、少なくとも水平ラインのピクセル総数（Htotal）、ビデオフレームのライン総数（Vtotal）は必須の情報としてソース装置１０からシンク装置２０に伝送される。
【先行技術文献】
【特許文献】
【００２５】
【特許文献１】特許第５７９９３２０号公報
【発明の概要】
【発明が解決しようとする課題】
【００２６】
＜第１の課題＞
しかしながら、特許文献１においては、ソース装置１００が、トレーニングパターンを、ビデオ信号フォーマット内のブランキング期間に埋め込んで、常に送り続けなければならないという新たな処理を強いられるという欠点がある。【００２７】
＜第２の課題＞
また、上述したノイズ等の影響によりＭＳＡパケットのデータが誤った値に変化して伝送された場合、水平ラインのピクセル総数やビデオフレームのライン総数等のデータに誤りが生じるので、画面にちらつきが発生する。
具体的には、図１３（ｂ）に示すように、画像データそのものはほぼ問題なくデコードできるのに対して、ＭＳＡパケットにより伝送された水平ラインのピクセル総数（Htotal）、ビデオフレームのライン総数（Vtotal）が１フレーム分でも誤っている場合、画面が瞬間的にちらつくことになる。
例えば、画面解像度がＶＧＡの場合、正常時にＭＳＡパケットで送られる水平ラインのピクセル総数（Htotal）、ビデオフレームのライン総数（Vtotal）はそれぞれ６４０、４８０であるが、これらのデータに誤りが生じることで、例えば、水平ラインのピクセル総数（Htotal）、ビデオフレームのライン総数（Vtotal）が夫々に８００、５００等に変化すると、図１３（ｂ）に示すように、画面左上を起点として、画像全体がＰ点から表示され、右下方向に引き伸ばされたような状況となる。
動画を構成するフレーム数にもよるが、画面の引き伸ばしや縮小によるちらつきが視聴者に目視確認できるほど動画の品質が低下した場合、視聴者にとっては煩わしい映像となる。【００２８】
本発明は、上記に鑑みてなされたもので、その目的は、ソース装置と信号線を介して接続されたシンク装置において、リンクロスの状態から迅速に正常状態に復帰すること、ノイズ等の影響による画面のちらつきを防止することにある。
【課題を解決するための手段】
【００２９】
請求項１記載の発明は、上記課題を解決するため、ソース装置と信号線を介して接続されたシンク装置であって、初期リンク確立後に、リンクロスが発生したことを表すホットプラグ検知信号の前記ソース装置への出力が無効状態になるように制御する制御手段と、前記ソース装置から継続して伝送されるデータストリームの受信中にリンクロスの発生を検出するリンクロス検出手段と、前記リンクロスの発生が検出された場合に、前記データストリームに埋め込まれたクロック信号を抽出するクロックリカバリ手段と、前記リンクロスの発生が検出された場合に、前記データストリームに埋め込まれたブランキング開始シンボルを検出するブランキング開始信号検出手段と、リンク確立時の信号受信条件を記憶する記憶手段と、を備え、前記抽出されたクロック信号、前記記憶手段に記憶された信号受信条件、及び前記検出されたブランキング開始信号により再リンクを確立することを特徴とする。
【発明の効果】
【００３０】
本発明によれば、ソース装置と信号線を介して接続されたシンク装置において、リンクロスの状態から迅速に正常状態に復帰すること、ノイズ等の影響による画面のちらつきを防止することにある。
【図面の簡単な説明】
【００３１】
【図１】本発明の第１実施形態に係るデータ伝送システムの構成を示すブロック図である。
【図２】本発明の第１実施形態に係るソース装置１０からシンク装置２０に映像情報を提供するためのＤＰインターフェース規格のレイヤ構成を示すブロック図である。
【図３】本発明の第１実施形態に係る制御方法による処理手順を説明するためのフローチャートである。
【図４】本発明の第１実施形態に係るデータ伝送システムにおいて、画像データの伝送中にリンクロスが発生した場合の処理手順を説明するためのフローチャートである。
【図５】本発明の第２実施形態に係るデータ伝送システムのシンク装置の内部構成を説明するためのブロック図である。
【図６】DisplayPort規格のフレーム構造を示す図である。
【図７】ＭＳＡパケットの定義を示す図である。
【図８】本発明の第２実施形態に係るシンク装置のＤＰＲＸとＡＶプロセッサの内部構成を説明するための機能ブロック図である。
【図９】本発明の第２実施形態に係るシンク装置のＤＰＲＸとＡＶプロセッサの動作を示すフローチャートである。
【図１０】従来のＤＰインターフェース規格の概要を説明するための概要図である。
【図１１】従来のＤＰインターフェース規格における処理を説明するためのフローチャートであり、（ａ）がソース装置の初期リンク確立時の手順を示すフローチャートであり、（ｂ）がシンク装置の初期リンク確立時の手順を示すフローチャートであり、（ｃ）がシンク装置のリンクトレーニングの流れ及び内容を説明するためのフローチャートであり、（ｄ）がシンク装置のリンクトレーニングの流れ及び内容を説明するためのフローチャートである。
【図１２】従来のリンクロス時の処理手順を示すフローチャートであり、（ａ）がソース装置のリンクロス時の処理手順を示すフローチャートであり、（ｂ）がシンク装置のリンクロス時の処理手順を示すフローチャートである。
【図１３】従来のシンク装置が表示する画面を示す模式図であり、（ａ）が正常時の画面を示す模式図であり、（ｂ）がＭＳＡデータに異常が発生した時の画面を示す模式図である。
【発明を実施するための形態】
【００３２】
以下、本発明を図面に示した実施の形態により詳細に説明する。
本発明は、ソース装置と信号線を介して接続されたシンク装置において、リンクロスの状態から迅速に正常状態に復帰するために、以下の構成を有する。
すなわち、本発明のシンク装置は、ソース装置と信号線を介して接続されたシンク装置であって、初期リンク確立後に、リンクロスが発生したことを表すホットプラグ検知信号ＨＰＤのソース装置への出力が無効状態になるように制御する制御手段と、ソース装置から継続して伝送されるデータストリームの受信中にリンクロスの発生を検出するリンクロス検出手段と、リンクロスの発生が検出された場合に、データストリームに埋め込まれたクロック信号を抽出するクロックリカバリ手段と、リンクロスの発生が検出された場合に、データストリームに埋め込まれたブランキング開始シンボルを検出するブランキング開始信号検出手段と、リンク確立時の信号受信条件を記憶する記憶手段と、を備え、抽出されたクロック信号、記憶手段に記憶された信号受信条件、及び検出されたブランキング開始信号により再リンクを確立することを特徴とする。
以上の構成を備えることにより、ソース装置と信号線を介して接続されたシンク装置において、リンクロスの状態から迅速に正常状態に復帰することができる。
上記の本発明の特徴に関して、以下、図面を用いて詳細に説明する。
【００３３】
以下、図面を参照して、本発明の実施形態について詳細に説明する。
＜第１実施形態＞
図１は、本発明の第１実施形態に係るデータ伝送システムの構成を示すブロック図である。
【００３４】
＜ハードウエア構成＞
図１を参照して、本発明の第１実施形態に係るデータ伝送システム１は、ソース装置１０とシンク装置２０とが複数の信号線を介して接続された構成であり、シンク装置２０がソース装置１０に対して固定的に構成されたいわゆる組込み型のシステムである。
＜ソース装置の構成＞
ソース装置１０は、所謂送信側のグラフィックコントローラであり、ＡＶプロセッサ２、ディスプレイポートトランスミッタＤＰＴＸ４、ＣＰＵ６を備えている。
ＡＶプロセッサ２は、映像データ、音声データ、及び制御信号をディスプレイポートトランスミッタＤＰＴＸ４に出力する。
ディスプレイポートトランスミッタＤＰＴＸ４は、メインリンクデータ（映像データ、音声データ）を暗号化してディスプレイポートレシーバＤＰＲＸ２２に送信する。
ＣＰＵ６は、ＡＶプロセッサ２、及びディスプレイポートトランスミッタＤＰＴＸ４をＩ２Ｃを介して制御する。ＣＰＵ６は、内部にＲＯＭ、及びＲＡＭを有し、ＲＯＭからオペレーティングシステムＯＳを読み出してＲＡＭ上に展開してＯＳを起動し、ＯＳ管理下において、ＲＯＭからプログラムを読み出して各種処理を実行する。
なお、ソース装置１０のＤＰＴＸ４にはシンク装置２０とのデータ伝送時に必要な信号受信条件である、事前強調レベル、電圧振幅レベル等のデータを格納するレジスタ（図示省略）を有している。
【００３５】
＜シンク装置の構成＞
シンク装置２０は、所謂受信側のグラフィックコントローラであり、ディスプレイポートレシーバＤＰＲＸ２２、ＡＶプロセッサ２４、Ｖｉｄｅｏ＿Ｉ／Ｆ２５、Ａｕｄｉｏ＿Ｉ／Ｆ２６、ＥＤＩＤ２７、ＣＰＵ２８を備えている。
ディスプレイポートレシーバＤＰＲＸ２２は、ＤＰＣＤ２２ａ、ＨＰＤドライバ２２ｂ、ＨＰＤレジスタ２２ｃを有し、ディスプレイポートトランスミッタＤＰＴＸ４から送信されたメインリンクＭＬ０〜ＭＬ３、ＡＵＸチャネルＡＣを受信し、映像信号、音声信号、及び制御信号をＡＶプロセッサ２４に出力する。
ＤＰＣＤ２２ａは、シンク装置の能力である、メインリンクのレーン数やビットレートなどの情報を格納するレジスタである。
ＤＰＲＸ２２にはメインリンクＭＬ０〜ＭＬ３の信号、ＡＵＸチャネルの信号、及びＨＰＤ信号の送受信を行う物理層と、メインリンクのデータ生成やＡＵＸチャネルの通信及びＡＵＸチャネルのリンクに関する機能を担うリンク層を有している。メインリンクの物理層は受信信号のデスクランブル、デコード、リンクトレーニング、等化処理、クロックデータリカバリ、デシリアライザ等の機能を有し、メインリンクのリンク層では受信信号からフレームデータを作るための各種シンボルを生成したり、メインリンクのレーン間のタイミングスキューを設定したり、ＭＳＡ（Main Stream Attribute）データを生成したりする機能を有している。なお、特許請求の範囲における「制御手段」はＣＰＵ２８の機能、「クロックリカバリ手段」はＤＰＲＸ２２の物理層における機能、「ブランキング開始信号検出手段」はＤＰＲＸ２２のリンク層における機能、「リンクロス検出手段」はＤＰＲＸ２２の物理層及びリンク層、あるいは物理層またはリンク層を示している。
ＡＶプロセッサ２４は、Ｖｉｄｅｏ＿Ｉ／Ｆ２５及びＡｕｄｉｏ＿Ｉ／Ｆ２６を介して映像信号を表示装置３４に出力し、音声信号をスピーカ３６に出力する。
ＥＤＩＤ２７は、シンク装置２０を構成する物理的な表示デバイスの機能情報（解像度、大きさ、タイミング情報（周波数、同期信号パラメータ）等）を格納する。
ＣＰＵ２８は、ＤＰＲＸ２２、ＡＶプロセッサ２４、ＥＤＩＤ２７をＩ２Ｃを介して制御する。ＣＰＵ２８は、内部にＲＯＭ、及びＲＡＭを有し、ＲＯＭからオペレーティングシステムＯＳを読み出してＲＡＭ上に展開してＯＳを起動し、ＯＳ管理下において、ＲＯＭからプログラムを読み出して各種処理を実行する。
ＨＰＤドライバ２２ｂは、例えばトライステートドライバ回路であり、ＨＰＤレジスタ２２ｃからイネーブル状態（有効）に設定された場合に、リンクロスが発生したことを表すホットプラグ検知信号ＨＰＤをソース装置１０へ出力する。一方、ＨＰＤドライバ２２ｂは、ＨＰＤレジスタ２２ｃからディスエイブル状態（無効）に設定された場合に、ホットプラグ検知信号ＨＰＤをソース装置１０へ出力できない。
ＨＰＤレジスタ２２ｃは、ＣＰＵ２８による制御に応じたデータを記憶して、ＨＰＤドライバ２２ｂをイネーブル状態、又はディスイネーブル状態に設定する。
【００３６】
図２は、ソース装置１０からシンク装置２０に映像情報を提供するためのＤＰインターフェース規格のレイヤ構成を示すブロック図である。
ＤＰインターフェース規格では、ＡＣ結合の電圧差動式インターフェースとして、主リンク１０Ｐ１、２０Ｐ１、補助チャネル１０Ｐ２、２０Ｐ２、及びホットプラグ検出ＨＰＤ１０Ｐ３、２０Ｐ３から構成されている３つの異なるチャネルを提供する。
主リンク１０Ｐ１、２０Ｐ１は、異なる速度（Ｇｂｉｔ／秒）で動作が可能な１対、２対、又は４対のスケーラブルなレーンを有しており、物理層１０Ｐ、２０Ｐ内の設定によって実装される。主リンク１０Ｐ１、２０Ｐ１は、ストリーム発信元ソース１０ＳＳからのストリームの送信に用いられる。
主リンク速度は、ソース装置１０の能力、シンク装置２０の能力、ケーブルの品質、及びシステム内に発生するノイズを含むいくつかの要因によって決定される。ソース装置１０から送信されたストリームは、最終的にシンク装置２０内のストリームシンク２０ＳＳに供給される。
【００３７】
ＤＰＣＤ２２ａ、ＥＤＩＤ２７については、上述したのでその説明を省略する。
ストリームポリシーメーカ１０ＳＰ、２０ＳＰは、それぞれストリームの伝送を管理する。ストリームポリシーメーカ１０ＳＰ、２０ＳＰは、補助チャネルディバイスサービス１０Ｒ３、２０Ｒ３を用いてストリーム伝送を初期化し、必要なリンク情報をリンクポリシーメーカ１０ＬＰ、２０ＬＰから取得し、ストリーム伝送を準備する。
リンクポリシーメーカ１０ＬＰ、２０ＬＰは、ＤＰインターフェース規格に準拠した動作として、それぞれリンクの確立と維持を管理する。リンクポリシーメーカ１０ＬＰ、２０ＬＰは、補助チャネルリンクサービス１０Ｒ２、２０Ｒ２を用いて、リンクの初期化、リンクの検出、リンクのメンテナンスを行う。
【００３８】
一方、シンク装置２０のみに設けられたリンクポリシーメーカ２０ＬＰｂは、本発明の特徴とする非標準の動作として、それぞれリンクの確立と維持を管理する。リンクポリシーメーカ２０ＬＰｂは、補助チャネルリンクサービス１０Ｒ２、２０Ｒ２を用いて、リンクの初期化、リンクの検出、リンクのメンテナンスを行う。
ＲＴレジスタ３２には、リンクポリシーメーカ２０ＬＰｂが管理するパラメータとして、クロックリカバリ処理で用いられる信号受信条件としての事前強調レベル、電圧振幅レベル、及びシンク側等化パラメータのうち、少なくともシンク側等化パラメータが格納される。
このように、シンク装置２０は、信号受信条件の一部であるシンク側等化パラメータを記憶するＲＴレジスタ３２を備えているので、ＲＴレジスタ３２からデータを読み出して利用すれば、通常のリンクトレーニングで実行されるクロックリカバリ処理の事前強調レベルの決定、電圧振幅レベルの決定、シンク側等化パラメータの決定の各処理を省略してデータストリームに埋め込まれたクロック信号を抽出することができる。なお、信号受信条件に含まれる事前強調レベル、電圧振幅レベル等のパラメータはソース装置１０のレジスタに格納されており、それらのパラメータを改めて決定する必要はない。
これにより、抽出されたクロック信号によりリンクロスの状態から迅速に再リンクを確立することができる。
このように、信号受信条件は、事前強調レベル、電圧振幅レベル、及びシンク側等化パラメータであることで、ソース装置と信号線を介して対向して接続されたシンク装置において、リンクロスの状態から迅速に再リンクを確立することができる。
制御部２０ｃは、ＣＰＵ２８により構成され、スイッチＳＷ１の接点が閉結状態に切り替わっている場合に、非標準の動作を制御する。
【００３９】
リンク層は、等時性トランスポートサービス１０Ｒ１、２０Ｒ１、補助チャネルリンクサービス１０Ｒ２、２０Ｒ２および補助チャネルディバイスサービス１０Ｒ３、２０Ｒ３のサービスに関与する。
ソース装置１０では、等時性トランスポートサービス１０Ｒ１は、映像ストリームおよび音声ストリームを、主リンク１０Ｐ１、２０Ｐ１が理解する規則の集合を有する形式にマッピングすることにより、データが主リンク１０Ｐ１、２０Ｐ１内で利用可能なレーンの数を超えて拡大縮小することが可能になるように構成する。
また、データがシンク装置２０に到達するときに、当該規則は、ストリームを、オリジナルの形式に再構築する。
【００４０】
補助チャネルリンクサービス１０Ｒ２、２０Ｒ２は、接続先のデバイスとのリンクを発見し、構成し、維持するのに用いられる。補助チャネルリンクサービス１０Ｒ２、２０Ｒ２は、補助チャネル１０Ｐ２、２０Ｐ２を経由してＤＰＣＤ２２ａを用いてこれを実行する。
ホットプラグがホットプラグチャネルを介して検出される場合に、ソース装置１０は、ＤＰＣＤ２２ａを介して、ＥＤＩＤ２７において少なくとも部分的に具現化されたシンク装置２０の機能を読み取る。
【００４１】
リンクトレーニングとは、ソース装置１０とシンク装置２０との間の伝送路特性を把握し、ソース装置１０から出力されたデータがシンク装置２０で適切に受信できるようにソース装置１０から出力される信号の電圧振幅等を決定すると共に、シンク装置２０においてメインリンクで伝送されるデータからデータビットを抽出し、ＰＬＬでクロックを再生するために行われる処理である。
【００４２】
＜初期リンク確立時手順＞
図３は、本発明の第１実施形態に係るデータ伝送システムによる処理手順を説明するためのフローチャートである。
図３に示す処理手順において、電源投入時等に、シンク装置２０のＣＰＵ２８は、まずＨＰＤ信号を有効に設定する（ステップＳ５０）。この際、ＣＰＵ２８は、ドライバ２２ｂの出力状態をイネーブル状態（有効）に設定するために、有効を表す値「１」をＨＰＤレジスタ２２ｃに設定する。
次いで、ステップＳ５１〜Ｓ５５では、ＣＰＵ２８は、図１１（ｂ）に示した処理（ステップＳ２５１〜Ｓ２５５）と同様の初期リンク確立時手順を行うので、その説明を省略する。
このため、シンク装置２０はＨＰＤ信号をソース装置１０に出力する（ステップＳ５１）。
故に、初期リンク確立後は、ソース装置１０のＤＰＴＸ４には、伝送路特性に応じた適切な（ａ１）事前強調レベル及び（ａ２）電圧振幅レベルが記憶されている。また、シンク装置２０のＲＴレジスタ３２には、適切な（ａ３）シンク側等化パラメータが記憶されている。
なお、初期設定の段階に含まれるモード設定時に、予め（ａ１）事前強調レベル、（ａ２）電圧振幅レベル、及び（ａ３）シンク側等化パラメータが分かっていれば、リンクトレーニングのクロックリカバリ処理の一部が不要になる。
このように、ステップＳ５０において、ＣＰＵ２８は、電源投入時に、ホットプラグ検知信号ＨＰＤの出力が有効状態になるように制御するので、ソース装置１０と自シンク装置２０との間において、ディスプレイポートインタフェース規格に準拠した初期リンク確立に係る処理を行わせることができる。
ここで、ＣＰＵ２８により構成している制御部２０ｃは、初期リンク確立時に取得した信号受信条件をＲＴレジスタ３２に記憶しておけば、リンクロスの状態から再リンク確立を行う際に利用することができる。
【００４３】
＜スイッチＳＷ１＞
なお、図２に示す制御部２０ｃは、外部ピンにより構成され、少なくとも２つの電圧状態を切り替えるスイッチＳＷ１を備え、制御部２０ｃは、スイッチＳＷ１が電圧状態を第１の電圧状態に切り替えた場合に、ＲＴレジスタ３２から取得した信号受信条件についての情報を用いてクロックリカバリを行わせるように構成してもよい。
スイッチＳＷ１が、少なくとも２つの電圧状態を切り替える。制御部２０ｃは、スイッチＳＷ１が電圧状態を第１の電圧状態に切り替えた場合に、ＲＴレジスタ３２から取得した情報を用いてＤＰＲＸ２２の物理層にてクロックリカバリを行わせることができる。
これにより、抽出されたクロック信号によりリンクロスの状態から迅速に再リンクを確立することができる。
【００４４】
＜リンクロス＞
次に、本発明の第１実施形態に係るデータ伝送システムにおいて、画像データの伝送中にリンクロスが発生した場合の処理手順について説明する。図４は、本発明の第１実施形態に係るデータ伝送システムにおいて、画像データの伝送中にリンクロスが発生した場合の処理手順を説明するためのフローチャートである。
ＣＰＵ２８は、まずＨＰＤ信号を無効に設定する（ステップＳ９１）。この際、ＣＰＵ２８は、ドライバ２２ｂの出力状態をディスエーブル状態（無効）に設定するために、無効を表す値「０」をＨＰＤレジスタ２２ｃに設定する。
すなわち、ソース装置１０からメインリンクＭＬを介してシンク装置２０へ画像データのストリーム伝送が行われている状態（ステップＳ８１、ステップＳ９２）において、ノイズ等の影響に起因してリンクロスが発生すると、シンク装置２０はリンクロスを検知して（ステップＳ９３、Ｙｅｓ）、次のステップＳ９４に移行する。
本願実施形態においては、通常のＤＰインターフェース規格とは異なり、トレーニングパターンによるリンクトレーニングを行うことなく、以下の手順により、再リンクを確立する。
なお、ステップＳ９１において、ＨＰＤ信号を無効に設定しているので、リンクロスを検知した場合に（ステップＳ９３、Ｙｅｓ）、シンク装置２０は、ホットプラグ検知ＨＰＤの信号をアクティブにすることない。
【００４５】
そのため、ＨＰＤ信号がシンク装置２０からソース装置１０に対して出力されないので、シンク装置２０側でリンクロスを検知した後も、ソース装置１０は、シンク装置２０に対して画像データ、音声データのストリーム伝送を継続する。
【００４６】
＜クロックリカバリ処理＞
一方、シンク装置２０のリンクポリシーメーカ２０ＬＰｂは、ステップＳ９４において、クロックリカバリ処理を行うが、通常のクロックリカバリ処理で行われる（ａ１）事前強調レベル、（ａ２）電圧振幅レベルについてはソース装置１０がリンクトレーニングの状態とならず、初期リンク確立時に決定した（ａ１）事前強調レベル、（ａ２）電圧振幅レベルにて画像データや音声データのストリーム伝送を継続し、また（ａ３）シンク側等化パラメータについては、スイッチＳＷ１のピン状態に応じて初期リンク処理時において決定したもの、又は予めＲＴレジスタ３２に記憶させたものを読み出してそのまま使用するものとし、このリンクロス時にこれらパラメータの再決定は行わない。
また、（ａ４）クロックリカバリ自体も、伝送方式8b/10bであれば、クロック信号がシリアルデータ自体に埋め込まれている。そこで、ＤＰＲＸ２２の物理層で受信したシリアルデータからクロック信号を抽出して再生できる。
このように、伝送路特性、及び自シンク装置の機能特性に応じて初期リンク確立に係る処理において決定された信号受信条件を使用して、データストリームに埋め込まれたクロック信号を抽出するので、抽出されたクロック信号によりリンクロスの状態から迅速に再リンクを確立することができる。
【００４７】
＜等化処理＞
次に、シンク装置２０の物理層２０ＰにおいてステップＳ９５に示した等化処理を行うのであるが、（ｂ１）シンボルロック及び（ｂ２）レーン間時間調整の両処理に必要な制御コードであるK28.5は、トレーニング用のシンボルパターンによらなくとも、ストリーム伝送フォーマットにおけるブランキング開始シンボルであるＢＳシンボルに含まれているので、ストリーム受信したシリアルデータ列からコントロールコードK28.5を検出して利用する。
すなわち、（ｂ１）シンボルロックにおいては、シリアルデータ列から検出したK28.5の位置をシンボルの境界としてロックし、そのロックした境界位置に基づいてシリアルデータをデシリアライズする。また、（ｂ２）レーン間時間調整においては、各レーンについて検出した各K28.5の位置を、時間差（スキュー）調整位置としてロックする。
【００４８】
以上のように、本発明の実施形態のおいては、所定条件下で、トレーニングパターンを使用せずに、クロックリカバリ処理及び等化処理を行って、リンクロスの状態から再リンクを実現する。シンク装置２０側で再リンクが実現されると、その段階で、ソース装置１０はシリアルデータをストリーム伝送し続けいている状態であるので、シンク装置２０は、その後即座にシリアルデータを認識可能な状態で受信できる（ステップＳ９２）。
【００４９】
なお、リンクロス時においては、原則的に上述のような処理を行うこととし、必要に応じて、ＤＰインターフェース規格の通常の処理を行うようにスイッチＳＷ１を切り換えてもよい。
【００５０】
以上のように、第１実施形態によれば、シンク装置２０は、リンクロスが発生しても、ソース装置１０にその事実を通知するためのＨＰＤ信号を無効に設定してあるので、ソース装置１０は引き続き画像シリアルデータのストリーム伝送を継続する。
リンクの回復処理において、（ａ１）事前強調レベル、（ａ２）電圧振幅レベル、及び（ａ３）シンク側等化パラメータについては、初期接続時に決定されたそれらをＲＡＭから読み出して使用する。
また、（ａ４）クロックリカバリ自体も、リンクトレーニングのトレーニングパターンによらず、シリアルデータ自体に埋め込まれているクロック信号を利用する。
更に（ｂ１）シンボルロック、及び（ｂ２）レーン間時間調整の両処理に必要な制御コードK28.5は、トレーニングパターンによらなくとも、ストリーム受信したシリアルデータのＢＳシンボルに利用されているのでそれを利用し、更に、リンク回復の結果をシンク装置２０はソース装置１０に伝えない。
このように、リンクロスが発生しても、ソース装置１０とシンク装置２０との間でやりとりはなく、シンク装置２０が自律的にリンクを回復させるので、迅速に再リンクが確保され、暗転等の時間を極力短くできる。
【００５１】
加えて、ソース装置１０は、リンクロス時にシンク装置２０との間でやり取りがない分、負担が軽減され、更に、画像データをストリーム伝送し続けるだけで良いので、ソース装置１０のＤＰＴＸをカスタマイズする必要もなく、新たな負担を強いられることもない。
【００５２】
＜第２実施形態＞
本発明は、ソース装置と信号線を介して接続されたシンク装置において、ノイズ等の影響による画面のちらつきを防止するために、以下の構成を有する。
すなわち、本発明のシンク装置は、ソース装置と信号線を介して接続されたシンク装置であって、初期リンク確立後、又は前記再リンク確立後の垂直ブランキング期間において受信したＭＳＡパケットをデコードするＭＳＡデコード手段と、デコードされたＭＳＡデータを記憶するＭＳＡデータ記憶手段と、ＭＳＡデータ記憶手段から取得した今回のフレームに係るＭＳＡデータと前回のフレームに係るＭＳＡデータとが同一か否かを判定するＭＳＡ判定手段と、ＭＳＡ判定手段による判定結果に基づいて、ＭＳＡデータをビデオプロセッサに提供するか否かを制御する制御手段と、を備え、制御手段は、ＭＳＡ判定手段が複数回同一のＭＳＡデータと判定した場合に、当該ＭＳＡデータを新たなＭＳＡデータとしてビデオプロセッサに提供することを特徴とする。
以上の構成を備えることにより、ソース装置と信号線を介して接続されたシンク装置において、ノイズ等の影響による画面のちらつきを防止することができる。
【００５３】
本発明の第２実施形態に係るデータ伝送システムのシンク装置について説明する。
第１実施形態では、初期リンクが確立した後に、ソース装置１０からシンク装置２０に正常にデータストリームを伝送できている状況下において、ノイズ等の影響に起因してリンクロスが発生した場合に対する非標準の処理手法について説明した。
これに対して、第２実施形態では、初期リンクが確立した後に、ソース装置１０からシンク装置２０に正常にデータストリームを伝送できている状況下において、ノイズ等の影響に起因してＭＳＡデータに誤りが発生した場合に対する非標準の処理手法について説明する。
【００５４】
＜シンク装置の機能ブロック図＞
図５は、本発明の第２実施形態に係るデータ伝送システムのシンク装置の内部構成を説明するためのブロック図である。
シンク装置２０は、図５に示すように、ＤＰＲＸ２２、ＥＤＩＤ２７、ＣＰＵ２８、ＡＶプロセッサ２４、Ｖｉｄｅｏ＿Ｉ／Ｆ２５、Ａｕｄｉｏ＿Ｉ／Ｆ２６を備えている。
ＤＰＲＸ２２は、ソース装置１０との間でリンク管理やリンクトレーニング等の情報をＡＵＸチャネルＡＣを介して交換する。一方、ＤＰＲＸ２２は、ソース装置１０から伝送される映像データ、音声データ、映像フォーマット、画面サイズ、映像タイミング情報等の情報をメインリンクＭＬを介して受信し、ＤＰＲＸ２２において受信データをデコードし、各種データをＡＶプロセッサ２４に出力する。
第２実施形態においては、図１に示す第１実施形態において説明したＤＰＲＸ２２について詳しく説明する。
詳しくは、ＤＰＲＸ２２は、映像データデコード部２２ｄ、音声データデコード部２２ｅ、InfoFrameパケットデコード部２２ｆ、ＭＳＡデコード部２２ｇ、ＶＢＩＤデコード部２２ｈ、ＤＰＣＤ２２ａを備えている。
映像データデコード部２２ｄは、入力された映像データをデコードする。音声データデコード部２２ｅは、入力された音声データをデコードする。
InfoFrameパケットデコード部２２ｆは、データアイランド期間において受信したInfoFrameパケットをデコードする。
ＭＳＡデコード部２２ｇは、垂直ブランキング期間において受信したＭＳＡパケットからＭＳＡをデコードして出力する。
ＶＢＩＤデコード部２２ｈは、バーチカルブランキングＩＤ（Vertical Blanking ID）をデコードして、ＶＢＩＤデコードデータを生成する。このバーチカルブランキングＩＤには、バーチカルブランキングフラグが含まれている。
ＤＰＣＤ２２ａについては、上述したのでその説明を省略する。
【００５５】
ＡＶプロセッサ２４では、InfoFrameデコードデータ、パケットデコードデータ、ＭＳＡデコードデータ、VBIDデコードデータに基づいて、映像データを処理し（ＭＳＡデータについては前述の通り）、映像データはＶｉｄｅｏ＿Ｉ／Ｆ２５を介して表示装置３４に表示される。
【００５６】
＜ＤＰインターフェース規格のフレーム構造＞
図６は、ＤＰインターフェース規格のフレーム構造を示す図である。
ＤＰインターフェース規格では、画像サイズや同期タイミングなどの情報を１フレーム毎に垂直ブランキング期間においてＭＳＡパケットを用いて送信している。
ＭＳＡパケットは、フレーム毎にソース装置１０からシンク装置２０に伝送され、シンク装置２０は受信したＭＳＡパケットに基づいて表示データを生成している。
【００５７】
＜ＭＳＡパケット＞
図７は、ＭＳＡパケットの定義を示す図である。
図７に示すように、Mvid及びNvidはディスプレイのビデオストリームクロックの再生に使用される。
Htotalは水平ラインのピクセル総数、Vtotalはビデオフレームのライン総数である。
HSP／HSWはHSYNC極性／HSYNC幅を画素数で表す。VSP／VSWはVSYNC極性／VSYNC幅をライン数で表す。HstartはHSYNCに関するアクティブビデオ画素の開始を表す。VstartはVSYNCに関するアクティブビデオラインの開始を表す。MISC1:0はその他、映像関連情報を表す。
なお、ＤＰインターフェース規格では、全てのＭＳＡデータが送信されるのではなく、一部のデータはオプションであるが、少なくとも水平ラインのピクセル総数（Htotal）、ビデオフレームのライン総数（Vtotal）は必須の情報である。
【００５８】
＜ＤＰＲＸ＞
図８は、本発明の第２実施形態に係るシンク装置のＤＰＲＸとＡＶプロセッサの内部構成を説明するための機能ブロック図である。
第２実施形態では、図８に示すように、ＤＰＲＸ２２内に設けられているＭＳＡデコード部２２ｇは、ＭＳＡレジスタ２２ｇｒを備えている。
ＭＳＡデコード部２２ｇは、垂直ブランキング期間において受信したＭＳＡパケットからＭＳＡをデコードしてＭＳＡデータをＭＳＡレジスタ２２ｇｒに更新する。ＭＳＡデコード部２２ｇは、ＭＳＡレジスタ２２ｇｒに更新したことを表す更新完了ステータスＳＴをイネーブル状態にしてＭＳＡ判定部２４ａに出力する。
なお、更新完了ステータスＳＴは、垂直ブランキング期間においてＭＳＡデータを構成するＳＳからＳＥ（図６）までのデータの受信が完了した時点でＨｉｇｈが出力され、バーチカルブランキングフラグが有効な期間にＨｉｇｈ状態が維持され、アクティブビデオ期間が開始された時点でＬｏｗが出力される。特許請求の範囲における「ＭＳＡデコード手段」はＭＳＡデコード部２２ｇを、「ＭＳＡデータ記憶手段」はＭＳＡレジスタ２２ｇｒを、「ＭＳＡ判定手段」はＭＳＡ判定部２４ａを、「制御手段」は制御部２４ｂをそれぞれ示している。また、第２実施形態のＤＰＲＸ２２には第１実施形態と同様にドライバ２２ｂ及びＨＰＤレジスタ２２ｃを含めて記載しているが、ＭＳＡデータの誤りに起因する画面のチラつきを防止するためにはドライバ２２ｂ及びＨＰＤレジスタ２２ｃは含まなくても良い。
【００５９】
＜ＡＶプロセッサ＞
ＡＶプロセッサ２４は、ＭＳＡ判定部２４ａ、制御部２４ｂ、ビデオプロセッサ２４ｃを備えている。なお、ＭＳＡ判定部２４ａ、制御部２４ｂはシンク装置２０のＣＰＵ２８により構成している。
ＭＳＡ判定部２４ａは、ＭＳＡデコード部２２ｇの更新完了ステータスＳＴがＨｉｇｈ状態になった場合に、ＭＳＡデコード部２２ｇのＭＳＡレジスタ２２ｇｒからＭＳＡデータを読み込み、メモリ２４ａｒに記憶する。この結果、図７に示すＭＳＡデータを構成する各データがメモリ２４ａｒに記憶される。このメモリ２４ａｒは、２フレーム分のＭＳＡデータを記憶する容量を有しており、メモリ２４ａｒの容量を１／２ずつ１フレーム単位に分割することで、受信した１フレーム単位で交互にＭＳＡデータを記憶するように構成されており、今回のフレームのＭＳＡデータ（ｔ）と前回のフレームのＭＳＡデータ（ｔ−１）とが記憶されるが、前々回のフレームのＭＳＡデータ（ｔ−２）は消滅する。なお、メモリ２４ａｒの容量を増設することで、３フレーム以上のＭＳＡデータを記憶するように構成してもよい。
さらに、ＭＳＡ判定部２４ａは、垂直ブランキング期間において、メモリ２４ａｒから今回のフレームのＭＳＡデータ（ｔ）と前回のフレームのＭＳＡデータ（ｔ−１）とを読み出して両者を比較し、２フレーム以上同じＭＳＡデータを検出した場合に、判定結果が同一である旨の情報を制御部２４ｂに出力する。
なお、ＭＳＡ判定部２４ａは、メモリ２４ａｒから今回のフレームのＭＳＡデータ（ｔ）と前回のフレームのＭＳＡデータ（ｔ−１）とを読み出して両者を比較し、１フレーム分のみＭＳＡデータが異なる場合には、上述した判定結果が同一である旨の情報を出力しない。
【００６０】
制御部２４ｂは、上述した判定結果が同一である旨の情報を受け付けた場合に、ＭＳＡ判定部２４ａのメモリ２４ａｒから今回のフレームのＭＳＡデータ（ｔ）又は前回のフレームのＭＳＡデータ（ｔ−１）を読み出し、取得したＭＳＡデータをＭＳＡレジスタ２４ｂｒに記憶する。
ビデオプロセッサ２４ｃは、垂直ブランキング期間において、制御部２４ｂのＭＳＡレジスタ２４ｂｒから１フレーム毎にＭＳＡデータを読み出し、取得したＭＳＡデータに基づいて１フレーム分の画角を構成する。
【００６１】
＜動作説明＞
図９は、本発明の第２実施形態に係るシンク装置のＤＰＲＸとＡＶプロセッサの動作を示すフローチャートである。
＜ＭＳＡデコード部＞
ＤＰＲＸ２２に設けられたＭＳＡデコード部２２ｇは、垂直ブランキング期間において受信したＭＳＡパケットからＭＳＡをデコードしてＭＳＡデータをＭＳＡレジスタ２２ｇｒに記憶し、ＭＳＡレジスタ２２ｇｒに更新したことを表す更新完了ステータスＳＴをＬｏｗ状態からＨｉｇｈ状態に変更してＭＳＡ判定部２４ａに出力する。
この際、ＭＳＡデコード部２２ｇから出力される更新完了ステータスＳＴ（Ｈｉｇｈ状態）は、垂直ブランキング期間においてＭＳＡデータを構成するＳＳからＳＥ（図６）までのデータの受信が完了した時点においてＨｉｇｈ状態になり、垂直ブランキング期間が終了した時点でＬｏｗ状態に切り替わって解除されるように構成してもよい。
【００６２】
＜ＭＳＡ判定部＞
ＡＶプロセッサ２４に設けられたＭＳＡ判定部２４ａは、ＭＳＡデコード部２２ｇから出力される更新完了ステータスＳＴを読み込む（ステップＳ１０１）。
ＭＳＡ判定部２４ａは、垂直ブランキング期間においてＭＳＡデコード部２２ｇの更新完了ステータスＳＴがＬｏｗ状態（０）からＨｉｇｈ状態（１）に切り替わったか否かを判断する（ステップＳ１０２）。
更新完了ステータスＳＴがＨｉｇｈ状態（１）に切り替わった場合に（ステップＳ１０２、Ｙｅｓ）、ＭＳＡ判定部２４ａは、カウンタＸに１を加算する。なお、Ｘは自然数である。
次いで、ＭＳＡ判定部２４ａは、カウンタＸの値が偶数か否かを判断する（ステップＳ１０４）。
カウンタＸの値が偶数である場合は（ステップＳ１０４、Ｙｅｓ）、ＭＳＡデコード部２２ｇのＭＳＡレジスタ２２ｇｒからＭＳＡデータを読み込み、メモリ２４ａｒのメモリＡにＭＳＡデータを記憶する（ステップＳ１０５）。
一方、カウンタＸの値が奇数である場合は（ステップＳ１０４、Ｎｏ）、ＭＳＡデコード部２２ｇのＭＳＡレジスタ２２ｇｒからＭＳＡデータを読み込み、メモリ２４ａｒのメモリＢにＭＳＡデータを記憶する（ステップＳ１０６）。
次いで、ＭＳＡ判定部２４ａは、メモリ２４ａｒのメモリＡ、Ｂの両者から読み出したデータ値が同一か否かを判断する（ステップＳ１０７）。ＭＳＡ判定部２４ａは、両者のデータ値が同一ではないと判断した場合には（ステップＳ１０７、Ｎｏ）、ステップＳ１１２に進む。これにより、ノイズにより伝送中のＭＳＡパケットが１フレーム分のみ異なるデータに変化しても、その変化したＭＳＡデータを利用せず、制御部２４ｂのＭＳＡレジスタ２４ｂｒに格納されているＭＳＡデータを用いて映像信号を生成し、ＭＳＡデータ誤りを除去することができる。
なお、制御部２４ｂは、現在利用しているＭＳＡデータと異なるＭＳＡデータを複数回受信したと判断しない限り、ＭＳＡレジスタ２４ｂｒのデータを維持する。
【００６３】
＜制御部＞
一方、ＭＳＡ判定部２４ａのメモリＡ、Ｂに格納されているデータ値が同一であると判断した場合には（ステップＳ１０７、Ｙｅｓ）、制御部２４ｂは、ＭＳＡ判定部２４ａに設けられたメモリ２４ａｒのメモリＡと制御部２４のメモリ（Ｃ）２４ｂｃから夫々に記憶されているデータ値を取得する（ステップＳ１０８）。
なお、ステップＳ１０８において、制御部２４ｂは、メモリ２４ｂｃに前回までビデオプロセッサ２４ｃに提供しているＭＳＡデータを記憶している。
【００６４】
次いで、制御部２４ｂは、メモリＡ、Ｃの両者から読み出したデータ値が同一か否かを判断する（ステップＳ１０９）。制御部２４ｂは、両者のデータ値が同一であると判断した場合には（ステップＳ１０９、Ｙｅｓ）、ステップＳ１１２に進む。
一方、メモリＡ、Ｃの両者のデータ値が同一ではないと判断した場合には（ステップＳ１０９、Ｎｏ）、制御部２４ｂは、ＭＳＡ判定部２４ａに設けられたメモリ２４ａｒのメモリＡからデータ値を取得して、メモリ２４ｂｃのメモリＣに記憶する（ステップＳ１１０）。
次いで、制御部２４ｂは、メモリＣのデータ値を取得して、当該データ値をＭＳＡレジスタ（Ｄ）２４ｂｒに記憶することで、ビデオプロセッサ２４ｃにレジスタ（Ｄ）２４ｂｒに記憶された最新のＭＳＡデータを提供する（ステップＳ１１１）。次いで、ステップＳ１１２に進む。
ビデオプロセッサ２４ｃは、垂直ブランキング期間において、制御部２４ｂのＭＳＡレジスタ２４ｂｒから１フレーム毎にＭＳＡデータを読み出し（ポーリング）、取得したＭＳＡデータに基づいて１フレーム分の画角を構成する。
このように、制御部２４ｂは、ＭＳＡ判定部２４ａが複数回同一のＭＳＡデータと判定した場合、かつ当該ＭＳＡデータが前回までビデオプロセッサ２４ｃに提供しているＭＳＡデータと異なる場合に、当該ＭＳＡデータを新たなＭＳＡデータとしてビデオプロセッサ２４ｃに提供する。
これにより、ソース装置と信号線を介して接続されたシンク装置において、ノイズ等によるＭＳＡパケットのデータ化けに影響を受けず、所望のサイズ（Htotal、Vtotal）の画像を表示装置３４に表示するので、画面のちらつきを防止することができる。
【００６５】
＜表示期間動作排除処理＞
制御部２４ｂは、ＭＳＡデコード部２２ｇから出力される更新完了ステータスＳＴを読み込む（ステップＳ１１２）。
制御部２４ｂは、ＭＳＡデコード部２２ｇから出力される更新完了ステータスＳＴがＨｉｇｈ状態（１）からＬｏｗ状態（０）に切り替わったか否かを判断する（ステップＳ１０２）。更新完了ステータスＳＴがＨｉｇｈ状態（１）である場合は垂直ブランキング期間中であると判断し（ステップＳ１１３、Ｎｏ）、ステップＳ１１２に戻り、処理を繰り返す。
一方、更新完了ステータスＳＴがＬｏｗ状態（０）に切り替わった場合は表示期間中であると判断し（ステップＳ１１３、Ｙｅｓ）、ステップＳ１０１に戻り、処理を繰り返す。
【００６６】
ビデオプロセッサ２４ｃは、垂直ブランキング期間において、制御部２４ｂのレジスタ２４ｂｒから１フレーム毎にＭＳＡデータを読み出し（ポーリング）、取得したＭＳＡデータに基づいて１フレーム分の画角を構成する。
従来、ノイズ等の影響によりＭＳＡパケットのデータが誤った値に変化して伝送された場合、水平ラインのピクセル総数やビデオフレームのライン総数等のデータに誤りが生じていたので、画面にちらつきが発生していた。
例えば、画面解像度がＶＧＡの場合、正常時にＭＳＡパケットで送られる水平ラインのピクセル総数（Htotal）、ビデオフレームのライン総数（Vtotal）はそれぞれ６４０、４８０であるが、これらのデータに誤りが生じることで、例えば、水平ラインのピクセル総数（Htotal）、ビデオフレームのライン総数（Vtotal）が夫々に８００、５００等に変化すると、図１０（ｂ）に示すように、画面左上を起点として、画像全体が右下方向に引き伸ばされたような状況となる。
これに対して、第２実施形態では、ＡＶプロセッサ２４にＭＳＡ判定部２４ａを備え、受信したＭＳＡパケットのデータ値を２フレーム間で比較し、２フレーム以上連続して異なるＭＳＡデータを受信した場合に限り、ＭＳＡデータの情報を表示に反映させることとした。
このため、ノイズ等の影響によりＭＳＡパケットのデータが誤った値に変化して伝送された場合でも、図１０（ａ）に示すように、水平ラインのピクセル総数やビデオフレームのライン総数等のデータに生じた１フレーム分限りのデータ誤りに起因した画面にちらつきの発生を抑制することができる。
これにより、ビデオフレームを構成するための水平ラインに係るピクセル総数、又は／及びライン総数を含むＭＳＡパケットのデータ誤りを除去することができる。
【００６７】
なお、ステップＳ１０７において、制御部２４ｂは、ＭＳＡ判定部２４ａが複数回同一のＭＳＡデータと判定した場合に、当該ＭＳＡデータを新たなＭＳＡデータとしてビデオプロセッサ２４ｃに提供するように構成してもよい。
これにより、ソース装置と信号線を介して接続されたシンク装置において、ノイズ等の影響による画面のちらつきを防止することができる。
【００６８】
＜本発明の実施態様例の構成、作用、効果＞
＜第１態様＞
本態様のシンク装置２０は、ソース装置１０と信号線を介して接続されたシンク装置２０であって、
初期リンク確立後に、リンクロスが発生したことを表すホットプラグ検知信号ＨＰＤのソース装置１０への出力が無効状態になるように制御するＣＰＵ２８と、ソース装置１０から継続して伝送されるデータストリームの受信中にリンクロスの発生を検出するＤＰＲＸ２２の物理層又は／及びリンク層における機能と、リンクロスの発生が検出された場合に、データストリームに埋め込まれたクロック信号を抽出するＤＰＲＸ２２の物理層における機能と、リンクロスの発生が検出された場合に、データストリームに埋め込まれたブランキング開始シンボルを検出するＤＰＲＸ２２のリンク層における機能と、リンク確立時の信号受信条件を記憶するＲＴレジスタ３２とを備え、抽出されたクロック信号、及び検出されたブランキング開始信号により再リンクを確立することを特徴とする。
本態様によれば、ＣＰＵ２８が、初期リンク確立後に、リンクロスが発生したことを表すホットプラグ検知信号ＨＰＤのソース装置１０への出力が無効状態になるように制御する。ＤＰＲＸ２２の物理層又は／及びリンク層における機能が、ソース装置１０から継続して伝送されるデータストリームの受信中にリンクロスの発生を検出する。ＤＰＲＸ２２の物理層における機能が、リンクロスの発生が検出された場合に、データストリームに埋め込まれたクロック信号を抽出する。ＤＰＲＸ２２のリンク層における機能が、リンクロスの発生が検出された場合に、データストリームに埋め込まれたブランキング開始シンボルを検出する。ＲＴレジスタ３２が、リンク確立時の信号受信条件を記憶する。そして、抽出されたクロック信号、ＲＴレジスタ３２に記憶された信号受信条件及び検出されたブランキング開始信号により再リンクを確立する。
このように、ソース装置と信号線を介して接続されたシンク装置において、リンクロスの状態から迅速に正常状態に復帰することができる。
詳しくは、リンクロスが発生しても、ソース装置とシンク装置との間でやりとりを行うことなく、シンク装置が自律的にリンクを回復させるので、迅速に再リンクが確保され、暗転等の時間を極力短くできる。また、ソース装置は、画像データをストリーム伝送し続けるだけで、新たな別の負担を強いられることもない。
【００６９】
＜第２態様＞
本態様の信号受信条件は、シンク側等化パラメータであることを特徴とする。
本態様によれば、信号受信条件は、シンク側等化パラメータであることで、ソース装置と信号線を介して対向して接続されたシンク装置において、リンクロスの状態から迅速に再リンクを確立することができる。
【００７０】
＜第３態様＞
本態様の制御部２０ｃは、電源投入時に、ホットプラグ検知信号ＨＰＤの出力が有効状態になるように制御して、ソース装置１０と自シンク装置２０との間において、ディスプレイポートインタフェース規格に準拠した初期リンク確立に係る処理を行わせることを特徴とする。
本態様によれば、制御部２０ｃは、電源投入時に、ホットプラグ検知信号ＨＰＤの出力が有効状態になるように制御して、ソース装置１０と自シンク装置２０との間において、ディスプレイポートインタフェース規格に準拠した初期リンク確立に係る処理を行わせることができる。
【００７１】
＜第４態様＞
本態様のシンク装置２０は、少なくとも２つの電圧状態を切り替えるスイッチ手段を備え、制御部２０ｃは、スイッチ手段が電圧状態を第１の電圧状態に切り替えた場合に、ＲＴレジスタ３２から取得した情報を用いてＤＰＲＸ２２の物理層における機能にクロックリカバリを行わせることを特徴とする。
本態様によれば、スイッチＳＷ１が、少なくとも２つの電圧状態を切り替える。制御部２０ｃは、スイッチＳＷ１が電圧状態を第１の電圧状態に切り替えた場合に、レジスタ３２から取得した情報を用いてＤＰＲＸ２２の物理層における機能にクロックリカバリを行わせることができる。
これにより、抽出されたクロック信号によりリンクロスの状態から迅速に再リンクを確立することができる。
【００７２】
＜第５態様＞
本態様のシンク装置２０は、初期リンク確立後、又は再リンク確立後の垂直ブランキング期間において受信したＭＳＡパケットをデコードするＭＳＡデコード部２２ｇと、デコードされたＭＳＡデータを記憶するＭＳＡレジスタ２２ｅｒと、ＭＳＡレジスタ２２ｅｒから取得した今回のフレームに係るＭＳＡデータと前回のフレームに係るＭＳＡデータとが同一か否かを判定するＭＳＡ判定部２４ａと、ＭＳＡ判定２４ａによる判定結果に基づいて、ＭＳＡデータをビデオプロセッサ２４ｃに提供するか否かを制御する制御部２４ｂと、を備え、制御部２４ｂは、ＭＳＡ判定部２４ａが複数回同一のＭＳＡデータと判定した場合に、当該ＭＳＡデータを新たなＭＳＡデータとしてビデオプロセッサ２４ｃに提供することを特徴とする。
本態様によれば、ＭＳＡデコード部２２ｇが、初期リンク確立後、又は再リンク確立後の垂直ブランキング期間において受信したＭＳＡパケットをデコードする。ＭＳＡレジスタ２２ｅｒが、デコードされたＭＳＡデータを記憶する。ＭＳＡ判定部２４ａが、ＭＳＡレジスタ２２ｅｒから取得した今回のフレームに係るＭＳＡデータと前回のフレームに係るＭＳＡデータとが同一か否かを判定する。制御部２４ｂが、ＭＳＡ判定２４ａによる判定結果に基づいて、ＭＳＡデータをビデオプロセッサ２４ｃに提供するか否かを制御する。制御部２４ｂは、ＭＳＡ判定部２４ａが複数回同一のＭＳＡデータと判定した場合に、当該ＭＳＡデータを新たなＭＳＡデータとしてビデオプロセッサ２４ｃに提供する。
これによりソース装置と信号線を介して接続されたシンク装置において、ノイズ等の影響による画面のちらつきを防止することができる。
【００７３】
＜第６態様＞
本態様のシンク装置２０は、ソース装置１０と信号線を介して接続されたシンク装置２０であって、初期リンク確立後、又は再リンク確立後の垂直ブランキング期間において受信したＭＳＡパケットをデコードするＭＳＡデコード部２２ｇと、デコードされたＭＳＡデータを記憶するＭＳＡレジスタ２２ｅｒと、ＭＳＡレジスタ２２ｅｒから取得した今回のフレームに係るＭＳＡデータと前回のフレームに係るＭＳＡデータとが同一か否かを判定するＭＳＡ判定部２４ａと、ＭＳＡ判定部２４ａによる判定結果に基づいて、ＭＳＡデータをビデオプロセッサ２４ｃに提供するか否かを制御する制御部２４ｂと、を備え、制御部２４ｂは、ＭＳＡ判定部２４ａが複数回同一のＭＳＡデータと判定した場合に、当該ＭＳＡデータを新たなＭＳＡデータとしてビデオプロセッサ２４ｃに提供することを特徴とする。
本態様によれば、ＭＳＡデコード部２２ｇが、初期リンク確立後、又は再リンク確立後の垂直ブランキング期間において受信したＭＳＡパケットをデコードする。ＭＳＡレジスタ２２ｅｒが、デコードされたＭＳＡデータを記憶する。ＭＳＡ判定部２４ａが、ＭＳＡレジスタ２２ｅｒから取得した今回のフレームに係るＭＳＡデータと前回のフレームに係るＭＳＡデータとが同一か否かを判定する。制御部２４ｂが、ＭＳＡ判定部２４ａによる判定結果に基づいて、ＭＳＡデータをビデオプロセッサ２４ｃに提供するか否かを制御する。制御部２４ｂは、ＭＳＡ判定部２４ａが複数回同一のＭＳＡデータと判定した場合に、当該ＭＳＡデータを新たなＭＳＡデータとしてビデオプロセッサ２４ｃに提供する。
これによりソース装置と信号線を介して接続されたシンク装置において、ノイズ等の影響による画面のちらつきを防止することができる。
【００７４】
＜第７態様＞
本態様の制御部２４ｂは、ＭＳＡ判定部２４ａが複数回同一のＭＳＡデータと判定した場合、かつ当該ＭＳＡデータが前回までビデオプロセッサ２４ｃに提供しているＭＳＡデータと異なる場合に、当該ＭＳＡデータを新たなＭＳＡデータとしてビデオプロセッサ２４ｃに提供することを特徴とする。
本態様によれば、制御部２４ｂは、ＭＳＡ判定部２４ａが複数回同一のＭＳＡデータと判定した場合、かつ当該ＭＳＡデータが前回までビデオプロセッサ２４ｃに提供しているＭＳＡデータと異なる場合に、当該ＭＳＡデータを新たなＭＳＡデータとしてビデオプロセッサ２４ｃに提供する。
これによりソース装置と信号線を介して接続されたシンク装置において、ノイズ等の影響による画面のちらつきを防止することができる。
【００７５】
＜第８態様＞
本態様の制御部２４ｂは、ＭＳＡ判定部２４ａが複数回同一のＭＳＡデータがないと判定した場合に、前回までビデオプロセッサ２４ｃに提供しているＭＳＡデータを維持することを特徴とする。
本態様によれば、制御部２４ｂは、ＭＳＡ判定部２４ａが複数回同一のＭＳＡデータがないと判定した場合に、前回までビデオプロセッサ２４ｃに提供しているＭＳＡデータを維持する。
これにより、ソース装置と信号線を介して接続されたシンク装置において、ノイズによる影響に起因した伝送中のＭＳＡパケットのデータ誤りを除去することができる。
【００７６】
＜第９態様＞
本態様のＭＳＡデータは、ビデオフレームを構成するための水平ラインに係るピクセル総数、又は／及びライン総数であることを特徴とする。
本態様によれば、ＭＳＡデータは、ビデオフレームを構成するための水平ラインに係るピクセル総数、又は／及びライン総数である。
これにより、ビデオフレームを構成するための水平ラインに係るピクセル総数、又は／及びライン総数であるＭＳＡパケットのデータ誤りを除去することができる。
【００７７】
＜第１０態様＞
本態様の制御方法は、ソース装置１０と信号線を介して接続されたシンク装置２０による制御方法であって、初期リンク確立後に、リンクロスが発生したことを表すホットプラグ検知信号ＨＰＤのソース装置１０への出力が無効状態になるように制御する制御ステップ（Ｓ９１）と、ソース装置１０から継続して伝送されるデータストリームの受信中にリンクロスの発生を検出するリンクロス検出ステップ（Ｓ９３）と、リンクロスの発生が検出された場合に、データストリームに埋め込まれたクロック信号を抽出するクロックリカバリステップ（Ｓ９４）と、リンクロスの発生が検出された場合に、データストリームに埋め込まれたブランキング開始シンボルを検出するブランキング開始信号検出ステップ（Ｓ９５）と、リンク確立時の信号受信条件をＲＴレジスタ３２に記憶する記憶ステップ（Ｓ５３）と、を実行し、抽出されたクロック信号、ＲＴレジスタ３２に記憶された信号受信条件及び検出されたブランキング開始信号により再リンクを確立することを特徴とする。
第１０態様の作用、及び効果は第１態様と同様であるので、その説明を省略する。
【００７８】
＜第１１態様＞
本態様の制御方法は、ソース装置１０と信号線を介して接続されたシンク装置２０による制御方法であって、ソース装置１０から伝送されたデータストリーム中の垂直ブランキング期間において受信したＭＳＡパケットをＭＳＡデコード部２２ｅによりデコードするＭＳＡデコードステップと、デコードされたＭＳＡデータをＭＳＡデコード部２２ｅによりＭＳＡレジスタ２２ｇｒに記憶する記憶ステップと、ＭＳＡレジスタ２２ｇｒから取得した今回のフレームに係るＭＳＡデータと前回のフレームに係るＭＳＡデータとが同一か否かを判定するＭＳＡ判定ステップ（Ｓ１０７）と、ＭＳＡ判定ステップによる判定結果に基づいて、ＭＳＡデータをビデオプロセッサに提供するか否かを制御する制御ステップ（Ｓ１０９）と、を実行し、制御ステップは、ＭＳＡ判定ステップが複数回同一のＭＳＡデータと判定した場合に、当該ＭＳＡデータを新たなＭＳＡデータとしてビデオプロセッサに提供することを特徴とする。
第１１態様の作用、及び効果は第６態様と同様であるので、その説明を省略する。
【産業上の利用可能性】
【００７９】
本発明のシンク装置、及び制御方法は、例えば、パチンコ機等の遊技機に採用又は搭載できる。
【符号の説明】
【００８０】
２…ＡＶプロセッサ、４…ディスプレイポートトランスミッタＤＰＴＸ、６…ＣＰＵ、１０…ソース装置、１０ＳＰ、２０ＳＰ…ストリームポリシーメーカ、１０Ｒ１、２０Ｒ１…等時性トランスポートサービス、１０Ｒ２、２０Ｒ２…補助チャネルリンクサービス、１０Ｒ３、２０Ｒ３…補助チャネルディバイスサービス、１０ＬＰ、２０ＬＰ…リンクポリシーメーカ、１０Ｐ２、２０Ｐ２…補助チャネル、１０Ｐ１、２０Ｐ１…主リンク、２０…シンク装置、２２…ディスプレイポートレシーバＤＰＲＸ、２２ａ…ＤＰＣＤ、２２ｄ…映像データデコード部、２２ｅ…音声データデコード部、２２ｆ…InfoFrameパケットデコード部、２２ｇ…ＭＳＡデコード部、２２ｇｒ…ＭＳＡレジスタ、２２ｈ…ＶＢＩＤデコード部、２４…ＡＶプロセッサ、２４ａ…ＭＳＡ判定部、２４ａｒ…メモリ、２４ｂ…制御部、２４ｂｒ…レジスタ、２４ｃ…ビデオプロセッサ、２６…ＥＤＩＤ、２８…ＣＰＵ、３０…ドライバ、３２…ＲＴレジスタ、３４…表示装置、３６…スピーカ、ＳＷ１…スイッチ
【図１】
0006742635.tif 000002
【図２】
0006742635.tif 000003
【図３】
0006742635.tif 000004
【図４】
0006742635.tif 000005
【図５】
0006742635.tif 000006
【図６】
0006742635.tif 000007
【図７】
0006742635.tif 000008
【図８】
0006742635.tif 000009
【図９】
0006742635.tif 000010
【図１０】
0006742635.tif 000011
【図１１】
0006742635.tif 000012
【図１２】
0006742635.tif 000013
【図１３】
0006742635.tif 000014