(57)【特許請求の範囲】
【請求項１】
画素回路領域および周辺回路領域を備える撮像装置の製造方法であって、
前記画素回路領域および前記周辺回路領域を構成し、前記画素回路領域において光電変換部を有し、前記周辺回路領域においてトランジスタを有する半導体層と、
前記半導体層の上方に配され、前記画素回路領域から前記周辺回路領域に渡って延在するパッシベーション膜と、
前記周辺回路領域において前記パッシベーション膜よりも前記半導体層の近くに配された部材と、
前記半導体層と前記パッシベーション膜との間に配された複数の配線と、
を備える構造体を用意する工程と、
前記構造体に熱処理を施す工程と、
前記熱処理の後に、前記構造体の上にマイクロレンズを形成する工程と、を有し、
前記熱処理が施される前記構造体において、
前記パッシベーション膜および前記部材の少なくとも一方には水素が含まれており、
前記周辺回路領域において前記パッシベーション膜は、前記半導体層の主面に垂直な方向で、前記複数の配線のうちで前記パッシベーション膜に最も近い配線に重なる部分を有しており、
前記周辺回路領域において前記パッシベーション膜には、前記半導体層の主面に垂直な方向で、前記最も近い配線に重ならない部分を有する貫通孔が設けられていることを特徴とする撮像装置の製造方法。
【請求項２】
前記部材には水素が含まれており、
前記部材は、前記画素回路領域から前記周辺回路領域に渡って延在する絶縁膜である、請求項１に記載の撮像装置の製造方法。
【請求項３】
前記絶縁膜は、前記複数の配線のうちの第１の配線と第２の配線との間に配されている、請求項２に記載の撮像装置の製造方法。
【請求項４】
前記絶縁膜は、前記最も近い配線と前記パッシベーション膜との間に配されている、請求項２に記載の撮像装置の製造方法。
【請求項５】
前記貫通孔は空隙である、請求項１乃至４のいずれか１項に記載の撮像装置の製造方法。
【請求項６】
前記熱処理を３５０℃以上の温度で行う、請求項１乃至５のいずれか１項に記載の撮像装置の製造方法。
【請求項７】
画素回路領域および周辺回路領域を備える撮像装置であって、
前記画素回路領域および前記周辺回路領域を構成し、前記画素回路領域において光電変換部を有し、前記周辺回路領域においてトランジスタを有する半導体層と、
前記半導体層の上方に配され、前記画素回路領域から前記周辺回路領域に渡って延在するパッシベーション膜と、
前記周辺回路領域において前記パッシベーション膜よりも前記半導体層の近くに配された部材と、
前記半導体層と前記パッシベーション膜との間に配された複数の配線と、
前記パッシベーション膜に対して前記半導体層が配された側とは反対側に配置されたマイクロレンズと、
を備え
前記パッシベーション膜および前記部材の少なくとも一方には水素が含まれており、
前記周辺回路領域において前記パッシベーション膜は、前記半導体層の主面に垂直な方向で、前記複数の配線のうちで前記パッシベーション膜に最も近い配線に重なる部分を有しており、
前記周辺回路領域において前記パッシベーション膜には、前記半導体層の主面に垂直な方向で、前記最も近い配線に重ならない部分を有する貫通孔が設けられていることを特徴とする撮像装置。
【請求項８】
前記パッシベーション膜の上の平坦化膜と、
前記平坦化膜の上のカラーフィルタと、をさらに備え、
前記平坦化膜は前記パッシベーション膜の前記貫通孔の中に配された部分を有する、請求項７に記載の撮像装置。
【請求項９】
画素回路領域および周辺回路領域を備える撮像装置であって、
前記画素回路領域および前記周辺回路領域を構成し、前記画素回路領域において光電変換部を有し、前記周辺回路領域においてトランジスタを有する半導体層と、
前記半導体層の上方に配され、前記画素回路領域から前記周辺回路領域に渡って延在するパッシベーション膜と、
前記周辺回路領域において前記パッシベーション膜よりも前記半導体層の近くに配された部材と、
前記半導体層と前記パッシベーション膜との間に配された複数の配線と、
前記半導体層に対して前記パッシベーション膜が配された側とは反対側に配置されたマイクロレンズと、
を備え
前記パッシベーション膜および前記部材の少なくとも一方には水素が含まれており、
前記周辺回路領域において前記パッシベーション膜は、前記半導体層の主面に垂直な方向で、前記複数の配線のうちで前記パッシベーション膜に最も近い配線に重なる部分を有しており、
前記周辺回路領域において前記パッシベーション膜には、前記半導体層の主面に垂直な方向で、前記最も近い配線に重ならない部分を有する貫通孔が設けられていることを特徴とする撮像装置。
【請求項１０】
前記周辺回路領域には信号処理部および出力部が配されており、前記貫通孔は前記半導体層の主面に垂直な方向で前記信号処理部および出力部の少なくとも一方に重なる、請求項７乃至９のいずれか１項に記載の撮像装置。
【請求項１１】
前記部材は水素を含む絶縁膜であり、前記絶縁膜は前記画素回路領域および前記周辺回路領域に渡って延在する絶縁膜であり、前記絶縁膜は前記複数の配線のうちの第１の配線と第２の配線の間に設けられている、請求項７乃至１０のいずれか１項に記載の撮像装置。
【請求項１２】
前記部材は水素を含む絶縁膜であり、前記絶縁膜は前記画素回路領域および前記周辺回路領域に渡って延在する絶縁膜であり、前記絶縁膜は前記最も近い配線とパッシベーション膜の間に設けられている、請求項７乃至１０のいずれか１項に記載の撮像装置。
【請求項１３】
前記貫通孔は、前記半導体層の主面に垂直な方向で、前記最も近い配線に重なる部分を有する、請求項７乃至１２のいずれか１項に記載の撮像装置。
【請求項１４】
前記貫通孔の縁は、前記半導体層の主面に垂直な方向で、前記最も近い配線に重ならない、請求項７乃至１３のいずれか１項に記載の撮像装置。
【請求項１５】
前記パッシベーション膜は前記周辺回路領域において第２の貫通孔を有し、前記第２の貫通孔は、前記半導体層の主面に垂直な方向で、前記最も近い配線に重ならない部分と前記最も近い配線に重なる部分とを有する、請求項７乃至１４のいずれか１項に記載の撮像装置。
【請求項１６】
前記第２の貫通孔の縁は、前記半導体層の主面に垂直な方向で、前記最も近い配線に重ならない、請求項１５に記載の撮像装置。
【請求項１７】
前記パッシベーション膜は前記周辺回路領域において第３の貫通孔を有し、前記第３の貫通孔は、前記半導体層の主面に垂直な方向で、前記最も近い配線に重ならない部分と、前記最も近い配線に重なる部分と、を有し、
前記第３の貫通孔の縁は、前記半導体層の主面に垂直な方向で、前記最も近い配線に重なる、請求項１６に記載の撮像装置。
【請求項１８】
前記パッシベーション膜は前記周辺回路領域においてパッド開口を有し、前記パッド開口は、前記半導体層の主面に垂直な方向で、前記最も近い配線に重なる部分を有する、請求項７乃至１７のいずれか１項に記載の撮像装置。
【請求項１９】
前記画素回路領域および前記周辺回路領域には絶縁体で構成された素子分離部が設けられており、前記周辺回路領域における前記素子分離部の水素濃度が、前記画素回路領域における前記素子分離部の水素濃度の１／２以下である、請求項７乃至１８のいずれか１項に記載の撮像装置。
【請求項２０】
前記部材は酸化シリコン層を有し、前記パッシベーション膜は窒化シリコン層を有し、前記最も近い配線は複数の層を有し、前記最も近い配線の前記複数の層のうちで前記パッシベーション膜に最も近い層は窒化チタン層である、請求項７乃至１９のいずれか１項に記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、撮像装置に関する。
【背景技術】
【０００２】
撮像装置は、単一の半導体層が画素回路領域および周辺回路領域を構成するモノリシックな半導体デバイスを有する。画素回路領域と周辺回路領域の特性を向上する上で、画素回路領域と周辺回路領域とでは求められる要件が異なっている。具体的には、画素回路領域では画素回路のノイズの低減が求められる一方、周辺回路領域では周辺回路の信頼性の向上が求められる。画素回路領域におけるノイズの低減には、半導体層の表面のダングリングボンドを水素で終端することが有効であることが知られている。一方、周辺回路領域において、水素の存在は周辺回路の信頼性を低下させる一因になりうる。従って、画素回路領域および周辺回路領域のそれぞれの特性の向上を両立する必要がある。
【０００３】
特許文献１には画素部と周辺回路部を有する固体撮像素子において、水素供給源となるパッシベーション膜が、画素部上と周辺回路部上とで異なる残留水素量に設定されていることが開示されている。これにより、周辺回路部での微細トランジスタの閾値経時変動に関する信頼性を確保すると共に、画素部表面における暗電圧を良好に低減することができる、としている。ここで、特許文献１の画素部、周辺回路部は、本明細書の画素回路領域、周辺回路領域に相当する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−１８８０６８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１の技術は、撮像装置内における半導体層への水素の供給について、検討が十分ではない。特許文献１に基づく撮像装置では、パッシベーション膜が、パッシベーション膜から半導体層側へ拡散した水素が外方（撮像装置外）に拡散することを阻害しうる。従って、パッシベーション膜から半導体層へ向かって拡散した水素のほとんどが半導体層に供給されると考えられる。また、引用文献１では検討されていないが、パッシベーション膜と半導体層との間に水素供給源が存在する場合には、パッシベーション膜がこの水素供給源から拡散した水素の外方への拡散を阻害しうる。そのため、水素供給源から拡散した水素のほとんどが半導体層に供給されると考えられる。これらの理由により、パッシベーション膜の残留水素量を画素回路領域と周辺回路領域と異ならせるだけでは、半導体層に供給される水素量を、画素回路領域と周辺回路領域とで大きく異ならせることが困難である。その結果、周辺回路部の特性を向上することができなくなる。
【０００６】
そこで本技術は、周辺回路領域の特性を向上する上で有利な技術を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するための手段は、画素回路領域および周辺回路領域を備える撮像装置の製造方法であって、前記画素回路領域および前記周辺回路領域を構成する半導体層と、前記画素回路領域から前記周辺回路領域に渡って延在するパッシベーション膜と、前記周辺回路領域において前記パッシベーション膜よりも前記半導体層の近くに配された部材と、前記半導体層と前記パッシベーション膜との間に配された複数の配線と、を備える構造体を用意する工程と、前記構造体に熱処理を施す工程と、を有し、前記パッシベーション膜および前記部材の少なくとも一方には水素が含まれており、前記周辺回路領域において前記パッシベーション膜は、前記半導体層の主面に垂直な方向で、前記複数の配線のうちで前記パッシベーション膜に最も近い配線である最近配線に重なる部分を有しており、前記周辺回路領域において前記パッシベーション膜には、前記半導体層の主面に垂直な方向で、前記最近配線に重ならない部分を有する貫通孔が設けられていることを特徴とする。
【発明の効果】
【０００８】
本技術によれば、周辺回路領域の特性を向上することができる。
【図面の簡単な説明】
【０００９】
【図１】撮像装置を説明するための模式図。
【図２】撮像装置を説明するための模式図。
【図３】撮像装置を説明するための模式図。
【図４】撮像装置を説明するための模式図。
【図５】撮像装置の製造方法を説明するための模式図。
【図６】撮像装置の製造方法を説明するための模式図。
【図７】撮像装置の製造方法を説明するための模式図。
【発明を実施するための形態】
【００１０】
以下、図面を参照して、本発明を実施するための形態を説明する。なお、以下の説明および図面において、複数の図面に渡って共通の構成については共通の符号を付している。そのため、複数の図面を相互に参照して共通する構成を説明し、共通の符号を付した構成については適宜説明を省略する。
【００１１】
＜撮像装置（共通実施形態）＞
図１（ａ）に撮像装置の全体または一部を成す撮像デバイスＩＣの概要を示す。撮像デバイスＩＣは集積回路を有する半導体デバイスであり、撮像装置は半導体装置である。半導体デバイスは半導体ウエハをダイシングすることで得られる半導体チップでありうる。
【００１２】
撮像デバイスＩＣは基板１上に画素回路領域２と周辺回路領域３とを有する。画素回路領域２には画素回路ＰＸＣが行列状に配列されている。周辺回路領域３には周辺回路が配されている。図１（ａ）において、画素回路領域２は１点鎖線で囲まれた領域である。画素回路領域２には、有効画素を成す画素回路を少なくとも含み、基準信号をうるための画素回路や、焦点検出信号をうるための画素回路を含みうる。有効画素を成す画素回路が焦点検出信号をうるための画素回路を兼ねていてもよい。
【００１３】
図１（ａ）において、周辺回路領域３は１点鎖線と２点鎖線の間の領域であり、画素回路領域２を囲んでいる。周辺回路領域３に配された周辺回路は、例えば、信号処理部４０と出力部５０と駆動部６０とを含む。信号処理部４０は、画素回路ＰＸＣの列に対応して画素回路ＰＸＣからの信号を処理する。本例の信号処理部４０は、複数の列アンプを有する増幅回路４１と、複数の列ＡＤコンバータを有する変換回路４２と、変換回路４２からの出力を選択して出力部５０へ出力するための水平走査回路４３を含む。出力部５０は増幅回路を含みうる。本例の駆動部６０は、画素回路ＰＸＣの行に対応して画素回路ＰＸＣを駆動する垂直走査回路６１、水平走査回路４３や垂直走査回路６１の動作タイミングを制御するためのタイミング生成回路６２を含む。
【００１４】
図１（ｂ）に画素回路ＰＸＣの回路構成の一例を示す。画素回路ＰＸＣは、光電変換部ＰＤ、転送ゲートＴＸ、電荷検出部ＦＤ、増幅トランジスタＳＦ、リセットトランジスタＲＳ、選択トランジスタＳＬを有する。光電変換部ＰＤをソース、転送ゲートＴＸをゲート、電荷検出部ＦＤをドレインとしたトランジスタを転送トランジスタと称する。増幅トランジスタＳＦ、選択トランジスタＳＬおよびリセットトランジスタＲＳを画素トランジスタＰＸと総称する。本例では転送トランジスタおよび画素トランジスタＰＸは全てＮ型のＭＩＳトランジスタである。しかし、画素回路ＰＸＣを、Ｎ型のＭＩＳトランジスタとＰ型のＭＩＳトランジスタの両方で構成することもできるし、Ｐ型のＭＩＳトランジスタのみで構成することもできる。また、画素回路ＰＸＣを構成するトランジスタの少なくとも１つは、ＭＩＳトランジスタ以外のトランジスタ、例えば接合型電界効果トランジスタ（ＪＦＥＴ）やバイポーラトランジスタであってもよい。なお、ここでいうＭＩＳトランジスタは絶縁ゲート型の電界効果トランジスタと同義であり、そのゲート絶縁膜の材料は純粋な酸化シリコンに限定されることない。ゲート絶縁膜の材料は窒化シリコンであってもよいし、窒素を含有した酸化シリコンでもよいし、酸化ハフニウム等のｌｏｗ−ｋ材料であってもよい。
【００１５】
転送ゲートＴＸは、光電変換部ＰＤで生成された信号電荷を電荷検出部ＦＤに転送する。増幅トランジスタＳＦのゲートに電荷検出部ＦＤが接続され、増幅トランジスタＳＦに電源線ＶＤＤが接続され、増幅トランジスタＳＦに出力線ＯＵＴが接続されている。増幅トランジスタＳＦはソースフォロワ回路を構成しており、電荷検出部ＦＤの電位に応じた信号を出力線ＯＵＴに出力する。選択トランジスタＳＬは画素回路ＰＸＣからの出力のＯＮ／ＯＦＦを切替え、リセットトランジスタＲＳは電荷検出部ＦＤの電位をリセット電位にリセットする。本例では、電源線ＶＤＤから供給される電位をリセット電位に用いている。転送ゲートＴＸ、増幅トランジスタＳＦ、リセットトランジスタＲＳに加えて、電荷検出部ＦＤの容量を切替えるスイッチ部を含むことができる。また、画素回路ＰＸＣの列毎に配された信号処理回路の機能の一部を、画素回路ＰＸＣに組み込んでもよい。
【００１６】
図１（ｃ）に撮像装置ＩＳを用いて構築された撮像システムＳＹＳの構成の一例を示す。撮像システムＳＹＳは、カメラや撮影機能を有する情報端末である。撮像装置ＩＳは撮像デバイスＩＣを収容するパッケージＰＫＧをさらに備えることもできる。パッケージＰＫＧは、撮像デバイスＩＣが固定された基体と、撮像デバイスＩＣに対向する蓋体と、基体に設けられた端子と撮像デバイスＩＣに設けられた端子とを接続する接続部材と、を含みうる。撮像装置ＩＳは共通のパッケージＰＫＧに複数の撮像デバイスＩＣを並べて搭載することもできる。また、撮像装置ＩＳは共通のパッケージＰＫＧに撮像デバイスＩＣと他の半導体デバイスＩＣとを重ねて搭載することもできる。
【００１７】
撮像システムＳＹＳは、撮像装置ＩＳに結像する光学系ＯＵを備えうる。
【００１８】
また、撮像システムＳＹＳは、制御装置ＣＵ、処理装置ＰＵ、表示装置ＤＵおよび記憶装置ＭＵの少なくともいずれかを備えうる。制御装置ＣＵは撮像装置ＩＳを制御し、処理装置ＰＵは撮像装置ＩＳから得られた信号を処理し、表示装置ＤＵは撮像装置ＩＳから得られた画像を表示し、記憶装置ＭＵは撮像装置ＩＳから得られた画像を記憶する。
【００１９】
＜撮像装置（第１実施形態）＞
図２は、第１実施形態に係る撮像装置ＩＳにおいて、図１（ａ）における画素回路領域２の１つの画素回路ＰＸＣの一部の断面構造と、周辺回路領域３の周辺回路の一部の断面構造と、を示している。
【００２０】
撮像装置ＩＳは、画素回路領域２および周辺回路領域３を構成する半導体層１００を備える。典型的な半導体層１００は単結晶シリコン層である。半導体層１００は基板１の上に配されたエピタキシャル層であってもよいし、バルクシリコンの内部に形成された不純物層であってもよいし、層間絶縁膜を介して基板１に支持された半導体層であってもよい。
【００２１】
画素回路領域２において、半導体層１００の素子部は、絶縁体で構成された素子分離部１０２で画定されている。素子部をアクティブ領域と呼ぶこともでき、素子分離部をフィールド領域と呼ぶこともできる。周辺回路領域３において、半導体層１００の素子部は、絶縁体で構成された素子分離部１０３で画定されている。絶縁体で構成された素子分離部１０２、１０３は、ＬＯＣＯＳ（ＬＯＣａｌ  Ｏｘｉｄａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）構造、ＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）構造を有しうる。本実施形態において、素子分離部１０２、１０３の絶縁体は水素を含む水素含有部材でありうる。
【００２２】
図１（ｂ）の光電変換部ＰＤは図２においてｎ型の不純物領域１０５とｐ型の不純物領域１０６で構成されるフォトダイオードである。不純物領域１０５は信号電荷が蓄積される蓄積領域として機能する。さらに、このフォトダイオードは、不純物領域１０５と半導体層１００の表面との間にｐ型の不純物領域１０７を配することにより埋め込み構造を有している。
【００２３】
以下の説明では、画素回路において信号電荷として取り扱う電荷を多数キャリアとする導電型に一致する導電型を第一導電型とし、信号電荷として取り扱う電荷を少数キャリアとする導電型に一致する導電型を第二導電型とする。信号電荷として電子を用いる場合にはｎ型が第一導電型、ｐ型が第二導電型となり、信号電荷として正孔を用いる場合にはｎ型が第一導電型、ｐ型が第二導電型となる。
【００２４】
ｐ型の不純物領域１０６はウェル領域として機能する。不純物領域１０６は互いにｐ型の不純物濃度が異なる複数の不純物領域で構成されうる。光電変換部ＰＤの不純物領域１０５が配された第１の素子部には、転送ゲートＴＸを成すゲート電極１２１と電荷検出部ＦＤの浮遊拡散領域として機能する不純物領域１０４が配されている。第１の素子部から素子分離部１０２で分離された第２の素子部には、画素トランジスタＰＸのゲート電極１２２、ソース・ドレインを成す不純物領域１０９、コンタクトプラグ１３０との接続を成す不純物領域１２５が配されている。
【００２５】
窒化シリコン層１１０は光電変換部ＰＤ、転送ゲートＴＸ、電荷検出部ＦＤを覆う。さらに、窒化シリコン層１１０は画素トランジスタＰＸ、具体的には増幅トランジスタＳＦを覆う。窒化シリコン層１１０が外方からの水素の供給を妨げる場合、これら光電変換部ＰＤや増幅トランジスタＳＦその他への水素の供給が妨げられうる。そのため、光電変換部ＰＤ、転送ゲートＴＸ、電荷検出部ＦＤで発生する暗電流や、増幅トランジスタＳＦで発生するランダムノイズが増加する要因になる。
【００２６】
周辺回路で使用されるＭＩＳトランジスタを周辺トランジスタＰＲと称する。周辺トランジスタＰＲのゲート絶縁膜１１３の膜厚は、画素回路で用いられる転送ゲートＴＸのゲート絶縁膜１１１や画素トランジスタＰＸのゲート絶縁膜１１２と比較して薄くすることが好ましい。画素回路における耐圧性と、周辺回路における高速性を両立するためである。例えば画素回路を３．３Ｖ系の駆動電圧とした場合、転送ゲートＴＸや画素トランジスタＰＸのゲート絶縁膜１１１、１１２の酸化シリコン換算の等価膜厚（ＥＯＴ：Ｅｑｕｉｖａｌｅｎｔ  Ｏｘｉｄｅ  Ｔｈｉｃｋｎｅｓｓ）は８０Å前後である。これに対して、周辺回路を１．３Ｖ系の駆動電圧とした場合、周辺トランジスタＰＲのゲート絶縁膜の酸化シリコン換算の等価膜厚（ＥＯＴ：Ｅｑｕｉｖａｌｅｎｔ  Ｏｘｉｄｅ  Ｔｈｉｃｋｎｅｓｓ）は３５Å以下である。このように、周辺回路のＭＩＳトランジスタのゲート絶縁膜１１３の膜厚が小さくなると、周辺回路領域３ではゲート電極１２３に含まれるボロンがゲート絶縁膜１１３を介して半導体層１００中へ拡散する現象が顕在化する。それによりＰＭＩＳトランジスタの閾値電圧が変動し、さらには複数のＰＭＩＳトランジスタの閾値がばらつくという問題が発生する。これを抑制するために、窒素を添加した酸化シリコン膜をゲート絶縁膜として使用することができる。一般的に、窒素を添加した酸化シリコン膜を使用することでＰＭＩＳトランジスタの閾値変動や閾値ばらつきは抑制されるが、ＮＢＴＩ（Ｎｅｇａｔｉｖｅ  Ｂｉａｓ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｉｎｓｔａｂｉｌｉｔｙ）の劣化が促進されうる。その結果、周辺トランジスタＰＲの信頼性が低下する。周辺トランジスタＰＲの信頼性を向上するためには、周辺トランジスタＰＲへの水素供給量を減らすことが好ましい。
【００２７】
半導体層１００の上方には、画素回路領域２から周辺回路領域３に渡って延在するパッシベーション膜１３９が配されている。パッシベーション膜１３９に対する水素の透過率は同じ厚みを有する仮想的な酸化シリコン膜よりも低く設定されている。すなわち、パッシベーション膜１３９は水素の透過を制限する水素遮蔽部材である。パッシベーション膜１３９において、水素の透過を制限する材料としては、窒素および炭素の少なくとも一方と珪素との化合物が典型的に用いられる。より典型的なパッシベーション膜１３９は、窒化シリコン層、酸窒化シリコン層の少なくとも一方を有する単層膜あるいは多層膜である。例えば、パッシベーション膜１３９は半導体層１００側から順に酸窒化シリコン層と窒化シリコン層と酸窒化シリコン層が積層された多層膜でありうる。この場合、窒化シリコン層をその上下の酸窒化シリコン層よりも厚くすることができる。窒化シリコン層の上下の酸窒化シリコン層は、パッシベーション膜１３９の上下の層に対する反射防止層として機能しうる。パッシベーション膜１３９には周辺回路領域３にて、パッシベーション膜１３９と半導体層１００との間に存在する水素を外部へ排出するための水素排出孔１５０が設けられている。詳細は後述するが水素排出孔１５０はパッシベーション膜１３９を貫通する貫通孔である。画素回路領域２におけるパッシベーション膜１３９の面積占有率は周辺回路領域３におけるパッシベーション膜１３９の面積占有率よりも高く設定されている。画素回路領域２においてもパッシベーション膜１３９に開口や貫通孔を設けることもできるが、パッシベーション膜１３９は画素回路領域２の全体を覆うこと、つまり、パッシベーション膜１３９の面積占有率を１００％にすることが好ましい。画素回路領域２と周辺回路領域３とで、パッシベーション膜１３９を構成する層が異なっていてもよい。例えば、パッシベーション膜１３９は、画素回路領域２では窒化シリコン層とその上下の酸窒化シリコン層の積層構造を有し、周辺回路領域３では窒化シリコン層の単層構造あるいは酸窒化シリコン層の単層構造を有していてもよい。
【００２８】
パッシベーション膜１３９には水素が含まれうる。つまり、パッシベーション膜１３９は水素含有部材でもありうる。パッシベーション膜１３９が窒化シリコン層と酸窒化シリコン層の両方を有する場合には、酸窒化シリコン層の水素濃度よりも窒化シリコン層の水素濃度を高くすることができる。
【００２９】
パッシベーション膜１３９の上には平坦化膜１４０、カラーフィルタ１４１、マイクロレンズ１４２が設けられている。カラーフィルタ１４１やマイクロレンズ１４２を半導体層１００に対してパッシベーション膜１３９が配された側とは反対側に配置して、いわゆる裏面照射型の撮像装置を得ることもできる。
【００３０】
半導体層１００とパッシベーション膜１３９との間には多層配線構造が設けられている。多層配線構造は、複数の配線１３２、１３５、１３８と、プラグ１３０、１３１、１３４、１３７と、層間絶縁膜１２９、１３３、１３６と、を含む。
【００３１】
多層配線構造の複数の配線１３２、１３５、１３８は、半導体層１００からの距離が互いに異なる。複数の配線１３２、１３５、１３８の各々は、半導体層１００からの距離が互いに実質的に等しい複数の配線パターンを含む。
【００３２】
半導体層１００とパッシベーション膜１３９との間に配された配線１３２、１３５、１３８の内、配線１３８はパッシベーション膜１３９に最も近い配線（以下、最近配線１３８と称する）である。最近配線１３８は半導体層１００上の複数の配線のうち、半導体層１００から最も離れた配線（最上配線）でありうるが、そうでなくてもよい。最近配線が最上配線でない場合、パッシベーション膜１３９の上に、さらに配線が設けられることになる。最近配線１３８は、少なくとも周辺回路領域３において電気回路の配線を構成しうる。最近配線１３８は画素回路領域２において有効画素の光透過部を画定するためのグリッド状の遮光体として用いられうる。また、最近配線１３８は、画素回路領域２の遮光画素において光電変換部を遮光する遮光体としても用いられうる。また、最近配線１３８は周辺回路領域３において外部との電気信号の入力または出力を行うためのパッド電極として用いられうる。本例の配線１３２、１３５、１３８はアルミニウム層からなる導電部ＣＭと、チタン層および／または窒化チタン層からなるバリアメタル部ＢＭと、を有するアルミニウム配線である。配線として、銅層からなる導電部と、タンタル層および／または窒化タンタル層からなるバリアメタル部と、を有する銅配線を用いてもよい。
【００３３】
最近配線である配線１３８のうちでパッシベーション膜１３９に最も近い層はバリアメタル部ＢＭの窒化チタン層またはチタン層である。典型的なアルミニウム配線は半導体層１００の側から順にチタン層／窒化チタン層／アルミニウム層／チタン層／窒化チタン層の層構成を有しうる。アルミニウム層は、アルミニウムを主成分とする層であり、純粋なアルミニウムあるいは銅などの微量の副成分を含むアルミニウム合金でありうる。半導体層１００の上方に設けられた配線のバリアメタル部ＢＭのチタン層は水素を吸蔵するので水素含有部材でありうる。また、配線１３２、１３５、１３８のバリアメタル部ＢＭの窒化チタン層は水素の拡散を制限するので、水素遮蔽部材でありうる。
【００３４】
プラグ１３０、１３１、１３４、１３７はタングステンからなる導電部と、バリアメタルとして機能するチタン層および／または窒化チタン層からなるバリアメタル部と、を有する。配線とプラグとを、銅層からなる導電部と、タンタル層および／または窒化タンタル層からなるバリアメタル部と、デュアルダマシン構造を有するように一体化してもよい。
【００３５】
画素回路領域２および周辺回路領域３には、配線１３２と半導体層１００との間に位置する層間絶縁膜１２９が設けられている。また、配線１３２と配線１３５との間にはプラグ１３４が貫通する層間絶縁膜１３３が設けられている。配線１３５と配線１３８との間にはプラグ１３７が貫通する層間絶縁膜１３６が設けられている。これら層間絶縁膜１２９、１３３、１３６は酸化シリコン層を含む単層膜あるいは多層膜である。製法、不純物、膜密度あるいは屈折率が異なる複数の酸化シリコン層の多層膜でありうる。層間絶縁膜１２９、１３３、１３６は画素回路領域２から周辺回路領域３に渡って延在する。
また、層間絶縁膜１２９、３３３、１３６は配線中の金属に対する拡散防止層や配線形成時のエッチングストップ層を含みうる。層間絶縁膜１３３、１３６は水素を含む水素含有部材でありうる。層間絶縁膜１２９にはＢＳＧ層、ＰＳＧ層、ＢＰＳＧ層が用いられうるが、これらＢＳＧ層、ＰＳＧ層、ＢＰＳＧ層は水素の拡散を制限する水素遮蔽部材でありうる。また、銅配線を用いる際には、炭化シリコン層や窒化シリコン層が拡散防止層として用いられるが、これら炭化シリコン層や窒化シリコン層もまた、水素の拡散を制限する水素遮蔽部材でありうる。
【００３６】
また、画素回路領域２には、層間絶縁膜１２９と素子分離部１０２の間に位置する窒化シリコン層１１０が設けられている。周辺回路領域３には、層間絶縁膜１２９と素子分離部１０３の間に位置する窒化シリコン層１２０が設けられている。プラグ１３０は窒化シリコン層１１０を貫通し、プラグ１３１は窒化シリコン層１２０を貫通する。これらの窒化シリコン層１１０、１２０もまた、水素の拡散を制限する水素遮蔽部材でありうる。
【００３７】
上述した、水素排出孔１５０について、詳細に説明する。図３は半導体層１００の主面に垂直な方向（法線方向）からパッシベーション膜１３９と最近配線１３８とを重ねて見た際の、両者の重なりを示している。ここで半導体層１００の主面とは、半導体層１００の２面（表面と裏面）のうち、パッシベーション膜１３９や配線構造、トランジスタ、素子分離部１０２、１０３が設けられている側の面である。
【００３８】
図３（ａ）は画素回路領域２における重なりを、図３（ｂ）は周辺回路領域３における重なりを示している。図３（ｂ）に示すように、パッシベーション膜１３９は、周辺回路領域３において第１種類の貫通孔１５１、第２種類の貫通孔１５２、第３種類の貫通孔１５３および第４種類の貫通孔１５４の少なくともいずれかを有する。また、パッシベーション膜１３９はパッド開口１５５をさらに有することもできる。各種類の貫通孔１５１、１５２、１５３、１５４は図２における水素排出孔１５０に相当する。貫通孔１５１、１５２、１５３、１５４およびパッド開口１５５は、パッシベーション膜１３９が設けられていない部分である。図３（ａ）、（ｂ）には、パッシベーション膜１３９と最近配線１３８が互いに重なる第１部分１５６を示している。図３（ｂ）には、貫通孔１５１、１５２、１５３の何れかが最近配線１３８に重ならない第２部分１５７を示している。第２部分１５７は、パッシベーション膜１３９と最近配線１３８が設けられていない部分である。さらに、図３（ｂ）には、パッシベーション膜１３９のうち最近配線１３８に重ならない第３部分１５８と、最近配線１３８のうちパッシベーション膜１３９に重ならない第４部分１５９とを示している。最近配線１３８のパターンは、第１部分１５６と第４部分１５９で示され、パッシベーション膜１３９のパターンは第１部分１５６と第３部分１５８で示される。
【００３９】
図３（ａ）に示すように、パッシベーション膜１３９は画素回路領域２の全体に設けられており、画素回路領域２の最近配線１３８の全ての配線パターンがパッシベーション膜１３９に重なる。図３（ｂ）に示すように、周辺回路領域３においてパッシベーション膜１３９は最近配線１３８に重なる第１部分１５６を有する。図３（ｂ）に示すように、第１種類の貫通孔１５１は、その全体が最近配線１３８に重ならない第２部分１５７となる。第２種類の貫通孔１５２および第３種類の貫通孔１５３は、その一部が最近配線１３８に重ならない第２部分１５７を有し、残りの一部が最近配線１３８に重ならない第４部分１５９を有する。第２種類の貫通孔１５２の縁は最近配線に１３８重ならず、第３種類の貫通孔１５３の縁は最近配線１３８に重なる。第４種類の貫通孔１５４はその全体が最近配線１３８に重なる第４部分１５９となる。パッド開口１５５は最近配線１３８に重なる第４部分１５９を有する。最近配線１３８のうちのパッド開口１５５に重なる部分は、パッド電極として用いられる。パッド開口１５５の全体が最近配線１３８に重なる第４部分１５９であることが好ましいが、パッド開口１５５は、最近配線１３８に重ならない第２部分１５７を有していてもよい。
【００４０】
本実施形態では、撮像装置ＩＳの製造中あるいは使用中に、パッシベーション膜１５８と半導体層１００との間に存在する水素を、周辺回路領域３に設けられた水素排出孔１５０から排出できる。これにより、周辺回路領域３の周辺トランジスタＰＲへの水素供給量を低減させることができ、周辺トランジスタＰＲの信頼性を向上できる。パッシベーション膜１５８と半導体層１００との間に存在する水素は、水素含有部材から放出される。この水素含有部材はパッシベーション膜１３９自体でありうるし、パッシベーション膜１５８と半導体層１００との間に存在する水素含有部材でありうる。パッシベーション膜１５８と半導体層１００との間に存在する水素含有部材が、パッシベーション膜１５８よりも水素供給能力が高い場合には、この水素含有部材からの水素供給が半導体層１００への水素供給の主体となる。そのため、水素排出孔１５０を設けることにより得られる効果はより大きくなる。
【００４１】
水素排出孔１５０は、周辺回路領域３のどこにあってもよい。周辺トランジスタＰＲのＮＢＴＩの劣化を抑制する上では、水素排出孔１５０は、ゲート電極にボロンが導入されたＰ型のＭＩＳトランジスタに重なるように設けられることが好ましい。また、水素排出孔１５０を図１の信号処理部４０や出力部５０に重なるように設けることが好ましい。具体的には、信号処理部４０の増幅回路４１や変換回路４２に重なるように水素排出孔１５０を設けることができる。出力部５０が増幅回路を有する場合には、出力部５０の増幅回路に重なるように水素排出孔１５０を設けることもできる。
【００４２】
水素排出孔１５０が最近配線１３８に重ならない第２部分１５７を有するのは、水素の排出が最上配線１３８によって妨げられるのを抑制するためである。特に、最上配線１３８が窒化チタン層などの水素遮蔽部材を有する場合には、最上配線１３８は水素の排出への影響は大きい。最上配線１３８のうちでパッシベーション膜１３９に最も近い層が窒化チタン層などの水素遮蔽部材である場合にはなおさら影響が大きい。上述した第４種類の貫通孔１５４はその全体が最上配線１３８に重なる第４部分１５９を有する。第４種類の貫通孔１５４はパッシベーション膜１３９が最上配線１３８から離れている場合に、水素排出孔として有効である。例えば、パッシベーション膜１３９と最上配線１３８との間に酸化シリコン膜が配されていれば、貫通孔１５４の全体が最上配線１３８に重なっていても、当該酸化シリコン膜を経由して、貫通孔１５４から水素を排出することが可能となる。これに対して、水素遮蔽部材を有する最上配線１３８にパッシベーション膜１３９が接している場合には、パッシベーション膜１３９に設けられた貫通孔の全体が最上配線１３８に重なると、当該貫通孔に水素排出孔としての機能は望めない。なぜなら、水素にとってこの貫通孔は水素遮蔽部材で塞がれているのも同然だからである。
【００４３】
なお、パッシベーション膜１３９に水素排出孔１５０を設けることでパッシベーション膜１３９の保護膜としての性能（耐湿性等）は低下しうる。しかし、パッシベーション膜１３９が最上配線１３８に重なる第１部分１５６を有することで、最上配線１３８の劣化は十分に抑制することができる。また、図１に示した撮像装置ＩＳにおいて、パッケージＰＫＧの気密性を向上することでも、雰囲気中から侵入する水分を大幅に低減することが出来る。
【００４４】
半導体層１００への水素供給量は、半導体層１００に近接する素子分離部１０２、１０３の水素濃度を指標として推定することがきる。すなわち本実施形態のような水素排出孔１５０をパッシベーション膜１３９に設けることにより、周辺回路領域３の素子分離部１０３の水素濃度ＣＢを、画素回路領域２の素子分離部１０２の水素濃度ＣＡよりも低くすることができる（ＣＢ＜ＣＡ）。例えば、周辺回路領域３の素子分離部１０３の水素濃度ＣＢを、画素回路領域２の素子分離部１０２の水素濃度ＣＡの１／２以下にすることができる（ＣＢ≦ＣＡ／２）。水素排出孔１５０の総面積や熱処理条件にもよるが、素子分離部１０２の面積占有率が０．４程度とすると、画素回路領域２では水素濃度を４×１０１９（ａｔｏｍｓ／ｃｍ３）以上にすることができる。これに対して、周辺回路領域３では水素濃度を２×１０１９（ａｔｏｍｓ／ｃｍ３）以下とすることができる。さらに、画素回路領域２の水素供給量を増加させる処理や構造と組み合わることで、周辺回路領域３の素子分離部１０３の水素濃度ＣＢを、画素回路領域２の素子分離部１０２の水素濃度ＣＡの１／１０以下にすることができる（ＣＢ≦ＣＡ／１０）。画素回路領域２の水素供給量を増加させる構造は、例えば、画素回路領域２における水素含有部材の体積が周辺回路領域３よりも大きいような構造である。
【００４５】
素子分離部１０２、１０３の絶縁体中の水素濃度は、ＳＩＭＳ分析により算出した値を採用できる。素子分離部１０２、１０３のＳＩＭ分析は、半導体層１００において素子分離部１０２、１０３やトランジスタが設けられた面（表面）とは反対側の面（裏面）から行うことができる。ＳＩＭＳ分析を半導体層１００と素子分離部１０２、１０３以外の層を全て除去した状態で半導体層１００の表面側から行うこともできる。以下、水素濃度ＣＡ、ＣＢの算出の方法を説明する。
【００４６】
図４（ａ）に画素回路領域２の素子部２０１と素子分離部１０２の配置パターンとＳＩＭＳによる分析領域２０２の概略を示す。分析領域２０２は１辺が数１０μｍ程度の矩形、または直径が数１０μｍ程度の円形の領域でありその面積をＳＣ（ｃｍ２）とする。画素回路領域２は数μｍ程度の画素回路のパターンが繰り返して配列されている。そのため、分析領域２０２には画素回路のパターンが数個から数１０個含まれる。この分析領域２０２についてＳＩＭＳ分析を実施して、分析領域２０２における水素密度ＤＡ（ａｔｏｍｓ／ｃｍ３）を算出する。なお、画素回路領域２では画素回路の繰り返しパターンなので、画素回路領域２内のどの領域でＳＩＭＳ分析を行っても分析領域２０２内の水素密度ＤＡはほぼ同じになる。なお、素子部２０１は水素の固溶限が低いシリコンからなり、一方で素子分離部１０２は水素の固溶限が高い、酸化シリコン等の絶縁体からなる。そのため、素子部２０１の水素濃度は素子分離部１０２の水素濃度と比較して無視できるほど低くなる。ここで水素密度ＤＡの分析領域２０２に素子部２０１と素子分離部１０２が含まれている点に着目すると、ＳＩＭＳ分析で得られた水素密度ＤＡは素子部２０１と素子分離部１０２とを含むＳＩＭＳの分析領域における平均的な水素密度であるといえる。そして、素子部２０１の水素濃度が素子分離部１０２の水素濃度と比較して無視できるほど低くなる。そのため、ＳＩＭＳ分析で得られた水素密度ＤＡは素子分離部１０２の水素濃度ＣＡと同等とはならない。それは、分析領域の全体に素子分離部１０２が存在するのではなく、分析領域には素子部２０１と素子分離部１０２とが混在しているからである。そこで、実際の素子分離部１０２の水素濃度ＣＡは以下のとおり算出する。まず、分析領域２０２における素子分離部１０２の面積占有率ＯＡを算出する。面積占有率の算出は、素子分離部１０２のレイアウト設計に用いたＣＡＤデータ等から算出できる。素子分離部１０２の面積占有率ＯＡは、分析領域２０２を平面視した際の素子分離部１０２の面積の総和ＳＡ（ｃｍ２）を分析領域２０２の面積ＳＣで割った値である（ＯＡ＝ＳＡ／ＳＣ）。素子分離部１０２の絶縁体中の水素濃度ＣＡは、分析領域２０２における水素密度ＤＡを素子分離部１０２の面積占有率ＯＡで割った値である（ＣＡ＝ＤＡ／ＯＡ）。面積占有率ＯＡは０より大きく１より小さい値であり、０．２〜０．６程度である。撮像装置ＩＳでは、光電変換部ＰＤの受光面積をより大きくするために、画素回路領域２の素子部は素子分離部１０２よりも大きく設定され、ＯＡは０．５以下でありうる。
【００４７】
図４（ｂ）に周辺回路領域３の素子部３０１と素子分離部１０３の配置パターンとＳＩＭＳによる分析領域２０３の概略を示す。同様のＳＩＭＳ分析を周辺回路領域３でも実施する。周辺回路領域３は画素回路領域２と異なり回路パターンはランダムである。そのため、ＳＩＭＳ分析を行う箇所に応じて分析領域中の素子分離部１０３の面積占有率が異なる。よって、周辺回路領域３で、画素回路領域２における分析領域２０２と幾何学的に合同な輪郭を有する複数の領域２０３ａ、２０３ｂについて、それぞれの領域２０３ａ、２０３ｂに含まれる素子分離部１０３の面積占有率を算出する。そして、得られた複数の面積占有率から素子分離部１０２の平均的な面積占有率ＯＢを算出する。面積占有率の算出は、素子分離部１０３のレイアウト設計に用いたＣＡＤデータ等から算出できる。面積占有率ＯＢは０より大きく１より小さい値であり、０．４〜０．８程度である。そして、平均的な面積占有率ＯＢを有し、画素回路領域２における分析領域２０２と合同な領域を周辺回路領域３の分析領域２０３として設定する。分析領域２０３は水素排出孔１５０と重なる部分を含むことが好ましい。そして、この分析領域２０３に対してＳＩＭＳ分析を実施して、分析領域２０３における水素密度ＤＢ（ａｔｏｍｓ／ｃｍ３）を算出する。素子分離部１０３の絶縁体中の水素濃度ＣＢは、分析領域２０３における水素密度ＤＢを素子分離部１０３の面積占有率ＯＢで割った値である（ＣＢ＝ＤＢ／ＯＢ）。
【００４８】
撮像装置ＩＳでは、光電変換部ＰＤの受光面積をより大きくするために、画素回路領域２の素子部は素子分離部１０２よりも大きく設定される。そのため、画素回路領域２での素子分離部１０２の面積占有率ＯＡは周辺回路領域３での素子分離部１０３の面積占有率ＯＢよりも低い（ＯＡ＜ＯＢ）。一方、単位体積当たりで素子分離部から供給される水素量は周辺回路領域３よりも画素回路領域２で多いことが好ましい。画素回路領域２において単位体積当たりで素子分離部１０２から供給可能な水素量ＱＡは水素濃度ＣＡに面積占有率ＯＡを乗じた値に比例する（ＱＡ∝ＣＡ×ＯＡ）。同様に、周辺回路領域３において単位体積当たりで素子分離部１０３から供給可能な水素量ＱＢは水素濃度ＣＢに面積占有率ＯＢを乗じた値に比例する（ＱＢ∝ＣＢ×ＯＢ）。従って、ＱＢ＜ＱＡを満足することはＣＢ×ＯＢ＜ＣＡ×ＯＡを満足することを意味する。ＯＡ＜ＯＢとＣＢ×ＯＢ＜ＣＡ×ＯＡの両方を満足する上では、１０×ＣＢ≦ＣＡを満足することがより好ましい。なお、ＣＡ×ＯＡ＝ＤＡ、ＣＢ×ＯＢ＝ＤＢであることから、ＱＢ＜ＱＡを満足しているかどうかは、ＳＩＭＳ分析において、同じ形状の分析領域２０２と分析領域２０３とで検出された水素量を比較することで判断できる。
【００４９】
＜撮像装置の製造方法（第１実施形態）＞
図５（ａ）〜（ｃ）および図６を用いて第１実施形態に係る撮像装置ＩＳの製造方法を説明する。
【００５０】
図５（ａ）に示す工程ａ１では、まず、画素回路領域２および周辺回路領域３において、半導体層１００上に、例えばＬＯＣＯＳ法またはＳＴＩ法により、素子分離部１０１を形成する。次に、ウェル領域としての不純物領域１０６、１０８を形成する。さらに、画素トランジスタＰＸのゲート絶縁膜１１１、１１２と、周辺トランジスタＰＲのゲート絶縁膜１１３を形成する。ゲート絶縁膜１１１、１１２、１１３は半導体層１００を熱酸窒化したり、半導体層１００を熱酸化して形成された酸化シリコン膜をプラズマ窒化したりすることで、窒素を含有する酸化シリコン膜とすることができる。そして、ゲート絶縁膜１１１の上にゲート電極１２１を、ゲート絶縁膜１１２の上に、各々がポリシリコンからなるゲート電極１２２を、ゲート絶縁膜１１３の上にゲート電極１２３を、それぞれ形成する。ゲート電極１２１、１２２はリンなどのｎ型の不純物を含有しうる。ゲート電極１２１、１２３はボロンなどのｐ型の不純物を含有しうる。また、ポリシリコンからなる抵抗１２４を形成する。その後、不純物領域１０４、１０５、１０９、１０７、１１４を形成する。
【００５１】
図５（ｂ）に示す工程ｂ１では、まず、画素回路領域２および周辺回路領域３に渡って半導体層１００を覆う誘電体膜を形成する。この工程ｂ１で形成される誘電体膜は窒化シリコン層の単層膜あるいは窒化シリコン層と酸化シリコン層を含む複層膜である。次に、この誘電体膜のうち、画素回路領域２に位置する部分をレジストマスク（不図示）で覆って、周辺回路領域３に位置する部分をエッチングする。これにより、ゲート電極１２３の側壁にサイドウォールスペーサ１１５が形成される。サイドウォールスペーサ１１５をマスクの一部として用いて、周辺トランジスタＰＲのソース・ドレインに不純物領域１１６を形成する。高濃度の不純物領域１１６と低濃度の不純物領域１１４とで、周辺トランジスタＰＲのソース・ドレインにＬＤＤ構造を形成することができる。半導体層１００内にイオン注入で不純物領域を形成した後、この不純物領域を活性化させるために、８００〜１１００℃程度の熱処理が施される。
【００５２】
上記誘電体膜のうち、エッチングされずに画素回路領域２に残った部分が、窒化シリコン層１１０として示されている。窒化シリコン層１１０は、画素回路領域２を金属汚染やプラズマダメージから保護する保護層として機能することで白キズを低減させうる。窒化シリコン層１１０は酸化シリコン層に比べて水素の拡散を制限するので、後の工程で実施される熱処理において、半導体層１００の上方から水素を半導体層１００に供給する際に、水素の供給を阻害する、水素遮蔽部材として機能しうる。また、窒化シリコン層１１０を形成するための上記誘電体膜を形成する際に、その窒化シリコン層をプラズマＣＶＤ法によって形成することで、窒化シリコン層に水素を含ませることができる。その場合、窒化シリコン層１１０は水素含有部材としても機能しうる。
【００５３】
図５（ｃ）に示す工程ｃ１では、まず、画素回路領域２および周辺回路領域３に渡って半導体層１００を覆う絶縁体膜を形成する。この工程ｃ１で形成される絶縁体膜は酸化シリコン層の単層膜あるいは窒化シリコン層と酸化シリコン層を含む複層膜である。次に、この絶縁体膜のうち、画素回路領域２に位置する部分および抵抗１２４を覆う部分をレジストマスク（不図示）で覆って、周辺回路領域３に位置する部分をエッチングする。これにより、画素回路領域２および抵抗１２４を覆い、周辺トランジスタＰＲを覆わない絶縁体膜１１７を形成する。そして、絶縁体膜１１７の上に、画素回路領域２および周辺回路領域３に渡って半導体層１００を覆う金属膜（不図示）を形成する。金属膜の材料は、コバルト、ニッケル、タングステン、モリブデン、タンタル、クロム、パラジウム、プラチナ等が挙げられ、とりわけ、コバルトまたはニッケルが典型的である。そして、絶縁体膜１１７をシリサイドプロテクションに用いたサイリサイド（Ｓｅｆｓｅｌｆ  Ａｌｉｇｎｅｄ  Ｓｉｌｉｃｉｄｅ）プロセスを行う。すなわち、半導体層１００と金属膜の接触部を熱処理により選択的にシリサイド化する。この時の熱処理はモノシリサイドを形成するための第１段階では４００〜６００℃で行われ、ダイシリサイドを形成するための第２段階では７００〜１０００℃で行われる。これにより、周辺トランジスタＰＲに、上記金属膜に含まれる金属のシリサイドで形成されたシリサイド領域１１８、１１９が形成される。典型的には、シリサイド領域１１８、１１９はコバルトシリサイド領域またはニッケルシリサイド領域である。ゲート電極１２３のシリサイド領域１１８は無くてもよい。絶縁体膜１１７が抵抗１２４を覆うことで、抵抗１２４がシリサイド化して抵抗が下がることを抑制できる。サイリサイドプロセスにおいて反応しなかった金属は絶縁体膜１１７上から除去される。
【００５４】
そして、周辺回路領域３において周辺トランジスタＰＲを覆い、画素回路領域２において画素トランジスタＰＸを覆わない窒化シリコン層１２０を形成する。そして、画素回路領域２および周辺回路領域３に渡って半導体層１００を覆う層間絶縁膜１２９を形成する。層間絶縁膜１２９は、炭素、フッ素、ボロン、リン等を添加した酸化シリコン膜を用いることができる。層間絶縁膜１２９を平坦化するために層間絶縁膜１２９にリフロー処理を施す。リフロー処理のときの熱処理の温度は６００〜１０００℃でありうる。さらに、平坦性を向上させるために、層間絶縁膜１２９にＣＭＰ処理を施す。
【００５５】
画素回路領域２において層間絶縁膜１２９にコンタクトホールを形成する。コンタクトホールを形成する際に、窒化シリコン層１１０はエッチングストッパとして機能しうる。さらにこのコンタクトホール内に、半導体層１００またはゲート電極１２１、１２２に接続するコンタクトプラグ１３０を形成する。また、周辺回路領域３において層間絶縁膜１２９にコンタクトホールを形成する。コンタクトホールを形成する際に、窒化シリコン層１２０はエッチングストッパとして機能しうる。さらにこのコンタクトホール内に、半導体層１００またはゲート電極１２３に接続するコンタクトプラグ１３１を形成する。コンタクトプラグ１３０用のコンタクトホールとコンタクトプラグ１３１用のコンタクトホールを同時に形成してもよいし別々に形成してもよい。コンタクトプラグ１３０とコンタクトプラグ１３１を同時に形成してもよいし、別々に形成してもよい。コンタクトプラグ１３０の形成前に、所望のコンタクトホールを介してウェルに不純物を注入（イオン注入）して不純物領域１２５を形成することで、コンタクト抵抗を安定化させることもできる。不純物領域１２５を活性化するために、６００〜９００℃程度の熱処理を行ってもよい。また、コンタクトプラグ１３０を形成する前に、フッ酸やアンモニア過水などの酸性、あるいはアルカリ性の溶液でコンタクトプラグ１３０用のコンタクトホール内の洗浄を行ってもよい。コンタクトホールへの不純物の注入後にコンタクトホール内の洗浄を行うことが好ましい。これによって、半導体層１００への金属の混入を低減することが可能である。また、コンタクトプラグ１３０を形成した後、６００℃以下の熱処理を施して、半導体層１００のコンタクトプラグ１３０と接する部分をシリサイド化させてコンタクト抵抗を下げることもできる。この場合、半導体層１００のコンタクトプラグ１３０と接する部分には、コンタクトプラグ１３０に含まれるタングステンかチタンのシリサイド領域が形成されうる。
【００５６】
この後、図６に示す構造体を形成する。層間絶縁膜１２９の上に配線１３２を形成し、さらに層間絶縁膜１３３を形成する。層間絶縁膜１３３を貫通して配線１３２に接続するビアプラグ１３４を形成する。層間絶縁膜１３３の上に配線１３５を形成し、さらに層間絶縁膜１３６を形成する。層間絶縁膜１３６を貫通して配線１３５に接続するビアプラグ１３７を形成する。層間絶縁膜１３６の上に配線１３８を形成する。層間絶縁膜１３３、１３６をプラズマＣＶＤ法で形成したノンドープの酸化シリコン膜とすることで層間絶縁膜１３３、１３６の水素透過率を高めることができる。
【００５７】
なお、層間絶縁膜１３３、１３６に用いられる酸化シリコン層の含有水素を多くする場合、その成膜温度はなるべく低いことが好ましく特に、その後の工程で実施される処理（成膜やエッチング、加熱）の温度よりも低い事が望ましい。酸化シリコン膜のプロセスガスとしてＴＥＯＳ（Ｔｅｔｒａｅｔｈｙｌ  Ｏｒｔｈｏｓｉｌｉｃａｔｅ）／Ｏ２系よりもＳｉＨ４／Ｏ２系を使用する方がよい。このような、水素含有量を高めた酸化シリコン膜の成膜プロセスとしては、例えば高密度プラズマＣＶＤによる、ＳｉＨ４／Ｏ２系ガスを使用した３００〜４００℃程度の低温の成膜プロセスを採用できる。
【００５８】
配線１３８を覆うように、パッシベーション膜としてのパッシベーション膜１３９を形成する。パッシベーション膜１３９は、窒化シリコン層を有する単層膜でもよいが、窒化シリコン層の下面および上面の少なくとも一方に反射防止の目的で酸窒化シリコン層を配した複層膜であってもよい。パッシベーション膜１３９の窒化シリコン層をプラズマＣＶＤ法で形成することで、窒化シリコン層中の水素含有量を増加させることができる。
【００５９】
そしてパッシベーション膜１３９のうち、最上配線１３８に重ならない部分をエッチングにより除去して水素排出孔１５０を形成する。このときのエッチングでは、外部との入力または出力を行うためのパッド電極（ＰＡＤ）上もエッチングしてパッド開口１５５（図３参照）を水素排出孔１５０と同時に形成することができる。水素排出孔１５０やパッド開口１５５の形成はパッシベーション膜１３９の上にフォトレジストを塗布し、所定のパターンにレジストをパターニングし、フォトレジストをマスクにしてパッシベーション膜１３９をエッチングすればよい。
【００６０】
次に、以上のようにして用意された図６の構造体に熱処理を施す。この熱処理によりパッシベーション膜１３９中や層間絶縁膜１３３、１３６等の水素含有部材から水素を拡散させて、半導体層１００に水素を供給する。層間絶縁膜１３３、１３６からの水素供給を増大させるには、層間絶縁膜１３３、１３６などの水素含有部材の形成時の成膜温度よりも高い温度で熱処理を行うのがよい。このようにすることで、成膜時に水素含有部材から脱離しなかった水素を、本熱処理で水素含有部材から脱離させ、水素供給量を増大させることができる。熱処理の温度条件としては、３５０℃以上であることが好ましく、例えば３５０〜４５０℃の範囲うちで設定しうる。この熱処理は、Ｎ２ガス雰囲気、Ｈ２ガス雰囲気、あるいはそれらの混合ガス雰囲気中で行われうる。
【００６１】
周辺回路領域３ではパッシベーション膜１３９には、図３で説明したように最上配線１３８に重ならない部分を有する水素排出孔１５０が形成されている。そのため、パッシベーション膜１３９から半導体層１００へ向かって拡散した水素のうち、一部は水素排出孔１５０を通して、外方に拡散する。また、層間絶縁膜１３３、１３６などの水素含有部材から拡散した水素の一部も水素排出孔１５０を通して、外方に拡散する。よって、水素排出孔１５０が無い場合と比較して周辺回路領域３への水素の供給量が少なくなる。一方、画素回路領域２においてはパッシベーション膜１３９の面積占有率が周辺回路領域３よりも高くされているため、パッシベーション膜１３９から拡散した水素の、画素回路領域２への供給量は周辺回路領域３よりも多くなる。このように、周辺回路領域３にてパッシベーション膜１３９に水素排出孔１５０を形成することで、周辺回路領域３への水素供給量を制限しつつ画素回路領域２への水素供給量を増やすことが可能となる。そのため、周辺回路領域３のホットキャリア耐性やＮＢＴＩの劣化を抑制しつつ、画素回路領域２で発生するノイズを低減させることができる。
【００６２】
水素供給および水素排出のための熱処理の段階では、水素排出孔１５０の内側は空隙であることが望ましい。ただし、水素排出孔１５０の内側を酸化シリコン膜のような水素透過部材で埋めても、水素排出は可能である。熱処理によって水素排出孔１５０から水素を排出した後であれば、水素排出孔１５０を窒化シリコン膜のような水素遮蔽部材で塞いでも構わないが、後の熱処理での水素拡散のことを考慮すると、水素排出孔１５０を塞がないことが好ましい。また、水素排出孔１５０を窒化シリコン膜のような高いパッシベーション性能を有する部材で覆わないことは、撮像装置ＩＳの使用中に水素排出孔１５０から排出される、水素以外のガスの量を増加させうる点からも有利である。
【００６３】
水素供給のための熱処理の後、パッシベーション膜１３９の上に図２で示した平坦化膜１４０、カラーフィルタ１４１、マイクロレンズ１４２を形成する。あるいは裏面照射型の撮像装置においては、水素供給のための熱処理の前あるいは後に半導体層１００を薄化し、配線構造が設けられた表面側とは反対の裏面側に、カラーフィルタやマイクロレンズを形成する。
【００６４】
＜撮像装置の製造方法（第２実施形態）＞
図７を用いて第２実施形態に係る撮像装置ＩＳの製造方法を説明する。本実施形態では、パッシベーション膜と水素含有部材の形態が第１実施形態とは異なる。他の点は第１実施形態と共通であるので適宜説明を省略する。
【００６５】
本実施形態では図５（ｃ）の構造体を形成するまでは第１実施形態と同様に行うことができる。本実施形態では、コンタクトプラグ１３０、１３１が貫通する層間絶縁膜２２９にも、高密度プラズマＣＶＤによる、ＳｉＨ４／Ｏ２系ガスを使用した３００〜４００℃程度の低温の成膜プロセスを採用して、層間絶縁膜２２９の水素含有量を高めている。
【００６６】
層間絶縁膜２２９の形成後、最上配線１３８の形成までは第１実施形態と同様である。最上配線１３８の上に平坦化膜２４０を形成する。平坦化膜は酸化シリコン膜などの絶縁膜であり、画素回路領域２から周辺回路領域３に渡って延在する。平坦化膜２４０は、最上配線１３８の上に絶縁膜を成膜した後、この絶縁膜にＣＭＰ法やエッチバック法などによる平坦化処理を施すことで形成される。平坦化膜２４０の元になる酸化シリコン膜を高密度プラズマＣＶＤによる、ＳｉＨ４／Ｏ２系ガスを使用した３００〜４００℃程度の低温の成膜プロセスを採用して、平坦化膜２４０が水素含有部材となるようにすることもできる。
【００６７】
そして、平坦化膜２４０の上にパッシベーション膜２３９を形成する。パッシベーション膜２３９は第１実施形態と同様に、窒化シリコン層や酸窒化シリコン層の単層膜、あるいは、窒化シリコン層および酸窒化シリコン層を含む複層膜として形成することができる。パッシベーション膜２３９を平坦化膜２４０の上に設けられていることにより、パッシベーション膜２３９での光の散乱が低減され、光利用効率を高めることができる。
【００６８】
パッシベーション膜２３９に水素排出孔１５０を形成する工程は、第１実施形態と同様に行うことができる。このようにして、図７に示す構造体を用意する。そして、この構造体に対して、熱処理を行う。熱処理の温度は３５０℃以上であることが好ましく、例えば例えば３５０〜４５０℃の範囲うちで設定しうる。この熱処理は、Ｎ２ガス雰囲気、Ｈ２ガス雰囲気、あるいはそれらの混合ガス雰囲気中で行われうる。
【００６９】
本実施形態では、図３で説明した第４種類の貫通孔１５４も水素排出孔１５０として機能しうる。すなわち、最上配線１３８間を拡散した水素は、最上配線１３８とパッシベーション膜２３９の間の平坦化膜２４０を経由して水素排出孔１５０から排出されうる。また、図３で説明した第３種類の貫通孔１５３のように水素排出孔１５０が最上配線１３８に重なる部分を有していても、平坦化膜２４０を設けたことで最上配線１３８が露出しないので、最上配線１３８が平坦化膜２４０で保護されうる。同様の理由で、平坦化膜２４０を設けることで最上配線１３８のパターンよりも大きなパターンを有する第２種類の貫通孔１５２を好適に用いることができる。
【００７０】
以上、説明した実施形態は、本発明の思想を逸脱しない範囲において適宜変更が可能である。
【符号の説明】
【００７１】
２  画素回路領域
３  周辺回路領域
１００  半導体層
１３８  配線
１３９  パッシベーション膜
ＩＳ  撮像装置
【図１】
0006671864.tif 000002
【図２】
0006671864.tif 000003
【図３】
0006671864.tif 000004
【図４】
0006671864.tif 000005
【図５】
0006671864.tif 000006
【図６】
0006671864.tif 000007
【図７】
0006671864.tif 000008