(57)【特許請求の範囲】
【請求項１】
実装基板に実装される半導体装置であって、
半導体チップと、
上面および下面を有し、当該上面に前記半導体チップがダイボンディングされた底面視四角形状のダイパッドと、
前記ダイパッドの周囲に配置された複数のリードと、
前記リードの下面と前記リードの前記半導体チップとは反対側の外側端面と前記ダイパッドの下面とが露出するように、前記半導体チップおよび前記リードを封止する封止樹脂と、
前記ダイパッドの下面に形成され、前記実装基板への実装時に前記ダイパッドの下面と前記実装基板との間隔を一定に保持するためのスペーサとを含み、
前記スペーサは、底面視において、前記ダイパッドの下面の隣り合う２つの辺のうちの一方の辺の長さ方向に長い矩形で、かつ他方の辺の長さ方向に間隔をおいて配置された複数の直方体形状のスペーサからなる、半導体装置。
【請求項２】
実装基板に実装される半導体装置であって、
半導体チップと、
上面および下面を有し、当該上面に前記半導体チップがダイボンディングされたダイパッドと、
前記ダイパッドの周囲に配置された複数のリードと、
前記リードの下面と前記リードの前記半導体チップとは反対側の外側端面と前記ダイパッドの下面とが露出するように、前記半導体チップおよび前記リードを封止する封止樹脂と、
前記ダイパッドの下面に形成され、前記実装基板への実装時に前記ダイパッドの下面と前記実装基板との間隔を一定に保持するためのスペーサとを含み、
前記スペーサは、底面視において仮想の略三角形の３頂点それぞれに中心が位置するように配置された３つの円柱状スペーサまたは底面視において仮想の略正方形の４頂点それぞれに中心が位置するように配置された４つの円柱状スペーサからなる、半導体装置。
【請求項３】
実装基板に実装される半導体装置であって、
半導体チップと、
上面および下面を有し、当該上面に前記半導体チップがダイボンディングされたダイパッドと、
前記ダイパッドの周囲に配置された複数のリードと、
前記リードの下面と前記リードの前記半導体チップとは反対側の外側端面と前記ダイパッドの下面とが露出するように、前記半導体チップおよび前記リードを封止する封止樹脂と、
前記ダイパッドの下面に形成され、前記実装基板への実装時に前記ダイパッドの下面と前記実装基板との間隔を一定に保持するためのスペーサとを含み、
前記スペーサは、底面視において仮想の略三角形の３頂点それぞれに中心が位置するように配置された３つの角柱状スペーサまたは底面視において仮想の略正方形の４頂点それぞれに中心が位置するように配置された４つの角柱状スペーサからなる、半導体装置。
【請求項４】
実装基板に実装される半導体装置であって、
半導体チップと、
上面および下面を有し、当該上面に前記半導体チップがダイボンディングされたダイパッドと、
前記ダイパッドの周囲に配置された複数のリードと、
前記リードの下面と前記リードの前記半導体チップとは反対側の外側端面と前記ダイパッドの下面とが露出するように、前記半導体チップおよび前記リードを封止する封止樹脂と、
前記ダイパッドの下面に形成され、前記実装基板への実装時に前記ダイパッドの下面と前記実装基板との間隔を一定に保持するためのスペーサとを含み、
前記スペーサは、１つの楕円柱状のスペーサからなる、半導体装置。
【請求項５】
前記スペーサは、合成樹脂からなる、請求項１〜４のいずれか一項に記載の半導体装置。
【請求項６】
前記半導体装置は、ＱＦＮ（Quad Flat Non-leaded Package）が適用された半導体装置である、請求項１〜５のいずれか一項に記載の半導体装置。
【請求項７】
前記半導体装置は、ＳＯＮ（Small Outlined Non-leaded Package）が適用された半導体装置である、請求項１〜５のいずれか一項に記載の半導体装置。
【請求項８】
実装基板と、
前記実装基板に実装された半導体装置とを含み、
前記半導体装置は、半導体チップと、上面および下面を有し、当該上面に前記半導体チップがダイボンディングされたダイパッドと、前記ダイパッドの周囲に配置された複数のリードと、前記リードの下面と前記リードの前記半導体チップとは反対側の外側端面と前記ダイパッドの下面とが露出するように、前記半導体チップおよび前記リードを封止する封止樹脂とを含み、
前記実装基板の表面には、前記半導体装置の前記ダイパッドの下面に対向する平面視四角形状のダイパッド接合用ランドが形成され、
前記ダイパッド接合用ランドと前記半導体装置の前記ダイパッドの下面との間に、前記ダイパッド接合用ランドと前記ダイパッドの下面との間隔を一定に保持するためのスペーサが介在した状態で、前記半導体装置が前記実装基板に実装されており、
前記スペーサが、前記ダイパッド接合用ランドの表面に形成されており、
前記スペーサは、平面視において、前記ダイパッド接合用ランドの表面の隣り合う２つの辺のうちの一方の辺の長さ方向に長い矩形で、かつ他方の辺の長さ方向に間隔をおいて配置された複数の直方体形状のスペーサからなる、実装構造。
【請求項９】
実装基板と、
前記実装基板に実装された半導体装置とを含み、
前記半導体装置は、半導体チップと、上面および下面を有し、当該上面に前記半導体チップがダイボンディングされたダイパッドと、前記ダイパッドの周囲に配置された複数のリードと、前記リードの下面と前記リードの前記半導体チップとは反対側の外側端面と前記ダイパッドの下面とが露出するように、前記半導体チップおよび前記リードを封止する封止樹脂とを含み、
前記実装基板の表面には、前記半導体装置の前記ダイパッドの下面に対向するダイパッド接合用ランドが形成され、
前記ダイパッド接合用ランドと前記半導体装置の前記ダイパッドの下面との間に、前記ダイパッド接合用ランドと前記ダイパッドの下面との間隔を一定に保持するためのスペーサが介在した状態で、前記半導体装置が前記実装基板に実装されており、
前記スペーサが、前記ダイパッド接合用ランドの表面に形成されており、
前記スペーサは、平面視において仮想の略三角形の３頂点それぞれに中心が位置するように配置された３つの円柱状スペーサまたは平面視において仮想の略正方形の４頂点それぞれに中心が位置するように配置された４つの円柱状スペーサからなる、実装構造。
【請求項１０】
実装基板と、
前記実装基板に実装された半導体装置とを含み、
前記半導体装置は、半導体チップと、上面および下面を有し、当該上面に前記半導体チップがダイボンディングされたダイパッドと、前記ダイパッドの周囲に配置された複数のリードと、前記リードの下面と前記リードの前記半導体チップとは反対側の外側端面と前記ダイパッドの下面とが露出するように、前記半導体チップおよび前記リードを封止する封止樹脂とを含み、
前記実装基板の表面には、前記半導体装置の前記ダイパッドの下面に対向するダイパッド接合用ランドが形成され、
前記ダイパッド接合用ランドと前記半導体装置の前記ダイパッドの下面との間に、前記ダイパッド接合用ランドと前記ダイパッドの下面との間隔を一定に保持するためのスペーサが介在した状態で、前記半導体装置が前記実装基板に実装されており、
前記スペーサが、前記ダイパッド接合用ランドの表面に形成されており、
前記スペーサは、平面視において仮想の略三角形の３頂点それぞれに中心が位置するように配置された３つの角柱状スペーサまたは平面視において仮想の略正方形の４頂点それぞれに中心が位置するように配置された４つの角柱状スペーサからなる、実装構造。
【請求項１１】
実装基板と、
前記実装基板に実装された半導体装置とを含み、
前記半導体装置は、半導体チップと、上面および下面を有し、当該上面に前記半導体チップがダイボンディングされたダイパッドと、前記ダイパッドの周囲に配置された複数のリードと、前記リードの下面と前記リードの前記半導体チップとは反対側の外側端面と前記ダイパッドの下面とが露出するように、前記半導体チップおよび前記リードを封止する封止樹脂とを含み、
前記実装基板の表面には、前記半導体装置の前記ダイパッドの下面に対向するダイパッド接合用ランドが形成され、
前記ダイパッド接合用ランドと前記半導体装置の前記ダイパッドの下面との間に、前記ダイパッド接合用ランドと前記ダイパッドの下面との間隔を一定に保持するためのスペーサが介在した状態で、前記半導体装置が前記実装基板に実装されており、
前記スペーサが、前記ダイパッド接合用ランドの表面に形成されており、
前記スペーサは、１つの楕円柱状のスペーサからなる、実装構造。
【請求項１２】
前記実装基板の表面には、前記ダイパッド接合用ランドの周囲に複数のリード接合用ランドが形成されており、
前記半導体装置の複数のリードの下面が複数のリード接合用ランドに接合材を介して接合されている、請求項８〜１１のいずれか一項に記載の実装構造。
【請求項１３】
前記スペーサは、合成樹脂からなる、請求項８〜１２のいずれか一項に記載の、実装構造。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置ならびに半導体装置および実装基板を備えた実装構造に関する。
【背景技術】
【０００２】
電子機器の小型化に伴い、ＱＦＮ（Quad Flat Non-leaded Package）やＳＯＮ（Small Outlined Non-leaded Package）が適用された半導体装置の需要が高まっている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１３−２３９７４０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ＱＦＮが適用された半導体装置の実装基板（配線基板）への実装は次のように行われる。まず、実装基板上に形成された複数のランド上にクリーム状の半田（接合材）を塗布した後、複数のランド上に半導体装置のダイパッドおよびリードを載せる。そして、加熱してクリーム状の半田を溶かした後、冷却する。これにより、半導体装置のダイパッドおよびリードが実装基板の複数のランドにそれぞれ半田接合される。
【０００５】
このように半導体装置は半田を介して実装基板に取り付けられるので、複数のランド上に塗布される半田量にかたより等が生じると、チップが傾いた状態で基板に接合されるおそれがある。そうすると、ランドとリードとの間の半田層の厚さが不均一となり、半田層が薄くなっているところにおいて、リードと半田との接合部にクラックが生じやすくなる。
【０００６】
この発明の目的は、リードと実装基板との接合部にクラックが入りにくい半導体装置および実装構造を提供することである。
【課題を解決するための手段】
【０００７】
この発明の一実施形態は、実装基板に実装される半導体装置であって、半導体チップと、上面および下面を有し、当該上面に前記半導体チップがダイボンディングされたダイパッドと、前記ダイパッドの周囲に配置された複数のリードと、前記リードの下面と前記リードの前記半導体チップとは反対側の外側端面と前記ダイパッドの下面とが露出するように、前記半導体チップおよび前記リードを封止する封止樹脂と、前記ダイパッドの下面に形成され、前記実装基板への実装時に前記ダイパッドの下面と前記実装基板との間隔を一定に保持するためのスペーサとを含む半導体装置を提供する。
【０００８】
この構成では、半導体装置を実装基板に実装する際に、半導体装置のダイパッドの下面と実装基板との間隔をスペーサによって一定に保持することができる。これにより、半導体装置の各リードの下面と実装基板との間隔をほぼ一定に保持した状態で、各リードを実装基板に半田等の接合材によって接合することができる。これにより、各リードの下面と実装基板との間の接合材層の厚さをほぼ均一にすることができるから、リードと実装基板との接合部にクラックが入りにくくなる。
【０００９】
この発明の一実施形態では、前記スペーサは、前記ダイパッドの下面に沿う方向に長い複数の直方体状のスペーサを含む。
この発明の一実施形態では、前記スペーサは、複数の円柱状のスペーサまたは複数の角柱状スペーサを含む。
この発明の一実施形態では、前記スペーサは、１つの楕円柱状のスペーサからなる。
【００１０】
この発明の一実施形態では、前記スペーサは、合成樹脂からなる。
この発明の一実施形態では、前記半導体装置は、ＱＦＮ（Quad Flat Non-leaded Package）が適用された半導体装置である。
この発明の一実施形態では、前記半導体装置は、ＳＯＮ（Small Outlined Non-leaded Package）が適用された半導体装置である。
【００１１】
この発明の一実施形態は、実装基板と、前記実装基板に実装された半導体装置とを含む。前記半導体装置は、半導体チップと、上面および下面を有し、当該上面に前記半導体チップがダイボンディングされたダイパッドと、前記ダイパッドの周囲に配置された複数のリードと、前記リードの下面と前記リードの前記半導体チップとは反対側の外側端面と前記ダイパッドの下面とが露出するように、前記半導体チップおよび前記リードを封止する封止樹脂とを含む。前記実装基板の表面には、前記半導体装置の前記ダイパッドの下面に対向するダイパッド接合用ランドが形成されている。前記ダイパッド接合用ランドと前記半導体装置の前記ダイパッドの下面との間に、前記ダイパッド接合用ランドと前記ダイパッドの下面との間隔を一定に保持するためのスペーサが介在した状態で、前記半導体装置が前記実装基板に実装されている実装構造を提供する。
【００１２】
この構成では、半導体装置を実装基板に実装する際に、半導体装置のダイパッドの下面と実装基板上のダイパッド接合用ランドとの間隔をスペーサによって一定に保持することができる。これにより、半導体装置の各リードの下面と実装基板との間隔をほぼ一定に保持した状態で、各リードを実装基板に半田等の接合材によって接合することができる。これにより、各リードの下面と実装基板との間の接合材層の厚さをほぼ均一にすることができるから、リードと実装基板との接合部にクラックが入りにくくなる。
【００１３】
この発明の一実施形態では、前記スペーサが、前記半導体装置の前記ダイパッドの下面に形成されている。
この発明の一実施形態では、前記スペーサが、前記ダイパッド接合用ランドの表面に形成されている。
この発明の一実施形態では、前記実装基板の表面には、前記ダイパッド接合用ランドの周囲に複数のリード接合用ランドが形成されており、前記半導体装置の複数のリードの下面が複数のリード接合用ランドに接合材を介して接合されている。
【００１４】
この発明の一実施形態では、前記スペーサは、前記ダイパッドの下面に沿う方向に長い複数の直方体状のスペーサを含む。
この発明の一実施形態では、前記スペーサは、複数の円柱状のスペーサまたは複数の角柱状スペーサを含む。
この発明の一実施形態では、前記スペーサは、１つの楕円柱状のスペーサからなる。
【００１５】
この発明の一実施形態では、前記スペーサは、合成樹脂からなる。
【図面の簡単な説明】
【００１６】
【図１】図１は、第１の実装構造に用いられる半導体装置の図解的な斜視図である。
【図２】図２は、図１の図解的な底面図である。
【図３】図３は、図２のIII−III線に沿う図解的な断面図である。
【図４】図４は、図１の半導体装置の製造に用いられるリードフレームの一部を示す底面図である。
【図５】図５は、図１の半導体装置の製造工程を示す図解的な断面図である。
【図６】図６は、図５の次の工程を示す図解的な断面図である。
【図７】図７は、図６の次の工程を示す図解的な断面図である。
【図８】図８は、図７の次の工程を示す図解的な断面図である。
【図９】図９は、図８の次の工程を示す図解的な断面図である。
【図１０】図１０は、図９の次の工程を示す図解的な断面図である。
【図１１】図１１は、図１０の次の工程を示す図解的な断面図である。
【図１２】図１２は、図１１の次の工程を示す図解的な断面図である。
【図１３】図１３は、第１の実装構造に用いられる実装基板の一部を示す図解的な部分平面図である。
【図１４】図１４は、第１の実装構造を示す図解的な断面図である。
【図１５】図１５は、スペーサの変形例を示す図解的な底面図である。
【図１６】図１６は、スペーサの他の変形例を示す図解的な底面図である。
【図１７】図１７は、スペーサのさらに他の変形例を示す図解的な底面図である。
【図１８】図１８は、第２の実装構造に用いられる半導体装置の図解的な斜視図である。
【図１９】図１９は、図１８の図解的な底面図である。
【図２０】図２０は、図１８のXX−XX線に沿う図解的な断面図である。
【図２１】図２１は、第２の実装構造に用いられる実装基板の一部を示す図解的な部分平面図である。
【図２２】図２２は、第２の実装構造を示す図解的な断面図である。
【図２３】図２３は、スペーサの変形例を示す図解的な平面図である。
【図２４】図２４は、スペーサの他の変形例を示す図解的な平面図である。
【図２５】図２５は、スペーサのさらに他の変形例を示す図解的な平面図である。
【発明を実施するための形態】
【００１７】
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、第１の実装構造に用いられる半導体装置の図解的な斜視図である。図２は、図１の図解的な底面図である。図３は、図２のIII−III線に沿う図解的な断面図である。
第１の実装構造は、実装基板５１（図１４参照）と、実装基板５１に実装された半導体装置１とを含む。半導体装置１は、ＱＦＮが適用された半導体装置である。この半導体装置１は、半導体チップ２と、ダイパッド３と、複数のリード４と、封止樹脂５とを備えている。ダイパッド３は、半導体チップ２を支持するためのものである。複数のリード４は、半導体チップ２と電気的に接続されている。封止樹脂５は、半導体チップ２、ダイパッド３および複数のリード４を封止している。
【００１８】
半導体チップ２は、機能素子が形成されている側の表面（デバイス形成面）を上方に向けた状態で、ダイパッド３上にダイボンディングされている。また、半導体チップ２の表面には、複数個のパッド（図示せず）が形成されている。パッドは、半導体チップ２の最表面に形成された表面保護膜から配線層の一部を露出させることによって形成されている。各パッドは、ボンディングワイヤ６によってリード４に接続されている。
【００１９】
封止樹脂５は、たとえば、エポキシ樹脂からなる。封止樹脂５は、図１に示すように、例えば、上下方向に扁平な略直方体形状に形成されている。上下方向は、半導体装置１の厚さ方向と同義である。略直方体状の封止樹脂５は、底面をなす下面５ａと、天面をなす上面５ｂと、下面５ａおよび上面５ｂに対して略垂直な方向に延びる側面５ｃとを有している。下面５ａおよび上面５ｂは、いずれも平坦面である。
【００２０】
下面５ａおよび上面５ｂは、平面視において、たとえば略矩形状に形成されている。側面５ｃは、下面５ａおよび上面５ｂに連なっている。詳しくは、側面５ｃは、半導体装置１において、下面５ａおよび上面５ｂを除いた全周に形成されている。換言すれば、半導体装置１は、下面５ａおよび上面５ｂのそれぞれの４辺に連なる４つの側面５ｃを有している。
【００２１】
ダイパッド３およびリード４は、後述するように、銅または銅を含む合金からなる金属薄板から形成される。
ダイパッド３は、平面視矩形状の本体部７と、本体部７の周囲を取り囲む平面視矩形枠状の抜け止め部８とを一体的に備えている。本体部７は、その下面７ａが封止樹脂５の下面５ａから露出している。底面視において、本体部７は封止樹脂５の中央部において、本体部７の４辺が封止樹脂５の４辺とほぼ平行となる姿勢で配置されている。封止樹脂５の下面５ａから露出する本体部７の下面７ａには、半田濡れ性を高めるための半田めっき層（図示略）が形成されている。
【００２２】
抜け止め部８は、本体部７よりも薄く形成されている。抜け止め部８の上面は、本体部７の上面と面一をなしている。半導体チップ２とともにダイパッド３を樹脂封止した状態では、抜け止め部８の下方に封止樹脂５が回り込むので、ダイパッド３の封止樹脂５からの抜け防止が図られる。
複数のリード４は、ダイパッド３の各側面と直交する各方向における両側に、それぞれ同数ずつ設けられている。ダイパッド３の各側面に対向するリード４は、その対向する側面と平行な方向に間隔（この例では等間隔）をおいて配置されている。言い換えれば、平面視（底面視）において、封止樹脂５の４つの辺（側面）に対応した４つの側縁部それぞれに、複数のリード４がその辺の長さ方向に間隔（この例では等間隔）をおいて配置されている。この実施形態では、封止樹脂５の各側縁部に７個ずつリード４が配置されている。
【００２３】
各リード４は、ダイパッド３の側面と直交する方向（ダイパッド３との対向方向）に長尺な平面視矩形状に形成されている。言い換えれば、封止樹脂５の各側縁部に配置された複数のリード４は、その側縁部に対応した封止樹脂５の側面５ｃと直交する方向に長尺な平面視矩形状に形成されている。各リード４は、本体部９と、ダイパッド３側の端部に下面側から潰し加工を施すことによって形成された抜け止め部１０とを一体的に備えている。
【００２４】
本体部９は、その下面９ａ（接続面）が封止樹脂５の下面５ａから露出し、長手方向の外側端面９Ｂが封止樹脂５の側面５ｃから露出している。また、本体部９の下面９ａと外側端面９ｂとが交差して形成された角部も封止樹脂５から露出している。抜け止め部１０は、本体部９よりも薄く形成されている。抜け止め部１０の上面は、本体部９の上面と面一をなしている。半導体チップ２とともにリード４を樹脂封止した状態では、抜け止め部１０の下方に封止樹脂５が回り込むから、リード４の封止樹脂５からの抜け防止が図られる。
【００２５】
ダイパッド３の本体部７の下面７ａには、当該下面７ａと後述する実装基板５１（またはダイパッド用ランド５３）（図１４参照）との間隔を一定に保持するためのスペーサ１１が形成されている。スペーサ１１は、底面視において、ダイパッド３の本体部７の下面７ａの隣り合う２つの辺のうちの一方の辺の長さ方向に長い矩形で、かつ他方の辺の長さ方向に間隔をおいて配置された複数の直方体形状のスペーサ１１Ａからなる。これらのスペーサ１１Ａは、ダイパッド３の本体部７の下面７ａに沿う方向に長い直方体状である。各スペーサ１１Ａの厚さは、２０μｍ以上１５０μｍ以下程度である。各スペーサ１１Ａは、たとえばポリイミド等の合成樹脂からなる。この実施形態では、スペーサ１１は、２つの直方体形状のスペーサ１１Ａから構成されているが、スペーサ１１は、３つ以上の直方体形状のスペーサ１１Ａから構成されていてもよい。
【００２６】
封止樹脂５の下面５ａから露出する本体部９の下面９ａには、半田濡れ性を高めるための半田めっき層（図示略）が形成されており、この下面９ａは、実装基板（配線基板）上のランドに半田接合される外部端子として機能する。一方、本体部９の上面は、封止樹脂５内に封止されている。この本体部９の上面は、インナーリードとしての役割を担い、ボンディングワイヤ６が接続されている。
【００２７】
図４は、半導体装置１の製造に用いられるリードフレームの一部を示す底面図である。
半導体装置１は、後述するように、リードフレーム２０を用いたＭＡＰ方式により製造される。リードフレーム２０は、銅を含む金属（たとえば、銅を主成分として、この銅に対して、Ｃｏ、Ｆｅ、Ｎｉ、Ｃｒ、Ｓｎ、Ｚｎなどの元素を、１０分の数％〜数％添加して得られる銅合金）の薄板を加工することにより形成される。
【００２８】
リードフレーム２０は、格子状の支持部２１と、支持部２１に取り囲まれる各矩形領域内に配置されるダイパッド３と、ダイパッド３の周囲に配置される複数のリード（リード構成部材）４とを一体的に備えている。
ダイパッド３は、その各角部と支持部２１との間に架設される吊りリード２２によって支持部２１に支持されている。各リード４は、ダイパッド３側と反対側の端部が支持部２１に接続されている。互いに隣り合うダイパッド３の間において、一方のダイパッド３の周囲に配置される各リード４と他方のダイパッド３の周囲に配置される各リード４とは、リード４の長手方向に支持部２１を挟んで対向し、一直線状に延びている。
【００２９】
図５〜図１２は、半導体装置１の製造方法を示す図解的な断面図である。
半導体装置１の製造方法について説明する。まず、図５に示すように、リードフレーム２０が用意される。なお、図５〜図９において、リードフレーム２０は、その切断面のみが示されている。
次に、図６に示すように、リードフレーム２０のダイパッド３上に、たとえば、高融点はんだ（融点が２６０℃以上のはんだ）、銀ペーストなどからなる接合材（図示せず）を介して、半導体チップ２がダイボンディングされる。次に、半導体チップ２のパッドとリード４の上面とが、たとえば、金、銅またはアルミニウムの細線からなるボンディングワイヤ６で接続される（ボンディング工程）。
【００３０】
その後、リードフレーム２０が封止用の金型に入れられ、図７に示すように、ダイパッド３の本体部７の下面７ａ、リード４の本体部９の下面９ａおよび支持部２１の下面が露出するように、リードフレーム２０および半導体チップ２が封止樹脂３１によって封止される（樹脂封止工程）。封止樹脂３１は、たとえば、エポキシ樹脂からなる。
封止樹脂３１による封止方法としては、たとえば、トランスファーモールド法などの方法が採用される。トランスファーモールド法では、封止樹脂３１を形成するためのキャビティを有する一対の金型が用いられ、この一対の金型間にリードフレーム２０を挟み込む。そして、キャビティ内に、溶融した樹脂を充填し、この樹脂を冷却・固化することによって封止することができる。
【００３１】
樹脂封止工程が終了すると、半製品４０が完成する。半製品４０は、リードフレーム２０と、半導体チップ２と、これらを封止した封止樹脂３１とを含んでいる。封止樹脂３１は、リードフレーム２０を覆う板状をなしている。封止樹脂３１は、その底面をなす下面３１ａと、その天面をなす上面３１ｂとを含んでいる。封止樹脂３１の下面３１ａから、ダイパッド３の本体部７の下面７ａ、リード４の本体部９の下面９ａおよび支持部２１の下面が露出される。ダイパッド３の本体部７の下面７ａおよびリード４の本体部９の下面９ａは、封止樹脂３１の下面３１ａと面一になっている。
【００３２】
その後、半製品４０を切断して半導体装置１を個別に切り出す工程が行われる。この工程が完了すると、封止樹脂３１は、個々の半導体装置１の封止樹脂５となる（図１２参照）。
具体的には、まず、封止樹脂３１から露出する、ダイパッド３の本体部７の下面７ａおよびリード４の本体部９の下面９ａに、半田めっき層（図示略）が形成される（めっき工程）。
【００３３】
次に、スペーサ１１Ａ（１１）を形成するための工程（スペーサ形成工程）が行われる。具体的には、まず、図８に示すように、ダイパッド３の本体部７の下面７ａを覆うように、半製品４０の下面に、スペーサ１１Ａ（１１）の材料となる合成樹脂からなるスペーサ材料層３２が形成される。
次に、スペーサ材料層３２の下面を覆うようにフォトレジスト膜が形成される。そして、図９に示すように、フォトレジスト膜が現像されることにより、スペーサ１１のパターンのレジストマスク３３が形成される。
【００３４】
次に、このレジストマスク３３をマスクとして、スペーサ材料層３２がエッチングされることにより、図１０に示すように、ダイパッド３の本体部７の下面７ａにスペーサ１１Ａ（１１）が形成される。この後、レジストマスク３３が除去される。
次に、図１１に示すように、リードフレーム２０の支持部２１上に設定されたダイシングライン（図示略）に沿って、ダイシングブレード３４を移動させる。ダイシングブレード３４は、その円盤形状の中心軸線まわりに回転しながら、ダイシングライン上を移動する。その際、ダイシングブレード３４は、支持部２１の下面側（封止樹脂３１の下面３１ａ側）から入れられる。これにより、支持部２１と、支持部２１上の封止樹脂３１と、支持部２１の両側の所定幅の領域に存在するリード４の基端部と、リード４の基端部上の封止樹脂３１が除去される（ダイシング工程）。
【００３５】
これにより、図１２に示すように、各リード４が支持部２１から切り離されるとともに、封止樹脂３１が切り分けられて封止樹脂５となる。こうして、リード４の本体部９の下面９ａおよび外側端面９ｂと、リード４の本体部９の下面９ａと外側端面９ｂとが交差して形成される角部とが封止樹脂５から露出し、図１に示す構造の半導体装置１の個片が得られる。
【００３６】
図１３は、第１の実装構造に用いられる実装基板の一部を示す部分平面図である。
実装基板（配線基板）５１の表面５２には、平面視矩形状のダイパッド用ランド５３と、平面視矩形状の複数のリード用ランド５４とが形成されている。複数のリード用ランド５４は、ダイパッド用ランド５３の周囲に配置されている。
図１４は、第１の実装構造を示す図解的な断面図である。
【００３７】
半導体装置１は、次のようにして、実装基板５１に実装される。
まず、実装基板５１上のダイパッド用ランド５３および複数のリード用ランド５４の表面にクリーム状の半田５５を塗布する。次に、実装基板５１上のダイパッド用ランド５３および複数のリード用ランド５４に、それぞれ半導体装置１のダイパッド３の本体部７の下面７ａおよび複数のリード４の本体部９の下面９ａが対向するような姿勢で、半導体装置１のスペーサ１１Ａ（１１）をダイパッド用ランド５３上に載せる。
【００３８】
次に、半導体装置１のスペーサ１１Ａ（１１）を実装基板５１のダイパッド用ランド５３に押し付けた状態で一定時間加熱した後、冷却する。これにより、半導体装置１のダイパッド３および複数のリード４が、それぞれ、実装基板５１上のダイパッド用ランド５３および複数のリード用ランド５４に半田５５によって接合される。これにより、半導体装置１が実装基板５１に実装される。
【００３９】
つまり、図１４に示されるように、第１の実装構造では、半導体装置１のダイパッド３と実装基板５１上のダイパッド用ランド５３との間にスペーサ１１Ａ（１１）が介在した状態で、半導体装置１が半田５５によって実装基板５１に接合されている。
この実施形態では、半導体装置１を実装基板５１に実装する際に、半導体装置１のダイパッド３の下面７ａと実装基板５１上のダイパッド用ランド５３との間隔をスペーサ１１Ａ（１１）によって一定に保持することができる。これにより、半導体装置１の各リード４の下面９ａと実装基板５１上のリード用ランド５４との間隔をほぼ一定に保持した状態で、各リード４を実装基板５１上のリード用ランド５４に半田５５によって接合することができる。これにより、各リード４の下面９ａと実装基板５１上のリード用ランド５４との間の半田層５５の厚さをほぼ均一にすることができるから、リード４と実装基板５１との接合部にクラックが入りにくくなる。
【００４０】
前述の実施形態では、ダイパッド３の下面７ａに形成されたスペーサ１１は、ダイパッド３の下面７ａに沿う方向に長い複数の直方体形状のスペーサ１１Ａから構成されている。しかし、図１５に示すように、スペーサ１１は、複数の円柱状のスペーサ１１Ｂから構成されていてもよい。図１５の例では、底面視において、仮想の略正三角形の３頂点それぞれにスペーサ１１Ｂの中心が位置するように、３つの円柱状のスペーサ１１Ｂがダイパッド３の下面７ａ上に配置されている。これらのスペーサ１１Ｂの厚さは、２０μｍ以上１５０μｍ以下程度である。なお、底面視において、仮想の略正方形の４頂点それぞれにスペーサの中心が位置するように、４つの円柱状のスペーサがダイパッド３の下面７ａ上に配置されていてもよい。
【００４１】
また、図１６に示すように、スペーサ１１は、複数の角柱状のスペーサ１１Ｃから構成されていてもよい。図１６の例では、底面視において、仮想正三角形の３頂点それぞれにスペーサ１１Ｃの中心が位置するように、３つの四角柱状のスペーサ１１Ｃがダイパッド３の下面７ａ上に配置されている。これらのスペーサ１１Ｃの厚さは、２０μｍ以上１５０μｍ以下程度である。なお、底面視において、仮想正四角形の４頂点それぞれにスペーサの中心が位置するように、４つの角柱状のスペーサがダイパッド３の下面７ａ上に配置されていてもよい。
【００４２】
また、図１７に示すように、スペーサ１１は、１つの楕円柱状のスペーサ１１Ｄから構成されていてもよい。このスペーサ１１Ｄの厚さは、２０μｍ以上１５０μｍ以下程度である。
図１８は、第２の実装構造に用いられる半導体装置の図解的な斜視図である。図１９は、図１８の底面図である。図２０は、図１８のXX−XX線に沿う図解的な断面図である。図１８、図１９および図２０において、それぞれ前述の図１、図２および図３の各部に対応する部分には図１と同じ符号を付して示す。
【００４３】
第２の実装構造は、実装基板１５１（図２２参照）と、実装基板１５１に実装された半導体装置１０１とを含む。半導体装置１０１は、ＱＦＮが適用された半導体装置である。半導体装置１０１は、図１〜図３に示される半導体装置１と比べて、スペーサ１１が形成されていない点のみが異なり、それ以外は図１〜図３に示される半導体装置１と同様であるので、その説明を省略する。また、半導体装置１０１の製造方法は、スペーサ１１を形成する工程が存在しない点以外は、図１〜図３に示される半導体装置１の製造方法と同様であるので、その説明を省略する。
【００４４】
図２１は、第２の実装構造に用いられる実装基板の一部を示す部分平面図である。図２２において、前述の図１３の各部に対応する部分には図１と同じ符号を付して示す。
実装基板（配線基板）１５１の表面５２には、平面視矩形状のダイパッド用ランド５３と、平面視矩形状の複数のリード用ランド５４とが形成されている。複数のリード用ランド５４は、ダイパッド用ランド５３の周囲に配置されている。
【００４５】
ダイパッド用ランド５３の表面上には、ダイパッド用ランド５３の表面と半導体装置１０１のダイパッド３の本体部７の下面７ａとの間隔を一定に保持するためのスペーサ６１が形成されている。スペーサ６１は、平面視において、ダイパッド用ランド５３の隣り合う２つの辺のうちの一方の辺の長さ方向に長い矩形で、かつ他方の辺の長さ方向に間隔をおいて配置された複数の直方体形状のスペーサ６１Ａからなる。これらのスペーサ６１Ａは、ダイパッド用ランド５３の表面に沿う方向に長い直方体状である。各スペーサ６１Ａの厚さは、２０μｍ以上１５０μｍ以下程度である。各スペーサ６１Ａは、たとえばポリイミド等の合成樹脂からなる。この実施形態では、スペーサ６１は、２つの直方体形状のスペーサ６１Ａから構成されているが、スペーサ６１は、３つ以上の直方体形状のスペーサ６１Ａから構成されていてもよい。
【００４６】
このようなスペーサ６１Ａ（６１）は、たとえば次のようにして形成される。まず、ダイパッド用ランド５３の表面に、スペーサ６１Ａ（６１）の材料となる合成樹脂からなるスペーサ材料層が形成される。次に、スペーサ材料層の表面を覆うように、フォトレジスト膜が形成される。そして、フォトレジスト膜が現像されることにより、スペーサ６１のパターンのレジストマスクが形成される。そして、このレジストマスクをマスクとして、スペーサ材料層がエッチングされることにより、ダイパッド用ランド５３にスペーサ６１Ａ（６１）が形成される。この後、レジストマスクが除去される。
【００４７】
図２２は、第２の実装構造を示す図解的な断面図である。
半導体装置１０１は、次のようにして、実装基板１５１に実装される。
まず、実装基板１５１上のダイパッド用ランド５３および複数のリード用ランド５４の表面にクリーム状の半田５５を塗布する。次に、実装基板１５１上のダイパッド用ランド５３および複数のリード用ランド５４に、それぞれ半導体装置１０１のダイパッド３の本体部７の下面７ａおよび複数のリード４の本体部９の下面９ａが対向するような姿勢で、ダイパッド用ランド５３表面に形成されているスペーサ６１Ａ（６１）上面に半導体装置１０１を載せる。
【００４８】
次に、実装基板１５１のダイパッド用ランド５３上のスペーサ６１Ａ（６１）に半導体装置１０１を押し付けた状態で一定時間加熱した後、冷却する。これにより、半導体装置１０１のダイパッド３および複数のリード４が、それぞれ、実装基板１５１上のダイパッド用ランド５３および複数のリード用ランド５４に半田５５によって接合される。これにより、半導体装置１０１が実装基板１５１に実装される。
つまり、図２２に示されるように、第２の実装構造では、半導体装置１０１と実装基板１５１上のダイパッド用ランド５３との間にスペーサ６１Ａ（６１）が介在した状態で、半導体装置１０１が半田５５によって実装基板１５１に接合されている。
【００４９】
この実施形態では、半導体装置１０１を実装基板１５１に実装する際に、半導体装置１０１のダイパッド３の下面７ａと実装基板１５１上のダイパッド用ランド５３との間隔をスペーサ６１Ａ（６１）によって一定に保持することができる。これにより、半導体装置１０１の各リード４の下面９ａと実装基板１５１上のリード用ランド５４との間隔をほぼ一定に保持した状態で、各リード４を実装基板１５１上のリード用ランド５４に半田５５によって接合することができる。これにより、各リード４の下面９ａと実装基板１５１上のリード用ランド５４との間の半田層５５の厚さをほぼ均一にすることができるから、リード４と実装基板１５１との接合部にクラックが入りにくくなる。
【００５０】
前述の実施形態では、ダイパッド用ランド５３の表面に形成されたスペーサ６１は、ダイパッド用ランド５３の表面に沿う方向に長い複数の直方体形状のスペーサ６１Ａから構成されている。しかし、図２３に示すように、スペーサ６１は、複数の円柱状のスペーサ６１Ｂから構成されていてもよい。図２３の例では、平面視において、仮想の略正三角形の３頂点それぞれにスペーサ６１Ｂの中心が位置するように、３つの円柱状のスペーサ６１Ｂがダイパッド用ランド５３の表面上に配置されている。これらのスペーサ６１Ｂの厚さは、２０μｍ以上１５０μｍ以下程度である。なお、平面視において、仮想の略正方形の４頂点それぞれにスペーサの中心が位置するように、４つの円柱状のスペーサがダイパッド用ランド５３の表面上に配置されていてもよい。
【００５１】
また、図２４に示すように、スペーサ６１は、複数の角柱状のスペーサ６１Ｃから構成されていてもよい。図２４の例では、平面視において、仮想の略正三角形の３頂点それぞれにスペーサ６１Ｃの中心が位置するように、３つの四角柱状のスペーサ６１Ｃがダイパッド用ランド５３の表面上に配置されている。これらのスペーサＣの厚さは、２０μｍ以上１５０μｍ以下程度である。なお、平面視において、仮想の略正方形の４頂点それぞれにスペーサの中心が位置するように、４つの角柱状のスペーサがダイパッド用ランド５３の表面上に配置されていてもよい。
【００５２】
また、図２５に示すように、スペーサ６１は、１つの楕円柱状のスペーサ６１Ｄから構成されていてもよい。このスペーサ６１Ｄの厚さは、２０μｍ以上１５０μｍ以下程度である。
前述の実施形態では、スペーサ１１，１１Ａ〜１１Ｄ，６１，６１Ａ〜６１Ｄは、合成樹脂から構成されているが、Ｃｕ等の金属、ＳｉＯ２等のセラミックス等から構成されてもよい。
【００５３】
前述の実施形態では、平面視（底面視）において、封止樹脂５の４つの辺（側面）に対応した４つの側縁部それぞれに、複数のリード４がその辺の長さ方向に間隔をおいて配置されている。しかし、平面視（底面視）において、封止樹脂の４つの辺（側面）に対応した４つの側縁部のうちの少なくとも１つに、複数のリード４がその辺の長さ方向に間隔をおいて配置されている半導体装置にも、この発明を適用することができる。
【００５４】
前述の実施形態では、ＱＦＮが適用された半導体装置を取り上げたが、本発明は、ＳＯＮ（Small Outlined Non-leaded Package）など、他の種類のノンリードパッケージが適用された半導体装置に適用することもできる。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
【符号の説明】
【００５５】
１，１０１  半導体装置
２  半導体チップ
３  ダイパッド
４  リード
５  封止樹脂
５ａ  下面
５ｂ  上面
５ｃ  側面
６  ボンディングワイヤ
７  本体部（ダイパッド）
７ａ  下面
８  抜け止め部（ダイパッド）
９  本体部（リード）
９ａ  下面
９ｂ  外側端面
１０  抜け止め部（リード）
１１，１１Ａ，１１Ｂ，１１Ｃ，１１Ｄ  スペーサ
２０  リードフレーム
２１  支持部
２２  吊りリード
３１  封止樹脂
３１ａ  下面
３１ｂ  上面
３２  スペーサ材料層
３３  レジストマスク
３４  ダイシングブレード
４０  半製品
５１，１５１  実装基板
５２  表面
５３  ダイパッド用ランド
５４  リード用ランド
５５  半田
６１，６１Ａ，６１Ｂ，６１Ｃ，６１Ｄ  スペーサ
【図１】
0006784511.tif 000002
【図２】
0006784511.tif 000003
【図３】
0006784511.tif 000004
【図４】
0006784511.tif 000005
【図５】
0006784511.tif 000006
【図６】
0006784511.tif 000007
【図７】
0006784511.tif 000008
【図８】
0006784511.tif 000009
【図９】
0006784511.tif 000010
【図１０】
0006784511.tif 000011
【図１１】
0006784511.tif 000012
【図１２】
0006784511.tif 000013
【図１３】
0006784511.tif 000014
【図１４】
0006784511.tif 000015
【図１５】
0006784511.tif 000016
【図１６】
0006784511.tif 000017
【図１７】
0006784511.tif 000018
【図１８】
0006784511.tif 000019
【図１９】
0006784511.tif 000020
【図２０】
0006784511.tif 000021
【図２１】
0006784511.tif 000022
【図２２】
0006784511.tif 000023
【図２３】
0006784511.tif 000024
【図２４】
0006784511.tif 000025
【図２５】
0006784511.tif 000026