(57)【特許請求の範囲】
【請求項１】
光電変換部と、転送部と、信号保持部と、画素出力部とを各々が有し、複数列に渡って配された複数の画素と、
前記複数列のそれぞれに対応して配され、対応する前記画素から出力される信号を増幅した信号を生成する複数の列回路部とを有し、
前記光電変換部は、第１蓄積期間と、前記第１蓄積期間とは別の期間であって、前記第１蓄積期間よりも長い第２蓄積期間とのそれぞれにおいて信号を蓄積し、
前記画素出力部は、前記第１蓄積期間に対応する信号と、前記第２蓄積期間に対応する信号とをそれぞれ出力し、
前記複数の列回路部の各々は、対応する前記画素から出力された、前記第１蓄積期間に対応する信号と閾値との比較の結果を示す比較結果信号を生成し、
前記複数の列回路部の各々は、
前記比較結果信号が、前記第１蓄積期間に対応する信号が前記閾値よりも大きいことを示す場合には、前記第１蓄積期間に対応する信号を増幅する増幅率を第１の増幅率とし、
前記比較結果信号が、前記第１蓄積期間に対応する信号が前記閾値よりも小さいことを示す場合には、前記第１蓄積期間に対応する信号を増幅する増幅率を前記第１の増幅率よりも大きい第２の増幅率とすることを特徴とする撮像装置。
【請求項２】
前記複数の列回路の各々は、前記第２蓄積期間に対応する信号と所定の閾値との比較の結果を示す第２の比較結果信号をさらに生成し、
前記第２の比較結果信号が、前記第２蓄積期間に対応する信号が前記所定の閾値よりも大きいことを示す場合には、前記第２蓄積期間に対応する信号を増幅する増幅率を前記第１の増幅率とし、
前記第２の比較結果信号が、前記第２蓄積期間に対応する信号が前記所定の閾値よりも小さいことを示す場合には、前記第２蓄積期間に対応する信号を増幅する増幅率を前記第２の増幅率とすることを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記複数の列回路の各々は、前記第１蓄積期間に対応する信号と、前記第２蓄積期間に対応する信号をそれぞれデジタル信号に変換するＡＤ変換部を有し、
前記第１の増幅率と前記第２の増幅率のそれぞれは、前記ＡＤ変換部のＡＤ変換ゲインであることを特徴とする請求項１または２に記載の撮像装置。
【請求項４】
前記複数の列回路の各々は、前記第１蓄積期間に対応する信号と、前記第２蓄積期間に対応する信号をそれぞれ増幅する増幅回路を有し、
前記第１の増幅率と前記第２の増幅率のそれぞれは、前記増幅回路の増幅率であることを特徴とする請求項１または２に記載の撮像装置。
【請求項５】
前記複数の列回路の各々は、前記第２蓄積期間に対応する信号と所定の閾値との比較の結果を示す第２の比較結果信号をさらに生成し、前記第２の比較結果信号が、前記第２蓄積期間に対応する信号が前記所定の閾値よりも大きいことを示す場合には、前記第２蓄積期間に対応する信号を増幅する増幅率を第３の増幅率とし、
前記第２の比較結果信号が、前記第２蓄積期間に対応する信号が前記所定の閾値よりも小さいことを示す場合には、前記第２蓄積期間に対応する信号を増幅する増幅率を前記第３の増幅率よりも大きい第４の増幅率とすることを特徴とする請求項１に記載の撮像装置。
【請求項６】
光電変換部と、転送部と、信号保持部と、画素出力部とを各々が有し、複数列に渡って配された複数の画素と、
前記複数の画素を制御する制御部と、
前記複数列のそれぞれに対応して配され、対応する前記画素から出力される信号を増幅した信号を生成する複数の列回路部とを有し、
前記光電変換部は、第１蓄積期間と、前記第１蓄積期間とは別の期間であって、前記第１蓄積期間よりも長い第２蓄積期間とのそれぞれにおいて信号を蓄積し、
前記複数の画素の各々は、前記第１蓄積期間に対応する信号と、前記第２蓄積期間に対応する信号とをそれぞれ出力し、
前記複数の列回路部の各々は、対応する前記画素から出力された、前記第１蓄積期間に対応する信号に対し、値の異なる複数の増幅率で増幅することによって複数の信号を生成することを特徴とする撮像装置。
【請求項７】
前記複数の列回路部の各々は、増幅回路を有し、
前記複数の列回路部の各々が備える前記増幅回路が、前記第１蓄積期間に対応する信号に対し、値の異なる複数の増幅率で増幅することによって前記複数の信号を生成することを特徴とする請求項６に記載の撮像装置。
【請求項８】
前記複数の列回路部の各々が備える前記増幅回路が、さらに、前記第２蓄積期間に対応する信号に対し、値の異なる複数の増幅率で増幅することを特徴とする請求項７に記載の撮像装置。
【請求項９】
前記複数の列回路部の各々は、対応する前記画素から出力された、前記第１蓄積期間に対応する信号と前記第２蓄積期間に対応する信号とをそれぞれＡＤ変換するＡＤ変換部を有し、
前記ＡＤ変換部が、前記第１蓄積期間に対応する信号に対し、前記ＡＤ変換におけるＡＤ変換ゲインを異ならせて複数回、ＡＤ変換することによって、値の異なる複数の増幅率で増幅することによって前記複数の信号を生成することを特徴とする請求項６に記載の撮像装置。
【請求項１０】
前記複数の列回路部の各々が備える前記ＡＤ変換部が、さらに、前記第２蓄積期間に対応する信号に対し、値の異なる複数の増幅率で増幅することを特徴とする請求項９に記載の撮像装置。
【請求項１１】
前記複数の画素を制御する制御部をさらに備え、
前記制御部は、前記転送部による前記光電変換部から前記信号保持部への信号の転送の開始と終了のそれぞれを、前記複数の画素で同時とすることを特徴とする請求項１〜１０のいずれか１項に記載の撮像装置。
【請求項１２】
請求項１〜１１のいずれか１項に記載の撮像装置と、
前記撮像装置が出力する信号を処理することによって画像を生成する信号処理部と
を有することを特徴とする撮像システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置、撮像システムに関する。
【背景技術】
【０００２】
複数行および複数列に渡って配された複数の画素を備える撮像装置が知られている。
【０００３】
複数行の画素で、同時に露光開始と露光終了を電子シャッタで制御するグローバル電子シャッタを行う撮像装置が提案されている。
【０００４】
特許文献１に記載の撮像装置は、グローバル電子シャッタを行う撮像装置において、画素が、フォトダイオードと、複数の信号保持部とを備える画素を備える構成が記載されている。
【０００５】
特許文献１の撮像装置によれば、複数の信号保持部の一方は、フォトダイオードが第１蓄積期間に渡って蓄積した信号を保持し、他方は、フォトダイオードが第１蓄積期間よりも長い第２蓄積期間に渡って蓄積した信号を保持する。この第１蓄積期間に渡って蓄積した信号に対応する画像信号と、第２蓄積期間に渡って蓄積した信号に対応する画像信号とを合成することにより、画像のダイナミックレンジを拡大することができるとされる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】国際公開２０１１／０９６３４０号
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１に記載の撮像装置では、グローバル電子シャッタの機能を備える撮像装置における、画素が出力する信号が入力される列回路部の増幅率について検討されておらず、ダイナミックレンジの拡大の余地を残していた。
【課題を解決するための手段】
【０００８】
本発明は上記の課題を鑑みて為されたものであり、その一の態様は、光電変換部と、転送部と、信号保持部と、画素出力部とを各々が有し、複数列に渡って配された複数の画素と、前記複数列のそれぞれに対応して配され、対応する前記画素から出力される信号を増幅した信号を生成する複数の列回路部とを有し、前記光電変換部は、第１蓄積期間と、前記第１蓄積期間とは別の期間であって、前記第１蓄積期間よりも長い第２蓄積期間とのそれぞれにおいて信号を蓄積し、前記画素出力部は、前記第１蓄積期間に対応する信号と、前記第２蓄積期間に対応する信号とをそれぞれ出力し、前記複数の列回路部の各々は、対応する前記画素から出力された、前記第１蓄積期間に対応する信号と閾値との比較の結果を示す比較結果信号を生成し、前記複数の列回路部の各々は、前記比較結果信号が、前記第１蓄積期間に対応する信号が前記閾値よりも大きいことを示す場合には、前記第１蓄積期間に対応する信号を増幅する増幅率を第１の増幅率とし、前記比較結果信号が、前記第１蓄積期間に対応する信号が前記閾値よりも小さいことを示す場合には、前記第１蓄積期間に対応する信号を増幅する増幅率を前記第１の増幅率よりも大きい第２の増幅率とすることを特徴とする撮像装置である。
【０００９】
また、一の態様は、光電変換部と、転送部と、信号保持部と、画素出力部とを各々が有し、複数列に渡って配された複数の画素と、前記複数の画素を制御する制御部と、前記複数列のそれぞれに対応して配され、対応する前記画素から出力される信号を増幅した信号を生成する複数の列回路部とを有し、前記光電変換部は、第１蓄積期間と、前記第１蓄積期間とは別の期間であって、前記第１蓄積期間よりも長い第２蓄積期間とのそれぞれにおいて信号を蓄積し、前記複数の画素の各々は、前記第１蓄積期間に対応する信号と、前記第２蓄積期間に対応する信号とをそれぞれ出力し、前記複数の列回路部の各々は、対応する前記画素から出力された、前記第１蓄積期間に対応する信号に対し、値の異なる複数の増幅率で増幅することによって複数の信号を生成することを特徴とする撮像装置である。
【発明の効果】
【００１０】
本発明は、画素が出力する信号が入力される列回路部の増幅率を検討したことにより、グローバル電子シャッタを備える撮像装置において、ダイナミックレンジを拡大可能な信号を出力することができる。
【図面の簡単な説明】
【００１１】
【図１】撮像装置の構成を示した図
【図２】画素の構成を示した図
【図３】増幅部、比較部の構成を示した図
【図４】撮像装置の１フレームの動作を示した図
【図５】撮像装置の１行の画素に関わる動作の詳細を示した図
【図６】撮像装置が生成する信号のダイナミックレンジを示した図
【図７】撮像装置が生成する信号のダイナミックレンジを示した図
【図８】撮像システムが画像の生成に用いる信号を選択するフローを示したフローチャート
【図９】画素の構成を示した図
【図１０】撮像装置の１フレームの動作を示した図
【図１１】撮像装置の１行の画素に関わる動作の詳細を示した図
【図１２】増幅部、比較部の構成を示した図
【図１３】撮像装置の１行の画素に関わる動作の詳細を示した図
【図１４】増幅部、比較部の構成を示した図
【図１５】撮像装置の１行の画素に関わる動作の詳細を示した図
【図１６】増幅部、比較部の構成を示した図
【図１７】撮像装置の１行の画素に関わる動作の詳細を示した図
【図１８】増幅部、比較部の構成を示した図
【図１９】撮像装置の１行の画素に関わる動作の詳細を示した図
【図２０】増幅部、比較部の構成を示した図
【図２１】撮像装置の１行の画素に関わる動作の詳細を示した図
【図２２】撮像システムの構成を示した図
【発明を実施するための形態】
【００１２】
（第１実施例）
図面を参照しながら本発明にかかる第１の実施例について説明する。
【００１３】
（撮像装置の構成）
図１は本実施例に係る撮像装置１００の構成を示すブロック図である。撮像装置１００は、画素アレイ１０、垂直走査回路２０、読み出し部３０、メモリ部４０、カウンタ４５、水平走査回路５０、信号処理部６０、およびタイミング発生回路７０を有する。
【００１４】
画素アレイ１０は、複数行および複数列に渡って配列された複数の画素１１を含む。画素アレイ１０のうちの同じ列に設けられた複数の画素１１は、それぞれの出力ノードが共通の垂直信号線Ｖ−ｎに接続される。ここで、ｎは整数であり、画素アレイ１０の左から数えた列番号を表す。以降の説明において、画素アレイ１０に配された画素１１の列に対応して設けられた要素については同様の表記を行う。垂直走査回路２０は、画素アレイ１０に配された複数の画素１１を順次、行単位で選択する。これにより、選択された行の画素１１は、画素信号を対応する垂直信号線Ｖ−ｎに出力する。垂直走査回路２０は、画素１１からの画素信号の読み出しを制御する制御部である。制御部である垂直走査回路２０は、後述する、画素１１が備える転送部（転送トランジスタ）を制御する。読み出し部３０は、増幅部３１、比較部３２、ランプ信号供給部３３を有する。増幅部３１は、各列に増幅部３１−ｎを有し、それぞれ対応する垂直信号線Ｖ−ｎから与えられた画素信号を増幅する。ランプ信号供給部３３は、時間の経過に伴って信号レベルが変化するランプ信号を出力する。比較部３２は、各列に比較部３２−ｎを有し、それぞれ対応する増幅部３１−ｎの出力とランプ信号供給部３３から出力されるランプ信号との比較結果を出力する。メモリ部４０は、各列にメモリ４０−ｎを有する。メモリ４０−ｎは、それぞれ対応する比較部３２−ｎの出力を受けて、カウンタ４５から出力されるカウント信号を保持する。そのため、メモリ４０−ｎに保持されるカウント信号は、画素信号の信号レベルに対応したデジタル信号に相当する。これにより、アナログ信号である画素信号が、デジタル信号にＡＤ変換される。ＡＤ変換部は、比較部３２−ｎ、メモリ部４０−ｎを有する。水平走査回路５０は、順次、各列のメモリ４０−ｎを選択する。水平走査回路５０によって選択されたメモリ４０−ｎは、保持したカウント信号を信号処理部６０へと伝送する。信号処理部６０は、各列のメモリ４０−ｎに基づいてデジタル信号処理を行う。なお、ここまでの画素アレイ１０、垂直走査回路２０、読み出し部３０、メモリ部４０、水平走査回路５０の動作は、タイミング発生回路７０によって制御される。
【００１５】
撮像装置１００は、それぞれが画素１１の列に対応して配された列回路部１１０−ｎを有する。列回路部１１０−ｎは、増幅部３１−ｎ、比較部３２−ｎ、メモリ部４０−ｎを有する。
【００１６】
（画素の構成）
図２に本実施例に係る画素１１の構成を示す。画素１１は光電変換部ＰＤと、信号保持部ＭＥＭ１および信号保持部ＭＥＭ２と、排出トランジスタＭＯＦＤと、転送トランジスタＭＧＳ１およびＭＧＳ２と、転送トランジスタＭＴＸ１、転送トランジスタＭＴＸ２と、リセットトランジスタＭＲＥＳ、増幅トランジスタＭＳＦと、選択トランジスタＭＳＥＬとを備える。増幅トランジスタＭＳＦの入力ノードＦＤは、リセットトランジスタＭＲＥＳ、転送トランジスタＭＴＸ１、転送トランジスタＭＴＸ２と接続される。転送トランジスタＭＧＳ１、ＭＧＳ２は、信号保持部ＭＥＭ１、ＭＥＭ２に光電変換部ＰＤが生成した信号を転送する転送部である。
【００１７】
光電変換部ＰＤは、入射光を光電変換する。信号φＯＦＤをＨレベルとすると、排出トランジスタＭＯＦＤはオンとなり、光電変換部ＰＤを電源電圧ＶＤＤに対応する電位にリセットする。信号φＯＦＤをＬレベルとすると、排出トランジスタＭＯＦＤはオフとなり、光電変換部ＰＤにより光電変換された信号（電荷）を蓄積する。信号φＧＳ１をＨレベルとすると、転送トランジスタＭＧＳ１はオンとなり、光電変換部ＰＤに蓄積された信号（電荷）を信号保持部ＭＥＭ１へ転送する。信号保持部ＭＥＭ１は、信号φＧＳ１がＬレベルとなった後も転送された信号を保持する。また、信号φＧＳ２をＨレベルとすると、転送トランジスタＭＧＳ２はオンとなり、光電変換部ＰＤに蓄積された信号（電荷）を信号保持部ＭＥＭ２へ転送する。信号保持部ＭＥＭ１と同様に、信号保持部ＭＥＭ２は、信号φＧＳ２がＬレベルとなった後も転送された信号を保持する。信号φＴＸ１をＨレベルとすると、転送トランジスタＭＴＸ１はオンとなり、信号保持部ＭＥＭ１に保持された信号を入力ノードＦＤへと転送する。同様に、信号φＴＸ２をＨレベルとすると、転送トランジスタＭＴＸ２はオンとなり、信号保持部ＭＥＭ２に保持された信号を入力ノードＦＤへ転送する。信号φＳＥＬがＨレベルとすると、選択トランジスタＭＳＥＬはオンとなる。垂直信号線Ｖ−ｎには不図示の電流源が接続されている。よって、選択トランジスタＭＳＥＬがオンすることにより、増幅トランジスタＭＳＦは、電流源から供給される電流と、電源電圧ＶＤＤとによって、ソースフォロワ動作を行う。つまり、電源電圧ＶＤＤ、垂直信号線Ｖ−ｎに接続された電流源、増幅トランジスタＭＳＦによって、ソースフォロワ回路が形成される。よって、増幅トランジスタＭＳＦはフローティングディフュージョンＦＤの電圧に基づく信号を、選択トランジスタＭＳＥＬを介して、垂直信号線Ｖ−ｎに出力する。信号φＲＥＳをＨレベルとすると、リセットトランジスタＭＲＥＳはオンとなり、フローティングディフュージョンＦＤの電位を電源電圧ＶＤＤに対応する電位にリセットする。
【００１８】
（増幅部、比較部の構成）
図３に本実施例に係る増幅部３１−ｎ、比較部３２−ｎの構成を示す。
【００１９】
増幅部３１−ｎは反転増幅回路ＡＭＰ１と、反転増幅回路ＡＭＰ２と、容量素子ＣＩＮ１と、容量素子ＣＩＮ２と、容量素子ＣＦＢ１と、容量素子ＣＦＢ２と、スイッチＳＷ１、スイッチＳＷ２と、を含む。
【００２０】
容量素子ＣＩＮ１は反転増幅回路ＡＭＰ１の入力容量素子である。また、容量素子ＣＦＢ１は、反転増幅回路ＡＭＰ１のフィードバック容量素子である。信号φＳＷ１がＨレベルのとき、スイッチＳＷ１はオンとなり、反転増幅回路ＡＭＰ１の入出力が短絡される。これにより、容量素子ＣＩＮ１および容量素子ＣＦＢ１の電荷がリセットされる。このとき、反転増幅回路ＡＭＰ１はリセットレベルの信号を出力する。信号φＳＷ１がＬレベルのとき、スイッチＳＷ１がオフとなり、反転増幅回路ＡＭＰ１の入出力が容量素子ＣＦＢ１のみを介して接続される。従って、垂直信号線Ｖ−ｎから入力された画素信号は、容量素子ＣＩＮ１と容量素子ＣＦＢ１との容量値の比で決まる増幅率で増幅され、反転増幅回路ＡＭＰ１の信号Ｖａｍｐ１として出力される。信号Ｖａｍｐ１は画素信号を増幅したことで得られる、アナログ信号である。ここで、容量素子ＣＩＮ１および容量素子ＣＦＢ１の容量値はともに同じＣである。したがって、画素信号は１倍の増幅率で増幅されて出力される。
【００２１】
一方、容量素子ＣＩＮ２は反転増幅回路ＡＭＰ２の入力容量素子である。また、容量素子ＣＦＢ２は、反転増幅回路ＡＭＰ２のフィードバック容量素子である。信号φＳＷ２がＨレベルのとき、スイッチＳＷ２はオンとなり、反転増幅回路ＡＭＰ２の入出力が短絡される。これにより、容量素子ＣＩＮ２および容量素子ＣＦＢ２の電荷がリセットされる。このとき、反転増幅回路ＡＭＰ２はリセットレベルの信号を出力する。信号φＳＷ２がＬレベルのとき、スイッチＳＷ２がオフとなり、反転増幅回路ＡＭＰ２の入出力が容量素子ＣＦＢ２のみを介してのみ接続される。従って、反転増幅回路ＡＭＰ２の出力信号Ｖａｍｐ２として、垂直信号線Ｖ−ｎから入力された画素信号は、容量素子ＣＩＮ２と容量素子ＣＦＢ２との容量値の比で決まる増幅率で増幅される。ここで、容量素子ＣＩＮ２および容量素子ＣＦＢ２の容量値はそれぞれ４ＣとＣである。したがって、画素信号は４倍の増幅率で増幅されて出力される。
【００２２】
このように、増幅部３１−ｎは、増幅率が１倍の反転増幅器ＡＭＰ１と、増幅率が４倍の反転増幅器ＡＭＰ２とを備える。
【００２３】
比較部３２−ｎは、比較回路ＣＭＰ１および比較回路ＣＭＰ２を含む。比較回路ＣＭＰ１は、反転増幅回路ＡＭＰ１の出力信号Ｖａｍｐ１と、ランプ信号供給部３３から出力されるランプ信号Ｖｒ１とを比較する。比較回路ＣＭＰ１は、この比較の結果を示す出力信号Ｖｃｍｐ１を出力する。出力信号Ｖｃｍｐ１は、Ｖａｍｐ１≧Ｖｒ１のときＬレベルであり、Ｖａｍｐ１＜Ｖｒ１のときＨレベルである。同様に、比較回路ＣＭＰ２は、反転増幅回路ＡＭＰ２の出力信号Ｖａｍｐ２と、ランプ信号供給部３３から出力されるランプ信号Ｖｒ１とを比較する。比較回路ＣＭＰ２は、この比較の結果を示す出力信号Ｖｃｍｐ２を出力する。信号Ｖｃｍｐ２は、Ｖａｍｐ２≧Ｖｒ１のときＬレベルであり、Ｖａｍｐ２＜Ｖｒ１のときＨレベルである。
【００２４】
（撮像装置の動作）
図４に本実施例に係る１フレームの動作タイミング図を示す。
【００２５】
時刻ｔ０において、垂直走査回路２０は信号φＯＦＤをＨレベルとする。これにより、光電変換部ＰＤがリセットされる。
【００２６】
時刻ｔ１において、垂直走査回路２０は信号φＯＦＤをＬレベルとする。これにより、全ての画素１１の光電変換部ＰＤが、信号の蓄積を同時に開始する（電子シャッタ動作）。
【００２７】
時刻ｔ２から時刻ｔ３において、垂直走査回路２０は信号φＧＳ１をＨレベルとする。これにより、全ての画素１１において、光電変換部ＰＤが蓄積した信号が信号保持部ＭＥＭ１に同時に転送される（グローバル転送動作）。時刻ｔ１から時刻ｔ３における蓄積を、第１蓄積期間Ｔｅｘｐａと呼ぶ。
【００２８】
続いて、時刻ｔ４において垂直走査回路２０が垂直走査を開始する。これにより、各行の画素１１から、第１蓄積期間Ｔｅｘｐａに対応する画素信号が垂直信号線Ｖ−ｎに出力される。
【００２９】
行ごとの読み出し動作と並行して、時刻ｔ５に、垂直走査回路２０は、信号φＯＦＤをＨレベルとし、光電変換部ＰＤをリセットする。そして、時刻ｔ６に、垂直走査回路２０は、信号φＯＦＤをＬレベルとする。これにより、全ての画素１１の光電変換部ＰＤは再度信号の蓄積を開始する（電子シャッタ動作）。
【００３０】
時刻ｔ８から時刻ｔ９において、垂直走査回路２０は、信号φＧＳ２をＨレベルとする。これにより、全ての画素１１において、光電変換部ＰＤで蓄積した信号が信号保持部ＭＥＭ２に同時に転送される（グローバル転送動作）。時刻ｔ６から時刻ｔ９における蓄積を第２蓄積期間Ｔｅｘｐｂと呼ぶ。この第２蓄積期間Ｔｅｘｐｂは、第１蓄積期間Ｔｅｘｐａよりも長い期間である。また、第１蓄積期間Ｔｅｘｐａと第２蓄積期間Ｔｅｘｐｂは、期間が全く重複しない関係となっている。本実施例では、第２蓄積期間Ｔｅｘｐｂの長さを、第１蓄積期間Ｔｅｘｐａの長さの１０００倍としている。
【００３１】
時刻ｔ１０に、垂直走査回路２０は、先の時刻ｔ４から時刻ｔ７までの期間に行った垂直走査とおなじように、垂直走査を行う。これにより、各行の画素１１から、第２蓄積期間Ｔｅｘｐｂに対応する画素信号が垂直信号線Ｖ−ｎに出力される。
【００３２】
続いて、１行の画素１１から画素信号を読み出す読み出し動作について説明する。
【００３３】
図５（ａ）および図５（ｂ）は、１行の画素１１の動作を示したタイミング図である。図５（ａ）は時刻ｔ４からｔ７の期間における動作を示している。また、図５（ｂ）は時刻ｔ１０からｔ１１の期間における動作を示している。
【００３４】
まず、時刻ｔ４から時刻ｔ７の期間について説明する。垂直走査回路２０は、信号φＳＥＬをＨレベルにする。これにより、選択トランジスタＭＳＥＬがオンする。また、垂直走査回路２０は、信号φＲＥＳをＨレベルとする。これにより、入力ノードＦＤの電位がリセットされる。そして、垂直走査回路２０は、信号φＲＥＳをＬレベルとする。これにより、入力ノードＦＤのリセットが解除される。増幅トランジスタＭＳＦは、リセットが解除された入力ノードＦＤの電位に対応する画素ノイズ信号（ＰＮ信号）を、選択トランジスタＭＳＥＬを介して、垂直信号線Ｖ−ｎに出力する。
【００３５】
また、タイミング発生回路７０は、信号φＳＷ１および信号φＳＷ２を、信号φＲＥＳがＨレベルの間、Ｈレベルとする。これにより、容量素子ＣＩＮ１、容量素子ＣＦＢ１、容量素子ＣＩＮ２、容量素子ＣＦＢ２の電荷がリセットされる。信号φＲＥＳがＬレベルとなり、垂直信号線Ｖ−ｎに出力されたＰＮ信号が静定した後、タイミング発生回路７０は、信号φＳＷ１およびφＳＷ２をＬレベルとする。これにより、容量素子ＣＩＮ１、容量素子ＣＦＢ１、容量素子ＣＩＮ２、容量素子ＣＦＢ２のリセットが終了する。また、容量素子ＣＩＮ１、容量素子ＣＩＮ２のそれぞれは、垂直信号線Ｖ−ｎに出力されていたＰＮ信号をクランプする。
【００３６】
この時に反転増幅回路ＡＭＰ１が出力する信号Ｖａｍｐ１は、反転増幅回路ＡＭＰ１のノイズレベルの信号（Ｖｏｆｆ１信号）である。また、反転増幅回路ＡＭＰ２が出力する信号Ｖａｍｐ２は、反転増幅回路ＡＭＰ２のノイズレベルの信号（Ｖｏｆｆ２信号）である。
【００３７】
ランプ信号供給部３３は、ランプ信号Ｖｒの、時間の経過に伴った電位の変化を開始する。１回目のＡＤ変換（以降、ＡＤ−Ｎａ１変換とする）を行う。ＡＤ−Ｎａ１変換に、信号Ｖａｍｐ１（Ｖｏｆｆ１信号）とランプ信号Ｖｒ１との比較回路ＣＭＰ１による比較と、信号Ｖａｍｐ２（Ｖｏｆｆ２信号）とランプ信号Ｖｒ１との比較回路ＣＭＰ２による比較がそれぞれ行われる。比較回路ＣＭＰ１が出力する信号Ｖｃｍｐ１の信号レベルは、信号Ｖａｍｐ１とランプ信号Ｖｒ１との大小関係が変化するタイミングに、ＬレベルからＨレベルへと変化する。メモリ４０−ｎは、信号Ｖｃｍｐ１の信号レベルの変化に対応するタイミングに、カウンタ４５のカウント値をデジタル信号Ｎａ１として保持する。また、比較回路ＣＭＰ２が出力する信号Ｖｃｍｐ２の信号レベルは、信号Ｖａｍｐ２とランプ信号Ｖｒ１との大小関係が変化するタイミングに、ＬレベルからＨレベルへと変化する。メモリ４０−ｎは、信号Ｖｃｍｐ２の信号レベルの変化に対応するタイミングに、カウンタ４５のカウント値をデジタル信号Ｎａ２として保持する。このように、メモリ４０−ｎはデジタル信号Ｎａ１とデジタル信号Ｎａ２を保持する。デジタル信号Ｎａ１は、反転増幅回路ＡＭＰ１のＶｏｆｆ１信号に対応するデジタル信号である。また、デジタル信号Ｎａ２は、反転増幅回路ＡＭＰ２のＶｏｆｆ２信号に対応するデジタル信号である。
【００３８】
ＡＤ−Ｎａ１変換が終了した後、垂直走査回路２０は、信号φＴＸ１をＨレベルとした後、Ｌレベルとする。これにより信号保持部ＭＥＭ１に保持された信号がフローティングディフュージョンＦＤへ転送される。これによって、第１蓄積期間Ｔｅｘｐａに対応する画素信号（Ｓ１＋ＰＮ信号）が、増幅トランジスタＭＳＦから垂直信号線Ｖ−ｎに出力される。これにより、垂直信号線Ｖ−ｎの電位は、ＰＮ信号とＳ１＋ＰＮ信号の差であるΔＶａ分、変動する。
【００３９】
Ｓ１＋ＰＮ信号は、画素ノイズ信号であるＰＮ信号を含む信号である。容量素子ＣＩＮ１、容量素子ＣＩＮ２のそれぞれは、ＰＮ信号をクランプしている。よって、反転増幅器ＡＭＰ１、反転増幅器ＡＭＰ２のそれぞれには、Ｓ１＋ＰＮ信号からＰＮ信号を差し引いた、Ｓ１信号が入力される。
【００４０】
反転増幅回路ＡＭＰ１は、Ｓ１信号を１倍の増幅率で増幅した信号を信号Ｖａｍｐ１として出力する。この信号Ｖａｍｐ１には、Ｖｏｆｆ１信号が含まれる。ここではＳ１＋Ｖｏｆｆ１信号と表記する。反転増幅回路ＡＭＰ２は、Ｓ１信号を４倍の増幅率で増幅した信号を信号Ｖａｍｐ２として出力する。この出力する信号にはＶｏｆｆ２信号が含まれる。ここでは、４Ｓ１＋Ｖｏｆｆ２信号と表記する。
【００４１】
信号Ｖａｍｐ１の電位変化は、Ｖｏｆｆ１信号からＳ１＋Ｖｏｆｆ１信号の変化であるので、図５（ａ）に示すように、ΔＶａとなる。また、信号Ｖａｍｐ２の電位変化は、Ｖｏｆｆ２信号から４Ｓ１＋Ｖｏｆｆ２信号の変化であるので、図５（ａ）に示すように、４×ΔＶａとなる。
【００４２】
ランプ信号供給部３３は、ランプ信号Ｖｒの、時間の経過に伴った電位の変化を再び開始する。ＡＤ変換部は、２回目のＡＤ変換（以降、ＡＤ−Ｓａ１変換とする）を行う。ＡＤ−Ｓａ１変換に、信号Ｖａｍｐ１（Ｓ１＋Ｖｏｆｆ１信号）とランプ信号Ｖｒ１との比較回路ＣＭＰ１による比較と、信号Ｖａｍｐ２（４Ｓ１＋Ｖｏｆｆ２信号）とランプ信号Ｖｒ１との比較回路ＣＭＰ２による比較とがそれぞれ行われる。比較回路ＣＭＰ１が出力する信号Ｖｃｍｐ１の信号レベルは、信号Ｖａｍｐ１とランプ信号Ｖｒ１との大小関係が変化するタイミングに、ＬレベルからＨレベルへと変化する。メモリ４０−ｎは、信号Ｖｃｍｐ１の信号レベルの変化に対応するタイミングに、カウンタ４５のカウント値をデジタル信号Ｓａ１として保持する。また、比較回路ＣＭＰ２が出力する信号Ｖｃｍｐ２の信号レベルは、信号Ｖａｍｐ２とランプ信号Ｖｒ１との大小関係が変化するタイミングに、ＬレベルからＨレベルへと変化する。メモリ４０−ｎは、信号Ｖｃｍｐ２の信号レベルの変化に対応するタイミングに、カウンタ４５のカウント値をデジタル信号Ｓａ２として保持する。このように、メモリ４０−ｎはデジタル信号Ｓａ１とデジタル信号Ｓａ２を保持する。デジタル信号Ｓａ１は、反転増幅回路ＡＭＰ１が出力するＳ１＋Ｖｏｆｆ１信号に対応するデジタル信号である。また、デジタル信号Ｓａ２は、反転増幅回路ＡＭＰ２が出力する４Ｓ１＋Ｖｏｆｆ２信号に対応するデジタル信号である。
【００４３】
ＡＤ−Ｓａ１変換が終了すると、水平走査回路５０は、各列のメモリ４０−ｎを水平走査する。これにより、各列のメモリ４０−ｎから、デジタル信号Ｎａ１、Ｎａ２、Ｓａ１、Ｓａ２のそれぞれが信号処理部６０に出力される。信号処理部６０は、信号ΔＶａに対応するデジタル信号Ｄａ１＝Ｓａ１−Ｎａ１と、信号４×ΔＶａに対応するデジタル信号Ｄａ２＝Ｓａ２−Ｎａ２とを得る。このデジタル信号Ｄａ１とデジタル信号Ｄａ２のそれぞれを撮像装置の外部へと出力する。
【００４４】
次に、時刻ｔ１０からｔ１１の期間について説明する。まず、図５（ｂ）に示したＡＤ−Ｎｂ１変換の動作は、図５（ａ）のＡＤ−Ｎａ１変換の動作と同じである。このＡＤ−Ｎｂ１変換により、メモリ４０−ｎはデジタル信号Ｎｂ１とデジタル信号Ｎｂ２を保持する。デジタル信号Ｎｂ１は、Ｖｏｆｆ１信号に対応するデジタル信号である。また、デジタル信号Ｎｂ２は、Ｖｏｆｆ２信号に対応するデジタル信号である。
【００４５】
ＡＤ−Ｎｂ１変換が終了した後、垂直走査回路２０は、信号φＴＸ２をＨレベルとした後、Ｌレベルとする。これにより信号保持部ＭＥＭ２に保持された信号がフローティングディフュージョンＦＤへ転送される。これによって、第２蓄積期間Ｔｅｘｐｂに対応する画素信号（Ｓ２＋ＰＮ信号）が、増幅トランジスタＭＳＦから垂直信号線Ｖ−ｎに出力される。これにより、垂直信号線Ｖ−ｎの電位は、ＰＮ信号とＳ２＋ＰＮ信号の差であるΔＶｂ分、変動する。
【００４６】
Ｓ２＋ＰＮ信号は、画素ノイズ信号であるＰＮ信号を含む信号である。容量素子ＣＩＮ１、容量素子ＣＩＮ２のそれぞれは、ＰＮ信号をクランプしている。よって、反転増幅器ＡＭＰ１、反転増幅器ＡＭＰ２のそれぞれには、Ｓ２＋ＰＮ信号からＰＮ信号を差し引いた、Ｓ２信号が入力される。
【００４７】
反転増幅回路ＡＭＰ１は、Ｓ２信号を１倍の増幅率で増幅した信号を信号Ｖａｍｐ１として出力する。この信号Ｖａｍｐ１には、Ｖｏｆｆ１信号が含まれる。ここではＳ２＋Ｖｏｆｆ１信号と表記する。反転増幅回路ＡＭＰ２は、Ｓ２信号を４倍の増幅率で増幅した信号を信号Ｖａｍｐ２として出力する。この出力する信号にはＶｏｆｆ２信号が含まれる。ここでは、４Ｓ２＋Ｖｏｆｆ２信号と表記する。
【００４８】
信号Ｖａｍｐ１の電位変化は、Ｖｏｆｆ１信号からＳ２＋Ｖｏｆｆ１信号の変化であるので、図５（ｂ）に示すように、ΔＶｂとなる。また、信号Ｖａｍｐ２の電位変化は、Ｖｏｆｆ２信号から４Ｓ２＋Ｖｏｆｆ２信号の変化であるので、図５（ｂ）に示すように、４×ΔＶｂとなる。
【００４９】
ランプ信号供給部３３は、ランプ信号Ｖｒの、時間の経過に伴った電位の変化を再び開始する。ＡＤ変換部は、４回目のＡＤ変換（以降、ＡＤ−Ｓｂ１変換とする）を行う。ＡＤ−Ｓｂ１変換に、信号Ｖａｍｐ１（Ｓ２＋Ｖｏｆｆ１信号）とランプ信号Ｖｒ１との比較回路ＣＭＰ１による比較と、信号Ｖａｍｐ２（４Ｓ２＋Ｖｏｆｆ２信号）とランプ信号Ｖｒ１との比較回路ＣＭＰ２による比較がそれぞれ行われる。比較回路ＣＭＰ１が出力する信号Ｖｃｍｐ１の信号レベルは、信号Ｖａｍｐ１とランプ信号Ｖｒ１との大小関係が変化するタイミングに、ＬレベルからＨレベルへと変化する。メモリ４０−ｎは、信号Ｖｃｍｐ１の信号レベルの変化に対応するタイミングに、カウンタ４５のカウント値をデジタル信号Ｓｂ１として保持する。また、比較回路ＣＭＰ２が出力する信号Ｖｃｍｐ２の信号レベルは、信号Ｖａｍｐ２とランプ信号Ｖｒ１との大小関係が変化するタイミングに、ＬレベルからＨレベルへと変化する。メモリ４０−ｎは、信号Ｖｃｍｐ２の信号レベルの変化に対応するタイミングに、カウンタ４５のカウント値をデジタル信号Ｓｂ２として保持する。このように、メモリ４０−ｎはデジタル信号Ｓｂ１とデジタル信号Ｓｂ２を保持する。デジタル信号Ｓｂ１は、反転増幅回路ＡＭＰ１が出力するＳ２＋Ｖｏｆｆ１信号に対応するデジタル信号である。また、デジタル信号Ｓｂ２は、反転増幅回路ＡＭＰ２が出力する４Ｓ２＋Ｖｏｆｆ２信号に対応するデジタル信号である。
【００５０】
ＡＤ−Ｓｂ１変換が終了すると、水平走査回路５０は、各列のメモリ４０−ｎを水平走査する。これにより、各列のメモリ４０−ｎから、デジタル信号Ｎｂ１、Ｎｂ２、Ｓｂ１、Ｓｂ２のそれぞれが信号処理部６０に出力される。信号処理部６０は、信号ΔＶｂに対応するデジタル信号Ｄｂ１＝Ｓｂ１−Ｎｂ１と、信号４×ΔＶａに対応するデジタル信号Ｄｂ２＝Ｓｂ２−Ｎｂ２とを得る。このデジタル信号Ｄａ１とデジタル信号Ｄａ２のそれぞれを撮像装置の外部へと出力する。
【００５１】
撮像装置１００を含む撮像システム（後述する第８実施例に記載された撮像システム）では、以上のように求められたデジタル信号Ｄａ１、Ｄａ２、Ｄｂ１、Ｄｂ２に対して、蓄積時間比およびゲイン比を考慮したデジタルゲイン処理を行い、さらにはノイズリダクションなどの信号処理を用いて処理を行い、画像を生成する。
【００５２】
（本実施例の効果）
本実施例の効果について説明する。
【００５３】
図６は本実施例による効果の説明図である。図６（ａ）は、本実施例において第１蓄積期間Ｔｅｘｐａと第２蓄積期間Ｔｅｘｐｂとの比が１：１０００であるときのデジタル信号Ｄａ１、Ｄａ２、Ｄｂ１、Ｄｂ２のダイナミックレンジを示す。また、図６（ｂ）は、同条件におけるデジタル信号Ｄａ１、Ｄａ２、Ｄｂ１、Ｄｂ２のノイズと入力光信号の比、すなわちＮ／Ｓを示す。図６（ａ）における縦軸は、光量のＬｏｇスケールを表している。縦軸に付した数値は、デジタル信号のダイナミックレンジを電子数に換算した値である。本明細書では、光量をこの電子数換算値で表現することとする。
【００５４】
初めに、上述した動作により得られたデジタル信号Ｄｂ１、Ｄｂ２において、４倍の増幅率で処理されたデジタル信号Ｄｂ２に含まれるダークランダムノイズはデジタル信号Ｄｂ１に含まれるダークランダムノイズより小さくなる。そのため、デジタル信号Ｄｂ２のダイナミックレンジの下限は、デジタル信号Ｄｂ１のダイナミックレンジの下限よりも低くなる。以降の説明を分かりやすくするため、デジタル信号Ｄｂ１のダイナミックレンジを１０ｅから１０，０００ｅとし、デジタル信号Ｄｂ２のダイナミックレンジの下限を５ｅとする。
【００５５】
デジタル信号Ｄｂ２のダイナミックレンジの上限は、４倍の増幅率で処理を行うことにより、デジタル信号Ｄｂ１のダイナミックレンジ上限の１／４となる。従って、デジタル信号Ｄｂ２のダイナミックレンジ上限は２，５００ｅとなる。
【００５６】
続いて、デジタル信号Ｄａ１のダイナミックレンジの下限は、第１蓄積期間Ｔｅｘｐａと第２蓄積期間Ｔｅｘｐｂとの長さの比が１：１０００であることから、１０ｅ×１，０００＝１０，０００ｅとなる。デジタル信号Ｄａ１のダイナミックレンジの上限も同じく、１０，０００ｅ×１，０００＝１０，０００，０００ｅである。デジタル信号Ｄａ２についてもデジタル信Ｄａ１と同じく、ダイナミックレンジの下限は５，０００ｅであり、ダイナミックレンジの上限は２，５０００，０００ｅである。
【００５７】
このデジタル信号Ｄａ１、Ｄａ２、Ｄｂ１、Ｄｂ２を適宜用いて１つの画像を得るようにすることで、５ｅ〜１０，０００，０００ｅのダイナミックレンジを得ることができる。
【００５８】
画像の生成におけるデジタル信号の選択について、さらに説明する。ここで、さらに図６（ｂ）に示すＮ／Ｓに着目する。図６（ｂ）において、横軸は図６（ａ）の縦軸と同様の光量である。一方、縦軸は光量と、ダークランダムノイズと、ショットノイズとから求めたＮ／Ｓである。光量５ｅ〜２，５００ｅの撮影シーンの場合では、Ｎ／Ｓはデジタル信号Ｄｂ１よりデジタル信号Ｄｂ２の方が小さい。よって、ダークランダムノイズを低減するために、光量２，５００ｅ以下の場合には、デジタル信号Ｄｂ１よりもデジタル信号Ｄｂ２を用いるのが好ましい。
【００５９】
光量２，５００ｅ〜１０，０００ｅの撮影シーンでは、デジタル信号Ｄｂ１を用いた画像生成が好ましい。また、光量１０，０００ｅ〜２，５００，０００ｅの撮影シーンでは、デジタル信号Ｄａ２を用いた画像生成が好ましい。また、光量２，５００，０００ｅ〜１０，０００，０００ｅの撮影シーンでは、デジタル信号Ｄａ１を用いた画像生成が好ましい。なお、デジタル信号Ｄａ２を用いなくても光量５ｅ〜１０，０００，０００ｅのダイナミックレンジを得ることができるが、デジタル信号Ｄａ２を用いた場合、異なる蓄積時間で生成した信号間の急激なノイズ差を緩和する効果も得ることができる。
【００６０】
本実施形態では、さらに、第１蓄積期間Ｔｅｘｐａ、第２蓄積期間Ｔｅｘｐｂの長さを調整することで、ダイナミックレンジを上限側にも拡大することができる。
【００６１】
図７に、第１蓄積期間Ｔｅｘｐａと第２蓄積期間Ｔｅｘｐｂとの比が１：２０００であるときのデジタル信号Ｄａ１、Ｄａ２、Ｄｂ１、Ｄｂ２の入力ダイナミックレンジ（図７（ａ））と、Ｎ／Ｓ（図７（ｂ））を示す。図６（ａ）では、デジタル信号Ｄａ２のダイナミックレンジの下限側と、デジタル信号Ｄｂ１のダイナミックレンジの上限側とが、５，０００ｅ〜１０，０００ｅにおいて重複していた。第１蓄積期間Ｔｅｘｐａと第２蓄積期間Ｔｅｘｐｂとの比を１：２０００とすると、デジタル信号Ｄａ１とデジタル信号Ｄａ２のダイナミックレンジの下限および上限はそれぞれ２倍される。その結果、図７（ａ）に示すように、デジタル信号Ｄａ２の入力ダイナミックレンジの下限側とデジタル信号Ｄｂ１のダイナミックレンジの上限側との重複はなくなる。デジタル信号Ｄａ１のダイナミックレンジは２０，０００ｅ〜２０，０００，０００ｅとなり、デジタル信号Ｄａ２のダイナミックレンジは、１０，０００ｅ〜５，０００，０００ｅとなる。従って、第１蓄積期間Ｔｅｘｐａと第２蓄積期間Ｔｅｘｐｂとの比が１：１０００〜２０００の間で第１蓄積期間Ｔｅｘｐａ、第２蓄積期間Ｔｅｘｐｂの長さを調整することで、デジタル信号Ｄａ２のダイナミックレンジの下限側とデジタル信号Ｄｂ１のダイナミックレンジの上限側との重複量を低減し、ダイナミックレンジをさらに上限側にも拡大することができる。
【００６２】
但し、上限側の入力ダイナミックレンジ拡大を行うと、図７（ｂ）に示すように、１０，０００ｅ近傍におけるデジタル信号Ｄａ２のＮ／Ｓは増大する。そのため、異なる蓄積時間で生成した信号間の急激なノイズ差を緩和する効果が小さくなる。よって、撮影シーンに応じて、異なる蓄積時間で生成した信号間の急激なノイズ差の緩和と、ダイナミックレンジの拡大とを最適化できるよう、第１蓄積期間Ｔｅｘｐａ，Ｔｅｘｐｂの長さを設定するとよい。
【００６３】
図８は、画像を得るのに用いるデジタル信号を選択する、撮像システム（後述する第８実施例の撮像システムに対応する）のシーケンスを示したフローチャートである。
【００６４】
ステップＳ０２で「Ｙｅｓ」が選択されると、処理はステップＳ０５に進む。ステップＳ０５では、撮像システムは、デジタル信号Ｄａ１、Ｄａ２、Ｄｂ１、Ｄｂ２の中から、光量に応じて使用する信号を選択して１つの画像を得る。
【００６５】
一方、ステップＳ０２で「Ｎｏ」が選択されると、処理はステップＳ０３に進む。
【００６６】
ステップＳ０３で「上限」が選択されると、処理はステップＳ０６に進む。ステップＳ０６では、撮像システムは、デジタル信号Ｄａ１、Ｄａ２、Ｄｂ２の中から、光量に応じて使用する信号を選択して１つの画像を得る。
【００６７】
一方、ステップＳ０３で「下限」が選択されると、処理はステップＳ０４に進む。
【００６８】
ステップＳ０４で「Ｙｅｓ」が選択されると、処理はステップＳ０７に進む。ステップＳ０７では、撮像システムは、デジタル信号Ｄａ２、Ｄｂ１、Ｄｂ２の中から、光量に応じて使用する信号を選択して１つの画像を得る。
【００６９】
ステップＳ０４で「Ｎｏ」が選択されると、処理はステップＳ０８に進む。ステップＳ０８では、撮像システムは、少なくともデジタル信号Ｄｂ２を使用して画像を生成する。
【００７０】
以上のように、本実施例では、ダイナミックレンジの下限、上限をそれぞれ拡大することができる効果を有する。また、本実施例の撮像装置は、さらに、異なる蓄積時間で生成した信号間の急激なノイズ差を緩和する効果を得ることができる。
【００７１】
なお、本実施例において増幅率や蓄積期間に具体的な数値を示しているが、本発明による効果はこの値に制限されるものではなく、適宜変更することができる。
【００７２】
また、本実施例では、第１蓄積期間Ｔｅｘｐａに対応する信号と、第２蓄積期間Ｔｅｘｐｂに対応する信号のそれぞれに対し、異なる増幅率を掛けていた。この例に限定されるものではなく、第１蓄積期間Ｔｅｘｐａに対応する信号と、第２蓄積期間Ｔｅｘｐｂに対応する信号との一方に対し、異なる増幅率を掛けるようにすればよい。これにより、第１蓄積期間Ｔｅｘｐａに対応する信号と、第２蓄積期間Ｔｅｘｐｂに対応する信号の一方を、異なる増幅率で増幅させることで複数の信号を得ることができる。この複数の信号を用いて画像を生成することによって、ダイナミックレンジを拡大することができる。
【００７３】
なお、本実施例において、電子シャッタ動作とグローバル転送動作のそれぞれにおける同時性は、実用上問題のない程度であればよい。全てのユニットセル２０を完全に同時に駆動すると、駆動するドライバーに大きな負荷がかかる。この負荷を軽減するように、電子シャッタ動作、グローバル転送動作のそれぞれにおいて、複数のユニットセル２０の間で小さな時間差を設ける構成としてもよい。このような場合であっても、電子シャッタ動作とグローバル転送動作のそれぞれは、実質的に「同時」の関係の範疇にある。
【００７４】
（第２実施例）
本発明にかかる第２の実施例について説明する。以下では、第１の実施例と異なる点を中心に説明する。
【００７５】
本実施例は、第１の実施例に対して、画素の構成が異なる。図９に本実施例における画素の構成を示す。第１の実施例と異なる点は、第１の実施例の画素１１が備えていた、信号保持部ＭＥＭ２と、転送トランジスタＭＧＳ２と、転送トランジスタＭＴＸ２と、を本実施例の画素１１は含まない点である。その他の画素１１の構成、および、撮像装置が備える構成は、第１の実施例と同じである。
【００７６】
図１０に本実施例における１フレームの動作タイミング図を示す。本実施例は、光電変換部ＰＤで蓄積された信号の転送を、転送トランジスタＧＳ１を用いて行う。そのため、第２蓄積期間Ｔｅｘｐｂの終了もまた、第１蓄積期間Ｔｅｘｐａの終了と同じように、信号φＧＳ１によって制御される。従って、信号φＧＳ１は、時刻ｔ８から時刻ｔ９の期間もＨレベルとし、信号保持部ＭＥＭ１に第２蓄積期間Ｔｅｘｐｂに基づく信号を転送する。
【００７７】
続いて、１行の読み出し動作について説明する。
【００７８】
図１１に１行の読み出し動作タイミング図を示す。図９（ａ）は、図１０に示した時刻ｔ４から時刻ｔ７の期間における動作タイミング図である。図９（ｂ）は、図１０に示した時刻ｔ１０から時刻ｔ１１の期間における動作タイミング図である。本実施例では、時刻ｔ１０から時刻ｔ１１の期間においても、時刻ｔ４から時刻ｔ７の期間における動作と同様に、信号φＴＸ１により転送トランジスタを制御することで、信号保持部ＭＥＭ１から第２蓄積期間Ｔｅｘｐｂに基づく画素信号を読み出している。
【００７９】
本実施例における構成においても、第１蓄積期間Ｔｅｘｐａに対応する信号と、第２蓄積期間Ｔｅｘｐｂに対応する信号とのそれぞれを、増幅部３１−ｎが複数の増幅率で増幅した信号を出力する。これにより、デジタル信号Ｄａ１、Ｄａ２、Ｄｂ１、Ｄｂ２を得ることができる。第１の実施例と同じ効果を得ることができる。
【００８０】
（第３実施例）
本発明にかかる第３の実施例について説明する。以下では、第１の実施例と異なる点を中心に説明する。
【００８１】
第１の実施例では、画素１１から垂直信号線Ｖ−ｎに出力された信号を増幅する動作を、読み出し部３０の増幅部３１が行っていた。本実施例では、画素１１から垂直信号線Ｖ−ｎに出力された信号を増幅する動作を、ランプ信号供給部３３、比較部３２、カウンタ４５、メモリ部４０を備えるＡＤ変換部が行う。
【００８２】
本実施例は、第１の実施例に対して、読み出し部３０の構成が異なる。図１２に本実施例に係る読み出し部３０の各列に設けられた、増幅部３１−ｎおよび比較部３２−ｎの構成を示す。
【００８３】
増幅部３１−ｎにおいて、第１の実施例と異なる点は、反転増幅回路ＡＭＰ２と、容量素子ＣＩＮ２、ＣＦＢ２と、スイッチＳＷ２と、を含まない点である。増幅部３１−ｎは、垂直信号線Ｖ−ｎから入力された画素信号を１倍の増幅率で増幅した信号を、信号Ｖａｍｐ１として出力する。また、比較部３２−ｎにおいて、第１の実施例と異なる点は、比較回路ＣＭＰ１と比較回路ＣＭＰ２の両方に信号Ｖａｍｐ１が入力される。比較回路ＣＭＰ１は、ランプ信号Ｖｒ１と信号Ｖａｍｐ１とを比較する。また、比較回路ＣＭＰ２は、ランプ信号Ｖｒ２と信号Ｖａｍｐ１とを比較する。
【００８４】
ランプ信号供給部３３は、ランプ信号Ｖｒ１とランプ信号Ｖｒ２とを出力する。ランプ信号Ｖｒ２の時間の経過に伴う電位の変化量（傾き）は、ランプ信号Ｖｒ１の時間の経過に伴う電位の変化量（傾き）の１／４倍である。
【００８５】
図１３に本実施例における１行の読み出し動作タイミング図を示す。図１３（ａ）は、図４に示した時刻ｔ４から時刻ｔ７の期間における動作タイミング図である。また、図１３（ｂ）は、図４に示した時刻ｔ１０から時刻ｔ１１の期間における動作タイミング図である。ランプ信号Ｖｒ２は、ＡＤ−Ｎａ１変換、ＡＤ−Ｓａ１変換、ＡＤ−Ｓｂ１変換、ＡＤ−Ｓｂ２変換において、ランプ信号Ｖｒ１の１／４の傾きで変化する。これにより、本実施例では比較回路ＣＭＰ２のＡＤ変換ゲインを比較回路ＣＭＰ１のＡＤ変換ゲインの４倍としている。本実施例では、第１蓄積期間Ｔｅｘｐａに対応する信号と、第２蓄積期間Ｔｅｘｐｂに対応する信号とのそれぞれに対し、ＡＤ変換ゲインを異ならせて複数回、ＡＤ変換する。これにより、第１蓄積期間Ｔｅｘｐａに対応する信号と、第２蓄積期間Ｔｅｘｐｂに対応する信号とのそれぞれに対し、異なる増幅率で増幅した信号を得ることができる。本実施例においても、デジタル信号Ｄａ１、Ｄａ２、Ｄｂ１、Ｄｂ２を得ることができる。
【００８６】
よって、本実施例における構成においても、第１の実施例と同じ効果を得ることができる。
【００８７】
（第４実施例）
続いて、本発明にかかる第４の実施例について説明する。以下では、第１の実施例と異なる点を中心に説明する。
【００８８】
本実施例は、第１の実施例に対して、読み出し部３０の構成が異なる。
【００８９】
図１４に本実施例に係る読み出し部３０の各列の増幅部３１−ｎおよび比較部３２−ｎの構成を示す。
【００９０】
増幅部３１−ｎにおいて、第１の実施例と異なる点は、以下２点である。１点目は、反転増幅回路ＡＭＰ２と、容量素子ＣＩＮ２、容量素子ＣＦＢ２と、スイッチＳＷ２とを含まない点である。２点目は、増幅部３１−ｎが、容量素子ＣＩＮ３と、スイッチＳＷ３とを含む点である。容量素子ＣＩＮ３とスイッチＳＷ３とは直列に接続される。直列接続された容量素子ＣＩＮ３とスイッチＳＷ３は、さらに、容量素子ＣＩＮ１と並列に接続される。信号φＳＷ３をＨレベルとすると、スイッチＳＷ３がオンし、容量素子ＣＩＮ３は、容量素子ＣＩＮ１と共に、反転増幅回路ＡＭＰ１の入力容量素子として機能する。また、信号φＳＷ１とφＳＷ３をともにＨレベルとすると、スイッチＳＷ１とＳＷ３がオンとなる。これにより、容量素子ＣＦＢ１、容量素子ＣＩＮ１とともに容量素子ＣＩＮ３の電荷がリセットされる。
【００９１】
信号φＳＷ３がＬレベルの場合の増幅部３２−ｎの増幅率は、容量素子ＣＩＮ１と容量素子ＣＦＢ１との容量値の比となる。一方、信号φＳＷ３がＨレベルの場合の増幅部３２−ｎの増幅率は、容量素子ＣＩＮ１および容量素子ＣＩＮ３の容量値の和と、容量素子ＣＦＢ１との容量値の比となる。ここで、容量素子ＣＩＮ１、容量素子ＣＩＮ３、容量素子ＣＦＢ１の容量値は、それぞれＣ、３Ｃ、Ｃであり、画素信号は信号φＳＷ３がＬレベルのとき１倍、信号φＳＷ３がＨレベルのとき４倍で増幅されて、信号Ｖａｍｐ１として出力される。
【００９２】
比較部３２−ｎは、比較回路ＣＭＰ１を含む。第１の実施例と同様に、比較回路ＣＭＰ１は、反転増幅回路ＡＭＰ１の信号Ｖａｍｐ１と、ランプ信号供給部３３から出力されるランプ信号Ｖｒ１とを比較する。
【００９３】
図１５に本実施例における１行の読み出し動作タイミング図を示す。図１５（ａ）は、図４に示した時刻ｔ４から時刻ｔ７の期間における動作タイミング図である。また、図１５（ｂ）は、図４に示した時刻ｔ１０から時刻ｔ１１の期間における動作タイミング図である。
【００９４】
図１５（ａ）を用いて、時刻ｔ４から時刻ｔ７の期間における第３の実施例と異なる点を説明する。
【００９５】
タイミング発生回路７０は、信号φＳＷ１がＨレベルの期間に、信号φＳＷ３をＨレベルとする。これにより、容量素子ＣＦＢ１、容量素子ＣＩＮ１とともに容量素子ＣＩＮ３の電荷がリセットされる。垂直走査回路２０が、信号φＲＥＳ３をＬレベルとして、垂直信号線Ｖ−ｎの電位が静定した後、タイミング発生回路７０は、信号φＳＷ３を信号φＳＷ１とともにＬレベルとする。これにより、増幅部３１−ｎの増幅率は１倍となる。１倍の増幅率の状態において、第１の実施例と同様にして、ＡＤ−Ｎａ１変換とＡＤ−Ｓａ１変換が行われる。これにより、メモリ４０−ｎは、デジタル信号Ｎａ１とＳａ１とを保持する。ＡＤ−Ｓａ１変換が終了すると、デジタル信号Ｎａ１とＳａ１は、水平走査回路５０による水平走査によって、各列のメモリ４０−ｎから信号処理部６０へと伝送される。信号処理部６０は、信号ΔＶａに相当するデジタル信号Ｄａ１＝Ｓａ１−Ｎａ１を演算し、撮像装置の外部へと出力する。
【００９６】
続いて、ＡＤ−Ｓａ１変換が終了した後、タイミング発生回路７０は、信号φＳＷ３をＨレベルとする。これにより、増幅部３１−ｎの増幅率が４倍となる。これにより、反転増幅回路ＡＭＰ１の信号Ｖａｍｐ１は、リセットレベルに対して４×ΔＶａ変化した信号を出力する。信号Ｖａｍｐ１が静定した後、ランプ信号供給部３３は、ランプ信号Ｖｒ１の時間の経過に伴った電位の変化を開始する。これにより、ＡＤ変換部は３回目のＡＤ変換（以降では、ＡＤ−Ｓａ２変換と呼ぶ）を行う。ＡＤ−Ｓａ２変換では、信号Ｖａｍｐ１と、ランプ信号Ｖｒ１とが比較回路ＣＭＰ１によって比較される。ＡＤ−Ｓａ１変換と同様に、メモリ４０−ｎはデジタル信号Ｓａ２を保持する。ＡＤ−Ｓａ２変換が終了するとデジタル信号Ｓａ２が、水平走査回路５０による水平走査によって、各列のメモリ４０−ｎから信号処理部６０へと伝送される。信号処理部６０は、信号４×ΔＶａに相当するデジタル信号Ｄａ２＝Ｓａ２−Ｎａ１を演算し、撮像装置の外部へと出力する。
【００９７】
また、図１５（ｂ）の動作は、ＡＤ変換する信号が第２蓄積期間Ｔｅｘｐｂに対応する信号となる点以外は、図１５（ａ）の動作と同じである。信号処理部６０は、信号ΔＶｂに相当するデジタル信号Ｄｂ１＝Ｓｂ１−Ｎｂ１と、信号４×ΔＶｂに相当するデジタル信号Ｄｂ２＝Ｓｂ２−Ｎｂ１を演算し、撮像装置の外部へと出力する。
【００９８】
以上の動作によって得られたデジタル信号Ｄａ１、Ｄａ２、Ｄｂ１、Ｄｂ２を用いても、第１の実施例と同じ効果を得ることができる。
【００９９】
（第５実施例）
本発明にかかる第５の実施例について説明する。以下では、第３の実施例と異なる点についてのみ説明する。第３の実施例では、傾きの異なる複数のランプ信号が、並行して比較部３２−ｎに出力されていた。本実施例では、傾きの異なる複数のランプ信号が、シリアルに比較部３２−ｎに出力される。
【０１００】
本実施例は、第３の実施例に対して、比較部３２−ｎの構成が異なる。図１６に本実施例に係る読み出し部３０の増幅部３１−ｎおよび比較部３２−ｎの構成を示す。
【０１０１】
比較部３２−ｎにおいて、第３の実施例と異なる点は、比較回路ＣＭＰ２を含まない点である。
【０１０２】
図１７に本実施例における１行の読み出し動作タイミング図を示す。図１７（ａ）は、図４に示した時刻ｔ４からｔ７の期間における動作タイミング図である。また、図１７（ｂ）は、図４に示した時刻ｔ１０からｔ１１の期間における動作タイミング図である。
【０１０３】
図１７（ａ）を用いて、時刻ｔ４から時刻ｔ７の期間における動作を説明する。
【０１０４】
第１の実施例と同様にして、ＡＤ−Ｎａ１変換とＡＤ−Ｓａ１変換が行われる。これにより、信号ΔＶａに相当するデジタル信号Ｄａ１＝Ｓａ１−Ｎａ１が撮像装置の外部へと出力される。
【０１０５】
ＡＤ−Ｓａ１変換が終わると、ランプ信号供給部３３は、ランプ信号Ｖｒ１の時間の経過に伴った電位の変化を再び開始する。これにより、ＡＤ変換部は、３回目のＡＤ変換（以降では、ＡＤ−Ｓａ２変換と呼ぶ）を行う。但し、ＡＤ−Ｓａ２変換におけるランプ信号Ｖｒ１の傾きはＡＤ−Ｎａ１変換およびＡＤ−Ｓａ１変換におけるランプ信号Ｖｒの傾きの１／４である。従って、ＡＤ−Ｓａ２変換では、ランプ信号Ｖｒの傾きにより４倍の増幅率が掛かったＡＤ変換が行われる。メモリ４０−ｎは、このＡＤ−Ｓａ２変換のＡＤ変換結果をデジタル信号Ｓａ２として保持する。
【０１０６】
ＡＤ−Ｓａ２変換の後、垂直走査回路２０は、信号φＲＥＳをＨレベルとする。これにより、選択行の入力ノードＦＤの電位が再びリセットされる。これに伴い、入力ノードＦＤのリセットに基づく信号（ＰＮ２信号）が垂直信号線Ｖ−ｎとして出力される。その後、ランプ信号供給部３３は、ランプ信号Ｖｒの時間の経過に伴った電位の変化を開始する。これにより、ＡＤ変換部は、４回目のＡＤ変換（以降では、ＡＤ−Ｎａ２変換と呼ぶ）を行う。メモリ４０−ｎは、ＡＤ−Ｎａ２変換のＡＤ変換結果をデジタル信号Ｎａ２として保持する。ＡＤ−Ｎａ２変換が終了すると、デジタル信号Ｓａ２、デジタル信号Ｎａ２が信号処理部６０へと伝送される。信号処理部６０は、信号４×ΔＶａに相当するデジタル信号Ｄａ２＝Ｓａ２−Ｎａ２を演算し撮像装置の外部に出力する。
【０１０７】
また、図１７（ｂ）の動作は、ＡＤ変換する信号が第２蓄積期間Ｔｅｘｐｂに対応する信号となる点以外は、図１７（ａ）の動作と同じである。信号処理部６０は、信号ΔＶｂに相当するデジタル信号Ｄｂ１＝Ｓｂ１−Ｎｂ１と、信号４×ΔＶｂに相当するデジタル信号Ｄｂ２＝Ｓｂ２−Ｎｂ１とを得て、それぞれのデジタル信号Ｄｂ１、Ｄｂ２を撮像装置の外部に出力する。
【０１０８】
以上の動作によって得られたデジタル信号Ｄａ１、Ｄａ２、Ｄｂ１、Ｄｂ２を用いても、第１の実施例と同じ効果を得ることができる。
【０１０９】
なお、本実施例では、ＡＤ変換部は、ＡＤ−Ｎａ１変換、ＡＤ−Ｓａ１変換、ＡＤ−Ｓａ２変換、ＡＤ−Ｎａ２変換の順に行った。この場合、ランプ信号供給部３３が、ランプ信号Ｖｒの傾きを変更する処理をＡＤ−Ｓａ１変換とＡＤ−Ｓａ２変換との間の１回のみとすることができる。
【０１１０】
一方、本実施例のＡＤ変換の順序の場合、ＡＤ−Ｓａ２変換と、ＡＤ−Ｎａ変換との間に、入力ノードＦＤのリセットが行われる。このため、デジタル信号Ｎａ２と、デジタル信号Ｓａ２とのノイズ成分の相関性が低下している。デジタル信号Ｎａ２とデジタルＳａ２とのノイズ成分の相関性を重視する場合には、ＡＤ変換の順序を、ＡＤ−Ｎａ１変換、ＡＤ−Ｎａ２変換、ＡＤ−Ｓａ１変換、ＡＤ−Ｓａ２変換の順とするのが好ましい。なお、この場合においても、ＡＤ−Ｎａ１変換とＡＤ−Ｎａ２変換との順序を入れ替えても良い。また、ＡＤ−Ｓａ１変換と、ＡＤ−Ｓａ２変換との順序を入れ替えても良い。
【０１１１】
（第６実施例）
本発明にかかる第６の実施例について説明する。以下では、第４の実施例と異なる点を中心に説明する。
【０１１２】
本実施例は、第４の実施例に対して、増幅部３１−ｎの構成が異なる。本実施例は、増幅部３１−ｎが出力する信号Ｖａｍｐ１と閾値とを比較し、比較の結果に基づいて増幅部３１−ｎの増幅率を変更する点で、第４の実施例と異なる。
【０１１３】
図１８に実施例に係る読み出し部３０の各列の回路、すなわち増幅部３１−ｎおよび比較部３２−ｎの構成を示す。
【０１１４】
増幅部３１−ｎにおいて、第４の実施例と異なる点は以下３点である。１点目は、判定回路３４を含む点である。２点目は、入力容量素子が容量素子ＣＩＮ１のみで構成されている点である。３点目は、増幅部３１−ｎは、フィードバック容量素子として、容量素子ＣＦＢ４と、直列に接続された容量素子ＣＦＢ３とスイッチＳＷ４とを含む点である。
【０１１５】
判定回路３４は、反転増幅回路ＡＭＰ１の信号Ｖａｍｐ１の信号レベルが、予め設定した閾値Ｖｊｄｇより振幅が小さいか大きいかを判定する。そして判定回路３４は、判定の結果を示す信号である比較結果信号ＪＤＧを出力する。判定回路３４は、信号Ｖａｍｐ１が閾値Ｖｊｄｇよりも振幅が小さいと判定した場合、比較結果信号ＪＤＧをＬレベルとする。一方、信号Ｖａｍｐ１が閾値Ｖｊｄｇよりも振幅が大きいと判定した場合、比較結果信号ＪＤＧをＨレベルとする。この比較結果信号ＪＤＧは、増幅部３１−ｎから出力され、メモリ４０−ｎに保持されるとともに、増幅部３１−ｎを構成するスイッチＳＷ４を信号φＳＷ４とともに制御する。スイッチＳＷ４は、信号φＳＷ４と比較結果信号ＪＤＧとが共にＬレベルのときオフとなり、信号φＳＷ４と比較結果信号ＪＤＧのいずれかがＨレベルのときオンとなる。従って、増幅部３２−ｎの増幅率は、信号φＳＷ４と比較結果信号ＪＤＧとがＬレベルのとき、容量素子ＣＩＮ１と容量素子ＣＦＢ３との容量値の比で決まる。一方、信号φＳＷ４と比較結果信号ＪＤＧのいずれかがＨレベルのとき、増幅部３２−ｎの増幅率は、容量素子ＣＩＮ１の容量値と、容量素子ＣＦＢ３および容量素子ＣＦＢ４の和の容量値との比となる。ここで、容量素子ＣＩＮ１、容量素子ＣＦＢ３、容量素子ＣＦＢ４の容量値はそれぞれＣ、Ｃ／４、３Ｃ／４であり、増幅部３２−ｎの増幅率はスイッチＳＷ４がオフであるとき４倍、スイッチＳＷ４がオンであるとき１倍となる。
【０１１６】
図１９に本実施例における１行の読み出し動作タイミング図を示す。図１９（ａ）は、図４に示した時刻ｔ４から時刻ｔ７の期間における動作タイミング図、図１９（ｂ）は、図４に示した時刻ｔ１０から時刻ｔ１１の期間における動作タイミング図である。
【０１１７】
図１９（ａ）に関して説明する。タイミング発生回路７０は、信号φＳＷ１、信号φＳＷ４を共にＨレベルとする。これにより、容量素子ＣＩＮ１、容量素子ＣＦＢ３、容量素子ＣＦＢ４をリセットする。この動作と並行して、タイミング発生回路７０は、不図示の信号により判定回路３４をリセットする。これにより、判定回路３４は、比較結果信号ＪＤＧとしてＬレベルを出力する。
【０１１８】
垂直走査回路２０が信号φＲＥＳをＬレベルとして、垂直信号線Ｖ−ｎの電位が静定した後、タイミング発生回路７０は、信号φＳＷ１、φＳＷ４をＬレベルとする。これにより、増幅部３１−ｎの増幅率は４倍となる。この状態で、ＡＤ変換部は、ＡＤ−Ｎａ１変換を行い、デジタル信号Ｎａ１を得る。
【０１１９】
続いて、信号φＴＸ１がＨレベルとなり、信号ΔＶａが、垂直出力線Ｖ−ｎから増幅部３１−ｎに入力される。信号Ｖａｍｐは４×ΔＶａの信号変化を開始する。このとき、信号Ｖａｍｐが、閾値Ｖｊｄｇに達するか否かにより以降の動作は異なる。図１９（ａ）には、一例として信号Ｖａｍｐが閾値Ｖｊｄｇに達した場合を示している。
【０１２０】
信号Ｖａｍｐ１が、判定回路３４の閾値Ｖｊｄｇ以上に達すると、判定回路３４は比較結果信号ＪＤＧをＨレベルに保持し出力する。そのため、スイッチＳＷ４はオンとなり、信号Ｖａｍｐ１にはゲイン１倍で増幅された信号ΔＶａが出力される。この状態でＡＤ−Ｓａ１変換を行い、デジタル信号Ｓａ１を得る。一方、信号Ｖａｍｐが、判定回路３４の閾値Ｖｊｄｇに達しない場合、判定回路３４は比較結果信号ＪＤＧをＬレベルのまま保持する。そして、ゲイン４倍で増幅された信号ΔＶａを出力する信号Ｖａｍｐ１に対してＡＤ−Ｓａ１変換を行い、デジタル信号Ｓａ１を得る。ＡＤ−Ｓａ１変換が終了すると、メモリ４０−ｎは、デジタル信号Ｎａ１とデジタル信号Ｓａ１と共に比較結果信号ＪＤＧも保持する。デジタル信号Ｎａ１、Ｓａ１と、比較結果信号ＪＤＧは、水平走査回路５０による水平走査によって、各列のメモリ４０−ｎから信号処理部６０へ伝送される。信号処理部６０は比較結果信号ＪＤＧに基づいて、デジタル信号Ｎａ１とデジタル信号Ｓａ１を演算処理する。比較結果信号ＪＤＧがＬレベルであるとき、信号処理部６０は、信号ΔＶａに相当するデジタル信号Ｄａ１＝Ｓａ１−Ｎａ１を出力する。一方、比較結果信号ＪＤＧがＨレベルであるとき、信号処理部６０は、信号４×ΔＶａに相当するデジタル信号Ｄａ１＝４×（Ｓａ１−Ｎａ１）を出力する。
【０１２１】
また、図１９（ｂ）の動作は、ＡＤ変換する信号が第２蓄積期間Ｔｅｘｐｂに対応する信号となる点以外は、図１９（ａ）の動作と同じである。比較結果信号ＪＤＧがＬレベルであるとき、信号処理部６０は、信号ΔＶｂに相当するデジタル信号Ｄｂ１＝Ｓｂ１−Ｎｂ１を出力する。一方、比較結果信号ＪＤＧがＨレベルであるとき、信号処理部６０は、信号４×ΔＶｂに相当するデジタル信号Ｄｂ１＝４×（Ｓｂ１−Ｎｂ１）を撮像装置の外部へと出力する。
【０１２２】
以上の動作によって得られたデジタル信号Ｄａ１、Ｄｂ１を用いても第１の実施例と同じ効果を得ることができる。
【０１２３】
（第７実施例）
本発明にかかる第７の実施例について説明する。以下では、第３の実施例と異なる点についてのみ説明する。本実施例は、増幅部３１−ｎが出力する信号Ｖａｍｐ１と閾値とを比較し、比較の結果に基づいて比較部３２−ｎに入力されるランプ信号を切り替える点で、第３の実施例と異なる。
【０１２４】
本実施例は、第３の実施例に対して、比較部３２−ｎが異なる。図２０に実施例に係る読み出し部３０の各列の回路、すなわち増幅部３１−ｎおよび比較部３２−ｎの構成を示す。
【０１２５】
比較部３２−ｎにおいて、第３の実施例と異なる点は以下３点である。１点目は、保持回路３５を含む点である。２点目は、比較部３２−ｎが比較回路ＣＭＰ２を含まない点である。３点目は、ランプ信号Ｖｒ１とランプ信号Ｖｒ２とがスイッチＳＷ５を介して比較回路ＣＭＰ１に入力されている点である。
【０１２６】
保持回路３５は、信号φＬＴがＨレベルからＬレベルへ切り替わったタイミングにおける比較回路ＣＭＰ１の出力信号Ｖｃｍｐ１を保持する。この保持された信号は、比較結果信号ＪＤＧとして出力されるが、その出力タイミングは信号φＬＴＯにより制御する。信号φＬＴＯがＬレベルの場合には、保持回路３５は比較結果信号ＪＤＧにＬレベルを出力する。一方、信号φＬＴＯがＨレベルの場合には、保持回路３５は比較結果信号ＪＤＧに保持した信号レベルを出力する。この比較結果信号ＪＤＧは、ＳＷ５を制御する。比較結果信号ＪＤＧがＬレベルのとき、ランプ信号Ｖｒ２が比較回路ＣＭＰ１に入力される。一方、比較結果信号ＪＤＧがＨレベルのとき、ランプ信号Ｖｒ１が比較回路ＣＭＰ１に入力される。
【０１２７】
図２１に本実施例における１行の読み出し動作タイミング図を示す。図２１（ａ）は、図４に示した時刻ｔ４からｔ７の期間における動作タイミング図である。図２１（ｂ）は、図４に示した時刻ｔ１０からｔ１１の期間における動作タイミング図である。
【０１２８】
図２１（ａ）に関して説明する。信号φＳＥＬがＨレベルとなり行が選択されると同時に、信号φＬＴ、φＬＴＯをＬレベルとする。従って、比較回路ＣＭＰ１には、ランプ信号Ｖｒ２が入力される。この状態で、第３の実施例と同様に、ＡＤ変換部は、ＡＤ−Ｎａ１変換を行う。従って、ランプ信号Ｖｒ２の傾きによって、ランプ信号Ｖｒ１を用いたＡＤ変換に対し４倍のＡＤ変換ゲインが掛けられたデジタル信号Ｎａ１が得られる。ＡＤ−Ｎａ１変換が終わると、ランプ信号Ｖｒ２は閾値Ｖｊｄｇまで上昇する。
【０１２９】
その後、垂直走査回路２０は、信号φＴＸを一時的にＨレベルとする。これに伴い、第１蓄積期間Ｔｅｘｐａに基づく画素信号であるＳ１＋ＰＮ信号が垂直信号線Ｖ−ｎに出力される。増幅部３１−ｎは、Ｓ１＋Ｖｏｆｆ１信号（信号ΔＶａ）を出力する。
【０１３０】
信号Ｖａｍｐ１がＳ１＋Ｖｏｆｆ１信号の電位に静定した後、タイミング発生回路７０は、信号φＬＴを一時的にＨレベルとする。ＡＤ−Ｎａ１変換後においても、比較回路ＣＭＰ１は信号Ｖａｍｐ１とランプ信号Ｖｒ２とを比較し続けるため、比較結果保持回路３５には、信号Ｖａｍｐと閾値Ｖｊｄｇとの比較結果が保持される。続いて、信号φＬＴＯをＨレベルとする。以降の動作は、この信号Ｖａｍｐと閾値Ｖｊｄｇとの比較結果に応じて、比較回路ＣＭＰ１に入力されるランプ信号が選択される。
【０１３１】
タイミング発生回路７０が、信号φＬＴＯをＨレベルとする。この状態において、比較回路ＣＭＰ１が、信号Ｖａｍｐが閾値Ｖｊｄｇよりも振幅が大きいと判定した場合、比較結果信号ＪＤＧがＨレベルとなる。よって、ランプ信号Ｖｒ１が比較回路ＣＭＰ１に入力される。この状態で、ＡＤ−Ｓａ１変換が行われる。これにより、ランプ信号Ｖｒ１の傾きにより、１倍のＡＤ変換ゲインが掛けられたデジタル信号Ｓａ１を得る。
【０１３２】
一方、比較回路ＣＭＰ１が、信号Ｖａｍｐが閾値Ｖｊｄｇよりも振幅が小さいと判定した場合、比較結果信号ＪＤＧがＬレベルとなる。これにより、ランプ信号Ｖｒ２が比較回路ＣＭＰ１に入力される。この状態で、ＡＤ−Ｓａ１変換が行われる。これにより、ランプ信号Ｖｒ２の傾きにより、４倍のＡＤ変換ゲインが掛けられたデジタル信号Ｓａ１を得る。
【０１３３】
ＡＤ−Ｓａ１変換が終了すると、メモリ４０−ｎは、デジタル信号Ｎａ１とデジタル信号Ｓａ１と共に比較結果信号ＪＤＧを保持する。デジタル信号Ｎａ１、Ｓａ１と、比較結果信号ＪＤＧは、水平走査回路５０により、各列のメモリ４０−ｎから信号処理部６０へ伝送される。信号処理部６０は比較結果信号ＪＤＧに基づいて、デジタル信号Ｎａ１とデジタル信号Ｓａ１を演算処理する。比較結果信号ＪＤＧがＬレベルの場合、信号ΔＶａに相当するデジタル信号Ｄａ１＝Ｓａ１−Ｎａ１を出力する。一方、比較結果信号ＪＤＧがＨレベルの場合、信号処理部６０は、信号４×ΔＶａに相当するデジタル信号Ｄａ１＝４×Ｓａ１−Ｎａ１を出力する。
【０１３４】
また、図２１（ｂ）の動作は、ＡＤ変換する信号が第２蓄積期間Ｔｅｘｐｂに対応する信号となる点以外は、図２１（ａ）の動作と同じである。比較結果信号ＪＤＧがＬレベルの場合、信号処理部６０は、信号ΔＶｂに相当するデジタル信号Ｄｂ１＝Ｓｂ１−Ｎｂ１を撮像装置の外部に出力する。一方、比較結果信号ＪＤＧがＨレベルの場合、信号処理部６０は、信号４×ΔＶｂに相当するデジタル信号Ｄｂ１＝４×Ｓｂ１−Ｎｂ１を撮像装置の外部に出力する。
【０１３５】
以上の動作によって得られたデジタル信号Ｄａ１、Ｄｂ１を用いても、本実施例の撮像装置は、第１の実施例と同じ効果を得ることができる。
【０１３６】
なお、本実施例では、各列の比較回路ＣＭＰ１が、閾値Ｖｊｄｇと信号Ｖａｍｐ１とを比較した結果を示す比較結果信号ＪＤＧを生成していた。他の例として、１つの比較回路ＣＭＰ１が生成した比較結果信号ＪＤＧを、複数の比較回路ＣＭＰ１が共有するようにしても良い。好ましくは、隣接する比較回路ＣＭＰ１が１つの比較結果信号ＪＤＧを共有するのが良い。これは、隣接する画素１１は、画素信号の振幅が概ね近いレベルになる傾向にあるためである。
【０１３７】
（第８実施例）
本実施例は、上述した各実施例の撮像装置を有する撮像システムに関する。
【０１３８】
撮像システムとして、デジタルスチルカメラやデジタルカムコーダーや監視カメラなどがあげられる。図２２に、撮像システムの例としてデジタルスチルカメラに撮像装置を適用した場合の模式図を示す。
【０１３９】
図２２に例示した撮像システムは、レンズの保護のためのバリア１５０１、被写体の光学像を撮像装置１５０４に結像させるレンズ１５０２、レンズ１５０２を通過する光量を可変にするための絞り１５０３を有する。レンズ１５０２、絞り１５０３は撮像装置１５０４に光を集光する光学系である。また、図２２に例示した撮像システムは撮像装置１５０４より出力される出力信号の処理を行う出力信号処理部１５０５を有する。出力信号処理部１５０５は必要に応じて各種の補正、圧縮を行って信号を出力する動作を行う。
【０１４０】
出力信号処理部１５０５は、第１〜第７の実施例で撮像装置が出力するデジタル信号を用いて、画像を生成する動作を行う。ここで得られる画像は、第１〜第７実施例の撮像装置が出力する信号を用いることによって、ダイナミックレンジを拡大したものとなる。
【０１４１】
図２２に例示した撮像システムはさらに、画像データを一時的に記憶する為のバッファメモリ部１５０６、外部コンピュータ等と通信する為の外部インターフェース部１５０７を有する。さらに撮像システムは、撮像データの記録または読み出しを行う為の半導体メモリ等の着脱可能な記録媒体１５０９、記録媒体１５０９に記録または読み出しを行うための記録媒体制御インターフェース部１５０８を有する。さらに撮像システムは、各種演算とデジタルスチルカメラ全体を制御する全体制御演算部１５１０、撮像装置１５０４と出力信号処理部１５０５に各種タイミング信号を出力するタイミング供給部１５１１を有する。ここで、タイミング信号などは外部から入力されてもよく、撮像システムは少なくとも撮像装置１５０４と、撮像装置１５０４から出力された出力信号を処理する出力信号処理部１５０５とを有すればよい。
【０１４２】
出力信号処理部１５０５は、撮像装置１５０４が形成された第１の半導体基板とは別の第２の半導体基板に設けられている。この第１の半導体基板と第２の半導体基板とはそれぞれ別々のチップとしても良いし、積層して１つのチップとしても良い。
【０１４３】
以上のように、本実施例の撮像システムは、撮像装置１５０４を適用して撮像動作を行うことが可能である。
【０１４４】
なお、上記実施例は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。また、これまで述べた各実施例を種々組み合わせて実施することができる。
【符号の説明】
【０１４５】
１０  画素アレイ
２０  垂直走査回路
３０  読み出し部
３１  増幅部
３２  比較部
３３  ランプ信号供給部
４０  メモリ部
４５  カウンタ
５０  水平走査回路
６０  信号処理部
７０  タイミング発生回路
【図１】
0006797568.tif 000002
【図２】
0006797568.tif 000003
【図３】
0006797568.tif 000004
【図４】
0006797568.tif 000005
【図５】
0006797568.tif 000006
【図６】
0006797568.tif 000007
【図７】
0006797568.tif 000008
【図８】
0006797568.tif 000009
【図９】
0006797568.tif 000010
【図１０】
0006797568.tif 000011
【図１１】
0006797568.tif 000012
【図１２】
0006797568.tif 000013
【図１３】
0006797568.tif 000014
【図１４】
0006797568.tif 000015
【図１５】
0006797568.tif 000016
【図１６】
0006797568.tif 000017
【図１７】
0006797568.tif 000018
【図１８】
0006797568.tif 000019
【図１９】
0006797568.tif 000020
【図２０】
0006797568.tif 000021
【図２１】
0006797568.tif 000022
【図２２】
0006797568.tif 000023