(57)【特許請求の範囲】
【請求項１】
第１の方向に回転する感光体と、前記感光体上の前記第１の方向に略直交する第２の方向に光ビームを走査して静電潜像を形成する露光手段と、を備える画像形成装置であって、
入力された画像データの所定の画素を所定の分割数に分割し、前記所定の画素の階調に応じたデータを生成する生成手段と、
前記所定の画素の前記第２の方向における位置に応じて、前記所定の画素についての理想の分割数を演算する演算手段と、
前記演算手段により演算された前記理想の分割数に基づいて前記分割数を決定する決定手段と、
複数の分割数の各々に対応した複数の変換条件に関する情報と、
前記決定手段により決定された分割数に応じて前記複数の変換条件の中から所定の変換条件に関する情報を選択する選択手段と、
を備え、
前記決定手段は、前記所定の画素よりも前記第２の方向における前の位置の画素について前記演算手段により演算された理想の分割数と前記決定手段により決定された分割数との誤差を、前記所定の画素についての分割数を決定する際にフィードバックし、
前記生成手段は、前記選択手段により選択された前記所定の変換条件に関する情報を用いて、前記所定の画素の階調に応じたデータを生成することを特徴とする画像形成装置。
【請求項２】
前記露光手段は、光ビームを照射する光源と、前記光源を駆動する駆動部と、を有し、
前記階調に応じたデータは、前記駆動部を駆動するためのＰＷＭ信号を生成するためのビットパターンであり、
前記変換条件に関する情報は、階調と前記ＰＷＭ信号のパルス幅を対応付けた情報であることを特徴とする請求項１に記載の画像形成装置。
【請求項３】
前記決定手段は、前記第２の方向における先頭の画素の分割数を決定する際には、前記先頭の画素について、前記演算手段により演算された理想の分割数に、基準となる分割数で画素を分割した際の１単位未満のオフセットを加算することを特徴とする請求項１又は請求項２に記載の画像形成装置。
【請求項４】
前記決定手段は、乱数を用いて前記オフセットを求めることを特徴とする請求項３に記載の画像形成装置。
【請求項５】
前記露光手段は、前記光源から照射された光ビームを偏向する偏向手段を備え、
前記偏向手段から偏向された光ビームはそのまま前記感光体上を走査することを特徴とする請求項２から請求項４のいずれか１項に記載の画像形成装置。
【請求項６】
前記露光手段は、前記光源から照射された光ビームを偏向する偏向手段と、前記偏向手段から偏向された光ビームの光学補正を行い、光ビームを前記感光体に導くｆθレンズと、を有することを特徴とする請求項２から請求項４のいずれか１項に記載の画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディジタル複写機等の画像形成装置に関し、特に、光学系の倍率補正を行う画像形成装置に関する。
【背景技術】
【０００２】
ディジタル複写機等の電子写真方式の画像形成装置では、画像信号に従いレーザを制御して、感光体に静電潜像を形成し、現像、転写、定着の工程を経て画像を形成する。感光体に照射されたレーザ光は、回転多面鏡の回転により感光体の長手方向（以下、主走査方向）に偏向走査される。また、感光体の回転により主走査方向と直交する方向（以下、副走査方向）に走査が行われ、感光体上には２次元の潜像が形成される。また、回転多面鏡の回転による偏向において、ｆθレンズを介して感光体にレーザ光を照射することで、ｆθレンズによる光学補正が行われる。即ち、長手方向における走査速度や、光路長、入射角度等のレーザ光の走査特性が、ｆθレンズによって均一にされる。
【０００３】
簡略なｆθレンズが用いられる場合、ｆθレンズによる光学補正を行っても残る走査特性の僅かな残差は、画像処理による主走査方向の倍率補正処理によって補正される。例えば、１画素を主走査方向に分割した単位（以下、分割画素）で各画素を扱い、各画素の階調をＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）変換する方式がある（例えば、特許文献１参照）。この方式は、ＰＷＭ変換された画像データを分割画素の単位の高い周波数で補間処理して画質劣化を抑える方式である。補間処理により分割画素を挿入、抜き出しする箇所（以下、挿抜箇所）は、一定の倍率であれば主走査方向の中で略一定周期で発生する。分割画素の挿抜箇所の周期とＰＷＭ周期との干渉によるモアレを防止するため、挿抜位置を制御して局所的な濃淡の発生を低減している。
【０００４】
一方、低コストを追及してｆθレンズを使わない光学構成として、倍率補正を全て電気的な補正により行う方式が提案されている（例えば、特許文献２参照）。このような方式では、主走査方向を所定のエリアに分割して、エリア毎の倍率に従い、クロック周波数を変調して倍率補正を行う。ｆθレンズを用いない光学構成で、ＰＷＭ信号を倍率制御する構成により低コストの光学系を実現できる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１３−０２２９１３号公報
【特許文献２】特開２００４−３３８２８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、従来の方式では、補正処理のためのハードウェア規模の増大や画質が低下するという課題がある。図８（Ａ）に示すように、ｆθレンズを使わない構成では、レーザビームの走査速度ｖ（θ）は一定ではなく、感光体の長手方向中心からの距離である像高に依存する。ここで、θはレーザビームの感光体に対する入射角度である。図８（Ｂ）は、像高０ｍｍでの倍率を１としたときの各像高における倍率を示す。図８（Ｂ）に示すような倍率の変化特性を表現するためには、例えば、画素毎の倍率情報のテーブルを用意すれば対応できる。しかし、倍率情報のテーブルを用意するためには、主走査方向の１ラインの画素数分のメモリの容量が必要となり、ハードウェア規模が増大するという課題がある。
【０００７】
また、ディジタルによるＰＷＭ方式で階調を表現する場合、階調は画素を分割した単位で量子化されるため、量子化誤差が階調誤差として現れる。例えば、図８（Ｃ）に示すように、８分割した画素（ａ）に対して、（ｂ）（ｃ）の黒丸で示すような分割画素の挿抜位置により（ｂ）は濃度が濃く、（ｃ）は濃度が薄く階調が変化する。光学系の補正を画素毎の倍率情報のテーブルを用いて補正すると、主走査方向の同じ位置に同じ階調誤差が並ぶため、視覚的に目立ちやすくなる。また、回転多面鏡２０４により偏向されたレーザ光を感光ドラム１０２に導くｆθレンズを備える場合であっても、精度の低いｆθレンズを用いる場合には同様の課題が生じる。
【０００８】
本発明は、このような状況でなされたもので、ｆθレンズを用いない又は精度の低いｆθレンズを用いる走査光学系等の倍率補正を、ハードウェア規模を増大させることなく実施して、量子化誤差に起因する画質の低下を防止することを目的とする。
【課題を解決するための手段】
【０００９】
上述した課題を解決するために、本発明は、以下の構成を備える。
【００１０】
（１）第１の方向に回転する感光体と、前記感光体上の前記第１の方向に略直交する第２の方向に光ビームを走査して静電潜像を形成する露光手段と、を備える画像形成装置であって、入力された画像データの所定の画素を所定の分割数に分割し、前記所定の画素の階調に応じたデータを生成する生成手段と、前記所定の画素の前記第２の方向における位置に応じて、前記所定の画素についての理想の分割数を演算する演算手段と、前記演算手段により演算された前記理想の分割数に基づいて前記分割数を決定する決定手段と、複数の分割数の各々に対応した複数の変換条件に関する情報と、前記決定手段により決定された分割数に応じて前記複数の変換条件の中から所定の変換条件に関する情報を選択する選択手段と、を備え、前記決定手段は、前記所定の画素よりも前記第２の方向における前の位置の画素について前記演算手段により演算された理想の分割数と前記決定手段により決定された分割数との誤差を、前記所定の画素についての分割数を決定する際にフィードバックし、前記生成手段は、前記選択手段により選択された前記所定の変換条件に関する情報を用いて、前記所定の画素の階調に応じたデータを生成することを特徴とする画像形成装置。
【発明の効果】
【００１１】
本発明によれば、ｆθレンズを用いない又は精度の低いｆθレンズを用いる走査光学系等の倍率補正を、ハードウェア規模を増大させることなく実施して、量子化誤差に起因する画質の低下を防止することができる。
【図面の簡単な説明】
【００１２】
【図１】実施例１、２の画像形成装置全体を示す図、感光ドラムと光走査装置周辺の構成を示す図
【図２】実施例１の画像処理を示す図、入力階調とパルス幅を示す図、ＰＷＭデータとＰＷＭ信号を示す図
【図３】実施例１のページ処理、主走査処理を示すフローチャート
【図４】実施例１の画素サイズ演算部の処理を示すブロック図
【図５】実施例１の主走査位置と画素サイズの変化を示すグラフ
【図６】実施例２のページ処理を示すフローチャート
【図７】実施例２の画素サイズ演算部の処理を示すブロック図、乱数生成のタイミングを示す図、主走査位置と画素サイズの変化を示すグラフ
【図８】従来例のｆθレンズを有しない光走査装置を説明する図
【発明を実施するための形態】
【００１３】
以下、図面を参照して、本発明の好適な実施の形態を例示的に詳しく説明する。なお、レーザ光が走査される方向であって感光ドラムの回転軸方向を第２の方向である主走査方向、主走査方向に略直交する方向であって感光ドラムの回転方向を第１の方向である副走査方向とする。
【００１４】
［ｆθレンズを使わない系の走査速度］
図８（Ａ）は、ｆθレンズを使わない構成、言い換えれば、回転多面鏡２０４から偏向されたレーザ光はそのまま感光ドラム１０２上を走査する構成の補正量を説明する図である。回転多面鏡２０４の角速度をω、感光ドラム１０２への入射角度をθとする。また、感光ドラム１０２にレーザビームが垂直に入射する際の入射角度を０度として、このときの回転多面鏡２０４から感光ドラム１０２までの距離をＲとする。入射角度θが０となる感光ドラム１０２上の位置を基準として、ある入射角度θに対する感光ドラム１０２上におけるレーザビームの走査方向（以下、主走査方向という）の距離をＬとする。レーザビームが時間ｔで距離Ｌを走査するとき、レーザビームの走査速度ｖ（θ）の、概算の導出を式（１）〜式（４）に示す。ここで、入射角度θからΔθだけ角度が変化したときに、感光ドラム１０２上でレーザビームが移動した距離をΔＬとする。
0006771917.tif 000002
【００１５】
図８（Ａ）に示すように、ｆθレンズを用いない系では、感光ドラム１０２の端部にいくほどレーザビームは感光ドラム１０２に対して斜めに照射される。このため、感光ドラム１０２の端部における走査速度ｖ（θ）は、感光ドラム１０２の中央部における走査速度ｖ（θ）に比べて速くなる。これにより、同じ時間で走査された画素の主走査方向における幅が、感光ドラム１０２の中央部よりも端部の方が大きくなってしまう。レーザビームのスポット形状に言い換えれば、レーザビームのスポット形状は、感光ドラム１０２の端部にいくほど、主走査方向につぶれた形状となってしまう。また、レーザビームの光量に言い換えれば、レーザビームの光量は、感光ドラム１０２の端部にいくほど、小さくなってしまう。
【００１６】
このように、１画素の主走査方向における伸縮の倍率は、走査速度ｖ（θ）に比例する。所定の距離Ｒについて、入射角度θを感光ドラム１０２の長手方向中心からの距離（以下、像高という文言を用いることもある）に直してプロットしたグラフを図８（Ｂ）に示す。図８（Ｂ）は、横軸に感光ドラム１０２の主走査方向の中心を０ｍｍとした像高を示し、縦軸に倍率を示す。像高が０ｍｍでは倍率は１．０であり、感光ドラム１０２の両端に向かって倍率は増加し、例えば端部では１．３に近い値となる。図８（Ｂ）のような倍率の変化特性を表現するためには、例えば、画素毎の倍率情報のテーブルを用意すれば対応できる。しかし、画素毎の倍率情報のテーブルを用意するためには、主走査方向の１ラインの画素数分の容量を有するメモリが必要となり、ハードウェア規模が増大するという課題がある。
【００１７】
［階調誤差の副走査方向の連続性］
ディジタルによるＰＷＭ方式で階調を表現する場合、階調は画素を分割した単位で量子化されるため、量子化誤差が階調誤差として現れる。図８（Ｃ）は階調誤差を説明する図である。図８（Ｃ）の（ａ）はＰＷＭ方式で階調を表現する場合の画素を分割した例を示し、１画素を分割した単位を以下、分割画素という。図８（Ｃ）の（ａ）では、１画素を８分割し、３つの分割画素を白、続く３つの分割画素を黒、続く２つの分割画素を白とした例を示している。このような基準（８／８倍）の階調に対して、（ｂ）の黒丸で示す位置に黒の分割画素を挿入したり、（ｃ）の黒丸で示す位置に白の分割画素を挿入したりして、１画素を９つの分割画素として倍率を変更する（９／８倍）。このように、倍率を変更することで、図８（Ｃ）の（ｂ）では濃度が濃くなり、（ｃ）では濃度が薄くなって、それぞれ階調が変化する。光学系の補正を画素毎の倍率情報のテーブルを用いて補正すると、主走査方向の同じ位置に同じ階調誤差が並ぶため、視覚的に目立ちやすくなる。
【実施例１】
【００１８】
［画像形成装置全体の構成］
図１（ａ）は、複数色のトナーを用いて画像形成を行うデジタルフルカラープリンタ（カラー画像形成装置）の概略断面図である。図１（ａ）を用いて実施例１の画像形成装置１００について説明する。画像形成装置１００には色別に画像を形成する４つの画像形成部（画像形成手段）１０１Ｙ、１０１Ｍ、１０１Ｃ、１０１Ｂｋ（破線部）が備えられている。画像形成部１０１Ｙ、１０１Ｍ、１０１Ｃ、１０１Ｂｋはそれぞれ、イエロー、マゼンタ、シアン、ブラックのトナーを用いて画像形成を行う。Ｙ、Ｍ、Ｃ、Ｂｋは、それぞれイエロー、マゼンタ、シアン、ブラックを表しており、以下、特定の色について説明する場合を除き、添え字Ｙ、Ｍ、Ｃ、Ｂｋを省略する。
【００１９】
画像形成部１０１には感光体である感光ドラム１０２が備えられている。感光ドラム１０２の周りには、帯電装置１０３、露光手段である光走査装置１０４、現像装置１０５がそれぞれ設けられている。また、感光ドラム１０２の周りには、クリーニング装置１０６が配置されている。感光ドラム１０２の下方には無端ベルト状の中間転写ベルト１０７が配置されている。中間転写ベルト１０７は、駆動ローラ１０８と従動ローラ１０９、１１０とに張架され、画像形成中は図中の矢印Ｂ方向（時計回り方向）に回転する。また、中間転写ベルト１０７（中間転写体）を介して、感光ドラム１０２に対向する位置には、一次転写装置１１１が設けられている。また、本実施例の画像形成装置１００は、中間転写ベルト１０７上のトナー像を記録媒体である用紙Ｓに転写するための二次転写装置１１２、用紙Ｓ上のトナー像を定着するための定着装置１１３を備える。
【００２０】
画像形成装置１００の帯電工程から現像工程までの画像形成プロセスを説明する。各画像形成部１０１における画像形成プロセスは同一であるため、画像形成部１０１Ｙを例にして画像形成プロセスを説明し、画像形成部１０１Ｍ、１０１Ｃ、１０１Ｂｋにおける画像形成プロセスについては説明を省略する。画像形成部１０１Ｙの帯電装置１０３Ｙにより、図中矢印方向（反時計回り方向）に回転駆動される感光ドラム１０２Ｙを帯電する。帯電された感光ドラム１０２Ｙは、光走査装置１０４Ｙから出射される一点鎖線で示すレーザ光によって露光される。これにより、回転する感光ドラム１０２Ｙ上（感光体上）に静電潜像が形成される。感光ドラム１０２Ｙ上に形成された静電潜像は、現像装置１０５Ｙによってイエローのトナー像として現像される。画像形成部１０１Ｍ、１０１Ｃ、１０１Ｂｋでも、同様の工程が行われる。
【００２１】
転写工程以降の画像形成プロセスについて説明する。転写電圧が印加された一次転写装置１１１は、画像形成部１０１の感光ドラム１０２上に形成されたイエロー、マゼンタ、シアン、ブラックのトナー像を、中間転写ベルト１０７に転写する。これにより、中間転写ベルト１０７上で各色のトナー像が重ね合わされる。即ち、中間転写ベルト１０７に４色のトナー像が転写される（一次転写）。中間転写ベルト１０７上に転写された４色のトナー像は、二次転写装置１１２により、手差し給送カセット１１４又は給紙カセット１１５から二次転写部に搬送されてきた用紙Ｓ上に転写される（二次転写）。そして、用紙Ｓ上の未定着のトナー像は定着装置１１３で加熱定着され、用紙Ｓ上にフルカラー画像が得られる。画像が形成された用紙Ｓは排紙部１１６に排紙される。
【００２２】
［感光ドラムと光走査装置］
図１（ｂ）に、感光ドラム１０２、光走査装置１０４、及び、光走査装置１０４の制御部の構成を示す。光走査装置１０４は、マルチビームレーザ光源（以下、レーザ光源）２０１と、コリメータレンズ２０２と、シリンドリカルレンズ２０３と、偏向手段である回転多面鏡２０４とを備える。レーザ光源２０１は、複数の発光素子によりレーザ光（光ビーム）を発生するマルチビームレーザ光源である。コリメータレンズ２０２は、レーザ光を平行光に整形する。シリンドリカルレンズ２０３は、コリメータレンズ２０２を通過したレーザ光を副走査方向へ集光する。なお、本実施例ではレーザ光源２０１は複数のビームを配列したマルチビーム光源を例にして記載するが、単一の光源を用いた場合も同様に動作させるものとする。レーザ光源２０１は、マルチビームレーザ駆動回路（以下、単に駆動部）３０４によって駆動される。回転多面鏡２０４は、回転動作するモータ部とモータ軸に取り付けられた反射ミラーからなる。本実施例では回転多面鏡２０４のミラー面は５面であるが、他の面数でもよい。以下、回転多面鏡２０４の反射ミラーの面を、ミラー面という。回転多面鏡２０４は、回転多面鏡駆動部（以下、駆動部）３０５によって駆動される。また、光走査装置１０４は、種々の情報が格納された記憶手段であるメモリ３０２を有する。
【００２３】
更に、光走査装置１０４は、回転多面鏡２０４によって偏向されたレーザ光を検知し、レーザ光を検知したことに応じて水平同期信号（以下、ＢＤ信号）を出力する信号生成手段であるＢｅａｍ  Ｄｅｔｅｃｔｏｒ２０７（以下、ＢＤ２０７）を備える。光走査装置１０４から出射したレーザ光は、感光ドラム１０２上を走査する。レーザ光が感光ドラム１０２の回転軸に対して平行に走査されるように、光走査装置１０４と感光ドラム１０２の位置決めがなされている。光走査装置１０４は、回転多面鏡２０４のミラー面が感光ドラム１０２上を一回走査する度に、マルチビームレーザの光ビームのスポットを主走査方向に走査させ、レーザ素子数分の走査ラインを同時に形成する。
【００２４】
次に、光走査装置１０４の制御部（ＣＰＵ３０３）について説明する。ＣＰＵ３０３には、画像データを生成する不図示のコントローラから画像データが入力され、ＢＤ２０７、メモリ３０２、駆動部３０４、駆動部３０５が接続されている。
【００２５】
［回転多面鏡の制御］
ＣＰＵ３０３は、ＢＤ２０７から出力されるＢＤ信号に基づいて走査ラインの書き出し位置の検知と、ＢＤ信号の時間間隔をカウントする。これにより、ＣＰＵ３０３は、回転多面鏡２０４の回転速度を検知し、回転多面鏡２０４が所定の回転速度となるように駆動部３０５に加速減速を指示する。駆動部３０５は、入力された加速減速信号に対応して、回転多面鏡２０４のモータ部に駆動電流を供給し、モータを駆動する。
【００２６】
［画像データの制御］
また、ＣＰＵ３０３は、不図示のコントローラから入力された画像データをＰＷＭ信号に変換する。画像データは各画素の濃度を示す多値のビットパターン（例えば、４ｂｉｔ以上の階調データ）である。ＰＷＭ信号は、この階調データをＰＷＭデータに変換し、変換したＰＷＭデータに基づいて生成される信号である。ＰＷＭ信号は、階調データを後述する表１に示す変換テーブルなどの変換条件に基づいて得られる複数のビットデータを含むビットパターンである。図２（Ａ）は、ＣＰＵ３０３が階調データに基づいてＰＷＭ信号を生成する際の流れを説明するブロック図である。コントローラから入力された階調データは、生成手段であるＰＷＭ変換部７０１によりＰＷＭデータ（図２（Ｃ）（ｂ）参照）に変換され、ＰＷＭデータはパラレル／シリアル変換部７０２に出力される。そして、ＰＷＭデータはパラレル／シリアル変換部７０２によりシリアル出力されることによってＰＷＭ信号（図２（Ｃ）（ａ）参照）として駆動部３０４に出力される。
【００２７】
ＢＤ２０７から出力されるＢＤ信号毎にリセットされる主走査カウンタ７０３は、画素毎に主走査方向の位置（ｘ）をカウントし、カウント値をプロファイル演算部７０７に出力する。演算手段であるプロファイル演算部７０７は、次のような演算を行い、演算した値を画素サイズ演算部７０８に出力する。即ち、主走査カウンタ７０３のカウント値が示す主走査方向の位置（以下、主走査位置という）ｘに対して、予め設定した関数（後述する式（５））に従い、理想の分割数である画素サイズの理想値Ｓｒ（ｘ）を演算して画素サイズ演算部７０８に出力する。本実施例では、１画素の分割数が２４のときの画素サイズを基準の画素サイズの理想値である１として、画素サイズの理想値Ｓｒ（ｘ）を決めている。即ち、本実施例では、画素サイズの理想値Ｓｒ（ｘ）は、１（＝２４／２４）から１．３３・・・（＝３２／２４）の間の値となる。Ｓｒ（ｘ）は、式（５）に示す２次式で表される。ただし、本実施例において、主走査方向の１ラインには７２００画素が含まれており、中央が３６００である。
0006771917.tif 000003
【００２８】
決定手段である画素サイズ演算部７０８は、次のような演算を行い、演算した値を変換条件セレクタ７０６に出力する。即ち、プロファイル演算部７０７から入力された画素サイズの理想値Ｓｒ（ｘ）に応じて、後述するフィードバック制御による演算により求めた画素サイズＳ（ｘ）を変換条件セレクタ７０６に出力する。本実施例では、画素サイズＳ（ｘ）は２４〜３２の複数の画素サイズＳ（ｘ）があり、複数の画素サイズＳ（ｘ）に対応した複数の変換条件１〜Ｎ（Ｎ＝９）（以下、変換条件７０５ともいう）を対応付ける。例えば、１画素の分割数である画素サイズＳ（ｘ）が２４である場合、変換条件１、画素サイズＳ（ｘ）が２５である場合変換条件２、以降、画素サイズＳ（ｘ）を＋１する毎に、変換条件の番号に＋１した変換条件を対応付けている。変換条件７０５については後述する。
【００２９】
選択手段である変換条件セレクタ７０６は、画素サイズ演算部７０８から入力された画素サイズＳ（ｘ）＝２４〜３２に応じて、それぞれ変換条件１〜Ｎの中から選択した変換条件７０５をＰＷＭ変換部７０１に出力する。ＰＷＭ変換部７０１は、画素毎の階調に応じて変換条件セレクタ７０６から画素毎に選択された変換条件７０５（テーブル）に従い、階調に応じたデータであるビットパターン（図２（Ｃ）のＰＷＭデータ）をパラレル／シリアル変換部７０２に出力する。ビットパターンは、例えば、０と１とで表されたデータである。パラレル／シリアル変換部７０２は、ＰＷＭ変換部７０１から入力されたビットパターンに含まれるビットデータをクロック信号に応じて１ビットずつシリアル出力する。これによりシリアル信号に変換し、当該シリアル信号をＰＷＭ信号として駆動部３０４へ出力する。なお、本実施例において、変換条件７０５に関する情報は、不図示のハードディスクに格納されている。ＣＰＵ３０３は、起動時にハードディスクから読み出した変換条件７０５をメモリ３０２にコピーして、画像処理時にはメモリ３０２にアクセスして高速処理できるよう制御している。
【００３０】
［変換条件］
本実施例の変換条件７０５とは、１画素の階調データをＰＷＭデータに変換するためのプロファイルであって、そのプロファイルは、テーブル又は関数等で実現できる。変換条件７０５は、画素サイズ毎に定義されている。表１（ａ）は画素サイズＳ（ｘ）が３２の場合の変換条件を示している。表１（ｂ）は画素サイズＳ（ｘ）が２４の場合の変換条件を示している。本実施例では、変換条件７０５は、画素サイズＳ（ｘ）＝２４から画素サイズＳ（ｘ）＝３２までに対応して変換条件１〜変換条件９を有している構成であるが、この値に限定するものではない。
【００３１】
【表１】
0006771917.tif 000004
【００３２】
表１において、左の列は１画素の階調データを示し、右の列の「Ｂ」は、左の列の階調データに対応する１画素中を所定の分割数で分割した単位を１単位（以下、分割画素という）としたときの黒で表す分割画素の長さ（幅）を示し、ＰＷＭ信号のオン幅を示す。なお、１画素を所定の分割数で分割したときに、１画素中の黒で表す分割画素の長さ（幅）を、以下、黒の長さ（幅）といい、白で表す場合にも、同様に白の長さ等という。ＰＷＭデータを白→黒→白として表すとき、最初の白の長さをＷ、黒の長さをＢ、黒の次の白の長さをＷ’とする。画素サイズ（分割数）をＳとしたとき、Ｂは表１に示す長さとなり、ＷはＷ＝ＩＮＴ（（Ｓ−Ｂ）／２）となり、Ｗ’はＷ’＝Ｓ−Ｂ−Ｗとなるように決定する。ここで、ＩＮＴ（）は、引数の整数部を返す関数とする。例えば、画素サイズＳ（ｘ）が２４（Ｓ＝２４）のとき、入力される階調データが６（‘０１１０’のビットパターン）である場合、ＰＷＭ変換部７０１は、表１（ｂ）から黒の長さＢを１１とする（Ｂ＝１１）。そうすると、黒の前の白の長さＷは、Ｗ＝ＩＮＴ（（２４−１１）／２）＝ＩＮＴ（６．５）＝６、黒の次の白の長さＷ’は、Ｗ’＝（２４−１１−６）＝７となる。即ち、ＰＷＭ変換部７０１は、表１（ｂ）に基づいて‘０１１０’のビットパターンを‘００００００１１１１１１１１１１１０００００００’に変換する。
【００３３】
図２（Ｂ）は表１の各変換条件（ａ）（画素サイズＳ（ｘ）＝３２（３２分割））、（ｂ）（画素サイズＳ（ｘ）＝２４（２４分割））を階調データとパルス幅（黒の長さＢ）で表したものである。横軸は階調データ（４ビット１６階調）を、縦軸はＰＷＭ信号のパルス幅（即ち、黒の長さＢ）を、それぞれ示している。本実施例では、異なる分割数でも変換条件が近似されるように設定している。本実施例では、画素の中央から黒の領域が成長するようなＰＷＭ信号となる（以下、中央成長のＰＷＭ信号）例を示している。しかし、例えば、画素の先端から黒の領域が成長するようなＰＷＭ信号となる（左成長のＰＷＭ信号）ようにしてもよい。左成長のＰＷＭ信号では、ＰＷＭ信号のオン幅を黒、オフ幅を白としたとき、黒の長さをＢ、白の長さをＷ、画素サイズＳとすると、白の長さＷはＷ＝Ｓ−Ｂの式で決定できる。また、黒の領域が画素の後端から成長するようなパターンや、画素の両端から中央に向かって成長するようなパターンでも同様に応用可能である。また、黒の領域の幅（ＰＷＭ信号のオン幅）だけでなく、画素内の位置などの付属情報を一組のセットにした情報を変換条件として扱ってもよく、この場合も同様に応用可能である。
【００３４】
［変換条件とＰＷＭデータとの関係］
画素サイズと変換条件７０５から求めたＷ、Ｂ、Ｗ’のデータをＰＷＭデータとして出力する例を以下に示す。例えば、連続する画素が画素サイズＳ（ｘ）＝３２、２４、２４、階調データ＝１０（‘１０１０’のビットパターン）、１（‘０００１’のビットパターン）、５（‘０１０１’のビットパターン）となっている場合、次のようになる。変換条件セレクタ７０６は、画素サイズＳ（ｘ）＝３２に対応する変換条件９（表１（ａ））、画素サイズＳ（ｘ）＝２４に対応する変換条件１（表１（ｂ））、画素サイズＳ（ｘ）＝２４に対応する変換条件１を順に選択する。変換条件セレクタ７０６は、選択した変換条件９、変換条件１、変換条件１をＰＷＭ変換部７０１に出力する。ＰＷＭ変換部７０１は、変換条件セレクタ７０６から入力された変換条件７０５に応じて、表１からＢ、上述した式からＷ、Ｗ’を求め、ＰＷＭ信号を生成するためのＰＷＭデータをパラレル／シリアル変換部７０２に出力する。
【００３５】
図２（Ｃ）は、白を０、黒を１として表したＰＷＭデータ（ビットパターン）とＰＷＭ信号との対応関係を説明する図である。図２（Ｃ）（ｂ）は、ＰＷＭ変換部７０１からパラレル／シリアル変換部７０２に出力されるＰＷＭデータを示す。図２（Ｃ）（ａ）は、パラレル／シリアル変換部７０２がＰＷＭデータをシリアル列に変換して１をハイレベル、０をローレベルとして出力するＰＷＭ信号を示す。例えば、１画素目は、画素サイズＳ（ｘ）が３２、階調データが１０（‘１０１０’のビットパターン）である。ＰＷＭ変換部７０１は、表１の（ａ）の階調データ１０に対応するＢ＝２２を用いて、Ｗ＝５、Ｗ’＝５と求め、Ｗ、Ｂ、Ｗ’に対応する０、１からなるＰＷＭデータを出力する。２画素目、３画素目についても、Ｗ、Ｂ、Ｗ’を同様に求めるものとし、説明を省略する。
【００３６】
［ページ処理のフロー］
本実施例のページ処理について、副走査方向の処理を図３（ａ）で、主走査方向の処理を図３（ｂ）で、それぞれ説明する。まず、図３（ａ）の副走査方向の処理について説明する。ページ処理が開始されると、ステップ（以下、Ｓとする）１５０２でＣＰＵ３０３は、副走査方向のカウンタｖ＿ｃｏｕｎｔを初期化する（ｖ＿ｃｏｕｎｔ＝０）。Ｓ１５０８でＣＰＵ３０３は、ＢＤ２０７から出力されるＢＤ信号と同期して、ロー・アクティブ（負論理）の信号として生成される主走査同期信号が出力されたか否かを判断する。Ｓ１５０８でＣＰＵ３０３は主走査同期信号が出力されていないと判断した場合、処理をＳ１５０８に戻す。Ｓ１５０８でＣＰＵ３０３は、主走査同期信号が出力されたと判断した場合、処理をＳ１５０４に進める。Ｓ１５０４でＣＰＵ３０３は、１ライン分の主走査処理を実行する。Ｓ１５０４の主走査処理の詳細は、図３（ｂ）を用いて後述する。Ｓ１５０５でＣＰＵ３０３は、副走査方向のカウンタｖ＿ｃｏｕｎｔをインクリメントする（ｖ＿ｃｏｕｎｔ＋＋）。Ｓ１５０６でＣＰＵ３０３は、副走査方向のカウンタｖ＿ｃｏｕｎｔを参照し、カウンタ値が所定値に達しているか否か、即ち、１ページ分の副走査方向の処理が終了したか否かを判断する。Ｓ１５０６でＣＰＵ３０３は、副走査方向の処理が終了していないと判断した場合、処理をＳ１５０８に戻す。Ｓ１５０６でＣＰＵ３０３は、副走査方向の処理が終了したと判断した場合、ページ処理を終了する。
【００３７】
［主走査方向の処理］
図３（ａ）のＳ１５０４の主走査方向の処理の動作を、図３（ｂ）を用いて説明する。図３（ａ）のＳ１５０４の主走査方向の処理が開始されると、Ｓ１４０２でＣＰＵ３０３は、主走査方向のカウンタｈ＿ｃｏｕｎｔを初期化する（ｈ＿ｃｏｕｎｔ＝０）。Ｓ１４０３でＣＰＵ３０３は、プロファイル演算部７０７により画素サイズの理想値Ｓｒ（ｘ）（図中、理想プロファイルと記す）を演算する。上述したように、主走査方向のカウンタｈ＿ｃｏｕｎｔが示す主走査位置ｘにおける画素サイズの理想値Ｓｒ（ｘ）は、式（５）で表される。例えば、主走査方向のカウンタｈ＿ｃｏｕｎｔが１４００の場合、式（５）から理想値Ｓｒ（１４００）は約１．２１であり、カウンタｈ＿ｃｏｕｎｔが１８００の場合、理想値Ｓｒ（１８００）は１．２５である。
【００３８】
Ｓ１４０４でＣＰＵ３０３は、画素サイズ演算部７０８により画素サイズＳ（ｘ）を演算する。画素サイズＳ（ｘ）の演算処理は、後述する。Ｓ１４０５でＣＰＵ３０３は、変換条件セレクタ７０６により、画素サイズ演算部７０８から入力された画素サイズＳ（ｘ）に対応する変換条件７０５を選択する。例えば、画素サイズＳ（ｘ）として２４が入力された場合、変換条件セレクタ７０６は、変換条件１を選択する。Ｓ１４０６でＣＰＵ３０３は、変換条件セレクタ７０６により選択された変換条件に応じて、入力された階調データを、ＰＷＭ変換部７０１により図２（Ｃ）で説明したようなＰＷＭデータに変換してパラレル／シリアル変換部７０２に出力する。パラレル／シリアル変換部７０２は、入力されたＰＷＭデータをＰＷＭ信号に変換し出力データを決定する。ＣＰＵ３０３は、ＰＷＭ変換部７０１により変換されたＰＷＭ信号を駆動部３０４に出力する。
【００３９】
Ｓ１４０７でＣＰＵ３０３は、主走査方向のカウンタｈ＿ｃｏｕｎｔをインクリメントする（ｈ＿ｃｏｕｎｔ＋＋）。Ｓ１４０８でＣＰＵ３０３は、主走査方向のカウンタｈ＿ｃｏｕｎｔが所定値に達しているか否か、即ち、１ライン分の主走査方向の処理が終了したか否かを判断する。Ｓ１４０８でＣＰＵ３０３は、主走査方向の処理が終了していないと判断した場合、処理をＳ１４０３に戻す。Ｓ１４０８でＣＰＵ３０３は、主走査方向の処理が終了したと判断した場合、主走査方向の処理を終了し、処理を図３（ａ）のＳ１５０５に進める。
【００４０】
［画素サイズＳ（ｘ）の決定処理］
以下、図３（ｂ）のＳ１４０４における画素サイズ演算部７０８の動作を、図４を用いて説明する。画素サイズ演算部７０８は、画素毎に目標となる画素サイズの理想値である式（５）で表されるＳｒ（ｘ）が入力されると、次のように動作する。画素サイズ演算部７０８は、主走査方向における前の位置の画素から繰り越された、後述する遅延部８０６からの出力である量子化誤差を、減算器８０１により理想値Ｓｒ（ｘ）から減算した値Ｓａ（ｘ）を量子化部８０２に出力する。ここで、現在の画素の主走査位置をｘ、以前の画素（主走査方向における１つ前の画素）の主走査位置をｘ−１とする。量子化部８０２は、式（６）の条件を満たすｎを求め、求めたｎを画素サイズＳ（ｘ）として出力する。
0006771917.tif 000005
【００４１】
閾値テーブル８０３は、基準となる分割数Ｄｂａｓｅを元に式（６）で用いる閾値を量子化部８０２と後述する逆量子化部８０４に出力する。また、逆量子化部８０４には、量子化部８０２から画素サイズＳ（ｘ）も入力されている。例えば、本実施例では、基本となる分割数Ｄｂａｓｅ＝２４としている。逆量子化部８０４は、閾値テーブル８０３から入力された閾値１／Ｄｂａｓｅ（＝１／２４）を、量子化部８０２から入力された画素サイズＳ（ｘ）に乗算して逆量子化し（Ｓ（ｘ）×１／Ｄｂａｓｅ）、減算器８０５に出力する。ここで、画素サイズの理想値Ｓｒ（ｘ）は画素サイズＳ（ｘ）が２４のときを１とする値であるのに対して、画素サイズＳは１画素の分割数（例えば２４）であり、スケールが異なるため、逆量子化部８０４はスケールをあわせる処理を行っているともいえる。
【００４２】
減算器８０５は、逆量子化部８０４から入力された値（Ｓ（ｘ）×１／Ｄｂａｓｅ）から画素サイズの理想値Ｓｒ（ｘ）を減じ（（Ｓ（ｘ）×１／Ｄｂａｓｅ）−Ｓｒ（ｘ））、量子化における誤差の成分（量子化誤差）を遅延部８０６に出力する。遅延部８０６は、１画素分だけ遅延して減算器８０１を介して、次の画素サイズの理想値Ｓｒ（ｘ＋１）に量子化誤差をフィードバックする。以上のフィードバック処理を繰り返しながら、画素サイズ演算部７０８は、画素サイズＳ（ｘ）を画素の分割数に相当する整数として変換条件セレクタ７０６に出力する。なお、本実施例では、１ライン中の主走査方向における先頭の画素の量子化による誤差は０である。また、本実施例では、１画素毎に１つ前の画素の量子化誤差をフィードバックしているが、２画素毎、３画素毎等に量子化誤差をフィードバックする構成でもよい。更に、１ラインの中で、ランダムな画素数毎にフィードバックする構成でもよい。
【００４３】
画素サイズ演算部７０８の主走査方向における全体の出力結果を図５（ａ）に示す。図５（ａ）の横軸は主走査位置（ｘ）を示し、縦軸は画素サイズ演算部７０８が各主走査位置ｘに対応して出力した画素サイズＳ（ｘ）を示す。図５（ａ）に示すように、主走査方向の両端部では２４分割、中央部では３２分割で、フィードバック制御によりそれぞれ２種類の画素サイズを行き来している様子を示す。即ち、主走査方向の両端部では、画素サイズＳ（ｘ）＝２４と画素サイズＳ（ｘ）＝２５のいずれかが選択され、所定の画素の範囲で、画素サイズの平均値が画素サイズの理想値Ｓｒ（ｘ）となるように制御されている。
【００４４】
また、主走査方向の０番目の画素から１００番目の画素までの先頭側の画素に対応して画素サイズ演算部７０８から出力された画素サイズＳ（ｘ）の出力の変化を図５（ｂ）に示す。図５（ｂ）に示すように、主走査方向の位置０から位置１００までの画素については、画素サイズＳ（ｘ）が２４と２５を行き来していることがわかる。更に、画素の主走査位置ｘが大きくなるほど画素サイズＳ（ｘ）＝２５が出力される頻度が増えており、言い換えれば画素サイズＳ（ｘ）＝２４が出力される頻度が減っており、画素サイズＳ（ｘ）が２４から２５へ移行していることもわかる。以上の画素サイズ制御により、減算器８０５で目標値Ｓｒ（ｘ）と量子化したデータを比較して量子化誤差を算出する。そして、減算器８０１で次の画素の画素サイズＳ（ｘ）を算出するときに前回までの量子化誤差を組み込むことで、複数の画素で目標の画素サイズに達するように構成している。
【００４５】
本実施例では、理想の倍率情報のプロファイル（画素サイズの理想値Ｓｒ（ｘ））から自動演算で画素サイズＳ（ｘ）を演算することで、プロファイル情報を格納するメモリの容量を最小限にでき、ハードウェア規模の増大を抑えている。本実施例では、プロファイルを表す式（５）の２次曲線の係数ａ、ｂ、ｃを記憶するメモリの容量だけで済み、大きな効果を示すものである。
【００４６】
以上、本実施例によれば、ｆθレンズを用いない又は精度の低いｆθレンズを用いる走査光学系等の倍率補正を、ハードウェア規模を増大させることなく実施して、量子化誤差に起因する画質の低下を防止することができる。
【実施例２】
【００４７】
［画素サイズ演算部の動作］
実施例２は実施例１と基本的な構成は同様で、画素サイズ演算部７０８の動作が異なる。なお、実施例１で説明した構成と同じ構成には同じ符号を付し、説明を省略する。本実施例の画素サイズ演算部７０８の動作を、図６の副走査方向のフローチャートを用いて説明する。図６のＳ１６０２、Ｓ１６０８の処理は、図３（ａ）のＳ１５０２、Ｓ１５０８の処理と同じであるため説明を省略する。本実施例では、Ｓ１６０４の主走査方向の処理に先立って、Ｓ１６０３でＣＰＵ３０３は、画素サイズ演算に用いる内部パラメータ、即ち、画素サイズＳ（ｘ）を演算する際の初期値を決定する。Ｓ１６０４〜Ｓ１６０６の処理は、図３（ａ）のＳ１５０４〜Ｓ１５０６の処理と同様であり、説明を省略する。
【００４８】
本実施例の画素サイズ演算部７０８の処理を、図７（Ａ）を用いて説明する。画素毎に目標となる画素サイズの理想値Ｓｒ（ｘ）が入力されると、画素サイズ演算部７０８は、主走査同期信号が入力されたタイミングで図６のＳ１６０３で説明した画素サイズ演算に用いる初期値を決定する。画素サイズ演算部７０８は、オフセット生成部８０８により乱数ｒａｎｄ（０≦ｒａｎｄ＜１）をゲイン部８０９に出力する。ゲイン部８０９は、オフセット生成部８０８から入力された乱数ｒａｎｄに、１分割画素に相当する範囲になるよう、上述した１／Ｄｂａｓｅを乗じてｒａｎｄ’（＝ｒａｎｄ×１／Ｄｂａｓｅ）とし、加算器８０７に出力する。この動作によって、ｒａｎｄ’は、１分割画素未満の値とされる。加算器８０７は、目標となる画素サイズの理想値Ｓｒ（ｘ）（基準となる値を１とした値）にｒａｎｄ’を加算して（Ｓｒ（ｘ）＋ｒａｎｄ’）、減算器８０１、減算器８０５に出力する。このように、本実施例では、１ラインの主走査方向における先頭の画素に対して、１分割画素未満（１単位未満）のオフセットであるｒａｎｄ’を画素サイズの理想値Ｓｒ（ｘ）に加算する。
【００４９】
減算器８０１は、加算器８０７から入力された値から、以前の画素から繰り越された量子化誤差を減算した値Ｓａ（ｘ）を量子化部８０２に出力する。量子化部８０２、閾値テーブル８０３、逆量子化部８０４の動作は実施例１と同様である。減算器８０５は、逆量子化部８０４から入力された値から、加算器８０７から入力された値を減算し、量子化による誤差成分を遅延部８０６に出力する。遅延部８０６は、１画素分だけ遅延して減算器８０１を介して、次の加算器８０７からの出力にフィードバックする。以上のフィードバック処理を繰り返しながら、画素サイズ演算部７０８は、画素サイズＳ（ｘ）を画素の分割数に相当する整数として出力する。
【００５０】
［オフセットが出力されるタイミング］
オフセット生成部８０８の動作を、図７（Ｂ）のタイミングチャートにより図６のステップ番号と関連付けて示す。図７（Ｂ）（ａ）は、主走査同期信号を示し、図７（Ｂ）（ｂ）は、階調データを示す。図７（Ｂ）（ｃ）は、オフセット生成部８０８から出力される乱数ｒａｎｄを示し、図７（Ｂ）（ｄ）は図６で説明したフローチャートのステップ番号を示す。主走査同期信号が入力されると（図７（Ｂ）（ａ））、オフセット生成部８０８は乱数ｒａｎｄを生成する（図７（Ｂ）（ｄ）Ｓ１６０３）。なお、オフセット生成部８０８は、それ以外のタイミングでは０を出力する。即ち、１ラインの主走査方向における先頭の画素のときだけｒａｎｄ’がＳｒ（ｘ）に加算され、次以降の画素では０がＳｒ（ｘ）に加算される。そして、各階調データに対して、主走査方向の処理が実行される（図７（Ｂ）（ｃ）Ｓ１６０４）。１ラインの主走査処理が終了し、副走査方向のカウンタｖ＿ｃｏｕｎｔがインクリメントされて次の１ラインに進むと、オフセット生成部８０８は新たな乱数ｒａｎｄを生成する。図７（Ｂ）（ｃ）では、ｒａｎｄは乱数なので、１ライン毎に異なる値（０．２５、０．７５、０．５、・・・）が発生する様子を示している。本実施例では、１ラインの先頭の画素の画素サイズの理想値Ｓｒ（ｘ）に１分割画素未満のオフセット（ｒａｎｄ’）を加算することで、各ラインで画素サイズＳ（ｘ）が変化する主走査位置ｘをずらすことができる。
【００５１】
本実施例の画素サイズ演算部７０８の主走査方向における全体の出力結果のうち、先頭側の画素サイズの出力の変化を図７（Ｃ）に示す。図７（Ｃ）は、図５（ｂ）と同様のグラフである。図７（Ｃ）において、ｒａｎｄ＝０の場合のＳ（ｘ）を◆、ｒａｎｄ＝０．２５の場合のＳ（ｘ）を■、ｒａｎｄ＝０．５の場合のＳ（ｘ）を▲、ｒａｎｄ＝０．７５の場合のＳ（ｘ）を×の記号で、それぞれプロットしている。本実施例では、画素サイズ演算の初期値の違いにより、画素サイズＳ（ｘ）の変化位置を相互に異ならせることが可能となり、各ラインの同じ主走査位置で画素サイズＳ（ｘ）が変化することを避けてモアレを低減できる。また、オフセット生成部８０８は、１分割画素未満に相当するオフセットを加算しただけなので、近傍の画素同士の画素サイズＳ（ｘ）の移動平均は、ｒａｎｄが異なっても概ね１分割画素に相当するズレの範囲に収まる。なお、本実施例における乱数として、ＬＦＳＲ（Ｌｉｎｅａｒ  Ｆｅｅｄｂａｃｋ  Ｓｈｉｆｔ  Ｒｅｇｉｓｔｅｒ）により疑似乱数を生成したが、十分な個数のレジスタを順番に巡回して選択して疑似乱数を生成するなど、他の方法を用いてもよい。
【００５２】
本実施例によれば、画素サイズ演算の初期値に最小限の乱数を加算することで、ライン毎の同じ主走査位置で画素サイズＳ（ｘ）の副走査方向における変化位置の重なりの頻度を減らし、モアレ等の画質劣化を防止して、高画質な倍率補正を可能とする。なお、以上の実施例では、プロファイル演算部７０７の画素サイズの理想値Ｓｒ（ｘ）を基準として倍率補正している。しかし、電子写真の定着プロセスによる紙の収縮による画像の収縮等、他の要因の倍率補正もプロファイルに合成して含めることで容易に複数の補正ができる。また、以上の実施例では、１画素の最大の分割数を３２としたが、ＤＬＬ（ＤｅｌａｙＬｏｃｋｅｄＬｏｏｐ）によるディジタル制御などの技術により更に分割数が多い場合でも同様に実施できる。
【００５３】
また、以上の実施例では、変換条件はＰＷＭ信号（又はＰＷＭパターン）のパルス幅に対応付けたが、画素の階調を表す他のパラメータと関連付けてもよい。例えば、画素の階調をレーザ発光強度と対応付ける画像形成装置の場合、画素サイズの違いで累積光量が変動する課題がある。本発明によれば、階調と発光強度を関連付ける特性を画素サイズ毎に切り替えることで、画素毎の階調を制御して画像全体として良好な変換条件を得ることができる。
【００５４】
以上、本実施例によれば、ｆθレンズを用いない又は精度の低いｆθレンズを用いる走査光学系等の倍率補正を、ハードウェア規模を増大させることなく実施して、量子化誤差に起因する画質の低下を防止することができる。
【符号の説明】
【００５５】
７０１    ＰＷＭ変換部
７０７    プロファイル演算部
７０８    画素サイズ演算部
【図１】
0006771917.tif 000006
【図２】
0006771917.tif 000007
【図３】
0006771917.tif 000008
【図４】
0006771917.tif 000009
【図５】
0006771917.tif 000010
【図６】
0006771917.tif 000011
【図７】
0006771917.tif 000012
【図８】
0006771917.tif 000013