(57)【特許請求の範囲】
【請求項１】
温度上昇に追従して増加する出力電流値の第１の電流を生成する正温度係数電流源と、
温度上昇に追従して低下する出力電流値の第２の電流を生成する負温度係数電流源と、
前記第１の電流の電流値を第１調整設定値に応じて変化させた電流を正温度特性電流として生成する第１の電流調整部と、
前記第２の電流の電流値を第２調整設定値に応じて変化させた電流を負温度特性電流として生成する第２の電流調整部と、
前記正温度特性電流及び前記負温度特性電流を合成した電流を基準電流として出力する出力部と、を有することを特徴とする基準電流生成回路。
【請求項２】
前記第１の電流調整部は、
前記第１の電流に対応した第１〜第Ｎ（Ｎは２以上の整数）のミラー電流を生成する第１のカレントミラー部と、
前記第１〜第Ｎのミラー電流のうち前記第１調整設定値に対応した数のミラー電流を合成した電流を前記正温度特性電流として出力する第１のミラー電流合成部と、を有し、
前記第２の電流調整部は、
前記第２の電流に対応した第１〜第Ｎのミラー電流を生成する第２のカレントミラー部と、
前記第２のカレントミラー部で生成された前記第１〜第Ｎのミラー電流のうち前記第２調整設定値に対応した数のミラー電流を合成した電流を前記負温度特性電流として出力する第２のミラー電流合成部と、を有することを特徴とする請求項１記載の基準電流生成回路。
【請求項３】
前記正温度係数電流源及び前記負温度係数電流源はバンドギャップリファレンス回路で構成されていることを特徴とする請求項１又は２記載の基準電流生成回路。
【請求項４】
温度上昇につれて電流値が増加する第１の電流を生成する正温度係数電流源と、
温度上昇につれて電流値が低下する第２の電流を生成する負温度係数電流源と、
前記第１の電流の電流値を第１調整設定値に応じて調整した電流を第１の正温度特性電流として生成する第１の電流調整部と、
前記第２の電流の電流値を第２調整設定値に応じて調整した電流を第１の負温度特性電流として生成する第２の電流調整部と、
前記第１の電流の電流値を第３調整設定値に応じて調整した電流を第２の正温度特性電流として生成する第３の電流調整部と、
前記第２の電流の電流値を第４調整設定値に応じて調整した電流を第２の負温度特性電流として生成する第４の電流調整部と、
前記第１の正温度特性電流及び前記第１の負温度特性電流を合成した電流を第１の基準電流として出力する第１の出力部と、
前記第２の正温度特性電流及び前記第２の負温度特性電流を合成した電流を第２の基準電流として出力する第２の出力部と、を有することを特徴とする基準電流生成回路。
【請求項５】
前記第１の電流調整部は、
前記第１の電流に対応した第１〜第Ｎ（Ｎは２以上の整数）のミラー電流を生成する第１のカレントミラー部と、前記第１〜第Ｎのミラー電流のうち前記第１調整設定値に対応した数のミラー電流を合成した電流を前記第１の正温度特性電流として出力する第１のミラー電流合成部と、を有し、
前記第２の電流調整部は、
前記第２の電流に対応した第１〜第Ｎのミラー電流を生成する第２のカレントミラー部と、前記第２のカレントミラー部で生成された前記第１〜第Ｎのミラー電流のうち前記第
２調整設定値に対応した数のミラー電流を合成した電流を前記第１の負温度特性電流として出力する第２のミラー電流合成部と、を有し、
前記第３の電流調整部は、
前記第１の電流に対応した第１〜第Ｎのミラー電流を生成する第３のカレントミラー部と、前記第３のカレントミラー部で生成された前記第１〜第Ｎのミラー電流のうち前記第３調整設定値に対応した数のミラー電流を合成した電流を前記第２の正温度特性電流として出力する第３のミラー電流合成部と、を有し、
前記第４の電流調整部は、
前記第２の電流に対応した第１〜第Ｎのミラー電流を生成する第４のカレントミラー部と、前記第４のカレントミラー部で生成された前記第１〜第Ｎのミラー電流のうち前記第４調整設定値に対応した数のミラー電流を合成した電流を前記第２の負温度特性電流として出力する第４のミラー電流合成部と、を有することを特徴とする請求項４記載の基準電流生成回路。
【請求項６】
前記正温度係数電流源及び前記負温度係数電流源はバンドギャップリファレンス回路で構成されていることを特徴とする請求項４又は５記載の基準電流生成回路。
【請求項７】
複数のメモリセルが形成されているメモリセルアレイと、基準電流を生成する基準電流生成回路と、前記メモリセルから読み出された読出電流と前記基準電流との大小比較結果に基づき読出データの値を判定するセンスアンプと、を含むメモリ装置であって、
前記基準電流生成回路は、
温度上昇に追従して増加する出力電流値の第１の電流を生成する正温度係数電流源と、
温度上昇に追従して低下する出力電流値の第２の電流を生成する負温度係数電流源と、
前記第１の電流の電流値を第１調整設定値に応じて変化させた電流を正温度特性電流として生成する第１の電流調整部と、
前記第２の電流の電流値を第２調整設定値に応じて変化させた電流を負温度特性電流として生成する第２の電流調整部と、
前記正温度特性電流及び前記負温度特性電流を合成した電流を基準電流として出力する出力部と、を有することを特徴とするメモリ装置。
【請求項８】
前記第１の電流調整部は、
前記第１の電流に対応した第１〜第Ｎ（Ｎは２以上の整数）のミラー電流を生成する第１のカレントミラー部と、
前記第１〜第Ｎのミラー電流のうち前記第１調整設定値に対応した数のミラー電流を合成した電流を前記正温度特性電流として出力する第１のミラー電流合成部と、を有し、
前記第２の電流調整部は、
前記第２の電流に対応した第１〜第Ｎのミラー電流を生成する第２のカレントミラー部と、
前記第２のカレントミラー部で生成された前記第１〜第Ｎのミラー電流のうち前記第２調整設定値に対応した数のミラー電流を合成した電流を前記負温度特性電流として出力する第２のミラー電流合成部と、を有することを特徴とする請求項７記載のメモリ装置。
【請求項９】
前記正温度係数電流源及び前記負温度係数電流源はバンドギャップリファレンス回路で構成されていることを特徴とする請求項７又は８記載のメモリ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基準電流を生成する基準電流生成回路、及びこの基準電流生成回路を含むメモリ装置に関する。
【背景技術】
【０００２】
不揮発性の半導体メモリの各メモリセルに３値以上のデータを記憶できるようにした不揮発性半導体記憶装置が知られている（例えば特許文献１参照）。この不揮発性半導体記憶装置では、メモリセルから読み出された電流と、互いに異なる電流値を有する複数のリファレンス電流との大小比較を行うことにより、読み出された多値データの値を判定し、その値を有する読出データを出力するようにしている。よって、このような不揮発性半導体記憶装置には、互いに異なる電流値を有する複数のリファレンス電流を生成する為のリファレンス電流生成部が設けられている。
【０００３】
ここで、リファレンス電流が環境温度の変化に起因して変動してしまうと、正常なデータ値の判定が為されなくなる。
【０００４】
そこで、温度上昇につれて電流値が増加する正温度特性にて第１の電流を生成する第１の電流発生部と、温度上昇につれて電流値が低下する負温度特性にて第２の電流を生成する第２の電流発生部と、を設け、第１及び第２の電流を合成することにより、所望の温度特性を有する電流を生成できるようにした電流源回路が提案されている（例えば特許文献２参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−２４１０８３号公報
【特許文献２】特開２００４−３００４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上記した電流源回路では、温度増加に伴う電流値の変化率（増加率、低下率）は、第１及び第２の電流発生部の各々に設けられている抵抗素子によって決定している。よって、製造上のバラツキ等により、その抵抗素子の抵抗値にバラツキが生じると、温度増加に伴う電流値の変化率が所望の変化率に対して誤差をもつようになり、所望の温度特性を有する電流が生成できなくなる。
【０００７】
そこで、本発明は、メモリセルから読み出された電流が温度変化によって変動しても、高い読出精度にて当該メモリセルから読出データを取得することができ、且つ製造上のばらつきに拘わらず、所望の温度特性を有する基準電流を生成することが可能な基準電流生成回路及び当該基準電流生成回路を含むメモリ装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係る基準電流生成回路は、温度上昇に追従して増加する出力電流値の第１の電流を生成する正温度係数電流源と、温度上昇に追従して低下する出力電流値の第２の電流を生成する負温度係数電流源と、前記第１の電流の電流値を第１調整設定値に応じて変化させた電流を正温度特性電流として生成する第１の電流調整部と、前記第２の電流の電流値を第２調整設定値に応じて変化させた電流を負温度特性電流として生成する第２の電流調整部と、前記正温度特性電流及び前記負温度特性電流を合成した電流を基準電流として出力する出力部と、を有する。
【０００９】
また、本発明に係る基準電流生成回路は、温度上昇につれて電流値が増加する第１の電流を生成する正温度係数電流源と、温度上昇につれて電流値が低下する第２の電流を生成する負温度係数電流源と、前記第１の電流の電流値を第１調整設定値に応じて調整した電流を第１の正温度特性電流として生成する第１の電流調整部と、前記第２の電流の電流値を第２調整設定値に応じて調整した電流を第１の負温度特性電流として生成する第２の電流調整部と、前記第１の電流の電流値を第３調整信号に応じて調整した電流を第２の正温度特性電流として生成する第３の電流調整部と、前記第２の電流の電流値を第４調整信号に応じて調整した電流を第２の負温度特性電流として生成する第４の電流調整部と、前記第１の正温度特性電流及び前記第１の負温度特性電流を合成した電流を第１の基準電流として出力する第１の出力部と、前記第２の正温度特性電流及び前記第２の負温度特性電流を合成した電流を第２の基準電流として出力する第２の出力部と、を有する。
【００１０】
また、本発明に係るメモリ装置は、複数のメモリセルが形成されているメモリセルアレイと、基準電流を生成する基準電流生成回路と、前記メモリセルから読み出された読出電流と前記基準電流との大小比較結果に基づき読出データの値を判定するセンスアンプと、を含むメモリ装置であって、前記基準電流生成回路は、温度上昇に追従して増加する出力電流値の第１の電流を生成する正温度係数電流源と、温度上昇に追従して低下する出力電流値の第２の電流を生成する負温度係数電流源と、前記第１の電流の電流値を第１調整設定値に応じて変化させた電流を正温度特性電流として生成する第１の電流調整部と、前記第２の電流の電流値を第２調整設定値に応じて変化させた電流を負温度特性電流として生成する第２の電流調整部と、前記正温度特性電流及び前記負温度特性電流を合成した電流を基準電流として出力する出力部と、を有する。
【発明の効果】
【００１１】
本発明に係る基準電流生成回路は、温度上昇につれて電流値が増加する電流、及び温度上昇につれて電流値が低下する電流に対して夫々個別に電流値の調整を行う第１及び第２の電流調整部を設け、当該第１及び第２の電流調整部にて電流値の調整が施された電流を合成することにより基準電流を生成する。第１及び第２の電流調整部によれば、温度上昇につれて電流値が増加する電流と温度上昇につれて電流値が低下する電流との合成比、及び基準電流の電流値を調整することが可能となる。
【００１２】
よって、かかる構成によれば、温度上昇につれて電流値が増加する電流及び温度上昇につれて電流値が低下する電流を生成する電流源に製造上のバラツキが生じていても、製造後、第１及び第２の電流調整部にて電流値の調整を行うことにより、各製品毎に、所望の温度特性及び電流値を有する基準電流を得ることが可能となる。また、当該基準電流生成回路を搭載したメモリ装置によれば、メモリセルから読み出された電流が温度変化によって変動しても、高い読出精度にて当該メモリセルから読出データを取得することが可能となる。
【図面の簡単な説明】
【００１３】
【図１】本発明に係る基準電流生成回路１００を含むメモリ装置２００の概略構成を示すブロック図である。
【図２】基準電流生成回路１００の内部構成の一例を示すブロック図である。
【図３】正温度係数を有するバンドギャップリファレンス回路からなる正温度係数電流源１１の構成を示す回路図である。
【図４】電流ＩＰ１、ＩＰ２、Ｉｒ１の温度変化に対する電流値の推移を示す図である。
【図５】負温度係数を有するバンドギャップリファレンス回路からなる負温度係数電流源１２の構成を示す回路図である。
【図６】電流ＩＭ１、ＩＭ２、Ｉｒ２の温度変化に対する電流値の推移を示す図である。
【図７】電流調整部１３及び１４、電流増幅部１６の内部構成を示す回路図である。
【図８】基準電流生成回路１００の内部構成の他の一例を示すブロック図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施例を図面を参照しつつ詳細に説明する。
【００１５】
図１は、本発明に係る基準電流生成回路１００を含むメモリ装置２００の概略構成を示すブロック図である。図１に示すように、メモリ装置２００は、基準電流生成回路１００、メモリセルアレイ１０１、コントローラ１０２、ロウドライバ１０３、カラムドライバ１０４、及びセンサアンプ１０５を含む。
【００１６】
メモリセルアレイ１０１には、ｎ（ｎは２以上の整数）個のワード線Ｗ１〜Ｗｎと、ｍ（ｍは２以上の整数）個のビット線Ｂ１〜Ｂｍと共に、複数のメモリセルＭＣがマトリクス状に配置形成されている。尚、各メモリセルＭＣは、ワード線Ｗ１〜Ｗｎ及びビット線Ｂ１〜Ｂｍの各交叉部において、１又は２つのビット線と１つのワード線とに接続されている。メモリセルＭＣは、例えばコントロールゲートとフローティングゲートを有するＭＯＳ（Metal Oxide Semiconductor）型のトランジスタであり、２値、或いは３値以上の多値データの書き込み及び読み出しが可能な記憶素子である。例えば、ビット線Ｂ１に接続されているメモリセルＭＣは、そのデータ読出時には、自身に記憶されている多値データに対応した電流値を有する読出電流をビット線Ｂ１に送出する。
【００１７】
コントローラ１０２は、読出指令又は書込指令等を含む各種のメモリ制御コマンドＣＭＤに基づき、メモリセルアレイ１０１のワード線Ｗ１〜Ｗｎ及びビット線Ｂ１〜Ｂｍを駆動する為の制御信号を生成する。コントローラ１０２は、当該制御信号をロウドライバ１０３及びカラムドライバ１０４に供給する。
【００１８】
ロウドライバ１０３は、記憶番地を指定するアドレス信号ＡＤ及びコントローラ１０２から供給された制御信号に応じて、メモリセルアレイ１０１のワード線Ｗ１〜Ｗｎのうちでアドレス信号ＡＤにて指定された記憶番地に対応したワード線に、このワード線を選択するワード線電圧を供給する。
【００１９】
カラムデコーダ１０４は、上記したアドレス信号ＡＤ及びコントローラ１０２から供給された制御信号に応じて、例えばデータ読み出し時にはデータ読出電圧、データ書き込み時にはデータ書込電圧、データ消去時にはデータ消去電圧を、メモリセルアレイ１０１のビット線Ｂ１〜Ｂｍに供給する。
【００２０】
基準電流生成回路１００は、読出電流から、２値又は３値以上の多値のデータを判定する為の１又は２つ以上の基準電流を生成する。例えば、メモリセルＭＣが２値のデータを記憶する記憶素子である場合には、基準電流生成回路１００は、メモリセルＭＣから送出された読出電流がデータ値［０］及び［１］のうちのいずれの値に対応しているのかを判別する為の閾値として、基準電流Ｉｒｅｆ１をセンスアンプ１０５に供給する。また、例えばメモリセルＭＣが４値のデータを記憶可能な記憶素子である場合には、基準電流生成回路１００は、読出電流がデータ値［００］、［０１］、［１０］及び［１１］のうちのいずれに対応しているのかを判別する為の閾値として、互いに異なる電流値を有する基準電流Ｉｒｅｆ１〜Ｉｒｅｆ３をセンスアンプ１０５に供給する。尚、基準電流Ｉｒｅｆ１〜Ｉｒｅｆ３各々の電流値は、例えば以下の大小関係を有する。
Ｉｒｅｆ１＜Ｉｒｅｆ２＜Ｉｒｅｆ３
センスアンプ１０５は、メモリセルＭＣが例えば２値のデータを記憶する記憶素子である場合には、メモリセルアレイ１０１のビット線Ｂ１〜Ｂｍに流れる読出電流と、基準電流Ｉｒｅｆ１との大小比較を行う。この際、例えば読出電流が基準電流Ｉｒｅｆ１より大きい場合には、センスアンプ１０５は、データ値［０］を表す読出データＤＴを出力する一方、読出電流が基準電流Ｉｒｅｆ１以下の場合には、データ値［１］を表す読出データＤＴを出力する。
【００２１】
また、センスアンプ１０５は、メモリセルＭＣが例えば４値のデータを記憶する記憶素子である場合には、上記した読出電流と、基準電流Ｉｒｅｆ１〜Ｉｒｅｆ３の各々との大小比較を行う。この際、例えば読出電流が基準電流Ｉｒｅｆ３より大きい場合には、センスアンプ１０５は、データ値［００］を表す読出データＤＴを出力する。また、読出電流が基準電流Ｉｒｅｆ２より大であり且つＩｒｅｆ３以下である場合には、センスアンプ１０５は、データ値［０１］を表す読出データＤＴを出力する。また、読出電流が基準電流Ｉｒｅｆ１より大であり且つＩｒｅｆ２以下である場合には、センスアンプ１０５は、データ値［１０］を表す読出データＤＴを出力する。また、読出電流が基準電流Ｉｒｅｆ１以下である場合には、センスアンプ１０５は、データ値［１１］を表す読出データＤＴを出力する。
【００２２】
以下に、基準電流生成回路１００について詳細に説明する。
【００２３】
図２は、単一の基準電流Ｉｒｅｆ１を生成する場合に採用される基準電流生成回路１００の内部構成を示すブロック図である。尚、図２に示される構成は、例えば２値データが記憶されているメモリセルＭＣから読み出された読出電流が論理レベル０及び１のうちのいずれを表すのかを判定する為の基準電流を生成する基準電流生成回路として用いられる。
【００２４】
図２に示すように、基準電流生成回路１００は、正温度係数電流源１１、負温度係数電流源１２、電流調整部１３及び１４、電流制御部１５、及び電流増幅部１６を含む。
【００２５】
正温度係数電流源１１は、例えば、正温度係数を有するバンドギャップリファレンス回路によって構成されている。
【００２６】
図３は、正温度係数を有するバンドギャップリファレンス回路からなる正温度係数電流源１１の構成を示す回路図である。図３に示すように、当該バンドギャップリファレンス回路は、ＰＮＰ型のトランジスタＱ１及びＱ２、ｎチャネルＭＯＳ（metal-oxide semiconductor）型のトランジスタＮ１〜Ｎ４、ｐチャネルＭＯＳ型のトランジスタＰ１〜Ｐ４、抵抗Ｒ１〜Ｒ４を含む。
【００２７】
図３において、トランジスタＱ１のベース端及びコレクタ端には接地電圧が印加されており、そのエミッタ端は抵抗Ｒ１の一端及びトランジスタＮ１のソース端に接続されている。抵抗Ｒ１の他端には接地電圧が印加されている。トランジスタＮ１のドレイン端はトランジスタＮ２のソース端に接続されており、このトランジスタＮ１のゲート端はトランジスタＮ２のドレイン端及びトランジスタＮ３のゲート端に接続されている。トランジスタＮ２のドレイン端は抵抗Ｒ２の一端に接続されており、そのゲート端は、抵抗Ｒ２の他端、トランジスタＮ４のゲート端、及びトランジスタＰ１のドレイン端に接続されている。トランジスタＰ１のソース端はトランジスタＰ２のドレイン端に接続されており、当該トランジスタＰ１のゲート端はラインＬ１に接続されている。トランジスタＰ２のソース端には電源電圧ＶＣＣが印加されており、そのゲート端はラインＬ２に接続されている。
【００２８】
また、図３において、トランジスタＱ２のベース端及びコレクタ端には接地電圧が印加されており、そのエミッタ端は抵抗Ｒ４の一端に接続されている。抵抗Ｒ４の他端にはトランジスタＮ３のソース端及び抵抗Ｒ３の一端が接続されている。抵抗Ｒ３の他端には接地電圧が印加されている。トランジスタＮ３のドレイン端はトランジスタＮ４のソース端に接続されている。トランジスタＮ４のドレイン端はラインＬ１及び抵抗Ｒ５の一端に接続されている。抵抗Ｒ５の他端はトランジスタＰ３のドレイン端及びラインＬ２に接続されている。トランジスタＰ３のソース端はトランジスタＰ４のドレイン端に接続されており、当該トランジスタＰ３のゲート端はラインＬ１に接続されている。トランジスタＰ４のソース端には電源電圧ＶＣＣが印加されており、そのゲート端はラインＬ２に接続されている。
【００２９】
尚、図３に示す抵抗Ｒ１〜Ｒ５のうちのＲ１、Ｒ３及びＲ４各々の抵抗値の大小関係は、
Ｒ１＝Ｒ４＞Ｒ３
である。
【００３０】
これにより、正温度係数電流源１１は、図４に示すように環境温度の上昇につれて電流値が増加する一対の電流ＩＰ１及びＩＰ２を生成し、夫々をラインＬ１及びＬ２を介して電流調整部１３に供給する。
【００３１】
負温度係数電流源１１は、例えば、負温度係数を有するバンドギャップリファレンス回路によって構成されている。
【００３２】
図５は、負温度係数を有するバンドギャップリファレンス回路からなる負温度係数電流源１１の構成を示す回路図である。
【００３３】
図５に示すように、当該バンドギャップリファレンス回路は、ＰＮＰ型のトランジスタＱ３及びＱ４、ｎチャネルＭＯＳ型のトランジスタＮ１１〜Ｎ１４、ｐチャネルＭＯＳ型のトランジスタＰ１１〜Ｐ１４、抵抗Ｒ６〜Ｒ１０を含む。
【００３４】
図５において、トランジスタＱ３のベース端及びコレクタ端には接地電圧が印加されており、そのエミッタ端は抵抗Ｒ６の一端及びトランジスタＮ１１のソース端に接続されている。抵抗Ｒ６の他端には接地電圧が印加されている。トランジスタＮ１１のドレイン端はトランジスタＮ１２のソース端に接続されており、このトランジスタＮ１１のゲート端はトランジスタＮ１２のドレイン端及びトランジスタＮ１３のゲート端に接続されている。トランジスタＮ１２のドレイン端は抵抗Ｒ７の一端に接続されており、そのゲート端は、抵抗Ｒ７の他端、トランジスタＮ１４のゲート端、及びトランジスタＰ１１のドレイン端に接続されている。トランジスタＰ１１のソース端はトランジスタＰ１２のドレイン端に接続されており、当該トランジスタＰ１１のゲート端はラインＬ１１に接続されている。トランジスタＰ１２のソース端には電源電圧ＶＣＣが印加されており、そのゲート端はラインＬ２に接続されている。
【００３５】
また、図５において、トランジスタＱ４のベース端及びコレクタ端には接地電圧が印加されており、そのエミッタ端は抵抗Ｒ９の一端に接続されている。抵抗Ｒ９の他端にはトランジスタＮ１３のソース端及び抵抗Ｒ８の一端が接続されている。抵抗Ｒ８の他端には接地電圧が印加されている。トランジスタＮ１３のドレイン端はトランジスタＮ１４のソース端に接続されている。トランジスタＮ１４のドレイン端はラインＬ１１及び抵抗Ｒ１０の一端に接続されている。抵抗Ｒ１０の他端はトランジスタＰ１３のドレイン端及びラインＬ１２に接続されている。トランジスタＰ１３のソース端はトランジスタＰ１４のドレイン端に接続されており、当該トランジスタＰ１３のゲート端はラインＬ１１に接続されている。トランジスタＰ１４のソース端には電源電圧ＶＣＣが印加されており、そのゲート端はラインＬ１２に接続されている。
【００３６】
尚、図５に示す抵抗Ｒ６〜Ｒ１０のうちのＲ６、Ｒ８及びＲ９各々の抵抗値の大小関係は、
Ｒ６＝Ｒ８＝Ｒ９
である。
【００３７】
これにより、負温度係数電流源１２は、図６に示すように環境温度の上昇につれて電流値が増加する一対の電流ＩＭ１及びＩＭ２を生成し、夫々をラインＬ１１及びＬ１２を介して電流調整部１４に供給する。
【００３８】
電流制御部１５は、正温度係数電流源１１から送出された電流ＩＰ１及びＩＰ２の電流値を調整する調整設定値を示す正温度係数電流調整データと、負温度係数電流源１２から送出された電流ＩＭ１及びＩＭ２の電流値を調整する調整設定値を示す負温度係数電流調整データとを記憶する内蔵レジスタ（図示せぬ）を含む。電流制御部１５は、当該内蔵レジスタに記憶されている正温度係数電流調整データにて示される調整設定値に対応した４ビットの電流調整信号ＴＰ０〜ＴＰ３を生成する。尚、電流調整信号ＴＰ０〜ＴＰ３の各々は、論理レベル０又は論理レベル１を有する２値の信号である。
【００３９】
例えば、電流制御部１５は、正温度係数電流調整データにて示される調整設定値が電流値ゼロを表す場合には、電流調整信号ＴＰ０〜ＴＰ３を全て論理レベル１とし、電流値最大を表す場合には電流調整信号ＴＰ０〜ＴＰ３を全て論理レベル０とする。また、当該調整設定値が、電流値ゼロよりも１段階だけ大なる第１調整電流値を表す場合には、電流制御部１５は、電流調整信号ＴＰ０〜ＴＰ３のうちの１つだけを論理レベル０とし、当該第１調整電流値よりも１段階だけ大なる第２調整電流値を表す場合には電流調整信号ＴＰ０〜ＴＰ３のうちの２つだけを論理レベル０とする。また、正温度係数電流調整データにて示される当該調整設定値が第２調整電流値よりも１段階だけ大なる第３調整電流値を表す場合には、電流制御部１５は、電流調整信号ＴＰ０〜ＴＰ３のうちの３つだけを論理レベル０とする。
【００４０】
電流制御部１５は、上記した電流調整信号ＴＰ０〜ＴＰ３を電流調整部１３に供給する。
【００４１】
更に、電流制御部１５は、当該内蔵レジスタに記憶されている負温度係数電流調整データにて示される調整設定値に基づき、４ビットの電流調整信号ＴＭ０〜ＴＭ３を生成する。
【００４２】
例えば、電流制御部１５は、負温度係数電流調整データにて示される調整設定値が電流値ゼロを表す場合には、電流調整信号ＴＭ０〜ＴＭ３を全て論理レベル１とし、電流値最大を表す場合には電流調整信号ＴＭ０〜ＴＭ３を全て論理レベル０とする。また、当該調整設定値が、上記した第１調整電流値を表す場合には、電流制御部１５は、電流調整信号ＴＭ０〜ＴＭ３のうちの１つだけを論理レベル０とし、当該第１調整電流値よりも１段階だけ大なる第２調整電流値を表す場合には電流調整信号ＴＭ０〜ＴＭ３のうちの２つだけを論理レベル０とする。また、負温度係数電流調整データにて示される調整設定値が第２調整電流値よりも１段階だけ大なる第３調整電流値を表す場合には、電流制御部１５は、電流調整信号ＴＭ０〜ＴＭ３のうちの３つだけを論理レベル０とする。
【００４３】
電流制御部１５は、上記した電流調整信号ＴＭ０〜ＴＭ３を電流調整部１４に供給する。
【００４４】
図７は、電流調整部１３及び１４、電流増幅部１６の内部構成を示す回路図である。
【００４５】
電流調整部１３は、正温度係数電流源１１のトランジスタＰ３及びＰ４との組み合わせにより４出力型のカレントミラー回路を構成するミラー電流出力部ＭＰ０〜ＭＰ３を有する。ミラー電流出力部ＭＰ０〜ＭＰ３は同一の回路構成、つまり、夫々がｐチャネルＭＯＳ型のトランジスタＰＱ１及びＰＱ２からなるカレントミラー部と、ｐチャネルＭＯＳ型のトランジスタＰＱ３からなるミラー電流合成部と、を有する。
【００４６】
ミラー電流出力部ＭＰ０〜ＭＰ３の各々内において、トランジスタＰＱ１のソース端には電源電圧ＶＣＣが印加されており、そのドレイン端はトランジスタＰＱ２のソース端に接続されている。また、ミラー電流出力部ＭＰ０〜ＭＰ３の各々内において、トランジスタＰＱ２のドレイン端はトランジスタＰＱ３のソース端に接続されている。ミラー電流出力部ＭＰ０〜ＭＰ３各々のトランジスタＰＱ１のゲート端は、正温度係数電流源１１のラインＬ２に共通に接続されている。また、ミラー電流出力部ＭＰ０〜ＭＰ３各々のトランジスタＰＱ２のゲート端は正温度係数電流源１１のラインＬ１に共通に接続されている。また、ミラー電流出力部ＭＰ０〜ＭＰ３各々のトランジスタＰＱ３のドレイン端は電流合成ラインＬＭに共通に接続されている。
【００４７】
尚、ミラー電流出力部ＭＰ０のトランジスタＰＱ３のゲート端には、上記した電流調整信号ＴＰ０が供給されており、ミラー電流出力部ＭＰ１のトランジスタＰＱ３のゲート端には、上記した電流調整信号ＴＰ１が供給されている。また、ミラー電流出力部ＭＰ２のトランジスタＰＱ３のゲート端には、電流調整信号ＴＰ２が供給されており、ミラー電流出力部ＭＰ３のトランジスタＰＱ３のゲート端には、電流調整信号ＴＰ３が供給されている。
【００４８】
この際、ミラー電流出力部ＭＰ０のトランジスタＰＱ３は、電流調整信号ＴＰ０が論理レベル１を表す場合にはオフ状態となる一方、電流調整信号ＴＰ０が論理レベル０を表す場合にはオン状態となり、電流ＩＰ１と電流ＩＰ２との合成電流に対応した電流値を有するミラー電流Ｉａを電流合成ラインＬＭに送出する。また、ミラー電流出力部ＭＰ１のトランジスタＰＱ３は、電流調整信号ＴＰ１が論理レベル１を表す場合にはオフ状態となる一方、電流調整信号ＴＰ１が論理レベル０を表す場合にはオン状態となり、ミラー電流Ｉａを電流合成ラインＬＭに送出する。また、ミラー電流出力部ＭＰ２のトランジスタＰＱ３は、電流調整信号ＴＰ２が論理レベル１を表す場合にはオフ状態となる一方、電流調整信号ＴＰ２が論理レベル０を表す場合にはオン状態となり、ミラー電流Ｉａを電流合成ラインＬＭに送出する。また、ミラー電流出力部ＭＰ３のトランジスタＰＱ３は、電流調整信号ＴＰ３が論理レベル１を表す場合にはオフ状態となる一方、電流調整信号ＴＰ３が論理レベル０を表す場合にはオン状態となり、ミラー電流Ｉａを電流合成ラインＬＭに送出する。
【００４９】
よって、ミラー電流出力部ＭＰ０〜ＭＰ３のうちで、電流調整信号ＴＰ０〜ＴＰ３に応じて自身のトランジスタＰＱ３がオン状態となったミラー電流出力部のみが、ミラー電流Ｉａを電流合成ラインＬＭに送出する。この際、ミラー電流出力部ＭＰ０〜ＭＰ３のうちで、自身のトランジスタＰＱ３がオフ状態となったミラー電流出力部からは、電流の送出は為されない。従って、電流合成ラインＬＭには、ミラー電流出力部ＭＰ０〜ＭＰ３から送出されたミラー電流Ｉａを合成した電流、つまり、ｋ・Ｉａ（ｋ：オン状態となったトランジスタＰＱ３の数）なる合成電流が正温度特性電流Ｉｒ１として流れる。
【００５０】
すなわち、電流調整部１３では、ミラー電流出力部ＭＰ０〜ＭＰ３各々のトランジスタＰＱ１及びＰＱ２からなるカレントミラー部が、温度上昇につれて電流値が増加する特性（以下、正温度特性と称する）を有する電流（ＩＰ１＋ＩＰ２）に対応した４つのミラー電流Ｉａを生成する。そして、ミラー電流出力部ＭＰ０〜ＭＰ３各々のトランジスタＰＱ３からなるミラー電流合成部が、４つのミラー電流Ｉａのうちで、第１調整設定値（ＴＰ０〜ＴＰ３）にて示される調整設定値に対応した数のミラー電流Ｉａを合成した電流を、正温度特性電流Ｉｒ１として生成する。
【００５１】
上記した構成により、電流調整部１３は、正温度係数電流源１１で生成された正温度特性を有する電流（ＩＰ１＋ＩＰ２）の電流値を、電流調整信号ＴＰ０〜ＴＰ３に応じて調整して得られた正温度特性電流Ｉｒ１を電流合成ラインＬＭに送出する。
【００５２】
電流調整部１４は、負温度係数電流源１２のトランジスタＰ１３及びＰ１４との組み合わせにより４出力型のカレントミラー回路を構成するミラー電流出力部ＭＮ０〜ＭＮ３を有する。ミラー電流出力部ＭＮ０〜ＭＮ３は同一の回路構成、つまり、夫々がｐチャネルＭＯＳ型のトランジスタＮＱ１〜ＮＱ３を有する。
【００５３】
ミラー電流出力部ＭＮ０〜ＭＮ３の各々内において、トランジスタＮＱ１のソース端には電源電圧ＶＣＣが印加されており、そのドレイン端はトランジスタＮＱ２のソース端に接続されている。また、ミラー電流出力部ＭＮ０〜ＭＮ３の各々内において、トランジスタＮＱ２のドレイン端はトランジスタＮＱ３のソース端に接続されている。ミラー電流出力部ＭＮ０〜ＭＮ３各々のトランジスタＮＱ１のゲート端は負温度係数電流源１２のラインＬ１２に共通に接続されている。また、ミラー電流出力部ＭＮ０〜ＭＮ３各々のトランジスタＮＱ２のゲート端は負温度係数電流源１２のラインＬ１１に共通に接続されている。また、ミラー電流出力部ＭＮ０〜ＭＮ３各々のトランジスタＮＱ３のドレイン端は電流合成ラインＬＭに共通に接続されている。
【００５４】
尚、ミラー電流出力部ＭＮ０のトランジスタＮＱ３のゲート端には、上記した電流調整信号ＴＭ０が供給されており、ミラー電流出力部ＭＮ１のトランジスタＮＱ３のゲート端には、上記した電流調整信号ＴＭ１が供給されている。また、ミラー電流出力部ＭＮ２のトランジスタＮＱ３のゲート端には、電流調整信号ＴＭ２が供給されており、ミラー電流出力部ＭＮ３のトランジスタＮＱ３のゲート端には、電流調整信号ＴＭ３が供給されている。
【００５５】
この際、ミラー電流出力部ＭＮ０のトランジスタＮＱ３は、電流調整信号ＴＭ０が論理レベル１を表す場合にはオフ状態となる一方、電流調整信号ＴＭ０が論理レベル０を表す場合にはオン状態となり、電流ＩＭ１と電流ＩＭ２との合成電流に対応した電流値を有するミラー電流Ｉｂを電流合成ラインＬＭに送出する。また、ミラー電流出力部ＭＮ１のトランジスタＮＱ３は、電流調整信号ＴＭ１が論理レベル１を表す場合にはオフ状態となる一方、電流調整信号ＴＭ１が論理レベル０を表す場合にはオン状態となり、ミラー電流Ｉｂを電流合成ラインＬＭに送出する。また、ミラー電流出力部ＭＮ２のトランジスタＮＱ３は、電流調整信号ＴＭ２が論理レベル１を表す場合にはオフ状態となる一方、電流調整信号ＴＭ２が論理レベル０を表す場合にはオン状態となり、ミラー電流Ｉｂを電流合成ラインＬＭに送出する。また、ミラー電流出力部ＭＮ３のトランジスタＮＱ３は、電流調整信号ＴＭ３が論理レベル１を表す場合にはオフ状態となる一方、電流調整信号ＴＭ３が論理レベル０を表す場合にはオン状態となり、ミラー電流Ｉｂを電流合成ラインＬＭに送出する。
【００５６】
よって、ミラー電流出力部ＭＮ０〜ＭＮ３のうちで、電流調整信号ＴＭ０〜ＴＭ３に応じて自身のトランジスタＮＱ３がオン状態となったミラー電流出力部のみが、ミラー電流Ｉｂを電流合成ラインＬＭに送出する。この際、ミラー電流出力部ＭＮ０〜ＭＮ３のうちで、自身のトランジスタＮＱ３がオフ状態となったミラー電流出力部からは、電流の送出は為されない。従って、電流合成ラインＬＭには、ミラー電流出力部ＭＮ０〜ＭＮ３から送出されたミラー電流Ｉｂを合成した電流、つまり、ｋ・Ｉｂ（ｋ：オン状態となったトランジスタＮＱ３の数）なる合成電流が負温度特性電流Ｉｒ２として流れる。
【００５７】
すなわち、電流調整部１４では、ミラー電流出力部ＭＮ０〜ＭＮ３各々のトランジスタＮＱ１及びＮＱ２からなるカレントミラー部が、温度上昇につれて電流値が低下する特性（以下、負温度特性と称する）を有する電流（ＩＭ１＋ＩＭ２）に対応した４つのミラー電流Ｉｂを生成する。そして、ミラー電流出力部ＭＮ０〜ＭＮ３各々のトランジスタＮＱ３からなるミラー電流合成部が、４つのミラー電流Ｉｂのうちで、第２調整設定値（ＴＭ０〜ＴＭ３）にて示される調整設定値に対応した数のミラー電流Ｉｂを合成した電流を、負温度特性電流Ｉｒ２として生成する。
【００５８】
上記した構成により、電流調整部１４は、負温度係数電流源１２で生成された、負温度特性を有する電流（ＩＭ１＋ＩＭ２）の電流値を、電流調整信号ＴＭ０〜ＴＭ３に応じて調整して得られた負温度特性電流Ｉｒ２を電流合成ラインＬＭに送出する。
【００５９】
従って、上記した電流調整部１３から送出された正温度特性電流Ｉｒ１と、電流調整部１４から送出された負温度特性電流Ｉｒ２との合成電流が電流合成ラインＬＭを介して電流増幅部１６に供給される。
【００６０】
電流増幅部１６は、図７に示すように、ｎチャネルＭＯＳ型のトランジスタＮＡ１〜ＮＡ３及びｐチャネルＭＯＳ型のトランジスタＰＡ１及びＰＡ２を含む。トランジスタＮＡ１のソース端には接地電圧が印加されており、そのドレイン端及びゲート端は電流合成ラインＬＭ及びトランジスタＮＡ２のゲート端に接続されている。トランジスタＮＡ２のソース端には接地電圧が印加されており、そのドレイン端は、トランジスタＰＡ１のドレイン端及びゲート端に接続されている。トランジスタＰＡ１及びＰＡ２のゲート端は互いに接続されており、両者のソース端には電源電圧ＶＣＣが印加されている。トランジスタＰＡ２のドレイン端は、トランジスタＮＡ３のドレイン端及び出力ラインＬＯに接続されている。トランジスタＮＡ３のソース端には接地電圧が印加されており、そのゲート端は出力ラインＬＯに接続されている。
【００６１】
上記した構成により、電流増幅部１６は、電流合成ラインＬＭを介して供給された電流、つまり正温度特性電流Ｉｒ１と負温度特性電流Ｉｒ２とを合成した電流の電流値を増幅し、基準電流Ｉｒｅｆとして出力ラインＬＯを介して出力する。
【００６２】
以上のように、図２に示す構成を有する基準電流生成回路１００では、正温度係数電流源１１が、温度上昇に伴い電流値が増加する正温度特性を有する第１の電流（ＩＰ１、ＩＰ２）を生成し、負温度係数電流源１２が温度上昇に伴い電流値が低下する負温度特性を有する第２の電流（ＩＭ１、ＩＭ２）を生成する。ここで、電流調整部１３が、第１調整設定値（ＴＰ０〜ＴＰ３）に応じて、正温度特性を有する第１の電流の電流値を調整することにより正温度特性電流Ｉｒ１を得る。更に、電流調整部１４が、第２調整設定値（ＴＭ０〜ＴＭ３）に応じて、負温度特性を有する第２の電流の電流値を調整することにより負温度特性電流Ｉｒ２を得る。そして、出力部（ＬＭ、１６）が、これら正温度特性電流Ｉｒ１と、負温度特性電流Ｉｒ２とを合成した電流を基準電流Ｉｒｅｆ１として出力するのである。
【００６３】
すなわち、基準電流生成回路１００では、正温度特性を有する電流と負温度特性を有する電流とを合成したものを基準電流Ｉｒｅｆ１として出力するにあたり、電流調整部１３及び１４により、正温度特性を有する電流と負温度特性を有する電流との合成比、及び基準電流Ｉｒｅｆ１の電流値を調整できるようにしたのである。
【００６４】
かかる構成によれば、例え正温度係数電流源１１又は負温度係数電流源１２に製造上のバラツキが生じていても、その製造後における電流調整部１３及び１４を用いた電流値の調整により、各製品毎に、所望の温度係数及び電流値を有する基準電流Ｉｒｅｆ１を得ることが可能となる。
よって、基準電流生成回路１００を含むメモリ装置２００によれば、メモリセルＭＣから読み出された電流が温度変化によって変動しても、高い読出精度にて当該メモリセルから読出データＤＴを取得することが可能となる。
【００６５】
図８は、互いに異なる電流値を有する３つの基準電流Ｉｒｅｆ１〜Ｉｒｅｆ３を生成する場合に採用される基準電流生成回路１００の構成を示すブロック図である。尚、図８に示される構成は、例えば４値データが記憶されているメモリセルＭＣから送出された読出電流が４つのデータ値［００］、［０１］、［１０］及び［１１］のうちのいずれを表すのかを判定する為の３つの基準電流を生成する基準電流生成回路として用いられる。
【００６６】
図８に示す構成では、基準電流生成回路１００は、正温度係数電流源１１、負温度係数電流源１２、電流調整部１３ａ〜１３ｃ、電流調整部１４ａ〜１４ｃ、電流増幅部１６ａ〜１６ｃ及び電流制御部１５０を含む。
【００６７】
図８に示される正温度係数電流源１１は、図２に示される正温度係数電流源１１と同一であり、例えば図３に示す回路構成を有する。ただし、図８に示す正温度係数電流源１１は、図４に示すような正温度特性を有する電流ＩＰ１及びＩＰ２を、夫々ラインＬ１及びＬ２を介して電流調整部１３ａ〜１３ｃの各々に供給する。
【００６８】
また、図８に示される負温度係数電流源１２は、図２に示される負温度係数電流源１２と同一であり、例えば図５に示す回路構成を有する。ただし、図８に示す負温度係数電流源１２は、図６に示すような負温度特性を有する電流ＩＭ１及びＩＭ２を、夫々ラインＬ１１及びＬ１２を介して電流調整部１４ａ〜１４ｃの各々に供給する。
【００６９】
電流制御部１５０は、正温度特性を有する電流（ＩＰ１、ＩＰ２）の電流値を調整する調整設定値を示す第１〜第３の正温度係数電流調整データと、負温度特性を有する電流（ＩＭ１、ＩＭ２）の電流値を調整する調整設定値を示す第１〜第３の負温度係数電流調整データとを記憶する内蔵レジスタ（図示せぬ）を含む。この際、第１の正温度係数電流調整データは、基準電流Ｉｒｅｆ１を生成する際に、電流（ＩＰ１、ＩＰ２）に施す電流調整の調整設定値を示すデータである。また、第２の正温度係数電流調整データは、基準電流Ｉｒｅｆ２を生成する際に、電流（ＩＰ１、ＩＰ２）に施す電流調整の調整設定値を示すデータである。また、第３の正温度係数電流調整データは、基準電流Ｉｒｅｆ３を生成する際に、電流（ＩＰ１、ＩＰ２）に施す電流調整の調整設定値を示すデータである。また、第１の負温度係数電流調整データは、基準電流Ｉｒｅｆ１を生成する際に、電流（ＩＭ１、ＩＭ２）に施す電流調整の調整設定値を示すデータである。また、第２の負温度係数電流調整データは、基準電流Ｉｒｅｆ２を生成する際に、電流（ＩＭ１、ＩＭ２）に施す電流調整の調整設定値を示すデータである。また、第３の負温度係数電流調整データは、基準電流Ｉｒｅｆ３を生成する際に、電流（ＩＭ１、ＩＭ２）に施す電流調整の調整設定値を示すデータである。
【００７０】
電流制御部１５０は、当該内蔵レジスタに記憶されている第１〜第３の正温度係数電流調整データにて示される調整設定値に基づき電流調整信号ＴＰａ０〜ＴＰａ３、ＴＰｂ０〜ＴＰｂ３、ＴＰｃ０〜ＴＰｃ３を生成する。尚、電流調整信号ＴＰａ０〜ＴＰａ３、ＴＰｂ０〜ＴＰｂ３、ＴＰｃ０〜ＴＰｃ３の各々は、論理レベル０又は論理レベル１を有する２値の信号である。
【００７１】
例えば、電流制御部１５０は、第１の正温度係数電流調整データにて示される調整設定値が電流値ゼロを表す場合には、電流調整信号ＴＰａ０〜ＴＰａ３を全て論理レベル１とし、電流値最大を表す場合には電流調整信号ＴＰａ０〜ＴＰａ３を全て論理レベル０とする。また、当該調整設定値が、電流値ゼロよりも１段階だけ大なる第１調整電流値を表す場合には、電流制御部１５０は、電流調整信号ＴＰａ０〜ＴＰａ３のうちの１つだけを論理レベル０とし、当該第１調整電流値よりも１段階だけ大なる第２調整電流値を表す場合には電流調整信号ＴＰａ０〜ＴＰａ３のうちの２つだけを論理レベル０とする。また、第１の正温度係数電流調整データにて示される当該調整設定値が第２調整電流値よりも１段階だけ大なる第３調整電流値を表す場合には、電流制御部１５０は、電流調整信号ＴＰａ０〜ＴＰａ３のうちの３つだけを論理レベル０とする。
【００７２】
電流制御部１５０は、電流調整信号ＴＰａ０〜ＴＰａ３を電流調整部１３ａに供給する。
【００７３】
尚、電流制御部１５０は、同様にして、第２の正温度係数電流調整データにて示される調整設定値を表す電流調整信号ＴＰｂ０〜ＴＰｂ３を生成し、当該電流調整信号ＴＰｂ０〜ＴＰｂ３を電流調整部１３ｂに供給する。更に、電流制御部１５０は、第３の正温度係数電流調整データにて示される調整設定値を表す電流調整信号ＴＰｃ０〜ＴＰｃ３を生成し、当該電流調整信号ＴＰｃ０〜ＴＰｃ３を電流調整部１３ｃに供給する。
【００７４】
更に、電流制御部１５０は、当該内蔵レジスタに記憶されている第１〜第３の負温度係数電流調整データにて示される調整設定値に基づき電流調整信号ＴＭａ０〜ＴＭａ３、ＴＭｂ０〜ＴＭｂ３、ＴＭｃ０〜ＴＭｃ３を生成する。尚、電流調整信号ＴＭａ０〜ＴＭａ３、ＴＭｂ０〜ＴＭｂ３、ＴＭｃ０〜ＴＭｃ３の各々は、論理レベル０又は論理レベル１を有する２値の信号である。
【００７５】
例えば、電流制御部１５０は、第１の負温度係数電流調整データにて示される調整設定値が電流値ゼロを表す場合には、電流調整信号ＴＭａ０〜ＴＭａ３を全て論理レベル１とし、電流値最大を表す場合には電流調整信号ＴＭａ０〜ＴＭａ３を全て論理レベル０とする。また、当該調整設定値が、電流値ゼロよりも１段階だけ大なる第１調整電流値を表す場合には、電流制御部１５０は、電流調整信号ＴＭａ０〜ＴＭａ３のうちの１つだけを論理レベル０とし、当該第１調整電流値よりも１段階だけ大なる第２調整電流値を表す場合には電流調整信号ＴＭａ０〜ＴＭａ３のうちの２つだけを論理レベル０とする。また、第１の負温度係数電流調整データにて示される当該調整設定値が第２調整電流値よりも１段階だけ大なる第３調整電流値を表す場合には、電流制御部１５０は、電流調整信号ＴＭａ０〜ＴＭａ３のうちの３つだけを論理レベル０とする。
【００７６】
電流制御部１５０は、電流調整信号ＴＭａ０〜ＴＭａ３を電流調整部１４ａに供給する。
【００７７】
尚、電流制御部１５０は、同様にして、第２の負温度係数電流調整データにて示される調整設定値を表す電流調整信号ＴＭｂ０〜ＴＭｂ３を生成し、当該電流調整信号ＴＭｂ０〜ＴＭｂ３を電流調整部１４ｂに供給する。更に、電流制御部１５０は、第３の負温度係数電流調整データにて示される調整設定値を表す電流調整信号ＴＭｃ０〜ＴＭｃ３を生成し、当該電流調整信号ＴＭｃ０〜ＴＭｃ３を電流調整部１４ｃに供給する。
【００７８】
ここで、電流調整部１３ａ〜１３ｃの各々は、図２に示す電流調整部１３と同様に図７に示す回路構成を有する。また、電流調整部１４ａ〜１４ｃの各々は、図２に示す電流調整部１４と同様に図７に示す回路構成を有する。更に、図８に示される電流増幅部１６ａ〜１６ｃの各々も、図２に示す電流増幅部１６と同様に図７に示す回路構成を有する。  
よって、電流調整部１３ａにて電流値の調整が施された正温度特性電流Ｉｒ１と、電流調整部１４ａにて電流値の調整が施された負温度特性電流Ｉｒ２と、を合成した電流の電流値が電流増幅部１６ａにおいて増幅され、基準電流Ｉｒｅｆ１として出力される。また、電流調整部１３ｂにて電流値の調整が施された正温度特性電流Ｉｒ１と、電流調整部１４ｂにて電流値の調整が施された負温度特性電流Ｉｒ２と、を合成した電流の電流値が電流増幅部１６ｂにおいて増幅され、基準電流Ｉｒｅｆ２として出力される。更に、電流調整部１３ｃにて電流値の調整が施された正温度特性電流Ｉｒ１と、電流調整部１４ｃにて電流値の調整が施された負温度特性電流Ｉｒ２とを合成した電流の電流値が電流増幅部１６ｃにおいて増幅され、基準電流Ｉｒｅｆ３として出力される。
【００７９】
ここで、図８に示される構成では、正温度特性を有する電流（ＩＰ１、ＩＰ２）と負温度特性を有する電流（ＩＭ１、ＩＭ２）とを合成するにあたり、基準電流毎に設けた電流調整部（１３ａ〜１３ｃ、１４ａ〜１４ｃ）にて両者の電流値を個別に調整することにより、互いに異なる電流値を有する基準電流Ｉｒｅｆ１〜Ｉｒｅｆ３を得ている。
【００８０】
かかる構成によれば、例え正温度係数電流源１１又は負温度係数電流源１２に製造上のバラツキが生じていても、その製造後の電流調整部（１３ａ〜１３ｃ、１４ａ〜１４ｃ）による電流値の調整により、各製品毎に、基準電流Ｉｒｅｆ１〜Ｉｒｅｆ３の各々を個別に、所望の電流値及び温度特性を有する電流に調整することが可能となる。
【００８１】
更に、図８に示す電流調整部１３ａ〜１３ｃの各々では、図７に示すミラー電流出力部ＭＰ０〜ＭＰ３により、正温度係数電流源１１で生成された電流（ＩＰ１、ＩＰ２）に対応したミラー電流Ｉａを４系統分生成する。そして、電流調整部１３ａ〜１３ｃの各々内で、電流調整信号（ＴＰａ０〜ＴＰａ３、ＴＰｂ０〜ＴＰｂ３、ＴＰｃ０〜ＴＰｃ３）にて示される調整設定値に対応した数だけ、当該ミラー電流Ｉａを合成することにより、電流値の調整が施された正温度特性電流Ｉｒ１を生成している。
【００８２】
また、図８に示す電流調整部１４ａ〜１４ｃの各々では、図７に示すミラー電流出力部ＭＮ０〜ＭＮ３により、負温度係数電流源１２で生成された電流（ＩＭ１、ＩＭ２）に対応したミラー電流Ｉｂを４系統分生成する。そして、電流調整部１４ａ〜１４ｃの各々内で、電流調整信号（ＴＭａ０〜ＴＭａ３、ＴＭｂ０〜ＴＭｂ３、ＴＭｃ０〜ＴＭｃ３）にて示される調整設定値に対応した数だけ、当該ミラー電流Ｉｂを合成することにより、電流値の調整が施された負温度特性電流Ｉｒ２を生成している。
【００８３】
このように、電流調整部１３ａ〜１３ｃの各々は、正温度係数電流源１１で生成された電流（ＩＰ１、ＩＰ２）自体の電流値を変更するものではなく、同様に、電流調整部１４ａ〜１４ｃの各々も、負温度係数電流源１２で生成された電流（ＩＭ１、ＩＭ２）自体の電流値を変更するものではない。
【００８４】
従って、図７及び図８に示される構成を有する基準電流生成回路１００では、互いに電流値が異なる３つの基準電流Ｉｒｅｆ１〜Ｉｒｅｆ３を生成するにあたり、正温度係数電流源１１及び負温度係数電流源１２を１系統分だけ用意すれば良い。これにより、基準電流Ｉｒｅｆ１〜Ｉｒｅｆ３の各々毎に専用の正温度係数電流源１１及び負温度係数電流源１２を設けた構成を採用した場合に比して、回路規模を大幅に縮小化することが可能となる。よって、図７及び図８に示される構成を有する基準電流生成回路１００を含むメモリ装置２００によれば、メモリセルＭＣから読み出された電流が温度変化によって変動しても、高い読出精度にて当該メモリセルから読出データＤＴを取得することが可能となる。
【００８５】
尚、図８に示される実施例では、読出電流から４値のデータ判定を行う為の３つの基準電流Ｉｒｅｆ１〜Ｉｒｅｆ３を生成する構成を示しているが、５値以上のデータを判定する為の４つ以上の基準電流を生成することも可能である。この際、基準電流の数を増加する分だけ電流調整部（１３、１４）及び電流増幅部１６を追加する必要があるものの、正温度係数電流源１１及び負温度係数電流源１２を新たに追加する必要はないので、回路規模の増大が最小限に抑えられる。
【００８６】
また、図７に示される実施例では、電流調整部１３及び１４各々として、４段出力型のカレントミラー回路を採用しているが、その出力段数を増やすことにより基準電流の温度係数及びその電流値をより微細に調整することが可能となる。また、電流調整部１３及び１４の各々として微細な調整が不要となる場合には、２段出力型のカレントミラー回路を採用しても良い。
【００８７】
要するに、電流調整部１３としては、正温度特性を有する第１の電流（ＩＰ１、ＩＰ２）に対応した第１〜第Ｎ（Ｎは２以上の整数）のミラー電流（Ｉａ）を生成するカレントミラー部（ＰＱ１、ＰＱ２）と、第１〜第Ｎのミラー電流のうち第１調整設定値（ＴＰ０〜ＴＰ３）に対応した数のミラー電流を合成した電流を正温度特性電流（Ｉｒ１）として出力するミラー電流合成部（ＰＱ３）と、を有するものであれば良い。また、電流調整部１４としては、負温度特性を有する第２の電流（ＩＭ１、ＩＭ２）に対応した第１〜第Ｎのミラー電流（Ｉｂ）を生成するカレントミラー部（ＮＱ１、ＮＱ２）と、第１〜第Ｎのミラー電流のうち第２調整設定値（ＴＭ０〜ＴＭ３）に対応した数のミラー電流を合成した電流を負温度特性電流（Ｉｒ２）として出力するミラー電流合成部（ＮＱ３）と、を有するものであれば良い。
【符号の説明】
【００８８】
１１            正温度係数電流源
１２            負温度係数電流源
１３、１４      電流調整部
１５            電流制御部
１００          基準電流生成回路
【図１】
0006660745.tif 000002
【図２】
0006660745.tif 000003
【図３】
0006660745.tif 000004
【図４】
0006660745.tif 000005
【図５】
0006660745.tif 000006
【図６】
0006660745.tif 000007
【図７】
0006660745.tif 000008
【図８】
0006660745.tif 000009