(57)【特許請求の範囲】
【請求項１】
一対の送電ライン（Ｌ１、Ｌ２）間に接続される漏電検出装置において、
第１の線形抵抗素子（Ｒ１）と、所定の電圧を超える電圧印加に対して低抵抗化して両端間を定電圧に維持する第１の定電圧素子（ＶＲ１）とが直列接続された第１抵抗回路（Ｃ１）と、
第２の線形抵抗素子（Ｒ２）と、所定の電圧を超える電圧印加に対して低抵抗化して両端間を定電圧に維持する第２の定電圧素子（ＶＲ２）とが直列接続された第２抵抗回路（Ｃ２）と、を有し、
前記第１抵抗回路（Ｃ１）と前記第２抵抗回路（Ｃ２）が前記送電ライン（Ｌ１、Ｌ２）間に直列接続されており、かつ、前記第１抵抗回路（Ｃ１）と前記第２抵抗回路（Ｃ２）の接続点（Ｎ）が接地されており、かつ、
漏電が発生していない正常時において前記第１及び第２の定電圧素子（ＶＲ１、ＶＲ２）の各々に印加される電圧が各々の前記所定の電圧を超えるように、前記第１及び第２の定電圧素子（ＶＲ１、ＶＲ２）の各々が選択されることを特徴とする漏電検出装置。
【請求項２】
前記第１定電圧素子及び前記第２定電圧素子がそれぞれバリスタであることを特徴とする請求項１に記載の漏電検出装置。
【請求項３】
前記第１定電圧素子及び前記第２定電圧素子がそれぞれ、逆極性にて直列接続された２つのツェナーダイオードであることを特徴とする請求項１に記載の漏電検出装置。
【請求項４】
前記第１定電圧素子及び前記第２定電圧素子がそれぞれツェナーダイオードであることを特徴とする請求項１に記載の漏電検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、交流電源又は直流電源の中点接地方式における漏電検出装置に関する。
【背景技術】
【０００２】
従来、系統電源等の接地方式として中点接地方式が知られており、交流電源だけでなく高圧直流電源でも用いられている。
【０００３】
中点接地方式において、抵抗分圧を用いた漏電検出装置も公知である。例えば特許文献１、２に開示されている。特許文献１、２では、直流電源の正側の送電ラインと負側の送電ラインの間に分圧抵抗を２つ接続し、それらの中点の電位を接地している。特許文献１では、正側及び負側の各分圧抵抗素子をさらに２つの小分圧抵抗素子に分割し、小分圧抵抗素子の中点電位と基準電位を比較することにより漏電検出を行っている。特許文献２では、分圧抵抗素子の各々の両端電圧を監視して両者の電圧比又は電圧差分の変化を検出することにより漏電を検出することが開示されている。
【０００４】
なお、抵抗素子により分圧した中点接地方式は、送電ラインに触れるなどの感電事故が発生しても、感電体と抵抗素子が並列となることから感電体に流れる電流が低減されるという効果もある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−２９６３１６号公報
【特許文献２】特開２００９−２６１０３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
中点接地方式における漏電検出装置においては、２つの送電ライン間に実質的に２つの抵抗素子を直列接続して中点電位を接地し、各抵抗素子又はその一部の両端電圧を検出に用いている。すなわち抵抗素子に流れる電流を検出していることと同等である。できるだけ少量の電流で検出することが好ましいので、漏電検出のための抵抗素子は比較的高抵抗に設定されている。例えば電源電圧が数百Ｖであり、抵抗素子が数十ｋΩの場合、地絡等の漏電時に抵抗素子に流れる感度電流は数ｍＡ程度になる。このような高感度領域の電流計測はノイズにも敏感となり誤動作も多くなる。
【０００７】
そこで、漏電検出装置における抵抗素子を小さくして感度電流を大きくし低感度にしようとすると、ノイズには強くなるが、正常時に抵抗素子に流れるブリーダ電流も大きくなり消費電力が大きくなるという問題がある。
【０００８】
以上の問題点に鑑み本発明の目的は、中点接地方式における漏電検出装置において、正常時のブリーダ電流は小さくして消費電力を抑制すると同時に、漏電時の感度電流は大きくして低感度としノイズの影響を低減することである。
【課題を解決するための手段】
【０００９】
上記の目的を達成するべく、本発明は、以下の構成を提供する。なお、括弧内の符号は後述する図面中の符号であり、参考のために付するものである。
【００１０】
本発明の態様は、一対の送電ライン（Ｌ１、Ｌ２）間に接続される漏電検出装置において、第１の線形抵抗素子（Ｒ１）と、所定の電圧を超える電圧印加に対して低抵抗化して両端間を定電圧に維持する第１の定電圧素子（ＶＲ１）とが直列接続された第１抵抗回路（Ｃ１）と、第２の線形抵抗素子（Ｒ２）と、所定の電圧を超える電圧印加に対して低抵抗化して両端間を定電圧に維持する第２の定電圧素子（ＶＲ２）とが直列接続された第２抵抗回路（Ｃ２）と、を有し、前記第１抵抗回路（Ｃ１）と前記第２抵抗回路（Ｃ２）が前記送電ライン（Ｌ１、Ｌ２）間に直列接続されており、かつ、前記第１抵抗回路（Ｃ１）と前記第２抵抗回路（Ｃ２）の接続点（Ｎ）が接地されており、かつ、
漏電が発生していない正常時において前記第１及び第２の定電圧素子（ＶＲ１、ＶＲ２）の各々に印加される電圧が各々の前記所定の電圧を超えるように、前記第１及び第２の定電圧素子（ＶＲ１、ＶＲ２）の各々が選択されることを特徴とする。
【００１１】
上記態様において、前記第１定電圧素子及び前記第２定電圧素子をそれぞれバリスタとすることができる。
上記態様において、前記第１定電圧素子及び前記第２定電圧素子をそれぞれ、逆極性にて直列接続された２つのツェナーダイオードとすることができる。
上記態様において、前記第１定電圧素子及び前記第２定電圧素子をそれぞれツェナーダイオードとすることができる。
【発明の効果】
【００１２】
本発明の漏電検出装置は、直列接続された２つの抵抗回路を備え、各抵抗回路は、線形抵抗素子と定電圧素子とが直列接続されたものである。各抵抗回路においては、定電圧素子が無い場合に比べて定電圧素子の両端間の定電圧分だけ線形抵抗素子に印加される電圧が低減されることになる。
【００１３】
正常時の送電状態においては、定電圧素子が無い回路に比べて定電圧素子の両端間の電圧分だけ線形抵抗素子に印加される電圧が低減される。従って、低減された電圧分だけ、ブリーダ電流と線形抵抗素子の抵抗値の双方を小さく設定することができる。この結果、正常時においては、定電圧素子が無い回路に比べて線形抵抗素子による消費電力を低減できる。また、漏電時においては、線形抵抗素子の抵抗値を小さく設定できたことにより、定電圧素子が無い回路に比べて感度電流を大きくすることができる結果、低感度としてノイズの影響を低減できる。
【図面の簡単な説明】
【００１４】
【図１】図１は、本発明による漏電検出装置の基本構成における一実施例を示した図である。
【図２】図２（ａ）は、図１の漏電検出装置において、送電ライン上で漏電が発生した状況を模式的に示している。（ｂ）は、比較例の漏電検出装置を示している。
【図３】図３は、図２（ａ）の実施例及び図２（ｂ）の比較例のそれぞれについて、正常時と漏電時における一方の抵抗回路の両端電圧と電流の関係を示すＶ−Ｉ特性を示した図である。
【図４】図４は、本発明の漏電検出装置の別の構成例を示す図である。
【発明を実施するための形態】
【００１５】
以下、図面を参照しつつ、本発明による漏電検出装置の実施形態について詳細に説明する。
【００１６】
［１］基本形態
図１は、本発明による漏電検出装置の基本形態における一実施例を示した図である。ここでの漏電検出装置とは、正常時のブリーダ電流及び漏電時の感度電流が流れる回路を意味する。感度電流を用いて漏電判定を行ったり、送電の遮断制御を行ったりする漏電ブレーカ等の回路は含まないものとする。
【００１７】
本発明の漏電検出装置は、例えば交流電源である系統電源（図示せず）からの一対の送電ラインＬ１、Ｌ２間に接続される。三相交流の場合は、各相間に接続される。なお、本発明は、交流電源に限られず、直流電源にも適用可能である。直流電源の場合、送電ラインＬ１とＬ２の正負極は任意に設定可能である。よって本発明の漏電検出装置は、電源に対して並列に接続されている。
【００１８】
実施例の漏電検出装置は、送電ラインＬ１、Ｌ２間に直列に接続された第１抵抗回路Ｃ１と第２抵抗回路Ｃ２とを有する。第１抵抗回路Ｃ１では、定電圧素子であるバリスタＶＲ１と抵抗素子Ｒ１が直列に接続されている。抵抗素子Ｒ１は、線形の抵抗素子である。第２抵抗回路Ｃ２でも、定電圧素子であるバリスタＶＲ２と抵抗素子Ｒ２が直列に接続されている。抵抗素子Ｒ２も、線形の抵抗素子である。さらに、第１抵抗回路Ｃ１と第２抵抗回路Ｃ２の接続点Ｎが接地されている。
【００１９】
送電ラインの中点接地方式は公知である。第１抵抗回路Ｃ１と第２抵抗回路Ｃ２の抵抗値は等しいことが好ましいが、大きく異なっていなければ必ずしも等しくなくてもよい。バリスタＶＲ１とバリスタＶＲ２の関係も同様であり、また、抵抗素子Ｒ１と抵抗素子Ｒ２の関係も同様である。
【００２０】
バリスタは、一定のバリスタ電圧以下の電圧に対しては高抵抗を維持してほとんど電流を流さないが、バリスタ電圧を超える電圧が印加されると低抵抗化してその両端電圧をバリスタ電圧に維持する。バリスタは、双方向の電流に対して機能し、数百ボルトの耐圧性を有する素子であるので高圧交流電源にも使用することができる。
【００２１】
［２］動作説明
次に、図２、図３を参照して図１の漏電検出装置の動作を説明する。
以下の動作説明は、交流電源の場合、各抵抗回路Ｃ１、Ｃ２に各バリスタのバリスタ電圧を超える所定の電圧が印加されている時点の状態と想定する。また、直流電源の場合も、電源電圧により各抵抗回路Ｃ１、Ｃ２に各バリスタのバリスタ電圧を超える所定の電圧が印加されているとする。すなわち、いずれの場合も、送電ラインＬ１、Ｌ２間には２つのバリスタのバリスタ電圧を加算した電圧を超える電圧が印加されているとする。これは、電源電圧に対して適切なバリスタ電圧を有するバリスタを選択することで実現できる。
【００２２】
また、説明を簡易とするために一例として、バリスタＶＲ１とＶＲ２のバリスタ電圧が等しく、かつ、抵抗素子Ｒ１とＲ２の抵抗値が等しい場合について説明する。
【００２３】
図２（ａ）は、図１の漏電検出装置の実施例において、電源側において、送電ラインＬ１の電位が＋Ｖｉ、送電ラインＬ２の電位が−Ｖｉの状態を示している。よって、送電ラインＬ１とＬ２間の電圧は２Ｖｉである。図２（ａ）は、送電ラインＬ２上で漏電が発生した状況を模式的に示している（点線は漏電箇所のある負側）。漏電箇所は、送電ラインＬ２と接地Ｇの間の地絡抵抗Ｒｓで示している。地絡抵抗Ｒｓの抵抗値は、各抵抗回路Ｃ１、Ｃ２の抵抗値に比べて遙かに小さいか又はほぼ零である。以下では説明を簡単とするために零とする。なお、図中の漏電判定部の構成は任意である。
【００２４】
ここで、図２（ａ）の図示とは異なるが、漏電が発生していない正常時を想定すると、送電ラインＬ１、Ｌ２の電位が＋Ｖｉ、−Ｖｉの時点では、漏電検出装置の第１抵抗回路Ｃ１及び第２抵抗回路Ｃ２の両端電圧はそれぞれＶｉである。
【００２５】
図２（ｂ）は、比較例の漏電検出装置を示している。比較例では、送電ラインＬ１、Ｌ２間にバリスタが無く２つの線形の抵抗素子Ｒｏが直列接続され、その接続点が接地されている。比較例も、正常時の各抵抗素子Ｒｏの両端電圧はＶｉである。
【００２６】
図３は、図２（ａ）の実施例及び図２（ｂ）の比較例のそれぞれについて、正常時と漏電時における正側の抵抗回路（第１抵抗回路Ｃ１）の両端電圧Ｖと電流Ｉの関係を示すＶ−Ｉ特性を示した図である。
【００２７】
＜正常時のブリーダ電流＞
正常時において、比較例の抵抗素子Ｒｏからなる正側の抵抗回路の両端電圧Ｖと電流Ｉｎｏの関係は次のようになる。
Ｉｎｏ＝（１／Ｒｏ）・Ｖ                  （１）
Ｉｎｏ：正常時の抵抗素子Ｒｏの電流
Ｒｏ  ：抵抗素子Ｒｏの抵抗値
式（１）は、図３のグラフでは直線１のように、傾き１／Ｒｏで原点を通る直線となる。Ｖ＝Ｖｉのときの電流Ｉｎｏは、点Ａになる。
【００２８】
正常時において、実施例の抵抗素子Ｒ１とバリスタＶＲ１からなる第１抵抗回路Ｃ１の両端電圧Ｖと電流Ｉｎの関係は次のようになる。
Ｉｎ＝（１／Ｒ１）・Ｖ−Ｖｖｒ／Ｒ１        （２）
Ｉｎ：正常時の抵抗素子Ｒ１の電流
Ｒ１：抵抗素子Ｒ１の抵抗値
Ｖｖｒ：バリスタＶＲ１のバリスタ電圧
式（２）は、図３のグラフでは直線２のようになる。
【００２９】
なお、本発明は、比較例の場合よりも抵抗素子の抵抗値を小さくできるという作用効果があるので、
Ｒ１＜Ｒｏ
とする。従って、直線２の傾き１／Ｒ１は、図示のように直線１の傾き１／Ｒｏよりも大きな傾きとなる。直線２は、バリスタ電圧Ｖｖｒに起因する定数項があるので、直線１のように原点を通る直線ではなく切片が負の直線となる。Ｖ＝Ｖｉのときの電流Ｉｎは点Ｂになる。
【００３０】
上述した通り、実施例の回路は、第１抵抗回路の両端電圧Ｖがバリスタ電圧Ｖｖｒよりも大きい場合に機能する（Ｖ＞Ｖｖｒ）。バリスタＶＲ１の両端電圧Ｖｖｒは、Ｖが変動しても常に一定であり、抵抗素子Ｒ１の両端電圧をＶｒ１とすると、
Ｖｒ１＝Ｖ−Ｖｖｒ
の関係がある。正常時において第１抵抗回路Ｃ１の両端電圧がＶｉのとき、抵抗素子Ｒ１の両端電圧Ｖｒ１は、Ｖｉ−Ｖｖｒになる。
【００３１】
図３の直線１の点Ａと直線２の点Ｂを比較すると、正常時に第１抵抗回路Ｃ１に流れる電流すなわちブリーダ電流は、比較例に比べて小さくなることがわかる（白矢印参照）。抵抗素子Ｒ１が抵抗素子Ｒｏより小さいことに加えてブリーダ電流も小さくなるので、ブリーダ電流による消費電力ＩＲ２は、比較例に比べて大きく低減される。
【００３２】
一例として、設定値を以下の通りとする。
・電源電圧２Ｖｉ（Ｖｉ）            ：６００Ｖ（３００Ｖ）
・バリスタＶＲ１のバリスタ電圧Ｖｖｒ  ：２００Ｖ
・抵抗素子Ｒ１の抵抗値Ｒ１           ：１０ｋΩ
・抵抗素子Ｒｏの抵抗値Ｒｏ           ：２０ｋΩ
この場合、正常時のブリーダ電流は、実施例ではＩｎ＝１０ｍＡ、比較例ではＩｎｏ＝１５ｍＡとなり、実施例の方が小さくなる。
【００３３】
なお、図３から示されるように、この作用効果を得られる範囲は、直線１と直線２の交点の位置より左側にあることが判る。従って、本装置がこの範囲で動作するように、電源電圧に応じて適切なバリスタ電圧及び抵抗素子の抵抗値を設定する。
【００３４】
＜漏電時の感度電流＞
次に、図２（ａ）に示す漏電時においては、第２抵抗回路Ｃ２の両端電圧が零になるとすると、第１抵抗回路Ｃ１の両端電圧は２Ｖｉとなる。比較例についても同様に、正側の抵抗素子Ｒｏの両端電圧が２Ｖｉとなる。
【００３５】
漏電時における比較例及び実施例のそれぞれの正側の抵抗回路（第１抵抗回路Ｃ１）の両端電圧Ｖと電流Ｉｓｏ、Ｉｓの関係は、上記式（１）、式（２）の傾きをそれぞれ２倍にした直線となり、それぞれ次のようになる。
Ｉｓｏ＝（２／Ｒｏ）・Ｖ                  （３）
Ｉｓｏ：漏電時の抵抗素子Ｒｏの電流
Ｒｏ  ：抵抗素子Ｒｏの抵抗値
Ｉｓ＝（２／Ｒ１）・Ｖ−Ｖｖｒ／Ｒ１       （４）
Ｉｓ  ：漏電時の抵抗素子Ｒ１の電流
Ｒ１  ：抵抗素子Ｒ１の抵抗値
Ｖｖｒ：バリスタＶＲ１のバリスタ電圧
【００３６】
式（３）は、図３のグラフでは直線３のようになり、Ｖ＝２Ｖｉのときの電流Ｉｓｏは点Ｃになる。また、式（４）は、図３のグラフでは直線４のようになり、Ｖ＝２Ｖｉの時の電流Ｉｓは点Ｄになる。このときも、バリスタＶＲ１のバリスタ電圧Ｖｖｒは一定であるから、
Ｖｒ１＝２Ｖ−Ｖｖｒ
の関係がある。漏電時において第１抵抗回路Ｃ１の両端電圧が２Ｖｉのとき、抵抗素子Ｒ１の両端電圧Ｖｒ１は、２Ｖｉ−Ｖｖｒになる。
【００３７】
図３の直線３の点Ｃと直線４の点Ｄを比較すると、漏電時に第１抵抗回路Ｃ１に流れる電流すなわち感度電流は、比較例に比べて大きくなることがわかる（白矢印参照）。従って、抵抗素子Ｒ１を流れる感度電流が大きくなることで漏電検知が低感度となり、ノイズの影響を低減できる。
【００３８】
一例として、正常時の例として示した上記の設定値とした場合、漏電時の感度電流は、実施例ではＩｎ＝４０ｍＡ、比較例ではＩｎｏ＝３０ｍＡとなり、実施例の方が大きくなる。
【００３９】
なお、図３から示されるように、この作用効果を得られる範囲は、直線３と直線４の交点の位置より右側にあることが判る。従って、本装置がこの範囲で動作するように、電源電圧に応じて適切なバリスタ電圧及び抵抗素子の抵抗値を設定する。
【００４０】
以上に述べた通り、バリスタＶＲ１、ＶＲ２を直列に挿入した本発明の漏電検出装置は、バリスタが無い比較例に比べて、抵抗素子Ｒ１、Ｒ２の抵抗値を小さくできると同時に正常時のブリーダ電流を小さくできる。また抵抗素子Ｒ１、Ｒ２の抵抗値を小さくしたことにより、漏電時の感度電流を大きくすることができる。
【００４１】
［３］その他の形態の実施例
図４は、本発明の漏電検出装置の別の実施形態の例を示す図である。
図４に示す構成では、図１の構成における第１抵抗回路のバリスタが一対のツェナーダイオードＺ１、Ｚ２に置き換えられ、第２抵抗回路のバリスタが一対のツェナーダイオードＺ３、Ｚ４に置き換えられている。交流電源に対応するために、各対のツェナーダイオードは互いに逆極性で直列接続されている。なお、直流電源の場合は、電源電圧の極性に対して逆方向に１つずつ接続すればよい。ツェナーダイオードは比較的低電圧の電源の場合に適している。
【００４２】
本発明の実施形態を幾つかの構成例について説明したが、本発明の実施形態はこれらに限定されるものではない。本発明の基本構成の原理に従う限り、本発明の範囲に含まれるものである。
【符号の説明】
【００４３】
ＶＲ１、ＶＲ２  定電圧素子（バリスタ）
Ｚ１、Ｚ２、Ｚ３、Ｚ４  定電圧素子（ツェナーダイオード）
Ｒ１、Ｒ２  抵抗素子
Ｃ１、Ｃ２  抵抗回路
Ｌ１、Ｌ２  送電ライン
Ｒｓ  地絡抵抗
Ｇ  接地
【図１】
0006678051.tif 000002
【図２】
0006678051.tif 000003
【図３】
0006678051.tif 000004
【図４】
0006678051.tif 000005