(57)【特許請求の範囲】
【請求項１】
一次巻線及び二次巻線を含むトランスと、前記一次巻線に接続されたスイッチング素子と、前記スイッチング素子を制御するスイッチング制御手段と、を備えた電源装置において、
前記二次巻線に接続され、当該二次巻線側におけるスイッチング波形に基づいて前記二次巻線側の出力電流値を検出するタイミングを決定する電流検出手段を備え、
前記スイッチング制御手段は、前記電流検出手段が検出した前記出力電流値に基づいて前記スイッチング素子を制御する、
ことを特徴とする電源装置。
【請求項２】
前記電流検出手段は、前記スイッチング波形の１周期当たりのハイレベルまたはローレベルのいずれか一方の期間を検出する期間検出手段を備えて、前記期間検出手段が検出した期間の中央を前記二次巻線側の出力電流値を検出するタイミングとすることを特徴とする請求項１に記載の電源装置。
【請求項３】
前記電流検出手段は、前記期間検出手段で前記スイッチング波形の１周期当たりのハイレベルまたはローレベルのいずれか一方の期間を検出した次の周期における前記タイミングで前記出力電流値を検出することを特徴とする請求項２に記載の電源装置。
【請求項４】
前記トランスの前記二次巻線には補助巻線を含み、
前記電流検出手段は、前記補助巻線に現れる波形に基づいて前記期間を検出することを特徴とする請求項２または３に記載の電源装置。
【請求項５】
照明部と、請求項１乃至４のうちいずれか一項に記載の電源装置と、を備え、
前記照明部へ前記電源装置から電源を供給することを特徴とする照明装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、照明等に電源を供給する電源装置に関する。
【背景技術】
【０００２】
フライバックトランス等のトランスを用いたスイッチング電源装置は、照明装置等に多く用いられている。この種の電源装置は、例えば特許文献１に記載されているように、トランスの二次巻線側に接続された負荷（照明器具等）の電圧値や電流値を検出して一次巻線側に設けられた制御装置等にフィードバックして、スイッチング素子を制御することにより一定の電圧（電流）が得られるようにしている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１３−６９７６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
電源装置の出力電流（出力電圧）には、スイッチングに同期したリップルが直流成分に重畳されており、フィードバックするタイミングがリップルの高いタイミングや低いタイミングであると、実際の電流の平均値と検出した電流値との間で誤差が生じ、結果として電源装置の出力電流の精度が低下することがある。
【０００５】
本発明はかかる問題を解決することを目的としている。
【０００６】
すなわち、本発明は、出力電流の精度を向上させることができる電源装置を提供することを目的としている。
【課題を解決するための手段】
【０００７】
上記課題を解決するためになされた請求項１に記載された発明は、一次巻線及び二次巻線を含むトランスと、前記一次巻線に接続されたスイッチング素子と、前記スイッチング素子を制御するスイッチング制御手段と、を備えた電源装置において、前記二次巻線に接続され、当該二次巻線側におけるスイッチング波形に基づいて前記二次巻線側の出力電流値を検出するタイミングを決定する電流検出手段を備え、前記スイッチング制御手段は、前記電流検出手段が検出した前記出力電流値に基づいて前記スイッチング素子を制御する、ことを特徴とする電源装置である。
【０００８】
請求項２に記載された発明は、請求項１に記載された発明において、前記電流検出手段は、前記スイッチング波形の１周期当たりのハイレベルまたはローレベルのいずれか一方の期間を検出する期間検出手段を備えて、前記期間検出手段が検出した期間の中央を前記二次巻線側の出力電流値を検出するタイミングとすることを特徴とするものである。
【０００９】
請求項３に記載された発明は、請求項２に記載された発明において、前記電流検出手段は、前記期間検出手段で前記スイッチング波形の１周期当たりのハイレベルまたはローレベルのいずれか一方の期間を検出した次の周期における前記タイミングで前記出力電流値を検出することを特徴とするものである。
【００１０】
請求項４に記載された発明は、請求項２または３に記載された発明において、前記トランスの前記二次巻線には補助巻線を含み、前記電流検出手段は、前記補助巻線に現れる波形に基づいて前記期間を検出することを特徴とするものである。
【００１１】
請求項５に記載された発明は、照明部と、請求項１乃至４のうちいずれか一項に記載の電源装置と、を有し、前記照明部へ前記電源装置から電源を供給することを特徴とする照明装置である。
【発明の効果】
【００１２】
請求項１に記載の発明によれば、二次巻線側のスイッチング波形から出力電流値をスイッチング制御手段にフィードバックする適切なタイミングを算出することができる。したがって、検出した電流値と実際の電流の平均値との差を小さくすることができ、出力電流の精度を向上させることができる。
【００１３】
請求項２に記載の発明によれば、出力電流値の平均値を示すときをフィードバックタイミングとすることができる。したがって、リップルの影響を少なくして目標とする電流値との誤差を小さくすることができる。
【００１４】
請求項３に記載の発明によれば、期間検出手段による期間の検出直後に出力電流値を検出することができる。
【００１５】
請求項４に記載の発明によれば、電流検出手段のために二次巻線側の電圧を降圧する回路等が不要となり、回路をシンプルにして、部品点数等のコストを低減することができる。
【００１６】
請求項５に記載の発明によれば、照明装置において照明部に供給する電流の精度を向上させることができる。例えば照明部が複数あった場合には、供給する電流のバラつきが少なくすることができる。したがって、照明部の輝度や色調等のバラつきを少なくすることができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の一実施形態にかかる電源装置の回路図である。
【図２】図１に示された回路におけるトランスの二次側のスイッチング波形と電流の変化を示したタイミングチャートである。
【図３】図１に示されたＣＰＵの動作のフローチャートである。
【図４】図１に示されたＣＰＵの動作のフローチャートである。
【図５】図１に示された電源装置を備えるＬＥＤ照明装置の概略構成図である。
【発明を実施するための形態】
【００１８】
以下、本発明の一実施形態を、図１乃至図５を参照して説明する。図１は、本発明の一実施形態にかかる電源装置の回路図である。
【００１９】
電源装置１は、図１に示したように、ＩＣ２と、ＦＥＴ３と、フォトカプラ４と、ＣＰＵ６と、オペアンプ７と、抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６と、コンデンサＣ１、Ｃ２、Ｃ３と、ダイオードＤ１、Ｄ２、Ｄ３、Ｄ４と、トランスＴ１と、と備えている。そして、電源装置１の入力端子として例えば商用電源が接続される入力＋端子及び入力−端子と、出力端子として照明器具等の負荷が接続される出力＋端子及び出力−端子と、を備えている。
【００２０】
スイッチング制御手段としてのＩＣ２は、フライバック制御ＩＣ（Integrated Circuit）であり、基準電圧出力端子Ｖｒｅｆ、フィードバック入力端子ＦＢ、ＦＥＴゲートドライブ出力端子ＧＡＴＥ、トランスＴ１の一次側（一次巻線側）とＦＥＴ３を流れる電流のセンス入力端子ＳＥＮＳＥ、電源入力端子ＶＩＮ、グランド端子ＧＮＤを備えている。ＩＣ２は、後述するＣＰＵ６からフォトカプラ４を介してフィードバック入力端子ＦＢへ入力された電流値に基づいてＦＥＴゲートドライブ出力端子ＧＡＴＥからＦＥＴ３のスイッチングを制御する。
【００２１】
スイッチング素子としてのＦＥＴ３は、図１ではｎチャネル電界効果トランジスタである。ＦＥＴ３は、ドレインがトランスＴ１の一次側主巻線Ｔ１１の他端に接続され、ソースがＩＣ１の電流のセンス入力端子ＳＥＮＳＥ及び抵抗Ｒ５の一端に接続され、ゲートがＩＣ２のＧＡＴＥ端子に接続されている。ＦＥＴ３は、ＩＣ２のＦＥＴゲートドライブ出力端子ＧＡＴＥにより制御されることでスイッチングされ、トランスＴ１の一次側に流れる電流を制御する。
【００２２】
フォトカプラ４は、送信側に発光ダイオード等の発光手段、受信側にフォトトランジスタ等の光受信手段を有する周知の素子である。フォトカプラ４は、トランスＴ１の一次側と二次側（二次巻線側）とを絶縁した状態で、二次側に設けられているＣＰＵ６のアナログ出力端子ＤＡＣから出力された電流値を一次側に設けられているＩＣ２のフィードバック入力端子ＦＢへ入力するために設けられている。
【００２３】
電流検出手段、期間検出手段としてのＣＰＵ６は、ＣＰＵ（Central Processing Unit）だけでなく、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）等を備えたマイクロコンピュータであり、ＲＯＭに記憶された制御部プログラムに沿って動作する。ＣＰＵ６は、アナログ入力端子ＡＤＣ、アナログ出力端子ＤＡＣ、インプットキャプチャ端子ＩＣ、デジタル入力端子ＤＩ、電源入力端子ＶＩＮ、グランド端子ＧＮＤを備えている。ＣＰＵ６は、トランスＴ１の二次側補助巻線Ｔ２２に現れるスイッチング波形のハイレベル期間を検出して、オペアンプ７により検出されたトランスＴ１の二次側の出力電流値をアナログ入力端子ＡＤＣにより取得するタイミングを決定する。そして、決定したタイミングで当該二次側の出力電流値を取得してＩＣ２に出力する。
【００２４】
オペアンプ７は、トランスＴ１の二次側主巻線Ｔ２１に流れる電流値（出力電流値）をセンス（取得）する。なお、図１の回路では出力−端子側の配線に接続されているが、出力＋端子側の配線に接続してもよい。
【００２５】
抵抗Ｒ１は、一端が入力＋端子及びトランスＴ１の一次側主巻線Ｔ１１の一端に接続され、他端がＩＣ２の電源入力端子ＶＩＮ、ダイオードＤ２のカソード及びコンデンサＣ２の一端に接続されている。抵抗Ｒ２は、一端がトランスＴ１の二次側主巻線Ｔ２１の他端、コンデンサＣ１の他端及びオペアンプ７の−入力端子に接続され、他端がオペアンプ７の＋入力端子及び出力−端子に接続されている。抵抗Ｒ３は、一端がＩＣ２の基準電圧出力端子Ｖｒｅｆに接続され、他端がＩＣ２のフィードバック入力端子ＦＢ及び抵抗Ｒ４の一端に接続されている。抵抗Ｒ４は、一端がＩＣ２のフィードバック入力端子ＦＢ及び抵抗Ｒ３の他端に接続され、他端がフォトカプラ４の受信側に接続されている。
【００２６】
抵抗Ｒ５は、一端がＩＣ１の電流のセンス入力端子ＳＥＮＳＥ及びＦＥＴ３のソースに接続され、他端がＩＣ１のグランド端子ＧＮＤ、入力−端子、コンデンサＣ２の他端及びフォトカプラ４の受信側に接続されている。抵抗Ｒ６は、一端がフォトカプラ４の送信側に接続され、他端がＣＰＵ６のアナログ出力端子ＤＡＣに接続されている。
【００２７】
コンデンサＣ１は、一端がダイオードＤ１のカソード及び出力＋端子に接続され、他端がトランスＴ１の二次側主巻線Ｔ２１の他端、オペアンプ７の−入力端子及び抵抗Ｒ２の一端に接続されている。コンデンサＣ２は、一端がダイオードＤ２のカソード、抵抗Ｒ１の他端及びＩＣ２の電源入力端子ＶＩＮに接続され、他端がトランスＴ１の一次側補助巻線Ｔ１２の他端、抵抗Ｒ５の他端、ＩＣ２のグランド端子ＧＮＤ、入力−端子及びフォトカプラ４の受信側に接続されている。コンデンサＣ３は、一端がダイオードＤ３のカソード及びＣＰＵ６の電源入力端子ＶＩＮに接続され、他端がトンラスＴ１の二次側補助巻線Ｔ２２の他端、フォトカプラ４の送信側及びＣＰＵ６のグランド端子ＧＮＤに接続されている。
【００２８】
ダイオードＤ１は、アノードがトランスＴ１の二次側主巻線Ｔ２１の一端に接続され、カソードがコンデンサＣ１の一端及び出力＋端子と接続されている。ダイオードＤ２は、アノードが、トランスＴ１の一次側補助巻線Ｔ１２の一端に接続され、カソードがコンデンサＣ２の一端、抵抗Ｒ１の他端及びＩＣ１の電源入力端子ＶＩＮに接続されている。
【００２９】
ダイオードＤ３は、アノードがトランスＴ１の二次側補助巻線Ｔ２２の一端及びダイオードＤ４のアノードに接続され、カソードがコンデンサＣ３の一端及びＣＰＵ６の電源入力端子ＶＩＮに接続されている。ダイオードＤ４は、アノードがトランスＴ１の二次側補助巻線Ｔ２２の一端及びダイオードＤ３のアノードに接続され、カソードがＣＰＵ６のインプットキャプチャ端子ＩＣ及びデジタル入力端子ＤＩに接続されている。
【００３０】
トランスＴ１は、一次側、二次側ともに主巻線と補助巻線とを有するフライバックトランスである。即ち、トランスＴ１は、一次側主巻線Ｔ１１と一次側補助巻線Ｔ１２とで一次巻線を構成し、二次側主巻線Ｔ２１と二次側補助巻線Ｔ２２とで二次巻線を構成している。
【００３１】
一次側主巻線Ｔ１１は、一端が入力＋端子及び抵抗Ｒ１の一端に接続され、他端がＦＥＴ３のドレインに接続されている。一次側補助巻線Ｔ１２は、一端がダイオードＤ２のアノードに接続され、他端がコンデンサＣ２の他端、抵抗Ｒ５の他端、ＩＣ２のグランド端子ＧＮＤ、入力−端子及びフォトカプラ４の受信側に接続されている。二次側主巻線Ｔ２１（二次巻線）は、一端がダイオードＤ１のアノードに接続され、他端がコンデンサＣ１の他端、抵抗Ｒ２の一端及びオペアンプ７の−入力端子に接続されている。二次側補助巻線Ｔ２２は、一端がダイオードＤ３のアノード及びダイオードＤ４のアノードに接続され、他端がコンデンサＣ３の他端、ＣＰＵ６のグランド端子ＧＮＤ及びフォトカプラ４の送信側に接続されている。
【００３２】
次に、上述した回路の動作について説明する。ＩＣ２によりＦＥＴ３がオンすると、トランスＴ１の一次側主巻線Ｔ１１にスイッチング電流が流れ、電気エネルギーが磁気エネルギーに変換される。この時、ダイオードＤ１、Ｄ３の極性によってトランスＴ１の二次側には電流が流れず、絶縁トランスＴ１に磁気エネルギーが蓄積される。その後、ＦＥＴ３がオフになると、ＦＥＴ３のオン期間にトランスＴ１に蓄積された磁気エネルギーが電気エネルギーに再変換され、トランスＴ１の二次側から放出されてコンデンサＣ１、Ｃ３を充電する。このようにしてＦＥＴ３が周期的にオン／オフを繰り返すことによって、トランスＴ１の二次側には、一次側と絶縁された直流電圧が発生し、コンデンサＣ１の両端間に発生する直流電圧が負荷に印加され負荷が動作する。
【００３３】
ＣＰＵ６は、オペアンプ７が検出したトランスＴ１の二次側（負荷側）に流れる出力電流値を取得して、その値をフォトカプラ４を介してＩＣ２にフィードバックする。ＩＣ２は、フィードバックされた電流値に基づいて、その電流値が予め定めた目標値となるようにＦＥＴ３のスイッチングを制御する。
【００３４】
図２は図１に示した回路におけるトランスＴ１の二次側のスイッチング波形と電流の変化を示したタイミングチャートである。図２の上段はスイッチング波形であり電圧の変化であり、下段はトランスＴ１の二次側の出力電流の波形である。
【００３５】
スイッチング波形が図２に示しように変化すると、トランスＴ１の二次側の出力電流は、図２下段の実線で示したように直流成分にリップルが重畳したような波形となる。図２下段の破線は出力電流（実線）の平均を示す波形である。図２から明らかなように、この平均電流値をＩＣ２にフィードバックできれば、ＩＣ２では平均電流値を目標値に合わせるようにＦＥＴ３のスイッチング制御が行われ、出力電流値の精度は向上する。
【００３６】
しかしながら、ＣＰＵ６では、ＩＣ２がＦＥＴ３をスイッチング制御するタイミングは分からないため、フィードバックする電流値を取得するタイミングがリップルの高いタイミングや低いタイミングであると、実際の平均値とは異なる値に基づいてＩＣ２で制御が行われてしまうため、出力電流の精度が低下してしまう。
【００３７】
そこで、本実施形態では、ＣＰＵ６で二次側のスイッチ波形を観測し、その波形に基づいて適切なフィードバックのタイミングを決定している。具体的にはトランスＴ１の二次側補助巻線Ｔ２２の電圧波形をスイッチング波形としてダイオードＤ４を介してインプットキャプチャ端子ＩＣ及びデジタル入力端子ＤＩで取得する。そして、そのスイッチング波形のうち１周期当たりのハイレベルの期間ｔ１を算出する（図２参照）。期間ｔ１はインプットキャプチャ端子ＩＣが検出するスイッチング波形の立上りと立下りのタイミングから算出してもよいし、デジタル入力端子ＤＩがハイレベルと認識した期間をタイマ等から算出するようにしてもよい。
【００３８】
スイッチング波形のハイレベルの期間ｔ１が算出されると、その期間ｔ１の１／２を算出し、ハイレベルに変化してからｔ１／２経過後を出力電流値の取得タイミングとする。即ち、検出したハイレベルの期間の中央を前記二次巻線側の出力電流値を検出するタイミングとする。
【００３９】
出力電流に現れるリップルは図２に示したようにスイッチングと同期している。そのため、ハイレベルになってからｔ１／２経過後は、図２からも明らかなように、実線と破線との交点となるタイミングとなり出力電流値の平均値（リップルの小さいタイミング）となる。したがって、このタイミングで出力電流値を取得してフィードバックすることで、ＩＣ２では平均電流値に基づくスイッチング制御が可能となり、出力電流値の精度を向上させることができる。
【００４０】
なお、上述した説明では、ハイレベルに変化してからｔ１／２経過後としていたが、ローレベルの期間を算出して、ローレベルの期間の１／２を出力電流値の取得タイミングとしてもよい。
【００４１】
上述したＣＰＵ６の動作を図３及び図４のフローチャートにまとめる。図３のフローチャートは上述したｔ１／２を検出する動作である。図３のフローチャートでは、ステップＳ１１で、ＣＰＵ６はインプットキャプチャ端子ＩＣ及びデジタル入力端子ＤＩでトランスＴ１の二次側補助巻線Ｔ２２からスイッチング波形を取得する。次に、ステップＳ１２で、ＣＰＵ６は取得したスイッチング波形のハイレベル期間ｔ１を算出する。そして、ステップＳ１３で、ＣＰＵ６はｔ１／２を算出する。以降これを繰り返す。なお、繰り返しはその都度行わずに所定時間毎（複数サイクルに１回、数秒、数分に１回等）であってもよい。
【００４２】
次に、図４の電流値検出およびフィードバック動作のフローチャートを説明する。図４のフローチャートでは、ステップＳ２１で、ＣＰＵ６が図３のフローチャートによりｔ１／２が算出済みであるか否かを判断し、算出済みである場合は、ステップＳ２２で、ＣＰＵ６はスイッチング波形の立上りを検出したか否かを判断する。次に、ステップＳ２２で立上りを検出した場合は、ステップＳ２３で、ＣＰＵ６はｔ１／２経過したか否かを判断し、経過した場合は、ステップＳ２４でオペアンプ７から電流値（出力電流値）を取得し、ステップＳ２５でＩＣ２へ当該電流値をフィードバック（ＦＢ）出力する。
【００４３】
本実施形態は、図４のフローチャートのように動作するので、例えば図２のスイッチング波形の最初の周期でｔ１を算出した場合は次の周期から当該ｔ１を用いたタイミングで電流値の取得をする。つまり、ｔ１を算出した次の周期で当該ｔ１に基づくタイミングで電流値を取得する。なお、次の周期でなく更に後の周期で電流値を取得してもよいが、負荷による電流の変動等を考慮すると次の周期で取得するのが好ましい。
【００４４】
図５に図１に示した電源装置１を備えるＬＥＤ照明装置１００の概略構成図を示す。ＬＥＤ照明装置１００は、電源装置１と、商用交流電源１０と、ＬＥＤモジュール２０と、を備えている。
【００４５】
商用交流電源１０は、電源装置１の入力＋端子と入力−端子とに接続され、電源装置に交流電源を供給する。
【００４６】
照明部としてのＬＥＤモジュール２０は、発光素子としてＬＥＤ（発光ダイオード）を有する照明器具である。ＬＥＤモジュール２０は、電源装置１の出力＋端子と出力−端子に接続され、電源装置１から電力の供給を受ける負荷として動作する。なお、ＬＥＤモジュール２０は複数あってもよい。
【００４７】
本実施形態によれば、トランスＴ１の二次側補助巻線Ｔ２２に接続され、その二次側補助巻線Ｔ２２におけるスイッチング波形に基づいて二次巻線側の出力電流値を検出するタイミングを決定するＣＰＵ６を備え、ＩＣ２は、ＣＰＵ６が検出した出力電流値に基づいてＦＥＴ３を制御する。このようにすることにより、二次巻線側のスイッチング波形から出力電流値をＩＣ２にフィードバックする適切なタイミングを算出することができる。したがって、検出した電流値と実際の電流の平均値との差を小さくすることができ、出力電流の精度を向上させることができる。また、ＣＰＵ６は、二次側補助巻線Ｔ２２に現れるスイッチング波形に基づいてそのハイレベルの期間を検出している。このようにすることにより、ＣＰＵ６のために二次側で降圧する回路等が不要となり、回路をシンプルにして、部品点数等のコストを低減することができる。
【００４８】
また、ＣＰＵ６は、スイッチング波形のハイレベルの期間を検出し、その検出した期間の中央、即ちｔ１／２で二次巻線側の出力電流値を検出している。このようにすることにより、リップルの高い値と低い値との平均をフィードバックタイミングとすることができる。リップルは図２に示したように高い値から低い値或いは低い値から高い値へと直線的に変化するので、リップルにより変動する電流の平均値をフィードバックすることができ、リップルの影響を少なくして目標とする電流値との誤差を小さくすることができる。
【００４９】
スイッチング波形は、ハイレベルの期間が変化する場合もあり得るので、ハイレベルの期間を検出して出力電流値の検出タイミングを求めることにより、より確実に出力電流値の平均値を取得タイミングとすることができる。
【００５０】
また、スイッチング波形のｔ１／２を算出した周期の次の周期から、当該ｔ１／２を用いて出力電流値を検出するので、ｔ１／２の算出直後に出力電流値を検出することができる。
【００５１】
また、商用交流電源１０と、ＬＥＤモジュール２０と、を備えるＬＥＤ照明装置１００に電源装置１を備えるので、ＬＥＤ照明装置１００においてＬＥＤモジュール２０に供給する電流の精度を向上させることができる。例えばＬＥＤ照明装置１００が複数あった場合には、供給する電流のバラつきが少なくすることができる。したがって、ＬＥＤモジュール２０の輝度や色調等のバラつきを少なくすることができる。
【００５２】
なお、図１に示した回路では、トランスＴ１の二次側には補助巻線Ｔ２２を備え、この補助巻線Ｔ２２に現れるスイッチング波形に基づいて期間ｔ１を算出していたが、補助巻線Ｔ２２を備えなくてもよく、その場合は主巻線Ｔ２１に現れるスイッチング波形に基づいて期間ｔ１を算出すればよい。
【００５３】
また、本発明は上記実施例に限定されるものではない。即ち、当業者は、従来公知の知見に従い、本発明の骨子を逸脱しない範囲で種々変形して実施することができる。かかる変形によってもなお本発明の電源装置の構成を具備する限り、勿論、本発明の範疇に含まれるものである。
【符号の説明】
【００５４】
１          電源装置
２          ＩＣ（スイッチング制御手段）
３          ＦＥＴ（スイッチング素子）
６          ＣＰＵ（電流検出手段、期間検出手段）
２０        ＬＥＤモジュール（照明部）
Ｔ１        トランス
Ｔ１１      一次側主巻線（一次巻線）
Ｔ２１      二次側主巻線（二次巻線）
Ｔ２２      二次側補助巻線（補助巻線）
【図１】
0006713834.tif 000002
【図２】
0006713834.tif 000003
【図３】
0006713834.tif 000004
【図４】
0006713834.tif 000005
【図５】
0006713834.tif 000006