(57)【特許請求の範囲】
【請求項１】
パッシベーション層に存在するダイ接触パッドを有するダイと、
接着／バリア層によってダイ接触パッドが第１側に結合されるフィーチャ層と、
前記フィーチャ層の第２側から延伸するピラーの層と、
前記ダイ、前記フィーチャ層及び前記ピラーの層を封入する誘電体層とを備えたダイパッケージであって、
前記ピラーの層は、前記ダイを基板に結合させる接点として機能するパッドのグリッドアレイを含み、
前記パッドのグリッドアレイは、前記誘電体層より最大１０ミクロン延出又は陥凹しており、それによりＬＧＡパッドを提供する、ダイパッケージ。
【請求項２】
前記ダイ接触パッドは、アルミニウムピラーである、請求項１に記載の埋め込みダイパッケージ。
【請求項３】
前記パッシベーション層は、ＰＩ又はＳｉＮのどちらかを含む、請求項１に記載の埋め込みダイパッケージ。
【請求項４】
前記接着／バリア層は、Ｔｉ／Ｃｕ、Ｔｉ／Ｗ／Ｃｕ、Ｔｉ／Ｔａ／Ｃｕ、Ｃｒ／Ｃｕ及びＮｉ／Ｃｒから成る群から選択される、請求項１に記載の埋め込みダイパッケージ。
【請求項５】
前記接着／バリア層の厚さは、０．０５ミクロン〜１ミクロンの範囲にある、請求項４に記載の埋め込みダイパッケージ。
【請求項６】
前記フィーチャ層は、銅を含む、請求項１に記載の埋め込みダイパッケージ。
【請求項７】
前記フィーチャ層の厚さは、１ミクロン〜２５ミクロンの範囲にある、請求項６に記載の埋め込みダイパッケージ。
【請求項８】
前記ピラーの層の高さは、１５ミクロン〜５０ミクロンの範囲にある、請求項６に記載の埋め込みダイパッケージ。
【請求項９】
前記フィーチャ層は、ファンアウト形状を有する、請求項１に記載の埋め込みダイパッケージ。
【請求項１０】
前記フィーチャ層は、ファンイン形状を有する、請求項１に記載の埋め込みダイパッケージ。
【請求項１１】
前記ダイと前記ピラーの層が、異なるポリマー誘電材料内に埋め込まれる、請求項１に記載の埋め込みダイパッケージ。
【請求項１２】
前記基板は、ＰＣＢである、請求項１に記載の埋め込みダイパッケージ。
【請求項１３】
前記基板は、Ｐａｃｋａｇｅ  ｏｎ  Ｐａｃｋａｇｅ（ＰｏＰ）を作製するためのパッケージである、請求項１に記載の埋め込みダイパッケージ。
【請求項１４】
前記パッドのグリッドアレイは、電解Ｎｉ／Ａｕ、ＥＮＩＧ又はＥＮＥＩＧから成る群から選択される終端部で終端される、請求項１に記載の埋め込みダイパッケージ。
【請求項１５】
前記パッドのグリッドアレイは、有機半田付け性保存剤（Ｏｒｇａｎｉｃ  Ｓｏｌｄｅｒａｂｉｌｉｔｙ  Ｐｒｅｓｅｒｖａｔｉｖｅ：  ＯＳＰ）で終端される、請求項１に記載の埋め込みダイパッケージ。
【請求項１６】
ダイパッケージを作製する方法であって、
ポリマーフレームによって囲まれたソケットのグリッドを入手し；
前記ソケットのグリッドをテープ上に載置し；
前記グリッドの前記ソケット内に、下向きにダイ（フリップダイ）を載置し；
前記ダイ及び前記グリッド上に誘電材料を積層して誘電体を形成し；
前記誘電体上にキャリアを塗布し；
チタニウム、タンタル、タングステン、クロム及び／又はニッケルの少なくとも１つを含む接着層／バリア層を堆積し、続いて新たに露出した表面上に銅シード層を堆積し；
フォトレジストの第１層の層を塗布して、フィーチャ層でパターンを現像し；
フィーチャを形成するために、銅を、前記パターンに電気めっきし；
前記フォトレジストの第１層を剥離し；
ビアピラーのパターンでパターニングされたフォトレジストの第２層を塗布し；
ビアピラーを形成するために、銅を前記パターンに電気めっきし；
前記フォトレジストの第２層を剥離し；
前記接着層と前記銅シード層の露出部分をエッチング除去し；
前記フィーチャ、前記ビアピラー及び、前記ダイの下側を被覆する誘電性バリア層を塗布し；
キャリアを除去し；
前記ダイのアレイ裏面上に薄層の黒色誘電体を積層し；
前記ビアピラーを露出するために、前記誘電体を薄くし、
終端部を塗布し；
前記グリッドを、個別の実装ダイにダイシングする、方法。
【請求項１７】
前記黒色誘電体をレーザマーキングする更なるステップが続く、請求項１６に記載の方法。
【請求項１８】
ダイのアレイは、各ソケット内に配置される、請求項１６に記載の方法。
【請求項１９】
ウエハ上にダイのアレイを有するウエハは、各ソケット内に配置される、請求項１６に記載の方法。
【請求項２０】
前記ビアピラーは、ランドグリッドアレイ（ＬＧＡ）を含み、少なくとも１つの以下の制限：
正方形又は長方形とすること；
外面は、無電解ニッケル／無電解パラジウム／無電解金（ＥＮＥＰＩＧ）、無電解ニッケル／無電解金（ＥＮＩＧ）又は電解ニッケル−金（Ｎｉ／Ａｕ）終端技術を含む最終金属めっきが施されること；
任意には、周囲の誘電体から最大１０ミクロン突出することを特徴とする、請求項１６に記載の方法。
【請求項２１】
前記ビアピラーは、パッドのボールグリッドアレイ（ＢＧＡ）を含み、
周囲の誘電体に対して最大１０ミクロン陥凹されること；
半田ボールを湿潤し易くするための円形端部を有する筒状であること；及び
有機半田付け性保存剤（Ｏｒｇａｎｉｃ  Ｓｏｌｄｅｒａｂｉｌｉｔｙ  Ｐｒｅｓｅｒｖａｔｉｖｅ：  ＯＳＰ）でコーティングされること、の少なくとも１つを特徴とする、請求項１６に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子ダイ実装体及び該電子ダイ実装体の製造方法に関する。
【背景技術】
【０００２】
コンピュータや通信機器といった家庭用電化製品は、ＩＣダイを含む。
【０００３】
ダイを外界に結合可能にする伝統的なやり方は、ダイ実装体の一部としてＩＣ基板を含むものである。実装ダイは、プリント基板ＰＣＢ又は他の部品が結合される他の基板に結合するためのボールグリッドアレイＢＧＡ又はランドグリッドアレイＬＧＡ等の接続部を有する。
【０００４】
ＩＣ基板は、確実にＰＣＢ及び他の下層基板と良好に接触させるために、高平面性を備え、剛性で耐反り性であることが求められる。特にＩＣ基板に対する、及びダイ実装体全般に対する一般的な要件は、信頼性、適切な電気性能、薄さ、堅さ、平面性、良好な熱放散及び競争力のある価格である。
【０００５】
比較的安く、ＩＣ回路を外界と通信可能にする確立された一般的な種類のダイパッケージが、リードフレームである。リードフレームは、ハウジングの外部に延伸する金属リードを使用する。リードフレーム技術は、ＤＩＰダイの初期にまで遡るが、依然として多くのパッケージ種類で広く使用されている。
【０００６】
リードフレームは、ＩＣパッケージの『骨組み』として機能し、ダイを完成品に組付ける際に、ダイに対する機械的支持を提供する。リードフレームは、ダイが取付けられるダイパドル及び外界に対する外部電気接続手段として機能するリードから成る。ダイは、ワイヤボンディングを介してワイヤによって、又はテープ自動ボンドによってリードに接続される。
【０００７】
接続ワイヤでリードフレームに取付けられると、ダイは、モールドコンパウンドとして知られるプラスチック保護材で被覆される。
【０００８】
より高度な積層基板を作製するのに使用される技術は、誘電体内に埋め込まれた接続パッド又はフィーチャの層を含む。ビアは、異なる層のフィーチャを電子的に結合させるために、誘電材料を介して設けられる。
【０００９】
かかるビアを作製する一方法として、ドリルアンドフィルがあり、該方法では、穴が、通常レーザを使用して、誘電体を通して開けられ、銅等の導電材料が、穴を充填してビアを作成するために使用される。
【００１０】
ビアを作製する別の方法としては、ステンシルを通してランプに選択的に露出することによって、又はレーザスクライブを使用してパターンを描くことによって、適切な波長の光、通常紫外線に選択的に露出して、フォトレジストに作成されたパターンに、銅又は他の金属を堆積させることによる方法がある。フォトレジストに現像されたパターンに電気めっきを施すこの技術は、『パターンめっき』として知られている。次にフォトレジストを除去し、直立のビア柱は、誘電材料で積層されるが、誘電材料は、好適には、剛性を強化するためのポリマー含浸ガラスファイバマットプリプレグとする。
【００１１】
パターンめっきでは、シード層が最初に堆積される。その後、フォトレジストの層が、シード層上に堆積され、次に、シード層を露出する溝を作るのに選択的に除去されるパターンを作成するために露光される。ビア柱は、フォトレジストにある溝内に銅を堆積させることによって、作成される。残存するフォトレジストはその後除去され、シード層がエッチング除去され、ここでもまた通常、ポリマー含浸ガラスファイバマットプリプレグとする誘電材料が、ビア柱を覆うために、その上及びその周りに積層される。その後、様々な技法及び処理が、誘電材料を薄くし、平坦化し、ビア柱の上部を露出して、接地又は基準面への導電接続を可能にして、それにより、その上に次の金属層をビルドアップするために、使用できる。金属導体の次層及びビア柱は、所望する多層構造をビルドアップするためにこの工程を繰返して、その上に堆積されてもよい。
【００１２】
『パネルめっき』として本明細書の以下で知られる、別の、しかし、密接に関連する技術では、金属又は合金の連続した層が、基板上に堆積される。フォトレジストの層は、その上に堆積され、パターンが、フォトレジスト内で現像される。次に、現像されたフォトレジストは、選択的に剥離され、その下の金属を選択的に露出し、該金属は、その後エッチング除去されてもよい。未現像のフォトレジストは、下層の金属が、エッチング除去されないよう保護し、直立したフィーチャ及びビアのパターンを残す。未現像のフォトレジストを剥離した後、ポリマー含浸ガラスファイバマット等の誘電材料が、直立した銅フィーチャ及び／又はビア柱の周り及び上に積層されてもよい。また他の変形例では、未現像のフォトレジストのパターンは、現像されたフォトレジストをマスクとして機能させるために残して、剥離される。
【００１３】
上述したようなパターンめっき又はパネルめっきによって作成されたビア層は、通常『ビア柱』として知られている。フィーチャ層は、同様の技法を使用して作製されてもよい。
【００１４】
高密度の相互接続部を作製するための一フレキシブル技術としては、誘電マトリクス内において金属ビア又はフィーチャから成るパターンめっき又はパネルめっきされた多層構造をビルドアップするものがある。ビア及びフィーチャ用に使用される金属は、銅としてもよく、誘電体は、ファイバ強化ポリマーマトリクスから構成してもよい。通常、ガラス転移温度（Ｔｇ）が高いポリマー、例えばポリイミド等が使用される。これらの相互接続部は、コア有り又はコアレスとしてもよく、構成要素をスタックするためのキャビティを含んでもよい。相互接続部の層数は、奇数又は偶数であってもよい。可能にする技術については、Ａｍｉｔｅｃ−Ａｄｖａｎｃｅｄ  Ｍｕｌｔｉｌａｙｅｒ  Ｉｎｔｅｒｃｏｎｎｅｃｔ  Ｔｅｃｈｎｏｌｏｇｉｅｓ社に付与された以前の特許に記載されている。例えば、Ｈｕｒｗｉｔｚ氏他に付与された「高度多層コアレス支持構造及び該構造体を作製する方法（Ａｄｖａｎｃｅｄ  Ｍｕｌｔｉｌａｙｅｒ  Ｃｏｒｅｌｅｓｓ  Ｓｕｐｐｏｒｔ  Ｓｔｒｕｃｔｕｒｅｓ  ａｎｄ  Ｍｅｔｈｏｄ  ｆｏｒ  ｔｈｅｉｒ  Ｆａｂｒｉｃａｔｉｏｎ  ）」と題する米国特許第７，６８２，９７２号（特許文献１）は、優れた電子支持構造体を構築する際の前駆体として使用するための、誘電体におけるビアアレイを含む、自立膜を作製する方法について記載している。同方法は、犠牲キャリア上の誘電体を囲む導電ビアの膜を作製するステップ、及び犠牲キャリアから膜を分離して、自立した積層アレイを形成するステップを含む。かかる自立膜に基づく電子基板は、積層アレイを薄くし、平坦化し、その後ビアを終端することによって形成されてもよい。この刊行物は、参照によりその全体が、本明細書に組込まれる。
【００１５】
Ｈｕｒｗｉｔｚ氏他に付与された「集積回路支持構造体及びその作製（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ  Ｓｕｐｐｏｒｔ  Ｓｔｒｕｃｔｕｒｅｓ  ａｎｄ  ｔｈｅｉｒ  Ｆａｂｒｉｃａｔｉｏｎ）」と題する米国特許第７，６３５，６４１号（特許文献２）では、以下のステップ：  （Ａ）第１ベース層を選択するステップ；（Ｂ）第１ベース層上に第１の耐エッチング液バリア層を堆積するステップ；（Ｃ）導電層と絶縁層とを交互にした第１ハーフスタックをビルドアップし、導電層は、絶縁層を通してビアによって相互接続されるステップ；（Ｄ）第２ベース層を第１ハーフスタック上に塗布するステップ；（Ｅ）フォトレジストの保護コーティングを第２ベース層に塗布するステップ；（Ｆ）第１ベース層をエッチング除去するステップ；（Ｇ）フォトレジストの保護コーティングを除去するステップ；（Ｈ）第１耐エッチング液バリア層を除去するステップ；  （Ｉ）導電層と絶縁層とを交互にした第２ハーフスタックをビルドアップし、導電層は、絶縁層を通してビアによって相互接続されるステップであって、第２ハーフスタックが、第１ハーフスタックに略対称のレイアップを有するステップ；（Ｊ）導電層と絶縁層とを交互にした第２ハーフスタック上に絶縁層を塗布するステップ；（Ｋ）第２ベース層を除去するステップ；及び  （Ｌ）スタックの外面上にビアの端部を露出することによって基板を終端し、それに終端部を付加するステップ、を含む電子基板を作製する方法について記載している。この刊行物は、参照によりその全体が本明細書に組込まれる。
【００１６】
積層基板は、高密度の接続を可能にし、より精巧なＩＣダイと共に使用される。積層基板は、単純な単層リードフレームより高価であり、多くの電子用途に対しては、より経済的なリードフレームが適している。
【００１７】
単層が適切である比較的単純なダイを実装するのでさえ、リードフレーム技術には、限界がある。ダイは、ワイヤボンディングによってリードフレームに取着され、接続ワイヤが長くなる程、ワイヤが切れ、断線を引き起こし、故障を招く危険性が高くなる。また、ワイヤが互いに接近して纏められる程、ショートする可能性が高くなる。
【００１８】
誘電材料内にビア柱を存在させる方法は、積層基板に適しているものの、概して薄すぎて、反りや曲折が接触不良、非信頼性及びショートを引き起こすと考えられるために、単層では使用できない。
【００１９】
Ｈｕｒｗｉｔｚ氏他に付与された「単層コアレス基板（Ｓｉｎｇｌｅ  Ｌａｙｅｒ  Ｃｏｒｅｌｅｓｓ  Ｓｕｂｓｔｒａｔｅ）」と題する米国特許第８，８６６，２８６号（特許文献３）では、ルーティング層及びビア柱層を含むインターポーザのルーティング層に接合された少なくとも１個のダイを含む電子ダイパッケージであって、ビア柱層が、ポリマー樹脂内にガラスファイバを含む誘電材料によって囲まれ、ダイ及びルーティング層が、該ダイとルーティング層を封入する誘電材料の第２層内に埋め込まれる電子ダイパッケージについて記載している。この実装技術では、ビア柱の銅端部は、誘電材料と面一になっている。
【００２０】
このパッケージは、かなり頑強であるが、過熱状態になることがある。加えて、かかるパッケージは、ワイヤボンドのために浮遊インダクタンスを発生することがあり、組付け工程やダイ取着、ワイヤボンディング及びモールドに必要な材料のために、製造費用が高くなることがある。
【００２１】
薄く、信頼でき、低コストのダイパッケージに対するニーズが依然として存在し、本発明の実施形態は、このニーズに対応する。
【先行技術文献】
【特許文献】
【００２２】
【特許文献１】米国特許第７６８２９７２号明細書
【特許文献２】米国特許第７６３５６４１号明細書
【特許文献３】米国特許第８８６６２８６号明細書
【発明の概要】
【発明が解決しようとする課題】
【００２３】
本発明の実施形態は、新規なダイ実装体に関する解決方法を提供することに向けられる。
【課題を解決するための手段】
【００２４】
第１態様は、パッシベーション層に存在するダイ接触パッドであって、接着／バリア層によってフィーチャ層の第１側に結合されるダイ接触パッドを有するダイ、及びフィーチャ層の第２側から延伸するピラーを含み、ダイ、フィーチャ層及びピラーが、誘電材料によって封入される埋め込みダイパッケージに向けられる。
【００２５】
通常、ダイ接触パッドは、アルミニウムを含む。
【００２６】
通常、パッシベーション層は、ＰＩ又はＳｉＮのどちらかを含む。
【００２７】
一般に、接着／バリア層は、Ｔｉ／Ｃｕ、Ｔｉ／Ｗ／Ｃｕ、Ｔｉ／Ｔａ／Ｃｕ、Ｃｒ／Ｃｕ及び  Ｎｉ／Ｃｒから成る群から選択される。
【００２８】
通常、接着層の厚さは、０．０５ミクロン〜１ミクロンの範囲にある。
【００２９】
通常、フィーチャ層は、銅を含む。
【００３０】
通常、フィーチャ層の厚さは、１ミクロン〜２５ミクロンの範囲にある。
【００３１】
実施形態によっては、フィーチャ層は、ファンアウト形状を有する。
【００３２】
実施形態によっては、フィーチャ層は、ファンイン形状を有する。
【００３３】
実施形態によっては、ダイとピラーは、異なるポリマー誘電材料内に埋め込まれる。
【００３４】
実施形態によっては、ピラーの層は、ダイを基板に結合させる接点として機能するパッドのグリッドアレイを提供する。
【００３５】
任意には、基板はＰＣＢである。
【００３６】
任意には、基板は、Ｐａｃｋａｇｅ  ｏｎ  Ｐａｃｋａｇｅ（ＰｏＰ）を作製するためのパッケージである。
【００３７】
通常、パッドのグリッドアレイは、業界標準に従い終端される。
【００３８】
実施形態によっては、ピラーのグリッドアレイは、誘電体より最大１０ミクロン延出する、又は誘電体と面一にして、それによりＬＧＡパッドを提供する。
【００３９】
任意に、ピラーのグリッドアレイは、Ｎｉ／Ａｕ、ＥＮＩＧ又はＥＮＥＩＧから成る群から選択される終端部で終端される。
【００４０】
実施形態によっては、ピラーのグリッドアレイは、誘電体より最大１０ミクロン陥凹される、又は誘電体と面一にして、それによりＢＧＡパッドを提供する。
【００４１】
実施形態によっては、柱のグリッドアレイは、有機半田付け性保存剤（Ｏｒｇａｎｉｃ  Ｓｏｌｄｅｒａｂｉｌｉｔｙ  Ｐｒｅｓｅｒｖａｔｉｖｅ：  ＯＳＰ）で終端される。
【００４２】
第２態様は、本明細書に説明された新規なダイパッケージを作製する方法であって、
ポリマーフレームによって囲まれたソケットのグリッドを入手し；
ダイソケットのグリッドをテープ上に載置し；  
グリッドのソケット内に、下向きにダイ（フリップダイ）を載置し；
ダイ及びグリッド上に誘電材料を積層し；
誘電体上にキャリアを塗布し；
チタニウム、タンタル、タングステン、クロム及び／又はニッケルの少なくとも１つを含む接着／バリア層を堆積し、続いて新たに露出した表面上に銅のシード層を堆積し；
フォトレジストの第１層の層を塗布して、フィーチャ層でパターンを現像し；
フィーチャを形成するために、銅を、パターンに電気めっきし；
フォトレジストの第１層を剥離し；
ビアピラーのパターンでパターニングされたフォトレジストの第２層を塗布し；
ビアピラーを形成するために、銅をパターンに電気めっきし；
フォトレジストの第２層を剥離し；
接着層と銅シード層の露出部分をエッチング除去し；
銅フィーチャ、ピラー及び、ダイの下側を被覆する誘電性バリア層を塗布し；
キャリアを除去し；
ダイのアレイ裏面上に薄層の黒色誘電体を積層し；
銅ピラーを露出するために、誘電体を薄くし、
終端部を塗布し；
グリッドを、個別の実装ダイにダイシングする、方法に向けられる。
【００４３】
任意には、ダイのアレイは、各ソケット内に配置される。
【００４４】
異形例の製造ルートでは、その上にダイのアレイを有するウエハは、各ソケット内に配置される。
【００４５】
銅ピラーは、ＬＧＡ（ランドグリッドアレイ）を含み、少なくとも１つの以下の制限：
正方形又は長方形であること；
外面は、無電解ニッケル／無電解パラジウム／無電解金（ＥＮＥＰＩＧ）、無電解ニッケル／無電解金（ＥＮＩＧ）又は電解ニッケル−金（Ｎｉ／Ａｕ）終端技術を含む最終金属めっきが施されること；
任意には、周囲の誘電体から最大１０ミクロン突出することを特徴とする。
【００４６】
実施形態によっては、銅ピラーは、パッドのボールグリッドアレイ（ＢＧＡ）を含み、
周囲の誘電体に対して最大１０ミクロン陥凹されること；
半田ボールを湿潤し易くするための円形端部を有する筒状であること；及び
有機半田付け性保存剤（Ｏｒｇａｎｉｃ  Ｓｏｌｄｅｒａｂｉｌｉｔｙ  Ｐｒｅｓｅｒｖａｔｉｖｅ：  ＯＳＰ）でコーティングされること、の少なくとも１つを特徴とする。
【００４７】
通常、黒色誘電体は、その後レーザでマーキングされる。
【００４８】
本発明について一層よく理解し、本発明がどのように実行できるかについて示すために、次に単に例示目的で、添付図について記述する。
【００４９】
次に、図面について特に詳述するが、強調しておきたいのは、示される詳細は、例示、及び本発明の好適実施形態の説明に役立てることのみを目的とし、本発明の原理及び概念的見地について最も役立つ記述となり、且つ理解し易い記述となると思われるものを提供するために提示される点である。この点で、本発明の構造細部について、本発明の基礎的理解に必要とする以上には示さないものとし；図面と共に説明することで、本発明のいくつかの形がどのように実際に具現化されるかを当業者に明示できる。
【図面の簡単な説明】
【００５０】
【図１】ランドグリッドアレイ（ＬＧＡ）によって基板に実装ダイを結合可能にする一実施形態による電子ダイパッケージの単純な断面図である。
【図２】ボールグリッドアレイ（ＢＧＡ）によって基板に実装ダイを結合可能にする一実施形態による電子ダイパッケージの単純な断面図である。
【図３Ａ】図１の電子ダイパッケージがどのように作製されるかを示すフローチャートである。
【図３Ｂ】図１の電子ダイパッケージがどのように作製されるかを示すフローチャートである。
【図３（ａ）】図３のフローチャートのステップに対応する中間構造体の略側面図である。
【図３（ｂ）】図３のフローチャートのステップに対応する中間構造体の略側面図である。
【図３（ｃ）】図３のフローチャートのステップに対応する中間構造体の略側面図である。
【図３（ｄ）】図３のフローチャートのステップに対応する中間構造体の略側面図である。
【図３（ｅ）】図３のフローチャートのステップに対応する中間構造体の略側面図である。
【図３（ｆ）】図３のフローチャートのステップに対応する中間構造体の略側面図である。
【図３（ｇ）】図３のフローチャートのステップに対応する中間構造体の略側面図である。
【図３（ｈ）】図３のフローチャートのステップに対応する中間構造体の略側面図である。
【図３（ｉ）】図３のフローチャートのステップに対応する中間構造体の略側面図である。
【図３（ｊ）】図３のフローチャートのステップに対応する中間構造体の略側面図である。
【図３（ｋ）】図３のフローチャートのステップに対応する中間構造体の略側面図である。
【図３（ｌ）】図３のフローチャートのステップに対応する中間構造体の略側面図である。
【図３（ｍ）】図３のフローチャートのステップに対応する中間構造体の略側面図である。
【図３（ｎ）】図３のフローチャートのステップに対応する中間構造体の略側面図である。
【図３（ｏ）】図３のフローチャートのステップに対応する中間構造体の略側面図である。
【図３（ｐ）】図３のフローチャートのステップに対応する中間構造体の略側面図である。
【図３（ｑ）】図３のフローチャートのステップに対応する中間構造体の略側面図である。
【図３（ｒ）】図３のフローチャートのステップに対応する中間構造体の略側面図である。
【図３（ｓ）】図３のフローチャートのステップに対応する中間構造体の略側面図である。
【図３（ｔ）】図３のフローチャートのステップに対応する中間構造体の略側面図である。
【図３（ｕ）】図３のフローチャートのステップに対応する中間構造体の略側面図である。
【発明を実施するための形態】
【００５１】
種々の図面における同様な参照番号及び名称は、同様の要素を示す。
【００５２】
用語ミクロンは、１メートルの１ｘ１０−６を意味し、『・ｍ』で表すこともある。
【００５３】
以下の記載では、ガラスファイバで強化された、誘電マトリクスにおける金属ビア、特に、ポリイミド、エポキシ又はＢＴ（ビスマレイミド／トリアジン）、ポリフェニレンエーテル（ＰＰＥ）、ポリフェニレンオキサイド（ＰＰＯ）又はそれらの混合物等、ポリマーマトリクスにおける銅ビア柱から成る支持構造について、考察される。
【００５４】
図１を参照すると、ランドグリッドアレイ（ＬＧＡ）２０、２２、２４によってダイ１０を基板に結合可能にする一実施形態による電子ダイパッケージ８の単純な断面図が示されている。
【００５５】
電子ダイパッケージ８は、ＰＩ又はＳｉＮのどちらかを含むパッシベーション層１４内にアルミニウムピラー１２を有するダイ１０から成る。
【００５６】
パッシベーション層１４にアルミニウムピラー１２を有するダイ１０は、膜として、或いは更なる剛性のためにガラスファイバで補強されたプリプレグとして提供される、ポリイミド、エポキシ又はＢＴ（ビスマレイミド／トリアジン）、ポリフェニレンエーテル（ＰＰＥ）、ポリフェニレンオキサイド（ＰＰＯ）又はそれらの混合物等のポリマーマトリクスを有する第１誘電材料１６で積層することによって、封入される。
【００５７】
パッド１８は、アルミニウムピラー１２に結合される。
【００５８】
銅ピラー２０、２２、２４の層は、パッド１８のＩＣ１０が配置される側とは、逆側に作製される。
【００５９】
有効には、パッド１８は、ファンアウトし、１つ又は複数のピラー２２、２４は、ＩＣダイ１０の外周より外に配置されるが、これは、粗スケールで接点を有するＰＣＢ等の基板に結合し易くしたファンアウト構成と通常呼ばれるものである。
【００６０】
これら複数のピラーの中の１つ２０は、ダイの真下にあり他のピラーよりも大きく、また、選択されたピラー１２への電気接続を提供すること、及び場合によっては複数のかかるピラー１２を纏めて接続し、接地できる他、ヒートシンクとしても機能して、ダイ１０からの熱を奪い、大容積上に放散可能にするが、注目すべきは、誘電材料１６、２６は、一般に良好な断熱材、即ち熱不良導体である点、及びフリップダイ構成は、過熱により影響を受けて、データの破壊やノイズを引き起こす可能性がある点である。
【００６１】
ファンアウト構成の代わりに、当然ながら、この技法は、所望であれば、ファンイン構成を提供することもできる。また、加工が、個別のダイに対するよりも、分断前に『ウエハ上』に複数のダイが存在するものに対する加工である場合、ファンアウト構成は、通常不可能である。
【００６２】
パッド１８及びピラー２０、２２、２４は、誘電材料２６内に封入されてもよく、誘電材料２６は、ダイ１０を封入する誘電体１６とは異なる誘電材料としてもよい。黒色誘電体２８の薄層は、レーザマーキングを見易くするために、ダイパッケージ８の上部上に積層されてもよい。黒色誘電体２８の層は、プリプレグとして、又はポリマー膜として提供されてもよい。
【００６３】
ランドグリッドアレイ（ＬＧＡ）を有するプリント基板（ＰＣＢ）等の基板と結合するために、柱２０、２２、２４は、正方形又は長方形であることが多いが、他の形としてもよく、例えば、円形としてもよい。
【００６４】
基板への取着を容易にするために、柱２０、２２、２４の端部は、最大１０ミクロンまで誘電体から突出してもよい。柱２０、２２、２４の露出端部は、通常、その外面に、無電解ニッケル浸漬金めっきとして知られることがある電解Ｎｉ／Ａｕ、又はＥＮＥＰＩＧとして知られる工程において、ニッケルの上で且つ金の下にパラジウムの層が存在する、無電解Ｎｉ／Ｐｄ／Ａｕを含む最終金属めっき３０でコーティングされる。
【００６５】
図２を参照すると、ボールグリッドアレイ（ＢＧＡ）１２０、１２２、１２４によって基板にダイ１１０を結合可能にする一実施形態による電子ダイパッケージ１０８の単純な断面図が示されている。
【００６６】
電子ダイパッケージ１０８は、ＰＩ又はＳｉＮのどちらかを含むパッシベーション層１１４内にアルミニウムピラー１１２を有するダイ１１０から成る。
【００６７】
パッシベーション層１１４にアルミニウムピラー１１２を有するダイ１１０は、膜として、或いは更なる剛性のためにガラスファイバで補強されたプリプレグとして提供される、ポリイミド、エポキシ又はＢＴ（ビスマレイミド／トリアジン）、ポリフェニレンエーテル（ＰＰＥ）、ポリフェニレンオキサイド（ＰＰＯ）又はそれらの混合物等のポリマーマトリクスを有する第１誘電材料１１６で積層することによって、封入される。
【００６８】
パッド１１８は、アルミニウムピラー１１２に結合される。
【００６９】
銅ピラー１２０、１２２、１２４の層は、パッド１１８のＩＣ１１０が配置される側とは、逆側に作製される。
【００７０】
有効には、パッド１１８は、ファンアウトし、１つ又は複数のピラー１２２、１２４は、ＩＣダイ１１０の外周より外に配置されるが、これは、粗スケールで接点を有するＰＣＢ等の基板に結合し易くしたファンアウト構成と通常呼ばれるものである。  これら複数のピラーの中の１つ１２０は、ダイの真下にあり他のピラーよりも大きく、また、選択されたピラー１１２への電気接続を提供すること、及び場合によっては複数のかかるピラー１１２を纏めて接続し、接地できる他、ヒートシンクとしても機能して、ダイ１１０からの熱を奪い、大容積上に放散可能にするが、注目すべき点は、誘電材料１１６、１２６は、一般に良好な断熱材、即ち熱不良導体である点、及びフリップダイ構成は、過熱により影響を受けて、データの破壊やノイズを引き起こす可能性がある点である。
【００７１】
ファンアウト構成の代わりに、当然ながら、この技法は、所望であれば、ファンイン構成を提供することもできる。また、分断前に、複数のダイが実装され、ウエハ上で終端されている場合、ファンアウト構成は、通常不可能である。
【００７２】
パッド１１８及びピラー１２０、１２２、１２４は、誘電材料１２６内に封入されてもよく、誘電材料１２６は、ダイ１１０を封入する誘電体１１６とは異なる誘電材料としてもよい。黒色誘電体１２８の薄層は、レーザマーキングを見易くするために、ダイパッケージ１０８の上部上に積層されてもよい。黒色誘電体１２８の層は、プリプレグとして、又はポリマー膜として提供されてもよい。
【００７３】
半田ボールが、柱の端部に取着され、そこから半球状キャップ内にまで広がるボールグリッドアレイ（ＢＧＡ）を有するプリント基板（ＰＣＢ）等の基板と結合するために、柱１２０、１２２、１２４は、半田ボールによって湿潤し易くするために円形断面を有する通常筒形であるが、柱１２０、１２２、１２４は、他の形としてもよく、例えば、楕円形、正方形又は長方形としてもよい。
【００７４】
図１の柱２０、２２、２４の突出端部とは異なり、ＢＧＡに対しては、柱１２０、１２２、１２４の端部は、通常、誘電体１２６内に収められ（ｃｏｕｎｔｅｒｓｕｎｋ）、誘電体１２６は、柱１２０、１２２、１２４の端部より最大１０ミクロンまで延出し、パッケージを完成する際にその後塗布される半田ボールを収容するのを助ける。ボールグリッドアレイ（ＢＧＡ）の半田ボールを塗布する前に変色を防止するために、柱１２０、１２２、１２４の端部は、有機半田付け性保存剤（Ｏｒｇａｎｉｃ  Ｓｏｌｄｅｒａｂｉｌｉｔｙ  Ｐｒｅｓｅｒｖａｔｉｖｅ：  ＯＳＰ）１３０の最終層で通常コーティングされる。
【００７５】
また、当然ながら、図１及び図２其々に記載されたパッケージにおいてＬＧＡパッド及びＢＧＡパッドとして機能する両銅柱は、通常、幅（又は直径）が２００ミクロン以上、通常厚さが１５ミクロン〜５０ミクロンである柱構造を含む。銅柱の寸法は、ダイに出入りする電流に対する直流抵抗を低減するのを更に助けることができる−それにより、ダイの機能範囲と総合的なパッケージ信頼性を増大させられる−特に大電力向けのダイ用途に対して。
【００７６】
図３のフローチャート及びポリマーフレーム６におけるソケット４のアレイに関する断面、及び該フレーム内に埋め込み、接続するダイ１０の断面に関する概略側面図を示す図３（ａ）乃至図３（ｕ）を参照して、図１及び図２の構造体を作製する方法について、次に、若干詳細に説明される。
【００７７】
まず、ポリマーフレーム６によって囲まれたソケット４のグリッドが調達される−ステップ３（ａ）。図３（ａ）は、一組の隣接するソケットを示している。以下の説明では、単一のダイソケットにピックアンドプレイスされる一組の個別ダイを加工することについて示し、説明する。実際には、大きな２次元アレイのソケットが、一緒に加工できる。また、一変形例の工程では、単一ソケットが、ウエハ上にダイのグリッドを有するウエハを加工するのに使用されることができ、該ウエハは、次に分断されてもよい。
【００７８】
フレーム６は、ポリマーシートとして適用されたポリマーから成ることができる、又はプリプレグとして適用されたガラスファイバで補強されたポリマーとしてもよい。フレームは、１層又は複数層を有してもよい。厚さ方向に貫通するソケット４は、打ち抜かれてもよい、又はフレーム６は、犠牲銅塊体上に作製されてもよく、犠牲銅塊体は、次に、厚さ方向に貫通するソケット４を設けるために溶解される。
【００７９】
Ｚｕｎｈａｉ  Ａｃｃｅｓｓ社のパネルは、２１インチ×２５インチの場合があり、実装ダイは、５ｍｍ×５ｍｍ  の場合がある。その結果、この製造技術は、１万個のダイを各パネル上に実装可能にする。
【００８０】
しかし、当然ながら、パネルのブロック全てが同じサイズのダイソケットを必要とするというわけではない。また、１個又は複数のブロックが、異なる大きさのソケットを、異なる大きさのダイを受容するために使用されてもよいだけでなく、任意の大きさのサブアレイが、特定のダイパッケージを作製するために使用されてもよい、従って、大量生産であっても、小ロットのダイパッケージが作製されることができ、異なるダイパッケージを、特定の顧客用に同時に加工可能になる、或いは異なる顧客のために異なるパッケージを作製可能になる。そのために、パネルは、１種類のダイを受容する寸法の第１セットを有するソケットを持つ第１領域と、第２種類のダイを受容する寸法の第２セットを有するソケットを持つ第２領域を少なくとも含むことができる。また、１枚又は複数のウエハ上にあるダイのアレイは、かかるパネルにあるウエハサイズのソケットに配置されてもよく、次に、ダイは、ウエハが分断される前に、実装されてもよい。
【００８１】
図３（ａ）に示されているように、各ダイソケット４は、ポリマーフレーム６によって囲まれる。ダイソケット４のグリッドは、テープ３０上に載置される−ステップ３（ｂ）図３（ｂ）。ダイ１０は、パッシベーション層１４のアルミニウム接点１２（図１及び図２参照）が、テープ３０と接触するように、フレーム６のソケット４において下向き（フィリップダイ）に載置される−ステップ３（ｃ）図３（ｃ）。
【００８２】
誘電材料１６、通常ポリマー膜又はポリマーにファイバが含まれるプリプレグは、ダイ１０及びグリッド６上に積層される−ステップ３（ｄ）図３（ｄ）。
【００８３】
次に、キャリア３２が、誘電体１６上に塗布される−ステップ３（ｅ）図３（ｅ）。次に、テープ３０が除去され−ステップ３（ｆ）、図３（ｆ）、ダイ接点１２を露出する。チタニウム、タンタル、タングステン、クロム及び／又はニッケルの中少なくとも１つを含む接着層３４が、新たに露出された表面上に堆積され、その後銅のシード層が堆積される−ステップ３（ｇ）図３（ｇ）。物理的気相成長法（ＰＶＤ）が、通常使用される。接着金属３４選択は、ポリマー６及びパッシベーション層１４に応じて決まる。接着層３４の典型的な組合せは、厚さ０．０５ミクロン〜１ミクロンのＴｉ／Ｃｕ、Ｔｉ／Ｗ／Ｃｕ、Ｔｉ／Ｔａ／Ｃｕ及びＣｒ／Ｃｕである。  
【００８４】
フォトレジスト３６の層が、フィーチャ層を形成するために塗布、パターニングされる−ステップ３（ｈ）、図３（ｈ）。その後、銅が、フィーチャ１８を形成するために、パターンに電気めっきされる−ステップ３（ｉ）、図３（ｉ）。通常、フィーチャ１８の厚さは、１ミクロン〜２５ミクロンの範囲にある。フィーチャ１８は、ダイからファンアウトしてもよく、又は内方に広がってもよい。フィーチャによっては、外方に広がるものもあり、内方に広がるものもある。ウエハ上でダイアレイを加工する場合、ファンアウト構成は、一般的に不可能である。
【００８５】
フォトレジスト３６が剥離される−ステップ３（ｊ）、図３（ｊ）、及びフォトレジスト３８の第２層が、ビアピラーのパターンで、塗布及びパターニングされる−ステップ３（ｋ）、図３（ｋ）。銅は、ビアピラー２０、２２、２４の層を形成するために、パターンに電気めっきされる−ステップ３（ｌ）、図３（ｌ）。通常、ビアピラー２０、２２、２４の長さは、１５ミクロン〜５０ミクロンの範囲である。
【００８６】
フォトレジスト３８の第２層が剥離される−ステップ３（ｍ）、図３（ｍ）、及びＴｉ、Ｔａ、Ｎｉ、Ｃｒ、Ｗの中１つ又は複数のスパッタされた接着層３４が、銅シード層と共に、その後エッチング除去される−ステップ３（ｎ）。
【００８７】
その後、誘電性バリア層２６が、銅フィーチャ１８及びピラー２０、２２、２４、及びダイ１０の下側を被覆するために、塗布される−ステップ３（ｏ）図３（ｏ）。
【００８８】
次に、キャリア３２が除去される。通常、キャリアは、銅であり、単にエッチング除去される。キャリアは、２層の銅キャリアとしてもよく、厚い層に剥離可能に取着される薄い層を含み、その場合厚い層は、剥離除去され、薄い層は、エッチング除去される−ステップ３（ｐ）、図３（ｐ）。
【００８９】
ポリマーは、研磨、研削によって、又は化学機械研磨法（ＣＭＰ）によって薄くされて−ステップ３（ｑ）、フレームを露出してもよい。
【００９０】
この段階で、黒色誘電体２８の薄層（膜又はプリプレグ）が、ダイ１０のアレイの裏面及びフレーム６上に積層されてもよい−ステップ３（ｒ）、図３（ｒ）。
【００９１】
フォトレジスト又は他のポリマー誘電体２６は、銅ピラー２０、２２、２４を露出するために薄くされる−ステップ３（ｓ）、図３（ｓ）。
【００９２】
終端部３０がピラー２０、２２、２４に塗布される−ステップ３（ｔ）、図３（ｔ）、及びアレイは、個別の実装ダイ８に分断（ダイシング）される−ステップ３（ｕ）、図３（ｕ）。
【００９３】
図３（ｕ）及び図１で示されているように、銅ピラー２０、２２、２４は、パッドのグリッドアレイを含み、該パッドは、ＬＧＡ（ランドグリッドアレイ）の形で接点として機能し、銅ピラー２０、２２、２４の上面は、その周りの誘電体２６と面一としてもよく（図３（ｕ））又は誘電体の表面から最大約１０ミクロンまで突出してもよい（図１）が、銅ピラーは、外面に最終金属めっきが施されており、該めっきは、無電解ニッケル／無電解パラジウム／無電解金（ＥＮＥＰＩＧ）、又は無電解ニッケル／無電解金（ＥＮＩＧ）、又は電解ニッケル−金（Ｎｉ／Ａｕ）終端技術を含む。ランドグリッドアレイ構造では、ピラー２０、２２、２４は、正方形又は長方形としてもよい。
【００９４】
ここまで、図１の構造を作製する方法について、示された。特徴として、ダイパッケージは、フレーム６と共に、２つ又は３つの異なる誘電体を含むことができ、フィラー１６は、同じ又は異なるポリマー若しくは繊維強化ポリマーであり、ピラーを囲む誘電体２６は、第３誘電体である。
【００９５】
当然ながら、図３の方法の結果得られる図３（ｕ）に示された構造は、銅ピラーの層が、ＢＧＡ（ボールグリッドアレイ）の形で接点として機能するパッドのグリッドアレイを含むように、変更されてもよい。かかる実施形態では、図２に示されるように、銅ピラー１２０  、１２２、１２４の外面が、周囲の誘電体１２６と面一にされてもよい、又は周囲の誘電体１２６の表面から最大１０ミクロン陥凹されてもよい。ＢＧＡ用ピラーは、通常、半田ボールによって湿潤し易い円形端部を有する円筒形である。
【００９６】
ボールグリッドアレイとして構成される場合、ピラーの両端は、ＯＳＰ１３０（有機半田付け性保存剤）で通常コーティングされる。
【００９７】
当業者は、本発明が、特に上記で示され、説明されたものに限定されないことを理解するであろう。むしろ本発明の範囲は、付記されたクレームによって規定され、上記で説明された様々な特徴の組合せ及び副組合せの両方を含むだけでなく、以上の説明を読んで当業者が想到するであろう、それらの変形例及び変更例も含む。
【００９８】
クレームにおいて、用語『含む（ｃｏｍｐｒｉｓｅ）』、及びその変化形である、『含む（ｃｏｍｐｒｉｓｅｓ）』、『含む（ｃｏｍｐｒｉｓｉｎｇ）』等は、記載される構成要素が含まれるが、一般に他の構成要素を除外するものではないことを、表している。
【符号の説明】
【００９９】
４            ソケット
６            フレーム
８、１０８    電子ダイパッケージ
１０、１１０  ダイ
１２、１１２  ピラー
１４、１１４  パッシベーション層
１６、２６、１１６、１２６  誘電材料
１８、１１８  パッド
２０、２２、２４  ランドグリッドアレイ（ＬＧＡ）
２８、１２８  黒色誘電体
３０          テープ
３２          キャリア  
３４          接着層  
３６、３８    フォトレジスト
１２０、１２２、１２４  ボールグリッドアレイ（ＢＧＡ）
１３０        有機半田付け性保存剤
【図１】
0006797521.tif 000002
【図２】
0006797521.tif 000003
【図３Ａ】
0006797521.tif 000004
【図３Ｂ】
0006797521.tif 000005
【図３（ａ）】
0006797521.tif 000006
【図３（ｂ）】
0006797521.tif 000007
【図３（ｃ）】
0006797521.tif 000008
【図３（ｄ）】
0006797521.tif 000009
【図３（ｅ）】
0006797521.tif 000010
【図３（ｆ）】
0006797521.tif 000011
【図３（ｇ）】
0006797521.tif 000012
【図３（ｈ）】
0006797521.tif 000013
【図３（ｉ）】
0006797521.tif 000014
【図３（ｊ）】
0006797521.tif 000015
【図３（ｋ）】
0006797521.tif 000016
【図３（ｌ）】
0006797521.tif 000017
【図３（ｍ）】
0006797521.tif 000018
【図３（ｎ）】
0006797521.tif 000019
【図３（ｏ）】
0006797521.tif 000020
【図３（ｐ）】
0006797521.tif 000021
【図３（ｑ）】
0006797521.tif 000022
【図３（ｒ）】
0006797521.tif 000023
【図３（ｓ）】
0006797521.tif 000024
【図３（ｔ）】
0006797521.tif 000025
【図３（ｕ）】
0006797521.tif 000026