(57)【特許請求の範囲】
【請求項１】
素子搭載面と、
前記素子搭載面上に配列されており、上面に金属層を有し、かつ当該上面に各々が互いに前記素子搭載面の面内方向における当該配列方向と垂直な方向において対向する二辺を有する複数の素子搭載パッドと、を有し、
前記複数の素子搭載パッドの各々の上面には、両端部がそれぞれ前記二辺の各々に達する１または複数の溝を有する溝構造が形成されており、
前記１または複数の溝の幅は前記素子搭載面の面内方向において前記素子搭載パッドから離間するに従って広がっていくことを特徴とする基板構造。
【請求項２】
素子搭載面と、
前記素子搭載面上に配列されており、上面に金属層を有し、かつ当該上面に各々が互いに前記素子搭載面の面内方向における当該配列方向と垂直な方向において対向する二辺を有する複数の素子搭載パッドと、を有し、
前記複数の素子搭載パッドの各々の上面には、両端部がそれぞれ前記二辺の各々に達する１または複数の溝を有する溝構造が形成されており、
前記素子搭載面上に、前記素子搭載面と垂直な方向から見て前記溝構造の前記１または複数の溝の各々の前記両端部の各々から連続して形成されている基板溝を有していることを特徴とする基板構造。
【請求項３】
前記１または複数の溝の各々の前記両端部における幅は、前記両端部の各々に面した前記基板溝の端部の各々における前記基板溝の幅よりも小さいことを特徴とする請求項２に記載の基板構造。
【請求項４】
前記溝構造は、前記素子搭載面の面内方向において前記配列方向に垂直な前記素子搭載パッドの中心線に対して対称な形状を有していることを特徴とする請求項１乃至３のいずれか１つに記載の基板構造。
【請求項５】
前記溝構造は、前記素子搭載パッドの前記配列方向に沿った中心線に対して対称な形状を有していることを特徴とする請求項１乃至４のいずれか１つに記載の基板構造。
【請求項６】
前記１または複数の溝の各々は前記素子搭載面の面内方向において前記配列方向と垂直な方向に沿って伸長していることを特徴とする請求項１乃至５のいずれか１つに記載の基板構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板構造、特に発光素子等の半導体素子を搭載する基板構造に関する。
【背景技術】
【０００２】
半導体素子を有する電子機器は、例えば、半導体素子をはんだ等の導電性接着剤を用いて基板上に実装することで形成される。この実装の際に、余剰の導電性接着剤によって素子の実装不良が発生したり、配線の短絡等が発生したりするという問題があった。
【０００３】
特許文献１には、はんだ付け用のパッドに、スルーホール又は凹部からなるはんだ溜りが形成されている基板が開示されている。また、特許文献２には、２つある表面実装用のランドの各々から伸長する導体パターンの一方に第３のランドを形成し、はんだ溜りを防止する構成が開示されている。特許文献３には、発光素子アレイの載置箇所に導電性接着剤を溜める凹部が形成されている基板が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平４−８７３９３号公報
【特許文献２】特開平５−２６７８３３号公報
【特許文献３】特開平９−１７４９２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１乃至３に記載のような基板の金属パッド（ランド）に、底部に接合用の金属層が形成された素子を、当該金属パッドと当該接合用の金属層とをフラックス等の還元剤を介して溶融接合する場合を考える。この場合、接合処理において、液状のフラックスは、金属パッド上から不均一に外方に流れ出し、それにつられて素子が動いてしまうために、素子の実装精度が悪くなるという問題があった。
【０００６】
また、素子を近接して複数並置する場合、接合時に、隣り合う素子の接合に用いられているフラックス同士が接触し一体となってしまうことで、隣り合う素子が互い接近してしまうという問題があった。
【０００７】
本発明は上記した点に鑑みてなされたものであり、素子の実装不良を防止し、かつ素子実装の際の位置決め精度を高めることが可能な基板構造を提供することを目的としている。
【課題を解決するための手段】
【０００８】
上述した目的を達成するため、本発明の基板構造は、素子搭載面と、前記素子搭載面上に配列されており、上面に金属層を有し、かつ当該上面に前記素子搭載面の面内方向における当該配列方向と垂直な方向において対向する二辺を有する複数の素子搭載パッドと、を有し、前記複数の素子搭載パッドの各々の上面には、両端部がそれぞれ前記二辺の各々に達する１または複数の溝を有する溝構造が形成されていることを有することを特徴とする。
【図面の簡単な説明】
【０００９】
【図１Ａ】実施例１の基板構造の平面図である。
【図１Ｂ】実施例１の基板構造の部分側面図である。
【図１Ｃ】実施例１の基板構造の側面図である。
【図２】実施例１の基板構造に半導体素子を搭載する際の部分平面図である。
【図３】実施例１の基板構造に半導体素子を搭載する際の部分側面図である。
【図４】半導体装置の部分側面図である。
【図５】変形例の基板構造の部分平面図である。
【図６】変形例の基板構造の部分平面図である。
【００１０】
以下に本発明の好適な実施例を詳細に説明する。なお、以下の説明及び添付図面においては、実質的に同一または等価な部分には同一の参照符号を付している。
【実施例】
【００１１】
[基板構造]
図１Ａは、基板構造１０の平面図である。図１Ｂは、基板構造１０の部分的な側面図である。図１Ｃは、図１Ｂとは異なった方向から見た基板構造１０の側面図である。以下の説明においては、１の基板上に半導体素子を一列に３つ配置する基板構造を例にして説明する。
【００１２】
基板１１は、平坦面である素子搭載面１１Ｓを一方の面に有するＳｉ基板である。なお、基板１１は、他の材料からなる基板でもよく、ＡｌＮ等の焼結体基板、または樹脂基板であってもよい。
【００１３】
素子搭載パッド１３は、素子搭載面１１Ｓに設けられており、矩形の平面形状を有している。素子搭載パッド１３は、素子搭載面１１Ｓの半導体素子が搭載される領域の各々に互いに離間して形成されている。すなわち、素子搭載パッド１３は、素子搭載面１１Ｓ上に互いに離間して一列に配列されている。
【００１４】
なお、素子搭載パッド１３の配列方向に沿った素子搭載パッド１３の各々の中心線をＸＣとする。本実施例では、一例として、素子搭載パッド１３は一直線に配列されており、３つの素子搭載パッド１３の中心線ＸＣが共通となっている場合を示している。また、素子搭載パッド１３の配列方向と垂直な方向の素子搭載パッド１３の各々の中心線をＹＣとする。また、当該実施例においては、上述のように半導体素子を一列に３つ配置する場合を例としているので、素子搭載パッド１３も、一列に３つ配されている。
【００１５】
図１Ｂに、中心線ＹＣに沿った方向から見た側面図を示す。図１Ｂにおいては、３つの素子搭載パッド１３のうち、中央の素子搭載パッド１３及びその周辺を拡大して示している。図１Ｂに示すように、素子搭載パッド１３は、Ａｕ、Ｃｕ等の金属材料からなる土台パッド１３Ａ及び土台パッド１３Ａ上に形成された接合パッド１３Ｂを有している。土台パッド１３Ａは、ＡｕまたはＣｕ等の金属材料を、フォトリソグラフィによるパターニング等によって素子搭載面１１Ｓ上に成膜することで形成されている。
【００１６】
土台パッド１３Ａの上面には、細長い直方体状の溝である土台パッド溝１３ＡＧが２本形成されている。土台パッド溝１３ＡＧは、素子搭載面１１Ｓの面内方向において素子搭載パッド１３の配列方向と垂直な方向に互いに平行に伸長している。土台パッド溝１３ＡＧは、各々の端部が、素子搭載パッド１３の上面の二辺であって、素子搭載パッド１３の配列方向に沿い、かつ素子搭載面１１Ｓの面内方向における当該配列方向と垂直な方向において互いに対向する二辺ＲＳにまで達するように形成されている。
【００１７】
２本の土台パッド溝１３ＡＧは、素子搭載パッド１３の中心線ＸＣに対して対称に形成されている。また、２本の土台パッド溝１３ＡＧは、素子搭載パッド１３の中心線ＹＣに対して互いに対称に形成されている。
【００１８】
土台パッド溝１３ＡＧは、土台パッド１３Ａの上面を、例えば機械加工研削することによって形成されている。また、土台パッド溝１３ＡＧは、土台パッド溝１３Ａの上面をウェットエッチングまたはドライエッチングすることによって形成されてもよい。
【００１９】
接合パッド１３Ｂは、土台パッド１３Ａ上に形成されている金属材料からなる層である。接合パッド１３Ｂは、例えば、ＡｕＳｎからなっている。接合パッド１３Ｂは、ＡｕＳｎ等の金属材料を、フォトリソグラフィによるパターニング等によって土台パッド１３Ａ上に成膜することで形成されている。
【００２０】
接合パッド１３Ｂは、土台パッド１３Ａ上に一様に金属材料を成膜して形成されている。そのため、接合パッド１３Ｂの表面、すなわち素子搭載パッド１３の上面には、土台パッド１３Ａ上面の土台パッド溝１３ＡＧ由来の形状である溝構造としての２本の接合パッド溝１３ＢＧが形成されている。
【００２１】
上述のように、接合パッド溝１３ＢＧは、土台パッド溝１３ＡＧ由来の形状である。従って、接合パッド溝１３ＢＧは、土台パッド溝１３ＡＧと同様に、細長い直方体状の溝であり、素子搭載パッド１３の配列方向と垂直な方向に互いに平行に伸長している。また、接合パッド溝１３ＢＧは、各々の端部が、素子搭載パッド１３の上面の二辺であって、素子搭載パッド１３の配列方向に沿いかつ互いに対向する二辺ＲＳにまで達するように形成されている。
【００２２】
また、２本の接合パッド溝１３ＢＧは、素子搭載パッド１３の中心線ＸＣに対して対称に形成されている。また、２本の接合パッド溝１３ＢＧは、素子搭載パッド１３の中心線ＹＣに対して互いに対称となるように形成されている。すなわち、素子搭載パッド１３の表面（上面）形成されている２本の接合パッド溝１３ＢＧからなる溝構造は、中心線ＸＣ及び中心線ＹＣに対して対称に形成されている。
【００２３】
基板溝１１Ｇは、基板１１の素子搭載面１１Ｓに形成されている溝である。基板溝１１Ｇは、素子搭載面１１Ｓと垂直な方向から見て（以下、「上面視において」ともいう）、
接合パッド溝１３ＢＧの両端部から接合パッド溝１３ＢＧと連続して伸長している。また、基板溝１１Ｇは、二辺ＲＳから素子搭載パッド１３の配列方向と垂直な方向に伸長している。
【００２４】
図１Ｃに、中心線ＸＣに沿った方向から見た側面図を示す。図１Ｃに示すように、基板溝１１Ｇは、１つの接合パッド溝１３ＢＧの両端部の直下にある素子搭載表面１１Ｓから形成されて、上面視において素子搭載パッド１３の配列方向と垂直に伸長し、素子搭載表面１１Ｓの端部に到達せずに終端する。
【００２５】
なお、基板溝１１Ｇの幅Ｗ１は、接合パッド溝１３ＢＧの直下において、接合パッド溝１３ＢＧの幅Ｗ２よりも大きいことが好ましい。これは、後述する半導体装置の製造において、接合パッド溝１３ＢＧの端部から流れ出すフラックスが、素子搭載面１１Ｓの基板溝１１Ｇ以外の領域に流れ出るのを防止するためである。
【００２６】
[半導体装置及びその製造]
以下に、基板１１上に発光素子等の半導体素子を搭載して製造する半導体装置１０Ａ及びその製造について説明する。
【００２７】
図２に、基板１１上に半導体素子１５を載置した際の部分平面図を示す。この平面図においては、図１Ａに示した３つ素子搭載パッド１３のうちの１つ及びその周辺部のみを示す。また、図３に図２の中心軸ＹＣに沿った方向から見た基板１１及び半導体素子１５の側面図を示す。
【００２８】
図２及び図３に示すように、基板１１上に半導体素子１５を搭載する際には、まず、素子搭載パッド１３上に還元・固定材としての液体であるフラックスをＦＬを塗布する。その後、塗布したフラックスＦＬ上に、ダイボンダ等を用いて半導体素子１５を載置する。
【００２９】
図３に示すように、半導体素子１５は、Ｓｉ等の支持基板１５Ａ、支持基板１５Ａの一方の面上に形成されている活性層（図示せず）を有する半導体層１５Ｂを有している。半導体素子１５は、さらに、支持基板１５Ａの当該一方の面と反対側にある他方の面上に設けられた接合層１５Ｃを有している。接合層１５Ｃは、接合パッド１３Ｂを形成する金属と共晶する金属、例えばＡｕまたはＡｕＳｎ等から形成されている。接合層１５Ｃは、接合パッド１３Ｂと同一の平面形状を有している。
【００３０】
半導体素子１５は、接合パッド１３Ｂの上面と接合層１５Ｃの表面が対向するように素子搭載パッド１３上に載置する。この載置の際、上記塗布の際に接合パッド溝１３ＢＧ内にフラックスＦＬが行き渡っていない場合には、この載置の際にフラックスＦＬが接合パッド溝１３ＢＧ内に行き渡ってもよい。
【００３１】
また、余剰のフラックスＦＬがある場合には、当該余剰のフラックスＦＬが接合パッド溝１３ＢＧから素子搭載パッド１３の側面に向かって押し出される。押し出されたフラックスＦＬは、素子搭載パッド１３の側面を伝って基板溝１１Ｇに流れ込み、基板溝１１Ｇ内に溜まる。
【００３２】
この載置の後、半導体素子１５が載置された基板１１を、例えば恒温炉に投入して加熱し、接合パッド１３Ｂと接合層１５Ｃとを共晶させる等、接合パッド１３Ｂ及び接合層１５Ｃを金属接合させることにより、半導体素子１５を素子搭載パッド１３上に固定する。この接合固定の際、加熱によって接合パッド１３Ｂは溶融する。
【００３３】
この加熱による接合固定時の接合パッド１３Ｂの溶融が進む前の初期段階において、接合パッド１３Ｂ上に塗布されたフラックスＦＬは、溶融して接合パッド溝１３ＢＧを含む接合パッド１３Ｂの表面にさらに行き渡る。
【００３４】
この際、余剰のフラックスＦＬがある場合には、図中破線矢印の方向に流れ出る。すなわち、当該余剰のフラックスが接合パッド溝１３ＢＧから素子搭載パッド１３の二辺ＲＳに沿った側面に向かって押し出される。言い換えれば、余剰のフラックスは、素子搭載表面１１Ｓ上の隣接する素子搭載パッド１３の間の領域に流れ出さない。
【００３５】
押し出されたフラックスＦＬは、素子搭載パッド１３の側面を伝って基板溝１１Ｇに流れ込み、基板溝１１Ｇ内に溜まる。すなわち、基板溝１１Ｇは、押し出されたフラックスＦＬを溜めるフラックス溜りとして機能する。
【００３６】
なお、上述のように、基板溝１１Ｇの幅Ｗ１は、接合パッド溝１３ＢＧの直下において、接合パッド溝１３ＢＧの幅Ｗ２よりも大きいことが好ましい（図２参照）。このようにすることで、接合パッド溝１３ＢＧの端部から流れ出すフラックスが、素子搭載面１１Ｓの基板溝１１Ｇ以外の領域に流れ出るのを防止することができる。
【００３７】
図４に、当該固定によって完成した半導体装置１０Ａの一部側面図を示す。図４は、図３と同様に、図２の中心軸ＹＣに沿った方向から見た側面図である。図４に示すように、上記半導体素子１５の固定時の加熱によって、接合パッド１３Ｂは溶融し、接合パッド１３が土台パッド溝１３ＡＧを完全に埋め込み、接合パッド１３Ｂの上面が平坦になる。
【００３８】
これにより、載置時よりも接合パッド１３Ｂと接合層１５Ｃの接触面積が広くなった状態で接合固定されることになり、接合パッド１３Ｂと接合層１５Ｃとの強固な接合が実現される。
【００３９】
また、土台パッド１３Ａに土台パッド溝１３ＡＧが形成されている故に、接合パッド１３Ｂと土台パッド溝１３ＡＧの接触面積は、土台パッド１３ＡＧの上面が平坦な場合よりも大きくなる。これにより、接合パッド１３Ｂと土台パッド溝１３Ａとの接合強度が高くなり、かつ接合パッド溝１３Ｂと土台パッド１３との間の熱抵抗も低くなる。
【００４０】
なお、半導体装置１０Ａにおける半導体素子１５への給電は、ワイヤボンディング等で半導体素子１５の電極（図示せず）と基板１１上または外部の給電電極（図示せず）とを接続することで適宜行うこととしてもよい。
【００４１】
上述のように、本実施例の基板１１に半導体素子１５を搭載する場合、半導体素子１５を接合パッド１３上に載置する際及びその後の加熱による接合固定の初期段階において、フラックスＦＬの流動性が増す。流動性が増したフラックスＦＬは、中心線ＸＣ及びＹＣに対して対称となるように形成されている接合パッド溝１３ＢＧを介して、基板溝１１Ｇ内に流れ込み、そこに溜まる（図中破線斜線部分）。
【００４２】
すなわち、フラックスＦＬは、素子搭載パッド１３上の対称に形成されている接合パッド溝１３ＢＧ内から基板溝１１Ｇ内に均等に流れ込む。この際、素子搭載パッド１３上から基板溝１１Ｇの各々への流れ込むフラックスＦＬにより、半導体素子１５を接合パッド溝１３ＢＧの伸長方向に沿った方向に移動させる力が発生する。この際、接合パッド溝１３ＢＧの端部以外の部分からは、フラックスＦＬは流れ出ない。
【００４３】
なお、接合パッド溝１３ＢＧの端部の各々から流れ出したフラックスＦＬは、それぞれ別個の基板溝１１Ｇに流れ込む。そのため、接合パッド溝１３ＢＧの異なった端部から流れ出たフラックス同士が接することはない。また、隣り合う素子搭載パッド１３上から流れ出たフラックスの流れ同士が合流することもない。このことによって、対称に形成された接合パッド溝１３ＢＧの異なった端部の各々から流れ出るフラックスの流れが不均等になることが防止され得る。
【００４４】
すなわち、２つの接合パッド溝１３ＢＧの端部の間の二辺ＲＳ（図１参照）に沿った領域からは流れ出るフラックスＦＬ流れは発生せず、２つの接合パッド溝１３ＢＧの端部の間の二辺ＲＳに沿った領域においては、半導体素子１５の移動を阻止する力が発生する。従って、当該２つの接合パッド溝１３ＢＧの端部の間の二辺ＲＳに沿った領域が半導体素子１５の移動を妨げ、半導体素子１５の移動に対するストッパーとして機能することとなる。
【００４５】
また、接合パッド溝１３ＢＧが素子搭載パッド１３の中心線ＹＣに対して対称に形成されているため、接合パッド溝１３ＢＧの溝の伸長方向に沿って半導体素子１５を移動させる力は互いに打ち消し合う。従って、基板１１への搭載の際、すなわち半導体素子１５の加熱による接合固定の際、半導体素子１５は、素子搭載パッド１３の上面からずれることなく素子搭載パッド１３上に固定される。換言すれば、半導体素子１５を所定の位置、すなわち本実施例における素子搭載パッド１３上に精確に配置することが可能である。
【００４６】
このように、実施例１の基板構造１０によれば、半導体素子１５を所望の位置に精確に配置することが可能である。従って、基板１１上に多数の半導体素子１５を配列する際、半導体素子１５を精確に、高密度に配列することが可能となり、半導体装置の高集積度化が可能となる。
[他の実施例]
実施例１においては、１つの素子搭載パッド１３上に、接合パッド溝１３ＢＧが２つ形成されている場合を例に説明した。しかし、接合パッド溝１３ＢＧは、１つの素子搭載パッド１３上に１本または３本以上形成されていてもよい。また、接合パッド溝１３ＢＧの平面形状も様々に変更可能である。
【００４７】
また、実施例１においては、接合パッド溝１３ＢＧが、素子搭載パッド１３の配列方向と垂直な方向に伸長している場合を示した。しかし、接合パッド溝１３ＢＧは、各々端部が素子搭載パッド１３の上面の二辺ＲＳの各々に達するように、素子搭載パッド１３の配列方向と垂直な方向に沿って伸長していればよい。
【００４８】
図５、接合パッド溝１３ＢＧの各々の平面形状を変更した基板構造１０の部分平面図である。なお、図５は、図２と同様に素子搭載パッド１３のうちの１つのみを示した図である。
【００４９】
図５に示すように、中心線ＸＣから対向する二辺ＲＳに近づくにつれて、接合パッド溝１３ＢＧの幅が大きくなるように形成してもよい。このようにすることで、余剰のフラックスＦＬを素子搭載パッド１３上から接合パッド溝１３ＢＧを介してスムーズに流し出すことが可能となる。すなわち、接合パッド溝１３ＢＧにおけるフラックスＦＬの流れの不均一性をさらに低下させ、半導体素子１５を素子搭載パッド１３に対して移動パッド１３させる力をさらに低減することが可能である。
【００５０】
これにより、半導体素子１５の搭載時の半導体素子１５の移動をさらに防止することが可能となる。従って、半導体素子１５の搭載時の位置精度がさらに高まり、半導体装置における半導体素子の高集積化が可能となる。
【００５１】
上記実施例においては、基板溝１１Ｇが、１つの接合パッド溝１３ＢＧの両端部の直下にある素子搭載表面１１Ｓから形成され、フラックス溜りとして機能する場合について説明した。しかし、隣接する素子搭載パッド１３から流れ出るフラックスＦＬ同士が接しないようにするために、他の構造をとることも可能である。
【００５２】
図６に、基板溝１１Ｇの平面形状を変更した基板構造１０の部分平面図である。なお、図６は、図２と同様に素子搭載パッド１３のうちの１つのみを示した図である。図６の例においては、素子搭載表面１１Ｓに基板溝１１Ｇによって囲まれたフラックス溜りとしてのフラックス溜り領域１１ＡＲを形成する。なお、基板溝１１Ｇの平面形状以外は、実施例１の基板構造１０と同様である。
【００５３】
図６の例において、基板溝１１Ｇの各々は、上面視において、両端部が中心線ＹＣからみて、接合パッド溝１３ＢＧの端部よりも外側の二辺ＲＳの２つの領域の各々に接するように形成されている。すなわち、素子搭載表面１１Ｓに、素子搭載パッド１３の側面及び基板溝１１Ｇによって囲まれたフラックス溜り領域１１ＡＲが形成されている。
【００５４】
図６の基板構造１０においては、半導体素子１５の素子搭載パッド１３への接合固定時の加熱の際に、素子搭載パッド１３上から接合パッド溝１３ＢＧを介して流れ出たフラックスは、フラックス溜り領域１１ＡＲに至る。
【００５５】
フラックス溜り領域ＡＲは、基板溝１１Ｇによって囲まれているために、フラックス溜り領域１１ＡＲに流れ出たフラックスは、基板溝１１Ｇよりも外には流れ出ない。従って、１の素子搭載パッド１３上から流れ出たフラックスが、隣接する他の素子搭載パッド１３から流れ出たフラックスと接することを防止することが可能である。このことによって、接合パッド溝１３ＢＧの各々から流れ出るフラックスの流れが不均一になることが防止され得る。
【００５６】
また、このようにすることで、実施例１の場合よりも多くの余剰のフラックスが発生しても隣接する他の素子搭載パッド１３から流れ出たフラックス同士の接触を防止することが可能である。従って、フラックスの塗布の際の誤差許容量が大きくなり、フラックスの塗布量の管理が容易となり、ひいては半導体装置１０Ａの製造時の歩留まりを向上させることができる。
【００５７】
また、上述の実施例においては、１つの基板１１上に、半導体素子１５を載置する素子搭載パッド１３を一列に３つ配する構成を例に説明したが、素子搭載パッド１３は、一列に１つ、２つまたは４つ以上配することとしてもよい。また、１つの基板１１上に複数列の素子搭載パッド１３を形成することとしてもよい。
【００５８】
また、上記実施例においては、素子搭載パッド１３の表面（上面）形成されている２本の接合パッド溝１３ＢＧからなる溝構造は、中心線ＸＣ及び中心線ＹＣに対して対称に形成されていることとした。しかし、溝構造は、中心線ＸＣ及び中心線ＹＣに対して対称に形成されていなくともよい。
【００５９】
また、上記実施例においては、基板溝１１Ｇが形成されている場合を例に説明したが、基板溝１１Ｇは形成されていなくともよい。この場合でも、余剰のフラックスＦＬがある場合には、図１の図中破線矢印の方向に、接合パッド溝１３ＢＧの各々から均等に素子搭載表面１１Ｓに流れ出る。従って、半導体素子１５の接合固定時に、フラックスの流れによって半導体素子１５が素子搭載パッド１３に対して移動することを防止することが可能である。
【００６０】
また、基板溝１１Ｇがない場合でも、当該余剰のフラックスが接合パッド溝１３ＢＧから素子搭載パッド１３の上記二辺ＲＳに沿った側面に向かって押し出される。言い換えれば、余剰のフラックスは、素子搭載表面１１Ｓ上の隣接する素子搭載パッド１３の間の領域に直接流れ出さない。従って、隣接する素子搭載パッド１３から流れ出たフラックス同士が接する可能性は低く、フラックスの流れの均一性が低下することを防止することが可能である。
【００６１】
また、上述の実施例及び変形例における、接合パッド溝１３ＢＧ及び基板溝１１Ｇの平面形状は、適宜組み合わせることが可能である。
【００６２】
また、上記実施例においては、接合パッド１３をＡｕＳｎで形成し、接合層１５ＣをＡｕまたはＡｕＳｎで形成するとした。しかし、接合パッド１３及び接合層１５Ｃは、これらが加熱により、互いに、例えば共晶すること等により、接合可能な組み合わせであれば他の材料で形成されていてもよい。
【００６３】
また、上記実施例においては、素子搭載パッド１３は、１の中心線ＸＣ一直線上に配列されているとした。しかし、素子搭載パッド１３一直線上に配される必要はない。素子搭載パッド１３は、例えば、千鳥配列等、配列方向と垂直方向に左右にずれながら配されていてもよい。
【００６４】
上述した実施例における種々の構成及び材料等は、例示に過ぎず、用途及び製造される装置等に応じて、適宜選択することができる。
【００６５】
また、上述の実施例においては、基板構造及び当該基板構造に半導体素子を搭載する半導体装置について説明したが、本発明の基板構造は、半導体装置以外にも適用可能である。すなわち、本発明の基板構造は、半導体素子以外の素子をフラックスを介して接合する場合にも利用可能である。また、本発明の基板構造は、半導体素子またはそれ以外の素子を、接着固定時に液状化させるタイプの接着剤を用いて搭載する場合にも利用可能である。
【符号の説明】
【００６６】
１０  基板構造
１０Ａ  半導体装置
１１  基板
１１Ｇ  基板溝
１１Ｓ  素子搭載面
１１ＡＲ  フラックス溜り領域
１３  素子搭載パッド
１３Ａ  土台パッド
１３Ｂ  接合パッド
１３ＡＧ  土台パッド溝
１３ＢＧ  接合パッド溝
１５  半導体素子
ＦＬ  フラックス
【図１Ａ】
0006713334.tif 000002
【図１Ｂ】
0006713334.tif 000003
【図１Ｃ】
0006713334.tif 000004
【図２】
0006713334.tif 000005
【図３】
0006713334.tif 000006
【図４】
0006713334.tif 000007
【図５】
0006713334.tif 000008
【図６】
0006713334.tif 000009