(57)【特許請求の範囲】
【請求項１】
直流回路が共通の複数のＰＷＭ電力変換器と、前記複数のＰＷＭ電力変換器を制御する駆動制御部と、前記複数のＰＷＭ電力変換器の出力を並列接続し、電動機を駆動する電力変換装置であって、
前記駆動制御部は、
前記ＰＷＭ電力変換器を構成する半導体素子のゲートを制御するためのＰＷＭ指令を出力するＰＷＭ制御器と、
前記複数のＰＷＭ電力変換器に供給される直流電圧値を検出する直流電圧検出手段と、
前記複数のＰＷＭ電力変換器の出力電流を、それぞれ検出する電流検出手段と、
並列接続台数により設定される正極側半導体素子及び負極側半導体素子をオン・オフさせるテストパルスを出力するテストパルス出力手段と、
当該電動機運転前に、前記テストパルス出力手段によって出力されたテストパルス発生時に出力された電流値を前記電流検出手段によって取得すると共に、前記直流電圧検出手段によって前記ＰＷＭ電力変換器の直流電圧を取得し、取得した電流値及び電圧値から敷設ケーブルインピーダンスを同定するインピーダンス同定手段と、
前記敷設ケーブルの仕様から算出される仕様ケーブルインピーダンスに対する前記インピーダンス同定手段によって同定された敷設ケーブルインピーダンスの割合を基に、横流抑制制御の調整ゲインを算出する調整ゲイン算出手段と、
当該電動機運転時に、前記電動機運転前に前記調整ゲイン算出手段によって算出された調整ゲインにより、前記ＰＷＭ制御器から出力されるＰＷＭ指令を補正するＰＷＭ指令補正手段と、
を備えたことを特徴とする電力変換装置。
【請求項２】
前記インピーダンス同定手段は、
前記複数のＰＷＭ電力変換器が、第１のＰＷＭ電力変換器及び第２のＰＷＭ電力変換器からなる並列接続台数が２台で構成されている場合、前記第１のＰＷＭ電力変換器から前記第２のＰＷＭ電力変換器に敷設ケーブルを介して電流が流れるように、前記第１のＰＷＭ電力変換器の正極側に接続された半導体素子をオンする前記テストパルス指令を出力し、前記第２のＰＷＭ電力変換器には、前記第１のＰＷＭ電力変換器に前記テストパルス指令を与えた同相の負極側に接続された半導体素子をオンする前記テストパルス指令を出力し、前記第１のＰＷＭ電力変換器出力に接続された敷設ケーブルに流れる電流及び前記第２のＰＷＭ電力変換器出力に接続された前記敷設ケーブルに流れる電流値を前記電流検出手段によって取得すると共に、前記直流電圧検出手段によって前記直流回路の直流電圧を取得し、この取得した電流値及び電圧値から敷設ケーブルインピーダンスを同定することを特徴とする請求項１記載の電力変換装置。
【請求項３】
前記インピーダンス同定手段は、
前記ＰＷＭ電力変換器が、第１のＰＷＭ電力変換器、第２のＰＷＭ電力変換器及び第３のＰＷＭ電力変換器からなる並列接続台数が３台で構成されている場合、前記第１のＰＷＭ電力変換器から前記第２のＰＷＭ電力変換器、前記第２のＰＷＭ電力変換器から前記第３のＰＷＭ電力変換器及び前記第３のＰＷＭ電力変換器から前記第１のＰＷＭ電力変換器にそれぞれ接続された敷設ケーブルを介して電流が流れるようにテストパルス指令を出力し、前記第１のＰＷＭ電力変換器出力に接続された敷設ケーブルに流れる電流、前記第２のＰＷＭ電力変換器出力に接続された前記敷設ケーブルに流れる電流値及び前記第３のＰＷＭ電力変換器出力に流れる電流を前記電流検出手段によって取得すると共に、前記直流電圧検出手段によって前記直流回路の直流電圧を取得し、この取得した電流値及び電圧値から敷設ケーブルインピーダンスを同定することを特徴とする請求項１記載の電力変換装置。
【請求項４】
前記駆動制御部はさらに、前記電流検出手段により検出した前記複数のＰＷＭ電力変換器の出力電流値の平均電流を算出する平均電流算出手段と、
前記電流検出手段により取得した前記複数のＰＷＭ電力変換器ごとの出力電流値から前記平均電流算出手段で算出された平均電流を減算して電流偏差を検出する電流偏差検出手段と、
前記電流偏差検出手段で算出した電流偏差と前記調整ゲイン算出手段で算出した調整ゲイン及び比例ゲインとの積により電流偏差補正値を算出する電流偏差補正値算出手段と、
前記電流偏差補正値算出手段で算出された電流偏差補正値から所定の要件を満たす場合に前記ＰＷＭ指令のオン信号を遅延するオンディレイ値を設定するオンディレイ設定手段と、
を備えたことを特徴とする請求項１記載の電力変換装置。
【請求項５】
前記所定の要件は、
前記電流偏差補正値が正の値であり、かつ、上限リミット値を超えない場合に当該電流偏差補正値に基づくオンディレイ値を設定することを特徴とする請求項４記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、ＰＷＭ電力変換器の出力を並列接続した大容量インバータにおける横流抑制制御手段を備えた電力変換装置に関する。
【背景技術】
【０００２】
大容量の電動機を駆動する場合、その速度及びトルクを制御するＰＷＭ電力変換器（以下、インバータと称する。)も大容量化する必要がある。インバータを大容量化する方法の一つに、複数のインバータの出力を並列接続し、出力電流を増加させる方法がある。【０００３】
単巻線電動機の場合、各インバータを結合リアクトル経由で電動機に接続し駆動させるが、インバータ素子のスイッチング遅延の個体差、ケーブルインピーダンスのばらつきなどにより出力電流にアンバランスが生じる。このアンバランスによりインバータ間に横流と呼ばれる不要な循環電流が流れる。【０００４】
この横流を抑制する制御手法として、特許文献１や、電気学会半導体電力変換研究会資料SPC-00-45(2000年6月)第４７項から５３項、特許文献２などがある。これらは、横流抑制制御ゲインを適切に設定することが前提で、結合リアクトルを小形化するものであり、リアクトルレスでのインバータ並列接続による電動機駆動を可能にする手法ではない。【０００５】
上記の他、リアクトルレスでインバータ並列運転を可能とする横流抑制制御法として、富士電機技報資料<高性能ベクトル制御形インバータ「FRENIC-VG」>(2012 Vol.85 No.3 )の第２００項から２０１項、特許文献３に記載された方法がある。前者はモータ配線を結合リアクトルの代わりに利用するもので、ケーブル配線長を１０ｍ以上とする制約が存在する。後者は駆動対象が複巻線電動機の場合で、固定子巻線間の磁気的結合をリアクトルの代わりとして利用することによりリアクトルレスによる装置の小型化、コスト低減効果を得るものである。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特許第２５１５９０３号公報
【特許文献２】特開２００３−１３４８３２号公報
【特許文献３】特開２００２−１０６８４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上述した先行技術文献では横流抑制制御性能が最適化、つまり横流抑制制御ゲインが適切に設定されていることが前提である。ゲインの決定手法は経験則的に、また伝達関数の安定条件より導出するなど様々であるが、いずれも導出したゲインは目安であり、実際には実機でのチューニングが必要となる。横流抑制制御においてはゲインを適切に設定していなければ、抑制効果が期待できず、ゲイン不適合により電流アンバランスが増大するという課題があった。特にケーブルインピーダンスに頼ったリアクトルレスでのインバータ並列接続による電動機駆動では、敷設ごとに異なるケーブル長の差異を反映するため、実機でのゲイン調整が、効果的な横流抑制制御に求められる。【０００８】
本発明は、上述した課題を解決するためになされたもので、
リアクトルレスのインバータ並列接続における電動機駆動システムにおいて、当該電動機の運転前に、当該システムを構成するインバータにテストパルスを出力し、その際のインバータ直流電圧および応答電流から、敷設されたケーブルインピーダンスを事前に同定することにより、横流抑制制御ゲインを調整し、敷設状況に左右されない横流抑制制御手段を備えた電力変換装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明の請求項１記載の電力変換装置は、
直流回路が共通の複数のＰＷＭ電力変換器と、前記複数のＰＷＭ電力変換器を制御する駆動制御部と、前記複数のＰＷＭ電力変換器の出力を並列接続し、電動機を駆動する電力変換装置であって、
前記駆動制御部は、
前記ＰＷＭ電力変換器を構成する半導体素子のゲートを制御するためのＰＷＭ指令を出力するＰＷＭ制御器と、
前記複数のＰＷＭ電力変換器に供給される直流電圧値を検出する直流電圧検出手段と、
前記複数のＰＷＭ電力変換器の出力電流を、それぞれ検出する電流検出手段と、
並列接続台数により設定される正極側半導体素子及び負極側半導体素子をオン・オフさせるテストパルスを出力するテストパルス出力手段と、
当該電動機運転前に、前記テストパルス出力手段によって出力されたテストパルス発生時に出力された電流値を前記電流検出手段によって取得すると共に、前記直流電圧検出手段によって前記ＰＷＭ電力変換器の直流電圧を取得し、取得した電流値及び電圧値から敷設ケーブルインピーダンスを同定するインピーダンス同定手段と、
前記敷設ケーブルの仕様から算出される仕様ケーブルインピーダンスに対する前記インピーダンス同定手段によって同定された敷設ケーブルインピーダンスの割合を基に、横流抑制制御の調整ゲインを算出する調整ゲイン算出手段と、
当該電動機運転時に、前記電動機運転前に前記調整ゲイン算出手段によって算出された調整ゲインにより、前記ＰＷＭ制御器から出力されるＰＷＭ指令を補正するＰＷＭ指令補正手段と、
を備えたことを特徴とする電力変換装置である。
【００１０】
ここで仕様ケーブルインピーダンスとは、電力変換装置の出力側に使用されるケーブルの仕様上の単位長あたりの敷設ケーブルインピーダンスと、各バンクの前記ＰＷＭ電力変換器から電動機までの敷設ケールの長さとの積で示されるインピーダンスの値である。
【発明の効果】
【００１１】
この発明によれば、リアクトルレスのインバータ並列接続における電動機駆動システムにおいて、電動機運転前のテストパルスによる各相のケーブルインピーダンス同定および横流抑制制御調整ゲインの最適化により、敷設状況に左右されずに、横流抑制制御の制御性能を最適化できるとともに、調整員による横流抑制制御ゲインの実機での調整を省略することができるオートチューニングが可能となる。
【図面の簡単な説明】
【００１２】
【図１】実施例１に係るリアクトルレスでインバータ２台並列接続したときの交流電動機駆動システム１の概略構成図。
【図２】図１に示すリアクトルレスでインバータ２台並列接続したときのＲ相での横流抑制制御部３６の動作を説明するブロック図。
【図３】実施例１に係るインバータＮ台並列接続したときの交流電動機駆動システム１Ａの概略構成図及びＡバンクインバータ２０ＡのＵアーム及びＸアームの半導体素子のゲートを制御する横流抑制制御部３６の動作を説明するブロック図。
【図４】実施例1に係るインバータの並列接続台数が２台の場合のテストパルスによるＲ相における敷設ケーブルインピーダンス同定及び調整ゲイン算出方法を示す図。
【図５】実施例1に係るインバータの並列接続台数が３台の場合のテストパルスによるＲ相における敷設ケーブルインピーダンス同定及び調整ゲイン算出方法を示す図。
【図６】実施例1に係る横流抑制制御調整ゲイン最適化及び運転時の動作フローチャート。
【発明を実施するための形態】
【００１３】
以下、図面を参照して本発明の実施例について説明する。
【実施例１】
【００１４】
図１は、実施例１に係るリアクトルレスでインバータ２台並列接続したとき（すなわち２バンク構成）の電動機駆動システム１の構成図である。【００１５】
電動機駆動システム１は、Ａバンクインバータ２０Ａ（ＰＷＭ電力変換器）、Ｂバンクインバータ２０Ｂ（ＰＷＭ電力変換器）及び駆動制御部３０を有して構成される。ここでＡバンク２０Ａ及びＢバンクインバータ２０Ｂは各々６アーム構成の３相ＰＷＭ変換器である。【００１６】
Ａバンクインバータ２０Ａ出力のＡバンク電力線２１ＡとＢバンクインバータ２０Ｂ出力のＢバンク電力線２１Ｂを電動機４０の端子側で並列接続した構成となっている。【００１７】
Ａバンクインバータ２０Ａ及びＢバンクインバータ２０Ｂは、各アームがＩＧＢＴ(Insulated Gate Bipolar Transistor)等の半導体素子を用いた電圧型インバータであり、入力側は、図示されていない直流電源（Ｐ極、Ｎ極）に接続される。なお、Ｐ極―Ｎ極間に接続された平滑コンデンサ１０は、Ａバンクインバータ２０Ａ及びＢバンクインバータ２０Ｂに供給する直流に含まれる脈流を取り除き平滑にする。
【００１８】
Ａバンクインバータ２０Ａ出力のＡバンク電力線２１Ａ及びＢバンクインバータ２０Ｂ出力のＢバンク電力線２１Ｂからは、Ｒ相、Ｓ相、Ｔ相からなる３相交流電力が出力される。
【００１９】
Ａバンクインバータ２０Ａの３相交流出力（Ｒ相、Ｓ相、Ｔ相）及びＢバンクインバータ２０Ｂの３相交流出力（Ｒ相、Ｓ相、Ｔ相）は、電動機４０の３相入力端子４１にＲ相、Ｓ相、Ｔ相ごとに接続される。【００２０】
また、Ａバンク電力線２１Ａの電流ＩＡ（Ｒ相電流ＩＡＲ、Ｓ相電流ＩＡＳ、Ｔ相電流ＩＡＴの総称）は、Ａバンク電流センサ２２Ａにより検出され、Ａ／Ｄ変換器（Analog to Digital Conversion）３１ｂに入力される。同様に、Ｂバンク電力線２１Ｂの電流ＩＢ（Ｒ相電流ＩＢＲ、Ｓ相電流ＩＢＳ、Ｔ相電流ＩＢＴの総称）は、Ｂバンク電流センサ２２Ｂにより検出され、Ａ／Ｄ変換器３１ｃに入力される。【００２１】
このような接続を行うことにより、電動機４０は、並列接続されたＡバンクインバータ２０Ａ及びＢバンクインバータ２０Ｂによって駆動され、駆動時の電流がＡバンク電流センサ２２Ａ及びＢバンク電流センサ２２Ｂによって検出される。【００２２】
上記駆動制御部３０は、Ａ／Ｄ変換器３１ａ・３１ｂ・３１ｃ、電流制御器３２、ＰＷＭ制御器３３、インピーダンス同定部３４、調整ゲイン算出部３５及び横流抑制制御部３６などを有して構成される。【００２３】
Ａ／Ｄ変換器３１ａは、Ａバンクインバータ２０Ａ及びＢバンクインバータ２０Ｂに供給される上記Ｐ極―Ｎ極間の直流電圧（アナログデータ）をデジタルデータの電圧値（以下、電圧と称する。）に変換する（直流電圧検出手段）。変換された直流電圧は、インピーダンス同定部３４に入力される。
【００２４】
Ａ／Ｄ変換器３１ｂは、Ａバンク電流センサ２２Ａによって検出されたＡバンク電力線２１Ａの３相分の電流値ＩＡＲ、ＩＡＳ、ＩＡＴ（アナログデータ）をデジタルデータの電流値（以下、Ａバンクインバータ出力電流ＩＡＲ、ＩＡＳ、ＩＡＴと称する。）に変換する。）に変換する（電流検出手段）。変換されたＡバンクインバータ出力電流ＩＡＲ、ＩＡＳ、ＩＡＴは、電流制御器３２、インピーダンス同定部３４及び横流抑制制御部３６に入力される。尚、上記３相分の電流値ＩＡＲ、ＩＡＳ、ＩＡＴは瞬時値を示す。
【００２５】
Ａ／Ｄ変換器３１ｃは、Ｂバンク電流センサ２２Ｂによって検出されたＢバンク電力線２１Ｂの３相分の電流値ＩＢＲ、ＩＢＳ、ＩＢＴ（アナログデータ）をデジタルデータの電流値（以下、Ｂバンクインバータ出力電流と称する。）に変換する（電流検出手段）。変換されたＢバンクインバータ出力電流は、電流制御器３２、インピーダンス同定部３４（インピーダンス同定手段）及び横流抑制制御部３６に入力される。尚、上記３相分の電流値ＩＢＲ、ＩＢＳ、ＩＢＴは瞬時値を示す。
【００２６】
電流制御器３２は、Ａ／Ｄ変換器３１ｂから取得したＡバンクインバータ出力電流ＩＡＲ、ＩＡＳ、ＩＡＴ及びＡ／Ｄ変換器３１ｃから取得したＢバンクインバータ出力電流ＩＢＲ、ＩＢＳ、ＩＢＴから、各相毎にＡバンクインバータ２０ＡとＢバンクインバータ２０Ｂの出力電流の平均電流ＩａｖＲ、ＩａｖＳ、ＩａｖＴを平均化処理部３９で算出する（平均化処理手段）。算出された各相ごとの平均電流ＩａｖＲ、ＩａｖＳ、ＩａｖＴ及び事前に設定された基準電流ＩＳから基準電圧ＶＳを生成して出力する。【００２７】
上記基準電流ＩＳは、各相ごとに設定されたＲ相基準電流ＩＳＲ、Ｓ相基準電流ＩＳＳ、Ｔ相基準電流ＩＳＴの総称である。同様に上記基準電圧ＶＳは、各相ごとに設定されたＲ相基準電圧ＶＳＲ、Ｓ相基準電圧ＶＳＳ、Ｔ相基準電圧ＶＳＴの総称である。以下、説明を簡略化するため、特に指定した場合を除き、上記基準電流ＩＳ及び基準電圧ＶＳを用いて説明する場合がある。【００２８】
ＰＷＭ制御器３３は、電流制御器３２から出力された基準電圧ＶＳを入力し、６アーム分のＰＷＭ指令を設定して出力する。出力されたＰＷＭ指令は、横流抑制制御部３６に入力される。【００２９】
横流抑制制御部３６は、入力されたＡバンクインバータ出力電流ＩＡ、Ｂバンクインバータ出力電流ＩＢ、ＰＷＭ指令及び調整ゲイン算出部３５で同定された３相分の調整ゲインＧＬから、Ａバンクインバータの各６アームのゲート信号（ＵＡＧ、ＸＡＧ、ＶＡＧ、ＹＡＧ、ＷＡＧ、ＺＡＧ）及びＢバンクインバータの各６アームのゲート信号（ＵＢＧ、ＸＢＧ、ＶＢＧ、ＹＢＧ、ＷＢＧ、ＺＢＧ）が出力される。【００３０】
Ａバンクインバータの各ゲート信号（ＵＡＧ、ＸＡＧ、ＶＡＧ、ＹＡＧ、ＷＡＧ、ＺＡＧ）は、Ａバンクインバータの各アームを構成する半導体素子のゲートに入力される。【００３１】
同様に、Ｂバンクインバータの各ゲート信号（ＵＢＧ、ＸＢＧ、ＶＢＧ、ＹＢＧ、ＷＢＧ、ＺＢＧ）は、Ｂバンクインバータを構成する半導体素子のゲートに入力される。【００３２】
Ａバンクインバータ２０Ａを構成する各アーム及びＢバンクインバータ２０Ｂを構成する各アームは、それぞれ入力されたゲート信号によってスイッチング動作を行い、３相交流電力のＲ相、Ｓ相及びＴ相の電圧・電流が出力される。  
駆動制御部３０の算出、演算等の処理は、マイコン、ＤＳＰ(Digital Signal Processor)、システムＬＳＩ等によって実現される。電動機４０には誘導電動機、同期電動機が用いられる。【００３３】
図２は、図１に示す構成でインバータ２台並列接続したときの、ＡバンクのＲ相及びＢバンクのＲ相での横流抑制制御部３６の動作を説明するブロック図である。ＡバンクのＳ相及びＴ相並びにＢバンクのＳ相及びＴ相での横流抑制制御部３６での動作は基本的に同様であるため、省略し、異なる部分の説明が必要な場合はその都度説明する。【００３４】
横流抑制制御部３６は、電流偏差検出部３６２Ａ，３６２Ｂ、一次遅れフィルタ部３６３Ａ，３６３Ｂ、調整・比例ゲイン部３６４Ａ，３６４Ｂ、リミッタ３６５Ａ，３６５Ｂ、反転部３６６Ａ，３６６Ｂ、リミッタ３６７Ａ，３６７Ｂ、オンディレイ部３６８Ａ,３６８Ｂ，３６９Ａ，３６９Ｂなどを有して構成される。【００３５】
横流抑制制御部３６による横流抑制制御方法は、バンク間に横流が存在する場合、バンクを構成するインバータ間の出力電流偏差から、後述するＰＷＭ指令のオンディレイ値を算出し、当該オンディレイ値を制御することにより、ケーブルのインピーダンスのみで負荷電流を均等化する方法であり、複巻線電動機を必要とせず、リアクトルレスでのインバータ並列接続による電動機駆動が可能である。【００３６】
以下、図示した横流抑制制御部３６の構成を示すブロック図を参照しながら説明する。なお、図示した例はＲ相について図示したブロック図であるが、Ｓ相、Ｔ相も同様に構成される。【００３７】
平均化処理部３９（平均電流算出手段）は、ＡバンクインバータＲ相出力電流ＩＡＲ、ＢバンＲ相クインバータ出力電流ＩＢＲの平均電流ＩａｖＲを数式１の式（１）〜（３）により算出する。なお、同様にＳ相平均電流ＩａｖＳ及びＴ相平均電流ＩａｖＴも算出される。
【数式１】
【００３８】
0006678774.tif 000002
電流偏差検出部（電流偏差検出手段）３６２Ａは、ＡバンクインバータＲ相出力電流ＩＡＲから平均化処理部３９で算出した平均電流ＩａｖＲを減算し、平均電流ＩａｖＲからの電流偏差ΔＩＡＲを検出し、一次遅れフィルタ部３６３Ａに入力する。
【００３９】
一次遅れフィルタ部３６３Ａは、電流偏差検出部３６２Ａから入力された電流偏差ΔＩＡＲのリプルを除くため一次遅れフィルタ３６３Ａを通してノイズを除去し、調整・比例ゲイン部３６４Ａに入力する。なお、一次遅れフィルタ部３６３Ａの時定数は瞬時値制御に見合った、演算速度や回路インピーダンス、制御回路の応答時間等で適切に選定される。
【００４０】
調整・比例ゲイン部３６４Ａ（調整ゲイン・比例ゲイン算出手段）は、一次遅れフィルタ部３６３Ａから入力された電流偏差ΔＩＡＲと調整ゲイン算出部３５から出力されるＲ相の調整ゲインＧＬＲ及び比例ゲインＫＰとの積を用いて電流偏差補正値ＩＡＣＲを数式２の式（４）により算出する（電流偏差補正値算出手段）。
【数式２】
【００４１】
0006678774.tif 000003
リミッタ３６５Ａは、ＡバンクＲ相の電流偏差補正値ＩＡＣＲが正の値であり、かつ、上限リミット値ＵＬを超えないか判定し、超えない場合には、当該電流偏差補正値ＩＡＣＲに基づき、ＰＷＭ指令のオン信号を遅延するオンディレイ値を設定して（オンディレイ設定手段）、オンディレイ部３６８Ａに出力する。
【００４２】
オンディレイ部３６８Ａは、ＰＷＭ制御器３３から出力されたＵアームのＰＷＭ指令ＵＧＲをリミッタ３６５Ａから入力したオンディレイ値経過後に、Ａバンクインバータ２０Ａの半導体素子ＵＡをオンするゲート信号ＵＡＧを出力する（ＰＷＭ指令補正手段）。すわわち、上式（４）で示す電流偏差補正値ＩＡＣＲの値が正の値の場合は、Ａバンクインバータ２０Ａの出力電流ＩＡＲが平均電流ＩａｖＲより大きい値を示していることから、ＡバンクインバータＲ相出力電流ＩＡＲを減少させるために、オンディレイ値経過後に、Ａバンクインバータ２０Ａの半導体素子ＵＡをオンするゲート信号ＵＡＧを出力する。
【００４３】
図示した例では、Ａバンクインバータ２０ＡのＲ相のＵアーム及びＸアームは半導体素子ＵＡ及びＸＡを有して構成され、半導体素子ＵＡと半導体素子ＸＡとは半導体素子のオン・オフするタイミングが相反していることから、ＡバンクＲ相の電流偏差補正値ＩＡＣＲを反転部３６６Ａで反転する。リミッタ３６７Ａは、反転したＡバンクＲ相の電流偏差補正値ＩＡＣＲが上限リミットＵＬを超えないか判定し、超えない場合には、当該電流偏差補正値ＩＡＣＲに基づくオンディレイ値を設定して、オンディレイ部３６９Ａに出力する。
【００４４】
なお、リミッタ３６５Ａ及び３６７Ａは、入力が負の値の場合、出力はゼロとし、入力が上限リミットＵＬを越えた場合はリミットＵＬを出力する。
【００４５】
オンディレイ部３６９Ａは、ＰＷＭ制御器３３から出力されたＸアームのＰＷＭ指令ＸＧＲをリミッタ３６７Ａから入力したオンディレイ値経過後に、Ａバンクインバータ２０Ａの半導体素子ＸＡをオンするゲート信号ＸＡＧを出力する。
【００４６】
以上、インバータ２台並列接続したときの、ＡバンクのＲ相での横流抑制制御を主に説明したが、図２に示されているように、ＢバンクＲ相での横流抑制制御も同様であり、Ｂバンクインバータ２０Ｂの半導体ＵＢをオンするゲート信号ＵＢＧ及びＸＢＧが出力される。
【００４７】
図３は、実施例１に係るインバータＮ台並列接続したときの交流電動機駆動システム１Ａの概略構成図及びＡバンクインバータ２０ＡのＲ相のゲートを制御する横流抑制制御部３６の動作を説明するブロック図である。図３（１）は同一の直流母線Ｐ極、Ｎ極に接続されたＡバンクインバータ２０Ａから第Ｎバンクインバータ２０Ｎまでが並列に接続され、その交流出力は入力端子４１にて電動機４０に接続されている。図３（２）は、Ａバンクインバータ２０ＡのＲ相半導体素子のゲートを制御する横流抑制制御部３６の動作をＡバンクインバータ２０ＡのＵアームとＸアームの半導体素子のゲートの制御について説明するブロック図である。
【００４８】
図３において、図１と同一部分は同一の符号を付し、その説明を省略し、変更になる部分を主に説明する。
【００４９】
図３（１）に示すＡバンク電力線２１Ａ〜第Ｎバンク電力線２１Ｎから、それぞれ、Ｒ相、Ｓ相、Ｔ相からなる３相交流電力が出力される。Ａバンク電力線２１Ａ〜第Ｎバンク電力線２１ＮのＲ相、Ｓ相、Ｔ相の電力線は電動機４０の３相入力端子４１にＲ相、Ｓ相、Ｔ相ごとに接続される。
【００５０】
図３（２）に示す横流抑制制御部３６は、平均化処理部３９、電流偏差検出部３６２Ａ（電流偏差検出手段）、一次遅れフィルタ部３６３Ａ、調整・比例ゲイン部３６４Ａ、リミッタ３６５Ａ、オンディレイ部３６６Ａ（オンディレイ値算出手段）、反転部３６７Ａ、上限リミット部３６８Ａ及びオンディレイ部３６９Ａなどを有して構成される。
【００５１】
ここで、電流偏差検出部３６２Ａ（電流偏差検出手段）、一次遅れフィルタ部３６３Ａ、調整・比例ゲイン部３６４Ａ、リミッタ３６５Ａ、オンディレイ部３６６Ａ（オンディレイ値算出手段）、反転部３６７Ａ、上限リミット部３６８Ａ及びオンディレイ部３６９Ａの動作は、図２に示すＲ相での横流抑制制御部３６の動作と同様であり、その説明を省略する。
【００５２】
図示した平均化処理部３９（平均電流算出手段）は、ＡバンクインバータＲ相出力電流ＩＡＲ〜第ＮバンクインバータＲ相出力電流ＩＮＲの平均電流ＩａｖＲを数式３の式（５）により算出する。なお、同様にＳ相平均電流ＩａｖＳ及びＴ相平均電流ＩａｖＴ（式（６）及び式（７））も算出さされる。
【数式３】
【００５３】
0006678774.tif 000004
電流偏差検出部３６２Ａは、第１バンクインバータＲ相出力電流ＩＲＡから上記インバータＲ相出力電流の平均電流ＩａｖＲを減算し、平均電流ＩａｖＲからの電流偏差ΔＩＡＲを算出する。リミッタ３６５Ａは、上記式（４）により算出されたＡバンクＲ相の電流偏差補正値ＩＡＣＲが正の値で、かつ、上限リミット値ＵＬを超えないか判定し、超えない場合には、当該電流偏差補正値ＩＡＣＲに基づくオンディレイ値を設定して、オンディレイ部３６８Ａに出力する。なお、リミッタ３６５Ａは、入力が負の値の場合、出力はゼロとし、入力が上限リミットＵＬを越えた場合はリミットＵＬを出力する。
【００５４】
オンディレイ部３６８Ａは、ＰＷＭ制御器３３から出力されたＲ相のＰＷＭ指令ＵＧをリミッタ３６５Ａから入力したオンディレイ値経過後に、ＡバンクＲ相インバータ２０ＡのＵアームをオンするゲート信号ＵＡＧを出力する。なお、反転部３６６Ａ、リミッタ３６７Ａ及びオンディレイ部３６９Ａの動作は、図２の説明と同様であり、オンディレイ部３６９Ａは、ＰＷＭ制御器３３から出力されたＲ相のＰＷＭ指令ＸＧＲをリミッタ３６７Ａから入力したオンディレイ値経過後に、Ａバンクインバータ２０ＡのＸアームをオンするゲート信号ＸＡＧを出力する。
【００５５】
図４は、実施例１に係るインバータの並列接続台数が２台の場合のテストパルスによるＲ相における敷設ケーブルインピーダンス同定及び調整ゲイン算出方法を示す図である。
【００５６】
本実施例では、上記リアクトルの代わりに敷設したケーブルインピーダンスを利用する。
【００５７】
電動機４０を運転する前に、駆動制御部３０は、並列接続された２台のインバータ（Ａバンクインバータ２０Ａ、Ｂバンクインバータ２０Ｂ）のうち、Ａバンクインバータ２０Ａには、Ｐ極側に接続された半導体素子ＵＡをオンさせるテストパルス指令を出力し、Ｂバンクインバータ２０ＢにはＮ極側に接続された半導体素子ＸＢをオンさせるテストパルス指令を出力する。このテストパルス出力時の直流電圧Ｖｄｃと、テストパルス出力による応答電流（ＩＡＲ、ＩＢＲ）からケーブルインピーダンス（ＬＡＲ＋ＬＢＲ）をインピーダンス同定部３４により同定する。同様に、Ｓ相についても実施することにより、ケーブルインピーダンス（ＬＡＳ＋ＬＢＳ）が同定され、Ｔ相について実施することにより、ケーブルインピーダンス（ＬＡＴ＋ＬＢＴ）が同定される。
【００５８】
上記テストパルスは、駆動制御部３０の横流抑制制御部３６の出力と接続されたドライブ回路３７から、Ａバンクインバータ２０Ａを構成するＰ極側半導体素子ＵＡのゲートに対してＡバンクインバータゲート信号ＵＡＧとして出力される。同様に、Ｂバンクインバータ２０Ｂを構成するＮ極側半導体素子のゲートに対してＢバンクインバータゲート信号ＸＢＧとして出力される。なお、図示したドライブ回路３７は、駆動制御部３０の外部に設けられているが、横流抑制制御部３６の機能として内部に設けられていても本発明の構成要件を満たす。
【００５９】
大容量電動機のインピーダンスは、ケーブルのインピーダンスに比べて遥かに大きいため、電動機４０を介した電流経路には電流が流れないものとして無視できる。
【００６０】
よって、Ｒ相の敷設ケーブルインピーダンス（ＬＡＲ＋ＬＢＲ）は数式４の式（８）で求めることができる。
【数式４】
【００６１】
0006678774.tif 000005
ここでＶｄｃは直流回路の電圧であり、Ｔｐはテストパルスとして出力されるゲート信号ＵＢＧ及びＸＢＧのパルス幅であり、ＩＰＲはテストパルスを出力した時に電流センサ２２ＡＲ及び電流センサ２２ＢＲで測定されるＲ相の応答電流（ＩＡＲ、ＩＢＲ）の絶対値のピーク値である。Ｖｆは半導体素子ＵＡと半導体素子ＸＢの順電圧降下の合計値である。
【００６２】
尚、応答電流ＩＡＲとＩＢＡは基本的には等しい値であるが、異なる場合はＩＡＲとＩＢＲのピーク値の平均を使用しても良い。同様な手法でＳ相の敷設ケーブルインピーダンス（ＬＡＳ＋ＬＢＳ）及びＴ相の敷設ケーブルインピーダンス（ＬＡＴ＋ＬＢＴ）を求めることができる。同定されたたＲ相の敷設ケーブルインピーダンス（ＬＡＲ＋ＬＢＲ）、Ｓ相の敷設ケーブルインピーダンス（ＬＡＳ＋ＬＢＳ）及びＴ相の敷設ケーブルインピーダンス（ＬＡＴ＋ＬＢＴ）はインパーダンス同定部３４から調整ゲイン算出部３５に送られる。
【００６３】
この結果、施設状況によらず、図１に示す調整ゲイン算出部３５は、横流抑制制御ゲインを最適化するためのＲ相調整ゲインＧＬＲを、仕様ケーブルインピーダンスＬＳＰＥＣに対する敷設ケーブルインピーダンス（ＬＡＲ＋ＬＢＲ）の割合として数式５の式（９）により算出する。
【数式５】
【００６４】
0006678774.tif 000006
ゲイン最適化は、上記算出したＲ相調整ゲインＧＬＲに横流抑制制御の標準化設定比例ゲインＫｐを乗じることにより可能になる。
【００６５】
上述したＲ相調整ゲインＧＬＲはＡバンクインバータ及びＢバンクインバータ間のＲ相に付いて算出したものだが、同様に、Ａバンクインバータ及びＢバンクインバータ間のＳ相調整ゲインＧＬＳ並びにＡバンクインバータ及びＢバンクインバータ間のＴ相調整ゲインＧＬＴが算出される。
【００６６】
一般にＲ相、Ｓ相及びＴ相の電力線は、同一ケーブルに収納されて敷設されるため、相の違いによりケーブルインピーダンス（ＬＡ＋ＬＢ）が異なる値になることは少ないと想定されるが、異なる場合は、上述したテストパルスによる測定の結果に基づき算出された相ごとの調整ゲインＧＬ（調整ゲインＧＬＲ、ＧＬＳ、ＧＬＴを特に区別しない場合の総称）、を使用することができる。なお、上記ケーブルインピーダンスＬＡはケーブルインピーダンスＬＡＲ、ＬＡＳ、ＬＡＴを特に区別しない場合の総称であり、ケーブルインピーダンスＬＢは、ケーブルインピーダンスＬＢＲ、ＬＢＳ、ＬＢＴを特に区別しない場合の総称である。
【００６７】
図２に示す様に、上記で算出したＧＬＲが、上記２台のインバータ駆動時、調整・比例ゲイン部３６４Ａおよび３６４Ｂに送られ、ＡバンクのＵアームとＸアーム及びＢバンクのＵアームとＸアームのそれぞれを構成する半導体素子のゲート信号のオンディレイの調整を行う。このようにしてＲ相のＡバンクとＢバンク間の横流抑制制御がなされる。
【００６８】
ＡバンクインバータＳ相及びインバータＴ相、並びにＢバンクインバータＳ相及びインバータＴ相を構成する各Ｖ、Ｙ、Ｗ、Ｚアームの半導体素子のゲート信号も同様に出力される。
【００６９】
この結果、並列接続された２台のインバータの間の横流を抑制することができる。
【００７０】
上述した本実施例の横流抑制制御は、電流の偏差に比例ゲインＫＰ（仕様で定められたインピーダンス分だけケーブル敷設された場合）を乗じた出力をオンディレイ時間として扱っており、片極性ではあるが一種の電流制御と見なすことが出来る。
【００７１】
また、負荷がインダクタンスＬの場合の比例ゲインＫＰで構成された閉ループ電流制御系においては、遅延のない理想的な伝達関数の時定数はＬ／ＫＰで表され、比例ゲインとインダクタンスの割合を一定にすることで時定数は不変となる。
【００７２】
これらの関係から、ケーブルの仕様インピーダンスに対する敷設インピーダンスの割合を算出し、横流抑制制御の比例ゲインに乗じることで応答性を劣化させることなく、一定に保つことが可能となる。
【００７３】
図５は、実施例１に係るインバータの並列接続台数が３台の場合のテストパルスによるＲ相における敷設ケーブルインピーダンス同定及び調整ゲイン算出方法を示す図である。
【００７４】
図４に示すインバータの並列接続台数が２台の場合のテストパルスによるＲ相における敷設ケーブルインピーダンス同定及び調整ゲイン算出方法と基本的な考え方は同一であるため、同一部分には同一符号を用いると共にその説明を省略し、異なる部分の説明を行う。
【００７５】
電動機４０を運転する前に、駆動制御部３０は、並列接続された３台のインバータ（Ａバンクインバータ２０Ａ、Ｂバンクインバータ２０Ｂ、Ｃバンクインバータ２０Ｃ）に対して以下に示すテストパルス指令を出力する。
【００７６】
（１）Ａバンクインバータ２０ＡにはＰ極側半導体素子ＵＡをオンさせるテストパルス指令を出力し、Ｂバンクインバータ２０ＢにはＮ極側半導体素子ＸＢをオンさせるテストパルス指令を出力する。このテストパルス出力時の直流電圧Ｖｄｃと、テストパルス出力による応答電流（ＩＡＲ、ＩＢＲ）からケーブルインピーダンス（ＬＡＲ＋ＬＢＲ）を同定する。これを各相にて実施する。
【００７７】
（２）次に、Ｂバンクインバータ２０ＢにはＰ極側半導体素子ＵＢをオンさせるテストパルス指令を出力し、ＣバンクＲ相インバータ２０ＣにはＮ極側半導体素子ＸＣをオンさせるテストパルス指令を出力する。このテストパルス出力時の直流電圧Ｖｄｃと、テストパルス出力による応答電流（ＩＢＲ、ＩＣＲ）からケーブルインピーダンス（ＬＢＲ＋ＬＣＲ）を同定する。これを各相にて実施する。
【００７８】
（３）次に、ＣバンクＲ相インバータ２０ＣにはＰ極側半導体素子ＵＣをオンさせるテストパルス指令を出力し、ＡバンクＲ相インバータ２０ＡにはＮ極側半導体素子ＸＡをオンさせるテストパルス指令を出力する。このテストパルス出力時の直流電圧Ｖｄｃと、テストパルス出力による応答電流（ＩＣＲ、ＩＡＲ）からケーブルインピーダンス（ＬＣＲ＋ＬＡＲ）を同定する。これを各相にて実施する。
【００７９】
なお、ケーブルインピーダンス（ＬＡＲ＋ＬＢＲ＋ＬＣＲ）の同定方法は、例えば、上記（１）〜（３）で同定したケーブルインピーダンス（ＬＡＲ＋ＬＢＲ）、（ＬＢＲ＋ＬＣＲ）及び（ＬＣＲ＋ＬＡＲ）の値を合計すると、２×（ＬＡＲ＋ＬＢＲ＋ＬＣＲ）となるので、算出した合計値を２で除することによりケーブルインピーダンス（ＬＡＲ＋ＬＢＲ＋ＬＣＲ）を同定することができる。
【００８０】
上記テストパルスは、駆動制御部３０の横流抑制制御部３６の出力と接続されたドライブ回路３７から、出力される。
【００８１】
大容量電動機のインピーダンスは、ケーブルのインピーダンスに比べて遥かに大きいため、電動機４０を介した電流経路には電流が流れないものとして無視できる。
【００８２】
この結果、施設状況によらず、図１に示す調整ゲイン算出部３５は、横流抑制制御ゲインを最適化するためのＲ相の調整ゲインＧＬＲを、敷設ケーブルの仕様に基づく仕様ケーブルインピーダンスＬＳＰＥＣに対する敷設ケーブルインピーダンス（ＬＡＲ＋ＬＢＲ＋ＬＣＲ）の割合として数式６の式（１０）により算出する。
【数式６】
【００８３】
0006678774.tif 000007
Ｒ相におけるゲイン最適化は、上記算出したＲ相調整ゲインＧＬＲに横流抑制制御の標準化設定比例ゲインＫｐを乗じることにより可能になる（最適化済調整ゲイン=ＧＬ×ＫＰ）。
【００８４】
上述したＲ相調整ゲインＧＬＲは、Ａバンクインバータ２０Ａ、Ｂバンクインバータ２０Ｂ及びＣバンクインバータ２０ＣのＲ相に付いて算出したものである。
【００８５】
同様に、調整ゲインＧＬＳは、Ａバンクインバータ２０Ａ、Ｂバンクインバータ２０Ｂ及びＣバンクインバータ２０ＣのＳ相についても算出される。
【００８６】
同様に、調整ゲインＧＬＴは、Ａバンクインバータ２０Ａ、Ｂバンクインバータ２０Ｂ及びＣバンクインバータ２０ＣのＴ相についても算出される。
【００８７】
一般にＲ相、Ｓ相及びＴ相の電力線は、同一ケーブルに収納されて敷設されるため、相の違いによりケーブルインピーダンス（ＬＡ＋ＬＢ）が異なる値になることは少ないと想定されるが、異なる場合は、上述したテストパルスによる測定の結果に基づき算出された相ごとの調整ゲインＧＬＲ、ＧＬＳ、ＧＬＴを使用することができる。
【００８８】
このようにして算出した調整ゲインＧＬＲを基に、上記３台のインバータ駆動時（電動機運転時）、上記式（４）に示す電流偏差補正値ＩＡＣＲに基づいて生成されたＰＷＭ指令ＵＧＲを基にＡバンクＵアームのオンディレイ値ＵＡｄが算出され、算出されたオンディレイ値ＵＡｄにより補正された半導体素子ＵＡＲをオンするゲート信号ＵＡＧが出力される。
【００８９】
同様に、ＰＷＭ指令ＸＧを基にＡバンクＸアームのオンディレイ値ＸＡｄが算出され、算出されたオンディレイ値ＸＡｄにより補正された半導体素子ＸＡをオンするゲート信号ＸＡＧが出力される。
【００９０】
同様に調整ゲインＧＬＲを基に、ＢバンクＵアーム及びＸアームの半導体素子ＵＢ及びＸＢをオンするゲート信号ＵＢＧ及びＸＢＧが出力される。
【００９１】
同様に調整ゲインＧＬＲを基に、ＣバンクＵアーム及びＸアームの半導体素子ＵＣ及びＸＣをオンするゲート信号ＵＣＧ及びＸＣＧが出力される。
【００９２】
上述した処理はＳ相及びＴ相についても同様に処理される。
【００９３】
この結果、並列接続された３台のインバータの間に横流を抑制するリアクトルを用いることなく並列接続された３台のインバータを駆動することができる。
【００９４】
図６は、実施例１に係る横流抑制制御調整ゲイン最適化及び運転時の動作フローチャートである。このフローチャートは、図４を用いて説明したインバータの並列接続台数が２台の場合、及び図５を用いて説明したインバータの並列接続台数が３台の場合に限らずインバータの並列接続台数がＮ台の場合のテストパルスによる横流抑制制御調整ゲイン最適化及び運転時の動作フローに適用できる。以下、その説明を行う。
【００９５】
＜運転前処理＞
（１）インバータの並列接続台数が２台の場合は図４を参照し、並列接続台数が３台の場合は図５を参照し、敷設ケーブルに対して、並列接続台数により設定されるＰ極側半導体素子及びＮ極側半導体素子をオン・オフさせるテストパルスを出力する（Ｓ０１）。
【００９６】
（２）敷設ケーブルにテストパルスを出力した際の直流電圧（電圧）及び応答電流（インバータ出力電流）を検出する（Ｓ０２）。
【００９７】
（３）上記（２）で検出した電圧、電流から敷設ケーブルのインピーダンスを同定する（Ｓ０３）。
【００９８】
（４）敷設ケーブルの仕様に基づく仕様ケーブルインピーダンスＬＳＰＥＣに対する敷設ケーブルインピーダンスＬの割合から調整ゲインＧＬを算出する。算出した調整ゲインＧＬに横流抑制制御の標準化設定比例ゲインＫＰを乗じ、調整ゲインを最適化する（Ｓ０４）。
【００９９】
＜運転時処理＞
（５）横流抑制制御部３６は、上記運転前処理により算出した最適化済み調整ゲイン（ＧＬ×ＫＰ）に基づくオンディレイ値を算出し、対応するインバータゲートに対して、算出されたオンディレイ値により補正されたゲート信号を出力する。この方法は、並列接続されるインバータの数に依らず適用可能である。
【０１００】
以上説明したように、本発明の実施例によれば、インバータ並列接続における電動機駆動システムにおいて、電動機運転前のテストパルスによる各相のケーブルインピーダンス同定及び横流抑制制御調整ゲインの最適化により、敷設状況に左右されずに、横流抑制制御の制御性能を最適化できるとともに、オートチューニングが可能な電力変換装置を提供できる。
【符号の説明】
【０１０１】
１  電動機駆動システム
１０  平滑コンデンサ
２０Ａ  Ａバンクインバータ
２０Ｂ  Ｂバンクインバータ
２０Ｃ  Ｃバンクインバータ
２０Ｎ  Ｎバンクインバータ
２０ＮＲ  ＮバンクＲ相インバータ
２１Ａ  Ａバンク電力線（ケーブル）
２１Ｂ  Ｂバンク電力線（ケーブル）
２１Ｎ  Ｎバンク電力線（ケーブル）
２２Ａ  Ａバンク電流センサ
２２Ｂ  Ｂバンク電流センサ
２２Ｃ  Ｃバンク電流センサ
２２Ｎ  Ｎバンク電流センサ
３０  駆動制御部
３１ａ、３１ｂ、３１ｃ  Ａ／Ｄ変換器
３２  電流制御器
３３  ＰＷＭ制御器
３４  インピーダンス同定部
３５  調整ゲイン算出部
３６  横流抑制制御部
３７  ドライブ回路
３９  平均化処理部
４０  電動機
４１  入力端子
【図１】
0006678774.tif 000008
【図２】
0006678774.tif 000009
【図３】
0006678774.tif 000010
【図４】
0006678774.tif 000011
【図５】
0006678774.tif 000012
【図６】
0006678774.tif 000013