(57)【特許請求の範囲】
【請求項１】
少なくとも１つの凹部が設けられた基材と、
前記基材の前記少なくとも１つの凹部が設けられた面側に配置された半導体装置と、
前記半導体装置を覆う樹脂絶縁層と、
前記基材と前記半導体装置との間に配置された接着層と、
を有し、
前記接着層は、前記少なくとも１つの凹部を露出する開口部を有し、
前記開口部の端部は、平面視で前記少なくとも１つの凹部に隣接し、
前記樹脂絶縁層は、前記開口部を規定する前記接着層の側壁に接していることを特徴とする半導体パッケージ。
【請求項２】
前記半導体装置に電気的に接続された導電層をさらに有し、
前記樹脂絶縁層は、前記半導体装置の上方に設けられ、
前記導電層は、前記半導体装置及び前記樹脂絶縁層の上方に設けられ、
前記導電層は、前記樹脂絶縁層に設けられた開口を通って前記半導体装置に接続されていることを特徴とする請求項１に記載の半導体パッケージ。
【請求項３】
前記開口部の前記端部は、前記少なくとも１つの凹部を連続して囲み、
前記開口部には、導電性材料を含んだ、前記半導体装置に接続された構造体が設けられていないことを特徴とする請求項１に記載の半導体パッケージ。
【請求項４】
前記凹部は２つ以上設けられ、前記半導体装置のそれぞれ対角に対応する位置に設けられており、
前記開口部には、導電性材料を含んだ、前記半導体装置に接続された構造体が設けられていないことを特徴とする請求項１に記載の半導体パッケージ。
【請求項５】
基材に第１凹部を形成し、
前記第１凹部が形成された前記基材の表面に接着層を形成し、
前記接着層は、前記第１凹部を露出する第１開口部を含み、
前記第１開口部の端部は、平面視で前記第１凹部を囲み、
前記第１凹部に基づいて位置合わせして、半導体装置を前記接着層の表面に配置し、
前記半導体装置を覆う樹脂絶縁層を形成し、
前記樹脂絶縁層は、前記第１開口部を規定する前記接着層の側壁に接していることを特徴とする半導体パッケージの製造方法。
【請求項６】
前記樹脂絶縁層に、前記半導体装置の外部端子を露出する開口をさらに形成し、
前記外部端子に接続されるように、前記樹脂絶縁層の上及び前記樹脂絶縁層の前記開口の中に導電層をさらに形成することを特徴とする請求項５に記載の半導体パッケージの製造方法。
【請求項７】
前記樹脂絶縁層は、前記第１凹部の側壁に接するように形成されることを特徴とする請求項５に記載の半導体パッケージの製造方法。
【請求項８】
前記基材に第２凹部をさらに形成し、
前記接着層を形成することは、前記第２凹部を露出する第２開口部を前記接着層に形成することを含み、
前記位置合わせは、前記第１凹部及び前記第２凹部に基づいて行われることを特徴とする請求項５に記載の半導体パッケージの製造方法。
【請求項９】
基材に第１凹部、第２凹部、及び第３凹部を形成し、
前記第１凹部、前記第２凹部、及び前記第３凹部が形成された前記基材の表面に接着層を形成し、
前記接着層は、
前記第１凹部を露出する第１開口部を含み、
前記第２凹部を露出する第２開口部を含み、
前記第３凹部を露出する第３開口部を含み、
前記第１開口部の端部は、平面視で前記第１凹部を囲み、
前記第１凹部は、前記基材の前記表面の一部が前記端部と前記第１凹部との間に位置するように、前記端部の内側に配置され、
前記第１凹部及び前記第２凹部に基づいて位置合わせして、第１半導体装置を前記接着層上に配置し、
前記第２凹部及び前記第３凹部に基づいて位置合わせして、第２半導体装置を前記接着層上に配置し、
前記第１半導体装置及び前記第２半導体装置を覆う樹脂絶縁層を形成し、
前記樹脂絶縁層は、前記第１開口部の側壁、前記第２開口部の側壁、及び前記第３開口部の側壁に接していることを特徴とする半導体パッケージの製造方法。
【請求項１０】
前記樹脂絶縁層に、前記第１半導体装置の外部端子を露出する開口をさらに形成し、
前記外部端子に接続されるように、前記樹脂絶縁層の上及び前記樹脂絶縁層の前記開口の中に導電層をさらに形成することを特徴とする請求項９に記載の半導体パッケージの製造方法。
【請求項１１】
前記樹脂絶縁層は、前記第１凹部の側壁、前記第２凹部の側壁、及び前記第３凹部の側壁に接するように形成されることを特徴とする請求項９に記載の半導体パッケージの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体パッケージ及び半導体パッケージの製造方法に関する。特に、基材上における半導体装置の実装技術に関する。
【背景技術】
【０００２】
従来、携帯電話やスマートホン等の電子機器において、支持基板上にＩＣチップ等の半導体装置を搭載する半導体パッケージ構造が知られている（例えば、特許文献１）。このような半導体パッケージは、一般的には、支持基材上に接着層を介してＩＣチップやメモリ等の半導体装置を接着し、その半導体装置を封止体（封止用樹脂材料）で覆って、半導体デバイス保護する構造を採用している。
【０００３】
半導体装置に用いる支持基材としては、プリント基材、セラミックス基材等の様々な基材が用いられている。特に、近年では、金属基材を用いた半導体パッケージの開発が進められている。金属基材上に半導体装置を搭載し、再配線によりファンアウトする半導体パッケージは、電磁シールド性や熱特性に優れるといった利点を有し、信頼性の高い半導体パッケージとして注目されている。また、このような半導体パッケージは、パッケージデザインの自由度が高いという利点も有する。
【０００４】
また、支持基材上に半導体装置を搭載する構造とした場合、大型の支持基材上に複数の半導体装置を搭載することにより、同一プロセスで複数の半導体パッケージを製造することが可能である。この場合、支持基材上に形成された複数の半導体パッケージは、製造プロセスの終了後に個片化され、個々の半導体パッケージが完成する。このように支持基材上に半導体装置を搭載する半導体パッケージ構造は、量産性が高いという利点も有している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−２７８３３４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上記のように、支持基材として大型の金属基材を用いた量産を考慮した場合、当該金属基材へ半導体装置を配置する際の高いアライメント精度、又は半導体装置と配線との良好なコンタクト、又は歩留まりが高い半導体パッケージの個片化などが課題となっている。
【０００７】
本発明は、そのような課題に鑑みてなされたものであり、基材へ半導体装置を配置する際の高いアライメント精度を得るための半導体パッケージの製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の一実施形態に係る半導体パッケージは、少なくとも１つの凹部が設けられた基材と、基材の凹部が設けられた面側に配置された半導体装置と、半導体装置を覆う樹脂絶縁層と、を有する。
【０００９】
また、基材と半導体装置との間に配置された接着層をさらに有していてもよい。
【００１０】
また、接着層は、凹部を露出する開口部を有し、樹脂絶縁層は、開口部の側壁に接していてもよい。
【００１１】
また、凹部は２つ以上設けられ、半導体装置のそれぞれ対角に対応する位置に設けられていてもよい。
【００１２】
本発明の一実施形態に係る半導体パッケージの製造方法は、基材に少なくとも１つの凹部を形成し、凹部に基づいて位置合わせして、半導体装置を基材の凹部が形成された面側に配置し、半導体装置を覆う樹脂絶縁層を形成する。
【００１３】
また、凹部が形成された基材上に接着層をさらに形成し、半導体装置は接着層上に配置されてもよい。
【００１４】
また、接着層に凹部を露出する開口部をさらに形成し、樹脂絶縁層は、開口部の側壁に接するように形成されてもよい。
【００１５】
また、凹部は、２つ以上形成され、位置合わせは、２つ以上の凹部に基づいて行われてもよい。
【００１６】
本発明の一実施形態に係る半導体パッケージの製造方法は、基材に第１凹部、第２凹部、及び第３凹部を形成し、第１凹部及び第２凹部に基づいて位置合わせして、第１半導体装置を基材の第１凹部及び第２凹部が形成された面側に配置し、第２凹部及び第３凹部に基づいて位置合わせして、第２半導体装置を基材の第２凹部及び第３凹部が形成された面側に配置し、第１半導体装置及び第２半導体装置を覆う樹脂絶縁層を形成する。
【００１７】
また、第１凹部、第２凹部、及び第３凹部が形成された基材上に接着層をさらに形成し、第１半導体装置及び第２半導体装置は接着層上に配置されてもよい。
【００１８】
また、接着層に、第１凹部を露出する第１開口部、第２凹部を露出する第２開口部、及び第３凹部を露出する第３開口部をさらに形成し、樹脂絶縁層は、第１開口部の側壁、第２開口部の側壁、及び第３開口部の側壁に接するように形成されてもよい。
【発明の効果】
【００１９】
本発明に係る半導体パッケージの製造方法によると、基材へ半導体装置を配置する際の高いアライメント精度を得るための半導体パッケージの製造方法を提供することができる。
【図面の簡単な説明】
【００２０】
【図１Ａ】本発明の一実施形態に係る半導体パッケージの断面模式図である。
【図１Ｂ】本発明の一実施形態に係るアライメントマーカと半導体装置との位置関係を示す平面模式図である。
【図２】本発明の一実施形態に係る半導体パッケージの製造方法において、支持基材にアライメントマーカを形成する工程を示す図である。
【図３】本発明の一実施形態に係る半導体パッケージの製造方法において、支持基材に接着層を形成する工程を示す図である。
【図４】本発明の一実施形態に係る半導体パッケージの製造方法において、支持基材の裏面及び側面を粗化する工程を示す図である。
【図５】本発明の一実施形態に係る半導体パッケージの製造方法において、接着層の一部を除去する工程を示す図である。
【図６】本発明の一実施形態に係る半導体パッケージの製造方法において、支持基材上に半導体装置を配置する工程を示す図である。
【図７】本発明の一実施形態に係る半導体パッケージの製造方法において、樹脂絶縁層を形成する工程を示す図である。
【図８】本発明の一実施形態に係る半導体パッケージの製造方法において、樹脂絶縁層上に導電層を形成する工程を示す図である。
【図９】本発明の一実施形態に係る半導体パッケージの製造方法において、導電層の表面を粗化する工程を示す図である。
【図１０】本発明の一実施形態に係る半導体パッケージの製造方法において、樹脂絶縁層に開口部を形成する工程を示す図である。
【図１１】本発明の一実施形態に係る半導体パッケージの製造方法において、導電層の表面の粗化された領域を除去し、開口底部の残渣を除去する工程を示す図である。
【図１２】本発明の一実施形態に係る半導体パッケージの製造方法において、無電解めっき法によって導電層を形成する工程を示す図である。
【図１３】本発明の一実施形態に係る半導体パッケージの製造方法において、感光性フォトレジストを形成する工程を示す図である。
【図１４】本発明の一実施形態に係る半導体パッケージの製造方法において、フォトリソグラフィによって感光性フォトレジストの一部を除去する工程を示す図である。
【図１５】本発明の一実施形態に係る半導体パッケージの製造方法において、電解めっき法によって導電層を形成する工程を示す図である。
【図１６】本発明の一実施形態に係る半導体パッケージの製造方法において、感光性フォトレジストを除去する工程を示す図である。
【図１７】本発明の一実施形態に係る半導体パッケージの製造方法において、導電層の一部を除去して配線を形成する工程を示す図である。
【図１８】本発明の一実施形態に係る半導体パッケージの製造方法において、配線を覆う樹脂絶縁層を形成する工程を示す図である。
【図１９】本発明の一実施形態に係る半導体パッケージの製造方法において、樹脂絶縁層に配線を露出する開口部を形成する工程を示す図である。
【図２０】本発明の一実施形態に係る半導体パッケージの製造方法において、露出された配線に対応する位置にはんだボールを配置する工程を示す図である。
【図２１】本発明の一実施形態に係る半導体パッケージの製造方法において、はんだボールをリフロ―する工程を示す図である。
【図２２】本発明の一実施形態に係る半導体パッケージの製造方法において、樹脂絶縁層に支持基材に達する溝を形成する工程を示す図である。
【図２３】本発明の一実施形態に係る半導体パッケージの製造方法において、支持基材を切断して半導体パッケージを個片化する工程を示す図である。
【図２４】本発明の一実施形態に係るアライメントマーカと半導体装置との位置関係を示す平面模式図である。
【図２５】本発明の一実施形態に係るアライメントマーカと半導体装置との位置関係を示す平面模式図である。
【発明を実施するための形態】
【００２１】
以下、本発明の一実施形態に係る半導体パッケージの構造及びその製造方法について、図面を参照しながら詳細に説明する。なお、以下に示す実施形態は本発明の実施形態の一例であって、本発明はこれらの実施形態に限定して解釈されるものではない。なお、本実施形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号または類似の符号を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なる場合や、構成の一部が図面から省略される場合がある。また、説明の便宜上、上方又は下方という語句を用いて説明するが、例えば、第１部材と第２部材との上下関係が図示と逆になるように配置されてもよい。また、以下の説明で基板の第１面及び第２面は基板の特定の面を指すものではなく、基板の表面方向又は裏面方向を特定するもので、つまり基板に対する上下方向を特定するための名称である。
【００２２】
〈実施形態１〉
本発明の実施形態１に係る半導体パッケージの概要について、図１Ａ及び図１Ｂを参照しながら詳細に説明する。図１Ａは、本発明の一実施形態に係る半導体パッケージの断面模式図である。図１Ｂは、本発明の一実施形態に係るアライメントマーカと半導体装置との位置関係を示す平面模式図である。なお、図１Ｂでは、説明の便宜上半導体装置１２０よりも上層の、例えば配線１４０及びはんだボール１６０は省略して図示した。
【００２３】
［半導体パッケージ１０の構造］
図１Ａに示すように、半導体パッケージ１０は、支持基材１００、接着層１１０、半導体装置１２０、第１樹脂絶縁層１３０、配線１４０、第２樹脂絶縁層１５０、及びはんだボール１６０を有する。また、図１Ｂに示すように、支持基材１００上において、半導体装置１２０の周囲にアライメントマーカ１０２が設けられている。図１Ｂでは、アライメントマーカ１０２は半導体装置１２０の対角に対応する位置に２つ設けられている。
【００２４】
支持基材１００には、支持基材１００の一部が凹んだ形状のアライメントマーカ１０２（凹部）が設けられている。換言すると、半導体パッケージ１０には平坦ではない支持基材１００が用いられる。接着層１１０は支持基材１００の表面に配置されており、アライメントマーカ１０２を露出するように接着層１１０の一部が開口されている。ここで、支持基材１００の表面とは、支持基材１００のアライメントマーカ１０２が設けられた面側を指す。なお、接着層１１０にはアライメントマーカ１０２よりも広い領域で開口された開口部１１２が設けられており、開口部１１２はアライメントマーカ１０２及びその周辺の支持基材１００の表面を露出している。
【００２５】
ここで、アライメントマーカ１０２のサイズ（最も径が大きな箇所におけるサイズ）は０．０５ｍｍ以上１．０ｍｍ以下の範囲で選択することができる。好ましくは、アライメントマーカ１０２のサイズは０．１ｍｍ以上０．３ｍｍ以下であるとよい。また、アライメントマーカ１０２と半導体装置１２０との距離は０．０５ｍｍ以上０．５ｍｍ以下の範囲で選択することができる。ここで、アライメントマーカ１０２のサイズは、アライメントマーカの読み取り装置が認識可能なサイズであればよい。また、図１Ｂでは、アライメントマーカ１０２の形状が円形状である例を示したが、その他の形状であってもよい。また、アライメントマーカ１０２は数字や文字であってもよい。なお、アライメントマーカ１０２のサイズとは、１つのアライメントマーカ１０２において最も径が大きい箇所のサイズを意味する。また、アライメントマーカ１０２と半導体装置１２０との距離とは、両者の間隔のうち最も短い箇所の距離を意味する。
【００２６】
半導体装置１２０は、接着層１１０上に配置されている。半導体装置１２０の上部には、半導体装置１２０に含まれる電子回路に接続された外部端子１２２が設けられている。ここで、図１Ａでは接着層１１０が単層である構造を例示したが、この構造に限定されず、接着層１１０は複数層であってもよい。また、図１Ｂでは１つの半導体装置１２０に対して２つのアライメントマーカ１０２が設けられた構成を例示したが、この構成に限定されない。例えば、アライメントマーカ１０２は１つの半導体装置１２０に対して少なくとも１つ以上設けられていればよい。また、アライメントマーカ１０２は１つの半導体装置１２０に対して３つ以上設けられていてもよい。
【００２７】
第１樹脂絶縁層１３０は半導体装置１２０を覆うように支持基材１００上に配置されている。第１樹脂絶縁層１３０は開口部１１２及びアライメントマーカ１０２の凹部を埋めるように配置されている。換言すると、第１樹脂絶縁層１３０は開口部１１２の側壁に接している。同様に、第１樹脂絶縁層１３０はアライメントマーカ１０２の凹部の側壁に接している。また、第１樹脂絶縁層１３０には開口部１３２が設けられている。開口部１３２は外部端子１２２に達している。換言すると、開口部１３２は外部端子１２２を露出するように設けられている。
【００２８】
ここで、図１Ａでは、開口部１１２の側壁の形状が垂直であり、当該側壁と接着層１１０の表面とが直角をなしている構造を例示したが、この構造に限定されない。例えば、開口部１１２の側壁が接着層１１０の表面に対する垂線から傾斜したテーパ形状であってもよい。テーパ形状としては、開口部１１２の下方から上方に向かって開口径が大きくなる順テーパ形状であってもよく、逆に開口部１１２の下方から上方に向かって開口径が小さくなる逆テーパ形状であってもよい。また、開口部１１２の側壁と接着層１１０の表面との間が湾曲していてもよい。つまり、開口部１１２の側壁と接着層１１０の表面との角部が丸まった形状であってもよい。
【００２９】
配線１４０は第１導電層１４２及び第２導電層１４４を有する。第１導電層１４２は第１樹脂絶縁層１３０の上面に配置されている。第２導電層１４４は第１導電層１４２上及び開口部１３２内部に配置されており、外部端子１２２に接続されている。図１Ａでは、第１導電層１４２は第１樹脂絶縁層１３０の上面のみに配置されており、開口部１３２の内部には全く配置されていない構造を例示したが、この構造に限定されない。例えば、第１導電層１４２の一部が開口部１３２内部に入り込んでいてもよい。第１導電層１４２及び第２導電層１４４の各々は、図１Ａに示すように単層であってもよく、第１導電層１４２及び第２導電層の一方又は両方が複数層であってもよい。
【００３０】
第２樹脂絶縁層１５０は配線１４０を覆うように第１樹脂絶縁層１３０上に配置されている。また、第２樹脂絶縁層１５０には開口部１５２が設けられている。開口部１５２は配線１４０に達している。換言すると、開口部１５２は配線１４０を露出するように設けられている。
【００３１】
はんだボール１６０は開口部１５２内部及び第２樹脂絶縁層１５０の上面に配置されており、配線１４０に接続されている。はんだボール１６０の上面は第２樹脂絶縁層１５０の上面から上方に突出している。はんだボール１６０の突出部は上に凸の湾曲形状を有している。はんだボール１６０の湾曲形状は断面視において円弧であってもよく、放物線であってもよい。
【００３２】
以上のように、実施形態１に係る半導体パッケージによると、第１樹脂絶縁層１３０がアライメントマーカ１０２の凹部の側壁に接していることで、接着層１１０と第１樹脂絶縁層１３０との密着性を向上させることができる。例えば、支持基材１００にアライメントマーカ１０２を設けると、アライメントマーカ１０２が設けられた領域における接着層１１０による接着効果が弱くなってしまう。そのため、局所的に第１樹脂絶縁層１３０が支持基材１００から剥離し、その剥離をきっかけとして第１樹脂絶縁層１３０が接着層１１０から剥離してしまうことがある。しかし、上記のように、第１樹脂絶縁層１３０がアライメントマーカ１０２の凹部の側壁に接していることで、局所的な第１樹脂絶縁層１３０の支持基材１００からの剥離を抑制することができる。
【００３３】
［半導体パッケージ１０の各部材の材質］
図１Ａ及び図１Ｂに示す半導体パッケージ１０に含まれる各部材（各層）の材料について詳細に説明する。
【００３４】
支持基材１００としては、金属基材を用いることができる。金属基材としては、ステンレス（ＳＵＳ）基材、アルミニウム（Ａｌ）基材、チタン（Ｔｉ）基材、銅（Ｃｕ）等の金属材料を用いることができる。また、支持基材１００として、金属基材の他にシリコン基板、炭化シリコン基板、化合物半導体基板などの半導体基材を用いることができる。なお、ＳＵＳ基材は熱膨張率が低く、低価格であるため、支持基材１００としてＳＵＳ基材を用いることが好ましい。
【００３５】
接着層１１０としては、エポキシ系樹脂またはアクリル系樹脂を含む接着剤を用いることができる。
【００３６】
半導体装置１２０としては、中央演算処理装置（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ；ＣＰＵ）、メモリ、微小電気機械システム（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍｓ；ＭＥＭＳ）、電力用半導体素子（パワーデバイス）などを用いることができる。
【００３７】
第１樹脂絶縁層１３０及び第２樹脂絶縁層１５０としては、ポリイミド、エポキシ樹脂、ポリイミド樹脂、ベンゾシクロブテン樹脂、ポリアミド、フェノール樹脂、シリコーン樹脂、フッ素樹脂、液晶ポリマー、ポリアミドイミド、ポリベンゾオキサゾール、シアネート樹脂、アラミド、ポリオレフィン、ポリエステル、ＢＴレジン、ＦＲ−４、ＦＲ−５、ポリアセタール、ポリブチレンテレフタレート、シンジオタクチック・ポリスチレン、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、ポリエーテルニトリル、ポリカーボネート、ポリフェニレンエーテルポリサルホン、ポリエーテルスルホン、ポリアリレート、ポリエーテルイミドなどを用いることができる。なお、エポキシ系樹脂は電気特性および加工特性に優れているため、第１樹脂絶縁層１３０及び第２樹脂絶縁層１５０としてエポキシ系樹脂を用いることが好ましい。
【００３８】
ここで、本実施形態で用いられる第１樹脂絶縁層１３０にはフィラーが含まれている。フィラーとしては、ガラス、タルク、マイカ、シリカ、アルミナ等の無機フィラーが用いられてもよい。また、フィラーとしてフッ素樹脂フィラーなどの有機フィラーが用いられてもよい。ただし、第１樹脂絶縁層１３０が必ずフィラーを含む樹脂であることを限定するものではない。また、本実施形態では、第２樹脂絶縁層１５０はフィラーを含んでいないが、第２樹脂絶縁層１５０にフィラーが含まれていてもよい。
【００３９】
第１導電層１４２及び第２導電層１４４としては、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、ロジウム（Ｒｈ）、スズ（Ｓｎ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、クロム（Ｃｒ）等の金属またはこれらを用いた合金などから選択することができる。第１導電層１４２と第２導電層１４４とは同じ材料を用いてもよく、異なる材料を用いてもよい。
【００４０】
はんだボール１６０としては、例えばＳｎに少量のＡｇ、Ｃｕ、Ｎｉ、ビスマス（Ｂｉ）、又は亜鉛（Ｚｎ）を添加したＳｎ合金で形成された球状の物体を用いることができる。また、はんだボール以外にも一般的な導電性粒子を使用することができる。例えば、導電性粒子として、粒子状の樹脂の周囲に導電性の膜が形成されたものを使用することができる。また、はんだボール以外に、はんだペーストを用いることができる。はんだペーストとしては、Ｓｎ、Ａｇ、Ｃｕ、Ｎｉ、Ｂｉ、リン（Ｐ）、ゲルマニウム（Ｇｅ）、インジウム（Ｉｎ）、アンチモン（Ｓｂ）、コバルト（Ｃｏ）、鉛（Ｐｂ）を用いることができる。
【００４１】
［半導体パッケージ１０の製造方法］
図２乃至図２３を用いて、本発明の実施形態１に係る半導体パッケージ１０の製造方法を説明する。図２乃至図２３において、図１Ａ及び図１Ｂに示す要素と同じ要素には同一の符号を付した。ここで、支持基材１００としてＳＵＳ基材、第１樹脂絶縁層１３０としてエポキシ系樹脂、第１導電層１４２及び、第２導電層１４４としてＣｕ、はんだボール１６０として上記Ｓｎ合金を使用して半導体パッケージを作製する製造方法について説明する。
【００４２】
図２は、本発明の一実施形態に係る半導体パッケージの製造方法において、支持基材にアライメントマーカを形成する工程を示す図である。アライメントマーカ１０２（凹部）は、フォトリソグラフィ及びエッチングによって形成される。アライメントマーカ１０２の位置及び平面形状は目的に応じて適宜決定することができる。アライメントマーカ１０２は、光学顕微鏡等で支持基材１００を上面側から観察したときに、視認できる程度に段差が設けられていればよい。
【００４３】
ここで、図２では、後の工程で半導体装置１２０が配置される領域に対して２つのアライメントマーカ１０２を形成する製造方法を例示したが、この製造方法に限定されない。例えば、アライメントマーカ１０２は１つの半導体装置１２０が配置される領域に対して少なくとも１つ以上設けられていればよい。また、アライメントマーカ１０２は１つの半導体装置１２０が配置される領域に対して３つ以上設けられていてもよい。
【００４４】
また、アライメントマーカ１０２の形成方法として、上記のフォトリソグラフィ及びエッチングによる形成以外の方法を用いることができる。例えば、支持基材１００の表面からレーザ照射を行うことでアライメントマーカ１０２を形成してもよい。レーザ照射の一つとして、マスクを使用せずにレーザ光を走査することによって、支持基材１００に直接描画を行うレーザ直描装置を用いることができる。または、アライメントマーカ１０２に対応する形状の金型を用いて支持基材１００を形成することもできる。
【００４５】
図３は、本発明の一実施形態に係る半導体パッケージの製造方法において、支持基材に接着層を形成する工程を示す図である。アライメントマーカ１０２が形成された支持基材１００の上面に接着層１１０を形成する。接着層１１０としてシート状の接着層を貼り付ける。なお、接着層１１０として接着層材料が溶解された溶媒を塗布法によって形成してもよい。図３では、アライメントマーカ１０２の凹部が空洞になっているが、アライメントマーカ１０２が形成された領域の接着層１１０は後の工程で除去されるので、この工程において接着層１１０がアライメントマーカ１０２の凹部に埋め込まれていてもよい。
【００４６】
図４は、本発明の一実施形態に係る半導体パッケージの製造方法において、支持基材の裏面及び側面を粗化する工程を示す図である。ここでは、後の工程で無電解めっき法によって形成されるめっき層が剥離することを抑制する目的で、支持基材１００の裏面及び側面を粗化（又は粗面化）する。支持基材１００の粗化は、Ｃｕを含む薬液（エッチャント）を用いることで行うことができる。図４において、粗化領域１０４を点線で示した。
【００４７】
支持基材１００の粗化について、より詳細に説明する。支持基材１００にＳＵＳ基材を用いる場合、ＳＵＳ基材の表面は不動態化されている。ここで、上記のエッチャントに含まれるＣｕイオンはＳＵＳ基材中のＦｅ、Ｃｒ、Ｎｉの少なくとも１つと置換されることでＳＵＳがエッチングされる。しかし、ＳＵＳのエッチングは局所的に進行するため不均一にエッチングされ、エッチング後のＳＵＳ表面の凹凸が大きくなる。つまり、図４に示す状態でエッチャントに浸漬することで、ＳＵＳ基材の裏面及び側面を同一処理で粗化することができる。
【００４８】
なお、ここでは、接着層１１０を貼り付けた後にＳＵＳ基材の粗化を行う製造方法を例示したが、この製造方法に限定されない。例えば、接着層１１０を貼り付ける前、又はアライメントマーカ１０２を形成する前に粗化を行ってもよい。
【００４９】
図５は、本発明の一実施形態に係る半導体パッケージの製造方法において、接着層の一部を除去する工程を示す図である。アライメントマーカ１０２をより精度よく読み取るために、アライメントマーカ１０２の上方の接着層１１０を除去して開口部１１２を形成する。接着層１１０の除去は、例えばＣＯ2レーザを用いたレーザ照射による昇華又はアブレーションによって行うことができる。又は、フォトリソグラフィ及びエッチングによって形成することもできる。開口部１１２はアライメントマーカ１０２を確実に露出するためにアライメントマーカ１０２よりも広い領域に形成される。つまり、開口部１１２は支持基材１００の表面を露出する。換言すると、平面視において、開口部１１２はアライメントマーカ１０２を囲むように形成される。
【００５０】
図６は、本発明の一実施形態に係る半導体パッケージの製造方法において、支持基材上に半導体装置を配置する工程を示す図である。上記のようにして露出されたアライメントマーカ１０２に基づいて位置合わせを行い、上面（アライメントマーカ１０２が形成された面側）に外部端子１２２を有する半導体装置１２０を接着層１１０を介して支持基材１００に配置する。アライメントマーカ１０２の読み取りは、例えば、光学顕微鏡、ＣＣＤカメラ、電子顕微鏡等の方法を行うことができる。この方法によって、高いアライメント精度で半導体装置１２０の実装を実現することができる。
【００５１】
図７は、本発明の一実施形態に係る半導体パッケージの製造方法において、樹脂絶縁層を形成する工程を示す図である。第１樹脂絶縁層１３０は、絶縁性のシート状フィルムの貼り付けによって形成される。具体的には、当該シート状フィルムを半導体装置１２０が実装された支持基材１００に貼り付けた後に、加熱処理によってシート状フィルムを溶融させ、加圧処理によって溶融したシート状フィルムをアライメントマーカ１０２の凹部に埋め込む。この加熱処理および加圧処理によって上記シート状フィルムから、図７に示す第１樹脂絶縁層１３０を得る。第１樹脂絶縁層１３０は、開口部１１２及びアライメントマーカ１０２の凹部を埋めるように形成される。換言すると、第１樹脂絶縁層１３０は開口部１１２の側壁に接するように形成される。同様に、第１樹脂絶縁層１３０はアライメントマーカ１０２の凹部の側壁に接するように形成される。ここで、第１樹脂絶縁層１３０の膜厚は、第１樹脂絶縁層１３０が半導体装置１２０を覆うように設定される。つまり、第１樹脂絶縁層１３０の膜厚は半導体装置１２０の厚さよりも厚い。なお、第１樹脂絶縁層１３０は、半導体装置１２０、接着層１１０などによって形成された段差を緩和（平坦化）するため、平坦化膜と呼ばれることもある。
【００５２】
ただし、第１樹脂絶縁層１３０は、半導体装置１２０及び外部端子１２２と配線１４０とが導通することを防ぐことができればよいため、半導体装置１２０及び外部端子１２２と配線１４０とのギャップが十分に確保できていればよい。つまり、第１樹脂絶縁層１３０が半導体装置１２０及び外部端子１２２の少なくとも上面及び側面に配置されていれば、半導体装置１２０が配置されていない領域における第１樹脂絶縁層１３０の膜厚は半導体装置１２０の厚さよりも薄くてもよい。また、図７の説明では、第１樹脂絶縁層１３０をスピンコート法で形成する製造方法を例示したが、この方法に限定されない。例えば、ディップ法、インクジェット法、蒸着法などの多様な方法で第１樹脂絶縁層１３０を形成することができる。
【００５３】
図８は、本発明の一実施形態に係る半導体パッケージの製造方法において、樹脂絶縁層上に導電層を形成する工程を示す図である。第１樹脂絶縁層１３０の上面に導電性を有するシート状のフィルムを貼り付ける。ここで、この導電性フィルムは第１導電層１４２の一部である。ここでは、第１導電層１４２をフィルムの貼り付けによって形成する製造方法を例示したが、この方法に限定されない。例えば、第１導電層１４２は物理蒸着法（Ｐｈｙｓｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ；ＰＶＤ法）によって形成されてもよい。ＰＶＤ法としては、スパッタリング法、真空蒸着法、電子ビーム蒸着法、めっき法、及び分子線エピタキシー法などを用いることができる。また、導電性を有する樹脂材料が溶解された溶媒を塗布することで第１導電層１４２を形成してもよい。
【００５４】
図９は、本発明の一実施形態に係る半導体パッケージの製造方法において、導電層の表面を粗化する工程を示す図である。図９に示すように、第１樹脂絶縁層１３０上に形成された第１導電層１４２の表面を粗化する。第１導電層１４２表面の粗化は、塩化第二鉄薬液を用いたエッチングによって行うことができる。図９において、粗化領域１４６を点線で示した。
【００５５】
図１０は、本発明の一実施形態に係る半導体パッケージの製造方法において、樹脂絶縁層に開口部を形成する工程を示す図である。図１０に示すように、外部端子１２２に対応する位置において、第１導電層１４２表面の粗化領域１４６に対してレーザを照射することによって外部端子１２２を露出する開口部１３２を形成する。開口部１３２の形成は、第１導電層１４２及び第１樹脂絶縁層１３０に対して一括で行うことができる。開口部１３２を形成するためのレーザとして、ＣＯ2レーザを用いることができる。ＣＯ2レーザは、開口部１３２のサイズに合わせてスポット径およびエネルギー量が調整され、複数回パルス照射される。ここで、第１導電層１４２の表面に粗化領域１４６が形成されていることで、照射されたレーザ光のエネルギーを効率よく第１導電層１４２に吸収させることができる。レーザ光は外部端子１２２の内側に照射される。つまり、レーザ光は外部端子１２２のパターンを外れないように照射される。ただし、半導体装置１２０の一部を加工したい場合は、意図的にレーザ光の一部が外部端子１２２の外側にはみ出すように照射してもよい。
【００５６】
なお、図１０では、開口された第１導電層１４２の側壁と第１樹脂絶縁層１３０の側壁とが連続している構造を例示したが、この構造に限定されない。例えば、レーザ照射によって開口する場合、第１導電層１４２に比べて第１樹脂絶縁層１３０の方が支持基材１００の平面方向（開口径が広がる方向）に大きく後退し、第１導電層１４２の端部が第１樹脂絶縁層１３０の端部よりも開口部１３２の内側方向に突出した構造になってもよい。換言すると、開口部１３２は第１導電層１４２が突出したひさし形状になってもよい。また換言すると、開口部１３２が形成された時点において、第１導電層１４２の一部の下面が開口部１３２の内部に露出されてもよい。その際に、開口部１３２の内側方向に突出した第１導電層１４２が開口部１３２の内部において外部端子１２２の方向に屈曲した形状になってもよい。
【００５７】
図１１は、本発明の一実施形態に係る半導体パッケージの製造方法において、導電層の表面の粗化された領域を除去し、開口底部の残渣を除去する工程を示す図である。まず、開口部１３２を形成した後に第１導電層１４２表面の粗化領域１４６を除去する。粗化領域１４６の除去は、酸処理によって行うことができる。粗化領域１４６の除去に続いて、開口部１３２の底部の残渣（スミア）を除去する。ここで、残渣の除去（デスミア）は２段階の工程で行われる。
【００５８】
ここで、開口部１３２の底部の残渣を除去する方法について詳細に説明する。まず、開口部１３２の底部に対してプラズマ処理を行う。プラズマ処理としては、フッ素（ＣＦ4）ガス及び酸素（Ｏ2）ガスを含むプラズマ処理を用いることができる。プラズマ処理は、主に開口部１３２の形成時に除去しきれなかった第１樹脂絶縁層１３０を除去する。このとき、開口部１３２の形成時に発生した第１樹脂絶縁層１３０の変質層を除去することもできる。例えば、開口部１３２をレーザ照射で形成した場合、レーザのエネルギーによって変質した第１樹脂絶縁層１３０が開口部１３２の底部に残ることがある。ここで、上記のようにプラズマ処理を行うことで、上記の変質層を効率良く除去することができる。
【００５９】
上記のプラズマ処理に続いて、薬液処理を行う。薬液処理としては、少なくとも過マンガン酸ナトリウム又は過マンガン酸カリウムを用いることができる。薬液処理は、上記のプラズマ処理によって除去しきれなかった残渣を除去することができる。例えば、第１樹脂絶縁層１３０に含まれ、上記のプラズマ処理では除去することができなかったフィラーを除去することができる。なお、過マンガン酸ナトリウム又は過マンガン酸カリウムは、残渣をエッチングするための役割を有するエッチング液である。ここで、上記のエッチング液による処理の前に第１樹脂絶縁層１３０を膨潤させる膨潤液を用いることもできる。また、上記のエッチング液による処理の後にエッチング液を中和する中和液を用いることもできる。
【００６０】
膨潤液を用いることで、樹脂環が拡がるため液の濡れ性が高くなる。これによって、エッチングされない領域の発生を抑制することができる。中和液を用いることで、エッチング液を効率よく除去することができるため、意図しないエッチングの進行を抑制することができる。例えば、エッチング液にアルカリ性の薬液を用いた場合、アルカリ性の薬液は水洗では除去しにくいため、意図しないエッチングが進んでしまうことがある。このような場合であっても、エッチング後に中和液を用いれば、意図しないエッチングの進行を抑制することができる。
【００６１】
ここで、膨潤液としては、ジエチレングリコール  モノブチルエーテル、エチレングリコールなどの有機溶剤を用いることができる。また、中和液としては、硫酸ヒドロキシルアミンなどの硫酸系の薬液を用いることができる。
【００６２】
例えば第１樹脂絶縁層１３０に無機材料のフィラーを用いた場合、フィラーはプラズマ処理で除去することができず、残渣となる場合がある。このような場合であっても、プラズマ処理の後に薬液処理を行うことで、フィラーに起因する残渣を除去することができる。
【００６３】
図１２は、本発明の一実施形態に係る半導体パッケージの製造方法において、無電解めっき法によって導電層を形成する工程を示す図である。無電解めっき法によって、上記のデスミア工程後に露出された外部端子１２２に接続されるめっき層２００（導電体）を形成する。無電解めっき法は、パラジウム（Ｐｄ）コロイドを樹脂上に吸着させてＣｕを含む薬液中に浸漬させ、ＰｄとＣｕを置換することでＣｕを析出させる方法を用いることができる。ここで、粗化領域１４６を除去してから無電解めっき法によってめっき層２００を形成することで、第１導電層１４２に対するめっき層２００の密着性を向上させることができる。
【００６４】
図１３は、本発明の一実施形態に係る半導体パッケージの製造方法において、感光性フォトレジストを形成する工程を示す図である。図１３に示すように、めっき層２００上に感光性のフォトレジスト２１０を形成する。フォトレジストはスピンコート法などの塗布法によって形成される。フォトレジスト形成前に、めっき層２００とフォトレジスト２１０との密着性を向上させる処理（ＨＭＤＳ処理などの疎水化表面処理）をおこなってもよい。フォトレジスト２１０は、感光された領域が現像液に対してエッチングされにくくなるネガ型を用いることもでき、逆に感光された領域が現像液によってエッチングされるポジ型を用いることもできる。
【００６５】
図１４は、本発明の一実施形態に係る半導体パッケージの製造方法において、フォトリソグラフィによって感光性フォトレジストの一部を除去する工程を示す図である。塗布されたフォトレジスト２１０に対して露光及び現像を行うことで、図１に示す配線１４０を形成する領域のフォトレジスト２１０を除去して、図１４に示すようなレジストパターン２２０を形成する。なお、レジストパターン２２０を形成する露光を行う際に、支持基材１００に形成されたアライメントマーカ１０２を用いて位置合わせを行う。
【００６６】
図１５は、本発明の一実施形態に係る半導体パッケージの製造方法において、電解めっき法によって導電層を形成する工程を示す図である。レジストパターン２２０を形成後、無電解めっき法によって形成されためっき層２００に通電して電解めっき法を行い、レジストパターン２２０から露出しているめっき層２００をさらに成長させて厚膜化して第２導電層１４４を形成する。ここで、レジストパターン２２０下の第１導電層１４２及びめっき層２００は、全面をエッチングすることで除去するため、厚膜化された第２導電層１４４も膜減りする。したがって、上記の膜減り量を考慮して厚膜化する第２導電層１４４の量を調整する。
【００６７】
図１６は、本発明の一実施形態に係る半導体パッケージの製造方法において、感光性フォトレジストを除去する工程を示す図である。図１６に示すように、めっき層２００を厚膜化して第２導電層１４４を形成した後に、レジストパターン２２０を構成するフォトレジストを有機溶媒により除去する。なお、フォトレジストの除去には、有機溶媒を用いる代わりに、酸素プラズマによるアッシングを用いることもできる。フォトレジストを除去することで、第２導電層１４４が形成された厚膜領域２３０及びめっき層２００のみが形成された薄膜領域２４０を得ることができる。なお、厚膜領域２３０において、第２導電層１４４はめっき層２００上に電解めっき法によって厚膜化されためっき層が形成されているため、厳密には２層で形成されているが、ここではその２層を区別せずに図示した。
【００６８】
図１７は、本発明の一実施形態に係る半導体パッケージの製造方法において、導電層の一部を除去して配線を形成する工程を示す図である。図１７に示すように、レジストパターン２２０によって覆われ、厚膜化されなかった領域のめっき層２００及び第１導電層１４２を除去（エッチング）することで、各々の配線１４０を電気的に分離する。めっき層２００及び第１導電層１４２のエッチングによって、厚膜領域２３０の第２導電層１４４の表面もエッチングされて薄膜化するため、この薄膜化の影響を考慮して第２導電層１４４の膜厚を設定することが好ましい。この工程におけるエッチングとしては、ウェットエッチングやドライエッチングを使用することができる。なお、図１７では、配線１４０を１層形成する製造方法を例示したが、この方法に限定されず、配線１４０の上方に絶縁層及び導電層を積層させ、複数の配線層が積層された多層配線を形成してもよい。その際に、配線層を形成する度に新たにアライメントマーカを形成し、上層の配線層形成の際の位置合わせに利用してもよい。
【００６９】
図１８は、本発明の一実施形態に係る半導体パッケージの製造方法において、配線を覆う樹脂絶縁層を形成する工程を示す図である。第２樹脂絶縁層１５０は第１樹脂絶縁層１３０と同様に、絶縁性のシート状フィルムを貼り付け、加熱・加圧処理を行うことで形成する。ここで、第２樹脂絶縁層１５０の膜厚は、第２樹脂絶縁層１５０が配線１４０を覆うように設定される。つまり、第２樹脂絶縁層１５０の膜厚は配線１４０の厚さよりも厚い。なお、第２樹脂絶縁層１５０は、配線１４０などによって形成された段差を緩和（平坦化）するため、平坦化膜と呼ばれることもある。
【００７０】
ただし、第２樹脂絶縁層１５０は、配線１４０とはんだボール１６０とが導通することを防ぐことができればよいため、配線１４０とはんだボール１６０とのギャップが十分に確保できていればよい。つまり、第２樹脂絶縁層１５０が配線１４０の少なくとも上面及び側面に配置されていれば、配線１４０が配置されていない領域における第２樹脂絶縁層１５０の膜厚は配線１４０の厚さよりも薄くてもよい。また、図１８の説明では、第２樹脂絶縁層１５０をスピンコート法で形成する製造方法を例示したが、この方法に限定されない。例えば、ディップ法、インクジェット法、蒸着法などの多様な方法で第２樹脂絶縁層１５０を形成することができる。
【００７１】
図１９は、本発明の一実施形態に係る半導体パッケージの製造方法において、樹脂絶縁層に配線を露出する開口部を形成する工程を示す図である。図１９に示すように、第２樹脂絶縁層１５０に配線１４０を露出する開口部１５２を形成する。開口部１５２はフォトリソグラフィ及びエッチングによって形成してもよく、第２樹脂絶縁層１５０として感光性樹脂を用いた場合は露光及び現像によって形成してもよい。ここで、第１樹脂絶縁層１３０の開口部１３２に対して行われたデスミア処理を開口部１５２に対して行ってもよい。ここで、配線１４０と同じ工程で形成したアライメントマーカに基づいて位置合わせすることで、開口部１５２を形成することができる。
【００７２】
図２０は、本発明の一実施形態に係る半導体パッケージの製造方法において、露出された配線に対応する位置にはんだボールを配置する工程を示す図である。図２０に示すように、開口部１５２に対してはんだボール１６０を配置する。なお、図２０では、１つの開口部１５２に対して１つのはんだボール１６０が配置された製造方法を例示したが、この方法に限定されず、１つの開口部１５２に複数のはんだボール１６０が配置されてもよい。また、図２０では、はんだボール１６０を開口部１５２に配置した段階で、はんだボール１６０が配線１４０に接触している製造方法を例示したが、この方法に限定されず、図２０に示す段階においてははんだボール１６０が配線１４０に接触していなくてもよい。ここで、配線１４０と同じ工程で形成したアライメントマーカに基づいて位置合わせすることで、はんだボール１６０を配置することができる。
【００７３】
図２１は、本発明の一実施形態に係る半導体パッケージの製造方法において、はんだボールをリフロ―する工程を示す図である。図２０に示す状態で熱処理を行うことで、はんだボール１６０をリフロ―させる。リフロ―とは固体の対象物の少なくとも一部を液状化させて流動性を持たせることで、対象物を凹部の内部に流し込むことである。はんだボール１６０をリフロ―することで、開口部１５２の内部で露出された配線１４０の上面の全域においてはんだボール１６０と配線１４０とを接触させることができる。
【００７４】
図２２は、本発明の一実施形態に係る半導体パッケージの製造方法において、樹脂絶縁層に支持基材に達する溝を形成する工程を示す図である。ここでは、ダイシングブレード（例えば、ダイヤモンド製の円形回転刃）を用いて接着層１１０、第１樹脂絶縁層１３０、及び第２樹脂絶縁層１５０に切り込み２５０を入れる。切り込み２５０の形成は、ダイシングブレードを高速回転させ、純水で冷却・切削屑の洗い流しを行いながら切断することで行われる。切り込み２５０は接着層１１０、第１樹脂絶縁層１３０、及び第２樹脂絶縁層１５０に形成されるが、支持基材１００に達するようにダイシングし、支持基材１００の上面付近に凹部が形成されてもよい。逆に、接着層１１０の一部、又は接着層１１０及び第１樹脂絶縁層１３０の一部を残すようにダイシングしてもよい。
【００７５】
図２３は、本発明の一実施形態に係る半導体パッケージの製造方法において、支持基材を切断して半導体パッケージを個片化する工程を示す図である。図２３に示すように、支持基材１００の裏面側（半導体装置１２０が配置された側とは逆側）からレーザ照射することで半導体パッケージを個片化する。支持基材１００に照射するレーザとしては、ＣＯ2レーザを用いることができる。ここで、支持基材１００のアライメントマーカ１０２に基づいて位置合わせすることで、レーザ照射を行うことができる。レーザは切り込み２５０よりも狭い領域に対して照射される。
【００７６】
なお、ここでは支持基材１００の裏面側からレーザ照射をおこなう製造方法を例示したが、この方法に限定されず、切り込み２５０を通過させて支持基材１００の表面側からレーザ照射を行ってもよい。また、レーザを照射する領域が切り込み２５０が形成された領域よりも狭い製造方法を例示したが、この方法に限定されない。例えば、レーザを切り込み２５０が形成された領域と同じ領域に照射してもよく、それよりも広い領域に照射してもよい。
【００７７】
ここで、支持基材１００に金属基材を用いた場合、接着層１１０、第１樹脂絶縁層１３０、第２樹脂絶縁層１５０、及び支持基材１００を一括で加工しようとすると、ダイシングブレードの消耗が大きくなり、ダイシングブレードの使用寿命が短くなってしまう。また、金属基材をダイシングブレードで機械的に加工すると、加工端において角の形状が鋭利な「ばり」が発生してしまい、ハンドリングの際に作業者がけがをする危険性がある。しかし、支持基材１００をレーザ加工することで、ダイシングブレードの消耗を避けることができ、支持基材１００の加工端の形状を滑らかにすることができる。したがって、特に支持基材１００として金属基材を用いた場合、上記のように支持基材１００上の構造物をダイシングブレードで加工し、支持基材１００をレーザで加工することが好ましい。
【００７８】
以上のように、実施形態１に係る半導体パッケージの製造方法によると、半導体装置１２０を支持基材１００に配置する前に、支持基材１００にアライメントマーカを形成することで、半導体装置１２０の配置におけるアライメント精度を向上させることができる。
【００７９】
〈実施形態２〉
本発明の実施形態２に係る半導体パッケージの製造方法において、半導体装置を配置する際のアライメント方法について、図２４を参照しながら詳細に説明する。図２４は、本発明の一実施形態に係るアライメントマーカと半導体装置との位置関係を示す平面模式図である。図２４では、説明の便宜上、支持基材（３００）、半導体装置（３２０、３２２）、及びアライメントマーカ（３０２、３０４、３０６）のみを表示したが、図１Ａと同様の構造とすることができる。
【００８０】
［半導体パッケージ２０の構造］
図２４に示すように、半導体パッケージ２０は、支持基材３００上において、第１半導体装置３２０及び第２半導体装置３２２の周囲に第１アライメントマーカ３０２（第１凹部）、第２アライメントマーカ３０４（第２凹部）、及び第３アライメントマーカ３０６（第３凹部）が設けられている。第１アライメントマーカ３０２及び第２アライメントマーカ３０４は第１半導体装置３２０の対角に対応する位置に設けられており、第２アライメントマーカ３０４及び第３アライメントマーカ３０６は第２半導体装置３２２の対角に対応する位置に設けられている。換言すると、第１半導体装置３２０と第２半導体装置３２２との間に第２アライメントマーカ３０４が設けられている。
【００８１】
［半導体パッケージ２０の製造工程におけるアライメント方法］
図２４を用いて、第１半導体装置３２０及び第２半導体装置３２２のアライメント方法について詳細に説明する。まず、図２に示した方法と同様の方法で支持基材３００に第１アライメントマーカ３０２、第２アライメントマーカ３０４、及び第３アライメントマーカ３０６を形成する。次に、図６に示した方法と同様の方法で第１アライメントマーカ３０２及び第２アライメントマーカ３０４に基づいて位置合わせを行って第１半導体装置３２０を配置し、第２アライメントマーカ３０４及び第３アライメントマーカ３０６に基づいて位置合わせを行って第２半導体装置３２２を配置する。そして、第１半導体装置３２０及び第２半導体装置３２２を覆う第１樹脂絶縁層１３０を形成する。上記以外の製造工程は、図２〜図２３と同様の方法で製造することができる。
【００８２】
上記のように、半導体パッケージ２０の製造工程では、第１半導体装置３２０のアライメントマーカと第２半導体装置３２２のアライメントマーカとを共有させる。換言すると、半導体パッケージ２０の製造工程における半導体装置（３２０、３２２）を配置する際に用いられるアライメントマーカの数は、実施形態１の半導体パッケージ１０の製造工程における半導体装置１２０を配置する際に用いられるアライメントマーカの数よりも少ない。また換言すると、実施形態１の半導体パッケージ１０の製造方法では、１つの半導体装置１２０を配置する際に２つのアライメントマーカ１０２を用いていたが、半導体パッケージ２０の製造方法では、２つの半導体装置（３２０、３２２）を配置する際に３つのアライメントマーカ（３０２、３０４、３０６）を用いる。つまり、半導体パッケージ２０の製造方法では、１つの半導体装置を配置する際に１．５のアライメントマーカを用いて行うことができる。
【００８３】
半導体パッケージ２０の製造工程において、各々の半導体パッケージ２０を個片化する際に、第２アライメントマーカ３０４が第１半導体装置３２０側又は第２半導体装置３２２側のいずれかに含まれるように支持基材３００が分断されてもよい。又は、各々の半導体パッケージ２０を個片化する際に、第２アライメントマーカ３０４が２つに分断され、第１半導体装置３２０側に第２アライメントマーカ３０４の一部が含まれ、第２半導体装置３２２側に第２アライメントマーカ３０４の残りの部分が含まれるように支持基材３００が分断されてもよい。又は、各々の半導体パッケージ２０の個片化の際に、第２アライメントマーカ３０４が消失してもよい。つまり、個片化された半導体パッケージ２０に含まれるアライメントマーカの数が２つ未満であってもよい。
【００８４】
以上のように、実施形態２に係る半導体パッケージ２０によると、半導体装置を配置するためのアライメントマーカの数を低減することができる。したがって、アライメントマーカを個別に形成する製造方法の場合に、アライメントを形成する工程を短縮することができる。上記の構成は、アライメントマーカを配置する領域が十分に確保することが難しい場合にも有効である。
【００８５】
〈実施形態３〉
本発明の実施形態３に係る半導体パッケージの製造方法において、半導体装置を配置する際のアライメント方法について、図２５を参照しながら詳細に説明する。図２５は、本発明の一実施形態に係るアライメントマーカと半導体装置との位置関係を示す平面模式図である。図２５では、説明の便宜上、支持基材（４００）、半導体装置（４２０、４２２、４２４、４２６）、及びアライメントマーカ（４０１、４０３、４０５、４０７、４０９）のみを表示したが、図１Ａと同様の構造とすることができる。
【００８６】
［半導体パッケージ３０の構造］
図２５に示すように、半導体パッケージ３０は、支持基材４００上において、第１半導体装置４２０、第２半導体装置４２２、第３半導体装置４２４、及び第４半導体装置４２６の周囲に第１アライメントマーカ４０１、第２アライメントマーカ４０３、第３アライメントマーカ４０５、第４アライメントマーカ４０７、及び第５アライメントマーカ４０９が設けられている。
【００８７】
第１アライメントマーカ４０１及び第３アライメントマーカ４０５は第１半導体装置４２０の対角に対応する位置に設けられている。第２アライメントマーカ４０３及び第３アライメントマーカ４０５は第２半導体装置４２２の対角に対応する位置に設けられている。第３アライメントマーカ４０５及び第４アライメントマーカ４０７は第３半導体装置４２４の対角に対応する位置に設けられている。第３アライメントマーカ４０５及び第５アライメントマーカ４０９は第４半導体装置４２６の対角に対応する位置に設けられている。換言すると、第１半導体装置４２０と、第２半導体装置４２２と、第３半導体装置４２４と、第４半導体装置４２６との間に第３アライメントマーカ４０５が設けられている。
【００８８】
［半導体パッケージ３０の製造工程におけるアライメント方法］
図２５を用いて、第１半導体装置４２０、第２半導体装置４２２、第３半導体装置４２４、及び第４半導体装置４２６のアライメント方法について詳細に説明する。まず、図２に示した方法と同様の方法で支持基材４００に第１アライメントマーカ４０１、第２アライメントマーカ４０３、第３アライメントマーカ４０５、第４アライメントマーカ４０７、及び第５アライメントマーカ４０９を形成する。次に、図６に示した方法と同様の方法で第１アライメントマーカ４０１及び第３アライメントマーカ４０５に基づいて位置合わせを行って第１半導体装置４２０を配置し、第２アライメントマーカ４０３及び第３アライメントマーカ４０５に基づいて位置合わせを行って第２半導体装置４２２を配置し、第３アライメントマーカ４０５及び第４アライメントマーカ４０７に基づいて位置合わせを行って第３半導体装置４２４を配置し、第３アライメントマーカ４０５及び第５アライメントマーカ４０９に基づいて位置合わせを行って第４半導体装置４２６を配置する。そして、第１半導体装置４２０、第２半導体装置４２２、第３半導体装置４２４、及び第４半導体装置４２６を覆う第１樹脂絶縁層１３０を形成する。上記以外の製造工程は、図２〜図２３と同様の方法で製造することができる。
【００８９】
上記のように、半導体パッケージ３０の製造工程では、第１半導体装置４２０のアライメントマーカ、第２半導体装置４２２のアライメントマーカ、第３半導体装置４２４のアライメントマーカ、及び第４半導体装置４２６のアライメントマーカを共有させる。換言すると、半導体パッケージ３０の製造工程における半導体装置（４２０、４２２、４２４、４２６）を配置する際に用いられるアライメントマーカの数は、実施形態１の半導体パッケージ１０の製造工程における半導体装置１２０を配置する際に用いられるアライメントマーカの数よりも少ない。また換言すると、実施形態１の半導体パッケージ１０の製造方法では、１つの半導体装置１２０を配置する際に２つのアライメントマーカ１０２を用いていたが、半導体パッケージ３０の製造方法では、４つの半導体装置（４２０、４２２、４２４、４２６）を配置する際に５つのアライメントマーカ（４０１、４０３、４０５、４０７、４０９）を用いる。つまり、半導体パッケージ３０の製造方法では、１つの半導体装置を配置する際に１．２５のアライメントマーカを用いて行うことができる。
【００９０】
半導体パッケージ３０の製造工程において、各々の半導体パッケージ３０を個片化する際に、第３アライメントマーカ４０５が第１半導体装置４２０側、第２半導体装置４２２側、第３半導体装置４２４側、又は第４半導体装置４２６側のいずれかに含まれるように支持基材４００が分断されてもよい。又は、各々の半導体パッケージ３０を個片化する際に、第３アライメントマーカ４０５を２〜４つに分断してもよい。又は、各々の半導体パッケージ３０の個片化の際に、第３アライメントマーカ４０５が消失してもよい。つまり、個片化された半導体パッケージ３０に含まれるアライメントマーカの数が２つ未満であってもよい。
【００９１】
以上のように、実施形態３に係る半導体パッケージ３０によると、半導体装置を配置するためのアライメントマーカの数を低減することができる。したがって、アライメントマーカを個別に形成する製造方法の場合に、アライメントを形成する工程を短縮することができる。
【００９２】
なお、本発明は上記実施の形態に限られたものではなく、要旨を逸脱しない範囲で適宜変更することが可能である。
【符号の説明】
【００９３】
１０、２０、３０：半導体パッケージ
１００、３００、４００：支持基材
１０２、３０２、３０４、３０６、４０１、４０３、４０５、４０７、４０９：アライメントマーカ
１０４：粗化領域
１１０：接着層
１１２：開口部
１２０、３２０、３２２、４２０、４２２、４２４、４２６：半導体装置
１２２：外部端子
１３０：第１樹脂絶縁層
１３２、１５２：開口部
１４０：配線
１４２：第１導電層
１４４：第２導電層
１４６：粗化領域
１５０：第２樹脂絶縁層
１６０：はんだボール
２００：めっき層
２１０：フォトレジスト
２２０：レジストパターン
２３０：厚膜領域
２４０：薄膜領域
２５０：切り込み
【図１Ａ】
0006678506.tif 000002
【図１Ｂ】
0006678506.tif 000003
【図２】
0006678506.tif 000004
【図３】
0006678506.tif 000005
【図４】
0006678506.tif 000006
【図５】
0006678506.tif 000007
【図６】
0006678506.tif 000008
【図７】
0006678506.tif 000009
【図８】
0006678506.tif 000010
【図９】
0006678506.tif 000011
【図１０】
0006678506.tif 000012
【図１１】
0006678506.tif 000013
【図１２】
0006678506.tif 000014
【図１３】
0006678506.tif 000015
【図１４】
0006678506.tif 000016
【図１５】
0006678506.tif 000017
【図１６】
0006678506.tif 000018
【図１７】
0006678506.tif 000019
【図１８】
0006678506.tif 000020
【図１９】
0006678506.tif 000021
【図２０】
0006678506.tif 000022
【図２１】
0006678506.tif 000023
【図２２】
0006678506.tif 000024
【図２３】
0006678506.tif 000025
【図２４】
0006678506.tif 000026
【図２５】
0006678506.tif 000027