(57)【特許請求の範囲】
【請求項１】
複数のアナログ信号を受けるマルチプレクサと、
前記マルチプレクサが選択した前記アナログ信号をＡ／Ｄ変換するメインＡ／Ｄコンバータと、
前記複数のアナログ信号それぞれの傾きを検出する傾き検出部と、
前記マルチプレクサおよび前記メインＡ／Ｄコンバータを制御するコントローラと、
を備え、
前記コントローラは、各アナログ信号について、前記傾き検出部により検出された対応する傾きにもとづいて、前記メインＡ／Ｄコンバータの次のＡ／Ｄ変換のタイミングをスケジューリングし、
前記傾き検出部は、前記マルチプレクサが選択した前記アナログ信号をＡ／Ｄ変換するサブＡ／Ｄコンバータを含み、
前記コントローラは、
各チャンネルについて、前記メインＡ／ＤコンバータによるＡ／Ｄ変換の後に、前記サブＡ／ＤコンバータによるＡ／Ｄ変換のタイミングをスケジューリングし、
前記メインＡ／Ｄコンバータの出力データと前記サブＡ／Ｄコンバータの出力データのペアにもとづいて前記傾きを検出することを特徴とするＡ／Ｄ変換装置。
【請求項２】
前記サブＡ／Ｄコンバータのビット数は、前記メインＡ／Ｄコンバータのビット数よりも小さいことを特徴とする請求項１に記載のＡ／Ｄ変換装置。
【請求項３】
複数のアナログ信号を受けるマルチプレクサと、
前記マルチプレクサが選択した前記アナログ信号をＡ／Ｄ変換するメインＡ／Ｄコンバータと、
前記複数のアナログ信号それぞれの傾きを検出する傾き検出部と、
前記マルチプレクサおよび前記メインＡ／Ｄコンバータを制御するコントローラと、
を備え、
前記コントローラは、各アナログ信号について、前記傾き検出部により検出された対応する傾きにもとづいて、前記メインＡ／Ｄコンバータの次のＡ／Ｄ変換のタイミングをスケジューリングし、
前記傾き検出部は、前記マルチプレクサが選択した前記アナログ信号をＡ／Ｄ変換するサブＡ／Ｄコンバータを含み、
前記サブＡ／Ｄコンバータのビット数は、前記メインＡ／Ｄコンバータのビット数よりも小さいことを特徴とするＡ／Ｄ変換装置。
【請求項４】
複数のアナログ信号を受けるマルチプレクサと、
前記マルチプレクサが選択した前記アナログ信号をＡ／Ｄ変換するメインＡ／Ｄコンバータと、
前記複数のアナログ信号それぞれの傾きを検出する傾き検出部と、
前記マルチプレクサおよび前記メインＡ／Ｄコンバータを制御するコントローラと、
を備え、
前記コントローラは、各アナログ信号について、前記傾き検出部により検出された対応する傾きにもとづいて、前記メインＡ／Ｄコンバータの次のＡ／Ｄ変換のタイミングをスケジューリングし、
前記傾き検出部は、前記マルチプレクサが選択した前記アナログ信号をＡ／Ｄ変換するサブＡ／Ｄコンバータを含み、
前記コントローラは、
各チャンネルについて、前記サブＡ／ＤコンバータによるＡ／Ｄ変換を連続して２回、スケジューリングし、
前記サブＡ／Ｄコンバータの２回の出力データのペアにもとづいて前記傾きを検出することを特徴とするＡ／Ｄ変換装置。
【請求項５】
複数のアナログ信号を受けるマルチプレクサと、
前記マルチプレクサが選択した前記アナログ信号をＡ／Ｄ変換するメインＡ／Ｄコンバータと、
前記複数のアナログ信号それぞれの傾きを検出する傾き検出部と、
前記マルチプレクサおよび前記メインＡ／Ｄコンバータを制御するコントローラと、
を備え、
前記コントローラは、各アナログ信号について、前記傾き検出部により検出された対応する傾きにもとづいて、前記メインＡ／Ｄコンバータの次のＡ／Ｄ変換のタイミングをスケジューリングし、
前記メインＡ／Ｄコンバータは逐次比較型であって、
前記コントローラは、
各チャンネルについて、前記メインＡ／ＤコンバータによるＡ／Ｄ変換の後に、前記メインＡ／Ｄコンバータによる２回目のＡ／Ｄ変換を、１回目よりも小さいビット数でスケジューリングし、
前記メインＡ／Ｄコンバータの２回の出力データのペアにもとづいて前記傾きを検出することを特徴とするＡ／Ｄ変換装置。
【請求項６】
ひとつの半導体基板に一体集積化されることを特徴とする請求項１から５のいずれかに記載のＡ／Ｄ変換装置。
【請求項７】
請求項１から６のいずれかに記載のＡ／Ｄ変換装置を備えることを特徴とするバッテリ残量検出回路。
【請求項８】
前記Ａ／Ｄ変換装置の前記マルチプレクサに入力される前記複数のアナログ信号は、少なくとも、バッテリの充放電電流を示す信号と、前記バッテリの温度を示す信号を含むことを特徴とする請求項７に記載のバッテリ残量検出回路。
【請求項９】
バッテリと、
前記バッテリを充電する充電回路と、
前記バッテリの残量を検出する請求項７または８に記載のバッテリ残量検出回路と、
を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ａ／Ｄコンバータに関する。
【背景技術】
【０００２】
さまざまな電子機器において、内部回路の電気的状態や電子機器の物理的状態をデジタル信号処理するために、これらの状態を表すアナログ信号をデジタル信号に変換するＡ／Ｄコンバータが用いられる。Ａ／Ｄコンバータは回路面積が大きく、高価である。したがって、複数のアナログ信号を処理する必要がある場合には、Ａ／Ｄコンバータの前段にマルチプレクサ（セレクタ）を挿入し、マルチプレクサによって、複数の電気信号を選択するようにして、Ａ／Ｄコンバータを共有する構成を採用する場合がある。
【０００３】
このようなマルチプレクサとＡ／Ｄコンバータの組み合わせ回路では、複数のアナログ信号をＡ／Ｄ変換毎に順にサイクリックに切りかえるか、事前に定義したテーブルにもとづいて切りかえるのが一般的であった。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第４６４６２８５号公報
【特許文献２】特許第５５７８０６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来では、設計段階において、あるいは動作開始前のセットアップ段階において、どのアナログ信号を、どの周期で測定するかを決めておく必要があった。ところが、変動の時間スケール（つまり変動速度）が動的に変化するようなアナログ信号を測定対象とする状況において、変換周期が固定されていると、以下の問題が生ずる。たとえば、アナログ信号の変動の時間スケールが、あらかじめ定めた変換周期に対して長くなると、前回の変換タイミングに比べて実質的に値が変化しないにもかかわらず、同じ値を繰り返し変換することとなり、消費電力が無駄に消費される。反対に、アナログ信号の変動の時間スケールが、あらかじめ定めた変換周期に対して短くなると、アナログ信号の高速な変動を逃すこととなる。
【０００６】
本発明はこうした課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、複数のアナログ信号を適切な頻度でＡ／Ｄ変換可能なＡ／Ｄ変換回路の提供にある。
【課題を解決するための手段】
【０００７】
本発明のある態様は、Ａ／Ｄ変換装置に関する。Ａ／Ｄ変換装置は、複数のアナログ信号を受けるマルチプレクサと、マルチプレクサが選択したアナログ信号をＡ／Ｄ変換するメインＡ／Ｄコンバータと、複数のアナログ信号それぞれの傾きを検出する傾き検出部と、マルチプレクサおよびＡ／Ｄコンバータを制御するコントローラと、を備える。コントローラは、各アナログ信号について、対応する傾きにもとづいて、メインＡ／ＤコンバータのＡ／Ｄ変換をスケジューリングする。
【０００８】
この態様によると、複数のアナログ信号それぞれについて、変動の時間スケールと相関を有する傾きを測定することで、Ａ／Ｄ変換を適切な頻度でスケジューリングできる。これにより、無駄なＡ／Ｄ変換による無駄な消費電力を低減することができる。また変動の時間スケールが短くなったときは、短い時間間隔でＡ／Ｄ変換をスケジューリングすることで、アナログ信号の高速な変動を逃さずに測定できる。
【０００９】
傾き検出部は、マルチプレクサが選択したアナログ信号をＡ／Ｄ変換するサブＡ／Ｄコンバータを含んでもよい。
傾きを検出するためには、２回のＡ／Ｄ変換が必要となる。２回のＡ／Ｄ変換のうち、少なくとも１回をサブＡ／Ｄコンバータに割り当てることで、メインＡ／Ｄコンバータの空きスロットを増やすことができる。
【００１０】
コントローラは、各チャンネルについて、メインＡ／ＤコンバータによるＡ／Ｄ変換の後に、サブＡ／ＤコンバータによるＡ／Ｄ変換をスケジューリングし、メインＡ／Ｄコンバータの出力データとサブＡ／Ｄコンバータの出力データのペアにもとづいて傾きを検出してもよい。
傾き検出のための２回のＡ／Ｄ変換のうち１回を、メインＡ／Ｄコンバータによる本来のＡ／Ｄ変換に割り当てることで、変換回数および消費電力を削減できる。
【００１１】
サブＡ／Ｄコンバータのビット数は、メインＡ／Ｄコンバータのビット数よりも小さくてもよい。これによりサブＡ／Ｄコンバータの面積を削減し、あるいは消費電力を低減できる。
【００１２】
コントローラは、各チャンネルについて、サブＡ／ＤコンバータによるＡ／Ｄ変換を連続して２回、スケジューリングし、サブＡ／Ｄコンバータの２回の出力データのペアにもとづいて傾きを検出してもよい。
これにより、メインＡ／Ｄコンバータによる本来のＡ／Ｄ変換と無関係に傾きを検出することができる。
【００１３】
メインＡ／Ｄコンバータは逐次比較型であってもよい。コントローラは、各チャンネルについて、メインＡ／ＤコンバータによるＡ／Ｄ変換の後に、メインＡ／Ｄコンバータによる２回目のＡ／Ｄ変換を、１回目よりも小さいビット数でスケジューリングし、メインＡ／Ｄコンバータの２回の出力データのペアにもとづいて傾きを検出してもよい。
サブＡ／Ｄコンバータが不要となるため、回路面積の増加を抑制できる。
【００１４】
Ａ／Ｄ変換装置は、ひとつの半導体基板に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。
【００１５】
本発明の別の態様は、バッテリ残量検出（Fuel Gauge）回路に関する。残量検出回路は、上述のいずれかのＡ／Ｄ変換装置を備えてもよい。
【００１６】
Ａ／Ｄ変換装置のマルチプレクサに入力される複数のアナログ信号は、少なくとも、バッテリの充放電電流を示す信号と、バッテリの温度を示す信号を含んでもよい。
【００１７】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１８】
本発明によれば、複数のアナログ信号を適切な頻度でＡ／Ｄ変換できる。
【図面の簡単な説明】
【００１９】
【図１】実施の形態に係るＡ／Ｄ変換装置のブロック図である。
【図２】図１のＡ／Ｄ変換装置の動作波形図である。
【図３】図３（ａ）〜（ｃ）は、複数のアナログ信号のＡ／Ｄ変換のスケジューリングを模式的に示す図である。
【図４】Ａ／Ｄ変換装置の第１構成例を示すブロック図である。
【図５】図５（ａ）は、第１構成例に係るＡ／Ｄ変換装置の動作波形図であり、図５（ｂ）は、第２構成例に係るＡ／Ｄ変換装置の動作波形図である。
【図６】Ａ／Ｄ変換装置の第３構成例を示すブロック図である。
【図７】第３構成例に係るＡ／Ｄ変換装置の動作波形図である。
【図８】Ａ／Ｄ変換装置を備えるバッテリ残量検出回路のブロック図である。
【発明を実施するための形態】
【００２０】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００２１】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
【００２２】
また本明細書において、電圧信号、電流信号、あるいは抵抗に付された符号は、必要に応じてそれぞれの電圧値、電流値、あるいは抵抗値を表すものとする。
【００２３】
図１は、実施の形態に係るＡ／Ｄ変換装置１００のブロック図である。Ａ／Ｄ変換装置１００は、主として、メインＡ／Ｄコンバータ１０２、マルチプレクサ１０４、傾き検出部１１０、コントローラ１２０を備える。好ましくはＡ／Ｄ変換装置１００は、単独で、あるいはそのほかの回路ブロックとともに、ひとつの半導体基板に一体集積化される。
【００２４】
Ａ／Ｄ変換装置１００は、複数Ｎ個（Ｎは２以上の整数）のアナログ入力ポートＰＯＲＴ１〜ＰＯＲＴＮを備え、測定対象の複数のアナログ信号Ｖ１〜ＶＮが入力可能となっている。マルチプレクサ１０４は、複数のアナログ信号Ｖ１〜ＶＮを受け、制御信号Ｓ１に応じたひとつを選択する。アナログ信号の種類や性質は特に限定されない。たとえば複数のアナログ信号は、所定のノードに流れる電流を示す電流検出信号、所定のノードに生ずる電圧を示す電圧検出信号など、電気的状態を示す信号を含みうる。あるいは複数のアナログ信号は、温度センサ（サーミスタ、ポジスタ、熱電対）からの信号、ジャイロセンサ、加速度センサ、速度センサからの信号、モータの回転センサからの信号など、物理的状態を示す信号を含んでもよい。
【００２５】
メインＡ／Ｄコンバータ１０２は、マルチプレクサ１０４が選択したアナログ信号Ｓ２を受け、Ａ／Ｄ変換のタイミング信号Ｓ３に応答してデジタル信号Ｓ４に変換する。コントローラ１２０は、制御信号Ｓ１およびタイミング信号Ｓ３を生成し、マルチプレクサ１０４およびメインＡ／Ｄコンバータ１０２を制御する。メインＡ／Ｄコンバータ１０２は、たとえば逐次比較型であってもよいが、それには限定されず、フラッシュ型や傾斜型、ΔΣ型などを用いてもよい。
【００２６】
傾き検出部１１０は、複数のアナログ信号Ｖ１〜ＶＮそれぞれの傾きα１〜αＮを検出し、傾きを示すデータ（傾きデータという）Ｓ６を検出する。傾きデータＳ６は、コントローラ１２０に入力される。コントローラ１２０は、現在、マルチプレクサ１０４がどのポートのアナログ信号を選択しているか知っているため、傾きデータＳ６が、何番目のアナログ信号の傾きを表すかを知ることができる。コントローラ１２０は、各アナログ信号Ｖｉ（１≦ｉ≦Ｎ）について、傾きデータＳ６が示す対応する傾きαｉにもとづいて、メインＡ／Ｄコンバータ１０２のＡ／Ｄ変換を検出されたスケジューリングする。傾き検出部１１０による傾きの検出タイミングは特に限定されないが、本実施の形態では、メインＡ／Ｄコンバータ１０２によるＡ／Ｄ変換ごとに、傾きを検出し、得られた傾きαにもとづいて次のＡ／Ｄ変換をスケジューリングするものとする。コントローラ１２０は、傾きαとＡ／Ｄ変換の時間間隔をテーブルで保持しておいてもよいし、傾きαを引数とする関数を定義しておき、時間間隔を算出してもよい。
【００２７】
ＡＤＣインタフェース１３０およびデータレジスタ１３２は、メインＡ／Ｄコンバータ１０２の出力データＳ４を、後段のブロックに受け渡すためのインタフェース回路であり、オプションである。ＡＤＣインタフェース１３０は、メインＡ／Ｄコンバータ１０２の出力データＳ４を、コントローラ１２０からの制御信号Ｓ５が示すデータレジスタ１３２に書き込む。たとえばデータレジスタ１３２は、複数のポートに対応する複数のデータレジスタを含み、ｉ番目のポートについて得られた出力データＳ４を、ｉ番目のデータレジスタに格納するようにしてもよい。あるいはＡＤＣインタフェース１３０は、順次生成される出力データＳ４を、時系列順に複数のデータレジスタに格納してもよい。
【００２８】
以上がＡ／Ｄ変換装置１００の構成である。続いてその動作を説明する。図２は、図１のＡ／Ｄ変換装置１００の動作波形図である。図２には、ひとつのアナログ信号Ｖ１の動作が示される。
【００２９】
（ステップi）  タイミング信号Ｓ３がアサートされると、そのときのアナログ信号Ｖ１がＡ／Ｄ変換され、デジタル信号Ｓ４が生成される。
（ステップii）  続いて、アナログ信号Ｖ１の傾きが検出され、傾きデータＳ６が更新される。
（ステップiii）  更新された傾きデータＳ６にもとづいて、次のＡ／Ｄ変換のタイミングがスケジューリングされる。具体的には次のＡ／Ｄ変換までの期間は、傾きの絶対値が大きいほど、短くスケジューリングされ、傾きの絶対値が小さいほど、長くスケジューリングされる。
以上が、１サイクルの動作である。次のサイクルの（ステップi）では、前回のサイクルの（ステップiii）でスケジューリングされたタイミングで、タイミング信号Ｓ３がアサートされる。Ａ／Ｄ変換装置１００は、この動作を繰り返す。
【００３０】
図２には、ひとつのアナログ信号Ｖ１に関連する動作のみが示されるが、実際には、複数のアナログ信号Ｖ１〜ＶＮについて、同様の処理が並列的に行われ、各アナログ信号の変動の時間スケールに応じて、Ａ／Ｄ変換のタイミングが適切に調節される。
【００３１】
図３（ａ）〜（ｃ）は、複数のアナログ信号のＡ／Ｄ変換のスケジューリングを模式的に示す図である。ここではＮ＝３を例とする。３回のＡ／Ｄ変換を１セットとして捉える。図３（ａ）では、アナログ信号Ｖ１およびＶ３の変換が、１セットに１回の頻度でスケジューリングされ、アナログ信号Ｖ２の変換は、３セットに１回の頻度でスケジューリングされる。図３（ｂ）では、アナログ信号Ｖ１およびＶ２の変換が２セットに１回の頻度でスケジューリングされ、アナログ信号Ｖ３の変換が１セットに１回の頻度でスケジューリングされる。図３（ｃ）では、アナログ信号Ｖ１の変換がさらに少ない頻度でスケジューリングされ、アナログ信号Ｖ２およびＶ３の変換は１セットに１回スケジューリングされる。
【００３２】
実施の形態に係るＡ／Ｄ変換装置１００によれば、無駄なＡ／Ｄ変換による無駄な消費電力を低減することができる。また変動の時間スケールが短くなったときは、短い時間間隔でＡ／Ｄ変換をスケジューリングすることで、アナログ信号の高速な変動を逃さずに測定できる。
【００３３】
本発明は、図１のブロック図や回路図として把握され、あるいは上述の説明から導かれるさまざまな装置、回路に及ぶものであり、特定の構成に限定されるものではない。以下、本発明の範囲を狭めるためではなく、発明の本質や回路動作の理解を助け、またそれらを明確化するために、より具体的な構成例を説明する。
【００３４】
（第１構成例）
図４は、Ａ／Ｄ変換装置１００の第１構成例を示すブロック図である。傾き検出部１１０は、マルチプレクサ１０４が選択したアナログ信号Ｓ２をＡ／Ｄ変換するサブＡ／Ｄコンバータ１１２を含む。傾きにはそれほど高い精度が要求されないことから、サブＡ／Ｄコンバータ１１２は、メインＡ／Ｄコンバータ１０２よりも低いビット数で構成してもよい。これによりサブＡ／Ｄコンバータ１１２の回路面積を削減し、またその消費電力を低減できる。
【００３５】
コントローラ１２０は、各チャンネルについて、メインＡ／Ｄコンバータ１０２によるＡ／Ｄ変換の後に、サブＡ／Ｄコンバータ１１２によるＡ／Ｄ変換をスケジューリングする。コントローラ１２０は、コントローラ１２０が生成するタイミング信号Ｓ７を生成する。サブＡ／Ｄコンバータ１１２の出力データであるデジタル信号Ｓ８は、演算部１１４に入力される。
【００３６】
演算部１１４は、メインＡ／Ｄコンバータ１０２の出力データＳ４とサブＡ／Ｄコンバータ１１２の出力データＳ８のペアにもとづいて傾きαを演算する。
α＝（Ｓ４−Ｓ８）／Δｔ
Δｔは、メインＡ／Ｄコンバータ１０２による変換タイミングと、サブＡ／Ｄコンバータ１１２による変換タイミングの時間差である。時間差Δｔは、コントローラ１２０から与えてもよい。あるいは、コントローラ１２０が、この時間差Δを常に一定に制御する場合には、Δｔによる除算は不要であり、傾きを示す値として（Ｓ４−Ｓ８）を用いることができる。なお、演算部１１４やコントローラ１２０は、ハードウェアで構成してもよいし、ソフトウェア制御されるマイコンやプロセッサで構成してもよい。
【００３７】
図５（ａ）は、第１構成例に係るＡ／Ｄ変換装置１００の動作波形図である。タイミング信号Ｓ３がアサートされるとメインＡ／Ｄコンバータ１０２の動作が開始し、変換期間の経過後に、出力データＳ４が確定する。続いて時間Δｔの経過後に、コントローラ１２０がタイミング信号Ｓ７をアサートすると、サブＡ／Ｄコンバータ１１２が動作を開始し、変換期間の経過後に、出力データＳ８が確定する。デジタル信号Ｓ４、Ｓ８の値が確定すると、演算部１１４が傾きを演算し、傾きデータＳ６が生成される。
【００３８】
傾きを検出するためには、同じアナログ信号について、２回のＡ／Ｄ変換が必要となる。２回のＡ／Ｄ変換のうち、２回目をサブＡ／Ｄコンバータ１１２に割り当てることで、メインＡ／Ｄコンバータ１０２の空きスロットを増やすことができる。
【００３９】
（第２構成例）
第２構成例について、図４を参照して説明する。演算部１１４には、メインＡ／Ｄコンバータ１０２の出力データＳ４は入力されず、サブＡ／Ｄコンバータ１１２の出力データＳ８のみが入力される。コントローラ１２０は、各チャンネルについて、サブＡ／Ｄコンバータ１１２によるＡ／Ｄ変換を連続して２回、スケジューリングする。そして演算部１１４は、サブＡ／Ｄコンバータ１１２の２回の出力データＳ８＿１，Ｓ８＿２のペアにもとづいて、傾きを検出する。
α＝（Ｓ８＿２−Ｓ８＿１）／Δｔ
【００４０】
図５（ｂ）は、第２構成例に係るＡ／Ｄ変換装置１００の動作波形図である。コントローラ１２０は、傾きが必要な状況において、タイミング信号Ｓ７をアサートして、サブＡ／Ｄコンバータ１１２に１回目のＡ／Ｄ変換を指示する。これにより１回目の出力データＳ８＿１が生成される。続いてΔｔの経過後に、タイミング信号Ｓ７をアサートして、サブＡ／Ｄコンバータ１１２に２回目のＡ／Ｄ変換を指示する。これにより２回目の出力データＳ８＿２が生成される。演算部１１４は、２回の出力データから、傾きデータＳ６を計算する。
【００４１】
メインＡ／Ｄコンバータ１０２のＡ／Ｄ変換の時間間隔が広く設定されている場合に、第１構成例では、広い時間間隔の間に、アナログ信号の変動の時間スケールが短くなったときに、応答が遅れる場合がある。これに対して、第２構成例によれば、メインＡ／Ｄコンバータ１０２のＡ／Ｄ変換のタイミングに制約されることなく、傾きの検出タイミングを自由に設定できるため、応答遅れを抑制できる。
【００４２】
なお、第２構成例においても第１構成例と同様に、メインＡ／Ｄコンバータ１０２によるＡ／Ｄ変換毎に、サブＡ／Ｄコンバータ１１２を２回動作させて傾きを検出してもよい。
【００４３】
（第３構成例）
図６は、Ａ／Ｄ変換装置１００の第３構成例を示すブロック図である。第３構成例ではサブＡ／Ｄコンバータ１１２は設けられず、メインＡ／Ｄコンバータ１０２を用いて傾きを取得する。メインＡ／Ｄコンバータ１０２は、逐次比較型である。コントローラ１２０は、各チャンネルについて、メインＡ／Ｄコンバータ１０２による本来のＡ／Ｄ変換の後に、メインＡ／Ｄコンバータ１０２による傾き検出のための２回目のＡ／Ｄ変換をスケジューリングする。２回目のＡ／Ｄ変換は、１回目よりも小さいビット数で行われる。傾き検出部１１０は、メインＡ／Ｄコンバータ１０２の２回の出力データＳ４＿１、Ｓ４＿２のペアにもとづいて、傾きを演算する。
【００４４】
図７は、第３構成例に係るＡ／Ｄ変換装置１００の動作波形図である。コントローラ１２０は、本来のＡ／Ｄ変換を行うために、タイミング信号Ｓ３をアサートし、メインＡ／Ｄコンバータ１０２にデジタル信号Ｓ４＿１を生成させる。デジタル信号Ｓ４＿１は、図１のＡＤＣインタフェース１３０、データレジスタ１３２を経て、後段の回路ブロックに供給される。それからΔｔ経過後に、コントローラ１２０は再びタイミング信号Ｓ３をアサートし、メインＡ／Ｄコンバータ１０２にデジタル信号Ｓ４＿２を生成させる。２回目のＡ／Ｄ変換では、逐次比較の処理が途中で停止され、したがって変換時間τ２は、１回目のそれτ１よりも短い。演算部１１４は、２回の出力データＳ４＿１，Ｓ４＿２にもとづいて、傾きデータＳ６を計算する。
【００４５】
第３構成例によれば、サブＡ／Ｄコンバータ１１２が不要であるため、回路面積を小さくできる。また、２回目のＡ／Ｄ変換では、小さいビット数で動作するため、消費電力も、サブＡ／Ｄコンバータと同程度とすることができる。
【００４６】
続いて、Ａ／Ｄ変換装置１００の用途を説明する。Ａ／Ｄ変換装置１００は、変動の時間スケールが動的に変化する電気的状態や物理的状態をセンシングする用途に好適である。こうした用途として、バッテリの残量検出が挙げられる。
【００４７】
図８は、Ａ／Ｄ変換装置１００を備えるバッテリ残量検出回路２００のブロック図である。電子機器３００は、バッテリ３０２、充電回路３０４、電源回路３０６、バッテリ残量検出回路２００を備える。充電回路３０４は、外部からの電圧ＶＥＸＴを受け、バッテリ３０２を充電する。電源回路３０６は、バッテリ電圧ＶＢＡＴあるいは外部からの電圧ＶＥＸＴを受け、それを昇圧あるいは降圧し、図示しない負荷に電源電圧ＶＤＤを供給する。バッテリ残量検出回路２００は、バッテリ３０２の充電状態（ＳＯＣ：State Of Charge）を検出する。たとえばバッテリ残量検出回路２００には、バッテリ電圧ＶＢＡＴ、バッテリ３０２の充放電電流を示す電流検出信号ＶＣＳ、バッテリ３０２の温度を示す温度検出信号ＶＴＳが入力される。電流検出信号ＶＣＳは、たとえばバッテリ３０２に直列に挿入されたセンス抵抗ＲＳの電圧降下である。温度検出信号ＶＴＳは、サーミスタや熱電対などの温度センサ３０８により生成される。バッテリ残量検出回路２００は、上述のＡ／Ｄ変換装置１００を備える。Ａ／Ｄ変換装置１００は、バッテリ電圧ＶＢＡＴ、電流検出信号ＶＣＳ、温度検出信号ＶＴＳを受け、それらをデジタル値に変換する。つまりバッテリ電圧ＶＢＡＴ、電流検出信号ＶＣＳ、温度検出信号ＶＴＳは、上述のアナログ信号Ｖ１〜Ｖ３に相当する。
演算部２０２は、Ａ／Ｄ変換装置１００によって測定されたバッテリ電圧、電流値、温度にもとづいて、バッテリ３０２の残量を推定する。バッテリ３０２の残量推定の方法はいくつかあるが、たとえばバッテリの無負荷状態において測定される開放電圧（ＯＣＶ：Open Circuit Voltage)にもとづく方法や、充放電電流を積算するクーロンカウント法などを用いることができる。
【００４８】
バッテリ電圧ＶＢＡＴの変化速度は電子機器３００の状態に応じて異なる。たとえば電子機器３００が通信端末である場合に、高負荷動作させた場合や、急速充電中には、バッテリ電圧ＶＢＡＴは短い時間スケールで変化する。反対に、電子機器３００の不使用状態、すなわちスリープ状態では、バッテリ電圧ＶＢＡＴの変化速度はきわめて遅くなる。また温度についても変動の時間スケールは動的に変化する。
【００４９】
従来においては、演算部２０２が、各アナログ信号の変化速度に応じてＡ／Ｄ変換のタイミングを調節する必要があった。これに対して実施の形態に係るＡ／Ｄ変換装置１００は、Ａ／Ｄ変換の間隔を自動調節するため、演算部２０２の演算負荷を軽減できる。
【００５０】
実施の形態にもとづき、具体的な用語を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【符号の説明】
【００５１】
１００…Ａ／Ｄ変換装置、１０２…メインＡ／Ｄコンバータ、１０４…マルチプレクサ、１１０…傾き検出部、１１２…サブＡ／Ｄコンバータ、１１４…演算部、１２０…コントローラ、１３０…ＡＤＣインタフェース、１３２…データレジスタ、Ｓ１…制御信号、Ｓ２…アナログ信号、Ｓ３…タイミング信号、Ｓ４…デジタル信号、Ｓ５…制御信号、Ｓ６…傾きデータ、Ｓ７…タイミング信号、Ｓ８…デジタル信号、２００…バッテリ残量検出回路、２０２…演算部、３００…電子機器、３０２…バッテリ、３０４…充電回路、３０６…電源回路、３０８…温度センサ。
【図１】
0006660754.tif 000002
【図２】
0006660754.tif 000003
【図３】
0006660754.tif 000004
【図４】
0006660754.tif 000005
【図５】
0006660754.tif 000006
【図６】
0006660754.tif 000007
【図７】
0006660754.tif 000008
【図８】
0006660754.tif 000009