(57)【特許請求の範囲】
【請求項１】
パッケージ基板と、
第１の集積回路（ＩＣ）ダイであって、そのトップ面に、複数の相互接続部のうちの第１の相互接続部及び複数のダイ間コンタクトのうちの第１のダイ間コンタクトを有し、前記第１の相互接続部が、前記パッケージ基板のトップ面に電気的及び機械的に結合されている、第１のＩＣダイと、
第２のＩＣダイであって、そのトップ面に、前記複数の相互接続部のうちの第２の相互接続部及び前記複数のダイ間コンタクトのうちの第２のダイ間コンタクトを有し、前記第２の相互接続部が、前記パッケージ基板の前記トップ面に電気的及び機械的に結合されている、第２のＩＣダイと、
前記第１の相互接続部と前記第２の相互接続部との間に配置されたブリッジモジュールであって、前記ブリッジモジュールの背面が、前記パッケージ基板に電気的に接続されておらず、且つ前記複数の相互接続部の高さを超えて延びておらず、前記ブリッジモジュールは、
前記複数のダイ間コンタクトに機械的及び電気的に結合された、前記ブリッジモジュールのトップ面のブリッジ相互接続部と、
前記ブリッジモジュールの前記トップ面に配置され、前記第１のＩＣダイと前記第２のＩＣダイとの間で信号をルーティングするように構成された、導電性相互接続部の１つ以上の層と
を含む、ブリッジモジュールと、
前記第１のＩＣダイ、前記第２のＩＣダイ、及び前記ブリッジモジュールの前記背面の各々と前記パッケージ基板の前記トップ面との間に配置されたアンダーフィルと、
前記第１のＩＣダイを前記第２のＩＣダイにボンディングし、前記ブリッジモジュールを前記第１のＩＣダイ及び前記第２のＩＣダイの各々にボンディングするエポキシと
を備える集積回路（ＩＣ）パッケージ。
【請求項２】
前記ブリッジモジュールが、前記パッケージ基板から離れている基板を備える、請求項１に記載のＩＣパッケージ。
【請求項３】
前記ブリッジモジュールが、能動回路を含む半導体基板を備える、請求項１又は２に記載のＩＣパッケージ。
【請求項４】
前記ブリッジモジュールが、セラミック基板、有機基板、又は半導体基板を備える、請求項１から３のいずれか一項に記載のＩＣパッケージ。
【請求項５】
前記パッケージ基板が、その背面に複数の相互接続部を備える、請求項１から４のいずれか一項に記載のＩＣパッケージ。
【請求項６】
半導体アセンブリを製造する方法であって、
キャリア基板であって、キャビティ及びその上に配置されたリリース層を有するキャリア基板を形成することと、
前記キャビティの１つにブリッジモジュールを配置することであって、前記ブリッジモジュールが、そのトップ面のブリッジ相互接続部と、前記そのトップ面に配置された導電性相互接続部の１つ以上の層とを含む、配置することと、
第１の集積回路（ＩＣ）ダイを前記キャリア基板上に配置し、その第１の相互接続部が複数の前記キャビティに配置されるようにすることと、
第２のＩＣダイを前記キャリア基板上に配置し、その第２の相互接続部が複数の前記キャビティに配置されるようにすることと、
前記ブリッジ相互接続部を前記第１のＩＣダイ及び前記第２のＩＣダイのダイ間コンタクトに結合することと、
前記リリース層を離すことによって、前記第１のＩＣダイ、前記第２のＩＣダイ、及び前記ブリッジモジュールを備える半導体アセンブリを前記キャリア基板から分離することと、
前記第１のＩＣダイの前記第１の相互接続部及び前記第２のＩＣダイの前記第２の相互接続部が、パッケージ基板のトップ面に電気的及び機械的に結合されるように、前記パッケージ基板上に前記半導体アセンブリを実装することと、
前記第１のＩＣダイ、前記第２のＩＣダイ、及び前記ブリッジモジュールの背面の各々と前記パッケージ基板の前記トップ面との間にアンダーフィルを堆積させることと
を含み、
前記ブリッジモジュールの背面が、前記パッケージ基板に電気的に接続されておらず、前記第１の相互接続部及び前記第２の相互接続部の高さを超えて延びていない、方法。
【請求項７】
分離するステップの前に、前記第１のＩＣダイを前記第２のＩＣダイにボンディングし、前記ブリッジモジュールを前記第１のＩＣダイ及び前記第２のＩＣダイの各々にボンディングするエポキシを形成すること
を更に含む、請求項６に記載の方法。
【請求項８】
分離するステップの前に、前記第１のＩＣダイ、前記第２のＩＣダイ、及び前記ブリッジモジュールを、モールディングコンパウンドに封入することをさらに含む、請求項６に記載の方法。
【請求項９】
前記ブリッジモジュールが、能動回路を含む半導体基板を備える、請求項６から８のいずれか一項に記載の方法。
【請求項１０】
結合するステップが、
前記ブリッジ相互接続部を前記ダイ間コンタクトにはんだ付けすること、又は
熱圧着プロセスを使用して前記ブリッジ相互接続部を前記ダイ間コンタクトにボンディングすること
を含む、請求項６から９のいずれか一項に記載の方法。
【請求項１１】
集積回路（ＩＣ）パッケージであって、
パッケージ基板と、
第１の集積回路（ＩＣ）ダイであって、そのトップ面に、複数の相互接続部のうちの第１の相互接続部及び複数のダイ間コンタクトのうちの第１のダイ間コンタクトを有し、前記第１の相互接続部が、前記パッケージ基板のトップ面に電気的及び機械的に結合されている、第１のＩＣダイと、
第２のＩＣダイであって、そのトップ面に、前記複数の相互接続部のうちの第２の相互接続部及び前記複数のダイ間コンタクトのうちの第２のダイ間コンタクトを有し、前記第２の相互接続部が、前記パッケージ基板の前記トップ面に電気的及び機械的に結合されている、第２のＩＣダイと、
前記第１の相互接続部と前記第２の相互接続部との間に配置されたブリッジモジュールであって、前記ブリッジモジュールの背面が、前記パッケージ基板に電気的に接続されておらず、且つ前記複数の相互接続部の高さを超えて延びておらず、前記ブリッジモジュールは、
前記複数のダイ間コンタクトに機械的及び電気的に結合された、前記ブリッジモジュールのトップ面のブリッジ相互接続部と、
前記ブリッジモジュールの前記トップ面に配置され、前記第１のＩＣダイと前記第２のＩＣダイとの間で信号をルーティングするように構成された、導電性相互接続部の１つ以上の層と
を含む、ブリッジモジュールと、
前記第１のＩＣダイ、前記第２のＩＣダイ、及び前記ブリッジモジュールの前記背面の各々と前記パッケージ基板の前記トップ面との間に配置されたアンダーフィルと、
前記第１のＩＣダイ、前記第２のＩＣダイ、及び前記ブリッジモジュールを封入するモールディングコンパウンドと
を備える、集積回路（ＩＣ）パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示の実施例は、一般に半導体デバイスに関し、特に、ダイ間相互接続のためのブリッジモジュールを有する半導体アセンブリに関する。
【背景技術】
【０００２】
集積回路（ＩＣ）アーキテクチャは、各機能が別個のＩＣダイまたはチップスケールパッケージ（ＣＳＰ）によって実行される多数の異種機能を、１つのパッケージに組み込むように進化して来た。そのようなアーキテクチャは、システムインパッケージ（ＳｉＰ）と呼ばれることもある。ＳｉＰアーキテクチャの１つのタイプは、インターポーザに複数のＩＣダイを実装し、インターポーザが次にパッケージ基板に実装されることを含む。インターポーザは、スルー・シリコン・ビア（ＴＳＶ）とも呼ばれるスルー・ダイ・ビア（ＴＤＶ）を含み、スルー・ダイ・ビアは、その上下面の両方のメタライゼーション層を接続する。メタライゼーション層は、複数のＩＣダイ間、および複数のＩＣダイの各々とパッケージ基板との間の電気信号を伝達するために使用される。このタイプのＳｉＰアーキテクチャは、２．５次元（２．５Ｄ）パッケージと呼ばれることがある。しかし、ＳｉＰパッケージに２．５Ｄアーキテクチャを使用すると、個別のインターポーザを設計、製造、テストする必要があるため、コストが大幅に増加する。
【発明の概要】
【０００３】
ダイ間相互接続のためのブリッジモジュールを有する半導体アセンブリを提供するための技術が、記載されている。一例では、半導体アセンブリは、第１のＩＣダイ、第２のＩＣダイ、およびブリッジモジュールを備える。第１のＩＣダイは、そのトップ面に、複数の相互接続部のうちの第１の相互接続部および複数のダイ間コンタクトのうちの第１のダイ間コンタクトを含む。第２のＩＣダイは、そのトップ面に、複数の相互接続部のうちの第２の相互接続部および複数のダイ間コンタクトのうちの第２のダイ間コンタクトを含む。ブリッジモジュールが、第１の相互接続部と第２の相互接続部との間に配置される。ブリッジモジュールは、そのトップ面にあるブリッジ相互接続部であって、複数のダイ間コンタクトに機械的及び電気的に結合されたブリッジ相互接続部と、そのトップ面に配置され、第１のＩＣと第２のＩＣとの間で信号をルーティングする導電性相互接続部の１つ以上の層とを含む。ブリッジモジュールの背面は、複数の相互接続部の高さを超えて延びていない。
【０００４】
任意選択で、半導体アセンブリは、第１のＩＣダイを第２のＩＣダイにボンディングし、ブリッジモジュールを第１のＩＣダイおよび第２のＩＣダイのそれぞれにボンディングするエポキシをさらに含んでもよい。
【０００５】
任意選択で、半導体アセンブリは、第１のＩＣダイ、第２のＩＣダイ、およびブリッジモジュールを封入するモールディングコンパウンドをさらに含んでもよい。
【０００６】
任意選択で、ブリッジモジュールは、セラミック基板、有機基板、または半導体基板を含んでもよい。
【０００７】
任意選択で、ブリッジモジュールは、能動回路を有する半導体基板を含んでもよい。
【０００８】
別の例では、ＩＣパッケージは、パッケージ基板と、第１のＩＣダイと、第２のＩＣダイと、ブリッジモジュールとを含む。第１のＩＣダイは、そのトップ面に、複数の相互接続部のうちの第１の相互接続部および複数のダイ間コンタクトのうちの第１のダイ間コンタクトを含み、第１の相互接続部は、パッケージ基板のトップ面に電気的及び機械的に結合されている。第２のＩＣダイは、そのトップ面に、複数の相互接続部のうちの第２の相互接続部および複数のダイ間コンタクトのうちの第２のダイ間コンタクトを含み、第２の相互接続部は、パッケージ基板のトップ面に電気的及び機械的に結合されている。ブリッジモジュールは、第１の相互接続部と第２の相互接続部との間に配置され、ブリッジモジュールの背面はパッケージ基板から離間している。ブリッジモジュールは、そのトップ面にあるブリッジ相互接続部であって、複数のダイ間コンタクトに機械的及び電気的に結合されたブリッジ相互接続部と、そのトップ面に配置され、第１のＩＣと第２のＩＣとの間で信号をルーティングする導電性相互接続部の１つ以上の層とを含む。
【０００９】
任意選択で、ＩＣパッケージは、第１のＩＣダイを第２のＩＣダイにボンディングし、ブリッジモジュールを第１のＩＣダイおよび第２のＩＣダイのそれぞれにボンディングするエポキシをさらに含んでもよい。
【００１０】
任意選択で、ＩＣパッケージは、第１のＩＣダイ、第２のＩＣダイ、およびブリッジモジュールを封入するモールディングコンパウンドをさらに含んでもよい。
【００１１】
任意選択で、ＩＣパッケージは、第１のＩＣダイ、第２のＩＣダイ、およびブリッジモジュールのそれぞれとパッケージ基板のトップ面との間に配置されたアンダーフィルをさらに含んでもよい。
【００１２】
任意選択で、パッケージ基板は、その背面に複数の相互接続部を含んでもよい。
【００１３】
任意選択で、ブリッジモジュールは、パッケージ基板から離れている予め製造された基板を含んでもよい。
【００１４】
任意選択で、ブリッジモジュールは、能動回路を備える半導体基板を含んでもよい。
【００１５】
別の例では、半導体アセンブリを製造する方法は、キャビティおよびその上に配置されたリリース層を有するキャリア基板を形成することと、キャビティの１つにブリッジモジュールを配置することであって、ブリッジモジュールは、そのトップ面にあるブリッジ相互接続部と、そのトップ面に配置された導電性相互接続部の１つ以上の層とを含む、配置することと、それの第１の相互接続部が複数のキャビティ内に配置されるように、第１の集積回路（ＩＣ）ダイをキャリア基板上に配置することと、それの第２の相互接続部が複数のキャビティ内に配置されるように、第２のＩＣダイをキャリア基板上に配置することと、ブリッジ相互接続部を第１のＩＣダイおよび第２のＩＣダイのダイ間コンタクトに結合することと、リリース層を離すことによって、第１のＩＣダイ、第２のＩＣダイ、およびブリッジモジュールを含む半導体アセンブリをキャリア基板から分離することとを含む。
【００１６】
任意選択で、本方法は、リリース層を離すことによって、第１のＩＣダイ、第２のＩＣダイ、およびブリッジモジュールを含む半導体アセンブリをキャリア基板から分離することを、さらに含んでもよい。
【００１７】
任意選択で、本方法は、分離するステップの前に、第１のＩＣダイを第２のＩＣダイにボンディングし、ブリッジモジュールを第１のＩＣダイおよび第２のＩＣダイのそれぞれにボンディングするエポキシを形成することを、さらに含んでもよい。
【００１８】
任意選択で、本方法は、分離するステップの前に、第１のＩＣダイ、第２のＩＣダイ、およびブリッジモジュールをモールディングコンパウンドに封入することを、さらに含んでもよい。
【００１９】
任意選択で、ブリッジモジュールは、セラミック基板、有機基板、または半導体基板を含んでもよい。
【００２０】
任意選択で、ブリッジモジュールは、能動回路を有する半導体基板を含んでもよい。
【００２１】
任意選択で、結合するステップは、半導体アセンブリを加熱して、ブリッジ相互接続部をダイ間コンタクトにリフローはんだ付けすることを含む。
【００２２】
任意選択で、結合するステップは、熱圧着プロセスを使用してブリッジ相互接続部をダイ間コンタクトにボンディングすることを含む。
【００２３】
これらおよび他の態様は、以下の詳細な説明を参照して理解され得る。
【００２４】
上記に列挙した特徴を詳細に理解できるように、上記で簡単に要約した、より詳細な説明が、実施例を参照することによって得られ、そのいくつかが添付の図面に示される。    しかしながら、添付の図面は典型的な実施例のみを示しているので、その範囲を限定するものと見なすべきではないことに留意されたい。
【図面の簡単な説明】
【００２５】
【図１Ａ】集積回路（ＩＣ）パッケージの一例を示す概略断面図である。
【図１Ｂ】ＩＣパッケージの他の例を示す概略断面図である。
【図２】半導体アセンブリを製造するプロセスの一例を示す概略断面図である。
【図３】図１Ａの半導体アセンブリを製造するプロセスの一例を示す概略断面図である。
【図４】図１Ｂの半導体アセンブリを製造するプロセスの一例を示す概略断面図である。
【図５】キャリア基板から分離した後の半導体アセンブリの平面図である。
【図６】ＩＣダイの例を示す概略断面図である。
【図７】ＩＣダイを相互接続するように構成されたブリッジモジュールの一例を示す概略断面図である。
【図８】半導体アセンブリの製造方法の一例を示すフロー図である。
【発明を実施するための形態】
【００２６】
理解を容易にするため、可能な場合には、図に共通する同一の要素を示すのに、同一の参照番号を使用した。１つの例の要素は他の例に有益に組み込むことができるということが意図される。
【００２７】
以下、様々な特徴について図面を参照して説明する。図面は一定の縮尺で描かれているかもしれないし、描かれていないかもしれず、また類似の構造または機能の要素は図面全体を通して同様の参照番号によって表されることに留意されたい。図面は、特徴の説明を容易にすることのみを意図していることに留意されたい。これらは、特許請求される発明の網羅的な説明として、または特許請求される発明の範囲に対する限定として意図されていない。さらに、例示された実施形態は、示された態様または利点のすべてを有する必要はない。特定の実施形態に関連して説明された態様または利点は、その実施形態に必ずしも限定されず、そのように図示されていない場合でも、又は明示的に記載されていない場合でも、他の実施形態において実施することができる。
【００２８】
ダイ間相互接続のためのブリッジモジュールを有する半導体アセンブリを提供するための技術が、記載されている。一例では、半導体アセンブリは、一対の集積回路（ＩＣ）ダイを電気的に接続するように構成されたブリッジモジュールを含む。ブリッジモジュールは、ＩＣダイ上のダイ間コンタクトに機械的及び電気的に結合するように構成されたブリッジ相互接続部を含む。ＩＣダイおよびブリッジモジュールは、エポキシまたはモールディングコンパウンドを用いて機械的に固定される。半導体アセンブリは、キャリア基板を使用して形成され、その後にキャリア基板から分離され、ＳｉＰパッケージのパッケージ基板、プリント回路基板（ＰＣＢ）などに実装されることができる。ブリッジモジュールは、ＩＣダイ間の電気的接続をサポートし、したがって、ＩＣダイとパッケージ基板／ＰＣＢとの間のインターポーザの必要性を除去する。ブリッジモジュールは、パッケージ基板／ＰＣＢから離れている。したがって、パッケージ基板／ＰＣＢの熱膨張係数（ＣＴＥ）とブリッジモジュールのＣＴＥとの間の不一致の心配なしにブリッジモジュールを組み立てることができる。半導体アセンブリは、予め製造されており、ブリッジモジュール、パッケージ基板／ＰＣＢ、およびＩＣダイの連続的なビルドアップに依存しない。さらに、この予め製造された半導体アセンブリは、パッケージ基板またはＰＣＢなどの有機基板にブリッジダイを埋め込むときに伴う複雑なダイ埋め込みステップを回避する。したがって、この予め製造された半導体アセンブリは、特定のパッケージ基板またはＰＣＢに依存しない。
【００２９】
図１Ａは、集積回路（ＩＣ）パッケージ１００Ａの一例を示す概略断面図である。ＩＣパッケージ１００Ａは、複数のＩＣダイ（例えば、第１のＩＣダイ１０４Ａおよび第２のＩＣダイ１０４Ｂが示されている）を支持するパッケージ基板１０２を含む。例として明瞭にするために、２つのＩＣダイしか示されていないが、２つより多いＩＣダイを有する半導体アセンブリに本明細書に記載の技術を用いることができることは当業者には明らかであろう。パッケージ基板１０２に実装されたＩＣダイは、まとめて「ＩＣダイ１０４」と呼ばれる。パッケージ基板１０２は、一方の側で複数の相互接続部１０６に結合され、反対側で第１のＩＣダイ１０４Ａおよび第２のＩＣダイ１０４Ｂを支持する。複数の相互接続部１０６は、例えば、プリント回路基板（ＰＣＢ）などにＩＣパッケージ１００Ａを実装するように構成された複数のはんだボールを含むことができる。
【００３０】
ＩＣダイ１０４の各々は、「トップ面」および「背面」を含む。ＩＣダイ１０４の各々は、そのトップ面がパッケージ基板１０２に面するようにパッケージ基板１０２に「フリップチップ」実装するように構成される。ＩＣダイ１０４の各々の背面は、トップ面の反対側の面である。ＩＣダイ１０４Ａは、複数の相互接続部（「相互接続部１０８Ａ」）に結合されたトップ面を含む。相互接続部１０８Ａは、はんだバンプ（例えば、Ｃ４（ｃｏｎｔｒｏｌｌｅｄ  ｃｏｌｌａｐｓｅ  ｃｈｉｐ  ｃｏｎｎｅｃｔｉｏｎ）バンプ）などを含むことができる。相互接続部１０８Ａは、ＩＣダイ１０４Ａをパッケージ基板１０２に機械的及び電気的に結合する。ＩＣダイ１０４Ａと同様に、ＩＣダイ１０４Ｂは、複数の相互接続部（「相互接続部１０８Ｂ」）に結合されたトップ面を含む。相互接続部１０８Ｂは、はんだバンプ（例えば、Ｃ４バンプ）などを含むことができる。相互接続部１０８Ｂは、ＩＣダイ１０４Ｂをパッケージ基板１０２に機械的及び電気的に結合する。相互接続部１０８Ａおよび相互接続部１０８Ｂは、集合的に複数の相互接続部（「相互接続部１０８」）を構成する。
【００３１】
ＩＣパッケージ１００Ａは、ＩＣダイ１０４ＡとＩＣダイ１０４Ｂとを電気的に結合するように構成されたブリッジモジュール１１０をさらに含む。例えば、ブリッジモジュール１１０は、ＩＣダイ１０４ＡとＩＣダイ１０４Ｂとの間の電気信号の伝達をサポートすることができる。ブリッジモジュール１１０は、相互接続部１０８Ａと相互接続部１０８Ｂとの間に配置される。ブリッジモジュール１１０は、複数のブリッジ相互接続部（「ブリッジ相互接続部１１２」）に結合されたトップ面を含む。ブリッジモジュール１１０の「トップ面」は、ＩＣダイ１０４のトップ面に面する面である。ブリッジモジュール１１０の「背面」は、そのトップ面の反対側の面である。
【００３２】
一例では、ブリッジモジュール１１０の背面は、ＩＣダイ１０４の相互接続部１０８の高さを超えて延びていない。すなわち、ブリッジモジュール１１０は、パッケージ基板１０２から離間されている。別の例では、ブリッジモジュール１１０の背面は、物理的にパッケージ基板１０２に接触することができるが、ブリッジモジュール１１０の背面は、パッケージ基板１０２に電気的に接続されていない。ブリッジモジュール１１０は、セラミック基板、有機基板、または半導体基板などの基板上に形成されたメタライゼーション層を含むことができる。一例では、ブリッジモジュール１１０は、その上に形成された固体回路を有する半導体基板を含む。
【００３３】
ブリッジ相互接続部１１２は、ＩＣダイ１０４Ａのダイ間コンタクト（図６Ａに示す）に電気的および機械的に結合されたブリッジ相互接続部の第１の組（「ブリッジ相互接続部１１２Ａ」）と、ＩＣダイ１０４Ｂのダイ間コンタクト（図６Ｂに示す）に電気的および機械的に結合されたブリッジ相互接続部の第２の組（「ブリッジ相互接続部１１２Ｂ」）とを含む。一例では、ブリッジ相互接続部１１２は、ＩＣダイ１０４ＡおよびＩＣダイ１０４Ｂのそれぞれのダイ間コンタクトにはんだ付けされるはんだバンプ（例えば、Ｃ４バンプ）を含む。別の例では、ブリッジ相互接続部１１２は、ＩＣダイ１０４ＡおよびＩＣダイ１０４Ｂのそれぞれのダイ間コンタクトにボンディングされる金属コンタクトを含む（例えば、拡散接合、圧接、熱圧縮溶接などがあり、これらはそれぞれ、本明細書では一般に「熱圧着」と呼ばれる）。そのような例では、ブリッジ相互接続部１１２は、アルミニウム、銅、金などを含むことができる。
【００３４】
ＩＣダイ１０４Ａ、ＩＣダイ１０４Ｂ、およびブリッジモジュール１１０は、半導体アセンブリ１５０Ａを形成する。図示の例では、半導体アセンブリ１５０Ａは、機械的支持のためのエポキシまたは同様のタイプのボンディングコンパウンドを含む。例えば、エポキシ１１４が、ＩＣダイ１０４ＡとＩＣダイ１０４Ｂとの間に配置され、ＩＣダイ１０４ＡをＩＣダイ１０４Ｂにボンディングする。エポキシ１１４は、ブリッジモジュール１１０とＩＣダイ１０４ＡおよびＩＣダイ１０４Ｂのそれぞれとの間にも配置され、ブリッジモジュール１１０をＩＣダイ１０４ＡおよびＩＣダイ１０４Ｂのそれぞれにボンディングする。ＩＣパッケージ１００Ａは、半導体アセンブリ１５０Ａとパッケージ基板１０２との間に配置されたアンダーフィル１１６を含む。アンダーフィル１１６として使用することができる様々なアンダーフィル材料が、当該技術分野において周知である。
【００３５】
図１Ｂは、ＩＣパッケージ１００Ｂの他の例を示す概略断面図である。図１Ａの要素と同じまたは類似の図１Ｂの要素は、同一の参照符号で示され、上記で詳細に説明されている。この例で、半導体アセンブリ１５０Ｂは、ＩＣダイ１０４Ａと、ＩＣダイ１０４Ｂと、ブリッジモジュール１１０とを備える。例として２つのＩＣダイしか示されていないが、半導体アセンブリ１５０Ｂの他の例は、２つより多いＩＣダイを含むことができる。半導体アセンブリ１５０Ｂは、アセンブリを支持するために、エポキシ１１４よりむしろ、モールディングコンパウンド１１８が使用される点で、半導体アセンブリ１５０Ａと異なる。モールディングコンパウンド１１８は、ＩＣダイ１０４Ａ、ＩＣダイ１０４Ｂ、およびブリッジモジュール１１０を封入することができる。モールディングコンパウンド１１８は、エポキシモールディングコンパウンドなどの、当該技術分野で既知の、このような目的に適した任意のタイプの材料を含むことができる。
【００３６】
図２Ａ〜図２Ｃは、半導体アセンブリ１５０Ａまたは半導体アセンブリ１５０Ｂなどの半導体アセンブリの製造プロセスの一例を示す概略断面図である。図１Ａ〜図１Ｂの要素と同じまたは類似の図２Ａ〜図２Ｃの要素は、同一の参照符号で示されている。図２Ａに示すように、キャリア基板２０２が、その中にブリッジモジュールキャビティ２０８および相互接続部キャビティ２０６を形成するように、処理される。キャリア基板２０２は、例えば、シリコン基板を含むことができる。キャビティ２０６および２０８は、周知の半導体処理技術を用いて形成することができる。リリース層２０４が、キャビティ２０６および２０８内を含んで、キャリア基板２０２上に堆積される。リリース層２０４は、キャリア基板２０２に一時的に付着するのに適し、キャリア基板２０２から離すことができる任意の種類の材料を含むことができる。
【００３７】
図２Ｂに示すように、ブリッジモジュール１１０が、ブリッジモジュールキャビティ２０８内に配置される。図２Ｃに示すように、相互接続部１０８Ａがキャリア基板２０２のそれぞれのキャビティ２０６と位置合わせされてそれぞれのキャビティ２０６に配置されるように、ＩＣダイ１０４Ａが、キャリア基板２０２上に配置される。相互接続部１０８Ｂがキャリア基板２０２のそれぞれのキャビティ２０６と位置合わせされてそれぞれのキャビティ２０６に配置されるように、ＩＣダイ１０４Ｂが、キャリア基板２０２上に配置される。したがって、キャビティ２０６は、ＩＣダイ１０４Ａの相互接続部１０８ＡおよびＩＣダイ１０４Ｂの相互接続部１０８Ｂのレイアウトを収容するパターンで、キャリア基板２０２に形成される。キャビティ２０６は、相互接続部１０８の高さを収容する深さを有するように形成される。
【００３８】
キャビティ２０６は、ＩＣダイ１０４Ｂ（図６Ａに示す）のダイ間コンタクトがブリッジ相互接続部１１２Ａと位置合わせされ、第２のＩＣダイ１０４Ｂ（図６Ｂに示す）のダイ間コンタクトがブリッジ相互接続部１１２Ｂと位置合わせされるように、さらに構成される。ブリッジキャビティ２０８の幅は、ブリッジモジュール１１０の幅を収容するように構成される。したがって、ブリッジキャビティ２０８の幅は、少なくともブリッジモジュール１１０の幅に等しい。ブリッジキャビティ２０８の深さは、ブリッジ相互接続部１１２がＩＣダイ１０４ＡとＩＣダイ１０４Ｂのダイ間コンタクトに接触するような深さである。
【００３９】
図３Ａ〜図３Ｂは、半導体アセンブリ１５０Ａの製造プロセスの一例を示す概略断面図である。図３Ａ〜図３Ｂに示すプロセスステップは、図２Ａ〜図２Ｃに示すプロセスステップの後に実行される。図１Ａおよび図２Ａ〜図２Ｃの要素と同じまたは類似の図３Ａ〜図３Ｂの要素には、同一の参照番号が付されている。図３Ａに示すように、エポキシ１１４または他のタイプのボンディングコンパウンドが、ＩＣダイ１０４ＡとＩＣダイ１０４Ｂとの間に堆積される。エポキシ１１４は、ブリッジモジュール１１０のブリッジ相互接続部１１２の間、ならびにブリッジモジュール１１０とＩＣダイ１０４ＡおよびＩＣダイ１０４Ｂのそれぞれとの間に広がる。エポキシ１１４は、ＩＣダイ１０４ＡとＩＣダイ１０４Ｂとの間の空間を満たす。エポキシ１１４は、ＩＣダイ１０４ＡとＩＣダイ１０４Ｂとの間の全空間を満たすことができ、または全空間よりも小さくすることができる（例えば、エポキシ１１４の高さは、ＩＣダイ１０４Ａ、１０４Ｂの高さより低くすることができる）。エポキシ１１４はまた、ブリッジモジュール１１０とキャリア基板２０２との間に広がることができる。エポキシ１１４は硬化して、半導体アセンブリ１５０Ａを支持する。
【００４０】
図３Ｂに示すように、半導体アセンブリ１５０Ａは、リリース層２０４を離すことによってキャリア基板２０２から分離される。半導体アセンブリ１５０Ａは、エポキシ１１４が硬化した後に分離することができる。その後、分離された半導体アセンブリ１５０Ａは、パッケージ基板、ＰＣＢ等に実装することができる。図５Ａは、キャリア基板２０２から分離した後の半導体アセンブリ１５０Ａの平面図である。ブリッジモジュール１１０の一部分が、ブリッジ相互接続部１１２を示すように切り取られている。図示されているように、エポキシ１１４は、ＩＣダイ１０４ＡとＩＣダイ１０４Ｂとの間に配置され、ブリッジモジュール１１０のブリッジ相互接続部１１２の周りならびにブリッジモジュール１１０とＩＣダイ１０４Ａおよび１０４Ｂのそれぞれとの間に配置される。
【００４１】
図４Ａ〜図４Ｂは、半導体アセンブリ１５０Ｂの製造プロセスの一例を示す概略断面図である。図４Ａ〜図４Ｂに示すプロセスステップは、図２Ａ〜図２Ｃに示すプロセスステップの後に実行される。図１Ｂおよび図２Ａ〜図２Ｃの要素と同じまたは類似の図４Ａ〜図４Ｂの要素には、同一の参照番号が付されている。図４Ａに示されるように、ＩＣダイ１０４Ａ、ＩＣダイ１０４Ｂ、およびブリッジモジュール１１０を封入するために、モールディングコンパウンド１１８が、キャリア基板２０２上に堆積される。モールディングコンパウンド１１８は、ＩＣダイ１０４Ａおよび１０４Ｂの外縁を囲み、ＩＣダイ１０４ＡとＩＣダイ１０４Ｂとの間に配置される。モールディングコンパウンド１１８はまた、ブリッジ相互接続部１１２の間、ならびにブリッジモジュール１１０とＩＣダイ１０４Ａおよび１０４Ｂのそれぞれとの間に広がる。モールディングコンパウンド１１８はまた、ブリッジモジュール１１０とキャリア基板２０２との間に広がることができる。モールディングコンパウンドは硬化して、半導体アセンブリ１５０Ｂを支持する。
【００４２】
図４Ｂに示すように、半導体アセンブリ１５０Ｂは、リリース層２０４を離すことによってキャリア基板２０２から分離される。半導体アセンブリ１５０Ｂは、モールディングコンパウンド１１８が硬化した後に分離することができる。その後、分離された半導体アセンブリ１５０Ｂは、パッケージ基板、ＰＣＢ等に実装することができる。図５Ｂは、キャリア基板２０２から分離した後の半導体アセンブリ１５０Ｂの平面図である。ブリッジモジュール１１０の一部分が、ブリッジ相互接続部１１２を示すように切り取られている。図示のように、モールディングコンパウンド１１８は、ＩＣダイ１０４Ａおよび１０４Ｂを囲み、ＩＣダイ１０４ＡとＩＣダイ１０４Ｂとの間に配置される。モールディングコンパウンド１１８はまた、ブリッジモジュール１１０のブリッジ相互接続部１１２の周り、ならびにブリッジモジュール１１０とＩＣダイ１０４Ａおよび１０４Ｂのそれぞれとの間に配置される。
【００４３】
図６Ａは、ＩＣダイ１０４Ａの一例を示す概略断面図である。ＩＣダイ１０４Ａは、その中に形成された固体回路６０４Ａを有する半導体基板６０２Ａを含む。導電性相互接続部６０６Ａが、固体回路６０４Ａを覆って半導体基板６０２Ａ上に形成される。導電性相互接続部６０６Ａは、導電性材料と誘電体材料の交互の層を含む。相互接続部１０８Ａが、導電性相互接続部６０６Ａに結合される。導電性相互接続部６０６Ａはまた、ダイ間コンタクト６０８Ａを含む。ダイ間コンタクト６０８Ａは、ブリッジモジュール１１０のブリッジ相互接続部１１２Ａと結合するように構成される。
【００４４】
図６Ｂは、ＩＣダイ１０４Ｂの一例を示す概略断面図である。ＩＣダイ１０４Ｂは、ＩＣダイ１０４Ａと同様に構成されている。ＩＣダイ１０４Ｂは、中に形成された固体回路６０４Ｂを有する半導体基板６０２Ｂを含む。導電性相互接続部６０６Ｂが、固体回路６０４Ｂを覆って半導体基板６０２Ｂ上に形成される。導電性相互接続部６０６Ｂは、導電性材料と誘電体材料の交互の層を含む。相互接続部１０８Ｂが、導電性相互接続部６０６Ｂに結合される。導電性相互接続部６０６Ｂはまた、ダイ間コンタクト６０８Ｂを含む。ダイ間コンタクト６０８Ｂは、ブリッジモジュール１１０のブリッジ相互接続部１１２Ｂと結合するように構成される。
【００４５】
図７は、ブリッジモジュール１１０の一例を示す概略断面図である。ブリッジモジュール１１０は、上に形成された導電性相互接続部７０６を有する基板７０２を含む。導電性相互接続部７０６は、導電性材料と誘電体材料の交互の層を含む。ブリッジ相互接続部１１２が、導電性相互接続部７０６に結合される。一例では、基板７０２は、セラミック基板または有機基板を含む。別の例では、基板７０２は、半導体基板を含む。いくつかの例では、基板７０２は、中に形成された固体回路７０４を有する半導体基板を含む。
【００４６】
図８は、半導体アセンブリを製造するための方法８００の一例を示すフロー図である。方法８００は、キャビティおよびリリース層を有するキャリア基板が形成されるステップ８０２から始まる（図２Ａ）。キャリア基板は、例えば、シリコン基板を含むことができる。キャビティは、従来のシリコン処理技術を用いて形成することができる。
【００４７】
ステップ８０４において、ブリッジモジュールが、キャリア基板のブリッジモジュールキャビティ内に配置される（図２Ｂ）。ブリッジモジュールは、セラミック基板、有機基板、または半導体基板とすることができる。ブリッジモジュールは、予め製造され、その上に形成された様々なメタライゼーション層を含むことができる。ブリッジモジュールが半導体基板を含む場合、ブリッジモジュールは、その中に形成され、メタライゼーションに電気的に結合された能動回路を含むことができる。ブリッジモジュール８０４は、従来の半導体処理技術を用いて製造することができる。
【００４８】
ステップ８０６において、第１のＩＣダイが、相互接続部がキャリア基板のそれぞれのキャビティ内にあるようにして、キャリア基板上に配置される（図２Ｃ）。ステップ８０８において、第２のＩＣダイが、相互接続部がキャリア基板のそれぞれのキャビティ内にあるようにして、キャリア基板上に配置される（図２Ｃ）。ＩＣダイの各々は、予め製造することができ、能動回路およびその上に形成されたメタライゼーションを含むことができる。最上部金属層の一部は、相互接続部が取り付けられるボンドパッドとして露出することができる。相互接続部は、例えば、はんだ相互接続部（例えば、Ｃ４バンプ）を含むことができる。第１および第２のＩＣダイは、従来の半導体処理技術を用いて製造することができる。
【００４９】
ステップ８１０において、ブリッジモジュール上のブリッジ相互接続部は、第１および第２のＩＣダイ上のダイ間コンタクトに結合される（図３Ａまたは図４Ａ）。一例では、ブリッジ相互接続部は、ＩＣダイのそれぞれのダイ間コンタクトにはんだ付けされるはんだバンプ（例えば、Ｃ４バンプ）を含む。別の例では、ブリッジ相互接続部は、ＩＣダイのそれぞれのダイ間コンタクトにボンディングされる金属コンタクトを含む（例えば、拡散接合、圧接、熱圧縮溶接などがあり、これらはそれぞれ、本明細書では一般に「熱圧着」と呼ばれる）。そのような例では、ブリッジ相互接続部は、アルミニウム、銅、金などを含むことができる。
【００５０】
任意選択のステップ８１１において、第１のＩＣダイ、第２のＩＣダイ、およびブリッジダイは、エポキシを使用してボンディングされるか、またはモールディングコンパウンドで封入される。ステップ８１２で、半導体アセンブリをキャリア基板から分離する（図３Ｂまたは図４Ｂ）。
【００５１】
上記は特定の例を対象とするが、その基本的な範囲から逸脱することなく、他の及びさらなる例を考え出すこともでき、その範囲は、以下の特許請求の範囲によって決定される。
【図１Ａ】
0006686040.tif 000002
【図１Ｂ】
0006686040.tif 000003
【図２】
0006686040.tif 000004
【図３】
0006686040.tif 000005
【図４】
0006686040.tif 000006
【図５】
0006686040.tif 000007
【図６】
0006686040.tif 000008
【図７】
0006686040.tif 000009
【図８】
0006686040.tif 000010