(57)【特許請求の範囲】
【請求項１】
温度センサー部からの温度検出電圧のＡ／Ｄ変換を行い、温度検出データを出力するＡ／Ｄ変換部と、
前記温度検出データに基づいて発振周波数の温度補償処理を行い、前記発振周波数の周波数制御データを出力する処理部と、
前記処理部からの前記周波数制御データと振動子を用いて、前記周波数制御データにより設定される前記発振周波数の発振信号を生成する発振信号生成回路と、
を含み、
前記発振信号生成回路は、
前記処理部からの前記周波数制御データのＤ／Ａ変換を行うＤ／Ａ変換部と、
前記Ｄ／Ａ変換部の出力電圧と前記振動子を用いて、前記発振信号を生成する発振回路と、
を含み、
前記Ｄ／Ａ変換部は、
前記処理部からｉ＝（ｎ＋ｍ）ビットの前記周波数制御データを受け、前記周波数制御データのｍビットのデータに基づいて、前記周波数制御データのｎビットのデータを変調する変調回路と、
変調された前記ｎビットのデータのＤ／Ａ変換を行うＤ／Ａ変換器と、
前記Ｄ／Ａ変換器の出力電圧を平滑化するフィルター回路と、
を含み、
前記ｎビットのデータによって特定される値をＤＹ及びＤＺ（ＤＹ，ＤＺはＤＹ＝ＤＺ＋１を満たす数）としたときに、
前記Ｄ／Ａ変換部は、
ＤＹの出力間隔が互いに異なり、且つ、ＤＹの出力タイミングが互いに重複しないｍ通りの出力パターンのうち、前記ｍビットのデータに基づいて特定される１以上の前記出力パターンを組み合わせることによって、ＤＹ及びＤＺを時分割で出力することを特徴とする回路装置。
【請求項２】
請求項１に記載の回路装置において、
前記Ｄ／Ａ変換部のサンプリング周波数をｆｓとし、前記Ｄ／Ａ変換部の１回のＤ／Ａ変換による前記発振周波数の変化をΔｆとした場合に、Δｆ／ｆｓ＜１／１０６であることを特徴とする回路装置。
【請求項３】
請求項２に記載の回路装置において、
ｆｓ≧１ｋＨｚの場合は、Δｆ／ｆｓ＜１／１０６であり、
ｆｓ＜１ｋＨｚの場合は、Δｆ＜１ｍＨｚであることを特徴とする回路装置。
【請求項４】
請求項１に記載の回路装置において、
前記Ｄ／Ａ変換部のサンプリング周波数をｆｓとし、前記Ｄ／Ａ変換部の１回のＤ／Ａ変換による前記発振周波数の変化をΔｆとした場合に、
ｆｓ＜１ｋＨｚの場合は、Δｆ＜１ｍＨｚであることを特徴とする回路装置。
【請求項５】
請求項１乃至４のいずれか一項に記載の回路装置において、
前記振動子は、水晶振動子であることを特徴とする回路装置。
【請求項６】
請求項５に記載の回路装置において、
前記水晶振動子は、
ＡＴカット振動子、又はＳＣカット振動子、又はＳＡＷ共振子であることを特徴とする回路装置。
【請求項７】
請求項１乃至６のいずれか一項に記載の回路装置において、
前記処理部は、
第１の温度から第２の温度に温度が変化した場合に、前記第１の温度に対応する第１のデータから前記第２の温度に対応する第２のデータへと、ｋ×ＬＳＢ（ｋ≧１）単位で変化する前記周波数制御データを出力することを特徴とする回路装置。
【請求項８】
請求項７に記載の回路装置において、
前記処理部は、
前回の前記温度補償処理の演算結果データである前記第１のデータと、今回の前記温度補償処理の前記演算結果データである前記第２のデータを比較し、
前記第２のデータの方が前記第１のデータよりも大きい場合には、前記第１のデータに対して所定値を加算する処理を、加算結果データが前記第２のデータに達するまで行いながら、前記加算結果データを前記周波数制御データとして出力し、
前記第２のデータの方が前記第１のデータよりも小さい場合には、前記第１のデータから所定値を減算する処理を、減算結果データが前記第２のデータに達するまで行いながら、前記減算結果データを前記周波数制御データとして出力することを特徴とする回路装置。
【請求項９】
請求項８に記載の回路装置において、
前記処理部は、
前記温度検出データに基づいて前記発振周波数の前記温度補償処理の演算を行い、前記温度補償処理の前記演算結果データを出力する演算部と、
前記演算部からの前記演算結果データを受け、前記周波数制御データを出力する出力部と、
を含み、
前記出力部は、
前記演算結果データが前記第１の温度に対応する前記第１のデータから前記第２の温度に対応する前記第２のデータに変化した場合に、ｋ×ＬＳＢ単位で前記第１のデータから前記第２のデータに変化する前記周波数制御データを出力することを特徴とする回路装置。
【請求項１０】
請求項１乃至９のいずれか一項に記載の回路装置において、
前記処理部は、
前記Ａ／Ｄ変換部からの前記温度検出データの出力レートよりも速い出力レートで、前記周波数制御データを出力することを特徴とする回路装置。
【請求項１１】
請求項１乃至１０のいずれか一項に記載の回路装置において、
前記Ｄ／Ａ変換部は、
Ｄ／Ａ変換でのデータの最小分解能をＬＳＢとした場合に、ｋ×ＬＳＢ（ｋ≧１）に対応する電圧のステップ幅で変化する前記出力電圧を出力することを特徴とする回路装置。
【請求項１２】
請求項１１に記載の回路装置において、
ｋ＝１であることを特徴とする回路装置。
【請求項１３】
請求項１乃至１２のいずれか一項に記載の回路装置と、
前記振動子と、
を含むことを特徴とする発振器。
【請求項１４】
請求項１乃至１２のいずれか一項に記載の回路装置を含むことを特徴とする電子機器。
【請求項１５】
請求項１乃至１２のいずれか一項に記載の回路装置を含むことを特徴とする移動体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路装置、発振器、電子機器及び移動体等に関する。
【背景技術】
【０００２】
従来より、ＴＣＸＯ（temperature compensated crystal oscillator）と呼ばれる温度補償型発振器が知られている。このＴＣＸＯは、例えば携帯通信端末、ＧＰＳ関連機器、ウェアラブル機器、又は車載機器などにおける基準信号源等として用いられている。
【０００３】
このＴＣＸＯには、アナログ方式の温度補償型発振器であるＡＴＣＸＯと、デジタル方式の温度補償型発振器であるＤＴＣＸＯがある。ＡＴＣＸＯの従来技術としては特許文献１に開示される技術が知られている。ＤＴＣＸＯの従来技術としては特許文献２に開示される技術が知られている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−１９９６３１号公報
【特許文献２】特開昭６４−８２８０９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ＤＴＣＸＯ等のデジタル方式の発振器は、ＡＴＣＸＯ等のアナログ方式の発振器に比べて、低消費電力化等において有利な面がある。例えばＡＴＣＸＯでは、その回路装置のアナログ回路において多くの消費電流が流れてしまう。特にＡＴＣＸＯでは、周波数精度向上のために、アナログ回路である温度補償回路（近似関数発生回路）における近似関数の次数を増やしたり、アナログ回路のトランジスターに流れる電流を増やして雑音を低減しようとすると、消費電力が大幅に増加してしまう。このため、周波数精度の向上と低消費電力化とを両立して実現することが難しいという課題がある。
【０００６】
本発明の幾つかの態様によれば、周波数精度の向上と低消費電力化を両立して実現できる回路装置、発振器、電子機器及び移動体等を提供できる。
【課題を解決するための手段】
【０００７】
本発明の一態様は、温度センサー部からの温度検出電圧のＡ／Ｄ変換を行い、温度検出データを出力するＡ／Ｄ変換部と、前記温度検出データに基づいて発振周波数の温度補償処理を行い、前記発振周波数の周波数制御データを出力する処理部と、前記処理部からの前記周波数制御データと振動子を用いて、前記周波数制御データにより設定される前記発振周波数の発振信号を生成する発振信号生成回路と、を含み、前記発振信号生成回路は、前記処理部からの前記周波数制御データのＤ／Ａ変換を行うＤ／Ａ変換部と、前記Ｄ／Ａ変換部の出力電圧と前記振動子を用いて、前記発振信号を生成する発振回路と、を含み、前記Ｄ／Ａ変換部は、前記処理部からｉ＝（ｎ＋ｍ）ビットの前記周波数制御データを受け、前記周波数制御データのｍビットのデータに基づいて、前記周波数制御データのｎビットのデータを変調する変調回路と、変調された前記ｎビットのデータのＤ／Ａ変換を行うＤ／Ａ変換器と、前記Ｄ／Ａ変換器の出力電圧を平滑化するフィルター回路と、を含む回路装置に関係する。
【０００８】
本発明の一態様によれば、Ｄ／Ａ変換部に変調回路やフィルター回路を設けるだけで、例えばｎビットの分解能のＤ／Ａ変換器を用いながら、ｉ＝（ｎ＋ｍ）ビットという高い分解能のＤ／Ａ変換部を実現できる。そして、このように周波数制御データをＤ／Ａ変換するＤ／Ａ変換部の分解能を高くすることで、当該周波数制御データに基づき生成される発振信号の周波数精度の高精度化を実現できる。また、このような変調回路やフィルター回路を設けることによる消費電力の増加は、それほど大きくない。また処理部から例えばｉビットの周波数制御データをＤ／Ａ変換部に供給することも、それほど困難ではない。従って本発明の一態様によれば、周波数精度の向上と低消費電力化を両立して実現できる回路装置等の提供が可能になる。
【０００９】
また本発明の一態様では、前記Ｄ／Ａ変換部のサンプリング周波数をｆｓとし、前記Ｄ／Ａ変換部の１回のＤ／Ａ変換による前記発振周波数の変化をΔｆとした場合に、Δｆ／ｆｓ＜１／１０６であってもよい。
【００１０】
本発明の一態様では、Ｄ／Ａ変換部のサンプリング周波数ｆｓと、Ｄ／Ａ変換部の１回のＤ／Ａ変換による発振周波数の変化Δｆが、Δｆ／ｆｓ＜１／１０６を満たす。これにより、周波数制御データの変動に起因するスプリアスによるＣ／Ｎ特性の悪化を抑止することも可能になる。
【００１１】
また本発明の一態様では、ｆｓ≧１ｋＨｚの場合は、Δｆ／ｆｓ＜１／１０６であり、ｆｓ＜１ｋＨｚの場合は、Δｆ＜１ｍＨｚであってもよい。
【００１２】
これにより、Ｃ／Ｎ特性の悪化を抑止するために、ｆｓに応じた適切な条件を用いること等が可能になる。
【００１３】
また本発明の一態様では、前記Ｄ／Ａ変換部のサンプリング周波数をｆｓとし、前記Ｄ／Ａ変換部の１回のＤ／Ａ変換による前記発振周波数の変化をΔｆとした場合に、ｆｓ＜１ｋＨｚの場合は、Δｆ＜１ｍＨｚであってもよい。
【００１４】
本発明の一態様では、Ｄ／Ａ変換部のサンプリング周波数ｆｓと、Ｄ／Ａ変換部の１回のＤ／Ａ変換による発振周波数の変化Δｆが、ｆｓ＜１ｋＨｚの場合にΔｆ＜１ｍＨｚを満たす。これにより、周波数制御データの変動に起因するスプリアスによるＣ／Ｎ特性の悪化を抑止することも可能になる。
【００１５】
また本発明の一態様では、前記振動子は、水晶振動子であってもよい。
【００１６】
これにより、振動子として水晶振動子を用いることが可能になる。
【００１７】
また本発明の一態様では、前記水晶振動子は、ＡＴカット振動子、又はＳＣカット振動子、又はＳＡＷ（Surface Acoustic Wave）共振子であってもよい。
【００１８】
これにより、水晶振動子として、特性の異なる複数の振動子（共振子）のうちの少なくとも１つを利用することが可能になる。
【００１９】
また本発明の一態様では、前記処理部は、第１の温度から第２の温度に温度が変化した場合に、前記第１の温度に対応する第１のデータから前記第２の温度に対応する第２のデータへと、ｋ×ＬＳＢ（ｋ≧１）単位で変化する前記周波数制御データを出力してもよい。
【００２０】
これにより、第１の温度から第２の温度に温度が変化した場合にも、処理部からＤ／Ａ変換部に対しては、ｋ×ＬＳＢ単位で変化する周波数制御データが入力されるようになる。従って、第１の温度から第２の温度に変化した際に、Ｄ／Ａ変換部の出力電圧に大きな電圧変化が生じてしまい、当該電圧変化に起因する不具合が発生してしまうのを、効果的に抑制できるようになる。
【００２１】
また本発明の一態様では、前記処理部は、前回の前記温度補償処理の演算結果データである前記第１のデータと、今回の前記温度補償処理の前記演算結果データである前記第２のデータを比較し、前記第２のデータの方が前記第１のデータよりも大きい場合には、前記第１のデータに対して所定値を加算する処理を、加算結果データが前記第２のデータに達するまで行いながら、前記加算結果データを前記周波数制御データとして出力し、前記第２のデータの方が前記第１のデータよりも小さい場合には、前記第１のデータから所定値を減算する処理を、減算結果データが前記第２のデータに達するまで行いながら、前記減算結果データを前記周波数制御データとして出力してもよい。
【００２２】
これにより、第１のデータに対して所定値を加算する処理を行ったり、第１のデータから所定値を減算する処理を行うことで、周波数制御データをｋ×ＬＳＢ単位で変化させることが可能になる。
【００２３】
また本発明の一態様では、前記処理部は、前記温度検出データに基づいて前記発振周波数の前記温度補償処理の演算を行い、前記温度補償処理の演算結果データを出力する演算部と、前記演算部からの前記演算結果データを受け、前記周波数制御データを出力する出力部と、を含み、前記出力部は、前記演算結果データが前記第１の温度に対応する前記第１のデータから前記第２の温度に対応する前記第２のデータに変化した場合に、ｋ×ＬＳＢ単位で前記第１のデータから前記第２のデータに変化する前記周波数制御データを出力してもよい。
【００２４】
これにより、演算部での演算処理により、発振周波数の温度補償処理が実現される。そして、この演算部からの演算結果データが第１のデータから第２のデータに変化した場合に、出力部が、ｋ×ＬＳＢ単位で第１のデータから第２のデータに変化する周波数制御データを出力する。こうすることで、第１の温度から第２の温度に温度が変化した場合に、第１の温度に対応する第１のデータから第２の温度に対応する第２のデータへと、ｋ×ＬＳＢ単位で変化する周波数制御データを、処理部から出力できるようになる。
【００２５】
また本発明の一態様では、前記処理部は、前記Ａ／Ｄ変換部からの前記温度検出データの出力レートよりも速い出力レートで、前記周波数制御データを出力してもよい。
【００２６】
これにより、例えばＡ／Ｄ変換部のＡ／Ｄ変換期間内において、周波数制御データをｋ×ＬＳＢ単位で順次に変化させることなどが可能になる。
【００２７】
また本発明の一態様では、前記Ｄ／Ａ変換部は、Ｄ／Ａ変換でのデータの最小分解能をＬＳＢとした場合に、ｋ×ＬＳＢ（ｋ≧１）に対応する電圧のステップ幅で変化する前記出力電圧を出力してもよい。
【００２８】
これにより、Ｄ／Ａ変換部の出力電圧の変化が、ｋ×ＬＳＢに対応する電圧のステップ幅に制限されるため、当該出力電圧に大きな電圧変化が生じることに起因する不具合の発生等を抑制できるようになる。
【００２９】
また本発明の一態様では、ｋ＝１であってもよい。
【００３０】
これにより、Ｄ／Ａ変換部の出力電圧を１ＬＳＢに対応する電圧のステップ幅で変化させることが可能になる。
【００３１】
また本発明の他の態様は、上記のいずれかに記載の回路装置と、前記振動子と、を含む発振器に関係する。
【００３２】
また本発明の他の態様は、上記のいずれかに記載の回路装置を含む電子機器に関係する。
【００３３】
また本発明の他の態様は、上記のいずれかに記載の回路装置を含む移動体に関係する。
【図面の簡単な説明】
【００３４】
【図１】周波数精度とチップサイズの関係図。
【図２】ＡＴＣＸＯの周波数ドリフトを示す図
【図３】従来のＤＴＣＸＯの周波数ドリフトを示す図。
【図４】本実施形態の回路装置の基本的な構成例。
【図５】本実施形態の回路装置の詳細な構成例。
【図６】振動子の温度特性やそのバラツキの例を示す図。
【図７】本実施形態の温度補償処理の説明図。
【図８】周波数ドリフトが原因で発生する通信エラーの説明図。
【図９】第１の温度から第２の温度に変化した場合の周波数制御電圧の変化についての説明図。
【図１０】第１の温度から第２の温度に変化した場合の周波数制御電圧の変化についての説明図。
【図１１】本実施形態の手法の説明図。
【図１２】本実施形態の手法の説明図。
【図１３】本実施形態の手法の説明図。
【図１４】周波数ホッピングについての説明図。
【図１５】本実施形態の手法を採用した場合の周波数ドリフトの改善の説明図。
【図１６】振動子のＣ／Ｎ特性と、Ｃ／Ｎ特性を悪化させるスプリアスの関係の説明図。
【図１７】Δｆ及びｆｓに応じたスプリアスの特性例を示す図。
【図１８】Ｃ／Ｎ特性を悪化させないΔｆ及びｆｓの設定例を示す図。
【図１９】Δｆ及びｆｓの設定を時系列的に変化させる手法の説明図。
【図２０】処理部の詳細な構成例。
【図２１】周波数制御データをｋ×ＬＳＢ単位で変化させる手法の説明図。
【図２２】周波数制御データをｋ×ＬＳＢ単位で変化させる手法の説明図。
【図２３】Ｄ／Ａ変換部の詳細な構成例。
【図２４】Ｄ／Ａ変換部の更に詳細な構成例。
【図２５】ＰＷＭ変調の説明図。
【図２６】ＰＷＭ変調の説明図。
【図２７】ＰＷＭ変調の説明図。
【図２８】温度センサー部の詳細な構成例。
【図２９】温度センサー部の詳細な構成例。
【図３０】温度センサー部の説明図。
【図３１】発振回路の詳細な構成例。
【図３２】本実施形態の変形例の説明図。
【図３３】本実施形態の変形例の説明図。
【図３４】本実施形態の変形例の説明図。
【図３５】変形例での周波数ドリフトを示す図。
【図３６】変形例での周波数ドリフトを示す図。
【図３７】変形例での周波数ドリフトを示す図。
【図３８】Ａ／Ｄ変換部の詳細な構成例。
【図３９】発振器の構成例。
【図４０】電子機器の構成例。
【図４１】移動体の構成例。
【発明を実施するための形態】
【００３５】
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【００３６】
１．周波数ドリフト
温度補償型発振器であるＴＣＸＯでは、周波数精度の向上と低消費電力化への要求がある。例えばＧＰＳ内蔵の時計や脈波等の生体情報の測定機器などのウェアラブル機器では、バッテリーによる動作継続時間を長くする必要がある。このため、基準信号源となるＴＣＸＯに対しては、周波数精度を確保しながら、より低消費電力であることが要求される。
【００３７】
また通信端末と基地局との通信方式としては種々の方式が提案されている。例えばＴＤＤ（Time Division Duplex）方式では、各機器は割り当てられたタイムスロットにおいてデータを送信する。そしてタイムスロット（上がり回線スロット、下り回線スロット）の間にガードタイムが設定されることで、タイムスロットが重なるのが防止される。次世代の通信システムでは、例えば１つの周波数帯域（例えば５０ＧＨｚ）を用いて、ＴＤＤ方式でデータ通信することが提案されている。
【００３８】
しかしながら、このようなＴＤＤ方式を採用した場合には、各機器において時刻同期を行う必要があり、正確な絶対時刻の計時が要求される。このような要求を実現するために、例えば各機器に、基準信号源として原子時計（原子発振器）を設ける手法も考えられるが、機器の高コスト化を招いたり、機器が大型化するなどの問題が生じる。
【００３９】
またＴＣＸＯには、アナログ方式の温度補償型発振器であるＡＴＣＸＯと、デジタル方式の温度補償型発振器であるＤＴＣＸＯがある。
【００４０】
そして基準信号源としてＡＴＣＸＯを用いた場合に、周波数精度を高精度化しようとすると、図１に示すように回路装置のチップサイズが増加してしまい、低コスト化や低消費電力化の実現が難しくなる。
【００４１】
一方、ＤＴＣＸＯでは、図１に示すように、回路装置のチップサイズをそれほど大きくすることなく、周波数精度の高精度化を実現できるという利点がある。
【００４２】
しかしながら、ＤＴＣＸＯ等のデジタル方式の発振器では、その発振周波数の周波数ドリフトが原因で、発振器が組み込まれた通信装置において通信エラー等が発生してしまうという問題がある。例えばデジタル方式の発振器では、温度センサー部からの温度検出電圧をＡ／Ｄ変換し、得られた温度検出データに基づいて周波数制御データの温度補償処理を行い、当該周波数制御データに基づいて発振信号を生成する。この場合に、温度変化により周波数制御データの値が大きく変化すると、これが原因で周波数ホッピングの問題が生じることが判明した。このような周波数ホッピングが生じると、ＧＰＳ関連の通信装置を例にとれば、ＧＰＳのロックが外れてしまうなどの問題が発生してしまう。
【００４３】
このため、ＤＴＣＸＯ等のデジタル方式の発振器では、様々な回路方式が提案されているものの、このような通信エラーが問題となる実際の製品の基準信号源としては、デジタル方式の発振器は殆ど採用されず、ＡＴＣＸＯ等のアナログ方式の発振器が採用されているのが現状であった。
【００４４】
例えば図２はＡＴＣＸＯの周波数ドリフトを示す図である。ＡＴＣＸＯでは、図２に示すように時間経過に伴い温度が変化した場合にも、その周波数ドリフトは、許容周波数ドリフト（許容周波数エラー）の範囲内（±ＦＤ）に収まる。図２では、周波数ドリフト（周波数エラー）は、公称発振周波数（例えば１６ＭＨｚ程度）に対する割合（周波数確度。ｐｐｂ）で示されている。例えば通信エラーが生じないようにするためには、所定期間ＴＰ（例えば２０ｍｓｅｃ）内において、周波数ドリフトを許容周波数ドリフトの範囲内（±ＦＤ）に収める必要がある。ここでＦＤは、例えば数ｐｐｂ程度である。
【００４５】
一方、図３は、従来のＤＴＣＸＯを用いた場合の周波数ドリフトを示す図である。図３に示すように、従来のＤＴＣＸＯでは、その周波数ドリフトが許容周波数ドリフトの範囲内に収まっておらず、当該範囲を超えてしまう周波数ホッピングが発生している。このため、この周波数ホッピングを原因とする通信エラー（ＧＰＳのロック外れ等）が発生してしまい、実際の製品の基準信号源としてＤＴＣＸＯを採用することの妨げとなっていた。
【００４６】
また、発振器は振動子の特性に応じた位相雑音が発生することが知られている。後述する図１６のＤ１は水晶振動子の一般的なＣ／Ｎ特性の例であり、位相雑音の強度（縦軸、単位ｄＢｃ／Ｈｚ）は、発振周波数に対する離調周波数（横軸、単位Ｈｚ）が低い所では離調周波数ｆの３乗に反比例し、１ｋ〜１０ｋＨｚ程度の範囲ではｆの２乗に反比例する。１０ｋＨｚ以下の周波数範囲では、いわゆる１／ｆノイズによる影響が大きい。一方、１０ｋＨｚより高い周波数では、サーマルノイズによる影響が大きく、ｆに依存しないフラットな特性となる。つまり、所望の発振周波数以外の周波数となる信号が発生することは振動子の特性上不可避であり、ＤＴＣＸＯ等の発振器（及び発振器を含む回路装置）では、Ｄ１のようなＣ／Ｎ特性となる位相雑音が発生しても問題がないような設計が行われる。
【００４７】
しかし、ＤＴＣＸＯでは、発振周波数を制御するデータ（周波数制御データＤＤＳ）の出力周波数ｆｓと、発振周波数の変化Δｆに応じた強度のスプリアスが発生する。詳細については下式（１０）等を用いて後述するが、発生するスプリアスは基本波（発振周波数）に対する離調周波数がｆｓであり、強度が（Δｆ／ｆｓ）２に応じた値となる。そして、ｆｓとΔｆの値によっては、Ｄ１に示した発振器本来の位相雑音に比べて強度が大きいスプリアスが発生してしまう可能性がある。図１６のＤ２はΔｆ＝０．１Ｈｚ、ｆｓ＝１００ｋＨｚの場合のスプリアスの例であり、Ｄ３はΔｆ＝０．１Ｈｚ、ｆｓ＝６００ｋＨｚの場合のスプリアスの例である。Ｄ２、Ｄ３のいずれのスプリアスも、発振器本来の位相雑音（Ｄ１）に比べて強度が高い。
【００４８】
Ｄ２やＤ３に示したようなスプリアスが発生することで、所望の発振周波数とは異なる周波数での信号強度が相対的に大きくなり、発振器４００のＣ／Ｎ特性が悪化する。Ｃ／Ｎ特性の悪化は、発振信号を用いて取得されるデータの精度の低下につながる。例えば上記のＧＰＳの例であれば、ＧＰＳ受信信号の精度が低下することになり、具体的にはＧＰＳ受信信号から求められる位置情報の精度が低下してしまう。このように、周波数変動に応じたスプリアスの発生についても、実際の製品の基準信号源としてＤＴＣＸＯを採用することの妨げとなっていた。なお、図１６のＤ２及びＤ３に示したスプリアスは、その強度が低減されない場合に、Ｃ／Ｎ特性を悪化させるものである。よって、フィルター回路による平滑化等、スプリアスの強度を低下させるノイズ低減処理が行われるのであれば、本実施形態の手法において、Ｄ２やＤ３に対応するΔｆ、ｆｓの値を採用することは妨げられない。詳細については後述する。
【００４９】
２．構成
図４に本実施形態の回路装置の基本構成例を示す。この回路装置は、ＤＴＣＸＯやＯＣＸＯ等のデジタル方式の発振器を実現する回路装置（半導体チップ）である。例えばこの回路装置と振動子ＸＴＡＬをパッケージに収納することで、デジタル方式の発振器が実現される。
【００５０】
図４の回路装置は、Ａ／Ｄ変換部２０、処理部５０、発振信号生成回路１４０を含む。また回路装置は温度センサー部１０、バッファー回路１６０を含むことができる。なお回路装置の構成は図４の構成には限定されず、その一部の構成要素（例えば温度センサー部、バッファー回路、Ａ／Ｄ変換部等）を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
【００５１】
振動子ＸＴＡＬは、例えば水晶振動子等の圧電振動子である。振動子ＸＴＡＬは恒温槽内に設けられるオーブン型振動子（ＯＣＸＯ）であってもよい。振動子ＸＴＡＬは共振器（電気機械的な共振子又は電気的な共振回路）であってもよい。振動子ＸＴＡＬとしては、圧電振動子、ＳＡＷ（Surface Acoustic Wave）共振子、ＭＥＭＳ（Micro Electro Mechanical Systems）振動子等を採用できる。振動子ＸＴＡＬの基板材料としては、水晶、タンタル酸リチウム、ニオブ酸リチウム等の圧電単結晶や、ジルコン酸チタン酸鉛等の圧電セラミックス等の圧電材料、又はシリコン半導体材料等を用いることができる。振動子ＸＴＡＬの励振手段としては、圧電効果によるものを用いてもよいし、クーロン力による静電駆動を用いてもよい。
【００５２】
温度センサー部１０は、温度検出電圧ＶＴＤを出力する。具体的には、環境（回路装置）の温度に応じて変化する温度依存電圧を、温度検出電圧ＶＴＤとして出力する。温度センサー部１０の具体的な構成例については後述する。
【００５３】
Ａ／Ｄ変換部２０は、温度センサー部１０からの温度検出電圧ＶＴＤのＡ／Ｄ変換を行って、温度検出データＤＴＤを出力する。例えば温度検出電圧ＶＴＤのＡ／Ｄ変換結果に対応するデジタルの温度検出データＤＴＤ（Ａ／Ｄ結果データ）を出力する。Ａ／Ｄ変換部２０のＡ／Ｄ変換方式としては、例えば逐次比較方式や逐次比較方式に類似する方式などを採用できる。なおＡ／Ｄ変換方式はこのような方式には限定されず、種々の方式（計数型、並列比較型又は直並列型等）を採用できる。
【００５４】
処理部５０（ＤＳＰ部：デジタル信号処理部）は種々の信号処理を行う。例えば処理部５０（温度補償部）は、温度検出データＤＴＤに基づいて発振周波数（発振信号の周波数）の温度補償処理を行う。そして発振周波数の周波数制御データＤＤＳを出力する。具体的には処理部５０は、温度に応じて変化する温度検出データＤＴＤ（温度依存データ）と、温度補償処理用の係数データ（近似関数の係数のデータ）などに基づいて、温度変化があった場合にも発振周波数を一定にするための温度補償処理を行う。この処理部５０は、ゲートアレイ等のＡＳＩＣ回路により実現してもよいし、プロセッサーとプロセッサー上で動作するプログラムにより実現してもよい。
【００５５】
発振信号生成回路１４０は発振信号ＳＳＣを生成する。例えば発振信号生成回路１４０は、処理部５０からの周波数制御データＤＤＳと振動子ＸＴＡＬを用いて、周波数制御データＤＤＳにより設定される発振周波数の発振信号ＳＳＣを生成する。一例としては、発振信号生成回路１４０は、周波数制御データＤＤＳにより設定される発振周波数で振動子ＸＴＡＬを発振させて、発振信号ＳＳＣを生成する。
【００５６】
なお発振信号生成回路１４０は、ダイレクト・デジタル・シンセサイザー方式で発振信号ＳＳＣを生成する回路であってもよい。例えば振動子ＸＴＡＬ（固定発振周波数の発振源）の発振信号をリファレンス信号として、周波数制御データＤＤＳで設定される発振周波数の発振信号ＳＳＣをデジタル的に生成してもよい。
【００５７】
発振信号生成回路１４０は、Ｄ／Ａ変換部８０と発振回路１５０を含むことができる。但し発振信号生成回路１４０は、このような構成には限定されず、その一部の構成要素を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
【００５８】
Ｄ／Ａ変換部８０は、処理部５０からの周波数制御データＤＤＳ（処理部の出力データ）のＤ／Ａ変換を行う。Ｄ／Ａ変換部８０に入力される周波数制御データＤＤＳは、処理部５０による温度補償処理後の周波数制御データ（周波数制御コード）である。Ｄ／Ａ変換部８０のＤ／Ａ変換方式としては例えば抵抗ストリング型（抵抗分割型）を採用できる。但し、Ｄ／Ａ変換方式はこれには限定されず、抵抗ラダー型（Ｒ−２Ｒラダー型等）、容量アレイ型、又はパルス幅変調型などの種々の方式を採用できる。またＤ／Ａ変換部８０は、Ｄ／Ａ変換器以外にも、その制御回路や変調回路やフィルター回路などを含むことができる。
【００５９】
発振回路１５０は、Ｄ／Ａ変換部８０の出力電圧ＶＱと振動子ＸＴＡＬを用いて、発振信号ＳＳＣを生成する。発振回路１５０は、第１、第２の振動子用端子（振動子用パッド）を介して振動子ＸＴＡＬに接続される。例えば発振回路１５０は、振動子ＸＴＡＬ（圧電振動子、共振子等）を発振させることで、発振信号ＳＳＣを生成する。具体的には発振回路１５０は、Ｄ／Ａ変換部８０の出力電圧ＶＱを周波数制御電圧（発振制御電圧）とした発振周波数で、振動子ＸＴＡＬを発振させる。例えば発振回路１５０が、電圧制御により振動子ＸＴＡＬの発振を制御する回路（ＶＣＯ）である場合には、発振回路１５０は、周波数制御電圧に応じて容量値が変化する可変容量キャパシター（バリキャップ等）を含むことができる。
【００６０】
なお、前述のように発振回路１５０はダイレクト・デジタル・シンセサイザー方式により実現してもよく、この場合には振動子ＸＴＡＬの発振周波数はリファレンス周波数となり、発振信号ＳＳＣの発振周波数とは異なる周波数になる。
【００６１】
バッファー回路１６０は、発振信号生成回路１４０（発振回路１５０）で生成された発振信号ＳＳＣのバッファリングを行って、バッファリング後の信号ＳＱを出力する。即ち、外部の負荷を十分に駆動できるようにするためのバッファリングを行う。信号ＳＱは例えばクリップドサイン波信号である。但し信号ＳＱは矩形波信号であってもよい。或いはバッファー回路１６０は、信号ＳＱとしてクリップドサイン波信号と矩形波信号の両方の出力が可能な回路であってもよい。
【００６２】
図５に本実施形態の回路装置の詳細な構成例を示す。図５ではＤ／Ａ変換部８０が、変調回路９０とＤ／Ａ変換器１００とフィルター回路１２０を含む。
【００６３】
Ｄ／Ａ変換部８０の変調回路９０は、処理部５０からｉ＝（ｎ＋ｍ）ビットの周波数制御データＤＤＳを受ける（ｉ、ｎ、ｍは１以上の整数）。一例としてはｉ＝２０、ｎ＝１６、ｍ＝４である。そして変調回路９０は、周波数制御データＤＤＳのｍビット（例えば４ビット）のデータに基づいて、周波数制御データＤＤＳのｎビット（例えば１６ビット）のデータを変調する。具体的には変調回路９０は、周波数制御データＤＤＳのＰＷＭ変調を行う。なお変調回路９０の変調方式はＰＷＭ変調（パルス幅変調）には限定されず、例えばＰＤＭ変調（パルス密度変調）等のパルス変調であってもよく、パルス変調以外の変調方式であってもよい。例えば周波数制御データＤＤＳのｎビットのデータに対して、ｍビットのディザー処理（ディザリング処理）を行うことでビット拡張（ｎビットからｉビットへのビット拡張）を実現してもよい。
【００６４】
Ｄ／Ａ変換器１００は、変調回路９０により変調されたｎビットのデータのＤ／Ａ変換を行う。例えばｎ＝１６ビットのデータのＤ／Ａ変換を行う。Ｄ／Ａ変換器１００のＤ／Ａ変換方式としては、例えば抵抗ストリング型や抵抗ラダー型などを採用できる。
【００６５】
フィルター回路１２０は、Ｄ／Ａ変換器１００の出力電圧ＶＤＡを平滑化する。例えばローパスフィルター処理を行って出力電圧ＶＤＡを平滑化する。このようなフィルター回路１２０を設けることで、例えばＰＷＭ変調された信号のＰＷＭ復調が可能になる。このフィルター回路１２０のカットオフ周波数は、変調回路９０のＰＷＭ変調の周波数に応じて設定できる。即ちＤ／Ａ変換器１００からの出力電圧ＶＤＡの信号は、ＰＷＭ変調の基本周波数及び高調波成分のリプルを含むため、フィルター回路１２０により、このリップルを減衰させる。なおフィルター回路１２０としては、例えば抵抗又はキャパシター等の受動素子を用いたパッシブフィルターを採用できる。但しフィルター回路１２０としてＳＣＦなどのアクティブフィルターを用いることも可能である。
【００６６】
後述するように、図３で説明した周波数ホッピングを原因とする通信エラーの発生を抑制し、周波数精度の向上を図るためには、Ｄ／Ａ変換部８０の分解能をできる限り高くする必要がある。
【００６７】
しかしながら、例えば抵抗ストリング型等のＤ／Ａ変換器１００だけで、例えばｉ＝２０ビットというような高分解能のＤ／Ａ変換を実現するのは困難である。またＤ／Ａ変換部８０の出力雑音が大きいと、当該雑音が原因となって、周波数精度の向上の実現が難しくなる。
【００６８】
そこで図５では、Ｄ／Ａ変換部８０に変調回路９０を設ける。また処理部５０は、Ｄ／Ａ変換器１００の分解能であるｎビット（例えば１６ビット）よりもビット数が多いｉ＝ｍ＋ｎビットの周波数制御データＤＤＳを出力する。処理部５０は、例えば温度補償処理等のデジタル信号処理を実現するために、浮動小数点演算等を行っているため、このようなｎビット（例えばｎ＝１６ビット）よりもビット数が多いｉ＝ｍ＋ｎビットの周波数制御データＤＤＳを出力することは容易である。
【００６９】
そして変調回路９０は、ｉ＝ｍ＋ｎのうちのｍビットのデータに基づいて、ｉ＝ｍ＋ｎのうちのｎビットのデータの変調（ＰＷＭ変調等）を行い、変調後のｎビットのデータＤＭをＤ／Ａ変換器１００に出力する。そしてＤ／Ａ変換器１００がデータＤＭのＤ／Ａ変換を行い、得られた出力電圧ＶＤＡの平滑化処理をフィルター回路１２０が行うことで、ｉ＝ｍ＋ｎビット（例えば２０ビット）というような高分解能のＤ／Ａ変換を実現できるようになる。
【００７０】
この構成によれば、Ｄ／Ａ変換器１００として例えば出力雑音が少ない抵抗ストリング型等を採用できるため、Ｄ／Ａ変換部８０の出力雑音を低減でき、周波数精度の劣化の抑制が容易になる。例えば変調回路９０での変調により雑音が発生するが、当該雑音についても、フィルター回路１２０のカットオフ周波数の設定により十分に減衰することができ、当該雑音を原因とする周波数精度の劣化を抑制できる。
【００７１】
なおＤ／Ａ変換部８０の分解能はｉ＝２０ビットには限定されず、２０ビットよりも高い分解能であってもよいし、低い分解能であってもよい。また変調回路９０の変調のビット数もｍ＝４ビットには限定されず、４ビットよりも大きくてもよいし（例えばｍ＝８ビット）、小さくてもよい。
【００７２】
また図５では、Ｄ／Ａ変換部８０の前段に、温度補償処理等のデジタル信号処理を行う処理部５０が設けられていることを、有効活用している。即ち、処理部５０は、例えば浮動小数点演算などにより、高精度で、温度補償処理等のデジタル信号処理を実行している。従って、例えば浮動小数点演算の結果の仮数部の下位ビットも有効なデータとして扱って、バイナリーデータに変換すれば、例えばｉ＝ｍ＋ｎ＝２０ビットというような高いビット数での周波数制御データＤＤＳも、容易に出力できる。図５ではこの点に着目し、このような高いビット数であるｉ＝ｍ＋ｎビットの周波数制御データＤＤＳを、Ｄ／Ａ変換部８０に供給し、ｍビットの変調回路９０とｎビットのＤ／Ａ変換器１００を用いて、ｉ＝ｍ＋ｎビットというような高分解能のＤ／Ａ変換の実現に成功している。
【００７３】
このようにＤ／Ａ変換部８０の分解能を高分解能にすることで、上述した周波数ホッピングの発生を抑制できる。これにより周波数ホッピングを原因とする通信エラー等の発生を抑制することが可能になる。
【００７４】
また、このような周波数ホッピングの問題以外にも、ＤＴＣＸＯやＯＣＸＯなどのデジタル方式の発振器では、発振周波数に対して非常に高い周波数精度が要求される。例えば前述のＴＤＤ方式では、上がりと下りで同じ周波数を用いて時分割でデータが送受信され、各機器に割り当てられたタイムスロットの間にはガードタイムが設定されている。このため、適正な通信を実現するためには、各機器において時刻同期を行う必要があり、正確な絶対時刻の計時が要求される。例えば基準信号（ＧＰＳ信号やインターネットを介した信号）が消失又は異常となるホールドオーバーが発生した場合には、基準信号が無い状態で発振器側が正確に絶対時刻を計時する必要がある。このため、このような機器（ＧＰＳ関連機器、基地局等）に用いられる発振器には、非常に高い発振周波数精度が要求される。
【００７５】
このような要求を実現するために、例えば各機器に原子時計などを設ける手法を採用すると、機器の高コスト化や大規模化を招く。また、高い周波数精度の発振器を実現したとしても、発振器に用いられる回路装置が大規模化したり、消費電力が非常に大きくなってしまうのは望ましくない。
【００７６】
この点、図５の回路装置の構成によれば、Ｄ／Ａ変換部８０に、変調回路９０やフィルター回路１２０を設けるだけで、例えばｉ≧２０ビットとなるような非常に高い分解能のＤ／Ａ変換部８０を実現でき、このように分解能が高くなることで、発振周波数の高精度化を実現できる。そして、このような変調回路９０やフィルター回路１２０を設けることによる回路装置のチップサイズの増加や消費電力の増加は、それほど大きくない。更に処理部５０では浮動点小数点演算などにより温度補償処理を実行しているため、例えばｉ≧２０ビットとなるような周波数制御データＤＤＳをＤ／Ａ変換部８０に出力することも容易である。従って、図５の回路装置の構成は、発振周波数の高精度化と、回路装置の規模や消費電力の増加の抑制とを、両立して実現できるという利点がある。
【００７７】
なお図４、図５の回路装置は、基準信号（ＧＰＳ信号やインターネットを介した信号）と発振信号に基づく入力信号を比較する位相比較回路を有するＰＬＬ回路における、発振用ＩＣとしても用いることができる。この場合には、例えば当該位相比較回路からの周波数制御データに対して、処理部５０が温度補償処理やエージング補正処理等を行って、発振信号生成回路１４０により発振信号を生成すればよい。
【００７８】
また処理部５０は、第１の温度から第２の温度に温度が変化した場合に、第１の温度（第１の温度検出データ）に対応する第１のデータから、第２の温度（第２の温度検出データ）に対応する第２のデータへと、ｋ×ＬＳＢ単位で変化（ｋ×ＬＳＢずつ変化）する周波数制御データＤＤＳを出力する。ここでｋ≧１であり、ｋは１以上の整数である。例えば周波数制御データＤＤＳのビット数（Ｄ／Ａ変換部の解像度）をｉとした場合に、ｋ＜２ｉであり、ｋは２ｉよりも十分に小さい整数である（例えばｋ＝１〜８）。更に具体的にはｋ＜２ｍである。例えばｋ＝１の場合には、処理部５０は、１ＬＳＢ単位（１ビット単位）で第１のデータから第２のデータに変化する周波数制御データＤＤＳを出力する。即ち、第１のデータから第２のデータに向かって、１ＬＳＢ（１ビット）ずつシフトしながら変化するような周波数制御データＤＤＳを出力する。なお周波数制御データＤＤＳの変化ステップ幅は、１ＬＳＢには限定されず、例えば２×ＬＳＢ、３×ＬＳＢ、４×ＬＳＢ・・・というように２×ＬＳＢ以上の変化ステップ幅であってもよい。
【００７９】
例えば処理部５０は、演算部６０と出力部７０を含む。演算部６０は、温度検出データＤＴＤに基づいて発振周波数の温度補償処理の演算を行う。例えば浮動小数点演算等によるデジタル信号処理により温度補償処理を実現する。出力部７０は、演算部６０からの演算結果データＣＱを受け、周波数制御データＤＤＳを出力する。そして、この出力部７０が、演算結果データＣＱが第１の温度に対応する第１のデータから、第２の温度に対応する第２のデータに変化した場合に、ｋ×ＬＳＢ単位で第１のデータから第２のデータに変化する周波数制御データＤＤＳの出力処理を行う。
【００８０】
このように、処理部５０から出力される周波数制御データＤＤＳが、ｋ×ＬＳＢずつ変化するようになれば、例えば温度が第１の温度から第２の温度に変化した場合に、Ｄ／Ａ変換部８０の出力電圧ＶＱに大きな電圧変化が生じ、この電圧変化が原因で図３の周波数ホッピングが発生してしまう事態を抑制できる。これにより当該周波数ホッピングが原因で通信エラー等が生じるのを防止できるようになる。
【００８１】
より具体的には処理部５０は、前回（前回のタイミング）の温度補償処理の演算結果データ（ＣＱ）である第１のデータと、今回（今回のタイミング）の温度補償処理の演算結果データである第２のデータを比較する。
【００８２】
そして処理部５０（出力部７０）は、第２のデータの方が第１のデータよりも大きい場合には、第１のデータに対して所定値を加算する処理を行う。例えば所定値としてｋ×ＬＳＢを加算する処理を行う。例えばｋ＝１の場合には、所定値として１ＬＳＢを加算する処理を行う。なお、加算される所定値は１ＬＳＢには限定されず、２×ＬＳＢ以上であってもよい。そして処理部５０は、例えばこの加算処理を、加算結果データが第２のデータに達するまで行いながら、当該加算結果データを周波数制御データＤＤＳとして出力する。
【００８３】
一方、処理部５０（出力部７０）は、第２の温度に対応する第２のデータの方が、第１の温度に対応する第１のデータよりも小さい場合には、第１のデータから所定値を減算する処理を行う。例えば所定値としてｋ×ＬＳＢを減算する処理を行う。例えばｋ＝１の場合には、所定値として１ＬＳＢを減算する処理を行う。なお、減算される所定値は１ＬＳＢには限定されず、２×ＬＳＢ以上であってもよい。そして処理部５０は、例えばこの減算処理を、減算結果データが第２のデータに達するまで行いながら、当該減算結果データを周波数制御データＤＤＳとして出力する。
【００８４】
このように、第１のデータに対して所定値を加算したり、第１のデータから所定値を減算する処理を行いなら、周波数制御データＤＤＳを出力すれば、温度補償処理の演算結果データが第１の温度に対応する第１のデータから第２の温度に対応する第２のデータに変化した場合に、例えば所定値に対応するｋ×ＬＳＢ単位で第１のデータから第２のデータに変化する周波数制御データＤＤＳを出力することが可能になる。
【００８５】
また処理部５０（出力部７０）は、第１のモード（通常モード）では、ｋ×ＬＳＢ単位で変化する周波数制御データＤＤＳの出力処理を行う。これにより、周波数ホッピングに起因する通信エラー等の発生を抑制できる。
【００８６】
一方、処理部５０は、第２のモード（高速モード）では、ｋ×ＬＳＢ単位で変化する周波数制御データＤＤＳの出力処理を行わずに、温度補償処理の演算結果データを周波数制御データＤＤＳとして出力する。具体的には、演算部６０からの演算結果データＣＱを周波数制御データＤＤＳとして出力する。こうすることで、第１のモードに比べて高速に変化する周波数制御データＤＤＳを、Ｄ／Ａ変換部８０に供給できるようになり、高速モードを実現できるようになる。
【００８７】
なお、第１のモードは、回路装置の通常動作時（通常動作期間）において設定される。一方、第２のモードは、例えば回路装置の起動時（起動期間）又は検査時（テスト期間）において設定される。即ち、通常動作時以外の動作時において回路装置は第２のモードに設定される。
【００８８】
例えば回路装置の通常動作時においては、第１のモードに設定されることで、処理部５０は、ｋ×ＬＳＢ単位で変化する周波数制御データＤＤＳを出力するようになる。これにより周波数ホッピング等の問題を防止し、発振周波数の高精度化等を図れるようになる。
【００８９】
一方、回路装置の起動時又は検査時においては、第２のモードに設定されることで、周波数制御データＤＤＳをｋ×ＬＳＢ単位で変化させる処理は行われなくなり、演算部６０からの演算結果データＣＱが、そのまま周波数制御データＤＤＳとして出力されるようになる。これにより回路装置の起動時間を短縮でき、回路装置を高速に起動できるようになる。また回路装置や発振器の製造時等における検査期間（テスト期間）を短縮でき、製造期間の短縮化等を図れるようになる。
【００９０】
また本実施形態では、処理部５０は、Ａ／Ｄ変換部２０からの温度検出データＤＴＤの出力レートよりも速い出力レートで、周波数制御データＤＤＳを出力する。こうすることで、ｋ×ＬＳＢ単位で第１のデータから第２のデータに変化する周波数制御データＤＤＳの出力が可能になる。例えばＡ／Ｄ変換期間に対応する期間内において、周波数制御データＤＤＳを、ｋ×ＬＳＢずつ段階的に変化させることが可能になる。
【００９１】
図６は振動子ＸＴＡＬ（ＡＴ振動子等）の温度による発振周波数の周波数偏差の一例を示す図である。処理部５０は、図６のような温度特性を有する振動子ＸＴＡＬの発振周波数を、温度に依存せずに一定にするための温度補償処理を行う。
【００９２】
具体的には処理部５０は、Ａ／Ｄ変換部２０の出力データ（温度検出データ）とＤ／Ａ変換部８０の入力データ（周波数制御データ）とが図７に示すような対応関係になるような温度補償処理を実行する。図７の対応関係（周波数補正テーブル）は、例えば回路装置が組み込まれた発振器を恒温槽に入れ、各温度でのＤ／Ａ変換部８０の入力データ（ＤＤＳ）とＡ／Ｄ変換部２０の出力データ（ＤＴＤ）をモニターするなどの手法により取得できる。
【００９３】
そして図７の対応関係を実現するための温度補償用の近似関数の係数データを、回路装置のメモリー部（不揮発性メモリー）に記憶しておく。そして処理部５０が、メモリー部から読み出された係数データと、Ａ／Ｄ変換部２０からの温度検出データＤＴＤとに基づいて、演算処理を行うことで、振動子ＸＴＡＬの発振周波数を温度に依らずに一定にするための温度補償処理を実現する。
【００９４】
なお温度センサー部１０の温度検出電圧ＶＴＤは、後述するように例えば負の温度特性を有している。従って、図７のような温度補償特性で、図６の振動子ＸＴＡＬの発振周波数の温度依存性を相殺して補償できるようになる。
【００９５】
３．本実施形態の手法
次に本実施形態の手法の詳細について説明する。まず図８を用いて、周波数ホッピングが原因で発生するＧＰＳ（Global Positioning System）の通信エラーについて説明する。さらに、図１６〜図１９を用いて発振器４００のＣ／Ｎ特性とスプリアスについて説明する。
【００９６】
３．１  周波数ホッピング
ＧＰＳ衛星は、衛星軌道や時刻等に関する情報を図８の航法メッセージに含めて、ＧＰＳ衛星信号として、５０ｂｐｓのデータレートで送信している。このため１ビットの長さは２０ｍｓｅｃ（ＰＮコードの２０周期）になる。１つの航法メッセージは１つのマスターフレームで構成されており、１つのマスターフレームは１５００ビットからなる２５個のフレームで構成される。
【００９７】
ＧＰＳ衛星信号は、図８に示すように航法メッセージのビット値に応じてＢＰＳＫ変調方式で変調されている。具体的には、航法メッセージに対してＰＮコード（疑似ランダム符号）が乗算されてスペクトラム拡散が行われ、スペクトラム拡散後の信号に搬送波（１５７５．４２ＭＨｚ）が乗算されることで、ＢＰＳＫ変調が行われる。図８では、航法メッセージのＢ１の部分のＰＮコードが示され、ＰＮコードのＢ２の部分の搬送波が示されている。ＰＮコードの論理レベルが変化するタイミングで、Ｂ３に示すように搬送波が位相反転する。搬送波の１波長の期間は０．６３５ｎｓ程度である。ＧＰＳ受信機は、ＢＰＳＫ変調方式で変調された航法メッセージの搬送波を受信し、搬送波の受信信号の復調処理を行うことで、航法メッセージを取得する。
【００９８】
このような受信信号の復調処理の際に、搬送波の周波数（１５７５．４２ＭＨｚ）との残差周波数を４Ｈｚ／２０ｍｓｅｃ内に収めないと、復調処理において誤判定が生じてしまう。即ち、ＧＰＳ航法メッセージの１ビット長の期間（ＧＰＳ航法メッセージの周期）であるＴＰ＝２０ｍｓｅｃにおいて、搬送波の周波数との残差周波数を４Ｈｚ内に収めないと、周波数ホッピングによる通信エラーが生じてしまう。
【００９９】
そして搬送波の周波数である１５７５．４２ＭＨｚに対する上記の４Ｈｚの割合が数ｐｐｂ程度であるため、図２、図３に示す許容ドリフト周波数であるＦＤも数ｐｐｂ程度になる。
【０１００】
例えばＧＰＳの受信機では、本実施形態の回路装置（発振器）により生成される発振信号により、復調処理における搬送波の周波数が設定される。このため、発振信号の発振周波数の周波数ドリフトを、ＴＰ＝２０ｍｓｅｃにおいて±ＦＤ内に収めることが必要になる。こうすることで、ＧＰＳ衛星信号の受信信号の復調処理において誤判定の発生を防止でき、通信エラー（受信エラー）が生じるのを回避できる。
【０１０１】
しかしながら、従来のＤＴＣＸＯ等のデジタル方式の発振器では、期間ＴＰ（２０ｍｓｅｃ）において周波数ドリフトを±ＦＤ（数ｐｐｂ程度）内に抑えることは行っていなかった。このため図３に示すような周波数ホッピングが原因で、復調処理の誤判定による通信エラーが発生するという問題点があった。
【０１０２】
そこで本実施形態では、図９〜図１３等で説明する手法を採用することで、この周波数ホッピングの問題を解決している。
【０１０３】
図９において、第１の温度Ｔ１に対応する周波数制御電圧を第１の制御電圧ＶＣ１とする。また第２の温度Ｔ２に対応する周波数制御電圧を第２の制御電圧ＶＣ２とする。この周波数制御電圧（発振制御電圧）は、図４、図５の発振回路１５０の周波数制御電圧であり、例えばＤ／Ａ変換部８０の出力電圧ＶＱに対応する。第１、第２の温度Ｔ１、Ｔ２は、温度センサー部１０により検出された温度であり、Ａ／Ｄ変換部２０からの温度検出データＤＴＤに対応する。
【０１０４】
例えば温度が第１の温度Ｔ１である場合のＡ／Ｄ変換部２０の温度検出データＤＴＤを、第１の温度検出データＤＴＤ１とする。温度が第２の温度Ｔ２である場合のＡ／Ｄ変換部２０の温度検出データＤＴＤを、第２の温度検出データＤＴＤ２とする。
【０１０５】
この場合に図９の第１の制御電圧ＶＣ１は、図７で説明した温度補償特性において、第１の温度検出データＤＴＤ１に対応する周波数制御電圧となる。また第２の制御電圧ＶＣ２は、上記の温度補償特性において、第２の温度検出データＤＴＤ２に対応する周波数制御電圧になる。
【０１０６】
なお、図９では、便宜的に、温度が高くなると周波数制御電圧が高くなる場合を想定している。即ち、図６、図７から明らかなように、温度が高くなった場合に、周波数制御電圧が高くなる温度範囲もあるし、周波数制御電圧が低くなる温度範囲もあるが、ここでは前者の場合を想定して説明する。
【０１０７】
図１０に示すように、第１の温度Ｔ１から第２の温度Ｔ２に変化した場合に、第１の制御電圧ＶＣ１と第２の制御電圧ＶＣ２の差分電圧はＶＤＦとなる。従って、何ら工夫をしなければ、第１の温度Ｔ１から第２の温度Ｔ２に変化した場合に、Ｄ／Ａ変換部８０の出力電圧ＶＱは、ＶＣ１からＶＣ２に変化する。即ち、差分電圧ＶＤＦのステップ幅で、Ｄ／Ａ変換部８０の出力電圧ＶＱが変化することになる。
【０１０８】
即ち、前述したように第１の制御電圧ＶＣ１は、図７の温度補償特性において、第１の温度検出データＤＴＤ１に対応する周波数制御電圧であり、第２の制御電圧ＶＣ２は、第２の温度検出データＤＴＤ２に対応する周波数制御電圧である。従って、通常であれば、Ｄ／Ａ変換部８０は、第１の温度Ｔ１では、第１の温度検出データＤＴＤ１に対応する周波数制御電圧である第１の制御電圧ＶＣ１を出力し、第２の温度Ｔ２では、第２の温度検出データＤＴＤ２に対応する周波数制御電圧である第２の制御電圧ＶＣ２を出力することになる。このため、Ｄ／Ａ変換部８０の出力電圧ＶＱが、第１の制御電圧ＶＣ１から第２の制御電圧ＶＣ２へと、差分電圧ＶＤＦのステップ幅で大きく変化してしまう。
【０１０９】
そして、このようにＤ／Ａ変換部８０の出力電圧ＶＱが、差分電圧ＶＤＦのステップ幅で大きく変化してしまうと、図３に示すような周波数ホッピングが発生してしまう。即ち、図４、図５の発振回路１５０は、Ｄ／Ａ変換部８０の出力電圧ＶＱを周波数制御電圧として、振動子ＸＴＡＬを発振させている。従って、Ｄ／Ａ変換部８０の出力電圧ＶＱが差分電圧ＶＤＦのステップ幅で変化してしまうと、振動子ＸＴＡＬの発振周波数も、この差分電圧ＶＤＦに対応するステップ幅で変化してしまう。この結果、図３に示すような周波数ホッピングが生じて、図８で説明したような通信エラーが発生してしまう。
【０１１０】
そこで本実施形態では、図１１に示すように、第１の温度Ｔ１から第２の温度Ｔ２に温度が変化した場合に、第１の制御電圧ＶＣ１と第２の制御電圧ＶＣ２の差分電圧ＶＤＦの絶対値よりも小さい電圧幅で変化する出力電圧ＶＱが、Ｄ／Ａ変換部８０から発振回路１５０に出力されるようにする。
【０１１１】
差分電圧ＶＤＦの絶対値は、例えば｜ＶＣ１−ＶＣ２｜である。この場合にＶＣ１＞ＶＣ２であってもよいし、ＶＣ１＜ＶＣ２であってもよい。また、温度変化が無いことなどにより、ＶＣ１＝ＶＣ２（ＤＴＤ１＝ＤＴＤ２）である場合には、出力電圧ＶＱの変化電圧幅も当然に０Ｖになり、差分電圧ＶＤＦの絶対値と出力電圧ＶＱの変化電圧幅は一致する。即ちこのケースは本実施形態の手法の例外のケースとなる。
【０１１２】
例えば本実施形態の手法を採用しなかった場合には、温度がＴ１からＴ２に変化した場合に、Ｄ／Ａ変換部８０の出力電圧ＶＱは、図１１のＣ１に示すように差分電圧ＶＤＦのステップ幅で変化してしまう。
【０１１３】
これに対して本実施形態の手法では、図１１のＣ２に示すように、この差分電圧ＶＤＦの絶対値よりも小さい電圧幅ＶＡで、Ｄ／Ａ変換部８０の出力電圧ＶＱを変化させる。電圧幅ＶＡは例えば期間ＴＤＡＣ内での出力電圧ＶＱの電圧変化である。
【０１１４】
図１１のＣ２に示すように、ＶＡ＜ＶＤＦとなるようにＤ／Ａ変換部８０の出力電圧ＶＱを変化させれば、Ｃ１の場合に比べて、発振回路１５０の発振周波数の変化も非常に小さくなる。従って、図３のような周波数ホッピングの発生が抑制され、図８で説明した通信エラーの発生も防止できるようになる。
【０１１５】
より具体的には本実施形態では、Ｄ／Ａ変換部８０は、Ｄ／Ａ変換でのデータの最小分解能をＬＳＢとした場合に、ｋ×ＬＳＢ（ｋ≧１）に対応する電圧のステップ幅で変化する出力電圧ＶＱを出力する。例えば図１１のＣ２に示すように、Ｄ／Ａ変換部８０の出力電圧ＶＱは、ｋ×ＬＳＢに対応する電圧のステップ幅で階段状（段階的）に変化する。即ち、上述の電圧幅ＶＡは、例えばＤ／Ａ変換部８０のｋ×ＬＳＢに対応する電圧のステップ幅である。なお電圧幅ＶＡは、ｋ×ＬＳＢに対応する電圧のステップ幅以下であれば十分であり、例えば後述する変形例の手法等を用いて、ＶＡがｋ×ＬＳＢに対応する電圧のステップ幅よりも小さくなるようにしてもよい。
【０１１６】
ここで、ＬＳＢは、Ｄ／Ａ変換部８０に入力されるデータ（処理部５０が出力する周波数制御データＤＤＳ）の最小分解能である。そして、ＬＳＢに対応する電圧は、Ｄ／Ａ変換の最小分解能あたりの電圧である最小分解能電圧である。従って、ｋ×ＬＳＢに対応する電圧は、この最小分解能電圧のｋ倍の電圧に相当する。
【０１１７】
また、例えばＤ／Ａ変換部８０の分解能をｉビットとした場合に、ｋ＜２ｉであり、ｋは２ｉよりも十分に小さい整数である（例えばｋ＝１〜８）。より具体的には、変調回路９０を設けることなどにより、Ｄ／Ａ変換部８０の分解能をｎビットからｉ＝ｎ＋ｍビットに拡張した場合に、ｋ＜２ｍとすることができる。
【０１１８】
例えばｋ＝１とした場合には、Ｄ／Ａ変換部８０の出力電圧ＶＱは、１ＬＳＢ（１ビット）に対応する電圧のステップ幅で変化する。例えばＤ／Ａ変換部８０の出力電圧ＶＱは、１ＬＳＢに対応する電圧のステップ幅で階段状（段階的）に変化（増加又は減少）する。
【０１１９】
つまり、Ｄ／Ａ変換部８０への入力データＤＤＳに依存せずに、Ｄ／Ａ変換部８０の出力電圧ＶＱは、１ＬＳＢ（広義にはｋ×ＬＳＢ）に対応する電圧のステップ幅で変化する。これは、例えば図５の処理部５０（出力部７０）が、第１の温度から第２の温度に温度が変化した場合に、第１の温度に対応する第１のデータから第２の温度に対応する第２のデータへと、１ＬＳＢ単位（ｋ×ＬＳＢ単位）で変化する周波数制御データＤＤＳを出力することで実現できる。
【０１２０】
また図１１のＣ２に示すようなｋ×ＬＳＢに対応する電圧のステップ幅での階段状の変化は、Ａ／Ｄ変換部２０からの温度検出データＤＴＤ（ＤＴＤ１、ＤＴＤ２）の出力レートよりも速い出力レートで、処理部５０が周波数制御データＤＤＳを出力する（Ｄ／Ａ変換部８０がＤ／Ａ変換する）ことにより実現される。
【０１２１】
例えばＡ／Ｄ変換部２０は、図１１に示すように期間ＴＡＤ毎に温度検出データＤＴＤを出力する。例えばＡ／Ｄ変換部２０は、第１の温度Ｔ１に対応する第１の温度検出データＤＴＤ１を出力し、その後、期間ＴＡＤの経過後に、第２の温度Ｔ２に対応する第２の温度検出データＤＴＤ２を出力する。期間ＴＡＤが、Ａ／Ｄ変換部２０のＡ／Ｄ変換間隔（温度検出電圧のサンプリング間隔）に相当し、１／ＴＡＤが、Ａ／Ｄ変換部２０の出力レートに相当する。
【０１２２】
そしてＡ／Ｄ変換部２０が、第２の温度検出データＤＴＤ２を出力すると、これを受けた処理部５０が温度補償処理等のデジタル信号処理を行い、第２の温度検出データＤＴＤ２に対応する周波数制御データＤＤＳを出力する。このとき処理部５０は、後述する図２１、図２２に示すように、周波数制御データＤＤＳをｋ×ＬＳＢ単位で階段状に変化させる。従って、このｋ×ＬＳＢ単位で変化する周波数制御データＤＤＳを受けてＤ／Ａ変換するＤ／Ａ変換部８０の出力電圧ＶＱも、図１１のＣ２に示すように、期間ＴＤＡＣ毎にｋ×ＬＳＢに対応する電圧のステップ幅で変化するようになる。
【０１２３】
ここで、期間ＴＤＡＣが、Ｄ／Ａ変換部８０のＤ／Ａ変換間隔（処理部５０の周波数制御データＤＤＳの出力間隔）に相当し、１／ＴＤＡＣが、処理部５０やＤ／Ａ変換部８０の出力レートに相当する。
【０１２４】
そして図１１に示すように、ＴＡＤ＞ＴＤＡＣであり、Ａ／Ｄ変換部２０の出力レートである１／ＴＡＤに比べて、処理部５０やＤ／Ａ変換部８０の出力レートである１／ＴＤＡＣは速くなっている。従って、期間ＴＤＡＣ毎（出力レート１／ＴＤＡＣ毎）の出力電圧ＶＱの変化幅が、ＶＡ＝ｋ×ＬＳＢの電圧というように小さい電圧幅であっても、期間ＴＡＤ内において、出力電圧ＶＱは、制御電圧ＶＣ１から制御電圧ＶＣ２へと変化できるようになる。即ち温度がＴ１からＴ２に変化して、温度検出データがＤＴＤ１からＤＴＤ２に変化した場合に、Ａ／Ｄ変換間隔である期間ＴＡＤ内において、温度検出データＤＴＤ１に対応する制御電圧ＶＣ１から、温度検出データＤＴＤ２に対応する制御電圧ＶＣ２へと、出力電圧ＶＱを変化させることが可能になる。そして、この場合の電圧変化の電圧幅ＶＡは小さいため、周波数ホッピングの発生も抑制できるようになる。
【０１２５】
図１２は、本実施形態の手法を周波数領域において説明する図である。例えば発振信号生成回路１４０（Ｄ／Ａ変換部８０及び発振回路１５０）による発振周波数の周波数可変範囲をＦＲとする。例えば発振信号生成回路１４０は、温度変化に対して図１３に示すような周波数調整を行うが、この周波数調整での周波数可変範囲がＦＲになる。即ち、この周波数可変範囲ＦＲ内に収まる温度変化であれば、発振信号生成回路１４０による周波数調整が可能となる。
【０１２６】
また所定期間ＴＰ内における発振周波数の許容周波数ドリフトをＦＤとする。例えば図８で説明した通信エラーの発生を防止するためには、所定期間ＴＰ内での発振周波数の周波数ドリフトを、許容周波数ドリフトＦＤ内に収める必要がある。図３に示すような周波数ホッピングにより、発振周波数の周波数ドリフトが許容周波数ドリフトＦＤ内に収まらなくなると、例えばＧＰＳ衛星信号等の受信信号の復調処理において誤判定が発生して、通信エラーが生じてしまう。
【０１２７】
またＤ／Ａ変換部８０のフルスケール電圧をＶＦＳとする。Ｄ／Ａ変換部８０は、このフルスケール電圧ＶＦＳの範囲で、出力電圧ＶＱを変化させることができる。このフルスケール電圧ＶＦＳは、例えばＤ／Ａ変換部８０に入力される周波数制御データＤＤＳが、０〜２ｉというようにフルレンジで変化した場合の電圧範囲に相当する。
【０１２８】
そして図１１で説明したＤ／Ａ変換部８０のＤ／Ａ変換間隔（ＴＤＡＣ）での出力電圧ＶＱの電圧変化の電圧幅をＶＡとする。この場合に本実施形態の手法では、図１２に示すように、下式（１）が成立する。
【０１２９】
ＶＡ＜（ＦＤ／ＦＲ）×ＶＦＳ    （１）
具体的には、Ｄ／Ａ変換部８０の分解能をｉビットとした場合に、下式（２）が成立する。
【０１３０】
１／２ｉ＜（ＦＤ／ＦＲ）         （２）
上式（１）、（２）に示す本実施形態の手法を採用することで、図１２に示すように、所定期間ＴＰ（例えば２０ｍｓｅｃ）での、公称発振周波数ｆｏｓ（例えば１６ＭＨｚ程度）に対する発振周波数の周波数ドリフトを、許容周波数ドリフトＦＤ内（例えば数ｐｐｂ程度）に収めることが可能になる。これにより、図３等で説明した周波数ホッピングを原因とする通信エラー等の発生を抑制できるようになる。
【０１３１】
例えば上式（１）の右辺である（ＦＤ／ＦＲ）×ＶＦＳは、周波数可変範囲ＦＲに対する許容周波数ドリフトＦＤの比率である（ＦＤ／ＦＲ）を、Ｄ／Ａ変換部８０のフルスケール電圧ＶＦＳに乗算したものである。
【０１３２】
そしてＤ／Ａ変換部８０のＤ／Ａ変換間隔（ＴＤＡＣ）での出力電圧ＶＱの変化の電圧幅ＶＡを、この（ＦＤ／ＦＲ）×ＶＦＳよりも小さくすれば、周波数領域においては、図１２に示すように、公称発振周波数ｆｏｓに対する周波数ドリフトを、許容周波数ドリフトＦＤ内に収めることが可能になる。即ち、Ｄ／Ａ変換部８０の出力電圧ＶＱの変化の電圧幅ＶＡを、図１１のＣ２に示すように小さくすることができ、周波数ホッピングの発生を抑制できるようになる。
【０１３３】
例えば上式（１）が成り立たないと、図１４に示すように、公称発振周波数ｆｏｓに対する周波数ドリフトが許容周波数ドリフトＦＤ内に収まらなくなる周波数ホッピングが生じ、図８で説明した通信エラー等が発生してしまう。本実施形態では上式（１）が成り立つように、Ｄ／Ａ変換部８０の出力電圧ＶＱを変化させることで、このような周波数ホッピングの発生が抑制され、通信エラー等を防止できるようになる。
【０１３４】
即ち、Ｄ／Ａ変換部８０が、フルスケール電圧ＶＦＳの範囲で、その出力電圧ＶＱを変化させて、図１３に示すような周波数可変範囲ＦＲにおいて、発振回路１５０の発振周波数を調整することで、図６、図７で説明した発振周波数の温度補償処理が実現される。
【０１３５】
ところが、Ｄ／Ａ変換部８０の出力電圧ＶＱの変化の電圧幅ＶＡが大きくなって、例えばＶＡ≧（ＦＤ／ＦＲ）×ＶＦＳになってしまうと、発振周波数の周波数ドリフトが、許容周波数ドリフトＦＤを超えてしまい、図１４に示すような周波数ホッピングが発生してしまう。
【０１３６】
これに対して本実施形態では、ＶＡ＜（ＦＤ／ＦＲ）×ＶＦＳの関係が成り立つような小さな電圧幅ＶＡで、Ｄ／Ａ変換部８０の出力電圧ＶＱを変化させているため、図１４のような周波数ホッピングの発生を抑制できるようになる。
【０１３７】
そしてＤ／Ａ変換部８０の分解能をｉビットとした場合に、本実施形態では、上式（２）のように、１／２ｉ＜（ＦＤ／ＦＲ）が成り立つようにする。
【０１３８】
例えば上式（２）の両辺に対して、Ｄ／Ａ変換部８０のフルスケール電圧ＶＦＳを乗算すると、下式（３）になる。
【０１３９】
ＶＦＳ×１／２ｉ＜（ＦＤ／ＦＲ）×ＶＦＳ    （３）
上式（３）の左辺であるＶＦＳ×１／２ｉは、Ｄ／Ａ変換部８０の１ＬＳＢの電圧（最小分解能電圧）に相当する。上式（２）、（３）は、この１ＬＳＢの電圧に相当するＶＦＳ×１／２ｉを、（ＦＤ／ＦＲ）×ＶＦＳよりも小さくすることを意味する。このようにＶＦＳ×１／２ｉ＜（ＦＤ／ＦＲ）×ＶＦＳとすれば、図１１のＣ２のようにＤ／Ａ変換部８０の出力電圧ＶＱを１ＬＳＢの電圧のステップ幅で変化させた場合に、発振周波数の周波数ドリフトが、許容周波数ドリフトＦＤを超えないようになり、周波数ホッピングの発生を抑制できるようになる。
【０１４０】
別の言い方をすれば、上式（２）、（３）が成り立つように、Ｄ／Ａ変換部８０の分解能であるｉビットを設定する。
【０１４１】
この場合に、製造バラツキなどの種々のバラツキを考慮し、十分なマージンを確保するためには、（ＦＤ／ＦＲ）に比べて、１／２ｉが十分に小さくなるように、Ｄ／Ａ変換部８０の分解能を設定することが望ましい。具体的には、Ｄ／Ａ変換部８０の分解能を、例えばｉ＝２０ビット以上に設定する。
【０１４２】
このようにすれば、例えば所定期間ＴＰ内での許容周波数ドリフトが、図８で説明したように数ｐｐｂ程度であった場合にも、上式（２）、（３）が、余裕を持って成立するようになる。従って、周波数ホッピングを原因とする通信エラーの発生等を効果的に抑制できるようになる。
【０１４３】
例えば図１５は、図１１〜図１３で説明した本実施形態の手法を採用した場合の周波数ドリフトの改善を説明する図である。図２、図３と図１５を比較すれば明らかなように、本実施形態の手法によれば、ＤＴＣＸＯ等の回路構成を用いた場合にも、その周波数ドリフトを、図２のＡＴＣＸＯと同程度に収めることができる。
【０１４４】
即ち従来のＤＴＣＸＯ等の回路装置では、図３に示すような周波数ドリフトが発生してしまい、通信エラー等の原因となっていた。
【０１４５】
これに対して本実施形態の手法を採用すれば、図１５に示すように、周波数ドリフトを図２のＡＴＣＸＯと同程度にすることができる。従って、例えばＤＴＣＸＯ等の回路構成とすることで、回路装置のチップサイズの減少と周波数精度の向上とを実現しながら、周波数ホッピングを抑制して、通信エラー等の発生を防止できるという特有の効果を奏する。
【０１４６】
３．２  スプリアスと発振器のＣ／Ｎ特性
周波数制御データＤＤＳの変動（狭義にはＤ／Ａ変換部８０でのビット変化）によりスプリアスが発生する。まず当該スプリアスの特性について説明する。発振器４００の主信号振幅電圧をＶｏとし、発振器４００の主信号周波数（発振周波数）をｆ０とする。Ｖｏ及びｆ０に対して、Ｄ／Ａ変換部８０で最小ビットが小刻みに変動して位相変動になった場合の位相雑音（スプリアス）は下式（４）〜（１０）を満たす。
【０１４７】
各式について具体的に説明する。位相変動の周波数をｆｓとした場合、ｆｓは周波数制御データＤＤＳの出力周波数に相当する。ここで図４に示したように、発振信号生成回路１４０が、Ｄ／Ａ変換部８０と、発振回路１５０を含む場合、周波数制御データＤＤＳの出力周波数であるｆｓは、Ｄ／Ａ変換部８０のサンプリング周波数（１／ＴＤＡＣ）であり、発振周波数の変化であるΔｆは、１回のＤ／Ａ変換による発振周波数の変化量である。
【０１４８】
最小周波数分解能がΔｆとなるため、位相変動の位相揺らぎ振幅をφｓとした場合、φｓはサンプリング周波数ｆｓおきに、周波数変化０、又は＋Δｆ、又は−Δｆで揺らぐことになる。これは、振幅±Δｆで周波数変動していると考えられるため、φｓは下式（４）により表される。
φs = 2π(Δf)t/2π(fs)t = Δf/fs  （４）
【０１４９】
これらの変数を使い、主信号に位相変動を加えた信号は下式（５）で表すことができる。
Vo(t) = Vo・sin{2π(f0)t + φs・sin(2π(fs)t)}  （５）
【０１５０】
三角関数の和積公式より、上式（５）は下式（６）のように変形できる。
Vo(t) = Vo{sin(2π(f0)t)・cos(φs・sin(2π(fs)t)) + 
cos(2π(f0)t)・sin(φs・sin(2π(fs)t))}      （６）
【０１５１】
また、上式（６）においてφｓが１より充分小さい事を前提に簡素化することで、上式（６）は下式（７）のように変形できる。
Vo(t) = Vo{sin(2π(f0)t) + φs・cos(2π(f0)t)・sin(2π(fs)t)}  （７）
【０１５２】
さらに、三角関数の積和公式より、上式（７）は下式（８）のように変形できる。
【数１】
0006772542.tif 000002
【０１５３】
上式（８）からわかるように、信号成分は、主信号の第一項と、位相変動成分の側波帯で主信号周波数の上下対称に位置する第二項及び第三項と、の和として観測される。この主信号と側波帯のパワー比P_ratio(fs)はお互いの振幅レベルによって下式（９）で求められる。また、スプリアスの主信号に対する強度Ｌ（ｆｓ）をｄＢｃ／Ｈｚを単位として表すと下式（１０）となる。
【数２】
0006772542.tif 000003
【数３】
0006772542.tif 000004
【０１５４】
図１６のＤ１は発振器４００の一般的なＣ／Ｎ特性（位相雑音の特性）を表すグラフである。図１６の横軸は、基本波（発振周波数）に対する離調周波数を対数で表し、縦軸は信号強度を表す。Ｄ１からわかるように、発振器４００では位相雑音の発生は不可避であり、当該位相雑音が発生することを前提として設計が行われる。つまり、上式（１０）に示した強度のスプリアスが発生したとしても、強度が発振器本来の位相雑音に比べて小さければ、回路装置５００における当該スプリアスによる影響は充分小さく、取得するデータの精度低下を抑止できる。逆に、図１６のＤ２やＤ３に示したように、スプリアスの強度が発振器本来の位相雑音に比べて過度に大きい場合、当該スプリアスに起因して発振器４００のＣ／Ｎ特性が悪化し、取得するデータの精度が低下してしまう。例えば、ＧＰＳ受信信号から求められる位置情報の精度低下等を招くことになる。
【０１５５】
本実施形態の回路装置５００では、上述したように、周波数ドリフトによる不具合を抑止するために周波数制御データＤＤＳの変動をｋ×ＬＳＢ以下とする。そのため、Δｆの値はある程度小さくなることが期待されるが、当該条件ではスプリアスによるＣ／Ｎ特性の悪化を抑止できる保証がない。つまり、周波数制御データＤＤＳの変動をｋ×ＬＳＢ以下にするとともに、スプリアスが発振器本来の位相雑音に埋もれる程度の強度となるように、Δｆとｆｓの関係を規定する必要がある。
【０１５６】
具体的な関係例を図１７を用いて説明する。図１７のＥ１は図１６のＤ１と同様であり、水晶振動子の一般的なＣ／Ｎ特性を表す。Ｅ１は例えばＡＴカットの水晶振動子のＣ／Ｎ特性であって、Ｑ値の特性が要求範囲の中で最も悪い（Ｃ／Ｎ特性が悪い）場合に対応する。つまり、実際の回路装置５００では、Ｅ１に示した強度の位相雑音が発生しても問題がないように設計されることになるため、スプリアスをＥ１に埋もれる程度の強度とできれば、データ精度の低下を抑止可能になる。
【０１５７】
図１７のＥ２は、Δｆ／ｆｓ＝１／１０６の場合のスプリアスの強度を表し、Ｅ３は、Δｆ／ｆｓ＝１／１０７の場合のスプリアスの強度を表し、Ｅ４は、Δｆ／ｆｓ＝１／１０８の場合のスプリアスの強度を表す。上式（１０）に示したように、スプリアスの強度はΔｆ／ｆｓによって決定されるため、Δｆ／ｆｓが所定値となる場合には、スプリアスの強度は離調周波数によらず一定値となり、Ｅ２〜Ｅ４のように横軸に平行な直線となる。なお、スプリアスの離調周波数はｆｓであるため、Ｅ２〜Ｅ４については、横軸が周波数制御データＤＤＳの出力周波数ｆｓであると考えてもよい。この点は、後述するＥ５、Ｅ６でも同様である。
【０１５８】
ここで、Δｆ／ｆｓ＜１／１０８とすることができれば、スプリアスの強度はＥ４に示した直線よりも低くなるため、Ｅ１に示した発振器本来の位相雑音よりも小さくできる。つまり本実施形態の回路装置５００では、Δｆ／ｆｓ＜１／１０８を満たすようにすればよい。しかし、Δｆ／ｆｓを小さくするためには、ｆｓを大きくするか、Δｆを小さくしなくてはならない。ｆｓを大きくすればＤ／Ａ変換部８０での消費電力が増大するし、Δｆを小さくするにはＤ／Ａ変換部８０での分解能を高くする（１ＬＳＢの変化に対応する周波数の変化幅を小さくする）必要がある。つまり、Δｆ／ｆｓを所定値未満に設定するという条件下では、Δｆを大きくして分解能に対する要求を抑えれば、ｆｓを大きくしてＤ／Ａ変換部８０での変換速度を大きくしなければならないし、ｆｓを小さくしてＤ／Ａ変換部８０に対する要求を抑えれば、Δｆを小さくして高い分解能を確保しなくてはならないというトレードオフの関係にある。そのため、Δｆ／ｆｓ＜１／１０８を満たすという条件は理想ではあるが、実現が容易でないことも考えられる。
【０１５９】
よって本実施形態では、Δｆ／ｆｓ＜１／１０８に比べて緩い条件を用いてもよい。例えば、本実施形態のＤ／Ａ変換部８０は、Ｄ／Ａ変換器１００の後段にフィルター回路１２０（或いは後述するフィルター回路１３０）を有する。フィルター回路１２０により、Ｄ／Ａ変換器１００の出力電圧を平滑化することで、発振周波数の変動を小さくすることが可能である。すなわち、フィルター回路１２０により、実質的なΔｆを小さくできる。
【０１６０】
例えば、Ｄ／Ａ変換器１００のサンプリング周波数ｆｓを高めに設定し、フィルター回路１２０により遮断率を１／１００程度とすれば、スプリアスの強度を１／１００（−４０ｄＢ以下）程度改善することが可能になる。この場合、Δｆ／ｆｓ＝１／１０６（Ｅ２）であっても、フィルター回路１２０による改善後のスプリアスの強度はＥ１以下となるため、スプリアスが発振器本来の位相雑音に埋もれた状態とできる。すなわち、Δｆ／ｆｓ＜１／１０６という条件を用いても、Ｃ／Ｎ特性の悪化による精度の低下を抑止可能となる。
【０１６１】
上述したように、本実施形態の回路装置５００は、温度センサー部１０からの温度検出電圧のＡ／Ｄ変換を行い、温度検出データＤＴＤを出力するＡ／Ｄ変換部２０と、温度検出データＤＴＤに基づいて発振周波数の温度補償処理を行い、発振周波数の周波数制御データＤＤＳを出力する処理部５０と、処理部５０からの周波数制御データＤＤＳと振動子ＸＴＡＬを用いて、周波数制御データＤＤＳにより設定される発振周波数の発振信号を生成する発振信号生成回路１４０を含む。そして、周波数ホッピングによる不具合等を抑止するために、処理部５０は、第１の温度から第２の温度に温度が変化した場合に、第１の温度に対応する第１のデータから第２の温度に対応する第２のデータへと、ｋ×ＬＳＢ（ｋ≧１）単位で変化する周波数制御データＤＤＳを出力する。
【０１６２】
さらに本実施形態では、発振信号を用いて取得されるデータの精度を高くするために、Ｄ／Ａ変換部８０のサンプリング周波数をｆｓとし、Ｄ／Ａ変換部８０の１回のＤ／Ａ変換による発振周波数の変化をΔｆとした場合に、Δｆ／ｆｓ＜１／１０６を満たす。
【０１６３】
周波数制御データＤＤＳの変化がｋ×ＬＳＢ単位であれば、それによりΔｆの大きさも限定される。例えば、回路装置５００がＤ／Ａ変換器１００を含む場合、Ｄ／Ａ変換器１００の出力電圧の変化幅ΔＶＤＡＣは、周波数制御データＤＤＳの変化幅に応じた値となる。発振回路に含まれる可変容量は、電圧に応じて容量値が変化するものであり、その変化係数（Ｃ／Ｖ）が決まっている。また、発振回路１５０は可変容量の容量値に応じて発振周波数が変化するものであり、その変化係数（ｆ／Ｃ）も決まっている。つまりこの例では、Δｆ＝ΔＶＤＡＣ×（Ｃ／Ｖ）×（ｆ／Ｃ）という関係になるため、発振周波数の変化Δｆは、周波数制御データＤＤＳの変化幅であるｋ×ＬＳＢに応じた値となる。
【０１６４】
つまり、周波数制御データＤＤＳの変化がｋ×ＬＳＢ単位となるという第１の条件を満たすことでΔｆは所定値以下に制限されることになるが、本実施形態ではさらにΔｆ／ｆｓ＜１／１０６が成り立つという第２の条件を満足させる。このようにすれば、周波数ホッピングによる不具合等を抑止し、且つ、スプリアスによる精度低下を抑止することが可能になる。
【０１６５】
なお、周波数制御データＤＤＳのｋ×ＬＳＢが、具体的にどのようなΔｆの値に対応するかは、ｋの値、Ｄ／Ａ変換器１００のフルスケール、可変容量の特性、発振回路１５０の特性等に応じて決定される。また、Δｆ／ｆｓ＜１／１０６を満たすための具体的なΔｆの値は、周波数制御データＤＤＳの出力周波数ｆｓに応じて決定される。そのため、第１の条件と第２の条件のいずれが厳しい条件となるかは状況に応じて異なることになるが、いずれにせよ、本実施形態ではより厳しい条件を満足するような設定を行えばよい。
【０１６６】
また、Δｆ／ｆｓ＜１／１０６という条件は、離調周波数（周波数制御データＤＤＳの出力周波数ｆｓ）がどのような値であったとしても、スプリアスが発振器本来の位相雑音に埋もれるようにする、という観点から求められた。しかし、図１７のＥ１から明らかなように、１／ｆノイズによる影響が大きい周波数帯域では、周波数が小さいほど発振器本来の位相雑音が大きい。つまり、離調周波数が相対的に低い帯域では、より強度の高いスプリアスが発生したとしても、当該スプリアスは発振器４００の位相雑音に埋もれることになり、精度への影響が小さい。
【０１６７】
つまり、スプリアスの離調周波数（ｆｓ）によらず、Δｆ／ｆｓ＜１／１０６を満たすという条件は、発振信号に基づくデータの精度低下を抑止するという観点からすれば充分な条件であるが、過剰に厳しい条件となっている可能性もある。
【０１６８】
よって本実施形態では、Δｆ／ｆｓ＜１／１０６とは異なる条件を用いてもよい。図１７のＥ５、Ｅ６はΔｆを所与の固定値とした場合の、スプリアスの特性を示す図である。図１７に示したように、縦軸の単位をｄＢｃ／Ｈｚとし、横軸を離調周波数の対数とした場合、Δｆを固定値とした場合のスプリアス強度は単調減少する直線として表される。そして、Δｆを変化させることで直線の切片が変化し、Δｆが大きいほど同じ離調周波数でのスプリアス強度は高くなる。図１７のＥ５はΔｆ＝０．１ｍＨｚの場合のスプリアスの特性を表し、Ｅ６はΔｆ＝１ｍＨｚの場合のスプリアスの特性を表す。
【０１６９】
図１７からわかるように、Δｆ＝０．１ｍＨｚであるＥ５は、横軸での位置によらず発振器４００のＣ／Ｎ特性を表すＥ１よりも下に位置する。つまり、Δｆ＜０．１ｍＨｚを満たすことで、スプリアスの強度を発振器本来の位相雑音よりも小さくできる。ただし、Δｆ＜０．１ｍＨｚについてもΔｆ／ｆｓ＝１／１０８と同様に理想的な条件であり、実際にはより緩い条件であっても精度に対する影響は小さい。具体的には、本実施形態ではＥ６に示した直線を上限とし、Δｆ＜１ｍＨｚであることを条件とすればよい。
【０１７０】
ただし、Δｆ＜１ｍＨｚという条件も、離調周波数（ｆｓ）が比較的大きい状況では過剰に厳しい条件となる。上式（１０）からわかるように、ｆｓが大きいほどスプリアスの強度は小さくなる。つまりｆｓが大きい場合、Δｆが大きくても、スプリアスの強度の増加を抑止でき、精度に対する影響が小さい。Δｆ＜１ｍＨｚという条件では、ｆｓが大きい場合にもΔｆを過剰に小さくするという、厳しい条件となってしまう可能性がある。
【０１７１】
よって本実施形態では、Δｆ／ｆｓ＜１／１０６とΔｆ＜１ｍＨｚとを状況に応じて切り替えてもよい。具体的には、図１７のＥ２とＥ６の交点であるｆｓ＝１ｋＨｚを境界として、条件を切り替えればよい。交点の右側、すなわちｆｓ≧１ｋＨｚの場合は、Ｅ２がＥ６よりも上になるため、Ｅ２の方が条件が緩い。一方、交点の左側、すなわちｆｓ＜１ｋＨｚの場合は、Ｅ６がＥ２よりも上になるため、Ｅ６の方が条件が緩い。つまり本実施形態では、ｆｓ≧１ｋＨｚの場合は、Δｆ／ｆｓ＜１／１０６であり、ｆｓ＜１ｋＨｚの場合は、Δｆ＜１ｍＨｚであること条件とすればよい。このようにすれば、満たすべき条件を緩くできるため、例えばＤ／Ａ変換器１００の分解能に対する要求を低くでき、回路装置５００の実現が容易となる。
【０１７２】
また、本実施形態の手法は、Δｆ／ｆｓ＜１／１０６とΔｆ＜１ｍＨｚを組み合わせて用いるものには限定されない。具体的には、Ｄ／Ａ変換部８０のサンプリング周波数をｆｓとし、Ｄ／Ａ変換部８０の１回のＤ／Ａ変換による発振周波数の変化をΔｆとした場合に、ｆｓ＜１ｋＨｚの場合は、Δｆ＜１ｍＨｚであってもよい。この際、ｆｓ≧１ｋＨｚの場合に、Δｆ／ｆｓ＜１／１０６とは異なる条件を採用することも可能であるし、そもそもｆｓ≧１ｋＨｚを本実施形態の手法の適用対象外とすることも可能である。
【０１７３】
なお、Δｆ及びｆｓが以上の条件を満たすような回路装置の設計手法は種々考えられる。例えば、回路装置に応じてＤ／Ａ変換部８０に要求される変換速度（サンプリング周波数）が異なる。所与の回路装置では、ｆｓ＝１００ｋＨｚといった高いサンプリング周波数を設定することが可能であるが、異なる回路装置では、消費電力等の観点からｆｓ＝１００Ｈｚといった低いサンプリング周波数しか許容されないといったことが考えられる。ｆｓ＝１００ｋＨｚが許容される回路装置では、上述したようにΔｆ／ｆｓ＜１／１０６を条件として用いればよく、Δｆ＜１００ｍＨｚとなる。この場合、Δｆ＜１ｍＨｚに比べてΔｆを大きくできるため、分解能が比較的粗くても問題がない。一方、ｆｓ＝１００Ｈｚとなる回路装置では、上述したようにΔｆ＜１ｍＨｚを用いればよい。この場合、分解能に対する要求は比較的大きくなるが、低消費電力の回路装置を実現すること等が可能になる。
【０１７４】
ここで、本実施形態に係る振動子ＸＴＡＬは、例えば水晶振動子である。なお、水晶振動子は、結晶軸からの切断方位によって、発振周波数等の特性が異なることが知られている。本実施形態に係る水晶振動子は、広く用いられるＡＴカット振動子、又はＳＣカット（Stress Compensation-cut）振動子、又はＳＡＷ共振子であってもよい。
【０１７５】
ＡＴカット振動子は、結晶軸に対する角度が３５．１５°であり、１０ＭＨｚ〜５００ＭＨｚの発振源として、ＳＰＸＯ、ＴＣＸＯ、ＶＣＸＯに使用される振動子である。また、ＳＣカット振動子は高温で温度特性が極小になるという特徴から、１０ＭＨｚ〜１００ＭＨｚの発振源としてＯＣＸＯに使用される振動子である。なお、ＡＴカット振動子とＳＣカット振動子は、厚みすべりで発振周波数が決まる。また、ＳＡＷ共振子は、弾性表面波（Surface Acoustic Wave）を応用した振動子であり、水晶表面の電極パターンに依存して振動する。ＳＡＷ共振子は、発振周波数が１００ＭＨｚ〜３．５ＧＨｚと高く、Ｃ／Ｎ特性がよい（Ｑ値が高い）振動子である。
【０１７６】
なお、Δｆ／ｆｓ＜１／１０６は、Δｆとｆｓとの比に関する条件である。そのため、Δｆ／ｆｓ＜１／１０６を満足するΔｆとｆｓの組は多数考えられる。図１８は、Ｃ／Ｎ特性を悪化させず精度のよいデータを取得可能な場合の、Δｆとｆｓの値の組の例である。図１８のＦ１は（Δｆ，ｆｓ）＝（０．１Ｈｚ，４ＭＨｚ）であり、Ｆ２は（Δｆ，ｆｓ）＝（４ｍＨｚ，１００ｋＨｚ）であり、Ｆ３は（Δｆ，ｆｓ）＝（１ｍＨｚ，１０ｋＨｚ）である。
【０１７７】
本実施形態では、Δｆとｆｓの値の組を１つに限定することは妨げられない。例えば、Ｆ１〜Ｆ３のうちのいずれか１つのみがΔｆとｆｓの値の組として設定されており、回路装置５００では、必ず設定されている値を満たすように動作が行われる。ただし、本実施形態の手法はこれに限定されず、Δｆとｆｓの値の組を可変としてもよい。例えば、Δｆとｆｓの値の組の候補としてＦ１〜Ｆ３の３通りを保持しておき、状況に応じて３つのうちのいずれか１つを採用してもよい。
【０１７８】
例えば、回路装置５００の動作開始時から所定期間内か否かに応じて、用いるΔｆとｆｓの値の組を決定する。動作開始時には、それまで温度検出データＤＴＤに対する温度補償処理が行われていないため、出力される発振信号ＳＳＣの発振周波数と、所望の発振周波数の差（以下、周波数誤差と表記する）が大きい場合がある。処理部５０での温度補償処理により、周波数誤差を小さくする（狭義には０とする）ための周波数制御データＤＤＳを求めることは可能であるが、本実施形態では、１回当たりの発振周波数の変動をΔｆに抑えるという制限がある。つまり、周波数制御データＤＤＳの１回の出力の間では、周波数誤差はΔｆしか減少しないことになり、周波数誤差を０とするまでに長い時間を要してしまうおそれがある。
【０１７９】
そこで本実施形態では、動作開始時には、Δｆを比較的大きい値に設定するとともに、Δｆ／ｆｓ＜１／１０６を満足するためｆｓも比較的大きい値とするとよい。上記Ｆ１〜Ｆ３の例であれば、Ｆ１に示した（Δｆ，ｆｓ）＝（０．１Ｈｚ，４ＭＨｚ）を用いる。このようにすれば、Δｆが比較的大きいため、短い時間で発振信号の発振周波数を所望の周波数に近づける（周波数誤差を０に近づける）ことが可能になる。
【０１８０】
ただし、Δｆを大きくするためにはｆｓも大きくしなくてはならず、消費電力の増大等につながる。よって、ある程度の時間が経過した場合（或いは、周波数誤差がある程度小さくなった場合）には、Δｆを小さくし、ｆｓを小さくすることが望ましい。図１８の例であれば、用いるΔｆとｆｓの値の組をＦ１からＦ２に示した（Δｆ，ｆｓ）＝（４ｍＨｚ，１００ｋＨｚ）に変更する。また、さらに時間が経過した場合（周波数誤差が小さくなった場合）に、用いるΔｆとｆｓの値の組をＦ２からＦ３に示した（Δｆ，ｆｓ）＝（１ｍＨｚ，１０ｋＨｚ）に変更してもよい。
【０１８１】
図１９は、以上の制御を説明する図である。図１９の縦軸は周波数誤差（Ｈｚ）を表し、横軸は動作開始時（起動時）からの経過時間を対数で表している。図１９のｔ１〜ｔ２に示したように、起動時から所定期間ではＦ１に示したパラメーターで動作する。サンプリング周波数ｆｓが高く、且つ、１回当たりの周波数変化量であるΔｆも大きいため、起動時に０．２Ｈｚ以上あった周波数誤差を短時間で０に近づけることが可能になる。また、ｔ２〜ｔ３の期間ではＦ２に示したパラメーターで動作し、ｔ３以降の期間ではＦ３に示したパラメーターで動作する。
【０１８２】
このようにすれば、Δｆ／ｆｓ＜１／１０６に示した条件を、状況に応じたパラメーターを用いて実現することが可能になる。具体的には、周波数誤差が大きい可能性がある状況では、高速で目標値に追従させるとともに、ある程度の追従が完了した場合には、ｆｓを小さくして消費電力の増大を抑止する。
【０１８３】
なお、ここではΔｆとｆｓの値の組が３通りである例について説明したが、２通りであってもよいし、４通り以上であってもよいことは言うまでもない。また、ΔｆとｆｓはΔｆ／ｆｓ＜１／１０６を満たせばよく、具体的な数値も図１８のＦ１〜Ｆ３に限定されない。また、Δｆ／ｆｓ＜１／１０６を満たすという条件において、Δｆ及びｆｓを可変とする例を示したが、周波数制御データＤＤＳをｋ×ＬＳＢ（ｋ≧１）単位で変化させるという条件において、ｋを可変にしてもよい。
【０１８４】
４．詳細な構成例
４．１  処理部
次に本実施形態の回路装置の各部の詳細な構成例を示す。図２０は処理部５０の詳細な構成例を示す図である。
【０１８５】
図２０に示すように処理部５０（ＤＳＰ部）は、制御部５２、演算部６０、出力部７０を含む。制御部５２は、演算部６０、出力部７０の制御や各種の判断処理を行う。演算部６０は、Ａ／Ｄ変換部２０からの温度検出データＤＴＤに基づいて発振周波数の温度補償処理の演算を行う。出力部７０は、演算部６０からの演算結果データを受け、周波数制御データＤＤＳを出力する。
【０１８６】
制御部５２は判定部５３を含む。判定部５３は、比較部５４、５５を有し、比較部５４、５５での比較結果に基づいて各種の判定処理を行う。
【０１８７】
演算部６０は、型変換部６１、６２、６８と、マルチプレクサー６３、６５と、演算器６４と、ワークレジスター６６、６７、６９を含む。演算器６４は、乗算器５８と加算器５９を含む。
【０１８８】
型変換部６１は、メモリー部１８０からの係数データが入力され、バイナリー型（整数）から浮動小数点型（単精度）への型変換を行い、型変換後の係数データをマルチプレクサー６３に出力する。型変換部６２は、Ａ／Ｄ変換部２０からの温度検出データＤＴＤが入力され、バイナリー型から浮動小数点型への型変換を行い、型変換後の温度検出データＤＴＤをマルチプレクサー６３に出力する。例えば１５ビットのバイナリーの温度検出データＤＴＤを、３２ビットの浮動小数点（指数部＝８ビット、仮数部＝２３ビット、符号＝１ビット）に型変換する。またマルチプレクサー６３には、温度補償処理用の固定値の定数データを記憶するＲＯＭ１９０からの当該定数データが入力される。
【０１８９】
マルチプレクサー６３は、演算器６４の出力データ、ワークレジスター６６、６７の出力データ、型変換部６１、６２の出力データ、ＲＯＭ１９０の出力データのいずれかを選択して、演算器６４に出力する。演算器６４は、乗算器５８、加算器５９により、例えば３２ビットの浮動小数点の積和演算等の演算処理を行うことで、温度補償処理を実行する。マルチプレクサー６５は、演算器６４の乗算器５８、加算器５９の出力データのいずれかを選択し、ワークレジスター６６、６７、型変換部６８のいずれかに出力する。型変換部６８は、演算部６０（演算器６４）の演算結果データを、浮動小数点型からバイナリー型に型変換する。例えば３２ビットの浮動小数点の演算結果データを、２０ビットのバイナリーの演算結果データに型変換する。型変換後の演算結果データはワークレジスター６９に保持される。
【０１９０】
演算部６０（演算器６４）は、下式（１１）に示すように、図６の温度特性のカーブを、例えば５次の近似関数（多項式）で近似する温度補償処理を行う。
【０１９１】
Ｖｃｐ＝ｂ・(Ｔ−Ｔ０)５＋ｃ・(Ｔ−Ｔ０)４＋ｄ・(Ｔ−Ｔ０)３＋ｅ・(Ｔ−Ｔ０) 
（１１）
上式（１１）において、Ｔは温度検出データＤＴＤで表される温度に相当し、Ｔ０は基準温度（例えば２５℃）に相当する。ｂ、ｃ、ｄ、ｅは近似関数の係数であり、この係数のデータはメモリー部１８０に記憶される。演算器６４は上式（１１）の積和演算等の演算処理を実行する。
【０１９２】
出力部７０は、マルチプレクサー７１と、出力レジスター７２と、ＬＳＢ加算器７３と、ＬＳＢ減算器７４を含む。マルチプレクサー７１は、演算部６０の出力データである演算結果データ、ＬＳＢ加算器７３の出力データ、ＬＳＢ減算器７４の出力データのいずれかを選択して、出力レジスター７２に出力する。制御部５２の判定部５３は、ワークレジスター６９の出力データと、出力レジスター７２の出力データをモニターする。そして、比較部５４、５５を用いた種々の比較判定を行い、判定結果に基づいてマルチプレクサー７１を制御する。
【０１９３】
本実施形態では出力部７０は、図２１、図２２に示すように、第１の温度から第２の温度に温度が変化した場合に、第１の温度に対応する第１のデータＤＡＴ１から、第２の温度に対応する第２のデータＤＡＴ２へと、ｋ×ＬＳＢ単位で変化する周波数制御データＤＤＳを出力する。例えばｋ＝１であり、１ＬＳＢ単位で変化する周波数制御データＤＤＳを出力する。
【０１９４】
例えば出力レジスター７２には、前回（第ｎ−１のタイミング）の演算部６０の演算結果データである第１のデータＤＡＴ１が記憶されている。ワークレジスター６９には、今回（第ｎのタイミング）の演算部６０の演算結果データである第２のデータＤＡＴ２が記憶されている。
【０１９５】
そして出力部７０は、図２１に示すように、今回の演算結果データである第２のデータＤＡＴ２の方が、前回の演算結果である第１のデータＤＡＴ１よりも大きい場合には、第１のデータＤＡＴ１に対して所定値である１ＬＳＢ（広義にはｋ×ＬＳＢ）を加算する処理を、加算結果データが第２のデータＤＡＴ２に達するまで行いながら、加算結果データを周波数制御データＤＤＳとして出力する。
【０１９６】
一方、出力部７０は、図２２に示すように、今回の演算結果データである第２のデータＤＡＴ２の方が、前回の演算結果である第１のデータＤＡＴ１よりも小さい場合には、第１のデータＤＡＴ１から所定値である１ＬＳＢ（ｋ×ＬＳＢ）を減算する処理を、減算結果データが第２のデータＤＡＴ２に達するまで行いながら、減算結果データを周波数制御データＤＤＳとして出力する。
【０１９７】
具体的には、制御部５２の判定部５３は、出力レジスター７２に記憶される第１のデータＤＡＴ１と、ワークレジスター６９に記憶される第２のデータＤＡＴ２を比較する。この比較の判定は比較部５４により行う。
【０１９８】
そして図２１に示すようにＤＡＴ２の方がＤＡＴ１よりも大きい場合には、出力レジスター７２のＤＡＴ１に対して１ＬＳＢを加算する処理が、ＬＳＢ加算器７３により行われ、ＬＳＢ加算器７３の出力データが、マルチプレクサー７１により選択される。これにより出力レジスター７２には、図２１に示すように、ＤＡＴ１に対して１ＬＳＢが順次に加算処理された加算結果データが保持される。そして、１ＬＳＢが順次に加算処理されて更新される加算結果データが、周波数制御データＤＤＳとして出力されるようになる。そして、加算結果データがＤＡＴ２に達するまで当該加算処理が繰り返される。加算結果データとＤＡＴ２の一致を判定する比較処理は、比較部５５により行われる。
【０１９９】
一方、図２２に示すようにＤＡＴ２の方がＤＡＴ１よりも小さい場合には、出力レジスター７２のＤＡＴ１から１ＬＳＢを減算する処理が、ＬＳＢ減算器７４により行われ、ＬＳＢ減算器７４の出力データが、マルチプレクサー７１により選択される。これにより出力レジスター７２には、図２２に示すように、ＤＡＴ１から１ＬＳＢが順次に減算処理された減算結果データが保持される。そして、１ＬＳＢが順次に減算処理されて更新される減算結果データが、周波数制御データＤＤＳとして出力されるようになる。そして、減算結果データがＤＡＴ２に達するまで当該減算処理が繰り返される。
【０２００】
なお、ＬＳＢ加算器７３、ＬＳＢ減算器７４による加算処理、減算処理の最大回数は、所定回数（例えば８回）に設定されている。そして例えば環境温度の最大温度変化については規定できる（例えば２．８℃／１０秒）。従って、例えば１ＬＳＢ×所定回数に対応する温度変化（例えば１ＬＳＢ×８回の電圧に対応する温度変化）が、上記の最大温度変化を十分に上回るように設定されている。
【０２０１】
また図１１で説明したように、処理部５０の周波数制御データＤＤＳの出力レート（１／ＴＤＡＣ）は、Ａ／Ｄ変換部２０の温度検出データＤＴＤの出力レート（１／ＴＡＤ）よりも速い。従って、例えば図１１においてＡ／Ｄ変換部２０から温度検出データＤＴＤ２が処理部５０に入力された後、次の温度検出データＤＴＤ３が入力されるまでの期間ＴＡＤにおいて、図２１、図２２に示すような１ＬＳＢを所与の回数だけ加算又は減算する処理を実行できる。例えば上述のような最大回数である所定回数（例えば８回）の加算処理や減算処理を実行できる。
【０２０２】
以上のように図２０の構成の処理部５０によれば、図２１、図２２に示すように、例えば第１の温度（第１の温度検出データＤＴＤ１）に対応する第１のデータＤＡＴ１から、第２の温度（第２の温度検出データＤＴＤ２）に対応する第２のデータＤＡＴ２へと、ｋ×ＬＳＢ単位で変化する周波数制御データＤＤＳを出力できるようになる。これにより図１１〜図１３で説明した本実施形態の手法を、処理部５０の周波数制御データＤＤＳの出力制御により実現できるようになる。
【０２０３】
また本実施形態では、例えば演算部６０の処理が例えば３２ビット等の高精度の演算処理で実現される。従って、例えば型変換部６８において３２ビットの浮動小数点の演算結果データを型変換する際に、精度が保たれている２３ビットの仮数部に基づいて、例えば２０ビットのバイナリーの周波数制御データＤＤＳ（演算結果データ）を取得できる。これにより図５で説明したように、例えばｉ＝２０ビットの周波数制御データＤＤＳを処理部５０からＤ／Ａ変換部８０に入力できるようになる。そして変調回路９０が、ｉ＝２０ビットのうちのｍ＝４ビットのデータに基づいて、周波数制御データＤＤＳのｎ＝１６ビットのデータを変調し、Ｄ／Ａ変換器１００が、変調されたｎ＝１６ビットのデータをＤ／Ａ変換することで、ｉ＝２０ビットの分解能のＤ／Ａ変換の実現が可能になる。
【０２０４】
４．２  Ｄ／Ａ変換部
図２３、図２４はＤ／Ａ変換部８０の詳細な構成例を示す図である。Ｄ／Ａ変換部８０は、変調回路９０とＤ／Ａ変換器１００とフィルター回路１２０を含む。
【０２０５】
図２３に示すように、Ｄ／Ａ変換器１００は、上位側のＤ／Ａ変換器ＤＡＣＡと、下位側のＤ／Ａ変換器ＤＡＣＢと、ボルテージフォロワー接続されたオペアンプ（演算増幅器）ＯＰＡ、ＯＰＢ、ＯＰＣを含む。
【０２０６】
上位側ＤＡＣＡには、変調回路９０からのｎビット（ｎ＝ｑ＋ｐ）のデータＤＭのうちの上位のｑビットのデータが入力され、下位側ＤＡＣＢには下位のｐビット（例えばｐ＝ｑ＝８）のデータが入力される。これらの上位側ＤＡＣＡ、下位側ＤＡＣＢは、例えば直列接続された複数の抵抗により電圧分割された複数の分割電圧の中から、入力データに対応する電圧を選択する抵抗ストリング型のＤ／Ａ変換器である。
【０２０７】
図２４に示すように上位側ＤＡＣＡは、高電位側電源電圧ＶＤＤＡのノードと低電位側電源電圧ＶＳＳのノードとの間に直列接続された複数の抵抗ＲＡ１〜ＲＡＮを含む。また上位側ＤＡＣＡは、これらの抵抗ＲＡ１〜ＲＡＮによる電圧分割ノードに一端が接続される複数のスイッチ素子ＳＡ１〜ＳＡＮ＋１と、データＤＭの上位ｑビットのデータに基づいて、スイッチ素子ＳＡ１〜ＳＡＮ＋１をオン又オフにするスイッチ制御信号を生成するデコーダー１０４（スイッチ制御回路）を含む。
【０２０８】
そして上位側ＤＡＣＡは、複数の抵抗ＲＡ１〜ＲＡＮのうち上位ｑビットのデータにより特定される抵抗の両端の分割電圧のうち、一方の分割電圧をオペアンプＯＰＡの非反転入力端子に出力し、他方の分割電圧をオペアンプＯＰＢの非反転入力端子に出力する。これにより、当該一方の電圧が、ボルテージフォロワー接続されたオペアンプＯＰＡによりインピーダンス変換されて、電圧ＶＸとして下位側ＤＡＣＢに供給される。また当該他方の電圧が、ボルテージフォロワー接続されたオペアンプＯＰＢによりインピーダンス変換されて、電圧ＶＹとして下位側ＤＡＣＢに供給される。
【０２０９】
例えば上位ｑビットのデータにより抵抗ＲＡ１が特定された場合には、抵抗ＲＡ１の両端の分割電圧のうち、高電位側の分割電圧が、オンになったスイッチ素子ＳＡ１及びオペアンプＯＰＡを介して、電圧ＶＸとして供給される。また低電位側の分割電圧が、オンになったスイッチ素子ＳＡ２及びオペアンプＯＰＢを介して、電圧ＶＹとして供給される。また上位ｑビットのデータにより抵抗ＲＡ２が特定された場合には、抵抗ＲＡ２の両端の分割電圧のうち、低電位側の分割電圧が、オンになったスイッチ素子ＳＡ３及びオペアンプＯＰＡを介して、電圧ＶＸとして供給される。また高電位側の分割電圧が、オンになったスイッチ素子ＳＡ２及びオペアンプＯＰＢを介して、電圧ＶＹとして供給される。
【０２１０】
下位側ＤＡＣＢは、電圧ＶＸのノードと電圧ＶＹのノードとの間に直列接続された複数の抵抗ＲＢ１〜ＲＢＭを含む。また下位側ＤＡＣＢは、これらの抵抗ＲＢ１〜ＲＢＭによる電圧分割ノードに一端が接続される複数のスイッチ素子ＳＢ１〜ＳＢＭ＋１と、データＤＭの下位ｐビットのデータに基づいて、スイッチ素子ＳＢ１〜ＳＢＭ＋１をオン又オフにするスイッチ制御信号を生成するデコーダー１０６（スイッチ制御回路）を含む。
【０２１１】
そして下位側ＤＡＣＢは、抵抗ＲＢ１〜ＲＢＭによる複数の分割電圧のうち、下位ｐビットのデータにより選択された１つの分割電圧を選択電圧として、オンになったスイッチ素子を介して、ボルテージフォロワー接続されたオペアンプＯＰＣの非反転入力端子に出力する。これにより、当該選択電圧が、Ｄ／Ａ変換器１００の出力電圧ＶＤＡとして出力されるようになる。
【０２１２】
図２５、図２６、図２７は変調回路９０の説明図である。図２５に示すように、変調回路９０は、処理部５０からのｉ＝（ｎ＋ｍ）ビットの周波数制御データＤＤＳを受ける。そして、この周波数制御データＤＤＳの下位のｍビットのデータ（ビットｂ１〜ｂ４）に基づいて、周波数制御データＤＤＳの上位のｎビット（ビットｂ５〜ｂ２０）のデータのＰＷＭ変調を行う。そして図２３、図２４で説明したように、当該ｎビットのデータのうち、上位のｑビットのデータ（ビットｂ１３〜ｂ２０）が、上位側ＤＡＣＡに入力され、下位のｐビットのデータ（ビットｂ５〜ｂ１２）が、下位側ＤＡＣＢに入力される。
【０２１３】
図２６はＰＷＭ変調の第１の方式の説明図である。ＤＹ、ＤＺは、データＤＭの上位のｎビットのデータであり、ｎビット表現においてＤＹ＝ＤＺ＋１が成り立つデータである。
【０２１４】
ＰＷＭ変調に用いられる下位のｍ＝４ビットのデータで表されるデューティー比が、例えば８対８である場合には、図２６に示すように、８個の１６ビットのデータＤＹと８個の１６ビットのデータＤＺが時分割で、変調回路９０からＤ／Ａ変換器１００に出力される。
【０２１５】
また下位のｍ＝４ビットのデータで表されるデューティー比が１０対６である場合には、１０個のデータＤＹと６個のデータＤＺが時分割で、変調回路９０からＤ／Ａ変換器１００に出力される。同様に、下位のｍ＝４ビットのデータで表されるデューティー比が１４対２である場合には、１４個のデータＤＹと２個のデータＤＺが時分割で出力される。
【０２１６】
図２７はＰＷＭ変調の第２の方式の説明図である。ＰＷＭ変調に用いられるｍ＝４ビットの各ビットｂ４、ｂ３、ｂ２、ｂ１が、論理レベル「１」である場合に、図２７において各ビットに対応づけられた出力パターン（各ビットの右側に示される出力パターン）が選択される。
【０２１７】
例えばビットｂ４＝１で、ｂ３＝ｂ２＝ｂ１＝０である場合には、ビットｂ４に対応づけられた出力パターンだけが期間Ｐ１〜Ｐ１６において出力される。即ち、ｎ＝１６ビットのデータがＤＺ、ＤＹ、ＤＺ、ＤＹ・・・・の順で時分割に、変調回路９０からＤ／Ａ変換器１００に出力される。これにより、データＤＹ、ＤＺの出力回数は共に８回となり、図２６においてデューティー比が８対８である場合と同様のＰＷＭ変調が実現される。
【０２１８】
またビットｂ４＝ｂ２＝１で、ｂ３＝ｂ１＝０である場合には、ビットｂ４とｂ２に対応づけられた出力パターンが期間Ｐ１〜Ｐ１６において出力される。これによりデータＤＹ、ＤＺの出力回数は、各々、１０回、６回になり、デューティー比が１０対６である場合と同様のＰＷＭ変調が実現される。同様に、ビットｂ４＝ｂ３＝ｂ２＝１で、ｂ１＝０である場合には、データＤＹ、ＤＺの出力回数は、各々、１４回、２回になり、デューティー比が１４対２である場合と同様のＰＷＭ変調が実現される。
【０２１９】
以上のように、図５、図２３の変調回路９０によれば、データＤＹ、ＤＺの出力回数等を制御するだけでＰＷＭ変調を実現でき、例えば１６ビットの分解能のＤ／Ａ変換器１００を用いながらも、例えば２０ビット以上のＤ／Ａ変換の分解能を実現できるようになる。
【０２２０】
例えば雑音が少なく抵抗ストリング型や抵抗ラダー型のＤ／Ａ変換では、例えば１６ビット程度の分解能が実質的な限界である。この点、図５、図２３の構成によれば、回路規模の小さな変調回路９０とフィルター回路１２０を設けるだけで、Ｄ／Ａ変換の分解能を例えば２０ビット以上に向上できる。従って、回路規模の増加を最小限に抑えながら、Ｄ／Ａ変換部８０の分解能を向上することが可能になる。そしてＤ／Ａ変換部８０の分解能が向上することで、発振周波数精度の高精度化を実現でき、周波数ホッピングの抑制や、時刻同期に好適な発振器の提供を実現できるようになる。
【０２２１】
４．３  温度センサー部、発振回路
図２８に温度センサー部１０の第１の構成例を示す。図２８の温度センサー部１０は、電流源ＩＳＴと、電流源ＩＳＴからの電流がコレクターに供給されるバイポーラートランジスターＴＲＴを有する。バイポーラートランジスターＴＲＴは、そのコレクターとのベースが接続されるダイオード接続となっており、バイポーラートランジスターＴＲＴのコレクターのノードに、温度特性を有する温度検出電圧ＶＴＤが出力される。温度検出電圧ＶＴＤの温度特性は、バイポーラートランジスターＴＲＴのベース・エミッター間電圧の温度依存性によって生じる。図３０に示すように温度検出電圧ＶＴＤは、負の温度特性（負の勾配を有する１次の温度特性）を有する。
【０２２２】
図２９に温度センサー部１０の第２の構成例を示す。図２９では、図２８の電流源ＩＳＴが抵抗ＲＴにより実現される。そして抵抗ＲＴの一端は電源電圧のノードに接続され、他端はバイポーラートランジスターＴＲＴ１のコレクターに接続される。またバイポーラートランジスターＴＲＴ１のエミッターは、バイポーラートランジスターＴＲＴ２のコレクターに接続される。そしてバイポーラートランジスターＴＲＴ１、ＴＲＴ２は共にダイオード接続されており、バイポーラートランジスターＴＲＴ１のコレクターのノードに出力される電圧ＶＴＳＱは、図３０のように負の温度特性（負の勾配を有する１次の温度特性）を有している。
【０２２３】
また図２９の温度センサー部１０では、オペアンプＯＰＤと抵抗ＲＤ１、ＲＤ２が更に設けられている。オペアンプＯＰＤの非反転入力端子には、電圧ＶＴＳＱが入力され、反転入力端子には、抵抗ＲＤ１の一端及び抵抗ＲＤ２の一端が接続される。そして抵抗ＲＤ１の他端には基準温度電圧ＶＴＡ０が供給され、抵抗ＲＤ２の他端はオペアンプＯＰＤの出力端子に接続される。
【０２２４】
このようなオペアンプＯＰＤ及び抵抗ＲＤ１、ＲＤ２により、基準温度電圧ＶＡＴ０を基準として電圧ＶＴＳＱを正転増幅する増幅アンプが構成される。これにより、温度検出電圧ＶＴＤ＝ＶＡＴ０＋（１＋ＲＤ２／ＲＤ１）×（ＶＴＳＱ−ＶＡＴ０）が、温度センサー部１０から出力されるようになる。そして基準温度電圧ＶＡＴ０を調整することにより、基準温度Ｔ０の調整が可能になる。
【０２２５】
図３１に発振回路１５０の構成例を示す。この発振回路１５０は、電流源ＩＢＸ、バイポーラートランジスターＴＲＸ、抵抗ＲＸ、可変容量キャパシターＣＸ１、キャパシターＣＸ２、ＣＸ３を有する。
【０２２６】
電流源ＩＢＸは、バイポーラートランジスターＴＲＸのコレクターにバイアス電流を供給する。抵抗ＲＸは、バイポーラートランジスターＴＲＸのコレクターとベースの間に設けられる。
【０２２７】
容量が可変である可変容量キャパシターＣＸ１の一端は、振動子ＸＴＡＬの一端に接続される。具体的には、可変容量キャパシターＣＸ１の一端は、回路装置の第１の振動子用端子（振動子用パッド）を介して振動子ＸＴＡＬの一端に接続される。キャパシターＣＸ２の一端は、振動子ＸＴＡＬの他端に接続される。具体的には、キャパシターＣＸ２の一端は、回路装置の第２の振動子用端子（振動子用パッド）を介して振動子ＸＴＡＬの他端に接続される。キャパシターＣＸ３は、その一端が振動子ＸＴＡＬの一端に接続され、その他端がバイポーラートランジスターＴＲＸのコレクターに接続される。
【０２２８】
バイポーラートランジスターＴＲＸには、振動子ＸＴＡＬの発振により生じたベース・エミッター間電流が流れる。そしてベース・エミッター間電流が増加すると、バイポーラートランジスターＴＲＸのコレクター・エミッター間電流が増加し、電流源ＩＢＸから抵抗ＲＸに分岐するバイアス電流が減少するので、コレクター電圧ＶＣＸが低下する。一方、バイポーラートランジスターＴＲＸのベース・エミッター間電流が減少すると、コレクター・エミッター間電流が減少し、電流源ＩＢＸから抵抗ＲＸに分岐するバイアス電流が増加するので、コレクター電圧ＶＣＸが上昇する。このコレクター電圧ＶＣＸはキャパシターＣＸ３を介して振動子ＸＴＡＬにフィードバックされる。
【０２２９】
振動子ＸＴＡＬの発振周波数は温度特性（例えば図６の温度特性）を有しており、この温度特性は、Ｄ／Ａ変換部８０の出力電圧ＶＱ（周波数制御電圧）により補償される。即ち、出力電圧ＶＱは可変容量キャパシターＣＸ１に入力され、出力電圧ＶＱにより可変容量キャパシターＣＸ１の容量値が制御される。可変容量キャパシターＣＸ１の容量値が変化すると、発振ループの共振周波数が変化するので、振動子ＸＴＡＬの温度特性による発振周波数の変動が補償される。可変容量キャパシターＣＸ１は、例えば可変容量ダイオード（バラクター）などにより実現される。
【０２３０】
なお、本実施形態の発振回路１５０は、図３１の構成に限定されず、種々の変形実施が可能である。例えば図３１ではＣＸ１を可変容量キャパシターとする場合を例に説明したが、ＣＸ２又はＣＸ３を、出力電圧ＶＱで制御される可変容量キャパシターとしてもよい。また、ＣＸ１〜ＣＸ３のうち複数を、ＶＱで制御される可変容量キャパシターとしてもよい。
【０２３１】
５．変形例
次に本実施形態の種々の変形例について説明する。例えば、以上では、図２１、図２２に示すように処理部５０がｋ×ＬＳＢ単位で変化する周波数制御データＤＤＳを出力することで、図１１〜図１３の本実施形態の手法を実現する場合を説明したが、本実施形態はこれに限定されない。
【０２３２】
図３２の変形例では、Ｄ／Ａ変換器ＤＡＣＣ、ＤＡＣＤの後段に、ＳＣＦ（スイッチドキャパシターフィルター）で構成されるフィルター回路１３０が設けられている。例えば８ビットのＤ／Ａ変換器ＤＡＣＣは、タイミングｎのデータＤ（ｎ）に基づいて電圧ＤＡ１を出力する。また８ビットのＤ／Ａ変換器ＤＡＣＤは、次のタイミングｎ＋１のデータＤ（ｎ＋１）に基づいて電圧ＤＡ２を出力する。
【０２３３】
フィルター回路１３０のＳＣＦのクロック周波数ｆｃｋとした場合に、キャパシターＣＳ１、スイッチ素子ＳＳ１、ＳＳ２で構成される回路により、ＲＧ＝１／（ＣＳ１×ｆｃｋ）の抵抗が実現される。キャパシターＣＳ２、スイッチ素子ＳＳ３、ＳＳ４で構成される回路により、ＲＦ＝１／（ＣＳ２×ｆｃｋ）の抵抗が実現される。
【０２３４】
また、このフィルター回路１３０の時定数τは下式（１２）のように表される。
【０２３５】
τ＝ＲＦ×ＣＳ３＝（ＣＳ３／ＣＳ２）×（１／ｆｃｋ）    （１２）
例えばＣＳ３＝５ｐＦ、ＣＳ２＝０．１ｐＦ、ｆｃｋ＝５ＫＨｚにすることで、τ＝１０ｍｓｅｃを実現できる。このように時定数τを十分に長くすることで、図３４に示すように、電圧ＤＡ１から電圧ＤＡ２へと時定数τでゆっくりと変化する出力電圧ＶＱを実現できる。
【０２３６】
例えば図３３に示すように、図８で説明した期間ＴＰ（例えば２０ｍｓｅｃ）を横軸とし、許容周波数ドリフトＦＤ（例えば数ｐｐｂ程度）を縦軸とした場合の傾斜をＳＬ１＝ＦＤ／ＴＰとする。この場合に、この傾斜ＳＬ１に比べて、図３４の時定数τで実現される傾斜ＳＬ２を小さくすることで、図１１〜図１３の本実施形態の手法を実現可能である。即ち、期間ＴＰと許容周波数ドリフトＦＤで規定される傾斜ＳＬ１を作れないほど強力なローパスフィルター特性を有するフィルター回路１３０を、Ｄ／Ａ変換器ＤＡＣＣ、ＤＡＣＤの後段に設ける。これにより、図１１のＣ２に示すように、Ｄ／Ａ変換部８０の出力電圧ＶＱが１ＬＳＢの電圧のステップ幅で変化する電圧波形と同等の電圧波形を実現できるようになり、周波数ホッピングの問題の解決が可能となる。
【０２３７】
但し、フィルター回路１３０の時定数τが期間ＴＰよりも長くなると、振動子ＸＴＡＬの温度特性の変動を、フィルター回路１３０の出力電圧ＶＱで補正しきれなくなり、周波数が偏移する問題が生じる。
【０２３８】
例えば図３５は、時定数がτ＝ＴＰ＝２０ｍｓｅｃの場合での温度変化に対する周波数ドリフトを示す図である。図３５に示すようにτ＝ＴＰに設定することで、周波数ホッピングの問題を解決可能である。一方、図３６、図３７は、各々、τ＝２２ｍｓｅｃ、４０ｍｓｅｃの場合での温度変化に対する周波数ドリフトを示す図である。このように図３２の変形例では、時定数τが長くなると周波数ドリフトの特性が悪化してしまう問題が生じ、最適解を求めるのが困難であるという不利点がある。
【０２３９】
図３８はＡ／Ｄ変換部２０の構成例である。図３８に示すようにＡ／Ｄ変換部２０は、処理部２３、レジスター部２４、Ｄ／Ａ変換器ＤＡＣＥ、ＤＡＣＦ、比較部２７を含む。また温度センサー部用アンプ２８を含むことができる。処理部２３、レジスター部２４は、ロジック部２２として設けられ、Ｄ／Ａ変換器ＤＡＣＥ、ＤＡＣＦ、比較部２７、温度センサー部用アンプ２８は、アナログ部２６として設けられる。
【０２４０】
レジスター部２４は、Ａ／Ｄ変換の途中結果や最終結果などの結果データを記憶する。このレジスター部２４は、例えば逐次比較方式における逐次比較結果レジスターに相当する。Ｄ／Ａ変換器ＤＡＣＥ、ＤＡＣＦは、レジスター部２４の結果データをＤ／Ａ変換する。これらのＤＡＣＥ、ＤＡＣＦとしては図２３、図２４と同様の構成のＤ／Ａ変換器を採用できる。比較部２７は、Ｄ／Ａ変換器ＤＡＣＥ、ＤＡＣＦの出力電圧と、温度検出電圧ＶＴＤ（温度センサー部用アンプ２８による増幅後の電圧）との比較を行う。比較部２７は例えばチョッパー型比較器などにより実現できる。処理部２３は、比較部２７の比較結果に基づいて判定処理を行い、レジスター部２４の結果データの更新処理を行う。そして、当該更新処理により求められた最終的な温度検出データＤＴＤが、温度検出電圧ＶＴＤのＡ／Ｄ変換結果として、Ａ／Ｄ変換部２０から出力される。このような構成により、例えば逐次比較方式のＡ／Ｄ変換や、逐次比較方式に類似する方式のＡ／Ｄ変換などを実現できる。そして図１１〜図１３で説明した本実施形態の手法は、図３８のＡ／Ｄ変換部２０の温度検出データＤＴＤの出力態様などを工夫することでも実現可能である。
【０２４１】
６．発振器、電子機器、移動体
図３９に、本実施形態の回路装置５００を含む発振器４００の構成例を示す。図３９に示すように、発振器４００は、振動子４２０と回路装置５００を含む。振動子４２０と回路装置５００は、発振器４００のパッケージ４１０内に実装される。そして振動子４２０の端子と、回路装置５００（ＩＣ）の端子（パッド）は、パッケージ４１０の内部配線により電気的に接続される。
【０２４２】
図４０に、本実施形態の回路装置５００を含む電子機器の構成例を示す。この電子機器は、本実施形態の回路装置５００、水晶振動子等の振動子４２０、アンテナＡＴＮ、通信部５１０、処理部５２０を含む。また操作部５３０、表示部５４０、記憶部５５０を含むことができる。振動子４２０と回路装置５００により発振器４００が構成される。なお電子機器は図４０の構成に限定されず、これらの一部の構成要素を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
【０２４３】
図４０の電子機器としては、例えばＧＰＳ内蔵時計、生体情報測定機器（脈波計、歩数計等）又は頭部装着型表示装置等のウェアラブル機器や、スマートフォン、携帯電話機、携帯型ゲーム装置、ノートＰＣ又はタブレットＰＣ等の携帯情報端末（移動端末）や、コンテンツを配信するコンテンツ提供端末や、デジタルカメラ又はビデオカメラ等の映像機器や、或いは基地局又はルーター等のネットワーク関連機器などの種々の機器を想定できる。
【０２４４】
通信部５１０（無線回路）は、アンテナＡＴＮを介して外部からデータを受信したり、外部にデータを送信する処理を行う。処理部５２０は、電子機器の制御処理や、通信部５１０を介して送受信されるデータの種々のデジタル処理などを行う。この処理部５２０の機能は、例えばマイクロコンピューターなどのプロセッサーにより実現できる。
【０２４５】
操作部５３０は、ユーザーが入力操作を行うためのものであり、操作ボタンやタッチパネルディスプレイをなどにより実現できる。表示部５４０は、各種の情報を表示するものであり、液晶や有機ＥＬなどのディスプレイにより実現できる。なお操作部５３０としてタッチパネルディスプレイを用いる場合には、このタッチパネルディスプレイが操作部５３０及び表示部５４０の機能を兼ねることになる。記憶部５５０は、データを記憶するものであり、その機能はＲＡＭやＲＯＭなどの半導体メモリーやＨＤＤ（ハードディスクドライブ）などにより実現できる。
【０２４６】
図４１に、本実施形態の回路装置を含む移動体の例を示す。本実施形態の回路装置（発振器）は、例えば、車、飛行機、バイク、自転車、或いは船舶等の種々の移動体に組み込むことができる。移動体は、例えばエンジンやモーター等の駆動機構、ハンドルや舵等の操舵機構、各種の電子機器（車載機器）を備えて、地上や空や海上を移動する機器・装置である。図４１は移動体の具体例としての自動車２０６を概略的に示している。自動車２０６には、本実施形態の回路装置と振動子を有する発振器（不図示）が組み込まれる。制御装置２０８は、この発振器により生成されたクロック信号により動作する。制御装置２０８は、例えば車体２０７の姿勢に応じてサスペンションの硬軟を制御したり、個々の車輪２０９のブレーキを制御する。例えば制御装置２０８により、自動車２０６の自動運転を実現してもよい。なお本実施形態の回路装置や発振器が組み込まれる機器は、このような制御装置２０８には限定されず、自動車２０６等の移動体に設けられる種々の機器（車載機器）に組み込むことが可能である。
【０２４７】
なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本発明の範囲に含まれる。また回路装置、発振器、電子機器、移動体の構成・動作や、Ｄ／Ａ変換手法、周波数制御データの処理手法、処理部の周波数制御データの出力手法、Ｄ／Ａ変換部の電圧の出力手法、振動子の周波数制御手法等も本実施形態で説明したものに限定されず、種々の変形実施が可能である。
【符号の説明】
【０２４８】
ＸＴＡＬ…振動子、ＤＡＣＡ〜ＤＡＣＦ…Ｄ／Ａ変換器、
ＯＰＡ〜ＯＰＤ、ＯＰＳ…オペアンプ、ＣＸ１〜ＣＸ３…キャパシター、
ＶＴＤ…温度検出電圧、ＤＴＤ…温度検出データ、ＤＤＳ…周波数制御データ、
ＶＱ…出力電圧（周波数制御電圧）、ＳＳＣ…発振信号、
Ｔ１、Ｔ２…第１、第２の温度、ＤＴＤ１、ＤＴＤ２…第１、第２の温度検出データ、
ＶＣ１、ＶＣ２…第１、第２の制御電圧、ＶＤＦ…差分電圧、ＶＡ…電圧幅、
ＴＡＤ、ＴＤＡＣ…期間、ＴＰ…所定期間、ＦＤ…許容周波数ドリフト、
ＦＲ…周波数可変範囲、ＶＦＳ…フルスケール電圧、
ＤＡＴ１、ＤＡＴ２…第１、第２のデータ、
１０…温度センサー部、２０…Ａ／Ｄ変換部、２２…ロジック部、２３…処理部、
２４…レジスター部、２６…アナログ部、２７…比較部、
２８…温度センサー部用アンプ、５０…処理部、５２…制御部、５３…判定部、
５４、５５…比較部、５８…乗算器、５９…加算器、６０…演算部、
６１、６２…型変換部、６３…マルチプレクサー、６４…演算器、
６５…マルチプレクサー、６６、６７…ワークレジスター、６８…型変換部、
６９…ワークレジスター、７０…出力部、７１…マルチプレクサー、
７２…出力レジスター、７３…ＬＳＢ加算器、７４…ＬＳＢ減算器、
８０…Ｄ／Ａ変換部、９０…変調回路、１００…Ｄ／Ａ変換器、
１０４、１０６…デコーダー、１２０…フィルター回路、１３０…フィルター回路、
１４０…発振信号生成回路、１５０…発振回路、１６０…バッファー回路、
１８０…メモリー部、１９０…ＲＯＭ、２０６…自動車、２０７…車体、
２０８…制御装置、２０９…車輪、４００…発振器、４１０  パッケージ、
４２０…振動子、５００…回路装置、５１０…通信部、５２０…処理部、
５３０…操作部、５４０…表示部、５５０…記憶部
【図１】
0006772542.tif 000005
【図２】
0006772542.tif 000006
【図３】
0006772542.tif 000007
【図４】
0006772542.tif 000008
【図５】
0006772542.tif 000009
【図６】
0006772542.tif 000010
【図７】
0006772542.tif 000011
【図８】
0006772542.tif 000012
【図９】
0006772542.tif 000013
【図１０】
0006772542.tif 000014
【図１１】
0006772542.tif 000015
【図１２】
0006772542.tif 000016
【図１３】
0006772542.tif 000017
【図１４】
0006772542.tif 000018
【図１５】
0006772542.tif 000019
【図１６】
0006772542.tif 000020
【図１７】
0006772542.tif 000021
【図１８】
0006772542.tif 000022
【図１９】
0006772542.tif 000023
【図２０】
0006772542.tif 000024
【図２１】
0006772542.tif 000025
【図２２】
0006772542.tif 000026
【図２３】
0006772542.tif 000027
【図２４】
0006772542.tif 000028
【図２５】
0006772542.tif 000029
【図２６】
0006772542.tif 000030
【図２７】
0006772542.tif 000031
【図２８】
0006772542.tif 000032
【図２９】
0006772542.tif 000033
【図３０】
0006772542.tif 000034
【図３１】
0006772542.tif 000035
【図３２】
0006772542.tif 000036
【図３３】
0006772542.tif 000037
【図３４】
0006772542.tif 000038
【図３５】
0006772542.tif 000039
【図３６】
0006772542.tif 000040
【図３７】
0006772542.tif 000041
【図３８】
0006772542.tif 000042
【図３９】
0006772542.tif 000043
【図４０】
0006772542.tif 000044
【図４１】
0006772542.tif 000045