(57)【特許請求の範囲】
【請求項１】
交流を直流に又は直流を交流に変換する変換器の動作を模擬する解析モデルであって、前記変換器の入力端子に流れる直流電流を模擬する電流源と、前記変換器の出力端子の交流電圧を模擬する電圧源と、前記変換器の環流用整流素子と、前記電圧源と前記出力端子との間に接続されるスイッチとから構成される解析モデルを用いて、前記スイッチをオン状態に設定することで前記整流素子を無効にして機器を保護する機能部が動作しない通常動作の解析を行い、前記スイッチをオフ状態に設定することで前記整流素子を有効にして前記機器を保護する機能部が動作するゲートブロック動作を含めた変換器の応答を解析する解析部、
を備える変換器解析装置。
【請求項２】
前記解析モデルは、
前記電流源が、第１の電流源と第２の電流源と第３の電流源とを備え、前記整流素子が、第１の整流素子と第２の整流素子と第３の整流素子と第４の整流素子と第５の整流素子と第６の整流素子とを備え、前記スイッチが、第１のスイッチと第２のスイッチと第３のスイッチとを備え、前記電圧源が、第１の電圧源と第２の電圧源と第３の電圧源とを備え、
前記第１の電流源は、一端が、入力端子の一端と、前記第２の電流源の一端と、前記第３の電流源の一端と、前記第１の整流素子のカソードと、前記第３の整流素子のカソードと、前記第５の整流素子のカソードとに接続され、他端が、前記入力端子の他端と、前記第２の電流源の他端と、前記第３の電流源の他端と、前記第２の整流素子のアノードと、前記第４の整流素子のアノードと、前記第６の整流素子のアノードと、前記第１の電圧源の一端と、前記第２の電圧源の一端と、前記第３の電圧源の一端とに接続され、
前記第１の整流素子のアノードは、前記第２の整流素子のカソードと、前記第１のスイッチの一端と、第１の出力端子に接続され、
前記第３の整流素子のアノードは、前記第４の整流素子のカソードと、前記第２のスイッチの一端と、第２の出力端子に接続され、
前記第５の整流素子のアノードは、前記第６の整流素子のカソードと、前記第３のスイッチの一端と、第３の出力端子に接続され、
前記第１のスイッチの他端は、前記第１の電圧源の他端に接続され、
前記第２のスイッチの他端は、前記第２の電圧源の他端に接続され、
前記第３のスイッチの他端は、前記第３の電圧源の他端に接続される、請求項１に記載の変換器解析装置。
【請求項３】
前記解析モデルは、
前記電流源を１つ備え、前記整流素子が、第１の整流素子と第２の整流素子と備え、前記スイッチを１つ備え、前記電圧源を１つ備え、
前記電流源は、一端が、入力端子の一端と、前記第１の整流素子のカソードとに接続され、他端が、前記入力端子の他端と、前記第２の整流素子のアノードと、前記電圧源の一端に接続され、
前記第１の整流素子のアノードは、前記第２の整流素子のカソードと、前記スイッチの一端と、第１の出力端子に接続され、
前記電圧源の他端は、前記スイッチの他端に接続される、請求項１に記載の変換器解析装置。
【請求項４】
前記解析モデルは、
前記電流源が、第１の電流源と第２の電流源を備え、前記整流素子が、第１の整流素子と第２の整流素子と第３の整流素子と第４の整流素子とを備え、前記スイッチが、第１のスイッチと第２のスイッチとを備え、前記電圧源が、第１の電圧源と第２の電圧源とを備え、
前記第１の電流源は、一端が、入力端子の一端と、前記第２の電流源の一端と、前記第１の整流素子のカソードと、前記第３の整流素子のカソードに接続され、他端が、前記入力端子の他端と、前記第２の電流源の他端と、前記第２の整流素子のアノードと、前記第４の整流素子のアノードと、前記第１の電圧源の一端と、前記第２の電圧源の一端に接続され、
前記第１の整流素子のアノードは、前記第２の整流素子のカソードと、前記第１のスイッチの一端と、第１の出力端子に接続され、
前記第３の整流素子のアノードは、前記第４の整流素子のカソードと、前記第２のスイッチの一端と、第２の出力端子に接続され、
前記第１のスイッチの他端は、前記第１の電圧源の他端に接続され、
前記第２のスイッチの他端は、前記第２の電圧源の他端に接続される、請求項１に記載の変換器解析装置。
【請求項５】
交流を直流に又は直流を交流に変換する変換器の動作を模擬する解析モデルであって、前記変換器の入力端子に流れる直流電流を模擬する電流源と、前記変換器の出力端子の交流電圧を模擬する電圧源と、前記変換器の環流用整流素子と、前記電圧源と前記出力端子との間に接続されるスイッチとから構成される解析モデルを記憶し、記憶されている前記解析モデルを用いてゲートブロック動作を含めた変換器の応答を解析する変換器解析装置における変換器解析方法であって、
前記スイッチをオン状態に設定することで前記整流素子を無効にして機器を保護する機能部が動作しない通常動作の解析を行う手順と、
前記スイッチをオフ状態に設定することで前記整流素子を有効にして前記機器を保護する機能部が動作するゲートブロック動作を含めた変換器の応答を解析する手順、
を含む変換器解析方法。
【請求項６】
交流を直流に又は直流を交流に変換する変換器の動作を模擬する解析モデルであって、前記変換器の入力端子に流れる直流電流を模擬する電流源と、前記変換器の出力端子の交流電圧を模擬する電圧源と、前記変換器の環流用整流素子と、前記電圧源と前記出力端子との間に接続されるスイッチとから構成される解析モデルを記憶し、記憶されている前記解析モデルを用いてゲートブロック動作を含めた変換器の応答を解析する変換器解析装置のコンピュータに、
前記スイッチをオン状態に設定することで前記整流素子を無効にして機器を保護する機能部が動作しない通常動作の解析を行う手順と、
前記スイッチをオフ状態に設定することで前記整流素子を有効にして前記機器を保護する機能部が動作するゲートブロック動作を含めた変換器の応答を解析する手順、
を実行させるプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、変換器解析装置、変換器解析方法およびプログラムに関する。
【背景技術】
【０００２】
電力用パワーエレクトロニクス機器の大容量化、高性能化の進展により、電力系統内へのパワーエレクトロニクス機器の導入が進んでいる。大容量パワーエレクトロニクス機器の導入の際には、瞬時値解析などの各種解析が欠かせないものとなっている。瞬時値解析においては変換器のスイッチングを正確に模擬するモデルが提案されている（例えば、非特許文献１参照）。
【０００３】
また、通常運転時については、変換器を電圧源として模擬するモデルにより高速に解析を行うことが提案されている（例えば、非特許文献２参照）。なお、通常運転時とは、機器を保護する機能部が動作しない、通常の運転状態である。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】モジュラーマルチレベル変換器のゲートブロック中の現象解析を可能とした瞬時値解析用平均値モデル、佐野  憲一朗、宜保  直樹、中島  達人、守口  聡一、今西  隆夫、平成２６年電気学会全国大会論文集、電気学会、２０１４．３．５、３３３ｐ−３３４ｐ
【非特許文献２】Ｄｏｕｂｌｙ−ｆｅｄ型風力発電システムの高速シミュレーションモデルの開発、山田  富士宏、Ｓｕｒｅｓｈ  Ｃｈａｎｄ  Ｖｅｒｍａ、藤原  修平、北山  匡史、河野  良之、電気学会論文誌Ｂ（電力・エネルギー部門誌）Ｖｏｌ．１３２（２０１２）Ｎｏ．５Ｐ４５９−４６７、電気学会、２０１２、５、１
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、非特許文献１に記載の技術は、ＭＭＣ（Ｍｏｄｕｌａｒ  Ｍｕｌｔｉｌｅｖｅｌ  Ｃｏｎｖｅｒｔｅｒ；モジュラーマルチレベル変換器）と呼ばれる特殊な変換器に適用される技術であり、一般的な変換器にそのまま適用することはできない。なお、ＭＭＣとは、複数のチョッパセルをカスケード接続して構成される変換器である。
また、非特許文献２に記載の技術では、系統擾乱時の解析に必要なゲートブロック動作を模擬できないという課題があった。なお、ゲートブロック動作とは、機器を保護する機能部が動作する状態である。
【０００６】
本発明は、上記の問題点に鑑みてなされたものであって、ゲートブロック動作も含めてより短時間で解析することができる変換器解析装置、変換器解析方法およびプログラムを提供することを目的とする。
【課題を解決するための手段】
【０００７】
［１］上記目的を達成するため、本発明の一態様に係る変換器解析装置は、電流源と、電圧源と、整流素子と、スイッチとから構成される解析モデルを用いて、前記スイッチをオン状態に設定することで前記整流素子を無効にして機器を保護する機能部が動作しない通常動作の解析を行い、前記スイッチをオフ状態に設定することで前記整流素子を有効にして機器を保護する機能部が動作するゲートブロック動作を含めた変換器の応答を解析する解析部、を備える。
【０００８】
［２］また、本発明の一態様に係る変換器解析装置において、前記解析モデルは、前記電流源が、第１の電流源と第２の電流源と第３の電流源とを備え、前記整流素子が、第１の整流素子と第２の整流素子と第３の整流素子と第４の整流素子と第５の整流素子と第６の整流素子とを備え、前記スイッチが、第１のスイッチと第２のスイッチと第３のスイッチとを備え、前記電圧源が、第１の電圧源と第２の電圧源と第３の電圧源とを備え、前記第１の電流源は、一端が、入力端子の一端と、前記第２の電流源の一端と、前記第３の電流源の一端と、前記第１の整流素子のカソードと、前記第３の整流素子のカソードと、前記第５の整流素子のカソードとに接続され、他端が、前記入力端子の他端と、前記第２の電流源の他端と、前記第３の電流源の他端と、前記第２の整流素子のアノードと、前記第４の整流素子のアノードと、前記第６の整流素子のアノードと、前記第１の電圧源の一端と、前記第２の電圧源の一端と、前記第３の電圧源の一端とに接続され、前記第１の整流素子のアノードは、前記第２の整流素子のカソードと、前記第１のスイッチの一端と、第１の出力端子に接続され、前記第３の整流素子のアノードは、前記第４の整流素子のカソードと、前記第２のスイッチの一端と、第２の出力端子に接続され、前記第５の整流素子のアノードは、前記第６の整流素子のカソードと、前記第３のスイッチの一端と、第３の出力端子に接続され、前記第１のスイッチの他端は、前記第１の電圧源の他端に接続され、前記第２のスイッチの他端は、前記第２の電圧源の他端に接続され、前記第３のスイッチの他端は、前記第３の電圧源の他端に接続されるようにしてもよい。
【０００９】
［３］また、本発明の一態様に係る変換器解析装置において、前記解析モデルは、前記電流源を１つ備え、前記整流素子が、第１の整流素子と第２の整流素子と備え、前記スイッチを１つ備え、前記電圧源を１つ備え、前記電流源は、一端が、入力端子の一端と、前記第１の整流素子のカソードとに接続され、他端が、前記入力端子の他端と、前記第２の整流素子のアノードと、前記電圧源の一端に接続され、前記第１の整流素子のアノードは、前記第２の整流素子のカソードと、前記スイッチの一端と、第１の出力端子に接続され、前記電圧源の他端は、前記スイッチの他端に接続されるようにしてもよい。
【００１０】
［４］また、本発明の一態様に係る変換器解析装置において、前記解析モデルは、前記電流源が、第１の電流源と第２の電流源を備え、前記整流素子が、第１の整流素子と第２の整流素子と第３の整流素子と第４の整流素子とを備え、前記スイッチが、第１のスイッチと第２のスイッチとを備え、前記電圧源が、第１の電圧源と第２の電圧源とを備え、前記第１の電流源は、一端が、入力端子の一端と、前記第２の電流源の一端と、前記第１の整流素子のカソードと、前記第３の整流素子のカソードに接続され、他端が、前記入力端子の他端と、前記第２の電流源の他端と、前記第２の整流素子のアノードと、前記第４の整流素子のアノードと、前記第１の電圧源の一端と、前記第２の電圧源の一端に接続され、前記第１の整流素子のアノードは、前記第２の整流素子のカソードと、前記第１のスイッチの一端と、第１の出力端子に接続され、前記第３の整流素子のアノードは、前記第４の整流素子のカソードと、前記第２のスイッチの一端と、第２の出力端子に接続され、前記第１のスイッチの他端は、前記第１の電圧源の他端に接続され、前記第２のスイッチの他端は、前記第２の電圧源の他端に接続されるようにしてもよい。
【００１１】
［５］上記目的を達成するため、本発明の一態様に係る変換器解析方法は、電流源と、電圧源と、整流素子と、スイッチとから構成される解析モデルを記憶し、記憶されている前記解析モデルを用いてゲートブロック動作を含めた変換器の応答を解析する変換器解析装置における変換器解析方法であって、前記スイッチをオン状態に設定することで前記整流素子を無効にして機器を保護する機能部が動作しない通常動作の解析を行う手順と、前記スイッチをオフ状態に設定することで前記整流素子を有効にして機器を保護する機能部が動作するゲートブロック動作を含めた変換器の応答を解析する手順、を含む。
【００１２】
［６］上記目的を達成するため、本発明の一態様に係るプログラムは、電流源と、電圧源と、整流素子と、スイッチとから構成される解析モデルを記憶し、記憶されている前記解析モデルを用いてゲートブロック動作を含めた変換器の応答を解析する変換器解析装置のコンピュータに、前記スイッチをオン状態に設定することで前記整流素子を無効にして機器を保護する機能部が動作しない通常動作の解析を行う手順と、前記スイッチをオフ状態に設定することで前記整流素子を有効にして機器を保護する機能部が動作するゲートブロック動作を含めた変換器の応答を解析する手順、を実行させる。
【発明の効果】
【００１３】
本発明によれば、ゲートブロック動作も含めてより短時間で解析することができる。
【図面の簡単な説明】
【００１４】
【図１】変換器を備える風力発電装置の概略構成図である。
【図２】変換器が備えるスイッチング素子を制御する信号の一例を示す図である。
【図３】交直変換器のモデルの一例を示す図である。
【図４】図３の詳細モデルのうち、一相の詳細モデルを示す図である。
【図５】図４に示した一相の詳細モデルの動作を説明する図である。
【図６】変換器のモデルの他の例を示す図である。
【図７】図６に示した平均値モデルの各部の電圧、電流の定義を示す図である。
【図８】本実施形態に係る変換器モデルの構成を示す図である。
【図９】本実施形態に係る通常動作時に変換器モデルに流れる電流を示す図である。
【図１０】本実施形態に係るゲートブロック動作時に変換器モデルに流れる電流を示す図である。
【図１１】本実施形態に係る一相の変換器の変換器モデルを示す図である。
【図１２】本実施形態に係る二相の変換器の変換器モデルを示す図である。
【図１３】詳細モデル、平均値モデル、整流回路付平均値モデルの主な特徴をまとめた結果を示す表である。
【図１４】本実施形態に係る変換器解析装置の概略構成を示す図である。
【図１５】解析条件を示す表である。
【図１６】ＳＴＡＴＣＯＭの概略構成を示す図である。
【図１７】ＳＴＡＴＣＯＭに接続される交流系の概略構成を示す図である。
【図１８】各シミュレーションに使用したシーケンスを示す図である。
【図１９】通常動作時における詳細モデルと整流回路付平均値モデルの解析結果にフィルタリングを施す前の波形を示す図である。
【図２０】通常動作時における詳細モデルと整流回路付平均値モデルの解析結果にフィルタリングを施した後の波形を示す図である。
【図２１】起動シミュレーションにおける詳細モデルと整流回路付平均値モデルの解析結果にフィルタリングを施した後の波形を示す図である。
【図２２】電圧低下シミュレーションにおける詳細モデルと整流回路付平均値モデルの解析結果にフィルタリングを施した後の波形を示す図である。
【図２３】電圧上昇シミュレーションにおける詳細モデルと整流回路付平均値モデルの解析結果にフィルタリングを施した後の波形を示す図である。
【発明を実施するための形態】
【００１５】
以下、図面を参照しながら本発明の実施形態について説明する。
まず、本実施形態の変換器解析装置を用いて解析する変換器を備える装置の一例を説明する。
本実施形態では、例えば、図１に示すような風力発電装置１００が備える変換器１０４について変換器解析装置を用いて解析する。
【００１６】
図１は、変換器１０４を備える風力発電装置１００の概略構成図である。図１に示すように、風力発電装置１００は、風車（ブレード）１０１、増速機１０２、発電機１０３、および変換器１０４を備える。また、変換器１０４は、例えば、交直変換器、キャパシタおよび直交変換器を備える。
【００１７】
風車１０１は、例えば支柱（不図示）に取り付けられ、風によって回転する。増速機１０２は、例えば歯車で構成され、風車１０１の回転数と発電機１０３の回転数を合わせる。発電機１０３は、例えば誘導発電機であり、風車１０１の回転に応じて交流の電気を発生させる。交直変換器は、発電機１０３が発生させた交流の電気をキャパシタの電圧を一定にするように制御することで直流に変換する。直交変換器は、交直変換器が変換した直流の電気を交流の電気に変換する。交直変換器および交直変換器は、例えばＩＧＢＴ（、Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ；絶縁ゲートバイポーラトランジスタ）等のスイッチング素子とダイオード等を含んで構成される。また、変換器１０４が備えるスイッチング素子は、例えばＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ；パルス幅変調）信号によって制御される。
【００１８】
次に、変換器１０４が備えるスイッチング素子を制御する信号の一例を説明する。
図２は、変換器１０４が備えるスイッチング素子を制御する信号の一例を示す図である。図２において、横軸は時刻を示し、縦軸は信号のレベルを示す。また、信号レベル“１”は、Ｈ（ハイ）レベルを表し、信号レベル“０”は、Ｌ（ロー）レベルを表す。
波形ｇ１は、変換器１０４に出力させたい変調波を示す。波形ｇ２は、搬送波を示す。波形ｇ３は、変換器１０４が出力する信号（出力信号）の波形を示す。なお、図２に示す例は、変換器１０４が例えば三相の場合、三相のうち一相について示している。
【００１９】
変換器１０４は、例えば変調波が搬送波より大きい期間、Ｈレベルの信号を出力し、変調波が搬送波より小さい期間、Ｌレベルの信号を出力する。
例えば、時刻ｔ１から時刻ｔ２の期間、および時刻ｔ３から時刻ｔ４の期間、変調波ｇ１が搬送波ｇ２より小さいため、出力信号はＬレベルである。また、時刻ｔ２から時刻ｔ３の期間、変調波ｇ１が搬送波ｇ２より大きいため、出力信号はＨレベルである。
【００２０】
次に、変換器のモデルの一例を説明する。図３は、変換器のモデルの一例を示す図である。本実施形態では、図３に示すモデルを、詳細モデル（解析モデル）ともいう。なお、図３の詳細モデル８０２は、三相のモデルである。
図３に示すように、詳細モデル８０２は、６つのスイッチＳ８０１〜Ｓ８０６、および６つのダイオードＤ８０１〜Ｄ８０６を備える。また、詳細モデル８０２には、キャパシタ８０１が接続される。波形ｇ８００は、第１の出力ＯＵＴ１〜第３の出力ＯＵＴ３から出力される出力信号の波形の例である。
【００２１】
スイッチＳ８０１の一端は、キャパシタ８０１の一端と、ダイオードＤ８０１のカソードと、スイッチＳ８０３の一端と、ダイオードＤ８０３のカソードと、スイッチＳ８０５の一端と、ダイオードＤ８０５のカソードとに接続される。
スイッチＳ８０１の他端は、ダイオードＤ８０１のアノードと、スイッチＳ８０２の一端と、ダイオードＤ８０２のカソードと、第１の出力ＯＵＴ１とに接続される。
【００２２】
スイッチＳ８０３の他端は、ダイオードＤ８０３のアノードと、スイッチＳ８０４の一端と、ダイオードＤ８０４のカソードと、第２の出力ＯＵＴ２とに接続される。
スイッチＳ８０５の他端は、ダイオードＤ８０５のアノードと、スイッチＳ８０６の一端と、ダイオードＤ８０６のカソードと、第３の出力ＯＵＴ３とに接続される。
【００２３】
スイッチＳ８０２の他端は、キャパシタ８０１の他端と、ダイオードＤ８０２のアノードと、スイッチＳ８０４の他端と、ダイオードＤ８０４のアノードと、スイッチＳ８０６の他端と、ダイオードＤ８０６のアノードとに接続される。
【００２４】
詳細モデルについて、図４と図５を用いて、さらに説明する。
図４は、図３の詳細モデル８０２のうち、一相の詳細モデル８１２（解析モデル）を示す図である。図４に示すように、詳細モデル８１２は、２つスイッチＳ８０１〜Ｓ８０２、および２つダイオードＤ８０１〜Ｄ８０２を備える。波形ｇ８０１は、出力ＯＵＴから出力される出力信号の波形の例である。
【００２５】
スイッチＳ８０１は、一端が、キャパシタ８０１の一端と、ダイオードＤ８０１のカソードとに接続され、他端が、ダイオードＤ８０１のアノードと、スイッチＳ８０２の一端と、ダイオードＤ８０２のカソードと、出力ＯＵＴとに接続される。
スイッチＳ８０２の他端は、キャパシタ８０１の他端と、ダイオードＤ８０２のアノードとに接続される。
【００２６】
図５は、図４に示した一相の詳細モデルの動作を説明する図である。図５（Ａ）は、詳細モデル８１２の各部の電圧、電流の定義を示す図である。図５（Ｂ）は、スイッチＳ８０１がオン状態かつスイッチＳ８０２がオフ状態のときの電圧と電流を示す図である。図５（Ｃ）は、スイッチＳ８０１がオフ状態かつスイッチＳ８０２がオン状態のときの電圧と電流を示す図である。
【００２７】
図５（Ａ）に示すように、キャパシタ８０１の両端の電圧をｅと定義し、キャパシタ８０１の一端からダイオードＤ８０１のカソードに向けて流れる電流をｊｕと定義し、キャパシタ８０１の他端からダイオードＤ８０２のアノードに向けて流れる電流をｊｌと定義する。また、出力ＯＵＴから流れる電流をｉと定義し、ダイオードＤ８０２の両端の電圧をｖと定義する。なお、実施形態では、スイッチＳ８０１とダイオードＤ８０１を上アーム、スイッチＳ８０２とダイオードＤ８０２を下アームともいう。
【００２８】
図５（Ｂ）の矢印ｇ８２１に示すように、スイッチＳ８０１がオン状態かつスイッチＳ８０２がオフ状態のとき、出力ＯＵＴから出力される電流ｉは、キャパシタ８０１、スイッチＳ８０１を介して出力される。スイッチＳ８０１がオン状態であるため、ダイオードＤ８０２の両端の電圧ｖはｅ（Ｈレベル）である。
【００２９】
図５（Ｃ）の矢印ｇ８３１に示すように、スイッチＳ８０１がオフ状態かつスイッチＳ８０２がオン状態のとき、出力ＯＵＴから出力される電流ｉは、スイッチＳ８０２を介して出力される。スイッチＳ８０２がオン状態であるため、ダイオードＤ８０２の両端の電圧ｖは０（Ｌレベル）である。図５（Ｂ）と図５（Ｃ）の動作によって、出力ＯＵＴから図４の波形ｇ８０１に示したようなＬレベルとＨレベルを有するパルス信号が出力される。
【００３０】
なお、詳細モデル８１２は、ゲートブロック動作（以下、ＧＢともいう）のとき、ダイオードＤ８０１、Ｄ８０２によって整流器として動作する。同様に、詳細モデル８０２（図３）は、ゲートブロック動作のとき、ダイオードＤ８０１〜Ｄ８０６によって整流器として動作する。
このように、詳細モデル８０２または８１２では、ゲートブロック動作を模擬することができる。変換器１０４（図１）に接続される負荷または負荷との接続に故障とが生じたとき、電圧が上昇または低下する。この場合に、変換器が備えるＩＧＢＴのゲート信号をオフ状態にすることで変換器を停止させる動作を、ゲートブロック動作という。このゲートブロック動作は、系統解析において、機器を保護するための特に重要な動作である。
【００３１】
図３〜図５に示した詳細モデルは、通常運転時の解析、系統攪乱時の解析、ＰＷＭ高調波による動作の解析等に用いることができる。しかしながら、詳細モデルは、解析を行う時間間隔（計算時間刻みともいう）を１［μｓ］等、短くする必要があるので、解析に時間がかかる。
【００３２】
次に、変換器のモデルの他の例を説明する。図６は、変換器のモデルの他の例を示す図である。本実施形態では、図６に示すモデルを、平均値モデル（解析モデル）ともいう。
図６に示すように、平均値モデル９０２は、３つの電流源ＥＣ９０１〜ＥＣ９０３、および３つの電圧源ＥＶ９０１〜ＥＶ９０２を備える。また、平均値モデル９０２には、キャパシタ９０１が接続される。波形ｇ９００は、第１の出力ＯＵＴ１〜第３の出力ＯＵＴ３から出力される出力信号の波形の例である。すなわち、平均値モデル９０２の出力は、波形ｇ９００のように正弦波である。なお、電流源ＥＣ９０１〜ＥＣ９０３は、定電流源である。また、電圧源ＥＶ９０１〜ＥＶ９０３は、交流電圧源である。
【００３３】
電流源ＥＣ９０１の一端は、キャパシタ９０１の一端と、電流源ＥＣ９０２の一端と、電流源ＥＣ９０３の一端とに接続される。電流源ＥＣ９０１の他端は、キャパシタ９０１の他端と、電流源ＥＣ９０２の他端と、電流源ＥＣ９０３の他端と、電圧源ＥＶ９０１の一端と、電圧源ＥＶ９０２の一端と、電圧源ＥＶ９０３の一端とに接続される。
【００３４】
電圧源ＥＶ９０１の他端は、第１の出力ＯＵＴ１に接続される。
電圧源ＥＶ９０２の他端は、第２の出力ＯＵＴ２に接続される。
電圧源ＥＶ９０３の他端は、第３の出力ＯＵＴ３に接続される。
【００３５】
平均値モデルについて、図７を用いて、さらに説明する。
図７は、図６に示した平均値モデルの各部の電圧、電流の定義を示す図である。
図７に示すように、キャパシタ９０１の両端の電圧をｅと定義し、キャパシタ９０１の一端から電流源ＥＣ９０１〜ＥＣ９０３それぞれの一端に向けて流れる電流をｊｕと定義し、キャパシタ９０１の他端から電流源ＥＣ９０１〜ＥＣ９０３それぞれの他端に向けて流れる電流をｊｌと定義する。電流源ＥＣ９０１の一端から他端へ流れる電流をｋａｉａと定義する。電流源ＥＣ９０２の一端から他端へ流れる電流をｋｂｉｂと定義する。電流源ＥＣ９０３の一端から他端へ流れる電流をｋｃｉｃと定義する。また、電圧源ＥＶ９０１の電圧をｋａｅと定義する。電圧源ＥＶ９０２の電圧をｋｂｅと定義する。電圧源ＥＶ９０３の電圧をｋｃｅと定義する。第１の出力ＯＵＴ１から出力される交流電流をｉａと定義し、出力される交流電圧をｖａと定義する。第２の出力ＯＵＴ２から出力される交流電流をｉｂと定義し、出力される交流電圧をｖｂと定義する。第３の出力ＯＵＴ３から出力される交流電流をｉｃと定義し、出力される交流電圧をｖｃと定義する。なお、ｋａ〜ｋｃは０〜１の間の値であり、制御系により決定される各相アームの変調波である。
【００３６】
図７の平均値モデル９０２は、次式（１）の関係で表すことができる。
【００３７】
【数１】
0006760763.tif 000002
【００３８】
図６〜図７に示した平均値モデル９０２は、解析を行う時間間隔を詳細モデルより長い５０［μｓ］等にできるが、系統攪乱時の解析に必要なゲートブロック動作を模擬することができない。
上述したように、詳細モデル８０２または８１２では、ゲートブロック動作を模擬できるが、解析に時間がかかる。一方、平均値モデル９０２では、解析にかかる時間が詳細モデルより短いが、ゲートブロック動作を模擬できない。
【００３９】
次に、変換器の応答動作を、ゲートブロック動作も含めて短時間で解析可能なモデルを説明する。
図８は、本実施形態に係る変換器モデル２０２（解析モデル）の構成を示す図である。なお、図８に示す変換器モデル２０２は、３相の変換器の解析モデルである。なお、本実施形態では、変換器モデル２０２を、整流回路付平均値モデルともいう。
図８に示すように、変換器モデル２０２は、３つの電流源ＥＣ１０１〜ＥＣ１０３、６つのダイオードＤ１０１〜Ｄ１０６、３つのスイッチＳ１０１〜Ｓ１０３、および３つの電圧源ＥＶ１０１〜ＥＶ１０３を備える。また、変換器モデル２０２には、キャパシタ２０１が接続される。電流源ＥＣ１０１〜ＥＣ１０３は、定電流源である。また、電圧源ＥＶ１０１〜ＥＶ１０３は、交流電圧源である。
【００４０】
電流源ＥＣ１０１（第１の電流源）の一端は、キャパシタ２０１（入力端子）の一端と、電流源ＥＣ１０２（第２の電流源）の一端と、電流源ＥＣ１０３（第３の電流源）の一端と、ダイオードＤ１０１（第１の整流素子）のカソードと、ダイオードＤ１０３（第３の整流素子）のカソードと、ダイオードＤ１０５（第５の整流素子）のカソードとに接続される。電流源ＥＣ１０１の他端は、キャパシタ２０１の他端と、電流源ＥＣ１０２の他端と、電流源ＥＣ１０３の他端と、ダイオードＤ１０２（第２の整流素子）のアノードと、ダイオードＤ１０４（第４の整流素子）のアノードと、ダイオードＤ１０６（第６の整流素子）のアノードと、電圧源ＥＶ１０１（第１の電圧源）の一端と、電圧源ＥＶ１０２（第２の電圧源）の一端と、電圧源ＥＶ１０３（第３の電圧源）の一端とに接続される。
【００４１】
ダイオードＤ１０１のアノードは、ダイオードＤ１０２のカソードと、スイッチＳ１０１（第１のスイッチ）の一端と、第１の出力ＯＵＴ１（第１の出力端子）に接続される。
ダイオードＤ１０３のアノードは、ダイオードＤ１０４のカソードと、スイッチＳ１０２（第２のスイッチ）の一端と、第２の出力ＯＵＴ２（第２の出力端子）に接続される。
ダイオードＤ１０５のアノードは、ダイオードＤ１０６のカソードと、スイッチＳ１０３（第３のスイッチ）の一端と、第３の出力ＯＵＴ３（第２の出力端子）に接続される。
【００４２】
スイッチＳ１０１の他端は、電圧源ＥＶ１０１の他端に接続される。
スイッチＳ１０２の他端は、電圧源ＥＶ１０２の他端に接続される。
スイッチＳ１０３の他端は、電圧源ＥＶ１０３の他端に接続される。
【００４３】
次に、通常動作時、すなわちスイッチＳ１０１〜Ｓ１０３がオン状態のとき、流れる電流について説明する。
図９は、本実施形態に係る通常動作時に変換器モデル２０２に流れる電流を示す図である。図９に示すように、変換器モデル２０２では、通常動作の解析を行う場合、変換器解析装置１が、スイッチＳ１０１〜Ｓ１０３をオン状態に設定する（スイッチをオン状態に設定することで整流素子を無効にすることで機器を保護する機能部が動作しない通常動作の解析を行う手順）。
【００４４】
スイッチＳ１０１〜Ｓ１０３がオン状態のため、整流回路（ダイオードＤ１０１〜Ｄ１０６）に電流が流れ込まない。この結果、変換器モデル２０２は、電流源と電圧源で構成される平均値モデルと同等である。
このため、変換器モデル２０２では、図９の矢印ｇ２１１に示すように、第１の出力ＯＵＴ１から、交流電流（波形ｇ２０１）が出力される。
また、スイッチＳ１０２がオン状態のため、第２の出力ＯＵＴ２から、交流電流が出力される。また、スイッチＳ１０３がオン状態のため、第３の出力ＯＵＴ３から、交流電流が出力される。
【００４５】
このように、変換器モデル２０２では、通常動作時に整流回路に電流が流れず、電流源と電圧源から構成されているのと同等であり、平均値モデルと同等の動作である。
【００４６】
次に、ゲートブロック動作時、すなわちスイッチＳ１０１〜Ｓ１０３がオフ状態のとき、流れる電流について説明する。
図１０は、本実施形態に係るゲートブロック動作時に変換器モデル２０２に流れる電流を示す図である。図１０に示すように、変換器モデル２０２では、ゲートブロック動作の解析を行う場合、変換器解析装置１が、スイッチＳ１０１〜Ｓ１０３をオフ状態に設定する（スイッチをオフ状態に設定することで整流素子を有効にすることで機器を保護する機能部が動作するゲートブロック動作を含めた変換器の応答を解析する手順）。
【００４７】
スイッチＳ１０１〜Ｓ１０３がオフ状態のため、電圧源ＥＶ１０１〜ＥＶ１０３に接続されない。この結果、変換器モデル２０２は、電流源ＥＣ１０１〜ＥＣ１０３と整流回路（ダイオードＤ１０１〜Ｄ１０６）で構成される詳細モデルと同等である。
このため、変換器モデル２０２では、図１０の矢印ｇ２２１に示すように、第１の出力ＯＵＴ１から、ダイオードＤ１０１またはＤ１０２を介して電流が流れる。
また、スイッチＳ１０２がオフ状態のため、第２の出力ＯＵＴ２から、ダイオードＤ１０３またはＤ１０４を介して電流が流れる。また、スイッチＳ１０３がオフ状態のため、第３の出力ＯＵＴ３から、ダイオードＤ１０５またはＤ１０６を介して電流が流れる。
【００４８】
このように、変換器モデル２０２では、ゲートブロック動作時、詳細モデルと同様に整流動作を模擬することができる。
【００４９】
なお、図８〜図１０に示した変換器モデルは、三相の変換器の例を示したが、これに限られない。変換器モデルは、一相、二相等の変換器にも適用できる。
図１１は、本実施形態に係る一相の変換器の変換器モデル３０２を示す図である。図１２は、本実施形態に係る二相の変換器の変換器モデル４０２を示す図である。
【００５０】
図１１に示すように、一相の変換器の変換器モデル３０２（解析モデル）は、１つの電流源ＥＣ１１１、２つのダイオードＤ１１１〜Ｄ１１２、１つのスイッチＳ１１１、および１つの電圧源ＥＶ１１１を備える。
電流源ＥＣ１１１（第１の電流源）は、一端が、キャパシタ３０１（入力端子）の一端と、ダイオードＤ１１１（第１の整流素子）のカソードとに接続され、他端が、キャパシタ３０１の他端と、ダイオードＤ１１２（第２の整流素子）のアノードと、電圧源ＥＶ１１１の一端とに接続される。
ダイオードＤ１１１のアノードは、ダイオードＤ１１２のカソードと、スイッチＳ１１１（第１のスイッチ）の一端と、第１の出力ＯＵＴ１（第１の出力端子）とに接続される。
電圧源ＥＶ１１１の他端は、スイッチＳ１１１の他端に接続される。
変換器モデル３０２では、通常動作の解析を行う場合、スイッチＳ１１１をオン状態に設定し、ゲートブロック動作の解析を行う場合、スイッチＳ１１１をオフ状態に設定する。
【００５１】
図１２に示すように、二相の変換器の変換器モデル４０２（解析モデル）は、２つの電流源ＥＣ１２１〜ＥＣ１２２、４つのダイオードＤ１２１〜Ｄ１２４、２つのスイッチＳ１２１〜Ｓ１２２、および２つの電圧源ＥＶ１２１〜ＥＶ１２２を備える。
電流源ＥＣ１２１（第１の電流源）の一端は、キャパシタ４０１（入力端子）の一端と、電流源ＥＣ１２２（第２の電流源）の一端と、ダイオードＤ１２１（第１の整流素子）のカソードと、ダイオードＤ１２３（第３の整流素子）のカソードとに接続される。電流源ＥＣ１２１の他端は、キャパシタ４０１の他端と、電流源ＥＣ１２２の他端と、ダイオードＤ１２２（第２の整流素子）のアノードと、ダイオードＤ１２４（第４の整流素子）のアノードと、電圧源ＥＶ１２１（第１の電圧源）の一端と、電圧源ＥＶ１２２（第２の電圧源）の一端に接続される。
ダイオードＤ１２１のアノードは、ダイオードＤ１２２のカソードと、スイッチＳ１２１（第１のスイッチ）の一端と、第１の出力ＯＵＴ１（第１の出力端子）に接続される。ダイオードＤ１２３のアノードは、ダイオードＤ１２４のカソードと、スイッチＳ１２２（第１のスイッチ）の一端と、第２の出力ＯＵＴ２（第２の出力端子）に接続される。電圧源ＥＶ１２１の他端は、スイッチＳ１２１の他端に接続される。電圧源ＥＶ１２２の他端は、スイッチＳ１２２の他端に接続される。
変換器モデル４０２では、通常動作の解析を行う場合、スイッチＳ１２１〜Ｓ１２２をオン状態に設定し、ゲートブロック動作の解析を行う場合、スイッチＳ１２１〜Ｓ１２２をオフ状態に設定する。
【００５２】
なお、図３〜図５に示した詳細モデル、図６〜図７に示した平均値モデル、図８〜図１２に示した整流回路付平均値モデルそれぞれは、交直変換器の解析にも直交変換器の解析にも適用可能である。
【００５３】
図１３は、詳細モデル、平均値モデル、整流回路付平均値モデルの主な特徴をまとめた結果を示す表である。
図１３に示すように、計算時間の間隔（刻み）を詳細モデルより長くできるので、平均値モデルと整流回路付平均値モデルの計算速度は、詳細モデルより速い。
整流回路付平均値モデルで解析可能な現象は、通常運転時の解析と、系統攪乱時の解析である。詳細モデルで解析可能な現象は、通常運転時の解析と、系統攪乱時の解析と、ＰＷＭ高調波の解析である。平均値モデルで解析可能な現象は、通常運転時の解析である。
さらに、整流回路付平均値モデルと詳細モデルでは、ＧＢ（ゲートブロック動作）時に整流器として動作する。これにより、整流回路付平均値モデルと詳細モデルは、系統攪乱時を模擬することができる。一方、平均値モデルは、整流器を備えていないため、ＧＢ時に整流器として動作できない。これにより、平均値モデルは、系統攪乱時を模擬することができない。
【００５４】
次に、変換器の解析を行う変換器解析装置１の概略構成を説明する。
図１４は、本実施形態に係る変換器解析装置１の概略構成を示す図である。図１４に示すように、変換器解析装置１は、操作部１１、解析部１２、モデル記憶部１３、および出力部１４を備える。
【００５５】
操作部１１は、例えば、機械式スイッチ、タッチパネル、キーボード、マウス等である。操作部１１は、変換器解析装置１の利用者が操作した結果を検出し、検出した結果を解析部１２に出力する。なお、利用者が操作して選択または入力する入力情報は、例えば、解析を行う現象（通常運転時、系統攪乱時等）、解析の開始指示、相数、解析条件等である。
【００５６】
解析部１２は、操作部１１が出力する情報（解析を行う現象（通常運転時、系統攪乱時等）、解析の開始指示、相数、解析条件等）を取得し、取得した情報に基づいて、モデル記憶部１３が記憶するモデルを用いて解析を行う。解析部１２は、解析した解析結果を出力部１４に出力する。解析部１２は、例えば三相の変換器の解析を行う場合、例えば図８に示した変換器モデル２０２において、スイッチＳ１０１〜Ｓ１０３をオフ状態に設定することで、ゲートブロック動作を解析する。
【００５７】
モデル記憶部１３は、例えば一相〜三相の整流回路付平均値モデル（変換器モデル）を記憶する。なお、モデル記憶部１３は、詳細モデル、平均値モデルを記憶するようにしてもよい。
出力部１４は、例えば画像表示装置、印刷装置、送信装置等であり、解析部１２が出力した解析結果を出力する。
【００５８】
次に、３相の整流回路付平均値モデルと、３相の詳細モデルとを用いて、解析を行った結果の例を説明する。なお、解析は、自励式静止形無効電力補償装置（Ｓｔａｔｉｃ  Ｓｙｎｃｈｒｏｎｏｕｓ  Ｃｏｍｐｅｎｓａｔｏｒ；ＳＴＡＴＣＯＭ）に対して行った。
【００５９】
図１５は、解析条件を示す表である。
図１５に示すように、解析する変換器の条件は、系統周波数が５０［Ｈｚ］、容量が１０［ＭＶＡ］、交流電圧が６６［ｋＶ］／５．６［ｋＶ］、直流電圧が１２．５［ｋＶ］、変調周波数が２０．５５［ｋＨｚ］、静電常数が２０［ｍｓ］、連系用変圧器インダクタンスが０．２［ｐｕ（ｐｅｒ  ｕｎｉｔ）］、制御方式が定無効電力制御（ＡＱＲ）である。
【００６０】
図１６は、ＳＴＡＴＣＯＭの概略構成を示す図である。
図１６に示すように、ＳＴＡＴＣＯＭは、ＤＣＡＣ、Ｔ１、ＳＷ１、ＳＷ２、およびＲ１を含んで構成される。
ＤＣＡＣは、直流電圧Ｖｄｃを交流電圧Ｖａｃに変換する交換器である。ＤＣＡＣからの出力電流である交換器電流をＩｉｎｖとする。また、解析では、整流回路付平均値モデル、または詳細モデルをＤＣＡＣに適用した。Ｔ１は、三相変換器である。ＳＷ１およびＳＷ２は、スイッチである。Ｒ１は、充電用の抵抗器である。
また、ＳＴＡＴＣＯＭには、図１７に示す交流系が接続される。
【００６１】
図１７は、ＳＴＡＴＣＯＭに接続される交流系の概略構成を示す図である。
図１７に示すように、交流系は、Ｓ１〜Ｓ４、Ｍ１〜Ｍ４、およびＥＣ１を含んで構成される。
Ｓ１〜Ｓ４それぞれは、開閉器である。Ｍ１〜Ｍ４それぞれは、断路器である。ＥＣ１は、理想電源である。
【００６２】
次に、各シミュレーションに使用したシーケンスを説明する。
図１８は、各シミュレーションに使用したシーケンスを示す図である。
図１８（Ａ）は、起動シミュレーションのシーケンスを示す図である。ここで、起動シミュレーションとは、図１７に示したＳＴＡＴＣＯＭにおいて、ＳＷ１をオフ状態からオン状態に切り替えることで充電用の抵抗器Ｒ１を投入して初めての充電を開始して、その後にＳＷ２が短絡することでゲートブロック動作が起きる状態のシミュレーションである。
【００６３】
図１８（Ｂ）は、電圧低下シミュレーションのシーケンスを示す図である。ここで、電圧低下シミュレーションとは、交流系統に事故による電圧低下が発生し、変換器が有する不足電圧リレーまたは過電流リレーが動作してゲートブロック動作が起きる状態のシミュレーションである。なお、不足電圧リレーは、電圧不足を検出して動作する。また、過電流リレーは、過電流を検出して動作する。また、シミュレーションでは、０．１［ｓ］のときに交流系統に事故が発生し、その後、系統電圧が０．６［ｐｕ］以下になると不足電圧リレーまたは過電流リレーが動作してゲートブロック動作が起き、０．２［ｓ］のときに事故を除去（解決）し電圧が回復した後に再起動するものとして解析を行った。
【００６４】
図１８（Ｃ）は、電圧上昇シミュレーションのシーケンスを示す図である。ここで、電圧上昇シミュレーションとは、一回線が開放状態となり交流電圧Ｖａｃが上昇する状態のシミュレーションである。シミュレーションでは、０．０５［ｓ］のときに開放状態となり、開放状態になることによって発生する交流電圧Ｖａｃの上昇を、ＳＴＡＴＣＯＭが接続されている母線に１５［ＭＶＡ］のキャパシタを接続することでシミュレーションしている。
【００６５】
まず、通常動作時の解析結果を説明する。
図１９は、通常動作時における詳細モデルと整流回路付平均値モデルの解析結果にフィルタリングを施す前の波形を示す図である。図２０は、通常動作時における詳細モデルと整流回路付平均値モデルの解析結果にフィルタリングを施した後の波形を示す図である。図１９および図２０において、横軸は時刻であり、縦軸は各信号の大きさである。図１９および図２０の解析結果において、時刻０〜０．０５［ｓ］の間、整流回路付平均値モデル（図８）のスイッチＳ１０１〜Ｓ１０３をオン状態に設定している。
【００６６】
なお、図１９において、詳細モデルの解析結果の波形は、ＰＷＭに由来する矩形波を含んでいる。図２０において、詳細モデルの解析結果の波形は、ＰＷＭに由来する矩形波をフィルタで除去した後の波形である。
【００６７】
図１９の符号ｇ５０１に示す領域および図２０の符号ｇ５１１に示す領域の波形は、三相の出力電流Ｉｉｎｖの波形である。
図１９の波形ｉａ１と波形ｉｂ１と波形ｉｃ１と、図２０の波形ｉａ１１と波形ｉｂ１１と波形ｉｃ１１それぞれは、詳細モデルで解析を行った各相の出力電流Ｉｉｎｖの波形である。
図１９の波形ｉａ２と波形ｉｂ２と波形ｉｃ２それぞれと、図２０の波形ｉａ１２と波形ｉｂ１２と波形ｉｃ１２それぞれは、整流回路付平均値モデルで解析を行った各相の出力電流Ｉｉｎｖの波形である。
【００６８】
図１９の符号ｇ５０２に示す領域および図２０の符号ｇ５１２に示す領域の波形は、三相の出力電圧（交流）Ｖａｃの波形である。
図１９の波形ｖａａ１と波形ｖａｂ１と波形ｖａｃ１と、図２０の波形ｖａａ１１と波形ｖａｂ１１と波形ｖａｃ１１それぞれは、詳細モデルで解析を行った各相の出力電圧Ｖａｃの波形である。
図１９の波形ｖａａ２と波形ｖａｂ２と波形ｖａｃ２それぞれと、図２０の波形ｖａａ１２と波形ｖａｂ１２と波形ｖａｃ１２それぞれは、整流回路付平均値モデルで解析を行った各相の出力電圧Ｖａｃの波形である。
【００６９】
図１９の符号ｇ５０３に示す領域および図２０の符号ｇ５１３に示す領域の波形は、出力電圧（直流）Ｖｄｃの波形である。出力される直流電圧は、約１３０００［Ｖ］である。
図１９の波形ｖｄ１と、図２０の波形ｖｄ１１それぞれは、詳細モデルで解析を行った出力電圧Ｖｄｃの波形である。
図１９の波形ｖｄ２と、図２０の波形ｖｄ１２それぞれは、整流回路付平均値モデルで解析を行った出力電圧Ｖｄｃの波形である。
【００７０】
通常動作時の解析結果において、図１９および図２０に示したように、詳細モデルを用いた解析結果と、整流回路付平均値モデルを用いた解析結果は、一致している。
【００７１】
次に、起動シミュレーションの解析結果を説明する。
図２１は、起動シミュレーション（図１９（Ａ））における詳細モデルと整流回路付平均値モデルの解析結果にフィルタリングを施した後の波形を示す図である。図２１において、横軸は時刻であり、縦軸は各信号の大きさである。図２１の解析結果において、時刻０．０５［ｓ］のとき、充電用抵抗Ｒ１の投入による初充電が開始される。時刻０．０５〜０．２５［ｓ］の間がゲートブロック時であり、時刻０．２５のときに図１６に示したＳＷ２が短絡状態になり、ゲートブロック動作が解除され、通常運転に移行した状態である。
【００７２】
図２１の符号ｇ５２１に示す領域の波形は、三相の出力電流Ｉｉｎｖの波形である。
波形ｉａ２１と波形ｉｂ２１と波形ｉｃ２１それぞれは、詳細モデルで解析を行った各相の出力電流Ｉｉｎｖの波形である。
波形ｉａ２２と波形ｉｂ２２と波形ｉｃ２２それぞれは、整流回路付平均値モデルで解析を行った各相の出力電流の波形である。
【００７３】
図２１の符号ｇ５２２に示す領域の波形は、三相の出力電圧（交流）の波形である。
波形ｖａａ２１と波形ｖａｂ２１と波形ｖａｃ２１それぞれは、詳細モデルで解析を行った各相の出力電圧Ｖａｃの波形である。
波形ｖａａ２２と波形ｖａｂ２２と波形ｖａｃ２２それぞれは、整流回路付平均値モデルで解析を行った各相の出力電圧Ｖａｃの波形である。
【００７４】
図２１の符号ｇ５２３に示す領域の波形は、出力電圧（直流）Ｖｄｃの波形である。
波形ｖｄ２１は、詳細モデルで解析を行った出力電圧Ｖｄｃの波形である。
波形ｖｄ２２は、整流回路付平均値モデルで解析を行った出力電圧Ｖｄｃの波形である。
【００７５】
波形ｖｄ２１およびｖｄ２２に示すように、０．０５［ｓ］のとき、初充電が開始され、出力電圧Ｖｄｃが０［Ｖ］から上昇していく。そして、０．２５［ｓ］のときにＳＷ２が短絡してゲートブロック動作が開始され、波形ｖｄ２１およびｖｄ２２に示すように、出力電圧Ｖｄｃが約７０００［Ｖ］から約１３０００［Ｖ］に上昇する。
起動シミュレーションの解析結果において、図２１に示した各波形も詳細モデルを用いた解析結果と、整流回路付平均値モデルを用いた解析結果は、一致している。
【００７６】
次に、電圧低下シミュレーションの解析結果を説明する。
図２２は、電圧低下シミュレーション（図１８（Ｂ））における詳細モデルと整流回路付平均値モデルの解析結果にフィルタリングを施した後の波形を示す図である。図２２において、横軸は時刻であり、縦軸は各信号の大きさである。図２２の解析結果において、時刻０．１［ｓ］のとき、交流系統において至近端（図１７）で事故が発生し、時刻０．２のとき遮断器（開閉器）の解放によって事故の影響を除去した状態である。
【００７７】
図２２の符号ｇ５３１に示す領域の波形は、三相の出力電流Ｉｉｎｖの波形である。
波形ｉａ３１と波形ｉｂ３１と波形ｉｃ３１それぞれは、詳細モデルで解析を行った各相の出力電流Ｉｉｎｖの波形である。
波形ｉａ３２と波形ｉｂ３２と波形ｉｃ３２それぞれは、整流回路付平均値モデルで解析を行った各相の出力電流Ｉｉｎｖの波形である。
【００７８】
図２２の符号ｇ５３２に示す領域の波形は、三相の出力電圧（交流）Ｖａｃの波形である。
波形ｖａａ３１と波形ｖａｂ３１と波形ｖａｃ３１それぞれは、詳細モデルで解析を行った各相の出力電圧Ｖａｃの波形である。
波形ｖａａ３２と波形ｖａｂ３２と波形ｖａｃ３２それぞれは、整流回路付平均値モデルで解析を行った各相の出力電圧Ｖａｃの波形である。
【００７９】
図２２の符号ｇ５３３に示す領域の波形は、出力電圧（直流）Ｖｄｃの波形である。
波形ｖｄ３１は、詳細モデルで解析を行った出力電圧Ｖｄｃの波形である。
波形ｖｄ３２は、整流回路付平均値モデルで解析を行った出力電圧Ｖｄｃの波形である。
【００８０】
０．１［ｓ］のとき、交流系統に事故が発生する。これにより、符号ｇ５３１および符号ｇ５３２に示した各波形のように、出力電圧Ｖａｃがほぼ０になる。系統電圧が０．６［ｐｕ］以下になり不足電圧リレーまたは過電流リレーが動作してゲートブロック動作が起きる。そして、０．２［ｓ］のときに事故が除去（解決）され電圧が回復した後に再起動される。これにより、符号ｇ５３１に示した各波形のように、電流出力Ｉｉｎｖが徐々に回復していく。
電圧低下シミュレーションの解析結果において、図２２に示した各波形も詳細モデルを用いた解析結果と、整流回路付平均値モデルを用いた解析結果は、一致している。
【００８１】
次に、電圧上昇シミュレーションの解析結果を説明する。
図２３は、電圧上昇シミュレーション（図１８（Ｃ））における詳細モデルと整流回路付平均値モデルの解析結果にフィルタリングを施した後の波形を示す図である。図２３において、横軸は時刻であり、縦軸は各信号の大きさである。図２３の解析結果において、時刻０．０５［ｓ］のとき、交流系統の一回線に対して、解放指示を行った状態である。
【００８２】
図２３の符号ｇ５４１に示す領域の波形は、三相の出力電流Ｉｉｎｖの波形である。
波形ｉａ４１と波形ｉｂ４１と波形ｉｃ４１それぞれは、詳細モデルで解析を行った各相の出力電流Ｉｉｎｖの波形である。
波形ｉａ４２と波形ｉｂ４２と波形ｉｃ４２それぞれは、整流回路付平均値モデルで解析を行った各相の出力電流Ｉｉｎｖの波形である。
【００８３】
図２３の符号ｇ５４２に示す領域の波形は、三相の出力電圧（交流）Ｖａｃの波形である。
波形ｖａａ４１と波形ｖａｂ４１と波形ｖａｃ４１それぞれは、詳細モデルで解析を行った各相の出力電圧Ｖａｃの波形である。
波形ｖａａ４２と波形ｖａｂ４２と波形ｖａｃ４２それぞれは、整流回路付平均値モデルで解析を行った各相の出力電圧Ｖａｃの波形である。
【００８４】
図２３の符号ｇ５４３に示す領域の波形は、出力電圧（直流）Ｖｄｃの波形である。
波形ｖｄ４１は、詳細モデルで解析を行った出力電圧Ｖｄｃの波形である。
波形ｖｄ４２は、整流回路付平均値モデルで解析を行った出力電圧Ｖｄｃの波形である。
【００８５】
０．０５［ｓ］のときに開放状態となり、その後、波形Ｖｄ４１およびＶｄ４２に示すように、開放状態になることによって交流電圧Ｖａｃが上昇し始めている。なお、１．３［ｐｕ］のとき交流の過電圧リレーが動作するものとしたため、波形Ｖｄ４１およびＶｄ４２に示すように、電圧上昇が発生したとき（時刻０．０７４６［ｓ］）にゲートブロック動作が発生している。
電圧上昇シミュレーションの解析結果において、図２３に示した各波形も詳細モデルを用いた解析結果と、整流回路付平均値モデルを用いた解析結果は、一致している。
なお、詳細モデルの計算時間間隔を１［μｓ］、整流回路付平均値モデルの計算時間間隔を５０［μｓ］で電圧上昇シミュレーションの解析を行った結果、詳細モデルの計算時間が１０９秒、整流回路付平均値モデルを用いた計算時間が３秒であった。このように、、整流回路付平均値モデルを用いて解析を行った場合は、詳細モデルの計算時間の約１／３６であった。
【００８６】
なお、前述したように、詳細モデルと整流回路付平均値モデルは、系統攪乱時のゲートブロック動作を模擬することができる。また、整流回路付平均値モデルを用いた解析では、前述したように、計算時間の間隔（刻み）を詳細モデルより長くできるので、整流回路付平均値モデルの計算速度は、詳細モデルより速い。そして、図１９〜図２３に示したように、詳細モデルを用いた解析結果と、整流回路付平均値モデルを用いた解析結果は、一致している。従って、整流回路付平均値モデルを用いて解析を行うことで、ゲートブロック動作も含めてより短時間で解析することができる。
【００８７】
以上のように、本実施形態の変換器解析装置１は、電流源（ＥＣ１０１〜ＥＣ１０３、ＥＣ１１１，ＥＣ１２１〜ＥＣ１２２）と、電圧源（ＥＶ１０１〜ＥＶ１０３、ＥＶ１１１，ＥＶ１２１〜ＥＶ１２２）と、整流素子（ダイオードＤ１０１〜Ｄ１０６、Ｄ１１１〜Ｄ１１４、Ｄ１２１〜Ｄ１２４）と、スイッチ（スイッチＳ１０１〜Ｓ１０３、Ｓ１１１、Ｓ１２１〜Ｓ１２２）とから構成される解析モデル（変換器モデル２０２、３０２、４０２）を用いて、スイッチをオン状態に設定することで整流素子を無効にして機器を保護する機能部が動作しない通常動作の解析を行い、スイッチをオフ状態に設定することで整流素子を有効にして機器を保護する機能部が動作するゲートブロック動作を含めた変換器の応答を解析する解析部１２、を備える。
【００８８】
この構成によって、本実施形態では、通常動作時の解析とゲートブロック動作を解析できる。また、本実施形態によれば、ゲートブロック動作も含めてより短時間で解析することができる。
なお、本実施形態の整流回路付平均値モデルは、図１に示した風力発電装置に限られず、他の装置が有する変換器の解析に用いることも可能である。
【００８９】
なお、本発明における変換器解析装置１の機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することにより解析を行ってもよい。なお、ここでいう「コンピュータシステム」とは、ＯＳや周辺機器等のハードウェアを含むものとする。また、「コンピュータシステム」は、ホームページ提供環境（あるいは表示環境）を備えたＷＷＷシステムも含むものとする。また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ＲＯＭ、ＣＤ−ＲＯＭ等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。さらに「コンピュータ読み取り可能な記録媒体」とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムが送信された場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリ（ＲＡＭ）のように、一定時間プログラムを保持しているものも含むものとする。
【００９０】
また、上記プログラムは、このプログラムを記憶装置等に格納したコンピュータシステムから、伝送媒体を介して、あるいは、伝送媒体中の伝送波により他のコンピュータシステムに伝送されてもよい。ここで、プログラムを伝送する「伝送媒体」は、インターネット等のネットワーク（通信網）や電話回線等の通信回線（通信線）のように情報を伝送する機能を有する媒体のことをいう。また、上記プログラムは、前述した機能の一部を実現するためのものであってもよい。さらに、前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるもの、いわゆる差分ファイル（差分プログラム）であってもよい。
【符号の説明】
【００９１】
１…変換器解析装置、１１…操作部、１２…解析部、１３…モデル記憶部、１４…出力部、２０１、３０１、４０１…キャパシタ、２０２、３０２、４０２…変換器モデル（解析モデル）、ＥＣ１０１〜ＥＣ１０３、ＥＣ１１１，ＥＣ１２１〜ＥＣ１２２…電流源、ＥＣ１０１，ＥＣ１２１…第１の電流源、ＥＣ１０２，ＥＣ１２２…第２の電流源、ＥＣ１０３…第３の電流源、ＥＣ１０４…第４の電流源、Ｄ１０１〜Ｄ１０６，Ｄ１１１〜Ｄ１１４，Ｄ１２１〜Ｄ１２４…ダイオード（整流素子）、Ｄ１０１，Ｄ１１１，Ｄ１２１…第１の整流素子、Ｄ１０２，Ｄ１１２，Ｄ１２２…第２の整流素子、Ｄ１０３，Ｄ１１３，Ｄ１２３…第３の整流素子、Ｄ１０４，Ｄ１１４，Ｄ１２４…第４の整流素子、Ｄ１０５…第５の整流素子、Ｄ１０６…第６の整流素子、Ｓ１０１〜Ｓ１０３，Ｓ１１１，Ｓ１２１〜Ｓ１２２…スイッチ、Ｓ１０１，Ｓ１２１…第１のスイッチ、Ｓ１０２，Ｓ１２２…第２のスイッチ、Ｓ１０３…第３のスイッチ、ＥＶ１０１〜ＥＶ１０３，ＥＶ１１１，ＥＶ１２１〜ＥＶ１２２…電圧源、ＥＶ１０１，ＥＶ１２１…第１の電圧源、ＥＶ１０２，ＥＶ１２２…第２の電圧源、ＥＶ１０３…第３の電圧源、ＯＵＴ，ＯＵＴ１〜ＯＵＴ３…出力端子、ＯＵＴ１…第１の出力端子、ＯＵＴ２…第２の出力端子、ＯＵＴ３…第３の出力端子、８０２，８１２…詳細モデル（解析モデル）、９０２…平均値モデル（解析モデル）
【図１】
0006760763.tif 000003
【図２】
0006760763.tif 000004
【図３】
0006760763.tif 000005
【図４】
0006760763.tif 000006
【図５】
0006760763.tif 000007
【図６】
0006760763.tif 000008
【図７】
0006760763.tif 000009
【図８】
0006760763.tif 000010
【図９】
0006760763.tif 000011
【図１０】
0006760763.tif 000012
【図１１】
0006760763.tif 000013
【図１２】
0006760763.tif 000014
【図１３】
0006760763.tif 000015
【図１４】
0006760763.tif 000016
【図１５】
0006760763.tif 000017
【図１６】
0006760763.tif 000018
【図１７】
0006760763.tif 000019
【図１８】
0006760763.tif 000020
【図１９】
0006760763.tif 000021
【図２０】
0006760763.tif 000022
【図２１】
0006760763.tif 000023
【図２２】
0006760763.tif 000024
【図２３】
0006760763.tif 000025