(57)【特許請求の範囲】
【請求項１】
それぞれ異なる基準電位に接続されている複数の半導体スイッチング素子（ＳＷ，ＳＷｐ１〜ＳＷｐ３，ＳＷｎ１〜ＳＷｎ３）を備える電力変換装置（ＩＮＶ）に適用され、その複数の半導体スイッチング素子の開閉状態を制御する制御装置（４０）を備える電力変換装置の制御システムであって、
前記半導体スイッチング素子に対応して前記基準電位にそれぞれ接続され、その対応する前記半導体スイッチング素子をそれぞれ駆動する複数の駆動回路（Ｄａ，Ｄｂ，Ｄｐ１〜Ｄｐ３，Ｄｎ１〜Ｄｎ３）を備え、
前記制御装置と、前記複数の駆動回路とは、それぞれ絶縁されるとともに、前記制御装置と、前記複数の駆動回路とは、それぞれ第１絶縁素子（Ｍａ，Ｍｂ，Ｍｐ１〜Ｍｐ３，Ｍｎ１〜Ｍｎ３）を介して接続されており、
前記複数の駆動回路は、第２絶縁素子（Ｍｃ，Ｍｄ，Ｍｐ１〜Ｍｐ３，Ｍｎ１〜Ｍｎ３）を介して、所定の同期信号によって同期されるとともに、前記複数の駆動回路それぞれに対応する前記半導体スイッチング素子をそれぞれ駆動し、
前記複数の駆動回路として、前記同期信号に同期して、対応する前記半導体スイッチング素子の温度情報を表す信号を前記制御装置に送信する第１送信部（２１）、及び、前記同期信号に同期して、対応する前記半導体スイッチング素子の異常情報を表す信号を前記制御装置に送信する第２送信部（２２）を備える一の第１駆動回路（Ｄａ）と、前記第２送信部を備える第２駆動回路（Ｄｂ）と、を備え、
前記第１駆動回路の前記第１送信部、前記第１駆動回路の前記第２送信部、及び、前記第２駆動回路の前記第２送信部の出力信号は、論理和がとられた上で、前記制御装置に同一の経路を介して出力され、
前記第２送信部は、前記同期信号に応じ、前記温度情報を表す信号が出力されない期間において、前記異常情報を表す信号の出力を開始するものであって、
前記制御装置は、前記温度情報を表す信号が出力されない期間において、前記第１駆動回路及び前記第２駆動回路から入力される信号に基づいて、前記半導体スイッチング素子に異常が生じているか否かを判断する電力変換装置の制御システム。
【請求項２】
前記第２送信部は、前記第１送信部から前記制御装置に送信される前記温度情報を表す信号が出力されない期間において、前記異常情報を表す信号を前記制御装置に送信する請求項１に記載の電力変換装置の制御システム。
【請求項３】
前記第１駆動回路の前記第１送信部の出力信号と、前記第１駆動回路の前記第２送信部の出力信号とは、前記第１絶縁素子よりも前記第１駆動回路側で論理和がとられた上で、前記第１絶縁素子に出力されている請求項１に記載の電力変換装置の制御システム。
【請求項４】
前記第１絶縁素子は、オープンコレクタ出力、又は、オープンドレイン出力であって、
前記第１駆動回路の出力信号と、前記第２駆動回路の出力信号とは、前記第１絶縁素子よりも前記制御装置側で、ワイヤードオアがとられることで論理和がとられた上で、前記制御装置に出力されている請求項１乃至３のいずれか１項に記載の電力変換装置の制御システム。
【請求項５】
前記第１送信部は、前記半導体スイッチング素子の温度情報を、所定周期において出力信号がハイ又はローとなる時比率によって前記制御装置に送信する請求項１乃至４のいずれか１項に記載の電力変換装置の制御システム。
【請求項６】
前記制御装置と、前記複数の駆動回路とは、前記同期信号に同期して通信を行う請求項１乃至５のいずれか１項に記載の電力変換装置の制御システム。
【請求項７】
前記同期信号として、前記半導体スイッチング素子のスイッチング速度を表すパルス状の速度信号を用いる請求項１乃至６のいずれか１項に記載の電力変換装置の制御システム。
【請求項８】
前記制御装置は、前記第２絶縁素子を介して前記複数の駆動回路に対し、前記同期信号をそれぞれ送信する請求項１乃至７のいずれか１項に記載の電力変換装置の制御システム。
【請求項９】
前記複数の駆動回路は、クロック回路を備え、
前記複数の駆動回路のうち一つの駆動回路は、そのクロック回路が内部発信状態とされ、その一つの駆動回路とは異なる前記駆動回路は、そのクロック回路がクロック入力状態とされることにより、前記複数の駆動回路のうち一つの駆動回路は、前記第２絶縁素子を介してその一つの駆動回路とは異なる前記駆動回路に対し、前記同期信号を送信する請求項１乃至７のいずれか１項に記載の電力変換装置の制御システム。
【発明の詳細な説明】
【技術分野】
【０００１】
複数の半導体スイッチング素子を備える電力変換装置に適用され、その複数の半導体スイッチング素子の開閉状態を制御する制御装置を備える電力変換装置の制御システムに関するものである。
【背景技術】
【０００２】
車載電動機を駆動するインバータ装置は高圧システムを構成し、インバータ装置を制御する制御装置は、高圧システムと絶縁された低圧システムを構成する。インバータ装置を構成する半導体スイッチング素子の温度情報や半導体スイッチング素子の異常を通知する異常情報を表す信号を、インバータ装置から制御装置に伝達する場合、高圧システムから低圧システムに信号を伝達することになる。高圧システムと低圧システムとは絶縁されているため、インバータ装置から制御装置への信号伝達は、絶縁素子を介して行うことになる。
【０００３】
特許文献１には、用いる絶縁素子の数の低減を目的として、共通の絶縁素子を介して、温度情報を表す信号、及び、異常情報を表す信号を伝達する構成が記載されている。さらに、特許文献１の構成では、パルス信号の時比率によって、半導体スイッチング素子の温度情報を表す。また、温度情報を表す信号より短いパルス信号によって、温度情報より緊急度の高い半導体スイッチング素子の異常情報を表す。そして、温度情報を表す信号と異常情報を表す信号とを重畳し、その重畳信号にローパスフィルタを適用した信号と、重畳信号にディレイ回路を適用した信号とを比較することで、異常情報を表す信号を復元している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−１３６１１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１では、半導体スイッチング素子における異常の発生と異常の終了を短いパルス信号で伝える構成としている。しかし、特許文献１は、複数の半導体スイッチング素子を備える構成において、どのように絶縁素子の数を低減しつつ、温度情報を表す信号と異常情報を表す信号とを伝達するかについて何ら開示してない。
【０００６】
本発明は、上記課題に鑑みてなされたものであり、複数の半導体スイッチング素子を備える電力変換装置において、絶縁素子の数を低減しつつ、温度情報を表す信号と異常情報を表す信号とを伝達可能な制御システムを実現することを主たる目的とする。
【課題を解決するための手段】
【０００７】
本構成は、それぞれ異なる基準電位に接続されている複数の半導体スイッチング素子（ＳＷ，ＳＷｐ１〜ＳＷｐ３，ＳＷｎ１〜ＳＷｎ３）を備える電力変換装置（ＩＮＶ）に適用され、その複数の半導体スイッチング素子の開閉状態を制御する制御装置（４０）を備える電力変換装置の制御システムであって、前記半導体スイッチング素子に対応して前記基準電位にそれぞれ接続され、その対応する前記半導体スイッチング素子をそれぞれ駆動する複数の駆動回路（Ｄａ，Ｄｂ，Ｄｐ１〜Ｄｐ３，Ｄｎ１〜Ｄｎ３）を備え、前記制御装置と、前記複数の駆動回路とは、それぞれ絶縁されるとともに、前記制御装置と、前記複数の駆動回路とは、それぞれ第１絶縁素子（Ｍａ，Ｍｂ，Ｍｐ１〜Ｍｐ３，Ｍｎ１〜Ｍｎ３）を介して接続されており、前記複数の駆動回路は、第２絶縁素子（Ｍｃ，Ｍｄ，Ｍｐ１〜Ｍｐ３，Ｍｎ１〜Ｍｎ３）を介して、所定の同期信号によって同期されるとともに、前記複数の駆動回路それぞれに対応する前記半導体スイッチング素子をそれぞれ駆動し、前記複数の駆動回路として、前記同期信号に同期して、対応する前記半導体スイッチング素子の温度情報を表す信号を前記制御装置に送信する第１送信部（２１）、及び、前記同期信号に同期して、対応する前記半導体スイッチング素子の異常情報を表す信号を前記制御装置に送信する第２送信部（２２）を備える一の第１駆動回路（Ｄａ）と、前記第２送信部を備える第２駆動回路（Ｄｂ）と、を備え、前記第１駆動回路の前記第１送信部、前記第１駆動回路の前記第２送信部、及び、前記第２駆動回路の前記第２送信部の出力信号は、論理和がとられた上で、前記制御装置に同一の経路を介して出力され、前記第２送信部は、前記同期信号に応じ、前記温度情報を表す信号が出力されない期間において、前記異常情報を表す信号の出力を開始するものであって、前記制御装置は、前記温度情報を表す信号が出力されない期間において、前記第１駆動回路及び前記第２駆動回路から入力される信号に基づいて、前記半導体スイッチング素子に異常が生じているか否かを判断する。
【０００８】
電力変換装置に用いる複数の半導体スイッチング素子において、各半導体スイッチング素子の温度は、ほぼ同一であるとみなすことができる。また、例えば、電力変換装置に用いる複数の半導体スイッチング素子のうち、最も温度が高くなるものの検出値を取得し、その検出値が所定値以下になるような制御を行えば、全ての半導体スイッチング素子の温度について、過上昇を抑制できる。
【０００９】
そこで、制御装置は、第１駆動回路と同一の基準電位に接続された半導体スイッチング素子の温度のみを取得する構成としている。さらに、上記構成では、第１駆動回路に対応する半導体スイッチング素子の温度情報を表す信号と、第１駆動回路、及び、第２駆動回路に対応する半導体スイッチング素子の異常情報を表す信号とが論理和をとられた上で、同一の経路を介して出力される。複数の信号を同一の経路で出力する構成とすることで、回路構成を簡易化できる。
【００１０】
さらに、上記構成では、温度情報を表す信号と、異常情報を表す信号とを、速度情報と同期して出力するとともに、温度情報を表す信号が出力されない期間において、異常情報を表す信号の出力を開始する構成とした。これにより、制御装置は、駆動回路から送信されてきた信号が、温度情報を表す情報なのか、異常情報を表す情報なのかを判断することが可能になる。即ち、絶縁素子の数を低減しつつ、温度情報を表す信号と異常情報を表す信号とを伝達可能な制御システムを実現できる。
【図面の簡単な説明】
【００１１】
【図１】インバータ装置の電気的構成を表す図。
【図２】インバータ装置が実装される回路基板を表す概略図。
【図３】パワーカード（半導体スイッチング素子）の構成を表す概略図。
【図４】第１実施形態の駆動回路と制御装置との接続を表す電気的構成図。
【図５】第１実施形態の速度信号、温度情報信号、異常情報信号、及び、制御装置への入力信号を表すタイミングチャート。
【図６】スイッチの正常及び異常に応じた各信号の状態を表す真理値表。
【図７】第２実施形態の速度信号、温度情報信号、異常情報信号、及び、制御装置への入力信号を表すタイミングチャート。
【図８】第３実施形態の駆動回路と制御装置との接続を表す電気的構成図。
【発明を実施するための形態】
【００１２】
（第１実施形態）
以下、電力変換装置をハイブリッド車に適用した実施形態について、図面を参照しつつ説明する。
【００１３】
図１に、本実施形態にかかる電力変換装置の電気的構成を示す。モータジェネレータ１０は、駆動輪や内燃機関に機械的に連結されている。モータジェネレータ１０は、インバータ装置ＩＮＶに接続されている。インバータ装置ＩＮＶ（電力変換回路）は、直流電源１２の出力電圧を入力電圧とし、直流電力を交流電力に変換するものである。ここで、直流電源１２は、端子電圧がたとえば１００Ｖ以上の高電圧となる高電圧バッテリである。なお、直流電源は、昇降圧コンバータなどであってもよい。
【００１４】
インバータ装置ＩＮＶは、高電圧側のスイッチング素子ＳＷｐ１〜ＳＷｐ３（上アームスイッチ）及び低電圧側のスイッチング素子ＳＷｎ１〜ＳＷｎ３（下アームスイッチ）の直列接続体が３つ並列接続されて構成されている。そして、これら各スイッチング素子ＳＷｐ１〜ＳＷｐ３、及び、スイッチング素子ＳＷｎ１〜ＳＷｎ３の接続点が、モータジェネレータ１０の各相にそれぞれ接続されている。
【００１５】
また、上記高電圧側のスイッチング素子ＳＷｐ１〜ＳＷｐ３及び低電圧側のスイッチング素子ＳＷｎ１〜ＳＷｎ３のそれぞれの入出力端子間（コレクタ及びエミッタ間）には、高電圧側のフリーホイールダイオードＦＤｐ１〜３及び低電圧側のフリーホイールダイオードＦＤｎ１〜３のカソード及びアノードが接続されている。
【００１６】
コンデンサＣＡは、上アームスイッチＳＷｐ１〜ＳＷｐ３のコレクタ（高電圧側端子）と、下アームスイッチＳＷｎ１〜ＳＷｎ３のエミッタ（低電圧側端子）とに接続され、その両端子間の電圧を平滑化する平滑コンデンサである。
【００１７】
なお、上記インバータ装置ＩＮＶを構成する半導体スイッチＳＷ（ＳＷｐ１〜ＳＷｐ３，ＳＷｎ１〜ＳＷｎ３）は、いずれもパワー半導体であり、より具体的には、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）である。
【００１８】
制御装置４０は、マイクロコンピュータであって、インバータ装置ＩＮＶを操作することで、モータジェネレータ１０の制御量を制御するためのデジタル処理手段である。詳しくは、制御装置４０は、後述する絶縁手段としての磁気カプラＭｐ１〜Ｍｐ３，Ｍｎ１〜Ｍｎ３を備えるインターフェース４２を介して、インバータ装置ＩＮＶの各スイッチＳＷに操作信号を出力することで、インバータ装置ＩＮＶを操作する。
【００１９】
より具体的には、制御装置４０はインターフェース４２を介して各スイッチＳＷの制御端子（ゲート）に対して駆動信号を入力する駆動回路Ｄｐ１〜Ｄｐ３，Ｄｎ１〜Ｄｎ３に操作信号を出力する。ここで、インターフェース４２に絶縁手段を備えるのは、インバータ装置ＩＮＶや直流電源１２を備える高電圧システムと、制御装置４０を備える低電圧システムとを絶縁するためである。
【００２０】
スイッチＳＷｐ１〜ＳＷｐ３，ＳＷｎ１〜ＳＷｎ３のエミッタはそれぞれ絶縁されており、それぞれ異なる基準電位に接続されている。また、駆動回路Ｄｐ１〜Ｄｐ３，Ｄｎ１〜Ｄｎ３は、駆動対象のスイッチＳＷｐ１〜ＳＷｐ３，ＳＷｎ１〜ＳＷｎ３のエミッタに接続されている。駆動回路Ｄｐ１〜Ｄｐ３，Ｄｎ１〜Ｄｎ３は、駆動対象のスイッチＳＷｐ１〜ＳＷｐ３，ＳＷｎ１〜ＳＷｎ３のエミッタの電位を基準電位として、駆動対象のスイッチＳＷｐ１〜ＳＷｐ３，ＳＷｎ１〜ＳＷｎ３のゲートに電圧を印加する。
【００２１】
図２に、本実施形態にかかるインバータ装置ＩＮＶが実装される回路基板５０を示す。図示される回路基板５０は、インバータ装置ＩＮＶに接続される高電圧回路領域ＨＶと、低電圧回路領域ＬＶとの双方を有する。ここで、基本的には、図中、右側（上アームスイッチＳＷｐ３に対し、上アームスイッチＳＷｐ２が設けられている方向と逆の方向）の領域が低電圧回路領域ＬＶであり、中央及び左側（上アームスイッチＳＷｐ３に対し、上アームスイッチＳＷｐ２が設けられている方向）の領域が高電圧回路領域ＨＶである。ただし、高電圧回路領域ＨＶ内には、磁気カプラＭｐ１〜Ｍｐ３，Ｍｎ１〜Ｍｎ３のように、低電圧システムと高電圧システムとの双方を構成する部品も混在している。
【００２２】
また、インバータ装置ＩＮＶを構成する各スイッチＳＷの駆動回路Ｄｐ１〜Ｄｐ３，Ｄｎ１〜Ｄｎ３の電源回路を構成するフライバックコンバータ用の電解コンデンサ（図示略）は、低電圧システムを構成するものとして、図中右側の低電圧回路領域ＬＶに配置されている。また、駆動回路Ｄｐ１〜Ｄｐ３，Ｄｎ１〜Ｄｎ３の電源回路を構成するフライバックコンバータ用のトランス（図示略）の１次巻線側は低電圧システムを構成するものとして低電圧回路領域ＬＶに配置され、２次巻線側は高電圧システムを構成するものとして高電圧回路領域ＨＶに配置されている。
【００２３】
図３に示すように、上記インバータ装置ＩＮＶを構成する各スイッチＳＷは、回路基板５０の裏面（図２に示された面の裏面）側から回路基板５０に差し込まれて接続されている。ここで、各スイッチＳＷは、他の素子とともに絶縁材料で被覆されてパワーカードＰＷＣ（モジュール）を構成している。パワーカードＰＷＣには、フリーホイールダイオードＦＤや感温ダイオードＳＤも収納されているが、図３では、フリーホイールダイオードＦＤの記載を省略している。
【００２４】
パワーカードＰＷＣは、高電圧側のスイッチＳＷｐが収納されたものと、低電圧側のスイッチＳＷｎが収納されたものとで互いに同一構造である。パワーカードＰＷＣは、絶縁材料から外部へ露出した複数の信号端子を有する。具体的には、スイッチＳＷのゲート端子Ｇ、エミッタ検出端子ＫＥ、センス端子ＳＥ、感温ダイオードＳＤのアノードＡおよびカソードＫの各端子が、回路基板５０に挿入され接続されている。ここで、エミッタ検出端子ＫＥは、スイッチＳＷのエミッタＥに接続され、エミッタＥと同電圧の電極である。コレクタ検出端子ＫＣは、スイッチＳＷのコレクタに接続され、コレクタと同電圧の電極である。センス端子ＳＥは、スイッチＳＷを流れる電流と相関を有する微小電流を出力するための端子である。
【００２５】
図２に示すように、スイッチＳＷは、高電圧システムを構成するものであるため、これら各スイッチＳＷを他の回路と絶縁すべく、回路基板５０には、絶縁領域ＩＡが設けられている。絶縁領域ＩＡは、回路（素子や配線や電源パターン）が配置されない領域である。
【００２６】
図中上の列には、上アームスイッチＳＷｐ１〜ＳＷｐ３を備えるパワーカードＰＷＣの端子が示されており、これらは互いに絶縁領域ＩＡによって隔離されている。そして、絶縁領域ＩＡによって囲まれた領域に上アームスイッチＳＷｐ１〜ＳＷｐ３を駆動する駆動回路Ｄｐ１〜Ｄｐ３が実装されている。これは、各上アームスイッチＳＷｐ１〜ＳＷｐ３同士のエミッタ検出端子ＫＥの電圧が、対応する下アームスイッチＳＷｎ１〜ＳＷｎ３がオン状態であるかオフ状態であるかに応じて、大きく変動するからである。このため、これらの駆動回路Ｄｐ１〜Ｄｐ３の動作電圧自体は小さいとはいえ、駆動回路Ｄｐ１〜Ｄｐ３同士を絶縁する必要が生じる。上記絶縁領域ＩＡの幅は、法規による要請や、絶縁破壊等を回避する観点から定められる。
【００２７】
また、図中下の列には、下アームスイッチＳＷｎ１〜ＳＷｎ３を備えるパワーカードＰＷＣの端子が示されている。これら下アームスイッチＳＷｎ１〜ＳＷｎ３に対応するエミッタ検出端子ＫＥの電圧が近いため、これらの間に絶縁領域ＩＡが設けられていない。駆動回路Ｄｎ１〜Ｄｎ３の構成部品の動作電圧自体は、必ずしも低電圧回路領域ＬＶ内の部品と比較して大きいわけではない。このため、これら下アームスイッチＳＷｎ１〜ＳＷｎ３の駆動回路Ｄｎ１〜Ｄｎ３同士は、回路基板５０上において必ずしも絶縁領域ＩＡを設ける必要がない。
【００２８】
しかしながら、駆動回路Ｄｎ１〜Ｄｎ３の基準電位（対応するスイッチＳＷｎ１〜ＳＷｎ３のエミッタの電位）は、インバータ装置ＩＮＶの動作中において、スイッチＳＷｎ１〜ＳＷｎ３のエミッタ間の抵抗成分及び誘導成分により互いに異なるものである。このため、駆動回路Ｄｎ１〜Ｄｎ３の間において、絶縁領域ＩＡは設けられていないものの、駆動回路Ｄｎ１〜Ｄｎ３同士は絶縁されている。
【００２９】
駆動回路Ｄｐ１〜Ｄｐ３，Ｄｎ１〜Ｄｎ３（以下、駆動回路Ｄとも記載する）は、対応するスイッチＳＷのゲート端子Ｇ、エミッタ検出端子ＫＥに接続されて、スイッチＳＷのゲート端子Ｇに電圧を印加することで、スイッチＳＷを駆動する。
【００３０】
さらに、本実施形態の駆動回路Ｄは、対応するスイッチＳＷのセンス端子ＳＥ、並びに、感温ダイオードＳＤのアノードＡ及びカソードＫに接続される。そして、駆動回路Ｄは、センス端子ＳＥの電圧値に基づいて、スイッチＳＷに流れる電流を検出する。また、駆動回路Ｄは、感温ダイオードＳＤのアノードＡとカソードＫとの間の電圧に基づいて、スイッチＳＷの温度を検出する。また、駆動回路Ｄは、スイッチＳＷに流れる電流の検出値、及び、スイッチＳＷの温度の検出値に基づいて、スイッチＳＷの異常を判定する。そして、駆動回路Ｄは、スイッチＳＷの温度情報及び異常情報を制御装置４０に送信する。
【００３１】
図４に本実施形態における駆動回路Ｄａ，Ｄｂと、制御装置４０との接続を表す概略図を示す。ここで、第１駆動回路Ｄａは、駆動回路Ｄｐ１〜Ｄｐ３，Ｄｎ１〜Ｄｎ３の任意のものであり、例えば、駆動回路Ｄｐ１である。また、第２駆動回路Ｄｂは、第１駆動回路Ｄａ以外の駆動回路Ｄｐ１〜Ｄｐ３，Ｄｎ１〜Ｄｎ３の任意のものであり、例えば、駆動回路Ｄｐ２である。
【００３２】
駆動回路Ｄａ，Ｄｂは、それぞれ、温度情報送信部２１（第１送信部）と、異常情報送信部２２（第２送信部）とを備えている。ここで、インバータ装置ＩＮＶに用いるスイッチＳＷｐ１〜ＳＷｐ３，ＳＷｎ１〜ＳＷｎ３において、各スイッチＳＷｐ１〜ＳＷｐ３，ＳＷｎ１〜ＳＷｎ３の温度は、ほぼ同一であるとみなすことができる。このため、制御装置４０は、第１駆動回路Ｄａ（第１送信回路）と同一の基準電位に接続されたスイッチＳＷの温度情報のみを取得する構成としている。このため、第２駆動回路Ｄｂ（第２送信回路）の温度情報送信部２１は、無効化されている。具体的には、駆動回路Ｄｂの温度情報送信部２１の出力端子Ｐ１は、他の素子と接続されず、フロート状態とされている。
【００３３】
第１駆動回路Ｄａの温度情報送信部２１の出力（出力端子Ｐ１）と、第１駆動回路Ｄａの異常情報送信部２２の出力（出力端子Ｐ２）とは、論理和をとられた上で、磁気カプラＭａに接続されている。ここで、温度情報送信部２１の出力端子Ｐ１、及び、異常情報送信部２２の出力端子Ｐ２は、ともにオープンドレイン出力であるため、接続点Ｐ３で結線されるとともに、プルアップ抵抗Ｒ１に接続されることで、ワイヤードオアとされている。また、第２駆動回路Ｄｂの異常情報送信部の出力端子Ｐ２は、プルアップ抵抗Ｒ２に接続された後、磁気カプラＭｂに接続されている。
【００３４】
ここで、磁気カプラＭａ，Ｍｂは、絶縁素子の一種である。絶縁素子とは、絶縁素子の受信側と送信側とを絶縁した上で、受信側の素子から受信した信号を送信側の素子に対して送信する素子である。具体的には、磁気カプラＭａが第１駆動回路Ｄａから受信した信号を制御装置４０に対して送信する場合に、磁気カプラＭａが受信側の素子に該当し、制御装置４０が送信側の素子に該当する。磁気カプラは、受信側と送信側とを磁気結合させることで、絶縁素子の受信側と送信側とを絶縁した上で、受信側の素子から受信した信号を送信側の素子に対して送信する。例えば、磁気カプラは、受信側と送信側とを磁気結合させる素子として、受信側に設けられた受信コイルと送信側に設けられた送信コイルとを有する。磁気カプラは、受信コイルに電流（信号）を流すことで磁界を変化させ、送信コイルに流れる電流又は電圧を変化させる。これにより、受信側の素子から受信した信号を送信側の素子に対して送信する。また、例えば、磁気カプラは、受信側と送信側とを磁気結合させる素子として、受信側に設けられた受信コイルと送信側に設けられた磁気抵抗効果素子とを有する。磁気カプラは、受信コイルに電流（信号）を流すことで磁界を変化させ、磁気抵抗効果素子の抵抗を変化させて送信側の電流又は電圧を変化させる。これにより、受信側の素子から受信した信号を送信側の素子に対して送信する。
【００３５】
磁気カプラＭａ，Ｍｂ（第１絶縁素子）はオープンドレイン出力の絶縁素子である。磁気カプラＭａは、第１駆動回路Ｄａから入力された信号を出力端子Ｐ４から出力し、磁気カプラＭｂは、第２駆動回路Ｄｂから入力された信号を出力端子Ｐ５から出力する。磁気カプラＭａの出力信号及び磁気カプラＭｂの出力信号は、論理和がとられた上で、制御装置４０に入力される。具体的には、磁気カプラＭａの出力端子Ｐ４、及び、磁気カプラＭｂの出力端子Ｐ５は、ともに接続点Ｐ６に接続されるとともに、プルアップ抵抗Ｒ３に接続されることで、ワイヤードオアにより論理和がとられ、制御装置４０に入力される。
【００３６】
また、磁気カプラＭａの出力信号及び磁気カプラＭｂの出力信号は、論理和がとられた上で、ハイインピーダンスの素子であるバッファ４３に入力される。バッファ４３の出力信号は、ローパスフィルタ４４を介して制御装置４０に入力される。
【００３７】
本実施形態の制御装置４０は、インバータ装置ＩＮＶの出力電圧Ｖｏｕｔを検出し、その検出値に基づいて、駆動回路ＤによるスイッチＳＷの駆動速度（スイッチング速度）を変化させる。これにより、スイッチＳＷに過剰な電圧が印加されることを抑制しつつ、スイッチＳＷにおける電力損失を抑制させることができる。
【００３８】
制御装置４０は、駆動回路Ｄａ，Ｄｂに対し、磁気カプラＭｃ，Ｍｄ（第２絶縁素子）を介して、スイッチング速度を指令する速度信号を出力する。駆動回路Ｄａ，Ｄｂに対して入力される速度信号は共通のものである。制御装置４０から出力される速度信号は、磁気カプラＭｃの端子Ｐ７に入力され、磁気カプラＭｃの端子Ｐ８からオープンドレイン出力で第１駆動回路Ｄａの端子ＣＬＫに入力される。また、制御装置４０から出力される速度信号は、磁気カプラＭｄの端子Ｐ９に入力され、磁気カプラＭｃの端子Ｐ１０からオープンドレイン出力で第２駆動回路Ｄｂの端子ＣＬＫに入力される。なお、駆動回路Ｄａ，Ｄｂの端子ＣＬＫは、プルアップ抵抗Ｒ４，Ｒ５によってプルアップされている。なお、駆動回路Ｄａ，Ｄｂには、速度信号に加えて、制御装置４０からスイッチＳＷのオン・オフを指令する信号が入力される（図示略）。
【００３９】
図４では、説明の便宜上、磁気カプラＭａ，Ｍｃを別体として記載しているが、磁気カプラＭａ，Ｍｃは、同一のパッケージに封止されている。磁気カプラＭｂ，Ｍｄも同様に、同一のパッケージに封止されている。なお、図４に示す磁気カプラＭａ，Ｍｃが封止されたパッケージが、図２に示す磁気カプラＭｐ１〜Ｍｐ３，Ｍｎ１〜Ｍｎ３のうちの一つに相当する。
【００４０】
ここで、本実施形態の駆動回路Ｄは、温度情報を表す信号、及び、異常情報を表す信号を速度信号に同期して出力する構成としている。さらに、制御装置４０と複数の駆動回路Ｄとの間で、速度信号（クロック信号）に同期して通信を行う構成としている。即ち、駆動回路Ｄは、速度信号を同期信号として用いる。例えば、ＳＰＩプロトコル（Ｓｅｒｉａｌ  Ｐｅｒｉｐｈｅｌａｌ  Ｉｎｔｅｒｆａｃｅ）を用いた通信を行うことができる（ＳＰＩは、登録商標）。
【００４１】
図５に速度信号、温度情報信号、異常情報信号、及び、制御装置４０の入力信号の時間変化を表すタイミングチャートを示す。
【００４２】
速度信号として、所定周期ごとに、その所定周期より短いパルスが出力される。図５の時刻Ｔ１０〜Ｔ１２が所定周期に相当する。制御装置４０は、速度信号の周期の逆数が、スイッチＳＷのスイッチング速度となるように、速度信号を生成する。なお、制御装置４０は、速度信号の周期の逆数の定数倍がスイッチング速度となるように速度信号を生成するものであってもよい。駆動回路Ｄａ，Ｄｂは、速度信号に応じたスイッチング速度で、スイッチＳＷを駆動する。
【００４３】
駆動回路Ｄの温度情報送信部２１は、速度信号に同期して温度情報を表すパルスを送信する。さらに、温度情報送信部２１は、速度信号の周期に対するパルスの時比率（Ｄｕｔｙ）でスイッチＳＷの温度情報を送信する。具体的には、図５に示すようにスイッチＳＷの温度に相当する期間（時刻Ｔ１０〜Ｔ１１）にわたって、パルスが出力される。また、温度情報送信部２１は、速度信号の２周期ごとに１のパルスを出力する。
【００４４】
駆動回路Ｄの異常情報送信部２２は、速度信号に応じて、温度情報を表すパルスが出力されない期間において、異常情報を表す信号の出力を開始する。具体的には、図５に示すように、温度情報を表すパルスが出力されない期間（時刻Ｔ１２〜Ｔ１４）において、異常情報送信部２２によって、スイッチＳＷに異常が生じていると判定されると、異常情報を表す信号の出力が開始される（図５の時刻Ｔ１３）。異常情報送信部２２は、スイッチＳＷに異常が生じていると判定されると、温度情報を表すパルスが出力される期間（時刻Ｔ１４以降）においても、異常情報を表す信号の出力を継続する。
【００４５】
制御装置４０は、温度情報を表す信号が出力されない期間（時刻Ｔ１２〜Ｔ１４）において、駆動回路Ｄから入力される信号に基づいて、スイッチＳＷに異常が生じているか否かを判断する。具体的には、制御装置４０は、ローパスフィルタ４４から入力される信号の電圧値に基づいて、速度信号の周期より長い期間にわたって、制御装置４０への入力信号がロー（真）とされている場合に、スイッチＳＷに異常が生じていると判定する。
【００４６】
以下、駆動回路Ｄの温度情報送信部２１によって設定される時比率の説明を行う。感温ダイオードＳＤ（図３）には定電流回路が接続され、一定電流が流れるようになっている。駆動回路Ｄは、感温ダイオードＳＤのアノードＡ−カソードＫ間電圧、即ち、感温ダイオードＳＤの順方向降下電圧（アナログ値）を取得する。温度情報送信部２１は、感温ダイオードＳＤの順方向降下電圧をＰＷＭ変調してデジタル信号である温度情報信号に変換し、これを制御装置４０へ出力する。温度情報信号は、感温ダイオードＳＤの順方向降下電圧に応じた所定の時比率を有する。感温ダイオードＳＤの順方向降下電圧は、感温ダイオードＳＤ、つまり、スイッチＳＷの温度に応じた値であるため、温度情報信号が有する時比率はスイッチＳＷの温度に応じた値となる。
【００４７】
例えば、温度情報送信部２１は、スイッチＳＷが最低温度Ａ℃（例えば、−５０℃）、及び、Ａ℃より低い場合の感温ダイオードＳＤの順方向降下電圧を０％の時比率の信号に変換する。また、温度情報送信部２１は、スイッチＳＷが最高温度Ｂ℃（例えば、２００℃）、及び、Ｂ℃より高い温度の場合の感温ダイオードＳＤの順方向降下電圧を１００％の時比率の信号に変換する。そして、温度情報送信部２１は、スイッチＳＷの温度ＴがＡ℃〜Ｂ℃の間である場合の感温ダイオードＳＤの順方向降下電圧を、（Ｔ−Ａ）／（Ｂ−Ａ）％の時比率の信号に変換する。なお、スイッチＳＷの最低温度Ａ℃及び最高温度Ｂ℃は、スイッチＳＷが使用される環境に応じて設定される。また、上述した説明では、スイッチＳＷの温度Ｔに応じて時比率を線形的に変化させるものとしたが、これを変更し、非線形的に変化させるものとしてもよい。
【００４８】
図６に第１駆動回路Ｄａに対応するスイッチング素子ＳＷａ、及び、第２駆動回路Ｄｂに対応するスイッチング素子ＳＷｂが、それぞれ正常又は異常である場合に、回路の各部位における信号の状態を表す真理値表を示す。
【００４９】
スイッチング素子ＳＷａが正常な場合、第１駆動回路Ｄａの端子Ｐ１はスイッチング素子ＳＷａの温度に応じた時比率で状態が変化し、第１駆動回路Ｄａの端子Ｐ２はハイインピーダンス状態とされる。このため、スイッチング素子ＳＷａが正常な場合、第１駆動回路Ｄａに対応する接続点Ｐ３は、スイッチング素子ＳＷａの温度に応じた時比率で状態が変化し、第１磁気カプラＭａの出力信号は、スイッチング素子ＳＷａの温度に応じた時比率で状態が変化する。
【００５０】
スイッチング素子ＳＷａが異常な場合、第１駆動回路Ｄａの端子Ｐ１はスイッチング素子ＳＷａの温度に応じた時比率で状態が変化し、第１駆動回路Ｄａの端子Ｐ２はロー状態とされる。このため、スイッチング素子ＳＷａが異常な場合、第１駆動回路Ｄａに対応する接続点Ｐ３は、ロー状態とされ、第１磁気カプラＭａの出力信号はロー状態とされる。
【００５１】
スイッチング素子ＳＷｂが正常な場合、第２駆動回路Ｄｂの端子Ｐ２はハイインピーダンス状態とされる。このため、第２磁気カプラＭｂの出力信号は、ハイインピーダンス状態とされる。
【００５２】
スイッチング素子ＳＷｂが異常な場合、第２駆動回路Ｄｂの端子Ｐ２はロー状態とされる。このため、第２磁気カプラＭｂの出力信号は、ロー状態とされる。
【００５３】
よって、スイッチング素子ＳＷａ，ＳＷｂがともに正常である場合、制御装置４０に入力される信号（接続点Ｐ６における信号）は、磁気カプラＭａから出力される時比率で状態が変化する信号と、第２磁気カプラＭｂから出力されるハイインピーダンス状態の信号とが、ワイヤードオアにより論理和をとられるため、時比率で状態が変化する信号となる。
【００５４】
また、スイッチング素子ＳＷａが異常であり、スイッチング素子ＳＷｂが正常である場合、制御装置４０に入力される信号（接続点Ｐ６における信号）は、磁気カプラＭａから出力される時比率で状態が変化する信号と、第２磁気カプラＭｂから出力されるロー状態の信号とが、ワイヤードオアにより論理和をとられるため、ロー状態の信号となる。
【００５５】
また、スイッチング素子ＳＷａが正常であり、スイッチング素子ＳＷｂが異常である場合、制御装置４０に入力される信号（接続点Ｐ６における信号）は、磁気カプラＭａから出力されるロー状態の信号と、第２磁気カプラＭｂから出力されるハイインピーダンス状態の信号とが、ワイヤードオアにより論理和をとられるため、ロー状態の信号となる。
【００５６】
また、スイッチング素子ＳＷａ，ＳＷｂがともに異常である場合、制御装置４０に入力される信号（接続点Ｐ６における信号）は、磁気カプラＭａから出力されるロー状態の信号と、第２磁気カプラＭｂから出力されるロー状態の信号とが、ワイヤードオアにより論理和をとられるため、ロー状態の信号となる。
【００５７】
以下、本実施形態の効果を述べる。
【００５８】
電源回路に用いる複数の半導体スイッチング素子において、半導体スイッチング素子のそれぞれの温度は、ほぼ同一であるとみなすことができる。そこで、回路構成を簡略化するために、一つの半導体スイッチング素子の温度情報のみを制御装置４０が取得する構成としてもよい。さらに、複数の半導体スイッチング素子の異常情報を制御装置４０が取得する構成とする場合に、回路構成の簡略化のために、半導体スイッチング素子の異常情報を表す各信号の論理和をとり、その論理和を制御装置４０に入力する構成が考えられる。
【００５９】
このような構成において、上記特許文献１に記載の方法を適用した構成を想定する。特許文献１では、半導体スイッチング素子における異常の発生と異常の終了を短いパルス信号で伝える構成としている。例えば、２つの半導体スイッチング素子において異なるタイミングで異常が生じると、制御装置４０に対して短いパルス信号が２回入力されることになる。この場合、１つめの半導体スイッチング素子における異常を表す１回目の短いパルス信号が異常の発生と判定され、２つめの半導体スイッチング素子における異常を表す２回目の短いパルス信号が異常の終了と判定される。このため、２つの半導体スイッチング素子において異常が継続しているにも関わらず、異常が終了したと誤判定することになる。
【００６０】
インバータ装置ＩＮＶに用いる複数のスイッチＳＷにおいて、各スイッチＳＷの温度は、ほぼ同一であるとみなすことができる。また、例えば、インバータ装置ＩＮＶに用いる複数のスイッチＳＷのうち、最も温度が高くなるものの検出値を取得し、その検出値が所定値以下になるような制御を行えば、全てのスイッチＳＷについて、温度の過上昇を抑制できる。
【００６１】
そこで、制御装置４０は、第１駆動回路Ｄａと同一の基準電位に接続されたスイッチＳＷの温度のみを取得する構成としている。さらに、上記構成では、第１駆動回路Ｄａに対応するスイッチＳＷの温度情報を表す信号と、第１駆動回路Ｄａ、及び、第２駆動回路Ｄｂに対応するスイッチＳＷの異常情報を表す信号とが同一の経路（接続点Ｐ６）を介して出力される。複数の信号を同一の経路で出力する構成とすることで、回路構成を簡易化できる。
【００６２】
また、上記構成によれば、スイッチＳＷがそれぞれ速度信号に応じたスイッチング速度で駆動されることになる。このため、例えば、スイッチＳＷに過剰な電圧が印加されることを抑制しつつ、スイッチＳＷにおける電力損失を抑制させることが可能になる。さらに、同期用の信号として速度信号を用いることで、制御装置４０と駆動回路Ｄとの接続に用いる絶縁素子の数を低減できる。即ち、回路構成を簡易化しつつ、異常情報の誤判定を抑制することが可能になる。
【００６３】
さらに、上記構成では、温度情報を表す信号と、異常情報を表す信号とを、速度情報と同期して出力するとともに、温度情報を表す信号が出力されない期間において、異常情報を表す信号の出力を開始する構成とした。これにより、制御装置４０は、駆動回路Ｄａ，Ｄｂから送信されてきた信号が、温度情報を表す情報なのか、異常情報を表す情報なのかを判断することが可能になる。また、同期用の信号として速度信号を用いることで、制御装置４０と駆動回路Ｄａ，Ｄｂとの接続に用いる磁気カプラＭの数を低減できる。即ち、回路構成を簡易化しつつ、異常情報の誤判定を抑制することが可能になる。
【００６４】
第１駆動回路Ｄａの温度情報送信部２１の出力信号と、第１駆動回路Ｄａの異常情報送信部２２の出力信号とは、磁気カプラＭａよりも第１駆動回路Ｄａ側で論理和がとられた上で、磁気カプラＭａに出力されている。これにより、第１駆動回路Ｄａと制御装置４０との間に用いる磁気カプラＭａの数を低減することができる。
【００６５】
磁気カプラＭａ，Ｍｂは、オープンドレイン出力であって、第１駆動回路Ｄａの出力信号と、第２駆動回路Ｄｂの出力信号とは、磁気カプラＭａ，Ｍｂよりも制御装置４０側で、ワイヤードオアがとられることで論理和がとられた上で、制御装置４０に出力されている。オープンドレイン出力の磁気カプラＭａ，Ｍｂの出力を結線することで、簡易な構成により、論理和（ワイヤードオア）をとることができる。
【００６６】
（第２実施形態）
本実施形態の電気的構成は、第１実施形態と同様である。本実施形態における駆動回路Ｄａ，Ｄｂは、温度情報を表す信号と干渉しないように、異常情報を表す信号を出力する。具体的には、図７に示すように、時刻Ｔ２０〜Ｔ２２，時刻Ｔ２４〜２６の期間を、温度情報を表すパルスを出力する期間とし、温度情報を表すパルスが出力されない時刻Ｔ２２〜Ｔ２４の期間を、異常情報を表すパルスを出力する期間としている。これにより、温度情報を表す信号と、異常情報を表す信号とを、同一の経路で出力しつつ、制御装置４０は、温度情報と異常情報との双方を取得することが可能になる。
【００６７】
（第３実施形態）
第１，２実施形態における駆動回路Ｄは、温度情報を表す信号、及び、異常情報を表す信号を制御装置４０から受信した速度信号に同期して出力する。本実施形態では当該構成に代えて、駆動回路Ｄのそれぞれがクロック回路ＤＣ（内部発振回路）を有する構成とする。クロック回路ＤＣは、振動子（例えば、水晶振動子やセラミック振動子）に対して電圧を印加することで、所定周期で出力されるパルス信号（クロック信号）を出力する回路である。
【００６８】
駆動回路Ｄは、その駆動回路Ｄが有する端子ＣＬＫ（クロック信号入力端子）に対して周期的なパルス信号の入力がない場合、その駆動回路Ｄが有するクロック回路ＤＣが出力するクロック信号に同期して、温度情報を表す信号、及び、異常情報を表す信号の出力を行う。また、駆動回路Ｄは、端子ＣＬＫに対して周期的なパルス信号の入力がある場合、その周期的なパルス信号に同期して、温度情報を表す信号、及び、異常情報を表す信号の出力を行う。詳しくは、本実施形態の駆動回路Ｄは、端子ＣＬＫに対して周期的なパルス信号の入力がある場合、その周期的なパルス信号の立ち上がりに同期して、温度情報を表す信号、及び、異常情報を表す信号の出力を行う。
【００６９】
つまり、駆動回路Ｄは、端子ＣＬＫに対する周期的なパルス信号の入力の有無によって、クロック回路ＤＣから出力される同期信号に同期して信号を出力する状態（内部発振状態）と、端子ＣＬＫに入力される信号に同期して信号を出力する状態（クロック入力状態）とが切り替えられる。また、駆動回路Ｄの内部発振状態とクロック入力状態との切り替えは、例えば、駆動回路Ｄが有する所定端子をプルアップ又はプルダウンすることで行われてもよい。
【００７０】
図８に本実施形態における駆動回路Ｄａ，Ｄｂと、制御装置４０との接続を表す概略図を示す。図４に示す構成と同一の構成について同一の符号を付し、適宜説明を省略する。複数の駆動回路Ｄのうち一つの第１駆動回路Ｄａは、内部発振状態とされ、第１駆動回路Ｄａとは異なる第２駆動回路Ｄｂは、クロック入力状態とされている。なお、制御システムは、複数の第２駆動回路Ｄｂを備えるが、図８では、その一つ第２駆動回路Ｄｂのみを表し他の第２駆動回路Ｄｂは省略している。
【００７１】
第１駆動回路Ｄａは、第１駆動回路Ｄａが備えるクロック回路ＤＣに同期して、温度情報信号と異常情報信号とを出力する。第１駆動回路Ｄａが正常な場合、異常情報送信部２２が出力する異常情報信号はハイインピーダンス状態とされるため、接続点Ｐ３の信号は、温度情報送信部２１が出力する温度情報信号と同一になる。
【００７２】
第２駆動回路Ｄｂのクロック信号入力端子ＣＬＫには、磁気カプラＭｄを介して、接続点Ｐ６の信号が入力される。駆動回路Ｄａ，Ｄｂがともに正常な場合、駆動回路Ｄａ，Ｄｂから出力される信号はともにハイインピーダンス状態とされるため、接続点Ｐ６の信号は、第１駆動回路Ｄａの温度情報送信部２１が出力する温度情報信号と同一になる。つまり、駆動回路Ｄａ，Ｄｂがともに正常な場合、第２駆動回路Ｄｂのクロック信号入力端子ＣＬＫには、第１駆動回路Ｄａの温度情報送信部２１が出力する温度情報信号が入力される。第１駆動回路Ｄａの温度情報送信部２１からは、クロック回路ＤＣから出力されるクロック信号が２周期経過する毎に温度情報を表すパルス信号が出力される。これにより、第２駆動回路Ｄｂの異常情報送信部２２は、第１駆動回路Ｄａの温度情報送信部２１が出力する温度情報信号に同期して異常情報を出力する。
【００７３】
より具体的には、第２駆動回路Ｄｂは、第１駆動回路Ｄａの温度情報送信部２１が出力する温度情報信号の立ち上がり（図５の時刻Ｔ１０，Ｔ１４に相当）に同期する。そして、第２駆動回路Ｄｂは、温度情報信号が立ち上がる周期を前期と後期とに分割し、第２駆動回路Ｄｂの異常情報送信部２２は、温度情報を表す信号が出力されない期間である後期において、異常情報を表す信号の出力を開始する。なお、温度情報信号が立ち上がる周期を前期と後期とに分割した場合、前期は、図５の時刻Ｔ１０〜Ｔ１２に相当し、後期は、図５のＴ１２〜Ｔ１４に相当する。その前期及び後期は、クロック回路ＤＣから出力されるクロック信号の１周期分にそれぞれ相当する。
【００７４】
本実施形態の構成では、駆動回路Ｄのうち一つの第１駆動回路Ｄａが有するクロック回路ＤＣのクロック信号に同期して、第１駆動回路Ｄａとは異なる第２駆動回路Ｄｂに同期用の信号を出力することができる。また、第１駆動回路Ｄａから出力される温度情報信号を他の第２駆動回路Ｄｂに対し同期用の信号として兼用するため、第１駆動回路Ｄａに対応して設ける磁気カプラの数を低減することができる。
【００７５】
また、第２駆動回路Ｄｂの異常情報送信部２２から出力される異常情報信号がロー（真）とされると、接続点Ｐ６の信号がローとされる。これにより、第２駆動回路Ｄｂの異常情報送信部２２から出力される異常情報信号が、第２駆動回路Ｄｂにより同期用の信号として扱われることが懸念される。そこで、本実施形態の異常情報送信部２２は、第１実施形態と同様に、スイッチＳＷに異常が生じていると判定されると、温度情報を表すパルスが出力される期間（時刻Ｔ１４以降）においても、異常情報を表す信号の出力を継続する。これにより、第２駆動回路Ｄｂの異常情報送信部２２から出力される異常情報信号が、第２駆動回路Ｄｂにより同期用の信号として扱われることを抑制できる。
【００７６】
なお、第１駆動回路Ｄａが有するクロック回路ＤＣのクロック信号を、磁気カプラを介して他の第２駆動回路Ｄｂのクロック信号入力端子ＣＬＫに出力する構成としてもよい。第１駆動回路Ｄａが有するクロック回路ＤＣのクロック信号を、磁気カプラを介して他の第２駆動回路Ｄｂのクロック信号入力端子ＣＬＫに出力する場合、第２実施形態と同様に、駆動回路Ｄａ，Ｄｂは、温度情報を表す信号と干渉しないように、異常情報を表す信号を出力する構成とするとよい。また、温度情報信号を出力する駆動回路Ｄと、クロック信号を出力する駆動回路Ｄとを異なるものとしてもよい。
【００７７】
（他の実施形態）
・第１実施形態及び第２実施形態の温度情報送信部２１は、速度信号の２周期毎に温度情報を表すパルスを出力する構成としたが、これを変更してもよい。温度情報送信部２１は、速度信号のｎ周期毎に温度情報を表すパルスを出力する構成としてもよい（ｎは任意の自然数）。ｎを大きく設定することで、異常情報を送信可能な期間が長くなるため、異常情報を表す信号をより迅速に駆動回路Ｄａ，Ｄｂから制御装置４０に送信することが可能になる。
【００７８】
また、温度情報送信部２１は、速度信号の１周期のうち所定の期間に温度情報を表すパルスを出力する構成としてもよい。例えば、速度信号の１周期のうちの所定の期間（例えば、最初のＸ％の期間、Ｘは０％より上、かつ、１００％未満の任意の値）を、温度情報を送信する期間に設定する構成としてもよい。この構成では、速度信号の１周期のうち、温度情報が送信される所定の期間以外の期間において異常情報を表す信号の出力が開始される。
【００７９】
温度情報送信部２１は、時比率以外で温度情報を送信する構成としてもよい。例えば、０，１の２値を表すデジタル信号によって、温度情報を送信する構成としてもよい。
【００８０】
・上記構成は、インバータ装置以外の電力変換装置に適用されるものであってもよい。例えば、ＤＣＤＣコンバータ装置に適用されるものであってもよい。
【００８１】
・絶縁素子として、磁気カプラに代えて、フォトカプラやトランスなどを用いてもよい。また、磁気カプラに代えて、容量カプラを用いてもよい。容量カプラは、受信側と送信側とを容量結合させることで、絶縁素子の受信側と送信側とを絶縁した上で、受信側の素子から受信した信号を送信側の素子に対して送信する。容量カプラは、受信側と送信側とを容量結合させる素子として、例えば、コンデンサを有する。
【００８２】
・半導体スイッチング素子として、ＩＧＢＴに代えて、ＭＯＳ−ＦＥＴを用いてもよい。
【００８３】
・上記構成では、第１駆動回路Ｄａの温度情報送信部２１及び異常情報送信部２２の出力信号について、ワイヤードオアによって論理和をとる構成としたが、これを変更し、論理回路によって論理和をとる構成としてもよい。同様に、磁気カプラＭａ，Ｍｂの出力信号について、ワイヤードオアによって論理和をとる構成としたが、これを変更し、論理回路によって論理和をとる構成としてもよい。
【００８４】
・磁気カプラ、及び、駆動回路の温度情報送信部及び異常情報送信部は、オープンドレイン出力に代えて、オープンコレクタ出力であってもよい。また、トーテムポール出力であってもよい。
【符号の説明】
【００８５】
２１…温度情報送信部（第１送信部）、２２…異常情報送信部（第２送信部）、４０…制御装置、Ｄ…駆動回路、Ｄａ…第１駆動回路、Ｄｂ…第２駆動回路、ＩＮＶ…インバータ装置、ＳＷ，ＳＷｐ１〜ＳＷｐ３，ＳＷｎ１〜ＳＷｎ３…スイッチング素子、Ｍａ，Ｍｂ，Ｍｃ，Ｍｄ，Ｍｐ１〜Ｍｐ３，Ｍｎ１〜Ｍｎ３…磁気カプラ。
【図１】
0006772810.tif 000002
【図２】
0006772810.tif 000003
【図３】
0006772810.tif 000004
【図４】
0006772810.tif 000005
【図５】
0006772810.tif 000006
【図６】
0006772810.tif 000007
【図７】
0006772810.tif 000008
【図８】
0006772810.tif 000009