(57)【特許請求の範囲】
【請求項１】
装置であって、
コンパレータのバンクおよびウィンドウコントローラを有し、アナログ信号を処理するように構成されたアナログ・デジタル変換器（「ＡＤＣ」）を含み、
前記ウィンドウコントローラは、ウィンドウ位置およびウィンドウサイズに関連付けられた前記コンパレータのバンクのうち第１のコンパレータを選択的に起動し、前記コンパレータのバンクのうち第２のコンパレータを選択的に停止させるように前記コンパレータのバンクに結合され、前記装置はさらに、
Ｎビット幅のデジタルコードを供給するために、前記コンパレータのバンクからの出力を受信するように結合された、前記ＡＤＣのデコーダを含み、
前記ウィンドウコントローラは、前記デコーダからフィードバック制御信号として前記デジタルコードを受信するように結合され、
前記ウィンドウコントローラは、前記アナログ信号の変化率を示す変化率信号を生成し、生成された前記変化率信号に応じて前記ウィンドウサイズ外における前記第１のコンパレータのサブセットを選択的に停止させるように構成され、前記ウィンドウ位置は、前記アナログ信号の前記変化率の方向に基づく前記アナログ信号の現在の位置に対して、非対称に位置する、装置。
【請求項２】
前記ウィンドウコントローラは、前記第１のコンパレータを動的にウィンドウ処理して起動させるためにサンプルクロック信号を受信するように結合される、請求項１に記載の装置。
【請求項３】
前記ウィンドウコントローラは、後続の変換サイクルにわたって前記ＡＤＣに供給されるアナログ信号入力の電圧範囲を決定するように構成される、請求項１または２に記載の装置。
【請求項４】
前記コンパレータのバンクに結合された、前記ＡＤＣの抵抗ラダーと、
デジタル直列出力信号を供給するために前記デジタルコードを受信するように前記デコーダに結合された、前記ＡＤＣの等化および決定モジュールとをさらに含む、請求項１に記載の装置。
【請求項５】
信号処理および並列化ブロックをさらに含み、前記信号処理および並列化ブロックは、
前記信号処理および並列化ブロックからデジタル並列出力信号を供給するために前記ＡＤＣから前記デジタル直列出力信号を受信するように結合される、請求項４に記載の装置。
【請求項６】
前記ウィンドウコントローラは、プロファイラ、少なくとも１つのルックアップテーブル、ウィンドウ位置ジェネレータ、および選択的起動ブロックを含み、
前記プロファイラは、前記変化率信号を供給するためにフィードバック制御信号を受信するように結合され、
前記少なくとも１つのルックアップテーブルは粒度値のセットおよびウィンドウサイズ値のセットを有し、ウィンドウ粒度値およびウィンドウサイズ値は、それぞれ、前記変化率信号に応じて、選択可能であり、
前記ウィンドウ位置ジェネレータは、ウィンドウ位置値を供給するために前記フィードバック制御信号を受信するように結合され、
前記選択的起動ブロックは、起動信号のセットを供給するために、前記ウィンドウ粒度値、前記ウィンドウサイズ値および前記ウィンドウ位置値を受信するように結合される、請求項１から５のいずれかに記載の装置。
【請求項７】
前記コンパレータのバンクは、前記起動信号のセットに関連付けられた前記コンパレータのバンクのうち前記第１のコンパレータを選択的に起動し、前記起動信号のセットに関与しない前記コンパレータのバンクのうち前記第２のコンパレータを選択的に停止させるように、前記ウィンドウコントローラに結合される、請求項６に記載の装置。
【請求項８】
前記ウィンドウコントローラは、前記第１のコンパレータを動的にウィンドウ処理して起動させるためにサンプルクロック信号および前記フィードバック制御信号を受信するように結合される、請求項７に記載の装置。
【請求項９】
前記コンパレータのバンクに結合された、前記ＡＤＣの抵抗ラダーと、
デジタル並列出力信号を供給するために前記デジタルコードを受信するように前記デコーダに結合された、前記ＡＤＣの等化および決定モジュールとをさらに含む、請求項８に記載の装置。
【請求項１０】
前記デコーダはサーモメータデコーダである、請求項９に記載の装置。
【請求項１１】
アナログ・デジタル変換器（「ＡＤＣ」）へのアナログ入力信号を受信するステップと、
前記ＡＤＣで前記アナログ入力信号をデジタル並列出力信号に変換するステップとを含む方法であって、
前記変換するステップは、
前記アナログ信号の変化率を決定するステップと、
前記アナログ信号のうちウィンドウ処理された部分の変換のためにウィンドウ位置を生成するステップとを含み、前記ウィンドウ位置は前記アナログ信号の変化率の方向に基づく前記アナログ信号の現在の位置に対して、非対称に位置し、前記変換するステップは、さらに、
前記変化率に応じて、前記ウィンドウ処理された部分についてのウィンドウサイズおよびウィンドウ粒度を選択するステップと、
前記アナログ信号のうち前記ウィンドウ処理された部分の変換のために、前記ウィンドウサイズ、前記ウィンドウ粒度および前記ウィンドウ位置に応じて起動信号のセットを供給するステップとを含み、
前記決定するステップ、前記生成するステップおよび前記選択するステップは、すべて、前記デジタルドメインにおいて実行され、
前記起動信号のセットは、コンパレータのバンクのうち複数のコンパレータを選択的に起動するために前記コンパレータのバンクに供給され、
前記変化率および前記ウィンドウ位置はフィードバック制御信号に応じたものであり、
前記方法はさらに、
前記アナログ信号のうち少なくとも前記ウィンドウ処理された部分のデジタルバージョンを供給するために前記コンパレータのバンクからの出力をデコーダで復号するステップと、
前記フィードバック制御信号として前記デコーダからウィンドウコントローラに前記デジタルバージョンをフィードバックするステップと、
前記フィードバック制御信号およびサンプリング信号に応じて前記ウィンドウ処理された部分を供給するために前記ウィンドウコントローラによってサンプリングウィンドウを動的に調整するステップとを含み、
前記動的に調整するステップは、前記変化率に応じて、前記ウィンドウ処理された部分外におけるコンパレータのサブセットを停止させるステップを含む、方法。
【請求項１２】
前記決定するステップ、前記生成するステップおよび前記選択するステップは、前記フィードバック制御信号および前記サンプリング信号に応じて動的に実行される、請求項１１に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
技術分野
以下の記載は集積回路装置（「ＩＣ」（integrated circuit device））に関する。より特定的には、以下の記載は、ＩＣのための高速アナログ・デジタル変換のためのウィンドウ処理に関する。
【背景技術】
【０００２】
背景
従来のシリアライザ・デシリアライザ（「ＳＥＲＤＥＳ」（serializer-to-deserializer））受信機は、連続時間アナログ等化とアナログ判定帰還等化との組合せを実行するために用いられるアナログアーキテクチャを有する。しかしながら、最近では、アナログ・デジタル変換器（「ＡＤＣ」（analog-to-digital converter））を用いて、受信したアナログ信号をデジタル化し、次いで、デジタル等化およびデジタルデータ回復を実行するようになってきている。
【０００３】
あるＳＥＲＤＥＳでは高速が用いられているため、この目的のために用いられるＡＤＣは、従来より、直接変換ＡＤＣまたは並列ＡＤＣとしても公知であるフラッシュＡＤＣである。フラッシュＡＤＣは、従来より、入力信号を並列にサンプリングするためのコンパレータのバンクを含む。このようなバンクにおけるすべてのコンパレータは、サンプリングサイクルごとに用いられる。この場合、各々のコンパレータには電圧範囲が関連付けられている。フラッシュＡＤＣによる直接変換はギガヘルツ・サンプリングレートに対応可能であり、したがって、フラッシュＡＤＣは高帯域または広帯域の応用例において有用である。この場合、分解能は８ビット程度に限定されてもよい。しかしながら、このような速度は、高入力キャパシタンスおよび高電力損失という犠牲を払って得られるものである。
【０００４】
したがって、これらの制限事項のうち１つ以上を克服するかまたは軽減するフラッシュＡＤＣを提供することが有用となるだろう。
【発明の概要】
【課題を解決するための手段】
【０００５】
概要
装置は、概して、アナログ・デジタル変換器（「ＡＤＣ」（analog-to-digital converter））に関する。このようなＡＤＣは、コンパレータのバンクおよびウィンドウコントローラを含む。ウィンドウコントローラは、ウィンドウサイズに関連付けられたコンパレータのバンクのうち第１のコンパレータを選択的に起動させ、コンパレータのバンクのうち第２のコンパレータを選択的に停止させるために、コンパレータのバンクに結合される。
【０００６】
このような装置の中には、以下のうち１つ以上が適用され得るものもある。ウィンドウコントローラは、第１のコンパレータを動的にウィンドウ処理して起動させるためにサンプルクロック信号を受信するように結合することができる。ウィンドウコントローラは、後続の変換サイクルにわたってＡＤＣに供給されるアナログ信号入力の電圧範囲を決定するように構成することができる。装置はさらに、デジタルコードを供給するためにコンパレータのバンクからの出力を受信するように結合されたデコーダを含み得る。この場合、ウィンドウコントローラは、フィードバック制御信号としてデジタルコードを受信するように結合される。装置はさらに、コンパレータのバンクに結合された抵抗ラダーと、デジタル直列出力信号を供給するためにデジタルコードを受信するようにデコーダに結合された等化および決定モジュールを含み得る。装置はさらに、デジタル並列出力信号を供給するためにデジタル直列出力信号を受信するように結合された信号処理および並列化ブロックを含み得る。
【０００７】
ウィンドウコントローラは、プロファイラ、少なくとも１つのルックアップテーブル、ウィンドウ位置ジェネレータおよび選択的起動ブロックを含み得る。プロファイラは、フィードバック制御信号を受信して変化率信号を供給するように結合される。このような少なくとも１つのルックアップテーブルは、粒度値のセットおよびウィンドウサイズ値のセットを有する。この場合、ウィンドウ粒度値およびウィンドウサイズ値は、変化率信号に応じて、そこから選択可能である。ウィンドウ位置ジェネレータは、ウィンドウ位置値を供給するためにフィードバック制御信号を受信するように結合される。選択的起動ブロックは、起動信号のセットを供給するためにウィンドウ粒度値、ウィンドウサイズ値およびウィンドウ位置値を受信するように結合される。
【０００８】
このような装置の中には、以下のうち１つ以上が適用され得るものもある。装置はさらに、コンパレータのバンクを含み得る。当該コンパレータのバンクは、起動信号のセットに関連付けられたコンパレータのバンクのうち第１のコンパレータを選択的に起動し、起動信号のセットに関与しないコンパレータのバンクのうち第２のコンパレータを選択的に停止させるために、ウィンドウコントローラに結合される。ウィンドウコントローラは、第１のコンパレータを動的にウィンドウ処理して起動させるためにサンプルクロック信号およびフィードバック制御信号を受信するように結合することができる。装置はさらに、デジタルコードを供給するためにコンパレータのバンクからの出力を受信するように結合されたデコーダを含み得る。この場合、ウィンドウコントローラは、フィードバック制御信号としてデジタルコードを受信するように結合される。装置はさらに、コンパレータのバンクに結合された抵抗ラダーと、デジタル並列出力信号を供給するためにデジタルコードを受信するようにデコーダに結合された等化および決定モジュールとを含み得る。デコーダはサーモメータデコーダであってもよい。
【０００９】
方法は、概して、アナログ・デジタル変換に関する。このような方法においては、アナログ入力信号がＡＤＣによって受信される。アナログ入力信号は、ＡＤＣでデジタル直列出力信号に変換される。このような変換のために、アナログ信号について変化率が決定される。ウィンドウ位置は、アナログ信号のうちウィンドウ処理された部分の変換のために生成される。変化率に応じて、ウィンドウ処理された部分のためにウィンドウサイズおよびウィンドウ粒度が選択される。起動信号のセットは、アナログ信号のうちウィンドウ処理された部分の変換のために、ウィンドウサイズ、ウィンドウ粒度、およびウィンドウ位置に応じて供給される。このような決定動作、生成動作および選択動作はすべて、デジタルドメインにおいて実行される。
【００１０】
このような方法においては、以下のうち１つ以上が適用され得る。決定動作、生成動作および選択動作は、フィードバック制御信号およびサンプリング信号に応じて動的に実行され得る。起動信号のセットは、コンパレータのバンクのうち複数のコンパレータを選択的に起動させるために、コンパレータのバンクに供給することができ、変化率およびウィンドウ位置はフィードバック制御信号に応じたものにすることができる。フィードバック制御信号は、変換の一環として供給することができる。変換はさらに、アナログ信号のうち少なくともウィンドウ処理された部分のデジタルバージョンを供給するためにコンパレータのバンクからの出力を復号することと、フィードバック制御信号としてウィンドウコントローラにデジタルバージョンをフィードバックすることと、フィードバック制御信号およびサンプリング信号に応じて、ウィンドウ処理された部分を供給するためにサンプリングウィンドウを動的に調整することとを含む。サンプリングウィンドウはウィンドウ位置に応じて対称的に位置決めすることができる。サンプリングウィンドウはウィンドウ位置に応じて非対称的に位置決めすることができる。サンプリングウィンドウは、低損失チャネルの場合には、変化率に応じてフルスケールにされてもよい。サンプリングウィンドウは、高損失チャネルの場合には、変化率に応じてフルスケール未満にされてもよい。
【００１１】
図面の簡単な説明
添付の図面は例示的な装置および／または方法を示す。しかしながら、添付の図面は、添付の特許請求の範囲を限定するものと解釈されるべきではなく、説明および理解だけを目的としたものである。
【図面の簡単な説明】
【００１２】
【図１】例示的なカラム型フィールドプログラマブルゲートアレイ（「ＦＰＧＡ」（Field Programmable Gate Array））アーキテクチャを示す簡略ブロック図である。
【図２】例示的なシリアライザ・デシリアライザ（「ＳＥＲＤＥＳ」）を示すブロック／回路図である。
【図３】例示的なフラッシュアナログ・デジタル変換器（「ＡＤＣ」）を示すブロック／回路図である。
【図４】例示的なウィンドウ処理フローを示す図解フロー図である。
【図５】チャネルの例示的なインパルス応答を示すグラフ図である。
【図６】例示的なウィンドウコントローラを示すブロック図である。
【図７】例示的なウィンドウ処理されたアナログ・デジタル変換フローを示すフロー図である。
【発明を実施するための形態】
【００１３】
詳細な説明
以下の説明においては、多くの具体的な詳細は、この明細書中に記載される具体例をより充分に説明するために記載されている。しかしながら、１つ以上の他の例および／またはこれらの例の変形例が、以下に記載されるすべての具体例なしでも実施され得ることが当業者にとって明らかになるはずである。他の場合には、この明細書中における例の説明が不明瞭にならないように、周知の特徴は詳細には説明されていない。説明を容易にするために、さまざまな図において同じ構成要素を指すのに同じ番号表示が用いられているが、代替例においては、構成要素は異なっている可能性もある。
【００１４】
いくつかの図において例示的に示された例を説明する前に、さらなる理解のために一般的な概要が紹介される。先に記載されたように、これまで、高速アナログ・デジタル変換では、フラッシュアナログ・デジタル変換器（「ＡＤＣ」）を用いると電力が著しく消費されていた。このような電力消費を削減するために、以下に記載されるフラッシュＡＤＣは、動作中であるがサンプリングサイクルまたはサンプリング位相中ではないコンパレータを動的にウィンドウ処理する。ＡＤＣベースの直列送受信機または受信機においては、ＡＤＣダイナミックレンジの一部だけが、何らかの動作中にサンプル間で用いられてもよい。以下にさらに詳細に記載されるように、受信機アーキテクチャは、消費電力を減らすためにダイナミックレンジのこの限られた用途を利用することができる。チャネル損失が高い場合、アナログ信号は、単に、現在のサンプルからすぐ次のサンプルまでＡＤＣ信号範囲の一部を横切るだけであってもよく、このため、動的なウィンドウ処理によってＡＤＣのダイナミックレンジのサブレンジだけが瞬間的に用いられてもよい。チャネル損失が低い場合、信号対雑音比が高くなる可能性があり、このため、ＡＤＣの分解能を小さくすることができる。
【００１５】
高周波スペクトル成分の高速サンプリングを概略的に説明しているが、以下の説明は、信号スペクトル成分がＡＤＣナイキスト（Nyquist）帯域に対して低周波数で集中している他の分野に適用されてもよい。上述の一般的な理解に留意しつつ、フラッシュＡＤＣのさまざまな例を以下に概略的に記載する。
【００１６】
上述の例の１つ以上が特定タイプのＩＣを用いてこの明細書中において記載されているので、このようなＩＣの詳細な説明を以下に記載する。しかしながら、他のタイプのＩＣがこの明細書中に記載された技術のうち１つ以上からも利益を得る可能性のあることが理解されるはずである。
【００１７】
プログラマブルロジックデバイス（「ＰＬＤ」（Programmable logic device））は、指定された論理関数を実行するようにプログラムすることができる周知のタイプの集積回路である。或るタイプのＰＬＤ、すなわち、フィールドプログラマブルゲートアレイ（「ＦＰＧＡ」）は、典型的には一連のプログラマブルタイルを含む。これらのプログラマブルタイルは、たとえば、入出力ブロック（「ｌＯＢ」（input/output block））、構成可能なロジックブロック（「ＣＬＢ」（configurable logic block））、専用のランダムアクセスメモリブロック（「ＢＲＡＭ」（random access memory block））、乗算器、デジタル信号処理ブロック（「ＤＳＰ」（digital signal processing block））、プロセッサ、クロックマネージャ、遅延ロックループ（「ＤＬＬ」（delay lock loop））などを含み得る。この明細書中において用いられる場合、「含む（「include」および「including」）」は限定されることなく「含む」ことを意味する。
【００１８】
各々のプログラマブルタイルは、典型的には、プログラム可能な相互接続およびプログラマブルロジックをともに含む。プログラム可能な相互接続は、典型的には、プログラム可能な相互接続ポイント（「ＰＩＰ」（programmable interconnect point））によって相互接続されるさまざまな長さを有する多数の相互接続ラインを含む。プログラマブルロジックは、たとえば、関数発生器、レジスタ、演算論理などを含み得るプログラマブル素子を用いてユーザ設計のロジックを実現する。
【００１９】
プログラム可能な相互接続およびプログラマブルロジックは、典型的には、プログラマブル素子がどのように構成されるか定義する内部構成メモリセルに対して構成データのストリームをロードすることによってプログラムされる。構成データは、メモリから（たとえば外部ＰＲＯＭから）読出すかまたは外部装置によってＦＰＧＡに書込むことができる。次いで、個々のメモリセルの集団状態によってＦＰＧＡの機能が決定される。
【００２０】
別のタイプのＰＬＤは、コンプレックス・プログラマブル・ロジック・デバイスまたはＣＰＬＤ（Complex Programmable Logic Device）である。ＣＰＬＤは２つ以上の「機能ブロック」を含む。これら２つ以上の「機能ブロック」はともに接続され、さらに、相互接続スイッチマトリクスによって入出力（「Ｉ／Ｏ」）リソースに接続される。ＣＰＬＤの機能ブロックは各々、プログラマブルロジックアレイ（「ＰＬＡ」（Programmable Logic Array））デバイスおよびプログラマブルアレイロジック（「ＰＡＬ」（Programmable Array Logic））デバイスにおいて用いられるものと同様の２レベルＡＮＤ／ＯＲ構造を含む。ＣＰＬＤにおいては、構成データは、典型的には、不揮発性メモリにオンチップで格納される。いくつかのＣＰＬＤにおいては、構成データは、不揮発性メモリにオンチップで格納され、次いで、初期構成（プログラミング）シーケンスの一部として揮発性メモリにダウンロードされる。
【００２１】
これらのすべてのプログラマブルロジックデバイス（「ＰＬＤ」（programmable logic device））のために、デバイスの機能が、その目的のためにデバイスに与えられるデータビットによって制御される。データビットは、揮発性メモリ（たとえばＦＰＧＡおよびいくつかのＣＰＬＤにおけるようにスタティックメモリセル）、不揮発性メモリ（たとえばいくつかのＣＰＬＤにおけるようにＦＬＡＳＨメモリ）、または他のタイプのメモリセルに格納することができる。
【００２２】
他のＰＬＤは、プログラム可能な態様でデバイス上のさまざまな素子を相互接続する金属層などの処理層を適用することによってプログラムされる。これらのＰＬＤはマスクプログラマブルデバイスとして公知である。ＰＬＤはまた、他の方法で、たとえばヒューズ技術またはアンチヒューズ技術を用いて、実現することができる。「ＰＬＤ」および「プログラマブルロジックデバイス」という語は、これらの例示的なデバイスだけでなく、部分的にのみプログラム可能である網羅的なデバイスをも含むが、これらに限定されない。たとえば、あるタイプのＰＬＤは、ハードコード化されたトランジスタロジックと、プログラム可能な態様でハードコード化されたトランジスタロジックを相互接続するプログラム可能なスイッチ構造との組合せを含む。
【００２３】
上述のとおり、高度なＦＰＧＡは、いくつかの異なるタイプの配列されたプログラマブルロジックブロックを含み得る。たとえば、図１は、多数のさまざまなプログラマブルタイルを含むＦＰＧＡアーキテクチャ１００を示す。多数のさまざまなプログラマブルタイルは、マルチギガビット送受信機（「ＭＧＴ」（multi-gigabit transceiver））１０１と、構成可能なロジックブロック（「ＣＬＢ」（configurable logic block））１０２と、ランダムアクセスメモリブロック（「ＢＲＡＭ」（random access memory block））１０３と、入出力ブロック（「ｌＯＢ」（input/output block））１０４と、構成およびクロッキングロジック（「ＣＰＮＦＩＧ／ＣＬＯＣＫＳ」（configuration and clocking logic））１０５と、デジタル信号処理ブロック（「ＤＳＰ」（digital signal processing block））１０６と、特化された入出力ブロック（「Ｉ／Ｏ」（input/output））１０７（たとえば、構成ポートおよびクロックポート）と、デジタルクロックマネージャ、アナログ・デジタル変換器、システム監視ロジックなどのその他のプログラマブルロジック１０８とを含む。いくつかのＦＰＧＡはまた、専用のプロセッサブロック（「ＰＲＯＣ」（processor block））１１０を含む。
【００２４】
いくつかのＦＰＧＡにおいては、各々のプログラマブルタイルは、各々の隣接するタイルにおいて対応する相互接続エレメント間において規格化された接続部を有するプログラム可能な相互接続エレメント（「ＩＮＴ」（interconnect element））１１１を含む。したがって、ともに採用されているプログラム可能な相互接続素子は、図示されたＦＰＧＡのためのプログラム可能な相互接続された構造を実現する。プログラム可能な相互接続素子１１１はまた、図１の一番上に含まれる例によって示されるように、同じタイル内におけるプログラマブルロジック素子間の接続を含む。
【００２５】
たとえば、ＣＬＢ１０２は、ユーザロジックに加えて単一のプログラム可能な相互接続素子（「ＩＮＴ」）１１１を実現するようにプログラムすることができる構成可能なロジック素子（「ＣＬＥ」（configurable logic element））１１２を含み得る。ＢＲＡＭ１０３は、１つ以上のプログラム可能な相互接続素子に加えて、ＢＲＡＭロジック素子（「ＢＲＬ」（BRAM logic element））１１３を含み得る。典型的には、タイルに含まれる相互接続素子の数は、タイルの高さに左右される。図示される例においては、ＢＲＡＭタイルは５つのＣＬＢと同じ高さを有するが、他の数（たとえば４つ）のタイルを用いることもできる。ＤＳＰタイル１０６は、適切な数のプログラム可能な相互接続素子に加えて、ＤＳＰロジック素子（「ＤＳＰＬ」（DSP logic element））１１４を含み得る。ＩＯＢ１０４は、たとえば、プログラム可能な相互接続素子１１１の１つのインスタンスに加えて、入出力ロジック素子（「ＩＯＬ」）１１５の２つのインスタンスを含み得る。当業者にとって明らかになるように、たとえばＩ／Ｏロジック素子１１５に接続された実際のＩ／Ｏパッドは、典型的には、入出力ロジック素子１１５の区域に制限されない。
【００２６】
図示される例においては、（図１に示される）ダイの中心付近における水平な区域は、構成、クロックおよび他の制御ロジックのために用いられる。この水平な区域またはカラムから延びる垂直なカラム１０９はＦＰＧＡの幅にわたってクロックおよび構成信号を分散させるために用いられる。
【００２７】
図１に示されるアーキテクチャを利用するいくつかのＦＰＧＡは、ＦＰＧＡの大部分を構成する規則的な柱状構造を分裂させる付加的なロジックブロックを含む。付加的なロジックブロックは、プログラム可能なブロックおよび／または専用のロジックであってもよい。たとえば、プロセッサブロック１１０は、ＣＬＢおよびＢＲＡＭのいくつかのカラムにまたがっている。
【００２８】
なお、図１が例示的なＦＰＧＡアーキテクチャだけを示すように意図されていることに留意されたい。たとえば、図１の一番上に含まれる行におけるロジックブロックの数、行の相対的な幅、行の数および順序、行に含まれるロジックブロックのタイプ、ロジックブロックの相対的なサイズ、ならびに、相互接続／ロジックの実現例は、単に例示的なものに過ぎない。たとえば、実際のＦＰＧＡにおいては、ユーザロジックを効率的に実現し易くするために、典型的には、ＣＬＢが現われるところであればどこであっても、ＣＬＢの２つ以上の隣接する行が含まれている。但し、隣接するＣＬＢ行の数はＦＰＧＡの全体的なサイズに応じて異なっている。
【００２９】
図２は、ＦＰＧＡ１００または他の集積回路などの例示的なシリアライザ・デシリアライザ（「ＳＥＲＤＥＳ」）２００を示すブロック／回路図である。ＳＥＲＤＥＳ２００は高速動作のためのものである。高速動作では、一般的には、毎秒少なくとも１０ギガ・サンプルを意味する。
【００３０】
この例においては、受信機ドライバ２０１は、差動入力２１１を受信するために２つのチャネルに結合される。受信機ドライバ２０１はアナログ信号２１２を出力してもよい。このアナログ信号２１２は、共通の入力ノード２１０に供給されて、さらに、動的にウィンドウ処理されたアナログ・デジタル変換器（「ＡＤＣ」）２０２に入力される。理想的な環境または無損失環境においては、差動入力２１１は、送信機によって最初に送信された時と同じ電圧範囲を有するだろう。しかしながら、従来どおり、差動入力２１１は、送信機から受信機ドライバ２０１までの送信中に減衰される。それらの方針に従うと、このような減衰は２０デシベルよりも高い可能性がある。明確にするためにこの明細書中においてを一例として差動シグナリング説明しているが、たとえばシングルエンドのシグナリングなどの他のタイプのシグナリングが以下の説明に従って用いられてもよい。
【００３１】
このような減衰された差動入力２１１のために、サンプル間の最大偏差量は、たとえば無損失環境においては、実質未満である。従来、差動入力２１１は、ＱＡＭ形式、ＱＰＳＫ形式または信号操作の他の形式などの符号化のなんらかの形式で変換された信号である。このため、サンプル間は、符号間として、または符号化の他の何らかの形式として見なされてもよい。しかしながら、一般にＡＤＣ２０２の場合、これは、アナログ信号をデジタル信号に変換するための、現在のステップから次のステップまでのステップの最大数が、大幅に減衰された信号の場合には無損失信号の場合よりも実質的に少なくなることを意味している。
【００３２】
ＡＤＣ２０２はサンプリング信号を受信するように結合されてもよく、たとえば、クロックパターンを有してもよい。この例においては、このようなサンプリング信号はクロック信号２０９である。ＡＤＣ２０２は、フラッシュ、直接変換または並列ＡＤＣとして公知であるものであってもよく、すなわち、ＡＤＣは、高速動作用のコンパレータのバンクを有する。残念ながら、これは、従来、高電力消費を意味するものであった。しかしながら、以下においてさらに詳細に記載されるように、消費される電力量を減らすためにウィンドウ処理を用いてもよい。
【００３３】
電力消費量を減らすことにより、ＡＤＣ２０２は、高速ＳＥＲＤＥＳが求められているが電力消費によって性能が著しく制限されている応用例において用いられてもよい。言いかえれば、ＡＤＣ２０２は、高性能および低電力消費の両方をもたらすために用いられてもよい。使用例として、ＳＥＲＤＥＳが用いられ得る他の応用例の中でも特に、基地局、ルータ、光トランスポートネットワークまたは有線トランスポートネットワーク、およびバックプレーンが含まれ得る。
【００３４】
ＡＤＣ２０２はシリアル信号２１３を出力し、このシリアル信号２１３は信号処理および並列化ブロック２０３に供給されてもよい。信号処理および並列化ブロックは、データをそこに入力するのにクロック信号２０９で計時されてもよく、データをそこから出力するのにクロック信号２１５で計時されてもよい。任意には、信号処理および並列化ブロック２０３はクロックデータ回復（「ＣＤＲ」（clock data recovery））のために構成されてもよい。信号処理および並列化ブロック２０３は並列信号２１４を出力してもよい。
【００３５】
この時点では、ＡＤＣ２０２への入力よりも前には、アナログ前処理がアナログ信号２１２に対してほとんどもしくは全くなされないことに留意されたい。言いかえれば、たとえばこの明細書中に記載されるようにＡＤＣのウィンドウ処理を行うことにより、受信機ドライバ２０１の出力とＡＤＣ２０２の共通の入力ノード２１０との間にはアナログ信号処理ブロックが介在しないかもしれない。当然ながら、たとえば火花を減らすために、トラックおよびホールド回路などの何らかのアナログ処理回路類が受信機ドライバ２０１とＡＤＣ２０２との間に結合されてもよい。
【００３６】
受信機ドライバ２０１とＡＤＣ２０２との間に回路類がほとんどもしくは全く介在していないことにより、回路オーバーヘッドおよび電力消費が削減され、より大きなスループットを得ることが容易になり得る。これにより、また、アナログドメインの代わりにデジタルドメインにおいて実行される信号処理が容易になり得る。デジタル等化およびデジタルデータ回復などのデジタル処理は、たとえばＳＥＲＤＥＳによって用いられてもよいが、より高いフレキシビリティ、リソグラフィの漸進的な小規模化に合わせたデジタル電力使用および半導体面積のスケーリング、設計ポーティングにおける効率、ならびに／またはテスト容易性の改善などを提供し得る。これらの方針に従って、ＡＤＣ２０２は、以下にさらにより詳細に記載されるように、現在のサンプルまたは瞬間のサンプル、たとえば、現在のシンボルまたは時間フレーム、さらには１つ以上のすぐ次のサンプルまたは後続のサンプルをもカバーするウィンドウ処理を用いてもよい。消費電力を減らすために、コンパレータのウィンドウ処理、さらには、以下に記載されるようなコンパレータの他の選択的な起動が用いられてもよい。動作状態であるコンパレータについてこのようなウィンドウ処理および／または選択を行うことにより、フラッシュＡＤＣ２０２の入力キャパシタンスをさらに低減させ得る。
【００３７】
ＡＤＣ２０２は、現在のサンプルおよび次のサンプルをカバーするウィンドウサイズを有するように構成されてもよい。この場合、このような次のサンプルは、現在のサンプルから１ステップ以上離れていてもよい。別の例においては、ＡＤＣ２０２は、現在のサンプルおよび複数の後続のサンプルをカバーするウィンドウサイズを有するように構成されてもよい。このようなウィンドウサイズに関連付けられたこのようなウィンドウは、現在のサンプルのしきい値に合わせてセンタリングされ得るが、このようにセンタリングされる必要はない。別の例においては、このようなウィンドウは、変化の方向に応じて現在のサンプルのこのようなしきい値に対して非対称的に配向されてもよい。このため、一般的には、ＡＤＣダイナミックレンジの一部だけがＳＥＲＤＥＳ受信機においてサンプル間で使用され得ることが理解されるはずである。このため、動的にウィンドウ処理することにより、消費電力を削減するために、フラッシュＡＤＣにおけるコンパレータの一部だけが一度に起動され、このようなコンパレータの別の部分がこの時間中に停止させられてもよい。これらの方針に沿って、応用例においては、アナログサンプルをデジタルサンプルに変換する間、コンパレータの多くを停止させてもよい。たとえば、コンパレータのバンクのうちコンパレータの少なくとも８０パーセントは、サンプリングサイクル中には非動作状態であってもよい。当然ながら、停止させられるかまたは非動作状態にされる可能性のあるコンパレータの数は応用例ごとに異なっていてもよく、少なくとも８０パーセントの例が、応用例に応じて異なる可能性があるように、より大きくなり得るかまたは小さくなり得る。したがって、以下において一般的用語を用いてさまざまな応用例を説明する。
【００３８】
図３は、例示的なフラッシュＡＤＣ３００を示すブロック／回路図である。ＡＤＣ３００は図２のＡＤＣ２０２であってもよい。１０ＧＨｚ以上などの高周波での動作のためにフラッシュＡＤＣの一例が用いられるとしても、フラッシュＡＤＣよりも低周波数の動作に関連付けられ得るように、他のタイプのＡＤＣが用いられ得ることが理解されるはずである。さらに、シンボルレートでサンプリングすると想定される場合であっても、概してナイキスト速度での、またはナイキスト速度付近でのオーバーサンプリングまたはサブサンプリングまたはサンプリングが用いられ得ることが理解されるはずである。
【００３９】
ＡＤＣ３００は、アナログ信号を受信するように結合され得る共通の入力ノード２１０を有してもよい。ＡＤＣ２００はＮビット変換器であってもよい。この場合、Ｎは１よりも大きい正の整数である。これらの方針に従うと、コンパレータ３１０のバンクは２Ｎ−１のコンパレータ３１２を含んでもよい。コンパレータ３１２の各々の入力は、この例においては正の入力ポートであって、共通の入力ノード２１０に結合されてもよい。この例においては、共通の入力ノード２１０がコンパレータ３１２の正の入力ポートに結合される。しかしながら、別の構成においては、共通の入力ノード２１０がコンパレータ３１２の負の入力ポートに結合されてもよい。
【００４０】
コンパレータ３１２は、縦続接続された広帯域および低利得の段を用いて形成されてもよい。コンパレータ３１２は、低電圧オフセットを有してもよく、この場合、各々のコンパレータ３１２の入力オフセットはＡＤＣ３００のＬＳＢよりも小さい。概して各々のコンパレータ３１２の端部における再生式ラッチまたは動的ラッチを用いて、その結果を格納および出力してもよい。このようなラッチは各々、正のフィードバックを有してもよく、このため、末端状態または出力は、強制的に論理１または論理０にされる。このようなコンパレータは、公知であるので、この明細書中においては不必要に詳細には説明されない。
【００４１】
抵抗ラダー３１０は、基準電圧源３０３と接地３０２との間において直列に結合された２＾Νのレジスタ３０４を含み得るものであって、コンパレータ３１０のバンクに結合された抵抗器デバイダまたは分圧器ネットワークである。より特定的には、直列に隣接する対の抵抗器３０４の間にはノードまたはタップ３０５があってもよい。タップ３０５は、コンパレータ３１２の入力ポートにそれぞれ結合されてもよい。この例においては、タップ３０５は、コンパレータ３１２の負のポートにそれぞれ結合される。しかしながら、別の構成においては、タップ３０５は、それぞれ、コンパレータ３１２の正のポートに結合されてもよい。それらの方針に沿って、抵抗器３０４は各々、タップ３０５からコンパレータ３１２に供給される基準電圧が、次にすぐ下にあるタップ３０５から次にすぐ下にあるコンパレータ３１２に供給される基準電圧よりも大きい１最下位ビット（「ＬＳＢ」（least significant bit））となるように、抵抗を有してもよい。
【００４２】
コンパレータ３１２は、たとえばクロック信号２０９に関連付けられたサンプリング位相中にサンプリングされる場合、アナログ入力電圧が基準電圧入力より大きい場合に出力される論理１を生成してもよく、アナログ入力電圧が基準電圧入力以下である場合に論理０を出力してもよい。このため、たとえば、Ｍ＋１およびＭのコンパレータ３１２の基準電圧３０３−（Ｍ＋１）および基準電圧３０３−Ｍが、アナログ電圧入力ノード２１０におけるアナログ入力電圧よりも、それぞれ、大きい場合および小さい場合、Ｍ＋１から２Ｎ−１のコンパレータ３１２は各々、論理０を出力してもよく、１からＭのコンパレータ３１２は各々、論理１を出力してもよい。コンパレータ３１２の出力は、このため、サーモメータデコーダ３２０に入力されるデジタルサーモメータコード３１６を集合的に生成してもよい。任意には、後に２進数に復号されるグレーコード符号化が用いられてもよい。
【００４３】
デジタルサーモメータコード３１６に応じて、サーモメータデコーダ３２０は、デジタルコードまたはデジタルコード化された記号３１７を生成してもよい。デジタルコード３１７はＮビット幅であってもよく、等化および決定モジュール３１８に入力として提供するためにＮビット幅の直列出力として供給されてもよい。デジタルコード３１７に応じて、等化および決定モジュール３１８は直列デジタル出力２１３を生成してもよい。
【００４４】
デジタルサーモメータコード３１６が１つ以上の論理１から１つ以上の論理０に変化する時点および位置は、概して、抵抗ラダー３１０の粒度に従ってアナログ入力電圧が位置付けられる箇所である。これは、アナログ入力電圧が、このようなしきい値アナログ電圧よりも高いすべての基準電圧入力よりも小さくなる位置として解釈され得るしきい値アナログ電圧と称されてもよい。しかしながら、以下にさらにより詳細に記載されるように、多くの場合には、入力アナログ電圧を処理するためにすべてのコンパレータを動作状態にする必要はなく、このため、動的なウィンドウ処理を用いて、このようなコンパレータ３１２のうちのいくつかを選択的に起動しつつ、このようなコンパレータ３１２のうち他のコンパレータ３１２を維持または停止させてもよい。
【００４５】
クロック信号２０９などのサンプリング信号はウィンドウコントローラ３１５に供給されてもよい。ウィンドウコントローラ３１５はさらに、フィードバック制御信号３１９を受信するように結合されてもよい。ウィンドウコントローラ３１５の出力は、それぞれコンパレータ３１２に供給された複数の起動／停止信号３１１−１から３１１−（２Ｎ−１）「（起動／停止信号３１１」）であってもよい。起動／停止信号３１１は、関連付けられたコンパレータ３１２を接地および／もしくは供給電圧に結合するか、または接地および／もしくは供給電圧から分離するためのものであってもよく、コンパレータラッチ回路を起動するかまたは停止させるためのものであってもよく、または、コンパレータ３１２のうちウィンドウ処理されたサイズの第２の部分を起動させるかまたは動作状態で維持しつつ、コンパレータ３１２の第１の部分を停止させることによって電力を節約するために用いられるものであってもよい。
【００４６】
限定ではなく例示を明確にするために、起動／停止信号３１１が位相信号またはサンプリング信号として供給されると想定されるものとする。このため、たとえば、コンパレータ３１２にアサートされたサンプリング信号３１１が供給される場合、このようなコンパレータ３１２は動作状態である。動作状態では、このようなコンパレータ３１２は、アクティブなサンプリング信号３１１に応じて、静的なまたは少なくとも実質的に静的な基準入力電圧に対するアナログ入力電圧の状態の変化を示すために、その１つ以上のトランジスタを遷移させてもよい。
【００４７】
しかしながら、たとえば、コンパレータ３１２にデアサートまたは非アサートされたサンプリング信号３１１が供給される場合、このようなコンパレータ３１２は停止した状態または非動作状態になる。非動作状態では、このようなコンパレータ３１２は、デアサートされたサンプリング信号３１１によって有効には計時されず、このため、その１つ以上のトランジスタが遷移しない可能性がある。アナログ・デジタル変換のための未使用のコンパレータ３１２のトランジスタの遷移を妨げることにより、たとえば、アサートされたサンプリング信号３１１をこのようなコンパレータ３１２すべてに受信させる場合と比べて、このような変換のために消費される電力がより少なくなる。さらに、このようなコンパレータ３１２を停止の際に電力および／または接地から分離させないことにより、このようなコンパレータ３１２は、アナログ・デジタル変換のために使用できる準備が整った際に直ちに起動され得る。これらの方針に沿って、このようなコンパレータ３１２は高速サンプリングのために動作させてもよく、このため、動的に動作させてもよい。このため、電流をコンパレータ３１２に送ったり止めたりするのではなく、または、このようなコンパレータ３１２のバックエンドにおいて動的なラッチを起動させたり停止させたりするのではなく、このような動的なコンパレータに対するクロック起動または停止入力は、以下にさらにより詳細に記載されるように、消費電力を減らすようにオンまたはオフにされ得る。フラッシュＡＤＣコンパレータを選択的に使用不可にするかまたはオフにすることについての例がこの明細書中に提供されているが、ＡＤＣコンパレータを使用不可にするためのこれらまたは他の方法についてのこれらまたは何らかの組合わせが使用され得ることが認識されるはずである。
【００４８】
この局面においては、入力アナログ電圧が、異なる出力を有する垂直ラダーネットワークまたはバンクにおいて、隣接するコンパレータ３１２に基づいて、識別されたしきい値電圧位置を有し得ることが認識されるべきである。このような位置が２Ｎ−１コンパレータ３１２のちょうど中間にあるとすれば、一般的には、コンパレータ３１２の半分が論理１を出力し、コンパレータ３１２の残り半分が論理０を出力するだろう。しかしながら、あるサンプルから次のサンプルまでのステップサイズでは、それほど多くのコンパレータを同時に動作状態にする必要はないかもしれない。アナログ信号の変化率と、任意にはこのような変化の方向とを識別することにより、たとえばサンプリング位相ごとにコンパレータ３１２のすべてまたはコンパレータ３１２の半分を用いる場合よりも、サンプリング位相ごとにアナログ入力電圧をサンプリングする場合の方が、用いられるコンパレータ３１２のサブセットが有意により小さくなるように、ウィンドウサイズが決定され得る。さらに、このようなウィンドウの位置は、このようなしきい値アナログ電圧の現在の位置に対して位置決めされ得るものであって、これにより、すぐに次のサンプリング位相中に得られるかまたは１セットのすぐに次のサンプリング位相中に得られる次のサンプルのための準備が整うようにすることができる。しきい値アナログ電圧位置に対するウィンドウのこの位置決めは対称的であってもよく、またはこのような位置に合わせてセンタリングされてもよく、または、このような位置に対して非対称的に上方もしくは下方に位置決めされてもよい。ウィンドウの位置決めは、このため、現在のしきい値アナログ電圧位置やこのようなアナログ電圧入力の変化方向を含んでいてもよく、さらには、チャネル幅は、サンプル間で、または多種多様な連続するサンプルもしくはｄＶ／ｄｔにわたってアナログ電圧入力変化率に応じたものであってもよく、またはこれらの１つ以上の組合せであってもよい。
【００４９】
図４は、例示的なウィンドウ処理フロー４００を示す図解フロー図である。ウィンドウ処理フロー４００は、図３のウィンドウコントローラ３１５の動作のためのものであってもよく、このため、ウィンドウ処理フロー４００は図３および図４を同時に参照しながら説明される。
【００５０】
初期段階または間隔４０１中に、ウィンドウコントローラ３１５は、アサートされたサンプリング信号３１１により、コンパレータ３１０のバンクのうちコンパレータ３１２をすべて動作状態にしてもよい。限定ではなく例示を明確にするために、Ｎは６に等しいものと想定される。しかしながら、他の例においては、Ｎについては他の値が用いられてもよい。これにより、フルスケールのサンプリングが初期のサンプリング間隔４０１中に実行される。これは、限定ではなく例示を明確にするために、如何なるアナログ入力が用いられる場合であっても、例示的なアナログ電圧信号４１０によって概略的に示されるようなアナログ入力の初期のサンプリングについてのデフォルト状態であってもよい。
【００５１】
間隔４０１中に、この例においては６４ビットのデータであるデータの２Ｎビット４１５はすべて、たとえば概略的にウィンドウ４２５−１として示されるようなフルスケールのサンプリングウィンドウに応じてサーモメータデコーダ３２０に供給され得る。しかしながら、間隔４０１の後、仮の間隔４０２が直後に続くかもしれない。アナログ電圧信号４１０についてより多くの情報が得られるので、仮の間隔４０２のウィンドウ４２５−２によって概略的に示されるように、サンプリングウィンドウはサイズが狭くされてもよく、または小さくされてもよい。時間の経過に応じて、たとえばアナログ電圧信号４１０などのアナログ入力信号についてのより多くの信号情報が得られ、時間の経過に応じた電圧の最大変化、すなわちｄＶ／ｄｔ、が繰り返し決定され得る。この決定は、数学的には、フルスケールサンプリングから始まり、ウィンドウ４２５−２によって概略的に示されるように、先細のウィンドウに関連付けられ得る先細のライン４１６および４１７によって概略的に示されるように、実質的により狭いサンプリングサイズにまで進められる。先細のライン４１６および４１７が概略的に対称的かつ線形として示されている場合であっても、他の構成においては、このような先細形状は非対称的および／または非線形であってもよい。しかしながら、限定ではなく例示を明確にするために、対称性および線形性が想定されるだろう。
【００５２】
最大のｄＶ／ｄｔが決定された後、ウィンドウサイズ４１２は、仮の間隔４０２の直後に続く最後の間隔４０３中にアナログ入力電圧の後続のサンプリングのためにすぐに分割されてもよい。対称性が想定されていたとしても、＋ｄＶ／ｄｔが−ｄＶ／ｄｔと同じであるかまたは−ｄＶ／ｄｔとは異なる可能性があることが理解されるはずである。すなわち、電圧の階段的変化は、アナログ入力信号の上昇方向および低下方向に関して異なっていてもまたは同じであってもよい。部分的なスケールウィンドウサイズは、ウィンドウ４２５−３によって概略的に示されるように、最後の間隔４０３中にアナログ電圧信号４１０のサンプリングの残りに対して用いられてもよい。最後の間隔４０３中に、ウィンドウサイズ４１２に関してウィンドウサイズが定まり、ウィンドウ４２５−３がアナログ電圧信号４１０の直近の最後のコード位置に合わせてセンタリングされ、かつ当該コード位置で追跡されてもよい。この例においては、縮小されたウィンドウサイズ４１２は約１６個のセグメントであって、実質的に６４セグメントのフルスケールのウィンドウサイズから縮小されたものである。しかしながら、他の例におけるこのような縮小されたウィンドウサイズ４１２は、より小さな縮小されたサンプリングウィンドウと合計サンプリングセグメントとの比率を有する可能性がある。縮小量はアプリケーションごとに異なっていてもよい。たとえば、低チャネルまたは無損失チャネルにおいては、中間スケールコンパレータだけが用いられてもよい。
【００５３】
このように決定されたウィンドウサイズ４１２をさらに縮小する一方法として、当該ウィンドウサイズ４１２に跨るサンプル間隔の数を減らすことが挙げられる。たとえば、ウィンドウサイズは、現在のサンプルに加えてこのような現在のサンプルからのステップの数ｋをカバーするのに十分に広いものであってもよい。この場合、このようなステップは各々、多くても最大ｄＶ／ｄｔである。数ｋは１よりも大きい整数であり得る。数ｋが減らされると、すなわち、縮小されたウィンドウサイズ４２５−３が現在位置からより少数の後続のステップをカバーする場合、ウィンドウサイズ４１２が同様に縮小されてもよい。縮小されたウィンドウサイズ４２５−３によってカバーされる２つ以上のステップまたはサンプルを備える理由として、フィードバック制御信号３１９の生成に関連付けられる時間遅延が挙げられる。これにより、フィードバック制御信号３１９を生成するためにフィードバック経路を短くすることによって、数ｋが小さくされてもよい。
【００５４】
さらに、たとえばアナログ電圧信号４１０などのアナログ信号は、変化の方向に対して先験的に知られているかまたは予測可能である場合、ウィンドウ４２５−３は、たとえば、アナログ電圧信号４１０の現在位置に対して非対称的に位置決めされてもよい。たとえば、ウィンドウ４２５−３Ａは、概略的には、アナログ電圧信号４１０の電圧の上昇および下降の理由となる非対称的に位置決めされたウィンドウを示す。このため、ウィンドウ４２５−３Ａは、ウィンドウ４２５−３の場合と同様に、アナログ電圧信号４１０の現在位置に合わせてセンタリングされないが、アナログ電圧信号４１０の現在位置に対して中心から外され、これにより、アナログ電圧信号４１０の上昇方向にある１つ以上の次のステップまたはサンプルを捕捉するためにより多くのマージンが提供されるようにする。一方向から別の方向にわたってマージンを増加させるためのサンプリングウィンドウのこの非対称的位置を用いてｋを小さくしてもよい。高速ＡＤＣの場合、ウィンドウ処理は、精度を上げるように十分な帯域幅を提供するために２つ以上のサンプルまたはステップをカバーし得ることが理解されるはずである。ウィンドウ４２５−３Ａが上昇方向へのバイアスに関して例示的に示されている場合であっても、ウィンドウの非対称的な位置決めは、ウィンドウ４２５−３Ｄによって概略的に示されるように低下するアナログ電圧信号４１０のために同様に用いられてもよい。当然ながら、いくつかの場合には、アナログ電圧信号４１０に応じてサンプリングウィンドウ４２５−３が対称的に位置決めされ、他の場合には、アナログ入力信号の予測された挙動に応じてサンプリングウィンドウ４２５−３が非対称的に位置決めされる場合もあり得る。
【００５５】
デジタルコード３１７は、アナログ入力電圧の現在位置またはしきい値位置を示す。このため、１つのサンプルから次のサンプルまでは、デジタルコード３１７の如何なる変化も決定され得る。これにより、上述の例においては、６ビットのＡＤＣデジタルコード３１７は制御フィードバック信号３１９として供給されてもよい。ウィンドウコントローラ３１５は、信号履歴として連続的なＡＤＣデジタルコード３１７間における相違または相等性を決定するように構成されてもよい。この信号履歴は、正方向および負方向のいずれかまたは両方に対して、最大のｄＶ／ｄｔを決定するために一時的に格納されてもよい。このようなｄＶ／ｄｔはデジタルドメインにおける変化率を決定するためのものである。このような最大のｄＶ／ｄｔは各々、先に述べたように、カバーされるべきステップｋの数に合わせてウィンドウサイズを設定するのに用いられてもよい。
【００５６】
任意には、または付加的には、シリアルデジタルデータ２１３は、先に述べたように、制御フィードバック信号３１９を供給するために用いられてもよいが、シリアルデジタルデータ２１３の連続したサンプル間に相違または相等性があってもよい。この情報は、ＡＤＣデジタルコード３１７とは別個に、またはＡＤＣデジタルコード３１７に加えて、最大のｄＶ／ｄｔを決定するために用いられてもよい。概して、変化率ｄＶ／ｄｔが小さい場合、これに関連付けられるチャネルが高損失チャネルであると判断される可能性もある。しかしながら、変化率ｄＶ／ｄｔが大きい場合、これに関連付けられるチャネルが低損失チャネルであると判断される可能性もある。このため、ウィンドウ幅は変化の振幅および周波数の両方の関数であってもよい。さらに、ウィンドウ幅は、現在のサンプルがアナログ電圧信号に基づいたものであってもよい。たとえば、シヌソイドの場合、中間にあるサンプルからの偏位は、概して、このような信号の最上振幅または最下振幅における偏位よりもはるかに大きい。これらの方針に沿って、ウィンドウサイズは現在のサンプル位置に従って調整されてもよい。
【００５７】
当然ながら、さまざまなタイプの挙動をもつ多くのタイプのアナログ信号が存在する。たとえば、低損失チャネルにおいては、縮小されたウィンドウサイズは、フルスケールのウィンドウと比較して実質的に縮小されなくてもよい。それらの方針に沿って、間隔４０１中に、入力チャネルのプロファイルは、このような捕捉されたアナログ信号のデータプロファイルから、すなわち、ＡＤＣデジタルコード３１７および／またはシリアルデジタルデータ２１３によって示されるように、決定されてもよい。しかしながら、たとえば２０ｄＢ未満の減衰などのより低損失のチャネルの場合、同じＡＤＣ分解能は、たとえば、２０ｄＢよりも高い減衰などの高損失チャネルにおけるように、不要となるかもしれない。それらの方針に沿って、ウィンドウコントローラ３１５は、使用すべきウィンドウ分解能を決定するために、決定されたチャネルプロファイルを用いるように構成されてもよい。明確にするために、低損失チャネルおよび高損失チャネルだけがこの明細書中において説明される。しかしながら、これらの記述または他の記述が用いられてもよく、３つ以上のグループが用いられてもよい。たとえば、低損失チャネルは、コンパレータがより選択的に起動されるより大きいサイズのウィンドウを有してもよく、高損失チャネルは、含まれるすべてのコンパレータが起動される小さなサイズのウィンドウを有してもよい。大きいサイズのウィンドウのためにコンパレータをより選択的に起動させることにより、コンパレータがこのようなウィンドウ内においてウィンドウコントローラ３１５によって起動されるステップサイズＱが用いられてもよい。たとえば、入力のダイナミックレンジに応じて、ステップサイズＱは約４〜８であってもよく、これは、大きいウィンドウ内では、このようなウィンドウ内における４〜８つのコンパレータごとに１つのコンパレータが、電力消費を削減するために、このようなウィンドウに関連付けられるサンプリング信号３１１のサブセットをアサートすることによってウィンドウコントローラ３１１によって起動され得ることを意味する。
【００５８】
また、ウィンドウの非対称的な位置決めまたは歪みは、ウィンドウサイズが不所望に大きい場合に用いられてもよい。それらの方針に沿って、ＡＤＣ範囲またはビット範囲４１５における現在のサンプル位置は、次のサンプル位置を予測するために用いられてもよく、したがって、ウィンドウ４２５はウィンドウサイズを縮小するために斜めにされてもよい。さらに、データのプロファイルは非対称的なウィンドウの位置決めを示唆し得る。加えて、ウィンドウサイズが大きすぎる場合、または、非対称的な位置決めのせいでマージンを増大させてしまっている場合、このようなウィンドウ内でのコンパレータの選択的な起動を用いて消費電力を削減してもよい。たとえば、このようなウィンドウ内における他のすべてのコンパレータは、消費電力を削減するために、入力信号のダイナミックレンジに応じて、有効にデアサートされてもよい。
【００５９】
上述の説明に留意して、信号対雑音比（「ＳＮＲ」（signal-to-noise ratio））がモジュール３１８によって用いられてもよい。このため、デジタルサーモメータコード３１６のＳＮＲが等化および決定モジュール３１８を適切に動作させるのに十分となるように、十分な数のコンパレータがオンまたはオフにされ得る。それらの方針に沿うと、ＳＮＲが低すぎる場合、現在のサンプルまたは次のサンプルの変換には関与しないいくつかのコンパレータ３１２が、ノイズを減らしてＳＮＲを増加させるために、起動されてもよい。
【００６０】
図５は、チャネルの例示的なインパルス応答５００を示すグラフ図である。これは単にチャネルの例示的なインパルス応答であって、他の如何なるチャネルインパルス応答が用いられてもよい。チャネルインパルス応答は、一連の時間ドメイン値にチャネルの全周波数スペクトルを含み、さらに、サンプル間の最大電圧ステップを決定し、これにより、使用すべきウィンドウサイズを決定するために用いられてもよい。一般に、チャネルのインパルス応答は定常状態システムの場合にはさほど変化または変動しない。たとえば、バックプレーンは複数のコンピュータに結合されてもよい。コンピュータが追加されるか、取り外されるか、交換される場合、チャネル応答が異なるシステム構成に変更されてもよい。しかしながら、システム構成の場合、概して、チャネルインパルス応答は有意には変化しない。水平軸５０１は入力アナログ信号のサンプル数に関するものであり、垂直軸５０２は振幅に関するものである。
【００６１】
図３〜図５を同時に参照すると、電力効率を最大限にするために、コンパレータ３１２を何個オンにすべきかを認識することが有用であるかもしれない。このため、初期の間隔４０１中、チャネルインパルス応答は、たとえば、コンパレータ３１２のすべてを動作状態にした状態で決定されてもよい。予想される最大のコード間電圧ステップは、このチャネルインパルス応答から決定されてもよい。「予想される最大のコード間電圧ステップ」とは、概して、チャネルインパルス応答のためのＡＤＣコードに関する、１つのサンプルから隣接するサンプルにわたる最大ステップサイズを意味する。これは、また、最大の変化率を示し得る。言いかえれば、この予想される最大コード間電圧ステップでは、ウィンドウが中心に位置決めされると想定すると、最悪の事例をカバーするように最大電圧スパンを設定し得る。
【００６２】
図６は、図３のウィンドウコントローラ３１５であり得る例示的なウィンドウコントローラ６００を示すブロック図である。クロック信号２０９は、ウィンドウコントローラ６００を動作させるように当該ウィンドウコントローラ６００に供給され得る。しかしながら、明確にするために、クロック信号２０９の分布は例示的には示されない。ウィンドウコントローラ６００は、ウィンドウ内において起動されるべきコンパレータのサイズ、中心点および数、すなわち、後のＡＤＣ変換のためのウィンドウ内における粒度、を決定するように構成されてもよい。
【００６３】
この例においては、ウィンドウコントローラ６００は、電圧変化（「デルタ−Ｖ」）プロファイラ６０１、コンパレータバンク粒度ルックアップテーブル６０２、ウィンドサイズ・ルックアップテーブル６０３、ウィンドウ位置ターゲットジェネレータ６０４およびコンパレータ選択的起動ブロック６０５を含む。デルタ−Ｖプロファイラ６０１は、フィードバック制御信号３１９を受信するよう結合されてもよく、部分的にクロック信号２０９を用いて、このデジタル化されたフィードバック制御信号３１９からの２つ以上の値に応じて電圧変化率を決定するように構成されてもよい。この決定は、次のステップサイズに対する低周波数成分に対する影響を決定するための、２つ以上の現在および／または以前のサンプル値についてのｄＶ／ｄｔ分析および処理を含むが、これらに限定されない。たとえば、単一のトーンは、時間ｔにおけるＡｓｉｎ（２πｆｔ）としてその振幅（Ａ）および周波数（ｆ）に関して数学的に記述され得る。この信号の変化率はこの数学的記述またはＡ２πｆｃｏｓ（２πｆｔ）の導関数であり、これにより、最大変化率はΑ２πｆとなる。言いかえれば、最大変化率は振幅および信号周波数に比例する。
【００６４】
ウィンドサイズ・ルックアップテーブル（「ＬＵＴ」（look-up table））６０３は、デルタ−Ｖプロファイラ６０１から変化率出力６１１を受信するように結合されてもよい。ウィンドウサイズＬＵＴ６０３は、変化率出力６１１からの２つ以上のサンプル値を用いることによって決定され得る信号の最大変化率に基づいてウィンドウのサイズまたはスパンを決定するように構成されてもよい。たとえば、高い信号電力および変化率に関して上述したように、ウィンドウサイズはフルスケールであってもよい。
【００６５】
コンパレータバンク粒度ＬＵＴ６０２は変化率出力６１１を受信するように結合されてもよく、変化率出力６１１の１つ以上のサンプル値に応じてサンプリングウィンドウにわたって起動されるべきコンパレータの数を決定するように構成されてもよい。フラッシュＡＤＣシステムに元のシリアルビットストリームの正確なレプリカ、すなわち低ビットエラーレート（ＢＥＲ：bit error rate）のレプリカストリーム、を回復させるために、最小の信号対雑音比（「ＳＮＲ」）が、このようなシステムのデジタル・バックエンドに対する入力において維持されてもよい。たとえば、高信号電力であれば、サンプリングウィンドウにわたるコンパレータのサブセットだけがしきい値最小ＳＮＲを維持するために起動されてもよい。
【００６６】
任意には、ＬＵＴ６０２および６０３は、変化率出力６１１から得られるさまざまな値に関連付けられた粒度値の第１のセットを有し、変化率出力６１１から得られるさまざまな値に関連付けられたウィンドウサイズ値の第２のセットを有する単一のＬＵＴ６３０であってもよい。このため、このようなＬＵＴ６３０は、格納されたウィンドウ粒度値およびウィンドウサイズ値のそれぞれの対を有する可能性がある。
【００６７】
ウィンドウ位置ターゲットジェネレータ６０４は、フィードバック制御信号３１９を受信するように結合されてもよく、たとえば、このようなフィードバック制御信号３１９の２つ以上のサンプル値に応じてこのようなサンプリングウィンドウをセンタリングするために、サンプリングウィンドウについての目標位置を決定するように構成されてもよい。ウィンドウ位置ターゲットジェネレータ６０４は、現在位置と、このようなウィンドウ内における内部位置から正方向または負方向への最大限の実現可能な偏差とに基づいて、サンプリングウィンドウの目標位置を決定するように構成されてもよい。このため、サンプリングウィンドウは、先に述べたように、正方向または負方向のいずれかへのバイアスに対して対称的に位置決めされてもよく、または非対称的に位置決めされてもよい。
【００６８】
コンパレータ選択的起動ブロック６０５は、コンパレータバンク粒度ＬＵＴ６０２からウィンドウ粒度出力６１２を受信し、ウィンドウサイズＬＵＴ６０３からウィンドウサイズ出力６１３を受信し、ウィンドウ位置ターゲットジェネレータ６０４からウィンドウ位置出力６１４を受信するように結合される。ウィンドウ粒度出力６１２からのウィンドウ粒度値またはステップサイズ、ウィンドウサイズ出力６１３からのウィンドウサイズ値、およびウィンドウ位置出力６１４からのウィンドウ位置値を用いて、コンパレータ選択的起動ブロック６０５は、先に述べたように、フラッシュＡＤＣにおけるウィンドウ処理のために、一連のコンパレータ起動信号および停止信号を生成するように構成される。
【００６９】
低損失環境においては、チャネルを通じた信号減衰は低く、結果として、信号振幅（Ａ）が高くなり、これにより、高速の最大変化率が得られる。信号電力が高いので、フラッシュＡＤＣの量子化雑音パワーは、デジタル・バックエンドへの入力におけるしきい値最小ＳＮＲを維持しつつ緩和させることができる。この環境においては、ウィンドウコントローラ６００のプロセスは、たとえばフルスケールなどの大きなウィンドウサイズを設定してもよく、この場合、コンパレータ粒度が縮小され、ウィンドウ中心点がフラッシュＡＤＣのミッドレンジにあり得るかまたは当該ミッドレンジ付近にあり得る。
【００７０】
高損失環境においては、チャネルを通じた信号減衰が高く、結果として、信号振幅（Ａ）が低くなり、これにより、最大変化率が小さくなる。信号電力が低いので、少なくともしきい値ＳＮＲを維持するために、ウィンドウ内におけるコンパレータ粒度を緩和させることができない。しかしながら、このような環境においては信号の変化率が低減されるので、ウィンドウコントローラ６００のプロセスでは、小さなウィンドウサイズを設定し得る。この場合、中心点は現在の信号位置によって決定され、このような中心点からの正方向または負方向への実現可能な最大偏差が決定される。また、対称的または非対称的な全体的位置決めが用いられてもよい。
【００７１】
中間の損失環境においては、チャネルを通じた信号減衰は中程度であり、結果として信号振幅（Ａ）が中程度になり、これにより、最大変化率が中程度になる。信号電力が前段落の例におけるよりも高いため、少なくともしきい値ＳＮＲを維持するために、ウィンドウ内におけるコンパレータ粒度をいくらか緩和させることができる。さらに、信号の変化率がより高いため、ウィンドウコントローラ６００のプロセスではより大きいウィンドウサイズを設定し得る。この場合、中心点が現在の信号位置によって決定され、このような中心点からの正方向または負方向への実現可能な最大偏差が決定される。また、対称的または非対称的な全体的位置決めが用いられてもよい。
【００７２】
上述の説明に留意して、図７は、例示的なウィンドウ処理されたアナログ・デジタル変換フロー７００を示すフロー図である。７０１において、たとえば、図３のＡＤＣ３００などのウィンドウ処理されたＡＤＣへのアナログ入力信号がある。７０２においては、このようなアナログ入力信号がこのようなＡＤＣでデジタル並列出力信号に変換される。それらの方針に沿うと、この明細書中に記載されたウィンドウ処理されたＡＤＣはＳＥＲＤＥＳの一部であってもよい。
【００７３】
７０２における変換は、７１１における決定、７１２における生成、７１３における選択、および７１４における供給を含み得る。これら各々が以下においてさらに詳細に説明される。７１１においては、アナログ信号の変化率が決定され得る。先に述べたように、この変化率は、フルスケールのアナログ信号、アナログ信号のうち低減された部分またはこれら２つの間にあるいずれかから決定されてもよい。７１２においては、このようなアナログ信号のうちウィンドウ処理された部分を変換するために、ウィンドウ位置が生成されてもよい。７１３においては、ウィンドウサイズおよびウィンドウ粒度は、このような変化率に応じて、このようなウィンドウ処理された部分のために選択されてもよい。先に述べたように、ウィンドウサイズおよびウィンドウ粒度の選択は、このような値が対として格納される場合には１回の動作で行われてもよく、または、このような値が対として格納されない場合には、別個の動作で行われてもよい。さらに、７１２および７１３における動作は並列に実行されてもよい。７１４においては、このようなウィンドウサイズ、ウィンドウ粒度およびウィンドウ位置に応じた起動信号のセットは、このようなアナログ信号のうちこのようなウィンドウ処理された部分の変換のために供給されてもよい。
【００７４】
先に述べたように、７１１〜７１３における動作はすべてデジタルドメインにおいて実行されてもよい。さらに、先に述べたように、７１１〜７１３における動作はすべて、フィードバック制御信号およびサンプリング信号に応じて、動的に実行されてもよい。それらの方針に沿って、ＡＤＣのコンパレータのバンクは、７１４において供給されるこのような起動信号のセットに関連付けられるように、このようなコンパレータのバンクのうちコンパレータの第１の部分を選択的に起動するために、ウィンドウコントローラに結合されてもよい。さらに、７１４においては、停止信号の第２のセットは、このような起動信号のセットに関与しないこのようなコンパレータのバンクのうちコンパレータの第２の部分を選択的に停止させるよう供給されてもよい。停止させることは、動作状態から非動作状態に移行させること、および／または、非動作状態で維持することを含むと理解されるはずである。
【００７５】
このため、ウィンドウコントローラは、このようなコンパレータの第１の部分を動的にウィンドウ処理して起動させるためにサンプルクロック信号およびデジタル・フィードバック制御信号を受信してもよい。先に述べたように、起動信号のこのようなセットは、７１４において、このようなコンパレータのバンクのうち複数のコンパレータを選択的に起動させるためにコンパレータのバンクに供給される。この場合、このようなバンクへのアナログ入力の変化率とウィンドウ位置とは、デジタル・フィードバック制御信号に応じて動的に調整される。
【００７６】
それらの方針に沿って、７０２においてこのような変換の一環としてフィードバック制御信号を供給させることにより、このような変換は、７１５において復号すること、７１６においてフィードバックすること、７１７において動的に調整することをさらに含み得る。これら動作の各々は以下においてより詳細に記載される。７１５においては、コンパレータのＡＤＣバンクからの出力は、変換中またはサンプリングサイクル中にアナログ信号のうち少なくともウィンドウ処理された部分のデジタルバージョンを供給するように復号されてもよい。７１６においては、このようなデジタルバージョンは、たとえば先に述べたように、デジタル・フィードバック制御信号としてウィンドウコントローラにフィードバックされてもよい。７１７においては、サンプリングウィンドウは、このようなサンプリングされたアナログ信号のうちウィンドウ処理された部分を供給するように動的に調整されてもよい。この場合、このようなウィンドウ処理された部分は、このようなフィードバック制御信号およびサンプリング信号に応じて決定される。また、このようなサンプリングウィンドウは、このようなウィンドウ位置に応じて対称的に位置決めされてもよく、または、このようなウィンドウ位置に応じて非対称的に位置決めされてもよい。さらにまた、このようなサンプリングウィンドウは、低損失チャネルの場合にはアナログ信号のうちこのようなサンプリングされた部分の変化率に応じてフルスケールにされてもよく、または、高損失チャネルの場合にはこのような変化率に応じて実質的にフルスケール未満にされてもよい。
【００７７】
例示的な装置および／または方法を上述してきたが、この明細書中に記載された１つ以上の局面に従った他の例およびさらなる例が、添付の特許請求の範囲およびその同等例によって決定されるその範囲から逸脱することなく考案され得る。ステップを列挙する請求項はステップの順序を示唆するものではない。商標はそれぞれの所有者の所有物である。
【図１】
0006645962.tif 000002
【図２】
0006645962.tif 000003
【図３】
0006645962.tif 000004
【図４】
0006645962.tif 000005
【図５】
0006645962.tif 000006
【図６】
0006645962.tif 000007
【図７】
0006645962.tif 000008