(57)【特許請求の範囲】
【請求項１】
受光量に応じて光電変換を行う複数の画素部と、
前記画素部のリセットレベルを示すリセット電圧を保持する複数の第１容量と、
前記画素部が光電変換して出力する信号レベルを示す信号電圧を保持する複数の第２容量と、
オンすることにより、前記画素部から前記第１容量へ信号線を介してリセット電圧を転送し、前記画素部から前記第２容量へ前記信号線を介して信号電圧を転送する複数の第１トランジスタと、
オンすることによって前記第１容量を前記信号線に接続させる複数の第２トランジスタと、
オンすることによって前記第２容量を前記信号線に接続させる複数の第３トランジスタと、
前記第１容量が保持しているリセット電圧、及び、前記第２容量が保持している信号電圧を、オンすることによって前記信号線を介して順次に後段へ転送する複数の第４トランジスタと、
前記第４トランジスタが転送したリセット電圧と信号電圧との差分を算出する処理を行う複数の処理部と、
を有し、
前記第３トランジスタは、
前記第２トランジスタが動作して発生させる誤差電圧を相殺させる大きさの誤差電圧を発生させるようにトランジスタサイズが設定されていること
を特徴とする光電変換素子。
【請求項２】
前記第３トランジスタは、
前記第２トランジスタが動作して発生させる誤差電圧を相殺させる大きさの誤差電圧を発生させるようにゲート電圧が設定されていること
を特徴とする請求項１に記載の光電変換素子。
【請求項３】
オンすることによって前記信号線を介して転送される電位を初期化する複数の第５トランジスタと、
オンすることによって前記信号線と前記処理部とをそれぞれ接続する複数の第６トランジスタと、
をさらに有し、
複数の前記第６トランジスタは、
複数の前記第５トランジスタがオンする期間には、オフしていることによって前記信号線と前記処理部とをそれぞれ遮断していること
を特徴とする請求項１又は２に記載の光電変換素子。
【請求項４】
少なくとも複数の前記第１トランジスタ、複数の前記第２トランジスタ、複数の前記第３トランジスタ、及び複数の前記第４トランジスタがオン又はオフするタイミングを制御する制御部をさらに有すること
を特徴とする請求項１乃至３のいずれか１項に記載の光電変換素子。
【請求項５】
請求項１乃至４のいずれか１項に記載の光電変換素子
を有することを特徴とする画像読取装置。
【請求項６】
請求項５に記載の画像読取装置と、
前記画像読取装置の出力に基づいて画像を形成する画像形成部と
を有することを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換素子、画像読取装置及び画像形成装置に関する。
【背景技術】
【０００２】
一括露光方式の光電変換素子（撮像装置）において、各画素のリセットレベルをそれぞれ容量に一括して保持し、各画素の信号レベルをそれぞれ容量に一括して保持した後、リセットレベルと信号レベルを順番に読み出して、相関二重サンプリング（ＣＤＳ）を行うことが知られている。
【０００３】
また、特許文献１には、各画素が、光電変換部からゲートに入力される信号を増幅して出力する第１の増幅トランジスタと、第１の増幅トランジスタのゲート電圧をリセットするリセットトランジスタと、第１の増幅トランジスタから第１の信号線に出力された信号を保持する複数の容量と、複数の容量に対応してかつ第１の信号線と複数の容量との間にそれぞれ設けられ、第１の信号線と複数の容量との間の入出力制御を行う各容量当り１個からなる複数の容量スイッチと、第１の信号線からゲートに入力される信号を増幅して第２の信号線に出力する第２の増幅トランジスタと、第１の信号線に接続され、所定の第１の電圧を第１の信号線に出力する初期化トランジスタとを備えている増幅型固体撮像装置が開示されている。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来の画素データの読出し制御では、各種のスイッチトランジスタがオン／オフするときに生じるスイッチングノイズの影響が、リセット電圧を読み出す場合と信号電圧を読み出す場合とで異なっているために、相関二重サンプリングを行ってもノイズを十分に除去することができないという問題があった。
【０００５】
本発明は、上記に鑑みてなされたものであって、相関二重サンプリングによるノイズの除去を精度よく行うことができる光電変換素子、画像読取装置及び画像形成装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上述した課題を解決し、目的を達成するために、本発明は、受光量に応じて光電変換を行う複数の画素部と、前記画素部のリセットレベルを示すリセット電圧を保持する複数の第１容量と、前記画素部が光電変換して出力する信号レベルを示す信号電圧を保持する複数の第２容量と、オンすることにより、前記画素部から前記第１容量へ信号線を介してリセット電圧を転送し、前記画素部から前記第２容量へ前記信号線を介して信号電圧を転送する複数の第１トランジスタと、オンすることによって前記第１容量を前記信号線に接続させる複数の第２トランジスタと、オンすることによって前記第２容量を前記信号線に接続させる複数の第３トランジスタと、前記第１容量が保持しているリセット電圧、及び、前記第２容量が保持している信号電圧を、オンすることによって前記信号線を介して順次に後段へ転送する複数の第４トランジスタと、前記第４トランジスタが転送したリセット電圧と信号電圧との差分を算出する処理を行う複数の処理部と、を有し、前記第３トランジスタは、前記第２トランジスタが動作して発生させる誤差電圧を相殺させる大きさの誤差電圧を発生させるようにトランジスタサイズが設定されている。
【発明の効果】
【０００７】
本発明によれば、相関二重サンプリングによるノイズの除去を精度よく行うことができるという効果を奏する。
【図面の簡単な説明】
【０００８】
【図１】図１は、実施形態にかかる光電変換素子の構成例を示すブロック図である。
【図２】図２は、変換処理部内に一列に配列された複数の画素部及びその周辺を例示する図である。
【図３】図３は、画素部の構成例を示す図である。
【図４】図４は、比較例としての光電変換素子の動作を示すタイミングチャートである。
【図５】図５は、比較例としての信号線の挙動を示すタイミングチャートである。
【図６】図６は、実施形態にかかる光電変換素子の動作の第１実施例における信号線の挙動を示すタイミングチャートである。
【図７】図７は、実施形態にかかる光電変換素子の各画素部が受光する色毎に動作する場合の信号線の挙動を示すタイミングチャートである。
【図８】図８は、比較例としての第５トランジスタが遅延した場合における信号線の挙動を示すタイミングチャートである。
【図９】図９は、実施形態にかかる光電変換素子の動作の第２実施例における信号線の挙動を示すタイミングチャートである。
【図１０】図１０は、光電変換素子の他の構成例における動作例を示すタイミングチャートである。
【図１１】図１１は、比較例としての処理部が高負荷である場合の光電変換素子の動作例を示すタイミングチャートである。
【図１２】図１２は、変換処理部内に一列に配列された複数の画素部及びその周辺の変形例を示す図である。
【図１３】図１３は、図１２に示した変形例を備えた電変換素子の動作を例示するタイミングチャートである。
【図１４】図１４は、光電変換素子を有する画像読取装置を備えた画像形成装置の概要を示す図である。
【発明を実施するための形態】
【０００９】
以下に添付図面を参照して、実施形態にかかる光電変換素子について説明する。図１は、実施形態にかかる光電変換素子１０の構成例を示すブロック図である。光電変換素子１０は、例えば一括露光方式のＣＭＯＳカラーリニアセンサであり、変換処理部１２、タイミング制御部（Timing  Generator：ＴＧ）１４、パラレルシリアル変換部（ＰＳ）１６及びＬＶＤＳ１８を有する。
【００１０】
変換処理部１２は、受光するＲＧＢの光の色毎に一方向（例えば原稿の主走査方向）に配列された複数の画素部１２０（図２、図３を用いて後述）を備え、ＲＧＢの色毎に光電変換を行い、色毎の画像データを主走査方向のデジタルデータとしてパラレルに出力する。
【００１１】
タイミング制御部１４は、変換処理部１２及びパラレルシリアル変換部１６の動作タイミングを制御する制御部である。パラレルシリアル変換部１６は、変換処理部１２がパラレルに出力したデジタルデータをシリアルデータに変換し、ＬＶＤＳ１８に対して出力する。ＬＶＤＳ１８は、パラレルシリアル変換部１６から入力されたシリアルデータを低電圧差動シリアル信号に変換し、後段に対して出力する。
【００１２】
図２は、変換処理部１２内に一列に配列された複数の画素部１２０及びその周辺を例示する図である。各画素部１２０は、それぞれ出力が第１トランジスタ（書込みトランジスタＳＬ）１２１を介して信号線（共通読み出し線）Ｖｓｉｇ１に接続されている。第１容量（ＣｗＲ）１２２は、画素部１２０のリセットレベルを示すリセット電圧を保持する。第２容量（ＣｗＳ）１２３は、画素部１２０が光電変換して出力する信号レベルを示す信号電圧を保持する。第１トランジスタ１２１は、オンすることにより、画素部１２０から第１容量１２２へ信号線Ｖｓｉｇ１を介してリセット電圧を転送し、画素部１２０から第２容量１２３へ信号線Ｖｓｉｇ１を介して信号電圧を転送する。
【００１３】
第２トランジスタ（ＳｗＲ）１２４は、オンすることによって第１容量１２２を信号線Ｖｓｉｇ１に接続させる。第３トランジスタ（ＳｗＳ）１２５は、オンすることによって第２容量１２３を信号線Ｖｓｉｇ１に接続させる。
【００１４】
第４トランジスタ（読み出しトランジスタＳＷ）１２６は、第１容量１２２が保持しているリセット電圧、及び、第２容量１２３が保持している信号電圧を、オンすることによって信号線Ｖｓｉｇ１を介して順次に後段へ転送する。第５トランジスタ（ＩＴ）１２７は、オンすることによって信号線Ｖｓｉｇ１を介して転送される電位（信号）を電圧Ｖ０に初期化する。
【００１５】
増幅トランジスタ（ソースフォロワＳＦ２）１２８は、信号線Ｖｓｉｇ１を介して転送される電位（信号）を増幅させ、処理部１２９に対して出力する。処理部１２９は、第４トランジスタ１２６が転送したリセット電圧と信号電圧との差分を算出する処理（二重相関サンプリング：ＣＤＳ）を含む所定の処理を行う。
【００１６】
より具体的には、処理部１２９は、第５トランジスタ１２７がオフとなるタイミングと第２トランジスタ１２４がオンとなるタイミングとの時間差である第１時間差に対し、第５トランジスタ１２７がオフとなるタイミングと第３トランジスタ１２５がオンとなるタイミングとの時間差である第２時間差が略同じにされた後に、第１容量１２２が保持したリセット電圧と第２容量１２３が保持した信号電圧との差分を算出することにより、二重相関サンプリングを実行する。
【００１７】
なお、変換処理部１２には、受光するＲＧＢの光の色毎に例えば一列に複数の画素部１２０が配列されている。そして、変換処理部１２には、ＲＧＢの色毎に第１トランジスタ１２１、第１容量１２２、第２容量１２３、第２トランジスタ１２４、第３トランジスタ１２５、第４トランジスタ１２６、第５トランジスタ１２７及び増幅トランジスタ１２８が設けられ、例えばＲＧＢの光を受光する例えば６つの画素部１２０が共通の処理部１２９に接続されている。
【００１８】
図３は、画素部１２０の構成例を示す図である。受光素子（フォトダイオード：ＰＤ）は、蓄積時間内の受光量に応じて電荷を発生させ、蓄積する。転送トランジスタＴＸは、ＰＤが発生させた電荷を電荷電圧変換（電荷検出）するフローティングディフュージョン領域ＦＤに転送する。リセットトランジスタＲＴは、ＰＤから電荷が転送される前に、ＦＤをＲＴのドレイン電圧である電源電圧Ｖｄｄにリセットする。なお、転送トランジスタＴＸ及びリセットトランジスタＲＴは、タイミング制御部１４から制御信号がゲートに入力されることによって動作する。
【００１９】
増幅トランジスタＳＦ１は、ドレインが電源電圧Ｖｄｄに接続され、ソースが第１トランジスタ１２１（図２）、及び第２トランジスタ１２４又は第３トランジスタ１２５を介して、第１容量１２２又は第２容量１２３に接続されている。
【００２０】
ここで、まず比較例としての光電変換素子１０の動作について説明する。図４は、比較例としての光電変換素子１０の動作を示すタイミングチャートである。タイミング制御部１４は、時間ｔ１において、各ＰＤから信号電荷が転送される前に、各ＲＴによって、各ＲＴのドレイン電圧である電源電圧Ｖｄｄにリセットを行う。各ＦＤは、各ＲＴのソース電圧にリセットされるように構成されてもよい。
【００２１】
その後、タイミング制御部１４は、時間ｔ２において、各第２トランジスタ１２４をオンにする。これにより、全ての画素部１２０に対する各第１容量１２２は、リセット時のＦＤのリセット電圧を一斉に保持する。
【００２２】
時間ｔ３において、タイミング制御部１４は、各第２トランジスタ１２４を一斉にオフにすると共に、各転送トランジスタＴＸをオンにする。これにより、各ＰＤからの信号電荷が、リセット電荷転送後のＦＤにそれぞれ転送される。
【００２３】
時間ｔ４において、タイミング制御部１４は、各ＴＸをオフにすると共に、各第３トランジスタ１２５を一斉にオンにし、第２容量１２３に信号電圧を保持させる。次に、タイミング制御部１４は、各第３トランジスタ１２５及び各第１トランジスタ１２１を一斉にオフにして、各第１容量１２２及び各第２容量１２３への一括書き込みを終了する。
【００２４】
時間ｔ５において、タイミング制御部１４は、各第１容量１２２及び各第２容量１２３の電圧を読み出す前に、第５トランジスタ１２７をオンにし、信号線Ｖｓｉｇ１の初期化を行う。
【００２５】
時間ｔ６において、タイミング制御部１４は、第４トランジスタ１２６をオンにすると同時に、第２トランジスタ１２４をオンにする。これにより、第１容量１２２に保持されているリセット電圧が、Ｖｓｉｇ１に転送される。
【００２６】
時間ｔ７において、タイミング制御部１４は、第５トランジスタ１２７をオンにし、第１容量１２２の電圧を電圧Ｖ０に初期化する。タイミング制御部１４は、容量初期化後、時間ｔ８において、第２トランジスタ１２４及び第５トランジスタ１２７をオフにし、同様に今度は、第３トランジスタ１２５をオンにして、第２容量１２３が保持している信号電圧を信号線Ｖｓｉｇ１に転送する。
【００２７】
時間ｔ９において、タイミング制御部１４は、第５トランジスタ１２７をオンにし、第２容量１２３の電圧を電圧Ｖ０に初期化する。タイミング制御部１４は、容量初期化後、時間ｔ１０において、第３トランジスタ１２５及び第５トランジスタ１２７をオフにして、読み出し処理を終了する。
【００２８】
なお、光電変換素子１０は、読出し処理（ｔ６〜ｔ９）についてはＲＧＢの色毎に同期して順次に処理する。
【００２９】
なお、第２トランジスタ１２４、第３トランジスタ１２５、第４トランジスタ１２６及び第５トランジスタ１２７などのスイッチトランジスタは、例えばｎＭＯＳなどの半導体であるため、オン／オフ時には様々な要因によってノイズを発生させる。
【００３０】
例えば、チャージインジェクションは、トランジスタ（スイッチング素子）がオンの時にチャネルを形成していた電荷（電子又は正孔）が、トランジスタがオフすることによってそのトランジスタのソース又はドレインに移動する現象である。つまり、オフ後に信号線の電圧にオフセット変動が発生する。また、トランジスタがオンするときにもチャネル形成のために信号線上の電荷が充電されるため、オフ時とは逆の極性で信号線の電圧にオフセット変動が発生する。
【００３１】
また、クロックフィードスルーは、ゲート電位がオン（オフ）からオフ（オン）に変化することに伴って、ゲート−ドレイン間又はゲート−ソース間の寄生容量に起因した静電効果により電位に影響を及ぼす現象である。よって、これらのスイッチングノイズは、トランジスタがオンするときには電圧上昇の方向に、トランジスタがオフするときには電圧減少の方向に発生する（オフセット変動）。
【００３２】
これらのノイズを考慮して、各タイミングにおける信号線Ｖｓｉｇ１の挙動を説明する。図５は、比較例としての信号線Ｖｓｉｇ１の挙動を示すタイミングチャートである。まず、ｔ５では、第５トランジスタ１２７がオンすることによって電圧が上昇する方向にスイッチングノイズが発生する。しかし、第５トランジスタ１２７がオンすると、信号線Ｖｓｉｇ１の電位は、Ｖ０に接続されているので、Ｖ０に収束していく。
【００３３】
ｔ６では、第５トランジスタ１２７がオフするのと同時に第２トランジスタ１２４及び第４トランジスタ１２６がオンするため、電圧が上がる方向のオフセット変動の方が大きく、リセット電圧読み出し開始時にはΔＶｒだけ初期電圧のずれが発生する。
【００３４】
リセット電圧読み出し後、ｔ７では、ｔ５同様に第５トランジスタ１２７がオンすることによって電圧が上昇する方向にスイッチングノイズが発生する。しかし、第５トランジスタ１２７がオンしているため、信号線Ｖｓｉｇ１の電位はＶ０に収束していく。
【００３５】
ｔ７ａでは、第２トランジスタ１２４、第５トランジスタ１２７が同時にオフするため、２つ分のスイッチングノイズが発生し、電圧が下がる方向にオフセット変動が発生する。ｔ７ａでは、第５トランジスタ１２７がオフのため、Ｖ０には収束せずオフセット変動は維持される。
【００３６】
ｔ８では、信号線Ｖｓｉｇ１は、第３トランジスタ１２５がオンすることによって電圧が上がる方向にオフセット変動が発生するが、１つ分のスイッチングノイズのため、Ｖ０には戻りきらず、ΔＶｓとしてΔＶｒとは異なる初期電圧のずれが発生する。よって、図５に示した例では、リセット電圧と信号電圧の読み出しにおいて、転送開始時の初期電圧が異なるため、後段で処理部１２９がＣＤＳを実施しても｜Ｖｒ−Ｖｓ｜が得られず、｜（Ｖｒ＋ΔＶｒ）−（Ｖｓ−ΔＶｓ）｜が出力されるため、ΔＶｒ＋ΔＶｓが誤差として残ってしまう。
【００３７】
光電変換素子１０は、リセット電圧の読み出し時には、第２トランジスタ１２４がオンとなり、第５トランジスタ１２７がオフとなることにより、オフセット変動はキャンセルされる。図５に示した例においては、光電変換素子１０は、信号電圧の読み出し時には、ｔ７ａに示したように、オフセット変動が発生し、初期電圧のずれが発生する。
【００３８】
また、図５に示した例においては、光電変換素子１０は、ｔ６〜ｔ９ａの処理を色毎に順次に実行するため、例えばＲ→Ｇ→Ｂの順で読み出しを行う場合、ＲとＧとでリセット電圧読み出し前の初期電圧が異なってしまう（図５のｔ５とｔ９ａ）。この場合、ＲＧＢ均一な光を光電変換しても、ＲＧＢ出力に偏りが出てしまい、色再現性が悪化してしまう。
【００３９】
次に、光電変換素子１０の動作の実施例について説明する。図６は、実施形態にかかる光電変換素子１０の動作の第１実施例における信号線Ｖｓｉｇ１の挙動を示すタイミングチャートである。光電変換素子１０は、スイッチングノイズによるオフセット変動をリセット電圧読み出し時と信号電圧読み出し時とで揃えるために、第５トランジスタ１２７のオフタイミングを図６のように第２トランジスタ１２４（第３トランジスタ１２５）のオフタイミングよりも後にずらす（ｔ７ａ、ｔ９ａ）。
【００４０】
タイミング制御部１４がずらす時間は、スイッチングノイズ発生からＶ０に収束するまでに必要な時間が確保できていればよい。また、タイミング制御部１４は、第４トランジスタ１２６のオンタイミングを第５トランジスタ１２７のオンタイミングと同じにする（ｔ５）。まず、ｔ５では、第５トランジスタ１２７、第４トランジスタ１２６がオンすることにより、電圧が上昇する方向に２つ分のスイッチングノイズが発生する。しかし、第５トランジスタ１２７がオンしているため、信号線Ｖｓｉｇ１の電位は、Ｖ０に収束していく。
【００４１】
ｔ６では、第５トランジスタ１２７がオフすると同時に第２トランジスタ１２４のみがオンするため、オフした第５トランジスタ１２７から放出された電荷が、オンした第２トランジスタ１２４にチャネルチャージとして充電されるため、オフセット変動がキャンセルされ、リセット電圧読み出し開始時には初期電圧のずれがなく、Ｖ０として開始される。リセット電圧読み出し後、ｔ７では、図５と同様に第５トランジスタ１２７がオンすることによって電圧が上昇する方向にスイッチングノイズが発生する。しかし、第５トランジスタ１２７がオンしているため、信号線Ｖｓｉｇ１の電位はＶ０に収束していく。
【００４２】
ｔ７ａでは、第２トランジスタ１２４がオフするが、第５トランジスタ１２７がオンであるため、信号線Ｖｓｉｇ１の電位はＶ０に収束していく。そして、ｔ８では、第５トランジスタ１２７がオフすると同時に第３トランジスタ１２５のみがオンするため、オフした第５トランジスタ１２７から放出された電荷が、オンした第３トランジスタ１２５にチャネルチャージとして充電されるため、オフセット変動がキャンセルされ、信号電圧読み出し開始時も初期電圧のずれがなく、Ｖ０として開始される。
【００４３】
よって、図６に示した例では、リセット電圧と信号電圧の読み出しにおいて、転送開始時の初期電圧がいずれも初期化電圧Ｖ０であるため、後段で処理部１２９がＣＤＳを実施すれば、｜Ｖｒ−Ｖｓ｜を得ることができる。このように、光電変換素子１０の動作の第１実施例では、スイッチングノイズの影響を除去でき、良好な信号出力を得ることができる。
【００４４】
図７は、実施形態にかかる光電変換素子１０の各画素部１２０が受光する色毎に動作する場合の信号線Ｖｓｉｇ１の挙動を示すタイミングチャートである。光電変換素子１０は、上述したように複数の画素部１２０が受光する光の色毎に信号の読出しを行う。ここで、各色毎の読み出し回路のスイッチトランジスタをそれぞれ、ＳＷ＿＊、ＳｗＲ＿＊、ＳｗＳ＿＊（＊：Ｒ，Ｇ，Ｂ）として区別する。また、蓄積容量をＣｗＲ＿＊、ＣｗＳ＿＊（＊：Ｒ，Ｇ，Ｂ）として区別する。
【００４５】
光電変換素子１０は、Ｒ→Ｇ→Ｂの順番で読み出しを行う場合、ＲのＣｗＲ＿ＲとＣｗＳ＿Ｒからそれぞれリセット電圧及び信号電圧を読み出し、初期化した後（ｔ９）、第５トランジスタ１２７がオンのまま、ＳＷ＿Ｒをオフし、Ｒの読み出しを終了する。次に、光電変換素子１０は、ｔ１０において、ＳＷ＿Ｇをオンにし、Ｇの読み出しを開始する。よって、ｔ１０〜ｔ１４（ｔ１５〜ｔ１９）には、ｔ６〜ｔ９と同じ動作となり、色間で誤差が生じず、スイッチングノイズの影響を除去した良好な信号出力を得ることができる。
【００４６】
図８は、比較例としての第５トランジスタ１２７が遅延した場合における信号線Ｖｓｉｇ１の挙動を示すタイミングチャートである。光電変換素子１０は、回路の構成上、タイミング制御部１４から変換処理部１２までには回路遅延が発生し、回路遅延がばらつくことにより、各トランジスタのオン／オフタイミングがずれることがある。図８においては、第５トランジスタ１２７のオフタイミングがばらつき、第２トランジスタ１２４と第３トランジスタ１２５のオンタイミングからそれぞれ異なった時間で遅れた場合が示されている。
【００４７】
第２トランジスタ１２４（第３トランジスタ１２５）のオン時には、信号線Ｖｓｉｇ１は、初期化電位Ｖ０に接続されているため、一度スイッチングノイズによるオフセット変動が発生しても初期化電位Ｖ０に収束しようとする。その後、第５トランジスタ１２７がオフするため、電圧を下げる方向にスイッチングノイズが発生する。この場合、第２トランジスタ１２４（第３トランジスタ１２５）のオン時のオフセット変動はＶ０に収束しようとした分、絶対値としては第５トランジスタ１２７のオフ時のオフセット変動より小さい。
【００４８】
よって、リセット電圧と信号電圧の読み出しにおいて、各々のスイッチトランジスタのスイッチングノイズによるオフセット変動はキャンセルされず、リセット電圧読み出し時と信号電圧読み出し時とで第５トランジスタ１２７のオフタイミングのずれ（ｔ５ａ、ｔ７ｂ）が異なると、第２トランジスタ１２４（第３トランジスタ１２５）がオンであり、第５トランジスタ１２７がオンの期間の収束しようとして変動した電圧にも差が生じてしまう。結果として、ΔＶｒとΔＶｓとに差異が生じてしまい、ＣＤＳ出力が｜（Ｖｒ−ΔＶｒ）−（Ｖｓ−ΔＶｓ）｜となり、ΔＶｓ−ΔＶｒがオフセット誤差として残ってしまう。
【００４９】
図９は、実施形態にかかる光電変換素子１０の動作の第２実施例における信号線Ｖｓｉｇ１の挙動を示すタイミングチャートである。図９に示すように、光電変換素子１０は、動作の第２実施例では、第２トランジスタ１２４（第３トランジスタ１２５）のオンタイミングに対して、第５トランジスタ１２７のオフタイミングがばらついても後にならないように、第５トランジスタ１２７がオフとなった後に、第２トランジスタ１２４（第３トランジスタ１２５）がオンとなるように、ｔ５ａ、ｔ７ｂの間隔が設けられている。
【００５０】
第５トランジスタ１２７がオフとなるタイミングが、第２トランジスタ１２４（第３トランジスタ１２５）がオンとなるタイミングよりも先になる場合、第５トランジスタ１２７のオフによるオフセット変動が発生した後、第２トランジスタ１２４（第３トランジスタ１２５）のオンによるオフセット変動が発生する。よって、図８に示したような回路遅延が生じても、初期電圧がＶ０となり、リセット電圧と信号電圧との初期状態が揃えられる。
【００５１】
図１０は、光電変換素子１０の他の構成例における動作例を示すタイミングチャートである。一般に、クロックフィードスルー等のスイッチングノイズＶｎｏｉｚｅ（誤差電圧）は、下式１のようにトランジスタサイズやゲート電圧に依存する。
【００５２】
【数１】
0006642176.tif 000002
【００５３】
ここで、ΔＶｇはゲート電圧の変化を示し、Ｃｏｖトランジスタのゲート・ソース間（又はゲート・ドレイン間）の寄生容量を示し、Ｗはトランジスタのゲート幅を示し、Ｃｓｉｇ１は信号線Ｖｓｉｇ１の配線容量を示している。
【００５４】
よって、光電変換素子１０は、ｔ８において最終的にΔＶｓがΔＶｒと同じ大きさになるように第３トランジスタ１２５のトランジスタサイズ（ゲート幅）やゲート電圧が設定されることにより、後段の処理部１２９がＣＤＳによって精度よく誤差電圧を除去することができる。すなわち、第３トランジスタ１２５（又は第２トランジスタ１２４）は、第２トランジスタ１２４（又は第３トランジスタ１２５）が動作して発生させる誤差電圧を相殺させる大きさの誤差電圧を発生させるようにトランジスタサイズが設定されている。
【００５５】
具体的には、３倍のスイッチングノイズとなる第３トランジスタ１２５のゲート幅Ｗｓは、下式２によって示される。
【００５６】
【数２】
0006642176.tif 000003
【００５７】
なお、Ｔ９ａでは逆にオフ時のスイッチングノイズによるオフセット変動が膨大になるが、次の第５トランジスタ１２７のオンによってＶ０に収束していくため、問題とならない。
【００５８】
同様に、トランジスタサイズが同じであっても、第３トランジスタ１２５のみのゲート電圧が３倍に設定されることにより、スイッチングノイズが３倍になる。この場合にも、ΔＶｓ＝ΔＶｒとなり、後段の処理部１２９がＣＤＳによって精度よく誤差電圧を除去することができる。例えば、第３トランジスタ１２５（又は第２トランジスタ１２４）は、第２トランジスタ１２４（又は第３トランジスタ１２５）が動作して発生させる誤差電圧を相殺させる大きさの誤差電圧を発生させるようにゲート電圧が設定される。
【００５９】
具体的には、３倍のスイッチングノイズとなる第３トランジスタ１２５のゲート電圧ΔＶｇｓは、下式３によって示される。
【００６０】
【数３】
0006642176.tif 000004
【００６１】
なお、Ｔ９ａでは逆にオフ時のスイッチングノイズによるオフセット変動が増加になるが、次の第５トランジスタ１２７のオンによってＶ０に収束していくため、問題とならない。また、受光する光の色が異なる画素部１２０は、色の読み出し順番等に応じて第３トランジスタ１２５（又は第２トランジスタ１２４）のトランジスタサイズやゲート電圧が設定されることにより、色間のオフセット変動の差が除去される。
【００６２】
図１１は、比較例としての処理部１２９が高負荷である場合の光電変換素子１０の動作例を示すタイミングチャートである。ここでは、高負荷である処理部１２９への入力ＣＤＳＩＮの応答性が示されている。処理部１２９が高負荷である場合、入力ＣＤＳＩＮは、信号線Ｖｓｉｇ１に比べて応答が遅くなる。
【００６３】
まず、ｔ５では、第５トランジスタ１２７及び第４トランジスタ１２６がオンすることにより、電圧が上昇する方向に２つ分のスイッチングノイズが発生する。ここで、第５トランジスタ１２７がオンしているため、信号線Ｖｓｉｇ１の電位はＶ０に収束していく。しかし、入力ＣＤＳＩＮの電圧は、応答が遅く、処理部１２９の基準電圧Ｖ０に完全には収束していない。
【００６４】
ｔ５ａでは、第５トランジスタ１２７がオフし、電圧が下がる方向のスイッチングノイズが発生するが、これも入力ＣＤＳＩＮではその変化が遅い。このとき、図１１内に点線で丸く囲んで示したように、オフセット変動後、ＳＦ２のゲート信号となる信号線Ｖｓｉｇ１は、ハイインピーダンス状態であるため、ＳＦ２の寄生容量を介して、入力ＣＤＳＩＮとの電位差を吸収するように電位が一度上昇してしまう。ＣＤＳＩＮも、信号線Ｖｓｉｇ１の上昇に遅れて追従するため、電位が上昇する。
【００６５】
ｔ６では、第２トランジスタ１２４のスイッチングノイズによるオフセット変動もあり、信号線Ｖｓｉｇ１ではΔＶｒ、ＣＤＳＩＮではΔＶｒｃの初期電圧のずれとなる。
【００６６】
リセット電圧読み出し後、ｔ７では、ｔ５同様に第５トランジスタ１２７がオンすることによって電圧が上昇する方向にスイッチングノイズが発生する。ここで、第５トランジスタ１２７がオンしているため、信号線Ｖｓｉｇ１の電位はＶ０に収束していく。しかし、入力ＣＤＳＩＮの電圧は、応答が遅く、処理部１２９の基準電圧Ｖ０に完全には収束していない。
【００６７】
ｔ７ａでは、第２トランジスタ１２４がオフするが、第５トランジスタ１２７がオンのため、信号線Ｖｓｉｇ１の電位はＶ０に収束していく。しかし、入力ＣＤＳＩＮの電圧は応答が遅く、処理部１２９の基準電圧Ｖ０に完全には収束していない。
【００６８】
ｔ７ｂでは、第５トランジスタ１２７がオフし、電圧が下がる方向のスイッチングノイズが発生するが、これも入力ＣＤＳＩＮではその変化が遅い。また、点線で丸く囲んで示したように、このオフセット変動後、ｔ５ａと同様の原理で信号線Ｖｓｉｇ１の電位が一度上昇する。ＣＤＳＩＮも、信号線Ｖｓｉｇ１の上昇に遅れて追従するため、電位が上昇する。
【００６９】
ただし、ｔ７ｂの開始電圧は、ｔ７がリセット電圧からの収束であるため、ｔ５ａに比べて電位差が大きい。よって、その電位差を吸収するために、ｔ５ａよりも上昇電圧が高い。そして、ｔ８では、第３トランジスタ１２５がオンするため、第３トランジスタ１２５のスイッチングノイズによるオフセット変動もあり、信号線Ｖｓｉｇ１ではΔＶｓ、入力ＣＤＳＩＮではΔＶｓｃの初期電圧のずれとなる。
【００７０】
よって、上述した電圧の変化により、ΔＶｒ≠ΔＶｓ、ΔＶｒｃ≠ΔＶｓｃとなり、処理部１２９がＣＤＳを実行しても除去できない誤差電圧ΔＶｓｃ−ΔＶｒｃが生じてしまう。なお、入力ＣＤＳＩＮでも電圧変動が収束するように各セトリング時間を長くされてもよいが、動作速度に支障が出てしまう。特に、カラーリニアセンサでは、１ラインの読取を行う間に、さらに色毎の信号を順番に読み出していくため、その影響は色のチャンネル数分大きくなる。
【００７１】
図１２は、変換処理部１２内に一列に配列された複数の画素部１２０及びその周辺の変形例を示す図である。図１２に示した変形例においては、図２に示した構成に対し、増幅トランジスタ１２８と処理部１２９との間に第６トランジスタ（接続トランジスタＰＸＯ）１３０が追加されている。
【００７２】
タイミング制御部１４は、第６トランジスタ１３０のオン／オフタイミングを制御することにより、不要な信号線Ｖｓｉｇ１の変化を処理部１２９に伝えないようにする。つまり、図１２に示した変形例では、処理部１２９が高負荷であっても、図１１に示した影響を防止することができる。
【００７３】
図１３は、図１２に示した変形例を備えた光電変換素子１０の動作を例示するタイミングチャートである。まず、タイミング制御部１４は、ｔ５において第６トランジスタ１３０をオフにし、増幅トランジスタ１２８と処理部１２９との接続を切断する。処理部１２９は、第６トランジスタ１３０がオフにされて無入力となる場合には、基準電圧のＶ０に接続されることによって入力がＶ０に収束する。
【００７４】
なお、ｔ５〜ｔ５ａまでの信号線Ｖｓｉｇ１の変化は、第６トランジスタ１３０がオフであるため、入力ＣＤＳＩＮには伝わらない。よって、信号線Ｖｓｉｇ１と入力ＣＤＳＩＮの電位差吸収による急な電圧変動もなく、ｔ６では初期電圧ΔＶｒ、ΔＶｒｃでリセット電圧の読み出しを開始できる。
【００７５】
リセット電圧読み出し後のｔ７〜ｔ７ｂも、ｔ５〜ｔ５ａと同様に、信号線Ｖｓｉｇ１の変化はＰＸＯ：オフのため、ＣＤＳＩＮには伝わらず、Ｖ０ｃに収束する。ｔ８では初期電圧ΔＶｓ、ΔＶｓｃで信号電圧読み出しが開始される。つまり、リセット電圧読み出し時と信号電圧読み出し時とで、信号線Ｖｓｉｇ１及び入力ＣＤＳＩＮがともに同じ初期電圧であるため、処理部１２９がＣＤＳを実行した後の出力は｜Ｖｒ−Ｖｓ｜となる。
【００７６】
このように、光電変換素子１０は、第６トランジスタ１３０が設けられることにより、処理部１２９が高負荷であっても、誤差のない出力を得ることができる。
【００７７】
次に、実施形態にかかる画像読取装置を備えた画像形成装置について説明する。図１４は、光電変換素子１０を有する画像読取装置６０を備えた画像形成装置５０の概要を示す図である。画像形成装置５０は、画像読取装置６０と画像形成部７０とを有する例えば複写機やＭＦＰ（Multifunction  Peripheral）などである。
【００７８】
画像読取装置６０は、例えば光電変換素子１０、ＬＥＤドライバ（ＬＥＤ＿ＤＲＶ）６００及びＬＥＤ６０２を有する。ＬＥＤドライバ６００は、タイミング制御部（ＴＧ）１４が出力するライン同期信号などに同期して、ＬＥＤ６０２を駆動する。ＬＥＤ６０２は、原稿に対して光を照射する。光電変換素子１０は、ライン同期信号などに同期して、原稿からの反射光を受光して複数のＰＤが電荷を発生させて蓄積を開始する。そして、光電変換素子１０は、パラレルシリアル変換等を行った後に、画像データを画像形成部７０に対して出力する。
【００７９】
画像形成部７０は、装置処理部８０とプリンタエンジン８２とを有し、装置処理部８０とプリンタエンジン８２とがインターフェイス（Ｉ／Ｆ）８４を介して接続されている。
【００８０】
装置処理部８０は、ＬＶＤＳ８００、画像処理部８０２及びＣＰＵ８０４を有する。ＣＰＵ８０４は、光電変換素子１０などの画像形成装置５０を構成する各部を制御する。また、ＣＰＵ８０４（又はタイミング制御部１４）は、各ＰＤが受光量に応じて電荷を発生させることを略同時に開始するよう制御する。
【００８１】
光電変換素子１０は、ＬＶＤＳ８００に対して例えば画像読取装置６０が読取った画像の画像データ、ライン同期信号及び伝送クロックなどを出力する。ＬＶＤＳ８００は、受入れた画像データ、ライン同期信号及び伝送クロックなどをパラレル１０ビットデータに変換する。画像処理部８０２は、変換された１０ビットデータを用いて画像処理を行い、画像データなどをプリンタエンジン８２に対して出力する。プリンタエンジン８２は、受入れた画像データを用いて印刷を行う。
【符号の説明】
【００８２】
１０    光電変換素子
１２    変換処理部
１４    タイミング制御部（制御部）
１６    パラレルシリアル変換部
５０    画像形成装置
６０    画像読取装置
７０    画像形成部
１２０  画素部
１２１  第１トランジスタ
１２２  第１容量
１２３  第２容量
１２４  第２トランジスタ
１２５  第３トランジスタ
１２６  第４トランジスタ
１２７  第５トランジスタ
１２８  増幅トランジスタ
１２９  処理部
１３０  第６トランジスタ
【先行技術文献】
【特許文献】
【００８３】
【特許文献１】特許第４８４６０７６号公報
【図１】
0006642176.tif 000005
【図２】
0006642176.tif 000006
【図３】
0006642176.tif 000007
【図４】
0006642176.tif 000008
【図５】
0006642176.tif 000009
【図６】
0006642176.tif 000010
【図７】
0006642176.tif 000011
【図８】
0006642176.tif 000012
【図９】
0006642176.tif 000013
【図１０】
0006642176.tif 000014
【図１１】
0006642176.tif 000015
【図１２】
0006642176.tif 000016
【図１３】
0006642176.tif 000017
【図１４】
0006642176.tif 000018