(57)【特許請求の範囲】
【請求項１】
周期的に変動する周期的入力信号の位相をデジタル回路によって計測する位相計測装置であって、
前記周期的入力信号を、所定のサンプリングタイミング毎にそれぞれデジタル化し、デジタル信号として出力するＡＤ変換器と、
前記デジタル信号の符号が変化したことを検出するゼロクロス特定手段と、
前記ゼロクロス特定手段によるゼロクロス検出回数Ｃを計数し、前記サンプリングタイミング毎に算出する計数処理部と、
前記ゼロクロス特定手段がゼロクロスを判定した直前、直後のサンプリングタイミングにおけるデジタル信号に基づいて、前記ゼロクロス検出回数の端数Ｆｊ（ｊ＝１〜Ｌ）を算出し、さらに予め定められた平均化に必要なサンプリング回数Ｎ（平均化を行うデータ個数）の期間において前記ゼロクロス特定手段がゼロクロスを判定した直後のサンプリングタイミングを示す番号Ｎｊ（１≦Ｎｊ≦Ｎ）とを用い、端数処理パラメータＧｊ＝Ｎｊ−Ｆｊを演算する端数処理部とを備え、
前記サンプリング回数Ｎの期間における、期間終了時の前記計数処理部の算出値Ｃ、および前記端数処理部が演算するＬ個の端数を下記の数式１により平均化を行い、前記デジタル信号の位相を演算する平均化処理部を備えたことを特徴とする位相計測装置。
【数１】
0006760612.tif 000004
【請求項２】
前記計数処理部と前記端数処理部の出力を補正部に入力し、前記補正部では、隣接する前記端数処理パラメータＧｊの差分ΔＧｊ（Ｇｊ＋１−Ｇｊ）が予め定めたスレショルド値を上回ったとき、その差分ΔＧｊに基づいて、失われたゼロクロス検出回数を推測して前記計数処理部が演算したゼロクロス検出回数に加算するとともに、ゼロクロスが失われる直前、直後の前記端数処理パラメータＧｊの値に基づいて、失われた前記端数処理パラメータを推測することを特徴とする請求項１に記載された位相計測装置。
【請求項３】
前記計数処理部と前記端数処理部の出力を補正部に入力し、前記補正部では、隣接する前記端数処理パラメータＧｊの差分ΔＧｊ（Ｇｊ＋１−Ｇｊ）が予め定めたスレショルド値を下回ったとき、その差分ΔＧｊに基づいて、誤検出されたゼロクロス検出回数を推測して前記計数処理部が演算したゼロクロス検出回数から減算するとともに、誤検出されたゼロクロスに基づく前記端数処理パラメータＧｊの値を前記平均化処理部へ送信されるデータ列から消去することを特徴とする請求項１に記載された位相計測装置。
【請求項４】
前記周期的入力信号が第１の周期的入力信号Ｘと第２の周期的入力信号Ｙとからなり、
前記第１の周期的入力信号Ｘと第２の周期的入力信号Ｙに対し、請求項１に記載された位相計測装置を第１の位相計測装置、第２の位相計測装置としてそれぞれ配置し、
前記第１の位相計測装置により計測した前記第１の周期的入力信号Ｘの位相から、前記第２の位相計測装置により計測した前記第２の周期的入力信号Ｙの位相を減算する減算器を設け、前記第１の周期的入力信号Ｘと前記第２の周期的入力信号Ｙの位相差を計測することを特徴とする位相差計測装置。
【請求項５】
前記ＡＤ変換器を駆動するサンプリングレートをｆＡＤＣ、前記平均化処理部の平均化回数をＮとしたとき、前記平均化処理部に得られる位相差算出レートがｆＡＤＣ／Ｎとなることを特徴とする請求項１に記載された位相計測装置。
【請求項６】
前記ＡＤ変換器を駆動するサンプリングレートをｆＡＤＣ、前記平均化処理部の平均化回数をＮとしたとき、前記平均化処理部に得られる位相差算出レートがｆＡＤＣ／Ｎとなることを特徴とする請求項４に記載された位相差計測装置。
【請求項７】
レーザ光を計測対象に照射した反射光と、該レーザ光に周波数シフトを加えた参照光とを干渉させ、両者の位相差により、測定対象の変位を計測するレーザヘテロダイン干渉計による変位計測装置において、
前記第１の周期的入力信号Ｘを前記反射光とし、前記第２の周期的入力信号Ｙを前記参照光とし、
計測した前記位相差に基づいて、前記測定対象の変位を演算する演算手段を備えることを特徴とする請求項４に記載された位相差計測装置を利用した変位計測装置。
【請求項８】
前記変位計測装置の分解能をｄｒ、計測可能の速度範囲の最大値をｖｍａｘとしたとき、下記の関係を満たすようにしたことを特徴とする請求項７に記載された変位計測装置。
ｄｒ＝λ／（４Ｎ・２ｎ）
ｖｍａｘ＜λ（ｆＡＤＣ−４ｆｈ）／８
ただし、λはレーザの波長、Ｎは平均化回数、ｎはＡＤ変換器の変換ビット数、ｆＡＤＣはＡＤ変換器のサンプリングレート、ｆｈは参照信号の周波数である。
【請求項９】
入力信号を高安定基準信号と比較することにより、前記入力信号の位相揺らぎの時刻履歴を計測する位相雑音計測装置であって、
前記第１の周期的入力信号Ｘ、前記第２の周期的入力信号Ｙの一方を前記入力信号、他方を前記高安定基準信号とし、
計測した前記位相差に基づいて、前記入力信号の位相揺らぎを計測する、請求項４に記載された位相差計測装置を利用した位相雑音計測装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば正弦波のように周期的に変動する入力信号（以下、周期的入力信号という。）の位相、あるいは周期的入力信号間の位相差をデジタル回路によって計測する位相計測装置、および、この位相計測装置を適用した機器に関する。
【背景技術】
【０００２】
周期的入力信号に対して、その位相あるいは位相差をデジタル回路によって計測する装置（以下、位相計測装置という。）は、無線通信や高周波信号処理、高精度な周波数計測における最も基本的な構成要素である。位相計測装置によって得られた位相情報を時間で微分することにより、周波数を算出できるため、周波数カウンタとしても用いられている。
無線通信・有線通信においては、近年通信の高速大容量化が進んでおり、基準信号源の位相雑音が性能を制限する要因になっている。そのため、基準信号源の評価を行うために、１つの周期的入力信号について、その位相の時刻履歴、パワースペクトルおよびアラン偏差等を計測する装置（以下、位相雑音計測装置という。）などが用いられている。【０００３】
また、２つの周期的入力信号間の位相差を計測する位相計測装置（以下、こうした位相計測装置を「位相差計測装置」ということもある。）は、多くの計測・制御機器を構成する要素として広く用いられている。
例えば、レーザヘテロダイン変位計測装置においては、光変調信号から計測対象の変位を復調するために位相差計測装置が適用されている。
電力制御システムにおいても、周期的に変動する交流電力・電圧・電流信号の計測が必要であり、位相差計測装置がシステムの一部に組み込まれている。特に、電力制御システムの小型化要求に伴い、位相差計測装置の精度を保ったまま簡便な構成とすることが望まれている。【０００４】
位相同期回路（以下、ＰＬＬ回路という。）は、通信機器や計測装置に広く用いられる回路であり、その内部の要素として、位相差を計測する位相差計測装置が適用されている。
角速度検出センサ（ジャイロセンサとも呼ばれる。）など、一部の物理量計測センサにおいては、その内部にＰＬＬ回路が組み込まれているので、同様に位相差計測装置を内在するものといえる。
加えて、デジタルパルス信号（信号の波形が方形波であることを指す。）の位相差を計測する位相差計測装置も、主に通信機器等に広く用いられている。【０００５】
このような位相計測装置や位相差計測装置は、その計測精度、分解能、ダイナミックレンジなどといった性能が最終的なシステム性能に影響を及ぼすため、これらの計測装置の性能を高めつつ簡便性を高める研究開発がなされてきた。
近年、特に実装やコンピュータとのインターフェースの利便性から、ＡＤ変換器によって入力信号をデジタルデータへ変換し、その後デジタル処理によって位相や位相差を計測する装置（以下、デジタル位相計測装置あるいはデジタル位相差計測装置という。）が登場し始めている。【０００６】
周期的入力信号の位相や位相差を、デジタルデータの処理によって計測する技術としては、従来からいくつかの手法が知られており、大きく分けて、復調法、計数法、ゼロクロス法に分類することできる。【０００７】
最初に復調法について説明する。
復調法は、回路内部において基準信号を生成し、入力信号と乗算を行うことにより、入力信号の位相を検出するもので、周期的入力信号に対し、この処理を行うことで、位相計測装置を実現できる。
この方法では、一般的に高精度な位相計測が可能であるが、一方では、入力信号の周波数が基準信号よりも大幅に違う場合には復調不可能となるという問題点がある。また、外部からのノイズ等の影響により、入力信号の振幅が短時間で変化した場合には、計測精度に悪影響を及ぼすといった問題を内在している。
このように基準信号との乗算を行う方法以外にも、離散フーリエ変換を行う方法、ヒルベルト変換によって直交位相信号を生成し逆正接演算によって位相算出する方法などがあるが、これらの方法も復調法に分類でき、同様の問題点を内包している。【０００８】
次に計数法は、周期的信号が零を横切る回数をカウンタで計数し、その計数値から位相を算出するという、古くから知られている手法である。その原理から非常に簡単な回路構成で実現できる反面、信号周期の整数倍の位相しか計測できないために、精度に限界がある。そこで、計数法の精度を上げるために、さまざまな工夫がなされてきている。【０００９】
例えば、前段にＰＬＬ回路を配置することによって、周期的入力信号の周波数を逓倍した上で、計数法を適用する手法が提案されており、この手法により、入力信号の微小な位相変化を増幅し、精度を上げることができる。しかし、ＰＬＬ回路には応答速度に限界があるので、周期的入力信号の周波数が激しく変動するような場合（位相変動が激しい場合）には測定の信頼性が低下する。
また、単純な計数法と、より高周波数のクロックによる計数法を組み合わせることで、精度を高める方法も提案されているが、高周波数のクロックを要するとともに、回路構成や信号処理が複雑となるという問題がある。
さらに、整数値しか得られない計数値を補正するために、小数部をゼロクロス点前後の線形補間演算によって算出して補正する技術も提案されている。しかしながら、この補正を加えたとしても、ある計測時間（ゲート時間ともいう。）内の終了時点での計数値のみを用いているため、計測分解能には限界がある。【００１０】
一方、ゼロクロス法では、周期的入力信号が零を横切る点（ゼロクロス）の時間を測定し、それを元に信号の位相を演算している。
具体的には、信号が零を横切る時間間隔が周波数の逆数に比例していることを利用し、メモリに蓄積されたデータに基づいて周期的入力信号の位相差を算出する。
しかし、この方法では、メモリにデータを蓄積したデータのうち、隣り合った２測定点間のデータから位相を推定するため、メモリ容量によって計測時間が制限されるという問題点がある。
また、零を横切る時間から位相へ変換する必要があるため、信号処理等で計算負荷が大きく、リアルタイム処理の実現を困難なものにしている。【００１１】
位相計測装置の性能を高めるためには、各手法の欠点を相補するように、複数の手法を統合することが有効である。特に、高速な位相変化に対応できる計数法と、高精度な位相計測に対応できるゼロクロス法の統合は、復調法のような複雑なデジタル処理を用いずに高速処理と精度を両立する計測装置を構成できることから極めて有効である。【００１２】
この観点から、例えば、特許文献１には、レーザヘテロダイン干渉計に適用する位相差測定装置にアップダウンカウンタを用いた計数法と、入力信号から生成した三角波によるゼロクロス法を組み合わせ、位相差を検出することが開示されている。【００１３】
また、特許文献２には、位相同期回路の一部としてデジタル位相差計測部を用い、入力信号をＡＤ変換した上で、クロック生成部、位相比較部、位相補正部で処理することによって、入力正弦波信号と内部に保持するクロックとの位相差を得ることが開示されている。
この位相差計測部の原理は、まず、ＡＤ変換器によって入力信号がデジタル化され、入力信号デジタル値が生成される。次に、クロック生成部によって、入力信号のデジタル値の正負を表現した「符号クロック」が生成される。
次に、位相比較部において、符号クロックを用いて、内部に保持する高速な「カウントクロック」を基準とした計数を行う。同時に、位相補正部において、入力信号デジタル値のゼロクロス点の前後のデータの線形補間演算によって位相補正値を算出し、位相比較部の出力値と位相補正値の合計をとることで所望の位相差を得る。【００１４】
特許文献３においては、位相誤差（本明細書でいう位相差と同義である。）検出装置として、入力信号をＡＤ変換し、位相誤差の検出および補正を行う方法が開示されている。位相誤差の検出は、所定の等化特性を有する等化部と、この等化部から出力される信号を２値化する２値化部と、この等化部と２値化部の出力から、メトリック演算によって所望の位相誤差信号を算出する演算部によって実現される。この補正を実現する方法としては、過去の位相誤差履歴が所定内の範囲にあるかどうかを判定し、範囲外の誤差を検出した場合には、範囲内に収まるような補正を加えるものである。【００１５】
特許文献４には、周波数計測方法および装置として、周期的入力信号のゼロクロス点の前後の振幅値を補間演算することで、該当ゼロクロス点の時刻を次々と算出し、当該周期的入力信号の周波数をゼロクロス点の時刻の差の逆数から算出する方法が開示されている。この方法も「ゼロクロス法」に包含されるものである。
【先行技術文献】
【特許文献】
【００１６】
【特許文献１】特許第２９４６６７５号公報
【特許文献２】特開２０１２−２１７１２１号公報
【特許文献３】特許第５４６８３７２号公報
【特許文献４】特開２００７−２３２３８０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１７】
しかし、特許文献１に開示された技術においては、装置内部でアナログ三角波信号を発生させるため、高精度なアナログ回路を要する。そのため、アナログ部分の雑音・特性の変化が性能の不定要素となるという問題がある。
また、特許文献２に開示された技術においては、サンプリングクロックとカウントクロックという、複数のクロックを内部で用いているため、回路構成が複雑となる。加えて、入力正弦波信号の位相が大きく変動する場合などにおいては、位相比較部における計数値が正確に位相差を反映したものとはならないという問題点がある。さらに、入力正弦波信号と内部に保持するクロックとの位相差の算出値に関しても、位相補正部によって補正が加えられているとはいえ、その分解能がＡＤ変換の分解能そのものに限定されたものとなってしまう。さらに、入力正弦波信号の１周期の終了の瞬間の位相のみを計測に用いるため、入力正弦波信号の周期より早い位相変動がエイリアシングとして計測結果に混入する影響を除去できない、という問題点もある。
特許文献３に開示された技術においては、算出される位相差は補正によって±３６０°の整数倍の値が付加され、結果として±１８０°以内の値となるように調整されている。そのため、実際の位相差が±１８０°を超えてしまっている場合などにおいては、位相差の真の値を反映したものとはならないという問題点がある。【００１８】
さらに、特許文献２および特許文献３に開示された技術は、単一の入力正弦波信号と、内部に保持する基準クロックとの位相差を計測することを目的としており、周波数が様々に変化する周期的入力信号に対し、位相を計測することはできない。
特許文献４には、ＤＳＰを用いてリアルタイム演算を行うことが記載されているが、リアルタイム演算可能な周波数は、ＤＳＰの演算速度に制限されてしまうため、測定し得る周期的入力信号の周波数に限界がある。また、周波数を演算することが主題となっていることから、周期的入力信号の位相を算出することは意図しておらず、仮に位相を算出したとしても誤差が大きい。
また、特許文献２〜特許文献４で開示されたいずれの技術においても、入力信号の一周期の時間から周波数・位相を算出しているため、計測値は入力信号の周期毎に出力されることになる。このため、入力信号の周波数が大きく変化した場合、計測値が算出される時間間隔が入力信号に依存して大きく変動することとなる。
特に一定のクロックで信号処理を行うデジタル信号処理においては、後段の処理における負荷の増大、応答遅れ、回路構成の複雑化の原因となるため、入力信号の周波数が大きく変動した場合でも、等時間間隔で結果を算出することが望まれている。【００１９】
そこで、本発明の目的は、ＡＤ変換器によって得られる入力信号デジタル値から、より簡単な処理によって位相を算出することで、幅広い周波数範囲の周期的信号を入力可能とし、しかも、精度よく、等時間間隔に、かつリアルタイムに、位相や位相差を計測することができるデジタル位相計測装置を提供することにある。
【課題を解決するための手段】
【００２０】
本発明では、簡便かつロバストな高精度位相計測を実現するために、周期的入力信号に対して計数法とゼロクロス法を適用し、その結果を積算しつつ合算を行う（これを平均化処理と呼ぶ。）。
具体的には、本発明の位相計測装置は、周期的に変動する周期的入力信号の位相をデジタル回路によって計測する位相計測装置であって、前記周期的入力信号を、所定のサンプリングタイミング毎にそれぞれデジタル化し、デジタル信号として出力するＡＤ変換器と、前記デジタル信号の符号が変化したことを検出するゼロクロス特定手段と、前記ゼロクロス特定手段によるゼロクロス検出回数Ｃを計数し、前記サンプリングタイミング毎に算出する計数処理部と、前記ゼロクロス特定手段がゼロクロスを判定した直前、直後のサンプリングタイミングにおけるデジタル信号に基づいて、前記ゼロクロス検出回数の端数Ｆj（ｊ＝１〜Ｌ）を算出し、さらに予め定められた平均化に必要なサンプリング回数Ｎ（平均化を行うデータ個数）の期間におけるゼロクロス検出番号Ｎj（１≦Ｎj≦Ｎ）とを用い、端数処理パラメータＧj＝Ｎj−Ｆjを演算する端数処理部とを備え、前記サンプリング回数Ｎの期間における、期間終了時の前記計数処理部算出値Ｃ、および前記端数処理部が演算するＬ個の端数を下記の数式１により平均化を行い、前記デジタル信号の位相を演算する平均化処理部を備えている。
【数１】
0006760612.tif 000002
【００２１】
また、本発明により位相差を計測する位相差計測装置は、前記周期的入力信号が第１の周期的入力信号Ｘと第２の周期的入力信号Ｙとからなり、前記第１の周期的入力信号Ｘと第２の周期的入力信号Ｙに対し、前述の位相計測装置を第１の位相計測装置、第２の位相計測装置としてそれぞれ配置し、前記第１の位相計測装置により計測した前記第１の周期的入力信号Ｘの位相から、前記第２の位相計測装置により計測した前記第２の周期的入力信号Ｙの位相を減算する減算器を設け、前記第１の周期的入力信号Ｘと前記第２の周期的入力信号Ｙの位相差を計測する。
【発明の効果】
【００２２】
ここで、入力信号の周波数をｆI、ＡＤ変換器を駆動するサンプリングレートをｆADC、ＡＤ変換器の変換ビット数をｎ、平均化回数をＮとすると、本発明によれば、平均化処理により、最終的に位相を算出するレートをｆADC／Ｎとすることができる。
これにより、次のような効果を奏する。
（１）広い入力信号周波数範囲
本発明を適用することにより、入力信号の周波数が広帯域を有する場合でも、計測が可能となる。具体的には、ｆIN＜ｆADC／４の範囲で十分に計測が可能である。
（２）高分解能
位相の分解能をｄ（単位ラジアン）とすると、本発明によれば、ｄ＝２π／（Ｎ・２n）の関係があるので、位相計測の分解能を高めることができる。
（３）リアルタイム処理
信号をリアルタイムに処理し、位相を連続的に長時間算出することができる。例えば、ＦＰＧＡに実装すれば、時間遅れなく、ｆADC／Ｎのレートで所望の位相を連続的に得ることができる。
以上の効果は、本発明の位相計測装置を用いて位相差を計測する場合についても同様である。
【図面の簡単な説明】
【００２３】
【図１】図１は、本発明の位相計測装置における信号処理の全体概要を示す図である。
【図２】図２は、本発明による計数処理部のブロック図である。
【図３】図３は、本発明による計数処理部の動作を説明する図である。
【図４】図４は、本発明による端数処理部のブロック図である。
【図５】図５は、本発明による端数処理部の動作を説明する図である。
【図６】図６は、入力信号とゼロクロス検出の関係を説明する図である。
【図７】図７は、平均化処理が行われるまでの動作を説明する図である。
【図８】図８は、本発明の位相差計測装置における信号処理の全体概要を示す図である。
【図９】図９は、レーザへテロダイン干渉計に適用した実施例３の全体概要を示す図である。
【図１０】図１０は、従来技術と比較した実施例３の利点をまとめた図である。
【図１１】図１１は、存在するはずのゼロクロスがノイズにより失われた場合を示す図である。
【図１２】図１２は、本発明によりノイズ現象を補正するためのブロック図である。
【図１３】図１３は、ヘテロダインレーザ干渉計による高感度計測の例を示す図である。
【図１４】図１４は、ノイズ現象補正による効果を示す図である。
【図１５】図１５は、高周波変動を低減するための処理を行うブロック図である。
【図１６】図１６は、位相雑音計測装置に適用した実施例の全体概要を示す図である。
【発明を実施するための形態】
【００２４】
［実施例１］
図面を用いて本発明に基づく位相計測装置の基本原理を説明する。
以下、位相計測装置における周期的入力信号を入力信号Ｘという。
本発明に基づく位相計測装置１によるデジタル信号処理の全体概要を図１に示す。
入力信号ＸはＡＤ変換器２によりデジタル化され、Ｘｄとして出力される。なお、ＡＤ変換器２には、これを駆動するための駆動クロック３が入力されている。
変換されたデジタルデータＸｄは、以降のデジタル信号処理部に送られて処理される。デジタル信号処理部は、図１に示されるように、計数処理部４、端数処理部５、平均化処理部６の３つからなる。
以下、計数処理部４、端数処理部５、平均化処理部６の３点に分けて、それらの機能を順に説明する。
なお、予め、最終的にデータを得たいレートにより平均化数Ｎを定めておく。すなわち、ＡＤ変換器２が動作する際のサンプリングレートの１／Ｎが、最終的に出力データを得るサンプリングレートになるためである。例えば、ＡＤ変換器動作のサンプリングレートが５００ＭＨｚで、所望の位相算出レートが２５ＭＨｚとすると、Ｎ＝２０と定めればよい。
【００２５】
（計数処理部）
図２は、計数処理部４のブロック図である。
動作の詳細を、図３を参照しながら説明する。
ここで、横軸は、サンプリングタイミング毎のデータ番号ｉである。すなわち、左から順に（ｉ＝０番を先頭として）、ＡＤ変換器２の駆動サンプリングレート毎に次々とデータが入ってきて、処理される様子を示している。すなわち、図３のデータ間隔は、第１のＡＤ変換器２の駆動サンプリングレート（駆動クロック３の周期）に相当する。
まず、入力信号ＸがＡＤ変換器２によってデジタル化されたデータＸｄが図３の（Ａ）に対応する。
ここで、計数処理部４は、ゼロクロス特定手段４１により、データＸｄの正負が切り替わるゼロクロスを検出する。例えば、図３の（Ａ）において、零を横切ったタイミングを検知して、零を超えた時点でのデータ番号で、横切った直後に正論理が立つようにしたものが、図３（Ｂ）の信号である。このようにしてゼロクロスを検知することができる。
【００２６】
次に、図３（Ｂ）で示される信号をカウンタ４３に入力することで計数処理が行われる。
カウンタ４３は、ゼロクロス特定手段４１から検知信号が到着するたびにカウントアップを行い、カウンタ４３により保持される値は、図３（Ｃ）のようになる。
なお、入力信号Ｘの周波数がＡＤ変換器２の駆動サンプリングレートよりも非常に小さい場合には、入力信号またはＡＤ変換器２自身に含まれるノイズの影響によって、ゼロクロスの誤検知が生じる場合がある。その場合でも、周知のアルゴリズムによって誤検知を無視することができるので問題とはならない。
【００２７】
（端数処理部）
次に、端数処理部５について、全体概要を図４に示す。
以下、端数処理部５の動作の詳細について、図５、図６を参照しながら説明する。
まず、入力信号Ｘについて、第１のＡＤ変換器２によって変換されたデジタルデータ列Ｘｄは、図５（Ａ）に対応する。これは、図３（Ａ）と全く同じである。
次に、線形補間演算処理が行われる。具体的には、測定信号のゼロクロスが検出されたタイミングにおける値（図６の値Ｂ）と、その直前の値（図６の値Ａ）をラッチする。
この２つのデータから、数式２のような線形補間演算を行う。
｜Ｂ｜／（｜Ａ｜＋｜Ｂ｜）・・・・・・・（数式２）
この計算値を、ゼロクロス検出タイミング（図６の値Ｂと同じタイミング）に対応付けて保持し、Ｆjとする。さらに、端数処理パラメータＧjを
Ｇj＝Ｎj−Ｆj・・・・・（数式３）
と定める。このときのＮjは、ゼロクロス検出タイミングのＮデータ内での位置を示す番号である。すなわち、１≦Ｎj≦Ｎであり、図５の例では、Ｎjは、２、５、８、１１、１５、１８となる。
その様子を示したのが、図５（Ｂ）である。
【００２８】
図５（Ｂ）では、例えばデータ番号２において、ゼロクロスが検出されているので（図３（Ｂ）参照）、データ番号１とデータ番号２の値を用いて数式１の計算を行い、計算値（およそ１．５３）を得て、データ番号２の時点に対応付けている。同様に、データ番号５、８、１１、１５、１８の時点でも端数計算値を得る。
【００２９】
この端数処理部５の動作においては、入力信号Ｘ自体のゼロクロスを検出する必要がある。ゼロクロス検出動作は、端数処理部５内で、独立したゼロクロス検出処理を行ってもよいし、端数処理部５の外部、例えば、計数処理部４より検出信号を送信することで実現してもよい。
【００３０】
なお、この処理には除算が含まれているが、一般にＦＰＧＡにおいて、高速な浮動小数点演算（除算）を行うのは負荷が大きい。その負荷を小さくするために、「ルックアップテーブル」を用いた除算を適用することもできる。ルックアップテーブルを用いた除算を適用することによって、端数計算値には、数式１の厳密値からの誤差が生じる。しかし、端数計算値は、最終結果の補正項に相当する部分であって、最終結果に及ぼす影響は小さい。よって、この置き換えによって、計測精度の悪化を招くことはない。
【００３１】
（平均化処理部）
次に平均化処理部６の動作について説明する。
平均化処理部６では、計数処理部４と端数処理部５から得られた２つのデータ列を、次の数式１に基づいて、位相出力値Ｕの演算処理を行う。このとき、位相出力値Ｕは次の数式に従うことで算出することができる。
【数１】
0006760612.tif 000003
ここで、Ｎを平均化数、Ｃを平均化数到達時におけるカウンタ４３の出力値、Ｇjを数式２で計算したｊ番目のゼロクロスにおける端数処理部５の算出結果、Ｌは平均化数Ｎの間に含まれるＧjの個数である。例えば、図３の例の場合、Ｎ＝２０、Ｃ＝６、Ｌ＝６である。
【００３２】
発明者らが先に提案したＰＣＴ／ＪＰ／２０１５／０８１９８４では、Ｕを求めるためには、平均化処理部において、ＡＤ変換器のサンプリング毎にカウンタ４３の出力の積算演算を行う必要があった。高精度にＵの値を算出するには、Ｕとしてビット幅を広くとっておく必要があるため、極めて高速なＡＤ変換器のサンプリング毎に、広いビット幅の数値を積算演算する必要があり、ＦＰＧＡ等に強い演算負荷がかかり、その低減が課題となっていた。数式１によれば、例えば、予め定めた平均化数の間に発生したゼロクロスの総回数Ｃ（図３の例ではＣ＝６）だけの必要最小限の累積加算処理を行うだけで、最終計測値Ｕを演算することが可能となり、先の提案にくらべ、演算負荷を大幅に低減することができる。
また、後述する実施例４のように感度向上のための補正を適用する場合、先の提案では、失われたゼロクロスの位置をリアルタイムで算出するために、複雑な手順が必要であり、計算機に大きな負荷がかかった。それに比べて、本実施例では、Ｇjがゼロクロスの位置を示す値であることを利用すると、失われたゼロクロスの位置を簡単に補間することができる。すなわち、より小規模で低価格なＦＰＧＡ上でも、リアルタイムに補正を適用し、本方法の計測感度を高めることができる。
【００３３】
なお、実際にＦＰＧＡにおいて、上記の平均化処理を実装する場合は、リアルタイム性能を確保するため、次のように行ってもよい。
（１）各データ番号毎のタイミングで、計数処理部４と端数処理部５から出力される  Ｃｉ、Ｇｊの各データを平均化処理部６へ送信する。
【００３４】
（２）平均化処理部６は、メモリを保持しており（初期値は０にする）、各タイミングにおいて、自身の値に受信したＧjをその都度加算し、次のデータ受信タイミングまで保持しておく。つまり、メモリ保持値Ｓiは、数式４の漸化式に従う。
Ｓi＝Ｓi-1＋Ｇｊ・・・・・（数式４）
ただし、Ｇjは、その値が送信されているときのみ演算に用いるものとする。このとき、Ｓiの履歴は、図７（Ｃ）に示されるとおりである。
【００３５】
（３）（２）の処理を続け、最終データを受けたあと、ｉ＝１９（最後）の時点で保持されている値をＮで割り、さらにその時点での計数処理部出力値Ｃiから減算することで、数式１の演算が実行でき、Ｕが得られる。したがって、これを最終的な出力とすればよい。この一連の動作が終了したら、メモリ保持値Ｓiを０に戻して、次の一連の動作に入る。
ここで、Ｎで割る除算部の負荷を減らす必要がある場合は、Ｎとして２の累乗の値を選択し、ビットシフト処理に置き換えるという方法もある。
【００３６】
平均化処理部６の出力Ｕと、所望の位相φ（単位ラジアン）には、次の数式５の関係がある。
φ＝πＵ・・・・・・（数式５）
ここでφは入力信号Ｘの位相（単位ラジアン）である。位相は、測定開始の瞬間（ｉ＝０）を基準として計測される。この関係に基づいて、出力ＵをＦＰＧＡ内部またはＰＣ上などで処理することにより、位相（単位ラジアン）を算出することができる。
もちろん、後段の処理を考慮して、数式５のように位相（単位ラジアン）に変換することなく、データＵのまま後段の処理に用いてもよい。
なお、厳密には、数式５の右辺に、定数εが加算される。理論上、εはπまたは０の値を持つ、測定開始の瞬間（ｉ＝０）での入力信号の値の正負によって一律に定まる値であり、簡単に算出することができる。具体的には、測定開始の瞬間（ｉ＝０）での入力信号の値が負であれば、ε＝πとなる。よって、それを補正値として、数式５に加えておけば良い。
【００３７】
結果をリアルタイムに演算・出力する計測器においては、計測を開始する基準となる時刻をセットする機能が求められる。すなわち、動作中において、あるリセット信号を受信した時刻の位相をφ＝０と設定し、以後の出力データをその基準時刻をもとに演算する機能が望まれる。この機能は、リセット信号を受信したタイミングにおいて、計数処理部のカウンタ４３の値を０にリセットする、あるいは平均化処理部の処理を初期化するという操作により容易に実現できる。
【００３８】
以上の処理によって位相を算出することで、幅広い周波数範囲の周期的信号を入力可能とし、しかも、精度よく、かつリアルタイムに計測が可能となる。
なお、ＦＰＧＡによってデジタル信号処理を実装する例を示したが、ＦＰＧＡに限らず、ＡＳＩＣ、システムＬＳＩ等、デジタル信号処理を実現できる方法であれば、同様に実装できる。
また、それぞれの入力信号Ｘを正弦波信号として仮定していたが、デジタル回路において用いられるパルス信号（矩形波信号ともいう。）に対しても、バンドパスフィルタあるいはローパスフィルタを適用することで正弦波信号に変換することができる。
したがって、バンドパスフィルタを、位相計測装置の前段に設置することで、パルス信号に対する位相計測装置を構成することができる。
また、算出した位相は、後段の処理によって時間で微分することにより、入力信号Ｘの周波数に換算することもできる。このように、周波数カウンタとして利用した場合でも、高分解能およびリアルタイム性を確保しつつ、周波数変動範囲が広い信号の周波数を計測することができる。周波数変動範囲が広いことは、言い換えれば、周波数雑音が大きい入力信号に対しても、高速に信頼性の高い計測が可能となるということである。
【００３９】
［実施例２］
次に、本発明に基づいて２つの入力信号Ｘ、Ｙの位相差を計測する場合、すなわち位相差計測装置として用いる場合は、図８に示すように、上述した構成の位相計測装置を２個配置し、第１の位相計測装置１ａを入力信号Ｘ用、第２の位相計測装置１ｂを入力信号Ｙ用とし、計測した位相ＵX、ＵYを減算器７により減算し、位相差（ＵX―ＵY）を求めるようにすればよい。
【００４０】
以上の処理によって位相差を算出することで、幅広い周波数範囲の２つの周期的信号を入力可能とし、しかも、精度よく、かつリアルタイムに計測が可能となる。
なお、ＦＰＧＡによってデジタル信号処理を実装する例を示したが、ＦＰＧＡに限らず、ＡＳＩＣ、システムＬＳＩ等、デジタル信号処理を実現できる方法であれば、同様に実装できる。
【００４１】
また、それぞれの入力信号Ｘ、Ｙを正弦波信号として仮定していたが、デジタル回路において用いられるパルス信号（矩形波信号ともいう。）に対しても、バンドパスフィルタあるいはローパスフィルタを適用することで正弦波信号に変換することができる。
したがって、バンドパスフィルタを、位相差計測装置の前段に設置することで、パルス信号に対する位相差計測装置を構成することができる。
【００４２】
［実施例３］
この実施例は、実施例２の位相差計測装置を、レーザヘテロダイン変位計測装置に適用したもので、以下、入力信号Ｘを参照信号、入力信号Ｙを計測信号として本実施例を説明する。
【００４３】
レーザ光の位相差を利用した計測装置として、レーザへテロダイン干渉計が広く知られている。レーザへテロダイン干渉計においては、周波数シフトを受けたレーザ光を用いて、測定対象からのレーザ光の反射光と、参照光の位相差により、変位や振動・衝撃を与えた際に発生する変位などを計測する。
【００４４】
図９は、レーザへテロダイン干渉計に適用した実施例３の全体概要を示している。
レーザヘテロダイン干渉計による変位計測装置においては、例えば、ＡＯＭのような周波数シフトをレーザ光に加えるデバイスに、例えば、８０ＭＨｚの周波数をもつ参照信号を入力することによって、８０ＭＨｚの周波数シフトを受けたレーザ光と、計測対象から反射したレーザ光を干渉することで、８０ＭＨｚに測定対象の変位による位相変調が加わった測定信号が生成される。
この測定信号と参照信号の２つの信号から変位を算出するために、実施例２による位相差測定装置１を適用し、レーザヘテロダイン変位計測装置を構成する。
【００４５】
具体的には、測定信号と参照信号の２つの正弦波入力信号を、第１の位相計測装置１ａ第２の位相計測装置１ｂにそれぞれ入力し、減算器７により両者を減算することで、位相差に関する出力データＵを得る。
ここで、平均化処理部６で得られたデータＵと、測定対象の変位（ｄ［ｍ］）の関係は、数式６のようになる。λはレーザの波長（［ｍ］）である。
ｄ＝λＵ／４・・・・・（数式６）
この関係に基づいて、出力ＵをＦＰＧＡ内部またはＰＣ上などで、処理することで、変位をリアルタイムに算出することができる。
【００４６】
本実施例においては、図９のように、入力信号Ｘである参照信号をＡＯＭ駆動信号、入力信号Ｙである測定信号を光干渉信号とそれぞれ仮定しているが、レーザヘテロダイン干渉計の構成にはさまざまな場合がある。しかし、一般に、レーザヘテロダイン干渉計の内部では、本発明による位相差計測装置が用いられているという原理は同じである。
したがって、図９の例示にかかわらず、レーザヘテロダイン干渉計の内部の位相差計測装置部分を実施例２に基づく位相差計測装置で置き換えても、本実施例と同様の効果を得ることができる。
【００４７】
本発明による位相差計測装置では、高精度であるということと、位相差が大きく変動する場合でも計測可能であることの２つの特長をもつ。これらの特長はそれぞれ変位計測における「計測分解能」と「計測対象の速度範囲」の２つに対応するので、この２点から、従来技術と本実施例の具体例との比較を行う。
【００４８】
まず、下記のように、分析に必要なパラメータを定義する。
（１）ｆh：ヘテロダインビート周波数であり、図９において参照信号の周波数にあたる。この実施例では、８０ＭＨｚとしている。
（２）ｆADC：ＡＤ変換器を駆動するサンプリングレートで、この実施例では、５００ＭＨｚとしている。
（３）ｆs：得たい変位データの計測サンプリングレートであり、この実施例では、Ｎ＝２０としているので、ｆs＝５００／Ｎ＝２５ＭＨｚである。
なお、一般的なレーザヘテロダイン変位計では、計測サンプリングレートは、通常、１ｋＨｚ〜１ＭＨｚの範囲内である。
（４）Ｖmax：測定対象の計測可能な最大速度［ｍ／ｓ］である。
（５）ｄr：計測分解能［ｍ］である。
（６）λ：レーザの波長であり、この実施例では、変位計測器によく用いられるヘリウム・ネオンレーザの６３３ｎｍとする。もちろん、それ以外の種々のレーザでも適用できる。
【００４９】
まず、計測対象の速度範囲が高速な場合にも対応できる特長をもつ従来技術の計数法と本実施例とを、計測分解能の観点から比較する。
従来の計数法では、入力信号（測定信号・参照信号）のゼロクロス回数、という整数値しか計測できない。そこで、分解能を向上させるため、ＰＬＬ回路等を用いて入力信号を逓倍する手法や、複数回の計数値を平均化する手法を採用されることも多い。このとき、計測分解能は、次の数式７で表すことができる。
ｄr＝λ／４ＬＱ・・・・・（数式７）
ここで、ＬはＰＬＬ回路による逓倍率、Ｑは平均化回数である。市販の製品では、最高でＬＱ＝１０２４程度を実現し、ｄr＝λ／４０９６＝約０.１５５ｎｍを達成している。
しかし、この手法は、高速ＰＬＬ回路等を必要とし、技術的難易度が高くなるため、Ｌを増加させることは難しい。また、平均化回数Ｑを大きくすることが考えられるが、原理的には、最大でＱ＝２ｆh／ｆs程度が限界であり、これ以上の向上は見込めない。
【００５０】
これに対し、本実施例によれば、ＰＬＬ回路を一切使用することなく、計測分解能として、市販品の最高レベルであるｄr＝λ／４０９６を大きく超えることができる。
すなわち、典型的には、分解能は、次の数式８で表すことができる。
ｄr＝λ／（４Ｎ・２n）・・・・・（数式８）
ここで、ｎは、ＡＤ変換器の変換ビット数であり、ｎ＝８ビットとすると、本実施例では、平均化回数Ｎ＝２０であるから、ｄr＝０.０３ｎｍとなる。
広く使用されているｆs＝１ＭＨｚの場合で考えると、Ｎ＝５００であるから、
ｄr＝０.００１２ｎｍ
となる。
このことから、従来技術に基づく計数法による分解能である約０.１５５ｎｍと比較して、本実施例では１００倍程度分解能が改善されることが分かる。
【００５１】
次に、計測分解能が良い従来技術の復調法と本実施例とを、計測対象の速度範囲の観点から比較する。
復調法においては、情報理論における「サンプリング定理」によって、計測サンプリングレートの１／２以下の周波数をカットオフ周波数ｆcとする、ローパスフィルタを適用する必要がある。つまり、次の数式９を満たす必要がある。
ｆc＜ｆs／２・・・・・（数式９）
ここで、カットオフ周波数ｆcが、次の数式１０により、測定可能最大速度を制限する。
（２ｖmax）／λ＝ｆc・・・・・（数式１０）
以上から、次の数式１１が導き出される。
ｖmax＝（λｆs）／４・・・・・（数式１１）
【００５２】
いま、計測サンプリングレートとして、高めの値である、ｆs＝１ＭＨｚを採用しているが、それでも、ｖmax＝約０.１６ｍ／ｓが限界となる。
【００５３】
一方、本実施例による計測対象の速度範囲は、サンプリング定理から、ＡＤ変換器サンプリングレートの１／２以下の入力信号が計測可能である。つまり、
ｆADCとｖmaxの関係は、次の数式１２で表される。
ｆADC＝２（２ｆh＋４ｖmax／λ）・・・・・（数式１２）
となる。移項して整理すると、
ｖmax＝λ（ｆADC−４ｆh）／８・・・・・（数式１３）
となる。
いま例として使われている値を代入すると、ｖmax＝１４.２ｍ／ｓとなる。
この値と、復調法における速度範囲ｖmax＝約０.１６ｍ／ｓと比較すると、実施例３の方が１００倍程度拡大されていることがわかる。
【００５４】
分解能と速度範囲以外の観点について、従来技術と比較する。
まず、本発明による方法では、高速な入力信号に対してもリアルタイム処理が可能である。一方、ゼロクロス解析法では、信号のゼロクロス時間を、デジタル化したデータから算出するものであることから、複雑な計算を、一旦メモリに保持したデータに対して適用するため、例えば本実施例における８０ＭＨｚといった高速な信号についてリアルタイム処理することは、極めて難しい。
さらに、振幅変動への耐性については、本発明では計数法と同等程度に強い。一方で、復調法には弱点がある。具体的には、ノイズの影響等によって信号の振幅が非常に短時間変動した場合、信号にバイアスが乗った場合などに対して出力が敏感であり、望ましくない。
【００５５】
以上、実施例３が、従来技術（復調法、計数法、ゼロクロス法）と比較して、どのような利点があるかについて、計測分解能、測定対象の速度範囲、リアルタイム処理の可否、必要なクロック速度、処理の複雑さ、信号の振幅変動耐性の観点からまとめると、図１０のとおりである。
このように、本実施例によれば、従来技術ではいずれかの観点で欠点を有しているが、本実施例によれば、すべての観点で要求条件を満たすことができる。
【００５６】
なお、レーザドップラ振動計のように、計測対象の速度信号を得たい場合は、レーザヘテロダイン変位計測装置で計測される変位信号を時間微分処理することで、容易に算出できる。
【００５７】
［実施例４］
入力信号がノイズの影響を受けた場合や、信号帯雑音比（Ｓ／Ｎ）が小さい信号の場合、検出されるべきゼロクロスの消失や、不要なゼロクロスの検出といったノイズ現象が発生する。そのような信号に対し、先に提案したように、カウンタ４３の出力値の平均値Ｃａをサンプリングタイミング毎に演算する場合、ノイズ現象により正確な計測ができなくなる。
これに対し、本発明を適用すれば、ノイズの影響によりゼロクロスの消失や過剰な検出が生じる場合でも、その影響を取り去るように補正演算を行えば、精度よく計測を行うことができる。
以下、まずゼロクロスが失われる場合についての補正機能を説明する。
図１１の例では、データ位置０付近で、本来存在するはずのゼロクロスがノイズの影響によって失われている。このように、ゼロクロスが失われている場合、計測結果には望ましくない（本来あるべきではない）ステップ状の特性が生じる。
このようにゼロクロスが失われる場合には、マイナス側からプラス側に移行する際のゼロクロスが消失すれば、プラス側からマイナス側に移行する際のゼロクロスも消失することから、原理的に必ず２つがセットになり失われることを応用して補正を行う。
【００５８】
この処理を行うためのブロック図を図１２に示す。なお、実施例１と共通するものについては同一の符号を付している。
この処理では、下記のような手順を適用する。
（１）補正部には、計数処理部４および端数処理部５から結果が常に送信されている。補正部８は、受信した結果にゼロクロス検出の異常があるかどうかを判定し、補正するという機能を持つ。
（２）補正部８におけるゼロクロス検出を失ったかどうかの判定は次のように行う。まず、端数処理部５より送られる値の差分ΔＧj＝Ｇj+1−Ｇjを常にモニタする。
この値があるスレショルド値を上回った場合、ゼロクロスを失ったものと判定する。スレショルド値は、入力信号の平均周波数を利用して定める値であり、初期設定として固定の値を与えてもよいし、ΔＧjの長時間平均に適当な係数（通常１より大きく２以下）を掛けることで定めてもよい。また、ゼロクロスが４個以上失われた場合は、ΔＧjはスレショルド値を大きく上回ることを利用して、例えばΔＧjがスレショルド値の何倍程度であるかを基準として、失われたゼロクロスの個数（２個，４個，６個，８個，…）を判定する。
（３）ゼロクロスが失われたことを検知した場合は、補正部８は受信したデータに以下の処理を行い、後段の平均化処理部６へと送信する。
いま、ｊ番目の差分ΔＧjが スレショルドを超えたとし、失われたゼロクロスの個数は２個であると仮定する。まず、計数処理部４からのデータに対しては  Ｃ→Ｃ＋２  と変更する。
【００５９】
次に、端数処理部５のデータに対しては、Ｇj+1およびＧjの２つをデータ列に追加する。
この処理の理由について説明する。本アルゴリズムでは、端数処理パラメータＧはゼロクロスの位置を表現する変数であるので、失われた２個のゼロクロスは、その隣の、正常に検知できたゼロクロスの値をもって近似することができる。
すなわち、例えば、ＧkおよびＧk+1の２個が失われているとする。このとき、Ｇk＋Ｇk+1＝Ｇk-1＋Ｇk+2という近似式が成立するので、正常に検知できたＧk-1とＧk+2を、端数処理部５のデータに（すでにデータ列にはＧk-1とＧk+2 が存在するため、重複するが）追加すれば良い。ちなみに、本来はＧk≠Ｇk-1、Ｇk+1≠Ｇk+2であるのだが、後段の平均化処理部６は、Ｇの総和を取るのだから、上記の近似式で示されるように、和が同じである２個のＧk-1とＧk+2 を追加するだけで十分であり、複雑な処理を必要とするＧk単独の推定処理を行う必要がない。
（４）失われたゼロクロスの個数が２より多い場合、すなわち２ｐ個（ｐは２以上の整数）であった場合も同様の考え方で補正が可能である。具体的には、ｊ番目の差分ΔＧjがスレショルドを超えたとすると、計数処理部４からのデータに対しては  Ｃ→Ｃ＋２ｐ  と変更する。端数処理部５のデータに対しては、Ｇj+1とＧjの組をｐセット、データ列に追加する。
【００６０】
ゼロクロスを過剰に検出した場合の補正方法も同様に構成することができる。すなわち、事前に定めたあるスレショルドをΔＧjが下回った場合、Ｇk＋Ｇk+1を端数処理部から消去し、さらに計数処理部からのデータに対してＣ→Ｃ−２と変更すればよい。
【００６１】
この手法により、以下の様な効果がある。
（１）ヘテロダインレーザ干渉計においては、低反射率面、粗面における計測など、干渉計への戻り光が弱い場合、入力信号のＳ／Ｎが小さいため、ノイズの影響により上記のようにゼロクロスを失ったり過剰に検出したりする現象が発生する。そこで、このような処理を適用することによって、低反射率面での精度を保った計測が可能となる。このため、例えば測定対象物体に反射率を高めるためのミラーや反射板を接着させなくても良いなどの効果がある。
（２）位相雑音計測装置においても、Ｓ／Ｎが小さい入力信号を測定したいというニーズがある。例えば、光ビート信号や受信した電波信号を増幅した信号などを測定したいという場面が多くある。そういった場合には、この実施例を適用することにより、本発明の位相計測を適用することができる。
【００６２】
適用例として、ヘテロダインレーザ干渉計による高感度計測の例を挙げる。図１３は、反射率の低い黒アルマイト面に振動を与え、３０ｃｍ離した位置からレーザを照射して、その振動変位を計測している様子である。このセットアップにおいて、本実施例を適用せずに位相計測アルゴリズムを使用し、ヘテロダインレーザ干渉計のデータを処理すると、図１４（Ａ）のような出力値を得る。図１４（Ａ）では、戻り信号強度が弱いため、ゼロクロスの抜けが多数回生じ、そのたびにレーザの半波長（この例では３１６ナノメートル）の整数倍だけ、真の値とのずれが生じている。そのずれが蓄積し、計測時間内で約４００００ナノメートル程度の大きな誤差が発生している。このように、計測そのものがノイズ現象により無効なものとなってしまう。
一方で、本実施例に示された補正を適用すると、図１４（Ｂ）のような出力値を得る。この計測結果は、黒アルマイト面に与えた振動と正確に一致している。このように、低反射率面、粗面における計測など、戻り信号強度が弱い場合でも、本実施例に示された補正を適用すれば、精度の高い計測が可能となることが確認できた。
【００６３】
本発明による計測結果は、原理上避けられない高周波変動が存在するが、それを低減するための補正を行うことができる。すなわち、本発明においては、周期的信号のゼロクロスを検知し処理することにより、当該周期的信号の位相を計測しているので、平均化を行う区間の区切り方（境界）の影響でゼロクロスの数が変化することで、高周波変動が生じる。
以下例を挙げる。例えば、ある入力信号を平均化数Ｎで計測する場合、ＡＤ変換器から出力されるＮ個のデータの間に、ゼロクロスが平均的にＭ個到来しているものと仮定する。この場合、例えば、あるＮ個のデータの間にＭ個のゼロクロスが検知されたあと、次の一連のＮ個のデータにはゼロクロスがＭ＋１個、次の一連のＮ個のデータにはゼロクロスがＭ−１個、などというように、ゼロクロスは必ずしもすべての区間でＭ個ではなく、±１個程度の変動が原理的に発生してしまい、これにより、計測結果に本来生じないノイズ状の特性（これを高周波変動、と呼ぶ。）が生じることとなる。
この現象は、平均化数Ｎが小さければ小さいほど、Ｍも一般に小さい値であるため、影響が大きくなる。これは、Ｍ＋１とＭとの相対差異が大きくなるためである。
【００６４】
そこで、この高周波変動の影響を緩和するため、この実施例では、図１５に示すブロック図により補正処理を導入する。
高周波変動低減処理部は、端数処理部からのデータＧjを受信してモニタしている。ここで高周波変動低減処理部は、次のような処理を行う。まず、あるｋ番目の平均化区間における最後（平均化区間内ｐ個目）の端数処理部５からのデータをＧp（ｋ）、次の（ｋ＋１番目の）平均化区間内における最初（平均化区間内１個目）の端数処理部５からのデータをＧ1（ｋ＋１）として、補正値Ｑ（ｋ）を
Q(k)=(G1(k+1)+Gp(k)-N)2/(G1(k+1)-Gp(k)+N)/8・・・・・（数式１４）
に基づいて算出する。この補正値Ｑ（ｋ）は、区間の境界の影響で余分に計測される値を、理論的に推定したものである。
高周波変動低減処理部には平均化処理部の出力値Ｕも送信されており、これに対して補正をかける。具体的には、ｋ＋１番目の平均化区間の出力値Ｕ（ｋ＋１）からこの値Ｑ（ｋ）を差し引くとともに、ｋ番目の平均化区間の出力値Ｕ（ｋ）にＱ（ｋ）を加算する処理を行う。
これによって、上述のように、ゼロクロスの数が平均化区間のあいだで変動する影響で見かけ上のノイズが計測結果に混入する現象を緩和し、特にＮ値が小さい場合（高周波領域まで位相変動を観測したい場合）において、より精密で正確な計測が行えるようになる。
数式１４の演算は演算負荷が大きいため、補正値Ｑ（ｋ）の算出をリアルタイムで行わず、後処理にて実施することもできる。例えば、すべてのｋについて、Ｇ1（ｋ）、Ｇp（ｋ）の値を保存しコンピュータ等に送信すれば、コンピュータ上で数式１４によりＱ（ｋ）を演算し、補正を実行することもできる。
【００６５】
［実施例６］
本実施例は位相雑音計測装置に適用したものである。ここで、位相雑音計測装置とは、ある信号の位相揺らぎ（雑音）の時刻履歴を計測する装置である。
位相雑音は、位相ジッタとも呼ばれ、高周波信号源の安定性を評価するための重要な指標である。このため、位相雑音計測装置は、通信機器等の高速化の研究開発に欠かせない機器である。
本発明を適用した位相雑音計測装置を実現するには、図１において、被測定信号を入力信号Ｘとすればよい。この場合、位相雑音の計測性能（位相雑音計測装置自身のもつ自己ノイズ）は、ＡＤ変換器駆動クロックのジッタ（位相雑音レベル）によって決定される。そのため、より低雑音な計測を行いたい場合は、駆動クロックに高安定基準信号を導入すればよい。
【００６６】
または、図８において、位相差計測装置の入力信号Ｘとして被測定信号を、入力信号Ｙとして高安定基準信号を入力すればよい。この場合は、ＡＤ変換器駆動クロックの位相雑音レベルに影響されることなく、被測定信号の位相雑音を計測することができる。
図１６に適用図を示す。ここで、高安定基準信号とは、位相雑音が極めて小さい、計測の基準となる周期的信号であり、例えば原子時計によって得られる。
なお、被測定信号、高安定基準信号をそれぞれ入力信号Ｘ、Ｙとしたが、逆でもよい。
【００６７】
本発明を適用することにより、被測定信号と高安定基準信号の周波数が大幅に違う場合でも、計測が可能となる。具体的には、被測定信号の周波数をｆA、ＡＤ変換器を駆動するサンプリングレートをｆADCとすると、ｆA＜ｆADC／４の範囲で計測が可能となり、同時に、位相雑音計測の分解能を高めることができる。
すなわち、ｎをＡＤ変換器の変換ビット数（例えば、ｎ＝８ビット）、Ｎを平均化回数、位相雑音の分解能をｄ（単位ラジアン）とすると、ｄ＝２π／（Ｎ・２n）の関係がある。
【００６８】
また、本発明によれば、被測定信号の位相雑音レベルが非常に大きい場合、例えば位相の変動が２πを大きく超える場合においても信頼性の高い計測が可能となる。
具体的に既知の技術による位相雑音計測装置と比較する。既存の位相雑音計測装置としては、
（Ａ）スペクトラム・アナライザやＰＬＬを用いた高精度なタイプ
（Ｂ）オシロスコープのようにＡＤ変換し解析するレンジの広いタイプ
が挙げられる。
（Ａ）では、位相雑音が大きすぎる信号は計測がレンジオーバーとなり、計測が不可能である。一方、本技術によると、被測定信号の周波数範囲が広いため位相雑音が大きい場合でも測定を継続し続けることが可能であり、全く問題とならない。（Ｂ）では、位相雑音が大きい信号も計測が可能であるが、一方で、メモリ容量に制約を受けるため、長時間のデータ取得を要するような、オフセット周波数が低い領域では計測が不可能となる。本技術はリアルタイム処理を実行できるため、オフセット周波数が極めて低い領域まで信頼性高く測定が可能である。
【産業上の利用可能性】
【００６９】
以上説明したように、本発明によれば、簡単な回路構成によって、幅広い周波数範囲の周期的信号を入力可能とし、しかも、精度よく、等時間間隔に、かつリアルタイムに、位相や位相差の計測が可能となるので、レーザヘテロダイン変位計測装置、位相雑音計測装置など、様々な機器に適用されることが期待できる。
【符号の説明】
【００７０】
１；位相計測装置
１ａ；第１の位相計測装置
１ｂ；第２の位相計測装置
２；第１のＡＤ変換器
３；駆動クロック
４；計数処理部
５：端数処理部
６；平均化処理部
７；減算器
８；補正部
４１；ゼロクロス特定手段
４３；カウンタ
４４；アップダウンカウンタ
【図１】
0006760612.tif 000005
【図２】
0006760612.tif 000006
【図３】
0006760612.tif 000007
【図４】
0006760612.tif 000008
【図５】
0006760612.tif 000009
【図６】
0006760612.tif 000010
【図７】
0006760612.tif 000011
【図８】
0006760612.tif 000012
【図９】
0006760612.tif 000013
【図１０】
0006760612.tif 000014
【図１１】
0006760612.tif 000015
【図１２】
0006760612.tif 000016
【図１３】
0006760612.tif 000017
【図１４】
0006760612.tif 000018
【図１５】
0006760612.tif 000019
【図１６】
0006760612.tif 000020