(57)【特許請求の範囲】
【請求項１】
交互にＯＮ／ＯＦＦする第１スイッチ及び第２スイッチを含み、負荷に定格電圧を出力する同期整流回路と、
前記負荷の電圧をフィードバックするリモートセンス端子と、
前記リモートセンス端子の電圧と前記定格電圧との差に基づいて前記第１スイッチ及び前記第２スイッチを制御する制御装置と、を備え、
前記制御装置は、起動時において前記リモートセンス端子の電圧が第１閾値以上であることを条件として、前記第１スイッチ及び前記第２スイッチを制御するパルス信号のオンデューティを前記リモートセンス端子の電圧に応じて短縮する、電源回路。
【請求項２】
請求項１に記載の電源回路において、前記制御装置は、ＰＩＤ制御によって前記パルス信号を制御し、
起動時の前記リモートセンス端子の電圧が前記第１閾値よりも高い第２閾値以上であることを条件として、前記ＰＩＤ制御の定数を、目標値に対して入力値がよりなだらかに追従するように変更する、電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、同期整流方式の電源回路に関する。
【背景技術】
【０００２】
ＤＣ−ＤＣコンバータなどのスイッチング電源に利用される同期整流回路は、一般的に２つの電界効果トランジスタ（ＦＥＴ：Field Effect Transistor）の各ゲートに入力されるＰＷＭ信号によって所望の電圧の直流電力を安定的に出力することができる。このときＰＷＭ信号は、アナログ制御方式である場合には、ＤＣ−ＤＣコンバータの出力電圧と目標電圧との誤差をエラーアンプにより増幅し、エラーアンプの出力と三角波とを比較するコンパレータの出力に基づいてデューティ比が制御される。またＰＷＭ信号は、デジタル制御方式である場合には、ＤＣ−ＤＣコンバータの出力電圧をデジタル信号に変換し、アナログ制御方式で行う制御をデジタル信号処理による数値演算で行うことによってデューティ比が制御される。
【０００３】
ところで上記のスイッチング電源は、大容量のコンデンサを備えた電子機器が出力側に接続されることがある。そして例えば負荷電流が小さい状態でスイッチング電源を停止した場合には、電子機器のコンデンサに電荷が残ることがある。この状態でスイッチング電源を起動すると、電子機器のコンデンサからスイッチング電源へ電荷が逆流し、ＯＮになったＦＥＴを介してグランドへ瞬間的に放電されることになる。それによってＦＥＴは、ドレイン‐ソース間電圧が耐圧を超過することにより故障する場合がある。
【０００４】
このような課題に対し特許文献１に記載された従来技術は、そのスイッチング電源の起動時において、デューティ比が０％から１００％まで徐々に大きくなるＰＷＭ信号を２つのＦＥＴそれぞれに対して出力して交互にＯＮ／ＯＦＦするように駆動している。そのため特許文献１に記載された従来技術は、出力側に電荷が残っている場合であっても、スイッチング電源の起動時にＦＥＴのＯＮ時間が短縮され、瞬間的にＦＥＴを流れる電荷が抑制される。それによってドレイン‐ソース間電圧が耐圧を超過することでＦＥＴが故障する虞を低減することができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−２９５７５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら特許文献１に記載された従来技術は、出力側に電荷がほとんど残っていない場合であっても、スイッチング電源を起動する度にＦＥＴのＯＮ時間が短縮されることになる。そのため特許文献１に記載された従来技術は、ＦＥＴに電荷の逆流が起こらない条件においても、ＦＥＴのＯＮ時間が短縮されている期間はダイオード整流によって電圧を出力することになる。それによって特許文献１に記載された従来技術は、起動時において、同期整流により電圧を出力する場合と比較して電力の損失が発生し変換効率が低下する虞が生ずる。
【０００７】
本発明は、このような状況に鑑みてなされたものであり、その目的とするところは、高効率かつ起動時に故障する虞が少ない電源回路を提供することにある。
【課題を解決するための手段】
【０００８】
＜本発明の第１の態様＞
本発明の第１の態様は、交互にＯＮ／ＯＦＦする第１スイッチ及び第２スイッチを含み、負荷に定格電圧を出力する同期整流回路と、前記負荷の電圧をフィードバックするリモートセンス端子と、前記リモートセンス端子の電圧と前記定格電圧との差に基づいて前記第１スイッチ及び前記第２スイッチを制御する制御装置と、を備え、前記制御装置は、起動時において前記リモートセンス端子の電圧が第１閾値以上であることを条件として、前記第１スイッチ及び前記第２スイッチを制御するパルス信号のオンデューティを短縮する、電源回路である。
【０００９】
電源回路は、第１スイッチと第２スイッチとが交互にＯＮ／ＯＦＦする同期整流回路によって、負荷に対して定格電圧を供給する。また電源回路が備える制御装置は、リモートセンシングによって負荷の電圧をフィードバックすると共に、負荷の電圧が定格電圧に収束するように第１スイッチ及び第２スイッチを制御する。ここで制御装置は、同期整流回路の出力電圧ではなく、負荷の電圧をリモートセンシングによってフィードバックすることにより、負荷が入力する電圧を安定化できることに加え、起動時においては負荷に残った電荷の量に伴う電圧を検出することができる。
【００１０】
ここで第１閾値は、標準のオンデューティで電源回路を起動した場合に、負荷のコンデンサに残った電荷が同期整流回路に逆流することによって第１スイッチ又は第２スイッチが耐圧を超過するかどうかを判定するために予め設定される閾値である。そして制御装置は、起動時において負荷の電圧が第１閾値以上である場合には、パルス信号のオンデューティを短縮した状態で同期整流を開始する。それによって電源回路は、起動時に負荷から瞬間的に逆流する電荷を抑制し、第１スイッチ及び第２スイッチにおけるドレイン‐ソース間電圧が耐圧を超過する虞を低減することができる。また電源回路は、起動時において負荷の電圧が第１閾値未満である場合には、オンデューティを短縮しない標準の状態で同期整流を開始する。それによって電源回路は、ダイオード整流よりも変換効率の高い同期整流によって電圧を出力することができる。
【００１１】
これにより本発明の第１の態様によれば、リモートセンス端子の電圧を起動時の状態の判定に利用してパルス信号を制御することによって、高効率かつ起動時に故障する虞が少ない電源回路を提供することができるという作用効果が得られる。
【００１２】
＜本発明の第２の態様＞
本発明の第２の態様は、前述した本発明の第１の態様において、前記制御装置は、ＰＩＤ制御によって前記パルス信号を制御し、起動時の前記リモートセンス端子の電圧が前記第１閾値よりも高い第２閾値以上であることを条件として、前記ＰＩＤ制御の定数を変更する、電源回路である。
【００１３】
制御装置は、リモートセンス端子の電圧を入力値とし、定格電圧を目標値とするＰＩＤ制御によってパルス信号のオンデューティを制御する。そして上記のように制御装置は、起動時においてリモートセンス端子の電圧が第１閾値以上である場合には、パルス信号のオンデューティを短縮する。しかしオンデューティの短縮は、電源回路の出力電圧を最適に制御するための本来のＰＩＤ制御とは異なる操作である。そのため負荷に残った電荷の量に伴うオンデューティの短縮幅によっては、電源回路の出力電圧が不安定になることがある。それによって第１スイッチ及び第２スイッチは、電源回路の出力電圧を形成するときにパルス幅が急激に変化するように制御されて、ドレイン‐ソース間電圧が耐圧を超過する虞が生ずる。
【００１４】
ここで第２閾値は、短縮したオンデューティで電源回路を起動した場合に、パルス幅が急激に変化するように制御されることによって第１スイッチ及び第２スイッチが故障しないかどうかを判定するために予め設定される閾値である。そして制御装置は、起動時においてリモートセンス端子の電圧が第２閾値以上である場合には、ＰＩＤ制御の定数を変更する。より具体的には制御装置は、パルス信号の制御において、例えば目標値に対して入力値がよりなだらかに追従するようにＰＩＤ定数を変更する。それによって第１スイッチ及び第２スイッチが故障する虞を低減することができる。
【００１５】
これにより本発明の第２の態様によれば、起動時に故障する虞がより少ない電源回路を提供することができるという作用効果が得られる。
【図面の簡単な説明】
【００１６】
【図１】本発明に係る電源回路の回路図である。
【図２】起動時における制御演算部の制御を示すフローチャートである。
【図３】電源回路の出力電圧及びＰＷＭ信号を示すタイミングチャートである。
【図４】従来の電源回路の出力波形である。
【図５】本発明に係る電源回路の出力波形である。
【発明を実施するための形態】
【００１７】
以下、本発明の実施形態について図面を参照しながら説明する。
図１は、本発明に係る電源回路１の回路図である。
【００１８】
電源回路１は、インバータ回路１０、同期整流回路２０、絶縁トランスＴ、制御装置３０、抵抗Ｒ１〜Ｒ４、一次側ドライバ４１、アイソレータ４２を備える。
【００１９】
電源回路１は、本実施例では絶縁型のＤＣ−ＤＣコンバータであり、入力側から入力Ｖｉｎの直流電力が入力され、出力側に接続される負荷に出力Ｖｏｕｔの直流電力を出力する。また電源回路１は、接地ラインとして、入力側に一次側グランドＧＮＤ１の端子が設けられ、出力側に二次側グランドＧＮＤ２の端子が設けられている。さらに電源回路１は、負荷の電圧をフィードバックして入力するためのリモートセンス端子ＳＥＮＳＥが出力側に設けられている。
【００２０】
インバータ回路１０は、公知のフルブリッジインバータ回路であり、電界効果トランジスタ（Field Effect Transistor：ＦＥＴ）Ｑ１１〜Ｑ１４、コイルＬ１、コンデンサＣ１１を含む。尚、本発明においてインバータ回路１０は、フルブリッジ方式に限定されるものではなく、例えばハーフブリッジ、フライバック、フォーワード等、他の方式のインバータ回路であってもよい。
【００２１】
電界効果トランジスタＱ１１〜Ｑ１４は、半導体スイッチング素子であり、各ゲートが一次側ドライバ４１に接続されている。電界効果トランジスタＱ１１のドレインは、電界効果トランジスタＱ１２のドレインに接続されている。電界効果トランジスタＱ１１のソースは、電界効果トランジスタＱ１３のドレインに接続されており、その接続点は、絶縁トランスＴの一次側コイルＬ１１の巻き終わり端に接続されている。電界効果トランジスタＱ１２のソースは、電界効果トランジスタＱ１４のドレインに接続されており、その接続点は、絶縁トランスＴの一次側コイルＬ１１の巻き始め端に接続されている。電界効果トランジスタＱ１３のソース及び電界効果トランジスタＱ１４のソースは、一次側グランドＧＮＤ１に接続されている。コイルＬ１は、一端側が入力Ｖｉｎに接続されており、電界効果トランジスタＱ１１のドレインと電界効果トランジスタＱ１２のドレインとの接続点に他端側が接続されている。コンデンサＣ１１は、一端側がコイルＬ１の他端側に接続されており、他端側が一次側グランドＧＮＤ１に接続されている。
【００２２】
電界効果トランジスタＱ１１〜Ｑ１４は、一次側ドライバ４１が出力するゲート信号によって同時にＯＮ／ＯＦＦされ、電界効果トランジスタＱ１１、Ｑ１４に対して電界効果トランジスタＱ１２、Ｑ１３が逆位相となるようにＯＮ／ＯＦＦされる。インバータ回路１０で発生した交流電流は、絶縁トランスＴを介して同期整流回路２０へ流れる。
【００２３】
同期整流回路２０は、第１スイッチＱ１、第２スイッチＱ２、コイルＬ２、コンデンサＣ２１を含む。
【００２４】
第１スイッチＱ１及び第２スイッチＱ２は、半導体スイッチング素子であり、例えばＮチャンネルＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である。第１スイッチＱ１は、絶縁トランスＴの二次側コイルＬ２１の巻き始め端にドレインが接続されており、二次側グランドＧＮＤ２にソースが接続されている。第２スイッチＱ２は、絶縁トランスＴの二次側コイルＬ２２の巻き終わり端にドレインが接続されており、二次側グランドＧＮＤ２にソースが接続されている。コイルＬ２は、絶縁トランスＴの二次側コイルＬ２１とＬ２２の接続点（センタータップ）に一端側が接続されており、他端側が出力Ｖｏｕｔに接続されている。コンデンサＣ２１は、出力Ｖｏｕｔと二次側グランドＧＮＤ２との間に接続されている。
【００２５】
第１スイッチＱ１及び第２スイッチＱ２は、各ゲートが制御装置３０に接続され、制御装置３０からのパルス信号（ＰＷＭ：Pulse Width Modulation）により交互にＯＮ／ＯＦＦ制御される。尚、２つのＰＷＭ信号は、同時にＯＮになる状態が生じないように僅かなデッドタイムが形成される。
【００２６】
制御装置３０は、電圧検出部３１、制御演算部３２、制御パルス出力部３３、を含む。制御装置３０は、電圧検出部３１で検出した電圧に基づいて第１スイッチＱ１及び第２スイッチＱ２を制御することにより、同期整流回路２０の出力が安定するようフィードバック制御する。また制御装置３０は、アイソレータ４２を介して一次側ドライバ４１を制御する。
【００２７】
電圧検出部３１は、例えば公知のＡ／Ｄ変換器であり、入力したアナログ信号をデジタル信号に変換する。電圧検出部３１は、抵抗Ｒ１及び抵抗Ｒ２からなる分圧抵抗を介して出力Ｖｏｕｔの電圧を検出すると共に、抵抗Ｒ３及び抵抗Ｒ４からなる分圧抵抗を介してリモートセンス端子ＳＥＮＳＥの電圧（以下、センス電圧Ｖｓｅｎｓｅと言う。）を検出する。そして電圧検出部３１は、出力Ｖｏｕｔの電圧とセンス電圧Ｖｓｅｎｓｅとをデジタル信号に変換して制御演算部３２に出力する。
【００２８】
制御演算部３２は、例えば公知のＤＳＰ(digital signal processor)であり、電圧検出部３１が検出した上記の２つの電圧に基づいて電源回路１を制御する。具体的には制御演算部３２は、ＤＳＰで実行されるソフトウェア上に実装されたＰＩＤ制御の制御式に基づいて、入力値を目標値に収束させるフィードバック制御の信号処理を行う。ここで制御演算部３２は、センス電圧Ｖｓｅｎｓｅを入力値とし、電源回路１の出力として設定された定格電圧を目標値として、これらの電圧の差に基づいてＰＷＭ信号の生成に必要な情報を演算し、同期整流回路２０へ出力する。また制御演算部３２は、アイソレータ４２を介して一次側ドライバ４１を制御する。さらに制御演算部３２は、電圧検出部３１を介して出力Ｖｏｕｔを検出することにより同期整流回路２０の出力を監視する。
【００２９】
制御パルス出力部３３は、第１スイッチＱ１及び第２スイッチＱ２を駆動するためのゲートドライバである。そして制御パルス出力部３３は、制御演算部３２が出力する情報に基づいて２つのＰＷＭ信号を生成し、第１スイッチＱ１及び第２スイッチＱ２のゲートへそれぞれ出力する。
【００３０】
アイソレータ４２は、二次側に設けられた制御装置３０と一次側に設けられた一次側ドライバ４１との接続を直流的に絶縁する。
【００３１】
次に電源回路１の起動時における動作について説明する。
図２は、起動時における制御演算部３２の制御を示すフローチャートである。
【００３２】
制御演算部３２は、電源回路１の起動時において、図２に示すフローチャートに従って以下に説明する同期整流の開始モードを選択する。
【００３３】
まず制御演算部３２は、電源回路１の起動時において同期整流を始める前に、まずセンス電圧Ｖｓｅｎｓｅを取得する（ステップＳ１）。
【００３４】
次に制御演算部３２は、ステップＳ１において取得したセンス電圧Ｖｓｅｎｓｅが予め設定した第１閾値Ｖｔｈ１未満であるかどうかを判定する（ステップＳ２）。ここで第１閾値Ｖｔｈ１は、標準のオンデューティで電源回路１を起動した場合に、負荷のコンデンサに残った電荷が同期整流回路２０に逆流することによって第１スイッチＱ１又は第２スイッチＱ２が耐圧を超過するかどうかを判定するために予め設定される閾値である。つまり制御演算部３２は、ステップＳ２において、標準のオンデューティのまま同期整流を開始しても第１スイッチＱ１及び第２スイッチＱ２が故障する虞がないかどうかを判定する。
【００３５】
制御演算部３２は、センス電圧Ｖｓｅｎｓｅが第１閾値Ｖｔｈ１未満である場合には（ステップＳ２でＹｅｓ）、開始モードとして標準のオンデューティで同期整流を開始する通常起動モードを選択する（ステップＳ３）。
【００３６】
制御演算部３２は、センス電圧Ｖｓｅｎｓｅが第１閾値Ｖｔｈ１以上である場合には（ステップＳ２でＮｏ）、引き続きセンス電圧Ｖｓｅｎｓｅが第２閾値Ｖｔｈ２未満であるかどうかを判定する（ステップＳ４）。ここで第２閾値Ｖｔｈ２は、後述するオンデューティ短縮モードで電源回路１を起動した場合に、パルス幅が急激に変化するように制御されることによって第１スイッチＱ１及び第２スイッチＱ２が故障する虞がないかどうかを判定するために予め設定される閾値である。つまり制御演算部３２は、ステップＳ４において、後述するオンデューティ短縮モードで同期整流を開始しても第１スイッチＱ１及び第２スイッチＱ２が故障しないかどうかを判定する。
【００３７】
制御演算部３２は、センス電圧Ｖｓｅｎｓｅが第１閾値Ｖｔｈ１以上で第２閾値Ｖｔｈ２未満である場合には（ステップＳ４でＹｅｓ）、開始モードとしてオンデューティを短縮して同期整流を開始するオンデューティ短縮モードを選択する（ステップＳ５）。オンデューティ短縮モードでは、制御演算部３２は、負荷に残った電荷が同期整流回路２０に逆流することによって第１スイッチＱ１又は第２スイッチＱ２が耐圧を超過しないように、例えばセンス電圧Ｖｓｅｎｓｅに応じてデューティ比を決定することで、ＰＷＭ信号のオンデューティを短縮する。
【００３８】
制御演算部３２は、センス電圧Ｖｓｅｎｓｅが第２閾値Ｖｔｈ２以上である場合には（ステップＳ４でＮｏ）、開始モードとしてＰＩＤ定数変更モードを選択する（ステップＳ６）。ここでＰＩＤ定数変更モードとは、オンデューティ短縮モードと同様にＰＷＭ信号のオンデューティを短縮すると共に、さらにＰＩＤ制御の目標電圧に対して入力電圧がよりなだらかに追従するようにＰＩＤ定数を変更する開始モードである。オンデューティが短縮されたＰＷＭ信号は、ＰＩＤ定数が上記のように変更されることで、パルス幅が急激に変化しないように制御される。それによって第１スイッチＱ１及び第２スイッチＱ２は、耐圧を超過する虞が低減されることになる。
【００３９】
このように制御演算部３２は、電源回路１の起動時において、通常起動モード、オンデューティ短縮モード、ＰＩＤ定数変更モードのいずれかを同期整流の開始モードとして選択する。
【００４０】
つづいて電源回路１の起動時における出力電圧及びＰＷＭ信号について説明する。ここでは電源回路１の停止から再起動までの期間が短く、負荷の電荷がほとんど放電されずに残っている状態であることによって、再起動時にオンデューティ短縮モードが選択される場合、さらにＰＩＤ定数変更モードが選択される場合のそれぞれについて説明する。
【００４１】
図３は、電源回路１の出力電圧及びＰＷＭ信号を示すタイミングチャートである。図３においてタイミングｔ１は、電源回路１を停止したタイミングを表し、タイミングｔ２は、電源回路１を再起動したタイミングを表す。
【００４２】
電源回路１は、入力側から入力Ｖｉｎの直流電力が入力されている期間に動作する。すなわち図３において電源回路１は、タイミングｔ１以前の期間及びタイミングｔ２以降の期間において動作する。
【００４３】
制御パルス出力部３３は、タイミングｔ１において入力Ｖｉｎが停止するまでは、第１スイッチＱ１及び第２スイッチＱ２の各ゲートに対して標準のオンデューティのＰＷＭ信号を出力する。このとき同期整流回路２０は、交互にＯＮ／ＯＦＦする第１スイッチＱ１及び第２スイッチＱ２の動作によって電源回路１の出力Ｖｏｕｔを安定的に出力する。
【００４４】
タイミングｔ１において入力Ｖｉｎが停止すると、電源回路１の制御装置３０が停止することによって、第１スイッチＱ１及び第２スイッチＱ２に出力されるＰＷＭ信号が停止する（タイミングｔ１〜タイミングｔ２）。このとき電源回路１の出力Ｖｏｕｔの電圧は、同期整流回路２０から電力が出力されないものの、負荷に残った電荷によって維持されている。
【００４５】
タイミングｔ２において再び入力Ｖｉｎが入力されると、電源回路１が再起動する。このとき制御パルス出力部３３は、前述したようにセンス電圧Ｖｓｅｎｓｅが第１閾値Ｖｔｈ１以上で第２閾値Ｖｔｈ２未満である場合には、オンデューティ短縮モードを選択する。オンデューティ短縮モードにおいては、オンデューティが短縮される。
【００４６】
電源回路１が再起動したタイミングｔ２の直後は、同期整流回路２０が出力する電圧が負荷の電圧よりも低いため、負荷のコンデンサに残った電荷が同期整流回路２０へ逆流することがある。すなわち負荷の電荷は、駆動が再開されることで交互にＯＮになる第１スイッチＱ１及び第２スイッチＱ２を介して、二次側グランドＧＮＤ２へ放電される。しかし第１スイッチＱ１及び第２スイッチＱ２は、オンデューティが短縮されたＰＷＭ信号で駆動されるため、ドレイン‐ソース間に電流が流れる時間も短縮されることになる。それによって第１スイッチＱ１及び第２スイッチＱ２は、ドレイン‐ソース間を瞬間的に流れる電荷が抑制され、耐圧を超過する虞を低減することができる。
【００４７】
また制御パルス出力部３３は、前述したようにセンス電圧Ｖｓｅｎｓｅが第２閾値Ｖｔｈ２以上である場合には、ＰＩＤ定数変更モードを選択する。ＰＩＤ定数変更モードにおいては、オンデューティが短縮されるとともに、さらにＰＩＤ定数が変更されたＰＷＭ信号が第１スイッチＱ１及び第２スイッチＱ２の各ゲートに対して出力される。このときオンデューティが短縮されたＰＷＭ信号は、ＰＩＤ制御の目標電圧に対して入力電圧がよりなだらかに追従するようにＰＩＤ定数が変更されることにより、パルス幅が急激に変化するように制御される虞が低減される。それによって第１スイッチＱ１及び第２スイッチＱ２は、電源回路１の起動時において故障する虞をより低減することができる。
【００４８】
タイミングｔ２において電源回路１が再起動したとき、上記のように第１スイッチＱ１及び第２スイッチＱ２のＯＮ時間が短縮されるため、負荷の電荷は、ほとんど放電されない。そのため出力Ｖｏｕｔの電圧は、タイミングｔ２においてほとんど低下しないことになる。また出力Ｖｏｕｔの電圧は、同期整流回路２０が出力する電圧が上昇することで定格電圧に向けて回復する。このとき制御演算部３２は、電圧検出部３１を介して出力Ｖｏｕｔを検出することにより、出力Ｖｏｕｔが定格電圧に回復するタイミングｔ３を検出することができる。そして制御演算部３２は、出力Ｖｏｕｔが定格電圧に回復したことを条件として、ＰＷＭ信号のオンデューティ及びＰＩＤ制御の定数を標準の状態に戻し、出力Ｖｏｕｔを定格電圧に安定させるための最適な条件において同期整流を継続する。
【００４９】
つづいて本発明の効果について図４及び図５を参照しながら説明する。
【００５０】
図４は、従来の電源回路１の出力波形である。より具体的には、図４に示す２つの波形は、電源回路１に接続した負荷に電荷が残っている状態において、標準のオンデューティのＰＷＭ信号で同期整流を開始した場合の、出力Ｖｏｕｔ及び第１スイッチＱ１のドレイン‐ソース間電圧Ｖｄｓを示す。ここで第２スイッチＱ２のドレイン‐ソース間電圧Ｖｄｓは、第１スイッチＱ１のドレイン‐ソース間電圧Ｖｄｓとほぼ同一であるため、図示を省略している。
【００５１】
電源回路１が停止している間は、第１スイッチＱ１の動作も停止しているため、第１スイッチＱ１のドレイン‐ソース間電圧Ｖｄｓが略ゼロＶである。しかしこの状態において出力Ｖｏｕｔは、電源回路１に接続された負荷に残っている電荷により、ある程度の大きさの電圧を示すことになる。そして従来の電源回路１の出力Ｖｏｕｔは、起動時において標準のオンデューティのＰＷＭ信号で同期整流を開始することにより、本実施例の定格電圧である１２Ｖに向けて回復していく。一方、第１スイッチＱ１のドレイン‐ソース間電圧Ｖｄｓは、起動時に電圧が急激に増大し、本実施例の第１スイッチＱ１の耐圧である１２０Ｖを超過している。このため従来の電源回路１は、その起動時において第１スイッチＱ１及び第２スイッチＱ２が破損する虞がある。
【００５２】
図５は、本発明に係る電源回路１の出力波形である。より具体的には、図５に示す２つの波形は、電源回路１に接続した負荷に電荷が残っている状態において、オンデューティを短縮しＰＩＤ制御の定数を変更したＰＷＭ信号で同期整流を開始した場合の、出力Ｖｏｕｔ及び第１スイッチＱ１のドレイン‐ソース間電圧Ｖｄｓを示す。ここで第２スイッチＱ２のドレイン‐ソース間電圧Ｖｄｓは、第１スイッチＱ１のドレイン‐ソース間電圧Ｖｄｓとほぼ同一であるため、図示を省略している。
【００５３】
電源回路１が停止している間は、第１スイッチＱ１の動作も停止しているため、第１スイッチＱ１のドレイン‐ソース間電圧Ｖｄｓが略ゼロＶである。しかしこの状態において出力Ｖｏｕｔは、電源回路１に接続された負荷に残っている電荷により、ある程度の大きさの電圧を示すことになる。そして本発明に係る電源回路１の出力Ｖｏｕｔは、起動時においてオンデューティを短縮してＰＩＤ制御の定数を変更することにより、本実施例の定格電圧である１２Ｖに向けて回復していく。一方、第１スイッチＱ１のドレイン‐ソース間電圧Ｖｄｓは、起動時における電圧の過剰な増大が抑制され、本実施例の第１スイッチＱ１の耐圧である１２０Ｖを超過しない電圧に収まっている。このため本発明に係る電源回路１は、その起動時において第１スイッチＱ１及び第２スイッチＱ２が破損する虞を低減することができる。
【００５４】
上記説明したように本発明に係る電源回路１は、負荷の電圧をリモートセンシングによってフィードバックすることにより、起動時における負荷の電圧の状態を判定し、その判定に基づいて同期整流の開始モードを選択する。それによって本発明に係る電源回路１は、第１スイッチＱ１及び第２スイッチＱ２が耐圧を超過する虞がある場合には、ＰＷＭ信号のオンデューティを短縮し、又はさらにＰＩＤ制御の定数を変更することによって、起動時に故障する虞を低減することができる。また本発明に係る電源回路１は、第１スイッチＱ１及び第２スイッチＱ２が耐圧を超過する虞がない場合には、標準のオンデューティで同期整流を開始することにより、ダイオード整流よりも変換効率の高い同期整流によって出力Ｖｏｕｔを出力することができる。したがって本発明によれば、高効率かつ起動時に故障する虞が少ない電源回路１を提供することができる。
【００５５】
以上で実施形態の説明を終えるが、本発明は上記の実施形態に限定されるものではない。例えば上記実施例では、ＰＷＭ信号について、電源回路１の起動時にオンデューティを短縮し、出力Ｖｏｕｔが定格電圧に回復したときに標準のオンデューティに戻す制御を例示した。これに対しその他の実施形態として、第１スイッチＱ１及び第２スイッチＱ２が耐圧を超過しない範囲において、ＰＷＭ信号のオンデューティを徐々に広げるソフトスタートにより起動してもよい。
【符号の説明】
【００５６】
１  電源回路
１０  インバータ回路
２０  同期整流回路
３０  制御装置
３１  電圧検出部
３２  制御演算部
３３  制御パルス出力部
４１  一次側ドライバ
４２  アイソレータ
Ｔ  絶縁トランス
Ｃ１１、Ｃ２１  コンデンサ
Ｌ１、Ｌ２  コイル
Ｑ１１〜Ｑ１４  電界効果トランジスタ
Ｑ１  第１スイッチ
Ｑ２  第２スイッチ
Ｒ１〜Ｒ４  抵抗
【図１】
0006673622.tif 000002
【図２】
0006673622.tif 000003
【図３】
0006673622.tif 000004
【図４】
0006673622.tif 000005
【図５】
0006673622.tif 000006