(57)【特許請求の範囲】
【請求項１】
窒化物半導体基板と、前記窒化物半導体基板上に設けられた窒化物半導体層とを有する窒化物半導体装置の製造方法であって、
成膜室に配置した前記窒化物半導体基板を加熱して、前記窒化物半導体基板を成長温度まで昇温させ、且つ、前記成長温度に達した後は前記成長温度に維持する加熱段階と、
前記窒化物半導体基板の加熱を開始してから前記窒化物半導体基板が前記成長温度に達する前に、前記窒化物半導体層を形成する材料ガスの前記成膜室への導入を開始して、前記窒化物半導体基板が前記成長温度に達した後も前記材料ガスの前記成膜室への導入を継続するガス導入段階と
を備え、
前記ガス導入段階において、前記材料ガスの導入開始から予め定められた切替タイミングまでは、水素を含まないキャリアガスを用いて前記材料ガスを前記成膜室に導入し、前記切替タイミングより後は、水素を含むキャリアガスを用いて前記材料ガスを前記成膜室に導入し、
前記材料ガスは、５族元素含有ガスを含み、
前記切替タイミングより前における前記５族元素含有ガスの単位時間当たりの流量は、前記切替タイミングより後における前記５族元素含有ガスの単位時間当たりの流量よりも少ない、製造方法。
【請求項２】
窒化物半導体基板と、前記窒化物半導体基板上に設けられた窒化物半導体層とを有する窒化物半導体装置の製造方法であって、
成膜室に配置した前記窒化物半導体基板を加熱して、前記窒化物半導体基板を成長温度まで昇温させ、且つ、前記成長温度に達した後は前記成長温度に維持する加熱段階と、
前記窒化物半導体基板の加熱を開始してから前記窒化物半導体基板が前記成長温度に達する前に、前記窒化物半導体層を形成する材料ガスの前記成膜室への導入を開始して、前記窒化物半導体基板が前記成長温度に達した後も前記材料ガスの前記成膜室への導入を継続するガス導入段階と
を備え、
前記ガス導入段階において、前記材料ガスの導入開始から予め定められた切替タイミングまでは、水素を含まないキャリアガスを用いて前記材料ガスを前記成膜室に導入し、前記切替タイミングより後は、水素を含むキャリアガスを用いて前記材料ガスを前記成膜室に導入し、
前記切替タイミングにおける前記窒化物半導体基板の温度は、７００℃以上であり前記成長温度より低い、製造方法。
【請求項３】
前記材料ガスは、５族元素含有ガスを含み、
前記切替タイミングより前における前記５族元素含有ガスの単位時間当たりの流量は、前記切替タイミングより後における前記５族元素含有ガスの単位時間当たりの流量よりも少ない
請求項２に記載の製造方法。
【請求項４】
前記材料ガスは、３族元素含有ガスを含み、
前記切替タイミングより前における前記３族元素含有ガスの単位時間当たりの流量は、前記切替タイミングより後における前記３族元素含有ガスの単位時間当たりの流量よりも少ない
請求項１から３のいずれか一項に記載の製造方法。
【請求項５】
前記材料ガスは、３族元素含有ガスおよび５族元素含有ガスを含み、
前記３族元素含有ガスの単位時間当たりの流量に対する前記５族元素含有ガスの単位時間当たりの流量の比率は、前記切替タイミングより前よりも前記切替タイミングより後において低い
請求項１から４のいずれか一項に記載の製造方法。
【請求項６】
前記ガス導入段階において、前記窒化物半導体基板の温度が５００℃以上、９００℃以下であるときに、前記材料ガスの導入を開始する
請求項１から５のいずれか一項に記載の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化物半導体装置の製造方法に関する。
【０００２】
従来、砒化ガリウム（以下、ＧａＡｓ）基板上に窒化ガリウム（以下、ＧａＮ）層をヘテロ結晶成長させる場合に、ＧａＡｓ基板とＧａＮ層との間にＧａＮ低温成長バッファ層を設けることが知られている（例えば、特許文献１参照）。さらに、貫通転位を低減するべく、ＨＶＰＥ（Ｈｙｄｒｉｄｅ  Ｖａｐｏｒ  Ｐｈａｓｅ  Ｅｐｉｔａｘｙ）により、島状特徴を有する低温ＧａＮ層と低温ＧａＮ層上の高温ＧａＮ層とを形成することが知られている（例えば、特許文献２参照）。また、ピットを有するＧａＮ層である中間層を形成した後に、当該ピットを埋め込むことが知られている（例えば、特許文献３参照）。
［先行技術文献］
［特許文献］
［特許文献１］  特開平９−２５５４９６号公報
［特許文献２］  特開２０１３−２４１３３１号公報
［特許文献３］  特開２００７−２０１４２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００３】
ＧａＮ基板上にＧａＮ層をホモエピタキシャル成長させる際に、ＧａＮ基板の温度を１０００℃程度とする場合がある。ただし、この場合、ＧａＮ基板の表面から窒素原子が抜けて、ＧａＮ基板の表面荒れが生じる。ＧａＮ層の結晶品質は下地であるＧａＮ基板の表面状態に依存するので、ＧａＮ基板の表面荒れに起因してＧａＮ層の結晶品質が低下する。
【課題を解決するための手段】
【０００４】
本発明の第１の態様においては、窒化物半導体装置の製造方法を提供する。窒化物半導体装置は、窒化物半導体基板と、窒化物半導体基板上に設けられた窒化物半導体層とを有してよい。窒化物半導体装置の製造方法は、成膜室に配置した窒化物半導体基板を加熱して、窒化物半導体基板を成長温度まで昇温させ、且つ、成長温度に達した後は成長温度に維持する加熱段階と、窒化物半導体基板の加熱を開始してから窒化物半導体基板が成長温度に達する前に、窒化物半導体層を形成する材料ガスの成膜室への導入を開始して、窒化物半導体基板が成長温度に達した後も材料ガスの成膜室への導入を継続するガス導入段階と、を備えてよい。
【０００５】
ガス導入段階において、材料ガスの導入開始から予め定められた切替タイミングまでは、水素を含まないキャリアガスを用いて材料ガスを成膜室に導入し、切替タイミングより後は、水素を含むキャリアガスを用いて材料ガスを成膜室に導入してよい。
【０００６】
材料ガスは、５族元素含有ガスを含んでよい。切替タイミングより前における５族元素含有ガスの単位時間当たりの流量は、切替タイミングより後における５族元素含有ガスの単位時間当たりの流量よりも少なくてよい。
【０００７】
材料ガスは、３族元素含有ガスを含んでよい。切替タイミングより前における３族元素含有ガスの単位時間当たりの流量は、切替タイミングより後における３族元素含有ガスの単位時間当たりの流量よりも少なくてよい。
【０００８】
材料ガスは、３族元素含有ガスおよび５族元素含有ガスを含んでよい。３族元素含有ガスの単位時間当たりの流量に対する５族元素含有ガスの単位時間当たりの流量の比率は、切替タイミングより前よりも切替タイミングより後において低くてよい。
【０００９】
切替タイミングにおける窒化物半導体基板の温度は、７００℃以上であり成長温度より低くてよい。
【００１０】
ガス導入段階において、窒化物半導体基板の温度が５００℃以上、９００℃以下であるときに、材料ガスの導入を開始してよい。
【００１１】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【００１２】
【図１】第１実施形態における縦型ＭＯＳＦＥＴ１００の断面概要を示す図である。
【図２】第１実施形態における縦型ＭＯＳＦＥＴ１００の製造工程を示すフロー図である。
【図３】（ａ）は、段階Ｓ１０および段階Ｓ１５におけるＧａＮ基板１０の温度の推移を示すタイミングチャートである。（ｂ）は、各タイミングに応じた（１）導入ガス、（２）成膜室の状態、および（３）形成される層を説明する図である。
【図４Ａ】製造工程における段階Ｓ１０を示す図である。
【図４Ｂ】製造工程における段階Ｓ１５を示す図である。
【図４Ｃ】製造工程における段階Ｓ２０を示す図である。
【図４Ｄ】製造工程における段階Ｓ３０を示す図である。
【図４Ｅ】製造工程における段階Ｓ４０を示す図である。
【図４Ｆ】製造工程における段階Ｓ５０を示す図である。
【発明を実施するための形態】
【００１３】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００１４】
本明細書において、ｎまたはｐは、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎまたはｐの右肩に記載した＋または−について、＋はそれが記載されていないものよりもキャリア濃度が高く、−はそれが記載されていないものよりもキャリア濃度が低いことを意味する。
【００１５】
図１は、第１実施形態における縦型ＭＯＳＦＥＴ１００の断面概要を示す図である。本例の縦型ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）１００は、電流の導通および非導通をスイッチングする機能を有する。
【００１６】
本例の縦型ＭＯＳＦＥＴ１００は、窒化物半導体基板としてのｎ＋型のＧａＮ基板１０と、窒化物半導体層としてのＧａＮ層１２と、ゲート絶縁膜３２と、ゲート電極３４と、ソース電極４４と、ドレイン電極５４とを有する。ＧａＮ層１２のおもて面１４の少なくとも一部には不純物がドープされた領域が露出してよい。本例において、不純物がドープされた領域とは、おもて面１４から所定の深さ範囲に形成されたｐ型ウェル２４、ｐ＋型ウェル２６およびｎ＋型ウェル２８である。
【００１７】
本例のＧａＮ層１２は、ＧａＮ基板１０上に設けられる。ＧａＮ層１２は、ＧａＮ基板１０上にエピタキシャル形成される。本例において、おもて面１４はＧａＮ基板１０と接しないＧａＮ層１２の主面であり、裏面１６はＧａＮ層１２と接しないＧａＮ基板１０の主面である。本例において「上」とは、ＧａＮ基板１０の裏面１６からＧａＮ層１２のおもて面１４に向かう方向を意味する。また、「下」とは、当該「上」と逆方向を意味する。「上」および「下」は、必ずしも地面に対する鉛直方向を意味しない。「上」および「下」は、層および膜等の相対的ない位置関係を特定する便宜的な表現に過ぎない。
【００１８】
ＧａＮ層１２は、保護層２０と、ｎ型領域２２と、ｐ型ウェル２４と、ｐ＋型ウェル２６と、ｎ＋型ウェル２８とを有する。本例の保護層２０は、ＧａＮ基板１０上に直接接して設けられる。また、本例のｎ型領域２２は、保護層２０上に直接接して設けられる。保護層２０は、ｎ型領域２２と同じ材料および同じ組成を有してよい。本例の保護層２０およびｎ型領域２２は、ともにｎ型のＧａＮ層である。それゆえ、保護層２０の格子定数は、下層のＧａＮ基板１０と上層のｎ型領域２２との格子定数と整合する。
【００１９】
保護層２０は、ｎ型領域２２の形成時とは異なる温度で形成されてよい。さらに、保護層２０は、ｎ型領域２２の形成時と比較して、複数のガス種における単位時間当たりの流量比を代えて形成してもよい。本例では、ｎ型領域２２の形成時とは異なる温度および流量比により、保護層２０を形成する。保護層２０の厚みは、１ｎｍ以上２００ｎｍ以下であってよい。なお、ＧａＮ層１２中における保護層２０とｎ型領域２２との境界は、ＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）等の観察手段を用いても、明確に区別できなくてもよい。
【００２０】
なお、保護層２０は、明確に観察できる厚みを有さなくてもよい。つまり、保護層２０の厚みは略ゼロｎｍであってもよい。ＧａＮ基板１０上に所定の条件で原料ガスおよびキャリアガスを流すことにより、ＧａＮ基板１０の上側の主面における表面荒れが改善されるとしてもよい。なお、原料ガスおよびキャリアガスとは、単位時間当たりに所定の流量で成膜室に導入される原料ガスおよびキャリアガスを意味する。
【００２１】
本例の保護層２０は、ＧａＮ基板１０上にＧａＮ層１２をホモエピタキシャル成長させる際に、ＧａＮ基板１０表面から窒素原子が抜けるのを防止する機能を有してよい。保護層２０を設けることにより、格子整合を維持しつつＧａＮ基板１０の表面荒れを防ぐことができるので、保護層２０を設けない場合と比較してＧａＮ層１２の結晶品質を向上させることができる。また、保護層２０形成用の材料ガスを流すことによりＧａＮ基板１０の表面荒れを防ぐことができるので、上述の様に保護層２０の厚み自体は略ゼロであってもＧａＮ層１２の結晶品質を向上させることができる。
【００２２】
本例のｎ型領域２２は、縦型ＭＯＳＦＥＴ１００のドリフト層として機能する。本例のｐ型ウェル２４は、ｎ型領域２２へのイオン注入により形成される。ｐ型ウェル２４において、ゲート絶縁膜３２の直下であってｎ型領域２２とｎ＋型ウェル２８との間における部分は、チャネル形成領域２５として機能してよい。
【００２３】
本例のｐ＋型ウェル２６は、ｐ型ウェル２４へのイオン注入により形成される。ｐ＋型ウェル２６は、ソース電極４４との接触抵抗を低減する機能、および、オフ時の正孔引き抜き経路を提供する機能を有してよい。また、本例のｎ＋型ウェル２８は、ｐ型ウェル２４およびｐ＋型ウェル２６へのイオン注入により形成される。ｎ＋型ウェル２８は、ソース領域として機能する。
【００２４】
ＧａＮに対するｎ型不純物は、Ｓｉ（シリコン）、Ｇｅ（ゲルマニウム）、およびＯ（酸素）の一種類以上の元素を含んでよい。本例においては、ｎ型不純物としてＳｉを用いる。また、ＧａＮに対するｐ型不純物は、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｂｅ（ベリリウム）およびＺｎ（亜鉛）のうち一種類以上の元素を含んでよい。本例においては、ｐ型不純物としてＭｇを用いる。
【００２５】
本例のゲート絶縁膜３２は、ｐ型ウェル２４およびｎ型領域２２の最上部に直接接する。本例のゲート電極３４は、ゲート絶縁膜３２上に直接接する。本例のソース電極４４は、ｎ＋型ウェル２８およびｐ＋型ウェル２６に電気的に接続する。また、本例のドレイン電極５４は、ＧａＮ基板１０の裏面１６と直接接する。
【００２６】
ゲート端子３０、ソース端子４０およびドレイン端子５０を、それぞれＧ、ＤおよびＳに丸を付けて示す。本例では、ドレイン電極５４が所定の高電位を有し、かつ、ソース電極４４が接地電位を有する場合に、ゲート端子３０からゲート電極３４に閾値電圧以上の電位が与えられると、チャネル形成領域２５に電荷反転層が形成され、ドレイン端子５０からソース端子４０へ電流が流れる。また、ゲート電極３４に閾値電圧よりも低い電位が与えられるとチャネル形成領域２５における電荷反転層が消滅し、電流が遮断される。
【００２７】
図２は、第１実施形態における縦型ＭＯＳＦＥＴ１００の製造工程を示すフロー図である。本例の製造工程は、段階Ｓ１０からＳ５０の順に行われる。本例の製造工程は、保護層２０をホモエピタキシャル形成する段階（Ｓ１０）、ｎ型領域２２をホモエピタキシャル形成する段階（Ｓ１５）、ＧａＮ層１２のおもて面１４に不純物をイオン注入する段階（Ｓ２０）、ＧａＮ層１２のおもて面１４上にキャップ層１８を設ける段階（Ｓ３０）、ＧａＮ層１２をアニールする段階（Ｓ４０）、ゲート絶縁膜３２等を形成する段階（Ｓ５０）を備える。
【００２８】
図３の（ａ）は、段階Ｓ１０および段階Ｓ１５におけるＧａＮ基板１０の温度の推移を示すタイミングチャートである。図３の（ｂ）は、各タイミングに応じた（１）導入ガス、（２）成膜室の状態、および（３）形成される層を説明する図である。（ａ）および（ｂ）において、横軸は時間を示す。また、（ａ）において、縦軸は温度を示す。
【００２９】
時刻ｔ０において、ＧａＮ基板１０の裏面１６は成膜室中のサセプタに載置されており、裏面１６とは反対側のＧａＮ基板１０の主面が成膜室内部に露出されてよい。ＧａＮ基板１０の温度は、成膜室の室温Ｔ０であってよい。Ｔ０は、常温であってよく、例えば１５℃である。
【００３０】
時刻ｔ０からＧａＮ基板１０の加熱を開始する。加熱方式は、高周波加熱であってよく、ランプ加熱であってもよい。他の適切な加熱方式を採用してもよい。本例においては、時刻ｔ０から時刻ｔ３まで時間に対して線形に温度が上昇するように、ＧａＮ基板１０を加熱する。本例においては、時刻ｔ０から時刻ｔ４までが加熱段階である。時刻ｔ０から時刻ｔ３まではＧａＮ基板１０の温度を上昇させて、時刻ｔ３から時刻ｔ４まではＧａＮ基板１０の温度を維持し続ける。
【００３１】
ＧａＮ基板１０の加熱を開始してからＧａＮ基板１０が成長温度に達する前に、成膜室への材料ガスの導入を開始する。本例においては、昇温中である時刻ｔ１において、材料ガスを成膜室へ導入し始める。本例においては、時刻ｔ１から時刻ｔ４までがガス導入段階である。つまり、時刻ｔ１から時刻ｔ４までは、材料ガスおよびキャリアガスを成膜室に流す。これにより、有機金属成長法（ＭＯＣＶＤ）によりＧａＮ層を形成する。
【００３２】
時刻ｔ１におけるＧａＮ基板１０の温度Ｔ１は、４００℃以上、４５０℃以上、５００℃以上、５５０℃以上または６００℃以上であってよく、かつ、８５０℃以下、９００℃以下、９５０℃以下または１０００℃以下であってよい。ただし、温度Ｔ１は、後述の温度Ｔ２よりは低い温度である。本例においては、ＧａＮ基板１０の温度Ｔ１は、５００℃以上９００℃以下の温度である。これにより、ＧａＮ基板１０上に直接接する保護層２０を形成する。
【００３３】
本例の材料ガスは、ＧａＮ層１２を形成するガスである。材料ガスは、３族元素含有ガスとしてのトリメチルガリウム（Ｇａ（ＣＨ３）３）（以下、ＴＭＧ）と、５族元素含有ガスとしてのアンモニア（ＮＨ３）と、モノシラン（ＳｉＨ４）とを含んでよい。モノシランのシリコン（Ｓｉ）は、ＧａＮ層１２におけるｎ型不純物として機能する。
【００３４】
時刻ｔ１から時刻ｔ２までは、水素（Ｈ２）を含まないキャリアガスを用いて材料ガスを成膜室に導入する。時刻ｔ１から時刻ｔ２までの時間は、数分であってよい。水素（Ｈ２）を含まないキャリアガスは、窒素（Ｎ２）を含んでよい。本例においては、当該キャリアガスは窒素ガスである。ガス導入開始温度Ｔ１においては、水素がＧａＮ基板１０と化学的に反応することにより、水素がＧａＮ基板１０をエッチングする場合がある。それゆえ、本例においては、時刻ｔ１から時刻ｔ２までにおいて、キャリアガスとして窒素ガスを用いる。これにより、保護層２０の成膜中にＧａＮ基板１０の上側の主面（裏面１６とは反対の主面）の平坦性を維持することができる。
【００３５】
時刻ｔ２は、予め定められたガス切替タイミングである。本例においては、昇温中である時刻ｔ２において、Ｖ／ＩＩＩ比およびキャリアガスを切替える。これにより、ｎ型領域２２の形成を開始する。時刻ｔ２におけるＧａＮ基板１０の温度Ｔ２は、７００℃以上、７５０℃以上、８００℃以上、８５０℃以上または９００℃以上であってよく、かつ、１１００℃以下、１１５０℃以下または１２００℃以下であってよい。また、温度Ｔ２は、ｎ型領域２２の成膜温度よりも１０℃以上、２０℃以上、３０℃以上、４０℃以上、５０℃以上、６０℃以上、７０℃以上、８０℃以上、９０℃以上または１００℃以上低い温度であってもよい。
【００３６】
本例において、Ｖ／ＩＩＩ比とは、成膜室に導入する、３族元素含有ガスの単位時間当たりの流量に対する５族元素含有ガスの単位時間当たりの流量の比率を意味する。Ｖ／ＩＩＩ比は、時刻ｔ２より前よりも、時刻ｔ２より後において低くてよい。本例においては、時刻ｔ２の前におけるＶ／ＩＩＩ比は、時刻ｔ２の後におけるＶ／ＩＩＩ比の約１．５倍である。つまり、時刻ｔ２前においては、ガリウムに対して窒素を過剰に供給することにより、ＧａＮ基板１０からの窒素原子の抜けを低減しつつ保護層２０を形成することができる。
【００３７】
また、時刻ｔ２より前における５族元素含有ガスの単位時間当たりの流量は、時刻ｔ２より後における５族元素含有ガスの単位時間当たりの流量よりも少なくてよい。本例においては、時刻ｔ２の前におけるアンモニアの単位時間当たりの流量は、時刻ｔ２の後におけるアンモニアの単位時間当たりの流量の約半分である。さらに、時刻ｔ２より前における３族元素含有ガスの単位時間当たりの流量は、時刻ｔ２より後における３族元素含有ガスの単位時間当たりの流量よりも少なくてよい。本例においては、時刻ｔ２の前におけるＴＭＧの単位時間当たりの流量は、時刻ｔ２の後におけるＴＭＧの単位時間当たりの流量の約半分である。
【００３８】
本例では、段階Ｓ２０よりもアンモニアおよびＴＭＧの供給を抑制することにより、段階Ｓ１０における保護層２０の成長速度を抑制する。段階Ｓ１０のＧａＮ基板１０の温度は段階Ｓ２０に比べて低温であるので、段階Ｓ１０の結晶品質は段階Ｓ２０よりも低いと考えられる。それゆえ、段階Ｓ１０の成長速度を抑制することにより、ＧａＮ層１２全体としてみれば、より高品質なエピタキシャル層を形成することができる。
【００３９】
時刻ｔ２より後において成膜室に導入されるキャリアガスは、水素を含んでよい。本例のキャリアガスは、時刻ｔ２より後において水素を含むが窒素を含まないように切替わる。「時刻ｔ２より後において水素を含むが窒素を含まないように切替わる」とは、時刻ｔ２ちょうどにおいて、水素の供給は開始されたが、キャリアガスは未だ窒素も含んでおり、時刻ｔ３までに窒素がゼロになるように窒素が減少することを意味する。なお、原料ガスのアンモニアおよびＴＭＧもまた、時刻ｔ３までに所定のＶ／ＩＩＩ比となるように変化してよい。一例において、時刻ｔ２の後であって時刻ｔ３までに、単位時間当たりのアンモニアの流量を２２３０００μｍｏｌ／ｍｉｎとし、単位時間当たりのＴＭＧの流量を流量１１０μｍｏｌ／ｍｉｎとしてよい。この場合、Ｖ／ＩＩＩ比は約２０００となる。
【００４０】
本例において成長温度とは、ｎ型領域２２の成長が進行する略一定の温度を意味する。ただし、成長温度は、固定された一定の温度のみを意味するものではない。成長温度は、予め定められた温度から所定の温度だけずれた温度範囲を有してもよい。例えば、成長温度は、１１００℃±２５℃の温度範囲である。本例において、時刻ｔ２における前ＧａＮ基板１０の温度は、７００℃以上であり成長温度より低い。本例では、成長温度に到達する前にｎ型領域２２の成膜ガスを流し始めることにより、保護層２０の形成から連続的にｎ型領域２２の形成に移行することができる。
【００４１】
本例では、時刻ｔ３にＧａＮ基板１０の昇温を止める。時刻ｔ２から時刻ｔ３までの時間は、数分であってよい。時刻ｔ３に、ＧａＮ基板１０の温度は温度Ｔ３に到達してよい。本例の温度Ｔ３は、ｎ型領域２２の成長温度である。温度Ｔ３に到達した後は、ＧａＮ基板１０の温度を成長温度に維持してよい。なお、ＧａＮ基板１０の温度が成長温度に達した後も、時刻ｔ４までは材料ガスの成膜室への導入は継続する。これにより、時刻ｔ３から時刻ｔ４までは、温度Ｔ３に維持してｎ型領域２２を成長させてよい。時刻ｔ３から時刻ｔ４までの時間は、３００分であってよい。
【００４２】
本例では、時刻ｔ４においてＧａＮ基板１０の加熱を止める。本例において、時刻ｔ４から時刻ｔ５は冷却段階である。時刻ｔ５において、温度Ｔ０まで低下したＧａＮ基板１０およびＧａＮ層１２の積層構造を成膜室から取り出してよい。
【００４３】
図４Ａは、製造工程における段階Ｓ１０を示す図である。段階Ｓ１０においては保護層２０をエピタキシャル形成する。図４Ｂは、製造工程における段階Ｓ１５を示す図である。段階Ｓ１５においてはｎ型領域２２をエピタキシャル形成する。これにより、保護層２０およびｎ型領域２２を形成する。なお、図３で説明したように、段階Ｓ１０と段階Ｓ１５とは、ガス切替（時刻ｔ２）を挟んで連続的に実行される。
【００４４】
図４Ｃは、製造工程における段階Ｓ２０を示す図である。段階Ｓ２０では、ｐ型ウェル２４、ｐ＋型ウェル２６およびｎ＋型ウェル２８を形成する。本例においては、加速電圧２０、４０、７０、１１０、１５０、２００、２５０、および４３０（単位は全てｋｅＶ）、ドーズ量６Ｅ＋１２ｃｍ−２の多段注入によりＭｇをＧａＮ層１２へイオン注入する。これにより、段階Ｓ４０のアニール後において、ｐ型ウェル２４の不純物濃度は１Ｅ＋１７ｃｍ−３となってよい。なお、Ｅは１０の冪を意味する。例えば、Ｅ＋１７は１０１７を意味する。
【００４５】
また、本例においては、加速電圧１０ｋｅＶ、ドーズ量４．５Ｅ＋１３ｃｍ−２でＭｇをｐ型ウェル２４にイオン注入する。これにより、段階Ｓ４０のアニール後において、ｐ＋型ウェル２６の不純物濃度は２Ｅ＋１９ｃｍ−３となってよい。さらに、本例においては、加速電圧３０、６０、および８０（単位は全てｋｅＶ）、ドーズ量３Ｅ＋１５ｃｍ−２の多段注入により、Ｓｉをｐ型ウェル２４およびｐ＋型ウェル２６にそれぞれイオン注入する。これにより、段階Ｓ４０のアニール後において、ｎ＋型ウェル２８の不純物濃度は１Ｅ＋２０ｃｍ−３となってよい。
【００４６】
図４Ｄは、製造工程における段階Ｓ３０を示す図である。段落Ｓ３０では、キャップ層１８を形成する。本例では、ＧａＮ基板１０、ＧａＮ層１２およびキャップ層１８の積層構造を被処理積層体６０と称する。本例では、イオン注入により各ウェルを形成するので、ＧａＮ層１２のおもて面１４は結晶性が乱れる。それゆえ、各ウェルをエピタキシャル形成した場合と比べて、アニール時にＧａＮ層１２から窒素原子が分解して放出されやすい。キャップ層１８は、アニール時におもて面１４から窒素原子が分解して放出されることを低減する機能を有する。
【００４７】
本例のキャップ層１８は、ＧａＮ層１２のおもて面１４に直接接して設けられたＡｌＮ（窒化アルミニウム）膜である。ＡｌＮ膜は、ＡｌＮターゲットを用いたスパッタリング法等により形成してよい。キャップ層１８は、２ｎｍ以上１０００ｎｍ以下の厚みを有してよい。本例のキャップ層１８は、約２００ｎｍの厚みを有する。
【００４８】
図４Ｅは、製造工程における段階Ｓ４０を示す図である。段階Ｓ４０においては、アニール装置１１０内に被処理積層体６０を配置して、予め定められた温度および圧力において被処理積層体６０をアニールする。これにより、ＧａＮ層１２をアニールする。アニール装置１１０内には、窒素ガスに加えてアルゴン（Ａｒ）ガスが付加されてもよい。予め定められた圧力は、数百ＭＰａであってよい。また、予め定められた温度は、１２００℃以上１５００℃以下、より好ましくは１４００℃以上１５００℃以下であってよい。アニール後に、水酸化カリウム水溶液（ＫＯＨａｑ）を用いてＧａＮ層１２に対して選択的にＡｌＮ膜を除去する。
【００４９】
図４Ｆは、製造工程における段階Ｓ５０を示す図である。段階Ｓ５０においては、既知の成膜方法およびパターニング方法を適用することにより、ゲート絶縁膜３２、ゲート電極３４、ソース電極４４およびドレイン電極５４をそれぞれ形成する。本例においては、減圧化学気相成長法（ＬＰＣＶＤ）によりゲート絶縁膜３２としてのＳｉＯ２膜を形成する。ゲート絶縁膜３２の厚みは、例えば１００ｎｍである。
【００５０】
その後、ゲート電極３４として多結晶シリコンをＬＰＣＶＤにより形成する。多結晶シリコンの成膜中または成膜後に多結晶シリコン中にリン（Ｐ）およびヒ素（Ａｓ）の一種類以上の元素をドープしてよい。フォトリソグラフィおよびエッチングにより、ゲート絶縁膜３２およびゲート電極３４をパターニングする。
【００５１】
その後、ソース電極４４を形成する。ソース電極４４は、下層のＴｉ（チタン）層と上層のＡｌ（アルミニウム）層とを有する積層体であってよい。その後、ドレイン電極５４を形成する。ドレイン電極５４は、ＧａＮ基板１０の裏面１６と直接接する上層のＴｉ層と下層のＡｌ層とを有する積層体であってよい。その後、ゲート端子３０、ソース端子４０およびドレイン端子５０と、ゲート電極３４、ソース電極４４およびドレイン電極５４とを配線によりそれぞれ接続する。これにより、縦型ＭＯＳＦＥＴ１００が完成する。
【００５２】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００５３】
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順序で実施することが必須であることを意味するものではない。
【符号の説明】
【００５４】
１０・・ＧａＮ基板、１２・・ＧａＮ層、１４・・おもて面、１６・・裏面、１８・・キャップ層、２０・・保護層、２２・・ｎ型領域、２４・・ｐ型ウェル、２５・・チャネル形成領域、２６・・ｐ＋型ウェル、２８・・ｎ＋型ウェル、３０・・ゲート端子、３２・・ゲート絶縁膜、３４・・ゲート電極、４０・・ソース端子、４４・・ソース電極、５０・・ドレイン端子、５４・・ドレイン電極、６０・・被処理積層体、１００・・縦型ＭＯＳＦＥＴ、１１０・・アニール装置
【図１】
0006714841.tif 000002
【図２】
0006714841.tif 000003
【図３】
0006714841.tif 000004
【図４Ａ】
0006714841.tif 000005
【図４Ｂ】
0006714841.tif 000006
【図４Ｃ】
0006714841.tif 000007
【図４Ｄ】
0006714841.tif 000008
【図４Ｅ】
0006714841.tif 000009
【図４Ｆ】
0006714841.tif 000010