(57)【特許請求の範囲】
【請求項１】
カルコゲナイドガラスの組成物であって、
前記組成物の総重量に対して８重量％から１２重量％の範囲内のシリコン、
前記組成物の前記総重量に対して９重量％から１２重量％の範囲内のゲルマニウム、
前記組成物の前記総重量に対して４９重量％より大きい量のセレン、および、
前記組成物の前記総重量に対して２９重量％から３１重量％の範囲内のヒ素
から成る、
カルコゲナイドガラス組成物。
【請求項２】
前記セレンは、前記組成物の前記総重量に対して５０重量％より大きい量である、
請求項１に記載のカルコゲナイドガラス組成物。
【請求項３】
前記シリコンと前記ゲルマニウムとの合計は、前記組成物の前記総重量に対して２０重量％以上である、
請求項１または２に記載のカルコゲナイドガラス組成物。
【請求項４】
ガラス転移温度は、３００℃より大きい、
請求項１から３のいずれか一項に記載のカルコゲナイドガラス組成物。
【請求項５】
第１の電極と、
第２の電極と、
前記第１の電極および前記第２の電極の間で結合されたセレクタスイッチと、
を備える装置であって、
前記セレクタスイッチは、請求項１から４のいずれか一項に記載のカルコゲナイドガラス組成物を含むカルコゲナイドガラスを有する、
装置。
【請求項６】
ビット線電極と、
ワード線電極と、
メモリセルと、
を備える
メモリデバイスであって、
前記ワード線電極はクロスポイントで前記ビット線電極と交差し、
前記メモリセルは前記クロスポイントで前記ビット線電極と前記ワード線電極との間で結合され、
前記メモリセルはメモリ素子と前記メモリ素子に結合されたセレクタスイッチとを有し、
前記セレクタスイッチは請求項１から４のいずれか一項に記載のカルコゲナイドガラス組成物を有するカルコゲナイドガラスを含む、
メモリデバイス。
【請求項７】
回路基板と、
前記回路基板に結合されたダイと、
を備える
システムであって、
前記ダイはメモリデバイスを有し、
前記メモリデバイスはビット線電極とワード線電極とメモリセルとを含み、
前記ワード線電極は、クロスポイントで前記ビット線電極と交差し、
前記メモリセルは、前記クロスポイントで前記ビット線電極と前記ワード線電極との間で結合され、
前記メモリセルは、メモリ素子と前記メモリ素子に結合されたセレクタスイッチとを備え、
前記セレクタスイッチは請求項１から４のいずれか一項に記載のカルコゲナイドガラス組成物を含むカルコゲナイドガラスを有する、
システム。
【請求項８】
前記システムは、前記回路基板に結合されるアンテナ、ディスプレイ、タッチスクリーンディスプレイ、タッチスクリーンコントローラ、バッテリ、オーディオコーデック、ビデオコーデック、パワーアンプ、全地球測位システム（ＧＰＳ）デバイス、コンパス、ガイガーカウンタ、加速度計、ジャイロスコープ、スピーカ、またはカメラのうち１つまたは複数を含むモバイルコンピューティングデバイスである、
請求項７に記載のシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の参照
この出願は、発明の名称が「カルコゲナイドガラス組成物およびカルコゲナイドスイッチデバイス」である２０１５年３月２０日出願の米国特許出願第１４／６６４，７４５号の優先権を主張し、ここに全ての目的のためにその全体が参照により本明細書に組み込まれる。
本開示の複数の実施形態は、概して、集積回路の分野に関し、より詳細には、閾値スイッチ用のカルコゲナイドガラス組成物に関する。
背景技術
カルコゲナイドガラス組成物は、半導体メモリデバイスを含むカルコゲナイドスイッチデバイスに用いられる。これらの組成物は、概して、導電性になる閾値電圧を有し、すなわち、それらは電流がスイッチを通って流れることを可能にするようスイッチをオンにする。閾値電圧は時間と共に変化し得る。この変化はドリフトと称される。高ドリフトの組成物はカルコゲナイドスイッチを用いるデバイスの有用性および性能を限定し得る。
【図面の簡単な説明】
【０００２】
実施形態は、添付の図面と併せた以下の詳細な説明によって容易に理解されるであろう。この説明を簡単にするよう、同様の参照番号は同様の構造的要素を示す。実施形態は例として示されるものであり、添付の図面の図において限定として示されるものではない。
【図１】本開示のカルコゲナイドガラス組成物と別のカルコゲナイドガラス組成物との比較のプロットであり、いくつかの実施形態に従って、本開示の組成物の電圧ドリフトがより低いことを図示する。
【図２】いくつかの実施形態に係る、例示的な閾値スイッチデバイスの側断面を模式的に示す図である。
【図３】いくつかの実施形態に係る、例示的なメモリデバイスの上面を模式的に示す図である。
【図４】いくつかの実施形態に係る、集積回路（ＩＣ）アセンブリの側断面を模式的に示す図である。
【図５】本明細書に説明された様々な実施形態による、スイッチデバイス内にカルコゲナイドガラス組成物を含む例示的なシステムを模式的に示す図である。
【発明を実施するための形態】
【０００３】
本開示の複数の実施形態は、カルコゲナイドガラス組成物およびカルコゲナイドスイッチデバイス（ＣＳＤ）を説明する。以下の詳細な説明において、本明細書の一部を形成する添付の図面への参照が行われ、同様の番号は全体にわたって同様の部分を示し、本開示の主題が実施され得る実施形態が例示として示される。本開示の範囲から逸脱せずに、他の実施形態が利用されてよく、構造的および論理的な変更が行われてよいことが理解されよう。従って、以下の詳細な説明は限定の意味と解釈されるべきものではなく、実施形態の範囲は添付の特許請求の範囲およびそれらの同等物によって画定される。
【０００４】
本開示の目的のために、語句「Ａおよび／またはＢ」は、（Ａ）、（Ｂ）、または（ＡおよびＢ）を意味する。本開示の目的のために、語句「Ａ、Ｂ、および／またはＣ」は、（Ａ）、（Ｂ）、（Ｃ）、（ＡおよびＢ）、（ＡおよびＣ）、（ＢおよびＣ）、または（Ａ、ＢおよびＣ）を意味する。
【０００５】
説明は語句「一実施形態において」または「複数の実施形態において」を用いることがあり、それは各々、同じまたは異なる実施形態のうち１つまたは複数を指してよい。さらに、本開示の複数の実施形態に関して用いられるものとしての、用語「備える」「含む」「有する」などは、同義である。用語「結合される」は、直接的な接続、間接的な接続、または間接的な通信を指してよい。
【０００６】
本明細書に用いられるように、用語「モジュール」は、特定用途集積回路（ＡＳＩＣ）、電子回路、１つまたは複数のソフトウェアまたはファームウェアプログラムを実行するプロセッサ（共有、専用、またはグループ）および／またはメモリ（共有、専用、またはグループ）、ロジック回路の組み合わせ、ステートマシン、および／または、説明された機能を提供する他の適切なコンポーネントを指すか、その一部であるか、またはそれを含むかであってよい。
【０００７】
低電圧ドリフトでありカルコゲナイドベーススイッチに有用なカルコゲナイドガラス組成物は、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、セレン（Ｓｅ）、およびヒ素（Ａｓ）の元素を含み得る。カルコゲナイドガラス組成物は、表１で示された組成物から構成され得、表１はＳｉ、Ｇｅ、ＳｅおよびＡｓの重量パーセントでの組成範囲、ならびに、第３の組成物として識別される具体的な組成物を提供する。
【表１】
0006760627.tif 000002
【０００８】
表１のカルコゲナイドガラス組成物は、特定の組成物の総重量に対して、シリコンとゲルマニウムを合計して１０重量％以上有し得る。表１のカルコゲナイドガラス組成物は、特定の組成物の総重量に対して、シリコンとゲルマニウムを合計して１５重量％以上有し得る。表１のカルコゲナイドガラス組成物は、特定の組成物の総重量に対して、シリコンとゲルマニウムを合計して２０重量％以上有し得る。表１のカルコゲナイドガラス組成物は、カルコゲナイドスイッチデバイス（ＣＳＤ）を有するデバイスの製造に用いられる半導体処理に応じて、３００℃以上のガラス遷移温度を有し得る。半導体処理の温度が３００℃より下まで低くなるにつれ、組成物のガラス遷移温度は低くなり得る。
【０００９】
図１は、本開示のカルコゲナイドガラス組成物と別のカルコゲナイドガラス組成物との比較のプロットであり、いくつかの実施形態に係る、本開示の組成物の電圧ドリフトがより低いことを図示する。図１に示される本開示のカルコゲナイドガラス組成物は、表１に示される第３の組成物である。図１に示されたように、ナノ秒単位の待ち時間の底１０の対数に対する閾値電圧の変化という片対数プロットにおいて、第３の組成物は、ナノ秒単位の時間のディケイドにつき約１２ミリボルト（ｍｖ／ｄｅｃａｄｅ  ｎｓｅｃ）の電圧ドリフトを有し得る。明確さのために、１ディケイドは１×１０１、２ディケイドは１×１０２である。明確さのために、１ディケイド（１０１×１ナノ秒）後のドリフト電圧の変化は０．１２ｍｖであろう。２ディケイド（１０２×１ナノ秒）後、変化は０．２４ミリボルトであろう。１２ｍｖ／ｄｅｃａｄｅ  ｎｓｅｃの電圧ドリフトは、従来技術のカルコゲナイド組成物の７２ｍｖ／ｄｅｃａｄｅ  ｎｓｅｃよりも約５−６倍低いかもしれない。ある期間における合計の電圧ドリフトがより低いので、電圧ドリフトが低いほど、より良い性能のＣＳＤを提供し得る。ガラス遷移温度およびガラス処理条件は、表１に提供された範囲内での組成物の選択に影響を与える。
【００１０】
図２は、いくつかの実施形態に係る、例示的な閾値スイッチデバイス２００の側断面を模式的に示す。デバイス２００は、第１の電極２０２および第２の電極２０４を有してよい。カルコゲナイドスイッチ素子２０８および半導体素子２０６が第１の電極２０２と第２の電極２０４との間を結合してよい。カルコゲナイドスイッチ素子２０８は、表１に示された組成物を含んでよい。電子的要素２０６は、不揮発性メモリ素子または揮発性メモリ素子を含む半導体メモリ素子であってよい。電子的要素２０６は、半導体相変化メモリ素子であってよい。要素２０６は第１の状態であってよい。要素は、ある期間、第２の電極への、カルコゲナイドスイッチ素子２０８の閾値電圧より大きい電圧の印加によって、第２の状態へ変化し得る。半導体素子は、カルコゲナイドスイッチ素子２０８の閾値電圧より大きい電圧を第２の電極に異なる期間の間印加することによって、第３または第４の状態へ変化し得る。閾値スイッチデバイス２００は、２次元または３次元の配列として複数の閾値スイッチデバイス２００を有する、メモリデバイス内にあり得る。メモリデバイスの第１の電極２０２がビット線であってもよく、そのときは、第２の電極はワード線であり得る。メモリデバイスの第２の電極２０４がビット線であってもよく、そのときは、第１の電極はワード線であり得る。ビット線、ワード線、カルコゲナイドスイッチ素子２０８、および電子的要素２０６の間に、半導体メモリ設計の分野で一般的に知られる、様々な誘電体層が形成され得る。 
【００１１】
図３は、いくつかの実施形態に係る、例示的なメモリデバイス３００の上面図を模式的に示す。メモリデバイス３００は、複数のビット線３０２および複数のワード線３０４を有し得る。ビット線とワード線との交点３０６において、メモリ素子３０８がビット線３０２とワード線３０４とに結合され得る。メモリ素子３０８は、ブリッジなどの導電性経路３０８．１、３０８．２によって結合されてよく、またはビット線とワード線とに直接結合されてよい。メモリ素子３０８は、図２の半導体メモリ素子２０６および図２のカルコゲナイドスイッチ素子２０８を含んでよく、表１のカルコゲナイドガラス組成物を含んでよい。
【００１２】
図４は、いくつかの実施形態に係る、集積回路（ＩＣ）アセンブリ４００の側断面を模式的に示す。いくつかの実施形態において、ＩＣアセンブリ４００は、パッケージ基板４２１と電気的および／または物理的に結合された１つまたは複数のダイ（以下、「ダイ４０２」）を含み得る。ダイ４０２は、本明細書で説明したように、ＣＳＤまたはＣＳＤを有するメモリデバイスなどの電気回路（例えば、図３のメモリデバイス３００の電気回路）を含み得る。いくつかの実施形態において、図示のように、パッケージ基板４２１は回路基板４２２と結合され得る。
【００１３】
ダイ４０２は、ＣＳＤを形成することに関連して用いられる薄膜堆積法、リソグラフィ、エッチングなどの、半導体製造技術を用いて半導体材料（例えばシリコン）から作られたディスクリート製品を表し得る。いくつかの実施形態において、ダイ４０２は、プロセッサ、メモリ、システムオンチップ（ＳｏＣ）、またはＡＳＩＣであってよく、それらを含んでよく、またはそれらの一部であってよい。いくつかの実施形態において、例えば、成形材料またはアンダーフィル材料（不図示）などの電気的絶縁材料が、ダイ４０２および／またはダイレベルの相互接続構造４０６の少なくとも一部をカプセル化し得る。
【００１４】
ダイ４０２は、例えば、図示したように、フリップチップ構成内のパッケージ基板４２１と直接結合されることを含む、多種多様な適切な構成に応じてパッケージ基板４２１に取り付けられることができる。フリップチップ構成において、アクティブな電気回路を含むダイ４０２のアクティブ側Ｓ１は、バンプ、ピラー、または、ダイ４０２をパッケージ基板４２１と電気的に接続することができる他の適切な構造などの、ダイレベルの相互接続構造４０６を用いて、パッケージ基板４２１の表面に取り付けられる。ダイ４０２のアクティブ側Ｓ１は、例えば、ＣＳＤ電気回路などの電気回路を含み得る。非アクティブ側Ｓ２は、図示のように、アクティブ側Ｓ１の反対側に配置され得る。他の複数の実施形態において、ダイ４０２は、様々な適切な積層ダイ構成のいずれかにおいてパッケージ基板４２１に結合された別のダイ上に配置され得る。例えば、プロセッサダイは、フリップチップ構成でパッケージ基板４２１と結合され得、ダイ４０２は、フリップチップ構成でプロセッサダイに取り付けられ得、プロセッサダイを介して形成されたシリコン貫通電極（ＴＳＶ）を用いてパッケージ基板と電気的に結合され得る。さらに他の実施形態において、ダイ４０２はパッケージ基板４２１内に組み込まれ得、または、パッケージ基板４２１内に組み込まれるダイと結合され得る。他の複数の実施形態において、他のダイが、ダイ４０２と隣り合わせの配置で、パッケージ基板４２１と結合され得る。
【００１５】
いくつかの実施形態において、ダイレベルの相互接続構造４０６は、ダイ４０２およびパッケージ基板４２１の間で電気信号をルーティングするよう構成され得る。電気信号は、例えば、ダイの動作に関連して用いられる、入力／出力（Ｉ／Ｏ）信号および／またはパワー／グラウンド信号を含み得る。ダイレベルの相互接続構造４０６は、ダイ４０２のアクティブ側Ｓ１に配置された対応するダイ接触部と、パッケージ基板４２１に配置された対応するパッケージ接触部と、に結合され得る。ダイ接触部および／またはパッケージ接触部は、例えば、パッド、ビア、トレンチ、トレース、および／または他の適切な接触部構造を含み得る。
【００１６】
いくつかの実施形態において、パッケージ基板４２１は、例えば、味の素ビルドアップフィルム（ＡＢＦ）基板などの、コアおよび／またはビルドアップ層を有するエポキシベースの積層基板であり得る。パッケージ基板４２１は、例えば、ガラス、セラミック、または半導体材料から形成された基板などの、他の適切な複数のタイプの基板を他の複数の実施形態において含み得る。
【００１７】
パッケージ基板４２１は、ダイ４０２への、またはダイ４０２からの電気信号をルーティングするよう構成された電気ルーティング構造を含み得る。電気ルーティング構造は、例えば、パッケージ基板４２１の１つまたは複数の表面に配置されたパッケージ接触部（例えば、パッド４１０）、および／または、例えば、トレンチ、ビア、または、パッケージ基板４２１を介して電気信号をルーティングする他の相互接続構造などの、内部ルーティング構造（不図示）を含み得る。
【００１８】
回路基板４２２は、エポキシ積層などの電気的絶縁材料で構成されたプリント回路基板（ＰＣＢ）であり得る。例えば、回路基板４２２は、例えば、ポリテトラフルオロエチレン、難燃材４（ＦＲ−４）、ＦＲ−１などのフェノールコットンペーパー材料、ＣＥＭ−１またはＣＥＭ−３などのコットンペーパーおよびエポキシ材料、またはエポキシ樹脂プリプレグ材料を用いて共に積層された織布ガラス材料などの材料で構成された電気的絶縁層を含み得る。トレース、トレンチ、ビアなどの相互接続構造（不図示）は、回路基板４２２を介してダイ４０２の電気信号をルーティングするよう、電気的絶縁層を介して形成され得る。回路基板４２２は、他の複数の実施形態においてにおいて、他の適切な材料で構成され得る。いくつかの実施形態において、回路基板４２２はマザーボード（例えば、図５のマザーボード５０２）である。 
【００１９】
例えば、はんだボール４１２などのパッケージレベルの相互接続が、パッケージ基板４２１上および／または回路基板４２２上のパッド４１０に結合されてよく、これにより、パッケージ基板４２１と回路基板４２２との間の電気信号をさらにルーティングするよう構成される対応はんだ接合部を形成する。パッド４１０は、例えば、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、およびそれらの組み合わせを含む金属などの、任意の適切な導電性材料で構成され得る。パッケージレベル相互接続は、例えば、ランドグリッドアレイ（ＬＧＡ）構造などを含む、他の構造および／または構成を含み得る。
【００２０】
ＩＣアセンブリ４００は、他の複数の実施形態において、例えば、フリップチップおよび／またはワイヤボンディング構成、インターポーザ、システムインパッケージ（ＳｉＰ）および／またはパッケージオンパッケージ（ＰｏＰ）構成を含むマルチチップパッケージ構成の適切な組み合わせを含む、多種多様な他の適切な構成を含み得る。ダイ４０２とＩＣアセンブリ４００の他のコンポーネントとの間の電気信号をルーティングする他の適切な技術が、いくつかの実施形態において用いられ得る。
【００２１】
本開示の複数の実施形態は、所望どおりに構成するよう、任意の適切なハードウェアおよび／またはソフトウェアを用いるシステムへ実装され得る。図５は、本明細書に説明された様々な実施形態によるＣＳＤを有するメモリデバイスを含む、例示的なシステム（例えばコンピューティングデバイス５００）を模式的に示す。コンピューティングデバイス５００は、マザーボード５０２などのボードを収容し得る。マザーボード５０２は、限定されるものではないがプロセッサ５０４および少なくとも１つの通信チップ５０６を含む、多数のコンポーネントを含み得る。プロセッサ５０４はマザーボード５０２に物理的および電気的に結合され得る。いくつかの実装において、少なくとも１つの通信チップ５０６もまた物理的および電気的にマザーボード５０２に結合され得る。さらなる実装において、通信チップ５０６はプロセッサ５０４の一部であり得る。
【００２２】
その用途に応じて、コンピューティングデバイス５００は、マザーボード５０２と物理的および電気的に結合されてもされなくてもよい他のコンポーネントを含み得る。これらの他のコンポーネントは、揮発性メモリ（例えばＤＲＡＭ）、不揮発性メモリ（例えばＲＯＭ）、フラッシュメモリ、グラフィックプロセッサ、デジタル信号プロセッサ、暗号プロセッサ、チップセット、アンテナ、ディスプレイ、タッチスクリーンディスプレイ、タッチスクリーンコントローラ、バッテリ、オーディオコーデック、ビデオコーデック、パワーアンプ、全地球測位システム（ＧＰＳ）デバイス、コンパス、ガイガーカウンタ、加速度計、ジャイロスコープ、スピーカ、カメラ、および大容量ストレージデバイス（ハードディスクドライブ、コンパクトディスク（ＣＤ）、デジタル多用途ディスク（ＤＶＤ）など）を含んでよいが、それらに限定されるものではない。
【００２３】
様々な実施形態によれば、ＣＳＤ５０８は本明細書に説明の実施形態に適合し得る。例えば、本明細書にさらに説明されるように、ＣＳＤ５０８は図２および３で説明されるようなＣＳＤを含み得る。 
【００２４】
通信チップ５０６は、コンピューティングデバイス５００への、およびコンピューティングデバイス５００からのデータの転送のために、無線通信を可能にし得る。用語「無線」およびその派生語は、固体でない媒体を介して、変調された電磁放射を用いてデータを通信し得る、回路、デバイス、システム、方法、技術、通信チャネル等を説明するのに用いられ得る。この用語は、関連するデバイスがいかなるワイヤも含まないことを暗示するものではないが、いくつかの実施形態においてはワイヤを含まないことがあるかもしれない。通信チップ５０６は、Ｗｉ−Ｆｉ（登録商標）（ＩＥＥＥ８０２．１１ファミリ）、ＩＥＥＥ８０２．１６規格（例えば、ＩＥＥＥ８０２．１６−２００５修正）、任意の修正、更新、および／または改訂（例えばアドバンストロングタームエボリューション（ＬＴＥ）プロジェクト、ウルトラモバイルブロードバンド（ＵＭＢ）プロジェクト（３ＧＰＰ２とも称される）、等）を伴うＬＴＥプロジェクトを含む、米国電気電子学会（ＩＥＥＥ）規格などの、しかしそれに限定されるものではない、任意の多数の無線規格またはプロトコルを実装し得る。ＩＥＥＥ８０２．１６準拠ブロードバンド無線アクセス（ＢＷＡ）ネットワークは、概して、マイクロ波アクセスに関する全世界的な相互運用性（Ｗｏｒｌｄｗｉｄｅ  Ｉｎｔｅｒｏｐｅｒａｂｉｌｉｔｙ  ｆｏｒ  Ｍｉｃｒｏｗａｖｅ  Ａｃｃｅｓｓ）を表す頭字語であるＷｉＭＡＸネットワークと称され、それはＩＥＥＥ８０２．１６規格の適合性および相互運用性のテストに合格した製品に関する認証マークである。通信チップ５０６はグローバルシステムフォーモバイルコミュニケーション（ＧＳＭ（登録商標））、汎用パケット無線サービス（ＧＰＲＳ）、ユニバーサル移動通信システム（ＵＭＴＳ）、高速パケットアクセス（ＨＳＰＡ）、次世代ＨＳＰＡ（Ｅ−ＨＳＰＡ）、またはＬＴＥネットワークに従って動作し得る。通信チップ５０６は、ＧＳＭ（登録商標）エボリューションのための拡張データ（ＥＤＧＥ）、ＧＳＭ（登録商標）ＥＤＧＥ無線アクセスネットワーク（ＧＥＲＡＮ）、ユニバーサル地上無線アクセスネットワーク（ＵＴＲＡＮ）、または次世代ＵＴＲＡＮ（Ｅ−ＵＴＲＡＮ）に従って動作し得る。通信チップ５０６は、符号分割多重アクセス（ＣＤＭＡ）、時分割多重アクセス（ＴＤＭＡ）、デジタル拡張コードレス電気通信（ＤＥＣＴ）、進化型データ最適化（ＥＶ−ＤＯ）、それらの派生、ならびに、３Ｇ、４Ｇ、５Ｇ、およびそれ以降の世代として指定された任意の他の無線プロトコルに従って動作し得る。通信チップ５０６は、他の複数の実施形態において、他の無線プロトコルに従って動作し得る。
【００２５】
コンピューティングデバイス５００は複数の通信チップ５０６を含み得る。例えば、第１の通信チップ５０６は、Ｗｉ−Ｆｉ（登録商標）およびＢｌｕｅｔｏｏｔｈ（登録商標）などの短距離無線通信専用であり得、第２の通信チップ５０６は、ＧＰＳ、ＥＤＧＥ、ＧＰＲＳ、ＣＤＭＡ、ＷｉＭＡＸ、ＬＴＥ、ＥＶ−ＤＯなどの長距離無線通信専用であり得る。
【００２６】
様々な実装において、コンピューティングデバイス５００は、モバイルコンピューティングデバイス、ラップトップ、ネットブック、ノートブック、ウルトラブック、スマートフォン、タブレット、パーソナルデジタルアシスタント（ＰＤＡ）、ウルトラモバイルＰＣ、モバイルフォン、デスクトップコンピュータ、サーバ、プリンタ、スキャナ、モニタ、セットトップボックス、エンターテインメント制御ユニット、デジタルカメラ、ポータブル音楽プレイヤ、またはデジタルビデオレコーダであり得る。さらなる実装において、コンピューティングデバイス５００はデータを処理する任意の他の電子デバイスであり得る。例
【００２７】
様々な実施形態によれば、本開示は、カルコゲナイドガラス組成物、カルコゲナイドスイッチメモリデバイスなどのカルコゲナイドスイッチデバイス、および、カルコゲナイドスイッチデバイスを有するシステムを説明する。
【００２８】
例１のカルコゲナイド組成物は、組成物の総重量に対して３重量％から１５重量％の範囲内のシリコン、組成物の総重量に対して８重量％から１６重量％の範囲内のゲルマニウム、組成物の総重量に対して４０重量％より大きい量のセレン、および、組成物の総重量に対して２０重量％から３５重量％の範囲内のヒ素を含み得る。例２は、例１および本明細書の他の例を含み得、シリコンは組成物の総重量に対して８重量％から１２重量％の範囲内であり得る。例３は、例１−２および本明細書の他の例を含み得、ゲルマニウムは組成物の総重量に対して９重量％から１２重量％の範囲内であり得る。例４は、例１−３および本明細書の他の例を含み得、セレンは組成物の総重量に対して５０重量％より大きい量であり得る。例５は、例１−４および本明細書の他の例を含み得、ヒ素は組成物の総重量に対して２９重量％から３１重量％の範囲内であり得る。例６は、例１−５および本明細書の他の例を含み得、シリコンとゲルマニウムとの合計は組成物の総重量に対して２０重量％以上であり得る。例７は、例１−６および本明細書の他の例を含み得、ガラス遷移温度は３００℃より大きくてよい。例８は、例１−７および本明細書の他の例を含み得、組成物はナノ秒単位の待ち時間のディケイドにつき約１２ミリボルトのドリフトを有し得る。
【００２９】
例９のカルコゲナイド組成物は、組成物の総重量に対して８重量％から１２重量％の範囲内のシリコン、組成物の総重量に対して９重量％から１２重量％の範囲内のゲルマニウム、組成物の総重量に対して４９重量％より大きい量のセレン、および、組成物の総重量に対して２９重量％から３１重量％の範囲内のヒ素を含み得る。例１０は、例９および本明細書の他の例を含み得、シリコンとゲルマニウムとの合計が組成物の総重量に対して２０重量％以上であり得る。例１１は、例９−１０および本明細書の他の例を含み得、組成物はナノ秒単位の待ち時間のディケイドにつき約１２ミリボルトのドリフトを有し得る。例１２は、例９−１１および本明細書の他の例を含み得、ガラス遷移温度は３００℃より大きくてよい。
【００３０】
例１３の装置は、第１の電極と、第２の電極と、第１の電極および第２の電極の間で結合されたセレクタスイッチと、を含み得、セレクタスイッチは、組成物を含むカルコゲナイドガラスを有し得、組成物は、組成物の総重量に対して３重量％から１５重量％の範囲内のシリコン、組成物の総重量に対して８重量％から１６重量％の範囲内のゲルマニウム、組成物の総重量に対して４５重量％より大きい量のセレン、および、組成物の総重量に対して２０重量％から３５重量％の範囲内のヒ素を含み得る。例１４は、例１３および本明細書の他の例を含み得、シリコンとゲルマニウムの合計は、組成物の総重量に対して２０重量％以上であり得る。例１５は、例１３−１４および本明細書の他の例を含み得、組成物は、ナノ秒単位の待ち時間のディケイドにつき約１２ミリボルトのドリフトを有し得る。例１６は、例１３−１５および本明細書の他の例を含み得、ガラス遷移温度は、３００℃より大きくてよい。
【００３１】
例１７のメモリデバイスは、ビット線電極とワード線電極とメモリセルとを備え得、ワード線電極はクロスポイントでビット線電極と交差してよく、メモリセルはクロスポイントでビット線電極とワード線電極との間で結合され、メモリセルはメモリ素子とメモリ素子に結合されたセレクタスイッチとを有し、セレクタスイッチは、組成物を有するカルコゲナイドガラスを含み得、組成物は、組成物の総重量に対して３重量％から１５重量％の範囲のシリコン、組成物の総重量に対して８重量％から１６重量％の範囲のゲルマニウム、組成物の総重量に対して４５重量％より大きい量のセレン、および、組成物の総重量に対して２０重量％から３５重量％の範囲のヒ素を備える。例１８は、例１７および本明細書の他の例を含み得、シリコンとゲルマニウムの合計は、組成物の総重量に対して２０重量％以上であり得る。例１９は、例１７−１８および本明細書の他の例を含み得、組成物は、ナノ秒単位の待ち時間のディケイドにつき約１２ミリボルトのドリフトを有し得る。例２０は、例１７−１９および本明細書の他の例を含み得、ガラス遷移温度は、３００℃より大きくてよい。
【００３２】
例２１のシステムは、回路基板と、回路基板に結合されたダイとを備え得、ダイはメモリデバイスを有し得、メモリデバイスはビット線電極とワード線電極とメモリセルとを含み得、ワード線電極はクロスポイントでビット線電極と交差し得、メモリセルはクロスポイントでビット線電極とワード線電極との間で結合され、メモリセルはメモリ素子とメモリ素子に結合されたセレクタスイッチとを備え、セレクタスイッチは、組成物を含むカルコゲナイドガラスを有し得、組成物は、組成物の総重量に対して３重量％から１５重量％の範囲のシリコン、組成物の総重量に対して８重量％から１６重量％の範囲のゲルマニウム、組成物の総重量に対して４５重量％より大きい量のセレン、および、組成物の総重量に対して２０重量％から３５重量％の範囲のヒ素を備える。例２２は、例２１および本明細書の他の例を含み得、シリコンとゲルマニウムとの合計が、組成物の総重量に対して２０重量％以上であり得る。例２３は、例２１−２２および本明細書の他の例を含み得、組成物は、ナノ秒単位の待ち時間のディケイドにつき約１２ミリボルトのドリフトを有し得る。例２４は、例２１−２３および本明細書の他の例を含み得、ガラス遷移温度は３００℃より大きくてよい。例２５は、例１７−２４および本明細書の他の例を含み得、システムは、回路基板に結合されるアンテナ、ディスプレイ、タッチスクリーンディスプレイ、タッチスクリーンコントローラ、バッテリ、オーディオコーデック、ビデオコーデック、パワーアンプ、全地球測位システム（ＧＰＳ）デバイス、コンパス、ガイガーカウンタ、加速度計、ジャイロスコープ、スピーカ、またはカメラのうち１つまたは複数を含むモバイルコンピューティングデバイスであり得る。
【００３３】
様々な実施形態が、上で連結的な形（および）で説明された実施形態のうち、代替的な（または）実施形態を含む（例えば、「および」は「および／または」であってよい）、上記の実施形態の任意の適切な組み合わせを含み得る。さらに、いくつかの実施形態は、そこに格納された命令を有する１つまたは複数の製造物（例えば、非一時的コンピュータ可読媒体）を含み得、命令は実行された場合に上記の実施形態のいずれかの動作をもたらす。さらに、いくつかの実施形態は、上記の実施形態の様々な動作を実行する任意の適切な手段を有する装置またはシステムを含み得る。要約において説明されるものを含む、示された実装の上の説明は、本開示の複数の実施形態を、開示された正確な形に包括したり限定したりすることを意図するものではない。例示的な目的で、本明細書において具体的な実装および例が説明されるが、関連分野の当業者が認識するであろうように、様々な同等の変形が、本開示の範囲内で可能である。これらの変形は、上記の詳細な説明に照らして本開示の複数の実施形態に対して成され得る。以下の特許請求の範囲において用いられる用語は、様々な本開示の複数の実施形態を、明細書および特許請求の範囲において開示された具体的な実装に限定するものと解釈されるべきではない。むしろ、範囲は以下の特許請求の範囲によって完全に決定され、特許請求の範囲は請求項解釈の確立された原則に従って解釈されるべきである。
【図１】
0006760627.tif 000003
【図２】
0006760627.tif 000004
【図３】
0006760627.tif 000005
【図４】
0006760627.tif 000006
【図５】
0006760627.tif 000007