(57)【特許請求の範囲】
【請求項１】
積層セラミックキャパシタの異なる外部電極とそれぞれ接続され、且つ、前記積層セラミックキャパシタの実装面と離れるように第１及び第２金属フレームが配置され、
前記第１及び第２金属フレームは、前記積層セラミックキャパシタの実装面に対向する一面に接続され、長さ方向に互いに離れるように配置され、
前記積層セラミックキャパシタの実装面に対向する一面において、前記第１及び第２金属フレームが配置されていない領域にのみ絶縁層が配置される、積層セラミック電子部品。
【請求項２】
積層セラミックキャパシタの異なる外部電極とそれぞれ接続され、且つ、前記積層セラミックキャパシタの実装面と離れるように第１及び第２金属フレームが配置され、
前記積層セラミックキャパシタの実装面に対向する一面に絶縁層が配置され、
前記第１及び第２金属フレームは、前記積層セラミックキャパシタの実装面に対向する一面に接続され、長さ方向に互いに離れるように配置され、
前記絶縁層が前記第１及び第２金属フレームの間に配置され、前記絶縁層と前記第１及び第２金属フレームが平らな面を成す、積層セラミック電子部品。
【請求項３】
複数の誘電体層を有し、前記誘電体層を介して交互に配置された第１及び第２内部電極を含むセラミック本体、及び前記第１及び第２内部電極が前記セラミック本体の外部に露出した部分とそれぞれ接続される第１及び第２外部電極を含む積層セラミックキャパシタと、
前記第１及び第２外部電極とそれぞれ接続され、且つ、前記積層セラミックキャパシタの実装面と離れるように配置される第１及び第２金属フレームと、
前記セラミック本体の実装面に対向する一面において、前記第１及び第２金属フレームが配置されていない領域にのみ配置される絶縁層と、を含み、
前記第１及び第２金属フレームは、前記積層セラミックキャパシタの実装面に対向する一面に接続され、長さ方向に互いに離れるように配置される、積層セラミック電子部品。
【請求項４】
複数の誘電体層を有し、前記誘電体層を介して交互に配置された第１及び第２内部電極を含むセラミック本体、及び前記第１及び第２内部電極が前記セラミック本体の外部に露出した部分とそれぞれ接続される第１及び第２外部電極を含む積層セラミックキャパシタと、
前記第１及び第２外部電極とそれぞれ接続され、且つ、前記積層セラミックキャパシタの実装面と離れるように配置される第１及び第２金属フレームと、
前記セラミック本体の実装面に対向する一面に配置される絶縁層と、を含み、
前記第１及び第２外部電極は、前記セラミック本体の長さ方向の両面に形成される第１及び第２ボディ部と、前記第１及び第２ボディ部から前記セラミック本体の実装面に対向する一面の一部まで延長されて形成される第１及び第２バンド部と、をそれぞれ含み、
前記第１及び第２金属フレームは、
前記セラミック本体の実装面側に配置される第１及び第２端子部と、
前記セラミック本体を介して前記第１及び第２端子部と相対するように配置され、前記第１及び第２バンド部とそれぞれ接続される第１及び第２水平部と、
前記第１及び第２端子部と前記第１及び第２水平部をそれぞれ連結する第１及び第２垂直部と、をそれぞれ含み、
前記絶縁層が前記第１及び第２水平部の間に配置され、前記絶縁層と前記第１及び第２水平部が平らな面を成す、積層セラミック電子部品。
【請求項５】
前記第１及び第２外部電極は、前記セラミック本体の長さ方向の両面に形成される第１及び第２ボディ部と、前記第１及び第２ボディ部から前記セラミック本体の実装面に対向する一面の一部まで延長されて形成される第１及び第２バンド部と、をそれぞれ含む、請求項３に記載の積層セラミック電子部品。
【請求項６】
前記第１及び第２金属フレームは、
前記セラミック本体の実装面側に配置される第１及び第２端子部と、
前記セラミック本体を介して前記第１及び第２端子部と相対するように配置され、前記第１及び第２バンド部とそれぞれ接続される第１及び第２水平部と、
前記第１及び第２端子部と前記第１及び第２水平部をそれぞれ連結する第１及び第２垂直部と、をそれぞれ含む、請求項５に記載の積層セラミック電子部品。
【請求項７】
前記第１及び第２垂直部が前記第１及び第２外部電極の第１及び第２ボディ部と離れるように配置される、請求項６に記載の積層セラミック電子部品。
【請求項８】
前記絶縁層が前記第１及び第２水平部の間に配置され、前記絶縁層と前記第１及び第２水平部が平らな面を成す、請求項６に記載の積層セラミック電子部品。
【請求項９】
前記第１内部電極は前記セラミック本体の実装面に対向する一面に露出する第１リード部を有し、
前記第２内部電極は前記セラミック本体の実装面に対向する一面に露出し、且つ、前記第１リード部と離れるように配置される第２リード部を有し、
前記第１及び第２外部電極が前記セラミック本体の実装面に対向する一面に前記第１及び第２リード部とそれぞれ接続されるように形成される、請求項３から８のいずれか一項に記載の積層セラミック電子部品。
【請求項１０】
前記第１及び第２内部電極は、前記セラミック本体の実装面に露出する第３及び第４リード部をさらに含み、
前記積層セラミックキャパシタは、前記第３及び第４リード部とそれぞれ接続されるように前記セラミック本体の実装面に配置される第３及び第４外部電極を含む、請求項９に記載の積層セラミック電子部品。
【請求項１１】
前記誘電体層が前記積層セラミックキャパシタの実装面に対して水平に積層される、請求項３から１０のいずれか１項に記載の積層セラミック電子部品。
【請求項１２】
前記誘電体層が前記積層セラミックキャパシタの実装面に対して垂直に積層される、請求項３から１０のいずれか１項に記載の積層セラミック電子部品。
【請求項１３】
第１及び第２外部電極に互いに対向する第１及び第２面を含む積層セラミックキャパシタと、
前記積層セラミックキャパシタの第１面と相対して離れる第１及び第２部、及び前記第１及び第２部の端部から平らな第１及び第２面に垂直に延長される第３及び第４部をそれぞれ含む第１及び第２金属フレームと、
前記積層セラミックキャパシタの第２面において、前記第１及び第２金属フレームが配置されていない領域にのみ配置される絶縁層と、を含み、
前記第１及び第２金属フレームは、前記積層セラミックキャパシタの第２面に接続され、長さ方向に互いに離れるように配置され、
前記積層セラミックキャパシタが前記第１及び第２金属フレームの前記第３及び第４部の間に配置される、積層セラミック電子部品。
【請求項１４】
第１及び第２外部電極に互いに対向する第１及び第２面を含む積層セラミックキャパシタと、
前記積層セラミックキャパシタの第１面と相対して離れる第１及び第２部、及び前記第１及び第２部の端部から平らな第１及び第２面に垂直に延長される第３及び第４部をそれぞれ含む第１及び第２金属フレームと、
前記積層セラミックキャパシタの第２面に配置される絶縁層と、を含み、
前記積層セラミックキャパシタが前記第１及び第２金属フレームの前記第３及び第４部の間に配置され、
前記第１及び第２金属フレームは、前記第３及び第４部の端部から垂直に延長される第５及び第６部をそれぞれさらに含み、
前記第１及び第２金属フレームの第３及び第４部が前記積層セラミックキャパシタから離れ、
前記第１及び第２金属フレームの第５及び第６部が第１及び第２導電性接着層によって前記積層セラミックキャパシタの前記第１及び第２外部電極とそれぞれ連結され、
前記絶縁層と前記第１及び第２金属フレームの第５及び第６部によって平らな面が提供される、積層セラミック電子部品。
【請求項１５】
前記第１及び第２金属フレームは、前記第３及び第４部の端部から垂直に延長される第５及び第６部をそれぞれさらに含み、
前記第１及び第２金属フレームの第３及び第４部が前記積層セラミックキャパシタから離れ、
前記第１及び第２金属フレームの第５及び第６部が第１及び第２導電性接着層によって前記積層セラミックキャパシタの前記第１及び第２外部電極とそれぞれ連結され、
前記絶縁層と前記第１及び第２金属フレームの第５及び第６部によって平らな面が提供される、請求項１３に記載の積層セラミック電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミック電子部品及びその実装基板に関する。
【背景技術】
【０００２】
積層チップ電子部品の一つである積層セラミックキャパシタ（ＭＬＣＣ：ｍｕｌｔｉ−ｌａｙｅｒｅｄ  ｃｅｒａｍｉｃ  ｃａｐａｃｉｔｏｒ）は、小型でありながら高容量が保障され、実装が容易であるという長所によって多様な電子装置に用いられることができる。
【０００３】
例えば、上記積層セラミックキャパシタは、液晶表示装置（ＬＣＤ、Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）及びプラズマ表示装置パネル（ＰＤＰ、Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）などの映像機器、コンピュータ、個人携帯用端末（ＰＤＡ、Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔｓ）、及び携帯電話などの多様な電子製品の基板に装着されて電気を充電または放電させる役割をするチップ形態のコンデンサに用いられることができる。
【０００４】
このような積層セラミックキャパシタは、複数の誘電体層を有し、上記誘電体層の間に異なる極性の内部電極が交互に配置された構造を有することができる。
【０００５】
このとき、上記誘電体層は、圧電性を有するため、上記積層セラミックキャパシタに直流または交流電圧が印加されると、内部電極の間で圧電現象が生じて周波数によってセラミック本体の体積を膨張及び収縮させながら周期的な振動を発生させる可能性がある。
【０００６】
このような振動は、上記積層セラミックキャパシタの外部電極、及び上記外部電極と基板を連結する半田を通じて基板に伝達され、上記基板全体が音響反射面となり、雑音となる振動音を発生させる可能性がある。
【０００７】
上記振動音は、人に不快感を与える２０〜２０，０００Ｈｚ領域の可聴周波数に該当し、このように人に不快感を与える振動音をアコースティックノイズ（ａｃｏｕｓｔｉｃ  ｎｏｉｓｅ）という。
【０００８】
さらに、最近の電子機器では、器具部品の静音化が進行するにつれて、上記積層セラミックキャパシタが発生させるアコースティックノイズがより顕著に現れる可能性がある。
【０００９】
このようなアコースティックノイズは、機器の動作環境が静かである場合、使用者が異常音と考え、機器の故障としてみなすおそれがある。
【００１０】
また、音声回路を有する機器では、音声出力にアコースティックノイズが重なり機器の品質が低下するという問題点が発生しかねない。
【００１１】
一方、上記アコースティックノイズを減少させるための技術として、積層セラミックキャパシタに金属フレームを結合した構造が開示されている。
【００１２】
しかし、金属フレームが結合した積層チップ電子部品は、基板への実装時に、マウンタ吸入ノズルを用いる過程において上記マウンタ吸入ノズルの先端が金属フレームと接触し、ノズルの通気孔に吸入エアが抜け出すようになる。これにより、積層チップ電子部品をキャリアテープから正確に吸着できない場合が発生し、実装効率が低下するという問題がある。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２００４−２６６１１０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
本発明の目的は、アコースティックノイズを低減させ、電子部品の基板への実装時に実装効率が低下するのを防止させることができる積層セラミック電子部品及びその実装基板を提供することにある。
【課題を解決するための手段】
【００１５】
本発明の一側面は、積層セラミックキャパシタの異なる外部電極とそれぞれ接続され、且つ、上記積層セラミックキャパシタの実装面と離れるように第１及び第２金属フレームが配置され、上記積層セラミックキャパシタの実装面に対向する一面に絶縁層が配置される積層セラミック電子部品を提供する。
【００１６】
本発明の一実施例において、上記第１及び第２金属フレームは、上記積層セラミックキャパシタの長さ方向の両面にそれぞれ接続されることができる。
【００１７】
本発明の一実施例において、上記第１及び第２金属フレームは、上記積層セラミックキャパシタの実装面に対向する一面に接続されることができ、長さ方向に互いに離れるように配置されることができる。
【００１８】
本発明の一実施例において、上記絶縁層は、上記第１及び第２金属フレームの間に配置されることができ、上記絶縁層と上記第１及び第２金属フレームが平らな面を成すことができる。
【００１９】
本発明の一実施例において、上記絶縁層は、上記積層セラミックキャパシタの実装面に対向する一面と上記第１及び第２金属フレームの実装面に対向する一面とを覆って平らな面を成すことができる。
【００２０】
本発明の他の側面は、第１及び第２外部電極に互いに対向する第１及び第２面を含む積層セラミックキャパシタと、上記積層セラミックキャパシタの第１面と相対して離れる第１及び第２部、及び上記第１及び第２部の端部から平らな第１及び第２面に垂直に延長される第３及び第４部をそれぞれ含む第１及び第２金属フレームと、上記積層セラミックキャパシタの第２面に配置される絶縁層と、を含み、上記積層セラミックキャパシタが上記第１及び第２金属フレームの上記第３及び第４部の間に配置される積層セラミック電子部品を提供する。
【００２１】
本発明のさらに他の側面は、複数の誘電体層を有し、上記誘電体層を介して交互に配置された第１及び第２内部電極を含むセラミック本体、及び上記第１及び第２内部電極が上記セラミック本体の外部に露出した部分とそれぞれ接続される第１及び第２外部電極を含む積層セラミックキャパシタと、上記第１及び第２外部電極とそれぞれ接続され、且つ、上記積層セラミックキャパシタの実装面と離れるように配置される第１及び第２金属フレームと、上記セラミック本体の実装面に対向する一面に配置される絶縁層と、を含む積層セラミック電子部品を提供する。
【発明の効果】
【００２２】
本発明の一実施形態によれば、金属フレームの弾性力がセラミック本体の外部電極を通じて伝達される振動を吸収してアコースティックノイズを低減させることができるという効果がある。
【００２３】
また、積層セラミック電子部品の実装面に対向する一面が絶縁層によって平坦化することにより、マウンタ吸入ノズルの吸着エラーが低減し、積層セラミック電子部品の基板への実装時に実装効率が低下するのを防止することができる。
【図面の簡単な説明】
【００２４】
【図１】本発明の一実施形態による積層セラミック電子部品を概略的に示す斜視図である。
【図２】図１の分離斜視図である。
【図３】図１の側面図である。
【図４】本発明の一実施形態による積層セラミック電子部品において内部電極の配置構造の一実施形態を概略的に示す分離図である。
【図５】本発明の一実施形態による積層セラミック電子部品において内部電極の配置構造の他の実施形態を概略的に示す分離図である。
【図６】本発明の一実施形態による積層セラミック電子部品においてマウンタ吸入ノズルの接触時の状態を示す側面図である。
【図７】本発明の他の実施形態による積層セラミック電子部品を示す斜視図である。
【図８】本発明のさらに他の実施形態による積層セラミック電子部品を示す側面図である。
【図９】図８から絶縁層を除去した側面図である。
【図１０】本発明のさらに他の実施形態による積層セラミック電子部品を示す側面図である。
【図１１】図１０から絶縁層を除去した側面図である。
【図１２】図１０に適用される積層セラミックキャパシタの斜視図である。
【図１３】図１２に適用される積層セラミックキャパシタの内部電極の配置構造の一実施形態を概略的に示す分離図である。
【図１４】図１０の積層セラミック電子部品において絶縁層の他の実施形態を示す側面図である。
【図１５】本発明の一実施形態による積層セラミック電子部品の実装基板を示す側面図である。
【発明を実施するための形態】
【００２５】
以下では、添付の図面を参照し、本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。
【００２６】
図１は本発明の一実施形態による積層セラミック電子部品を概略的に示す斜視図であり、図２は図１の分離斜視図であり、図３は図１の側面図である。
【００２７】
図１から図３を参照すると、本実施形態による積層セラミック電子部品１００は、セラミック本体１１０と第１及び第２外部電極１３１、１３２を含む積層セラミックキャパシタと、第１及び第２金属フレーム１４１、１４２と、絶縁層１６１と、を含む。
【００２８】
本実施形態において、セラミック本体１１０は複数の誘電体層１１１を厚さ方向に積層してから焼成したものである。
【００２９】
このとき、セラミック本体１１０の互いに隣接するそれぞれの誘電体層１１１同士は境界を確認できないほど一体化されることができる。
【００３０】
また、セラミック本体１１０は六面体形状を有することができるが、本発明はこれに限定されない。
【００３１】
本発明の実施形態を明確に説明するためにセラミック本体１１０の六面体方向を定義すると、図１に示されるＬ、Ｗ及びＴはそれぞれ長さ方向、幅方向、厚さ方向を示す。このとき、下側を実装方向と、上側を実装反対方向と定義する。
【００３２】
また、セラミック本体１１０において、最上部の内部電極の上部及び最下部の内部電極の下部には、必要に応じて、所定の厚さのカバー層が配置されることができる。
【００３３】
このとき、上記カバー層は、誘電体層１１１と同一の組成からなることができ、内部電極を含まない誘電体層をセラミック本体１１０の上下面に少なくとも一つ以上積層して形成されることができる。
【００３４】
誘電体層１１１は、１層の厚さを積層セラミックキャパシタ１００の容量設計に応じて任意に変更することができる。また、誘電体層１１１は、高誘電率のセラミック材料を含むことができ、例えば、ＢａＴｉＯ３系セラミック粉末などを含むことができるが、本発明はこれに限定されない。
【００３５】
上記ＢａＴｉＯ３系セラミック粉末は、例えば、ＢａＴｉＯ３にＣａ、Ｚｒなどが一部固溶された（Ｂａ１−ｘＣａｘ）ＴｉＯ３、Ｂａ（Ｔｉ１−ｙＣａｙ）Ｏ３、（Ｂａ１−ｘＣａｘ）（Ｔｉ１−ｙＺｒｙ）Ｏ３またはＢａ（Ｔｉ１−ｙＺｒｙ）Ｏ３などがあるが、本発明はこれに限定されない。
【００３６】
一方、誘電体層１１１には、上記セラミック粉末とともに、セラミック添加剤、有機溶剤、可塑剤、結合剤、及び分散剤などがさらに添加されることができる。
【００３７】
上記セラミック添加剤は、例えば、遷移金属酸化物または炭化物、希土類元素、マグネシウム（Ｍｇ）またはアルミニウム（Ａｌ）などを用いることができる。
【００３８】
図４に示されているように、第１及び第２内部電極１２１、１２２は、誘電体層１１１を形成するセラミックシート上に形成されて厚さ方向に積層された後、焼成によって一つの誘電体層１１１を介してセラミック本体１１０の内部に交互に配置される。
【００３９】
このような第１及び第２内部電極１２１、１２２は、互いに異なる極性を有する電極であり、誘電体層１１１の積層方向に沿って対向するように配置され、その間に配置された誘電体層１１１によって互いに電気的に絶縁されることができる。
【００４０】
第１及び第２内部電極１２１、１２２は、その一端がセラミック本体１１０の長さ方向の両面にそれぞれ露出する。
【００４１】
このように、セラミック本体１１０の長さ方向の両面に交互に露出する第１及び第２内部電極１２１、１２２の端部は、セラミック本体１１０の長さ方向の両面において第１及び第２外部電極１３１、１３２とそれぞれ接続されて電気的に連結されることができる。
【００４２】
このとき、第１及び第２内部電極１２１、１２２は、導電性金属で形成され、例えば、ニッケル（Ｎｉ）またはニッケル（Ｎｉ）合金などの材料を用いることができるが、本発明はこれに限定されない。
【００４３】
上記のような構成により、第１及び第２外部電極１３１、１３２に所定の電圧が印加されると、互いに対向する第１及び第２内部電極１２１、１２２の間に電荷が蓄積される。
【００４４】
このとき、積層セラミックキャパシタ１００の静電容量は、誘電体層１１１の積層方向に沿って重なる第１及び第２内部電極１２１、１２２の面積と比例するようになる。
【００４５】
一方、本実施形態では、第１及び第２内部電極１２１、１２２を実装面に対して水平なセラミック本体１１０の厚さ方向に積層した水平積層型で示して説明するが、本発明はこれに限定されない。
【００４６】
例えば、図５に示されているように、本発明の積層セラミック電子部品は、誘電体層１１１と第１及び第２内部電極１２１'、１２２'を実装面に対して垂直なセラミック本体１１０の幅方向に積層した垂直積層型で構成することもできる。
【００４７】
第１及び第２外部電極１３１、１３２は、良好な電気特性を有し、且つ優れた耐ヒートサイクル性や耐湿性などの高信頼性を提供するために、例えば、銅（Ｃｕ）を含む外部電極用導電性ペーストの焼成によって形成されることができるが、本発明はこれに限定されない。
【００４８】
このような第１及び第２外部電極１３１、１３２は、第１及び第２ボディ部１３１ａ、１３２ａと、第１及び第２バンド部１３１ｂ、１３２ｂと、をそれぞれ含む。
【００４９】
第１及び第２ボディ部１３１ａ、１３２ａは、セラミック本体１１０の長さ方向の両面をそれぞれ覆い、第１及び第２内部電極１２１、１２２の露出した端部とそれぞれ接続されて電気的に連結される部分である。
【００５０】
第１及び第２バンド部１３１ｂ、１３２ｂは、第１及び第２ボディ部１３１ａ、１３２ａからセラミック本体１１０の実装面に対向する面の一部を覆うようにそれぞれ延長されて形成される部分である。
【００５１】
このとき、第１及び第２バンド部１３１ｂ、１３２ｂは、必要に応じて、セラミック本体１１０の実装面の一部、及びセラミック本体の幅方向に沿って両面の一部まで延長されるように形成されることができる。この場合、第１及び第２外部電極１３１、１３２の固着強度が向上するなどの効果を期待することができる。
【００５２】
一方、第１及び第２外部電極１３１、１３２上には、めっき層（図示せず）が形成されることができる。
【００５３】
上記めっき層は、一例として、第１及び第２外部電極１３１、１３２上にそれぞれ形成された第１及び第２ニッケル（Ｎｉ）めっき層と、上記第１及び第２ニッケルめっき層上にそれぞれ形成された第１及び第２すず（Ｓｎ）めっき層と、を含むことができる。
【００５４】
本実施形態において、第１及び第２金属フレーム１４１、１４２は略「［」の形状を有することができる。
【００５５】
第１及び第２金属フレーム１４１、１４２は、第１及び第２バンド部１３１ｂ、１３２ｂの下側に配置され、基板への実装時に、端子の役割をする第１及び第２端子部１４１ｂ、１４２ｂと、セラミック本体１１０を介して第１及び第２端子部１４１ｂ、１４２ｂと上下で相対するように配置され、第１及び第２バンド部１３１ｂ、１３２ｂの上面とそれぞれ接続されて電気的に連結される第１及び第２水平部１４１ｃ、１４２ｃと、第１及び第２水平部１４１ｃ、１４２ｃと第１及び第２端子部１４１ｂ、１４２ｂをそれぞれ連結する第１及び第２垂直部１４１ａ、１４２ａと、を含むことができる。第１及び第２垂直部１４１ａ、１４２ａは、第１及び第２金属フレーム１４１、１４２の端部から平らな第１及び第２面にそれぞれ垂直に延長されることができる。
【００５６】
また、第１及び第２端子部１４１ｂ、１４２ｂは、基板への実装時に半田との接触性に優れるように、必要に応じて、ニッケル／すずまたはニッケル／金めっきなどの表面処理が行われることができる。
【００５７】
このとき、第１及び第２水平部１４１ｃ、１４２ｃは、第１及び第２バンド部１３１ｂ、１３２ｂの下面から離れるように配置されることができる。
【００５８】
また、第１及び第２垂直部１４１ａ、１４２ａは、第１及び第２ボディ部１３１ａ、１３２ａから離れるように配置されることができる。
【００５９】
したがって、第１及び第２金属フレーム１４１、１４２と第１及び第２外部電極１３１、１３２は、第１及び第２水平部１４１ｃ、１４２ｃと第１及び第２バンド部１３１ｂ、１３２ｂの上面だけが互いに接合された構造であるため、外部電極の振動を伝達させる面積が減少してアコースティックノイズをさらに減少させることができる。
【００６０】
また、第１及び第２金属フレーム１４１、１４２は、弾性力によって実装された基板の変形による機械応力を吸収し、上記機械応力がセラミック本体１１０に伝達されるのを低減させて、セラミック本体１１０で発生するクラックなどの欠陥または損傷を防止させることができるため、信頼性向上の効果を期待することができる。
【００６１】
また、本実施形態によれば、第１及び第２金属フレーム１４１、１４２の第１及び第２端子部１４１ｂ、１４２ｂと第１及び第２バンド部１３１ｂ、１３２ｂの下面との間隔を最小に設定しても、第１及び第２金属フレーム１４１、１４２によって十分な弾性力を得ることができるため、従来の端子部と積層セラミックキャパシタとの間隔が大きい金属フレーム製品に比べて電子部品の高さを減らすことができる。
【００６２】
従来の積層セラミック電子部品は金属フレームが「Ｌ」字のタイプで形成されていた。このような構造において、金属フレームの弾性力によって圧電振動を十分に吸収するためには、金属フレームの最上部に積層セラミックキャパシタを接合して積層セラミックキャパシタと基板の間の距離を最大限に遠く維持し、その結果、積層セラミック電子部品の高さが増加する。
【００６３】
しかし、本実施例の金属フレームは、「［」字のタイプで形成され、金属フレームの上部水平部に積層セラミックキャパシタの上面が接合される。したがって、積層セラミックキャパシタと基板の間の距離を従来の積層セラミック電子部品に比べて減らしても、金属フレームの下部水平部と上部水平部を連結する垂直部の長さが十分に確保され、積層セラミックキャパシタの下面と金属フレームの下部水平部の間に空き空間が設けられるため、金属フレームの弾性力による圧電振動の低減効果を十分に得ることができ、これにより、積層セラミック電子部品の高さを減らすことができる。
【００６４】
一方、第１及び第２金属フレーム１４１、１４２上には、必要に応じて、めっき層（図示せず）が形成されることができる。
【００６５】
上記めっき層は、一例として、第１及び第２金属フレーム１４１、１４２上にそれぞれ形成された第１及び第２ニッケル（Ｎｉ）めっき層と、上記第１及び第２ニッケルめっき層上にそれぞれ形成された第１及び第２すず（Ｓｎ）めっき層と、を含むことができる。
【００６６】
上記めっき層は、他の例として、第１及び第２金属フレーム１４１、１４２上にそれぞれ形成された第１及び第２ニッケル（Ｎｉ）めっき層と、上記第１及び第２ニッケルめっき層上にそれぞれ形成された第１及び第２金（Ａｕ）めっき層と、を含むことができる。
【００６７】
絶縁層１６１は、積層セラミック電子部品の実装面に対向する面に平らな面を提供するもので、本実施形態では、セラミック本体１１０の上面において第１及び第２水平部１４１ｃ、１４２ｃの間に配置されて第１及び第２水平部１４１ｃ、１４２ｃの上面と絶縁層１６１の上面が一つの平らな面を成すように構成されることができる。
【００６８】
このとき、絶縁層１６１は、例えば、エポキシ樹脂のような熱硬化性樹脂からなることができるが、本発明はこれに限定されない。
【００６９】
一方、第１及び第２外部電極１３１、１３２の第１及び第２バンド部１３１ｂ、１３２ｂの上面と第１及び第２金属フレーム１４１、１４２の第１及び第２水平部１４１ｃ、１４２ｃの下面との間に第１及び第２導電性接着層１５１、１５２が配置されることができる。
【００７０】
第１及び第２導電性接着層１５１、１５２は、第１及び第２外部電極１３１、１３２と第１及び第２金属フレーム１４１、１４２の接合強度を向上させる役割をする。例えば、高温半田または導電性ペーストを塗布した後、硬化させることにより形成することができる。
【００７１】
図６は本発明の一実施形態による積層セラミック電子部品においてマウンタ吸入ノズルの接触時の状態を示す側面図である。
【００７２】
従来は、金属フレームが結合した積層チップ電子部品を基板に実装するとき、マウンタ吸入ノズルを用いる過程において上記マウンタ吸入ノズルの先端が金属フレームと接触し、ノズルの通気孔に吸入エアが抜け出る。これにより、積層チップ電子部品をキャリアテープから正確に吸着できない場合が発生し、実装効率が低下するという問題があった。
【００７３】
図６を参照すると、本実施形態では、積層セラミック電子部品を基板に実装するためにマウンタ吸入ノズル３００が接触する積層セラミック電子部品１００の上面が絶縁層１６１によって平らな面からなることにより、吸入ノズル３００の吸入圧力が低下する可能性が著しく低くなり従来の場合のような吸着エラーが防止されるため、積層セラミック電子部品１００の基板への実装時に実装効率を向上させることができる。ここで、図面符号３１０はノズルを、図面符号３１１は吸入孔を示す。
【００７４】
図７は本発明の他の実施形態による積層セラミック電子部品を示す斜視図である。
【００７５】
ここで、積層セラミックキャパシタ、及び第１及び第２金属フレーム１４１、１４２の構造は、上述の実施形態と類似するためこれに対する詳細な説明を省略し、絶縁層１６２を中心に説明する。
【００７６】
図７を参照すると、本実施形態の積層セラミック電子部品１００は、第１及び第２外部電極１３１、１３２の第１及び第２バンド部１３１ｂ、１３２ｂの上面に第１及び第２金属フレーム１４１、１４２の第１及び第２水平部１４１ｃ、１４２ｃの下面が接続される。
【００７７】
また、絶縁層１６２は、第１及び第２水平部１４１ｃ、１４２ｃの上端部と第１及び第２水平部１４１ｃ、１４２ｃの間に開放したセラミック本体１１０の上面の全体を覆って積層セラミック電子部品の実装面に対向する一面（図面上の上面）を一つの平らな面として提供する役割をすることができる。
【００７８】
図８は本発明のさらに他の実施形態による積層セラミック電子部品を示す側面図であり、図９は図８から絶縁層を除去した側面図である。
【００７９】
ここで、セラミック本体１１０、及び第１及び第２外部電極１３１、１３２の構造は、上述の実施形態と類似するためこれに対する詳細な説明を省略し、第１及び第２金属フレーム１４３、１４４、及び絶縁層１６２を中心に説明する。
【００８０】
図８は本発明のさらに他の実施形態による積層セラミック電子部品を示す側面図であり、図９は図８から絶縁層を除去した側面図である。
【００８１】
図８及び図９を参照すると、本実施形態の積層セラミック電子部品は、第１及び第２金属フレーム１４３、１４４がセラミック本体１１０の下側に配置される第１及び第２端子部１４３ｂ、１４４ｂと、第１及び第２端子部１４３ｂ、１４４ｂの端部から垂直に延長される第１及び第２垂直部１４３ａ、１４４ａと、を含む。
【００８２】
第１及び第２端子部１４３ｂ、１４４ｂは、第１及び第２バンド部１３１ｂ、１３２ｂの下側に配置され、基板への実装時に端子の役割をすることができる。
【００８３】
第１及び第２垂直部１４３ａ、１４４ａは、第１及び第２ボディ部１３１ａ、１３２ａとそれぞれ接続されて、第１及び第２金属フレームを第１及び第２外部電極とそれぞれ電気的に連結する役割をすることができる。
【００８４】
このとき、第１及び第２ボディ部１３１ａ、１３２ａと第１及び第２垂直部１４３ａ、１４４ａの間には、接合強度を向上させることができるように第１及び第２導電性接着層１５３、１５４がそれぞれ配置されることができる。
【００８５】
また、積層セラミックキャパシタの上側には絶縁層１６２が配置される。
【００８６】
絶縁層１６２は、第１及び第２垂直部１４３ａ、１４４ａの上端部と、セラミック本体１１０の上面の全体を覆って、積層セラミック電子部品の実装面に対向する面（上面）を一つの平らな面として提供する役割をすることができる。
【００８７】
図１０は本発明のさらに他の実施形態による積層セラミック電子部品を示す側面図であり、図１１は図１０から絶縁層を除去した側面図であり、図１２は図１０に適用される積層セラミックキャパシタの斜視図であり、図１３は図１２に適用される積層セラミックキャパシタの内部電極の配置構造の一実施形態を概略的に示す分離図である。
【００８８】
ここで、第１及び第２金属フレーム１４１、１４２の構造は、上述の実施形態と類似するためこれに対する詳細な説明を省略する。
【００８９】
図１０から図１３を参照すると、本実施形態の積層セラミック電子部品は、第１及び第２外部電極１３３、１３５がセラミック本体１１０の上面において長さ方向に互いに離れるように配置される。
【００９０】
また、第１内部電極１２３は第１容量部１２３ａにおいてセラミック本体１１０の上面に露出するように延長されて形成される第１リード部１２３ｂを有し、第２内部電極１２４は第１容量部１２３ａと重なる第２容量部１２４ａにおいてセラミック本体１１０の上面に露出するように延長されて形成される第２リード部１２４ｂを有する。
【００９１】
このとき、第１及び第２リード部１２３ｂ、１２４ｂは、長さ方向に互いに離れるように配置され、第１及び第２外部電極１３３、１３５とそれぞれ接続されて電気的に連結される。
【００９２】
一方、セラミック本体１１０の下面には、必要に応じて、第１及び第２外部電極１３３、１３５と厚さ方向にそれぞれ相対するように第３及び第４外部電極１３４、１３６が配置されることができる。
【００９３】
また、第１内部電極１２３は第１容量部１２３ａにおいてセラミック本体１１０の下面に露出するように延長されて形成される第３リード部１２３ｃを有し、第２内部電極１２４は第１容量部１２３ａと重なる第２容量部１２４ａにおいてセラミック本体１１０の下面に露出するように延長されて形成される第４リード部１２４ｃを有する。
【００９４】
このとき、第３及び第４リード部１２３ｃ、１２４ｃは、長さ方向に互いに離れるように配置され、第３及び第４外部電極１３４、１３６とそれぞれ接続されて電気的に連結される。
【００９５】
ここで、第１から第４外部電極１３３、１３５、１３４、１３６は、固着強度を高めるために、セラミック本体１１０の上面または下面からセラミック本体１１０の幅方向の両面の一部までそれぞれ延長されるように形成されることができる。
【００９６】
また、第１及び第２金属フレーム１４１、１４２は、第１及び第２端子部１４１ｂ、１４２ｂが第３及び第４外部電極１３４、１３６から離れるように配置され、第１及び第２水平部１４１ｃ、１４２ｃが第１及び第２外部電極１３３、１３５とそれぞれ接続されて電気的に連結される。
【００９７】
このとき、第１及び第２水平部１４１ｃ、１４２ｃと第１及び第２外部電極１３３、１３５との間には、固着強度を高めるために第１及び第２導電性接着層１５１、１５２がそれぞれ配置されることができる。
【００９８】
また、積層セラミックキャパシタの上面に絶縁層１６１が配置される。
【００９９】
絶縁層１６１は、セラミック本体１１０の上面において第１及び第２金属フレーム１４１、１４２の第１及び第２水平部１４１ｃ、１４２ｃの間に配置されて、第１及び第２水平部１４１ｃ、１４２ｃの上面と絶縁層１６１の上面が一つの平らな面を成すことができる。
【０１００】
一方、図１４に示されているように、絶縁層１６２は、他の例として、セラミック本体１１０の上面と第１及び第２水平部１４１ｃ、１４２ｃを覆って、一つの平らな面を成すこともできる。
【０１０１】
図１５は本発明の一実施形態による積層セラミック電子部品の実装基板を示す側面図である。
【０１０２】
図１５を参照すると、本実施形態による積層セラミック電子部品１００の実装基板２００は、積層セラミック電子部品１００が実装される基板２１０と、基板２１０の上面に長さ方向に互いに離れるように配置された第１及び第２電極パッド２１１、２１２と、を含む。
【０１０３】
このとき、積層セラミック電子部品１００は、セラミック本体１１０の下面に配置された第１及び第２金属フレーム１４１、１４２の第１及び第２端子部１４１ｂ、１４２ｂがそれぞれ基板２１０の第１及び第２電極パッド２１１、２１２上に接続されるように位置した状態で半田２２１、２２２によって接合されて互いに電気的に連結されることができる。
【０１０４】
上記のように、積層セラミック電子部品１００が基板２１０に実装された状態で、第１及び第２金属フレーム１４１、１４２によって積層セラミックキャパシタの第１及び第２外部電極１３１、１３２に極性が異なる電圧が印加されると、誘電体層１１１の逆圧電効果（Ｉｎｖｅｒｓｅ  ｐｉｅｚｏｅｌｅｃｔｒｉｃ  ｅｆｆｅｃｔ）によってセラミック本体１１０は厚さ方向に膨張及び収縮するようになり、第１及び第２外部電極１３１、１３２の両端部はポアソン効果（Ｐｏｉｓｓｏｎ  ｅｆｆｅｃｔ）によってセラミック本体１１０の厚さ方向の膨張／収縮とは逆に収縮／膨張するようになる。
【０１０５】
このようなセラミック本体１１０の膨張及び収縮は振動を発生させるようになり、上記振動は外部電極を通じて基板２１０に伝達されて基板２１０から音響が放射されてアコースティックノイズとなる。
【０１０６】
本実施形態によれば、積層セラミックキャパシタの第１及び第２外部電極１３１、１３２により、基板へ伝達される上記圧電振動は第１及び第２金属フレーム１４１、１４２の弾性を用いて吸収し、基板２１０の曲げなどによって発生する機械応力も第１及び第２金属フレーム１４１、１４２が吸収することにより製品のアコースティックノイズを低減させることができる。
【０１０７】
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有するものには明らかである。
【符号の説明】
【０１０８】
１００  積層セラミックキャパシタ
１１０  セラミック本体
１１１  誘電体層
１２１、１２１'  第１内部電極
１２２、１２２'  第２内部電極
１３１、１３２  第１及び第２外部電極
１４１、１４３  第１金属フレーム
１４２、１４４  第２金属フレーム
１５１、１５３  第１導電性接着層
１５２、１５４  第２導電性接着層
１６１、１６２  絶縁層
２００  実装基板
２１０  基板
２１１、２１２  電極パッド
２２１、２２２  半田
【図１】
0006686261.tif 000002
【図２】
0006686261.tif 000003
【図３】
0006686261.tif 000004
【図４】
0006686261.tif 000005
【図５】
0006686261.tif 000006
【図６】
0006686261.tif 000007
【図７】
0006686261.tif 000008
【図８】
0006686261.tif 000009
【図９】
0006686261.tif 000010
【図１０】
0006686261.tif 000011
【図１１】
0006686261.tif 000012
【図１２】
0006686261.tif 000013
【図１３】
0006686261.tif 000014
【図１４】
0006686261.tif 000015
【図１５】
0006686261.tif 000016