(57)【特許請求の範囲】
【請求項１】
正電圧の範囲又は負電圧の範囲で時間変化するアナログ入力信号の電圧を増幅して出力する増幅器と、
前記増幅器の出力信号にＡＤ変換を施して出力するＡＤ変換回路と、
前記増幅器の出力信号の電圧が前記ＡＤ変換回路の許容入力電圧範囲に収まるまで前記増幅器におけるゲインを前記出力信号に応じて調整する処理を繰り返し、前記ゲインを出力するゲイン調整回路と、を備え、
前記ゲイン調整回路は、
前記増幅器の出力信号の電圧が第１電圧より低く、かつ第４電圧より高い場合には前記ゲインを上げ、前記増幅器の出力信号の電圧が第２電圧より高い場合、又は前記増幅器の出力信号の電圧が第３電圧よりも低い場合には前記ゲインを下げ、
前記第２電圧＞前記第１電圧＞０ボルト＞前記第４電圧＞前記第３電圧であり、
前記第１電圧は、前記許容入力電圧範囲の正の下限に応じて定められ、
前記第２電圧は、前記許容入力電圧範囲の正の上限に応じて定められ、
前記第３電圧は、前記許容入力電圧範囲の負の上限に応じて定められ、
前記第４電圧は、前記許容入力電圧範囲の負の下限に応じて定められる、
ことを特徴とするＡＤ変換器。
【請求項２】
前記ゲイン調整回路は、
前記第１電圧、前記第２電圧、前記第３電圧又は前記第４電圧と前記増幅器の出力信号の電圧との差が大きいほど、前記ゲインの調整量を大きくすることを特徴とする請求項１に記載のＡＤ変換器。
【請求項３】
前記ＡＤ変換回路の出力信号値を前記アナログ入力信号にＡＤ変換を施して得られる値を浮動小数点形式で表現した場合の仮数部とし、前記ゲイン調整回路の出力信号値を指数部として前記アナログ入力信号にＡＤ変換を施して得られる値を復元する復元回路をさらに有する
ことを特徴とする請求項１又は請求項２に記載のＡＤ変換器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＡＤ変換器に関し、特にフロート出力型ＡＤ変換器に関する。
【背景技術】
【０００２】
フロート出力型ＡＤ変換とは、アナログ入力信号を、当該アナログ信号にＡＤ変換を施すことで得られる値を浮動小数点方式で表した場合の仮数部を表すデジタルデータ（以下、単に「データ」という場合がある）と指数部を表すデータとに変換することを言う。フロート出力型ＡＤ変換を行うＡＤ変換器の用途としては、例えばアナログオーディオ信号をデジタルデータに変換して記録或いは再生するデジタルオーディオ録音再生機における利用が挙げられる。デジタルオーディオ録音再生機では、元のアナログオーディオ信号の音波形を忠実に復元することが必要となる。フロート出力型ＡＤ変換であれば、仮数部および指数部を表す各データから元のアナログオーディオ信号の値を復元することができるからである。このようなフロート出力型ＡＤ変換を行うＡＤ変換器の一例としては、非特許文献１に開示のＡＤ変換器が挙げられる。
【０００３】
非特許文献１に開示のＡＤ変換器は、増幅器、ＡＤ変換回路、およびゲイン調整回路を有する。増幅器は、ゲインの調整が可能な増幅器であって、ＡＤ変換の対象となるアナログ入力信号を増幅してＡＤ変換回路へ出力する。ＡＤ変換回路は、増幅器の出力信号にＡＤ変換を施し、仮数部を表すデータとして出力する。ゲイン調整回路は、増幅器の出力信号の信号レベルがＡＤ変換回路の許容入力電圧範囲に収まるように当該増幅器におけるゲインを上記アナログ入力信号に応じて調整する。例えば増幅器におけるゲインを１倍〜１０倍までの１０段階とする場合には、倍率の区切りに各々対応する９種類の参照電圧を各々発生させる９種類の参照電圧発生回路と、各参照電圧と入力アナログ信号の大小比較を行う比較器とをゲイン調整回路に設け、各比較器による比較結果に応じて増幅器にゲインを設定する処理をゲイン調整回路に実行させれば良い。非特許文献１に開示の技術では上記ゲインを表すデータが、上記指数部を表すデータとして出力される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−０４９６２６号公報
【特許文献２】特開平０７−０４５０００号公報
【非特許文献】
【０００５】
【非特許文献１】“FLOATING-POINT CONVERSION” AD526: Software Programmable GainAmplifier Data Sheet (Rev. D)、p.12、[online]、1999年、Analog Devices, Inc、[平成２８年３月１６日検索]、インターネット＜ＵＲＬ：http://www.analog.com/media/en/technical-documentation/data-sheets/AD526.pdf＞
【発明の概要】
【発明が解決しようとする課題】
【０００６】
非特許文献１に開示に技術には、量子化誤差を小さくするために増幅器におけるゲインをきめ細やかに設定できるようにすると、ＡＤ変換器の回路規模が大きくなるといった問題がある。ゲインの調整段数が多くなるほど、ゲイン調整回路に設ける参照電圧発生回路および比較器の数が増えるからである。また、非特許文献１に開示の技術には、アナログ入力信号の信号レベルが低い場合にノイズの影響により動作が不安定になり易いといった問題もある。信号レベルの低いアナログ入力信号に対応するためには、高倍率に対応する参照電圧を十分に低くする必要がある一方、当該参照電圧を低くするとゲイン調整回路の動作が不安定になる場合があるからである。
【０００７】
本発明は上記課題に鑑みて為されたものであり、回路規模を抑えつつきめ細やかなゲインの設定が可能で、アナログ入力信号の信号レベルが低くてもノイズの影響を受け難いフロート出力型ＡＤ変換を実現する技術を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するために本発明は、アナログ入力信号の電圧を増幅して出力する増幅器と、増幅器の出力信号にＡＤ変換を施して出力するＡＤ変換回路と、増幅器の出力信号の電圧がＡＤ変換回路の許容入力電圧範囲に収まるまで増幅器におけるゲインを当該増幅器の出力信号に応じて調整する処理を繰り返し、当該ゲインを出力するゲイン調整回路と、有することを特徴とするＡＤ変換器、を提供する。
【０００９】
本発明のＡＤ変換器におけるＡＤ変換回路の出力を、アナログ入力信号にＡＤ変換を施すことで得られる値を浮動小数点方式で表した場合の仮数部とし、ゲイン調整回路の出力を同指数部として扱えば、フロート型ＡＤ変換が実現される。本発明においては、ゲイン調整回路は、増幅器の出力信号の電圧が許容入力電圧範囲の上限に対応する参照電圧よりも大きければゲインを一定の割合で減少させ、増幅器の出力信号の電圧が許容入力電圧範囲の下限に対応する参照電圧よりも小さければゲインを一定の割合で増加させる処理を、増幅器の出力信号の電圧が許容入力電圧範囲に収まるまで繰り返し行う。本発明では、許容入力電圧範囲の下限に対応する参照電圧を、アナログ入力信号の信号レベル（電圧）に応じて引き下げる必要はなく、ノイズの影響を受け難くなる。また、本発明ではゲイン調整回路は逐次処理でゲインを算出するため、ゲイン調整の段数に応じた数の比較器を設ける必要はなく、ゲイン調整回路の小規模化、すなわち当該ゲイン調整回路を含むＡＤ変換器全体の小規模化を実現することができる。
【００１０】
特許文献１には、アナログ入力信号を増幅してＡＤ変換回路に供給する増幅器を有し、当該増幅器におけるゲインを当該増幅器の出力信号に応じて調整する構成のＡＤ変換器が開示されている。しかし、特許文献１に開示のＡＤ変換器では上記ゲインを表すデータは外部へ出力されない。つまり、特許文献１に開示のＡＤ変換器はフロート出力型のＡＤ変換器ではなく、本願発明とは異なる。また、特許文献２には、アナログ入力信号をデジタルデータに変換するＡＤ変換手段と、ＡＤ変換手段で変換されたデジタルデータがフルスケールデータを超えることを検出する検出手段と、上記デジタルデータがフルスケールデータを超える場合に所定のオフセット電圧を加えてＡＤ変換手段の出力をフルスケールデータ以下に抑える減衰手段とを有するデジタルオーディオ再生装置の発明が開示されている。特許文献２に開示の技術もフロート出力型のＡＤ変換に関する技術ではなく、本願発明とは異なる技術である。
【００１１】
より好ましい態様によれば、上記ゲイン調整回路は、参照電圧と増幅器の出力信号の電圧との差が大きいほど、ゲインの調整量を大きくすることを特徴とする。このような態様によれば、参照電圧と増幅器の出力信号の電圧との差によらず常に一定の割合でゲインを増減させる態様に比較して、増幅器の出力信号の電圧が許容入力電圧範囲に収まるまでに要する時間を短縮することができる。
【００１２】
さらに好ましい態様においては、上記ＡＤ変換器は、ＡＤ変換回路の出力信号値をアナログ入力信号にＡＤ変換を施して得られる値を浮動小数点形式で表現した場合の仮数部とし、ゲイン調整回路の出力信号値を指数部として当該アナログ入力信号にＡＤ変換を施して得られる値を復元する復元回路をさらに有する。
【図面の簡単な説明】
【００１３】
【図１】この発明の第１実施形態のＡＤ変換器１０Ａの構成例を示す図である。
【図２】同ＡＤ変換器１０Ａが有するゲイン調整回路１１０の構成例を示す図である。
【図３】同ゲイン調整回路１１０が実行するゲイン調整処理の流れを示すフローチャートである。
【図４】同実施形態における第１の参照電圧Ｖｒｅｆ１および第２の参照電圧Ｖｒｅｆ２の各々を説明するための図である。
【図５】この発明の第２実施形態のＡＤ変換器１０Ｂの構成例を示す図である。
【図６】この発明の第３実施形態のＡＤ変換器１０Ｃの構成例を示す図である。
【図７】同ＡＤ変換器１０Ｃが有するゲイン調整回路２１０の構成例を示す図である。
【図８】同実施形態における各参照電圧を説明するための図である。
【図９】同ゲイン調整回路２１０が実行するゲイン調整処理の流れを示すフローチャートである。
【発明を実施するための形態】
【００１４】
以下本発明の実施の形態を図面を参照しつつ説明する。
＜Ａ：第１実施形態＞
図１は、この発明の第１実施形態のＡＤ変換器１０Ａの構成例を示す図である。
ＡＤ変換器１０Ａは外部から与えられるアナログ入力信号にＡＤ変換を施し、このＡＤ変換により得られた値を浮動小数点方式で表現した場合の仮数部を表すデータと指数部を表すデータとを出力するフロート出力型のＡＤ変換器である。ＡＤ変換器１０Ａは、例えばデジタルオーディオ録音再生機に組み込まれる。本実施形態では、ＡＤ変換の対象となるアナログ入力信号として正電圧の範囲で信号レベルが変動する信号、すなわち、信号の谷（負のピーク）においても信号レベルが正の値となる信号がＡＤ変換器１０Ａに入力される。図１に示すように、ＡＤ変換器１０Ａは、増幅器１００と、ゲイン調整回路１１０と、ＡＤ変換回路１２０とを有する。
【００１５】
増幅器１００は、アナログ入力信号Ｉ＿Ｓの電圧を増幅し、その増幅結果であるアナログ信号Ｍ＿Ｓを出力する。図１に示すように、増幅器１００の出力信号Ｍ＿Ｓは、ゲイン調整回路１１０とＡＤ変換回路１２０に与えられる。図１では詳細な図示を省略したが、ＡＤ変換器１０Ａの前段にはＡＤ変換の対象となるアナログ信号を一定のサンプリング周期でサンプリングし、サンプル値を当該サンプリング周期に応じた期間に亘って保持するとともに当該サンプル値を表すアナログ信号をＡＤ変換器１０Ａに与えるサンプルホールド回路が設けられている。増幅器１００には、当該サンプルホールド回路の出力信号が与えられる。
【００１６】
ＡＤ変換回路１２０は、増幅器１００の出力信号Ｍ＿ＳにＡＤ変換を施し、その変換結果を表すデータＯ＿ＳをＡＤ変換器１０Ａの後段へ出力する。ＡＤ変換回路１２０から出力されるデータＯ＿Ｓは、アナログ入力信号Ｉ＿ＳにＡＤ変換を施すことで得られる値を浮動小数点方式で表現した場合の仮数部を表すデータとして用いられる。この点は従来のフロート出力型ＡＤ変換器と同一である。ゲイン調整回路１１０は、増幅器１００の出力信号Ｍ＿Ｓの電圧がＡＤ変換回路１２０の許容入力電圧範囲に収まるように増幅器１００における増幅率（ゲイン）Ｇを調整する回路である。図１に示すように、ゲイン調整回路１１０により算出されたゲインＧを表すデータは増幅器１００に与えられる他、ＡＤ変換器１０Ａの後段へ出力され、アナログ入力信号Ｉ＿ＳにＡＤ変換を施すことで得られる値を浮動小数点方式で表現した場合の指数部を表すデータとして用いられる。この点も従来のフロート出力型ＡＤ変換器と同一である。
【００１７】
ゲイン調整回路１１０は、増幅器１００の出力信号Ｍ＿Ｓに応じてゲインＧを算出するように構成されており、この点に本実施形態の特徴がある。以下、本実施形態の特徴を顕著に示すゲイン調整回路１１０を中心に説明する。図２は、ゲイン調整回路１１０の構成例を示す図である。図２に示すように、ゲイン調整回路１１０は、比較器１１０ａおよび１１０ｂと、ゲイン計算回路１１０ｃを有する。図２では詳細な図示を省略したが、比較器１１０ａおよび比較器１１０ｂの各々は、高電位側電源線と低電位側電源線に接続されており、両電源線の電位差が比較器１１０ａおよび比較器１１０ｂの動作電圧となる。
【００１８】
比較器１１０ａの非反転入力端子には第１の参照電圧Ｖｒｅｆ１を表す信号が供給され、同反転入力端子には増幅器１００の出力信号Ｍ＿Ｓが供給される。第１の参照電圧Ｖｒｅｆ１は、ＡＤ変換回路１２０の許容入力電圧範囲の下限に応じて定められる電圧値である。第１の参照電圧Ｖｒｅｆ１の発生については、周知の定電圧発生回路等を用いるようにすれば良い。比較器１１０ａは、増幅器１００の出力信号Ｍ＿Ｓの電圧値と第１の参照電圧Ｖｒｅｆ１との大小比較を行い、比較結果信号ＣＳａをゲイン算出回路１１０ｃへ出力する。出力信号Ｍ＿Ｓの電圧値が第１の参照電圧Ｖｒｅｆ１よりも低ければ、比較結果信号ＣＳａはＨレベル（本実施形態では、高電位側電源線の電圧）となり、出力信号Ｍ＿Ｓの電圧値が第１の参照電圧Ｖｒｅｆ１以上であれば、比較結果信号ＣＳａはＬレベル（本実施形態では、低電位側電源線の電圧）となる。
【００１９】
比較器１１０ｂの反転入力端子には第２の参照電圧Ｖｒｅｆ２を表す信号が供給され、同非反転入力端子には増幅器１００の出力信号Ｍ＿Ｓが供給される。第２の参照電圧Ｖｒｅｆ２は、ＡＤ変換回路１２０の許容入力電圧範囲の上限に応じて定められる電圧値である。つまり、第２の参照電圧Ｖｒｅｆ２と第１の参照電圧Ｖｒｅｆ１の大小関係は、第１の参照電圧Ｖｒｅｆ１＜第２の参照電圧Ｖｒｅｆ２である。この第２の参照電圧Ｖｒｅｆ２の発生についても、周知の定電圧発生回路等を用いるようにすれば良い。比較器１１０ｂは、増幅器１００の出力信号Ｍ＿Ｓの電圧値と第２の参照電圧Ｖｒｅｆ２との大小比較を行い、比較結果信号ＣＳｂをゲイン算出回路１１０ｃへ出力する。出力信号Ｍ＿Ｓの電圧値が第２の参照電圧Ｖｒｅｆ２よりも高ければ、比較結果信号ＣＳｂはＨレベルとなり、出力信号Ｍ＿Ｓの電圧値が第２の参照電圧Ｖｒｅｆ２以下であれば、比較結果信号ＣＳｂはＬレベルとなる。
【００２０】
ゲイン調整回路１１０ｃは例えばＣＰＵ（Central Processing Unit）であり、例えばＡＤ変換回路１０Ａの電源（図示略）等を契機として、予めメモリに記憶されたゲイン調整プログラムを読み出し当該プログラムを実行する。ゲイン調整プログラムにしたがって作動しているゲイン調整回路１１０ｃは、増幅器１００のゲインＧに初期値Ａ（Ａは１以上の予め定められた実数））を設定し、以降、図３に示すゲイン調整処理を実行する。
【００２１】
図３に示すよう、ゲイン調整回路１１０ｃは、まず、増幅器１００の出力信号Ｍ＿Ｓの電圧値が第１の参照電圧Ｖｒｅｆ１より低いか否かを比較結果信号ＣＳａを参照して判定する（ステップＳＡ１００）。本実施形態では、比較結果信号ＣＳａがＨレベルである場合に、ステップＳＡ１００の判定結果は“Ｙｅｓ”となる。ステップＳＡ１００の判定結果が“Ｙｅｓ”であった場合、ゲイン調整回路１１０ｃは、ゲインＧを一段階引き上げ（ステップＳＡ１３０）、ステップＳＡ１４０以降の処理を実行する。より詳細に説明すると、ステップＳＡ１３０では、ゲイン調整回路１１０ｃは、ゲインＧをＡ倍する。
【００２２】
ステップＳＡ１００の判定結果が“Ｎｏ”であった場合には、ゲイン調整回路１１０ｃは、増幅器１００の出力信号Ｍ＿Ｓの電圧値が第２の参照電圧Ｖｒｅｆ２より高いか否かを比較結果信号ＣＳｂを参照して判定する（ステップＳＡ１１０）。本実施形態では、比較結果信号ＣＳｂがＨレベルである場合に、ステップＳＡ１１０の判定結果は“Ｙｅｓ”となる。ステップＳＡ１１０の判定結果が“Ｙｅｓ”であった場合、ゲイン調整回路１１０ｃは、ゲインＧを一段階引き下げ（ステップＳＡ１２０）、ステップＳＡ１４０以降の処理を実行する。より詳細に説明すると、ステップＳＡ１２０では、ゲイン調整回路１１０ｃは、ゲインＧを１／Ａ倍する。これに対してステップＳＡ１１０の判定結果が“Ｎｏ”であった場合には、ゲイン調整回路１１０ｃはステップＳＡ１２０の処理を実行することなく、ステップＳＡ１４０の処理を実行する。
【００２３】
ステップＳＡ１４０では、ゲイン調整回路１１０ｃは増幅器１００にゲインＧを出力する。ステップＳＡ１４０に後続するステップＳＡ１５０では、ゲイン調整回路１１０はＡＤ変換の終了を指示されたか否かを判定し、判定結果が“Ｎｏ”である場合にはステップＳＡ１００以降の処理を再度実行する一方、判定結果が“Ｙｅｓ”である場合には、ゲイン調整処理を終了する。
以上がゲイン調整処理の流れである。
【００２４】
図４に示すように、アナログ入力信号Ｉ＿Ｓの正のピーク（振幅の山）と負のピーク（振幅の谷）はＡＤ変換回路１２０の許容入力電圧範囲に収まっているとは限らない。なお、図４では、ＡＤ変換回路１２０の許容入力電圧範囲の上限＝第２の参照電圧Ｖｒｅｆ２であり、同下限＝第１の参照電圧Ｖｒｅｆ１である場合について例示されている。本実施形態では、出力信号Ｍ＿Ｓの電圧値が第１の参照電圧Ｖｒｅｆ１を下回っている間、ゲインＧは一段階ずつ引き上げられ、ゲインＧの引き上げに応じて増幅器１００の出力信号Ｍ＿Ｓの信号レベルも段階的に増加する。増幅器１００の出力信号Ｍ＿Ｓの信号レベルが増加して第１の参照電圧Ｖｒｅｆ１以上になると、比較結果信号ＣＳａはＬレベルとなって、ゲインＧの引き上げは行われなくなる。また、出力信号Ｍ＿Ｓの電圧値が第２の参照電圧Ｖｒｅｆ２を上回っている間は、ゲインＧは一段階ずつ引き下げられ、ゲインＧの引き下げに応じて増幅器１００の出力信号Ｍ＿Ｓの信号レベルも段階的に減少する。増幅器１００の出力信号Ｍ＿Ｓの信号レベルが減少して第２の参照電圧Ｖｒｅｆ２以下になると、比較結果信号ＣＳｂはＬレベルとなって、ゲインＧの引き下げが行われなくなる。
【００２５】
以上のゲイン調整処理が実行される結果、増幅器１００の出力信号Ｍ＿Ｓの山と谷が第１の参照電圧Ｖｒｅｆ１および第２の参照電圧Ｖｒｅｆ２の間、すなわちＡＤ変換回路１２０の許容入力電圧範囲に収まるところでゲインＧは収束する。
【００２６】
ここで留意しなければならないのは、本実施形態ではゲインＧは逐次更新されるため、ゲインＧが収束するまでにある程度の時間を要すること、当該時間を前述したサンプルホール回路におけるサンプリング周期よりも短くする必要があること、ゲインＧの収束に要する時間長はゲインＧの調整量Ａに応じて定まること、である。ゲインＧの調整量Ａが大きいほどゲインＧの収束は早くなると期待されるが、動作理論上、第２の参照電圧Ｖｒｅｆ２＜第１の参照電圧Ｖｒｅｆ１×Ａの場合、動作が不安定になる。
【００２７】
そこで、第１の参照電圧Ｖｒｅｆ１、第２の参照電圧Ｖｒｅｆ２およびゲインＧの調整量Ａについては、第２の参照電圧Ｖｒｅｆ２＞第１の参照電圧Ｖｒｅｆ１×Ａを満たすように定める必要があることに留意しなければならない。例えば、ＡＤ変換回路１２０の許容入力電圧範囲の上限が２Ｖであり、Ａ＝２と定めた場合には、第１の参照電圧Ｖｒｅｆ１を０．５Ｖ、第２の参照電圧Ｖ２を１．１Ｖに設定する、といった具合である。なお、ＡＤ変換回路１２０によるＡＤ変換についてはゲインＧの収束を契機として行うようにしても良く、サンプルホールド回路におけるサンプルホールドのタイミングから１サンプル周期分だけ遅れたタイミングでＡＤ変換を行わせるようにしても良い。
【００２８】
本実施形態のＡＤ変換器１０Ａにおけるゲイン調整回路１１０は、比較器と定電圧発生回路とを２組だけ有するのであるが、逐次更新によってゲインＧをきめ細やかに調整することができる。つまり、本実施形態によれば、ゲインＧの調整段数に応じた数分の比較器を設ける必要はなく、回路規模が大きくなることを避けつつゲインＧをきめ細やかに調整することが可能になる。また、本実施形態では、アナログ入力信号Ｉ＿Ｓの信号レベルが低い場合であっても、第１の参照電圧Ｖｒｅｆ１を低くする必要はなく、ノイズの影響を受け難い。つまり、本実施形態によれば、回路規模を抑えつつきめ細やかなゲインの設定が可能で、アナログ入力信号の信号レベルが低くてもノイズの影響を受け難いフロート出力型ＡＤ変換を実現できる。
【００２９】
＜Ｂ：第２実施形態＞
図５は、この発明の第２実施形態のＡＤ変換器１０Ｂの構成例を示す図である。
図５では図１におけるものと同一の構成要素には同一の符号が付されている。図５と図１とを対比すれば明らかなように、ＡＤ変換器１０Ｂの構成は、復元回路１３０を設けた点のみがＡＤ変換回路１０Ａの構成と異なる。
【００３０】
復元回路１３０にはＡＤ変換回路１２０の出力データＯ＿Ｓ、およびゲイン調整回路１２０により算出されたゲインＧが与えられる。復元回路１３０は、ＡＤ変換回路１１０の出力データＯ＿Ｓを、アナログ入力信号Ｉ＿ＳにＡＤ変換を施して得られる値を浮動小数点形式で表現した場合の仮数部を表すデータとし、ゲイン調整回路１２０の出力データ（すなわち、ゲインＧを表すデータ）を当該値の指数部として、当該値を復元し後段へ出力する。復元回路１３０は例えば乗算器である。図５に示すように、復元回路１３０は、ＡＤ変換回路１１０の出力データＯ＿Ｓの表す値を、ゲイン調整回路１２０により算出されたゲインＧで除算し、その除算結果であるデータＯ＿Ｓ´を出力する。
【００３１】
例えば、ゲインＧがアナログ入力信号を１０倍に増幅することを示す値である場合、ＡＤ変換回路１１０の出力データＯ＿Ｓを１／１０倍したデータＯ＿Ｓ´が復元回路１３０から出力される。このように、本実施形態のＡＤ変換器１０Ｂによれば、アナログ入力信号Ｉ＿Ｓの信号レベルを復元したデジタルデータＯ＿Ｓ´が出力され、ＡＤ変換器１０Ｂの後段の回路では上記復元を行う必要はなく、デジタルデータＯ＿Ｓ´をそのまま用いて記録或いは再生等の処理を行うことができる。
【００３２】
本実施形態のＡＤ変換回路１０Ｂは復元回路１３０を有する点のみが第１実施形態のＡＤ変換回路１０Ａと異なるため、本実施形態によっても第１実施形態と同様の効果が得られることに変わりはない。すなわち、本実施形態によっても、入力アナログ信号Ｉ＿Ｓの信号レベルが低くても、ノイズの影響を受け難いフロート出力型ＡＤ変換を実現することが可能になる。
【００３３】
＜Ｃ：第３実施形態＞
図６は、この発明の第３実施形態のＡＤ変換器１０Ｃの構成例を示す図である。図６では図５におけるものと同一の構成要素には同一の符号が付されている。図６と図５とを対比すれば明らかように、ＡＤ変換器１０Ｃの構成は、ゲイン調整回路１１０に代えてゲイン調整回路２１０を設けた点のみがＡＤ変換器１０Ｂの構成と異なる。以下、第２実施形態との相違点であるゲイン調整回路２１０を中心に説明する。
【００３４】
ゲイン調整回路２１０は、増幅器１００の出力信号Ｍ＿Ｓの信号レベルがＡＤ変換回路１２０の許容入力電圧範囲に収まるように増幅器１００におけるゲインＧを信号Ｍ＿Ｓに応じて調整する点に関しては、第１および第２実施形態におけるゲイン調整回路１１０と同一である。ただし、本実施形態ではアナログ入力信号Ｉ＿Ｓとしてピークにおける信号レベルが０Ｖ未満となる信号（以下、負信号）が入力され得る点が上記第１および第２実施形態と異なり、ゲイン調整回路２１０は負信号に対応可能なように構成されている点がゲイン調整回路１１０と異なる。
【００３５】
図７は、ゲイン調整回路２１０の構成例を示す図である。図７に示すようにゲイン調整回路２１０は、比較器２１０ｃおよび比較器２１０ｄを有する点と、ゲイン計算回路１１０ｃに代えてゲイン計算回路２１０ｅを有する点がゲイン調整回路１１０と異なる。以下、ゲイン調整回路１１０との相違点である比較器２１０ｃ、比較器２１０ｄおよびゲイン計算回路２１０ｅについて説明する。
【００３６】
比較器２１０ｃおよび２１０ｄの各々は、比較器１１０ａおよび１１０ｂの各々と同様に高電位側電源線と低電位側電源線に接続されており、両電源線の電位差が比較器２１０ｃおよび２１０ｄの動作電圧となる。比較器２１０ｃの非反転入力端子には第３の参照電圧Ｖｒｅｆ３を表す信号が供給され、同反転入力端子には増幅器１００の出力信号Ｍ＿Ｓが供給される。図８に示すように、第３の参照電圧Ｖｒｅｆ３は、ＡＤ変換回路１２０の許容入力電圧範囲の負の上限に応じた電圧値である。第３の参照電圧Ｖｒｅｆ３の発生についても、周知の定電圧発生回路等を用いるようにすれば良い。比較器２１０ｃは、増幅器１００の出力信号Ｍ＿Ｓの電圧値と第３の参照電圧Ｖｒｅｆ３との大小比較を行い、比較結果信号ＣＳｃをゲイン算出回路２１０ｅへ出力する。出力信号Ｍ＿Ｓの電圧値が第３の参照電圧Ｖｒｅｆ３よりも低ければ、比較結果信号ＣＳｃはＨレベルとなり、出力信号Ｍ＿Ｓの電圧値が第３の参照電圧Ｖｒｅｆ３以上であれば、比較結果信号ＣＳｃはＬレベルとなる。
【００３７】
比較器２１０ｄの反転入力端子には第４の参照電圧Ｖｒｅｆ４を表す信号が供給され、同非反転入力端子には増幅器１００の出力信号Ｍ＿Ｓが供給される。第４の参照電圧Ｖｒｅｆ４は、ＡＤ変換回路１２０の許容入力電圧範囲の負の下限に対応する電圧値である（図８参照）。したがって、第４の参照電圧Ｖｒｅｆ４の絶対値は第３の参照電圧Ｖｒｅｆ３の絶対値よりも小さい。第４の参照電圧Ｖｒｅｆ４の発生についても、周知の定電圧発生回路等を用いるようにすれば良い。比較器２１０ｄは、増幅器１００の出力信号Ｍ＿Ｓの電圧値と第４の参照電圧Ｖｒｅｆ４との大小比較を行い、比較結果信号ＣＳｄをゲイン算出回路２１０ｅへ出力する。出力信号Ｍ＿Ｓの電圧値が第４の参照電圧Ｖｒｅｆ４よりも高ければ、比較結果信号ＣＳｄはＨレベルとなり、出力信号Ｍ＿Ｓの電圧値が第４の参照電圧Ｖｒｅｆ４以下であれば、比較結果信号ＣＳｄはＬレベルとなる。
【００３８】
ゲイン計算回路２１０ｅはゲイン調整回路１１０ｃと同様にＣＰＵであり、ＡＤ変換回路１０Ｃの電源（図示略）等を契機として、予めメモリに記憶されたゲイン調整プログラムを読み出し、当該プログラムにしたがってゲイン調整処理を実行する。ただし、ゲイン計算回路２１０ｅは図９に示すゲイン調整処理を実行する点がゲイン計算回路１１０ｃと異なる。図９では、図３における処理と同一の処理には同一の符号が付されている。図９と図３とを対比すれば明らかなように、本実施形態におけるゲイン調整処理は、ステップＳＡ１０５およびステップＳＡ１１５の２つの処理を含む点が第１および第２実施形態におけるゲイン調整処理と異なる。以下、第１および第２実施形態におけるゲイン調整処理との相違点であるステップＳＡ１０５の処理およびステップＳＡ１１５の処理について説明する。
【００３９】
ステップＳＡ１０５は、ステップＳＡ１００の判定結果が“Ｙｅｓ”であった場合に実行される処理である。ステップＳＡ１０５では、ゲイン調整回路２１０ｅは、増幅器１００の出力信号Ｍ＿Ｓの電圧値が第４の参照電圧Ｖｒｅｆ４より高いか否かを比較結果信号ＣＳｄを参照して判定する。本実施形態では、比較結果信号ＣＳｄがＨレベルである場合に、ステップＳＡ１０５の判定結果は“Ｙｅｓ”となる。ステップＳＡ１０５の判定結果が“Ｎｏ”であった場合には、ゲイン計算回路２１０ｅはステップＳＡ１１０以降の処理を実行する。これに対して、ステップＳＡ１０５の判定結果が“Ｙｅｓ”であった場合には、ゲイン調整回路２１０ｅは、ゲインＧを一段階引き上げ（ステップＳＡ１３０）、ステップＳＡ１４０以降の処理を実行する。
【００４０】
ステップＳＡ１１５は、ステップＳＡ１１０の判定結果が“Ｎｏ”であった場合に実行される処理である。ステップＳＡ１１５では、ゲイン調整回路２１０ｅは、増幅器１００の出力信号Ｍ＿Ｓの電圧値が第３の参照電圧Ｖｒｅｆ３より低いか否かを比較結果信号ＣＳｃを参照して判定する。本実施形態では、比較結果信号ＣＳｃがＨレベルである場合に、ステップＳＡ１１５の判定結果は“Ｙｅｓ”となる。ステップＳＡ１１５の判定結果が“Ｎｏ”であった場合には、ゲイン計算回路２１０ｅはステップＳＡ１４０以降の処理を実行する。これに対して、ステップＳＡ１１５の判定結果が“Ｙｅｓ”であった場合には、ゲイン調整回路２１０ｅは、ゲインＧを一段階引き下げ（ステップＳＡ１２０）、ステップＳＡ１４０以降の処理を実行する。
【００４１】
増幅器１００の出力信号Ｍ＿Ｓが正電圧の範囲で変動する場合、ステップＳＡ１００の判定結果が“Ｙｅｓ”となってステップＳＡ１０５の判定処理が行われる場合には、当該ステップＳＡ１０５の判定結果は常に“Ｙｅｓ”となってステップＳＡ１３０の処理が実行される。出力信号Ｍ＿Ｓは正の電圧値を示す一方、第４の参照電圧Ｖｒｅｆ４は負の電圧値であるため、常に出力信号Ｍ＿Ｓ＞第４の参照電圧Ｖｒｅｆ４となるからである。ステップＳＡ１００の判定結果がＮｏとなってステップＳＡ１１０の判定が行われる場合、ステップＳＡ１１０の判定結果が“Ｎｏ”となってステップＳＡ１１５の判定処理が実行される場合には、ステップＳＡ１１５の判定結果は常に“Ｎｏ”となってステップＳＡ１２０の処理が実行されることはない。第３の参照電圧Ｖｒｅｆ３は負の電圧値であるため、常に出力信号Ｍ＿Ｓ＞第３の参照電圧Ｖｒｅｆ３となるからである。増幅器１００の出力信号Ｍ＿Ｓが正電圧の範囲で変動する状況下でステップＳＡ１２０の処理が実行されるのはステップＳＡ１１０の判定結果が“Ｙｅｓ”となった場合のみである。つまり、増幅器１００の出力信号Ｍ＿Ｓが正電圧の範囲で変動する場合、本実施形態におけるゲイン調整処理は第１および第２実施形態におけるゲイン調整処理と同一の処理となり、増幅器１００の出力信号Ｍ＿Ｓの山と谷が第１の参照電圧Ｖｒｅｆ１および第２の参照電圧Ｖｒｅｆ２の間に収まるようにゲインＧは逐次更新される。
【００４２】
これに対して、増幅器１００の出力信号Ｍ＿Ｓが負電圧の範囲で変動する負信号である場合、ステップＳＡ１００の判定結果は常に“Ｙｅｓ”となってステップＳＡ１０５の判定処理が必ず実行される。同様にステップＳＡ１１０の判定結果は常に“Ｎｏ”となってステップＳＡ１１５の判定処理が必ず実行される。本実施形態では、出力信号Ｍ＿Ｓの電圧値が第４の参照電圧Ｖｒｅｆ４を上回っている場合、ゲインＧは一段階ずつ引き上げられ、ゲインＧの引き上げに応じて増幅器１００の出力信号Ｍ＿Ｓの絶対値は段階的に大きくなるため、出力信号Ｍ＿Ｓの信号レベルは段階的に減少する。増幅器１００の出力信号Ｍ＿Ｓの信号レベルが減少して第４の参照電圧Ｖｒｅｆ４以下になると、比較結果信号ＣＳｄはＬレベルとなって、ゲインＧの引き上げは行われなくなる。また、出力信号Ｍ＿Ｓの電圧値が第３の参照電圧Ｖｒｅｆ３を下回っている場合には、ゲインＧは一段階ずつ引き下げられ、ゲインＧの引き下げに応じて増幅器１００の出力信号Ｍ＿Ｓの絶対値は段階的に減少するため、出力信号Ｍ＿Ｓの信号レベルは段階的に増加する。増幅器１００の出力信号Ｍ＿Ｓの信号レベルが増加して第２３参照電圧Ｖｒｅｆ３以上になると、比較結果信号ＣＳｂはＬレベルとなって、ゲインＧの引き下げが行われなくなる。
【００４３】
以上説明したように本実施形態では、図９に示す要領でゲインＧが逐次更新され、増幅器１００の出力信号Ｍ＿Ｓが正電圧の範囲で変動する場合には、当該出力信号Ｍ＿Ｓが第１の参照電圧Ｖｒｅｆ１および第２の参照電圧Ｖｒｅｆ２の間に収まるところでゲインＧは収束する。同様に、増幅器１００の出力信号Ｍ＿Ｓが負信号である場合には、当該出力信号Ｍ＿Ｓが第３の参照電圧Ｖｒｅｆ３および第４の参照電圧Ｖｒｅｆ４の間に収まるところでゲインＧは収束する。
【００４４】
本実施形態においても、ゲインＧの更新段数に応じた数分の比較器をゲイン調整回路２１０に設ける必要はなく、回路規模が大きくなることを避けつつゲインＧをきめ細やかに調整することが可能になる。また、本実施形態では、アナログ入力信号Ｉ＿Ｓの信号レベルが低い場合であっても、第１の参照電圧Ｖｒｅｆ１や第４の参照電圧Ｖｒｅｆ４の絶対値を小さくする必要はなく、ノイズの影響を受け難い。つまり、本実施形態によっても、回路規模を抑えつつきめ細やかなゲインの設定が可能で、アナログ入力信号の信号レベルが低くてもノイズの影響を受け難いフロート出力型ＡＤ変換を実現できる。
【００４５】
＜Ｄ：その他の実施形態＞
以上本発明の第１〜第３実施形態について説明したが、これら実施形態に以下の変形を加えても勿論良い。
（１）第１実施形態のＡＤ変換器１０Ａにおいて、ゲイン調整回路１１０を第３実施形態のゲイン調整回路２１０に置き換えても良い。また、上記第１および第２実施形態では正電圧の範囲で変動するアナログ入力信号をＡＤ変換の対象とし、上記第３実施形態では正電圧の範囲で変動するアナログ入力信号と負電圧の範囲で変動するアナログ入力信号の両方をＡＤ変換の対象としたが、負電圧の範囲で変動するアナログ入力信号のみをＡＤ変換の対象とする態様も考えられる。負電圧の範囲で変動するアナログ入力信号のみをＡＤ変換の対象とする場合には、第１または第２実施形態におけるＡＤ変換器のゲイン計算回路に、図３におけるステップＳＡ１００の判定処理をステップＳＡ１０５の判定処理に置き換え、同ステップＳＡ１１０の判定処理をステップＳＡ１１５の判定処理に置き換えたゲイン調整処理を実行させるようにすれば良い。
【００４６】
（２）上記各実施形態では、ゲインＧの初期値とゲインＧの調整量とを同じ値Ａとしたが、両者が異なる値であっても良い。また、上記各実施形態では、ゲインＧを常に一定の割合で段階的に更新する場合について説明した。しかし、参照電圧と増幅器１００の出力信号Ｍ＿Ｓの信号レベルとの差が大きいほど、ゲインＧの調整量を大きくしても良い。例えば、図３のステップＳＡ１３０では第１の参照電圧Ｖｒｅｆ１と信号Ｍ＿Ｓの電圧値の差の絶対値に応じた大きさの値（例えば当該絶対値に比例する値）でゲインＧに除算すれば良く、同ステップＳＡ１２０では第２の参照電圧Ｖｒｅｆ２と信号Ｍ＿Ｓの電圧値の差の絶対値に応じた大きさの値をゲインＧに乗算すれば良い。このような態様によれば、ゲインＧの収束までに要する時間を上記各実施形態よりも短縮できると期待される。
【符号の説明】
【００４７】
１０Ａ，１０Ｂ，１０Ｃ…ＡＤ変換器、１００…増幅器、１１０，２１０…ゲイン調整回路、１１０ａ，１１０ｂ，２１０ｃ，２１０ｄ…比較器、１１０ｃ，２１０ｅ…ゲイン計算回路、１２０…ＡＤ変換回路、１３０…復元回路。
【図１】
0006786829.tif 000002
【図２】
0006786829.tif 000003
【図３】
0006786829.tif 000004
【図４】
0006786829.tif 000005
【図５】
0006786829.tif 000006
【図６】
0006786829.tif 000007
【図７】
0006786829.tif 000008
【図８】
0006786829.tif 000009
【図９】
0006786829.tif 000010