(57)【特許請求の範囲】
【請求項１】
基板と、
前記基板の一方主面に実装された整合回路部と、
前記基板の他方主面または内部に実装された、スイッチ回路部および増幅回路部と
を備え、
前記増幅回路部は、第１の外部端子を有し、前記第１の外部端子を介して前記基板に実装され、
前記スイッチ回路部は、第２の外部端子を有し、前記第２の外部端子を介して前記基板に実装され、
前記整合回路部は、互いに異なる第１端子および第２端子を有し、前記第１端子および前記第２端子を介して前記基板に実装され、
前記第１端子は、前記スイッチ回路部の前記第２の外部端子に電気的に接続され、
前記第２端子は、前記増幅回路部の前記第１の外部端子に電気的に接続され、
前記基板の前記一方主面に垂直な方向から見た場合に、
前記第１端子と前記スイッチ回路部の前記第２の外部端子とが重なっている状態、および、前記第２端子と前記増幅回路部の前記第１の外部端子とが重なっている状態のうち少なくとも一方の状態を有している
高周波モジュール。
【請求項２】
前記基板の前記一方主面に垂直な方向から見た場合に、
少なくとも前記第２端子と前記増幅回路部の前記第１の外部端子とが重なっている
請求項１に記載の高周波モジュール。
【請求項３】
前記整合回路部を覆うように、前記基板の一方主面上に形成された第１樹脂封止部と、
前記基板の側面および前記第１樹脂封止部の側面を覆うように形成された第１シールド膜と
をさらに備え、
前記基板の前記一方主面に垂直な方向から見た場合に、
前記整合回路部は、前記基板の中央領域に配置されている
請求項１または２に記載の高周波モジュール。
【請求項４】
前記整合回路部は、チップインダクタであり、前記スイッチ回路部と前記整合回路部と前記増幅回路部とが直列接続するように、前記スイッチ回路部と前記増幅回路部との間に挿入されている
請求項１〜３のいずれか１項に記載の高周波モジュール。
【請求項５】
前記チップインダクタは、コイル軸が前記基板の前記一方主面と平行となるように、前記基板に実装されている
請求項４に記載の高周波モジュール。
【請求項６】
複数の前記チップインダクタを有し、
複数の前記チップインダクタのうち、少なくとも２つの前記チップインダクタは、一方の前記チップインダクタのコイル軸と他方の前記チップインダクタのコイル軸とが交差するように、前記基板に実装されている
請求項４または５に記載の高周波モジュール。
【請求項７】
一方の前記チップインダクタのコイル軸は、他方の前記チップインダクタのコイル軸に対して直交している
請求項６に記載の高周波モジュール。
【請求項８】
前記スイッチ回路部に接続されるバンドパスフィルタをさらに備え、
前記バンドパスフィルタは、前記基板の前記他方主面または前記内部に実装されている
請求項６または７に記載の高周波モジュール。
【請求項９】
前記スイッチ回路部および前記増幅回路部は、前記基板の他方主面に実装され、
さらに、
前記基板の他方主面から突出する突起電極と、
前記スイッチ回路部の側面および前記増幅回路部の側面、ならびに、前記突起電極の側面を覆うように、前記基板の前記他方主面上に形成された第２樹脂封止部と、
前記第２樹脂封止部の側面を覆うように形成された第２シールド膜と
を備える
請求項１〜８のいずれか１項に記載の高周波モジュール。
【請求項１０】
前記突起電極は、前記他方主面に接する根元部と、前記根元部の反対に位置する先端部とを有し、
前記先端部は、前記第２樹脂封止部の表面から露出し、
前記根元部の一部は、前記基板の前記他方主面に沿って前記第２樹脂封止部の前記側面から露出し、前記第２シールド膜に接続されている
請求項９に記載の高周波モジュール。
【請求項１１】
前記突起電極は、前記他方主面に接する根元部と、前記根元部の反対に位置する先端部とを有し、
前記先端部は、前記根元部よりも断面積が大きく、前記第２樹脂封止部の表面から露出している
請求項９に記載の高周波モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波信号を増幅して伝送する高周波モジュールに関する。
【背景技術】
【０００２】
近年、高周波モジュールを構成する部品であるスイッチ回路部品および増幅回路部品などの高集積化が進んでいる。これらの部品の高集積化に伴い、各部品を繋ぐ配線および各部品と整合素子とを繋ぐ配線が複雑化している。【０００３】
この種の高周波モジュールの一例として、特許文献１には、基板に内蔵された集積回路素子と、基板の一方主面に実装されたインダクタ素子とを備える高周波モジュールが記載されている。この高周波モジュールでは、集積回路素子に含まれる信号処理回路を用いて、入力された高周波信号の信号処理を行っている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−２３８７９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載された高周波モジュールでは、集積回路素子とインダクタ素子との配線の引き回し方によっては、当該配線と他の配線との間に寄生容量が発生し、高周波信号の信号処理に支障をきたす場合がある。特に、集積回路素子の中に増幅回路が含まれている場合は、寄生容量が発生することによって増幅回路の特性が劣化するという問題がある。【０００６】
本発明は、上記問題を解決するためになされたものであり、高周波モジュールにおいて、寄生容量の発生を起因とする増幅回路の特性の劣化を抑制することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明の一態様に係る高周波モジュールは、基板と、前記基板の一方主面に実装された整合回路部と、前記基板の他方主面または内部に実装された、スイッチ回路部および増幅回路部とを備え、前記増幅回路部は、第１の外部端子を有し、前記第１の外部端子を介して前記基板に実装され、前記スイッチ回路部は、第２の外部端子を有し、前記第２の外部端子を介して前記基板に実装され、前記整合回路部は、互いに異なる第１端子および第２端子を有し、前記第１端子および前記第２端子を介して前記基板に実装され、前記第１端子は、前記スイッチ回路部の前記第２の外部端子に電気的に接続され、前記第２端子は、前記増幅回路部の前記第１の外部端子に電気的に接続され、前記基板の前記一方主面に垂直な方向から見た場合に、前記第１端子と前記スイッチ回路部の前記第２の外部端子とが重なっている状態、および、前記第２端子と前記増幅回路部の前記第１の外部端子とが重なっている状態のうち少なくとも一方の状態を有している。【０００８】
これによれば、整合回路部の第１端子とスイッチ回路部の第２の外部端子とを最短距離の配線で接続することができる。そのため、第１端子および第２の外部端子を繋ぐ配線と、他の配線との間に寄生容量が発生しにくい。また、整合回路部の第２端子と増幅回路部の第１の外部端子とを最短距離の配線で接続することができる。そのため、第２端子および第１の外部端子を繋ぐ配線と、他の配線との間に寄生容量が発生しにくい。これにより、寄生容量の発生を起因とする増幅回路部の特性の劣化を抑制することができる。【０００９】
また、前記基板の前記一方主面に垂直な方向から見た場合に、少なくとも前記第２端子と前記増幅回路部の前記第１の外部端子とが重なっていてもよい。【００１０】
これによれば、整合回路部の第２端子と増幅回路部の第１の外部端子とを最短距離の配線で接続することができる。そのため、増幅回路部の近くに位置する第１の外部端子と第２端子とを繋ぐ配線において、寄生容量が発生することを抑制することができる。これにより、寄生容量の発生を起因とする増幅回路部の特性の劣化を抑制することができる。【００１１】
前記整合回路部を覆うように、前記基板の一方主面上に形成された第１樹脂封止部と、前記基板の側面および前記第１樹脂封止部の側面を覆うように形成された第１シールド膜とをさらに備え、前記基板の前記一方主面に垂直な方向から見た場合に、前記整合回路部は、前記基板の中央領域に配置されていてもよい。【００１２】
このように、整合回路部を基板の中央領域に配置することで、整合回路部と第１シールド膜との距離が大きくなり、シールドによって整合回路部の電気特性が低下することを抑制することができる。これにより、整合回路部の電気特性を維持することができ、増幅回路部のＮＦ（雑音指数）特性の劣化を抑制することができる。【００１３】
また、前記整合回路部は、チップインダクタであり、前記スイッチ回路部と前記整合回路部と前記増幅回路部とが直列接続するように、前記スイッチ回路部と前記増幅回路部との間に挿入されていてもよい。【００１４】
このように、整合回路部としてチップインダクタを用いることで、品質係数が高いインダクタによってスイッチ回路部と増幅回路部とのインピーダンス整合をとることが可能となる。また、高周波モジュールに第１シールド膜が形成され、整合回路部であるチップインダクタが基板の中央領域に配置されている場合は、チップインダクタと第１シールド膜との距離が遠ざかるので、チップインダクタの磁束が遮られる要因が減り、品質係数の劣化が抑えられ、増幅回路部のＮＦ特性を改善することができる。【００１５】
また、前記チップインダクタは、コイル軸が前記基板の前記一方主面と平行となるように、前記基板に実装されていてもよい。【００１６】
例えば、インダクタが基板の一方主面と交差するように配置されていると、インダクタによって形成される磁界が他の回路部品へ影響を及ぼす場合もある。それに対し、本発明のように、コイル軸が一方主面と平行となるようにインダクタが配置されることで、他の回路部品への磁界の影響を抑制することができる。【００１７】
また、高周波モジュールは、複数の前記チップインダクタを有し、複数の前記チップインダクタのうち、少なくとも２つの前記チップインダクタは、一方の前記チップインダクタのコイル軸と他方の前記チップインダクタのコイル軸とが交差するように、前記基板に実装されていてもよい。【００１８】
このように各チップインダクタが、他のチップインダクタの磁束を遮断しにくい向きに配置されているので、他のチップインダクタと干渉したり磁界結合したりすることを抑えることがでる。これにより、高周波信号経路の信号の漏れによる減衰特性の劣化を抑えることができる。【００１９】
また、一方の前記チップインダクタのコイル軸は、他方の前記チップインダクタのコイル軸に対して直交していてもよい。【００２０】
このように一方のチップインダクタが他方のチップインダクタに対して直交する向きに配置されているので、他のチップインダクタと干渉したり磁界結合したりすることを抑えることができ、高周波信号経路の信号の漏れによる減衰特性の劣化を抑えることができる。【００２１】
前記スイッチ回路部に接続されるバンドパスフィルタをさらに備え、前記バンドパスフィルタは、前記基板の前記他方主面または前記内部に実装されていてもよい。【００２２】
この高周波モジュールによれば、複数の周波数帯域における信号の送受信を行うことができる。【００２３】
また、前記スイッチ回路部および前記増幅回路部は、前記基板の他方主面に実装され、さらに、前記基板の他方主面から突出する突起電極と、前記スイッチ回路部の側面および前記増幅回路部の側面、ならびに、前記突起電極の側面を覆うように、前記基板の前記他方主面上に形成された第２樹脂封止部と、前記第２樹脂封止部の側面を覆うように形成された第２シールド膜とを備えていてもよい。【００２４】
これによれば、突起電極を用いて、高周波信号の入出力またはグランドへの接続を行うことができる。【００２５】
また、前記突起電極は、前記他方主面に接する根元部と、前記根元部の反対に位置する先端部とを有し、前記先端部は、前記第２樹脂封止部の表面から露出し、前記根元部の一部は、前記基板の前記他方主面に沿って前記第２樹脂封止部の前記側面から露出し、前記第２シールド膜に接続されていてもよい。【００２６】
このように、突起電極を第２シールド膜に接続することで、シールド膜に接続される電極の接地面積を増やし、抵抗値を下げてシールド性能を向上することができる。また、高周波モジュールをマザーボードに実装する場合において、マザーボードから近い位置にて、突起電極をシールド膜に接続することができ、シールド性能を向上することができる。【００２７】
また、前記突起電極は、前記他方主面に接する根元部と、前記根元部の反対に位置する先端部とを有し、前記先端部は、前記根元部よりも断面積が大きく、前記第２樹脂封止部の表面から露出していてもよい。【００２８】
このように、突起電極の先端部の断面積を大きくすることで、高周波モジュールをマザーボードに実装する場合において、マザーボードに対する接続面積を大きくすることができ、実装強度を向上することができる。
【発明の効果】
【００２９】
高周波モジュールにおいて、寄生容量の発生を起因とする増幅回路の特性の劣化を抑制する。
【図面の簡単な説明】
【００３０】
【図１】図１は、実施の形態１に係る高周波モジュールの回路構成を示す図である。
【図２Ａ】図２Ａは、実施の形態１に係る高周波モジュールを正面から見た場合の断面図である。
【図２Ｂ】図２Ｂは、実施の形態１に係る高周波モジュールを平面視した場合の断面図である。
【図３】図３は、実施の形態２に係る高周波モジュールの回路構成を示す図である。
【図４】図４は、実施の形態２に係る高周波モジュールを平面視した場合の断面図である。
【図５】図５は、実施の形態３に係る高周波モジュールを正面から見た場合の断面図である。
【図６】図６は、実施の形態４に係る高周波モジュールを正面から見た場合の断面図である。
【発明を実施するための形態】
【００３１】
以下、図面を参照しながら、本発明の実施の形態に係る高周波モジュールについて説明する。なお、以下で説明する実施の形態は、いずれも本発明の好ましい一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、製造工程、及び、製造工程の順序などは、一例であり、本発明を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。また、図面に示される構成要素の大きさまたは大きさの比は、必ずしも厳密ではない。また、各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略または簡略化する。
【００３２】
（実施の形態１）
［１−１．高周波モジュールの構成］
まず、実施の形態１に係る高周波モジュール１の回路構成について説明する。
【００３３】
図１は、高周波モジュール１の回路構成を示す図である。
【００３４】
高周波モジュール１は、高周波信号を増幅して伝送する回路モジュールである。高周波モジュール１のアンテナ端子１ａにはアンテナ素子２が接続され、入出力端子１ｂにはＲＦＩＣ（ＲＦ信号処理回路）７が接続される。なお、図１では、高周波モジュール１とＲＦＩＣ７とからなる通信装置９が示されている。本実施の形態では、受信回路である高周波モジュール１を例に挙げて説明する。
【００３５】
高周波モジュール１は、アンテナ端子１ａと入出力端子１ｂとを結ぶ経路において、アンテナ端子１ａから順に、マッチング素子（ＭＮ）３ａ、バンドパスフィルタ７０、マッチング素子（ＭＮ）３ｂ、スイッチ回路部２０、整合回路部３０、増幅回路部４０および入出力端子１ｂが配置されている。マッチング素子３ａは、アンテナ素子２とバンドパスフィルタ７０とのインピーダンス整合をとる素子である。マッチング素子３ｂは、バンドパスフィルタ７０とスイッチ回路部２０とのインピーダンス整合をとる素子である。
【００３６】
スイッチ回路部２０は、第１の外部端子２１と第２の外部端子２２とを有している。整合回路部３０は、第１端子３１と第２端子３２とを有している。増幅回路部４０は、第１の外部端子４１と第２の外部端子４２とを有している。
【００３７】
スイッチ回路部２０の第１の外部端子２１は、例えば、入力端子であり、マッチング素子３ｂに接続されている。第２の外部端子２２は、例えば、出力端子であり、整合回路部３０の第１端子３１に接続されている。スイッチ回路部２０は、例えばスイッチＩＣ（ＳＷ）である。
【００３８】
整合回路部３０の第１端子３１は、例えば、入力端子であり、スイッチ回路部２０の第２の外部端子２２に接続されている。第２端子３２は、例えば、出力端子であり、増幅回路部４０の第１の外部端子４１に接続されている。整合回路部３０は、スイッチ回路部２０と増幅回路部４０とのインピーダンス整合をとる回路である。整合回路部３０は、例えばインダクタ（Ｌ１）であり、スイッチ回路部２０と整合回路部３０と増幅回路部４０とが直列接続するように、スイッチ回路部２０と増幅回路部４０との間に挿入されている。
【００３９】
増幅回路部４０の第１の外部端子４１は、例えば、入力端子であり、整合回路部３０の第２端子３２に接続されている。第２の外部端子４２は、例えば、出力端子であり、高周波モジュール１の入出力端子１ｂに接続されている。増幅回路部４０は、例えばローノイズアンプ（ＬＮＡ）である。本実施の形態では、スイッチ回路部２０および増幅回路部４０は、一体の素子からなる集積回路素子ＩＣ１によって構成されている。
【００４０】
次に、高周波モジュール１の実装構造について説明する。
【００４１】
図２Ａは、高周波モジュール１を正面から見た場合の断面図である。図２Ｂは、高周波モジュール１を平面視した場合の断面図であって、具体的には、図２ＡのＩＩＢ−ＩＩＢ線における断面図である。
【００４２】
高周波モジュール１は、図２Ａおよび図２Ｂに示すように、基板１０と、基板１０の一方主面１０ａに実装された整合回路部３０およびバンドパスフィルタ７０と、他方主面１０ｂに実装されたスイッチ回路部２０および増幅回路部４０とを備えている。なお、図２Ａおよび図２Ｂでは、マッチング素子３ａ、３ｂの図示を省略している。また、以降において、基板１０の一方主面１０ａに垂直な方向をＺ方向、一方主面１０ａに平行な所定方向をＸ方向、Ｚ方向およびＸ方向の両方に垂直な方向をＹ方向と呼ぶ。
【００４３】
基板１０の外周領域１１には、他方主面１０ｂから垂直に突出する複数の突起電極８０が設けられている。複数の突起電極８０の一部は、前述したアンテナ端子１ａ、および入出力端子１ｂであり、複数の突起電極８０の他の一部は、例えば、グランドに接続される端子である。
【００４４】
基板１０の一方主面１０ａ上には、整合回路部３０とバンドパスフィルタ７０とを覆うように、第１樹脂封止部５１が設けられている。また、基板１０の側面１０ｃ、第１樹脂封止部５１の側面５１ｃおよび天面５１ａを覆うように第１シールド膜６１が設けられている。
【００４５】
基板１０の他方主面１０ｂ上には、集積回路素子ＩＣ１の側面（スイッチ回路部２０の側面２０ｃおよび増幅回路部４０の側面４０ｃ）および突起電極８０の側面８０ｃを覆うように、第２樹脂封止部５２が設けられている。また、第２樹脂封止部５２の側面５２ｃを覆うように第２シールド膜６２が設けられている。
【００４６】
第１樹脂封止部５１および第２樹脂封止部５２の材料としては、例えば、エポキシ樹脂などの熱硬化性樹脂材料が用いられる。第１シールド膜６１および第２シールド膜６２の材料としては、例えば、Ｃｕ、Ａｇ、Ｎｉなどが用いられる。
【００４７】
バンドパスフィルタ７０は、５００ＭＨｚ以上６ＧＨｚ以下の周波数帯域のうち、任意の周波数帯域で使用されるＳＡＷ(Ｓｕｒｆａｃｅ  Ａｃｃｏｕｓｔｉｃ  Ｗａｖｅ)フィルタである。バンドパスフィルタ７０は直方体状であり、底面には複数の信号端子が設けられている（図示省略）。なお、バンドパスフィルタ７０は、ＳＡＷフィルタに限られず、ＢＡＷ（Ｂｕｌｋ  Ａｃｃｏｕｓｔｉｃ  Ｗａｖｅ）フィルタであってもよい。
【００４８】
バンドパスフィルタ７０がＳＡＷフィルタの場合、基板とＩＤＴ（Ｉｎｔｅｒｄｉｇｉｔａｌ  ｔｒａｎｓｄｕｃｅｒ）電極とを備えている。
【００４９】
基板は、少なくとも表面に圧電性を有する基板である。例えば、表面に圧電薄膜を備え、当該圧電薄膜と音速の異なる膜、および支持基板などの積層体で構成されていてもよい。また、基板は、基板全体に圧電性を有していても良い。この場合、基板は、圧電体層一層からなる圧電基板である。
【００５０】
スイッチ回路部２０および増幅回路部４０は、前述したように集積回路素子ＩＣ１に含まれる部分である。集積回路素子ＩＣ１は、直方体状であり、底面が基板１０の他方主面１０ｂに実装され、天面が第２樹脂封止部５２の表面５２ａから露出している。具体的には、スイッチ回路部２０は、第１の外部端子２１および第２の外部端子２２を介して基板１０の他方主面１０ｂに、はんだ接合されている。増幅回路部４０は、第１の外部端子４１および第２の外部端子４２を介して基板１０の他方主面１０ｂに、はんだ接合されている。
【００５１】
整合回路部３０は、例えば、シート積層法、印刷積層法または薄膜形成法を含む方法で製造されるチップインダクタである。整合回路部３０は、外形が直方体状であり、両端または底面に、一対の端子である第１端子３１および第２端子３２が設けられている。整合回路部３０は、第１端子３１および第２端子３２を介して基板１０の一方主面１０ａに、はんだ接合されている。本実施の形態では、整合回路部３０として、品質係数Ｑが高いインダクタが採用されている。
【００５２】
チップインダクタである整合回路部３０は、インダクタのコイル軸ａ１が基板１０の一方主面１０ａと平行（本実施の形態ではＸ方向と平行）となるように、基板１０に実装されている。また、整合回路部３０は、第１シールド膜６１に接近しすぎないように、基板１０の中央領域１２に配置されている。また、インダクタである整合回路部３０は、第１シールド膜６１との距離が離れ、磁束の遮りが少ない構造となっている。
【００５３】
なお、中央領域１２は、突起電極８０が設けられている領域を外周領域１１とした場合、外周領域１１の内側に位置する領域である。また、中央領域１２は、基板１０の一方主面１０ａの中心を含み、一方主面１０ａの面積の５０％を占める領域である。また、中央領域１２は、平面視で集積回路素子ＩＣ１と重なる領域であってもよい。
【００５４】
基板１０は、複数のセラミック基材が積層されることで形成される基材部１５と、基板１０の内部に設けられた第１内部導体１６、第２内部導体１７および複数のグランド電極１８とを有する。第１内部導体１６、第２内部導体１７およびグランド電極１８のそれぞれは、例えば、銅を主成分とする金属材料によって形成されている。第１内部導体１６および第２内部導体１７のそれぞれは、面内導体と層間導体とによって形成されている。グランド電極１８は、面内導体によって形成され、第１シールド膜６１に接続されている。
【００５５】
スイッチ回路部２０の第２の外部端子２２は、第１内部導体１６を介して整合回路部３０の第１端子３１に接続されている。整合回路部３０の第２端子３２は、第２内部導体１７を介して増幅回路部４０の第１の外部端子４１に接続されている。この接続によって、スイッチ回路部２０と整合回路部３０と増幅回路部４０とが順に直列接続されている。
【００５６】
本実施の形態の高周波モジュール１は、基板１０の一方主面１０ａに垂直な方向（Ｚ方向）から見た場合に、整合回路部３０の第１端子３１とスイッチ回路部２０の第２の外部端子２２とが重なっている。そして、第１端子３１と第２の外部端子２２とが、第１内部導体１６を介して最短距離で接続されている。第１端子３１および第２の外部端子２２を最短距離で繋ぐように配線することで、第１端子３１および第２の外部端子２２を繋ぐ配線と、他の配線（例えばグランド電極１８）との間で寄生容量が発生しにくい構造となっている。
【００５７】
また、高周波モジュール１は、基板１０の一方主面１０ａに垂直な方向から見た場合に、整合回路部３０の第２端子３２と増幅回路部４０の第１の外部端子４１とが重なっている。そして、第２端子３２と第１の外部端子４１とが、第２内部導体１７を介して最短距離で接続されている。第２端子３２および第１の外部端子４１を最短距離で繋ぐように配線することで、第２端子３２および第１の外部端子４１を繋ぐ配線と、他の配線（例えばグランド電極１８）との間で寄生容量が発生しにくい構造となっている。
【００５８】
また、高周波モジュール１は、基板１０の一方主面１０ａに垂直な方向から見た場合に、整合回路部３０の第１端子３１および第２端子３２は、グランド電極１８に重ならないように配置されている。この配置によって、第１端子３１または第２端子３２と、グランド電極１８との間に寄生容量が発生しにくい構造となっている。また、基板１０内の第１内部導体１６、第２内部導体１７およびグランド電極１８のそれぞれは、互いに重ならないように配置されている。この配置によって、第１内部導体１６または第２内部導体１７と、グランド電極１８との間に、寄生容量が発生しにくい構造となっている。
【００５９】
［１−２．高周波モジュールの製造方法］
次に、高周波モジュール１の製造方法について説明する。
【００６０】
まず、スクリーン印刷などを用いた印刷積層法によって、セラミック材料を含むセラミックパターンおよび導電材料を含む内部導体パターンのそれぞれを所定パターンで印刷し、これらのパターンを多層塗り重ねることでベースとなる積層ブロックを形成する。その後、積層ブロックを焼成して基板１０を形成する。
【００６１】
次に、実装機を用いて、基板１０の一方主面１０ａに整合回路部３０およびバンドパスフィルタ７０を実装する。また、基板１０の他方主面１０ｂに、スイッチ回路部２０および増幅回路部４０からなる集積回路素子ＩＣ１を実装する。また、複数の突起電極８０を形成するため、他方主面１０ｂに柱状の銅部材をはんだ接合する。その後、整合回路部３０およびバンドパスフィルタ７０を覆うように、基板１０の一方主面１０ａ上に樹脂を塗布し、第１樹脂封止部５１を形成する。また、集積回路素子ＩＣ１および突起電極８０を覆うように、基板１０の他方主面１０ｂ上に樹脂を塗布し、第２樹脂封止部５２を形成する。次に、他方主面１０ｂに垂直な方向（Ｚ方向）において、第２樹脂封止部５２の一部、集積回路素子ＩＣ１の一部、および、突起電極８０の一部を除去し、それぞれの高さを揃える。これらの除去加工によって、第２樹脂封止部５２の表面５２ａに、集積回路素子ＩＣ１および突起電極８０を露出させる。次に、基板１０の側面１０ｃ、第１樹脂封止部５１の側面５１ｃ、天面５１ａおよび第２樹脂封止部５２の側面５２ｃにシールド膜（第１シールド膜６１および第２シールド膜６２）を同時形成する。これらの工程によって、高周波モジュール１を作製する。
【００６２】
［１−３．効果等］
本実施の形態に係る高周波モジュール１は、基板１０と、基板１０の一方主面１０ａに実装された整合回路部３０と、基板１０の他方主面１０ｂに実装された、スイッチ回路部２０および増幅回路部４０とを備えている。増幅回路部４０は、第１の外部端子４１を有し、第１の外部端子４１を介して基板１０に実装されている。スイッチ回路部２０は、第２の外部端子２２を有し、第２の外部端子２２を介して基板１０に実装されている。整合回路部３０は、互いに異なる第１端子３１および第２端子３２を有し、第１端子３１および第２端子３２を介して基板１０に実装されている。第１端子３１は、スイッチ回路部２０の第２の外部端子２２に電気的に接続され、第２端子３２は、増幅回路部４０の第１の外部端子４１に電気的に接続されている。そして、基板１０の一方主面１０ａに垂直な方向から見た場合に、第１端子３１とスイッチ回路部２０の第２の外部端子２２とが重なっており、また、第２端子３２と増幅回路部４０の第１の外部端子４１とが重なっている。
【００６３】
このような端子の配置により、第１端子３１と第２の外部端子２２とを最短距離の配線で接続することができる。そのため、第１端子３１および第２の外部端子２２を繋ぐ配線と、他の配線（例えばグランド電極１８）との間に寄生容量が発生しにくい。また、第２端子３２と第１の外部端子４１とを最短距離の配線で接続することができる。そのため、第２端子３２および第１の外部端子４１を繋ぐ配線と、他の配線（例えばグランド電極１８）との間に寄生容量が発生しにくい。これにより、寄生容量の発生を起因とする増幅回路部４０のゲイン特性の劣化を抑制することができる。
【００６４】
なお、第１端子３１と第２の外部端子２２、および、第２端子３２と第１の外部端子４１は、必ずしも両方が重なっている必要はなく、少なくとも一方が重なっていればよい。すなわち、高周波モジュール１は、基板１０の一方主面１０ａに垂直な方向から見た場合に、第１端子３１と第２の外部端子２２とが重なっている状態、および、第２端子３２と第１の外部端子４１とが重なっている状態のうち少なくとも一方の状態を有していればよい。
【００６５】
また、第２端子３２の一部が第１の外部端子４１に重なっていてもよいし、第２端子３２の全部が第１の外部端子４１に重なっていてもよい。図２Ｂでは、第１の外部端子４１が、第２端子３２よりも大きな面積となっているが、第２端子３２よりも小さな面積であってもよい。第１端子３１および第２の外部端子２２の関係についても上記と同様である。
【００６６】
（実施の形態２）
次に、実施の形態２に係る高周波モジュール１Ａについて説明する。実施の形態２に係る高周波モジュール１Ａは、３つの高周波信号経路を有している。
【００６７】
図３は、高周波モジュール１Ａの回路構成を示す図である。
【００６８】
図３に示すように、高周波モジュール１Ａは、アンテナ端子１ａと３つの入出力端子１ｂとを有している。アンテナ端子１ａにはアンテナ素子２が接続され、３つの入出力端子１ｂにはＲＦＩＣ７が接続されている。
【００６９】
高周波モジュール１Ａは、アンテナ端子１ａと入出力端子１ｂとを結ぶ経路において、アンテナスイッチ８と、３つの高周波信号経路とを備えている。アンテナスイッチ８は、１つの共通端子と３つの選択端子を有している。各高周波信号経路は、マッチング素子（ＭＮ）３ａ、バンドパスフィルタ７０、マッチング素子（ＭＮ）３ｂ、スイッチ回路部２０、整合回路部３０および増幅回路部４０を備えている。本実施の形態では、各高周波信号経路に対応して集積回路素子ＩＣ１、ＩＣ２、ＩＣ３が配置されている。各集積回路素子ＩＣ１〜ＩＣ３は、スイッチ回路部２０および増幅回路部４０を含んでいる。
【００７０】
図４は、高周波モジュール１Ａを平面視した場合の断面図である。
【００７１】
図４に示すように、高周波モジュール１Ａは、基板１０と、基板１０の一方主面１０ａに実装された３つの整合回路部３０および３つのバンドパスフィルタ７０と、他方主面１０ｂに実装された３つの集積回路素子ＩＣ１〜ＩＣ３とを備えている。また、基板１０の一方主面１０ａには、電源回路が設けられている。
【００７２】
３つのバンドパスフィルタ７０のそれぞれは、ミドルバンド、ハイバンド、ウルトラハイバンドの周波数帯域で使用されるフィルタである。
【００７３】
各集積回路素子ＩＣ１〜ＩＣ３において、スイッチ回路部２０は、少なくとも第２の外部端子２２を介して基板１０の他方主面１０ｂに、はんだ接合され、増幅回路部４０は、少なくとも第１の外部端子４１を介して基板１０の他方主面１０ｂに、はんだ接合されている。
【００７４】
整合回路部３０は、例えば、チップインダクタである。３つの整合回路部３０のそれぞれは、外形が直方体状であり、両端または底面に、一対の端子である第１端子３１および第２端子３２が設けられている。整合回路部３０は、第１端子３１および第２端子３２を介して基板１０の一方主面１０ａに、はんだ接合されている。
【００７５】
３つの整合回路部３０のそれぞれは、第１シールド膜６１に接近しすぎないように、基板１０の中央領域１２に配置されている。
【００７６】
３つの整合回路部３０のうち、集積回路素子ＩＣ１に接続され、ミドルバンドの高周波信号経路に配置される整合回路部３０は、インダクタのコイル軸ａ１がＸ方向と平行となるように、基板１０に実装されている。３つの整合回路部３０のうち、集積回路素子ＩＣ２に接続され、ハイバンドの高周波信号経路に配置される整合回路部３０は、インダクタのコイル軸ａ２がＹ方向と平行となるように、基板１０に実装されている。３つの整合回路部３０のうち、集積回路素子ＩＣ３に接続され、ウルトラハイバンドの高周波信号経路に配置される整合回路部３０は、インダクタのコイル軸ａ３がＸ方向と平行となるように、基板１０に実装されている。
【００７７】
すなわち、３つの整合回路部３０は、各インダクタのコイル軸ａ１、ａ３とコイル軸ａ２とが交差（具体的には直交）し、他のインダクタの磁束を遮断しにくいように配置されている。また、コイル軸ａ１、ａ３をそれぞれ有する２つの整合回路部３０は、インダクタのコイル軸ａ１とコイル軸ａ３とが平行となるようにそれぞれ配置されている。具体的には、コイル軸ａ３を有する整合回路部３０は、コイル軸ａ３が、コイル軸ａ１と同一軸上ではなくＹ方向に離れるように配置され、コイル軸ａ１を有する整合回路部３０の磁束を遮ることを抑制している。また、本実施の形態では、３つの整合回路部３０のうち隣り合う２つの整合回路部３０のコイル軸が直交している。具体的には、コイル軸ａ１を有する整合回路部３０とコイル軸ａ２を有する整合回路部３０とが、互いに隣り合い、かつ、コイル軸ａ１とコイル軸ａ２とが直交するように配置されている。ている。また、コイル軸ａ２を有する整合回路部３０とコイル軸ａ３を有する整合回路部３０とが、互いに隣り合い、かつ、コイル軸ａ２とコイル軸ａ３とが直交するように配置されている。
【００７８】
このように各整合回路部３０が、他の整合回路部３０の磁束を遮断しにくい向きに配置されているので、他の整合回路部３０と干渉したり、磁界結合したりすることを抑えることができる。これにより、各高周波信号経路の信号の漏れによる減衰特性の劣化を抑えることができる。
【００７９】
また、本実施の形態の高周波モジュール１Ａは、基板１０の一方主面１０ａに垂直な方向から見た場合に、各整合回路部３０の第１端子３１と、各スイッチ回路部２０の第２の外部端子２２とが重なっている。具体的には、３つの第１端子３１と３つの第２の外部端子２２とが、それぞれの第１内部導体を介して最短距離で接続されている。このように、第１端子３１および第２の外部端子２２を最短距離で繋ぐように配線することで、第１端子３１および第２の外部端子２２を繋ぐ配線と、他の配線（例えばグランド電極１８）との間で寄生容量が発生しにくい構造となっている。
【００８０】
また、高周波モジュール１Ａは、基板１０の一方主面１０ａに垂直な方向から見た場合に、各整合回路部３０の第２端子３２と、各増幅回路部４０の第１の外部端子４１とが重なっている。具体的には、３つの第２端子３２と３つの第１の外部端子４１とが、それぞれの第２内部導体を介して最短距離で接続されている。このように、第２端子３２および第１の外部端子４１を最短距離で繋ぐように配線することで、第２端子３２および第１の外部端子４１を繋ぐ配線と、他の配線（例えばグランド電極１８）との間で寄生容量が発生しにくい構造となっている。
【００８１】
これらの構造により、高周波モジュール１Ａでは、寄生容量の発生を起因とする増幅回路部４０のゲイン特性の劣化を抑制することができる。
【００８２】
（実施の形態３）
次に、実施の形態３に係る高周波モジュール１Ｂについて説明する。実施の形態３に係る高周波モジュール１Ｂは、突起電極８０の根元部８１が太く、かつ、根元部８１が第２シールド膜６２に接続されている。
【００８３】
図５は、高周波モジュール１Ｂを正面から見た場合の断面図である。
【００８４】
高周波モジュール１Ｂは、図５に示すように、基板１０と、基板１０の一方主面１０ａに実装された整合回路部３０と、他方主面１０ｂに実装された集積回路素子ＩＣ１とを備えている。基板１０の一方主面１０ａには、複数の実装部品７５が、はんだ等の接合部材７６を用いて接合されている。
【００８５】
高周波モジュール１Ｂは、複数の突起電極８０を有し、そのうちの一部の突起電極８０はグランドに接続される電極である。グランドに接続される突起電極８０は、図５に示すように、基板１０の他方主面１０ｂに接する根元部８１と、根元部８１の反対に位置する先端部８２とを有している。先端部８２は、第２樹脂封止部５２の表面５２ａから露出している。根元部８１の一部は、基板１０の他方主面１０ｂに沿って第２樹脂封止部５２の側面５２ｃから露出し、第２シールド膜６２に接続されている。
【００８６】
本実施の形態に係る高周波モジュール１Ｂでは、グランドに接続される突起電極８０を第２シールド膜６２に接続している。これにより、シールド膜に接続される電極の接地面積を増やし、抵抗値を下げることができ、シールド性能を向上することができる。例えば、基板１０のグランド電極のみを用いてシールド膜に接続する場合の接地面積は１０μｍ２であるのに対し、高周波モジュール１Ｂのように突起電極８０を用いてシールド膜に接続する場合は、接地面積を１００μｍ２（１０倍）にすることができる。
【００８７】
また、高周波モジュール１Ｂをマザーボード（他の実装基板）に実装する場合において、マザーボードから近い位置にて、突起電極８０を第２シールド膜６２に接続することができ、シールド性能を向上することができる。
【００８８】
次に、高周波モジュール１Ｂの製造方法について説明する。
【００８９】
まず、未焼成の基板１０の他方主面１０ｂ側に、第１の拘束層と第２の拘束層とを順に積層し、未焼成の複合積層体を形成する。第１および第２の拘束層のそれぞれは、基板１０の焼成温度では実質的に焼結しない材料を含む基材と、基板１０の焼成温度以下の温度で焼結する金属材料を含む突起電極用パターンとで構成されている。具体的には、第１の拘束層には、根元部８１に対応する形状の突起電極パターンが、第１の拘束層の基材を貫通するように形成されている。第２の拘束層には、先端部８２に対応する形状の突起電極用パターンが、第２の拘束層の基材を貫通するように形成されている。
【００９０】
次に、上記複合積層体を基板１０の焼成温度で焼成する。この焼成により、突起電極用パターンが焼結し、突起電極８０が形成される。一方、第１および第２拘束層の基材部分は、焼結していない状態となっている。
【００９１】
次に、複合積層体から焼結していない上記基材部分を除去する。この除去加工により、基板１０の他方主面１０ｂに、根元部８１と先端部８２とを有する段状の突起電極８０が現し出される。
【００９２】
次に、実装機を用いて、基板１０の一方主面１０ａに整合回路部３０、バンドパスフィルタ７０を実装する。また、基板１０の他方主面１０ｂにスイッチ回路部２０および増幅回路部４０を含む集積回路素子ＩＣ１を実装する。その後、整合回路部３０およびバンドパスフィルタ７０を覆うように、基板１０の一方主面１０ａ上に樹脂を塗布し、第１樹脂封止部５１を形成する。また、集積回路素子ＩＣ１および突起電極８０を覆うように、基板１０の他方主面１０ｂ上に樹脂を塗布し、第２樹脂封止部５２を形成する。次に、基板１０の側面１０ｃ、第１樹脂封止部５１の側面５１ｃおよび天面５１ａ、第２樹脂封止部５２の側面５２ｃにシールド膜（第１シールド膜６１および第２シールド膜６２）を同時に形成する。
【００９３】
以上の工程により、高周波モジュール１Ｂを作製する。この工程によれば、異形状の突起電極８０を容易に多数形成することができる。
【００９４】
（実施の形態４）
次に、実施の形態４に係る高周波モジュール１Ｃについて説明する。実施の形態４に係る高周波モジュール１Ｃは、突起電極８０の先端部８２が根元部８１よりも太くなっている。
【００９５】
図６は、高周波モジュール１Ｃを正面から見た場合の断面図である。
【００９６】
高周波モジュール１Ｃは、図６に示すように、基板１０と、基板１０の一方主面１０ａに実装された整合回路部３０と、他方主面１０ｂに実装された集積回路素子ＩＣ１とを備えている。基板１０の一方主面１０ａには、複数の実装部品７５が、はんだ等の接合部材７６を用いて接合されている。
【００９７】
高周波モジュール１Ｃは、複数の突起電極８０を有している。突起電極８０は、図６に示すように、基板１０の他方主面１０ｂに接する根元部８１と、根元部８１の反対に位置する先端部８２とを有している。先端部８２は、根元部８１よりも断面積が大きく、第２樹脂封止部５２の表面５２ａから露出している。断面積は、突起電極８０を突出方向（Ｚ方向）に対して垂直な面で切断した場合の面積である。
【００９８】
なお、突起電極８０の先端部８２の断面積を根元部８１の断面積より大きくするには、実施の形態３にて説明した高周波モジュールの製造方法において、内部導体パターンを印刷する際に、突起電極８０の先端部８２の面積を根元部８１の面積よりも大きくすればよい。
【００９９】
本実施の形態に係る高周波モジュール１Ｃでは、突起電極８０の先端部８２の段面積が大きいので、高周波モジュール１Ｃをマザーボード（他の実装基板）に実装する場合において、マザーボードに対する接続面積を大きくすることができ、実装強度を向上することができる。
【０１００】
（その他の実施の形態）
以上、本発明の実施の形態１〜４に係る高周波モジュールについて説明したが、本発明は、個々の実施の形態１〜４には限定されない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を実施の形態１〜４に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本発明の一つ又は複数の態様の範囲内に含まれてもよい。
【０１０１】
本実施の形態では、スイッチ回路部２０および増幅回路部４０を一体の集積回路素子ＩＣ１で構成したが、それに限られない。例えば、スイッチ回路部２０および増幅回路部４０は、それぞれ別体の回路素子によって構成されていてもよい。
【０１０２】
本実施の形態では、スイッチ回路部２０および増幅回路部４０を基板１０の他方主面１０ｂに実装したが、それに限られない。例えば、スイッチ回路部２０および増幅回路部４０は、基板１０の内部に埋設され、基板１０に内蔵されていてもよい。バンドパスフィルタ７０も、基板１０の内部に埋設され、基板１０に内蔵されていてもよい。
【０１０３】
本実施の形態では、整合回路部３０としてチップインダクタを例示したが、それに限られない。整合回路部３０は、インダクタ素子と他の受動素子とを内蔵する複合部品であってもよい。例えば、整合回路部３０は、スイッチ回路部２０と増幅回路部４０との間に直列挿入されたコンデンサと、シャント接続されたインダクタとによって構成されていてもよい。また、整合回路部３０は、積層インダクタに限られず、巻き線インダクタであってもよい。
【０１０４】
実施の形態１では、高周波モジュール１を受信回路として説明したが、それに限られず、高周波モジュール１は、送信回路であってもよい。その場合、増幅回路部４０がパワーアンプ（ＰＡ）となり、増幅回路部４０の出力端子である第１の外部端子４１は、整合回路部３０の第２端子３２に接続され、整合回路部３０の第１端子３１は、スイッチ回路部２０の入力端子である第２の外部端子２２に接続される。
【０１０５】
また、高周波モジュールの製造方法において、積層ブロックは、印刷積層法に限られず、シート積層法で形成されてもよい。
【産業上の利用可能性】
【０１０６】
本発明の高周波モジュールは、携帯情報端末などの電子機器の構成部品として広く利用できる。
【符号の説明】
【０１０７】
１、１Ａ、１Ｂ、１Ｃ  高周波モジュール
１ａ    アンテナ端子
１ｂ    入出力端子
２      アンテナ素子
３ａ、３ｂ  マッチング素子（ＭＮ）
７      ＲＦＩＣ
８      アンテナスイッチ
９      通信装置
１０    基板
１０ａ  一方主面
１０ｂ  他方主面
１０ｃ  側面
１１    外周領域
１２    中央領域
１５    基材部
１６    第１内部導体
１７    第２内部導体
１８    グランド電極
２０    スイッチ回路部（ＳＷ）
２０ｃ  スイッチ回路部の側面
２１    第１の外部端子
２２    第２の外部端子
３０    整合回路部
３１    第１端子
３２    第２端子
４０    増幅回路部（ＬＮＡ）
４０ｃ  増幅回路部の側面
４１    第１の外部端子
４２    第２の外部端子
５１    第１樹脂封止部
５１ａ  第１樹脂封止部の天面
５１ｃ  第１樹脂封止部の側面
５２    第２樹脂封止部
５２ａ  第２樹脂封止部の表面
５２ｃ  第２樹脂封止部の側面
６１    第１シールド膜
６２    第２シールド膜
７０    バンドパスフィルタ
７５    実装部品
７６    接合部材
８０    突起電極
８０ｃ  突起電極の側面
８１    根元部
８２    先端部
Ｌ１、Ｌ２、Ｌ３  インダクタ
ａ１、ａ２、ａ３  コイル軸
ＩＣ１、ＩＣ２、ＩＣ３  集積回路素子
【図１】
0006729790.tif 000002
【図２Ａ】
0006729790.tif 000003
【図２Ｂ】
0006729790.tif 000004
【図３】
0006729790.tif 000005
【図４】
0006729790.tif 000006
【図５】
0006729790.tif 000007
【図６】
0006729790.tif 000008