(57)【特許請求の範囲】
【請求項１】
複数の相変化メモリ（ＰＣＭ）素子を備える装置であって、前記複数のＰＣＭ素子の複数の個別のＰＣＭ素子は、
底部電極層と、
前記底部電極層上に配置されるセレクトデバイス層と、
前記セレクトデバイス層上に配置される中間電極層と、
前記中間電極層上に配置される相変化材料層と、
前記相変化材料層上に配置される上部電極層と、
ＩＶ族遷移金属、ＶＩ族遷移金属、炭素（Ｃ）および窒素（Ｎ）を含み、前記底部電極層と前記上部電極層との間に配置されるバリア膜と
を備え、
前記バリア膜は、１ミリオームセンチメートル（ｍＯｈｍ・ｃｍ）から５０ミリオームセンチメートル（ｍＯｈｍ・ｃｍ）までの抵抗率を有し、
前記上部電極層と前記底部電極層とは、１ミリオームセンチメートル（ｍＯｈｍ・ｃｍ）から１００ミリオームセンチメートル（ｍＯｈｍ・ｃｍ）までの抵抗率を有する、
装置。
【請求項２】
前記装置は、複数のワード線をさらに備え、
前記底部電極層は、前記ワード線上に形成され、
前記装置は、
前記複数のＰＣＭ素子の複数の個別のＰＣＭ素子の表面に堆積され、且つ、前記ワード線に接して設けられた誘電体ライナーと、
前記複数のＰＣＭ素子の複数の個別のＰＣＭ素子の間の領域、および、前記複数のワード線の間の領域に充填され、且つ、前記誘電体ライナー上に堆積された誘電体充填材料と、
をさらに備える、
請求項１に記載の装置。
【請求項３】
前記ＩＶ族遷移金属は、チタン（Ｔｉ）を含み、前記ＶＩ族遷移金属は、タングステン（Ｗ）を含む、請求項１または２に記載の装置。
【請求項４】
前記バリア膜は、１５原子％のＴｉと、２０原子％から３５原子％までのＷとを備える、請求項３に記載の装置。
【請求項５】
前記底部電極層、前記中間電極層および前記上部電極層は、炭素を備え、
前記セレクトデバイス層および前記相変化材料層は、カルコゲニド材料を備える、請求項１から４のいずれか一項に記載の装置。
【請求項６】
前記バリア膜は、前記底部電極層と前記セレクトデバイス層との間の接合部分に配置される、請求項１から５のいずれか一項に記載の装置。
【請求項７】
前記バリア膜は、前記セレクトデバイス層と前記中間電極層との間の接合部分に配置される、請求項１から５のいずれか一項に記載の装置。
【請求項８】
前記バリア膜は、前記中間電極層と前記相変化材料層との間の接合部分に配置される、請求項１から５のいずれか一項に記載の装置。
【請求項９】
前記バリア膜は、前記相変化材料層と前記上部電極層との間の接合部分に配置される、請求項１から５のいずれか一項に記載の装置。
【請求項１０】
前記バリア膜は、前記底部電極層と前記セレクトデバイス層との間の接合部分に配置される第１のバリア膜であり、装置はさらに、
前記セレクトデバイス層と前記中間電極層との間の接合部分に配置され、前記ＩＶ族遷移金属、前記ＶＩ族遷移金属、炭素（Ｃ）および窒素（Ｎ）を含む第２のバリア膜を備える、請求項１から５のいずれか一項に記載の装置。
【請求項１１】
前記バリア膜は、前記中間電極層と前記相変化材料層との間の接合部分に配置される第１のバリア膜であり、前記装置はさらに、
前記相変化材料層と前記上部電極層との間の接合部分に配置され、前記ＩＶ族遷移金属、前記ＶＩ族遷移金属、炭素（Ｃ）および窒素（Ｎ）を含む第２のバリア膜を備える、請求項１から５のいずれか一項に記載の装置。
【請求項１２】
バリア膜は、前記底部電極層と前記セレクトデバイス層との間の接合部分に配置される第１のバリア膜であり、前記装置はさらに、
前記セレクトデバイス層と前記中間電極層との間の接合部分に配置され、前記ＩＶ族遷移金属、前記ＶＩ族遷移金属、炭素（Ｃ）および窒素（Ｎ）を含む第２のバリア膜と、
前記中間電極層と前記相変化材料層との間の接合部分に配置され、前記ＩＶ族遷移金属、前記ＶＩ族遷移金属、炭素（Ｃ）および窒素（Ｎ）を含む第３のバリア膜と、
前記相変化材料層と前記上部電極層との間の接合部分に配置され、前記ＩＶ族遷移金属、前記ＶＩ族遷移金属、炭素（Ｃ）および窒素（Ｎ）を含む第４のバリア膜と
を備える、請求項１から５のいずれか一項に記載の装置。
【請求項１３】
基板を提供する段階と、
複数の相変化メモリ（ＰＣＭ）素子を形成する段階とを備える方法であって、前記複数のＰＣＭ素子の複数の個別のＰＣＭ素子は、
底部電極層と、
前記底部電極層上に配置されるセレクトデバイス層と、
前記セレクトデバイス層上に配置される中間電極層と、
前記中間電極層上に配置される相変化材料層と、
前記相変化材料層上に配置される上部電極層と、
ＩＶ族遷移金属、ＶＩ族遷移金属、炭素（Ｃ）および窒素（Ｎ）を含み、前記底部電極層と前記上部電極層との間に配置されるバリア膜と
を備え、
前記バリア膜は、１ミリオームセンチメートル（ｍＯｈｍ・ｃｍ）から５０ミリオームセンチメートル（ｍＯｈｍ・ｃｍ）までの抵抗率を有し、
前記上部電極層と前記底部電極層とは、１ミリオームセンチメートル（ｍＯｈｍ・ｃｍ）から１００ミリオームセンチメートル（ｍＯｈｍ・ｃｍ）までの抵抗率を有する、
方法。
【請求項１４】
前記基板上に複数のワード線が設けられ、
前記底部電極層は、前記ワード線上に形成され、
前記複数のＰＣＭ素子の複数の個別のＰＣＭ素子の表面に誘電体ライナーが堆積され、且つ、前記ワード線に接して前記誘電体ライナーが設けられ、
前記複数のＰＣＭ素子の複数の個別のＰＣＭ素子の間の領域、および、前記複数のワード線の間の領域に誘電体充填材料が充填され、
前記誘電体充填材料は、前記誘電体ライナー上に堆積されている、
請求項１３に記載の方法。
【請求項１５】
前記複数のＰＣＭ素子を形成する段階は、
前記基板上に配置されるワード線上に前記底部電極層を堆積する段階と、
前記底部電極層上に前記セレクトデバイス層を堆積する段階と、
前記セレクトデバイス層上に前記中間電極層を堆積する段階と、
前記中間電極層上に前記相変化材料層を堆積する段階と、
前記相変化材料層上に前記上部電極層を堆積する段階と、
前記底部電極層、前記セレクトデバイス層、前記中間電極層、前記相変化材料層および前記上部電極層のうちの１つの上に前記バリア膜を堆積する段階と
を備える請求項１３または１４に記載の方法。
【請求項１６】
前記バリア膜を堆積する段階は、物理的気相成長法（ＰＶＤ）または原子層堆積法（ＡＬＤ）によって実行される、請求項１５に記載の方法。
【請求項１７】
前記ＩＶ族遷移金属は、チタン（Ｔｉ）を含み、
前記ＶＩ族遷移金属は、タングステン（Ｗ）を含む、
請求項１５または１６に記載の方法。
【請求項１８】
前記バリア膜は、１５原子％までのＴｉと、２０原子％から３５原子％までのＷとを備える、請求項１７に記載の方法。
【請求項１９】
回路基板と、前記回路基板と結合したダイとを備えるシステムであって、前記ダイは、複数の相変化メモリ（ＰＣＭ）素子を備え、前記複数のＰＣＭ素子の複数の個別のＰＣＭ素子は、
底部電極層と、
前記底部電極層上に配置されるセレクトデバイス層と、
前記セレクトデバイス層上に配置される中間電極層と、
前記中間電極層上に配置される相変化材料層と、
前記相変化材料層上に配置される上部電極層と、
ＩＶ族遷移金属、ＶＩ族遷移金属、炭素（Ｃ）および窒素（Ｎ）を含み、前記底部電極層と前記上部電極層との間に配置されるバリア膜と
を備え、
前記バリア膜は、１ミリオームセンチメートル（ｍＯｈｍ・ｃｍ）から５０ミリオームセンチメートル（ｍＯｈｍ・ｃｍ）までの抵抗率を有し、
前記上部電極層と前記底部電極層とは、１ミリオームセンチメートル（ｍＯｈｍ・ｃｍ）から１００ミリオームセンチメートル（ｍＯｈｍ・ｃｍ）までの抵抗率を有する、
システム。
【請求項２０】
前記ダイは、複数のワード線をさらに備え、
前記底部電極層は、前記ワード線上に形成され、
前記ダイは、
前記複数のＰＣＭ素子の複数の個別のＰＣＭ素子の表面に堆積され、且つ、前記ワード線に接して設けられた誘電体ライナーと、
前記複数のＰＣＭ素子の複数の個別のＰＣＭ素子の間の領域、および、前記複数のワード線の間の領域に充填され、且つ、前記誘電体ライナー上に堆積された誘電体充填材料と、
をさらに備える、
請求項１９に記載のシステム。
【請求項２１】
前記ＩＶ族遷移金属は、チタン（Ｔｉ）を含み、前記ＶＩ族遷移金属は、タングステン（Ｗ）を含む、請求項１９または２０に記載のシステム。
【請求項２２】
前記底部電極層、前記中間電極層および前記上部電極層は、炭素を含み、
前記セレクトデバイス層および前記相変化材料層は、カルコゲニド材料を含む、請求項１９から２１のいずれか一項に記載のシステム。
【請求項２３】
前記システムは、前記回路基板に結合されるアンテナ、ディスプレイ、タッチスクリーンディスプレイ、タッチスクリーンコントローラ、バッテリ、音声コーデック、ビデオコーデック、電力増幅器、全地球測位システム（ＧＰＳ）デバイス、コンパス、ガイガーカウンタ、加速度計、ジャイロスコープ、スピーカ、またはカメラの１または複数を含むモバイルコンピューティングデバイスである、請求項１９から２２のいずれか一項に記載のシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照本願は、２０１４年１２月５日に出願された「相変化メモリ素子用のバリア膜技術および構成」という名称の米国特許出願第１４／５６２，４７３号に対する優先権を主張し、これは全ての目的のために参照によりその全体に本明細書に組み込まれる。本開示の実施形態は概して、集積回路の分野に関し、特に、相変化メモリ素子用のバリア膜技術および構成に関する。
【背景技術】
【０００２】
マルチスタッククロスポイントＰＣＭのような相変化メモリ（ＰＣＭ）技術は、他の不揮発性メモリ（ＮＶＭ）技術の代替的な技術として期待されている。現在、ＰＣＭ素子のカルコゲニド材料は、包囲電極を介して拡散する傾向があり得、活性膜の組成制御を妨げ得る。
【図面の簡単な説明】
【０００３】
実施形態は、以下の詳細な説明を添付図面と併せて参照することによって、容易に理解されるであろう。この説明を容易にするために、同様の参照番号は、同様の構造的要素を示す。実施形態は、添付図面の図において、例として示されるものであり、限定として示されるものではない。 
【図１】いくつかの実施形態によるウェハ形態および単体化形態における例示的なダイの上面図を模式的に示す。
【図２】いくつかの実施形態による集積回路（ＩＣ）アセンブリの側断面図を模式的に示す。
【図３】いくつかの実施形態によるＰＣＭデバイスの側断面図を模式的に示す。
【図４Ａ】いくつかの実施形態による底部電極層と、上部電極層との間に配置されるバリア膜を有するＰＣＭ素子の側断面図を模式的に示す。
【図４Ｂ】いくつかの実施形態による、底部電極層と、上部電極層との間に配置されるバリア膜を有するＰＣＭ素子の側断面図を模式的に示す。
【図４Ｃ】いくつかの実施形態による、底部電極層と、上部電極層との間に配置されるバリア膜を有するＰＣＭ素子の側断面図を模式的に示す。
【図４Ｄ】いくつかの実施形態による、底部電極層と、上部電極層との間に配置されるバリア膜を有するＰＣＭ素子の側断面図を模式的に示す。
【図４Ｅ】いくつかの実施形態による、底部電極層と、上部電極層との間に配置されるバリア膜を有するＰＣＭ素子の側断面図を模式的に示す。
【図５】いくつかの実施形態によるＰＣＭデバイスの製造方法のフロー図である。
【図６】本明細書で説明される様々な実施形態によるＰＣＭデバイスを含む例示的なシステムを模式的に示す。
【発明を実施するための形態】
【０００４】
本開示の実施形態は、相変化メモリ素子用のバリア膜技術および構成を説明し、以下の詳細な説明では、本明細書の一部を形成する添付図面に対して参照がなされ、全体において、同様の番号が同様の部分を示し、本開示の主題を実施可能な実施形態が、例示として示される。他の実施形態が利用され得、本開示の範囲から逸脱することなく、構造的または論理的な変更をなされ得ることを理解すべきである。従って、以下の詳細な説明は、限定的意味で解釈されるものではなく、実施形態の範囲は、添付の特許請求の範囲およびその均等物により規定される。
【０００５】
本開示の目的のために、語句「Ａおよび／またはＢ」は（Ａ）、（Ｂ）または（ＡおよびＢ）を意味する。本開示の目的のために、語句「Ａ、Ｂ、および／またはＣ」は、（Ａ）、（Ｂ）、（Ｃ）、（ＡおよびＢ）、（ＡおよびＣ）、（ＢおよびＣ）または（Ａ、ＢおよびＣ）を意味する。 
【０００６】
本明細書は、「一実施形態において」または「実施形態において」という語句を用いる場合があり、これらの文言は各々、同一または異なる実施形態のうちの１または複数を指し得る。さらに、本開示の実施形態に対して用いられる「備える」、「含む」、「有する」などの用語は、同義語である。「結合」という用語は、直接的な接続、間接的な接続、または間接的な通信のことを指し得る。
【０００７】
本明細書において用いられるように、「モジュール」という用語は、特定用途集積回路（ＡＳＩＣ）、電子回路、１または複数のソフトウェアまたはファームウェアプログラムを実行するプロセッサ（共有、専用、またはグループ）および／またはメモリ（共有、専用、またはグループ）、組合せ論理回路、ステートマシン、および／または説明される機能を提供する他の適切なコンポーネントを指してよく、これらの一部であり得、またはこれらを含み得る。
【０００８】
図１は、いくつかの実施形態によるウェハ形態１０および単体化形態１００における例示的なダイ１０２の上面図を模式的に示す。いくつかの実施形態において、ダイ１０２は、例えば、シリコンまたは他の適切な材料等の半導体材料から構成されるウェハ１１の複数のダイ（例えば、ダイ１０２、１０２ａ、１０２ｂ）のうちの１つとなり得る。複数のダイは、ウェハ１１の表面に形成され得る。複数のダイの各々は、本明細書において説明されるように、相変化メモリ（ＰＣＭ）デバイスを含む半導体製品の反復的な単位であってよい。例えば、ダイ１０２は、いくつかの実施形態によるＰＣＭデバイスの回路１０３を含み得る。様々な実施形態によれば、回路１０３は、１または複数のＰＣＭ素子（例えば、複数のセル）を含み得、これらは、アレイとなるように構成され得る。ＰＣＭ素子は、例えば、カルコゲニドガラスのような相変化材料を含み、これは、電流によって生成される熱の適用により、結晶状態と非晶質状態との間で切り替わり得る。相変化材料の状態（例えば、結晶／非晶質）は、ＰＣＭ素子の論理値（例えば、１または０）に対応し得る。回路１０３は、いくつかの実施形態において、ＰＣＭおよびスイッチ（ＰＣＭＳ）デバイスの一部であってよい。すなわち、ＰＣＭ素子は、例えば、ＰＣＭ素子の動作を選択／プログラミングする際に用いられるように構成されるオボニック閾値スイッチ（ＯＴＳ）のようなスイッチを含み得る。
【０００９】
回路１０３は、ＰＣＭ素子に結合される１または複数のビット線および１または複数のワード線をさらに含み得る。ビット線およびワード線は、いくつかの実施形態において、複数のＰＣＭ素子の各々が個別のビット線およびワード線の各々の交点に配置されるように構成され得る。電圧またはバイアスが、ワード線およびビット線を用いて、ＰＣＭ素子のターゲットＰＣＭ素子に付加されてもよく、これにより、読み出しまたは書き込み動作のためにターゲットセルを選択する。ビット線ドライバは、ビット線に結合されてよく、ワード線ドライバは、ワード線に結合されてよく、これにより、ＰＣＭ素子のデコード／選択が容易になる。キャパシタおよびレジスタが、ビット線およびワード線に結合されてよい。回路１０３は、いくつかの実施形態において、他の適切なデバイスおよび構成を含み得る。例えば、回路１０３は、１または複数のモジュールを含み得、これらは、読み出し、プログラム、検証および／または分析動作を実行するように構成される。
【００１０】
いくつかの実施形態において、回路１０３は、ＰＣＭ製造技術および／または他の適切な半導体製造技術を用いて形成されてよい。回路１０３は、図１において模式的に示されるに過ぎず、例えば、読み出し、プログラム、検証および／または分析動作のような動作を実行するように構成される回路および／または命令をストレージに含む１または複数のステートマシン（例えば、ファームウェアまたはソフトウェア）を含む回路の形で、多様かつ適切なロジックまたはメモリを表してよいことに留意されたい。
【００１１】
半導体製品の製造プロセス完了後、ウェハ１１は、単一化プロセスを施されてよく、ここで、複数のダイの各々（例えば、ダイ１０２、１０２ａ、１０２ｂ）は、互いから分離され、半導体製品の別個の「チップ」を提供する。ウェハ１１は、様々な寸法のいずれかであってよい。いくつかの実施形態において、ウェハ１１は、約２５．４ｍｍから約４５０ｍｍにわたる直径を有する。ウェハ１１は、他の実施形態において、他の寸法および／または他の形状を含み得る。様々な実施形態によれば、回路１０３は、ウェハ形態態１０または単体化形態１００の半導体基板上に配置されてよい。いくつかの実施形態において、ダイ１０２は、ロジックもしくはメモリ、またはそれらの組み合わせを含み得る。
【００１２】
図２は、いくつかの実施形態による集積回路（ＩＣ）アセンブリ２００の側断面図を模式的に示す。いくつかの実施形態において、ＩＣアセンブリ２００は、電気的におよび／または物理的にパッケージ基板１２１に結合される１または複数のダイ（以下、「ダイ１０２」）を含み得る。ダイ１０２は、本明細書において説明されるＰＣＭデバイスなどの含む回路（例えば、図１の回路１０３）を含み得る。いくつかの実施形態において、パッケージ基板１２１は、見られるように、回路基板１２２に電気的に結合されてよい。
【００１３】
ダイ１０２は、ＰＣＭデバイスの形成に関連して用いられる薄膜堆積、リソグラフィ、エッチングなどのような半導体製造技術を用いて半導体材料（例えば、シリコン）から作られる別個の製品を表してよい。いくつかの実施形態において、ダイ１０２は、プロセッサ、メモリ、システムオンチップ（ＳｏＣ）またはＡＳＩＣとなるか、含むか、一部となり得る。いくつかの実施形態において、例えば、成形化合物またはアンダーフィル材料（不図示）等の電気絶縁材料が、ダイ１０２および／またはダイレベル相互接続構造１０６の少なくとも一部を封入し得る。
【００１４】
ダイ１０２は、多様かつ適切な構成によって、パッケージ基板１２１に取り付けられてよく、かかる構成は、例えば、図示されるように、フリップチップ構成のパッケージ基板１２１に直接結合される構成を含む。フリップチップ構成において、活性な回路を含むダイ１０２の活性面Ｓ１は、ダイ１０２をパッケージ基板１２１に電気的に結合することもできるバンプ、ピラー、または他の適切な構造のようなダイレベルの相互接続構造１０６を用いて、パッケージ基板１２１の面に取り付けられる。ダイ１０２の活性面Ｓ１は、例えば、ＰＣＭ素子のような回路を含み得る。非活性面Ｓ２は、見られるように、活性面Ｓ１に対向して配置されてよい。他の実施形態において、ダイ１０２は、様々な適切な積層ダイ構成のいずれかのパッケージ基板１２１に結合される別のダイ上に配置されてよい。例えば、プロセッサダイは、フリップチップ構成のパッケージ基板１２１に結合されてよく、ダイ１０２は、フリップチップ構成のプロセッサダイ上に取り付けられ、プロセッサダイを通して形成されたスルーシリコンビア（ＴＳＶ）を用いてパッケージ基板に電気的に結合され得る。さらに他の実施形態において、ダイ１０２は、パッケージ基板１２１に組み込まれてよく、または、パッケージ基板１２１に組み込まれたダイに結合され得る。他のダイは、他の実施形態において、ダイ１０２と隣り合わせの構成であるパッケージ基板１２１に結合され得る。
【００１５】
いくつかの実施形態において、ダイレベルの相互接続構造１０６は、電気信号をダイ１０２とパッケージ基板１２１との間でルーティングするように構成され得る。電気信号は、例えば、ダイの動作に関連して用いられる入力／出力（Ｉ／Ｏ）信号および／またはパワー／グランド信号を含み得る。ダイレベルの相互接続構造１０６は、ダイ１０２の活性面Ｓ１上に配置された対応するダイ接触部およびパッケージ基板１２１上に配置された対応するパッケージ接触部に結合され得る。ダイ接触部および／またはパッケージ接触部は、例えば、パッド、ビア、トレンチ、トレースおよび／または他の適切な接触構造を含み得る。
【００１６】
いくつかの実施形態において、パッケージ基板１２１は、例えば、味の素ビルドアップフィルム（ＡＢＦ）基板のようなコアおよび／または複数のビルドアップ層を有するエポキシベース積層基板である。他の実施形態において、パッケージ基板１２１は、例えばガラス、セラミックまたは半導体材料から形成される基板を含む、他の適切なタイプの基板を含み得る。
【００１７】
パッケージ基板１２１は、ダイ１０２への電気信号またはダイ１０２からの電気信号をルーティングするように構成される電気的ルーティング機構を含み得る。電気的ルーティング機構は、例えば、パッケージ基板１２１の１または複数の面上に配置されたパッケージ接触部（例えば、パッド１１０）、および／または、例えば、トレンチ、ビアまたは、パッケージ基板１２１を介して電気信号をルーティングする他の相互接続構造のような内部ルーティング機構（不図示）を含み得る。 
【００１８】
回路基板１２２は、エポキシ積層のような電気絶縁材料で構成されるプリント回路基板（ＰＣＢ）であってよい。例えば、回路基板１２２は、例えば、ポリテトラフルオロエチレン、難燃材４（ＦＲ−４）、ＦＲ−１のようなフェノールコットンペーパー材料、ＣＥＭ−１もしくはＣＥＭ−３のようなコットンペーパーエポキシ材料、またはエポキシ樹脂プリプレグ材料を用いて共に積層される織布ガラス材料のような材料から構成される電気絶縁層を含み得る。トレース、トレンチ、ビアなどの相互接続構造（不図示）は、回路基板１２２を介してダイ１０２の電気信号をルーティングすべく、電気的絶縁層によって形成され得る。他の実施形態において、回路基板１２２は、他の適切な材料から構成され得る。いくつかの実施形態において、回路基板１２２は、マザーボード（例えば、図６のマザーボード６０２）である。
【００１９】
例えば、はんだボール１１２のようなパッケージレベル相互接続は、パッケージ基板１２１上および／または回路基板１２２上のパッド１１０に結合されてよく、これにより、パッケージ基板１２１と回路基板１２２との間で電気信号をさらにルーティングするように構成される対応するはんだ接合を形成する。パッド１１０は、例えば、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、およびそれらの組み合わせを含む金属のような任意の適切な電気的導電性材料から構成され得る。パッケージレベルの相互接続は、例えば、ランドグリッドアレイ（ＬＧＡ）構造などを含む他の構造体および／または構成を含み得る。
【００２０】
他の実施形態において、ＩＣアセンブリ２００は、例えば、フリップチップおよび／またはワイヤボンディング構成、インターポーザ、システムインパッケージ（ＳｉＰ）構成および／またはパッケージオンパッケージ（ＰｏＰ）構成を含むマルチチップパッケージ構成の適切な組み合わせを含む、多様な他の適切な構成を含み得る。いくつかの実施形態において、ダイ１０２とＩＣアセンブリ２００の他のコンポーネントとの間で電気信号をルーティングするための他の適切な技術が使用され得る。
【００２１】
図３は、いくつかの実施形態によるＰＣＭデバイス３００の側断面図を模式的に示す。ＰＣＭデバイスは、基板３０２上に形成された複数のＰＣＭ素子（例えば、複数の個別のＰＣＭ素子３１６）を含み得る。複数の個別のＰＣＭ素子３１６は、ＰＣＭデバイスの複数セルのアレイの複数のセルと対応し得る。
【００２２】
様々な実施形態によれば、複数の個別のＰＣＭ素子３１６の各々は、ワード線３０４に配置される複数層のスタックを含み得る。１または複数の介在層および／または構造（例えば、回路）は、基板３０２とワード線３０４との間に配置され得る。例えば、回路は、ワード線金属３０４と、基板３０２との間の基板３０２上に形成される相補型金属酸化膜半導体（ＣＭＯＳ）デバイスおよび／またはメタライザーションを含み得る。いくつかの実施形態において、回路は、チャージポンプおよび／または選択回路を含み得る。いくつかの実施形態において、基板３０２は、例えば、シリコン基板のような半導体基板であってよい。ワード線３０４は、例えば、タングステンを含み得る。他の実施形態において、基板３０２およびワード線３０４用の他の適切な材料が、使用され得る。
【００２３】
いくつかの実施形態において、複数の個別のＰＣＭ素子３１６はそれぞれ、セレクトデバイス（ＳＤ）層３０８と、電極間に配置される相変化材料（ＰＭ）層３１２とを含み得る。例えば、示される実施形態において、ＳＤ層３０８は、ワード線３０４上に形成され得る底部電極層３０６上に配置され得る。中間電極層３１０は、ＳＤ層３０８上に配置され得る。ＰＭ層３１２は、中間電極層３１０上に配置され得、上部電極層３１４は、ＰＭ層３１２上に配置され得る。複数の個別のＰＣＭ素子３１６は、様々な実施形態に従って他の介在材料および／または層を含み得る。
【００２４】
いくつかの実施形態によれば、複数の個別のＰＣＭ素子３１６は、底部電極層３０６と上部電極層３１４との間に配置されるバリア膜３０７を含み得る。バリア膜３０７は、個別のＰＣＭ素子３１６においてカルコゲニド材料（例えば、セレン（Ｓｅ）またはテルル（Ｔｅ））用の化学分離を提供し得る。いくつかの実施形態において、バリア膜３０７は、ＳＤ層３０８および／またはＰＭ層３１２から底部電極層３０６、中間電極層３１０および／または上部電極層３１４へのカルコゲニド材料の拡散を防止または減少するように構成され得る。例えば、示される実施形態において、見られるように、バリア膜３０７は、ＳＤ層３０８と底部電極層３０６との間に配置され、それにより、バリア膜３０７は、ＳＤ層３０８と底部電極層３０６との間のカルコゲニド材料の拡散を抑制し得る。他の実施形態において、バリア膜３０７は、例えば、図４Ａ−Ｅに関連して示され、および／または説明される複数の例を含む層３０６、３０８、３１０、３１２、３１４のスタックの複数の他の層の間に配置され得る。
【００２５】
バリア膜３０７は、電極層３０６、３１０、３１４の材料と、ＳＤ層３０８および／またはＰＭ層３１２のカルコゲニド材料との間に適切な接合部分を提供する複数の材料から構成され得る。いくつかの実施形態において、バリア膜３０７は、ＩＶ族遷移金属、ＶＩ族遷移金属、炭素（Ｃ）および窒素（Ｎ）を含み得る。ＩＶ族遷移金属は、例えば、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、またはハフニウム（Ｈｆ）、あるいはそれらの適切な組み合わせを含み得る。ＶＩ族遷移金属は、例えば、クロム（Ｃｒ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、またはシーボーギウム（Ｓｇ）、あるいはそれらの適切な組み合わせを含み得る。１つの実施形態において、バリア膜３０７は、ＴｉＷＣＮから構成され得る。他の実施形態において,バリア膜３０７は、ＩＶ族およびＶＩ族遷移金属のＣおよびＮとの他の適切な組み合わせを含み得る。いくつかの実施形態において、バリア膜３０７は、同一または異なる化学組成を有する複数膜から構成され得る。
【００２６】
様々な実施形態によれば、バリア膜３０７は、任意の適切な堆積技術によって形成され得る。例えば、１つの実施形態において、バリア膜は、（Ａｒ＋Ｎ２）の反応性スパッタリングガス混合物の固体成分（Ｔｉ、ＷおよびＣ）のマグネトロンスパッタ堆積法によって形成され得る。気体比（Ａｒ／Ｎ２）は、Ａｒ／Ｎ２が２０〜１に調節され得る。所望の組成の薄膜は、複数カソード（共スパッタ）物理的気相成長法（ＰＶＤ）チャンバにて純粋な（Ｔｉ、Ｗ、Ｃ）ターゲットまたは複合（ＴｉＷ、ＴｉＣ、ＷＣ、ＴｉＷＣ）ターゲットの任意の組み合わせによって取得され得る。他の実施形態において、ＴｉＷＣＮ膜は、原子層堆積法（ＡＬＤ）技術を使用して超格子堆積によって取得され得る。例えば、ＴｉＷＣＮ膜は、（ＴｉＮ＋ＷＮ＋Ｃ）の連続原子層堆積によって達成可能となり得る。他の適切な堆積技術が、他の実施形態において使用され得る。
【００２７】
バリア膜３０７の抵抗率、構造および／またはバリア特性は、ＩＶ族遷移金属、ＶＩ族遷移金属、炭素（Ｃ）および窒素（Ｎ）の相対的な含有量の調整によって調節され得る。例えば、バリア膜３０７がＴｉＷＣＮの薄層から構成される実施形態において、いくつかの実施形態によれば、Ｗが０−１５原子％の範囲かつＴｉが０−７５原子％の範囲のＴｉおよび／またはＷの調整が用いられ得、バリア膜３０７の特性を調節し得る。いくつかの実施形態において、バリア膜３０７のＮの含有量は、反応性スパッタ金属の化学量論に依存し得、２０原子％−３５原子％の間となり得る。いくつかの実施形態において、バリア膜３０７のＣの組成は、５％−９０原子％に及び得、バリア膜３０７のＣおよびＮの組成の増加により、堆積される非晶質構造を提供し得、熱処理（例えば、６００℃にて）後でも非晶質構造を保持し得る。
【００２８】
バリア膜３０７の使用により、電極層３０６、３１０、３１４のバルク材料に比べて接合面層の密度を向上し得、バリア品質の改善をもたらし得る。いくつかの実施形態において、バリア膜３０７内のＴｉ−ＣおよびＷ−Ｃの含有物の沈殿物が、電極層３０６、３１０、３１４との接合部分に形成され得、熱安定性を改善し得る。
【００２９】
いくつかの実施形態において、バリア膜３０７は、１ミリオームセンチメートル（ｍＯｈｍ・ｃｍ）から５０（ｍＯｈｍ・ｃｍ）までの抵抗率と、１５オングストローム（Ａ）から５０Ａまでの厚さとを有し得る。他の実施形態において、バリア膜３０７は、他の適切な抵抗および／または厚さを有し得る。
【００３０】
様々な実施形態によれば、電極層３０６、３１０および３１４は、炭素（Ｃ）から構成され得る。電極層３０６、３１０および３１４は、抵抗率、平滑性および炭素ボンディング（ｓｐ２またはｓｐ３）に対して調節され得る。いくつかの実施形態において、電極層３０６、３１０および／または３１４は、例えば、炭素（Ｃ）、窒化炭素（ＣｘＮｙ）、ｎドープポリシリコンおよびｐドープポリシリコン、Ａｌ、Ｃｕ、Ｎｉ、Ｃｒ、Ｃｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｐｔ、Ａｕ、Ｉｒ、ＴａおよびＷを含む金属、ＴｉＮ、ＴａＮ、ＷＮおよびＴａＣＮを含む導電性金属窒化物、タンタルシリサイド、タングステンシリサイド、ニッケルシリサイド、コバルトシリサイドおよびチタンシリサイドを含む導電性金属シリサイド、ＴｉＳｉＮおよびＷＳｉＮを含む導電性金属シリサイド窒化物、ＴｉＣＮおよびＷＣＮを含む導電性金属カーバイド窒化物およびＲｕＯ２を含む導電性金属酸化物などの１ミリオームセンチメートル（ｍＯｈｍ・ｃｍ）から１００ｍＯｈｍ・ｃｍまでの抵抗率を有する１または複数の導電性および／または半導体材料から構成され得る。
【００３１】
様々な実施形態によれば、ＰＭ層３１２は、ゲルマニウム、アンチモン、テルル、シリコン、インジウム、セレン、硫黄、窒素および炭素の中の元素のうちの少なくとも２つの元素を含む合金などの、電流によって生成される熱の適用により結晶状態と非晶質状態との間で切り替わり得るカルコゲニドガラスなどの相変化材料から構成され得る。
【００３２】
様々な実施形態によれば、ＳＤ層３０８は、ストレージ素子（例えば、ＰＭ層３１２）用に説明されるカルコゲニド合金システムのうちのいずれか１つを含む組成を有するカルコゲニド合金に基づき、Ｐ−Ｎダイオード、ＭＩＥＣ(混合型イオン電子伝導)デバイスまたはＯＴＳ（オボニック閾値スイッチ）を含み得、加えて、結晶化を抑制し得る素子をさらに含み得る。層３０６、３０８、３１０、３１２および３１４は、他の実施形態において、他の適切な特性を有する他の適切な材料から構成され得る。
【００３３】
見られるように、ＰＣＭデバイス３００はさらに、複数の個別のＰＣＭ素子３１６の複数層のスタックの表面に整合して堆積される誘電体ライナー３１８を含み得る。誘電体充填材料３２０は、任意の適切な技術を使用して複数の個別のＰＣＭ素子３１６間の領域を充填すべく誘電体ライナー３１８上に堆積され得る。いくつかの実施形態において、誘電体ライナー３１８は、シリコン窒化物（Ｓｉ３Ｎ４または一般にＳｉｘＮｙ、ただしｘおよびｙは、任意の適切な相対量を表わす）から構成され得、誘電体充填材料３２０は、シリコン酸化物（ＳｉＯ２）から構成され得る。誘電体ライナー３１８および誘電体充填材料３２０は、他の実施形態において他の適切な材料から構成され得る。
【００３４】
見られるように、ＰＣＭデバイス３００はさらに、複数の個別のＰＣＭ素子３１６と結合されるビット線３２４を含み得る。いくつかの実施形態において、ビット線３２４は、上部電極３１４と電気的および／または直接結合され得る。ビット線金属３２４は、例えば、タングステンを含む任意の適切な金属から構成され得、任意の適切な技術を用いて堆積され得る。
【００３５】
図４Ａ−Ｅは、いくつかの実施形態による、底部電極層３０６と、上部電極層３１４との間に配置されるバリア膜３０７を有するＰＣＭ素子の側断面図を模式的に示す。図４Ａ−ＥそれぞれのＰＣＭ素子４１６Ａ−Ｅの各々は、図３の個別のＰＣＭ素子３１６に関連して説明される実施形態に適合してよく、逆の場合も同じであってよい。
【００３６】
図４ＡのＰＣＭ素子４１６Ａを参照すると、ＳＤ層３０８およびＰＭ層３１２の各々は、それぞれのバリア膜３０７間に配置される。見られるように、バリア膜３０７は、ＳＤ層３０８と底部電極層３０６との間の接合部分と、ＳＤ層３０８と中間電極層３１０との間の接合部分とに配置される。さらに、見られるように、バリア膜３０７は、ＰＭ層３１２と中間電極層３１０との間の接合部分と、ＰＭ層３１２と上部電極層３１４との間の接合部分とに配置される。
【００３７】
図４ＢのＰＣＭ素子４１６Ｂを参照すると、ＳＤ層３０８は、バリア膜３０７間に配置される。見られるように、バリア膜３０７は、ＳＤ層３０８と底部電極層３０６との間の接合部分と、ＳＤ層３０８と中間電極層３１０との間の接合部分とに配置される。
【００３８】
図４ＣのＰＣＭ素子４１６Ｃを参照すると、ＰＭ層３１２は、バリア膜３０７間に配置される。見られるように、バリア膜３０７は、ＰＭ層３１２と中間電極層３１０との間の接合部分と、ＰＭ層３１２と上部電極層３１４との間の接合部分とに配置される。
【００３９】
図４ＤのＰＣＭ素子４１６Ｄを参照すると、バリア膜３０７は、ＳＤ層３０８と底部電極層３０６との間の接合部分に配置される。
【００４０】
図４ＥのＰＣＭ素子４１６Ｅを参照すると、バリア膜３０７は、ＳＤ層３０８と中間電極層３１０との間の接合部分に配置される。
【００４１】
他の実施形態において示される以外の他の構成では、バリア膜３０７は、底部電極層３０６と上部電極層３１４との間に配置され得る。例えば、いくつかの実施形態において、バリア膜３０７は、ＰＭ層３１２と中間電極層３１０との間の接合部分か、ＰＭ層３１２と上部電極層３１４との間の接合部分に配置され得る。
【００４２】
図５は、いくつかの実施形態によるＰＣＭデバイス（例えば、図３のＰＣＭデバイス３００）の製造方法５００のフロー図である。方法５００は、図１−４に関連して説明された実施形態に適合してよく、逆の場合も同じであってよい。
【００４３】
５０２で、方法５００は、基板（例えば、図３の基板３０２）を提供する工程を含み得る。基板は、例えば、シリコンウェハまたはダイなどの半導体基板を含み得る。
【００４４】
５０４で、方法５００は、基板上に複数の相変化メモリ（ＰＣＭ）素子を形成する工程を含み得、複数のＰＣＭ素子の個別のＰＣＭ素子（例えば、図３の個別のＰＣＭ素子３１６）は、底部電極層（例えば、図３および図４Ａ−Ｅの底部電極層３０６）と、底部電極層上に配置されるセレクトデバイス層（例えば、図３および図４Ａ−ＥのＳＤ層３０８）と、セレクトデバイス層上に配置される中間電極層（例えば、図３および図４Ａ−Ｅの中間電極層３１０）と、中間電極層上に配置される相変化材料層（例えば、図３および図４Ａ−ＥのＰＭ層３１２）と、相変化材料層上に配置される上部電極層（例えば、図３および図４Ａ−Ｅの上部電極層３１４）と、ＩＶ族遷移金属、ＶＩ族遷移金属、炭素（Ｃ）および窒素（Ｎ）を備え、底部電極層と上部電極層との間に配置されるバリア膜（例えば、図３および図４Ａ−Ｅのバリア膜３０７）とを含む。様々な実施形態によれば、バリア膜は、図３または図４Ａ−Ｅのうちの１つに関連して説明および／または示される構成のうちの１つに従って配置され得る。バリア膜は、図３に関連して説明される技術に従って形成され得る。 
【００４５】
様々な動作は、特許請求された主題の理解に最も有用である手法で、順に、複数の別個の動作として説明される。しかしながら、説明の順序は、これらの動作が必ず順序に従うことを示唆するものとして解釈されるべきではない。特に、これらの動作は、表示の順序にて実行されなくてもよい。説明される動作は、説明される実施形態とは異なる順序で実行される場合がある。様々な追加の動作が実行され得、および／または説明される動作は、追加の実施形態において省略され得る。
【００４６】
本開示の実施形態は、所望のように構成すべく、任意の適切なハードウェアおよび／またはソフトウェアを用いて、システムへと実装され得る。図６は、本明細書において説明される様々な実施形態によるＰＣＭデバイス（例えば。図３のＰＣＭデバイス３００）を含む例示的なシステム（例えば、コンピューティングデバイス６００）を模式的に示す。コンピューティングデバイス６００は、マザーボード６０２のようなボードを（例えば、筐体６０９に）収容し得る。マザーボード６０２は、限定されないがプロセッサ６０４および少なくとも１つの通信チップ６０６を含む複数の構成要素を含み得る。プロセッサ６０４は、マザーボード６０２に物理的かつ電気的に結合され得る。いくつかの実装形態では、少なくとも１つの通信チップ６０６はまた、マザーボード６０２に物理的かつ電気的に結合され得る。さらなる実装において、通信チップ６０６はプロセッサ６０４の一部であってよい。
【００４７】
コンピューティングデバイス６００はその用途に応じて、マザーボード６０２に物理的および電気的に結合されても、されなくてもよい他のコンポーネントを含み得る。これらの他のコンポーネントは、限定されるものではないが、揮発性メモリ（例えば、ＤＲＡＭ）、不揮発性メモリ（例えば、ＰＣＭ（ＰＣＭ６０８）またはＲＯＭ）、フラッシュメモリ、グラフィクスプロセッサ、デジタル信号プロセッサ、暗号プロセッサ、チップセット、アンテナ、ディスプレイ、タッチスクリーンディスプレイ、タッチスクリーンコントローラ、バッテリ、音声コーデック、ビデオコーデック、電力増幅器、全地球測位システム（ＧＰＳ）デバイス、コンパス、ガイガーカウンタ、加速度計、ジャイロスコープ、スピーカ、カメラ、および（ハードディスクドライブ、コンパクトディスク（ＣＤ）、デジタル多用途ディスク（ＤＶＤ）等のような）大容量ストレージデバイスを含み得る。
【００４８】
様々な実施形態によれば、ＰＣＭ６０８は、本明細書において説明される実施形態に適合し得る。例えば、ＰＣＭ６０８は、本明細書において説明されるように、ＰＣＭデバイス（例えば、図３のＰＣＭデバイス３００）を含み得る。 
【００４９】
通信チップ６０６は、コンピューティングデバイス６００へのおよびコンピューティングデバイス６００からのデータ転送用の無線通信を可能にし得る。「無線」という用語およびその派生語は、非固形媒体を介した変調電磁放射を用いることによりデータを通信し得る回路、デバイス、システム、方法、技術、通信チャネルなどを記述するために使用され得る。この用語は、関連したデバイスがワイヤを含まないことを意味するものではないが、いくつかの実施形態において、ワイヤを含まないことを示唆しない。通信チップ６０６は、限定されるものではないが、Ｗｉ−Ｆｉ（登録商標）（ＩＥＥＥ８０２．１１系統）、ＩＥＥＥ８０２．１６標準規格（例えば、ＩＥＥＥ８０２．１６−２００５修正）、任意の修正、更新、および／または改訂（例えば、アドバンストＬＴＥプロジェクト、ウルトラモバイルブロードバンド（ＵＭＢ）プロジェクト（また「３ＧＰＰ２」と称される）、など）を伴うロングタームエボリューション（ＬＴＥ）プロジェクトを含む米国電気電子技術者協会（ＩＥＥＥ）規格を含む、多数の無線規格またはプロトコルのうちのいずれかを実装し得る。ＩＥＥＥ８０２．１６と互換性のある広帯域無線アクセス（ＢＷＡ）ネットワークは一般にＷｉＭＡＸ（登録商標）ネットワークとして称される。この頭字語はＷｏｒｌｄｗｉｄｅ  Ｉｎｔｅｒｏｐｅｒａｂｉｌｉｔｙ  ｆｏｒ  Ｍｉｃｒｏｗａｖｅ  Ａｃｃｅｓｓを表わし、これはＩＥＥＥ８０２．１６標準規格の準拠性テストおよび相互運用性テストを通過した製品の認証マークである。通信チップ６０６は、グローバルシステムフォーモバイルコミュニケーション（ＧＳＭ（登録商標））、汎用パケット無線サービス（ＧＰＲＳ）、ユニバーサル移動通信システム（ＵＭＴＳ）、高速パケットアクセス（ＨＳＰＡ）、進化型ＨＳＰＡ（Ｅ‐ＨＳＰＡ）、またはＬＴＥネットワークに従って動作し得る。通信チップ６０６は、Ｅｎｈａｎｃｅｄ  Ｄａｔａ  ｆｏｒ  ＧＳＭ（登録商標）  Ｅｖｏｌｕｔｉｏｎ（ＥＤＧＥ）、ＧＳＭ（登録商標）  ＥＤＧＥ無線アクセスネットワーク（ＧＥＲＡＮ）、汎用地上波無線アクセス・ネットワーク（ＵＴＲＡＮ）または次世代型ＵＴＲＡＮ（Ｅ−ＵＴＲＡＮ）に従って動作し得る。通信チップ６０６は、符号分割多重アクセス（ＣＤＭＡ）、時分割多重アクセス（ＴＤＭＡ）、デジタルエンハンスドコードレス電話（ＤＥＣＴ）、進化型データ最適化（ＥＶ−ＤＯ）、それらの派生物に加え、３Ｇ、４Ｇ、５Ｇおよびそれ以降の世代として指定された任意の他の無線プロトコルに従って動作し得る。他の実施形態において、通信チップ６０６は、他の無線プロトコルに従って動作し得る。
【００５０】
コンピューティングデバイス６００は、複数の通信チップ６０６を含み得る。例えば、第１の通信チップ６０６は、Ｗｉ‐Ｆｉ（登録商標）およびＢｌｕｅｔｏｏｔｈ（登録商標）などの近距離無線通信専用であってよく、第２の通信チップ６０６はＧＰＳ、ＥＤＧＥ、ＧＰＲＳ、ＣＤＭＡ、ＷｉＭＡＸ（登録商標）、ＬＴＥ、Ｅｖ‐ＤＯ等のような長距離無線通信専用であってよい。
【００５１】
様々な実装において、コンピューティングデバイス６００は、モバイルコンピューティングデバイス、ラップトップ、ネットブック、ノートブック、ウルトラブック、スマートフォン、タブレット、携帯情報端末（ＰＤＡ）、ウルトラモバイルＰＣ、携帯電話、デスクトップコンピュータ、サーバ、プリンタ、スキャナ、モニタ、セットトップボックス、エンタテイメントコントロールユニット、デジタルカメラ、ポータブル音楽プレーヤ、またはデジタルビデオレコーダであってよい。さらなる実装形態では、コンピューティングデバイス６００は、データを処理する任意の他の電子デバイスであり得る。  例 
【００５２】
様々な実施形態によれば、本開示は、装置を説明する。装置の例１は、複数の相変化メモリ（ＰＣＭ）素子を含み、複数のＰＣＭ素子の複数の個別のＰＣＭ素子は、底部電極層と、底部電極層上に配置されるセレクトデバイス層と、セレクトデバイス層上に配置される中間電極層と、中間電極層上に配置される相変化材料層と、相変化材料層上に配置される上部電極層と、ＩＶ族遷移金属、ＶＩ族遷移金属、炭素（Ｃ）および窒素（Ｎ）を含み、底部電極層と上部電極層との間に配置されるバリア膜とを備える。例２は、例１の装置を含み得、ＩＶ族遷移金属は、チタン（Ｔｉ）を含み、ＶＩ族遷移金属は、タングステン（Ｗ）を含む。例３は、例２の装置を含み得、バリア膜は、１５原子％のＴｉと、２０原子％から３５原子％までのＷとを備える。例４は、例１の装置を含み得、底部電極層、中間電極層および上部電極層は、炭素を備え、セレクトデバイス層および相変化材料層は、カルコゲニド材料を備える。例５は、例１から４のいずれかの装置を含み得、バリア膜は、底部電極層とセレクトデバイス層との間の接合部分に配置される。例６は、例１から４のいずれかの装置を含み得、バリア膜は、セレクトデバイス層と中間電極層との間の接合部分に配置される。例７は、例１から４のいずれかの装置を含み得、バリア膜は、中間電極層と相変化材料層との間の接合部分に配置される。例８は、例１から４のいずれかの装置を含み得、バリア膜は、相変化材料層と上部電極層との間の接合部分に配置される。例９は、例１から４のいずれかの装置を含み得、バリア膜は、底部電極層とセレクトデバイス層との間の接合部分に配置される第１のバリア膜であり、装置はさらに、セレクトデバイス層と中間電極層との間の接合部分に配置され、ＩＶ族遷移金属、ＶＩ族遷移金属、炭素（Ｃ）および窒素（Ｎ）を含む第２のバリア膜を備える。例１０は、例１から４のいずれかの装置を含み得、バリア膜は、中間電極層と相変化材料層との間の接合部分に配置される第１のバリア膜であり、装置はさらに、相変化材料層と上部電極層との間の接合部分に配置され、ＩＶ族遷移金属、ＶＩ族遷移金属、炭素（Ｃ）および窒素（Ｎ）を含む第２のバリア膜を備える。例１１は、例１から４のいずれかの装置を含み得、バリア膜は、底部電極層とセレクトデバイス層との間の接合部分に配置される第１のバリア膜であり、装置はさらに、セレクトデバイス層と中間電極層との間の接合部分に配置され、ＩＶ族遷移金属、ＶＩ族遷移金属、炭素（Ｃ）および窒素（Ｎ）を含む第２のバリア膜と、中間電極層と相変化材料層との間の接合部分に配置され、ＩＶ族遷移金属、ＶＩ族遷移金属、炭素（Ｃ）および窒素（Ｎ）を備える第３のバリア膜と、相変化材料層と上部電極層との間の接合部分に配置され、ＩＶ族遷移金属、ＶＩ族遷移金属、炭素（Ｃ）および窒素（Ｎ）を備える第４のバリア膜とを備える。
【００５３】
様々な実施形態によれば、本開示は、方法を説明する。方法の例１２は、基板を提供する段階と、複数の相変化メモリ（ＰＣＭ）素子を形成する段階とを備え得、複数のＰＣＭ素子の複数の個別のＰＣＭ素子は、底部電極層と、底部電極層上に配置されるセレクトデバイス層と、セレクトデバイス層上に配置される中間電極層と、中間電極層上に配置される相変化材料層と、相変化材料層上に配置される上部電極層と、ＩＶ族遷移金属、ＶＩ族遷移金属、炭素（Ｃ）および窒素（Ｎ）を含み、底部電極層と上部電極層との間に配置されるバリア膜とを備える。例１３は、例１２の方法を含み得、複数のＰＣＭ素子を形成する工程は、基板上に配置されるワード線上に底部電極層を堆積する工程と、底部電極層上にセレクトデバイス層を堆積する工程と、セレクトデバイス層上に中間電極層を堆積する工程と、中間電極層上に相変化材料層を堆積する工程と、相変化材料層上に上部電極層を堆積する工程と、底部電極層、セレクトデバイス層、中間電極層、相変化材料層および上部電極層のうちの１つの上にバリア膜を堆積する工程とを備える。例１４は、例１３の方法を含み得、バリア膜を堆積する工程は、物理的気相成長法（ＰＶＤ）または原子層堆積法（ＡＬＤ）によって実行される。例１５は、例１３−１４のいずれかの方法を含み得、ＩＶ族遷移金属は、チタン（Ｔｉ）を備え、ＶＩ族遷移金属は、タングステン（Ｗ）を備える。例１６は、例１５の方法を含み得、バリア膜は、１５原子％までのＴｉと、２０原子％から３５原子％までのＷとを備える。
【００５４】
様々な実施形態によれば、本開示は、システム（例えば、コンピューティングデバイス）を説明する。システムの例１７は、回路基板と、回路基板と結合したダイとを備えるシステムであって、ダイは、複数の相変化メモリ（ＰＣＭ）素子を備え、複数のＰＣＭ素子の複数の個別のＰＣＭ素子は、底部電極層と、底部電極層上に配置されるセレクトデバイス層と、セレクトデバイス層上に配置される中間電極層と、中間電極層上に配置される相変化材料層と、相変化材料層上に配置される上部電極層と、ＩＶ族遷移金属、ＶＩ族遷移金属、炭素（Ｃ）および窒素（Ｎ）を含み、底部電極層と上部電極層との間に配置されるバリア膜とを備える。例１８は、例１７のシステムを含み得、ＩＶ族遷移金属は、チタン（Ｔｉ）を含み、ＶＩ族遷移金属は、タングステン（Ｗ）を含む。例１９は、例１７のシステムを含み得、底部電極層、中間電極層および上部電極層は、炭素を含み、セレクトデバイス層および相変化材料層は、カルコゲニド材料を含む。例２０は、例１７−１９のいずれかに記載のシステムを含く、システムは、回路基板に結合されるアンテナ、ディスプレイ、タッチスクリーンディスプレイ、タッチスクリーンコントローラ、バッテリ、音声コーデック、ビデオコーデック、電力増幅器、全地球測位システム（ＧＰＳ）デバイス、コンパス、ガイガーカウンタ、加速度計、ジャイロスコープ、スピーカ、またはカメラの１または複数を含むモバイルコンピューティングデバイスである。 
【００５５】
様々な実施形態は、上述の結合的な形（および）で説明される複数の実施形態のうち、代替的な（または）複数の実施形態を含む（例えば、「および」は、「および／または」であってよい）、複数の上述された実施形態の任意の適切な組み合わせを含み得る。
【００５６】
さらに、いくつかの実施形態は１または複数の製造物（例えば、非一時的コンピュータ可読媒体）を含く、１または複数の製造物は、実行時に上述された実施形態のいずれかによる動作をもたらす当該製造物に格納された複数の命令を有する。さらに、上述された実施形態は、上記の実施形態の様々な動作を実行する任意の適切な手段を有する装置またはシステムを含み得る。
【００５７】
要約書の記載内容を含め、例示的な実装による上記説明は網羅的なものを意図しておらず、または本開示による実施形態を開示された形態そのものに限定することを意図していない。本発明の特定の実装および例が例示目的のために本明細書に説明されているものの、当業者が想起するように、様々な等価な変更を本開示の範囲内でなし得る。
【００５８】
これらの変更は、上記詳細な説明を考慮して、本開示の実施形態に対して行われ得る。以下の特許請求の範囲において用いられる用語は、本開示の様々な実施形態を、明細書および特許請求の範囲に開示された特定の実装に限定して解釈されるべきでない。むしろ、その範囲は、以下の特許請求の範囲によってのみ決定され、請求項の解釈として確立された原則に従って解釈されるべきである。
【図１】
0006657529.tif 000002
【図２】
0006657529.tif 000003
【図３】
0006657529.tif 000004
【図４Ａ】
0006657529.tif 000005
【図４Ｂ】
0006657529.tif 000006
【図４Ｃ】
0006657529.tif 000007
【図４Ｄ】
0006657529.tif 000008
【図４Ｅ】
0006657529.tif 000009
【図５】
0006657529.tif 000010
【図６】
0006657529.tif 000011