(57)【特許請求の範囲】
【請求項１】
発光素子と、
検知対象物からの反射光によるフォトン入射に対して同期するパルスを出力するフォトンカウント型の第１受光部と、
センサパッケージ内部の反射光によるフォトン入射に対して同期するパルスを出力する、上記第１受光部より上記発光素子に近く配置されたフォトンカウント型の第２受光部と、
上記第１受光部からのパルス出力と基準クロックとを入力する第１ＤＬＬ回路及び上記第２受光部からのパルス出力と上記基準クロックとを入力する第２ＤＬＬ回路を含む、空間光路上の距離に相当する時間差を抽出する時間差抽出回路と、
上記第１ＤＬＬ回路に初期位相値を与える初期設定回路と、を備え、
上記初期設定回路は、上記基準クロックの各周期をそれぞれｎ（ｎは２以上の整数）等分した第１領域から第ｎ領域の領域内に、上記第１ＤＬＬ回路の初期位相値を与える手段と、上記第１領域から上記第ｎ領域における上記第１受光部からのパルス出力の数をカウントするカウンタと、上記カウントの比較器とを備え、
上記第１領域から上記第ｎ領域の中でカウンタ値が最大となる領域を上記比較器で特定し、上記特定した領域の中心位置に上記第１受光部が受ける上記検知対象物からの反射光の受光波形の中心がある場合に相当する位相値を、上記初期位相値とする為の位相設定用パルス信号を生成し、上記第１ＤＬＬ回路に与え、
上記カウンタ値が最大となる領域において、周期的にＨｉｇｈ電圧となる信号を、上記位相設定用パルス信号として、パルス幅増加回路に出力し、
上記パルス幅増加回路は、上記位相設定用パルス信号の幅に所定の幅を加えた信号を上記第１ＤＬＬ回路に出力することにより、上記特定した領域に上記第１ＤＬＬ回路を収束動作させることを特徴とする光センサ。
【請求項２】
測定周期は、初期位相データ取得期間と、初期位相収束期間と、実測定期間とを含み、
上記初期位相データ取得期間においては、上記初期設定回路が、上記第１領域から上記第ｎ領域の中でカウンタ値が最大となる領域を上記比較器で特定し、
上記初期位相収束期間においては、上記初期設定回路が、上記特定した領域に上記第１ＤＬＬ回路を収束動作させることを特徴とする請求項１に記載の光センサ。
【請求項３】
発光素子と、
検知対象物からの反射光によるフォトン入射に対して同期するパルスを出力するフォトンカウント型の第１受光部と、
センサパッケージ内部の反射光によるフォトン入射に対して同期するパルスを出力する、上記第１受光部より上記発光素子に近く配置されたフォトンカウント型の第２受光部と、
上記第１受光部からのパルス出力と基準クロックとを入力する第１ＤＬＬ回路及び上記第２受光部からのパルス出力と上記基準クロックとを入力する第２ＤＬＬ回路を含む、空間光路上の距離に相当する時間差を抽出する時間差抽出回路と、
上記第１ＤＬＬ回路に初期位相値を与える初期設定回路と、を備え、
上記初期設定回路は、上記基準クロックの各周期をそれぞれｎ（ｎは２以上の整数）等分した第１領域から第ｎ領域の領域内に、上記第１ＤＬＬ回路の初期位相値を与える手段と、上記第１領域から上記第ｎ領域における上記第１受光部からのパルス出力の数をカウントするカウンタと、上記カウントの比較器とを備え、上記第１領域から上記第ｎ領域の中でカウンタ値が最大となる領域を上記比較器で特定し、上記特定した領域を、上記初期位相値として、上記第１ＤＬＬ回路に与える際に、上記カウンタ値が最大となる領域において、周期的にＨｉｇｈ電圧となる信号を、位相設定用パルス信号として、パルス幅増加回路に出力し、
上記パルス幅増加回路は、上記位相設定用パルス信号の幅に所定の幅を加えた信号を上記第１ＤＬＬ回路に出力することにより、上記特定した領域に上記第１ＤＬＬ回路を収束動作させることを特徴とする光センサ。
【請求項４】
測定周期は、初期位相データ取得期間と、初期位相収束期間と、実測定期間とを含み、
上記初期位相データ取得期間においては、上記初期設定回路が、上記第１領域から上記第ｎ領域の中でカウンタ値が最大となる領域を上記比較器で特定し、
上記初期位相収束期間においては、上記初期設定回路が、上記特定した領域に上記第１ＤＬＬ回路を収束動作させることを特徴とする請求項３に記載の光センサ。
【請求項５】
上記初期設定回路は、上記基準クロックの各周期をそれぞれ（ｋ／ｍ）等分（ｋ／ｍ≧２かつｍ≧２、ｋ／ｍ及びｍは整数である）した第１領域から第ｋ／ｍ領域における、上記第１受光部からのパルス出力の数をカウントするカウンタのカウンタ値結果より、カウンタ値が最大となる領域を上記比較器で特定し、
続けて上記カウンタ値が最大となる領域内をさらにｍ等分した第１領域から第ｍ領域における、上記第１受光部からのパルス出力の数をカウントするカウンタのカウンタ値結果より、カウンタ値が最大となる領域を上記比較器で特定することを特徴とする請求項１から４の何れか１項に記載の光センサ。
【請求項６】
上記請求項１から５の何れか１項に記載の光センサを備えていることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光センサ及び光センサを内蔵した電子機器に関する。
【背景技術】
【０００２】
従来から、光通信や飛行時間計測（ＴＯＦ）において、微弱光を高速に検出する受光素子として、フォトダイオードの雪崩増幅（アバランシェ）効果を利用したアバランシェフォトダイオードが用いられている。アバランシェフォトダイオードは、降伏電圧（ブレークダウン電圧）未満の逆バイアス電圧を印加すると、リニアモードとして動作し、受光量に対して正の相関を有するように出力電流が変動する。一方、アバランシェフォトダイオードは、降伏電圧以上の逆バイアス電圧を印加すると、ガイガーモードとして動作する。ガイガーモードのアバランシェフォトダイオードは、単一フォトンの入射であってもアバランシェ現象を起こすので、大きな出力電流が得られる。このため、ガイガーモードのアバランシェフォトダイオードは、シングルフォトンアバランシェダイオード（ＳＰＡＤ：Single Photon Avalanche Diode）と呼ばれる。【０００３】
ガイガーモードのアバランシェフォトダイオードに対し、クエンチング抵抗を直列に加えることで、フォトン入射に対して同期するパルス出力を得ることができる。このような回路は、図１４に示すように、フォトダイオードＰＤ１４と、アクティブクエンチング抵抗Ｒ１４（ＭＯＳトランジスタの抵抗成分）と、バッファーＢＵＦ１４とで構成される。ここで、フォトダイオードＰＤ１４はガイガーモードのアバランシェフォトダイオードであり、降伏電圧以上のバイアス電圧印加において、単一フォトンの入射に対してアバランシェ現象を起こし電流が流れる。そして、フォトダイオードＰＤ１４に直列で接続されているアクティブクエンチング抵抗Ｒ１４に電流が流れることで、アクティブクエンチング抵抗Ｒ１４の端子間電圧が増加し、それに伴いフォトダイオードＰＤ１４のバイアス電圧が降下し、アバランシェ現象は停止する。アバランシェ現象による電流が無くなるとアクティブクエンチング抵抗Ｒ１４の端子間電圧が低下し、フォトダイオードＰＤ１４には再び降伏電圧以上のバイアス電圧が印加される状態に戻る。バッファーＢＵＦ１４により、フォトダイオードＰＤ１４とアクティブクエンチング抵抗Ｒ１４間の電圧変化はフォトン入射に対して同期するパルス出力として取り出される。【０００４】
特許文献１には、上述したシングルフォトンアバランシェダイオード（ＳＰＡＤ）を用いて、発光素子からの反射光と直接光をそれぞれ別の２つのＤｅｌａｙ  Ｌｏｃｋｅｄ  Ｌｏｏｐ回路（ＤＬＬ回路）に入力し、この２つのＤＬＬ回路の出力パルス間の位相遅延量をデジタル値に変換する距離測定方法が開示されている。【０００５】
特許文献２には、飛行時間計測（ＴＯＦ）方式のセンサにおいて、高速かつ高精度に距離測定を実現する距離測定方法が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】米国特許公開２０１４／０２３１６３１（２０１４年８月２１日公開）
【特許文献２】日本国公開特許公報「特開２００１−１０８７４７号」公報（２００１年４月２０日公開）
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記特許文献１に開示されている距離測定方法においては、検知対象物の空間光路上の距離に相当する遅延量を持って発生するパルス出力位置にＤＬＬ回路の位相を収束させるので、高精度な測定結果を得る為には、シングルフォトンアバランシェダイオードから一定数のパルス出力を得る必要があるが、検知対象物が遠い場合や反射率が低い場合において、シングルフォトンアバランシェダイオードのパルス発生率は低くなるため、多数のパルスを得るには、長い測定時間が必要になるという問題がある。また、測定時間が短く、得られるパルス数が少ない場合、収束位置まで到達できないことや測定毎に距離値がバラつくことがあり精度が低下するという問題がある。【０００８】
上記特許文献２に開示されている距離測定方法においては、事前に、送信時点（距離０の位置）での受光量、送信光量、増幅率などの複数の動作条件をメモリーしておき、測定時には受光時点（検知対象物までの空間光路上の距離）のデータのみ取得し、似通った状況の送信時点の動作条件をメモリーから選び、受光時点と、メモリーから選んだ送信時点の２つのデータから距離を算出する。
【０００９】
以上のように、上記特許文献２に開示されている距離測定方法においては、事前に測定した結果を利用することから、短時間で、発光素子や回路内制御信号の遅延量バラつきを無くすことができるが、メモリー結果を利用しても、受光時点（検知対象物までの空間光路上の距離）の特定を早めることはできない為、検知対象物が遠い場合や反射率が低い場合において、精度を得る為にはやはり、一定数の取得データが必要であり、長い測定時間が必要となる。【００１０】
したがって、その精度を維持したまま、測定時間を短縮することができる光センサが強く求められている。【００１１】
本発明は、上記の問題点に鑑みてなされたものであり、その精度を維持したまま、測定時間を短縮することができる光センサを提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記の課題を解決するために、本発明の一態様に係る光センサは、発光素子と、検知対象物からの反射光によるフォトン入射に対して同期するパルスを出力するフォトンカウント型の第１受光部と、センサパッケージ内部の反射光によるフォトン入射に対して同期するパルスを出力する、上記第１受光部より上記発光素子に近く配置されたフォトンカウント型の第２受光部と、上記第１受光部からのパルス出力と基準クロックとを入力する第１ＤＬＬ回路及び上記第２受光部からのパルス出力と上記基準クロックとを入力する第２ＤＬＬ回路を含む、空間光路上の距離に相当する時間差を抽出する時間差抽出回路と、上記第１ＤＬＬ回路に初期位相値を与える初期設定回路と、を備え、上記初期設定回路は、上記基準クロックの各周期をそれぞれｎ（ｎは２以上の整数）等分した第１領域から第ｎ領域の領域内に、上記第１ＤＬＬ回路の初期位相値を与える手段と、上記第１領域から上記第ｎ領域における上記第１受光部からのパルス出力の数をカウントするカウンタと、上記カウントの比較器とを備え、上記第１領域から上記第ｎ領域の中でカウンタ値が最大となる領域を上記比較器で特定し、上記特定した領域の中心位置に上記第１受光部が受ける上記検知対象物からの反射光の受光波形の中心がある場合に相当する位相値を、上記初期位相値とする為の位相設定用パルス信号を生成し、上記第１ＤＬＬ回路に与え、上記カウンタ値が最大となる領域において、周期的にＨｉｇｈ電圧となる信号を、上記位相設定用パルス信号として、パルス幅増加回路に出力し、上記パルス幅増加回路は、上記位相設定用パルス信号の幅に所定の幅を加えた信号を上記第１ＤＬＬ回路に出力することにより、上記特定した領域に上記第１ＤＬＬ回路を収束動作させることを特徴としている。
【００１３】
上記の課題を解決するために、本発明の一態様に係る光センサは、発光素子と、検知対象物からの反射光によるフォトン入射に対して同期するパルスを出力するフォトンカウント型の第１受光部と、センサパッケージ内部の反射光によるフォトン入射に対して同期するパルスを出力する、上記第１受光部より上記発光素子に近く配置されたフォトンカウント型の第２受光部と、上記第１受光部からのパルス出力と基準クロックとを入力する第１ＤＬＬ回路及び上記第２受光部からのパルス出力と上記基準クロックとを入力する第２ＤＬＬ回路を含む、空間光路上の距離に相当する時間差を抽出する時間差抽出回路と、上記第１ＤＬＬ回路に初期位相値を与える初期設定回路と、を備え、上記初期設定回路は、上記基準クロックの各周期をそれぞれｎ（ｎは２以上の整数）等分した第１領域から第ｎ領域の領域内に、上記第１ＤＬＬ回路の初期位相値を与える手段と、上記第１領域から上記第ｎ領域における上記第１受光部からのパルス出力の数をカウントするカウンタと、上記カウントの比較器とを備え、上記第１領域から上記第ｎ領域の中でカウンタ値が最大となる領域を上記比較器で特定し、上記特定した領域を、上記初期位相値として、上記第１ＤＬＬ回路に与える際に、上記カウンタ値が最大となる領域において、周期的にＨｉｇｈ電圧となる信号を、位相設定用パルス信号として、パルス幅増加回路に出力し、上記パルス幅増加回路は、上記位相設定用パルス信号の幅に所定の幅を加えた信号を上記第１ＤＬＬ回路に出力することにより、上記特定した領域に上記第１ＤＬＬ回路を収束動作させることを特徴とする光センサ。
【発明の効果】
【００１４】
本発明の一態様によれば、その精度を維持したまま、測定時間を短縮することができる光センサを実現できる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施形態１に係る光センサの回路構成を示す図である。
【図２】第１受光部及び第２受光部の回路構成を示す図である。
【図３】第１ＤＬＬ回路及び第２ＤＬＬ回路のブロック図である。
【図４】図３に示す第１ＤＬＬ回路の動作を説明するための波形図である。
【図５】本発明の実施形態１に係る光センサの動作状態を説明するための図である。
【図６】本発明の実施形態１に係る光センサに備えられた初期設定回路の動作を説明するための図である。
【図７】本発明の実施形態１に係る光センサに備えられた初期設定回路におけるカウンタ値のヒストグラムである。
【図８】初期位相収束期間における第１ＤＬＬ回路の動作を説明するための波形図である。
【図９】第１ＤＬＬ回路内の電圧制御遅延回路特性を示す図である。
【図１０】本発明の実施形態２に係る光センサの回路構成を示す図である。
【図１１】本発明の実施形態２に係る光センサにおいて、初期位相収束期間における第１ＤＬＬ回路の動作を説明するための波形図である。
【図１２】本発明の実施形態２に係る光センサにおいて、第１ＤＬＬ回路の動作を説明するための波形図である。
【図１３】本発明の実施形態３に係る光センサに備えられた初期設定回路の動作を説明するための図である。
【図１４】アバランシェフォトダイオードを含むフォトンカウンティング回路構成を示す図である。
【発明を実施するための形態】
【００１６】
〔実施形態１〕
以下、本発明の実施の形態について、詳細に説明する。
【００１７】
（光センサの概要）
図１は、本発明の実施形態１に係る光センサ１０１の回路構成を示す図である。
【００１８】
光センサ１０１は、測定すべき信号光の入射に対してパルスを出力する、すなわち、検知対象物Ｓからの反射光によるフォトン入射に対して同期するパルスを出力する、フォトンカウント型の第１受光部１１と、並行して測定すべき参照光に対してパルスを出力する、すなわち、センサパッケージ内部の反射光（直接光を含む）によるフォトン入射に対して同期するパルスを出力する、第１受光部１１より発光素子１５に近く配置されたフォトンカウント型の第２受光部１２と、ドライバ回路１４に基準パルス（ＴＸ）を与え、また時間差抽出回路１６に基準クロック（ＣＬＫ）を与える基準パルス生成回路１３と、発光素子１５をパルス駆動するドライバ回路１４と、発光素子１５と、第１受光部１１及び第２受光部１２からのパルス出力の時間差を抽出する時間差抽出回路１６とを含む。
【００１９】
上記構成の光センサ１０１では、以下のようにして、検知対象物Ｓ（反射物）までの距離を求める。すなわち、発光素子１５からパルス光が照射され、検知対象物Ｓからの反射光が第１受光部１１に、センサパッケージ内部からの反射光（直接光を含む）が第２受光部１２に入射されると、光量に応じた頻度で、第１受光部１１と第２受光部１２からパルスが出力される。このパルス出力は、空間光路上の距離の差分に相当する時間差を持つパルス出力として時間差抽出回路１６に入力される。第２受光部１２から出力されるパルス出力は空間光路上の距離がほぼ０とみなすことができるので、時間差抽出回路１６は、この２入力（第１受光部１１のパルス出力、第２受光部１２のパルス出力）と、基準パルス生成回路１３から出力される基準クロック（ＣＬＫ）とを用いて空間光路上の距離に相当する時間差を抽出し、検知対象物Ｓ（反射物）までの距離を求める。また、発光素子１５からの受光に対して、第１受光部１１、第２受光部１２からのパルス出力は発光幅内でランダムに発生するため、時間差抽出回路１６にはＤｅｌａｙ  Ｌｏｃｋｅｄ  Ｌｏｏｐ回路である第１ＤＬＬ回路１７と第２ＤＬＬ回路１８とを使用し、第１ＤＬＬ回路１７に関して、時間差抽出回路１６内の初期設定回路１９で初期位相値を設定した後、それぞれ第１受光部１１、第２受光部１２の受光幅の中心に第１ＤＬＬ回路１７及び第２ＤＬＬ回路１８の出力をロックさせることで時間差を抽出する。
【００２０】
（第１受光部１１、第２受光部１２の概要）
図２は、第１受光部１１及び第２受光部１２の回路構成を示す図である。
【００２１】
ここでは、第１受光部１１と第２受光部１２の構成は同じであるので、第１受光部１１を例に説明する。
【００２２】
第１受光部１１は、図２に示すように、フォトダイオードＰＤ１、アクティブクエンチング抵抗Ｒ１（ＭＯＳトランジスタの抵抗成分）、バッファーＢＵＦ１で構成されたＣＥＬＬを複数（ＣＥＬＬ１〜７）有しており、本実施形態においては７個であるが、これに限定されることはない。
【００２３】
フォトダイオードＰＤ１は、ガイガーモードのアバランシェフォトダイオードであり、アクティブクエンチング抵抗Ｒ１と、バッファーＢＵＦ１とにより、入射光量をパルス出力として取り出される。第１受光部１１のＣＥＬＬ１〜７の出力パルスは、パルス幅整形回路２１・２２・２３・２４を通過し、パルス幅が一定時間幅（ｔｏｃ）に整形された後、図１に図示されているＯＲ１でＯＲ演算が行われる。
【００２４】
（第１ＤＬＬ回路及び第２ＤＬＬ回路の構成）
図３は、時間差抽出回路１６に備えられた第１ＤＬＬ回路１７及び第２ＤＬＬ回路１８のブロック図である。
【００２５】
第１ＤＬＬ回路１７と第２ＤＬＬ回路１８とは、同じ構成であるので、以下では、第１ＤＬＬ回路１７について説明する。
【００２６】
第１ＤＬＬ回路１７は、図３に示すように、位相検出器２５と、電圧制御遅延回路２６と、電圧制御遅延回路２６の制御電圧を保持する容量素子ＣＤＬＬとを有し、ＡＮＤ２による演算により、（Ｅ）ＤＬＬ１＿ＰＵＬＳＥ＝１、（Ｄ）ＳＰＡＤ＿ＳＧ１＝１の時に（Ｂ）＝１となり、図３に図示されている（Ｂ）＝１の時に閉じるスイッチ素子が閉じることにより、電流ＩＢが容量ＣＤＬＬに流れる。一方、ＡＮＤ１とＩＮＶ１の演算により、（Ｅ）ＤＬＬ１＿ＰＵＬＳＥ＝０、（Ｄ）ＳＰＡＤ＿ＳＧ１＝１の時に（Ａ）＝１となり、図３に図示されている（Ａ）＝１の時に閉じるスイッチ素子が閉じることにより、電流ＩＡが容量ＣＤＬＬから流れる。
【００２７】
上述の動作によって電圧制御遅延回路２６の入力電圧がＣＤＬＬの電圧により決まり、（Ｃ）基準クロック（ＣＬＫ）がｔｄｅｌａｙ分遅延したクロックがＤＦＦ１に入力される。ＤＦＦ１の負出力がＤＦＦ１のＤに入力されることにより、（Ｃ）基準クロック（ＣＬＫ）周波数の１／２周波数でＤｕｔｙが５０％の（Ｅ）ＤＬＬ１＿ＰＵＬＳＥとなる。Ｄｕｔｙが５０％になることによって、（Ｄ）ＳＰＡＤ＿ＳＧ１に発光素子１５起因の受光以外の外乱光成分が一様に入っている場合、十分な時間積分では電流ＩＡ＝ＩＢとなるため、外乱光成分を除去できる。なお、時間差抽出回路１６内の第２ＤＬＬ回路１８についても第１ＤＬＬ回路１７の構成と同様である。
【００２８】
（第１ＤＬＬ回路及び第２ＤＬＬ回路の動作）
ここでは、第１ＤＬＬ回路１７の動作と第２ＤＬＬ回路１８の動作とは同じであるので、第１ＤＬＬ回路１７の動作を例に説明する。
【００２９】
図４は、図３に示す第１ＤＬＬ回路１７の動作を説明するための波形図である。
【００３０】
図４に示すように、第１受光部１１が受光したときの波形（受光波形）に対して、ランダムに発生したＳＰＡＤ＿ＳＧ１の波形を積分した波形（図４中のＳＰＡＤ＿ＳＧ１の積分表示）が等しく２分される位置に、ＤＬＬ１＿ＰＵＬＳＥの立ち上がりエッジが来た場合に、図４中のＩＢ積分表示におけるＩＢの積分値と図４中のＩＡ積分表示におけるＩＡの積分値が一致するため、この状態がロック状態となる。
【００３１】
（光センサの動作）
図５は、光センサ１０１の動作状態を説明するための図である。
【００３２】
図５の（ａ）に図示されているように、光センサ１０１が測定を行う際の１周期は、初期位相データ取得期間と、初期位相収束期間と、実測定期間とを含み、上記初期位相データ取得期間の後に上記初期位相収束期間があり、上記初期位相収束期間の後に上記実測定期間がある。
【００３３】
図５の（ｂ）に図示されているように、光センサ１０１の測定は周期的に行われ、上記初期位相データ取得期間と、上記初期位相収束期間と、上記実測定期間とは毎周期繰り返される。
【００３４】
距離を測定する上記実測定期間の前であって、上記初期位相収束期間より前の期間である上記初期位相データ取得期間においては、詳しくは後述するが、基準クロック（ＣＬＫ）の各周期をｎ等分（ｎ≧２、ｎは整数）した各領域（本実施形態においては、ｎ＝４であり、第１領域から第４領域）における、第１受光部１１からのパルス出力の数をカウントする。
【００３５】
また、距離を測定する上記実測定期間の前であって、上記初期位相データ取得期間より後の期間である上記初期位相収束期間においては、詳しくは後述するが、第１ＤＬＬ回路１７の初期位相値を設定する。
【００３６】
（初期位相データ取得期間の説明）
以下、図６及び図７に基づいて、初期位相データ取得期間について説明する。
【００３７】
図６は、図１に図示した光センサ１０１に備えられた初期設定回路１９の動作を説明するための図である。
【００３８】
図１に図示した光センサ１０１に備えられた基準パルス生成回路１３は、初期位相データ取得期間において、基準パルス（ＴＸ）をドライバ回路１４に与え、発光素子１５を実測定期間と同様にパルス発光させる。なお、基準パルス生成回路１３がドライバ回路１４に出力する基準パルス（ＴＸ）と、基準パルス生成回路１３が時間差抽出回路１６に出力する基準クロック（ＣＬＫ）とは、同一であってもよく、本実施形態においては、基準パルス（ＴＸ）と基準クロック（ＣＬＫ）とは、同一信号を用いている。
【００３９】
図６に図示されているように、第１受光部１１の受光波形は、基準パルス（ＴＸ）の受信遅延による発光素子１５の発光遅延と、発光素子１５からの光が検知対象物Ｓから跳ね返って戻るまでの空間光路上の距離に相当する遅延がある為、基準クロック（ＣＬＫ）に対して一定時間遅れた波形になる。
【００４０】
基準パルス生成回路１３から得られる、基準クロック（ＣＬＫ）と同一信号である基準パルス（ＴＸ）の各周期（第１周期・第２周期・第３周期・第４周期・・・）を４等分した各領域（第１領域〜第４領域）において、第１領域がＨｉｇｈ電圧になるＴ１波形と、第２領域がＨｉｇｈ電圧になるＴ２波形と、第３領域がＨｉｇｈ電圧になるＴ３波形と、第４領域がＨｉｇｈ電圧になるＴ４波形とを用い、各領域における、第１受光部１１からの出力パルス（ＳＰＡＤ＿ＳＧ１）をＣｏｕｎｔｅｒ１〜４でカウントする。
【００４１】
図６における第１周期及び第３周期においては、第１受光部１１からの出力パルス（ＳＰＡＤ＿ＳＧ１）は、第１受光部１１の受光波形に同期したパルス（発光素子１５による検知対象物Ｓからの反射光によるパルス）が得られるが、図６における第２周期及び第４周期においては、外乱光や熱的に発生したキャリアにより発生する、第１受光部１１からの出力パルス（ＳＰＡＤ＿ＳＧ１）が、第１受光部１１の受光波形に同期しないノイズパルスも含まれる。
【００４２】
図７は、光センサ１０１に備えられた初期設定回路１９におけるカウンタ値のヒストグラムである。
【００４３】
図示されているように、このヒストグラムは、初期位相データ取得期間における第１〜４領域の各々におけるカウンタ値を示す。初期設定回路１９は、上記カウントの比較器を備え、各領域の中でカウント値が最大となる領域を特定している。
【００４４】
第１受光部１１の受光波形に同期したパルスとノイズパルスと区別することはできないが、ノイズパルスは、受光波形が得られる領域、得られない領域共に、各領域に均等に発生するのに対し、受光波形に同期したパルスは、受光波形が得られる領域のみに発生する為、カウンタ値が最大値となる領域が、受光波形の位置に最も近い領域とわかる。本実施形態においては、カウンタ値が最大値となる領域は第２領域であるので、詳しくは後述する初期位相収束期間において、第２領域に第１ＤＬＬ回路１７の初期位相を合わせる。
【００４５】
なお、本実施形態においては、図５の（ａ）及び図５の（ｂ）に図示する１周期中の初期位相データ取得期間は約２ｍｓで、第１受光部１１の受光波形はその周期が１５ｎｓであり、期位相データ取得期間には、約１３３０００周期が含まれる。
【００４６】
図６においては説明の為、第１受光部１１からの出力パルス（ＳＰＡＤ＿ＳＧ１）の波形発生頻度を多く書いており、実際に受光波形に同期して発生するパルス発生数は、検知対象物Ｓとの距離に依存するが、２ｍｓの初期位相データ取得期間において数千カウント程度の発生数になる。
【００４７】
（初期位相収束期間の説明）
初期設定回路１９は、初期位相収束期間において、初期位相データ取得期間で得た第１受光部１１の受光波形の位置に最も近い領域（本実施形態においては第２領域）に対して、その領域でＨｉｇｈ電圧になるＴ１〜Ｔ４のいずれかの波形（本実施形態においてはＴ２）を、位相設定用パルス信号として第１ＤＬＬ回路１７に出力し、第１ＤＬＬ回路１７を第１受光部１１の受光波形の位置に最も近い領域に収束動作させる（具体的に、図３において、位相設定用パルス信号は（Ｄ）ＳＰＡＤ＿ＳＧ１に入力される）。
【００４８】
図８は、初期位相収束期間における第１ＤＬＬ回路１７の動作を説明するための波形図である。
【００４９】
図示されているように、選択されたＴ１〜Ｔ４の何れかの波形（本実施形態においてはＴ２）が、等しく２分される位置に、ＤＬＬ１＿ＰＵＬＳＥの立ち上がりエッジが来た場合に、図８中のＩＢ積分表示におけるＩＢの積分値と図８中のＩＡ積分表示におけるＩＡの積分値が一致するため、この状態がロック状態となる。
【００５０】
この動作により、第１ＤＬＬ回路１７の初期位相値は、第１受光部１１の受光波形に近い位置、すなわち、発光素子１５による検知対象物Ｓからの反射光によるパルス発生領域に近い位置に設定される。
【００５１】
これにより実測定期間においては、第１ＤＬＬ回路１７の位相が近くまで合った状態から始められ、実測定期間内において、図３に図示されているようにＰｈａｓｅＤｅｔｅｃｔｏｒ出力電圧値の変化量が少なくなる。
【００５２】
図９は、初期位相データ取得期間において第２領域のカウンタ値が最も大きかった場合の第１ＤＬＬ回路１７内の電圧制御遅延回路特性を示す図である。
【００５３】
図９に示すように、実測定期間開始時のＰｈａｓｅＤｅｔｅｃｔｏｒ出力電圧値（第２領域の中央位置）から、実測定期間における最終位相収束位置、すなわち、発光素子１５からの光が検知対象物Ｓから跳ね返って戻るまでの空間光路上の距離に相当する遅延位置（図４のＤＬＬ＿ＰＵＬＳＥ１がＳＰＡＤ＿ＳＧ１の積分表示を等しく２分する位置）までの変化量が小さく、短い時間で到達することができる為、精度を落とすことなく測定時間を短縮することが可能となる。
【００５４】
また、図５に示すように、毎周期初期位相データを取得することで、常に実測定期間の直前に初期位相を決定できることから、測定毎に距離が変化する、動きのある検知対象物Ｓに対しても、測定時間の短縮が可能である。
【００５５】
〔実施形態２〕
本発明の他の実施形態について説明すれば、以下のとおりである。なお、説明の便宜上、実施形態１にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
【００５６】
図１０は、光センサ２０２の回路構成を示す図である。
【００５７】
なお、本実施形態においても、実施形態１と同様に、基準クロック（ＣＬＫ）の各周期を４等分した第１領域から第４領域における、第１受光部１１からのパルス出力の数をカウントする場合を一例に挙げて説明するが、これに限定されることはなく、基準クロック（ＣＬＫ）の各周期をｎ等分（ｎ≧２、ｎは整数）すればよい。
【００５８】
光センサ２０２は、パルス幅増加回路３０を備えている点において、実施形態１で既に説明した光センサ１０１とは異なる。
【００５９】
図示されているように、初期設定回路１９からの位相設定用パルス信号の出力は、パルス幅増加回路３０に入力される。
【００６０】
図１１は、光センサ２０２において、初期位相収束期間における第１ＤＬＬ回路１７の動作を説明するための波形図である。
【００６１】
図示されているように、初期位相収束期間においては、初期位相データ取得期間の結果によって選択された、パルス幅ｔｐを有するＴ１〜Ｔ４の何れかの波形は、位相設定用パルス信号として、初期設定回路１９からパルス幅増加回路３０に入力される。
【００６２】
パルス幅増加回路３０においては、第１受光部１１及び第２受光部１２にあるパルス整形回路２１・２２・２３・２４によって得られるパルス幅ｔｏｃ（図２参照）と同じ幅だけ増加し、パルス幅（ｔｐ＋ｔｏｃ）となった後、第１ＤＬＬ回路１７に入力され、増加したパルス幅の波形が等しく２分される位置に、ＤＬＬ１＿ＰＵＬＳＥの立ち上がりエッジが来た場合に、図１１中のＩＢ積分表示におけるＩＢの積分値と図１１中のＩＡ積分表示におけるＩＡの積分値が一致するため、この状態がロック状態となる。
【００６３】
図示されているように、パルス幅増加回路３０が無い場合（上述した実施形態１）に比べ、ＤＬＬ１＿ＰＵＬＳＥは（１／２）×ｔｏｃ後ろにずれた位置に位相が収束する。
【００６４】
初期位相データ取得期間のカウント値より、例えば、第２領域が最も第１受光部の受光波形に近い位置と判定された場合、受光波形の正確な位置までは分からない為、受光波形の中心位置は第２領域の中心と仮定するのが、もっとも実際位置からの誤差が少なくなる。
【００６５】
図１２は、光センサ２０２に備えられた第１ＤＬＬ回路１７の動作を説明するための波形図である。
【００６６】
図示されているように、第１受光部１１の受光波形が第２領域の中心にあった場合、ＤＬＬ１＿ＰＵＬＳＥの波形は第２領域中心（＝受光波形の推定位置の中心）から（１／２）×ｔｏｃ後ろにずれた位置に位相が収束することになり、図１１に図示した位相設定用パルス信号（選択されたＴ１〜Ｔ４いずれかの波形）の出力に対しパルス幅増加回路３０を用いてパルス幅（ｔｐ＋ｔｏｃ）に増加させた波形を、第１ＤＬＬ回路１７に入力した場合の位相収束位置と一致することから、実施形態１で説明した光センサ１０１よりも第１ＤＬＬ回路１７の初期位相の位置を最適化できている。
【００６７】
〔実施形態３〕
本発明の他の実施形態について、説明すれば、以下のとおりである。なお、説明の便宜上、実施形態１及び２にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
【００６８】
本実施形態の構成は、初期位相データ取得期間において使用するカウンタの数を低減する構成である。
【００６９】
上述した実施形態１及び２の場合は、初期位相データ取得期間において使用する、初期設定回路１９に備えられたカウンタの数が４個である場合を一例に挙げて説明したが、本実施形態においては、初期設定回路１９に備えられたカウンタの数が２個である場合を一例に挙げて説明する。
【００７０】
図１３は、本実施形態に係る光センサに備えられた初期設定回路１９の動作を説明するための図である。
【００７１】
図示されているように、初期位相データ取得期間を２分割し、前半期間においては、基準クロック（ＣＬＫ）と同一である基準パルス（ＴＸ）の周期を２等分した各領域（第１領域・第２領域）における、第１受光部１１からのパルス出力の数をカウントし、カウント値の最大領域を特定する。したがって、初期位相データ取得期間の前半期間においては、２つのカウンタ（Ｃｏｕｎｔｅｒ１・Ｃｏｕｎｔｅｒ２）が用いられる。
【００７２】
そして、初期位相データ取得期間の後半期間においては、特定されたカウント値の最大領域内（図１３の（ａ）における第１領域）を、さらに２等分した各領域（図１３の（ｂ）における、第１領域及び第２領域）におけるカウント値を求める。したがって、初期位相データ取得期間の後半期間においても、２つのカウンタ（Ｃｏｕｎｔｅｒ１・Ｃｏｕｎｔｅｒ２）が用いられる。
【００７３】
以上から、本実施形態においては、基準パルス（ＴＸ）を４等分した領域におけるカウント最大領域を、２つのカウンタを用いて見つけることが可能となり（実施形態１及び２の半分のカウンタの個数）、回路チップサイズの縮小により光センサを小型化することができる。
【００７４】
（電子機器）
電子機器は、上述した実施形態１〜３に記載の各光センサを備えていてもよい。このような電子機器として、具体的には、カメラ、ロボット掃除機、スマートフォンなどがある。
【００７５】
〔まとめ〕
本発明の態様１に係る光センサは、発光素子と、検知対象物からの反射光によるフォトン入射に対して同期するパルスを出力するフォトンカウント型の第１受光部と、センサパッケージ内部の反射光によるフォトン入射に対して同期するパルスを出力する、上記第１受光部より上記発光素子に近く配置されたフォトンカウント型の第２受光部と、上記第１受光部からのパルス出力と基準クロックとを入力する第１ＤＬＬ回路及び上記第２受光部からのパルス出力と上記基準クロックとを入力する第２ＤＬＬ回路を含む、空間光路上の距離に相当する時間差を抽出する時間差抽出回路と、上記第１ＤＬＬ回路に初期位相値を与える初期設定回路と、を備え、上記初期設定回路は、上記基準クロックの各周期をそれぞれｎ（ｎは２以上の整数）等分した第１領域から第ｎ領域の領域内に、上記第１ＤＬＬ回路の初期位相値を与える手段と、上記第１領域から上記第ｎ領域における上記第１受光部からのパルス出力の数をカウントするカウンタと、上記カウントの比較器とを備え、上記第１領域から上記第ｎ領域の中でカウンタ値が最大となる領域を上記比較器で特定し、上記特定した領域を、上記初期位相値として、上記第１ＤＬＬ回路に与えることで、上記第１ＤＬＬ回路を収束動作させることを特徴としている。
【００７６】
上記構成によれば、上記基準クロックの各周期をそれぞれｎ（ｎは２以上の整数）等分した第１領域から第ｎ領域における、上記第１受光部からのパルス出力の数をカウントするカウンタを備え、上記第１領域から上記第ｎ領域の中でカウンタ値が最大となる領域を上記比較器で特定し、上記特定した領域に上記第１ＤＬＬ回路を収束動作させる、初期設定回路を備えているので、測定において第１ＤＬＬ回路の収束時間を早め、精度を維持した状態で測定時間の短縮が実現できる。
【００７７】
本発明の態様２に係る光センサにおいては、上記態様１において、測定周期は、初期位相データ取得期間と、初期位相収束期間と、実測定期間とを含み、上記初期位相データ取得期間においては、上記初期設定回路が、上記第１領域から上記第ｎ領域の中でカウンタ値が最大となる領域を上記比較器で特定し、上記初期位相収束期間においては、上記初期設定回路が、上記特定した領域に上記第１ＤＬＬ回路を収束動作させる。
【００７８】
上記構成によれば、測定において第１ＤＬＬ回路の収束時間を早め、精度を維持した状態で測定時間の短縮が実現できる。
【００７９】
本発明の態様３に係る光センサにおいては、上記態様１または２において、上記初期設定回路は、上記カウンタ値が最大となる領域において、周期的にＨｉｇｈ電圧となる信号を、位相設定用パルス信号として、上記第１ＤＬＬ回路に出力することにより、上記特定した領域に上記第１ＤＬＬ回路を収束動作させてもよい。
【００８０】
上記構成によれば、測定において第１ＤＬＬ回路の収束時間を早め、精度を維持した状態で測定時間の短縮が実現できる。
【００８１】
本発明の態様４に係る光センサにおいては、上記態様１または２において、上記初期設定回路は、上記カウンタ値が最大となる領域において、周期的にＨｉｇｈ電圧となる信号を、位相設定用パルス信号として、パルス幅増加回路に出力し、上記パルス幅増加回路は、上記位相設定用パルス信号の幅に所定の幅を加えた信号を上記第１ＤＬＬ回路に出力することにより、上記特定した領域に上記第１ＤＬＬ回路を収束動作させてもよい。
【００８２】
上記構成によれば、上記第１ＤＬＬ回路の初期位相値をより最適化し、測定において、さらに第１ＤＬＬ回路の収束時間を早め、精度を維持した状態で測定時間の短縮が実現できる。
【００８３】
本発明の態様５に係る光センサにおいては、上記態様４において、上記第１受光部及び上記第２受光部には、パルス幅整形回路が備えられており、上記パルス幅整形回路は、上記第１受光部からのパルス出力及び上記第２受光部からのパルス出力を上記所定の幅に整形する構成であってもよい。
【００８４】
上記構成によれば、上記第１ＤＬＬ回路の初期位相値をより最適化し、測定において、さらに第１ＤＬＬ回路の収束時間を早め、精度を維持した状態で測定時間の短縮が実現できる。
【００８５】
本発明の態様６に係る光センサにおいては、上記態様１から５の何れかにおいて、上記初期設定回路は、上記基準クロックの各周期をそれぞれ（ｋ／ｍ）等分（ｋ／ｍ≧２かつｍ≧２、ｋ／ｍ及びｍは整数である）した第１領域から第ｋ／ｍ領域における、上記第１受光部からのパルス出力の数をカウントするカウンタのカウンタ値結果より、カウンタ値が最大となる領域を上記比較器で特定し、続けて上記カウンタ値が最大となる領域内をさらにｍ等分した第１領域から第ｍ領域における、上記第１受光部からのパルス出力の数をカウントするカウンタのカウンタ値結果より、カウンタ値が最大となる領域を上記比較器で特定する構成であってもよい。
【００８６】
上記構成によれば、測定において第１ＤＬＬ回路の収束時間を早め、精度を維持した状態で測定時間の短縮が実現できる。
【００８７】
本発明の態様７に係る光センサにおいては、上記態様２において、上記初期設定回路は、上記初期位相データ取得期間の前半期間において、上記基準クロックの各周期をそれぞれ（ｋ／ｍ）等分（ｋ／ｍ≧２かつｍ≧２、ｋ／ｍ及びｍは整数である）した第１領域から第ｋ／ｍ領域における、上記第１受光部からのパルス出力の数をカウントするカウンタのカウンタ値結果より、カウンタ値が最大となる領域を上記比較器で特定し、上記初期位相データ取得期間の後半期間において、続けてその最大領域内をさらにｍ等分した第１領域から第ｍ領域における、上記第１受光部からのパルス出力の数をカウントするカウンタのカウンタ値結果より、カウンタ値が最大となる領域を上記比較器で特定する構成であってもよい。
【００８８】
上記構成によれば、測定において第１ＤＬＬ回路の収束時間を早め、精度を維持した状態で測定時間の短縮が実現できる。
【００８９】
本発明の態様８に係る光センサにおいては、上記態様６または７において、上記初期設定回路は、上記カウンタを、上記ｋ／ｍの値と上記ｍの値とが異なる場合には大きい方の値の個数、上記ｋ／ｍの値と上記ｍの値とが同じである場合には何れかの値の個数備えている構成であってもよい。
【００９０】
上記構成によれば、初期設定回路に備えられるカウンタの数を低減し、光センサの小型化が実現できる。
【００９１】
本発明の態様９に係る光センサにおいては、上記態様１から８の何れかにおいて、上記時間差抽出回路は、上記初期設定回路を含む構成であってもよい。
【００９２】
上記構成によれば、上記初期設定回路を備えた時間差抽出回路を実現できる。
【００９３】
本発明の態様１０に係る光センサにおいては、上記態様２において、上記測定周期が複数回繰り返されることが好ましい。
【００９４】
上記構成によれば、毎周期初期位相データを取得することで、測定毎に距離が変化する、動きのある検知対象物に対しても測定時間の短縮が可能となる。
【００９５】
本発明の態様１１に係る光センサは、上記態様１から１０の何れかにおいて、上記発光素子を駆動するドライバ回路と、上記ドライバ回路に基準パルスを供給するとともに、上記基準パルスと同一である上記基準クロックを供給する基準パルス生成回路を備えていてもよい。
【００９６】
上記構成によれば、上記ドライバ回路に基準パルスを供給するとともに、上記基準パルスと同一である上記基準クロックを供給する基準パルス生成回路を備えた光センサを実現できる。
【００９７】
本発明の態様１２に係る電子機器は、上記態様１から１１の何れかに記載の光センサを備えている。
【００９８】
上記構成によれば、その精度を維持したまま、測定時間を短縮することができる光センサを備えた電子機器を実現できる。
【００９９】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。
【符号の説明】
【０１００】
１１          第１受光部
１２          第２受光部
１３          基準パルス生成回路
１４          ドライバ回路
１５          発光素子
１６          時間差抽出回路
１７          第１ＤＬＬ回路
１８          第２ＤＬＬ回路
１９          初期設定回路
２１          パルス幅整形回路
２２          パルス幅整形回路
２３          パルス幅整形回路
２４          パルス幅整形回路
２５          位相検出器
２６          電圧制御遅延回路
３０          パルス幅増加回路
１０１        光センサ
２０２        光センサ
ＰＤ１        フォトダイオード
Ｒ１          アクティブクエンチング抵抗
ＢＵＦ１      バッファー
Ｓ            検知対象物（物体）
【図１】
0006657412.tif 000002
【図２】
0006657412.tif 000003
【図３】
0006657412.tif 000004
【図４】
0006657412.tif 000005
【図５】
0006657412.tif 000006
【図６】
0006657412.tif 000007
【図７】
0006657412.tif 000008
【図８】
0006657412.tif 000009
【図９】
0006657412.tif 000010
【図１０】
0006657412.tif 000011
【図１１】
0006657412.tif 000012
【図１２】
0006657412.tif 000013
【図１３】
0006657412.tif 000014
【図１４】
0006657412.tif 000015