(57)【特許請求の範囲】
【請求項１】
ＩＱ平面における受信シンボルの座標から前記受信シンボルに対応する受信データの各ビットの対数尤度比（ＬＬＲ）を求めるデマッピング処理回路において、
前記受信シンボルの座標（yI，yQ）から、Ｉ軸上又はＱ軸上の領域判定を行い、領域判定した結果の領域番号（rI，rQ）とＩＱ座標における信号点の振幅の数（Ｎ）から、予め作成されたＬＬＲ算出式を選択し、
前記ＬＬＲ算出式は、ビットごとに、ＩＱ平面上の理想信号点のうち、前記領域番号（rI，rQ）と前記振幅の数（Ｎ）で定まるＬＬＲの結果に影響の大きい一部の理想信号点の座標を含み、
前記ＬＬＲ算出式に受信シンボルのＩ又はＱ成分を当てはめて、ＬＬＲを計算し、
不均一コンスタレーションに適用することを特徴とし、
前記ＬＬＲ算出式の選択は、表１及び表２（ｄは、前記理想信号点のＩ又はＱ座標）に従う、
【表１】
0006731771.tif 000005
【表２】
0006731771.tif 000006
デマッピング処理回路。
【請求項２】
請求項１に記載のデマッピング処理回路が実装されたことを特徴とするチップ。
【請求項３】
請求項１に記載のデマッピング処理回路又は請求項２に記載のチップを備えたことを特徴とする受信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、受信信号のデマッピング処理回路、チップ、及び受信装置に関し、特に、多値変調方式で伝送された受信信号をＩＱ平面にデマッピング処理する回路、チップ、及びそれを実装した受信装置に関する。
【背景技術】
【０００２】
近年、４Ｋ（3840×2160画素）や８Ｋ（7680×4320画素）の高解像度映像信号の伝送技術が精力的に研究されている。このような高解像度映像信号を地上波無線通信或いは衛星通信等により伝送するためには、大容量の情報伝送方式が必要であるが、電波の利用帯域は規制があるため、伝送容量の拡大を伝送路の広帯域化で対処するには限界がある。したがって、変調信号の多値化による伝送容量の拡大が試みられており、従来のＱＰＳＫ（quadrature phase shift keying）や１６ＱＡＭ（quadrature amplitude modulation）より多値化された６４ＱＡＭ、２５６ＱＡＭ等の利用頻度が高まっている。さらに、ＩＱ平面上の１つのシンボルで１２ビットの情報を伝送する４０９６ＱＡＭも試験的に利用されている。
【０００３】
また、最近では、伝送特性の改善を目的として、ＩＱ平面上の信号点の間隔を不均一にした不均一コンスタレーション（ＮＵＣ：Non−Uniform Constellation）が、米国の地上デジタル放送方式であるＡＴＳＣ３．０などで検討されている（非特許文献１参照）。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】“A/322: ATSC Candidate Standard - Physical Layer Protocol” [平成２８年２月９日検索]、インターネット＜ＵＲＬ：http://atsc.org/wp-content/uploads/2015/10/S32-230r21-PHY-STD-CS.pdf＞
【発明の概要】
【発明が解決しようとする課題】
【０００５】
このような変調多値数の大きな変調方式は、１つのシンボルで多数のビット（情報）を伝送することができ、大容量化に適したものであるが、一方で、ＩＱ平面上に配置される信号点が多数になるため、信号点間隔が小さくなり、ノイズの影響を受けやすく、受信信号がどの信号点であるかの判断が困難になる。特に、変調多値数の大きいコンスタレーション（４０９６ＱＡＭなど）を受信する装置では、受信信号（受信シンボル）がいずれの理想信号点に対応するかを判断するデマッピングにかかる計算量が大きくなることが課題であった。また、デマッピング処理のために、多くの計算リソースが必要となり、処理時間が増大することも問題であった。
【０００６】
従って、上記のような問題点に鑑みてなされた本発明の目的は、デマッピング処理におけるＬＬＲ（Log Likelihood Ratio：対数尤度比）の計算に際して、計算誤差を抑えるとともに、計算量を大幅に削減することができるデマッピング処理回路、チップ、及び受信装置を提供することにある。
【課題を解決するための手段】
【０００７】
上記課題を解決するために本発明に係るデマッピング処理回路は、ＩＱ平面における受信シンボルの座標から前記受信シンボルに対応する受信データの各ビットの対数尤度比（ＬＬＲ）を求めるデマッピング処理回路において、前記受信シンボルの座標（yI，yQ）から、Ｉ軸上又はＱ軸上の領域判定を行い、領域判定した結果の領域番号（rI，rQ）とＩＱ座標における信号点の振幅の数（Ｎ）から、予め作成されたＬＬＲ算出式を選択し、前記ＬＬＲ算出式は、ビットごとに、ＩＱ平面上の理想信号点のうち、前記領域番号（rI，rQ）と前記振幅の数（Ｎ）で定まるＬＬＲの結果に影響の大きい一部の理想信号点の座標を含み、前記ＬＬＲ算出式に受信シンボルのＩ又はＱ成分を当てはめて、ＬＬＲを計算し、不均一コンスタレーションに適用することを特徴とし、前記ＬＬＲ算出式の選択は、図４（ｄは、前記理想信号点のＩ又はＱ座標）に従う。
【００１３】
また、本発明に係るチップは、前記デマッピング処理回路が実装されたことを特徴とする。
【００１４】
また、本発明に係る受信装置は、前記デマッピング処理回路又は前記チップを備えたことを特徴とする。
【発明の効果】
【００１６】
本発明におけるデマッピング処理回路、チップ、及び受信装置によれば、受信信号（受信シンボル）のデマッピング処理におけるＬＬＲの算出において、計算誤差を抑えるとともに、計算量を大幅に削減できる。また、処理時間の短縮化を可能とするとともに、計算リソースを節約でき、受信装置の低コスト化を図ることができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の前提となる多値変調信号を送信する送信装置のブロック図である。
【図２】本発明のデマッピング処理回路を備えた受信装置のブロック図である。
【図３】本発明における受信シンボルｙの領域判定を説明する図である。
【図４】本発明における各ビットに対応するＬＬＲ算出式の例である。
【図５】本発明のＬＬＲ算出方法を説明する、１６ＱＡＭのＩＱ座標の図である。
【図６】４０９６ＱＡＭの不均一コンスタレーション（ＮＵＣ）の信号点配置の例である。
【発明を実施するための形態】
【００１８】
以下、本発明の実施の形態について、図面を参照して説明する。
【００１９】
（実施の形態）
本発明を、誤り訂正と多値変調方式を組み合わせた伝送システムを例として説明する。図１は、本発明の前提となる多値の変調信号を送信する送信装置のブロック図である。
【００２０】
図１の送信装置１０は、インターフェイス部１１と、誤り訂正符号化部１２と、マッピング部１３と、直交変調部１４とを備える。
【００２１】
インターフェイス部１１は、映像・音声などのデジタル化された入力信号（例えば、シリアル・データ）を受け、このデータ列を後続の処理において適したサイズのブロックに分割するブロック化処理や、２進データ（０，１）の分布を均一化するエネルギー拡散処理等を、必要に応じて行う。
【００２２】
誤り訂正符号化部１２は、インターフェイス部１１から受け取った入力データ（データブロック等）に対して、所定の符号化率で誤り訂正符号化処理を適用する。具体的には、所定ビット数のブロック化されたデータに誤り訂正符号を付与して、所定長の誤り訂正ブロックを生成する。誤り訂正符号としては、例えば、ＬＤＰＣ符号（low-density parity-check code：低密度パリティ検査符号）を使用する。他の誤り訂正符号であっても良い。なお、後述するように、ＬＤＰＣ符号を使用した場合、受信側のデマッピング処理ではビットが０であるか１であるかのもっともらしさの比であるＬＬＲを算出し、その後、ＬＬＲを利用して誤り訂正復号を行うことができる。
【００２３】
マッピング部１３は、誤り訂正符号化処理が適用されたビット列のｍビットをまとめて、ＩＱ平面上の複素数、すなわち、ＩＱ平面において定義される理想的な信号点の座標にマッピングする処理を行う。ここでは、変調多値数の大きな変調方式を採用することとし、必要に応じて不均一コンスタレーションを利用することもできる。
【００２４】
直交変調部１４は、マッピング部１３から出力される信号（シンボル）に基づいて、キャリア変調を行う。なお、直交変調部１４は、複数のサブキャリア（周波数軸）を利用するＯＦＤＭ変調方式による伝送を行っても良い。直交変調部１４は、各シンボルの直交変調を行って送信信号Ｔｘを生成する。その後、送信装置１０は、直交変調された送信信号を無線周波数に変換し、必要な増幅等を行って、１つ又は複数のアンテナを用いて受信装置に向けて送信する。
【００２５】
図２は、多値の変調信号を受信する、本発明のデマッピング処理回路を備えた受信装置のブロック図である。
【００２６】
図２の受信装置２０は、直交復調部２１と、チャネル推定部２２と、等化部２３と、雑音推定部２４と、デマッピング部（デマッピング処理回路）２５と、誤り訂正部２６と、インターフェイス部２７とを備える。
【００２７】
受信装置２０は、送信側から送られた無線信号を１つ又は複数のアンテナで受信し、無線周波数の信号を所定の中間周波数に周波数変換する等、必要な処理を行い、直交復調部２１に受信信号Ｒｘを入力する。
【００２８】
直交復調部２１は、入力された受信信号Ｒｘに対して直交復調を行う。そして、直交復調部２１は、直交復調後の信号をチャネル推定部２２および等化部２３に出力する。
【００２９】
チャネル推定部２２は、直交復調部２１の出力信号に含まれる伝送路推定用の信号（パイロット信号）などからチャネル推定を行い、推定値を等化部２３に出力する。
【００３０】
等化部２３は、直交復調部２１の出力信号に対して、チャネル推定部２２から出力されたチャネル推定の推定値に基づき、伝送路で発生した信号のひずみを補正（等化）し、等化後の信号（受信シンボル：ＩＱ平面上の複素数）を雑音推定部２４及びデマッピング部（デマッピング処理回路）２５に出力する。
【００３１】
雑音推定部２４は、等化後の信号に基づいて、信号に対する雑音（受信シンボルに重畳したノイズ分布等）を推定し、デマッピング部２５に雑音推定値、雑音分布等を出力する。
【００３２】
デマッピング部（デマッピング処理回路）２５は、雑音推定部２４からの雑音推定値を利用して、等化後の信号（受信シンボル）をデマッピング処理する。ここでは、ＩＱ平面において定義される理想的な信号点（信号シンボル）の座標を用いて、ＩＱ平面にマッピングされた受信シンボルを、受信シンボルが表すビット列の各ビットに対応する尤度比にデマッピングする処理を行う。すなわち、本発明における「デマッピング処理」とは、誤り訂正復号に使用するＬＬＲ（対数尤度比）を算出する操作に相当する。デマッピング部２５は、算出された各ビットのＬＬＲを誤り訂正部２６に出力する。
【００３３】
誤り訂正部２６は、デマッピング部２５から出力されたビット列に対応するＬＬＲ（対数尤度比）を利用して、誤り訂正ブロックの誤り訂正復号を行う。
【００３４】
インターフェイス部２７は、誤り訂正部２６によって誤り訂正が施されたビット列に基づいて、エネルギー逆拡散処理等の必要な処理を行い、映像・音声などのデータ信号を出力する。
【００３５】
以下、デマッピング処理について説明する。等化後の受信シンボルであるＩＱ平面上の複素数は、ＬＬＲの値にデマッピングされる。一般に、ＬＬＲの算出は、受信シンボルの座標と、理想的な信号点座標との二乗距離によって算出される以下の式（１）によって算出する。
【００３６】
【数１】
0006731771.tif 000002
【００３７】
マッピングを行うビット数（変調多値数）をｍとすると、信号点数Ｚ＝２^m（「^」は、次の文字を指数にする（累乗する）ことを意味する記号とする。以下、同様。）となる。式（１）において、ｙは受信シンボル（複素数）、ｘは理想的な信号点（複素数）であり、LLR(ck|y)は受信シンボルｙによって伝送されたｍビットのうちｋ番目のビットＣkについてのＬＬＲである。P(ck=1|y)は、受信シンボルがｙのときビットＣkが１である確率であり、P(ck=0|y)は、受信シンボルがｙのときビットＣkが０である確率である。ＬＬＲは両者の比（尤度比）に対して対数をとったものである。なお、ここではP(ck=1|y)を分子とし、P(ck=0|y)を分母としたが、分子と分母を反対にしてＬＬＲを定義することも可能であり、その場合は、ＬＬＲの符号（＋，−）が反転するが、その後の誤り訂正の特性は変わらない。χk0はｋビット目が０となる理想信号点の集合、χk1はｋビット目が１となる理想信号点の集合であり、また、（σI^2+σQ^2）は伝送路の雑音電力である。なお、受信シンボルｙと、雑音電力（σI^2+σQ^2）は変化するため、事前計算はできない。
【００３８】
上記の式（１）から明らかなように、ＬＬＲを厳密に算出するには、受信シンボルｙと全ての理想信号点ｘとの間の確率密度関数を計算しなければならない。
【００３９】
本発明のデマッピング処理におけるＬＬＲ算出方法を以下に示す。本発明のＬＬＲ算出方法は、全ての理想信号点からＬＬＲを求めるのではなく、受信シンボルｙの領域判定を行い、受信シンボルの領域（位置）に基づいて確率密度関数を計算する対象となる理想信号点を選択するものである。具体的には、受信シンボルの領域に基づいて、P(ck=1|y)及びP(ck=0|y)を算出する対象となる理想信号点を、それぞれＬＬＲの算出に影響の大きい所定数の点のみとして、ＬＬＲの近似式を作成し、近似されたＬＬＲ算出式に基づいて、デマッピング処理を行う。所定数の信号点としては、例えば、それぞれ１〜数点程度を選択することが可能であるが、P(ck=1|y)及びP(ck=0|y)のそれぞれについて、影響の大きい理想信号点（の座標）を１点選択してＬＬＲを算出することにより、誤差を抑えつつ、計算量を最も圧縮できる。なお、ここで影響の大きい理想信号点とは、選択された理想信号点のみによるＬＬＲの算出値の少なくとも正負が、全ての理想信号点に基づくＬＬＲの算出値の正負と一致するような信号点を意味する。
【００４０】
本発明は、ＩＱ平面上の信号点のうち、一部の信号点がＬＬＲの値に対して支配的になることを利用しており、特に、受信シンボルに近く、ＬＬＲを求めるビットの１と０の境界を挟んで隣接する２つの理想信号点を、ＬＬＲに影響度が大きい理想的信号点として、確率密度関数を計算する対象とすることが望ましい。
【００４１】
図３は、本発明における受信シンボルｙの領域判定を説明する図であり、６４ＱＡＭを例として、Ｉ軸の正の領域（第１象限）を示している。本発明では、受信シンボルｙの位置によって、ＬＬＲ算出式を選択（場合分け）するので、算出式を求めるために、領域番号を求める。
【００４２】
まず、受信シンボルｙのＩＱ座標を（yI，yQ）とする。ＩＱ平面においては、一般に、Ｉ軸で偶数ビットのデータを送信し、Ｑ軸で奇数ビットのデータを送信している。ＩＱ平面のコンスタレーションにおいて、理想信号点の振幅が各軸においてＮ個（種類）あるとき、その振幅値（理想信号点のＩ又はＱ座標）をd0，d1，…，dN-1とする。例えば、６４ＱＡＭではＮ＝４であり、地上デジタル放送のＩＳＤＢ−Ｔ（Integrated Services Digital Broadcasting-Terrestrial）では（d0，d1，d2，d3）＝(1/√42，3/√42，5/√42，7/√42)である。また、１０２４ＱＡＭではＮ＝１６、４０９６ＱＡＭではＮ＝３２である。
【００４３】
次に、受信シンボル（キャリアシンボル）が表すビット列をb0b1…bm-1とする。例えば、６４ＱＡＭではｍ＝６であり、１つのシンボルが６ビットのビット列に相当する。また、４０９６ＱＡＭではｍ＝１２であり、１つのシンボルが１２ビットのビット列に相当する。そして、Ｉ軸上の振幅値（理想信号点のＩ座標）は、受信シンボルの偶数ビットのビット列に対応している。
【００４４】
受信シンボルｙの座標（yI，yQ）、すなわち、振幅値に基づいて、Ｉ軸、Ｑ軸のそれぞれで領域判定し、Ｉ軸方向の領域番号rIと、Ｑ軸方向の領域番号rQを求める。例えば、６４ＱＡＭのＩ軸を例とすると、Ｉ軸方向の領域番号rIは、次のように判定される。
0≦|yI| ＜(d0+d1)/2  ⇒  rI=0
(d0+d1)/2 ≦|yI| ＜(d1+d2)/2  ⇒  rI=1
(d1+d2)/2 ≦|yI| ＜(d2+d3)/2  ⇒  rI=2
(d2+d3)/2 ≦|yI|  ⇒  rI=3
【００４５】
図３の例では、受信シンボルｙ（○）のＩ軸座標yIが、(d1+d2)/2 ≦|yI| ＜(d2+d3)/2を満たすから、領域番号rI＝２である。領域番号は、yIの絶対値|yI|の大きさに基づき正の領域（第１象限）で判定すればよい。また、Ｑ軸方向の領域番号rQも、同様に判定される。
【００４６】
なお、上記の領域判定式は、図３のように、理想信号点の間隔が不均一な不均一コンスタレーションにおいても適用できる。また、６４ＱＡＭ以上の多値の伝送方式においても、隣接する理想信号点の座標の中間点を領域の境として、同様にd4、d5、…を用いて判定式を拡張することにより、さらに大きい領域番号の領域を判定できることは、自明である。
【００４７】
その後、受信シンボルの領域判定の結果に基づいて、各ビットのＬＬＲの算出に利用する理想信号点（の座標）を求めてＬＬＲを算出するか、或いは、受信シンボルの領域番号の値rI，rQによって、予め作成したＬＬＲ算出式を選択して、Ｉ軸成分、Ｑ軸成分のＬＬＲをそれぞれ算出する。
【００４８】
まず、予め作成したＬＬＲ算出式に基づいて、ＬＬＲを算出する方法について説明する。図４は、受信シンボルが表すビット列のそれぞれのビットに対応するＬＬＲ算出式と、その算出式を用いる際の変数（ａ，ｂ，ｃ）の算出について、表形式にまとめたものである。図４（ａ）はＩ軸が表す偶数ビットについてまとめたものであり、図４（ｂ）はＱ軸が表す奇数ビットについてまとめた表である。算出式λiがbiビットのＬＬＲを示す。すなわち、λ0がLLR(c0|y)を意味し、λ2がLLR(c2|y)を意味する。
【００４９】
変数（ａ，ｂ，ｃ）は、理想信号点の振幅の数（Ｎ）と、受信シンボルの領域番号の値（rI，rQ）によって変化し、特に、b4以降では、領域番号によってＬＬＲ算出式の選択が必要となる。なお、表中のfloor(x)は床関数であり、x以下の最大の整数を返す関数とする。すなわち、床関数は、整数の商のみを出力する計算（小数切捨て）を行う。
【００５０】
ここで、図４に示されるＬＬＲ算出式は、受信シンボルの位置に基づいて、ＬＬＲの算出に影響の大きい点のみを対象として確率関数を予め求めたものであり、式（１）のＬＬＲを近似化した式となっている。図４のＬＬＲ算出式から、各ビットのＬＬＲが簡単に算出できる。
【００５１】
偶数ビットの算出式（図４（ａ））と奇数ビットの算出式（図４（ｂ））は等価であり、偶数ビットについては受信シンボルのＩ軸領域番号とＩ軸成分から、また、奇数ビットについては受信シンボルのＱ軸領域番号とＱ軸成分からＬＬＲ算出式を導くことができる。
【００５２】
次に、受信シンボルの領域判定の結果に基づいて、各ビットのＬＬＲの算出に利用する理想信号点（の座標）を求めてＬＬＲを算出する方法について説明する。図５は、１６ＱＡＭにおけるＩＱ座標の理想信号点（●）の例である。１６ＱＡＭでは、１シンボルで４ビットのデータ（b0 b1 b2 b3）を送信できるが、例えば、このうち偶数ビットをＩ軸で伝送し、奇数ビットをＱ軸で伝送している。また、各軸において、隣接する信号点とは１ビットのみ異なる（隣接する符号間のハミング距離が必ず１である）グレイ符号でマッピングされており、各軸において、４つの信号点座標には例えば（10，11，01，00）の符号が与えられている。図５の各軸の信号点座標に記載した２ビットデータは、Ｉ軸においては（b0 b2）を、また、Ｑ軸においては（b1 b3）を表している。そして、各理想信号点のデータは、これらの組み合わせからなるデータ（b0 b1 b2 b3）であって、ここでは、ＩＱ座標の一番右上の信号点は、データ0000に対応し、その左隣の信号点は、データ0010に対応する。
【００５３】
ここで、受信シンボルｙ（○）として、座標（yI，yQ）の信号を受信した場合を例として、Ｉ軸上のビットデータ（b0，b2）のＬＬＲを求める例を説明する。このとき、図５から、0≦|yI| ＜(d0+d1)/2であり、領域番号rIは０と判定される。
【００５４】
次に、最初のビットb0に対しては、01を示すＩ座標がd0の信号点と、11を示すＩ座標が-d0の信号点が、ＬＬＲの算出に最も影響が大きい。したがって、b0＝１の尤度を算出する信号点の座標を-d0、b0＝０の尤度を算出する信号点の座標をd0とし、この座標から、LLR(c0|y)を、次式（２）のように求める。
【００５５】
【数２】
0006731771.tif 000003
【００５６】
また、次のビットb2に対しては、01を示すＩ座標がd0の信号点と、00を示すＩ座標がd1の信号点が、ＬＬＲの算出に最も影響が大きい。したがって、b2＝１の尤度を算出する信号点の座標をd0、b2＝０の尤度を算出する信号点の座標をd1とし、この座標から、LLR(c2|y)を、次式（３）のように求める。
【００５７】
【数３】
0006731771.tif 000004
【００５８】
このλ2の結果は、図４（ａ）のＬＬＲ算出式で、ａ＝(2/2)＝１、ｂ＝1−1＝０とした結果と一致している。
【００５９】
したがって、受信シンボルの領域判定の結果に基づいて、各ビットのＬＬＲの算出に利用する理想信号点（の座標）を求めてＬＬＲを算出することと、受信シンボルの領域番号の値rI，rQによって、予め作成したＬＬＲ算出式を選択してＬＬＲを算出することとは、実質的に等価である。
【００６０】
（本発明の効果の検証）
ＬＬＲ算出において、４０９６ＱＡＭの場合について考える。信号点数Ｚ＝４０９６であり、ビット数ｍ＝１２である。以下、LLR(ck|y)を求めるための計算量を考える。不均一コンスタレーション（ＮＵＣ）の信号点配置を図６に示す。ｋビット目が０となる信号点χk0は２０４８点あり、ｋビット目が１となる信号点χk1も２０４８点あるため、ＬＬＲを厳密に計算する場合は、１ビットあたりの計算コストは、４０９６×(乗算2、除算1、exp[・]計算1)であった（加算、減算の計算コストは無視できるものとした）。したがって、１シンボル１２ビット分の合計を考えると、
12×4096×(乗算2、除算1、exp[・]計算1)  ≒  12×4096×4 = 196608
の計算コスト（仮に、１演算を１としている。）である。
【００６１】
本発明の図４において、変数a, b, cは領域rIと振幅数Ｎに依存するため事前計算が可能であり、ＬＬＲ算出式の2d0、（da-db）、（da+db）/2、（-1）cも事前計算が可能である。yIとσI^2は変化するため事前計算はできない。以上より、各ビットに対するＬＬＲ算出のコストは、乗算1、除算1のみとなる。12ビット分の合計では、
12×（乗算1、除算1） = 24
の計算コストとなる。
【００６２】
このように、受信信号ｙの領域判定を行い、受信信号の位置によって近似化したＬＬＲ算出式を選択することにより、計算量を大幅に抑えることができる。
【００６３】
本発明のＬＬＲ算出方法は、図２の受信装置２０のデマッピング部（デマッピング処理回路）２５で実現することができる。
【００６４】
また、本発明のデマッピング処理回路は、チップ（半導体チップ）に実装する（組み込む）ことができ、本発明のチップを構成することができる。
【００６５】
また、本発明のデマッピング処理回路又はチップ（半導体チップ）を備えた受信装置を構成することができる。
【００６６】
なお、上述した受信装置として機能させるためにコンピュータを好適に用いることができ、そのようなコンピュータは、受信装置の各機能を実現する処理内容を記述したプログラムを該コンピュータの記憶部に格納しておき、該コンピュータのＣＰＵによってこのプログラムを読み出して実行させることで実現することができる。なお、このプログラムは、コンピュータ読取り可能な記録媒体に記録可能である。
【００６７】
上述の実施形態は代表的な例として説明したが、本発明の趣旨及び範囲内で、多くの変更及び置換ができることは当業者に明らかである。したがって、本発明は、上述の実施形態によって制限するものと解するべきではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。例えば、実施形態に記載の複数の構成ブロックを１つに組み合わせたり、あるいは１つの構成ブロックを分割したりすることが可能である。
【符号の説明】
【００６８】
１０    受信装置
１１    インターフェイス部
１２    誤り訂正符号化部
１３    マッッピング部
１４    直交変調部
２０    受信装置
２１    直交復調部
２２    チャネル推定部
２３    等化部
２４    雑音推定部
２５    デマッピング部（デマッピング処理回路）
２６    誤り訂正部
２７    インターフェイス部
【図１】
0006731771.tif 000007
【図２】
0006731771.tif 000008
【図３】
0006731771.tif 000009
【図４】
0006731771.tif 000010
【図５】
0006731771.tif 000011
【図６】
0006731771.tif 000012