(57)【特許請求の範囲】
【請求項１】
パワースイッチをオン／オフ制御する制御信号を入力し、前記制御信号が所定時間を超えて前記パワースイッチのオン制御が継続したときに、値が所定値から漸減する基準電圧を出力するソフト遮断回路と、
前記パワースイッチをオン制御する前記制御信号が入力されたときから前記所定時間をカウントするとともに、前記所定時間のカウントを終了後に、前記基準電圧を漸減するソフト遮断時間をカウントするタイマ回路と、
前記パワースイッチに流れる電流を入力信号として検出する電流検出回路と、
前記制御信号に基づいて前記パワースイッチをオン／オフ制御するとともに、前記基準電圧と前記電流検出回路が検出した電流に相当するセンス電圧とに基づいて前記パワースイッチに流れる電流を制限する駆動信号を出力する駆動回路と、
を備え、
前記タイマ回路は、前記所定時間をカウントするのに必要な多段構成のカウンタ回路と、前記カウンタ回路のカウント終了時に、前記カウンタ回路をリセットして、前記ソフト遮断時間をカウントするリセット回路とを有し、
前記カウンタ回路は、クロック回路と、前記クロック回路の出力を受けてカウント動作を行う複数段直列接続のフリップフロップと、最終段の前記フリップフロップの出力を受けて出力状態を保持するラッチ回路とを有し、
前記リセット回路は、前記パワースイッチをオフ制御する前記制御信号が入力されたときに前記クロック回路、前記フリップフロップおよび前記ラッチ回路をリセットする信号を出力し、前記パワースイッチをオン制御する前記制御信号が入力されたときに前記クロック回路、前記フリップフロップおよび前記ラッチ回路のリセットを解除する信号を出力する第１のナンド回路と、前記ラッチ回路から前記所定時間のカウント終了を示す信号を受けて短時間の遅延を行う遅延回路と、前記遅延回路の出力信号を論理反転するインバータ回路と、前記所定時間のカウント終了を示す信号および前記インバータ回路の出力信号を受けて前記第１のナンド回路に対し前記遅延回路による遅延時間の間のみリセットする信号を出力させる第２のナンド回路とを有する、半導体集積回路。
【請求項２】
前記タイマ回路は、多段構成の前記カウンタ回路の少なくとも一部を用いて前記ソフト遮断時間のカウントを行う、請求項１記載の半導体集積回路。
【請求項３】
前記ソフト遮断回路は、前記タイマ回路の前記カウンタ回路が出力したデジタル信号をアナログの前記基準電圧に変換するＤ／Ａコンバータを有している、請求項１記載の半導体集積回路。
【請求項４】
前記Ｄ／Ａコンバータは、抵抗ラダー回路で構成されている、請求項３記載の半導体集積回路。
【請求項５】
前記抵抗ラダー回路は、抵抗をデプレッション形のＭＯＳトランジスタで構成している、請求項４記載の半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体集積回路に関し、特に車両用内燃機関の点火装置において、長時間の通電信号の印加に対して半導体のパワースイッチをソフト遮断する保護機能を備えた半導体集積回路に関する。
【背景技術】
【０００２】
車両用内燃機関の点火装置は、電気火花を発生させて燃料と空気との混合気を点火させるスパークプラグと、このスパークプラグに印加する高電圧を発生させるイグニッションコイルと、このイグニッションコイルを駆動するイグナイタとを備えている。イグナイタは、イグニッションコイルを駆動するパワースイッチと、エンジン制御装置（ＥＣＵ）からの制御信号に基づいてパワースイッチをオン／オフ制御し、かつ、パワースイッチを保護する機能を有する制御ＩＣ（Integrated Circuit）とを備えている。制御ＩＣは、パワースイッチを保護する機能の１つに、パワースイッチにある一定時間以上継続してオン信号が印加された場合に、パワースイッチをオフ制御してパワースイッチに流れる電流を強制的に遮断する保護機能が備えられている。
【０００３】
このパワースイッチを遮断する保護機能は、イグナイタが備える保護機能であり、エンジン制御装置からの制御信号による遮断動作とは無関係に動作する。このため、エンジン制御装置による点火タイミングとは異なるタイミングでパワースイッチを遮断してしまうことがある。このような点火時期の異常が生じてしまうと、エンジンは、バックファイアやノッキングといった異常燃焼を引き起こす。
【０００４】
したがって、パワースイッチを遮断するときには、スパークプラグが電気火花を発生させない程度にパワースイッチに流れる電流を緩やかに遮断する電流遮断動作、いわゆるソフト遮断が行われている（たとえば、特許文献１参照）。
【０００５】
この特許文献１では、ソフト遮断は、パワースイッチを制御する出力部が有する抵抗要素とともに抵抗分圧回路を構成する可変抵抗をパワースイッチのゲート端子に接続することで実現している。ソフト遮断を行うときには、可変抵抗の抵抗値を段階的に小さくなるように切り換える。これにより、パワースイッチのゲート端子の電圧が緩やかに低下していき、パワースイッチに流れる電流が緩やかに遮断される。このとき、スパークプラグは、点火することがない。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１４−２３８０２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１におけるソフト遮断の回路は、パワースイッチの過電流保護を行う電流制限部とは回路的に独立しているため、パワースイッチの温度特性によりソフト遮断する時間にばらつきが発生するという問題点があった。
【０００８】
本発明はこのような点に鑑みてなされたものであり、パワースイッチの温度（個体ばらつき、温度変化を含む）によらず一定のソフト遮断時間を確保できる半導体集積回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明では、上記の課題を解決するために、半導体集積回路が提供される。この半導体集積回路は、パワースイッチをオン／オフ制御する制御信号を入力し、前記制御信号が所定時間を超えて前記パワースイッチのオン制御が継続したときに、値が所定値から漸減する基準電圧を出力するソフト遮断回路と、前記パワースイッチをオン制御する前記制御信号が入力されたときから前記所定時間をカウントするとともに、前記所定時間のカウントを終了後に、前記基準電圧を漸減するソフト遮断時間をカウントするタイマ回路と、前記パワースイッチに流れる電流を入力信号として検出する電流検出回路と、前記制御信号に基づいて前記パワースイッチをオン／オフ制御するとともに、前記基準電圧と前記電流検出回路が検出した電流に相当するセンス電圧とに基づいて前記パワースイッチに流れる電流を制限する駆動信号を出力する駆動回路と、を備え、前記タイマ回路は、前記所定時間をカウントするのに必要な多段構成のカウンタ回路と、前記カウンタ回路のカウント終了時に、前記カウンタ回路をリセットして、前記ソフト遮断時間をカウントするリセット回路とを有し、前記カウンタ回路は、クロック回路と、前記クロック回路の出力を受けてカウント動作を行う複数段直列接続のフリップフロップと、最終段の前記フリップフロップの出力を受けて出力状態を保持するラッチ回路とを有し、前記リセット回路は、前記パワースイッチをオフ制御する前記制御信号が入力されたときに前記クロック回路、前記フリップフロップおよび前記ラッチ回路をリセットする信号を出力し、前記パワースイッチをオン制御する前記制御信号が入力されたときに前記クロック回路、前記フリップフロップおよび前記ラッチ回路のリセットを解除する信号を出力する第１のナンド回路と、前記ラッチ回路から前記所定時間のカウント終了を示す信号を受けて短時間の遅延を行う遅延回路と、前記遅延回路の出力信号を論理反転するインバータ回路と、前記所定時間のカウント終了を示す信号および前記インバータ回路の出力信号を受けて前記第１のナンド回路に対し前記遅延回路による遅延時間の間のみリセットする信号を出力させる第２のナンド回路とを有している。
【発明の効果】
【００１０】
上記構成の半導体集積回路は、パワースイッチの電流をモニタしながらソフト遮断を行うので、パワースイッチの閾値温度特性のばらつきに対しても、一定のソフト遮断時間を確保できるという利点がある。
【図面の簡単な説明】
【００１１】
【図１】第１の実施の形態に係る半導体集積回路を用いた車両用内燃機関の点火装置を示す図である。
【図２】第２の実施の形態に係る半導体集積回路を用いた車両用内燃機関の点火装置を示す図である。
【図３】タイマ回路およびソフト遮断回路の構成例を示す図である。
【図４】タイマ回路の構成例を示す図である。
【図５】ソフト遮断回路のロジック回路の構成例を示す図である。
【図６】駆動回路の構成例を示す図である。
【図７】タイマ回路およびソフト遮断回路の動作を説明する要部波形図である。
【図８】点火装置の動作を説明する要部波形図である。
【図９】第３の実施の形態に係る半導体集積回路のソフト遮断回路におけるＤ／Ａコンバータを示す回路図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施の形態について、車両用内燃機関の点火装置におけるイグナイタに適用した場合を例に図面を参照して詳細に説明する。なお、各実施の形態は、矛盾のない範囲で複数の実施の形態を部分的に組み合わせて実施することができる。
【００１３】
図１は第１の実施の形態に係る半導体集積回路を用いた車両用内燃機関の点火装置を示す図である。
車両用内燃機関の点火装置は、イグナイタ１を備えており、このイグナイタ１は、制御ＩＣ１０と、パワースイッチとしてのＩＧＢＴ（Insulated Gate Bipolar Transistor）２とを有している。なお、ここでは、パワースイッチとしてＩＧＢＴ２を使用しているが、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）のような他のパワースイッチを用いることもできる。
【００１４】
制御ＩＣ１０は、エンジン制御装置からの制御信号に同期した信号Ｓｉｎ（以下、単に制御信号Ｓｉｎと呼ぶ）を入力して、ＩＧＢＴ２を制御するゲート電圧Ｖｇを出力するもので、制御回路１７と、基準電圧源１２と、駆動回路１３と、センス抵抗Ｒｓｎｓとを有している。
【００１５】
制御回路１７は、制御信号Ｓｉｎおよび基準電圧源１２を入力し、通常時は、基準電圧源１２の電圧Ｖｏに基づく所定値の基準電圧Ｖｒｅｆを出力し、ソフト遮断時は、所定値から漸減する値の基準電圧Ｖｒｅｆを出力する。
【００１６】
駆動回路１３は、制御信号Ｓｉｎ、基準電圧Ｖｒｅｆおよびセンス抵抗Ｒｓｎｓのセンス電圧Ｖｓｎｓを入力し、ＩＧＢＴ２を制御するゲート電圧Ｖｇを出力する。このゲート電圧Ｖｇは、通常時は、制御信号Ｓｉｎに基づいてＩＧＢＴ２をオン／オフ制御するとともに、オン制御時には、センス電圧Ｖｓｎｓによる過電流保護を行う信号となる。ゲート電圧Ｖｇは、また、ソフト遮断時に、センス電圧Ｖｓｎｓによる過電流保護を行いながらソフト遮断を行う信号となる。
【００１７】
制御ＩＣ１０が出力するゲート電圧Ｖｇは、ＩＧＢＴ２のゲート端子に印加される。ＩＧＢＴ２は、同一チップ内に形成された電流センス領域と電流センス端子とを有している。この電流センス端子は、制御ＩＣ１０にてＩＧＢＴ２の電流検出回路を構成するセンス抵抗Ｒｓｎｓの一方の端子に接続され、センス抵抗Ｒｓｎｓの他方の端子は、グランドに接続されている。ＩＧＢＴ２の電流センス端子には、メインのエミッタ領域と電流センスエミッタ領域との面積比に応じた電流がセンス抵抗Ｒｓｎｓを介してグランドに流れることで、センス抵抗Ｒｓｎｓの両端には、エミッタ電流に比例したセンス電圧Ｖｓｎｓが生起される。このセンス電圧Ｖｓｎｓは、制御ＩＣ１０の駆動回路１３に帰還され、ＩＧＢＴ２に流れる電流を制限するのに使用される。
【００１８】
ＩＧＢＴ２のエミッタ端子は、グランドに接続され、ＩＧＢＴ２のコレクタ端子は、イグニッションコイル３の一次コイルの一方の端子に接続されている。イグニッションコイル３の二次コイルの一方の端子は、スパークプラグ４の一方の端子に接続され、スパークプラグ４の他方の端子は、グランドに接続されている。イグニッションコイル３の一次コイルおよび二次コイルの他方の端子は、バッテリ５の正極電極に接続され、バッテリ５の負極電極は、グランドに接続されている。
【００１９】
以上の構成の点火装置によれば、エンジン制御装置からハイ（Ｈ）レベルの制御信号Ｓｉｎが入力されると、駆動回路１３は、ＩＧＢＴ２をオン制御する。これにより、バッテリ５から供給された電流がイグニッションコイル３の一次コイルおよびＩＧＢＴ２を介してグランドに流れ、一次コイルに磁界が生じ、コアを通じて二次コイルにも磁界が発生する。このとき、駆動回路１３は、ＩＧＢＴ２を流れる電流を間接的に検出し、ＩＧＢＴ２に過電流が流れないよう電流制限機能が働いている。
【００２０】
次に、所定のタイミングでＩＧＢＴ２がオフ制御されると、自己誘導作用により一次コイルに電圧が発生し、相互誘導により二次コイルに高電圧が発生する。この高電圧は、スパークプラグ４に供給され、スパークプラグ４のギャップ間に火花を発生させる。
【００２１】
ここで、ＩＧＢＴ２のゲート端子に印加されるオン制御のゲート電圧が通常のオン時間よりも長い時間継続してしまうと、制御ＩＣ１０の制御回路１７が働き、駆動回路１３に供給する基準電圧Ｖｒｅｆを漸減させる。このとき、駆動回路１３は、上記の電流制限機能に加え、基準電圧Ｖｒｅｆの漸減によって、イグニッションコイル３の二次コイルに発生する電圧がスパークプラグ４のギャップ間に火花を発生させる電圧よりも高い電圧になることはなくなる。これにより、この点火装置は、不要なタイミングでスパークプラグ４のギャップ間に火花を発生させることなく、ＩＧＢＴ２を流れる電流をソフト遮断時間の間にゼロまで低減することになる。
【００２２】
このソフト遮断時間の間では、駆動回路１３は、ＩＧＢＴ２の電流をモニタしながらソフト遮断を行うので、ＩＧＢＴ２の閾値温度特性のばらつきに対しても、一定のソフト遮断時間を確保できるという利点がある。
【００２３】
図２は第２の実施の形態に係る半導体集積回路を用いた車両用内燃機関の点火装置を示す図である。この図２において、図１に示した構成要素と同じまたは均等の構成要素については同じ符号を付してその詳細な説明は省略する。
【００２４】
第２の実施の形態では、制御ＩＣ１０がソフト遮断回路１１およびタイマ回路１４を有し、タイマ回路１４に、ソフト遮断を開始するまでの時間とソフト遮断回路１１がソフト遮断を行うソフト遮断時間とをそれぞれカウントする機能を持たせている。
【００２５】
すなわち、制御ＩＣ１０は、エンジン制御装置からＨレベルの制御信号Ｓｉｎが入力されることによってカウント動作を開始し、通常時は、タイマ回路１４がタイムアップする前にロー（Ｌ）レベルの制御信号Ｓｉｎが入力されて、カウント動作を終了する。
【００２６】
タイマ回路１４のカウント動作がタイムアップしてもＨレベルの制御信号Ｓｉｎの入力が継続している場合、タイマ回路１４は、リセットし、今度は、ソフト遮断時間を得るためのカウント動作を開始する。ソフト遮断回路１１は、タイマ回路１４によって設定されたソフト遮断時間の間に、ＩＧＢＴ２を流れる電流をゼロまで低減するよう制御する基準電圧Ｖｒｅｆを生成し、駆動回路１３に印加する。駆動回路１３は、ソフト遮断時間の間に、ＩＧＢＴ２を流れる電流をゼロまで低減するゲート電圧Ｖｇを生成し、ＩＧＢＴ２のゲート端子に印加する。このとき、ソフト遮断回路１１は、タイマ回路１４がカウントした値を基にソフト遮断時間を確保しているので、ソフト遮断時間をばらつくことなく常に正確に得ることができる。また、タイマ回路１４は、ソフト遮断を開始するまでの時間のカウント動作とソフト遮断時間のカウント動作とを兼用するように構成したので、制御ＩＣ１０のチップを小型化することができる。
【００２７】
次に、制御ＩＣ１０の具体的な構成例について説明する。
図３はタイマ回路およびソフト遮断回路の構成例を示す図、図４はタイマ回路の構成例を示す図、図５はソフト遮断回路のロジック回路の構成例を示す図、図６は駆動回路の構成例を示す図である。
【００２８】
図３には、制御ＩＣ１０の中のタイマ回路１４およびソフト遮断回路１１が示されている。タイマ回路１４は、エンジン制御装置からの制御信号Ｓｉｎを入力し、（ｎ＋１）個の信号Ｔ１−Ｔｎ＋１とリセット信号ＲＳＴとを出力する。タイマ回路１４は、また、電源ラインｖｄｃとグランドラインｇｎｄとに接続されている。
【００２９】
ソフト遮断回路１１は、ロジック回路１５と抵抗ラダー回路１６とを備え、ロジック回路１５は、タイマ回路１４からの信号Ｔ１−Ｔｎ＋１とリセット信号ＲＳＴとを入力し、信号Ｌ１−Ｌｎを出力する。ロジック回路１５は、また、電源ラインｖｄｃと、基準電圧源１２の電圧Ｖｏと、グランドラインｇｎｄとに接続されている。
【００３０】
抵抗ラダー回路１６は、ロジック回路１５からの信号Ｌ１−Ｌｎを入力し、基準電圧Ｖｒｅｆを出力し、抵抗ラダー回路１６の基準電圧Ｖｒｅｆは、駆動回路１３に供給される。抵抗ラダー回路１６は、また、グランドラインｇｎｄにも接続されている。
【００３１】
タイマ回路１４は、図４に示したように、カウンタ回路１４ａとリセット回路１４ｂとを有している。カウンタ回路１４ａは、クロック回路ＣＬＫと、Ｎ個のＤフリップフロップＤＦＦ１−ＤＦＦＮと、ラッチ回路ＬＴＣとを直列に接続して構成され、ここでは、ＤフリップフロップＤＦＦ１−ＤＦＦＮを直列にＮ段接続して、Ｎビットのカウンタを構成している。すなわち、クロック回路ＣＬＫの出力は、ＤフリップフロップＤＦＦ１のクロック入力端子に接続されている。ＤフリップフロップＤＦＦ１では、その出力端子が信号Ｔ１を出力する出力端子と、次段のＤフリップフロップＤＦＦ２のクロック入力端子とに接続され、反転出力端子は、自身のＤ入力端子に接続されている。２段目のＤフリップフロップＤＦＦ２からＮ−１段目のＤフリップフロップＤＦＦＮ−１も同様の構成になっている。最終段目のＤフリップフロップＤＦＦＮについては、その出力端子が信号ＴＮを出力する出力端子と、次段のラッチ回路ＬＴＣの入力端子とに接続され、反転出力端子は、自身のＤ入力端子に接続されている。ラッチ回路ＬＴＣの出力端子は、カウンタ回路１４ａの出力端子を構成し、信号ＴＴＭＲを出力する。また、カウンタ回路１４ａのクロック回路ＣＬＫ、ＤフリップフロップＤＦＦ１−ＤＦＦＮおよびラッチ回路ＬＴＣは、タイマリセット信号ＲＳＴ−ＴＭＲを受けるリセット入力端子をそれぞれ有している。このカウンタ回路１４ａは、ソフト遮断回路１１がソフト遮断を開始するまでの時間をカウントするのに必要な段数に設定されている。
【００３２】
なお、ソフト遮断回路１１がソフト遮断を開始するまでの時間とソフト遮断を行うソフト遮断時間とが同じである場合（Ｎ＝ｎ＋１）、ＤフリップフロップＤＦＦ１−ＤＦＦＮの各出力端子から出力される信号が信号Ｔ１−Ｔｎ＋１として使用される。つまり、この場合、ＤフリップフロップＤＦＦＮは、その出力端子から信号Ｔｎ＋１が出力される。
【００３３】
ソフト遮断回路１１がソフト遮断を開始するまでの時間よりもソフト遮断を行うソフト遮断時間の方が短い場合（Ｎ＞ｎ＋１）、Ｎ段のＤフリップフロップＤＦＦ１−ＤＦＦＮのうち、（ｎ＋１）段のＤフリップフロップＤＦＦ１−ＤＦＦｎ＋１が使われる。
【００３４】
リセット回路１４ｂは、ナンド回路ＮＡＮＤ１，ＮＡＮＤ２と、遅延回路ＤＬＹと、インバータ回路ＩＮＶ０１，ＩＮＶ０２とを有している。ナンド回路ＮＡＮＤ１は、その一方の入力端子にエンジン制御装置からの制御信号Ｓｉｎを入力し、他方の入力端子は、ナンド回路ＮＡＮＤ２の出力端子に接続されている。ナンド回路ＮＡＮＤ２の一方の入力端子は、カウンタ回路１４ａが出力する信号ＴＴＭＲを受けており、この信号ＴＴＭＲは、また、遅延回路ＤＬＹの入力端子にも入力されている。遅延回路ＤＬＹの出力端子は、インバータ回路ＩＮＶ０１の入力端子に接続され、インバータ回路ＩＮＶ０１の出力端子は、ナンド回路ＮＡＮＤ２の他方の入力端子に接続されるとともに、インバータ回路ＩＮＶ０２の入力端子に接続されている。インバータ回路ＩＮＶ０２の出力端子は、このリセット回路１４ｂの出力端子を構成し、リセット信号ＲＳＴを出力する。
【００３５】
ソフト遮断回路１１のロジック回路１５は、図５に示したように、（ｎ＋１）個のアンド回路ＡＮＤ１−ＡＮＤｎ＋１とｎ個のインバータ回路ＩＮＶ１−ＩＮＶｎとを有している。アンド回路ＡＮＤ１−ＡＮＤｎは、その一方の入力端子にタイマ回路１４のカウンタ回路１４ａから出力された信号Ｔ１−Ｔｎをそれぞれ入力し、他方の入力端子には、アンド回路ＡＮＤｎ＋１の出力端子から出力されたセット信号ＳＥＴが入力されている。アンド回路ＡＮＤｎ＋１の入力端子には、タイマ回路１４のリセット回路１４ｂから出力されたリセット信号ＲＳＴが入力され、アンド回路ＡＮＤｎ＋１の反転入力端子には、タイマ回路１４から出力された信号Ｔｎ＋１が入力されている。アンド回路ＡＮＤ１−ＡＮＤｎの出力端子は、それぞれインバータ回路ＩＮＶ１−ＩＮＶｎの入力端子に接続され、インバータ回路ＩＮＶ１−ＩＮＶｎの出力端子は、このロジック回路１５の出力端子を構成し、信号Ｌ１−Ｌｎを出力する。インバータ回路ＩＮＶ１−ＩＮＶｎは、その電源として基準電圧源１２の電圧Ｖｏを受けており、電圧Ｖｏまたはグランドの電位とする２値の信号Ｌ１−Ｌｎを出力する。
【００３６】
抵抗ラダー回路１６は、図３に示したように、抵抗をはしご状に構成してなるＤ／Ａ（Digital to Analog）コンバータである。すなわち、抵抗Ｒ１の一方の端子は、信号Ｌ１を受け、他方の端子は、抵抗Ｒ１１を介してグランドに接続されている。抵抗Ｒ２の一方の端子は、信号Ｌ２を受け、他方の端子は、抵抗Ｒ１２を介して抵抗Ｒ１と抵抗Ｒ１１との接続点に接続されている。この抵抗Ｒ２，Ｒ１２の構成は、抵抗Ｒｎまで同様にして繰り返される。抵抗Ｒｎと抵抗Ｒ１ｎとの接続点は、この抵抗ラダー回路１６の出力端子を構成し、駆動回路１３に抵抗ラダー回路１６で生成された基準電圧Ｖｒｅｆを供給する。ここで、抵抗Ｒ１−Ｒｎ，Ｒ１１は、２Ｒの抵抗値を有し、抵抗Ｒ１２−Ｒ１ｎは、Ｒの抵抗値を有している。
【００３７】
駆動回路１３は、図６に示したように、一方の端子が電源ラインｖｄｃに接続された定電流源Ｉｃｃｓを備えている。定電流源Ｉｃｃｓの他方の端子は、スイッチＳＷ１の一方の端子に接続され、スイッチＳＷ１の他方の端子は、トランジスタＱのソース端子およびスイッチＳＷ２の一方の端子に接続されている。トランジスタＱは、ここでは、ＰチャネルのＭＯＳＦＥＴとしている。トランジスタＱのドレイン端子およびスイッチＳＷ２の他方の端子は、グランドラインｇｎｄに接続されている。スイッチＳＷ２の制御入力端子には、インバータ回路ＩＮＶ１１の出力端子が接続されている。このインバータ回路ＩＮＶ１１の入力端子およびスイッチＳＷ１の制御入力端子には、エンジン制御装置からの制御信号Ｓｉｎが入力される。スイッチＳＷ１の他方の端子、トランジスタＱのソース端子およびスイッチＳＷ２の一方の端子は、この駆動回路１３の出力端子を構成し、ＩＧＢＴ２のゲート電圧Ｖｇを出力する。
【００３８】
トランジスタＱのゲート端子は、オペアンプＯＰＡの出力端子に接続されている。オペアンプＯＰＡの非反転入力端子には、ソフト遮断回路１１の抵抗ラダー回路１６によって出力された基準電圧Ｖｒｅｆが入力される。オペアンプＯＰＡの反転入力端子は、抵抗Ｒ２１，Ｒ２２の一方の端子による共通の接続点に接続されている。抵抗Ｒ２１の他方の端子には、センス抵抗Ｒｓｎｓによって検出されたセンス電圧Ｖｓｎｓが入力され、抵抗Ｒ２２の他方の端子は、オペアンプＯＰＡの出力端子に接続されている。
【００３９】
このオペアンプＯＰＡは、センス電圧Ｖｓｎｓを受けてＩＧＢＴ２を流れる電流が所定値を超えたときにＩＧＢＴ２を流れる電流を制限するとともに、可変の基準電圧Ｖｒｅｆを受けてＩＧＢＴ２を流れる電流を制限する機能を有している。
【００４０】
次に、以上の構成による車両用内燃機関の点火装置の動作について説明する。
図７はタイマ回路およびソフト遮断回路の動作を説明する要部波形図であり、図８は点火装置の動作を説明する要部波形図である。
【００４１】
まず、エンジン制御装置から与えられる制御信号Ｓｉｎは、図７に示したように、ＩＧＢＴ２をオフ制御するとき、Ｌレベル、ＩＧＢＴ２をオン制御するときには、Ｈレベルとなる。
【００４２】
ここで、エンジン制御装置からＬレベルの制御信号Ｓｉｎが入力されているとき、タイマ回路１４では、リセット回路１４ｂのナンド回路ＮＡＮＤ１にＬレベルの制御信号Ｓｉｎが入力される。これによって、リセット回路１４ｂは、Ｈレベルのタイマリセット信号ＲＳＴ−ＴＭＲを出力し、カウンタ回路１４ａをリセットしている。このため、カウンタ回路１４ａが出力する信号Ｔ１−Ｔｎ＋１は、すべてＬレベルである。
【００４３】
ソフト遮断回路１１では、Ｌレベルの信号Ｔ１−Ｔｎを受けたロジック回路１５のアンド回路ＡＮＤ１−ＡＮＤｎは、Ｌレベルの信号を出力するので、インバータ回路ＩＮＶ１−ＩＮＶｎは、電圧Ｖｏを出力する。これにより、抵抗ラダー回路１６は、最大値の基準電圧Ｖｒｅｆを出力する。この場合の基準電圧Ｖｒｅｆは、Ｖｏ（１−１／２＾ｎ）である。
【００４４】
Ｌレベルの制御信号Ｓｉｎを受ける駆動回路１３では、スイッチＳＷ１がオフ（遮断）し、スイッチＳＷ２はオン（導通）となるので、ゲート電圧Ｖｇは、グランドレベルになっている。このとき、センス電圧Ｖｓｎｓはグランドレベルであり、オペアンプＯＰＡの非反転入力端子に入力される基準電圧Ｖｒｅｆは、その最大値であることから、オペアンプＯＰＡは、電源電圧に近い電圧信号を出力し、トランジスタＱをオフ（遮断）状態にしている。
【００４５】
次に、制御信号ＳｉｎがＨレベルになると、タイマ回路１４では、リセット回路１４ｂのナンド回路ＮＡＮＤ１は、Ｌレベルのタイマリセット信号ＲＳＴ−ＴＭＲを出力し、カウンタ回路１４ａのリセットが解除されてカウントを開始する。すなわち、クロック回路ＣＬＫから出力されたクロック信号は、Ｎ段のＤフリップフロップＤＦＦ１−ＤＦＦＮによって順次分周されていく。
【００４６】
ここで、制御信号ＳｉｎのＨレベルが正常動作時の点火時期を超えてもなお継続していると、カウンタ回路１４ａは、そのうちにタイムアップする。カウンタ回路１４ａがタイムアップすると、信号ＴＴＭＲがＨレベルになり、タイマリセット信号ＲＳＴ−ＴＭＲもＨレベルになる。これにより、タイマ回路１４はリセットされ、今度は、ソフト遮断時間のカウントに移行する。
【００４７】
信号ＴＴＭＲがＨレベルになって遅延回路ＤＬＹにより設定された遅延時間の後、タイマリセット信号ＲＳＴ−ＴＭＲがＬレベルに移行すると同時にリセット信号ＲＳＴがＨレベルとなる。
【００４８】
これにより、ソフト遮断回路１１のロジック回路１５では、アンド回路ＡＮＤｎ＋１は、Ｈレベルのリセット信号ＲＳＴとカウント開始直後でまだＬレベルの信号Ｔｎ＋１とを受ける。信号Ｔｎ＋１は、アンド回路ＡＮＤｎ＋１の論理反転入力端子に受けているので、アンド回路ＡＮＤｎ＋１は、Ｈレベルのセット信号ＳＥＴを出力し、信号Ｔ１−Ｔｎの通過を許可する。
【００４９】
すると、カウンタ回路１４ａにてクロック信号を分周してできたｎビットの信号Ｔ１−Ｔｎは、インバータ回路ＩＮＶ１−ＩＮＶｎにより反転同期した信号Ｌ１−Ｌｎとなって抵抗ラダー回路１６に供給される。
【００５０】
抵抗ラダー回路１６では、信号Ｌ１−Ｌｎを受けてＤ／Ａ変換され、基準電圧Ｖｒｅｆを出力する。この基準電圧Ｖｒｅｆは、カウンタ回路１４ａがタイムアップするまでは、その初期値のＶｏ（１−１／２＾ｎ）である。カウンタ回路１４ａがタイムアップして、ソフト遮断時間のカウントを開始すると、基準電圧Ｖｒｅｆは、クロック周期ごとにＶｏ（１／２＾ｎ）ずつ下降していく。
【００５１】
ロジック回路１５では、アンド回路ＡＮＤｎ＋１がリセット信号ＲＳＴを受けてから信号Ｔｎ＋１を受けるまでＨレベルのセット信号ＳＥＴを出力しており、この期間がソフト遮断時間となる。
【００５２】
次に、ソフト遮断動作時の点火装置の動作について、図８を参照しながら説明する。
まず、エンジン制御装置からＬレベルの制御信号Ｓｉｎが入力されているとき、ＩＧＢＴ２のゲート電圧Ｖｇおよびコレクタ電流Ｉｃは、ゼロであり、コレクタ電圧Ｖｃは、バッテリ５の電圧ＶＢと同じ電圧である。また、ＩＧＢＴ２は、オフ（遮断）なので、その電流を電圧に変換したセンス電圧Ｖｓｎｓはゼロであり、スパークプラグ４に印加される電圧Ｖ２もゼロである。このとき、ソフト遮断回路１１が出力する基準電圧Ｖｒｅｆは、その初期値のＶｏ（１−１／２＾ｎ）である。
【００５３】
時刻ｔ０にてＨレベルの制御信号Ｓｉｎが入力されると、ゲート電圧Ｖｇが高くなり、ＩＧＢＴ２は、オン（導通）となる。これにより、ＩＧＢＴ２のコレクタ電圧Ｖｃが低下し、コレクタ電流Ｉｃが上昇していく。ただし、ＩＧＢＴ２の負荷は、コイルなので、コレクタ電流Ｉｃは、ある傾きを以て上昇していく。これに伴い、センス電圧Ｖｓｎｓも同じように上昇していく。通常は、このコレクタ電流Ｉｃが上昇していく過程でＩＧＢＴ２をオフ（遮断）し、そのタイミングで、スパークプラグ４のギャップ間に火花を発生させる。しかし、ここでは、ＩＧＢＴ２は、そのコレクタ電流Ｉｃの上昇過程でオフされることなく通電状態が継続しているとする。
【００５４】
コレクタ電流Ｉｃの上昇過程で、イグニッションコイル３が磁気飽和を起こすと、イグニッションコイル３のインピーダンスが下がり、コレクタ電流が急激に上昇し、センス電圧Ｖｓｎｓも同じように上昇する。
【００５５】
このセンス電圧Ｖｓｎｓは、基準電圧Ｖｒｅｆと比較されていて、基準電圧Ｖｒｅｆの近傍まで上昇すると、ゲート電圧Ｖｇが下げられていき、ＩＧＢＴ２は、コレクタ電流Ｉｃがそれ以上流れないように電流制限がかけられる。
【００５６】
その後、時刻ｔ１にてタイマ回路１４のＮ段のカウンタ回路１４ａがタイムアップすると、今度は、カウンタ回路１４ａの（ｎ＋１）段のＤフリップフロップＤＦＦ１−ＤＦＦｎ＋１を使ってソフト遮断時間をカウントする。このとき、ソフト遮断回路１１は、カウンタ回路１４ａが出力する信号Ｔ１−Ｔｎに応じたアナログ値の基準電圧Ｖｒｅｆを出力する。この基準電圧Ｖｒｅｆは、カウントアップするごとに値が小さくなるので、それに伴いオペアンプＯＰＡの出力も値が小さくなり、トランジスタＱのオン抵抗が小さくなって、ゲート電圧Ｖｇが漸減していく。
【００５７】
ゲート電圧Ｖｇが漸減していくことでコレクタ電流Ｉｃが絞られ、コレクタ電圧Ｖｃが上昇していく。このコレクタ電流Ｉｃの制限は、時間をかけて緩やかに行っているので、コレクタ電圧Ｖｃの上昇およびスパークプラグ４に印加される電圧Ｖ２の低下が緩やかになる。この結果、コレクタ電圧Ｖｃの急激な上昇およびスパークプラグ４に印加される電圧Ｖ２の急峻な低下が抑制され、火花放電せずにエネルギの放出が可能になることから、スパークプラグ４は、放電することがなくなる。
【００５８】
なお、このソフト遮断は、ＩＧＢＴ２の電流をモニタしながら行っているので、ＩＧＢＴ２の閾値温度特性のばらつきに対しても、一定のソフト遮断時間を確保することができる。
【００５９】
次に、時刻ｔ２にてゲート電圧ＶｇがＩＧＢＴ２の閾値電圧よりも低くなると、ＩＧＢＴ２は、オフするので、コレクタ電流Ｉｃがゼロになり、コレクタ電圧Ｖｃがバッテリ５の電圧ＶＢと等しくなり、スパークプラグ４に印加される電圧Ｖ２がゼロになる。
【００６０】
なお、電流制限の手法は、メインのＩＧＢＴ２に直列に抵抗接続されるシャント抵抗方式や、ＩＧＢＴ２と構成を同じくするセンスＩＧＢＴに抵抗接続されるセンス抵抗方式にこだわるものではない。
【００６１】
また、可変抵抗として小分解能に特化した抵抗ラダー回路１６にて論じたが、抵抗値の可変の手法は限定されるものではない。
さらに、この制御ＩＣ１０では、抵抗ラダー回路１６、タイマ回路１４のリセット回路１４ｂ、各回路をつなぐ信号配線が追加になるが、カウンタ回路１４ａの再利用とデジタル回路構成で小型化が容易である。また、デジタル回路を用いることで、良好なベースクロックを使用すれば、温度依存性および電源電圧依存性において、精度良く安定した特性が見込める。
【００６２】
図９は第３の実施の形態に係る半導体集積回路のソフト遮断回路におけるＤ／Ａコンバータを示す回路図である。
このＤ／Ａコンバータ１６ａは、第２の実施の形態に係る半導体集積回路のソフト遮断回路１１が備える抵抗ラダー回路１６に代わるものである。すなわち、このＤ／Ａコンバータ１６ａは、抵抗ラダー回路１６の抵抗Ｒ１−Ｒｎ，Ｒ１１−Ｒ１ｎの領域をＭＯＳトランジスタＱ１−Ｑｎ，Ｑ１１−Ｑ１ｎ，Ｑ２１−Ｑ２ｎ＋１で形成している。これらのＭＯＳトランジスタＱ１−Ｑｎ，Ｑ１１−Ｑ１ｎ，Ｑ２１−Ｑ２ｎ＋１は、デプレッション形のものを使用して所定のオン抵抗を作り出しており、しかも、すべて同じ構成にされている。したがって、２Ｒの抵抗値に相当する抵抗は、ＭＯＳトランジスタＱ１−Ｑｎ，Ｑ１１−Ｑ１ｎを２個直列に配置することによって実現され、Ｒの抵抗値に相当する抵抗は、１個のＭＯＳトランジスタＱ２１−Ｑ２ｎ＋１によって実現される。
【００６３】
このＭＯＳトランジスタＱ１−Ｑｎ，Ｑ１１−Ｑ１ｎ，Ｑ２１−Ｑ２ｎ＋１の半導体チップ上の領域は、抵抗を形成する場合の領域に比べて占有面積の小さいＤ／Ａコンバータ１６ａを作ることができる。
【符号の説明】
【００６４】
１  イグナイタ
２  ＩＧＢＴ（パワースイッチ）
３  イグニッションコイル
４  スパークプラグ
５  バッテリ
１０  制御ＩＣ
１１  ソフト遮断回路
１２  基準電圧源
１３  駆動回路
１４  タイマ回路
１４ａ  カウンタ回路
１４ｂ  リセット回路
１５  ロジック回路
１６  抵抗ラダー回路
１６ａ  Ｄ／Ａコンバータ
１７  制御回路
ＡＮＤ１−ＡＮＤｎ＋１  アンド回路
ＣＬＫ  クロック回路
ＤＦＦ１−ＤＦＦＮ，ＤＦＦｎ＋１  Ｄフリップフロップ
ＤＬＹ  遅延回路
ＩＮＶ０１，ＩＮＶ０２，ＩＮＶ１−ＩＮＶｎ，ＩＮＶ１１  インバータ回路
Ｉｃｃｓ  定電流源
ＬＴＣ  ラッチ回路
ＮＡＮＤ１，ＮＡＮＤ２  ナンド回路
ＯＰＡ  オペアンプ
Ｑ  トランジスタ
Ｑ１−Ｑｎ，Ｑ１１−Ｑ１ｎ，Ｑ２１−Ｑ２ｎ＋１  ＭＯＳトランジスタ
Ｒ１−Ｒｎ，Ｒ１１−Ｒ１ｎ，Ｒ２１，Ｒ２２  抵抗
Ｒｓｎｓ  センス抵抗（電流検出回路）
ＳＷ１，ＳＷ２  スイッチ
【図１】
0006766443.tif 000002
【図２】
0006766443.tif 000003
【図３】
0006766443.tif 000004
【図４】
0006766443.tif 000005
【図５】
0006766443.tif 000006
【図６】
0006766443.tif 000007
【図７】
0006766443.tif 000008
【図８】
0006766443.tif 000009
【図９】
0006766443.tif 000010