(57)【特許請求の範囲】
【請求項１】
オン状態とオフ状態との間またはオフ状態とオン状態との間におけるスイッチの所望の遷移を表す信号を送信する信号送信回路を含む一次側であって、
前記信号が信号持続期間をもつ、
当該一次側と、
前記一次側から絶縁されている二次側であって、
前記所望の遷移を表す前記信号を受信する信号受信回路と、
前記信号受信回路により受信された有効な信号に応答して前記有効な信号に従ってドライブ信号を生成するドライブ信号生成器と、
を含む当該二次側と、
前記一次側を前記二次側からガルバニック直流絶縁しながら前記信号送信回路を前記信号受信回路に誘導結合する信号変圧器であって、
当該信号変圧器が、
前記信号送信回路に接続された一次側巻線と、
前記信号受信回路に接続された二次側巻線と、
を有する、
当該信号変圧器と、
スイッチであって、
前記スイッチの前記所望の遷移を表す前記信号の送信間の中断中、前記一次側巻線への比較的小さなインピーダンスをスイッチングするように接続された、
当該スイッチと、
を備え、
前記二次側の前記信号受信回路が、前記信号受信回路により受信された前記信号を検証する検証回路をさらに有し、
前記検証回路が、
前記信号受信回路により受信された前記信号の大きさを大きさ閾値と比較する第１の比較器と、
前記信号受信回路により受信された前記信号の前記大きさが前記大きさ閾値を上回っている持続期間を測定するタイマーと、
前記測定された持続期間を閾値持続期間と比較し、前記測定された持続期間が前記閾値持続期間を上回ったことに応答して、前記信号受信回路により受信された特定の信号の有効性を示す信号を前記ドライブ信号生成器に出力する第２の比較器と、
をもち、
前記閾値持続期間が前記信号持続期間未満である、
スイッチコントローラー。
【請求項２】
前記閾値持続期間が、前記信号持続期間の２０％より大きい、
請求項１に記載のスイッチコントローラー。
【請求項３】
前記閾値持続期間が、前記信号持続期間の４０％より大きい、
請求項１に記載のスイッチコントローラー。
【請求項４】
前記信号持続期間から前記閾値持続期間を減算したものが、１００ナノ秒未満である、
請求項１に記載のスイッチコントローラー。
【請求項５】
前記信号持続期間から前記閾値持続期間を減算したものが、５０ナノ秒未満である、
請求項４に記載のスイッチコントローラー。
【請求項６】
前記信号持続期間から前記閾値持続期間を減算したものが、３０ナノ秒未満である、
請求項５に記載のスイッチコントローラー。
【請求項７】
電力スイッチの所望の駆動を表す信号を送信する信号送信回路を含む一次側と、
前記一次側から絶縁されている二次側であって、
前記所望の駆動を表す前記信号を受信する信号受信回路と、
前記信号受信回路により受信された有効な信号に応答して前記有効な信号に従ってドライブ信号を生成するドライブ信号生成器と、
を含む当該二次側と、
前記一次側を前記二次側からガルバニック直流絶縁しながら前記信号送信回路を前記信号受信回路に誘導結合する信号変圧器と、
を備え、
前記二次側の前記信号受信回路が、前記信号受信回路により受信された信号を検証する検証回路をさらに有し、
前記検証回路が、
前記信号受信回路により受信された前記信号のパラメータを検証基準と比較する検証比較器と、
前記信号受信回路により受信された前記信号の前記パラメータが前記検証基準を満たす測定期間内における持続期間を測定するタイマーと、
前記測定された持続期間を閾値持続期間と比較して、前記測定された持続期間が前記閾値持続期間を上回ったことに応答して、前記信号受信回路により受信された特定の信号の有効性を示す信号を前記ドライブ信号生成器に出力する第２の比較器と、
をもち、
前記測定期間が、前記閾値持続期間より８０ナノ秒未満ぶん大きい、
スイッチコントローラー。
【請求項８】
前記検証比較器が、前記信号受信回路により受信された前記信号の大きさを大きさ閾値と比較する第１の比較器であり、
前記タイマーが、前記信号受信回路により受信された前記信号の前記大きさが前記大きさ閾値を上回っている前記測定期間内における持続期間を測定する、
請求項７に記載のスイッチコントローラー。
【請求項９】
前記測定期間が、前記閾値持続期間より６０ナノ秒未満ぶん大きい、
請求項７または請求項８に記載のスイッチコントローラー。
【請求項１０】
前記測定期間が、前記閾値持続期間より３０ナノ秒未満ぶん大きい、
請求項７または請求項８に記載のスイッチコントローラー。
【請求項１１】
前記電力スイッチが、１００ナノ秒より長い期間においてオフ状態とオン状態との間で遷移する絶縁ゲートバイポーラトランジスタを備える、
請求項７から請求項１０のいずれか一項に記載のスイッチコントローラー。
【請求項１２】
前記電力スイッチは、遷移期間内にオフ状態とオン状態との間で遷移する絶縁ゲートバイポーラトランジスタを備え、
前記遷移期間が、前記測定期間より大きい、
請求項７から請求項１１のいずれか一項に記載のスイッチコントローラー。
【請求項１３】
平均遷移期間にわたってオフ状態／オン状態の間とオン状態／オフ状態の間とで遷移する複数の電力スイッチの少なくとも１つの電力スイッチ用のスイッチコントローラーであって、
当該スイッチコントローラーが、
前記少なくとも１つの電力スイッチの所望の駆動を表す信号を送信する信号送信回路を備える一次側と、
前記一次側から絶縁されている二次側であって、
前記所望の駆動を表す前記信号を受信する信号受信回路と、
前記信号受信回路により受信された有効な信号に応答して前記有効な信号に従ってドライブ信号を生成するドライブ信号生成器と、
前記一次側を前記二次側からガルバニック直流絶縁しながら前記信号送信回路を前記信号受信回路に誘導結合する信号変圧器と、
を含む当該二次側と、
を備え、
前記二次側の前記信号受信回路が、前記信号受信回路により受信された信号を検証する検証回路をさらに有し、
前記検証回路が、
前記信号受信回路により受信された前記信号のパラメータを検証基準と比較する検証比較器と、
前記信号受信回路により受信された前記信号の前記パラメータが前記検証基準を満たす測定期間内における持続期間を測定するタイマーであって、
前記測定期間が、前記電力スイッチの前記平均遷移期間より短い、
当該タイマーと、
前記測定された持続期間を閾値持続期間と比較して、前記測定された持続期間が前記閾値持続期間を上回ったことに応答して、前記信号受信回路により受信された特定の信号の有効性を示す信号を前記ドライブ信号生成器に出力する第２の比較器と、
をもつ、
スイッチコントローラー。
【請求項１４】
前記検証比較器が、前記信号受信回路により受信された前記信号の大きさを大きさ閾値と比較する第１の比較器であり、
前記タイマーが、前記信号受信回路により受信された前記信号の前記大きさが前記大きさ閾値を上回っている前記測定期間内における持続期間を測定する、
請求項１３に記載のスイッチコントローラー。
【請求項１５】
前記平均遷移期間が、１００ナノ秒から１０００ナノ秒の間である、
請求項１３または請求項１４に記載のスイッチコントローラー。
【請求項１６】
前記測定期間が、前記閾値持続期間より４０ナノ秒未満ぶん大きい、
請求項１３に記載のスイッチコントローラー。
【請求項１７】
前記測定期間が、前記閾値持続期間より３０ナノ秒未満ぶん大きい、
請求項１６に記載のスイッチコントローラー。
【請求項１８】
前記タイマーが、
コンデンサと、
前記信号受信回路により受信された前記信号の前記大きさが前記大きさ閾値を上回っている場合、前記測定期間中に前記コンデンサを充電する電流源と、
前記信号受信回路により受信された前記信号の前記大きさが前記大きさ閾値を上回っていない場合、前記測定期間中に前記コンデンサを放電する電流シンクと、
を備える、
請求項１３に記載のスイッチコントローラー。
【請求項１９】
前記閾値持続期間は、オン状態とオフ状態との間またはオフ状態とオン状態との間における前記電力スイッチの遷移が所望されることを示す信号の持続期間の２０％から６０％の間である、
請求項１３に記載のスイッチコントローラー。
【請求項２０】
前記閾値持続期間が、前記電力スイッチの前記遷移が所望されることを示す信号の持続期間の３０％から５０％の間である、
請求項１９に記載のスイッチコントローラー。
【請求項２１】
前記信号変圧器の周囲に巻き付けられた一次側信号巻線と二次側信号巻線とを備え、
前記一次側信号巻線が、前記二次側信号巻線を部分的または完全に覆っている、
請求項１３に記載のスイッチコントローラー。
【請求項２２】
前記電力スイッチの前記所望の駆動を表す前記信号の送信間の中断中、前記一次側信号巻線に対する比較的小さなインピーダンスをスイッチングするように接続されたスイッチをさらに備え、
前記比較的小さなインピーダンスが、９０オーム未満の抵抗をもつ抵抗器である、
請求項２１に記載のスイッチコントローラー。
【請求項２３】
前記比較的小さなインピーダンスが、５０オーム未満、２０オーム未満、または１０オーム未満の抵抗をもつ抵抗器である、
請求項２２に記載のスイッチコントローラー。
【請求項２４】
前記比較的小さなインピーダンスが、短絡である、
請求項２２に記載のスイッチコントローラー。
【請求項２５】
前記検証回路が、
前記信号受信回路により受信されたオン信号を検証するオン信号検証回路と、
前記信号受信回路により受信されたオフ信号を検証するオフ信号検証回路と、
を含む、
請求項１４に記載のスイッチコントローラー。
【請求項２６】
前記オン信号検証回路が、前記第１の比較器と、前記タイマーと、前記第２の比較器とを含み、
前記オフ信号検証回路が、
前記信号受信回路により受信された前記信号の前記大きさを第３の比較器の大きさ閾値と比較する第３の比較器と、
前記信号受信回路により受信された前記信号の前記大きさが前記第３の比較器の大きさ閾値を上回っている第２の期間内における第２の持続期間を測定する第２のタイマーと、
前記測定された第２の持続期間を第２の閾値持続期間と比較して、前記測定された第２の持続期間が前記第２の閾値持続期間を上回っていることに応答して、前記信号受信回路により受信された前記オフ信号の有効性を示す信号を前記ドライブ信号生成器に出力する第４の比較器と、
を含む、
請求項２５に記載のスイッチコントローラー。
【請求項２７】
前記第３の比較器の大きさ閾値が、前記大きさ閾値とは異なる、
請求項２６に記載のスイッチコントローラー。
【請求項２８】
前記第３の比較器の大きさ閾値と前記大きさ閾値との１つが、正の閾値であり、
前記第３の比較器の大きさ閾値と前記大きさ閾値との他の１つが、負の閾値である、
請求項２６に記載のスイッチコントローラー。
【請求項２９】
前記所望の駆動を表す前記信号の各々が、前記信号変圧器の巻数比に基づいて選択された大きさをもつ電圧パルスを備え、ノイズが存在しない状態で、前記信号受信回路において前記大きさ閾値を上回る大きさをもつパルスの受信をもたらす、
請求項１４に記載のスイッチコントローラー。
【請求項３０】
前記測定期間が、１００ｎｓ未満である、
請求項１３に記載のスイッチコントローラー。
【請求項３１】
前記測定期間が、９０ｎｓ未満である、
請求項３０に記載のスイッチコントローラー。
【発明の詳細な説明】
【技術分野】
【０００１】
（関連出願の相互参照）
本出願は、発明の名称を「ノイズ耐性を改善する検証回路付きスイッチコントローラー」とする２０１４年７月０３日に出願された米国仮特許出願第６２／０２０，８６４号の利益を主張する。
【０００２】
本出願は、発明の名称を「ノイズ耐性を改善する検証回路付きスイッチコントローラー」とする２０１５年６月１８日に出願された米国非仮特許出願第１４／７４３，８３１号の利益を主張する。
【０００３】
本発明は、半導体スイッチの制御回路と、半導体スイッチの制御回路と少なくとも１つの半導体スイッチとを備えるシステムと、半導体スイッチに対する制御信号を生成する方法とに関する。
【背景技術】
【０００４】
半導体スイッチの制御回路、特に、電力半導体スイッチの制御回路では、一次側と二次側とが絶縁変圧器によりガルバニック直流絶縁され得る。これは、二次側で発生し得るスイッチング後の高電圧から、一次側における回路を保護し得る。しかし、このようなシステムにおいて、及び、いくつかの状況において、寄生結合キャパシタンス、特に絶縁変圧器の結合キャパシタンスによる半導体スイッチにおける電位の変化は、絶縁変圧器を介して一次側と二次側との間で電流を生成し得る。これは、制御信号と誤って識別され得る干渉信号の発生を引き起こし得るか、または、正しい制御信号が識別されないことを引き起こし得る。その結果、半導体スイッチは、望ましくない方法でスイッチオンまたはスイッチオフされ得る。この問題を軽減するため、変圧器の結合キャパシタンスの低減が提案されてきた。これは、いくつかの例において、容量性遮蔽を提供することによって、または、絶縁変圧器の一次巻線と二次巻線との間を、取り得る最大距離とすることによって達成され得る。
【発明の概要】
【０００５】
半導体スイッチの第１の制御回路は、半導体スイッチをスイッチングするための制御信号を生成するように設計された回路を有する一次側と、制御信号に応答して半導体スイッチをスイッチングするように設計された駆動回路を備える二次側と、一次側と二次側との間に配置された絶縁変圧器と、を備え、絶縁変圧器が、一次側と二次側とをガルバニック直流絶縁し、一次側から二次側に制御信号を伝達するように設計されており、絶縁変圧器が、一次側における回路に電気的に接続された少なくとも１つの一次側巻線と、二次側における駆動回路に電気的に接続された少なくとも１つの二次側巻線と、を含み、一次側巻線は、それが、外部交番磁場から二次側巻線を少なくとも部分的に遮蔽するように、または、外部交番磁場により生成された磁束を少なくとも部分的に補償するように配置されており、二次側が、二次側において受信された制御信号を検証するように設計された検証回路をさらに備え、検証回路が、二次側において受信された制御信号を閾値電圧と比較する比較回路と、比較回路の出力に応答して検証信号を生成する回路とを含み、検証回路は、検証信号が所定の期間において第１の所定の閾値を上回った場合に、二次側において受信された制御信号が有効であると宣言するようにさらに設計されている、及び、二次側における駆動回路は、二次側において受信された制御信号が有効であると宣言された場合に、半導体スイッチをスイッチングするように設計されている。
【０００６】
第１の制御回路が、一次側と二次側との間の結合キャパシタンスに加えて、他の妨害源の影響を抑える絶縁変圧器を備える。寄生誘導結合の結果として、半導体スイッチの電流の変化は、制御回路に戻って反映され、干渉信号を生成し得る。いくつかのよく知られた解決策では、制御される半導体スイッチからのある距離に制御回路が配置されているので、半導体スイッチを通る電流の変化に起因した妨害が無視できる程度の重要性であり、従って、寄生誘導結合による妨害が小さいか、または、寄生誘導結合の妨害効果を低減する特殊な遮蔽装置が提供される。第１の制御回路の変圧器は、一次側巻線と二次側巻線との巧みな構成の結果として、半導体スイッチの出力電流の変化に起因した妨害の影響を低減し得る。この構成は、制御回路が半導体スイッチ付近に配置された（特定の状況において大電流がスイッチングされる）状況でも、この機能を適切に実施し得る。しかし、（出力電流の変化に起因した妨害を低減する）第１の制御回路または第２の制御回路の変圧器における一次巻線と二次巻線との構成の結果として、一次巻線と二次巻線との間の結合キャパシタンスは、一次巻線と二次巻線とが互いに空間的により大きく分離されている変圧器と比べて大きくされ得る。さらに、いくつかの例において、パルス状制御信号のエッジ付近の（信号が論理ハイ値と論理ロー値との間で遷移している）特定の期間における一次巻線の遮蔽効果は、制御信号が実質的に定常状態である（信号が実質的に論理ハイまたは論理ローである）期間におけるものより、効果が低いものであり得る。これは、結果的に、半導体スイッチを通る電流の変化による誘導性の妨害をもたらし得る。いくつかの例において、結合キャパシタンスと誘導結合との増加の結果として発生する妨害は、二次側により受信された制御信号の信号レベルの変化をもたらし得る。その結果、二次側駆動回路は、有効な制御信号が存在しない場合にも半導体スイッチを不適切にスイッチングし得るか、または、半導体スイッチがスイッチングされない程度まで有効な制御信号が歪み得る。第１の制御回路の検証回路は、受信された制御信号を検証信号に変換して、後者の検証信号を使用して、受信された制御信号の有効性を判定することにより、前述の妨害に対する制御回路の感度を低減し得る。このようにして、例えば、妨害（誘導性または容量性）により複数のパルス状セクションに分解した制御信号は、有効な制御信号として識別され得る。他の場合において、制御信号に重ね合わされた逆極性の妨害は、打ち消され得る。
【０００７】
第２の半導体スイッチの制御回路は、半導体スイッチをスイッチングするためのパルス状制御信号を生成するように設計された回路を含む一次側と、パルス制御信号に応答して半導体スイッチをスイッチングするように設計された駆動回路を含む二次側と、一次側と二次側との間に配置された絶縁変圧器と、を備え、絶縁変圧器が、一次側と二次側とをガルバニック直流絶縁し、パルス制御信号を一次側から二次側に伝達するように設計されており、絶縁変圧器が、一次側における回路に電気的に接続された少なくとも１つの一次巻線（一次側巻線とも呼ばれ得る）と、二次側における駆動回路に電気的に接続された二次巻線（二次側巻線とも呼ばれ得る）を含み、一次巻線が、外部交番磁場から二次巻線を少なくとも部分的に遮蔽するように、または、外部交番磁場により生成された磁束を少なくとも部分的に補償するように配置されており、一次側において生成されたパルス状制御信号のパルス長が、１００ｎｓより短い。
【０００８】
詳細に上述した妨害は、制御回路への半導体スイッチを通る電流の変化による容量結合と妨害との増加の結果として、第２の制御回路において同様に発生し得る。パルス状制御信号を短くすることは、半導体スイッチのスイッチング動作（オフ状態からオン状態の間のスイッチング、または、その逆）（及び、半導体スイッチを通る電流と半導体スイッチにかかる電圧とにおける関連する変化）が実質的に制御パルスの終端後にのみ開始するという効果を有し得る。既に説明したように、一次巻線の遮蔽または補償効果は、制御パルスのエッジの期間中より、この領域においてより効果的であり得る。（論理ハイ値から論理ロー値への遷移、またはその逆）。従って、一次巻線の遮蔽効果の改善は、この時間範囲において使用され得る。加えて、より短いパルスの使用により、変圧器の主たるインダクタンスが減少し得、ひいては、寄生結合キャパシタンスを低減し得、従って、半導体スイッチにかかる電圧変化の影響を低減する第１の実施形態において、スイッチコントローラーは、オン状態とオフ状態との間またはオフ状態とオン状態との間におけるスイッチの所望の遷移を表す信号を送信する信号送信回路を含む一次側を備え、信号が信号持続期間を有し、二次側は一次側から絶縁されている。二次側は、さらに、所望の遷移を表す信号を受信する信号受信回路と、信号受信回路により受信された有効な信号に応答して有効な信号に従ってドライブ信号を生成するドライブ信号生成器。スイッチコントローラーが、一次側を二次側からガルバニック直流絶縁しながら信号送信回路を信号受信回路に誘導結合する信号変圧器であって、信号送信回路に接続された一次側巻線と信号受信回路に接続された二次側巻線とを有する当該信号変圧器と、スイッチの所望の遷移を表す信号の送信間の中断中に一次側巻線への比較的小さなインピーダンスをスイッチングするように接続されたスイッチと、をさらに含む。二次側信号受信回路が、信号受信回路により受信された信号を検証する検証回路をさらに含み、検証回路が、信号受信回路により受信された信号の大きさを大きさ閾値と比較する第１の比較器と、信号受信回路により受信された信号の大きさが大きさ閾値を上回っている持続期間を測定するタイマーと、測定された持続期間を閾値持続期間と比較して、測定された持続期間が閾値持続期間を上回ったことに応答して信号受信回路により受信された特定の信号の有効性を示す信号をドライブ信号生成器に出力する第２の比較器と、をさらに有し、閾値持続期間が信号持続期間未満である。
【０００９】
このスイッチコントローラーは、以下の特徴の１つ以上をもち得る。例えば、閾値持続期間は、信号持続期間の２０％より大きい。他の例として、閾値持続期間は、信号持続期間の４０％より大きい。さらに、信号持続期間から閾値持続期間を減算したものは、１００ナノ秒未満である。他の例として、信号持続期間から閾値持続期間を減算したものは、５０ナノ秒未満である。さらなる例において、信号持続期間から閾値持続期間を減算したものは、３０ナノ秒未満である。
【００１０】
第２の実施形態において、スイッチコントローラーは、電力スイッチの所望の駆動を表す信号を送信する信号送信回路を含む一次側と、一次側から絶縁されている二次側と、を備える。二次側が、所望の駆動を表す信号を受信する信号受信回路と、信号受信回路により受信された有効な信号に応答して有効な信号に従ってドライブ信号を生成するドライブ信号生成器とをさらに含む。スイッチコントローラーの第２の実施形態が、一次側を二次側からガルバニック直流絶縁しながら信号送信回路を信号受信回路に誘導結合する信号変圧器をさらに含む。二次側信号受信回路は、信号受信回路により受信された信号を検証する検証回路をさらに備え、検証回路が、信号受信回路により受信された信号のパラメータを検証基準と比較する検証比較器と、信号受信回路により受信された信号のパラメータが検証基準を満たす測定期間内における持続期間を測定するタイマーと、測定された持続期間を閾値持続期間と比較して、測定された持続期間が閾値持続期間を上回ったことに応答して、信号受信回路により受信された特定の信号の有効性を示す信号をドライブ信号生成器に出力する第２の比較器と、を含み、測定期間が、閾値持続期間より８０ナノ秒未満ぶん大きい。
【００１１】
このスイッチコントローラーは、以下の特徴の１つ以上をもち得る。例えば、検証比較器は、信号受信回路により受信された信号の大きさを大きさ閾値と比較する第１の比較器であり、タイマーが、信号受信回路により受信された信号の大きさが大きさ閾値を上回っている測定期間内における持続期間を測定する。さらに、測定期間は、閾値持続期間より６０ナノ秒未満ぶん大きい。または、例えば、測定期間が閾値持続期間より３０ナノ秒未満ぶん大きい。さらに、電力スイッチは、１００ナノ秒より長い期間内にオフ状態とオン状態との間で遷移する絶縁ゲートバイポーラトランジスタを備える。または、さらに、電力スイッチは、遷移時間内にオフ状態とオン状態との間で遷移する絶縁ゲートバイポーラトランジスタを備え、遷移時間が、測定期間より大きい。
【００１２】
第３の実施形態において、平均遷移期間にわたってオフ状態／オン状態の間とオン状態／オフ状態の間とで遷移する複数の電力スイッチの少なくとも１つの電力スイッチのスイッチコントローラーであって、当該スイッチコントローラーが、少なくとも１つの電力スイッチの所望の駆動を表す信号を送信する信号送信回路を備える一次側と一次側から絶縁されている二次側とを含む。二次側は、所望の駆動を表す信号を受信する信号受信回路と、信号受信回路により受信された有効な信号に応答して有効な信号に従ってドライブ信号を生成するドライブ信号生成器とを備える。第３の実施形態のスイッチコントローラーは、一次側を二次側からガルバニック直流絶縁しながら信号送信回路を信号受信回路に誘導結合する信号変圧器を含み、二次側信号受信回路が、信号受信回路により受信された信号を検証する検証回路をさらに備える。検証回路は、信号受信回路により受信された信号のパラメータを検証基準比較する検証比較器と、信号受信回路により受信された信号のパラメータが検証基準を満たす測定期間内における持続期間を測定するタイマーであって、測定期間が電力スイッチの平均遷移期間より短い、当該タイマーと、測定された持続期間を閾値持続期間と比較して、測定された持続期間が閾値持続期間を上回ったことに応答して、信号受信回路により受信された特定の信号の有効性を示す信号をドライブ信号生成器に出力する第２の比較器と、を含む。
【００１３】
このスイッチコントローラーは、以下の特徴の１つ以上をもち得る。例えば、検証比較器は、信号受信回路により受信された信号の大きさを大きさ閾値と比較する第１の比較器であり、タイマーは、信号受信回路により受信された信号の大きさが大きさ閾値を上回っている測定期間内における持続期間を測定する。または、例えば、平均遷移期間が１００ナノ秒と１０００ナノ秒との間である。
【００１４】
スイッチコントローラーの第１の実施形態と第２の実施形態と第３の実施形態と、そのそれぞれの１つ以上の特徴は、以下の特徴をさらに含み得る。例えば、測定期間は、閾値持続期間より４０ナノ秒未満ぶん大きい。例えば、測定期間は、閾値持続期間より３０ナノ秒未満ぶん大きい。さらに、タイマーは、コンデンサと、信号受信回路により受信された信号の大きさが大きさ閾値を上回っているとき、測定期間中にコンデンサを充電する電流源と、信号受信回路により受信された信号の大きさが大きさ閾値を上回っていないとき、測定期間中にコンデンサを放電する電流シンクを含む。例えば、閾値持続期間は、オン状態とオフ状態との間またはオフ状態とオン状態との間のスイッチの遷移が所望されることを示す信号の持続期間の２０％と６０％との間である。または、さらに、閾値持続期間は、オン状態とオフ状態との間またはオフ状態とオン状態との間のスイッチの遷移が所望されることを示す信号の持続期間の３０％と５０％との間である。さらに、一次側信号巻線と二次側信号巻線とが信号変圧器の周囲に巻き付けられており、二次側信号巻線は、部分的または完全に、一次側信号巻線を覆っている。他の例において、スイッチは、スイッチの所望の遷移を表す信号の送信間の中断中に一次側巻線への比較的小さなインピーダンスをスイッチングするように接続されている。さらに、比較的小さなインピーダンスは、９０オーム未満、５０オーム未満、２０オーム未満、または１０オーム未満の抵抗をもつ抵抗器である。または、比較的小さなインピーダンスは、短絡回路である。さらに、比較的小さなインピーダンスは、バイパスコンデンサによりブロックされた電圧源である。加えて、比較的小さなインピーダンスは、巻線と直列なコンデンサである。例えば、検証回路は、信号受信回路により受信されたオン信号を検証するオン信号検証回路と、信号受信回路により受信されたオフ信号を検証するオフ信号検証回路とを含む。さらに、オン信号検証回路は、第１の比較器と、タイマーと、第２の比較器とを含み、オフ信号検証回路は、信号受信回路により受信された信号の大きさを第３の比較器の大きさ閾値と比較する第３の比較器と、信号受信回路により受信された信号の大きさが第３の比較器の大きさ閾値を上回っている第２の期間内における第２の持続期間を測定する第２のタイマーと、測定された第２の持続期間を第２の閾値持続期間とを比較して、測定された第２の持続期間が第２の閾値持続期間を上回っていることに応答して、信号受信回路により受信されたオフ信号の有効性を示す信号をドライブ信号生成器に出力する第４の比較器と、をさらに含む。さらに、第３の比較器の大きさ閾値は、大きさ閾値とは異なる。さらに、第３の比較器の大きさ閾値と大きさ閾値との１つが、正の閾値であり、第３の比較器の大きさ閾値と大きさ閾値との他方が、負の閾値である。加えて、タイマーが、測定期間内における持続期間を測定する。信号受信回路により受信された信号の大きさが負の大きさ閾値未満または正の大きさ閾値より大きい。またはさらに、所望の駆動を表す信号の各々は、ノイズが存在しない状態で、信号受信回路における、大きさ閾値を上回る大きさをもつパルスの受信をもたらすように信号変圧器の巻数比に基づいて選択された大きさをもつ電圧パルスを含む。例えば、測定期間は、１００ｎｓ未満である。また、測定期間は、９０ｎｓ未満である。
【００１５】
第４の実施形態において、ＩＧＢＴスイッチと共に使用するスイッチコントローラーは、システム入力信号を受信することと、システム入力信号に応答して複数のドライブ信号を出力することとを行うように接続されたドライバインターフェースであって、システム入力信号が、電力スイッチを制御するための情報を提供する、当該ドライバインターフェースと、ドライバインターフェースから複数のドライブ信号を受信するように接続された複数のスイッチと、複数のスイッチに接続された信号伝達要素であって、複数のスイッチが、信号伝達要素の一次巻線の一次側電圧が、第１の状態において、システム入力信号に応答して、第１の期間にわたって正電圧（＋ＶＤＤ）に遷移し得るように、及び、一次側電圧が、第２の状態において、システム入力信号に応答して、第１の期間にわたって負電圧（−ＶＤＤ）に遷移し得るように、制御され、その他の場合、一次側電圧が、実質的にゼロである、当該信号伝達要素と、二次巻線から二次側電圧を受信するように接続された駆動回路、を含む。駆動回路は、二次側電圧を受信するように接続された検証回路であって、当該検証回路が、二次側電圧を積分して第１の状態信号と第２の状態信号とを生成する、当該検証回路と、第１の状態信号と第２の状態信号とを受信することと、電力スイッチドライブ信号を出力することとを行うように接続された状態回路であって、電力スイッチドライブ信号が、第１の状態と第２の状態との間で電力スイッチを制御するように接続されている、当該状態回路と、をさらに含む。
【００１６】
このスイッチコントローラーは、以下の特徴の１つ以上をもち得る。例えば、信号伝達要素は、一次巻線が短絡しているとき一次巻線が二次巻線における外部磁場を補償するように、磁心の周囲に巻き付けられた一次巻線と二次巻線とをさらに備える。または、さらに、信号伝達要素は、磁心の周囲に交互配置された一次巻線と二次巻線とをさらに備える。他の例において、信号伝達要素は、磁心の周囲に巻き付けられた一次巻線と二次巻線とをさらに備え、一次巻線と二次巻線とが実質的に隣接している。さらに、信号伝達要素は、磁心の周囲に巻き付けられた一次巻線と二次巻線とをさらに備え、一次巻線と二次巻線とが実質的に隣接している。加えて、信号伝達要素は、磁心の周囲に巻き付けられた一次巻線と二次巻線とをさらに備え、一次巻線が実質的に二次巻線を覆っている。例えば、信号伝達要素は、一次巻線と二次巻線との間の絶縁体をさらに備える。加えて、システム入力信号は、第１の状態と第２の状態との間で遷移し、システム入力信号が第２の期間にわたって第１の状態にあり、第２の期間が第１の期間より大きい。さらに、複数のスイッチが、システム入力信号に応答して第１のドライブ信号を受信するように接続された第１のスイッチであって、第１の状態に遷移するシステム入力信号に応答して当該第１のスイッチが第１の期間にわたってオンである、当該第１のスイッチと、システム入力信号に応答して第２のドライブ信号を受信するように接続された第２のスイッチであって、当該第２のスイッチが、第１の状態に遷移するシステム入力信号に応答して第１の期間にわたってオフである、当該当該第２のスイッチと、システム入力信号に応答して第３のドライブ信号を受信するように接続された第３のスイッチであって、当該第３のスイッチが、第２の状態に遷移するシステム入力信号に応答して第１の期間にわたってオンである、当該第３のスイッチと、システム入力信号に応答して第４のドライブ信号を受信するように接続された第４のスイッチであって、当該第４のスイッチが、第２の状態に遷移するシステム入力信号に応答して第１の期間にわたってオフである、当該第４のスイッチと、をさらに含む。加えて、一次巻線の第１の端部は、第１のスイッチと第２のスイッチとの間に接続されており、一次巻線の第２の端部は、第３のスイッチと第４のスイッチとの間に接続されている。さらに、検証回路は、二次側電圧に応答して第１の傾斜信号を生成するように接続された第１の傾斜生成器と、第１の傾斜信号と傾斜閾値とを受信するように接続された比較器とをさらに含み、比較器が、第１の傾斜信号を閾値と比較して第１の状態信号を生成する。例えば、検証回路は、二次側電圧を受信するように接続された制御信号生成器をさらに備え、制御信号生成器が、二次側電圧に応答して第１の制御信号を生成し、第１の制御信号に応答して第１の傾斜信号が生成される。さらに、制御信号生成器が、二次側電圧と第１の閾値とを受信するように接続された比較器をさらに備え、比較器が、二次側電圧を第１の閾値と比較して第１の制御信号を生成する。加えて、傾斜生成器は、第１のキャパシタンスをさらに備え、第１のキャパシタンスが、二次側電圧に応答して充電と放電とを行い、第１の傾斜信号を生成し、第１のキャパシタンスを充電する速度が、第１のキャパシタンスを放電する速度より大きい。場合によっては、充電速度は、放電速度より３倍大きなものであり得る。さらに、傾斜生成器は、電力スイッチドライブ信号に応答して実質的にゼロまで第１のキャパシタンスをさらに放電する。例えば、検証回路が、二次側電圧に応答して第２の傾斜信号を生成するように接続された第２の傾斜生成器と、及び第２の傾斜信号と傾斜閾値とを受信するように接続された比較器をさらに含み、比較器が、第２の傾斜信号を傾斜閾値と比較して第２の状態信号を生成する。他の例として、検証回路は、二次側電圧を受信するように接続された制御信号生成器をさらに備え、制御信号生成器が、二次側電圧に応答して第２の制御信号を生成し、第２の制御信号に応答して第２の傾斜信号が生成される。さらに、制御信号生成器は、二次側電圧と第２の閾値とを受信するように接続された比較器をさらに備え、比較器が、二次側電圧を第２の閾値と比較して第２の制御信号を生成する。さらに、傾斜生成器は、第２のキャパシタンスをさらに備え、第２のキャパシタンスが、二次側電圧に応答して充電と放電とを行い、第２の傾斜信号を生成し、第２のキャパシタンスを充電する速度が、第２のキャパシタンスを放電する速度より大きい。例えば、傾斜生成器は、電力スイッチドライブ信号に応答して実質的にゼロまで第２のキャパシタンスをさらに放電する。さらに、傾斜生成器は、第１のキャパシタンスと第２のキャパシタンスとをさらに備え、第１のキャパシタンスと第２のキャパシタンスが、二次側電圧と第１の制御信号と第２の制御信号とに応答して放電され、二次側電圧と第１の閾値とに応答して第１の制御信号が生成され、及び二次側電圧と第２の閾値とに応答して第２の制御信号が生成される。場合によっては、駆動回路は、ラッチをさらに含み、ラッチが、電力スイッチドライブ信号を出力するように接続されており、第１の状態信号に応答してセットされ、第２の状態信号に応答してリセットされる。
【００１７】
第５の実施形態において、ＩＧＢＴスイッチコントローラーと共に使用する駆動回路は、エネルギー伝達素子の二次巻線から二次信号を受信するように接続された検証回路を含み、二次信号が、電力スイッチのオンへの切り替えとオフへの切り替えとを制御する情報を提供し、検証回路が、さらに、二次信号を積分して第１の状態信号と第２の状態信号とを生成する。検証回路は、二次信号を受信することと第１の制御信号を出力することとを行うように接続された第１の制御信号生成器であって、第１の制御信号が、二次信号が第１の閾値より大きいとき第１の状態にあり、二次信号が第１の閾値未満であるとき第２の状態にある、当該第１の制御信号生成器と、第１の制御信号に応答して第１の傾斜信号を生成するように接続された第１の傾斜生成器であって、第１の傾斜信号が、第１の制御信号が第１の状態にあるとき増加し、第１の傾斜信号が第２の状態にあるとき減少する、当該第１の傾斜生成器と、第１の傾斜信号と傾斜閾値とを受信するように接続された比較器であって、当該比較器が、第１の傾斜信号と傾斜閾値との間の比較に応答して第１の状態信号を出力する、当該比較器と、第１の状態信号と第２の状態信号とを受信するように接続された状態回路であって、状態回路が、第１の状態信号と第２の状態信号とに応答して電力スイッチのオンへの切り替えとオフへの切り替えとを制御するための電力スイッチドライブ信号を出力する、当該状態回路と、をさらに含む。
【００１８】
この駆動回路は、以下の特徴の１つ以上をもち得る。例えば、検証回路は、二次信号を受信することと第２の制御信号を出力することとを行うように接続された第２の制御信号生成器であって、第２の制御信号が、二次信号が第２の閾値より大きいとき第１の状態にあり、二次信号が第２の閾値未満であるとき第２の状態にある、第２の制御信号生成器と、第２の制御信号に応答して第２の傾斜信号を生成するように接続された第２の傾斜生成器であって、第２の傾斜信号が、第１の制御信号が第１の状態にあるとき増加し、第２の傾斜信号が第２の状態にあるとき減少する、当該第２の傾斜生成器と、第２の傾斜信号と傾斜閾値とを受信するように接続された比較器であって、当該比較器が、第２の傾斜信号と傾斜閾値との間の比較に応答して第２の信号を出力する、当該比較器と、をさらに含む。さらなる例において、駆動回路が、第１の状態信号に応答して電力スイッチをオンに切り替え、第２の状態信号に応答して電力スイッチをオフに切り替える。さらに、エネルギー伝達素子は、一次巻線が短絡しているとき一次巻線が二次巻線における外部磁場を補償するように磁心の周囲に巻き付けられた一次巻線と二次巻線とをさらに備える。
【００１９】
第６の実施形態において、半導体スイッチの制御回路は、半導体スイッチをスイッチングするための制御信号を生成するように設計された回路を有する一次側と、制御信号に応答して半導体スイッチをスイッチングするように設計された駆動回路を備える二次側と、一次側と二次側との間に配置された絶縁変圧器であって当該絶縁変圧器が、一次側と二次側とをガルバニック直流絶縁し、一次側から二次側に制御信号を伝達するように設計されている、当該絶縁変圧器と、をさらに含み、絶縁変圧器が、一次側における回路に電気的に接続された少なくとも１つの一次巻線と、二次側における駆動回路に電気的に接続された二次巻線と、を有し、一次巻線が、二次巻線を外部交番磁場から少なくとも部分的に遮蔽ように、または外部交番磁場により生成された磁束を少なくとも部分的に補償するように配置されている。二次側が、二次側において受信された制御信号の有効性を検証するように設計された検証回路をさらに含む。検証回路が、二次側において受信された制御信号を閾値電圧と比較する比較回路と、比較回路の出力に応答して検証信号を生成する回路と、をさらに含み、検証回路が、検証信号が第１の所定の閾値を上回った場合に二次側において受信された制御信号が有効であることを宣言するようにさらに設計されており、二次側における駆動回路が、二次側において受信された制御信号が有効であると宣言された場合に半導体スイッチをスイッチングするように設計されている。
【００２０】
この制御回路は、以下の特徴の１つ以上をもち得る。例えば、比較回路は、二次側において受信された制御信号を第１の閾値電圧と比較する第１の比較器と、二次側において受信された制御信号を第２の閾値電圧と比較する第２の比較器と、を含む。さらなる例において、検証信号は、第１の検証信号と第２の検証信号とを含む。さらに、半導体スイッチは、検証信号が所定の閾値を上回った場合にスイッチオンされ、及び、半導体スイッチは、検証信号が第２の所定の閾値を上回った場合にスイッチオフされる。場合によっては、第１の閾値と第２の閾値とが同一である。さらに、第１の閾値、第２の閾値、または、その両方の所定の閾値が、最小持続期間である。例えば、第１の閾値、第２の閾値、または、その両方の所定の閾値が、信号レベル閾値である。または、例えば、検証回路は、検証信号のパルス長を判定することと、検証信号のパルス長が所定のパルス長閾値より長いか否かに基づいて、二次側において受信された制御信号の有効性を判定することと、を行うように設計されている。さらに、検証回路は、検証信号の信号レベルを所定の信号レベル閾値と比較することと、所定期間において検証信号の信号レベルが所定の信号レベル閾値を上回っているか否かに基づいて、二次側において受信された制御信号の有効性を判定することと、を行うように設計されている。場合によっては、検証回路は、所定の持続期間にわたって検証信号の信号レベルが所定の信号レベル閾値を上回っているか否かに基づいて、パルス状制御信号の有効性を判定するように設計されている。さらに、検証信号を生成する回路は、検証信号を生成する積分回路を備える。例えば、積分回路は、検証信号を生成するため比較回路の出力に応答して、キャパシタンスを充電または放電するように設計されている。さらに、積分回路は、検証信号を生成するため比較回路の出力に応答して、キャパシタンスを充電または放電するように設計されている。さらなる例において、積分回路は、検証信号を生成するため、半導体スイッチのスイッチング信号に応答してキャパシタンスを放電するようにさらに設計されている。さらに、積分回路は、検証信号を生成するため、半導体スイッチのスイッチング信号に応答してキャパシタンスを放電するようにさらに設計されている。例えば、積分回路は、二次巻線において受信されたパルス状制御信号のレベルが閾値電圧を上回っている場合に、第１の速度で検証信号の信号レベルの絶対値を大きくするように設計されている。さらなる例において、積分回路は、二次巻線において受信されたパルス状制御信号のレベルが閾値電圧未満である場合に、第２の速度で検証信号の信号レベルの絶対値を小さくするように設計されている。さらに、第１の速度は、第２の速度より大きい。さらに、積分回路は、検証信号を生成するため、比較回路の出力に応答して積分回路のキャパシタンスを充電または放電するように配置された１つまたは複数の電流源を備える。他の例において、積分回路は、二次側において受信された制御信号が第１の閾値電圧を上回っている場合に第１の検証信号のレベルを大きくするように設計された、及び、二次側において受信された制御信号が第１の閾値電圧未満である場合に第１の検証信号のレベルを小さくするように設計された第１の積分回路と、二次側において受信された制御信号が第２の閾値電圧を上回っている場合に第２の検証信号のレベルを大きくするように設計された、及び、二次側において受信された制御信号が第１の閾値電圧未満である場合に第２の検証信号のレベルを小さくするように設計された、第２の積分回路と、を含む。さらに、検証信号を生成する回路は、検証信号を生成するためのフィルタ回路を備える。例えば、検証信号を生成することは、一次側制御信号を再構成することを含む。さらなる例において、検証回路は、二次巻線において受信された制御信号の正のエッジまたは負のエッジ付近の所定の範囲において、受信された制御信号から干渉信号をフィルタするように設計されている。場合によっては、駆動回路は、検証回路の出力信号とさらなる信号とを受信することと、検証回路の出力信号とさらなる信号とに基づいて、半導体スイッチをスイッチングすることと、を行うように設計されている。さらに、さらなる信号の１つは、二次巻線において受信された制御信号である。さらに、絶縁変圧器は、変圧器コアを含み、一次巻線と二次巻線とは、それらが少なくとも部分的に重なるように変圧器コアに巻き付けられている。例えば、一次巻線は、二次巻線を完全に覆う。他の例において、変圧器コアは、切り欠きをもつ閉形状を画定し、一次巻線と二次巻線とが、各場合において閉形状の周囲の最大１２０°、または各場合において閉形状の周囲の最大６０°を覆っている。さらに、二次巻線は、一次巻線より小さな直径をもつ。さらに、一次巻線と二次巻線とは、少なくとも部分的に２本巻き構成で巻き付けられている。例えば、一次側と二次側との間の結合キャパシタンスは、６ｐＦより大きい。さらなる例において、変圧器の主たるインダクタンスは、１００μＨ未満である。さらに、一次巻線は、交番磁場から二次巻線を実質的に遮蔽する。場合によっては、絶縁変圧器は、プレーナ型変圧器である。例えば、制御回路は、時折、変圧器の一次巻線を短絡するように設計されている。さらに、短絡することは、一次巻線の第１の接続端子と第２の接続端子との間のインピーダンスが２０  ０未満である場合を含む。さらに、制御回路は、制御信号が伝達されない場合に変圧器の一次巻線を短絡するように設計されている。加えて、制御回路は、制御信号の信号レベルが変化しない場合に変圧器の一次巻線を短絡するように設計されている。例えば、制御回路は、一次巻線を短絡するように設計された２つ以上のスイッチを備える。さらに、２つ以上のスイッチは、スイッチが閉状態である場合に、第１の巻き数の第１の接続端子と第２の接続端子とを基準電位に接続するように配置されている。さらに、１００ｍＡの電流に対する、スイッチにおける電圧降下は、４Ｖ未満である。場合によっては、スイッチは、一次巻線においてパルス状制御信号を生成するようにさらに設計されている。例えば、パルス状制御信号は、半導体スイッチがスイッチオンされることが目標とされる場合、第１の極性をもち、半導体スイッチがスイッチオフされることが目標とされる場合、第１の極性の逆である第２の極性をもつ。他の例において、妨害は、半導体スイッチの出力���圧、または、エネルギーを提供するためのシステム内の他のもの容量結合の結果として、二次巻線において制御信号に重ね合わされ、その結果、二次側において受信された制御信号の信号レベルが時折歪む。さらに、二次巻線における制御信号は、少なくとも部分的に、半導体スイッチの出力電圧の容量結合による妨害の結果として、複数のパルス状セクションに分解する。さらに、妨害は、発振する妨害を含む。場合によっては、妨害は、パルス状制御信号のエッジ付近において１５ｎｓの範囲で発生する。他の例において、半導体スイッチのスイッチングシーケンスにおける妨害の影響は、検証信号において抑制される。さらに、一次側において生成されたパルス状制御信号のパルス長は、１００ｎｓ未満である。
【００２１】
第７の実施形態において、システムは、少なくとも１つの半導体スイッチと、半導体スイッチを制御することについて説明した任意の１つ以上の特徴に従った第６の実施形態の制御回路とを含む。このシステムは、以下の特徴の１つ以上をさらに含み得る。例えば、半導体スイッチは、電力半導体スイッチである。さらに、半導体スイッチは、ＩＧＢＴである。さらに、システムは、２つ以上の半導体スイッチを備える。他の例において、制御回路は、半導体スイッチから１０ｃｍ未満の距離に配置されている。
【００２２】
第８の実施形態において、半導体スイッチに対する制御信号を生成する方法は、半導体スイッチをスイッチングするための制御信号を生成することと、一次巻線と二次巻線とを有する変圧器によって回路の一次側から二次側に制御信号を伝達することであって、一次巻線が外部交番磁場から二次巻線を少なくとも部分的に遮蔽するように、または、外部交番磁場により生成された磁束を少なくとも部分的に補償するように配置されている、当該伝達することと、二次側において受信された制御信号を閾値電圧と比較することと、二次側において受信された制御信号を閾値電圧と比較することに応答して検証信号を生成することと、検証信号が第１の所定の閾値を上回った場合に二次側において受信された制御信号が有効であることを宣言することと、二次側において受信された制御信号が有効である場合に半導体スイッチをスイッチングすることと、を含む。
【００２３】
第９の実施形態において、半導体スイッチの制御回路は、半導体スイッチをスイッチングするためのパルス状制御信号を生成するように設計された回路を有する一次側と、パルス制御信号に応答して半導体スイッチをスイッチングするように設計された駆動回路を有する二次側と、一次側と二次側との間に配置された絶縁変圧器であって、当該絶縁変圧器が、一次側と二次側とをガルバニック直流絶縁し、一次側から二次側にパルス状制御信号を伝達するように設計されており、当該絶縁変圧器が、一次側における回路に電気的に接続された少なくとも１つの一次巻線を有する、当該絶縁変圧器と、二次側における駆動回路に電気的に接続された二次巻線であって、一次巻線が外部交番磁場から二次巻線を少なくとも部分的に遮蔽するように、または、外部交番磁場により生成された磁束を少なくとも部分的に補償するように配置されており、一次側において生成されたパルス状制御信号のパルス長が１００ｎｓ未満である、当該二次巻線と、を含む。
【００２４】
以下の図を参照しながら、本発明の非限定的かつ非網羅的な実施形態について説明する。異なる図の中の同様の参照番号は、別段の指定がない限り、同様の部分を示す。
【図面の簡単な説明】
【００２５】
【図１】図１は、本明細書で説明する制御回路の１つを含むシステムの一例を示す。
【図２−１】図２Ａは、本明細書で説明する制御回路の１つで使用され得る絶縁変圧器の一例を示す。図２Ｂは、本明細書で説明する制御回路の１つで使用され得るさらなる例示的な絶縁変圧器を示す。
【図２−２】図２Ｃは、本明細書で説明する制御回路の１つで使用され得るさらなる例示的な絶縁変圧器を示す。図２Ｄは、本明細書で説明する制御回路の１つで使用され得るさらなる例示的な絶縁変圧器を示す。図２Ｅは、図２Ｃと図２Ｄとにおける絶縁変圧器の断面図を示す。
【図３】図３は、図１に示す回路における様々な例示的な信号を示す。
【図４Ａ】図４Ａは、図１に示す回路における様々なさらなる例示的な信号を示す。
【図４Ｂ】図４Ｂは、半導体スイッチにかかる電圧の変化の結果として生成される妨害が発生する回路内の様々なさらなる例示的な信号を示す。
【図４Ｃ】図４Ｃは、半導体スイッチを通る電流の変化の結果として生成される妨害が発生する回路内の、様々なさらなる例示的な信号を示す。
【図５Ａ】図５Ａは、妨害がない場合の、二次側において受信されたパルス状信号が検証信号に変換される回路内における、様々なさらなる例示的な信号を示す。
【図５Ｂ】図５Ｂは、半導体スイッチにかかる電圧の変化の結果として生成される妨害がある場合の、二次側において受信されたパルス状信号が検証信号に変換される回路内における、様々なさらなる例示的な信号を示す。
【図５Ｃ】図５Ｃは、半導体スイッチを通る電流の変化の結果として生成される妨害がある場合の、二次側において受信されたパルス状信号が検証信号に変換される回路内の、様々なさらなる例示的な信号を示す。
【図６Ａ】図６Ａは、例示的な検証回路を示す。
【図６Ｂ】図６Ｂは、さらなる例示的な検証回路を示す。
【図６Ｃ】図６Ｃは、さらなる例示的な検証回路を示す。
【図７】図７は、電気エネルギーを伝達するための例示的なシステムを示す。
【発明を実施するための形態】
【００２６】
以下の説明では、本発明を十分に理解できるように、多くの具体的な詳細事項を記載している。しかし、本発明を実施する際に具体的な詳細事項を必ずしも使用する必要がないことが、当業者には明らかだと考えられる。他の例では、よく知られた材料または方法については、本発明が理解しにくくなるのを防ぐため、詳細には説明しない。本明細書中での、「一実施形態（ｏｎｅ  ｅｍｂｏｄｉｍｅｎｔ）」、「一実施形態（ａｎ  ｅｍｂｏｄｉｍｅｎｔ）」、「一例（ｏｎｅ  ｅｘａｍｐｌｅ）」または「例（ａｎ  ｅｘａｍｐｌｅ）」についての言及は、実施形態または例に関連して説明する特定の特徴、構造または特性が本発明の少なくとも１つの実施形態に含まれることを意味する。従って、本明細書中の様々な場所で使用する「一実施形態において（ｉｎ  ｏｎｅ  ｅｍｂｏｄｉｍｅｎｔ）」、「一実施形態において（ｉｎ  ａｎ  ｅｍｂｏｄｉｍｅｎｔ）」、「一例（ｏｎｅ  ｅｘａｍｐｌｅ）」または「例（ａｎ  ｅｘａｍｐｌｅ）」という語句は、必ずしもすべてが同じ実施形態または実施例に関するわけではない。さらに、特定の特徴、構造または特性は、１つ以上の実施形態または例において任意の適切な組み合わせ、及び／または部分的組み合わせで組み合わされ得る。特定の特徴、構造または特性は、説明する機能を提供する集積回路、電子回路、結合論理回路、または他の適切な構成要素に含まれ得る。加えて、本明細書と共に提供される図が当業者への説明を目的としていることと、図面が必ずしも一定の縮尺で描かれているわけではないこととが理解される。
【００２７】
図１は、半導体スイッチ１０６を制御するシステムを示す。本明細書で説明する回路は、特に、電力半導体スイッチ（例えば、電力絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：ｉｎｓｕｌａｔｅｄ−ｇａｔｅ  ｂｉｐｏｌａｒ  ｔｒａｎｓｉｓｔｏｒ）、電力金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ：ｍｅｔａｌ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｆｉｅｌｄ  ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ）、電力バイポーラトランジスタ、電力注入促進ゲートトランジスタ（ＩＥＧＴ：ｉｎｊｅｃｔｉｏｎ  ｅｎｈａｎｃｅｍｅｎｔ  ｇａｔｅ  ｔｒａｎｓｉｓｔｏｒ）及びゲートターンオフサイリスタ（ＧＴＯ：ｇａｔｅ  ｔｕｒｎ−ｏｆｆ  ｔｈｙｒｉｓｔｏｒ）など）を制御するのに適しており、他の技術分野の半導体スイッチを制御することにも使用され得る。加えて、電力半導体スイッチは、窒化ガリウム（ＧａＮ）半導体または炭化ケイ素（ＳｉＣ）半導体を基材とし得る。電力半導体スイッチ１０６の電圧と電流とは、スイッチ電流ＩＣＥ１０６とスイッチ電圧ＶＣＥ１０６と呼ばれ得る。
【００２８】
図１に示すシステム１００は、システム制御信号１３４（ＵＳＹＳＩＮ）を制御回路１０２に通信するシステムコントローラー１０４を含む。制御回路１０２は、変圧器１１２によりガルバニック直流絶縁された一次側と二次側とを含む。半導体スイッチ１０６は、二次側に電気的に接続されている。ドライバインターフェース１０８と一次側制御信号（ＵＧ１  １３６、ＵＧ２  １３８、ＵＧ３  １４０、及びＵＧ４  １４２）を生成する回路とは、一次側に配置されている。二次側は、検証回路１２８と駆動回路１３０とを含む。ドライバインターフェース１０８は、システムコントローラー信号１３４（ＵＳＹＳＩＮ）を受信して、それに応答して、複数のスイッチＧ１  １１８、Ｇ２  １２０、Ｇ３  １２２、Ｇ４  １２４（図１の例における４つのスイッチ）を制御する様々な制御信号ＵＧ１  １３６、ＵＧ２  １３８、ＵＧ３  １４０、ＵＧ４  １４２を生成する。複数のスイッチＧ１  １１８、Ｇ２  １２０、Ｇ３  １２２、Ｇ４  １２４のスイッチングの結果として、変圧器１１２の一次巻線１１４の端子が、第１の基準電位（ＶＤＤ）と第２の基準電位１２６とのいずれかに接続され得る。その結果、システムコントローラー信号１３４（ＵＳＹＳＩＮ）に応答して、一次巻線においてパルス状制御信号（一次電圧ＶＰとして送信される）が生成され得る。変圧器１１２の一次巻線１１４の端子の各々が、２つの基準電位の１つに接続され得るので、一次側パルス状制御信号を一次巻線に印加することが可能である。これらの制御信号は、一次巻線１１４から、二次側における変圧器１１２の二次巻線１１６に伝達される。
【００２９】
二次巻線１１６は、検証回路１２８に接続されており、検証回路１２８において、二次巻線１１６において受信されたパルス状制御信号（二次電圧ＶＳとして受信される）が処理され、制御信号の有効性が検証される。二次巻線において受信されたパルス状制御信号が検証回路１２８により有効であると宣言された場合、後者の検証回路１２８が、対応する制御信号１４４、１４６（ＵＯＮ、ＵＯＦＦ）を駆動回路に転送する。半導体スイッチ１０６は、制御信号１４４、１４６（ＵＯＮ、ＵＯＦＦ）に応答して、スイッチオンまたはスイッチオフされ得る。
【００３０】
図３は、図１に示す回路における様々な信号を示す。システム制御信号３３４（ＵＳＹＳＩＮ）（例示的なシステム制御信号ＵＳＹＳＩＮ１３４）は、半導体スイッチがスイッチオン状態にあることが目標とされる場合、第１の論理レベルをとる。同様に、システムコントローラー信号３３４（ＵＳＹＳＩＮ）は、半導体スイッチがスイッチオフ状態にあることが目標とされる場合、第２の論理レベルをとり、逆も同様である。オン状態３５０（ｔＯＮ）の持続期間とオフ状態３５２（ｔＯＦＦ）の持続期間は、各場合において、システムコントローラーにより規定され、目標オン期間ｔＯＮと目標オフ期間ｔＯＦＦと呼ばれ得る。図１に示すドライバインターフェースは、複数のスイッチＧ１  １１８、Ｇ２  １２０、Ｇ３  １２２、Ｇ４  １２４の様々な制御信号ＵＧ１  ３３６、ＵＧ２  ３３８、ＵＧ３  ３４０、ＵＧ４  ３４２（例示的な制御信号ＵＧ１  １３６、ＵＧ２  １３８、ＵＧ３  １４０、ＵＧ４  １４２）を生成し、これらの制御信号は、システム制御信号３３４（ＵＳＹＳＩＮ）に応答して生成される。
【００３１】
図３の例において、複数のスイッチ１１８、１２０、１２２、１２４は、システム制御信号３３４（ＵＳＹＳＩＮ）の立ち上がりエッジに応答して、一次巻線において第１の論理レベルをとるパルス状制御信号ＶＰ３１４が生成されるように制御される（この目的において、スイッチ１１８（Ｇ１）とスイッチ１２４（Ｇ４）とが、スイッチオンされる一方で、スイッチ１２０（Ｇ２）とスイッチ１２２（Ｇ３）とが、スイッチオフされ、その結果、一次巻線に電圧ＶＤＤ３５４がかかる）。図３に示すように、スイッチ１１８、１２０、１２２、１２４に対する、制御信号ＵＧ１  ３３６とＵＧ４  ３４２とが論理ハイである一方で、制御信号ＵＧ２  ３３８とＵＧ３  ３４０とが論理ローである。さらに、システム制御信号３３４（ＵＳＹＳＩＮ）の前エッジの後、制御信号ＵＧ１  ３３６は、パルス持続期間ｔＰＷ３３７にわたって論理ハイであり、その後に論理ロー値に立ち下がり、制御信号ＵＧ２  ３３８は、パルス持続期間ｔＰＷ３３７にわたって論理ローであり、その後に論理ハイ値に立ち上がる。従って、パルス制御信号ＶＰ３１４は、パルス持続期間ｔＰＷ３３７にわたって第１の論理レベルをとる。
【００３２】
同様に、複数のスイッチ１１８、１２０、１２２、１２４は、システム制御信号３３４（ＵＳＹＳＩＮ）の立ち下がりエッジに応答して、一次巻線において第２の論理レベルをとる（第１の論理レベルと比べて逆極性をとる）パルス状制御信号が生成されるように制御され（この目的において、スイッチ１２０（Ｇ２）とスイッチ１２２（Ｇ３）とがスイッチオンされる一方で、スイッチ１１８（Ｇ１）と１２４とがスイッチオフされ）、その結果、電圧−ＶＤＤ３５５が一次巻線１１４にかかる。図３に示すように、スイッチ１１８、１２０、１２２、１２４に対して、制御信号ＵＧ１  ３３６とＵＧ４  ３４２とが論理ローである一方で、制御信号ＵＧ２  ３３８とＵＧ３  ３４０とが論理ハイである。さらに、システム制御信号３３４（ＵＳＹＳＩＮ）の後エッジの後、制御信号ＵＧ３  ３４０がパルス持続期間ｔＰＷ３３７にわたって論理ハイであり、その後に論理ロー値に立ち下がり、制御信号ＵＧ４  ３４２がパルス持続期間ｔＰＷ３３７にわたって論理ローであり、その後に論理ハイ値に立ち上がる。従って、パルス制御信号ＶＰ３１４は、パルス持続期間ｔＰＷ３３７にわたって第２の論理レベルをとる。
【００３３】
従って、パルス状制御信号３１４は、パルス持続期間ｔＰＷ３３７にわたって第１の論理レベル（スイッチオン）または第２の論理レベル（スイッチオフ）に振れることにより、半導体スイッチ１０６がスイッチオン（システムコントローラー信号３３４の立ち上がりエッジ）またはスイッチオフ（システムコントローラー信号３３４の立ち下がりエッジ）されることが目標とされることを知らせる。一次側制御パルスのパルス持続期間３３７（ｔＰＷ）は、それぞれの用途に応じて選択され得る。一例において、パルス長は、２５０ｎｓ未満（及び、好ましくは、１００ｎｓ未満）である。一事例において、一次側制御信号ＶＰ３１４のパルスは、二次側制御信号ＶＳ３１６（絶縁変圧器１１２の巻数比に従って、一次側制御信号ＶＰ３１４のパルスと同一または異なる信号レベルをもつ）において対応するパルスに変換される。
【００３４】
同様に図１と図３とに示すように、複数のスイッチ１１８、１２０、１２２、１２４は、どの一次側制御パルスも伝達されることが目標とされない場合に、一次巻線の端子が短絡されるように制御される。この目的において、スイッチ１２０（Ｇ２）とスイッチ１２４（Ｇ４）とがスイッチオンされ、その結果、一次巻線の両方の接続端子が、第２の基準電位１２６をとる（他の例において、代替的に、スイッチ１１８（Ｇ１）とスイッチ１２２（Ｇ３）とがスイッチオンされ得、その結果、一次巻線の両方の接続端子が第１の基準電位ＶＤＤをとる）。これは、一次巻線が外部交番磁場から二次巻線を少なくとも部分的に遮蔽するように、または外部交番磁場により生成された磁束を少なくとも部分的に補償するように配置されている絶縁変圧器（例えば、図２Ａ〜図２Ｅにおける変圧器など）と主に組み合わせて、半導体スイッチ１０６を通るスイッチ電流ＩＣＥ１０７における変化、または、制御回路１０２の信号における他の半導体スイッチのスイッチ電流における変化の影響を小さくするため有益であり得る。しかし、変圧器１１２の一次巻線１１４の接続端子の短絡は、また、図１における複数のスイッチ１１８、１２０、１２２、１２４による場合と異なるように実行され得る。
【００３５】
図４Ａは、理想的な無妨害（無ノイズとも呼ばれる）動作状況における、図１に示す回路からの様々なさらなる信号を示す。図３を参照して既に説明した信号に加えて、検証回路の制御信号４４４、４４６（ＵＯＮ、ＵＯＦＦ）を図４Ａに示す。図３の例において、検証回路の制御信号４４４、４４６（ＵＯＮ、ＵＯＦＦ）は、二次巻線において受信された二次側制御信号ＶＳ４１６におけるパルスに応答する。示した図において、制御信号４４４（ＵＯＮ）は、二次側制御信号ＶＳ４１６における正のパルスに応答して、論理ハイレベルにパルス動作し得る一方で、制御信号４４６（ＵＯＦＦ）は、二次側制御信号ＶＳ４１６における負のパルスに応答して、論理ハイレベルにパルス動作し得る（または、逆も同様である）。図４Ａからわかるように、半導体スイッチは、制御信号４４４、４４６（ＵＯＮ、ＵＯＦＦ）に応答して、オンまたはオフに切り替わる。これらのスイッチングプロセスは、制御信号４４４、４４６（ＵＯＮ、ＵＯＦＦ）のエッジに対する特定の内在する遅延をもつ。この遅延の長さは、半導体スイッチの設計に依存し得る。図４Ａと図４Ｂと図４Ｃとは、スイッチコントローラー１０２の内在する遅延と信号処理遅延とを省略している。
【００３６】
ここまで、図１と図３と図４Ａとを参照して、例示的な半導体スイッチの制御回路の動作の基本的な振る舞いについて説明してきたが、制御回路用のいくつかの絶縁変圧器について、図２Ａ〜図２Ｅを参照して説明する。既に説明したように、本明細書で説明する制御回路は、絶縁変圧器（例えば、図１における絶縁変圧器１１２）を含み、その絶縁変圧器において、一次巻線は、外部交番磁場から二次巻線を少なくとも部分的に遮蔽すること、または、外部交番磁場により生成された磁束を少なくとも部分的に補償することを行うように配置されている（例えば、動作中に二次側で発生する干渉信号は、二次側制御信号の信号レベルの５０％未満であり得、いくつかの例において、２０％未満でもありえる）。
【００３７】
遮蔽または補償は、いくつかの方法で実装され得る。図２Ａに示す変圧器２１２において、変圧器２１２の一次巻線２１４と二次巻線２１６とが、交互配置方法により巻き付けられている。変圧器２１２の一次巻線２１４と二次巻線２１６とは、また、（少なくとも部分的に）２本巻き構成で巻き付けられ得る。これは、二次巻線に結果的にもたらされる磁場を低減する一次巻線における電流によって、二次巻線において外部磁場により生成された磁束の補償をもたらし得る。同様の効果は、図２Ｂに示すように、各場合において、変圧器２１２の一次巻線２１４と二次巻線２１６とが、非常に密に巻き付けられている（言い換えると、それらが、変圧器２１２の変圧器コア２１１の周囲の４分の１未満にわたって重なる）場合に達成され得る。また、図２Ａと図２Ｂとに示す特徴は、組み合わされ得る。
【００３８】
図２Ｃと図２Ｄとに示す変圧器において、一次巻線２１４は、二次巻線２１６を取り囲む（すなわち、一次巻線２１４が、二次巻線２１６より大きな直径をもち、二次巻線２１６は、一次巻線により画定された空間内に配置されている）。この構成において、一次巻線２１４は、（少なくとも部分的な）無磁場空間の形成によって、外部交番磁場により生成された磁束から二次巻線２１６を遮蔽する（例えば、一次巻線内の外部交番磁場は、一次巻線外の磁場に比べて最大でも１０分の１の強度をもつ）。この場合、一次巻線２１４は、二次巻線２１６に直接巻かれ得る。他の例において、一次巻線２１４と二次巻線２１６との間に所定の距離がある。図２Ｅからわかるように、一次巻線２１４を二次巻線２１６から空間的に離すため、一次巻線２１４と二次巻線２１６との間にスペーサ２１３（例えば、絶縁装置）が配置され得る。図２Ｅは、図２Ｃと図２Ｄとの両方における、一次巻線２１４が二次巻線２１６に重なるスペーサ２１３を示す。
【００３９】
また、巻線の上述の構成は、組み合わされ得る。例えば、一次巻線と二次巻線とは、断面において異なる構成をもち得る。
【００４０】
しかし、トロイダルコアをもつ変圧器を図２Ａ〜図２Ｄに示すが、図２Ａ〜図２Ｄを参照して説明する一次巻線と二次巻線との構成が、他の変圧器で使用されてもよい。この点で、様々な外形をもつ巻線コア（例えば、切り欠きをもつ、及び、切り欠きをもたない長方形コア）が使用され得る。他の例において、絶縁変圧器は、一次巻線が外部交番磁場から二次巻線を少なくとも部分的に遮蔽すること、または、外部交番磁場により生成された磁束を少なくとも部分的に補償することを行うように配置されたプレーナ型変圧器として設計され得る。
【００４１】
図１と図３とを参照して既に説明したように、本明細書で説明する制御回路は、変圧器の一次巻線を短絡するように設計され得る。遮蔽または補償効果は、変圧器の一次巻線の端子間のインピーダンスが小さいほど、いっそう効果的であり得る。一例において、変圧器の一次巻線の接続端子間のインピーダンスが２０オーム（Ω）より小さい。
【００４２】
以下、図５Ａ〜図６Ｂを参照して、種々の態様の制御回路について説明する。しかし、既に説明した容量性の妨害と誘導性の妨害との効果について、さらに説明する。
【００４３】
図４Ｂは、半導体スイッチにかかる電圧の変化の結果として妨害（ノイズとも呼ばれる）が生成される回路内の様々な信号を示す。図４Ｂでは、説明を目的として、本明細書で説明する検証回路が介在しない（言い換えると、妨害が軽減または除去されない）と仮定する。図４Ｂを参照して説明しているように、一次巻線においてパルス状一次側制御信号４１４が生成される。曲線４０５は、半導体スイッチにかかる例示的な様相の電圧ＶＣＥを示す。見てわかるように、半導体スイッチにかかる電圧ＶＣＥ４０５は、パルス状制御信号ＶＰ４１４が伝達される間に変化する。一例において、半導体スイッチがオンに切り替えられると、半導体スイッチにかかる電圧ＶＣＥ４０５立ち下がる。既に説明したように、このような変化は、寄生容量により制御回路と結合し得る。図４Ｂにおいて、このような結合が、二次巻線において受信されたパルス状制御信号（二次電圧ＶＳ４１６）の様相に影響し得ることが、曲線４１６に見られ得る。半導体スイッチにかかる電圧ＶＣＥ４０５の立ち下がりエッジにより生成された容量性の妨害が、図４Ｂの左側に示す二次側制御パルスＶＳ４１６に重ね合わされる。半導体スイッチがオンに切り替えられた後に半導体スイッチにかかる電圧ＶＣＥ４０５の発振により生成される容量性の妨害は、図４Ｂの右側に示す二次側制御パルスＶＳ４１６に重ね合わされる。両方の場合において、二次側制御パルスＶＳ４１６の形状が大幅に妨害される。これは、有効なパルス状制御信号が、そのようには識別されず、その結果、半導体スイッチのスイッチングプロセスが始動しない、という影響を及ぼし得る。
【００４４】
図４Ｃは、半導体スイッチを通る電流ＩＣＥ４０７の変化の結果として生成される妨害が発生する回路内の様々なさらなる信号を示す。図４Ｃでも同様に、説明のため、本明細書で説明する検証回路が介在しないと仮定する。図４Ｃを参照して説明しているように、パルス状一次側制御信号４１４は、一次巻線において生成される。曲線４０７は、半導体スイッチを通るスイッチ電流ＩＣＥ４０７の例示的な様相を示す。半導体スイッチの接近に起因して第１のパルス状制御信号４１４の領域において電流ＩＣＥ４０７が変化するので、誘導結合の結果として、妨害が二次側パルス状制御信号４１６に重ね合わされ得る。図４Ｃに示す妨害は、制御信号４１６の第１のパルスと比べて逆極性のパルス状干渉信号を生成する。従って、パルス状干渉信号は、半導体スイッチをスイッチオフする制御信号として不適切に解釈され得る。それを図４Ｃに示す。二次側において受信されたパルス状制御信号４１６と小さい方の閾値４６１（Ｖ２）との比較に基づいて形成される制御信号４４６（ＵＯＦＦ）は（パルス状干渉信号の領域において）、（時間ｔ２  ４６４におけるスイッチオフではなく、時間ｔ５  ４６６に）半導体スイッチが誤ってオフに切り替わる結果となる信号成分を含む。本明細書で説明する検証回路の支援により、図４Ｂと図４Ｃとを参照して概説した妨害の結果は、少なくともいくつかの状況において軽減または是正され得る。
【００４５】
図５Ａと図５Ｂと図５Ｃとは、図４Ａと図４Ｂと図４Ｃとにおける各場合の状況を示すが、検証回路が介在している。検証信号５４７、５４９は、二次側において受信された制御信号５１６から生成される。図５Ａと図５Ｂと図５Ｃとの例において、検証信号５４７、５４９を生成することは、二次側において受信された制御信号５１６に応答して、検証回路におけるキャパシタンスを充電または放電することを含む。一例において、二次巻線において受信されたパルス状制御信号５１６のレベルが第１の所定の閾値電圧５６０（Ｖ１）より大きい場合、第１の検証信号５４７（ＵＯＮ＊）の信号レベルが、第１の速度で大きくされる。加えて、二次巻線において受信されたパルス状制御信号５１６のレベルが第１の所定の閾値電圧５６０（Ｖ１）未満であるとき、第１の検証信号５４７（ＵＯＮ＊）の信号レベルが第２の速度で下げられ（特定の状況において、キャパシタンスが完全に放電される信号レベルまで下げられる）、この場合において、第１の速度は、第２の速度より大きい。従って、ディップ（図５Ｂ参照、図４Ｂを参照して説明）と逆極性のパルス状干渉信号（図５Ｃ参照、図４Ｃを参照して説明）とは、半導体スイッチの誤ったスイッチングプロセスをもたらさないことを導き得る。他の例において、検証回路に含まれる能動フィルタ回路または受動フィルタ回路は、二次側において受信された制御信号５１６をフィルタし得る。その結果、後述のように、二次側において受信された制御信号５１６の有効性を判定するのに使用され得る検証信号が、生成され得る。他の例において、二次側において受信された制御信号５１６のパルス長の合計により検証信号が生成され得る。
【００４６】
制御信号が有効であるか否かの判定は、様々な方法で、検証信号５４７、５４９に応答して、検証回路により実行され得る。例えば、図５Ａと図５Ｂと図５Ｃとからわかるように、対応する検証信号５４７または５４９が所定の閾値を上回ると、制御信号５１６が有効であると宣言され得る。図５Ａと図５Ｂと図５Ｃとにおいて、所定の閾値は、信号レベル閾値５６８（ＴＴＨ）である。また、他の例において、閾値は、検証信号５４７、５４９の１つにおけるパルスの所定の期間であり得る。さらに他の例において、検証信号５４７、５４９の１つが所定の期間にわたって特定の信号レベルを上回ったか判定することが可能である。一例において、所定の期間は、制御信号５１４の持続期間の２０％より大きい。他の例において、所定の期間は、制御信号５１４の持続期間の４０％より大きい。さらに、制御信号５１４の持続期間と所定の期間との間の差分は、１００ナノ秒（ｎｓ）未満である。さらに、差分は、５０ｎｓ未満または３０ｎｓ未満であり得る。また、第２の検証信号５４９は、検証回路における（第２の）キャパシタンスにかかる電圧に対応し得る。
【００４７】
図５Ａと図５Ｂと図５Ｃとにおいて、パルス状制御信号５１４、５１６は、半導体スイッチがスイッチオンされることが目標とされる場合、第１の極性をとり、半導体スイッチがスイッチオフされることが目標とされる場合、第２の逆極性をとる。さらに、２つの検証信号５４７、５４９が生成され、これに基づいて、各場合において、スイッチオン制御信号とスイッチオフ制御信号との有効性が判定され得る。ここで、第２の検証信号５４９は、第１の検証信号５４７と同様の方法で生成される。第１の検証信号５４７との違いは、二次巻線において受信されたパルス状制御信号５１６のレベルが第２の所定の閾値電圧５６１（Ｖ２）未満であるか否かについて判定がなされることである。その場合、第２の検証信号のレベルが、第１の速度で大きくされる。そうでない場合、第１の検証信号の信号レベルが、第２の速度で下げられる。一例において、第１の速度は、第２の速度より大きいものであり得る（例えば、２倍を越えて大きい）。また、他の例において、第１の速度と第２の速度とは、同じ大きさであり得る。図５Ａと図５Ｂと図５Ｃとに示すように、一例において、第１の所定の閾値電圧５６０（Ｖ１）は、正の値であり得る一方で、第２の所定の閾値電圧５６１（Ｖ２）は、負の値であり得る。
【００４８】
図５Ｂに示すように、半導体スイッチにかかる電圧ＶＣＥにより引き起こされる妨害に起因した、パルス状制御信号５１６に示すディップにもかかわらず、パルス状制御信号５１６が検証される。検証信号５４７が信号レベル閾値５６８（ＴＴＨ）に達すると、ドライブ信号５４８（ＵＤＲ）が、論理ハイ値に遷移し、半導体スイッチをオンに切り替える。検証信号５４９が信号レベル閾値５６８（ＴＴＨ）に達すると、ドライブ信号５４８（ＵＤＲ）が、論理ロー値に遷移し、半導体スイッチをオフに切り替える。システム入力信号５３４（ＵＩＮＳＹＳ）と比べると、ドライブ信号５４８（ＵＤＲ）は、システム入力信号５３４（ＵＩＮＳＹＳ）の遷移から遅延時間５５８（ｔＤＥＬＡＹ）後に状態を遷移する。遅延時間５５８（ｔＤＥＬＡＹ）は、検証回路が受信されたパルス状制御信号５１６を検証するのにかかる時間に起因したものであり得る。
【００４９】
図５Ｃに示すように、半導体スイッチに流れる電流ＩＣＥにより引き起こされる妨害に起因した、パルス状制御信号５１に示されている逆極性のパルス状干渉信号にもかかわらず６、パルス状制御信号５１６が検証される。逆極性のパルス状干渉信号は、第２の所定の閾値５６１（Ｖ２）より大きく、従って、検証信号５４９は、第１の速度で増加する。しかし、検証信号５４９は、逆極性のパルス状干渉信号に起因して、信号レベル閾値５６８（ＴＴＨ）に達せず、無視され、半導体スイッチをオンに切り替える検証信号５４７は干渉されない。図５Ｂと同様に、システム入力信号５３４（ＵＩＮＳＹＳ）と比べると、ドライブ信号５４８（ＵＤＲ）は、システム入力信号５３４（ＵＩＮＳＹＳ）の遷移から遅延時間５５８（ｔＤＥＬＡＹ）後に状態を遷移する。遅延時間５５８（ｔＤＥＬＡＹ）は、検証回路が受信されたパルス状制御信号５１６を検証するのにかかる時間に起因したものであり得る。図５Ａは、ノイズ／妨害が存在しなくても検証信号５４７、５４９（ＵＯＮ＊、ＵＯＦＦ＊）が信号レベル閾値５６８（ＴＴＨ）に達するのにかかる時間に起因した遅延時間ｔＤＥＬＡＹ５８８をさらに示す。しかし、図５Ａに示す遅延時間ｔＤＥＬＡＹ５８８は、検証信号５４７、５４９（ＵＯＮ＊、ＵＯＦＦ＊）の増加が干渉されないものであり得るので、図５Ｂと図５Ｃとに示す遅延時間ｔＤＥＬＡＹ５８８より短いものであり得る。
【００５０】
図６Ａに、例示的な検証回路６２８を示す。検証回路は、２つの第１の比較回路６７０、６７１と、２つの積分回路６８０、６８１と、さらに、２つの比較器６７８、６７９とを備える。二次巻線において受信された信号６１６（例えば、妨害が重ね合わされるパルス状制御信号）が、検証回路に供給される。図６Ａの例において、二次巻線において受信された信号６１６は、第１の閾値電圧６６０（Ｖ１）と第２の閾値電圧６６１（Ｖ２）と比較される。第１の閾値電圧６６０（Ｖ１）との比較を実行する第１の比較回路６７０の非反転入力は、二次巻線の第１の端子の電位が第１の閾値電圧６６０（Ｖ１）を上回っているか否か検出することができるような方法で、二次巻線の第１の端子に接続されている。言い換えると、二次巻線において受信された信号６１６のレベルが第１の閾値電圧６６０（Ｖ１）を上回っているか否かを把握するため、検証が行われる。第２の閾値電圧６６１（Ｖ２）との比較を実行する第２の比較回路６７１の非反転入力は、二次巻線の第２の端子の電位が第２の閾値電圧６６１（Ｖ２）を上回っているか否か検出することができるような方法で二次巻線の第２の端子に接続されている。言い換えると、二次巻線において受信された信号６１６のレベルが第２の閾値電圧６６１（Ｖ２）未満であるか否かを把握するため検証が行われる。第１の比較回路６７０と第２の比較回路６７１とのそれぞれの出力信号６４３、６４５（Ｕ１、Ｕ２）は、２つの積分回路６８０、６８１に供給される。図６Ａの例において、積分回路６８０、６８１の両方が、同様の構造をもつ。
【００５１】
２つの比較回路６７０、６７１の各々の出力信号６４３、６４５（Ｕ１、Ｕ２）は、積分回路６８０、６８１に含まれるスイッチ６７４、６７７をスイッチングする。第１の電流源６７２、６７５は、それぞれのスイッチを介して、それぞれのキャパシタンスに接続されている。その結果、第１の電流ＩＣによりそれぞれのキャパシタンスが充電される。その結果、それぞれのキャパシタンスにかかる電圧が、第１の速度で立ち上がる。加えて、積分回路６８０、６８１は、第２の電流源６７３、６７６を含む。後者の第２の電流源６７３、６７６を介して、それぞれのキャパシタンスが、第２の電流ＩＤ１によって第２の速度で放電される。第２の電流ＩＤ１は、第１の電流ＩＣより電流値が小さいので、関連するスイッチ６７４、６７７が開いている場合（言い換えると、第１の積分回路６８０の場合、二次巻線の第１の端子の電位が第１の閾値電圧６６０（Ｖ１）未満であるとき、及び、第２の積分回路６８１の場合、二次巻線の第２の端子の電位が第２の閾値電圧６６１（Ｖ２）未満であるとき）、キャパシタンスが放電される。さらに、第１の速度が第２の速度より大きい（例えば２倍を越えて大きい）ように、第１の電流ＩＣが選択され得る。第１の積分回路６８０のキャパシタンスにかかる電圧は、第１の検証信号６４７（ＵＯＮ＊）として使用され得る。第２の積分回路６８１のキャパシタンスにかかる電圧は、第２の検証信号６４９（ＵＯＦＦ＊）として使用され得る。図６Ａの例において、第１の検証信号６４７（ＵＯＮ＊）と第２の検証信号６４９（ＵＯＦＦ＊）とは、それぞれ、比較器６７８、６７９により、閾値６６８（ＴＴＨ）と比較される。第１の検証信号６４７（ＵＯＮ＊）が閾値６６８（ＴＴＨ）を上回っている場合、受信された制御信号が有効であると宣言され、二次側制御信号６４４（ＵＯＮ）が駆動回路に転送される。駆動回路は、（例えば、ＲＳフリップフロップ６３０のセット入力に印加される、第１の比較器６７８の出力信号である二次側制御信号６４４（ＵＯＮ）により）半導体スイッチをオンにスイッチングする。第２の検証信号６４９（ＵＯＦＦ＊）が第２の閾値６６８（ＴＴＨ）を上回っている場合、受信された制御信号が有効であると宣言される。駆動回路は、（例えば、ＲＳフリップフロップ６３０のリセット入力に印加される、第２の比較器６７９の出力信号である第２の二次側制御信号６４６（ＵＯＦＦ）により）半導体スイッチをオフにスイッチングする。この方法で、図５Ｂまたは図５Ｃに示す妨害の影響は、減少または完全に防止され得る。
【００５２】
図６Ｂは、さらなる検証回路の一部を示す。この検証回路は、主に、図６Ａにおける検証回路６２８に対応する。しかし、第１の積分回路６８０は、電流ＩＤ２を伴うさらなる電流源６８３を備え、電流源６８３は、さらなるスイッチ６８２を介して第１の積分回路６８０のキャパシタンスに接続され得る。同様に、第２の積分回路６８１は、電流ＩＤ３を伴うさらなる電流源６８６をさらに含み、電流源６８６は、さらなるスイッチ６８５を介して第２の積分回路６８１のキャパシタンスに接続され得る。この方法で、さらなる電流ＩＤ２とＩＤ３とがスイッチングされて、それぞれのキャパシタンスをさらに放電し得る。放電信号６８４、６８７（ＵＤＩＳ１、ＵＤＩＳ２）に応答して、さらなるスイッチ６８２、６８５がスイッチオンされ得る。放電信号６８４、６８７（ＵＤＩＳ１、ＵＤＩＳ２）は、例えば第１の比較器６７０と第２の比較器６７１と（図６Ｂに示さない）の出力信号６４３、６４５（Ｕ１、Ｕ２）のそれぞれと、半導体スイッチのドライバ信号６４８（ＵＤＲ）との組み合わせの１つ以上において生成され得る。一例において、対応するスイッチングプロセス（第１の積分回路６８０の場合はオンであり、第２の積分回路６８１の場合はオフである）が始動されると、それぞれの放電信号６８４、６８７（ＵＤＩＳ１、ＵＤＩＳ２）は、さらなる放電電流ＩＤ２、ＩＤ３においてスイッチングし得る。従って、それぞれのキャパシタンスは、より高速に放電され得る。
【００５３】
図６Ｃは、比較器６７８と比較器６７９との出力（制御信号ＵＯＮとＵＯＦＦと）とドライブ信号６４８（ＵＤＲ）とを受信し、さらなるドライブ信号６８９（ＵＤＲ＊）を出力し得るさらなる論理回路６８８を示す。論理回路６８８は、無ノイズ（妨害）環境における遅延を防ぐため、半導体スイッチに対するあらゆるパルスを伝達する別の選択肢を追加し得る。
【００５４】
図６Ａ〜図６Ｃに示す例において、二次巻線６１６において受信された制御信号は、積分回路６８０、６８１により第１の検証信号６４７と第２の検証信号６４９とに変換され、受信された制御信号の有効性が、検証信号６４７、６４９に基づいて識別される。加えて、制御信号（二次巻線６１６において受信された信号６４３、６４５（Ｕ１、Ｕ２）など）は、さらに、検証回路を通らずに駆動回路に転送され得る。この場合、制御信号の有効性は、さらなる回路において、より簡単に検証され得る。例えば、制御信号は、特定のパルス長を上回った場合に、有効であると宣言され得る。一例において、検証回路の検証信号とさらなる回路の出力信号とは、論理回路内で「ＯＲ」関数によって論理的に組み合わされ得る。この場合、制御信号が有効であることを検証回路とさらなる回路との少なくとも１つが宣言した場合に、半導体スイッチがスイッチングされ得る。この方法で、検証回路による遅延を防ぐことが可能であり得る。一例において、「ＯＲ」関数を実行するＯＲゲートは、信号６４３（Ｕ１）とドライブ信号６４８（ＵＤＲ）とを受信して、さらなるドライブ信号６８９（ＵＤＲ＊）を出力し、半導体スイッチをオンに切り替え得る。さらなる例において、他のＯＲゲートは、信号６４５（Ｕ２）とドライブ信号６４８（ＵＤＲ）とを受信して、さらなるドライブ信号６８９（ＵＤＲ＊）を出力し、半導体スイッチをオフに切り替え得る。
【００５５】
本発明に関して示す例についての上記の説明は、要約で説明している事項を含め、網羅的であることも、開示されている形態そのものに限定することも意図していない。本発明の特定の実施形態及び例は、本明細書において例示を目的として説明しているが、本発明のより広い趣旨および範囲から逸脱することなく様々な同等な変更が可能である。実際、説明のために具体的で例示的な電圧、電流、周波数、出力範囲値、時間などを提示していることと、本発明の教示に従った他の実施形態及び実施例において他の値も使用し得ることとが理解される。
【００５６】
前述の詳細な説明を考慮して、本発明の例に対してこれらの変更が行われ得る。後述の請求項で使用される用語は、本発明を明細書と請求項とに開示されている特定の実施形態に限定するように解釈してはならない。むしろ、範囲は、後述の請求項により完全に定義するべきであり、確立された請求項の解釈の原則に従って解釈するべきである。従って、本明細書及び図は、限定するものではなく例示的なものとみなされる。
【図１】
0006659566.tif 000002
【図２−１】
0006659566.tif 000003
【図２−２】
0006659566.tif 000004
【図３】
0006659566.tif 000005
【図４Ａ】
0006659566.tif 000006
【図４Ｂ】
0006659566.tif 000007
【図４Ｃ】
0006659566.tif 000008
【図５Ａ】
0006659566.tif 000009
【図５Ｂ】
0006659566.tif 000010
【図５Ｃ】
0006659566.tif 000011
【図６Ａ】
0006659566.tif 000012
【図６Ｂ】
0006659566.tif 000013
【図６Ｃ】
0006659566.tif 000014
【図７】
0006659566.tif 000015