(57)【特許請求の範囲】
【請求項１】
窒化物系半導体層と、
前記窒化物系半導体層上に形成された第１の電極の第１の部分と、
前記窒化物系半導体層上に形成された第２の電極と、
前記第1の電極の第１の部分と前記第２の電極との間にあって前記窒化物系半導体層上に形成された第１の制御電極と、
を含むスイッチング素子と、
隣り合う前記第1の電極の第１の部分同士を接続し前記窒化物系半導体層上に形成された第1の電極の第２の部分と、
前記窒化物系半導体層上に形成され前記第１の制御電極に信号を送信する第３の電極と、
前記第1の電極の第２の部分と前記第３の電極との間にあって前記窒化物系半導体層上に形成された第２の制御電極と、
を含む駆動用トランジスタと
を備えたものであることを特徴とする半導体装置。
【請求項２】
前記第１の制御電極は第３の電極と接続していることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第1の電極の第１の部分の長手方向とは垂直な方向が前記第1の電極の第２の部分の長手方向となるように形成されていることを特徴とする請求項１又は請求項２に記載の半導体装置。
【請求項４】
前記窒化物系半導体層上に第４の電極と前記第２の制御電極と前記第３の電極が繰返し複数配置され、
第４の電極は前記第1の電極の第２の部分と電気的に接続し、
前記第４の電極は前記第1の電極の第２の部分に対しスイッチング素子とは反対側に配置されていることを特徴とする請求項１から請求項３のいずれか１項に記載の半導体装置。
【請求項５】
前記駆動用トランジスタとの間で前記スイッチング素子を挟むように第２の駆動用トランジスタを有し、
前記第２の駆動用トランジスタは前記窒化物系半導体層上に形成された第５の電極と、前記窒化物系半導体層上に形成された第６の電極と、前記第５の電極と前記第６の電極との間にあって前記窒化物系半導体層上に形成された第３の制御電極とを有し、
前記第６の電極は前記第１の制御電極と接続していることを特徴とする請求項１から請求項４のいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング素子と駆動トランジスタを含む半導体装置に関する。
【背景技術】
【０００２】
窒化ガリウム（ＧａＮ）に代表されるＩＩＩ−Ｖ族窒化物系化合物半導体、いわゆる窒化物半導体が注目を集めている。窒化物半導体は、一般式がＩｎxＧａyＡｌ1-x-yＮ（０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）で表される、ＩＩＩ族元素であるアルミニウム（Ａｌ）、ガリウム（Ｇａ）及びインジウム（Ｉｎ）と、Ｖ族元素である窒素（Ｎ）とからなる化合物半導体である。窒化物半導体は種々の混晶を形成することができ、ヘテロ接合界面を容易に形成することができる。窒化物半導体のヘテロ接合には、ドーピングなしの状態においても自発分極又は／且つピエゾ分極によって高濃度の２次元電子ガス層が接合界面に発生するという特徴がある。この高濃度の２次元電子ガス層をキャリアとして用いた電界効果トランジスタ（ＦＥＴ：Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）が、高周波用及び大電力用のスイッチング素子として注目を集めている。【０００３】
スイッチング素子には駆動用トランジスタが必要であり、駆動トランジスタを別個のパッケージとする場合と、スイッチング素子と駆動トランジスタとを同一のパッケージとする場合が考えられる。後者の場合、駆動用トランジスタを窒化物半導体で構成し、スイッチングトランジスタと駆動用トランジスタを同一基板上に形成する例が特許文献１等で公開されている。上記構造においては、ゲート信号が高速でない場合、ゲート駆動回路の出力インピーダンスが高い場合、並びに、配線インダクタンスの影響が懸念される場合などにおいても、半導体装置は高速にスイッチングをすることができる。【０００４】
このような半導体装置においては、半導体装置のパワーラインに大電流が流れた場合、スイッチング素子のソース電極と駆動用トランジスタのソース電極との間の配線やワイヤ等による接続が長くなると、スイッチング素子のソース電極と駆動用トランジスタのソース電極との間の寄生インピーダンスが大きくなり、スイッチング素子が誤動作したり、スイッチング素子が発振することがある。【０００５】
スイッチング素子のソース電極は半導体装置のソース端子とも接続している。ここで、駆動用トランジスタのソース電極とスイッチング素子のソース電極との接続部を出来る限り半導体装置のソース端子側ではなくスイッチング素子のソース電極側に近づけることで、スイッチング素子に主電流が流れるパワーラインとスイッチング素子のゲートソース間ループに信号を流す信号線（シグナルライン）とを分断することができる。その結果、スイッチング素子のソース部の電位と駆動用トランジスタのソース部の電位との電位変動を抑制して、スイッチング素子の誤動作又はスイッチング素子の発振を抑制することができる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１２−２２２３９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかし、窒化物半導体で構成されるスイッチング素子の閾値は低い。すると、このようなスイッチング素子のオフ状態において、駆動用トランジスタの出力電圧とスイッチング素子の閾値電圧の差分が小さくなる。スイッチング素子と駆動用トランジスタを接続するループに生じるインピーダンスが大きくなると、スイッチング素子のドレイン電圧の変動等により、スイッチング素子のオフ状態を保持することができなくなる。そして、スイッチング素子が誤動作したり、発振したりすることがある。【０００８】
そこで、本発明は、上記問題点に鑑みてなされたものであって、スイッチング素子と駆動用トランジスタを接続するループに生じるインピーダンス値を抑制することができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明の半導体装置は、窒化物系半導体層と、前記窒化物系半導体層上に形成された第１の電極の第１の部分と、前記窒化物系半導体層上に形成された第２の電極と、前記第1の電極の第１の部分と前記第２の電極との間にあって前記窒化物系半導体層上に形成された第１の制御電極と、を含むスイッチング素子と、隣り合う前記第1の電極の第１の部分同士を接続し前記窒化物系半導体層上に形成された第1の電極の第２の部分と、前記窒化物系半導体層上に形成され前記第１の制御電極に信号を送信する第３の電極と、前記第1の電極の第２の部分と前記第３の電極との間にあって前記窒化物系半導体層上に形成された第２の制御電極と、を含む駆動用トランジスタとを備える。
【発明の効果】
【００１０】
以上のように、本発明の半導体装置によれば、スイッチング素子と駆動用トランジスタを接続するループに生じるインピーダンス値を抑制することができる。
よって、スイッチング素子のオフ状態において、スイッチング素子が誤動作したり、発振したりすることを抑制することができる。
【図面の簡単な説明】
【００１１】
【図１】第１実施形態の半導体装置を示す概略断面図である。
【図２】第１実施形態の半導体装置を示す概略回路図である。
【図３】第１実施形態の半導体装置を示す概略上面図である。
【図４】第２実施形態の半導体装置の上面図である。
【図５】第３実施形態の半導体装置の上面図である。
【図６】第３実施形態の半導体装置の回路図である。
【図７】第３実施形態の半導体装置のターンオン波形とターンオフ波形である。
【発明を実施するための形態】
【００１２】
以下、本発明について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。また、本発明の特許請求の範囲に特段の記載が無い場合、本明細書中に記載の「接続」とは、間に抵抗やインダクタンス等の負荷やダイオード・トランジスタ等の別の素子を介する接続も含まれる。
【００１３】
まず、第１実施形態の半導体装置について、図１を参照しながら説明する。なお、図１の断面図は図３の上面図をA-Aで切った断面図である。
【００１４】
図１は第１実施形態の半導体装置１０を示す概略断面図である。図１の半導体装置１０は、シリコン又はシリコンカーバイドから成る基板１４と、基板１４上に形成され、窒化物系半導体からなるバッファ層１５と、窒化物系半導体からなるチャネル層１６及びバリア層１７と、チャネル層１６及びバリア層１７との界面近傍に平面的に広がるように生じる２次元電子ガス層１８とを備える。図１の半導体装置１０において、バリア層１７上に窒化ガリウム（ＧａＮ）層１２を設けているが、窒化ガリウム（ＧａＮ）層１２は形成しなくても良い。
【００１５】
バッファ層１５は基板１４上に窒化アルミガリウム（ＡｌＧａＮ）又は窒化アルミニウム（ＡｌＮ）を設ける構造としても良い。また、バッファ層１５は基板１４上に窒化アルミニウム（ＡｌＮ）からなる第１の層と、窒化アルミガリウム（ＡｌＧａＮ）又は窒化ガリウム（ＧａＮ）からなる第２の層とを繰返し形成した多層構造としても良い。また、バッファ層１５は基板１４上に基板１４側からチャネル層１６に向かってアルミニウムの組成割合が段階的に又は徐々に減少するように濃度勾配を有する構造としても良い。
【００１６】
チャネル層１６は窒化ガリウム（ＧａＮ）からなり、バリア層１７はチャネル層１６とは組成の異なる窒化物半導体として、例えば窒化アルミガリウム（ＡｌｘＧａ１−ｘＮ；ただしｘは０より大きく１未満）からなる。チャネル層１６とバリア層１７との間に窒化アルミニウム（ＡｌＮ）から成るスペーサ層を挟んでも良い。この場合、半導体装置１０はスペーサ層とチャネル層１６との界面近傍のチャネル層１６側において、平面的に広がるように生じる２次元電子ガス層１８を有する。
【００１７】
半導体装置１０には、スイッチング素子１００と、駆動用トランジスタ２００が形成されている。スイッチング素子１００と駆動用トランジスタ２００との間には、イオン注入された領域又は溝からなる素子分離構造１９を有している。素子分離構造１９は、バリア層１７の上面から２次元電子ガス層１８よりも深くチャネル層１６まで到達している。素子分離構造１９を設けることにより、スイッチング素子１００の領域内の２次元電子ガス層１８と駆動用トランジスタ２００の領域内の２次元電子ガス層１８とは分断される。なお、素子分離領域１９には溝を形成する代わりに、２次元電子ガス層１８が生じないようにバリア層１７にイオン注入した領域を形成しても良い。また、素子分離領域１９は設けなくても良い。
【００１８】
スイッチング素子１００はバリア層１７上に設けられ、２次元電子ガス層１８と電気的に接続するドレイン電極（第２の電極）２２を含む。さらにスイッチング素子１００は、図３で示すように半導体装置を上から見てドレイン電極（第２の電極）２２を囲むように、ソース電極（第１の電極の第１の部分）２１が設けられている。ソース電極（第１の電極の第１の部分）２１はバリア層１７上に設けられ、２次元電子ガス層１８と電気的に接続する。さらに、ドレイン電極（第２の電極）２２とソース電極２１の間のバリア層１７上には、第１の制御電極３１が設けられている。
【００１９】
駆動用トランジスタ２００はバリア層１７上に設けられ、２次元電子ガス層１８と電気的に接続するソース電極（第１の電極の第２の部分）２３を含む。
図３で示すように半導体装置１０を上面から見て、ソース電極２３は隣り合うソース電極２１の長手方向の端部同士を接続するように形成されている。また、ソース電極２３は隣り合うソース電極２１の長手方向の左端部同士を接続し、ソース電極２３の長手方向（延伸する方向）はソース電極２１の長手方向（延伸する方向）に対して交わる方向、より好ましくは垂直な方向となるように形成されている。よって、図３のように半導体装置１０を上面から見て、点線で囲まれたスイッチング素子として機能する領域のソース電極２１の部分から点線で囲まれた駆動用トランジスタ２００として機能する領域のソース電極２３の部分との間の長さ又はその各々の総和は、短くなる。
【００２０】
さらに、駆動用トランジスタ２００はバリア層１７上に設けられ、２次元電子ガス層１８と電気的に接続するドレイン電極（第３の電極）２４を有し、ソース電極２３とドレイン電極２４との間のバリア層１７上に設けられた第２の制御電極３２を有する。図３のように半導体装置１０を上面から見て、ソース電極２３はドレイン電極２４よりもスイッチング素子側に配置されている。そして、ドレイン電極２４の長手方向（延伸方向）は第１の制御電極３１の長手方向（延伸方向）に対して垂直な方向へ延伸するように形成されている。
よって、ドレイン電極２４と第１の制御電極３１との間に生じる寄生インピーダンスの面内のバラツキを抑制しつつ、ドレイン電極２４と第１の制御電極３１との間に生じる寄生インピーダンスの低減を図ることができる。
【００２１】
なお、図３で示すように半導体装置１０を上面から見て、ドレイン電極２２を囲むように隣り合う第１の制御電極３１同士を接続している。
また、図３で示すように半導体装置１０を上面から見て、第１の制御電極３１が第２の制御電極３２とソース電極２３と交差する部分において、第１の制御電極３１は第２の制御電極３２及びソース電極２３から離間して配置されている。
また、図３の半導体装置１０において、隣り合うドレイン電極２２同士は図示しない配線で互いに接続されている。また、図３の半導体装置１０において、図示しない半導体装置１０の出力端子（ドレイン端子）がスイッチング素子１００のドレイン電極２２と接続し、図示しない半導体装置１０の入力端子INLが駆動用トランジスタ２００のゲート電極３２と接続し、半導体装置１０のソース端子Ｓとスイッチング素子１００のソース電極２１とがスイッチング素子１００のソース電極２１の出来る限り近くの接続点Fで接続している。
【００２２】
このような半導体装置１０の回路構成は、図２の回路図で示される。図２の回路図において、Ｄは半導体装置１０の出力端子（ドレイン端子）、INLは半導体装置１０の入力端子、Ｓは半導体装置１０のソース端子を示す。半導体装置１０のドレイン端子Ｄはスイッチング素子１００のドレイン電極２２と接続し、スイッチング素子１００のゲート電極（第１の制御電極）３１は駆動用トランジスタ２００のドレイン電極２４と接続している。駆動用トランジスタ２００のゲート電極（第２の制御電極）３２は半導体装置１０の入力端子INLと接続し、駆動用トランジスタ２００のソース電極２３はスイッチング素子１００のソース電極２１と接続している。ここで、寄生インダクタンスＬＳＦは接続点Fを電極２１側で行ったことからスイッチング素子１００のソース電極２１と半導体装置１０のソース端子Ｓまでの間に生じる寄生インダクタンスを示し、寄生インダクタンスＬＳＳ１はスイッチング素子１００のゲート電極３１から駆動用トランジスタ２００のドレイン電極２４の間に生じる寄生インダクタンスを示し、寄生インダクタンスＬＳＳ２はスイッチング素子１００のソース電極２１から駆動用トランジスタ２００のソース電極２３の間に生じる寄生インダクタンスを示す。図３で示すように半導体装置１０において、スイッチング素子１００として点線で囲まれた領域のソース電極２１のソース電極部から駆動用トランジスタ２００として点線で囲まれた領域のソース電極２３のソース電極部までの長さが短いので、寄生インダクタンスＬＳＳ２を小さくすることができる。また、図３で示すように半導体装置１０において、第１の制御電極３１の延伸する方向と垂直な方向が駆動用トランジスタ２００のドレイン電極２４の延伸する方向となっており、各第１の制御電極３１がドレイン電極２４と接続しているので、ドレイン電極２４と第１の制御電極３１との間に生じる寄生インダクタンスＬＳＳ１を小さくすることができる。
【００２３】
さらに、半導体装置１０のソース端子Sとスイッチング素子１００のソース電極２１との接続を駆動用トランジスタ２００のソース電極２３側ではなくスイッチング素子１００のソース電極２１側に近づけることで、スイッチング素子１００に主電流が流れるパワーラインとスイッチング素子２００のゲートソース間ループに信号を流す信号線（シグナルライン）とを分断し、スイッチング素子１００のソース電極２１の電位と駆動用トランジスタ２００のソース電極２３の電位との電位変動を抑制して、スイッチング素子１００の誤動作又はスイッチング素子の発振を抑制することができる。
【００２４】
図２の回路において、駆動用トランジスタ２００のドレイン電極２４は入力端子INLに入力された制御信号に応じてハイ又はローを出力し、その出力がスイッチング素子１００の第１の制御電極３１へ入力されて、スイッチング素子１００はスイッチング動作をする。スイッチング素子１００のオフ状態において駆動用トランジスタ２００の出力電圧がゼロボルト（０V）となる。ここで、スイッチング素子１００が窒化物系半導体で構成されると、他の半導体材料のスイッチング素子に比べてスイッチング素子１００は高速スイッチングすることができる。しかし、窒化物系半導体で構成されるスイッチング素子１００の閾値電圧（ Vth）は低い。その結果、スイッチング素子１００の閾値電圧とスイッチング素子１００のオフ状態における駆動用トランジスタ２００の出力電圧との差分が小さくなる。このような窒化物半導体で構成されるスイッチング素子を有する半導体装置において、従来の半導体装置のようにスイッチング素子と駆動用トランジスタとを接続するループに生じるインピーダンスが大きい場合、スイッチング素子１００に印加されるドレイン電圧の変動等により、スイッチング素子のオフ状態を保持することができず、スイッチング素子が誤動作したり、発振したりすることがある。
【００２５】
しかし、半導体装置１０においては、ソース電極２３は隣り合うソース電極２１同士を接続するように配置しているので、ソース電極２３からソース電極２１までの長さが短くなり、寄生インダクタンスＬＳＳ２を低減することができる。これにより、スイッチング素子のオフ状態を保持し、スイッチング素子の誤動作やスイッチング素子の発振を抑制できる。そして、半導体装置１０のソース端子Sをソース電極２３よりもソース電極２１側でソース電極２１と接続することで、スイッチング素子に主電流が流れるパワーラインとスイッチング素子のゲートソース間ループに信号を流す信号線（シグナルライン）とを分断し、スイッチング素子の誤動作又はスイッチング素子の発振を抑制することができる。
また、隣り合うソース電極２１の接続配線をソース電極２３が兼ねることで、半導体装置１０のチップ面積を小さくすることができる。
【００２６】
また、各々の第１の制御電極３１は例えばビアや配線を介して駆動用トランジスタ２００のドレイン電極２２に接続することで、スイッチング素子１００に対してドレイン電極２２から各第１の制御電極３１へのインピーダンス（スイッチング素子１００のゲートインピーダンス）がより均一となり、半導体装置１０の誤動作を抑制することができる。
【００２７】
なお、図３のように半導体装置１０を上から見て、駆動用トランジスタ２００はスイッチング素子１００の左側に設けている。しかし、ソース電極２１の長手方向の右側の端部においてソース電極２３を介して隣り合うソース電極２１を接続し、駆動用トランジスタ２００はスイッチング素子１００の右側に設けても良い。また、図３のように半導体装置１０を上から見て、ソース電極２１の長手方向の両方の端部においてソース電極２３を介して隣り合うソース電極２１を接続し、駆動用トランジスタ２００はスイッチング素子１００の両側に設けても良い。  
【００２８】
次に、第２の実施形態の半導体装置１０ａについて、図４を参照しながら説明する。図４は第２の実施形態の半導体装置１０ａを示す上面図である。図４の半導体装置１０ａは、図１に示す第１実施形態の半導体装置１０とほぼ同様の構成であるが、駆動用トランジスタ２００は、電極２４に対してスイッチング素子１００と反対側に、第２の制御電極３２、ソース電極２３１、第２の制御電極３２、ドレイン電極２４１を単位として、その単位を１回または複数回繰り返し、その繰り返しの最後に第２の制御電極３２、ソース電極２３１を配置されている点で、第１の実施形態の半導体装置１０と異なっている。ここで、図４の半導体装置１０ａにおいて単位の繰返し数は１回の場合である。第２の制御電極３２、ソース電極２３１、及びドレイン電極２４１はバリア層１７上に設けられ、２次元電子ガス層１８と電気的に接続している。
【００２９】
また、図４の半導体装置において、隣り合うソース電極２３１同士、隣り合う第２の制御電極３２同士、隣り合うドレイン電極２４１同士、ソース電極２３とソース電極２３１、ドレイン電極２４１とドレイン電極２４は、図示しない配線で互いに接続されている。第２実施形態の半導体装置１０ａにおいても、第１実施形態の半導体装置１０と同様の効果を得ることができる。
【００３０】
次に、第３の実施形態の半導体装置１０ｂについて、図５を参照しながら説明する。図５は第３の実施形態の半導体装置１０ｂを示す上面図であり、図６は第３の実施形態の半導体装置１０ｂを示す回路図であり、図７は第３の実施形態の半導体装置１０ｂのターンオン波形とターンオフ波形を示す。
【００３１】
第３の実施形態の半導体装置１０ｂは駆動用トランジスタ３００が設けられている点で第２の実施形態の半導体装置１０ａと異なる。図５のように半導体装置１０ｂを上から見て、駆動用トランジスタ２００はスイッチング素子１００の左側に設けられており、駆動用トランジスタ３００はスイッチング素子１００の右側（駆動用トランジスタ２００と反対側）に設けられている。駆動用トランジスタ３００はバリア層１７上に設けられ、２次元電子ガス層１８と電気的に接続するソース電極（第５の電極）２５とドレイン電極（第６の電極）２６を含む。さらに駆動用トランジスタ３００は、ソース電極（第５の電極）２５とドレイン電極２６との間のバリア層１７上に設けられた第３の制御電極３３を含む。
図５のように半導体装置１０ｂを上から見て、駆動用トランジスタ３００のソース電極２５はスイッチング素子１００側に設けられており、スイッチング素子１００とは反対側に第３の制御電極３３、ドレイン電極２６、第３の制御電極３３、ソース電極２５を単位として、１回又は複数回繰り返されている。図５においては、その単位を２回繰り返されている。また、図５の半導体装置において、隣り合うドレイン電極２２同士、隣り合うソース電極２３１同士、隣り合う第２の制御電極３２同士、隣り合うドレイン電極２４１同士、ソース電極２３とソース電極２３１、ドレイン電極２４１とドレイン電極２４、隣り合うソース電極２５同士、隣り合う第２の制御電極３２同士、隣り合うドレイン電極２４１同士は図示しない配線で互いに接続されている。
【００３２】
第３実施形態の半導体装置１０ｂにおいても、第１実施形態の半導体装置１０と同様の効果を得ることができる。
【００３３】
更に、図５で示すように、第３の実施形態の半導体装置１０ｂを上から見て、各第１の制御電極３１の左側の端部は最もスイッチング素子側の駆動用トランジスタ２００のドレイン電極２２と接続し、各第１の制御電極３１の右側の端部は最もスイッチング素子側の駆動用トランジスタ３００のソース電極２５と接続している。ソース電極２５は隣り合う第１の制御電極３１の長手方向（延伸方向）の端部同士を接続するように形成されている。また、ソース電極２５の長手方向（延伸方向）は第１の制御電極３１の長手方向（延伸方向）に対して垂直な方向となっている。さらに、第１の制御電極３１の長手方向とソース電極２１の長手方向が略並行なので、ソース電極２５の長手方向（延伸方向）はソース電極２１の長手方向（延伸方向）に対して垂直な方向となっている。よって、ソース電極２５から第１の制御電極３１までの長さも短くなり、ソース電極２５と第１の制御電極３１とドレイン電極２４との接続部Kはドレイン電極２４側やソース電極２５側よりも第１の制御電極３１側となる。これにより、図６の半導体装置１０ｂの回路で示すように、ソース電極２５までの寄生インダクタンスLSS2及びLSS3を低減することができる。これにより、半導体装置１０ｂは、スイッチング素子１００の第１の制御電極３１の電位と駆動用トランジスタ３００のソース電極２５の電位との電位変動を抑制することができる。さらに、寄生インダクタンスＬＳＳ２を低減することにより、スイッチング素子のオフ状態を保持し、スイッチング素子の誤動作やスイッチング素子の発振を抑制できる。
【００３４】
図７は図５の半導体装置のターンオン波形とターンオフ波形である。第３実施形態の半導体装置においても、第１実施形態の半導体装置と同様の効果を得ることができる。
【００３５】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。例えば、バリア層１７とドレイン電極又は／且つソース電極との間にＮ型不純物を多く含む窒化物半導体から成るコンタクト層を設けた構造も本発明に含まれる。
【符号の説明】
【００３６】
１０、１０ａ、１０ｂ…半導体装置
１４…基板
１５…バッファ層
１６…チャネル層
１７…バリア層
１８…２次元電子ガス層
１９…素子分離構造
２１…ソース電極（第１の電極の第１の部分）
２２…ドレイン電極（第２の電極）
２３…ソース電極（第１の電極の第２の部分）
２４…ドレイン電極（第３の電極）
３１…ゲート電極（第１の制御電極）
３２…ゲート電極（第２の制御電極）
１００…スイッチング素子
２００…駆動用トランジスタ  
【図１】
0006770261.tif 000002
【図２】
0006770261.tif 000003
【図３】
0006770261.tif 000004
【図４】
0006770261.tif 000005
【図５】
0006770261.tif 000006
【図６】
0006770261.tif 000007
【図７】
0006770261.tif 000008