(57)【特許請求の範囲】
【請求項１】
第１面と、前記第１面の反対側の第２面とを有し、かつ、第１方向に延在する第１辺と、第２方向に延在する第２辺とを有する第１基板と、
前記第１基板の前記第２面と対向する第２基板と、
前記第１基板と前記第２基板との間に設けられ、前記第１面に接触又は近接する指の凹凸を検出するセンサ部と、を有し、
前記センサ部は、
前記第１方向と第１角度を有して延在するゲート線と、
前記第１方向と第２角度を有して延在するデータ線と、
前記ゲート線と前記データ線とに囲われた領域に配置されたひし形の第１電極と、
前記ゲート線と前記データ線との交差部で前記第１電極と接続される第１スイッチ素子と、を有する
カバー部材。
【請求項２】
前記第１基板と前記第２基板とは、同じ線膨張係数を有する請求項１に記載のカバー部材。
【請求項３】
前記第１基板と前記第２基板とは、同じ材料が用いられている請求項１又は請求項２に記載のカバー部材。
【請求項４】
前記第１基板は、前記第２基板と同じ厚さ、又は前記第２基板よりも薄い請求項１から請求項３のいずれか１項に記載のカバー部材。
【請求項５】
前記第１基板の厚さは、０．３ｍｍ以下である請求項１から請求項４のいずれか１項に記載のカバー部材。
【請求項６】
前記ゲート線と前記データ線との少なくとも一方は、透光性導電材料を含む請求項１から請求項５のいずれか１項に記載のカバー部材。
【請求項７】
前記センサ部は、前記第１電極と対向する第２電極を有し、
前記第２電極は、前記第１方向に延在する第１電極辺と、前記第２方向に延在する第２電極辺とを有する
請求項１から請求項６のいずれか１項に記載のカバー部材。
【請求項８】
前記センサ部は、前記第２電極と接続される第２スイッチ素子を有し、
前記第１スイッチ素子と前記第２スイッチ素子は、前記第１電極と前記第２電極との間に配置される
請求項７に記載のカバー部材。
【請求項９】
前記センサ部は、前記第１電極と対向する第２電極を有し、
前記第１電極は、前記第２電極よりも前記第１面に近い位置に設けられる請求項１から請求項８のいずれか１項に記載のカバー部材。
【請求項１０】
前記第２電極に駆動信号を供給するための導電性配線を有する請求項７又は請求項９に記載のカバー部材。
【請求項１１】
前記第２電極は、前記第１電極に供給される信号と同期した信号が、前記導電性配線を介して供給される請求項１０に記載のカバー部材。
【請求項１２】
前記第２電極から出力される検出信号に基づいて、前記第１面に接触又は近接する物体が検出される請求項７から請求項１１のいずれか１項に記載のカバー部材。
【請求項１３】
第１面と、前記第１面の反対側の第２面とを有する第１基板と、
前記第１基板の前記第２面と対向する第２基板と、
前記第１基板と前記第２基板との間に設けられるセンサ部と、を有し、
前記センサ部は、
第１電極と、
前記第１電極と対向する第２電極と、を有し、
前記第１電極は、前記第２電極よりも前記第１面に近い位置に設けられ、
前記第２電極からの検出信号に基づいて前記第１面に対して接触又は近接する指の位置が検出され、検出された指の位置において、前記第１電極の静電容量変化に基づいて前記指の凹凸が検出されるカバー部材。
【請求項１４】
前記第１基板は、画像を透過させるための透過領域と、前記透過領域の外側の額縁領域とを有し、
前記第１基板の前記第２面に、前記額縁領域と重畳する加飾層が設けられる請求項１から請求項１３のいずれか１項に記載のカバー部材。
【請求項１５】
前記第１基板は、画像を透過させるための透過領域と、前記透過領域の外側の額縁領域とを有し、
前記センサ部の前記第１基板と対向する面に、前記額縁領域と重畳する加飾層が設けられる請求項１から請求項１３のいずれか１項に記載のカバー部材。
【請求項１６】
前記センサ部は、前記第１基板及び前記第２基板と、それぞれ粘着層を介して接着されている請求項１から請求項１５のいずれか１項に記載のカバー部材。
【請求項１７】
請求項１から請求項１６のいずれか１項に記載のカバー部材と、
前記第２基板に対して前記第１基板の反対側に設けられ、前記カバー部材の透過領域に対向して設けられて画像を表示させる表示部と、を有する表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、カバー部材及びこれを備えた表示装置に関する。
【背景技術】
【０００２】
液晶表示装置等の表示装置を備える電子機器に指紋センサが設けられることがある。指紋センサは、接触した指が有する指紋の凹凸を検出することで指紋の形状を検出する（例えば、特許文献１）。指紋センサの検出結果は、例えば、個人認証等に用いられる。指紋センサの表面には、指紋センサを保護するためのガラス基板が設けられ、ガラス基板の表面が、指を接触させて指紋を検出するための検出面となる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００２−２４５４４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
指紋センサの表面に設けられるガラス基板は、破損を防止するために所定の厚さ以上にして強度を大きくする必要がある。しかし、ガラス基板が厚くなると指紋センサの検出電極と指との距離が大きくなるため、十分な検出感度が得られない可能性がある。
【０００５】
本発明は、破損を抑制するとともに良好な検出感度を有するカバー部材及びこれを備えた表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一態様のカバー部材は、第１面と、前記第１面の反対側の第２面とを有し、前記第１面が、接触又は近接する物体の凹凸を検出するための検出面である第１基板と、前記第１基板の前記第２面と対向する第２基板と、前記第１基板と前記第２基板との間に設けられ、前記第１面に接触又は近接する指の凹凸を検出するセンサ部と、を有する。
【０００７】
本発明の一態様の表示装置は、上記のカバー部材と、前記第２基板に対して前記第１基板の反対側に設けられ、前記カバー部材の透過領域に対向して設けられて画像を表示させる表示部と、を有する。
【図面の簡単な説明】
【０００８】
【図１】図１は、第１の実施形態に係るカバー部材を備える検出装置の一構成例を示すブロック図である。
【図２】図２は、第１検出部の一構成例を示すブロック図である。
【図３】図３は、第２検出部の一構成例を示すブロック図である。
【図４】図４は、自己静電容量方式のタッチ検出の基本原理を説明するための、指が接触又は近接していない状態を表す説明図である。
【図５】図５は、自己静電容量方式のタッチ検出の基本原理を説明するための、指が接触又は近接した状態を表す説明図である。
【図６】図６は、自己静電容量方式のタッチ検出の等価回路の例を示す説明図である。
【図７】図７は、自己静電容量方式のタッチ検出の駆動信号及びタッチ検出信号の波形の一例を表す図である。
【図８】図８は、第１検出部による指紋検出の仕組みを示す模式図である。
【図９】図９は、相互静電容量方式のタッチ検出の基本原理を説明するための、指が接触又は近接していない状態を表す説明図である。
【図１０】図１０は、図９に示す指が接触又は近接していない状態の等価回路の例を示す説明図である。
【図１１】図１１は、相互静電容量方式のタッチ検出の基本原理を説明するための、指が接触又は近接した状態を表す説明図である。
【図１２】図１２は、図１１に示す指が接触又は近接した状態の等価回路の例を示す説明図である。
【図１３】図１３は、相互静電容量方式のタッチ検出の駆動信号及びタッチ検出信号の波形の一例を表す図である。
【図１４】図１４は、第１の実施形態に係るカバー部材の平面図である。
【図１５】図１５は、第１の実施形態に係るカバー部材の概略断面構造を表す断面図である。
【図１６】図１６は、第２電極及び導電性配線の全体構成を模式的に示す平面図である。
【図１７】図１７は、第１電極、第２電極、ゲート線及びデータ線の全体構成を模式的に示す平面図である。
【図１８】図１８は、１つの第２電極について、第１電極及び各配線の構成を示す模式平面図である。
【図１９】図１９は、第１の実施形態に係るカバー部材を備える検出装置のタイミング波形図である。
【図２０】図２０は、第１電極及びスイッチング素子の構成を説明するための平面図である。
【図２１】図２１は、図２０のＸＸＩ−ＸＸＩ’線に沿った断面図である。
【図２２】図２２は、カバー部材の製造工程の一例を説明するための説明図である。
【図２３】図２３は、第１の実施形態の変形例に係るカバー部材の概略断面構造を表す断面図である。
【図２４】図２４は、第２の実施形態に係るカバー部材の概略断面構造を表す断面図である。
【図２５】図２５は、第２の実施形態に係るカバー部材の概略断面構造を拡大して示す断面図である。
【図２６】図２６は、第３の実施形態に係るカバー部材の平面図である。
【図２７】図２７は、第３の実施形態に係るカバー部材の概略断面構造を拡大して示す断面図である。
【図２８】図２８は、第３の実施形態に係るタッチセンサ部の駆動電極及び第２電極の一構成例を表す斜視図である。
【図２９】図２９は、第４の実施形態に係る第２電極及び導電性配線の構成を模式的に示す平面図である。
【図３０】図３０は、第５の実施形態に係るカバー部材の、第１電極、ゲート線及びデータ線の構成を示す平面図である。
【図３１】図３１は、第６の実施形態に係るカバー部材の、第１電極、ゲート線及びデータ線の構成を示す平面図である。
【図３２】図３２は、第７の実施形態に係る表示装置の概略断面構造を示す断面図である。
【図３３】図３３は、画素配列とゲート線、及び画素配列とデータ線との関係を説明するための平面図である。
【発明を実施するための形態】
【０００９】
本発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能である。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
【００１０】
（第１の実施形態）
図１は、第１の実施形態に係るカバー部材を備える検出装置の一構成例を示すブロック図である。図１に示すように、検出装置１は、カバー部材１０と、制御部１１と、ゲートドライバ１２と、第１電極ドライバ１３と、第２電極ドライバ１４と、第１検出部４０と、第２検出部８０とを備えている。カバー部材１０には、センサ部１８が内蔵されている。カバー部材１０のセンサ部１８は、指の指紋を検出する指紋センサ部２０と、指の近接及び位置を検出するタッチセンサ部３０とを一体化した部材である。カバー部材１０は、表示素子として液晶表示素子を用いている表示パネル等の表示面に装着される。カバー部材１０が装着される表示パネルは、例えば、有機ＥＬ表示パネルであってもよい。検出装置１その他の構成は、カバー部材１０に内蔵されている構成を採用することもできるし、カバー部材１０とは異なる位置に設け、カバー部材１０のセンサ部１８とこれら別の構成とをフレキシブルプリント配線基板（ＦＰＣ）等で電気的に接続されている構成を採用することもできる。
【００１１】
指紋センサ部２０は、後述するように、ゲートドライバ１２から供給される走査信号Ｖｓｃａｎに従って、１検出ラインずつ順次走査して検出を行う。指紋センサ部２０は、自己静電容量方式の検出原理に基づいて、接触又は近接する物体の凹凸を検出することで、指紋を検出する。タッチセンサ部３０は、静電容量型タッチ検出の基本原理に基づいて動作し、自己静電容量方式又は相互静電容量方式によりタッチ検出動作を行い、透過領域に対する外部の導体の接触又は近接を検出する。指紋センサ部２０及びタッチセンサ部３０は、制御部１１に供給される制御信号Ｖｔｏｕｃｈに基づいて制御される。
【００１２】
制御部１１は、ゲートドライバ１２、第１電極ドライバ１３、第２電極ドライバ１４、第１検出部４０及び第２検出部８０に対してそれぞれ制御信号を供給し、これらが互いに同期して動作するように制御する回路である。
【００１３】
ゲートドライバ１２は、制御部１１から供給される制御信号に基づいて、指紋センサ部２０の検出駆動の対象となる１検出電極ブロックを順次選択する機能を有している。
【００１４】
第１電極ドライバ１３は、制御部１１から供給される制御信号に基づいて、指紋センサ部２０の検出駆動の対象となる、後述する第１電極２５に第１駆動信号Ｖｆを供給する回路である。
【００１５】
第２電極ドライバ１４は、制御部１１から供給される制御信号に基づいて、タッチセンサ部３０の、後述する第２電極２６に第２駆動信号Ｖｔを供給する回路である。
【００１６】
図２は、第１検出部４０の一構成例を示すブロック図である。第１検出部４０は、制御部１１から供給される制御信号と、指紋センサ部２０から供給される第１検出信号Ｖｄｅｔ１に基づいて、細かいピッチでタッチの有無を検出する回路である。この第１検出部４０は、例えば、検出信号増幅部４２と、Ａ／Ｄ変換部４３と、信号処理部４４と、座標抽出部４５と、合成部４７とを備える。検出タイミング制御部４６は、制御部１１から供給される制御信号に基づいて、Ａ／Ｄ変換部４３と、信号処理部４４と、座標抽出部４５と、合成部４７とが同期して動作するように制御する。
【００１７】
検出信号増幅部４２は、指紋センサ部２０から供給される第１検出信号Ｖｄｅｔ１を増幅する。なお、検出信号増幅部４２は、第１検出信号Ｖｄｅｔ１に含まれる高い周波数成分（ノイズ成分）を除去して出力する低域通過アナログフィルタであるアナログＬＰＦ（Ｌｏｗ  Ｐａｓｓ  Ｆｉｌｔｅｒ）を備えていてもよい。
【００１８】
Ａ／Ｄ変換部４３は、第１駆動信号Ｖｆに同期したタイミングで、検出信号増幅部４２から出力されるアナログ信号をそれぞれサンプリングしてデジタル信号に変換する。
【００１９】
信号処理部４４は、Ａ／Ｄ変換部４３の出力信号に含まれる、第１駆動信号Ｖｆをサンプリングした周波数以外の周波数成分（ノイズ成分）を低減するデジタルフィルタを備えている。信号処理部４４は、Ａ／Ｄ変換部４３の出力信号に基づいて、指紋センサ部２０に対するタッチの有無を検出する論理回路である。
【００２０】
座標抽出部４５は、信号処理部４４においてタッチが検出されたときに、その検出座標を求める論理回路である。座標抽出部４５は、検出座標を合成部４７に出力する。合成部４７は、指紋センサ部２０の各第１電極から出力される第１検出信号Ｖｄｅｔ１を組み合わせて、接触又は近接する物体の形状を示す二次元情報を生成する。
【００２１】
図３は、第２検出部の一構成例を示すブロック図である。第２検出部８０は、制御部１１から供給される制御信号と、タッチセンサ部３０から供給される第２検出信号Ｖｄｅｔ２に基づいて、タッチの有無を検出する回路である。この第２検出部８０は、例えば、タッチ検出信号増幅部８２と、Ａ／Ｄ変換部８３と、信号処理部８４と、座標抽出部８５とを備える。検出タイミング制御部８６は、制御部１１から供給される制御信号に基づいて、Ａ／Ｄ変換部８３と、信号処理部８４と、座標抽出部８５とが同期して動作するように制御する。タッチ検出信号増幅部８２、Ａ／Ｄ変換部８３、信号処理部８４、座標抽出部８５の動作は、検出信号増幅部４２、Ａ／Ｄ変換部４３、信号処理部４４、座標抽出部４５と同様である。信号処理部８４はタッチセンサ部３０に対するタッチの有無を検出する論理回路であり、第２検出部８０は、タッチセンサ部３０に対するタッチの有無の検出結果を制御部１１に出力するようになっている。
【００２２】
上述のとおり、指紋センサ部２０及びタッチセンサ部３０は、静電容量型タッチ検出の基本原理に基づいて動作する。ここで、図４から図７を参照して、自己静電容量方式のタッチ検出の基本原理について説明する。図４は、自己静電容量方式のタッチ検出の基本原理を説明するための、指が接触又は近接していない状態を表す説明図である。図５は、自己静電容量方式のタッチ検出の基本原理を説明するための、指が接触又は近接した状態を表す説明図である。図６は、自己静電容量方式のタッチ検出の等価回路の例を示す説明図である。図７は、自己静電容量方式のタッチ検出の駆動信号及びタッチ検出信号の波形の一例を表す図である。
【００２３】
図４左図は、指が接触又は近接していない状態において、スイッチＳＷ１により電源Ｖｄｄと検出電極Ｅ１とが接続され、スイッチＳＷ２により検出電極Ｅ１がコンデンサＣｃｒに接続されていない状態を示している。この状態では、検出電極Ｅ１が有する容量Ｃｘ１が充電される。図４右図は、スイッチＳＷ１により、電源Ｖｄｄと検出電極Ｅ１との接続がオフされ、スイッチＳＷ２により、検出電極Ｅ１とコンデンサＣｃｒとが接続された状態を示している。この状態では、容量Ｃｘ１の電荷はコンデンサＣｃｒを介して放電される。
【００２４】
図５左図は、指が接触又は近接した状態において、スイッチＳＷ１により電源Ｖｄｄと検出電極Ｅ１とが接続され、スイッチＳＷ２により検出電極Ｅ１がコンデンサＣｃｒに接続されていない状態を示している。この状態では、検出電極Ｅ１が有する容量Ｃｘ１に加え、検出電極Ｅ１に近接している指により生じる容量Ｃｘ２も充電される。図５右図は、スイッチＳＷ１により、電源Ｖｄｄと検出電極Ｅ１がオフされ、スイッチＳＷ２により検出電極Ｅ１とコンデンサＣｃｒとが接続された状態を示している。この状態では、容量Ｃｘ１の電荷と容量Ｃｘ２の電荷とがコンデンサＣｃｒを介して放電される。
【００２５】
ここで、図４右図に示す放電時（指が接触または近接していない状態）におけるコンデンサＣｃｒの電圧変化特性に対して、図５右図に示す放電時（指が接触又は近接した状態）におけるコンデンサＣｃｒの電圧変化特性は、容量Ｃｘ２が存在するために、明らかに異なる。したがって、自己静電容量方式では、コンデンサＣｃｒの電圧変化特性が、容量Ｃｘ２の有無により、異なることを利用して、指などの操作入力の有無を判定している。
【００２６】
具体的には、検出電極Ｅ１に所定の周波数（例えば数ｋＨｚ〜数百ｋＨｚ程度）の交流矩形波Ｓｇ（図７参照）が印加される。図６に示す電圧検出器ＤＥＴは、交流矩形波Ｓｇに応じた電流の変動を電圧の変動（波形Ｖ３、Ｖ４）に変換する。
【００２７】
上述のように、検出電極Ｅ１はスイッチＳＷ１及びスイッチＳＷ２で切り離すことが可能な構成となっている。図７において、時刻Ｔ０１のタイミングで交流矩形波Ｓｇは電圧Ｖ０に相当する電圧レベルを上昇させる。このときスイッチＳＷ１はオンしておりスイッチＳＷ２はオフしている。このため検出電極Ｅ１の電圧も電圧Ｖ０に上昇する。次に時刻Ｔ１１のタイミングの前にスイッチＳＷ１をオフとする。このとき検出電極Ｅ１はフローティング状態であるが、検出電極Ｅ１の静電容量Ｃｘ１（図４参照）、あるいは検出電極Ｅ１の静電容量Ｃｘ１に指等の接触又は近接よる静電容量Ｃｘ２を加えた容量（Ｃｘ１＋Ｃｘ２、図５参照）によって、検出電極Ｅ１の電位はＶ０が維持される。さらに、時刻Ｔ１１のタイミングの前にスイッチＳＷ３をオンさせ所定の時間経過後にオフさせ電圧検出器ＤＥＴをリセットさせる。このリセット動作により出力電圧はＶｒｅｆと略等しい電圧となる。
【００２８】
続いて、時刻Ｔ１１のタイミングでスイッチＳＷ２をオンさせると、電圧検出器ＤＥＴの反転入力部が検出電極Ｅ１の電圧Ｖ０となり、その後、検出電極Ｅ１の静電容量Ｃｘ１（またはＣｘ１＋Ｃｘ２）と電圧検出器ＤＥＴ内の容量Ｃ５の時定数に従って電圧検出器ＤＥＴの反転入力部は基準電圧Ｖｒｅｆまで低下する。このとき、検出電極Ｅ１の静電容量Ｃｘ１（またはＣｘ１＋Ｃｘ２）に蓄積されていた電荷が電圧検出器ＤＥＴ内の容量Ｃ５に移動するため、電圧検出器ＤＥＴの出力が上昇する（Ｖｄｅｔ）。電圧検出器ＤＥＴの出力（Ｖｄｅｔ）は、検出電極Ｅ１に指等が近接していないときは、実線で示す波形Ｖ３となり、Ｖｄｅｔ＝Ｃｘ１×Ｖ０／Ｃ５となる。指等の影響による容量が付加されたときは、点線で示す波形Ｖ４となり、Ｖｄｅｔ＝（Ｃｘ１＋Ｃｘ２）×Ｖ０／Ｃ５となる。
【００２９】
その後、検出電極Ｅ１の静電容量Ｃｘ１（またはＣｘ１＋Ｃｘ２）の電荷が容量Ｃ５に十分移動した後の時刻Ｔ３１のタイミングでスイッチＳＷ２をオフさせ、スイッチＳＷ１及びスイッチＳＷ３をオンさせることにより、検出電極Ｅ１の電位を交流矩形波Ｓｇと同電位のローレベルにするとともに電圧検出器ＤＥＴをリセットさせる。なお、このとき、スイッチＳＷ１をオンさせるタイミングは、スイッチＳＷ２をオフさせた後、時刻Ｔ０２以前であればいずれのタイミングでもよい。また、電圧検出器ＤＥＴをリセットさせるタイミングは、スイッチＳＷ２をオフさせた後、時刻Ｔ１２以前であればいずれのタイミングとしてもよい。以上の動作を所定の周波数（例えば数ｋＨｚ〜数百ｋＨｚ程度）で繰り返す。波形Ｖ３と波形Ｖ４との差分の絶対値｜ΔＶ｜に基づいて、外部近接物体の有無（タッチの有無）を測定することができる。なお、検出電極Ｅ１の電位は、図７に示すように、指等が近接していないときはＶ１の波形となり、指等の影響による静電容量Ｃｘ２が付加されるときはＶ２の波形となる。
【００３０】
図８は、第１検出部４０による指紋検出の仕組みを示す模式図である。合成部４７は、複数の検出電極Ｅ１からの検出信号Ｖｄｅｔを組み合わせて、検出電極Ｅ１に対して接触又は近接する外部近接物体の形状を示す二次元情報を生成する。具体的には、合成部４７は、例えば外部近接物体（例えば、ヒトの指等）が有する凸凹によって生じるカバー部材１０（図１参照）への接触の度合いの差に応じて現れる検出強度の差異を色の濃淡（例えば、グレースケール）として表す二次元の画像を生成する。合成部４７を有する第１検出部４０の出力Ｖｏｕｔ１は、例えば、上記で説明した二次元情報の出力である。
【００３１】
図８では、分かりやすさを目的として接触又は近接の有無のみを示す２階調検出を例示しているが、実際には各ブロックにおける検出結果は多階調とすることができる。また、図８では、検出されている外部近接物体が二重丸状の突起を有する物体であるが、外部近接物体が指紋を有するヒトの指である場合、二次元情報として指紋が現れることになる。また、合成部４７の機能は、第１検出部４０以外の構成が有していてもよい。例えば、第１検出部４０の出力Ｖｏｕｔ１を座標抽出部４５の出力とし、係る出力Ｖｏｕｔ１に基づいて外部の構成が二次元情報を生成するようにしてもよい。また、二次元情報の生成に係る構成は、回路等のハードウェアであってもよいし、所謂ソフトウェア処理によってもよい。
【００３２】
図１に示す第２検出部８０において、信号処理部８４は、指による検出信号の差分のみ取り出す処理を行う。この指による差分の信号は、上述した波形Ｖ３と波形Ｖ４との差分の絶対値｜ΔＶ｜である。信号処理部８４は、１検出ブロック当たりの絶対値｜ΔＶ｜を平均化する演算を行い、絶対値｜ΔＶ｜の平均値を求めてもよい。これにより、信号処理部８４は、ノイズによる影響を低減できる。信号処理部８４は、検出した指による差分の信号を所定のしきい値電圧と比較し、このしきい値電圧未満であれば、外部近接物体が非接触状態であると判断する。一方、信号処理部８４は、検出した指による差分の信号を所定のしきい値電圧と比較し、しきい値電圧以上であれば、外部近接物体の接触状態と判断する。座標抽出部８５は、信号処理部８４においてタッチが検出されたときに、その座標を求める論理回路である。座標抽出部８５は、座標を検出信号出力Ｖｏｕｔ２として出力する。このようにして、第２検出部８０は、タッチセンサ部３０から供給される第２検出信号Ｖｄｅｔ２に基づいてタッチ検出が可能となる。
【００３３】
次に、図９から図１３を参照して、本実施形態の検出装置１の相互静電容量方式によるタッチ検出の基本原理について説明する。図９は、相互静電容量方式のタッチ検出の基本原理を説明するための、指が接触又は近接していない状態を表す説明図である。図１０は、図９に示す指が接触又は近接していない状態の等価回路の例を示す説明図である。図１１は、相互静電容量方式のタッチ検出の基本原理を説明するための、指が接触又は近接した状態を表す説明図である。図１２は、図１１に示す指が接触又は近接した状態の等価回路の例を示す説明図である。図１３は、相互静電容量方式のタッチ検出の駆動信号及びタッチ検出信号の波形の一例を表す図である。
【００３４】
例えば、図９に示すように、容量素子Ｃ１は、誘電体Ｄを挟んで互いに対向配置された一対の電極、検出電極Ｅ１及び駆動電極Ｅ２を備えている。図１０に示すように、容量素子Ｃ１は、その一端が交流信号源（駆動信号源）Ｓに接続され、他端は電圧検出器ＤＥＴに接続される。電圧検出器ＤＥＴは、例えば図１に示すタッチ検出信号増幅部８２に含まれる積分回路である。
【００３５】
交流信号源Ｓから駆動電極Ｅ２（容量素子Ｃ１の一端）に所定の周波数（例えば数ｋＨｚ〜数百ｋＨｚ程度）の交流矩形波Ｓｇが印加されると、検出電極Ｅ１（容量素子Ｃ１の他端）側に接続された電圧検出器ＤＥＴを介して、図１３に示すような出力波形（検出信号Ｖｄｅｔ）が現れる。なお、この交流矩形波Ｓｇは、第２電極ドライバ１４から入力される第２駆動信号Ｖｔに相当するものである。
【００３６】
指が接触又は近接していない状態（非接触状態）では、図９及び図１０に示すように、容量素子Ｃ１に対する充放電に伴って、容量素子Ｃ１の容量値に応じた電流Ｉ０が流れる。図１０に示す電圧検出器ＤＥＴは、交流矩形波Ｓｇに応じた電流Ｉ０の変動を電圧の変動（実線の波形Ｖ５（図１３参照））に変換する。
【００３７】
一方、指が接触又は近接した状態（接触状態）では、図１１に示すように、指によって形成される静電容量Ｃ２が、検出電極Ｅ１と接触している又は近傍にあることにより、駆動電極Ｅ２及び検出電極Ｅ１の間にあるフリンジ分の静電容量が遮られる。このため、容量素子Ｃ１は、図１２に示すように、非接触状態での容量値よりも容量値の小さい容量素子Ｃ１’として作用する。そして、図１２に示す等価回路でみると、容量素子Ｃ１’に電流Ｉ１が流れる。図１３に示すように、電圧検出器ＤＥＴは、交流矩形波Ｓｇに応じた電流Ｉ１の変動を電圧の変動（点線の波形Ｖ６）に変換する。この場合、波形Ｖ６は、上述した波形Ｖ５と比べて振幅が小さくなる。これにより、波形Ｖ５と波形Ｖ６との電圧差分の絶対値｜ΔＶ｜は、指などの外部から接触又は近接する導体の影響に応じて変化することになる。なお、電圧検出器ＤＥＴは、波形Ｖ５と波形Ｖ６との電圧差分の絶対値｜ΔＶ｜を精度よく検出するため、回路内のスイッチングにより、交流矩形波Ｓｇの周波数に合わせて、コンデンサの充放電をリセットする期間Ｒｅｓｅｔを設けた動作とすることがより好ましい。
【００３８】
図１に示す第２検出部８０において、信号処理部８４は、指による検出信号の差分、すなわち、上述した波形Ｖ５と波形Ｖ６との差分の絶対値｜ΔＶ｜を取り出す処理を行う。信号処理部８４は、検出した指による差分の信号を所定のしきい値電圧と比較し、このしきい値電圧未満であれば、外部近接物体が非接触状態であると判断する。一方、信号処理部８４は、検出した指による差分の信号を所定のしきい値電圧と比較し、しきい値電圧以上であれば、外部近接物体の接触状態と判断する。このようにして、第２検出部８０は、タッチセンサ部３０から供給される第２検出信号Ｖｄｅｔ２に基づいて相互容量方式によるタッチ検出が可能となる。
【００３９】
次に、カバー部材１０の構成例を詳細に説明する。図１４は、第１の実施形態に係るカバー部材の平面図である。図１５は、第１の実施形態に係るカバー部材の概略断面構造を表す断面図である。
【００４０】
図１４及び図１５に示すように、カバー部材１０は、第１基板２１と、第１基板２１と対向する第２基板２２と、第１基板２１と第２基板２２との間に設けられたセンサ部１８とを有する。第１基板２１は、外部の液晶表示装置等により表示された画像を視認させるべく透過性を有する透過領域１０ａと、透過領域１０ａの外側の額縁領域１０ｂとを有する。センサ部１８の額縁領域１０ｂと重畳する位置に、加飾層３９及びフレキシブル基板３６が設けられている。加飾層３９は、第１基板２１よりも光の透過率が小さい着色層であり、額縁領域１０ｂに設けられる配線や回路等が視認されることを抑制することができる。加飾層３９は、額縁領域１０ｂへの光漏れを抑制するための下地層としての第２加飾層３９ｂと、第２加飾層３９ｂの上に設けられた着色層としての第１加飾層３９ａとを含む。なお、加飾層３９の構成は、これに限定されず、単層であってもよく、３層以上であってもよい。
【００４１】
第１基板２１の一方の面が、接触又は近接する指の指紋を検出するための検出面２１ａである。検出面２１ａの反対側の面は、粘着層３８を介してセンサ部１８を接着するための接着面２１ｂである。第２基板２２は、第１基板２１の接着面２１ｂと対向して配置される。第２基板２２の一方の面２２ａに、粘着層３７を介してセンサ部１８が接着される。また、第２基板２２の一方の面２２ａと反対側の他方の面２２ｂは、外部の液晶表示装置等電子機器の表示面に装着される面である。第１基板２１及び第２基板２２は、強化ガラス又はアルカリガラスである。強化ガラスとしては、例えばガラスの表面のナトリウム（Ｎａ）イオンをイオン半径の大きいカリウム（Ｋ）イオンと交換することで、表面に圧縮応力層を形成した化学強化ガラスや、加熱したガラス基板に空気を送り急冷することで表面に圧縮応力層を形成した強化ガラスを用いることができる。第１基板２１及び第２基板２２は、６面強化ガラスであってもよい。
【００４２】
図１５に示すように、センサ部１８は、センサ基材２４と、第１電極２５と、第２電極２６とを有する。センサ基材２４は、ポリイミド樹脂等のフィルム状の基材である。センサ基材２４の上に第２電極２６が設けられている。第２電極２６の上に絶縁層５６を介して第１電極２５が設けられている。第１電極２５の上には、第１電極２５を保護するための絶縁層５７が設けられている。
【００４３】
第１電極２５は指紋センサ部２０（図１参照）の検出電極であり、上述した静電容量型の検出原理における検出電極Ｅ１に対応する。センサ部１８の第１電極２５の静電容量変化により、上述した自己静電容量方式の検出原理に基づいて、検出面２１ａに接触又は近接する指の指紋を検出することができる。第２電極２６はタッチセンサ部３０（図１参照）の検出電極であり、上述した静電容量型の検出原理における検出電極Ｅ１に対応する。センサ部１８の第２電極２６の静電容量により、上述した自己静電容量方式の検出原理に基づいて、検出面２１ａに接触又は近接する導体のタッチ入力座標を検出することができる。このように、センサ部１８は、指の指紋を検出する指紋センサ部２０と、タッチ入力を検出するタッチセンサ部３０とが一体化されている。
【００４４】
図１４に示すように、第２電極２６は、透過領域１０ａの長辺に沿った方向及び短辺に沿った方向に、行列状に複数配置されている。複数の第２電極２６は、それぞれ矩形状である。第１電極２５は、透過領域１０ａにおいて、第２電極２６と重畳して複数設けられる。第１電極２５は、それぞれ菱形形状であり、菱形形状の各辺同士が対向するように配置される。第１電極２５は、第２電極２６と比較して小さい面積を有しており、１つの第２電極２６と重畳して多数の第１電極２５が設けられる。なお、図１４では、図面を見やすくするために、一部の第１電極２５と、一部の第２電極２６のみ示しているが、第１電極２５及び第２電極２６は透過領域１０ａの全体に設けられていてもよい。また、第１電極２５は、一部の第２電極２６と重畳する位置に設けられていてもよい。第１電極２５及び第２電極２６は、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）等の透光性導電材料を用いることができる。
【００４５】
センサ部１８の第１電極２５は、指の表面の微細な凹凸による静電容量の変化に基づいて指紋を検出する。良好な検出感度を得るために、第１電極２５は、検出面２１ａに近い位置に配置されることが好ましい。例えば、センサ部１８を保護するためのガラス基板が上面に１枚のみ設けられた構成の場合、良好な検出感度を得るためにガラス基板をより薄くすることが好ましい。具体的には、ガラス基板の厚さが０．３ｍｍ以下であることが好ましい。一方、一般的にガラス基板の厚さが０．５ｍｍ以下になると、ガラス基板が破損しやすくなってしまう。
【００４６】
本実施形態のカバー部材１０は、図１５に示す、第１基板２１の厚さｔ１は、ｔ１＝０．２５ｍｍであり、第２基板２２の厚さｔ２は、ｔ２＝０．２５ｍｍである。第１基板２１と第２基板２２とは同じ厚さであり、それぞれの厚さが０．５ｍｍよりも薄いものを用いている。第１基板２１及び第２基板２２の２枚のガラス基板を設け、第１基板２１と、第２基板２２との間にセンサ部１８を配置しており、該センサ部１８を介して１対の基板が貼り合わされるものとなっているので、第１基板２１及び第２基板２２の厚さをそれぞれ０．５ｍｍよりも薄くしても、所謂合わせガラス状にカバー部材１０が形成されることとなり、結果としてカバー部材１０の強度を維持することができる。また、第１電極２５に対して検出面２１ａ側に設けられた第１基板２１の厚さを０．２５ｍｍまで薄くできるため、第１電極２５と検出対象の指の表面との距離が近くなり、良好な検出感度を得ることができる。このように、本実施形態のカバー部材１０によれば、破損を抑制するとともに良好な検出感度を得ることが可能である。なお、第１基板２１及び第２基板２２の厚さとしては、０．３ｍｍ以下が好ましく、０．２ｍｍ以上、０．３ｍｍ以下とすることが好ましい。
【００４７】
第１基板２１と第２基板２２とは、同じ線膨張係数を有することが好ましい。第１基板２１及び第２基板２２の線膨張係数は、例えば３０×１０−７／℃以上、９５×１０−７／℃以下である。また、第１基板２１と第２基板２２とは、同じガラス材料が用いられることがより好ましい。この構成によれば、使用環境の温度変化に対して、ガラス基板の伸縮が生じた場合であっても、センサ部１８の両面で同様の変位量となるため、カバー部材１０の反りや変形が抑制される。
【００４８】
第１基材２１とセンサ部１８とを接着する粘着層３８、及び第２基材２２とセンサ部１８とを接着する粘着層３７は、例えば、光学粘着フィルム（ＯＣＡ：Ｏｐｔｉｃａｌ  Ｃｌｅａｒ  Ａｄｈｅｓｉｖｅ）が用いられる。粘着層３７と粘着層３８とは、同じ材料を用いることが好ましい。こうすれば、センサ部１８の両面で同様の変位量となるため、カバー部材１０の反りや変形が抑制される。
【００４９】
上述のように、本実施形態において、第１基板２１と第２基板２２とは同じ厚さであるが、これに限定されない。第２基板２２は第１基板２１よりも厚くなっていてもよい。例えば、第１基板２１の厚さｔ１をｔ１＝０．２５ｍｍとし、第２基板２２の厚さｔ２を、０．２５ｍｍよりも厚く、例えば、ｔ２＝０．５ｍｍとしてもよい。こうすれば、第１電極２５と検出面２１ａとの距離を小さくして良好な検出感度を得るとともに、第１基板２１と第２基板２２との合計の厚さを増やすことで、カバー部材１０の強度を向上させることができる。
【００５０】
また、本実施形態では、加飾層３９がセンサ部１８側に設けられているので、加飾層３９を第１基板２１に印刷形成する場合に比べ、第１基板２１の破損を抑制することができる。また、第１基板２１とセンサ部１８との貼り合せずれによる加飾層３９の位置ずれが発生しないため、加飾層３９の面積を小さくすることができる。このため、狭額縁化を図ることが可能である。
【００５１】
次に第１電極２５及び第２電極２６の詳細な構造について説明する。図１６は、第２電極及び導電性配線の全体構成を模式的に示す平面図である。図１６に示すように、行列状に配置された第２電極２６は、コンタクトホールＨ１を介して導電性配線５１が接続されている。本実施形態では、１つの第２電極２６に対して１本の導電性配線５１が接続されている。導電性配線５１は、透過領域１０ａにおいて、第２電極２６の列方向の配列方向に対して傾斜する方向に延在しており、透過領域１０ａから額縁領域１０ｂまで引き出されている。導電性配線５１はフレキシブル基板３６（図１４、図１５参照）に電気的に接続されて、外部の制御ＩＣ（図示しない）等の制御回路に接続される。
【００５２】
導電性配線５１に、第２電極ドライバ１４から第２駆動信号Ｖｔが供給される。また、第２電極２６の自己静電容量の変化に応じた第２検出信号Ｖｄｅｔ２が、導電性配線５１を介して第２検出部８０に供給される。これにより、自己容量方式のタッチ検出原理に基づいて、検出面２１ａに接触又は近接する外部の導体を検出することができる。第２駆動信号Ｖｔは、全ての第２電極２６に同時に供給してもよく、第２電極ドライバ１４にスキャナ回路を設けて順次供給してもよい。
【００５３】
導電性配線５１は、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）、モリブデン（Ｍｏ）又はこれらの合金の少なくとも１つの金属材料で形成される。また、導電性配線５１は、これらの金属材料を１以上用いて、複数積層した積層体としてもよい。
【００５４】
図１７は、第１電極、第２電極、ゲート線及びデータ線の全体構成を模式的に示す平面図である。図１８は、１つの第２電極について、第１電極及び各配線の構成を示す模式平面図である。図１７に示すように、複数のゲート線ＧＣＬ及び複数のデータ線ＳＧＬが第２電極２６と重畳して設けられている。ゲート線ＧＣＬは、第２電極２６の列方向の配列方向に対して傾斜して延在する。データ線ＳＧＬは、第２電極２６の列方向の配列方向に対して、ゲート線ＧＣＬとは反対方向に傾斜して延在する。データ線ＳＧＬとゲート線ＧＣＬとが互いに交差してメッシュ状に配置される。データ線ＳＧＬとゲート線ＧＣＬとで囲まれた領域にそれぞれ、菱形状の第１電極２５が設けられる。第１電極２５は、４辺の長さが等しい菱形形状であるが、これに限定されず、例えば平行四辺形等であってもよい。
【００５５】
図１８に示すように、データ線ＳＧＬとゲート線ＧＣＬとの交差部にそれぞれ第１スイッチング素子Ｔｒ及び第２スイッチング素子Ｔｒｘが設けられる。第１スイッチング素子Ｔｒ及び第２スイッチング素子Ｔｒｘは第１電極２５に対応する位置にそれぞれ設けられる。第１スイッチング素子Ｔｒは、データ線ＳＧＬと第１電極２５と間の接続と遮断とを切り替え可能となっている。第２スイッチング素子Ｔｒｘは、第１電極２５と第２電極２６との間の接続と遮断とを切り替え可能となっている。
【００５６】
第１スイッチング素子Ｔｒは、薄膜トランジスタにより構成されるものであり、この例では、ｎチャネルのＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型のＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）で構成されている。第２スイッチング素子Ｔｒｘは、第１スイッチング素子Ｔｒと逆のスイッチング動作を行う。この例では、ｐチャネルのＭＯＳ型ＴＦＴで構成される。第１スイッチング素子Ｔｒと第２スイッチング素子Ｔｒｘとに同じ走査信号が供給され、例えば走査信号が高レベルのとき、第１スイッチング素子Ｔｒがオン（開）、第２スイッチング素子Ｔｒｘがオフ（閉）となる。走査信号が低レベルのとき、第１スイッチング素子Ｔｒがオフ（閉）、第２スイッチング素子Ｔｒｘがオン（開）となる。
【００５７】
図１７に示すように、ゲート線ＧＣＬは額縁領域１０ｂに設けられたゲートスキャナ１２Ａに接続される。ゲートスキャナ１２Ａはゲート線ＧＣＬを順次選択する。ゲートドライバ１２は、ゲートスキャナ１２Ａにより選択されたゲート線ＧＣＬに対して、走査信号Ｖｓｃａｎを供給する。第１スイッチング素子Ｔｒ（図１８参照）は、走査信号Ｖｓｃａｎによりオンとオフとが切り換えられる。ゲート線ＧＣＬに沿って配列された複数の第１電極２５が、検出対象の第１電極ブロック２５Ａとして選択され、第１電極ブロック２５Ａの各第１電極２５に対応する第１スイッチング素子Ｔｒに高レベルの走査信号Ｖｓｃａｎが供給される。
【００５８】
データ線ＳＧＬは、額縁領域１０ｂに設けられたマルチプレクサ１３Ａに接続される。マルチプレクサ１３Ａは、複数のデータ線ＳＧＬを順次選択する。第１電極ドライバ１３は、マルチプレクサ１３Ａを介して、選択されたデータ線ＳＧＬに第１駆動信号Ｖｆを供給する。これにより、検出対象となる第１電極ブロック２５Ａの各第１電極２５に、データ線ＳＧＬ及び第１スイッチング素子Ｔｒを介して第１駆動信号Ｖｆが供給される。第１駆動信号Ｖｆにより、各第１電極２５の静電容量変化に基づいて、指の指紋が検出される。
【００５９】
ゲートスキャナ１２Ａ及びマルチプレクサ１３Ａは、センサ基材２４（図１５参照）のの額縁領域１０ｂと重畳する位置に設けることができる。カバー部材１０は、後述する表示装置と比較すると額縁領域１０ｂの面積が大きいため、ゲートスキャナ１２Ａ及びマルチプレクサ１３Ａを設けることが可能である。
【００６０】
図１８に示すように、第２電極２６に接続された導電性配線５１は、データ線ＳＧＬと重畳して設けられ、データ線ＳＧＬの延在方向と同じ方向に延在する。このため、データ線ＳＧＬが視認されることを抑制できる。また、図１６から図１８に示すように、導電性配線５１、データ線ＳＧＬ及びゲート線ＧＣＬは、第２電極２６の配列方向に対して傾斜して設けられる。つまり、導電性配線５１、データ線ＳＧＬ及びゲート線ＧＣＬは、隣り合う第２電極２６と第２電極２６との隙間と交差して配置される。このため、第２電極２６と各配線とで発生するモアレが抑制される。また、カバー部材１０が、後述する表示装置の上に設けられたときに、表示装置の画素の配列方向に対して、導電性配線５１、データ線ＳＧＬ及びゲート線ＧＣＬが傾斜することとなるため、モアレの発生が抑制される。
【００６１】
本実施形態のカバー部材１０は、タッチセンサ部３０と指紋センサ部２０（図１参照）とを備えるので、タッチセンサ部３０により検出された指の位置座標を制御部１１が取得して、この位置座標に対応する箇所で指紋センサ部２０が指紋検出を行うことができる。例えば、図１６に示す第２電極２６Ａに重畳する位置で、指Ｆｇの接触又は近接が検出された場合、この第２電極２６Ａに重畳する位置の第１電極２５を駆動して指紋検出を行う。
【００６２】
具体的には、図１８に示す第２電極２６Ａと重畳するゲート線ＧＣＬ（ｎ）、ＧＣＬ（ｎ＋１）、…ＧＣＬ（ｎ＋４）をゲートスキャナ１２Ａが順次選択し、ゲートドライバ１２は選択されたゲート線ＧＣＬ（ｎ）、ＧＣＬ（ｎ＋１）、…ＧＣＬ（ｎ＋４）に走査信号Ｖｓｃａｎを順次供給する。マルチプレクサ１３Ａは、第２電極２６Ａと重畳するデータ線ＳＧＬ（ｍ）、ＳＧＬ（ｍ＋１）、…ＳＧＬ（ｍ＋４）を順次選択し、第１電極ドライバ１３は、選択されたデータ線ＳＧＬ（ｍ）、ＳＧＬ（ｍ＋１）、…ＳＧＬ（ｍ＋４）に第１駆動信号Ｖｆを供給する。これにより、第２電極２６Ａに重畳する第１電極２５に第１駆動信号Ｖｆが供給され、指Ｆｇが接触又は近接した位置で指紋を検出することができる。
【００６３】
図１９は、第１の実施形態に係るカバー部材を備える検出装置のタイミング波形図である。図１９は、指紋センサ部２０の指紋検出動作の一例を示す。図１９に示すように、検出期間Ｐｔ１、Ｐｔ２、Ｐｔ３…が時分割で配置される。検出期間Ｐｔ１では、ｎ番目のゲート線ＧＣＬ（ｎ）が選択され、走査信号Ｖｓｃａｎ（ｎ）がオン（高レベル）になる。ｎ番目のゲート線ＧＣＬ（ｎ）に接続された第１スイッチング素子Ｔｒは、走査信号Ｖｓｃａｎ（ｎ）が供給されてオン（開）となる。これによりゲート線ＧＣＬ（ｎ）に対応する第１電極ブロック２５Ａ（ｎ）の各第１電極２５に、データ線ＳＧＬ（ｎ）を介して第１駆動信号Ｖｆが供給される。
【００６４】
検出期間Ｐｔ１では、第２電極２６に信号Ｖｓｇｌが供給される。また、選択されていないゲート線ＧＣＬ（ｎ＋１）、ＧＣＬ（ｎ＋２）では、走査信号Ｖｓｃａｎ（ｎ＋１）、Ｖｓｃａｎ（ｎ＋２）がオフ（低レベル）になる。このため、ゲート線ＧＣＬ（ｎ＋１）、ＧＣＬ（ｎ＋２）に接続された第２スイッチング素子Ｔｒｘはオン（開）となる。選択されていない第１電極ブロック２５Ａ（ｎ＋１）、２５Ａ（ｎ＋２）…に対して、第２電極２６を介して信号Ｖｓｇｌが供給される。信号Ｖｓｇｌは第１駆動信号Ｖｆと同期した同一の波形であるガード信号である。これにより、第１電極ブロック２５Ａ（ｎ）の各第１電極２５の周囲に当該第１電極２５と同じ波形であるガード信号が同期して供給されることで、第１電極２５の周囲の電極も第１電極２５と同じ電位で振られることとなる。これによって第１電極２５と第２電極２６との寄生容量及び第１電極ブロック２５Ａ（ｎ）の各第１電極２５と、選択されていない第１電極２５との間の寄生容量が低減される。したがって、指紋センサ部２０の検出感度の低下を抑制することができる。
【００６５】
検出期間Ｐｔ２では、ｎ＋１番目のゲート線ＧＣＬ（ｎ＋１）が選択され、走査信号Ｖｓｃａｎ（ｎ＋１）がオン（高レベル）になる。ｎ＋１番目のゲート線ＧＣＬ（ｎ＋１）に接続された第１スイッチング素子Ｔｒは、走査信号Ｖｓｃａｎ（ｎ＋１）が供給されてオン（開）となる。これによりゲート線ＧＣＬ（ｎ＋１）に対応する第１電極ブロック２５Ａ（ｎ＋１）の各第１電極２５に、データ線ＳＧＬ（ｎ＋１）を介して第１駆動信号Ｖｆが供給される。検出期間Ｐｔ２において、第２電極２６及び選択されていない第１電極ブロック２５Ａ（ｎ）、２５Ａ（ｎ＋２）に対して、信号Ｖｓｇｌが供給される。
【００６６】
検出期間Ｐｔ３では、ｎ＋２番目のゲート線ＧＣＬ（ｎ＋２）が選択され、走査信号Ｖｓｃａｎ（ｎ＋２）がオン（高レベル）になる。ｎ＋２番目のゲート線ＧＣＬ（ｎ＋２）に接続された第１スイッチング素子Ｔｒは、走査信号Ｖｓｃａｎ（ｎ＋２）が供給されてオン（開）となる。これによりゲート線ＧＣＬ（ｎ＋２）に対応する第１電極ブロック２５Ａ（ｎ＋２）の各第１電極２５に、データ線ＳＧＬ（ｎ＋２）を介して第１駆動信号Ｖｆが供給される。検出期間Ｐｔ３において、第２電極２６及び選択されていない第１電極ブロック２５Ａ（ｎ）、２５Ａ（ｎ＋１）に対して、信号Ｖｓｇｌが供給される。
【００６７】
これを繰り返すことにより、指Ｆｇが接触又は近接した第２電極２６Ａに重畳する位置の第１電極２５から、上述した自己静電容量方式の検出原理に基づいて第１検出信号Ｖｄｅｔ１が第１検出部４０（図１参照）に出力される。このようにして、指紋センサ部２０により指紋の検出動作が行われる。
【００６８】
次に第１電極２５、第２電極２６、第１スイッチング素子Ｔｒ及び第２スイッチング素子Ｔｒｘの構成について説明する。図２０は、第１電極及びスイッチング素子の構成を説明するための平面図である。図２１は、図２０のＸＸＩ−ＸＸＩ’線に沿った断面図である。
【００６９】
図２０に示すように、隣り合う第１電極２５の辺同士が離隔して対向しており、第１電極２５の間にゲート線ＧＣＬ及びデータ線ＳＧＬが交差して設けられる。ゲート線ＧＣＬとデータ線ＳＧＬとの交差部の近傍において、第１電極２５は、コンタクトホールＨ４を介して第１スイッチング素子Ｔｒのドレイン電極６３と接続されている。なお、図２０では、図面を見やすくするために第２電極２６を省略して示している。
【００７０】
図２１に示すように、第１スイッチング素子Ｔｒは、半導体層６１、ソース電極６２、ドレイン電極６３及びゲート電極６４を含む。
【００７１】
図２１に示すように、センサ基材２４は第２基板２２の上に粘着層３７を介して接着されている。センサ基材２４はフィルム基材２４ｂと、フィルム基材２４ｂの上に設けられた樹脂層２４ａとを含む。センサ基材２４の樹脂層２４ａ上には、ゲート線ＧＣＬが設けられている。ゲート線ＧＣＬ上に絶縁層５８ａが設けられ、絶縁層５８ａの上に半導体層６１が設けられている。半導体層６１の上に絶縁層５８ｂが設けられ、絶縁層５８ｂ上にドレイン電極６３及びデータ線ＳＧＬが設けられる。ドレイン電極６３及びデータ線ＳＧＬの上に平坦化層５９が設けられ、平坦化層５９の上に導電性配線５１が設けられる。導電性配線５１の上に絶縁層５８ｃが設けられ、絶縁層５８ｃの上に第２電極２６が設けられる。上述のように第２電極２６の上に絶縁層５６が設けられ、絶縁層５６の上に第１電極２５が設けられる。
【００７２】
半導体層６１は、コンタクトホールＨ３を介してドレイン電極６３に接続される。半導体層６１は、平面視でゲート線ＧＣＬと交差している。ゲート線ＧＣＬにおいて半導体層６１と重畳する部分がゲート電極６４として機能する。半導体層６１は、データ線ＳＧＬと平行な方向に延在して、データ線ＳＧＬと重畳する位置に屈曲する。半導体層６１は、コンタクトホールＨ２を介してデータ線ＳＧＬと電気的に接続される。ここで、データ線ＳＧＬにおいて、半導体層６１と重畳する部分がソース電極６２として機能する。このようにして、データ線ＳＧＬと第１スイッチング素子Ｔｒ及びゲート線ＧＣＬと第１スイッチング素子Ｔｒが電気的に接続される。なお、図２０及び図２１では、半導体層６１は、ゲート線ＧＣＬと交差する部分が１箇所であるが、ゲート線ＧＣＬと２回交差するように屈曲していてもよい。
【００７３】
図２１に示すように、第２スイッチング素子Ｔｒｘは第１スイッチング素子Ｔｒと同層に設けられている。第２スイッチング素子Ｔｒｘは、半導体層６５、ソース電極６６、ドレイン電極６７及びゲート電極６４を含む。なお、この例では、第２スイッチング素子Ｔｒｘのドレイン電極６７は、第１スイッチング素子Ｔｒのドレイン電極６３と共通の電極が用いられる。
【００７４】
半導体層６５は、コンタクトホールＨ９を介してドレイン電極６７に接続される。ドレイン電極６７はコンタクトホールＨ４を介して第１電極２５と接続される。半導体層６５は、データ線ＳＧＬと平行な方向に延在して平面視でゲート線ＧＣＬと交差する。ゲート線ＧＣＬにおいて半導体層６５と重畳する部分がゲート電極６４として機能する。図２０に示すように、第２スイッチング素子Ｔｒｘのゲート電極６４は、ゲート線ＧＣＬから分岐して設けられており、第１スイッチング素子Ｔｒのゲート電極６４と電気的に接続されている。つまり、第１スイッチング素子Ｔｒと第２スイッチング素子Ｔｒｘとは、ゲート線ＧＣＬを共有する。半導体層６５は、コンタクトホールＨ１０、Ｈ１１を介して第２電極２６と接続される。このようにして、第１電極２５と第２スイッチング素子Ｔｒｘ及び第２電極２６と第２スイッチング素子Ｔｒｘが電気的に接続される。
【００７５】
半導体層６１の材料としては、ポリシリコンや酸化物半導体などの公知の材料を用いることができる。例えばＴＡＯＳ（Ｔｒａｎｓｐａｒｅｎｔ  Ａｍｏｒｐｈｏｕｓ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ、透明アモルファス酸化物半導体）を用いることができる。
【００７６】
図２０に示すように、導電性配線５１は、データ線ＳＧＬと重畳して配置される。タブ部５１ａは、データ線ＳＧＬとゲート線ＧＣＬとの交差部の近傍に設けられ、導電性配線５１の延在方向と交差する方向に突出している。タブ部５１ａは、データ線ＳＧＬと重畳しない位置に設けられ、コンタクトホールＨ１を介して第２電極２６と電気的に接続される。このようにして、第２電極２６と導電性配線５１とが電気的に接続される。
【００７７】
このような構成により、第１電極２５は、第１スイッチング素子Ｔｒ、第２電極２６及び各配線よりも第１基板２１の検出面２１ａ側に配置されるので、検出対象となる指と第１電極２５との距離が短くなり、良好な検出感度が得られる。
【００７８】
図２２は、カバー部材の製造工程の一例を説明するための説明図である。まず、ガラス基板３１上に接着層３２を介して樹脂層２４ａが形成される。樹脂層２４ａは、例えばポリイミド樹脂である。この樹脂層２４ａの上に、第１スイッチング素子Ｔｒ、データ線ＳＧＬ、ゲート線ＧＣＬ等を含む配線層３３、第２電極２６、第１電極２５が、この順に積層される。その後、ガラス基板３１を加熱処理し、樹脂層２４ａをガラス基板３１から剥離する。そして、ガラス基板３１とは別のフィルム状の樹脂材料が用いられたフィルム基材２４ｂを用意して、フィルム基材２４ｂ上に樹脂層２４ａを貼り合わせる。これにより、フィルム状のセンサ基材２４の上に、第１スイッチング素子Ｔｒ（図２２では省略して示す）、第１電極２５、第２電極２６等が設けられ、フィルム状のセンサ部１８が形成される。
【００７９】
なお、センサ部１８の上に印刷法により加飾層３９を形成してもよい。また、センサ部１８にフレキシブル基板３６が接続され、フレキシブル基板３６は第１電極２５及び第２電極２６と電気的に接続される。そして、センサ部１８の上側に粘着層３８を介して第１基板２１が貼り合わされ、センサ部１８の下側に粘着層３７を介して第２基板２２が貼り合わされる。このようにして、カバー部材１０が製造される。
【００８０】
本実施形態では、フィルム状のセンサ基材２４を用いているため、カバー部材１０の全体の厚さを薄くすることができる。また、センサ基材２４の樹脂層２４ａの上に第１スイッチング素子Ｔｒが形成され、センサ基材２４が第２基板２２と貼り合わされる。第２基板２２に第１スイッチング素子Ｔｒが形成されないため、第２基板２２の材料選択の自由度を大きくすることができる。例えば、第２基板２２としてアルカリ成分を含有するアルカリガラスを用いることでできる。
【００８１】
図２３は、第１の実施形態の変形例に係るカバー部材の概略断面構造を表す断面図である。本変形例では、加飾層３９が第１基板２１に設けられている点が異なる。この場合、第１基板２１の接着面２１ｂ側に第１加飾層３９ａを印刷形成し、第１加飾層３９ａに第２加飾層３９ｂが重ねて設けられる。第１基板２１は、センサ部１８に比べて平坦な表面を有するため、加飾層３９の印刷形成が容易である。加飾層３９は、額縁領域１０ｂと重畳して、第１基板２１の外縁まで設けてもよい。また、加飾層３９は、第１基板２１の接着面２１ｂ側に設けられているが、検出面２１ａ側に設けてもよい。
【００８２】
（第２の実施形態）
図２４は、第２の実施形態に係るカバー部材の概略断面構造を表す断面図である。図２５は、第２の実施形態に係るカバー部材の概略断面構造を拡大して示す断面図である。
【００８３】
図２４に示すように、本実施形態のカバー部材１０Ａは、センサ部１８のセンサ基材２４が第１電極２５よりも検出面２１ａ側に設けられている。そして、センサ基材２４が第１基板２１と粘着層３８を介して接着されている。センサ基材２４から第２基板２２に向かって、第１電極２５、第２電極２６の順に積層されている。第２電極２６を覆う絶縁層５７と第２基板２２とが粘着層３７を介して接着されている。本実施形態では、第１基板２１の接着面２１ｂ側に加飾層３９が設けられている。
【００８４】
図２５に示すように、センサ基材２４から第２基板２２に向かって、第１電極２５、導電性配線５１、第１スイッチング素子Ｔｒ、第２電極２６の順に積層されている。第１電極２５と導電性配線５１との間には絶縁層５６が設けられる。導電性配線５１とゲート線ＧＣＬとの間には絶縁層５８ｆが設けられる。ゲート線ＧＣＬと半導体層６１との間には絶縁層５８ｅが設けられる。半導体層６１とデータ線ＳＧＬとの間及び半導体層６１とドレイン電極６３との間には絶縁層５８ｄが設けられる。データ線ＳＧＬと第２電極２６との間及びドレイン電極６３と第２電極２６との間には平坦化層５９が設けられる。第２電極２６を覆って絶縁層５７が設けられ、絶縁層５７が粘着層３７を介して第２基板２２と接着される。
【００８５】
導電性配線５１と第２電極２６とは、コンタクトホールＨ５を介して接続される。第１電極２５は、コンタクトホールＨ８を介してドレイン電極６３と接続される。ドレイン電極６３は、コンタクトホールＨ７を介して半導体層６１の一端側と接続される。半導体層６１の他端側はコンタクトホールＨ６を介してソース電極６２と接続される。このようにして、第１電極２５と第１スイッチング素子Ｔｒとが接続される。
【００８６】
図２５に示すように、本実施形態においても、第１スイッチング素子Ｔｒと同層に第２スイッチング素子Ｔｒｘが設けられている。第２スイッチング素子Ｔｒｘは、半導体層６５、ソース電極６６、ドレイン電極６７及びゲート電極６４を含む。第２スイッチング素子Ｔｒｘのゲート電極６４は、第１スイッチング素子Ｔｒのゲート電極６４と同層に設けられている。ゲート線ＧＣＬの半導体層６１と重なる部分が、第１スイッチング素子Ｔｒのゲート電極６４として機能し、ゲート線ＧＣＬの半導体層６５と重なる部分が、第２スイッチング素子Ｔｒｘのゲート電極６４として機能する。この例においても、第１スイッチング素子Ｔｒと第２スイッチング素子Ｔｒｘは、ゲート線ＧＣＬを共有している。また、第２スイッチング素子Ｔｒｘの半導体層６５は、半導体層６１と同層に設けられている。ソース電極６６及びドレイン電極６７は、ソース電極６２及びドレイン電極６３と同層に設けられている。第２スイッチング素子Ｔｒｘのドレイン電極６７は、第１スイッチング素子Ｔｒのドレイン電極６３と共通の電極が用いられる。
【００８７】
半導体層６５は、コンタクトホールＨ１２を介してドレイン電極６７に接続される。ドレイン電極６７はコンタクトホールＨ８を介して第１電極２５と接続される。半導体層６５は、コンタクトホールＨ１３を介してソース電極６６と接続され、ソース電極６６はコンタクトホールＨ１４を介して第２電極２６と接続される。このようにして、第１電極２５と第２スイッチング素子Ｔｒｘ及び第２電極２６と第２スイッチング素子Ｔｒｘが電気的に接続される。第２スイッチング素子Ｔｒｘを設けることにより、検出対象として選択されていない第１電極２５に対して、第２電極２６を介してガード信号である信号Ｖｓｇｌが供給される。これにより、第１電極２５と第２電極２６との寄生容量及び検出対象として選択された第１電極２５と、選択されていない第１電極２５との間の寄生容量が低減される。
【００８８】
本実施形態のカバー部材１０Ａは、センサ基材２４が樹脂層２４ａを有しており、フィルム基材２４ｂ（図２１参照）が設けられていない。このため、フィルム基材２４ｂを設ける場合に比べてセンサ電極２５と検出面２１ａとの距離を小さくして良好な検出感度が得られる。この場合、カバー部材１０Ａの製造工程において、樹脂層２４ａの上に、第１電極２５、第１スイッチング素Ｔｒを含む配線層３３（図２２参照）、第２電極２６の順に積層される。そして、樹脂層２４ａをフィルム基材２４ｂに貼り合わせる工程を省略して、樹脂層２４ａが第１基板２１に貼り合わされる。このように、本実施形態では、製造工程を簡略化することが可能である。
【００８９】
（第３の実施形態）
図２６は、第３の実施形態に係るカバー部材の平面図である。図２７は、第３の実施形態に係るカバー部材の概略断面構造を拡大して示す断面図である。図２８は、第３の実施形態に係るタッチセンサ部の駆動電極及び第２電極の一構成例を表す斜視図である。
【００９０】
上述のタッチセンサ部３０は、自己静電容量方式の検出原理に基づいて外部の導体の接触又は近接を検出するが、これに限られず、相互静電容量方式の検出原理に基づいて検出してもよい。図２６に示すように本実施形態のカバー部材１０Ｂは、第２電極２７と、第２電極２７と対向する駆動電極２８とを有する。図２６に示すように、第２電極２７は、透過領域１０ａの長辺に沿った方向に延在し、透過領域１０ａの短辺に沿った方向に複数配列される。駆動電極２８は、第２電極２７と交差する方向に延在し、第２電極２７の延在方向に複数配列される。本実施形態の第１電極２５は、上述した構造と同様であり、第２電極２７と駆動電極２８とが重畳して交差する箇所に複数配置される。
【００９１】
駆動電極２８は、額縁領域１０ｂに設けられた配線（図示しない）を介してフレキシブル基板３６に電気的に接続される。駆動電極２８は、フレキシブル基板３６を介して、第２電極ドライバ１４から第２駆動信号Ｖｔが供給される。また、第２電極２７も、額縁領域１０ｂに設けられた配線（図示しない）を介してフレキシブル基板３６に電気的に接続される。第２電極２７と駆動電極２８との間の静電容量変化に応じた第２検出信号Ｖｄｅｔ２が、第２電極２７から第２検出部８０（図１参照）に出力される。
【００９２】
図２７に示すように、第１スイッチング素Ｔｒの上に平坦化層５９が設けられており、平坦化層５９の上に駆動電極２８が設けられる。駆動電極２８の上に絶縁層５８ｃが設けられており、絶縁層５８ｃの上に第２電極２７が設けられる。第２電極２７の上に絶縁層５６が設けられ、絶縁層５６の上に第１電極２５が設けられる。第２電極２７と駆動電極２８とは、それぞれ額縁領域１０ｂの配線に接続されるため、透過領域１０ａ内の導電性配線５１（図１６参照）は設けられていない。本実施形態では、第１の実施形態の導電性配線５１が設けられる層に、駆動電極２８が設けられている。このため、積層数を増やすことなく相互容量方式の検出原理に基づいてタッチ検出を行うことができる。
【００９３】
図２８に示すように、複数の駆動電極２８は、図２８の左右方向に延在する複数のストライプ状の電極パターンとして機能する。第２電極２７は、駆動電極２８の延在方向と交差する方向に延びる複数の電極パターンを含む。そして、第２電極２７は、第１基板２１の検出面２１ａに対する垂直な方向において、駆動電極２８と対向している。駆動電極２８と第２電極２７の各電極パターンとの交差部分に、それぞれ静電容量が形成される。
【００９４】
第２電極２７及び駆動電極２８（駆動電極ブロック）は、ストライプ状に複数に分割される形状に限られない。例えば、第２電極２７は櫛歯形状等であってもよい。あるいは第２電極２７は、複数に分割されていればよく、駆動電極２８を分割するスリットの形状は直線であっても、曲線であってもよい。
【００９５】
この構成により、タッチセンサ部３０では、相互静電容量方式のタッチ検出動作を行う際、第２電極ドライバ１４が駆動電極２８を含む駆動電極ブロックごとに時分割的に順次走査するように駆動することにより、駆動電極ブロックの駆動電極２８が順次選択される。そして、第２電極２７から第２検出信号Ｖｄｅｔ２が出力されることにより、駆動電極ブロックのタッチ検出が行われるようになっている。つまり、駆動電極２８は、上述した相互静電容量方式のタッチ検出の基本原理における駆動電極Ｅ２に対応し、第２電極２７は、検出電極Ｅ１に対応する。タッチセンサ部３０はこの基本原理に従ってタッチ入力を検出するようになっている。図２８に示すように、タッチセンサ部３０において、互いに交差した第２電極２７及び駆動電極２８は、静電容量式タッチセンサをマトリックス状に構成している。よって、タッチセンサ部３０のタッチ検出面全体に亘って走査することにより、外部からの導体の接触又は近接が生じた位置の検出が可能となっている。
【００９６】
タッチセンサ部３０により検出された位置において、第１電極２５の静電容量変化に基づいて指紋検出動作が行われる。指紋検出動作は上述の第１の実施形態と同様である。なお、第２電極２７に信号Ｖｓｇｌを供給することで、第１電極２５と第２電極２７との間の寄生容量を低減することができる。
【００９７】
（第４の実施形態）
図２９は、第４の実施形態に係る第２電極及び導電性配線の構成を模式的に示す平面図である。本実施形態の第２電極２６Ｔ、２６Ｒは、行列状に複数配置されている。第２電極２６Ｔと第２電極２６Ｒとは、行方向において互いに交互に配列され、かつ、列方向において互いに交互に配列されている。第２電極２６Ｔと、その周囲に隣り合って配置された第２電極２６Ｒとの間に静電容量が形成される。
【００９８】
第２電極２６Ｔは、駆動用導電性配線５１Ｔを介して第２電極ドライバ１４と電気的に接続され、第２電極２６Ｒは、検出用導電性配線５１Ｒを介して第２検出部８０と電気的に接続される。第２電極２６Ｔは、第２電極ドライバ１４から駆動信号Ｖｔが供給され、第２電極２６Ｔと第２電極２６Ｒとの間にフリンジ電界Ｅｆが発生する。指などが接触又は近接した場合にフリンジ電界Ｅｆが遮られることで、第２電極２６Ｔと第２電極２６Ｒとの間の静電容量が低下する。これにより、第２電極２６Ｒから第２検出信号Ｖｄｅｔ２が第２検出部８０に出力され、タッチセンサ部３０に対して接触又は近接する指の位置が検出される。本実施形態において、第２電極２６Ｒは、上述した相互静電容量方式のタッチ検出の基本原理における検出電極Ｅ１に対応し、第２電極２６Ｔは、駆動電極Ｅ２に対応する。このように、同層に設けられた第２電極２６Ｔと第２電極２６Ｒとで、相互静電容量方式のタッチ検出を行うことができる。この場合、駆動電極と検出電極を異なる層に設ける場合と比較して、層構成を簡略化できる。
【００９９】
指Ｆｇの接触又は近接が検出された場合、第１の実施形態と同様に、指Ｆｇが接触又は近接した第２電極２６Ｒに重畳する位置の第１電極２５（図２９では図示しない）を駆動して指紋検出を行うことができる。
【０１００】
なお、本実施形態では、第２電極２６Ｔのそれぞれに個別に駆動用導電性配線５１Ｔが接続されており、第２電極２６Ｒのそれぞれに個別に検出用導電性配線５１Ｒが接続されている。このため、第２電極２６Ｔの駆動の方法は適宜設定することができる。例えば、複数の第２電極２６Ｔに順次、駆動信号Ｖｔを供給してもよい。又は、行方向に配列された複数の第２電極２６Ｔを１つの駆動電極ブロックとして、駆動電極ブロックごとに列方向に順次駆動してもよいし、列方向に配列された第２電極２６Ｔを１つの駆動電極ブロックとして、駆動電極ブロックごとに行方向に順次駆動してもよい。
【０１０１】
（第５の実施形態）
図３０は、第５の実施形態に係るカバー部材の、第１電極、ゲート線及びデータ線の構成を示す平面図である。本実施形態の第１電極２５ａは矩形であり、行列状に複数配置されている。データ線ＳＧＬは、第１電極２５ａの列方向に対して所定の角度を有する第１直線部Ｕａと、第２直線部Ｕｂとを有する。第１直線部Ｕａと第２直線部Ｕｂとは、第１電極２５ａの行方向と平行な直線を対称軸とする線対称な形状となっている。データ線ＳＧＬは、第１直線部Ｕａと第２直線部Ｕｂとが交互に接続されて、ジグザグ線状となる。データ線ＳＧＬは、全体として第１電極２５ａの列方向に延在する。
【０１０２】
ゲート線ＧＣＬは、第１電極２５ａの行方向に対して所定の角度を有する第３直線部Ｕｃと、第４直線部Ｕｄとを有する。第３直線部Ｕｃと第４直線部Ｕｄとは、第１電極２５ａの列方向と平行な直線を対称軸とする線対称な形状となっている。ゲート線ＧＣＬは、第３直線部Ｕｃと第４直線部Ｕｄとが交互に接続されて、ジグザグ線状となる。ゲート線ＧＣＬは、全体として第１電極２５ａの行方向に延在する。
【０１０３】
ゲート線ＧＣＬ及びデータ線ＳＧＬと離隔して、ダミー配線ＤＬが設けられている。ダミー配線ＤＬは、第１直線部Ｕａ、第２直線部Ｕｂ、第３直線部Ｕｃ、第４直線部Ｕｄと平行な方向に延びる複数の直線部を有し、ダミー配線ＤＬが設けられることで、ゲート線ＧＣＬ、データ線ＳＧＬ及びダミー配線ＤＬが、全体としてメッシュ状になっている。これにより、光の透過率が全体として均一化されるのでゲート線ＧＣＬ及びデータ線ＳＧＬの不可視化が図られる。
【０１０４】
本実施例においても、ゲート線ＧＣＬとデータ線ＳＧＬとの交差部の近傍に第１スイッチング素Ｔｒが設けられている。第１スイッチング素Ｔｒは、１つの第１電極２５に対して１つ設けられる。
【０１０５】
ゲート線ＧＣＬが全体として行方向に延在しているため、行方向に複数配列された第１電極２５が、検出対象となる第１電極ブロック２５Ａとして順次選択される。例えば、ゲート線ＧＣＬ（ｎ）に走査信号Ｖｓｃａｎが供給されると、ゲート線ＧＣＬ（ｎ）に接続された第１スイッチング素Ｔｒがオンとなる。そして、第１電極ブロック２５Ａ（ｎ）の各第１電極２５ａに対して、データ線ＳＧＬ（ｍ）、ＳＧＬ（ｍ＋１）、ＳＧＬ（ｍ＋２）、ＳＧＬ（ｍ＋３）を介して第１駆動信号Ｖｆが供給される。第１電極ブロック２５Ａ（ｎ）の各第１電極２５ａから、自己静電容量方式の検出原理に基づいて、第１検出信号Ｖｄｅｔ１が出力される。これを、ゲート線ＧＣＬ（ｎ＋１）、ＧＣＬ（ｎ＋２）と順次選択することにより、接触又は近接する指の指紋検出が可能となる。
【０１０６】
なお、本実施形態では、第１スイッチング素Ｔｒのみ示しているが、図２０及び図２１に示す構造と同様に、１つの第１電極２５に対して第１スイッチング素Ｔｒと第２スイッチング素Ｔｒｘとを設けてもよい。
【０１０７】
（第６の実施形態）
図３１は、第６の実施形態に係るカバー部材の、第１電極、ゲート線及びデータ線の構成を示す平面図である。本実施形態では、ゲート線ＧＣＬとゲート線ＧＣＬとを接続する透光性配線５２が設けられている。また、データ線ＳＧＬとデータ線ＳＧＬとを接続する透光性配線５２が設けられている。ゲート線ＧＣＬとデータ線ＳＧＬとの交差部の近傍、すなわち、第１スイッチング素Ｔｒと接続される箇所では、ゲート線ＧＣＬ及びデータ線ＳＧＬに金属材料が用いられる。それ以外の、第１電極２５の辺同士が対向する位置では、ＩＴＯ等の透光性導電材料が用いられた透光性配線５２が設けられる。このように、ゲート線ＧＣＬ及びデータ線ＳＧＬの一部に透光性配線５２が用いられているので、透過領域１０ａの光の透過率を向上させることができる。
【０１０８】
ＩＴＯ等の透光性配線５２は、金属材料に比べて低い導電率を有するが、本実施形態のゲート線ＧＣＬ及びデータ線ＳＧＬは、指紋検出のための第１電極２５を駆動するために設けられているため、例えば表示装置に用いられる表示用ゲート線及び表示用データ線と比較して抵抗値が高い場合であっても、良好に指紋を検出することができる。
【０１０９】
図３１に示すように、データ線ＳＧＬに接続される透光性配線５２は、ゲート線ＧＣＬに接続される透光性配線５２と同じ幅を有している。これに限られず、データ線ＳＧＬに接続される透光性配線５２は、ゲート線ＧＣＬに接続される透光性配線５２よりも太い幅を有していてもよい。データ線ＳＧＬに接続される透光性配線５２は、上述のように、第１駆動信号Ｖｆ（図１９参照）が供給される。そして、透光性配線５２と重畳する第２電極２６は、第１駆動信号Ｖｆと同期した同一の波形を有する信号Ｖｓｇｌが供給される。このため、データ線ＳＧＬに接続される透光性配線５２を太くした場合であっても、第２電極２６との間の寄生容量を抑制することができる。
【０１１０】
なお、本実施形態では、第１スイッチング素Ｔｒのみ示しているが、図２０及び図２１に示す構造と同様に、１つの第１電極２５に対して第１スイッチング素Ｔｒと第２スイッチング素Ｔｒｘとを設けてもよい。
【０１１１】
（第７の実施形態）
図３２は、第７の実施形態に係る表示装置の概略断面構造を示す断面図である。図３３は、画素配列とゲート線、及び画素配列とデータ線との関係を説明するための平面図である。図３２に示すように、表示装置１００は、画素基板１０２と、画素基板１０２と対向する対向基板１０３と、画素基板１０２と対向基板１０３との間に設けられる液晶層１０６と、対向基板１０３の上に設けられたカバー部材１０とを有する。
【０１１２】
画素基板１０２は、回路基板としてのＴＦＴ基板１２１と、このＴＦＴ基板１２１の上方にマトリックス状に配設された複数の画素電極１２２と、ＴＦＴ基板１２１と画素電極１２２との間に設けられた複数の共通電極ＣＯＭＬと、画素電極１２２と共通電極ＣＯＭＬとを絶縁する絶縁層１２４と、を含む。ＴＦＴ基板１２１の下側には、接着層（図示しない）を介して偏光板１３５が設けられていてもよい。
【０１１３】
図３２に示すように、対向基板１０３は、ガラス基板１３１と、このガラス基板１３１の一方の面に形成されたカラーフィルタ１３２とを含む。ガラス基板１３１の他方の面には、接着層７１を介してカバー部材１０が設けられている。カバー部材１０は、第１の実施形態から第６の実施形態で示したものであり、第１基板２１と第２基板２２との間にセンサ部１８が設けられている。
【０１１４】
図３２に示すように、ＴＦＴ基板１２１とガラス基板１３１とは、所定の間隔を設けて対向して配置される。ＴＦＴ基板１２１とガラス基板１３１との間の空間に液晶層１０６が設けられる。液晶層１０６は、電界の状態に応じてそこを通過する光を変調するものであり、例えば、ＦＦＳ（フリンジフィールドスイッチング）を含むＩＰＳ（インプレーンスイッチング）等の横電界モードの液晶が用いられる。なお、図３２に示す液晶層１０６と画素基板１０２との間、及び液晶層１０６と対向基板１０３との間には、それぞれ配向膜が配設されてもよい。
【０１１５】
画素電極１２２は透過領域１０ａ（図１４参照）において行列状に配置される。１つの画素電極１２２が設けられた領域が副画素に対応し、複数の副画素が１組として１つの画素Ｐｉｘを構成する。図３３に示すように、カラーフィルタ１３２は、例えば赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色に着色されたカラーフィルタの色領域１３２Ｒ、１３２Ｇ、１３２Ｂを周期的に配置される。各副画素にＲ、Ｇ、Ｂの３色の色領域１３２Ｒ、１３２Ｇ、１３２Ｂが対応付けられ、色領域１３２Ｒ、１３２Ｇ、１３２Ｂを１組として画素Ｐｉｘを構成している。画素Ｐｉｘは、行列状に配置される。なお、カラーフィルタ１３２は、異なる色に着色されていれば、他の色の組み合わせであってもよい。また、着色しない副画素があってもよい。画素Ｐｉｘは、４つ以上の色領域を含んでいてもよい。
【０１１６】
ここで、画素Ｐｉｘの配列方向のうち行方向と平行な方向を第１の方向Ｄｘとし、第１の方向Ｄｘと直交する方向を第２の方向Ｄｙとする。カバー部材１０のゲート線ＧＣＬ及びデータ線ＳＧＬは、画素Ｐｉｘと重畳して配置される。ゲート線ＧＣＬと画素Ｐｉｘの配列方向（第２の方向Ｄｙ）とがなす角度をθＧとする。データ線ＳＧＬと画素Ｐｉｘの配列方向（第２の方向Ｄｙ）とがなす角度をθＳとする。ゲート線ＧＣＬは、角度θＧが２８°以上、３８°以下の範囲となるように設けられていることが好ましい。特にθＧが３１°以上、３５°以下の範囲となることがより好ましい。同様に、データ線ＳＧＬは、角度θＳが２８°以上、３８°以下の範囲となるように設けられていることが好ましい。特にθＳが３１°以上、３５°以下の範囲となることがより好ましい。
【０１１７】
また、第１の方向Ｄｘに配列されるゲート線ＧＣＬのピッチＰＧは、画素ＰｉｘのピッチＰに対して半整数倍であることが好ましい。すなわち、ＰＧ＝（ｑ＋１／２）×Ｐを満たすことが好ましい。ここで、ｑ＝０、１、２、…である。また、ピッチＰＧは、（ｑ＋１／２）×Ｐ×０．９≦ＰＧ≦（ｑ＋１／２）×Ｐ×１．１の範囲に含まれていることが好ましい。また、本実施形態では第１の方向Ｄｘに配列されるデータ線ＳＧＬは、ゲート線ＧＣＬと同じピッチＰＧで配列されている。データ線ＳＧＬのピッチも、画素ＰｉｘのピッチＰに対して半整数倍程度であることが好ましい。ここで画素ＰｉｘのピッチＰは、画素Ｐｉｘに含まれる色領域１３２Ｒ、１３２Ｇ、１３２Ｂの幅ｄを合計した大きさである。
【０１１８】
ゲート線ＧＣＬ及びデータ線ＳＧＬは、それぞれ、色領域１３２Ｒ、１３２Ｇ、１３２Ｂと重畳する部分を含む。このため特定の色領域１３２Ｒ、１３２Ｇ、１３２Ｂがゲート線ＧＣＬ及びデータ線ＳＧＬによって遮光されにくくなる。したがって、表示装置１００は、色領域ごとの明るさの差が生じにくくなり、モアレが視認される可能性を低減できる。特に、ゲート線ＧＣＬ及びデータ線ＳＧＬを、上記の角度範囲及びピッチで設けることで、明暗模様の周期が、人間が視認できない程度に短くなりやすくなる。このため、モアレが視認される可能性を低減できる。
【０１１９】
また、図３３では図示を省略しているが、図１６に示す導電性配線５１はデータ線ＳＧＬと重畳して、データ線ＳＧＬの延在方向と同じ方向に延在する。すなわち、導電性配線５１と、画素Ｐｉｘの配列方向（第２の方向Ｄｙ）とがなす角度も、角度θＳと同じ角度であり、２８°以上、３８°以下の範囲となるように設けられていることが好ましい。特に導電性配線５１の角度が３１°以上、３５°以下の範囲となることがより好ましい。第１の方向Ｄｘに配列される導電性配線５１のピッチは、画素ＰｉｘのピッチＰの半整数倍程度であることが好ましい。
【０１２０】
以上、本発明の好適な実施の形態を説明したが、本発明はこのような実施の形態に限定されるものではない。実施の形態で開示された内容はあくまで一例にすぎず、本発明の趣旨を逸脱しない範囲で種々の変更が可能である。本発明の趣旨を逸脱しない範囲で行われた適宜の変更についても、当然に本発明の技術的範囲に属する。
【０１２１】
例えば、カバー部材１０のセンサ部１８は、指紋センサ部２０とタッチセンサ部３０とを含んでいるが、これに限られない。例えば、カバー部材１０のセンサ部１８はタッチセンサ部３０を含まないものであってもよい。この場合、第２電極２６は、指紋検出動作時に信号Ｖｓｇｌが供給されるガード駆動電極となる。また、第１電極２５、第２電極２６、２７、駆動電極２８の形状は、一例であり、種々変更してもよい。また、ゲート線ＧＣＬ及びデータ線ＳＧＬの本数、配置、形状等は適宜変更してもよい。
【符号の説明】
【０１２２】
１  検出装置
１０、１０Ａ、１０Ｂ  カバー部材
１０ａ  透過領域
１０ｂ  額縁領域
１１  制御部
１２  ゲートドライバ
１３  第１電極ドライバ
１４  第２電極ドライバ
２０  指紋センサ部
２１  第１基板
２２  第２基板
２４  センサ基材
２５、２５ａ  第１電極
２６、２７  第２電極
２８  駆動電極
３０  タッチセンサ部
３６  フレキシブル基板
３９  加飾層
４０  第１検出部
４２  検出信号増幅部
４３  Ａ／Ｄ変換部
４４  信号処理部
４５  座標抽出部
４６  検出タイミング制御部
５１  導電性配線
５２  透光性配線
６１、６５  半導体層
６２、６６  ソース電極
６３、６７  ドレイン電極
６４  ゲート電極
１００  表示装置
１０２  画素基板
１０３  対向基板
１０６  液晶層
ＧＣＬ  ゲート線
Ｈ１−Ｈ７  コンタクトホール
Ｐｉｘ  画素
ＳＧＬ  データ線
Ｔｒ  第１スイッチング素子
Ｔｒｘ  第２スイッチング素子
Ｖｆ  第１駆動信号
Ｖｔ  第２駆動信号
Ｖｄｅｔ１  第１検出信号
Ｖｄｅｔ２  第２検出信号
Ｖｓｃａｎ  走査信号
【図１】
0006646451.tif 000002
【図２】
0006646451.tif 000003
【図３】
0006646451.tif 000004
【図４】
0006646451.tif 000005
【図５】
0006646451.tif 000006
【図６】
0006646451.tif 000007
【図７】
0006646451.tif 000008
【図８】
0006646451.tif 000009
【図９】
0006646451.tif 000010
【図１０】
0006646451.tif 000011
【図１１】
0006646451.tif 000012
【図１２】
0006646451.tif 000013
【図１３】
0006646451.tif 000014
【図１４】
0006646451.tif 000015
【図１５】
0006646451.tif 000016
【図１６】
0006646451.tif 000017
【図１７】
0006646451.tif 000018
【図１８】
0006646451.tif 000019
【図１９】
0006646451.tif 000020
【図２０】
0006646451.tif 000021
【図２１】
0006646451.tif 000022
【図２２】
0006646451.tif 000023
【図２３】
0006646451.tif 000024
【図２４】
0006646451.tif 000025
【図２５】
0006646451.tif 000026
【図２６】
0006646451.tif 000027
【図２７】
0006646451.tif 000028
【図２８】
0006646451.tif 000029
【図２９】
0006646451.tif 000030
【図３０】
0006646451.tif 000031
【図３１】
0006646451.tif 000032
【図３２】
0006646451.tif 000033
【図３３】
0006646451.tif 000034