(57)【特許請求の範囲】
【請求項１】
複数の水平走査ラインと複数のデータラインとの各交叉部に、発光素子と、前記発光素子に駆動電流を供給する駆動トランジスタとを含む画素セルが形成されている表示デバイスを映像信号に応じて駆動する表示ドライバであって、
前記映像信号によって保持された各画素の輝度レベルを表す画素データ片に基づいて階調電圧を生成する階調電圧変換部と、
前記複数のデータラインに前記駆動トランジスタの特性を補正する補正電圧を供給するか否かを１水平走査期間毎に指定する出力情報を、１水平走査期間毎に上書き記憶する記憶部と、
Ｎ（Ｎは２以上の整数）個の水平走査期間において、前記出力情報が前記補正電圧を供給することを指定している場合には、前記補正電圧を前記複数のデータラインに供給する第１の処理と、前記Ｎ個の水平走査ラインの各々に対応した前記階調電圧を１水平走査ライン毎に前記複数のデータラインに供給する第２の処理とを実行する出力部と、を備えたことを特徴とする表示ドライバ。
【請求項２】
前記第１の処理は、前記Ｎより少ない回数実行されることを特徴とする請求項１記載の表示ドライバ。
【請求項３】
前記第１の処理は、前記Ｎ個の水平走査期間に（Ｎ−１）回実行されることを特徴とする請求項１または２に記載の表示ドライバ。
【請求項４】
前記第１の処理は、前記Ｎ個の水平走査期間毎に１回実行されることを特徴とする請求項１〜３のいずれか１に記載の表示ドライバ。
【請求項５】
前記補正電圧は、前記駆動トランジスタの閾値電圧及び移動度のうちの少なくとも一方を補正する電圧であることを特徴とする請求項１〜４のいずれか１に記載の表示ドライバ。
【請求項６】
前記出力部は、前記閾値電圧を補正する第１のオフセット電圧を前記補正電圧として前記複数のデータラインに供給し、前記移動度を補正する第２のオフセット電圧を前記補正電圧として前記複数のデータラインに供給することを特徴とする請求項５に記載の表示ドライバ。
【請求項７】
前記出力情報は、前記第１のオフセット電圧を前記複数のデータラインに供給するか否かを指定する第１の情報と、前記第２のオフセット電圧を前記複数のデータラインに供給するか否かを指定する第２の情報とを含むことを特徴とする請求項６に記載の表示ドライバ。
【請求項８】
前記画素データ片を保持するデータラッチ部をさらに備え、
前記データラッチ部は、
第１及び第２のラッチと、
前記画素データ片を１水平走査ライン分毎に前記第１及び第２のラッチに交互に供給して保持させるデマルチプレクサと、
前記第１及び第２のラッチのうちで、前記デマルチプレクサから前記画素データ片の供給が為されていない方のラッチに保持されている前記画素データ片を出力するマルチプレクサと、を有することを特徴とする請求項１〜７のいずれか１に記載の表示ドライバ。
【請求項９】
前記出力部は、外部供給された出力タイミング信号に同期したタイミングで前記第１のオフセット電圧を前記複数のデータラインに供給し、前記出力タイミング信号に同期したタイミングで前記第２のオフセット電圧を前記複数のデータラインに供給し、前記出力タイミング信号に同期したタイミングで前記階調電圧を前記複数のデータラインに供給することを特徴とする請求項６又は７に記載の表示ドライバ。
【請求項１０】
前記出力部は、外部供給された出力タイミング信号に同期したタイミングで前記補正電圧を前記複数のデータラインに供給し、前記出力タイミング信号に同期したタイミングで前記階調電圧を前記複数のデータラインに供給することを特徴とする請求項１に記載の表示ドライバ。
【請求項１１】
前記発光素子は、有機ＥＬ（Electroluminescence）素子であることを特徴とする請求
項１〜１０のいずれか１に記載の表示ドライバ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示デバイスを駆動する表示ドライバ及び表示デバイスの駆動方法に関する。
【背景技術】
【０００２】
平面型（フラットパネル型）の表示デバイスとして、有機ＥＬ（Electroluminescence）素子を各画素として用いた有機ＥＬパネルが知られている。
【０００３】
アクティブマトリクス駆動型の有機ＥＬパネルの各画素には、有機ＥＬ素子と共に、当該有機ＥＬ素子を発光させる為の駆動電流をこの有機ＥＬ素子に供給する駆動トランジスタが含まれている。駆動トランジスタは、一般にポリシリコンやアモルファスシリコン等を用いた薄膜トランジスタで形成されるが、薄膜トランジスタはキャリア移動度及び閾値電圧のばらつきが大きい。
【０００４】
そこで、有機ＥＬパネルを駆動するにあたり、１水平走査期間毎に、以下のように駆動トランジスタを駆動することにより、各駆動トランジスタの移動度の補正及び閾値電圧の補正を行いつつ有機ＥＬ素子を発光駆動するようにした駆動方法が提案された（例えば、特許文献１参照）。すなわち、１水平走査期間毎に、先ず、閾値電圧補正用の第１のオフセット電圧を駆動トランジスタ各々のゲート端に印加し、引き続き移動度補正用の第２のオフセット電圧を駆動トランジスタ各々のゲート端に印加し、その後、画素データに対応した電圧を駆動トランジスタ各々のゲート端に印加することにより有機ＥＬ素子を発光させるのである。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−２０４９９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記した駆動方法によると、１水平走査期間内に駆動トランジスタの閾値電圧を補正する期間と移動度を補正する期間と、を設ける必要がある。
【０００７】
よって、有機ＥＬパネルの解像度が高くなると、その分だけ１水平走査期間が短くなるので、素子遅延に伴い上記した補正用のオフセット電圧を所望の電圧値に到らせることが出来なくなり、且つ有機ＥＬ素子を発光させる為の十分な発光期間を確保することが困難になる。従って、上記した駆動方法を採用した場合、有機ＥＬパネルの高解像度化に伴い、画質及び画面輝度の低下が生じるという問題があった。
【０００８】
そこで、本発明は、表示デバイスが高解像度化しても、駆動トランジスタの特性バラツキを抑えて高画質及び高輝度な表示画像を得ることが可能な表示ドライバを提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明に係る表示ドライバは、複数の水平走査ラインと複数のデータラインとの各交叉部に、発光素子と、前記発光素子に駆動電流を供給する駆動トランジスタとを含む画素セルが形成されている表示デバイスを映像信号に応じて駆動する表示ドライバであって、前記映像信号によって保持された各画素の輝度レベルを表す画素データ片に基づいて階調電圧を生成する階調電圧変換部と、前記複数のデータラインに前記駆動トランジスタの特性を補正する補正電圧を供給するか否かを１水平走査期間毎に指定する出力情報を、１水平走査期間毎に上書き記憶する記憶部と、Ｎ（Ｎは２以上の整数）個の水平走査期間において、前記出力情報が前記補正電圧を供給することを指定している場合には、前記補正電圧を前記複数のデータラインに供給する第１の処理と、前記Ｎ個の水平走査ラインの各々に対応した前記階調電圧を１水平走査ライン毎に前記複数のデータラインに供給する第２の処理とを実行する出力部と、を備える。
【００１０】
本発明に係る表示デバイスの駆動方法は、複数の水平走査ラインと複数のデータラインとの各交叉部に、発光素子と、前記発光素子に駆動電流を供給する駆動トランジスタとを含む画素セルが形成されている表示デバイスを映像信号に応じて駆動する駆動方法であって、Ｎ（Ｎは２以上の整数）水平走査期間毎に、前記駆動トランジスタの特性を補正する補正電圧を前記複数のデータラインに供給する補正ステップと、Ｎ個の前記水平走査ラインの各々に対応した前記映像信号に基づく階調電圧を１水平走査ライン分毎に順次、前記複数のデータラインに供給する表示駆動ステップと、を順次実行する。
【発明の効果】
【００１１】
本発明は、Ｎ（Ｎは２以上の整数）水平走査期間毎に、表示デバイスに形成されている発光素子駆動用の駆動トランジスタの特性を補正する補正電圧を表示デバイスのデータラインに供給する補正処理と、Ｎ個の水平走査ライン各々に対応した映像信号に基づく階調電圧を１水平走査ライン分毎に順次表示デバイスのデータラインに供給する表示駆動処理とを１度だけ実行するようにしている。
【００１２】
よって、本発明によれば、１水平走査期間毎に駆動トランジスタの特性を補正する補正処理を施す場合に比して、その補正処理及び表示駆動処理に費やす期間を長くすることができるので、表示デバイスが高解像度化しても、駆動トランジスタの特性バラツキを抑えて高画質及び高輝度な画像を得ることが可能となる。
【図面の簡単な説明】
【００１３】
【図１】本発明に係る表示ドライバを含むＥＬ表示装置１００の概略構成を示すブロック図である。
【００１４】
【図２】画素セル２００の構成を示す回路図である。
【００１５】
【図３】本発明に係る表示ドライバとしてのデータドライバ１３の構成を示すブロック図である。
【００１６】
【図４】第２データラッチ部１３２の内部構成を示す回路図である。
【００１７】
【図５】出力部１３５の内部構成を示す回路図である。
【００１８】
【図６】出力制御部１４０による第２データラッチ部１３２及び出力部１３５各々の動作の一例を示すタイムチャートである。
【００１９】
【図７】出力制御部１４０による第２データラッチ部１３２及び出力部１３５各々の動作の他の一例を示すタイムチャートである。
【発明を実施するための形態】
【００２０】
図１は、本発明に係る表示ドライバを含むＥＬ表示装置１００の概略構成を示すブロック図である。図１において、表示デバイス２０は、例えば有機ＥＬパネル等からなる。表示デバイス２０には、２次元画面の水平方向に伸張するｍ個（ｍは２以上の自然数）の書込制御ラインＷＳ1〜ＷＳm及び電源供給ラインＤＳ1〜ＤＳmと、２次元画面の垂直方向に伸張するｎ個（ｎは２以上の偶数）のデータラインＤＴ1〜ＤＴnとが形成されている。書込制御ラインＷＳとデータラインＤＴとの交叉部（破線にて囲む領域）には、画素を担う画素セル２００が形成されている。尚、一対の書込制御ラインＷＳ(k)（ｋは１〜ｎの整数）と電源供給ラインＤＳ(k)とで１水平走査ラインを為すものとする。
【００２１】
図２は、画素セル２００の内部構成の一例を示す回路図である。図２に示すように、画素セル２００は、ｎチャネルＭＯＳ（metal oxide semiconductor）型のトランジスタＱ１及びＱ２、キャパシタＣＰ、及びＥＬ素子ＬＤを含む。
【００２２】
データ取込用のトランジスタＱ１のソース端にはデータラインＤＴが接続されており、ゲート端には書込制御ラインＷＳが接続されている。また、トランジスタＱ１のドレイン端にはキャパシタＣＰの一端及びトランジスタＱ２のゲート端が接続されている。キャパシタＣＰの他端は、駆動トランジスタとしてのトランジスタＱ２のドレイン端及びＥＬ素子ＬＤのアノード端に接続されている。トランジスタＱ２のソース端は電源供給ラインＤＳに接続されている。ＥＬ素子ＬＤのカソード端には接地電位が印加されている。
【００２３】
かかる構成により、データ取込用のトランジスタＱ１は、書込制御ラインＷＳを介してそのゲート端に書込電圧を受けるとオン状態となり、データラインＤＴを介してそのソース端に受けた電圧をトランジスタＱ２のゲート端に供給する。駆動トランジスタとしてのトランジスタＱ２は、電源供給ラインＤＳを介してそのソース端に電源電圧を受けると、ゲート端に印加された電圧に対応した駆動電流をドレイン端を介してＥＬ素子ＬＤに送出する。発光素子としてのＥＬ素子ＬＤは、当該駆動電流に応じて発光する。
【００２４】
駆動制御部１１は、映像信号ＶＤ中から水平同期信号を検出して走査ドライバ１２に供給する。また、駆動制御部１１は、映像信号ＶＤに基づき各画素の輝度レベルを例えば８ビットの２５６段階の輝度階調で表す画素データＰＤの系列を含む画像データ信号ＰＤＤを生成し、これをデータドライバ１３に供給する。更に、駆動制御部１１は、表示デバイス２０のデータラインＤＴ1〜ＤＴnに供給する各種電圧の出力タイミングを示す出力タイミング信号ＳＴＢを、データドライバ１３に供給する。
【００２５】
走査ドライバ１２は、駆動制御部１１から供給された水平同期信号に同期したタイミングで、書込電圧を有する書込パルスを表示デバイス２０の書込制御ラインＷＳ1〜ＷＳmの各々に印加する。更に、走査ドライバ１２は、上記した水平同期信号に同期したタイミングで、電源電圧を表示デバイス２０の電源供給ラインＤＳ1〜ＤＳmの各々に供給する。
【００２６】
データドライバ１３は、半導体ＩＣ（integrated circuit）チップに形成されている。データドライバ１３は、画像データ信号ＰＤＤ中の画素データＰＤを１水平走査ライン分ずつ、つまりｎ個毎に取り込む。そして、データドライバ１３は、取り込んだｎ個の画素データ片にて示される輝度階調に対応した階調電圧、又は補正電圧（後述する）を有する画素駆動電圧Ｇ1〜Ｇnを生成し、表示デバイス２０のデータラインＤＴ1〜ＤＴnに印加する。
【００２７】
図３は、本発明に係る表示ドライバとしてのデータドライバ１３の内部構成を示すブロック図である。図３において、第１データラッチ部１３１は、駆動制御部１１から供給された画像データ信号ＰＤＤ中から画素データＰＤの系列を取り込む。第１データラッチ部１３１は、１水平走査ライン分のｎ個の画素データＰＤを取り込む度に、ｎ個の画素データＰＤ1〜ＰＤnを画素データ信号Ａ1〜Ａnとして、出力タイミング信号ＳＴＢに同期したタイミングで第２データラッチ部１３２に供給する。
【００２８】
図４は、第２データラッチ部１３２の内部構成を示す回路図である。図４に示すように、第２データラッチ部１３２は、画素データ信号Ａ1〜Ａnに夫々対応して設けられているラッチ回路ＬＣＣ1〜ＬＣＣnを有する。尚、ラッチ回路ＬＣＣ1〜ＬＣＣnは同一の内部構成を有し、夫々が、デマルチプレクサＤＭＸ、マルチプレクサＭＰＸ、第１のラッチＬＴａ及び第２のラッチＬＴｂを含む。
【００２９】
以下に、ラッチ回路ＬＣＣ1〜ＬＣＣnのうちのＬＣＣ(k)（ｋは１〜ｎの整数）を抜粋して、デマルチプレクサＤＭＸ、マルチプレクサＭＰＸ、ラッチＬＴａ及びＬＴｂの動作について説明する。
【００３０】
デマルチプレクサＤＭＸは、画素データ信号Ａ(k)を、ラッチ選択信号ＳＥＬ０に応じて第１のラッチＬＴａ及び第２のラッチＬＴｂのうちの一方に供給する。例えば、デマルチプレクサＤＭＸは、ラッチ選択信号ＳＥＬ０が論理レベル０を有する場合には、画素データ信号Ａ(k)を第１のラッチＬＴａに供給する一方、ラッチ選択信号ＳＥＬ０が論理レベル１を有する場合には、画素データ信号Ａ(k)を第２のラッチＬＴｂに供給する。
【００３１】
第１のラッチＬＴａは、デマルチプレクサＤＭＸから供給された画素データ信号Ａ(k)を保持し、これをラッチ画素データ信号ＬａとしてマルチプレクサＭＰＸに供給する。第２のラッチＬＴｂは、デマルチプレクサＤＭＸから供給された画素データ信号Ａ(k)を保持し、これをラッチ画素データ信号ＬｂとしてマルチプレクサＭＰＸに供給する。
【００３２】
マルチプレクサＭＰＸは、ラッチ選択信号ＳＥＬ１に応じて、ラッチ画素データ信号Ｌａ及びＬｂのうちの一方を選択し、選択した方を画素データ信号Ｂ(k)として出力する。
【００３３】
かかる構成により、第２データラッチ部１３２は、画素データ信号Ａ1〜Ａnを、第１のラッチ群（ＬＴａ）及び第２のラッチ群（ＬＴｂ）のうちで、ラッチ選択信号ＳＥＬ０にて指定されている方のラッチ群に保持する。そして、第２データラッチ部１３２は、第１のラッチ群（ＬＴａ）及び第２のラッチ分（ＬＴｂ）のうちで、ラッチ選択信号ＳＥＬ１にて指定されている方のラッチ群に保持されている内容を選択し、選択した内容を画素データ信号Ｂ1〜Ｂnとしてレベルシフト部１３３に供給する。
【００３４】
レベルシフト部１３３は、画素データ信号Ｂ1〜Ｂn各々の信号振幅を増加させるレベルシフト処理を施して得られた画素データ信号Ｌ1〜Ｌnを階調電圧変換部１３４に供給する。
【００３５】
階調電圧変換部１３４は、画素データ信号Ｌ1〜Ｌnを、夫々によって表される輝度階調に対応した電圧値を有する階調電圧Ｖ1〜Ｖnに変換し、これら階調電圧Ｖ1〜Ｖnを出力部１３５に供給する。
【００３６】
図５は、出力部１３５の内部構成を示す回路図である。図５に示すように、出力部１３５は、画素データ信号Ｌ1〜Ｌnに夫々対応して設けられている出力回路ＯＴ1〜ＯＴnを有する。出力回路ＯＴ1〜ＯＴnは同一の内部構成を有し、夫々が、出力選択スイッチＳＥ３及びオペアンプＡＮを含む。
【００３７】
以下に、出力回路ＯＴ1〜ＯＴnのうちのＯＴ(k)を抜粋して、出力選択スイッチＳＥ３及びオペアンプＡＮの動作について説明する。
【００３８】
出力選択スイッチＳＥ３は、第１のオフセット電圧ＶＯＦ１を一端に受けるスイッチＳＷ１、第２のオフセット電圧ＶＯＦ２を一端に受けるスイッチＳＷ２、及び階調電圧変換部１３４から供給された階調電圧Ｖ(k)を一端に受けるスイッチＳＷ３を有する。スイッチＳＷ１〜ＳＷ３各々の他端は互いに接続されている。出力選択スイッチＳＥ３は、出力電圧選択信号ＯＳＥに基づき、スイッチＳＷ１〜ＳＷ３のうちの１つをオン状態に設定すると共に他の２つをオフ状態に設定する。或いは、出力選択スイッチＳＥ３は、出力電圧選択信号ＯＳＥに基づき、スイッチＳＷ１〜ＳＷ３を全てオフ状態に設定する。
【００３９】
かかる構成により、出力選択スイッチＳＥ３は、第１のオフセット電圧ＶＯＦ１、第２のオフセット電圧ＶＯＦ２、及び階調電圧Ｖ(k)のうちから、オン状態に設定されたスイッチが受けた電圧を選択し、この選択した電圧（ＶＯＦ１、ＶＯＦ２又はＶ(k)）をオペアンプＡＮの非反転入力端子に供給する。尚、第１のオフセット電圧ＶＯＦ１は、例えば図２に示される駆動トランジスタとしてのトランジスタＱ２の閾値電圧を補正する為の補正電圧であり、第２のオフセット電圧ＶＯＦ２は、例えば上記トランジスタＱ２の移動度を補正する為の補正電圧である。
【００４０】
オペアンプＡＮは、自身の出力端子と反転入力端子とが接続されている、いわゆるボルテージフォロワである。オペアンプＡＮは、出力選択スイッチＳＥ３から供給された電圧（ＶＯＦ１、ＶＯＦ２又はＶ(k)）を利得１で増幅して得られた電圧を画素駆動電圧Ｇ(k)として出力する。
【００４１】
かかる構成により、出力部１３５は、第１のオフセット電圧ＶＯＦ１、第２のオフセット電圧ＶＯＦ２、又は階調電圧変換部１３４から供給された階調電圧Ｖ(k)を有する画素駆動電圧Ｇ1〜Ｇnを生成する。出力部１３５は、画素駆動電圧Ｇ1〜Ｇnを表示デバイス２０のデータラインＤＴ1〜ＤＴnに印加する。
【００４２】
出力制御部１４０は、以下の第１〜第３の出力設定情報Ｓ１〜Ｓ３が記憶されるコンフィグレジスタＣＦＧを有する。
【００４３】
出力設定情報Ｓ１は、駆動トランジスタの特性を補正する補正電圧（ＶＯＦ１、ＶＯＦ２）の出力処理を含む基本出力シーケンス（後述する）に従った出力動作を開始させるのか、或いは当該基本出力シーケンスに従った出力動作を継続するのかを設定する情報である。例えば、基本出力シーケンスに従った出力動作を開始させる場合には論理レベル１、当該基本出力シーケンスに従った出力動作を継続する場合には論理レベル０の出力設定情報Ｓ１がコンフィグレジスタＣＦＧに書き込まれる。
【００４４】
出力設定情報Ｓ２は、駆動トランジスタの特性を補正する補正電圧として、当該駆動トランジスタの閾値電圧を補正する第１のオフセット電圧ＶＯＦ１を、データラインＤＴ1〜ＤＴnに供給させるのか否かを設定する情報である。例えばオフセット電圧ＶＯＦ１をデータラインＤＴ1〜ＤＴnに供給する場合には論理レベル１、当該オフセット電圧ＶＯＦ１をデータラインＤＴ1〜ＤＴnに供給しない場合には論理レベル０の出力設定情報Ｓ２がコンフィグレジスタＣＦＧに書き込まれる。
【００４５】
出力設定情報Ｓ３は、駆動トランジスタの特性を補正する補正電圧として、当該駆動トランジスタの移動度を補正する第２のオフセット電圧ＶＯＦ２をデータラインＤＴ1〜ＤＴnに供給させるのか否かを設定する情報である。例えばオフセット電圧ＶＯＦ２をデータラインＤＴ1〜ＤＴnに供給する場合には論理レベル１、オフセット電圧ＶＯＦ２をデータラインＤＴ1〜ＤＴnに供給しない場合には論理レベル０の出力設定情報Ｓ３がコンフィグレジスタＣＦＧに書き込まれる。
【００４６】
出力制御部１４０は、１水平走査期間（１Ｈ）毎に、上記した出力設定情報Ｓ１〜Ｓ３の内容に基づき、出力タイミング信号ＳＴＢに同期したタイミングで上記したラッチ選択信号ＳＥＬ０及びＳＥＬ１、並びに出力電圧選択信号ＯＳＥを生成する。出力制御部１４０は、ラッチ選択信号ＳＥＬ０及びＳＥＬ１を第２データラッチ部１３２に供給すると共に、出力電圧選択信号ＯＳＥを出力部１３５に供給する。
以下に、出力制御部１４０にて生成されたラッチ選択信号ＳＥＬ０、ＳＥＬ１、及び出力電圧選択信号ＯＳＥに応じて実施される第２データラッチ部１３２及び出力部１３５の動作について、図６の一例を参照しつつ説明する。尚、図６は、１水平走査期間（１Ｈ）毎に順次、第１〜第５の水平走査ラインに夫々対応しており且つ夫々が画素データ信号Ａ1〜Ａｎからなる画素データ信号群ＨＤ１〜ＨＤ５が、第１データラッチ部１３１から出力された際に為される動作の一例を示すタイムチャートである。
【００４７】
出力制御部１４０は、１水平走査期間（１Ｈ）毎に、出力設定情報Ｓ１〜Ｓ３を設定し、コンフィグレジスタＣＦＧに上書きする。
【００４８】
例えば、出力制御部１４０は、２水平走査期間毎に、図６に示す補正ステップＣＣ１、ＣＣ２、表示駆動ステップＤＣ１、ＤＣ２を順に実行するという基本出力シーケンスを開始させる場合には、夫々が論理レベル１を示す出力設定情報Ｓ１〜Ｓ３をコンフィグレジスタＣＦＧに上書きする（第１出力設定）。また、出力制御部１４０は、当該基本出力シーケンスに従った動作を継続させるときには、論理レベル０を示す出力設定情報Ｓ１をコンフィグレジスタＣＦＧに上書きする（第２出力設定）。尚、当該第２出力設定では、出力設定情報Ｓ２及びＳ３は論理レベル０及び１のいずれであっても良い（図６では、”Ｘ”と表す）。出力制御部１４０は、上記した第１出力設定及び第２出力設定を、例えば図６に示すように１水平走査期間（１Ｈ）毎に交互に行う。
【００４９】
また、出力制御部１４０は、図６に示すように、出力タイミング信号ＳＴＢに同期させて、１水平走査期間（１Ｈ）の１／２のパルス幅を有し、且つ２水平走査期間（２Ｈ）の周期を有するラッチ選択信号ＳＥＬ０及びＳＥＬ１を生成し、第２データラッチ部１３２に供給する。尚、ラッチ選択信号ＳＥＬ０及びＳＥＬ１は、出力タイミング信号ＳＴＢの立ち下がりエッジに同期したタイミングで論理レベル１（又は０）から論理レベル０（又は１）に遷移する信号であり、互いに位相が反転している。
【００５０】
第２データラッチ部１３２は、当該ラッチ選択信号ＳＥＬ０及びＳＥＬ１に基づき、以下のように、第１〜第５の水平走査ラインに夫々対応した画素データ信号群ＨＤ１〜ＨＤ５を順次取り込み、夫々を画素データ信号Ｂ1〜Ｂnとしてレベルシフト部１３３に供給する。
【００５１】
すなわち、先ず、第２データラッチ部１３２は、図４に示すラッチ回路ＬＣＣ1〜ＬＣＣn各々のラッチＬＴａにて、画素データ信号群ＨＤ１（Ａ1〜Ａn）を取り込んで保持する。引き続き、第２データラッチ部１３２は、ラッチ回路ＬＣＣ1〜ＬＣＣn各々のラッチＬＴｂにて、画素データ信号群ＨＤ２（Ａ1〜Ａn）を取り込んで保持させる。尚、この間、第２データラッチ部１３２は、ラッチＬＴａに保持されている画素データ信号群ＨＤ１を画素データ信号Ｂ1〜Ｂｎとしてレベルシフト部１３３に供給する。引き続き、第２データラッチ部１３２は、ラッチ回路ＬＣＣ1〜ＬＣＣn各々のラッチＬＴａにて、画素データ信号群ＨＤ３（Ａ1〜Ａn）を取り込んで保持させる。尚、この間、第２データラッチ部１３２は、ラッチＬＴｂに保持されている画素データ信号群ＨＤ２を画素データ信号Ｂ1〜Ｂｎとしてレベルシフト部１３３に供給する。引き続き、第２データラッチ部１３２は、ラッチ回路ＬＣＣ1〜ＬＣＣn各々のラッチＬＴｂにて、画素データ信号群ＨＤ４（Ａ1〜Ａn）を取り込んで保持させる。尚、この間、第２データラッチ部１３２は、ラッチＬＴａに保持されている画素データ信号群ＨＤ３を画素データ信号Ｂ1〜Ｂｎとしてレベルシフト部１３３に供給する。引き続き、第２データラッチ部１３２は、ラッチ回路ＬＣＣ1〜ＬＣＣn各々のラッチＬＴａにて、画素データ信号群ＨＤ５（Ａ1〜Ａn）を取り込んで保持させる。尚、この間、第２データラッチ部１３２は、ラッチＬＴｂに保持されている画素データ信号群ＨＤ４を画素データ信号Ｂ1〜Ｂｎとしてレベルシフト部１３３に供給する。
【００５２】
要するに、第２データラッチ部１３２は、１水平走査ライン分の画素データ信号群を、ラッチ回路ＬＣＣ1〜ＬＣＣn各々のラッチＬＴａ及びＬＴｂのうちの一方に保持させている間に、ラッチＬＴａ及びＬＴｂのうちの他方に保持されている画素データ信号群を画素データ信号Ｂ1〜Ｂｎとしてレベルシフト部１３３に供給するのである。
【００５３】
更に、出力制御部１４０は、図６に示すように、出力設定情報Ｓ１〜Ｓ３が全て論理レベル１を表す場合には、出力設定情報Ｓ１〜Ｓ３の更新後の最初の出力タイミング信号ＳＴＢの立ち下がりエッジのタイミングで、図５に示すスイッチＳＷ１〜ＳＷ３のうちのＳＷ１のみをオン状態に設定させる出力電圧選択信号ＯＳＥを出力部１３５に供給する。これにより、出力部１３５の出力回路ＯＴ1〜ＯＴnは、例えば図６の時点ｔ０で、オフセット電圧ＶＯＦ１を有する画素駆動電圧Ｇ1〜Ｇnを表示デバイス２０のデータラインＤＴ1〜ＤＴnに印加する（補正ステップＣＣ１）。補正ステップＣＣ１により、画素セル２００の各々に形成されている駆動トランジスタとしてのトランジスタＱ２の閾値電圧に生じているオフセット分がキャンセルされ、閾値電圧が所望値に補正される。
【００５４】
そして、出力制御部１４０は、出力設定情報Ｓ１〜Ｓ３の更新直後から第２番目の出力タイミング信号ＳＴＢの立ち下がりエッジのタイミング、例えば図６に示す時点ｔ１にて、図５に示すスイッチＳＷ１〜ＳＷ３のうちのＳＷ２のみをオン状態に設定させる出力電圧選択信号ＯＳＥを出力部１３５に供給する。これにより、出力部１３５の出力回路ＯＴ1〜ＯＴnは、図６に示す時点ｔ１で、オフセット電圧ＶＯＦ２を有する画素駆動電圧Ｇ1〜Ｇnを表示デバイス２０のデータラインＤＴ1〜ＤＴnに印加する（補正ステップＣＣ２）。補正ステップＣＣ２により、画素セル２００の各々に形成されている駆動トランジスタとしてのトランジスタＱ２の移動度に生じているオフセット分がキャンセルされ、当該移動度が所望の移動度に補正される。
【００５５】
尚、出力設定情報Ｓ１〜Ｓ３のうちのＳ１及びＳ３が論理レベル１、Ｓ２が論理レベル０に設定されている場合には、出力制御部１４０は、出力設定情報Ｓ１〜Ｓ３の更新後の最初の出力タイミング信号ＳＴＢの立ち下がりエッジのタイミングで、スイッチＳＷ２のみをオン状態に設定させる出力電圧選択信号ＯＳＥを出力部１３５に供給する。よって、この際、オフセット電圧ＶＯＦ２を有する画素駆動電圧Ｇ1〜Ｇnが、出力設定情報Ｓ１〜Ｓ３の更新後の最初の出力タイミング信号ＳＴＢの立ち下がりエッジのタイミングで表示デバイス２０のデータラインＤＴ1〜ＤＴnに印加される。
【００５６】
ところで、出力制御部１４０は、補正ステップＣＣ２の実行期間中に、図６に示すように、出力設定情報Ｓ１〜Ｓ３の内容を変更、つまり出力設定情報Ｓ１を論理レベル１から論理レベル０に変更する。すなわち、上記した基本出力シーケンスに従った動作を継続させる設定に切り替えるのである。よって、出力制御部１４０は、この論理レベル１から論理レベル０への出力設定情報Ｓ１の更新直後の最初の出力タイミング信号ＳＴＢの立ち下がりエッジのタイミング、例えば図６の時点ｔ２にて、図５に示すスイッチＳＷ１〜ＳＷ３のうちのＳＷ３のみをオン状態に設定させる出力電圧選択信号ＯＳＥを出力部１３５に供給する。これにより、図６の時点ｔ２で、画素データ信号群ＨＤ１に基づく階調電圧Ｖ1〜Ｖnを有する画素駆動電圧Ｇ1〜Ｇnが、表示デバイス２０のデータラインＤＴ1〜ＤＴnに印加される（表示駆動ステップＤＣ１）。表示駆動ステップＤＣ１により、例えば１水平走査期間の１／２の期間に亘り、第１の水平走査ラインに対応した階調電圧Ｖ1〜Ｖnを有する画素駆動電圧Ｇ1〜Ｇnが表示デバイス２０に印加される。
【００５７】
そして、かかる出力設定情報Ｓ１〜Ｓ３の更新直後の第２番目の出力タイミング信号ＳＴＢの立ち下がりエッジのタイミング、例えば図６の時点ｔ３で、画素データ信号群ＨＤ２に基づく階調電圧Ｖ1〜Ｖnを有する画素駆動電圧Ｇ1〜Ｇnが、表示デバイス２０のデータラインＤＴ1〜ＤＴnに印加される（表示駆動ステップＤＣ２）。表示駆動ステップＤＣ２により、例えば１水平走査期間の１／２の期間に亘り、第２の水平走査ラインに対応した階調電圧Ｖ1〜Ｖnを有する画素駆動電圧Ｇ1〜Ｇnが表示デバイス２０に印加される。
【００５８】
つまり、図６に示す時点ｔ１の直後に、出力設定情報Ｓ１の内容を基本出力シーケンスに従った動作を継続させる設定（論理レベル０）に切り替えることにより、上記した補正ステップＣＣ２に引き続き、表示駆動ステップＤＣ１及びＤＣ２を順に実施するという、基本出力シーケンスに従った出力動作が継続されるのである。
【００５９】
尚、出力制御部１４０は、かかる表示駆動ステップＤＣ２の実行期間中に、図６に示すように、出力設定情報Ｓ１〜Ｓ３の内容を変更、つまり出力設定情報Ｓ１〜Ｓ３の内容を全て論理レベル１に変更する。よって、出力制御部１４０は、かかる出力設定情報Ｓ１〜Ｓ３の更新直後の最初の出力タイミング信号ＳＴＢの立ち下がりエッジのタイミング、例えば図６の時点ｔ４にて、引き続き基本出力シーケンス（ＣＣ１、ＣＣ２、ＤＣ１、ＤＣ２）に従った出力動作を開始させる。すなわち、先ず、出力制御部１４０は、オフセット電圧ＶＯＦ１を有する画素駆動電圧Ｇ1〜Ｇnを表示デバイス２０のデータラインＤＴ1〜ＤＴnに印加する（補正ステップＣＣ１）。補正ステップＣＣ１により、画素セル２００の各々に形成されている駆動トランジスタとしてのトランジスタＱ２の閾値電圧が補正される。
【００６０】
そして、出力制御部１４０は、かかる出力設定情報Ｓ１〜Ｓ３の更新直後から第２番目の出力タイミング信号ＳＴＢの立ち下がりエッジのタイミング、例えば図６に示す時点ｔ５にて、図５に示すスイッチＳＷ１〜ＳＷ３のうちのＳＷ２のみをオン状態に設定させる出力電圧選択信号ＯＳＥを出力部１３５に供給する。これにより、出力部１３５の出力回路ＯＴ1〜ＯＴnは、図６に示すように、オフセット電圧ＶＯＦ２を有する画素駆動電圧Ｇ1〜Ｇnを表示デバイス２０のデータラインＤＴ1〜ＤＴnに印加する（補正ステップＣＣ２）。補正ステップＣＣ２により、画素セル２００の各々に形成されている駆動トランジスタとしてのトランジスタＱ２の移動度が補正される。尚、出力設定情報Ｓ１〜Ｓ３のうちのＳ１及びＳ３が論理レベル１、Ｓ２が論理レベル０に設定されている場合には、出力制御部１４０は、出力設定情報Ｓ１〜Ｓ３の更新後の最初の出力タイミング信号ＳＴＢの立ち下がりエッジのタイミングで、スイッチＳＷ２のみをオン状態に設定させる出力電圧選択信号ＯＳＥを出力部１３５に供給する。よって、この際、オフセット電圧ＶＯＦ２を有する画素駆動電圧Ｇ1〜Ｇnが、出力設定情報Ｓ１〜Ｓ３の更新後の最初の出力タイミング信号ＳＴＢの立ち下がりエッジのタイミングで表示デバイス２０のデータラインＤＴ1〜ＤＴnに印加される。
【００６１】
出力制御部１４０は、補正ステップＣＣ２の実行期間中に、図６に示すように、出力設定情報Ｓ１〜Ｓ３の内容を変更、つまり出力設定情報Ｓ１を論理レベル１から論理レベル０に変更する。すなわち、上記した基本出力シーケンスに従った動作を継続させる設定に切り替えるのである。よって、出力制御部１４０は、この論理レベル１から論理レベル０への出力設定情報Ｓ１の更新直後の最初の出力タイミング信号ＳＴＢの立ち下がりエッジのタイミング、例えば図６の時点ｔ６にて、図５に示すスイッチＳＷ１〜ＳＷ３のうちのＳＷ３のみをオン状態に設定させる出力電圧選択信号ＯＳＥを出力部１３５に供給する。これにより、画素データ信号群ＨＤ３に基づく階調電圧Ｖ1〜Ｖnを有する画素駆動電圧Ｇ1〜Ｇnが、表示デバイス２０のデータラインＤＴ1〜ＤＴnに印加される（表示駆動ステップＤＣ１）。表示駆動ステップＤＣ１により、１水平走査期間の１／２の期間に亘り、第３の水平走査ラインに対応した階調電圧Ｖ1〜Ｖnを有する画素駆動電圧Ｇ1〜Ｇnが表示デバイス２０に印加される。
【００６２】
そして、かかる出力設定情報Ｓ１〜Ｓ３の更新直後の第２番目の出力タイミング信号ＳＴＢの立ち下がりエッジのタイミング、例えば図６の時点ｔ７で、画素データ信号群ＨＤ４に基づく階調電圧Ｖ1〜Ｖnを有する画素駆動電圧Ｇ1〜Ｇnが、表示デバイス２０のデータラインＤＴ1〜ＤＴnに印加される（表示駆動ステップＤＣ２）。表示駆動ステップＤＣ２により、１水平走査期間の１／２の期間に亘り、第４の水平走査ラインに対応した階調電圧Ｖ1〜Ｖnを有する画素駆動電圧Ｇ1〜Ｇnが表示デバイス２０に印加される。
【００６３】
つまり、図６に示す時点ｔ５の直後に、出力設定情報Ｓ１の内容を基本出力シーケンスに従った動作を継続させる設定（論理レベル０）に切り替えることにより、上記した補正ステップＣＣ２に引き続き、表示駆動ステップＤＣ１及びＤＣ２を順に実施するという、基本出力シーケンスに従った出力動作が継続されるのである。
【００６４】
このように、図６に示される動作では、データドライバ１３は、２水平走査期間（２Ｈ）毎に、その２水平走査期間内において１度だけ、駆動トランジスタの閾値電圧及び移動度を補正する為のオフセット電圧ＶＯＦ１及びＶＯＦ２を順次、表示デバイス２０に印加する（ＣＣ１、ＣＣ２）。更に、この２水平走査期間内において、データドライバ１３は、映像信号に基づく１水平走査ライン分の階調電圧Ｖ1〜Ｖnを表示デバイス２０に印加し（ＤＣ１）、引き続き次の１水平走査ライン分の階調電圧Ｖ1〜Ｖnを表示デバイス２０に印加する（ＤＣ２）。つまり、駆動トランジスタの閾値電圧及び移動度の補正処理（ＣＣ１、ＣＣ２）の後、１水平走査ライン分の画像を表示する駆動（ＤＣ１）、及び次の１水平走査ライン分の画像を表示する駆動（ＤＣ２）を連続して実行するのである。
【００６５】
よって、表示デバイス２０に形成されている駆動トランジスタ（Ｑ２）の閾値電圧及び移動度の補正処理が２水平走査期間（２Ｈ）毎に１度だけ実施されるので、かかる補正処理を１水平走査期間毎に実行する場合に比して、上記した補正処理（ＣＣ１、ＣＣ２）及び画像の表示駆動（ＤＣ１、ＤＣ２）に費やされる期間を長くすることが可能となる。
【００６６】
従って、図３に示されるデータドライバ１３によれば、表示デバイス２０が高解像度化しても、駆動トランジスタの特性バラツキを抑えて、高画質及び高輝度な画像を得ることが可能となる。
【００６７】
また、図３に示されるデータドライバ１３では、コンフィグレジスタＣＦＧに記憶されている内容（Ｓ１〜Ｓ３）を１水平走査期間毎に変更できるようにしている。これにより、１水平走査ライン毎に、その１水平走査ラインに対してオフセット電圧ＶＯＦ１の印加を行うか否かの設定、並びにオフセット電圧ＶＯＦ２の印加を行うか否かの設定を行うことが可能となる。更に、当該データドライバ１３においては、オフセット電圧（ＶＯＦ１、ＶＯＦ２）及び階調電圧（Ｖ1〜Ｖn）の出力タイミングを、出力タイミング信号ＳＴＢによって外部から任意に設定することができる。
【００６８】
よって、データドライバ１３は、各種の特性及び解像度を有する表示デバイス２０に対応可能となる。
【００６９】
尚、図６に示す一例では、２水平走査期間（２Ｈ）毎に１度だけ、駆動トランジスタの閾値電圧及び移動度を補正する補正処理（ＣＣ１、ＣＣ２）を実行しているが、図７に示すように、３水平走査期間（３Ｈ）毎に１度、当該補正ステップＣＣ１及びＣＣ２を実行するようにしても良い。つまり、図７に示すように、３水平走査期間毎に、補正ステップＣＣ１、ＣＣ２、表示駆動ステップＤＣ１、ＤＣ２及びＤＣ３を順に実行するという基本出力シーケンスに従った出力動作を行うのである。尚、図７は、図６に示される一例と同様に、第１〜第５の水平走査ラインに夫々対応しており且つ夫々が画素データ信号Ａ1〜Ａｎからなる画素データ信号群ＨＤ１〜ＨＤ５が、１水平走査期間（１Ｈ）毎に順次、第１データラッチ部１３１から出力された際に為される制御動作の一例を示すタイムチャートである。
【００７０】
図７に示す一例では、出力制御部１４０は、３水平走査期間（３Ｈ）毎に、補正ステップＣＣ１、ＣＣ２、表示駆動ステップＤＣ１、ＤＣ２、及びＤＣ３を順に実行するという基本出力シーケンスを開始させる場合には、夫々が論理レベル１を示す出力設定情報Ｓ１〜Ｓ３をコンフィグレジスタＣＦＧに上書きする（第１出力設定）。また、出力制御部１４０は、当該基本出力シーケンスに従った動作を継続させるときには、論理レベル０を示す出力設定情報Ｓ１をコンフィグレジスタＣＦＧに上書きする（第２出力設定）。尚、当該第２出力設定では、出力設定情報Ｓ２及びＳ３は論理レベル０及び１のいずれであっても良い（図７では、”Ｘ”と表す）。
【００７１】
また、出力制御部１４０は、図７に示すように、出力タイミング信号ＳＴＢの立ち下がりエッジのタイミングに同期させて、３水平走査期間（３Ｈ）毎に、その３水平走査期間内において論理レベル１、０、１、１、１、０へと遷移するラッチ選択信号ＳＥＬ０と、ラッチ選択信号ＳＥＬ０の位相を反転させたラッチ選択信号ＳＥＬ１と、を生成する。出力制御部１４０は、ラッチ選択信号ＳＥＬ０及びＳＥＬ１を第２データラッチ部１３２に供給する。この際、第２データラッチ部１３２は、当該ラッチ選択信号ＳＥＬ０及びＳＥＬ１により、以下のように、第１〜第５の水平走査ラインに夫々対応した画素データ信号群ＨＤ１〜ＨＤ５を順次取り込み、夫々を画素データ信号Ｂ1〜Ｂｎとしてレベルシフト部１３３に供給する。
【００７２】
すなわち，先ず、第２データラッチ部１３２は、図４に示すラッチ回路ＬＣＣ1〜ＬＣＣn各々のラッチＬＴａにて、画素データ信号群ＨＤ１を取り込んで保持する。引き続き、第２データラッチ部１３２は、ラッチ回路ＬＣＣ1〜ＬＣＣn各々のラッチＬＴｂにて、画素データ信号群ＨＤ２を取り込んで保持させる。尚、この間、第２データラッチ部１３２は、ラッチＬＴａに保持されている画素データ信号群ＨＤ１を画素データ信号Ｂ1〜Ｂｎとしてレベルシフト部１３３に供給する。引き続き、第２データラッチ部１３２は、ラッチ回路ＬＣＣ1〜ＬＣＣn各々のラッチＬＴａにて、画素データ信号群ＨＤ３を取り込んで保持させる。尚、この間、第２データラッチ部１３２は、ラッチＬＴｂに保持されている画素データ信号群ＨＤ２を画素データ信号Ｂ1〜Ｂｎとしてレベルシフト部１３３に供給する。引き続き、第２データラッチ部１３２は、ラッチ回路ＬＣＣ1〜ＬＣＣn各々のラッチＬＴｂにて、画素データ信号群ＨＤ４を取り込んで保持させる。尚、この間、第２データラッチ部１３２は、ラッチＬＴａに保持されている画素データ信号群ＨＤ３を画素データ信号Ｂ1〜Ｂｎとしてレベルシフト部１３３に供給する。引き続き、第２データラッチ部１３２は、ラッチ回路ＬＣＣ1〜ＬＣＣn各々のラッチＬＴａにて、画素データ信号群ＨＤ５を取り込んで保持させる。尚、この間、第２データラッチ部１３２は、ラッチＬＴｂに保持されている画素データ信号群ＨＤ４を画素データ信号Ｂ1〜Ｂｎとしてレベルシフト部１３３に供給する。
【００７３】
要するに、第２データラッチ部１３２は、１水平走査ライン分の画素データ信号群をラッチＬＴａ及びＬＴｂのうちの一方に保持させている間に、ラッチＬＴａ及びＬＴｂのうちの他方に保持されている画素データ信号群を画素データ信号Ｂ1〜Ｂｎとしてレベルシフト部１３３に供給するのである。
【００７４】
更に、出力制御部１４０は、図７に示すように、出力設定情報Ｓ１〜Ｓ３が全て論理レベル１を示す場合には、出力設定情報Ｓ１〜Ｓ３の更新後の最初の出力タイミング信号ＳＴＢの立ち下がりエッジのタイミングで、図５に示すスイッチＳＷ１〜ＳＷ３のうちのＳＷ１のみをオン状態に設定させる出力電圧選択信号ＯＳＥを出力部１３５に供給する。これにより、出力部１３５の出力回路ＯＴ1〜ＯＴnは、例えば図７の時点ｔ０において、オフセット電圧ＶＯＦ１を有する画素駆動電圧Ｇ1〜Ｇnを表示デバイス２０のデータラインＤＴ1〜ＤＴnに印加する（補正ステップＣＣ１）。補正ステップＣＣ１により、画素セル２００の各々に形成されている駆動トランジスタとしてのトランジスタＱ２の閾値電圧が補正される。
【００７５】
そして、出力制御部１４０は、出力設定情報Ｓ１〜Ｓ３の更新直後から第２番目の出力タイミング信号ＳＴＢの立ち下がりエッジのタイミング、例えば図７に示す時点ｔ１にて、図５に示すスイッチＳＷ１〜ＳＷ３のうちのＳＷ２のみをオン状態に設定させる出力電圧選択信号ＯＳＥを出力部１３５に供給する。これにより、出力部１３５の出力回路ＯＴ1〜ＯＴnは、図７に示す時点ｔ１において、オフセット電圧ＶＯＦ２を有する画素駆動電圧Ｇ1〜Ｇnを表示デバイス２０のデータラインＤＴ1〜ＤＴnに印加する（補正ステップＣＣ２）。補正ステップＣＣ２により、画素セル２００の各々に形成されている駆動トランジスタとしてのトランジスタＱ２の移動度が補正される。
【００７６】
出力制御部１４０は、補正ステップＣＣ２の実行期間中に、図７に示すように、出力設定情報Ｓ１〜Ｓ３の内容を変更、つまり出力設定情報Ｓ１を論理レベル１から論理レベル０に変更する。すなわち、上記した基本出力シーケンスに従った動作を継続させる設定に切り替えるのである。よって、出力制御部１４０は、この論理レベル１から論理レベル０への出力設定情報Ｓ１の更新直後の最初の出力タイミング信号ＳＴＢの立ち下がりエッジのタイミング、例えば図７の時点ｔ２にて、図５に示すスイッチＳＷ１〜ＳＷ３のうちのＳＷ３のみをオン状態に設定させる出力電圧選択信号ＯＳＥを出力部１３５に供給する。これにより、図７の時点ｔ２にて、画素データ信号群ＨＤ１に基づく階調電圧Ｖ1〜Ｖnを有する画素駆動電圧Ｇ1〜Ｇnが、表示デバイス２０のデータラインＤＴ1〜ＤＴnに印加される（表示駆動ステップＤＣ１）。表示駆動ステップＤＣ１により、第１の水平走査ラインに対応した階調電圧Ｖ1〜Ｖnを有する画素駆動電圧Ｇ1〜Ｇnが表示デバイス２０に印加される。
【００７７】
尚、図７に示す一例では、出力制御部１４０は、１水平走査期間に亘り出力設定情報Ｓ１を論理レベル０の状態とし、引き続きその状態を次の１水平走査期間に亘り継続させている。よって、出力制御部１４０は、出力設定情報Ｓ１の状態が継続開始された時点の直後の最初の出力タイミング信号ＳＴＢの立ち下がりエッジのタイミング、例えば図７の時点ｔ３で、画素データ信号群ＨＤ２に基づく階調電圧Ｖ1〜Ｖnを有する画素駆動電圧Ｇ1〜Ｇnを、表示デバイス２０のデータラインＤＴ1〜ＤＴnに印加させる（表示駆動ステップＤＣ２）。表示駆動ステップＤＣ２により、第２の水平走査ラインに対応した階調電圧Ｖ1〜Ｖnを有する画素駆動電圧Ｇ1〜Ｇnが表示デバイス２０に印加される。
【００７８】
そして、出力制御部１４０は、出力設定情報Ｓ１の状態が継続開始された時点の直後から第２番目の出力タイミング信号ＳＴＢの立ち下がりエッジのタイミング、例えば図７に示す時点ｔ４にて、画素データ信号群ＨＤ３に基づく階調電圧Ｖ1〜Ｖnを有する画素駆動電圧Ｇ1〜Ｇnを、表示デバイス２０のデータラインＤＴ1〜ＤＴnに印加させる（表示駆動ステップＤＣ３）。表示駆動ステップＤＣ３により、第３の水平走査ラインに対応した階調電圧Ｖ1〜Ｖnを有する画素駆動電圧Ｇ1〜Ｇnが表示デバイス２０に印加される。
【００７９】
つまり、図７に示す時点ｔ４の直後に、出力設定情報Ｓ１の内容を基本出力シーケンスに従った動作を継続させる設定（論理レベル０）に切り替えることにより、上記した補正ステップＣＣ２に引き続き、表示駆動ステップＤＣ１〜ＤＣ３を順に実施するという、基本出力シーケンスに従った出力動作が継続されるのである。
【００８０】
このように、図７に示される実施例では、データドライバ１３は、３水平走査期間（３Ｈ）毎に、その３水平走査期間内において１度だけ、駆動トランジスタの閾値電圧及び移動度を補正する為のオフセット電圧ＶＯＦ１及びＶＯＦ２を順次、表示デバイス２０に印加する（ＣＣ１、ＣＣ２）。また、この３水平走査期間内において、データドライバ１３は、映像信号に基づく１水平走査ライン分の階調電圧Ｖ1〜Ｖnを表示デバイス２０に印加し（ＤＣ１）、引き続き次の１水平走査ライン分の階調電圧Ｖ1〜Ｖnを表示デバイス２０に印加し（ＤＣ２）、更にその次の１水平走査ライン分の階調電圧Ｖ1〜Ｖnを表示デバイス２０に印加する（ＤＣ３）。つまり、駆動トランジスタの閾値電圧及び移動度の補正処理（ＣＣ１、ＣＣ２）の後、１水平走査ライン分の画像を表示する駆動（ＤＣ１）、及び次の１水平走査ライン分の画像を表示する駆動（ＤＣ２）及びその次の１水平走査ライン分の画像を表示する駆動（ＤＣ３）を連続して実行するのである。
【００８１】
よって、表示デバイス２０に形成されている駆動トランジスタ（Ｑ２）の閾値電圧及び移動度の補正処理が３水平走査期間（３Ｈ）毎に１度だけ実施される。従って、かかる補正処理を１水平走査期間毎、或いは図６に示すように２水平走査期間毎に実行する場合に比して、上記した補正処理（ＣＣ１、ＣＣ２）及び画像の表示駆動（ＤＣ１、ＤＣ２、ＤＣ３）に費やされる期間を長くすることが可能となる。
【００８２】
ここで、上記した実施例では、データドライバ１３の外部から出力タイミング信号ＳＴＢを供給するようにしているが、当該出力タイミング信号ＳＴＢをデータドライバ１３内部で生成するようにしても良い。この際、出力タイミング信号ＳＴＢを生成する内部回路（図示せぬ）としては、内部レジスタの設定で任意の波形及び周波数を有する出力タイミング信号ＳＴＢを生成可能なものを採用するのが好ましい。
【００８３】
また、上記実施例では、２又は３水平走査期間内において、駆動トランジスタの補正処理（ＣＣ１、ＣＣ２）を１度だけ実施するようにしているが、４水平走査期間以上の期間内で、駆動トランジスタの補正処理を１度だけ実施するようにしても良い。なお、同時補正する水平走査本数を増やす場合、図４に示すラッチ回路ＬＣＣ1〜ＬＣＣn内のラッチＬＴａ、ＬＴｂへの書込み、読み出しの選択切り替えタイミングが厳しくなる。その為、ラッチ回路ＬＣＣ1〜ＬＣＣn各々内に設けるラッチの個数を３個以上とし、１水平走査期間毎に画素データ信号群を保持するラッチを切り替える構成としても良い。
【００８４】
また、上記実施例では、オフセット電圧（ＶＯＦ１、ＶＯＦ２）をデータラインを介して駆動トランジスタＱ２に印加することにより、閾値電圧及び移動度の補正処理を順次実施しているが、いずれか一方だけを実施しても良い。また、駆動トランジスタの特性として、閾値電圧や移動度以外の他の特性を補正する補正電圧をデータラインに印加するようにしても良い。
【００８５】
要するに、データドライバ１３は、複数の水平走査ライン（ＤＳ1〜ＤＳm、ＷＳ1〜ＷＳm）と複数のデータライン（ＤＴ1〜ＤＴn）との各交叉部に、発光素子（ＬＤ）及び発光素子に駆動電流を供給する駆動トランジスタ（Ｑ２）を含む画素セル（２００）が形成されている表示デバイス（２０）を映像信号に応じて駆動するにあたり、以下のデータラッチ部、階調電圧変換部及び出力部を備えたものであれば良いのである。
【００８６】
つまり、データラッチ部（１３２）は、映像信号に基づく各画素の輝度レベルを表す画素データ片（Ａ1〜Ａn）を保持する。階調電圧変換部（１３４）は、データラッチ部で保持された画素データ片に対応した階調電圧（Ｖ1〜Ｖn）を生成する。出力部（１３５）は、Ｎ（Ｎは２以上の整数）水平走査期間毎に、駆動トランジスタの特性を補正する補正電圧（ＶＯＦ１、ＶＯＦ２）を複数のデータラインに供給する処理（ＣＣ１、ＣＣ２）と、Ｎ個の水平走査ラインの各々に対応した階調電圧を１水平走査ライン分毎に順次、複数のデータラインに供給する処理（ＤＣ１、ＤＣ２、ＤＣ３）とを１度だけ実行する。
【符号の説明】
【００８７】
１３            データドライバ
２０            表示デバイス
１３２          第２データラッチ部
１３５          出力部
１４０          出力制御部
ＣＦＧ          コンフィグレジスタ
ＬＤ            ＥＬ素子
Ｑ２            トランジスタ
【図１】
0006731238.tif 000002
【図２】
0006731238.tif 000003
【図３】
0006731238.tif 000004
【図４】
0006731238.tif 000005
【図５】
0006731238.tif 000006
【図６】
0006731238.tif 000007
【図７】
0006731238.tif 000008