(57)【特許請求の範囲】
【請求項１】
光電変換部と、該光電変換部の電荷を転送する第１の転送トランジスタと、該第１の転送トランジスタにより前記電荷が転送される電荷蓄積部と、該電荷蓄積部に蓄積された電荷を転送する第２の転送トランジスタと、該第２の転送トランジスタにより前記電荷が転送されるフローティングディフュージョンと、を有する画素が行列状に複数配置された撮像領域を有する固体撮像装置であって、
前記光電変換部と、前記電荷蓄積部と、前記フローティングディフュージョンとを有するアクティブ領域と、
前記アクティブ領域を画定する絶縁体からなる素子分離領域と、を有し、
平面視における所定の方向において、前記第１の転送トランジスタのゲート下における前記電荷蓄積部側の前記アクティブ領域の幅が、前記第１の転送トランジスタのゲート下における前記光電変換部側の前記アクティブ領域の幅よりも大きく、
平面視における前記所定の方向において、前記光電変換部を有する前記アクティブ領域は、前記第１の転送トランジスタのゲート下における前記光電変換部側の前記アクティブ領域の幅よりも大きい幅を有することを特徴とする固体撮像装置。
【請求項２】
前記第１の転送トランジスタをオンにした場合に、前記第１の転送トランジスタのゲート下の前記電荷に対するポテンシャルは、前記光電変換部側よりも前記電荷蓄積部側で低くなることを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
平面視において、前記アクティブ領域には、前記アクティブ領域と前記素子分離領域の境界部分に沿って延在するように第２導電型の半導体領域が配されており、
前記第２導電型はｐ型であることを特徴とする請求項１または２に記載の固体撮像装置。
【請求項４】
平面視において、前記第２の転送トランジスタ下における前記電荷蓄積部側の前記アクティブ領域の幅が、前記第２の転送トランジスタ下における前記フローティングディフュージョン側の前記アクティブ領域の幅よりも大きいことを特徴とする請求項１から３のいずれか１項に記載の固体撮像装置。
【請求項５】
前記第１の転送トランジスタのゲートは第１の端部を有し、
前記第２の転送トランジスタのゲートは、前記第１の端部と対向する第２の端部を有し、
平面視において、前記絶縁体が、前記第１の端部と前記第２の端部との間に設けられていることを特徴とする請求項１から４のいずれか１項に記載の固体撮像装置。
【請求項６】
第１導電型の第１半導体領域を有する光電変換部と、
前記光電変換部の電荷を転送する第１の転送トランジスタと、
第１導電型の第２半導体領域を有し、前記第１の転送トランジスタにより前記電荷が転送される電荷蓄積部と、
前記電荷蓄積部に蓄積された電荷を転送する第２の転送トランジスタと、
前記第２の転送トランジスタにより前記電荷が転送されるフローティングディフュージョンと、を有する固体撮像装置であって、
前記第１の転送トランジスタのゲート下における前記第１の転送トランジスタのチャネル幅方向断面において、前記光電変換部側では、前記第１半導体領域は第２導電型の第３半導体領域の間に配されており、
前記第１の転送トランジスタのゲート下における前記第１の転送トランジスタのチャネル幅方向断面において、前記電荷蓄積部側では、前記第２半導体領域は前記第２導電型の前記第３半導体領域の間に配されており、
前記第１の転送トランジスタのゲート下における前記第１の転送トランジスタのチャネル幅方向断面において、前記第３半導体領域の間に配されている前記第２半導体領域の幅は、前記第３半導体領域の間に配されている前記第１半導体領域の幅よりも大きく、平面視における前記第１の転送トランジスタのチャネル幅方向において、前記光電変換部が有する前記第１半導体領域は、前記第３半導体領域の間に配されている前記第１半導体領域の幅よりも大きい幅を有することを特徴とする固体撮像装置。
【請求項７】
前記光電変換部は、前記第１半導体領域の上面と接する第２導電型の半導体領域と、前記第１半導体領域の下面と接する第１導電型の半導体領域とを更に有することを特徴とする請求項６に記載の固体撮像装置。
【請求項８】
前記光電変換部は、前記第１半導体領域の上面と接する第２導電型の半導体領域と、前記第１半導体領域の下面と接する第２導電型の半導体領域とを更に有することを特徴とする請求項６に記載の固体撮像装置。
【請求項９】
前記電荷蓄積部は、前記第２半導体領域の上面と接する第２導電型の半導体領域と、前記第２半導体領域の下面と接する第２導電型の半導体領域とを有することを特徴とする請求項６から８のいずれか１項に記載の固体撮像装置。
【請求項１０】
前記第１の転送トランジスタのゲート下における前記第１の転送トランジスタのチャネル幅方向断面において、前記第２半導体領域は、前記第３半導体領域とは別の第２導電型の半導体領域の間に配されていることを特徴とする請求項８に記載の固体撮像装置。
【請求項１１】
第１導電型はｎ型であり、第２導電型はｐ型であることを特徴とする請求項６から１０のいずれか１項に記載の固体撮像装置。
【請求項１２】
前記光電変換部と、前記電荷蓄積部と、前記フローティングディフュージョンとを有するアクティブ領域と、
前記アクティブ領域を画定する絶縁体からなる素子分離領域と、を有し、
平面視において、前記第２の転送トランジスタ下における前記電荷蓄積部側の前記アクティブ領域の幅が、前記第２の転送トランジスタ下における前記フローティングディフュージョン側の前記アクティブ領域の幅よりも大きいことを特徴とする請求項６から１１のいずれか１項に記載の固体撮像装置。
【請求項１３】
第１導電型の第１半導体領域を有する光電変換部と、
前記光電変換部の電荷を転送する第１の転送トランジスタと、
第１導電型の第２半導体領域を有し、前記第１の転送トランジスタにより前記電荷が転送される電荷蓄積部と、
前記電荷蓄積部に蓄積された電荷を転送する第２の転送トランジスタと、
前記第２の転送トランジスタにより前記電荷が転送されるフローティングディフュージョンと、
前記光電変換部と、前記電荷蓄積部と、前記フローティングディフュージョンとを有するアクティブ領域と、
前記アクティブ領域を画定する絶縁体からなる素子分離領域と、を有する固体撮像装置であって、
前記第１の転送トランジスタのゲート下における前記第１の転送トランジスタのチャネル幅方向断面において、前記光電変換部側では、前記第１半導体領域は第２導電型の第３半導体領域の間に配され、
前記第１の転送トランジスタのゲート下における前記第１の転送トランジスタのチャネル幅方向断面において、前記電荷蓄積部側では、前記第２半導体領域は前記第２導電型の前記第３半導体領域の間に配されており、
前記第１の転送トランジスタのゲート下における前記第１の転送トランジスタのチャネル幅方向断面において、前記光電変換部側では、前記第１半導体領域と前記第３半導体領域との間には第１導電型の第４半導体領域が配され、
前記第１の転送トランジスタのゲート下における前記第１の転送トランジスタのチャネル幅方向断面において、前記電荷蓄積部側では、前記第２半導体領域と前記第３半導体領域との間には第１導電型の第５半導体領域が配されており、
前記第１の転送トランジスタのゲート下における前記第１の転送トランジスタのチャネル幅方向断面において、前記第２半導体領域と前記第５半導体領域の幅の合計は前記第１半導体領域と前記第４半導体領域の幅の合計よりも大きいことを特徴とする固体撮像装置。
【請求項１４】
平面視において、前記第２の転送トランジスタ下における前記電荷蓄積部側の前記アクティブ領域の幅が、前記第２の転送トランジスタ下における前記フローティングディフュージョン側の前記アクティブ領域の幅よりも大きいことを特徴とする請求項１３に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置に関する。
【背景技術】
【０００２】
光電変換部を含む画素が行及び列方向に複数配置されたＣＭＯＳイメージセンサにおいて、全画素で同時に露光開始と露光終了を電子的に制御する構成が提案されている（グローバル電子シャッタ）。
【０００３】
グローバル電子シャッタの機能を実現する構成として、特許文献１には、画素内に光電変換部及びフローティングディフュージョンとは別に電荷蓄積部を有する例が開示されている。この構成によれば、光電変換部から電荷蓄積部に電荷が転送され、電荷蓄積部からフローティングディフュージョンへ電荷が転送される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８―１０３６４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に記載の構成では、光電変換部と電荷蓄積部との電位差が小さい場合、光電変換部から電荷蓄積部へ電荷を転送する際に、転送トランジタのゲート下に存在する電子の一部が電荷蓄積部へ転送されずに光電変換部に戻る可能性がある。このため、光電変換部から電荷蓄積部への電荷転送効率が低くなる。
【０００６】
そこで、本発明では、光電変換部から電荷蓄積部へ電荷を転送する場合において、電荷転送効率を向上させることが可能な新規な固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本願発明に係る固体撮像装置は、光電変換部と、該光電変換部の電荷を転送する第１の転送トランジスタと、該第１の転送トランジスタにより前記電荷が転送される電荷蓄積部と、該電荷蓄積部に蓄積された電荷を転送する第２の転送トランジスタと、該第２の転送トランジスタにより前記電荷が転送されるフローティングディフュージョンと、を有する画素が行列状に複数配置された撮像領域を有する固体撮像装置であって、前記光電変換部と、前記電荷蓄積部と、前記フローティングディフュージョンとを有するアクティブ領域と、前記アクティブ領域を画定する絶縁体からなる素子分離領域と、を有し、平面視において、前記第１の転送トランジスタのゲート下における前記電荷蓄積部側の前記アクティブ領域の幅が、前記第１の転送トランジスタのゲート下における前記光電変換部側の前記アクティブ領域の幅よりも大きいことを特徴とする。
【発明の効果】
【０００８】
本発明によれば、光電変換部から電荷蓄積部へ電荷を転送する場合において、電荷転送効率を向上させることが可能な新規な固体撮像装置を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】実施形態１における画素平面図と断面図
【図２】実施形態１における断面ポテンシャル図
【図３】実施形態１における断面図
【図４】実施形態２における画素平面図と断面図
【図５】実施形態２における断面図
【図６】実施形態３における画素平面図
【図７】実施形態４における画素平面図と断面図
【図８】実施形態４における画素平面図
【図９】実施形態４における断面ポテンシャル図
【図１０】実施形態５における画素平面図と断面図
【図１１】素子構造と該素子構造に対応するポテンシャルを説明する図
【発明を実施するための形態】
【００１０】
（実施形態１）
本発明の実施形態１について、図１から図３を用いて説明する。以下では、信号電荷として電子を用いる構成を例示するが、信号電荷として正孔を用いることも可能である。信号電荷として電子を用いる場合には、第１導電型がｎ型、第２導電型がｐ型である。ホールを信号電荷として用いる場合には、信号電荷が電子の場合に対して各半導体領域の導電型を逆の導電型にすればよい。
【００１１】
本実施形態を説明するにあたり、「半導体基板表面」とは、画素を構成する半導体領域が形成されている側の半導体基板の主表面のことを表す。また、「半導体基板」とは、材料基板だけでなく、複数の半導体領域が形成された部材をも含む概念である。さらに、半導体基板の主表面側の方向を「上」または「上部」、半導体基板の主表面側とは逆の裏面側の方向を「下」または「下部」と表現して、所定の領域や部材についての相対的な位置関係を特定することもある。
【００１２】
図１（Ａ）は固体撮像装置の撮像領域に行列状に複数配置されている画素を平面視した図（平面図）である。図１（Ｂ）および図１（Ｃ）は、それぞれ図１（Ａ）のＢ−Ｂ’断面図とＣ−Ｃ’断面図である。図２は図１（Ａ）のＡ−Ａ’断面のポテンシャル図、図３は図１（Ａ）のＡ−Ａ’断面図である。
【００１３】
図１（Ａ）において、画素Ｐ１には、光電変換部２、光電変換部２から電荷の転送を行う第１の転送トランジスタ（符号８は第１の転送トランジスタのゲートを示す。）、第１の転送トランジスタにより転送された電荷を蓄積する電荷蓄積部４が設けられている。また、画素Ｐ１には、電荷蓄積部４から電荷を転送する第２の転送トランジスタ（符号９は第２の転送トランジスタのゲートを示す。）、第２の転送トランジスタにより転送された電荷を蓄積するフローティングディフュージョン６（以下、「ＦＤ」ともいう。）が設けられている。また、画素Ｐ１には、光電変換部２から電荷を排出するオーバーフロードレイン７（以下、「ＯＦＤ」ともいう。）とＯＦＤに電荷を転送するオーバーフロートランジスタが設けられている（符号１０はオーバーフロートランジスタのゲートを示す。）。さらに、画素Ｐ１には、ＦＤ６と接続されるリセットトランジスタ（符号１１はリセットトランジスタのゲートを示す。）、ＦＤ６とゲート１２がメタル配線で接続されたソースフォロワトランジスタ（符号１２はソースフォロアトランジスタのゲートを示す。）が設けられている。加えて、行選択トランジスタ（符号１３は行選択トランジスタを示す。）、信号出力部１４が設けられている。
【００１４】
光電変換部２、電荷蓄積部４、ＦＤ６等からなるアクティブ領域１は、絶縁体からなる素子分離領域１７によってその範囲が画定されている。素子分離領域１７は、ＳＴＩ（Ｓｈａｌｌｏｗ  ｔｒｅｎｃｈ  ｉｓｏｌａｔｉｏｎ）またはＬＯＣＯＳ（Ｌｏｃａｌ  ｏｘｉｄａｔｉｏｎ  ｏｆ  ｓｉｌｉｃｏｎ）などにより構成される。
【００１５】
アクティブ領域１の素子分離領域１７側にはｐ型領域１５が設けられており、第１の転送トランジスタのゲート８の下において、電荷蓄積部側のアクティブ領域１の幅が、光電変換部側のアクティブ領域１の幅よりも大きくなるように構成されている。
【００１６】
次に図３を用いて、図１（Ａ）のＡ−Ａ’断面図を説明する。本実施形態では、光電変換部２、電荷蓄積部４、ＦＤ６、ＯＦＤ７が、ｐ型ウエル２２の内部に配されている。ｐ型ウエル２２は、イオン注入またはエピタキシャル成長によって、ｎ型基板２１の一主面に形成される。ｐ型ウエル２２が配されたｎ型基板２１の代わりに、ｐ型基板を用いてもよい。
【００１７】
また、光電変換部２から電荷蓄積部４に電荷を転送する第１の転送トランジスタのゲート８、電荷蓄積部４からＦＤ６に電荷を転送する第２の転送トランジスタのゲート９が半導体基板表面に設けられている。また、光電変換部２からＯＦＤ７に電荷を転送するオーバーフロートランジスタのゲート１０が、半導体基板表面に設けられている。
【００１８】
本実施形態では、光電変換部２は、ｎ型領域３、ｎ型領域３０、ｐ型ウエル２２、ｐ型領域２４で構成されている。
【００１９】
ｎ型領域３はｎ型領域３０の内部に配されており、ｎ型領域３の下面はｎ型領域３０と接している。ｎ型領域３の不純物濃度はｎ型領域３０の不純物濃度よりも高い。ｎ型領域３０は、ｎ型領域３０の下部に配されたｐ型ウエル２２とｐｎ接合を構成している。ｎ型領域３の半導体基板表面側にはｐ型領域２４が設けられており、ｎ型領域３の上面はｐ型領域２４に接している。ｐ型領域２４をｎ型領域３の上に設けることによってｐｎ接合が構成されている。これにより、いわゆる埋め込み型のフォトダイオードが構成されており、基板の表面に形成される酸化膜（不図示）との界面構造に起因する暗電流を低減している。
【００２０】
本実施形態では、電荷蓄積部４は、ｎ型領域５、ｐ型領域２５、ｐ型領域２６で構成されている。
【００２１】
ｎ型領域５の上にはｐ型領域２５が設けられている。ｎ型領域５の下には、ｐ型ウエル２２よりも不純物濃度の高いｐ型領域２６が設けられている。ｐ型領域２６はｎ型領域５とｐｎ接合を構成している。電荷蓄積部４からＦＤ６に電荷を転送する場合には、ｎ型領域５には逆バイアスが供給され、ｎ型領域５が空乏化される。ｎ型領域５が空乏化されるときには、ｐ型領域２６にも空乏層が広がることになるが、この空乏層の広がり量はｐ型領域２６の不純物濃度に応じて変化する。ｐ型領域２６の不純物濃度はｐ型ウエル２２の不純物濃度よりも高いことから、ｐ型ウエル２２のみを設ける場合に比較して、ｐ型領域への空乏層の広がりを抑制することが可能となり、空乏化するための電圧を低くすることができる。
【００２２】
電荷蓄積部４、第１の転送トランジスタのゲート８、第２の転送トランジスタのゲート９の上には遮光部材２０が設けられている。
【００２３】
第１の転送トランジスタのゲート８の下部に示した符号４０はチャネル領域であり、導通時に光電変換部２から電荷蓄積部４への電荷転送部となる。素子分離領域１７の下にはチャネルストップとして機能するｐ型領域１５が設けられている。ｐ型領域１５はｐ型ウエル２２とは異なる工程で形成される。ＦＤ６およびＯＦＤ７にはプラグ２７が接続されている。
【００２４】
図１（Ｂ）は図１（Ａ）のＢ−Ｂ’断面図であり、ｎ型領域３が形成されている側の面（矢印方向から見た面）を図示したものである。
【００２５】
図１（Ｂ）では、ｎ型領域３０の上に、ｎ型領域３０よりも不純物濃度が高いｎ型領域３（第１半導体領域）が設けられている。また、アクティブ領域１の素子分離領域側には、アクティブ領域１と素子分離領域１７との境界部分に沿って延在するように、ｐ型領域１５（第３半導体領域）が形成されている。その上には、ゲート酸化膜（不図示）を介して、第１の転送トランジスタのゲート８が設けられている。ｐ型領域２４はゲート８の下に存在する場合もありうるが、本図面では省略している。
【００２６】
図１（Ｃ）は図１（Ａ）のＣ−Ｃ’断面図であり、ｎ型領域５が形成されている側の面（矢印方向から見た面）を図示したものである。
【００２７】
図１（Ｃ）では、ｐ型領域２６の上にｎ型領域５（第２半導体領域）が設けられている。また、図１（Ｂ）と同様に、アクティブ領域１の素子分離領域１７側にはｐ型領域１５（第３半導体領域）が形成されている。
【００２８】
図１（Ｂ）と図１（Ｃ）を比較すると、符号３００の方向について、ｎ型領域３の幅は、ｎ型領域５の幅よりも狭い。ところで、一般的に、ＭＯＳトランジスタについて、チャネル領域の大きさを特定する際に、電荷の転送方向の長さをチャネル長といい、電荷の転送方向と直交する方向の長さをチャネル幅という。そのため、本実施形態において、図１（Ｂ）および（Ｃ）に表記した符号３００の方向は、第１の転送トランジスタのチャネル領域のチャネル幅方向に対応している。そこで、以降、符号３００方向を転送トランジスタのチャネル幅方向といい、図１（Ｂ）および（Ｃ）を第１の転送トランジスタのチャネル幅方向断面の図ということもある。
【００２９】
次に、第１の転送トランジスタのチャネル幅方向３００について、ｎ型領域３の幅とｎ型領域５の幅を変えた場合の効果について説明する。
【００３０】
まず、図１１を用いて、ｎ型ＭＯＳトランジスタのソースまたはドレインにおけるｎ型領域のポテンシャルについて説明する。
【００３１】
図１１（Ａ−１）から（Ｃ−１）はｎ型ＭＯＳトランジスタのチャネル幅方向の断面図であり、ｎ型ＭＯＳトランジスタのソースまたはドレインについて、チャネル領域からソースに向かう方向またはチャネル領域からドレインに向かう方向から見たものである。
【００３２】
符号１０００はｎ型領域、符号１１００はｐ型領域１１００、符号１２００はチャネル幅方向をそれぞれ示したものである。チャネル幅方向１２００において、図１１（Ａ−１）に示したｎ型領域１０００の幅は（Ｂ−１）および（Ｃ−１）よりも十分広い。また、（Ｂ−１）に示したｎ型領域１０００は（Ｃ−１）に示したｎ型領域１０００の幅よりも短い。
【００３３】
また、図１１（Ａ−２）から（Ｃ−２）は、（Ａ−１）から（Ｃ−１）の構造に関して、トランジスタをオンにした場合のポテンシャル図である。電位の正方向を下方向としており、転送電荷が電子の場合、下方向の方がポテンシャルは低くなる。
【００３４】
ここで、図１１（Ａ）について説明すると、チャネル幅方向１２００について、ｎ型領域１０００はｐ型領域１１００と接しているため、チャネル幅方向において、ｎ型領域１０００はｐ型領域１１００のポテンシャルの影響を受ける。（Ａ−２）において、符号１２５０はポテンシャルを示し、符号１４００はポテンシャルの底の中央を示す。ｎ型領域１０００の幅を十分大きくすることができる場合には、ポテンシャルの底の中央１４００とｐ型領域１１００との距離を十分に確保することができるため、ポテンシャルの底の中央１４００はｐ型領域１２００のポテンシャルの影響を受けることが少ない。このため、トランジスタをオンにした場合、ポテンシャルの底の中央のポテンシャルは電子にとって十分に低い位置となる（符号１３００）。
【００３５】
一方、図１１（Ｂ−２）および（Ｃ−２）に示すように、チャネル幅方向のｎ領域１０００の幅が十分大きくない場合は、（Ａ−２）に示した場合よりも、ポテンシャルの底の中央１４００は、ｐ型領域１２００のポテンシャルの影響を受ける。そのため、トランジスタをオンにした場合、（Ｂ−２）と（Ｃ−２）のポテンシャルの底の中央１４００は十分に低くならない（符号１３１０、１３２０）。
【００３６】
この原理に従えば、ｎ型ＭＯＳトランジスタのチャネル幅方向断面において、ソースまたはドレインのｎ型領域が十分広くなっていれば、トランジスタをオンにした際に、電子に対してポテンシャルの底の中央を十分低い位置にすることができる。
【００３７】
また、ｎ型領域１０００の幅を十分大きくすることができない場合であっても、ｎ型領域１０００の大小関係によっては、ポテンシャルの底の中央の位置は変化する。すなわち、ｎ型領域１０００の幅が大きい図１１（Ｃ−２）のポテンシャルの底の中央１４００は、（Ｂ−２）のポテンシャルの底の中央１４００よりも低い位置となる。
【００３８】
図１（Ｂ）に示したα―α´線の素子構造は、左から、素子分離領域１７、ｐ型領域１５、ｎ型領域３０、ｎ型領域３、ｎ型領域３０、ｐ型領域１５となっている。そのため、図１（Ｂ）の構造と図１１（Ｂ−１）の構造とを対応づけると、図１１（Ｂ−１）のｎ型領域１０００は、図１（Ｂ）のｎ型領域３およびｎ型領域３０に相当する。また、図１１（Ｂ−１）のｐ型領域１１００は、図１（Ｂ）のｐ型領域１５に相当する。
【００３９】
ここで、図１（Ｂ）の構造は、第１の転送トランジスタのチャネル幅方向断面において、ｎ型領域３（第１半導体領域）が、ｐ型領域１５（第３半導体領域）の間に配されていると表現できる。また、ｐ型領域１５（第３半導体領域）とｎ型領域３（第１半導体領域）との間には、ｎ型領域３０が配されていると表現できる。
【００４０】
同様に、図１（Ｃ）に示したβ―β´線の素子構造についても、図１１（Ｃ−１）のｎ型領域１０００は、図１（Ｃ）のｎ型領域５に相当する。また、図１１（Ｃ−１）のｐ型領域１１００は、図１（Ｃ）のｐ型領域２２、２６およびｐ型領域１５に相当する。ここで、図１（Ｃ）の構造は、第１の転送トランジスタのチャネル幅方向断面において、ｎ型領域５（第２半導体領域）が、ｐ型領域１５（第３半導体領域）の間に配されていると表現できる。また、ｐ型領域１５（第３半導体領域）とｎ型領域５（第２半導体領域）との間には、ｐ型領域２２、２６が配されていると表現できる。
【００４１】
このように、本実施形態では、ｐ型領域１５（第３半導体領域）の間に配されているｎ型領域５（第２半導体領域）の幅は、ｐ型領域１５（第３半導体領域）の間に配されているｎ型領域３（第１半導体領域）の幅よりも大きい。
【００４２】
このため、第１の転送トランジスタをオンにした場合に、第１の転送トランジスタのゲート下における電子に対するポテンシャルは、光電変換部２側よりも電荷蓄積部４側の方が低くなる。また、第１の転送トランジスタのチャネルのポテンシャル構造もこれらのポテンシャルを連続的に接続したような構造となる。
【００４３】
図２は図１（Ａ）におけるＡ―Ａ’断面のポテンシャル図であり、図面の下方向は電位の正方向となっている。図２において、ＰＤは光電変換部２、ＭＥＭは電荷蓄積部４、ＦＤはフローティングディフュージョン６、ＯＦＤはオーバーフロードレイン７に相当する部分のポテンシャルを示している。
【００４４】
図２（Ａ）は、光電変換部２に電荷が蓄積されているときのポテンシャル図であり、第１の転送トランジスタのゲート８およびオーバーフロートランジスタのゲート１０はオフとなっている。本実施形態では上記のような構成を採用していることから、ゲート８の下については、光電変換部２側のポテンシャルよりも、電荷蓄積部４側のポテンシャルが低くなっている。
【００４５】
図２（Ｂ）は、第１の転送トランジスタのゲート８をオンにしたポテンシャル図である。第１の転送トランジスタのゲート８をオンにすることで第１の転送トランジスタのゲート８の下のポテンシャルを押し下げて光電変換部２から電荷蓄積部４に電荷が転送される。しかし、光電変換部２と電荷蓄積部４との電位差が小さいため、電荷の全てが電荷蓄積部４に転送されずに、多くの電荷は第１の転送トランジスタ８により押し下げられた第１の転送トランジスタ８のゲート下のポテンシャルに捕獲される。このとき、第１転送トランジスタのゲート下について、光電変換部２側ではポテンシャルが高く、電荷蓄積部４ではポテンシャルが低くなるようなポテンシャル構造となり、第１の転送トランジスタのゲート８のポテンシャル底部に電荷が捕獲されている。
【００４６】
図２（Ｃ）は、図２（Ｂ）の第１の転送トランジスタがオンからオフに切り替わる中間過程のポテンシャル図である。また、図２（Ｄ）は、第１の転送トランジスタのゲート８をオフにして、電荷蓄積部４に電荷が転送された状態のポテンシャル図である。第１転送トランジスタのゲート下について光電変換部２側ではポテンシャルが高く、電荷蓄積部４ではポテンシャルが低くなるようなポテンシャル構造となっている。このため、光電変換部２側よりも電荷蓄積部４側のポテンシャルが高い場合、または、ポテンシャル差がついていない場合に比べて、光電変換部２から電荷蓄積部４への電荷転送効率が向上する。
【００４７】
また、図１（Ｂ）のα―α´線における素子構造と、図１（Ｃ）のβ―β´線における素子構造とを比較すると、チャネル幅方向３００のアクティブ領域１の幅は、光電変換部２側よりも電荷蓄積部４側の方が広い。
【００４８】
図１（Ａ）のアクティブ領域１において、第１の転送トランジスタ下のｐ型領域１５の幅は、光電変換部２と電荷蓄積部４とで同程度となっている。このため、チャネル幅方向のアクティブ領域１の幅は、上記で説明したｎ型領域の幅の代理変数として用いることも可能である。
【００４９】
したがって、平面視において、第１の転送トランジスタ下における電荷蓄積部側のアクティブ領域の幅を、光電変換部側のアクティブ領域の幅よりも大きくすることにより、光電変換部から電荷蓄積部への電荷転送効率を向上させることができる。
【００５０】
（実施形態２）
図４および図５を用いて、実施形態２を説明する。本実施形態は、実施形態１と比較して、ｐ型領域１５が形成されていない点と、ｎ型領域３がｐ型領域２２の上に形成されている点が異なる。
【００５１】
図４（Ａ）は画素の平面図であり、図４（Ｂ）および（Ｃ）はそれぞれ図４（Ａ）におけるＢ―Ｂ’断面図とＣ―Ｃ’断面図である。また、図５は図４（Ａ）におけるＡ−Ａ’断面図である。実施形態１と同じ符号は同じ領域または部材を意味する。
【００５２】
図５において、光電変換部２は、ｎ型領域３の下部および周囲にｐ型ウエル２２が設けられており、ｎ型領域３の下面はｐ型ウエル２２と接している。これに対応して、図４（Ｂ）および（Ｃ）にも、ｎ型領域３およびｎ型領域５の下部にｐ型ウエル２２やｐ型領域２６が設けられていることが図示されている。
【００５３】
図４（Ｂ）に示したα―α´線における素子構造において、ｎ型領域はｎ型領域３であり、ｐ型領域はｐ型領域２２である。また、図４（Ｃ）に示したβ―β´線における素子構造において、ｎ型領域はｎ型領域５であり、ｐ型領域はｐ型領域２２、２６である。ここで、図４（Ｂ）および（Ｃ）の構造は、第１の転送トランジスタのチャネル幅方向断面において、ｎ型領域３（第１半導体領域）とｎ型領域５（第２半導体領域）が、ｐ型領域１５、２６（第３半導体領域）の間に配されていると表現できる。
【００５４】
本実施形態においては、第１の転送トランジスタの下における第１の転送トランジスタのチャネル幅方向断面において、電荷蓄積部のｎ型領域５（第２半導体領域）の幅が、光電変換部のｎ型領域３（第１半導体領域）の幅よりも広い。これにより、光電変換部から電荷蓄積部への電荷転送効率を向上させることができる。
【００５５】
また、図４（Ａ）のアクティブ領域１において、第１の転送トランジスタ下におけるｐ型領域２２の幅は、光電変換部側と電荷蓄積部側とで同程度である。そのため、チャネル幅方向３００におけるアクティブ領域１の幅はｎ型領域３およびｎ型領域５の幅の代理変数として用いることが可能である。したがって、平面視において、第１の転送トランジスタ下における電荷保持部側のアクティブ領域の幅を、光電変換部側のアクティブ領域の幅よりも大きくすることにより、光電変換部から電荷蓄積部への電荷転送効率を向上させることができる。
【００５６】
（実施形態３）
図６を用いて、実施形態３を説明する。本実施形態は、実施形態１と比較して、平面視において、第２転送トランジスタ下における電荷蓄積部側のアクティブ領域の幅が、フローティングディフュージョン側のアクティブ領域の幅よりも大きくなっている点が異なる。
【００５７】
本実施形態では光電変換部の電荷蓄積を電子で行うため、ＦＤ６側のｎ領域の幅を小さくすることによってＦＤ６の面積を小さくし、ＦＤ６の容量を小さくすることができる。ＦＤ６の容量が小さくなれば、周辺回路での信号増幅をある程度の範囲に抑えることができるため、ノイズ成分も低減することが可能になる。
【００５８】
電荷蓄積部４からＦＤ６の電荷転送において、通常ＦＤ６には電源電圧相当の電圧が印加されており電荷蓄積部４との電位差が大きい。そのため、光電変換部２から電荷蓄積部４へ電荷を転送する際に生じうる電荷転送効率に関する課題が、電荷蓄積部４からＦＤ６へ電荷を転送する際には相対的に生じにくい。そこで、本実施形態では、アクティブ領域の幅について、光電変換部２と電荷蓄積部４との関係と、電荷蓄積部４とＦＤ６との関係が逆になっており、ＦＤ側のアクティブ領域１の幅を電荷蓄積部側のアクティブ領域１の幅よりも小さくしている。
【００５９】
（実施形態４）
図７を用いて実施形態４を説明する。本実施形態は、実施形態１と比較して、ｎ型領域３とｎ型領域５の幅が同じである点において異なる。
【００６０】
図７（Ａ）は画素の平面図であり、図７（Ｂ）および（Ｃ）はそれぞれ図７（Ａ）におけるＢ―Ｂ’断面図とＣ―Ｃ’断面図である。
【００６１】
図７（Ｂ）に示したα―α´線における素子構造によれば、光電変換部２のｎ型領域はｎ型領域３およびｎ型領域３０であり、ｐ型領域はｐ型領域１５である。また、図７（Ｃ）に示したβ―β´線における素子構造によれば、ｎ型領域はｎ型領域５およびｎ型領域３５であり、ｐ型領域はｐ型領域１５である。
【００６２】
ここで、図７（Ｂ）および（Ｃ）の構造は、第１の転送トランジスタのチャネル幅方向断面において、ｎ型領域３（第１半導体領域）とｎ型領域５（第２半導体領域）が、ｐ型領域１５（第３半導体領域）の間に配されていると表現できる。また、ｐ型領域１５（第３半導体領域）とｎ型領域３（第１半導体領域）との間にはｎ型領域３０（第４半導体領域）が配されていると表現できる。さらに、ｐ型領域１５（第３半導体領域）とｎ型領域５（第２半導体領域）との間には、ｎ型領域３５（第５半導体領域）が配されていると表現できる。
【００６３】
本実施形態において、光電変換部側のｎ型領域３（第１半導体領域）とｎ型領域５（第２半導体領域）の幅は同じであるが、電荷蓄積部側のｎ型領域３５（第５半導体領域）の幅は光電変換部側のｎ型領域３０（第４半導体領域）の幅よりも大きい。このため、合計したｎ型領域の幅について、電荷蓄積部側の幅は光電変換部側の幅よりも大きくなることから、光電変換部から電荷蓄積部への電荷転送効率を向上させることができる。
【００６４】
また、本実施形態では、第１の転送トランジスタのチャネル幅方向断面において、ｐ型領域１５の幅は、光電変換部２と電荷蓄積部４とで同程度であり、アクティブ領域１の幅はｎ型領域の幅の代理変数として用いることが可能である。したがって、平面視において、第１の転送トランジスタのゲート下における電荷蓄積部側のアクティブ領域の幅が、光電変換部側のアクティブ領域の幅よりも大きくすることにより、光電変換部から電荷蓄積部への電荷転送効率を向上させることができる。
【００６５】
（実施形態５）
図８及び図９を用いて実施形態５を説明する。本実施形態は、実施形態１と比較して、アクティブ領域１の形状がテーパー状ではなく段差状に形成されている点が異なる。
【００６６】
図８は画素の平面図であり、図９は図８のＡ―Ａ’断面のポテンシャル模式図である。図８のＢ―Ｂ’断面図は、図１（Ｂ）と同様の構成となっている。また、図８のＣ―Ｃ’断面図は、図１（Ｃ）と同様の構成となっている。
【００６７】
図９に示すポテンシャル勾配は、実施形態１の図２に示すポテンシャル勾配とは異なるものの、光電変換部２側ではポテンシャルが高く、電荷蓄積部４側ではポテンシャルが低くなるポテンシャル構造となっている。これにより、光電変換部から電荷蓄積部への電荷転送効率を向上させることができる。
【００６８】
（実施形態６）
図１０を用いて、実施形態６を説明する。本実施形態は、実施形態１と比較して、光電変換部２の側端部にチャネル幅調整のｐ型領域１８を追加的に形成している点において異なる。また、平面視において、第１の転送トランジスタのゲート下にあるアクティブ領域１が光電変換部２側と電荷蓄積部４側とで同じ幅で構成されているという点においても異なる。
【００６９】
図１０（Ａ）は画素の平面図であり、図１０（Ｂ）および（Ｃ）はそれぞれ図１０（Ａ）におけるＢ―Ｂ’断面図とＣ―Ｃ’断面図である。
【００７０】
図１０においては、素子分離領域１７と接しているアクティブ領域１の側面部に対して、ｐ型領域１５とは別のｐ型領域１８が追加的に形成されている。図１０（Ｂ）に示したα―α´線における素子構造によれば、ｎ型領域はｎ型領域３であり、ｐ型領域はｐ型領域１８およびｐ型領域１５である。また、また、図１０（Ｃ）に示したβ―β´線における素子構造によれば、ｎ型領域はｎ型領域５であり、ｐ型領域はｐ型領域１５およびｐ型領域２６である。
【００７１】
ここで、図１０（Ｂ）および（Ｃ）の構造は、第１の転送トランジスタのチャネル幅方向断面において、ｎ型領域３（第１半導体領域）とｎ型領域５（第２半導体領域）が、ｐ型領域１５（第３半導体領域）の間に配されていると表現できる。また、ｎ型領域３（第１半導体領域）は、ｐ型領域１８の間に配されていると表現できる。
【００７２】
本実施形態においては、第１の転送トランジスタのゲート下における第１の転送トランジスタのチャネル幅方向断面において、電荷蓄積部側のｎ型領域５の幅は、光電変換部側のｎ型領域３の幅よりも大きい。このため、光電変換部から電荷蓄積部への電荷転送効率を向上させることができる。
【００７３】
上記では複数の実施形態について説明を行ったが、各実施形態の構成は適宜組み合わせ可能である。
【００７４】
また、本願における「第１の転送トランジスタのゲート下」とは実質的に第１の転送トランジスタのゲート下という意味である。第１の転送トランジスタがオン状態のときに信号電荷が光電変換部から電荷蓄積部に転送される限りにおいて、半導体領域が第１の転送トランジスタのゲートの真下からオフセットした位置に配置されていてもよい。
【００７５】
さらに、例えば、上記各実施形態は固体撮像装置が組み込まれたカメラに適用することが可能である。カメラの概念には、撮影を主目的とする装置のみならず、撮影機能を補助的に備える装置（例えば、パーソナルコンピュータ、携帯端末）も含まれる。カメラは、上記の実施形態として例示された本発明に係る固体撮像装置と、該固体撮像装置から出力される信号を処理する処理部とを含む。該処理部は、例えば、Ａ／Ｄ変換器、および、該Ａ／Ｄ変換器から出力されるデジタルデータを処理するプロセッサを含みうる。
【符号の説明】
【００７６】
２  光電変換部
３  ｎ型領域
４  電荷蓄積部
５  ｎ型領域
８  第１の転送トランジスタのゲート
９  第２の転送トランジスタのゲート
【図１】
0006650668.tif 000002
【図２】
0006650668.tif 000003
【図３】
0006650668.tif 000004
【図４】
0006650668.tif 000005
【図５】
0006650668.tif 000006
【図６】
0006650668.tif 000007
【図７】
0006650668.tif 000008
【図８】
0006650668.tif 000009
【図９】
0006650668.tif 000010
【図１０】
0006650668.tif 000011
【図１１】
0006650668.tif 000012