(57)【特許請求の範囲】
【請求項１】
イメージセンサであって、
出力線に結合される画素を含み、
前記画素は、
光に反応して電荷を生成するように構成されるフォトダイオードと、
前記出力線に値を提供するための電荷を蓄積する容量素子と、
前記フォトダイオードと前記容量素子との間に結合される転送ゲートと、
を備え、
前記転送ゲートは、活性化時に、前記フォトダイオードから前記容量素子に前記電荷を転送するために活性化するように構成される、
転送ゲート制御は、
前記フォトダイオードから前記容量素子に前記電荷を転送するための前記転送ゲートを活性化するために、前記転送ゲートに第１の電圧を供給し、
前記転送ゲートを非活性化するために前記転送ゲートに第２の電圧を供給し、
前記第１の電圧の前に前記転送ゲートに第３の電圧を供給し、前記第３の電圧は、前記第１の電圧及び前記第２の電圧の間の電圧レベルであり、
前記転送ゲートに前記第１の電圧を供給することによって、前記転送ゲート制御が前記転送ゲートを活性化する前に、前記供給された第３の電圧が、転送ゲートのチャネルで生成された電荷に前記チャネルでトラップされた正孔を再結合するために、前記転送ゲートのチャネルで電荷を生成するように、前記転送ゲート制御が前記第１の電圧を供給するまで、前記第３の電圧を一定レベルに維持し、
前記フォトダイオードから前記容量素子への前記電荷の転送を促進するために、無段階及び非ゼロスロープ方式で前記第１の電圧を前記第２の電圧に減少することによって、前記転送ゲートを徐々に停止するイメージセンサ。
【請求項２】
前記転送ゲート制御は、前記第１の電圧に結合される第１の入力と第２のマルチプレクサに結合される第２の入力とを有する第１のマルチプレクサを含む制御回路を備え、
前記第２のマルチプレクサは、前記第２の電圧と前記第３の電圧とのそれぞれに結合される少なくとも２つの入力を備え、
複数の転送ゲート制御信号は、前記転送ゲートを制御するための制御信号として、前記第１の電圧、前記第２の電圧、及び前記第３の電圧のそれぞれを供給するための前記第１のマルチプレクサ及び前記第２のマルチプレクサを制御する請求項１に記載のイメージセンサ。
【請求項３】
前記転送ゲートは、金属酸化膜半導体（ＭＯＳ）トランジスタを備え、前記金属酸化膜半導体（ＭＯＳ）トランジスタのゲートは、制御信号と結合される請求項１に記載のイメージセンサ。
【請求項４】
イメージセンサであって、
出力線に結合される画素を含み、
前記画素は、
光に応答して電荷を生成する電荷生成手段と、
前記出力線に値を提供するための、前記電荷生成手段によって生成された電荷を蓄積する蓄積手段と、
前記電荷生成手段から前記蓄積手段に生成された電荷を転送する電荷転送手段と、
前記電荷転送手段を供給するための電荷転送制御手段であって、
前記電荷生成手段から前記蓄積手段に前記電荷を転送するために、前記電荷転送手段を活性化する第１の電圧と、
前記電荷転送手段を非活性化する第２の電圧と、
前記電荷転送手段に前記第１の電圧を供給することによって、前記電荷転送制御手段が前記電荷転送手段を活性化する前に、前記電荷転送制御手段が前記第１の電圧を供給するまで前記第１の電圧と前記第２の電圧との間を一定に維持する電圧レベルを有する第３の電圧であって、前記第１の電圧の前の第３の電圧と、
を備える電荷転送制御手段と、
前記電荷生成手段から前記蓄積手段への前記電荷の転送を促進するために、無段階的方式で前記第２の電圧に前記第１の電圧を減少することによって、前記電荷転送手段を徐々に停止する手段と、
を備えるイメージセンサ。
【請求項５】
前記電荷転送制御手段は、前記第１の電圧に結合される第１の入力と第２のマルチプレクサに結合される第２の入力とを有する第１のマルチプレクサを備え、
前記第２のマルチプレクサは、前記第２の電圧と前記第３の電圧とのそれぞれに結合される少なくとも２つの入力を備え、
複数の電荷転送制御信号は、前記電荷転送手段を制御するための制御信号として、前記第１の電圧、前記第２の電圧、及び前記第３の電圧のそれぞれを供給するための前記第１のマルチプレクサ及び前記第２のマルチプレクサを制御する請求項４に記載のイメージセンサ。
【請求項６】
前記転送ゲート制御は、前記第１の電圧と前記第２の電圧との間の電圧レベルを有する第４の電圧を供給するようにさらに構成される請求項１に記載のイメージセンサ。
【請求項７】
前記転送ゲート制御は、前記転送ゲートを活性化するために前記第１の電圧を供給した後と、前記フォトダイオードのリセットの前とに、前記第４の電圧を供給し、前記第４の電圧は、前記転送ゲートが前記転送ゲート制御によって供給された前記第２の電圧によって非活性化される前に、前記容量素子に流すために前記転送ゲートの前記チャネルでトラップされた電荷を転送するように構成される請求項６に記載のイメージセンサ。
【請求項８】
前記第４の電圧は、おおよそ−０．５から３ボルトである請求項７に記載のイメージセンサ。
【請求項９】
前記第３の電圧は、積分期間のうちの５０μ秒に限定される期間の間に供給される請求項１に記載のイメージセンサ。
【請求項１０】
前記第１の電圧は、おおよそ３．３から５ボルトであり、前記第２の電圧は、おおよそ−５から１ボルトであり、前記第３の電圧は、おおよそ−５から３ボルトである請求項１に記載のイメージセンサ。
【請求項１１】
前記電荷転送制御手段は、前記第１の電圧及び前記第２の電圧の間の電圧レベルを有する第４の電圧を供給するようにさらに構成される請求項４に記載のイメージセンサ。
【請求項１２】
前記電荷転送制御手段は、前記電荷転送手段を活性化するために前記第１の電圧を供給した後と、前記電荷生成手段のリセットの前とに、前記第４の電圧を供給し、前記第４の電圧は、前記電荷転送手段が前記電荷転送制御手段によって供給された前記第２の電圧によって非活性化される前に、前記蓄積手段に流すために前記電荷転送手段のチャネルでトラップされた電荷を転送するように構成される請求項１１に記載のイメージセンサ。
【請求項１３】
前記第４の電圧は、おおよそ−０．５から３ボルトである請求項１１に記載のイメージセンサ。
【請求項１４】
前記第３の電圧は、積分期間のうちの５０μ秒に限定される期間の間に供給される請求項４に記載のイメージセンサ。
【請求項１５】
前記第１の電圧は、おおよそ３．３から５ボルトであり、前記第２の電圧は、おおよそ−５から１ボルトであり、前記第３の電圧は、おおよそ−５から３ボルトである請求項４に記載のイメージセンサ。
【請求項１６】
改良された画質を有する画像を生成するためのイメージセンサであって、
光に反応して電荷を蓄積するフォトダイオードと、前記蓄積された電荷を格納回路に転送する転送要素と、を含む少なくとも１つの画素と、
転送要素コントローラは、前記蓄積された電荷を前記格納回路に転送するために前記転送要素を活性化する前に、前記転送要素に積分電圧を供給することと前記積分電圧を一定電圧に維持することによって、前記転送要素でトラップされた正孔に再結合する前記転送要素の電荷を生成するように構成され、
前記転送要素コントローラは、前記フォトダイオードから前記格納回路に前記電荷の転送を促進するために、無段階方式で前記転送要素に非活性化電圧を印可することによって、前記転送要素を徐々に停止するようにさらに構成されるイメージセンサ。
【請求項１７】
前記転送要素コントローラは、前記積分電圧が前記転送要素に供給された後に、少なくとも１つの画素から前記格納回路に前記蓄積された電荷を転送するために、活性化電圧を供給することによって、前記転送要素を活性化する請求項１６に記載のイメージセンサ。
【請求項１８】
前記転送要素は、金属酸化膜半導体（ＭＯＳ）トランジスタを備え、前記金属酸化膜半導体（ＭＯＳ）トランジスタのゲートは、前記活性化電圧及び前記積分電圧を受信するために前記転送要素コントローラに結合され、前記トラップされた正孔は、前記金属酸化膜半導体（ＭＯＳ）トランジスタのチャネル内にある請求項１７に記載のイメージセンサ。
【請求項１９】
前記転送要素コントローラは、前記転送要素に残る前記電荷が前記格納回路に転送された後に、前記転送要素を非活性化するために非活性化電圧を印加するようにさらに構成され、前記非活性化電圧は、前記積分電圧よりも低い請求項１７に記載のイメージセンサ。
【請求項２０】
前記活性化電圧は、３．３から５．０ボルトの間であり、前記非活性化電圧は、−０．５から１．０ボルトである請求項１９に記載のイメージセンサ。
【請求項２１】
転送要素コントローラは、前記転送要素の活性化の間の電荷転送期間よりも長い積分期間の間に、積分電圧を印加する請求項１６に記載のイメージセンサ。
【請求項２２】
前記積分電圧は、５０μ秒の積分期間の間、前記転送要素に印加される請求項２１に記載のイメージセンサ。
【請求項２３】
前記転送要素コントローラは、前記積分電圧に結合される第１の入力と第２のマルチプレクサに結合される第２の入力とを有する第１のマルチプレクサを含む制御回路を備え、
前記第２のマルチプレクサは、前記活性化電圧及び前記非活性化電圧のそれぞれに結合される少なくとも２つの入力を備え、
複数の転送ゲート制御信号は、前記転送要素を制御するための制御信号として前記積分電圧、前記活性化電圧、及び前記非活性化電圧のそれぞれを供給するために、前記第１のマルチプレクサ及び前記第２のマルチプレクサを制御する請求項１９に記載のイメージセンサ。
【請求項２４】
前記転送要素が前記供給された積分電圧に反応して前記蓄積された電荷を転送しないような電圧値として、前記転送要素コントローラは、前記積分電圧を供給する請求項１６に記載のイメージセンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概してイメージセンサ、特にマルチレベル転送ゲートを備える画素を有するイメージセンサに関する。
【背景技術】
【０００２】
近年では、ＣＭＯＳイメージセンサ（ＣＩＳ）技術が、電荷結合素子（ＣＣＤ：ｃｈａｒｇｅｄ  ｃｏｕｐｌｅｄ  ｄｅｖｉｃｅ）より普及してきている。モバイル機器をはじめとして、ＣＩＳは、標準的なＣＭＯＳプロセスを用いて製造することができるため、低コストである。ＣＣＤは、特殊なプロセスを必要とする。その上、ＣＩＳは、標準的なＣＭＯＳプロセスを使用することにより、一層の機能統合が可能である。例えば、各ＣＩＳ画素は、バッファを含み、それによりＣＩＳの機能をＣＣＤより向上させることができる。近年、ＣＩＳは、放送システムに採用され始めている。
【０００３】
ＣＩＳは、アクティブマトリクスセンサの例である。ＣＩＳの画素において、フォトダイオードは、電荷を生成する。フォトダイオードの例は、ｐ−ｎ接合ダイオードである。一実装形態では、フォトダイオードは、正孔電子対を生成する。電子は、フォトダイオードのｐ拡散領域に蓄積又は積分される。積分期間後、蓄積された電荷は、転送ゲートを介してフローティングディフュージョンに転送される。つまり、フローティングディフュージョン（Ｃ）は、電圧（ｄＶ）を、蓄積された電荷（ｄＱ）又はｄＶ＝ｄＱ／Ｃから生成し、出力線に結合される。一態様では、フローティングディフュージョンは、格納要素として機能する。フローティングディフュージョンの電圧は、バッファを介して出力線に結合される。
【０００４】
別の態様では、ＣＩＳは、上記画素のアレイ（行（ｒｏｗｓ）及び列（ｃｏｌｕｍｎｓ））を含む。一実装形態では、出力線は、アレイの列線として機能できる。画素は、行ごとに順に出力線に結合される。出力線に結合される出力回路は、更なる決定機能を実行する。例えば、出力回路は、出力線の電圧を積分する積分器、オペアンプ、又は積分電圧をデジタル値に変換するアナログ−デジタル変換器を含むことができる。
【０００５】
別の態様では、ＣＩＳは、電子シャッタ機能を含むことができる。一実施例では、シャッタは、画素群における電荷積分をリセットする。一例は、ＣＩＳの全画素をリセットするグローバルシャッタである。提示した例は、所望する信号を生成するのに電子を使用することに基づいている。正孔は、この場合、引抜かれる（ｄｒａｉｎｅｄ  ｏｆｆ）。このメカニズムは、電圧変化が逆になることを除いて、正孔に等しく良好に働く。よって、正孔は、所望される信号を生成し、電子は、引抜かれる。
【０００６】
本開示の一態様では、イメージセンサ及び該イメージセンサのための方法を提供する。一態様では、イメージセンサは、マルチレベル転送ゲートを有する画素を含む。イメージセンサは、出力線に結合される画素を含む。画素は、光に応答して電荷を生成するように構成されるフォトダイオードを含む。画素は、出力線に値を提供するための電荷を蓄積する容量素子も含む。転送ゲートは、フォトダイオードと容量素子との間に結合される。転送ゲートは、フォトダイオードと容量素子との間で電荷を転送するために活性化するように構成される。イメージセンサは、複数の電圧で動作する少なくとも１つの制御信号を転送ゲートに提供するように構成される。複数の電圧は、転送ゲートを非活性化する電圧に加えられる。
【０００７】
別の態様では、前記少なくとも１つの制御信号を前記転送ゲートに提供する制御回路を更に備える。前記制御回路は、前記複数の電圧のうちの少なくとも１つを前記制御信号に選択的に結合するように構成されるマルチプレクサを含む。
【０００８】
別の態様では、前記転送ゲートは、金属酸化半導体（ＭＯＳ）トランジスタを備え、前記ＭＯＳトランジスタのゲートは、前記制御信号と結合される。
【０００９】
別の態様では、前記複数の電圧は、前記フォトダイオードと前記容量素子との間で前記電荷を転送するために前記転送ゲートを活性化する電圧を含む。
【００１０】
別の態様では、前記複数の電圧は、前記転送ゲートを活性化する電圧と、前記転送ゲートを非活性化する電圧との間の第２の電圧を更に含む。更に別の態様では、前記転送ゲートを活性化する電圧を、１サイクルの前記転送ゲートの前記少なくとも１つの制御信号に提供する前に、前記第２の電圧は、提供される。
【００１１】
別の態様では、前記複数の電圧は、前記転送ゲートを活性化する前記電圧と、前記転送ゲートを非活性化する前記電圧との間の第３の電圧を更に含む。更に別の態様では、前記転送ゲートを活性化する前記電圧を、前記転送ゲートの前記少なくとも１つの制御信号に提供した後、前記フォトダイオードのリセット前に、前記第３の電圧は、提供される。
【００１２】
別の態様では、前記転送ゲートを活性化する前記電圧を、１サイクルの前記転送ゲートの前記少なくとも１つの制御信号に提供した後に、前記第２の電圧は、提供される。
【００１３】
装置及び方法の他の態様は、以下の詳細な説明から当業者に明示的に明らかとなり、装置及び方法の様々な態様は、図面によって示し、かつ説明されるであろうことが理解される。理解されるように、これらの態様は、他の及び異なる形態で実装されてもよく、そのいくつかの詳細は、様々な他の態様で修正可能である。したがって、図面及び発明の詳細な説明は、事実上例示とみなされ、限定的とはみなされない。
【図面の簡単な説明】
【００１４】
【図１】図１は、イメージセンサ画素を示す図である。
【図２】図２は、イメージセンサ画素を示す図である。
【図３Ａ】図３（Ａ）は、マルチレベル転送ゲートを有する画素の例を示す図である。
【図３Ｂ】図３（Ｂ）は、マルチレベル転送ゲートを有する画素の例を示す図である。
【図４】図４は、画素のアレイを示す図である。
【図５】図５は、画素のアレイの動作のためのタイミング図を示す図である。
【図６】図６は、マルチレベル転送ゲートを有する画素の動作のための電圧を示す図である。
【図７】図７は、マルチレベル転送ゲートを有する画素の電位差図である。
【図８】図８は、マルチレベル転送ゲートを有する画素の動作のフローチャートの図である。
【図９】図９は、マルチレベル転送ゲートを有する画素の効果を示すグラフである。
【発明を実施するための形態】
【００１５】
添付図と関連して以下に記載される詳細な説明は、様々な構成の説明として意図され、本明細書で記載される概念が実施され得る構成のみを提示するよう意図されるものではない。詳細な説明は、様々な概念の完全な理解を提供することを目的とした特定の細部を含む。しかしながら、当業者には、これらの概念は、これら特定の細部なしでも実施され得ることが明らかであろう。実例によっては、周知の構造及び部品については、かかる概念が不明瞭になるのを避けるために、ブロック図で示される。
【００１６】
次に、イメージセンサの幾つかの態様が、様々な装置及び方法を参照して、提示される。これらの装置及び方法は、以下の詳細な説明で記載され、様々なブロック、モジュール、部品、回路、ステップ、プロセス、アルゴリズム等（集合的に「要素」を呼ばれる）によって、添付図に示される。これら要素は、電子ハードウェア、コンピュータソフトウェア、又はそれらの任意の組合せを用いて実装されることができる。かかる要素がハードウェア又はソフトウェアとして実装されるかは、特定の用途、及びシステム全体に関係する設計上の制約によって決まる。
【００１７】
図１は、イメージセンサ画素１００を示す図である。一実装形態では、電荷生成回路１０２は、光に反応して電荷（例えば、電子）を生成する。電荷は、積分期間に、蓄積又は積分される。一例として、５０Ｈｚイメージセンサに対して、積分期間は、２０ミリ秒とする。積分期間後、蓄積された電荷は、転送回路１０４を介して格納回路１０６に転送される。一態様では、電荷生成回路１０２で蓄積された電荷は、格納回路１０６に転送される。電荷は、格納回路１０６で電圧に変換される。格納回路１０６の電圧は、バッファ回路１０８を介して出力線１１０に結合される。リセット回路１２０は、格納回路１０６の電圧をリセットする。
【００１８】
一実装形態では、シャッタ回路１３０は、例えば、画素１００の積分時間を制御することによって、シャッタ機能を実行する。一実施例では、シャッタ回路１３０が電荷生成回路１０２を所定のタイミングに従いリセットすることによって、積分時間を制御する。かかる所定のタイミングは、積分時間に対応する。一実施例では、シャッタ回路１３０は、グローバルシャッタ機能の一部としてもよい。即ち、アレイの全画素は、同じシャッタタイミングで制御される。
【００１９】
画素１５０は、電子シャッタを有する画素に関する別の図である。一実装形態では、フォトダイオード１５２は、光に反応して電荷（例えば、電子）を生成する。一実施例では、フォトダイオード１５２は、電荷が生成される前に完全に空乏化され、電位（Ｖｐｉｎとして知られる）にピンニングされるピンドフォトダイオード（ｐｉｎｎｅｄ  ｐｈｏｔｏｄｉｏｄｅ）としてもよい。電荷は、積分期間にノードＰＤ（例えば、フォトダイオード１５２のノードとしてもよい）に、蓄積又は積分される。積分期間後、ノードＰＤに蓄積された電荷は、転送ゲート１５４を介してフローティングディフュージョン１５６に転送される。一態様では、ノードＰＤで蓄積された電荷は、電圧を生成するフローティングディフュージョン１５６に結合される。
【００２０】
一態様では、フローティングディフュージョン１５６は、出力線１１０に値を出力するために、生成された電荷を蓄積するための蓄積素子として機能してもよい。蓄積された電荷が電子である一実施例では、フローティングディフュージョン１５６は、浮遊している（即ち、如何なる電位にも直接関係しない）Ｎ型ディフュージョンとしてもよい。転送ゲート１５４は、ＴＧ制御信号１５３によって制御される金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）装置としてもよい。例えば、ＴＧ制御信号１５３は、転送ゲート１５４のゲートに接続されてもよい。
【００２１】
フローティングディフュージョン１５６の電圧は、ＭＯＳＦＥＴ１５８及びＭＯＳＦＥＴ１７２を介して出力線１６０に結合される。実施例では、ＭＯＳＦＥＴ１５８は、電位ＶＤＤＰＩＸに接続され、フローティングディフュージョン１５６の電圧に関してバッファ機能を実行する。ＭＯＳＦＥＴ１７２は、ＭＯＳＦＥＴ１５８の出力を出力線１６０に選択的に提供する。一態様では、ＭＯＳＦＥＴ１７２は、ＳＥＬ信号によって制御されることができ、ＳＥＬ信号は、画素アレイの行（ｒｏｗｓ）活性化に対応する。リセット回路１７０は、例えばＶＤＤＰＩＸをフローティングディフュージョン１５６に供給することによって、フローティングディフュージョン１５６の電圧をリセットする。
【００２２】
一実装形態では、ＭＯＳＦＥＴ１８０は、例えば、画素１５０の積分時間を制御することによって、シャッタ機能を実行する。一実施例では、積分時間は、ＭＯＳＦＥＴ１８０がノードＰＤ（例えば、フォトダイオード１５２のノードとする）の電圧を、所定のタイミングに従いリセットすることによって、制御される。かかる所定のタイミングは、積分時間に対応する。一実施例では、ＭＯＳＦＥＴ１８０は、グローバルシャッタ機能の一部とする。即ち、アレイの全画素は、同じシャッタタイミングで制御される。一実施例では、リセットは、第１電荷保持容量で、リセット電圧をノードＰＤに供給する供給回路として機能するＭＯＳＦＥＴ１８０を含む。ＭＯＳＦＥＴ１８０及び／又は１７０のドレインへの供給電圧は、ＭＯＳＦＥＴ１５８とは異なる。制御信号、シャッタ制御１８２は、ＭＯＳＦＥＴ１８０のドレイン容量を制御するために、ＭＯＳＦＥＴ１８０のゲートに供給される。一態様では、制御信号（シャッタ制御１８２）は、ＭＯＳＦＥＴ１８０が、第１容量で、フォトダイオード１５２から電子を引抜き可能にするために、高電圧レベルで動作する。別の態様では、制御信号（シャッタ制御１８２）は、ＭＯＳＦＥＴ１８０をオフにして、フォトダイオード１５２から電子を全く引抜かせないために、低電圧レベルとしてもよい。
【００２３】
図２は、画素の電位図を示す図である。電位図２００は、転送ゲート１５４が活性化される前の電荷積分状態を示している。図示されたように、電子は、フォトダイオード１５２に蓄積されている。電位図２１０は、フローティングディフュージョン１５６への電荷転送状態を示している。一態様では、転送ゲート１５４の制御信号（ＴＧ制御信号）は、転送ゲート１５４を活性化するために、ｈｉｇｈになる。フォトダイオード１５２に蓄積された電子は、転送ゲート１５４が活性化されると、フローティングディフュージョン１５６に流入する。
【００２４】
画像（イメージ）の取得は、５０Ｈｚシステムで２０ｍｓ掛かる。これらの２０ｍｓの間に、暗電流は、画素内で生成される。一態様では、暗電流は、例えばフォトンがデバイスに侵入していないときであってもフォトダイオード又はＣＣＤのような感光デバイスを通じて流れる少量の電流である。暗電流は、その後高電界によって流されるデバイスの空乏領域内の電子及び正孔のランダム生成に起因する。暗電流を最小化するために、ＴＧ制御信号１５３は、ｌｏｗに切り替えられる。
【００２５】
一態様では、例えば正孔のような電荷は、転送前（すなわち、転送ゲート１５４が転送のためにオンになる前）に転送ゲートチャネルに蓄積される。ｌｏｗ又は負になっているＴＧ制御信号１５３は、暗電流を最小化するが、転送ゲートチャネルにおいて正孔蓄積を招く。
【００２６】
別の態様では、転送ゲートチャネルがオープンしている間に、感光生成された電荷は、再結合し、電子は、表面トラップにある。転送ゲートチャネルが閉じられているとき、（例えば、電子のような）電荷は、電位ポケット及びトラップに捕獲される。一例では、電荷は、転送後に転送ゲート１５４がオフになった後に、転送ゲートチャネル下で保持する。転送ゲートチャネルで保持している電荷は、後続の転送で読み出される。しかし、グローバルシャッタのような露出時間制御を適用するとき、これらの電荷は、リセットされ、無くなる。（例えば、暗領域での）画質の損失を生じる。一態様では、画像と、画素の生成されかつ対応する光電流との関係は、非線形になる。
【００２７】
マルチレベル転送ゲートを有する画素の一態様では、マルチレベル転送ゲートは、転送前に、転送ゲートチャネルで電荷を生成する前の電圧で制御信号を受け付ける。制御信号電圧は、グランドレベルをわずかに超え、転送ゲートチャネルにおいて電子を生成する効果を有し、転送前に、トラップされた正孔を電子と再結合させる。マルチレベル転送ゲートを有する画素の別の態様では、マルチレベル転送ゲートは、転送前に、異なる電圧で制御信号を受け付ける。異なる制御信号電圧は、転送ゲートの活性化電圧よりも低くなり、電荷のより完全な転送を可能にする効果を有する（例えば、転送後に、少量のトラップされた電荷が転送ゲートに保持する）。
【００２８】
図３Ａは、マルチレベル転送ゲートを有する画素の例の図である。図２の画素（１００、１５０）で記載された特徴に加えて、画素３００は、少なくとも１つの制御信号を転送回路３０４へ提供する転送回路制御回路３４０を含む。一態様では、転送回路３０４は、マルチレベルである。例えば、（グランドレベルを除いた）複数の電圧は、少なくとも１つの制御信号に提供される。
【００２９】
図３Ｂは、マルチレベル転送ゲートを有する画素３５０を示す。画素１５０の特徴に加えて、画素３５０は、マルチレベル転送ゲート３５４を含む。マルチレベル転送ゲート３５４は、ＴＧ制御信号３５３によって制御される金属酸化半導体電界効果トランジスタ（ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｆｉｅｌｄ−ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ（ＭＯＳＦＥＴ））デバイスであってもよい。例えば、ＴＧ制御信号３５３は、転送ゲート３５４のゲートに接続されてもよい。
【００３０】
一態様では、制御回路は、マルチプレクサ３９２及び３９４を含み、転送ゲート３５４を制御するＴＧ制御信号３５３に複数の電圧を提供する。一例では、ＴＧ制御信号３５３の複数の電圧は、フォトダイオード３５２とフローティングディフュージョン３５６との間で電荷を転送する転送ゲート３５４を活性化する（３９６での）ＴＧ  ｈｉｇｈ電圧レベルを含む。一例では、ＴＧ  ｈｉｇｈは、３．３−４．５ボルトの間であってもよい。
【００３１】
一例では、第２のマルチプレクサ３９４は、（３９８での）電圧レベルＴＧ  ｌｏｗ  ＃１、（３９９での）電圧レベルＴＧ  ｌｏｗ  ＃２、及び（３９９での）電圧レベルＴＧ  ｌｏｗ  ＃２、及び（３９７での）電圧レベルＴＧ  ｌｏｗ  ＃３から選択され、選択された電圧をＴＧ  ｌｏｗ’へ出力する。一例では、電圧レベルＴＧ  ｌｏｗ  ＃３は、わずかに正又はグランドレベルであってもよい。別の例では、電圧レベルＴＧ  ｌｏｗ  ＃３は、グランドを下回るレベル、又は暗電流を最小化する負の電圧であってもよい。一例では、ＴＧ  ｌｏｗ  ＃３は、−０．５から１．０ボルトの間であってもよい。制御信号ＴＧＬＳは、前記選択を制御する。一例では、ＴＧＬＳは、３つの入力から選択するための複数の信号を含む（この例では、ＴＧＬＳは、２つの信号を含む）。本技術分野で既知であるように、グランドレベル又はグランドレベルを下回る電圧（例えば、ＴＧ  ｌｏｗ  ＃３）は、ＴＧ制御信号３５３に提供され、転送ゲート３５４は、シャットオフされる。
【００３２】
別の例では、第１のマルチプレクサ３９２は、（３９６での）ＴＧ  ｈｉｇｈ及びＴＧ  ｌｏｗ’から選択し、選択された電圧をＴＧ制御信号３５３に提供する。よって、一例では、ＴＧ  ｈｉｇｈ、ＴＧ  ｌｏｗ  ＃１、ＴＧ  ｌｏｗ  ＃２及びＴＧ  ｌｏｗ  ＃３は、ＴＧ制御信号３５３に提供されてもよい。追加電圧をＴＧ制御信号３５３に選択的に提供することが可能である。
【００３３】
図４は、画素４０２の３行（ｒｏｗｓ）×３列（ｃｏｌｕｍｎｓ）のアレイを示す図である。一態様では、各行は、フォトダイオード３５２の電圧を、（例えば、上述されたように、転送ゲート３５４、フローティングディフュージョン３５６、及びＭＯＳＦＥＴ３５８（バッファ）を介して）出力線又は列線（ｃｏｌｕｍｎ  ｌｉｎｅｓ）４１０に結合するように、順番に活性化される。例えば、画素４０２の行（０、０）、４０２（０、１）、及び４０２（０、２）は、最初に活性化される。画素４０２（０、０）は、フォトダイオード３５２の電圧を出力線４１０＿０に結合する。画素４０２（０、１）は、フォトダイオード３５２の電圧を出力線４１０＿１に結合する。画素４０２（０、２）は、フォトダイオード３５２の電圧を出力線４１０＿２に結合する。一実装形態では、出力線４１０＿０、４１０＿１及び４１０＿２に関する値は、順に、出力回路４２０によって読出される。例えば、出力回路４２０は、出力線４１０＿０、４１０＿１及び４１０＿２の値を増幅するＯＡを含む。次のサイクルでは、画素４０２（１、０）、４０２（１、１）及び４０２（１、２）の行が、次に活性化されることができ、また以下も同様である。
【００３４】
図５は、画素の動作のためのタイミングタイヤグラムを示す図である。時間０−Ａでは、フォトダイオードは、リセットされる。例えば、ＭＯＳＦＥＴ３８０（シャッタ又は電圧供給回路）は、第１電荷保持容量で動作されることができ、リセット電圧をフォトダイオード３５２に供給でき、それによりフォトダイオード３５２の電圧を、リセット電圧Ｖｐｉｎにピンニングする。時間Ａ−Ｃ、積分時間では、電子は、ノードＰＤに蓄積又は積分する。時間Ｂ−Ｃでは、転送ゲート３５４は、ノードＰＤでの電荷／電圧を、フローティングディフュージョン３５６に結合するように活性化する。時間Ｃ後の時間は、データ読出時間とすることができる。行（ｒｏｗｓ）が順番に読出される場合、読出時間は、図示されたように、行毎に異なる。一態様では、積分動作及び読出動作は、パイプライン化されてもよい。例えば、次の行積分時間は、前の積分のデータが読出されている時間Ｃに開始してもよい。
【００３５】
図６は、マルチレベル転送ゲート（３５０）を有する画素の動作のための電圧を示す図である。サイクルの積分時間及びＴ１の前には、ＴＧＬＳ３９５は、ＴＧ  ｌｏｗ’でのＴＧ  ｌｏｗ  ＃３（グランドレベル又は下回る）を選択及び提供する状態３にある。ＴＧ  グローバル３９３もｌｏｗであり、ＴＧ  ｌｏｗ’でＴＧ  ｌｏｗ  ＃３（グランドレベル又は下回る）をＴＧ制御信号３５３に選択及び提供する。したがって、転送ゲート３５４は、シャットオフされる。
【００３６】
Ｔ１において、ＴＧＬＳ３９５は、ＴＧ  ｌｏｗ  ＃１を選択する状態１となる（３９８）。図６に示されるように、ＴＧ制御３５３での電圧レベルは、Ｔ１とＴ２との間の期間においてＴＧ  ｌｏｗ  ＃１にゆっくりと上昇する。一例では、Ｔ１とＴ２との間の期間は、５０μｓであってもよい。一例では、電圧レベルＴＧ  ｌｏｗ  ＃１は、ＴＧ  ｈｉｇｈとＴＧ  ｌｏｗ  ＃３との間の中間レベル（例えば、転送ゲート３５４を非活性化する電圧）である。一例では、ＴＧ  ｌｏｗ  ＃１は、−０．５から３．０ボルトであってもよい。ＴＧ  ｌｏｗ  ＃１は、グランドレベルをわずかに超え、転送ゲート３５４のチャネルにおいて電子を生成する効果を有し、転送前に、転送ゲート３５４のチャネルにおいてトラップされた正孔を、電子と再結合させる。この期間では、暗電流は上昇する。しかし、当該期間が限定される場合には、驚くべき結果は、暗電流の増加が、イメージセンサの性能上、無視できる効果を有することである。一例では、２０ｍｓ積分での５０μｓの期間は、無視できる暗電流増加の所望の結果を実現する。
【００３７】
Ｔ２において、ＴＧグローバル３９３は、ｈｉｇｈになり、電圧レベルＴＧ  ｈｉｇｈは、ＴＧ制御３５３に提供される。結果として、転送ゲート３５４は、活性化され（電荷転送期間が開始）、ノードＰＤでの電荷／電圧は、フローティングディフュージョン３５６に転送される。Ｔ２とＴ３と間の期間は、電荷転送期間である。
【００３８】
Ｔ３において、ＴＧグローバル３９３は、ｌｏｗになり（電荷転送期間が終了）、ＴＧＬＳ３９５は、ＴＧ  ｌｏｗ  ＃２（３９９）を選択する状態２に切り替える。したがって、電圧レベルＴＧ  ｌｏｗ  ＃２は、ＴＧ制御３５３に提供される。一例では、電圧レベルＴＧ  ｌｏｗ  ＃２は、ＴＧ  ｈｉｇｈとＴＧ  ｌｏｗ  ＃３との間の中間レベル（例えば、転送ゲート３５４を非活性化する電圧）である。別の例では、電圧レベルＴＧ  ｌｏｗ  ＃２は、ＴＧ  ｈｉｇｈと、フォトダイオードピン電圧Ｖｐｉｎとの間である。一例では、ＴＧ  ｌｏｗ  ＃２は、−０．５から３．０ボルトの間であってもよい。したがって、ＴＧ制御３５３は、グランドレベルに直ぐに降下せず、電荷転送期間は、急には終了しない。一態様では、ＴＧ制御３５３での電圧レベルＴＧ  ｌｏｗ  ＃２は、フローティングディフュージョン３５６への電荷のより完全な転送を可能にする効果を有する（例えば、転送後に、少量の電荷が、転送ゲートチャネルにトラップされたままになる）。
【００３９】
Ｔ４において、ＴＧＬＳは、状態３に戻り、ＴＧ  ｌｏｗ’でのＴＧ  ｌｏｗ  ＃３（グランドレベル又は下回る）を選択する。ＴＧグローバル３９３もｌｏｗであり、ＴＧ  ｌｏｗ’でのグランドレベル又は下回るを、ＴＧ制御３５３に選択及び提供する。したがって、転送ゲート３５４は、次第にシャットオフされる。
【００４０】
Ｔ３において、現在の積分サイクルが終了し、Ｔ５において、新たな積分サイクルが開始する。シャッタ制御は、例えば、フォトダイオード３５２をリセットに対して活性化する。上述した動作から流れる効果は、フローティングディフュージョンへの電荷の転送前及び後に転送ゲートチャネルにトラップされた電荷の低減と、画像（イメージ）と制せされた光電流との間の改善された線形性と、を含む。
【００４１】
図７は、図６に係る画素の動作の電位差ダイヤグラムを含む。ダイヤグラム７００は、転送サイクル前の状態の電位差ダイヤグラムである（例えば、図６のＴ１前の期間）。フォトダイオード３５２は、光に応答して電荷を蓄積する。ＴＧ制御３５３は、グランドレベルにあり、転送ゲート３５４は、オフ状態にある。この状態では、フローティングディフュージョン３５６に流れ込むフォトダイオード３５２に電荷が蓄積されない。例えば正孔のような電荷は、転送ゲート３５４のチャネルに蓄積されてもよい。
【００４２】
ダイヤグラム７１０は、転送サイクル前の状態の電位差ダイヤグラムであり、ＴＧ  ｌｏｗ  ＃１は、ＴＧ制御３５３に提供される（例えば、図６のＴ１及びＴ２前の期間）。転送ゲート３５４のチャネルに蓄積される正孔は、ＴＧ制御３５３での電圧レベルＴＧ  ｌｏｗ  ＃１によって除去される。
【００４３】
ダイヤグラム７２０は、電荷転送期間の電位差ダイヤグラムである（例えば、図６のＴ２及びＴ３前の期間）。電圧レベルＴＧ  ｈｉｇｈは、ＴＧ制御３５３に提供され、転送ゲート３５４は、活性化される。フォトダイオード３５２に蓄積される電荷は、活性化された転送ゲート３５４を介してフォトダイオードディフュージョン３５６に流れ込む。
【００４４】
ダイヤグラム７３０は、電荷転送期間の後の状態の電位差ダイヤグラムであり、ＴＧ  ｌｏｗ  ＃２は、ＴＧ制御３５３に提供される（例えば、図６のＴ３及びＴ４前の期間）。転送ゲート３５４のチャネルにトラップされた電荷は、ＴＧ制御３５３での電圧レベルＴＧ  ｌｏｗ  ＃２の効果として、フローティングディフュージョン３５６に流れこむことを継続することを可能させる。
【００４５】
図８は、マルチレベル転送ゲートを有する画素の動作のフローチャートの図８００である。８１０において、画素のフォトダイオードは、光に応答して電荷を生成する。８２０において、複数の電圧は、転送ゲートの少なくとも１つの制御信号に提供される。複数の電圧は、転送ゲートを非活性化する電圧に加えられる。８３０において、複数の電圧のうちの１つは、転送ゲートの少なくとも１つの制御信号に提供するために選択される。８４０において、転送ゲートを活性化する電圧を、１サイクルの転送ゲートの少なくとも１つの制御信号へ提供する前に、第２の電圧は、提供される。８５０において、転送ゲートを活性化する電圧は、フォトダイオードと容量素子との間に電荷を転送するために提供される。８６０において、生成された電荷は、転送ゲートを介して、容量素子へ転送される。８７０において、転送ゲートの少なくとも１つの制御信号に転送ゲート電圧を活性化する電圧を提供した後、フォトダイオードのリセット前に、第３の電圧は、提供される。
【００４６】
８８０において、別の態様では、転送ゲートの少なくとも１つの制御信号に転送ゲートを活性化する電圧を提供した後、フォトダイオードのリセット前に、第２の電圧は、提供されてもよい。フローチャートの開示された動作は、図６及び７と共に説明される動作に基づく。
【００４７】
図９は、マルチレベル転送ゲートを有する画素の効果を示すグラフである。当該グラフは、例えば、画像（イメージ）のルミネセンスと、生成された光電流との間の改善された線形性を示す。ｘ軸は、画像のルミネセンスである。ｙ軸は、画像のルミネセンスと、生成された光電流との間の線形性からの傾きを示す。例えば、低いルミネセンスでは、グラフは、マルチレベル転送ゲートを有する画素が、約（負）７０％から約（負）１０％に線形性を改善していることを示す。
【００４８】
開示されたプロセス／フローチャートにおけるステップの特定の順番又は階層は、例示的なアプローチを説明したものと解釈される。設計上の選好に基づいて、プロセス／フローチャートにおけるステップの特定の順番又は階層は、再編成されることができるものと解釈される。更に、幾つかのステップは、組み合わされる又は省略されることができる。付記する方法クレームは、見本的な順番で様々なステップの要素を示しており、示された特定の順番又は階層に限定されることを意味するものではない。
【００４９】
以上の記載は、当業者が本明細書で記載された様々な態様を実行可能にするために提供されたものである。これらの態様に対する様々な変更は、当業者には直ちに明白であり、本明細書で定義された一般的原理は、他の態様にも適用されることができる。従って、クレームは、本明細書で示された態様に限定されることを意図されていないが、クレーム文言（ｌａｎｇｕａｇｅ  ｃｌａｉｍ）に一致する全範囲であると認められ、該文言では、要素に対する単数形の表現は、「１つ及び１つだけ」を、特にそのように記述していない限り、意味せず、むしろ「１つ又は複数」を意味するものとする。用語「例示的（ｅｘａｍｐｌａｒｙ）」は、本明細書では、「例、実例、又は例証（ｉｌｌｕｓｔｒａｔｉｏｎ）としての役割を果たすこと」を意味するために、使用される。「例示的」として本明細書に記載された如何なる態様も、必ずしも他の態様より好適又は有利であるとは解釈されない。」特に明記されない限り、用語「幾つか（ｓｏｍｅ）」は、１つ又は複数のことを言う。「Ａ、Ｂ又はＣの中の少なくとも１つ」及び「Ａ、Ｂ、及びＣの中の少なくとも１つ」及び「Ａ、Ｂ、Ｃ、又はそれらの任意の組合せ」等の組合せは、Ａ、Ｂ、及び／又はＣの任意の組合せを含み、複数のＡ、複数のＢ、又は複数のＣを含むことができる。特に、「Ａ、Ｂ又はＣの中の少なくとも１つ」及び「Ａ、Ｂ、及びＣの中の少なくとも１つ」及び「Ａ、Ｂ、Ｃ、又はそれらの任意の組合せ」等の組合せは、Ａのみ、Ｂのみ、Ｃのみ、Ａ及びＢ、Ａ及びＣ、Ｂ及びＣ、又はＡ及びＢ及びＣとすることができ、その場合、如何なるかかる組合せも、Ａ、Ｂ、又はＣの中の１つ又は複数の部材を含むことができる。当業者に既知又は後に知られる本開示を通して記載された様々な態様の要素に対する全ての構造的及び機能的均等物は、参照により本明細書に明示的に組込まれ、クレームに包含されるものとする。また、かかる開示がクレーム中に明確に引用されているか否かに関わらず、本明細書に開示された何物をも公にされないものとする。どのクレーム要素も、該要素が明示的に句「〜する手段（ｍｅａｎｓ  ｆｏｒ）」を使用して引用されない限り、ミーンズプラスファンクションとして解釈されない。
【図１】
0006650876.tif 000002
【図２】
0006650876.tif 000003
【図３Ａ】
0006650876.tif 000004
【図３Ｂ】
0006650876.tif 000005
【図４】
0006650876.tif 000006
【図５】
0006650876.tif 000007
【図６】
0006650876.tif 000008
【図７】
0006650876.tif 000009
【図８】
0006650876.tif 000010
【図９】
0006650876.tif 000011