(57)【特許請求の範囲】
【請求項１】
厚み方向に延びる放熱用ビアを有するコア基板と、
前記コア基板上に配置された再配線層とを備え、
前記再配線層は、半導体素子が搭載される素子搭載領域と、前記素子搭載領域の周囲に形成された放熱用金属層とを有し、
前記再配線層の前記放熱用金属層が、前記コア基板の前記放熱用ビアに接続され、
前記再配線層は、パターン構造体と、前記パターン構造体に埋設された配線層と、前記パターン構造体に埋設されたダミーパターンとを有し、
前記再配線層の前記放熱用金属層が、前記半導体素子に接続される前記配線層とは電気的に接続されておらず、前記半導体素子に接続されない前記ダミーパターンに電気的に接続されていることを特徴とする配線基板。
【請求項２】
前記素子搭載領域は複数設けられ、前記放熱用金属層は、格子状に形成されていることを特徴とする請求項１に記載の配線基板。
【請求項３】
前記コア基板は、有機パッケージ基板を含むことを特徴とする請求項１又は２に記載の配線基板。
【請求項４】
厚み方向に延びる放熱用ビアを有するコア基板と、
前記コア基板上に配置された再配線層と、
前記再配線層上に搭載された半導体素子とを備え、
前記再配線層は、前記半導体素子が搭載される素子搭載領域と、前記素子搭載領域の周囲に形成された放熱用金属層とを有し、
前記再配線層の前記放熱用金属層が、前記コア基板の前記放熱用ビアに接続され、
前記再配線層は、パターン構造体と、前記パターン構造体に埋設された配線層と、前記パターン構造体に埋設されたダミーパターンとを有し、
前記再配線層の前記放熱用金属層が、前記半導体素子に接続される前記配線層とは電気的に接続されておらず、前記半導体素子に接続されない前記ダミーパターンに電気的に接続されていることを特徴とする半導体装置。
【請求項５】
前記素子搭載領域は複数設けられ、前記放熱用金属層は、格子状に形成されていることを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記コア基板は、有機パッケージ基板を含むことを特徴とする請求項４又は５に記載の半導体装置。
【請求項７】
厚み方向に延びる放熱用ビアを有するコア基板を準備する工程と、
前記コア基板上に再配線層を形成する工程とを備え、
前記再配線層は、半導体素子が搭載される素子搭載領域と、前記素子搭載領域の周囲に形成された放熱用金属層とを有し、
前記再配線層の前記放熱用金属層が、前記コア基板の前記放熱用ビアに接続され、
前記再配線層は、パターン構造体と、前記パターン構造体に埋設された配線層と、前記パターン構造体に埋設されたダミーパターンとを有し、
前記再配線層の前記放熱用金属層が、前記半導体素子に接続される前記配線層とは電気的に接続されておらず、前記半導体素子に接続されない前記ダミーパターンに電気的に接続されていることを特徴とする配線基板の製造方法。
【請求項８】
前記再配線層を形成する工程は、
前記コア基板上に絶縁レジストを供給する工程と、
モールドを準備し、前記モールドと前記コア基板とを近接させて、前記モールドと前記コア基板との間に前記絶縁レジストを展開して絶縁レジスト層を形成する工程と、
前記絶縁レジスト層を硬化させて絶縁材層とする工程と、
前記絶縁材層から前記モールドを引き離す工程と、
前記絶縁材層を現像することにより、放熱用凹部を有する絶縁性のパターン構造体を形成する工程と、
前記パターン構造体の前記放熱用凹部内に導体層を埋設する工程とを含み、
前記導体層は、前記放熱用金属層の少なくとも一部を構成することを特徴とする請求項７に記載の配線基板の製造方法。
【請求項９】
請求項１乃至３のいずれか一項に記載の配線基板を準備する工程と、
前記配線基板の前記再配線層上に半導体素子を設ける工程とを備えたことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線基板およびその製造方法、ならびに半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来より、半導体素子が搭載された半導体パッケージとして、例えばコア基板と、コア基板上に形成された再配線層と、この再配線層が形成された部位に実装された半導体素子とを有するものが知られている。このような半導体パッケージとしては、コア基板として有機パッケージ基板を用いる有機パッケージや、コア基板としてセラミック基板を用いるセラミックパッケージが知られている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１３−２５８２３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来、とりわけ有機パッケージ基板を用いる有機パッケージは、セラミック基板を用いるセラミックパッケージ等と比較すると熱伝導率が低く、半導体チップからの熱を効率良く排熱することが難しいという課題がある。半導体チップからの熱を排熱できない場合、半導体チップの動作安定性が低下したり、エレクトロマイグレーションの進行を加速させたりすることにより、半導体チップの信頼性を低下させる要因となり得る。特に、このような信頼性の低下は動作電圧と周波数の高いデバイスで顕著となるため、配線の微細化および高密度化したパッケージでは大きな課題となり得る。
【０００５】
本発明はこのような点を考慮してなされたものであり、半導体素子からの熱を効率良く移動させて排出することが可能な、配線基板およびその製造方法、ならびに半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、厚み方向に延びる放熱用ビアを有するコア基板と、前記コア基板上に配置された再配線層とを備え、前記再配線層は、半導体素子が搭載される素子搭載領域と、前記素子搭載領域の周囲に形成された放熱用金属層とを有し、前記再配線層の前記放熱用金属層が、前記コア基板の前記放熱用ビアに接続されていることを特徴とする配線基板である。
【０００７】
本発明は、前記素子搭載領域は複数設けられ、前記放熱用金属層は、格子状に形成されていることを特徴とする配線基板である。
【０００８】
本発明は、前記コア基板は、有機パッケージ基板を含むことを特徴とする配線基板である。
【０００９】
本発明は、厚み方向に延びる放熱用ビアを有するコア基板と、前記コア基板上に配置された再配線層と、前記再配線層上に搭載された半導体素子とを備え、前記再配線層は、前記半導体素子が搭載される素子搭載領域と、前記素子搭載領域の周囲に形成された放熱用金属層とを有し、前記再配線層の前記放熱用金属層が、前記コア基板の前記放熱用ビアに接続されていることを特徴とする半導体装置である。
【００１０】
本発明は、前記素子搭載領域は複数設けられ、前記放熱用金属層は、格子状に形成されていることを特徴とする半導体装置である。
【００１１】
本発明は、前記コア基板は、有機パッケージ基板を含むことを特徴とする半導体装置である。
【００１２】
本発明は、厚み方向に延びる放熱用ビアを有するコア基板を準備する工程と、前記コア基板上に再配線層を形成する工程とを備え、前記再配線層は、半導体素子が搭載される素子搭載領域と、前記素子搭載領域の周囲に形成された放熱用金属層とを有し、前記再配線層の前記放熱用金属層が、前記コア基板の前記放熱用ビアに接続されていることを特徴とする配線基板の製造方法である。
【００１３】
本発明は、前記再配線層を形成する工程は、前記コア基板上に絶縁レジストを供給する工程と、モールドを準備し、前記モールドと前記コア基板とを近接させて、前記モールドと前記コア基板との間に前記絶縁レジストを展開して絶縁レジスト層を形成する工程と、前記絶縁レジスト層を硬化させて絶縁材層とする工程と、前記絶縁材層から前記モールドを引き離す工程と、前記絶縁材層を現像することにより、放熱用凹部を有する絶縁性のパターン構造体を形成する工程と、前記パターン構造体の前記放熱用凹部内に導体層を埋設する工程とを含み、前記導体層は、前記放熱用金属層の少なくとも一部を構成することを特徴とする配線基板の製造方法である。
【００１４】
本発明は、前記配線基板を準備する工程と、前記配線基板の前記再配線層上に半導体素子を設ける工程とを備えたことを特徴とする半導体装置の製造方法である。
【発明の効果】
【００１５】
本発明によれば、放熱用金属層及び放熱用ビアを介して半導体素子からの熱を効率良く排出することができる。
【図面の簡単な説明】
【００１６】
【図１】図１は、本発明の一実施の形態による配線基板を示す断面図である。
【図２】図２は、本発明の一実施の形態による配線基板を示す拡大断面図である。
【図３】図３は、本発明の一実施の形態による配線基板を示す平面図である。
【図４】図４（ａ）−（ｃ）は、本発明の一実施の形態による配線基板の製造方法を示す断面図である。
【図５】図５（ａ）−（ｃ）は、本発明の一実施の形態による配線基板及び半導体装置の製造方法を示す断面図である。
【図６】図６（ａ）−（ｄ）は、再配線層を形成する工程の一部を示す断面図である。
【図７】図７（ａ）−（ｃ）は、再配線層を形成する工程の一部を示す断面図である。
【図８】図８（ａ）−（ｃ）は、再配線層を形成する工程の一部を示す断面図である。
【図９】図９（ａ）−（ｃ）は、再配線層を形成する工程の一部を示す断面図である。
【発明を実施するための形態】
【００１７】
以下、本発明の一実施の形態について、図１乃至図９を参照して説明する。なお、以下の各図において、同一部分には同一の符号を付しており、一部詳細な説明を省略する場合がある。
【００１８】
（配線基板の構成）
まず、図１乃至図３により、本実施の形態による配線基板の概略について説明する。図１は、本実施の形態による配線基板を示す断面図であり、図２は、図１の部分拡大図である。図３は、本実施の形態による配線基板を示す平面図である。
【００１９】
図１に示すように、配線基板１０は、後述する半導体素子７１（図５（ｃ）参照）を搭載するためのものである。この配線基板１０は、コア基板２０と、コア基板２０上に配置された再配線層３０とを備えている。
【００２０】
図２は、配線基板１０の部分拡大断面図である。図２に示すように、コア基板２０は、コア基材２１と、このコア基材２１の両面にそれぞれ積層された絶縁層２３Ａ、２３Ｂ、５４Ａ、５４Ｂと、コア基材２１の両面に絶縁層２３Ａ、２３Ｂ、５４Ａ、５４Ｂを介して積層された複数の導体層２４Ａ、２４Ｂ、５５Ａ、５５Ｂとを含む多層構造を有している。
【００２１】
このうちコア基材２１には、このコア基材２１を貫通する複数の表裏導通ビア部２２が埋設されている。また、コア基材２１の表面（図示例では、再配線層３０が配設されている面側）には、所定の表裏導通ビア部２２と接続される導体層２２ａが設けられている。さらに、コア基材２１の裏面には、所定の表裏導通ビア部２２と接続される導体層５３ａが設けられている。
【００２２】
このようなコア基材２１は、例えば、ガラスクロス含有のエポキシフェノール樹脂、ビスマレイミドトリアジン樹脂、ポリフェニレンエーテル樹脂、アラミド樹脂、ベンゾシクロブテン樹脂等の電気絶縁性材料であってよい。とりわけ、コア基材２１として有機材料からなる有機パッケージ基板を用いた場合、後述するように、本実施の形態による効果、すなわち半導体素子７１からの熱を効率良く排出するという効果が得られやすい。
【００２３】
コア基材２１の表面側には、絶縁層２３Ａ、２３Ｂを介して、導体層２４Ａ、２４Ｂが積層されている。そして、絶縁層２３Ａを介して上下に位置する導体層２２ａと導体層２４Ａとが層間接続体２５Ａで接続され、絶縁層２３Ｂを介して上下に位置する導体層２４Ａと導体層２４Ｂが層間接続体２５Ｂで接続されている。
【００２４】
また、コア基材２１の裏面側には、絶縁層５４Ａ、５４Ｂを介して、導体層５５Ａ、５５Ｂが積層されている。そして、絶縁層５４Ａを介して上下に位置する導体層５３ａと導体層５５Ａとが層間接続体５６Ａで接続され、絶縁層５４Ｂを介して上下に位置する導体層５５Ａと導体層５５Ｂとが層間接続体５６Ｂで接続されている。また、導体層５５Ｂの所望部位を露出するようにソルダーレジスト２７が配設され、ソルダーレジスト２７から露出する導体層５５Ｂには、はんだボール５１が設けられている。
【００２５】
このコア基板２０の表面側に位置する導体層２４Ｂはパッド部であり、このパッド部と接続するように多層配線構造体３６からなる再配線層３０が配設されている。この再配線層３０は、３層からなる配線層３２（３２Ａ、３２Ｂ、３２Ｃ）を有している。
【００２６】
また、コア基板２０は、コア基板２０の厚み方向に延びる複数の放熱用ビア２６を有している。放熱用ビア２６は、それぞれ中実円柱形の棒状部材からなり、例えば銅等の放熱性の高い金属材料からなっている。複数の放熱用ビア２６は、それぞれ素子搭載領域３７の外側に配列されている。
【００２７】
半導体素子７１との接続信頼性をより向上させるために、再配線層３０の配線層３２Ｃを形成する前に、ドライフィルムレジストで被覆し、配線層３２Ｃ部分を開口させた後に電解めっきでポスト状に銅めっき層を形成し、ドライフィルムをアルカリで膨潤剥離する。その後、ソルダーレジスト５９を配置する。これによってソルダーレジスト５９よりも上部に突き出した銅ポスト配線層３２Ｃを形成しても良い。配線層３２Ｃ上にはニッケル層５７、金層５８が順次設けられる。金層５８は、後述するように接続パッド７２を介して半導体素子７１の端子７１ａと接続される。
【００２８】
再配線層３０は、コア基板２０上に形成されたパターン構造体３１（３１Ａ、３１Ｂ、３１Ｃ）と、パターン構造体３１に埋設された配線層３２（３２Ａ、３２Ｂ、３２Ｃ）と、図示しないダミーパターンとを有している。
【００２９】
パターン構造体３１は、例えば光硬化性樹脂からなる。この光硬化性樹脂は、一般に主剤、開始剤、架橋剤により構成される。また、光硬化性樹脂には、必要に応じて離型剤や密着剤が含有されていても良い。本実施の形態で使用する光硬化性樹脂には特に制限はなく、公知の光硬化性樹脂からパターン構造体３１の用途、要求される特性、物性等に応じて適宜選択することができる。パターン構造体３１の厚みは、例えば、１μｍ以上５０μｍ以下程度が好ましい。
【００３０】
配線層３２は、配線３３と、パッド部３４と、このパッド部３４に接続された層間接続ビア３５とを有している。パッド部３４と層間接続ビア３５とは、いずれも同一材料から構成されており、互いに一体化されている。配線層３２は、例えば、銅、ニッケル、ニッケルクロム合金等、導電性の良好な金属材料からなることが好ましい。上述したダミーパターンは配線層３２と同一の金属材料からなり、パターン構造体３１を構成する絶縁樹脂中に埋没しており電気信号回路に接続されていない。
【００３１】
本実施の形態では、配線層３２が多層に形成されている。すなわち、パターン構造体３１Ａに配設された配線層３２Ａと、パターン構造体３１Ｂに配設された配線層３２Ｂと、パターン構造体３１Ｃに配設された配線層３２Ｃとからなる３層の配線層３２が形成されている。すなわち、コア基板２０上には、３層構造からなる多層配線構造体３６を含む再配線層３０が配置されている。
【００３２】
図３に示すように、配線基板１０は、複数のパッケージ領域１４を有している。各パッケージ領域１４は、それぞれ１つの半導体装置７０（図５（ｃ）参照）に対応する領域であり、平面視略矩形状を有している。すなわち、１つの配線基板１０からは、それぞれパッケージ領域１４に対応する複数の半導体装置７０が作製される。なお、図３において、便宜上３つのパッケージ領域１４を示している。
【００３３】
図３に示すように、再配線層３０は、素子搭載領域３７と、素子搭載領域３７の周囲に形成された放熱用金属層３８とを有している。このうち素子搭載領域３７は、半導体素子７１（図５（ｃ）参照）が搭載される領域に相当し、それぞれ略矩形形状を有している。この場合、１つのパッケージ領域１４には、それぞれ５つの素子搭載領域３７が設けられているが、必ずしもこれに限られるものではなく、１つのパッケージ領域１４に１つ又は複数の素子搭載領域３７が設けられていても良い。
【００３４】
各素子搭載領域３７には、半導体素子７１の端子７１ａに接続される金層５８が露出している。この場合、金層５８は、それぞれ平面視略円形状を有している。複数の金層５８は、各素子搭載領域３７内で例えば正方格子点状に配置されている。金層５８の外周には、ソルダーレジスト５９が配置されている。なお、図３においては、便宜上一部の金層５８のみを示している。
【００３５】
放熱用金属層３８は、複数の素子搭載領域３７を取り囲むように形成されている。具体的には、放熱用金属層３８は、パッケージ領域１４の外周に沿って設けられている。この場合、放熱用金属層３８は、平面視で格子状に形成されており、当該格子の開口部がそれぞれのパッケージ領域１４に対応している。
【００３６】
図３において、放熱用金属層３８は、パッケージ領域１４の外周全体にわたって形成されている。すなわち放熱用金属層３８の格子を形成するそれぞれの辺は、互いに隣接する２つのパッケージ領域１４に跨がって配置されている。放熱用金属層３８の格子を形成する一辺の幅ｗは、熱伝導性を良好にするという観点から、例えば０．１ｍｍ以上１０ｍｍ以下とすることが好ましい。
【００３７】
なお、放熱用金属層３８の形状は、必ずしもこれに限られるものではなく、パッケージ領域１４の外周の一部のみに沿って設けられていても良く、あるいは、パッケージ領域１４の形状とは無関係に形成されていても良い。例えば、放熱用金属層３８を各素子搭載領域３７に更に近接させて配置しても良い。後述するように、放熱用金属層３８は、感光性絶縁レジスト層４２をモールド６０の遮光層６１によって覆って、非感光領域とすることによって形成される。このため、遮光層６１の形状を自由に設計することにより、放熱用金属層３８を任意の形状とすることができる。
【００３８】
再度図２を参照すると、放熱用金属層３８は、再配線層３０の厚み方向全体にわたって形成されている。すなわち放熱用金属層３８の厚みは、再配線層３０の厚みと同一であり、例えば０．１ｍｍ以上１０ｍｍ以下としても良い。放熱用金属層３８の上面（コア基板２０の反対側の面）は、パターン構造体３１Ｃの上面と同一平面上に位置している。放熱用金属層３８の下面（コア基板２０側の面）は、パターン構造体３１Ａの下面と同一平面上に位置している。なお、放熱用金属層３８は、例えば銅等の放熱性の高い金属材料からなっている。
【００３９】
また放熱用金属層３８は、その下面（コア基板２０側の面）においてコア基板２０の放熱用ビア２６に接続されている。この場合、複数の放熱用ビア２６は、パッケージ領域１４の外周の内側において、放熱用金属層３８の辺の長さ方向に沿って１列かつ等間隔に配置されている（図２参照）。なお、これに限らず、放熱用ビア２６は、複数列に配置されていても良い。各放熱用ビア２６は、コア基板２０の厚み方向に延びており、絶縁層２３Ｂ、２３Ａ、コア基材２１、絶縁層５４Ａ、５４Ｂをそれぞれ貫通して延びている。また各放熱用ビア２６の上端（再配線層３０側の端部）は、放熱用金属層３８に連結され、各放熱用ビア２６の下端（再配線層３０の反対側の端部）は、ソルダーレジスト２７の内部に位置している。このような構成により、半導体素子７１からの熱を、放熱用金属層３８から各放熱用ビア２６を介してコア基板２０の下面側に逃がすことができる。
【００４０】
また、上述したように、パターン構造体３１Ａに埋没する形で配線材料と同じ金属のダミーパターンを設ける。このダミーパターンは電気的に回路とは接続されておらず、これらを放熱用金属層３８に接続してパッケージ内に蓄積した熱を拡散および移動させることができる。
【００４１】
なお、本実施の形態において、放熱用金属層３８は、再配線層３０の配線層３２からは独立しているが、これに限らず、放熱用金属層３８を配線層３２の一部と接続しても良い。この場合、放熱用金属層３８を例えばグランド端子として用い、半導体素子７１の一部の端子７１ａと電気的に接続することができる。
【００４２】
（配線基板および半導体装置の製造方法）
次に、図４乃至図５により、本実施の形態による配線基板の製造方法について説明する。図４（ａ）−（ｃ）は、本実施の形態による配線基板の製造方法を示す断面図であり、図５（ａ）−（ｃ）は、本実施の形態による配線基板および半導体装置の製造方法を示す断面図である。図６乃至図９は、再配線層を形成する工程を示す断面図である。
【００４３】
まず、例えばビルトアップ基板からなるコア基板２０を準備する（図４（ａ））。コア基板２０は、コア基材２１と、このコア基材２１の両面にそれぞれ積層された絶縁層２３Ａ、２３Ｂ、５４Ａ、５４Ｂ及び導体層２２ａ、５３ａと、コア基材２１の両面に絶縁層２３Ａ、２３Ｂ、５４Ａ、５４Ｂを介して積層された複数の導体層２４Ａ、２４Ｂ、５５Ａ、５５Ｂとを有している。絶縁層５４Ｂの下面には、ソルダーレジスト２７が設けられている。また、コア基板２０には、コア基板２０の厚み方向に延びる複数の放熱用ビア２６が埋設されている。
【００４４】
次に、コア基板２０上に１層からなる配線構造体３６Ａを形成する（図４（ｂ））。配線構造体３６Ａは、パターン構造体３１Ａと配線層３２Ａとを含んでいる。このとき、コア基板２０の放熱用ビア２６上に、放熱用金属層３８の一部を構成する部分放熱用金属層３８Ａも形成される。
【００４５】
次いで、図４（ｃ）に示すように、コア基板２０上にパターン構造体３１Ａ、３１Ｂ、３１Ｃと配線層３２Ａ、３２Ｂ、３２Ｃとを順次形成することにより、再配線層３０を形成する。この場合、再配線層３０は、コア基板２０上に形成された３層構造からなる多層配線構造体３６を含んでいる。再配線層３０は、例えば後述するようにインプリント法によって形成される。また、このとき、互いに積層された部分放熱用金属層３８Ａ、３８Ｂ、３８Ｃにより、放熱用金属層３８が形成される。次に、コア基板２０の再配線層３０上にソルダーレジスト５９を設ける。ソルダーレジスト５９からは、再配線層３０の配線層３２Ｃおよび放熱用金属層３８が露出している。その後、再配線層３０の配線層３２Ｃ上に、ニッケル層５７、金層５８を順次積層する。
【００４６】
続いて、図５（ａ）に示すように、コア基板２０の裏面側のソルダーレジスト２７から露出する導体層５５Ｂにそれぞれはんだボール５１を設ける。このようにして、コア基板２０と、コア基板２０上に形成された多層配線構造体３６を含む再配線層３０とを備えた配線基板１０（図１）が得られる。
【００４７】
次に、図５（ｂ）に示すように、再配線層３０の表面側のソルダーレジスト５９から露出する配線層３２Ｃ上に、接続パッド７２を介して半導体素子７１を実装する。このとき、接続パッド７２は熱圧着されることにより、金層５８と半導体素子７１の端子７１ａとが接続される。また、半導体素子７１と再配線層３０との間隙には、熱硬化性樹脂を充填して加熱硬化することにより、アンダーフィル樹脂７３が形成される。このように実装される複数の半導体素子７１は、異種の半導体素子であってもよい。
【００４８】
その後、図５（ｃ）に示すように、各パッケージ領域１４（図参照）の外周に沿ってコア基板２０および再配線層３０を切断することにより、半導体装置７０が得られる。なお、このとき、放熱用金属層３８はその幅方向略中央部で切断され、各半導体装置７０内に配設される。この場合、放熱用金属層３８は、半導体装置７０の外周に沿って矩形状に設けられる。
【００４９】
（再配線層の形成方法）
次に、図６乃至図９により、上述した再配線層３０をインプリント法によって形成する工程（図４（ｃ））について詳細に説明する。
【００５０】
まず、転写基材となるコア基板２０上に感光性絶縁レジスト４１を供給する（図６（ａ））。なお、図６乃至図９においては、コア基板２０の詳細な構成については図示を省略している。
【００５１】
次に、インプリント用のモールド６０を準備し（図６（ｂ））、このモールド６０とコア基板２０とを近接させて、モールド６０とコア基板２０との間に感光性絶縁レジスト４１を展開して感光性絶縁レジスト層４２を形成する（図６（ｃ））。
【００５２】
次いで、モールド６０側から光照射を行い、感光性絶縁レジスト層４２を硬化させて絶縁材層４３とするとともに、モールド６０の遮光層６１とコア基板２０との間に位置する感光性絶縁レジスト層４２を未硬化のまま残存させる（図６（ｄ））。
【００５３】
その後、絶縁材層４３および残存する感光性絶縁レジスト層４２からモールド６０を引き離す（図７（ａ））。
【００５４】
次いで、絶縁材層４３を現像することにより、残存する感光性絶縁レジスト層４２を除去する（図７（ｂ））。これにより、凹部４５と、この凹部４５内に位置する層間接続ビア形成用の貫通孔４６と、後述する部分放熱用金属層３８Ａを形成するための放熱用凹部５２とを有する絶縁性のパターン構造前駆体４４が、コア基板２０上に形成される。
【００５５】
その後、パターン構造前駆体４４にポストベーク処理を施して、パターン構造体３１を得る（図７（ｃ））。
【００５６】
次に、パターン構造体３１に導体バリア層４７を形成する（図８（ａ））。なお、図示例では、導体バリア層４７を太線で示している。この導体バリア層４７は、後工程にて形成する導体層の成分が絶縁性のパターン構造体３１に拡散することを防止するものである。導体バリア層４７は、例えば、ＴｉＮ等のチタン化合物、タングステン合金、モリブデン合金、ＳｉＮ等の珪素化合物、ＮｉＰ等のニッケル化合物、ＣｏＷＰ等のコバルト化合物、ＴａＮ等のタンタル化合物等、表面抵抗が数十Ω／□以上となる材料であってよく、スパッタリング法等の公知の真空成膜法により厚み１０ｎｍ以上２００ｎｍ以下の範囲で形成することができる。
【００５７】
次いで、導体バリア層４７上にシード電極層４８を形成する（図８（ｂ））。このシード電極層４８は、例えば、銅、ニッケル、ニッケルクロム合金等、表面抵抗が１Ω／□以下となる材料が好ましく、スパッタリング法等の公知の真空成膜法により厚み１０ｎｍ以上５００ｎｍ以下の範囲で形成することができる。
【００５８】
次に、シード電極層４８上に電気めっきにより導体を被着して、凹部４５と、このパッド部形成用の凹部４５内に位置する層間接続ビア形成用の貫通孔４６とを埋めるように導体層４９を形成する（図８（ｃ））。同様に、導体層４９は、部分放熱用金属層３８Ａを形成するための放熱用凹部５２の内部にも埋設される。この導体層４９は、配線層３２Ａ、層間接続ビア３５及び部分放熱用金属層３８Ａを形成するものであり、例えば、銅、ニッケル、ニッケルクロム合金等、表面抵抗が１Ω／□以下となるとともに高い熱伝導性を有する材料が好ましい。このような導体層４９は、パターン構造体３１よりも数μｍ程度厚くなるように形成することができる。
【００５９】
次いで、導体層４９及びシード電極層４８を研磨して、パターン構造体３１の凹部４５と、凹部４５内に位置する層間接続ビア形成用の貫通孔４６と、放熱用凹部５２とにそれぞれ導体層４９及びシード電極層４８を残す（図９（ａ））。導体層４９及びシード電極層４８の研磨は、例えば、導体バリア層４７を研磨のストッパーとして、チタン、タングステン、モリブデン等の導体層４９よりも高硬度な金属またはそれらのいずれか１種を含む合金化合物を用いて行うことができる。
【００６０】
その後、さらに、露出する導体バリア層４７を除去する（図９（ｂ））。導体バリア層４７は、フラッシュエッチング法により除去することができる。
【００６１】
以上の一連の工程により、コア基板２０上に１層の配線層３２と、部分放熱用金属層３８Ａとを形成することができる。このようにコア基板２０上に形成されたパターン構造体３１と、パターン構造体３１に埋設された配線層３２及び部分放熱用金属層３８Ａとにより、配線構造体３６Ａが得られる。このうち配線層３２は、配線３３と、パッド部３４と、このパッド部３４に接続した層間接続ビア３５とを有している。
【００６２】
続いて、上記の一連の工程を所望の回数繰り返すことにより、所望の配線層を多層に形成する。図９（ｃ）は、上記の一連の工程を３回繰り返すことにより、パターン構造体３１Ａに配設された配線層３２Ａと、パターン構造体３１Ｂに配設された配線層３２Ｂと、パターン構造体３１Ｃに配設された配線層３２Ｃとからなる３層の配線層を形成した例を示している。また、パターン構造体３１Ａに配設された部分放熱用金属層３８Ａと、パターン構造体３１Ｂに配設された部分放熱用金属層３８Ｂと、パターン構造体３１Ｃに配設された部分放熱用金属層３８Ｃとにより、放熱用金属層３８が形成される。これにより、コア基板２０上に３層構造の多層配線構造体３６を含む再配線層３０が得られる。
【００６３】
以上説明したように本実施の形態によれば、再配線層３０は、半導体素子７１が搭載される素子搭載領域３７と、素子搭載領域３７の周囲に形成された放熱用金属層３８とを有し、放熱用金属層３８が、コア基板２０の放熱用ビア２６に接続されている。これにより、半導体素子７１からの熱を、放熱用金属層３８及び放熱用ビア２６を介して効率良く排出することができ、半導体装置７０の動作安定性や信頼性を向上させることができる。
【００６４】
また、本実施の形態によれば、素子搭載領域３７は複数設けられ、放熱用金属層３８は、格子状に形成されているので、熱を効率良く排出可能な半導体装置７０を複数個まとめて作製することができる。
【００６５】
また、本実施の形態によれば、コア基板２０は、熱伝導率が低い有機パッケージ基板からなるコア基材２１を含んでいる。この場合であっても、半導体素子７１からの熱を効率良く排熱することができる。
【００６６】
また、本実施の形態によれば、再配線層３０を形成する際、まずコア基板２０上に絶縁レジスト４１を供給し、次にモールド６０とコア基板２０とを近接させて、モールド６０とコア基板２０との間に絶縁レジスト４１を展開して絶縁レジスト層４２を形成する。次いで、絶縁レジスト層４２を硬化させて絶縁材層４３とした後、絶縁材層４３からモールド６０を引き離す。次に、絶縁材層４３を現像することにより、放熱用凹部５２を有する絶縁性のパターン構造体３１を形成する。その後、放熱用凹部５２内に放熱用金属層３８の一部を構成する導体層４９を埋設する。このことにより、モールド６０の遮光層６１の形状を適宜設定することにより、任意の平面形状を有する放熱用金属層３８を設けることができ、半導体素子７１からの排熱経路を自在に設定することができる。
【００６７】
上記実施の形態に開示されている複数の構成要素を必要に応じて適宜組合せることも可能である。あるいは、上記実施の形態に示される全構成要素から幾つかの構成要素を削除してもよい。
【符号の説明】
【００６８】
１０        配線基板
１４        パッケージ領域
２０        コア基板
２６        放熱用ビア
３０        再配線層
３１        パターン構造体
３２        配線層
３７        素子搭載領域
３８        放熱用金属層
７０        半導体装置
７１        半導体素子
【図１】
0006729044.tif 000002
【図２】
0006729044.tif 000003
【図３】
0006729044.tif 000004
【図４】
0006729044.tif 000005
【図５】
0006729044.tif 000006
【図６】
0006729044.tif 000007
【図７】
0006729044.tif 000008
【図８】
0006729044.tif 000009
【図９】
0006729044.tif 000010