(57)【特許請求の範囲】
【請求項１】
半導体素子のパワーサイクルの評価試験を制御する半導体素子のパワーサイクル評価試験制御装置であって、
前記半導体素子のチップの発熱を操作する操作部と、
前記半導体素子の目標チップ温度を設定する制御温度設定部と、
前記半導体素子より外部に熱を放出する放熱手段と、
前記チップの接合部温度と前記目標チップ温度から、前記操作部の出力信号を制御する試験制御部と、を備えると共に、
前記放熱手段は、
前記半導体素子の表面に設けられると共に、実効熱容量を有する熱伝導材、前記熱伝導材を介して密着し、熱放出を操作する加熱部、および冷却部の積層構成からなる恒温冷却部と、
前記熱伝導材の表面温度に放熱抵抗に依拠する係数を乗じて発熱量を算出し、前記加熱部に制御信号を出力する放熱制御部と、
を備えたことを特徴とする半導体素子のパワーサイクル評価試験制御装置。
【請求項２】
前記放熱制御部は、昇温時、降温時、および熱平衡時の各試験温度域からなるパワーサイクル制御の設定温度の内、前記昇温時には、前記チップの接合部温度を受けて、定常模擬熱抵抗値よりも大きな模擬熱抵抗値の逆数に比例した加熱温度を出力し、前記降温時には、前記チップの接合部温度を受けて、前記定常模擬熱抵抗値よりも小さな模擬熱抵抗値の逆数に比例した加熱温度を出力することを特徴とする請求項１に記載の半導体素子のパワーサイクル評価試験制御装置。
【請求項３】
前記チップの接合部目標温度の時間的変化を示す波形が得られるチップ接合部目標温度に対するチップ発熱操作変数の変換テーブルを、所与のデバイス加熱モデルを用いて事前解析より求めて前記試験制御部の記憶媒体に保持し、
前記試験制御部は、前記変換テーブルの前記チップ発熱操作変数の値を参照して、前記半導体素子の昇温操作を行うことを特徴とする請求項１に記載の半導体素子のパワーサイクル評価試験制御装置。
【請求項４】
前記チップの接合部目標温度の時間的変化を示す波形に対するチップ発熱操作変数の変換テーブルを、所与のデバイス加熱モデルを用いて事前解析より求めて前記試験制御部の記憶媒体に保持し、
前記試験制御部は、前記変換テーブルの前記チップ発熱操作変数の値を参照して、前記半導体素子の放熱面の昇温操作を行うことを特徴とする請求項１に記載の半導体素子のパワーサイクル評価試験制御装置。
【請求項５】
供用期間中のパワーエレクトロニクス機器の前記半導体素子の放熱面の温度における、前記パワーエレクトロニクス機器の動作開始後の平衡温度および前記半導体素子への供給電力値から模擬抵抗値を決定する模擬インピーダンス制御手段を備えたことを特徴とする請求項１または２に記載の半導体素子のパワーサイクル評価試験制御装置。
【請求項６】
前記チップ発熱操作変数から前記チップ接合部目標温度に変換する関数は、前記変換テーブルを逆参照して求めることを特徴とする請求項３に記載の半導体素子のパワーサイクル評価試験制御装置。
【請求項７】
前記チップ発熱操作変数から前記半導体素子の放熱面の温度に変換する関数は、前記変換テーブルを逆参照して求めることを特徴とする請求項４に記載の半導体素子のパワーサイクル評価試験制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、パワーエレクトロニクス機器に搭載されるパワーデバイスあるいはパワーモジュールなどの半導体素子のパワーサイクル評価試験制御装置に関するものである。
【背景技術】
【０００２】
ＩＧＢＴ（Insulated Gate Bipolar Transistor）やＩＰＭ（Intelligent Power Module）で代表されるパワーデバイスあるいはパワーモジュール等の半導体素子、即ち、パワーデバイスを搭載した電源ユニットや電源機器は、空調機、炊飯器などの家電品からエレベータや列車、あるいは電気自動車等の大容量動力機器などのパワーエレクトロニクス機器（以下、パワエレ機器という。）の広い範囲の製品に適用される。
【０００３】
このパワーデバイスに例えば温度ストレスをサイクル的に印加すると、半導体チップと外部電極との間で接合されている金属配線の線膨張率の違いによって金属疲労が生じ、電気的特性や熱的特性を悪化させながら、金属配線が半導体チップから徐々に剥離していく。そして、最終的にパワーデバイスは故障に至り寿命を迎える。
【０００４】
このパワーデバイスの寿命を推定する評価試験の現状と課題について考察する。
先ず、パワーデバイス単体での評価試験の取り組みについて図１３を用いて説明する。図１３（ａ）は、パワーデバイス裏面の放熱温度Ｔｃが時間と共に変化する様子を模式的に示す図であり、その昇降温波形の平たん部は熱平衡の状態を示している。熱平衡温度は、発熱量と放熱量の拮抗した状態の時間平均温度を示す。なお、後述するように本願ではこの拮抗状態を新規な時定数要素による方法で設定する。
【０００５】
図１３（ｂ）は、図１３（ａ）の一部を拡大した図で、パワーサイクル１回分の昇降温波形を示す図である。ここで、当然ながら昇温は、パワーデバイスの発熱作用であり、降温は放熱作用である。なお、後述するように本願による制御装置においても、デバイス発熱寄与分と、放熱寄与分は分担して管理制御される。
【０００６】
図１３（ａ）で示す長時間の昇降温波形はサーマルサイクル、図１３（ｂ）で示す短時間の昇降温波形はパワーサイクルと呼ばれ、パワーデバイスのベンダー並びに電源機器メーカ各社は、このパワーサイクルやサーマルサイクル（以下、本願ではこれらをパワーサイクルという。）各試験規格に準拠したパワーデバイス単体での評価試験に取り組んでいる。
【０００７】
また、供用期間中のパワーデバイスの劣化評価の取組みについては、例えば国際公開第２０１３／１８７２０７号パンフレット（特許文献１）、特開２０１２−１８０２５号公報（特許文献２）、特開２００３−１３４７９５号公報（特許文献３）に開示されているように、供用期間中のパワエレ機器をモニタリングするという制約された条件で、パワーモジュールの劣化診断や、寿命推定等に関する様々な方法、手段が提案されている。なお、後述する本願では、このようなパワエレ機器の供用期間中での熱負荷特性および設置環境の放熱特性をパワーデバイス単体評価試験の中で模擬することとする。
【０００８】
次に、パワーサイクル評価試験に関するはんだ接合部の評価と課題について説明する。
（１）はんだ接合部の寿命評価式について：
供用期間中のパワーデバイスは、例えば２０１４ ＩＥＥＥ ｐｐ２５５０（非特許文献１）に開示されているように、熱サイクル疲労あるいは高温動作に起因して、はんだ接合部、およびワイヤボンドの劣化・亀裂、あるいはパワーチップの絶縁劣化・絶縁破壊などが起きている。特に、パワーデバイスのはんだ接合層内で生じる結晶成長粗大化や亀裂事象の進行度合いは、次式（１）（coffin-mansonの修正式）の熱サイクル疲労寿命に係る加速係数値αで示すことができる。フィールド耐用年数を評価試験結果から式（１）を参照して見積もる場合には、この熱サイクル疲労に係るこれら温度評価量等が重要となる。
【０００９】
【数１】
0006659160.tif 000002
【００１０】
ここで、αは加速試験係数、ｆ１は実使用サイクル回数、ｆ２は試験サイクル回数、ｍは定数、ｎは材料定数、ΔＴ１は実使用サイクル温度幅、ΔＴ２は試験サイクル温度幅、Ｑは活性化エネルギー（ｅｖ）、ＫＢはボルツマン定数、Ｔ１ｍａｘは実使用上限温度（Ｋ）、Ｔ２ｍａｘは試験上限温度（Ｋ）を示している。
【００１１】
（２）はんだ接合部の評価変数について：
パワーサイクル評価試験の制御変数は上限温度のＴｍａｘ（Ｋ）並びに下限温度のＴｍｉｎ（Ｋ）、サイクル温度幅ΔＴ、およびサイクル回数ｆの各数値である。
【００１２】
（３）パワーデバイスの複数部位で起きる劣化、破壊事象について：
パワーデバイス内部のはんだ接合層の劣化、あるいは亀裂進展に付随して、例えばＴＨＥＲＭＩＮＩＣ ２０１３（非特許文献２）に開示されているように、他の部位のワイヤボンド破断、あるいはチップ絶縁膜の絶縁破壊が起きる。
【００１３】
以上がパワーサイクル評価試験に関するはんだ接合部の評価と課題であるが、次に、パワーデバイスのジャンクション温度評価の必要性と課題について説明する。
（１）パワーサイクル評価試験でのモニタリング温度について：
パワーサイクル試験の制御温度にチップの接合部温度、即ち、ジャンクション（以下、Ｔｊという。）接合温度が好適に用いられる。Ｔｊ接合温度を評価するのに、特許文献１の図７に示されるように、チップ接合電位の温度依存性を利用する方法が知られている。このためパワーサイクル評価試験では、パワーサイクルレートｆ、Ｔｊ接合温度、サイクル温度幅ΔＴｊ、およびさらし温度（高温保持温度）等のそれぞれの温度に対する制御管理が求められる。
【００１４】
（２）パワーデバイス内部の温度分布について：
パワーデバイス自身は温度分布があり、よって、パワーデバイスの各部（はんだ層、ワイヤボンド）の温度はＴｊ接合温度とは明らかに異なる。この温度補正課題は、例えば特許文献１の図７に示されるように、熱解析計算を含む様々な解析手法が用いられる。
【００１５】
従来、パワーデバイス単体の評価試験で得られる動作寿命や劣化状態診断データから、前記式（１）に基づく耐用年数を推測するには、供用期間中のパワーデバイスの動作（パワーチップの発熱量、周辺熱環境の放熱インピーダンスなど）データから判明した加速試験条件（ｆ、ΔＴ、やＴｍａｘ）が必要とされている。しかし、供用期間中のＴｊ接合温度に関しては、これらのデータは手に入りにくい状況がある。
【００１６】
図１４は、パワーデバイスシステムの入出力電力および発生熱エネルギーを説明する図で、この図１４に示すパワーデバイス熱システムでは、電動モータ等の駆動機器１４０にエネルギーを供給するパワーデバイス１４１の発熱量を外部に放出させる放熱手段１４２を備え、パワーデバイス１４１の発熱量を速やかに外部に放出させてパワーデバイス１４１の過昇温度を抑えている。図１４において、符号Ｐｉは供給電力、Ｐｏは負荷電力、Ｑｅｘは放出熱をそれぞれ示している。
【００１７】
図１５は、パワーデバイス１４１の評価試験を行う従来のパワーサイクル評価試験制御装置の機能ブロック図である。図１５において、試験制御部１５０は、入力設定したＴｊ目標温度Ｔｊｓを基に、パワーデバイス１４１および放熱手段１４２を操作し、制御量であるＴｊ評価温度Ｔｊｏおよび温度幅評価量ΔＴｊｏを出力する。パワーチップ１５１の接合部で発生した熱は、パワーデバイス１４１の内部の熱拡散層１５２を介して、パワーデバイス１４１の外部へ放出させる。同図の放熱手段１４２は放熱容量と放熱抵抗からなる放熱インピーダンスで示している。なお、図１５において、符号Ｉｃはコレクタ操作電流、Ｔｊ＊は接合温度評価量を示している。
【００１８】
図１６は、パワーデバイス１４１の実装構造断面図の一例を示す図で、複数層のデバイス熱拡散層で構成されたパワーデバイス１４１の熱拡散層１５２を通ってチップ熱が放熱手段１４２の放熱面に熱拡散される様子を示している。図１６において、符号１６０はワイヤボンド、符号１６１は絶縁材、符号１６２は第１はんだ層、符号１６３は第２はんだ層、符号１６４はモジュールケースを示している。なお、熱拡散層１５２は、第１はんだ層１６２、絶縁材１６１、第２はんだ層１６３のように、はんだ層、セラミック材、および銅材で構成されており、放出熱Ｑｅｘを図中の破線で示している。また、放熱手段１４２には、グリース材、放熱フィン、冷却ファン、周辺熱環境、あるいは放熱板、冷媒循環配管、冷却機等が用いられており、図１７では放熱フィン１７０を示している。図１７の符号１７１はサーマルフィラーを示している。
【先行技術文献】
【特許文献】
【００１９】
【特許文献１】国際公開第２０１３／１８７２０７号パンフレット
【特許文献２】特開２０１２−１８０２５号公報
【特許文献３】特開２００３−１３４７９５号公報
【非特許文献】
【００２０】
【非特許文献１】Bo Tian, et al「Monitoring IGBT’s Health Condition via Junction Temperature Variations」２０１４ ＩＥＥＥ ｐｐ２５５０
【非特許文献２】Zoltan Sarkany et al「Failure Prediction of IGBT Modules Based on Power Cycling Tests」ＴＨＥＲＭＩＮＩＣ ２０１３
【発明の概要】
【発明が解決しようとする課題】
【００２１】
前記のように、パワーデバイス１４１に対する昇降温操作が、自身のパワーサイクル加熱と熱放散により繰り返される。図１３の模式図は、実際の動作条件を反映して、パワーサイクルおよびサーマルサイクルそれぞれのモードが重畳したものである。
公的試験規格に準拠したパワーデバイス単体のパワーサイクル評価試験において、実環境での熱サイクルストレスを定量化する必要がある。
パワーデバイス１４１の評価試験に供するパワーサイクル評価試験制御装置に関する課題を以下に挙げる。
（１）パワーサイクル評価試験において、特定用途のパワーデバイス１４１に装着する放熱フィン１７０あるいはチラーを含む放熱板並びに設置周辺の熱環境要素等の放熱手段１４２の熱放出特性を模擬する。
（２）サーマルサイクル試験温度（ΔＴｊ、Ｔｊ）を維持し、昇降温遷移時間を短縮する。
（３）加速試験係数αの精度確保に必要なサーマルサイクル試験温度（ΔＴｊ、Ｔｊ）を定量化する。
（４）供用期間中のパワエレ機器の熱環境を模擬する。
【００２２】
この発明は、前記パワーサイクル評価試験制御装置に関する課題に着目してなされたもので、半導体素子のパワーサイクル評価試験において、供用期間中の熱環境条件が摸擬できる半導体素子のパワーサイクル評価試験制御装置の提供を目的とするものである。
【課題を解決するための手段】
【００２３】
この発明による半導体素子のパワーサイクル評価試験制御装置は、半導体素子のパワーサイクルの評価試験を制御する半導体素子のパワーサイクル評価試験制御装置であって、
前記半導体素子のチップの発熱を操作する操作部と、前記半導体素子の目標チップ温度を設定する制御温度設定部と、前記半導体素子より外部に熱を放出する放熱手段と、前記チップの接合部温度と前記目標チップ温度から、前記操作部の出力信号を制御する試験制御部と、を備えると共に、
前記放熱手段は、前記半導体素子の表面に設けられると共に、実効熱容量を有する熱伝導材、前記熱伝導材を介して密着し、熱放出を操作する加熱部、および冷却部の積層構成からなる恒温冷却部と、
前記熱伝導材の表面温度に放熱抵抗に依拠する係数を乗じて発熱量を算出し、前記加熱部に制御信号を出力する放熱制御部と、を備えたものである。
【発明の効果】
【００２４】
この発明によるパワーサイクル評価試験制御装置によれば、放熱温度、放熱容量、および放熱抵抗から冷却温度速度を制御することで、時定数が任意の一次遅れ時間の応答特性を有する放熱手段を備えた半導体素子のパワーサイクル評価試験制御装置を実現できる効果がある。
【図面の簡単な説明】
【００２５】
【図１】この発明の実施の形態１による半導体素子のパワーサイクル評価試験制御装置の機能ブロック図である。
【図２】この発明の実施の形態１による半導体素子のパワーサイクル評価試験制御装置の放熱手段の機能ブロック図である。
【図３】パワーデバイスの放熱温度曲線を示す図である。
【図４】この発明の実施の形態２による半導体素子のパワーサイクル評価試験制御装置の機能ブロック図である。
【図５】この発明の実施の形態２による半導体素子のパワーサイクル評価試験制御装置のパワーサイクル評価試験期間中の３モードの制御操作時間帯を示す図である。
【図６】この発明の実施の形態２による半導体素子のパワーサイクル評価試験制御装置の動作フロー図である。
【図７】この発明の実施の形態３による半導体素子のパワーサイクル評価試験制御装置の使用例を説明する機能ブロック図である。
【図８】コレクタ操作電流波形の生成手段を示す図である。
【図９】Ｔｊ接合温度設定レギュレータの昇温制御特性を示す図である。
【図１０】パワーデバイス放熱インピーダンスおよび放熱インピーダンスの過渡熱インピーダンス等価回路を示す図である。
【図１１】この発明の実施の形態３による半導体素子のパワーサイクル評価試験制御装置の他の使用例を説明する機能ブロック図である。
【図１２】バイス放熱路インピーダンスおよび放熱負荷インピーダンスの応答特性を示す図である。
【図１３】供用期間中のパワーデバイスの放熱温度曲線を示す図である。
【図１４】パワーデバイスシステムの入出力電力および発生熱エネルギーを説明する図である。
【図１５】従来のパワーサイクル評価試験制御装置の機能ブロック図である。
【図１６】パワーデバイスの実装構造断面図の一例を示す図である。
【図１７】パワーデバイスの従来の放熱手段の一例を示す図である。[発明を実施するための形態]
【００２６】
以下、この発明による半導体素子のパワーサイクル評価試験制御装置の好適な実施の形態について図面を参照して詳細に説明する。なお、半導体チップの発熱量を操作する制御変数には、コレクタ電流ならびにコレクタ−エミッタ間電圧の２つが知られている。実際に、チップであるＩＧＢＴゲート電圧により一意的にこのエミッタ−コレクタ電圧は決定できる。以下の実施の形態では、説明の便宜上、チップ発熱の操作変数をコレクタ操作電流と呼ぶことにし、熱量操作量を便宜的にコレクタ操作電流で行うものである。
【００２７】
実施の形態１．
図１は、この発明の実施の形態１による半導体素子のパワーサイクル評価試験制御装置の機能ブロック図である。図１において、試験制御部１５０および被試験パワーデバイス（以下、デバイスという。）１４１は、図１５で説明した従来のものと同様であり、同一符号を付して説明を省略する。ここでは、デバイス１４１の発生熱を外部に放出させる放熱手段１０について説明する。
【００２８】
放熱手段１０は、通常、据付け場所や電子機器筺体など周辺熱環境および各種の放熱要素体、具体的にはグリース材、放熱フィンおよび冷却ファン、あるいは放熱板、冷却循環器、チラー等で構成される。実施の形態１ではこれら放熱要素を一次遅れ要素のシンプルな放熱負荷として模擬する。
【００２９】
デバイス１４１の発生熱を外部へ放出する際には、放熱容量Ｃｅｘおよび放熱抵抗Ｒｅｘで決まる応答遅れが生じる。放熱負荷は放熱容量Ｃｅｘおよび放熱抵抗Ｒｅｘを用いて一次応答特性で模擬できる。ここでは、このデバイス１４１の放熱面の温度が一次遅れ応答の放熱手段１０とのインタフェース温度（以下、放熱温度Ｔｃという。）となる。
【００３０】
実施の形態１による放熱手段１０は、実環境放熱インピーダンスを一次近似として扱い、放熱容量Ｃｅｘおよび放熱抵抗Ｒｅｘ［Ｋ／Ｊ］（ＪはＪｏｕｌを示す。）で構成する。デバイス１４１の内部の発生熱が、デバイス１４１の裏面から放出されるとして、デバイス１４１の放熱面の放熱温度Ｔｃの冷却速度［Ｋ／ｓｅｃ］は、放出熱Ｑｅｘと放熱容量Ｃｅｘとから、
Ｃｅｘ × ｛ΔＴｃ／Δｔ｝・・・・・（２）
となる。また、デバイス１４１の放熱面からの放出熱Ｑｅｘ[Ｊ／ｓｅｃ]は、放熱抵抗Ｒｅｘの制約を受けるから、
Ｃｅｘ × ｛ΔＴｃ／Δｔ｝＝Ｑｅｘ−Ｔｃ／Ｒｅｘ・・・・・（３）
となる。ここで、Ｑｅｘ：単位時間当たりの放出熱［Ｊ／ｓｅｃ］
Ｃｅｘ：放熱容量［Ｊｏｕｌ／℃］
Ｒｅｘ：放熱抵抗
Ｔｃ：放熱温度
である。よって、ラプラス演算子ｓを用いて放熱温度Ｔｃ特性は式（４）となり、放熱温度Ｔｃの昇温特性は、一次遅れである。
Ｔｃ＝Ｑｅｘ × Ｒｅｘ／（１＋τｓ）・・・・・（４）
ここで、τ：熱時定数（Ｃｅｘ × Ｒｅｘ）［ｓｅｃ］である。
【００３１】
図２は、放熱手段１０の機能ブロック図である。図２において、符号１０ａは実効熱容量を有する熱伝導材、符号１０ｂはヒータ等即応発熱部、符号１０ｃは冷却板、符号１０ｄは冷媒配管および冷却器、符号１０ｅは熱伝導材１０ａの表面温度を検出する温度センサである。熱伝導材１０ａ、ヒータ等即応発熱部１０ｂ、冷却板１０ｃ、冷媒配管および冷却器１０ｄにより、恒温冷却部１０ｆが構成されており、恒温冷却部１０ｆの放熱は放熱制御部１０ｇにより制御される。符号１０ｈは放熱制御部１０ｇに設けられた演算器である。なお、放熱温度Ｔｃは放熱制御部１０ｇに入力される温度センサ１０ｅの出力で、熱伝導材１０ａの放熱温度である。また、符号Ｉｈは放熱制御部１０ｇから出力されるヒータ電流で、恒温冷却部１０ｆに入力される。
【００３２】
図２に示すように、放熱制御部１０ｇに設けられた演算器１０ｈは、温度センサ１０ｅが検出した熱伝導材１０ａの放熱温度Ｔｃから算出したヒータ電流Ｉｈを放熱負荷に備えたヒータ抵抗体Ｒｈ(図示しない)に出力する。ここでは、ヒータ電流Ｉｈが流れるヒータ抵抗体Ｒｈの発熱量Ｉｈ２×Ｒｈは、式（３）の必要発熱量Ｔｃ／Ｒｅｘを満足する。また、冷却速度ΔＴｃ／Δｔは、温度センサ１０ｅとヒータ間の実装構造で決まる熱容量Ｃｅｘに依存するが、応答時定数は、演算器１０ｈで決定する実環境熱インピーダンスにより律速される。
【００３３】
次に、図１に示す本実施形態による半導体素子のパワーサイクル評価試験制御装置の使用例として、定常模擬熱抵抗値の算出方法について説明する。前述のように、放熱負荷は放熱容量Ｃｅｘおよび放熱抵抗Ｒｅｘを用いて一次応答特性で模擬できる。この模擬熱抵抗とは、図１７のデバイス１４１の裏面に装着した放熱フィン１７０など放熱手段１０が有するデバイス内部の熱抵抗とは異なる外部の放熱抵抗のことである。前記定常模擬抵抗値は、供用時間中のパワエレ機器のデバイス１４１の裏面温度における、機器動作開始後の平衡温度およびデバイス供給電力値から求めることができる。
【００３４】
図３は、パワエレ機器に実装されたデバイス１４１の実環境下での放熱温度曲線、即ち、放熱温度プロファイルを示す。このプロファイルから、一次遅れ関数フィティングによる機器の昇温時間τ[ｓｅｃ]、熱平衡後の平均温度Ｔｓａｔ[Ｋ]、およびデバイス消費電力[Ｗ](図示せず)が得られ、これより、放熱抵抗Ｒｅｘは、Ｒｅｘ＝Ｔｓａｔ／Ｐｃ[Ｋ／Ｗ]と算出できる。
【００３５】
次に、図１に示す本実施形態による半導体素子のパワーサイクル評価試験制御装置の他の使用例として、熱容量を付した熱伝導板厚みの算出方法について説明する。前述のように、放熱負荷は放熱容量Ｃｅｘおよび放熱抵抗Ｒｅｘを用いて一次応答特性で模擬できる。この放熱負荷の構成要素の一つの熱容量は、図１６に示すデバイス１４１の裏面に装着された放熱手段１４２を用いて部分的な寄与が期待できる。
【００３６】
放熱容量Ｃｅｘ[Ｊ／Ｋ]は、応答時間τ[ｓｅｃ]と、放熱抵抗Ｒｅｘ[Ｋ／Ｗ]より、Ｃｅｘ＝τ／Ｒｅｘを得る。要求された放熱容量Ｃｅｘ[Ｊ／Ｋ]に対して、放熱手段１４２の比熱容量ｃ[Ｊ／Ｋ・ｍｍ３]、および放熱手段１４２の放熱面積Ｓ[ｍｍ２]から、厚みｄ[ｍｍ]は、ｄ＝Ｃｅｘ／（ｃ×Ｓ）となる。ここで、放熱手段１４２の材質は、銅またはアルミニウム等金属材が選定される。
【００３７】
以上のように、実施の形態１による半導体素子のパワーサイクル評価試験制御装置は、放熱温度Ｔｃ、放熱容量Ｃｅｘ、および放熱抵抗（即ち、模擬熱抵抗）Ｒｅｘから冷却温度速度（ΔＴｃ／Δｔ）を制御することで、時定数が任意の一次遅れ時間の応答特性を備えた放熱手段１０が実現できる。具体的な制御変数(応答時定数τおよび熱抵抗Ｒ)は、図３に示すデバイス１４１の昇降温度プロファイル（模式図）の立ち上がり時間τ、および平衡温度（Ｔｓａｔ）から算出できる。同図は、時間幅の短いパワーサイクル温度プロファイルＰｃｙｃｌｅの繰り返しによる熱蓄積効果の範囲で、チップ発熱と放熱で決まる平衡温度Ｔｓａｔで安定していることを示す。なお、一次成分以外に高次成分も加味すれば、実際の昇降温度プロファイルの近似精度が向上する。
【００３８】
実施の形態２．
次に、この発明の実施の形態２による半導体素子のパワーサイクル評価試験制御装置について説明する。
図４は、実施の形態２による半導体素子のパワーサイクル評価試験制御装置の機能ブロック図である。図４において、試験制御部１５０およびデバイス１４１は、図１で説明した実施の形態１と同様であり、同一符号を付して説明を省略する。
【００３９】
デバイス１４１の発生熱は、放熱手段４０を通じてデバイス１４１の外部へ熱放出される。この放熱手段４０は、パワーサイクル評価試験の期間短縮の容易な３タイプの放熱インピーダンスを備えた３モードの放熱手段４０で構成されている。放熱手段４０は、切り替え可能な次の３つの放熱インピーダンス４０ａ、４０ｂ、４０ｃで構成されており、切替え手段となるスイッチ４０ｄを介して次の３条件の何れかの状態への切り替えが可能であることを示している。
【００４０】
放熱インピーダンス４０ａをＺＨｉｇｈ、放熱インピーダンス４０ｂをＺＬｏｗ、放熱インピーダンス４０ｃをＺＭｅｄで示し、ＺＭｅｄは、実施の形態１と同様の放熱インピーダンスの機能を備えており、デバイス１４１の放熱面の放熱温度Ｔｃが一次遅れ応答の放熱手段を備える。また、ＺＨｉｇｈは、ＺＭｅｄの放熱インピーダンスの内の放熱抵抗値がＭ倍高い値を備え、ＺＬｏｗは、ＺＭｅｄの放熱インピーダンスの内の放熱抵抗値がＮ倍低い値を備える。ＺＨｉｇｈ、およびＺＬｏｗは、評価試験の時間短縮を図るための手段である。また、係数Ｍ、Ｎは正数で、その値は実際の状況に合わせて選択する。
【００４１】
図５は、パワーサイクル評価試験期間中の３モードの制御操作時間帯を示す図である。同図は、多数回のパワーサイクルが重畳した１試験期間の放熱温度Ｔｃのパワーサイクル温度プロファイルＰｃｙｃｌｅを示し、図中、符号Ｔｒｉｓｅは昇温時間、Ｔｎｏｒｍは保持時間、Ｔｆａｌｌは降温時間を示している。この係数Ｍ、およびＮは、時間短縮の効果が得られる範囲で決定することができる。
【００４２】
図６は、実施の形態２の動作フロー図で、1サイクル分の昇温、高温保持、ならびに降温保持各期間からなるパワーサイクル試験工程を示すものである。昇温期間では、迅速にデバイスを昇温させ、高温保持期間ではその到達温度が一定に維持できるように熱平衡状態を保ち、降温期間では迅速にデバイス温度を放熱させる必要がある。このため、図６において、デバイス発生熱による昇温期間中は、放熱抵抗値Ｒｒｉｓｅを高い値に設定し、デバイス発生熱の蓄熱効果によるデバイス昇温を促す。昇温終了後、速やかに適正な値の放熱抵抗Ｒｅｘに切り替えて、到達温度での熱平衡状態を確保する。次いで保持温度期間終了後は、低い値の放熱抵抗値Ｒｆａｌｌに切り替えて、速やかに降温させることができる。
【００４３】
定常動作期間Ｔｎｏｒｍの前後には、立ち上げ期間Ｔｒｉｓｅ並びに立ち下げ期間Ｔｆａｌｌが設定される。実施の形態２では、放熱抵抗Ｒｅｘの値が図２の放熱制御部１０ｇで生成され、３区間のそれぞれの放熱抵抗値Ｒｒｉｓｅ、ＲｎｏｒｍおよびＲｆａｌｌは固定とする。３変数は本実施形態の目的とする動作条件から下式の関係がある。
Ｒｒｉｓｅ＞Ｒｎｏｒｍ＞Ｒｆａｌｌ
Ｒｒｉｓｅ＝Ｒｎｏｒｍ×Ｍ
Ｒｆａｌｌ＝Ｒｎｏｒｍ×Ｎ
但し、Ｍ、Ｎは異なる正数である。
【００４４】
デバイス１４１の熱拡散路および放熱負荷は、デバイス発生熱を一時的に蓄積させる作用がある。パワーサイクル時のデバイス１４１の放熱温度Ｔｃの昇温特性は、多少の変動を伴ないつつ、熱平衡温度で収束する。またデバイス１４１のＴｊ接合温度の昇温特性は、試験変数Ｔｊｍａｘを上限として温度範囲ΔＴｊの時間変動を繰り返す。
【００４５】
パワーサイクル時の試験変数Ｔｊｍａｘ、温度範囲ΔＴｊおよびサイクル数fは、実際のパワエレ機器の動作条件および設置される熱環境条件と密接に関係し、デバイス１４１の内部のはんだ接合部などの熱サイクル疲労劣化に大きく影響する。試験評価変数がＴｊ接合温度あるいは放熱温度Ｔｃの場合、所与のデバイス１４１を対象として、所望するＴｊ接合温度あるいは、放熱温度Ｔｃに対して、どのようなコレクタ操作電流Ｉｃを出力するかが課題となる。本実施形態は、このコレクタ操作電流波形の生成方法および手段を提供でき、実環境の放熱特性に加えて、放熱インピーダンスが通常より高い場合と低い場合の擬似的なモデル負荷を備えたので、パワーサイクル試験の時間短縮効果がある。
【００４６】
実施の形態３．
次に、この発明の実施の形態３による半導体素子のパワーサイクル評価試験制御装置について説明する。図７は、実施の形態３による半導体素子のパワーサイクル評価試験制御装置の機能ブロック図である。
実施の形態３によるパワーサイクル評価試験制御装置の制御モードは２種類で、操作量が共通のコレクタ操作電流Ｉｃに対し、目標量および制御量がＴｊ接合温度または放熱温度Ｔｃの場合の２条件の場合である。
この２通りの制御方法を図７のパワーサイクル評価試験制御装置の機能ブロック図に示す。ここでは、制御系の熱要素と電気要素とは等価なものとして扱っており、この図７において、符号７０は放熱手段、符号７０ａは熱容量、符号７０ｂはヒータ等即応発熱部、符号７０ｃは恒温冷却部を示している。また、符号７１ＡはＴｊ−Ｉｃ関数参照器で、このＴｊ−Ｉｃ関数参照器７１Ａにより試験制御部１５０に対してＴｊ目標温度として設定コレクタ操作電流Ｉｃｓを出力する。なお、その他については、図１の実施の形態１と同様であり、同一符号を付して説明を省略する。
なお、電気的要素と熱的要素との対比において、前者の温度は後者の電圧に、また熱量［Ｊ／秒］は電力（電圧×電流）［Ｗ］に、更に、熱抵抗は電気抵抗に対応する。よって、ＩＧＢＴ発生熱量はコレクタ損失（＝コレクタ操作電流Ｉｃ×コレクタ−エミッタ電位Ｖｃｅ）に相当するから、Ｉｃ（Ｖｃｅ一定）、若しくはＶｃｅ（Ｉｃ一定）を操作することで、一般的にＩＧＢＴの自己発熱を促すことができる。便宜上、コレクタ操作電流Ｉｃで本案の説明を行うこととする。
【００４７】
本実施形態のパワーサイクル評価試験制御装置の設定温度入力に対する出力コレクタ電流の伝達係数Ｇｍについて考察する。伝達係数Ｇｍは、後述する設定温度がＴｊ接合温度の場合（Ｇｍｊ）は、Ｔｊ−Ｉｃ変換回路を示す図８（ａ）より次式（５）となる。
Ｇｍｊ＝１／（ＺＤ＋ＺＬ）・・・・・（５）
また、後述する設定温度が放熱温度Ｔｃの場合（Ｇｍｃ）は、Ｔｃ−Ｉｃ変換回路を示す図８（ｂ）より次式（６）となる。
Ｇｍｃ＝１／ＺＬ・・・・・（６）
【００４８】
図８（ａ）（ｂ）に示すコレクタ操作電流波形の生成手段では、制御温度は、接合温度評価量Ｔｊ*およびケース計測温度Ｔｃ*であり、設定(目標)温度は、Ｔｊ接合温度および放熱温度Ｔｃで、いずれの場合も操作量はコレクタ操作電流Ｉｃである。また、ＺＬは放熱負荷インピーダンス、ＺＤはデバイス放熱路インピーダンスである。両制御方式を比べると、実際のＺＬは、ＺＤに比べ重負荷である状況から、放熱温度Ｔｃの制御の方が過剰な負帰還量が求められ、コレクタ操作電流Ｉｃの駆動能力を上げなければならないことを示す。なお、図８（ａ）において、ＲＴｊはＴｊ接合温度設定レギュレータ、図８（ｂ）において、ＲＴｃは放熱温度Ｔｃ設定レギュレータを示している。
【００４９】
次に、Ｔｊ接合温度を制御目標とする制御方法と、放熱温度Ｔｃを制御目標とする制御方法について説明する。
（１）Ｔｊ接合温度を制御目標とする制御方法
本実施形態のパワーサイクル評価試験制御装置では、所望のＴｊ温度時間波形が得られるようにデバイス１４１のコレクタ操作電流Ｉｃを制御して昇温操作を行うことにより、所望するＴｊ接合温度（サイクル高温度、サイクル低温度、降温速度、昇温速度等）を得て、安定したＴｊ接合温度ができる。ここでは、所望するＴｊ接合温度の実現に必要なコレクタ操作電流Ｉｃの値を事前の模擬解析から求めることができる。
【００５０】
Ｔｊ−Ｉｃ変換回路を示す図８（ａ）において、Ｔｊ接合温度設定レギュレータＲＴｊは、Ｔｊ目標温度Ｔｊｓと接合温度評価量Ｔｊ*の２量を入力し、コレクタ操作電流Ｉｃを出力する模擬制御手段である。Ｔｊ接合温度設定レギュレータＲＴｊの処理には、周知のＰＩＤ、あるいはＰＦＣ(Predictive Functional Control)等の汎用の制御アルゴリズムが適用できる。図８（ａ）に示すＫは、コレクタ操作電流−発熱量変換手段で、その発生熱はデバイス放熱路インピーダンスＺＤ及び放熱負荷インピーダンスＺＬに流れる。同図の負帰還回路系が安定であるならば、Ｔｊ接合温度設定レギュレータＲＴｊの伝達係数Ｇｍは、前記式(５)に示すデバイス放熱路インピーダンスＺＤと放熱負荷インピーダンスＺＬの和の逆数となる。ただし、デバイス１４１はコレクタ操作電流−発熱量変換手段Ｋとデバイス放熱路インピーダンスＺＤを含む。
【００５１】
この結果、Ｔｊ−Ｉｃ変換回路は、所望するＴｊ目標温度プロファイルに対応してコレクタ操作電流波形が出力される。一例として、図９に所望の目標温度入力特性と、その操作電流特性を示す。Ｔｊ−Ｉｃ変換回路において、図９（ａ）の３秒間のランプ関数、その後の高温保持状態を示す特性を所望する入力信号波形に対して、図９（ｂ）のコレクタ操作電流Ｉｃが得られる。
【００５２】
図９は、図８（ａ）のＴｊ接合温度設定レギュレータＲＴｊが、Ｔｊ目標温度と、接合温度評価量Ｔｊ*を処理してコレクタ操作電流Ｉｃを出力した昇温制御特性を示す図であり、このコレクタ操作電流Ｉｃからデバイス１４１は、所望の温度波形が得られるように放出熱Ｑｅｘを生成する。
【００５３】
続いて、この放出熱Ｑｅｘは、熱拡散を示すデバイス放熱路インピーダンスＺＤおよび冷却板など放熱手段を示す放熱負荷インピーダンスＺＬを伝って放熱される。この間の発熱および放熱制御過程で出力される操作電流時間波形が一旦保存されている。この記録情報は、パワーサイクル評価試験時には、図７で説明したＴｊ−Ｉｃ関数参照器７１Ａに記憶される。デバイス放熱路インピーダンスＺＤおよび放熱負荷インピーダンスＺＬの過渡熱インピーダンス等価回路を図１０に示し、図中、符号ＺａーＺｅはパワーチップ、第１はんだ層、絶縁層、第２はんだ層、放熱手段のインピーダンスを示している。
【００５４】
（２）放熱温度Ｔｃを制御目標とする制御方法
次ぎに、放熱温度Ｔｃを制御目標とする制御方法について説明する。
本実施形態のパワーサイクル評価試験制御装置では、所望のＴｃ温度時間波形が得られるようにデバイス１４１のコレクタ操作電流Ｉｃを制御して昇温操作を行
うことにより、実環境の放熱条件が再現できる。所望するＴｃ温度時間波形とは、実環境下で取得した実験データであり、放熱環境をモデル化した昇降温データでもよい。ここでは、所望する放熱温度Ｔｃの実現に必要なコレクタ操作電流Ｉｃの値を事前の模擬解析から求めることができる。
【００５５】
Ｔｃ−Ｉｃ変換回路を示す図８（ｂ）において、放熱温度Ｔｃ設定レギュレータＲＴｃは、設定（目標）放熱温度Ｔｃｓとケース計測温度Ｔｃ*の２量を入力し、コレクタ操作電流Ｉｃを出力する模擬制御手段である。放熱温度Ｔｃ設定レギュレータＲＴｃの処理には、周知のＰＩＤ、あるいはＰＦＣ（Predictive Functional Control）等の制御アルゴリズムが適用できる。図８（ｂ）に示すＫは、コレクタ操作電流−発熱量変換手段で、その発生熱はデバイス放熱路インピーダンスＺＤ及び放熱負荷インピーダンスＺＬに流れる。同図の負帰還回路系が安定であるならば、放熱温度Ｔｃ設定レギュレータＲＴｃの伝達係数Ｇｍは、前記式(６)に示す放熱負荷インピーダンスＺＬの逆数となる。ただし、デバイス１４１はコレクタ操作電流−発熱量変換手段Ｋとデバイス放熱路インピーダンスＺＤを含む。
【００５６】
この結果、Ｔｃ−Ｉｃ変換回路は、所望するＴｃ目標温度プロファイルに対応してコレクタ操作電流波形が出力される。一例として、図９に所望の目標温度入力特性と、その操作電流特性を示す。Ｔｃ−Ｉｃ変換回路において、図９（ａ）の３秒間のランプ関数、その後の高温保持状態を示す特性を所望する入力信号波形に対して、図９（ｂ）のコレクタ操作電流Ｉｃが得られる。
【００５７】
図９は、図８（ｂ）の放熱温度Ｔｃ設定レギュレータＲＴｃが、Ｔｃ目標温度と、ケース計測温度Ｔｃ*を処理してコレクタ操作電流Ｉｃを出力した昇温制御特性を示す図であり、このコレクタ操作電流Ｉｃからデバイス１４１は、所望の温度波形が得られるように放出熱Ｑｅｘを生成する。
【００５８】
続いて、この放出熱Ｑｅｘは、熱拡散を示すデバイス放熱路インピーダンスＺＤおよび冷却板など放熱手段を示す放熱負荷インピーダンスＺＬを伝って放熱される。この間の発熱および放熱制御過程で出力される操作電流時間波形が一旦保存されている。この記録情報は、パワーサイクル評価試験時には、図１１に示すＴｃ−Ｉｃ関数参照器７１Ｂに記憶される。図１１において、Ｔｃ−Ｉｃ関数参照器７１Ｂは図７に示すＴｊ−Ｉｃ関数参照器７１Ａに相当し、このＴｃ−Ｉｃ関数参照器７１Ｂにより試験制御部１５０に対してＴｃ目標温度として設定コレクタ操作電流Ｉｃｓを出力する。なお、図１１のその他の構成については、図７と同様である。また、デバイス放熱路インピーダンスＺＤおよび放熱負荷インピーダンスＺＬの過渡熱インピーダンス等価回路を図１０に示す。
【００５９】
実施の形態４．
次に、この発明の実施の形態４による半導体素子のパワーサイクル評価試験制御装置について説明する。
実施の形態３において、Ｔｊ接合温度を制御目標とする制御方法と放熱温度Ｔｃを制御目標とする制御方法について説明したが、実施の形態４においては、これらについて異なる制御方法について説明する。なお、実施の形態３と同様に、図８を用いて説明する。
【００６０】
（１）Ｔｊ接合温度を制御目標とする制御方法
先ず、Ｔｊ接合温度を制御目標とする制御方法について説明する。図８（ａ）において、Ｔｊ接合温度設定レギュレータＲＴｊに、Ｔｊ目標温度Ｔｊｓを入力すると、Ｔｊ接合温度設定レギュレータＲＴｊは、コレクタ操作電流Ｉｃをデバイス１４１に与えて、デバイス１４１の放出熱Ｑｅｘを促す。デバイス１４１自身の放出熱Ｑｅｘは、速やかにデバイス放熱路インピーダンスＺＤおよび放熱負荷インピーダンスＺＬを介して放熱される。接合温度評価量Ｔｊ*がＴｊ目標温度Ｔｊｓに一致したとき、コレクタ操作電流Ｉｃによる加熱と放熱が熱平衡に達したと言える。熱平衡到達時間は、図１０および図１２に示す応答特性Ｚａで決まる。
【００６１】
このＴｊ目標温度Ｔｊｓに対する設定コレクタ操作電流Ｉｃｓを得るＴｊ目標温度に対する設定コレクタ操作電流変換テーブルは、所与のデバイス加熱モデルを用いて事前解析より求められ、図７で説明したＴｊ−Ｉｃ関数参照器７１Ａの記憶媒体に保持されている。この結果、Ｔｊ−Ｉｃ関数参照器７１Ａは、Ｔｊ目標温度Ｔｊｓパターンに対応して設定コレクタ操作電流Ｉｃｓ信号を試験制御部１５０に伝えて、更に、試験制御部１５０はデバイス１４１にコレクタ操作電流Ｉｃとして出力することになる。
【００６２】
次に、放熱温度Ｔｃを制御目標とする制御方法について説明する。
（２）放熱温度Ｔｃを制御目標とする制御方法
前記と同様に、設定コレクタ操作電流Ｉｃｓから目標放熱温度Ｔｃｓに出力変換する関数は、Ｔｃ環境温度あるいはＴｃモデル温度入力に対するコレクタ操作電流出力データを参照テーブルとする。図１１のＴｃ−Ｉｃ関数参照器７１Ｂに移植後は、解析値を逆参照テーブルとし、コレクタ操作電流Ｉｃに対する目標放熱温度Ｔｃｓが得られる。
【００６３】
図８（ｂ）において、放熱温度Ｔｃ設定レギュレータＲＴｃに、目標放熱温度Ｔｃｓを入力すると、放熱温度Ｔｃ設定レギュレータＲＴｃは、コレクタ操作電流Ｉｃをデバイス１４１に与えて、デバイス１４１の放出熱Ｑｅｘを促す。デバイス１４１自身の放出熱Ｑｅｘは、デバイス放熱路インピーダンスＺＤおよび放熱負荷インピーダンスＺＬを介して放熱される。この放出熱Ｑｅｘは、ケース計測温度Ｔｃ*が、目標放熱温度Ｔｃｓに達するまでコレクタ操作電流Ｉｃによる加熱が継続される。熱平衡に到達する時間は、図１０および図１２に示すデバイス放熱路インピーダンスＺＤおよび放熱負荷インピーダンスＺＬの応答特性で決まるが、放熱温度Ｔｃの計測点が、通常デバイス基板内部に実装されるので、放熱温度Ｔｃ帰還温度は、図１２の第２はんだ層のインピーダンスＺｄおよび放熱手段のインピーダンスＺｅの中間になる。
【００６４】
デバイス放熱路インピーダンスＺＤは、熱拡散による時間遅延が存在するので、放熱温度Ｔｃ設定レギュレータＲＴｃを中心とする負帰還制御動作の安定性は、所謂、無駄時間τｄに配慮したものでなければならず、図１２に示す応答特性から無駄時間τｄはおよそ１秒である。このためＰＩＤあるいは、ＰＦＣそれぞれの制御では無駄時間制御が求められる。
【００６５】
以上の事前の解析処理を通じて、目標放熱温度Ｔｃｓに対するコレクタ操作電流Ｉｃ出力データ、一例として、図９（ｂ）に示すコレクタ操作電流時間波形がデータテーブルとして取得される。以上の１サイクル分の試験工程がパワーサイクル期間中繰り返される。
【００６６】
次に、この目標放熱温度Ｔｃｓに対する設定コレクタ操作電流Ｉｃｓを得る変換テーブルは、所与のデバイス加熱モデルを用いて事前解析より求められ、図１１のＴｃーＩｃ関数参照器７１Ｂの記憶媒体に保持されている。この結果、ＴｃーＩｃ関数参照器７１Ｂは、所望する目標放熱温度Ｔｃｓパターンに対応して設定コレクタ操作電流Ｉｃｓを試験制御部１５０に伝えて、更に、試験制御部１５０はデバイス１４１にコレクタ操作電流Ｉｃとして出力することとなる。
【００６７】
実施の形態５．
次に、この発明の実施の形態５による半導体素子のパワーサイクル評価試験制御装置について説明する。
図８（ａ）に示すＴｊ接合温度を制御量とするＴｊ−Ｉｃ変換回路は、図７のパワーサイクル評価試験の校正に組み込むことができる。
実施の形態３で説明した図７では、図８（ａ）に示す事前解析により、Ｔｊ−Ｉｃ関数参照器７１Ａに記憶したＴｊ目標温度Ｔｊｓに対する設定コレクタ操作電流Ｉｃｓ変換テーブルデータが取得された。しかし、図８（ａ）は、図７の試験制御部１５０の中で、Ｔｊ目標温度Ｔｊｓに対する設定コレクタ操作電流Ｉｃｓ変換テーブルを内部モデルとして内蔵できるものであり、特に、ＰＦＣ制御アルゴリズムは、実時間処理の要求に対して好適に用いることができる。
【００６８】
また同様に、図８（ｂ）の放熱温度Ｔｃを制御量とするＴｃ−Ｉｃ変換回路は、図１１のパワーサイクル評価試験の校正に組み込むことができる。
実施の形態３で説明した図１１では、図８（ｂ）に示す事前解析により、Ｔｃ−Ｉｃ関数参照器７１Ｂに記憶した目標放熱温度Ｔｃｓに対する設定コレクタ操作電流Ｉｃｓ変換テーブルデータが取得された。しかし、図８（ｂ）は、図１１の試験制御部１５０の中で、目標放熱温度Ｔｃｓに対する設定コレクタ操作電流Ｉｃｓ変換テーブルを内部モデルとして内蔵できるものであり、特に、ＰＦＣ制御アルゴリズムは、実時間処理の要求に対して好適に用いることができる。
【００６９】
以上、この実施の形態１から４による半導体素子のパワーサイクル評価試験制御装置について説明したが、この発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。また、熱量制御の一実施例として、コレクタ操作電流Ｉｃを扱ったが、ゲート電位から一意に決定できるコレクタ−エミッタ電位Ｖｃｅであっても良い。
【符号の説明】
【００７０】
１０ａ  熱伝導材、１０ｂ  ヒータ等即応発熱部、１０ｃ  冷却板、１０ｄ  冷媒配管および冷却器、１０ｅ  温度センサ、１０ｆ  恒温冷却部、１０ｇ  放熱制御部、１０ｈ  演算器、４０  放熱手段、４０ａ、４０ｂ、４０ｃ  放熱インピーダンス、４０ｄ  スイッチ、７０  放熱手段、７０ａ  熱容量、７０ｂ  ヒータ等即応発熱部、７０ｃ  恒温冷却部、７１Ａ  Ｔｊ−Ｉｃ関数参照器、７１Ｂ  Ｔｃ−Ｉｃ関数参照器、１４０  電動モータ等の駆動機器、１４１  パワーデバイス、１４２  放熱手段、１５０  試験制御部、１５１  パワーチップ、１５２  熱拡散層、１６０  ワイヤボンド、１６１  絶縁材、１６２  第１はんだ層、１６３  第２はんだ層、１６４  モジュールケース、１７０  放熱フィン、１７１  サーマルフィラー、ＲＴｃ  放熱温度設定レギュレータ、Ｋ  コレクタ操作電流−発熱量変換手段、Ｐｉ  供給電力、Ｐｏ  負荷電力、Ｑｅｘ  放出熱、Ｃｅｘ  放熱容量、Ｒｅｘ  放熱抵抗、ＺＤ  デバイス放熱路インピーダンス、ＺＬ  放熱負荷インピーダンス、ＲＴｊ  Ｔｊ接合温度設定レギュレータ。
【図１】
0006659160.tif 000003
【図２】
0006659160.tif 000004
【図３】
0006659160.tif 000005
【図４】
0006659160.tif 000006
【図５】
0006659160.tif 000007
【図６】
0006659160.tif 000008
【図７】
0006659160.tif 000009
【図８】
0006659160.tif 000010
【図９】
0006659160.tif 000011
【図１０】
0006659160.tif 000012
【図１１】
0006659160.tif 000013
【図１２】
0006659160.tif 000014
【図１３】
0006659160.tif 000015
【図１４】
0006659160.tif 000016
【図１５】
0006659160.tif 000017
【図１６】
0006659160.tif 000018
【図１７】
0006659160.tif 000019