(57)【特許請求の範囲】
【請求項１】
各々がＥＬ素子及び前記ＥＬ素子に流れる電流を制御する駆動トランジスタを備える複数の画素と、
映像信号電圧を前記複数の画素に印加するための複数のデータ線と、
前記複数の画素の各々に対して、前記映像信号電圧を印加する期間以外の期間であって、前記映像信号電圧を印加する直前の垂直同期信号を受信するタイミングより前から、当該タイミングより後までの期間に、前記駆動トランジスタの閾値電圧を補償するための補償電圧を複数回の補償電圧印加期間に分けて前記駆動トランジスタのゲート端子に印加した状態とするゲート駆動回路と、
前記ゲート駆動回路を制御する制御回路とを備え、
前記映像信号電圧は、前記タイミングを基準として決定された映像信号印加タイミングで印加され、
前記補償電圧は、前記タイミングで受信された垂直同期信号の直前の垂直同期信号を受信した時点を基準として決定された補償電圧印加タイミングで印加され、
前記閾値電圧の補償は、駆動トランジスタの前記ゲート端子とソース端子との間の電圧を、前記閾値電圧に近づけることであり、前記補償電圧を印加していない期間においても進行し、
前記制御回路は、前記タイミングに基づいて、前記複数回の補償電圧印加期間のうち、前記映像信号電圧を印加する直前の補償電圧印加期間の長さを調整する
表示装置。
【請求項２】
前記制御回路は、前記映像信号電圧を印加する直前の二つの垂直同期信号の間隔が短いほど、前記直前の補償電圧印加期間の長さを長くする
請求項１に記載の表示装置。
【請求項３】
各々がＥＬ素子及び前記ＥＬ素子に流れる電流を制御する駆動トランジスタを備える複数の画素と、映像信号電圧を前記複数の画素に印加するための複数のデータ線とを備える表示装置の制御方法であって、
前記複数の画素の各々に対して、前記映像信号電圧を印加する期間以外の期間であって、前記映像信号電圧を印加する直前の垂直同期信号を受信するタイミングより前から、当該タイミングより後までの期間に、前記駆動トランジスタの閾値電圧を補償するための補償電圧を複数回の補償電圧印加期間に分けて前記駆動トランジスタのゲート端子に印加した状態とし、
前記映像信号電圧は、前記タイミングを基準として決定された映像信号印加タイミングで印加され、
前記補償電圧は、前記タイミングで受信された垂直同期信号の直前の垂直同期信号を受信した時点を基準として決定された補償電圧印加タイミングで印加され、
前記閾値電圧の補償は、駆動トランジスタの前記ゲート端子とソース端子との間の電圧を、前記閾値電圧に近づけることであり、前記補償電圧を印加していない期間においても進行し、
前記タイミングに基づいて、前記複数回の補償電圧印加期間のうち、前記映像信号電圧を印加する直前の補償電圧印加期間の長さを調整する
表示装置の制御方法。
【請求項４】
前記映像信号電圧を印加する直前の二つの垂直同期信号の間隔が短いほど、前記直前の補償電圧印加期間の長さを長くする
請求項３に記載の表示装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、表示装置に関し、特に、各々がＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子及び当該ＥＬ素子に流れる電流を制御する駆動トランジスタを備える複数の画素を備える表示装置及び当該表示装置の制御方法に関する。
【背景技術】
【０００２】
近年、液晶表示装置に代わる次世代のフラットパネルディスプレイの一つとして、有機ＥＬを利用した表示装置が注目されている。有機ＥＬを利用した表示装置等のアクティブマトリクス方式の表示装置には、表示装置の各画素において駆動トランジスタとして薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）が用いられる。
【０００３】
ＴＦＴを用いた駆動トランジスタでは、通電時のゲート−ソース間電圧などの電圧ストレスにより、閾値電圧がシフトする。また、閾値電圧のシフト量は、表示装置を構成する画素毎に異なる。そして、閾値電圧のシフトは、有機ＥＬ素子への供給電流量変動の原因となるため、表示装置の輝度制御に影響し、表示品質を悪化させてしまうという問題が生じ得る。
【０００４】
駆動トランジスタの閾値電圧を補償するために、駆動トランジスタに映像信号電圧を印加する期間以外の期間に、閾値電圧を補償するための補償電圧を駆動トランジスタに印加する技術が知られている（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−４７８１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１に開示された表示装置においては、補償電圧を複数回にわたって印加することによって、閾値電圧の補償をより確実に行おうとしている。
【０００７】
しかしながら、特許文献１に開示された閾値電圧補償方法では、閾値電圧の補償は、補償電圧を印加していない期間においても進行するため、補償電圧を印加していない期間の長さに応じて閾値電圧の補償の程度が変動する。つまり、駆動トランジスタに補償電圧を印加してから映像信号電圧を印加するまでの期間の長さに応じて補償の程度が変動するため、表示装置の輝度が閾値電圧の補償の程度に応じて変動し得る。
【０００８】
本開示は、上記の課題に鑑みてなされたものであり、駆動トランジスタにおける閾値電圧の補償の程度が変動することを抑制できる表示装置及び表示装置の制御方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本開示の一態様に係る表示装置は、各々がＥＬ素子及び前記ＥＬ素子に流れる電流を制御する駆動トランジスタを備える複数の画素と、前記複数の画素の各々に対して、映像信号電圧を印加する期間以外の期間に、前記駆動トランジスタの閾値電圧を補償するための補償電圧を複数回の補償電圧印加期間に分けて印加するゲート駆動回路と、前記ゲート駆動回路を制御する制御回路とを備え、前記制御回路は、前記複数回の補償電圧印加期間のうち、映像信号電圧を印加する直前の補償電圧印加期間の長さを調整する。
【００１０】
また、上記目的を達成するために、本開示の一態様に係る表示装置の制御方法は、各々がＥＬ素子及び前記ＥＬ素子に流れる電流を制御する駆動トランジスタを備える複数の画素を備える表示装置の制御方法であって、前記複数の画素の各々に対して、映像信号電圧を印加する期間以外の期間に、前記駆動トランジスタの閾値電圧を補償するための補償電圧を複数回の補償電圧印加期間に分けて印加し、前記複数回の補償電圧印加期間のうち、映像信号電圧を印加する直前の補償電圧印加期間の長さを調整する。
【発明の効果】
【００１１】
本開示によれば、駆動トランジスタにおける閾値電圧の補償の程度が変動することを抑制できる表示装置及び表示装置の制御方法を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】図１は、実施の形態に係る表示装置の全体構成を示す機能ブロック図である。
【図２】図２は、実施の形態に係る画素の回路構成の一例を示す回路図である。
【図３】図３は、実施の形態に係る表示装置の動作の概要を示すタイミングチャートである。
【図４】図４は、実施の形態に係るデータ線に印加される電圧と走査線に入力される信号との関係を示すタイミングチャートである。
【図５】図５は、実施の形態に係る表示装置の制御方法を示すフローチャートである。
【図６】図６は、実施の形態に係る表示装置の補償動作を示す図である。
【図７】図７は、比較例に係る表示装置の補償動作を示す図である。
【図８】図８は、実施の形態に係る表示装置を内蔵した薄型フラットＴＶの外観図である。
【発明を実施するための形態】
【００１３】
以下、本開示の実施の形態について、図面を用いて説明する。なお、以下に説明する実施の形態は、いずれも本開示における一具体例を示すものである。したがって、以下の実施の形態で示される、数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、工程、並びに、工程の順序などは、一例であって本発明を限定する主旨ではない。よって、以下の実施の形態における構成要素のうち、本発明における最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
【００１４】
なお、各図は、模式図であり、必ずしも厳密に図示されたものではない。また、各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略又は簡略化する。
【００１５】
（実施の形態）
［表示装置の全体構成］
まず、本実施の形態に係る表示装置の全体構成について図面を用いて説明する。
【００１６】
図１は、本実施の形態に係る表示装置１の全体構成を示す機能ブロック図である。
【００１７】
本実施の形態に係る表示装置１は、表示部２と、電源部３と、データ線駆動回路４０と、ゲート駆動回路５０と、制御回路６０とを備える。
【００１８】
表示部２は、各々が有機ＥＬ素子及び当該有機ＥＬ素子を発光駆動するための回路素子を備える複数の画素２０が行列状に配置された表示パネルである。
【００１９】
電源部３は、表示部２の外周領域に配置された給電線３０から各画素２０に電源電圧を給電する。なお、給電線３０は、正電源電圧を伝達する正電圧給電線と、当該正電源電圧よりも低電位である負電源電圧を伝達する負電圧給電線とを備える。
【００２０】
制御回路６０は、データ線駆動回路４０とゲート駆動回路５０とを制御する回路である。制御回路６０は、外部から入力された映像信号に基づいて各有機ＥＬ素子の発光輝度に対応する階調信号を生成し、生成した階調信号をデータ線駆動回路４０へ出力する。本実施の形態では、制御回路６０は、各画素２０が備える駆動トランジスタの閾値電圧を補償するための補償電圧の大きさに係る信号をデータ線駆動回路４０へ出力する。
【００２１】
また、制御回路６０は、入力される同期信号に基づいてゲート駆動回路５０を制御するための制御信号を生成し、当該生成した制御信号をゲート駆動回路５０へ出力する。本実施の形態では、制御回路６０は、各画素２０が備える駆動トランジスタの閾値電圧を補償するための補償電圧を印加するタイミング及び期間を制御するための信号をゲート駆動回路５０へ出力する。制御回路６０は、具体的には、ＣＰＵ及びタイミングコントローラを備える。制御回路６０では、入力された同期信号に基づいて、ＣＰＵがタイミングコントローラを制御することにより、タイミングコントローラからデータ線駆動回路４０及びゲート駆動回路５０へ制御信号を出力する。制御回路６０の動作の詳細については後で詳述する。
【００２２】
データ線駆動回路４０は、制御回路６０で生成された階調信号に基づいて、表示部２のデータ線を駆動する。より具体的には、データ線駆動回路４０は、映像信号及び水平同期信号に基づいて、各画素回路に映像信号を反映した映像信号電圧（データ電圧）を出力する。本実施の形態では、データ線駆動回路４０は、各画素２０が備える駆動トランジスタの閾値電圧を補償するための補償電圧も出力する。
【００２３】
ゲート駆動回路５０は、制御回路６０で生成された制御信号に基づいて、表示部２の走査線などを駆動する。より具体的には、ゲート駆動回路５０は、垂直同期信号及び水平同期信号に基づいて、各画素回路に走査信号などを、少なくとも表示ライン単位で出力する。本実施の形態では、ゲート駆動回路５０は、走査線を駆動することにより、複数の画素２０の各々に対して、映像信号電圧を印加する期間以外の期間に、画素２０が備える駆動トランジスタの閾値電圧を補償するための補償電圧を複数回の補償電圧印加期間に分けて印加する。ゲート駆動回路５０の動作の詳細については後で詳述する。
【００２４】
［画素の構成］
続いて、本実施の形態に係る表示装置１の画素２０について図面を用いて説明する。
【００２５】
図２は、本実施の形態に係る画素２０の回路構成の一例を示す回路図である。
【００２６】
図２に示されるように、画素２０は、走査線ＳＣＮ、データ線ＤＡＴＡ、初期化制御線ＩＮＩ、選択トランジスタ２１、駆動トランジスタ２２、保持容量素子２３、初期化トランジスタ２４及び有機ＥＬ素子２５を備える。
【００２７】
走査線ＳＣＮは、ゲート駆動回路５０と、選択トランジスタ２１のゲート端子とに接続されている。走査線ＳＣＮには、ゲート駆動回路５０から選択トランジスタ２１の導通及び非導通を制御するための信号が入力される。
【００２８】
データ線ＤＡＴＡは、データ線駆動回路４０と、選択トランジスタ２１のソース端子とに接続されている。データ線ＤＡＴＡには、データ線駆動回路４０から輝度信号である映像信号電圧と、駆動トランジスタ２２の閾値電圧を補償するための補償電圧とが印加される。
【００２９】
初期化制御線ＩＮＩは、ゲート駆動回路５０と、初期化トランジスタ２４のゲート端子とに接続されている。初期化制御線ＩＮＩには、ゲート駆動回路５０から初期化トランジスタ２４の導通及び非導通を制御するための信号が入力される。
【００３０】
選択トランジスタ２１は、ゲート端子が走査線ＳＣＮに接続されており、データ線ＤＡＴＡの映像信号電圧及び補償電圧を駆動トランジスタ２２のゲート端子に供給するタイミングを制御する。本実施の形態では、選択トランジスタ２１はＴＦＴからなる。選択トランジスタ２１のソース端子は、ノードＮ１においてデータ線ＤＡＴＡと接続されており、選択トランジスタ２１のドレイン端子は、ノードＮ２において、駆動トランジスタ２２のゲート端子及び保持容量素子２３の一方の電極に接続されている。
【００３１】
駆動トランジスタ２２は、有機ＥＬ素子２５に流れる電流を制御するトランジスタである。本実施の形態では、駆動トランジスタ２２はＴＦＴからなる。駆動トランジスタ２２は、ゲート端子が選択トランジスタ２１を介してデータ線ＤＡＴＡにノードＮ１において接続され、ソース端子が有機ＥＬ素子２５のアノード端子（つまり、ノードＮ３）に接続され、ドレイン端子がアノード電源線Ｖｃｃに接続されている。これにより、駆動トランジスタ２２は、ゲート端子に供給された映像信号電圧を、当該映像信号電圧に対応した信号電流に変換し、変換された信号電流を有機ＥＬ素子２５に供給する。
【００３２】
有機ＥＬ素子２５は、発光素子として機能する。有機ＥＬ素子２５のカソード端子は、カソード電源線Ｖｃａｔに接続されている。有機ＥＬ素子２５のアノード端子は、ノードＮ３において駆動トランジスタ２２のソース端子と、保持容量素子２３の他方の電極と、初期化トランジスタ２４のソース端子及びドレイン端子の一方の端子とに接続されている。
【００３３】
初期化トランジスタ２４は、ノードＮ３と初期化電源線Ｖｉｎｉとの導通及び非導通を切り替えるスイッチ素子である。本実施の形態では、初期化トランジスタ２４はＴＦＴからなる。初期化トランジスタ２４のゲート端子は、初期化制御線ＩＮＩに接続され、ソース端子及びドレイン端子の一方は、ノードＮ３に、他方は、初期化電源線Ｖｉｎｉに接続される。
【００３４】
保持容量素子２３は、ゲート電圧を維持するための容量素子である。保持容量素子２３の一方の電極がノードＮ２に、他方の電極がノードＮ３に接続されている。保持容量素子２３は、例えば、選択トランジスタ２１がオフ状態となった後も、オフ状態となる直前における駆動トランジスタ２２のゲート電圧を維持し、継続して駆動トランジスタ２２から有機ＥＬ素子２５へ駆動電流を供給させることが可能である。
【００３５】
なお、図１及び図２には記載されていないが、アノード電源線Ｖｃｃ、初期化電源線Ｖｉｎｉ及びカソード電源線Ｖｃａｔは、それぞれ電源部３に接続され、電圧が印加される。
【００３６】
データ線駆動回路４０から供給されたデータ電圧は、選択トランジスタ２１を介して駆動トランジスタ２２のゲート端子へと印加される。駆動トランジスタ２２は、当該データ電圧に応じた電流を、ソース−ドレイン端子間に流す。この電流が、有機ＥＬ素子２５へと流れることにより、当該電流に応じた発光輝度で、有機ＥＬ素子２５が発光する。
【００３７】
なお、図２に示される画素２０の回路構成において、各回路素子を接続する経路の間に別の回路素子及び配線などが挿入されていてもよい。
【００３８】
［表示装置の動作］
続いて、本実施の形態に係る表示装置１の動作の概要について図面を用いて説明する。
【００３９】
図３は、本実施の形態に係る表示装置１の動作の概要を示すタイミングチャートである。図３には、制御回路６０に入力される垂直同期信号（Ｖｓｙｎｃ）、映像信号及び水平同期信号のタイミングチャート、初期化制御線ＩＮＩに入力される信号、並びに、ｎ行目の走査線ＳＣＮに入力される信号が示されている。また図３には、画素電圧の波形の概要も合わせて示されている。ここで、画素電圧とは、駆動トランジスタ２２のゲート端子とソース端子との間に印加される電圧である。
【００４０】
図１に示されるように、制御回路６０は、垂直同期信号及び水平同期信号を含む映像信号を受信する。制御回路６０は映像信号に基づいて、ゲート駆動回路５０及びデータ線駆動回路４０の各々に制御信号を入力する。
【００４１】
制御回路６０には、行列状に配置された複数の画素２０の行数に対応する個数の水平同期信号が入力され、制御回路６０は、当該水平同期信号などに基づいてゲート駆動回路５０に制御信号を出力する。そして、制御回路６０から入力される制御信号に基づいて、ゲート駆動回路５０から走査線ＳＣＮに信号が入力される。これにより、例えば、表示部２のｎ行目に配置された画素２０には、ｎ行目に対応する水平同期信号に続いて、走査線ＳＣＮからＨＩＧＨレベルの信号がｎ行目の画素２０における選択トランジスタ２１のゲート端子に入力される。これにより、選択トランジスタ２１のドレイン端子とソース端子との間が導通する。このとき、データ線ＤＡＴＡには、映像データに対応する映像信号電圧が入力されているため、駆動トランジスタ２２のゲート端子に、映像信号電圧に対応する電圧が印加される。これにより、ｎ行目の画素２０の有機ＥＬ素子２５が映像データに対応する輝度で発光する。同様に、水平同期信号の間隔に対応する水平走査周期１Ｈ毎に、各行の画素２０に映像データに対応する映像信号電圧が印加される。
【００４２】
本実施の形態では、図３に示されるように、映像データに対応する映像信号電圧を画素２０の駆動トランジスタ２２に印加するまでに、駆動トランジスタ２２の閾値電圧を補償するための補償動作を行う。つまり、映像信号電圧を駆動トランジスタ２２に印加する直前において、駆動トランジスタ２２のゲート端子とソース端子との間に、駆動トランジスタ２２の閾値電圧と略等しい電圧が印加される。これにより、駆動トランジスタ２２の閾値電圧の変動（シフト）、及び、画素２０間における駆動トランジスタ２２の閾値電圧の差に起因する表示装置１における表示品質の劣化を抑制する。
【００４３】
具体的には、ゲート駆動回路５０は、複数の画素２０の各々に対して、映像信号電圧を印加する期間以外の期間に、駆動トランジスタ２２の閾値電圧を補償するための補償電圧を複数回の補償電圧印加期間に分けて印加する。本実施の形態では、図３に示されるように、映像データが画素２０に入力される前に、データ線駆動回路４０がデータ線ＤＡＴＡに補償電圧に対応する電圧を印加する。また、補償電圧印加期間において、ゲート駆動回路５０が走査線ＳＣＮにＨＩＧＨレベルの信号を入力する。これにより、駆動トランジスタ２２のゲート端子に、補償電圧印加期間において、補償電圧が印加される。
【００４４】
本実施の形態では、上述のとおりデータ線ＤＡＴＡを用いて駆動トランジスタ２２のゲート端子に補償電圧を印加している。データ線ＤＡＴＡを用いて補償電圧を印加する構成について図面を用いて説明する。
【００４５】
図４は、本実施の形態に係るデータ線ＤＡＴＡに印加される電圧と走査線ＳＣＮに入力される信号との関係を示すタイミングチャートである。
【００４６】
図４に示されるように、データ線ＤＡＴＡにおいて、水平走査周期内に補償電圧が印加される期間と、映像信号電圧が印加される期間とが含まれる。補償動作が行われる画素行の走査線ＳＣＮにおいては、補償電圧印加期間を形成するための信号パルスが入力される。また、映像信号電圧が印加される画素行においては、補償電圧印加期間用の信号パルスと、映像信号電圧印加用の信号パルスとが水平走査周期内に入力される。例えば、図４の２行目の画素行に、補償電圧印加用の信号パルスだけが入力されている水平走査周期Ｈ１においては、１行目の画素行に補償電圧印加用の信号パルスと映像信号電圧印加用の信号パルスが印加される。このため、この水平走査周期Ｈ１においては、データ線ＤＡＴＡに補償電圧が印加される期間と、１行目の画素行に印加するための映像信号電圧が印加される期間とが含まれる。
【００４７】
同様に、図４に示される水平走査周期Ｈ２においては、２行目の画素行において映像信号電圧印加用の信号パルスが印加され、水平走査周期Ｈ３においては、３行目の画素行において映像信号電圧印加用の信号パルスが印加される。
【００４８】
このように、各水平走査周期において、データ線ＤＡＴＡには、補償電圧及び映像信号電圧が順次印加される。このため、図３に示されるｎ行目以外の行にデータ線ＤＡＴＡを用いて映像信号電圧を印加している期間には、データ線ＤＡＴＡに補償電圧を印加できない。そこで、図４に示されるように、水平走査周期のうち、データ線ＤＡＴＡに映像信号電圧を印加しない期間に、補償電圧を印加している。このため、本実施の形態では、補償電圧は、複数回の補償電圧印加期間に分けて印加されている。
【００４９】
本実施の形態において、図３に示されるように、補償動作開始前に、ｎ行目の初期化制御線ＩＮＩにＨＩＧＨレベルの信号を入力する。これにより、初期化トランジスタ２４のソース端子とドレイン端子との間が導通し、ノードＮ３に初期化電源線Ｖｉｎｉの電圧が印加される。初期化電源線Ｖｉｎｉの電圧は、例えば−２Ｖに設定される。
【００５０】
以上のように、ノードＮ３、すなわち、駆動トランジスタ２２のソース端子に初期化電源線Ｖｉｎｉの電圧が印加された状態で、駆動トランジスタ２２のゲート端子に補償電圧が印加される。補償電圧は、例えば＋４Ｖに設定される。これにより、図３に示される最初の補償電圧印加期間Ｔ１の開始時において、駆動トランジスタ２２のゲート端子（ノードＮ２）とソース端子（ノードＮ３）との間に６Ｖの電圧が印加される。つまり、図３に示される画素電圧が６Ｖになる。なお、駆動トランジスタ２２の閾値電圧は、例えば２Ｖ程度と仮定する。
【００５１】
ここで、アノード電源線Ｖｃｃには、例えば１５Ｖ程度の正電圧が印加されており、カソード電源線Ｖｃａｔには、例えば０Ｖの電圧が印加されている（すなわち、接地されている）。このため、最初の補償電圧印加期間Ｔ１において、駆動トランジスタ２２のゲート端子とソース端子との間に閾値電圧より高い６Ｖの電圧が印加されることにより、駆動トランジスタ２２のドレイン端子からソース端子に電流が流れる。これにより、有機ＥＬ素子２５の寄生容量が充電され、駆動トランジスタ２２のソース端子（ノードＮ３）の電位が上昇する。このため、図３に示されるように、最初の補償電圧印加期間Ｔ１において、駆動トランジスタ２２のゲート端子とソース端子との間の電圧、すなわち、画素電圧が低下する。
【００５２】
続いて、ゲート駆動回路５０から走査線ＳＣＮへ入力される信号のレベルがＨＩＧＨレベルからＬＯＷレベルに切り替えられることにより、最初の補償電圧印加期間Ｔ１が終了すると、画素電圧の低下は、緩やかになる。つまり、最初の補償電圧印加期間Ｔ１から次の補償電圧印加期間Ｔ２までの期間Ｔ０においては、図３に示されるように、最初の補償電圧印加期間Ｔ１より緩やかに画素電圧が低下する。
【００５３】
続いて、再度、ゲート駆動回路５０から走査線ＳＣＮへ入力される信号のレベルがＬＯＷレベルからＨＩＧＨレベルに切り替えられる。これにより、二番目の補償電圧印加期間Ｔ２が開始されると、駆動トランジスタ２２のゲート端子には、再度、＋４Ｖの補償電圧が印加される。また、二番目以降の補償電圧印加期間においては、初期化トランジスタ２４は、導通されない。このため、駆動トランジスタ２２のソース端子の電位は、−２Ｖより高い。したがって、二番目の補償電圧印加期間Ｔ２の開始時における画素電圧は、最初の補償電圧印加期間Ｔ１の開始時における画素電圧（６Ｖ）より低いため、駆動トランジスタ２２のドレイン端子からソース端子に流れる電流は、最初の補償電圧印加期間Ｔ１より小さい。また、画素電圧の低下も、最初の補償電圧印加期間Ｔ１より二番目の補償電圧印加期間Ｔ２の方が緩やかになる。図３に示されるように、二番目の補償電圧印加期間Ｔ２以降においても画素電圧は同様に低下し、閾値電圧に漸近する。
【００５４】
上記補償動作において、図３に示されるゲート駆動回路５０が垂直同期信号Ｖ１を受信した時点から、補償動作を開始する時点までの時間Ｔｄｃを適切に定めることにより、一連の補償動作における所定の回数の補償電圧印加期間を得ている。ここで一連の補償動作とは、駆動トランジスタ２２のゲート端子に映像信号電圧を印加する毎に行われる補償動作を意味する。つまり、一連の補償動作における補償電圧印加期間の回数とは、垂直同期信号の時間間隔当たりの補償電圧印加期間の回数を意味する。本実施の形態では、補償電圧印加期間の回数は、例えば２０回から３０回程度である。なお、図３では、補償電圧印加期間の回数を実際より少なく示すことによって、タイミングチャートが簡略化されている。
【００５５】
一方、映像信号電圧を駆動トランジスタ２２のゲート端子に印加するタイミングは、ゲート駆動回路５０が、垂直同期信号Ｖ１に続く垂直同期信号Ｖ２を受信した時点を基準として決定される。つまり、図３に示されるように、映像信号電圧は、ゲート駆動回路５０が垂直同期信号Ｖ２を受信してから時間Ｔｄｖ経過後に、駆動トランジスタ２２のゲート端子に印加される。このように、補償動作を開始するタイミングを決定するための基準となる垂直同期信号Ｖ１と、映像信号電圧を印加するタイミングを決定するための基準となる垂直同期信号Ｖ２とは異なる。また、ゲート駆動回路５０が垂直同期信号を受信する間隔は、一定ではない。具体的には、ゲート駆動回路５０が垂直同期信号を受信する間隔は、代表的な間隔Ｔｖｓ（つまり、平均的な間隔）から、水平走査周期１Ｈ程度変動し得る。したがって、補償動作開始時から映像信号電圧印加時までの時間は、水平走査周期１Ｈ程度変動し得る。
【００５６】
ここで、補償動作開始時から映像信号電圧印加時までの時間が変動する場合であっても、補償電圧印加期間の回数が一定となるように補償動作を行うことで、閾値電圧の補償の程度を一定にし得るようにも推測され得る。しかしながら、上述したように、補償動作においては、補償電圧を印加していない期間においても（図３の期間Ｔ０など参照）、画素電圧は低下するため、補償動作開始時から映像信号電圧印加時までの時間の変動に応じて、閾値電圧の補償の程度が変動する。
【００５７】
そこで、本実施の形態では、制御回路６０は、複数回の補償電圧印加期間のうち、映像信号電圧を印加する直前の補償電圧印加期間Ｔｅを調整する。これにより、補償動作開始時から映像信号電圧印加時までの時間が変動することに起因して、閾値電圧の補償の程度が変動することを抑制する。以下、映像信号電圧を印加する直前の補償電圧印加期間Ｔｅの調整方法について、図面を用いて説明する。
【００５８】
図５は、本実施の形態に係る表示装置１の制御方法を示すフローチャートである。
【００５９】
図６は、本実施の形態に係る表示装置１の補償動作を示す図である。図６には、垂直同期信号の三つのタイミング例にそれぞれ対応した補償動作の三つのタイミングチャート（ａ）、（ｂ）及び（ｃ）が示されている。また図６には、垂直同期信号の三つのタイミング例にそれぞれ対応した画素電圧の三つの波形の概要も合わせて示されている。
【００６０】
本実施の形態に係る表示装置１では、図５に示されるように、まず、制御回路６０が、垂直同期信号の受信の有無を判断する（Ｓ１０）。制御回路６０は、垂直同期信号を受信していない場合（Ｓ１０でＮｏ）、垂直同期信号を受信するまで、ステップＳ１０を繰り返す。
【００６１】
制御回路６０は、図６に示される垂直同期信号Ｖ１を受信した場合（Ｓ１０でＹｅｓ）、垂直同期信号を受信した時点から所定の時間Ｔｄｃが経過した後、ゲート駆動回路５０へ制御信号を出力することにより、補償動作を開始する（Ｓ１２）。つまり、ゲート駆動回路５０は、制御回路６０からの制御信号に基づいて、複数の画素２０の各々に対して、映像信号電圧を印加する期間以外の期間に、駆動トランジスタ２２の閾値電圧を補償するための補償電圧を複数回の補償電圧印加期間に分けて印加する。
【００６２】
具体的には、ゲート駆動回路５０は初期化制御線ＩＮＩにＨＩＧＨレベルの信号を入力することにより、初期化トランジスタ２４のドレイン端子とソース端子との間を導通させ、駆動トランジスタ２２のソース端子に、初期化電源線Ｖｉｎｉの電圧を印加する。また、データ線ＤＡＴＡに補償電圧を印加した状態で、走査線ＳＣＮにＨＩＧＨレベルの信号を入力することにより、選択トランジスタ２１のドレイン端子とソース端子との間を導通させ、駆動トランジスタ２２のゲート端子に補償電圧を印加する。ゲート駆動回路５０は、所定の補償電圧印加期間にわたって駆動トランジスタ２２のゲート端子に補償電圧を印加することを所定の回数だけ繰り返す。これにより、図６に示されるように、画素電圧を駆動トランジスタ２２の閾値電圧に漸近させることができる。
【００６３】
制御回路６０は、上記補償動作を開始した後、垂直同期信号の受信の有無を判断する（Ｓ１４）。制御回路６０は、垂直同期信号を受信していない場合（Ｓ１４でＮｏ）、垂直同期信号を受信するまで、ステップＳ１４を繰り返す。
【００６４】
制御回路６０は、図６に示される垂直同期信号Ｖ２ａ、Ｖ２ｂ又はＶ２ｃを受信した場合（Ｓ１４でＹｅｓ）、映像信号電圧を印加する直前の補償電圧印加期間の長さを調整する（Ｓ１６）。
【００６５】
例えば、図６に示される垂直同期信号Ｖ２ａが受信される場合について説明する。この場合は、垂直同期信号Ｖ１と、垂直同期信号Ｖ１に続いて受信される垂直同期信号Ｖ２ａとの間隔が、代表的（平均的）な間隔Ｔｖｓより水平走査周期１Ｈだけ短い。つまり、垂直同期信号Ｖ２ａは、代表的なタイミングで受信される垂直同期信号の例である垂直同期信号Ｖ２ｂより、水平走査周期１Ｈだけ先行して受信される。この場合、図６のタイミングチャート（ａ）に示されるように、補償動作全体の期間が、垂直同期信号Ｖ２ｂが受信される場合より短い。このため、補償電圧印加期間の長さの調整を行わないと仮定すると、垂直同期信号Ｖ２ｂが受信される場合より閾値電圧の補償の程度は小さくなる。
【００６６】
そこで、この場合には、映像信号電圧が駆動トランジスタ２２のゲート端子に印加される直前の補償電圧印加期間Ｔｅａを、垂直同期信号Ｖ２ｂが受信される場合の補償電圧印加期間Ｔｅｂより長くなるように調整する。補償電圧印加期間においては、補償電圧を印加しない期間より、画素電圧の単位時間当たりの低下率が大きいため、補償電圧印加期間を長くすることにより、閾値電圧の補償の程度を増大できる。これにより、垂直同期信号Ｖ２ａが受信される場合における閾値電圧の補償の程度と、垂直同期信号Ｖ２ｂが受信される場合における閾値電圧の補償の程度との差を低減している。
【００６７】
一方、図６に示される垂直同期信号Ｖ２ｃが受信される場合には、垂直同期信号Ｖ１と、垂直同期信号Ｖ１に続いて受信される垂直同期信号Ｖ２ｃとの間隔が、代表的な間隔Ｔｖｓより水平走査周期１Ｈだけ長い。つまり、垂直同期信号Ｖ２ｃは、代表的なタイミングで受信される垂直同期信号の例である垂直同期信号Ｖ２ｂより、水平走査周期１Ｈだけ遅れて受信される。この場合、図６のタイミングチャート（ｃ）に示されるように、補償動作全体の期間が、垂直同期信号Ｖ２ｂが受信される場合より長い。このため、補償電圧印加期間の長さの調整を行わないと仮定すると、垂直同期信号Ｖ２ｂが受信される場合より閾値電圧の補償の程度は大きくなる。
【００６８】
そこで、この場合には、映像信号電圧が駆動トランジスタ２２のゲート端子に印加される直前の補償電圧印加期間を、垂直同期信号Ｖ２ｂが受信される場合の補償電圧印加期間Ｔｅｂより短くなるように調整する。本実施の形態では、当該直前の補償電圧印加期間をゼロとしている。このように、本実施の形態では、当該直前の補償電圧印加期間をゼロとすること、すなわち、補償電圧印加期間の回数を減少させることも、直前の補償電圧印加期間を短くする一態様に含む。補償電圧印加期間においては、補償電圧を印加しない期間より、画素電圧の単位時間当たりの低下率が大きいため、補償電圧印加期間を短くすることにより、閾値電圧の補償の程度を低減できる。これにより、垂直同期信号Ｖ２ｃが受信される場合における閾値電圧の補償の程度と、垂直同期信号Ｖ２ｂが受信される場合における閾値電圧の補償の程度との差を低減している。
【００６９】
以上のように、本実施の形態に係る表示装置１では、映像信号電圧が駆動トランジスタ２２のゲート端子に印加される直前の補償電圧印加期間の長さを調整する。より具体的には、制御回路６０は、垂直同期信号のタイミングに基づいて、当該直前の補償電圧印加期間の長さを調整する。本実施の形態では、制御回路６０は、映像信号電圧を印加する直前の二つの垂直同期信号の間隔が短いほど、当該直前の補償電圧印加期間の長さを長くする。これにより、図６の画素電圧の波形に示すように、映像信号電圧を入力する際の画素電圧の変動、すなわち、閾値電圧の補償の程度の変動を抑制することができる。したがって、閾値電圧の補償の程度が変動することによる画素２０の輝度の変動を抑制できる。
【００７０】
なお、以上のように、ゲート駆動回路５０によって、映像信号電圧が印加される直前の補償電圧印加期間だけを調整するための具体的な構成としては、ゲート駆動回路５０に当該直前の補償電圧印加期間を生成するための信号パルス発生回路を備える構成を採用し得る。より具体的には、ゲート駆動回路５０は、例えば、当該直前の補償電圧印加期間以外の補償電圧印加期間を生成するためのシフトレジスタに加えて、当該直前の補償電圧印加期間を生成するためのシフトレジスタを備える。これにより、該直前の補償電圧印加期間以外の補償電圧印加期間の長さを自由に調整できる。
【００７１】
また、図６に示される例では、垂直同期信号Ｖ２ａが受信される場合と、垂直同期信号Ｖ２ｂが受信される場合とで、映像信号電圧が印加される直前の補償電圧印加期間のタイミングを変化させている。つまり、垂直同期信号Ｖ２ｂが受信される場合においては、垂直同期信号Ｖ２ａが受信される場合より、水平走査周期１Ｈだけ後に、映像信号電圧が印加される直前の補償電圧印加期間を設けている。しかしながら、本実施の形態に係る表示装置１の制御方法は、これに限定されない。例えば、垂直同期信号Ｖ２ａが受信される場合と、垂直同期信号Ｖ２ｂが受信される場合とで、映像信号電圧が印加される直前の補償電圧印加期間のタイミングを変化させなくてもよい。
【００７２】
以上のように、補償動作が行われた後、駆動トランジスタ２２のゲート端子に映像信号電圧が印加される（Ｓ１８）。これにより、有機ＥＬ素子２５が、映像信号電圧に対応する輝度で発光する。本実施の形態では、図３の画素電圧のグラフに示されるように、垂直同期信号の間隔の変動に起因する、映像信号電圧印加後の画素電圧の変動が抑制されている。
【００７３】
続いて、上記のステップＳ１２に戻り、垂直同期信号Ｖ２ａ、Ｖ２ｂ又はＶ２ｃの受信タイミングに基づいて、補償動作が開始される。本ステップ以降は、同様の動作が繰り返される。
【００７４】
以上のように、本実施の形態に係る表示装置１の制御方法によれば、垂直同期信号の間隔の変動に起因して、閾値電圧の補償の程度が変動することを抑制できる。
【００７５】
［比較例］
次に、本実施の形態に係る表示装置１の効果を説明するために、比較例に係る表示装置の動作について図面を用いて説明する。本比較例に係る表示装置は、制御方法において、上記実施の形態に係る表示装置１と相違し、その他の構成において一致する。
【００７６】
図７は、比較例に係る表示装置の補償動作を示す図である。図７には、垂直同期信号の三つのタイミング例にそれぞれ対応した補償動作の三つのタイミングチャート（ａ）、（ｂ）及び（ｃ）が示されている。また図７には、垂直同期信号の三つのタイミング例にそれぞれ対応した画素電圧の三つの波形（ａ）、（ｂ）及び（ｃ）の概要も合わせて示されている。
【００７７】
図７に示される比較例の表示装置においては、垂直同期信号のタイミングに応じて映像信号電圧が駆動トランジスタのゲート端子に印加される直前の補償電圧印加期間Ｔｅが調整されない点において、実施の形態に係る表示装置１と相違する。さらに、比較例の表示装置においては、垂直同期信号のタイミングに応じて補償電圧印加期間の回数が、変動し得る。つまり、垂直同期信号Ｖ１と、垂直同期信号Ｖ１に続いて受信される垂直同期信号との間隔が、短くなると、補償電圧印加期間の回数が減少する。例えば、垂直同期信号Ｖ１に続いて、垂直同期信号Ｖ２ａが受信される場合には、図７のタイミングチャート（ａ）に示されるように、垂直同期信号Ｖ２ｂが受信される場合（タイミングチャート（ｂ）参照）より、補償電圧印加期間の回数が１回少ない。逆に、垂直同期信号Ｖ１に続いて、垂直同期信号Ｖ２ｃが受信される場合には、図７のタイミングチャート（ｃ）に示されるように、垂直同期信号Ｖ２ｂが受信される場合（タイミングチャート（ｂ）参照）より、補償電圧印加期間の回数が１回多い。
【００７８】
このため、本比較例の表示装置においては、図７の画素電圧の時間波形（ａ）、（ｂ）及び（ｃ）に示されるように、映像信号電圧が印加される時点における画素電圧が、垂直同期信号の間隔に応じて変動する。つまり、駆動トランジスタの閾値電圧の補償の程度が、垂直同期信号の間隔に応じて変動する。これに伴い、有機ＥＬ素子の輝度が変動する。
【００７９】
なお、本変形例においては、垂直同期信号の間隔の変動に応じて補償電圧印加期間の回数が変動する例を示したが、補償電圧印加期間の回数が変動しない場合においても、垂直同期信号の間隔の変動に応じて駆動トランジスタの閾値電圧の補償の程度は変動し得る。つまり、補償電圧印加期間の回数が変動しなくても、補償動作の全期間の長さが変動することにより、閾値電圧の補償の程度は変動し得る。これは、上述のとおり、補償電圧が印加されていない期間においても、補償動作の期間における画素電圧が低下することに起因する。
【００８０】
以上のように、実施の形態に係る表示装置１の制御方法を用いない比較例の表示装置においては、図７の画素電圧の時間波形に示されるように、垂直同期信号の間隔の変動に起因して閾値電圧の補償の程度が変動し得る。これに対して、実施の形態に係る表示装置１では、垂直同期信号の間隔の変動に起因して、閾値電圧の補償の程度が変動することを抑制できる。
【００８１】
［まとめ］
以上のように、本実施の形態に係る表示装置１は、各々が有機ＥＬ素子２５及び有機ＥＬ素子２５に流れる電流を制御する駆動トランジスタ２２を備える複数の画素２０を備える。また、表示装置１は、複数の画素２０の各々に対して、映像信号電圧を印加する期間以外の期間に、駆動トランジスタ２２の閾値電圧を補償するための補償電圧を複数回の補償電圧印加期間に分けて印加するゲート駆動回路５０をさらに備える。また、表示装置１は、ゲート駆動回路５０を制御する制御回路６０をさらに備える。制御回路６０は、複数回の補償電圧印加期間のうち、映像信号電圧を印加する直前の補償電圧印加期間の長さを調整する。
【００８２】
このように、表示装置１では、映像信号電圧を印加する直前の補償電圧印加期間の長さを適切に調整することにより、補償動作における閾値電圧の補償の程度の変動を抑制することができる。
【００８３】
また、表示装置１において、制御回路６０は、垂直同期信号のタイミングに基づいて、上記直前の補償電圧印加期間の長さを調整する。
【００８４】
これにより、垂直同期信号の間隔が変動した場合においても、当該垂直同期信号のタイミングに基づいて、適切に上記直前の補償電圧印加期間の長さを調整することにより、補償動作における閾値電圧の補償の程度の変動を抑制することができる。
【００８５】
また、表示装置１において、制御回路６０は、映像信号電圧を印加する直前の二つの垂直同期信号の間隔が短いほど、上記直前の補償電圧印加期間を長くする。
【００８６】
これにより、垂直同期信号の間隔の変動に起因する閾値電圧の補償の程度の変動を抑制することができる。
【００８７】
また、表示装置１において、補償電圧は、映像信号電圧を複数の画素２０に印加するための複数のデータ線ＤＡＴＡを介して複数の画素２０に印加される。
【００８８】
これにより、補償電圧を印加するための配線を追加することなく、複数の画素２０に補償電圧を印加することができる。つまり、表示装置１の構成を複雑化することなく、複数の画素２０に補償電圧を印加することができる。
【００８９】
（他の実施の形態）
以上、本開示に係る表示装置及び表示装置の制御方法について、実施の形態に基づいて説明してきたが、本開示に係る表示装置及び表示装置の制御方法は、上記実施の形態に限定されるものではない。実施の形態における任意の構成要素を組み合わせて実現される別の実施の形態や、実施の形態に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本実施の形態に係る表示装置を内蔵した各種機器も本発明に含まれる。
【００９０】
例えば、上記実施の形態においては、映像信号電圧を印加する直前の一つの補償電圧印加期間だけを調整したが、調整対象は、一つの補償電圧印加期間だけでなくてもよい。二つ以上の補償電圧印加期間の長さを調整してもよい。
【００９１】
また、上記実施の形態においては、補償電圧を、データ線ＤＡＴＡを介して各画素２０に印加したが、他の経路を介して印加してもよい。
【００９２】
また、上記実施の形態においては、映像信号電圧を印加する直前の補償電圧印加期間を他の補償電圧印加期間より短い期間に調整する構成を示したが、他の補償電圧印加期間より長い期間に調整する構成を採用してもよい。補償電圧印加期間をより短い期間に調整する場合には、補償電圧印加期間がゼロに近づくほど、調整が困難になり、調整の精度が低下するが、補償電圧印加期間をより長い期間に調整する場合には、調整が容易であり、調整の精度の低下も抑制できる。
【００９３】
また、上記実施の形態においては、発光素子として、有機ＥＬ素子を用いる例を示したが、他の電流駆動型のＥＬ素子を用いてもよい。
【００９４】
また、上記実施の形態では、駆動トランジスタ２２としてｎ型ＴＦＴを用いる構成を示したが、ｐ型ＴＦＴを用いて、他の回路構成をそれに合わせて適宜変更してもよい。
【００９５】
また、例えば、本実施の形態に係る表示装置１は、図８に示されるような薄型フラットＴＶ１００に内蔵される。本実施の形態に係る表示装置１により、輝度変動が抑制された表示品質の高い薄型フラットＴＶが実現される。
【産業上の利用可能性】
【００９６】
本発明は、有機ＥＬフラットパネルディスプレイに有用であり、高い表示品質色が要求されるディスプレイとして用いるのに最適である。
【符号の説明】
【００９７】
１    表示装置
２    表示部
３    電源部
２０    画素
２１    選択トランジスタ
２２    駆動トランジスタ
２３    保持容量素子
２４    初期化トランジスタ
２５    有機ＥＬ素子
３０    給電線
４０    データ線駆動回路
５０    ゲート駆動回路
６０    制御回路
ＤＡＴＡ    データ線
ＩＮＩ    初期化制御線
ＳＣＮ    走査線
Ｖｉｎｉ    初期化電源線
Ｖｃａｔ    カソード電源線
Ｖｃｃ    アノード電源線
【図１】
0006708417.tif 000002
【図２】
0006708417.tif 000003
【図３】
0006708417.tif 000004
【図４】
0006708417.tif 000005
【図５】
0006708417.tif 000006
【図６】
0006708417.tif 000007
【図７】
0006708417.tif 000008
【図８】
0006708417.tif 000009