(57)【特許請求の範囲】
【請求項１】
出力段回路の出力段トランジスタのゲート端子と電流源とにソース端子が接続されたバイアストランジスタを有する負荷段回路に接続されるバイアス回路において、
ソース端子がグランドと接続され、前記出力段回路の前記出力段トランジスタと同一特性のレプリカトランジスタと、
前記負荷段回路の前記バイアストランジスタと同一特性のバイアストランジスタであって、ゲート端子が前記負荷段回路の前記バイアストランジスタのゲート端子に接続され、ソース端子が電流源と前記レプリカトランジスタのゲート端子に接続されたバイアストランジスタと、
前記レプリカトランジスタのドレイン端子に接続された抵抗と
を備え、
前記抵抗は、電流源から供給される電流と前記抵抗の抵抗値とによって決まる電圧だけ電圧降下させることによって、前記レプリカトランジスタのドレイン電圧を前記出力段トランジスタのドレイン電圧と等しくする電圧降下を発生させる抵抗であるバイアス回路。
【請求項２】
前記抵抗は、特性の異なる複数の抵抗の組み合わせを有する請求項１に記載のバイアス回路。
【請求項３】
前記抵抗は、トランジスタで実現されている請求項１に記載のバイアス回路。
【請求項４】
前記トランジスタのゲート電圧により、前記レプリカトランジスタのドレイン電圧を制御する請求項３に記載のバイアス回路。
【請求項５】
請求項１から４いずれか１項に記載されたバイアス回路を有するＡＢ級アンプ。
【請求項６】
出力段回路の出力段トランジスタのゲート端子と電流源とにソース端子が接続されたバイアストランジスタを有する負荷段回路に接続されるバイアス回路であって、ソース端子がグランドと接続され、前記出力段回路の前記出力段トランジスタと同一特性のレプリカトランジスタと、前記負荷段回路の前記バイアストランジスタと同一特性のバイアストランジスタであって、ゲート端子が前記負荷段回路の前記バイアストランジスタのゲート端子に接続され、ソース端子が電流源と前記レプリカトランジスタのゲート端子に接続されたバイアストランジスタと、前記レプリカトランジスタのドレイン端子に接続された抵抗とを備えたバイアス回路のバイアス電圧生成方法において、
前記抵抗により電流源から供給される電流と前記抵抗の抵抗値とによって決まる電圧だけ電圧降下させることにより、前記レプリカトランジスタのドレイン電圧を前記出力段トランジスタのドレイン電圧と等しくするバイアス電圧生成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バイアス回路、ＡＢ級アンプ及びバイアス電圧生成方法に関し、ＡＢ級アンプの出力段回路の電流値のバラツキを抑制する技術に関する。
【背景技術】
【０００２】
ＡＢ級アンプは電力効率のよいアンプとして広く使われている。しかし、ＡＢ級アンプの出力段回路はＡ級アンプのようにカレントミラーでバイアス電圧を生成するのではなく、ＡＢ級アンプの出力段トランジスタをレプリカトランジスタとしてバイアス回路に配置し、レプリカトランジスタに規定の電流を供給してバイアス電圧を生成している。このため、ＡＢ級アンプの出力段回路の電流値はプロセス、温度、電源電圧等の変動によってばらついてしまうという課題があった。
【０００３】
そのため、レプリカトランジスタ１２のドレイン電圧をＡＢ級アンプの出力段トランジスタと等しくするバイアス回路が提案されている（例えば特許文献１）。特許文献１に示されるバイアス回路ではアンプ素子を用いてフィードバックをかけることにより、レプリカトランジスタのドレイン電圧がＡＢ級アンプの出力段トランジスタのドレイン電圧と等しくなるようにし、ＡＢ級アンプの出力段回路の電流値のバラツキを抑制する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許６３６９６５３号公報
【特許文献２】特開昭５９−２３１２４号公報
【特許文献３】特開昭５６−４０５２４号公報
【特許文献４】特開平５−１９１１６７号公報
【特許文献５】特開２０１０−１２４４０８号公報
【特許文献６】特開平６−２０４８３８号公報
【特許文献７】特開２００７−０５９０２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１の回路構成では、アンプ素子を用いているため、面積と消費電力が増加してしまうという課題があった。また、アンプ素子の有限ゲインやオフセットによってＡＢ級アンプの出力段回路の電流値がばらついてしまうという課題もあった。
【０００６】
本発明は、例えば、ＡＢ級アンプの出力段回路の電流値のバラツキを抑制するバイアス回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明のバイアス回路は、
出力段トランジスタのレプリカトランジスタと、
前記レプリカトランジスタのドレイン端子に接続された抵抗と
を備え、
前記抵抗は、前記レプリカトランジスタのドレイン電圧を前記出力段トランジスタのドレイン電圧と等しくする電圧降下を発生させる抵抗である。
【発明の効果】
【０００８】
本発明によれば、レプリカトランジスタのドレイン端子に接続された抵抗によってレプリカトランジスタのドレイン電圧を制御するため、電流値のバラツキを抑制することが可能である。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施の形態１におけるバイアス電圧生成を説明するブロック図である。
【図２】本発明の実施の形態２におけるバイアス電圧生成を説明するブロック図である。
【発明を実施するための形態】
【００１０】
実施の形態１．
＊＊＊構成の説明＊＊＊
図１は、実施の形態１におけるＡＢ級アンプ２００のバイアス電圧生成回路を説明するブロック図である。
図１により、ＡＢ級アンプ２００の出力段回路１２０の出力段トランジスタ１１のバイアス回路について説明するが、出力段トランジスタ２１についても同様である。
実施の形態１ではレプリカトランジスタのドレイン電圧を制御するための抵抗１８を備える点が特徴である。抵抗１８は、電圧降下を発生させる電圧降下素子の一例である。
【００１１】
図１に示すＡＢ級アンプ２００は、バイアス回路１００と負荷段回路１１０と出力段回路１２０を有している。
ＡＢ級アンプ２００のバイアス回路１００は、出力段トランジスタ１１のレプリカトランジスタ１２、バイアストランジスタ１３、電流源１５、電流源１６、電流源１７、抵抗１８を備えている。電流源１６はダイオード接続されたトランジスタでもよい。レプリカトランジスタ１２、バイアストランジスタ１３はｎ型ＭＯＳトランジスタである。
【００１２】
負荷段回路１１０は、バイアストランジスタ１４、バイアストランジスタ２４、電流源２６、電流源２７を備えている。
【００１３】
出力段回路１２０は、出力段トランジスタ１１と出力段トランジスタ２１を有している。出力段トランジスタ１１はｎ型ＭＯＳトランジスタであり、出力段トランジスタ２１はｐ型ＭＯＳトランジスタである。
出力段トランジスタ１１と出力段トランジスタ２１との間に出力端子ＯＵＴがある。
【００１４】
＜＜＜出力段トランジスタ１１のバイアス回路の説明＞＞＞
バイアス回路１００のバイアストランジスタ１３の接続関係は以下のとおりである。
バイアストランジスタ１３のドレイン端子と電流源１６
バイアストランジスタ１３のソース端子と電流源１７とレプリカトランジスタ１２のゲート端子
バイアストランジスタ１３のゲート端子と電流源１５とバイアストランジスタ１４のゲート端子と抵抗１８の一端
バイアス回路１００のレプリカトランジスタ１２の接続関係は以下のとおりである。
レプリカトランジスタ１２のドレイン端子と抵抗１８の他端
レプリカトランジスタ１２のゲート端子と電流源１７とバイアストランジスタ１３のソース端子
レプリカトランジスタ１２のソース端子とグランド
【００１５】
負荷段回路１１０のバイアストランジスタ１４の接続関係は以下のとおりである。
バイアストランジスタ１４のドレイン端子と電流源２６
バイアストランジスタ１４のソース端子と電流源２７と出力段トランジスタ１１のゲート端子
バイアストランジスタ１４のゲート端子と電流源１５とバイアストランジスタ１３のゲート端子と抵抗１８の一端
【００１６】
出力段回路１２０の出力段トランジスタ１１の接続関係は以下のとおりである。
出力段トランジスタ１１のドレイン端子と出力段トランジスタ２１のドレイン端子と出力端子ＯＵＴ
出力段トランジスタ１１のソース端子とグランド
出力段トランジスタ１１のゲート端子と電流源２７とバイアストランジスタ１４のソース端子
【００１７】
＊＊＊動作の説明＊＊＊
以下に、バイアス電圧生成方法について説明する。
実施の形態１におけるバイアス電圧とは、バイアス回路１００が負荷段回路１１０に出力する電圧である。
バイアス回路１００において、出力段トランジスタ１１と同じの特性（利得，しきい値電圧Ｖｔｈ，温度特性等）を有するレプリカトランジスタ１２を選択して使用する。この構成では、製造プロセスのバラツキ等の要因でレプリカトランジスタ１２の利得やしきい値電圧Ｖｔｈ等が変化しても、特性同一により出力段トランジスタ１１の利得やしきい値電圧Ｖｔｈ等も同様に変化する。これは、温度変動に対しても同様である。
同様に、バイアス回路１００において、負荷段回路１１０のバイアストランジスタ１４と同じの特性（利得，しきい値電圧Ｖｔｈ，温度特性等）を有するバイアストランジスタ１３を選択して使用する。この構成では、製造プロセスのバラツキ等の要因でバイアストランジスタ１３の利得やしきい値電圧Ｖｔｈ等が変化しても、特性同一によりバイアストランジスタ１４の利得やしきい値電圧Ｖｔｈ等も同様に変化する。これは、温度変動に対しても同様である。
【００１８】
バイアストランジスタ１３は電流源１５から供給される電流と同じ電流がレプリカトランジスタ１２を流れるようにレプリカトランジスタ１２のゲート電圧を生成する。
前述したとおり、出力段トランジスタ１１とレプリカトランジスタ１２とは同一特性のトランジスタであり、バイアストランジスタ１３とバイアストランジスタ１４とは同一特性のトランジスタである。バイアストランジスタ１３のゲート端子はバイアストランジスタ１４のゲート端子と接続されているため、出力段トランジスタ１１にはバイアストランジスタ１４によってレプリカトランジスタ１２と同じ電流が流れる。
【００１９】
出力段トランジスタ１１のドレイン端子は出力段回路１２０の出力段トランジスタ２１に接続されており、システム要求から出力段トランジスタ１１のドレイン電圧が決まる。
一方、レプリカトランジスタ１２のドレイン端子は抵抗１８を介して電流源１５とバイアストランジスタ１３のゲート端子に接続されており、レプリカトランジスタ１２のドレイン電圧はバイアストランジスタ１３のゲート電圧と抵抗１８の電圧降下とから決まる。
【００２０】
以下の式は、「飽和領域」におけるドレイン電流Ｉｄと、ゲート端子とソース端子の間に生じるゲート−ソース間電圧Ｖｇｓと、ドレイン端子とソース端子との間に生じるドレイン−ソース間電圧Ｖｄｓの関係を示している。「飽和領域」は、トランジスタのドレイン−ソース間電圧Ｖｄｓが変化してもドレイン電流Ｉｄの電流値が変わらない領域をいう。
【００２１】
Ｉｄ＝（１／２）（Ｗ／Ｌ）μＣｏｘ（Ｖｇｓ−Ｖｔｈ）２（１＋λＶｄｓ）
Ｖｔｈ：しきい値電圧
Ｃｏｘ：単位面積あたりのゲート酸化膜容量
μ：ｎ型ＭＯＳの場合、電子の移動度、ｎ型ＭＯＳの場合、正孔の移動度
λ：チャネル変調効果係数
Ｗ／Ｌ：ＭＯＳＦＥＴの構造で決まる係数
【００２２】
上式で示されるように、トランジスタのゲート端子に接続されるゲート電圧Ｖｇｓが同一であったとしても、ドレイン電圧Ｖｄｓが異なるとトランジスタを流れる電流値は異なってしまうため、ドレイン電圧が変動すると出力段回路の電流値が変動してしまう。
出力段トランジスタ１１のドレイン端子は、出力段トランジスタ２１に接続されている。一方、レプリカトランジスタ１２のドレイン端子は、抵抗１８がなければ、電流源１５に接続されることになり、出力段トランジスタ１１のドレイン電圧とレプリカトランジスタ１２のドレイン電圧とは同じとは限らない。
【００２３】
通常、バイアストランジスタ１３のゲート電圧は出力段トランジスタ１１のドレイン電圧よりも高い。このため、抵抗１８がなければ、出力段トランジスタ１１のドレイン電圧よりも高い電圧がレプリカトランジスタ１２のドレイン端子にかかることになる。
そこで、電流源１５から供給される電流とレプリカトランジスタ１２のドレイン端子に接続された抵抗１８の抵抗値によって決まる電圧だけ電圧降下させることによって、レプリカトランジスタ１２のドレイン電圧を制御する。
【００２４】
電流源１５の電流値はプロセス、温度、電源電圧等でばらつかないように設計されており、抵抗１８の抵抗値を適切に設定することでレプリカトランジスタ１２のドレイン電圧を出力段トランジスタ１１のドレイン電圧と等しくする。
その際に、抵抗１８として、プロセス、温度、電源電圧等におけるバラツキに対して、レプリカトランジスタ１２の特性と逆方向に動くような抵抗１８を選択する。
【００２５】
以上のように、実施の形態１のバイアス回路１００は、レプリカトランジスタ１２のドレイン端子に抵抗１８を備え、抵抗１８による電圧降下によりレプリカトランジスタ１２のドレイン電圧を出力段トランジスタ１１のドレイン電圧と等しくなるように制御することを特徴とする。
【００２６】
＊＊＊実施の形態１の効果の説明＊＊＊
実施の形態１によれば、抵抗１８により、出力段回路の電流値のバラツキを抑制することができる。
【００２７】
また、プロセス、温度、電源電圧等によってレプリカトランジスタ１２の特性が変動したとしてもレプリカトランジスタ１２のドレイン電圧を出力段トランジスタ１１のドレイン電圧と等しくすることができる。
【００２８】
また、レプリカトランジスタのドレイン端子に接続された抵抗によってレプリカトランジスタのドレイン電圧を制御するため、アンプ素子を追加する必要がなく面積増加を抑制しつつ消費電力の増加なしにバラツキを抑制することができる。
【００２９】
＊＊＊他の構成＊＊＊
１個の抵抗ではレプリカトランジスタ１２のドレイン電圧を出力段トランジスタ１１のドレイン電圧と等しくすることができない場合は、抵抗１８を特性の異なる複数の抵抗を組み合わせとすることで、レプリカトランジスタ１２のドレイン電圧を出力段トランジスタ１１のドレイン電圧と等しくする。例えば、抵抗１８は温度係数の異なる抵抗の組み合わせで構成する。
【００３０】
実施の形態２．
＊＊＊構成の説明＊＊＊
図２は、本発明の実施の形態２におけるバイアス電圧生成を説明するブロック図である。以下、ＡＢ級アンプ２００の出力段回路１２０の出力段トランジスタ１１のバイアス回路について説明するが、出力段トランジスタ２１についても同様である。
主として、図１との違いについて説明する。
図２に示すバイアス回路は、抵抗１８の代わりにトランジスタ２９を有している点が特徴である。
【００３１】
＊＊＊動作の説明＊＊＊
通常、バイアストランジスタ１３のゲート電圧は出力段トランジスタ１１のドレイン電圧よりも高い。このため、レプリカトランジスタ１２のドレイン端子にトランジスタ２９を接続し、電流源１５から供給される電流とトランジスタ２９のドレイン−ソース間の抵抗値とによって決まる電圧だけ電圧降下させて、レプリカトランジスタ１２のドレイン電圧を制御する。トランジスタ２９は抵抗の一例である。
【００３２】
電流源１５の電流値はプロセス、温度、電源電圧等でばらつかないように設計されており、トランジスタ２９のゲート長、ゲート幅、ゲート電圧を適切に設定することでレプリカトランジスタ１２のドレイン電圧を出力段トランジスタ１１のドレイン電圧と等しくすることができる。こうして、出力段回路１２０の電流値のバラツキを抑制することができる。
【００３３】
プロセス、温度、電源電圧等におけるバラツキに対して、トランジスタ２９のドレイン−ソース間電圧はレプリカトランジスタ１２のゲート−ソース間電圧と逆方向に動く。トランジスタ２９のゲート長、ゲート幅、ゲート電圧をレプリカトランジスタ１２のゲート−ソース間電圧と逆方向に動くように設定しておけば、プロセス、温度、電源電圧等によってレプリカトランジスタ１２の特性が変動したとしても、レプリカトランジスタ１２のドレイン電圧を出力段トランジスタ１１のドレイン電圧と等しくすることができる。
以上のように、実施の形態２のバイアス回路は、抵抗がトランジスタ２９で実現されていることを特徴とする。また、トランジスタ２９のゲート電圧を制御することによりレプリカトランジスタ１２のドレイン電圧を制御することを特徴とする。
【００３４】
＊＊＊実施の形態２の効果の説明＊＊＊
実施の形態２によれば、トランジスタ２９により、プロセス、温度、電源電圧等によってレプリカトランジスタ１２の特性が変動したとしてもレプリカトランジスタ１２のドレイン電圧を出力段トランジスタ１１のドレイン電圧と等しくすることができる。
また、トランジスタ２９を使用してフィードバックをかけることによっても、出力段回路の電流値のバラツキを抑制することができる。
【００３５】
＊＊＊他の構成＊＊＊
トランジスタ２９と抵抗１８を組み合わせて、抵抗としてもよい。
【００３６】
上記実施の形態１、２においては、ＡＢ級アンプについて説明したが、この発明はこれに限定されるものではなく、この発明の趣旨を逸脱しない範囲において、これらの構成を適宜組み合わせたり、その構成に一部変形を加えたり、構成を一部省略することが可能である。
たとえば、ＡＢ級アンプに限らず、他のアンプに用いてもよい。また、アンプに限らず、トランジスタのバイアス電圧を生成する場合に用いてもよい。
【符号の説明】
【００３７】
１１  出力段トランジスタ、１２  レプリカトランジスタ、１３  バイアストランジスタ、１４  バイアストランジスタ、２１  出力段トランジスタ、２４  バイアストランジスタ、２９  トランジスタ、１５  電流源、１６  電流源、１７  電流源、２６  電流源、１８  抵抗、１００  バイアス回路、１１０  負荷段回路、１２０  出力段回路、２００  ＡＢ級アンプ。
【図１】
0006650800.tif 000002
【図２】
0006650800.tif 000003