(57)【特許請求の範囲】
【請求項１】
第１および第２電圧レギュレータ、  前記第１電圧レギュレータの動作状態を検出する第１検出回路、  前記第２電圧レギュレータの動作状態を検出する第２検出回路、  前記第１および第２検出回路による検出結果にしたがって前記第１および第２電圧レギュレータの動作順序を調整する調整回路、  を備え、  前記調整回路は、前記第１および第２電圧レギュレータの動作順序を指定する選択信号にしたがって、前記第１および第２電圧レギュレータのいずれか一方が立ち上がった後に他方を立ち上げ、または前記第１および第２電圧レギュレータのいずれか一方が立ち下がった後に他方を立ち下げる  ことを特徴とする電源回路。
【請求項２】
前記調整回路はさらに、  前記第２検出回路による検出結果と、前記電源回路を起動または停止する旨を指示する主起動信号が入力された旨の検出結果とのいずれかを選択し、前記第１電圧レギュレータを起動または停止する第１起動信号としてその選択結果を出力する第１選択回路、  前記第１検出回路による検出結果と、前記主起動信号が入力された旨の検出結果とのいずれかを選択し、前記第２電圧レギュレータを起動または停止する第２起動信号としてその選択結果を出力する第２選択回路、  を備え、  前記第１選択回路は、前記第１電圧レギュレータを立ち上げた後に前記第２電圧レギュレータを立ち上げる旨を前記選択信号が指定する場合は前記主起動信号が入力された旨の検出結果を選択し、前記第２電圧レギュレータを立ち上げた後に前記第１電圧レギュレータを立ち上げる旨を前記選択信号が指定する場合は前記第２検出回路による検出結果を選択し、  前記第２選択回路は、前記第２電圧レギュレータを立ち上げた後に前記第１電圧レギュレータを立ち上げる旨を前記選択信号が指定する場合は前記主起動信号が入力された旨の検出結果を選択し、前記第１電圧レギュレータを立ち上げた後に前記第２電圧レギュレータを立ち上げる旨を前記選択信号が指定する場合は前記第１検出回路による検出結果を選択する  ことを特徴とする請求項１記載の電源回路。
【請求項３】
前記第１検出回路は、前記第１電圧レギュレータの出力電圧が第１閾値を下回ると前記第１電圧レギュレータが立ち下がった旨の検出結果を出力し、  前記第２検出回路は、前記第２電圧レギュレータの出力電圧が第２閾値を下回ると前記第２電圧レギュレータが立ち下がった旨の検出結果を出力する  ことを特徴とする請求項１記載の電源回路。
【請求項４】
前記第１検出回路は、前記第１電圧レギュレータの出力電圧が第１閾値以上になると前記第１電圧レギュレータが立ち上がった旨の検出結果を出力し、  前記第２検出回路は、前記第２電圧レギュレータの出力電圧が第２閾値以上になると前記第２電圧レギュレータが立ち上がった旨の検出結果を出力する  ことを特徴とする請求項１記載の電源回路。
【請求項５】
前記第１選択回路は、前記第２検出回路による検出結果、前記主起動信号が入力された旨の検出結果、および前記第１電圧レギュレータを停止するよう指定する第１停止電位のいずれかを選択して前記第１起動信号として出力し、  前記第２選択回路は、前記第１検出回路による検出結果、前記主起動信号が入力された旨の検出結果、および前記第２電圧レギュレータを停止するよう指定する第２停止電位のいずれかを選択して前記第２起動信号として出力し、  前記第１選択回路は、前記第１電圧レギュレータを立ち下げた後に前記第２電圧レギュレータを立ち下げる旨を前記選択信号が指定しかつ前記電源回路を停止する旨の前記主起動信号が入力された場合は前記第１停止電位を選択し、前記第２電圧レギュレータを立ち下げた後に前記第１電圧レギュレータを立ち下げる旨を前記選択信号が指定しかつ前記電源回路を停止する旨の前記主起動信号が入力された場合は前記第２検出回路による検出結果を選択し、  前記第２選択回路は、前記第２電圧レギュレータを立ち下げた後に前記第１電圧レギュレータを立ち下げる旨を前記選択信号が指定しかつ前記電源回路を停止する旨の前記主起動信号が入力された場合は前記第２停止電位を選択し、前記第１電圧レギュレータを立ち下げた後に前記第２電圧レギュレータを立ち下げる旨を前記選択信号が指定しかつ前記電源回路を停止する旨の前記主起動信号が入力された場合は前記第１検出回路による検出結果を選択する  ことを特徴とする請求項２記載の電源回路。
【請求項６】
前記調整回路はさらに、  前記第２検出回路による検出結果を前記第１選択回路に対して出力する時刻を遅延させる第１遅延回路、  前記第１検出回路による検出結果を前記第２選択回路に対して出力する時刻を遅延させる第２遅延回路、  のうち少なくともいずれかを備える  ことを特徴とする請求項２記載の電源回路。
【請求項７】
前記調整回路はさらに、  前記第２検出回路による検出結果と、前記第１電圧レギュレータを停止するよう指定する第１停止電位とのいずれかを選択して出力する第３選択回路、  前記第１検出回路による検出結果と、前記第２電圧レギュレータを停止するよう指定する第２停止電位とのいずれかを選択して出力する第４選択回路、  前記電源回路を起動する旨の前記主起動信号が入力された場合は前記第１および第２選択回路からの出力を前記第１および第２起動信号としてそれぞれ出力し、前記電源回路を停止する旨の前記主起動信号が入力された場合は前記第３および第４選択回路からの出力を前記第１および第２起動信号としてそれぞれ出力する、論理回路、  を備えることを特徴とする請求項２記載の電源回路。
【請求項８】
前記電源回路は、前記選択信号が指定する動作順序を表すビット値を格納する記憶素子を備え、  前記第１、第２、第３、および第４選択回路は、前記記憶素子が格納しているビット値を選択入力として取得し、その選択入力にしたがって出力を選択する  ことを特徴とする請求項７記載の電源回路。
【請求項９】
前記調整回路は、    前記第１電圧レギュレータを起動または停止する第１起動信号と、前記第２電圧レギュレータを起動または停止する第２起動信号とを出力し、  前記電源回路はさらに、    前記調整回路と同じ構成を有する第２調整回路、    前記調整回路が出力する前記第１起動信号と前記第２調整回路が出力する前記第１起動信号との論理積を前記第１電圧レギュレータに対して出力する第１論理回路、    前記調整回路が出力する前記第２起動信号と前記第２調整回路が出力する前記第２起動信号との論理積を前記第２電圧レギュレータに対して出力する第２論理回路、  を備えることを特徴とする請求項１記載の電源回路。
【請求項１０】
前記電源回路はさらに、前記選択信号を指定する外部入力を受け取る入力端子を備える  ことを特徴とする請求項１記載の電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明は、複数の電圧レギュレータを備える電源回路に関する。
【背景技術】
【０００２】  電子機器を制御するマイクロコンピュータは、その機種によって複数の異なる電圧による電源入力を必要とする場合があり、また、その電源投入順序もそれぞれに定められている。この所定の投入順序と異なる順序で電源が投入された場合、マイクロコンピュータの誤動作が生じる恐れがある。【０００３】  マイクロコンピュータへ供給する電源を生成する半導体集積回路である電源ＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）においては、電圧レギュレータの起動順序は、適用する機器に搭載されるマイクロコンピュータに対応するように、開発段階で決定される。そのため、電源投入順序の異なるマイクロコンピュータへその電源ＩＣを適用することはできない。したがって、電源ＩＣを異なる機器へ転用することは困難である。また、適用機器に搭載されるマイクロコンピュータが変更となった場合は、改めて電源ＩＣを設計する必要がある。【０００４】  この課題に対する従来技術として、各電圧レギュレータの起動信号を送るタイミングを制御して起動順序を可変とする対策法がある。例えば下記特許文献１は、「シーケンス回路は、電源回路１〜４の選択回路からのカウント設定値ＣＯＮＴ１〜ＣＯＮＴ４に基づいて、電源回路１〜４の起動タイミングをそれぞれ制御する。タイミング設定回路は、所定のカウント設定値Ｃ８１〜Ｃ８４を出力する。インターフェース回路は、外部記憶装置に格納された所定の起動制御データを読み出してカウント設定値Ｃ９１〜Ｃ９４として出力する。選択回路は、選択信号ＳＥＬに応答して、カウント設定値Ｃ８１〜Ｃ８４又はカウント設定値Ｃ９１〜Ｃ９４をカウント設定値ＣＯＮＴ１〜ＣＯＮＴ４としてシーケンス回路に出力する。」という技術を開示している（要約参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１３−１８２６０３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】  特許文献１記載のように、電圧レギュレータの起動タイミングを時間設定により可変化する電源回路においては、外部回路の負荷条件の変化による電圧立ち上がりの遅れや電圧レギュレータの故障などにより電圧レギュレータが起動しなかった場合であっても、設定時間が経過すると後段の電圧レギュレータはそれら条件とは無関係に起動する。したがってこのような場合は、マイクロコンピュータへの電源投入順序を誤り、誤作動を引き起こす恐れがある。【０００７】  本発明は、上記のような課題に鑑みてなされたものであり、電源シーケンスを可変とした電源回路において、電源供給順序の誤りによる電源供給先デバイスの誤動作を防止することを目的とする。
【課題を解決するための手段】
【０００８】  本発明に係る電源回路は、前段の電圧レギュレータの動作状態を検出し、その検出結果に基づき各電圧レギュレータの起動または停止の順序を調整する。
【発明の効果】
【０００９】  本発明に係る電源回路によれば、電源シーケンスを可変とした電源回路において、電源供給順序の誤りによる電源供給先デバイスの誤動作を防止することができる。
【図面の簡単な説明】
【００１０】
【図１】実施形態１に係る電源回路１７の構成図である。
【図２】実施形態１において、レギュレータの起動順序をレギュレータ１１Ｄ、１１Ｃ、１１Ｂ、１１Ａの順序とした場合における各信号の経時変化を示すタイムチャートである。
【図３】レギュレータ１１Ｃが異常を起こし、出力電圧ＶＣＣ＿Ｃが低下した場合における各信号のタイミングチャートである。
【図４】実施形態２に係る電源回路１７の構成図である。
【図５】Ｄｅｌａｙ回路４１Ａ〜４１Ｄの構成図である。
【図６】Ｄｅｌａｙ回路４１Ａ〜４１Ｄの動作を表すタイミングチャートである。
【図７】実施形態２において、レギュレータの起動順序をレギュレータ１１Ｄ、１１Ｃ、１１Ｂ、１１Ａの順とし、停止順序をレギュレータ１１Ａ、１１Ｂ、１１Ｃ、１１Ｄの順とした場合における各信号の経時変化を示すタイムチャートである。
【図８】実施形態３に係る電源回路１７の構成図である。
【図９】実施形態４に係る電源回路１７の構成図である。
【図１０】実施形態５に係る電源回路１７の構成図である。
【発明を実施するための形態】
【００１１】＜実施の形態１＞  図１は、本発明の実施形態１に係る電源回路１７の構成図である。電源回路１７は、レギュレータ１１Ａ〜１１Ｄを備えている。レギュレータ１１Ａ〜１１Ｄは、一定の電圧（ＶＣＣ＿０〜ＶＣＣ＿Ｃ）を出力する電圧調整回路である。これらの出力は電源回路１７の外部の電源供給先デバイスへと出力され、例えばマイクロコンピュータなどの外部回路の電源として用いられる。
【００１２】  レギュレータ１１Ａ〜１１Ｄは、起動信号ＥＮ＿Ａ、ＥＮ＿Ｂ、ＥＮ＿Ｃ、ＥＮ＿０によりそれぞれ起動される。本実施形態１においては、電源シーケンスの開始を指示する主起動信号は、レギュレータ１１Ｄを起動する起動信号ＥＮ＿０として入力される。
【００１３】  レギュレータ１１Ａ〜１１Ｄは、それぞれ検知回路１２Ａ〜１２Ｄに接続されている。検知回路１２Ａ〜１２Ｄは、レギュレータ１１Ａ〜１１Ｄそれぞれの出力電圧をモニタすることにより、動作状態を検出する。レギュレータ１１Ａ〜１１Ｄの出力電圧がそれぞれの検出閾値以上となると、検知回路１２Ａ〜１２Ｄはそれぞれレギュレータ１１Ａ〜１１Ｄが正常に起動したと判定し、起動検知信号ＤＴＣ＿Ａ、ＤＴＣ＿Ｂ、ＤＴＣ＿Ｃ、ＤＴＣ＿０をそれぞれＨｉｇｈレベルとして出力する。各レギュレータの検出閾値は同一であってもよいし異なっていてもよい。
【００１４】  セレクタ１３Ａ〜１３Ｃは、入力された信号のなかから、選択信号ＳＥＬ＿Ａ〜ＳＥＬ＿Ｃにしたがっていずれかを選択して出力する、選択回路である。セレクタ１３Ａ〜１３Ｃの出力は、それぞれレギュレータ１１Ａ〜１１Ｃの起動信号ＥＮ＿Ａ〜ＥＮ＿Ｃとして用いられる。
【００１５】  セレクタ１３Ａには、起動検知信号ＤＴＣ＿０、ＤＴＣ＿Ｂ、ＤＴＣ＿Ｃが入力される。セレクタ１３Ｂには、起動検知信号ＤＴＣ＿０、ＤＴＣ＿Ａ、ＤＴＣ＿Ｃが入力される。セレクタ１３Ｃには、起動検知信号ＤＴＣ＿０、ＤＴＣ＿Ａ、ＤＴＣ＿Ｂが入力される。すなわち各セレクタには、起動検知信号ＤＴＣ＿０が共通して入力されるとともに、自身が起動信号を出力するレギュレータ以外の起動検知信号が入力される。
【００１６】  不揮発性メモリ１４は、レギュレータ１１Ａ〜１１Ｃの起動順序を指定する起動順序データを格納する。電源回路１７が起動するとき、起動順序データはレジスタ１５に読み出される。選択信号生成回路１６は、レジスタ１５に格納された起動順序データを参照して選択信号ＳＥＬ＿Ａ〜ＳＥＬ＿Ｃを生成する。
【００１７】  選択信号生成回路１６は、起動順序データが指定する起動順序にしたがって、前段のレギュレータの起動検知信号がセレクタの出力として選択されるように、選択信号ＳＥＬ＿Ａ〜ＳＥＬ＿Ｃを生成する。例えばレギュレータ１１Ｂの次にレギュレータ１１Ａが起動するように指定されている場合、セレクタ１３Ａが起動検知信号ＤＴＣ＿Ｂを選択するように、選択信号ＳＥＬ＿Ａを生成する。これにより選択信号生成回路１６は、選択信号ＳＥＬ＿Ａ〜ＳＥＬ＿Ｃを介して、レギュレータ１１Ａ〜１１Ｃの起動順序を調整することができる。
【００１８】  さらに、前段レギュレータの起動検知信号を次段レギュレータの起動信号として用いることにより、前段レギュレータの出力電圧が十分に上昇した後に次段レギュレータの起動を開始することができる。したがって、電源回路１７の外部に接続された負荷が大きくレギュレータの起動に時間を要する場合や、前段レギュレータが故障により起動しない場合などであっても、電源シーケンスの順序誤りを防ぐことができる。
【００１９】  本実施形態１において、不揮発性メモリ１４に記録する起動順序データはレギュレータ１１Ａ〜１１Ｃの起動順序のみである。そのため、レギュレータ１１Ａ〜１１Ｃの３つを順番に立ち上げる場合には電源起動シーケンスは６通りとなり必要なビット数は３ｂｉｔである。複数のレギュレータを同時に立ち上げる場合を含めても、電源起動シーケンスは１０通りで必要ビット数は４ｂｉｔである。したがって、メモリ容量を節約することができる。
【００２０】  図２は、本実施形態１において、レギュレータの起動順序をレギュレータ１１Ｄ、１１Ｃ、１１Ｂ、１１Ａの順序とした場合における各信号の経時変化を示すタイムチャートである。すなわち本例において、セレクタ１３Ａは起動検知信号ＤＴＣ＿Ｂを選択し、セレクタ１３Ｂは起動検知信号ＤＴＣ＿Ｃを選択し、セレクタ１３Ｃは起動検知信号ＤＴＣ＿０を選択する。
【００２１】  レギュレータ１１Ｄの起動信号ＥＮ＿０として入力されている主起動信号がＨｉｇｈになると、レギュレータ１１Ｄが起動し出力電圧ＶＣＣ＿０が上昇する。ＶＣＣ＿０が検知回路１２Ｄの起動検知閾値を上回ると、起動検知信号ＤＴＣ＿０がＨｉｇｈとなる。セレクタ１３Ｃは起動検知信号ＤＴＣ＿０を選択し、起動信号ＥＮ＿Ｃとして出力するので、同時に起動信号ＥＮ＿ＣがＨｉｇｈとなり、レギュレータ１１Ｃが起動し、出力電圧ＶＣＣ＿Ｃが上昇する。
【００２２】  出力電圧ＶＣＣ＿Ｃが検知回路１２Ｃの起動検知閾値を上回ると、起動検知信号ＤＴＣ＿ＣがＨｉｇｈとなる。セレクタ１３Ｂは起動検知信号ＤＴＣ＿Ｃを選択しているので、起動信号ＥＮ＿Ｂが同時にＨｉｇｈとなる。起動信号ＥＮ＿Ｂが立ち上がるとレギュレータ１１Ｂが起動する。出力電圧ＶＣＣ＿Ｂが起動検知閾値を上回ると、起動検知信号ＤＴＣ＿ＢがＨｉｇｈとなる。セレクタ１３Ａは起動検知信号ＤＴＣ＿Ｂを選択しているので、起動信号ＥＮ＿Ａが同時にＨｉｇｈとなり、レギュレータ１１Ａが起動する。このように、セレクタ１３Ａ〜１３Ｃが選択する起動検知信号を任意に設定することによって、レギュレータの起動順序を可変とすることができる。
【００２３】  従来技術のように、起動信号の時間差設定によりレギュレータの起動順序を可変とする構成においては、外部接続負荷の状態によってレギュレータの起動に要する時間が変化するので、レギュレータの起動タイミングの時間差はマージンを見込んで設定する必要がある。これに対して本発明においては、前段レギュレータの起動検知を受けて後段レギュレータを起動するので、時間マージンを見込む必要がなく、より素早い電源シーケンスの実行が可能となる。
【００２４】  図３は、レギュレータ１１Ｃが異常を起こし、出力電圧ＶＣＣ＿Ｃが低下した場合における各信号のタイミングチャートである。起動順序は図２と同じであるものとする。レギュレータ１１Ａ〜１１Ｄがすべて動作している状態から、レギュレータ１１Ｃの異常により出力電圧ＶＣＣ＿Ｃが低下し、検知回路１２Ｃの起動検知閾値を下回ると、起動検知信号ＤＴＣ＿ＣがＬｏｗとなり、同時に起動信号ＥＮ＿ＢもＬｏｗとなる。これによりレギュレータ１１Ｂが停止する。出力電圧ＶＣＣ＿Ｂが検知回路１２Ｂの起動検知閾値を下回ると、起動検知信号ＤＴＣ＿ＢがＬｏｗとなり、同時に起動信号ＥＮ＿ＡもＬｏｗとなる。これによりレギュレータ１１Ａが停止し、出力電圧ＶＣＣ＿Ａが低下する。
【００２５】  その後レギュレータ１１Ｃが正常状態となり、再び起動して出力電圧ＶＣＣ＿Ｃが検知回路１２Ｃの起動検知閾値を上回ると、起動検知信号ＤＴＣ＿Ｃと起動信号ＥＮ＿ＢがＨｉｇｈとなり、レギュレータ１１Ｂが再起動し、出力電圧ＶＣＣ＿Ｂが上昇する。出力電圧ＶＣＣ＿Ｂが検知回路１２Ｂの起動検知閾値を上回ると、起動検知信号ＤＴＣ＿Ｂと起動信号ＥＮ＿ＡがＨｉｇｈとなる。これによりレギュレータ１１Ａが再起動し、出力電圧ＶＣＣ＿Ａが上昇する。以上によりレギュレータ１１Ａ〜１１Ｄすべてが起動し、正常な電圧を出力している状態に戻る。
【００２６】  このように、検知回路１２Ａ〜１２Ｄによりレギュレータ１１Ａ〜１１Ｄの出力電圧をそれぞれモニタし、その結果を後段レギュレータの起動信号とすることにより、前段レギュレータの出力電圧異常時には後段レギュレータが停止状態となる。これにより、電源シーケンスの順序誤りを防ぐことができる。また、後段レギュレータが電源を供給している状態で前段レギュレータが停止しているような、設定した電源シーケンス上起こり得ない異常な電源供給状態も防ぐことができる。
【００２７】＜実施の形態１：まとめ＞  以上のように、本実施形態１に係る電源回路１７は、レギュレータの起動順序を確実に制御することにより、電源回路１７に接続されたマイクロコンピュータなどの外部素子の誤動作を防ぐことができる。さらに異常となったレギュレータが正常状態に復帰した場合には、直ちに後段レギュレータが設定した電源シーケンスにしたがって再起動し、外部素子が動作を再開することができる。
【００２８】＜実施の形態２＞  実施形態１では、各レギュレータの起動順序と停止順序はいずれも同一の選択信号ＳＥＬ＿Ａ〜ＳＥＬ＿Ｃによって設定される。本発明の実施形態２においては、実施形態１で説明した構成に加えて、起動順序と停止順序それぞれを個別に設定することができる構成例を説明する。したがって本実施形態２における起動順序データは、各レギュレータの停止順序を併せて指定する。さらに、各検知回路の出力を任意の遅延幅で遅延させる構成をオプション的に追加する。その他構成は概ね実施形態１と同様なので、以下では主に差異点について説明する。
【００２９】  図４は、本実施形態２に係る電源回路１７の構成図である。Ｄｅｌａｙ回路４１Ａ〜４１Ｄは、検知回路１２Ａ〜１２Ｄとそれぞれ接続されている。Ｄｅｌａｙ回路４１Ａ〜４１Ｃの出力は、それぞれ起動検知信号ＤＴＣ＿Ａ、ＤＴＣ＿Ｂ、ＤＴＣ＿Ｃ、ＤＴＣ＿０として実施形態１と同様にセレクタ１３Ａ〜１３Ｃに対して入力される。
【００３０】  ＯＲゲート４２は、Ｄｅｌａｙ回路４１Ａ〜４１Ｃの出力ＤＴＣ＿Ａ、ＤＴＣ＿Ｂ、ＤＴＣ＿Ｃと、主起動信号とを入力として受け取り、起動信号ＥＮ＿０をレギュレータ１１Ｄに対して出力する。ＯＲゲート４２により、レギュレータ１１Ａ〜１１Ｄのすべてが停止状態のとき主起動信号がＨｉｇｈとなると、レギュレータ１１Ｄが最初に起動され、後段のレギュレータ１１Ａ〜１１Ｃの起動シーケンスが実行される。さらに、主起動信号がＬｏｗの場合には、レギュレータ１１Ａ〜１１Ｃすべてが停止すると、起動信号ＥＮ＿０がＬｏｗとなり、レギュレータ１１Ｄが最後に停止する。
【００３１】  選択信号生成回路１６は、起動順序データに加えて主起動信号を入力として受け取る。セレクタ１３Ａ〜１３Ｃは、起動検知信号に加えてそれぞれグラウンド電位を入力として受け取る。以下これらについて説明する。
【００３２】  選択信号生成回路１６は、主起動信号がＨｉｇｈのときはレギュレータの起動シーケンスのための信号値を選択信号ＳＥＬ＿Ａ〜ＳＥＬ＿Ｃとして出力し、主起動信号がＬｏｗのときは停止シーケンスのための信号値を選択信号ＳＥＬ＿Ａ〜ＳＥＬ＿Ｃとして出力する。具体的には、（ａ）起動シーケンスにおいては各セレクタは実施形態１と同様の出力を選択し、（ｂ）停止シーケンスにおいては最初に停止するレギュレータに対応するセレクタはグラウンド電位を選択するとともに、以後のセレクタは次に停止すべきレギュレータに対応する起動検知信号を選択する。これにより、起動シーケンスと停止シーケンスの両方を可変とすることができる。
【００３３】  セレクタ１３Ａ〜１３Ｃがグラウンド電位を選択した場合、出力先のレギュレータは停止状態となる。したがって、停止シーケンスにおいて最初に停止したいレギュレータに対する起動信号としてグラウンド電位を選択することにより、起動シーケンスとは別に停止シーケンスを設定することができる。さらに、起動シーケンス実行時にグラウンド電位を起動信号として選択することにより、対象のレギュレータを起動させないようにすることもできる。したがって、電源回路１７の外部で必要とされる電源数が少ない場合には、消費電力を低減することができる。
【００３４】  図５は、Ｄｅｌａｙ回路４１Ａ〜４１Ｄの構成図である。Ｄｅｌａｙ回路４１Ａ〜４１Ｄは同様の回路構成を有しており、カウンタ回路５１、カウンタ値変換回路５２、比較回路５３を備える。
【００３５】  カウンタ回路５１は、Ｄｅｌａｙ回路４１Ａ〜４１Ｄそれぞれの入力であるＤｅｌａｙ回路入力信号とクロック信号によって動作し、カウンタ値を比較回路５３に出力する。カウンタ回路５１は、Ｄｅｌａｙ回路入力信号の立ち上がり・立ち下りエッジにおいてカウント値をクリアし、カウントを開始する。
【００３６】  カウンタ値変換回路５２は、レジスタ１５から遅延時間設定値を読み取り、目標カウンタ値に変換して比較回路５３へ出力する。遅延時間設定値は不揮発性メモリ１４に記録されており、電源回路１７起動時にレジスタ１５に格納される。目標カウンタ値を遅延時間設定値としてそのまま不揮発性メモリ１４に記録した場合はカウンタ値変換回路５２は不要となり、レジスタ１５から遅延時間設定値をそのまま比較回路５３へ入力する。
【００３７】  比較回路５３は、カウンタ回路５１の出力であるカウンタ値とカウンタ値変換回路５２の出力である目標カウンタ値を比較し、カウンタ値が目標カウンタ値以上となると、Ｄｅｌａｙ回路入力信号と同一の値をＤｅｌａｙ回路出力信号として出力する。
【００３８】  図６は、Ｄｅｌａｙ回路４１Ａ〜４１Ｄの動作を表すタイミングチャートである。カウンタ回路５１は、Ｄｅｌａｙ回路入力信号を受け取るとカウントを開始し、カウンタ値が目標カウンタ値以上になるとＤｅｌａｙ回路出力信号を出力する。カウンタ回路５１がＤｅｌａｙ回路入力信号を受け取ってからＤｅｌａｙ回路出力信号を出力するまでの遅延時間ｔｄ（またはこれをカウンタ値に換算した値）は、不揮発性メモリ１４またはレジスタ１５に格納されているものである。
【００３９】  図７は、本実施形態２において、レギュレータの起動順序をレギュレータ１１Ｄ、１１Ｃ、１１Ｂ、１１Ａの順とし、停止順序をレギュレータ１１Ａ、１１Ｂ、１１Ｃ、１１Ｄの順とした場合における各信号の経時変化を示すタイムチャートである。Ｄｅｌａｙ回路４１Ａ〜４１Ｄの遅延時間はすべてｔｄとした。主起動信号がＨｉｇｈのとき（起動シーケンス）、セレクタ１３ＡはＤＴＣ＿Ｂを選択し、セレクタ１３ＢはＤＴＣ＿Ｃを選択し、セレクタ１３ＣはＤＴＣ＿０を選択する。主起動信号がＬｏｗのとき（停止シーケンス）、セレクタ１３Ａはグラウンド電位を選択し、セレクタ１３ＢはＤＴＣ＿Ａを選択し、セレクタ１３ＣはＤＴＣ＿Ｂを選択する。
【００４０】  主起動信号がＨｉｇｈとなると、選択信号生成回路１６は起動シーケンス用の選択信号ＳＥＬ＿Ａ、ＳＥＬ＿Ｂ、ＳＥＬ＿Ｃをそれぞれセレクタ１３Ａ〜１３Ｃに出力する。主起動信号が立ち上がると同時に起動信号ＥＮ＿０がＨｉｇｈとなり、レギュレータ１１Ｄが起動し、出力電圧ＶＣＣ＿０が上昇する。ＶＣＣ＿０が検知回路１２Ｄの起動検知閾値を超えると、検知回路１２Ｄの出力がＨｉｇｈとなり、さらにＤｅｌａｙ回路４１Ｄを介して遅延時間ｔｄだけ遅れてＤＴＣ＿０がＨｉｇｈとなる。ＤＴＣ＿０はセレクタ１３Ｃにより起動信号ＥＮ＿Ｃとして出力されるので、ＤＴＣ＿０がＨｉｇｈとなると同時にＥＮ＿ＣがＨｉｇｈとなり、レギュレータ１１Ｃが起動する。以降同様に、検知回路１２Ｃがレギュレータ１１Ｃの起動を検知してからｔｄ後にＤＴＣ＿ＣとＥＮ＿ＢがＨｉｇｈとなり、レギュレータ１１Ｂが起動し、続いて、検知回路１２Ｂがレギュレータ１１Ｂの起動を検知してｔｄ後にＤＴＣ＿ＢとＥＮ＿ＡがＨｉｇｈとなり、レギュレータ１１Ａが起動する。
【００４１】  主起動信号がＬｏｗとなると、選択信号生成回路１６は停止シーケンス用の選択信号ＳＥＬ＿Ａ、ＳＥＬ＿Ｂ、ＳＥＬ＿Ｃを出力する。最初に停止されるレギュレータ１１Ａの起動信号ＥＮ＿Ａとしてグラウンド電位が選択され、まずＥＮ＿ＡがＬｏｗとなり、レギュレータ１１Ａが停止し、出力電圧ＶＣＣ＿Ａが低下する。ＶＣＣ＿Ａが検知回路１２Ａの起動検知閾値を下回ると、検知回路１２Ａの出力がＬｏｗとなり、さらにＤｅｌａｙ回路４１Ａを介して遅延時間ｔｄだけ遅れてＤＴＣ＿ＡがＬｏｗとなる。セレクタ１３ＢはＤＴＣ＿Ａを選択しＥＮ＿Ｂとして出力するので、ＤＴＣ＿Ａと同時にＥＮ＿ＢがＬｏｗとなり、レギュレータ１１Ｂが停止する。レギュレータ１１Ｂの出力電圧ＶＣＣ＿Ｂが低下し、検知回路１２Ｂの起動検知閾値を下回ると、さらに遅延時間ｔｄだけ遅れてＤＴＣ＿ＢがＬｏｗとなり、セレクタ１３Ｃによって同時にＥＮ＿ＣがＬｏｗとなる。ＥＮ＿Ｃの立ち下がりを受けてレギュレータ１１Ｃが停止し、ＶＣＣ＿Ｃが検知回路１２Ｃの起動検知閾値を下回ってからさらに遅延時間ｔｄ経過後にＤＴＣ＿ＣがＬｏｗとなる。以上によりＯＲゲート４２の入力がすべてＬｏｗとなるので、ＥＮ＿０がＬｏｗとなり、最後にレギュレータ１１Ｄが停止し、出力電圧ＶＣＣ＿０が低下する。
【００４２】＜実施の形態２：まとめ＞  以上のように、本実施形態２によれば、セレクタ１３Ａ〜１３Ｃの入力としてグラウンド電位を追加し、主起動信号に応じてセレクタ１３Ａ〜１３Ｃの選択信号を切り替えることにより、起動シーケンスと停止シーケンスの両方を任意に設定することができる。
【００４３】  さらにＤｅｌａｙ回路４１Ａ〜４１Ｄによって、レギュレータ１１Ａ〜１１Ｄの起動順序だけでなく、起動タイミングも可変とすることができる。ｔｄ＝０と設定すれば、起動・停止シーケンスを確実かつ最短で実行することができる。
【００４４】＜実施の形態３＞  実施形態１〜２においては、選択信号生成回路１６が選択信号ＳＥＬ＿Ａ〜ＳＥＬ＿Ｃを生成することを説明した。本発明の実施形態３では、レジスタ１５が格納している起動順序データをそのまま選択信号として用いるとともに、起動シーケンスと停止シーケンスを個別に設定することができる構成例を説明する。その他の構成は実施形態１〜２と概ね同様であるので、以下では主に差異点について説明する。
【００４５】  図８は、本実施形態３に係る電源回路１７の構成図である。セレクタ８１Ａ〜８１Ｃは停止シーケンスにおける起動信号を出力する選択回路である。ＡＮＤゲート８２Ａ〜８２Ｃ、ＡＮＤゲート８３Ａ〜８３Ｃ、ＯＲゲート８４Ａ〜８４Ｃ、ＯＲゲート８５、反転回路８６は、主起動信号の値にしたがって、セレクタ１３Ａ〜１３Ｃとセレクタ８１Ａ〜８１Ｃいずれの出力を起動信号ＥＮ＿Ａ〜ＥＮ＿Ｃとして採用するかを決定する論理回路である。
【００４６】  セレクタ８１Ａ〜８１Ｃにはそれぞれグラウンド電位が入力される。加えてセレクタ８１Ａには起動検知信号ＤＴＣ＿ＢとＤＴＣ＿Ｃが入力され、セレクタ８１ＢにはＤＴＣ＿ＡとＤＴＣ＿Ｃが入力され、セレクタ８１ＣにはＤＴＣ＿ＡとＤＴＣ＿Ｂが入力される。セレクタ８１Ａ〜８１Ｃは、選択信号ＳＥＬ＿ａ〜ＳＥＬ＿ｃにしたがって、いずれかの入力を選択して出力する。
【００４７】  ＡＮＤゲート８２Ａ〜８２Ｃには、セレクタ８１Ａ〜８１Ｃそれぞれの出力と、反転回路８６により反転された主起動信号が入力される。したがって、ＡＮＤゲート８２Ａ〜８２Ｃの出力は、主起動信号がＬｏｗのときセレクタ８１Ａ〜８１Ｃの出力信号と等しくなり、主起動信号がＨｉｇｈのとき常にＬｏｗとなる。
【００４８】  ＡＮＤゲート８３Ａ〜８３Ｃには、セレクタ１３Ａ〜１３Ｃそれぞれの出力と、主起動信号が入力される。したがって、ＡＮＤゲート８３Ａ〜８３Ｃの出力は、主起動信号がＨｉｇｈのときセレクタ１３Ａ〜１３Ｃの出力と等しくなり、主起動信号がＬｏｗのとき常にＬｏｗとなる。
【００４９】  ＯＲゲート８４Ａ〜８４Ｃには、ＡＮＤゲート８２Ａ〜８２Ｃの出力と、ＡＮＤゲート８３Ａ〜８３Ｃの出力が入力される。ＯＲゲート８４Ａ〜８４Ｃの出力は、それぞれ起動信号ＥＮ＿Ａ、ＥＮ＿Ｂ、ＥＮ＿Ｃとしてレギュレータ１１Ａ〜１１Ｃに接続される。
【００５０】  主起動信号がＨｉｇｈのとき、ＡＮＤゲート８２Ａ〜８２Ｃの出力は常にＬｏｗであるので、ＡＮＤゲート８３Ａ〜８３Ｃの出力はセレクタ１３Ａ〜１３Ｃの出力と等しい。したがってＯＲゲート８４Ａ〜８４Ｃは、セレクタ１３Ａ〜１３Ｃの出力と同一の値を起動信号ＥＮ＿Ａ、ＥＮ＿Ｂ、ＥＮ＿Ｃとしてレギュレータ１１Ａ〜１１Ｃそれぞれに出力する。同様に主起動信号がＬｏｗのとき、ＯＲゲート８４Ａ〜８４Ｃはセレクタ８１Ａ〜８１Ｃの出力と同一の値をそれぞれレギュレータ１１Ａ〜１１Ｃへ起動信号ＥＮ＿Ａ、ＥＮ＿Ｂ、ＥＮ＿Ｃとして出力する。これにより、セレクタ１３Ａ〜１３Ｃは起動シーケンスの順序を決定するセレクタとして動作し、セレクタ８１Ａ〜８１Ｃは停止シーケンスの順序を決定するセレクタとして動作することになる。
【００５１】  本実施形態３において、各セレクタの選択信号は起動順序データとして直接不揮発性メモリ１４に記録され、電源回路１７の起動時に不揮発性メモリ１４から読み出されてレジスタ１５に格納される。セレクタ１３Ａ〜１３Ｃそれぞれの選択信号ＳＥＬ＿Ａ、ＳＥＬ＿Ｂ、ＳＥＬ＿Ｃと、セレクタ８１Ａ〜８１Ｃそれぞれの選択信号ＳＥＬ＿ａ、ＳＥＬ＿ｂ、ＳＥＬ＿ｃは、レジスタ１５から直接入力される。具体的には、レジスタの各記憶値に対応する電位を、選択信号としてそのまま用いればよい。
【００５２】＜実施の形態３：まとめ＞  以上のように、本実施形態３に係る電源回路１７は、起動順序データを各セレクタに対する選択信号に変換することなく、起動シーケンスと停止シーケンスともに任意に設定することができる。
【００５３】＜実施の形態４＞  図９は、本発明の実施形態４に係る電源回路１７の構成図である。本実施形態４に係る電源回路１７は、実施形態１で説明した構成に加えて、セレクタ９１Ａ〜９１Ｃ、ＡＮＤゲート９２Ａ〜９２Ｃを備える。その他構成は実施形態１と同様であるので、以下では主に差異点について説明する。
【００５４】  セレクタ９１Ａ〜９１Ｃに対する入力と選択信号は、それぞれセレクタ１３Ａ〜１３Ｃと同一である。ＡＮＤゲート９２Ａ〜９２Ｃは、それぞれセレクタ９１Ａとセレクタ１３Ａ、セレクタ９１Ｂとセレクタ１３Ｂ、セレクタ９１Ｃとセレクタ１３Ｃの出力を入力として論理積を求め、その結果を起動信号ＥＮ＿Ａ、ＥＮ＿Ｂ、ＥＮ＿Ｃとしてそれぞれ出力する。したがって、２重化したセレクタの出力がともにＨｉｇｈで一致した場合のみ、レギュレータ１１Ａ〜１１Ｃに対する起動信号がＨｉｇｈになる。これにより、セレクタの故障などにより出力がＨｉｇｈで固着した場合の不正なレギュレータの動作を防ぐことができる。
【００５５】＜実施の形態５＞  図１０は、本発明の実施形態５に係る電源回路１７の構成図である。本実施形態５に係る電源回路１７は、実施形態１における不揮発性メモリ１４とレジスタ１５に代えて、外部入力端子１０１を備える。その他構成は実施形態１と同様であるので、以下では主に差異点について説明する。
【００５６】  外部入力端子１０１は、各レギュレータの起動順序を指定するデータを、電源回路１７の外部から受け取り、これを選択信号生成回路１６に対して出力する。これにより、起動順序データをあらかじめ不揮発性メモリ１４に記憶させる必要がなくなるので、ユーザが自由に電源シーケンスを設定することができる。また、状況に応じて電源シーケンスを変更することもできる。
【００５７】  外部入力端子１０１が受け取る信号は、起動順序データそのものでもよいし、同等の内容を表す電気信号でもよい。いずれの場合であっても、選択信号生成回路１６はその信号が指定する選択信号を出力する。
【００５８】＜本発明の変形例について＞  本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
【００５９】  例えば実施形態４で説明した２重化構成は、その他実施形態においても採用することができる。具体的には、各セレクタのうち少なくともいずれかを２重化するとともに２重化されたセレクタの出力の論理積を求める回路を設ければよい。また実施形態５で説明した外部入力端子１０１をその他実施形態において設け、外部入力端子１０１が受け取った信号を用いて選択信号を生成することができる。
【００６０】  以上の実施形態において、主起動信号はレギュレータ１１Ｄの起動信号ＥＮ＿０として入力され、検知回路１２Ｄがレギュレータ１１Ｄの動作状態を検出することを説明した。これに代えて、主起動信号そのものを各選択回路に対する入力として用いてもよい。いずれの場合であっても、各選択回路は主起動信号が入力された旨の検出結果を入力として用いることになる。
【００６１】  以上の実施形態において、セレクタに対する入力としてグラウンド電位を用いることを説明したが、レギュレータを停止させる旨を指示する電位であれば必ずしもグラウンド電位でなくともよい。
【符号の説明】
【００６２】１１Ａ〜１１Ｄ：レギュレータ１２Ａ〜１２Ｄ：検知回路１３Ａ〜１３Ｃ：セレクタ１４：不揮発性メモリ１５：レジスタ１６：選択信号生成回路１７：電源回路４１Ａ〜４１Ｄ：Ｄｅｌａｙ回路８１Ａ〜８１Ｃ：セレクタ８２Ａ〜８２Ｃ：ＡＮＤゲート８３Ａ〜８３Ｃ：ＡＮＤゲート８４Ａ〜８４Ｃ：ＯＲゲート８５：ＯＲゲート８６：反転回路９１Ａ〜９１Ｃ：セレクタ９２Ａ〜９２Ｃ：ＡＮＤゲート１０１：外部入力端子
【図１】
0006726300.tif 000002
【図２】
0006726300.tif 000003
【図３】
0006726300.tif 000004
【図４】
0006726300.tif 000005
【図５】
0006726300.tif 000006
【図６】
0006726300.tif 000007
【図７】
0006726300.tif 000008
【図８】
0006726300.tif 000009
【図９】
0006726300.tif 000010
【図１０】
0006726300.tif 000011