(57)【特許請求の範囲】
【請求項１】
第１導電形の第１半導体領域と、
前記第１半導体領域の上に設けられた第２導電形の第２半導体領域と、
前記第２半導体領域の上に部分的に設けられた絶縁部と、
前記第２半導体領域の上に設けられ、前記第２半導体領域における第２導電形のキャリア濃度よりも高い第２導電形のキャリア濃度を有する第２導電形の第３半導体領域と、
前記絶縁部および前記第３半導体領域の上に設けられ、前記第１半導体領域から前記第２半導体領域に向かう第１方向に対して垂直な第２方向において、前記第２半導体領域と並んだ部分を有し、前記部分において前記第２半導体領域と電気的に接し、且つ前記第１方向及び前記第２方向において前記第３半導体領域と電気的に接する第１電極と、
を備えた半導体装置。
【請求項２】
前記絶縁部に囲まれた導電部をさらに備えた請求項１記載の半導体装置。
【請求項３】
前記第２半導体領域と前記第１電極との接触面は、前記第１方向に対して傾斜している請求項１または２に記載の半導体装置。
【請求項４】
前記第１半導体領域と前記絶縁部との間に設けられ、前記第２半導体領域における第２導電形のキャリア濃度よりも高い第２導電形のキャリア濃度を有する第２導電形の第８半導体領域をさらに備えた請求項１〜３のいずれか１つに記載の半導体装置。
【請求項５】
第２電極と、
前記第２電極の一部の上に設けられた第１導電形の第４半導体領域と、
前記第２電極の他の一部の上に設けられた第２導電形の第５半導体領域と、
前記第４半導体領域および前記第５半導体領域の上に設けられた第１導電形の第１半導体領域と、
前記第１半導体領域の一部の上に設けられ、前記第４半導体領域の上に位置する第２導電形の第２半導体領域と、
前記第１半導体領域の他の一部の上に設けられ、前記第４半導体領域の上に位置する絶縁部と、
前記第２半導体領域の上に設けられ、前記第２半導体領域における第２導電形のキャリア濃度よりも高い第２導電形のキャリア濃度を有する第２導電形の第３半導体領域と、
前記第１半導体領域の上に前記第２半導体領域および前記絶縁部と離間して設けられ、
前記第５半導体領域の上に位置する第２導電形の第６半導体領域と、
前記第６半導体領域の上に選択的に設けられた第１導電形の第７半導体領域と、
ゲート電極と、
前記ゲート電極と、前記第１半導体領域、前記第６半導体領域、および前記第７半導体領域のそれぞれと、の間に設けられたゲート絶縁層と、
前記絶縁部、前記第３半導体領域、および前記第７半導体領域の上に設けられ、前記第１半導体領域の前記一部から前記第２半導体領域に向かう第１方向に対して垂直な第２方向において前記第２半導体領域と並んだ部分を有し、前記第２半導体領域、前記第３半導体領域、および記第７半導体領域と接する第１電極と、
を備えた半導体装置。
【請求項６】
前記第１電極は、前記第２半導体領域とショットキー接触し、前記第３半導体領域とオーミック接触している請求項１〜５のいずれか１つに記載の半導体装置。
【請求項７】
第１導電形の第１半導体領域と、
前記第１半導体領域の一部上に設けられた第２導電形の第２半導体領域と、
前記第１半導体領域の他の一部上に絶縁部を介して設けられた導電部と、
前記第２半導体領域の上に設けられ、前記第２半導体領域における第２導電形のキャリア濃度よりも高い第２導電形のキャリア濃度を有する第２導電形の第３半導体領域と、
前記絶縁部および前記第３半導体領域の上に設けられ、前記第１半導体領域から前記第２半導体領域に向かう第１方向に対して垂直な第２方向において、前記第２半導体領域と並んだ部分を有し、前記部分において前記第２半導体領域と電気的に接し、且つ前記第１方向及び前記第２方向において前記第３半導体領域と電気的に接し、前記導電部と電気的に接続された第１電極と、
を備えた半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
【背景技術】
【０００２】
ダイオードなどの半導体装置は、電力変換回路などに広く用いられている。半導体装置
がオン状態からオフ状態へ切り替わる際、半導体装置の内部に蓄積されたキャリアが外部
に排出される。蓄積キャリアが外部に排出されるまでの時間（リカバリー時間）は、短い
ことが望ましい。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１０−３３５６７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明が解決しようとする課題は、リカバリー時間を短縮できる半導体装置を提供する
ことである。
【課題を解決するための手段】
【０００５】
実施形態に係る半導体装置は、第１導電形の第１半導体領域と、第２導電形の第２半導
体領域と、絶縁部と、第２導電形の第３半導体領域と、第１電極と、を有する。
【０００６】
前記第２半導体領域は、前記第１半導体領域の上に設けられている。
【０００７】
前記絶縁部は、前記第２半導体領域の上に部分的に設けられている。
【０００８】
前記第３半導体領域は、前記第２半導体領域の上に設けられている。
【０００９】
前記第３半導体領域における第２導電形のキャリア濃度は、前記第２半導体領域におけ
る第２導電形のキャリア濃度よりも高い。
【００１０】
前記第１電極は、前記絶縁部および前記第３半導体領域の上に設けられている。前記第１電極は、前記第１半導体領域から前記第２半導体領域に向かう第１方向に対して垂直な第２方向において前記第２半導体領域と並んだ部分を有する。前記第１電極は、前記部分において前記第２半導体領域と電気的に接し、且つ前記第１方向及び前記第２方向において前記第３半導体領域と電気的に接している。
【図面の簡単な説明】
【００１１】
【図１】第１実施形態に係る半導体装置の断面図である。
【図２】第１実施形態に係る半導体装置の平面図である。
【図３】第１実施形態に係る半導体装置の製造工程を表す工程断面図である。
【図４】第１実施形態に係る半導体装置の製造工程を表す工程断面図である。
【図５】第１実施形態に係る半導体装置の製造工程を表す工程断面図である。
【図６】第２実施形態に係る半導体装置の断面図である。
【図７】第３実施形態に係る半導体装置の断面図である。
【図８】第４実施形態に係る半導体装置の断面図である。
【図９】第５実施形態に係る半導体装置の断面図である。
【図１０】第６実施形態に係る半導体装置の断面図である。
【発明を実施するための形態】
【００１２】
以下に、本発明の各実施形態について図面を参照しつつ説明する。
【００１３】
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の
大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場
合であっても、図面により互いの寸法や比率が異なって表される場合もある。
【００１４】
また、本願明細書と各図において、既に説明したものと同様の要素には同一の符号を付
して詳細な説明は適宜省略する。
【００１５】
各実施形態の説明には、ＸＹＺ直交座標系を用いる。ｎ−形半導体領域１からｐ形アノ
ード領域２に向かう方向をＺ方向（第１方向）とし、Ｚ方向に対して垂直であり相互に直
交する２方向をＸ方向（第２方向）及びＹ方向とする。
【００１６】
以下の説明において、ｎ＋、ｎ、ｎ−及びｐ＋、ｐ、ｐ−の表記は、各導電形における
不純物濃度の相対的な高低を表す。すなわち、「＋」が付されている表記は、「＋」およ
び「−」のいずれも付されていない表記よりも不純物濃度が相対的に高く、「−」が付さ
れている表記は、いずれも付されていない表記よりも不純物濃度が相対的に低いことを示
す。
【００１７】
以下で説明する各実施形態について、各半導体領域のｐ形とｎ形を反転させて各実施形
態を実施してもよい。
【００１８】
（第１実施形態）
まず、図１および図２を用いて、第１実施形態に係る半導体装置の一例を説明する。
【００１９】
図１は、第１実施形態に係る半導体装置１００の断面図である。
【００２０】
図２は、第１実施形態に係る半導体装置１００の平面図である。
【００２１】
なお、図２では、アノード電極３１は省略されている。
【００２２】
半導体装置１００は、例えば、ダイオードである。
【００２３】
図１に表すように、半導体装置１００は、ｎ＋形（第１導電形）カソード領域４、ｎ−
形半導体領域１（第１半導体領域）、ｐ形（第２導電形）アノード領域２（第２半導体領
域）、ｐ＋形アノード領域３（第３半導体領域）、絶縁部２０、カソード電極３０（第１
電極）、およびアノード電極３１を有する。
【００２４】
カソード電極３０は、半導体装置１００の裏面に設けられている。
【００２５】
ｎ＋形カソード領域４は、カソード電極３０の上に設けられ、カソード電極３０と電気
的に接続されている。
【００２６】
ｎ−形半導体領域１は、ｎ＋形カソード領域４の上に設けられている。
【００２７】
ｐ形アノード領域２は、ｎ−形半導体領域１の上に設けられている。
【００２８】
ｐ形アノード領域２の一部は、Ｚ方向に延びている。
【００２９】
ｐ形アノード領域２の他の一部の上には、絶縁部２０が設けられている。絶縁部２０は
、ｐ形アノード領域２のＺ方向に延びた部分とＸ方向において並んでいる。
【００３０】
なお、図１に表す例に限らず、ｐ形アノード領域２は、ｎ−形半導体領域１の一部の上
にのみ設けられ、絶縁部２０は、ｎ形半導体領域１の他の一部の上に設けられていてもよ
い。すなわち、絶縁部２０とｎ−形半導体領域１との間にｐ形アノード領域２が設けられ
ていなくてもよい。
【００３１】
ｐ＋形アノード領域３は、ｐ形アノード領域２の上に設けられている。
【００３２】
アノード電極３１は、ｐ＋形アノード領域３および絶縁部２０の上に設けられている。
アノード電極３１は、ｐ形アノード領域２とＸ方向において並ぶ部分３１ａを有しており
、ｐ形アノード領域２およびｐ＋形アノード領域３と接している。すなわち、アノード電
極３１は、ｐ形アノード領域２の側面、ｐ＋形アノード領域３の側面および上面と接して
いる。また、より具体的には、アノード電極３１は、ｐ形アノード領域２とショットキー
接触し、ｐ＋形アノード領域３とオーミック接触している。
【００３３】
ｐ＋形アノード領域３は、図２（ａ）に表すように、Ｘ方向において複数設けられ、そ
れぞれがＹ方向に延びている。あるいは、ｐ＋形アノード領域３は、図２（ｂ）に表すよ
うに、Ｘ方向およびＹ方向において複数設けられていても良い。
【００３４】
なお、図２（ａ）および図２（ｂ）に表した例では、ｐ＋形アノード領域３の外縁の下
（−Ｚ方向側）に、ｐ形アノード領域２とアノード電極３１との接触面が位置している。
図２（ｂ）に表すように、ｐ＋形アノード領域３がＸ方向およびＹ方向において複数設け
られている場合、ｐ＋形アノード領域３の面積を低減させることができる。また、ｐ＋形
アノード領域３の数を調整することで、ｐ＋形アノード領域３の総面積を低減すると同時
に、ｐ形アノード領域２とアノード電極３１との接触面積を増加させることができる。
【００３５】
ここで、各構成要素の材料の一例を説明する。
【００３６】
ｎ＋形カソード領域４、ｎ−形半導体領域１、ｐ形アノード領域２、およびｐ＋形アノ
ード領域３は、半導体材料として、シリコン、炭化シリコン、窒化ガリウム、またはガリ
ウムヒ素を含む。
【００３７】
半導体材料に添加されるｎ形不純物としては、ヒ素、リン、またはアンチモンを用いる
ことができる。ｐ形不純物としては、ボロンを用いることができる。
【００３８】
絶縁部２０は、酸化シリコンなどの絶縁材料を含む。
【００３９】
カソード電極３０およびアノード電極３１は、アルミニウムなどの金属を含む。
【００４０】
次に、図３〜図５を用いて、第１実施形態に係る半導体装置１００の製造方法の一例を
説明する。
【００４１】
図３〜図５は、第１実施形態に係る半導体装置１００の製造工程を表す工程断面図であ
る。
【００４２】
まず、ｎ＋形半導体層４ａの上にｎ−形半導体層１ａが設けられた半導体基板を用意す
る。次に、ｎ−形半導体層１ａの表面にｐ形不純物をイオン注入し、図３（ａ）に表すよ
うに、ｐ形アノード領域２およびｐ＋形アノード領域３を形成する。
【００４３】
次に、ｐ形アノード領域２の一部およびｐ＋形アノード領域３の一部を除去することで
、開口ＯＰ１を形成する。続いて、ｐ形アノード領域２およびｐ＋形アノード領域３の表
面を熱酸化することで、図３（ｂ）に表すように、絶縁層ＩＬ１を形成する。
【００４４】
次に、絶縁層ＩＬ１の上に、ｐ形アノード領域２およびｐ＋形アノード領域３を覆う絶
縁層ＩＬ２を形成し、開口ＯＰ１を埋め込む。その後、エッチングにより絶縁層ＩＬ１お
よびＩＬ２の表面を後退させる。この工程により、図４（ａ）に表すように、それぞれの
開口ＯＰ１の底部に、絶縁層ＩＬ１およびＩＬ２を含む絶縁部２０が形成される。
【００４５】
その後、ｐ＋形アノード領域３および絶縁部２０の上に金属層を形成することで、アノ
ード電極３１を形成する。続いて、ｎ＋形半導体層４ａが所定の厚みになるまで、ｎ＋形
半導体層４ａの裏面を研削する。その後、研削されたｎ＋形半導体層４ａの裏面に金属層
を形成することで、カソード電極３０を形成する。
【００４６】
以上の工程により、半導体装置１００が得られる。
【００４７】
なお、図３(ａ)に表す工程において、ｎ−形半導体層１ａの表面の浅い位置にｐ形不純
物をイオン注入し、熱によって−Ｚ方向に拡散させた場合、ｐ形アノード領域２における
ｐ形不純物濃度は、−Ｚ方向に向かうほど低くなる。すなわち、ｐ形アノード領域２は、
図５(ａ)に表すように、ｐ形不純物濃度が互いに異なる第１部分２ａおよび第２部分２ｂ
を有する。第１部分２ａは、第２部分２ｂとｎ−形半導体領域１との間に位置し、第２部
分２ｂにおけるｐ形不純物濃度は、第１部分２ａにおけるｐ形不純物濃度よりも高い。
【００４８】
一方、図３(ａ)に表す工程において、高エネルギー（高加速度）でｐ形不純物をｎ−形
半導体層１ａの深くにイオン注入した場合、深い部分におけるｐ形不純物濃度が、浅い部
分におけるｐ形不純物濃度よりも高くなる。すなわち、ｐ形アノード領域２において、図
５（ｂ）に表すように、不純物濃度が高い第２部分２ｂが、第１部分２ａとｎ−形半導体
領域１との間に位置する。
【００４９】
ここで、本実施形態による作用および効果について説明する。
【００５０】
本実施形態に係る半導体装置１００では、アノード電極３１の部分３１ａがｐ形アノー
ド領域２の側面と接し、ｐ形アノード領域２の上にｐ＋形アノード領域３が設けられてい
る。この構成によれば、カソード電極３０からｎ−形半導体領域１に注入された電子は、
アノード電極３１に流れる際に、アノード電極３１からｐ＋形アノード領域３に注入され
た正孔に引き寄せられる。このとき、ｐ形アノード領域２の側面が部分３１ａと接してい
るため、ｐ＋形アノード領域３に向かって引き寄せられた電子は、ｐ形アノード領域２の
側面からアノード電極３１に排出される。特に、ｐ形アノード領域２は、アノード電極３
１とショットキー接触しているため、ｐ形アノード領域２側面からの正孔の注入が抑制さ
れるとともに、ｐ形アノード領域２側面から効率的に電子が排出される。
【００５１】
一方で、アノード電極３１が部分３１ａを有する場合、部分３１ａとｎ−形半導体領域
１との間の距離が短いため、アノード電極３１とｎ−形半導体領域１との間で導通が生じ
やすくなる。この点について、本実施形態では、部分３１ａとｎ−形半導体領域１との間
に絶縁部２０を設けることで、アノード電極３１とｎ−形半導体領域１とが導通してしま
う可能性を低減している。
【００５２】
また、絶縁部２０を設けることで、ｎ−形半導体領域１とｐ形アノード領域２とのｐｎ
接合面から、ｐ形アノード領域２とアノード電極３１との接触面までの距離を長くするこ
とができる。この距離を長くすることで、ｐｎ接合面から広がる空乏層が、ｐ形アノード
領域２とアノード電極３１との接触面にまで達し難くなる。このため、距離が長くなった
分、ｐ形アノード領域２におけるｐ形不純物濃度を低下させることができる。
【００５３】
ｐ形アノード領域２におけるｐ形不純物濃度が低下することで、アノード電極３１から
の正孔の注入量が低減される。また、ｐ形アノード領域２におけるｐ形不純物濃度が低下
すると、ｐ形アノード領域２とアノード電極３１との間のショットキー障壁が低くなり、
より多くの電子をアノード電極３１に排出することが可能となる。正孔および電子は、ｎ
−形半導体領域１中におけるそれぞれの密度が大凡等しくなるように、カソード電極３０
およびアノード電極３１から注入される。このため、電子をアノード電極３１へ効率的に
排出することで、ｎ−形半導体領域１における電子の密度が低下し、それに伴ってｎ−形
半導体領域１への正孔の注入が抑制される。
【００５４】
すなわち、ｐ形アノード領域２におけるｐ形不純物濃度を低下することで、ｐ形アノー
ド領域２への正孔の注入量を低減することができ、さらに、より効率的に電子がアノード
電極３１へ排出することでｐ形アノード領域２への正孔の注入量をより一層低減すること
が可能となる。
【００５５】
この結果、半導体装置がオン状態の場合のｎ−形半導体領域１における正孔の密度を低
減し、半導体装置がオン状態からオフ状態となった際のリカバリー時間を短縮することが
可能となる。
【００５６】
以上の通り、本実施形態によれば、絶縁部２０を設けることで、アノード電極３１とｎ
−形半導体領域１との間の導通が生じる可能性を低減しつつ、半導体装置のリカバリー時
間を短縮することが可能である。
【００５７】
（第２実施形態）
図６は、第２実施形態に係る半導体装置２００の断面図である。
【００５８】
半導体装置２００は、例えば、ｐ形半導体領域１０を有し、アノード電極３１と各半導
体領域との接触面がＺ方向に対して傾斜している点で半導体装置１００と異なる。
【００５９】
半導体装置２００において、ｎ−形半導体領域１の一部の上にはｐ形アノード領域２が
設けられ、ｎ−形半導体領域１の他の一部の上にはｐ形半導体領域１０が設けられている
。
【００６０】
ｐ形アノード領域２の一部はＺ方向に延び、ｐ形アノード領域２の他の一部の上には絶
縁部２０が設けられている。
【００６１】
ｐ＋形アノード領域３は、ｐ形アノード領域２の一部の上およびｐ形半導体領域１０の
上に設けられている。
【００６２】
ｐ形アノード領域２とアノード電極３１との接触面およびｐ＋形アノード領域３とアノ
ード電極３１との接触面は、Ｚ方向に対して傾斜している。また、アノード電極３１は、
半導体装置１００と同様に、Ｘ方向においてｐ形アノード領域２と並ぶ部分３１ａを有す
る。絶縁部２０は、Ｚ方向において、部分３１ａとｎ−形半導体領域１との間に位置して
いる。
【００６３】
本実施形態によれば、第１実施形態と同様に、アノード電極３１とｎ−形半導体領域１
との間の導通が生じる可能性を低減しつつ、半導体装置のリカバリー時間を短縮すること
が可能である。
【００６４】
また、本実施形態では、ｐ形アノード領域２とアノード電極３１との接触面がＺ方向に
対して傾斜しているため、当該接触面がＺ方向と平行である場合に比べて、接触面の面積
を増加させることが可能となる。このため、アノード電極３１へ排出される電子を増加さ
せ、半導体装置のリカバリー時間をさらに短縮することが可能である。
【００６５】
（第３実施形態）
図７は、第３実施形態に係る半導体装置３００の断面図である。
【００６６】
半導体装置３００は、例えば、導電部２１を有する点で半導体装置１００と異なる。
【００６７】
導電部２１は、絶縁部２０に囲まれて、ｎ−形半導体領域１およびｐ形アノード領域２
と離間して設けられている。導電部２１は、Ｘ方向において、ｎ−形半導体領域１および
ｐ形アノード領域２と並んでいる。また、導電部２１は、アノード電極３１と電気的に接
続されている。導電部２１は、ポリシリコンなどの導電材料を含む。
【００６８】
アノード電極３１と電気的に接続された導電部２１が設けられていることで、半導体装
置をターンオフした際に、絶縁部２０とｎ−形半導体領域１との境界からｎ−形半導体領
域１に向かって空乏層が広がる。このため、ｎ−形半導体領域１とｐ形アノード領域２と
のｐｎ接合面からｐ形アノード領域２に向かう空乏層の広がりが抑制される。従って、空
乏層の広がりが抑制された分、ｐ形アノード領域２におけるｐ形不純物濃度をさらに低下
させることができる。この結果、半導体装置１００に比べて、半導体装置がオン状態の場
合のｎ−形半導体領域１における正孔の密度をさらに低減し、半導体装置のリカバリー時
間をより一層短縮することが可能となる。
【００６９】
（第４実施形態）
図８は、第４実施形態に係る半導体装置４００の断面図である。
【００７０】
半導体装置４００は、例えば、ＲＣ−ＩＧＢＴ(Reverse Conducting-Insulated Gate B
ipolar Transistor)である。
【００７１】
図８に表すように、半導体装置４００は、ｎ＋形カソード領域４（第４半導体領域）、
ｐ＋形コレクタ領域５（第５半導体領域）、ｎ形半導体領域８、ｎ−形半導体領域１（第
１半導体領域）、ｐ形アノード領域２（第２半導体領域）、ｐ＋形アノード領域３（第３
半導体領域）、ｐ形ベース領域６（第６半導体領域）、ｎ＋形エミッタ領域７（第７半導
体領域）、ｐ＋形コンタクト領域９、絶縁部２０、導電部２１、ゲート電極２５、ゲート
絶縁層２６、絶縁層２８、コレクタ電極４０（第２電極）、およびエミッタ電極４１（第
１電極）を有する。
【００７２】
半導体装置４００は、ダイオード領域４１０と、ＩＧＢＴ領域４２０と、を有する。
【００７３】
ダイオード領域４１０には、ｎ＋形カソード領域４、ｐ形アノード領域２、ｐ＋形アノ
ード領域３、絶縁部２０、および導電部２１が設けられている。すなわち、半導体装置４
００は、ダイオード領域４１０に、第３実施形態に係る半導体装置３００を含んでいる。
【００７４】
ｐ＋形コレクタ領域５、ｐ形ベース領域６、ｎ＋形エミッタ領域７、ｐ＋形コンタクト
領域９、ゲート電極２５、およびゲート絶縁層２６は、ＩＧＢＴ領域４２０に設けられて
いる。
【００７５】
コレクタ電極４０は、半導体装置４００の裏面に設けられている。
【００７６】
ｎ＋形カソード領域４は、コレクタ電極４０の一部の上に設けられている。
【００７７】
ｐ＋形コレクタ領域５は、コレクタ電極４０の他の一部の上に設けられている。
【００７８】
ｎ形半導体領域８は、ｎ＋形カソード領域４およびｐ＋形コレクタ領域５の上に設けら
れている。
【００７９】
ｎ−形半導体領域１は、ｎ形半導体領域８の上に設けられている。
【００８０】
ｐ形アノード領域２は、ｎ−形半導体領域１の一部の上に設けられている。
【００８１】
絶縁部２０は、ｎ−形半導体領域１の他の一部の上に設けられている。導電部２１は、
絶縁部２０に囲まれている。
【００８２】
ｐ＋形アノード領域３は、ｐ形アノード領域２の上に設けられている。ｐ形アノード領
域２、ｐ＋形アノード領域３、および絶縁部２０は、ｎ＋形カソード領域４の上に位置し
ている。
【００８３】
ｐ形ベース領域６は、ｎ−形半導体領域１の上に、ｐ形アノード領域２および絶縁部２
０と離間して設けられている。ｐ形ベース領域６は、ｐ＋形コレクタ領域５の上に位置し
ている。
【００８４】
ｎ＋形エミッタ領域７およびｐ＋形コンタクト領域９は、それぞれｐ形ベース領域６の
上に選択的に設けられている。
【００８５】
ゲート電極２５と、ｎ−形半導体領域１、ｐ形ベース領域６、およびｎ＋形エミッタ領
域７のそれぞれと、の間には、ゲート絶縁層２６が設けられている。
【００８６】
絶縁層２８は、ｎ−形半導体領域１のｐ形アノード領域２とｐ形ベース領域６との間の
部分の上に、ｐ形アノード領域２からｐ形ベース領域６に亘って設けられている。
【００８７】
エミッタ電極４１は、半導体装置４００の表面に設けられ、ｐ＋形アノード領域３、絶
縁部２０、ｎ＋形エミッタ領域７、およびｐ＋形コンタクト領域９を覆っている。エミッ
タ電極４１は、ｐ形アノード領域２、ｐ＋形アノード領域３、ｎ＋形エミッタ領域７、お
よびｐ＋形コンタクト領域９と接している。また、エミッタ電極４１は、ｐ形アノード領
域２とＸ方向において並ぶ部分４１ａを有する。
【００８８】
エミッタ電極４１とゲート電極２５との間には、ゲート絶縁層２６が設けられ、これら
の電極は電気的に分離されている。
【００８９】
ゲート電極２５に閾値以上の電圧が印加されると、ｐ形ベース領域６のうちゲート絶縁
層２６との界面付近の領域にチャネル（反転領域）が形成される。コレクタ電極４０に、
エミッタ電極４１に対して、正の電圧が印加された状態でチャネルを形成することで、Ｉ
ＧＢＴがオン状態となる。その後、ゲート電極２５における電圧が閾値電圧以下になると
、ｐ形ベース領域６におけるチャネルが消滅し、ＩＧＢＴがオフ状態となる。
【００９０】
また、一般的な電力変換回路では、ＲＣ−ＩＧＢＴを複数用いてブリッジ回路が形成さ
れる。あるＲＣ−ＩＧＢＴのＩＧＢＴ領域４２０が導通状態になると、回路に接続された
負荷に電流が流れる。負荷は、典型的にはインダクタンスである。
【００９１】
ＩＧＢＴ領域４２０がオフ状態となると、負荷に流れていた電流は、当該負荷と並列接
続されている別のＲＣ−ＩＧＢＴのダイオード領域４１０において、エミッタ電極４１か
らコレクタ電極４０に向けて電流が流れる。そして、先ほどターンオフされたＲＣ−ＩＧ
ＢＴのＩＧＢＴ領域４２０がオン状態になると、ダイオード領域４１０においてｎ−形半
導体領域１に蓄積されていたキャリアが排出され、空乏層が広がる。
【００９２】
半導体装置４００が、ダイオード領域４１０において、第３実施形態に係る半導体装置
３００を含むことで、ＩＧＢＴ領域４２０がオン状態となった際の、ダイオード領域４１
０におけるリカバリー時間を短縮することが可能である。
【００９３】
また、絶縁部２０および導電部２１は、ゲート電極２５およびゲート絶縁層２６と同じ
工程で形成することも可能である。すなわち、半導体装置４００に、第３実施形態に係る
半導体装置３００の構成を適用することで、製造に必要な工程数の増加を抑制しつつ、リ
カバリー時間を効果的に短縮することが可能となる。
【００９４】
なお、図８では、ゲート電極２５がＺ方向に延び、Ｘ方向においてｐ形ベース領域６と
対面した、トレンチゲート型ＩＧＢＴを有する例について説明した。しかし、本実施形態
はこれに限られない。例えば、半導体装置４００は、ゲート電極２５がＺ方向においてｐ
形ベース領域６と対面する、プレーナゲート型ＩＧＢＴを有していてもよい。
【００９５】
また、図８に表す例に限らず、半導体装置４００は、ダイオード領域４１０において、
第１実施形態または第２実施形態に係る半導体装置を含んでいてもよい。
【００９６】
（第５実施形態）
図９は、第５実施形態に係る半導体装置５００の断面図である。
【００９７】
半導体装置５００は、例えば、ｐ＋形半導体領域５０（第８半導体領域）を有する点で
半導体装置１００と異なる。
【００９８】
ｐ＋形半導体領域５０は、ｎ−形半導体領域１と絶縁部２０との間に設けられており、
Ｘ方向において、互いに離間して設けられている。Ｘ方向において隣接するｐ＋形半導体
領域５０同士の間には、ｎ−形半導体領域１の一部とｐ形アノード領域２の一部が位置し
ている。また、ｐ＋形半導体領域５０のｐ形不純物濃度は、ｐ形アノード領域２のｐ形不
純物濃度よりも高くなるように設けられている。さらにまた、ｐ＋形半導体領域５０の一
部は、Ｚ方向において、ｐ＋形アノード領域３とｎ＋形カソード領域４との間に位置する
ように設けられていてもよい。
【００９９】
ｐ＋形半導体領域５０が設けられていることで、半導体装置５００をターンオフした際
に、ｐ＋形半導体領域５０とｎ−形半導体領域１との境界から、ｎ−形半導体領域１に向
かって空乏層が広がる。また、ｐ形アノード領域２とｎ−形半導体領域１との境界からも
、ｎ−形半導体領域１に向かって空乏層が広がる。ここで、Ｘ方向において隣り合うｐ＋
形半導体領域５０同士から広がる空乏層が繋がると、ｐ形アノード領域２とｎ−形半導体
領域１との境界から、ｐ形アノード領域２側へ広がる空乏層の形成が抑制される。
【０１００】
従って、空乏層の広がりが抑制された分、ｐ形アノード領域２におけるｐ形不純物濃度
をさらに低下させることができる。この結果、半導体装置１００に比べて、半導体装置が
オン状態の場合のｎ−形半導体領域１における正孔の密度をさらに低減し、半導体装置の
リカバリー時間をより一層短縮することが可能となる。
【０１０１】
（第６実施形態）
図１０は、第６実施形態に係る半導体装置６００の断面図である。
【０１０２】
半導体装置６００は、例えば、導電部２１、および部分３１ｂを有する点で半導体装置
１００と異なる。
【０１０３】
導電部２１は、絶縁部２０に囲まれて、ｎ−形半導体領域１、ｐ形アノード領域２、お
よびｐ＋形アノード領域３と離間して設けられている。導電部２１は、Ｘ方向において、
ｎ−形半導体領域１、ｐ形アノード領域２、およびｐ＋形アノード領域３と並んでいる。
この際、Ｘ方向における導電部２１の一方の面は、絶縁部２０を介してｐ＋形アノード領
域３と並んでおり、Ｘ方向における導電部２１の他方の面は、ｐ＋形アノード領域３と並
ばないように設けられている。すなわち、Ｘ方向における導電部２１の他方の面は、ｎ−
形半導体領域１およびｐ形アノード領域２とのみ並んでいる。なお、導電部２１は、アノ
ード電極３１と電気的に接続されている。導電部２１は、ポリシリコンなどの導電材料を
含む。
【０１０４】
また、アノード電極３１は、ｐ形アノード領域２およびｐ＋形アノード領域３とＸ方向
において並ぶ部分３１ｂを有しており、ｐ形アノード領域２およびｐ＋形アノード領域３
と接している。すなわち、アノード電極３１は、ｐ形アノード領域２の側面および上面、
ｐ＋形アノード領域３の側面および上面と接している。より具体的には、アノード電極３
１は、ｐ形アノード領域２とショットキー接触し、ｐ＋形アノード領域３とオーミック接
触している。部分３１ｂの一方の側面と導電部２１との間には、ｐ形アノード領域２のみ
が設けられている。一方で、部分３１ｂの他方の側面と導電部２１との間には、ｐ形アノ
ード領域２およびｐ＋形アノード領域３が設けられている。部分３１ｂの底面とｐ形アノ
ード領域２の間には、絶縁部２０が設けられる。
【０１０５】
アノード電極３１と電気的に接続された導電部２１が設けられていることで、半導体装
置６００をターンオフした際に、導電部２１を囲む絶縁部２０とｎ−形半導体領域１との
境界からｎ−形半導体領域１に向かって空乏層が広がる。このため、ｎ−形半導体領域１
とｐ形アノード領域２とのｐｎ接合面からｐ形アノード領域２に向かう空乏層の広がりが
抑制される。従って、空乏層の広がりが抑制された分、ｐ形アノード領域２におけるｐ形
不純物濃度をさらに低下させることができる。この結果、半導体装置１００に比べて、半
導体装置がオン状態の場合のｎ−形半導体領域１における正孔の密度をさらに低減し、半
導体装置のリカバリー時間をより一層短縮することが可能となる。
【０１０６】
また、本実施形態に係る半導体装置６００では、アノード電極３１の部分３１ｂの一方
の側面がｐ形アノード領域２およびｐ＋形アノード領域３と接し、部分３１ｂの他方の側
面はｐ形アノード領域２とのみ接するように設けられている。この構成によれば、カソー
ド電極３０からｎ−形半導体領域１に注入された電子は、アノード電極３１に流れる際に
、アノード電極３１からｐ＋形アノード領域３に注入された正孔に引き寄せられる。この
とき、部分３１ｂの他方の側面がｐ形アノード領域２とのみ接しているため、ｐ＋形アノ
ード領域３に向かって引き寄せられた電子は、部分３１ｂの他方の側面からアノード電極
３１に排出される。特に、ｐ形アノード領域２は、アノード電極３１とショットキー接触
しているため、部分３１ｂの他方の側面からの正孔の注入が抑制されるとともに、部分３
１ｂの他方の側面からから効率的に電子が排出される。
【０１０７】
以上で説明した各実施形態における、各半導体領域の間の不純物濃度の相対的な高低に
ついては、例えば、ＳＣＭ（走査型静電容量顕微鏡）を用いて確認することが可能である
。なお、各半導体領域におけるキャリア濃度は、各半導体領域において活性化している不
純物濃度と等しいものとみなすことができる。従って、各半導体領域の間のキャリア濃度
の相対的な高低についても、ＳＣＭを用いて確認することができる。
【０１０８】
また、各半導体領域における不純物濃度については、例えば、ＳＩＭＳ（二次イオン質
量分析法）により測定することが可能である。
【０１０９】
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示
したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は
、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、
種々の省略、置き換え、変更を行うことができる。実施形態に含まれる、例えば、ｎ＋形
カソード領域４、ｐ＋形コレクタ領域５、ｎ形半導体領域８、ｎ−形半導体領域１、ｐ形
アノード領域２、ｐ＋形アノード領域３、ｐ形ベース領域６、ｎ＋形エミッタ領域７、ｐ
＋形コンタクト領域９、絶縁部２０、導電部２１、ゲート電極２５、ゲート絶縁層２６、
カソード電極３０、アノード電極３１、コレクタ電極４０、およびエミッタ電極４１など
の各要素の具体的な構成に関しては、当業者が公知の技術から適宜選択することが可能で
ある。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の
範囲に記載された発明とその均等の範囲に含まれる。また、前述の各実施形態は、相互に
組み合わせて実施することができる。
【符号の説明】
【０１１０】
１００、２００、３００、４００、５００、６００…半導体装置  １…ｎ−形半導体領域
２…ｐ形アノード領域  ３…ｐ＋形アノード領域  ４…ｎ＋形カソード領域  ５…ｐ＋
形コレクタ領域  ６…ｐ形ベース領域  ７…ｎ＋形エミッタ領域  ９…ｐ＋形コンタクト
領域  ２０…絶縁部  ２１…導電部  ２５…ゲート電極  ２６…ゲート絶縁層  ３０…カ
ソード電極  ３１…アノード電極  ４０…コレクタ電極  ４１…エミッタ電極、５０…ｐ
＋形半導体領域
【図１】
0006694375.tif 000002
【図２】
0006694375.tif 000003
【図３】
0006694375.tif 000004
【図４】
0006694375.tif 000005
【図５】
0006694375.tif 000006
【図６】
0006694375.tif 000007
【図７】
0006694375.tif 000008
【図８】
0006694375.tif 000009
【図９】
0006694375.tif 000010
【図１０】
0006694375.tif 000011