(57)【特許請求の範囲】
【請求項１】
半導体集積回路内部の電源電圧とグランドとの間にバイパスコンデンサを有する半導体集積回路であって、
前記半導体集積回路の回路を複数の電源遮断領域に分割し、
前記各電源遮断領域はそれぞれ、上記電源電圧と前記各電源遮断領域内の回路との間に挿入されたスイッチ及び前記バイパスコンデンサを備え、
前記半導体集積回路は、
前記各電源遮断領域内のスイッチをオン／オフ制御することで、前記バイパスコンデンサの容量を変更する制御回路と、
前記半導体集積回路の消費電流値を検知して、検知された消費電流値を示す消費電流値信号を出力する消費電流検知回路とを備え、
前記制御回路は、前記消費電流値信号に基づいて、前記各電源遮断領域内のスイッチをオン／オフ制御することで、前記バイパスコンデンサの容量を変更することを特徴とする半導体集積回路。
【請求項２】
前記半導体集積回路の動作周波数を検知して、検知された動作周波数を示す動作周波数信号を出力する動作周波数検知回路をさらに備え、
前記制御回路は、前記動作周波数信号に基づいて、電源回路の共振周波数が前記動作周波数信号からずれるように、前記各電源遮断領域内のスイッチをオン／オフ制御することで、前記バイパスコンデンサの容量を変更することを特徴とする請求項１記載の半導体集積回路。
【請求項３】
電源回路のノイズレベルを検知して、検知されたノイズレベルを示すノイズレベル信号を出力するノイズレベル検知回路をさらに備え、
前記制御回路は、前記ノイズレベル信号に基づいて、前記ノイズレベルが減少するように、前記各電源遮断領域内のスイッチをオン／オフ制御することで、前記バイパスコンデンサの容量を変更することを特徴とする請求項１記載の半導体集積回路。
【請求項４】
前記半導体集積回路の動作周波数を検知して、検知された動作周波数を示す動作周波数信号を出力する動作周波数検知回路と、
電源回路のノイズレベルを検知して、検知されたノイズレベルを示すノイズレベル信号を出力するノイズレベル検知回路と、
前記半導体集積回路の消費電流値を検知して、検知された消費電流値を示す消費電流値信号を出力する消費電流検知回路とをさらに備え、
前記制御回路は、前記動作周波数信号、ノイズレベル信号及び消費電流値信号に基づいて、前記各電源遮断領域内のスイッチをオン／オフ制御することで、前記バイパスコンデンサの容量を変更することを特徴とする請求項１記載の半導体集積回路。
【請求項５】
前記半導体集積回路の内部回路を制御する別の制御回路をさらに備え、
前記別の制御回路は、前記内部回路の状態に応じて前記バイパスコンデンサの容量を計算して当該計算された容量を示す内部制御信号を前記制御回路に出力し、
前記制御回路は前記内部制御信号に基づいて前記バイパスコンデンサの容量が当該計算された容量となるように前記バイパスコンデンサの容量を変更することを特徴とする請求項１記載の半導体集積回路。
【請求項６】
前記別の制御回路は、外部回路の状態に応じて前記バイパスコンデンサの容量が計算されて当該計算された容量を示す外部制御信号に基づいて、前記バイパスコンデンサの容量が当該計算された容量となるように前記バイパスコンデンサの容量を変更することを特徴とする請求項５記載の半導体集積回路。
【請求項７】
半導体集積回路内部の電源電圧とグランドとの間にバイパスコンデンサを有する半導体集積回路の制御方法であって、
前記半導体集積回路の回路を複数の電源遮断領域に分割し、
前記各電源遮断領域はそれぞれ、上記電源電圧と前記各電源遮断領域内の回路との間に挿入されたスイッチ及び前記バイパスコンデンサを備え、
前記制御方法は、制御回路が、前記各電源遮断領域内のスイッチをオン／オフ制御することで、前記バイパスコンデンサの容量を変更するステップを含み、
前記制御方法は、
消費電流検知回路が、前記半導体集積回路の消費電流値を検知して、検知された消費電流値を示す消費電流値信号を出力するステップと、
前記制御回路が、前記消費電流値信号に基づいて、前記各電源遮断領域内のスイッチをオン／オフ制御することで、前記バイパスコンデンサの容量を変更するステップとをさらに含むことを特徴とする半導体集積回路の制御方法。
【請求項８】
半導体集積回路内部の電源電圧とグランドとの間にバイパスコンデンサを有する半導体集積回路を備えた多層回路基板であって、
前記多層回路基板の回路を複数の電源遮断領域に分割し、
前記各電源遮断領域はそれぞれ、上記電源電圧と前記各電源遮断領域内の回路との間に挿入されたスイッチ及び前記バイパスコンデンサを備え、
前記多層回路基板は、
前記各電源遮断領域内のスイッチをオン／オフ制御することで、前記バイパスコンデンサの容量を変更する制御回路と、
前記半導体集積回路の消費電流値を検知して、検知された消費電流値を示す消費電流値信号を出力する消費電流検知回路とを備え、
前記制御回路は、前記消費電流値信号に基づいて、前記各電源遮断領域内のスイッチをオン／オフ制御することで、前記バイパスコンデンサの容量を変更することを特徴とする多層回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路とその制御方法、及び前記半導体集積回路を備えた多層回路基板に関する。
【背景技術】
【０００２】
半導体集積回路は大規模化、高速度化してきており、様々な電子機器で使用されている。そのような環境下において、他の機器、他の半導体集積回路（ＬＳＩ）の動作や自分の半導体集積回路の動作によって電源及びグランドにノイズが発生しており、ボードや半導体集積回路内の電源とグランド間にバイパスコンデンサ（デカップリングコンデンサ）を入れることでそれを抑圧することができる。さらに、ノイズの周波数に合わせてコンデンサ容量を変更することで環境や動作状況に合わせてノイズを抑圧できることが既に知られている（例えば、特許文献１及び２参照）。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
しかし、今までの半導体集積回路内にバイパスコンデンサを入れて環境にあわせて容量を変更するという回路構成は、大容量の必要時を想定して、マージンを持った容量のコンデンサまで搭載しているので、バイパスコンデンサのリーク電流で半導体集積回路全体のリーク電流が増えるという問題があった。
【０００４】
本発明の目的は以上の問題点を解決し、半導体集積回路のリーク電流を増やさずにバイパスコンデンサの容量を変化させることができる半導体集積回路を提供することにある。
【課題を解決するための手段】
【０００５】
本発明の一態様に係る半導体集積回路は、半導体集積回路内部の電源電圧とグランドとの間にバイパスコンデンサを有する半導体集積回路であって、
前記半導体集積回路の回路を複数の電源遮断領域に分割し、
前記各電源遮断領域はそれぞれ、上記電源電圧と前記各電源遮断領域内の回路との間に挿入されたスイッチ及び前記バイパスコンデンサを備え、
前記半導体集積回路は、
前記各電源遮断領域内のスイッチをオン／オフ制御することで、前記バイパスコンデンサの容量を変更する制御回路を備えたことを特徴とする。
【発明の効果】
【０００６】
従って、本発明に係る半導体集積回路によれば、半導体集積回路のリーク電流を増やさずにバイパスコンデンサの容量を変化させることができる。
【図面の簡単な説明】
【０００７】
【図１】本発明の実施形態１に係る半導体集積回路１０の構成例を示すブロック図である。
【図２】本発明の実施形態２に係る半導体集積回路１０Ａの構成例を示すブロック図である。
【図３】図２の半導体集積回路１０Ａにより実行される電源遮断用容量制御処理を示すフローチャートである。
【図４】本発明の実施形態３に係る半導体集積回路１０Ｂの構成例を示すブロック図である。
【図５】図４の半導体集積回路１０Ｂにより実行される電源遮断用容量制御処理を示すフローチャートである。
【図６】本発明の実施形態４に係る半導体集積回路１０Ｃの構成例を示すブロック図である。
【図７】図６の半導体集積回路１０Ｃにより実行される電源遮断用容量制御処理を示すフローチャートである。
【図８】本発明の実施形態５に係る半導体集積回路１０Ｄの構成例を示すブロック図である。
【図９】本発明の実施形態６に係る半導体集積回路１０Ｅの構成例を示すブロック図である。
【図１０】本発明の実施形態７に係る半導体集積回路１０Ｆの構成例を示すブロック図である。
【図１１】本発明の実施形態８に係る多層回路基板１１の構成例を示すブロック図である。
【図１２】比較例に係る半導体集積回路１１０の構成例を示すブロック図である。
【発明を実施するための形態】
【０００８】
以下、比較例及び本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。
【０００９】
比較例．
図１２は比較例に係る半導体集積回路１１０の構成例を示すブロック図である。図１２の半導体集積回路１１０において、コア回路２０からの電源電圧はノイズ抑圧回路１２０を介して回路内の電源電圧ＶＤＤとして供給されている。ノイズ抑圧回路１２０は、デカップリングコンデンサとして動作し互いに並列に接続された、例えば複数のバイパスコンデンサＣ及び複数の可変容量コンデンサＣｃを備えて構成される。ここで、複数の可変容量コンデンサＣｃの容量は容量制御回路１３０によりノイズの周波数に応じて制御される。しかし、可変容量コンデンサＣｃはトランジスタで構成されて制御されているため、リーク電流が流れている。そのため、必要以上に可変容量コンデンサＣｃを搭載していると半導体集積回路１１０全体としてリーク電流が大きくなるという課題があった。本発明に係る実施形態では、当該課題を解決することを目的とする。
【００１０】
実施形態１．
図１は本発明の実施形態１に係る半導体集積回路１０の構成例を示すブロック図である。実施形態１に係る半導体集積回路１０は、図１に示すように、以下のことを特徴としている。
（１）半導体集積回路１０の回路を複数の電源遮断領域Ａ１〜ＡＮに分割する。
（２）各電源遮断領域Ａ１〜ＡＮ内の回路に電源電圧ＶＤＤを供給するか遮断するかを切り替えるスイッチＳＷを備える。
（３）各電源遮断領域Ａ１〜ＡＮのスイッチＳＷは電源遮断用容量制御回路３０により制御される。
【００１１】
図１において、コア回路２０からの電源電圧ＶＤＤは各電源遮断領域Ａ１〜ＡＮ内の回路に供給される。各電源遮断領域Ａ１〜ＡＮはコア回路２０からの電源電圧ＶＤＤの電源線と、領域内の電源電圧ＶＤＤの電源線との間に、電源遮断用スイッチＳＷと、一端が接地されかつ互いに並列に接続された複数のバイパスコンデンサＣとが挿入される。スイッチＳＷは電源遮断用容量制御回路３０によりオン／オフ制御される。このように、電源遮断用スイッチＳＷで電源供給を切っているので、その領域のリーク電流は流れていないため、たとえバイパスコンデンサＣをＣＭＯＳトランジスタで構成しても、未使用のバイパスコンデンサＣに関するリーク電流は流れない。これにより、バイパスコンデンサを必要以上に搭載してもリーク電流は増えない。
【００１２】
例えば電源遮断領域Ａ１のバイパスコンデンサＣの容量をＣ１とし、電源遮断領域Ａ２のバイパスコンデンサＣの容量をＣ２とし、同様にして、電源遮断領域ＡＮのバイパスコンデンサＣの容量をＣＮとする。このとき、電源遮断領域Ａ１の電源をオンし、電源遮断領域Ａ１以外の電源をオフする場合、半導体集積回路１０のチップ全体のバイパスコンデンサの容量はＣ１となる。また、例えば電源遮断領域Ａ１の電源をオンし、電源遮断領域Ａ２の電源をオンし、電源遮断領域Ａ１，Ａ２以外の電源をオフする場合、半導体集積回路１０のチップ全体のバイパスコンデンサＣの容量はＣ１＋Ｃ２となるように調整可能である。
【００１３】
以上説明したように、本実施形態によれば、電源遮断用容量制御回路３０により、複数の電源遮断領域Ａ１〜ＡＮの各スイッチＳＷをオン／オフすることで、半導体集積回路１０の全体のバイパスコンデンサＣの容量を変更することが可能である。
【００１４】
以上の実施形態において、複数Ｎ個の電源遮断領域Ａ１〜ＡＮを例示しているが、本発明はこれに限らず、可能な限り電源遮断領域を増やして容量設定変更段数を増やすと、動作状態に合わせたより詳細な設定が可能となる。
【００１５】
実施形態２．
図２は本発明の実施形態２に係る半導体集積回路１０Ａの構成例を示すブロック図である。図２において、実施形態２に係る半導体集積回路１０Ａは、図１の実施形態１に係る半導体集積回路１０に比較して、以下の点が異なる。
（１）コア回路２０内の制御回路２１（ＣＰＵ、ハードウェアの論理回路など）からの周波数検知開始トリガ信号に応答して、動作周波数を検知して動作周波数を示す動作周波数信号を電源遮断用容量制御回路３０Ａに出力する動作周波数検知回路２２をさらに備える。
（２）電源遮断用容量制御回路３０に代えて、電源遮断用容量制御回路３０Ａを備え、電源遮断用容量制御回路３０Ａは動作周波数信号に基づいて、各電源遮断領域Ａ１〜ＡＮのスイッチＳＷを制御する。これにより、動作周波数に応じてバイパスコンデンサＣの容量を変更するように切替え可能である。
【００１６】
半導体集積回路１０Ａにおいて、内部の電源インダクタンスＬと電源容量Ｃとで決まる共振周波数が存在し、半導体集積回路１０Ａの動作周波数と一致すると半導体集積回路１０Ａの電源回路が共振することによって、電源ノイズが増幅されるという問題があった。電源回路の容量はバイパスコンデンサを追加することで容易に変更できるので、動作周波数が一定であれば半導体集積回路１０Ａのチップ作成時に共振周波数と動作周波数をずらすように、電源回路の容量（バイパスコンデンサ容量を含む）を固定値に決定していた。しかし、近年の半導体集積回路は使われるアプリケーションにより動作周波数が変更されることや、同じアプリケーションでもより消費電力を少なくするために状態によって、周波数を変更することがあり、複数の動作周波数が存在する。そのため共振周波数も固定ではなく動作周波数に応じて変更可能であれば電源ノイズはより低減可能である。
【００１７】
図３は図２の半導体集積回路１０Ａにより実行される電源遮断用容量制御処理を示すフローチャートである。
【００１８】
図３のステップＳ１において、まず、半導体集積回路１０Ａの動作周波数を検知する。次いで、ステップＳ２において、検知された動作周波数に基づいて、電源回路が動作周波数で共振しないように、すなわち電源回路の共振周波数が動作周波数からずれるように、バイパスコンデンサの容量を決定する。ステップＳ３では、決定された容量に基づいて、当該容量となるように電源遮断領域Ａ１〜ＡＮの各スイッチＳＷをオン／オフすることで回路の電源をオン／オフする。ステップＳ４では、周波数検知開始トリガ信号があるか否かが判断され、ＹＥＳのときはステップＳ１に戻る一方、ＮＯのときはステップＳ５に進む。ステップＳ５では、周波数の検知を継続するか否かを判断し、ＹＥＳのときはステップＳ６に進む一方、ＮＯのときは当該電源遮断用容量制御処理を終了する。ステップＳ６では、周波数検知開始トリガ信号を発生してステップＳ４に進む。
【００１９】
ここで、周波数検知開始トリガ信号を所定の時間周期で発生するか、半導体集積回路１０Ａの動作モード変更時発生するように構成される。
【００２０】
以上説明したように、本実施形態によれば、検知された動作周波数に応じて、電源回路が動作周波数で共振しないように、すなわち電源回路の共振周波数が動作周波数からずれるように、バイパスコンデンサの容量を決定して設定できる。従って、電源ノイズを最小化して抑圧できる。
【００２１】
実施形態３．
図４は本発明の実施形態３に係る半導体集積回路１０Ｂの構成例を示すブロック図である。図４において、実施形態３に係る半導体集積回路１０Ｂは、図１の実施形態１に係る半導体集積回路１０に比較して、以下の点が異なる。
（１）コア回路２０内の制御回路２１（ＣＰＵ、ハードウェアの論理回路など）からのノイズレベル検知開始トリガ信号に応答して、ノイズレベルを検知してノイズレベルを示すノイズレベル信号を電源遮断用容量制御回路３０Ｂに出力する電源ノイズ検知回路２３をさらに備える。
（２）電源遮断用容量制御回路３０に代えて、電源遮断用容量制御回路３０Ｂを備え、電源遮断用容量制御回路３０Ｂはノイズレベル信号に基づいて、各電源遮断領域Ａ１〜ＡＮのスイッチＳＷを制御する。これにより、ノイズレベルに応じてバイパスコンデンサＣの容量を変更するように切替え可能である。
【００２２】
半導体集積回路１０Ｂにおいても、上述のように電源ノイズの課題があり、本実施形態では、ノイズレベルに応じて変更可能であれば電源ノイズはより低減可能である。例えば、電源回路のノイズレベルが所定の第１のしきい値以上であるとき、バイパスコンデンサの容量を追加する。これにより、電源回路のノイズレベル小さくすることができる。また、電源回路のノイズレベルが所定の第２のしきい値以下となり所定期間続いた場合はバイパスコンデンサの容量を小さくするように制御する。ノイズレベルが第２のしきい値以下となった場合にバイパスコンデンサの容量を減らすこと、つまり電源遮断領域を増やして、半導体集積回路１０Ｂ全体のリーク電流を小さくすることができる。
【００２３】
図５は図４の半導体集積回路１０Ｂにより実行される電源遮断用容量制御処理を示すフローチャートである。
【００２４】
図５のステップＳ１１において、まず、電源回路のノイズレベルを検知し、ステップＳ１２において、検知されたノイズレベルに基づいて、ノイズレベルを減少させるように、バイパスコンデンサの容量を決定する。上述のように、電源遮断用容量制御回路３０Ｂは、電源回路のノイズレベルが所定の第１のしきい値以上であるとき、バイパスコンデンサの容量を追加することで増大させる。また、電源遮断用容量制御回路３０Ｂは、電源回路のノイズレベルが所定の第２のしきい値以下であるとき、バイパスコンデンサの容量を減少させる。これにより、半導体集積回路１０Ｂ全体のリーク電流を小さくすることができる。ステップＳ１３では、決定された容量に基づいて、当該容量となるように電源遮断領域Ａ１〜ＡＮの各スイッチＳＷをオン／オフすることで回路の電源をオン／オフする。ステップＳ１４では、ノイズレベル検知開始トリガ信号があるか否かが判断され、ＹＥＳのときはステップＳ１１に戻る一方、ＮＯのときはステップＳ１５に進む。ステップＳ１５では、ノイズレベルの検知を継続するか否かを判断し、ＹＥＳのときはステップＳ１６に進む一方、ＮＯのときは当該電源遮断用容量制御処理を終了する。ステップＳ１６では、ノイズレベル検知開始トリガ信号を発生してステップＳ１４に進む。
【００２５】
ここで、ノイズレベル検知開始トリガ信号を所定の時間周期で発生するか、半導体集積回路１０Ｂの動作モード変更時発生するように構成される。
【００２６】
以上説明したように、本実施形態によれば、検知されたノイズレベルに応じて、ノイズレベルを減少させるように、バイパスコンデンサの容量を決定して設定できるので、電源ノイズを最小化して抑圧できる。
【００２７】
実施形態４．
図６は本発明の実施形態４に係る半導体集積回路１０Ｃの構成例を示すブロック図である。図６において、実施形態４に係る半導体集積回路１０Ｃは、図１の実施形態１に係る半導体集積回路１０に比較して、以下の点が異なる。
（１）コア回路２０内の制御回路２１（ＣＰＵ、ハードウェアの論理回路など）からの消費電流検知開始トリガ信号に応答して、半導体集積回路１０Ｃの消費電流値を検知して消費電流値を示す消費電流値信号を電源遮断用容量制御回路３０Ｃに出力する消費電流検知回路２４をさらに備える。
（２）電源遮断用容量制御回路３０に代えて、電源遮断用容量制御回路３０Ｃを備え、電源遮断用容量制御回路３０Ｃは消費電流値信号に基づいて、各電源遮断領域Ａ１〜ＡＮのスイッチＳＷを制御する。これにより、消費電流値に応じてバイパスコンデンサＣの容量を変更するように切替え可能である。
【００２８】
半導体集積回路１０Ｃにおいても、上述のように電源ノイズの課題があり、本実施形態では、電源ノイズの一因である消費電流に応じて変更可能であれば、電源ノイズはより低減可能である。例えば、半導体集積回路１０Ｃの消費電流値が所定の第１のしきい値以上であるとき、バイパスコンデンサの容量を追加する。これにより、電源回路のノイズレベル小さくすることができる。また、半導体集積回路１０Ｃの消費電流値が所定の第２のしきい値以下となり所定期間続いた場合はバイパスコンデンサの容量を小さくするように制御する。ノイズレベルが第２のしきい値以下となった場合にバイパスコンデンサの容量を減らすこと、つまり電源遮断領域を増やして、半導体集積回路１０Ｃ全体のリーク電流を小さくすることができる。
【００２９】
図７は図４の半導体集積回路１０Ｃにより実行される電源遮断用容量制御処理を示すフローチャートである。
【００３０】
図７のステップＳ２１において、まず、半導体集積回路１０Ｃの消費電流値を検知し、ステップＳ２２において、検知された消費電流値に基づいて、ノイズレベルを減少させるように、バイパスコンデンサの容量を決定する。上述のように、電源遮断用容量制御回路３０Ｃは、半導体集積回路１０Ｃの消費電流値が所定の第１のしきい値以上であるとき、バイパスコンデンサの容量を追加することで増大させる。また、電源遮断用容量制御回路３０Ｃは、半導体集積回路１０Ｃの消費電流値が所定の第２のしきい値以下であるとき、バイパスコンデンサの容量を減少させる。これにより、半導体集積回路１０Ｃ全体のリーク電流を小さくすることができる。ステップＳ２３では、決定された容量に基づいて、当該容量となるように電源遮断領域Ａ１〜ＡＮの各スイッチＳＷをオン／オフすることで回路の電源をオン／オフする。ステップＳ２４では、消費電流検知開始トリガ信号があるか否かが判断され、ＹＥＳのときはステップＳ２１に戻る一方、ＮＯのときはステップＳ２５に進む。ステップＳ２５では、消費電流値の検知を継続するか否かを判断し、ＹＥＳのときはステップＳ２６に進む一方、ＮＯのときは当該電源遮断用容量制御処理を終了する。ステップＳ２６では、消費電流検知開始トリガ信号を発生してステップＳ２４に進む。
【００３１】
ここで、消費電流検知開始トリガ信号を所定の時間周期で発生するか、半導体集積回路１０Ｃの動作モード変更時発生するように構成される。
【００３２】
以上説明したように、本実施形態によれば、検知された消費電流値に応じて、ノイズレベルを減少させるように、バイパスコンデンサの容量を決定して設定できるので、電源ノイズを最小化して抑圧できる。
【００３３】
実施形態５．
図８は本発明の実施形態５に係る半導体集積回路１０Ｄの構成例を示すブロック図である。図８において、実施形態５に係る半導体集積回路１０Ｄは、図１の実施形態１に係る半導体集積回路１０に比較して、以下の点が異なる。
（１）コア回路１０内の制御回路２１（ＣＰＵ、ハードウェアの論理回路など）からの検知開始トリガ信号に応答して、動作周波数信号を電源遮断用容量制御回路３０Ｄに出力する、実施形態２に係る動作周波数検知回路２２と、
前記検知開始トリガ信号に応答して、ノイズレベル信号を電源遮断用容量制御回路３０Ｄに出力する、実施形態３に係る電源ノイズ検知回路２３と、
前記検知開始トリガ信号に応答して、消費電流値信号を電源遮断用容量制御回路３０Ｄに出力する、実施形態４に係る消費電流検知回路２４とをさらに備える。
（２）電源遮断用容量制御回路３０に代えて、電源遮断用容量制御回路３０Ｄを備え、電源遮断用容量制御回路３０Ｄは、動作周波数信号、消費電流値信号及びノイズレベル信号に基づいて、各電源遮断領域Ａ１〜ＡＮのスイッチＳＷを制御する。これにより、動作周波数、消費電流値及びノイズレベル（以下、３つの検知パラメータという。）に応じてバイパスコンデンサＣの容量を変更するように切替え可能である。
【００３４】
前記３つの検知パラメータを用いることにより、詳細な状態変化に応じたバイパスコンデンサＣの容量を設定変更が可能となる。例えば、消費電流値が大きくなると動作周波数に応じて共振周波数をずらすほうが効果的であり、共振周波数をずらしてもノイズをとりきれない場合は電源ノイズレベルに合わせてバイパスコンデンサＣの容量を変更することでノイズを効果的に削減できる。
【００３５】
具体的な判定処理としては、電源遮断用容量制御回路３０Ｄは、
（１）消費電流値、
（２）動作周波数、
（３）ノイズレベル
の順序で各検知パラメータに基づいて、バイパスコンデンサＣの容量を決定すればよい。すなわち、電源遮断用容量制御回路３０Ｄは、まず、消費電流検知回路２４からの消費電流値が所定の第１のしきい値未満であるときは、消費電流値に基づいてバイパスコンデンサＣの容量を決定する。電源遮断用容量制御回路３０Ｄは、消費電流値が前記第１のしきい値以上であるときは、動作周波数に基づいて、共振周波数が動作周波数とずれるようにバイパスコンデンサＣの容量を決定する。その状態で電源回路のノイズレベルを検知し、電源遮断用容量制御回路３０Ｄはノイズレベルが所定の第２のしきい値以上であればバイパスコンデンサＣの容量を追加することで増大する。このように判定することでより詳細に電源ノイズを抑えることができる。
【００３６】
ここで、検知開始トリガ信号を所定の時間周期で発生するか、半導体集積回路１０Ｃの動作モード変更時発生するように構成される。また、検知開始トリガ信号は、前記の具体的な判定処理のように、検知回路２２〜２４別に、順次検知開始トリガ信号を発生してもよい。
【００３７】
以上説明したように、本実施形態によれば、検知された３つの検知パラメータに応じて、ノイズレベルを減少させるように、バイパスコンデンサの容量を決定して設定できるので、より詳細に、より高精度で電源ノイズを最小化して抑圧できる。
【００３８】
実施形態６．
図９は本発明の実施形態６に係る半導体集積回路１０Ｅの構成例を示すブロック図である。図９において、実施形態６に係る半導体集積回路１０Ｅは、図１の実施形態１に係る半導体集積回路１０に比較して、以下の点が異なる。
（１）電源遮断用容量制御回路２３Ｅは、半導体集積回路１０Ｅ内のＣＰＵ２１Ａ（制御回路）からの内部制御信号に基づいて、電源回路のノイズレベルが減少するように、各電源遮断領域Ａ１〜ＡＮのスイッチＳＷを制御する。これにより、動作周波数に応じてバイパスコンデンサＣの容量を変更するように切替え可能である。
【００３９】
本実施形態では、例えばＣＰＵ２１Ａは半導体集積回路１０Ｅの内部回路を制御し、ＣＰＵ２１Ａ内のプログラムで半導体集積回路１０Ｅの内部回路の状態に応じてバイパスコンデンサＣの容量を計算する。計算された容量を示す制御信号を電源遮断用容量制御回路２３Ｅに出力する。これに応答して、電源遮断用容量制御回路２３Ｅは当該制御信号に基づいて、バイパスコンデンサＣの容量が当該計算された容量になるように切替える。
【００４０】
以上説明したように、本実施形態によれば、例えば、半導体集積回路１０Ｅの内部ＣＰＵ２１ＡがＬＳＩ動作を制御している場合、より詳細にＣＰＵ動作によってバイパスコンデンサＣの容量を設定変更が可能となる。このため、タイミングロスがなく電源ノイズを低減しかつリーク電流の低減が可能となる。
【００４１】
実施形態７．
図１０は本発明の実施形態７に係る半導体集積回路１０Ｆの構成例を示すブロック図である。図１０において、実施形態７に係る半導体集積回路１０Ｆは、図９の実施形態６に係る半導体集積回路１０Ｅに比較して、以下の点が異なる。
（１）電源遮断用容量制御回路２３Ｆは、ＣＰＵ２１Ａからの内部制御信号に代えて、外部回路からの外部制御信号に基づいて、電源回路のノイズレベルが減少するように、各電源遮断領域Ａ１〜ＡＮのスイッチＳＷを制御する。ここで、外部制御信号は、外部回路により外部回路の状況に応じてバイパスコンデンサＣの容量が計算され、当該計算された容量を示す。これにより、バイパスコンデンサＣの容量が当該計算された容量となるようにバイパスコンデンサＣの容量を変更するように切替え可能である。
【００４２】
本実施形態では、外部制御信号を用いることにより、外部要因における状態変化に応じたバイパスコンデンサＣの容量を設定変更が可能となる。
【００４３】
実施形態８．
図１１は本発明の実施形態８に係る多層回路基板１１の構成例を示すブロック図である。図１１の実施形態８に係る多層回路基板１１は、図２の実施形態２に係る半導体集積回路１０Ａに比較して以下の点が異なる。
（１）多層回路基板１１を、複数の電源遮断領域Ａ１〜ＡＮに分割する。
（２）動作周波数検知回路２２は、半導体集積回路であるＬＳＩ１２の制御回路２１（ＣＰＵ、ハードウェアの論理回路など）からの消費電流検知開始トリガ信号に基づいて動作周波数を検知して動作周波数信号を電源遮断用容量制御回路３０Ａに出力する。
（３）電源遮断用容量制御回路３０Ａは、動作周波数信号に基づいて、電源回路の共振周波数が動作周波数からずれるように、複数の電源遮断領域Ａ１〜ＡＮの各スイッチＳＷをオン／オフすることでバイパスコンデンサＣの容量を制御する。
【００４４】
実施形態１〜７に係る半導体集積回路１０〜１０Ｆでは、その内部の電源遮断用容量制御回路３０〜３０Ｆを備えている。しかし、本実施形態では、多層回路基板１１においてもバイパスコンデンサＣを電源遮断領域Ａ１〜ＡＮに具備し、複数の電源遮断領域Ａ１〜ＡＮの各スイッチＳＷをオン／オフすることでバイパスコンデンサＣの容量を制御する。これにより、半導体集積回路１０〜１０Ｆと同様に多層回路基板１１においても、基板全体でリーク電流を増やさずに電源ノイズを抑圧することができる。
【００４５】
図１１では、動作周波数検知回路２２のみを備えている。しかし、本発明はこれに限らず、多層回路基板１１において、動作周波数検知回路２２、電源ノイズ検知回路２３、消費電流検知回路２４のうちの少なくとも一つを備えてもよい。
【００４６】
変形例．
以上の実施形態においては、半導体集積回路１０〜１０Ｆ及び多層回路基板１１について説明した。これらの半導体集積回路１０〜１０Ｆ及び多層回路基板１１は例えば、コンピュータ、携帯電話機、スマートフォンなどの電子機器に搭載することで電源ノイズを低減できる。
【００４７】
本発明と特許文献との相違点．
（１）特許文献１
特許文献１には、動作周波数や動作状態の変化による電源ノイズを抑える（共振周波数を動的にずらす）目的で、電源インピーダンス可変回路に電源インピーダンスを変化させる構成が開示されている。しかし、半導体集積回路全体のリーク電流が増えるという問題は解消できていない。
（２）特許文献２
特許文献２には、電源電圧の変動、もしくは電源電圧の変動による電源ノイズを抑える目的で、電源インピーダンス可変回路に電源インピーダンスを変化させる構成が開示されている。しかし、半導体集積回路全体のリーク電流が増えるという問題は解消できていない。
【産業上の利用可能性】
【００４８】
以上詳述したように、本発明によれば、バイパスコンデンサの容量を変化させるときにそのオン／オフ制御を電源遮断で行う。このため、未使用のコンデンサの領域は電源がオフとなりリーク電流が流れないので、半導体集積回路全体のリーク電流を増やさずにバイパスコンデンサの容量を変化させ環境に合わせたノイズ抑圧ができる。
【符号の説明】
【００４９】
１０，１０Ａ〜１０Ｆ，１２…半導体集積回路、
１１…多層回路基板、
２０…コア回路、
２１…制御回路、
２１Ａ…ＣＰＵ、
２２…動作周波数検知回路、
２３…電源ノイズ検知回路、
２４…消費電流検知回路、
３０，３０Ａ〜３０Ｆ…電源遮断用容量制御回路、
Ａ１〜ＡＮ…電源遮断領域、
Ｃ…バイパスキャパシタ、
ＳＷ…スイッチ、
ＶＤＤ…電源電圧。
【先行技術文献】
【特許文献】
【００５０】
【特許文献１】特許第４５２４３０３号公報
【特許文献２】特開２０１４−５７０１８号公報
【図１】
0006672988.tif 000002
【図２】
0006672988.tif 000003
【図３】
0006672988.tif 000004
【図４】
0006672988.tif 000005
【図５】
0006672988.tif 000006
【図６】
0006672988.tif 000007
【図７】
0006672988.tif 000008
【図８】
0006672988.tif 000009
【図９】
0006672988.tif 000010
【図１０】
0006672988.tif 000011
【図１１】
0006672988.tif 000012
【図１２】
0006672988.tif 000013