(57)【特許請求の範囲】
【請求項１】
信号処理回路であって、
外部からのマスタークロックを受けるクロック入力端子と、
前記マスタークロックを逓倍し、メインクロックを生成するＰＬＬ（Phase Locked Loop）回路と、
前記メインクロックを受け、信号処理を行う信号処理部と、
シリアルクロックを受け、外部回路との通信を行うインタフェース回路と、
前記マスタークロックの入力の有無を、前記インタフェース回路が受信する前記シリアルクロックを用いて判定するクロック検出回路と、
を備え、
前記クロック検出回路は、
前記メインクロックを分周し、分周クロックを生成する分周器と、
前記分周クロックのレベル遷移を前記シリアルクロックを用いて検出するレベル変化検出部と、
を含み、前記レベル変化検出部における検出結果を、前記マスタークロックの有無を示すフラグとして出力するよう構成され、
前記分周器の分周比は、前記インタフェース回路による１回のシリアル通信の期間中に、前記分周クロックのエッジが少なくとも１個含まれるように定められることを特徴とする信号処理回路。
【請求項２】
前記信号処理回路はオーディオ信号処理回路であることを特徴とする請求項１に記載の信号処理回路。
【請求項３】
前記外部回路はマイコンであり、
前記インタフェース回路は、Ｉ２Ｃ（Inter IC）インタフェース回路であることを特徴とする請求項１または２に記載の信号処理回路。
【請求項４】
レジスタをさらに備え、
前記クロック検出回路は、前記マスタークロックの検出結果を示すデータを、レジスタの所定のアドレスに書き込むことを特徴とする請求項１から３のいずれかに記載の信号処理回路。
【請求項５】
前記外部回路はマイコンであり、
前記インタフェース回路は、ＳＰＩ（Serial Peripheral Interface）回路であることを特徴とする請求項１または２に記載の信号処理回路。
【請求項６】
前記クロック検出回路による前記マスタークロックの検出結果を示すデータを、前記インタフェース回路を介して前記マイコンに送信することを特徴とする請求項５に記載の信号処理回路。
【請求項７】
音源からのアナログまたはデジタルのオーディオ信号を受信し、デジタルオーディオ信号を出力するオーディオインタフェース回路をさらに備え、
前記信号処理部は、前記オーディオインタフェース回路が出力する前記デジタルオーディオ信号を処理することを特徴とする請求項１から６のいずれかに記載の信号処理回路。
【請求項８】
オーディオ用の信号処理回路であって、
外部からのマスタークロックを受けるクロック入力端子と、
前記マスタークロックを逓倍し、メインクロックを生成するＰＬＬ（Phase Locked Loop）回路と、
外部の音源から、シリアルクロックを伴うＩ２Ｓ（Inter-IC Sound）形式またはＳ／ＰＤＩＦ（Sony Philips Digital Interface）形式のデジタルオーディオ信号を受信するオーディオインタフェース回路と、
前記メインクロックを受け、前記オーディオインタフェース回路が受信した前記デジタルオーディオ信号を処理する信号処理部と、
前記マスタークロックの入力の有無を、前記オーディオインタフェース回路が受信する前記シリアルクロックを用いて判定するクロック検出回路と、
を備え、
前記クロック検出回路は、
前記メインクロックを分周し、分周クロックを生成する分周器と、
前記分周クロックのレベル遷移を前記シリアルクロックを用いて検出するレベル変化検出部と、
を含み、前記レベル変化検出部における検出結果を、前記マスタークロックの有無を示すフラグとして出力するよう構成され、
前記分周器の分周比は、前記インタフェース回路による１回のシリアル通信の期間中に、前記分周クロックのエッジが少なくとも１個含まれるように定められることを特徴とする信号処理回路。
【請求項９】
前記マスタークロックが検出されないとき、前記信号処理部は出力をミュートすることを特徴とする請求項１から８のいずれかに記載の信号処理回路。
【請求項１０】
信号処理回路であって、
外部からのマスタークロックを受けるクロック入力端子と、
前記マスタークロックに応じた信号処理を行う信号処理部と、
外部回路との通信を行うインタフェース回路と、
前記マスタークロックの入力の有無を、前記インタフェース回路が受信するシリアルクロックを用いて判定するクロック検出回路と、
を備え、
前記クロック検出回路は、前記信号処理部および前記インタフェース回路を含む回路ブロック内のデジタル信号が発生する所定ノードと接続され、前記所定ノードに生ずる前記デジタル信号のレベル遷移を、前記シリアルクロックを用いて検出するレベル変化検出部を含み、
前記所定ノードは、前記マスタークロックが入力されて前記信号処理部が正常動作するときに、所定時間内にレベル遷移が発生すべきノードであることを特徴とする信号処理回路。
【請求項１１】
前記信号処理部は、
前記デジタルオーディオ信号に対して、デジタルボリューム処理、イコライジング処理、ラウドネス処理、クロスオーバーフィルタ処理、バスブースト処理、タイムアライメント処理の少なくともひとつを施すことを特徴とする請求項７または８に記載の信号処理回路。
【請求項１２】
ひとつの半導体基板に一体集積化されることを特徴とする請求項１から１１のいずれかに記載の信号処理回路。
【請求項１３】
請求項１から１２のいずれかに記載の信号処理回路を備えることを特徴とするオーディオ装置。
【請求項１４】
請求項１から１２のいずれかに記載の信号処理回路を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタル信号処理回路に関する。
【背景技術】
【０００２】
オーディオアンプ、カーステレオ、カーナビゲーション装置、ポータブルオーディオプレイヤは、オーディオ信号に、さまざまな信号処理を施すサウンドプロセッサ（オーディオ信号処理回路）を備える。図１は、オーディオシステムの構成例を示すブロック図である。
【０００３】
オーディオシステム１ｒは、音源２、オーディオ信号処理回路４ｒ、パワーアンプ６、電気音響変換素子８を備える。音源２は、デジタルあるいはアナログのオーディオ信号Ｓ１を生成し、オーディオ信号処理回路４ｒに出力する。オーディオ信号処理回路４ｒは、音源２からのオーディオ信号Ｓ１を受け、必要なデジタル信号処理を施し、アナログオーディオ信号Ｓ２を出力する。パワーアンプ６は、アナログオーディオ信号Ｓ２を増幅し、スピーカあるいはヘッドホンなどの電気音響変換素子８を駆動する。
【０００４】
オーディオ信号処理回路４ｒは、主として、オーディオインタフェース回路１０、ＤＳＰ（Digital Sound ProcessorあるいはDigital Signal Processor）２０、Ｄ／Ａコンバータ３０、ＰＬＬ（Phase Locked Loop）回路４０を備える。オーディオインタフェース回路１０は、音源２からのオーディオ信号Ｓ１を受信し、デジタルオーディオ信号Ｓ３を出力する。オーディオ信号Ｓ１がデジタルオーディオ信号の場合、オーディオインタフェース回路１０は、Ｉ２Ｓ（Inter IC Sound）規格のインタフェースなどを含む。オーディオ信号Ｓ１がアナログ信号の場合、オーディオインタフェース回路１０はＡ／Ｄコンバータなどを含む。
【０００５】
ＤＳＰ２０は、デジタルオーディオ信号Ｓ３に、所定のデジタル信号処理を施す。デジタル信号処理としては、イコライジング、バスブースト、トレブルブースト、ステレオ−モノラル変換、デジタルボリューム制御などが例示される。Ｄ／Ａコンバータ３０は、信号処理後のデジタルオーディオ信号Ｓ４を、アナログオーディオ信号Ｓ２に変換する。
【０００６】
オーディオ信号処理回路４ｒの動作には、クロック信号が必要であり、外部からのマスタークロックＭＣＬＫの入力を受けるクロック入力端子を備える。クロック入力端子ＣＫＩＮには、マスタークロックＭＣＬＫを発生する外部回路あるいは水晶振動子が接続される。ＰＬＬ回路４０は、マスタークロックＭＣＬＫをＮ逓倍し、メインクロックＣＫ１を発生し、オーディオインタフェース回路１０、ＤＳＰ２０、Ｄ／Ａコンバータ３０に供給する。これらの回路は、メインクロックＣＫ１と同期して動作する。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１３−８１８０９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
クロック入力端子ＣＫＩＮに入力されるマスタークロックＭＣＬＫが遮断、停止され、あるいは異常が生じていると、メインクロックＣＫ１が生成不能となるため、オーディオ信号処理回路４ｒが動作不能となる。したがって、マスタークロックＭＣＬＫが正常か否かを判定する機能があれば、オーディオシステム１ｒの信頼性の向上に資することとなる。
【０００９】
本発明者が検討したオーディオ信号処理回路４ｒは、マスタークロックＭＣＬＫの監視のために、クロック監視回路５０および内部オシレータ５２を備える。クロック監視回路５０は、マスタークロックＭＣＬＫあるいはメインクロックＣＫ１を受け、正常に入力されているかを判定する。ここでクロック監視回路５０は、マスタークロックＭＣＬＫに異常が生じているときにも動作可能でなければならず、したがってマスタークロックＭＣＬＫに依存しない独立した検出用のクロック信号が必要であり、検出用のクロック信号ＣＫ２を発生する内部オシレータ５２が必要となる。内部オシレータ５２は、オーディオ信号処理回路４ｒの回路面積を大きくするという問題がある。
【００１０】
さらにひとつのＩＣ（Integrated Circuit）の内部に非同期の異クロックが存在すると、それらの干渉が周囲の回路に悪影響を及ぼす。特にオーディオ信号を扱う回路では、クロック信号の干渉は、音質劣化の原因となる。
【００１１】
本発明は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、マスタークロックを監視可能な信号処理回路にある。
【課題を解決するための手段】
【００１２】
本発明のある態様は、信号処理回路に関する。信号処理回路は、外部からのマスタークロックを受けるクロック入力端子と、マスタークロックに応じた信号処理を行う信号処理部と、外部回路との通信を行うインタフェース回路と、マスタークロックの入力の有無を、インタフェース回路が受信するシリアルクロックを用いて判定するクロック検出回路と、を備える。この態様によると、通信用のシリアルクロックを、マスタークロックの監視に流用することにより、内部オシレータが不要となるため、回路面積を削減できる。加えて、内部オシレータが存在すると、その発振によって電源電圧（電源ライン）や接地電圧（接地ライン）にクロックノイズが重畳され、他の回路ブロックに伝搬して悪影響を及ぼすが、通信用のシリアルクロックを用いることで、電源ラインや接地ラインへのクロックノイズの混入が減少するため、他の回路への悪影響を抑制できる。
【００１３】
信号処理回路はオーディオ信号処理回路であってもよい。特にオーディオ信号処理回路では、クロックノイズが音質の劣化の要因となるところ、クロックノイズの抑制により、音質の劣化を抑制できる。オーディオ信号処理回路は、Ａ／Ｄコンバータおよび／またはＤ／Ａコンバータの少なくとも一方を含んでもよい。Ａ／ＤコンバータやＤ／Ａコンバータは、特にクロックノイズの影響を受けやすいため、音質劣化抑制の効果を特に享受できる。
【００１４】
外部回路はマイコンであり、インタフェース回路は、Ｉ２Ｃ（Inter IC）インタフェース回路であってもよい。
【００１５】
信号処理回路は、レジスタをさらに備えてもよい。クロック検出回路は、マスタークロックの検出結果を示すデータを、レジスタの所定のアドレスに書き込んでもよい。マイコンは、このアドレスにアクセスすることにより、マスタークロックが正常か異常かを知ることができる。
【００１６】
外部回路はマイコンであり、インタフェース回路は、ＳＰＩ（Serial Peripheral Interface）回路であってもよい。
【００１７】
信号処理回路は、クロック検出回路によるマスタークロックの検出結果を示すデータを、インタフェース回路を介してマイコンに送信してもよい。ＳＰＩは、双方向通信が可能であるため、信号処理回路からマスタークロックの異常をマイコンに通知できる。
【００１８】
外部回路は音源であり、インタフェース回路は、Ｉ２Ｓ（Inter-IC Sound）インタフェース回路またはＳ／ＰＤＩＦ（Sony Philips Digital Interface）回路であってもよい。信号処理部は、インタフェース回路が受信するオーディオ信号をアナログ信号に変換するＤ／Ａコンバータを含んでもよい。
【００１９】
マスタークロックが検出されないとき、信号処理部は出力をミュートしてもよい。これにより、ノイズがスピーカやヘッドホンから出力されるのを防止できる。
【００２０】
クロック検出回路は、マスタークロックまたはそれを逓倍して得られるメインクロックを分周する分周器と、分周器から出力される分周クロックのレベル遷移を、シリアルクロックを用いて検出するレベル変化検出部と、を含んでもよい。この構成によれば、数個のフリップフロップあるいはラッチの組み合わせで、マスタークロックの異常を判定できる。
【００２１】
クロック検出回路は、マスタークロックまたはそれを逓倍して得られるメインクロックを分周する分周器と、分周器から出力される分周クロックの周波数を、シリアルクロックを用いて検出する周波数カウンタと、を含んでもよい。この場合、マスタークロックは入力されているが、その周波数が設計値と異なるような異常を検出できる。
【００２２】
クロック検出回路は、所定ノードに生ずるデジタル信号のレベル遷移を、シリアルクロックを用いて検出するレベル変化検出部を含んでもよい。所定ノードは、マスタークロックが入力されて信号処理部が正常動作するときに、所定時間内にレベル遷移が発生すべきノードであってもよい。マスタークロックあるいはメインクロックを直接監視することに代えて、それにもとづいた信号を監視することによっても、異常を検出できる。
【００２３】
信号処理部は、デジタルオーディオ信号に対して、デジタルボリューム処理、イコライジング処理、ラウドネス処理、クロスオーバーフィルタ処理、バスブースト処理、タイムアライメント処理の少なくともひとつを施してもよい。
【００２４】
本発明の別の態様は、カーオーディオ装置に関する。カーオーディオ装置は、上述のいずれかの信号処理回路を備える。
【００２５】
本発明の別の態様は、オーディオコンポーネント装置に関する。オーディオコンポーネント装置は、上述のいずれかの信号処理回路を備える。
【００２６】
本発明の別の態様は、電子機器に関する。電子機器は、上述のいずれかの信号処理回路を備える。
【００２７】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００２８】
本発明に係る信号処理回路によれば、マスタークロックの異常を検出できる。
【図面の簡単な説明】
【００２９】
【図１】オーディオシステムの構成例を示すブロック図である。
【図２】第１の実施の形態に係るオーディオ信号処理回路を備えるオーディオシステムのブロック図である。
【図３】図３（ａ）、（ｂ）は、図２のオーディオシステムの動作を示すタイムチャートである。
【図４】クロック検出回路の構成例を示す回路図である。
【図５】オーディオ信号処理回路を備えるオーディオシステムのブロック図である。
【図６】第２の実施の形態に係るオーディオ信号処理回路のブロック図である。
【図７】オーディオ信号処理回路を備える自動車を示す図である。
【図８】図８（ａ）、（ｂ）は、電子機器あるいはオーディオコンポーネント装置の外観図である。
【図９】図９（ａ）、（ｂ）は、第１変形例、第２変形例に係るクロック検出回路の回路図である。
【図１０】図１０（ａ）、（ｂ）は、第３変形例、第４変形例に係るオーディオ信号処理回路のブロック図である。
【発明を実施するための形態】
【００３０】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００３１】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさず、あるいは機能を阻害しない他の部材を介して間接的に接続される場合も含む。
【００３２】
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさず、あるいは機能を阻害しない他の部材を介して間接的に接続される場合も含む。
【００３３】
（第１の実施の形態）
図２は、第１の実施の形態に係るオーディオ信号処理回路４を備えるオーディオシステム１のブロック図である。
【００３４】
オーディオシステム１は、音源２、マイコン３、オーディオ信号処理回路４、パワーアンプ６、電気音響変換素子８を備える。マイコン３は、オーディオシステム１を統合的に制御する。音源２、オーディオ信号処理回路４、パワーアンプ６、電気音響変換素子８については図１を参照して説明した通りである。
【００３５】
マイコン３とオーディオ信号処理回路４は通信可能となっており、マイコン３とオーディオ信号処理回路４は、シリアルインタフェース５を介して接続される。シリアルインタフェース５の種類は特に限定されないが、たとえばＩ２Ｃ、あるいはＳＰＩが利用できる。図２にはＩ２Ｃが示されており、シリアルインタフェース５は、クロックラインＳＣＬとデータラインＳＤＡを含む。
【００３６】
オーディオ信号処理回路４は、図１のオーディオ信号処理回路４ｒと同様に、オーディオインタフェース回路１０、ＤＳＰ２０、Ｄ／Ａコンバータ３０、ＰＬＬ回路４０およびクロック入力端子ＣＫＩＮを備え、ひとつの半導体基板に集積化された機能ＩＣである。これらについては説明を省略する。
【００３７】
さらにオーディオ信号処理回路４は、インタフェース回路６０、レジスタ６２、クロック検出回路７０を備える。インタフェース回路６０は、シリアルインタフェース５を介してマイコン３と通信を行う。具体的にはマイコン３は、オーディオ信号処理回路４を制御するための設定データをインタフェース回路６０に送信する。インタフェース回路６０は受信した設定データを、レジスタ６２に書き込む。オーディオインタフェース回路１０、ＤＳＰ２０、Ｄ／Ａコンバータ３０等は、レジスタ６２に書き込まれた設定データにもとづいて動作する。設定データはたとえばオーディオ信号Ｓ１のサンプリングレート、ボリューム値、ＤＳＰ２０の内部に実装されるデジタルフィルタの係数などを含みうる。
【００３８】
また、レジスタ６２には、ＤＳＰ２０の処理の結果得られたデータが書き込まれる。たとえばＤＳＰ２０は、ＦＦＴ（高速フーリエ変換）回路を内蔵しており、デジタルオーディオ信号Ｓ３のスペクトルを演算可能となっており、スペクトルを示すデータを、レジスタ６２に定期的に書き込む。マイコン３は、シリアルインタフェース５を介してスペクトルデータを読み出し、図示しないディスプレイに、グラフィックイコライザを表示する。
【００３９】
クロック検出回路７０は、マスタークロックＭＣＬＫの入力の有無を、インタフェース回路６０が受信するシリアルクロックＳＣＬを用いて判定する。
【００４０】
クロック検出回路７０は、マスタークロックＭＣＬＫを直接監視してもよいし、マスタークロックＭＣＬＫを逓倍して得られるメインクロックＣＫ１を監視してもよい。
【００４１】
クロック検出回路７０の検出結果の利用用途はさまざまである。
【００４２】
クロック検出回路７０は、マスタークロックＭＣＬＫの正常、異常を示すフラグ（ＦＬＧ）信号（データ）を、フラグピンＦＬＧから出力してもよい。マイコン３は、ＦＬＧピンの電気的状態を監視することにより、マスタークロックＭＣＬＫの異常を検知できる。ＦＬＧ信号をマイコン３の割り込みピンに入力してもよい。
【００４３】
あるいはクロック検出回路７０は、マスタークロックＭＣＬＫの検出結果を示すＦＬＧデータを、レジスタ６２の所定のアドレスに書き込んでもよい。この場合、マイコン３は、このアドレスにアクセス（リード）することにより、マスタークロックＭＣＬＫが正常か異常かを知ることができる。
【００４４】
もし、インタフェース回路６０が、ＳＰＩ（Serial Peripheral Interface）回路のように双方向通信可能である場合、インタフェース回路６０はＦＬＧデータを、マイコン３に送信してもよい。
【００４５】
好ましくはクロック検出回路７０がマスタークロックＭＣＬＫを検出できず、ＦＬＧ信号が異常を示すとき、ＤＳＰ２０はその出力Ｓ４を固定してミュートする。さらにＤ／Ａコンバータ３０も、その出力をミュートする。これにより、ノイズがスピーカやヘッドホンから出力されるのを防止できる。
【００４６】
以上がオーディオ信号処理回路４の構成である。続いてその動作を説明する。図３（ａ）、（ｂ）は、図２のオーディオシステム１の動作を示すタイムチャートである。図３（ａ）を参照し、マスタークロックＭＣＬＫが正常のときの動作を説明する。マイコン３とのシリアル通信が発生していない期間において、クロック検出回路７０は停止している。区間Ｔ１においてシリアル通信が発生すると、オーディオ信号処理回路４にシリアルクロックＳＣＬが入力される。クロック検出回路７０は、シリアルクロックＳＣＬを利用して、マスタークロックＭＣＬＫの有無を判定する。そしてマスタークロックＭＣＬＫの入力を検出すると、ＦＬＧ信号（データ）のネゲート（たとえばローレベル）を維持する。
【００４７】
シリアル通信は常時行われているわけではないが、定期的に発生する。たとえばグラフィックイコライザの表示のためのスペクトルデータの読み出しは、１秒間に数回発生する。あるいはレジスタ６２のリフレッシュも、定期的に発生する。これらは、マスタークロックＭＣＬＫを監視するために必要十分である。
【００４８】
続いて図３（ｂ）を参照し、マスタークロックＭＣＬＫが異常のときの動作を説明する。区間Ｔ１において、クロック検出回路７０は、シリアルクロックＳＣＬを利用して、マスタークロックＭＣＬＫの有無を判定する。そしてマスタークロックＭＣＬＫが入力されていない場合、クロック検出回路７０はＦＬＧ信号（データ）をアサート（たとえばハイレベル）する。
【００４９】
以上がオーディオ信号処理回路４およびオーディオシステム１の動作である。オーディオ信号処理回路４によれば、通信用のシリアルクロックＳＣＬを、マスタークロックＭＣＬＫの監視に流用することにより、図１の内部オシレータ５２が不要となるため、回路面積を削減できる。
【００５０】
加えて、内部オシレータ５２が存在すると、その発振によって電源電圧（電源ライン）や接地電圧（接地ライン）、そのほかバイアス電圧や基準電圧にクロックノイズが重畳され、他の回路ブロックに伝搬して悪影響を及ぼす。特にオーディオ信号処理回路では、クロックノイズが音質の劣化の要因となる。具体的にはＤ／Ａコンバータ３０はクロックノイズの影響を受けやすい。図２のオーディオ信号処理回路４によれば、通信用のシリアルクロックＳＣＬを用いることで、電源ラインへのクロックノイズの混入がなくなるため、他の回路への悪影響を抑制でき、音質の劣化を防止できる。
【００５１】
本発明は、図２のブロック図や回路図として把握され、あるいは上述の説明から導かれるさまざまな装置、回路に及ぶものであり、特定の構成に限定されるものではない。以下、本発明の範囲を狭めるためではなく、発明の本質や回路動作の理解を助け、またそれらを明確化するために、より具体的な構成例や実施例を説明する。
【００５２】
図４は、クロック検出回路７０の構成例を示す回路図である。クロック検出回路７０は、分周器７２およびレベル変化検出部７４を含む。多くの場合、マスタークロックＭＣＬＫ（あるいはメインクロックＣＫ１）の周波数とシリアルクロックＳＣＬの周波数は大きく異なるため、シリアルクロックＳＣＬによってマスタークロックＭＣＬＫを直接検出することは難しい。そこで分周器７２は、マスタークロックＭＣＬＫ（あるいはメインクロックＣＫ１）を分周する。レベル変化検出部７４は、シリアルクロックＳＣＬを利用して、分周後のクロックＣＫ３のレベル遷移、すなわちエッジを検出する。レベル変化検出部７４はエッジ検出回路で構成することができる。エッジ検出回路の構成は特に限定されないが、たとえば直列に接続された二段のフリップフロップＦＦ１，ＦＦ２と、２個のフリップフロップＦＦ１，ＦＦ２の不一致を検出する論理ゲート、たとえばＸＯＲゲートで構成できる。
【００５３】
分周器７２の分周比は、１回のシリアル通信の長さＴ１の間に、分周後のクロックＣＫ３のエッジが少なくとも１個含まれるように決めればよい。
【００５４】
図５は、オーディオ信号処理回路４ａを備えるオーディオシステム１ａのブロック図である。オーディオシステム１ａは、カーオーディオシステム、ホームオーディオシステム、あるいはポータブルオーディオやオーディオ再生機能を備える電子機器である。
【００５５】
オーディオ信号処理回路４ａのオーディオインタフェース回路１０は、アナログオーディオ信号とデジタルオーディオ信号の両方に対応し、したがって、オーディオＳｏＣ（System On Chip）、ＣＤやＵＳＢ（Universal Serial Bus）などのデジタル音源、あるいはチューナなどのアナログ音源をサポートする。オーディオＳｏＣは、ＵＳＢメモリやＳＤメモリに格納されるｍｐ３／ＷＭＡ／ＡＡＣ／ＦＬＡＣ／ＷＡＶなどの圧縮オーディオデータのデコーダや、ＣＤのサーボ回路、ＣＤのデコーダ回路などが統合されたチップである。オーディオ信号処理回路４ａにはデジタルインタフェース１２として、Ｓ／ＰＤＩＦ（あるいはＩ２Ｓ）が設けられ、サンプリングレートコンバータの機能をサポートする。
【００５６】
入力マルチプレクサ１４は、複数系統のアナログオーディオ信号からひとつを選択する。アナログに関してはステレオ入力を備えており、Ｌｃｈ、Ｒｃｈそれぞれにセレクタが設けられる。アナログアンプ１６は、入力マルチプレクサ１４が選択した系統のアナログオーディオ信号を増幅する。アナログアンプ１６の利得は、系統ごとに個別に設定可能である。Ａ／Ｄコンバータ１８は、ＬｃｈおよびＲｃｈのアナログオーディオ信号をデジタル信号に変換する。
【００５７】
ＤＳＰ２０は、デジタルインタフェース１２あるいはＡ／Ｄコンバータ１８からのデジタルオーディオ信号を処理する。ＤＳＰ２０は、デジタルボリューム、イコライザ、ラウドネス、クロスオーバーフィルタ、バスブースト、タイムアライメントなどの機能を含む。ＤＳＰ２０の処理の設定データは、マイコン３から送信される。図５ではインタフェース回路６０は、ＳＰＩ（Serial Peripheral Interface）である。クロック検出回路７０は、シリアルクロックＳＣＫを利用して、クロック入力ピンに入力されるマスタークロックの有無を判定する。
【００５８】
ＧＵＩ（Graphical User Interface）９は、ディスプレイパネルやボタン、スイッチなどを含む。マイコン３は、ＧＵＩ９を介してユーザの指示入力、たとえば入力系統の選択、系統ごとのアナログアンプ１６のゲイン、アナログあるいはデジタルボリュームの設定値などを受け、それに応じた設定データを生成してインタフェース回路６０に送信する。
【００５９】
ＤＳＰ２０は、Ｌ，Ｒ２チャンネルの入力を、６チャンネルに分岐する。Ｄ／Ａコンバータ３０はチャンネルごとに設けられる。Ｄ／Ａコンバータ３０の後段には、アンプ３２、ポストフィルタ３４、フェダーボリューム３６などが設けられる。
【００６０】
（第２の実施の形態）
第１の実施の形態では、マスタークロックＭＣＬＫを監視するために、マイコン３とのシリアル通信用のシリアルクロックＳＣＬ（ＳＣＫ）を利用したが、本発明はそれに限定されない。上述したように、音源２がデジタル音源である場合、音源２からのデジタルオーディオ信号に、Ｉ２ＳやＳ／ＰＤＩＦなどのシリアル伝送が使用される。図６は、第２の実施の形態に係るオーディオ信号処理回路４ａのブロック図である。
【００６１】
たとえばＩ２Ｓでは、ＬチャンネルとＲチャンネルを区別するためのエルアールクロックＬＲＣＬＫ（あるはＷＤＣＬＫ）、ビットクロックＢＣＬＫ（シリアルクロックＳＣＬＫ）およびシリアルデータＳＤＡＴＡの３本のラインを使用してオーディオデータが伝送される。クロック検出回路７０は、シリアルクロックＢＣＬＫもしくはエルアールクロックＬＲＣＬＫのいずれかを利用して、マスタークロックＭＣＬＫの入力の有無を判定する。第２の実施の形態によれば、マイコンとのインタフェースを備えない回路への適用が可能となる。
【００６２】
（用途）
オーディオ信号処理回路４の用途を説明する。図７は、オーディオ信号処理回路４を備える自動車５００を示す図である。自動車５００に搭載されるオーディオシステムは、５．１チャンネル（フロント右ＦＲ、リア右ＲＲ、フロント左ＦＬ、リア左ＲＬ、センターＣ、サブウーファＳＷ）で構成される。
【００６３】
自動車５００は、６個のスピーカＣ，ＦＬ，ＦＲ，ＲＬ，ＲＲ，ＳＷを備える。ヘッドユニット５０２は、図２のマイコン３、オーディオ信号処理回路４、パワーアンプ６を内蔵したオーディオ装置であり、オーディオ内蔵のカーナビ装置、ＣＤプレイヤやＤＶＤプレイヤなどである。ヘッドユニット５０２は、パワーアンプ６を内蔵しており、６個のスピーカを駆動する。パワーアンプ６はヘッドユニット５０２の外部に設けられてもよい。
【００６４】
オーディオ信号処理回路４はカーオーディオ装置のみでなく、家庭用のホームオーディオシステムのオーディオコンポーネント（オーディオ装置）に利用することもできる。あるいはオーディオ信号処理回路４は、テレビ、デスクトップコンピュータ、ラップトップコンピュータ、タブレット端末、スマートホン、デジタルカメラ、ポータブルオーディオプレイヤなどの電子機器に搭載することもできる。
【００６５】
図８（ａ）、（ｂ）は、電子機器あるいはオーディオコンポーネント装置の外観図である。図８（ａ）は電子機器の一例であるテレビ６００である。テレビ６００は、筐体６０２、ディスプレイパネル６０４、チューナ６０６、外部入力端子６０８および上述のオーディオシステム１を備える。チューナ６０６は、音源２に対応し、オーディオ信号を生成する。あるいは外部入力端子６０８は、ＨＤＭＩ（登録商標）（High-Definition Multimedia Interface）やＵＳＢ、ＤＶＩ（Digital Visual Interface）などであり、音源を有する外付けのデバイス（不図示）が接続される。オーディオ信号処理回路４は、チューナ６０６や外付けのデバイスからのオーディオ信号を受ける。オーディオシステム１は２チャンネルであり、ＬチャンネルとＲチャンネルそれぞれに、パワーアンプ６およびスピーカ６１０が設けられる。電子機器は、スマートホン、タブレットコンピュータ、ラップトップコンピュータあるいはオーディオ再生機能を備えるデジタルカメラやビデオカメラであってもよい。
【００６６】
図８（ｂ）はホームオーディオ装置７００である。ホームオーディオ装置７００は、アンプ７０２、プレイヤ７０４、スピーカ７０６，７０８を備える。ここでは２チャンネルのシステムを示すが、５．１チャンネル、６．１チャンネル、７．１チャンネル、９．１チャンネルなど、チャンネル数は限定されない。
【００６７】
プレイヤ７０４は、ＣＤプレイヤやＤＶＤプレイヤ、ブルーレイプレイヤ、ＵＳＢオーディオプレイヤなどである。アンプ７０２は、上述のオーディオ信号処理回路４およびパワーアンプ６を内蔵しており、スピーカ７０６を駆動する。
【００６８】
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
【００６９】
（第１変形例）
図９（ａ）は、第１変形例に係るクロック検出回路７０ａの回路図である。クロック検出回路７０ａは、レベル変化検出部７４に代えて、周波数カウンタ７６を含む。周波数カウンタ７６は、分周器７８から出力される分周クロックＣＫ３の周波数を、シリアルクロックＳＣＬを用いて検出する。この変形例によれば、マスタークロックＭＣＬＫは入力されているが、その周波数が設計値と異なるような異常を検出できる。
【００７０】
（第２変形例）
図９（ｂ）は、第２変形例に係るクロック検出回路７０ｂの回路図である。レベル変化検出部７４は、オーディオインタフェース回路１０、ＤＳＰ２０、Ｄ／Ａコンバータ３０の内部の所定ノードＮ１に生ずるデジタル信号Ｄ１のレベル遷移（エッジ）を、シリアルクロックＳＣＬを用いて検出する。所定ノードＮ１は、マスタークロックＭＣＬＫが入力されてＤＳＰ２０が正常動作するときに、所定時間、すなわち１回のシリアル伝送区間内にレベル遷移が発生すべきノードである。マスタークロックＭＣＬＫあるいはメインクロックＣＫ１を直接監視することに代えて、それにもとづいた信号Ｄ１を監視することによっても、異常を検出できる。
【００７１】
（第３変形例）
図１０（ａ）は、第３変形例に係るオーディオ信号処理回路４ｃのブロック図である。オーディオ信号処理回路４ｃは、出力段にミュート回路８０を備える。クロック検出回路７０ｃがマスタークロックＭＣＬＫを検出できないとき、ミュート回路８０をアクティブとし、ＯＵＴ端子の電位を固定してミュート状態とする。ミュート回路８０は、ＯＵＴ端子と固定電圧ライン（たとえば接地ライン）の間に設けられ、ミュート回路８０のアクティブ状態（すなわちミュート状態）においてオンとなるスイッチ８２を含んでもよい。固定電圧ラインは、電源電圧と接地電圧の中点電圧が生ずるラインであってもよい。
【００７２】
（第４変形例）
図１０（ｂ）は、第４変形例に係るオーディオ信号処理回路４ｄのブロック図である。オーディオ信号処理回路４ｄは、出力段にアナログボリューム回路９０を備える。クロック検出回路７０ｄがマスタークロックＭＣＬＫを検出できないとき、アナログボリューム回路９０のゲインを実質的にゼロ（−∞）とし、ＯＵＴ端子の電位が固定され、ミュート状態となる。
【００７３】
（第５変形例）
実施の形態では、オーディオ信号を処理するオーディオ信号処理回路４について説明したが本発明の用途はそれに限定されず、さまざまな用途のＩＣやディスクリート回路に適用可能である。特に、電源プレーンやグランドプレーンのクロックノイズの影響を受けやすいＤ／ＡコンバータやＡ／Ｄコンバータなどを内蔵するアナログ・デジタル混載回路に有効である。
【００７４】
実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【符号の説明】
【００７５】
１…オーディオシステム、２…音源、３…マイコン、４…オーディオ信号処理回路、５…シリアルインタフェース、６…パワーアンプ、８…電気音響変換素子、９…ＧＵＩ、１０…オーディオインタフェース回路、１２…デジタルインタフェース、１４…入力マルチプレクサ、１６…アナログアンプ、１８…Ａ／Ｄコンバータ、２０…ＤＳＰ、３０…Ｄ／Ａコンバータ、４０…ＰＬＬ回路、５０…クロック監視回路、５２…内部オシレータ、Ｓ１…オーディオ信号、Ｓ２…アナログオーディオ信号、６０…インタフェース回路、６２…レジスタ、７０…クロック検出回路、７２…分周器、７４…レベル変化検出部、７６…周波数カウンタ、ＣＫ１…メインクロック、５００…自動車、５０２…ヘッドユニット、６００…テレビ、６０２…筐体、６０４…ディスプレイパネル、６０６…チューナ、６０８…外部入力端子、６１０…スピーカ、７００…ホームオーディオ装置、７０２…アンプ、７０４…プレイヤ、７０６…スピーカ。
【図１】
0006747867.tif 000002
【図２】
0006747867.tif 000003
【図３】
0006747867.tif 000004
【図４】
0006747867.tif 000005
【図５】
0006747867.tif 000006
【図６】
0006747867.tif 000007
【図７】
0006747867.tif 000008
【図８】
0006747867.tif 000009
【図９】
0006747867.tif 000010
【図１０】
0006747867.tif 000011