(57)【特許請求の範囲】
【請求項１】
薄膜に電圧を印加してナノポアを形成する方法であって、
薄膜に原点を中心とする交流である第１変調電圧を印加し、
前記第１変調電圧の位相に対して前記薄膜に流れる電流の位相の変化量を閾値と比較し、
前記位相の変化量が前記閾値を超えたことが検出されたとき前記第１変調電圧の印加を停止する、
ナノポア形成方法。
【請求項２】
前記第１変調電圧のパラメータを前記薄膜のインピーダンスに応じて決定する、請求項１に記載のナノポア形成方法。
【請求項３】
前記第１変調電圧の印加前に前記薄膜のインピーダンスを測定する、請求項２に記載のナノポア形成方法。
【請求項４】
前記第１変調電圧はＤＣオフセットを持つ、請求項１に記載のナノポア形成方法。
【請求項５】
前記第１変調電圧の印加を停止した後、前記薄膜に前記第１変調電圧より弱いストレスを与える第２変調電圧を印加してナノポア径を調整する、請求項１に記載のナノポア形成方法。
【請求項６】
前記第１変調電圧がピーク電圧を含まない電圧範囲にあるタイミングにおいて前記位相の変化量を検出する、請求項１に記載のナノポア形成方法。
【請求項７】
前記薄膜は互いに隔壁で分離されて複数設けられていて、複数の前記薄膜のそれぞれに前記第１変調電圧が印加され、
前記第１変調電圧の位相に対し複数の前記薄膜のそれぞれに流れる電流の位相の変化量を個別に前記閾値と比較し、
前記位相の変化量が前記閾値を超えたことが検出された薄膜について前記第１変調電圧の印加を停止する、請求項１に記載のナノポア形成方法。
【請求項８】
前記第１変調電圧はＤＣオフセットを持ち、
前記位相の変化量が前記閾値を超えたことが検出された薄膜について、前記第１変調電圧の印加を停止した後、前記第１変調電圧から前記ＤＣオフセットを除いた変調電圧を印加し続ける、請求項７に記載のナノポア形成方法。
【請求項９】
複数の前記薄膜のそれぞれに流れる電流の前記位相の変化量は、前記第１変調電圧よりもＤＣオフセットが低い第２変調電圧が印加されるリファレンス薄膜に流れる電流の位相を基準として算出される、請求項７に記載のナノポア形成方法。
【請求項１０】
ナノポアを形成すべき薄膜を含むチップを挟んで配置された第１の電極と第２の電極の間に、原点を中心とする交流である変調電圧を印加するための電源と、
前記変調電圧の位相に対して前記第１の電極と前記第２の電極の間に流れる電流の位相の変化量を測定する位相モニタと、
前記電流の位相の変化量が閾値を超えたとき前記変調電圧の印加を停止する制御回路と、
を備えるナノポア形成装置。
【請求項１１】
前記第２の電極は前記チップの一方の側にそれぞれ隔壁で隔てられて複数配置されており、
前記位相モニタ及び前記制御回路は複数の前記第２の電極に対してそれぞれ個別に複数設けられている、
請求項１０に記載のナノポア形成装置。
【請求項１２】
前記電源は前記第１の電極に前記変調電圧を印加する第１の電源と、複数の前記第２の電極にＤＣ電圧を印加する第２の電源とを備える、
請求項１１に記載のナノポア形成装置。
【請求項１３】
薄膜を含むチップで仕切られ電解質溶液で満たされた第１のチャンバ及び第２のチャンバ、前記第１のチャンバ内に配置された第１の電極、及び前記第２のチャンバ内に配置された第２の電極を有するナノポアデバイスと、
前記第１の電極と前記第２の電極の間に、ナノポア開口用であり、原点を中心とする交流である変調電圧を印加するための変調電圧源と、
前記変調電圧の位相に対して前記第１の電極と前記第２の電極の間に流れる電流の位相の変化量を測定する位相モニタと、
前記電流の位相の変化量が閾値を超えたとき前記変調電圧の印加を停止する制御回路と、
前記変調電圧の印加によって前記薄膜にナノポアを形成した後に、前記第１の電極と前記第２の電極の間に封鎖電流測定のためのリード電圧を印加するリード電圧源と、
前記リード電圧を印加した時に前記ナノポアに流れる封鎖電流に基づき、前記第１のチャンバあるいは前記第２のチャンバに注入された生体分子の配列を同定する情報処理部と、
を備える生体分子計測装置。
【請求項１４】
前記第２のチャンバは前記チップの一方の側にそれぞれ隔壁で隔てられて複数設けられ、
前記第２の電極は複数の前記第２のチャンバ内にそれぞれ配置され、
前記位相モニタ、前記制御回路及び前記情報処理部は複数の前記第２の電極に対してそれぞれ個別に複数設けられている、
請求項１３に記載の生体分子計測装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ナノポア形成方法、ナノポア形成装置及び生体分子計測装置に関する。
【背景技術】
【０００２】
近年、薄膜上に形成したナノメートルスケールの微細孔（以下、ナノポアという）をセンサとして用いた生体分子計測装置が注目されている。特許文献１や非特許文献１には、電解質溶液内にナノポアが形成された薄膜を配し、ナノポア内をＤＮＡ（deoxyribonucleic acid）分子が通過する際にナノポアに流れるイオン電流（封鎖電流）を計測することにより、塩基の種類を特定する技術が記載されている。【０００３】
この技術は、従来の蛍光方式のＤＮＡシーケンサと比較すると、高価な蛍光試薬が不要であり、シーケンスに際してＤＮＡの伸長反応が不要なので伸長反応に起因するエラーが生じにくい。したがって、ＤＮＡの塩基配列を低コスト、高精度、長リードで決定する新型のＤＮＡシーケンサとして有望視されている。測定対象の分子はＤＮＡに限らず、ＲＮＡ（ribonucleic acid）はもちろん、ナノポアの径などを適切に選べばタンパク質などの生体高分子を評価することもできる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特表２０１５−５１７４０１号公報
【非特許文献】
【０００５】
【非特許文献１】Cuifeng Ying, et al., ”3D nanopore shape control by current-stimulus dielectric braeakdown”, Applied Physics Letters, 109, 2016.
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ナノポア方式のＤＮＡシーケンサは、ナノポアを集積化し、各ナノポアにおける封鎖電流を同時計測することにより、塩基解読の速度（スループット）を向上することができる。しかしながら、ナノポアは開発の歴史が浅く、２０１５年時点における並列度は高々５００程度である。これは従来の蛍光方式ＤＮＡシーケンサの数１０億には遠く及ばず、スループットも２桁以上遅い。従って、今後はさらに集積化が進んでスループットを向上していくと予想される。【０００７】
ＤＮＡシーケンサにナノポアを用いる場合、シーケンスする直前にナノポアをあけることが望ましい。これは、ナノポアのようなナノメートルスケールの微細孔は、薄膜の自然酸化や有機物の付着によって容易に形状が変化し、場合によってはナノポアが埋まってしまうからである。特許文献１や非特許文献１には、電圧又は電流ストレスを薄膜に印加し、絶縁破壊させることによってナノポアを形成する技術が開示されている。ナノポア方式のＤＮＡシーケンサでは、塩基の空間分解能の観点から薄膜の厚みは薄い方が望ましく、例えば数ナノメートル以下の厚さである。これほど薄い薄膜であれば、およそ１０Ｖ以下の電圧で絶縁破壊が起こるため、一般的なパルス発生装置を用いて容易にナノポアを開口可能である。半導体プロセス装置のような大規模な設備が必要なく、従ってシーケンスする直前にオンサイトでナノポアを開けることが可能になる。【０００８】
特許文献１に開示される電圧穴あけ方法は、絶縁破壊を引き起こすための高電圧を一定時間薄膜に印加した後、電圧を下げて電流をモニタすることで、ナノポアの開口を検知している。ナノポアが開口することにより、薄膜の電気抵抗が下がり、電流が流れるためである。高電圧印加のままで電流をモニタできない理由は、高電圧を印加すると薄膜をトンネル電流（リーク電流）が流れ、ナノポアの開口を正常に判断できなくなるためである。膜厚が薄くなるほど指数関数的にリーク電流が増大するため、特にＤＮＡシーケンサのように、数ナノメートルの膜厚にしなければならない用途では、電圧を下げて電流をモニタすることが必須となっている。【０００９】
低電圧で電流をモニタする場合、電圧を下げてからしばらくの間はリーク電流が流れ続ける。これは、膜に蓄積された電荷が抜けるまでに時間を要するためである。従って、前述のように電流をモニタする場合、電圧を下げてしばらく待ってから電流を測定する必要がある。単一のナノポアを開口するだけであれば、こうした待ち時間は許容できるかもしれないが、将来的にナノポアが大規模にアレイ化された状況においては、１つずつ上記の方法でナノポアを開けると多くの時間が必要となる。結果として、ＤＮＡシーケンスの開始までに時間がかかるといった課題が生じると考えられる。【００１０】
本発明は上記事情に鑑み、ナノポアの開口電圧の印加と開口モニタをリアルタイムで実施することにより、ナノポアの開口を高速化し、アレイ規模が増大しても高速にＤＮＡシーケンスを開始可能なナノポアの開口方法を提供する。
【課題を解決するための手段】
【００１１】
本発明によるナノポアの形成方法は、一例として、薄膜に第１変調電圧を印加し、第１変調電圧の位相に対して薄膜に流れる電流の位相の変化量を閾値と比較し、位相の変化量が閾値を超えたことが検出されたとき第１変調電圧の印加を停止する。【００１２】
本発明のナノポア形成装置は、一例として、ナノポアを形成すべき薄膜を含むチップを挟んで配置された第１の電極と第２の電極の間に変調電圧を印加するための電源と、変調電圧の位相に対して第１の電極と第２の電極の間に流れる電流の位相の変化量を測定する位相モニタと、電流の位相の変化量が閾値を超えたとき変調電圧の印加を停止する制御回路と、を備える。【００１３】
また、本発明による生体分子計測装置は、薄膜を含むチップで仕切られ電解質溶液で満たされた第１のチャンバ及び第２のチャンバ、第１のチャンバ内に配置された第１の電極、及び第２のチャンバ内に配置された第２の電極を有するナノポアデバイスと、第１の電極と第２の電極の間にナノポア開口用の変調電圧を印加するための変調電圧源と、変調電圧の位相に対して第１の電極と第２の電極の間に流れる電流の位相の変化量を測定する位相モニタと、電流の位相の変化量が閾値を超えたとき変調電圧の印加を停止する制御回路と、変調電圧の印加によって薄膜にナノポアを形成した後に、第１の電極と第２の電極の間に封鎖電流測定のためのリード電圧を印加するリード電圧源と、リード電圧を印加した時にナノポアに流れる封鎖電流に基づき第１のチャンバあるいは第２のチャンバに注入された生体分子の配列を同定する情報処理部と、を備える。
【発明の効果】
【００１４】
本発明によれば、ナノポアの集積度が増大しても高速にナノポアを形成でき、ＤＮＡシーケンス開始までの時間を短縮することができる。【００１５】
上記した以外の、課題、構成及び効果は、以下の実施形態の説明により明らかにされる。
【図面の簡単な説明】
【００１６】
【図１】ナノポア形成方法の手順を示すフローチャート。
【図２】薄膜の等価回路と、ナノポアの等価抵抗の変化に応じた電流位相の変化を計算で求めた結果を示す図。
【図３】薄膜にナノポアを形成した時の電流の位相の時間変化を表す実測波形図。
【図４】ナノポア形成装置の構成例を示す回路図。
【図５】回路の電圧波形例を示す図。
【図６】実施形態１の変形例を示す模式図。
【図７】情報記憶部の構成例を示す図。
【図８】最適印加周波数の計算例を示す図。
【図９】実施形態１の変形例を示すフローチャート。
【図１０】ナノポア形成のための変調電圧の例を示す波形図。
【図１１】ナノポア形成のために印加する変調電圧の種類と開口したナノポアで得られた電流−電圧特性の関係を示す図。
【図１２】印加電圧とナノポアの径の時間変化の一例を表す波形図。
【図１３】ナノポア形成における電流の位相情報抽出のタイミングの一例を説明する波形図。
【図１４】ナノポア形成装置の構成例を示す図。
【図１５】ナノポア形成装置の構成例を示す図。
【図１６】ナノポア形成装置の構成例を示す図。
【図１７】ナノポア形成装置の動作波形例を示す図。
【図１８】ナノポア形成装置の構成例を示す図。
【発明を実施するための形態】
【００１７】
以下、図面を参照して本発明の実施の形態を説明する。
＜実施の形態１＞
図１は、実施形態１に係るナノポア形成方法の手順を示すフローチャートである。本実施形態のナノポア形成方法は以下のとおりである。ナノポアの開口が開始されると、薄膜に変調電圧を印加する（Ｓ１１）。変調電圧の印加中は、薄膜に流れる電流の位相情報を監視し、位相の変化量が予め決められた閾値を超えたら（Ｓ１２）、変調電圧の印加を停止し（Ｓ１３）、ナノポアの開口が終了する。ステップＳ１１で印加する変調電圧により薄膜にストレスを与え、絶縁破壊によってナノポアが形成される。また、電流の位相情報を常時モニタすることでナノポアの形成をリアルタイムに検出することが可能である。ステップＳ１３における変調電圧の印加停止は、ナノポア開口用の変調電圧の停止であって、その停止後にナノポアの開口にほとんど寄与しない別の変調電圧を印加しても構わない。ただし、ナノポア開口時の印加電圧よりも薄膜に印加されるストレス量が相対的に少ない必要がある。この条件が満たされる限りは、停止後に印加されるのはＤＣ電圧でも、別のパラメータを有する変調電圧でも良い。
【００１８】
図２は、薄膜の等価回路と、ナノポアの等価抵抗の変化に応じた電流位相の変化を計算で求めた結果を示す図である。図２を用いてナノポアの形成による電流の位相変化について説明する。
【００１９】
薄膜は主に寄生容量ＣMとナノポアの抵抗ＲPが並列に接続された回路とみなすことができる。この時、薄膜のインピーダンスＺMは下記式１、２で表される。薄膜に印加する電圧の変調方法は限定されないが、ここでは単純な正弦波を仮定し、sin(ωt)とおいた。ωは角周波数である。式１と式２はそれぞれインピーダンスＺMの絶対値成分と位相成分を表す。式２によれば、薄膜に流れる電流は、印加電圧に対して位相がarctan(−ωＣMＲP)進む。
【００２０】
図２は、印加電圧の周波数をパラメータとして、印加電圧の位相に対する電流の位相のポア抵抗依存性を、式２を元にプロットしたものである。ここでは、薄膜の容量として１ｎＦを仮定している。ナノポアが形成される前の抵抗値ＲPは非常に大きく、例えば１０ＧΩ以上である。この条件では薄膜のインピーダンスはＣMが支配的であるため、電流の位相は９０度進む。変調電圧の印加によって薄膜が絶縁破壊しポアが形成されると抵抗値が低下し、電流の位相の進みが低下する。たとえば、形成されたナノポアの抵抗を１ＧΩとし、変調周波数を１Ｈｚとすれば、電流の位相の進みは８０度に低下する。
［式１］
0006653767.tif 000002
【００２１】
［式２］
0006653767.tif 000003
【００２２】
図３は、半導体プロセスで試作した７ｎｍ厚のＳｉＮ薄膜に対し、正弦波電圧を印加してナノポアを形成した時の電流の位相の時間変化をプロットしたグラフである。縦軸は、印加電圧に対する電流の位相を、１００度を１として正規化した値を示す。電圧の印加開始からナノポアが開口される時刻Ｔ41までは位相がほぼ一定であり、時刻Ｔ41においてナノポアが開口されたことにより位相の進みが低下することが分かる。この位相の変化を監視すれば、ナノポアの開口を検知可能である。
【００２３】
図４は、本実施形態のナノポア形成方法を実現するナノポア形成装置の構成例を示す回路図である。図５は、図４の回路の電圧波形例を示す図である。図４と図５を用いて、図１の手順を実現する具体的な構成例を説明する。
【００２４】
本実施形態のナノポア形成装置は、変調電圧源２０９、スイッチ２０８、トランスインピーダンスアンプ２０７、位相モニタ２１０、及びコンパレータ２１１を有する。ナノポア形成装置は、チップ２００、共通チャンバ２０２、個別チャンバとしての第１チャンバ２０４を備えるナノポアデバイス１００に接続されて、ナノポアデバイス１００中の薄膜にナノポアを形成する。ナノポアデバイス１００の各チャンバは電解質溶液２０３で満たされているとともに、共通チャンバ２０２と第１チャンバ２０４内の電解質溶液は、チップ２００により分離されている。共通チャンバ２０２は共通電極２０５を有し、第１チャンバ２０４は個別電極としての第１電極２０６を有し、各電極は電解質溶液２０３に浸されている。チップ２００上には薄膜２０１が形成されている。薄膜２０１は非常に薄く、測定対象とする生体分子試料に応じて例えばサブｎｍから数１０ｎｍの厚みを持つ。このような非常に薄い薄膜は、半導体プロセスで形成することが可能である。例えば、チップ２００の材質はシリコンであり、その上にＳｉＮ（窒化シリコン）を堆積させることでこうした薄膜が形成される。
【００２５】
第１電極２０６には、ナノポア形成装置のトランスインピーダンスアンプ２０７と位相モニタ２１０が接続される。トランスインピーダンスアンプ２０７は、第１電極２０６に流れる電流ｉを電圧信号Ｖoに変換する。トランスインピーダンスアンプ２０７のリファレンス端子には変調電圧源２０９から変調されたバイアス電圧Ｖbが印加される。トランスインピーダンスアンプ２０７は、リファレンス端子に印加されたバイアス電圧Ｖbと電流入力端子の電圧Ｖeが等しくなるように動作するので、電圧Ｖeもバイアス電圧Ｖbに応じて変調される。トランスインピーダンスアンプ２０７の帰還抵抗をＲfとすると、トランスインピーダンスアンプの出力電圧Ｖoは、Ｖo＝ｉ＊Ｒf＋Ｖbで表わされる。差動アンプ２１２は、Ｖoからバイアス電圧の成分を差し引くことで、薄膜に流れる電流成分ｉに関する情報のみを抽出する。位相モニタ２１０は、第１電極２０６に印加される変調電圧Ｖvの位相と、Ｖi＝ｉ＊Ｒfの位相の差分を電圧Ｖpdに変換する。
【００２６】
図５は、位相モニタ２１０の動作波形を示す図である。ここでは、変調電圧Ｖvとして正弦波を印加し、時刻Ｔ31においてナノポアが開口したと仮定している。先に述べたように、ナノポアが開口すると電流の位相の進みが減少するため、時刻Ｔ31においてＶiの位相が遅れている。入力信号ＶvとＶiは、それぞれ比較器によってＶvd、Ｖidのパルス波形に変換される。仮にＶvとＶiの位相が同じであれば、ＶvdとＶidの波形は完全に一致し、１８０度位相がずれるとＶvdとＶidの波形は反転した形になる。ＶvdとＶidは次段のExclusiveＮＯＲ論理回路とローパスフィルタによって、電圧信号Ｖpdに変換される。ここで、ＶvdとＶidの位相が一致していれば、ExclusiveＮＯＲ回路の出力のデューティー比は最大となるため、ローパスフィルタの出力電圧Ｖpdが上昇し、ＶvdとＶidの位相がずれるとその分だけExclusiveＮＯＲ回路の出力のデューティー比は下がるため、Ｖpdは減少する。結果として、ＶpdにはＶvとＶiの位相差に応じた電圧が出力される。
【００２７】
コンパレータ２１１によって、Ｖpdが閾値Ｖrefを上回ったことが検出されると、スイッチ２０８がスタンバイ電圧Ｖstbyへ切り替わり、トランスインピーダンスアンプ２０７のリファレンス端子への変調電圧の供給が停止する。Ｖstbyは、先に述べたように、ナノポアのサイズが変化しない程度の微小なＤＣ電圧又は変調電圧か、共通電極２０５と同じ電圧（図中ではグラウンド電位）とする。その結果、薄膜２０１へのストレスの印加が軽減され、ナノポア径の拡大を防ぐ。
【００２８】
かかる構成によれば、ナノポアの開口をリアルタイムにモニタし、電流の位相の変化量が閾値を超えた段階で自動的に変調電圧の印加が停止される。ナノポアの開口を監視する電流モニタ期間が存在しないため、ナノポアを高速に開口できる。別の効果として、電気的にナノポアへのストレス印加を停止できるため、例えばウェットエッチングなどの半導体プロセスでナノポアを形成するのに比べて、開口後の停止処理が高速であり、不必要にナノポアの直径が拡大するのを防ぐことができる。別途、ナノポア径を拡大して最終的に所望の大きさにする方法については後述する。
【００２９】
図６は、実施形態１のナノポア形成装置の変形例を示す模式図である。図６は、図４に示した装置構成を簡略化して示すとともに、あらたに情報記憶部６００とデータベース６０３を追加したものである。図６において、６０４はチップを表し、図４の薄膜２０１とチップ２００を含む。６０５は位相モニタ部であり、図４のトランスインピーダンスアンプ２０７と位相モニタ２１０を含む。６０６は変調電圧源であり、図４の変調電圧源２０９、スイッチ２０８、スタンバイ電源Ｖstbyを含む。制御回路６０２は、図４のコンパレータ２１１と基準電圧Ｖrefに相当する機能を持つ。
【００３０】
情報記憶部６００はナノポアデバイス１００のチップ２００に含まれ、制御回路６０２は、情報記憶部６００から読み出した情報６０１を元にデータベース６０３を参照して、変調電圧源６０６から出力する最適な変調電圧を決定する。変調電圧のパラメータとしては、波形の種類（例えば正弦波、矩形波、ランプ波、パルス波）、周波数、デューティー比、振幅、電圧オフセットなどが挙げられる。情報記憶部６００に保持する情報は、薄膜２０１を構成する素材や厚みなどの構造情報でも良いし、薄膜２０１のインピーダンス情報でも良く、また、薄膜２０１の種類を特定できるＩＤでもよい。情報記憶部６００は、チップ２００と一対一に対応していることが望ましく、例えば図７に示すように、チップ２００上にメモリ素子６０９として一体形成しても良い。メモリ素子６０９に記憶された情報は、配線１８０２、パッド１８０１を経由して外部に引き出され、制御回路６０２へと読み出される。ナノポアの形成が終わるごとにナノポアデバイス１００すなわちチップ２００を交換するため、前述のようにチップ２００と情報記憶部６００が一体的に形成されることで、チップの仕様の取り違いによる、最適ではない変調電圧の印加を防ぐことができる。結果として、ナノポアの形成精度向上に寄与する。なお、図７では、簡単のためナノポアの形成に関する部分は図示していない。
【００３１】
データベース６０３には、これらの情報に応じて、どのような変調電圧を薄膜に印加すれば、ナノポアの開口を高感度、高精度に検知できるかに関する情報が記録されている。又は、情報記憶部自身に変調電圧のパラメータを保持しても良い。この場合、データベース６０３が不要となるメリットがある。いずれにせよ、さまざまな薄膜に応じて臨機応変に変調電圧を変更することは、高精度なナノポア形成に必須である。例えば、薄膜の厚みが薄いにも関わらず過大な変調電圧を印加すると、急激な絶縁破壊が起こって、所望の直径よりも大きい穴が形成されたり、薄膜に複数のナノポアが形成されたりする恐れがあるため、薄膜２０１の構造に応じて最適な変調電圧を選択する必要がある。データベースに記憶する内容は、事前に様々な仕様のチップを用いて実験して得られたパラメータの最適値の組合せである。もしくは、一般的な知識に基づく情報でも良い。例えば、半導体酸化膜の絶縁破壊電圧はおよそ１Ｖ／１ｎｍということが経験的に知られているため、薄膜の厚さに応じて、ナノポアの形成に必要な振幅をある程度予測することができる。
【００３２】
一方、ナノポアが形成された際に位相の変化量を最大化することも高感度な検出には重要である。たとえば、正弦波を印加する場合のナノポア開口前後の位相の変化量Δθは以下の式３で表わすことができる。
［式３］
0006653767.tif 000004
【００３３】
ここで、ＲPとＲP’はそれぞれナノポア開口前と開口後の薄膜の抵抗値である。
【００３４】
図８は、最適印加周波数の計算例を示す図である。図８には、ＣM＝１０ｐＦ、ＲP＝１０ＧΩ、ＲP’＝１ＧΩを仮定して式３から求めた位相の変化量Δθの周波数依存性を示した。図中の１５０５は、薄膜に流れる電流成分をベクトル表記したものである。薄膜の容量成分に流れる電流を１５０２、ナノポア開口前に、薄膜の抵抗成分ＲPに流れる電流を１５０１、ナノポア開口後に、薄膜の抵抗成分ＲP’に流れる電流を１５００で表現した。また、１５０３は１５０２と１５０１の合成成分、１５０４は１５０２と１５００の合成成分である。式３で求めた位相差Δθは、これらナノポア開口前後の電流ベクトル１５０３と１５０４の位相差である。図８に示される通り、位相差Δθが最大化される周波数が存在し、この例では５Ｈｚ前後の変調電圧でナノポアを開口すると、最も位相差Δθを大きくすることができる。ナノポア開口前後で位相差が大きくなれば、位相モニタ回路での検出が容易となり、より高精度にナノポアの開口を検知することが可能になる。
【００３５】
式３のＣM、ＲP、ＲP’は、使用する薄膜の構造や電解質溶液の種類や濃度に依存するため、予め複数のＣM、ＲP、ＲP’の組合せについて式３を用いて最適な周波数を算出しておき、データベース６０３に格納する。かかる構成にすれば、様々な薄膜種や溶液条件に応じて最適な穴あけが可能となる。なお、先に述べたとおり、変調電圧については正弦波である必要はなく、たとえば三角波、ランプ波、矩形波やそれらの組み合わせなど、位相情報が抽出できる限りは波形の種類は限定されない。
【００３６】
図９は、実施形態１の変形例を示すフローチャートである。図９は、ナノポアデバイスのチップに情報記憶部６００を付加する代わりに、ナノポア開口前に薄膜のインピーダンスを測定し（Ｓ２１）、その測定結果に応じて最適な変調電圧を選択する（Ｓ２２）ことを特徴としている。最適な変調電圧を選択するに当たっては、図６で説明したように、インピーダンスに応じた最適変調電圧の情報を記録したデータベースを用いても良いし、式３を用いてその場で変調電圧のパラメータを決定しても良い。その後、選択した変調電圧を薄膜へ印加する（Ｓ２３）。変調電圧印加中の電流位相をモニタし、位相の変化量が閾値情報を上回ったら（Ｓ２４）、変調電圧の印加を停止して（Ｓ２５）、ナノポアの開口を終了する。かかる構成によれば、様々な薄膜種や溶液条件に応じて最適な穴あけが可能となる。
【００３７】
＜実施の形態２＞
本実施形態では、ナノポア形成のための変調電圧について説明する。
【００３８】
図１０（Ａ）は、ナノポア形成のための変調電圧の一例を示す波形図である。このナノポア形成方法では、実施形態１で説明した方法において、変調電圧として、原点を中心とする交流電圧を印加する。ナノポア開口後の電圧−電流特性は、形成されたナノポアの断面形状に依存することが報告されており、たとえば前述の特許文献１においては、交流電流を印加すると、断面形状が上下方向に対称となることで電圧−電流特性が線形になることが報告されている。ナノポアの電圧−電流特性の線形性が向上することにより、ＤＮＡのシーケンスを決定する際の精度も向上することが期待できる。
【００３９】
図１１は、ナノポア形成のために印加する変調電圧の種類と開口したナノポアで得られた電流−電圧特性の関係を示す図である。図１１のＡ、Ｂ、Ｃは、それぞれ、正電圧パルスのみを印加して開口したナノポア、負電圧パルスのみを印加して開口したナノポア、原点を中心とする正弦波交流で開口したナノポア、で得られた電流−電圧特性である。また、Ｄ、Ｅ、Ｆはそれぞれの波形の微分値をプロットしたものである。図１１から分かる通り、原点を中心とする正弦波交流で開口することで、電流−電圧特性の線形性が向上する効果がある。
【００４０】
図１０（Ｂ）は、ナノポア形成のための変調電圧の変形例を示す波形図である。このナノポア形成方法では、図１０（Ａ）で説明した変調電圧にＤＣオフセット電圧Ｖofstを加える。ナノポアの開口は、主にＤＣオフセット電圧Ｖofstによるストレス印加で実施し、開口を検知するために変調電圧を加えて位相をモニタする点が特徴である。なお、図４に示した通り、位相モニタ回路２１０の入力に容量素子を追加してＡＣ結合にすることでＤＣオフセット電圧Ｖofstによる電流成分は除去できるため、オフセット電圧Ｖofstを加えたとしても電流の位相変化を正確にモニタすることが可能である。かかる構成によれば、常に薄膜にストレスが印加された状態になるため、ナノポアの開口がさらに高速化される。
【００４１】
＜実施の形態３＞
本実施形態のナノポア形成方法では、実施形態１で説明した方法によりナノポアを開口するフェーズ（Phase１）に加えて、ナノポアを所望のサイズになるまで拡大するフェーズ（Phase２）を有する。
【００４２】
図１２は、実施形態３に係るナノポア形成方法における、印加電圧Ｖvとナノポアの径φPの時間変化の一例を表す波形図である。図１２において、最終的に形成したい目標のポア径をφtgtで示している。まず、時刻Ｔ90から始まるPhase１で正弦波交流電圧を印加してナノポアを開口している。ここで、時刻Ｔ91における開口直後のポア径をφiniで示した。最終ポア径を精度よくφtgtにするには、開口直後のポア径φiniが目標ポア径φtgtよりも小さくなるようにPhase１の印加波形を調整し、その後のPhase２で弱いストレスを印加して目標ポア径φtgtまで拡大していくことが望ましい。拡大フェーズであるPhase２で薄膜に与えるストレスは、開口フェーズであるPhase１で薄膜に与えるストレスよりも弱いことが望ましい。これは、２個目、３個目のポアが新たに形成されるのを防ぐ上で重要である。また、緩やかにポア径を拡大することで、最終ポア径を精度よくφtgtに合わせることができる。
【００４３】
Phase２で印加する波形は、引き続き正弦波でも良いが、薄膜に印加されるストレスを弱めるためにピーク電圧はPhase１よりも低くすることが望ましい。また、正弦波に代えて、パルス電圧を印加しても良い。印加するパルスは、Phase１の正弦波よりもピーク電圧を低くするか、パルス幅を短くすることで、薄膜とナノポアに供給される実効的なエネルギーを減らしてストレスを弱めることで緩やかにポア径を拡大していくことが望ましい。図１２では、Phase１で波高ＶV1の正弦波を印加した後、Phase２ではＶV1より低いＶV2の矩形パルスを印加して穴を拡大し、ＶV2よりさらに低い電圧ＶV3を印加し、電流をモニタすることで穴径を確認している。電流の値が目標値に到達し、所望のポア径になったことが確認された時点（時刻Ｔ92）でストレスの印加を停止する。
【００４４】
かかる構成によれば、正弦波印加と位相モニタにより高速に開口するとともに、精度よく所望のポア径まで拡大していくことが可能になる。図１２の構成では、Phase２の期間中は電流モニタ期間のオーバーヘッドが発生するが、Phase１では交流電圧の位相モニタによって電流のモニタ期間を不要化し、高速にナノポアの開口ができる。従って、開口段階からパルスの印加ごとに電流をモニタする従来方法に比べてトータルの時間が短縮され、所望のポア径のナノポア形成を高速で行うことができる。
【００４５】
＜実施の形態４＞
図１３は、ナノポア形成における電流の位相情報抽出のタイミングの一例を説明する波形図である。先に述べたとおり、薄膜の厚さが薄くなると、トンネル現象によるリーク電流が顕著に流れる。リーク電流は、ＭＯＳトランジスタのゲート酸化膜など、膜の厚さが数ｎｍの絶縁膜で観測されている現象であり、膜の厚さが減少すると指数関数的にリーク電流が増加することが示されている（例えば、Lee et al., Gate oxide leakage current analysis and reduction for VLSI circuits, IEEE Trans. on VLSI Systems, 2004参照）。ナノポアを形成する薄膜でも同様の現象が起きるため、特に薄い薄膜においてナノポアを開口する際は、リーク電流によって正しく電流値をモニタできない恐れがある。
【００４６】
図１３は、時刻Ｔ101においてナノポアが形成されたとして実施したシミュレーションの結果を示す図であり、ナノポア開口のための変調電圧Ｖvに対する、図４の差動アンプ２１２の出力電圧Ｖiの変化をプロットしたものである。リークが無視できる場合の電流波形はＡのようになるが、薄膜の厚さが薄い場合は、変調電圧Ｖvの絶対値が大きい時間帯においてリーク電流が増加するため、Ｂに示すようにＶiが周期的に急増し、差動アンプの電源電圧近辺で飽和するような波形となる。こうしたリーク電流は、位相の正確な評価を困難にし、微小なポアの形成の検出ができなくなる恐れがある。
【００４７】
そこで、本実施の形態においては、Ｔmonで示されるリーク電流の影響が少ない期間のＶi波形のみを使って位相情報を抽出する。具体的には、予め閾値Ｖirefを設定しておき、変調電圧Ｖvの絶対値がピーク電圧を含まない電圧範囲にあるタイミング、例えば変調電圧Ｖvが０を区切る時間を基準とし、ＶiがＶirefを横切る時間の差ΔＴを位相差として検出する。ナノポアが形成される前（時刻Ｔ100〜Ｔ101）はΔＴ1であるのに対し、ナノポアが開口すると（時刻Ｔ101以降）、位相の進み量が低下してΔＴ2となる。この位相の変化を検出して変調電圧の印加を止めることで、膜厚が薄くリーク電流の影響が顕著な薄膜においても、正確にナノポアの開口を検出することが可能になる。
【００４８】
＜実施の形態５＞
図１４は、実施形態５に係るナノポア形成装置の構成例を示す図である。
【００４９】
ナノポアデバイス１００は、チップ１１００、共通チャンバ１１０３、個別チャンバとしての第１チャンバ１１０５及び第２チャンバ１１０４を備える。各チャンバは電解質溶液１１０６で満たされているとともに、共通チャンバ１１０３と第１チャンバ１１０５内の電解質溶液、及び共通チャンバ１１０３と第２チャンバ１１０４内の電解質溶液は、それぞれチップ１１００により分離されている。また、第１チャンバと第２チャンバは隔壁１１１０により分離されている。共通チャンバ１１０３は共通電極１１０７を有し、第１チャンバ１１０５は第１電極１１０８を有し、第２チャンバ１１０４は第２電極１１０９を有し、各電極は電解質溶液１１０６に浸されている。チップ１１００上には第１薄膜１１０１と第２薄膜１１０２が形成され、第１薄膜１１０１は、共通チャンバ１１０３と第１チャンバ１１０５内、第２薄膜１１０２は共通チャンバ１１０３と第２チャンバ１１０４内の電解質溶液にそれぞれ接している。薄膜は非常に薄く、測定対象とする生体分子試料に応じて例えばサブｎｍから数１０ｎｍの厚みを持つ。
【００５０】
本実施形態のナノポア形成装置は、チップ１１００に形成された薄膜の数だけ用意された個々の薄膜専用の位相モニタ、スイッチ及び制御回路のセット、並びに全ての薄膜に共通の位相閾値１１１７、変調電圧源１１１８及びスタンバイ電源１１１９を備える。ここでは説明のため薄膜が２つの場合を示しているが、本実施形態はチップに形成された薄膜の数が３個以上の場合にも当然に適用できる。
【００５１】
ナノポアデバイス１００の第１電極１１０８には、ナノポア形成装置の位相モニタ１１１２を介してスイッチ１１１３が接続される。制御回路１１１１は、位相モニタ１１１２からの位相情報と位相閾値１１１７を比較することで、ナノポアの開口を検知し、スイッチ１１１３を変調電圧源１１１８側からスタンバイ電源１１１９側に切り替えることでナノポア形成用の変調電圧の印加を停止する。ナノポアデバイス１００の第２電極１１０９も同様に、ナノポア形成装置の位相モニタ１１１５を介してスイッチ１１１６が接続される。制御回路１１１４は、位相モニタ１１１５からの位相情報と位相閾値１１１７を比較することで、ナノポアの開口を検知し、スイッチ１１１６を変調電圧源１１１８側からスタンバイ電源１１１９側に切り替えてナノポア形成用の変調電圧の印加を停止する。第１薄膜１１０１には第１電極１１０８から、第２薄膜１１０２には第２電極１１０９から独立して変調電圧が印加される。
【００５２】
かかる構成によれば、第１薄膜１１０１と第２薄膜１１０２において並行して独立にナノポアの開口を実施でき、集積化ポアを高速に開口できる。また、制御回路を薄膜ごとに独立して備えているので、ポアが開口した箇所は随時変調電圧の印加を停止できるため、ナノポア径の拡大を防ぐことができる。一方、位相閾値１１１７、変調電圧源１１１８、スタンバイ電源１１１９を共通化することで、必要な回路量を減らして省面積化や低コスト化が可能になる。
【００５３】
＜実施の形態６＞
図１５は、実施形態６に係るナノポア形成装置の構成例を示す図である。
【００５４】
本実施形態のナノポア形成装置は、実施形態５で説明したナノポア形成装置において、ナノポアデバイスの第１電極１２０８と第２電極１２０９に変調電圧を印加する代わりに、共通電極１２０７に変調電圧を印加する。一方、ナノポアデバイスの第１電極１２０８と第２電極１２０９にはオフセット電圧Ｖofstを印加する。このとき、薄膜１２０１に印加される電圧Ｖ121と薄膜１２０２に印加される電圧Ｖ122は、ともに変調電圧Ｖmodとオフセット電圧Ｖofstの和となる。
【００５５】
ここでは、図１０（Ｂ）のように、穴あけのためのストレス印加は主にＤＣオフセット電圧Ｖofstで行い、変調電圧Ｖmodは開口を検知するために用いる。例えば、薄膜１２０１においてナノポアの開口が検知された場合、実施形態５と同様にスイッチを切り替えてオフセット電圧Ｖofstを０Ｖにする。この場合、薄膜１２０１に印加される電圧はＶmodのみとなり、薄膜へのストレス印加が大幅に軽減されるため、ナノポア径が意図せず拡大しないようにできる。
【００５６】
実施形態６の他の効果は、集積化のディスターブ防止である。この効果について、図１４と図１５を用いて説明する。ナノポアデバイスの集積化が進むと、第１チャンバ１２０５と第２チャンバ１２０４の間の隔壁１２１９が薄くなり、寄生容量Ｃ12mが増大する。ところで、実施形態６においては、ナノポアデバイスの第１電極１２０８と第２電極１２０９には常にＤＣ電圧（Ｖofst又は０Ｖ）しか印加されないため、寄生容量Ｃ12mを介したディスターブは発生しない。
【００５７】
一方、図１４のように第１電極・第２電極側を変調した場合、寄生容量を介して隣接チャンバ間でクロストークが発生する。図１４において、第２薄膜１１０２でナノポアの開口が終わり変調電圧の印加を停止している状況で、第１薄膜１１０１はまだナノポアが開口していない状況を考える。この時、第１薄膜１１０１側の第１電極１１０８には、引き続き変調電圧が印加される。すると、寄生容量Ｃ12mを介して、第２薄膜１２０２にも引き続きストレスが印加される。その結果、第２薄膜１１０２に形成されたナノポアの径が拡大してしまう恐れがある（ディスターブ）。実施形態６に係るナノポア形成方法はかかる課題にかんがみてなされたものであり、ナノポアデバイスの集積化が進んでも、開口時の隣接チャンバ間のディスターブを抑制し、より高精度なナノポアの形成が実現できる。
【００５８】
＜実施の形態７＞
図１６は、実施形態７に係るナノポア形成装置の構成例を示す図である。
【００５９】
本実施形態のナノポア形成装置は、リファレンス薄膜に流れる電流の位相との差分によりナノポアの開口を検知する。具体的には、図１６において、ナノポアデバイス１００の第１薄膜１３０１にナノポアを形成する際、位相比較回路１３１２により、第１薄膜１３０１に流れる電流の位相と、第２薄膜１３０２に流れる電流の位相との差分を検出し、その差分が予め設定した閾値１３１４を超えた時点で、ナノポア形成装置の制御回路１３１１がスイッチ１３１３を切り替える。ここで、ナノポアの形成前に第１薄膜１３０１に印加される電圧Ｖ131は、共通電極１３０７の変調電圧Ｖmodと、ＤＣオフセット電圧Ｖofstの和である。一方、第２電極１３０９にはＶofstよりも低いＤＣオフセット電圧、この例では常に０Ｖが印加されるため、第２薄膜１３０２に印加される電圧Ｖ132は、共通電極１３０７の変調電圧Ｖmodのみである。ナノポアはＤＣオフセット電圧Ｖofstの印加があって開口されるため、第２薄膜１３０２にはナノポアが形成されない。図４に示したＡＣ結合の位相モニタ回路２１０を用いると、第１薄膜１３０１に流れる電流と第２薄膜１３０２に流れる電流成分のうち、変調電圧Ｖmodに起因する電流成分のみを抽出した上、位相を比較することができる。
【００６０】
図１７は、本実施形態のナノポア形成装置の動作波形例を示す図である。図１７は、ナノポアデバイス１００の第１薄膜１３０１に流れる電流と第２薄膜１３０２に流れる電流を電圧Ｖiに変換した時の時間波形を示している。ここでは、時刻Ｔ141において、第１薄膜１３０１にナノポアが形成されたと仮定している。波形１４００は第１薄膜１３０１に流れる電流の波形であり、時刻Ｔ141においてナノポアが形成されることによって振幅と位相が変化している。波形１４０１は第２薄膜１３０２に流れる電流の波形である。先に述べたとおり、第２薄膜には変調電圧Ｖmodのみ印加されるため、変調電圧Ｖmodの振幅が十分小さい限りにおいては、絶縁破壊は発生せず位相も振幅も変化しない。基本的に、半導体プロセスによって同じチップ上に形成された薄膜１３０１と１３０２は、材質、厚みが同じになるため、開口前のインピーダンスはほぼ等しい。従って、波形１４００と１４０１の位相差を検出することで、より高感度にナノポアの形成を検出することが可能になる。
【００６１】
＜実施の形態８＞
図１８は、実施形態８に係る生体分子計測装置の構成例を示す図である。
【００６２】
本実施形態の生体分子計測装置は、実施形態１で説明したナノポアデバイス及びナノポア形成装置に、さらにＤＮＡの配列を解読する機能を備えている。具体的には、ナノポアデバイス１００の共通チャンバ２０２に、溶液並びに測定対象のＤＮＡサンプルを注入するための注入口１７０１を備え、また、ＤＮＡ配列を同定するための計測部１７０５を備える。計測部１７０５は、差動アンプ２１２の出力の高周波成分をカットするフィルタ回路１７０２と、アナログデジタルコンバータ１７０３と、データ処理部１７０４とを備える。スイッチ１７０８は、ナノポア形成時に使用する変調電圧源２０９とスタンバイ電圧Ｖstbyを印加するスタンバイ電源に加え、封鎖電流測定時にリード電圧Ｖreadを印加するリード電源とを切り替える機能を持つ。
【００６３】
図１８は、実施形態１で説明した手順により、ナノポアデバイス１００のチップ２００にナノポア１７０７を形成した後の様子を図示している。データ処理部１７０４はスイッチ１７０８の状態監視と制御機能も有し、スイッチ１７０８がＶstbyに切り替わったことにより、ナノポアの開口完了を検出する。チップ２００にナノポア１７０７が形成された後、注入口１７０１からナノポアデバイス１００の共通チャンバ２０２に測定対象のＤＮＡサンプルを注入する。サンプルの注入後、データ処理部１７０４はスイッチ１７０８をリード電圧Ｖreadに切り替える。この時、トランスインピーダンスアンプ２０７の機能により、第１電極２０６の電圧Ｖeがリード電圧Ｖreadに等しくなる。リード電圧Ｖreadを共通電極２０５の電圧より高くすると、ナノポア１７０７の近傍において、第１チャンバ２０４から共通チャンバ側２０２に向かう電界が発生するとともに、ナノポア１７０７内にイオン電流が流れる。ＤＮＡはマイナスに帯電しているため、この電界により共通チャンバ内２０２のＤＮＡはナノポア１７０７を通って第１チャンバ２０４側へと移動する。ＤＮＡ１７０６はナノポア１７０７を通過中である様子を表す。
【００６４】
ＤＮＡがナノポア１７０７内にある時、ナノポア近傍に存在する塩基の種類に応じてナノポア１７０７を流れる電流（封鎖電流）が変化するため、ＤＮＡがナノポア１７０７を通過している間の電流の変化を測定することで、ＤＮＡの塩基配列を特定できる。ナノポア１７０７に流れる電流ｉは、トランスインピーダンスアンプ２０７と差動アンプ２１２により、電圧（ｉ＊Ｒf）に変換される。従って、差動アンプ２１２の出力を測定することでＤＮＡの配列を同定できる。フィルタ回路１７０２は、差動アンプ出力信号の帯域を絞ることでノイズ成分を低減するとともに、後段のＡＤＣ１７０３で発生するエイリアスを低減する機能を持つ。ＡＤＣ１７０３でデジタル信号に変換された後、最終的にデータ処理部１７０４で塩基配列に変換される。
【００６５】
かかる構成によれば、ナノポアの形成と、その後の封鎖電流の測定を同一の装置内で連続的に実施できる。これにより、以下のような利点が生じる。まず、ナノポアの形成から短時間でＤＮＡサンプルの測定を開始できるため、最適な穴径でＤＮＡの封鎖電流を測定できる。仮に、別の装置で穴をあけた後、ＤＮＡをシーケンスする場合、装置間を移動させる間にナノポアの穴径が変化する恐れがある。これは、移動中に発生する静電気によってナノポアがストレスを受けるためである。もちろん、チップ２００の製造段階でナノポアを形成しておくことも可能であるが、長時間の保存中に大気や保存溶液との相互作用によって表面が酸化し、ナノポア径が変化する恐れもある。別の利点として、トランスインピーダンスアンプ２０７や差動アンプ２１２、スイッチ１７０８や電源回路をナノポア形成部分と封鎖電流の計測部で共用化できるため、装置サイズや製作コストを低減可能である点も挙げられる。
【００６６】
図１８では、共通チャンバ２０２側にサンプルを注入する例を図示したが、もちろん第１チャンバ２０４にサンプル注入口を設けて、第１チャンバ２０４側にサンプルを注入しても良い。その場合、共通電極２０５に対して、第１電極２０６に印加する電圧を下げることでＤＮＡをナノポア１７０７へ導入することができる。
【００６７】
また、ここでは個別チャンバすなわち第１チャンバ２０４が１つの場合について説明したが、もちろん個別チャンバが隔壁で隔てられて複数設けられているナノポアデバイスに対しても本実施形態は適用される。図１４、図１５、図１６で説明したナノポア形成装置に対しても本実施形態は適用される。
【００６８】
＜本発明の変形例について＞
なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
【符号の説明】
【００６９】
１００：ナノポアデバイス
２００：チップ
２０１：薄膜
２０２：共通チャンバ
２０４：第１チャンバ
２０５：共通電極
２０６：第１電極
２０７：トランスインピーダンスアンプ
２０８：スイッチ
２０９：変調電圧源
２１０：位相モニタ
２１１：コンパレータ
２１２：差動アンプ
６００：情報記憶部
６０２：制御回路
６０３：データベース
６０４：チップ
６０５：位相モニタ
６０６：変調電圧源
１７０４：データ処理部
１７０５：計測部
１７０６：ＤＮＡ
１７０７：ナノポア
【図１】
0006653767.tif 000005
【図２】
0006653767.tif 000006
【図３】
0006653767.tif 000007
【図４】
0006653767.tif 000008
【図５】
0006653767.tif 000009
【図６】
0006653767.tif 000010
【図７】
0006653767.tif 000011
【図８】
0006653767.tif 000012
【図９】
0006653767.tif 000013
【図１０】
0006653767.tif 000014
【図１１】
0006653767.tif 000015
【図１２】
0006653767.tif 000016
【図１３】
0006653767.tif 000017
【図１４】
0006653767.tif 000018
【図１５】
0006653767.tif 000019
【図１６】
0006653767.tif 000020
【図１７】
0006653767.tif 000021
【図１８】
0006653767.tif 000022