(57)【特許請求の範囲】
【請求項１】
放熱用ベースプレートと、
前記放熱用ベースプレートに裏面が接合する絶縁基板と、
前記放熱用ベースプレートに対する反対面である前記絶縁基板の表面上に形成された導体パターンと、
前記導体パターンにフリップチップ構造で実装された横型パワー半導体チップと、
前記横型パワー半導体チップに隣接した位置で、前記導体パターンに裏面のドレイン電極が接合した低耐圧Ｓｉ−ＭＯＳＦＥＴチップと、
前記低耐圧Ｓｉ−ＭＯＳＦＥＴチップの表面のソース電極及びゲート電極をそれぞれ前記導体パターンに接続するボンディングワイヤーと、
を備え、
前記横型パワー半導体チップと前記低耐圧Ｓｉ−ＭＯＳＦＥＴチップとがカスコード接続により実装されたパワーモジュール。
【請求項２】
前記横型パワー半導体チップとして、ヘテロ接合を有するノーマリーオン型ＧａＮ−ＨＥＭＴチップを備える請求項１に記載のパワーモジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＧａＮ−ＨＥＭＴなどの横型パワー半導体チップを搭載したパワーモジュールに関する。
【背景技術】
【０００２】
次世代の半導体として期待の高まるヘテロ接合を有するＧａＮ−ＨＥＭＴ(High Electron Mobility Transistor（高電子移動度トランジスタ）)は、従来のＳｉデバイスと比べ低オン抵抗・高速スイッチング・高温動作が見込まれている。
その反面、ノーマリーオン（depletion‐mode)動作となり、フェイルセーフ（fail‐safe）の観点からノーマリーオフ（enhancement- mode）動作が求められ、様々な手法で実現されている。
図４に示すようにＧａＮ−ＨＥＭＴ１０１と低耐圧のＳｉ−ＭＯＳＦＥＴ２０１をカスコード接続し、ノーマリーオフ化する技術の中で、図７，図８、また特許文献１に記載されるようにＧａＮ−ＨＥＭＴのソース電極の上にＳｉ−ＭＯＳＦＥＴを直接実装する方法があるが、搭載するＳｉ−ＭＯＳＦＥＴのチップによる制約によりＧａＮ−ＨＥＭＴが持つ能力を十分に発揮できない面があった。
【０００３】
ＧａＮ−ＨＥＭＴなどの横型パワー半導体チップの多くはＳｉやＳｉＣなどのサブストレート基板上に積層形成されている例が多く、チップの裏面を電気的に絶縁する必要がある。この為、図８に示すように横型パワー半導体チップをパワーモジュール等に実装する際はＤＢＣなどの絶縁基板３０１上に一度実装して絶縁を図り、更に放熱の為のＤＢＣなどの絶縁基板３０２に積層する等の手段を講じる必要があった。結果としてこのようなパワーモジュールでは、２枚の絶縁基板３０１，３０２を銅などの放熱用ベースプレート４０１上に積層した構成となり、これが熱抵抗となって放熱面で不利になっていた。
一方、Ｓｉ−ＩＧＢＴモジュールなどで多用されているワイヤーボンディングの手法でボンディングワイヤー５０１によりＧａＮ−ＨＥＭＴなど横型パワー半導体チップの配線を行うと、ドレイン(Drain)・ソース(Source)電極双方から引き出す必要があり、寄生インダクタンスが配線距離に比例して増加してしまう。寄生インダクタンスの増加は高速スイッチングするＧａＮ−ＨＥＭＴに大きなサージ電圧を発生させる懸念があり、寄生インダクタンスの低減は必須事項となっている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許出願公開第２０１３/０１４７５４０号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
同時にノーマリーオン型デバイスを低耐圧のＳｉ−ＭＯＳＦＥＴなどとカスコード接続する事でノーマリーオフを実現する配線方法では、下記に示す課題を抱えている。
特許文献１のようにＧａＮ−ＨＥＭＴなど横型パワー半導体チップと低耐圧のＳｉ−ＭＯＳＦＥＴチップとを直近で配置するための手法として、チップを重ねて実装する方法では、搭載するＳｉ−ＭＯＳＦＥＴのチップサイズはＧａＮ−ＨＥＭＴなど横型パワー半導体チップのソース電極パッドによる制約を受け、形状や寸法が限定されてしまう。
Ｓｉ−ＭＯＳＦＥＴサイズが限定されるので、Ｓｉ−ＭＯＳＦＥＴのソース電極パッドによる制約を受け、Ｓｉ−ＭＯＳＦＥＴのソースワイヤー本数を十分に確保できず、寄生インダクタンスの低減にも制約を与えていた。
また、ＧａＮ−ＨＥＭＴなど横型パワー半導体チップの上に直接Ｓｉ−ＭＯＳＦＥＴチップを実装する事で、Ｓｉ−ＭＯＳＦＥＴは自己発熱だけでなくＧａＮ−ＨＥＭＴの熱の影響を受け自己発熱以上に高温となる。
このことにより、Ｓｉの持つ温度特性による動作上の制約を受け、ＧａＮ−ＨＥＭＴの持つ利点の一つである高温動作が出来なくなる問題を抱えていた。
【０００６】
したがって、本発明は、ＧａＮ−ＨＥＭＴなど横型パワー半導体チップをカスコード接続するパワーモジュールにおいて、一つには、ヘテロ接合を有するＧａＮ−ＨＥＭＴなどの横型パワー半導体チップ裏面を電気的に絶縁する必要をなくすことを課題とする。
また、発熱部から放熱用ベースプレートへの熱伝導の経路を短くし、部品点数の低減と熱抵抗の改善を図ることを課題とする。
また、パワーモジュールの内部構造がシンプルとなり、ワイヤーボンディング配線による寄生インダクタンスを極力最小限に抑えることを課題とする。
Ｓｉ−ＭＯＳＦＥＴチップがＧａＮ−ＨＥＭＴなどの横型パワー半導体チップによる熱的な影響を直接受けなくなり、ＧａＮ−ＨＥＭＴが持つ優れた温度特性を十分に引き出せるようにし、高温領域での安定した動作を実現することを課題とする。
Ｓｉ−ＭＯＳＦＥＴチップの実装位置を変更する事で、Ｓｉ−ＭＯＳＦＥＴチップの形状・寸法の制約を排し、設計の自由度を高めることを課題とする。
【課題を解決するための手段】
【０００７】
以上の課題を解決するための請求項１記載の発明は、放熱用ベースプレートと、
前記放熱用ベースプレートに裏面が接合する絶縁基板と、
前記放熱用ベースプレートに対する反対面である前記絶縁基板の表面上に形成された導体パターンと、
前記導体パターンにフリップチップ構造で実装された横型パワー半導体チップと、
前記横型パワー半導体チップに隣接した位置で、前記導体パターンに裏面のドレイン電極が接合した低耐圧Ｓｉ−ＭＯＳＦＥＴチップと、
前記低耐圧Ｓｉ−ＭＯＳＦＥＴチップの表面のソース電極及びゲート電極をそれぞれ前記導体パターンに接続するボンディングワイヤーと、
を備え、
前記横型パワー半導体チップと前記低耐圧Ｓｉ−ＭＯＳＦＥＴチップとがカスコード接続により実装されたパワーモジュールである。
【０００８】
請求項２記載の発明は、前記横型パワー半導体チップとして、ヘテロ接合を有するノーマリーオン型ＧａＮ−ＨＥＭＴチップを備える請求項１に記載のパワーモジュールである。
【発明の効果】
【００１１】
本発明によれば、ヘテロ接合を有するＧａＮ−ＨＥＭＴなどの横型パワー半導体チップをフリップチップ構造で実装する事で、放熱用ベースプレートに近い面からの放熱が出来るようになり、冷却の効率が向上する。
当該横型パワー半導体チップをフリップチップ構造で実装する事で、当該横型パワー半導体チップのサブストレート基板であるＳｉなどの基板裏面が放熱用ベースプレートに対して背く事により、改めて絶縁する必要がなくなる事から絶縁基板の積層が不要となり、部品点数の低減が図られる。
また、絶縁基板の積層が不要となったことにより、発熱部から放熱用ベースプレートへの熱伝導の経路が短くなり、熱抵抗の改善が図られる。
ＧａＮ−ＨＥＭＴなどのノーマリーオン型のデバイスをカスコード接続してノーマリーオフを実現させる際に、低耐圧Ｓｉ−ＭＯＳＦＥＴチップをＧａＮ−ＨＥＭＴチップのソース電極パッド上に搭載する従来例に比較して、絶縁基板に形成された同一面上の導体パターン上に当該横型パワー半導体チップとＳｉ−ＭＯＳＦＥＴチップとを隣接して配置することでワイヤーボンディングによる配線距離を短くすることができ、寄生インダクタンスの増大を抑制できる。
Ｓｉ−ＭＯＳＦＥＴをＤＢＣなどの絶縁基板に直接搭載する事で当該横型パワー半導体チップの発熱による影響から解放され、当該横型パワー半導体チップの持つ熱的な特性（高温動作）をＳｉ−ＭＯＳＦＥＴの動作温度に縛られることなく最大限に引き出し、安定した動作を実現することができる。
Ｓｉ−ＭＯＳＦＥＴチップの搭載位置を当該横型パワー半導体チップのソース電極上から、当該横型パワー半導体チップが実装されたＤＢＣなどの絶縁基板上に直接搭載する事で当該横型パワー半導体チップのソース電極パッドの形状による制約から解放され、Ｓｉ−ＭＯＳＦＥＴチップの形状や寸法を自由に選択でき設計の自由度が向上する。
以上の効果により総合損失の低下・機器の効率向上を図る事が出来る。
【図面の簡単な説明】
【００１２】
【図１】本発明の一実施形態に係るパワーモジュールの平面図である。
【図２】本発明の一実施形態に係るパワーモジュールのＡ−Ａ断面図である。
【図３】従来例（図７、図８）と本発明例（図１，図２）の構造モデルについて発熱部（ＧａＮ−ＨＥＭＴデバイス部）から放熱部（放熱用ベースプレート）までの熱抵抗の試算結果を示すグラフである。
【図４】ＧａＮ−ＨＥＭＴにＳｉ−ＭＯＳＦＥＴをカスコード接続してノーマリーオフ化した回路図である。
【図５】本発明の他の一実施形態に係るパワーモジュールの平面図である。
【図６】本発明の他の一実施形態に係るパワーモジュールのＢ−Ｂ断面図である。
【図７】従来例に係るパワーモジュールの平面図である。
【図８】従来例に係るパワーモジュールの断面図である。
【図９】(a)は従来例における従来例におけるＧａＮ−ＨＥＭＴの放熱経路を示す断面図、本発明例におけるＧａＮ−ＨＥＭＴの放熱経路を示す断面図である。
【発明を実施するための形態】
【００１３】
以下に本発明の一実施形態につき図面を参照して説明する。以下は本発明の一実施形態であって本発明を限定するものではない。
【００１４】
図１及び図２に示すように本実施形態のパワーモジュールは、放熱用ベースプレート４０１と、絶縁基板３１０と、絶縁基板３１０の表面上に形成された導体パターン３２１〜３２９と、ヘテロ接合を有する横型パワー半導体チップである上下一対のＧａＮ−ＨＥＭＴチップ１０２，１０２と、上下一対の低耐圧Ｓｉ−ＭＯＳＦＥＴチップ２０２，２０２と、ボンディングワイヤー５０２，５０３，５０４とを備えて、Ｐ，Ｕ，Ｎ電極間にブリッジを構成する。尚、この絶縁基板は多層基板を含めるものとする。
【００１５】
放熱用ベースプレート４０１は、銅、銅合金、アルミなどの金属による。
絶縁基板３１０は窒化アルミニウム等の高熱伝導率のセラミックなどにより、表面にはＤＢＣ法により導体パターン３２１〜３２９が形成されており、裏面にはＤＢＣ法によりベタパターン３１１が形成されている。
絶縁基板３１０の裏面は、放熱用ベースプレート４０１の表面にベタパターン３１１及びソルダー６０２を介して接合している。
【００１６】
ＧａＮ−ＨＥＭＴチップ１０２はフリップチップ構造で実装されている。詳しくは、上位側のＧａＮ−ＨＥＭＴチップ１０２のドレイン電極１０２ＤがＰ電極導体パターン３２１にソルダー６０１を介して接合し、ソース電極１０２Ｓが導体パターン３２２にソルダー６０１を介して接合し、ゲート電極１０２ＧがＵ電極導体パターン３２３にソルダー（不図示）を介して接合している。
同様に下位側のＧａＮ−ＨＥＭＴチップ１０２のドレイン電極１０２ＤがＵ電極導体パターン３２３にソルダー６０１を介して接合し、ソース電極１０２Ｓが導体パターン３２６にソルダー６０１を介して接合し、ゲート電極１０２ＧがＮ電極導体パターン３２７にソルダー（不図示）を介して接合している。各電極パッドの周囲には適宜ソルダーレジスト（７０１）が設けられる。
【００１７】
上位側の低耐圧Ｓｉ−ＭＯＳＦＥＴチップ２０２の裏面のドレイン電極２０２Ｄは、上位側のＧａＮ−ＨＥＭＴチップ１０２に隣接した位置で、ソルダー６０３を介して導体パターン３２２に接合している。
同様に下位側の低耐圧Ｓｉ−ＭＯＳＦＥＴチップ２０２の裏面のドレイン電極２０２Ｄは、下位側のＧａＮ−ＨＥＭＴチップ１０２に隣接した位置で、ソルダー６０３を介して導体パターン３２６に接合している。
【００１８】
ボンディングワイヤー５０２が、上位側の低耐圧Ｓｉ−ＭＯＳＦＥＴチップ２０２の表面のソース電極２０２ＳをＵ電極導体パターン３２３に接続する。
ボンディングワイヤー５０３が、上位側の低耐圧Ｓｉ−ＭＯＳＦＥＴチップ２０２の表面のソース電極２０２Ｓを導体パターン３２５に接続する。
ボンディングワイヤー５０４が、上位側の低耐圧Ｓｉ−ＭＯＳＦＥＴチップ２０２の表面のゲート電極２０２Ｇを導体パターン３２４に接続する。
同様にボンディングワイヤー５０２が、下位側の低耐圧Ｓｉ−ＭＯＳＦＥＴチップ２０２の表面のソース電極２０２ＳをＮ電極導体パターン３２７に接続する。
ボンディングワイヤー５０３が、下位側の低耐圧Ｓｉ−ＭＯＳＦＥＴチップ２０２の表面のソース電極２０２Ｓを導体パターン３２９に接続する。
ボンディングワイヤー５０４が、下位側の低耐圧Ｓｉ−ＭＯＳＦＥＴチップ２０２の表面のゲート電極２０２Ｇを導体パターン３２８に接続する。
【００１９】
以上のように、上位側のＧａＮ−ＨＥＭＴチップ１０２と上位側の低耐圧Ｓｉ−ＭＯＳＦＥＴチップ２０２とがカスコード接続により実装されており、等価回路図は図４の通りである。また、下位側のＧａＮ−ＨＥＭＴチップ１０２と下位側の低耐圧Ｓｉ−ＭＯＳＦＥＴチップ２０２とがカスコード接続により実装されており、等価回路図は図４の通りである。
【００２０】
以上の本実施形態のパワーモジュールにより上述した本発明の効果が奏される。
特に熱抵抗の改善については以下の通り試算することができた。
図３は従来例（図７、図８）と本発明例（図１，図２）の構造モデルについて発熱部（ＧａＮ−ＨＥＭＴデバイス部）から放熱部（放熱用ベースプレート）までの熱抵抗の試算結果を従来例を１として示す。
成分ａ１は、放熱用ベースプレート４０１分である。
成分ａ２は、ソルダー６０２分である。
成分ａ３は、ベタパターン３１１と、絶縁基板（図８中３０２，図２中３１０）と、導体パターン（図８中３０５、図２中３２１〜３２３，３２６）とを合わせた分である。
成分ａ４は、絶縁基板３０１と３０２の間のソルダー６０４分である。
成分ａ５は、絶縁基板３０１裏面のベタパターン３０３と、絶縁基板３０１と、絶縁基板３０１表面の導体パターン３０４とを合わせた分である。
成分ａ６は、ＧａＮ−ＨＥＭＴチップ実装用のソルダー分（図８中６０５，図２中６０１）である。
成分ａ７は、ＧａＮ−ＨＥＭＴチップ内構造分である。
図３に示すように総合で本発明例は従来例に対し熱抵抗を優に２０％低減することができた。従来例におけるＧａＮ−ＨＥＭＴの放熱経路９０を図９(a)に、本発明例におけるＧａＮ−ＨＥＭＴの放熱経路９１を図９(b)に示す。従来例における放熱用ベースプレート４０１までの放熱経路９０途上には、ＧａＮ−ＨＥＭＴデバイス部まで成分ａ４（図８中６０４），成分ａ５（図８中３０１，３０３，３０４）と、ＧａＮ−ＨＥＭＴチップ１０１内のＳｉ基板があるのに対し、本発明例ではそれらが無く、フリップチップ実装されたため、放熱経路９１で示すようにソース・ドレイン電極１０２Ｄ，１０２Ｓを通して放熱用ベースプレート４０１へ放熱できるようになったことが要因である。図９(a)に示すように従来例の放熱経路９０途上にはソース・ドレイン電極１０１Ｄ，１０１Ｓが含まれていない。
低耐圧Ｓｉ−ＭＯＳＦＥＴについては、従来例ではＧａＮ−ＨＥＭＴチップ上に実装されるため図３に示したもの以上の熱抵抗が生じるのに対し、本発明例では、ＧａＮ−ＨＥＭＴチップと同一面上に実装されるので大幅に熱抵抗が低減される。
【００２１】
また、図５及び図６に示されるノーマリーオフ型横型パワー半導体チップ１０３，１０３がフリップチップ構造で実装されたパワーモジュールにおいても、同様に熱抵抗の低減等の効果が得られる。図５及び図６に示されるパワーモジュールにおいては、上位側チップ１０３のソース電極１０３Ｓが接合する導体パターン３２２は、Ｕ電極導体パターン３２３に対し絶縁基板３１０上で連続し、補助ソース電極３３２にも連続する。ゲート電極１０３Ｇは、ゲート取出導体パターン３３１に取り出される。下位側も図示のとおりである。
【符号の説明】
【００２２】
３２１-３２９ 導体パターン
１０２ ＧａＮ−ＨＥＭＴチップ
１０２Ｄ      ドレイン電極
１０２Ｇ      ゲート電極
１０２Ｓ      ソース電極
２０２ 低耐圧Ｓｉ−ＭＯＳＦＥＴチップ
２０２Ｄ      ドレイン電極
２０２Ｇ      ゲート電極
２０２Ｓ      ソース電極
３０１ 絶縁基板
３０２ 絶縁基板
３１０ 絶縁基板
４０１ 放熱用ベースプレート
５０１，５０２，５０３，５０４     ボンディングワイヤー
６０１，６０２，６０３      ソルダー
【図１】
0006655992.tif 000002
【図２】
0006655992.tif 000003
【図３】
0006655992.tif 000004
【図４】
0006655992.tif 000005
【図５】
0006655992.tif 000006
【図６】
0006655992.tif 000007
【図７】
0006655992.tif 000008
【図８】
0006655992.tif 000009
【図９】
0006655992.tif 000010