(57)【特許請求の範囲】
【請求項１】
シリコン光電子増倍管アレイ（３００）であって、
それぞれが入射放射に応答してパルス出力を提供する複数のマイクロセル（３０２、３０４、３０Ｎ）を備え、各マイクロセルは前記パルス出力をイネーブルしディセーブルするように構成される回路要素（２１６、２１８）を含み、
前記複数のマイクロセル（３０２、３０４、３０Ｎ）のそれぞれは、セルディセーブルスイッチ（２１９）及び自己試験回路（２１０）を含み、
前記パルス出力は、前記セルディセーブルスイッチ（２１９）が第１の状態にあるときにディセーブルされる、シリコン光電子増倍管アレイであり、
前記シリコン光電子増倍管アレイが、
前記複数のマイクロセル（３０２、３０４、３０Ｎ）の間で予め規定された行に接続され、前記予め規定された行の各マイクロセルのラッチ信号出力を計数するように構成される行カウンタ（３１０）と、
前記行カウンタに接続されるピクセルコントローラ（３２０）であって、前記複数のマイクロセル（３０２、３０４、３０Ｎ）のそれぞれの制御ロジック回路（２１８）に信号を提供するように構成される、ピクセルコントローラ（３２０）とを含み、
前記行カウンタは、ダークカウントハイ指示信号を前記ピクセルコントローラ（３２０）に提供する、シリコン光電子増倍管アレイ。
【請求項２】
前記ピクセルコントローラ（３２０）は、前記ダークカウントハイ指示信号をモニターし、前記ダークカウントハイ指示が禁止マイクロセルの所定の閾値より小さい場合、前記複数のマイクロセル（３０２、３０４、３０Ｎ）に禁止信号を提供するように構成される、請求項１記載のシリコン光電子増倍管アレイ。
【請求項３】
前記ピクセルコントローラ（３２０）は、前記ダークカウントハイ指示が禁止マイクロセルの所定の数より大きい場合、前記禁止信号を除去するように構成される、請求項２記載のシリコン光電子増倍管アレイ。
【請求項４】
制御ロジック回路（２１８）は、コンフィギュアセル信号をそれぞれのマイクロセルのコンポーネントに提供する、請求項１記載のシリコン光電子増倍管アレイ。
【請求項５】
前記コンフィギュアセル信号は、前記それぞれのマイクロセルの比較器閾値電圧基準の変化をもたらすように動作する、請求項４記載のシリコン光電子増倍管アレイ。
【請求項６】
前記複数のマイクロセル（３０２、３０４、３０Ｎ）のそれぞれは、
アノード（５４）端子及びカソード（５２）端子を有するアバランシェフォトダイオード（２０４）と、
出力端子、前記カソード端子と電気的連通状態にある第１の入力端子、及び基準電圧レベルに接続された第２の入力端子を有する第１の演算増幅器（２１２）と、
前記第１の演算増幅器出力と電気的連通状態にある入力を有する第２の演算増幅器（２１４）であって、閾値電圧に接続された別の入力及びワンショットパルス回路（２１５）と電気的連通状態にある出力を有する、第２の演算増幅器（２１４）と、
前記パルス出力を生成するように構成されるワンショットパルス回路（２１５）と、
前記第２の演算増幅器出力と電気的連通状態にあるラッチ回路（２１６）とを含む、請求項１記載のシリコン光電子増倍管アレイ。
【請求項７】
前記第１の演算増幅器（２１２）は、電流センス増幅器（２１２）として構成される、請求項６記載のシリコン光電子増倍管アレイ。
【請求項８】
前記カソード端子（５２）に直列に接続されたクエンチング回路（２０６）を含む、請求項６記載のシリコン光電子増倍管アレイ。
【請求項９】
前記複数のマイクロセル（３０２、３０４、３０Ｎ）のそれぞれのパルス出力に接続されたピクセル加算器を含む、請求項１記載のシリコン光電子増倍管アレイ。
【請求項１０】
自己試験動作に応答してラッチ信号を提供するように構成される前記自己試験回路（２１０）を含む、請求項１記載のシリコン光電子増倍管アレイ。
【請求項１１】
ピクセルコントローラ信号及び前記ラッチ回路（２１８）によって提供される信号に基づいて前記セルディセーブルスイッチ（２１９）に制御信号を提供するように構成される前記制御ロジック回路（２１８）を含み、前記制御信号は、前記セルディセーブルスイッチ（２１９）を、２つの状態の間で変化させる、請求項１０記載のシリコン光電子増倍管アレイ。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、内部較正回路要素を有するシリコン光電子増倍管に関する。
【背景技術】
【０００２】
光子センサは、アバランシェフォトダイオード（ＡＰＤ：ａｖａｌａｎｃｈｅ  ｐｈｏｔｏ  ｄｉｏｄｅ）を含むマイクロセルのアレイを使用して実装され得る。ＡＰＤは、シリコン光電子増倍管（ＳｉＰＭ：ｓｉｌｉｃｏｎ  ｐｈｏｔｏｍｕｌｔｉｐｌｉｅｒ）としてシリコンウェハ上に作製され得る。従来のシリコン光電子増倍管デバイスにおいて、それぞれの個々のＡＰＤは、通常、１００ｋΩと１ＭΩとの間の値を有するクエンチング抵抗器によって読出しネットワークに接続され得る。ＳｉＰＭに印加されるバイアス電圧が絶縁破壊電圧より大きいとき、検出される光子は、アバランシェを発生し、ＡＰＤキャパシタンスが絶縁破壊電圧まで放電し、再充電電流が信号を生成する。
【０００３】
ＳｉＰＭ技術は、結晶欠陥、不純物、及び他の異常による可能性がある固有ダークカウント（すなわち、光が存在しない状態での応答−通常、熱電子放出による）を有し得る。アレイの個々のマイクロセルの間での欠陥の分布は、不均一であり、１デバイス当たりの少数のマイクロセルが、非常に高いダークカウント発生レートを有する可能性をもたらし得る。
【０００４】
アレイ内のノイジーなマイクロセルは、印加電圧下でＳｉＰＭのフォトルミネセンスを測定することによって位置特定され得る。識別されるノイジーなマイクロセルは、レーザパルスを使用することによってアレイから切離され得る。この方法の実際の実装は、非常に複雑でかつ費用がかかる。これらの理由で、そのアプローチは、大量ＳｉＰＭ生産における実装にとって魅力的でない。
【０００５】
ノイジーなマイクロセルを識別する別のアプローチは、各マイクロセルのダークカウントを測定し、ノイジーなマイクロセルをプログラム的に禁止することである。このアプローチを実装するため、各マイクロセルは、一意のアドレスを有するアドレスラインを有する必要がある。更に、個々のマイクロセルは、マイクロセルをディセーブル又はイネーブルするために使用され得るスタティックメモリセルを含むように作製される。外部コントローラは、較正プロセスを実装するために必要とされる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】国際公開第ＷＯ２００９／００１２３７Ａ１号
【図面の簡単な説明】
【０００７】
【図１】マイクロセルのアレイを有する従来のシリコン光電子増倍管ピクセルの簡略化した電気モデルを示す図である。
【図２Ａ−２Ｂ】幾つかの実施形態によるマイクロセルの略図である。
【図３】幾つかの実施形態によるマイクロセルのアレイのブロック図である。
【図４】幾つかの実施形態によるプロセスを示す図である。
【発明を実施するための形態】
【０００８】
複数の実施形態によれば、マイクロセルは、高いダークカウントレートを有するマイクロセルを識別するためにマイクロセルを自己試験する回路要素を含むように作製される。ダークカウントレートが所定の閾値より大きい場合、回路要素はマイクロセルをディセーブルし得る。複数の実装態様によれば、この自己試験プロシージャは、デバイスがパワーオンされるとき、及び／又は、マイクロセルに対するリセット信号として受信されるコマンドによって実施され得る。複数の実施形態によれば、モニターが組込まれて、自己試験中にディセーブルされるマイクロセルの数を計数する。モニターは、アレイ内のディセーブルされたマイクロセルのカウントを追跡する。アレイ内のディセーブルされたマイクロセルの数が所定の数に達する場合、モニターは、回路要素がそれ以上のマイクロセルをディセーブルすることを禁止し得る。複数の実施形態によれば、アレイ内のアクティブなマイクロセルの数は、所定の閾値を超えて維持される。
【０００９】
ＳｉＰＭ技術で作製されるＡＰＤの典型的なダークカウントレートは、約１００キロカウント数／秒（Ｋｃｐｓ）／平方ミリメートルである。このレートは、５０ミクロン×５０ミクロンのＳｉＰＭマイクロセルサイズについて１マイクロセル当たり約２５０ｃｐｓに対応する。複数の実施形態によれば、積分自己試験回路は、自己試験プロシージャ中にダークカウントパルスを検出し得る。この自己試験プロシージャは、パワーオン時に又はリセットコマンドによって行われ得る。自己試験は、平均ノイズレベルに応じて、約０．１〜１．０秒の継続期間を有し得る。ダークカウント数が閾値を超える場合、マイクロセル内の回路要素は、次の自己試験プロシージャが始動されるまで、マイクロセルをディセーブルすることになる。複数の実装態様によれば、特別なパルスが、デバイス加算ブロックに提供され、デバイス加算ブロックは、ターンオフされる１デバイス当たりのマイクロセルの数を制限する。
【００１０】
図１は、従来のシリコン光電子増倍管ピクセルの簡略化した電気モデルを示し、マイクロセルは、こうしたセルのＳｉＰＭアレイ内の複数のマイクロセルの１つのマイクロセルである。一例において、示すマイクロセルは、アナログＳｉＰＭにおいてガイガーモードで動作する単一光子アバランシェダイオード（ＳＰＡＤ：ｓｉｎｇｌｅ  ｐｈｏｔｏｎ  ａｖａｌａｎｃｈｅ  ｄｉｏｄｅ）のアレイの一部であってよい。示す例において、モデルは、関連するカソード５２及びアノード５４を含む。モデルのマイクロセル部分は、ダイオードキャパシタ５８及び電流パルス６６を含み、それらはフォトダイオードに連結されてもよい。示す例におけるクエンチ回路要素は、クエンチ抵抗器７２及び寄生クエンチキャパシタ６０を含む。この例において、クエンチ回路要素の下流の、寄生抵抗器６２及び寄生インダクタ６４がモデル化される。
【００１１】
このモデルにおいて、示すマイクロセル等の、マイクロセルのそれぞれの個々のＡＰＤは、約１００ｋΩと約１ＭΩとの間の典型的な値を有するクエンチング抵抗器（Ｒｑ）７２を含むクエンチング回路要素によって読出しネットワークに接続される。検出光子がアバランシェ事象を発生すると、電流パルス６６が発生し、マイクロセルダイオードキャパシタンスＣｄ５８は、絶縁破壊電圧まで下がるよう放電し、再充電電流が測定可能な出力信号を生成する。単一光電子（ＳＰＥ：ｓｉｎｇｌｅ  ｐｈｏｔｏ  ｅｌｅｃｔｒｏｎ）の典型的なパルス形状７４は、高速立上り時間（すなわち、急峻な立上りエッジ）と、それに続く長い降下時間（すなわち、ゆっくりとした降下テール）を有する。
【００１２】
図２Ａ〜２Ｂは、幾つかの実施形態による、自己試験回路要素２１０を含むマイクロセル２００を示す。図２Ａは、通常動作モードにおけるマイクロセル２００を示す。図２Ｂは、自己試験モードにおけるマイクロセルを示す。マイクロセル２００は、クエンチング回路２０６と直列にＡＰＤ２０４を含む。複数の実施形態によれば、自己試験回路要素２１０は、ＡＰＤ及びクエンチング回路の接合部に接続される。複数の実装態様によれば、自己試験回路要素２１０は、ＳｉＰＭと共にシリコンウェハ上に作製され、マイクロセルの一部として一体化される。
【００１３】
自己試験回路要素２１０は、フィードバック抵抗Ｒｆ、キャパシタンスＣｉｎｔ、及びマイクロセル制御ロジック２１８からのＣｏｎｆｉｇＣｅｌｌ信号によって制御される関連する回路コンポーネントを有する演算増幅器（ＯＰ  ＡＭＰ）２１２を含む。一実装態様によれば、ＯＰ  ＡＭＰは、電流センス増幅器として構成され得る。電流センス増幅器の一方の入力は、信号２０８を受信するため、ＡＰＤ及びクエンチング回路の接合部に接続される。一実施形態によれば、電流センス増幅器２１２の他の端子は、基準電圧レベル（例えば、一実装態様において、コモングラウンド）に接続される。電流センス増幅器は、信号２０８の電流強度に比例する電圧を有する電流センス増幅器出力信号２１３を提供する。
【００１４】
図２Ａは、マイクロセル２００の通常動作モードを示す。このモードにおいて、ＴｅｓｔＥｎａｂｌｅ信号２３０は、フォールスにセットされ、スイッチ２４０はクローズされ、スイッチ２１９はデフォルトによってオープンし、一方、スイッチ２１９は、直前の自己試験プロシージャサイクル中のマイクロセル制御ロジック２１８の状態に基づいてクローズされ得る。電流センス増幅器２１２の出力は、一方の入力として演算増幅器（又は比較器）２１４に提供され、演算増幅器２１４は、信号２１３の電圧を、演算増幅器２１４の第２の入力端子の所定の閾値電圧Ｖｔｈと比較する。信号２１３の電圧が閾値電圧を（絶対電圧レベルで）超えると、演算増幅器２１４は、その出力にロジック信号を生成する。演算増幅器２１４の出力は、ワンショットパルス回路２１５に接続される。通常動作モード（図２Ａ）において、ワンショットパルス回路は、ピクセル加算器にパルスを提供する。ラッチ回路２１６は、このモードにおいてマイクロセル制御ロジック２１８によってディセーブルされる。
【００１５】
図２Ｂは、マイクロセル２００の自己試験モード構成を示す。入力ライン２３０からのピクセルコントローラによるＴｅｓｔＥｎａｂｌｅ信号の立上りエッジは、マイクロセル制御ロジック２１８をリセットし、マイクロセル制御ロジック２１８は、スイッチ２１９をオープンさせ、スイッチ２４０をクローズさせる。自己試験モードにおいて、マイクロセル制御ロジック回路２１８は、マイクロセルのダークカウントが高い場合、ＣｅｌｌＤｉｓａｂｌｅ信号をトルーとして提供し、ＣｅｌｌＤｉｓａｂｌｅ信号は、スイッチ２１９をクローズし、スイッチ２４０をオープンする。自己試験モード中、マイクロセル制御ロジック回路要素は、ＣｏｎｆｉｇＣｅｌｌ信号によってワンショット２１５をディセーブルし、ラッチ２１６をイネーブルする。積分キャパシタＣｉｎｔは、電荷感応型増幅器として構成されるＯＰ  ＡＭＰ２１２のフィードバックループに入るよう切換えられる。クロック信号Ｉｎｔｇは、キャパシタＣｉｎｔの積分継続期間をセットしリセットする。クロック信号は、ピクセルコントローラ又はマイクロセル制御ロジック回路要素によって提供される。
【００１６】
演算増幅器２１４によって決定される比較は、ＡＰＤのダークカウントレートが所定の閾値を超えるかどうかを判定する。ダークカウントレートが高過ぎ、比較器２１４がトリップする場合、ＣｅｌｌＤｉｓａｂｌｅは、電圧源Ｖｓに接続されるスイッチをクローズするためにハイになり、こうしてディセーブルされるＡＰＤにわたるバイアス電圧を減少させ、クエンチング回路要素２０６は、ディセーブルされ、マイクロセルをアノードから切離す。ダークカウントレートが高過ぎる場合、マイクロセル２００は、ダークカウントハイ（ＤＣＨ：ｄａｒｋ  ｃｏｕｎｔ  ｈｉｇｈ）信号をピクセルコントローラに提供する。
【００１７】
ピクセルコントローラは、ＤＣＨ行カウンタを加算することによって、ディセーブルされるマイクロセルの数を計数する。ディセーブルされるマイクロセルの数が所定の値より大きい場合、ピクセルカウンタは、ディセーブルされるマイクロセルの総数が所定の値より小さくなるまで、以下のステップの一方又は両方を実施しながら、試験をやり直す又は停止するコマンドを発し得る。第１に、比較器閾値電圧Ｖｔｈは、ピクセルコントローラの制御下で上げられ得る。第２に、クロック信号Ｉｎｔｇによってセットされる積分の継続期間は、クロック信号のパルス幅を変更することによって減少され得る。複数の実施形態によれば、マイクロセルの個々のアドレス指定は必要とされない。幾つかの実装態様によれば、方法を具現化することは、行及び／又は列によってマイクロセルをアドレス指定するように拡張され得る。
【００１８】
入力ライン上のＴｅｓｔＥｎａｂｌｅ信号２３０は、マイクロセル制御ロジック回路要素２１８に対する一入力である。ロジック回路要素は、ＴｅｓｔＥｎａｂｌｅ信号２３０をラッチ２１６からの信号２２４と組合せる。両方の信号が存在する場合、スイッチ２１９は起動され、スイッチ２４０は、マイクロセルをアノード５４から切離すためにオープンである。スイッチ２１９が起動された状態で、供給電圧Ｖｓは、ＯＰ  ＡＭＰ２１２の入力に提供される。
【００１９】
図３は、幾つかの実施形態による、ピクセルコントローラを有するシリコン光電子増倍管マイクロセルアレイ３００を示す。マイクロセルアレイ３００は、複数のマイクロセル３０２、３０４、…、３０Ｎを含む。これらのマイクロセルは、複数の実施形態による、図２Ａ〜２Ｂに関して先に開示したマイクロセル２００の実装態様である。図３は、図２Ｂの自己試験モードにおけるマイクロセル２００を示す。マイクロセルのそれぞれは、マイクロセルラッチからの出力ラインによってＤＣＨ行カウンタ３１０に接続され、ＤＣＨ行カウンタ３１０は、ピクセルコントローラ３２０に対する入力を提供する。マイクロセルからのワンショット出力は、ピクセル加算器に提供される。更に、マイクロセルは、ピクセルコントローラからのＴｅｓｔＥｎａｂｌｅラインに接続される。
【００２０】
図４は、複数の実施形態による、マイクロセルＡＰＤ  ＳｉＰＭに対して自己試験較正を実施するためのプロセス４００を示す。ＡＰＤは、自己試験／較正モードにセットされる、ステップ４１０。自己試験モードに入るため、マイクロセルは、図２Ｂに関して先に論じたように構成される。クロック信号Ｉｎｔｇによってセットされた所定の期間中、ＡＰＤが発生させるどんなダーク電流も積分される、ステップ４２０。積分は、幾つかの実装態様に従って、電荷感応型増幅器として構成される増幅器２１２によって行われ得る。積分されたダーク電流は、モニターされ、ステップ４３０、所定のセットされた閾値レベルと比較される、ステップ４３２。モニタリングは、電荷感応型増幅器２１２からの出力電圧を閾値電圧レベルと比較する演算増幅器２１４によって実施され得る。ダークカウントレートが閾値レベルより大きい、ステップ４４０、場合、プロセス４００は、ダークカウントレートが高いことを示す信号をピクセルコントローラ（ステップ４７０）に提供する。ダークカウントレートが閾値より大きい場合、マイクロセルは、マイクロセル制御ロジック、ステップ４５０、によってディセーブルされる、ステップ４６０。全てのマイクロセルからのＤＣＨ信号に応答して、ピクセルコントローラは、ＴｅｓｔＥｎａｂｌｅ信号を更新し、マイクロセル制御ロジック４５０に送信して、ステップ４７０、試験を停止する、又は、リセットし、異なるパラメータによって新しい試験を開始する。
【００２１】
複数の実施形態によるシステム及び方法は、ダークカウントを提供するマイクロセルのアレイの個々のマイクロセルを管理することによって、全体的な光子検出器性能を改善し得る。複数の実施形態の実装は、受容可能なウェハ作製歩留まりを上げ、検出器を製造するときの全体的なコスト低減をもたらし得る。
【００２２】
特定のハードウェア及び方法が本明細書で述べられたが、任意の数の他の構成が本発明の複数の実施形態に従って提供されてもよいことに留意されたい。したがって、基本的な新規な特徴が示され、述べられ、指摘されたが、示す実施形態の形態及び詳細におけるまたその動作における種々の省略、置換、及び変更が、本発明の趣旨及び範囲から逸脱することなく当業者によって行われてもよいことが理解されるであろう。１つの実施形態から別の実施形態への要素の置換が、同様に完全に意図され企図される。
【００２３】
最後に、代表的な実施態様を以下に示す。
［実施態様１］
シリコン光電子増倍管アレイ（３００）であって、
それぞれが入射放射に応答してパルス出力を提供する複数のマイクロセル（３０２、３０４、３０Ｎ）を備え、各マイクロセルは前記パルス出力をイネーブルしディセーブルするように構成される回路要素（２１６、２１８）を含み、
前記複数のマイクロセル（３０２、３０４、３０Ｎ）のそれぞれは、セルディセーブルスイッチ（２１９）及び自己試験回路（２１０）を含み、
前記パルス出力は、前記セルディセーブルスイッチ（２１９）が第１の状態にあるときにディセーブルされる、シリコン光電子増倍管アレイ。
［実施態様２］
前記複数のマイクロセル（３０２、３０４、３０Ｎ）の間で予め規定された行に接続され、前記予め規定された行の各マイクロセルのラッチ信号出力を計数するように構成される行カウンタ（３１０）と、
前記行カウンタに接続されるピクセルコントローラ（３２０）であって、前記複数のマイクロセル（３０２、３０４、３０Ｎ）のそれぞれの制御ロジック回路（２１８）に信号を提供するように構成される、ピクセルコントローラ（３２０）とを含み、
前記行カウンタは、ダークカウントハイ指示信号を前記ピクセルコントローラ（３２０）に提供する、実施態様１記載のシリコン光電子増倍管アレイ。
［実施態様３］
前記ピクセルコントローラ（３２０）は、前記ダークカウントハイ指示信号をモニターし、前記ダークカウントハイ指示が禁止マイクロセルの所定の閾値より小さい場合、前記複数のマイクロセル（３０２、３０４、３０Ｎ）に禁止信号を提供するように構成される、実施態様２記載のシリコン光電子増倍管アレイ。
［実施態様４］
前記ピクセルコントローラ（３２０）は、前記ダークカウントハイ指示が禁止マイクロセルの所定の数より大きい場合、前記禁止信号を除去するように構成される、実施態様３記載のシリコン光電子増倍管アレイ。
［実施態様５］
制御ロジック回路（２１８）は、コンフィギュアセル信号をそれぞれのマイクロセルのコンポーネントに提供する、実施態様１記載のシリコン光電子増倍管アレイ。
［実施態様６］
前記コンフィギュアセル信号は、前記それぞれのマイクロセルの比較器閾値電圧基準の変化をもたらすように動作する、実施態様５記載のシリコン光電子増倍管アレイ。
［実施態様７］
前記複数のマイクロセル（３０２、３０４、３０Ｎ）のそれぞれは、
アノード（５４）端子及びカソード（５２）端子を有するアバランシェフォトダイオード（２０４）と、
出力端子、前記カソード端子と電気的連通状態にある第１の入力端子、及び基準電圧レベルに接続された第２の入力端子を有する第１の演算増幅器（２１２）と、
前記第１の演算増幅器出力と電気的連通状態にある入力を有する第２の演算増幅器（２１４）であって、閾値電圧に接続された別の入力及びワンショットパルス回路（２１５）と電気的連通状態にある出力を有する、第２の演算増幅器（２１４）と、
前記パルス出力を生成するように構成されるワンショットパルス回路（２１５）と、
前記第２の演算増幅器出力と電気的連通状態にあるラッチ回路（２１６）とを含む、実施態様１記載のシリコン光電子増倍管アレイ。
［実施態様８］
前記第１の演算増幅器（２１２）は、電流センス増幅器（２１２）として構成される、実施態様７記載のシリコン光電子増倍管アレイ。
［実施態様９］
前記カソード端子（５２）に直列に接続されたクエンチング回路（２０６）を含む、実施態様７記載のシリコン光電子増倍管アレイ。
［実施態様１０］
前記複数のマイクロセル（３０２、３０４、３０Ｎ）のそれぞれのパルス出力に接続されたピクセル加算器を含む、実施態様１記載のシリコン光電子増倍管アレイ。
［実施態様１１］
自己試験動作に応答してラッチ信号を提供するように構成される前記自己試験回路（２１０）を含む、実施態様１記載のシリコン光電子増倍管アレイ。
［実施態様１２］
ピクセルコントローラ信号及び前記ラッチ回路（２１６）によって提供される信号に基づいて前記セルディセーブルスイッチ（２１９）に制御信号を提供するように構成される前記制御ロジック回路（２１８）を含み、前記制御信号は、前記セルディセーブルスイッチ（２１９）を、２つの状態の間で変化させる、実施態様１１記載のシリコン光電子増倍管アレイ。
［実施態様１３］
複数のマイクロセル（３０２、３０４、３０Ｎ）を含むシリコン光電子増倍管アレイ（３００）内のそれぞれのマイクロセルの自己試験較正のための方法であって、
前記複数のマイクロセル（３０２、３０４、３０Ｎ）のそれぞれを自己試験モードに置くため、ピクセルコントローラ（３２０）から前記複数のマイクロセル（３０２、３０４、３０Ｎ）に試験イネーブル信号を提供すること、
前記それぞれのマイクロセル内のアバランシェフォトダイオード（２０４）によって生成されるダーク電流を所定の期間にわたって積分すること、
前記それぞれのマイクロセルの前記積分されたダーク電流を所定の閾値レベルと比較すること、及び、
前記それぞれのマイクロセルの前記積分されたダーク電流が所定の閾値レベルより大きい場合、ダーク電流ハイ信号を前記ピクセルコントローラ（３２０）に提供することを含む、方法。
［実施態様１４］
電荷センス増幅器として構成される演算増幅器によって前記ダーク電流積分を実施することを含む、実施態様１３記載の方法。
［実施態様１５］
前記ピクセルコントローラ（３２０）の制御下で、前記積分所定期間を調整することを含む、実施態様１３記載の方法。
［実施態様１６］
前記シリコン光電子増倍管アレイ（３００）のパワーオンで、前記自己試験を実施することを含む、実施態様１３記載の方法。
［実施態様１７］
前記積分されたダーク電流が前記所定の閾値より大きい場合、前記それぞれのマイクロセルをディセーブルすることを含む、実施態様１３記載の方法。
［実施態様１８］
ディセーブルされたそれぞれのマイクロセルの数を定量化すること、及び、
前記数が、ディセーブルされたそれぞれのマイクロセルの所定の量より大きい場合、前記自己試験を禁止することを含む、実施態様１７記載の方法。
［実施態様１９］
前記それぞれのマイクロセル内のスイッチの状態を変更することによって、前記それぞれのマイクロセルを自己試験モードになるよう構成することを含む、実施態様１３記載の方法。
［実施態様２０］
前記それぞれのマイクロセル内の自己試験回路（２１０）から、前記スイッチ状態を変更するラッチ信号を提供することを含む、実施態様１９記載の方法。
【符号の説明】
【００２４】
５２  カソード
５４  アノード
５８  ダイオードキャパシタ
６０  寄生クエンチキャパシタ
６２  寄生抵抗器
６４  寄生インダクタ
６６  電流パルス
７２  クエンチ抵抗器
７４  パルス形状
２００  マイクロセル
２０４  アバランシェフォトダイオード
２０６  クエンチング回路
２０８  信号
２１０  自己試験回路
２１２  第１の演算増幅器、電流センス増幅器、電荷感応型増幅器
２１３  電流センス増幅器出力信号
２１４  第２の演算増幅器、比較器
２１５  ワンショットパルス回路
２１６  ラッチ回路
２１８  マイクロセル制御ロジック
２１９  セルディセーブルスイッチ
２２４  信号
２３０  ＴｅｓｔＥｎａｂｌｅ信号、入力ライン
２４０  スイッチ
３００  シリコン光電子増倍管アレイ
３０２、３０４、３０Ｎ  マイクロセル
３１０  行カウンタ
３２０  ピクセルコントローラ
４００  プロセス
４１０、４２０、４３０、４３２、４４０、４５０、４６０、４７０  ステップ
４５０  マイクロセル制御ロジック
【図１】
0006743013.tif 000002
【図２Ａ−２Ｂ】
0006743013.tif 000003
【図３】
0006743013.tif 000004
【図４】
0006743013.tif 000005