(57)【特許請求の範囲】
【請求項１】
第１乃至第６のトランジスタと、ＭＥＭＳデバイスと、第１乃至第５の配線と、を有し、
前記第１のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第１のトランジスタのソース又はドレインの他方は、前記第１の配線と電気的に接続され、
前記第２のトランジスタのソース又はドレインの他方は、前記第２の配線と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記第４のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は、前記第１の配線と電気的に接続され、
前記第４のトランジスタのソース又はドレインの他方は、前記第２の配線と電気的に接続され、
前記第５のトランジスタのソース又はドレインの一方は、前記第６のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第５のトランジスタのソース又はドレインの他方は、前記第２の配線と電気的に接続され、
前記第６のトランジスタのソース又はドレインの他方は、前記第５の配線と電気的に接続され、
前記第１のトランジスタのゲートは、前記第５のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタのゲートは、前記第３のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第３のトランジスタのゲートは、前記第３の配線と電気的に接続され、
前記第４のトランジスタのゲートは、前記第１のトランジスタのゲートと電気的に接続され、
前記第５のトランジスタのゲートは、前記第３の配線と電気的に接続され、
前記第６のトランジスタのゲートは、前記第４の配線と電気的に接続され、
前記ＭＥＭＳデバイスは、前記第１のトランジスタのソース又はドレインの一方と電気的に接続されることを特徴とする半導体装置。
【請求項２】
第１乃至第５のトランジスタと、ＭＥＭＳデバイスと、第１乃至第５の配線と、を有し、
前記第１のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第１のトランジスタのソース又はドレインの他方は、前記第１の配線と電気的に接続され、
前記第２のトランジスタのソース又はドレインの他方は、前記第２の配線と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記第４のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は、前記第１の配線と電気的に接続され、
前記第４のトランジスタのソース又はドレインの他方は、前記第２の配線と電気的に接続され、
前記第５のトランジスタのソース又はドレインの他方は、前記第５の配線と電気的に接続され、
前記第１のトランジスタのゲートは、前記第５のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタのゲートは、前記第３のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第３のトランジスタのゲートは、前記第３の配線と電気的に接続され、
前記第４のトランジスタのゲートは、前記第１のトランジスタのゲートと電気的に接続され、
前記第５のトランジスタのゲートは、前記第４の配線と電気的に接続され、
前記ＭＥＭＳデバイスは、前記第１のトランジスタのソース又はドレインの一方と電気的に接続されることを特徴とする半導体装置。
【請求項３】
第１乃至第６のトランジスタと、ＭＥＭＳデバイスと、第１乃至第５の配線と、を有し、
前記第１乃至前記第６のトランジスタは、酸化物半導体層にチャネル形成領域を有し、
前記第１のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第１のトランジスタのソース又はドレインの他方は、前記第１の配線と電気的に接続され、
前記第２のトランジスタのソース又はドレインの他方は、前記第２の配線と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記第４のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は、前記第１の配線と電気的に接続され、
前記第４のトランジスタのソース又はドレインの他方は、前記第２の配線と電気的に接続され、
前記第５のトランジスタのソース又はドレインの一方は、前記第６のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第５のトランジスタのソース又はドレインの他方は、前記第２の配線と電気的に接続され、
前記第６のトランジスタのソース又はドレインの他方は、前記第５の配線と電気的に接続され、
前記第１のトランジスタのゲートは、前記第５のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタのゲートは、前記第３のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第３のトランジスタのゲートは、前記第３の配線と電気的に接続され、
前記第４のトランジスタのゲートは、前記第１のトランジスタのゲートと電気的に接続され、
前記第５のトランジスタのゲートは、前記第３の配線と電気的に接続され、
前記第６のトランジスタのゲートは、前記第４の配線と電気的に接続され、
前記ＭＥＭＳデバイスは、前記第１のトランジスタのソース又はドレインの一方と電気的に接続されることを特徴とする半導体装置。
【請求項４】
第１乃至第５のトランジスタと、ＭＥＭＳデバイスと、第１乃至第５の配線と、を有し、
前記第１乃至前記第５のトランジスタは、酸化物半導体層にチャネル形成領域を有し、
前記第１のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第１のトランジスタのソース又はドレインの他方は、前記第１の配線と電気的に接続され、
前記第２のトランジスタのソース又はドレインの他方は、前記第２の配線と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記第４のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は、前記第１の配線と電気的に接続され、
前記第４のトランジスタのソース又はドレインの他方は、前記第２の配線と電気的に接続され、
前記第５のトランジスタのソース又はドレインの他方は、前記第５の配線と電気的に接続され、
前記第１のトランジスタのゲートは、前記第５のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタのゲートは、前記第３のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第３のトランジスタのゲートは、前記第３の配線と電気的に接続され、
前記第４のトランジスタのゲートは、前記第１のトランジスタのゲートと電気的に接続され、
前記第５のトランジスタのゲートは、前記第４の配線と電気的に接続され、
前記ＭＥＭＳデバイスは、前記第１のトランジスタのソース又はドレインの一方と電気的に接続されることを特徴とする半導体装置。
【請求項５】
請求項１または請求項３において、
前記第１乃至前記第６のトランジスタの各々は、バックゲートを有し、
前記第１乃至前記第６のトランジスタのバックゲートの各々は、第６の配線と電気的に接続されることを特徴とする半導体装置。
【請求項６】
請求項２または請求項４において、
前記第１乃至前記第５のトランジスタの各々は、バックゲートを有し、
前記第１乃至前記第５のトランジスタのバックゲートの各々は、第６の配線と電気的に接続されることを特徴とする半導体装置。
【請求項７】
請求項１乃至請求項６のいずれか一項において、
前記第１のトランジスタのＷ／Ｌは、前記第２のトランジスタのＷ／Ｌよりも大きいことを特徴とする半導体装置。
【請求項８】
請求項１乃至請求項７のいずれか一項において、
前記第４のトランジスタのＷ／Ｌは、前記第３のトランジスタのＷ／Ｌよりも大きいことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一態様は、半導体装置、表示モジュール及び電子機器に関する。
【０００２】
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。または、本発明の一態様は、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、それらの駆動方法、または、それらの製造方法に関する。
【背景技術】
【０００３】
ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子、を用いた表示装置の開発が進められている。特許文献１乃至４には、ＭＥＭＳを用いた表示素子を有する画素回路が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−２３９０４６号公報
【特許文献２】特開２０１４−１４２４０５号公報
【特許文献３】特表２０１４−５２２５０９号公報
【特許文献４】特表２０１４−５２３６５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１乃至３では、ＭＥＭＳを用いた表示素子に電圧を供給し続けることが困難であるという問題があった。また、特許文献４では、ＣＭＯＳ回路を必要とするという問題があった。
【０００６】
本発明の一態様は、新規の構成の画素、半導体装置又は表示装置を提供することを課題の一とする。または、本発明の一態様は、表示素子に電圧を印加し続けること又はそれを実現可能な構成を提供することを課題の一とする。または、本発明の一態様は、表示素子の階調を正確に制御すること又はそれを実現可能な構成を提供することを課題の一とする。または、本発明の一態様は、定常的に電流が生じることを防止すること又はそれを実現可能な構成を提供することを課題の一とする。または、本発明の一態様は、消費電力を削減すること又はそれを実現可能な構成を提供することを課題の一とする。または、本発明の一態様は、同じ極性のトランジスタによって構成されること又はそれを実現可能な構成を提供することを課題の一とする。または、本発明の一態様は、製造工程を削減すること又はそれを実現可能な構成を提供することを課題の一とする。または、本発明の一態様は、貫通電流が生じる時間を短くすること又はそれを実現可能な構成を提供することを課題の一とする。または、本発明の一態様は、貫通電流を小さくすること又はそれを実現可能な構成を提供することを課題の一とする。または、本発明の一態様は、レイアウト面積を小さくすること又はそれを実現可能な構成を提供することを課題の一とする。
【０００７】
なお、本発明の一態様は、必ずしも上記の課題の全てを解決する必要はなく、少なくとも一の課題を解決できるものであればよい。また、上記の課題の記載は、他の課題の存在を妨げるものではない。これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【０００８】
本発明の一態様は、第１乃至第６のトランジスタと、ＭＥＭＳデバイスと、を有する半導体装置である。第１のトランジスタのソース又はドレインの一方は、第２のトランジスタのソース又はドレインの一方と電気的に接続される。第３のトランジスタのソース又はドレインの一方は、第４のトランジスタのソース又はドレインの一方と電気的に接続される。第５のトランジスタのソース又はドレインの一方は、第６のトランジスタのソース又はドレインの一方と電気的に接続される。第１のトランジスタのゲートは、第５のトランジスタのソース又はドレインの一方と電気的に接続される。第２のトランジスタのゲートは、第３のトランジスタのソース又はドレインの一方と電気的に接続される。第４のトランジスタのゲートは、第１のトランジスタのゲートと電気的に接続される。ＭＥＭＳデバイスは、第１のトランジスタのソース又はドレインの一方と電気的に接続される。
【０００９】
本発明の一態様は、第１乃至第５のトランジスタと、ＭＥＭＳデバイスと、を有する半導体装置である。第１のトランジスタのソース又はドレインの一方は、第２のトランジスタのソース又はドレインの一方と電気的に接続される。第３のトランジスタのソース又はドレインの一方は、第４のトランジスタのソース又はドレインの一方と電気的に接続される。第１のトランジスタのゲートは、第５のトランジスタのソース又はドレインの一方と電気的に接続される。第２のトランジスタのゲートは、第３のトランジスタのソース又はドレインの一方と電気的に接続される。第４のトランジスタのゲートは、第１のトランジスタのゲートと電気的に接続される。ＭＥＭＳデバイスは、第１のトランジスタのソース又はドレインの一方と電気的に接続される。
【００１０】
上記本発明の一態様において、第１乃至第６のトランジスタは、酸化物半導体層にチャネル形成領域を有していてもよい。
【００１１】
上記本発明の一態様において、第１のトランジスタのＷ／Ｌは、第２のトランジスタのＷ／Ｌよりも大きくてもよい。
【００１２】
上記本発明の一態様において、第４のトランジスタのＷ／Ｌは、第３のトランジスタのＷ／Ｌよりも大きくてもよい。
【００１３】
本発明の一態様は、第１及び第２のトランジスタと、第１乃至第４のスイッチと、ＭＥＭＳデバイスと、を有する半導体装置である。第１のトランジスタのソース又はドレインの一方は第２のトランジスタのソース又はドレインの一方と電気的に接続される。第１のスイッチの第１の端子は、第２のスイッチの第１の端子と電気的に接続される。第３のスイッチの第１の端子は、第４のスイッチの第１の端子と電気的に接続される。第１のトランジスタのゲートは、第３のスイッチの第１の端子と電気的に接続される。第２のトランジスタのゲートは、第１のスイッチの第１の端子と電気的に接続される。ＭＥＭＳデバイスは、第１のトランジスタのソース又はドレインの一方と電気的に接続される。
【００１４】
本発明の一態様は、第１及び第２のトランジスタと、第１乃至第３のスイッチと、ＭＥＭＳデバイスと、を有する半導体装置である。第１のトランジスタのソース又はドレインの一方は第２のトランジスタのソース又はドレインの一方と電気的に接続される。第１のスイッチの第１の端子は、第２のスイッチの第１の端子と電気的に接続される。第１のトランジスタのゲートは、第３のスイッチの第１の端子と電気的に接続される。第２のトランジスタのゲートは、第１のスイッチの第１の端子と電気的に接続される。ＭＥＭＳデバイスは、第１のトランジスタのソース又はドレインの一方と電気的に接続される。
【００１５】
本発明の一態様は、第１乃至第４のトランジスタと、ＭＥＭＳデバイスと、を有する半導体装置である。ＭＥＭＳデバイスは、第１の部材と、第２の部材と、第３の部材と、を有する。第２の部材は、第１の部材と第３の部材とに挟まれている領域を有する。第１のトランジスタのソース又はドレインの一方は、第２のトランジスタのソース又はドレインの一方と電気的に接続される。第３のトランジスタのソース又はドレインの一方は、第４のトランジスタのソース又はドレインの一方と電気的に接続される。第１のトランジスタのソース又はドレインの他方は、第３のトランジスタのソース又はドレインの他方と電気的に接続される。第２のトランジスタのソース又はドレインの他方は、第４のトランジスタのソース又はドレインの他方と電気的に接続される。第１のトランジスタのゲートは、第４のトランジスタのゲートと電気的に接続される。第２のトランジスタのゲートは、第３のトランジスタのゲートと電気的に接続される。第１の部材は、第１のトランジスタのソース又はドレインの一方と電気的に接続される。第３の部材は、第３のトランジスタのソース又はドレインの一方と電気的に接続される。
【００１６】
本発明の一態様は、第１のトランジスタと、ソース又はドレインの一方が第１のトランジスタのソース又はドレインの一方と電気的に接続される第２のトランジスタと、第１のトランジスタのソース又はドレインの一方と電気的に接続されるＭＥＭＳデバイスと、第１のトランジスタのゲートに第１の電位を供給する第１の手段（第１のトランジスタのゲートに第１の電位を供給する機能を有する第３のトランジスタ又は第１の回路）と、第２のトランジスタのゲートに第２の電位を供給する第２の手段（第２のトランジスタのゲートに第２の電位を供給する機能を有する第４のトランジスタ又は第２の回路）と、第１のトランジスタのゲートに映像信号を供給する第３の手段（第１のトランジスタのゲートに映像信号を供給する機能を有する第５のトランジスタ又は第３の回路）と、を有する表示装置である。
【発明の効果】
【００１７】
本発明の一態様は、新規の構成の画素、半導体装置又は表示装置を提供することができる。または、本発明の一態様は、表示素子に電圧を印加し続けること又はそれを実現可能な構成を提供することができる。または、本発明の一態様は、表示素子の階調を正確に制御すること又はそれを実現可能な構成を提供することができる。または、本発明の一態様は、定常的に電流が生じることを防止すること又はそれを実現可能な構成を提供することができる。または、本発明の一態様は、消費電力を削減すること又はそれを実現可能な構成を提供することができる。または、本発明の一態様は、同じ極性のトランジスタによって構成されること又はそれを実現可能な構成を提供することができる。または、本発明の一態様は、製造工程を削減すること又はそれを実現可能な構成を提供することができる。または、本発明の一態様は、貫通電流が生じる時間を短くすること又はそれを実現可能な構成を提供することができる。または、本発明の一態様は、貫通電流を小さくすること又はそれを実現可能な構成を提供することができる。または、本発明の一態様は、レイアウト面積を小さくすること又はそれを実現可能な構成を提供することができる。
【００１８】
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
【図面の簡単な説明】
【００１９】
【図１】画素の一例を説明する図。
【図２】画素の一例を説明する図。
【図３】画素の一例を説明する図。
【図４】画素の一例を説明する図。
【図５】画素の一例を説明する図。
【図６】表示装置の一例を説明する図。
【図７】表示装置の一例を説明する図。
【図８】表示装置の一例を説明する図。
【図９】表示装置の一例を説明する図。
【図１０】表示装置の一例を説明する図。
【図１１】表示装置の一例を説明する図。
【図１２】画素の一例を説明する図。
【図１３】画素の一例を説明する図。
【図１４】画素の一例を説明する図。
【図１５】画素の一例を説明する図。
【図１６】画素の一例を説明する図。
【図１７】画素の一例を説明する図。
【図１８】画素の一例を説明する図。
【図１９】画素の一例を説明する図。
【図２０】画素の一例を説明する図。
【図２１】画素の一例を説明する図。
【図２２】画素の一例を説明する図。
【図２３】画素の一例を説明する図。
【図２４】画素の一例を説明する図。
【図２５】画素の一例を説明する図。
【図２６】画素の一例を説明する図。
【図２７】画素の一例を説明する図。
【図２８】画素の一例を説明する図。
【図２９】画素の一例を説明する図。
【図３０】画素の一例を説明する図。
【図３１】画素の一例を説明する図。
【図３２】表示モジュールの一例を説明する図。
【図３３】電子機器の一例を説明する図。
【発明を実施するための形態】
【００２０】
以下、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の実施の形態における説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
【００２１】
また、本発明の一態様は、撮像装置の他、ＲＦタグ、表示装置、集積回路を含むあらゆる装置が、その範疇に含まれる。また、表示装置には、液晶表示装置、有機発光素子に代表される発光素子を各画素に備えた発光装置、電子ペーパー、ＤＭＤ（Ｄｉｇｉｔａｌ  Ｍｉｃｒｏｍｉｒｒｏｒ  Ｄｅｖｉｃｅ）、ＰＤＰ（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）、ＦＥＤ（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ）など、集積回路を有する表示装置が、その範疇に含まれる。
【００２２】
なお、図面を用いて本発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いることがある。
【００２３】
また、本明細書等においては、ある一つの実施の形態において述べる図または文章において、その一部分を取り出して、発明の一態様を構成することは可能である。したがって、ある部分を述べる図または文章が記載されている場合、その一部分の図または文章を取り出した内容も、発明の一態様として開示されているものであり、発明の一態様を構成することが可能であるものとする。そして、その発明の一態様は明確であると言える。そのため、例えば、能動素子（トランジスタなど）、配線、受動素子（容量素子など）、導電層、絶縁層、半導体層、部品、装置、動作方法、製造方法などが単数もしくは複数記載された図面または文章において、その一部分を取り出して、発明の一態様を構成することが可能であるものとする。例えば、Ｎ個（Ｎは整数）の回路素子（トランジスタ、容量素子等）を有して構成される回路図から、Ｍ個（Ｍは整数で、Ｍ＜Ｎ）の回路素子（トランジスタ、容量素子等）を抜き出して、発明の一態様を構成することは可能である。別の例としては、「Ａは、Ｂ、Ｃ、Ｄ、Ｅ、または、Ｆを有する」と記載されている文章から、一部の要素を任意に抜き出して、「Ａは、ＢとＥとを有する」、「Ａは、ＥとＦとを有する」、「Ａは、ＣとＥとＦとを有する」、または、「Ａは、ＢとＣとＤとＥとを有する」などの発明の一態様を構成することは可能である。
【００２４】
また、本明細書等においては、ある一つの実施の形態において述べる図または文章において、少なくとも一つの具体例が記載される場合、その具体例の上位概念を導き出すことは、当業者であれば容易に理解される。したがって、ある一つの実施の形態において述べる図または文章において、少なくとも一つの具体例が記載される場合、その具体例の上位概念も、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。そして、その発明の一態様は、明確であると言える。
【００２５】
また、本明細書等においては、少なくとも図に記載した内容（図の中の一部でもよい）は、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。したがって、ある内容について、図に記載されていれば、文章を用いて述べていなくても、その内容は、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。同様に、図の一部を取り出した図についても、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。そして、その発明の一態様は明確であると言える。
【００２６】
また、明細書の中の文章や図面において規定されていない内容について、その内容を除くことを規定した発明の一態様を構成することが出来る。または、ある値について、上限値と下限値などで示される数値範囲が記載されている場合、その範囲を任意に狭めることで、または、その範囲の中の一点を除くことで、その範囲を一部除いた発明の一態様を規定することができる。これらにより、例えば、従来技術が本発明の一態様の技術的範囲内に入らないことを規定することができる。
【００２７】
また、本明細書等においては、能動素子（トランジスタなど）、受動素子（容量素子など）などが有するすべての端子について、その接続先を特定しなくても、当業者であれば、発明の一態様を構成することは可能な場合がある。つまり、接続先を特定しなくても、発明の一態様が明確であると言える。そして、接続先が特定された内容が、本明細書等に記載されている場合、接続先を特定しない発明の一態様が、本明細書等に記載されていると判断することが可能な場合がある。特に、端子の接続先の候補が複数存在する場合には、その端子の接続先を特定の箇所に限定する必要はない。したがって、能動素子（トランジスタなど）、受動素子（容量素子など）などが有する一部の端子についてのみ、その接続先を特定することによって、発明の一態様を構成することが可能な場合がある。
【００２８】
また、本明細書等においては、ある回路について、少なくとも接続先を特定すれば、当業者であれば、発明を特定することが可能な場合がある。または、ある回路について、少なくとも機能を特定すれば、当業者であれば、発明を特定することが可能な場合がある。つまり、機能を特定すれば、発明の一態様が明確であると言える。そして、機能が特定された発明の一態様が、本明細書等に記載されていると判断することが可能な場合がある。したがって、ある回路について、機能を特定しなくても、接続先を特定すれば、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。または、ある回路について、接続先を特定しなくても、機能を特定すれば、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。
【００２９】
また、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。
【００３０】
ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
【００３１】
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であり、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに、ＸとＹとが、接続されている場合である。
【００３２】
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択して切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、ＸとＹとが直接的に接続されている場合を含むものとする。
【００３３】
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹとが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹとが電気的に接続されている場合とを含むものとする。
【００３４】
なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）とが、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合と同様な内容が、本明細書等に開示されているものとする。
【００３５】
なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現することが出来る。
【００３６】
例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。または、「Ｘは、トランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。
【００３７】
または、別の表現方法として、例えば、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トランジスタのソース（又は第１の端子など）とトランジスタのドレイン（又は第２の端子など）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタのソース（又は第１の端子など）からトランジスタのドレイン（又は第２の端子など）への電気的パスであり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の電気的パスは、第４の電気的パスを有しておらず、前記第４の電気的パスは、トランジスタのドレイン（又は第２の端子など）からトランジスタのソース（又は第１の端子など）への電気的パスである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続経路について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。
【００３８】
なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
【００３９】
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
【００４０】
（実施の形態１）
本実施の形態では、本発明の一態様に係る画素及び本発明の一態様に係る表示装置について説明する。
【００４１】
図１は、本発明の一態様に係る画素１００の一例の回路図である。図１に示す画素１００は、トランジスタ１０１乃至１０６、及び表示素子１２０を有する。トランジスタ１０１は、第１の端子が配線１５１と接続され、第２の端子が表示素子１２０と接続される。トランジスタ１０２は、第１の端子が配線１５２と接続され、第２の端子が表示素子１２０と接続される。トランジスタ１０３は、第１の端子が配線１５１と接続され、第２の端子がトランジスタ１０２のゲートと接続され、ゲートが配線１５３と接続される。トランジスタ１０４は、第１の端子が配線１５２と接続され、第２の端子がトランジスタ１０２のゲートと接続され、ゲートがトランジスタ１０１のゲートと接続される。トランジスタ１０５は、第１の端子が配線１５２と接続され、第２の端子がトランジスタ１０１のゲートと接続され、ゲートが配線１５３と接続される。トランジスタ１０６は、第１の端子が配線１５５と接続され、第２の端子がトランジスタ１０１のゲートと接続され、ゲートが配線１５４と接続される。
【００４２】
トランジスタ１０１乃至１０６は同じ極性であることが好ましい。図１では、トランジスタ１０１乃至１０６がＮチャネル型である。ただし、トランジスタ１０１乃至１０６はＰチャネル型であってもよい。
【００４３】
ノードＮ１は、トランジスタ１０１のゲート、トランジスタ１０４のゲート、トランジスタ１０５の第２の端子及びトランジスタ１０６の第２の端子の接続箇所に相当する。ノードＮ２は、トランジスタ１０２のゲート、トランジスタ１０３の第２の端子及びトランジスタ１０４の第２の端子の接続箇所に相当する。ノードＮ３は、トランジスタ１０１の第２の端子、トランジスタ１０２の第２の端子及び表示素子１２０の接続箇所に相当する。
【００４４】
表示素子１２０としては、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）デバイスを用いることが可能である。ＭＥＭＳデバイスとしては、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＩＭＯＤ（インターフェアレンス・モジュレーション）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子などがある。ただし、これに限定されない。例えば、本明細書等において、表示素子、表示素子を有する装置である表示装置、発光素子、及び発光素子を有する装置である発光装置は、様々な形態を用いること、又は様々な素子を有することが出来る。表示素子、表示装置、発光素子又は発光装置は、例えばＥＬ（エレクトロルミネッセンス）素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＩＭＯＤ（インターフェアレンス・モジュレーション）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、エレクトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブを用いた表示素子、など、電気的又は磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有していてもよい。ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ  Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ  Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク、電子粉流体（登録商標）、又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。なお、ＬＥＤを用いる場合、ＬＥＤの電極や窒化物半導体の下に、グラフェンやグラファイトを配置してもよい。グラフェンやグラファイトは、複数の層を重ねて、多層膜としてもよい。このように、グラフェンやグラファイトを設けることにより、その上に、窒化物半導体、例えば、��晶を有するｎ型ＧａＮ半導体層などを容易に成膜することができる。さらに、その上に、結晶を有するｐ型ＧａＮ半導体層などを設けて、ＬＥＤを構成することができる。なお、グラフェンやグラファイトと、結晶を有するｎ型ＧａＮ半導体層との間に、ＡｌＮ層を設けてもよい。なお、ＬＥＤが有するＧａＮ半導体層は、ＭＯＣＶＤで成膜してもよい。ただし、グラフェンを設けることにより、ＬＥＤが有するＧａＮ半導体層は、スパッタ法で成膜することも可能である。
【００４５】
図２（Ａ）及び図２（Ｂ）は、図１に示す画素１００に適用可能なタイミングチャートの一例である。図２（Ａ）及び図２（Ｂ）に示すタイミングチャートには、信号Ｇ１、信号Ｇ２、電位ＶＮ１、電位ＶＮ２、電位ＶＮ３、信号ＤＡＴＡを示す。図３（Ａ）に示すように、信号Ｇ１は配線１５４に入力される信号であり、信号Ｇ２は配線１５３に入力される信号であり、信号ＤＡＴＡは配線１５５に入力される信号である。また、電位ＶＮ１はノードＮ１の電位であり、電位ＶＮ２はノードＮ２の電位であり、電位ＶＮ３はノードＮ３の電位である。また、配線１５１には電圧ＶＨが入力され、配線１５２には電圧ＶＬ（ＶＬ＜ＶＨ）が入力される。また、図２（Ａ）及び図２（Ｂ）に示すタイミングチャートは、期間Ｔａ、期間Ｔｂ及び期間Ｔｃに分割される。例えば、１フレーム期間は、期間Ｔａ、期間Ｔｂ及び期間Ｔｃを有する。或いは、１フレーム期間が複数のサブフレーム期間を有し、複数のサブフレーム期間の少なくとも一が期間Ｔａ、期間Ｔｂ及び期間Ｔｃを有する。図２（Ａ）に示すタイミングチャートでは、期間Ｔｂにおいて信号ＤＡＴＡがハイレベルであるのに対し、図２（Ｂ）に示すタイミングチャートでは、期間Ｔｂにおいて信号ＤＡＴＡがロウレベルである点で、図２（Ａ）及び図２（Ｂ）は異なる。
【００４６】
なお、配線１５１乃至１５５に入力される信号又は電圧は、上述したものに限定されない。配線１５１乃至１５５には様々な信号又は様々な電圧を適宜入力してもよい。
【００４７】
図１に示す画素１００の動作の一例について、図２（Ａ）及び図２（Ｂ）に示すタイミングチャートに基づいて説明する。
【００４８】
期間Ｔａにおいて、信号Ｇ１がロウレベルになる。よって、トランジスタ１０６がオフになる。信号Ｇ２がハイレベルになる。よって、トランジスタ１０３及びトランジスタ１０５がオンになる。ノードＮ１には配線１５２からトランジスタ１０５を介して電圧ＶＬが供給されるため、電位ＶＮ１がロウレベルになる。よって、トランジスタ１０１及びトランジスタ１０４がオフになる。ノードＮ２には配線１５１からトランジスタ１０３を介して電圧ＶＨが供給されるため、電位ＶＮ２がハイレベルになる。よって、トランジスタ１０２がオンになる。ノードＮ３には配線１５２からトランジスタ１０２を介して電圧ＶＬが供給されるため、電位ＶＮ３がロウレベルになる。よって、表示素子１２０は電位ＶＮ３のロウレベルに基づいて制御される（図３（Ｂ）参照）。
【００４９】
期間Ｔｂにおいて、信号Ｇ１がハイレベルになる。よって、トランジスタ１０６がオンになる。信号Ｇ２がロウレベルになる。よって、トランジスタ１０３及びトランジスタ１０５がオフになる。ノードＮ１には配線１５５からトランジスタ１０６を介して信号ＤＡＴＡが供給されるため、電位ＶＮ１が信号ＤＡＴＡに基づいて制御される。具体的には、信号ＤＡＴＡがハイレベルであれば、電位ＶＮ１がハイレベルになる。よって、トランジスタ１０１及びトランジスタ１０４がオンになる。ノードＮ２には配線１５２からトランジスタ１０４を介して電圧ＶＬが供給されるため、電位ＶＮ２がロウレベルになる。よって、トランジスタ１０２がオフになる。ノードＮ３には配線１５１からトランジスタ１０１を介して電圧ＶＨが供給されるため、電位ＶＮ３がハイレベルになる。こうして、表示素子１２０は、電位ＶＮ３のハイレベルに基づいて制御される（図４（Ａ）参照）。一方、信号ＤＡＴＡがロウレベルであれば、電位ＶＮ１がロウレベルのままになる。よって、トランジスタ１０１及びトランジスタ１０４がオフのままになる。ノードＮ２は浮遊状態になるため、電位ＶＮ２がハイレベルを維持する。よって、トランジスタ１０２がオンのままになる。ノードＮ３には配線１５２からトランジスタ１０２を介して電圧ＶＬが供給されたままになるため、電位ＶＮ３がロウレベルのままになる。よって、表示素子１２０は、電位ＶＮ３のロウレベルに基づいて制御されたままになる（図４（Ｂ）参照）。
【００５０】
期間Ｔｃにおいて、信号Ｇ１がロウレベルになる。よって、トランジスタ１０６がオフになる。信号Ｇ２がロウレベルのままになる。よって、トランジスタ１０３及びトランジスタ１０５がオフのままになる。ノードＮ１は浮遊状態になるため、電位ＶＮ１が期間Ｔｂにおける値を維持する。具体的には、期間Ｔｂにおける信号ＤＡＴＡがハイレベルであれば、電位ＶＮ１がハイレベルを維持する。よって、トランジスタ１０１及びトランジスタ１０４がオンのままになる。ノードＮ２には配線１５２からトランジスタ１０４を介して電圧ＶＬが供給されたままになるため、電位ＶＮ２がロウレベルのままになる。よって、トランジスタ１０２がオンのままになる。ノードＮ３には配線１５１からトランジスタ１０１を介して電圧ＶＨが供給されたままになるため、電位ＶＮ３がハイレベルのままになる。よって、表示素子１２０は、電位ＶＮ３のハイレベルに基づいて制御されたままになる（図５（Ａ）参照）。一方、期間Ｔｂにおける信号ＤＡＴＡがロウレベルであれば、電位ＶＮ１がロウレベルを維持する。よって、トランジスタ１０１及びトランジスタ１０４がオフのままになる。ノードＮ２は浮遊状態のままになるため、電位ＶＮ２がハイレベルを維持する。よって、トランジスタ１０２がオンのままになる。ノードＮ３には配線１５２からトランジスタ１０２を介して電圧ＶＬが供給されたままになるため、電位ＶＮ３がロウレベルのままになる。よって、表示素子１２０は、電位ＶＮ３のロウレベルに基づいて制御されたままになる（図５（Ｂ）参照）。
【００５１】
図１に示す画素１００は、期間Ｔｃにおいて、ノードＮ３に電圧ＶＨ又は電圧ＶＬを供給することができるため、電位ＶＮ３を一定の値に保つことができる。そのため、表示素子１２０の状態が変化しても、表示素子１２０に印加される電圧を一定の値に保つことができるため、表示素子１２０の階調を正確に制御することができる。また、リフレッシュレートを低減することが可能になるため、消費電力の削減を図ることができる。
【００５２】
図１に示す画素１００は、配線１５１と配線１５２との間に電流が定常的に生じないため、消費電力の削減を図ることができる。
【００５３】
図１に示す画素１００は、信号ＤＡＴＡが表示素子１２０に直接供給されるものではないため、期間Ｔｂを短くすることができる。そのため、画素数を増やすことができ、画素の解像度の向上を図ることができる。また、配線１５５に信号ＤＡＴＡを出力する機能を有する回路（例えばソースドライバ又はデマルチプレクサ）のトランジスタのサイズを小さくすることができる。
【００５４】
図１に示す画素１００は、同じ極性のトランジスタによって構成することが可能であるため、製造コストの削減を図ることができる。
【００５５】
トランジスタ１０１乃至１０６が有する機能について説明する。
【００５６】
トランジスタ１０６は、配線１５５とノードＮ１との導通又は非導通を制御する機能を有する。トランジスタ１０６は、配線１５５の電位（信号ＤＡＴＡ）をノードＮ１に供給するか否かを制御する機能を有する。トランジスタ１０６は、信号ＤＡＴＡを画素１００に入力するか否かを制御する機能を有する。また、トランジスタ１０６は、配線１５４の電位（信号Ｇ１）に基づいて制御される。
【００５７】
トランジスタ１０３は、配線１５１とノードＮ２との導通又は非導通を制御する機能を有する。トランジスタ１０３は、配線１５１の電位（電圧ＶＨ）をノードＮ２に供給するか否かを制御する機能を有する。トランジスタ１０３は、電位ＶＮ２をトランジスタ１０２がオンになる値に設定するか否かを制御する機能を有する。また、トランジスタ１０３は、配線１５３の電位（信号Ｇ２）に基づいて制御される。
【００５８】
トランジスタ１０５は、配線１５２とノードＮ１との導通又は非導通を制御する機能を有する。トランジスタ１０５は、配線１５２の電位（電圧ＶＬ）をノードＮ１に供給するか否かを制御する機能を有する。トランジスタ１０５は、電位ＶＮ１をトランジスタ１０１がオフになる値に設定するか否かを制御する機能を有する。また、トランジスタ１０５は、配線１５３の電位（信号Ｇ２）に基づいて制御される。
【００５９】
トランジスタ１０４は、配線１５２とノードＮ２との導通又は非導通を制御する機能を有する。トランジスタ１０４は、配線１５２の電位（電圧ＶＬ）をノードＮ２に供給するか否かを制御する機能を有する。トランジスタ１０４は、電位ＶＮ２をトランジスタ１０２がオフになる値に設定するか否かを制御する機能を有する。また、トランジスタ１０４は、ノードＮ１の電位（画素１００に入力された信号ＤＡＴＡ又は当該信号ＤＡＴＡに基づいた電位）に基づいて制御される。
【００６０】
トランジスタ１０１は、配線１５１とノードＮ３との導通又は非導通を制御する機能を有する。トランジスタ１０１は、配線１５１の電位（電圧ＶＨ）をノードＮ３に供給するか否かを制御する機能を有する。また、トランジスタ１０１は、電位ＶＮ１（画素１００に入力された信号ＤＡＴＡ又は当該信号ＤＡＴＡに基づいた電位）に基づいて制御される。
【００６１】
トランジスタ１０２は、配線１５２とノードＮ３との導通又は非導通を制御する機能を有する。トランジスタ１０２は、配線１５２の電位（電圧ＶＬ）をノードＮ３に供給するか否かを制御する機能を有する。また、トランジスタ１０２は、電位ＶＮ２（トランジスタ１０３とトランジスタ１０４とで構成される回路の出力信号）に基づいて制御される。
【００６２】
信号ＤＡＴＡ、信号Ｇ１、信号Ｇ２、電圧ＶＨ、電圧ＶＬ、配線１５１乃至１５５が有する機能について説明する。
【００６３】
信号ＤＡＴＡは、表示素子１２０に供給する電圧（電位ＶＮ３）を制御する機能を有する。つまり、信号ＤＡＴＡは、ビデオ信号又は映像信号としての機能を有する。また、信号ＤＡＴＡがデジタル信号である場合について説明したが、これに限定されない。信号ＤＡＴＡはアナログ信号であってもよい。信号ＤＡＴＡがアナログ信号である場合には、電位ＶＮ１がアナログ的に制御される。例えば、電位ＶＮ１が電圧ＶＬとトランジスタ１０１の閾値電圧との和以下であって、且つ電圧ＶＬとトランジスタ１０４の閾値電圧との和以下であれば、図２（Ｂ）と同様に、トランジスタ１０１がオフになり、トランジスタ１０２がオンになる。そして、ノードＮ３には配線１５２からトランジスタ１０２を介して電圧ＶＬが供給されるため、電位ＶＮ３はＶＬとなる。一方、例えば、電位ＶＮ１が電圧ＶＬとトランジスタ１０１の閾値電圧との和より高く、且つ電圧ＶＬとトランジスタ１０４の閾値電圧との和より高ければ、図２（Ａ）と同様に、トランジスタ１０１がオンになり、トランジスタ１０２がオフになる。そして、ノードＮ３には配線１５１からトランジスタ１０１を介して電圧ＶＨが供給される。ただし、電位ＶＮ３が電位ＶＮ１からトランジスタ１０１の閾値電圧を引いた値まで上昇すると、トランジスタ１０１がオフになる。よって、電位ＶＮ１が高いほど、つまり信号ＤＡＴＡの電位が高いほど、電位ＶＮ３が高くなる。このように、電位ＶＮ１、つまり信号ＤＡＴＡに基づいて電位ＶＮ３を制御することができる。
【００６４】
信号Ｇ１は、トランジスタ１０６のオン又はオフを制御する機能を有する。信号Ｇ１は、信号ＤＡＴＡが画素１００に入力されるタイミングを制御する機能を有する。信号Ｇ１は、画素１００を選択するか否かを制御する機能を有する。信号Ｇ１のハイレベルは信号ＤＡＴＡの最大値（ハイレベル）よりも高いことが好ましく、信号Ｇ１のロウレベルは信号ＤＡＴＡの最小値（ロウレベル）よりも低いことが好ましい。
【００６５】
信号Ｇ２は、トランジスタ１０３のオン又はオフを制御する機能を有する。信号Ｇ２は、トランジスタ１０５のオン又はオフを制御する機能を有する。信号Ｇ２は、画素１００を初期化するタイミングを制御する機能を有する。つまり、信号Ｇ２は、電位ＶＮ３をロウレベルに初期化するタイミングを制御する機能を有する。具体的には、信号Ｇ２は、トランジスタ１０３をオンにし、電位ＶＮ２をトランジスタ１０２がオンになる値に設定するとともに、トランジスタ１０５をオンにし、電位ＶＮ１をトランジスタ１０１がオフになる値に設定するタイミングを制御する機能を有する。
【００６６】
電圧ＶＨは、トランジスタ１０３を介してノードＮ２に供給される場合に電位ＶＮ２をトランジスタ１０２がオンになる値にすることが可能な値を有する。また、配線１５１には、トランジスタ１０３を介してノードＮ２に供給される場合に電位ＶＮ２をトランジスタ１０２がオンになる値にすることが可能な値を有する信号を入力してもよい。
【００６７】
電圧ＶＬは、トランジスタ１０５を介してノードＮ１に供給される場合に電位ＶＮ１をトランジスタ１０１がオフになる値にすることが可能な値を有する。電圧ＶＬは、トランジスタ１０４を介してノードＮ２に供給される場合に電位ＶＮ２をトランジスタ１０２がオフになる値にすることが可能な値を有する。また、配線１５２には、トランジスタ１０５を介してノードＮ１に供給される場合に電位ＶＮ１をトランジスタ１０１がオフになる値にすることが可能な値を有する信号を入力してもよい。また、配線１５２には、トランジスタ１０４を介してノードＮ２に供給される場合に電位ＶＮ２をトランジスタ１０２がオフになる値にすることが可能な値を有する信号を入力してもよい。
【００６８】
配線１５５は信号ＤＡＴＡを伝達する機能を有する。よって、配線１５５をソース信号線又はビデオ信号線等の信号線と呼んでもよい。配線１５４は信号Ｇ１を伝達する機能を有する。よって、配線１５４をゲート信号線又は選択線等の信号線と呼んでもよい。配線１５３は信号Ｇ２を伝達する機能を有する。よって、配線１５３をゲート信号線又は選択線等の信号線と呼んでもよい。配線１５１は電圧ＶＨを伝達する機能を有する。よって、配線１５１を電源線と呼んでもよい。配線１５２は電圧ＶＬを伝達する機能を有する。よって、配線１５２を電源線と呼んでもよい。
【００６９】
図１に示す画素１００の好ましい態様について説明する。
【００７０】
トランジスタ１０１及び１０２の電流供給能力は、表示素子１２０を駆動するために大きいことが好ましい。これに対し、トランジスタ１０３乃至１０６の電流供給能力は、ノードＮ１又はノードＮ２を駆動できる程度であればよく、トランジスタ１０１及び１０２の電流供給能力ほど大きくなくてもよい。よって、トランジスタ１０１のＷ（Ｗはチャネル幅）／Ｌ（Ｌはチャネル長）は、トランジスタ１０３のＷ／Ｌよりも大きいことが好ましい。トランジスタ１０１のＷ／Ｌは、トランジスタ１０４のＷ／Ｌよりも大きいことが好ましい。トランジスタ１０１のＷ／Ｌは、トランジスタ１０５のＷ／Ｌよりも大きいことが好ましい。トランジスタ１０１のＷ／Ｌは、トランジスタ１０６のＷ／Ｌよりも大きいことが好ましい。トランジスタ１０２のＷ／Ｌは、トランジスタ１０３のＷ／Ｌよりも大きいことが好ましい。トランジスタ１０２のＷ／Ｌは、トランジスタ１０４のＷ／Ｌよりも大きいことが好ましい。トランジスタ１０２のＷ／Ｌは、トランジスタ１０５のＷ／Ｌよりも大きいことが好ましい。トランジスタ１０２のＷ／Ｌは、トランジスタ１０６のＷ／Ｌよりも大きいことが好ましい。これにより、トランジスタ１０１とトランジスタ１０２によって大きい負荷の表示素子を駆動することができるとともに、画素のレイアウト面積を小さくすることができる。
【００７１】
トランジスタ１０１の電流供給能力は、期間Ｔｃにおける電位ＶＮ３の変化（ロウレベルからハイレベルへの変化）に必要な時間を短くするために大きいことが好ましい。これに対し、トランジスタ１０２の電流供給能力は、期間Ｔｃにおける電位ＶＮ３の変化に必要な時間を短くすることに寄与するものではないため、トランジスタ１０１の電流供給能力ほど大きくなくてもよい。よって、トランジスタ１０１のＷ／Ｌは、トランジスタ１０２のＷ／Ｌよりも大きいことが好ましい。また、トランジスタ１０１のＷ／Ｌは、画素１００が有するトランジスタの中で一番大きいことが好ましい。これにより、電位ＶＮ３の変化に必要な時間を短くすることができるとともに、画素のレイアウト面積の縮小を図ることができる。
【００７２】
トランジスタ１０５の電流供給能力は、期間Ｔａにおいてトランジスタ１０４がオフになるタイミングを早くするために大きいことが好ましい。これに対し、トランジスタ１０３の電流供給能力は、期間Ｔａにおいて電位ＶＮ２をトランジスタ１０２がオンにできる程度であればよく、トランジスタ１０５の電流供給能力ほど大きくなくてもよい。よって、トランジスタ１０５のＷ／Ｌは、トランジスタ１０３のＷ／Ｌよりも大きいことが好ましい。これにより、トランジスタ１０３とトランジスタ１０４との双方がオンになる時間を短くできることによって、トランジスタ１０３及び１０４に貫通電流が生じる時間を短くすることができるとともに、トランジスタ１０３及び１０４に生じる貫通電流の値を小さくすることができる。よって、消費電力の削減を図ることができる。
【００７３】
トランジスタ１０４の電流供給能力は、期間Ｔｃにおいてトランジスタ１０２がオフになるタイミングを早くするために大きいことが好ましい。同様に、トランジスタ１０５の電流供給能力は、期間Ｔａにおいてトランジスタ１０４がオフになるタイミングを早くするために大きいことが好ましい。ただし、トランジスタ１０１及び１０２に生じる貫通電流は、トランジスタ１０３及び１０４に生じる貫通電流よりも大きい。そのため、トランジスタ１０４のＷ／Ｌは、トランジスタ１０５のＷ／Ｌよりも大きいことが好ましい。また、トランジスタ１０４のＷ／Ｌは、トランジスタ１０３のＷ／Ｌよりも大きいことが好ましい。これにより、トランジスタ１０３及び１０４に生じる貫通電流よりもトランジスタ１０１及びトランジスタ１０２に生じる貫通電流を優先して小さくすることができるため、消費電力の削減量を大きくすることができる。
【００７４】
図６は、本発明の一態様に係る表示装置１８０のブロック図を示す。図６に示す表示装置１８０は、画素部１８１、回路１８２乃至１８７を有する。画素部１８１には、配線１５１、配線１５２、配線１５３（１）乃至１５３（ｍ（ｍは自然数））、配線１５４（１）乃至１５４（ｍ）、配線１５５（１）乃至１５５（ｎ（ｎは自然数））が設けられる。配線１５３（１）乃至１５３（ｍ）は配線１５３に相当し、配線１５４（１）乃至１５４（ｍ）は配線１５４に相当し、配線１５５（１）乃至１５５（ｎ）は配線１５５に相当する。また、画素部１８１は、画素１００（１、１）乃至１００（ｎ、ｍ）を有する。画素１００（１、１）乃至１００（ｎ、ｍ）は、配線１５３（１）乃至１５３（ｍ）、配線１５４（１）乃至１５４（ｍ）、及び配線１５５（１）乃至１５５（ｎ）に対応してマトリクス状に配置されている。図７は、画素１００（ｊ（ｊは１乃至ｎのいずれか一）、ｉ（ｉは１乃至ｍのいずれか一））、画素１００（ｊ＋１、ｉ）、画素１００（ｊ、ｉ＋１）、画素１００（ｊ＋１、ｉ＋１）の具体例を示す。
【００７５】
回路１８２は、配線１５４（１）乃至１５４（ｍ）と接続される。回路１８２は、配線１５４（１）乃至１５４（ｍ）の電位を制御する機能を有する。具体的には、回路１８２は、配線１５４（１）乃至１５４（ｍ）のそれぞれに信号Ｇ１（１）乃至Ｇ１（ｍ）を出力する機能を有する。信号Ｇ１（１）乃至Ｇ１（ｍ）は信号Ｇ１に相当する。このように、回路１８２は、走査線駆動回路又はゲートドライバ等の駆動回路としての機能を有する。また、配線１５４（１）乃至１５４（ｍ）は、走査線又はゲート信号線等の信号線としての機能を有する。
【００７６】
回路１８３は、配線１５３（１）乃至１５３（ｍ）と接続される。回路１８３は、配線１５３（１）乃至１５３（ｍ）の電位を制御する機能を有する。具体的には、回路１８３は、配線１５３（１）乃至１５３（ｍ）のそれぞれに信号Ｇ２（１）乃至Ｇ２（ｍ）を出力する機能を有する。信号Ｇ２（１）乃至Ｇ２（ｍ）は信号Ｇ２に相当する。このように、回路１８３は、走査線駆動回路又はゲートドライバ等の駆動回路としての機能を有する。また、配線１５３（１）乃至１５３（ｍ）は、走査線又はゲート信号線等の信号線としての機能を有する。
【００７７】
回路１８４は、配線１５５（１）乃至１５５（ｎ）と接続される。そして、回路１８４は、配線１５５（１）乃至１５５（ｎ）の電位を制御する機能を有する。具体的には、回路１８４は、配線１５５（１）乃至１５５（ｎ）のそれぞれに信号ＤＡＴＡに相当する信号を出力する機能を有する。このように、回路１８４は、信号線駆動回路又はソースドライバ等の駆動回路としての機能を有する。また、配線１５５（１）乃至１５５（ｎ）は、ビデオ信号線又はソース信号線等の信号線としての機能を有する。
【００７８】
回路１８５は、配線１５１と接続される。回路１８５は、配線１５１の電位を制御する機能を有する。具体的には、回路１８５は、配線１５１に電圧ＶＨに相当する電圧を出力する機能を有する。このように、回路１８５は、電源回路としての機能を有する。
【００７９】
回路１８６は、配線１５２と接続される。そして、回路１８６は、配線１５２の電位を制御する機能を有する。具体的には、回路１８６は、配線１５２に電圧ＶＬに相当する電圧を出力する機能を有する。このように、回路１８６は、電源回路としての機能を有する。
【００８０】
回路１８７は、回路１８２、回路１８３及び回路１８４を制御する機能を有する。回路１８７は、回路１８２を制御するための信号（クロック信号、スタートパルス等）を回路１８２に出力する機能を有する。また、回路１８７は、回路１８３を制御するための信号（クロック信号、スタートパルス等）を回路１８３に出力する機能を有する。また、回路１８７は、回路１８４を制御するための信号（ビデオ信号、クロック信号、スタートパルス等）を回路１８４に出力する機能を有する。このように、回路１８７は、タイミングコントローラとしての機能を有する。
【００８１】
図８は、図６に示す表示装置１８０に適用可能なタイミングチャートの一例である。図８に示すタイミングチャートには、信号Ｇ１（１）乃至Ｇ１（ｍ）、及び信号Ｇ２（１）乃至Ｇ２（ｍ）の一例を示す。信号Ｇ２（１）乃至信号Ｇ２（ｍ）が順次ハイレベルになることにより、配線１５３（１）乃至１５３（ｍ）が順次選択される。また、信号Ｇ１（１）乃至信号Ｇ１（ｍ）が順次ハイレベルになることにより、配線１５４（１）乃至１５４（ｍ）が順次選択される。また、図示はしないが、信号Ｇ１（１）乃至信号Ｇ１（ｍ）が順次ハイレベルになる毎に、回路１８４は配線１５５（１）乃至１５５（ｎ）に信号ＤＡＴＡを出力する。例えば、信号Ｇ２（ｉ（ｉは１乃至ｍのいずれか一））がハイレベルになり、配線１５３（ｉ）が選択されると、画素１００（ｉ、１）乃至１００（ｉ、ｎ）は図２（Ａ）又は図２（Ｂ）に示す期間Ｔａにおける動作を行う。その後、信号Ｇ１（ｉ）がハイレベルになり、配線１５４（ｉ）が選択され、回路１８４が配線１５５（１）乃至１５５（ｎ）に画素１００（ｉ、１）乃至１００（ｉ、ｎ）に対応する信号ＤＡＴＡを出力すると、画素１００（ｉ、１）乃至１００（ｉ、ｎ）は図２（Ａ）又は図２（Ｂ）に示す期間Ｔｂにおける動作を行う。その後、信号Ｇ１（ｉ）がロウレベルになり、配線１５４（ｉ）の選択が終了すると、画素１００（ｉ、１）乃至１００（ｉ、ｎ）は図２（Ａ）又は図２（Ｂ）に示す期間Ｔｃにおける動作を行う。
【００８２】
なお、図９に示すように、配線１５３（１）乃至１５３（ｍ）を省略してもよい。そして、例えば、画素１００（ｉ、１）乃至１００（ｉ、ｎ）において、トランジスタ１０３のゲート及びトランジスタ１０５のゲートを配線１５４（ｉ−１）と接続してもよい。これにより、配線の数及び駆動回路の数を減らすことができる。
【００８３】
なお、図１０に示すように、配線１５３（１）乃至１５３（ｍ）を１本の配線（配線１５３）にまとめてもよい。図１０に示す表示装置１８０では、図１１に示すように、信号Ｇ１（１）をハイレベルにする前に、信号Ｇ２をハイレベルにすることが好ましい。これにより、画素１００（１、１）乃至１００（ｎ、ｍ）が図２（Ａ）又は図２（Ｂ）に示す期間Ｔａにおける動作を行う。これにより、配線の数を減らすことができる。また、回路１８３を簡単な構成とすることができる。
【００８４】
本発明の一態様に係る画素は、図１に限定されない。以下では、図１に示す画素１００の変形例について説明する。ただし、図１と共通するところはその説明を省略する。
【００８５】
図１２は、トランジスタ１０５が省略される点で、図１と異なる。図１２に示す画素１００には、図１３（Ａ）及び図１３（Ｂ）に示すタイミングチャートを適用することが好ましい。図１３（Ａ）及び図１３（Ｂ）は、期間Ｔａにおいて、信号Ｇ１がハイレベルになり、信号ＤＡＴＡがロウレベル（電圧ＶＬでもよい）になる点で、図２（Ａ）及び図２（Ｂ）と異なる。期間Ｔａにおいて、信号Ｇ１がハイレベルになるため、トランジスタ１０６がオンになる。また、信号ＤＡＴＡがロウレベルになる。よって、ノードＮ１には配線１５５からトランジスタ１０６を介してロウレベルの信号ＤＡＴＡが供給されるため、電位ＶＮ１がロウレベルになる。
【００８６】
図１４（Ａ）は、トランジスタ１０３の第１の端子が配線１５３と接続される点で、図１と異なる。図１４（Ａ）に示す画素１００では、トランジスタ１０３の第１の端子と第２の端子の電位の高低を反転することができるため、トランジスタ１０３の特性変化の抑制を図ることができる。
【００８７】
図１４（Ｂ）は、トランジスタ１０３の第１の端子が配線１５４と接続される点で、図１と異なる。図１４（Ｂ）に示す画素１００には、図１３（Ａ）及び図１３（Ｂ）に示すタイミングチャートを適用することが好ましい。図１４（Ｂ）に示す画素１００では、トランジスタ１０３の第１の端子と第２の端子の電位の高低を反転することができるため、トランジスタ１０３の特性変化の抑制を図ることができる。
【００８８】
図１５（Ａ）は、トランジスタ１０５の第１の端子が配線１５４と接続される点で、図１と異なる。図１５（Ａ）に示す画素１００では、トランジスタ１０５の第１の端子と第２の端子の電位の高低を反転することができるため、トランジスタ１０５の特性変化の抑制を図ることができる。
【００８９】
図１５（Ｂ）は、配線１５２が配線１５２Ａ、配線１５２Ｂ及び配線１５２Ｃという３本の配線に分割される点で、図１と異なる。トランジスタ１０２の第２の端子が配線１５２Ａと接続され、トランジスタ１０４の第２の端子が配線１５２Ｂと接続され、トランジスタ１０５の第２の端子が配線１５２Ｃと接続される。配線１５２Ａ、配線１５２Ｂ及び配線１５２Ｃには、同じ電圧（例えばＶＬ）を入力してもよいし、同じ信号を入力してもよいし、異なる電圧を入力してもよいし、異なる信号を入力してもよい。例えば、配線１５２Ａに入力する電圧よりも、配線１５２Ｂに入力する電圧を小さくすることにより、トランジスタ１０２のゲートとソースとの間の電圧を負にすることが可能になる。これにより、トランジスタ１０２がノーマリーオンであっても画素が動作することが可能になる。
【００９０】
なお、配線１５２Ａ、配線１５２Ｂ及び配線１５２Ｃのうちいずれか２本を１本の配線にまとめてもよい。例えば、図１６（Ａ）に示すように、配線１５２Ａと配線１５２Ｂとを１本の配線にまとめてもよい。或いは、配線１５２Ａと配線１５２Ｃとを１本の配線にまとめてもよい。或いは、配線１５２Ｂと配線１５２Ｃとを１本の配線にまとめてもよい。
【００９１】
図１６（Ｂ）は、配線１５３が配線１５３Ａ及び配線１５３Ｂという２本の配線に分割される点で、図１と異なる。配線１５３Ａ及び配線１５３Ｂのそれぞれには、同じ電圧を入力してもよいし、同じ信号（例えばＧ２）を入力してもよいし、異なる電圧を入力してもよいし、異なる信号を入力してもよい。
【００９２】
図１７（Ａ）は、配線１５１が配線１５１Ａ及び配線１５１Ｂという２本の配線に分割される点で、図１と異なる。配線１５１Ａ及び配線１５１Ｂのそれぞれには、同じ電圧（例えばＶＨ）を入力してもよいし、同じ信号を入力してもよいし、異なる電圧を入力してもよいし、異なる信号を入力してもよい。
【００９３】
図１７（Ｂ）は、トランジスタ１０３、トランジスタ１０４、トランジスタ１０５及びトランジスタ１０６がスイッチ１０３Ａ、スイッチ１０４Ａ、スイッチ１０５Ａ及びスイッチ１０６Ａに置き換えられる点で、図１と異なる。スイッチ１０３Ａ、スイッチ１０４Ａ、スイッチ１０５Ａ及びスイッチ１０６Ａは、トランジスタ１０３、トランジスタ１０４、トランジスタ１０５及びトランジスタ１０６にそれぞれ対応し、同様の機能を有する。
【００９４】
なお、トランジスタ１０３、トランジスタ１０４、トランジスタ１０５及びトランジスタ１０６のうち、いずれか１つ、いずれか２つ、又はいずれか３つのみをスイッチに置き換えてもよい。
【００９５】
図１８（Ａ）は、トランジスタ１０１乃至１０６がＰチャネル型である点で、図１と異なる。図１８（Ａ）に示す画素１００には、図１９（Ａ）及び図１９（Ｂ）に示すタイミングチャートを適用可能である。図１９（Ａ）及び図１９（Ｂ）は、各信号及び各電位のハイレベル又はロウレベルが反転している点で、図２（Ａ）及び図２（Ｂ）と異なる。また、図１８（Ａ）に示す画素１００では、図１８（Ｂ）に示すように配線１５１に電圧ＶＬが入力され、配線１５２に電圧ＶＨが入力される。
【００９６】
図２０（Ａ）は、容量素子１０７及び容量素子１０８を有する点で、図１と異なる。容量素子１０７は、第１の端子が配線１５２と接続され、第２の端子がノードＮ１と接続される。容量素子１０８は、第１の端子が配線１５２と接続され、第２の端子がノードＮ２と接続される。これにより、ノードＮ１及びノードＮ２の電位の変動を抑制することができる。よって、誤動作の抑制を図ることができる。また、リフレッシュレートを低減し、消費電力の削減を図ることができる。
【００９７】
なお、容量素子１０７の第１の端子は、配線１５１又はノードＮ３と接続されてもよい。特に容量素子１０７の第１の端子がノードＮ３と接続されることにより、ブートストラップ動作により、電位ＶＮ１を高くすることができる。よって、トランジスタ１０１のゲートとソースとの間の電圧を大きくすることができ、トランジスタ１０１のＷ／Ｌを小さくすることが可能になる。また、容量素子１０８の第１の端子は、配線１５１又はノードＮ３と接続されてもよい。
【００９８】
なお、容量素子１０７及び容量素子１０８の一方を省略してもよい。
【００９９】
図２０（Ｂ）は、トランジスタ１０９を有する点で、図１と異なる。トランジスタ１０９は、第１の端子が配線１５１と接続され、第２の端子がノードＮ１と接続され、ゲートがノードＮ３と接続される。図２０（Ｂ）に示す画素１００では、期間Ｔｃにおいて、電位ＶＮ３がハイレベルである場合に、トランジスタ１０９がオンになる。よって、ノードＮ１には配線１５１からトランジスタ１０９を介して電圧ＶＨが供給される。これにより、ノードＮ１が浮遊状態になることを防止し、電位ＶＮ１の変動を抑制することができる。
【０１００】
なお、トランジスタ１０９は、トランジスタ１０１と同じ極性であることが好ましい。また、トランジスタ１０９を第１の端子が配線１５１と接続され、第２の端子がノードＮ１と接続されるスイッチに置き換えてもよい。
【０１０１】
なお、トランジスタ１０９のＷ／Ｌは、トランジスタ１０１のＷ／Ｌよりも小さいことが好ましい。また、トランジスタ１０９のＷ／Ｌは、トランジスタ１０２のＷ／Ｌよりも小さいことが好ましい。
【０１０２】
図２１（Ａ）は、トランジスタ１１０を有する点で、図１と異なる。トランジスタ１１０は、第１の端子がノードＮ３と接続され、第２の端子がノードＮ１と接続され、ゲートがノードＮ２と接続される。図２１（Ａ）に示す画素１００では、期間Ｔｃにおいて、電位ＶＮ２がハイレベルである場合（図５（Ｂ）参照）に、トランジスタ１１０がオンになる。よって、ノードＮ１には配線１５２からトランジスタ１０２及びトランジスタ１１０を介して電圧ＶＬが供給される。これにより、ノードＮ１が浮遊状態になることを防止し、電位ＶＮ１の変動を抑制することができる。
【０１０３】
なお、トランジスタ１１０は、トランジスタ１０１と同じ極性であることが好ましい。また、トランジスタ１１０を第１の端子がノードＮ３と接続され、第２の端子がノードＮ１と接続されるスイッチに置き換えてもよい。また、トランジスタ１１０の第１の端子を配線１５２と接続してもよい。また、画素１００がトランジスタ１１０を有する場合、トランジスタ１０５を省略してもよい。
【０１０４】
なお、トランジスタ１１０のＷ／Ｌは、トランジスタ１０１のＷ／Ｌよりも小さいことが好ましい。また、トランジスタ１１０のＷ／Ｌは、トランジスタ１０２のＷ／Ｌよりも小さいことが好ましい。
【０１０５】
図２１（Ｂ）は、トランジスタ１１１を有する点で、図１と異なる。トランジスタ１１１は、第１の端子がノードＮ３と接続され、第２の端子がノードＮ２と接続され、ゲートがノードＮ１と接続される。図２１（Ｂ）に示す画素１００では、期間Ｔｃにおいて、電位ＶＮ１がハイレベルである場合（図５（Ａ）参照）に、トランジスタ１１１がオンになる。よって、ノードＮ２には配線１５１からトランジスタ１０１及びトランジスタ１１１を介して電圧ＶＬが供給される。これにより、電位ＶＮ２の変動を抑制することができる。
【０１０６】
なお、トランジスタ１１１は、トランジスタ１０１と同じ極性であることが好ましい。また、トランジスタ１１１を第１の端子がノードＮ３と接続され、第２の端子がノードＮ２と接続されるスイッチに置き換えてもよい。また、画素１００がトランジスタ１１１を有する場合、トランジスタ１０４を省略してもよい。
【０１０７】
なお、トランジスタ１１１のＷ／Ｌは、トランジスタ１０１のＷ／Ｌよりも小さいことが好ましい。また、トランジスタ１１１のＷ／Ｌは、トランジスタ１０２のＷ／Ｌよりも小さいことが好ましい。
【０１０８】
図２２（Ａ）は、トランジスタ１０１乃至１０６にバックゲート（第２のゲートともいう）が設けられている点で、図１と異なる。つまり、トランジスタ１０１乃至１０６は、第１のゲート電極と、第２のゲート電極と、第１のゲート電極と第２のゲート電極とに挟まれている半導体層を有する。トランジスタ１０１乃至１０６のバックゲートは、配線１５７と接続される。配線１５７の電位を制御することにより、トランジスタ１０１乃至１０６の閾値電圧を制御することが可能である。例えば、配線１５７の電位を電圧ＶＬよりも低くすることにより、トランジスタ１０１乃至１０６の閾値電圧を負側にシフトさせることができる。これにより、トランジスタ１０１乃至１０６をノーマリーオンとすることができる。ただし、トランジスタ１０１乃至１０６のうち、いずれか１つ、いずれか２つ、いずれか３つ、いずれか４つ、いずれか５つのみにバックゲートを設けてもよい。
【０１０９】
なお、トランジスタ１０１乃至１０６のバックゲートを配線１５２と接続してもよい。
【０１１０】
なお、トランジスタ１０１乃至１０６の２つのゲートを互いに接続してもよい（図２２（Ｂ）参照）。
【０１１１】
図２３（Ａ）は、表示素子１２０を有していない点で、図１と異なる。また、図２３（Ｂ）は、表示素子１２０の代わりに負荷１２０Ａを有する点で、図１と異なる。つまり、画素１００は、画素以外の様々な回路、又は半導体装置等の様々な装置に適用可能である。
【０１１２】
図１に示す画素１００の変形例のうち２つ以上を適宜組み合わせることが可能である。
【０１１３】
図２４（Ａ）は、図２１（Ａ）と図２１（Ｂ）とを組み合わせた構成を示す。
【０１１４】
図２４（Ｂ）は、図１２と図２１（Ｂ）とを組み合わせた上で、トランジスタ１０４を省略した場合の構成を示す。
【０１１５】
図２５（Ａ）は、図１４（Ａ）と図２０（Ｂ）とを組み合わせた構成を示す。
【０１１６】
図２５（Ｂ）は、図１８（Ａ）と図２１（Ａ）とを組み合わせた構成を示す。
【０１１７】
図２６（Ａ）は、表示素子１２０の一例を示す。図２６（Ａ）に示す表示素子１２０は、部材１２１と部材１２２とを有する。部材１２１及び部材１２２は移動可能なように形成されている。具体的には、部材１２１と部材１２２との電位差がある場合、部材１２１と部材１２２とは互いに近づくように移動する。ただし、部材１２１を移動しないように固定してもよい。
【０１１８】
図２６（Ｂ）は、表示素子１２０の別の一例を示す。図２６（Ｂ）に示す表示素子１２０は、部材１２１と部材１２２と部材１２３を有する。部材１２１、部材１２２及び部材１２３は移動可能なように形成されている。具体的には、部材１２１と部材１２２との電位差がある場合、部材１２１と部材１２２とは互いに近づくように移動する。また、部材１２３と部材１２２との電位差がある場合、部材１２３と部材１２２とは互いに近づくように移動する。ただし、部材１２１及び部材１２３を移動しないように固定してもよい。
【０１１９】
なお、部材１２１、部材１２２及び部材１２３は、導電材料を少なくとも含むことが好ましい。
【０１２０】
なお、部材１２１は、部材１２２と対向する領域を有し、当該領域は、絶縁材料を含む表面を有することが好ましい。また、部材１２２は、部材１２１と対向する領域を有し、当該領域は、絶縁材料を含む表面を有することが好ましい。これにより、部材１２１と部材１２２とが近づいた際、部材１２１と部材１２２とが導通することを防止することができる。同様に、部材１２２は、部材１２３と対向する領域を有し、当該領域は、絶縁材料を含む表面を有することが好ましい。また、部材１２３は、部材１２２と対向する領域を有し、当該領域は、絶縁材料を含む表面を有することが好ましい。これにより、部材１２３と部材１２２とが近づいた際、部材１２３と部材１２２とが導通することを防止することができる。
【０１２１】
なお、部材１２２は、光を反射することができる面を有することが好ましい。部材１２２を移動させることにより、光がどのように反射するのかを変化させることができるため、階調を制御することができる。当該光としては、バックライト若しくはフロントライト等の光源の光、又は外光等がある。
【０１２２】
なお、部材１２２は、図２６（Ｃ）に示すように、開口部を有することが好ましい。部材１２２を移動させることにより、開口部を通る光の量を変化させることができるため、階調を制御することができる。当該光としては、バックライト若しくはフロントライト等の光源の光、又は外光等がある。
【０１２３】
図２７（Ａ）は、表示素子１２０として図２６（Ａ）に示す構成を採用する場合の画素１００の一部を示す。部材１２１がノードＮ３と接続され、部材１２２が配線１５６と接続される。
【０１２４】
配線１５６には所定の電圧が入力される。つまり、配線１５６は電源線としての機能を有する。例えば、配線１５６に電圧ＶＬを入力してもよいし、配線１５６に電圧ＶＨを供給してもよいし、配線１５６に電圧ＶＬ及び電圧ＶＨと異なる電圧を供給してもよい。特に、配線１５６に電圧ＶＬを供給する場合、配線１５６と配線１５２とを一本の配線にまとめてもよい。つまり、部材１２２を配線１５２と接続してもよい。或いは、配線１５６に電圧ＶＨを供給する場合、配線１５６と配線１５１とを一本の配線にまとめてもよい。つまり、部材１２２を配線１５１と接続してもよい。
【０１２５】
画素１００（１、１）乃至１００（ｎ、ｍ）において、部材１２２は同じ配線と接続されることが好ましい。
【０１２６】
配線１５６に電圧ＶＬが供給される場合、電位ＶＮ３がハイレベルであれば、部材１２１と部材１２２とに電位差が生じるため、部材１２１と部材１２２とは互いに近づく。一方、電位ＶＮ３がロウレベルであれば、部材１２１と部材１２２との電位差がゼロ又は小さくなるため、部材１２１と部材１２２とは近づかない。
【０１２７】
図２７（Ｂ）は、部材１２１が配線１５６と接続され、部材１２２がノードＮ３と接続される点で、図２７（Ａ）と異なる。
【０１２８】
図２８（Ａ）は、表示素子１２０として図２６（Ｂ）に示す構成を採用した場合の画素１００の一部を示す。部材１２１は配線１５６Ａと接続され、部材１２２はノードＮ３と接続され、部材１２３は配線１５６Ｂと接続される。
【０１２９】
配線１５６Ａ及び配線１５６Ｂには、所定の電圧が入力される。つまり、配線１５６Ａ及び配線１５６Ｂは電源線としての機能を有する。配線１５６Ａ及び配線１５６Ｂに入力される電圧は互いに異なる電圧であることが好ましい。例えば、配線１５６Ａに電圧ＶＬを入力し、配線１５６Ｂに電圧ＶＨを入力してもよいし、配線１５６Ａに電圧ＶＨを入力し、配線１５６Ｂに電圧ＶＬを入力してもよい。特に、配線１５６Ａに電圧ＶＬを入力し、配線１５６Ｂに電圧ＶＨを入力する場合、配線１５６Ａと配線１５２とを１本の配線にまとめ、配線１５６Ｂと配線１５１とを１本の配線にまとめてもよい。つまり、部材１２１を配線１５２と接続し、部材１２３を配線１５１と接続してもよい。或いは、配線１５６Ａに電圧ＶＨを入力し、配線１５６Ｂに電圧ＶＬを入力する場合、配線１５６Ａと配線１５１とを１本の配線にまとめ、配線１５６Ｂと配線１５２とを１本の配線にまとめてもよい。つまり、部材１２１を配線１５１と接続し、部材１２３を配線１５２と接続してもよい。
【０１３０】
画素１００（１、１）乃至１００（ｎ、ｍ）において、部材１２１は同じ配線と接続され、部材１２３は同じ配線と接続されることが好ましい。
【０１３１】
配線１５６Ａに電圧ＶＬが供給され、配線１５６Ｂに電圧ＶＨが入力される場合、電位ＶＮ３がハイレベルであれば、部材１２１と部材１２２との間に電位差が生じるのに対し、部材１２３と部材１２２との間には電位差が生じない。よって、部材１２２は部材１２１側に移動する。一方、電位ＶＮ３がロウレベルであれば、部材１２１と部材１２２との間に電位差が生じないのに対し、部材１２３と部材１２２との間には電位差が生じる。よって、部材１２２は部材１２３側に移動する。
【０１３２】
図２８（Ｂ）は、表示素子１２０として図２６（Ｂ）に示す構成を採用した場合の画素１００の一部を示す。部材１２１はノードＮ３と接続され、部材１２２は配線１５６と接続される。また、部材１２３の電位を制御するために、画素１００にトランジスタ１１２及びトランジスタ１１３が設けられる。トランジスタ１１２は、第１の端子が配線１５１と接続され、第２の端子が部材１２３と接続され、ゲートがノードＮ２と接続される。トランジスタ１１３は、第１の端子が配線１５２と接続され、第２の端子が部材１２３と接続され、ゲートがノードＮ１と接続される。トランジスタ１１２及びトランジスタ１１３は、トランジスタ１０１と同じ極性であることが好ましい。
【０１３３】
配線１５６に電圧ＶＬが供給される場合、電位ＶＮ１がハイレベルであり且つ電位ＶＮ２がロウレベルであれば、トランジスタ１０１及びトランジスタ１１３がオンになり、トランジスタ１０２及びトランジスタ１１２がオフになる。部材１２１には配線１５１からトランジスタ１０１を介して電圧ＶＨが供給され、部材１２３には配線１５２からトランジスタ１１３を介して電圧ＶＬが供給される。よって、部材１２１と部材１２２との間に電位差が生じるのに対し、部材１２３と部材１２２との間には電位差が生じないため、部材１２２は部材１２１側に移動する。一方、電位ＶＮ１がロウレベルであり且つ電位ＶＮ２がハイレベルであれば、トランジスタ１０１及びトランジスタ１１３がオフになり、トランジスタ１０２及びトランジスタ１１２がオンになる。部材１２１には配線１５２からトランジスタ１０２を介して電圧ＶＬが供給され、部材１２３には配線１５１からトランジスタ１１２を介して電圧ＶＨが供給される。よって、部材１２１と部材１２２との間に電位差が生じないのに対し、部材１２３と部材１２２との間には電位差が生じるため、部材１２２は部材１２３側に移動する。
【０１３４】
なお、本実施の形態は他の実施の形態の記載と適宜組み合わせることができる。よって、本実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形態で述べる別の内容（一部の内容でもよい）、及び／又は、一つ若しくは複数の別の実施の形態で述べる内容（一部の内容でもよい）に対して、適用、組み合わせ、又は置き換えなどを行うことができる。なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用いて述べる内容、又は明細書に記載される文章を用いて述べる内容のことである。また、ある一つの実施の形態において述べる図（一部でもよい）は、その図の別の部分、その実施の形態において述べる別の図（一部でもよい）、及び／又は、一つ若しくは複数の別の実施の形態において述べる図（一部でもよい）に対して、組み合わせることにより、さらに多くの図を構成させることができる。これは、以下の実施の形態においても同様である。
【０１３５】
（実施の形態２）
本実施の形態では、実施の形態１において説明した画素の構造について説明する。
【０１３６】
図２９及び図３０は、図１に示す画素１００の上面図である。図３１は、図２９に示すＡ−Ａ’断面である。
【０１３７】
導電層２０１Ａ乃至２０１Ｈは、同じ材料を有する。或いは、導電層２０１Ａ乃至２０１Ｈは、同じ導電層を加工する工程を経て形成されたものである。導電層２０１Ａ乃至２０１Ｈのそれぞれは異なるアイランドである。導電層２０１Ａは、配線１５２として機能する領域を有する。導電層２０１Ｂは、配線１５１として機能する領域を有する。導電層２０１Ｃは、配線１５４として機能する領域と、トランジスタ１０６のゲート電極として機能する領域と、を有する。導電層２０１Ｄは、配線１５３として機能する領域と、トランジスタ１０３のゲート電極として機能する領域と、トランジスタ１０５のゲート電極として機能する領域と、を有する。導電層２０１Ｅは、配線１５２として機能する領域を有する。導電層２０１Ｆは、配線１５１として機能する領域を有する。導電層２０１Ｇは、トランジスタ１０１のゲート電極として機能する領域と、トランジスタ１０４のゲート電極として機能する領域を有する。導電層２０１Ｈは、トランジスタ１０２のゲート電極として機能する領域を有する。
【０１３８】
なお、導電層２０１Ａと導電層２０１Ｅとを同じアイランドとしてもよい。導電層２０１Ｂと導電層２０１Ｆとを同じアイランドとしてもよい。
【０１３９】
半導体層２０２Ａ乃至２０２Ｆは、同じ材料を有する。或いは、半導体層２０２Ａ乃至２０２Ｆは、同じ半導体層を加工する工程を経て形成されたものである。半導体層２０２Ａ乃至２０２Ｆのそれぞれは異なるアイランドである。半導体層２０２Ａは、トランジスタ１０１のチャネル形成領域を有する。半導体層２０２Ｂは、トランジスタ１０２のチャネル形成領域を有する。半導体層２０２Ｃは、トランジスタ１０３のチャネル形成領域を有する。半導体層２０２Ｄは、トランジスタ１０４のチャネル形成領域を有する。半導体層２０２Ｅは、トランジスタ１０５のチャネル形成領域を有する。半導体層２０２Ｆは、トランジスタ１０６のチャネル形成領域を有する。
【０１４０】
導電層２０３Ａ乃至２０３Ｉは、同じ材料を有する。或いは、導電層２０３Ａ乃至２０３Ｉは、同じ導電層を加工する工程を経て形成されたものである。導電層２０３Ａ乃至２０３Ｉのそれぞれは異なるアイランドである。導電層２０３Ａは、配線１５４として機能する領域と、トランジスタ１０６のソース電極又はドレイン電極の一方として機能する領域と、を有する。導電層２０３Ｂは、トランジスタ１０６のソース電極又はドレイン電極の他方として機能する領域と、トランジスタ１０５のソース電極又はドレイン電極の一方として機能する領域と、を有する。導電層２０３Ｃは、トランジスタ１０５のソース電極又はドレイン電極の他方として機能する領域を有する。導電層２０３Ｄは、トランジスタ１０４のソース電極又はドレイン電極の一方として機能する領域を有する。導電層２０３Ｅは、トランジスタ１０３のソース電極又はドレイン電極の一方として機能する領域と、トランジスタ１０４のソース電極又はドレイン電極の他方として機能する領域と、を有する。導電層２０３Ｆは、トランジスタ１０３のソース電極又はドレイン電極の他方として機能する領域を有する。導電層２０３Ｇは、トランジスタ１０１のソース電極又はドレイン電極の一方として機能する領域を有する。導電層２０３Ｈは、トランジスタ１０１のソース電極又はドレイン電極の他方として機能する領域と、トランジスタ１０２のソース電極又はドレイン電極の一方として機能する領域と、を有する。導電層２０３Ｉは、トランジスタ１０２のソース電極又はドレイン電極の他方と機能する領域を有する。
【０１４１】
導電層２０３Ａは、半導体層２０２Ｆと接続されている。導電層２０３Ｂは、半導体層２０２Ｅと接続され、半導体層２０２Ｆと接続され、且つ導電層２０１Ｇと接続されている。導電層２０３Ｃは、半導体層２０２Ｅと接続され、且つ導電層２０１Ｅと接続されている。導電層２０３Ｄは、半導体層２０２Ｄと接続され、且つ導電層２０１Ａと接続されている。導電層２０３Ｅは、半導体層２０２Ｄと接続され、半導体層２０２Ｃと接続され、且つ導電層２０１Ｈと接続されている。導電層２０３Ｆは、半導体層２０２Ｃと接続され、且つ導電層２０１Ｆと接続されている。導電層２０３Ｇは、半導体層２０２Ａと接続され、且つ導電層２０１Ｂと接続されている。導電層２０３Ｈは、半導体層２０２Ａと接続され、且つ半導体層２０２Ｂと接続されている。導電層２０３Ｉは、半導体層２０２Ｂと接続され、且つ導電層２０１Ｅと接続されている。
【０１４２】
なお、導電層２０３Ａ乃至２０３Ｉは、半導体層２０２Ａ乃至２０２Ｆの上面と接している。ただし、導電層２０３Ａ乃至２０３Ｉは、半導体層２０２Ａ乃至２０２Ｆの下面と接していてもよい。
【０１４３】
なお、導電層２０３Ｃ、導電層２０３Ｄ及び導電層２０３Ｉを同じアイランドとしてもよい。或いは、導電層２０３Ｃ及び導電層２０３Ｄを同じアイランドとしてもよい。或いは、導電層２０３Ｃ及び導電層２０３Ｉを同じアイランドとしてもよい。或いは、導電層２０３Ｄ及び導電層２０３Ｉを同じアイランドとしてもよい。
【０１４４】
なお、導電層２０３Ｆ及び導電層２０３Ｇを同じアイランドとしてもよい。
【０１４５】
絶縁層２０５は、トランジスタ１０１のゲート絶縁膜として機能する領域と、トランジスタ１０２のゲート絶縁膜として機能する領域と、トランジスタ１０３のゲート絶縁膜として機能する領域と、トランジスタ１０４のゲート絶縁膜として機能する領域と、トランジスタ１０５のゲート絶縁膜として機能する領域と、トランジスタ１０６のゲート絶縁膜として機能する領域と、を有する。
【０１４６】
なお、導電層２０１Ａ乃至２０１Ｈの上方に絶縁層２０５が形成され、絶縁層２０５の上方に半導体層２０２Ａ乃至２０２Ｆが形成されている。ただし、半導体層２０２Ａ乃至２０２Ｆの上方に絶縁層２０５が形成され、絶縁層２０５の上方に導電層２０１Ａ乃至２０１Ｈが形成されてもよい。つまり、絶縁層２０５は、導電層２０１Ｇと半導体層２０２Ａとに挟まれている領域、導電層２０１Ｈと半導体層２０２Ｂとに挟まれている領域、導電層２０１Ｄと半導体層２０２Ｃとに挟まれている領域、導電層２０１Ｇと半導体層２０２Ｄとに挟まれている領域、導電層２０１Ｃと半導体層２０２Ｅとに挟まれている領域、及び導電層２０１Ｄと半導体層２０２Ｆとに挟まれている領域を有していればよい。
【０１４７】
なお、黒い丸で示す部分は、絶縁層２０５に設けられた開口部である。この開口部により、導電層２０１Ａ乃至２０１Ｈと導電層２０３Ａ乃至２０３Ｉとが適宜接続される。
【０１４８】
絶縁層２０６は、トランジスタ１０１乃至１０６の上方に設けられている。
【０１４９】
導電層２０７は、導電層２０３Ｈと、表示素子１２０（部材１２１、部材１２２又は部材１２３）と、を接続する配線として機能する領域を有する。或いは、導電層２０７は、表示素子１２０（部材１２１、部材１２２又は部材１２３）の一部である。
【０１５０】
導電層２０１Ａ乃至２０１Ｈとしては、クロム（Ｃｒ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、亜鉛（Ｚｎ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、マンガン（Ｍｎ）、ニッケル（Ｎｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）から選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いてそれぞれ形成することができる。
【０１５１】
導電層２０１Ａ乃至２０１Ｈは、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一または複数組み合わせた合金膜、もしくは窒化膜を用いてもよい。
【０１５２】
導電層２０１Ａ乃至２０１Ｈとしては、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。
【０１５３】
導電層２０１Ａ乃至２０１Ｈには、Ｃｕ−Ｘ合金膜（Ｘは、Ｍｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、またはＴｉ）を適用してもよい。Ｃｕ−Ｘ合金膜を用いることで、ウエットエッチングプロセスで加工できるため、製造コストを抑制することが可能となる。
【０１５４】
半導体層２０２Ａ乃至２０２Ｆとしては、単結晶半導体又は非単結晶半導体がある。非単結晶半導体としては、非単結晶シリコン又は非単結晶ゲルマニウムがある。非単結晶シリコンとしては、非晶質シリコン、微結晶シリコン又は多結晶シリコンがあり、非単結晶ゲルマニウムとしては、非晶質ゲルマニウム、微結晶ゲルマニウム又は多結晶ゲルマニウムなどがある。
【０１５５】
特に、半導体層２０２Ａ乃至２０２Ｆとしては、酸化物半導体膜を用いることが好ましい。酸化物半導体膜としては、Ｉｎ−Ｍ（Ｍは、Ｔｉ、Ｇａ、Ｓｎ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、またはＨｆを表す）酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物を用いることができる。特に、酸化物半導体膜としては、Ｉｎ−Ｍ−Ｚｎ酸化物を用いると好ましい。酸化物半導体膜がＩｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１が好ましい。また、酸化物半導体膜がＩｎ−Ｍ−Ｚｎ酸化物の場合、スパッタリングターゲットとしては、多結晶のＩｎ−Ｍ−Ｚｎ酸化物を含むターゲットを用いると好ましい。多結晶のＩｎ−Ｍ−Ｚｎ酸化物を含むターゲットを用いることで、結晶性を有する酸化物半導体膜を形成しやすくなる。なお、成膜される酸化物半導体膜の原子数比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。例えば、スパッタリングターゲットとして、原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１を用いる場合、成膜される酸化物半導体膜の原子数比は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３近傍となる場合がある。
【０１５６】
酸化物半導体膜は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタのオフ電流を低減することができる。
【０１５７】
酸化物半導体膜の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。
【０１５８】
酸化物半導体膜としては、キャリア密度の低い酸化物半導体膜を用いる。例えば、酸化物半導体膜は、キャリア密度が１×１０１７個／ｃｍ３以下、好ましくは１×１０１５個／ｃｍ３以下、さらに好ましくは１×１０１３個／ｃｍ３以下、より好ましくは１×１０１１個／ｃｍ３以下とする。また、酸化物半導体膜は、キャリア密度が１×１０５個／ｃｍ３以上、より好ましくは１×１０７個／ｃｍ３以上であってもよい。
【０１５９】
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、酸化物半導体膜のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
【０１６０】
なお、酸化物半導体膜としては、それぞれ不純物濃度が低く、欠陥準位密度の低い酸化物半導体膜を用いることで、さらに優れた電気特性を有するトランジスタを作製することができ好ましい。ここでは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高純度真性または実質的に高純度真性とよぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、該酸化物半導体膜にチャネル領域が形成されるトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、オフ電流が著しく小さく、チャネル幅が１×１０６μｍでチャネル長が１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。
【０１６１】
したがって、上記高純度真性、または実質的に高純度真性の酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとすることができる。なお、酸化物半導体膜のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合がある。不純物としては、水素、窒素、アルカリ金属、またはアルカリ土類金属等がある。
【０１６２】
酸化物半導体膜に含まれる水素は、金属原子と結合する酸素と反応して水になると共に、酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体膜は水素ができる限り低減されていることが好ましい。具体的には、酸化物半導体膜において、ＳＩＭＳ分析により得られる水素濃度を、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、５×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下としてもよい。また、酸化物半導体膜において、ＳＩＭＳ分析により得られる水素濃度を、１×１０１６ａｔｏｍｓ／ｃｍ３以上、より好ましくは１×１０１７ａｔｏｍｓ／ｃｍ３以上としてもよい。
【０１６３】
酸化物半導体膜において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体膜において酸素欠損が増加し、ｎ型化してしまう。このため、酸化物半導体膜におけるシリコンや炭素の濃度と、酸化物半導体膜との界面近傍のシリコンや炭素の濃度（ＳＩＭＳ分析により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下とする。また、酸化物半導体膜におけるシリコンや炭素の濃度と、酸化物半導体膜との界面近傍のシリコンや炭素の濃度（ＳＩＭＳ分析により得られる濃度）を、１×１０１７ａｔｏｍｓ／ｃｍ３以上、より好ましくは３×１０１７ａｔｏｍｓ／ｃｍ３以上、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以上としてもよい。
【０１６４】
酸化物半導体膜において、ＳＩＭＳ分析により得られるアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、酸化物半導体膜のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。また、酸化物半導体膜において、ＳＩＭＳ分析により得られるアルカリ金属またはアルカリ土類金属の濃度を、５×１０１５ａｔｏｍｓ／ｃｍ３以上、好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上としてもよい。
【０１６５】
酸化物半導体膜に窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりやすい。従って、酸化物半導体膜において、窒素はできる限り低減されていることが好ましい。例えば、ＳＩＭＳ分析により得られる窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。また、ＳＩＭＳ分析により得られる窒素濃度は、１×１０１６ａｔｏｍｓ／ｃｍ３以上、より好ましくは５×１０１６ａｔｏｍｓ／ｃｍ３以上、より好ましくは１×１０１７ａｔｏｍｓ／ｃｍ３以上、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以上としてもよい。
【０１６６】
酸化物半導体膜は、非単結晶構造でもよい。非単結晶構造は、例えば、後述するＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ−ＯＳは最も欠陥準位密度が低い。
【０１６７】
以下では、酸化物半導体膜の構造について説明する。
【０１６８】
酸化物半導体膜は、非単結晶酸化物半導体膜と単結晶酸化物半導体膜とに分けられる。または、酸化物半導体は、例えば、結晶性酸化物半導体と非晶質酸化物半導体とに分けられる。
【０１６９】
なお、非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、微結晶酸化物半導体、非晶質酸化物半導体などがある。また、結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体、微結晶酸化物半導体などがある。
【０１７０】
まずは、ＣＡＡＣ−ＯＳ膜について説明する。
【０１７１】
ＣＡＡＣ−ＯＳ膜は、ｃ軸配向した複数の結晶部を有する酸化物半導体膜の一つである。
【０１７２】
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳ膜の明視野像および回折パターンの複合解析像（高分解能ＴＥＭ像ともいう。）を観察することで複数の結晶部を確認することができる。一方、高分解能ＴＥＭ像によっても明確な結晶部同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
【０１７３】
試料面と略平行な方向から、ＣＡＡＣ−ＯＳ膜の断面の高分解能ＴＥＭ像を観察すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。
【０１７４】
一方、試料面と略垂直な方向から、ＣＡＡＣ−ＯＳ膜の平面の高分解能ＴＥＭ像を観察すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
【０１７５】
ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることが確認できる。
【０１７６】
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
【０１７７】
ＣＡＡＣ−ＯＳ膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素、シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリコンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純物は、キャリアトラップやキャリア発生源となる場合がある。
【０１７８】
また、ＣＡＡＣ−ＯＳ膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化物半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによってキャリア発生源となることがある。
【０１７９】
また、ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。
【０１８０】
次に、微結晶酸化物半導体膜について説明する。
【０１８１】
微結晶酸化物半導体膜は、高分解能ＴＥＭ像において、結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。微結晶酸化物半導体膜に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）を有する酸化物半導体膜を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。また、ｎｃ−ＯＳ膜は、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。
【０１８２】
ｎｃ−ＯＳ膜は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳ膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かない場合がある。例えば、ｎｃ−ＯＳ膜に対し、結晶部よりも大きい径のＸ線を用いるＸＲＤ装置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、ｎｃ−ＯＳ膜に対し、結晶部よりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子回折（制限視野電子回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳ膜に対し、結晶部の大きさと近いか結晶部より小さいプローブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、ｎｃ−ＯＳ膜に対しナノビーム電子回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。また、ｎｃ−ＯＳ膜に対しナノビーム電子回折を行うと、リング状の領域内に複数のスポットが観測される場合がある。
【０１８３】
ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。そのため、ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比べて欠陥準位密度が高くなる。
【０１８４】
次に、非晶質酸化物半導体膜について説明する。
【０１８５】
非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶部を有さない酸化物半導体膜である。石英のような無定形状態を有する酸化物半導体膜が一例である。
【０１８６】
非晶質酸化物半導体膜は、高分解能ＴＥＭ像において結晶部を確認することができない。
【０１８７】
非晶質酸化物半導体膜に対し、ＸＲＤ装置を用いた構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半導体膜に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半導体膜に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンが観測される。
【０１８８】
なお、酸化物半導体膜は、ｎｃ−ＯＳ膜と非晶質酸化物半導体膜との間の物性を示す構造を有する場合がある。そのような構造を有する酸化物半導体膜を、特に非晶質ライク酸化物半導体（ａ−ｌｉｋｅ  ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。
【０１８９】
ａ−ｌｉｋｅ  ＯＳ膜は、高分解能ＴＥＭ像において鬆（ボイドともいう。）が観察される場合がある。また、高分解能ＴＥＭ像において、明確に結晶部を確認することのできる領域と、結晶部を確認することのできない領域と、を有する。ａ−ｌｉｋｅ  ＯＳ膜は、ＴＥＭによる観察程度の微量な電子照射によって、結晶化が起こり、結晶部の成長が見られる場合がある。一方、良質なｎｃ−ＯＳ膜であれば、ＴＥＭによる観察程度の微量な電子照射による結晶化はほとんど見られない。
【０１９０】
なお、ａ−ｌｉｋｅ  ＯＳ膜およびｎｃ−ＯＳ膜の結晶部の大きさの計測は、高分解能ＴＥＭ像を用いて行うことができる。例えば、ＩｎＧａＺｎＯ４の結晶は層状構造を有し、Ｉｎ−Ｏ層の間に、Ｇａ−Ｚｎ−Ｏ層を２層有する。ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有する。よって、これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。そのため、高分解能ＴＥＭ像における格子縞に着目し、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所においては、それぞれの格子縞がＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
【０１９１】
また、酸化物半導体膜は、構造ごとに密度が異なる場合がある。例えば、ある酸化物半導体膜の組成がわかれば、該組成と同じ組成における単結晶の密度と比較することにより、その酸化物半導体膜の構造を推定することができる。例えば、単結晶の密度に対し、ａ−ｌｉｋｅ  ＯＳ膜の密度は７８．６％以上９２．３％未満となる。また、例えば、単結晶の密度に対し、ｎｃ−ＯＳ膜の密度およびＣＡＡＣ−ＯＳ膜の密度は９２．３％以上１００％未満となる。なお、単結晶の密度に対し密度が７８％未満となる酸化物半導体膜は、成膜すること自体が困難である。
【０１９２】
上記について、具体例を用いて説明する。例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体膜において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３となる。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体膜において、ａ−ｌｉｋｅ  ＯＳ膜の密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満となる。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体膜において、ｎｃ−ＯＳ膜の密度およびＣＡＡＣ−ＯＳ膜の密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満となる。
【０１９３】
なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成の単結晶に相当する密度を算出することができる。所望の組成の単結晶の密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて算出すればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて算出することが好ましい。
【０１９４】
なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、ａ−ｌｉｋｅ  ＯＳ膜、微結晶酸化物半導体膜、ＣＡＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい。
【０１９５】
本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
【０１９６】
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
【０１９７】
導電層２０３Ａ乃至２０３Ｉとしては、導電層２０１Ａ乃至２０１Ｈに適用可能な材料又は構造の中から適宜選択することができる。
【０１９８】
基板２０４は、少なくとも、後の熱処理に耐えうる程度の耐熱性を有していることが好ましい。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板として用いてもよい。また、シリコンや炭化シリコンなどを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板として用いてもよい。なお、基板として、ガラス基板を用いる場合、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の大面積基板を用いることで、大型の表示装置を作製することができる。
【０１９９】
また、基板２０４として、可撓性基板を用い、可撓性基板上に直接、トランジスタを形成してもよい。または、基板とトランジスタの間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板より分離し、他の基板に転載するのに用いることができる。その際、トランジスタは耐熱性の劣る基板や可撓性の基板にも転載できる。
【０２００】
例えば、本明細書等において、様々な基板を用いて、トランジスタを形成することが出来る。基板の種類は、特定のものに限定されることはない。その基板の一例としては、半導体基板（例えば単結晶基板又はシリコン基板）、ＳＯＩ基板、ガラス基板、石英基板、プラスチック基板、金属基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、又は基材フィルムなどがある。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、又はソーダライムガラスなどがある。可撓性基板、貼り合わせフィルム、基材フィルムなどの一例としては、以下のものがあげられる。例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、ポリテトラフルオロエチレン（ＰＴＦＥ）に代表されるプラスチックがある。または、一例としては、アクリル等の合成樹脂などがある。または、一例としては、ポリプロピレン、ポリエステル、ポリフッ化ビニル、又はポリ塩化ビニルなどがある。または、一例としては、ポリアミド、ポリイミド、アラミド、エポキシ、無機蒸着フィルム、又は紙類などがある。特に、半導体基板、単結晶基板、又はＳＯＩ基板などを用いてトランジスタを製造することによって、特性、サイズ、又は形状などのばらつきが少なく、電流能力が高く、サイズの小さいトランジスタを製造することができる。このようなトランジスタによって回路を構成すると、回路の低消費電力化、又は回路の高集積化を図ることができる。
【０２０１】
なお、上述の剥離層には、例えば、タングステン膜と酸化シリコン膜との無機膜の積層構造の構成や、基板上にポリイミド等の有機樹脂膜が形成された構成等を用いることができる。
【０２０２】
つまり、ある基板を用いてトランジスタを形成し、その後、別の基板にトランジスタを転置し、別の基板上にトランジスタを配置してもよい。トランジスタが転置される基板の一例としては、上述したトランジスタを形成することが可能な基板に加え、紙基板、セロファン基板、アラミドフィルム基板、ポリイミドフィルム基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含む）、皮革基板、又はゴム基板などがある。これらの基板を用いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい装置の製造、耐熱性の付与、軽量化、又は薄型化を図ることができる。
【０２０３】
絶縁層２０５としては、プラズマ化学気相堆積（ＰＥＣＶＤ：（Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ））法、スパッタリング法等により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜を一種以上含む絶縁層を、用いることができる。
【０２０４】
絶縁層２０６としては、絶縁層２０５に適用可能な材料又は構造の中から適宜選択することができる。
【０２０５】
導電層２０７としては、導電層２０１Ａ乃至２０１Ｈに適用可能な材料又は構造の中から適宜選択することができる。
【０２０６】
なお、実施の形態１において説明するトランジスタとしては、上述する構成を用いることが可能である。特に、実施の形態１において説明するトランジスタとして、酸化物半導体層にチャネル形成領域を有するトランジスタを用いることが好ましい。酸化物半導体層にチャネル形成領域を有するトランジスタは、オフ電流が小さいため、ノードＮ１又はノードＮ２からの電荷の漏れを減らすことができる。よって、ノードＮ１又はノードＮ２の電位の変動を小さくすることができる。
【０２０７】
なお、本実施の形態は他の実施の形態の記載と適宜組み合わせることができる。よって、本実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形態で述べる別の内容（一部の内容でもよい）、及び／又は、一つ若しくは複数の別の実施の形態で述べる内容（一部の内容でもよい）に対して、適用、組み合わせ、又は置き換えなどを行うことができる。なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用いて述べる内容、又は明細書に記載される文章を用いて述べる内容のことである。また、ある一つの実施の形態において述べる図（一部でもよい）は、その図の別の部分、その実施の形態において述べる別の図（一部でもよい）、及び／又は、一つ若しくは複数の別の実施の形態において述べる図（一部でもよい）に対して、組み合わせることにより、さらに多くの図を構成させることができる。これは、以下の実施の形態においても同様である。
【０２０８】
（実施の形態３）
本実施の形態では、本発明の一態様の半導体装置又は表示装置を有する表示モジュール及び電子機器について、図３２及び図３３を用いて説明を行う。
【０２０９】
図３２に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２との間に、ＦＰＣ８００３に接続されたタッチパネル８００４、ＦＰＣ８００５に接続された表示パネル８００６、バックライト８００７、フレーム８００９、プリント基板８０１０、バッテリ８０１１を有する。
【０２１０】
本発明の一態様の半導体装置又は表示装置は、例えば、表示パネル８００６に用いることができる。
【０２１１】
上部カバー８００１及び下部カバー８００２は、タッチパネル８００４及び表示パネル８００６のサイズに合わせて、形状や寸法を適宜変更することができる。
【０２１２】
タッチパネル８００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル８００６に重畳して用いることができる。また、表示パネル８００６の対向基板（封止基板）に、タッチパネル機能を持たせるようにすることも可能である。また、表示パネル８００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。
【０２１３】
バックライト８００７は、光源８００８を有する。なお、図３２において、バックライト８００７上に光源８００８を配置する構成について例示したが、これに限定さない。例えば、バックライト８００７の端部に光源８００８を配置し、さらに光拡散板を用いる構成としてもよい。なお、有機ＥＬ素子等の自発光型の発光素子を用いる場合、または反射型パネル等の場合においては、バックライト８００７を設けない構成としてもよい。
【０２１４】
フレーム８００９は、表示パネル８００６の保護機能の他、プリント基板８０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム８００９は、放熱板としての機能を有していてもよい。
【０２１５】
プリント基板８０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリ８０１１による電源であってもよい。バッテリ８０１１は、商用電源を用いる場合には、省略可能である。
【０２１６】
また、表示モジュール８０００は、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
【０２１７】
図３３（Ａ）乃至図３３（Ｇ）は、電子機器を示す図である。これらの電子機器は、筐体９０００、表示部９００１、スピーカ９００３、操作キー９００５（電源スイッチ、又は操作スイッチを含む）、接続端子９００６、センサ９００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９００８、等を有することができる。
【０２１８】
図３３（Ａ）乃至図３３（Ｇ）に示す電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信または受信を行う機能、記録媒体に記録されているプログラムまたはデータを読み出して表示部に表示する機能、等を有することができる。なお、図３３（Ａ）乃至図３３（Ｇ）に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。また、図３３（Ａ）乃至図３３（Ｇ）には図示していないが、電子機器には、複数の表示部を有する構成としてもよい。また、該電子機器にカメラ等を設け、静止画を撮影する機能、動画を撮影する機能、撮影した画像を記録媒体（外部またはカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有していてもよい。
【０２１９】
図３３（Ａ）乃至図３３（Ｇ）に示す電子機器の詳細について、以下説明を行う。
【０２２０】
図３３（Ａ）は、携帯情報端末９１００を示す斜視図である。携帯情報端末９１００が有する表示部９００１は、可撓性を有する。そのため、湾曲した筐体９０００の湾曲面に沿って表示部９００１を組み込むことが可能である。また、表示部９００１はタッチセンサを備え、指やスタイラスなどで画面に触れることで操作することができる。例えば、表示部９００１に表示されたアイコンに触れることで、アプリケーションを起動することができる。
【０２２１】
図３３（Ｂ）は、携帯情報端末９１０１を示す斜視図である。携帯情報端末９１０１は、例えば電話機、手帳又は情報閲覧装置等から選ばれた一つ又は複数の機能を有する。具体的には、スマートフォンとして用いることができる。なお、携帯情報端末９１０１は、スピーカ９００３、接続端子９００６、センサ９００７等を省略して図示しているが、図３３（Ａ）に示す携帯情報端末９１００と同様の位置に設けることができる。また、携帯情報端末９１０１は、文字や画像情報をその複数の面に表示することができる。例えば、３つの操作ボタン９０５０（操作アイコンまたは単にアイコンともいう）を表示部９００１の一の面に表示することができる。また、破線の矩形で示す情報９０５１を表示部９００１の他の面に表示することができる。なお、情報９０５１の一例としては、電子メールやＳＮＳ（ソーシャル・ネットワーキング・サービス）や電話などの着信を知らせる表示、電子メールやＳＮＳなどの題名、電子メールやＳＮＳなどの送信者名、日時、時刻、バッテリの残量、アンテナ受信の強度などがある。または、情報９０５１が表示されている位置に、情報９０５１の代わりに、操作ボタン９０５０などを表示してもよい。
【０２２２】
図３３（Ｃ）は、携帯情報端末９１０２を示す斜視図である。携帯情報端末９１０２は、表示部９００１の３面以上に情報を表示する機能を有する。ここでは、情報９０５２、情報９０５３、情報９０５４がそれぞれ異なる面に表示されている例を示す。例えば、携帯情報端末９１０２の使用者は、洋服の胸ポケットに携帯情報端末９１０２を収納した状態で、その表示（ここでは情報９０５３）を確認することができる。具体的には、着信した電話の発信者の電話番号又は氏名等を、携帯情報端末９１０２の上方から観察できる位置に表示する。使用者は、携帯情報端末９１０２をポケットから取り出すことなく、表示を確認し、電話を受けるか否かを判断できる。
【０２２３】
図３３（Ｄ）は、腕時計型の携帯情報端末９２００を示す斜視図である。携帯情報端末９２００は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。また、表示部９００１はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことができる。また、携帯情報端末９２００は、通信規格された近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、携帯情報端末９２００は、接続端子９００６を有し、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。また接続端子９００６を介して充電を行うこともできる。なお、充電動作は接続端子９００６を介さずに無線給電により行ってもよい。
【０２２４】
図３３（Ｅ）（Ｆ）（Ｇ）は、折り畳み可能な携帯情報端末９２０１を示す斜視図である。また、図３３（Ｅ）が携帯情報端末９２０１を展開した状態の斜視図であり、図３３（Ｆ）が携帯情報端末９２０１を展開した状態または折り畳んだ状態の一方から他方に変化する途中の状態の斜視図であり、図３３（Ｇ）が携帯情報端末９２０１を折り畳んだ状態の斜視図である。携帯情報端末９２０１は、折り畳んだ状態では可搬性に優れ、展開した状態では、継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末９２０１が有する表示部９００１は、ヒンジ９０５５によって連結された３つの筐体９０００に支持されている。ヒンジ９０５５を介して２つの筐体９０００間を屈曲させることにより、携帯情報端末９２０１を展開した状態から折りたたんだ状態に可逆的に変形させることができる。例えば、携帯情報端末９２０１は、曲率半径１ｍｍ以上１５０ｍｍ以下で曲げることができる。
【０２２５】
本発明の一態様の半導体層又は表示装置は、表示部９００１に用いることが可能である。
【０２２６】
本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有することを特徴とする。ただし、本発明の一態様の半導体装置は、表示部を有さない電子機器にも適用することができる。また、本実施の形態において述べた電子機器の表示部においては、可撓性を有し、湾曲した表示面に沿って表示を行うことができる構成、または折り畳み可能な表示部の構成について例示したが、これに限定されず、可撓性を有さず、平面部に表示を行う構成としてもよい。
【０２２７】
なお、本実施の形態は他の実施の形態の記載と適宜組み合わせることができる。よって、本実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形態で述べる別の内容（一部の内容でもよい）、及び／又は、一つ若しくは複数の別の実施の形態で述べる内容（一部の内容でもよい）に対して、適用、組み合わせ、又は置き換えなどを行うことができる。なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用いて述べる内容、又は明細書に記載される文章を用いて述べる内容のことである。また、ある一つの実施の形態において述べる図（一部でもよい）は、その図の別の部分、その実施の形態において述べる別の図（一部でもよい）、及び／又は、一つ若しくは複数の別の実施の形態において述べる図（一部でもよい）に対して、組み合わせることにより、さらに多くの図を構成させることができる。これは、他の実施の形態においても同様である。
【符号の説明】
【０２２８】
ＤＡＴＡ    信号
Ｇ１    信号
Ｇ２    信号
Ｎ１    ノード
Ｎ２    ノード
Ｎ３    ノード
ＶＮ１    電位
ＶＮ２    電位
ＶＮ３    電位
ＶＨ    電圧
ＶＬ    電圧
１００    画素
１０１    トランジスタ
１０２    トランジスタ
１０３    トランジスタ
１０３Ａ    スイッチ
１０４    トランジスタ
１０４Ａ    スイッチ
１０５    トランジスタ
１０５Ａ    スイッチ
１０６    トランジスタ
１０６Ａ    スイッチ
１０７    容量素子
１０８    容量素子
１０９    トランジスタ
１１０    トランジスタ
１１１    トランジスタ
１１２    トランジスタ
１１３    トランジスタ
１２０    表示素子
１２０Ａ    負荷
１２１    部材
１２２    部材
１２３    部材
１５１    配線
１５１Ａ    配線
１５１Ｂ    配線
１５２    配線
１５２Ａ    配線
１５２Ｂ    配線
１５２Ｃ    配線
１５３    配線
１５３Ａ    配線
１５３Ｂ    配線
１５４    配線
１５５    配線
１５６    配線
１５６Ａ    配線
１５６Ｂ    配線
１５７    配線
１８０    表示装置
１８１    画素部
１８２    回路
１８３    回路
１８４    回路
１８５    回路
１８６    回路
１８７    回路
２０１Ａ    導電層
２０１Ｂ    導電層
２０１Ｃ    導電層
２０１Ｄ    導電層
２０１Ｅ    導電層
２０１Ｆ    導電層
２０１Ｇ    導電層
２０１Ｈ    導電層
２０２Ａ    半導体層
２０２Ｂ    半導体層
２０２Ｃ    半導体層
２０２Ｄ    半導体層
２０２Ｅ    半導体層
２０２Ｆ    半導体層
２０３Ａ    導電層
２０３Ｂ    導電層
２０３Ｃ    導電層
２０３Ｄ    導電層
２０３Ｅ    導電層
２０３Ｆ    導電層
２０３Ｇ    導電層
２０３Ｈ    導電層
２０３Ｉ    導電層
２０４    基板
２０５    絶縁層
２０６    絶縁層
２０７    導電層
８０００    表示モジュール
８００１    上部カバー
８００２    下部カバー
８００３    ＦＰＣ
８００４    タッチパネル
８００５    ＦＰＣ
８００６    表示パネル
８００７    バックライト
８００８    光源
８００９    フレーム
８０１０    プリント基板
８０１１    バッテリ
９０００    筐体
９００１    表示部
９００３    スピーカ
９００５    操作キー
９００６    接続端子
９００７    センサ
９００８    マイクロフォン
９０５０    操作ボタン
９０５１    情報
９０５２    情報
９０５３    情報
９０５４    情報
９０５５    ヒンジ
９１００    携帯情報端末
９１０１    携帯情報端末
９１０２    携帯情報端末
９２００    携帯情報端末
９２０１    携帯情報端末
【図１】
0006677472.tif 000002
【図２】
0006677472.tif 000003
【図３】
0006677472.tif 000004
【図４】
0006677472.tif 000005
【図５】
0006677472.tif 000006
【図６】
0006677472.tif 000007
【図７】
0006677472.tif 000008
【図８】
0006677472.tif 000009
【図９】
0006677472.tif 000010
【図１０】
0006677472.tif 000011
【図１１】
0006677472.tif 000012
【図１２】
0006677472.tif 000013
【図１３】
0006677472.tif 000014
【図１４】
0006677472.tif 000015
【図１５】
0006677472.tif 000016
【図１６】
0006677472.tif 000017
【図１７】
0006677472.tif 000018
【図１８】
0006677472.tif 000019
【図１９】
0006677472.tif 000020
【図２０】
0006677472.tif 000021
【図２１】
0006677472.tif 000022
【図２２】
0006677472.tif 000023
【図２３】
0006677472.tif 000024
【図２４】
0006677472.tif 000025
【図２５】
0006677472.tif 000026
【図２６】
0006677472.tif 000027
【図２７】
0006677472.tif 000028
【図２８】
0006677472.tif 000029
【図２９】
0006677472.tif 000030
【図３０】
0006677472.tif 000031
【図３１】
0006677472.tif 000032
【図３２】
0006677472.tif 000033
【図３３】
0006677472.tif 000034