(57)【特許請求の範囲】
【請求項１】
対向電極と、
前記対向電極に対向する第１画素電極と、
前記対向電極に対向する第２画素電極と、
前記対向電極に対向する第３画素電極と、
前記第１画素電極、前記第２画素電極および前記第３画素電極と前記対向電極との間に挟まれた光電変換層と、
前記第１画素電極に電気的に接続された第１信号検出回路と、
前記第２画素電極に電気的に接続された第２信号検出回路と、
前記第３画素電極と前記第１信号検出回路との間に接続された第１スイッチング素子と、
前記第３画素電極と前記第２信号検出回路との間に接続された第２スイッチング素子と、
を備え、
前記第１画素電極の面積は、前記第２画素電極の面積より大きい、撮像装置。
【請求項２】
前記第１画素電極の面積は、前記第２画素電極の面積の５倍以上である、請求項１に記載の撮像装置。
【請求項３】
前記第１画素電極の面積は、前記第３画素電極の面積より大きい、請求項１または２に記載の撮像装置。
【請求項４】
前記第１画素電極、前記第２画素電極および前記第３画素電極は同層である、請求項１から３のいずれかに記載の撮像装置。
【請求項５】
前記第１スイッチング素子および前記第２スイッチング素子は、前記第３画素電極を、前記第１信号検出回路および前記第２信号検出回路のいずれか一方に電気的に接続する、請求項１から４のいずれかに記載の撮像装置。
【請求項６】
対向電極と、
前記対向電極に対向する第１画素電極と、
前記対向電極に対向する第２画素電極と、
前記対向電極に対向する第３画素電極と、
前記第１画素電極、前記第２画素電極および前記第３画素電極と前記対向電極との間に挟まれた光電変換層と、
前記第１画素電極に電気的に接続された第１信号検出回路と、
前記第２画素電極に電気的に接続された第２信号検出回路と、
前記第３画素電極と前記第１信号検出回路との間に接続された第１スイッチング素子と、
前記第３画素電極と前記第２信号検出回路との間に接続された第２スイッチング素子と、
を備え、
前記第１画素電極の面積に対する、前記第２画素電極の面積と前記第３画素電極の面積との和の比は、０．０１以上１以下である、撮像装置。
【請求項７】
対向電極と、
前記対向電極に対向する第１画素電極と、
前記対向電極に対向する第２画素電極と、
前記対向電極に対向する第３画素電極と、
前記第１画素電極、前記第２画素電極および前記第３画素電極と前記対向電極との間に挟まれた光電変換層と、
前記第１画素電極に電気的に接続された第１信号検出回路と、
前記第２画素電極に電気的に接続された第２信号検出回路と、
前記第３画素電極と前記第１信号検出回路との間に接続された第１スイッチング素子と、
前記第３画素電極と前記第２信号検出回路との間に接続された第２スイッチング素子と、
前記第１画素電極、前記第２画素電極および前記第３画素電極の周囲に配置された補助電極と、
を備える、撮像装置。
【請求項８】
対向電極と、
前記対向電極に対向する第１画素電極と、
前記対向電極に対向する第２画素電極と、
前記対向電極に対向する第３画素電極と、
前記第１画素電極、前記第２画素電極および前記第３画素電極と前記対向電極との間に挟まれた光電変換層と、
前記第１画素電極に電気的に接続された第１信号検出回路と、
前記第２画素電極に電気的に接続された第２信号検出回路と、
前記第３画素電極と前記第１信号検出回路との間に接続された第１スイッチング素子と、
前記第３画素電極と前記第２信号検出回路との間に接続された第２スイッチング素子と、
を備え、
前記第１画素電極の面積は、前記第３画素電極の面積より大きい、撮像装置。
【請求項９】
前記第１画素電極の面積は、前記第３画素電極の面積の１．２５倍以上である、請求項１から８のいずれかに記載の撮像装置。
【請求項１０】
前記第１信号検出回路の出力および前記第２信号検出回路の出力に基づいて被写体からの距離を算出する測距回路をさらに備える、請求項１から９のいずれか１項に記載の撮像装置。
【請求項１１】
請求項１から１０のいずれか１項に記載の撮像装置と、
前記撮像装置からの画素信号に基づいて画像データを生成するカメラ信号処理回路と、
を備える撮像モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、撮像装置に関する。
【背景技術】
【０００２】
従来、光電変換を利用したイメージセンサが広く用いられている。イメージセンサの分野においては、ダイナミックレンジ拡大の要求がある。
【０００３】
下記の特許文献１は、フォトダイオードの受光面積が互いに異なる高感度素子１０２ａおよび低感度素子１０２ｂを受光領域に配列した固体撮像素子１００を開示している（図２）。特許文献１の固体撮像素子１００では、高感度素子１０２ａと低感度素子１０２ｂとの間で露光時間を変えて撮影を行っている。そして、高感度素子１０２ａからの画像データと、低感度素子１０２ｂからの画像データとを個別に取得してこれらを合成することにより、広ダイナミックレンジ画像を得ている。さらに、被写体の画像中の輝度差が小さい場合には、低感度素子１０２ｂの露光時間を長くしている。そうすることによって、広ダイナミックレンジ画像と比較して高解像度の画像を得ている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−２８８５２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１の固体撮像素子１００では、高感度素子１０２ａと低感度素子１０２ｂとの間で露光時間が異なるような制御が行われるので、露光時間の違いに起因して画質に劣化が生じてしまう。例えば、動いている物体を撮影したときに、得られた画像中に輝度ムラが生じ得る。また、特に高解像度の画像の取得においては、露光時間が長くなるために１フレーム分の画像の取得に要する時間（以下、「フレームレート」と呼ぶことがある。）が長くなってしまう。
【課題を解決するための手段】
【０００６】
本開示の限定的ではないある例示的な実施形態によれば、以下が提供される。
【０００７】
対向電極と、前記対向電極に対向する第１画素電極と、前記対向電極に対向する第２画素電極と、前記対向電極に対向する第３画素電極と、前記第１画素電極、前記第２画素電極および前記第３画素電極と前記対向電極との間に挟まれた光電変換層と、前記第１画素電極に電気的に接続された第１信号検出回路と、前記第２画素電極に電気的に接続された第２信号検出回路と、前記第３画素電極と前記第１信号検出回路との間に接続された第１スイッチング素子と、前記第３画素電極と前記第２信号検出回路との間に接続された第２スイッチング素子と、を備える、撮像装置。
【０００８】
包括的または具体的な態様は、素子、デバイス、装置、モジュール、システム、集積回路、方法またはコンピュータプログラムで実現されてもよい。また、包括的または具体的な態様は、素子、デバイス、装置、モジュール、システム、集積回路、方法およびコンピュータプログラムの任意の組み合わせによって実現されてもよい。
【０００９】
開示された実施形態の追加的な効果および利点は、明細書および図面から明らかになる。効果および／または利点は、明細書および図面に開示の様々な実施形態または特徴によって個々に提供され、これらの１つ以上を得るために全てを必要とはしない。
【発明の効果】
【００１０】
本開示の実施形態によれば、取得される画像の劣化を抑制しながら、広ダイナミックレンジの撮影と、高解像度の撮影との間の切り替えが可能である。
【図面の簡単な説明】
【００１１】
【図１】図１は、本開示の第１の実施形態に係る撮像装置の回路構成の一例を模式的に示す図である。
【図２】図２は、画素セル１４Ａの例示的なデバイス構造を示す模式的な断面図である。
【図３】図３は、光電変換部１０およびその近傍を拡大して示す模式的な断面図である。
【図４】図４は、光電変換部１０を半導体基板３１の法線方向から見たときの模式的な平面図である。
【図５】図５は、図３に示す状態から感度調整電圧を変化させたときにおける光電変換部１０およびその近傍を拡大して示す模式的な断面図である。
【図６】図６は、図５に示す光電変換部１０を半導体基板３１の法線方向から見たときの模式的な平面図である。
【図７】図７は、信号電荷が正孔である場合における、感度調整電圧と画素セル１４Ａの感度との間の関係を模式的に示す図である。
【図８】図８は、撮像装置１００Ａの画素アレイにおける第１画素セルおよび第２画素セルの構成の一例を示す模式的な断面図である。
【図９】図９は、図８に示す第１画素セル１４ａおよび第２画素セル１４ｂを半導体基板３１の法線方向から見たときの、画素電極５０ａ、補助電極６１ａ、画素電極５０ｂおよび補助電極６１ｂの配置の一例を示す模式的な平面図である。
【図１０】図１０は、高解像度モードにおける撮像装置１００Ａの動作を説明するための図である。
【図１１】図１１は、図１０に示す状態における光電変換部１０を半導体基板３１の法線方向から見たときの模式的な平面図である。
【図１２】図１２は、表２のパターン１３に対応する、広ダイナミックレンジモードにおける領域Ｒａの大きさを模式的に示す平面図である。
【図１３】図１３は、表２のパターン１３に対応する、高解像度モードにおける領域Ｒａの大きさを模式的に示す平面図である。
【図１４】図１４は、本開示の第２の実施形態に係る撮像装置における画素セルの構成の一例を示す模式的な断面図である。
【図１５】図１５は、図１４に示す画素セル１４Ｂにおける第１画素電極５０ｘ、第２画素電極５０ｙおよび第３画素電極５０ｚの形状および配置の一例を示す模式的な平面図である。
【図１６】図１６は、図１４に示す状態から、スイッチＳｗ３およびスイッチＳｗ４の接続が変更された状態の画素セル１４Ｂを示す模式的な断面図である。
【図１７】図１７は、図１６に示す状態の画素セル１４Ｂを半導体基板３１の法線方向から見たときの模式的な平面図である。
【図１８】図１８は、本開示の第３の実施形態に係る撮像装置における画素セルの構成の一例を示す模式的な断面図である。
【図１９】図１９は、図１８に示す画素セルにおける第１画素電極、第２画素電極の形状および配置の一例を示す模式的な平面図である。
【図２０】図２０は、図１８に示す状態から、スイッチＳｗ５およびスイッチＳｗ６の接続が変更された状態の画素セルを示す模式的な断面図である。
【図２１】図２１は、図２０に示す状態の画素セルを半導体基板の法線方向から見たときの模式的な平面図である。
【図２２】図２２は、本開示の第３の実施形態の変形例１に係る撮像装置における画素電極の形状および配置の一例を示す模式的な平面図である。
【図２３】図２３は、本開示の第３の実施形態の変形例１に係る撮像装置における画素電極の形状および配置の一例を示す模式的な平面図である。
【図２４】図２４は、本開示の第３の実施形態の変形例２に係る撮像装置における画素電極の形状および配置の一例を示す模式的な平面図である。
【図２５】図２５は、本開示の第３の実施形態の変形例２に係る撮像装置における画素電極の形状および配置の一例を示す模式的な平面図である。
【図２６】図２６は、本開示の実施形態に係る撮像装置を含む撮像モジュールの例示的な構成を示すブロック図である。
【発明を実施するための形態】
【００１２】
本開示の一態様の概要は以下のとおりである。
【００１３】
［項目１］
第１のモードと第２のモードとを有する撮像装置であって、
第１画素電極、前記第１画素電極に電気的に接続された第１信号検出回路、前記第１画素電極の周囲に配置された第１補助電極、前記第１画素電極と前記第１補助電極とに対向する第１対向電極、ならびに、前記第１画素電極および前記第１補助電極と前記第１対向電極との間に配置された第１光電変換層を含む第１画素セルと、
第２画素電極、前記第２画素電極に電気的に接続された第２信号検出回路、前記第２画素電極の周囲に配置された第２補助電極、前記第２画素電極と前記第２補助電極とに対向する第２対向電極、ならびに、前記第２画素電極および前記第２補助電極と前記第２対向電極との間に配置された第２光電変換層を含む第２画素セルと、
前記第１補助電極および前記第２補助電極に電気的に接続され、前記第１補助電極および前記第２補助電極の少なくとも一方に、前記第１のモードと前記第２のモードとの間で異なる電圧を供給する電圧供給回路と、
を備える撮像装置。
【００１４】
項目１の構成によれば、第１補助電極および第２補助電極に印加する電圧のうちの少なくとも一方を変更することにより、２つのモード間の切り替えを行うことが可能である。
【００１５】
［項目２］
前記第１画素電極の電極面積は、前記第２画素電極の電極面積よりも大きい、項目１に記載の撮像装置。
【００１６】
項目２の構成によれば、第１画素セルおよび第２画素セルをそれぞれ高感度セルおよび低感度セルとして利用し得る。
【００１７】
［項目３］
前記第１画素電極と前記第１補助電極との間の距離の最小値は、前記第２画素電極と前記第２補助電極との間の距離の最小値よりも小さい、項目１または２に記載の撮像装置。
【００１８】
項目３の構成によれば、第１画素セルおよび第２画素セルをそれぞれ高感度セルおよび低感度セルとして利用し得る。
【００１９】
［項目４］
前記第１画素電極、前記第１補助電極、前記第２画素電極および前記第２補助電極は、同層である、項目１から３のいずれかに記載の撮像装置。
【００２０】
項目４の構成によれば、製造工程の複雑化を回避し得る。
【００２１】
［項目５］
前記第１光電変換層および前記第２光電変換層のそれぞれは、連続する単一の層の一部である、項目１から４のいずれかに記載の撮像装置。
【００２２】
項目５の構成によれば、製造工程の複雑化を回避し得る。
【００２３】
［項目６］
前記第１対向電極および前記第２対向電極のそれぞれは、連続する単一の電極の一部である、項目１から５のいずれかに記載の撮像装置。
【００２４】
項目６の構成によれば、製造工程の複雑化を回避し得る。
【００２５】
［項目７］
前記第１光電変換層および前記第２光電変換層の主面に垂直な方向から見たとき、
前記第１補助電極は、第１開口部を有し、
前記第２補助電極は、第２開口部を有し、
前記第１画素電極は、前記第１開口部の内側に配置されており、
前記第２画素電極は、前記第２開口部の内側に配置されている、項目１から６のいずれかに記載の撮像装置。
【００２６】
［項目８］
対向電極と、
前記対向電極に対向する第１画素電極と、
前記対向電極に対向する第２画素電極と、
前記対向電極に対向する第３画素電極と、
前記第１画素電極、前記第２画素電極および前記第３画素電極と前記対向電極との間に挟まれた光電変換層と、
前記第１画素電極に電気的に接続された第１信号検出回路と、
前記第２画素電極に電気的に接続された第２信号検出回路と、
前記第３画素電極と前記第１信号検出回路との間に接続された第１スイッチング素子と、
前記第３画素電極と前記第２信号検出回路との間に接続された第２スイッチング素子と、
を備える、撮像装置。
【００２７】
項目８の構成によれば、第３画素電極を第１画素電極および第２画素電極のいずれに接続するかに応じて、第１信号検出回路に接続された電極と、第２信号検出回路に接続された電極との間の面積比を変更することができる。電極の面積比の変更により、例えば、広ダイナミックレンジでの撮影モードと、高解像度での撮影モードとを切り替えることが可能である。
【００２８】
［項目９］
前記第１画素電極、前記第２画素電極および前記第３画素電極は同層である、項目８に記載の撮像装置。
【００２９】
［項目１０］
前記第１スイッチング素子および前記第２スイッチング素子は、前記第３画素電極を、前記第１信号検出回路および前記第２信号検出回路のいずれか一方に電気的に接続する、項目８または９に記載の撮像装置。
【００３０】
［項目１１］
前記第１画素電極の面積に対する、前記第２画素電極の面積と前記第３画素電極の面積との和の比は、０．０１以上１以下である、項目８〜１０のいずれか１項に記載の撮像装置。
【００３１】
項目１１の構成によれば、第３画素電極を第２画素電極に接続することにより、第１信号検出回路に接続される電極の面積と、第２信号検出回路に接続される電極の面積との間の比を１に近づけ得る。
【００３２】
［項目１２］
前記第１画素電極、前記第２画素電極および前記第３画素電極の周囲に配置された補助電極をさらに備える、項目８〜１１のいずれか１項に記載の撮像装置。
【００３３】
項目１２の構成によれば、隣接する他の画素との間に生じた電荷を補助電極によって収集し得るので、画素間における混色の発生を抑制し得る。
【００３４】
［項目１３］
前記第１信号検出回路の出力および前記第２信号検出回路の出力に基づいて被写体からの距離を算出する測距回路をさらに備える、項目１から１２のいずれか１項に記載の撮像装置。
【００３５】
項目１３の構成によれば、測距に特化した画素を感光領域に設けることなく、いわゆる像面位相差オートフォーカスを実行することが可能である。
【００３６】
［項目１４］
項目１から１３のいずれか１項に記載の撮像装置と、
前記撮像装置からの画素信号に基づいて画像データを生成するカメラ信号処理回路と、を備える撮像モジュール。
【００３７】
項目１４の構成によれば、単一の装置で広ダイナミックレンジの画像データおよび高解像度の画像データを取得することが可能である。
【００３８】
以下、図面を参照しながら、本開示の実施形態を詳細に説明する。なお、以下で説明する実施形態は、いずれも包括的または具体的な例を示す。以下の実施形態で示される数値、形状、材料、構成要素、構成要素の配置および接続形態、ステップ、ステップの順序などは、一例であり、本開示を限定する主旨ではない。本明細書において説明される種々の態様は、矛盾が生じない限り互いに組み合わせることが可能である。また、以下の実施形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。以下の説明において、実質的に同じ機能を有する構成要素は共通の参照符号で示し、説明を省略することがある。
【００３９】
（第１の実施形態）
図１は、本開示の第１の実施形態に係る撮像装置の回路構成の一例を模式的に示している。図１に示す撮像装置１００Ａは、複数の画素セル１４Ａと周辺回路とを有する。後に詳しく説明するように、撮像装置１００Ａは、広ダイナミックレンジでの撮影が可能な広ダイナミックレンジモードと、広ダイナミックレンジモードよりも高い解像度での撮影が可能な高解像度モードとを切り替え可能な構成を有する。
【００４０】
複数の画素セル１４Ａは、例えば半導体基板に２次元に配列されることにより、感光領域（画素領域）を形成する。後述するように、複数の画素セル１４Ａは、広ダイナミックレンジモードにおいて高感度の画素セルとして機能する第１画素セルと、広ダイナミックレンジモードにおいて第１画素セルよりも低感度の画素セルとして機能する第２画素セルとを含む。なお、図１では、４つの画素セル１４Ａが２行２列に配置された構成を示しているが、これは、あくまでも一例に過ぎない。感光領域に含まれる画素セル（ここでは画素セル１４Ａ）の数および配置は、図１に例示する構成に限定されない。
【００４１】
各画素セル１４Ａは、光電変換部１０と、信号検出トランジスタ１１と、リセットトランジスタ１２と、アドレストランジスタ（行選択トランジスタ）１３とを含む。信号検出トランジスタ１１、リセットトランジスタ１２およびアドレストランジスタ１３は、典型的には、電界効果トランジスタ（ＦＥＴ）である。以下では、特に断りの無い限り、信号検出トランジスタ１１、リセットトランジスタ１２およびアドレストランジスタ１３としてＮチャンネルＭＯＳを利用した例を説明する。
【００４２】
後に図面を参照して詳しく説明するように、光電変換部１０は、画素電極５０と、補助電極６１と、これらに対向する対向電極と、画素電極５０および対向電極の間に配置される光電変換層とを含む。各画素セル１４Ａの光電変換部１０には、撮像装置１００Ａの動作時に光電変換部１０の対向電極に所定の電圧を印加する蓄積制御線１６が接続されている。蓄積制御線１６を介して光電変換部１０に供給される電圧は、すべての画素セル１４Ａに共通であり得る。蓄積制御線１６を介して光電変換部１０に供給される電圧は、一定の大きさの電圧であってもよいし、時間的に変化する電圧であってもよい。
【００４３】
光電変換部１０の画素電極５０は、光電変換によって光電変換層中に生成された正および負の電荷のうちの一方を信号電荷として収集する。補助電極６１は、撮像装置１００Ａの動作時に、所定の電圧を印加可能に構成される。この例では、感光領域を構成する複数の画素セル１４Ａのそれぞれにおける補助電極６１が、電圧供給回路６０に接続された感度調整線２８ａおよび２８ｂのいずれか一方に接続されている。電圧供給回路６０は、撮像装置１００Ａの動作時、感度調整線２８ａおよび２８ｂを介して、補助電極６１に所定の電圧を供給する。後述するように、補助電極６１に印加される電圧は、広ダイナミックレンジモードと高解像度モードとの間で共通であることもあるし、異なることもある。
【００４４】
後に図面を参照して詳しく説明するように、補助電極６１に印加する電圧を調整することにより、画素電極５０によって捕捉される信号電荷量を調整することが可能である。換言すれば、補助電極６１に印加する電圧の調整により、画素セル１４Ａにおける感度を調整することが可能である。例えば、感度調整線２８ａに補助電極６１が接続された画素セル１４Ａと、感度調整線２８ｂに補助電極６１が接続された画素セル１４Ａとの間で感度を異ならせることが可能である。あるいは、感度調整線２８ａに補助電極６１が接続された画素セル１４Ａと、感度調整線２８ｂに補助電極６１が接続された画素セル１４Ａとの間で感度を揃えることも可能である。
【００４５】
図１に例示する構成では、行方向に沿って、感度調整線２８ａに補助電極６１が接続された画素セル（以下、「第１画素セル」と呼ぶことがある。）１４Ａと、感度調整線２８ｂに補助電極６１が接続された画素セル（以下、「第２画素セル」と呼ぶことがある。）１４Ａとが交互に配置されている。また、列方向に沿っても、感度調整線２８ａに補助電極６１が接続された画素セル１４Ａと、感度調整線２８ｂに補助電極６１が接続された画素セル１４Ａとが交互に配置されている。本明細書において、行方向は、行が延びる方向を意味し、列方向は、列が延びる方向を意味する。つまり、図１において、紙面における上下方向が列方向であり、紙面における左右方向が行方向である。もちろん、第１画素セルおよび第２画素セルの配置は、図１に示す例に限定されず、任意に設定可能である。
【００４６】
電圧供給回路６０は、少なくとも、第１画素セルの補助電極に供給する電圧および第２画素セルの補助電極に供給する電圧の少なくとも一方を２つのモードの間で変更可能な構成を有していればよく、特定の電源回路に限定されない。電圧供給回路６０は、所定の電圧を生成する回路であってもよいし、他の電源から供給された電圧を所定の電圧に変換する回路であってもよい。以下では、電圧供給回路６０から補助電極６１に供給される電圧を感度調整電圧と呼ぶことがある。
【００４７】
電圧供給回路６０は、典型的には、周辺回路の一部として、感光領域外に設けられる。電圧供給回路６０は、撮像装置１００Ａを操作するユーザの指令、撮像装置１００Ａが備える他の制御回路などの指令に応じた感度調整電圧を、感度調整線２８ａおよび２８ｂを介して画素セル１４Ａの補助電極６１に供給する。電圧供給回路６０は、後述する垂直走査回路１５の一部であってもよい。電圧供給回路６０の出力が、垂直走査回路１５を介して補助電極６１に供給されてもよい。
【００４８】
光電変換部１０の画素電極５０は、信号検出トランジスタ１１の制御端子（ここではゲート）に接続されている。画素電極５０によって収集された信号電荷は、画素電極５０と信号検出トランジスタ１１のゲートとの間の電荷蓄積ノード２４に蓄積される。すなわち、信号検出トランジスタ１１のゲートには、電荷蓄積ノード２４に蓄積された信号電荷の量に応じた電圧が印加される。信号検出トランジスタ１１の入力（ここではドレイン）は、各画素セルに所定の電源電圧を供給する電源線２１（ソースフォロア電源）に接続されており、信号検出トランジスタ１１は、電荷蓄積ノード２４に蓄積された信号電荷の量に応じた電圧を出力する。換言すれば、信号検出トランジスタ１１は、光電変換部１０によって生成された信号を増幅して出力する。画素電極５０と信号検出トランジスタ１１のゲートとの間の電荷蓄積ノード２４は、リセットトランジスタ１２の出力（ここではドレイン）との接続を有する。
【００４９】
信号検出トランジスタ１１には、アドレストランジスタ１３が接続されている。アドレストランジスタ１３は、信号検出トランジスタ１１の出力（ここではソース）と、複数の画素セル１４Ａによって構成された画素アレイの列ごとに設けられた複数の垂直信号線１７のうちの１つとの間に接続されている。図示するように、アドレストランジスタ１３のゲートは、垂直走査回路（「行走査回路」とも呼ばれる。）１５に接続されたアドレス信号線２６に接続されている。垂直走査回路１５は、アドレス信号線２６に印加する電圧レベルの制御により、画素セル１４Ａから画素信号を行単位で垂直信号線１７に選択的に読み出す。
【００５０】
複数の垂直信号線１７のそれぞれには、負荷回路１８およびカラム信号処理回路（「行信号蓄積回路」とも呼ばれる。）１９が接続されている。負荷回路１８および信号検出トランジスタ１１は、ソースフォロア回路を形成する。カラム信号処理回路１９は、相関二重サンプリングに代表される雑音抑圧信号処理およびアナログ−デジタル変換（ＡＤ変換）などを行う。垂直信号線１７に対応して画素アレイの列ごとに設けられるカラム信号処理回路１９には、水平信号読出し回路（「列走査回路」とも呼ばれる。）２０が接続されている。水平信号読出し回路２０は、複数のカラム信号処理回路１９から水平共通信号線２９に信号を順次読み出す。
【００５１】
図１に例示する構成では、垂直信号線１７とリセットトランジスタ１２との間に反転増幅器（「フィードバックアンプ」とも呼ばれる。）２２が接続されている。図示するように、ここでは、反転増幅器２２の反転入力端子に垂直信号線１７が接続されている。撮像装置１００Ａの動作時、反転増幅器２２の非反転入力端子には、所定の基準電圧Ｖｒｅｆが印加される。反転増幅器２２の出力端子には、フィードバック線２３が接続されている。図示するように、フィードバック線２３は、画素アレイの列に対応するように設けられており、その列に属する画素セル１４Ａのリセットトランジスタ１２の入力との接続を有する。
【００５２】
リセットトランジスタ１２の制御端子（ここではゲート）は、リセット信号線２７に接続されている。この例では、リセット信号線２７は、垂直走査回路１５に接続されている。すなわち、この例では、垂直走査回路１５は、リセット信号線２７に印加する電圧の制御によって画素アレイ中の画素セル１４Ａを行単位で選択し、信号電圧の読み出しおよび画素電極５０の電位のリセットを行う。ここで、画素アレイ中のある列に着目すると、その列に属する画素セル１４Ａのうちの１つにおけるリセットトランジスタ１２およびアドレストランジスタ１３をオンすることにより、反転増幅器２２を含むフィードバックループを形成することができる。フィードバックループの形成により、その画素セル１４Ａの電荷蓄積ノード２４の電位を、垂直信号線１７の電位が上述の基準電圧Ｖｒｅｆに等しくなるような電位に収束させ得る。このとき、反転増幅器２２の出力電圧は、０Ｖまたは０Ｖ近傍の正電圧であり得る。基準電圧Ｖｒｅｆとしては、電源電圧（例えば３．３Ｖ）と接地（０Ｖ）との範囲内の任意の電圧を用い得る。言い換えれば、リセットにおける基準電圧として、一定の範囲内であれば任意の電圧（例えば電源電圧以外の電圧）を利用できる。
【００５３】
図２は、画素セル１４Ａの例示的なデバイス構造を模式的に示す。図２に例示する構成において、光電変換部１０は、信号検出トランジスタ１１、リセットトランジスタ１２およびアドレストランジスタ１３が形成された半導体基板３１の上方に配置されている。半導体基板３１は、その全体が半導体である基板に限定されず、感光領域が形成される側の表面に半導体層が設けられた絶縁基板などであってもよい。ここでは、半導体基板３１としてＰ型シリコン（Ｓｉ）基板を用いる例を説明する。なお、本明細書における「上方」の用語は、部材間の相対的な配置を説明するために用いられており、撮像装置の使用時の姿勢を限定する意図ではない。
【００５４】
半導体基板３１は、不純物領域（ここではＮ型領域）４１Ａ〜４１Ｅと、画素セル１４Ａ間の電気的な分離のための素子分離領域４２とを有する。不純物領域４１Ａは、アドレストランジスタ１３のソース領域およびドレイン領域の一方として機能する。不純物領域４１Ｂは、アドレストランジスタ１３のソース領域およびドレイン領域の他方として機能する。不純物領域４１Ａは、垂直信号線１７（図２において不図示、図１参照）との接続を有する。不純物領域４１Ａおよび４１Ｂの間には、ゲート絶縁層３８Ａおよびゲート電極３９Ａが配置される。
【００５５】
図２に例示する構成において、不純物領域４１Ｂは、信号検出トランジスタ１１のソース領域としての機能も有する。すなわち、この例では、アドレストランジスタ１３および信号検出トランジスタ１１は、不純物領域４１Ｂを共有している。信号検出トランジスタ１１は、ドレイン領域としての不純物領域４１Ｃと、不純物領域４１Ｂおよび４１Ｃの間に配置されたゲート絶縁層３８Ｂおよびゲート電極３９Ｂとを含む。不純物領域４１Ｃは、電源線２１（図２において不図示、図１参照）との接続を有する。
【００５６】
不純物領域４１Ｄは、リセットトランジスタ１２のソース領域およびドレイン領域の一方として機能する。不純物領域４１Ｅは、リセットトランジスタ１２のソース領域およびドレイン領域の他方として機能する。不純物領域４１Ｃと不純物領域４１Ｄとの間には、素子分離領域４２が設けられている。不純物領域４１Ｅは、フィードバック線２３（図２において不図示、図１参照）との接続を有する。不純物領域４１Ｄおよび４１Ｅの間には、ゲート絶縁層３８Ｃおよびゲート電極３９Ｃが配置される。
【００５７】
図示する例において、信号検出トランジスタ１１、リセットトランジスタ１２およびアドレストランジスタ１３は、層間絶縁層４３Ａ〜４３Ｃに覆われており、層間絶縁層４３Ｃ上に光電変換部１０が配置されている。光電変換部１０は、画素電極５０と、補助電極６１と、対向電極５２と、光電変換層５１とを含む。
【００５８】
図示する例において、画素電極５０および補助電極６１は、層間絶縁層４３Ｃ内に配置されている。画素電極５０は、典型的には、空間的に分離されることにより、隣接する他の画素セル１４Ａの画素電極５０から電気的に分離されている。補助電極６１は、画素電極５０の周囲に配置される。この例では、画素電極５０および補助電極６１が同層に配置されている。画素電極５０および補助電極６１は、アルミニウム、銅などの金属、または、不純物がドープされることにより導電性が付与されたポリシリコンなどから形成される。画素電極５０を構成する材料と、補助電極６１を構成する材料とは、同じであってもよいし、異なっていてもよい。
【００５９】
図示するように、対向電極５２は、画素電極５０および補助電極６１に対向している。対向電極５２は、例えば、ＩＴＯなどの導電性透明材料を用いて形成される透明電極である。この対向電極５２は、上述の蓄積制御線１６（図１参照）との接続を有する。したがって、対向電極５２は、撮像装置１００Ａの動作時に所定の電圧を印加可能に構成されている。なお、本明細書における「透明」は、検出しようとする波長範囲の光の少なくとも一部を透過することを意味し、可視光の波長範囲（例えば、３８０ｎｍ以上７８０ｎｍ以下）全体にわたって光を透過することは必須ではない。本明細書においては、赤外線および紫外線を含めた電磁波全般を、便宜上「光」と表現する。対向電極５２上には、マイクロレンズ、カラーフィルタなどが配置され得る。
【００６０】
対向電極５２と、画素電極５０および補助電極６１との間に光電変換層５１が配置される。撮像装置１００Ａに入射した光は、対向電極５２を介して光電変換層５１に入射する。光電変換層５１は、有機材料またはアモルファスシリコンなどの無機材料から形成される。光電変換層５１は、有機材料から構成される層と無機材料から構成される層とを含んでいてもよい。光電変換層５１は、光が照射されることにより、正孔−電子対を生成する。
【００６１】
蓄積制御線１６を介して対向電極５２の電位を制御することにより、光電変換によって生じた正および負の電荷のうちの一方を、信号電荷として画素電極５０によって収集することができる。例えば、信号電荷として正孔を利用する場合、画素電極５０よりも対向電極５２の電位を高くすればよい。以下では、信号電荷として正孔を利用する例を説明する。もちろん、信号電荷として電子を利用してもよい。
【００６２】
画素電極５０によって収集された電荷は、電荷蓄積ノード２４（図１参照）を含む電荷蓄積領域に蓄積される。図２に示す例では、画素電極５０は、配線４６Ａ〜４６Ｃ、プラグ４７Ａ〜４７Ｃ、ならびに、コンタクトプラグ４５Ａおよび４５Ｂを介して、リセットトランジスタ１２のドレイン領域またはソース領域としての不純物領域４１Ｄと、信号検出トランジスタ１１のゲート電極３９Ｂとに電気的に接続されている。画素電極５０、配線４６Ａ〜４６Ｃ、プラグ４７Ａ〜４７Ｃ、コンタクトプラグ４５Ａおよび４５Ｂ、不純物領域４１Ｄ、ならびに、ゲート電極３９Ｂは、信号電荷を蓄積する電荷蓄積領域を構成する。信号検出トランジスタ１１をその一部に含む信号検出回路２５は、電荷蓄積領域に蓄積された電荷量に応じた信号を出力する。この例では、信号検出回路２５は、信号検出トランジスタ１１、リセットトランジスタ１２およびアドレストランジスタ１３を含む。なお、上述の垂直走査回路１５、電圧供給回路６０、負荷回路１８、カラム信号処理回路１９、反転増幅器２２、水平信号読出し回路２０などを含む周辺回路が、信号検出回路２５と同様に、半導体基板３１に形成されていてもよい。
【００６３】
図２に例示する構成において、画素電極５０の周囲に配置される補助電極６１は、層間絶縁層４３Ｃ中に設けられたプラグ４８を介して、層間絶縁層４３Ｂ中に設けられた配線２８に接続されている。配線２８は、図１を参照して説明した感度調整線２８ａおよび２８ｂのいずれかとの接続を有する。後述するように、補助電極６１に印加する電圧（以下、「感度制御電圧」ということがある。）を制御することによって、画素セル１４Ａにおける感度を変化させることが可能である。
【００６４】
撮像装置１００Ａにおける画素セル１４Ａの製造には、一般的な半導体製造プロセスを用い得る。特に、半導体基板３１としてシリコン基板を用いる場合には、種々のシリコン半導体プロセスを利用することができる。
【００６５】
（感度調整電圧の制御による感度の変調）
以下、撮像装置１００Ａの例示的な動作を説明することにより、感度調整電圧の制御による、画素セル１４Ａにおける感度の変調を説明する。
【００６６】
図３は、光電変換部１０およびその近傍の断面を拡大して示す。画像の取得に際しては、まず、画素電極５０の電位のリセットが行われる。信号電荷の蓄積（露光といってもよい。）に先立ち、リセットトランジスタ１２およびアドレストランジスタ１３をＯＮとし、その後、これらをＯＦＦにする。リセットにより、画素電極５０を含む電荷蓄積ノード２４の電位が、初期値としてリセット電圧（例えば０Ｖ）に設定される。
【００６７】
撮影は、光電変換層５１にバイアス電圧が印加された状態で行われる。信号電荷の蓄積の際、対向電極５２は、蓄積制御線１６を介して所定の電圧（例えば１０Ｖ程度）が印加された状態にある。さらに、本開示の実施形態においては、撮影時、電圧供給回路６０から補助電極６１に感度調整電圧が印加される。例えば、感度調整電圧として、リセット電圧（ここでは０Ｖ）よりも低い電圧（例えば−２Ｖ）が補助電極６１に印加される。
【００６８】
リセット動作の終了後、対向電極５２および補助電極６１に所定の電圧が印加された状態で、露光を行う。上述したように、光の入射により、光電変換層５１は、正および負の電荷を生成する。ここでは、画素電極５０の電位（ここでは０Ｖ）および補助電極６１の電位（ここでは−２Ｖ）が、対向電極５２の電位（例えば１０Ｖ）よりも低く設定されている。そのため、光電変換層５１内において光電変換によって発生した正および負の電荷のうち、正の電荷（典型的には正孔）は、画素電極５０および補助電極６１が配置されている側に向かって移動する。光電変換で発生した正の電荷のうち、画素電極５０に到達した電荷は、画素電極５０によって収集される。画素電極５０によって収集された電荷が、信号電荷として検出される。他方、補助電極６１に到達した電荷は、補助電極６１によって収集される。補助電極６１によって収集された信号電荷の電荷量は、画素信号に反映されない。
【００６９】
このことは、光電変換層５１に照射された光のうち、領域５１Ａに照射された光が実質的に検出されることを意味する。つまり、画素セル１４Ａは、撮像面に入射した光のうち、領域５１Ａに入射した光を実質的に検出する。ここで、図３に示す領域５１Ａは、光電変換層５１のうち、光電変換によって生成された信号電荷（例えば正孔）が主として画素電極５０に収集されるような領域であり、領域５１Ｂは、光電変換層５１のうち、光電変換によって生成された信号電荷が主として補助電極６１に収集されるような領域である。ここで説明する例では、画素電極５０と対向電極５２との間の電位差（１０Ｖ）よりも、補助電極６１と対向電極５２との間の電位差（１２Ｖ）の方が大きい。そのため、生成された正の電荷は、画素電極５０よりも補助電極６１に向かって移動しやすい。その結果、光電変換層５１のうち、画素電極５０との重なりを有する部分である領域５１Ａにおいて発生する正の電荷が、主に画素電極５０へ移動し、信号電荷として検出される。他方、光電変換層５１のうち、補助電極６１との重なりを有する部分を含む領域５１Ｂにおいて発生する正の電荷は、主に補助電極６１に向かって移動し、補助電極６１によって収集される。なお、補助電極６１のうち、２つの画素セル間にある部分は、隣接する画素セル間における混色を防止するシールド電極として機能する。
【００７０】
図４は、半導体基板３１の法線方向から見たときの光電変換部１０を模式的に示す。図４では、破線により、補助電極６１に−２Ｖの感度調整電圧が印加されているときの領域５１Ａが模式的に示されている。図４に示す例では、領域５１Ａは、光電変換層５１と平行な平面において、画素電極５０よりも少し大きい第１の面積を有している。図４に示すように、撮像面の法線方向から見たときの領域５１Ａの形状および面積は、画素電極５０の形状および面積と必ずしも一致しない。また、後述するように、領域５１Ａの形状および／または面積は、画素電極５０、補助電極６１および対向電極５２に印加される電圧の組み合わせ方によって変化し得る。撮像面の法線方向から見たときの領域５１Ｂの形状および面積も、補助電極６１の形状および面積と必ずしも一致しない。図４は、あくまでも模式的に領域５１Ａを示しており、領域５１Ａと領域５１Ｂとの間に明確な境界が存在するわけではない。
【００７１】
次に、感度調整電圧として、−２Ｖよりも高い電圧を補助電極６１に印加した場合を想定する。例えば、対向電極５２に印加される電圧（ここでは１０Ｖ）よりも低く、かつ、リセット電圧（ここでは０Ｖ）よりも高い電圧（例えば５Ｖ）を補助電極６１に印加した場合を想定する。
【００７２】
図５は、補助電極６１に５Ｖの感度調整電圧を印加したときの光電変換部１０およびその近傍の断面を拡大して示し、図６は、半導体基板３１の法線方向から見たときの、補助電極６１に５Ｖの感度調整電圧が印加された状態の光電変換部１０を模式的に示す。
【００７３】
光電変換層５１内において光電変換で発生した正の電荷が補助電極６１および画素電極５０に向かって移動する点は、図３および図４を参照して説明した例と同様である。ただし、この例では、感度調整電圧（ここでは５Ｖ）がリセット電圧（ここでは０Ｖ）よりも高く設定されているので、光電変換層５１で生成した正の電荷は、補助電極６１よりも画素電極５０に向かって移動しやすい。そのため、この例では、補助電極６１へ流れ込む正の電荷の量は、図３および図４を参照して説明した例と比較して少ない。その結果、図５および図６に模式的に示すように、画素電極５０へ移動し得る正の電荷が分布する領域５１Ｃは、−２Ｖの感度調整電圧が補助電極６１に印加されているときの領域５１Ａと比較して大きくなる。領域５１Ｃは、例えば、光電変換層５１と平行な平面において、第１の面積よりも大きい第２の面積を有する。また、補助電極６１へ移動し得る正の電荷が分布する領域５１Ｄは、−２Ｖの感度調整電圧が補助電極６１に印加されているときの領域５１Ｂに比べて小さくなる。
【００７４】
このように、感度調整電圧を変化させることにより、画素電極５０によって信号電荷が捕捉される領域（領域５１Ａ、５１Ｃ）の大きさを変化させ得る。換言すれば、感度調整電圧を変化させることにより、画素セル１４Ａにおける受光領域を変化させたときと同様の効果が得られる。つまり、感度調整電圧を変化させることによって画素セル１４Ａの感度を変化させることが可能である。図３および図４と、図５および図６との比較からわかるように、補助電極６１に−２Ｖの感度調整電圧を印加したときの画素セル１４Ａの感度は、補助電極６１に５Ｖの感度調整電圧を印加したときの感度よりも小さい。
【００７５】
図７は、信号電荷が正孔である場合における、感度調整電圧と画素セル１４Ａの感度との間の関係を模式的に示す。図７に示すように、感度調整電圧を変化させると、画素セル１４Ａの感度も変化し、例えば感度調整電圧を大きくすると感度は増大する。このように本開示の第１の実施形態によれば、感度が可変の画素セル１４Ａを有する撮像装置１００Ａを実現し得る。
【００７６】
さらに、本開示の第１の実施形態では、感光領域に、感度調整線２８ａとの接続を有する第１画素セルと、感度調整線２８ｂとの接続を有する第２画素セルとを配置している。したがって、例えば、第１画素セルと第２画素セルとに、互いに異なる感度調整電圧を印加することが可能である。すなわち、比較的容易に、第１画素セルと第２画素セルとの間で異なる感度を実現し得る。また、言うまでもないが、第１画素セルと第２画素セルとに、共通の感度調整電圧を印加することも可能である。以下、感度調整電圧の制御による、撮像装置１００Ａにおけるモードの切り替えの例を説明する。
【００７７】
（撮像装置１００Ａにおけるモードの切り替え）
図８は、撮像装置１００Ａの画素アレイにおける第１画素セルおよび第２画素セルの断面を模式的に示す。図８に示す第１画素セル１４ａおよび第２画素セル１４ｂは、上述の画素セル１４Ａの一例である。図８では、第１画素セル１４ａおよび第２画素セル１４ｂが互いに隣接した構成を示している。しかしながら、これはあくまでも一例であり、画素アレイにおける第１画素セル１４ａおよび第２画素セル１４ｂの配置は、任意に設定可能である。画素アレイ中における第１画素セル１４ａの総数と、第２画素セル１４ｂの総数とが一致している必要もない。なお、図８では、図面が過度に複雑になることを避けるため、信号検出トランジスタ１１などの図示を省略している。他の図面においても、断りなく一部の部材の図示を省略することがある。
【００７８】
図８に示す例において、第１画素セル１４ａおよび第２画素セル１４ｂのデバイス構造は、図２を参照して説明したデバイス構造と基本的にほぼ同じである。すなわち、第１画素セル１４ａは、画素電極５０ａ、補助電極６１ａ、対向電極５２ａ、光電変換層５１ａおよび第１信号検出回路２５ａを有している。図８では、リセットトランジスタ１２（図２参照）のドレイン領域またはソース領域として機能する不純物領域４１Ｄａが、第１信号検出回路２５ａの一部として示されている。上述したように、この不純物領域４１Ｄａは、画素電極５０ａに電気的に接続されている。第１画素セル１４ａの補助電極６１ａは、感度調整線２８ａに接続される。他方、第２画素セル１４ｂは、画素電極５０ｂ、補助電極６１ｂ、対向電極５２ｂ、光電変換層５１ｂおよび第２信号検出回路２５ｂを有する。第２信号検出回路２５ｂは、画素電極５０ｂに電気的に接続された不純物領域４１Ｄｂをその一部に含む。補助電極６１ｂは、感度調整線２８ｂに接続される。図１を参照して説明したように、感度調整線２８ａおよび感度調整線２８ｂは、電圧供給回路６０に接続されている。
【００７９】
図８に例示する構成において、第１画素セル１４ａの対向電極５２ａおよび第２画素セル１４ｂの対向電極５２ｂの各々は、連続する単一の電極の一部である。このように、対向電極５２ａおよび対向電極５２ｂは、必ずしも互いに分離されている必要はない。図８に示すように、複数の画素セルにわたって対向電極（ここでは対向電極５２ａおよび対向電極５２ｂ）を形成することにより、複数の第１画素セル１４ａおよび複数の第２画素セル１４ｂに一括して共通の電圧を印加することができる。もちろん、蓄積制御線１６を介して所望の電圧を印加することが可能であれば、互いに隣接する２つの画素セルの間で対向電極が空間的に分離されていても構わない。例えば、対向電極５２ａと対向電極５２ｂとが空間的に分離されていても構わない。
【００８０】
また、ここでは、第１画素セル１４ａの光電変換層５１ａおよび第２画素セル１４ｂの光電変換層５１ｂの各々は、連続する単一の光電変換層の一部を構成している。言うまでもないが、例えば、互いに隣接する２つの画素セルの間において光電変換層が空間的に分離されていてもよい。図８中、破線で示す領域Ｒａは、光電変換によって生成された信号電荷が主として画素電極５０ａに収集されるような領域を模式的に示しており、領域Ｒｂは、光電変換によって生成された信号電荷が主として画素電極５０ｂに収集されるような領域を模式的に示している。
【００８１】
ここでは、画素電極５０ａ、補助電極６１ａ、画素電極５０ｂおよび補助電極６１ｂが同層に配置されている。したがって、例えば、画素電極５０ａ、補助電極６１ａ、画素電極５０ｂおよび補助電極６１ｂを形成するための材料を共通化することにより、これらの電極を一括して形成することが可能である。
【００８２】
図９は、半導体基板３１の法線方向から見たときの、画素電極５０ａ、補助電極６１ａ、画素電極５０ｂおよび補助電極６１ｂの配置の一例を示す。図９に例示する構成において、補助電極６１ａは、その中央に開口部Ａｐａを有しており、画素電極５０ａは、開口部Ａｐａの内側に配置されている。換言すれば、補助電極６１ａは、画素電極５０ａを取り囲むようにして画素電極５０ａの周囲に配置されており、補助電極６１ａと画素電極５０ａとの間には、大きさＧａの空隙が形成されている。同様に、図９に示す例では、補助電極６１ｂは、その中央に開口部Ａｐｂを有しており、画素電極５０ｂが、開口部Ａｐｂの内側に配置されている。補助電極６１ｂと画素電極５０ｂとの間には、大きさＧｂの空隙が形成されている。この例では、補助電極６１ａと画素電極５０ａとの間の距離Ｇａの最小値は、補助電極６１ｂと画素電極５０ｂとの間の距離Ｇｂの最小値よりも小さい。
【００８３】
なお、撮像面上において複数の画素セルの間に明確な境界は存在しない。ただし、図９に示すように、画素電極（例えば画素電極５０ａ）の周囲に補助電極（例えば補助電極６１ａ）が配置されている場合には、個々の画素セルを、補助電極の外形に対応する領域として考えることができる。この例では、補助電極６１ａおよび補助電極６１ｂのサイズは、ほぼ同じであり、したがって、第１画素セル１４ａおよび第２画素セル１４ｂのサイズは、ほぼ同じである。もちろん、補助電極６１ａおよび補助電極６１ｂのサイズは、互いに異なっていてもよい。
【００８４】
図９に示すように、ここで説明する例では、第１画素セル１４ａの画素電極５０ａの電極面積は、第２画素セル１４ｂの画素電極５０ｂの電極面積よりも大きい。本明細書における「電極面積」は、光電変換部１０を支持する基板（ここでは半導体基板３１）の法線方向から見たときにおける、電極の面積を意味する。なお、光電変換層５１の主面の法線方向は、典型的には、基板の法線方向に概ね平行である。
【００８５】
再び図８を参照する。図８に例示する構成において、電圧供給回路６０は、スイッチＳｗ１およびＳｗ２と、電圧Ｖ１の電圧源および電圧Ｖ２の電圧源とを有している。もちろん、電圧供給回路６０の具体的な構成は、図８に例示する構成に限定されない。ここで、電圧Ｖ１およびＶ２は、Ｖ１＜Ｖ２の関係を満たし、かつ、対向電極５２ａおよび５２ｂに印加される電圧よりも小さい感度調整電圧である。例えば、電圧Ｖ１は、リセット電圧（例えば０Ｖ）よりも低い電圧（例えば−２Ｖ）であり得る。電圧Ｖ２は、リセット電圧よりも高い電圧（例えば５Ｖ）であり得る。
【００８６】
図８は、感度調整線２８ａおよび２８ｂが、それぞれ、スイッチＳｗ１およびＳｗ２を介して電圧Ｖ１の電圧源に接続された状態を示している。感度調整線２８ａおよび２８ｂが、ともに電圧Ｖ１の電圧源に接続されているので、第１画素セル１４ａの補助電極６１ａおよび第２画素セル１４ｂの補助電極６１ｂには、共通して電圧Ｖ１が供給される。したがって、図８に示す状態において、対向電極５２ａと補助電極６１ａとの間の電位差、および、対向電極５２ｂと補助電極６１ｂとの間の電位差は、互いに等しい。また、リセット電圧は、典型的には第１画素セル１４ａおよび第２画素セル１４ｂにおいて共通であるので、対向電極５２ａと画素電極５０ａとの間の電位差、および、対向電極５２ｂと画素電極５０ｂとの間の電位差も、互いに等しい。つまり、図８に示す状態では、画素電極の電極面積を除いて第１画素セル１４ａと第２画素セル１４ｂとの間に相違点はないといえる。
【００８７】
上述したように、ここでは、画素電極５０ａの電極面積が画素電極５０ｂの電極面積よりも大きい。そのため、図８および図９に模式的に示すように、領域Ｒａの面積は、領域Ｒｂの面積よりも大きい。すなわち、同じ照射量で比較した場合、画素電極５０ａは、画素電極５０ｂよりも多くの信号電荷を収集することができる。換言すれば、第１画素セル１４ａの感度は、第２画素セル１４ｂの感度よりも高く、したがって、第１画素セル１４ａおよび第２画素セル１４ｂを、それぞれ、高感度セルおよび低感度セルとして利用することができる。このように、互いに電極面積の異なる画素電極を有する複数の画素セルを画素アレイ中に配置し、複数の画素セル間で補助電極に共通の感度調整電圧を印加することにより、複数の画素セルの間で、画素電極の電極面積の比に応じた感度比を実現することが可能である。
【００８８】
高感度セルとしての第１画素セル１４ａからの画素信号は、黒潰れが少ない画像の信号であり、低感度セルとしての第２画素セル１４ｂからの画素信号は、白飛びが少ない画像の信号であるといえる。高感度セルとしての第１画素セル１４ａからの画素信号と、低感度セルとしての第２画素セル１４ｂからの画素信号とを、それぞれ、第１信号検出回路２５ａおよび第２信号検出回路２５ｂを介して取得することにより、同一のシーンの撮影において、感度の異なる２つの画像データを得ることができる。これらの２つの画像データを合成することにより、コントラスト比の大きなシーンであっても白飛びおよび黒潰れの無い画像を形成することが可能である。このような画像の形成は、「ハイダイナミックレンジ合成」と呼ばれる。このように、本開示の実施形態によれば、複数回の撮影を行うことなく、ハイダイナミックレンジ合成のための画像データを取得することが可能である。すわなち、広ダイナミックレンジでの撮影が可能である。
【００８９】
第１の実施形態によれば、広ダイナミックレンジでの撮影において、高感度セルと低感度セルとの間で露光時間を変える必要がない（高感度セルと低感度セルとの間において異なるタイミングで電子シャッタを実行する必要がない）ので、高感度セルおよび低感度セルのそれぞれに対応する２つの走査回路を設ける必要がない。また、高感度セルと低感度セルとの間で感度調整電圧を微調整すれば、高感度セルと低感度セルとの間の感度比を微調整することも可能である。
【００９０】
さらに、第１画素セル１４ａの補助電極６１ａおよび第２画素セル１４ｂの補助電極６１ｂに供給する感度調整電圧を図８に示す状態から他の状態に変更することにより、撮像装置１００Ａのモードを、広ダイナミックレンジモードよりも高い解像度での撮影が可能な高解像度モードに切り替えることが可能である。
【００９１】
図１０は、高解像度モードにおける撮像装置１００Ａの動作を説明するための図である。図１１は、半導体基板３１の法線方向から見たときの、図１０に示す状態における光電変換部１０を模式的に示す。図８に示す状態から図１０に示す状態にスイッチＳｗ１の接続を変更することにより、第１画素セル１４ａの補助電極６１ａおよび第２画素セル１４ｂの補助電極６１ｂに、互いに異なる感度調整電圧を印加することができる。この例では、スイッチＳｗ１の接続の変更により、補助電極６１ａおよび補助電極６１ｂに、それぞれ、電圧Ｖ１および電圧Ｖ２を印加している。
【００９２】
第２画素セル１４ｂに注目すると、図８に示す状態と比較して、より高い感度調整電圧（ここでは電圧Ｖ２）が補助電極６１ｂに印加されている。したがって、より多くの信号電荷（例えば正孔）が画素電極５０ｂによって収集されるようになり、結果として、領域Ｒｂが、図８に示す状態と比較して大きくなる。すなわち、受光領域を拡大したときと同様の効果が得られ、図８に示す状態と比較して第２画素セル１４ｂの感度が増大する。なお、画素電極５０ｂと補助電極６１ｂとの間の距離Ｇｂが大きいほど、感度調整電圧を変更することによって調整可能な、画素電極５０ｂによって信号電荷が捕捉される領域（ここでは領域Ｒｂ）のサイズの変化の範囲を大きくできる。
【００９３】
このとき、電極面積の比に応じて電圧Ｖ１および電圧Ｖ２の値を適切に選択することにより、図１１に模式的に示すように、第１画素セル１４ａにおける領域Ｒａの面積と、第２画素セル１４ｂにおける領域Ｒｂの面積とをほぼ等しくし得る。すなわち、感度調整電圧の制御により、第２画素セル１４ｂにおける感度を第１画素セル１４ａにおける感度に近づけ得る。このとき、第１画素セル１４ａにおける機能と第２画素セル１４ｂにおける機能とは、ほぼ同等であるといえる。したがって、例えば画素アレイ中における第１画素セル１４ａの数と第２画素セル１４ｂの数とが等しい場合、第１画素セル１４ａと第２画素セル１４ｂとの間の感度差を縮小してこれらの間で感度を揃えることにより、広ダイナミックレンジモードと比較して解像度を２倍に向上させ得る。このように、本開示の第１の実施形態によれば、感度調整電圧の制御によって、広ダイナミックレンジモードと高解像度モードとの間の切り替えを実現し得る。
【００９４】
本開示の実施形態における高解像度モードによれば、特許文献１に記載の技術のように高感度素子と低感度素子との間で露光時間を異ならせる手法と比較して、１回の撮影により、１フレーム分の画像データを取得できる。したがって、低感度素子の露光時間を延ばす必要がなく、フレームレートが悪化することもない。本開示の実施形態による高解像度の撮影は、高速で移動する物体の撮影にも適している。また、本開示の実施形態による高解像度の撮影によれば、得られる画像中に、短時間露光の画素と長時間露光の画素とが混在しない。したがって、露光時間の異なる画素の混在に起因するにじみなどの発生を抑制して、画像の劣化を抑制し得る。なお、画素アレイ中に高感度セルと低感度セルとを配置し、増幅回路を用いて、低感度セルによって取得される画素信号を選択的に増幅することによっても、高感度セルと低感度セルとの間の感度差を縮小し得る。しかしながら、このような手法によると、低感度セルの画素信号中のノイズも増幅されてしまうので、ＳＮ比が低下する。本開示の実施形態によれば、低感度セルからの画素信号の選択的な増幅が必要ないので、このようなＳＮ比の低下は、発生しない。
【００９５】
高解像度モードでは、例えば互いに隣接する第１画素セル１４ａおよび第２画素セル１４ｂの組を位相差ＡＦ（Auto Focus）用の画素の組として利用することも可能である。すなわち、互いに隣接する第１画素セル１４ａおよび第２画素セル１４ｂの組を画素アレイ中に複数配置しておくことにより、それらの組における第１画素セル１４ａからの出力と第２画素セル１４ｂからの出力とを位相差検出に利用し得る。撮像装置１００Ａは、第１画素セル１４ａからの出力と第２画素セル１４ｂからの出力とに基づいて撮像面と被写体との間の距離を算出する測距回路を有していてもよい。なお、位相差検出に利用される第１画素セル１４ａおよび第２画素セル１４ｂの組は、画素アレイ中において必ずしも互いに隣接している必要はない。
【００９６】
高解像度モードにおいて位相差検出用の画素セルとして機能する第１画素セル１４ａおよび第２画素セル１４ｂの組は、広ダイナミックレンジモードにおいては、ハイダイナミックレンジ合成に用いられる画素信号の取得に利用される。したがって、本開示の実施形態によれば、撮像面に位相差検出のみに用いられる画素を配置することなく、画素アレイ中の画素セルを有効に利用して位相差検出を行い得る。さらに、例えば、図１に示すように、感度調整線２８ａに接続された画素セル１４Ａ（すなわち第１画素セル１４ａ）および感度調整線２８ｂに接続された画素セル１４Ａ（すなわち第２画素セル１４ｂ）を、画素アレイの行および列に沿って交互に配置しておけば、位相差検出に利用する第１画素セル１４ａおよび第２画素セル１４ｂの組の数および位置を撮影シーンに応じて任意に変更することも可能である。
【００９７】
なお、画素アレイ中の一部の第１画素セル１４ａの補助電極６１ａに、他の第１画素セル１４ａの補助電極６１ａと独立した異なる感度調整電圧を印加し、かつ、それら一部の第１画素セル１４ａに隣接する第２画素セル１４ｂの補助電極６１ｂに、他の第２画素セル１４ｂの補助電極６１ｂと独立した異なる感度調整電圧を印加するような配線を施しておけば、広ダイナミックレンジモードにおいて位相差検出を行うことも可能である。
【００９８】
言うまでもないが、第１画素セル１４ａの補助電極６１ａおよび第２画素セル１４ｂの補助電極６１ｂに供給する感度調整電圧の組み合わせは、上述した例に限定されない。下記の表１は、第１画素セル１４ａの補助電極６１ａおよび第２画素セル１４ｂの補助電極６１ｂに供給する感度調整電圧の組み合わせの例を示す。
【００９９】
【表１】
0006785429.tif 000002
【０１００】
表１中、パターン１〜パターン４は、高解像度モードにおいて、電圧Ｖ２を基準として相対的に低い感度調整電圧（ここでは電圧Ｖ１）を第１画素セル１４ａの補助電極６１ａに供給することにより、第１画素セル１４ａの感度を低下させて第１画素セル１４ａと第２画素セル１４ｂとの間の感度差を縮小する電圧印加パターンである。なお、表１中、丸括弧内の下向きの矢印は、感度を低下させることを意味し、上向きの矢印は、感度を増大させることを意味する。
【０１０１】
表１中のパターン１では、広ダイナミックレンジモードにおいて、第１画素セル１４ａの補助電極６１ａに供給する感度調整電圧と、第２画素セル１４ｂの補助電極６１ｂに供給する感度調整電圧とを共通（ここでは電圧Ｖ２）としている。しかしながら、例えばパターン２に示すように、広ダイナミックレンジモードにおいて、第１画素セル１４ａの補助電極６１ａに、電圧Ｖ２よりも高い電圧Ｖ３を供給してもよい。ここで、電圧Ｖ３は、電圧Ｖ１および電圧Ｖ２と同様に、対向電極５２ａおよび５２ｂに印加される電圧よりも小さい感度調整電圧である。電圧Ｖ１、電圧Ｖ２および電圧Ｖ３の具体的な値は、第１画素セル１４ａおよび第２画素セル１４ｂの電極構造に応じて適宜決定されればよい。第１画素セル１４ａの補助電極６１ａに電圧Ｖ３を供給した場合、補助電極６１ａに電圧Ｖ２を印加した状態よりも領域Ｒａをさらに拡大し得るので、第１画素セル１４ａの感度は、第１画素セル１４ａの補助電極６１ａに電圧Ｖ２が印加されている時よりも増大する。すなわち、パターン１と比較して、広ダイナミックレンジモードと高解像度モードとの間における第１画素セル１４ａの感度差をより拡大し得る。したがって、広ダイナミックレンジモードにおける、第１画素セル１４ａと第２画素セル１４ｂとの間の感度差をより大きくし得る。
【０１０２】
パターン３のように、広ダイナミックレンジモードと高解像度モードとの間において、第１画素セル１４ａの補助電極６１ａに印加する感度調整電圧と、第２画素セル１４ｂの補助電極６１ｂに印加する感度調整電圧とを互いに入れ替えてもよい。このように、２つのモードの間で、第１画素セル１４ａの補助電極６１ａに印加する感度調整電圧と、第２画素セル１４ｂの補助電極６１ｂに印加する感度調整電圧とを互いに入れ替えるには、例えば、図１０に示す状態（高解像度モードに対応）から、スイッチＳｗ１の接続先を電圧Ｖ１の電圧源に変更し、スイッチＳｗ２の接続先を電圧Ｖ２の電圧源に変更することによって高解像度モードから広ダイナミックレンジモードへの切り替えを行えばよい。あるいは、パターン４のように、広ダイナミックレンジモードにおいて、第１画素セル１４ａの感度を上昇させ、かつ、第２画素セル１４ｂの感度を低下させるような感度調整電圧の組み合わせを適用してもよい。
【０１０３】
表１中、パターン５〜パターン８は、高解像度モードにおいて、電圧Ｖ２を基準として相対的に高い感度調整電圧（ここでは電圧Ｖ３）を第２画素セル１４ｂの補助電極６１ｂに供給することにより、第２画素セル１４ｂの感度を上昇させて第１画素セル１４ａと第２画素セル１４ｂとの間の感度差を縮小する電圧印加パターンである。表１中、パターン５の行が、図８〜図１１を参照して説明した例における、広ダイナミックレンジモードと高解像度モードとの間の感度調整電圧の印加の仕方に相当する。上述のパターン１〜パターン４のように高解像度モードにおいて高感度セルの感度を低下させることによって高感度セル−低感度セル間の感度差を縮小する電圧印加パターンと比較して、パターン５〜パターン８のように高解像度モードにおいて低感度セルの感度を増大させることによって高感度セル−低感度セル間の感度差を縮小する電圧印加パターンは、前者と比較してフレームレートの低下を抑制できるので有利である。広ダイナミックレンジモードと高解像度モードとの間における第２画素セル１４ｂの感度差をより拡大する観点からは、これらの４つのパターンのうち、パターン７がより効果的であると考えられる。
【０１０４】
表１中、パターン９〜パターン１２は、高解像度モードにおいて、第１画素セル１４ａの感度を低下させ、かつ、第２画素セル１４ｂの感度を増大させるような感度調整電圧の組を用いて第１画素セル１４ａと第２画素セル１４ｂとの間の感度差を縮小する電圧印加パターンである。上述のパターン２およびパターン７では、第１画素セル１４ａの補助電極６１ａに印加される感度調整電圧、および、第２画素セル１４ｂの補助電極６１ｂに印加される感度調整電圧のうちのいずれか一方は、広ダイナミックレンジモードと高解像度モードとの間において固定されている。これに対し、パターン１２では、電圧Ｖ２よりも低い電圧Ｖ１および電圧Ｖ２よりも高い電圧Ｖ３を用い、補助電極６１ａに印加される感度調整電圧および補助電極６１ｂに印加される感度調整電圧の両方を、広ダイナミックレンジモードと高解像度モードとの間において互いに入れ替えている。したがって、広ダイナミックレンジモードにおいてより大きなダイナミックレンジを確保するという観点からは、表１に示すパターン１〜１２のうちでは、パターン１２を採用することによってより高い効果が得られると期待できる。
【０１０５】
表１に示すように、広ダイナミックレンジモードと高解像度モードとの間において、第１画素セル１４ａの補助電極６１ａに印加する感度調整電圧、および、第２画素セル１４ｂの補助電極６１ｂに印加する感度調整電圧の一方を変化させてもよいし、両方を変化させてもよい。第１の実施形態によれば、広ダイナミックレンジモードにおいて、高感度セルと低感度セルとの間で比較的大きな感度比（例えば１００：１）を実現し得る。
【０１０６】
ここで説明した例では、第１画素セル１４ａにおける画素電極５０ａの電極面積と、第２画素セル１４ｂにおける画素電極５０ｂの電極面積とを異ならせることにより、広ダイナミックレンジモードにおいて、第１画素セル１４ａと第２画素セル１４ｂとの間に感度差を与えている。しかしながら、この例に限定されず、例えば、補助電極６１ａのサイズと補助電極６１ｂのサイズとを異ならせることにより、広ダイナミックレンジモードにおいて、第１画素セル１４ａと第２画素セル１４ｂとの間に感度差を与えてもよい。つまり、第１画素セル１４ａおよび第２画素セル１４ｂのサイズが互いに異なっていてもよい。
【０１０７】
あるいは、第１画素セル１４ａにおける画素電極５０ａの電極面積と、第２画素セル１４ｂにおける画素電極５０ｂの電極面積とを共通としてもよい。下記の表２は、第１画素セル１４ａにおける画素電極５０ａの電極面積と、第２画素セル１４ｂにおける画素電極５０ｂの電極面積とが共通とされた構成における、第１画素セル１４ａの補助電極６１ａおよび第２画素セル１４ｂの補助電極６１ｂに供給する感度調整電圧の組み合わせの例を示す。
【０１０８】
【表２】
0006785429.tif 000003
【０１０９】
画素電極５０ａの電極面積と、画素電極５０ｂの電極面積とが等しい場合、補助電極６１ａと補助電極６１ｂとの間で互いに異なる感度調整電圧を独立して印加可能に構成されている点を除いて、第１画素セル１４ａと第２画素セル１４ｂとの間でデバイス構造に実質的な相違はないといえる。したがって、画素電極５０ａの電極面積と、画素電極５０ｂの電極面積とが等しい場合、第１画素セル１４ａの補助電極６１ａに印加する感度調整電圧と第２画素セル１４ｂの補助電極６１ｂに印加する感度調整電圧とを共通とすれば、高解像度モードが実現される。
【０１１０】
表２中、パターン１３では、広ダイナミックレンジモードにおいて、第１画素セル１４ａの補助電極６１ａに印加する感度調整電圧を相対的に高くすることによって、第１画素セル１４ａと第２画素セル１４ｂとの間に感度差を発生させている。図１２および図１３は、表２のパターン１３に対応する、高解像度モードにおける領域Ｒａおよび広ダイナミックレンジモードにおける領域Ｒａをそれぞれ模式的に示す。図１２に示す状態では、領域Ｒａの面積は、領域Ｒｂの面積にほぼ等しく、図１３に示す状態では、領域Ｒａの面積は、領域Ｒｂの面積よりも大きい。
【０１１１】
表２中、パターン１４では、広ダイナミックレンジモードにおいて、第２画素セル１４ｂの補助電極６１ｂに印加する感度調整電圧を相対的に低くすることによって、第１画素セル１４ａと第２画素セル１４ｂとの間に感度差を発生させている。パターン１５のように、高解像度モードと比較して、広ダイナミックレンジモードにおいて第１画素セル１４ａの補助電極６１ａに印加する感度調整電圧を相対的に高くし、第２画素セル１４ｂの補助電極６１ｂに印加する感度調整電圧を相対的に低くしてもよい。広ダイナミックレンジモードにおいてより大きなダイナミックレンジを確保するという観点からは、表２に示すパターン１３〜１５のうちでは、パターン１５を採用することがより効果的であると考えられる。
【０１１２】
図８〜図１３に示す例では、画素電極５０ａおよび補助電極６１ａは、矩形状の外形を有する。しかしながら、画素電極５０ａおよび補助電極６１ａの形状は、この例に限定されない。例えば、画素電極５０ａおよび補助電極６１ａの外形は、円状、楕円状、多角形状などであり得る。画素電極５０ａの外形と補助電極６１ａの外形とが同じである必要もない。また、これらの例では、補助電極６１ａが、連続した単一の電極として形成されている。しかしながら、これはあくまでも例に過ぎず、例えば、補助電極６１ａが、空間的に分離された複数のサブ補助電極から構成されていてもよい。第２画素セル１４ｂの画素電極５０ｂおよび補助電極６１ｂについても、第１画素セル１４ａの画素電極５０ａおよび補助電極６１ａと同様のことがいえる。
【０１１３】
（第２の実施形態）
図１４は、本開示の第２の実施形態に係る撮像装置における画素セルの断面を模式的に示す。図１４に示す撮像装置１００Ｂは、複数の画素セル１４Ｂを有する。複数の画素セル１４Ｂは、上述の画素セル１４Ａと同様に、感光領域に例えばマトリクス状に配置される。撮像装置１００Ｂも、上述の撮像装置１００Ａと同様に、広ダイナミックレンジでの撮影が可能な広ダイナミックレンジモードと、広ダイナミックレンジモードよりも高い解像度での撮影が可能な高解像度モードとを切り替え可能である。
【０１１４】
図１４に示すように、画素セル１４Ｂは、光電変換層５１と、光電変換層５１の一方の主面に対向する対向電極５２を有する。光電変換層５１および対向電極５２は、典型的には、複数の画素セル１４Ｂにわたって形成される。画素セル１４Ｂは、第１信号検出回路２５ａと、第１画素電極５０ｘと、第２信号検出回路２５ｂと、第２画素電極５０ｙと、第１画素電極５０ｘおよび第２画素電極５０ｙの間に配置された第３画素電極５０ｚとを有する。図示する例において、第１画素電極５０ｘ、第２画素電極５０ｙおよび第３画素電極５０ｚは、同層に配置されており、光電変換層５１の主面のうち、対向電極５２が配置されていない側に配置されている。
【０１１５】
第１信号検出回路２５ａおよび第２信号検出回路２５ｂの各々は、図２を参照して説明した信号検出回路２５と同様の構成を有し得る。ここでは、第１信号検出回路２５ａのうち、第１信号検出回路２５ａにおけるリセットトランジスタのドレイン領域またはソース領域として機能する不純物領域４１Ｄａと、第２信号検出回路２５ｂのうち、第２信号検出回路２５ｂにおけるリセットトランジスタのドレイン領域またはソース領域として機能する不純物領域４１Ｄｂとが示されている。図示するように、不純物領域４１Ｄａおよび不純物領域４１Ｄｂは、これらの間に素子分離領域４２が設けられることによって電気的に分離されている。
【０１１６】
図１４において模式的に示すように、第１信号検出回路２５ａは、第１画素電極５０ｘとの接続を有し、第２信号検出回路２５ｂは、第２画素電極５０ｙとの接続を有する。第１画素電極５０ｘによって収集された信号電荷は、不純物領域４１Ｄａをその一部に含む電荷蓄積領域に蓄積され、蓄積された信号電荷量に対応する画素信号が、第１信号検出回路２５ａに対応する垂直信号線１７を介して読み出される。同様に、第２画素電極５０ｙによって収集された信号電荷は、不純物領域４１Ｄｂをその一部に含む電荷蓄積領域に蓄積され、蓄積された信号電荷量に対応する画素信号が、第２信号検出回路２５ｂに対応する垂直信号線１７を介して読み出される。すなわち、画素セル１４Ｂは、２本の垂直信号線１７との接続を有し、２本の垂直信号線１７のうちの一方は、第１画素電極５０ｘによって収集された信号電荷に対応する信号を出力し、他方の垂直信号線１７は、第２画素電極５０ｙによって収集された信号電荷に対応する信号を出力する。
【０１１７】
図１４に示すように、画素セル１４Ｂは、さらに、切り替え回路６４を含む。切り替え回路６４は、第３画素電極５０ｚを第１画素電極５０ｘに電気的に接続するか、第３画素電極５０ｚを第２画素電極５０ｙに電気的に接続するかを切り替え可能な構成を有する。
【０１１８】
切り替え回路６４は、典型的には、１以上のスイッチング素子を有する。図１４に例示する構成において、切り替え回路６４は、第１画素電極５０ｘおよび第３画素電極５０ｚの間に接続されたスイッチＳｗ３と、第２画素電極５０ｙおよび第３画素電極５０ｚの間に接続されたスイッチＳｗ４とを有し、これらのオンおよびオフにより、第１画素電極５０ｘおよび第３画素電極５０ｚを電気的に接続するか、第２画素電極５０ｙおよび第３画素電極５０ｚを電気的に接続するかを切り替える。スイッチＳｗ３およびスイッチＳｗ４は、典型的には、半導体基板３１に形成される電界効果トランジスタである。もちろん、本開示のスイッチＳｗ１〜Ｓｗ４は、電界効果トランジスタに限定されない。なお、図１４では、図面が複雑となることを回避するために、便宜的に回路記号を用いてスイッチＳｗ３およびスイッチＳｗ４を図示している。図１４は、第１画素電極５０ｘに第３画素電極５０ｚが接続された状態を示している。この状態において、第２画素電極５０ｙは、第１画素電極５０ｘおよび第３画素電極５０ｚから電気的に分離されている。
【０１１９】
図１４に示す例では、画素セル１４Ｂは、第１画素電極５０ｘ、第２画素電極５０ｙおよび第３画素電極５０ｚの周囲に配置された補助電極６１を有する。図示する例において、補助電極６１は、第１画素電極５０ｘ、第２画素電極５０ｙおよび第３画素電極５０ｚと同層に配置されている。撮像装置１００Ｂの動作時、補助電極６１には、所定の電圧が供給される。第１画素電極５０ｘ、第２画素電極５０ｙおよび第３画素電極５０ｚを取り囲むように補助電極６１を配置することにより、互いに隣接する画素セル１４Ｂ間における混色を抑制し得る。第２の実施形態では、広ダイナミックレンジモードと高解像度モードとの間において、補助電極６１に印加する電圧を変更する必要はない。補助電極６１は、複数の画素セル１４Ｂの間で一体的に形成されていてもよい。
【０１２０】
図１５は、半導体基板３１の法線方向から見たときの、第１画素電極５０ｘ、第２画素電極５０ｙおよび第３画素電極５０ｚの形状および配置の一例を示す。図１５は、第１画素電極５０ｘ、第２画素電極５０ｙおよび第３画素電極５０ｚの間の電極面積の比が５：１：４に設定された構成を例示している。
【０１２１】
スイッチＳｗ３およびスイッチＳｗ４をそれぞれオンおよびオフとした状態では、第１画素電極５０ｘと第３画素電極５０ｚとが電気的に接続される。この状態においては、第１信号検出回路２５ａに電気的に接続された電極の電極面積（ここでは第１画素電極５０ｘの電極面積と第３画素電極５０ｚの電極面積との和）と、第２信号検出回路２５ｂに電気的に接続された電極の電極面積（ここでは第２画素電極５０ｙの電極面積）との間の比が、９：１となる。したがって、同じ照射量で比較した場合、第１画素電極５０ｘを含む電荷蓄積領域と、第２画素電極５０ｙを含む電荷蓄積領域とに、電極面積の比に応じた比で信号電荷を蓄積し得る。図１５中に太い破線で示す領域Ｒ１は、光電変換層５１のうち、光電変換によって生成された信号電荷（例えば正孔）が主として第１画素電極５０ｘおよび第３画素電極５０ｚに収集されるような領域を模式的に示し、領域Ｒ２は、信号電荷が主として第２画素電極５０ｙに収集されるような領域を模式的に示す。領域Ｒ１および領域Ｒ２の間の面積比は、おおよそ９：１である。
【０１２２】
このように、第１画素電極５０ｘと第２画素電極５０ｙとの間に第３画素電極５０ｚを配置して、第３画素電極５０ｚを第１画素電極５０ｘに接続することにより、画素セル１４Ｂ内に互いに異なる感度を有する２つのサブ画素セルを配置したときと同様の効果が得られる。すなわち、第１信号検出回路２５ａを含むサブ画素セル（ここでは画素セル１４Ｂの左側の領域）を高感度セルとして利用し、第２信号検出回路２５ｂを含むサブ画素セル（ここでは画素セル１４Ｂの右側の領域）を低感度セルとして利用し得る。第１信号検出回路２５ａからの出力と第２信号検出回路２５ｂからの出力とを個別に取得することにより、同一のシーンの撮影において、感度の異なる２つの画像データを取得することができる。したがって、第１の実施形態と同様に、広ダイナミックレンジでの撮影が可能である。
【０１２３】
図１６および図１７は、図１４に示す状態から、スイッチＳｗ３およびスイッチＳｗ４の接続を変更した状態を模式的に示す。図１６に模式的に示すように、スイッチＳｗ３およびスイッチＳｗ４をそれぞれオフおよびオンに切り替えることにより、第１画素電極５０ｘと第３画素電極５０ｚとの間の接続を解消して、第２画素電極５０ｙと第３画素電極５０ｚとを電気的に接続することができる。このとき、第１画素電極５０ｘ、第２画素電極５０ｙおよび第３画素電極５０ｚの間の電極面積の比が５：１：４であるので、第１信号検出回路２５ａに電気的に接続された電極の電極面積（ここでは第１画素電極５０ｘの電極面積）と、第２信号検出回路２５ｂに電気的に接続された電極の電極面積（ここでは第２画素電極５０ｙの電極面積と第３画素電極５０ｚの電極面積との和）との間の比が、５：５となる。すなわち、光電変換によって生成された信号電荷（例えば正孔）が主として第１画素電極５０ｘに収集されるような領域Ｒ３の面積と、信号電荷が主として第２画素電極５０ｙおよび第３画素電極５０ｚに収集されるような領域Ｒ４の面積とを、ほぼ等しくし得る。換言すれば、第１信号検出回路２５ａを含むサブ画素セル（ここでは画素セル１４Ｂの左側の領域）と、第２信号検出回路２５ｂを含むサブ画素セル（ここでは画素セル１４Ｂの右側の領域）との間の感度差を、実効的に０とすることが可能である。
【０１２４】
この例では、第１画素電極５０ｘの電極面積に対する、第２画素電極５０ｙの電極面積と第３画素電極５０ｚの電極面積との和の比は、ほぼ１である。第１画素電極５０ｘの電極面積に対する、第２画素電極５０ｙの電極面積と第３画素電極５０ｚの電極面積との和の比は、この例に限定されず、例えば、０．０１以上１以下であってもよい。ここで、比の下限である「０．０１」は、実質的に０．０１とみなせる値を含む。また、比の上限である「１」も、実質的に１とみなせる値を含む。
【０１２５】
このように、スイッチＳｗ３およびスイッチＳｗ４の接続の変更により、感度において同等な２つのサブ画素セルを画素セル１４Ｂ中に配置したときと同様の効果が得られる。したがって、第１信号検出回路２５ａからの出力と、第２信号検出回路２５ｂからの出力とを同等に扱うことができ、これらに基づいて、広ダイナミックレンジモードと比較して２倍の解像度の画像が得られる。つまり、スイッチＳｗ３およびスイッチＳｗ４の接続の変更によって、高解像度モードへの切り替えが実現する。
【０１２６】
第２の実施形態では、典型的には、第１画素電極５０ｘと第２画素電極５０ｙとの間に補助電極６１が配置されない。したがって、第１画素電極５０ｘと第２画素電極５０ｙとの間に補助電極６１を配置した構成と比較して、光電変換によって生じた信号電荷のうち、補助電極６１によって収集される部分を低減できるので、光電変換によって生じた信号電荷をより有効に利用し得る。なお、１つの画素セル１４Ｂに含まれる第３画素電極５０ｚの数は、１つに限定されない。画素セル１４Ｂは、２以上の第３画素電極５０ｚを含み得る。１つの画素セル１４Ｂに含まれる第３画素電極５０ｚの数を増加させることにより、感度比のバリエーションを増加させ得る。第１画素電極５０ｘ、第２画素電極５０ｙおよび第３画素電極５０ｚの形状も、図示する例に限定されない。
【０１２７】
図１６および図１７に示す状態では、画素セル１４Ｂの左半分の領域に入射した光に対応する画素信号が第１信号検出回路２５ａから出力され、画素セル１４Ｂの右半分に入射した光に対応する画素信号が第２信号検出回路２５ｂから出力される。上述したように、高解像度モードでは、第１信号検出回路２５ａからの出力と、第２信号検出回路２５ｂからの出力とを同等に扱うことができる。したがって、第１信号検出回路２５ａからの出力と、第２信号検出回路２５ｂからの出力とを利用して、第１の実施形態と同様に位相差検出を行うことが可能である。第２の実施形態によれば、第１の実施形態と同様に、画素アレイ中の画素セルを有効に利用して位相差検出を行い得る。
【０１２８】
（第３の実施形態）
図１８は、本開示の第３の実施形態に係る撮像装置における画素セルの断面を模式的に示す。図１８に示す撮像装置１００Ｃは、複数の画素セルを有する。なお、複数の画素セル１４Ｃは、上述の画素セル１４Ａおよび１４Ｂと同様に、感光領域に例えばマトリクス状に配置される。撮像装置１００Ｃは、２つの動作モードで撮像した画像を基に、演算によって解像度のより高い画像を得ることができる。
【０１２９】
図１８に示すように、画素セル１４Ｃは、光電変換層５１と、光電変換層５１の一方の主面に対向する対向電極５２とを有する。光電変換層５１および対向電極５２は、典型的には、複数の画素セル１４Ｃにわたって形成される。画素セル１４Ｃは、信号検出回路２５と、第１画素電極５０ｓと、第２画素電極５０ｔとを有する。図示する例において、第１画素電極５０ｓ、第２画素電極５０ｔは、同層に配置されており、光電変換層５１の主面のうち、対向電極５２が配置されていない側に配置されている。
【０１３０】
信号検出回路２５は、図２を参照して説明した信号検出回路２５と同様の構成を有し得る。ここでは、信号検出回路２５のうち、信号検出回路２５におけるリセットトランジスタのドレイン領域またはソース領域として機能する不純物領域４１Ｄが示されている。図示するように、隣接する２つの画素セル１４Ｃは、素子分離領域４２によって電気的に分離されている。
【０１３１】
図１８において模式的に示すように、信号検出回路２５は、第２画素電極５０ｔとの接続を有する。第２画素電極５０ｔによって収集された信号電荷は、不純物領域４１Ｄをその一部に含む電荷蓄積領域に蓄積され、蓄積された信号電荷量に対応する画素信号が、信号検出回路２５に対応する垂直信号線１７（図１８では不図示）を介して読み出される。
【０１３２】
図１８に示すように、画素セル１４Ｃは、さらに、切り替え回路６４を含む。切り替え回路６４は、第１画素電極５０ｓを同じ画素セル１４Ｃの第２画素電極５０ｔに電気的に接続するか、第１画素電極５０ｓを隣接する画素セル１４Ｃ内の第２画素電極５０ｔに電気的に接続するかを切り替え可能な構成を有する。
【０１３３】
切り替え回路６４は、典型的には、１以上のスイッチング素子を有する。図１８に例示する構成において、切り替え回路６４は、第１画素電極５０ｓと、同じ画素セル１４Ｃの第２画素電極５０ｔとの間に接続されたスイッチＳｗ５と、第１画素電極５０ｓと、隣接する画素セル１４Ｃの第２画素電極５０ｔとの間に接続されたスイッチＳｗ６とを有する。スイッチＳｗ５およびスイッチＳｗ５のオンおよびオフにより、第１画素電極５０ｓを同じ画素セル１４Ｃの第２画素電極５０ｔに電気的に接続するか、隣接する画素セル１４Ｃの第２画素電極５０ｔに電気的に接続するかを切り替える。スイッチＳｗ５およびスイッチＳｗ６は、典型的には、半導体基板３１に形成される電界効果トランジスタである。もちろん、本開示のスイッチＳｗ５、Ｓｗ６は、電界効果トランジスタに限定されない。なお、図１８では、図面が複雑となることを回避するために、便宜的に回路記号を用いてスイッチＳｗ５およびスイッチＳｗ６を図示している。図１８は、第１画素電極５０ｓが同じ画素セル１４Ｃの第２画素電極５０ｔに接続された状態を示している。この状態において、第１画素電極５０ｓは、隣接する第２画素電極５０ｔから電気的に分離されている。
【０１３４】
図１９は、半導体基板３１の法線方向から見たときの、第１画素電極５０ｓおよび第２画素電極５０ｔの形状および配置の一例を示す。第１画素電極５０ｓと第２画素電極５０ｔとの間の電極面積の比が１：１に設定された構成を例示している。
【０１３５】
スイッチＳｗ５およびスイッチＳｗ６をそれぞれオンおよびオフとした状態では、第１画素電極５０ｓと、同じ画素セル１４Ｃの第２画素電極５０ｔとが電気的に接続される。この状態においては、同じ画素セル１４Ｃ内の第１画素電極５０ｓおよび第２画素電極５０ｔによって収集された信号電荷が、信号検出回路２５によって読み出される。図１９中に太い破線で示す領域Ｒ５は、光電変換層５１のうち、光電変換によって生成された信号電荷（例えば正孔）が、同じ画素セル１４Ｃ内の第１画素電極５０ｓおよび第２画素電極５０ｔに収集されるような領域を模式的に示す。
【０１３６】
図２０および図２１は、図１８に示す状態から、スイッチＳｗ５およびスイッチＳｗ６の接続を変更した状態を模式的に示す。図２０に模式的に示すように、スイッチＳｗ５およびスイッチＳｗ６をそれぞれオフおよびオンに切り替えることにより、同じ画素セル１４Ｃ内の第１画素電極５０ｓおよび第２画素電極５０ｔの間の接続を解消して、第２画素電極５０ｔと、隣接する画素セル１４Ｃの第１画素電極５０ｓとを電気的に接続することができる。この状態においては、第２画素電極５０ｔと、隣接する画素セル１４Ｃの第１画素電極５０ｓとによって収集された信号電荷が、信号検出回路２５によって読み出される。図２１中に太い破線で示す領域Ｒ６は、光電変換層５１のうち、光電変換によって生成された信号電荷（例えば正孔）が、第２画素電極５０ｔと、隣接する画素セル１４Ｃの第１画素電極５０ｓとに収集されるような領域を模式的に示す。
【０１３７】
図１９および図２１を比べるとわかるように、スイッチＳｗ５およびスイッチＳｗ６の接続を変更することによって、画像を形成する単位画素の位置がシフトしている。すなわち、領域Ｒ６は、領域Ｒ５に対して半画素分だけ左右方向にシフトしている。このような互いに単位画素の位置がシフトした画像を取得することによって、演算によって解像度のより高い画像を得ることができる。
【０１３８】
（第３の実施形態の変形例１）
図２２は、半導体基板３１の法線方向から見たときの、本変形例のカラー撮像装置における画素電極の配置を示している。図２２に示すように、画素セル１４Ｄは互いに隣接する２行２列の４つの画素電極を含み、複数の画素セル１４Ｄがマトリクス状に配置されている。また、画素セル１４Ｄ単位で、緑色フィルタ（Ｇ１およびＧ２）、青色フィルタ（Ｂ）および赤色フィルタ（Ｒ）のいずれかが規則的に配置されている。
画素セル１４Ｄの断面構造は、基本的には、図１８に示す第３の実施形態と同様であるため説明を省略し、異なる点を説明する。画素セル１４Ｄは、信号検出回路と、第１画素電極７０ａと、第２画素電極７０ｂと、第３画素電極７０ｃと、第４画素電極７０ｄとを有する。信号検出回路は、第４画素電極７０ｄとの接続を有する。
【０１３９】
画素セル１４Ｄは、切り替え回路を含む。切り替え回路は、第４画素電極７０ｄを同じ画素セル１４Ｄ内の第１画素電極７０ａ、第２画素電極７０ｂおよび第３画素電極７０ｃに電気的に接続するか、別の画素セル１４Ｄの画素電極７０ｅ、７０ｆおよび７０ｇに電気的に接続するかを切り替え可能な構成を有する。具体的には、第１画素電極７０ａ、第２画素電極７０ｂ、第３画素電極７０ｃ、画素電極７０ｅ、７０ｆおよび７０ｇのそれぞれと、第４画素電極７０ｄとの間にスイッチを設けている。
【０１４０】
第１の動作モードでは、第４画素電極７０ｄは、同じ画素セル１４Ｄ内の第１画素電極７０ａ、第２画素電極７０ｂおよび第３画素電極７０ｃに電気的に接続される。このとき、図２２に太い破線で示す領域Ｒ７が画像を構成する単位画素となる。第２の動作モードでは、第４画素電極７０ｄは、緑色フィルタが配置された別の画素セル１４Ｄの画素電極７０ｅ、７０ｆおよび７０ｇに電気的に接続される。このとき、図２３に太い破線で示す領域Ｒ８が画像を構成する単位画素となる。
【０１４１】
第１の動作モードと、第２の動作モードとでは、互いに接続される４つの画素電極の中心位置が異なる。すなわち、図２２および図２３に示すように、第１の動作モードの場合の中心位置は点Ａであり、第２の動作モードの場合の中心位置は点Ｂである。
【０１４２】
第１の動作モードの場合、画素セル１４Ｄには緑色フィルタが配置されているため、画素セル１４Ｄにおいて赤色および青色の光による信号を直接得ることができない。そこで、例えば、画素セル１４Ｄの位置における青色の画像情報を得たい場合には、画素セル１４Ｄの周辺に位置する青色の画素セルの画像情報を抽出し、その画像情報を用いて補間する。例えば、画素セル１４Ｄの右隣の青色画素セルや、斜め下方に位置する青色画素セルの情報を用いて、画素セル１４Ｄにおける青色の画像情報を補間することができる。
【０１４３】
本変形例では、さらに第２の動作モードによって、第１の動作モードとは異なる位置における各色の画像情報を得ることができる。例えば、画素セル１４Ｄの右隣の青色画素セルの右下に位置する画素電極は、第２の動作モードにおいて、点Ｃを中心とする他の青色画素セルの３つの画素電極と電気的に接続される。これにより、点Ｃの位置において青色の画像情報を得ることができる。したがって、第２の動作モードによって得られた青色の画像情報も加えて補間することにより、第１の動作モードのみの場合と比較して、青色の画像情報をより細かく補間できるようになる。
【０１４４】
以上説明したように、本変形例では、第１の動作モードおよび第２の動作モードで撮像することにより、互いに単位画素の中心位置が異なる２つの画像を得ることができる。これらの画像は互いに単位画素の中心位置が異なるため、これらの画像を基に演算することによって、解像度を高めた画像を得ることができる。
【０１４５】
（第３の実施形態の変形例２）
図２４は、半導体基板の法線方向から見たときの、本変形例の撮像装置における画素電極の配置を示している。図２４に示すように、画素セル１４Ｅは、画素電極５１１ａ〜５１１ｆの６つの画素電極を含み、複数の画素セル１４Ｅがマトリクス状に配置されている。
【０１４６】
画素セル１４Ｅの断面構造は、基本的には、図１８に示す第３の実施形態と同様であるため説明を省略し、異なる点を説明する。画素セル１４Ｅは、２つの信号検出回路と、画素電極５１１ａ〜５１１ｆとを有する。２つの信号検出回路のうち１つは画素電極５１１ａに接続され、もう１つは画素電極５１１ｆに接続されている。
【０１４７】
画素セル１４Ｅは、切り替え回路を含む。切り替え回路は、画素電極５１１ｂ、５１１ｃ、５１１ｄ、５１１ｅをこれらに隣接する画素電極５１１ａに電気的に接続するか、これらに隣接する画素電極５１１ｆに電気的に接続するかを切り替え可能な構成を有する。具体的には、画素電極５１１ａと、これに隣接する画素電極５１１ｂ、５１１ｃ、５１１ｄ、５１１ｅとの間と、画素電極５１１ｆと、これに隣接する画素電極５１１ｂ、５１１ｃ、５１１ｄ、５１１ｅとの間とにスイッチを設けている。
【０１４８】
第１の動作モードでは、画素電極５１１ａは、これに隣接する画素電極５１１ｂ、５１１ｃ、５１１ｄ、５１１ｅに電気的に接続される。また、画素電極５１１ｆは、これに隣接する画素電極５１１ｂ、５１１ｃ、５１１ｄ、５１１ｅと電気的に絶縁される。この状態においては、同じ画素セル１４Ｅ内の画素電極５１１ａ、５１１ｂ、５１１ｃ、５１１ｄ、５１１ｅによって収集された信号電荷が、画素電極５１１ａに接続された信号検出回路によって読み出される。また、画素電極５１１ｆによって収集された信号電荷が、画素電極５１１ｆに接続された信号検出回路によって読み出される。図２４中に太い破線で示す領域Ｒ９は、光電変換層のうち、光電変換によって生成された信号電荷（例えば正孔）が、同じ画素セル１４Ｅ内の画素電極５１１ａ、５１１ｂ、５１１ｃ、５１１ｄ、５１１ｅに収集されるような領域を模式的に示す。また、図２４中に太い破線で示す領域Ｒ１０は、光電変換層のうち、光電変換によって生成された信号電荷（例えば正孔）が、画素電極５１１ｆに収集されるような領域を模式的に示す。第１の動作モードでは、領域Ｒ９の形状および面積を、領域Ｒ１０の形状および面積とほぼ等しくし得る。換言すれば、画素電極５１１ａを含むサブ画素セルと、画素電極５１１ｆを含むサブ画素セルとの間の感度差を、実効的に０とすることが可能である。
【０１４９】
第２の動作モードでは、画素電極５１１ｆは、これに隣接する画素電極５１１ｂ、５１１ｃ、５１１ｄ、５１１ｅと電気的に接続される。ここで、画素電極５１１ｆに接続される画素電極５１１ｂ、５１１ｃ、５１１ｄ、５１１ｅのそれぞれは、画素電極５１１ｆが属する画素セル１４Ｅに隣接する別の画素セル１４Ｅに含まれている。また、画素電極５１１ａは、隣接する画素電極５１１ｂ、５１１ｃ、５１１ｄ、５１１ｅと電気的に絶縁される。この状態においては、画素電極５１１ｆと、これに隣接する画素電極５１１ｂ、５１１ｃ、５１１ｄ、５１１ｅとによって収集された信号電荷は、画素電極５１１ｆに接続された信号検出回路によって読み出される。また、画素電極５１１ａによって収集された信号電荷は、画素電極５１１ａに接続された信号検出回路によって読み出される。図２５中に太い破線で示す領域Ｒ１１は、光電変換層のうち、光電変換によって生成された信号電荷（例えば正孔）が、画素電極５１１ａに収集されるような領域を模式的に示す。また、図２５中に太い破線で示す領域Ｒ１２は、光電変換層のうち、光電変換によって生成された信号電荷（例えば正孔）が、画素電極５１１ｆと、これに隣接する画素電極５１１ｂ、５１１ｃ、５１１ｄ、５１１ｅとに収集されるような領域を模式的に示す。第２の動作モードでは、領域Ｒ１１と領域Ｒ１２との面積差を持たせ得る。換言すれば、画素電極５１１ａを含むサブ画素セルを低感度セルとして利用し、画素電極５１１ｆを含むサブ画素セルを高感度セルとして利用することができる。したがって、第２の動作モードでは、感度の異なる２つの画像データを同時に取得することができる。したがって、第１の実施形態と同様に、広ダイナミックレンジでの撮影が可能である。
【０１５０】
以上説明したように、第１の動作モードでは、同一感度の単位画素が高密度に並ぶため、画像処理により解像度の高い画像を得ることができる。また、第２の動作モードでは、感度の異なる単位画素の信号を合成することにより、ダイナミックレンジの広い画像を得ることができる。
【０１５１】
（撮像モジュール）
図２６は、本開示の実施形態に係る撮像装置を含む撮像モジュールの例示的な構成を示す。図２６に示す撮像モジュール２００は、撮像装置１００と、レンズおよび絞りなどを含む光学系１１０と、カメラ信号処理回路１２０と、システムコントローラ１３０とを有する。撮像モジュール２００は、ユーザからの入力を受け付けるための、各種のボタン、タッチスクリーンなどを含む入力インターフェースを有していてもよい。
【０１５２】
撮像装置１００としては、上述の撮像装置１００Ａまたは撮像装置１００Ｂを用いることができる。図２６に例示する構成では、撮像装置１００は、測距回路１０５を含んでいる。測距回路１０５は、例えば、マイクロコンピュータであり、第１信号検出回路２５ａおよび第２信号検出回路２５ｂからの出力を取得して、これらの出力に基づいて撮像面と被写体との間の距離を算出する。
【０１５３】
カメラ信号処理回路１２０は、半導体素子などから構成され、撮像装置１００から出力される画素信号を処理することによって画像データを生成する。例えば、カメラ信号処理回路１２０は、広ダイナミックレンジモードにおいて、撮像装置１００の出力に基づいてハイダイナミックレンジ合成を実行する。ハイダイナミックレンジ合成の具体的な方法は、特定の方法に限定されず、ハイダイナミックレンジ合成に用いられる種々の信号処理方法を適用し得る。
【０１５４】
カメラ信号処理回路１２０は、ＤＳＰ（Digital Signal Processor）、ＩＳＰ（Image Signal Processor）、ＦＰＧＡ（field-programmable gate array）などによって実現され得る。カメラ信号処理回路１２０は、１以上のメモリを含み得る。カメラ信号処理回路１２０は、ハイダイナミックレンジ合成および高解像度の画像形成に特化された処理回路に限定されない。ハイダイナミックレンジ合成および／または高解像度の画像形成は、汎用の処理回路と、必要な処理が記述されたプログラムとの組み合わせによって実現されてもよい。このプログラムは、カメラ信号処理回路１２０中のメモリ、システムコントローラ１３０中のメモリなどに格納され得る。
【０１５５】
システムコントローラ１３０は、典型的には、ＣＰＵなどの半導体集積回路であり、撮像モジュール２００における各部を制御する。システムコントローラ１３０は、１以上のメモリを含み得る。システムコントローラ１３０が、上述の測距回路１０５をその一部に含んでいてもよい。
【０１５６】
システムコントローラ１３０は、例えば、垂直走査回路１５の駆動、測距回路１０５の駆動、電圧供給回路６０から感度調整線２８ａおよび２８ｂに印加する電圧の切り替え、切り替え回路６４における接続の切り替えなどを制御する。システムコントローラ１３０は、例えば、入力インターフェースからの信号を受け取り、感度調整線２８ａおよび２８ｂに印加すべき電圧を電圧供給回路６０に指示する。あるいは、切り替え回路６４における接続を切り替える。すなわち、システムコントローラ１３０は、広ダイナミックレンジモードと高解像度モードとの間の切り替えを実行する。システムコントローラ１３０は、第１信号検出回路２５ａおよび第２信号検出回路２５ｂからの出力に基づいて、被写体における輝度の範囲を判定し、高解像度モードへの切り替えを実行してもよい。
【０１５７】
以上に説明したように、本開示の実施形態によれば、補助電極に印加する感度調整電圧の制御により、広ダイナミックレンジモードと高解像度モードとの間の切り替えを実現し得る。本開示の実施形態による撮像装置は、上述した例のほかに種々の改変が可能である。例えば、信号検出トランジスタ１１、リセットトランジスタ１２およびアドレストランジスタ１３の各々は、ＮチャンネルＭＯＳであってもよいし、ＰチャンネルＭＯＳであってもよい。これらの全てがＮチャンネルＭＯＳまたはＰチャンネルＭＯＳのいずれかに統一されている必要もない。信号検出トランジスタ１１、リセットトランジスタ１２およびアドレストランジスタ１３の少なくとも１つが、バイポーラトランジスタであってもよい。
【産業上の利用可能性】
【０１５８】
本開示の撮像装置は、例えばイメージセンサ、デジタルカメラなどに有用である。本開示の撮像装置は、医療用カメラ、ロボット用カメラ、セキュリティカメラ、車両に搭載されて使用されるカメラなどに用いることができる。
【符号の説明】
【０１５９】
１４Ａ、１４Ｂ    画素セル
１４ａ    第１画素セル
１４ｂ    第２画素セル
２４    電荷蓄積ノード
２５ａ    第１信号検出回路
２５ｂ    第２信号検出回路
２８ａ、２８ｂ    感度調整線
３１    半導体基板
５０、５０ａ、５０ｂ    画素電極
５０ｘ    第１画素電極
５０ｙ    第２画素電極
５０ｚ    第３画素電極
５１、５１ａ、５１ｂ    光電変換層
５２、５２ａ、５２ｂ    対向電極
６０    電圧供給回路
６１、６１ａ、６１ｂ    補助電極
６４    切り替え回路
１００Ａ、１００Ｂ    撮像装置
１０５    測距回路
２００    撮像モジュール
Ａｐａ、Ａｐｂ    開口部
【図１】
0006785429.tif 000004
【図２】
0006785429.tif 000005
【図３】
0006785429.tif 000006
【図４】
0006785429.tif 000007
【図５】
0006785429.tif 000008
【図６】
0006785429.tif 000009
【図７】
0006785429.tif 000010
【図８】
0006785429.tif 000011
【図９】
0006785429.tif 000012
【図１０】
0006785429.tif 000013
【図１１】
0006785429.tif 000014
【図１２】
0006785429.tif 000015
【図１３】
0006785429.tif 000016
【図１４】
0006785429.tif 000017
【図１５】
0006785429.tif 000018
【図１６】
0006785429.tif 000019
【図１７】
0006785429.tif 000020
【図１８】
0006785429.tif 000021
【図１９】
0006785429.tif 000022
【図２０】
0006785429.tif 000023
【図２１】
0006785429.tif 000024
【図２２】
0006785429.tif 000025
【図２３】
0006785429.tif 000026
【図２４】
0006785429.tif 000027
【図２５】
0006785429.tif 000028
【図２６】
0006785429.tif 000029