(57)【特許請求の範囲】
【請求項１】
０°を超え５°未満のオフ角を有する４Ｈ炭化珪素基板と、
前記４Ｈ炭化珪素基板上に形成された炭化珪素からなるエピ層と、を備え、
前記エピ層の表面には、三角形状の凹部と、炭化珪素からなる突出部とが形成されており、
前記エピ層の表面側から見て、前記突出部は前記凹部と重なる、
炭化珪素半導体基板。
【請求項２】
前記エピ層の表面側から見て、前記突出部の重心は前記凹部内にある、
請求項１に記載の炭化珪素半導体基板。
【請求項３】
前記エピ層の表面には、前記凹部が複数形成されている、
請求項１または２に記載の炭化珪素半導体基板。
【請求項４】
前記エピ層の表面には、前記突出部が複数形成されており、
半数以上の前記凹部に、前記突出部が形成されている、
請求項３に記載の炭化珪素半導体基板。
【請求項５】
前記凹部のそれぞれには、前記突出部が１つずつ形成されている、
請求項４に記載の炭化珪素半導体基板。
【請求項６】
前記エピ層の表面側から見て、前記突出部は前記凹部内に形成されている、
請求項１〜５のいずれか１項に記載の炭化珪素半導体基板。
【請求項７】
請求項１〜５のいずれか１項に記載の炭化珪素半導体基板を準備する工程と、
前記エピ層の表面を酸化することにより酸化膜を形成する工程と、
前記酸化膜を除去する工程と、を備える、
半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は炭化珪素半導体基板および半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
炭化珪素（ＳｉＣ）層を動作層として含む半導体装置においては、炭化珪素層上に二酸化珪素からなる絶縁膜や金属などの導電体からなる電極が配置される。半導体装置においては、動作の信頼性を向上させることが重要である。これに関し、特定の材料からなる電極を採用する場合において絶縁膜の信頼性を向上させる方策が提案されている（たとえば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１４−３８８９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上述のように、半導体装置においては、動作の信頼性を向上させることが重要である。そこで、高い信頼性を有する半導体装置の製造に使用可能な炭化珪素半導体基板、および高い信頼性を有する半導体装置を製造することが可能な半導体装置の製造方法を提供することを目的の１つとする。
【課題を解決するための手段】
【０００５】
本発明に従った炭化珪素半導体基板は、０°を超え５°未満のオフ角を有する４Ｈ炭化珪素基板と、４Ｈ炭化珪素基板上に形成された炭化珪素からなるエピ層と、を備える。エピ層の表面には、三角形状の凹部と、炭化珪素からなる突出部とが形成されている。エピ層の表面側から見て、突出部は凹部と重なる。
【発明の効果】
【０００６】
上記炭化珪素半導体基板によれば、高い信頼性を有する半導体装置の製造に使用可能な炭化珪素半導体基板を提供することができる。
【図面の簡単な説明】
【０００７】
【図１】炭化珪素半導体基板の構造の一例を示す概略断面図である。
【図２】エピ層の表面に形成される凹部および突出部の構造を示す概略平面図である。
【図３】エピ層の表面に形成される凹部および突出部の構造を示す概略断面図である。
【図４】炭化珪素半導体基板およびＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）の製造方法の一例を概略的に示すフローチャートである。
【図５】ＭＯＳＦＥＴの製造方法の一例を説明するための概略断面図である。
【図６】ＭＯＳＦＥＴの製造方法の一例を説明するための概略断面図である。
【図７】犠牲酸化膜形成工程における凹部の状態を示す概略断面図である。
【図８】ＭＯＳＦＥＴの製造方法の一例を説明するための概略断面図である。
【図９】犠牲酸化膜除去工程における凹部の状態を示す概略断面図である。
【図１０】ＭＯＳＦＥＴの製造方法の一例を説明するための概略断面図である。
【図１１】ＭＯＳＦＥＴの製造方法の一例を説明するための概略断面図である。
【図１２】ＭＯＳＦＥＴの製造方法の一例を説明するための概略断面図である。
【図１３】ＭＯＳＦＥＴの製造方法の一例を説明するための概略断面図である。
【図１４】ＭＯＳＦＥＴの製造方法の一例を説明するための概略断面図である。
【図１５】ＭＯＳＦＥＴの構造の一例を示す概略断面図である。
【発明を実施するための形態】
【０００８】
［本願発明の実施形態の説明］
最初に本願発明の実施態様を列記して説明する。本願の炭化珪素半導体基板は、０°を超え５°未満のオフ角を有する４Ｈ炭化珪素基板と、４Ｈ炭化珪素基板上に形成された炭化珪素からなるエピ層と、を備える。エピ層の表面には、三角形状の凹部と、炭化珪素からなる突出部とが形成されている。エピ層の表面側から見て、突出部は凹部と重なる。
【０００９】
炭化珪素層を動作層として含む半導体装置においては、その動作の信頼性に問題が生じる場合がある。本発明者はその原因について検討し、以下のような知見を得て本発明に想到した。本発明者の検討によれば、０°を超え５°未満のオフ角を有する４Ｈ炭化珪素基板上のエピ層の表面上に酸化膜（たとえばゲート絶縁膜）を形成した構造を有する半導体装置においては、酸化膜と接触するエピ層の表面に、平面的に見た外形形状が六角形である複数のピットが形成されている場合がある。このようなピットが形成されたエピ層の表面に接触するように形成された酸化膜においては、酸化膜の厚みのばらつきに起因して電界集中が生じ、酸化膜の信頼性が低下する。その結果、半導体装置の動作の信頼性が低下する。エピ層の表面における上記ピットの密度を低減することにより、動作の信頼性の低下を抑制することができる。
【００１０】
エピ層の表面には、平面的に見て三角形形状を有する複数の凹部が形成される。そして、上記ピットは、たとえばエピ層上に酸化膜を形成するための前処理として実施される犠牲酸化膜の形成時に深く酸化された領域が形成され、犠牲酸化膜が除去されることにより、当該凹部内に形成される。
【００１１】
本願の炭化珪素半導体基板においては、エピ層の表面側から見て、上記凹部に重なるように、炭化珪素からなる突出部が形成される。そのため、たとえば犠牲酸化膜の形成時に、深く酸化された領域が形成されたとしても、当該領域に突出部が形成されていることにより、上記ピットの形成が抑制される。そのため、本願の炭化珪素半導体基板によれば、高い信頼性を有する半導体装置の製造に使用可能な炭化珪素半導体基板を提供することができる。
【００１２】
上記炭化珪素半導体基板において、エピ層の表面側から見て、突出部の重心は凹部内にあってもよい。このようにすることにより、上記ピットの形成を、より確実に抑制することができる。
【００１３】
上記炭化珪素半導体基板において、エピ層の表面には、凹部が複数形成されていてもよい。
【００１４】
上記炭化珪素半導体基板において、エピ層の表面には、突出部が複数形成されていてもよい。半数以上の凹部に、突出部が形成されていてもよい。このようにすることにより、上記ピットの形成を、より確実に抑制することができる。
【００１５】
上記炭化珪素半導体基板において、凹部のそれぞれには、突出部が１つずつ形成されていてもよい。このようにすることにより、上記ピットの形成を、より確実に抑制することができる。
【００１６】
上記炭化珪素半導体基板において、エピ層の表面側から見て、突出部は凹部内に形成されていてもよい。このようにすることにより、上記ピットの形成を、より確実に抑制することができる。
【００１７】
本願の半導体装置の製造方法は、上記本願の炭化珪素半導体基板を準備する工程と、上記前記エピ層の表面を酸化することにより酸化膜を形成する工程と、当該酸化膜を除去する工程と、を備える。
【００１８】
上述のように、エピ層の表面に酸化膜（犠牲酸化膜）を形成した後、当該酸化膜を除去する工程を含む半導体装置の製造方法では、エピ層の表面に上記ピットが形成されるおそれがある。本願の半導体装置の製造方法では、上記突出部が形成された炭化珪素半導体基板が準備されるため、上記ピットの形成が抑制される。その結果、本願の半導体装置の製造方法によれば、高い信頼性を有する半導体装置を製造することができる。
【００１９】
［本願発明の実施形態の詳細］
次に、本発明にかかる炭化珪素半導体基板の一実施の形態を、以下に図面を参照しつつ説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
【００２０】
図１を参照して、本実施の形態における炭化珪素半導体基板であるエピ基板について説明する。図１を参照して、エピ基板１０は、基板１１と、エピ層１２とを備える。
【００２１】
基板１１は、４Ｈ炭化珪素からなっている。基板１１は、たとえば窒素（Ｎ）などのｎ型不純物を含むことにより、導電型がｎ型となっている。基板１１は、０°を超え５°未満のオフ角を有する。エピ層１２は、炭化珪素からなっている。エピ層１２は、基板１１の第１の主面１１Ａ上にエピタキシャル成長により形成された層である。エピ層１２は、基板１１とは反対側の主面であるエピ主面１２Ａを有する。エピ主面１２Ａは、ｃ面に対するオフ角が４°以下であるエピ基板１０の表面（主面）である。
【００２２】
図１〜図３を参照して、エピ主面１２Ａには、三角形形状を有する複数の凹部９２が形成されている。凹部９２に重なるように、炭化珪素からなる突出部９１が形成されている。突出部９１は、多角錐形状、多角錐台形状、円錐形状、円錐台形状などの形状を有している。本実施の形態において、突出部９１は六角錐状の形状を有している。平面的に見て、突出部９１は、多角形、円形などの形状を有している。本実施の形態において、突出部９１は六角形状の形状を有している。図２を参照して、エピ層１２の表面側から見て、突出部９１の重心Ａは凹部９２内に位置する。本実施の形態において、突出部９１は凹部９２内に形成されている。エピ層１２の表面側から見て、突出部９１の重心Ａは、凹部９２の重心Ｇと凹部９２の頂点Ｐとの間に位置している。エピ層１２の表面側から見て、突出部９１は、凹部９２の重心Ｇと頂点Ｐとの間に位置している。突出部９１の重心Ａは、凹部９２の重心Ｇから見て［−１−１２０］側に位置している。突出部９１および凹部９２の存在は、たとえばＡＦＭ（Ａｔｏｍｉｃ  Ｆｏｒｃｅ  Ｍｉｃｒｏｓｃｏｐｅ）を用いて確認することができる。
【００２３】
次に、本実施の形態における炭化珪素半導体基板および半導体装置の製造方法の一例について説明する。図４を参照して、本実施の形態における炭化珪素半導体基板であるエピ基板１０の製造方法では、まず、工程（Ｓ１０）として基板準備工程が実施される。この工程（Ｓ１０）では、図１を参照して、たとえば所望の濃度でｎ型不純物を含む４Ｈ−ＳｉＣからなるインゴットがスライスされることにより、基板１１が準備される。基板１１の第１の主面１１Ａは、ｃ面に対するオフ角が０°を超え５°未満（４°以下）である表面である。
【００２４】
次に、工程（Ｓ２０）として第１エピタキシャル成長工程が実施される。この工程（Ｓ２０）では、図１を参照して、工程（Ｓ１０）において準備された基板１１の第１の主面１１Ａ上にエピタキシャル成長により炭化珪素からなるエピ層１２が形成される。エピタキシャル成長におけるステップフローは、たとえば［１１−２０］の向きとすることができる。エピ層１２は、後述するドリフト領域１３に含まれるべき所望のｎ型不純物を含むように形成される。
【００２５】
エピタキシャル成長によるエピ層１２の成長は、たとえばシラン（ＳｉＨ４）、プロパン（Ｃ３Ｈ８）、水素（Ｈ２）およびアンモニア（ＮＨ３）を含む混合ガスを基板１１の第１の主面１１Ａ上に供給することにより実施することができる。シランは、炭化珪素を構成する珪素の原料ガスである。プロパンは、炭化珪素を構成する炭素の原料ガスである。水素は、エピ層１２の成長において、適切なステップフロー成長を維持するためのエッチングガスとして機能する。アンモニアは、不純物として導入される窒素の原料ガスである。アンモニアに代えて窒素（Ｎ２）が採用されてもよい。工程（Ｓ２０）において、成長温度は一定とすることができる。成長温度は、たとえば１６００℃とすることができる。ここで、基板１１には、貫通転位が存在し、当該貫通転位はエピタキシャル成長により形成されるエピ層１２内へと延びる。そして、図２および図３を参照して、［１１−２０］の向きのステップフローが維持されつつエピ層１２が形成されると、エピ主面１２Ａには、エピ層１２内へと延びた貫通転位９９に対応するように、三角形状の平面形状を有する凹部９２が形成される。この段階では、突出部９１は形成されていない。
【００２６】
次に、工程（Ｓ３０）として、第２エピタキシャル成長工程が実施される。この工程（Ｓ３０）では、凹部９２に重なるように突出部９１が形成される。工程（Ｓ３０）は、工程（Ｓ２０）と同一装置を用いて引き続いて実施することができる。具体的には、工程（Ｓ３０）では、工程（Ｓ２０）のエピ層１２の成長に用いられる上記混合ガスのうち、水素の供給が停止され、水素に代えてアルゴン（Ａｒ）が供給される。ここで、図２および図３を参照して、貫通転位９９に対応する領域では、ダングリングボンドが多く存在する。そのため、炭化珪素の成長速度およびエッチング速度は他の領域に比べて速い。エッチングガスとしての水素が供給される工程（Ｓ２０）においては、炭化珪素の成長とエッチングとの速度のバランスが維持される。そのため、貫通転位９９に対応する領域において、他の領域と同等の速度で炭化珪素が成長する。しかし、工程（Ｓ３０）において水素の供給が停止されると、エッチングに比べて成長が優位な状態となる。そうすると、貫通転位９９に対応する領域における炭化珪素の成長速度が他の領域に比べて速くなる。その結果、貫通転位９９に対応する領域に突出部９１が形成される。エピ層１２内の貫通転位９９の端部は凹部９２内に位置する。そのため、突出部９１は、凹部９２に重なるように形成される。本実施の形態では、突出部９１は凹部９２の内部に形成される。工程（Ｓ３０）において成長するエピ層１２の厚みは、１０ｎｍ以下とすることが好ましい。工程（Ｓ３０）におけるエピ層１２の成長速度は、たとえば１５μｍ／ｈ（約４ｎｍ／ｓｅｃ）とすることができる。つまり、工程（Ｓ３０）における成長時間は１２秒以内とすることが好ましい。
【００２７】
以上の工程により、エピ層１２の表面側から見て、凹部９２に重なるように炭化珪素からなる突出部９１が形成されたエピ基板１０が完成する。引き続き、エピ基板１０を用いて実施される半導体装置の製造方法の一例であるＭＯＳＦＥＴの製造方法について説明する。
【００２８】
次に、工程（Ｓ４０）としてイオン注入工程が実施される。この工程（Ｓ４０）では、工程（Ｓ１０）〜（Ｓ３０）において準備されたエピ基板１０に対してイオン注入が実施される。具体的には、図１および図５を参照して、まず、たとえばＡｌイオンなどのｐ型不純物となるべきイオンが、エピ層１２のエピ主面１２Ａを含む領域に注入される。これにより、エピ層１２内にボディ領域１４が所望の間隔で複数形成される。次に、たとえばＰイオンなどのｎ型不純物となるべきイオンが、上記ボディ領域１４の厚みよりも浅い領域に注入される。これにより、各ボディ領域１４内にソース領域１５が形成される。次に、たとえばＡｌイオンなどのｐ型不純物となるべきイオンが、ソース領域１５内にソース領域１５の厚みと同等の厚みとなるように注入される。これにより、各ソース領域１５内にコンタクト領域１６が形成される。また、エピ層１２において、ボディ領域１４、ソース領域１５およびコンタクト領域１６のいずれも形成されない領域が、ドリフト領域１３となる。
【００２９】
次に、工程（Ｓ５０）として活性化アニール工程が実施される。この工程（Ｓ５０）では、図５を参照して、エピ基板１０が所定の温度に加熱される。これにより、工程（Ｓ４０）において注入された不純物が活性化し、不純物が注入された領域に所望のキャリアが生成する。
【００３０】
次に、図４を参照して、工程（Ｓ６０）として犠牲酸化膜形成工程が実施される。この工程（Ｓ６０）では、図５および図６を参照して、エピ基板１０が、たとえば酸素を含む雰囲気中において加熱される。これにより、エピ層１２のエピ主面１２Ａを覆うようにＳｉＯ２からなる熱酸化膜である犠牲酸化膜２９が形成される。このとき、図３および図７を参照して、貫通転位９９に対応する領域は、酸化速度が他の領域に比べて速い。そのため、貫通転位９９に対応する領域、すなわち突出部９１に対応する領域において犠牲酸化膜２９の厚みが大きくなる。
【００３１】
次に、図４を参照して、工程（Ｓ７０）として犠牲酸化膜除去工程が実施される。この工程（Ｓ７０）では、図６および図８を参照して、工程（Ｓ６０）において形成された犠牲酸化膜２９が除去される。犠牲酸化膜２９の除去は、たとえばフッ酸を用いて実施することができる。これにより、先の工程においてエピ基板１０に形成されたエピ主面１２Ａ付近の異常層等が除去される。このとき、図７および図９を参照して、突出部９１に対応する領域の犠牲酸化膜２９の厚みが他の領域に比べて大きいことから、突出部９１が平坦化または除去される。
【００３２】
次に、図４を参照して、工程（Ｓ８０）としてゲート絶縁膜形成工程が実施される。この工程（Ｓ８０）では、図８および図１０を参照して、工程（Ｓ７０）が実施されたエピ基板１０が、たとえば酸素を含む雰囲気中において加熱される。これにより、エピ層１２のエピ主面１２Ａを覆うようにＳｉＯ２からなる熱酸化膜であるゲート絶縁膜２０が形成される。
【００３３】
次に、工程（Ｓ９０）として、ゲート電極形成工程が実施される。この工程（Ｓ９０）では、図１０および図１１を参照して、たとえばＬＰＣＶＤ（Ｌｏｗ  Ｐｒｅｓｓｕｒｅ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）により、適量の不純物を含むポリシリコンからなるゲート電極３０がゲート絶縁膜２０上に接触して形成される。
【００３４】
次に、工程（Ｓ１００）として層間絶縁膜形成工程が実施される。この工程（Ｓ１００）では、図１１および図１２を参照して、たとえばＬＰＣＶＤによりＳｉＯ２からなる層間絶縁膜４０がゲート電極３０およびゲート絶縁膜２０上を覆うように形成される。
【００３５】
次に、図４を参照して、工程（Ｓ１１０）としてコンタクトホール形成工程が実施される。この工程（Ｓ１１０）では、図１２および図１３を参照して、層間絶縁膜４０およびゲート絶縁膜２０を貫通するコンタクトホール４０Ａが形成される。具体的には、コンタクトホール４０Ａを形成すべき領域に開口を有するマスク層を形成し、当該マスク層をマスクとして用いて、たとえばＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）を実施することにより、コンタクトホール４０Ａを形成することができる。コンタクトホール４０Ａからは、エピ層１２のエピ主面１２Ａ（より具体的にはソース領域１５およびコンタクト領域１６の表面）が露出する。
【００３６】
次に、図４を参照して、工程（Ｓ１２０）として金属膜形成工程が実施される。この工程（Ｓ１２０）では、図１３および図１４を参照して、コンタクトホール４０Ａから露出するエピ層１２のエピ主面１２Ａ（より具体的にはソース領域１５およびコンタクト領域１６の表面）に接触するようにソース電極６０となるべき金属膜が形成される。具体的には、コンタクトホール４０Ａから露出するエピ層１２のエピ主面１２Ａおよびコンタクトホール４０Ａの側壁を覆い、層間絶縁膜４０上にまで延在するように、たとえばＴｉ膜、Ａｌ膜およびＳｉ膜がこの順に成膜される。また、同様の構造を有する金属膜が、基板１１の第２の主面１１Ｂを覆うように成膜される。金属膜の成膜は、たとえばスパッタリングにより実施することができる。
【００３７】
次に、図４を参照して、工程（Ｓ１３０）として合金化アニール工程が実施される。この工程（Ｓ１３０）では、工程（Ｓ１２０）において形成された金属膜が加熱されて合金化される。これにより、エピ層１２とオーミック接触するソース電極６０、および基板１１とオーミック接触するドレイン電極７０が得られる。
【００３８】
次に、工程（Ｓ１４０）として、配線形成工程が実施される。この工程（Ｓ１４０）では、図１４および図１５を参照して、たとえば蒸着法により、Ａｌなどの導電体からなるソース配線８０が、ソース電極６０に接触するように形成される。以上の手順により、本実施の形態のＭＯＳＦＥＴ１を製造することができる。
【００３９】
図１５を参照して、ＭＯＳＦＥＴ１は、基板１１とエピ層１２とを含むエピ基板１０と、ゲート絶縁膜２０と、ゲート電極３０と、層間絶縁膜４０と、ソース電極６０と、ドレイン電極７０と、ソース配線８０とを備えている。
【００４０】
エピ層１２の基板１１とは反対側の主面であるエピ主面１２Ａを含むように、ボディ領域１４が配置されている。ボディ領域１４は、エピ主面１２Ａに沿って互いに所定の間隔をおいて複数形成されている。ボディ領域１４は、たとえばアルミニウム（Ａｌ）、硼素（Ｂ）などのｐ型不純物を含むことにより導電型がｐ型となっている。
【００４１】
エピ主面１２Ａを含み、かつ各ボディ領域１４に取り囲まれるように、ソース領域１５が配置されている。ソース領域１５は、たとえばリン（Ｐ）などのｎ型不純物を含むことにより、導電型がｎ型となっている。
【００４２】
エピ主面１２Ａを含み、かつソース領域１５に取り囲まれるように、コンタクト領域１６が配置されている。コンタクト領域１６は、たとえばＡｌ、Ｂなどのｐ型不純物を含むことにより、導電型がｐ型となっている。
【００４３】
そして、エピ層１２において、ボディ領域１４、ソース領域１５およびコンタクト領域１６以外の領域は、ドリフト領域１３となっている。ドリフト領域１３は、たとえばＮなどのｎ型不純物を含むことにより、導電型がｎ型となっている。ソース領域１５は、ドリフト領域１３に比べて高いｎ型不純物の濃度を有している。また、コンタクト領域１６は、ボディ領域１４に比べて高いｐ型不純物の濃度を有している。
【００４４】
ゲート絶縁膜２０は、たとえば二酸化珪素（ＳｉＯ２）などの酸化物からなる酸化膜である。ゲート絶縁膜２０は、エピ主面１２Ａ上に接触して配置されている。ゲート絶縁膜２０は、一のボディ領域１４に取り囲まれて配置されるソース領域１５上から、一のボディ領域１４に隣接する他のボディ領域１４に取り囲まれて配置されるソース領域１５上にまで延在している。
【００４５】
ゲート電極３０は、ゲート絶縁膜２０上に接触して配置される。ゲート電極３０は、たとえば不純物が添加されたポリシリコンなどの導電体からなっている。ゲート電極３０は、一のボディ領域１４に取り囲まれて配置されるソース領域１５上から、一のボディ領域１４に隣接する他のボディ領域１４に取り囲まれて配置されるソース領域１５上にまで延在している。
【００４６】
層間絶縁膜４０は、ＳｉＯ２などの絶縁体からなっている。層間絶縁膜４０は、ゲート絶縁膜２０上においてゲート電極３０を取り囲むように形成されている。そして、層間絶縁膜４０およびゲート絶縁膜２０を厚み方向に貫通するように、コンタクトホール４０Ａが形成されている。すなわち、コンタクトホール４０Ａの側壁面は、ゲート絶縁膜２０および層間絶縁膜４０から構成される。コンタクトホール４０Ａからは、ソース領域１５およびコンタクト領域１６が露出している。
【００４７】
ソース電極６０は、コンタクトホール４０Ａから露出するエピ層１２のエピ主面１２Ａ（より具体的にはソース領域１５およびコンタクト領域１６の表面）およびコンタクトホール４０Ａを規定する側壁面を構成する層間絶縁膜４０の表面を覆うとともに、層間絶縁膜４０上にまで延在するように配置されている。ソース電極６０は、導電体からなっている。具体的には、ソース電極６０は、たとえばＴｉ（チタン）、ＡｌおよびＳｉ（珪素）を含む金属膜であって、たとえばＴｉＡｌＳｉ合金からなっている。
【００４８】
ドレイン電極７０は、基板１１の第２の主面１１Ｂ上に接触して配置されている。ドレイン電極７０は、導電体からなっている。具体的には、ドレイン電極７０は、たとえばＴｉ、ＡｌおよびＳｉを含む金属膜であって、たとえばＴｉＡｌＳｉ合金からなっている。
【００４９】
ソース配線８０は、ソース電極６０および層間絶縁膜４０を覆うように形成されている。ソース配線８０は、たとえばＡｌなどの導電体からなっている。ソース配線８０は、ソース電極６０を介してソース領域１５と電気的に接続されている。
【００５０】
ＭＯＳＦＥＴ１のゲート電極３０に印加される電圧が閾値電圧未満の状態、すなわちＭＯＳＦＥＴ１がオフの状態では、ソース電極６０とドレイン電極７０との間に電圧が印加されても、ボディ領域１４とドリフト領域１３とで形成されるｐｎ接合が逆バイアスとなり、非導通状態となる。一方、ゲート電極３０に閾値電圧以上の電圧が印加されてＭＯＳＦＥＴ１がオンの状態になると、ボディ領域１４においてゲート絶縁膜２０を挟んでゲート電極３０に対向する表面層に半転層が形成される。その結果、ソース領域１５とドリフト領域１３とが電気的に接続された状態となり、ソース電極６０とドレイン電極７０との間に電流が流れる。以上のように、ＭＯＳＦＥＴ１は動作する。
【００５１】
ここで、凹部９２内の貫通転位９９に対応する領域は、上述のように酸化速度が速い。そのため、何ら対策を採らない場合、工程（Ｓ６０）における犠牲酸化膜２９の形成に際して、凹部９２内の貫通転位９９に対応する領域の酸化膜の厚さが大きくなる。そして、工程（Ｓ７０）において犠牲酸化膜２９が除去されると、凹部９２内の貫通転位９９に対応する領域に、平面的に見た外形形状が六角形であるピットが形成される。そして、工程（Ｓ８０）においてピットが形成されたエピ層１２のエピ主面１２Ａに接触するようにゲート絶縁膜２０が形成されると、ゲート絶縁膜２０の厚みのばらつきに起因して電界集中が生じ、ゲート絶縁膜２０の信頼性が低下する。その結果、ＭＯＳＦＥＴ１の動作の信頼性が低下する。
【００５２】
これに対し、本実施の形態におけるＭＯＳＦＥＴ１の製造方法では、凹部９２に重なるように炭化珪素からなる突出部９１が形成されたエピ基板１０が用いられる。そのため、工程（Ｓ６０）において凹部９２内の貫通転位９９に対応する領域の酸化膜の厚さが大きくなっても、当該領域に突出部９１が形成されていることにより、上記ピットの形成が抑制される。このように、本実施の形態のエピ基板１０は、高い信頼性を有する半導体装置の製造に使用可能な炭化珪素半導体基板となっている。また、本実施の形態のＭＯＳＦＥＴ１の製造方法によれば、高い信頼性を有するＭＯＳＦＥＴ１を製造することができる。
【００５３】
エピ基板１０において、複数の凹部９２のうち、半数以上の凹部９２に突出部９１が形成されていることが好ましい。これにより、上記ピットの形成を、より確実に抑制することができる。複数の凹部９２のうち、８０％以上の凹部９２に突出部９１が形成されていることがより好ましい。
【００５４】
凹部９２のそれぞれには、突出部９１が１つずつ形成されていることが好ましい。これにより、上記ピットの形成を、より確実に抑制することができる。また、突出部９１の高さは、１０ｎｍ以下とすることが好ましい。
【００５５】
上記実施の形態においては、半導体装置の一例としてＭＯＳＦＥＴについて説明したが、本願の製造方法によって製造可能な半導体装置はこれに限られず、たとえばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）など、他の構造の半導体装置であってもよい。
【００５６】
今回開示された実施の形態はすべての点で例示であって、どのような面からも制限的なものではないと理解されるべきである。本発明の範囲は上記した説明ではなく、特許請求の範囲によって規定され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【００５７】
本願の炭化珪素半導体基板および半導体装置の製造方法は、動作の信頼性の向上が求められる半導体装置の製造に、特に有利に適用され得る。
【符号の説明】
【００５８】
１  ＭＯＳＦＥＴ
１０  エピ基板
１１  基板
１１Ａ，１１Ｂ  主面
１２  エピ層
１２Ａ  エピ主面
１３  ドリフト領域
１４  ボディ領域
１５  ソース領域
１６  コンタクト領域
２０  ゲート絶縁膜
２９  犠牲酸化膜
３０  ゲート電極
４０  層間絶縁膜
４０Ａ  コンタクトホール
６０  ソース電極
７０  ドレイン電極
８０  ソース配線
９１  突出部
９２  凹部
９９  貫通転位
【図１】
0006672962.tif 000002
【図２】
0006672962.tif 000003
【図３】
0006672962.tif 000004
【図４】
0006672962.tif 000005
【図５】
0006672962.tif 000006
【図６】
0006672962.tif 000007
【図７】
0006672962.tif 000008
【図８】
0006672962.tif 000009
【図９】
0006672962.tif 000010
【図１０】
0006672962.tif 000011
【図１１】
0006672962.tif 000012
【図１２】
0006672962.tif 000013
【図１３】
0006672962.tif 000014
【図１４】
0006672962.tif 000015
【図１５】
0006672962.tif 000016