(57)【特許請求の範囲】
【請求項１】
アナログ入力信号をデジタル出力信号に変換するΔΣＡ／Ｄコンバータであって、
スイッチドキャパシタ回路で構成された積分回路と、
前記積分回路の少なくともひとつのキャパシタのリークを検出するリーク検出回路と、
を備え、
前記リーク検出回路は、リーク検出対象のキャパシタを充電した後に当該キャパシタを開放し、当該キャパシタの電圧が所定のしきい値電圧とクロスするまでの緩和時間を測定することを特徴とするΔΣＡ／Ｄコンバータ。
【請求項２】
前記少なくともひとつのキャパシタは、前記積分回路を構成する複数のキャパシタのうち容量値が最大のキャパシタを含むことを特徴とする請求項１に記載のΔΣＡ／Ｄコンバータ。
【請求項３】
前記ΔΣＡ／Ｄコンバータは、２次以上であり、
前記少なくともひとつのキャパシタは、初段の積分器のキャパシタを含むことを特徴とする請求項１または２に記載のΔΣＡ／Ｄコンバータ。
【請求項４】
前記リーク検出回路は、
リーク検出対象のキャパシタの一端と、第１固定電圧ラインの間に設けられた第１スイッチと、
当該キャパシタの他端と第２固定電圧ラインの間に設けられた第２スイッチと、
当該キャパシタの電圧を前記しきい値電圧と比較するコンパレータと、
を含むことを特徴とする請求項１に記載のΔΣＡ／Ｄコンバータ。
【請求項５】
前記リーク検出回路のコンパレータは、前記ΔΣＡ／Ｄコンバータの量子化器のコンパレータと共通化されることを特徴とする請求項４に記載のΔΣＡ／Ｄコンバータ。
【請求項６】
前記ΔΣＡ／Ｄコンバータは差動型であることを特徴とする請求項１から４のいずれかに記載のΔΣＡ／Ｄコンバータ。
【請求項７】
前記リーク検出回路は、差動の正相側に設けられたキャパシタと、逆相側に設けられたキャパシタそれぞれのリークを検出することを特徴とする請求項１から５のいずれかに記載のΔΣＡ／Ｄコンバータ。
【請求項８】
ひとつの半導体基板に一体集積化されることを特徴とする請求項１から６のいずれかに記載のΔΣＡ／Ｄコンバータ。
【請求項９】
それぞれにアナログ入力信号が入力可能な複数の入力端子と、
前記複数の入力端子のうち、ひとつを選択するマルチプレクサと、
前記マルチプレクサの出力信号を増幅するアンプと、
前記アンプの出力信号をフィルタリングするフィルタと、
前記フィルタの出力信号をデジタル信号に変換する請求項１から７のいずれかに記載のΔΣＡ／Ｄコンバータと、
を備えることを特徴とするＡ／Ｄコンバータ集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ΔΣＡ／Ｄコンバータに関する。
【背景技術】
【０００２】
高分解能が要求される微小信号の測定や、オーディオの用途において、ΔΣＡ／Ｄコンバータが使用される。図１は、１次のΔΣＡ／Ｄコンバータの基本構成を示すブロック図である。ΔΣＡ／Ｄコンバータ１００ｒは、アナログ入力信号ＶＩＮをデジタル出力信号ＤＯＵＴに変換する。ΔΣＡ／Ｄコンバータ１００ｒは、減算器１０２、積分器１０４、量子化器１０６、Ｄ／Ａコンバータ１０８を備える。Ｄ／Ａコンバータ１０８は、デジタル出力信号ＤＯＵＴを１サンプル遅延させ、アナログのフィードバック信号ＶＦＢに変換する。減算器１０２は、アナログ入力信号ＶＩＮとフィードバック信号ＶＦＢの差分を生成する。積分器１０４は減算器１０２の出力である差分を積分する。量子化器１０６は、積分器１０４の出力を量子化し、デジタル出力信号ＤＯＵＴを生成する。
【０００３】
ΔΣＡ／Ｄコンバータを用いることにより、量子化誤差に起因するノイズスペクトラムを、入力信号の帯域外に移動させることができる。これをノイズシェーピングと呼ぶ。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−１５０５６１号公報
【特許文献２】特開２０１４−１７１０３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明者らは、ΔΣＡ／Ｄコンバータについて検討した結果、以下の課題を認識するに至った。１次、特に２次以上のΔΣＡ／Ｄコンバータにおいて、積分器１０４はしばしばスイッチドキャパシタ回路で構成される。
【０００６】
ΔΣＡ／Ｄコンバータが完全に故障して動作不能となった場合には、デジタル出力信号ＤＯＵＴは、アナログ入力信号ＶＩＮと相関を持たなくなる。この場合には、ΔΣＡ／Ｄコンバータの出力信号ＤＯＵＴを利用する後段のプロセッサや回路において、異常を認識することが可能である。
【０００７】
しかしながら、ΔΣＡ／Ｄコンバータには、不完全な故障が生ずる場合がある。不完全な故障とは、何らかの異常が生じているが、ΔΣＡ／Ｄコンバータは一見すると動作しており、不正確ではあるが何らかの出力信号ＤＯＵＴが生成される故障モードをいう。不完全な故障が生ずると、後段のプロセッサや回路は、誤った出力信号ＤＯＵＴに基づいて動作することとなるため、システムの誤動作の要因となる。
【０００８】
本発明者はかかる課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、信頼性を高めたΣＡ／Ｄコンバータの提供にある。
【課題を解決するための手段】
【０００９】
本発明のある態様は、アナログ入力信号をデジタル出力信号に変換するΔΣＡ／Ｄコンバータに関する。ΔΣＡ／Ｄコンバータは、スイッチドキャパシタ回路で構成された少なくともひとつの積分回路と、積分回路の少なくともひとつのキャパシタのリークを検出するリーク検出回路と、を備える。
【００１０】
本発明者は、スイッチドキャパシタ回路のキャパシタのリークが、ΔΣＡ／Ｄコンバータの不完全な故障モードのひとつの原因であることを認識した。この態様によると、ΔΣＡ／Ｄコンバータが、キャパシタのリークを自己診断することにより、後段のプロセッサや回路において検出できない不完全な故障を検出でき、信頼性を高めることができる。
【００１１】
リーク検出回路は、リーク検出対象のキャパシタを充電した後に当該キャパシタを開放し、当該キャパシタの電圧を測定してもよい。
リークが存在せず、あるいは十分に小さければ、キャパシタが開放された後に、キャパシタの電圧はもとの電圧レベルを維持し続ける。一方、リークが存在すると、キャパシタの電荷はリーク電流によって放電され、電圧が緩和していく。したがってキャパシタの電圧を測定することで、リークの有無、あるいはリークの程度を測定できる。
【００１２】
リーク検出回路は、リーク検出対象のキャパシタの開放後に、当該キャパシタの電圧が所定のしきい値電圧とクロスするまでの緩和時間を測定してもよい。緩和時間を測定することで、リークの有無あるいはリークの程度を測定できる。
【００１３】
あるいはリーク検出回路は、リーク検出対象のキャパシタの開放後の所定時間経過後において、当該キャパシタの電圧を測定してもよい。所定時間の間に生ずる当該キャパシタの電圧の変動量は、リークの有無あるいはリークの程度を示す。
【００１４】
少なくともひとつのキャパシタは、積分回路を構成する複数のキャパシタのうち容量値が最大のキャパシタを含んでもよい。容量値が大きいほど、すなわち面積が大きいほど、リークの検出が容易となる。
【００１５】
ΔΣＡ／Ｄコンバータは、２次以上であってもよい。少なくともひとつのキャパシタは、初段の積分器のキャパシタを含んでもよい。初段の積分器のキャパシタの容量値が最も大きい場合が多いため、リークの検出が容易である。
【００１６】
リーク検出回路は、リーク検出対象のキャパシタの一端と、第１固定電圧ラインの間に設けられた第１スイッチと、当該キャパシタの他端と第２固定電圧ラインの間に設けられた第２スイッチと、当該キャパシタの電圧をしきい値電圧と比較するコンパレータと、を含んでもよい。
【００１７】
リーク検出回路のコンパレータは、ΔΣＡ／Ｄコンバータの量子化器のコンパレータと共通化されてもよい。これにより、回路面積の増加を抑制できる。
【００１８】
ΔΣＡ／Ｄコンバータは差動型であってもよい。リーク検出回路は、差動の正相側に設けられたキャパシタと、逆相側に設けられたキャパシタそれぞれのリークを検出してもよい。
【００１９】
ΔΣＡ／Ｄコンバータは、ひとつの半導体基板に一体集積化されてもよい。
【００２０】
本発明の別の態様はＡ／Ｄコンバータ集積回路である。Ａ／Ｄコンバータ集積回路は、それぞれにアナログ入力信号が入力可能な複数の入力端子と、複数の入力端子のうち、ひとつを選択するマルチプレクサと、マルチプレクサの出力信号を増幅するアンプと、アンプの出力信号をフィルタリングするフィルタと、フィルタの出力信号をデジタル信号に変換する上述のいずれかのΔΣＡ／Ｄコンバータと、を備えてもよい。
【００２１】
なお、以上の構成要素の任意の組合せ、本発明の表現を、方法、装置などの間で変換したものもまた、本発明の態様として有効である。
【発明の効果】
【００２２】
本発明に係るΔΣＡ／Ｄコンバータによれば、信頼性を高めることができる。
【図面の簡単な説明】
【００２３】
【図１】１次のΔΣＡ／Ｄコンバータの基本構成を示すブロック図である。
【図２】実施の形態に係るΔΣＡ／Ｄコンバータの回路図である。
【図３】リーク検出回路の構成例を示す回路図である。
【図４】図４（ａ）、（ｂ）は、図３のリーク検出回路の動作波形図である。
【図５】ΔΣＡ／Ｄコンバータの具体的な構成例を示す回路図である。
【図６】差動形式の積分ユニットの一部を示す回路図である。
【図７】ΔΣＡ／Ｄコンバータを備えるＡ／ＤコンバータＩＣのブロック図である。
【発明を実施するための形態】
【００２４】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００２５】
図２は、実施の形態に係るΔΣＡ／Ｄコンバータ２００の回路図である。ΔΣＡ／Ｄコンバータ２００は、減算器２０２、積分回路（積分フィルタ）２０４、量子化器２０６、Ｄ／Ａコンバータ２０８およびリーク検出回路２３０を備える。ΔΣＡ／Ｄコンバータ２００はひとつの半導体基板に一体集積化されている。
【００２６】
Ｄ／Ａコンバータ２０８は、デジタル出力信号ＤＯＵＴを１サンプル遅延させ、アナログのフィードバック信号ＶＦＢに変換する。減算器２０２は、アナログ入力信号ＶＩＮとフィードバック信号ＶＦＢの差分を生成する。積分回路２０４は減算器１０２の出力である差分を積分する。量子化器２０６は、積分回路２０４の出力を量子化し、デジタル出力信号ＤＯＵＴを生成する。
【００２７】
図２のΔΣＡ／Ｄコンバータ２００は３次のΔΣＡ／Ｄコンバータであり、積分回路２０４は、三段の積分ユニット２１０、２１２，２１４を備える。各積分ユニットは、前段からの信号に所定の係数を乗算し、積分する。本発明において積分回路２０４のトポロジーや、係数の値は限定されず、所望のフィルタ特性が得られるように設計すればよい。
【００２８】
量子化器２０６の構成も特に限定されないが、たとえば、積分ユニット２１０，２１２，２１４の出力に所定の係数ａ１，ａ２，ａ３を乗算する乗算器２４０，２４２，２４４と、乗算器２４０，２４２，２４４の出力を加算する加算器２４６と、加算器２４６の出力を量子化するコンパレータ（比較回路）２５０と、を含む。
【００２９】
積分回路２０４は、スイッチドキャパシタ回路で構成される。リーク検出回路２３０は、積分回路２０４を構成する複数のキャパシタのうち、少なくともひとつのキャパシタのリークを検出する。
【００３０】
リーク検出の方法、回路構成は特に限定されないが、以下のように検出してもよい。リーク検出回路２３０は、リーク検出対象のキャパシタを充電した後に、当該キャパシタを開放し、当該キャパシタの電圧を測定する。
【００３１】
以上がΔΣＡ／Ｄコンバータ２００の構成である。このΔΣＡ／Ｄコンバータ２００によると、スイッチドキャパシタ回路のキャパシタのリークを自己診断するができ、それにより後段のプロセッサや回路において検出できない不完全な故障を検出できる。したがってΔΣＡ／Ｄコンバータ２００自身あるいはそれを利用したシステムの信頼性、安全性を高めることができる。
【００３２】
たとえばΔΣＡ／Ｄコンバータ２００は、リーク検出回路２３０がリークを検出すると、外部回路に通知してもよい。あるいは、ΔΣＡ／Ｄコンバータ２００はリークの程度を示す信号を外部回路に送信してもよい。あるいはリークの程度を示すデータを、外部回路からアクセス可能としてもよい。
【００３３】
本発明は、図２のブロック図や回路図として把握され、あるいは上述の説明から導かれるさまざまな装置、回路に及ぶものであり、特定の構成に限定されるものではない。以下、本発明の範囲を狭めるためではなく、発明の本質や回路動作の理解を助け、またそれらを明確化するために、より具体的な構成例や実施例を説明する。
【００３４】
図３は、リーク検出回路２３０の構成例を示す回路図である。第１スイッチＳＷ１１は、リーク検出対象のキャパシタＣｘの一端と第１固定電圧ライン（たとえば電源ラインあるいは基準電圧ライン）２６０の間に設けられる。第２スイッチＳＷ１２は、キャパシタＣｘの他端と第２固定電圧ライン（たとえば接地ラインあるいはコモン電圧ライン）２６２の間に設けられる。コンパレータ２３２は、キャパシタＣｘの電圧ＶＣＸをしきい値電圧ＶＴＨと比較する。コンパレータ２３２とキャパシタＣｘの他端の間には、第３スイッチＳＷ１３が設けられる。しきい値電圧ＶＴＨは抵抗Ｒ１１，Ｒ１２の抵抗分圧によって生成してもよく、抵抗分圧回路の出力とコンパレータ２３２の間には、第４スイッチＳＷ１４が設けられる。
【００３５】
なお、コンパレータ２３２は、ΔΣＡ／Ｄコンバータ２００の量子化器２０６のコンパレータ２４８の一部と共通化されてもよい。これにより、回路面積の増加を抑制できる。またリーク検出回路２３０のスイッチのいくつかは、積分回路２０４のスイッチと共通化されてもよい。
【００３６】
図４（ａ）、（ｂ）は、図３のリーク検出回路２３０の動作波形図である。リーク検出回路２３０は、第１スイッチＳＷ１１、第２スイッチＳＷ１２をオンし、キャパシタＣｘの両端間を電圧ＶＤＤで充電する。続いて、第２スイッチＳＷ１２をオフし、第３スイッチＳＷ１３、第４スイッチＳＷ１４をオンする。第２スイッチＳＷ１２がオフすると、キャパシタＣｘが開放される。コンパレータ２３２は、キャパシタＣｘの電圧ＶＣＸを、しきい値電圧ＶＴＨと比較する。リークが発生していなければ、実線（i）で示すように、キャパシタＣｘの両端間の電圧ΔＶは、初期の電源電圧ＶＤＤを維持するため、キャパシタの電圧ＶＣＸは、初期の接地電圧０Ｖを維持する。
【００３７】
一方、リークが発生している場合には、破線（ii）で示すように、キャパシタＣｘが放電されるため、その両端間電圧ΔＶが低下していき、キャパシタの電圧ＶＣＸは、初期の接地電圧０Ｖから時間と共に上昇していく。
【００３８】
図４（ｂ）に示すように、リーク検出回路２３０は、キャパシタＣｘの開放後に、キャパシタＣｘの電圧ＶＣＸが所定のしきい値電圧ＶＴＨとクロスするまでの緩和時間τを測定してもよい。リークが存在しなければ緩和時間τは十分に長く、リークが存在すると、緩和時間τは短くなる。したがって緩和時間τを測定することで、リークの有無あるいはリークの程度を測定できる。
【００３９】
リーク検出回路２３０は、第２スイッチＳＷ１２をオフしてからコンパレータ２３２の出力が遷移するまでの時間τを測定するカウンタ（タイマー）２３４を備えてもよい。リーク検出回路２３０は、測定した緩和時間τを示すデータを、リークの程度を示すデータとして、レジスタに格納してもよい。あるいはリーク検出回路２３０は、測定した緩和時間τが所定のしきい値より短いときに、リーク故障の発生を示すフラグを立ててもよい。
【００４０】
あるいはリーク検出回路２３０は、リーク検出対象のキャパシタＣｘの開放後の所定時間経過後において、キャパシタＣｘの電圧ＶＣＸを測定してもよい。所定時間の間に生ずる電圧ＶＣＸの変動量は、リークの有無あるいはリークの程度を示す。
【００４１】
図２では、電源電圧ＶＤＤを基準としてリークを測定したが、接地電圧を基準として測定してもよい。すなわち、キャパシタＣｘの充電後に、第１スイッチＳＷ１１をオフし、キャパシタＣｘの上側の一端の電圧を監視してもよい。
【００４２】
図５は、ΔΣＡ／Ｄコンバータ２００の具体的な構成例を示す回路図である。なおここではシングルエンド形式として示すが、ΔΣＡ／Ｄコンバータ２００は差動形式であってもよい。
【００４３】
リーク検出回路２３０は、積分回路２０４を構成する複数のキャパシタのうち、容量値が最大のキャパシタを、監視対象とすることが望ましい。なぜなら、容量値が大きいほど、すなわち面積が大きいほど、リークの検出が容易となるからである。また、容量値が大きいほど、リークが発生したときにΔΣＡ／Ｄコンバータ２００の性能に及ぼす影響も大きくなるからである。
【００４４】
図５の構成では、初段の積分ユニット２１０の積分器２７０の帰還キャパシタ２７２が、リーク検出の対象として好適である。ΔΣＡ／Ｄコンバータ２００のノイズを抑制するためには、初段の積分器２７０の帰還キャパシタ２７２を大きくことが有効であるからである。また、動作中に印加される電圧も、初段の帰還キャパシタ２７２が最も大きいため、リークの影響を受けやすいからである。
【００４５】
帰還キャパシタ２７２の容量が、他のキャパシタに比べて最も大きいからである。なお、帰還キャパシタ２７２に加えて、二段目以降の積分器２７４の帰還キャパシタ２７６等を、リーク検出対象としてもよい。あるいは等価抵抗（あるいはサンプルホールド回路）２７８を形成するキャパシタ２８０を、リーク検出の対象としてもよい。
【００４６】
図６は、差動形式の積分ユニット２１０の一部を示す回路図である。リーク検出回路２３０は、差動の正相側に設けられた帰還キャパシタＣＰと、逆相側に設けられた帰還キャパシタＣＮそれぞれのリークを検出することが望ましい。
【００４７】
図７は、ΔΣＡ／Ｄコンバータ２００を備えるＡ／ＤコンバータＩＣ（集積回路）３００のブロック図である。複数の入力端子ＩＮ１〜ＩＮＭ（Ｍは整数）はそれぞれ、外部からアナログ入力信号が入力可能となっている。たとえば入力端子ＩＮには、サーミスタや熱電対などの温度センサからの温度検出信号、電流検出用のセンス抵抗の電圧降下に応じた電流検出信号、バッテリの電圧を示す信号などが入力される。
【００４８】
マルチプレクサ３０２は、複数の入力端子のうち、ひとつを選択する。アンプ３０４は、マルチプレクサ３０２の出力信号を増幅するプログラマブルゲインアンプ（ＰＧＡ）である。フィルタ３０６は、アンプ３０４の出力信号をフィルタリングする。ΔΣＡ／Ｄコンバータ３０８は、フィルタ３０６の出力信号ＶＩＮをデジタル信号ＤＯＵＴに変換する。ΔΣＡ／Ｄコンバータ３０８は、上述のΔΣＡ／Ｄコンバータ２００のアーキテクチャを用いて構成される。ロジック回路３１０は、ΔΣＡ／Ｄコンバータ３０８からのデジタル信号ＤＯＵＴに所定の信号処理を施す。インタフェース回路３１２は、ＳＰＩ（Serial Peripheral Interface）やＩ２Ｃ（Inter IC）インタフェースであり、外部のプロセッサやマイクロコントローラと接続される。ΔΣＡ／Ｄコンバータ３０８の出力信号ＤＯＵＴや、それを処理した結果得られる信号は、インタフェース回路３１２を介して外部回路から読み出し可能である。また、ΔΣＡ／Ｄコンバータ３０８（２００）のリーク検出回路２３０が検出したリークの有無、あるいはリークの程度も、インタフェース回路３１２を介して外部から読み出し可能となっている。
【００４９】
実施の形態にもとづき、本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を離脱しない範囲において、多くの変形例や配置の変更が可能である。
【符号の説明】
【００５０】
１００…ΔΣＡ／Ｄコンバータ、１０２…減算器、１０４…積分器、１０６…量子化器、１０８…Ｄ／Ａコンバータ、２００…ΔΣＡ／Ｄコンバータ、２０２…減算器、２０４…積分回路、２０６…量子化器、２０８…Ｄ／Ａコンバータ、２１０…積分ユニット、２３０…リーク検出回路、２３２…コンパレータ、ＳＷ１１…第１スイッチ、ＳＷ１２…第２スイッチ、ＳＷ１３…第３スイッチ、ＳＷ１４…第４スイッチ、Ｒ１１…第１抵抗、Ｒ１２…第２抵抗、３００…Ａ／ＤコンバータＩＣ、３０２…マルチプレクサ、３０４…アンプ、３０６…フィルタ、３０８…ΔΣＡ／Ｄコンバータ、３１０…ロジック回路、３１２…インタフェース回路。
【図１】
0006677563.tif 000002
【図２】
0006677563.tif 000003
【図３】
0006677563.tif 000004
【図４】
0006677563.tif 000005
【図５】
0006677563.tif 000006
【図６】
0006677563.tif 000007
【図７】
0006677563.tif 000008