(57)【特許請求の範囲】
【請求項１】
半導体スイッチング素子を駆動する駆動装置であって、
コンデンサと、
前記コンデンサの電荷を前記半導体スイッチング素子の導通制御端子に供給するか否かを選択する出力選択部と、
前記コンデンサの電荷を前記導通制御端子以外に供給し、前記コンデンサの電荷を消費させる電荷消費部と、
を備え、
前記出力選択部により前記コンデンサの電荷が前記半導体スイッチング素子の導通制御端子に供給される期間を供給期間とし、
前記出力選択部により前記コンデンサの電荷が前記半導体スイッチング素子の導通制御端子に供給されない期間を非供給期間とし、
前記供給期間と前記非供給期間とで１周期が形成されるとすると、
前記出力選択部は、前記１周期における前記供給期間の割合が第１の割合である第１駆動周期と、前記１周期における前記供給期間の割合が前記第１の割合よりも大きい第２の割合である第２駆動周期と、を生成し、
前記第１駆動周期において前記電荷消費部により消費される前記コンデンサの電荷の量は、前記第２駆動周期において前記電荷消費部により消費される前記コンデンサの電荷の量よりも、大きい、
駆動装置。
【請求項２】
前記電荷消費部は、前記非供給期間においては前記コンデンサの電荷の消費を行い、前記供給期間においては前記コンデンサの電荷の消費を行わない、
請求項１に記載の駆動装置。
【請求項３】
前記出力選択部は、第１のスイッチング素子と、第２のスイッチング素子と、を備え、
前記電荷消費部は、第３のスイッチング素子を備え、
前記第１のスイッチング素子と前記第２のスイッチング素子と前記第３のスイッチング素子とのそれぞれの導通状態を制御する制御信号を生成する制御部を備え、
前記制御部からの制御信号に応じて前記第１のスイッチング素子が導通状態となることにより、前記コンデンサの電荷が前記半導体スイッチング素子の導通制御端子に供給され、
前記制御部からの制御信号に応じて前記第２のスイッチング素子が導通状態となることにより、前記半導体スイッチング素子の導通制御端子から電荷が引き抜かれ、
前記制御部からの制御信号に応じて前記第３のスイッチング素子が導通状態となることにより、前記コンデンサの電荷が前記導通制御端子以外に供給され、前記コンデンサの電荷が消費され、
前記制御部は、前記第２のスイッチング素子に送信する制御信号を前記第３のスイッチング素子にも送信することで、前記第３のスイッチング素子の導通状態を制御する、
請求項２に記載の駆動装置。
【請求項４】
前記コンデンサに前記電荷を充電する充電部を備え、
前記第１駆動周期および前記第２駆動周期に渡って、前記充電部は前記コンデンサに前記電荷を充電する、
請求項１から３のいずれかに記載の駆動装置。
【請求項５】
前記コンデンサに前記電荷を充電する充電部を備え、
前記充電部による前記コンデンサへの前記電荷の充電が開始されてから、前記出力選択部により前記コンデンサに充電された前記電荷が前記半導体スイッチング素子の導通制御端子に供給されるまでの期間において、前記電荷消費部は前記コンデンサの前記電荷を消費させる、
請求項１に記載の駆動装置。
【請求項６】
前記出力選択部は、第１のスイッチング素子と、第２のスイッチング素子と、を備え、
前記電荷消費部は、第３のスイッチング素子と、抵抗と、を備え、
前記コンデンサの第１端と、前記第１のスイッチング素子の第１端とが、第１接続点において接続されており、
前記コンデンサの第２端と、前記半導体スイッチング素子の端子とが、第２接続点において接続されており、
前記第１のスイッチング素子の第２端と、前記半導体スイッチング素子の導通制御端子とが、第３接続点において接続されており、
前記第２のスイッチング素子の第１端と、前記第３接続点とが、接続されており、
前記第２のスイッチング素子の第２端と、前記第２接続点とが、接続されており、
前記第３のスイッチング素子の第１端と、前記抵抗の第２端とが、接続されており、
前記第３のスイッチング素子の第２端と、前記第２接続点とが、接続されており、
前記抵抗の第１端と、前記第１接続点とが、接続されている、
請求項１から５のいずれかに記載の駆動装置。
【請求項７】
前記第１のスイッチング素子が導通状態であり、かつ、前記第２のスイッチング素子が非導通状態である期間において、前記第３のスイッチング素子を導通状態とする、
請求項６に記載の駆動装置。
【請求項８】
電磁界共鳴結合器Ｘと、
整流回路を備える整流部と、
を備え、
高周波が、前記電磁界共鳴結合器Ｘにより絶縁伝送され、前記整流部により整流されることにより、充電用電圧が生成され、
前記コンデンサは、前記充電用電圧により充電される、
請求項１から７のいずれかに記載の駆動装置。
【請求項９】
電磁界共鳴結合器Ｙを備え、
入力信号に応じて高周波を変調した被変調信号が、前記電磁界共鳴結合器Ｙにより絶縁伝送され、前記整流部により整流されることにより、制御信号が生成され、
前記出力選択部は、前記制御信号に応じて、前記コンデンサの電荷を前記半導体スイッチング素子の導通制御端子に供給するか否かを選択する、
請求項８に記載の駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、半導体スイッチング素子の駆動に関する技術である。
【背景技術】
【０００２】
半導体スイッチング素子を駆動する駆動装置として、例えば、特許文献１に開示されている駆動装置がある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】国際公開第２０１３／０６５２５４号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来の技術では、導通時と非導通時の電荷消費のアンバランスに起因する出力変動の発生を抑制することができない。
【課題を解決するための手段】
【０００５】
半導体スイッチング素子を駆動する駆動装置であって、コンデンサと、前記コンデンサの電荷を前記半導体スイッチング素子の導通制御端子に供給するか否かを選択する出力選択部と、前記コンデンサの電荷を前記導通制御端子以外に供給し、前記コンデンサの電荷を消費させる電荷消費部と、を備え、前記出力選択部により前記コンデンサの電荷が前記半導体スイッチング素子の導通制御端子に供給される期間を供給期間とし、前記出力選択部により前記コンデンサの電荷が前記半導体スイッチング素子の導通制御端子に供給されない期間を非供給期間とし、前記供給期間と前記非供給期間とで１周期が形成されるとすると、前記出力選択部は、前記１周期における前記供給期間の割合が第１の割合である第１駆動周期と、前記１周期における前記供給期間の割合が前記第１の割合よりも大きい第２の割合である第２駆動周期と、を生成し、前記第１駆動周期において前記電荷消費部により消費される前記コンデンサの電荷の量は、前記第２駆動周期において前記電荷消費部により消費される前記コンデンサの電荷の量よりも、大きい、駆動装置。
【発明の効果】
【０００６】
本開示によれば、導通時と非導通時の電荷消費のアンバランスに起因する出力変動の発生を抑制することができる。
【図面の簡単な説明】
【０００７】
【図１】図１は、実施の形態１における駆動装置２０００の概略構成を示す図である。
【図２】図２は、実施の形態１における駆動装置２０００を構成する回路の一例を示す図である。
【図３】図３は、実施の形態１における駆動装置の一例である駆動装置３０００の概略構成を示す図である。
【図４】図４は、出力選択部２２００の一例であるハーフブリッジ回路６０の動作例を説明するための図である。
【図５】図５は、トランジスタ６１およびトランジスタ６２のゲート・ソース間電圧と、コンデンサ５０に充電される電荷との関係を示す図である。
【図６】図６は、実施の形態２における比較例を示す図である。
【図７】図７は、実施の形態２における比較例を示す図である。
【図８】図８は、実施の形態２における比較例を示す図である。
【図９】図９は、実施の形態２における駆動装置を構成する回路の一例を示す図である。
【図１０】図１０は、導通期間における駆動波形及び電荷の流れを示す図である。
【図１１】図１１は、非導通期間における駆動波形及び電荷の流れを示す図である。
【図１２】図１２は、導通期間における駆動波形及び電荷の流れを示す図である。
【図１３】図１３は、非導通期間における駆動波形及び電荷の流れを示す図である。
【図１４】図１４は、実施の形態２の駆動装置における、導通期間の差（デューティの差）による出力波高値のシミュレーション結果を示す図である。
【図１５】図１５は、複数のゲート駆動回路を備える駆動装置の一例を示す図である。
【図１６】図１６は、実施の形態３における駆動装置の回路の一例と駆動波形を示す図である。
【図１７】図１７は、比較例の駆動波形を示す図である。
【図１８】図１８は、実施の形態４における駆動装置における出力停止状態を説明する駆動波形を示す図である。
【図１９】図１９は、比較例の駆動波形を示す図である。
【図２０】図２０は、実施の形態５における駆動装置であるゲート駆動回路１０００の概略構成を示す図である。
【図２１】図２１は、図２０に示されるゲート駆動回路１０００の具体的な構成例を示す回路図である。
【図２２】図２２は、複数の電荷調整機能を備えた駆動装置の一例を示す図である。
【発明を実施するための形態】
【０００８】
以下、実施の形態が、図面を用いて詳細に説明される。
【０００９】
（実施の形態１）
図１は、実施の形態１における駆動装置２０００の概略構成を示す図である。
【００１０】
実施の形態１における駆動装置２０００は、半導体スイッチング素子１（例えば、パワー半導体デバイス、あるいは、パワートランジスタ）を駆動する駆動装置である。
【００１１】
実施の形態１における駆動装置２０００は、コンデンサ２１００と、出力選択部２２００と、電荷消費部２３００と、を備える。
【００１２】
出力選択部２２００は、コンデンサ２１００の電荷を半導体スイッチング素子１の導通制御端子（例えば、ゲート端子）に供給するか否かを選択する。
【００１３】
電荷消費部２３００は、コンデンサ２１００の電荷を導通制御端子以外に（例えば、他の素子、他の経路、または、他の端子に）供給し、コンデンサ２１００の電荷を消費させる。
【００１４】
以上の構成によれば、コンデンサに蓄積される電荷の量を調整することができる。これにより、例えば、時間ごとに異なるＰＷＭ駆動を行う場合などで生じる出力変動を低減することができる。また、コンデンサの温度特性などによる電荷蓄積能力の変動やばらつきなどを補償することができる。
【００１５】
図２は、実施の形態１における駆動装置２０００を構成する回路の一例を示す図である。図２に示す構成は下記である。
【００１６】
すなわち、出力選択部２２００は、第１のスイッチング素子６１と、第２のスイッチング素子６２と、を備える。
【００１７】
電荷消費部２３００は、第３のスイッチング素子６３と、抵抗２と、を備える。
【００１８】
コンデンサ５０の第１端と、第１のスイッチング素子６１の第１端（例えば、ドレイン端子）とが、第１接続点において接続される。
【００１９】
コンデンサ５０の第２端と、半導体スイッチング素子１の端子（例えば、ソース端子）とが、第２接続点において接続される。
【００２０】
第１のスイッチング素子６１の第２端（例えば、ソース端子）と、半導体スイッチング素子１の導通制御端子とが、第３接続点において接続される。
【００２１】
第２のスイッチング素子６２の第１端（例えば、ドレイン端子）と、第３接続点とが、接続される。
【００２２】
第２のスイッチング素子６２の第２端（例えば、ソース端子）と、第２接続点とが、接続される。
【００２３】
第３のスイッチング素子６３の第１端（例えば、ドレイン端子）と、抵抗２の第２端とが、接続される。
【００２４】
第３のスイッチング素子６３の第２端（例えば、ソース端子）と、第２接続点とが、接続される。
【００２５】
抵抗２の第１端と、第１接続点とが、接続される。
【００２６】
以上の構成によれば、少ない部品と簡易な構成により、駆動装置を実現できる。
【００２７】
図２において、トランジスタ６３は、蓄積電荷の消費を制御するトランジスタとなる。また、抵抗２は、電荷消費量を決めるための制限抵抗となる。
【００２８】
本実施の形態１によれば、蓄積電荷を消費するタイミングと電荷消費量を自由に設定できる。このため、出力波形５１０の出力波高値を自由に設定できる。このため、出力電圧のばらつきや温度特性の補償などが可能となる。
【００２９】
図３は、実施の形態１における駆動装置の一例である駆動装置３０００の概略構成を示す図である。
【００３０】
実施の形態１における駆動装置は、図３に示す駆動装置３０００のように、上述の駆動装置２０００の構成に加えて、制御部３１００や充電部３２００を備えていてもよい。
【００３１】
制御部３１００は、出力選択部２２００や電荷消費部２３００を制御する。制御部３１００は、例えば、後述する実施の形態２〜５などで説明される制御部であってもよい。制御部３１００は、例えば、プロセッサ（例えば、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）、ＭＰＵ（Ｍｉｃｒｏ−Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）、など）により、構成されてもよい。このとき、当該プロセッサは、メモリに記憶されているプログラムを読み出して実行することで、本開示で示される制御方法を実行してもよい。
【００３２】
充電部３２００は、コンデンサ２１００を充電する。充電部３２００は、例えば、後述する実施の形態２〜５などで説明される充電部であってもよい。
【００３３】
図４は、出力選択部２２００の一例であるハーフブリッジ回路６０の動作例を説明するための図である。
【００３４】
図５は、トランジスタ６１およびトランジスタ６２のゲート・ソース間電圧と、コンデンサ５０に充電される電荷との関係を示す図である。
【００３５】
なお、ゲート・ソース間電圧とは、各トランジスタのソース端子を基準としたときのゲート端子の電圧である。なお、図５では、後述の実施の形態５で説明される高周波発振回路１０の第三の電磁界共鳴結合器２０ｃへの出力、すなわち第二高周波の振幅も併せて図示されている。
【００３６】
図５の（ａ）および（ｂ）に示されるように、ハーフブリッジ回路６０は、入力される制御信号である第一信号および第二信号に応じて、トランジスタ６１がオン（導通状態）であってトランジスタ６２がオフ（非導通状態）である状態と、トランジスタ６１がオフであってトランジスタ６２がオンである状態とを、交互に繰り返す。
【００３７】
これにより、ハーフブリッジ回路６０は、半導体スイッチング素子１をスイッチングする。
【００３８】
すなわち、ハーフブリッジ回路６０は、入力信号に応じて、コンデンサ５０に充電された電荷（すなわち駆動電力）を半導体スイッチング素子１に供給する。すなわち、半導体スイッチング素子１がオン（導通状態）となる。
【００３９】
図４の（ｂ）は、トランジスタ６１がオフであり、トランジスタ６２がオンである場合を示す図である。
【００４０】
すなわち、図４の（ｂ）は、トランジスタ６１のゲート・ソース間にオフ電圧が印加され、トランジスタ６２のゲート・ソース間にオン電圧が印加されている場合を示す図である。
【００４１】
図４の（ｂ）の状態では、コンデンサ５０に電荷が充電されるが、トランジスタ６１がオフ状態であるため、半導体スイッチング素子１に電流は供給されない。すなわち、半導体スイッチング素子１はオフ（非導通状態）となる。
【００４２】
一方、図４の（ａ）は、トランジスタ６１がオンであり、トランジスタ６２がオフである場合を示す図である。
【００４３】
すなわち、図４の（ａ）は、トランジスタ６１のゲート・ソース間にオン電圧が印加され、トランジスタ６２のゲート・ソース間にオフ電圧が印加されている場合を示す図である。
【００４４】
図４の（ａ）の状態では、図４の（ｂ）の状態においてコンデンサ５０に充電された電荷が半導体スイッチング素子１のゲート端子に供給される。
【００４５】
図４の（ａ）の状態から、トランジスタ６１がオフであってトランジスタ６２がオンである状態に切り替わった場合、図４（ｂ）に示されるように、再度、コンデンサ５０の蓄積電荷が増加する。また、半導体スイッチング素子１のゲート端子に蓄積した電荷は、トランジスタ６２によって出力基準端子７２に放電される。
【００４６】
以上のような動作により、実施の形態１の駆動装置は、半導体スイッチング素子１に瞬時に大電流を供給することができる。
【００４７】
（実施の形態２）
実施の形態２における駆動装置は、上述の実施の形態１における駆動装置の構成に加え、さらに、下記に説明する構成を備える。
【００４８】
ここで、出力選択部によりコンデンサの電荷が半導体スイッチング素子の導通制御端子に供給される期間を供給期間とする。
【００４９】
また、出力選択部によりコンデンサの電荷が半導体スイッチング素子の導通制御端子に供給されない期間を非供給期間とする。
【００５０】
また、供給期間と非供給期間とで１周期が形成されるとする。
【００５１】
実施の形態２の駆動装置においては、出力選択部は、１周期における供給期間の割合が第１の割合である第１駆動周期と、１周期における供給期間の割合が第１の割合よりも大きい第２の割合である第２駆動周期と、を生成する。
【００５２】
このとき、第１駆動周期において電荷消費部により消費されるコンデンサの電荷の量は、第２駆動周期において電荷消費部により消費されるコンデンサの電荷の量よりも、大きい。
【００５３】
以上の構成によれば、時間ごとに異なるＰＷＭ駆動を行う場合などで生じる出力変動を低減することができる。
【００５４】
また、実施の形態２の駆動装置においては、電荷消費部は、非供給期間においてはコンデンサの電荷の消費を行い、供給期間においてはコンデンサの電荷の消費を行わない、としてもよい。
【００５５】
以上の構成によれば、上述の非供給期間の長さに応じて、コンデンサの電荷の消費を行うことができる。これにより、１周期において非供給期間の割合が大きくなる期間において、コンデンサの電荷の消費を多くすることができる。
【００５６】
また、実施の形態２の駆動装置においては、出力選択部は、第１のスイッチング素子と、第２のスイッチング素子と、を備えていてもよい。
【００５７】
また、電荷消費部は、第３のスイッチング素子を備えていてもよい。
【００５８】
また、実施の形態２の駆動装置は、第１のスイッチング素子と第２のスイッチング素子と第３のスイッチング素子とのそれぞれの導通状態を制御する制御信号を生成する制御部を備えていてもよい。
【００５９】
制御部からの制御信号に応じて第１のスイッチング素子が導通状態となることにより、コンデンサの電荷が前記半導体スイッチング素子の導通制御端子に供給されてもよい。
【００６０】
制御部からの制御信号に応じて第２のスイッチング素子が導通状態となることにより、半導体スイッチング素子の導通制御端子から電荷が引き抜かれてもよい。
【００６１】
制御部からの制御信号に応じて第３のスイッチング素子が導通状態となることにより、コンデンサの電荷が導通制御端子以外に供給され、コンデンサの電荷が消費されてもよい。
【００６２】
このとき、制御部は、第２のスイッチング素子に送信する制御信号を第３のスイッチング素子にも送信することで、第３のスイッチング素子の導通状態を制御してもよい。
【００６３】
以上の構成によれば、上述の第２のスイッチング素子が導通状態となる期間（つまり、上述の非供給期間）の長さに応じて、コンデンサの電荷の消費を行うことができる。これにより、１周期において非供給期間の割合が大きくなる期間において、コンデンサの電荷の消費を多くすることができる。
【００６４】
また、実施の形態２の駆動装置は、コンデンサに電荷を充電する充電部を備えていてもよい。
【００６５】
このとき、第１駆動周期および第２駆動周期に渡って、充電部はコンデンサに電荷を充電してもよい。
【００６６】
以上の構成によれば、例えば一定の充電用電圧をコンデンサに供給することができる。これにより、電荷消費部による電荷の消費により、コンデンサに蓄積される電荷の量を、精度良く調整することができる。
【００６７】
図６〜８は、実施の形態２における比較例を示す図である。
【００６８】
図６と図７とに示すように、導通期間が短い場合（トランジスタ６１の導通時間が短い場合）には、導通時間が長い場合と比較して、相対的に、コンデンサに蓄積された電荷の消費量が少なくなる。このため、比較例の構成では、導通時間が短いときは、導通時間が長いときと比較して、相対的に、出力波形５１０の出力波高値が高くなる。
【００６９】
図８は、導通時間の差（デューティの差）による出力波高値のシミュレーション結果を示す図である。
【００７０】
なお、本比較例でのコンデンサ５０として、１μＦのコンデンサを用いた。
【００７１】
図８に示されるように、比較例の構成では、デューティの違いにより出力波高値が異なる。このため、時間ごとに異なるＰＷＭ駆動を行う場合などにおいては、電荷消費のアンバランスに起因した出力変動が発生することになる。
【００７２】
図９は、実施の形態２における駆動装置を構成する回路の一例を示す図である。
【００７３】
以下、図９に示される構成について、詳細に説明する。
【００７４】
蓄積電荷の消費を制御するトランジスタ６３（第３のスイッチング素子）は、ハーフブリッジ回路を形成するトランジスタ６２（第２のスイッチング素子）の制御信号と同じ信号により制御される。抵抗２は電荷消費量を決めるための制限抵抗となる。
【００７５】
図１０は、図９の回路において導通期間（供給期間）が短い場合の、導通期間における駆動波形及び電荷の流れを示す図である。
【００７６】
図１１は、図９の回路において導通期間が短い場合の、非導通期間（非供給期間）における駆動波形及び電荷の流れを示す図である。
【００７７】
図１２は、図９の回路において導通期間が長い場合の、導通期間における駆動波形及び電荷の流れを示す図である。
【００７８】
図１３は、図９の回路において導通期間が長い場合の、非導通期間における駆動波形及び電荷の流れを示す図である。
【００７９】
図１４は、実施の形態２の駆動装置における、導通期間の差（デューティの差）による出力波高値のシミュレーション結果を示す図である。
【００８０】
なお、本シミュレーションにおいては、コンデンサ５０として、１μＦのコンデンサを用いた。また、抵抗２として、６０ｋΩの抵抗を用いた。
【００８１】
ここで、非導通期間にコンデンサの電荷の消費を行うことから、非導通期間が短い場合は、導通期間が短い場合と比較して、出力波高値への調整効果は小さくなる。
【００８２】
図８と比較すると、図１４では、駆動波形の一周期における導通期間の時間割合に対する出力変動の発生を低減できていることがわかる。
【００８３】
以上のように、実施の形態２の駆動装置であれば、非導通期間にトランジスタ６２（第２のスイッチング素子）と同じ制御信号により、トランジスタ６３を制御する。これにより、非導通期間にコンデンサの電荷を消費することで、導通期間の違いによる電荷消費のアンバランスに起因する出力変動の発生を抑えることが可能となる。
【００８４】
なお、コンデンサ５０は複数のゲート駆動回路に電荷供給を行ってもよい。
【００８５】
図１５は、複数のゲート駆動回路を備える駆動装置の一例を示す図である。
【００８６】
図１５に示す構成において、複数のゲート駆動回路における駆動状態は同一でない場合がある。この場合には、導通期間と非導通期間の電荷消費のアンバランスが発生し、出力変動が発生する。
【００８７】
一方、実施の形態２の駆動装置であれば、電荷消費のアンバランスが抑制できる。このため、一つのコンデンサ５０で複数のゲート駆動回路に電荷を供給する場合においても、出力変動を抑えることが可能となる。
【００８８】
（実施の形態３）
実施の形態３における駆動装置は、上述の実施の形態１における駆動装置の構成に加え、さらに、下記に説明する構成を備える。
【００８９】
実施の形態３における駆動装置は、コンデンサに電荷を充電する充電部を備える。
【００９０】
このとき、充電部によるコンデンサへの電荷の充電が開始されてから、出力選択部によりコンデンサに充電された電荷が半導体スイッチング素子の導通制御端子に供給されるまでの期間において、電荷消費部はコンデンサの電荷を消費させる。
【００９１】
以上の構成によれば、例えば駆動開始時などにおいて、過電圧や過電流の発生を低減することができる。
【００９２】
図１６は、実施の形態３における駆動装置の回路の一例と駆動波形を示す図である。図１６は、電源投入時などの待機状態から駆動が安定するまでの遷移状態を示す図である。
【００９３】
図１６において、トランジスタ６３は蓄積電荷の消費を制御するトランジスタとなり、抵抗２は電荷消費量を決めるための制限抵抗となる。トランジスタ６３は、待機状態から駆動開始に至る間に、図１６に示すような駆動波形で制御されることにより、コンデンサ５０から電荷を消費する役目をする。
【００９４】
待機状態では、トランジスタ６１（第１のスイッチング素子）の制御信号をＯＦＦ、トランジスタ６２（第２のスイッチング素子）の制御信号をＯＮとすることで出力信号をＯＦＦの状態に維持している。
【００９５】
図１７は、比較例の駆動波形を示す図である。
【００９６】
図１７に示すように、前記待機状態においては、この間もコンデンサ５０への電荷の蓄積が続いている。このため、コンデンサ５０の電位は最も高いところまで上昇している。その後、駆動開始後に出力波形５１０が安定するまでの間、過渡的に半導体スイッチング素子１の導通制御端子（ゲート端子、または、ベース端子）に過電圧や過電流が発生する可能性があった。
【００９７】
一方、実施の形態３における駆動装置であれば、待機状態での電荷消費を行うことで、駆動開始前にコンデンサ５０の電位上昇を抑えることができる。これにより、駆動開始時の過電圧や過電流の発生をなくすることができる。
【００９８】
（実施の形態４）
実施の形態４における駆動装置は、上述の実施の形態１における駆動装置の構成に加え、さらに、下記に説明する構成を備える。
【００９９】
実施の形態４における駆動装置は、第１のスイッチング素子が導通状態であり、かつ、第２のスイッチング素子が非導通状態である期間において、第３のスイッチング素子を導通状態とする。
【０１００】
以上の構成によれば、コンデンサと抵抗との時定数を用いて駆動装置の出力を０に近づけることができる。これにより、半導体スイッチング素子におけるサージ電圧の発生を低減することができる。
【０１０１】
なお、実施の形態４における駆動装置は、コンデンサに電荷を充電する充電部を備えてもよい。
【０１０２】
さらに、実施の形態４における駆動装置は、第１のスイッチング素子が導通状態であり、かつ、第２のスイッチング素子が非導通状態である期間において、充電部によるコンデンサへの電荷の充電を停止してもよい。
【０１０３】
このとき、実施の形態４における駆動装置は、充電部によるコンデンサへの電荷の充電が停止されたタイミングにおいて、第３のスイッチング素子を導通状態としてもよい。
【０１０４】
図１８は、実施の形態４における駆動装置における出力停止状態を説明する駆動波形を示す図である。
【０１０５】
実施の形態４は、実施の形態１の構成を用いて保護回路の動作を実現する例である。
【０１０６】
保護動作とは、半導体スイッチング素子１を含むインバータなどのパワー回路ブロックが何らかの原因で、過電流や過電圧が発生し、システム異常に陥った場合に、その状態を検出し、ゲート駆動回路の出力波形５１０を停止するための動作である。
【０１０７】
図１９は、比較例の駆動波形を示す図である。
【０１０８】
図１９に示す比較例では、トランジスタ６１（第１のスイッチング素子）の制御信号をＯＦＦ、トランジスタ６２（第２のスイッチング素子）の制御信号をＯＮとすることで出力波形５１０を停止することになる。この場合、図１９に示すようにコンデンサ５０には電荷が蓄積され続ける。このため、前述した動作と同様に、電荷が消費されないことにより、コンデンサ５０の電位が上昇してしまう。
【０１０９】
一方、実施の形態４における駆動装置であれば、トランジスタ６１（第１のスイッチング素子）の制御信号をＯＮ、トランジスタ６２（第２のスイッチング素子）の制御信号をＯＦＦとし、さらにトランジスタ６３を制御することで抵抗２を介して、コンデンサ５０の電荷を消費する。これにより、図１８に示されるように、出力波形５１０を停止すると同時にコンデンサ５０の電位を基準レベルまで引き下げることができ、より安全な状態にシステムを保つことが可能となる。
【０１１０】
また、実施の形態４における駆動装置であれば、コンデンサ５０と抵抗２の時定数を用いて出力波形５１０を停止することができる。このため、半導体スイッチング素子１におけるサージ電圧の発生を抑えることができ、保護動作による素子の破壊を抑制することが可能となる。
【０１１１】
（実施の形態５）
実施の形態５における駆動装置は、上述の実施の形態１における駆動装置の構成に加え、さらに、下記に説明する構成を備える。
【０１１２】
実施の形態５における駆動装置は、電磁界共鳴結合器Ｘと、整流回路を備える整流部と、を備える。
【０１１３】
実施の形態５における駆動装置においては、高周波が、電磁界共鳴結合器Ｘにより絶縁伝送され、整流部により整流されることにより、充電用電圧が生成される。
【０１１４】
このとき、コンデンサは、充電用電圧により充電される。
【０１１５】
以上の構成によれば、高周波を整流して充電用電圧を得ることにより、例えば一定の充電用電圧をコンデンサに供給することができる。これにより、電荷消費部による電荷の消費により、コンデンサに蓄積される電荷の量を、精度良く調整することができる。
【０１１６】
また、実施の形態５における駆動装置は、電磁界共鳴結合器Ｙを備えていてもよい。
【０１１７】
このとき、入力信号に応じて高周波を変調した被変調信号が、電磁界共鳴結合器Ｙにより絶縁伝送され、整流部により整流されることにより、制御信号が生成されてもよい。
【０１１８】
このとき、出力選択部は、制御信号に応じて、コンデンサの電荷を半導体スイッチング素子の導通制御端子に供給するか否かを選択してもよい。
【０１１９】
以上の構成によれば、半導体スイッチング素子に大電流を供給することができる。また、例えば、充電用電圧の生成に利用される高周波を、出力選択部の制御にも利用することができる。
【０１２０】
以下、図２０および図２１を用いて、実施の形態５における駆動装置の一例を詳細に説明する。
【０１２１】
なお、整流回路として、整流回路４０ａまたは整流回路４０ｂまたは整流回路４０ｃが、例示される。
【０１２２】
また、電磁界共鳴結合器Ｘとして、電磁界共鳴結合器２０ｃが、例示される。
【０１２３】
また、電磁界共鳴結合器Ｙとして、電磁界共鳴結合器２０ａまたは電磁界共鳴結合器２０ｂが、例示される。
【０１２４】
図２０は、実施の形態５における駆動装置であるゲート駆動回路１０００の概略構成を示す図である。
【０１２５】
図２１は、図２０に示されるゲート駆動回路１０００の具体的な構成例を示す回路図である。
【０１２６】
ゲート駆動回路１０００は、直流電源１００と、信号発生器３とを備える。また、ゲート駆動回路１０００は、高周波発振回路１０と、変調回路３０と、第一の電磁界共鳴結合器２０ａと、第二の電磁界共鳴結合器２０ｂと、第三の電磁界共鳴結合器２０ｃとを備える。また、ゲート駆動回路１０００は、第一の整流回路４０ａと、第二の整流回路４０ｂと、第三の整流回路４０ｃと、コンデンサ５０と、ハーフブリッジ回路６０と、出力端子７１と、出力基準端子７２とを備える。
【０１２７】
なお、コンデンサ５０は、例えば、容量素子であり、寄生容量ではない。コンデンサ５０は、例えば、容量が１０ｐＦ以上の素子である。
【０１２８】
なお、実施の形態１において、ハーフブリッジ回路６０は、例えば、第１のスイッチング素子および第２のスイッチング素子から構成される。第１のスイッチング素子は、例えば、トランジスタ６１であってもよい。第２のスイッチング素子は、例えば、トランジスタ６２であってもよい。
【０１２９】
直流電源１００は、例えば、高周波発振回路１０および変調回路３０のそれぞれが動作するための電力を供給する電源である。なお、図２０では、直流電源１００は、ゲート駆動回路１０００の内部に設けられているが、ゲート駆動回路１０００の外部に設けられてもよい。すなわち、ゲート駆動回路１０００は、直流電源１００を備えなくてもよい。
【０１３０】
信号発生器３は、入力信号を生成し、変調回路３０に出力する。入力信号は制御信号に相当し、半導体スイッチング素子１を駆動するための駆動信号は制御信号に基づいて生成される。信号発生器３は、例えば、ロジックＩＣからなる。入力信号は、図２１に示される波形５０１および波形５０２のように、ハイレベルと、ローレベルとからなる、２値の信号である。
【０１３１】
入力信号は、第一入力信号と第二入力信号とから構成されてもよい。図２１に示される例では、波形５０１が第一入力信号であり、波形５０２が第二入力信号である。第一入力信号は、例えば、第一ローレベル電圧と、第一ローレベル電圧よりも大きい第一ハイレベル電圧とを含む。第二入力信号は、例えば、第二ローレベル電圧と、第二ローレベル電圧よりも大きい第二ハイレベル電圧とを含む。第一入力信号が第一ハイレベル電圧を示す期間において、第二入力信号が第二ローレベル電圧を示してもよい。第二入力信号が第二ハイレベル電圧を示す期間において、第一入力信号が第一ローレベル電圧を示してもよい。第二入力信号は、第一の入力信号を反転させた信号であってもよい。例えば、第二入力信号は、第一の入力信号を、第一ハイレベル電圧と第二ハイレベル電圧の中間値を基準に反転させた信号であってもよい。この場合、図２１に示されるように、第一入力信号と第二入力信号とは相補的（コンプリメンタリ）な関係となりうる。第一ローレベル電圧および／または第二ローレベル電圧は、例えば、０Ｖであってもよい。
【０１３２】
なお、図２０および図２１では、信号発生器３は、ゲート駆動回路１０００の内部に設けられているが、ゲート駆動回路１０００の外部に設けられてもよい。この場合、ゲート駆動回路１０００は、入力信号が入力される第一の入力端子を備える。すなわち、ゲート駆動回路１０００は、信号発生器３を備えなくてもよい。
【０１３３】
高周波発振回路１０は、高周波を生成する。高周波は、マイクロ波電力であってもよい。高周波は、電力を伝送する役割を果たす。高周波発振回路１０は、少なくとも２系統の出力を備える。高周波発振回路１０は、変調回路３０および第三の電磁界共鳴結合器２０ｃのそれぞれに生成した高周波を出力する。高周波は、例えば、図２１に示される波形５０３および波形５０４のような波形である。高周波の周波数は、例えば、低出力であれば免許不要で使用できるＩＳＭバンドである２．４ＧＨｚまたは５．８ＧＨｚであってもよいし、その他の周波数であってもよい。高周波発振回路１０は、具体的には、コルピッツ発振器、もしくは、ハートレー発振器、または、マイクロ波を発生させるその他の発振器であってもよい。高周波発振回路１０は、高周波の周波数が変動した場合のために、周波数調整機構を備えていてもよい。なお、高周波発振回路１０が生成する高周波は、例えば、一定の振幅および一定の周波数を有する。
【０１３４】
本開示において、第一入力信号および／または第二入力信号によって変調される高周波、すなわち第一入力信号および／または第二入力信号の搬送波である高周波が、第一高周波と呼ばれ、充電用の電力を供給するための高周波が第二高周波と呼ばれる場合がある。図２１に示される例では、波形５０３が第一高周波であり、波形５０４が第二高周波である。なお、実施の形態１において、第二高周波は、第三の電磁界共鳴結合器に入力される高周波である。この場合、第二高周波は、一定の振幅を有していてもよいし、複数の振幅を有していてもよい。すなわち、第二高周波は、異なる複数の振幅に基づく信号成分を有していてもよい。第一高周波と第二高周波とは、同じ振幅を有してもいいし、異なる振幅を有してもよい。ただし、第二高周波が第一高周波よりも大きな振幅を有する場合、後述するように、コンデンサに充電される電荷量を大きくすることができる。第一高周波と第二高周波とは、同じ周波数を有してもいいし、異なる周波数を有してもよい。
【０１３５】
なお、図２０および図２１では、高周波発振回路１０は、ゲート駆動回路１０００の内部に設けられているが、ゲート駆動回路１０００の外部に設けられてもよい。この場合、ゲート駆動回路１０００は、高周波が入力される第二の入力端子を備える。すなわち、ゲート駆動回路１０００は、高周波発振回路１０を備えてもよい。後述するように、高周波発振回路１０は高周波生成器に含まれうる。
【０１３６】
変調回路３０は、信号発生器３が出力する第一入力信号に応じて高周波を変調することによって、第一の被変調信号を生成し、第一の電磁界共鳴結合器２０ａに出力する。図２１に示されるように、変調回路３０が混合回路である場合、変調回路３０は、第一入力信号と高周波とを混合することによって、第一の被変調信号を生成する。第一の被変調信号は、例えば、図２１に示される波形５０５のような波形となる。
【０１３７】
また、変調回路３０は、信号発生器３が出力し、第一入力信号とは別の第二入力信号に応じて高周波を変調することによって、第二の被変調信号を生成し、第二の電磁界共鳴結合器２０ｂに出力する。図２１に示されるように、変調回路３０が混合回路である場合、具体的には、第二入力信号と、高周波とを混合することによって、第二の被変調信号を生成する。第二の被変調信号は、例えば、図２１に示される波形５０６のような波形となる。第二入力信号が第一入力信号を反転させた信号である場合、第一の被変調信号と、第二の被変調信号とは、相補的（コンプリメンタリ）な関係となる。
【０１３８】
第一の被変調信号は、例えば、第一振幅と、第一振幅よりも大きい第二振幅とを含む。第一の被変調信号の第一振幅は、例えば、第一入力信号の第一ローレベル電圧に対応し、第一の被変調信号の第二振幅は、例えば、第一入力信号の第一ハイレベル電圧に対応する。第二の被変調信号は、例えば、第三振幅と、第三振幅よりも大きい第四振幅とを含む。第二の被変調信号の第三振幅は、例えば、第二入力信号の第二ローレベル電圧に対応し、第二の被変調信号の第四振幅は、例えば、第二入力信号の第二ハイレベル電圧に対応する。第一被変調信号が第二振幅を示す期間において、第二被変調信号が第三振幅を示してもよい。第二被変調信号が第四振幅を示す期間において、第一被変調信号が第一振幅を示してもよい。第一振幅と第三振幅、および／または、第二振幅と第四振幅は、同じ値であってもよい。第一振幅および／または第三振幅は、０であってもよい。
【０１３９】
図２１に示される例では第一の被変調信号と、第二の被変調信号とは、相補的な関係としたが、入力信号は、より最適な別の波形であってもよい。
【０１４０】
図２１に示される例では、変調回路３０は、混合回路であり、具体的には、いわゆる差動ミキサである。
【０１４１】
第一の電磁界共鳴結合器２０ａは、変調回路３０が生成した第一の被変調信号を絶縁伝送する。
【０１４２】
第二の電磁界共鳴結合器２０ｂは、変調回路３０が生成した第二の被変調信号を絶縁伝送する。
【０１４３】
第三の電磁界共鳴結合器２０ｃは、高周波発振回路１０が生成した高周波を絶縁伝送する。
【０１４４】
第一の整流回路４０ａは、第一の電磁界共鳴結合器２０ａにより絶縁伝送された第一の被変調信号を整流することによって、制御信号である第一信号を生成する。第一の整流回路４０ａは、例えば、ダイオード４１ａ、インダクタ４２ａおよびキャパシタ４３ａから構成される。第一信号は、例えば、図２１の波形５０８のような波形の信号となる。第一信号は、第一の整流回路４０ａから出力され、例えばトランジスタ６１のゲート端子に入力される。
【０１４５】
第二の整流回路４０ｂは、第二の電磁界共鳴結合器２０ｂにより絶縁伝送された第二の被変調信号を整流することによって、制御信号である第二信号を生成する。第二の整流回路４０ｂは、例えば、ダイオード４１ｂ、インダクタ４２ｂおよびキャパシタ４３ｂから構成される。第二信号は、例えば、図２１の波形５０９のような波形の信号となる。第二信号は、第二の整流回路４０ｂから出力され、例えばトランジスタ６２のゲート端子に入力される。
【０１４６】
第一信号は、例えば、第一オフ電圧と、第一オフ電圧と異なる第一オン電圧とを含む。トランジスタ６１がＮ型トランジスタである場合、第一オン電圧は第一オフ電圧よりも大きい。トランジスタ６１がＰ型トランジスタである場合、第一オン電圧は第一オフ電圧よりも小さい。トランジスタ６１がノーマリオフ型トランジスタである場合、第一信号の第一オフ電圧は、例えば、第一の被変調信号の第一振幅に対応し、第一信号の第一オン電圧は、例えば、第一の被変調信号の第二振幅に対応する。この場合、第一信号の第一オフ電圧は、例えば、第一入力信号の第一ローレベル電圧に対応し、第一信号の第一オン電圧は、例えば、第一入力信号の第一ハイレベル電圧に対応する。トランジスタ６１がノーマリオン型トランジスタである場合、第一信号の第一オフ電圧は、例えば、第一の被変調信号の第二振幅に対応し、第一信号の第一オン電圧は、例えば、第一の被変調信号の第一振幅に対応する。この場合、第一信号の第一オフ電圧は、例えば、第一入力信号の第一ハイレベル電圧に対応し、第一信号の第一オン電圧は、例えば、第一入力信号の第一ローレベル電圧に対応する。
【０１４７】
第二信号は、例えば、第二オフ電圧と、第二オフ電圧と異なる第二オン電圧とを含む。トランジスタ６２がＮ型トランジスタである場合、第二オン電圧は第二オフ電圧よりも大きい。トランジスタ６１がＰ型トランジスタである場合、第二オン電圧は第二オフ電圧よりも小さい。トランジスタ６１がノーマリオフ型トランジスタである場合、第二信号の第二オフ電圧は、例えば、第二の被変調信号の第三振幅に対応し、第二信号の第二オン電圧は、例えば、第二の被変調信号の第四振幅に対応する。この場合、第二信号の第二オフ電圧は、例えば、第二入力信号の第二ローレベル電圧に対応し、第二信号の第二オン電圧は、例えば、第二入力信号の第二ハイレベル電圧に対応する。トランジスタ６２がノーマリオン型トランジスタである場合、第二信号の第二オフ電圧は、例えば、第二の被変調信号の第四振幅に対応し、第二信号の第二オン電圧は、例えば、第二の被変調信号の第三振幅に対応する。この場合、第二信号の第二オフ電圧は、例えば、第二入力信号の第二ハイレベル電圧に対応し、第二信号の第二オン電圧は、例えば、第二入力信号の第二ローレベル電圧に対応する。
【０１４８】
第一信号が第一オン電圧を示す期間において、第二信号が第二オフ電圧を示してもよい。第二信号が第二オン電圧を示す期間において、第一信号が第一オフ電圧を示してもよい。第一信号と、第二信号とは、相補的（コンプリメンタリ）な関係であってもよいし、それ以外の関係であってもよい。第一オフ電圧と第二オフ電圧、および／または、第一オン電圧と第二オン電圧は、同じ値であってもよい。
【０１４９】
以下では、特に断りの無い限り、トランジスタ６１およびトランジスタ６２がノーマリオン型かつＮ型である例について説明する。具体的には、例えば図２１に示されるように、第一オン電圧および第二オン電圧は０であり、第一オフ電圧および第二オフ電圧は負の値を有する例について説明する。
【０１５０】
第三の整流回路４０ｃは、第三の電磁界共鳴結合器２０ｃにより絶縁伝送された第二高周波を整流することによって、第三信号を生成する。第三信号は、図２１の波形５０７のような波形の信号となる。第三の整流回路４０ｃは、生成した第三信号によってコンデンサ５０を充電する。第三信号は、直流電圧成分を有する。
【０１５１】
図２１に示されるように、第三信号は、一定の電圧値であってもよい。言い換えると、第三信号は、複数の電圧値から構成されていなくてもよい。すなわち、第三信号は、信号成分を有していなくてもよい。第三信号は、少なくともコンデンサを充電するための電力を有していればよい。本開示では、コンデンサを充電するための電圧を、充電用電圧と呼ぶ場合がある。第三信号は、図２１に示されるように充電用電圧のみから構成されてもよいし、充電用電圧と充電用電圧よりも小さい別の電圧とを含んでもよい。充電用電圧は、第一信号の第一オン電圧および第二信号の第二オン電圧よりも大きくてもよい。この場合、コンデンサに充電される電荷量が大きくなる。第三信号は、第二信号が第二オン電圧を示す期間に充電用電圧を示してもよく、図２１に示されるように、さらに、第一信号が第一オン電圧を示す期間にも充電用電圧を示してもよい。
【０１５２】
ここで、整流回路４０の構成例について詳細に説明する。整流回路４０は、第一の整流回路４０ａ、第二の整流回路４０ｂ、および第三の整流回路４０ｃとして用いられうる。なお、以下では、整流回路４０の一例として、第三の整流回路４０ｃの具体例を説明する。ただし、以下に説明される具体例は、第一の整流回路４０ａおよび第二の整流回路４０ｂについても同様に適用されうる。
【０１５３】
第三の整流回路４０ｃは、ダイオード４１ｃ、インダクタ４２ｃおよびキャパシタ４３ｃから構成される。
【０１５４】
第三の整流回路４０ｃにおいて、例えば、インダクタ４２ｃの一端がダイオード４１ｃの一端に接続され、インダクタ４２ｃの他端がキャパシタ４３ｃの一端に接続され、ダイオード４１ｃの他端およびキャパシタ４３ｃの他端が第三の整流回路４０ｃの出力基準端子に接続されている。インダクタ４２ｃの一端とダイオード４１ｃの一端との接続点は、第三の整流回路４０ｃの入力端子として機能し、インダクタ４２ｃの他端とキャパシタ４３ｃの一端との接続点は、第三の整流回路４０ｃの出力端子として機能する。
【０１５５】
図２１に示される例において、第三の整流回路４０ｃの入力端子には、ダイオード４１ｃのカソードが接続されている。これにより、第三の整流回路４０ｃは、第二高周波のうち正の電圧成分を整流する。一方、第一の整流回路４０ａの入力端子には、ダイオード４１ａのアノードが接続されており、第二の整流回路４０ｂの入力端子には、ダイオード４１ｂのアノードが接続されている。これにより、第一の整流回路４０ａ及び第二の整流回路４０ｂは、被変調信号のうち負の電圧成分を整流する。なお、各整流回路が整流する電圧成分が正であるか負であるかは、特に限定されない。それらの極性は、ハーフブリッジ回路６０の特性に応じて適宜設定されうる。それらの極性は、例えば、ハーフブリッジ回路６０を構成するトランジスタ６１およびトランジスタ６２が、ノーマリオフ型かノーマリオン型か、および、Ｎ型がＰ型かに応じて、適宜設定されうる。
【０１５６】
ここで、第三の整流回路４０ｃの出力端子は、インダクタ４２ｃおよびキャパシタ４３ｃによって、高周波の周波数のショート点となるように調整されている。したがって、第三の整流回路４０ｃの入力端子から入力された高周波は、第三の整流回路４０ｃの出力端子付近において反射される。そのため、第三の整流回路４０ｃの入力端子における高周波の振幅（電圧値）は、第三の電磁界共鳴結合器２０ｃから入力される元の高周波の振幅（電圧値）の約２倍となる。このような構成とすることで、１つのダイオード４１ｃで高周波を高効率に整流することが可能となる。
【０１５７】
なお、第三の整流回路４０ｃは、その出力端子が正確に高周波の周波数のショート点となっていなくとも、所定の周波数のローパスフィルターとして作用すれば、高効率な整流を行うことができる。
【０１５８】
ハーフブリッジ回路６０は、トランジスタ６１およびトランジスタ６２を含む。トランジスタ６１は、第一信号に応じて、コンデンサ５０に充電された電荷を、半導体スイッチング素子１のゲート端子に供給する。トランジスタ６２は、第二信号に応じて、半導体スイッチング素子１のゲート端子の電荷を引き抜く。
【０１５９】
トランジスタ６１は、制御信号である第一信号に応じて、コンデンサ５０に充電された電荷を半導体スイッチング素子１のゲート端子に供給する。トランジスタ６１のドレイン端子は、コンデンサ５０の一端に接続され、トランジスタ６１のソース端子は、出力端子７１、トランジスタ６２のドレイン端子、および第一の整流回路４０ａの出力基準端子に接続される。トランジスタ６１のゲート端子は、第一の整流回路４０ａの出力端子に接続される。
【０１６０】
トランジスタ６１は、例えば、ゲート端子に第一信号の第一オン電圧が入力されたときに、ドレイン端子とソース端子との間を導通することによって、コンデンサ５０の一端と、出力端子７１との間を導通させる。トランジスタ６１は、例えば、ゲート端子に第一信号の第一オフ電圧が入力されたときに、ドレイン端子とソース端子との間を絶縁することによって、コンデンサ５０の一端と、出力端子７１との間を絶縁させる。
【０１６１】
トランジスタ６２は、制御信号である第二信号に応じて半導体スイッチング素子１のゲート端子の電荷を引き抜く。トランジスタ６２のドレイン端子は、出力端子７１およびトランジスタ６１のソース端子に接続され、トランジスタ６２のソース端子は、出力基準端子７２、コンデンサ５０の他端、および第二の整流回路４０ｂの出力基準端子に接続される。トランジスタ６２のゲート端子は、第二の整流回路４０ｂの出力端子に接続される。
【０１６２】
トランジスタ６２は、例えば、ゲート端子に第二信号の第二オン電圧が入力されたときに、ドレイン端子とソース端子との間を導通することによって、出力端子７１と出力基準端子７２との間を導通させる。トランジスタ６２は、例えば、ゲート端子に第二信号の第二オフ電圧が入力されたときに、ドレイン端子とソース端子との間を絶縁することによって、出力端子７１と出力基準端子７２との間を絶縁させる。
【０１６３】
ハーフブリッジ回路６０の動作については、実施の形態１にて詳細に説明したので、ここでは説明を省略する。
【０１６４】
なお、上述した実施の形態２〜５は、適宜、組み合わせられてもよい。
【０１６５】
図２２は、複数の電荷調整機能を備えた駆動装置の一例を示す図である。
【０１６６】
図２２において、抵抗２ａとトランジスタ６３ａとが、実施の形態２の駆動装置の機能（出力波形の変動抑制）を担ってもよい。また、図２２において、抵抗２ｂとトランジスタ６３ｂとが、実施の形態３の駆動装置の機能（待機状態におけるコンデンサの電位上昇の抑制）を担ってもよい。また、図２２において、抵抗２ｃとトランジスタ６３ｃとが、実施の形態３の駆動装置の機能（時定数をもった出力停止）を担ってもよい。
【産業上の利用可能性】
【０１６７】
本開示は、例えば、大電力を扱うパワー半導体デバイスを駆動するゲート駆動回路として有用である。
【符号の説明】
【０１６８】
１    半導体スイッチング素子
２，２ａ，２ｂ，２ｃ    抵抗
３    信号発生器
１０    高周波発振回路
２０，Ｘ，Ｙ    電磁界共鳴結合器
２０ａ    電磁界共鳴結合器
２０ｂ    電磁界共鳴結合器
２０ｃ    電磁界共鳴結合器
３０    変調回路
４０    整流回路
４０ａ    整流回路
４０ｂ    整流回路
４０ｃ    整流回路
４１ａ，４１ｂ，４１ｃ    ダイオード
４２ａ，４２ｂ，４２ｃ    インダクタ
４３ａ，４３ｂ，４３ｃ    キャパシタ
５０，２１００    コンデンサ
６０    ハーフブリッジ回路
６１〜６３，６１ａ〜６３ａ，６１ｂ〜６３ｂ，６１ｃ〜６１ｃ    トランジスタ
７１    出力端子
７２    出力基準端子
１００    直流電源
５０１〜５１０    波形
１０００    ゲート駆動回路
【図１】
0006681532.tif 000002
【図２】
0006681532.tif 000003
【図３】
0006681532.tif 000004
【図４】
0006681532.tif 000005
【図５】
0006681532.tif 000006
【図６】
0006681532.tif 000007
【図７】
0006681532.tif 000008
【図８】
0006681532.tif 000009
【図９】
0006681532.tif 000010
【図１０】
0006681532.tif 000011
【図１１】
0006681532.tif 000012
【図１２】
0006681532.tif 000013
【図１３】
0006681532.tif 000014
【図１４】
0006681532.tif 000015
【図１５】
0006681532.tif 000016
【図１６】
0006681532.tif 000017
【図１７】
0006681532.tif 000018
【図１８】
0006681532.tif 000019
【図１９】
0006681532.tif 000020
【図２０】
0006681532.tif 000021
【図２１】
0006681532.tif 000022
【図２２】
0006681532.tif 000023