(57)【特許請求の範囲】
【請求項１】
直列に接続されて両端には直流の入力電圧が印加されるハイサイドの第１のスイッチング素子およびローサイドの第２のスイッチング素子と、
前記第１のスイッチング素子または前記第２のスイッチング素子と並列に接続された共振リアクトルおよび共振コンデンサの直列回路と、
前記第１のスイッチング素子および前記第２のスイッチング素子を交互にオン・オフ制御する制御部と、
を備え
前記制御部は、
入力電力を監視して前記入力電力が所定値よりも高くなると強制ターンオフ信号を出力するピークパワー制限回路と、
スタンバイモードのバースト動作時におけるソフトスタート期間およびソフトエンド期間に三角波の電圧を生成する充放電回路と、
前記三角波を受けてその電圧値に応じたスイッチング周波数のオントリガ信号およびオフトリガ信号を発生させるとともに、前記ピークパワー制限回路から前記強制ターンオフ信号を受けたときは、前記強制ターンオフ信号を受けたタイミングで前記オフトリガ信号を出力する発振回路と、
を有するスイッチング電源装置。
【請求項２】
前記ピークパワー制限回路は、前記入力電力を表す信号と第１の閾値とを比較する第１の比較器と、前記第１の比較器の出力に接続されて前記入力電力を表す信号が前記第１の閾値を上回るタイミングでパルスを出力する第１のワンショット回路と、前記入力電力を表す信号と前記第１の閾値より低い値の第２の閾値とを比較する第２の比較器と、前記第２の比較器の出力に接続されて前記入力電力を表す信号が前記第２の閾値を下回るタイミングでパルスを出力する第２のワンショット回路と、前記第１のワンショット回路および前記第２のワンショット回路と、前記バースト動作であることを表すバースト動作信号とを入力して前記強制ターンオフ信号を出力するロジック回路とを有する、請求項１記載のスイッチング電源装置。
【請求項３】
前記入力電力の監視は、前記共振コンデンサの電圧を監視することにより行う、請求項１記載のスイッチング電源装置。
【請求項４】
前記共振コンデンサの電圧は、抵抗による分圧回路で分圧して前記ピークパワー制限回路に入力される、請求項３記載のスイッチング電源装置。
【請求項５】
前記共振コンデンサの電圧は、コンデンサによる分圧回路で分圧して前記ピークパワー制限回路に入力される、請求項３記載のスイッチング電源装置。
【請求項６】
前記入力電力の監視は、前記共振リアクトルの少なくとも一部を構成するトランスの補助巻線の電圧を監視することにより行う、請求項１記載のスイッチング電源装置。
【請求項７】
前記補助巻線の電圧は、抵抗による分圧回路で分圧して前記ピークパワー制限回路に入力される、請求項６記載のスイッチング電源装置。
【請求項８】
直列に接続されて両端には直流の入力電圧が印加されるハイサイドの第１のスイッチング素子およびローサイドの第２のスイッチング素子と、
前記第１のスイッチング素子または前記第２のスイッチング素子と並列に接続された共振リアクトルおよび共振コンデンサの直列回路と、
前記第１のスイッチング素子および前記第２のスイッチング素子を交互にオン・オフ制御する制御部と、
を備え
前記制御部は、
前記共振コンデンサの電圧を監視して前記共振コンデンサの電圧が所定値よりも高くなると強制ターンオフ信号を出力するピークパワー制限回路と、
スタンバイモードのバースト動作時におけるソフトスタート期間およびソフトエンド期間に三角波の電圧を生成する充放電回路と、
前記三角波を受けてその電圧値に応じたスイッチング周波数のオントリガ信号およびオフトリガ信号を発生させるとともに、前記ピークパワー制限回路から前記強制ターンオフ信号を受けたときは、前記強制ターンオフ信号を受けたタイミングで前記オフトリガ信号を出力する発振回路と、
を有するスイッチング電源装置。
【請求項９】
前記ピークパワー制限回路は、前記共振コンデンサの電圧と第１の閾値とを比較する第１の比較器と、前記第１の比較器の出力に接続されて前記共振コンデンサの電圧が前記第１の閾値を上回るタイミングでパルスを出力する第１のワンショット回路と、前記共振コンデンサの電圧と前記第１の閾値より低い値の第２の閾値とを比較する第２の比較器と、前記第２の比較器の出力に接続されて前記共振コンデンサの電圧が前記第２の閾値を下回るタイミングでパルスを出力する第２のワンショット回路と、前記第１のワンショット回路および前記第２のワンショット回路の出力と前記バースト動作であることを表すバースト動作信号とを入力して前記強制ターンオフ信号を出力するロジック回路とを有する、請求項８記載のスイッチング電源装置。
【請求項１０】
前記共振コンデンサの電圧は、抵抗による分圧回路で分圧して前記ピークパワー制限回路に入力される、請求項９記載のスイッチング電源装置。
【請求項１１】
前記共振コンデンサの電圧は、コンデンサによる分圧回路で分圧して前記ピークパワー制限回路に入力される、請求項９記載のスイッチング電源装置。
【請求項１２】
直列に接続されて両端には直流の入力電圧が印加されるハイサイドの第１のスイッチング素子およびローサイドの第２のスイッチング素子と、
前記第１のスイッチング素子または前記第２のスイッチング素子と並列に接続された共振リアクトルおよび共振コンデンサの直列回路と、
前記第１のスイッチング素子および前記第２のスイッチング素子を交互にオン・オフ制御する制御部と、
を備え
前記制御部は、
前記共振リアクトルの少なくとも一部を構成するトランスの補助巻線の電圧を監視して前記補助巻線の電圧が所定値よりも高くなると強制ターンオフ信号を出力するピークパワー制限回路と、
スタンバイモードのバースト動作時におけるソフトスタート期間およびソフトエンド期間に三角波の電圧を生成する充放電回路と、
前記三角波を受けてその電圧値に応じたスイッチング周波数のオントリガ信号およびオフトリガ信号を発生させるとともに、前記ピークパワー制限回路から前記強制ターンオフ信号を受けたときは、前記強制ターンオフ信号を受けたタイミングで前記オフトリガ信号を出力する発振回路と、
を有するスイッチング電源装置。
【請求項１３】
前記補助巻線の電圧は、抵抗による分圧回路で分圧して前記ピークパワー制限回路に入力される、請求項１２記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はスイッチング電源装置に関し、特に電流共振型のＤＣ−ＤＣコンバータであるスイッチング電源装置に関する。
【背景技術】
【０００２】
電流共振型のＤＣ−ＤＣコンバータのスイッチング電源装置は、高効率化・薄型化に適しているため、液晶テレビ、ＡＣ−ＤＣアダプタなどに広く採用されている。特に、近年の地球温暖化対策に対応するために、電気機器が使用されていないときに消費される電力を低減することを目的とした電流共振型のＤＣ−ＤＣコンバータのスイッチング電源装置が開発されている。このようなスイッチング電源装置は、消費電力を抑えるために、待機モード（スタンバイモード）を備えている。
【０００３】
スタンバイモードでは、スイッチング電源装置の消費電力をさらに低減するために、スイッチングを一定期間行い、次に、一定期間スイッチングを停止する、バースト動作（繰り返し間欠発振動作）を行うことが提案されている（たとえば、特許文献１参照）。バースト動作によれば、スイッチングの休止期間を設けることにより、スイッチング電源装置のスタンバイモード時の平均的な待機電力を大幅に削減することができる。特許文献１のスイッチング電源装置では、さらに、スタンバイモードのバースト動作においてスイッチングを開始するときにソフトスタート動作を行うように構成されている。ここで、ソフトスタート動作とは、スイッチング開始後、スイッチング周波数が時間経過とともに徐々に低くなって、ある一定の値に収束していくことを示している。このソフトスタートにより、スイッチング周波数が低くなるにつれて共振回路の共振電流が徐々に上がり、トランスの１次側から２次側に供給されるエネルギも徐々に上がっていく。
【０００４】
しかし、特許文献１のスイッチング電源装置は、バースト動作のスイッチング動作においてスイッチング開始時にソフトスタートを行っているが、スイッチング停止時では即時停止している。スタンバイモードではない通常モードでは、スイッチング周波数が人間の可聴周波数帯域まで低下することはないので、トランスの音鳴りの問題が生じることはない。しかし、スタンバイモードにおいてスイッチングが停止するときは、スイッチング動作が停止するときの共振電流に依存した音鳴りが生じる。すなわち、スイッチングを急激に停止すると共振電流が急激に減少するという過渡現象が生じ、この過渡現象により共振回路に流れている電流の周波数成分に可聴ノイズが発生する。スイッチング動作が停止するときの共振電流が大きいほどこの可聴ノイズの周波数成分が大きくなり、音鳴りが大きくなる。
【０００５】
音鳴り対策として、スタンバイモードのバースト動作におけるスイッチング期間にソフトスタートおよびソフトエンドを実施することが提案されている（たとえば、特許文献２参照）。ただし、この特許文献２のスイッチング電源装置は、電流共振型ではなく、スイッチング周波数固定のＰＷＭ（Pulse Width Modulation）制御を行うスイッチング電源装置であるが、音鳴りを低減する考え方は同じものである。ここで、ソフトエンド動作とは、スイッチング素子のオン期間とスイッチング周期との比であるオン時比率を時間経過とともに徐々に小さくさせて、１次側からトランスに送るエネルギを減少させていく動作をいう。ソフトエンド動作によって、トランスに流入する電流が緩やかに低減し、バースト動作におけるスイッチング停止時の音鳴りを防止することができる。
【０００６】
特許文献２に記載のソフトスタートおよびソフトエンドでは、ＰＷＭのパルス幅制御のための信号を受けてコンデンサを定電流で充放電して長周期の三角波を作り、その三角波と発振器から出力されるキャリア信号とを比較してオン時比率を徐々に増減している。
【０００７】
このソフトスタートおよびソフトエンド動作は、スイッチング周波数を変えることにより出力を制御する電流共振型のＤＣ−ＤＣコンバータのスイッチング電源装置においても知られている。
【０００８】
電流共振型のＤＣ−ＤＣコンバータにおけるバースト動作でのソフトスタートおよびソフトエンドは、周波数制御用の三角波（三角波の電圧が高いほど周波数が低くなる）の傾きを緩やかにすることによって実施されるが、当該三角波が変化している期間が長くなることで、電流共振型のスイッチング電源装置では、無効スイッチング領域が増えてしまうことになる。この無効スイッチング領域は、スイッチング動作をしているにも拘わらず、トランスの１次側から２次側へエネルギを送ることができない領域である。したがって、この無効スイッチング領域は、効率改善のためにはできるだけ少ない方が好ましい。
【０００９】
無効スイッチング領域の削減に関しては、本出願人により改善策が提案されている（特願２０１４−２４４９７２）。この提案によれば、無効スイッチング領域がソフトスタート時よりもソフトエンド時に発生しやすいことに鑑み、周波数制御用の三角波は、ソフトエンド期間の傾きをソフトスタート期間の傾きよりも音鳴りが許容される限界まで傾斜が急になるようにしている。これにより、無効スイッチング領域が発生する期間が短くなり、スイッチング電源装置の効率が改善されている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２０１３−０３８８５７号公報
【特許文献２】特開２００９−０１７６２９号公報（図６）
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、無効期間を短くすべく、ソフトスタート期間における周波数制御用の三角波の傾きを急にし過ぎると、共振電流のピーク値が大きくなり、却って可聴ノイズが増えてしまうという問題があった。すなわち、電流共振型のスイッチング電源装置において、スイッチング周波数は、三角波が高くなるにつれて低くなるように制御され、三角波が低くなるにつれて高くなるように制御される。三角波の所定値よりも低い領域、すなわちソフトスタート期間の初期およびソフトエンド期間の後期に無効スイッチング領域がある。また、三角波の頂点近傍に電圧ゲインの高くなる領域がある。この電圧ゲインの高い領域は、トランスの１次側から２次側にエネルギが伝達できる領域であり、エネルギが伝達できる領域に入ってからさらに三角波が大きくなってスイッチング周波数が低くなると、伝達されるエネルギが急増する。この領域で三角波の傾斜が急になると、三角波を増大から減少に切り替えるフィードバックが間に合わず、三角波がオーバーシュートする形でスイッチング周波数が必要以上に低くなり、１次側から２次側に伝達できるエネルギが多くなり過ぎてしまう。
【００１２】
スタンバイモード時におけるバースト動作については、負荷が軽いほどスイッチングを停止する期間を長くすることが行われるが、この期間が長くなるとバースト動作自体の周波数が可聴周波数範囲に入ることがある。この場合でも共振電流のピーク値がある程度小さければ可聴ノイズが人間に認識されるレベルには至らないものの、上記のように三角波がオーバーシュートする形で共振電流のピーク値が所定レベルを超えると、可聴ノイズが人間に認識されるようになってしまう。
【００１３】
これが、三角波の傾斜が急になると可聴ノイズが増えてしまう理由である。したがって、効率（無効期間の短縮）と可聴ノイズは、トレードオフの関係となる。
本発明はこのような点に鑑みてなされたものであり、無効スイッチング領域を低減して効率を改善しても、可聴ノイズを低減することができるスイッチング電源装置を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明では、上記の課題を解決するために、直列に接続されて両端には直流の入力電圧が印加されるハイサイドの第１のスイッチング素子およびローサイドの第２のスイッチング素子と、前記第１のスイッチング素子または前記第２のスイッチング素子と並列に接続された共振リアクトルおよび共振コンデンサの直列回路と、前記第１のスイッチング素子および前記第２のスイッチング素子を交互にオン・オフ制御する制御部と、を備えたスイッチング電源装置が提供される。このスイッチング電源装置の前記制御部は、入力電力を監視して前記入力電力が所定値よりも高くなると強制ターンオフ信号を出力するピークパワー制限回路と、スタンバイモードのバースト動作時におけるソフトスタート期間およびソフトエンド期間に三角波の電圧を生成する充放電回路と、前記三角波を受けてその電圧値に応じたスイッチング周波数のオントリガ信号およびオフトリガ信号を発生させるとともに、前記ピークパワー制限回路から前記強制ターンオフ信号を受けたときは、前記強制ターンオフ信号を受けたタイミングで前記オフトリガ信号を出力する発振回路と、を有する。
【発明の効果】
【００１５】
上記構成のスイッチング電源装置は、スタンバイモードのバースト動作時に監視していた入力電力が所定値よりも高くなると強制ターンオフ信号を正規のオフトリガ信号より早く出力し、ピークパワーを抑制して可聴ノイズを低減できるという利点がある。
【図面の簡単な説明】
【００１６】
【図１】第１の実施の形態に係る電流共振型のＤＣ−ＤＣコンバータを備えるスイッチング電源装置の構成例を示す回路図である。
【図２】制御ＩＣの構成例を示す図である。
【図３】発振回路の構成例を示す回路図である。
【図４】充放電回路の構成例を示す回路図である。
【図５】ピークパワー制限回路の構成例を示す回路図である。
【図６】発振回路のＦＢまたはＣＳ端子の電圧とスイッチング周波数との関係を示す図である。
【図７】電流共振型のスイッチング電源装置の動作シーケンスを示す図である。
【図８】ピークパワー制限回路の動作シーケンスを示す図である。
【図９】発振回路の動作シーケンスを示す図である。
【図１０】スタンバイモードのバースト動作における動作波形を示す図である。
【図１１】第２の実施の形態に係る電流共振型のＤＣ−ＤＣコンバータを備えるスイッチング電源装置の構成例を示す回路図である。
【図１２】第３の実施の形態に係る電流共振型のＤＣ−ＤＣコンバータを備えるスイッチング電源装置の構成例を示す回路図である。
【図１３】ピークパワー制限回路の構成例を示す回路図である。
【図１４】ピークパワー制限回路の動作シーケンスを示す図である。
【発明を実施するための形態】
【００１７】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。なお、各実施の形態は、矛盾のない範囲で複数の実施の形態を部分的に組み合わせて実施することができる。
【００１８】
＜第１の実施の形態＞
図１は第１の実施の形態に係る電流共振型のＤＣ−ＤＣコンバータを備えるスイッチング電源装置の構成例を示す回路図、図２は制御ＩＣの構成例を示す図である。
【００１９】
第１の実施の形態に係るスイッチング電源装置は、その入力端子１０ｐ，１０ｎに入力コンデンサＣ１が接続されており、たとえば、力率改善回路によって生成された高圧で一定にされた直流の入力電圧Ｖｉを受けている。入力端子１０ｐ，１０ｎには、また、ハイサイドのスイッチング素子Ｑａとローサイドのスイッチング素子Ｑｂとの直列回路が接続され、ハーフブリッジ回路を構成している。スイッチング素子Ｑａ，Ｑｂは、図示の例では、ＮチャネルＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）を使用している。スイッチング素子Ｑａ，Ｑｂは、また、コンデンサＣａ，Ｃｂがそれぞれ並列に接続されている。このコンデンサＣａ，Ｃｂは、主にスイッチング素子Ｑａ，Ｑｂのドレイン端子およびソース端子の間の寄生容量からなる。
【００２０】
スイッチング素子Ｑａ，Ｑｂの共通の接続点は、トランスＴ１の１次巻線Ｐ１の一方の端子に接続され、１次巻線Ｐ１の他方の端子は、共振コンデンサＣ６を介してグランドに接続されている。ここで、トランスＴ１の１次巻線Ｐ１と２次巻線Ｓ１，Ｓ２との間にあるリーケージインダクタンス成分および共振コンデンサＣ６は、共振回路を構成している。なお、リーケージインダクタンスを用いず、共振コンデンサＣ６にトランスＴ１を構成するインダクタンスとは別のインダクタンスを直列に接続して、当該インダクタンスを共振回路の共振リアクタンスとするようにしてもよい。
【００２１】
トランスＴ１の２次巻線Ｓ１の一方の端子は、ダイオードＤ３のアノード端子に接続され、２次巻線Ｓ２の一方の端子は、ダイオードＤ４のアノード端子に接続されている。ダイオードＤ３，Ｄ４のカソード端子は、出力コンデンサＣ１０の正極端子および出力端子１１ｐに接続されている。出力コンデンサＣ１０の負極端子は、２次巻線Ｓ１，Ｓ２の共通の接続点および出力端子１１ｎに接続されている。２次巻線Ｓ１，Ｓ２、ダイオードＤ３，Ｄ４および出力コンデンサＣ１０は、２次巻線Ｓ１，Ｓ２に生起された交流電圧を整流・平滑して直流の出力電圧Ｖｏに変換する回路を構成し、スイッチング電源装置の出力回路を構成している。
【００２２】
出力コンデンサＣ１０の正極端子は、抵抗Ｒ８を介してフォトカプラＰＣ１の発光ダイオードのアノード端子に接続され、発光ダイオードのカソード端子は、シャントレギュレータＳＲ１のカソード端子に接続されている。発光ダイオードのアノード端子およびカソード端子間には、抵抗Ｒ６が接続されている。シャントレギュレータＳＲ１のアノード端子は、出力端子１１ｎに接続されている。シャントレギュレータＳＲ１は、出力コンデンサＣ１０の正極端子と負極端子との間に直列接続された抵抗Ｒ９，Ｒ１０の接続点に接続されたリファレンス端子を有している。シャントレギュレータＳＲ１は、リファレンス端子とカソード端子との間に、抵抗Ｒ７およびコンデンサＣ１１の直列回路が接続されている。このシャントレギュレータＳＲ１は、出力電圧Ｖｏ（出力コンデンサＣ１０の両端電圧）を分圧した電位と内蔵の基準電圧との差に応じた電流をフォトカプラＰＣ１の発光ダイオードに流すものである。フォトカプラＰＣ１のフォトトランジスタは、そのコレクタ端子が制御ＩＣ（Integrated Circuit）１２のＦＢ端子に接続され、エミッタ端子がグランドに接続され、コレクタ端子およびエミッタ端子間には、コンデンサＣ２が接続されている。
【００２３】
制御ＩＣ１２は、このスイッチング電源装置を制御する制御部であり、入力コンデンサＣ１の正極端子に接続されたＶＨ端子、グランドに接続されたＧＮＤ端子を有している。制御ＩＣ１２は、また、抵抗Ｒ１を介してスイッチング素子Ｑａのゲート端子に接続されたＨＯ端子、抵抗Ｒ２を介してスイッチング素子Ｑｂのゲート端子に接続されたＬＯ端子、さらには、ＣＳ端子、ＶＢ端子、ＶＳ端子、ＶＣＣ端子およびＰＬ端子を有している。ＶＢ端子とＶＳ端子との間には、コンデンサＣ５が接続され、ＶＳ端子は、スイッチング素子Ｑａ，Ｑｂの共通の接続点に接続されている。ＶＣＣ端子は、コンデンサＣ３の正極端子に接続され、コンデンサＣ３の負極端子はグランドに接続されている。ＶＣＣ端子は、また、ダイオードＤ２のアノード端子に接続され、このダイオードＤ２のカソード端子は、ＶＢ端子に接続されている。なお、ＶＣＣ端子は、図面を簡単にするために図示はしないが、トランスＴ１が備える補助巻線にダイオードを介して接続され、このスイッチング電源装置が起動後は、その補助巻線に誘起された電流をコンデンサＣ３に蓄積して制御ＩＣ１２の電源としている。ＣＳ端子は、三角波を形成するために充放電されるコンデンサＣ４が接続されている。ＰＬ端子は、直列接続された抵抗Ｒ３，Ｒ４の共通の接続点に接続され、直列接続された抵抗Ｒ３，Ｒ４は、共振コンデンサＣ６に並列に接続されている。これにより、ＰＬ端子には、共振コンデンサＣ６の端子電圧を分圧した電圧がパワーを表す信号として供給される。
【００２４】
制御ＩＣ１２は、図２に示したように、入力端子がＶＨ端子に接続された起動回路２１を有し、起動回路２１の出力端子は、ＶＣＣ端子に接続されている。ＦＢ端子およびＣＳ端子は、発振回路２２の入力端子に接続され、発振回路２２の出力端子は、制御回路２３に接続されてオントリガの信号ｏｎ＿ｔｒｇおよびオフトリガの信号ｏｆｆ＿ｔｒｇを制御回路２３に供給する。なお、ＦＢ端子は図示しない抵抗を介して図示しない基準電圧にプルアップされている。制御回路２３のハイサイド出力端子は、ハイサイドドライブ回路２４の入力端子に接続されてハイサイドドライブ信号ｈｉ＿ｐｒｅを供給する。制御回路２３のローサイド出力端子は、ローサイドドライブ回路２５の入力端子に接続されてローサイドドライブ信号ｌｏ＿ｐｒｅを供給する。ハイサイドドライブ回路２４の出力端子は、ＨＯ端子に接続され、ローサイドドライブ回路２５の出力端子は、ＬＯ端子に接続されている。ハイサイドドライブ回路２４は、また、ハイサイドの電源用のＶＢ端子およびハイサイドの基準電位となるＶＳ端子に接続されている。ローサイドドライブ回路２５は、また、ＶＣＣ端子にも接続されている。
【００２５】
ＦＢ端子は、また、充放電回路２６の入力端子に接続され、充放電回路２６は、また、制御回路２３からバースト動作信号ｂｕｒ＿ｅｎを受けるように接続されている。充放電回路２６の出力端子は、ＣＳ端子および発振回路２２の入力端子に接続されている。ＰＬ端子は、ピークパワー制限回路２７の入力端子に接続され、ピークパワー制限回路２７は、また、制御回路２３からバースト動作信号ｂｕｒ＿ｅｎを受けるように接続され、ピークパワー制限回路２７の出力端子は、強制ターンオフ信号ｏｆｆ＿ｔｒｇ＿ｐを供給するよう発振回路２２の入力端子に接続されている。
【００２６】
次に、制御ＩＣ１２の発振回路２２、充放電回路２６およびピークパワー制限回路２７の具体的な構成例について説明する。
図３は発振回路の構成例を示す回路図、図４は充放電回路の構成例を示す回路図、図５はピークパワー制限回路の構成例を示す回路図である。
【００２７】
発振回路２２は、図３に示したように、ＦＢ端子およびＣＳ端子にカソード端子がそれぞれ接続されたダイオードＤ１１，Ｄ１２を有しており、ダイオードＤ１１，Ｄ１２のアノード端子は、比較器ＣＯＭＰ１の反転入力端子およびヒステリシス比較器ＣＯＭＰ２の反転入力端子にともに接続されている。比較器ＣＯＭＰ１の非反転入力端子は、定電流源Ｉｏｓの一方の端子とコンデンサＣｏｓの一方の端子との接続点に接続されている。ヒステリシス比較器ＣＯＭＰ２の非反転入力端子は、制御ＩＣ１２の内部で作られる閾値電圧ＶｃｓｏｎまたはＶｃｓｏｆｆを受ける端子に接続されている。定電流源Ｉｏｓの他方の端子は、電源ＶＤＤに接続され、コンデンサＣｏｓの他方の端子は、グランドに接続されている。コンデンサＣｏｓには、スイッチＳＷ１が並列に接続されている。
【００２８】
比較器ＣＯＭＰ１の出力端子は、論理和回路ＯＲ１の第１の入力端子に接続されている。論理和回路ＯＲ１の第２の入力端子は、ピークパワー制限回路２７から強制ターンオフ信号ｏｆｆ＿ｔｒｇ＿ｐを受ける端子に接続され、論理和回路ＯＲ１の第３の入力端子は、ヒステリシス比較器ＣＯＭＰ２の出力端子に接続されている。論理和回路ＯＲ１の出力端子は、ＲＳフリップフロップＲＳ−ＦＦ１のセット入力端子Ｓに接続されている。
【００２９】
ＲＳフリップフロップＲＳ−ＦＦ１の出力端子Ｑは、スイッチＳＷ１の制御入力端子と、インバータ回路ＩＮＶ３の入力端子と、ワンショット回路ＯＳ２の入力端子とに接続されている。インバータ回路ＩＮＶ３の出力端子は、ワンショット回路ＯＳ１の入力端子に接続されている。ワンショット回路ＯＳ１の出力端子は、発振回路２２のオントリガの信号ｏｎ＿ｔｒｇを出力する端子を構成している。ワンショット回路ＯＳ２の出力端子は、発振回路２２のオフトリガの信号ｏｆｆ＿ｔｒｇを出力する端子を構成している。
【００３０】
インバータ回路ＩＮＶ３の出力端子は、また、スイッチＳＷ２の制御入力端子に接続されている。スイッチＳＷ２の一方の端子は、定電流源Ｉｔｄの一方の端子と、コンデンサＣｔｄの一方の端子と、インバータ回路ＩＮＶ１の入力端子とに接続されている。定電流源Ｉｔｄの他方の端子は、電源ＶＤＤに接続され、コンデンサＣｔｄの他方の端子は、グランドに接続されている。インバータ回路ＩＮＶ１の出力端子は、インバータ回路ＩＮＶ２の入力端子に接続され、インバータ回路ＩＮＶ２の出力端子は、ＲＳフリップフロップＲＳ−ＦＦ１のリセット入力端子Ｒに接続されている。
【００３１】
発振回路２２のＣＳ端子に接続される充放電回路２６は、図４に示したように、ヒステリシス比較器ＣＯＭＰ３を有している。このヒステリシス比較器ＣＯＭＰ３の反転入力端子は、制御ＩＣ１２のＦＢ端子に接続され、ヒステリシス比較器ＣＯＭＰ３の非反転入力端子は、制御ＩＣ１２の内部で作られる閾値電圧ＶｆｂｓｓまたはＶｆｂｓｅを受ける端子に接続されている。ヒステリシス比較器ＣＯＭＰ３の出力端子は、論理積回路ＡＮＤ１の一方の入力端子に接続され、論理積回路ＡＮＤ１の他方の入力端子は、制御回路２３からバースト動作信号ｂｕｒ＿ｅｎを受ける端子に接続されている。論理積回路ＡＮＤ１の出力端子は、インバータ回路ＩＮＶ４を介してスイッチＳＷ３の制御入力端子に接続されている。スイッチＳＷ３は、一方の端子が定電流源Ｉｃｈｇの一方の端子に接続され、定電流源Ｉｃｈｇの他方の端子は、電源ＶＤＤに接続されている。スイッチＳＷ３の他方の端子は、ＣＳ端子と定電流源Ｉｄｃｈｇの一方の端子とに接続され、定電流源Ｉｄｃｈｇの他方の端子は、スイッチＳＷ４を介してグランドに接続されている。スイッチＳＷ４の制御入力端子は、論理積回路ＡＮＤ１の出力端子に接続されている。なお、定電流源Ｉｃｈｇは、ソフトスタート時の三角波の傾きを決めるものであり、定電流源Ｉｄｃｈｇは、ソフトエンド時の三角波の傾きを決めるものである。
【００３２】
発振回路２２の強制ターンオフ信号ｏｆｆ＿ｔｒｇ＿ｐを受ける端子に接続されるピークパワー制限回路２７は、図５に示したように、２つの比較器ＣＯＭＰ４，ＣＯＭＰ５を有している。比較器ＣＯＭＰ４の反転入力端子は、制御ＩＣ１２の内部で作られた閾値電圧Ｖｒｅｆ＿ｈを受ける端子に接続され、比較器ＣＯＭＰ５の非反転入力端子は、制御ＩＣ１２の内部で作られた閾値電圧Ｖｒｅｆ＿ｌを受ける端子に接続されている。比較器ＣＯＭＰ４の非反転入力端子および比較器ＣＯＭＰ５の反転入力端子は、制御ＩＣ１２のＰＬ端子に接続されている。比較器ＣＯＭＰ４の出力端子は、ワンショット回路ＯＳ３を介して論理和回路ＯＲ２の一方の入力端子に接続されており、比較器ＣＯＭＰ５の出力端子は、ワンショット回路ＯＳ４を介して論理和回路ＯＲ２の他方の入力端子に接続されている。論理和回路ＯＲ２の出力端子は、論理積回路ＡＮＤ２の一方の入力端子に接続され、論理積回路ＡＮＤ２の他方の入力端子は、制御回路２３からバースト動作信号ｂｕｒ＿ｅｎを受ける端子に接続されている。論理積回路ＡＮＤ２の出力端子は、発振回路２２に強制ターンオフ信号ｏｆｆ＿ｔｒｇ＿ｐを供給する端子に接続されている。
【００３３】
なお、このピークパワー制限回路２７の閾値電圧Ｖｒｅｆ＿ｈ，Ｖｒｅｆ＿ｌは、下記の式によって決められる。なお、ΔＶｃｒは共振コンデンサＣ６の電圧Ｖｃｒの許容最大値である。
Ｖｒｅｆ＿ｈ＝（Ｖｉ／２＋ΔＶｃｒ／２）＊Ｒ４／（Ｒ３＋Ｒ４）
Ｖｒｅｆ＿ｌ＝（Ｖｉ／２−ΔＶｃｒ／２）＊Ｒ４／（Ｒ３＋Ｒ４）
以上の構成の電流共振型のスイッチング電源装置の動作について説明する。
【００３４】
図６は発振回路のＦＢまたはＣＳ端子の電圧とスイッチング周波数との関係を示す図、図７は電流共振型のスイッチング電源装置の動作シーケンスを示す図、図８はピークパワー制限回路の動作シーケンスを示す図、図９は発振回路の動作シーケンスを示す図である。
【００３５】
まず、スイッチング電源装置が通常モードで動作しているとき、制御回路２３は、ロー（Ｌ）レベルのバースト動作信号ｂｕｒ＿ｅｎを出力している。これにより、充放電回路２６では、論理積回路ＡＮＤ１の出力がＬレベルに固定されることにより、ハイサイドのスイッチＳＷ３が導通され、ローサイドのスイッチＳＷ４が遮断される。したがって、ＣＳ端子に接続されたコンデンサＣ４は、定電流源Ｉｃｈｇの充電電流により充電され続けられ、ＣＳ端子は、高い値の電圧信号に維持される。
【００３６】
このとき、発振回路２２では、そのスイッチング周波数は、ＦＢ端子の電圧およびＣＳ端子の電圧の値のいずれか小さい方に応じて決定される。すなわち、スイッチング周波数は、図６に示したように、ＦＢ端子またはＣＳ端子の電圧がある値（閾値電圧Ｖｃｓｏｎ／Ｖｃｓｏｆｆ）のときに最大となり、ＦＢ端子またはＣＳ端子の電圧が閾値電圧Ｖｃｓｏｎ／Ｖｃｓｏｆｆを超えると、その電圧の上昇に伴って下降する。電流共振型のＤＣ−ＤＣコンバータでは、電圧ゲイン（出力電圧Ｖｏ／入力電圧Ｖｉ）は、スイッチング周波数によって決まり、図６に示すスイッチング周波数の範囲では、スイッチング周波数が低いほど電圧ゲインは高くなる。
【００３７】
ここでは、ＣＳ端子に高い値の電圧信号を受けているため、発振回路２２は、ＦＢ端子に受けるフィードバック信号によりスイッチング周波数が決定される。すなわち、発振回路２２は、フィードバック信号によって周波数制御され、図７に示すオントリガの信号ｏｎ＿ｔｒｇおよびオフトリガの信号ｏｆｆ＿ｔｒｇを出力する。このオントリガの信号ｏｎ＿ｔｒｇおよびオフトリガの信号ｏｆｆ＿ｔｒｇを受けた制御回路２３は、ハイサイドドライブ信号ｈｉ＿ｐｒｅをハイサイドドライブ回路２４に供給し、ローサイドドライブ信号ｌｏ＿ｐｒｅをローサイドドライブ回路２５に供給する。これにより、ハイサイドドライブ回路２４は、ＨＯ端子に図７に示す信号ＶＨＯを出力し、スイッチング素子Ｑａをオン・オフ制御する。ローサイドドライブ回路２５は、ＬＯ端子に図７に示す信号ＶＬＯを出力し、スイッチング素子Ｑｂをオン・オフ制御する。ここで、オントリガの信号ｏｎ＿ｔｒｇおよびオフトリガの信号ｏｆｆ＿ｔｒｇは、スイッチング素子Ｑａ，Ｑｂを交互にオン・オフさせるタイミングを決めるものである。たとえば、偶数番目のオントリガの信号ｏｎ＿ｔｒｇはスイッチング素子Ｑａをオンさせるタイミングを決め、奇数番目のオントリガの信号ｏｎ＿ｔｒｇはスイッチング素子Ｑｂをオンさせるタイミングを決める。そして、オフトリガの信号ｏｆｆ＿ｔｒｇはオンしているスイッチング素子をオフさせるタイミングを決める。このとき、スイッチング素子Ｑａ，Ｑｂの共通の接続点の電位ＶＶＳは、図７に示したように、ハイサイドのスイッチング素子Ｑａがオンでローサイドのスイッチング素子Ｑｂがオフしたとき、入力電圧Ｖｉまで上昇する。また、ハイサイドのスイッチング素子Ｑａがオフでローサイドのスイッチング素子Ｑｂがオンしたときには、電位ＶＶＳは、グランドのレベルまで下降する。このスイッチング素子Ｑａ，Ｑｂをオン・オフ制御することで、共振回路の共振電流が制御され、トランスＴ１の１次巻線Ｐ１には、図７に示す電流ＩＬｒが流れ、共振コンデンサＣ６にも、共振電流が流れて、端子間に図７に示す電圧Ｖｃｒが現れる。
【００３８】
なお、図７では、電圧Ｖｃｒは、ピークパワー制限回路２７の動作原理をも示している。すなわち、電圧Ｖｃｒは、スイッチング素子Ｑａ，Ｑｂのスイッチング動作によって入力電圧Ｖｉの半分となる電圧を中心にして上下する波形になっている。ここで、ピークパワー制限回路２７は、高電位側に所定の値の閾値電圧Ｖｃｒ＿ｒｅｆ＿ｈを設定し、低電位側に所定の値の閾値電圧Ｖｃｒ＿ｒｅｆ＿ｌを設定し、スタンバイモードで共振動作時のパワーを閾値電圧の差分ΔＶｃｒの範囲に制限するものである。これにより、共振コンデンサＣ６の電圧Ｖｃｒは、ハイサイドのスイッチング素子Ｑａがオンしたときに閾値電圧Ｖｃｒ＿ｒｅｆ＿ｈより高くなるピークパワーの部分が制限される。また、電圧Ｖｃｒは、ローサイドのスイッチング素子Ｑｂがオンしたときに閾値電圧Ｖｃｒ＿ｒｅｆ＿ｌより低くなるピークパワーの部分が制限される。
【００３９】
具体的には、この電流共振型のスイッチング電源装置の入力電力Ｐｉｎは、
Ｐｉｎ＝Ｖｉ＊ΔＶｃｒ＊Ｃｒ＊ｆｓ＋（Ｖｉ＾２）＊Ｃｖｓ＊ｆｓ
で表される。ここで、Ｖｉは入力電圧、Ｃｒは共振コンデンサＣ６の容量、ｆｓはスイッチング周波数、ＣｖｓはＶＳ端子とグランドとの間の等価容量（≒Ｃａ＋Ｃｂ）である。この入力電力Ｐｉｎの計算式において、ΔＶｃｒ以外のパラメータは、ほぼ一定であるので、入力電力Ｐｉｎは、差分ΔＶｃｒの関数になっている。したがって、差分ΔＶｃｒを所定値に制限すれば、パワーを制限することができる。このようにして、スタンバイモードにおいてピークパワーが制限されることにより、可聴ノイズが大幅に低減されることになる。なお、ここでは、差分ΔＶｃｒを小さくしていくことで、ピークパワーを絞っているが、その値は、制御ＩＣ１２の内部で設定される固定の閾値電圧Ｖｒｅｆ＿ｈ，Ｖｒｅｆ＿ｌで決められる。しかし、差分ΔＶｃｒは、外付けの抵抗Ｒ３，Ｒ４の分圧比を調整することで、任意に変更することができる。
【００４０】
次に、スタンバイモードでのバースト動作について説明する。スタンバイモードのバースト動作では、制御回路２３は、ハイ（Ｈ）レベルのバースト動作信号ｂｕｒ＿ｅｎを出力する。これにより、充放電回路２６では、充放電動作を有効にし、ピークパワー制限回路２７では、強制ターンオフ信号ｏｆｆ＿ｔｒｇ＿ｐの出力を有効にする。
【００４１】
ピークパワー制限回路２７では、そのＰＬ端子に、抵抗Ｒ３，Ｒ４によって分圧された電圧ＶＰＬが入力され、比較器ＣＯＭＰ４，ＣＯＭＰ５にて高電位側の閾値電圧Ｖｒｅｆ＿ｈおよび低電位側の閾値電圧Ｖｒｅｆ＿ｌと比較される。なお、図８に示したように、閾値電圧Ｖｒｅｆ＿ｈは、分圧前の電圧Ｖｃｒに対する閾値電圧Ｖｃｒ＿ｒｅｆ＿ｈに対応し、ローサイドの閾値電圧Ｖｒｅｆ＿ｌは、分圧前の電圧Ｖｃｒに対する閾値電圧Ｖｃｒ＿ｒｅｆ＿ｌに対応するものである。
【００４２】
比較器ＣＯＭＰ４は、電圧ＶＰＬがハイサイドの閾値電圧Ｖｒｅｆ＿ｈを超えると、Ｈレベルの信号ｈｉ＿ｏｆｆを出力する。この信号ｈｉ＿ｏｆｆを受けたワンショット回路ＯＳ３は、信号ｈｉ＿ｏｆｆの立ち上がりエッジに同期して立ち上がる所定のオン幅を有する信号を出力する。このワンショット回路ＯＳ３の出力信号は、論理和回路ＯＲ２および論理積回路ＡＮＤ２を介してピークパワー制限回路２７の出力端子に強制ターンオフ信号ｏｆｆ＿ｔｒｇ＿ｐとして出力される。
【００４３】
一方、比較器ＣＯＭＰ５は、電圧ＶＰＬがローサイドの閾値電圧Ｖｒｅｆ＿ｌを下回ると、Ｈレベルの信号ｌｏ＿ｏｆｆを出力する。この信号ｌｏ＿ｏｆｆを受けたワンショット回路ＯＳ４は、信号ｌｏ＿ｏｆｆの立ち上がりエッジに同期して立ち上がる所定のオン幅を有する信号を出力する。このワンショット回路ＯＳ４の出力信号は、論理和回路ＯＲ２および論理積回路ＡＮＤ２を介してピークパワー制限回路２７の出力端子に強制ターンオフ信号ｏｆｆ＿ｔｒｇ＿ｐとして出力される。この強制ターンオフ信号ｏｆｆ＿ｔｒｇ＿ｐは、発振回路２２に供給される。
【００４４】
発振回路２２は、通常モードでは、ヒステリシス比較器ＣＯＭＰ２の出力がＬレベルであり、ＦＢ端子の電圧およびＣＳ端子の電圧の値が低い方の電圧よりもコンデンサＣｏｓの充電電圧Ｖｏｓが高くなると比較器ＣＯＭＰ１の出力がＨレベルになるので、ＲＳフリップフロップＲＳ−ＦＦ１がセットされてＨレベルの信号Ｔｄを出力する。この信号Ｔｄは、ワンショット回路ＯＳ２に入力され、ワンショット回路ＯＳ２は、信号Ｔｄの立ち上がりエッジに同期して立ち上がる所定のオン幅を有するオフトリガの信号ｏｆｆ＿ｔｒｇを出力する。このとき、Ｈレベルの信号ＴｄによりスイッチＳＷ１がオン（導通）するので、コンデンサＣｏｓの電荷は放電される。また、インバータ回路ＩＮＶ３の出力がＬレベルとなってスイッチＳＷ２がオフ（遮断）するので、インバータ回路ＩＮＶ１，ＩＮＶ２を含む遅延回路は、遅延動作を開始する。この遅延回路において、コンデンサＣｔｄの充電電圧Ｖｔｄがインバータ回路ＩＮＶ１の閾値電圧より高くなると、ＲＳフリップフロップＲＳ−ＦＦ１がリセットされ、信号Ｔｄは、Ｌレベルになる。信号Ｔｄは、インバータ回路ＩＮＶ３により論理反転されてワンショット回路ＯＳ１に入力され、ワンショット回路ＯＳ１は、信号Ｔｄの立ち下がりエッジに同期して立ち上がる所定のオン幅の信号ｏｎ＿ｔｒｇを出力する。このとき、インバータ回路ＩＮＶ１，ＩＮＶ２を含む遅延回路は、遅延動作が終了され、比較器ＣＯＭＰ１を含む回路は、基準となる充電電圧Ｖｏｓの生成が開始される。
【００４５】
一方、スタンバイモードのバースト動作では、ＲＳフリップフロップＲＳ−ＦＦ１のセット入力端子Ｓに、比較器ＣＯＭＰ１およびヒステリシス比較器ＣＯＭＰ２の出力信号に加え、ピークパワー制限回路２７からの強制ターンオフ信号ｏｆｆ＿ｔｒｇ＿ｐが入力される。
【００４６】
強制ターンオフ信号ｏｆｆ＿ｔｒｇ＿ｐが入力されると、ＲＳフリップフロップＲＳ−ＦＦ１がセットされて、出力端子Ｑには、Ｈレベルの信号Ｔｄが出力される。これにより、図９に示したように、コンデンサＣｔｄの充電が開始されて充電電圧Ｖｔｄが上昇を開始するとともに、ワンショット回路ＯＳ２は、信号ｏｆｆ＿ｔｒｇを出力する。なお、このときコンデンサＣｏｓの電荷は放電される。
【００４７】
充電電圧Ｖｔｄがインバータ回路ＩＮＶ１の閾値電圧を超えると、ＲＳフリップフロップＲＳ−ＦＦ１がリセットされて、出力端子Ｑには、Ｌレベルの信号Ｔｄが出力される。これにより、ワンショット回路ＯＳ１は、オントリガの信号ｏｎ＿ｔｒｇを出力する。
【００４８】
なお、ワンショット回路ＯＳ１がオントリガの信号ｏｎ＿ｔｒｇを出力するときには、スイッチＳＷ１が遮断されてコンデンサＣｏｓの充電を開始する。しかし、コンデンサＣｏｓの充電電圧ＶｏｓがＦＢ端子またはＣＳ端子の低い方の値を超える前に、強制ターンオフ信号ｏｆｆ＿ｔｒｇ＿ｐが入力されてしまう。これにより、スイッチＳＷ１が導通されてコンデンサＣｏｓが放電されてしまうので、比較器ＣＯＭＰ１が信号ｏｆｆ＿ｔｒｇの生成の契機となる信号を出力することはない。
【００４９】
次に、スタンバイモードのバースト動作におけるスイッチング電源装置の動作について説明する。
図１０はスタンバイモードのバースト動作における動作波形を示す図である。
【００５０】
スタンバイモードのバースト動作において、発振回路２２は、ＣＳ端子の電圧ＶＣＳにより周波数制御される。ソフトスタートでは、電圧ＶＣＳが高くなるにつれて発振回路２２のスイッチング周波数が低く、ソフトエンドでは、電圧ＶＣＳが低くなるにつれて発振回路２２のスイッチング周波数が高くなるように制御される。
【００５１】
図１０の動作波形において、スタンバイモードとなる軽負荷でスイッチング素子Ｑａ，Ｑｂのスイッチングを行うと、負荷の消費電力より多くの電力を出力側に送るので、ＦＢ端子の電圧ＶＦＢは低下するため、図１０の初期状態では図４に示す閾値電圧Ｖｆｂｓｅより低くなっている。そのため、充放電回路２６のスイッチＳＷ３はオフ、スイッチＳＷ４はオンで、端子ＣＳの電位はグランド電位となっている。この初期状態ではスイッチング素子Ｑａ，Ｑｂのスイッチングが停止しているので、ＦＢ端子の電圧ＶＦＢは徐々に増加していく。ＦＢ端子の電圧ＶＦＢが閾値電圧Ｖｆｂｓｓを超えると、ヒステリシス比較器ＣＯＭＰ３と論理積回路ＡＮＤ１の出力がＬレベル、インバータ回路ＩＮＶ４の出力がＨレベルとなって定電流源ＩｃｈｇによるコンデンサＣ４の充電が開始され、ＣＳ端子の電圧ＶＣＳの電圧が上昇を始めてソフトスタートが開始する。
【００５２】
ソフトスタートのとき、ＣＳ端子の電圧ＶＣＳが制御ＩＣ１２の内部で作られた高電位側の閾値電圧Ｖｃｓｏｎより低いとヒステリシス比較器ＣＯＭＰ２の出力がＨレベルとなってＲＳフリップフロップＲＳ−ＦＦ１にセット入力が印加され続けるので、オントリガの信号ｏｎ＿ｔｒｇが出力されず、スイッチング素子Ｑａ，Ｑｂのスイッチングは停止している。ＣＳ端子の電圧ＶＣＳが増加して、制御ＩＣ１２の内部で作られたハイサイドの閾値電圧Ｖｃｓｏｎを超えるとヒステリシス比較器ＣＯＭＰ２の出力がＬレベルとなるので、スイッチングが開始される。これにより、たとえばローサイドのＬＯ端子には、スイッチング素子Ｑｂをオン・オフ制御する信号ＶＬＯが出力される。これにより、共振回路が共振を開始し、共振コンデンサＣ６には電流Ｉｃｒが流れるようになる。このとき、最初は、スイッチング周波数が高いために、電圧ゲインが低く、１次側から２次側に伝達できるエネルギが少ないもしくはゼロである無効スイッチング領域に入っている。ＣＳ端子の電圧ＶＣＳがさらに上昇すると、スイッチング周波数が低くなり、電圧ゲインが高くなって１次側から２次側に伝達できるエネルギが多くなる。これにより、出力電圧Ｖｏが徐々に高くなっていく。
【００５３】
スイッチング素子Ｑａ，Ｑｂのスイッチングが開始されて入力側から出力側に送るエネルギが増えていくとＦＢ端子の電圧ＶＦＢは低下に転じ、電圧ＶＦＢが閾値電圧Ｖｆｂｓｅを下回るとヒステリシス比較器ＣＯＭＰ３と論理積回路ＡＮＤ１の出力がＨレベル、インバータ回路ＩＮＶ４の出力がＬレベルとなって、定電流源ＩｄｃｈｇによるコンデンサＣ４の放電が開始され、ＣＳ端子の電圧ＶＣＳの電圧が低下を始める。そして、ＣＳ端子の電圧ＶＣＳの電圧が低電位側の閾値電圧Ｖｃｓｏｆｆより低くなるとヒステリシス比較器ＣＯＭＰ２の出力がＨレベルとなって、スイッチング素子Ｑａ，Ｑｂのスイッチングが停止される。
【００５４】
ソフトエンドのときは、ＣＳ端子の電圧ＶＣＳが低下していき、制御ＩＣ１２の内部で作られたハイサイドの閾値電圧Ｖｃｓｏｆｆを下回るとヒステリシス比較器ＣＯＭＰ２の出力がＨレベルとなってスイッチングが停止される。このソフトエンドでは、スイッチング周波数が高くなっていくが、その途中で電圧ゲインが低くなり、無効スイッチング領域に入る。
【００５５】
ソフトスタートおよびソフトエンドにおいて、それぞれの無効スイッチング領域に挟まれた有効領域では、１次側から２次側に伝達できるエネルギが多く、出力電圧Ｖｏが徐々に高くなっている。また、この有効領域において、１次側から２次側に伝達できるエネルギが過剰になった場合には、ピークパワー制限回路２７によりピークパワーが制限される。これにより、無効スイッチング領域を低減するために、電圧ＶＣＳの傾斜が急になるように設定しても、共振コンデンサＣ６の共振電流Ｉｃｒは、そのピーク値が抑えられることで、可聴ノイズの発生が抑制される。
【００５６】
なお、閾値電圧ＶｆｂｓｓおよびＶｆｂｓｅはバースト動作におけるＣＳ端子の電圧ＶＣＳより高くなるよう設定されているので、バースト動作時のスイッチング周波数はＣＳ端子の電圧ＶＣＳによってのみ制御されるようになっている。
【００５７】
＜第２の実施の形態＞
図１１は第２の実施の形態に係る電流共振型のＤＣ−ＤＣコンバータを備えるスイッチング電源装置の構成例を示す回路図である。この図１１において、図１に示した構成要素と同じまたは均等の構成要素については同じ符号を付してその詳細な説明は省略する。
【００５８】
上記の第１の実施の形態に係るスイッチング電源装置では、共振コンデンサＣ６に並列に接続された直列接続の抵抗Ｒ３，Ｒ４による分圧回路が出力した信号でバースト動作時のピークパワーを監視している。これに対し、第２の実施の形態に係るスイッチング電源装置では、共振コンデンサＣ６に並列に接続された直列接続のコンデンサＣ７，Ｃ８による分圧回路が出力した信号でバースト動作時のピークパワーを監視している。したがって、このスイッチング電源装置は、分圧回路の構成が違うだけで、動作は、第１の実施の形態に係るスイッチング電源装置と同じである。
【００５９】
なお、この実施の形態では、このピークパワー制限回路２７の閾値電圧Ｖｒｅｆ＿ｈ，Ｖｒｅｆ＿ｌは、下記の式によって決められる。
Ｖｒｅｆ＿ｈ＝（Ｖｉ／２＋ΔＶｃｒ／２）＊Ｃ７／（Ｃ７＋Ｃ８）
Ｖｒｅｆ＿ｌ＝（Ｖｉ／２−ΔＶｃｒ／２）＊Ｃ７／（Ｃ７＋Ｃ８）
＜第３の実施の形態＞
図１２は第３の実施の形態に係る電流共振型のＤＣ−ＤＣコンバータを備えるスイッチング電源装置の構成例を示す回路図、図１３はピークパワー制限回路の構成例を示す回路図、図１４はピークパワー制限回路の動作シーケンスを示す図である。この図１２、図１３および図１４において、図１、図５および図８に示した構成要素と同じまたは均等の構成要素については同じ符号を付してその詳細な説明は省略する。
【００６０】
上記の第１および第２の実施の形態に係るスイッチング電源装置では、共振コンデンサＣ６の電圧でバースト動作時のピークパワーを監視している。これに対し、第３の実施の形態に係るスイッチング電源装置では、図１２に示したように、トランスＴ１の補助巻線Ｐ２の電圧でバースト動作時のピークパワーを監視している。
【００６１】
このスイッチング電源装置において、トランスＴ１は、補助巻線Ｐ２を有し、その補助巻線Ｐ２の一方の端子は、抵抗Ｒ３の一方の端子に接続され、補助巻線Ｐ２の他方の端子は、抵抗Ｒ４の一方の端子およびグランドに接続されている。抵抗Ｒ３，Ｒ４の他方の端子は、ともに接続され、その接続点は、制御ＩＣ１２のＰＬ端子に接続されている。
【００６２】
バースト動作のとき、補助巻線Ｐ２は、１次巻線Ｐ１の印加電圧にほぼ比例した電圧が出力される。補助巻線Ｐ２の出力電圧は、抵抗Ｒ３，Ｒ４による分圧回路により分圧され、制御ＩＣ１２のＰＬ端子に供給されている。
【００６３】
補助巻線Ｐ２の出力電圧を監視するピークパワー制限回路２７は、図１３に示したように、図５に示したものと同じ構成要素を有している。ただし、この実施の形態におけるピークパワー制限回路２７では、比較器ＣＯＭＰ４，ＣＯＭＰ５の入力の構成が図５に示したものと相違している。すなわち、比較器ＣＯＭＰ４の非反転入力端子は、制御ＩＣ１２の内部で作られた閾値電圧Ｖｒｅｆ＿ｈを受ける端子に接続され、比較器ＣＯＭＰ５の反転入力端子は、制御ＩＣ１２の内部で作られた閾値電圧Ｖｒｅｆ＿ｌを受ける端子に接続されている。比較器ＣＯＭＰ４の反転入力端子および比較器ＣＯＭＰ５の非反転入力端子は、ピークパワー制限回路２７のＰＬ端子に接続されている。
【００６４】
ここで、このピークパワー制限回路２７の閾値電圧Ｖｒｅｆ＿ｈ，Ｖｒｅｆ＿ｌは、下記の式によって決められる。
Ｖｒｅｆ＿ｈ＝（Ｖｉ／２−ΔＶｃｒ／２）＊Ｒ４／（Ｒ３＋Ｒ４）＊（１／Ｎ）
Ｖｒｅｆ＿ｌ＝−Ｖｒｅｆ＿ｈ
ここで、Ｎは、１次巻線Ｐ１と補助巻線Ｐ２との巻線比である。
【００６５】
ピークパワー制限回路２７のＰＬ端子に供給される電圧ＶＰＬは、図１４に示したように、グランド電位を基準にして上下する波形を有している。ここで、電圧ＶＰＬがハイサイドの閾値電圧ｒｅｆ＿ｈを下回ると、比較器ＣＯＭＰ４は、Ｈレベルの信号ｈｉ＿ｏｆｆを出力する。この信号ｈｉ＿ｏｆｆを受けたワンショット回路ＯＳ３は、信号ｈｉ＿ｏｆｆの立ち上がりエッジに同期して立ち上がる所定のオン幅を有する信号を出力する。このワンショット回路ＯＳ３の出力信号は、論理和回路ＯＲ２および論理積回路ＡＮＤ２を介してピークパワー制限回路２７の出力端子に強制ターンオフ信号ｏｆｆ＿ｔｒｇ＿ｐとして出力される。
【００６６】
一方、比較器ＣＯＭＰ５は、電圧ＶＰＬがローサイドの閾値電圧Ｖｒｅｆ＿ｌを超えると、Ｈレベルの信号ｌｏ＿ｏｆｆを出力する。この信号ｌｏ＿ｏｆｆを受けたワンショット回路ＯＳ４は、信号ｌｏ＿ｏｆｆの立ち上がりエッジに同期して立ち上がる所定のオン幅を有する信号を出力する。このワンショット回路ＯＳ４の出力信号は、論理和回路ＯＲ２および論理積回路ＡＮＤ２を介してピークパワー制限回路２７の出力端子に強制ターンオフ信号ｏｆｆ＿ｔｒｇ＿ｐとして出力される。この強制ターンオフ信号ｏｆｆ＿ｔｒｇ＿ｐは、発振回路２２に供給される。
【００６７】
この実施の形態では、パワーを絞るには、閾値電圧Ｖｒｅｆ＿ｈを高く設定し、閾値電圧Ｖｒｅｆ＿ｌを低く設定して信号ｈｉ＿ｏｆｆ，ｌｏ＿ｏｆｆの立ち上がりのタイミングを早くすればよい。これにより、発振回路２２が出力するオフトリガの信号ｏｆｆ＿ｔｒｇは、通常モードの場合よりもスタンバイモードのバースト動作の場合の方がタイミング的に早く出力される。
【００６８】
なお、制御ＩＣ１２が負電圧の電源を有しない場合は、制御ＩＣ１２の内部にレベルシフト回路を設けてＰＬ端子に入力される信号をシフトアップし、これに合わせて各種閾値を調整すればよい。
【符号の説明】
【００６９】
１０ｐ，１０ｎ  入力端子
１１ｐ，１１ｎ  出力端子
１２  制御ＩＣ（制御部）
２１  起動回路
２２  発振回路
２３  制御回路
２４  ハイサイドドライブ回路
２５  ローサイドドライブ回路
２６  充放電回路
２７  ピークパワー制限回路
ＡＮＤ１，ＡＮＤ２  論理積回路
Ｃ１  入力コンデンサ
Ｃ１０  出力コンデンサ
Ｃ２，Ｃ３，Ｃ４，Ｃ５，Ｃ１１  コンデンサ
Ｃ６  共振コンデンサ
Ｃ７，Ｃ８  コンデンサ（分圧回路）
ＣＯＭＰ１，ＣＯＭＰ４，ＣＯＭＰ５  比較器
ＣＯＭＰ２，ＣＯＭＰ３  ヒステリシス比較器
Ｃａ，Ｃｂ，Ｃｏｓ，Ｃｔｄ  コンデンサ
Ｄ２，Ｄ３，Ｄ４，Ｄ１１，Ｄ１２  ダイオード
ＩＮＶ１，ＩＮＶ２，ＩＮＶ３，ＩＮＶ４  インバータ回路
Ｉｃｈｇ，Ｉｄｃｈｇ，Ｉｏｓ，Ｉｔｄ  定電流源
ＯＲ１，ＯＲ２  論理和回路
ＯＳ１，ＯＳ２，ＯＳ３，ＯＳ４  ワンショット回路
Ｐ１  １次巻線
Ｐ２  補助巻線
ＰＣ１  フォトカプラ
Ｑａ，Ｑｂ  スイッチング素子
Ｒ１，Ｒ２，Ｒ６，Ｒ７，Ｒ８，Ｒ９，Ｒ１０  抵抗
Ｒ３，Ｒ４  抵抗（分圧回路）
ＲＳ−ＦＦ１  ＲＳフリップフロップ
Ｓ１，Ｓ２  ２次巻線
ＳＲ１  シャントレギュレータ
ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４  スイッチ
Ｔ１  トランス
【図１】
0006743518.tif 000002
【図２】
0006743518.tif 000003
【図３】
0006743518.tif 000004
【図４】
0006743518.tif 000005
【図５】
0006743518.tif 000006
【図６】
0006743518.tif 000007
【図７】
0006743518.tif 000008
【図８】
0006743518.tif 000009
【図９】
0006743518.tif 000010
【図１０】
0006743518.tif 000011
【図１１】
0006743518.tif 000012
【図１２】
0006743518.tif 000013
【図１３】
0006743518.tif 000014
【図１４】
0006743518.tif 000015