(57)【特許請求の範囲】
【請求項１】
熱源素子を含む半導体集積回路の回路図を作成するステップと、
前記回路図に基づき前記半導体集積回路の回路シミュレーションを行うステップと、
前記回路シミュレーションに基づき、前記半導体集積回路の発熱量を算出するステップと、
前記半導体集積回路が作り込まれた半導体チップが搭載されるリードフレームのリードフレーム情報及び前記半導体チップが封止されるパッケージのパッケージ情報に基づき熱抵抗を算出するステップと、
前記算出した熱抵抗に基づき前記パッケージに封止された前記半導体集積回路全体の熱シミュレーションを行うステップと、
前記熱シミュレーションの結果に基づき前記半導体チップ内の最大温度差を最大熱勾配として算出するとともに前記最大熱勾配時の温度分布情報を抽出するステップと、
前記抽出した温度分布情報に基づき、前記半導体チップ上の前記半導体集積回路を構成するタイミング素子に当該タイミング素子の前記最大熱勾配時の温度に関する情報をフィードバックするステップと、
前記温度に関する情報がフィードバックされた前記タイミング素子に基づき回路シミュレーションを行うことを特徴とする半導体集積回路の回路シミュレーション方法。
【請求項２】
前記半導体集積回路の発熱量を算出するステップの前または後で前記熱源素子の発熱部の面積を算出することを特徴とする請求項１に記載の半導体集積回路の回路シミュレーション方法。
【請求項３】
前記リードフレーム情報および前記パッケージ情報に基づき前記熱抵抗を算出する前に、前記パッケージに封止された前記半導体集積回路全体の三次元形状が適切であるかどうかをＣＡＤで確認することを特徴とする請求項１または請求項２に記載の半導体集積回路の回路シミュレーション方法。
【請求項４】
前記タイミング素子はフリップフロップ回路であることを特徴とする請求項１〜３のいずれか１項に記載の半導体集積回路の回路シミュレーション方法。
【請求項５】
前記フィードバックの対象となる情報は、前記タイミング素子のセットアップ時間、ホールド時間、及び遅延時間であることを特徴とする請求項１〜４のいずれか１項に記載の半導体集積回路の回路シミュレーション方法。
【請求項６】
前記タイミング素子と他のタイミング素子との間に温度差がある場合には、温度差に応じた時間遅延を時定数Ｒ１Ｃ１に変換してフィードバックすることを特徴とする請求項５に記載の半導体集積回路のシミュレーション方法。
【請求項７】
前記熱シミュレーションは、前記熱源素子の発熱、熱伝達が変化している過渡的な状態での熱シミュレーションであり、前記リードフレーム情報及び前記パッケージ情報から、熱抵抗Ｒ及び熱容量Ｃとの積であるＲＣ時定数を求め、前記半導体チップ内での所定の位置と基準点との間の温度差を前記ＲＣ時定数の１／３〜１／２０の時間ステップ毎に算出し、前記温度差の最大値を前記最大熱勾配として算出するとともに、このようにして得られた前記最大熱勾配時の前記温度分布情報を抽出することを特徴とする請求項１〜６のいずれか１項に記載の半導体集積回路の回路シミュレーション方法。
【請求項８】
前記半導体集積回路はＬＥＤドライバ、電源回路、インテリジェントパワーデバイス、及び中央処理装置のいずれか１つの回路機能を備えていることを特徴とする請求項１〜７のいずれか１項に記載の半導体集積回路の回路シミュレーション方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体集積回路の回路シミュレーション方法、及びその方法に基づき設計、製造される半導体集積回路に関する。
【背景技術】
【０００２】
たとえば、各種ドライバ集積回路、電源集積回路、ＣＰＵ（中央処理装置）、ＩＰＤ（インテリジェントパワーデバイス）等の大電流が流れる熱源素子を内蔵する半導体集積回路の配置には、従前、熱対策が講じられるものが少なくない。
【０００３】
特許文献１は、２つ以上の温度依存素子の温度変化がほぼ同一となるよう、熱源素子及び温度依存素子を配置する方法を開示する。
【０００４】
特許文献２は、消費電力を多く発生する回路ブロックを半導体基板上に分散配置することにより、半導体基板上の温度分布を均一化するという、半導体集積回路の自動配置方法を開示する。そのために、基本論理回路を機能ごとにグループ化して回路ブロックとし、複数の回路ブロックを半導体基板上に自動配置する方法において、回路動作をシミュレーションして得られたシミュレーション出力結果と、基本論理回路の消費電力を計算する手段を格納した消費電力計算ルールファイルとを用いて回路ブロックの消費電力を計算する。この計算結果と回路接続情報と半導体基板上に基本論理回路を配置および配線するときの配置制約手段とを用いて、半導体基板上に単位面積当たりの消費電力を平均化するように回路ブロックを配置するものである。
【０００５】
特許文献３は、表面実装型素子よりの放熱経路の熱抵抗算出方法を開示する。こうした熱抵抗算出方法を手立てとして設計することにより熱に関して信頼性の高いものを設計し、製造することができるとしている。
【０００６】
特許文献４は、半導体集積回路の大規模化、高集積化に際しても作業性よく半導体集積回路の設計を行い、熱特性に優れた半導体集積回路システムを設計する方法を提供するとしている。そのために、システム仕様情報に基づき、そのシステムを収納する筐体および、筐体内に収納され、そのシステムを構成する実装基板と、実装基板上に実装されるパッケージ基板を含む半導体集積回路（ＬＳＩ）装置の設計を行う第１の工程と、第１の工程で得られた設計結果に基づき、筐体内における実装基板および半導体集積回路の少なくとも一方の熱解析を行う工程と、熱解析を行う工程の解析結果に基づき半導体集積回路システムを設計する第２の工程を含んでいる。特許文献４によれば、半導体集積回路の素子配置を、半導体集積回路の内部条件のみならず、筐体を含む実装基板およびパッケージ基板の熱解析情報に基づいて最適化することで、実装基板、パッケージ基板、半導体集積回路全体の最適化を実施することが可能となるとしている。
【０００７】
特許文献５は、電子回路の配置設計を行うにあたり熱源の位置情報を考慮するものであり、これによって、最適な電気的特性が得られるとしている。そのために、複数の回路ブロックと、少なくとも１つの熱源を含む電子回路の配置を作成する電子回路の配置作成装置において、第１の回路ブロックのネットリストを含む回路ネットリストデータと、回路ネットリストデータに基づいて回路シミュレーションを行う。シミュレーション結果データに基づいて、熱源を検索して熱源位置を算出する熱源位置算出手段と、算出された熱源位置と、予め入力されたフロアープランによる全回路ブロックの配置情報から、各回路ブロックからの熱源の相対位置を算出する熱源相対位置を算出する熱源相対位置算出手段と、第１の回路ブロックとは異なる第２の回路ブロックの配置作成時に、算出された熱源の相対位置に基づいて、熱源のシンボルを、指定された第２の回路ブロックの相対位置に表示するように制御する配置熱源表示制御手段とを備える。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平７−３２１２８６号公報
【特許文献２】特開平９−２６６２５４号公報
【特許文献３】特開昭６４−１３４４５号公報
【特許文献４】特開２００８−１０２６３１号公報
【特許文献５】特開２０１３−１６１３５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
特許文献１は、熱源素子と温度依存素子が併存する半導体集積回路において温度依存素子相互の熱的整合性を向上させることはできる。しかし、半導体チップの大きさや厚み、さらには半導体基板が実装されるパッケージ等の熱抵抗は考慮していない。このため、半導体チップ内の熱分布、熱勾配に沿って適確に配置したとは言えない。
【００１０】
特許文献２は、その段落００２５に半導体チップとパッケージを含んだ熱伝導のシミュレーションを実行してチップ内の単位面積当たりのチップ温度を求め、チップ上の最高温度Ｔｍａｘと最低温度Ｔｍｉｎの差が許容温度Ｔｃ内にはいっているかどうかを計算し、許容温度Ｔｃ内に入っていない場合、回路ブロックを再度分割して消費電力の分散を計ることを示唆する。しかし、熱伝導率、熱抵抗の具体的なシミュレーション方法についてまでは開示も示唆もしていない。
【００１１】
特許文献３は、半導体チップとパッケージの熱抵抗を求めることを開示するが、回路素子を半導体チップ上に配置する配置方法までは開示も示唆もしていない。
【００１２】
特許文献４は、半導体集積回路システムの設計に際し、熱解析を行った後、この解析結果に基づき、半導体集積回路の素子配置、あるいは、パッケージ基板への実装構造、実装基板上での配置などを決定しているため、熱特性に優れた半導体集積回路システムの実現を図ることは期待できる。しかし、熱解析の対象が半導体チップのサイズや厚み、ボンディングワイヤーの径や長さ、ダイパッド（ダイフラグ）のサイズなどを考慮していないので、半導体チップ内での適正な熱分布、熱勾配を把握することは期待できない。
【００１３】
特許文献５は、熱源位置算出手段により電子回路全体のうち熱源を含む回路ブロックのネットリストデータと、そのシミュレーション結果に基づいて、回路ブロック中に発生する熱源を特定して熱源位置を算出することが可能となるため、熱源の判断漏れが起こることはない。しかし、特許文献４と同様に、熱解析の対象が半導体チップのサイズや厚み、ボンディングワイヤーの径や長さ、ダイパッドのサイズなどを考慮していないので、半導体チップ内での正確な熱分布を把握することは期待できない。
【００１４】
本発明の目的は上記の問題点、不具合を克服するものである。そのために、半導体チップに作り込まれた熱源素子の大きさ（面積）、消費電力を初め、半導体チップのサイズ、ボンディングワイヤーの径や長さ、ダイパッド（ダイフラグ）のサイズ、半導体チップを封止するパッケージのサイズ、形状、材料、材質などの熱伝導率の算出を行う。そしてそれらの算出結果に基づき、半導体チップ内の温度分布、温度勾配を求め、その温度分布や温度勾配に基づき半導体集積回路（半導体チップ）内に各種回路素子の配置または回路シミュレーションを行い、半導体集積回路を製造するものである。
【課題を解決するための手段】
【００１５】
本書において、「タイミング素子」とは、論理回路に用いられるトランジスタまたは論理回路を指す。論理回路の代表としてフリップフロップ回路を挙げることができる。また、「リードフレーム情報」とは半導体チップが搭載される金属細条であるリードフレームに関する形状、材料、材質、各種の物理的な特性及びこれらのサイズ、厚み等の少なくとも１つを指す。また、「パッケージ情報」とは、リードフレームの一部及び半導体チップを封止する封緘体の形状、材料、材質、各種の物理的定数や特性及びこれらのサイズ、厚み等の少なくとも１つを指す。物理的な特性には、リードフレーム情報、パッケージ情報に関わらず、代表的には熱伝導率、熱抵抗、熱容量を挙げることができる。また、本書で「半導体チップ」は、半導体集積回路が作り込まれた半導体基板を小さく分割した小片を指す。また、「等温線」とは半導体チップ上で同じ温度の地点を結んで得られる、いわゆる温度分布線を指す。
【００１６】
本発明にかかる半導体集積回路の回路シミュレーション方法は、
（ａ）熱源素子を含む半導体集積回路の回路図を作成するステップと、
（ｂ）前記回路図に基づき前記半導体集積回路の回路動作シミュレーションを行うステップと、
（ｃ）前記回路動作シミュレーションに基づき、前記半導体集積回路の発熱量を算出するステップと、
（ｄ）前記半導体集積回路が搭載されるリードフレーム情報及び前記半導体集積回路が封止されるパッケージの情報に基づき熱抵抗を算出するステップと、
（ｅ）前記熱抵抗に基づき前記パッケージに封止された半導体集積回路全体の熱シミュレーションを行うステップと、
（ｆ）前記熱シミュレーションの結果に基づき最大熱勾配時の熱分布情報を抽出するステップと、
（ｇ）前記抽出した熱分布情報を、前記半導体集積回路を構成するタイミング素子にフィードバックするステップと、
（ｈ）前記フィードバックした熱分布情報に基づき回路シミュレーションを行うステップ、とを備えている。
【００１７】
また、本発明の別の発明である半導体集積回路は上記の回路シミュレーション方法に基づき設計、製造される。
【発明の効果】
【００１８】
本発明にかかる半導体集積回路の回路シミュレーション方法は、半導体チップに作り込まれる熱源素子の電力の大きさ、半導体チップが搭載されるリードフレーム及びパッケージの熱伝導率、熱抵抗の大きさに基づき半導体チップ内の温度分布、温度勾配を把握することができるので、温度特性に優れた半導体集積回路を設計、製造することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明にかかる第１実施形態の半導体集積回路の配置方法を示すフローチャートである。
【図２】図１の配置方法に適用されるリードフレームの模式図と、そこから収集される情報を示す。図２（ａ）は内部リード、外部リードを含むリードフレームの模式図を、図２（ｂ）は図２（ａ）での内部リード、外部リードを除外したときのリードフレームの模式図とそこから収集されるリードフレーム情報をそれぞれ示す。
【図３】図１の配置方法に適用されるパッケージの模式図と、そこから収集されるパッケージ情報を示す。
【図４】本発明にかかる第１実施形態の半導体集積回路の配置方法に基づき配置される半導体チップ内のタイミング素子の配置の模式図を示す。図４（ａ）は各素子の配置図を、図４（ｂ）は熱源素子から所定の距離だけ離れた地点の温度の時間的遷移をそれぞれ示す。
【図５】本発明にかかる第２実施形態の半導体集積回路の回路シミュレーション方法を示すフローチャートである。
【図６】図５に示した第２実施形態のステップ２０８で行う過渡的な熱解析を説明するための熱シミュレーション図である。
【図７】本発明にかかる第３実施形態の半導体集積回路の回路シミュレーション方法を示すフローチャートである。
【図８】第３実施形態、ステップ３０８，３０９で適用される時定数Ｒ１Ｃ１を示す概念図である。
【発明を実施するための形態】
【００２０】
（第１実施形態）
図１は本発明にかかる第１実施形態の半導体集積回路の配置方法を説明するフローチャートである。ステップ１０１は、一般的に回路を設計する際に、回路動作を考慮して、回路図を作成するステップである。対象となる回路の中には用途に応じて熱源素子や各種論理回路が含まれる。こうした熱源素子を含む回路機能としてはたとえば、ＬＥＤドライバ、モータドライバ、ＩＰＤ（システム電源装置）等を挙げることができる。
【００２１】
ステップ１０２は、ステップ１０１で作成した回路図に沿って、静特性、動特性を回路シミュレーションするステップである。回路シミュレーションではトランジスタレベルの回路接続情報と回路内の素子の電気的特性に従って、回路内の各ノード電圧、各素子に流れる電流の直流特性や、時間応答特性、周波数応答特性などが算出される。回路シミュレーション、熱解析回路シミュレーションには、たとえば、ＳＰＩＣＥ（Ｓｉｍｕｌａｔｉｏｎ  Ｐｒｏｇｒａｍ  ｗｉｔｈ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ  Ｅｍｐｈａｓｉｓ）や米国、メンターグラフィック社のＡｄｖａｎｃｅｄ−ＭＳなどを用いることができる。
【００２２】
ステップ１０３は、ステップ１０２での回路シミュレーションにより発熱量を算出するステップである。すなわち、回路動作時の回路素子に流れる電流と印加される電圧、及び消費電力を熱源素子及びそれ以外の回路素子も含めて算出する。
【００２３】
ステップ１０４は、発熱部の面積を算出するステップである。ステップ１０２の回路シミュレーションでは各素子に流れる電流と印加される電圧が求まっているので、それらのデータから半導体チップ全体に占める発熱部の面積を計算する。発熱部の大半は熱源素子（パワートランジスタ）である。ステップ１０４は本発明では必須の構成要件ではないが、発熱部の面積を算出することにより熱容量を求めることができ、熱シミュレーション精度を高めることができる。発熱部面積の算出結果は後述のフロアープランで各回路素子を半導体チップ上に配置するときに配慮される。なお、ステップ１０４はステップ１０３の後ではなく、その前に行ってもよい。
【００２４】
ステップ１０５は、フロアープランを行うステップである。フロアープランでは、ステップ１０４で算出された発熱体の面積に基づき、半導体チップ内の温度分布を推定し、半導体チップ内に熱源素子、各回路素子、各種論理回路、各ブロック素子を大まかに配置する。また、フロアープランでは半導体チップの外周辺に熱源素子や各論理回路を外部に取り出すためにボンディングパッドが配置される。
【００２５】
ステップ１０６は、熱シミュレーションソフトプログラムに「リードフレーム情報」を入力するステップである。本書では説明の便宜上「リードフレーム情報」として記述するが、必ずしもリードフレームに関わる情報だけに限定されない。たとえば、ステップ１０６ではボンドワイヤーの材質、径、長さ等を熱シミュレーションの対象としてもかまわない。ステップ１０６ではおもにリードフレームの熱伝導率、熱抵抗を算出するためにリードフレームの内部リード、外部リードそれぞれの材料、材質、サイズ、厚み等に基づき熱伝導率、熱抵抗が算出される。なお、熱伝導率や熱抵抗の算出にあたっては、特許文献２〜５に開示された技術思想を考慮しながら行うことができるが、熱分析の便宜性からみると、市販されているたとえば、上記米国ケイデンス・デザイン・システムズ社のＶｉｒｔｕｏｓｏ  ＡＭＳ  Ｄｅｓｉｇｎｅｒを用いると良い。ステップ１０６では、リードフレームの熱容量が算出できると共に半導体チップからリードフレームへの熱抵抗が算出される。なお、リードフレームの模式図およびそれに関わるリードフレームの各種情報は、後述の図２に示される。
【００２６】
ステップ１０７は、「パッケージ情報」を入力するステップである。パッケージ情報なる語句も先に説明した「リードフレーム情報」と同様に便宜上用いている。ステップ１０７のパッケージ情報では、半導体チップ自体の熱伝導率、熱抵抗、さらにはリードフレームを封止する樹脂体の熱伝導率、熱抵抗、熱容量等を算出する。さらに先に述べたリードフレームが樹脂体に封止された後の熱伝導率、熱抵抗、熱容量も算出する。さらに、半導体チップ上のボンディングパッドと内部リードとの間に結線されるボンドワイヤーの径、長さに基づきボンディングワイヤーの熱伝導率、熱抵抗が算出される。さらに、ダイがリードフレームではなく、何らかの基板に固着される場合には、その基板の熱抵抗が算出される。また、ダイが固着された基板がさらに別の基板に取り付けられる構成下の場合には、その別の基板の熱伝導率、熱抵抗の算出をステップ１０７で行う。ステップ１０７では、パッケージの熱容量が算出できると共にリードフレームからパッケージへの熱抵抗が算出される。なお、ステップ１０７で処理されるパッケージの模式図及びそれに関わるパッケージ情報は後述の図３に示される。
【００２７】
なお、第１実施形態ではステップ１０６でリードフレーム情報を扱い、ステップ１０７でパッケージ情報を扱ったが、これらの処理ステップの順序は逆転しても構わない。すなわち、ステップ１０６でパッケージ情報を扱い、ステップ１０７でリードフレーム情報を扱ってもかまわない。また、リードフレーム情報とパッケージ情報を１つのステップで熱シミュレーションソフトプログラムに入力してもかまわない。
【００２８】
ステップ１０８は、ステップ１０６でのリードフレーム情報及びステップ１０７でのパッケージ情報により算出した熱抵抗の大きさに基づき、半導体集積回路全体の熱解析(熱シミュレーション)を行う。ステップ１０８は、定常解析、すなわち、回路動作が安定し、半導体チップ（ダイ）内の熱分布が落ち着いた状態で熱シミュレーションが行われる。
【００２９】
ステップ１０９は、ステップ１０８で行った熱シミュレーション（定常解析）に基づき、半導体チップ（半導体集積回路）内の等温線を作成するステップである。等温線は半導体チップ上の同じ温度の地点を結んで得られる、いわゆる温度分布線である。同じ温度と言ってもある程度の幅をもたせて作成するのが実用的である。作成する等温線の数は、半導体チップ上の最大温度及び最小温度それぞれの絶対値と、それらの間の温度差に基づき決定すればよい。たとえば、半導体チップ上の最大温度が１５０℃で、最小温度が５０℃である場合には、たとえば、２０℃の間隔で、等温線を作成するとすれば、その数は６本となる。等温線は自動または手動で作成される。
【００３０】
ステップ１１０は、ステップ１０９で作成した等温線に沿って半導体チップ上にタイミング素子を配置する。ここで、タイミング素子とは、論理回路を構成するトランジスタ、ダイオード、抵抗等を指す。たとえば、論理回路において、クロック信号を供給する方法として、一括駆動方式、クロック・ツリー方式、これら両者の組み合わせ方式等が知られているが、タイミング素子としては、これらに用いるクロックドライバ、フリップフロップ回路を挙げることができる。もちろん、フリップフロップ回路を構成する各トランジスタもタイミング素子に該当する。なお、フリップフロップ回路のセットアップ時間、ホールド時間、遅延時間は論理回路の動作に大きな影響を与えるので、温度変化に対して十分な配慮が必要となる。
【００３１】
図２は図１、ステップ１０６で考慮されるリードフレーム情報の一例を示す図２（ａ）は、ダイ（半導体チップ）ＤＩＥが固着されるリードフレームの概略図を示す。本書でリードフレームはダイパッド（ダイフラグ）、内部リードＩＬ、外部リードＯＬ、及びタブリードＴＬで構成される。リードフレームの中央部にはダイパッドＤＰが設けられ、ダイパッドＤＰはタブリードＴＬで支持されている。ダイパッドＤＰにはダイ（半導体チップ）ＤＩＥが固着される。内部リードＩＬはダイパッドＤＰ、タブリードＴＬと共に樹脂封止体ＥＣの中に封止され、外部リードＯＬは樹脂封止体ＥＣの外側に延出している。リードフレームは、パッケージ長Ｅ、リードピッチｅ、リード幅ｂ、タブリード幅Ｗｔｂ、リードフレームフラッグギャップｇ１などのサイズを有する。本発明では、こうした各種リードフレームに関する各種情報がパッケージ全体の熱抵抗率を計算するときに考慮される。
【００３２】
図２（ｂ）は、ダイ幅Ｗｄ、ダイ長Ｌｄ、ダイパッド幅Ｗｆ、ダイパッド長Ｌｆ、封止体幅Ｅ１、封止体長Ｄ１を表示するために図２（ａ）においての内部リードフレームＩＬおよび外部リードフレームＯＬを示していない状態を示す。本発明では、こうした情報もパッケージ全体の熱抵抗率、熱容量を計算するときに考慮される。
【００３３】
図３は図１、ステップ１０７で考慮される、パッケージの断面図及びその情報の一例を示す。
【００３４】
図３（ａ）は、樹脂封止体ＥＣの内部にダイｄがダイパッドＤＰ上にダイアタッチ（たとえば半田）ｄａを介して固着された状態を示す。図３（ａ）では、樹脂封止体ＥＣの厚みである封止体厚Ａ２及びダイ厚ｔｄが熱伝導率、熱抵抗の算出に考慮される。なお、樹脂封止体ＥＣの封止体幅Ｅ１、封止体長Ｄ１をステップ１０６で考慮したが、ステップ１０７でダイ厚ｔｄと共に熱伝導率、熱抵抗の算出に用いてもよい。
【００３５】
図３（ｂ）は、本発明にかかる半導体集積回路の全体像の断面図を示すが、図３（ａ）に、内部リードＩＬ、外部リードＯＬ、及びボンドワイヤーｂｗを加えた図でもある。図３（ｂ）では、外部リード厚ｔｌ、外部リードＯＬのリードフレーム高ｈ、リードフット長Ｌｆｔ、ダイパッドＤＰから内部リードＩＬまでの距離であるダイパッドダウンセットｄｄｆ、樹脂封止体ＥＣの底部から外部リードＯＬの端部までの距離であるパッケージスタンドオフＡ１、及びボンドワイヤーｂｗが、熱伝導率、熱抵抗の算出に用いられる。
【００３６】
図３（ｃ）は、本発明にかかる別の半導体集積回路を示す。図３（ｃ）は、図３（ｂ）とは異なり、ダイｄがダイアタッチｄａを介して金属載置部Ｈｒａに載置され、さらに金属載置部Ｈｒａが半田ｓを介してボードＢの取り付け部であるランドＬに装着される構造を成している。図３（ｃ）は、樹脂封止体ＥＣの体積が図３（ｂ）のそれよりも小さく、かつ、金属載置部Ｈｒａを設けたのでダイｄでの発熱は熱抵抗が比較的小さな金属載
置部Ｈｒａを介して急速に外部に放熱されるので、図３（ｂ）よりは集積回路装置全体の熱抵抗は小さくなる。図３（ｃ）では、金属載置部Ｈｒａ、半田ｓ、ランドＬ、及びボードＢの材質、材料に応じた熱抵抗率、熱抵抗が算出される。
【００３７】
図３（ｄ）は、図３（ｂ），（ｃ）に示したボンドワイヤーｂｗのボンドワイヤー長Ｌｂｗ、ボンドワイヤー径ｄｂｗを示す。ボンドワイヤーｂｗの材料は、アルミニウム（Ａｌ）、金（Ａｕ）、銅（Ｃｕ）の順に熱伝導率は高くなる。したがって、アルミニウム（Ａｌ）が３つの金属では熱の伝わり方が一番遅い。また、熱伝導率は温度によっても変化する。一般的に金属は温度が低いほど熱伝導率が高くなり、熱伝導が速くなる。本発明ではこうしたボンドワイヤーの熱伝導率も考慮して熱シミュレーションを行う。なお、ボンドワイヤーｂｗは材料、径、長さのほかにボンドワイヤーの数も熱シミュレーションの算出に用いる。
【００３８】
なお、ステップ１０６，１０７で考慮した各情報をキャド（ＣＡＤ、ｃｏｍｐｕｔｅｒ−ａｉｄｅｄ  ｄｅｓｉｇｎ）ソフトに入力することで、パッケージの三次元形状を作成することができる。三次元形状を把握することで、半導体集積回路の全体像を掴むことができ、リードフレーム情報及びパッケージ情報の熱シミュレーションソフトへの入力が適切であるか否かを判断することができる。すなわち、熱シミュレーションの対象となる部材を三次元形状で把握しながら最適な熱シミュレーションを行うのが本発明の１つの特徴でもある。
【００３９】
図４は、図１、ステップ１１０での配置と半導体チップ上の温度分布を説明する図である。図４ａは、半導体チップの等温線上にタイミング素子を配置したときの一例を、図４ｂは、熱源素子から基準点との間の温度差をそれぞれ示した模式図である。
【００４０】
図４（ａ）は、半導体チップ（ダイ）１の片隅に熱源素子２が配置され、熱源素子２の近傍に基準点３を設けた状態を示す。基準点３には、いわゆる温度を測定するためのモニター素子が置かれる。第１の等温線Ｌ１は熱源素子２の中心部から所定の温度、たとえば２０℃低い地点が結ばれて形成されている。第２の等温線Ｌ２は第１の等温線Ｌ１より、たとえば２０℃低い地点が結ばれて形成されている。第３の等温線Ｌ３は第２の等温線Ｌ２より、たとえば２０℃低い地点が結ばれて形成されている。したがって、第２の等温線Ｌ２，Ｌ３は、熱源素子２の中心部からそれぞれ４０℃，６０℃低い地点が結ばれて形成されている。
【００４１】
第１の等温線Ｌ１上には、第１のタイミング素子２１，２２，２３及び２４が配置されている。第１のタイミング素子２１〜２４は、それぞれトランジスタ単体であったり、或いはトランジスタがいくつか組み合わされた、たとえばフリップフロップ回路であったりする。
【００４２】
第２の等温線Ｌ２上には第２のタイミング素子３１，３２，３３及び３４が配置されている。第２のタイミング素子３１〜３４は、第１のタイミング素子と同様にそれぞれトランジスタ単体であったり、或いはトランジスタがいくつか組み合わされた、たとえばフリップフロップ回路であったりする。
【００４３】
第３の等温線Ｌ３上には第３のタイミング素子４１，４２，４３及び４４が配置されている。第３のタイミング素子４１〜４４は、第１，第２のタイミング素子と同様にそれぞれトランジスタ単体であったり、或いはトランジスタがいくつか組み合わされた、たとえばフリップフロップ回路であったりする。
【００４４】
論理回路の回路ブロックが高集積に亘る場合にはフリップフロップ回路の段数も多数となり、第１の等温線Ｌ１、第２の等温線Ｌ２、及び第３の等温線Ｌ３にまたがって、同じ回路部を構成するトランジスタやフリップフロップ回路を配置しなければならない場合が発生する。こうした場合には、フリップフロップ回路に要求されるセットアップ時間、ホールド時間、及び遅延時間を考慮して配置を決めるとよい。すなわち、タイミング素子が占める割合が高くなり、全てのタイミング素子を１つの等温線の近辺に置くことが困難の場合には、複数の等温線の近辺に配置しても良い。たとえばタイミング素子２１〜２４を等温線Ｌ１に配置し、タイミング素子３１〜３４を熱等温線Ｌ２に配置し、タイミング素子４１〜４４を等温線Ｌ３に配置する。タイミング素子２１〜２４の動作完了後、信号の伝達時間と、信号伝達中のズレたとえば１０％のセットアップ時間及びホールド時間と、定常時の素子間の温度差から生じる遅延時間の和をマージン時間として設けて、タイミング素子３１〜３４を動作させる。同じく、タイミング素子３１〜３４とタイミング素子４１〜４４の間も信号の伝達時間と、信号伝達中のズレ時間と、定常時の素子間の温度差から生じる遅延時間の和を設ける。それによって、熱源素子２の発熱により、タイミング素子間のマージンを確保することができる。
【００４５】
図４（ｂ）は、図４（ａ）に示した熱源素子２で生じるエネルギーの経時変化と、熱源素子２と、熱源素子の２の近傍に設けた基準点３との間の熱勾配を示す図であり、横軸は時間ｔを示す。
【００４６】
時刻ｔ０で熱源素子２に電力が供給されると、供給される電力が瞬時的にピーク値を有しているために、熱源素子２には瞬時的に最大のエネルギーが生じる。しかし、比較的短い時間である時刻ｔ１，ｔ２に至るとその大きさは所定の大きさで一定となる。
【００４７】
ここで熱源素子２と基準点３との間の温度差に着目する。時刻ｔ０〜ｔ１の区間では熱源素子２は除々に発熱するので、熱源素子２自体の温度は除々に上昇する。かつ、熱源素子２からの熱伝達が基準点３まで十分に伝達されていないため、両者の温度差は時刻ｔ０から時刻ｔ１に向かって除々に増加する。時刻ｔ１は、熱源素子２が最大温度に達するも、基準点３には熱源素子２の熱伝達が十分でないため、両者の温度差は最高値Ｔｍａｘとなり、両者の間の熱勾配が最大となる。熱勾配の最大値すなわち温度差の最高値Ｔｍａｘを求めるには、時刻ｔ０〜ｔ２の区間をパルス信号でサンプリングして、その温度のピーク値を求める。このために、ステップ１０６，１０７で求めた熱抵抗Ｒ及びリードフレーム情報、パッケージ情報から求められる熱容量Ｃの積であるＲＣ時定数のたとえば、１／３〜１／２０の範囲の時間ステップでサンプリングして求める。なお、サンプリングは１回ではなく、たとえば、１回目は時間ステップ１／３で温度範囲を粗く絞り込み、次にその範囲をたとえば時間ステップ１／５で細かくサンプリングして求めるようにしてもよい。
【００４８】
時刻ｔ１〜ｔ２では、熱源素子２の温度が最大温度に達し、かつ、熱源素子２で生じた熱エネルギーが基準点３に伝達される区間である。この区間では基準点３に伝達される熱エネルギーが増加するにつれて両者の温度差は減少し、時刻ｔ２では十分に伝播されるため、両者の温度差は定常値Ｔｃｏｎｓとなる。
【００４９】
さて、熱分布、熱勾配については本発明に限らずに一般的に次のことが言える。たとえば先に述べた図２及び図３のダイｄから熱が均一に発生すると仮定する場合、単位時間内の熱エネルギーのバランスは、発熱量Ｗ１は、ダイｄ中に流れる熱量Ｑ１と周囲の対流によって持ち去られる熱量Ｑ２との和となり、下記の数式１で表すことができる。
【００５０】
【数１】
0006655307.tif 000002
また、単位時間内にダイｄに生じる熱量Ｑ１は、フーリエの熱伝導法則に従い、下記の数式２で表すことができる。
【００５１】
【数２】
0006655307.tif 000003
ここで、Ｔは温度（Ｋ）、ｔは時間（ｓ）、ＫＴは熱伝導率（Ｗ／（ｍ・Ｋ））、ρは密度（ｋｇ／ｍ３）、ＣＰは定圧比熱（Ｊ／（ｋｇ・Ｋ））、∇はラプラス演算子、Ｖは体積（ｍ３）である。さらに、単位時間内に周囲の対流によって持ち去られる熱量Ｑ２はニュートンの冷却の法則を満たすので下記の数式３で表すことができる。
【００５２】
【数３】
0006655307.tif 000004
ここで、Ａは面積（ｍ２）、ｈは熱伝達率（Ｗ／ｍ２・ｋ）、Ｔｍは周囲の温度（Ｋ）である。本発明にかかるリードフレーム情報及びパッケージ情報を上記数式（１）に当てはめることで、熱源素子単体及び半導体集積回路全体及び各部の温度変化を把握することができる。
【００５３】
なお、本発明において、等温線上に配置するのはタイミング素子に限定されない。たとえば同じ温度特性が要求される、たとえば差動増幅器、カレントミラー回路であってもよい。
【００５４】
（第２実施形態）
図５は、本発明にかかる第２実施形態の半導体集積回路の回路シミュレーション方法を説明するフローチャートである。第２実施形態は、熱源素子の熱発生または熱伝達が断続的である場合や、あるいは比較的大きな熱を発生する熱源素子が複数存在する場合、すなわち、定常状態が存在しない場合を想定している。こうした場合には熱源素子の発熱による半導体集積回路内の熱勾配の変化により、該半導体集積回路内の複数のタイミング素子間の時間的ズレの最大値を基準にして、タイミング設計及びタイミング素子の配置を考慮して半導体集積回路を設計、製造することになる。
【００５５】
図５は、ステップ２０１〜２１１で構成される。これらのステップの中でステップ２０１〜ステップ２０７のそれぞれは第１実施形態のステップ１０１〜ステップ１０７のそれぞれに対応する。
【００５６】
ステップ２０１は、一般的に回路を設計する際に、回路動作を考慮して、回路図を作成するステップである。対象となる回路の中には用途に応じて熱源素子や各種論理回路、タイミング素子が含まれる。こうした熱源素子を含む回路機能としてはたとえば、ＬＥＤドライバ、モータドライバ、ＩＰＤ（システム電源装置）等を挙げることができる。
【００５７】
ステップ２０２は、ステップ２０１で作成した回路図に沿って、静特性、動特性を回路シミュレーションするステップである。回路シミュレーションではトランジスタレベルの回路接続情報と回路内の素子の電気的特性に従って、回路内の各ノード電圧、各素子に流れる電流の直流特性や、時間応答特性、周波数応答特性などが算出される。回路シミュレーション、熱解析回路シミュレーションには、たとえば、ＳＰＩＣＥ（Ｓｉｍｕｌａｔｉｏｎ  Ｐｒｏｇｒａｍ  ｗｉｔｈ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ  Ｅｍｐｈａｓｉｓ）や米国、ケイデンス・デザイン・システムズ社のＶｉｒｔｕｏｓｏ  ＡＭＳ  Ｄｅｓｉｇｎｅｒなどを用いることができる。
【００５８】
ステップ２０３は、ステップ２０２での回路シミュレーションにより発熱量を算出するステップである。すなわち、回路動作時の回路素子に流れる電流と印加される電圧により、熱源素子及びそれ以外の各回路素子も含めて算出する。
【００５９】
ステップ２０４は、発熱体の面積を算出するステップである。ステップ２０２の回路シミュレーションでは各回路素子に流れる電流と印加される電圧が求まってくるので、それらのデータから半導体チップ全体に占める発熱部の面積を計算する。発熱部の中には熱源素子だけではなく比較的大きな発熱素子が対象となる。発熱部の面積を求めることは本発明では必須の構成要件ではないが、後述のフロアープランを行うときに各回路素子の配置時に考慮される。
【００６０】
ステップ２０５は、フロアープランを行うステップである。フロアープランでは、ステップ２０４で算出された発熱体の面積に基づき、半導体チップ内の温度分布を推定し、半導体チップ内に熱源素子、各回路素子、各種論理回路、各ブロック素子を大まかに配置する。また、フロアープランでは半導体チップの外周辺に熱源素子や各論理回路を外部に取り出すためにボンディングパッドが配置される。
【００６１】
ステップ２０６は、熱シミュレーションソフトプログラムに「リードフレーム情報」を入力するステップである。本書では説明の便宜上「リードフレーム情報」として記述するが、必ずしもリードフレームに関わる情報だけに限定されない。たとえば、ステップ２０６ではボンドワイヤーの材質、径、長さ等を熱シミュレーションの対象としてもかまわない。ステップ２０６ではおもにリードフレームの熱伝導率、熱抵抗を算出するためにリードフレームの内部リード、外部リードそれぞれの材料、材質、サイズ、厚み等に基づき熱伝導率、熱抵抗が算出される。なお、熱伝導率や熱抵抗の算出にあたっては、特許文献２〜５に開示された技術思想を考慮しながら行うことができるが、熱分析の便宜性からみると、市販されているたとえば、上記米国ケイデンス・デザイン・システムズ社のＶｉｒｔｕｏｓｏ  ＡＭＳ  Ｄｅｓｉｇｎｅｒを用いると良い。なお、リードフレームの模式図およびそれに関わるリードフレームの各種情報は、先述の図２に示される。
【００６２】
ステップ２０７は、「パッケージ情報」を入力するステップである。パッケージ情報なる語句も先に説明した「リードフレーム情報」と同様に便宜上用いている。ステップ１０７のパッケージ情報では、半導体チップ自体の熱伝導率、熱抵抗、さらにはリードフレームを封止する樹脂体の熱伝導率、熱抵抗を算出する。さらに先に述べたリードフレームが樹脂体に封止された後の熱伝導率、熱抵抗、熱抵抗も算出する。さらに、半導体チップ上のボンディングパッドと内部リードとの間に結線されるボンドワイヤーの径、長さに基づきボンディングワイヤーの熱伝導率、熱抵抗が算出される。さらに、ダイがリードフレームではなく、何らかの基板に固着される場合には、その基板の熱抵抗が算出される。また、ダイが固着された基板がさらに別の基板に取り付けられる構成の場合には、その別の基板の熱伝導率、熱抵抗の算出をステップ２０７で行う。なお、ステップ２０７で処理されるパッケージの模式図及びそれに関わるパッケージ情報は先述の図３に示される。
【００６３】
なお、第２実施形態ではステップ２０６でリードフレーム情報を扱い、ステップ２０７でパッケージ情報を扱ったが、これらの処理ステップの順序は逆転しても構わない。すなわち、ステップ２０６でパッケージ情報を扱い、ステップ２０７でリードフレーム情報を扱ってもかまわない。また、リードフレーム情報とパッケージ情報を１つのステップで熱シミュレーションソフトプログラムに入力するようにしてもよい。
【００６４】
ステップ２０８は熱シミュレーションを行うステップである。第１実施形態のステップ１０８は熱源素子の熱伝達が安定した後、すなわち定常時において、熱源素子と半導体チップ上のモニター点との間の熱シミュレーションを行ったが、第２実施形態のステップ２０８は熱源素子の発熱、熱伝達が変化している状態すなわち過渡的な状態で熱シミュレーションを行う。
【００６５】
ステップ２０９は半導体チップ内での最大熱勾配を抽出するステップである。言い変えれば、半導体チップ内での所定の位置と基準点との間の最大温度差を第１実施形態に用いた方法と同じ方法で熱シミュレーションを行い、半導体チップ全体の最大熱勾配を算出する。
【００６６】
ステップ２１０はステップ２０９で算出した最大熱勾配に基づいて、配置するタイミング素子と他のタイミング素子間のワーストタイミングを算出するステップである。ワーストタイミングを算出するためには図４（ｂ）に示した温度差の最高値Ｔｍａｘを求めなければならない。そのためにはまず、リードフレーム情報とパッケージ情報から熱抵抗Ｒと熱容量Ｃとの積であるＲＣ時定数を求める。次に、該ＲＣ時定数よりも十分に小さな時間ステップで、時刻ｔｏ〜ｔ２の間の温度差を求める。時間ステップはたとえば時定数ＲＣの１／３〜１／２０に選ぶことができる。これによって、ワーストタイミング時における最高値Ｔｍａｘを適確に把握することができる。
【００６７】
ステップ２１１はステップ２１０で算出したワーストタイミングを考慮して、半導体集積回路のワーストタイミング回路シミュレーションを行う。ワーストタイミングはタイミング素子間に設けたマージンが限界値（マージンの最小値）至った場合に生じる。したがって、ワーストタイミングを考慮してタイミング素子を半導体チップ上に配置するので、たとえば、タイミング素子のセットアップ時間、ホールド時間、及び遅延時間のマージン不足から生じる回路の誤動作を防止することができる。
【００６８】
なお、熱源素子が複数存在する場合、たとえば熱源素子２が熱源素子２ａ及び熱源素子２ｂで構成される場合には、熱源素子２ａと熱源素子２ｂのオンオフのタイミングを考慮して集積回路内の熱勾配の温度分布特性をシミュレーションする。すなわち、たとえば動作パターンａ、動作パターンｂが存在する場合、それぞれの動作パターン時の熱源素子２ａ及び熱源素子２ｂのそれぞれのエネルギーを基に、熱源素子２ａ及び熱源素子２ｂの時間の推移とともに基準点（モニター点）との温度差を算出する。
【００６９】
最大温度差Ｔｍａｘ、すなわち熱勾配差を算出する際に、ステップ２０６及びステップ２０７の材料条件を最も良い条件にしても構わない。すなわち、パッケージ外部条件、内部ダイボンディング、ワイヤーボンディングを理想的な条件、たとえば、熱抵抗の大きさを実体のそれのたとえば０〜０．５倍の範囲に設定する、一方、半導体集積回路（半導体チップ）の内部配線に用いる配線材料となる、アルミニウム（Ａｌ）、銅（Ｃｕ）、金（Ａｕ）、またはこれらと、たとえばシリコンとの混合材料、或いは高融点金属材料などの熱抵抗の大きさを実体の１０倍〜１倍の範囲に選んで熱シミュレーションを行う。こうした設定によって、最高温度差Ｔｍａｘを適確に把握することができるので、タイミング素子のセットアップ時間、ホールド時間、及び遅延時間とのマージンを十分に確保することができる。
【００７０】
図６は図５に示した第２実施形態のステップ２０８を説明する図である、たとえば図２の熱源素子２の発熱が断続的に生じるような場合である。たとえば、熱源素子２がＤＣ／ＤＣコンバータ（図示せず）のハイサイドトランジスタである場合には、一般的にはパルス幅変調（ＰＷＭ、Ｐｌｕｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）の駆動信号でハイサイドトランジスタがオンオフ制御される。
【００７１】
図６（ａ）は、熱源素子２の熱エネルギー変化を示す波形である。たとえば、熱源素子２がｎ型ＭＯＳトランジスタである場合、熱源素子２を制御する駆動信号もほぼ同じ波形になる。時刻ｔ１１〜ｔ１２，ｔ１３〜ｔ１４，ｔ１５〜ｔ１６，及び時刻ｔ１７〜ｔ１８では駆動信号がハイレベルＨであり、熱源素子２がオンになり、エネルギーを消耗している。時刻ｔ１２〜ｔ１３，ｔ１４〜ｔ１５，ｔ１５〜ｔ１６，及び時刻ｔ１８以降では駆動信号がローレベルＬであり、熱源素子２がオフになり、動作を停止している。
【００７２】
図６（ｂ）は、熱源素子２の熱エネルギーが図６（ａ）のように変化する場合、基準点３と熱源素子２との温度差の変化を示す図である。基準点３と熱源素子２の温度差が時刻ｔ１１〜ｔ１２，ｔ１３〜ｔ１４，ｔ１５〜ｔ１６，及び時刻ｔ１７〜ｔ１８で上昇し、時刻ｔ１２〜ｔ１３，ｔ１４〜ｔ１５，ｔ１５〜ｔ１６，及び時刻ｔ１８以降で降下する。こうした場合の温度差の算出方法は第１実施形態で求めた温度差の算出方法と同じである。また、第２実施形態では時刻ｔ１２，ｔ１４，及び時刻ｔ１６の時、温度差が最大の△Ｔｍａｘになる。なお、最大温度差ΔＴｍａｘが生じる時刻は時刻ｔ１２，ｔ１４，及び時刻ｔ１６以外にも存在する。
【００７３】
（第３実施形態）
図７は、第３実施形態にかかる半導体集積回路の回路シミュレーション方法を示すフローチャートである。第３実施形態はたとえば、本発明の第１実施形態または第２実施形態で設計、製造された半導体集積回路の回路シミュレーションに適用する場合に適用される。すなわち、第３実施形態は既に製造され完成された半導体集積回路でのタイミング素子の配置が適切であったかどうかを検証する場合に用いる。第３実施形態は、ステップ３０１〜３１０から成るがステップ３０１〜ステップ３０４のそれぞれは第２実施形態でのステップ２０１〜ステップ２０４のそれぞれと同じである。
【００７４】
ステップ３０１は、一般的に回路を設計する際に、回路動作を考慮して、回路図を作成するステップである。対象となる回路の中には用途に応じて熱源素子や各種論理回路、タイミング素子が含まれる。こうした熱源素子を含む回路機能としてはたとえば、ＬＥＤドライバ、モータドライバ、ＩＰＤ（システム電源装置）等を挙げることができる。
【００７５】
ステップ３０２は、ステップ３０１で作成した回路図に沿って、静特性、動特性を回路シミュレーションするステップである。回路シミュレーションではトランジスタレベルの回路接続情報と回路内の素子の電気的特性に従って、回路内の各ノード電圧、各素子に流れる電流の直流特性や、時間応答特性、周波数応答特性などが算出される。回路シミュレーション、熱解析回路シミュレーションには、たとえば、ＳＰＩＣＥ（Ｓｉｍｕｌａｔｉｏｎ  Ｐｒｏｇｒａｍ  ｗｉｔｈ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ  Ｅｍｐｈａｓｉｓ）や米国、ケイデンス・デザイン・システムズ社のＶｉｒｔｕｏｓｏ  ＡＭＳ  Ｄｅｓｉｇｎｅｒなどを用いることができる。
【００７６】
ステップ３０３は、ステップ３０２での回路シミュレーションにより発熱量を算出するステップである。すなわち、回路動作時の回路素子に流れる電流と印加される電圧により、熱源素子及びそれ以外の各回路素子も含めて算出する。
【００７７】
ステップ３０４は、発熱体の面積を算出するステップである。ステップ３０２の回路シミュレーションでは各回路素子に流れる電流と印加される電圧が求まってくるので、それらのデータから半導体チップ全体に占める発熱部の面積を計算する。発熱部の中には熱源素子だけではなく比較的大きな発熱素子が対象となる。発熱部の面積を求めることは本発明では必須の構成要件ではないが、後述のフロアープランを行うときに各回路素子の配置時に考慮される。
【００７８】
ステップ３０５〜３０７は第２実施形態のステップ２０６〜２０８と同じである。第３実施形態では、半導体集積回路内の素子が既に配置されているため、第１実施形態でのステップ１０５及び第２実施形態でのステップ２０５が不要となる。
【００７９】
ステップ３０６は、熱シミュレーションソフトプログラムに「リードフレーム情報」を入力するステップである。本書では説明の便宜上「リードフレーム情報」として記述するが、必ずしもリードフレームに関わる情報だけに限定されない。たとえば、ステップ３０６ではボンドワイヤーの材質、径、長さ等を熱シミュレーションの対象としてもかまわない。ステップ３０６ではおもにリードフレームの熱伝導率、熱抵抗を算出するためにリードフレームの内部リード、外部リードそれぞれの材料、材質、サイズ、厚み等に基づき熱伝導率、熱抵抗が算出される。なお、熱伝導率や熱抵抗の算出にあたっては、特許文献２〜５に開示された技術思想を考慮しながら行うことができるが、熱分析の便宜性からみると、市販されているたとえば、上記米国ケイデンス・デザイン・システムズ社のＶｉｒｔｕｏｓｏ  ＡＭＳ  Ｄｅｓｉｇｎｅｒを用いると良い。なお、リードフレームの模式図およびそれに関わるリードフレームの各種情報は、先述の図２に示される。
【００８０】
ステップ３０７は、「パッケージ情報」を入力するステップである。パッケージ情報なる語句も先に説明した「リードフレーム情報」と同様に便宜上用いている。ステップ３０７のパッケージ情報では、半導体チップ自体の熱伝導率、熱抵抗、さらにはリードフレームを封止する樹脂体の熱伝導率、熱抵抗を算出する。さらに先に述べたリードフレームが樹脂体に封止された後の熱伝導率、熱抵抗も算出する。さらに、半導体チップ上のボンディングパッドと内部リードとの間に結線されるボンドワイヤーの径、長さに基づきボンディングワイヤーの熱伝導率、熱抵抗が算出される。さらに、ダイがリードフレームではなく、何らかの基板に固着される場合には、その基板の熱抵抗が算出される。また、ダイが固着された基板がさらに別の基板に取り付けられる構成の場合には、その別の基板の熱伝導率、熱抵抗の算出をステップ３０７で行う。なお、ステップ３０７で処理されるパッケージの模式図及びそれに関わるパッケージ情報は先述の図３に示される。
【００８１】
なお、第３実施形態ではステップ３０６でリードフレーム情報を扱い、ステップ３０７でパッケージ情報を扱ったが、これらの処理ステップの順序は逆転しても構わない。すなわち、ステップ３０６でパッケージ情報を扱い、ステップ３０７でリードフレーム情報を扱ってもかまわない。また、リードフレーム情報とパッケージ情報を１つのステップで熱シミュレーションプログラムに入力してもよい。
【００８２】
ステップ３０８は熱シミュレーションを行うステップである。第１実施形態のステップ１０８は熱源素子の熱伝達が安定した後、すなわち定常時において、熱源素子２と半導体チップ上の基準点３（モニター点）との間の熱シミュレーションを行ったが、第３実施形態のステップ３０８は熱源素子２の発熱、熱伝達が変化している状態すなわち過渡的な状態で熱シミュレーションを行う。
【００８３】
ステップ３０８はステップ３０７で算出した各時刻、各パターン別の熱勾配から位置最大熱勾配を抽出するステップである。ステップ３０８と第２実施形態でのステップ２０９とを比較すると、実施方法は同じであるが、得られる熱勾配の精度が違う。第２実施形態での回路素子の配置は概略のフロアープランであり、大まかな配置でシミュレーションを行うのに対し、第３実施形態では回路素子、とりわけタイミング素子の配置が完了した後に回路シミュレーションを行うため、セットアップ時間、ホールド時間等を適確に把握できるので、これらのマージン設定を次の半導体集積回路の設計、製造時に活用することができる。
【００８４】
ステップ３０９はステップ３０８で求めた最大熱勾配によるセットアップ時間、ホールド時間、及び遅延時間の情報を各回路素子、とりわけタイミング素子にフィードバックするステップである。たとえば、信号伝達があるタイミング素子間に温度差がある場合、その温度差による時間遅延を時定数Ｒ１Ｃ１に変換してフィードバックする。こうしたフィードバックによって、回路シミュレーションをより適確に行うことができる。
【００８５】
ステップ３１０はステップ３０９で求めた遅延時間を時定数Ｒ１Ｃ１に置き換えてフィードバックした後に最終的な回路シミュレーションするステップである。この回路シミュレーションはスタティック、あるいはダイナミックに行ってもよい。こうした回路シミュレーション及び熱シミュレーションによれば、タイミング素子に入力されるデータ信号及びクロック信号の遅延時間を適確に把握することができる。
【００８６】
図８は、第３実施形態、ステップ３０８，３０９で適用される時定数を示す概念図である。図８（ａ）は、ＤフリップフロップＦＦ１とＤフリップフロップＦＦ２は共に温度２５℃置かれているので、両者の間には温度差はない。この場合には、両者間に介在される時定数は０であることを示している。図８（ｂ）は、ＤフリップフロップＦＦ１ａは温度２５℃に置かれ、ＤフリップフロップＦＦ１ｂは温度８０℃に置かれた状態を示す。こうした場合には両者に５５℃の温度差が生じている。こうした温度差によって、両者には遅延時間が生じるので、その遅延時間を抵抗Ｒ１とキャパシタＣ１の時定数Ｒ１Ｃ１で示している。実施形態３ではこうした熱情報をタイミング素子にフィードバックし、そのフィードバックした状態で再度回路シミュレーションを行う。こうした回路シミュレーションによって、実体に即した熱解析を行うことができる。なお、各Ｄフリップフロップは入力端子ＣＰ１、Ｄ入力端子Ｄ１、及びＱ出力端子Ｑ１，Ｑ２を有している。
【産業上の利用可能性】
【００８７】
以上説明したように、本発明にかかる半導体集積回路の配置方法、回路シミュレーション方法は、熱源素子を含むタイミング素子のセットアップ時間、ホールド時間、及び遅延時間をリードフレーム情報及びパッケージ情報に基づき適確に把握することができるので、温度変化に対して回路動作の安定した半導体集積回路を提供することができるので、その産業上の利用可能性は極めて高い。
【符号の説明】
【００８８】
１  半導体チップ（半導体集積回路）
２  熱源素子
３  基準点（モニター点）
２１〜２４，３１〜３４，４１〜４４  タイミング素子
Ａ１  パッケージスタンドオフ
Ａ２  封止体厚
ｂ  リード幅
Ｂ  ボード
ｂｗ  ボンドワイヤー
ｄ  ダイ（半導体チップ）
Ｄ１  封止体長
ｄａ  ダイアタッチ
ｄｂｗ  ボンドワイヤー径
ｄｄｆ  ダイパッドダウンセット
ＤＰ  ダイパッド（ダイフラグ）
ｅ  リードピッチ
Ｅ  パッケージ長
Ｅ１  封止体幅
ＥＣ  樹脂封止体
ｇｌ  フラッグギャップ
ｈ  リードフレーム高さ
Ｈｒａ  金属載置部
Ｌ  ランド
Ｌ１，Ｌ２，Ｌ３  等温線
Ｌｂｗ  ボンドワイヤー長
Ｌｄ  ダイ長
Ｌｆ  ダイパッド長
Ｌｆｔ  リードフット長
ＯＬ  外部リード
ｓ  半田
ｔｄ  ダイ厚
ＴＬ  タブリード
ｔｌ  リード幅
Ｗｄ  ダイ幅
Ｗｆ  ダイパッド幅
Ｗｔｂ  タブリード幅
【図１】
0006655307.tif 000005
【図２】
0006655307.tif 000006
【図３】
0006655307.tif 000007
【図４】
0006655307.tif 000008
【図５】
0006655307.tif 000009
【図６】
0006655307.tif 000010
【図７】
0006655307.tif 000011
【図８】
0006655307.tif 000012