(57)【特許請求の範囲】
【請求項１】
原稿上の画像を読み取り、画像データを生成する読取手段と、
前記読取手段により生成された前記画像データを保持することができ、前記画像データの書き込みおよび読み出しが可能な第１の状態と、前記画像データを保持することができるが前記画像データの書き込みおよび読み出しができない第２の状態とで動作することのできる揮発性メモリと、
前記揮発性メモリから読み出された前記画像データを処理する画像処理手段と、
前記揮発性メモリを制御する制御手段と、
前記読取手段が生成した１ページ分の画像データの出力を開始することを示す垂直同期信号と、前記１ページ分の画像データの各ラインの先頭を出力することを示す水平同期信号を出力する出力手段と、を有し、
前記制御手段は、前記出力手段により前記垂直同期信号の後に出力された前記水平同期信号の数に基づき、前記揮発性メモリを前記第１の状態から前記第２の状態に移行させることを特徴とする画像処理装置。
【請求項２】
前記制御手段は、前記揮発性メモリの状態を前記第１の状態から前記第２の状態に移行させた後、前記読取手段により生成された次のページの画像データが入力されるまでの間に前記揮発性メモリを前記第２の状態から前記第１の状態に移行させることを特徴とする請求項１に記載の画像処理装置。
【請求項３】
前記出力手段により出力された前記垂直同期信号と前記水平同期信号は前記画像処理手段と前記制御手段に入力されることを特徴とする請求項１または２に記載の画像処理装置。 
【請求項４】
前記制御手段は、前記揮発性メモリが前記第２の状態に移行された後、前記垂直同期信号の後に出力された前記水平同期信号の数に基づき、前記揮発性メモリを前記第２の状態から前記第１の状態に移行させることを特徴とする請求項１乃至３のいずれか一項に記載の画像処理装置。
【請求項５】
前記読取手段は、前記出力手段が前記垂直同期信号を出力してから所定時間経過後に前記画像データの出力を開始し、
前記制御手段は、前記出力手段が前記垂直同期信号を出力してから前記読取手段が前記画像データの出力を開始するまでの間に前記揮発性メモリを前記第２の状態から前記第１の状態に移行させることを特徴とする請求項１乃至４のいずれか一項に記載の画像処理装置。
【請求項６】
前記制御手段は、前記揮発性メモリに前記１ページ分の画像データの入力が完了した後に前記出力手段により出力された水平同期信号に基づき、前記揮発性メモリを前記第１の状態から前記第２の状態に移行させることを特徴とする請求項１乃至５のいずれか一項に記載の画像処理装置。
【請求項７】
データを保持することができ、データの書き込みおよび読み出しができる第１の状態と、データの保持ができるがデータの書き込みおよび読み出しができない第２の状態とで動作することのできる揮発性メモリを有する画像処理装置の制御方法において、
原稿上の画像を読み取り、画像データを生成する読取工程と、
前記読取工程において生成された前記画像データを前記揮発性メモリに記憶させる記憶工程と、
前記揮発性メモリに記憶された前記画像データを読みだす読み出し工程と、
前記読み出し工程において、前記揮発性メモリから読み出された前記画像データを処理する画像処理工程と、
前記読取工程において生成された１ページ分の画像データの出力を開始することを示す垂直同期信号を出力する第１の出力工程と、
前記１ページ分の画像データの各ラインの先頭を出力することを示す水平同期信号を出力する第２の出力工程と、
前記第１の出力工程において出力された前記垂直同期信号の後に前記第２の出力工程において出力された前記水平同期信号の数に基づき、前記揮発性メモリを前記第１の状態から前記第２の状態に移行させる制御工程と、を有することを特徴とする画像処理装置の制御方法。
【請求項８】
請求項７に記載の画像処理装置の制御方法の各工程をコンピュータが実行するためのコンピュータプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、低消費電力モードを有するメモリモジュール備え、省電力制御を行う画像処理装置、その制御方法、及びプログラムに関する。
【背景技術】
【０００２】
近年、半導体集積回路の微細化が進んでおり、これにより、複数チップに分割されていたＬｏｇｉｃとＳＲＡＭを１ｃｈｉｐに統合することが可能となった。しかし、その微細化が進むにつれてデバイスのリーク電流は増加する傾向にある。リーク電流を低減するため、チップ内電源分離による電源遮断も考えられるが、保持データが消えてしまうため利用できない。そこで、ＳＲＡＭのデータを保持した状態でリーク電流を低減すべく、メモリアレイ部に対して記憶データを保持するための最小限の電圧を与え、周辺回路などの記憶データの保持に必要でない回路の電源を遮断することにより、省電力を行うことが考えられている。このようにメモリモジュール内の記憶データを最小限の電流で保持する状態をレジュームスタンバイモード（ＲＳモード）と称し、ＲＳモード以外の状態を通常モードと称する。
【０００３】
近年の省電力要望と先述した複数チップの統合によって、チップ内でのＲＳモードを有するＳＲＡＭ（以下、レジュームＳＲＡＭと称する。）の容量が増大している。これに伴い、動作中のチップ全体の消費電力の中において、ＳＲＡＭ消費電力の占める割合は増加傾向にあり、レジュームＳＲＡＭを用いてＳＲＡＭ消費電力を可能な限り低減させることが求められている。特許文献１には、ＣＰＵからレジュームＳＲＡＭのＲＳモードを制御するレジュームスタンバイ信号の活性化を制御することで、不必要にレジュームＳＲＡＭを通常モードに遷移させず、ＳＲＡＭの消費電力を低減する技術が提案されている。
【０００４】
ところで、デジタル複合機に搭載されるチップには、スキャンやプリント等のそれぞれの画像処理回路が設けられている。これらの画像処理では、各種画像処理係数用のテーブルや中間画像保持用のバッファとして一般的にＳＲＡＭを使用している。また、このようなチップではスキャンやプリントといったジョブを実行するために、まずＵＩやネットワークと繋がるコントローラ内部のチップが実行すべきジョブを認識する。そして、チップ内部のＣＰＵからスキャナやプリンタといったデバイス側へ起動やジョブ処理実行指示を出すのが一般的である。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１３−２５８４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記従来技術には以下に記載する課題がある。例えば、スキャンやプリント等の各画像処理回路の内部で用いられるＳＲＡＭは、スキャナやプリンタから画像処理回路へ画像データが入力されてからアクセス（ライト又はリード）が実行される。そして画像処理回路が画像データを出力し終えるとアクセスは停止される。つまり、画像処理回路が画像データを入出力している区間だけ内部のＳＲＡＭが通常モードで活性化されていればよく、そのようにＳＲＡＭを制御することが最もＳＲＡＭの消費電力を低減させる制御となる。
【０００７】
ＣＰＵがレジュームＳＲＡＭの通常モードへの活性化を制御した後に、ＣＰＵからスキャナ等のデバイス側へ起動指示をする場合、画像データがレジュームＳＲＡＭへ入力される以前に無駄に活性化してしまい、不要な通常モード状態が発生してしまう。また、これを改善しようと画像データの入力直前にＣＰＵがレジュームＳＲＡＭの通常モードへの活性化を制御することが考えられる。しかし、画像データの入力直前のタイミングをＣＰＵが正確に把握できず、そのような正確なタイミングで通常モードへの活性化の制御指示を行うことは困難である。さらには、ＣＰＵに他要因の割込み処理が発生することによって通常モードへの活性化の制御指示タイミングが変化することも考えられ、正確に所望のタイミング（画像データ入力直前）で当該制御指示を出すことができない。
【０００８】
本発明は、上述の問題に鑑みて成されたものであり、ジョブの指示を基準とすることなく、デバイスの同期信号を基準としてＳＲＡＭの省電力モードを制御することにより、消費電力を低減する仕組みを提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明は、画像処理装置であって、原稿上の画像を読み取り、画像データを生成する読取手段と、前記読取手段により生成された前記画像データを保持することができ、前記画像データの書き込みおよび読み出しが可能な第１の状態と、前記画像データを保持することができるが前記画像データの書き込みおよび読み出しができない第２の状態とで動作することのできる揮発性メモリと、前記揮発性メモリから読み出された前記画像データを処理する画像処理手段と、前記揮発性メモリを制御する制御手段と、前記読取手段が生成した１ページ分の画像データの出力を開始することを示す垂直同期信号と、前記１ページ分の画像データの各ラインの先頭を出力することを示す水平同期信号を出力する出力手段と、を有し、前記制御手段は、前記出力手段により前記垂直同期信号の後に出力された前記水平同期信号の数に基づき、前記揮発性メモリを前記第１の状態から前記第２の状態に移行させることを特徴とする。
【発明の効果】
【００１０】
本発明によれば、ジョブの指示を基準とすることなく、デバイスの同期信号を基準としてＳＲＡＭの省電力モードを制御することにより、消費電力を低減することができる。
【図面の簡単な説明】
【００１１】
【図１】一実施形態に係るシステム全体のブロック図。
【図２】一実施形態に係るプリンタ部のブロック図。
【図３】一実施形態に係るプリント画像処理部のブロック図。
【図４】一実施形態に係る色空間変換部のタイミングチャート。
【図５】一実施形態に係る色空間変換部のブロック図。
【図６】一実施形態に係るＳＲＡＭモードの遷移を説明するタイミングチャート。
【図７】一実施形態に係るＳＲＡＭコアの動作を説明するタイミングチャート。
【図８】一実施形態に係るプリント画像処理部を説明するタイミングチャート。
【図９】一実施形態に係るシステム全体のブロック図。
【図１０】一実施形態に係るスキャナ部のブロック図。
【図１１】一実施形態に係るスキャン画像処理部のブロック図。
【図１２】一実施形態に係るスキャン画像処理部のタイミングチャート。
【図１３】一実施形態に係るＲＳ調停部のブロック図。
【図１４】一実施形態に係る調停処理を説明するタイミングチャート。
【図１５】一実施形態に係る色空間変換部のタイミングチャート。
【図１６】一実施形態に係る色空間変換部のブロック図。
【図１７】一実施形態に係るＳＲＡＭコアの仕様を説明するタイミングチャート。
【図１８】一実施形態に係るＳＲＡＭ＿ＲＳ制御部の動作を説明するタイミングチャート。
【図１９】一実施形態に係るプリント画像処理部のブロック図。
【図２０Ａ】、
【図２０Ｂ】一実施形態に係るＳＲＡＭ＿ＲＳ制御部の動作を説明するタイミングチャート。
【発明を実施するための形態】
【００１２】
以下、添付図面を参照して本発明の実施形態を詳しく説明する。なお、以下の実施形態は特許請求の範囲に係る本発明を限定するものでなく、また本実施形態で説明されている特徴の組み合わせの全てが本発明の解決手段に必須のものとは限らない。
【００１３】
＜第１の実施形態＞
＜画像形成システムの構成例＞
以下では、本発明の第１の実施形態について説明する。本実施形態では、画像形成装置の一例としてレーザプリンタを例に説明する。まず、図１を参照して、本実施形態に係る画像形成システムの構成例について説明する。
【００１４】
本画像形成システムは、システム制御部１００、プリンタ部１１１、ブートＲＯＭ１０３、ＤＲＡＭ１０５、及び操作部１０７を備える。システム制御部１００には、画像出力デバイスであるプリンタ部１１１が、プリント画像処理部１１０を介して接続されている。このプリンタ部１１１を制御することで、画像データに従って記録材に画像形成したプリント出力を実現することができる。システム制御部１００内では、ＢＵＳ１２０によって、ＣＰＵ１０１、ＲＯＭＩ／Ｆ部１０２、ＤＲＡＭＩ／Ｆ部１０４、操作部Ｉ／Ｆ部１０６、ネットワークＩ／Ｆ部１０８、ＲＩＰ部１０９、及びプリンタ部１１１が接続されている。
【００１５】
ＣＰＵ１０１は、システム全体を制御するプロセッサであり、ＲＩＰ部１０９の設定、プリント画像処理部１１０の設定、プリンタ部１１１へ出力する画像データの制御を行う。ＣＰＵ１０１は、ＤＲＡＭ１０５に展開されたＯＳや制御プログラムに従ってプリント処理に関わる処理を統括的に制御する。
【００１６】
ＲＯＭＩ／Ｆ部１０２は、システムのブートプラグラムを格納しているブートＲＯＭ１０３にアクセスするためのＩ／Ｆモジュールである。システム制御部１００の電源が投入された時に、ＣＰＵ１０１がＲＯＭＩ／Ｆ部１０２にアクセスすることで、ブートＲＯＭ１０３にアクセスし、ＣＰＵ１０１がブートする。ＤＲＡＭＩ／Ｆ部１０４は、システムの制御プログラムや画像データが格納されるＤＲＡＭ１０５にアクセスするためのＩ／Ｆモジュールである。ＤＲＡＭＩ／Ｆ部１０４は、ＤＲＡＭ１０５の設定や制御を行うためのレジスタを備えており、このレジスタは、ＣＰＵ１０１からアクセス可能である。
【００１７】
操作部Ｉ／Ｆ部１０６は、ユーザが操作部１０７を操作した操作指示の受付及び操作結果の表示の制御を行う。ネットワークＩ／Ｆ部１０８は、例えばＬＡＮカード等で実現され、不図示のＬＡＮ等のネットワークに接続して外部装置との間でデバイス情報やプリント出力用の画像データの入力を行う。
【００１８】
ＲＩＰ部１０９はネットワークＩ／Ｆ部１０８を経由し外部装置から受信した画像データ（ＰＤＬコード）をビットマップデータに展開する。プリント画像処理部１１０は、プリンタ部１１１と接続し、プリント出力用の画像データの転送を行う。プリント出力用の画像データとは、ＲＩＰ部１０９が展開したビットマップデータ（ＲＧＢ色）を示す。また、プリント画像処理部１１０は、ＣＰＵ１０１によって設定、制御され、入力された画像データをプリンタ部１１１にて印刷用紙などの記録媒体（シート）へ画像形成するための各種画像処理を行う。
【００１９】
＜プリンタ部＞
次に、図２を参照して、プリンタ部１１１の詳細な構成について説明する。プリンタ部１１１は、画像形成部２０１、画像形成制御部２０２、及び画像変換部２０３を備える。画像形成部２０１は、電子写真方式のプリンタであって、感光ドラム上での帯電・露光プロセス、現像器によるトナー付着の現像プロセス、転写ベルトでのトナー像の記録媒体への転写プロセス、及び定着器でのトナーの記録媒体への定着プロセスを実行する。画像形成部２０１は画像形成制御部２０２からの指示に従って、記録媒体を不図示の搬送部によって搬送しながら、上記電子写真プロセスを実行し画像形成を実現する。
【００２０】
画像形成制御部２０２は、画像形成部２０１の制御及びその制御タイミングに従ったシステム制御部１００への画像データの要求を実行する。画像形成制御部２０２はＣＰＵ１０１と通信し、ＣＰＵ１０１からプリンタ起動指示を受け付ける。画像形成制御部２０２は、その指示に従って画像形成部２０１を動作させ、所望のタイミングで画像データの要求を発行し、画像形成するものである。
【００２１】
画像データの要求とは、図２に示すＰＨＳＹＮＣ＿ＩＮ信号２１１及びＰＶＳＹＮＣ＿ＩＮ信号２１０のプリント画像処理部１１０への送信である。これらの信号はシステム制御部１００とデバイス（プリンタ部１１１）の画像データのやりとりの同期を取るための印刷同期信号であり、プリント画像処理部１１０へ入力される。ＰＶＳＹＮＣ＿ＩＮ信号２１０は画像形成すべき画像データの毎ページ先頭で発行される同期信号で垂直同期信号と称される。またＰＨＳＹＮＣ＿ＩＮ信号２１１は画像形成すべき画像データの各ライン先頭で発行される同期信号で水平同期信号と称される。この信号の受信によりシステム制御部１００は、プリンタ部１１１の要求するタイミングに合わせて画像データを送信することが可能となる。
【００２２】
具体的には、ＰＶＳＹＮＣ＿ＩＮ信号２１０は、画像形成部２０１が記録媒体を搬送し、所定の位置（転写位置の前）に記録媒体が到達したときに発行される。これにより転写位置に記録媒体が到達したときに転写すべきトナー像が準備されるようにＰＶＳＹＮＣ＿ＩＮ信号２１０の発行タイミングが制御される。なお、所定の位置の検出には機械式又は光学式の検出センサを用いるものである。
【００２３】
また、画像形成部２０１の感光ドラム上に静電潜像を形成するレーザが各ライン照射されるが、ＰＨＳＹＮＣ＿ＩＮ信号２１１は、その照射ラインの先頭で発行される。これにより静電潜像を感光ドラム上に形成するタイミングとそのための画像データの準備のタイミングの同期を取ることが可能になる。なお、レーザの照射位置の検出には検出センサ（Ｂｅａｍ  Ｄｅｔｅｃｔセンサ）を用いるものである。
【００２４】
次に、画像変換部２０３は、画像形成制御部２０２の要求したタイミングに合わせてシステム制御部１００から画像データＰＤＡＴＡ＿ＯＵＴを受信する。画像変換部２０３は受信した画像データＰＤＡＴＡ＿ＯＵＴをＰＷＭ変換（パルス幅変調）し、レーザドライバを用いて画像形成部２０１の感光ドラム上にレーザ照射するものである。
【００２５】
＜プリント画像処理部＞
次に、図３を参照して、本実施形態に係るプリント画像処理部１１０について説明する。プリント画像処理部１１０は、ＤＭＡＣ３００、色空間変換部３１０、フィルタ処理部３２０、及びハーフトーン部３３０を備える。
【００２６】
まず、ＤＭＡＣ３００は、ダイレクトメモリアクセスコントローラであって、プリンタ部１１１からの要求に従って、ＤＲＡＭＩ／Ｆ部１０４へリクエスト信号ＰＲＥＱを発行し、ＤＲＡＭ１０５からプリント出力用の画像データＰＤＡＴＡ＿ＩＮを受信する。ＤＭＡＣ３００は受信したＰＶＳＹＮＣ＿ＩＮ信号２１０及びＰＨＳＹＮＣ＿ＩＮ信号２１１をＰＶＳＹＮＣ＿Ａ信号及びＰＨＳＹＮＣ＿Ａ信号として後段モジュールである色空間変換部３１０へ出力する。さらに、ＤＭＡＣ３００は、受信した画像データＰＤＡＴＡ＿ＩＮ信号を、ＰＤＡＴＡ＿Ａ信号として色空間変換部３１０へ出力する。このＰＶＳＹＮＣ＿Ａ信号、ＰＨＳＹＮＣ＿Ａ信号、及びＰＤＡＴＡ＿Ａ信号の位相関係（タイミング）は常に固定であり、これによりシステム制御部１００とプリンタ部１１１で同期を取ることができる。
【００２７】
次に、色空間変換部３１０は、ＰＤＡＴＡ＿Ａとして入力されたＲＧＢデータをＣＭＹＫデータへ変換し、ＰＤＡＴＡ＿Ｂとしてフィルタ処理部３２０へ出力する。また、色空間変換のための係数を定義したルックアップテーブルが、ＳＲＡＭ３１１に格納されており、色空間変換処理時に参照される。このときＰＤＡＴＡ＿Ａ信号が入力されてからＰＤＡＴＡ＿Ｂ信号が出力されるまでに処理遅延量が発生する。ＰＶＳＹＮＣ＿Ｂ信号及びＰＨＳＹＮＣ＿Ｂ信号は、ＰＶＳＹＮＣ＿Ａ信号及びＰＨＳＹＮＣ＿Ａ信号入力から同じ処理遅延量を持って出力されるように設計される。これにより３出力信号の位相関係が３入力信号と同じになる。
【００２８】
次に、フィルタ処理部３２０は、ＰＤＡＴＡ＿Ｂとして入力されたＣＭＹＫデータに対して、エッジ強調などを目的としたフィルタ処理を実行し、処理結果をＰＤＡＴＡ＿Ｃとしてハーフトーン部３３０へ出力する。このとき、フィルタ処理するために画像を複数ライン参照する必要があり、そのためのラインバッファとしてＳＲＡＭ３２１が利用される。ＰＶＳＹＮＣ＿Ｃ信号、ＰＨＳＹＮＣ＿Ｃ信号、及びＰＤＡＴＡ＿Ｃ信号は前述の色空間変換部３１０と同様に同じ遅延量を持って後段のハーフトーン部３３０へ出力される。
【００２９】
次に、ハーフトーン部３３０は、入力される多値画像信号に対し既知の技術であるディザ法によるハーフトーン処理を行って、プリンタ部１１１で濃度表現可能な画像信号に変換する処理を行う。また、ハーフトーン処理のためのディザ閾値マトリクス係数はＳＲＡＭ３３１に格納されており、ハーフトーン処理時に参照される。ハーフトーン処理された画像データはＰＤＡＴＡ＿ＯＵＴ信号として後段のプリンタ部１１１に出力される。なお、プリンタ部１１１は、印刷同期信号（ＰＶＳＹＮＣ＿ＩＮ信号２１０、ＰＨＳＹＮＣ＿ＩＮ信号２１１）を発行してからＰＤＡＴＡ＿ＯＵＴ信号を受信するまでにかかる時間をＣＰＵ１０１を介して予め把握している。よって、所定のタイミングからＰＤＡＴＡ＿ＯＵＴの受信を開始するものである。
【００３０】
＜プリント画像処理部の処理タイミング＞
次に、図４を参照して、プリント画像処理部の処理タイミングについて説明する。ここでは一例として色空間変換部３１０の入出力タイミングチャートに関して説明する。
【００３１】
ＰＶＳＹＮＣ＿Ａ信号は、プリンタ部１１１が所定のタイミングで発行したＰＶＳＹＮＣ＿ＩＮ信号２１０がＤＭＡＣ３００を介して色空間変換部３１０へ入力された垂直同期信号である。本信号は画像（ページ）の先頭で発行されるものであって、Ｌｏｗアクティブの信号である。本信号がＬｏｗになると所定のタイミング後に画像データが入力されることになる。
【００３２】
ＰＨＳＹＮＣ＿Ａ信号は、プリンタ部１１１が所定のタイミングで発行したＰＨＳＹＮＣ＿ＩＮ信号２１１がＤＭＡＣ３００を介して色空間変換部３１０へ入力された水平同期信号である。本信号は画像データの各ラインの先頭で発行されるものであって、Ｌｏｗアクティブの信号である。本信号がＬｏｗになると所定のタイミング後に画像データが１ライン分入力されることになる。
【００３３】
ここで、ＰＶＳＹＮＣ＿Ａ信号がＬｏｗになってから１ライン目のデータが入力されるまでのライン数（ＰＨＳＹＮＣ＿Ａ信号のＬｏｗパルス数）を先端幅４０１として図示している。この先端幅４０１は図２で説明した検出センサの位置によって決まる。また、ＰＶＳＹＮＣ＿Ａ信号がＬｏｗになってから画像の１ページの入力完了までのライン数を後端幅４０２として図示している。なお、後端幅４０２は先端幅４０１＋有効ライン幅である。先端幅及び後端幅は、後述するＳＲＡＭモードが通常モードに滞在する期間の先端又は後端を示すものである。
【００３４】
また、ＰＶＳＹＮＣ＿Ｂ、ＰＨＳＹＮＣ＿Ｂ、ＰＤＡＴＡ＿Ｂ信号はそれぞれＰＶ＿ＳＹＮＣ＿Ａ、ＰＨＳＹＮＣ＿Ａ、ＰＤＡＴＡ＿Ａ信号が所定量の遅延を有して出力されるものである。このときＰＤＡＴＡ＿Ｂには画像処理（本モジュールでは色空間変換）が施されており、上記の所定量の遅延とはこの画像処理にかかる遅延量のことである。ここで、この処理遅延量を遅延量４０３として図示している。このタイミングチャートは色空間変換部３１０に関するものだが、同様の入出力タイミングチャートをフィルタ処理部３２０及びハーフトーン部３３０でも描くことができる。画像処理の内容によって遅延量は異なるものの、各信号のタイミング関係は図４と同様である。
【００３５】
＜画像処理部  詳細＞
次に、図５を参照して、プリント画像処理部１１０内の各画像処理部の構成例について説明する。ここでは一例として、色空間変換部３１０の構成例について説明する。他の画像処理モジュールも同様の構成であるため詳細な説明については省略する。
【００３６】
色空間変換部３１０は、画像処理コア５００、及びＳＲＡＭ３１１を備える。また、ＳＲＡＭ３１１には、ＳＲＡＭ＿ＲＳ制御部５０２、及びＣＧ部５０４を備える。色空間変換部３１０の動作クロックであるＣＬＫ＿ＩＮが画像処理コア５００及びＳＲＡＭ３１１に入力される。画像処理コア５００は、画像処理（色空間変換）の設定に必要な複数のレジスタを備えており、ＣＰＵ１０１から設定される。また、画像処理コア５００はＳＲＡＭコア５０１と接続され、色空間変換に必要な係数をＳＲＡＭコア５０１から取得する。ＳＲＡＭ３１１は、ＳＲＡＭ＿ＲＳ制御部５０２とＣＧ部５０４とＳＲＡＭコア５０１を備える。
【００３７】
ＳＲＡＭコア５０１は、ＳＲＡＭ内の記憶データを最小限の電流で保持する状態であるレジュームスタンバイモード（ＲＳモード）を有するＳＲＡＭコアである。ＲＳモードとは、ＳＲＡＭ内部のメモリアレイ部に対して記憶データを保持することが可能な最小限の電圧を与え、周辺回路などの記憶データ保持に必要ではない回路の電源は遮断することで、省電力でデータを保持する省電力モード（第２の電力モード）である。また、ＲＳモード以外の状態を通常モード（第１の電力モード）と称し、その２つのモードの変更区間を遷移区間と称し、詳細は後述する。ＳＲＡＭコア５０１をＲＳモードにするか否かはＳＲＡＭ＿ＲＳ制御部５０２が出力するＲＳ＿ＳＲＡＭ信号５１０で制御される。そして、ＲＳ＿ＳＲＡＭ信号５１０がＨＩＧＨの区間でＲＳモードになり、ＲＳモード中はＣＬＫ＿ＳＲＡＭ信号５１２からのクロック供給は停止されるように制御される。
【００３８】
ＳＲＡＭ＿ＲＳ制御部５０２は、ＳＲＡＭコア５０１のＲＳ信号とクロック信号を制御する。その制御方法は、まずＰＶＳＹＮＣ＿Ａ信号のＬｏｗパルスが入力されてからのＰＨＳＹＮＣ＿Ａ信号のＬｏｗパルスの数をカウンタ５０３にてカウントする。そして、所定数カウントしたところでＲＳ＿ＳＲＡＭ信号５１０とＣＧ＿ＥＮ信号５１１を制御するものである。このときの閾値となるカウント所定数はＣＰＵ１０１によってＳＲＡＭ＿ＲＳ制御部５０２に設定される。さらには、ＳＲＡＭ＿ＲＳ制御部５０２は、ＳＲＡＭの要求仕様に合わせてＲＳ＿ＳＲＡＭ信号５１０とＣＧ＿ＥＮ信号５１１の出力位相を制御し、ＲＳモードへの移行時にクロックを停止させるなどの制御を行う。
【００３９】
垂直同期信号は、１ページの画像処理の開始前を知らせる信号であるため、このようにＳＶＳＹＮＣ＿Ａ信号を基準としＲＳ＿ＳＲＡＭ信号５１０を制御することで、ＣＰＵ１０１を介さずに画像処理の開始直前にＳＲＡＭコア５０１を通常モードにできる。また、色空間変換のように画像処理前に予めＳＲＡＭに変換係数を書き込んでおく必要がある場合もある。このときに、ＣＰＵ１０１を介してＳＲＡＭコアを強制的に通常モード（ＲＳ＿ＳＲＡＭ信号５１０をＬｏｗ）にし、所望のデータをＣＰＵ１０１からＳＲＡＭコア５０１へ書き込み可能な構成とする。書き込み完了後にＣＰＵ１０１からＲＳモードに戻す。
【００４０】
ＣＧ部５０４は、ＣＧ＿ＥＮ信号５１１の論理によって、ＣＬＫ＿ＩＮ信号をＣＬＫ＿ＳＲＡＭ信号５１２にそのまま伝達するか、停止させるかを制御する。なお、本モジュールにおいてはＳＲＡＭコア５０１のメモリアレイ部には色空間変換係数が格納されている。その他の画像処理モジュールにおいても基本的にはその画像処理を達成するための係数や複数ライン参照するためのラインバッファとして画像データが格納され、本ブロック図と同様の構成となる。
【００４１】
＜ＳＲＡＭモードの遷移タイミング＞
次に、図６を参照して、プリント画像処理部１１０におけるＳＲＡＭモードの遷移タイミングについて説明する。ＳＲＡＭモードとはＳＲＡＭコア５０１がＲＳモード、通常モード、又はモード遷移中であるかを示すものである。ここでは一例として色空間変換部３１０のタイミングチャートに関して説明する。
【００４２】
ＰＶＳＹＮＣ＿Ａ信号のＬｏｗパルスが色空間変換部３１０に入力されると内部のカウンタ５０３はゼロにクリアされる。その後、ＰＨＳＹＮＣ＿Ａ信号のＬｏｗパルスが入力される毎（各ライン）にカウンタ５０３には”＋１”が加算される。
【００４３】
次にＰＤＡＴＡ＿Ａ信号に注目すると、本例ではカウンタ５０３の値が３を示すときに１ライン目のデータが入力されている。つまり図４の先端幅４０１は３ラインとなる。また、カウンタ５０３の値がＮを示すときに最終ラインのデータが入力されている。つまり図４の後端幅４０２はＮ＋１となる。よって、ＳＲＡＭモードとしてはカウンタ５０３の値が３〜Ｎの区間で通常モードとなるのが最低限の通常モードの幅であって、もっとも消費電力を抑えた使い方だと分かる。
【００４４】
従って、ＣＰＵ１０１は、まずカウンタ５０３の値が２を示すところでＲＳモードから通常モードへ遷移させ、さらにカウンタ５０３の値がＮ＋１を示すところで通常モードからＲＳモードへ遷移させるようにＳＲＡＭ＿ＲＳ制御部５０２を制御する。具体的には、ＣＰＵ１０１は、ＳＲＡＭ＿ＲＳ制御部５０２に対して通常モードへ遷移するためのカウント所定数として２を、ＲＳモードへ遷移するためのカウント所定数としてＮ＋１を設定する。このように予め設定しておくことで、プリント出力動作時のＳＲＡＭ消費電力を必要最低限とすることが可能となる。
【００４５】
＜ＳＲＡＭモード遷移  詳細＞
次に、図７を参照して、ＳＲＡＭモードの遷移に関する詳細なタイミングについて説明する。まず、ＲＳモードから通常モードへの復帰シーケンスを説明する。
【００４６】
時間ｔ０で、ＰＨＳＹＮＣ＿Ａ信号のＬｏｗパルスを受けてカウンタ５０３のカウンタ値が２になるところを示している。ＳＲＡＭ＿ＲＳ制御部５０２は、カウンタ値が２になったことを受けて、時間ｔ１でＲＳ＿ＳＲＡＭ信号５１０をＬｏｗに制御する。ＳＲＡＭ＿ＲＳ制御部５０２は、ＲＳ＿ＳＲＡＭ信号５１０をＬｏｗにして、ｔ＿ｏｕｔ時間が経過後の時間ｔ２にＣＧ＿ＥＮ信号５１１をＬｏｗにする。ｔ＿ｏｕｔ時間はＳＲＡＭコア５０１の記憶容量によって時間が決められ、記憶容量が大きいほど、時間は長くなる。ＣＧ部５０４は、ＣＧ＿ＥＮ信号５１１のＬｏｗを受けて、時間ｔ３にＣＬＫ＿ＳＲＡＭ信号５１２を発振する。以上の処理でＳＲＡＭコア５０１は通常モードへの移行が完了する。
【００４７】
次に、ＳＲＡＭのＲＳモード移行シーケンスについて説明する。時間ｔ４で、ＰＨＳＹＮＣ＿Ａ信号のＬｏｗパルスを受けてカウンタ５０３のカウンタ値がＮ＋１になるところを示している。ＳＲＡＭ＿ＲＳ制御部５０２は、カウンタ値がＮ＋１になったことを受けて、時間ｔ５でＣＧ＿ＥＮ信号５１１をＨｉｇｈに制御する。ＣＧ＿ＥＮ信号５１１がＨｉｇｈとなった時にＣＧ部５０４はＣＬＫ＿ＳＲＡＭ信号５１２を停止させる。ＳＲＡＭ＿ＲＳ制御部５０２は、ＣＧ＿ＥＮ信号５１１をＨｉｇｈにして、ｔ＿ｉｎ時間後の時間ｔ６にＲＳ＿ＳＲＡＭ信号５１０をＨｉｇｈにする。ｔ＿ｉｎ時間はＳＲＡＭコア５０１の記憶容量によって時間が決められ、記憶容量が大きいほど、時間は長くなる。以上の処理で、ＳＲＡＭコア５０１はＲＳモードへの移行が完了する。
【００４８】
なお、ＲＳ＿ＳＲＡＭ信号５１０をＬｏｗにしてからＣＧ＿ＥＮ信号５１１がＬｏｗになるまでの区間（ｔ＿ｏｕｔ）が通常モードへの遷移区間である。また、ＣＧ＿ＥＮ信号５１１をＨｉｇｈにしてからＲＳ＿ＳＲＡＭ信号５１０がＨｉｇｈになるまでの区間（ｔ＿ｉｎ）がＲＳモードへの遷移区間である。
【００４９】
図７から分かるように遷移に必要な区間は数サイクル〜数十サイクルである。またプリンタにおける水平同期信号の幅（ＰＨＳＹＮＣ＿ＩＮ信号２１１のＬｏｗパルスから次のＬｏｗパルスまでの幅）は一般的に数千サイクル〜数万サイクルである。さらにＳＶＳＹＮＣ＿ＩＮ信号７１０から１ライン目の画像データの入力までは、図２で説明した位置検出センサの取り付け位置にもよるが、数ライン〜数百ラインの間が空くものである。つまり、ＰＶＳＹＮＣ＿ＩＮ信号２１０が入力されてから１ライン目の画像データを入力するまでの区間には十分に遷移可能な区間が存在する。したがって、ＰＶＳＹＮＣ＿ＩＮ信号２１０の入力タイミングですぐにＳＲＡＭ３１１を通常モードにすると、無駄に電力を消費することになる。
【００５０】
＜プリント画像処理部の全体処理タイミング＞
次に、図８を参照して、プリント画像処理部１１０の色空間変換部３１０、フィルタ処理部３２０、及びハーフトーン部３３０のデータ入出力及びＳＲＡＭモードの遷移に関するタイミングについて説明する。
【００５１】
遅延量４０３は、図４で示した色空間変換部３１０の処理による遅延量を示す。さらに遅延量６０１はフィルタ処理部３２０の処理による遅延量を示し、ＰＤＡＴＡ＿Ｂがフィルタ処理部３２０に入力されてからＰＤＡＴＡ＿Ｃが出力されるまでの時間を示すものである。同様に遅延量６０２はハーフトーン部３３０の処理による遅延量を示す。
【００５２】
ＳＲＡＭ３１１モードは、色空間変換部３１０が内部に備えるＳＲＡＭ３１１のＳＲＡＭモードの遷移に関して示したものである。色空間変換部３１０へのＰＤＡＴＡ＿Ａの１ライン目の入力前に通常モードへと遷移しており、色空間変換部３１０からのＰＤＡＴＡ＿Ｂによる最終ラインの出力後にＲＳモードへと遷移している。
【００５３】
同じくＳＲＡＭ３２１モードは、フィルタ処理部３２０が内部に備えるＳＲＡＭ３２１のＳＲＡＭモードの遷移に関して示したものである。フィルタ処理部３２０へのＰＤＡＴＡ＿Ｂの１ライン目の入力前に通常モードへと遷移しており、フィルタ処理部３２０からのＰＤＡＴＡ＿Ｃによる最終ラインの出力後にＲＳモードへと遷移している。
【００５４】
同じくＳＲＡＭ３３１モードは、ハーフトーン部３３０が内部に備えるＳＲＡＭ３３１のＳＲＡＭモードの遷移に関して示したものである。ハーフトーン部３３０へのＰＤＡＴＡ＿Ｃの１ライン目の入力前に通常モードへと遷移しており、ハーフトーン部３３０からのＰＤＡＴＡ＿ＯＵＴによる最終ラインの出力後にＲＳモードへと遷移している。
【００５５】
ここで、各ＳＲＡＭ３１１、３２１、３３１の遷移タイミングに着目する。図８に示すように、各画像処理モジュールの処理順に、省電力モードから通常モードへ復帰する処理（遷移処理）が行われる。後段の画像処理モジュールに設けられたＳＲＡＭは、前段の画像処理モジュールに設けられたＳＲＡＭが遷移処理を開始してから、前段の画像処理モジュールにおける処理遅延量に対応する時間が経過したタイミングで遷移処理を開始する。例えば、各モジュールのＳＲＡＭモード遷移のトリガとなるカウンタ所定数の設定がすべて共通であった場合、図８に示すように各ＳＲＡＭの遷移タイミングは各モジュールの遅延量に合わせて遅延する。よって、各ＳＲＡＭの遷移タイミングはずらされることとなり、同一時間に実行されない。
【００５６】
ところで、チップ内でのＲＳモードを有するＳＲＡＭの容量が増大すると、これに伴い、ＲＳモードから通常モードに復帰する際のラッシュカレント（突入電流）のピーク電流が増大し、低電圧動作における保持保障が困難になるという問題がある。よって、このように遷移タイミングを遅延量によってずらすことは、このラッシュカレントによる問題を回避する上で有効な手法となる。
【００５７】
例えば、各モジュールの画像処理による遅延量が遷移時間を下回る場合は、遅延量が遷移時間以上になるように回路に遅延バッファを挿入する。また、そのように下回るモジュールのみカウンタ所定数の設定を他モジュールとずらすようにしてもよい。
【００５８】
図８において、先頭のＳＲＡＭ遷移から最終段のＳＲＡＭの遷移までの区間をプリント画像処理部１１０のＳＲＡＭ遷移区間として定義しており、トータルの遷移区間をプリント画像処理部１１０の遷移区間として見ることができる。このとき通常モードへの遷移区間を「通常遷移」、ＲＳモードへの遷移区間を「ＲＳ遷移」として図示している。
【００５９】
以上説明したように、本実施形態では、プリンタ部のようなデバイスの同期信号を基準とし、レジュームＳＲＡＭの通常モード又はＲＳモードへの遷移制御を行う。このように制御することで、その同期信号に同期して動作する画像処理回路内部のレジュームＳＲＡＭの消費電力を低減させることが可能となる。また、ＣＰＵを介さずにレジュームＳＲＡＭの通常モード又はＲＳモードへの遷移制御を行うことで、消費電力を最低限とする正確なタイミングでの遷移制御を実施することが可能となる。
【００６０】
比較例として、ＣＰＵを介してレジュームＳＲＡＭを制御させると、プリンタ部１１１の起動前にレジュームＳＲＡＭを通常モードにすることになる。するとプリンタ部１１１で記録媒体の搬送を開始する前に通常モードになるため、長い時間（数秒）無駄に通常モードになってしまう。一般的にＲＳモードは通常モードの４０％程度の消費電力とされており、さらに近年の画像形成装置の高画質化に伴い内部に画像処理のために実装されるＳＲＡＭ容量は増加している。よって、本実施形態のようなレジュームＳＲＡＭの遷移制御はシステムに占めるＳＲＡＭ消費電力の割合を大きく低減させることが可能となる。
【００６１】
なお、本実施形態ではプリンタをデバイス側の例として説明したが、スキャナに関しても同様にスキャナとシステムの同期信号を基準としてレジュームＳＲＡＭを遷移制御することで、レジュームＳＲＡＭの消費電力を低減させることが可能である。
【００６２】
＜第２の実施形態＞
以下では、本発明の第２の実施形態について説明する。上記第１実施形態では、プリント機能のみを有するハーフトーン部プリンタの構成で、プリンタ部の印刷同期信号を基準としレジュームＳＲＡＭの通常モード又はＲＳモードへの遷移制御を行うことで、ＳＲＡＭ消費電力を低減する方法を説明した。このとき、ＳＲＡＭを有するプリント画像処理部１１０の各内部モジュールは遅延量を有してパイプラインに接続されているので、ＳＲＡＭの遷移タイミングがずれ、ラッシュカレントによる問題を回避することが可能であった。しかしながら、複合機のようにプリント機能のみならずスキャン機能を有し、さらにスキャン画像処理部がプリント画像処理部同様にレジュームＳＲＡＭを有する場合、プリント側の遷移タイミングとスキャナ側の遷移タイミングが重なる可能性がある。重なってしまった場合にはラッシュカレントによる問題が発生する可能性がある。そこで、スキャン機能及びプリント機能の双方を有する複合機において、ラッシュカレントによる問題を回避可能な形態について、本実施形態で説明する。
【００６３】
なお、上記第１実施形態と共通する部分（プリンタ部１１１、プリント画像処理部１１０、システム制御部１００共通部）については、内容を省略ないしは簡略化し、以下では、差異点となる部分を中心に説明するものとする。
【００６４】
＜画像形成システムの構成＞
まず、図９を参照して、本実施形態を説明するための画像形成システムの構成例について説明する。本画像形成システムは、上記第１の実施形態で説明した図１の構成に加えて、スキャナ部１１３をさらに備える。さらに、システム制御部１００は、図１の構成に加えて、スキャン画像処理部１１２、編集画像処理部１１４、及びＲＳ調停部１１５を備える。ＣＰＵ１０１からプリンタ部１１１までは第１実施形態と同様である。システム制御部１００には、画像入力デバイスであるスキャナ部１１３がスキャン画像処理部１１２を介して接続される。このスキャナ部１１３を制御することで、画像データのスキャン入力を実現する。
【００６５】
編集画像処理部１１４は、ＣＰＵ１０１によって設定、制御され、画像データの回転や、変倍、トリミング・マスキング、２値変換、多値変換等の各種画像処理を行う。ＲＳ調停部１１５は、プリント画像処理部１１０のレジュームＳＲＡＭのＳＲＡＭモードの遷移のタイミングとスキャン画像処理部１１２のレジュームＳＲＡＭのＳＲＡＭモードの遷移のタイミングが重ならないように調整する調停モジュールである。
【００６６】
＜スキャナ部＞
次に、図１０を参照して、スキャナ部１１３の構成について説明する。スキャナ部１１３は、画像読取部７０１、及び画像読取制御部７０２を備える。
【００６７】
画像読取部７０１は、リニアイメージセンサを用いたスキャナであって、原稿を平らな原稿台の上に載置して、スキャンが実行される。このとき白色光やＬＥＤといった光源を用いて原稿に光を照射し、その反射光をＣＣＤやＣＩＳ、ＣＭＯＳといったリニアイメージセンサで読み取ることで画像データを内部へ取り込むことができる。このリニアイメージセンサは水平方向（主走査方向）の１ライン分の画像データを取り込むことが可能であり、本センサを垂直方向（副走査方向）にモータを用いて移動させることで原稿１ページの画像の読み取りを実現する。これを圧板動作と称する。また、リニアイメージセンサを所定位置に固定し、原稿フィーダを動作させることによって原稿を副走査方向に搬送し、画像を読み取る動作をさせることも可能である。これをＡＤＦ動作と称する。
【００６８】
画像読取制御部７０２は、画像読取部７０１の制御及びその制御タイミングに従ったシステム制御部１００への画像データの送信を実行する。画像読取制御部７０２はＣＰＵ１０１と通信し、ＣＰＵ１０１からスキャナ起動指示を受け付ける。なお、ＣＰＵ１０１は操作部１０７を介してユーザからのスキャン指示を受け付ける。画像読取制御部７０２は、その指示に従って画像読取部７０１を圧板動作又はＡＤＦ動作させ、読取同期信号を用いて所定のタイミングで画像データをシステム制御部１００へ送信するものである。
【００６９】
画像データのシステム制御部１００への送信は、図１０に記載しているＳＶＳＹＮＣ＿ＩＮ信号７１０及びＳＨＳＹＮＣ＿ＩＮ信号７１１の２つの読取同期信号を用いて行われる。スキャナ部１１３はシステム制御部１００との同期を読取同期信号によって取りながらＳＤＡＴＡ＿ＩＮ信号として送信する。ＳＶＳＹＮＣ＿ＩＮ信号７１０は読み取るべき画像データの毎ページ先頭で発行される同期信号で垂直同期信号と称する。またＳＨＳＹＮＣ＿ＩＮ信号７１１は読み取るべき画像データの各ライン先頭で発行される同期信号で水平同期信号と称する。この信号の受信によりシステム制御部１００は、スキャナ部１１３の送信するタイミングに合わせて画像データを受信することが可能となる。
【００７０】
圧板動作の場合、具体的にＳＶＳＹＮＣ＿ＩＮ信号７１０はリニアイメージセンサが画像読取の開始前位置（ホームポジション）に移動したときに発行される。また、ＡＤＦ動作の場合、ＳＶＳＹＮＣ＿ＩＮ信号７１０は原稿フィーダにより原稿が画像読取前位置に移動したときに発行される。なお、それぞれの位置の検出は検出センサを用いるか、或いは、それぞれを駆動するモータのステップ数をカウントすることで位置を把握する。これにより、リニアイメージセンサによる読み取り位置と原稿が重なったところで、読み取った画像データをシステム制御部１００側に適切に送信することが可能となる。
【００７１】
また、画像読取部７０１のリニアイメージセンサは１ラインの画像データを読取素子によって読み取り、順次先頭画素からＳＤＡＴＡ＿ＩＮとして出力するものだが、ＳＨＳＹＮＣ＿ＩＮ信号７１１は、その１ラインの先頭で発行される。これにより、リニアイメージセンサは１ラインの読取開始／終了タイミングと読み取った画像データの出力タイミングを把握することが可能となる。本ＳＨＳＹＮＣ＿ＩＮ信号７１１はシステム制御部１００側にも出力され、システム制御部１００側では１ラインの画像データの受信位置把握の基準として用いられる。
【００７２】
＜スキャン画像処理部＞
次に、図１１を参照して、スキャン画像処理部１１２の構成について説明する。スキャン画像処理部１１２は、シェーディング補正部１１１０、ガンマ補正部１１２０、フィルタ処理部１１３０、及びＤＭＡＣ１１４０を備える。
【００７３】
シェーディング補正部１１１０は、光学系や撮像系の特性による輝度ムラに対して、一様な明るさの画像になるように補正処理を施す。この補正処理はスキャナ部１１３から送信されてきた画像データＳＤＡＴＡ＿ＩＮをＳＶＳＹＮＣ＿ＩＮ信号７１０、ＳＨＳＹＮＣ＿ＩＮ信号７１１の同期信号によりタイミングの同期を取って取得し、施されるものである。上記輝度ムラはリニアイメージセンサの素子毎に異なるものであるため、補正に必要な補正係数は、素子毎（つまり主走査位置毎）に異なる。よって例えば、主走査幅が７２００画素であれば、この補正係数は７２００個必要になるため、補正係数は一般的にＳＲＡＭに格納される。
【００７４】
シェーディング補正部１１１０ではＳＲＡＭ１１１１に補正係数を格納する。格納された補正係数を用いて補正されたＳＤＡＴＡ＿ＩＮは、ＳＤＡＴＡ＿Ａ信号となって後段のガンマ補正部１１２０へ出力される。このときＳＤＡＴＡ＿ＩＮ信号が入力されてからＳＤＡＴＡ＿Ａ信号が出力されるまでに処理遅延量が発生する。ＳＶＳＹＮＣ＿Ａ信号及びＳＨＳＹＮＣ＿Ａ信号は、ＳＶＳＹＮＣ＿ＩＮ信号７１０及びＳＨＳＹＮＣ＿ＩＮ信号７１１入力から同じ処理遅延量を有して出力されるように設計される。これにより３出力信号の位相関係が３入力信号と同じになる。
【００７５】
ガンマ補正部１１２０では、ＰＤＡＴＡ＿Ａとして入力された画像データに対して既知の技術を用いて、読み取り素子と機器との間の色特性の差を補正する。ガンマ補正処理の施された画像データはＳＤＡＴＡ＿Ｂとして後段のフィルタ処理部１１３０へ出力される。このとき、ガンマ補正用の補正カーブを描いたルックアップテーブルをＳＲＡＭ１１２１に格納し、補正処理時に参照することでガンマ補正を実現する。ＳＶＳＹＮＣ＿Ｂ信号、ＳＨＳＹＮＣ＿Ｂ信号、及びＳＤＡＴＡ＿Ｂ信号は前述のシェーディング補正部１１１０と同様に同じ遅延量を有して後段のフィルタ処理部１１３０へ出力される
フィルタ処理部１１３０では、ＳＤＡＴＡ＿Ｂとして入力されたＲＧＢデータに対して、文字に対するエッジ強調や写真画像に対する平滑化などを目的としたフィルタ処理を実行し、処理結果をＳＤＡＴＡ＿ＣとしてＤＭＡＣ１１４０へ出力する。このとき、フィルタ処理するために複数ラインの画像を参照する必要があり、そのためのラインバッファとしてＳＲＡＭ１１３１が利用される。ＳＶＳＹＮＣ＿Ｃ信号、ＳＨＳＹＮＣ＿Ｃ信号、及びＳＤＡＴＡ＿Ｃ信号は前述のシェーディング補正部１１１０と同様に同じ遅延量を有して後段のＤＭＡＣ１１４０へ出力される。
【００７６】
ＤＭＡＣ１１４０は、ダイレクトメモリアクセスコントローラであって、フィルタ処理部１１３０から画像データＳＤＡＴＡ＿Ｃが入力されると、ＤＲＡＭＩ／Ｆ部１０４へリクエスト信号ＳＲＥＱを発行する。そしてＤＭＡＣ１１４０はＤＲＡＭ１０５へ読取画像データＳＤＡＴＡ＿ＯＵＴを送信する。なお、瞬間的なＤＲＡＭアクセスの混雑によって、一時的にＳＤＡＴＡ＿ＯＵＴ出力が遅延することが起こりうる。そのため、上段モジュール（フィルタ処理部１１３０）からのデータ入力ＳＤＡＴＡ＿Ｃを一時的に蓄積しておくバッファとしてＳＲＡＭ１１４１を内部に保持している。
【００７７】
これらスキャン画像処理部１１２の各画像処理モジュールの内部に存在するＳＲＡＭは全てレジュームＳＲＡＭであってもよく、上記第１の実施形態の図５で説明したＳＲＡＭと同様の構成となっている。よってＳＲＡＭモードのＲＳモードと通常モードの遷移に関する制御も上記第１の実施形態の図６、図７で説明した内容と同様である。また、上記第１の実施形態との差分として、レジュームＳＲＡＭ内のＳＲＡＭ＿ＲＳ制御部は図９に示したＲＳ調停部１１５と通信することが可能となっており、詳細は後述する。
【００７８】
＜スキャン画像処理部の全体処理タイミングチャート＞
次に、図１２を参照して、スキャン画像処理部のシェーディング補正部１１１０、ガンマ補正部１１２０、フィルタ処理部１１３０、及びＤＭＡＣ１１４０のデータ入出力と、ＳＲＡＭモードの遷移に関するタイミングについて説明する。
【００７９】
遅延量９０１はシェーディング補正部１１１０の処理による遅延量を示し、遅延量９０２はガンマ補正部１１２０の処理による遅延量を示す。遅延量９０３はフィルタ処理部１１３０の処理による遅延量を示し、遅延量９０４はＤＭＡＣ１１４０の処理による遅延量を示す。ただし、ＳＤＡＴＡ＿ＯＵＴはＤＲＡＭが混雑せずに最も早い性能で書き込みができる場合を示している。
【００８０】
ＳＲＡＭ１１１１モードは、シェーディング補正部１１１０が内部に備えるＳＲＡＭ１１１１のＳＲＡＭモードの遷移に関して示したものである。シェーディング補正部１１１０へのＳＤＡＴＡ＿ＩＮの１ライン目の入力前に通常モードへと遷移しており、シェーディング補正部１１１０からのＳＤＡＴＡ＿Ａによる最終ラインの出力後にＲＳモードへと遷移している。
【００８１】
ＳＲＡＭ１１２１モードは、ガンマ補正部１１２０が内部に備えるＳＲＡＭ１１２１のＳＲＡＭモードの遷移に関して示したものである。また、ＳＲＡＭ１１３１モードはフィルタ処理部１１３０が内部に備えるＳＲＡＭ１１３１のＳＲＡＭモードの遷移に関して示したものである。さらにＳＲＡＭ１１４１モードはＤＭＡＣ１１４０が内部に備えるＳＲＡＭ１１４１のＳＲＡＭモードの遷移に関して示したものである。
【００８２】
ここで、各ＳＲＡＭ１１１１、１１２１、１１３１、１１４１の遷移タイミングは上記第１の実施形態のプリント画像処理部１１０と同様に各モジュールの遅延量に合わせて遅延する。よって、各ＳＲＡＭの遷移タイミングは同一の時間に重ならない。しかし、スキャン画像処理部１１２の各ＳＲＡＭの何れかの遷移タイミングと、プリント画像処理部１１０の各ＳＲＡＭの何れかの遷移タイミングとが同一のタイミングに重なる可能性はある。
【００８３】
図１２において、先頭のＳＲＡＭ遷移から最終段のＳＲＡＭの遷移までの区間をスキャン画像処理部ＳＲＡＭ遷移区間として定義しており、トータルの遷移区間をスキャン画像処理部１１２の遷移区間として見ることができる。このとき通常モードへの遷移区間を「通常遷移」、ＲＳモードへの遷移区間を「ＲＳ遷移」として図示している。
【００８４】
＜ＲＳ調停部＞
図１３はＲＳ調停部１１５の詳細ブロックと、プリント画像処理部１１０及びスキャン画像処理部１１２との接続について説明する。ＲＳ調停部１１５は、調整手段として機能し、各画像処理部に設けられたＳＲＡＭにおける遷移処理が重なるか否かを推定し、重なると推定した場合に一方の画像処理部における遷移処理のタイミングをずらす。ＲＳ調停部１１５は、ＳＲＡＭ内部に調整量演算部１００１及び調整量指示部１００２を備え、プリント画像処理部１１０又はスキャン画像処理部１１２の何れかに対して、ＳＲＡＭモードの遷移タイミングをずらすための調整量を指示する。
【００８５】
調整量演算部１００１は、プリント画像処理部１１０又はスキャン画像処理部１１２の何れをどれだけ調整すればよいか演算するブロックである。演算方法に関して図１４を用いて説明する。
【００８６】
調整量演算部１００１は、ＣＰＵ１０１からの設定で予めＰＨＳＹＮＣ＿ＩＮ信号２１１の周期（Ｌｏｗパルスから次のＬｏｗパルスまでの区間）ｐｈ＿ｗを記憶している。さらに、図８で示したプリント画像処理部１１０のＳＲＡＭ遷移区間に関して、ＰＶＳＹＮＣ＿ＩＮ信号２１０のＬｏｗパルスから通常遷移までの区間ｐｎ＿ｓｔａｒｔ、及び通常遷移区間幅ｐｎ＿ｗを記憶している。同様にＰＶＳＹＮＣ＿ＩＮ信号２１０のＬｏｗパルスからＲＳ遷移までの区間ｐｒ＿ｓｔａｒｔ、及び通常遷移区間幅ｐｒ＿ｗを記憶している。それぞれの区間の詳細に関しては図１４に記載している通りである。
【００８７】
同様に調整量演算部１００１は、ＣＰＵ１０１からの設定で予めＳＨＳＹＮＣ＿ＩＮ信号７１１の周期ｓｈ＿ｗを記憶している。さらに、図１２で示したスキャン画像処理部１１２のＳＲＡＭ遷移区間に関して、ＳＶＳＹＮＣ＿ＩＮ信号７１０のＬｏｗパルスから通常遷移までの区間ｓｎ＿ｓｔａｒｔ、及び通常遷移区間幅ｓｎ＿ｗを記憶している。同様に、ＳＶＳＹＮＣ＿ＩＮ信号７１０のＬｏｗパルスからＲＳ遷移までの区間ｓｒ＿ｓｔａｒｔ、及び通常遷移区間幅ｓｒ＿ｗを記憶している。それぞれの区間の詳細に関しては図１４に記載している通りである。
【００８８】
図１４では、先にスキャナ部１１３が起動し、ＳＶＳＹＮＣ＿ＩＮ信号７１０が入力され、その後プリンタ部１１１が起動し、ＰＶＳＹＮＣ＿ＩＮ信号２１０が入力されるケースを例に記載している。このとき、図１４に示すように、プリント画像処理部１１０のＳＲＡＭ遷移区間（調停前）において、遷移区間がスキャン画像処理部１１２のＳＲＡＭ遷移区間と重なってしまう。ＳＶＳＹＮＣ＿ＩＮ信号７１０が入力されてからＰＶＳＹＮＣ＿ＩＮ信号２１０が入力されるまでの区間をｓｐｖ＿ｗとしている。
【００８９】
調整量演算部１００１はスキャン側とプリント側でこのようにＳＲＡＭ遷移区間が重なってしまった場合に、後から起動（後からＶＳＹＮＣ＿ＩＮが入力）された方に対して調整処理を実行する。なお、調整処理は、通常遷移を時間軸で前方向に調整し、ＲＳ遷移を後方向に調整するようにし、画像処理の実行区間に変化がないようにし、プリントスピード、スキャンスピードが劣化しないように調整される。
【００９０】
まず通常遷移側の調整に関して説明する。調整量演算部１００１はＳＶＳＹＮＣ＿ＩＮ信号７１０が入力されると内部の不図示のカウンタを動作させ、ＰＶＳＹＮＣ＿ＩＮ信号２１０が入力されるまでの区間幅ｓｐｖ＿ｗを求める。ＰＶＳＹＮＣ＿ＩＮ信号２１０が入力されると、「ｓｐｖ＿ｗ＋ｐｎ＿ｓｔａｒｔ」としてＳＶＳＹＮＣ＿ＩＮ信号７１０からのプリント側の調停前の通常遷移の開始までの区間が計算できる。さらに「ｓｐｖ＿ｗ＋ｐｎ＿ｓｔａｒｔ＋ｐｎ＿ｗ」としてプリント側の通常遷移の終了までの区間が計算できる。
【００９１】
この計算結果とスキャン側の「ｓｎ＿ｓｔａｒｔ」から「ｓｎ＿ｓｔａｒｔ＋ｓｎ＿ｗ」までの区間計算の結果を比較することで、遷移の重なりを事前に予測することが可能となる。比較して、「重なりがある」と判断された場合には、重なりが解消されるまで遷移タイミングを早める。つまり、一方のメモリモジュールが省電力モードから通常モードへ復帰するタイミングを早める。具体的には、ｐｈ＿ｗ幅を上記計算結果から順次減算し、重なりが解消されたか否かを確認していく。図１４では１ライン（つまり１ｐｈ＿ｗ幅）減算し、重なりが解消される例を示している。これを通常遷移調整量１１０１として図１４に示している。
【００９２】
調整量演算部１００１はこの「通常遷移に対してプリント画像処理部側を１ライン減算」という演算結果を調整量指示部１００２に渡す。調整量指示部１００２は、プリント画像処理部１１０のＳＲＡＭ＿ＲＳ制御部５０２に対して通常遷移タイミングを１ライン減算という指示をプリント調整量として指示する。プリント画像処理部１１０はＳＲＡＭ＿ＲＳ制御部５０２内部のカウンタの所定量に対して指示された調整量を加味してＳＲＡＭモードの遷移を制御する。
【００９３】
ＲＳ遷移側の調整に関して説明する。ＰＶＳＹＮＣ＿ＩＮ信号２１０が入力されると、「ｓｐｖ＿ｗ＋ｐｒ＿ｓｔａｒｔ」としてＳＶＳＹＮＣ＿ＩＮ信号７１０からのプリント側の調停前のＲＳ遷移の開始までの区間が計算できる。さらに「ｓｐｖ＿ｗ＋ｐｒ＿ｓｔａｒｔ＋ｐｒ＿ｗ」としてプリント側のＲＳ遷移の終了までの区間が計算できる。
【００９４】
この計算結果とスキャン側の「ｓｒ＿ｓｔａｒｔ」から「ｓｒ＿ｓｔａｒｔ＋ｓｒ＿ｗ」までの区間計算の結果を比較することで、ＲＳ遷移に関しても重なりを事前に予測することが可能となる。
【００９５】
比較し、「重なりがある」と判断された場合には、重なりが解消されるまで遷移タイミングを遅らす。つまり、一方のメモリモジュールが通常モードから省電力モードへ遷移するタイミングを遅らせる。具体的には、ｐｈ＿ｗ幅を上記計算結果から順次加算し、重なりが解消されたか否かを確認していく。図１４では２ライン（つまり２ｐｈ＿ｗ幅）加算し、重なりが解消される例を示している。これをＲＳ遷移調整量１１０２として図１４に示している。
【００９６】
調整量演算部１００１はこの「ＲＳ遷移に対してプリント画像処理部側を２ライン加算」という演算結果を調整量指示部１００２に渡す。調整量指示部１００２は、プリント画像処理部１１０のＳＲＡＭ＿ＲＳ制御部５０２に対してＲＳ遷移タイミングを２ライン加算という指示をプリント調整量として指示する。プリント画像処理部１１０はＳＲＡＭ＿ＲＳ制御部５０２内部のカウンタの所定量に対して指示された調整量を加味してＳＲＡＭモードの遷移を制御する。
【００９７】
本実施形態では、スキャナ部１１３の起動後にプリンタ部１１１が起動する場合を説明したが、スキャナ部１１３がプリンタ部１１１の後に起動する場合には、同様の調整演算をスキャン画像処理部１１２のＳＲＡＭ遷移区間に対して実行する。そして調整量指示部１００２からスキャン画像処理部１１２内部のＳＲＡＭ＿ＲＳ制御部に対してスキャン調整量を指示するものである。
【００９８】
なお、スキャナ部１１３やプリンタ部１１１と非同期動作する編集画像処理部１１４がレジュームＳＲＡＭ有する場合には、スキャナ部やプリンタ部といったデバイスを起動する前に所望の遷移を完了させるようにＣＰＵで制御することが望ましい。このようにすることで、デバイスと同期して動作するプリント画像処理部１１０やスキャン画像処理部１１２と遷移の重なりが発生しないようにできる。
【００９９】
以上説明したように、本実施形態では、ＲＳ調停部１１５を用いて複数デバイス（スキャナ部とプリンタ部）がそれぞれ非同期動作する場合であっても、それぞれの画像処理ブロック内のレジュームＳＲＡＭの遷移が重ならないように制御することが可能となる。これにより、大きな容量のＳＲＡＭを同時にＲＳモードから通常モードに復帰させた場合に生じるラッシュカレント（突入電流）問題（低電圧動作における動作保障が困難になるという問題）を回避することが可能となる。
【０１００】
＜第３の実施形態＞
以下では、本発明の第３の実施形態について説明する。本実施形態では、副走査方向及び主走査方向の画像処理位置を判別し、画像処理を行う位置でのみＳＲＡＭコア５０１を通常モードで動作させ、その他の画像処理を行わない位置においてはＲＳモードとするように制御する。これにより、よりいっそう消費電力を削減することができる。
【０１０１】
＜プリント画像処理部の処理タイミング＞
まず、図１５を参照して、本実施形態に係るプリント画像処理部１１０の処理タイミングについて説明する。ここでは一例として色空間変換部３１０の入出力タイミングチャートに関して説明する。
【０１０２】
図１５の１５００は、画像を１ページ出力するプリント画像処理部１１０のタイミングチャートを示す。ＰＶＳＹＮＣ＿Ａ信号は、プリンタ部１１１が所定のタイミングで発行したＰＶＳＹＮＣ＿ＩＮ信号２１０がＤＭＡＣ３００を介して入力された垂直同期信号である。本信号は画像（ページ）の先頭で発行されるものであって、Ｌｏｗアクティブの信号である。本信号がＬｏｗになると所定のタイミング後に画像データが入力されることになる。
【０１０３】
ＰＨＳＹＮＣ＿Ａ信号は、プリンタ部１１１が所定のタイミングで発行したＰＨＳＹＮＣ＿ＩＮ信号２１１がＤＭＡＣ３００を介して入力された水平同期信号である。本信号は画像データの各ラインの先頭で発行されるものであって、Ｌｏｗアクティブの信号である。本信号がＬｏｗになると所定のタイミング後に画像データが１ライン分入力されることになる。
【０１０４】
ここで、ＰＶＳＹＮＣ＿Ａ信号がＬｏｗになってから１ライン目のデータが入力されるまでのライン数（ＰＨＳＹＮＣ＿Ａ信号のＬｏｗパルス数）を先端幅１５０１として図示している。即ち、ＰＶＳＹＮＣ＿Ａ信号がＬｏｗになってから、実際に画像処理が行われる有効な画像領域に１ライン目までの幅を示す。この先端幅１５０１は図２で説明した検出センサの位置によって決まる。また、ＰＶＳＹＮＣ＿Ａ信号がＬｏｗになってから画像の１ページの入力完了までのライン数を後端幅１５０２として図示している。なお、後端幅１５０２は先端幅１５０１＋有効ライン幅である。
【０１０５】
１５１０は、画像を１ライン出力するタイミングチャートを示す。１５００の１ライン目の出力タイミングの詳細を示すタイミングチャートである。ＰＨＳＹＮＣ＿Ａ信号がＬｏｗになってから、画像出力開始位置となる１画素目のデータが入力されるまでのクロックサイクル数をＬＥＦＴ＿ＭＡＲＧＩＮ１５０３として図示している。つまり、ＬＥＦＴ＿ＭＡＲＧＩＮ１５０３はプリンタ部１１１に最終的に出力したいライン毎の先頭画素の位置（画像出力開始位置）を示す。
【０１０６】
ＨＥＮＢ＿ＬＥＮＧＴＨ１５０４は、１ライン分の画像幅を示す。例えば色空間変換部３１０の処理画素数が５０００画素であるとすると、ＨＥＮＢ＿ＬＥＮＧＴＨは５０００となる。ＨＳＹＮＣ幅１５０５は、ＰＨＳＹＮＣ＿Ａ信号の間隔を示すクロックサイクル数を示す。ＨＳＹＮＣ幅１５０５は、プリンタ部１１１の画像形成部２０１のハーフトーン部の走査速度により一意に決定される幅である。
【０１０７】
ＲＩＧＨＴ＿ＭＡＲＧＩＮ１５０６は、１ライン分の画像の最終画素が入力されてから次にＰＨＳＹＮＣ＿Ａ信号が入力されるまでのクロックサイクル数を示す。ＲＩＧＨＴ＿ＭＡＲＧＩＮ１５０６は、「ＨＳＹＮＣ幅１５０５−（ＬＥＦＴ＿ＭＡＲＧＩＮ１５０３＋ＨＥＮＢ＿ＬＥＮＧＴＨ１５０４）」を用い算出することができる。
【０１０８】
＜プリント画像処理部  詳細＞
次に、図１６を参照して、にプリント画像処理部内の各画像処理部の構成について説明する。ここでは一例として色空間変換部３１０のブロック図に関して説明する。ここでは、主に図５との差分についてのみ説明する。
【０１０９】
本実施形態に係る色空間変換部３１０では、カウンタとして、副走査カウンタ５０３と、主走査カウンタ５０５とを備える。副走査カウンタ５０３は、図５に示すカウンタ５０３と同様のものである。
【０１１０】
副走査カウンタ５０３はＰＶＳＹＮＣ＿Ａ信号のＬｏｗパルスが入力されてからのＰＨＳＹＮＣ＿Ａ信号のＬｏｗパルスの数をカウントするカウンタである。一方、主走査カウンタ５０５はＰＨＳＹＮＣ＿Ａ信号のＬｏｗパルスが入力されてからＣＬＫ＿ＩＮ信号でクロックサイクル数をカウントするカウンタである。
【０１１１】
ＲＳ＿ＳＲＡＭ信号５１０とＣＬＫ＿ＳＲＡＭ信号５１２の制御方法では、まずＰＶＳＹＮＣ＿Ａ信号のＬｏｗパルスが入力されてからのＰＨＳＹＮＣ＿Ａ信号のＬｏｗパルスの数を副走査カウンタ５０３にてカウントする。さらに、１５００に示す副走査方向の画像処理位置（ライン単位）を検知する。
【０１１２】
次に、ＰＨＳＹＮＣ＿Ａ信号のＬｏｗパルスが入力されてからのクロックサイクル数を主走査カウンタ５０５でカウントし、１５１０に示す主走査方向の画像処理位置（画素単位）を検知する。そして、副走査方向と主走査方向において検知した処理すべき画像処理位置の間のみＳＲＡＭコア５０１が通常モードで動作するようＲＳ＿ＳＲＡＭ信号５１０とＣＧ＿ＥＮ信号５１１を制御する。このときの通常モードに遷移及びＲＳモードに遷移する閾値となるカウント所定数は、遷移区間も考慮しＣＰＵ１０１によって算出し、ＳＲＡＭ＿ＲＳ制御部５０２の不図示のレジスタに設定される。本閾値の算出方法については、１８００（Ｂ）を用いて後述する。
【０１１３】
また、色空間変換のように画像処理前に予めＳＲＡＭに変換係数を書き込んでおく必要がある場合もある。このときに、ＣＰＵ１０１を介してＳＲＡＭコアを強制的に通常モード（ＲＳ＿ＳＲＡＭ信号５１０をＬｏｗ）にし、所望のデータをＣＰＵ１０１からＳＲＡＭコア５０１へ書き込み可能な構成とする。書き込み完了後にＣＰＵ１０１からＲＳモードに戻す。
【０１１４】
ＣＧ部５０４は、ＣＧ＿ＥＮ信号５１１の論理によって、ＣＬＫ＿ＩＮ信号をＣＬＫ＿ＳＲＡＭ信号５１２にそのまま伝達するか、クロック供給を停止させるかを制御する。詳細には、ＣＧ＿ＥＮ信号５１１がＨｉｇｈの場合はＣＬＫ＿ＳＲＡＭ信号５１２を停止し、ＣＧ＿ＥＮ信号５１１がＬｏｗの場合はＣＬＫ＿ＩＮ信号をＣＬＫ＿ＳＲＡＭ信号５１２にそのまま伝達する。
【０１１５】
なお、本モジュールにおいてはＳＲＡＭコアのメモリアレイ部には色空間変換係数が格納・記憶されている。その他の画像処理モジュールにおいても基本的にはその画像処理を達成するための係数や複数ライン参照するためのラインバッファとして画像データが格納され、本ブロック図と同様の構成となる。ＳＲＡＭ＿ＲＳ制御部５０２の詳細な制御タイミングチャートについては、１８００（Ｂ）を参照し後述する。
【０１１６】
＜ＳＲＡＭモードの遷移タイミング＞
次に、図１７を参照して、ＳＲＡＭコア５０１のＳＲＡＭモードの遷移仕様に関する詳細なタイミングについて説明する。まず、ＳＲＡＭコア５０１をＲＳモードから通常モードへ遷移する場合の仕様について説明する。
【０１１７】
時間ｔ６０でＳＲＡＭコア５０１を通常モードへ遷移させるため、まずＲＳ＿ＳＲＡＭ信号５１０をＬｏｗに制御する。ＲＳ＿ＳＲＡＭ信号５１０をＬｏｗにしてｔ＿ｏｕｔ時間が経過してから、ＣＬＫ＿ＳＲＡＭ信号５１２を入力する必要がある。このｔ＿ｏｕｔの時間を通常モード遷移時間１７０１とする。通常モード遷移時間１７０１はＳＲＡＭコア５０１の記憶容量によって時間が決められ、記憶容量が大きいほど、時間は長くなる。ＲＳ＿ＳＲＡＭ信号がＬｏｗになり、通常モード遷移時間１７０１が経過してからＣＬＫ＿ＳＲＡＭ信号５１２が入力された次点でＳＲＡＭコア５０１は通常モードとなる。
【０１１８】
次に、ＳＲＡＭコア５０１を通常モードからＲＳモードへ遷移する場合の仕様について説明する。時間ｔ６２でＳＲＡＭコア５０１をＲＳモードへ遷移させるためＣＬＫ＿ＳＲＡＭ信号５１２を停止する。ＣＬＫ＿ＳＲＡＭ信号５１２を停止し、ｔ＿ｉｎ時間が経過してからＲＳ＿ＳＲＡＭ信号をＨｉｇｈにする。このｔ＿ｉｎの時間をＲＳモード遷移時間１７０２とする。ＲＳモード遷移時間１７０２はＳＲＡＭコア５０１の記憶容量によって時間が決められ、記憶容量が大きいほど、時間は長くなる。ＣＬＫ＿ＳＲＡＭ信号５１２が止まり、ＲＳモード遷移時間１７０２が経過してからＲＳ＿ＳＲＡＭ信号がＨｉｎｇに制御された時点でＲＳモードとなる。
【０１１９】
＜プリント処理時のＳＲＡＭモードの制御タイミング＞
次に、図１８にＳＲＡＭ＿ＲＳ制御部５０２がＳＲＡＭモードを制御するタイミングについて説明する。ここでは一例として色空間変換部３１０のタイミングチャートに関して説明する。
【０１２０】
１８００は、ＳＲＡＭ＿ＲＳ制御部５０２が副走査方向の画像処理領域を判別するためのタイミングチャートを示す。ＰＶＳＹＮＣ＿Ａ信号のＬｏｗパルスが色空間変換部３１０に入力されると内部の副走査カウンタ５０３はゼロにクリアされる。その後、ＰＨＳＹＮＣ＿Ａ信号のＬｏｗパルスが入力される毎（各ライン）に副走査カウンタ５０３は＋１加算される。
【０１２１】
次にＰＤＡＴＡ＿Ａ信号に注目すると、本例では副走査カウンタ５０３の値が３を示すときに１ライン目のデータが入力されている。つまり、図１５の先端幅１５０１は３ラインとなる。また、副走査カウンタ５０３の値がＮを示すときに最終ラインのデータが入力されている。つまり、副走査カウンタ５０３が３からＮの区間が副走査方向の画像処理位置となり、ここでは本区間の間ＶＥＮＢ信号がＨｉｈｇになるようＳＲＡＭ＿ＲＳ制御部５０２によって制御する。ＶＥＮＢ信号は、Ｈｉｈｇの時が副走査方向に画像処理を行っている期間で、Ｌｏｗの時が副走査方向に画像処理を行っていない期間であることを示す。
【０１２２】
このようにＶＥＮＢ信号を生成するため、ＣＰＵ１０１はＶＥＮＢ信号をＨｉｇｈにするための閾値を３とし、ＶＥＮＢ信号をＬｏｗにするための閾値をＮとし、ＳＲＡＭ＿ＲＳ制御部５０２の不図示のレジスタに設定する。設定された閾値に応じ、ＳＲＡＭ＿ＲＳ制御部５０２はＶＥＮＢ信号を生成する。
【０１２３】
１８１０は、ＳＲＡＭ＿ＲＳ制御部５０２が主走査方向の画像処理領域を判別、及びＳＲＡＭモードを制御するタイミングチャートを示す。１８００の１ライン目の期間の詳細を示すタイミングチャートである。
【０１２４】
ＰＨＳＹＮＣ＿Ａ信号のＬｏｗパルスが色空間変換部３１０に入力されると内部の主走査カウンタ５０５はゼロにクリアされる。次にＰＨＳＹＮＣ＿Ａ信号のＬｏｗパルスが入力されるまでＣＬＫ＿ＩＮ信号により＋１カウントアップする。
【０１２５】
ＲＳ＿ＳＲＡＭ＿ＯＮ＿ＴＩＭＥ１８０１は、ＰＨＳＹＮＣ＿Ａ信号のＬｏｗパルスを受信後、何サイクル後にＲＳ＿ＳＲＡＭ信号５１０をＬｏｗにするかを示す。ＣＧ＿ＥＮ＿ＯＦＦ＿ＴＩＭＥ１８０２は、ＰＨＳＹＮＣ＿Ａ信号のＬｏｗパルスを受信後、何サイクル後にＣＧ＿ＥＮ信号５１１をＬｏｗにするかを示す。ＣＧ＿ＥＮ＿ＯＮ＿ＴＩＭＥ１８０３は、ＰＨＳＹＮＣ＿Ａ信号のＬｏｗパルスを受信後、何サイクル後にＣＧ＿ＥＮ信号５１１をＨＩＧＨにするかを示す。ＲＳ＿ＳＲＡＭ＿ＯＮ＿ＴＩＭＥ１８０４は、ＰＨＳＹＮＣ＿Ａ信号のＬｏｗパルスを受信後、何サイクル後にＲＳ＿ＳＲＡＭ信号５１０をＨＩＧＨにするかを示す。
【０１２６】
ＳＲＡＭ＿ＲＳ制御部５０２は、ＶＥＮＢ信号がＨｉｈｇの間、上記１８０１から１８０４のカウント数を示すレジスタ値と主走査カウンタ５０５の値を比較し、ＲＳ＿ＳＲＡＭ信号５１０及びＣＧ＿ＥＮ信号５１１を制御する。
【０１２７】
ここから、上記１８０１から１８０４のカウント数の算出方法について説明する。本カウント数の算出はプリント画像処理開始前にＣＰＵ１０１によって実行し、ＳＲＡＭ＿ＲＳ制御部５０２のレジスタに設定される。
【０１２８】
ＲＳ＿ＳＲＡＭ＿ＯＮ＿ＴＩＭＥ１８０１は、「ＬＥＦＴ＿ＭＡＲＧＩＮ１５０３−通常モード遷移時間１７０１」で算出される。ＣＧ＿ＥＮ＿ＯＦＦ＿ＴＩＭＥ１８０２は、「ＬＥＦＴ＿ＭＡＲＧＩＮ１５０３」で算出される。ＣＧ＿ＥＮ＿ＯＮ＿ＴＩＭＥ１８０３は、「ＬＥＦＴ＿ＭＡＲＧＩＮ１５０３＋ＨＥＮＢ＿ＬＥＮＧＴＨ１５０４」で算出される。ＲＳ＿ＳＲＡＭ＿ＯＮ＿ＴＩＭＥ１８０４は、「ＬＥＦＴ＿ＭＡＲＧＩＮ１５０３＋ＨＥＮＢ＿ＬＥＮＧＴＨ１５０４＋ＲＳモード遷移時間１７０２」で算出される。
【０１２９】
また、「ＬＥＦＴ＿ＭＡＲＧＩＮ１５０３−通常モード遷移時間１７０１」がマイナスの場合、ＲＳ＿ＳＲＡＭ信号５１０はＨｉｇｈのままとなるようＳＲＡＭ＿ＲＳ制御部５０２によって制御される。一方、「ＲＩＧＨＴ＿ＭＡＲＧＩＮ１５０６−ＲＳモード遷移時間１７０２」がマイナスの場合、ＣＧ＿ＥＮ信号５１１はＬｏｗのままとなるようＳＲＡＭ＿ＲＳ制御部５０２によって制御される。理由としては、画像処理位置において、ＳＲＡＭモードを通常モードに遷移する時間が間に合わなくなるためである。
【０１３０】
ただし、基本的には「ＬＥＦＴ＿ＭＡＲＧＩＮ１５０３−通常モード遷移時間１７０１」、又は、「ＲＩＧＨＴ＿ＭＡＲＧＩＮ１５０６−ＲＳモード遷移時間１７０２」がマイナスの値になることはない。理由としては、一般にＬＥＦＴ＿ＭＡＲＧＩＮ１５０３及びＲＩＧＨＴ＿ＭＡＲＧＩＮ１５０６は数十サイクルから数千サイクルあるのに対し、通常モード遷移時間１７０１及びＲＳモード遷移時間１７０２は数サイクル未満（主に１サイクル程度）であるためである。
【０１３１】
以上説明したように、本実施形態では、プリンタ部のようなデバイスの同期信号を基準としレジュームＳＲＡＭの通常モード又はＲＳモードへの遷移制御を行う。このように制御することで、その同期信号に同期して動作する画像処理回路内部のレジュームＳＲＡＭの消費電力を低減させることが可能となる。また、ＣＰＵを介さずにレジュームＳＲＡＭの通常モード又はＲＳモードへの遷移制御を行うことで、消費電力を最低限とする正確なタイミングでの遷移制御を実施することが可能となる。
【０１３２】
より詳細には、副走査方向及び主走査方向の画像処理位置を判別し、画像処理を行う位置でのみＳＲＡＭコア５０１を通常モードで動作させ、その他画像処理を行わない位置においてはＲＳモードとすることで、限りなく消費電力を削減することが可能となる。比較例としてＣＰＵを介してレジュームＳＲＡＭを制御する場合、プリンタ部１１１の起動前にレジュームＳＲＡＭを通常モードにすることになる。するとプリンタ部１１１で記録媒体を搬送開始する前に通常モードになるため、長い時間（数秒）無駄に通常モードになってしまう。一般的にＲＳモードは通常モードの４０％程度の消費電力とされており、さらに近年の画像形成装置の高画質化に伴い内部に画像処理のために実装されるＳＲＡＭ容量は増加している。よって、本実施形態のようなレジュームＳＲＡＭの遷移制御はシステムに占めるＳＲＡＭ消費電力の割合を大きく低減させることが可能となる。なお、本実施形態ではプリンタをデバイス側の例として説明したが、スキャナに関しても同様にスキャナとシステムの同期信号を基準としてレジュームＳＲＡＭを遷移制御することで、レジュームＳＲＡＭの消費電力を低減させることが可能である。
【０１３３】
＜第４の実施形態＞
以下では、本発明の第４の実施形態について説明する。チップ内でのＲＳモードを有するＳＲＡＭの容量が増大すると、これに伴い、ＲＳモードから通常モードに復帰する際のラッシュカレント（突入電流）のピーク電流が増大し、低電圧動作におけるデータ保持保障が困難になるという問題がある。そこで、本実施形態では、ＲＳモードを有する複数のＳＲＡＭを有し、ラッシュカレント対策が必要なチップに対する対応方法について説明する。
【０１３４】
＜プリント画像処理部  詳細＞
まず、図１９を参照して、本実施形態におけるプリント画像処理部１１０の構成について説明する。ここでは、図３及び図１６との差分のみ説明する。
【０１３５】
色空間変換部８２０は、画像処理コア５００とＳＲＡＭコア５０１を備える点については色空間変換部３１０と同じである。違いは、図１６の色空間変換部３１０の内部にあるＳＲＡＭ＿ＲＳ制御部５０２及びＣＧ部５０４に相当する機能及び、ＲＳ＿ＳＲＡＭ信号５１０、ＣＬＫ＿ＳＲＡＭ信号５１２に相当する信号が色空間変換部３１０の外部に配置されている点である。フィルタ処理部８３０及びハーフトーン部８４０も画像処理コアの処理内容及びＳＲＡＭコアのサイズは異なるものの、色空間変換部８２０と同様の構成である。
【０１３６】
ＳＲＡＭ＿ＲＳ制御部８０２は、各画像処理部のＳＲＡＭコアのＲＳ＿ＳＲＡＭ信号であるＲＳ＿ＳＲＡＭ＿Ａ信号８５２、ＲＳ＿ＳＲＡＭ＿Ｂ信号８５３、ＲＳ＿ＳＲＡＭ＿Ｃ信号８５４を制御する。さらに、ＳＲＡＭ＿ＲＳ制御部８０２は、全ての画像処理部のＳＲＡＭコアのＣＬＫ＿ＳＲＡＭ信号を制御するＣＧ部８１０・８１１・８１２へのＣＧ＿ＥＮ信号であるＣＧ＿ＥＮ＿Ａ信号８０５、ＣＧ＿ＥＮ＿Ｂ信号８０６、ＣＧ＿ＥＮ＿Ｃ信号８０７を制御する。
【０１３７】
副走査カウンタ８０３及び主走査カウンタ８０４は、図１６の副走査カウンタ５０３及び主走査カウンタ５０５と同様の仕様であるため説明は割愛する。ＣＧ部８１０、８１１、８１２は、図１６のＣＧ部５０４と同様の仕様である。ＣＧ部８１０、８１１、８１２はそれぞれ、ＣＧ＿ＥＮ信号８０５、８０６、８０７の値により、各ＳＲＡＭコアに接続されるＣＬＫ＿ＳＲＡＭ＿Ａ信号８６２、ＣＬＫ＿ＳＲＡＭ＿Ｂ信号８６３、ＣＬＫ＿ＳＲＡＭ＿Ｃ信号８６４にＣＬＫ＿ＩＮ信号を制御する。
【０１３８】
ＳＲＡＭ＿ＲＳ制御部８０２は、上記第３の実施形態と同様、プリント画像処理を行う位置で各ＳＲＡＭコアを通常モードに遷移させる。さらに、ＳＲＡＭ＿ＲＳ制御部８０２は、ラッシュカレントも考慮しＲＳ＿ＳＲＡＭ＿Ａ信号８５２、ＲＳ＿ＳＲＡＭ＿Ｂ信号８５３、ＲＳ＿ＳＲＡＭ＿Ｃ信号８５４、ＣＧ＿ＥＮ＿Ａ信号８０５、ＣＧ＿ＥＮ＿Ｂ信号８０６及びＣＧ＿ＥＮ＿Ｃ信号８０７を制御する。
【０１３９】
ＳＲＡＭ＿ＲＳ制御部８０２の詳細な制御タイミングチャートについては、図２０Ａ及び図２０Ｂを参照して後述する。なお、図示はしていないが、当然、色空間変換部８２０、フィルタ処理部８３０、及びハーフトーン部８４０にもＣＬＫ＿ＩＮ信号は接続されている。
【０１４０】
＜プリント処理時のＳＲＡＭモードの制御タイミング＞
図２０Ａ及び図２０Ｂを参照して、本実施形態におけるＳＲＡＭ＿ＲＳ制御部８０２がＳＲＡＭモードを制御するタイミングについて説明する。図２０Ａは、ＳＲＡＭ＿ＲＳ制御部８０２が副走査方向の画像処理領域を判別するためのタイミングチャートを示す。まず、パイプライン接続されるプリント画像処理部１１０内の各画像処理部の処理タイミングについて説明する。
【０１４１】
ＤＥＬＡＹ＿Ａ２００１は、色空間変換部８２０の画像処理にかかる所定量の遅延を示している。ＰＶＳＹＮＣ＿Ｂ、ＰＨＳＹＮＣ＿Ｂ、ＰＤＡＴＡ＿Ｂ信号はそれぞれＰＶ＿ＳＹＮＣ＿Ａ、ＰＨＳＹＮＣ＿Ａ、ＰＤＡＴＡ＿Ａ信号が所定量の遅延を有して出力されるものである。このときＰＤＡＴＡ＿Ｂには色空間変換部８２０による画像処理が施されており、上記の所定量の遅延とはこの色空間変換処理にかかる遅延量のことである。
【０１４２】
同様に、ＤＥＬＡＹ＿Ｂ２００２は、フィルタ処理部８３０の画像処理にかかる遅延量を示している。ＨＳＹＮＣ＿ＤＥＬＡＹ２００３は、プリント画像処理部１１０内部の全ての画像処理部の画像処理にかかる遅延量を示す。つまり、本実施例においては、ＤＥＬＡＹ＿Ａ２００１とＤＥＬＡＹ＿Ｂ２００２の加算結果となる。
【０１４３】
次に、パイプライン接続されるプリント画像処理部１１０内部の副走査方向の画像処理領域を判別するためのタイミングについて説明する。特に、１８００で説明したＶＥＮＢ信号との生成方法との違いを説明する。
【０１４４】
１８００においては副走査カウンタ５０３が３からＮの区間が副走査方向の画像処理位置としていたが、図２０Ａにおいては、副走査カウンタ８０３が３からＮ＋１の区間が副走査方向の画像処理位置となるようＳＲＡＭ＿ＲＳ制御部８０２は制御する。理由としては、プリント画像処理部１１０部の各画像処理部にはＨＳＹＮＣ＿ＤＥＬＡＹ２００３の遅延があるためである。仮に、ｔ９０のタイミングでＶＥＮＢ信号を遷移させると、色空間変換部８２０の処理は終了しているが、フィルタ処理部８３０及びハーフトーン部８４０の処理が終了していない可能性があるためである。つまり、プリント画像処理部１１０内部の全ての画像処理部が先頭ラインから最終ラインまで画像処理できる最低期間のみＶＥＮＢ信号をＨｉｈｇにするようＳＲＡＭ＿ＲＳ制御部８０２は制御する。
【０１４５】
図２０Ｂは、ＳＲＡＭ＿ＲＳ制御部５０２が主走査方向の画像処理領域を判別、及びＳＲＡＭモードを制御するタイミングチャートを示す。図２０Ａの１ライン目の期間の詳細を示すタイミングチャートである。
【０１４６】
ｔ＿ｏｕｔ＿Ａは色空間変換部８２０のＳＲＡＭコア５０１の通常モード遷移時間２００４である。ｔ＿ｏｕｔ＿Ｂはフィルタ処理部８３０のＳＲＡＭコア８３１の通常モード遷移時間２００５である。ｔ＿ｏｕｔ＿Ｃはハーフトーン部８４０のＳＲＡＭコア８４１の通常モード遷移時間２００４である。ｔ＿ｉｎ＿Ａは色空間変換部８２０のＳＲＡＭコア５０１のＲＳモード遷移時間２００７である。ｔ＿ｉｎ＿Ｂはフィルタ処理部８３０のＳＲＡＭコア８３１のＲＳモード遷移時間２００８である。ｔ＿ｉｎ＿Ｃはハーフトーン部８４０のＳＲＡＭコア８４１のＲＳモード遷移時間２００９である。
【０１４７】
通常モード遷移時間及びＲＳモード遷移時間の定義については、図１７において説明した通常モード遷移時間１７０１及びＲＳモード遷移時間１７０２と同じである。各画像処理部のＳＲＡＭコアのサイズが異なるため、通常モード遷移時間及びＲＳモード遷移時間は異なる可能性がある。
【０１４８】
遷移保証間隔Ａ２０１０及び遷移保証間隔Ｂ２０１１は、ＳＲＡＭコア５０１と、ＳＲＡＭコア８３１と、ＳＲＡＭコア８４１を通常モード及びＲＳモードへ遷移する場合のラッシュカレントを防ぐために必要な時間である。遷移保証間隔Ａ２０１０及び遷移保証間隔Ｂ２０１１の時間をずらさず、ＳＲＡＭコア５０１、８３１、８４１を同時に通常モード及びＲＳモードに遷移させると、ラッシュカレントのピーク電流が増大し、データ保持が困難になる。よって、遷移保証間隔Ａ２０１０及び遷移保証間隔Ｂ２０１１の時間をずらし、ＳＲＡＭコア５０１、８３１、８４１を通常モード及びＲＳモードに遷移するようＳＲＡＭ＿ＲＳ制御部８０２で制御する必要がある。
【０１４９】
ＲＳ＿ＳＲＡＭ＿ＯＮ＿ＴＩＭＥ２０２１、２０３１、２０４１、ＣＧ＿ＥＮ＿ＯＦＦ＿ＴＩＭＥ２０２２、２０３２、２０４２、ＣＧ＿ＥＮ＿ＯＮ＿ＴＩＭＥ２０２３、２０３３、２０４３、ＲＳ＿ＳＲＡＭ＿ＯＮ＿ＴＩＭＥ２０２４、２０３４、２０４４は、１８１０で説明したＲＳ＿ＳＲＡＭ＿ＯＮ＿ＴＩＭＥ１８０１、ＣＧ＿ＥＮ＿ＯＦＦ＿ＴＩＭＥ１８０２、ＣＧ＿ＥＮ＿ＯＮ＿ＴＩＭＥ１８０３、ＲＳ＿ＳＲＡＭ＿ＯＮ＿ＴＩＭＥ１８０４と同様の定義である。
【０１５０】
２０２１から２０２４は色空間変換部８２０のＳＲＡＭコア５０１に接続されるＲＳ＿ＳＲＡＭ＿Ａ信号８５２及びＣＬＫ＿ＳＲＡＭ＿Ａ信号８６２の遷移タイミングを示す。２０３１から２０３４はフィルタ処理部８３０のＳＲＡＭコア８３１に接続されるＲＳ＿ＳＲＡＭ＿Ｂ信号８５３及びＣＬＫ＿ＳＲＡＭ＿Ｂ信号８６３の遷移タイミングを示す。２０４１から２０４４はハーフトーン部８４０のＳＲＡMコア８４１に接続されるＲＳ＿ＳＲＡＭ＿Ｃ信号８５４及びＣＬＫ＿ＳＲＡＭ＿Ｃ信号８６４の遷移タイミングを示す。
【０１５１】
２０２１から２０４４の各遷移タイミング（サイクル数）は、ＣＰＵ１０１によって算出され、ＳＲＡＭ＿ＲＳ制御部８０２のレジスタに設定される。ＳＲＡＭ＿ＲＳ制御部８０２は、ＶＥＮＢ信号がＨｉｈｇの間、上記２０２１から２０４４のカウント数を示すレジスタ値と主走査カウンタ８０４の値を比較する。比較の結果、ＲＳ＿ＳＲＡＭ＿Ａ信号８５２、ＲＳ＿ＳＲＡＭ＿Ｂ信号８５３、ＲＳ＿ＳＲＡＭ＿Ｃ信号８５４、ＣＧ＿ＥＮ＿Ａ信号８６２、ＣＧ＿ＥＮ＿Ｂ信号８６３及びＣＧ＿ＥＮ＿Ｃ信号８６４を制御する。上記２０２１から２０４４のカウント数の算出はプリント画像処理の開始前にＣＰＵ１０１によって実行し、ＳＲＡＭ＿ＲＳ制御部８０２のレジスタに設定される。
【０１５２】
ここから、各遷移時間の算出方法について説明する。ＳＲＡＭ＿ＲＳ制御部８０２で行いたい制御は、プリント画像処理部１１０の中の先頭の画像処理部（本例では色空間変換部８２０）が各ラインの先頭画素を処理するタイミングであるｔ９１において、全てのＲＳ＿ＳＲＡＭコアが通常モードに遷移する制御である。さらに、プリント画像処理部１１０の最後の画像処理部（本例ではハーフトーン部８４０）が１ラインの最終画素を処理するタイミングであるｔ９２において、全てのＲＳ＿ＳＲＡＭコアがＲＳモードに遷移を開始するよう制御することである。
【０１５３】
まず、色空間変換部８２０のＳＲＡＭコア５０１用のＲＳ＿ＳＲＡＭ＿Ａ信号８５２及びＣＬＫ＿ＳＲＡＭ＿Ａ信号８６２の制御タイミングの算出方法を説明する。ＲＳ＿ＳＲＡＭ＿Ａ＿ＯＮ＿ＴＩＭＥ２０２１は「ＬＥＦＴ＿ＭＡＲＧＩＮ１５０３―（最大遷移時間＋遷移保証間隔）」で算出される。「最大遷移時間」は、ＳＲＡＭコア５０１の通常モード遷移時間２００４とＳＲＡＭコア８３１の通常モード遷移時間２００５とＳＲＡＭコア８４１の通常モード遷移時間２００６の最大値である。「遷移保証間隔」は、「遷移保証間隔Ａ２０１０＋遷移保証間隔Ｂ２０１１」である。
【０１５４】
ＣＧ＿ＥＮ＿Ａ＿ＯＦＦ＿ＴＩＭＥ２０２２は「ＬＥＦＴ＿ＭＡＲＧＩＮ１５０３―（最大遷移時間＋遷移保証間隔）＋  通常モード遷移時間２００４」で算出される。ＣＧ＿ＥＮ＿Ａ＿ＯＮ＿ＴＩＭＥ２０２３は「ＬＥＦＴ＿ＭＡＲＧＩＮ１５０３＋ＨＥＮＢ＿ＬＥＮＧＴＨ１５０４＋ＨＳＹＮＣ＿ＤＥＬＡＹ２００３」で算出される。ＲＳ＿ＳＲＡＭ＿Ａ＿ＯＦＦ＿ＴＩＭＥ２０２４は「ＬＥＦＴ＿ＭＡＲＧＩＮ１５０３＋ＨＥＮＢ＿ＬＥＮＧＴＨ１５０４＋ＨＳＹＮＣ＿ＤＥＬＡＹ２００３＋ＲＳモード遷移時間２００７」で算出される。
【０１５５】
次に、フィルタ処理部８３０のＳＲＡＭコア８３１用のＲＳ＿ＳＲＡＭ＿Ｂ信号８５３及びＣＬＫ＿ＳＲＡＭ＿Ｂ信号８６３の制御時間の算出方法を説明する。考え方は、色空間変換部８２０のＳＲＡＭコア５０１とフィルタ処理部３２０のＳＲＡＭコア８３１の遷移タイミングに遷移保証間隔Ａ２０１０の時間加算すればよい。
【０１５６】
ＲＳ＿ＳＲＡＭ＿Ｂ＿ＯＮ＿ＴＩＭＥ２０３１は「ＬＥＦＴ＿ＭＡＲＧＩＮ１５０３―（最大遷移時間＋遷移保証間隔）＋遷移保証間隔Ａ２０１０」で算出される。ＣＧ＿ＥＮ＿Ｂ＿ＯＦＦ＿ＴＩＭＥ２０３２は「ＬＥＦＴ＿ＭＡＲＧＩＮ１５０３―（最大遷移時間＋遷移保証間隔）＋通常モード遷移時間２００５＋遷移保証間隔Ａ２０１０」で算出される。ＣＧ＿ＥＮ＿Ｂ＿ＯＮ＿ＴＩＭＥ２０３３は「ＬＥＦＴ＿ＭＡＲＧＩＮ１５０３＋ＨＥＮＢ＿ＬＥＮＧＴＨ１５０４＋ＨＳＹＮＣ＿ＤＥＬＡＹ２００３＋遷移保証間隔Ａ２０１０」で算出される。ＲＳ＿ＳＲＡＭ＿Ｂ＿ＯＦＦ＿ＴＩＭＥ２０３４は「ＬＥＦＴ＿ＭＡＲＧＩＮ１５０３＋ＨＥＮＢ＿ＬＥＮＧＴＨ１５０４＋ＨＳＹＮＣ＿ＤＥＬＡＹ２００３＋ＲＳモード遷移時間２００８＋遷移保証間隔Ａ２０１０」で算出される。
【０１５７】
次に、ハーフトーン部８４０のＳＲＡＭコア８４１用のＲＳ＿ＳＲＡＭ＿Ｃ信号８５４及びＣＬＫ＿ＳＲＡＭ＿Ｃ信号８６４の制御時間の算出方法を説明する。考え方は、フィルタ処理部８３０のＳＲＡＭコア８３１とハーフトーン部８４０のＳＲＡＭコア８４１の遷移タイミングに遷移保証間隔Ｂ２０１１の時間を加算すればよい。
【０１５８】
ＲＳ＿ＳＲＡＭ＿Ｃ＿ＯＮ＿ＴＩＭＥ２０４１は「ＬＥＦＴ＿ＭＡＲＧＩＮ１５０３―（最大遷移時間＋遷移保証間隔）＋（遷移保証間隔Ａ２０１０＋遷移保証間隔Ｂ２０１１）」で算出される。ＣＧ＿ＥＮ＿Ｃ＿ＯＦＦ＿ＴＩＭＥ２０４２は「ＬＥＦＴ＿ＭＡＲＧＩＮ１５０３―（最大遷移時間＋遷移保証間隔）＋通常モード遷移時間２００６＋（遷移保証間隔Ａ２０１０＋遷移保証間隔Ｂ２０１１）」で算出される。ＣＧ＿ＥＮ＿Ｃ＿ＯＮ＿ＴＩＭＥ２０４３は「ＬＥＦＴ＿ＭＡＲＧＩＮ１５０３＋ＨＥＮＢ＿ＬＥＮＧＴＨ１５０４＋ＨＳＹＮＣ＿ＤＥＬＡＹ２００３＋（遷移保証間隔Ａ２０１０＋遷移保証間隔Ｂ２０１１）」で算出される。ＲＳ＿ＳＲＡＭ＿Ｃ＿ＯＦＦ＿ＴＩＭＥ２０４４は「ＬＥＦＴ＿ＭＡＲＧＩＮ１５０３＋ＨＥＮＢ＿ＬＥＮＧＴＨ１５０４＋ＨＳＹＮＣ＿ＤＥＬＡＹ２００３＋ＲＳモード遷移時間２００９＋（遷移保証間隔Ａ２０１０＋遷移保証間隔Ｂ２０１１）」で算出される。
【０１５９】
以上説明したように、ＲＳモードを有する複数のＳＲＡＭを有する画像処理部においても、ラッシュカレント対策を行いつつ、副走査方向及び主走査方向の画像処理位置を判別する。これにより、画像処理を行うタイミングでのみＳＲＡＭコア５０１を通常モードで動作させることが可能となる。
【０１６０】
＜その他の実施形態＞
本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサがプログラムを読出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。
【符号の説明】
【０１６１】
１００：システム制御部、１０１：ＣＰＵ、１０２：ＲＯＭＩ／Ｆ部、１０３：ブートＲＯＭ、１０４：ＤＲＡＭＩ／Ｆ部、１０５：ＤＲＡＭ、１０６：操作部Ｉ／Ｆ部、１０７：操作部、１０８：ネットワークＩ／Ｆ部、１０９：ＲＩＰ部、１１０：プリント画像処理部、１１１：プリンタ部、色空間変換部３１０、３１１：ＳＲＡＭ、５００：画像処理コア、５０１：ＳＲＡＭコア、５０２：ＳＲＡＭ＿ＲＳ制御部、５０３：カウンタ、５０４：ＣＧ部
【図１】
0006681244.tif 000002
【図２】
0006681244.tif 000003
【図３】
0006681244.tif 000004
【図４】
0006681244.tif 000005
【図５】
0006681244.tif 000006
【図６】
0006681244.tif 000007
【図７】
0006681244.tif 000008
【図８】
0006681244.tif 000009
【図９】
0006681244.tif 000010
【図１０】
0006681244.tif 000011
【図１１】
0006681244.tif 000012
【図１２】
0006681244.tif 000013
【図１３】
0006681244.tif 000014
【図１４】
0006681244.tif 000015
【図１５】
0006681244.tif 000016
【図１６】
0006681244.tif 000017
【図１７】
0006681244.tif 000018
【図１８】
0006681244.tif 000019
【図１９】
0006681244.tif 000020
【図２０Ａ】
0006681244.tif 000021
【図２０Ｂ】
0006681244.tif 000022