(57)【特許請求の範囲】
【請求項１】
負荷に適用するために電力変換装置の入力側と出力側との間においてエネルギーを伝達するためのエネルギー伝達素子を含む、前記電力変換装置において使用される制御回路であって、
前記制御回路が、前記電力変換装置の前記出力側に接続される第１の制御装置を備え、
前記第１の制御装置が、
前記電力変換装置の出力を表すフィードバック信号を受信するように接続され、前記フィードバック信号に応答して、オフ状態からオン状態への前記電力変換装置の前記入力側におけるスイッチの遷移を開始して、前記電力変換装置の前記入力側から前記電力変換装置の前記出力側への前記エネルギーの伝達を調節するように、ガルバニック絶縁された通信リンクを介して前記電力変換装置の前記入力側における第２の制御装置に制御信号を通信するように構成された、スイッチ制御信号生成器と、
前記電力変換装置の前記出力側への前記エネルギーの伝達の終了に応答して振動する前記エネルギー伝達素子の出力端子における瞬間電圧を表す第１の信号に応答して、前記第２の制御装置に前記制御信号を通信するように前記スイッチ制御信号生成器を有効化するように接続された極値位置検出器と、
を含み、
前記第１の信号が極値に達する時点において、前記オフ状態から前記オン状態への前記スイッチの前記遷移が発生するように、前記極値位置検出器が、前記スイッチ制御信号生成器を有効化する、
制御回路。
【請求項２】
前記第１の信号の前記振動が、複数の極値を含み、
前記極値位置検出器は、前記エネルギーの伝達の終了後に発生する第１の極値に前記第１の信号が達する時点を推定するように構成され、および、前記第１の信号が前記第１の極値に達する前記推定された時点において前記オフ状態から前記オン状態への前記スイッチの遷移が発生するように前記スイッチ制御信号生成器を有効化するように構成される、
請求項１に記載の制御回路。
【請求項３】
前記極値位置検出器は、前記第１の極値の後に発生する後続の極値に前記第１の信号が達する時点を推定するように構成され、および、前記後続の極値に前記第１の信号が達する前記推定された時点において前記オフ状態から前記オン状態への前記スイッチの前記遷移が発生するように前記スイッチ制御信号生成器を有効化するように構成される、
請求項２に記載の制御回路。
【請求項４】
前記電力変換装置の前記入力側に接続された前記第２の制御装置であって、前記電力変換装置の前記入力側から前記電力変換装置の前記出力側への前記エネルギーの伝達を調節するように、前記オン状態と前記オフ状態との間において前記電力変換装置の前記入力側における前記スイッチのスイッチングを制御するように構成された前記第２の制御装置をさらに備える、
請求項１に記載の制御回路。
【請求項５】
前記電力変換装置のＣＣＭ動作を検出したことに応答して、前記スイッチ制御信号生成器を有効化するように接続された連続導通モード（ＣＣＭ）検出器をさらに備える、
請求項１に記載の制御回路。
【請求項６】
前記ＣＣＭ検出器が、前記第１の信号が出力グランド基準未満であることを検出したことに応答して、前記スイッチ制御信号生成器を有効化するように接続された比較器を含む、
請求項５に記載の制御回路。
【請求項７】
前記第１の制御装置が、前記フィードバック信号をフィードバック閾値と比較するように接続されたフィードバック回路をさらに備え、
前記スイッチ制御信号生成器が、有効化されたときに、および、前記フィードバック信号が前記フィードバック閾値未満であることを前記フィードバック回路が示すとき、前記第２の制御装置に前記制御信号を通信するように構成される、
請求項１に記載の制御回路。
【請求項８】
前記第１の制御装置が、各スイッチングサイクル周期に少なくとも１回、前記スイッチ制御信号生成器が有効化されることを確実にするため、時間閾値後、前記スイッチ制御信号生成器を有効化するように接続された時間満了検出回路をさらに備える、
請求項１に記載の制御回路。
【請求項９】
前記時間満了検出回路が、前記第１の信号の閾値数の振動の発生に応答して、前記スイッチ制御信号生成器を有効化するようにさらに接続される、
請求項８に記載の制御回路。
【請求項１０】
負荷に適用するために電力変換装置の入力側と出力側との間においてエネルギーを伝達するためのエネルギー伝達素子を含む、前記電力変換装置において使用される制御回路であって、
前記制御回路が、前記電力変換装置の前記出力側に接続される第１の制御装置を備え、
前記第１の制御装置が、
前記電力変換装置の出力を表すフィードバック信号を受信するように接続され、前記フィードバック信号に応答して、オフ状態からオン状態への前記電力変換装置の前記入力側におけるスイッチの遷移を開始して、前記電力変換装置の前記入力側から前記電力変換装置の前記出力側への前記エネルギーの伝達を調節するように通信リンクを介して前記電力変換装置の前記入力側における第２の制御装置に制御信号を通信するように構成された、スイッチ制御信号生成器と、
前記電力変換装置の前記出力側への前記エネルギーの伝達の終了に応答して振動する前記エネルギー伝達素子の出力端子における瞬間電圧を表す第１の信号に応答して、前記第２の制御装置に前記制御信号を通信するように前記スイッチ制御信号生成器を有効化するように接続された極値位置検出器と、
を含み、
前記極値位置検出器がスイッチング窓期間を決定することと、前記第１の信号が極値に達することを含む前記スイッチング窓期間中に前記オフ状態から前記オン状態への前記スイッチの前記遷移が発生するように前記スイッチ制御信号生成器を有効化することとにより、前記第１の信号が前記極値に達する時点を推定するように構成される、
制御回路。
【請求項１１】
前記スイッチング窓期間中に前記オフ状態から前記オン状態への前記スイッチの前記遷移が発生するように、前記スイッチの以前のスイッチングサイクルにおける前記電力変換装置の出力電圧の値を上回って前記第１の信号が振動する持続期間に応答して、前記極値位置検出器が、前記スイッチのスイッチングサイクル中に前記スイッチ制御信号生成器を有効化する、
請求項１０に記載の制御回路。
【請求項１２】
前記以前のスイッチングサイクルが、前記制御回路の始動後における前記通信リンクを介して前記第１の制御装置と前記第２の制御装置との間で通信することを含むハンドシェイク期間中に発生するスイッチングサイクルである、
請求項１１に記載の制御回路。
【請求項１３】
前記極値位置検出器が、前記電力変換装置の出力電圧を上回って前記第１の信号が振動する持続期間の、１未満の分数倍の期間にわたって、前記スイッチ制御信号生成器を有効化するように構成される、
請求項１０に記載の制御回路。
【請求項１４】
前記極値位置検出器が、前記出力電圧を上回って前記第１の信号が振動する前記持続期間の、中央に位置する３分の１の期間にわたって、前記スイッチ制御信号生成器を有効化するように構成される、
請求項１３に記載の制御回路。
【請求項１５】
前記極値位置検出器が、
前記第１の信号と前記電力変換装置の出力電圧とを受信するように、および、前記電力変換装置の前記出力電圧を上回って前記第１の信号が振動する持続期間を表す出力を生成するように接続された比較器と、
前記比較器の前記出力に応答して、前記出力電圧を上回って前記第１の信号が振動する前記持続期間を表す基準電圧を生成するように接続された基準電圧生成器と、
を含む、
請求項１０に記載の制御回路。
【請求項１６】
前記基準電圧生成器が、前記制御回路の始動後に前記通信リンクを介して前記第１の制御装置と前記第２の制御装置との間で通信することを含むハンドシェイク期間中に前記基準電圧を生成するように接続される、
請求項１５に記載の制御回路。
【請求項１７】
前記極値位置検出器が、前記第１の制御装置と前記第２の制御装置との間における次のハンドシェイク期間まで、前記基準電圧を記憶するように構成される、
請求項１６に記載の制御回路。
【請求項１８】
前記基準電圧生成器が、
タイミングコンデンサと、
前記第１の信号が前記出力電圧を上回ったことを示す前記比較器の前記出力に応答して、前記タイミングコンデンサを選択的に充電するように接続された電流源と、
を備え、
前記タイミングコンデンサにかかる電圧が、前記基準電圧を規定する、
請求項１５に記載の制御回路。
【請求項１９】
前記極値位置検出器が、
前記基準電圧を表すデジタル信号に前記基準電圧を変換するように接続されたアナログ・デジタル変換装置（ＡＤＣ）と、
前記スイッチの１つまたは複数のスイッチングサイクルにわたって前記デジタル信号を記憶するように前記ＡＤＣに接続されたラッチと、
をさらに含む、
請求項１５に記載の制御回路。
【請求項２０】
前記極値位置検出器が、
前記記憶されたデジタル信号を前記基準電圧に変換するように前記ラッチに接続されたデジタル・アナログ変換装置（ＤＡＣ）と、
前記基準電圧の第１の分数倍である第１の変更された基準電圧と、前記基準電圧の第２の分数倍である第２の変更された基準電圧と、を生成するように接続された分圧器回路と、
前記スイッチの各前記スイッチングサイクル中に前記第１の信号が前記出力電圧を上回った持続期間を表す充電電圧を生成するように接続された充電回路と、
前記第１の変更された基準電圧を前記充電電圧と比較したことに応答して、前記スイッチ制御信号生成器を有効化する有効化信号をアサートするように接続された窓開比較器と、
前記第２の変更された基準電圧を前記充電電圧と比較したことに応答して、前記有効化信号をアサート解除して前記スイッチ制御信号生成器を有効化することを停止するように接続された窓閉比較器と、
をさらに含む、
請求項１９に記載の制御回路。
【請求項２１】
前記第１の変更された基準電圧が、前記基準電圧の約３分の１であり、前記第２の変更された基準電圧が、前記基準電圧の約３分の２である、
請求項２０に記載の制御回路。
【請求項２２】
前記第１の変更された基準電圧と前記第２の変更された基準電圧とを低減して、絶縁されたインターフェースを通して前記電力変換装置の前記入力側における前記第２の制御装置に前記制御信号を通信するときの１つまたは複数の遅延を補償する、前記ＤＡＣに接続された遅延補償回路を、前記極値位置検出器がさらに含む、
請求項２０に記載の制御回路。
【請求項２３】
電力変換装置において使用される制御回路であって、
前記電力変換装置が、前記電力変換装置の入力側と出力側との間においてエネルギーを伝達するためのエネルギー伝達素子を備え、
前記制御回路が、前記電力変換装置の前記出力側に接続される第１の制御装置を備え、
前記第１の制御装置が、
前記電力変換装置の出力を表すフィードバック信号を受信するように接続され、前記フィードバック信号に応答して、オフ状態からオン状態への前記電力変換装置の前記入力側におけるスイッチの遷移を開始して、前記電力変換装置の前記入力側から前記電力変換装置の前記出力側への前記エネルギーの伝達を調節するように、通信リンクを介して前記電力変換装置の前記入力側における第２の制御装置に制御信号を通信するように構成された、スイッチ制御信号生成器と、
前記電力変換装置の前記出力側への前記エネルギーの伝達の終了に応答して振動する前記エネルギー伝達素子の出力端子における瞬間電圧を表す第１の信号に応答して、前記第２の制御装置に前記制御信号を通信するように前記スイッチ制御信号生成器を有効化するように接続された極値位置検出器と、
を含み、
前記極値位置検出器が、前記第１の信号が出力グランド基準の値から前記電力変換装置の出力電圧の値まで増加するのにかかる第１の期間を決定することにより、前記第１の信号が極値に達する時点を推定するように構成され、
前記第１の信号が前記出力電圧を上回った後、前記第１の期間に等しい時間遅延を伴って、前記オフ状態から前記オン状態への前記スイッチの前記遷移が発生するように、前記スイッチ制御信号生成器を有効化するように、前記極値位置検出器がさらに構成された、
制御回路。
【請求項２４】
前記極値位置検出器が、
前記第１の信号を前記出力グランド基準と比較するように接続される第１の比較器と、
前記第１の信号を前記出力電圧と比較するように接続される第２の比較器と、
タイミングコンデンサと、
前記第１の信号が前記出力グランド基準の値より大きいことを前記第１の比較器の出力が示す場合と、前記第１の信号が前記出力電圧の値未満であることを前記第２の比較器の出力が示す場合との両方の場合に、前記タイミングコンデンサを充電するように接続された定電流源と、
を備え、
前記タイミングコンデンサにかかる電圧が、前記第１の期間を表す、
請求項２３に記載の制御回路。
【請求項２５】
前記オン状態と前記オフ状態との間で前記電力変換装置の前記入力側における前記スイッチのスイッチングを制御して前記電力変換装置の前記入力側から前記電力変換装置の前記出力側への前記エネルギーの伝達を調節するように構成された前記第２の制御装置をさらに備える、
請求項２３に記載の制御回路。
【請求項２６】
負荷に適用するために電力変換装置の入力側と出力側との間においてエネルギーを伝達するためのエネルギー伝達素子を含む、前記電力変換装置において使用される制御回路であって、
前記制御回路が、
前記電力変換装置に含まれる入力側スイッチのスイッチングを制御するように接続される入力側制御装置であって、制御信号に応答して、前記入力側スイッチをオン状態に切り替えるようにさらに結合された前記入力側制御装置と、
前記エネルギー伝達素子の出力端子において振動する電圧波形を検出するように接続される出力側制御装置であって、
前記入力側スイッチがオフ状態にあるときと、前記電力変換装置の出力側整流器要素が導通させている電流がゼロのときと、の両方の期間中、前記振動する電圧波形が振動し、
前記出力側制御装置が、前記振動する電圧波形が極値に達する時点で、前記制御信号を生成するように構成される、
前記出力側制御装置と、
を備える、
制御回路。
【請求項２７】
前記出力側制御装置は、前記振動する電圧波形を表す第１の信号に応答して、前記振動する電圧波形が前記極値に達する前記時点を推定するように構成された極値位置検出器を含む、
請求項２６に記載の制御回路。
【請求項２８】
前記極値位置検出器が、スイッチング窓期間を決定することと、前記スイッチング窓期間中、前記出力側制御装置を有効化して前記制御信号を生成することとにより、前記振動する電圧波形が前記極値に達する前記時点を推定するように構成される、
請求項２７に記載の制御回路。
【請求項２９】
前記極値位置検出器は、前記振動する電圧波形が出力グランド基準の値から前記電力変換装置の出力電圧の値まで増加するのにかかる第１の期間を決定することにより、前記振動する電圧波形が前記極値に達する前記時点を推定するように構成され、
前記極値位置検出器は、前記振動する電圧波形が前記出力電圧を上回った後、前記出力側制御装置を有効化して、前記第１の期間に等しい時間遅延を伴って前記制御信号を生成するようにさらに構成される、
請求項２７に記載の制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
本出願は、特許協力条約（ＰＣＴ：Ｐａｔｅｎｔ  Ｃｏｏｐｅｒａｔｉｏｎ  Ｔｒｅａｔｙ）第８条による、２０１４年１０月２１日に出願された米国特許出願第１４／５２０，１４２号に基づく優先権を主張し、同出願の内容が参照により本明細書に組み込まれる。
【０００２】
本開示は、概して、スイッチング電力変換装置のための制御装置に関し、特に、入力側制御装置と出力側制御装置との両方を含む電力変換装置に関し、出力側制御装置は、入力側スイッチを制御するため、絶縁バリアを介してスイッチング要求信号を入力側制御装置に通信する。
【背景技術】
【０００３】
スイッチング電力変換装置は、例えば、携帯型電子機器において一般的に使用される充電装置など、その動作に、調節された直流電流（ＤＣ：ｄｉｒｅｃｔ  ｃｕｒｒｅｎｔ）源を必要とする家庭用または産業用の機器に広く使用される。オフラインＡＣ−ＤＣ変換装置は、低周波（例えば、５０Ｈｚまたは６０Ｈｚ）の高電圧ＡＣ（交流：ａｌｔｅｒｎａｔｉｎｇ  ｃｕｒｒｅｎｔ）入力電圧を、必要とされるレベルのＤＣ出力電圧に変換する。出力が適切に調節されること、高効率であること、および小寸法であることに加えて、それらの安全性と保護機能とを理由として、様々な種類のスイッチング電力変換装置が一般的に利用される。
【０００４】
絶縁されたスイッチング電力変換装置のための安全要求は、一般的に、出力における電圧調節に加えて、スイッチング電力変換装置の入力と出力との間にガルバニック直流絶縁を提供するため、高周波変圧器の使用を必要とする。絶縁されたスイッチング電力変換装置の一般的な形態は、フライバック、フォワード、絶縁されたハーフ／フルブリッジだけでなく、共振型を含む他の多くの形態を含み得る。
【０００５】
スイッチング電源における損失の１つの原因は、電力スイッチのオン切り替え中とオフ切り替え中とにおけるスイッチング損失である。絶縁されたスイッチング電力変換装置の高周波（ＨＦ：Ｈｉｇｈ  Ｆｒｅｑｕｅｎｃｙ）オン切り替え振動は、変圧器の漏れインダクタンスと電力スイッチの出力キャパシタンス（例えば、電力ＭＯＳＦＥＴにわたる総寄生容量）との間の共振に起因して発生し得る。絶縁されたスイッチング電力変換装置の不連続電流モードＤＣＭ（ｄｉｓｃｏｎｔｉｎｕｏｕｓ  ｃｕｒｒｅｎｔ  ｍｏｄｅ）動作に加えて、上記のＨＦオン切り替え振動において、第２のより低い周波数の振動も、変圧器の磁気インダクタンスと電力スイッチの出力キャパシタンスとの間で発生し得る。この第２のより低い周波数の振動は、多くの場合、疑似共振（ＱＲ：ｑｕａｓｉ  ｒｅｓｏｎａｎｃｅ）動作モードと呼ばれ得る。絶縁されたＤＣＭスイッチング電力変換装置におけるオン切り替え損失を低減する１つの方法は、電力スイッチの疑似共振谷スイッチングであり、この方法では、入力側スイッチがオンに切り替えられたとき、入力側スイッチにかかる電圧が最小であるか、または最小付近であるように、スイッチ電流などの入力パラメータが直接監視される。
【０００６】
以下の図を参照しながら、本発明の非限定的かつ非網羅的な実施形態について説明するが、異なる図の中の同様な参照符号は、別段の指定がない限り、同様な部分を示す。
【図面の簡単な説明】
【０００７】
【図１Ａ】本開示の教示に従った、極値位置検出器を含む出力制御装置を備える例示的な絶縁電力変換装置を示す。
【図１Ｂ】本開示の教示に従った、極値位置検出器を含む出力制御装置を備える例示的な非絶縁電力変換装置を示す。
【図２】図２Ａは例示的な絶縁電力変換装置を示す。  図２Ｂは図２Ａに示す電力変換装置を通したエネルギーの伝達に関係した様々な波形を示す。  図２Ｃは図２Ａに示す電力変換装置を通したエネルギーの伝達に関係した様々な波形を示す。
【図３】図３Ａは本開示の教示に従った、例示的な極値位置検出器の第１の部分の機能ブロック図である。  図３Ｂは図３Ａに示す上半リンギング検出器の例示的な回路図である。  図３Ｃは図３Ａに示す基準電圧生成器の例示的な回路図である。  図３Ｄは図３Ａに示す例示的な極値位置検出器の残りの部分の機能ブロック図である。
【図４】図４Ａは図３Ｄに示すアナログ・デジタル変換装置（ＡＤＣ：ａｎａｌｏｇ−ｔｏ−ｄｉｇｉｔａｌ  ｃｏｎｖｅｒｔｅｒ）の例示的な回路図である。  図４Ｂは図３Ｄに示すデジタル・アナログ変換装置（ＤＡＣ：Ｄｉｇｉｔａｌ−ｔｏ−ａｎａｌｏｇ  ｃｏｎｖｅｒｔｅｒ）の例示的な回路図である。
【図５】図５Ａは本開示の教示に従った、対称なスイッチング要求窓波形を示す。  図５Ｂは本開示の教示に従った、充電回路の例示的な回路図である。  図５Ｃは本開示の教示に従った、絶縁されたインターフェースにわたる遅延補償のためのシフトされたスイッチング要求窓波形を示す。  図５Ｄは図５Ｂに示す充電電圧に対応する充電電圧波形を示す。  図５Ｅは例示的な開および閉スイッチング窓信号を示す。
【図６Ａ】本開示の教示に従った、スイッチング要求窓を生成する例示的なプロセスを示すフロー図である。
【図６Ｂ】電力変換装置の通常動作中におけるスイッチング要求窓を使用する例示的なプロセスを示すフロー図である。
【図７Ａ】本開示の教示に従った、例示的な出力制御装置の機能ブロックである。
【図７Ｂ】図７Ａに示す出力制御装置の１つの例示的な実施形態を示す例示的な回路図である。
【図８】図８Ａは図２Ｃに示す波形の拡大部分を示す。  図８Ｂは図７Ａに示す極値スイッチング窓有効化ブロックの１つの例示的な実施形態を示す例示的な回路図である。  図８Ｃは図８Ｂに示す充電電圧に対応する充電電圧波形を示す。
【発明を実施するための形態】
【０００８】
図面中の複数の図にわたり、対応する参照符号が、対応する構成要素を示す。当業者は、図中の要素が簡潔かつ明確であるように描かれていることと、必ずしも一定の縮尺で描かれていないこととを理解すると考えられる。例えば、図中のいくつかの要素の寸法は、本発明の様々な実施形態をより理解しやすくするため、他の要素より誇張されている場合があり得る。さらに、市販に適した実施形態において有用または必要な、一般的だがよく理解されている要素は、多くの場合、本発明に係るこれらの様々な実施形態の図が見づらくなるのを防ぐため、描かれていない。
【０００９】
以下の説明では、本発明を十分に理解できるように、多くの特定の詳細事項を記載している。しかし、本発明を実施する際に特定の詳細事項を必ずしも使用する必要がないことが、当業者には明らかだと考えられる。他の例では、よく知られた材料または方法については、本発明が理解しにくくなるのを防ぐため、詳細には説明しない。
【００１０】
本明細書中での、「一実施形態（ｏｎｅ  ｅｍｂｏｄｉｍｅｎｔ）」、「一実施形態（ａｎ  ｅｍｂｏｄｉｍｅｎｔ）」、「一例（ｏｎｅ  ｅｘａｍｐｌｅ）」、または「例（ａｎ  ｅｘａｍｐｌｅ）」についての言及は、実施形態または例との関連で説明する特定の特徴、構造または特性が本発明の少なくとも１つの実施形態に含まれることを意味する。従って、本明細書中の様々な場所で使用する「一実施形態において（ｉｎ  ｏｎｅ  ｅｍｂｏｄｉｍｅｎｔ）」、「一実施形態において（ｉｎ  ａｎ  ｅｍｂｏｄｉｍｅｎｔ）」、「一例（ｏｎｅ  ｅｘａｍｐｌｅ）」、または「例（ａｎ  ｅｘａｍｐｌｅ）」という語句は、必ずしもすべてが同じ実施形態または例に関するわけではない。さらに、特定の特徴、構造または特性は、１つまたは複数の実施形態または例においてあらゆる適切な組み合わせ、および／または部分的組み合わせで組み合わされ得る。特定の特徴、構造または特性は、説明する機能を提供する集積回路、電子回路、結合論理回路、または他の適切な構成要素に含まれ得る。加えて、本明細書と共に提供される図が当業者への説明を目的としていることと、図面が必ずしも一定の縮尺で描かれているわけではないこととが理解される。
【００１１】
上述のとおり、絶縁は、多くの場合、例えば、光結合装置などの外部絶縁構成要素を使用して、または、二次巻線に磁気結合された変圧器コアにおける別のバイアス（例えば、フィードバック）巻線を通して、スイッチング電力変換装置において提供される。いくつかの製品および用途は、例えば、５Ｖ以下などの低出力電圧を必要とし得る。これらの低電圧の事例において、高効率と、さらには小型化を達成するため、同期整流が使用され得る。同期整流は、電圧降下と電力損失とを低減するため、整流器に似た振る舞いをするようにスイッチングされる同期された整流器スイッチ（例えば、ＭＯＳＦＥＴ）で、出力整流ダイオードを置換する。一例において、同期フライバックスイッチング電力変換装置の入力側における入力制御装置は、入力グランド基準を基準として入力電力スイッチを制御する。一例において、入力制御装置回路と入力側スイッチとは、入力制御装置ＩＣにおけるモノリシックまたはハイブリッド構造体を使用して実装され得る。続けてこの例において、同期フライバックスイッチング電力変換装置の二次側における二次制御装置は、出力グランド基準を基準として同期された整流器スイッチを制御する。同期された整流器スイッチのスイッチング動作は、適切に制御された絶縁されたゲーティング信号を使用して入力側スイッチのスイッチングと同期される。
【００１２】
フライバック変換装置のための二次制御装置は、負荷の過渡状態に対する、よりぴたりと合った出力調節と、より速い応答とを提供し得る。しかし、前述のとおり、出力制御の従来の方法は、多くの場合、例えば、光結合装置などの外部絶縁装置を使用する。入力制御装置と出力制御装置とは、異なるグランドを基準とするとしても、例えば、入力制御装置と出力制御装置との間の磁気結合を通して、依然、それらの間で確実に通信可能でなければならない。本明細書で使用する場合、「グランド」または「グランド基準」は、電気回路における基準点であってその基準点から電圧が測定される基準点、電流のための共通の戻り経路、または、地球への直接的な物理的な接続を指し得る。
【００１３】
例示的な同期フライバック電力変換装置の動作時、入力側スイッチのオフ期間中、出力整流器が導通（例えば、出力にエネルギーを伝達）している。さらにこのオフ期間中、二次出力電圧が、入力側に反射して、合計がスイッチにかかる入力電圧となる。連続導通モード（ＣＣＭ：Ｃｏｎｔｉｎｕｏｕｓ  Ｃｏｎｄｕｃｔｉｏｎ  Ｍｏｄｅ）中、入力側スイッチが再度オンに切り替わったとき、二次整流器は、依然、導通している。従って、入力側スイッチにかかる電圧は、Ｖｉｎ＋ＶＯＲにより規定され、式中、Ｖｉｎは、入力巻線にかかる入力バス電圧（例えば、整流されたライン電圧）であり、ＶＯＲは、入力側に反射された出力電圧である。スイッチのオン切り替えによるストレスを最小化し、スイッチング損失を低減するため、反射された出力電圧ＶＯＲは、Ｖｉｎにできる限り近づくものでなければなければならない。しかし、不連続導通モード（ＤＣＭ）の動作では、入力側スイッチがオンに切り替わる前、二次整流器が、導通を停止し、二次寄生インダクタンスとキャパシタンスとによる緩和リンギングが発生する。二次側における緩和リンギングの各ピーク（極値）点は、入力側における反射されたリンギングの谷点を呈し、これが、入力側スイッチにかかる電圧が最小であるか、または最小付近である時点を提供し、入力側スイッチのオン切り替え中におけるスイッチング損失を低減する。
【００１４】
従って、本開示の実施形態は、疑似共振ＱＲ低損失スイッチング制御のための方法および装置を提供する。本明細書で説明する実施形態は、絶縁（例えば、同期フライバック）スイッチング電力変換装置に、または、出力制御装置が異なるグランドを基準とし、入力側スイッチのスイッチングを指示するため入力制御装置と通信し得る非絶縁（例えば、バック・ブースト）スイッチング電力変換装置に適用可能である。出力制御装置は、スイッチング電力変換装置に対する、あらゆる不要な追加的な寸法とコストとを避け得ると同時に、出力制御装置から、入力側スイッチの絶縁された高効率の制御を提供する。本明細書で説明するいくつかの実施形態は、スイッチングサイクルの終了前に、負荷へのエネルギー伝達が既に終了し、出力ダイオードが導通を既に停止している期間において、電力変換装置のＤＣＭ動作中に発生する、エネルギー伝達素子の出力巻線端子での緩和振動／リンギング波形における局所的極値を位置検出（例えば、タイミングを推定）する。本明細書で使用する場合、「極値（ｅｘｔｒｅｍｕｍ）」または「極値（ｅｘｔｒｅｍａ）」は、あらゆる極大値または極小値の位置を含み、または、「ピーク」および「谷」と呼ばれ得、この位置で、数学的には、傾き（すなわち、リンギング／振動波形の導関数）は、ゼロに近づく。
【００１５】
本明細書で説明する実施形態は、実質的に、エネルギー伝達素子の出力端子における電圧波形の極値の時点において、入力スイッチング要求信号を提供する出力制御装置を含み得る。一実施形態において、実質的に極値の時点で入力スイッチング要求信号を提供することは、極値の時点または極値の時点付近で入力スイッチング要求信号を生成することを含む。他の一実施形態において、実質的に極値の時点で入力スイッチング要求信号を提供することは、極値が発生する時点を含むスイッチング要求窓期間中に、入力スイッチング要求信号を生成することを含む。さらなる他の一実施形態において、実質的に極値の時点で入力スイッチング要求信号を提供することは、極値の時点を推定することと、推定された時点において入力スイッチング要求信号を生成することと、を含む。実質的に極値の時点で入力スイッチング要求信号を提供することは、極値の時点もしくは極値の時点付近で、極値の推定された時点もしくは極値の推定された時点付近で、または、スイッチング要求窓中もしくはスイッチング要求窓付近において、入力側スイッチがオフ状態からオン状態に遷移するように、入力スイッチング要求信号を生成することをさらに含み得る。このような出力制御装置は、オン切り替え損失を最小とした、入力側スイッチの高効率スイッチングを提供し得、さらに、電力変換装置の効率を高める。
【００１６】
例えば、出力側制御電力変換装置において、出力グランド基準を基準とする出力制御装置は、出力を検出し、入力スイッチングを制御および同期し、出力へのエネルギーの伝達を調節する。ＤＣＭ動作では、入力側スイッチのスイッチング損失を低減することにより、効率が高められ得る。入力スイッチングは、出力整流器導通期間の終了時に出力巻線端子において発生する緩和リンギング（疑似共振的振動）における極値位置を検出することにより、出力制御装置により絶縁バリアを通して指示される。一例において、極値（例えば、ピーク）検出は、出力電圧を上回る半リンギング振動におけるピーク位置付近に規定された期間窓内であり得る。従って、本明細書で説明する実施形態は、出力から入力への、および、その逆の制御信号の交換が絶縁バリアをまたぐような、電力変換装置のＤＣＭ動作のための極値スイッチング要求を提供する方法および装置を提供する。
【００１７】
図１Ａは、本開示の教示に従った、極値位置検出器１７０を含む出力制御装置１４５を備える制御回路１６０を示す例示的な絶縁電力変換装置１００Ａを示す。図１Ａの例示的な実施形態は、入力制御装置１３５と出力制御装置１４５とが絶縁された通信インターフェース１４０（例えば、磁気結合）を通して結合された、絶縁同期フライバック電力変換装置である。
【００１８】
さらに図１Ａに、ＡＣライン１０５に結合されて、整流されたＡＣ１１５を生成するフルブリッジ整流器１１０を示し、整流されたＡＣ１１５は、キャパシタンスＣＦ１１７によりフィルタ処理される。整流されたＡＣ１１５は、エネルギー伝達素子１２０Ａにより受信されるように接続され、示されるように、エネルギー伝達素子１２０Ａは、入力巻線１２１と出力巻線１２２とを含む。示した例において、クランプ回路１２５は、示されるようにエネルギー伝達素子１２０Ａの入力巻線１２１の両端に結合される。
【００１９】
図示された例において、入力側スイッチング装置Ｓ１  １３０は、電力変換装置１００Ａの入力側に接続されており、これは、入力グランド基準１０１を基準とし、入力巻線１２１においてエネルギー伝達素子１２０Ａに接続されている。いくつかの例において、スイッチング装置Ｓ１  １３０は、同じ集積回路パッケージ１６０内においてモノリシックまたはハイブリッド構造体に含まれ得る。図示した例に示すように、スイッチング装置Ｓ１は、入力グランド基準１０１を基準とする入力制御装置１３５からの制御信号１３８により制御され、ラインと負荷との変化に応答して、変圧器１２０Ａの入力巻線１２１を通した二次巻線１２２へのエネルギー伝達を調節する。スイッチ１３０にかかる電圧（ＭＯＳＦＥＴ電力スイッチの例では、ドレイン電圧ＶＤ１３２である）とドレインへの電流ＩＤ１３１とが、図２Ａ〜Ｃにおいてさらに詳細に説明する代表的な波形１３３により示される。クランプ回路１２５（示した例において、ダイオード−抵抗器−コンデンサ回路である）は、入力巻線１２１の両端に結合され、スイッチング装置Ｓ１  １３０における入力巻線１２１からの漏れインダクタンスによりもたらされるオフ切り替えスパイクをクランプする。
【００２０】
図１Ａの例に示すように、出力側整流器スイッチＳ２  １５０Ａと並列ダイオードＤ２  １５５とは、二次側において二次巻線１２２に接続されており、同期フライバック変換装置１００Ａの同期整流器として機能する。示した例示的な電力変換装置１００Ａにおいて、並列ダイオードＤ２  １５５を含む出力側整流器スイッチＳ２  １５０は、入力側スイッチ１３０のオフ期間中にのみ、電流を流す。一例において、ダイオードＤ２  １５５は、外部から接続されたショットキーダイオードである。
【００２１】
一例において、スイッチＳ２  １５０は、出力制御装置１４５のＳＲピン１４３からの信号により制御される。ＳＲ端子１４３における電圧が、ゲート閾値電圧より高い値に上昇すると、スイッチＳ２  １５０により提供される同期整流器が、電流を流し始める。二次リップルが、出力フィルタキャパシタンスＣｏ１８６により平滑化され、ＤＣ出力電圧Ｖｏ１８０は、負荷電流Ｉｏ１８２を伴って負荷１８５に印加される。出力電圧Ｖｏ１８０は、一例において抵抗分圧器１８３を含み得る出力検出回路１８１を通して検出される。出力検出回路１８１からのフィードバック信号は、出力制御装置１４５のピンＦＢ１４４に接続されている。
【００２２】
一例において、デジタル信号またはアナログ信号である（ＦＢ１４４を通した）フィードバック信号は、出力制御装置１４５のピン１４１とピン１４３とにおいて提供される情報と組み合わせて、絶縁された通信リンク１４０（一例においては、リードフレームまたはボンドワイヤを通して磁気結合であり得る）を通して伝達（通信）されて、入力グランド基準１０１を基準とする入力制御装置１３５により受信される入力スイッチング要求信号を決定するために使用され得る。
【００２３】
端子１４１は、入力側におけるドレイン電圧ＶＤ１３２を反転した波形を呈する、二次巻線１２２における電圧信号ＶＷＮＤ１２３Ａを受信する。後述のように、極値位置検出器１７０は、電圧信号１２３Ａが極値に達する時点を推定し得、次に、出力制御装置１４５がスイッチング要求信号を通信することを有効化して、入力側スイッチ１３０のオン切り替えを開始する。入力制御装置１３５は、絶縁バリアと通信リンク１４０とを通して出力制御装置１４５から伝達されたスイッチング要求信号を受信する。ライン／入力電圧Ｖｉｎ情報信号１１６は、入力検出回路（例えば、整流されたＡＣバス１１５に接続された図示しないＲＣ回路、または、他のよく知られたライン検出回路）から取り出される。ライン／入力電圧情報１１６は、入力制御装置１３５の端子１３６における抵抗器１１７を通る電流信号として結合され得る。
【００２４】
検出されたスイッチドレイン電流ＩＤ１３１信号は、（一例において、集積型検出ＦＥＴを通して）受信されて、端子１３４に接続される。設計と、必要とされる変換装置の別の特徴／保護とに基づいて、受信された／入力制御装置１３５の端子１３７に接続された、さらなる入力制御信号１４９がいくつか存在し得ることが理解される。入力制御装置１３５は、入力側からの他の信号と組み合わせて、出力制御装置１４５から伝達されたスイッチング要求信号に基づいて、スイッチング制御信号（例えば、ゲート信号）１３８を生成する。ゲート制御信号１３８は、スイッチＳ１  １３０のスイッチングを制御して、エネルギー伝達素子１２０Ａを通した出力へのエネルギーの伝達を調節する。出力制御装置への電源は、バイパスＢＰ電源１４６に外部から接続されたバイパスコンデンサ１４８にかかるバイパスピンＢＰ１４７を通して提供され得る。
【００２５】
スイッチＳ１  １３０を制御する入力制御装置１３５は、入力グランド基準１０１を基準とし、スイッチＳ２  １５０（並列ダイオードＤ２  １５５を含む）を制御する出力制御装置１４５は、出力グランド基準１９１を基準とする。入力制御装置１３５と出力制御装置１４５との間の通信は、ガルバニック直流絶縁（例えば、磁気結合された通信リンク１４０）を通さなければならない。一例において、絶縁された通信リンク１４０は、（単一または複数の通信リンクからなる）１方向または２方向であり得る。
【００２６】
図１Ｂは、本開示の教示に従った、極値位置検出器１７０を含む出力制御装置１４５を備える例示的な非絶縁電力変換装置１００Ｂを示す。図１Ｂは、他の一実施形態に基づく、一例の非絶縁バック・ブースト型変換装置を示す。図１Ｂの例に図示されるように、入力と出力回路とがガルバニック直流的に（電気的に）絶縁されていないとしても、入力回路に対する基準レベル（入力グランド基準１０１）と出力回路に対する基準レベル（出力グランド基準１９１）とは異なり、入力制御装置１３５と出力制御装置１４５とは、それぞれ、絶縁バリア１４０を通してのみ通信し得る。
【００２７】
電力変換装置１００Ｂの入力側構成要素は、図１Ａを参照して前述したものと同様の機能をもつ。しかし、図１Ｂに示すエネルギー伝達素子は、単一の巻線Ｌ１  １２０Ｂを含み、ダイオード１５０Ｂとして示される出力整流器は、同期制御信号を必要としない。従って、出力制御装置１４５において、同期制御端子（図１Ａに示すＳＲ１４３）は図示されない。スイッチＳ１  １３０が閉じたとき、エネルギーがＬ１  １２０Ｂに蓄えられ、出力ダイオード１５０Ｂの阻止方向により、エネルギーが、入力から出力に伝達されないこととなり得る。この期間中、出力負荷１８５（一例においては、ＬＥＤ配列１７８であり得る）は、バルク出力コンデンサＣｏ１８６を通して供給される。
【００２８】
スイッチＳ１  １３０がオフに切り替わる（開く）と、ダイオード１５０Ｂの順方向におけるインダクタ電流が出力に流れてバルク出力コンデンサＣｏ１８６を再充電し、負荷１８５に供給される。入力制御装置１３５と出力制御装置１４５との機能は、出力同期整流器制御信号以外は図１Ａで説明した機能と同じ機能を維持し得、制御装置のＳＲ端子は必要とされず、図示されない。
【００２９】
図２Ａは、例示的な絶縁電力変換装置を示す。図２Ｂと図２Ｃとは、図２Ａの電力変換装置を通したエネルギーの伝達に関係した様々な波形を示す。図２Ａの部分概略図に示すように、変圧器２２０の入力巻線２２１と出力巻線２２２とは、入力側における磁気インダクタンスＬｍａｇ２２５と入力巻線インダクタの漏れＬｌｅａｋ２２４とを含む。入力キャパシタンスＣＦ２１７にかかる整流されたライン電圧２１５は、入力グランド基準２０１を基準とし、入力巻線２２１に印加される。一例において、ドレイン電流ＩＤ２３１とドレイン電圧ＶＤ２３２とを伴う電力ＭＯＳＦＥＴ２３０であり得るスイッチング装置は、入力巻線２２１と直列に接続されている。変圧器２２０の出力巻線２２２は、並列ダイオード２５５（外部ダイオードまたはＭＯＳＦＥＴスイッチのボディダイオード）を含む出力整流器スイッチＳ２  ２５０に接続されている。入力スイッチＳ１  ２３０の制御端子／ゲートは、入力グランド基準２０１を基準とする入力制御装置（例えば、図１に示す１３５）からスイッチング信号２３８を受信する一方で、出力スイッチＳ２  ２５０は、出力グランド基準２９１を基準とする出力制御装置（例えば、図１に示す１４５）からスイッチング信号２５２を受信する。入力制御装置と出力制御装置との間の絶縁された通信は、入力スイッチＳ１  ２３０と出力スイッチＳ２  ２５０とのスイッチング／導通を同期する。入力スイッチＳ１  ２３０と出力スイッチＳ２  ２５０との同期された相補的なスイッチングは、入力から出力へのエネルギーの伝達を制御して、出力コンデンサＣｏ３８６にかかる出力電圧Ｖｏ２８０を調節する。図２Ｂに、２つの異なる状況のライン電圧における、時間ｔ２０５に対する１スイッチングサイクルにわたるスイッチ電圧２３２ＶＤの波形が、さらに詳細に図示される。低入力電圧Ｖｉｎ１  ２４１における波形２４６は、ドレインのオフ切り替えにおいて、（ＬｌｅａｋとＣｐとに起因した）高周波寄生振動２４３の後、ドレイン電圧が（Ｖｉｎ１＋ＶＯＲ）２４６（低入力電圧Ｖｉｎ１  ２４１に、入力ＶＯＲ２４７に反射された出力電圧を加算した値）で安定する、ＣＣＭまたは臨界動作モードを表す。出力整流器導通期間２４８の終了時、次のサイクルにおける入力スイッチオン切り替え前に、入力ドレイン電圧がゼロに低下し得る。その一方で、高入力電圧Ｖｉｎ２  ２４２におけるグラフ２４４では、ドレインオフ電圧は、高周波寄生振動２４３後に安定（Ｖｉｎ２＋ＶＯＲ）２４４したとき、より大きな振幅を示す（ＶＯＲが同じであり、Ｖｉｎ２＞Ｖｉｎ１であると仮定する）。動作モードが既にＤＣＭに変化しており、出力導通期間２４９の終了時に、入力ドレイン電圧は、ドレイン電圧をゼロではない何らかの谷値（点Ａ２４５）まで降下させ得る（ＶＯＲ付近で対称な）何らかの緩和振動を示し得る。谷点Ａ２４５または谷点Ａ２４５付近において次のスイッチオン切り替えを同期することにより、スイッチング損失が低減され得、変換装置の効率が高められ得る。
【００３０】
図２Ｃにおいて、グラフ２７０は、ＤＣＭ動作モードにおける１スイッチングサイクルにおける例示的な入力ドレイン電圧ＶＤ２３２を示し、グラフ２６０は、入力スイッチ電流２３１ＩＤを示し、グラフ２８０は、出力制御装置１４５の端子１４１に現れるフライバック出力巻線電圧ＶＷＮＤ２２３を示す。入力スイッチドレイン電圧ＶＤ２３２は、図２Ｂにおいて説明したものと同じである。導通中のほぼゼロの降下２７６の後、オフ切り替え時にドレイン電圧が急上昇し、出力整流器スイッチ（ボディダイオード）が導通している間、何らかの寄生振動２７３の後、（Ｖｉｎ＋ＶＯＲ）２７２において安定２７４する。出力整流器（スイッチボディダイオード）が導通を停止したとき、（変圧器巻線とＭＯＳＦＥＴスイッチとの、入力側における磁気インダクタンスと漂遊キャパシタンスとの間の共振に起因した）スイッチにかかる何らかのピーク電圧点と谷電圧点とを生成する（Ｖｉｎ２７８付近で）緩和振動２７５が発生する。図２Ｃのグラフ２６０は、入力スイッチオン期間（ドレイン電圧がほぼゼロ２７６である）中の、直線的な上昇２６２と、次のスイッチオン切り替え２６４における上昇前の入力スイッチオフ期間中におけるほぼゼロ２６３までの減少とを含む、入力スイッチ電流ＩＤ２３１の１スイッチングサイクルＴＳＷ２６５を示す。図２Ｃのグラフ２８０は、グラフ２７０および２６０と同じ時間スケールで、（出力制御装置１４５の端子１４１に現れる）出力巻線ＶＷＮＤ２２３における電圧を表す。オン期間中、入力スイッチが導通し、出力整流器が出力への電流を阻止しているとき、変圧比により規定される入力巻線における入力電圧が、出力巻線に現れる（電圧レベル２８２）。入力スイッチオフ切り替え中、ＶＷＮＤ２２３は、ゼロ未満に低下する（出力整流器電圧降下、約０．６〜０．７Ｖとして）。出力へのエネルギーの伝達が完了し、出力整流器が導通を停止した後、出力緩和リンギング２８５が開始し、次のスイッチングサイクルオン切り替え前に出力電圧Ｖｏ２８８付近でいくつかの振動周期が発生し得る。第１のリンギング周期（第１のＲｉｎｇ２８４）と第２のリンギング周期（第２のＲｉｎｇ２８６）とが、グラフ２８０に示される。出力緩和リンギングは、グラフ２７０の入力側振動と比較して逆方向における変化の傾きを示す。言い換えると、入力側の谷リンギング（例えば、谷１  ２７９）が、出力側におけるピークリンギング（例えば、極値２８９）として現れる。
【００３１】
図３Ａは、本開示の教示に従った、例示的な極値位置検出器の第１の部分の機能ブロック図である。図３Ａ〜Ｄは、スイッチング要求窓を生成することにおける第１のステップを実装し、スイッチング要求窓内において、出力制御装置がスイッチング要求信号を通信することを有効化する極値位置検出器を示す。一実施形態において、スイッチング要求窓は、入力制御装置１３５と出力制御装置１４５との間における初期通信（ハンドシェイク）中に規定される緩和振動の半リンギング周期に基づく。一実施形態において、電力スイッチのスイッチングは、ハンドシェイク期間中、ある期間にわたって（例えば、第１のスイッチングサイクル後、３０マイクロ秒にわたって）抑制または無効化され得る。本実施形態において、その期間にわたって電力スイッチのスイッチングを無効化することは、エネルギー伝達素子の出力端子において緩和リンギングが発生し得るように、電力変換装置の動作を不連続導通モード（ＤＣＭ）の動作に強制し得る。エネルギー伝達素子の出力端子における緩和リンギングに伴って、極値位置検出器は、次に、１つまたは複数の極値の時点を決定または推定し得る。
【００３２】
図３Ａに示すように、出力巻線からの巻線電圧信号ＶＷＮＤ３０５と、出力からの出力電圧信号Ｖｏ３０８は、上半リンギング持続期間信号３３０のための論理ハイ信号を出力する上半リンギング検出器のブロック３１０により受信される（ＶＷＮＤ＞ＶＯ）。半リンギング持続期間信号３３０は、次に、基準電圧Ｖｒｅｆ生成ブロック３４０に提供され、基準電圧Ｖｒｅｆ生成ブロック３４０が、次に、（図３Ｃにおいてグラフ３７０に描かれて説明される）線形充電電圧であり得る基準電圧を生成する。
【００３３】
図３Ｂは、１つの例示的な実施形態における上半リンギング検出器ブロック３１０である。ブロック３１０における比較器３１２が、非反転入力においてＶＷＮＤ信号３０５を受信し、反転入力において信号Ｖｏ３０８を受信し、駆動信号として使用される論理信号３３０を出力する。図３Ｃは、１つの例示的な実施形態における基準電圧生成器３４０である。図３Ｃに示すように、論理信号３３０が受信されて、スイッチ３４５を制御して、タイミングコンデンサＣ１  ３５０を充電する。図３Ｂにおいて、ＤＣＭ動作モードにおいて出力整流器スイッチが導通を停止した後の、緩和振動の１リンギング周期が、出力電圧Ｖｏ３０８と比較して時間ｔ３０２に対して示される。出力巻線電圧ＶＷＮＤ３０５は、Ｖｏ３０８と比較され、時間線３１５と時間線３２５との間におけるＴｒｉｎｇ／２  ３２２の期間にわたる上半リンギング３２０は、Ｖｏ３０８より大きく、比較器の出力信号３３０は、（図３Ｃに示す充電スイッチＳｃｈ３４５を閉状態に維持し、放電スイッチＳＤｃｈ３４７を開状態に維持するため）論理ハイである。リンギング電圧がＶｏ３０８未満に低下した期間（区域３１４および３２８）において、信号３３０は、（図３Ｃに示す充電スイッチＳｃｈ３４５を開き、放電スイッチＳＤｃｈ３４７を閉じて、最小バイアス電圧Ｖｂｉａｓ３４９までＣ１を放電して下げる）論理ローである。
【００３４】
電源ＶＤＤ３４２からの定電流源Ｉ１  ３４４が、コンデンサにかかる電圧Ｖｃｈ３５２が充電時間を表すように、スイッチＳｃｈ３４５を通して線形の定速でタイミングコンデンサＣ１  ３５０を充電する。上半リンギング持続期間３２２（ＶＷＮＤ＞ＶＯ）の全体にわたる、コンデンサＣ１  ３５０にかかる最終的に充電された電圧は、Ｖｒｅｆ３７１をもたらす。インバーター３３５は、信号３３３が論理ローに下がったときに論理ハイに上がる相補的な信号を提供し得る。ブロック３３６を通して何らかの保持遅延を伴うこの相補的な信号は、放電スイッチＳＤｃｈ３４７のためのスイッチング信号３３７を生成する。保持遅延（例えば、約３０マイクロ秒）は、検出されたＶｒｅｆをデジタル値に変換して、正常動作において使用されるようにそれをラッチするために提供される。保持遅延の後、信号３３７は、論理ハイに上がり、放電スイッチＳＤｃｈ３４７を閉じ、次の充電サイクルのための開始電圧レベル３５４を規定する最小レベルのバイアス電圧Ｖｂｉａｓ３４９までコンデンサＣ１  ３５０を放電する。上半リンギング３２０の終了時（時間線３２５における期間Ｔｒｉｎｇ／２  ３２２の後）に、タイミングコンデンサＣ１  ３５０において充電された電圧は、Ｖｒｅｆに達し、Ｖｒｅｆに留まる。Ｖｒｅｆ値は、ＤＣＭスイッチングサイクル中、デジタル値に変換されて、スイッチング要求窓を規定するために使用されるようにラッチされ得る。図３Ｃに示すグラフ３７０は、時間ｔ３０２に対する、タイミングコンデンサＣ１  ３５０にかかる充電電圧Ｖｃｈ３５２を表し、最小バイアス電圧Ｖｂｉａｓ３４９（スイッチＳｃｈ３４５が閉じる前、Ｃ１  ３５０の放電後、持続した電圧レベルである電圧レベル３５４をとる）から始まる。上半リンギング（期間Ｔｒｉｎｇ／２  ３２２）中、Ｖｃｈ３５２が、一定の傾きで直線的に充電し（直線区域３５５）、Ｔｒｉｎｇ／２期間（上半リンギング３２０）の終了時に、既に、Ｖｒｅｆレベル３７１まで上昇しており、デジタル値に変換されて、正常動作中に使用されるようにラッチされるまで、保持遅延期間にわたって保持される。
【数１】
0006681886.tif 000002
【００３５】
図３Ｄは、図３Ａに示す例示的な極値位置検出器の残りの部分の機能ブロック図である。Ｖｒｅｆ生成ブロック３４０からの出力は、ＡＤＣブロック３７３を通して、（一例において、４ビットデジタル信号である）デジタル信号Ｖｒｅｆ−Ｄｉｇｉｔａｌ３７４に変換される基準電圧ＶＲＥＦ３７１である。次に、デジタル信号Ｖｒｅｆ−Ｄｉｇｉｔａｌ３７４がラッチ（ラッチ３７５ブロック）され、出力信号のＶｒｅｆ−Ｌａｔｃｈｅｄデジタル信号３７６が、各スイッチングサイクルの通常のアナログ処理において使用されるＤＡＣブロック３７７においてアナログに変換され、信号Ｖｒｅｆ３７９と、Ｖｒｅｆ−ｔ１  ３８１と、Ｖｒｅｆ−ｔ２  ３８２とを規定する。一例において、Ｖｒｅｆ−ｔ１とＶｒｅｆ−ｔ２とは、Ｖｒｅｆの分数倍である。一例において、Ｖｒｅｆ−ｔ１とＶｒｅｆ−ｔ２とは、それぞれ、Ｖｒｅｆの１／３と２／３とであり得る。印加されたバイアス電圧Ｖｂｉａｓ３４９を考慮すると、Ｖｒｅｆ−ｔ１とＶｒｅｆ−ｔ２とは、Ｖｒｅｆ−ｔ１＝［１／３×（Ｖｒｅｆ−Ｖｂｉａｓ）＋Ｖｂｉａｓ］およびＶｒｅｆ−ｔ２＝２／３×（Ｖｒｅｆ−Ｖｂｉａｓ）＋Ｖｂｉａｓ］のように表記され得る。一実施形態において、制御における様々な回路ブロックの不要な伝搬遅延を補償するため、推定された既定の遅延が適用されなければならない。一例において、遅延は、（図４Ｂにおいて説明するように、ＤＡＣにおけるいくつかの電流源、例えば、電流源４３５と４３６とを取り除くことにより、）ピーク窓基準電圧をシフトダウンすることによりブロック３８０において適用され得る。これは、シフトされた基準Ｖｒｅｆ−ｔ’１  ３８３とＶｒｅｆ−ｔ’２  ３８４とをもたらし、Ｖｒｅｆ−ｔ’１＝Ｖｒｅｆ−ｔ１−ΔＶ１であり、Ｖｒｅｆ−ｔ’２＝Ｖｒｅｆ−ｔ２−ΔＶ２である。制御回路の回路間および／または制御回路の回路内における、伝搬遅延のより現実に即した補償を予測するため、一実施形態において、ΔＶ１＝ΔＶ２＝ΔＶであり、他の一実施形態において、ΔＶ２＞ΔＶ１である。従って、図表で表したブロック３８５において描かれるように、ピークスイッチング窓が生成され得、タイミングｔ’１＝ｔ１−Δｔ１であり、ｔ’２＝ｔ２−Δｔ２である。タイミング信号ｔ’１とｔ’２とは、推定された遅延を伴った、窓の開時／開始（窓の左境界）と、窓の閉時／終了（窓の右境界）とを表す。一実施形態において、Δｔ１＝Δｔ２＝Δｔである。しかし、制御回路における伝搬遅延のより現実に即した補償のため、ピークスイッチング窓の閉時／終了に対するタイミングシフトΔｔ２は、ピークスイッチング窓の開時／開始に対するタイミングシフトΔｔ１を上回るように調節され得る（すなわち、Δｔ２＞Δｔ１）。
【００３６】
他の実施形態において、ピークスイッチング窓の幅は、さらに狭められ得、一例において、ピークスイッチング窓の幅は、半リンギング周期の１／５として規定され得ることが理解される（例えば、Ｖｒｅｆ−ｔ１＝２／５ＶｒｅｆでありＶｒｅｆ−ｔ２＝３／５Ｖｒｅｆである）。他の実装設計例において、制御ブロックの伝搬遅延を補償するためのピークスイッチング窓のシフトは、例えば、保持時間ブロックを通して直接に、または、基準Ｖｒｅｆ−ｔ’１  ３８３とＶｒｅｆ−ｔ’２  ３８４とをシフトして、ピークスイッチング窓の開始および終了（開時／閉時）のための閾値を規定することによる、といった様々な態様により実装され得ることがさらに理解される。従って、図表で表したブロック３８５に描かれるように、ピークスイッチング窓が生成され得、タイミングｔ’１＝ｔ１−Δｔ１であり、ｔ’２＝ｔ２−Δｔ２である。タイミング信号ｔ’１とｔ’２とは、推定された遅延を伴った、窓の開時／開始（窓の左境界）と窓の閉時／終了（窓の右境界）とを表す。
【００３７】
図４Ａは、図３Ｄに示すアナログ・デジタル変換装置（ＡＤＣ）の例示的な回路図である。図４Ａは、基準電圧ＶｒｅｆのＡＤＣ変換を示す。定電流源４３１、４３２、４３３および４３４は、それぞれ、重み付けされた１×Ｉ、２×Ｉ、４×Ｉおよび８×Ｉであり、ＶＤＤ電源４３０から、オン［１］状態とオフ［０］状態との間で制御されるスイッチＱ１  ４４１、Ｑ２  ４４２、Ｑ３  ４４３およびＱ４  ４４４まで接続されている。別の電流源４３５「２×Ｉ」と４３６「Ｉ」とが、電位をシフトするため、スイッチＫ１  ４４５とＫ２  ４４６とを通して別の電流を供給し得る。ＡＤＣの処理中、スイッチＫ１とＫ２とが閉状態であり、抵抗器における電圧降下がシフトアップされる。Ｖｒｅｆ値４２２の４ビットの２値数［０，１］により重み付けされた電流は、Ｖｒｅｆ−ｄｉｇｉｔａｌ＝［Ｑ４、Ｑ３、Ｑ２、Ｑ１］４４８に変換される。
【００３８】
電源ＶＤＤ４３０を通して定電流源は、並列に、ノードＰ４５０と、直列接続された抵抗器４５３、４５４および４５７とに電流を供給する。スイッチＱ１、Ｑ２、Ｑ３およびＱ４は、順次、閉じられ、直列抵抗器（３Ｒ）において順次増やされる電流に起因した電圧降下であるノードＰ４５０の電圧（ＶＰ）は、比較器４２０の非反転入力４２１において、比較器４２０の反転入力４２２における基準電圧Ｖｒｅｆと比較される。図３Ｃのハンドシェイク工程において規定される、ノードＰにおける電圧が基準電圧（Ｖｒｅｆ３７１）に等しい位置において、（Ｖｒｅｆ−Ｖｂｉａｓ）＝（ＶＰ−Ｖｂｉａｓ）＝３×Ｒ×Ｉ×（３＋Ｑ１＋２×Ｑ２＋４×Ｑ３＋８×Ｑ４）という値が規定され、Ｖｒｅｆ−ｄｉｇｉｔａｌ＝［Ｑ４、Ｑ３、Ｑ２、Ｑ１］というデジタル値４４８としてラッチされる。
【００３９】
図４Ｂは、図３Ｄに示すデジタル・アナログ変換装置（ＤＡＣ）の例示的な回路図である。図４Ｂは、（半リンギング期間を表す）ラッチされた基準電圧Ｖｒｅｆのアナログ・デジタル変換（ＡＤＣ）の例示的な逆処理と、ピークスイッチング窓分数倍基準Ｖｒｅｆ−ｔ１とＶｒｅｆ−ｔ２と（一例において、何らかの推定された遅延を適用した後の基準は、Ｖｒｅｆ−ｔ’１とＶｒｅｆ−ｔ’２とである）を生成することを表す。分数倍基準Ｖｒｅｆ−ｔ１とＶｒｅｆ−ｔ２とは、緩和リンギングを伴うＤＣＭ動作の通常スイッチングサイクルにおけるピークスイッチング窓の開始点と終了点とを規定する。同じ参照符号を付けたデジタルスイッチの同様の構造が使用され、定電流源４３１、４３２、４３３、および４３４は、それぞれ、重み付けされた１×Ｉ、２×Ｉ、４×Ｉおよび８×Ｉである。電流源は、ラッチされた値Ｖｒｅｆ−ｄｉｇｉｔａｌ＝［Ｑ４、Ｑ３、Ｑ２、Ｑ１］の各２値数のオンまたはオフ状態［０，１］により制御されるスイッチＱ１  ４４１、Ｑ２  ４４２、Ｑ３  ４４３およびＱ４  ４４４に接続されている。Ｖｒｅｆ−ｄｉｇｉｔａｌ＝［Ｑ４、Ｑ３、Ｑ２、Ｑ１］のデジタル命令により関係するデジタルスイッチを閉じることにより、定電流源は、ノードＰ４５０を通して並列に加算して、ピークスイッチング窓要求に対する分数倍基準電圧Ｖｒｅｆ−ｔ’１  ４５６とＶｒｅｆ−ｔ’２  ４５５とをさらに生成する、分圧器の直列抵抗器４５３、４５４および４５７にわたる基準電圧降下（Ｖｒｅｆ−Ｖｂｉａｓ）＝３×Ｒ×Ｉ×（Ｑ１＋２×Ｑ２＋４×Ｑ３＋８×Ｑ４）を生成する。抵抗分圧器のロー側におけるバイアス電圧レベルＶｂｉａｓ４５９は、ロー側電圧をゼロを上回る値に維持し、抵抗分圧器の上側は、電流源の合計による総電圧降下となる。
【００４０】
一例において、スイッチＫ１および／またはＫ２を開くことにより、ＡＤＣプログラムのために使用される電流の、あるパーセントが取り除かれ得、それが、抵抗器を通したより小さな電圧降下へのシフトをもたらす。ノードＰ４５０におけるシフトされた電圧と、シフトされた値（Ｖｒｅｆ／ｓｈｉｆｔ−Ｖｂｉａｓ）４５２とは、生成された分数倍基準Ｖｒｅｆ−ｔ’１  ４５６［式４６６のＶｒｅｆ−ｔ’１＝（Ｖｒｅｆ／ｓｈｉｆｔ−Ｖｂｉａｓ）×１／３＋Ｖｂｉａｓにより表される］と、Ｖｒｅｆ−ｔ’２  ４５５［式４６５のＶｒｅｆ−ｔ’２＝（Ｖｒｅｆ／ｓｈｉｆｔ−Ｖｂｉａｓ）×２／３＋Ｖｂｉａｓにより表される］とを下げる。これは、図５Ａと図５Ｂとに描かれるように、ピークスイッチング窓の開始時と終了時と（の境界）においてシフトを引き起こす。窓をシフトすることは、制御回路ブロックによる起こり得る伝搬遅延を補償し得る。
【００４１】
図４Ｂに示すグラフ４６０は、タイミングコンデンサＣ１  ５５０にかかる充電電圧Ｖｃｈ５６０の電圧上昇（図５Ｂ）と、ＶＷＮＤ＞Ｖｏであるときの緩和振動の上半リンギング期間Ｔｒｉｎｇ／２  ４２２を表すシフトされた基準電圧Ｖｒｅｆ／ｓｈｉｆｔ４６１との関係において、ピークスイッチング窓境界のシフトされた基準電圧Ｖｒｅｆ−ｔ’１  ４６７とＶｒｅｆ−ｔ’２  ４６６との条件と、を示す。電圧Ｖｃｈは、最小点Ｖｂｉａｓ４６９から始まり、Ｖｃｈが直線的に上昇４６５する上半リンギング中まで（ＶＷＮＤ＜Ｖｏの間）この最小レベル４６４に留まり、上半リンギング期間Ｔｒｉｎｇ／２  ４２２の終了時に、Ｖｒｅｆ／ｓｈｉｆｔ４６１に達してＶｒｅｆ／ｓｈｉｆｔ４６１にラッチする。
【００４２】
図５Ａは、本開示の教示に従った、対称なスイッチング要求窓波形を示す。図５Ａに示すように、出力制御装置において受信された上半リンギング電圧ＶＷＮＤ５１２は、緩和振動の正弦関数的な半リンギング５１５中、出力電圧Ｖｏ５１４を上回る。対称なスイッチング窓の場合、半リンギング期間Ｔｒｉｎｇ／２  ５０８は、等しい区域に対称に分割される。図５Ａの例では、これは、Ｔ／３  ５０２、５０４および５０６という３つの等しい区域に分割されている。しかし、他の例において、これは、５つ、または他の奇数の区域に分割されて、窓の幅を狭め得る。
【００４３】
図５Ｂは、本開示の教示に従った、充電回路５４０の例示的な回路図である。一実施形態において、（例えば、ハンドシェイク中に検出および記憶された）基準電圧が決定された後、充電回路５４０は、窓開時および窓閉時の基準と、電圧信号５０５の電流値とを使用して、スイッチング窓の境界を決定し得る。ブロック５１０は、出力電圧Ｖｏを上回る、出力制御装置の（図１Ａ／Ｂに示す端子１４１における）出力巻線電圧ＶＷＮＤの上半リンギング振動の持続期間を検出する。出力巻線電圧ＶＷＮＤ５０５は、比較器５１２の非反転入力に印加され、比較器５１２の反転入力における出力電圧Ｖｏ５０８より大きく留まる限り、出力信号５３０が高く、スイッチＳｃｈ５４５を有効化して、ＶＤＤ電源５４２に接続された定電流源Ｉ１  ５４４を通してタイミングコンデンサＣ１  ５５０を直線的に充電し、インバーター５３５を通して放電スイッチＳＤｓｈ５４７を無効化する。低電圧レベルのバイアスおよび／またはシフトＶｂｉａｓ／ｓｈｉｆｔ５４９は、Ｃ１  ５５０のゼロへの放電を防ぎ、サイクルごとのＣ１  ５５０の上昇充電が、この最小電圧レベルＶｂｉａｓ／シフト５４９から始まる。ノードＶｃｈ５６０においてタイミングコンデンサＣ１  ５５０にかかる、直線的な上昇充電された電圧は、２つの比較器５５１と比較器５５２とのそれぞれの非反転入力５５３と非反転入力５５４とに印加される。比較器５５１と比較器５５２との反転入力５５５と反転入力５５６とは、ピークスイッチング窓幅定義のため、図４ＢのＡＤＣ回路において規定された閾値／基準Ｖｒｅｆ−ｔ’１  ５５５とＶｒｅｆ−ｔ’２  ５５６とを受信する。（図５Ｅに示す）比較器５５１と比較器５５２との出力信号Ｌ１  ５５７と出力信号Ｌ２  ５５８とは、ピークスイッチング窓の開始境界と終了境界との（窓開時と窓閉時と）を規定する。
【００４４】
図５Ｃは、本開示の教示に従った、絶縁されたインターフェースにわたる、遅延補償のためのシフトされたスイッチング要求窓波形を示す。図５Ｃは、出力電圧ＶＷＮＤ５１２が出力電圧Ｖｏ５１４を上回っている間の、出力電圧ＶＷＮＤ５１２の上半リンギング振動５１５の（時間軸ｔ５１０上の）期間Ｔｒｉｎｇ／２  ５０８中における、ピークスイッチング窓の網掛け領域（回路遅延の推定を伴う対称な５１８およびシフトされた非対称な５２０）を示す。対称なピークスイッチング窓５１８の左境界と右境界とが、Δｔ１  ５０３とΔｔ２  ５０７とのぶん、前方にシフトされ、制御回路の伝搬遅延を補償する。
【００４５】
図５Ｄは、図５Ｂに示す充電電圧に対応する充電電圧波形を示す。図５Ｄは、最小レベルのＶｂｉａｓ／ｓｈｉｆｔ５６６から始まり、直線的に上昇５６５する、タイミングコンデンサＣ１  ５５０において充電される電圧Ｖｃｈ５６０の上昇を示す。Ｖｒｅｆ−ｔ’１  ５６１の閾値において、５７１の交差が、ピークスイッチング窓の開始／始まりｔ’１  ５７３を規定し、Ｖｒｅｆ−ｔ’２  ５６２の閾値が、５７２の交差において、ピークスイッチング窓の終了ｔ’２  ５７４を規定する。一例において、第２の閾値交点５７２に達した後、充電スイッチＳｃｈ５４５が開かれ得、放電スイッチＳＤｃｈ５７４が閉じられ得、コンデンサＣ１を放電することを開始（下降区域５６７）し、動作を高速化する。図５Ｅは、スイッチング窓の開始境界と終了境界と（窓開時と窓閉時と）を規定する、信号Ｌ１  ５８３（図５Ｂに示す比較器５５１の出力５５７）と、信号Ｌ２  ５８４（比較器５５２の出力５５８）と、を示す。信号Ｌ１  ５８３は、ｔ’１  ５７３において、状態をローからハイ（レベル５８７）に変化させ、ピークスイッチング窓の開始点に対する指示をする。信号Ｌ２  ５８４は、ｔ’２  ５７４において、状態をローからハイ（レベル５８８）に変化させ、ピークスイッチング窓の終了に対する指示をする。
【００４６】
図６Ａは、本開示の教示に従った、スイッチング要求窓を生成する例示的なプロセス６００Ａを示すフロー図である。図６Ａは、始動（電源投入）時に、入力制御と出力制御との間のハンドシェイクからフロー図を始める。始動時に、情報とスイッチング有効化信号との適切な通信を確認するため、（入力制御装置と出力制御装置との間で信号を交換する）ハンドシェイク工程が行われる。始動時、入力スイッチングが始まり、出力巻線電圧ＶＷＮＤと呼ばれる出力巻線における電圧と、出力Ｖｏにおける電圧とを高める。本出願の教示に基づき、ハンドシェイク初期化中、通常動作中、各スイッチングサイクルにおいて使用される基準電圧が規定される。
【００４７】
ブロック６０３は、巻線電圧ＶＷＮＤと出力電圧Ｖｏとを取得することによるハンドシェイク工程の開始を示し、これらは、次に、リンク６０９を通して上半リンギング検出ブロック６１１に伝達され、６１４を通して比較条件ブロック６１９（ＶＷＮＤ＞Ｖｏ、図３Ｂに示す比較器３１２を表す）にリンクされる。出力巻線電圧ＶＷＮＤが出力電圧Ｖｏ未満である場合（選択肢ＮＯ６１６）、出力整流ダイオード（図１に示すＤ２  １５５）が、依然、導通していることを示し、工程が終わって６１４に戻り、出力巻線電圧ＶＷＮＤが、出力電圧Ｖｏより大きくなる（選択肢ＹＥＳ６２３）まで待つ。既に出力グランド基準を基準として電圧信号ＶＷＮＤが正に増加しているこの時点において、緩和振動が始まり、ブロック６３３は、定電流源（図３Ｃに示すＩ１  ３４４）を使用した、充電電圧Ｖｃｈ３５２までのタイミングコンデンサ（図３Ｃに示すＣ１  ３５０）の充電を示す。ブロック６４３において上半リンギングの終了時、充電電圧Ｖｃｈ＝Ｖｒｅｆが読み取られ、リンク６４４を通して、デジタル値に変換するためＡＤＣブロック６４７に伝達されて、ラッチされる（保持される）。リンク６４８を通って、次に、ブロック６６３は、（図３Ｃに示すスイッチＳＤｃｈ３４７を通した）タイミングコンデンサの放電とリセットとを示す。工程６００Ａは、６６４を通してＤＡＣブロック６７３に続き、Ｖｒｅｆをデジタル値からアナログに変換し、基準Ｖｒｅｆ＿ｔ’１と基準Ｖｒｅｆ＿ｔ’２と、としてＶｒｅｆの分数倍を規定し（一例において、Ｖｒｅｆ＿ｔ’１＝１／３Ｖｒｅｆであり、Ｖｒｅｆ＿ｔ’２＝２／３Ｖｒｅｆである）、「スイッチング窓」期間を決定する。次に、「スイッチング窓」に対するこれらの基準Ｖｒｅｆ＿ｔ’１と基準Ｖｒｅｆ＿ｔ’２とが、ブロック６８３に伝達６７４され、ハンドシェイク工程が終了し、通常動作中６８４、各スイッチングサイクルにおける「スイッチング窓」検出の工程（図６Ｂに続く）のため、「スイッチング窓」の基準Ｖｒｅｆ＿ｔ’１と基準Ｖｒｅｆ＿ｔ’２とが保持される。
【００４８】
図６Ｂは、出力巻線電圧信号の極値の推定された時点における、スイッチング要求信号の生成を有効化するため、電力変換装置の通常動作中、スイッチング要求窓を使用する、例示的なプロセス６００Ｂを示すフロー図である。図６Ｂは、本発明の教示に基づいて、高効率の入力と出力とにおける同期されたスイッチングを達成するため、通常動作中の各スイッチングサイクルにわたる、出力制御装置のピークリンギング検出窓を示す。入力制御パルスと出力制御パルスとの絶縁バリアは、一例において、入力制御装置と出力制御装置との間における磁気的な通信（他の例において、光学的な、または他の絶縁された結合を含み得る）を通る。
【００４９】
処理６００Ｂは、各スイッチングサイクルにおいて、フライバック二次／出力電圧立ち下がりエッジを検出することを通して、入力スイッチドレインオフ切り替え立ち上がりエッジ６０５において始まる。立ち上がりエッジ検出信号６１０は、タイマーをリセットし、ゼロに戻るようにカウンターを設定するピークスイッチング窓回路のブロック６１２を有効化する。次に、リンク６１５は、条件ブロック６２０に進み、フォワードピン電圧がゼロを上回っているか否かを判定する。フォワードピン電圧がゼロ未満である場合（選択肢ＮＯ６２１）、二次／出力が、依然、電流を導通していることと、ダイオード電圧降下（整流器における約０．５〜１Ｖの降下）の量によるＶＷＮＤが、出力グランド基準（負荷側）未満であることを意味する。出力整流器が導通している限り、条件ブロック６２２におけるフィードバック電圧ＶＦＢは、フィードバック閾値レベルＶＦＢ−ｔｈと比較される。フィードバック電圧ＶＦＢが、フィードバック閾値レベルＶＦＢ−ｔｈ未満でない場合（選択肢ＮＯ６１７）、小ループが終了して６１５に戻り、フォワードピン電圧ＶＷＮＤがゼロを上回る（二次／出力導通が停止し、ＤＣＭ緩和リンギングに進む）か、または、フィードバック電圧ＶＦＢがフィードバック閾値レベルＶＦＢ−ｔｈ未満に低下する選択肢ＹＥＳ６２４まで待ち、選択肢ＹＥＳ６２４は、調節が達成されていないこと（例えば、始動中）を意味し、この場合、ピークスイッチング窓回路が無効化され、タイミングコンデンサＣ１が放電される。フォワードピン電圧がゼロを上回った場合（ブロック６２０の選択肢ＹＥＳ６２５の場合であり、このことは、二次／出力導通とＤＣＭにおけるエネルギーの伝達とが、既に終了していること、緩和リンギングが開始していることとを意味する）。この場合、条件ブロック６４０において、フォワードピン電圧ＶＷＮＤが、出力電圧Ｖｏと比較されて、リンギング正ピーク期間を検出する。その一方で、予備手段として、ピークスイッチング窓の主工程と並列に、タイマー６２７が始動して、最大制限時間（時間満了閾値、例えば、２０マイクロ秒を上回るタイマー終了時点）を計測する。制限時間に到達していない場合（選択肢ＮＯ６３１）、ループが閉じて６２８に戻り制限時間（時間満了閾値）を待つ。ピークスイッチング窓の主工程が、制限時間（時間満了閾値）未満で首尾よく完了しなかった場合、制限時間（時間満了閾値）の満了（選択肢ＹＥＳ６３２）により、スイッチング窓回路が無効化され、タイミングコンデンサＣ１が放電される（６７０）。
【００５０】
出力巻線電圧ＶＷＮＤが出力電圧Ｖｏより大きい場合（条件ブロック６４０の選択肢ＹＥＳ６４２）、処理６００Ｂが続く。ブロック６４５は、定電流源（図５に示すＩ１  ５４１）を使用した、タイミングコンデンサ（図５に示すＣ１  ５５０）の充電過程を表す。Ｃ１が充電されており、Ｃ１  ５５０にかかるＶｃｈ５６０が上昇している間、リンク６４６が、条件ブロック６５０に進み、Ｖｃｈが第１の閾値Ｖｒｅｆｔ１（スイッチング要求窓開時）に既に達しているか否かを判定する。Ｖｃｈが、Ｖｒｅｆ−ｔ’２未満であり、かつ、Ｖｒｅｆ−ｔ’１より大きい場合（Ｖｒｅｆ−ｔ’１＜Ｖｃｈ＜Ｖｒｅｆ−ｔ’２、選択肢ＮＯ６５６）、ブロック６５８において、フィードバック閾値が判定される（ＶＦＢ＜ＶＦＢ＿ｔｈ）。ＶＦＢが予想された閾値未満である場合（選択肢ＹＥＳ６５４）、これは、調節が満足されていないことを意味し、リンク６８２が、ブロック６９０を通して、入力スイッチング６９２を要求し、終了して６９２を通して次のスイッチングサイクルの開始点６０５に戻る。
【００５１】
しかし、ＶＦＢが、フィードバック閾値を上回っている場合（ＶＦＢ＞ＶＦＢ＿ｔｈ；選択肢ＮＯ６５３）、小ループが６５２に戻り、Ｖｒｅｆ−ｔ’２に達する（ピークスイッチング窓閉時）まで待つ。Ｖｒｅｆ−ｔ’２に達した／を上回った場合（選択肢ＹＥＳ６５７）、工程は、入力スイッチング要求を抑制する（ブロック６５８）。その一方で、条件ブロック６６０において、振動の数が判定され、カウンターが、最大カウントＮｍａｘ（一例において、４振動）に既に達している場合（選択肢ＹＥＳ６６２）、ピークスイッチング窓回路が無効化されて、タイミングコンデンサＣ１が放電され（ブロック６７０）、スイッチング要求は、ＶＦＢ＿ｔｈに達したＶＦＢに基づくことになる（ブロック６７５）。カウンターが、まだ、最大カウントＮｍａｘに達していない場合（選択肢ＮＯ６６１）、タイミングコンデンサＣ１を放電（ブロック５６５）し、カウント数を増やし、次の緩和リンギング／振動において新しいピークスイッチング窓を探索する（リンク６６６が戻って６２５からやり直す）。
【００５２】
上述のとおり、緩和振動の数に対する「カウント満了」制限値／閾値に加えて、工程がピーク窓を探索することを停止し得る前の最大期間に対する「時間満了」制限値も存在する、ことが理解される。６２５における各スイッチングサイクルの開始時にタイマーがリセットされ、リンク６２６を通して、タイマー６２７を始動して、ピークスイッチング窓探索が終了する前の工程の時間を保持する。タイマー始動ブロック６２７の後、条件ブロック６３０が、タイマーが時間満了（一例において、２０マイクロ秒の満了時間であり、タイムアウトと呼ばれる場合もある）となったか否かを判定する。タイマーがまだ時間満了となっていない場合（選択肢ＮＯ６３１）、時間が満了する（選択肢ＹＥＳ６３２）まで、６２８に戻る短い待機ループにおいて時間を計測し続ける。スイッチング窓回路が無効化され、タイミングコンデンサＣ１が放電される（ブロック６７０）。次に、リンク６７２を通り、条件ブロック６７５において、フィードバック信号が、フィードバック閾値と比較される（ＶＦＢ＜ＶＦＢ＿ｔｈ？）。選択肢ＮＯ６７６を通る短い待機ループが、ＶＦＢ＜ＶＦＢ＿ｔｈとなる（選択肢ＹＥＳ６７８）まで待機し、ＶＦＢ＜ＶＦＢ＿ｔｈとなると、入力スイッチング要求６９０が、発生し、工程が、６９２を通って、次のスイッチングサイクルのため６０５からやり直す。
【００５３】
図７Ａは、本開示の教示に従った、例示的な出力制御装置の機能ブロックである。図７Ａは、絶縁された通信リンクを通した、出力制御装置からの入力制御装置スイッチング要求を有効化し得る、同期絶縁電力変換装置のための様々な動作モードにおける条件を示す。（図１に示す二次制御１４５の端子１４１に現れる）出力巻線電圧ＶＷＮＤ７０２からのデータは、動作のモードと条件とを決定するため、（ブロック７２０のスイッチング有効化処理として例示される）スイッチング有効化判定のために処理される。本出願の教示に基づいて、出力制御装置からの入力スイッチング要求を有効化／可能化する３つの事象が発生し得る。
【００５４】
第１の事象において、ＤＣＭ動作は、（図２Ｃのグラフ２８０に描かれた）出力電圧Ｖｏ２８８付近でスイッチングサイクルの終了時（通常は、低負荷時）に発生し得る緩和振動２８５により認識される。出力巻線電圧の緩和振動（図２Ａに示すＶＷＮＤ２２３）を伴うＤＣＭ動作の場合、出力電圧を上回る上半リンギングの極値付近の部分が規定されることにより、極値スイッチング窓有効化回路７２１が、スイッチング要求窓信号７７８を生成して、入力スイッチ制御信号生成器を有効化する。示されるように、制御信号生成器７９０が有効化された場合、およびフィードバック信号７３１が、出力における変化を示す場合（ＶＦＢ＜ＶＦＢ＿ｔｈ）、入力スイッチ制御信号生成器７９０は、送受信器７９５と通信リンク７９２とを介して制御信号７９１を通信し得る。
【００５５】
ＤＣＭ動作が検出されない場合、および、スイッチングサイクルの終了時に、電圧ＶＷＮＤ（図２Ａに示す２２３）が、依然、（出力ダイオードの順方向降下の量ぶん）わずかにゼロを下回るとき、第２の事象において、ＣＣＭハードスイッチング有効化回路７２２が、ＦＢ信号７３１（ＶＦＢ＜ＶＦＢ＿ｔｈ）に応答して、制御信号ＵＣＯＮＴ７９１を生成するように、制御信号生成器７９０を有効化し得る。
【００５６】
図７Ａに示す回路の動作の第３の事象において、時間満了またはカウント満了回路７２３は、既定の数の緩和リンギングの既定の時間満了またはカウント満了後、入力スイッチ制御信号生成器７９０を有効化することを含む強制された条件を提供し得る。第３の条件は、また、リンギングが最小振幅未満に減衰されたとき（一例において、振幅またはリンギングが、１ボルト未満に低下したとき）に適用され得ることが理解される。
【００５７】
ＯＲゲート７８０（図７Ｂに示すＯＲゲート７８０と同じ）は、３つの事象のいずれも、入力電力スイッチに対するスイッチング要求を個々に有効化し得ることを示す。フィードバックＦＢ信号７３１が、フィードバック閾値未満である（図７Ｂにおいて、ＶＦＢ＜ＶＦＢ＿ｔｈであり、信号７３３がハイである）ことを条件として、信号ＵＥＮＢＬ７８５（図７Ｂに示す信号ＵＥＮＢＬ７８５と同じ）は、入力スイッチ制御信号（図７Ｂに示す信号ＵＣＯＮＴＬ７９１）の生成を有効化し、この条件は、出力低下が、入力スイッチオン切り替えと、出力へのエネルギーの伝達とを要求することを意味する。ブロック７９０からの出力信号ＵＣＯＮＴＬ７９１が、送信器７９５と絶縁された通信リンク７９２とを通して、スイッチング要求信号を入力制御装置に送信する。
【００５８】
図７Ｂは、１つの例示的な実施形態における図７Ａに示す出力制御装置を示す例示的な回路図である。図７Ｂは、本発明の教示に基づいて、極値スイッチング窓探索を実装する例示的な論理回路を示す。図７Ｂに示す回路の動作時、送受信器７９５は、入力スイッチオフ切り替えにおいて各スイッチングサイクルを開始し、スイッチング要求期間窓を探索して、出力巻線電圧の極値におけるスイッチの次のオン切り替えのため入力制御装置と通信し、スイッチング損失を低減（例えば、最小化）する。図７Ｂに示すグラフ（Ａ）と（Ｂ）と（Ｃ）とは、図７Ｂに示す論理ブロックにおける信号のより深い理解に役立つように、以前の図を再度示した例示である。グラフ（Ａ）は、フライバック変圧器二次／出力巻線の出力巻線電圧ＶＷＮＤにおける緩和リンギングの簡略化されたサンプルを示す。グラフ（Ｂ）は、１振動（緩和リンギング）の上半リンギングを規定する。グラフ（Ｃ）は、対称な窓と、時間シフトされた窓とに対する上半リンギング中におけるピーク（極値）スイッチング窓の状態を規定する。
【００５９】
出力巻線からの出力巻線電圧ＶＷＮＤ７０２は、出力制御装置の極値スイッチング要求回路の端子７０３に印加される。ブロック７０５において、ＶＷＮＤ＜０に向けて進むＶＷＮＤ７０２の立ち下がりエッジが検出され、生成された信号が、７０８においてカウンターのカウントをＮ＝０にリセットし、７０７においてタイマーをｔ＝０にリセットする。比較器７５０は、非反転入力７５１において充電電圧Ｖｃｈ（図５Ｂ参照）を受信し、反転入力７５２における閾値Ｖｒｅｆ−ｔ’２（図５Ｄ参照）と比較する。出力信号７５３は、極値スイッチング窓の左境界（始まり）を規定するｔ＝ｔ’１においてハイになる（７５４；図５Ｅに示す信号Ｌ１と同じ）。
【００６０】
比較器７６０は、非反転入力７６１において充電電圧Ｖｃｈを受信し、反転入力７６２における閾値Ｖｒｅｆ−ｔ’２と比較する。出力信号７６３は、ピークスイッチング窓の終了境界を規定するｔ＝ｔ’２  ７６４においてハイになる（図５Ｅに示す信号Ｌ２を参照）。ＡＮＤゲート７７０は、入力信号Ｌ１  ７５５と入力信号Ｌ２  ７６５とに応答して、緩和振動／リンギングの各上半リンギング中の、ピーク（極値）スイッチング窓の開始時点ｔ’１と終了時点ｔ’２とを示すグラフ７７１とグラフ７７２とに示すように、スイッチング要求窓を規定する出力７７３を生成する。ＡＮＤゲート７７５は、その第１の入力７４４においてＡＮＤゲート７７０の出力７７３を受信する。第２の入力７１８は、ＯＲゲート７１５の出力７１６にインバーターを通して接続されている。タイマー７１０が、時間満了でなく、かつ、カウンター７１１がカウント満了でない（７１３と７１４とのいずれも論理ハイでない）場合、信号７１６が論理ローに留まり、信号７１８が論理ハイであり、ＡＮＤゲート７７５が、その入力７４４において極値スイッチング窓に応答する。出力信号７７７は、ＯＲゲート７８０の第１の入力７７８に接続されている。
【００６１】
ＯＲゲート７８０の第２の入力７４５は、入力スイッチング要求がＣＣＭ動作であることに対する第２の条件（事象２）を規定し、出力巻線からの順電圧（ＶＷＮＤ７０４）は、出力整流器の順方向降下に起因して、スイッチングサイクルの終了時、ゼロ電位未満（出力グランド基準未満）に留まり、電力変換装置出力調節要求に基づいて、フィードバック信号ＶＦＢに応答して、入力スイッチング要求が発生し得る。比較器７４０は、反転入力７４１におけるＶＷＮＤを非反転入力７４２におけるグランド基準（例えば、出力グランド基準）と比較し、出力信号７４３（ＶＷＮＤ＜０において論理ハイ）は、ＯＲゲート７８０の第２の入力７４５に接続されている。
【００６２】
入力スイッチング要求の有効化／有効化のための第３の事象／条件は、カウント満了信号７１３または時間満了信号７１４を通る。タイマー７１０は、ｔ＝０から最大時間満了ｔｍａｘ（一例において；ｔｍａｘ＝２０マイクロ秒）まで工程の期間を計測する。カウンター７１１は、最大カウント満了Ｎｍａｘ（一例において；Ｎｍａｘ＝４振動）まで、ピーク（極値）スイッチング窓が検出される緩和振動の数を計測する。タイマー７１０が時間満了の場合、または、カウンター７１１がカウント満了の場合、信号７１６は、インバーター７１７を通り、ＡＮＤゲート７７５の入力７１８において、論理ローになり、ＡＮＤゲート７７５の出力における信号７７７を論理ローに引き、極値スイッチング窓信号７４４への応答を防ぐ。
【００６３】
カウンター７１１は、極値スイッチング窓中にハイになるＡＮＤゲート７７５の出力７７７から信号７８８（カウント加算；Ｎ＝Ｎ＋１）を受信する。その結果、信号７８８は、信号７７７の立ち上がりエッジまたは立ち下がりエッジにおいて、カウント数を加算する、Ｎ＝Ｎ＋１を指示し得る。一実施形態において、ｔｍａｘとＮｍａｘとの制限に加えて、他の条件も考えられ得る。例えば、緩和振動の振幅が減衰され、閾値未満になったとき（例えば、振動振幅が、１Ｖ未満に減衰したとき）、とにかく入力スイッチング要求が開始される。
【００６４】
上記の３つの事象／条件のいずれかの有効化によるＯＲゲート７８０の出力７８２は、ＡＮＤゲート７９０の第１の入力における有効化信号ＵＥＮＢＬを論理ハイに引く。ＡＮＤゲート７９０の第２の入力は、フィードバック比較器７３０の出力における信号７３３に接続されている。ＶＦＢ＜ＶＦＢ＿ｔｈのとき、電力変換装置出力は、調節された状態にあり、フィードバック比較器７３０の出力と、ＡＮＤゲート７９０の入力７３５とにおける信号７３３が論理ハイとなる結果、送信器ブロック７９５にＵＣＯＮＬ信号を提供するＡＮＤゲート７９０の出力が論理ハイ信号７９１となり、絶縁された通信リンク／結合７９２を通して、入力制御装置にスイッチング要求信号が伝達されて、入力スイッチのオン切り替えを指示する。
【００６５】
図８Ａは、図２Ｃに示す波形の拡大部分を示す。図８Ｂは、１つの例示的な実施形態における、図７Ａに示す極値スイッチング窓有効化ブロックを示す例示的な回路図である。図８Ｃは、図８Ｂに示す充電電圧に対応する充電電圧波形を示す。図８Ａ〜Ｃは、緩和リンギングにおけるピークの位置を推定し、入力スイッチのスイッチング要求を有効化するために使用され得る、図７Ｂの実施形態に対する代替例を示す。
【００６６】
図８Ａは、出力整流器を通したエネルギー伝達および導通が終了した後に発生する緩和リンギングを伴うＤＣＭスイッチングサイクルにおける出力巻線電圧ＶＷＮＤの図を示す図２Ｃに示すグラフの拡大部分である。図８Ａは、極値の時点を推定するため、この代替例の選択肢において使用され得る第１の振動の拡張／拡大図である。このグラフにおける同様の番号は、図２Ｃのグラフ２８０における同じ符号を指す。ＤＣＭ動作において、出力整流器が、依然、導通しているとき（図２Ｃに示す２８３）、出力巻線電圧ＶＷＮＤは、出力整流器順方向降下の量ぶんゼロより小さく留まる。エネルギーの伝達が、既に終了しており、出力整流器が、既に導通を停止しているとき（図２Ｃにおける点Ａ）、巻線電圧が正に（例えば、出力グランド基準より大きくなるように）越えて、リンギングが開始（緩和振動）し、これは、さらに、二次同期整流器にもかかる（オフ状態におけるＭＯＳＦＥＴ２５０にかかる）。次に、巻線電圧ＶＷＮＤが増加し、出力電圧を上回る、および下回るリンギングを起こす。出力電圧Ｖｏは、フィードバックループにより、調節された状態を維持する。点Ｂにおいて出力巻線電圧は、出力電圧をまたいで、点Ｐにおいて極値Ｖｅｘｔｒｅｍａ１  ２８９まで増加する。緩和振動（リンギング）は、（出力巻線側において観測される合計のインダクタンスとキャパシタンスとの関数である）固定のリンギング周波数で続く。リンギングは、出力における負荷抵抗の関数である何らかの減衰係数を伴って減衰する。ＡからＢまでのタイミングτ１  ８９１とＢからＰまでのタイミングτ２  ８９２とにおけるリンギングの固定の周波数は、いずれも、振動期間２８４の４分の１に等しい。従って、少なくとも１つの実施形態によると、巻線電圧が出力電圧の値に達すると、点Ａと点Ｂとの間の期間が測定され、同じ期間に対する遅延が導入され、これが、第１の極値が発生する時点の推定を提供する。
【００６７】
図８Ｂに示す論理ブロックは、極値位置検出器信号７７８を生成する図７Ｂに示す論理ブロックの上部と等価な置換を示す（例えば、図７Ａに示す極値／ピークスイッチング窓有効化ブロック７２１）。巻線電圧ＶＷＮＤ８０２は、比較器８１０の非反転入力８０８に接続されて、反転入力８０９における出力グランド基準８０１と比較される。ＶＷＮＤ＞０のとき、比較器８１０の出力における信号８１１がハイになり、ＡＮＤゲート８２０の第１の入力８２１に接続される。同様に、巻線電圧ＶＷＮＤ８０２は、比較器８１５の反転入力８０６に接続され、非反転入力８０５における出力電圧Ｖｏと比較する。ＶＷＮＤ＜Ｖｏである限り、比較器８１５の出力信号は、ハイに留まり、ＡＮＤゲート８２０の第２の入力８２２に接続される。ＡＮＤゲート８２０の出力８２３は、ＯＲゲート８３０の第１の入力８３１に接続され、期間τ１  ８９１（点Ａと点Ｂとの間）において信号８２３がハイになると、ＯＲゲート８３０の出力における信号８３３も、論理ハイになり、スイッチングＳｔ８５４を作動させる／閉じる。次に、定電流源Ｉｔ８５２は、線形の傾きで、電源ＶＣＣ８５０を通してタイミングコンデンサＣｔ８５６を充電することを開始する。タイミング電圧ＶＣｔ８５５は、期間τ１  ８９１におけるタイミングを表すものとして直線的に増加する。この期間の終了時に、タイミングコンデンサＣｔ８５６にかかる電圧ＶＣｔ８５５は、振動サイクルの約４分の１のタイミング（ゼロ電圧、点Ａから、出力電圧の交差、点Ｂまで）を表す。次に、比較器８１５の出力における信号８２２は、論理ローになり、信号８２３をローに引く。しかし、インバーター８２５の入力８２４において、比較器８１８の出力信号がローに落ちたとき、インバーター８２５の出力８２６が論理ハイになり、ＯＲゲート８３０の第２の入力８３２に接続され、その出力信号８３３をハイに維持し、スイッチＳｔ８５４をオン位置（閉状態）に維持し、電源ＶＣＣ８５０に接続された電流源Ｉｔ８５２を通して同じ傾きでタイミングコンデンサＣｔ８５６を充電し続ける。
【００６８】
出力巻線電圧ＶＷＮＤが点Ｂにおいて出力電圧Ｖｏを上回ったとき、単発エッジトリガーブロック８４０が、その入力８４１において、（時点ｔＢにおいて）論理ローから論理ハイへの状態変化８４３を受信して、その出力８４２において、狭い単発パルス８４４を生成する。狭パルス８４４である信号８４２が、一時的にスイッチ８４５を作動させて閉じ、サンプル・ホールドブロック８６０は、時点ｔＢ（図８Ａに示す点Ｂと等価な、図８Ｃに示すグラフ８８０における点Ｂ’）においてタイミングコンデンサＣｔの電圧値ＶＣｔを記録（サンプリングおよび保持）する。点Ｂ’８８６における電圧は、比較器８７０の反転入力８７２に結合されたサンプル・ホールド装置８６０の出力において、第１の期間τ１  ８９１を表す。図８Ａに示す点Ｂから点Ｐまで、期間τ２  ８９２中、スイッチＳｔ８５４がオン状態を維持して、タイミングコンデンサＣｔ８５６を充電し続ける。図８Ｃに示す電圧ＶＣｔ８８５は、ＶＣｔ１  ８８３から直線的に増加し続け、期間τ２＝τ１（図８Ａまたは図８Ｃのグラフ８８０に示す８９１と８９２と）後、グラフ２９０における点Ｐ２８９（第１の極値Ｖｅｘｔｒｅｍａ１）と等価な点Ｐ’８８７において、時点ｔＰ８８２において値ＶＣｔ２＝２ＶＣｔ１に達する。
【００６９】
一例において、同一値の抵抗器８６１と８６２とからなり得る抵抗分圧器である分圧器は、分圧器中央点８６３から、電圧ＶＣｔ８８５の半分を比較器８７０の非反転入力８７１に印加して、ＶＣｔ１のサンプリングおよび保持された値と比較されるようにする。タイミングコンデンサ電圧がＶＣｔ２＝２ＶＣｔ１に達するとすぐに、緩和振動の第１のリンギングにおけるピーク（極値）位置を示し、比較器８７０の出力における極値位置検出器／推定器信号８７３は、論理ハイに上がる。
【００７０】
一例において、ＣＣＭ動作における条件（ＶＷＮＤ＜０）と、フィードバックおよび調節要求（ＶＦＢ＜ＶＦＢ＿ｔｈ）と、時間満了またはカウント満了条件などの何らかの別の必要とされる機能とが、さらに、図７Ｂの例に示されるものとして考慮および含有され得る。ピーク（極値）位置検出器のこの代替例は、後続の極値位置を探索する機能を含むことと、第１の実装方法において説明したフィードバック調節の効果を含むこととにより、改善され得る。ピーク（極値）位置が検出される時点において、フィードバック信号条件が満たされない（フィードバックが、フィードバック閾値未満ＶＦＢ＜ＶＦＢ＿ｔｈではない）場合、ピーク（極値）位置の次の検出までスイッチング要求が遅延される。
【００７１】
後続の極値位置は、様々な方法により検出され得る。一例において、それは、第２のリンギングに対する期間τ３  ８９３と期間τ４  ８９４との比較によるものであり得る。必要とされる場合、この比較は、第２の、第３の、または、その後の振動／リンギングにわたって続き得る。
【００７２】
他の一例において、それは、図８Ａに示す第１の４分の１のリンギング期間τ１  ８９１と、第２の振動極値の位置を表す期間６τ１との比較により、または、期間τ１を、第３のリンギング／振動極値の位置を表す１０τ１と比較すること、などにより実装され得る。簡単なアイデアとして、期間比較の実施形態は、図７Ｂに示す第１の極値検出の場合に図示されるように抵抗分圧器により導入され得る。１／２の割合の分圧器（抵抗器８６１と８６２と）の代わりに、これは、第２のリンギングピーク（極値）検出の場合、１／６の割合の分圧器により実現され得る。同様に、第３のリンギングピーク（極値）の場合、これは、１／１０の割合の分圧器により実現され得る。
【００７３】
図８Ｂに示す例示的な回路図は、図７Ｂに示す回路内に含まれるすべての機能の一部の回路のみであり得ることが理解される。例えば、フィードバック信号がスイッチングを要求するとき、極値位置の１つにおいてスイッチング要求信号が生成されるように、図８Ｂに示す回路がフィードバック回路７３０と組み合わされ得る。さらに、図８Ｂに示す回路と組み合わせて、時間満了またはカウント満了の別の機能がさらに実装され得る。
【図１Ａ】
0006681886.tif 000003
【図１Ｂ】
0006681886.tif 000004
【図２】
0006681886.tif 000005
【図３】
0006681886.tif 000006
【図４】
0006681886.tif 000007
【図５】
0006681886.tif 000008
【図６Ａ】
0006681886.tif 000009
【図６Ｂ】
0006681886.tif 000010
【図７Ａ】
0006681886.tif 000011
【図７Ｂ】
0006681886.tif 000012
【図８】
0006681886.tif 000013