(57)【特許請求の範囲】
【請求項１】
交流電圧をＡＭ−ＥＷＯＤ素子電極に選択的に供給する回路であって、
メモリ素子と、
交流電圧の電源に接続する入力ノードと、
上記ＡＭ−ＥＷＯＤ素子電極に接続する出力ノードと、
上記メモリ素子に格納されたデータ値に基づいて、上記入力ノードを上記出力ノードに電気的に接続することによって上記出力ノードを制御して駆動状態とするか、上記入力ノードを上記出力ノードから電気的に絶縁することによって上記出力ノードを制御して非駆動状態とする第１スイッチと、を含み、
上記回路は、上記出力ノードが上記入力ノードから電気的に絶縁されているとき、上記出力ノードが浮遊電位にあり、上記素子電極が高インピーダンス状態に置かれるように構成されることを特徴とする回路。
【請求項２】
上記第１スイッチは、上記入力ノードと上記出力ノードとの間に接続され、上記第１スイッチの制御端子は上記メモリ素子の出力に接続しており、上記第１スイッチは、第１トランジスタであり、上記第１トランジスタは、漏れが少ない設計であり、ＬＤＤ（Lightly Doped Drain）トランジスタを含むことを特徴とする請求項１に記載の回路。
【請求項３】
上記メモリ素子は、
データ入力と上記第１スイッチの制御端子との間に接続された第２スイッチであって、制御端子が第１制御入力に接続された第２スイッチと、
上記第１スイッチの上記制御端子とバイアス電圧との間に接続された第１コンデンサと、を含むことを特徴とする請求項１または２に記載の回路。
【請求項４】
上記第２スイッチは、第２トランジスタであることを特徴とする請求項３に記載の回路。
【請求項５】
請求項２に記載の回路であって、
上記メモリ素子は、
データ入力と上記第１スイッチの制御端子との間に接続された第２スイッチであって、制御端子が第１制御入力に接続された第２スイッチと
上記第１スイッチの上記制御端子とバイアス電圧との間に接続された第１コンデンサと、を含み
上記第２スイッチは、第２トランジスタであり、
上記第１トランジスタおよび上記第２トランジスタは、相互に同じチャネルタイプのトランジスタであることを特徴とする回路。
【請求項６】
第２交流電圧の電源と上記出力ノードとの間に接続された第３スイッチであって、制御端子が第２制御入力に接続されている第３スイッチを含むことを特徴とする請求項１〜５のいずれか１項に記載の回路。
【請求項７】
上記出力ノードとバイアス電圧の電源との間に接続された第２コンデンサを含むことを特徴とする請求項１〜６のいずれか１項に記載の回路。
【請求項８】
上記第１スイッチの制御端子と上記入力ノードとの間に接続された第３コンデンサを含み、
上記第３コンデンサは、電圧に依存する容量を有することを特徴とする請求項１〜７のいずれか１項に記載の回路。
【請求項９】
上記メモリ素子は、ＳＲＡＭ（static read-only memory）を含むことを特徴とする請求項１〜８のいずれか１項に記載の回路。
【請求項１０】
上記出力ノードと検知出力ノードとの間に接続されたセンサ回路を含むことを特徴とする請求項１〜９のいずれか１項に記載の回路。
【請求項１１】
上記素子電極に対向して配置された参照電極を含み、上記出力ノードが上記入力ノードから電気的に絶縁されたとき、上記素子電極に液滴が存在する場合、上記参照電極に供給される電圧は、上記素子電極と容量結合されることを特徴とする請求項１に記載の回路。
【請求項１２】
上記入力ノードは、第２交流電圧の電源と接続可能であり、上記第１スイッチが上記入力ノードから上記出力ノードへ電気的な接続をスイッチする前に、上記入力ノードを上記出力ノードから電気的に絶縁し、上記第２交流電圧は、上記素子電極を上記第２交流電圧にプレチャージするように、上記出力ノードへ供給されることを特徴とする請求項１に記載の回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクスアレイ、およびその素子に関する。本発明は、特にデジタルマイクロ流体に関し、より具体的には、アクティブマトリクス型の誘電体エレクトロウェッティング（Active Matrix Electro-wetting-On-Dielectric；ＡＭ−ＥＷＯＤ）
デバイスに関する。誘電体エレクトロウェッティング（ＥＷＯＤ）は、アレイ上に存在する流体の液滴を操作する公知の技術である。アクティブマトリクス型ＥＷＯＤ（ＡＭ−ＥＷＯＤ）とは、例えば、薄膜トランジスタ（ＴＦＴ）を用いて、トランジスタが組み入れられたアクティブマトリクスアレイにおいてＥＷＯＤを実装することを意味する。本発明は、さらに当該デバイスを駆動する方法にも関する。
【背景技術】
【０００２】
電界を印加することによって流体の液滴を操作する技術としては、誘電体エレクトロウェッティング（ＥＷＯＤ）が周知である。これは、ラボ・オン・チップ技術に用いるデジタルマイクロ流体のための候補技術となっている。当該技術の基本的な原理については、「Digital microfluidics: is a true lab-on-a-chip possible?”, R.B. Fair, Microfluid Nanofluid (2007) 3:245-281」に紹介されている。
【０００３】
図１は、従来のＥＷＯＤデバイスの一部分の断面図を示す。当該デバイスは下層基板７２を含み、その最上層は、複数の電極３８（例えば、図１においては３８Ａおよび３８Ｂ）を備えるようにパターン化された導電性材料で形成される。所定のアレイ素子の電極は、素子電極３８と呼ばれてもよい。液滴４は、極性の物質（一般的には、水性および／またはイオン性）で構成されており、下層基板７２と上層基板３６との間にある面に拘束されている。スペーサ３２を用いることによって、これらの２つの基板の間隔が適切に保たれる。そして、当該間隔による容積が、液滴４によって満たされないように、非極性流体３４（例えば、油）によって、当該容積を満たしてよい。絶縁層２０は、下層基板７２上に配置されている。絶縁層２０は、導電性電極３８Ａおよび３８Ｂを第１の疎水膜１６から分離する。液滴４は、角θによって示される接触角６を成して、疎水膜１６上に存在している。疎水膜は、疎水材料（一般的には、しかし絶対ではないが、フッ素重合体）により形成されている。
【０００４】
上層基板３６は、第２の疎水膜２６となり、当該疎水面が、液滴４に対して接触する状態となる。上層基板３６と第２の疎水膜２６との間には、参照電極２８が挿入される。
【０００５】
接触角θ６は、図１に示されるように定義されている。接触角θ６は、固体−液体間（γＳＬ）、液体−気体間（γＬＧ）、および非極性流体の界面（γＳＧ）との間の表面張力の成分の釣り合いとして定められている。電圧が印可されていない場合には、ヤングの法則が成立し、以下の数式（式１）が与えられる。
cosθ＝（γＳＧ−γＳＬ）/γＬＧ    （式１）
ある状況では、関連する物質の相対的な表面張力（すなわち、γＳＬ、γＬＧ、およびγＬＧの値）は、（式１）の右辺が−１よりも小さくなるような数値となる場合がある。このことは、非極性流体が油である場合に通常起こり得る。このような状況においては、液滴４は、疎水膜１６および２６と接触しない状態となり、非極性流体３４（油）の薄膜が、液滴４と、疎水膜１６および２６との間に形成され得る。
【０００６】
駆動時において、異なる電極（例えば、素子電極３８、３８Ａ、および３８Ｂのそれぞれ）に対して、ＥＷ駆動電圧と称される電圧（例えば、図１のＶＴ、Ｖ０、およびＶ００
）が、外部から印加されてよい。電圧の印加によって生じた電気的な力によって、疎水膜１６の疎水性が有効に制御される。異なるＥＷ駆動電圧（例えば、Ｖ０およびＶ００）が印加されるように、異なる素子電極（例えば、３８Ａおよび３８Ｂ）を配置することにより、液滴４を、２つの基板７２および３６の間の横方向の面において、移動させることができる。
【０００７】
後述する明細書において、図1に示すデバイスのようなＥＷＯＤデバイスの素子は、以
下の“駆動中”状態と“非駆動中”状態との２つの状態となるために、必要とされるように、“デジタル”データを受信すると仮定することができる。ここで、“駆動中”状態とは、素子に対して供給される電圧が、素子中の液滴（仮に素子中に存在すれば）が重要なエレクトロウェッティング力を受けるに十分である状態であり、“非駆動中”状態とは、素子に対して供給される電圧が、素子中の液滴（仮に素子中に存在すれば）が重要なエレクトロウェッティング力を受けるに十分でない状態である。ＥＷＯＤデバイスの素子は、閾値電圧ＶＥＷ以上となっているＥＷＯＤ素子に対して電位差が生じることによって駆動中状態となる一方、閾値電圧ＶＥＷより小さい、または非常に小さいＥＷＯＤ素子に対して電位差が生じても非駆動中状態である。閾値電圧ＶＥＷは、しばしば“駆動電圧”として参照され、次に様に用いられる。実際には、閾値電圧は、典型的には、例えば、液滴の移動または分離のような効果的な液滴操作のために必要な最低電圧として決定される。また、液滴の移動のための第１の閾値電圧と、液滴の分離のための第２の（より高い）閾値電圧が存在する場合が多い。この場合、“駆動電圧”は、液滴を分離させるために、上記閾値電圧に設定されることが望ましい。実際には、非駆動状態は、典型的には０ボルトである。典型的には、ＥＷＯＤシステムは、デジタル処理されると考えられる。この場合、ＥＷＯＤ素子は、駆動状態または非駆動状態にプログラム化される。しかし、エレクトロウェッティングのための駆動は、本質的に、アナログ処理が不可欠である。よって、駆動力は、（駆動力が飽和する、ある最大電圧まで）電圧を変化させることによって調整される。実行パラメータもまた、電圧のアナログ処理において実現される。例えば、液滴の移動の最大速度は、ほぼ供給電圧に比例している。したがって、ＥＷＯＤデバイスは、デジタルデータよりもむしろアナログデータによって動作すると考えることができる。
【０００８】
米国特許第６５６５７２７号明細書（Shenderov，２００３年５月２０日発行）は、ア
レイを介して液滴を移動させるパッシブマトリクス型のＥＷＯＤデバイスを開示している。
【０００９】
米国特許第６９１１１３２号明細書（Pamula et al.，２００５年６月２８日発行）は
、二次元的な液滴の位置および移動を制御する二次元ＥＷＯＤアレイを開示している。
【００１０】
上述の米国特許第６５６５７２７号明細書は、液滴の分離、結合、および、異なる材料からなる液滴の混合を含む、液滴の他の操作方法をさらに開示している。
【００１１】
米国特許第７１６３６１２号明細書（Sterling et al.，２００７年１月１６日発行）
は、ＡＭディスプレイ技術において用いられている回路構成と非常に類似する回路構成を用いているＥＷＯＤアレイに供給される電圧パルスを制御するために、ＴＦＴに基づく薄膜エレクトロニクスがどのように用いられるかを記載している。
【００１２】
上述の米国特許第７１６３６１２号明細書に記載された方法は、「アクティブマトリクス型の誘電体エレクトロウェッティング」（ＡＭ−ＥＷＯＤ）と呼ばれる。ＥＷＯＤアレイを制御するために、ＴＦＴに基づく薄膜エレクトロニクスを用いることにより、以下のような複数の利点がある。
【００１３】
・電子機器駆動回路は、下層基板７２の上に集積できる。
【００１４】
・ＴＦＴに基づく薄膜エレクトロニクスは、ＡＭ−ＥＷＯＤへの適用に非常に適している。これらは、安価に生産できるため、比較的広い基板領域が、比較的低いコストによって生産可能である。
【００１５】
・標準的なプロセスによって生産されたＴＦＴは、標準的なＣＭＯＳのプロセスによって生産されたトランジスタよりも、遙かに高電圧において駆動するように設計できる。ＥＷＯＤ技術においては、２０Ｖを超えるＥＷＯＤの駆動電圧が要求されるため、この点は重要である。
【００１６】
しかし、米国特許第７１６３６１２号明細書は、ＡＭ−ＥＷＯＤのＴＦＴバックプレーンを実現する回路の形態を、一切開示していない。
【００１７】
欧州特許出願公開第２４０４６７５号明細書（Hadwen et al.，２０１２年１月１１日
公開）は、ＡＭ−ＥＷＯＤデバイスのためのアレイ素子回路を開示している。ＥＷＯＤ駆動電極にＥＷＯＤ駆動電圧をプログラムし、かつ印加するための、様々な方法が知られている。当該電圧を書き込む機能は、例えば、ダイナミックＲＡＭ（ＤＲＡＭ）またはスタティックＲＡＭ（ＳＲＡＭ）に基づくメモリ素子等の、標準的な手段としてのメモリ素子と、当該アレイ素子をプログラムするための入力ラインとを含む。
【００１８】
一方、ＥＷＯＤ（およびＡＭ−ＥＷＯＤ）デバイスは、ＤＣ（直流）およびＡＣ（交流）の両方の駆動電圧により操作できる。実際、上述したR.B. Fair, Microfluid Nanofluid (2007) 3:245-281を検討する限り、ＡＣによる方法が望ましい理由が多くある。典型的には、数ヘルツからキロヘルツまでの範囲となるＡＣ駆動周波数の範囲において、液滴は、駆動および操作できる。
【００１９】
ＡＭ−ＥＷＯＤデバイスにおけるＡＣ駆動の方法を実現する方法の１つとして、地電位を参照電極２８に供給する方法がある。液滴が非駆動状態となるようにプログラムされているアレイにおける素子電極は、地電位にプログラムされている。液滴が駆動状態となるようにプログラムされているアレイにおけるアレイ素子電極３８は、電圧がＶＥＷと-Ｖ
ＥＷとの間で変化するようにプログラムされている。この駆動方法は、トランジスタ素子によってスイッチされる最大電圧２ＶＥＷを必要とする。
【００２０】
米国特許第８１７３０００号明細書（Hadwen et al.，２０１２年５月８日発行）は、
アレイ素子回路を備えたＡＭ−ＥＷＯＤデバイス、および、ＡＣ駆動電圧を電極に印加する方法を開示している。当該特許明細書に記載されたＡＣ駆動方式では、当該デバイスの素子電極３８および参照電極２８の両方に、ＡＣ信号を印加している。非駆動状態は、参照電極に供給される電気信号と同じ電気信号の低インピーダンス路によって、素子電極に接続することによって達成される。それゆえ、当該デバイスは、＋ＶＥＷと−ＶＥＷとの間において変化する、電極間の電位差を生じさせることができる。一方、アレイ素子回路８４内のトランジスタに要求されることは、レール間電圧ＶＥＷにおいて動作することのみである。
【００２１】
米国特許８６５３８３２号明細書には、インピーダンス（静電容量）を検知する機能をアレイ素子に含める方法が記載されている。アレイに含まれる各電極に位置する液滴の存在およびサイズを判定するために、インピーダンスセンサが用いられる。
【００２２】
米国特許８２２１６０５号明細書には、参照電極が、上層基板から省かれ、駆動電極に沿って下層基板の上に配置された平面内参照電極によって再配置された共面電極の配置が記載されている。また、米国特許８２２１６０５号明細書には、参照電極が、駆動電極か
ら物理的に区別された電気的な導線の２次元グリッドを含む方法が記載されている。
【００２３】
米国特許８７６４９５８号明細書には、低電圧の半導体製造技術を用いる高電圧の液滴駆動の方法が記載されている。２つの状態を切り替えるスイッチは、低電圧レベルにおいてか、そうでなければ高インピーダンス状態となるように駆動電極がスイッチされることを可能とする。ＡＣ電圧信号は、参照電極に供給される。
【先行技術文献】
【特許文献】
【００２４】
【特許文献１】米国特許第６５６５７２７号（２００３年５月２０日発行）
【特許文献２】米国特許第６９１１１３２号（２００５年６月２８日発行）
【特許文献３】米国特許第７１６３６１２号（２００７年１月１６日発行）
【特許文献４】欧州特許出願公開第２４０４６７５号（２０１２年１月１１日公開）
【特許文献５】米国特許第８１７３０００号（２０１２年５月８日発行）
【特許文献６】米国特許８６５３８３２号（２０１４年２月１８日発行）
【特許文献７】米国特許８２２１６０５号（２０１２年７月１７日発行）
【特許文献８】米国特許８７６４９５８号（２０１４年７月１日発行）
【発明の概要】
【発明が解決しようとする課題】
【００２５】
米国特許８７６４９５８号明細書では、駆動状態は素子電極を低電圧、例えば、低ＤＣレベルに設定することにより達成される。駆動状態における素子に対して到達する全電圧は、おおよそ、参照電極に供給されるＡＣ電圧の振幅に等しい。米国特許８７６４９５８号のクレームでは、素子電極は常に、電子層におけるトランジスタに必要とされるのと同程度の低電圧となるようにしている。しかし、米国特許８７６４９５８号明細書では素子電極に液滴が存在している場合、参照電極に供給されるＡＣ信号により、液滴が結合され、素子電極の上に置かれることが認識されていない。それゆえ、米国特許８７６４９５８号明細書に開示されている内容では、電子回路は、高電圧のままである。
【課題を解決するための手段】
【００２６】
本発明の第１の態様は、アクティブマトリクス型の誘電体エレクトロウェッティング（ＡＭ−ＥＷＯＤ）デバイスの素子を駆動させる方法であって、上記ＡＭ−ＥＷＯＤは、素子電極および参照電極を備え、第１交流電圧を上記参照電極へ供給するステップと、上記素子電極に、上記第１交流電圧と同じ周波数を有し、上記第１交流電圧と位相が異なる第２交流電圧を供給するか、または、高インピーダンス状態で上記素子電極を維持するかによって、上記素子電極を処理するステップと、を含む方法である。
【００２７】
“高インピーダンス状態”とは、素子電極と少なくとも１００ＭΩのオーダーでの接地との間のインピーダンスであってもよいし、素子電極と少なくとも１ＧΩのオーダーでの接地との間のインピーダンスであってもよい。
【００２８】
上記第２交流電圧が上記素子電極に供給される場合、上記素子は、素子に存在する液滴を駆動する駆動状態となる。一方、素子電極が高インピーダンス状態にある場合、上記素子は、非駆動状態となる。素子は、所望により、上記第２交流電圧が上記素子電極に供給されることにより、駆動状態となってもよいし、上記素子電極が上記高インピーダンス状態を維持することにより、非駆動状態となってもよい。素子は、第２交流電圧が素子電極に供給されなくなり、素子電極が高インピーダンス状態となることにより、駆動状態と非駆動状態とがスイッチされてもよい。素子は、素子電極が高インピーダンス状態でなくなり素子電極に第２交流電圧が供給されることにより、非駆動状態と駆動状態とがスイッチされてもよい。
【００２９】
駆動状態において、素子電極は、参照電極に供給される時間変動電圧信号とは位相が異なる時間変動電圧信号に接続される。素子電極に供給される時間変動電圧信号は、典型的には、参照電極に供給される時間変動電圧信号と同じまたはよく似た電圧振幅を持つ。この場合、素子に対する全電圧は、参照電極に供給される時間変動電圧信号の振幅のほぼ２倍となる。これは、電極に供給される時間変動電圧信号の最大振幅が減少する一方で、素子に対して与えられる駆動電圧の大きさを得ることができ、これにより、駆動状態から非駆動状態、またはこの逆に素子が変化するためのスイッチに必要とされる電圧が減少することを意味する。
【００３０】
本明細書における“交流”電圧との用語は、シヌソイド波形の電圧に限定されず、上限電圧と下限電圧との間で想定通りに変化する電圧波形を包含している。また、本明細書における“交流電圧”との用語が誤って解釈されるのを避けるために、定電圧タームの存在を除外しない。すなわち、交流電圧は、一般式Ｖ（ｔ）＝Ｖ０＋Ｖ１（ｔ）を満たす。ここで、Ｖ０は、定電圧要素であり、Ｖ１（ｔ）は、時間変動電圧要素（変動要素）である。
【００３１】
参照電極、および素子電極は、電圧をＥＷＯＤデバイスの素子に供給するものである。例えば、参照電極は、上記デバイスの基板の上に備えられ、素子電極は上記デバイスの上記基板と相互に向かい合う他の基板の上に、上記基板の間に存在する液滴（素子上に存在するのであれば）とともに配置される。あるいは、参照電極および素子電極は、平面内構成では、上記デバイスの同じ基板の上に互いに配置される。
【００３２】
参照電極および素子電極は、互いに独立して処理可能である。
【００３３】
本発明の第２の態様は、交流電圧をＡＭ−ＥＷＯＤ素子電極に選択的に供給する回路であって、メモリ素子と、交流電圧源に接続するための入力ノードと、ＡＭ−ＥＷＯＤ素子電極に接続するための出力ノードと、上記入力ノードを上記出力ノードに電気的に接続するか、または上記入力ノードを上記出力ノードから電気的に絶縁するかによって、上記メモリ素子に格納されたデータ値に基づいて、上記出力ノードを操作する第１スイッチと、を備えた回路である。
【００３４】
本発明の第３の態様は、複数のＡＭ（アクティブマトリクス）−ＥＷＯＤ素子を含むアクティブマトリクス型のＥＷＯＤデバイスであって、各素子は素子電極および参照電極を備えており、アクティブマトリクス型のＥＷＯＤデバイスは、上記参照電極に第１交流電圧を供給する参照電極駆動回路と、上記第１交流電圧と同じ周波数で位相が異なる第２交流電圧をＡＭ−ＥＷＯＤ素子それぞれの上記素子電極に供給するか、または、ＡＭ−ＥＷＯＤ素子それぞれの素子電極を高インピーダンス状態で維持するかによって、ＡＭ−ＥＷＯＤ素子それぞれの素子電極を処理するアレイ素子回路と、を備えている。
【００３５】
本発明の一例では、アレイ素子回路を備えたＡＭ−ＥＷＯＤデバイス、およびアレイ素子を駆動する方法は以下の通りである。
・ＡＣ電圧信号は参照電極に供給される。
・素子電極は、（１）参照電極に供給されるＡＣ電圧信号とは位相が異なるＡＣ電圧信号により駆動されるか、（２）高インピーダンス状態となっているか、の何れかである。
【００３６】
構成（１）では駆動状態となる。これにより、アレイ素子は、その位置において存在する液滴を駆動させる。
【００３７】
構成（２）では非駆動状態となる。これにより、アレイ素子は、その位置において存在
する液滴を駆動させない。
【発明の効果】
【００３８】
本発明の一態様によれば、以下の効果を奏することができる。
・上記のようにＡＭ−ＥＷＯＤデバイスを駆動することによって、＋ＶＥＷと−ＶＥＷとの間でスイッチされるエレクトロウェッティング電圧で、ＡＣエレクトロウェッティングを達成することができる。一方、アレイ素子回路におけるトランジスタは、最大電圧ＶＥＷにスイッチする場合のみ必要とされる。
・この駆動方法は、最小数のトランジスタを必要とする回路で実現できる（開示された実施例では、２つのトランジスタアレイ素子回路を含む）。小規模のアレイ素子回路は、以下の利点がある。
【００３９】
・アレイ素子の大きさは小さくなる。これは、より大きな型のアレイを容易にするとともに、より小さい液滴の操作を容易にする。
【００４０】
・小さく簡易な回路は、一般的に、より高度な製造品を容易にする。
【００４１】
・小さく簡易な回路は、光透過性の高いものや、部分的に透明な薄膜エレクトロニクスを備えた装置を促進する。光透過性は、測定される液滴の光学的特徴の変化を含む化学的な試験を実行するのに重要である。
・本発明の一実施例は、アレイ素子回路におけるｎ型トランジスタのみ（またはｐ型トランジスタのみ）により実現できる。このように、ＡＭ−ＥＷＯＤデバイスは、単一チャネルトランジスタの製造過程において製造できる。
【図面の簡単な説明】
【００４２】
【図１】従来のＥＷＯＤデバイスの断面図である。
【図２】本発明の第１の実施の形態に係るＡＭ−ＥＷＯＤデバイスの概略図である。
【図３】図２に示されたＡＭ−ＥＷＯＤデバイスのアレイ素子のいくつかを含む断面を示す図である。
【図４】４Ａは、液滴が存在する場合の素子電極における電気的な負荷を示す回路を示す図であり、４Ｂは、液滴が存在しない場合の素子電極における電気的な負荷を示す回路を示す図である。
【図５】本発明の第１の実施形態に係る、図２に示されたＡＭ−ＥＷＯＤデバイスにおける薄膜エレクトロニクスの構成を示す図である。
【図６】本発明の第１の実施形態に係るアレイ素子回路の構成を示す図である。
【図７】本発明の第１の実施形態に係る、図２に示されたＡＭ−ＥＷＯＤデバイスのアレイ素子に用いられるアレイ素子回路を示す図である。
【図８】本発明の第１の実施形態に係る、図２に示されたＡＭ−ＥＷＯＤデバイスのアレイ素子を駆動するためのタイミング信号Ｖ１およびＶ２の時間的流れを示すタイミング図である。
【図９】図２に示されたＡＭ−ＥＷＯＤデバイスの一部を示す平面図、および、液滴および素子電極の配置を示す図である。
【図１０】本発明の第１の実施形態に係るＡＭ−ＥＷＯＤデバイスのアレイ素子回路の電圧信号入力に供給されるタイミング信号の時間的流れを示すタイミング図である。
【図１１】本発明の第２の実施形態に係るＡＭ−ＥＷＯＤデバイスのアレイ素子回路の電圧信号入力に供給されるタイミング信号の時間的流れを示すタイミング図である。
【図１２】本発明の第３の実施形態に係る、図２に示されたＡＭ−ＥＷＯＤデバイスのアレイ素子に用いられるアレイ素子回路を示す図である。
【図１３】本発明の第４の実施形態に係る、図２に示されたＡＭ−ＥＷＯＤデバイスのアレイ素子に用いられるアレイ素子回路を示す図である。
【図１４】本発明の第５の実施形態に係る、図２に示されたＡＭ−ＥＷＯＤデバイスのアレイ素子に用いられるアレイ素子回路を示す図である。
【図１５】本発明の第６の実施形態に係る、図２に示されたＡＭ−ＥＷＯＤデバイスのアレイ素子に用いられるアレイ素子回路を示す図である。
【図１６】本発明の第６の実施形態のアレイ素子回路に含まれるアクティブコンデンサデバイスの電圧に対する静電容量の特性を示す図である。
【図１７】本発明の第７の実施形態に係る、図２に示されたＡＭ−ＥＷＯＤデバイスのアレイ素子に用いられるアレイ素子回路を示す図である。
【図１８】本発明の第８の実施形態に係る、図２に示されたＡＭ−ＥＷＯＤデバイスのアレイ素子に用いられるアレイ素子回路を示す図である。
【図１９】本発明の第９の実施形態に係る、図２に示されたＡＭ−ＥＷＯＤデバイスのアレイ素子に用いられるアレイ素子回路を示す図である。
【図２０】本発明の第１０の実施形態に係る、図２に示されたＡＭ−ＥＷＯＤデバイスのアレイ素子に用いられるアレイ素子回路を示す図である。
【図２１】本発明の第１１の実施形態に係るアレイ素子回路の構成を示す図である。
【図２２】本発明の第１１の実施形態に係る、図２に示されたＡＭ−ＥＷＯＤデバイスにおける薄膜エレクトロニクスの構成を示す図である。
【図２３】本発明の第１１の実施形態に係る、図２に示されたＡＭ−ＥＷＯＤデバイスのアレイ素子に用いられるアレイ素子回路を示す図である。
【発明を実施するための形態】
【００４３】
添付図面では、同じ参照番号は同じ部分または特徴を示す。
【００４４】
図２は、本発明の一実施の形態に係るＡＭ−ＥＷＯＤデバイスを示す。当該ＡＭ−ＥＷＯＤデバイスは、薄膜エレクトロニクス７４が上に配置されている下層基板７２を備える。薄膜エレクトロニクス７４は、アレイ素子電極３８を駆動するように構成されている。電極アレイ４２には、複数のアレイ素子電極３８が配置されており、Ｘ×Ｙ個（ＸおよびＹは任意の数）の素子が含まれる。本質的には、典型的にイオン性および水性の少なくとも何れかである、極性の液体から成る液滴４は、下層基板７２と上層基板３６との間に挟まれている。なお、複数の液滴４が存在し得ると解釈されてよい。非極性流体３４は、上記基板の間の空間を満たすために用いられ、油（例えば、ドデカン、シリコン油、または他のアルカン油）または空気から成る。
【００４５】
図３は、図３に示されたＡＭ−ＥＷＯＤデバイスに用いられる、対となるアレイ素子３８Ａおよび３８Ｂの断面を示す。このデバイスの構成は、図１に示された従来の構成と類似しており、下層基板７２の上に配置された、薄膜エレクトロニクス７４をさらに備えている。下層基板７２の最上層（薄膜エレクトロニクス７４の層の一部とみなされてよい）は、複数のアレイ素子電極３８（例えば、参照電極の具体例は、図４の３８Ａおよび３８Ｂ）を実現するようにパターン化されている。これらは、アレイ素子電極３８と称されてもよい。アレイ素子電極３８という用語は、特定のアレイ素子に関連付けられた物理電極構造３８、およびこの物理構造に直接、接続された電気回路のノードの両方を示すと理解されてよい。図３に示す参照電極２８は、上層基板の上に配置されているが、平面内の参照電極２８を幾何学的に実現するために、選択的に、下層基板７２の上に配置されていてもよい。参照電極２８という用語は、物理電極構造、およびこの物理電極構造に直接、接続された電気回路のノードの両方を示すと理解されてもよいし、何れか一方を示すと理解されてもよい。エレクトロウェッティング電圧は、素子電極３８と参照電極２８との間の電位差であると定義されてもよい。
【００４６】
図４Ａは、液滴４が存在する場合の、素子電極３８と参照電極２８との間の電気的な負荷４０Ａを示す回路を示す図である。液滴４は、普通、並列の抵抗およびコンデンサとし
てモデル化される。典型的には、液滴の抵抗は、相対的に低くなり（例えば、液滴がイオンを含んでいれば）、液滴の静電容量は、相対的に高くなる（例えば、極性液体の相対的な誘電率は、〜８０と相対的に高いので、もし液滴が水性であれば）。多くの状況で、液滴の抵抗は、相対的に小さく、エレクトロウェッティングの目的の周波数で、液滴４は、電気的な短絡回路として効果的に機能する。疎水膜１６および２６は、コンデンサとしてモデル化される電気特性がある。絶縁体１６もまた、コンデンサとしてモデル化される。素子電極３８と参照電極２８との間の全インピーダンスは、その値が、絶縁体２０、疎水膜１６および２６の寄与によって左右されるコンデンサによって近似される。また、典型的な層の厚さ、および材料は、ピコファラドのオーダーの値であってもよい。
【００４７】
図４Ｂは、液滴４が存在しない場合の、素子電極３８と参照電極２８との間の電気的な負荷４０Ｂを示す回路を示す図である。この場合、液滴４の要素は、上層および下層基板の間の空間を埋める非極性流体３４の静電容量を示すコンデンサによって置き換えられる。この場合、素子電極３８と参照電極２８との間の全インピーダンスは、その値が、非極性流体の静電容量によって左右されるコンデンサによって近似され、それは典型的には小さく、フェムトファラドのオーダーである。
【００４８】
駆動および検出のために、電気的な負荷４０全体は、実質的にコンデンサとして機能し、その値は、所定の素子電極３８に液滴４が存在するか否かによる。
液滴が存在する場合、静電容量は相対的に高くなり（典型的には、ピコファラドのオーダー）、液滴４が存在しない場合、静電容量は低くなる（典型的には、フェムトファラドのオーダー）。液滴が部分的に所定の電極３８を覆っている場合、静電容量は、概ね、液滴４が素子電極３８を覆う範囲で表される。
【００４９】
図５は、下層基板７２の上に配置された薄膜エレクトロニクス７４の構成を示す概略図である。電極アレイ４２のそれぞれの素子は、対応するアレイ素子電極３８の電極の電位を制御するためのアレイ素子回路８４を含む。アレイ素子回路８４に制御信号を供給するために、行ドライバ７６および列ドライバ７８を統合した回路も、薄膜エレクトロニクス７４に実装されている。
【００５０】
シリアルインタフェース８０は、シリアル入力のデータストリームを処理し、電極アレイ４２の素子電極３８に必要な電圧を書き込むために設けられている。例えば、これは時間信号を行ドライバ７６および列ドライバ回路に供給するとともに、並行して、入力データを行ドライバ回路に供給する論理回路から成る。例えば、論理回路は、列アドレス指定ラインにデータを予めロードするために、列駆動回路の列素子の順次アドレス指定により構成されている。アドレス指定された全ての列の書き込みに続いて、行ドライバ７６は、データをアレイ素子に書き込むために駆動される。これは全て、アレイアドレス指定の標準的な技術、例えばディスプレイ技術やイメージセンサ技術においてよく知られている技術を用いて実現される。
【００５１】
電圧供給インタフェース８３は、対応する供給電圧、上層基板駆動電圧、および、ここに記載した他の必要とされる入力電圧を供給する。例えば、電圧が供給されるインタフェースは、ＤＣ−ＤＣコンバータ、レギュレータ、標準的な手段の分割回路のような公知の回路を用いて、ＤＣ電圧を供給する。また、必要とされるＤＣ電圧は、外部で生成され、直接ＡＭ−ＥＷＯＤデバイスに供給されてもよい。電圧が供給されるインタフェースは、標準設計のレベルシフト回路を用いて、入力信号を必要とされる電圧レベルにレベルシフトするために用いられてもよい。典型的には、タイミング信号は、標準的な３．３Ｖ、または５Ｖの振幅であるＡＭ―ＥＷＯＤデバイスに入力され、電圧供給インタフェースに組み入れられたレベルシフト回路によって必要な電圧レベルにレベルシフトされる。例えば、後ほど参照するＶ１およびＶ２信号は、ＡＭ−ＥＷＯＤデバイスに供給される５Ｖ参照
信号のレベルシフトによりＡＭ−ＥＷＯＤデバイスで生成される。または、Ｖ１およびＶ２は、外部の駆動エレクトロニクスから直接ＡＭ−ＥＷＯＤデバイスに供給されてもよい。参照電極へ電圧信号を供給するための参照電極駆動回路８５は、ＴＦＴエレクトロニクスに組み入れられている。または、参照電極へ電圧信号は、外部の駆動エレクトロニクスから供給されてもよい。
【００５２】
下層基板７２と外部駆動エレクトロニクスとの間の接続ワイヤ８２の数、電源供給装置等の数は、サイズの大きいアレイであっても、比較的少なくすることができる。
選択的に、シリアルデータ入力は、部分的にパラレルであってもよい。例えば、２つのデータ入力ラインが用いられる場合、列ドライバ回路７８に、１つが行１からＸ／２へデータを供給し、もう１つが、微修正されて行（１＋Ｘ／２）からＭへデータを供給してもよい。これにより、アレイにデータが書き込まれる速度は増加する。これは、液晶ディスプレイ駆動回路において用いられる標準的な技術である。
【００５３】
一般的に、薄膜エレクトロニクス７４を備えたＡＭ−ＥＷＯＤデバイスは、以下の構成となる。すなわち、ＡＭ−ＥＷＯＤデバイスは参照電極２８（選択的に、面内参照電極２８でも可）と、複数のアレイ素子とを備え、各アレイ素子は、アレイ素子電極（例えば、アレイ素子電極３８）を含む。
【００５４】
これに関連して、ＡＭ−ＥＷＯＤデバイスは、複数のアレイ素子に印加される動作電圧を制御するための方法を実行する。ＡＭ−ＥＷＯＤ参照電極２８およびそれぞれのアレイ素子がアレイ素子電極３８を含む複数のアレイ素子。各アレイ素子の動作電圧はアレイ素子電極３８と参照電極２８との間の電位差によって決まる。動作電圧の制御方法は、アレイ素子電極３８の少なくとも一部に電圧を供給するステップと、例えば参照電極駆動回路を用いて参照電極２８に電圧信号を供給するステップとを含む。
【００５５】
図６は、アレイ素子回路８４における薄膜エレクトロニクス７４の構成例を示す図である。アレイ素子回路８４は、入力ノード“ＥＮＡＢＬＥ”、“ＤＡＴＡ”、“ＡＣＴＵＡＴＥ”、および素子電極３８に接続している出力を含む駆動回路４６を含む。
【００５６】
アレイ素子回路８４は、典型的に以下の機能を実行する。
【００５７】
（１）駆動回路に含まれるメモリ素子へのデータの書き込み、およびデータの格納。書き込まれたデータは、典型的には、アレイの同じ行にある全ての素子に共通しているアドレスラインデータを用いる入力である。書き込まれるデータは、典型的には、アレイの同じ行にある全ての素子に共通するアドレスライン“ＥＮＡＢＬＥ”によって制御される。
【００５８】
（２）電圧信号のアレイ素子電極３８への供給。例えば、入力“ＡＣＴＵＡＴＥ”へ供給される入力信号Ｖ１による供給、または、素子電極３８を高インピーダンス状態にスイッチ。
【００５９】
図７は、本発明の第１の実施形態に係るアレイ素子回路８４の配置を示す。電気的な負荷４０および参照電極２８は、図７に示すように、上記回路において役割を果たす。アレイ素子回路８４は、トランジスタ５２、５４、およびコンデンサ５６を含む。
アレイ素子回路８４は、以下の通りに接続される。すなわち、トランジスタ５２のドレインが、アレイの同じ行における全てのアレイ素子に共通する“ＤＡＴＡ”入力に接続される。トランジスタ５２の制御ターミナル（すなわち、ゲート）は、アレイの同じ行における全てのアレイ素子に共通する“ＥＮＡＢＬＥ”ラインに接続される。トランジスタ５２のソースは、トランジスタ５４の制御ターミナル（すなわち、ゲート）に接続される。コンデンサ５６は、トランジスタ５４のゲートとＤＣバイアス電圧ＶＤＤとの間に接続され
る。トランジスタ５４のドレインは、アレイ内の全ての素子に共通する電圧入力“ＡＣＴＵＡＴＥ”に接続される。トランジスタ５４のソースは、素子電極３８に接続されるアレイ素子電極８４の出力ノードに接続される。
【００６０】
アレイ素子回路８４の動作を以下に記載する。この回路は、２つの機能、すなわちメモリ機能と動作機能を実現する。メモリ機能について以下に説明する。これらの間にあるトランジスタ５２およびコンデンサ５６のメモリとしての機能は、この例ではダイナミックＲＡＭ（ＤＲＡＭ）のメモリ素子は、アレイ素子回路８４内で、データの書き込み、および格納を可能とする。データを書き込むために、電圧は“ＤＡＴＡ”の行アドレスラインに書き込まれる。“ＥＮＡＢＬＥ”ラインは、トランジスタ５２をＯＮにスイッチするために高状態をとる。“ＤＡＴＡ”における電圧は、コンデンサ５６に書き込まれ、維持される一方、“ＥＮＡＢＬＥ”は、入力電圧“ＤＡＴＡ”とは無関係に低状態をとる。典型的な動作では、書き込まれた電圧は、デジタルであり、おおよそ０．５×ＶＥＷボルト（書き込みデータは“１”）または、−０．５×ＶＥＷボルト（書き込みデータは“０”）である。
【００６１】
動作機能について以下に説明する。素子電極３８は、アレイ素子回路８４の出力ノードに接続される。アレイ素子回路８４は、スイッチ（本実施形態の例ではトランジスタ５４）を備える。当該スイッチは、回路のメモリ素子に格納されたデータ値により動作し、電気的に入力ノード（“ＡＣＴＵＡＴＥ”ノード）を出力ノード（回路の入力ノード（“ＡＣＴＵＡＴＥ”ノード）に供給された電圧が素子電極に供給されるように）に接続するか、または、電気的に入力ノード（“ＡＣＴＵＡＴＥ”ノード）を出力ノードから隔離する。
【００６２】
ＡＣ電圧信号Ｖ１（請求項１の「第２交流電圧」に対応）は、回路８４の入力ノードとして機能する“ＡＣＴＵＡＴＥ”ノードに供給される。ＡＣ電圧信号Ｖ２（請求項１の「第１交流電圧」に対応）は、参照電極２８に供給され、Ｖ１およびＶ２は、相互に位相が異なるように、選択的に、望ましくは逆位相となるように調整される。スイッチ（トランジスタ５４）が、入力ノード（“ＡＣＴＵＡＴＥ”ノード）を出力ノードに接続している場合、“ＡＣＴＵＡＴＥ”ノードで、ＡＣ電圧信号Ｖ１は、素子電極３８に供給される。Ｖ１とＶ２との位相差は、電圧振幅と同様に、液滴にかかる駆動力を決定する。なぜなら、液滴にかかる電圧は、素子電極３８に供給される電圧と参照電極２８に供給される電圧との間の電圧、すなわち、Ｖ１−Ｖ２とは、異なるためである。例として、以下の２つの場合が考えられる。
【００６３】
（１）Ｖ１とＶ２とは、位相が１８０度異なる。
この例の場合、Ｖ１−Ｖ２は、Ｖ１とＶ２との何れが高いかにより、＋ＶＥＷと−ＶＥＷとをスイッチする。この場合、駆動力は最大化される。
【００６４】
（２）Ｖ１とＶ２とは、位相が９０度（または２７０度）異なる。
この例の場合、２５％の時間、Ｖ１とＶ２とは両方とも高となり、Ｖ１−Ｖ２＝０ボルトとなる。そして、何の動作も行わない。また、２５％の時間、Ｖ１とＶ２とは両方とも低となり、Ｖ１−Ｖ２＝０ボルトとなる。そして、何の動作も行わない。また、２５％の時間、Ｖ１−Ｖ２＝＋ＶＥＷとなり、２５％の時間、Ｖ１−Ｖ２＝−ＶＥＷとなる。この場合、動作するのは最大の５０％となる。
【００６５】
これにより、駆動力を最大にするためには、Ｖ１とＶ２とは相互に位相が１８０度近く（すなわち、実質的に相互に逆位相）ずれていることが望ましいと理解できる。
しかし、これが不可欠というわけではない。Ｖ１とＶ２とが相互に位相が９０度だけずれてさえいれば、ゼロで無い駆動力が与えられるためである。例えば、Ｖ１とＶ２との位相
が相互に９０度、または２７０度ずれていてもよいし、相互に位相が１３５度から２２５度の間、ずれていてもよい。また、相互に位相が１５７．５度から２０２．５度の間、ずれていてもよい。
【００６６】
同様に、Ｖ１とＶ２とは相互に周波数が異なる場合、Ｖ１とＶ２との位相差が、Ｖ１が１つの電極に供給され、Ｖ２が他の電極に供給される期間で変化するので、駆動力は、減少する。
【００６７】
多くの実施例において、Ｖ１とＶ２とは、同じソースから抽出されるので、相互に同じ周波数となると考えられる。しかし、Ｖ１とＶ２とが相互に同じ周波数となることは必須ではない。Ｖ１とＶ２との位相差が変化すれば、非ゼロの駆動力が与えられるためである。
【００６８】
電圧信号Ｖ１およびＶ２の調整例を図８に示す。Ｖ１およびＶ２のそれぞれは、-０．
５×ＶＥＷボルトの低レベルと０．５×ＶＥＷボルトの高レベルとの間でスイッチされる。Ｖ２が低のときＶ１は高であり、Ｖ２が高のときＶ１は低である。メモリに「１」が書き込まれた場合（０．５×ＶＥＷの電圧がトランジスタ５４のゲートに書き込まれた場合）、素子電極３８は駆動される。この場合、トランジスタ５４はＯＮとなり、これにより、電圧信号Ｖ１は素子電極３８に送信される。よって、電気的な負荷４０に与えられる電圧（エレクトロウェッティング電圧）は、時間内に-ＶＥＷと＋ＶＥＷとの間で変化する
ＡＣ電圧波形となるＶ１-Ｖ２である。
典型的に、エレクトロウェッティングによる液滴駆動のために、ＡＣ波形の周波数は、１Ｈｚと１０ｋＨｚとの間、または１０Ｈｚと１ｋＨｚとの間、または１００Ｈｚ近傍となる。または、例えば、１０ｋＨｚと１０ＭＨｚとの間のような、より高い周波数で液滴を駆動させることもできる。この場合、電界は、液滴４の本体を介して下がり、駆動メカニズムは、エレクトロウェッティングというよりも誘電泳動を介してということになる。Ｖ１およびＶ２の周波数とは異なる観点で言えば、デバイスの構造、および動作の基本原理は、エレクトロウェッティングによる動作と、誘電泳動による動作とは同じである。この記載、および他の実施形態において、ＥＷＯＤデバイスはエレクトロウェッティング、または誘電泳動力による液滴４の駆動を可能とするデバイスとかんがえてよい。
【００６９】
メモリに「０」が書き込まれた場合（トランジスタ５４のゲートに−０．５×ＶＥＷの電圧が書き込まれた場合）、素子電極３８は非駆動である。この場合、トランジスタ５４はＯＦＦとなる。これにより、回路８４の出力ノードは隔離され、その結果、素子電極３８は入力ノード（“ＡＣＴＵＡＴＥ”ノード）から隔離される。よって、素子電極３８は高インピーダンス状態で存在する。例えば、素子電極３８に存在するインピーダンスは、（ａ）ＯＦＦとなっているトランジスタ５４からの漏れ電流から成る実在部と、（ｂ）例えば、トランジスタ５４のソースからゲートへの容量である寄生容量から成る虚数部とを含む。
【００７０】
インピーダンスの実数部と虚数部との両方とも大きく、例えば、典型的には、ギガオームかそれ以上である。よって、電極３８の電位は、回路の他のノード（例えば、トランジスタ５４のドレインでの信号“ＡＣＴＵＡＴＥ”）での電位の変化により実質的には影響を受けない。一方、トランジスタ５４はＯＦＦのままであり、電極３８は高インピーダンス状態のままである。
【００７１】
（１）液滴が、素子電極３８に存在する場合（電気的な負荷４０Ａが図４Ａに示されている）と、（２）液滴が、素子電極３８に存在しない場合（電気的な負荷４０Ｂが図４Ｂに示されている）との違いを考えなければならない。
【００７２】
ケース１−液滴が存在する。液滴が存在する場合、素子電極３８が、電気的な負荷４０を介して、参照電極２８と優性的に電気的に結合する。上述したように、この場合の電気的な負荷４０Ａは、ピコファラドのオーダーの値を持つコンデンサと近似できる。電気的な負荷４０Ａの容量は、（例えば、トランジスタ５４のソースとゲートとの間の容量に関わる）回路における寄生インピーダンスより優位である。素子電極３８の電位差は、参照電極２８の電位差に追従する。これにより、電圧信号Ｖ２とうまく対応する。この場合、素子電極３８と参照電極２８との間に与えられる電位差はほぼ０となる。それゆえ、液滴４は非駆動状態となり、液滴４と疎水膜１６との接触は、エネルギーが与えられず、液滴４はエレクトロウェッティング力を受けられない。
【００７３】
ケース２−液滴が存在しない。液滴４が存在しない場合、素子電極３８と参照電極２８との間の容量は、上述したように非常に小さくなる。よって、素子電極３８は高インピーダンス状態となり、有効性は定義されていないだけで、回路内の複数の小さな寄生容量および寄生抵抗（例えば、参照電極２８に対する電気的な負荷４０Ｂの小さな容量、トランジスタ５４のソースとゲートの間の小さな寄生容量、トランジスタ５４の大きくない抵抗）に基づいている。よって、素子電極３８の有効性、および素子電極３８が非駆動となっている範囲は不明瞭に見える。
【００７４】
しかし、発明者らは、十分な検討の結果、ケース２のように素子電極３８の電位差が十分でなくても、デバイスは、液滴４が正しく移動するようにサポートできるということを発見した。図９に示す状況を考える。ＡＭ−ＥＷＯＤデバイスの一部の平面図が示されている。素子電極３８Ａが駆動状態となるように書き込まれ、素子電極３８Ｂが駆動状態とならないように書き込まれている場合を考える。液滴４は、アレイ素子電極３８Ａの近辺に存在する。電極３８Ｂに関連付けられたアレイ素子は、上述したケース２の状態にある。議論のために考えてみよう。電極３８Ｂの電位が十分でなければ、何らかのエレクトロウェッティング駆動となり、液滴４は、引き付けられることにより、電極３８Ｂの方へ動き出す。この状況において、液滴４は素子電極３８Ｂに近づく（または、重なり始める）。素子電極３８Ｂにおいて負荷回路４０の容量を増加させる液滴４の容量結合効果を介して参照電極２８と素子電極３８Ｂとの間にかなりの容量が発生し始める。参照電極２８と素子電極３８Ｂとの間の容量の重要な増加に伴い、素子電極３８Ｂの電位は、容量結合により、参照電極２８の電位に近づく。換言すれば、この状況は、ケース２よりもケース１に似ている。全体的な結果として、液滴は素子電極３８Ｂから離れ、電極３８Ａに向かって戻る。
【００７５】
結果的に、発明者らは、このように駆動方法に関連する、組み込まれた訂正メカニズムが存在することを発見した。液滴４の存否が重要なわけではない。アレイ素子の非駆動状態はほとんど定義されない。アレイ素子に液滴が到着しても、再び、非駆動状態が定義され、近傍のアレイ素子は駆動され、液滴はエレクトロウェッティング効果により非駆動状態から離れるように動くためである。
【００７６】
ケース２におけるアレイ素子回路８４の動作のために、トランジスタ５４がＯＦＦとなり、素子電極３８が高インピーダンス状態となった時に、素子電極３８の電位は、参照電極２８の電位と実質的に同じであることが好ましい。よって、望ましくは、素子電極３８は高インピーダンス状態にスイッチされる前にＶ２と同じ電位（または、実質的に同じ電位）に予めチャージ（プレチャージ）しておくべきである。アレイ素子が駆動される場合、このプレチャージは何の効果も無い。トランジスタ５４がＯＮとなり、アレイ素子電極が“ＡＣＴＵＡＴＥ”に供給される信号Ｖ１に接続されるためである。アレイ素子が非駆動の場合、プレチャージは、素子電極３８のスタートＤＣ電位を制御することを可能にするというように効果的である。このように、素子電極３８をプレチャージすることにより、動作中に、参照電極２８の電位と高インピーダンス状態の素子電極３８の電位と間のＤ
Ｃオフセットが生じない。ＤＣオフセット電圧を回避することは以下の２つの点で、重要であり、効果がある。第１に、ＤＣオフセット電圧により生じた寄生エレクトロウェッティング効果により、望んでいないにもかかわらず、液滴４がアレイ素子に引き付けられることを回避するために重要であり、効果がある。第２に、絶縁体２０および疎水膜１６にかかるＤＣバイアスに伴う動作を回避するために重要であり、効果がある。ＤＣオフセット電圧が存在すると、例えば、絶縁体２０内におけるイオンの移動で励起されることにより、または、疎水膜１６において電荷がトラッピングされることにより、デバイスの信頼性が危うくなることが知られている。よって、ＤＣオフセット電圧を伴うデバイスの動作を回避することは利点がある。
【００７７】
上述したように、素子電極３８をＶ２と同じ電位にプレチャージするために、“ＡＣＴＵＡＴＥ”に供給される電圧信号Ｖ１は、トランジスタ５４がＯＦＦとなった時にＶ２と同じ電圧となるべきである。この状態は、素子電極３８が高インピーダンス状態になった時に素子電極３８と参照電極２８との間にＤＣオフセット電位を書き込まない。図１０に、参照電極２８（Ｖ２）に供給するタイミングの調整例、入力“ＡＣＴＵＡＴＥ”（Ｖ１）、アレイの異なる行のためのアドレスライン“ＥＮＡＢＬＥ”の例を示す。Ｖ２は、調整可能な期間において、ある時点で-０．５×ＶＥＷとなり、ある時点で＋０．５×ＶＥ
ＷとなるＡＣ波形である。動作状態におけるエレクトロウェッティングを実現するために、“ＡＣＴＵＡＴＥ”は、Ｖ２と論理的に逆となる。しかし、トランジスタ５４がＯＦＦとなったときに、“ＡＣＴＵＡＴＥ”が同じ電圧Ｖ２となるように要求されることが許されるように、データがアレイに書き込まれたとき（アレイ素子に「０」が書き込まれた場合）は例外もある。図１０に示すように、“ＡＣＴＵＡＴＥ”は、“ＥＮＡＢＬＥ”が端まで上昇したときの近傍で、Ｖ２と同じ状態をとる。“ＥＮＡＢＬＥ”が端まで上昇したときは、コンデンサ５６が充電／放電され、トランジスタ５４のゲートの電位が決定されたときに対応する。
【００７８】
アレイ素子回路８４、および本実施形態における駆動方法の利点は、駆動状態におけるエレクトロウェッティング電圧が＋ＶＥＷと−ＶＥＷとの間でスイッチされる点である。これにより、ＡＣエレクトロウェッティングが実現される。これは、（以下に記載している理由により）回路内のトランジスタの端子間で、アレイ素子回路８４が約ＶＥＷに切り替えることを要求することのみで達成される。これは、本発明の重要な利点である。なぜなら、典型的なエレクトロウェッティングは、液滴を駆動するために高電圧を必要とする一方で、薄膜エレクトロニクス７４の実現するための典型的なエレクトロニクス技術では、トランジスタに供給される最大電圧に限定されることになるためである（例えば、信頼性を得るために）。
【００７９】
“ＡＣＴＵＡＴＥ”入力、および参照電極２８の両方におけるＡＣ電圧波形の応用は、この利点を実現するための決定的な要素であることに注意すべきである。さらに、上記利点は、ここに記載されているように、ＡＣ電圧が参照電極２８にのみ供給される場合、実現できないことにも注意すべきである。それゆえ、このような駆動方法は、最大電圧が約ＶＥＷとなる薄膜エレクトロニクス処理には好適ではない。
【００８０】
説明を通して、Ｖ２が、−ＶＥＷと＋ＶＥＷとの間で変化するＡＣ電圧、Ｖ１が、例えば０ボルトのＤＣ供給の場合の例を考える。このようにデバイスを駆動することは可能であるが、トランジスタ５４に供給される最大電圧は２ＶＥＷのままである。これは、アレイ素子が非駆動状態で所定のアレイ素子に液滴４が存在する状況を示す。ここで、Ｖ２は、電気的な負荷４０Ａを介して結合され、これにより、素子電極３８の電位は、−ＶＥＷと＋ＶＥＷとの間で変化する信号Ｖ２に実質的に等しくなる。これらの状況下で回路を動作させるために、素子電極３８の電位がどうなろうとも、非駆動状態でトランジスタ５４はＯＦＦとなり続ける必要がある。これを達成するために、ＤＲＡＭメモリ素子に格納さ
れている電位（および、トランジスタ５４のゲートの電位）は、−ＶＥＷより大きくならないように、書き込まれなければならない。この状況で、２ＶＥＷのゲートとソースとの間の電圧は、Ｖ２が高レベル（＋ＶＥＷ）となっているときにトランジスタ５４に与えられる。このように、デバイスを駆動することも可能だが、トランジスタ５４に供給される最大電圧は、２ＶＥＷのままである。そして、この駆動方法は、低電圧ＴＦＴエレクトロニクス処理には好適ではない。
【００８１】
本実施形態のさらなる利点は、アレイ素子回路８４は２つのトランジスタと１つのコンデンサのみで実現される点である。それゆえ、このトランジスタ２個の構成は、（例えば、ＵＳ８１７３０００に記載された）従来技術のアレイ素子回路よりもかなり簡易となる。従来技術は、典型的に、アレイ素子回路８４内に多くのトランジスタを必要とし、より多くの列または行アドレスラインを必要とするものである。アレイ素子回路８４における複雑さ、およびトランジスタの数を減らすことは、様々な理由により利点がある。
・小さなアレイ素子／素子電極が実現される。典型的には、達成可能な最小のアレイ素子のサイズは、薄膜エレクトロニクスの限界、および薄膜エレクトロニクスのアレイ素子回路８４のレイアウトに示される、製作における要求（設計ルール）のための仕様によって設定される。それゆえ、簡易な回路（トランジスタが少ない）は、設計および製作される、小さいアレイ素子を可能とする。小さいアレイ素子は、少なくとも３つの理由により、利点がある。第１に、小さい液滴を扱うことができる。特に、これは、１つのセル、１つの分子の処理、分析を含む装置に重要である。第２に、大きな液滴を用いる場合、副次的な液滴に分解することができる。これは、デバイスの可能性を改善できる。例えば、より正確に、分けたり、素早く混ぜたりすることが可能となる。第３に、小さなアレイ素子のサイズは大きなフォーマットのアレイ、アレイ素子の合計が１００万を超えるような、または数十から数十万の液滴を同時にまたは独立に取り扱うことができるようなアレイの設計および製作を容易にする。
・アレイ素子回路８４の小さく簡易な設計により、製造力を容易に増加できるとともに、デバイスのコストを下げることができる。
・アレイ素子回路８４の小さく簡易な設計により、光学的な透明度を容易に上げることができる。これは重要である。例えば、デバイスが１つ以上の液滴の光学的な特性（例えば、蛍光性、吸光性）の変化をもたらす、化学的な、または生化学的なテストを実行するために用いられる場合、テストにより、光学的特性におけるこの変化を測定されることにより、デバイスは読み出される。
・アレイ素子回路８４の小さく簡易な設計により、例えば、温度センサ、生体センサなどのアレイ素子に組み入れられた他の電気的な機能を実現するためのアレイ素子内における自由に使える空間が広がる。
・本実施形態に係るアレイ素子回路８４は、ｎ型トランジスタのみにより実現できる。列および行アドレス回路もまた、ｎ型トランジスタのみにより実現されることが知られているためである。ＡＭ―ＥＷＯＤデバイスは、単一のチャネル処理（ｎ型のみ）で製造することが可能である。（ｎ型およびｐ型のトランジスタを含む）補足的な処理と比較すると、単一のチャネル処理は、コストが低いと考えられる。単一のチャネル処理とともに、単一チャネルのトランジスタのみを含む製造プロセスでＡＭ−ＥＷＯＤデバイスを製造することが可能となる。例えば、アモルファスシリコン（a-Si）、亜鉛（ZnO）、インジウム
ガリウム亜鉛を用いた標準的なディスプレイの製造処理である。
【００８２】
本実施形態のさらなる利点は、アドレス信号“ＡＣＴＵＡＴＥ”はアレイ内の全ての素子に共通する点である。これは、ＡＭ−ＥＷＯＤデバイスの外部にあるか、または選択的に薄膜エレクトロニクスにおいて実現される、“ＡＣＴＵＡＴＥ”を駆動するのに必要とされる回路を簡易化できるという利点がある。さらなる利点は、“ＡＣＴＵＡＴＥ”を全体的な信号とすることにより、アドレスラインをアレイの隣接列の間、または隣接行の間でシェアできることである。これは、簡易な回路レイアウトとなり、その上、アレイ素子
の物理的なサイズを小さくすることができる。
【００８３】
上述したように、本実施形態のデバイスの駆動方法によれば、トランジスタによりスイッチするために必要となる最大電圧は、ＶＥＷにほぼ等しい。様々な環境下で、トランジスタにより電圧をスイッチするためにＶＥＷを少し超えるようにする必要がある。一般に、トランジスタをＯＮにするための電位（閾値電圧）は、ゼロでないためである。
例えば、上述した実施形態の動作を考える。トランジスタ５４の閾値電圧がＶｔｈの場合、駆動状態で、トランジスタ５４が完全にＯＮとなることを確実にするために、トランジスタ５４のゲートの電位は、０．５×ＶＥＷ＋Ｖｔｈに書き込まれる必要がある。同様に、“ＥＮＡＢＬＥ”信号が駆動されることによりＤＲＡＭ回路に書き込まれたとき、入力ライン“ＤＡＴＡ”上にロードされるように、電圧は０．５×ＶＥＷ＋Ｖｔｈとする必要がある。トランジスタ５２の閾値電圧もまたＶｔｈなので、“ＥＮＡＢＬＥ”に供給される高レベル電圧は、０．５×ＶＥＷ＋２Ｖｔｈとしなければならない。これから、薄膜エレクトロニクスを制御可能な最大電圧はＶＥＷ＋２Ｖｔｈとしなければならないことがわかる。典型的には、Ｖｔｈは、〜２ボルトであるが、ＶＥＷは、２０Ｖのオーダーである。それゆえ、最大電圧は、２ＶＥＷというよりも、ＶＥＷ＋２Ｖｔｈが必要とされることによる方法を実現することは利点がある。
【００８４】
本実施形態に係るデバイスの動作の詳細において、ＡＣ電圧パルスＶ１およびＶ２は、振幅に等しい矩形波形となっており、ＤＣ電位による相互のオフセットはない。
本発明の精神、および範囲から逸脱することなく、これに対する修正は可能であることが分かる。例えば、Ｖ１とＶ２とは、シヌソイドまたは三角波形でもよく、Ｖ１はＶ２と振幅が異なってもよく、さらに、Ｖ１とＶ２とは、ＤＣ電位による相互のオフセットであってもよい。
【００８５】
本発明の非常に効果のある実施は、トランジスタ５４の漏れ電流が低い（無い）ように設計される。漏れ電流が低いトランジスタの構成の実施例は、軽度にドープされたドレイン（ＬＤＤ：Lightly Doped Drain）である。漏れ特性、及び／又はトランジスタのゲー
トとソースとの間の寄生容量が減少することにより、ＬＤＤは、よく知られた技術である。デバイスにおける移動速度およびスイッチング速度は、同じコストであるけれども。本発明に係る実施形態においては、ＬＤＤの利点は、回路の動作、特に、非駆動状態の決定に非常に有益である。トランジスタ５４からのＤＣ漏れ電流、およびトランジスタ５４のソースとゲートとの間の容量の両方を最小化することによって、素子電極３８は、アレイ素子回路８４の残留に伴う寄生相互作用からというよりも、（望ましくは）参照電極２８から制御するために、より主要となる。同様に、トランジスタ５２の機能もまたデバイスをスイッチすることなので、トランジスタをＬＤＤとして実施するために有利である。トランジスタ５２からの漏れは最小となるので、トランジスタ５４のゲートに書き込まれた電圧が、トランジスタ５２がＯＦＦになった後も、適切に維持され続けるように、低い漏れ電流特性を利用する。
【００８６】
本発明の第２の実施形態に係るＡＭ−ＥＷＯＤデバイスは、“ＡＣＴＵＡＴＥ”に供給されるアドレス信号Ｖ１が全体的な信号ではなく、アレイの各行で独立している点を除いて、第１の実施形態と同様である。
【００８７】
本実施形態に係るデバイスの動作は、信号Ｖ１のタイミングが行単位の基準で決定されている点を除いて、上述した動作と同様である。以下では、符号Ｖ１＜Ｎ＞はアレイのＮ番目の行の“ＡＣＴＵＡＴＥ”に供給されるアドレス信号を示すものとして用いる。
【００８８】
図１１は、本実施形態のタイミング信号の例を示す。これらは、アドレスライン“ＡＣＴＵＡＴＥ”が、アレイの各行（例えば、Ｖ１＜１＞、Ｖ１＜２＞）によって異なるよう
に駆動される点を除いて、第１の実施形態として示される。本実施形態によれば、Ｖ２と同じ“ＡＣＴＵＡＴＥ”電圧へ切り替えるために必要とされるのは、アドレス指定された特定の行のＶ１信号のみである。
これは、（Ｖ１がＶ２と同じ電位にスイッチされたときに起こる）エレクトロウェッティング動作の中断を最小限にできる点で、第１の実施形態に対する利点である。なぜなら、その特定の時点でアドレス指定されていないアレイの行では、動作は中断されないためである。
【００８９】
本発明の第３の実施形態に係るＡＭ−ＥＷＯＤデバイスは、図１２に示すアレイ素子回路８４の代替的な設計である点で、第１または第２の実施形態と同様である。アレイ素子回路８４は、追加トランジスタ９０を含む。トランジスタ９０のソースは、素子電極３８に接続され、ドレインは“ＡＣＴＵＡＴＥ”に接続され、ゲートは入力ライン“ＰＲＥ”に接続される。入力ライン“ＰＲＥ”は、アレイ内で全素子に共通であってもよいし、アレイの同じ行の全素子に共通であってもよいし、アレイの同じ列の全素子に共通であってもよい。
【００９０】
追加トランジスタ９０の機能により、駆動状態または非駆動状態となるように、素子電極３８に書き込む前に、素子電極３８をプレチャージすることが容易となる。プレチャージは、入力“ＰＲＥ”を短時間、高にすることにより実行されてもよい。トランジスタ９０は、素子電極３８を入力“ＡＣＴＵＡＴＥ”の電圧レベルにプレチャージするために、ダイオードとして効果的に接続され、“ＰＲＥ”を高電圧レベルにして、順方向バイアスのダイオードとなる。
素子電極３８と参照電極２８との間にＤＣオフセット電圧が書き込まれないようにプレチャージするために、信号“ＡＣＴＵＡＴＥ”は、上述したプレチャージのときにＶ２と同じ電位であるべきである。
【００９１】
第１の実施形態の比較した本実施形態の利点は、素子電極３８が高インピーダンス状態にスイッチされる直前にセットされる、ケース２における素子電極３８のＤＣ電位が、アレイ素子回路８４におけるＤＲＡＭメモリの動作により独立して決定される点である。なぜなら、プレチャージ動作は、タイミングに依存しないためである。それゆえ、第２の実施形態においては、アレイ素子が書き込まれたときに、信号“ＡＣＴＵＡＴＥ”が高レベルか低レベルかは問題とならない。一般的に、アレイ素子の近傍に液滴が存在しない場合のように素子電極３８の静電容量が小さい場合、このようなプレチャージの手段は、効果的である。プレチャージは、アレイへの書き込みとは独立して実行することができるので、プレチャージ動作は、より頻繁に実行される。それゆえ、トランジスタ９０および５４がＯＦＦとなったときに、回路は、素子電極３８からの電荷の寄生漏れの影響を受けにくくなる。
【００９２】
好都合なことに、これはまた、“ＡＣＴＵＡＴＥ”のタイミング信号の適応性をより大きくすることができる。 “ＡＣＴＵＡＴＥ”がアレイの同じ行における各素子に共通す
る場合、特に効果がある。
【００９３】
本発明のさらなる利点は、プレチャージ機能は、回路内の１つの追加トランジスタのみにより実行される点である。さらなる利点は、プレチャージ動作は、ライン単位のバイアスで実行される点である。
【００９４】
第３の実施形態は、トランジスタ９０のドレインに接続されている入力信号が入力ライン“ＡＣＴＵＡＴＥ”の場合について記載されている。これを実現するためには、分かれたアドレスラインを必要とせず、またアレイ素子回路８４のサイズも小さいので利点がある。また、第３の実施形態は、異なる信号がトランジスタ９０のドレインに供給されるこ
とにより実現されると解釈されてよい。これは、選択的に、入力信号“ＰＲＥ”、または他の独立した入力信号であってもよい。
【００９５】
本発明の第４の実施形態は、図１３に示す代替的なアレイ素子回路８４を含む第１の実施形態と同様である。アレイ素子回路８４は、素子電極３８とＤＣ供給ＶＤＤとの間に追加コンデンサ１０８を含む点を除いて、第１の実施形態と同様である。コンデンサ１０８の目的は、トランジスタ５４を介して大きな漏れ電流が発生したとしても、素子電極３８に書き込まれたＤＣ電圧レベルを適切に維持することを確実にすることである。トランジスタ５４を介した電荷の漏れは、素子電極３８のＤＣ電圧を変化させるため、回路動作に悪影響を及ぼす。これは、上述した望まない理由におり、結果として素子電極３８と参照電極２８との間のＤＣ電圧を上げることになる。回路内の追加コンデンサ１０８の存在は、高インピーダンス所内にスイッチされたときに、このノードでプレチャージされていることにより、素子電極３８のＤＣ電圧の維持に役立つ。
【００９６】
本発明の第５の実施形態に係るＡＭ−ＥＷＯＤデバイスは、図１４に示すアレイ素子回路８４の代替的な設計を備えた上述した実施形態の何れかと同じである。アレイ素子回路８４は、トランジスタ５４のゲートと入力“ＡＣＴＵＡＴＥ”との間に接続された追加コンデンサ９４を含む点を除いて、第１の実施形態と同様である。コンデンサ９４の目的は、トランジスタ５４のゲートに書き込まれた電圧を上げる（ブーストする）ことである。アレイ素子回路８４の動作は、上述した内容と同様であり、以下の通りである。
・アレイ素子にデータを書き込まれている間、Ｖ１およびＶ２はともに低レベルをとらなければならない。
・データは、アレイ素子のＤＲＡＭメモリに書き込まれる。書き込まれた入力信号は、最初にライン“ＤＡＴＡ”に予め書き込まれている。“ＥＮＡＢＬＥは、”は高をとり、“ＤＡＴＡ”上の信号はトランジスタ５４のゲートに書き込まれ、コンデンサ５６に蓄えられる。そして、トランジスタ５４はＯＦＦにスイッチされる。
・“０”が書き込まれた場合、トランジスタ５４は、ＯＦＦにスイッチされ、素子電極３８は高インピーダンス状態にスイッチされる。
・“１”が書き込まれた場合、トランジスタ５４はＯＮにスイッチされ、入力信号Ｖ１は、素子電極３８に接続される。信号Ｖ１が高になった時点で、“ＡＣＴＵＡＴＥ”とトランジスタ５４のゲートとの間をつなぐ容量は、コンデンサ９４への電荷の注入によって上げられたトランジスタ５４のゲートでの電圧信号となる。
【００９７】
回路内にコンデンサ９４を含み、ブーストを行う効果および利点は、“１”が書き込まれた状態とするために、“ＡＣＴＵＡＴＥ”の高レベル電圧信号（すなわち、０．５×ＶＥＷ＋Ｖｔｈ）を超える閾値電圧となるトランジスタ５４のゲートでの電圧を書き込むことを必要としない点である。なぜなら、ブースト動作は、追加量によって、トランジスタ５４のゲートの電圧を上げるため、（例えば、コンデンサ９４のサイズを注意深く設計することによって）ほぼＶｔｈに変更されるためである。これは、Ｖ１が＋０．５×ＶＥＷのときに、トランジスタ５４がＯＮであり続けるために十分である。回路容量の大きさによるので、ブースト効果により、これは、トランジスタ５４のゲートに初期に書き込まれた電圧が０．５×ＶＥＷか、これよりも少ない場合であっても正しい。
【００９８】
コンデンサ９４の値を慎重に選択した設計により、“１”状態に書き込むために、トランジスタのゲートに書き込まれる電圧は０．５×ＶＥＷよりも小さく、例えば、０．５×ＶＥＷ−Ｖｔｈまたはこれよりも小さい。
このような構成は、“ＥＮＡＢＬＥ”パルスの振幅がＶＥＷとなりさえすればよいので、利点がある（ＶＥＷ＋Ｖｔｈよりも、典型的にはＶＥＷと書き込まれることが必要とされる）。これは、“ＥＮＡＢＬＥ”および“ＤＡＴＡ”ラインの駆動に用いる電圧信号の振幅を小さくするため利点がある。
振幅を小さくすることは、消費電力を減少させるという利点があり、また、薄膜回路に集積され、“ＥＮＡＢＬＥ”および“ＤＡＴＡ”ラインの駆動に用いるレベルシフタおよびバッファの物理的な大きさを小さくするという利点がある。物理的な大きさを小さくすることは、製造効率を改善するとともに、デバイスの全体的なベゼルの大きさを減少させる。
【００９９】
本実施形態における電位の不利な点は、素子電極３８を非駆動とするために、トランジスタ５４のゲートに“０”（例えば、−０．５×ＶＥＷの電位）が書き込まれる場合に、ブーストの効果が、悪影響を及ぼす点である。
“ＡＣＴＵＡＴＥ”が高をとったとき、ほぼ−０．５×ＶＥＷ＋Ｖｔｈの電位に到達するように、トランジスタ５４のゲートでの電圧は、上述したのと同様に上げられる。これは、素子電極３８での電圧が少しだけ上昇するという結果とともに、トランジスタ５４を少しだけスイッチするという効果がある。素子電極３８の電位の上昇は、小さくかつ、自身で制限される。素子電極３８の電位が上昇すると、それに伴いトランジスタ５４のゲートとソースとの間の電圧が減少し、トランジスタが再びＯＦＦとなるためである。この場合の全体的な影響は、素子電極３８が非駆動状態の場合における、素子電極３８と参照電極２８との間の電位が、ゼロボルトとなる代わりに、Ｖｔｈのオーダーの小さなＤＣ電圧となる点である。Ｖｔｈはエレクトロウェッティング電圧と比較して小さいので、この不利な点は、一般的に、アレイ上の液滴４を取り扱うデバイスの特性を疑わせるという点ではさほど重要ではない。
【０１００】
本発明の第６の実施形態は、図１５に示すアレイ素子回路の代替的設計と備えた第５の実施形態と同様である。コンデンサ９４は、容量がターミナル間の電圧の機能を有する（すなわち、コンデンサ１１０は、容量から独立した電圧を有する）アクティブコンデンサ１１０に置き換えられる。例えば、コンデンサ９４は、陽極として導電性のゲートを備えるように形成され、陰極にｎ型半導体材料を用いるものであってもよい。陽極と陰極との間の電圧は、Ｖ＋−で示される。図１６にデバイスにおける電圧特性に対する静電容量の典型的な例のグラフを示す。Ｖ＋−が陰の場合、半導体は空乏状態であり、移動可能な電荷をほとんど含まない。それゆえ、コンデンサの容量は小さくなる。Ｖ＋−が陽の場合、半導体材料は、蓄積状態となり、移動可能な多くの電荷を含む。それゆえ、コンデンサの容量は大きくなる。
【０１０１】
コンデンサ９４は、トランジスタ５４のゲートと接続されている陰極、および信号“ＡＣＴＵＡＴＥ”と接続されている陽極と接続している。例えば、コンデンサ９４は、陽極として導電性のゲートを備えるように形成され、陰極にｎ型半導体材料を用いるものであってもよい。
【０１０２】
回路動作は、第５の実施形態に記載したものと同様であるが、ブーストコンデンサとしてアクティブコンデンサ１１０を用いることによって、トランジスタ５４のゲートでの電位が、望ましい場合は上がり、望ましくない場合は上がらないように回路は変更されている。トランジスタ５４のゲートでの電圧が〜＋０．５×ＶＥＷに書き込まれている（すなわち、“１”が書き込まれている）第１の場合を考える。この場合、Ｖ＋−は、Ｖ１が低のとき、ほぼＶＥＷとなる。入力“ＡＣＴＵＡＴＥ”における電圧信号Ｖ１は高に変位するので、電圧Ｖ＋−は、変位の間ほぼ、Ｖｔｈを超え続ける。結果として、コンデンサ１１０の容量は大きくなり、第５の実施形態に記載したように、トランジスタ５４のゲートでの電圧をブーストすることにより、望ましいように、ブーストの効果が発生する。
トランジスタ５４のゲートに−ＶＥＷが書き込まれる（“０”が書き込まれる）、次の場合を考える。この場合、Ｖ＋−は、“ＡＣＴＵＡＴＥ”が低のとき、ほぼ０ボルトとなり、“ＡＣＴＵＡＴＥ”の変位が高での電圧信号Ｖ１として陰となる。
この場合、Ｖ＋−は、陰電圧となり、コンデンサ１１０の容量は小さくなる。それゆえ、
本実施形態は、望まないブースト（“０”が書き込まれる場合）が起こらないという利点がある第５の実施形態よりも利点がある。
【０１０３】
本発明の第７の実施形態は、図１７に示すように、代替的設計、またはアレイ素子回路８４を備えた第５の実施形態の変形である。本構成例では、コンデンサ９４はトランジスタ５４のゲートとソースとの間に接続されている。コンデンサ９４の目的は、第５の実施形態に記載したのと同様に、トランジスタ５４のゲートに書き込まれた電圧信号をブーストすることである。
【０１０４】
アレイ素子回路８４の動作は以下の通りである。
・アレイ素子にデータが書き込まれている間、Ｖ１およびＶ２はともに低レベルをとらなければならない。
・データは、アレイ素子におけるＤＲＡＭメモリに書き込まれる。書き込まれる入力信号は、ライン“ＤＡＴＡ”に予め書き込まれる。よって、“ＥＮＡＢＬＥ”は高をとり、“ＤＡＴＡ”の電圧は、トランジスタ５４のゲートに書き込まれ、コンデンサ５６に蓄えられる。そして、トランジスタ５２はＯＦＦにスイッチされる。
・“０”が囲まれる場合、トランジスタ５４は、ＯＦＦにスイッチされ、素子電極３８は高インピーダンス状態にスイッチされる。
・“１”が書き込まれる場合、トランジスタ５４はＯＮにスイッチされ、“ＡＣＴＵＡＴＥ”を駆動する入力信号Ｖ１は、素子電極３８に接続される。信号Ｖ１が高となったとき、トランジスタ５４はＯＮとなり、素子電極３８の電位は上がる。その結果、素子電極３８とトランジスタ５４のゲートとの間の容量は、コンデンサ９４への電荷の注入により、トランジスタ５４のゲートの電圧信号をブーストさせる。
【０１０５】
ブースト動作を実行するために、回路内にコンデンサ９４を含む効果および利点は、
第５の実施形態と同様に、上述したのと同じ理由により、トランジスタ５４のゲートの電圧をＶ１の高レベル電圧信号を超える閾値電圧となるように書き込む必要がない点である。
第５の実施形態で記載した他の利点である“ＤＡＴＡ”および“ＥＮＡＢＬＥ”の駆動信号の振幅を小さくすることもまた、本実施形態にあてはまる。
【０１０６】
第５の実施形態に対する第７の実施形態のさらなる利点は、第５の実施形態の利点と第４の実施形態の利点とを結合する点である。すなわち、追加コンデンサが素子電極３８に追加される点である。上述したように、素子電極３８を高インピーダンス状態にするために、アレイ素子に“０”が書き込まれ、トランジスタ５４がＯＦＦにスイッチされる場合、この追加コンデンサは、素子電極３８の電位のＤＣレベルを維持するのに役立つという利点がある。
【０１０７】
第５の実施形態に対する第７の実施形態のさらなる追加の利点は、素子電極３８とトランジスタ５４のゲートとの間にブーストコンデンサ９４を接続することにより、“ＡＣＴＵＡＴＥ”入力ターミナルに存在する負荷の全容量が減少する点である。この負荷容量の減少は、特に、動作中のデバイスにおける典型的な場合である、アレイの素子のほとんどに“０”が書き込まれた場合に認識できる。
【０１０８】
“ＡＣＴＵＡＴＥ”入力の容量の減少は、いくつかの理由により利点がある。第１に、“ＡＣＴＵＡＴＥ”に供給されるＡＣ電圧信号に関連する消費電力を減少させる。第２に、信号“ＡＣＴＵＡＴＥ”が駆動できる最大周波数を増加させ、これにより、デバイスの動作に関連するエレクトロウェッティングのＡＣ最大周波数を増加させる。第３に、“ＡＣＴＵＡＴＥ”に供給される電圧信号Ｖ１がアレイの各ラインを別々に駆動するように構成されている場合（本発明の第２の実施形態において記載したように）、“ＡＣＴＵＡＴ
Ｅ”信号を緩和するために必要となる、薄膜エレクトロニクス回路の物理的なサイズおよび消費電力もまた減少する。
【０１０９】
第７の実施形態で電位の不利な点は、素子電極３８を非駆動状態とするために、トランジスタ５４のゲートに“０”（例えば、−０．５×ＶＥＷの電位）が書き込まれる場合に、ブーストの効果が、悪影響を及ぼす点である。この場合、望まないＡＣへの接続が、液滴４（存在すれば）を素子電極３８に結合している参照電極２８に供給される信号Ｖ２のエッジを上げることに関連する。これは、コンデンサ９４が摂動され、望まないブースト信号を引き起こすトランジスタ５４のゲートに、さらに結合させるという結果をもたらす。しかし、この不利な点は、液滴４が素子電極３８に存在する場合にのみ重要となる。なぜなら、液滴４が存在しなければ、電気的な負荷回路４０に関連する実質的な容量は存在しないためである。よって、Ｖ２と素子電極３８との結合は、それほど重要ではない。
【０１１０】
本発明の第８の実施形態は、図１８に示すように、アレイ素子回路８４の代替的な設計を備えた第７の実施形態と同様である。コンデンサ８４は、アクティブコンデンサ１１０によって置き換わる。アクティブコンデンサは上述したような構造を備えている。第８の実施形態の動作は、アクティブコンデンサ１１０が、かかる電圧の符号に従って、トランジスタ５４のゲートの電圧のみを選択的にブーストする点を除いて、第７の実施形態と同様である。アクティブコンデンサは、アレイ素子回路８４に“１”が書き込まれた場合、アクティブコンデンサ１１０に対する電圧の符号および振幅がトランジスタ５４のゲートの電圧がブーストするよう、重大な容量を維持する結果となるように設計される。
これは、上述した第７の実施形態と同じ効果を奏し、同じ利点を有する。対照的に、アレイ素子に“０”が書き込まれた場合、アクティブコンデンサ１１０にかかる電圧の符号および大きさは、容量が非常に小さいものとなる。この場合、（素子電極３８の電位の変化によって引き起こされる）トランジスタ５４のゲートの電圧に供給されるブーストは最小化される。このように、第８の実施形態は、第７の実施形態における不利な点を解消することができる点、特に、“０”が書き込まれ、トランジスタ５４が高インピーダンス状態にあるときに、トランジスタ５４のゲートの電位に対する望まないブーストが起こらない（またはとても小さい）点で第７の実施形態に対して利点がある。
【０１１１】
本発明の第９の実施形態は、図１９に示すように、アレイ素子回路８４の代替的構成を備えている点を除いて、第１の実施形態と同様である。本実施形態では、トランジスタ５２およびコンデンサ５６を含むＤＲＡＭメモリ素子は、ＳＲＡＭメモリ素子によって置き換えられている。これは、標準的な構成であり、例えば、ＵＳ８１７３０００に記載されている。
【０１１２】
第９の実施形態の動作は、上述した動作に類似しており、トランジスタ５４のゲートは、アレイ素子を駆動状態にするために＋０．５×ＶＥＷと書き込まれるか、または、アレイ素子を非駆動状態にするために−０．５×ＶＥＷと書き込まれる。ＤＲＡＭ素子を備えた実施形態における上述した方法と類似の方法で、データは書き込まれ、ＳＲＡＭメモリ素子に格納される。第９の実施形態の利点は、ＳＲＡＭメモリ素子９６を利用することにより、ＳＲＡＭ素子に書き込まれたデータの定期的なリフレッシュを必要としない点である。これは、デバイスの全体的な消費電力を減少させる。
【０１１３】
本発明の第１０の実施形態は、図２０に示すように、代替的なアレイ素子回路８４を備えている点を除いて、第１の実施形態と同様である。アレイ素子回路８４は、コンデンサ５６が取り除かれている点を除いて、第１の実施形態と同様である。
第１０の実施形態にかかるアレイ素子回路８４は、メモリ素子、または記憶可能な素子を含まない点で、簡易化されている。操作上、トランジスタ５２はアドレス指定デバイスとして動作する。トランジスタ５２がスイッチＯＮとなるように“ＥＮＡＢＬＥ”信号は高
をとったとき、入力ライン“ＤＡＴＡ”の電圧はトランジスタ５４のゲートに接続される。したがって、本実施形態では、独自の駆動信号が列ごとにアレイの素子に供給される。すなわち、アレイ内のすべての行は、ある時点で同じように駆動される。アレイ素子回路８４の残りは、上述したように機能する。第１１の実施形態の利点は、回路から、コンデンサ５６およびアドレスライン“ＶＤＤ”の両方を取り除いたことにより、アレイ素子回路８４の物理的なレイアウトが、２つのトランジスタと３つのアドレスラインを備えるのみで、より小さくなった点である。これは、上述した全ての利点を奏する、より小さいアレイ素子を備えたデバイスを実現することを容易にする。
【０１１４】
本発明の第１１の実施形態によれば、デバイスは、各アレイ素子に集積されたセンサ機能を含む。図２１に、アレイ素子回路８４の全体的な変形例を示す。駆動回路４６は、素子電極３８に接続し、上述した実施形態の何れかに記載した構成、例えば、入力“ＤＡＴＡ”、“ＥＮＡＢＬＥ”、および“ＡＣＴＵＡＴＥ”を含む構成となる。アレイ素子回路８４はまた、素子電極３８の特性、典型的には素子電極３８に存在する電気的なインピーダンスを検知するセンサ回路４８を含む。図２１に示すように、センサ回路４８は、１以上の入力、例えば、“ＲＷ”と、１以上の出力、例えば、“ＯＵＴ”を含む。図２２は、本実施形態にかかる薄膜エレクトロニクス７４の変形例を示す。第１の実施形態と比較して、薄膜エレクトロニクスは、制御信号をアレイ素子回路８４のセンサ回路の入力（例“ＲＷ”）に供給する行アドレス指定回路の追加センサ８８、および、アレイ素子回路８４のセンサ回路部分から出力信号を読み出し処理するための列検知回路８６を含む。センサ回路４８の構成例の詳細な記載、および適切な読み出し回路については、参照により本発明に組み入れられると考えられるＵＳ出願２０１２／０００７６０８に含まれている。
【０１１５】
例えば、センサは、センス容量（インピーダンス）により構成され、電極アレイ４２の各アレイ素子の位置における液滴４の存在、およびサイズを検知する動作を実行する。
【０１１６】
図２３に、本発明の第１１の実施形態にかかるアレイ素子回路８４の例の詳細を示す。アレイ素子回路８４は、第１の実施形態とＵＳ８６５３８３２に記載されたセンサ回路とを組み合わせたものである。
【０１１７】
本実施形態にかかるアレイ素子回路は、以下のように接続されている。トランジスタ５２のドレインは、アレイの同じ列における全ての素子に共通する入力“ＤＡＴＡ”に接続されている。トランジスタ５２のゲートは、アレイの同じ行における全ての素子に共通する入力“ＥＮＡＢＬＥ”に接続されている。トランジスタ５２のソースは、トランジスタ５４のゲートに接続されている。コンデンサ５６は、トランジスタ５４のゲートとＤＣ電圧源“ＶＤＤ”との間に接続されている。トランジスタ５４のドレインは、アレイ内の全ての素子に共通する入力信号“ＡＣＴＵＡＴＥ”に接続されている。トランジスタ９８は、トランジスタ５４のソースと素子電極３８との間に接続されている。トランジスタ９８のゲートは、アレイの同じ行における全ての素子に共通する入力“ＳＥＮ”に接続されている。コンデンサ１０６は、素子電極３８と、アレイの同じ行における全ての素子に共通する入力信号“ＲＷＳ”との間に接続されている。コンデンサ１０４は、素子電極３８とトランジスタ１０２のゲートとの間に接続されている。トランジスタ１０２のドレインは、ＤＣ電圧源“ＶＤＤ”に接続されている。トランジスタ１０２のソースは、アレイの同じ列における全ての素子に共通する出力“ＯＵＴ”に接続されている。トランジスタ１００は、トランジスタ１０２のゲートと、アレイの全ての素子に共通する電圧供給“ＶＲＳＴ”との間に接続されている。トランジスタ１００のゲートは、アレイの同じ行における全ての素子に共通する入力信号“ＲＳＴ”に接続されている。駆動回路は、トランジスタ５２、トランジスタ５４、コンデンサ５６、入力“ＤＡＴＡ”、“ＥＮＡＢＬＥ”、および“ＡＣＴＵＡＴＥ”を含む。センサ回路は、コンデンサ１０６、コンデンサ１０４、トランジスタ１００、トランジスタ１０２、およびターミナル接続部“ＲＷＳ”、“ＲＳＴ
”、“ＶＲＳＴ”、“ＣＯＬ”を含む。トランジスタ９８、素子電極３８、電気的な負荷４０、および参照電極２８は、駆動回路およびセンサ回路の両方の一部を構成する。
【０１１８】
本実施形態にかかるアレイ素子回路の動作は、第１の実施形態とＵＳ８６５３８３２に記載されたセンサ回路との組み合わせである。
【０１１９】
駆動回路の動作は、以下の通りである。駆動回路の動作中、入力“ＳＥＮ”は高レベル電圧となり、トランジスタ９８はＯＮにスイッチされる。よって、素子電極３８は、トランジスタ５４のソースに接続される。そして、駆動回路は、上述したように、“ＡＣＴＵＡＴＥ”に供給されるＡＣ電圧信号、Ｖ２、および素子電極３８を駆動するように書き込まれたトランジスタ５４とともに機能するか、そうでなければ、トランジスタ５４は、素子電極３８を非駆動とするために高インピーダンス状態になるように書き込まれる。
【０１２０】
センサ回路の動作は以下の通りである。入力“ＳＥＮ”は、低レベル電圧となり、駆動回路（トランジスタ５２、５４、コンデンサ５６、入力信号“ＤＡＴＡ”、“ＥＮＡＢＬＥ”、および“ＡＣＴＵＡＴＥ”）は、実質的に、回路の残りから外れる。インピーダンスは以下のように検知される。
・Ｖ２は、検知動作の間、静的状態で維持される。
・入力信号“ＲＳＴ”は、短時間、高くなる。その結果、トランジスタ１００はＯＮにスイッチされ、トランジスタ１０２のゲートの電位は入力供給“ＶＲＳＴ”の電位に充電／放電される。
・入力信号“ＲＷＳ”は、高となる。その結果、素子電極３８の電位は摂動される。コンデンサ１０６は、分圧器の一部を形成する。素子電極３８の電位が摂動する範囲は、ＵＳ８６５３８３２に記載されているように、主として、コンデンサ１０６の容量比、および負荷回路４０の実効キャパシタンスによって、決定される。
・素子電極３８の電位の摂動はまた、コンデンサ１０４に結合する容量のため、トランジスタ１０２のゲートの電位の摂動をもたらす。このように、トランジスタ１０２のゲートの電位は、素子電極３８に存在する電気的な負荷回路４０に依存する量によって摂動する。
・トランジスタ１０２のゲートの摂動は、トランジスタ１０２をある程度にまでＯＮにスイッチするという結果をもたらす。トランジスタ１０２は、例えば、列検知回路８６の一部として形成される負荷デバイスとともに電力増幅回路の入力デバイスとして機能するために、バイアスであってもよい。よって、電流は、トランジスタ１０２を介して流れるように構成され、この流れは、列検知回路８６によって測定される。
【０１２１】
第１１の実施形態の利点は、追加センサ機能がＡＭ−ＥＷＯＤデバイスに組み入れられている点である。センサは、様々な機能を実行する。例えば、ＵＳ８６５３８３２に記載されているように、アレイ上の液滴の位置、サイズ、および特性の測定である。
【０１２２】
一方、上述した実施形態では、本発明は、薄膜トランジスタ（ＴＦＴ）技術におけるアレイ素子回路および駆動システムを実現するために、薄膜エレクトロニクス７４を用いるＡＭ−ＥＷＯＤデバイスとの用語で記載されている。本発明は、他の標準的な電気製造処理、例えば、相補形金属酸化物半導体（ＣＭＯＳ：Complementary Metal Oxide Semiconductor）、バイポーラ接合トランジスタ（ＢＪＴｓ：bipolar junction transistors）等
を用いて等しく実現できる。
【０１２３】
ある特定の実施の形態または複数の実施の形態に沿って、本発明を示し説明してきたが、本明細書および添付図面から読み取ることができ、かつ、理解できる点において、等価な代替および変形が当業者によってなされ得る。特に、上述の説明された要素（コンポーネント、アセンブリ、デバイス、組成等）によって実行される様々な機能に関して、上述
の要素を説明するために用いられた用語（「手段」と参照されるものを含む）は、たとえ本発明の実施の形態（または複数の実施の形態）における機能を発揮する開示された構造と厳密に等価でなくとも、別のものが示唆されない限り、前述した要素（すなわち、機能的に等価なもの）の特定の機能を発揮する他の要素にも対応することを意味する。
また、いくつかの実施の形態のうちの１つだけまたは複数に関して、本発明の特定の特徴を説明したに過ぎず、所与のまたは特定の任意の応用に対して、好ましくもなり、利益もあるように、他の実施の形態に係る１つまたは複数の他の特徴と上述の特徴とを組み合わせることもできる。
【０１２４】
選択的に、デバイスは、本発明の実施形態が全体の装置の一部に、またはサブアレイに用いられるように構成されてもよい。選択的に、複数の異なる実施形態の一部または全てがデバイスの異なる行、列、または領域に用いられてもよい。
【０１２５】
第1の側面の方法では、第1交流電圧および第２交流電圧は、互いに波形の形状が同じである。例えば、第１交流電圧および第２交流電圧は、それぞれシヌソイド波形か、三角波形か、正方波形である。
【０１２６】
この方法は、第１交流電圧および第２交流電圧を互いに実質的に反位相状態で供給するステップを含んでもよい。
【０１２７】
第１交流電圧および第２交流電圧は互いに振幅のピークが同じであってもよい。
【０１２８】
少なくとも、第１交流電圧と第２交流電圧との何れかは、ＤＣオフセット要素を備えていてもよい。
【０１２９】
素子電極に第２交流電圧を供給するステップは、素子電極を第２交流電圧の電源に接続するステップ、および、第２交流電圧の電源から素子電極を絶縁するステップを含む、高インピーダンス状態で素子電極を維持するステップを含んでいてもよい。
【０１３０】
この方法は、素子電極を高インピーダンス状態としたときに、第２交流電圧の瞬時値を第１交流電圧の瞬時値と等しくするステップを含んでいてもよい。
【０１３１】
ＡＭ−ＥＷＯＤデバイスは、行と列とがマトリックス状に配置された複数のＡＭ−ＥＷＯＤ素子を備えていてもよい。そして、上記の方法は、ＡＭ−ＥＷＯＤ要素の行の素子電極を高インピーダンス状態としたときに、ＡＭ−ＥＷＯＤ要素の行に供給する第２交流電圧の瞬時値を第１交流電圧の瞬時値と等しくするステップを含んでいてもよい。
【０１３２】
第２の側面の回路では、第１スイッチは、入力ノードと出力ノードとの間を接続してもよく、第１スイッチの制御端子は、メモリ素子の出力に接続されている。
い。
【０１３３】
第１スイッチは、第１トランジスタであってもよい。第１トランジスタは、漏れが少ない構成であってもよく、例えば、ＬＤＤ（Lightly Doped Drain）トランジスタである。
【０１３４】
メモリ素子は、データ入力と第１スイッチの制御端子との間に接続している第２スイッチであって、制御端子が第１制御入力と接続されている第２スイッチと、第１スイッチの制御端子とバイアス電圧との間に接続している第１コンデンサとを含んでいてもよい。
【０１３５】
第２スイッチは、第２トランジスタであってもよい。
【０１３６】
第１トランジスタおよび第２トランジスタは、互いに同じチャネルタイプのトランジスタであってもよい。
【０１３７】
回路は、第２交流電圧の電源と出力ノードとの間に接続された第３スイッチを含んでいてもよく、第３スイッチの制御端子は第２制御入力と接続されていてもよい。
【０１３８】
回路は、出力ノードとバイアス電圧の電源との間に接続された第２コンデンサを含んでいてもよい。
【０１３９】
回路は、第１スイッチの制御端子と入力ノードとの間に接続された第３コンデンサを含んでいてもよい。
【０１４０】
第３コンデンサは、電圧に依存する容量を有するものであってもよい。
【０１４１】
代替的に、メモリ素子は、ＳＲＡＭ（static read-only memory）を含んでいてもよい
。
【０１４２】
回路は、出力ノードと検知出力ノードとの間に接続されたセンサ回路をさらに含んでいてもよい。
【０１４３】
第３の側面のデバイスでは、アレイ素子回路の少なくとも１つは、第２の側面のアレイ素子回路であってもよい。
【０１４４】
本発明の性質、および利点をよく理解するために添付図面とともに詳細な説明は参照されるべきである。
【０１４５】
記載されたように、本発明は、様々な方法で変更できる。この変更は、本発明の精神および範囲から逸脱するものとはみなされず、すべての修正は、請求項の範囲に含まれることを意図したものであることは当業者にとって明らかである。
【産業上の利用可能性】
【０１４６】
上述した実施形態は、ＡＭ−ＥＷＯＤデバイスを高めるように用いることができる。ＡＭ−ＥＷＯＤデバイスは、ラボ・オン・チップシステムの一部を形成できる。これらのデバイスは、化学的、生化学的、または生理学的な物質を操作し、反応させ、および、検知するために使われ得る。応用的には、健康診断検査、材料検査、化学的または生化学的物質の合成、プロテオミクス、ライフサイエンスおよび科学捜査における研究ツールが含まれる。
【符号の説明】
【０１４７】
４  液滴
６  接触角θ
１６  第１の疎水膜
２０  絶縁層
２６  第２の疎水膜
２８  参照電極
３２  スペーサ
３４  非極性流体
３６  上層基板
３８、３８Ａ、３８Ｂ  アレイ素子電極
４０  電気的な負荷
４２  電極アレイ
４６  駆動回路
４８  検出回路
５２  トランジスタ
５４  トランジスタ
５６  コンデンサ
７２  下層基板
７４  薄膜エレクトロニクス
７６  行ドライバ回路
７８  列ドライバ回路
８０  シリアルインタフェース
８２  接続ワイヤ
８３  電圧供給インタフェース
８４  アレイ素子回路
８５  参照電極駆動回路
８６  列検出回路
８８  行アドレスセンサ
９０  トランジスタ
９４  コンデンサ
９６  ＳＲＡＭ
９８  トランジスタ
１００  トランジスタ
１０２  トランジスタ
１０４  コンデンサ
１０６  コンデンサ
１０８  コンデンサ
１１０  アクティブコンデンサ
【図１】
0006778683.tif 000002
【図２】
0006778683.tif 000003
【図３】
0006778683.tif 000004
【図４】
0006778683.tif 000005
【図５】
0006778683.tif 000006
【図６】
0006778683.tif 000007
【図７】
0006778683.tif 000008
【図８】
0006778683.tif 000009
【図９】
0006778683.tif 000010
【図１０】
0006778683.tif 000011
【図１１】
0006778683.tif 000012
【図１２】
0006778683.tif 000013
【図１３】
0006778683.tif 000014
【図１４】
0006778683.tif 000015
【図１５】
0006778683.tif 000016
【図１６】
0006778683.tif 000017
【図１７】
0006778683.tif 000018
【図１８】
0006778683.tif 000019
【図１９】
0006778683.tif 000020
【図２０】
0006778683.tif 000021
【図２１】
0006778683.tif 000022
【図２２】
0006778683.tif 000023
【図２３】
0006778683.tif 000024