(57)【特許請求の範囲】
【請求項１】
半導体基板の互いに対向する一方の主面と他方の主面との間に、前記一方の主面に形成された第１導電型の第１半導体領域と、第２導電型の第２半導体領域と、第１導電型の第３半導体領域と、第２導電型の第４半導体領域とが順に接合された半導体装置であって、  前記半導体基板の周縁部に形成され、前記第２半導体領域に接合する第１導電型のアイソレーション領域と、
前記半導体基板の前記他方の主面に前記第３半導体領域を取り囲むように形成され、前記第２半導体領域よりも高濃度の不純物を含有する第２導電型のチャネルストッパー領域と、を備え、
前記アイソレーション領域は、前記一方の主面から前記半導体基板の内部に延在し、前記第１半導体領域に接続する第１拡散領域と、前記他方の主面から前記半導体基板の内部に延在し、前記第１拡散領域に接続する第２拡散領域とを有し、
前記第２拡散領域と前記第２半導体領域との間の接合境界付近の領域（Ａ）、および前記第１拡散領域と前記第２半導体領域との間の接合境界付近の領域（Ｂ）間で、逆バイアス印加状態における電界強度を均一化するために、前記チャネルストッパー領域と前記第１拡散領域との間の最短距離は、前記チャネルストッパー領域と前記第２拡散領域との間の最短距離よりも短いことを特徴とする半導体装置。
【請求項２】
前記第１拡散領域に含有される第１導電型の不純物の拡散係数は、前記第２拡散領域に含有される第１導電型の不純物の拡散係数よりも大きいことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１拡散領域の前記一方の主面における幅は、前記第２拡散領域の前記他方の主面における幅よりも大きいことを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記半導体基板の主面に垂直であり且つ前記第３半導体領域および前記アイソレーション領域を通る断面において、前記第１拡散領域と前記第２半導体領域との接合境界の曲率は、前記第２拡散領域と前記第２半導体領域との接合境界の曲率よりも大きいことを特徴とする請求項１〜３のいずれかに記載の半導体装置。
【請求項５】
半導体基板の互いに対向する一方の主面と他方の主面との間に、前記一方の主面に形成された第１導電型の第１半導体領域と、第２導電型の第２半導体領域と、第１導電型の第３半導体領域と、第２導電型の第４半導体領域とが順に接合された半導体装置の製造方法であって、
第１拡散領域および第２拡散領域を有する第１導電型のアイソレーション領域を、前記半導体基板の周縁部に形成する工程と、
前記第２半導体領域よりも高濃度の不純物を含有する第２導電型のチャネルストッパー領域を、前記半導体基板の前記他方の主面に前記第３半導体領域を取り囲むように形成する工程と、を備え、
前記アイソレーション領域を形成する工程において、前記半導体基板の他方の主面から第１導電型の不純物を導入し拡散させることにより前記第２拡散領域を形成し、前記半導体基板の一方の主面から第１導電型の不純物を導入し拡散させることにより、前記第２拡散領域に接続し前記第２拡散領域より大きい前記第１拡散領域を形成し、
前記チャネルストッパー領域を形成する工程において、前記第２拡散領域と前記第２半導体領域との間の接合境界付近の領域（Ａ）、および前記第１拡散領域と前記第２半導体領域との間の接合境界付近の領域（Ｂ）間で、逆バイアス印加状態における電界強度を均一化するために、前記チャネルストッパー領域と前記第１拡散領域との間の最短距離が前記チャネルストッパー領域と前記第２拡散領域との間の最短距離よりも短くなる位置に前記チャネルストッパー領域を形成することを特徴とする半導体装置の製造方法。
【請求項６】
第１拡散係数を有する不純物を用いて前記第２拡散領域を形成し、前記第１拡散係数より大きい第２拡散係数を有する不純物を用いて前記第１拡散領域を形成することを特徴とする請求項５に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
従来、半導体基板の周縁部にＰ型のアイソレーション領域を設けたアイソレート構造を有するサイリスタが知られている（特許文献１参照）。アイソレート構造を採用することで、繰り返しピーク逆電圧ＶＲＲＭ（Ｒｅｐｅｔｉｔｉｖｅ  Ｐｅａｋ  Ｒｅｖｅｒｓｅ  Ｖｏｌｔａｇｅ）等の逆方向耐圧を安価に確保できるという利点がある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開昭５７−７８１７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、アイソレート構造を有するサイリスタでは、バイアス印加状態において電界強度が不均一となることに起因して十分な逆方向耐圧を確保することが困難であるという課題があった。これについて、図７を参照して詳しく説明する。なお、図７は、サイリスタの半導体基板１１０の右半分のみを図示している。
【０００５】
図７に示すように、サイリスタは、半導体基板１１０の下面に形成されたＰ型の半導体領域１１１と、Ｎ型の半導体領域１１２と、Ｐ型の半導体領域１１３と、Ｎ型の半導体領域１１４とが順に接合された構造を有する。なお、図７においてアノード電極、カソード電極およびゲート電極は図示していないが、実際には、半導体領域１１１上にアノード電極が設けられ、半導体領域１１４上にカソード電極が設けられ、半導体領域１１３上にゲート電極が設けられる。
【０００６】
上記サイリスタは、さらに、Ｐ型のガードリング１１５と、Ｎ型のチャネルストッパー領域１１６と、Ｐ型のアイソレーション領域１１７とを有する。ガードリング１１５は、半導体基板１１０の上面に半導体領域１１３を取り囲むように形成されている。チャネルストッパー領域１１６は、半導体基板１１０の上面にガードリング１１５を取り囲むように形成されており、半導体領域１１２よりも高濃度（Ｎ+）の不純物を含有する。
【０００７】
アイソレーション領域１１７は、半導体基板１１０の周縁部に形成され、半導体領域１１２に接合する。このアイソレーション領域１１７は、半導体基板１１０の周縁部に導入された不純物を熱拡散させて形成された拡散領域からなる。すなわち、アイソレーション領域１１７は、半導体基板１１０の表側の拡散領域１１９と、半導体基板１１０の裏側の拡散領域１１８とが半導体基板１１０の内部で接続したものである。
【０００８】
上記のサイリスタでは、拡散領域１１９と半導体領域１１２との間の接合境界付近の領域Ａ、拡散領域１１８と半導体領域１１２との間の接合境界付近の領域Ｂ、半導体領域１１１と半導体領域１１２との間の接合境界付近の領域Ｃ間で、逆バイアス印加状態における電界強度の不均一性が大きい。具体的には、領域Ａにおける電界強度が最も大きく、次いで領域Ｃにおける電界強度が大きく、領域Ｂにおける電界強度は最も小さい（図３の「設計寸法８５μｍ」の場合参照）。領域Ｂの電界強度が領域Ａ，Ｃの電界強度に比べて小さいのは、逆バイアス印加状態における領域Ｂの空乏層幅が領域Ａ，Ｃの空乏層幅に比べて広いためである。
【０００９】
上記のように、従来のアイソレート構造を有するサイリスタでは、逆バイアス印加時に領域Ａにおいて電界強度が最も高くなる。その結果、領域Ａにおいて降伏（ブレークダウン）が最も起こりやすくなり、十分な逆方向耐圧を確保することが困難であった。
【００１０】
本発明は、上記の技術的認識に基づいてなされたものであり、その目的は、アイソレート構造を有するサイリスタの逆方向耐圧を向上させることである。
【課題を解決するための手段】
【００１１】
本発明に係る半導体装置は、
半導体基板の互いに対向する一方の主面と他方の主面との間に、前記一方の主面に形成された第１導電型の第１半導体領域と、第２導電型の第２半導体領域と、第１導電型の第３半導体領域と、第２導電型の第４半導体領域とが順に接合された半導体装置であって、
前記半導体基板の周縁部に形成され、前記第２半導体領域に接合する第１導電型のアイソレーション領域と、
前記半導体基板の前記他方の主面に前記第３半導体領域を取り囲むように形成され、前記第２半導体領域よりも高濃度の不純物を含有する第２導電型のチャネルストッパー領域と、を備え、
前記アイソレーション領域は、前記一方の主面から前記半導体基板の内部に延在し、前記第１半導体領域に接続する第１拡散領域と、前記他方の主面から前記半導体基板の内部に延在し、前記第１拡散領域に接続する第２拡散領域とを有し、
前記チャネルストッパー領域と前記第１拡散領域との間の最短距離は、前記チャネルストッパー領域と前記第２拡散領域との間の最短距離よりも短いことを特徴とする。
【００１２】
また、前記半導体装置において、
前記第１拡散領域に含有される第１導電型の不純物の拡散係数は、前記第２拡散領域に含有される第１導電型の不純物の拡散係数よりも大きくてもよい。
【００１３】
また、前記半導体装置において、
前記第１拡散領域の前記一方の主面における幅は、前記第２拡散領域の前記他方の主面における幅よりも大きくてもよい。
【００１４】
また、前記半導体装置において、
前記半導体基板の主面に垂直であり且つ前記第３半導体領域および前記アイソレーション領域を通る断面において、前記第１拡散領域と前記第２半導体領域との接合境界の曲率は、前記第２拡散領域と前記第２半導体領域との接合境界の曲率よりも大きくてもよい。
【００１５】
本発明に係る半導体装置の製造方法は、
半導体基板の互いに対向する一方の主面と他方の主面との間に、前記一方の主面に形成された第１導電型の第１半導体領域と、第２導電型の第２半導体領域と、第１導電型の第３半導体領域と、第２導電型の第４半導体領域とが順に接合された半導体装置の製造方法であって、
第１拡散領域および第２拡散領域を有する第１導電型のアイソレーション領域を、前記半導体基板の周縁部に形成する工程と、
前記第２半導体領域よりも高濃度の不純物を含有する第２導電型のチャネルストッパー領域を、前記半導体基板の前記他方の主面に前記第３半導体領域を取り囲むように形成する工程と、を備え、
前記アイソレーション領域を形成する工程において、前記半導体基板の他方の主面から第１導電型の不純物を導入し拡散させることにより前記第２拡散領域を形成し、前記半導体基板の一方の主面から第１導電型の不純物を導入し拡散させることにより、前記第２拡散領域に接続し前記第２拡散領域より大きい前記第１拡散領域を形成し、
前記チャネルストッパー領域を形成する工程において、前記チャネルストッパー領域と前記第１拡散領域との間の最短距離が前記チャネルストッパー領域と前記第２拡散領域との間の最短距離よりも短くなる位置に前記チャネルストッパー領域を形成することを特徴とする。
【００１６】
また、前記半導体装置の製造方法において、
前記アイソレーション領域を形成する工程において、第１拡散係数を有する不純物を用いて前記第２拡散領域を形成し、前記第１拡散係数より大きい第２拡散係数を有する不純物を用いて前記第１拡散領域を形成してもよい。
【発明の効果】
【００１７】
本発明では、アイソレーション領域は、半導体基板の一方の主面から半導体基板の内部に延在し、第１半導体領域に接続する第１拡散領域と、半導体基板の他方の主面から半導体基板の内部に延在し、第１拡散領域に接続する第２拡散領域とを有し、チャネルストッパー領域と第１拡散領域との間の最短距離がチャネルストッパー領域と第２拡散領域との間の最短距離よりも短い。これにより、逆バイアス印加時に第１拡散領域と第２半導体領域との間の接合境界付近の領域における空乏層幅が従来よりも短くなるため、当該領域の電界強度が大きくなり、これに伴って第２拡散領域と第２半導体領域との間の接合境界付近の電界強度が低下する。その結果、各領域間で電界強度が均一化される。
【００１８】
よって、本発明によれば、アイソレート構造を有するサイリスタの逆方向耐圧を向上させることができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の実施形態に係る半導体装置１の断面図である。
【図２】本発明の実施形態に係る半導体装置１の半導体基板１０の断面図である。
【図３】逆バイアス印加時における領域Ａ、領域Ｂおよび領域Ｃの電界強度のシミュレーション結果を示すグラフである。
【図４】実施形態に係る半導体装置１の製造方法を説明するための工程断面図である。
【図５】図４に続く、実施形態に係る半導体装置１の製造方法を説明するための工程断面図である。
【図６】図５に続く、実施形態に係る半導体装置１の製造方法を説明するための工程断面図である。
【図７】従来のアイソレート構造を有するサイリスタの部分断面図である。
【発明を実施するための形態】
【００２０】
以下、本発明に係る実施形態について図面を参照しながら説明する。
【００２１】
＜半導体装置１＞
図１および図２を参照して、本発明の実施形態に係る半導体装置１の構成について説明する。なお、図１において、領域Ａは拡散領域１９と半導体領域１２との間の接合境界付近の領域であり、領域Ｂは拡散領域１８と半導体領域１２との間の接合境界付近の領域であり、領域Ｃは半導体領域１１と半導体領域１２との間の接合境界付近の領域である。
【００２２】
半導体装置１は、アイソレート構造を有するサイリスタである。図２に示すように、半導体基板１０の互いに対向する主面１０ａ（一方の主面）と主面１０ｂ（他方の主面）との間に、主面１０ａに形成された第１導電型の半導体領域１１（第１半導体領域）と、第２導電型の半導体領域１２（第２半導体領域）と、第１導電型の半導体領域１３（第３半導体領域）と、第２導電型の半導体領域１４（第４半導体領域）とが順に接合されている。
【００２３】
半導体基板１０は、第２導電型の不純物を含むシリコン基板である。なお、半導体基板１０は、その他の半導体、例えば化合物半導体（ＧａＡｓ，ＧａＮ，ＳｉＣ等）からなる基板であってもよい。
【００２４】
本実施形態では、第１導電型はＰ型であり、第２導電型はＮ型である。ただし、本発明はこれに限られず、第１導電型がＮ型であり、第２導電型がＰ型であってもよい。
【００２５】
半導体装置１は、上記の半導体領域１１〜１４に加えて、図１に示すように、ガードリング１５と、チャネルストッパー領域１６と、アイソレーション領域１７と、アノード電極２１と、カソード電極２２と、ゲート電極２３とを有している。アノード電極２１は半導体領域１１上に形成され、カソード電極２２は半導体領域１４上に形成され、ゲート電極２３は半導体領域１３上に形成されている。なお、半導体基板１０の上面（主面１０ｂ）は絶縁膜２５により被覆されている。
【００２６】
ガードリング１５は、順バイアス印加時に半導体領域１３の端部付近で電界集中が発生することを抑制し、サイリスタの高耐圧化を図るために設けられている。このガードリング１５は、半導体基板１０の主面１０ｂに半導体領域１３を取り囲むように環状に形成されている。なお、ガードリングは、サイリスタに求められる性能に応じて省略してもよいし、あるいは多重に（二重、三重等）設けてもよい。
【００２７】
チャネルストッパー領域１６は、逆バイアス印加時に領域Ａ，Ｂから伸びる空乏層が半導体領域１３に達することを防止し、漏れ電流（チャネル電流）を抑制する。このチャネルストッパー領域１６は、半導体領域１２よりも高濃度（Ｎ＋）の不純物を含有する第２導電型の半導体領域であり、半導体基板１０の主面１０ｂに半導体領域１３を取り囲むように形成されている。なお、本実施形態では、図１に示すように、チャネルストッパー領域１６上を等電位にし、チャネル電流の発生を抑制するための電極２４が設けられている。
【００２８】
アイソレーション領域１７は、図１および図２に示すように、半導体基板１０の周縁部に形成されており、半導体領域１２に接合する第１導電型の半導体領域である。ここで、「周縁部」とは、半導体基板１０の側面１０ｃを含む、半導体基板１０の周縁の部分のことである。
【００２９】
アイソレーション領域１７は、拡散領域１８（第１拡散領域）と、拡散領域１９（第２拡散領域）とを有する。拡散領域１９は、拡散領域１８に接続しており、拡散領域１８よりも小さい。
【００３０】
拡散領域１８は、半導体基板１０の主面１０ａから導入された不純物が拡散して形成された領域である。同様に、拡散領域１９は、半導体基板１０の主面１０ｂから導入された不純物が拡散して形成された領域である。図２に示すように、拡散領域１８は拡散領域１９よりも大きく形成されている。
【００３１】
拡散領域１８は、主面１０ａから半導体基板１０の内部に延在している。拡散領域１９は、主面１０ｂから半導体基板１０の内部に延在している。拡散領域１９は拡散領域１８に接続し、拡散領域１８は半導体領域１１に接続している。拡散領域１８は主面１０ａから半導体基板１０の内部に進むにつれて側面１０ｃからの幅が狭くなる。同様に、拡散領域１９は主面１０ｂから半導体基板１０の内部に進むにつれて側面１０ｃからの幅が狭くなる。
【００３２】
なお、拡散領域１８に含有される第１導電型の不純物の拡散係数は、拡散領域１９に含有される第１導電型の不純物の拡散係数よりも大きくてもよい。例えば、拡散領域１８に含有される不純物はアルミニウムであり、拡散領域１９に含有される不純物はボロンである。また、図２に示すように、拡散領域１８の主面１０ａにおける幅Ｗ１は、拡散領域１９の主面１０ｂにおける幅Ｗ２よりも大きくてもよい。
【００３３】
本実施形態においては、図２に示すように、チャネルストッパー領域１６と拡散領域１８との間の最短距離Ｄ１は、チャネルストッパー領域１６と拡散領域１９との間の最短距離Ｄ２よりも短い。これにより、サイリスタに逆バイアスを印加した際に、拡散領域１８と半導体領域１２との間の接合境界付近の領域Ｂにおける空乏層幅が従来よりも短くなるため、領域Ｂの電界強度が大きくなる。また、これに伴って領域Ａの電界強度が低下する。図３を参照してさらに詳しく説明する。
【００３４】
図３は、逆バイアス印加時における領域Ａ、領域Ｂおよび領域Ｃの電界強度のシミュレーション結果を示している。なお、図３中の「設計寸法」は、拡散領域１８を形成する際の不純物導入領域の大きさを示している。「設計寸法８５μｍ」の場合は、半導体基板１０の表裏の不純物導入領域の大きさが等しく、拡散領域１８と拡散領域１９はほぼ同程度の大きさとなる。「設計寸法１４０μｍ」、「設計寸法２５０μｍ」、「設計寸法３５０μｍ」の場合については、拡散領域１９を形成するための不純物導入領域の幅（後述の図４（１）の露出幅Ｘ２に相当）は８５μｍのままとし、拡散領域１８を形成するための不純物導入領域の幅（後述の図４（１）の露出幅Ｘ１に相当）を各設計寸法の値とした。半導体基板１０（シリコン基板）の厚さは３５０μｍとした。
【００３５】
シミュレーションの結果、チャネルストッパー領域１６と拡散領域１９との間の最短距離Ｄ２は２１７μｍであった。これに対して、チャネルストッパー領域１６と拡散領域１８との間の最短距離Ｄ１は、設計寸法１４０μｍ、２５０μｍ、３５０μｍに対してそれぞれ３０４μｍ、２３１μｍ、１８４μｍであった。すなわち、本シミュレーションでは、設計寸法が３５０μｍの場合に最短距離Ｄ１が最短距離Ｄ２より短くなった。そして、図３に示すように、設計寸法が３５０μｍの場合に、領域Ｂにおける電界強度の上昇と、それに伴う領域Ａにおける電界強度の減少とによって、領域Ａ、領域Ｂ、領域Ｃにおける電界強度はほぼ同じ（フラット）になった。すなわち、各領域Ａ，Ｂ，Ｃ間で電界強度が均一化された。
【００３６】
上記のように、本実施形態では、チャネルストッパー領域１６と拡散領域１８との間の最短距離Ｄ１をチャネルストッパー領域１６と拡散領域１９との間の最短距離Ｄ２よりも短くすることで、領域Ｂの空乏層幅を狭めて電界強度を大きくし、それにより領域Ａ、領域Ｂおよび領域Ｃにおける電界強度の差を小さくすることができる。よって、本実施形態によれば、従来のサイリスタでは最も電界強度が高い領域Ａにおける降伏（ブレークダウン）を抑制することができ、半導体装置１（サイリスタ）の逆方向耐圧を向上させることができる。
【００３７】
さらに、逆方向耐圧を向上させることで、繰り返しピーク逆電圧ＶＲＲＭを確保することが容易となり、サイリスタの信頼性を向上させることができる。また、従来と同程度の逆方向耐圧で良ければ、サイリスタを小型化することができる。
【００３８】
なお、領域Ｂにおける電界強度を上昇させるために、拡散領域１８が拡散領域１９よりも半導体基板１０の内部に向かって尖った形状を有するようにしてもよい。すなわち、半導体基板１０の主面１０ａ，１０ｂに垂直であり且つ半導体領域１３およびアイソレーション領域１７を通る断面（つまり、半導体基板１０の縦断面）において、図２に示すように、拡散領域１８と半導体領域１２との接合境界Ｊ１の曲率が、拡散領域１９と半導体領域１２との接合境界Ｊ２の曲率よりも大きくなるようにしてもよい。ここで、接合境界Ｊ１，Ｊ２の曲率とは、接合境界Ｊ１，Ｊ２に内接する円の半径の逆数である。
【００３９】
厳密には、接合境界Ｊ１の曲率は、半導体基板１０の主面１０ａからの深さに応じて変化する。すなわち、接合境界Ｊ１の曲率は、半導体基板１０の主面１０ａからの位置が深くなるにつれて大きくなり、拡散領域１８と拡散領域１９が接続する部分より少し浅い位置で最大となり、その後減少する。接合境界Ｊ２の曲率についても同様である。接合境界Ｊ１の曲率のうち少なくとも、当該曲率の最大値は、接合境界Ｊ２の曲率の最大値よりも大きくなるようにすることが好ましい。
【００４０】
＜半導体装置１の製造方法＞
次に、上記半導体装置１の製造方法について、図４〜図６を参照して説明する。
【００４１】
まず、第２導電型（本実施形態ではＮ型）の半導体基板１０を用意する。そして、図４（１）に示すように、半導体基板１０の主面１０ａに酸化膜３１を形成し、反対側の主面１０ｂに酸化膜３２を形成する。酸化膜３１，３２は、例えば熱酸化膜であり、半導体基板１０を加熱することにより形成される。
【００４２】
次に、図４（１）に示すように、酸化膜３１および酸化膜３２上にそれぞれレジスト膜３３およびレジスト膜３４を形成する。レジスト膜３３は、酸化膜３１の周縁部を被覆しておらず、酸化膜３１の周縁部には露出幅Ｘ１の環状の領域が露出している。同様に、レジスト膜３４は、酸化膜３２の周縁部を被覆しておらず、酸化膜３２の周縁部には幅Ｘ２の環状の領域が露出している。なお、レジスト膜３３，３４は、Ｘ１＞Ｘ２となるように形成される。
【００４３】
次に、図４（２）に示すように、レジスト膜３３，３４をエッチングマスクとして、レジスト膜３３，３４に被覆されていない酸化膜３１，３２を除去する。その後、レジスト膜３３，３４を除去する。これにより、半導体基板１０の主面１０ａ，１０ｂの周縁部は酸化膜３１，３２で被覆されておらず、露出した状態となる。
【００４４】
次に、デポジション法により、半導体基板１０の周縁部に第１導電型のアイソレーション領域１７を形成する。より詳しくは、図４（３）に示すように、酸化膜３２で被覆されていない主面１０ｂの領域から半導体基板１０内に第１導電型の不純物を導入し拡散させることにより、拡散領域１９を形成する。同様に、酸化膜３１で被覆されていない主面１０ａの領域から半導体基板１０内に第１導電型の不純物を導入し拡散させることにより、拡散領域１９に接続し拡散領域１９より大きい拡散領域１８を形成する。なお、導入する不純物は、例えば、アルミニウム、ボロン等である。
【００４５】
前述のようにレジスト膜３３，３４がＸ１＞Ｘ２となるように形成されているため、主面１０ｂから導入される不純物の量よりも主面１０ａから導入される不純物の量の方が多い。このため、図４（３）に示すように、拡散領域１８は拡散領域１９よりも大きく形成され、半導体基板１０の厚さ方向の中心よりも主面１０ｂ側で拡散領域１９に接続するようになる。なお、図４（３）に示すように、主面１０ａ，１０ｂの周縁部の露出領域は、デポジション工程における加熱により形成された酸化膜により覆われる。
【００４６】
次に、図５（１）に示すように、酸化膜３２上にレジスト膜３７を形成する。レジスト膜３７には、開口３７ａと、環状の開口３７ｂとが設けられている。開口３７ａは半導体領域１３の形成予定領域に対応して設けられ、開口３７ｂはガードリング１５の形成予定領域に対応して設けられている。
【００４７】
次に、図５（２）に示すように、レジスト膜３７をエッチングマスクとして、レジスト膜３７に被覆されていない酸化膜３２を除去する。その後、レジスト膜３７を除去する。また、半導体基板１０裏面の酸化膜３１も除去しておく。
【００４８】
次に、図５（３）に示すように、デポジション法により、酸化膜３２で被覆されていない主面１０ｂの領域、および主面１０ａから半導体基板１０内に第１導電型の不純物を導入する。導入する不純物は、例えば、アルミニウム、ボロン等である。これにより、半導体領域１１、半導体領域１３およびガードリング１５が形成される。なお、図５（３）中の酸化膜３８は、デポジション工程における加熱により形成される熱酸化膜である。
【００４９】
次に、図６（１）に示すように、酸化膜３２上にレジスト膜４０を形成する。レジスト膜４０には、開口４０ａと、環状の開口４０ｂとが設けられている。開口４０ａは半導体領域１４の形成予定領域に対応して設けられ、開口４０ｂはチャネルストッパー領域１６の形成予定領域に対応して設けられている。
【００５０】
次に、図６（２）に示すように、レジスト膜４０をエッチングマスクとして、レジスト膜４０に被覆されていない酸化膜３２を除去する。その後、レジスト膜４０を除去する。
【００５１】
次に、半導体基板１０の主面１０ｂに、半導体領域１３を取り囲むように、第２導電型のチャネルストッパー領域１６を形成する。より詳しくは、図６（３）に示すように、デポジション法により、酸化膜３２で被覆されていない主面１０ｂの領域から半導体基板１０内に第２導電型の不純物を導入する。導入する不純物は、例えば、リン、ヒ素等である。これにより、チャネルストッパー領域１６が形成される。また、チャネルストッパー領域１６とともに、本工程において半導体領域１３内に半導体領域１４が形成される。
【００５２】
チャネルストッパー領域１６を形成する工程では、図６（３）に示すように、チャネルストッパー領域１６と拡散領域１８との間の最短距離Ｄ１がチャネルストッパー領域１６と拡散領域１９との間の最短距離Ｄ２よりも短くなる位置にチャネルストッパー領域１６を形成する。すなわち、拡散領域１８が拡散領域１９より大きく形成されていても、チャネルストッパー領域１６を拡散領域１９に近づけて形成した場合は、最短距離Ｄ１は最短距離Ｄ２より長くなってしまう。このため、チャネルストッパー領域１６は、最短距離Ｄ１が最短距離Ｄ２より短くなる程度に拡散領域１９から離れた位置に形成する。
【００５３】
次に、酸化膜３２，３８を除去した後、半導体基板１０の主面１０ｂ上に、所定位置（各種電極を形成する位置）に開口が設けられた絶縁膜２５を形成する。その後、アルミニウム等の金属蒸着を行って、アノード電極２１、カソード電極２２、ゲート電極２３および電極２４を形成する。以上の工程を経て、図１に示す半導体装置１が作製される。
【００５４】
なお、アイソレーション領域１７を形成する工程において、拡散領域１８は、拡散領域１９よりも拡散係数の大きい不純物を用いて形成してもよい。すなわち、第１拡散係数を有する不純物を用いて拡散領域１９を形成し、第１拡散係数より大きい第２拡散係数を有する不純物を用いて拡散領域１８を形成してもよい。例えば、拡散領域１８は、拡散係数の大きいアルミニウムを用いて形成し、一方、拡散領域１９は、アルミニウムより拡散係数の小さいボロンを用いて形成する。これにより、拡散領域１８をより大きく形成することが可能となり、チャネルストッパー領域１６と拡散領域１８との間の最短距離Ｄ１を、チャネルストッパー領域１６と拡散領域１９との間の最短距離Ｄ２よりも短くすることが容易になる。
【００５５】
また、上記のように拡散係数の異なる不純物を用いて拡散領域１８および拡散領域１９を形成する場合、前述の露出幅Ｘ１，Ｘ２をＸ１＞Ｘ２とすることは必須ではなく、例えばＸ１＝Ｘ２としてもよい。
【００５６】
なお、上記実施形態の説明において半導体装置１はサイリスタであったが、本発明はこれに限るものではなく、他の半導体装置、例えばダイオード、各種トランジスタ（ＭＯＳＦＥＴ、バイポーラトランジスタ等）にも適用することが可能である。
【００５７】
上記の記載に基づいて、当業者であれば、本発明の追加の効果や種々の変形を想到できるかもしれないが、本発明の態様は、上述した実施形態に限定されるものではない。特許請求の範囲に規定された内容及びその均等物から導き出される本発明の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更及び部分的削除が可能である。
【符号の説明】
【００５８】
１  半導体装置
１０，１１０  半導体基板
１０ａ，１０ｂ  主面
１０ｃ  側面
１１，１２，１３，１４，１１１，１１２，１１３，１１４  半導体領域
１５，１１５  ガードリング領域
１６，１１６  チャネルストッパー領域
１７，１１７  アイソレーション領域
１８，１９，１１８，１１９  拡散領域
２１  アノード電極
２２  カソード電極
２３  ゲート電極
２４  （チャネルストッパーの）電極
２５  絶縁膜
３１，３２，３８  酸化膜
３３，３４，３７，４０  レジスト膜
３７ａ，３７ｂ，４０ａ，４０ｂ  開口
Ａ，Ｂ，Ｃ  領域
Ｄ１，Ｄ２  最短距離
Ｊ１，Ｊ２  接合境界
Ｗ１，Ｗ２  （拡散領域の）幅
Ｘ１，Ｘ２  露出幅
【図１】
0006682289.tif 000002
【図２】
0006682289.tif 000003
【図３】
0006682289.tif 000004
【図４】
0006682289.tif 000005
【図５】
0006682289.tif 000006
【図６】
0006682289.tif 000007
【図７】
0006682289.tif 000008