(57)【特許請求の範囲】
【請求項１】
集積回路のトランスミッタにおいて変調信号を生成するための回路であって、
１対の差動入力信号の第１の入力信号を受信するための第１の電流経路と、前記１対の差動入力信号の第２の入力信号を受信するための第２の電流経路とを有するトランスミッタドライバ回路であって、前記第１の電流経路および前記第２の電流経路のそれぞれに結合されたテール電流経路を含むトランスミッタドライバ回路と、
第１の基準電圧とグラウンドとの間に結合され、前記テール電流経路のカレントミラーを提供する第１の電流源であって、前記第１の電流源の第１の電流が、前記テール電流経路のテール電流に比例する、第１の電流源と、
前記第１の基準電圧と前記トランスミッタドライバ回路の第１の出力ノードとの間に結合された第１のプルアップ電流源と、
前記第１の基準電圧と前記トランスミッタドライバ回路の第２の出力ノードとの間に結合された第２のプルアップ電流源と
を備え、
前記トランスミッタドライバ回路が、第２の基準電圧とグラウンドとの間に結合され、前記第１の基準電圧が、前記第２の基準電圧より大きい、
回路。
【請求項２】
前記第１の電流源に結合された電流補償回路をさらに備え、前記電流補償回路は、前記テール電流経路のカレントミラーを提供し、前記電流補償回路の第２の電流は、前記テール電流経路の前記テール電流に比例し、前記第１の電流源および前記電流補償回路の、トランジスタの閾値電圧に依存する、請求項１に記載の回路。
【請求項３】
前記第１の電流源が、前記第１の電流源の前記第１の電流を制御する第１のバイアス信号を受信するように結合されている、請求項１または２に記載の回路。
【請求項４】
第１の基準電圧とグラウンドとの間に結合された第２の電流源をさらに備え、前記第２の電流源は、第２のトランスミッタドライバ回路の第２のテール電流経路のカレントミラーを提供し、前記第２の電流源の第３の電流が、前記第２のトランスミッタドライバ回路の前記第２のテール電流経路のテール電流に比例する、請求項１から３のいずれか一項に記載の回路。
【請求項５】
前記第１の基準電圧と前記トランスミッタドライバ回路の前記第１の出力ノードとの間に結合された第３のプルアップ電流源と、前記第１の基準電圧と前記トランスミッタドライバ回路の前記第２の出力ノードとの間に結合された第４のプルアップ電流源と、をさらに備える、請求項４に記載の回路。
【請求項６】
前記第２の電流源に結合された第２の電流補償回路をさらに備え、前記第２の電流補償回路は、前記第２のトランスミッタドライバ回路の前記第２のテール電流経路のカレントミラーを提供し、前記第２の電流補償回路の第４の電流が、前記第２のテール電流経路の前記テール電流に比例し、前記第３のプルアップ電流源および前記第２の電流補償回路の、トランジスタの閾値電圧に依存する、請求項５に記載の回路。
【請求項７】
集積回路のトランスミッタにおいて変調信号を生成する方法であって、
１対の差動入力信号の第１の入力信号を受信するための第１の電流経路と、前記１対の差動入力信号の第２の入力信号を受信するための第２の電流経路とを有するトランスミッタドライバ回路であって、前記第１の電流経路および前記第２の電流経路のそれぞれに結合されたテール電流経路を含むトランスミッタドライバ回路を提供することと、
前記テール電流経路のカレントミラーを提供する第１の電流源であり、前記第１の電流源の第１の電流が前記テール電流経路のテール電流に比例する、第１の電流源を、第１の基準電圧とグラウンドとの間に結合することと、
前記第１の基準電圧と前記トランスミッタドライバ回路の第１の出力ノードとの間に第１のプルアップ電流源を結合することと、
前記第１の基準電圧と前記トランスミッタドライバ回路の第２の出力ノードとの間に第２のプルアップ電流源を結合することと、
前記トランスミッタドライバ回路を第２の基準電圧とグラウンドとの間に結合することと、
を含み、
前記第１の基準電圧が、前記第２の基準電圧より大きい、
方法。
【請求項８】
前記第１の電流源に電流補償回路を結合することをさらに含み、前記電流補償回路は、前記テール電流経路のカレントミラーを提供し、前記電流補償回路の第２の電流は、前記テール電流経路の前記テール電流に比例し、前記第１の電流源および前記電流補償回路の、トランジスタの閾値電圧に依存する、請求項７に記載の方法。
【請求項９】
第１の基準電圧とグラウンドとの間に第２の電流源を結合することをさらに含み、前記第２の電流源は、第２のトランスミッタドライバ回路の第２のテール電流経路のカレントミラーを提供し、前記第２の電流源の第３の電流は、前記第２のテール電流経路の前記テール電流に比例する、請求項７または８に記載の方法。
【請求項１０】
前記第１の基準電圧と前記トランスミッタドライバ回路の前記第１の出力ノードとの間に第３のプルアップ電流源を結合することと、前記第１の基準電圧と前記トランスミッタドライバ回路の前記第２の出力ノードとの間に第４のプルアップ電流源を結合することと、をさらに含む、請求項９に記載の方法。
【請求項１１】
前記第２の電流源に第２の電流補償回路を結合することをさらに含み、前記第２の電流補償回路は、前記第２のテール電流経路のカレントミラーを提供し、前記第２の電流補償回路の第４の電流は、前記第２のテール電流経路の前記テール電流に比例し、前記第２の電流源および前記第２の電流補償回路の、トランジスタの閾値電圧に依存する、請求項１０に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、集積回路デバイスに関し、特に、トランスミッタにおいて変調信号を生成する回路および方法に関する。
【背景技術】
【０００２】
データ伝送速度および品質は、データ通信システムおよびネットワークの重要な側面である。データは、様々なデータ伝送プロトコルに従って送信され得る。ＰＡＭ４信号変調などのマルチレベル信号変調が、帯域幅が制限されたデータ通信チャネルにおけるデータレートを高めるために使用される。トランスミッタの重要なトランスミッタパラメータは、トランスミッタによって生成された出力信号の直線性である。すなわち、アナログトランスミッタ出力における各信号レベルの期待値からの偏差は、小さくなければならず、ここで、期待値は、他のレベルの位置から得ることができる。出力直線性は、テール電流源の品質および入力デバイスのステアリング係数を含む多くの要因によって影響を受ける可能性がある。
【０００３】
データ伝送を可能にする集積回路は、データ通信システムおよびネットワークの重要な部分である。トランジスタサイズおよび動作電圧などの、集積回路の動作および設計特性が変化し続けると、トランスミッタ回路の性能に影響を与えることがある。出力直線性は、受信データのビット誤り率に影響するため、出力直線性を改善する回路構成が有益である。
【０００４】
したがって、集積回路のトランスミッタにおいて変調信号の改善された出力直線性を提供する回路および方法が、望まれている。
【発明の概要】
【０００５】
集積回路のトランスミッタにおいて変調信号を生成するための回路が、記載される。この回路は、１対の差動入力信号の第１の入力信号を受信するための第１の電流経路と、１対の差動入力信号の第２の入力信号を受信するための第２の電流経路とを有するトランスミッタドライバ回路であって、第１の電流経路および第２の電流経路のそれぞれに結合されたテール電流経路を含むトランスミッタドライバ回路；第１の基準電圧とグラウンドとの間に結合された第１の電流源であって、第１の電流源の第１の電流が、テール電流経路のテール電流に比例する、第１の電流源；第１の基準電圧とトランスミッタドライバ回路の第１の出力ノードとの間に結合された第１のプルアップ電流源；ならびに第１の基準電圧とトランスミッタドライバ回路の第２の出力ノードとの間に結合された第２のプルアップ電流源を備える。
【０００６】
別の実施形態によれば、集積回路のトランスミッタにおいて変調信号を生成する回路は、１対の差動入力信号の第１の入力信号を受信するための第１の電流経路と、１対の差動入力信号の第２の入力信号を受信するための第２の電流経路とを有するトランスミッタドライバ回路であって、第１の電流経路および第２の電流経路のそれぞれに結合されたテール電流経路を含むトランスミッタドライバ回路；第１の基準電圧とグラウンドとの間に結合された第１の電流源であって、第１の電流源の第１の電流が、テール電流経路の電流に比例する、第１の電流源；第１の電流源に結合された電流補償回路であって、電流補償回路の第２の電流が、テール電流経路のテール電流に比例し、第１の電流源および電流補償回路のトランジスタの閾値電圧に依存する、電流補償回路、を備える。
【０００７】
集積回路のトランスミッタにおいて変調信号を生成する方法もまた説明される。この方法は、１対の差動入力信号の第１の入力信号を受信するための第１の電流経路と、１対の差動入力信号の第２の入力信号を受信するための第２の電流経路とを有するトランスミッタドライバ回路であって、第１の電流経路および第２の電流経路のそれぞれに結合されたテール電流経路を含むトランスミッタドライバ回路を提供することと、第１の電流源の第１の電流が、テール電流経路のテール電流に比例する、第１の電流源を、第１の基準電圧とグラウンドとの間に結合することと、第１の基準電圧とトランスミッタドライバ回路の第１の出力ノードとの間に第１のプルアップ電流源を結合することと、第１の基準電圧とトランスミッタドライバ回路の第２の出力ノードとの間に第２のプルアップ電流源を結合することと、を含む。
【０００８】
他の特徴は、以下の「発明を実施するための形態」および「請求項」の考察から認識されるであろう。
【図面の簡単な説明】
【０００９】
【図１】データを送信するトランスミッタ回路を有する集積回路装置のブロック図である。
【図２】データに関連する非ゼロ復帰（ＮＲＺ）パターンを示すアイダイアグラムである。
【図３】集積回路のトランスミッタにおいて変調信号を生成する回路のブロック図である。
【図４】集積回路のトランスミッタにおいて変調信号を生成するための複数の段を有する回路のブロック図である。
【図５】データに関連するＰＡＭ４パターンを示すアイダイアグラムである。
【図６】集積回路のトランスミッタにおいてＰＡＭ４信号を生成する回路のブロック図である。
【図７】集積回路のトランスミッタにおいてＰＡＭ４信号を生成するための複数の段を有する回路のブロック図である。
【図８】集積回路のトランスミッタにおいて変調信号を生成する方法を示すフローチャートである。
【図９】集積回路のトランスミッタにおいて変調信号を生成する他の方法を示すフローチャートである。
【発明を実施するための形態】
【００１０】
データ通信、特にマルチレベルのデータ通信は、データストリームの各ビットに高い精度の変調レベルを必要とするため、ドライバのミキサー段の直線性に厳しい要求がある。以下に説明する回路および方法は、出力信号の振幅に比例するアナログ信号によって制御される高電圧プルアップ電流源を使用することにより、高い出力直線性を提供する。これらの回路および方法はまた、トランスミッタドライバの開ループ補償のためのプロセス／温度パラメータを提供する。すなわち、電流補償回路は、追加のプルアップ電流源を補償するために追加の電流を供給する。
【００１１】
本明細書は、新規であるとみなされる本発明の１つ以上の実施態様の特徴を定義する請求項を含むが、回路および方法は、図面と併せての説明の考察からよりよく理解されると考えられる。様々な回路および方法が開示されているが、回路および方法は、様々な形態で実施することができる本発明の構成の単なる例示であることを理解されたい。したがって、本明細書に開示された特定の構造的および機能的詳細は、限定として解釈されるべきではなく、単に請求の根拠として、また、当業者が本発明の構成を事実上任意の適切に詳細な構造において様々に使用することを教示するための代表的な基礎として、解釈されるべきである。さらに、本明細書で使用する用語および語句は、限定することを意図するものではなく、回路および方法の理解可能な説明を提供することを意図している。
【００１２】
最初に図１を参照すると、データを送信するトランスミッタ回路を有する集積回路装置のブロック図が示されている。詳細には、入出力ポート１０２が、コンフィギュレーションメモリ１０８を有するプログラマブルリソース１０６を制御する制御回路１０４に結合される。コンフィギュレーションデータが、コンフィギュレーションコントローラ１１０によってコンフィギュレーションメモリ１０８に供給され得る。コンフィギュレーションデータは、コンフィギャラブルロジックエレメント１０９の動作を可能にする。ＣＬＥが、プログラマブルリソースの１つのタイプとして例として示されているが、他の回路要素を実装することもできることを理解されたい。メモリ１１２が、制御回路１０４およびプログラマブルリソース１０６に結合されてもよい。トランスミッタ回路１１４が、制御回路１０４、プログラマブルリソース１０６およびメモリ１１２に結合され、Ｉ／Ｏポート１１６を介して集積回路装置から信号を送信することができる。図示のように制御回路１０４に結合されたＩ／Ｏポート１１８などの他のＩ／Ｏポートが、集積回路装置の回路に結合されてもよい。以下でより詳細に説明する回路および方法は、図１の回路の様々な要素によって、特にトランスミッタ回路１１４で実施することができる。
【００１３】
データを送信する回路を説明する前に、送信されたデータに関連付けられたアイダイアグラムを説明することが役に立つ。図２のアイダイアグラムは、データに関連付けられた非ゼロ復帰（ＮＲＺ）パターンを示す。図２の例は、非ゼロ復帰データ信号（すなわち、正の電圧と負の電圧との間で対称的に変化する信号）に関するものであるが、以下に示す回路および方法は、図５〜図７を参照してより詳細に説明するようなＰＡＭ４信号などの任意のタイプの変化する入力信号に関連し得ることを理解されたい。生成されたＡＣ信号は、一般に、「アイパターン」によって規定され、アイパターンの中央（すなわち、アイパターンの両端のジッタの間）の所与の時間における検出値が、アイパターンの上部または下部における期待される電圧に関連しているとして容易に検出することができるように、大きな「オープンアイ」部分を有することが望ましい。図２の受信データ信号は、０ボルトの周囲で対称的なＮＲＺ入力信号を表し、アイパターンの上部における期待値（すなわち、論理「１」）は、ｈ０で表され、アイパターンの下部における期待値（すなわち、論理「０」）は、−ｈ０によって表される。受信データのユニットインターバル（すなわち、時刻ｔ１とｔ４との間の期間）の開始は、時刻ｔ１にあり、ジッタが、一般にｔ０とｔ２との間で検出される。データが、好ましくは、アイパターンの中心（ｔ２とｔ３の間のほぼ中間にある、リカバリされたクロック信号の立ち下がりエッジによって示される）で検出され、ジッタが、ｔ３とｔ５との間の別のジッタ期間に受信されることが予想できる。正および負の値は、回路のノードがどのようにプローブされるかに依存する相対電圧であり、ノードは差動でプローブされることに留意されたい。図２のアイパターンは、理想的なアイパターンを示しており、アイパターンの上部で検出される電圧レベルＶＨが、正の電圧値ｈ０を有し、アイパターンの下部で検出される電圧レベルＶＬが、負の電圧値−ｈ０を有するが、受信データの典型的なアイパターンは、時間と共に変化することに留意すべきである。したがって、アイパターンを表す鮮明な線は、経時的な検出値の変化を表すはるかに広いパターンによって示されるであろう。
【００１４】
ここで図３を参照すると、集積回路のトランスミッタにおいて変調信号を生成するための回路のブロック図が示されている。詳細には、ここでは電流モード論理（ＣＭＬ）回路として示されているトランスミッタドライバ回路３０２は、出力部３０４を備え、増幅器を含むプリドライバ回路３０６に結合されている。出力部３０４は、第１の基準電圧源（ＡＶＴＴ）に結合されたノード３１２と、出力端子３１５に結合された第１の出力ノード３１４との間に直列に結合された抵抗３０８およびインダクタ３１０を備える。出力部はまた、ノード３１２と、出力端子３２１に結合された第２の出力ノード３２０との間に直列に結合された第２の抵抗３１６および第２のインダクタ３１８を備える。抵抗３２２および３２４が、特許請求されているように、出力ノード３１４と３２０にわたって直列に結合される。プリドライバ回路３０６が、出力ノード３１４に結合されたドレイン３２６と、テール電流経路３２７に結合されたソース３２８とを有するトランジスタ３２５と、ノード３２０に結合されたドレイン３３０と、テール電流経路３２７に結合されたソース３３２とを有するトランジスタ３２９とを含む、トランスミッタドライバ回路３０２の出力トランジスタに結合される。トランジスタ３２５のゲート３３４が、プリドライバ回路３０６の第１の出力３３６に結合され、トランジスタ３２９のゲート３３８が、プリドライバ段３０６の第２の出力３４０に結合され、入力３４２および３４４で受信された差動入力データ（デジタル入力値ＤａｔａＩｎおよびＤａｔａＩｎ＿ｂ）が、プリドライバ回路３０６によって増幅され、トランスミッタドライバ回路３０２の出力端子３１５および３２１でアナログ出力信号として生成される。テール電流経路３２７は、トランジスタ３２５および３２９のソースに結合されたドレイン３４６と、ドレイン３５６に結合されたソース３５２を有する第２のトランジスタのドレイン３５０に結合されたソース３４８とを有する第１のトランジスタを含む、直列に結合された複数のＮチャネルトランジスタを備える。第３のトランジスタのソース３５８が、グラウンド基準電圧（ＡＶＳＳ）に結合される。第１のトランジスタのゲート３６０は、カスコードバイアス信号（Ｃａｓｃ  ｂｉａｓ）を受信するように結合され、第２および第３のトランジスタのゲート３６２および３６４は、タップバイアス（Ｔａｐ  ｂｉａｓ）を受信するように結合される。Ｃａｓｃ  ｂｉａｓおよびＴａｐ  ｂｉａｓの機能については、以下でより詳細に説明する。
【００１５】
第１の電流源３７０は、第２の基準電圧（ＡＶＣＣＡＵＸ）に結合されたソース３７２を備える第１のトランジスタを有する複数のＰチャネルトランジスタに結合された電流ドライバ３７１を含む。以下でより詳細に説明されるように、第２の基準電圧ＡＶＣＣＡＵＸは、第１の基準電圧ＡＶＴＴより大きい。第１のトランジスタのドレイン３７６は、第２のトランジスタのソース３７７に結合される。第２のトランジスタのドレイン３７９は、電流ドライバ３７１に結合されたドレイン３８１を有する第３のトランジスタのソース３８０に結合される。第１および第２のトランジスタのゲート３７８およびゲート３８２は、一緒に結合されて、第３のトランジスタのドレイン３８１に結合される。
【００１６】
Ｃａｓｃ  ｂｉａｓ信号は、ゲート３８４にも結合され、Ｔａｐ  ｂｉａｓ信号は、電流ドライバ３７１とグラウンド基準電圧ＡＶＳＳとの間に結合された直列のＮチャネルトランジスタのゲート３８６および３８８に結合される。詳細には、直列の第１のトランジスタのドレイン３９２は、電流ドライバ３７１に結合され、ソース３９４は、第２のトランジスタのドレイン３９６に結合される。第２のトランジスタのソース３９８は、グラウンド基準電圧ＡＶＳＳに結合されたソース４０２を有する第３のトランジスタのドレイン４００に結合される。
【００１７】
また、第２の電流源４０３が、基準電圧ＡＶＣＣＡＵＸとグラウンド基準電圧ＡＶＳＳとの間に設けられている。詳細には、第２の電流源は、基準電圧ＡＶＣＣＡＵＸに結合されたソース４０５と、ゲート３７４に結合されたゲート４０６とを有する第１のトランジスタを含む直列のＰチャネルトランジスタに結合された第２の電流ドライバ４０４を含む。ドレイン４０７は、ゲート３７８に結合されたゲート４１０を有する第２のトランジスタのソース４０８に結合される。直列の第２のトランジスタのドレイン４１１は、ゲート３８２に結合されたゲート４１４と、第２の電流ドライバ４０４に結合されたドレイン４１５とを有する第３のトランジスタのソース４１２に結合される。
【００１８】
第２の電流ドライバ４０４はまた、Ｃａｓｃ  ｂｉａｓ信号およびＴａｐ  ｂｉａｓ信号によって制御される直列のＮチャネルトランジスタに結合される。詳細には、直列の第１のトランジスタのドレイン４１６が、第２の電流ドライバ４０４に結合され、ゲート４１８が、Ｃａｓｃ  ｂｉａｓ信号に結合される。第１のトランジスタのソース４１９は、第２のトランジスタのドレイン４２０に結合される。第２のトランジスタのゲート４２２は、Ｔａｐ  ｂｉａｓ信号を受信するように結合される。第２のトランジスタのソース４２３は、Ｔａｐ  ｂｉａｓ信号を受信するように結合されたゲート４２６を同様に有する第３のトランジスタのドレイン４２４に結合される。第３のトランジスタのソース４２８が、グラウンド基準電圧ＡＶＳＳに結合される。
【００１９】
電流補償回路４４０が、図示のように、第１の電流源３７０に結合された直列のＮチャネルトランジスタと並列に第１の電流源３７０に結合される。詳細には、補償回路４４０は、第１の電流源３７０の直列のＮチャネルトランジスタの第１のトランジスタのドレイン３９２に結合されたゲート４４２を有する第１のトランジスタ４４１を含む直列に結合された複数のＮチャネルトランジスタを含む。トランジスタ４４１のゲート４４４は、電流経路内の電流をイネーブルするために使用されるＣａｓｃ  ｂｉａｓ信号を受信するように結合される。トランジスタ４４１のソース４４６は、Ｔａｐ  ｂｉａｓ信号を受信するように結合されたゲート４５０を有するトランジスタ４４９のドレイン４４８に結合される。トランジスタ４４９のソース４５２は、ドレイン４５４に結合されたゲート４５６を有し、グラウンド基準ＡＶＳＳに結合されたソース４５８を有するトランジスタ４５５のドレイン４５４に結合される。
【００２０】
以下でより詳細に説明するように、電流補償回路４４０の電流は、電流ドライバ３７１とグラウンドとの間に結合されたＮチャネルトランジスタの電流に比例し、ここで、電流ドライバ３７１とグラウンドとの間に結合されたＮチャネルトランジスタの電流は、ＰＶＴの変動とは無関係であり、他方、電流補償回路４４０の電流は、ＰＶＴの変動に依存する。テール電流経路３２７のテール電流もまた、電流ドライバ３７１とグラウンドとの間に結合されたＮチャネルトランジスタの電流に比例する。電流補償回路４４０は、以下でより詳細に説明するように、図３の回路における追加のプルアップ電流源を補償するために追加の電流を供給する。
【００２１】
詳細には、第１のプルアップ電流源４６０が、第２の基準電圧源ＡＶＣＣＡＵＸとトランスミッタドライバ回路３０２の出力ノード３１４との間に結合される。第２の基準電圧源ＡＶＣＣＡＵＸは、第１の基準電圧源ＡＶＴＴよりも高いことが好ましい。例として、第１の基準電圧源ＡＶＴＴは、おおよそ１ボルトと１．２ボルトとの間であり得、第２の基準電圧源ＡＶＣＣＡＵＸは、おおよそ１．５ボルトと１．８ボルトとの間であり得る。第１のプルアップ電流源４６０は、第２の基準電圧ＡＶＣＣＡＵＸに結合されたソース４６２と、電流ドライバ３７１でドレイン３８１に結合されたゲート４６６とを有する第１のトランジスタ４６１を含む、直列に結合された複数のＰチャネルトランジスタを含む。トランジスタ４６１のドレイン４６４は、第２のトランジスタ４７１のソース４７０に結合されている。トランジスタ４７１のゲート４６８もまた、電流ドライバ３７１でドレイン３８１に結合されている。第２のトランジスタのドレイン４７２は、第３のトランジスタ４７５のソース４７４に結合されている。ゲート４７６は、ゲート３８２および４１４に、ならびに電流ドライバ４０４でドレイン４１５に結合されている。第３のトランジスタ４７５のドレイン４７８は、出力ノード３１４に結合されている。
【００２２】
第２のプルアップ電流源４８０もまた、第２の基準電圧ＡＶＣＣＡＵＸに結合されたソース４８２と、電流ドライバ３７１でドレイン３８１に結合されたゲート４８６とを有する第１のトランジスタ４８１を含む、直列に結合された複数のＰチャネルトランジスタを含む。トランジスタ４８１のドレイン４８４は、第２のトランジスタ４９１のソース４９０に結合されている。トランジスタ４９１のゲート４８８もまた、電流ドライバ３７１でドレイン３８１に結合されている。第２のトランジスタのドレイン４９２は、第３のトランジスタ４９５のソース４９４に結合されている。ゲート４９６は、ゲート３８２および４１４に、ならびに電流ドライバ４０４でドレインに結合されている。ドレイン４９８は、ノード３２０に結合されている。
【００２３】
第１および第２のプルアップ電流源４６０および４８０ならびに電流補償回路４４０は、ドライバにとって改善された性能を提供する。第１および第２のプルアップ電流源４６０および４８０は、差動出力信号Ｄａｔａ  ＯｕｔおよびＤａｔａ  Ｏｕｔ＿ｂのより大きな振幅を提供することを可能にする。以下でより詳細に説明するように、プルアップ電流源４６０および４８０の電流は、ドライバ回路のテール電流経路の電流に比例し、したがって、プロセス、電圧および温度（ＰＶＴ）の変動に依存し得るので、電流補償回路４４０が、テール電流経路のオーバードライブ電圧が高い場合、またはドライバ入力デバイスの閾値電圧が低い場合に、追加の補償電流を供給するために、含まれている。
【００２４】
電流源５０２もまた提供され、電流ドライバ５０４に結合されたドレイン５０６と、Ｃａｓｃ  ｂｉａｓ信号に結合されたゲート５０８とを有する第１のトランジスタを含む直列のＮチャネルトランジスタに結合された電流ドライバ５０４を含む。ソース５１０は、第３のトランジスタのドレイン５１８に結合されたソース５１６を有する第２のトランジスタのドレイン５１２に結合される。第３のトランジスタのソース５２２が、グラウンド電圧ＡＶＳＳに結合される。第２および第３のトランジスタのゲート５１４および５２０は、Ｔａｐ  ｂｉａｓ信号を受信するように結合される。以下でより詳細に説明するように、電流ドライバ３７１とグラウンドとの間に結合されたＮチャネルトランジスタの電流は、電流Ｉ１に比例するが、ＰＶＴの変動とは無関係であり、他方、電流補償回路４４０の電流もまた電流Ｉ１に比例し、したがって、電流ドライバ３７１とグラウンドとの間に結合されたＮチャネルトランジスタの電流に比例するが、ＰＶＴの変動に依存する。テール電流経路３２７のテール電流もまた、電流ドライバ３７１とグラウンドとの間に結合されたＮチャネルトランジスタの電流ならびに電流Ｉ１に比例する。
【００２５】
１．２Ｖの基準電圧を有するＣＭＬタイプのドライバの通常動作の場合、電流源のヘッドルームは、約１５０ｍＶであり得る。この結果、テール電流経路の出力抵抗が低くなり、したがってリニア出力が得られる。より高い振幅状態におけるテール電圧（すなわち、テール電流経路３２７の第１のトランジスタのドレイン３４６における電圧）は、低い振幅状態におけるよりも低い。これは、１つの差動出力レベルを有するＮＲＺデータに対して、またはＰＡＭ４データのより大きな出力（すなわち、−３、３差動出力値）に対して大きい振幅状態に適用されるであろう。これは、ドライバ入力デバイスのドレイン電圧（すなわち、それぞれトランジスタ３２５および３２９のドレイン３２６および３３０における電圧）が、より低い振幅状態（例えば、振幅状態１、−１）において、より高いためである。ドレイン電圧が高いと、テール電流経路の抵抗Ｒｏｕｔが低いため、テール電流変調が生じる。ステアリングが１００％でない場合、テール電圧変調は、高い振幅と低い振幅に対して異なるリークを生じる。したがって、テール電流の品質を改善し、入力デバイスのステアリング係数を改善することによって、高い直線性を達成することができるであろう。
【００２６】
１Ｖ振幅を有する標準的なＣＭＬドライバに対する供給電圧１．２Ｖでは、推定されるトランスミッタ・レベル・ミスマッチ比率（ＲＬＭ）は、圧力、電圧、温度（ＰＶＴ）変動に対して約０．９５であるが、０．９２以下になり得る。トランスミッタに対応するＲＬＭ値は、以下の式に従って定義される。
0006773759.tif 000002
ここで、ＶＤ＝３ｈ０，ＶＣ＝ｈ０，ＶＢ＝−ｈｏ、ＶＡ＝−３ｈ０であり、図５を参照してより詳細に説明する。多くの規格で許容される最小ＲＬＭ値は、０．９２であるが、直線性の値が高いほど出力直線性が向上するので、より望ましい。受信データのビット誤り率（ＢＥＲ）は、ＲＬＭの変化０．４〜０．５につき１０年で（片対数目盛で）線形に劣化することが判明している。したがって、高性能なリンクを達成するために、最小ＲＬＭ＝０．９６と設定することが望ましい場合がある。テール電流源のヘッドルームを改善するために、図３に示すように、プルアップ電流源４６０および４８０が使用される。プルアップ電流源は、電流ドライバの出力信号の高い振幅を達成するために、トランスミッタドライバ回路３０２に接続された１．２Ｖ電源よりも高い電圧に接続される。すなわち、ＡＶＣＣＡＵＸのより高い電圧のために、出力ノード３１４および３２０は、プルアップ電流源４６０および４８０によってより高い電圧に引き上げられ、したがって、出力端子３１５および３２１における出力信号のより大きな振幅を可能にする。ドライバの直線性は、ＰＶＴの変動に強く依存するので、ＰＶＴに依存する追加の補償電流が、電流補償回路４４０によって供給される。
【００２７】
より詳細には、電流補償回路４４０は、テールオーバードライブ電圧が高く、かつ／またはドライバ入力デバイスの閾値電圧がより低い場合に、より多くの電流を供給する。電流補償回路４４０によって提供されるカレントミラーは、以下のトランジスタ式に基づいて設計することができる。
0006773759.tif 000003
ここで、Ｗはトランジスタのゲート幅に等しく、μは移動度に等しく、Ｃはゲート酸化物容量に等しく、Ｌはトランジスタのゲート長に等しく、Ｖｔｈ１は電流源５０２のトランジスタの閾値電圧に等しく、Ｖｔｈ２は電流補償回路４４０のトランジスタの閾値電圧に等しい。式（５）からわかるように、電流Ｉ２は、テールオーバードライブと入力閾値を同時に追跡し、補償に必要な追加の電流を供給する。電流補償回路４４０は、オーバードライブ電圧が高いときに追加の電流を供給し、オーバードライブ電圧は、電流源５０２のトランジスタのゲートソース間電圧と閾値電圧との間の差である。Ｉ１はテール電流に比例するが、ＰＶＴの変動とは無関係である。Ｉ２もまた、テール電流に比例するが、ＰＶＴの変動に依存する係数を有する。式（５）に示すように、テール電流経路の高いオーバードライブおよび／または第１の電流源５０２のトランジスタの低いＶｔｈにより、より高い電流が得られる。
【００２８】
トランスミッタ回路はまた、出力端子に結合された複数のドライバ段を有することができ、段のバイアス電流は、例えば、有限インパルス応答（ＦＩＲ）フィルタなどのフィルタの係数に基づいて個別に制御することができる。図４に示すように、複数の段を有する回路のブロック図は、集積回路のトランスミッタにおいて変調信号を生成することを可能にする。図３の要素に加えて、第２の段４９９（出力部３０４を除く図３の要素のすべてを含む）が、出力端子のノードに結合され、第２の段４９９の出力トランジスタ３２５および３２９のドレイン３２６および３３０もまた、出力端子３１５および３２１に結合されている。第２の段４９９のＮチャネルトランジスタのバイアス入力が、Ｃａｓｋ  Ｂｉａｓ＿２およびＴａｐ  Ｂｉａｓ＿２として示される第２のバイアス信号を受信するように結合される。第２のバイアス電流は、例えば、ＦＩＲフィルタの異なるタップに基づくことができる。２つの段が示されているが、他の段も含めることができることを理解されたい。例として、図３のメイン段に加えてプレカーソル段およびポストカーソル段を含むことができる３つの段を含むことができる。プルアップ電流源の１次電流は、全ドライバ電流に比例するので、各タップにプルアップ電流源を個別に供給するために、各タップからの電流がミラーされる必要がある。
【００２９】
この回路および方法は、ＰＡＭ４データ伝送のマルチレベルなどのマルチレベル出力を有する特定のアプリケーションを見出す。データに対応するＰＡＭ４パターンを図５に示す。図３および図４の回路は、ＮＲＺシグナリングに適用されるが、図３および図４の回路は、ＰＡＭ４シグナリング方式に適合させることができることを、理解されたい。図５の図は、ＰＡＭ４プロトコルによる受信データ信号を示しており、信号の受信電圧が、−３ｈ０、−ｈ０、ｈ０または３ｈ０の値を有する。ＰＡＭ４プロトコルによれば、単一の値を使用して、２ビットのデータを生成することができ、ここで、−３ｈ０は００を、−ｈ０は０１を、ｈ０は１０を、３ｈ０は１１を表すことができる。
【００３０】
ＰＡＭ４プロトコルを実施する際に検出値と同等な値を提供するための基準電圧の適切な値を決定するために、レベル検出回路は、検出された電圧が４つの可能な範囲のうちのどれにあるかを判定し、検出値を４つの可能な範囲のうちの１つに関連付けられた所定の値と同等であるとみなす。詳細には、入力信号の検出値が、＋２ｈ０よりも大きいと判定された場合、＋３ｈ０電圧値が、誤り検出器に入力される基準値として使用される。入力信号の検出値が、０と＋２ｈ０の間にあると判定された場合、＋ｈ０電圧値が、誤り検出器に入力される基準値として使用される。入力信号の検出値が、０と−２ｈ０の間にあると判定された場合、−ｈ０電圧値が、誤り検出器に入力される基準値として使用される。最後に、入力信号の検出値が、−２ｈ０よりも小さいと判定された場合、−３ｈ０電圧値が、誤り検出器に入力される基準値として使用される。
【００３１】
ここで図６を参照すると、集積回路のトランスミッタにおいてＰＡＭ４信号を生成するための回路のブロック図が示されている。詳細には、図３の回路の要素に加えて、ドライバ回路６０２が、それぞれ入力６０６および６０８で第２の入力ＤａｔａＩｎ２およびＤａｔａＩｎ２＿ｂ＿２を受信する第２のプリドライバ６０４に結合される。出力６１０および６１２が、それぞれ、出力ノード３１４および３２０に結合されたドレイン６１５および６１６を有する第１および第２のトランジスタのゲート６１３および６１４に結合される。第１および第２のトランジスタのソース６２２および６２４は、Ｃａｓｋ  ｂｉａｓおよびＴａｐ  ｂｉａｓ信号を受信するように結合された第２のテール電流経路の直列のＮチャネルトランジスタの第１のトランジスタのドレイン６２６に結合される。詳細には、第１のトランジスタのソース６２８は、第２のトランジスタのドレイン６３０に結合される。第２のトランジスタのソース６３２は、グラウンドノードＡＶＳＳに結合されたソースを有する第３のトランジスタのドレイン６３４に結合される。Ｃａｓｃ  ｂｉａｓ信号は、直列のトランジスタの第１のトランジスタのゲート６３８に結合され、Ｔａｐ  ｂｉａｓ信号は、第２および第３のトランジスタのゲート６４０および６４２に結合される。図６の回路の実施態様によれば、出力データ（ＤａｔａＯｕｔおよびＤａｔａＯｕｔ＿ｂ）は、プリドライバ回路３０６およびプリドライバ回路６０４の両方に結合された入力データに基づいている。すなわち、出力データを表す差動出力電圧は、ＰＡＭ４シグナリングに関して上述したように、００、０１、１０、または１１の組み合わせを有することができる両方の入力ＤａｔａＩｎおよびＤａｔａＩｎ２の組み合わせに基づく。
【００３２】
ここで図７を参照すると、集積回路のトランスミッタにおいてＰＡＭ４信号を生成するための複数の段を有する回路のブロック図が示されている。詳細には、図４を参照して上述したように、１つ以上の追加の段を図６のトランスミッタに追加することができる。すなわち、各段７０２は、出力部３０４を除いて図６のすべての要素を含み、各段が、データ入力（ＤａｔａＩｎ、ＤａｔａＩｎ＿ｂ、ＤａｔａＩｎ＿２、ＤａｔａＩｎ＿２）を受信するが、異なるＣａｓｃ  ｂｉａｓおよびＴａｐ  ｂｉａｓ信号によって制御される。例えば、３つの段を実装することができ、図６のメイン段に加えて、プリカーソル段およびポストカーソル段を実装することができる。
【００３３】
ここで図８を参照すると、フローチャートが、集積回路のトランスミッタにおいて変調信号を生成する方法を示す。詳細には、ブロック８０２において、第１の電流経路および第２の電流経路を有する、第１の基準電圧に結合されたトランスミッタドライバ回路３０２などの差動ドライバ回路が、実装される。ブロック８０４で、プルアップ電流源が、差動ドライバ回路の第１および第２の出力ノードに設けられる。ブロック８０６において、プルアップ電流源は、第１の基準電圧よりも大きい第２の基準電圧に結合される。プルアップ回路は、例えば、図３で説明したようなプルアップ回路４６０および４８０とすることができる。さらに、ブロック８０８において、追加の電流補償が、ドライバ回路の電流源に対して提供される。追加の補償電流は、例えば、図３の電流補償回路４４０によって提供されてもよい。ブロック８１０で、差動出力が、差動ドライバ回路の出力に生成される。
【００３４】
ここで図９を参照すると、フローチャートが、集積回路のトランスミッタにおいて変調信号を生成する他の方法を示す。ブロック９０２において、１対の差動入力信号の第１の入力信号を受信するための第１の電流経路と、１対の差動入力信号の第２の入力信号を受信するための第２の電流経路とを有するトランスミッタドライバ回路が、設けられる。トランスミッタドライバ回路は、テール電流経路３２７などのテール電流経路を含み、第１の電流経路および第２の電流経路のそれぞれに結合される。ブロック９０４において、第１のプルアップ電流源が、第１の基準電圧とグラウンドとの間に結合され、第１の電流源の第１の電流は、テール電流経路のテール電流に比例する。第１の電流源は、例えば、電流源３７０とすることができる。ブロック９０６において、第１のプルアップ電流源が、第１の基準電圧とトランスミッタドライバ回路の第１の出力ノードとの間に結合される。ブロック９０８において、第２のプルアップ電流源が、第１の基準電圧とトランスミッタドライバ回路の第２の出力ノードとの間に結合される。第１および第２のプルアップ電流源は、例えば、プルアップ電流源４６０および４８０であってもよい。
【００３５】
ブロック９１０で、トランスミッタドライバ回路は、第２の基準電圧とグラウンドとの間に結合され、第１の基準電圧は、第２の基準電圧より大きい。トランスミッタドライバ回路は、例えばトランスミッタドライバ回路３０２であってもよい。ブロック９１２で、電流補償回路４４０などの電流補償回路が、第１の電流源に結合され、電流補償回路の第２の電流は、テール電流経路のテール電流に比例し、第１の電流源と電流補償回路のトランジスタの閾値電圧に依存する。
【００３６】
図８および図９の方法の様々な要素は、説明されているような図１〜図７の回路を使用して、またはいくつかの他の適切な回路を使用して、実施され得る。方法の特定の要素が記載されているが、本方法の追加の要素または要素に関する追加の詳細が、図１〜図７の開示に従って実施できることを理解されたい。
【００３７】
いくつかの追加の例が、以下に続く。
【００３８】
一例では、集積回路のトランスミッタにおいて変調信号を生成するための回路を提供することができる。このような回路は、１対の差動入力信号の第１の入力信号を受信するための第１の電流経路と、１対の差動入力信号の第２の入力信号を受信するための第２の電流経路とを有するトランスミッタドライバ回路であって、第１の電流経路および第２の電流経路のそれぞれに結合されたテール電流経路を含むトランスミッタドライバ回路；第１の基準電圧とグラウンドとの間に結合された第１の電流源であって、第１の電流源の第１の電流が、テール電流経路のテール電流に比例する、第１の電流源；第１の基準電圧とトランスミッタドライバ回路の第１の出力ノードとの間に結合された第１のプルアップ電流源；ならびに第１の基準電圧とトランスミッタドライバ回路の第２の出力ノードとの間に結合された第２のプルアップ電流源、を含み得る。
【００３９】
そのような回路では、トランスミッタドライバ回路は、第２の基準電圧とグラウンドとの間に結合されてもよく、第１の基準電圧は第２の基準電圧より大きい。
【００４０】
このような回路は、第１の電流源に結合された電流補償回路をさらに含んでいてもよく、電流補償回路の第２の電流は、テール電流経路のテール電流に比例してもよく、第１の電流源と電流補償回路のトランジスタの閾値電圧に依存する。
【００４１】
そのような回路では、第１の電流源は、第１の電流源の電流を制御するために第１のバイアス信号を受信するように結合されてもよい。
【００４２】
このような回路は、第１の基準電圧とグラウンドとの間に結合された第２の電流源をさらに含んでもよく、第２の電流源の第２の電流は、テール電流経路のテール電流に比例する。
【００４３】
このような回路は、第１の基準電圧とトランスミッタドライバ回路の第１の出力ノードとの間に結合された第３のプルアップ電流源と、第１の基準電圧とトランスミッタドライバ回路の第２の出力ノードとの間に結合された第４のプルアップ電流源とを、さらに含んでもよい。
【００４４】
このような回路は、第２の電流源に結合された電流補償回路をさらに含んでもよく、電流補償回路の第３の電流は、テール電流経路のテール電流に比例し、第３のプルアップ電流源と電流補償回路のトランジスタの閾値電圧に依存する。
【００４５】
別の例では、集積回路のトランスミッタにおいて変調信号を生成するための回路を提供することができる。そのような回路は、１対の差動入力信号の第１の入力信号を受信するための第１の電流経路と、１対の差動入力信号の第２の入力信号を受信するための第２の電流経路とを有するトランスミッタドライバ回路であって、第１の電流経路および第２の電流経路のそれぞれに結合されたテール電流経路を含むトランスミッタドライバ回路；第１の基準電圧とグラウンドとの間に結合された第１の電流源であって、第１の電流源の第１の電流が、テール電流経路の電流に比例する、第１の電流源；第１の電流源に結合された電流補償回路であって、電流補償回路の第２の電流が、テール電流経路のテール電流に比例し、第１の電流源および電流補償回路のトランジスタの閾値電圧に依存する、電流補償回路、を含み得る。
【００４６】
そのような回路では、トランスミッタドライバ回路は、第２の基準電圧とグラウンドとの間に結合されてもよく、第１の基準電圧は第２の基準電圧より大きい。
【００４７】
このような回路は、第１の基準電圧とトランスミッタドライバ回路の第１の出力ノードとの間に結合された第１のプルアップ電流源と、第１の基準電圧とトランスミッタドライバ回路の第２の出力ノードとの間に結合された第２のプルアップ電流源とを、さらに含んでもよい。
【００４８】
そのような回路では、第１の電流源は、第１の電流源の第１の電流を制御するために第１のバイアス信号を受信するように結合されてもよい。
【００４９】
このような回路は、第１の基準電圧とグラウンドとの間に結合された第２の電流源をさらに含んでもよく、第２の電流源の第２の電流は、テール電流経路のテール電流に比例する。
【００５０】
このような回路は、第１の基準電圧とトランスミッタドライバ回路の第１の出力ノードとの間に結合された第３のプルアップ電流源と、第１の基準電圧とトランスミッタドライバ回路の第２の出力ノードとの間に結合された第４のプルアップ電流源とを、さらに含んでもよい。
【００５１】
このような回路は、第２の電流源に結合された第２の電流補償回路をさらに含んでもよく、第２の電流補償回路の第３の電流は、テール電流経路のテール電流に比例し、第２の電流源と第２の電流補償回路のトランジスタの閾値電圧に依存する。
【００５２】
別の例では、集積回路のトランスミッタにおいて変調信号を生成する方法を提供することができる。このような方法は、１対の差動入力信号の第１の入力信号を受信するための第１の電流経路と、１対の差動入力信号の第２の入力信号を受信するための第２の電流経路とを有するトランスミッタドライバ回路であって、第１の電流経路および第２の電流経路のそれぞれに結合されたテール電流経路を含むトランスミッタドライバ回路を提供することと、第１の電流源の第１の電流が、テール電流経路のテール電流に比例する、第１の電流源を、第１の基準電圧とグラウンドとの間に結合することと、第１の基準電圧とトランスミッタドライバ回路の第１の出力ノードとの間に第１のプルアップ電流源を結合することと、第１の基準電圧とトランスミッタドライバ回路の第２の出力ノードとの間に第２のプルアップ電流源を結合することと、を含み得る。
【００５３】
このような方法は、トランスミッタドライバ回路を第２の基準電圧とグラウンドとの間に結合することをさらに含んでもよく、第１の基準電圧は、第２の基準電圧より大きい。
【００５４】
このような方法は、第１の電流源に電流補償回路を結合することをさらに含んでもよく、電流補償回路の第２の電流は、テール電流経路のテール電流に比例し、第１の電流源と電流補償回路のトランジスタの閾値電圧に依存する。
【００５５】
このような方法は、第１の基準電圧とグラウンドとの間に第２の電流源を結合することをさらに含んでもよく、第２の電流源の第２の電流は、テール電流経路のテール電流に比例する。
【００５６】
このような方法は、第１の基準電圧とトランスミッタドライバ回路の第１の出力ノードとの間に第３のプルアップ電流源を結合することと、第１の基準電圧とトランスミッタドライバ回路の第２の出力ノードとの間に第４のプルアップ電流源を結合することとを、さらに含んでもよい。
【００５７】
このような方法は、第２の電流源に第２の電流補償回路を結合することをさらに含んでもよく、第２の電流補償回路の第３の電流は、テール電流経路のテール電流に比例し、第２の電流源と第２の電流補償回路のトランジスタの閾値電圧に依存する。
【００５８】
したがって、集積回路のトランスミッタにおいて変調信号を生成する新たな回路および方法が説明されたことが、認識できる。当業者であれば、開示された発明を組み込んだ多くの代替物および同等物が存在することが分かるであろう。結果として、本発明は、前述の実施形態によって限定されるのではなく、以下の特許請求の範囲によってのみ限定される。
【図１】
0006773759.tif 000004
【図２】
0006773759.tif 000005
【図３】
0006773759.tif 000006
【図４】
0006773759.tif 000007
【図５】
0006773759.tif 000008
【図６】
0006773759.tif 000009
【図７】
0006773759.tif 000010
【図８】
0006773759.tif 000011
【図９】
0006773759.tif 000012