(57)【特許請求の範囲】
【請求項１】
基準電圧と第１の電圧との間で変動する入力信号が供給される入力端子と、
前記入力信号に応じた出力電圧を出力する出力端子と、
一端が前記出力端子に接続されたフローティング電源と、
一端が前記基準電圧に接続され、他端に第２の電圧を生成する固定電源と、
一端が前記フローティング電源の他端に接続された第１及び第２の抵抗と、
前記第１及び第２の抵抗のそれぞれの他端にそれぞれドレインが接続された第１及び第２のＮＭＯＳトランジスタと、
前記第１及び第２のＮＭＯＳトランジスタのそれぞれのソースにそれぞれ一端が接続された第３及び第４の抵抗と、
前記第３及び第４の抵抗のそれぞれの他端にそれぞれドレインが接続され、ソースが前記基準電圧に接続された第３及び第４のＮＭＯＳトランジスタと、
入力端子に入力される前記入力信号に基づいて第１及び第２の出力端子から前記第３及び第４のＮＭＯＳトランジスタのゲートに第１及び第２のパルス信号を出力するパルス発生回路と、
電源入力が前記フローティング電源の他端に接続され、低レベル電源入力が前記フローティング電源の一端に接続され、前記第１及び第２の抵抗のそれぞれの他端に生成される第１及び第２の信号を第１及び第２の入力端子で受け、前記入力信号を前記フローティング電源の一端の電圧と他端の電圧との間で変動する信号に変換して出力するロジック回路とを備え、
前記第１及び第２のＮＭＯＳトランジスタは、ゲートが前記第２の電圧に接続され、前記第３及び第４のＮＭＯＳトランジスタがそれぞれオンしたとき、前記第３及び第４のＮＭＯＳトランジスタのドレイン電圧が当該第３及び第４のＮＭＯＳトランジスタの耐圧を超えないように動作することを特徴とするレベルシフト回路。
【請求項２】
前記第３及び第４の抵抗のそれぞれに並列に接続される第１及び第２の容量をさらに備えることを特徴とする請求項１に記載のレベルシフト回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、レベルシフト回路に関する。
【背景技術】
【０００２】
図３に、従来のレベルシフト回路３００の回路図を示す。
従来のレベルシフト回路３００は、高レベル電源端子３０１と、出力端子３０２と、接地端子３０３と、フローティング電源３０４と、低レベル電源３０５と、ＰＷＭ端子３０６と、パルス発生回路３１１と、抵抗３１６、３１７と、高耐圧ＮＭＯＳトランジスタ３１４、３１５、３２３、３２４と、インバータ回路３１８、３１９及びＲＳフリップフロップ回路３２０からなるロジック回路３１０と、ドライバ回路３２１、３２２と、ローサイド駆動信号入力端子３０７とを備えている。
【０００３】
図３を参照して、従来のレベルシフト回路３００の接続について説明する。
パルス発生回路３１１は、入力がＰＷＭ端子３０６に接続されている。高耐圧ＮＭＯＳトランジスタ３１４は、ゲートがパルス発生回路３１１の第１の出力に接続され、ソースが接地端子３０３に接続され、ドレインが抵抗３１６の一端とインバータ回路３１８の入力に接続されている。高耐圧ＮＭＯＳトランジスタ３１５は、ゲートがパルス発生回路３１１の第２の出力に接続され、ソースが接地端子３０３に接続され、ドレインが抵抗３１７の一端とインバータ回路３１９の入力に接続されている。
【０００４】
ＲＳフリップフロップ回路３２０は、セット端子Ｓがインバータ回路３１８の出力に接続され、リセット端子Ｒがインバータ回路３１９の出力に接続され、出力端子Ｑがドライバ回路３２１の入力に接続されている。
【０００５】
ドライバ回路３２１は、出力が高耐圧ＮＭＯＳトランジスタ３２３のゲートに接続されている。高耐圧ＮＭＯＳトランジスタ３２３は、ソースが出力端子３０２に接続され、ドレインが高レベル電源端子３０１に接続されている。
【０００６】
フローティング電源３０４は、一端が抵抗３１６の他端と抵抗３１７の他端とドライバ回路３２１の電源入力に接続され、他端が出力端子３０２とドライバ回路３２１の低レベル電源入力に接続されている。ドライバ回路３２２は、入力がローサイド駆動信号入力端子３０７に接続され、電源入力が低レベル電源３０５の一端に接続され、低レベル電源入力が接地端子３０３に接続されている。高耐圧ＮＭＯＳトランジスタ３２４は、ゲートがドライバ回路３２２の出力に接続され、ソースが接地端子３０３に接続され、ドレインが出力端子３０２に接続されている。低レベル電源３０５は、他端が接地端子３０３に接続されている。
【０００７】
従来のレベルシフト回路３００の動作について説明する。
まず、ＰＷＭ信号に立ち上がりエッジが発生した場合の動作について述べる。ここで、ＰＷＭ信号は、低レベル電源３０５の電圧と等しい振幅を持つ信号である。
【０００８】
パルス発生回路３１１は、入力されたＰＷＭ信号の立ち上がりエッジのタイミングで第１の出力信号Ｓ１にワンショットパルスを出力し、高耐圧ＮＭＯＳトランジスタ３１４のゲートに入力する。高耐圧ＮＭＯＳトランジスタ３１４は、信号Ｓ１のワンショットパルスを電流に変換し、その電流を抵抗３１６に供給することで抵抗３１６の一端に電圧ＨＶ１を発生させる。
【０００９】
インバータ回路３１８は、電圧ＨＶ１の反転信号Ｓ２をＲＳフリップフロップ回路３２０の入力端子Ｓに供給する。ＲＳフリップフロップ回路３２０は、この動作によってセットされて出力端子Ｑから出力信号Ｑ０としてＨＩＧＨレベルを出力する。なお、ロジック回路３１０は、図示のように、フローティング電源３０４で動作する。
【００１０】
ドライバ回路３２１は、入力されたＨＩＧＨレベルの信号Ｑ０をバッファし、出力信号ＤＲＶで高耐圧ＮＭＯＳトランジスタ３２３を駆動する。これにより、高耐圧ＮＭＯＳトランジスタ３２３がオンし、出力端子３０２の電圧ＯＵＴが上昇する。ローサイド駆動信号入力端子３０７には、高耐圧ＮＭＯＳトランジスタ３２３と３２４が交互にオンオフするような信号が入力されており、信号Ｑ０がＨＩＧＨレベルである本状態では、ＬＯＷレベルが入力されている。つまり、高耐圧ＮＭＯＳトランジスタ３２４はオフしている。
【００１１】
次に、上記動作に引き続いてＰＷＭ信号に立ち下がりエッジが発生した場合の動作について述べる。
パルス発生回路３１１は、入力されたＰＷＭ信号の立ち下がりエッジのタイミングで第２の出力信号Ｒ１からワンショットパルスを出力し、高耐圧ＮＭＯＳトランジスタ３１５のゲートに入力する。高耐圧ＮＭＯＳトランジスタ３１５は、信号Ｒ１のワンショットパルスを電流に変換し、その電流を抵抗３１７に供給することで抵抗３１７の一端に電圧ＨＶ２を発生させる。
【００１２】
インバータ回路３１９は、電圧ＨＶ２の反転信号Ｒ２をＲＳフリップフロップ回路３２０の入力端子Ｒに出力する。ＲＳフリップフロップ回路３２０は、この動作によってリセットされて出力端子Ｑから出力信号Ｑ０としてＬＯＷレベルを出力する。
【００１３】
ドライバ回路３２１は、入力されたＬＯＷレベルをバッファして高耐圧ＮＭＯＳトランジスタ３２３をオフさせる。ローサイド駆動信号入力端子３０７には、高耐圧ＮＭＯＳトランジスタ３２３がオフした後にＨＩＧＨレベルが入力される。つまり、高耐圧ＮＭＯＳトランジスタ３２４は、高耐圧ＮＭＯＳトランジスタ３２３がオフした後にオンする。かかる動作により、出力端子３０２の電圧ＯＵＴが低下する。
【００１４】
このように、低レベル電源３０５の電圧と等しい振幅を持つＰＷＭ信号は、フローティング電源３０４の電圧と等しい振幅を持つ信号に変換（レベルシフト）され、ロジック回路３１０の出力端子Ｑから出力信号Ｑ０として出力される。
【００１５】
かかる出力信号Ｑ０によって、高耐圧ＮＭＯＳトランジスタ３２３を駆動することにより、高レベル電源端子３０１と接地端子３０３との間の振幅を持つ出力電圧ＯＵＴが得られる。
このようなレベルシフト回路３００と同様の構成のレベルシフト回路は、例えば、特許文献１に示されている。
【先行技術文献】
【特許文献】
【００１６】
【特許文献１】特開２０１１−１０９８４３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１７】
しかしながら、従来のレベルシフト回路では、電圧ＯＵＴの電圧変動がフローティング電源３０４、抵抗３１６、高耐圧ＮＭＯＳトランジスタ３１４のゲート−ドレイン間容量を経由してパルス発生回路３１１に伝播し、パルス発生回路３１１に耐圧を超える電圧が印加され、パルス発生回路３１１が破壊される可能性があった。また、電圧ＯＵＴの電圧変動は、フローティング電源３０４、抵抗３１７、高耐圧ＮＭＯＳトランジスタ３１５のゲート−ドレイン間容量の経路でも同様に伝播する。具体的な説明を図４のタイミングチャートを用いて行う。
【００１８】
図４は、従来のレベルシフト回路３００において生じる問題を説明するための図であり、従来のレベルシフト回路３００の各ノードの電圧に対応する電圧波形が示されている。
図４に示すように、ＰＷＭ信号が時刻ｔ０でＬＯＷレベルからＨＩＧＨレベルとなると、出力電圧ＯＵＴは、時刻ｔ０から時刻ｔ１にかけて上昇する。この出力電圧ＯＵＴが上昇する期間Ｔにおいて、出力電圧ＯＵＴの上昇が上述のように伝播し、パルス発生回路３１１の第１及び第２の出力Ｓ１及びＲ１にそれぞれヒゲ状のノイズＮが発生し、電圧が変動してしまうことがわかる。特に、出力信号Ｓ１のワンショットパルスにノイズＮが加わることにより、ワンショットパルスの最高電圧よりも高い電圧がパルス発生回路３１１に伝播してしまうことになり、パルス発生回路３１１が破壊されるおそれがある。
【００１９】
本発明は、以上のような課題を解決するために考案されたものであり、レベルシフト動作による耐圧破壊を回避することが出来るレベルシフト回路を提供するものである。
【課題を解決するための手段】
【００２０】
本発明のレベルシフト回路は、基準電圧と第１の電圧との間で変動する入力信号が供給される入力端子と、前記入力信号に応じた出力電圧を出力する出力端子と、一端が前記出力端子に接続されたフローティング電源と、一端が前記基準電圧に接続され、他端に第２の電圧を生成する固定電源と、一端が前記フローティング電源の他端に接続された第１及び第２の抵抗と、前記第１及び第２の抵抗のそれぞれの他端にそれぞれドレインが接続された第１及び第２のＮＭＯＳトランジスタと、前記第１及び第２のＮＭＯＳトランジスタのそれぞれのソースにそれぞれ一端が接続された第３及び第４の抵抗と、前記第３及び第４の抵抗のそれぞれの他端にそれぞれドレインが接続され、ソースが前記基準電圧に接続された第３及び第４のＮＭＯＳトランジスタと、前記入力信号に基づいて前記第３及び第４のＮＭＯＳトランジスタのオン／オフを制御する第１及び第２のパルス信号を出力するパルス発生回路と、前記フローティング電源で動作し、前記第１及び第２の抵抗のそれぞれの他端に生成される第１及び第２の信号を受け、前記入力信号を前記フローティング電源の一端の電圧と他端の電圧との間で変動する信号に変換して出力するロジック回路とを備え、前記第１及び第２のＮＭＯＳトランジスタは、ゲートが前記第２の電圧に接続され、前記第３及び第４のＮＭＯＳトランジスタがそれぞれオンしたとき、前記第３及び第４のＮＭＯＳトランジスタのドレイン電圧が当該第３及び第４のＮＭＯＳトランジスタの耐圧を超えないように動作することを特徴とする。
【発明の効果】
【００２１】
本発明のレベルシフト回路によれば、出力電圧が上昇する際、その変動がフローティング電源及び第１及び第２の抵抗を経由して伝播されてきても、その変動は、第１及び第２のＮＭＯＳトランジスタのゲート−ドレイン間容量を経由して固定電源へバイパスされる。したがって、出力電圧の変動がパルス発生回路へ伝播されることが防止され、パルス発生回路の耐圧破壊を回避することが可能となる。
【図面の簡単な説明】
【００２２】
【図１】本発明の第１の実施形態のレベルシフト回路を示す回路図である。
【図２】本発明の第２の実施形態のレベルシフト回路を示す回路図である。
【図３】従来のレベルシフト回路の回路図である。
【図４】従来のレベルシフト回路において生じる問題点を説明するための図である。
【発明を実施するための形態】
【００２３】
図１は、本発明の第１の実施形態のレベルシフト回路１００の回路図である。
図１に示すように、本実施形態のレベルシフト回路１００は、高レベル電源端子１０１と、出力端子１０２と、接地端子１０３と、フローティング電源１０４と、低レベル電源１０５と、ＰＷＭ端子１０６と、パルス発生回路１１１と、抵抗１２８、１２９、１１６、１１７と、高耐圧ＮＭＯＳトランジスタ１３０、１３１、１２３、１２４と、インバータ回路１１８、１１９及びＲＳフリップフロップ回路１２０からなるロジック回路１１０と、ドライバ回路１２１、１２２と、ローサイド駆動信号入力端子１０７と、低耐圧ＮＭＯＳトランジスタ１２６、１２７とを備えている。
【００２４】
パルス発生回路１１１は、入力がＰＷＭ端子１０６に接続されている。低耐圧ＮＭＯＳトランジスタ１２６は、ゲートがパルス発生回路１１１の第１の出力に接続され、ソースが接地端子１０３に接続され、ドレインが抵抗１２８の一端に接続されている。低耐圧ＮＭＯＳトランジスタ１２７は、ゲートがパルス発生回路１１１の第２の出力に接続され、ソースが接地端子１０３に接続され、ドレインが抵抗１２９の一端に接続されている。
【００２５】
高耐圧ＮＭＯＳトランジスタ１３０は、ゲートが低レベル電源１０５の一端に接続され、ソースが抵抗１２８の他端に接続され、ドレインが抵抗１１６の一端とインバータ回路１１８の入力に接続されている。高耐圧ＮＭＯＳトランジスタ１３１は、ゲートが低レベル電源１０５の一端に接続され、ソースが抵抗１２９の他端に接続され、ドレインが抵抗１１７の一端とインバータ回路１１９の入力に接続されている。
【００２６】
ＲＳフリップフロップ回路１２０は、セット端子Ｓがインバータ回路１１８の出力に接続され、リセット端子Ｒがインバータ回路１１９の出力に接続され、出力端子Ｑがドライバ回路１２１の入力に接続されている。ドライバ回路１２１は、出力が高耐圧ＮＭＯＳトランジスタ１２３のゲートに接続されている。高耐圧ＮＭＯＳトランジスタ１２３は、ソースが出力端子１０２に接続され、ドレインが高レベル電源端子１０１に接続されている。
【００２７】
フローティング電源１０４は、一端が抵抗１１６の他端と抵抗１１７の他端に接続され、他端が出力端子１０２に接続されている。ドライバ回路１２２は、入力がローサイド駆動信号入力端子１０７に接続されている。高耐圧ＮＭＯＳトランジスタ１２４は、ゲートがドライバ回路１２２の出力に接続され、ソースが接地端子１０３に接続され、ドレインが出力端子１０２に接続されている。低レベル電源１０５は、他端が接地端子１０３に接続されている。
【００２８】
ロジック回路１１０及びドライバ回路１２１は、電源入力がフローティング電源１０４の一端に接続され、低レベル電源入力がフローティング電源１０４の他端に接続している。すなわち、ロジック回路１１０及びドライバ回路１２１は、フローティング電源１０４で動作する。一方、ドライバ回路１２２は、電源入力が低レベル電源１０５の一端に接続され、低レベル電源入力が接地端子１０３に接続されている。すなわち、ドライバ回路１２２は、低レベル電源１０５で動作する。
なお、本実施形態において、ＰＷＭ端子１０６に入力されるＰＷＭ信号は、低レベル電源１０５の電圧と等しい振幅を持つ信号である。
【００２９】
以下、本実施形態のレベルシフト回路１００の動作について詳述する。
まず、ＰＷＭ信号に立ち上がりエッジが発生した場合の動作について述べる。
パルス発生回路１１１は、入力されたＰＷＭ信号の立ち上がりエッジのタイミングで第１の出力信号Ｓ１にワンショットパルスを出力し、低耐圧ＮＭＯＳトランジスタ１２６のゲートに入力する。これにより、低耐圧ＮＭＯＳトランジスタ１２６がオンしてドレイン電圧を０Ｖに引き下げ、さらに、低耐圧ＮＭＯＳトランジスタ１２６のドレインに直列に接続された抵抗１２８と高耐圧ＮＭＯＳトランジスタ１３０によって信号Ｓ１のワンショットパルスを電流に変換し、その電流を抵抗１１６に供給することで抵抗１１６の一端に電圧ＨＶ１を発生させる。このとき、高耐圧ＮＭＯＳトランジスタ１３０は、ソース電圧を低レベル電源１０５の電圧よりも高耐圧ＮＭＯＳトランジスタ１３０のしきい値分低い値にクランプするよう動作する。このクランプ動作によって、低耐圧ＮＭＯＳトランジスタ１２６のドレイン電圧が当該低耐圧ＮＭＯＳトランジスタ１２６の耐圧を超えることが防止される。
【００３０】
インバータ回路１１８は、電圧ＨＶ１の反転信号Ｓ２をＲＳフリップフロップ回路１２０の入力端子Ｓに供給する。ＲＳフリップフロップ回路１２０は、この動作によってセットされて出力端子Ｑから出力信号Ｑ０としてＨＩＧＨレベルを出力する。
【００３１】
ドライバ回路１２１は、入力されたＨＩＧＨレベルの信号Ｑ０をバッファし、出力信号ＤＲＶで高耐圧ＮＭＯＳトランジスタ１２３を駆動する。これにより、高耐圧ＮＭＯＳトランジスタ１２３がオンし、出力端子１０２の出力電圧ＯＵＴが上昇する。ローサイド駆動信号入力端子１０７には、高耐圧ＮＭＯＳトランジスタ１２３と１２４が交互にオンオフするような信号が入力されており、信号Ｑ０がＨＩＧＨレベルである本状態では、ＬＯＷレベルが入力されている。つまり、高耐圧ＮＭＯＳトランジスタ１２４はオフしている。
【００３２】
次に、上記動作に引き続いてＰＷＭ信号に立ち下がりエッジが発生した場合の動作について述べる。
パルス発生回路１１１は、入力されたＰＷＭ信号の立ち下がりエッジのタイミングで第２の出力信号Ｒ１にワンショットパルスを出力し、低耐圧ＮＭＯＳトランジスタ１２７のゲートに入力する。これにより、低耐圧ＮＭＯＳトランジスタ１２７がオンしてドレイン電圧を０Ｖに引き下げ、さらに低耐圧ＮＭＯＳトランジスタ１２７のドレインに直列に接続された抵抗１２９と高耐圧ＮＭＯＳトランジスタ１３１によって、信号Ｒ１のワンショットパルスを電流に変換し、その電流を抵抗１１７に供給することで抵抗１１７の一端に電圧ＨＶ２を発生させる。このとき、高耐圧ＮＭＯＳトランジスタ１３１は、ソース電圧を低レベル電源１０５の電圧よりも高耐圧ＮＭＯＳトランジスタ１３１のしきい値分低い値にクランプするよう動作する。このクランプ動作によって、低耐圧ＮＭＯＳトランジスタ１２７のドレイン電圧が当該低耐圧ＮＭＯＳトランジスタ１２７の耐圧を超えることが防止される。
【００３３】
インバータ回路１１９は、電圧ＨＶ２の反転信号Ｒ２をＲＳフリップフロップ回路１２０の入力端子Ｒに供給する。ＲＳフリップフロップ回路１２０は、この動作によってリセットされて出力端子Ｑから出力信号Ｑ０としてＬＯＷレベルを出力する。
【００３４】
ドライバ回路１２１は、入力されたＬＯＷレベルの信号Ｑ０をバッファして高耐圧ＮＭＯＳトランジスタ１２３をオフさせる。一方、ローサイド駆動信号入力端子１２５には、高耐圧ＮＭＯＳトランジスタ１２３がオフした後にＨＩＧＨレベルが入力される。つまり、高耐圧ＮＭＯＳトランジスタ１２４は、高耐圧ＮＭＯＳトランジスタ１２３がオフした後にオンする。かかる動作により、出力端子１０２の電圧ＯＵＴが低下する。
【００３５】
このように、低レベル電源１０５の電圧と等しい振幅を持つＰＷＭ信号、すなわち、設置電圧（「基準電圧」ともいう）と低レベル電源１０５の一端の電圧との間で変動する信号は、フローティング電源１０４の電圧と等しい振幅を持つ信号、すなわち、フローティング電源１０４の一端の電圧と他端の電圧との間で変動する信号に変換（レベルシフト）され、ロジック回路１１０の出力端子Ｑから出力信号Ｑ０として出力される。
【００３６】
かかる出力信号Ｑ０によって、高耐圧ＮＭＯＳトランジスタ１２３を駆動することにより、高レベル電源端子１０１と接地端子１０３との間の振幅を持つ出力電圧ＯＵＴが得られる。
【００３７】
以上のとおり、本実施形態のレベルシフト回路１００は、高耐圧ＮＭＯＳトランジスタ１３０、１３１のゲートを低レベル電源１０５に接続する構成としたため、高耐圧ＮＭＯＳトランジスタ１３０、１３１のドレインに伝播された出力電圧ＯＵＴの電圧変動は、それぞれのゲート−ドレイン間容量を経由して低レベル電源１０５にバイパスされる。したがって、従来のレベルシフト回路３００で発生していた出力電圧ＯＵＴが上昇する期間にパルス発生回路の第１及び第２の出力Ｓ１及びＲ１に生じる電圧変動が抑制され、パルス発生回路１１１の耐圧破壊を防止することが可能となる。
【００３８】
図２は、本発明の第２の実施形態のレベルシフト回路２００を示す回路図である。
図２のレベルシフト回路２００は、図１のレベルシフト回路１００における抵抗１２８、１２９のそれぞれに並列に接続された容量２０１、２０２を備えた構成となっている。その他の構成については、図１に示すレベルシフト回路１００と同様であるため、同一の構成要素には同一の符号を付し、重複する説明は省略する。
【００３９】
容量２０１は、低耐圧ＮＭＯＳトランジスタ１２６がオンに切り替わった際、抵抗１２８よりも大きな電流を発生させることができ、抵抗１１６の一端のノードの電荷を高速に放電することが可能である。また、容量２０２も抵抗１１７の一端のノードに対して同様の効果をもたらすことができる。
【００４０】
したがって、本実施形態によれば、上記第１の実施形態において得られる効果と同様の効果が得られることに加え、容量２０１、２０２を備えることで、レベルシフト動作を高速化することが可能である。
【００４１】
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されず、本発明の趣旨を逸脱しない範囲において種々の変更が可能であることは言うまでもない。
例えば、上記実施形態においては、ＰＷＭ端子１０６に入力されるＰＷＭ信号が低レベル電源１０５の電圧と等しい振幅を持つ信号である例を示したが、異なる振幅を持つ信号であっても構わない。
【符号の説明】
【００４２】
１００，２００  レベルシフト回路
１０１  高レベル電源端子
１０２  出力端子
１０３  接地端子
１０４  フローティング電源
１０５  低レベル電源
１０６  ＰＷＭ端子
１０７  ローサイド駆動信号入力端子
１１０  ロジック回路
１１１  パルス発生回路
１１６、１１７、１２８、１２９  抵抗
１１４、１１５、１２３、１２４、１３０、１３１  高耐圧ＮＭＯＳトランジスタ
１１８、１１９  インバータ回路
１２０  ＲＳフリップフロップ回路
１２１、１２２  ドライバ回路
１２６、１２７  低耐圧ＮＭＯＳトランジスタ
２０１、２０２  容量
【図１】
0006719242.tif 000002
【図２】
0006719242.tif 000003
【図３】
0006719242.tif 000004
【図４】
0006719242.tif 000005