(57)【特許請求の範囲】
【請求項１】
薄板状をなす半導体材料の基材、
前記基材の一方の面に配置された表面電極、
前記基材の他方の面を覆う裏面電極、および
前記表面電極を底として前記他方の面側に開口する穴状をなし、前記表面電極と前記裏面電極とを電気接続するバイアホール、を備え、
前記他方の面側の周縁部には、厚み方向に突出する突出部が、周方向に沿って間欠的に配置されていることを特徴とする半導体装置。
【請求項２】
薄板状をなす半導体材料の基材、
前記基材の一方の面に配置された表面電極、
前記基材の他方の面を覆う裏面電極、および
前記表面電極を底として前記他方の面側に開口する穴状をなし、前記表面電極と前記裏面電極とを電気接続するバイアホール、を備え、
前記他方の面側の周縁部には、前記裏面電極に設けた厚膜部によって形成され、厚み方向に突出する突出部が配置されていることを特徴とする半導体装置。
【請求項３】
薄板状をなす半導体材料の基材、
前記基材の一方の面に配置された表面電極、
前記基材の他方の面を覆う裏面電極、および
前記表面電極を底として前記他方の面側に開口する穴状をなし、前記表面電極と前記裏面電極とを電気接続するバイアホール、を備え、
前記他方の面側の周縁部には、厚み方向に突出する突出部が配置され、
前記突出部の突出高さは、１０μｍ以上、４０μｍ以下であることを特徴とする半導体装置。
【請求項４】
前記突出高さは、１３μｍ以上、２３μｍ以下であることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記突出部は、全周にわたって連なっていることを特徴とする請求項２から４のいずれか１項に記載の半導体装置。
【請求項６】
前記突出部は、前記基材に設けた基材突出部によって形成されていることを特徴とする請求項１、３、４のいずれか１項に記載の半導体装置。
【請求項７】
モノリシック・マイクロ波集積回路が形成されていることを特徴とする請求項１から６のいずれか１項に記載の半導体装置。
【請求項８】
前記半導体材料として、ＧａＡｓ、ＧａＮ、およびＳｉＣのいずれかが用いられていることを特徴とする請求項１から７のいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、半導体装置に関するものである。
【背景技術】
【０００２】
半導体装置の中でも、ＭＭＩＣ（Monolithic Microwave Integrated Circuit）のように、マイクロ波帯あるいは準マイクロ波帯等を扱う高周波用の集積回路を形成する場合、寄生インダクタンスの影響が無視できなくなる。そのため、半導体基板を貫通するバイアホールを形成し、面内で配線を引き回すことなく、半導体基板の表面側に形成された電極を裏面側の導体に接続して接地する構造が用いられている。【０００３】
上述した高周波用の集積回路を構成する半導体基板には、ＧａＡｓ、ＧａＮ、ＳｉＣ等のいわゆるワイドバンドギャップ半導体材料が好適に用いられる。このとき、半導体基板をアセンブリ基板にはんだ材で接合（ダイボンド）した際に、基板と線膨張係数が異なるはんだ材がバイアホール内に這い上がると、温度変化によって亀裂が生じる恐れがある。そこで、はんだ材の這い上がりを防ぐために、バイアホールの開口部分をはんだに濡れない材料で被覆した半導体装置が提案されている（例えば、特許文献１、２参照。）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平４−２１１１３７号公報（段落００１６〜００２１、図１）
【特許文献２】特開平１０−３０３１９８号公報（段落００５１〜００６０、図５〜図６、および段落００８２〜００９４、図１１〜図１２）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
バイアホール内へのはんだ材の這い上がりを阻害すれば、線膨張係数の差による亀裂の発生を抑制できると考えられる。一方、実際の製造現場においては、半導体基板のアセンブリ基板との接合面に、わずかではあるが異物が付着していることがあり、このような状態でダイボンドを行うと、衝撃でバイアホール部分にクラックが入ることがある。クラックは、異物がバイアホールから離れた位置に付着している場合にも発生し、かつ、微小な異物すべてを除去することは、難しいため、クラックの発生を皆無にすることはできず、歩留まりを高くすることが困難であった。【０００６】
本願は、上記のような課題を解決するための技術を開示するものであり、寄生インダクタンスを抑制し、かつ、生産性の高い半導体装置を得ることを目的とする。
【課題を解決するための手段】
【０００７】
本願に開示される半導体装置は、薄板状をなす半導体材料の基材、前記基材の一方の面に配置された表面電極、前記基材の他方の面を覆う裏面電極、および前記表面電極を底として前記他方の面側に開口する穴状をなし、前記表面電極と前記裏面電極とを電気接続するバイアホール、を備え、前記他方の面側の周縁部には、厚み方向に突出する突出部が、周方向に沿って間欠的に配置されていることを特徴とする。
【発明の効果】
【０００８】
本願に開示される半導体装置によれば、異物が付着していても、衝撃を受けないようにしたので、生産性の高い半導体装置を得ることができる。
【図面の簡単な説明】
【０００９】
【図１】図１Ａ〜図１Ｃそれぞれは、実施の形態１にかかる半導体装置の裏面から見た平面図と端面図、およびアセンブリ基板に接合した状態での端面図である。
【図２】図２は、実施の形態１にかかる半導体装置の斜視図である。
【図３】図３は、比較例にかかる半導体装置をアセンブリ基板に接合した状態での端面図である。
【図４】図４Ａ〜図４Ｃそれぞれは、実施の形態２にかかる半導体装置の裏面から見た平面図と端面図、およびアセンブリ基板に接合した状態での端面図である。
【図５】図５は、実施の形態３にかかる半導体装置の裏面から見た平面図である。
【図６】図６Ａ〜図６Ｃそれぞれは、実施の形態３にかかる半導体装置をアセンブリ基板に接合した状態での、切断位置の異なる端面図である。
【図７】図７は、実施の形態４にかかる半導体装置の裏面から見た平面図である。
【図８】図８Ａ〜図８Ｃそれぞれは、実施の形態４にかかる半導体装置をアセンブリ基板に接合した状態での、切断位置の異なる端面図である。
【発明を実施するための形態】
【００１０】
実施の形態１．
図１〜図３は、実施の形態１にかかる半導体装置の構成、および効果について説明するためのものであり、図１は半導体装置をアセンブリ基板との接合面となる裏面から見たときの平面図（図１Ａ）と、図１ＡのＡ−Ａ線による端面図（図１Ｂ）と、半導体装置をアセンブリ基板に接合した状態での図１Ｂに対応する端面図（図１Ｃ）である。また、図２は半導体装置を実装面である表面側から見たときの斜視図である。そして、図３は比較例にかかる半導体装置をアセンブリ基板に接合した状態を示す端面図で図１Ｃに対応する。
【００１１】
本願の各実施の形態にかかる半導体装置は、ＭＭＩＣのような高周波用の電子回路が形成された集積回路、または半導体素子を半導体材料の基材に形成し、表面側に配置された電極を裏面電極に電気接続して接地するためのバイアホールを設けたものである。なお、本願の半導体装置の特徴的な構成の説明の前に、バイアホールを有する半導体装置の構成について説明する。
【００１２】
半導体装置１は、図２に示すように、半導体材料で構成された基材１１に、スイッチング素子、整流素子等の半導体素子１６が形成され、表面１１ｆｆ上には、例えば、インダクタ１４、キャパシタ１５、アンテナ１８、抵抗等の電子部品が配置されている。さらに、各電子部品を電気接続するための配線パターン１２、表面電極１３、および内壁が表面電極と電気接続された導体で覆われ、基材１１の裏面１１ｆｒ（図１）側に開口するバイアホール１ｈが形成されている。
【００１３】
基材１１は、ＧａＡｓ、ＧａＮ、ＳｉＣ等のいわゆるワイドバンドギャップ半導体材料、またはその基板上にさらにエピを形成し（エピタキシャル成長させ）、薄板状にしたものである。幅Ｗは１ｍｍ、奥行Ｄは１ｍｍ程度以上、厚みｔｂは０．１ｍｍ程度のものが多い。表面電極１３は、例えば主に金（Ａｕ）を材料として真空蒸着、スパッタ、またはメッキ等で形成された電極である。
【００１４】
バイアホール１ｈは、ドライエッチングまたはウエットエッチングで基材１１を裏面側から表面電極１３に到達するまで穿孔した有底孔で、図１Ａ、図１Ｂに示すように、裏面電極１７と連続する導体で内壁が覆われ、表面電極１３と導通している。バイアホール１ｈそれぞれは、０．０５〜０．１ｍｍ程度の内径を有し、内壁を覆う導体部分は、厚さ１〜５μｍの裏面電極１７と一体形成され、例えば、Ａｕが用いられる。
【００１５】
このような構成の半導体装置１は、図１Ｃに示すように、ダイボンド材２０により、アセンブリ基板３０に接続された状態で使用される。ダイボンド材２０としては、例えば金錫（ＡｕＳｎ）のようなはんだ材、導電性樹脂等が用いられ、その厚みは５μｍ〜２５μｍである。アセンブリ基板３０としては、例えば銅（Ｃｕ）、セラミック、樹脂などが用いられる。
【００１６】
このとき、表面１１ｆｆ上に実装された電子部品のうち、バイアホール１ｈと導通する表面電極１３に接続された電子部品は、表面１１ｆｆ上の迂回経路を経ることなく、厚み方向に裏面電極１７と電気接続されることで接地される。例えば、半導体素子１６の表面電極（電解効果トランジスタでは主にソース電極、バイポーラトランジスタでは主にエミッタ電極）を接地する際、ワイヤで接地するよりもバイアホール１ｈを介して接地することで、寄生インダクタンスを低減できる。これにより、高周波特性が向上するとともに、チップの面積を削減することが可能となる。
【００１７】
さらに、本願の各実施の形態にかかる半導体装置１では、アセンブリ基板３０との接合面となる裏面１ｆｒの周縁部に、厚み方向（ｚ方向）に突出する突出部１ｐを形成し、主たる領域において、アセンブリ基板３０との間に所定以上の間隔を有するようにした。以下、実施の形態ごとの詳細について説明する。
【００１８】
本実施の形態１にかかる半導体装置１では、裏面電極１７の周縁部分に、バイアホール１ｈ等が配置された主たる領域での厚みｔｍよりも、厚い厚みｔｍｐを有する厚膜部１７ｐを形成することで、突出部１ｐを形成するようにした。この構成は、裏面電極１７を形成する際、全面を一定の厚みｔｍで形成した後、例えば、レジストでパターンを形成し、チップ周縁部のみを選択的に厚みｔｍｐまで厚くさせることで実現できる。
【００１９】
具体的には、周縁部の厚みｔｍｐを裏面電極１７としての主たる領域の厚みｔｍより２０μｍ厚くなるようにすれば、突出部１ｐの厚み方向（ｚ方向）における突出高さΔｔは２０μｍになり、周縁部分は主たる領域に対して２０μｍ突出することになる。なお、裏面電極１７としての主たる領域での厚みｔｍは通常１〜６μｍ程度であり、厚みｔｍが５μｍであれば、周縁部の厚みｔｍｐを２５μｍにすれば、突出高さΔｔは２０μｍになる。
【００２０】
一方、半導体装置１をダイボンドによりアセンブリ基板３０に接合した際のダイボンド材２０の厚みｔｄは、５〜２５μｍの範囲に分布する可能性はあるが、通常、７〜１５μｍの範囲内に入る。また、半導体装置１の裏面電極１７上に付着する異物９０としては、裏面電極１７を形成する際に発生する金粒子が考えられ、製造条件によって変化はするが、荷重をかけても１５〜２５μｍの高さ（有効高さ）が残るものが存在する。
【００２１】
このような状況において、本願の半導体装置１と、比較例として突出部１ｐを有しない半導体装置、それぞれをアセンブリ基板３０にダイボンドした場合について検討する。なお、比較例にかかる半導体装置については、本願の半導体装置１と区別するため、図３に示すように、符号の末尾に「Ｃ」を付すことし、例えば、半導体装置１Ｃと称する。そして、半導体装置１の裏面１ｆｒ、半導体装置１Ｃ裏面１ｆｒＣそれぞれには、同様の異物９０が付着しており、同仕様のアセンブリ基板３０に、同仕様のダイボンド材２０を用いてダイボンド接合することとする。
【００２２】
比較例にかかる半導体装置１Ｃでは、ダイボンド時にダイボンド材２０を介した裏面１ｆｒＣとアセンブリ基板３０との間隔、つまりダイボンド材２０の厚みｔｄＣは、７〜１５μｍの範囲内のいずれかの値になる。そのため、ダイボンド材２０の厚みｔｄＣが最大の１５μｍであったとしても、付着した異物９０のなかに、有効高さが１５μｍを超えるものがあると、ダイボンドの際、異物９０部分に荷重が集中する。
【００２３】
その際、荷重が集中する異物９０から離れていても、基材１１Ｃ内のバイアホール１ｈＣが形成された部分に応力が集中し、バイアホール１ｈＣを起点として亀裂が発生する可能性が高くなる。つまり、上述した１５〜２５μｍの高さが残る異物が混入していた場合には、異物除去を行わない限り、亀裂が発生し、歩留まりが低下する恐れがある。
【００２４】
また、ダイボンド材２０の厚みｔｄＣが最小の７μｍであった場合は、付着した異物９０のなかに、有効高さが７μｍを超えるものがあると、亀裂が発生することになり、異物の除去により、亀裂の発生を抑制することはますます困難になる。
【００２５】
一方、本実施の形態１にかかる半導体装置１では、ダイボンド時のダイボンド材２０の厚みのうち、周縁部の厚みｔｄｐは、比較例の半導体装置１Ｃと同様に、７〜１５μｍの範囲内のいずれかの値になる。しかし、主たる領域の厚みｔｄは、周縁部の厚みｔｄｐよりも突出高さΔｔに相当する分厚くなるので、突出高さΔｔが２０μｍの場合、厚みｔｄｐが最小の７μｍの場合でも主たる領域の厚みｔｄは２７μｍとなる。
【００２６】
そのため、図１Ｃに示すように、有効高さが２７μｍ以下の異物９０であれば、半導体装置１の裏面１ｆｒとアセンブリ基板３０に同時に接することがないので、異物９０への荷重集中がなく、亀裂の発生を防止することができる。別の言い方をすれば、有効高さが２７μｍを超える異物９０を排除できれば、異物９０に起因する亀裂の発生を防止し歩留まりを向上させることができる。
【００２７】
さらには、周縁部の厚みｔｄｐが最大の１５μｍの場合は、高さが３５μｍ以下の異物９０であれば、亀裂発生を防止することができ、有効高さが３５μｍ以上のものに除去対象を絞り込めるので、除去にかかる手間を削減し、歩留まりを向上させることができる。
【００２８】
なお、異物９０の最大の有効高さが、製造プロセスに応じて１５〜２５μｍの間のいずれかの値になる場合、最小の厚みｔｄｐ（７μｍ）を基に、亀裂の発生を回避するのに必要な突出高さΔｔを単純計算すると８〜１８μｍとなる。しかし、製造上のブレを考慮すると、突出高さΔｔの設定値としては、５μｍの余裕をとって、１３〜２３μｍの範囲に定めることが望ましい。
【００２９】
ただし、異物９０の有効高さは、製造プロセスによっては、まれではあるが、５０μｍに達する場合もある。そのような場合には、ダイボンド材２０の必要量は増加するが、突出高さΔｔとして、最大４３μｍまで設定することもありうる。また、実用的には、周縁部でのダイボンド材２０の厚みｔｄｐも、１０μｍ程度になることが多い、それらを考慮すると、突出高さΔｔの設定値としては、１０〜４０μｍの範囲に設定してもよい。
【００３０】
実施の形態２．
上記実施の形態１においては、裏面電極の厚みを変化させることで突出部を形成する例について説明した。本実施の形態２においては、基材自体の厚みを変化させることで突出部を形成する例について説明する。
【００３１】
図４は、実施の形態２にかかる半導体装置の構成について説明するためのものであり、半導体装置をアセンブリ基板との接合面となる裏面から見たときの平面図（図４Ａ）と、図４ＡのＢ−Ｂ線による端面図（図４Ｂ）と、半導体装置をアセンブリ基板に接合した状態での、図４Ｂに対応する端面図（図４Ｃ）である。本実施の形態２において、突出部の構成以外については、実施の形態１と同様であり、同様の部分については同様の符号を付す。また、図２はそのまま援用する。
【００３２】
本実施の形態２にかかる半導体装置１においても、図４に示すように、裏面１ｆｒ側の周縁部に厚み方向に突出する突出部１ｐを形成したものである。そして、実施の形態１の図２で説明したように、各電子部品を電気接続するための配線パターン１２、表面電極１３、および内壁が表面電極１３と電気接続するための導体で覆われ、基材１１の裏面１１ｆｒ側に開口するバイアホール１ｈが形成されている。
【００３３】
本実施の形態２にかかる半導体装置１では、基材１１の裏面電極１７が形成される側の周縁部分に、図４Ｂに示すように、突出高さΔｔｂの基材突出部１１ｐを形成し、一定厚みの裏面電極１７で覆うことで、突出部１ｐを形成した。
【００３４】
この構成は、基材１１を実施の形態１と同様に薄板状に形成し、さらに裏面電極１７が形成される側の周縁部に選択的にエピを形成し、突出高さΔｔｂの基材突出部１１ｐを形成する。そして、表面電極１３の形成、バイアホール１ｈの穿孔後に、裏面全体に、例えば、一定の厚みｔｍ（１〜５μｍ）で、裏面電極１７を形成することで、突出高さΔｔ（≒Δｔｂ）の突出部１ｐを実現できる。
【００３５】
突出部１ｐの内部構造は、実施の形態１とは異なるが、外形的には同一と考えてよく、図４Ｃに示すように、ダイボンド材２０を用いてアセンブリ基板３０に接続された状態で使用される。その際、実施の形態１で説明した突出高さΔｔの設定（製造上は突出高さΔｔｂの設定）と同様の設定により、異物９０に対して、実施の形態１と同様の動作となり、同様の作用効果を奏する。
【００３６】
実施の形態３．
上記実施の形態１または２においては、周縁部に、全周にわたって途切れることなく突出部を形成する例を示した。本実施の形態３および後述する実施の形態４においては、周縁部に沿って複数の突出部を間欠的に配置した例について説明する。
【００３７】
図５と図６は、実施の形態３にかかる半導体装置の構成について説明するためのものであり、図５は半導体装置をアセンブリ基板との接合面となる裏面から見たときの平面図、図６は半導体装置をアセンブリ基板に接合した状態でのそれぞれ切断面の異なる端面図で、図５のＣ−Ｃ線による端面図（図６Ａ）と、図５のＤ−Ｄ線による端面図（図６Ｂ）と、図５のＥ−Ｅ線による端面図（図６Ｃ）である。本実施の形態３において、突出部の配置以外については、実施の形態１と同様であり、同様の部分については同様の符号を付す。また、図２についてもそのまま援用する。
【００３８】
本実施の形態３にかかる半導体装置１においては、図５に示すように、裏面１ｆｒ側の周縁部に厚み方向に突出する突出部１ｐを周方向に沿って間欠的に形成したものである。それ以外については、実施の形態１の図２で説明したように、各電子部品を電気接続するための配線パターン１２、表面電極１３、および内壁が表面電極１３と電気接続するための導体で覆われ、基材１１の裏面１１ｆｒ側に開口するバイアホール１ｈが形成されている。
【００３９】
本実施の形態３における、間欠的に配置した突出部１ｐは、図６Ａに示すように、実施の形態１と同様、裏面電極１７の厚みｔｍを周縁部の必要な部分のみ厚く（厚みｔｍｐ）したものである。これにより、図６Ａ〜図６Ｃに示すように、周縁部分に、突出高さΔｔｂの基材突出部１１ｐを周方向に沿って間欠的に形成し、一定厚みの裏面電極１７で覆うことで、突出部１ｐを形成した。
【００４０】
この構成は、裏面電極１７を形成する際、全面を一般的な厚みｔｍで形成した後、例えば、レジストでパターンを形成し、チップ周縁部のうちの必要な部分のみを選択的に厚みｔｍｐまで厚くさせることで実現できる。
【００４１】
本実施の形態３にかかる半導体装置１は、突出部１ｐが、周縁部に沿って間欠的に配置されていることが、実施の形態１および２に対して異なる。しかし、間欠的に配置された突出部１ｐが主たる領域を囲むように配置されているので、半導体装置１がアセンブリ基板３０に対して傾くことがない。そのため、突出部１ｐを全周にわたって連なるように形成したときと同様に、主たる領域におけるダイボンド材２０の厚みｔｄを制御することができる。つまり、厚みｔｄを異物９０の影響が出ない程度に厚くする効果は同一と考えてよく、同様の作用効果を奏することが可能である。
【００４２】
さらに、突出部１ｐを周方向に沿って間欠的に配置したので、図６Ｃに示すように、まれではあるが、周縁部に異物９０が付着していたときでも、間欠部分であれば、異物９０の影響を排除できる。主たる領域を囲むような配置としては、図５で示した例に限らず、例えば、４隅、あるいは４辺に分散して設けるようにしてもよい。
【００４３】
実施の形態４．
上記実施の形態３においては、周方向に沿って間欠的に配置する突出部を裏面電極の厚みを変化させることで形成する例について説明した。本実施の形態４においては、実施の形態１に対する実施の形態２の違いと同様、基材自体の厚みを変化させることで間欠的な突出部を形成する例について説明する。
【００４４】
図７と図８は、実施の形態４にかかる半導体装置の構成について説明するためのものであり、図７は半導体装置をアセンブリ基板との接合面となる裏面から見たときの平面図、図８は半導体装置をアセンブリ基板に接合した状態でのそれぞれ切断面の異なる端面図で、図７のＦ−Ｆ線による端面図（図８Ａ）と、図７のＧ−Ｇ線による端面図（図８Ｂ）と、図７のＨ−Ｈ線による端面図（図８Ｃ）である。本実施の形態４においては、突出部の構造については実施の形態２と同様で、突出部の配置については実施の形態３と同様である。その他、同様の部分については同様の符号を付す。また、図２についてもそのまま援用する。
【００４５】
本実施の形態４にかかる半導体装置１においても、実施の形態３と同様、図７に示すように、裏面１ｆｒ側の周縁部に、周縁部に沿って複数の突出部を間欠的に配置したものである。また、実施の形態２と同様、図８Ａ〜図８Ｃに示すように、基材１１の裏面電極１７が形成される側の周縁部分に沿って間欠的な基材突出部１１ｐを形成し、主たる領域と同じ厚みｔｍの裏面電極１７で覆われた複数の突出部１ｐを形成した。
【００４６】
そして、実施の形態１の図２で説明したように、各電子部品を電気接続するための配線パターン１２、表面電極１３、および内壁が表面電極１３と電気接続するための導体で覆われ、基材１１の基材１１の裏面１１ｆｒ側に開口するバイアホール１ｈが形成されている。
【００４７】
この構成は、実施の形態２と同様に、基材１１を薄板状に形成し、さらに裏面電極１７が形成される側の周縁部に間欠的に選択した部位にエピを形成し、突出高さΔｔｂの基材突出部１１ｐを形成する。そして、表面電極１３の形成、バイアホール１ｈの穿孔後に、裏面全体に、一定の厚みｔｍ（１〜５μｍ）で、裏面電極１７を形成することで、突出高さΔｔ（≒Δｔｂ）の間欠的な突出部１ｐを実現できる。
【００４８】
突出部１ｐの内部構造は、実施の形態３とは異なるが、外形的には同一と考えてよく、ダイボンド材２０を用いてアセンブリ基板３０に接続された状態で使用される。その際、実施の形態１で説明した突出高さΔｔの設定（製造上は突出高さΔｔｂの設定）と同様の設定により、異物９０に対して、実施の形態１で説明したのと同様の動作となり、同様の作用効果を奏する。さらに、実施の形態３で説明した間欠配置の効果も奏する。
【００４９】
さらに、本願は、様々な例示的な実施の形態および実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、および機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組合せで実施の形態に適用可能である。従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
【００５０】
例えば、突出部１ｐについては、基材突出部１１ｐと厚膜部１７ｐとの組合せでもよく、導電性を問わず、他の材料で構成しても構わない。また、上記各実施の形態では、基材１１の好適な材料として、ワイドバンドギャップ半導体材料であるＧａＡｓ、ＧａＮ、ＳｉＣを用いる例を示したが、これに限ることはなく、他の半導体材料であってよい。また、ＭＭＩＣを構成する例を示したが、これに限ることはなく、薄板状でバイアホール１ｈを備えた半導体装置であれば、単独のトランジスタであってもよい。
【００５１】
さらには、バイアホール１ｈの内壁を覆う導電材を裏面電極１７と一体形成する例を示したが、これに限ることはなく、別途、同じ材料、あるいは異なる材料で形成してもよく、表面電極１３と裏面電極１７を導通させるのであれば、内壁全体を覆う必要もない。また、表面電極１３、裏面電極１７の材料についても、金に限ることなく、他の材料であってよい。さらには、ダイボンド材２０についても、厚み範囲を制御できる材料であれば、その特性に応じて、突出高さΔｔを調整することで対応可能である。
【００５２】
以上のように、各実施の形態にかかる半導体装置１によれば、薄板状をなす半導体材料の基材１１、基材１１の一方の面（表面１１ｆｆ）に配置された表面電極１３、基材１１の他方の面（裏面１１ｆｒ）を覆う裏面電極１７、および表面電極１３を底として他方の面（１１ｆｒ）側に開口する穴状をなし、内壁上を厚み方向に延びる導電材によって表面電極１３と裏面電極１７とを電気接続するバイアホール１ｈ、を備え、他方の面（裏面１１ｆｒ）側の周縁部には、厚み方向（ｚ方向）に突出する突出部１ｐが配置されているように構成したので、付着した異物９０に荷重がかかった際の衝撃によるバイアホール１ｈ部分での亀裂の発生を抑えることができる。つまり、寄生インダクタンスの抑制と、製造時のクラック発生の防止を両立させ、生産性の高い半導体装置を得ることができる。
【００５３】
その際、突出部１ｐは、全周にわたって連なっているようにすれば、半導体装置１の裏面１ｆｒとアセンブリ基板３０との平行性を保ち、主たる領域の全面にわたって、異物９０の影響を防止するために必要な間隔（厚みｔｄ）を保つことができる。
【００５４】
あるいは、突出部１ｐは、周方向に沿って間欠的に配置されているようにすれば、周縁部に異物９０が付着した際の影響も低減することができる。
【００５５】
突出部１ｐは、裏面電極１７に設けた厚膜部１７ｐによって形成されているようにすれば、マスキングとメッキの単純な組み合わせで、容易に突出高さΔｔの制御ができる。
【００５６】
突出部１ｐは、基材１１に設けた基材突出部１１ｐによって形成されているようにすれば、電極に用いる金のような貴金属の使用を増加させることなく、突出部１ｐを形成することができる。
【００５７】
突出部１ｐの突出高さΔｔは、１０μｍ以上、４０μｍ以下であれば、実用上、どのようなプロセス条件で製造しても、異物９０に対する影響を抑制することができる。
【００５８】
さらに、突出高さΔｔとして、１３μｍ以上、２３μｍ以下に設定すれば、突出部１ｐの形成にかかる手間、材料等の手間、クラックによる歩留まり低下の双方を考慮して、生産性の高い半導体装置が得られる。
【００５９】
モノリシック・マイクロ波集積回路が形成されている半導体装置１に適用した場合、とくに、寄生インダクタンスの影響が大きく、対策のためのバイアホール１ｈの数も多くなり、クラック防止の必要性が高くなる。
【００６０】
また、半導体材料として、ＧａＡｓ、ＧａＮ、およびＳｉＣのいずれかが用いられている場合、一般的なシリコンと比べ、硬度が高く、また耐熱温度が高い分、ダイボンド時の温度も高くなる傾向にある。そのため、異物９０が付着した際のバイアホール１ｈに応力が集中する可能性が高くなり、クラック防止の効果が高くなる。
【符号の説明】
【００６１】
１：半導体装置、  １ｆｒ：裏面、  １ｈ：バイアホール、  １ｐ：突出部、  １１：基材、  １１ｆｆ：表面（一方の面）、  １１ｆｒ：裏面（他方の面）、  １１ｐ：基材突出部、  １３：表面電極、  １７：裏面電極、  １７ｐ：厚膜部、  ２０：ダイボンド材、  ３０：アセンブリ基板、  ９０：異物、  Δｔ：突出高さ。
【要約】
半導体装置（１）は、薄板状をなす半導体材料の基材（１１）、基材（１１）の表面（１１ｆｆ）に配置された表面電極（１３）、基材（１１）の裏面（１１ｆｒ）を覆う裏面電極（１７）、および表面電極（１３）を底として裏面（１１ｆｒ）側に開口する穴状をなし、表面電極（１３）と裏面電極（１７）とを電気接続するバイアホール（１ｈ）、を備え、裏面（１１ｆｒ）側の周縁部には、厚み方向に突出する突出部（１ｐ）が配置されているように構成した。【図１】
0006719687.tif 000002
【図２】
0006719687.tif 000003
【図３】
0006719687.tif 000004
【図４】
0006719687.tif 000005
【図５】
0006719687.tif 000006
【図６】
0006719687.tif 000007
【図７】
0006719687.tif 000008
【図８】
0006719687.tif 000009