(57)【特許請求の範囲】
【請求項１】
半導体装置を有するタイヤであり、
前記半導体装置は、第１の回路部と、前記第１の回路部に接続されたアンテナと、前記第１の回路部に接続されたセンサ素子と、を有し、
前記センサ素子は、前記タイヤの空気圧を測定する機能を有し、
前記第１の回路部は、アナログデジタル変換回路と、第１のサンプルホールド回路と、第２乃至第４のサンプルホールド回路を有するサンプリング回路と、を有し、
前記第２乃至前記第４のサンプルホールド回路の各々は、バッファ回路と、トランジスタ及び容量素子を有する第２の回路部と、を有し、
前記トランジスタは、チャネル形成領域に酸化物半導体を有し、
前記バッファ回路は、前記トランジスタのソース及びドレインの一方に、アナログ電位を供給することができる機能を有し、
前記第２の回路部は、前記トランジスタをオフにすることで、前記トランジスタのソース及びドレインの他方と前記容量素子とに、前記アナログ電位に応じた電荷を保持する機能を有し、
前記バッファ回路は、前記アナログ電位に応じた電荷を保持した後に、電源電圧の供給が停止される機能を有し、
前記複数のセンサ素子の一は、前記第２のサンプルホールド回路及び前記第３のサンプルホールド回路を介して、前記第１のサンプルホールド回路に接続され、
前記複数のセンサ素子の一は、前記第４のサンプルホールド回路を介して、前記第１のサンプルホールド回路に接続され、
前記第２のサンプルホールド回路が有するトランジスタのゲートは、第１の制御信号を供給する機能を有する第１の配線に接続され、
前記第３のサンプルホールド回路が有するトランジスタのゲートと、前記第４のサンプルホールド回路が有するトランジスタのゲートとは、第２の制御信号を供給する機能を有する第２の配線に接続される、タイヤ。
【請求項２】
請求項１において、
前記酸化物半導体は、ｃ軸配向した結晶、または、ナノビーム電子回折パターンにてリング状の回折パターンが観察される結晶を有し、
前記トランジスタの室温におけるチャネル幅１μｍあたりの規格化されたオフ電流は、１×１０−１８Ａ以下であり、
前記オフ電流は、前記トランジスタのゲートとソースの間の電圧が−０．５Ｖ乃至−０．８Ｖの範囲における値である、タイヤ。
【請求項３】
請求項１又は２において、
前記半導体装置は、無線により通信する機能を有する、タイヤ。
【請求項４】
請求項１乃至３のいずれか一において、
前記半導体装置は、前記タイヤの側面に位置する、タイヤ。
【請求項５】
第１の回路部と、前記第１の回路部に接続されたアンテナと、前記第１の回路部に接続された複数のセンサ素子と、を有し、
前記第１の回路部は、アナログデジタル変換回路と、第１のサンプルホールド回路と、第２乃至第４のサンプルホールド回路を有するサンプリング回路と、を有し、
前記第２乃至前記第４のサンプルホールド回路の各々は、バッファ回路と、トランジスタ及び容量素子を有する第２の回路部と、を有し、
前記トランジスタは、チャネル形成領域に酸化物半導体を有し、
前記バッファ回路は、前記トランジスタのソース及びドレインの一方に、アナログ電位を供給する機能を有し、
前記第２の回路部は、前記トランジスタをオフにすることで、前記トランジスタのソース及びドレインの他方と前記容量素子とに、前記アナログ電位に応じた電荷を保持する機能を有し、
前記バッファ回路は、前記アナログ電位に応じた電荷を保持した後に、電源電圧の供給が停止される機能を有し、  前記複数のセンサ素子は、圧力、温度、歪み、または加速度のうち二つ以上を測定する機能を有し、
前記複数のセンサ素子の一は、前記第２のサンプルホールド回路及び前記第３のサンプルホールド回路を介して、前記第１のサンプルホールド回路に接続され、
前記複数のセンサ素子の一は、前記第４のサンプルホールド回路を介して、前記第１のサンプルホールド回路に接続され、
前記第２のサンプルホールド回路が有するトランジスタのゲートは、第１の制御信号を供給する機能を有する第１の配線に接続され、
前記第３のサンプルホールド回路が有するトランジスタのゲートと、前記第４のサンプルホールド回路が有するトランジスタのゲートとは、第２の制御信号を供給する機能を有する第２の配線に接続される、半導体装置。
【請求項６】
請求項５において、
前記アナログデジタル変換回路は、コンパレータと、逐次比較レジスタと、デジタルアナログ変換回路と、を有する半導体装置。
【請求項７】
請求項５又は６において、
前記酸化物半導体は、ｃ軸配向した結晶、または、ナノビーム電子回折パターンにてリング状の回折パターンが観察される結晶を有し、
前記トランジスタの室温におけるチャネル幅１μｍあたりの規格化されたオフ電流は、１×１０−１９Ａ以下であり、
前記オフ電流は、前記トランジスタのゲートとソースの間の電圧が−０．５Ｖ乃至−０．８Ｖの範囲における値である、半導体装置。
【請求項８】
請求項１乃至４のいずれか一に記載のタイヤと、
質問器と、を有し、
前記半導体装置は、前記タイヤの内部に位置し、
前記質問器は、前記タイヤの外部に位置する、移動体。
【請求項９】
請求項５乃至７のいずれか一に記載の半導体装置と、
質問器と、を有し、
前記半導体装置と、前記質問器との距離は５ｃｍ以上２ｍ以下である、移動体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一態様は、半導体装置、電子機器、タイヤおよび移動体に関する。
【０００２】
なお本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、撮像装置、記憶装置、それらの駆動方法、または、それらの製造方法、を一例として挙げることができる。
【背景技術】
【０００３】
タイヤを有する移動体の安全性を維持するため、タイヤの劣化を把握することは重要である。タイヤの劣化を解析する一例として、タイヤの空気圧の測定が挙げられる。特許文献１には、タイヤの空気圧を検出する装置として、タイヤのホイールに圧力検知型の電荷生成器を装着し、車体側に電波受信用のアンテナを設置する例が示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１１−９９８１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の一態様は、消費電力の低い回路を提供することを課題の一とする。または、本発明の一態様は、消費電力の低いセンサを提供することを課題の一とする。または、本発明の一態様は、信頼性の高いセンサを提供することを課題の一とする。または、本発明の一態様は、消費電力の低い半導体装置を提供することを課題の一とする。または、本発明の一態様は、信頼性の高い半導体装置を提供することを課題の一とする。または、本発明の一態様は、性能の管理されたタイヤを提供することを課題の一とする。または、本発明の一態様は、性能の管理された移動体を提供することを課題の一とする。または、本発明の一態様は、安全性の高い移動体を提供することを課題の一とする。
【０００６】
または、本発明の一態様は、新規な回路を提供することを課題の一とする。または、本発明の一態様は、新規な半導体装置を提供することを課題の一とする。
【課題を解決するための手段】
【０００７】
本発明の一態様は、半導体装置を有するタイヤであり、半導体装置は、回路部と、アンテナと、センサ素子と、を有し、回路部は、トランジスタを有し、トランジスタは、酸化物半導体を有し、センサ素子は、タイヤの空気圧を測定する機能を有するタイヤである。
【０００８】
または、本発明の一態様は、半導体装置を有するタイヤであり、半導体装置は、第１の回路部と、アンテナと、センサ素子と、を有し、センサ素子は、タイヤの空気圧を測定する機能を有し、第１の回路部は、アナログデジタル変換回路およびサンプルホールド回路を有し、サンプルホールド回路は、バッファ回路と、第２の回路部と、を有し、第２の回路部は、トランジスタと、容量素子と、を有し、バッファ回路は、トランジスタのソース又はドレインの一方に、アナログ電位を供給することができる機能を有し、トランジスタは、トランジスタをオフにすることで、ソース又はドレインの他方および容量素子にアナログ電位に応じた電荷を保持する機能を有し、バッファ回路は、アナログ電位に応じた電荷を保持した後に、電源電圧の供給が停止される機能を有するタイヤである。
【０００９】
また、上記構成において、トランジスタは、酸化物半導体を有することが好ましい。
【００１０】
また、上記構成において、半導体装置は、無線により通信する機能を有することが好ましい。
【００１１】
また、上記構成において、半導体装置は、タイヤの側面に位置することが好ましい。
【００１２】
または、本発明の一態様は、第１の回路部と、アンテナと、複数のセンサ素子と、を有し、第１の回路部は、アナログデジタル変換回路と、複数のサンプルホールド回路を有し、サンプルホールド回路は、バッファ回路と、第２の回路部と、を有し、第２の回路部は、トランジスタと、容量素子と、を有し、バッファ回路は、トランジスタのソース又はドレインの一方に、アナログ電位を供給することができる機能を有し、第２の回路部は、トランジスタをオフにすることで、ソース又はドレインの他方および容量素子にアナログ電位に応じた電荷を保持する機能を有し、バッファ回路は、アナログ電位に応じた電荷を保持した後に、電源電圧の供給が停止される機能を有し、複数のセンサ素子は、圧力、温度、歪み、または加速度のうち二つ以上を測定する機能を有する半導体装置である。
【００１３】
または、本発明の一態様は、密閉された空間に設置され、第１の回路部と、アンテナと、複数のセンサ素子と、を有し、第１の回路部は、アナログデジタル変換回路と、複数のサンプルホールド回路を有し、サンプルホールド回路は、バッファ回路と、第２の回路部と、を有し、第２の回路部は、トランジスタと、容量素子と、を有し、バッファ回路は、トランジスタのソース又はドレインの一方に、アナログ電位を供給することができる機能を有し、トランジスタは、トランジスタをオフにすることで、ソース又はドレインの他方および容量素子にアナログ電位に応じた電荷を保持する機能を有し、バッファ回路は、アナログ電位に応じた電荷を保持した後に、電源電圧の供給が停止される機能を有し、複数のセンサ素子は、圧力、温度、歪み、または加速度のうち二つ以上を測定する機能を有する半導体装置である。
【００１４】
また、上記構成において、アナログデジタル変換回路は、コンパレータと、逐次比較レジスタと、デジタルアナログ変換回路と、を有することが好ましい。
【００１５】
また、上記構成において、トランジスタは、酸化物半導体を有することが好ましい。
【００１６】
または、本発明の一態様は、密閉された空間に設置され、回路部と、アンテナと、センサ素子と、を有し、センサ素子は、タイヤの空気圧を測定する機能を有し、回路部は、トランジスタを有し、トランジスタは、酸化物半導体を有する半導体装置である。
【００１７】
または、本発明の一態様は、上記のいずれかに記載の半導体装置を有するタイヤである。
【００１８】
または、本発明の一態様は、上記のいずれかに記載の半導体装置と、質問器と、を有し、半導体装置は、タイヤの内部に位置し、質問器は、タイヤの外部に位置する移動体である。
【００１９】
または、本発明の一態様は、上記に記載の半導体装置と、質問器と、を有し、半導体装置と、質問器との距離は５ｃｍ以上２ｍ以下の移動体である。
【００２０】
または、本発明の一態様は、回路部と、アンテナと、ｍ個（ｍは整数）のセンサ素子と、を有する無線回路において、回路部は、アナログデジタル変換回路と、ｎ個（ｎは整数）のサンプルホールド回路を有し、第ｘ（ｘは１以上ｍ以下の整数）のセンサ素子は、ｎ個のサンプルホールド回路のいずれか一つに接続し、ｍ個のセンサ素子から出力されるそれぞれのアナログ電位を、ｎ個のサンプルホールド回路のいずれか一つに入力する第１のステップを行い、ｎ個のサンプルホールド回路に入力されたそれぞれのアナログ電位を保持する第２のステップを行い、第ｙ（ｙは１以上ｎ以下の整数）のサンプルホールド回路から出力されるアナログ電位を、ｙが１からｎまで順次、アナログデジタル変換回路に入力する第３のステップを行う、半導体装置の動作方法である。
【００２１】
また、上記構成において、第ｙのサンプルホールド回路は、バッファ回路と、第ｙの回路と、を有し、第ｙの回路は、第ｙのトランジスタと、第ｙの容量素子と、を有し、バッファ回路は、第ｙのトランジスタのソース又はドレインの一方に、アナログ電位を供給することができる機能を有し、第ｙのトランジスタは、第ｙのトランジスタをオフにすることで、ソース又はドレインの他方および第ｙの容量素子にアナログ電位に応じた電荷を保持する機能を有し、半導体装置は、アナログ電位に応じた電荷を保持した後に、バッファ回路への電源電圧の供給を停止する機能を有し、第ｙのトランジスタは、酸化物半導体を有することが好ましい。
【００２２】
また、上記構成において、ｎはｍ以上の値を有することが好ましい。
【００２３】
また、上記構成において、半導体装置は、タイヤに装着され、ｍ個のセンサ素子の少なくとも一は、タイヤの空気圧を測定する機能を有することが好ましい。
【００２４】
また、上記構成において、半導体装置は、タイヤの側面に位置することが好ましい。
【発明の効果】
【００２５】
本発明の一態様により、消費電力の低い回路を提供することができる。また、本発明の一態様により、消費電力の低いセンサを提供することができる。また、本発明の一態様により、信頼性の高いセンサを提供することができる。また、本発明の一態様により、消費電力の低い半導体装置を提供することができる。また、本発明の一態様により、信頼性の高い半導体装置を提供することができる。また、本発明の一態様により、性能の管理されたタイヤを提供することができる。また、本発明の一態様により、性能の管理された移動体を提供することができる。また、本発明の一態様により、安全性の高い移動体を提供することができる。
【００２６】
また、本発明の一態様により、新規な回路を提供することができる。また、本発明の一態様により、新規な半導体装置を提供することができる。
【図面の簡単な説明】
【００２７】
【図１】本発明の一態様の半導体装置の一例を説明する図。
【図２】本発明の一態様の回路図およびタイミングチャート。
【図３】タイヤとホイールの外観図および断面図。
【図４】半導体装置の搭載例を説明する図。
【図５】半導体装置の搭載例を説明する図および半導体装置の模式図。
【図６】アンテナと受信部の断面図および斜視図。
【図７】アンテナと受信部の断面図および斜視図。
【図８】本発明の一態様の移動体の一例を説明する図。
【図９】本発明の一態様の移動体の一例を説明する図。
【図１０】本発明の一態様の移動体およびタイヤを説明する図。
【図１１】半導体装置および受信部の搭載例を説明する図。
【図１２】半導体装置および受信部の搭載例を説明する図。
【図１３】半導体装置および受信部の搭載例を説明する図。
【図１４】本発明の一態様の移動体の一例を説明する図。
【図１５】本発明の一態様の移動体の一例を説明する図。
【図１６】本発明の一態様を説明するためのブロック図。
【図１７】本発明の一態様を説明するためのブロック図。
【図１８】本発明の一態様のタイミングチャート。
【図１９】本発明の一態様を説明するためのブロック図。
【図２０】本発明の一態様を説明するためのブロック図。
【図２１】本発明の一態様のタイミングチャート。
【図２２】本発明の一態様のタイミングチャート。
【図２３】本発明の一態様を説明するための回路図及びタイミングチャート。
【図２４】本発明の一態様を説明するための回路図。
【図２５】本発明の一態様を説明するための回路図。
【図２６】本発明の一態様を説明するための回路図。
【図２７】本発明の一態様を説明するためのブロック図。
【図２８】本発明の一態様を説明するための回路図。
【図２９】本発明の一態様を説明するためのブロック図。
【図３０】本発明の一態様を説明するためのブロック図。
【図３１】本発明の一態様を説明するための回路図。
【図３２】本発明の一態様を説明するための回路図。
【図３３】本発明の一態様を説明するためのタイミングチャート。
【図３４】本発明の一態様を説明するための回路図。
【図３５】本発明の一態様を説明するためのタイミングチャート。
【図３６】本発明の一態様を説明するための断面図。
【図３７】本発明の一態様を説明するための電子機器。
【図３８】本発明の一態様を説明するための模式図。
【図３９】距離と電力との関係を示す図。
【図４０】ＣＡＡＣ−ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図、ならびにＣＡＡＣ−ＯＳの制限視野電子回折パターンを示す図。
【図４１】ＣＡＡＣ−ＯＳの断面ＴＥＭ像、ならびに平面ＴＥＭ像およびその画像解析像。
【図４２】ｎｃ−ＯＳの電子回折パターンを示す図、およびｎｃ−ＯＳの断面ＴＥＭ像。
【図４３】ａ−ｌｉｋｅ  ＯＳの断面ＴＥＭ像。
【図４４】Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。
【発明を実施するための形態】
【００２８】
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
【００２９】
なお本明細書等において、「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものである。したがって、構成要素の数を限定するものではない。また、構成要素の順序を限定するものではない。また例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素が、他の実施の形態、あるいは特許請求の範囲において「第２」に言及された構成要素とすることもありうる。また例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素を、他の実施の形態、あるいは特許請求の範囲において省略することもありうる。
【００３０】
なお図面において、同一の要素または同様な機能を有する要素、同一の材質の要素、あるいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は省略する場合がある。
【００３１】
（実施の形態１）
本実施の形態では、本発明の一態様の半導体装置と、その搭載例について説明する。
【００３２】
＜半導体装置の一例＞
本発明の一態様の半導体装置の一例について説明する。
【００３３】
図１には、本発明の一態様の半導体装置の構成例を示す。図１に示す半導体装置４００は、回路部４０２を有する。また、半導体装置４００は、アンテナ４０１と、センサ素子４１２乃至センサ素子４１４を有することが好ましい。回路部４０２は、アナログデジタル変換回路４２０と、サンプルホールド回路１０１と、を有する。また、回路部４０２は、整流回路４０３と、復調回路４０４と、変調回路４０５と、定電圧回路４０６と、制御回路４０７と、発振回路４０８と、メモリ回路４０９と、を有してもよい。ここでサンプルホールド回路１０１と、センサ素子４１２乃至センサ素子４１４との間にインターフェースを有してもよい。また、インターフェースは、セレクタを有してもよい。セレクタは例えば、センサ素子４１２乃至センサ素子４１４の信号のうち一つまたは複数を選択することができる。
【００３４】
ここで、アンテナ４０１と、整流回路４０３と、復調回路４０４と、変調回路４０５と、定電圧回路４０６と、制御回路４０７と、発振回路４０８と、メモリ回路４０９と、を無線タグ４１６と呼ぶ場合がある。ここで例えば、アンテナと、センサ素子とを有する装置を無線センサと呼ぶ場合がある。本発明の一態様の半導体装置は、無線センサを有することが好ましい。ここで、無線センサは例えば、無線で通信する機能を有するセンサである。無線センサは、ＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）センサ等と呼ばれている。
【００３５】
無線センサは、無線通信装置からの無線信号を受信し、センサ素子で得たデータを無線通信装置へ送信する機能を有する。なお無線通信装置は、無線信号を送受信できる装置あればよく、一例としては、質問器、スマートメーター、携帯電話、パーソナルコンピュータ、あるいはデータを収集する無線端末等を挙げることができる。
【００３６】
また無線信号の周波数帯は、法令等に基づいて適宜選択すればよく、例えば長波帯、短波帯、ＵＨＦ帯、マイクロ波帯等を用いることができる。また、例えば１３５ｋＨｚ帯、１３．５６ＭＨｚ帯、９００ＭＨｚ帯、２．４５ＧＨｚ帯等を用いることができる。無線信号の周波数帯に応じて、無線センサが有するアンテナの構造を選択すればよい。ここで９００ＭＨｚ帯とは例えば、８６０ＭＨｚから９６０ＭＨｚの帯域を指す。
【００３７】
また、半導体装置４００は複数の機能のセンサ素子を有することが好ましい。図１に示す例では半導体装置４００がセンサ素子４１２乃至センサ素子４１４の３つのセンサを有する。例えばセンサ素子４１２乃至センサ素子４１４が圧力センサ、温度センサ、歪みセンサ、加速度センサ等から選ばれるセンサをそれぞれ有してもよい。一つのセンサ素子が複数の機能を有してもよい。例えば、センサ素子４１２が複数の機能を有してもよい。例えばセンサ素子４１２が圧力センサ、温度センサ、歪みセンサ、加速度センサ等から選ばれる複数のセンサを有してもよい。
【００３８】
アンテナ４０１は、無線信号を電気信号に、または電気信号を無線信号にして、外部の質問器等の端末と信号の送受信を行う機能を有する。アンテナは、信号を搬送する無線信号の周波数帯に応じて複数設けられていてもよい。なお無線信号は、変調された搬送波である。変調方式には、例えばアナログ変調またはデジタル変調であり、振幅変調、位相変調、周波数変調及びスペクトラム拡散のいずれかを用いればよい。
【００３９】
回路部４０２は、無線信号を受信することで生成された電圧、及び電気信号を基に動作する回路を有する。また回路部４０２は、回路が動作することで得られた電気信号を、アンテナ４０１を介して送信する回路を有する。
【００４０】
整流回路４０３は、アンテナ４０１からの電気信号を整流及び平滑化する機能を有する回路である。整流及び平滑化された無線信号は、一定の電位を有する電圧ＶＩＮとなる。電圧ＶＩＮは、定電圧回路４０６に出力される。
【００４１】
なお整流回路４０３は、保護回路（リミッター回路）を有していてもよい。保護回路は、アンテナ４０１からの電気信号が大電圧の場合に回路部４０２の各回路が破壊されることを防止する機能を有する。
【００４２】
復調回路４０４は、アンテナ４０１からの電気信号を復調する機能を有する回路である。復調された信号は、制御回路４０７に出力される。
【００４３】
変調回路４０５は、制御回路４０７で生成された電気信号を、変調する機能を有する回路である。変調された電気信号は、搬送波によって、アンテナ４０１を介して無線信号として送信される。
【００４４】
定電圧回路４０６は、電圧ＶＩＮを基に電圧を生成する機能を有する回路である。定電圧回路４０６で生成される電圧ＶＤＤは、回路部４０２が有する各回路に与えられる。なお、定電圧回路４０６が生成する電圧は、一つに限らず複数であってもよい。
【００４５】
制御回路４０７は、回路部４０２が有する各回路へ入力する信号、回路部４０２が有する各回路から出力される信号、回路部４０２が有する各回路を動作するための信号等を生成して、制御する機能を有する回路である。
【００４６】
発振回路４０８は、基準となるクロック信号を生成する機能を有する回路である。一例として、クロック信号は、制御回路４０７、メモリ回路４０９、アナログデジタル変換回路４２０、サンプルホールド回路１０１、に与えられる。
【００４７】
メモリ回路４０９は、センサ素子４１２で取得し、アナログデジタル変換回路４２０でアナログデータからデジタルデータに変換されたデータを保持する機能を有する回路である。半導体装置４００への電源の供給は、無線信号を受信したタイミングで行われるため、間欠的となる。この場合、メモリ回路４０９への電源の供給も間欠的に行われる。そのためメモリ回路４０９は、電源の供給が間欠的に行われてもデータの保持が可能な、不揮発性の記憶素子を有することが好適である。不揮発性の記憶素子としては、例えば、フラッシュメモリの他、強誘電体メモリ（ＦｅＲＡＭ）、磁気抵抗メモリ（ＭＲＡＭ）、相変化メモリ（ＰＲＡＭ）、抵抗変化型メモリ（ＲｅＲＡＭ）等を用いることができる。あるいは、ＯＳトランジスタを用いて記憶素子を形成してもよい。ＯＳトランジスタはオフ電流が極めて低いため、オフ状態を維持することで、長期間の電荷の保持が可能である。また、ＯＳトランジスタを用いた記憶素子は、シリコン層を有するトランジスタと積層することが可能である。
【００４８】
なおメモリ回路４０９は、半導体装置４００が有する無線センサの固有番号（ＩＤ）を保持していても良い。無線センサに固有番号を持たせることで、例えば複数の無線センサとの通信が可能となる。例えば、データが欲しい固有番号に合致した無線センサのデータのみを読み出すことが可能となる。さらに、メモリ回路４０９は、外部の質問器等から受信した無線信号が有する情報の書き込み、読み出し、及び保持ができる構成としても良い。この場合、半導体装置４００の使用環境に応じた条件などを書き込むことができるので、用途を広げることができる。
【００４９】
サンプルホールド回路１０１にオフ状態でのソースードレイン間を流れる電流が極めて低い機能を有するトランジスタを用いることにより、消費電力を低減することができる。このような機能を有するトランジスタとして、チャネル形成領域に酸化物半導体を有するトランジスタ（ＯＳトランジスタ）が好適である。また、分解能とサンプリングレートといった、アナログデジタル変換回路の性能を低下せず、あるいはアナログデータを保持するための、専用の高電圧生成回路や周辺回路が必要とすることのない、半導体装置とすることができる。消費電力の低いサンプルホールド回路１０１については、後述する実施の形態で詳細を説明する。
【００５０】
センサ素子４１２乃至４１４は、熱的、あるいは電磁気等の諸情報をアナログデータとして出力する機能を有する回路である。センサ素子は、さまざまなセンサを有する。例えば、圧力センサ、温度センサ、歪みセンサ、加速度センサ、傾斜角センサ、ジャイロセンサ、光センサ、ガスセンサ、炎センサ、煙センサ、湿度センサ、流量センサ、振動センサ、タッチセンサ、音声センサ、磁気センサ、放射線センサ、匂いセンサ、花粉センサ、方位センサ、電力センサなどを用いることができる。
【００５１】
なおセンサ素子で得られるアナログ電位は、一定の場合もあれば、常に変動する場合もある。変動するアナログ電位をサンプリングする場合、相関二重サンプリング（ＣＤＳ：Ｃｏｒｒｅｌａｔｅｄ  Ｄｏｕｂｌｅ  Ｓａｍｐｌｉｎｇ）回路を介してサンプリングを行えばよい。相関二重サンプリング回路は、２つのタイミングの相対差を得ることで、ノイズ除去の用途に用いられている。
【００５２】
図２（Ａ）は、相関二重サンプリング回路の一例を示す。相関二重サンプリング回路は、複数のサンプルホールド回路１３１Ａ乃至１３１Ｃを有する。サンプルホールド回路１３１Ａ乃至１３１Ｃは、図１等で示したサンプルホールド回路１０１と同等の回路を用いることができる。サンプルホールド回路１３１Ａのトランジスタには制御信号φ１、サンプルホールド回路１３１Ｂ、１３１Ｃのトランジスタには制御信号φ２が与えられる。
【００５３】
制御信号φ１及びφ２によってオフ状態になるトランジスタにＯＳトランジスタを用いることで、差を取るためにサンプリングされた電位の変動が少なくすることができる。そのため、相関二重サンプリング回路の精度を高めることができる。また、また一旦電位をサンプリングした後は、サンプルホールド回路１３１Ａ乃至１３１Ｃが有するバッファ回路への電源の供給を停止することができ、消費電力の低減を図ることができる。
【００５４】
図２（Ｂ）には、図２（Ａ）に示す相関二重サンプリング回路の動作の一例となるタイミングチャートを示す。なお電位ＶＳｅｎｓｏｒは、センサ素子１２１で得られる変動する電位であり、電位Ｖｉｎは、相関二重サンプリング回路を経たアナログ電位である。図２（Ｂ）に示すように、電位ＶＳｅｎｓｏｒが変動しても一定の周期でサンプリングして差をとることで、電位Ｖｉｎは電圧ΔＶで一定の電位となるアナログ電位として得ることができる。
【００５５】
＜半導体装置の搭載例１＞
次に、本発明の一態様の半導体装置の搭載例について説明する。
【００５６】
密閉された空間を有する物体において、該空間の内部の状態を把握することは、該物体の性能の維持、および信頼性の向上のため、重要である。
【００５７】
例えば本発明の一態様により、密閉された空間を有する物体において、該空間の圧力等を測定することができる。該空間の圧力等を測定することにより、気密性を保持することができる。あるいは、気密性が保持されなくなった場合に、該物体の動作、あるいは使用を停止することができる。ここで気密性を保持するとは、例えば、該空間の圧力をある一定値以上、または、ある一定値以下に保持することである。
【００５８】
また、密閉された空間の内部の状態を把握するためには例えば、空間の内部へセンサを設置することが好ましい場合がある。このような場合には、該センサとして本発明の一態様の半導体装置を用い、センサの測定値を無線により該空間の外部で受信することが好ましい。
【００５９】
本発明の一態様の半導体装置は、受信した無線信号を電力として駆動するパッシブ型の無線センサを有することが好ましい。パッシブ型の無線センサは、二次電池を搭載しないため、小型化が可能である。また、二次電池の交換が不要である。よって例えば設置の自由度を高めることができる。また、二次電池等を搭載しないためにアクティブ型に比べて簡略化できるため、コストを安くすることができる。
【００６０】
ここで本発明の一態様の半導体装置がパッシブ型の無線センサを有することにより電池交換が不要となることから、無線センサの交換の頻度を低くすることができる。密閉された空間においてはセンサの交換の際に気密性が破れる場合がある。よって、無線センサの交換頻度が低いほど好ましい。またパッシブ型の無線センサは小型化が可能なことから、狭い空間においても設置が可能である。
【００６１】
例えば家屋の床下などに設置されるセンサは交換の頻度が低いことが好ましい。よって、本発明の一態様の無線センサを、家屋の床下等に設置することが好ましい。例えば、温度、湿度、水漏れ等を感知するセンサを有することが好ましい。
【００６２】
また、密閉された空間を有する物体の一例として、タイヤが挙げられる。
【００６３】
本発明の一態様の半導体装置が有する無線センサをパッシブ型の無線センサとすることにより、半導体装置をタイヤの内部への設置が容易となるため好ましい。
【００６４】
また、タイヤを始めとする車輪が移動体に設置される場合には、該移動体が移動する場合等において、車輪が回転する。このように、回転等の動きを伴う物体に設置するセンサとしては、無線センサが好ましい。本発明の一態様のセンサを、移動体が有する車輪に設置することにより、車輪の歪み、温度などのデータを取得することができる。取得されるデータを用いて車輪の劣化等を把握し、管理することができるため、例えば該移動体の安全性を高めることができる。ここで移動体とは、例えば車両や、飛行機等が挙げられる。車両として、自動車（トラックなどの大型車両を含む）、二輪自動車、自転車、鉄道車両（電車、ディーゼル機関車等）等が挙げられる。
【００６５】
二次電池を搭載した無線センサ（アクティブ型無線センサ）は、二次電池の電力でセンサを動作させることができる。また、電波を出力し、取得したセンサのデータを質問器（通信機、リーダ／ライタ、またマスター機と呼ぶ場合がある）へ送信できる。
【００６６】
質問器は、アンテナと、回路部と、を有する。回路部は電波インターフェースと、制御システムと、を有することが好ましい。また質問器は、操作部を有してもよい。例えば、操作部は、入力ボタン、タッチパネルなどを有していてもよい。
【００６７】
アクティブ型は二次電池を有するため、電解液の漏えいの懸念がある。また、タイヤを始めとする車輪に搭載する際に、車輪の震動により二次電池が外れる懸念がある。よって、タイヤを始めとする車輪に搭載する無線センサは、パッシブ型の無線センサであることが好ましい。
【００６８】
また、アクティブ型無線センサは通信距離が長い場合がある。質問器と無線センサとの距離が長いと、近接する質問器の間で混信が生じる恐れがある。例えばタイヤを始めとする車輪に無線センサを搭載し、質問器を運転席近傍に設置する場合を考える。このような場合には質問器と無線センサとの距離が長く、近接の移動体に搭載された無線センサからの電波を受信してしまう場合がある。
【００６９】
パッシブ型の無線センサの動作の一例を説明する。パッシブ型の無線センサは、受信した電力から内部電圧を生成してセンサ素子を動作させる。センサ素子が取得した値をアナログデジタル変換回路によりデジタル信号へ変換する。得られたデジタル信号の負荷変調を行い、質問器へ信号を送信する。パッシブ型の無線センサは、バックスキャッタにて応答を行う。
【００７０】
本発明の一態様の無線センサは、低い電力で駆動できることが好ましい。動作に要する電力が低いことにより、二次電池を搭載せずとも無線センサを駆動することができる。よって本発明の一態様の半導体装置が有する無線センサを、パッシブ型の無線センサとすることができる。
【００７１】
パッシブ型の無線センサを動作させるためには、無線センサが有する集積回路の消費電力の低減が求められる。本発明の一態様の集積回路は極めて低い電力で駆動することができるため、パッシブ型の無線センサに搭載する集積回路として好ましい。例えばチャネル形成領域に酸化物半導体を有するトランジスタ（ＯＳトランジスタ）を用いることにより、極めて低い電力で駆動する集積回路を実現することができるため好ましい。ＯＳトランジスタを用いた集積回路については、後述する実施の形態において詳細を説明する。
【００７２】
以下に、移動体に設置されるタイヤに、本発明の一態様の半導体装置を装着する例を示す。以下に示す一例では、本発明の一態様の半導体装置は、無線センサを有する。
【００７３】
タイヤを有する移動体の安全性を維持するため、タイヤの劣化を把握することは重要である。タイヤの劣化を解析する一例として、タイヤの空気圧の測定や、タイヤ表面の摩耗状態の評価などが挙げられる。
【００７４】
タイヤの空気圧は、圧力センサにより測定することができる。
【００７５】
ここでＴＰＭＳ（Ｔｉｒｅ  Ｐｒｅｓｓｕｒｅ  Ｍｏｎｉｔｏｒｉｎｇ  Ｓｙｓｔｅｍ）について説明する。ＴＰＭＳにはＡＢＳ（アンチブレーキングシステム）を利用し、ソフト的に変化を検出する間接式と、タイヤにセンサを取り付け、直接状態を検出する直接式が知られている。間接式は、ＡＢＳシステムから状態を間接的に読み込むため、信頼性に乏しい。直接式は、タイヤの内部にセンサ付きの子機を設置して、電波でセンサが取得したデータを送信し、マスター機が受信して、空気圧の状態を取得する。直接タイヤ内部の圧力を直接読むので間接方式に比べて信頼性がよい。
【００７６】
タイヤに取り付ける圧力センサとして、例えばタイヤのバルブキャップに取り付けることができる。また、圧力センサは、タイヤの内部に設置することがより好ましい。タイヤの内部に設置することにより、例えば、より正確に圧力を測定できる場合がある。また例えば、タイヤによって保護されるため、センサを内部に設置することにより、センサの故障や破損等が生じにくい。
【００７７】
タイヤ表面の摩耗は例えば表面の温度上昇や、路面との摩擦等の影響を受ける。タイヤ表面の摩耗を制御するためには、例えばタイヤ表面の温度を測定し、データを蓄積することが好ましい。よって、タイヤに装着する半導体装置はセンサ素子として温度センサを有することが好ましい。ここでホイールには熱伝導性の高い金属材料が用いられることが多い。一方、タイヤは、金属材料と比較して熱伝導性の低い樹脂材料を有することが多い。ホイールの温度はタイヤの温度と大きく異なる場合がある。よって、タイヤの表面の温度により近い温度を取得するためには、温度センサをタイヤの内壁部に装着することが好ましい。温度センサをタイヤの内壁部に装着することにより、タイヤの温度と、タイヤの空気圧と、を測定することができる。
【００７８】
また、加速度センサや歪みセンサを用いることにより、タイヤへの負荷を解析できる場合がある。よって、タイヤに装着する半導体装置は、センサ素子として加速度センサや歪みセンサを有することが好ましい。ここで、タイヤの歪みを測定するためには、例えばタイヤの内壁部に歪みセンサを設置することが好ましい。
【００７９】
ここで、例えばパッシブ型の無線センサを有する半導体装置をタイヤに搭載し、タイヤを有する移動体のタイヤ近傍の位置に質問器、あるいは質問器の受信部を設置することにより、半導体装置が有する無線センサと質問器の間の通信距離を短くすることができる。通信距離を短くすることにより、近接の移動体が有するタイヤに設置される無線センサからの影響を小さくし、混信等を抑制できるため好ましい。ここで質問器の受信部とは例えば、質問器が有するアンテナである。あるいは、受信部は例えば、アンテナと、電波インターフェースと、を有してもよい。
【００８０】
ここで、タイヤの構造上の分類として例えば、ラジアルタイヤや、バイアスタイヤがある。また、タイヤの種類として、チューブレスタイヤと、チューブ付タイヤ（チューブを装填して使用する）が挙げられる。
【００８１】
ラジアルタイヤは、路面と接するゴム層の部分であるトレッドと、その内側に位置する、ベルトおよびカーカスと、を有する。カーカスとは例えば、ゴムで被覆したコードを貼り合わせて層としたものを指す。ラジアルタイヤでは、カーカスを構成するコードは、タイヤの中心線に対して直角に配列される。コードは例えば、繊維、あるいは金属線である。カーカスは、ベルトにより締め付けられる。
【００８２】
バイアスタイヤは、トレッドと、その内側に位置するカーカスと、を有する。バイアスタイヤでは、カーカスを構成するコードは、タイヤの中心線に対して斜めに配列される。また、バイアスタイヤは、ブレーカーを有してもよい。カーカスは、ブレーカーにより締め付けられる。
【００８３】
図３（Ａ）はタイヤ３００とホイール３０１の外観図を示す。また、図３（Ｂ）はタイヤ３００およびホイール３０１の断面の一部を示す。ホイール３０１はタイヤ３００に装着される。
【００８４】
図４（Ａ）および（Ｂ）には、半導体装置３０２をタイヤ３００の内部に設置する一例を示す。半導体装置３０２は、センサ素子として圧力センサを有することが好ましい。半導体装置３０２は、アンテナを有する。ここで、半導体装置３０２として、半導体装置４００の記載を参照することができる。また、アンテナとして、アンテナ４０１の記載を参照することができる。
【００８５】
図４（Ａ）において、半導体装置３０２はタイヤ３００の側部３０３に設置される。また、図４（Ｂ）は半導体装置３０２をタイヤ３００の底部３０４に設置する例を示す。ここで底部とは例えば、移動体が走行する際に、路面等との接触面を含む領域を指す。
【００８６】
タイヤ３００は樹脂材料を有することが好ましい。またタイヤの強度を増すために、カーカス、ベルト等のタイヤの構成要素は、金属材料を有する場合がある。ここで金属は無線電波の遮蔽性が高いため、タイヤが有する金属材料の含有率が高い場合には、タイヤ３００の内部に設置される半導体装置３０２と、質問器との通信がしづらくなる場合がある。
【００８７】
タイヤの底面の強度を高めることは特に重要である。よって、タイヤの側部に比べて、タイヤの底部では金属材料の含有率がより高い場合がある。半導体装置３０２はタイヤ３００の側部３０３に設置されることがより好ましい。
【００８８】
また、図５（Ａ）に示すように半導体装置３０２をホイール３０１に設置してもよい。ここでホイール３０１には金属材料が用いられることが多いため、半導体装置３０２をホイール３０１に設置すると、半導体装置３０２からの電波がホイール３０１により遮蔽される場合がある。
【００８９】
ここで半導体装置３０２が有するアンテナは、指向性を有する場合がある。半導体装置３０２が有するアンテナ３０２ａと、質問器の受信部３０６が有するアンテナ３０６ａは例えば、向かい合うように配置されることが好ましい。
【００９０】
図５（Ｂ）に、半導体装置３０２の模式図を示す。図５（Ｂ）に示すように、半導体装置３０２は、アンテナ３０２ａ、回路部８０２、センサ素子８０５乃至センサ素子８０７を有する。
【００９１】
アンテナ３０２ａは、電波法に定められた範囲内で目的に合った大きさ、形状であればよい。例えばダイポールアンテナ、パッチアンテナ、ループアンテナ、八木アンテナなどを用いることができる。
【００９２】
回路部８０２は、Ｓｉトランジスタ及びＯＳトランジスタで構成される回路部８０３、アンテナとの接続をするための端子部８０４を有する。回路部８０３は、Ｓｉトランジスタ及びＯＳトランジスタを形成する前工程を経て形成される。端子部８０４は、ダイシング工程やボンディング工程を経てチップ化する後工程を経て形成される。回路部８０２は、半導体パッケージ、又はＩＣ用パッケージともいう。なおセンサ素子８０５乃至センサ素子８０７は、回路部８０２に内蔵あるいは外付けして設けられる。
【００９３】
センサ素子８０５乃至センサ素子８０７は、熱的、電磁気的、等の諸情報をアナログデータとして出力する機能を有する回路である。センサ素子８０５乃至センサ素子８０７の大きさによって、半導体装置３０２の外部に設ける場合もありえる。
【００９４】
図６（Ａ）は、アンテナ３０２ａと、質問器の受信部３０６、およびアンテナ３０６ａの配置の一例を示す上面図である。アンテナ３０２ａと、アンテナ３０６ａは、概略平行に向かい合うことが好ましい。図６（Ｂ）は、図６（Ａ）に示すアンテナ３０２ａと、質問器の受信部３０６、およびアンテナ３０６ａの配置における斜視図を示す。
【００９５】
図７（Ａ）は、アンテナ３０２ａと、アンテナ３０６ａとが、平行からずれた角度に配置される一例を示す上面図である。図７（Ｂ）は、図７（Ａ）に示すアンテナ３０２ａと、質問器の受信部３０６、およびアンテナ３０６ａの配置における斜視図を示す。ここでアンテナ３０２ａと、アンテナ３０６ａとの角度を、アンテナ３０２ａの表面の法線３０２ｂと、アンテナ３０６ａの表面の法線３０６ｂの成す角度とする。法線３０２ｂおよび法線３０６ｂの成す角度θが０°、または１８０°である場合には、アンテナ３０２ａと、アンテナ３０６ａは平行に向かい合う。角度θは０°、または１８０°近傍が好ましい。例えば、角度θは−４５°以上４５°以下が好ましく、−３０°以上３０°以下がより好ましく、−１５°以上１５°以下がさらに好ましい。または例えば、角度θは１３５°以上２２５°以下が好ましく、１５０°以上２１０°以下がより好ましく、１６５°以上１９５°以下がさらに好ましい。
【００９６】
図８に、パッシブ型の無線センサを有する半導体装置を、移動体４３０が有するタイヤに装着する例を示す。図８に示す移動体４３０は、タイヤ５１乃至タイヤ５４と、質問器４４０と、を有する。また移動体４３０は、タイヤ５１乃至タイヤ５４のそれぞれに装着されるホイールを有する。タイヤ５１には半導体装置４３１が、タイヤ５２には半導体装置４３２が、タイヤ５３には半導体装置４３３が、タイヤ５４には半導体装置４３４が、それぞれ搭載されている。図８においては移動体４３０が４つのタイヤを有する例を示すが、本発明の一態様の移動体４３０は１以上のタイヤを有すればよく、５以上のタイヤを有してもよい。
【００９７】
質問器４４０は、アンテナ４４１乃至アンテナ４４４と、回路部４４５と、を有する。回路部４４５は、電波インターフェースと、制御システムと、を有することが好ましい。また、質問器４４０は、操作部４４６を有することが好ましい。図８に示す例においては、電波インターフェース４５１乃至電波インターフェース４５４は、アンテナ４４１乃至アンテナ４４４にそれぞれ接続する。制御システム４５５は、電波インターフェース４５１乃至電波インターフェース４５４に接続する。
【００９８】
ここで、質問器４４０については上述の質問器を、アンテナ４４１乃至アンテナ４４４についてはアンテナ３０６ａを、タイヤ５１乃至タイヤ５４についてはタイヤ３００を、半導体装置４３１乃至半導体装置４３４については半導体装置３０２を、参照することができる。
【００９９】
質問器４４０、あるいは質問器４４０が有するアンテナ４４１乃至アンテナ４４４はタイヤの近傍に設置されることが好ましい。質問器４４０が有するアンテナから、回転しているタイヤに向けて無線電波を発振する。
【０１００】
また、質問器４４０の操作部４４６を移動体４３０の運転席近傍に設置することにより、操作性が向上する場合がある。例えば移動体４３０が自動車である場合には、操作部４４６を自動車のスピードメーターの近傍などに設置すればよい。例えば質問器４４０の操作部４４６等は運転席近傍に設置し、アンテナ４４１乃至４４４をタイヤ５１乃至タイヤ５４の近傍の領域にそれぞれ設置すればよい。
【０１０１】
図８において、質問器４４０はアンテナ４４１乃至アンテナ４４４と、回路部４４５と、を有する。アンテナ４４１はタイヤ５１の近傍に設置される。アンテナ４４２はタイヤ５２の近傍に設置される。アンテナ４４３はタイヤ５３の近傍に設置される。アンテナ４４４はタイヤ５４の近傍に設置される。
【０１０２】
タイヤ近傍の領域として例えば、移動体４３０のうち、タイヤの直上に位置する領域があげられる。該領域をタイヤハウスと呼ぶ場合がある。あるいは、タイヤハウスは例えば、移動体４３０の本体（ボディともいう）のうちタイヤと最も近い領域である。
【０１０３】
またタイヤ近傍の領域に、回路部４４５の一部を設置してもよい。例えば、アンテナ４４１と、アンテナ４４１に接続する電波インターフェース４５１を、タイヤ５１の近傍に設置してもよい。図９に、アンテナ４４１乃至アンテナ４４４の近傍に、電波インターフェース４５１乃至電波インターフェース４５４をそれぞれ配置する例を示す。電波インターフェースは例えば、高周波を発生し、送信することにより、半導体装置が有する無線センサを活動化する。また、半導体装置が有する無線センサへ電力を供給する。また電波インターフェースは例えば、半導体装置が有する無線センサにデータを転送するために送信信号の変調を行う。また電波インターフェースは例えば、半導体装置が有する無線センサより送信される高周波を受信し、復調する。
【０１０４】
図１０に、質問器４４０が有する受信部４６１を、移動体４３０が有するタイヤハウス４７１に設置する例を示す。図１０（Ａ）は、移動体４３０の一部と、タイヤ５１と、を示す。図１０（Ｂ）は、図１０（Ａ）にしめす二点鎖線で囲まれた領域の拡大図を示す。図１０（Ｂ）に示すように、移動体４３０の本体は、タイヤハウス４７１を有する。半導体装置４３１はタイヤ５１の内部に設置することが好ましい。タイヤハウス４７１は、タイヤ５１の直上に位置する。タイヤハウス４７１には受信部４６１が設置される。ここで受信部４６１は例えば、質問器４４０のうち、通信する無線センサの近傍に設置される部分を指す。受信部４６１はアンテナ４４１を有する。また、受信部４６１は電波インターフェース４５１を有してもよい。あるいは、受信部４６１が電波インターフェース４５１を有さず、電波インターフェース４５１をタイヤハウス４７１以外の場所に設置してもよい。
【０１０５】
図１１（Ａ）は、タイヤ５１と、半導体装置４３１と、タイヤハウス４７１と、受信部４６１と、の配置を示す断面図である。半導体装置４３１は、タイヤ５１の側部に設置される。受信部４６１は、タイヤハウス４７１の表面に設置される。受信部４６１は、アンテナ４４１を有する。また図１１（Ａ）において、半導体装置４３１と、受信部４６１とは向かい合うように配置される。図１１（Ｂ）は、図１１（Ａ）に示す一点鎖線で囲まれる領域の拡大図を示す。
【０１０６】
また図１１（Ｃ）に示すように、受信部４６１を覆うカバー４７２を設けてもよい。カバー４７２の材料として例えば樹脂などを用いればよい。
【０１０７】
また図１１（Ｄ）に示すように、受信部４６１とタイヤハウス４７１との間に、板４７３を設けてもよい。また、アンテナを金属の表面に接して設置すると、金属を通る磁束は金属にうず電流を誘導し、アンテナの磁界を弱めてしまう場合がある。よって、受信部４６１を金属上に設置する場合には、受信部４６１と該金属との間に板４７３を設け、板４７３として例えばフェライト等の磁性体を用いることが好ましい。フェライト等の磁性体を板４７３として用いることにより、磁界が弱められることを抑制することができる。
【０１０８】
また、図１２（Ａ）に示すように、受信部４６１をタイヤハウス４７１内に設けてもよい。図１３（Ａ）は図１２（Ａ）に示す一点鎖線で囲まれる領域の拡大図を示す。また図１３（Ｂ）は、図１３（Ａ）の変形例を示す。図１３（Ｂ）に示すように、タイヤハウス４７１において、領域４７４を設け、領域４７４内に受信部４６１を設けてもよい。領域４７４の材料として例えば樹脂等を用いればよい。
【０１０９】
また、図１２（Ｂ）に示すように、半導体装置４３１と、受信部４６１との間にタイヤハウス４７１が位置してもよい。図１３（Ｃ）は図１２（Ｂ）に示す一点鎖線で囲まれる領域の拡大図を示す。また図１３（Ｄ）は、図１３（Ｃ）の変形例を示す。図１３（Ｄ）に示すように、タイヤハウス４７１に窓４７５を設け、窓４７５を通して無線電波を受信してもよい。また、窓４７５を樹脂や、ガラス等で埋める構造としてもよい。
【０１１０】
半導体装置４３１乃至半導体装置４３４は、センサ素子として圧力センサを有することが好ましい。ここで圧力センサとは例えば、圧力を測定する機能を有するセンサ素子である。半導体装置４３１乃至半導体装置４３４が圧力センサを有することにより、タイヤの空気圧を測定することができる。半導体装置４３２乃至半導体装置４３４については、半導体装置４３１の記載を参照することができる。
【０１１１】
なお、図８および図９等においては、無線通信装置として質問器を用いたが、無線通信装置は例えば、スマートメーター、携帯電話、パーソナルコンピュータ、あるいはデータを収集する無線端末等でもよい。
【０１１２】
＜半導体装置の搭載例２＞
また、本発明の一態様の半導体装置が無線センサを有し、該半導体装置を移動体が有するタイヤに設置する場合において、タイヤと運転席との距離が近い場合には、無線通信装置が有するアンテナを、運転席に設置してもよい。
【０１１３】
一例として、移動体４３０が二輪車である場合について説明する。ここで二輪車とは例えば自転車や、自動二輪車を指す。移動体４３０が有するタイヤに、本発明の一態様の半導体装置を設置する。
【０１１４】
図１４に示す移動体４３０はタイヤ５１およびタイヤ５２を有する。図１４に示す移動体４３０は例えば、自転車である。タイヤ５１およびタイヤ５２には、半導体装置４３１および半導体装置４３２が設置されている。ここで半導体装置４３１および半導体装置４３２はタイヤの内部に設置されてもよいし、タイヤのバルブキャップに設置されてもよい。
【０１１５】
無線通信装置４４０ｂは移動体４３０に設置されていてもよい。または、移動体４３０を運転する者が無線通信装置４４０ｂを保持、あるいは装着していてもよい。
【０１１６】
ここで無線通信装置４４０ｂとして携帯電話を用いてもよい。ここで携帯電話は、スマートフォンも含む。あるいは、無線通信装置４４０ｂとして、データを収集する無線端末を用いてもよい。データを収集する無線端末として、腕等の身体に装着可能な端末（ウェアラブル端末、あるいはウェアラブル機器ともいう）を用いてもよい。図１５（Ａ）には、無線通信装置４４０ｂとして、時計型のウェアラブル端末を用いる例を示す。図１５（Ｂ）は、図１５（Ａ）に示す領域Ａの、図１５（Ｃ）は図１５（Ａ）に示す領域Ｂの、拡大図をそれぞれ示す。
【０１１７】
＜データの収集＞
ここで半導体装置が有するセンサ素子から、データを収集する頻度については、連続的にデータを収集してもよいし、周期的にデータを収集してもよいし、不定期にデータを収集してもよい。
【０１１８】
また、収集されるデータは無線により質問器に送信される。このとき、収集されるデータを回路部４０２において解析し、ある条件を満たした場合のみに質問器に信号を送信してもよい。
【０１１９】
例えば、センサ素子が移動体４３０が有するタイヤの空気圧を測定する場合、ある圧力以下の値となった場合にのみ、質問器に信号を送信してもよい。
【０１２０】
また、半導体装置３０２、および半導体装置４３１乃至半導体装置４３４は複数のセンサを有することが好ましく、圧力センサ、温度センサ、加速度センサ、歪みセンサ、のうち少なくとも二のセンサを有することが好ましい。
【０１２１】
＜歪みセンサ＞
歪みセンサとして例えば、薄い絶縁物上に配線パターンを形成し、歪みによる抵抗変化を検出する歪みゲージを用いることができる。またホイートストンブリッジを介することにより、歪みによる抵抗変化を電圧の変化に変換することができる。
【０１２２】
＜圧力センサ＞
圧力センサとして、例えば圧電素子を用いることができる。圧電素子としては例えば、平行平板コンデンサを設けた電気容量式変位型感圧センサ、歪みによる抵抗の変化を検出する歪みゲージ式圧力センサ等がある。
【０１２３】
歪みゲージ式圧力センサとして例えば、ｐ型シリコン結晶にｎ型不純物を熱拡散によりドープし、補償された高抵抗の真性半導体領域を歪みゲージとして用いるセンサがある。あるいは、ポリマーフィルムからなる圧電素子を用いてもよい。
【０１２４】
＜加速度センサ＞
加速度センサは、例えば可動部と固定部の容量変化を検出する静電容量検出方式や、可動部と固定部を繋ぐ領域の歪みを検出するピエゾ抵抗方式、等を用いることができる。または加速度センサとして、熱検知方式を用いることができる。
【０１２５】
加速度センサとしてジャイロセンサを用いることができる。振動式ジャイロセンサとして、静電容量方式や、ピエゾ抵抗方式を用いることができる。
【０１２６】
＜温度センサ＞
温度センサは、例えばサーミスタ（温度によって抵抗値の変化する抵抗体）や、バイメタルを用いるセンサ、等を用いることができる。
【０１２７】
また、ＩＣ化された半導体温度センサを用いることができる。例えば、ＮＰＮトランジスタのベース−エミッタ間の電圧の温度特性等を利用した温度センサを用いることができる。
【０１２８】
また、温度特性の異なる２種類以上の半導体素子を用いて温度センサが構成されていてもよい。また、温度センサに酸化物半導体を用いた半導体素子と、シリコン半導体を用いた半導体素子と、が設けられる構成としても良い。酸化物半導体を用いた半導体素子は、従来のシリコンやゲルマニウム、及びその化合物を用いた半導体素子に比べて、温度依存性が小さい。酸化物半導体を用いた半導体素子を用いることにより、特性の優れる温度センサ等を実現することができる。
【０１２９】
＜ＭＥＭＳセンサ＞
ここで、本発明の一態様の半導体装置に搭載するセンサ素子として、ＭＥＭＳセンサを用いてもよい。例えば、圧力センサの圧電素子の作製にＭＥＭＳ技術を用いたＭＥＭＳセンサを用いることができる。また、歪みセンサの可動部の作製にＭＥＭＳ技術を用いることができる。また、加速度センサとしてＭＥＭＳ技術を用いた振動式ジャイロセンサを用いることができる。
【０１３０】
（実施の形態２）
本実施の形態では、本発明の一態様の集積回路の一例について説明する。
【０１３１】
図１６（Ａ）に示す回路部４０２は、サンプルホールド回路（図中、Ｓ＆Ｈと略記）１０１とアナログデジタル変換回路４２０とを有する。また回路部４０２は実施の形態１に示すように定電圧回路、整流回路、復調回路、変調回路、発振回路、メモリ回路、等を有してもよい。アナログ電位Ｖｉｎは、サンプルホールド回路１０１を介して、アナログデジタル変換回路４２０へ入力される。アナログデジタル変換回路４２０から、デジタルデータＶｏｕｔが出力される。
【０１３２】
サンプルホールド回路１０１は、アナログデータの電位（アナログ電位Ｖｉｎ）が入力され、制御信号Ｓ１の制御に応じてアナログ電位Ｖｉｎに応じた電荷の保持を行うことができる機能を有する回路である。制御信号Ｓ１は、タイミングコントローラより与えられる信号である。
【０１３３】
サンプルホールド回路１０１は、一例として、バッファ回路１１１、トランジスタ１１２、及び容量素子１１３を有する。サンプルホールド回路１０１の入力端子は、トランジスタ１１２のソース又はドレインの一方に設けられる。またサンプルホールド回路１０１の出力端子は、トランジスタ１１２のソース又はドレインの他方に設けられる。なおトランジスタ１１２のソース又はドレインの他方にあるノードを、説明のため、ノードＮＤとする。
【０１３４】
バッファ回路１１１は、サンプルホールド回路１０１に入力されるアナログデータ等の信号を増幅して出力する機能を有する。なお、図１６（Ａ）ではバッファ回路１１１を、サンプルホールド回路１０１の入力端子と、トランジスタ１１２のソース又はドレインの一方の側との間に設ける構成としたが、これに限らずトランジスタ１１２のゲート側に設ける構成としてもよい。
【０１３５】
トランジスタ１１２は、オフ状態でのソースードレイン間を流れる電流が極めて低い機能を有するトランジスタである。このような機能を有するトランジスタとして、チャネル形成領域に酸化物半導体を有するトランジスタ（ＯＳトランジスタ）が好適である。ＯＳトランジスタについては、後述する実施の形態で詳述する。なお図面では、ＯＳトランジスタであることを明示するために、ＯＳトランジスタの回路記号に「ＯＳ」の記載を付している。トランジスタ１１２のソース又はドレインの一方は、サンプルホールド回路１０１の入力端子に接続される。トランジスタ１１２のゲートは、制御信号Ｓ１を与える配線に接続される。トランジスタ１１２のソース又はドレインの他方は、サンプルホールド回路１０１の出力端子、又はノードＮＤに接続される。
【０１３６】
容量素子１１３は、トランジスタ１１２をオフにすることで、アナログ電位Ｖｉｎに応じた電荷を保持する機能を有する。なお図１６（Ａ）では、容量素子１１３をトランジスタ１１２のソース又はドレインの他方、すなわちノードＮＤ側に設ける構成を示しているが、容量素子１１３は必ずしも設ける必要はなく、アナログデジタル変換回路４２０が有するコンパレータの入力端子におけるゲート容量等を利用することで省略することができる。なおアナログ電位Ｖｉｎに応じた電荷を保持する、トランジスタ１１２及び容量素子１１３を有する回路を、第１の回路１０と図示している。
【０１３７】
一つのサンプルホールド回路には例えば、一つのアナログ電位が入力される。
【０１３８】
回路部４０２はサンプルホールド回路を複数、有することが好ましい。複数のサンプルホールド回路を有することにより、複数のアナログ電位を入力および保持することができる。
【０１３９】
回路部４０２が有するアナログデジタル変換回路のうち、サンプルホールド回路が接続されるアナログデジタル変換回路の総数をｍ（ｍは一以上の整数）とする。また、回路部４０２が有するサンプルホールド回路のうち、アナログデジタル変換回路が接続されるサンプルホールド回路の総数をｎ（ｎは一以上の整数）とする。
【０１４０】
ｎ個のサンプルホールド回路のそれぞれに入力されるアナログ電位は、それぞれのサンプルホールド回路が有するノードＮＤに保持される。
【０１４１】
ここでｍが１の場合には、ｎ個のサンプルホールド回路に保持されたアナログ電位は、一つのアナログデジタル変換回路を用いて、第１のサンプルホールド回路が有するアナログ電位から第ｎのサンプルホールド回路が有するアナログ電位まで順次、処理される。処理によりデジタル変換された値は順次、アナログデジタル変換回路より出力される。
【０１４２】
ここで、ｎ個のサンプルホールド回路に保持されたアナログ電位を、二以上のアナログデジタル変換回路を用いて処理してもよい。すなわち、ｍが２以上の値を有してもよい。アナログデジタル変換回路の総数が多くなるほど、すなわちｍの値が大きくなるほど、ｎ個のサンプルホールド回路に保持されたｎ個のアナログ電位を処理する時間を短くすることができる場合がある。但し、ｍの値が大きくなるほど回路部４０２の消費電力が増大する。
【０１４３】
ｍの値を小さくすることにより、回路部４０２の消費電力を低減することができるため好ましい。ｍはｎ以下の値とすればよい。また、ｍはｎよりも小さい値を有することが好ましく、ｍは１であることがより好ましい。
【０１４４】
ここでアナログデジタル変換回路として、逐次比較型のアナログデジタル変換回路４２０を用いることが好ましい。また、サンプルホールド回路として、サンプルホールド回路１０１を用いることが好ましい。第ｘのアナログデジタル変換回路４２０をアナログデジタル変換回路４２０［ｘ］と表し、第ｙのサンプルホールド回路１０１をサンプルホールド回路１０１［ｙ］と表す。ここでｘは１以上ｍ以下の整数であり、ｙは１以上ｎ以下の整数である。
【０１４５】
また、第ｙのサンプルホールド回路１０１に入力されるアナログ電位ＶｉｎをＶｉｎ［ｙ］と表す。
【０１４６】
ここでｍが１の場合の一例を、図１６（Ｂ）に示す。図１６（Ｂ）は、ｎ個のサンプルホールド回路１０１が、セレクタ１２２（マルチプレクサともいう。図中、ＭＰＸと略記）を介してアナログデジタル変換回路４２０に接続する例を示す。
【０１４７】
セレクタ１２２は、選択信号ＳＥＬにしたがって、サンプルホールド回路１０１［１］乃至１０１［ｎ］のいずれか一のアナログ電位を選択してアナログデジタル変換回路４２０が有するコンパレータに出力する機能を有する。サンプルホールド回路１０１［１］乃至１０１［ｎ］はアナログ電位Ｖｉｎ［１］乃至Ｖｉｎ［ｎ］を保持し、バッファ回路への電源の供給を停止することができる。したがって、消費電力の低減を図るよう動作させることができる。
【０１４８】
図１６（Ａ）および図１６（Ｂ）において、サンプルホールド回路１０１にセンサ素子が接続される例を図１６（Ｃ）および図１７に示す。図１７には一例として、ｎ個のセンサ素子がｎ個のサンプルホールド回路に接続する場合を考える。第ｙのセンサ素子をＳｅｎｓｏｒ［ｙ］またはＳｅｎ．［ｙ］と表す。
【０１４９】
サンプルホールド回路１０１には、バッファ回路１１１に電源を供給するスイッチＳＷを図示している。
【０１５０】
スイッチＳＷは、制御信号ＰＳＷによってオンまたはオフが制御される。スイッチＳＷがオンになることでノードＶＶＤＤが電位ＶＤＤとなり、グラウンド電位ＧＮＤとの間で電源を供給することができる。スイッチＳＷがオフになることでノードＶＶＤＤがグラウンド電位ＧＮＤとなり、電源の供給を停止することができる。
【０１５１】
スイッチＳＷをオンにし、制御信号Ｓ１によってトランジスタ１１２をオンにすることで、ノードＮＤにアナログ電位Ｖｉｎが伝わる。次いで、トランジスタ１１２をオフとした後にスイッチＳＷをオフにし、バッファ回路１１１への電源の供給を停止する。上述したようにオフ状態でのトランジスタ１１２のオフ電流が極めて低いため、ノードＮＤに伝わったアナログ電位Ｖｉｎは、バッファ回路１１１への電源の供給を停止してもトランジスタ１１２のオフ状態を維持することで保持し続けることができる。そのため、アナログ電位を供給するセンサ素子の電源の供給も停止することができる。
【０１５２】
ここでｍが１の場合において、ｎ個のサンプルホールド回路に保持されたアナログ電位がアナログデジタル変換回路を用いて、第１のサンプルホールド回路が有するアナログ電位から第ｎのサンプルホールド回路が有するアナログ電位まで順次、処理される例を、図１８のタイミングチャートを用いて説明する。ここではｎが３以上の場合について説明する。
【０１５３】
時刻Ｔ１に制御信号ＰＳＷをハイレベルとする。これにより、サンプルホールド回路１０１［１］乃至サンプルホールド回路１０１［ｎ］のバッファ回路１１１にＶＤＤ電位が入力される。また、時刻Ｔ１に、Ｓｅｎｓｏｒ［１］乃至Ｓｅｎｓｏｒ［ｎ］の電源をオンとする。
【０１５４】
次に、時刻Ｔ２に制御信号Ｓ１をハイレベルとする。これによりトランジスタ１１２がオンとなり、サンプルホールド回路１０１［１］乃至サンプルホールド回路１０１［ｎ］のそれぞれが有するノードＮＤにＳｅｎｓｏｒ［１］乃至Ｓｅｎｓｏｒ［ｎ］のアナログ電位が入力される。
【０１５５】
ここで、本発明の一態様のサンプルホールド回路を用いることにより、同じ期間（ここでは例えば時刻Ｔ２乃至時刻Ｔ３）におけるＳｅｎｓｏｒ［１］乃至Ｓｅｎｓｏｒ［ｎ］のデータが保持される。同じ期間のデータが保持できることにより、例えば極めて短い時間で生じる現象をとらえることができる場合がある。例えば、車両等の移動体は、急停止する場合があり、同じ時刻のデータの取得することにより解析の精度が向上する可能性がある。
【０１５６】
次に、時刻Ｔ３に制御信号Ｓ１をロウレベルとする。これによりトランジスタ１１２がオフ状態となり、サンプルホールド回路１０１［１］乃至サンプルホールド回路１０１［ｎ］のそれぞれが有するノードＮＤの電位は保持される。ここで第ｎのサンプルホールド回路１０１が有するノードＮＤを、ノードＮＤ［ｎ］と表す。
【０１５７】
次に、時刻Ｔ４に制御信号ＰＳＷをロウレベルとする。これによりバッファ回路１１１の電源供給が停止される。バッファ回路１１１への電源供給を停止することにより、消費電力を低減することができる。また、時刻Ｔ４に、Ｓｅｎｓｏｒ［１］乃至Ｓｅｎｓｏｒ［ｎ］の電源をオフとする。また、時刻Ｔ４以降もＳｅｎｓｏｒ［１］乃至Ｓｅｎｓｏｒ［ｎ］の電源をオンとしてもよいが、電源をオフとすることによりセンサ素子の消費電力を低減することができる。
【０１５８】
ここでセレクタ１２２に選択信号ＳＥＬ［ｎ］が入力されると、第ｎのサンプルホールド回路１０１のアナログ電位が選択される。時刻Ｔ５にセレクタ１２２に選択信号ＳＥＬ［１］を入力する。信号ＳＥＬ［１］が入力されることにより、ノードＮＤ［１］のアナログ電位がアナログデジタル変換回路４２０に入力される。入力されたアナログ電位は、Ｖｏｕｔとしてアナログデジタル変換回路４２０から出力される。時刻Ｔ６に選択信号ＳＥＬ［１］の供給を停止する。
【０１５９】
次に、時刻Ｔ７にセレクタ１２２に選択信号ＳＥＬ［２］を入力する。信号ＳＥＬ［２］が入力されることにより、ノードＮＤ［２］のアナログ電位がアナログデジタル変換回路４２０に入力される。入力されたアナログ電位は、Ｖｏｕｔとしてアナログデジタル変換回路４２０から出力される。時刻Ｔ８に選択信号ＳＥＬ［２］の供給を停止する。
【０１６０】
このようにして、ノードＮＤ［１］から順に、アナログデジタル変換回路４２０にアナログ電位が入力される。時刻Ｔ９には、セレクタ１２２に選択信号ＳＥＬ［ｎ］を入力し、ノードＮＤ［ｎ］のアナログ電位がアナログデジタル変換回路４２０に入力される。入力されたアナログ電位は、Ｖｏｕｔとしてアナログデジタル変換回路４２０から出力される。時刻Ｔ１０に選択信号ＳＥＬ［ｎ］の供給を停止する。以上のプロセスにより、ノードＮＤ［１］乃至ノードＮＤ［ｎ］のアナログ電位を順次、デジタル信号に変換し、出力する。
【０１６１】
時刻Ｔ１１に制御信号ＰＳＷをハイレベルとする。また、Ｓｅｎｓｏｒ［１］乃至Ｓｅｎｓｏｒ［ｎ］の電源をオンとする。次に、時刻Ｔ１２に制御信号Ｓ１をハイレベルとすることにより、ノードＮＤ［１］乃至ノードＮＤ［ｎ］にアナログ電位が入力される。以降は、時刻Ｔ３乃至時刻Ｔ１０を参照し、ノードＮＤ［１］乃至ノードＮＤ［ｎ］のアナログ電位を順次、デジタル信号に変換し、出力すればよい。また、アナログデジタル変換回路およびサンプルホールド回路の動作は、各回路への電源の供給あるいは停止を制御することができる。そのため、無線信号を受信する期間にわたって、アナログデジタル変換回路およびサンプルホールド回路に電源を供給し続ける必要がない。したがって、半導体装置４００でアナログデジタル変換回路およびサンプルホールド回路が消費する電力の割合を抑制し、半導体装置４００から外部に信号を送信するのに消費する電力の割合を増やすことができ、通信距離を延伸する等の半導体装置４００の利便性を向上させることができる。
【０１６２】
なお本実施の形態では、アナログデジタル変換回路を構成する回路として、タイミングコントローラ又は発振回路等を具備する構成について示したが、アナログデジタル変換回路４２０の外部に設けられる構成としてもよい。例えば、アナログデジタル変換回路４２０が有する発振回路は、回路部４０２が有する発振回路４０８を代わりに用いて駆動させることができる。
【０１６３】
図１９に示す回路部４０２は、サンプルホールド回路１０１（サンプルアンドホールド回路ともいう）と、サンプルホールド回路１０１が接続されたアナログデジタル変換回路４２０と、を有する。図１９に示すアナログデジタル変換回路４２０は、コンパレータ１０２（図中、ＣＯＭＰ．と略記）と、逐次比較レジスタ１０３（図中、ＳＡＲと略記）と、デジタルアナログ変換回路１０４（以下、ＤＡコンバータ。図中、ＤＡＣと略記）と、タイミングコントローラ１０５（図中、Ｔ＿Ｃｏｎと略記）と、発振回路１０６（図中、Ｏｓｃｉ．と略記）と、を有する。
【０１６４】
ここで、コンパレータと、逐次比較レジスタと、デジタルアナログ変換回路と、を有する回路を「逐次比較型アナログデジタル変換回路」と呼ぶ場合がある。
【０１６５】
また、回路部４０２にはセンサ素子１１０が接続されることが好ましい。図１９において、センサ素子１１０はサンプルホールド回路１０１に接続する。
【０１６６】
コンパレータ１０２は、サンプルホールド回路１０１で保持するアナログ電位Ｖｉｎと、デジタルアナログ変換回路１０４が出力するアナログ電位ＤＡＣｏｕｔとの大小関係を比較し大小関係に応じて信号ｃｍｐｏｕｔを出力する機能を有する。
【０１６７】
逐次比較レジスタ１０３は、アナログ電位ＤＡＣｏｕｔの変化に応じて、Ｎビット（Ｎは２以上の自然数）のデジタルデータを保持し、出力する機能を有する。Ｎビット、すなわち０ビット目から（Ｎ−１）ビット目のデジタルデータ（図中、ｖａｌｕｅ［Ｎ−１：０］と略記）は、Ｖｏｕｔとして外部に出力される他、デジタルアナログ変換回路１０４に出力される。逐次比較レジスタ１０３は、各ビットに対応するレジスタを含む論理回路で構成され、制御信号Ｓ２の制御に応じてデジタルデータを出力することができる。制御信号Ｓ２は、タイミングコントローラ１０５より与えられる信号である。
【０１６８】
デジタルアナログ変換回路１０４は、デジタルデータにしたがって、アナログ電位ＤＡＣｏｕｔを生成し、出力する機能を有する。デジタルアナログ変換回路１０４は、容量方式の変換方式（Ｃ−ＤＡＣ）でもよいし、抵抗方式の変換方式（Ｒ−ＤＡＣ）でもよい。特にＣ−ＤＡＣであれば、ＯＳトランジスタを用いることで、デジタル値を保持することができるため好ましい。なおＯＳトランジスタを有するＣ−ＤＡＣの構成についての詳細は後述する。
【０１６９】
タイミングコントローラ１０５は、信号ＳＡＤＣに応じてクロック信号ＣＬＫに同期した制御信号Ｓ１、Ｓ２を生成し、出力する機能を有する。タイミングコントローラ１０５は、論理回路で構成され、クロック信号ＣＬＫ及び信号ＳＡＤＣに応じて制御信号Ｓ１、Ｓ２を出力することができる。論理回路で構成されるタイミングコントローラ１０５は、図２０に示すように、論理回路で構成される逐次比較レジスタ１０３と一体に形成することができる。タイミングコントローラ１０５は、制御回路という場合がある。
【０１７０】
発振回路１０６（図中、Ｏｓｃｉ．と略記）は、クロック信号ＣＬＫを生成し、出力する機能を有する。発振回路１０６は、水晶発振器でもよいし、リングオシレータ―でもよい。
【０１７１】
図１９に示す回路部４０２はサンプルホールド回路１０１を有することにより、センサ素子等によって取得したアナログ電位Ｖｉｎを、オフ電流が極めて低いトランジスタ１１２を有するサンプルホールド回路１０１に保持させる。サンプルホールド回路１０１では、トランジスタ１１２をオフにすることで電荷の保持を可能としたノードＮＤに、アナログ電位Ｖｉｎを保持させる。そして本発明の一態様は、サンプルホールド回路１０１が有するバッファ回路１１１等への電源の供給を停止し、消費電力の低減を図ることができる。
【０１７２】
また本発明の一態様は、駆動電圧やクロック信号の周波数を抑えることなく、消費電力の低減を図ることができるため、分解能とサンプリングレートといった、アナログデジタル変換回路の性能を低下させないようにすることができる。また本発明の一態様は、フラッシュメモリ等を用いることなくアナログデータを保持することができるため、専用の高電圧生成回路や周辺回路を設けずに、消費電力の低減を図ることができる。
【０１７３】
回路部４０２が、サンプルホールド回路１０１と、アナログデジタル変換回路４２０と、センサ素子１１０と、を有する場合の動作例について、図２１のタイミングチャートを用いて説明する。
【０１７４】
ここでセンサ素子１１０は、タイミングコントローラ１０５より制御信号を出力することによりオンとオフが制御されることが好ましい。例えば、図２１に示す信号Ｓ４等により制御されることが好ましい。
【０１７５】
図２１に示すタイミングチャートを用いて図１９の回路部４０２の動作について説明する。なお一例として、ＶＤＤは３Ｖ、ＶＳＳは０Ｖ、Ｖｒｅｆは２Ｖ、センサ素子１１０からの入力であるＶｉｎは１．５Ｖとする。なお１．５Ｖのアナログ値を２ビットのデジタル値への変換を行う場合、「００」、「０１」、「１０」、「１１」のデジタル値に対応する状態が存在し、それぞれ、０．５Ｖ、１．０Ｖ、１．５Ｖ、２．０Ｖのアナログ値に相当するとして説明する。なお図中の斜線部２３１は、前のデータが保持された状態を表している。
【０１７６】
信号ＳＡＤＣがタイミングコントローラ１０５に入力されると、タイミングコントローラは発振回路１０６の動作を開始させ、クロック信号ＣＬＫを出力させる。信号ＳＡＤＣがタイミングコントローラ１０５に入力されると、タイミングコントローラ１０５はサンプルホールド回路１０１に制御信号Ｓ１を出力する。タイミングコントローラ１０５は、デジタルアナログ変換回路１０４、逐次比較レジスタ１０３に制御信号Ｓ２を出力する。タイミングコントローラ１０５は、デジタルアナログ変換回路１０４、逐次比較レジスタ１０３に制御信号Ｓ３ｖａｌｕｅ［１：０］を出力する。
【０１７７】
ここで、センサ素子１１０は、例えば制御信号Ｓ１により動作を開始してもよい。あるいは、制御信号Ｓ１とは別の信号、例えば図２１に示す制御信号Ｓ４により動作を開始してもよい。図２１に示す例では、制御信号Ｓ４によりセンサ素子１１０の動作が開始され、その後、信号ＳＡＤＣがタイミングコントローラ１０５に入力される。
【０１７８】
または図２２のタイミングチャートに示すように、信号ＳＡＤＣがタイミングコントローラ１０５に入力され、制御信号Ｓ４によりセンサ素子１１０の動作を開始し、その後、制御信号Ｓ１がサンプルホールド回路１０１等に入力されてもよい。図２２においては簡略化のため、信号ＳＡＤＣ、制御信号Ｓ１、制御信号Ｐ１１１、および制御信号Ｓ４のみを示す。
【０１７９】
図２１において制御信号Ｓ１は、信号ＳＡＤＣと同じ波形の信号にしているが、回路部４０２が正常に動作する範囲であれば別の波形の信号でも構わない。制御信号Ｓ１により、サンプルホールド回路１０１が動作を開始する。センサ素子１１０からサンプルホールド回路１０１へ入力された１．５Ｖのアナログ電位Ｖｉｎはバッファ回路１１１で増幅されトランジスタ１１２をオンにすることでノードＮＤに与えられ、トランジスタ１１２をオフにすることでノードＮＤに１．５Ｖのアナログ電位として保持される。
【０１８０】
図２１において制御信号Ｓ２は、クロック信号ＣＬＫと同じ波形の信号にしているが、回路部４０２が正常に動作する範囲であれば別の波形の信号でも構わない。制御信号Ｓ２により、逐次比較レジスタ１０３をリセットする。また制御信号Ｓ１及び制御信号Ｓ２により、デジタルアナログ変換回路１０４をリセットする。
【０１８１】
図２１において制御信号Ｓ３ｖａｌｕｅ［１：０］は、各ビットのデジタルデータが確定するまでハイレベルとしているが、回路部４０２が正常に動作する範囲であれば別の波形の信号でも構わない。制御信号Ｓ３ｖａｌｕｅ［１：０］により、各ビットのデジタルデータが確定した後、デジタルデータを保持するようにトランジスタ１１２のオンまたはオフを制御する。
【０１８２】
制御信号Ｓ１によりトランジスタ１１２をオフにすることでノードＮＤに１．５Ｖのアナログ電位として保持した後、制御信号Ｐ１１１によってサンプルホールド回路１０１のバッファ回路１１１への電源の供給が停止される。バッファ回路１１１への電源の供給が停止しても、トランジスタ１１２がオフになっているため、消費電力を低減しつつ、アナログ電位の保持を可能とすることができる。ここで、センサ素子１１０の動作も停止することが好ましい。例えばセンサ素子１１０への電源の供給を停止してもよい。センサ素子１１０への電源の供給が停止しても、トランジスタ１１２がオフになっているため、消費電力を低減しつつ、アナログ電位の保持を可能とすることができる。制御信号Ｐ１１１によってセンサ素子１１０の動作を停止してもよい。あるいは、制御信号Ｐ１１１とは別の信号、例えば図２１に示す制御信号Ｓ４により動作を停止してもよい。
【０１８３】
制御信号Ｓ２により逐次比較レジスタ１０３をリセットすることで、逐次比較レジスタ１０３が有する第１のレジスタ及び第２のレジスタは「００」に初期化される。第１のレジスタ及び第２のレジスタは「１１」に初期化されても良い。
【０１８４】
制御信号Ｓ３ｖａｌｕｅ［１：０］によりトランジスタ１１２をオンにすることで、各ビットのデジタルデータがデジタルアナログ変換回路１０４に与えられる。
【０１８５】
続いて、クロック信号ＣＬＫの一周期目の立ち上がりで、タイミングコントローラ１０５は、逐次比較レジスタ１０３の第２のレジスタにある、最上位ビットである１ビットのデジタルデータを「１」にする。また、制御信号Ｓ２により、デジタルアナログ変換回路１０４は逐次比較レジスタ１０３のデジタルデータ「１０」を１．５Ｖのアナログ電位ＤＡＣｏｕｔに変換し、コンパレータ１０２に出力する。そして、コンパレータ１０２は、ノードＮＤに保持されたアナログ電位Ｖｉｎである１．５Ｖと、デジタルアナログ変換されたアナログ電位ＤＡＣｏｕｔである１．５Ｖとを比較し、アナログ電位Ｖｉｎが、アナログ電位ＤＡＣｏｕｔ以上であれば信号ｃｍｐｏｕｔはハイレベルを、未満であればロウレベルを出力する。ここでは、１．５Ｖのアナログ電位同士を比較しているので、信号ｃｍｐｏｕｔはハイレベルとなる。信号ｃｍｐｏｕｔは、逐次比較レジスタ１０３に入力される。
【０１８６】
続いてタイミングコントローラ１０５は、上位ビットである１ビットのデジタルデータが「１」に確定したため、クロック信号ＣＬＫの一周期目の立ち下がりで制御信号Ｓ３ｖａｌｕｅ［１］をロウレベルにし、トランジスタ１１２をオフにして、デジタルアナログ変換回路１０４内に１ビットのデジタルデータを保持させる。また、制御信号Ｐｖａｌｕｅ［１］をロウレベルとし、逐次比較レジスタ１０３の第２のレジスタへの電源の供給が停止する。第２のレジスタへの電源の供給を停止しても、トランジスタ１１２がオフになっているため、消費電力を低減しつつ、デジタルアナログ変換回路１０４内にデジタルデータの保持を可能とすることができる。
【０１８７】
続いて、クロック信号ＣＬＫの二周期目の立ち上がりで、タイミングコントローラ１０５は、逐次比較レジスタ１０３の第１のレジスタにある、最下位ビットである０ビットのデジタルデータを「１」にする。また、制御信号Ｓ２により、デジタルアナログ変換回路１０４は逐次比較レジスタ１０３のデジタルデータ「１１」を２．０Ｖのアナログ電位に変換し、コンパレータ１０２に出力する。そして、コンパレータ１０２は、ノードＮＤに保持されたアナログ電位Ｖｉｎである１．５Ｖと、デジタルアナログ変換されたアナログ電位ＤＡＣｏｕｔである２．０Ｖとを比較し、アナログ電位Ｖｉｎが、アナログ電位ＤＡＣｏｕｔ以上であれば信号ｃｍｐｏｕｔはハイレベルを、未満であればロウレベルを出力する。ここでは、１．５Ｖのアナログ電位Ｖｉｎと、２．０Ｖのアナログ電位ＤＡＣｏｕｔとが比較されているので、信号ｃｍｐｏｕｔはロウレベルとなる。信号ｃｍｐｏｕｔは、逐次比較レジスタ１０３に入力される。
【０１８８】
続いてタイミングコントローラ１０５は、下位ビットである０ビットのデジタルデータが「０」に確定したため、クロック信号ＣＬＫの二周期目の立ち下がりで制御信号Ｓ３ｖａｌｕｅ［０］をロウレベルにし、トランジスタ１１２をオフにして、デジタルアナログ変換回路１０４内に０ビットのデジタルデータを保持させる。また、制御信号Ｐｖａｌｕｅ［０］をロウレベルとし、逐次比較レジスタ１０３の第１のレジスタへの電源の供給が停止する。第１のレジスタへの電源の供給を停止しても、トランジスタ１１２がオフになっているため、消費電力を低減しつつ、デジタルアナログ変換回路１０４内にデジタルデータの保持を可能とすることができる。
【０１８９】
またタイミングコントローラ１０５は、クロック信号ＣＬＫの二周期目の立ち下がりで制御信号ＰＣｏｍｐ、ＰＡＤＣをロウレベルとし、コンパレータ１０２及びデジタルアナログ変換回路１０４への電源の供給が停止する。コンパレータ１０２及びデジタルアナログ変換回路１０４への電源を停止しても、トランジスタ１１２がオフになっているため、消費電力を低減しつつ、デジタルアナログ変換回路１０４内にデジタルデータの保持を可能とすることができる。
【０１９０】
こうして、１．５Ｖの、アナログ電位Ｖｉｎが、２ビットのデジタルデータ「１０」に変換される。
【０１９１】
次いで図２３（Ａ）には、図１６等に示すサンプルホールド回路とは異なる構成例を示す。図２３（Ａ）に示すサンプルホールド回路１０１は、トランジスタ１１２、容量素子１１３に加えて、インバータ回路１１４、１１５、ＭＯＳ容量１１６を有する。ＭＯＳ容量１１６を有することで、サンプルホールド回路１０１はチャージ・インジェクションを抑制することができる。
【０１９２】
インバータ回路１１４、１１５は、図１６（Ｃ）等で説明したバッファ回路１１１と同様にスイッチＳＷに接続され、制御信号ＰＳＷの制御によって電源の供給又は停止が制御される。インバータ回路１１４には制御信号Ｓ１の論理が反転した制御信号Ｓ１＿Ｂが入力され、インバータ回路１１４を介してトランジスタ１１２のゲートに制御信号Ｓ１が与えられる。ＭＯＳ容量１１６のゲート側には、制御信号Ｓ１がインバータ回路１１５を介して反転した信号が与えられる。ＭＯＳ容量の半導体層側には、ノードＮＤに接続される。
【０１９３】
図２３（Ｂ）は、図２３（Ａ）のサンプルホールド回路の動作の一例を示すタイミングチャートである。
【０１９４】
まず時刻Ｔ１で制御信号ＰＳＷをハイレベルとする。なお制御信号ＰＳＷをハイレベルとすることで、インバータ回路１１４、１１５への電源の供給が行われる。逆に制御信号ＰＳＷをロウレベルとすることで、インバータ回路１１４、１１５への電源の供給が停止されるとする。そして制御信号Ｓ１をハイレベル、制御信号Ｓ１＿Ｂをロウレベルとする。すると、トランジスタ１１２がオンとなるため、ノードＮＤの電位は入力端子ＩＮの電位である電位Ｖｉｎに上昇する。
【０１９５】
次いで時刻Ｔ２で制御信号Ｓ１をロウレベル、制御信号Ｓ１＿Ｂをハイレベルとする。すると、トランジスタ１１２がオフとなる。そのため、ノードＮＤの電位Ｖｉｎが保持される。
【０１９６】
次いで時刻Ｔ３では、制御信号ＰＳＷをロウレベルとする。このとき、制御信号Ｓ１をロウレベル、制御信号Ｓ１＿Ｂをハイレベルとするため、ノードＮＤの電位Ｖｉｎが保持され続ける。
【０１９７】
以上が図２３（Ａ）のサンプルホールド回路の動作の一例である。
【０１９８】
次いで図２４には、コンパレータ１０２の回路構成の一例を示す。図２４に示すコンパレータ１０２はＰチャネル型のトランジスタ１４１乃至１５３、Ｎチャネル型のトランジスタ１５４乃至１６６、及び抵抗素子１６７で構成される。なお図２４中、端子ＩＮＰが非反転入力端子、端子ＩＮＭが反転入力端子に相当する。
【０１９９】
次いで図２５（Ａ）には、発振回路１０６の回路構成の一例を示す。図２５（Ａ）に示す発振回路１０６はＰチャネル型のトランジスタ１７１、インバータ回路１７２、Ｎチャネル型のトランジスタ１７３、及びバイアス電圧生成回路１７４で構成される。なお図２５中、端子ＢＩＡＳＰが正のバイアス電圧を与える端子、端子ＢＩＡＳＮが負のバイアス電圧を与える端子に相当する。
【０２００】
図２５（Ｂ）には、図２５（Ａ）に示すバイアス電圧生成回路１７４の回路構成の一例を示す。図２５（Ｂ）に示すバイアス電圧生成回路１７４はＰチャネル型のトランジスタ１７６乃至１８１、Ｎチャネル型のトランジスタ１８３乃至１８８、抵抗素子１８９、及び容量素子１９０乃至１９３で構成される。
【０２０１】
次いで図２６（Ａ）には、デジタルアナログ変換回路１０４の回路構成の一例を示す。なお図２６（Ａ）では１０ビットのＣ−ＤＡＣを示す。また図２６（Ａ）では、説明のため、サンプルホールド回路１０１、コンパレータ１０２を併せて図示している。図２６（Ａ）に示すデジタルアナログ変換回路１０４は容量素子１９３、セレクタ１９４、１９５、１９６及びトランジスタ１９７で構成される。容量素子１９３は、ビット数に応じた容量値を有する。容量値の一例は、図２６（Ａ）中、容量素子１９３に付して示している。またセレクタ１９４，１９５は、容量素子１９３に対応して設けられる。
【０２０２】
図２６（Ｂ）には、図２６（Ａ）に示すセレクタ１９４、１９５、１９６の回路構成の一例を示す。なおセレクタ１９５、１９６の端子ＳＬＣには、制御信号Ｓ２が与えられる。なおセレクタ１９４、１９５の端子Ａには、セレクタ１９６で選択される電位が与えられる。なおセレクタ１９６の端子Ａには、参照電位Ｖｒｅｆが与えられる。なおセレクタ１９４、１９５、１９６の端子Ｂには、グラウンド電位が与えられる。なお参照電位Ｖｒｅｆは回路部４０２の外部にある定電圧回路等で生成される電位であってもよいし、外部の定電圧回路等より与えられる電位を元に回路部４０２の内部で生成される電位であってもよい。
【０２０３】
また図２６（Ｃ）には、図２６（Ｂ）に示すセレクタのより具体的な回路構成の一例を示す。図２６（Ｃ）に示すセレクタは、インバータ回路１９８、Ｎチャネル型のトランジスタ１３５、１３６、Ｐチャネル型のトランジスタ１３７，１３８で構成される。
【０２０４】
以上説明した、回路部４０２は、センサ等によって取得したアナログ電位Ｖｉｎを、オフ電流が極めて低いトランジスタを有するサンプルホールド回路１０１に保持させる。サンプルホールド回路１０１では、トランジスタ１１２をオフにすることで電荷の保持を可能としたノードＮＤに、アナログ電位Ｖｉｎを保持させる。そして本発明の一態様は、サンプルホールド回路１０１が有するバッファ回路１１１等への電源の供給を停止し、消費電力の低減を図ることができる。
【０２０５】
また回路部４０２は、駆動電圧やクロック信号の周波数を抑えることなく、消費電力の低減を図ることができるため、分解能とサンプリングレートといった、アナログデジタル変換回路の性能を低下させないようにすることができる。また回路部４０２は、フラッシュメモリ等を用いることなくアナログデータを保持することができるため、専用の高電圧生成回路や周辺回路を設けずに、消費電力の低減を図ることができる。
【０２０６】
また、デジタルアナログ変換回路１０４内にデジタルデータを保持するためのトランジスタ２１１、及び容量素子２１２を有してもよい。
【０２０７】
図２７に示す回路部４０２は、サンプルホールド回路１０１と、アナログデジタル変換回路４２０と、を有する。アナログデジタル変換回路４２０は、逐次比較レジスタ１０３、デジタルアナログ変換回路１０４、タイミングコントローラ１０５、及び発振回路１０６を有する。
【０２０８】
図２７に示す回路部４０２の構成で図１９と異なる点は、デジタルアナログ変換回路１０４内にデジタルデータを保持するためのトランジスタ２１１、及び容量素子２１２を有する点にある。トランジスタ２１１のゲートには、各ビットに対応して、オンまたはオフを制御するための制御信号Ｓ３ｖａｌｕｅ［Ｎ−１：０］がタイミングコントローラ１０５より与えられる。
【０２０９】
トランジスタ２１１及び容量素子２１２は、トランジスタ２１１をオフにすることで、ノードＮＤＤＡＣにデジタルデータの電位に応じた電荷を保持することで、デジタルデータを保持する。トランジスタ２１１は、トランジスタ１１２と同様にオフ状態でのソースードレイン間を流れる電流が極めて低い機能を有するトランジスタであり、ＯＳトランジスタであることが好適である。
【０２１０】
デジタルアナログ変換回路１０４内において、デジタルデータを保持する場合、図２６（Ａ）乃至（Ｃ）で説明したセレクタ１９４にトランジスタ２１１及び容量素子２１２を追加する構成とすればよい。図２８（Ａ）および（Ｂ）には、図２６（Ｂ）および（Ｃ）に示すセレクタ１９４にトランジスタ２１１及び容量素子２１２を追加した回路図の一例を示す。なお図２８（Ａ）、（Ｂ）では、制御信号Ｓ３ｖａｌｕｅ［Ｎ−１：０］として、０ビット目の制御信号Ｓ３ｖａｌｕｅ［０］をトランジスタ２１１のゲートに与える例を示している。
【０２１１】
図２７の構成とすることで、サンプルホールド回路１０１、コンパレータ１０２、逐次比較レジスタ１０３、及びデジタルアナログ変換回路１０４への電源の供給を停止していくことで消費電力の低減を図ることができる。具体的にはアナログ電位Ｖｉｎをサンプルホールド回路１０１内に保持することで、バッファ回路１１１への電源を停止することができる。また、デジタルアナログ変換回路１０４内のデジタルデータが各ビットで確定していく毎に逐次比較レジスタ１０３内のレジスタへの電源の供給を停止することができる。また、コンパレータ１０２、及びデジタルアナログ変換回路１０４への電源の供給を停止することができる。
【０２１２】
また、制御回路などの論理回路のフリップフロップにＯＳトランジスタと容量とを接続したバックアップ回路を設けることで、動作の必要のないブロックは状態を維持したまま電源を停止することができる。その結果、より低い消費電力で論理回路を動作することができる。
【０２１３】
（実施の形態３）
＜メモリ回路の構成例＞
ここで、上述したメモリ回路４０９の構成例について、具体例を複数挙げて説明する。なおメモリ回路４０９は、ＯＳトランジスタを用いて記憶素子（ＯＳメモリともいう）を形成する回路構成である。
【０２１４】
図２９は、メモリ回路４０９の構成の一例を示すブロック図である。メモリ回路４０９は、コントロール・ユニット３６０、ロー・デコーダー回路３６１、ロー・ドライバ回路３６２、カラム・ドライバ回路３６３、およびメモリセルアレイ３７０を有する。
【０２１５】
コントロール・ユニット３６０は、メモリ回路４０９の制御回路であり、ロジック部のアクセス要求に従い、ロー・デコーダー回路３６１、ロー・ドライバ回路３６２、及びカラム・ドライバ回路３６３を制御する制御信号を生成する機能を有する。ロー・デコーダー回路３６１、ロー・ドライバ回路３６２、及びカラム・ドライバ回路３６３は、コントロール・ユニット３６０の制御信号に従い、メモリセルアレイ３７０を駆動する駆動信号を生成する機能を有する。
【０２１６】
なおメモリセルアレイ３７０に多値のデータを記憶する場合、図３０に示すようにアナログデジタル変換回路３６４を設けたメモリ回路４０９＿Ａとする構成としてもよい。ここで例えば、図３０に示すようにセンサ素子４１２乃至センサ素子４１４から出力されるアナログデータをサンプルホールド回路１０１に保持した後、サンプルホールド回路１０１に保持されるアナログデータをメモリ回路４０９＿Ａに入力してもよい。メモリ回路４０９＿Ａに入力されるアナログデータはアナログデジタル変換回路３６４によりデジタルデータに変換すればよい。アナログデジタル変換回路３６４は、フラッシュ型、デルタシグマ型、パイプライン型、積分型、逐次比較型の方式を用いればよい。逐次比較型の場合、上記実施の形態で説明したアナログデジタル変換回路を用いることが好適である。
【０２１７】
メモリセルアレイ３７０は、複数のメモリセルがアレイ状に配列された回路である。図３１は、メモリセルアレイ３７０の構成の一例を示す回路図である。図３１には、［２ｊ−１，２ｋ−１］−［２ｊ，２ｋ］（ｊ、ｋは１以上の整数）の４つのメモリセル３８０を代表的に示す。
【０２１８】
メモリセル３８０は、トランジスタＭ７０−Ｍ７２、およびキャパシタＣ７０を有する。ここでは、トランジスタＭ７０は、ＯＳトランジスタとし、ｎチャネル型トランジスタである。また、トランジスタＭ７１、Ｍ７２は、Ｓｉトランジスタであり、ｐチャネル型トランジスタである。ノードＦＮがデータを電荷として保持するメモリセルアレイ３７０のデータ格納部であり、この例では、トランジスタＭ７２のゲートに対応する。
【０２１９】
なおＭ７１、Ｍ７２は、ｎチャネル型トランジスタでもよい。この場合のメモリセルアレイの回路図の一例を図３２に示す。またＭ７１、Ｍ７２がｎチャネル型トランジスタのとき、キャパシタＣ７０に接続する配線ＣＷＬを無くし、配線ＳＬに接続することもできる。配線ＣＷＬを省略できるため、回路面積の縮小を図ることができる。
【０２２０】
メモリセルアレイ３７０は、メモリセル３８０の配列に対応して配線（ＷＷＬ、ＲＷＬ、ＣＷＬ、ＳＬ、ＷＢＬ、ＲＢＬ）が設けられている。メモリセル３８０は、対応する列および行のこれら配線に接続されている。また、配線ＢＧＬがメモリセルアレイ３７０の共通の配線として設けられている。配線ＢＧＬには、メモリセル３８０のトランジスタＭ７０のバックゲートが接続されている。
【０２２１】
配線ＷＷＬは書き込み用ワード線として機能し、配線ＲＷＬは読み出し用ワード線として機能し、それぞれ、ロー・ドライバ回路３６２に接続されている。配線ＣＷＬは、キャパシタＣ７０に印加する電圧を供給する配線として機能する。
【０２２２】
配線ＳＬはソース線として機能し、２列ごとに設けられている。配線ＷＢＬは書き込み用ビット線として機能し、メモリセル３８０に書き込むメモリデータがカラム・ドライバ回路３６３から供給される配線である。配線ＲＢＬは読み出し用のビット線として機能し、メモリセル３８０から読み出したメモリデータが出力される配線である。配線ＳＬ、配線ＷＢＬおよび配線ＲＢＬは、カラム・ドライバ回路３６３に接続されている。
【０２２３】
配線ＲＢＬの出力にはクロックドインバータＣＩＮＶが接続されている。クロックドインバータＣＩＮＶを設けているのは、配線ＲＢＬから読み出された信号の電圧レベルが、書き込んだデータの電圧レベルに対して、ハイレベルとロウレベルの関係が逆になるからである。図３１の例では、書き込んだデータの電圧がロウレベルであれば、ＲＢＬの電圧はハイレベルとなり、書き込んだデータの電圧がハイレベルであれば、ＲＢＬの電圧はロウレベルとなる。配線ＯＥ、配線ＯＥＢは、クロックドインバータＣＩＮＶの出力信号を制御する信号を供給する配線である。クロックドインバータＣＩＮＶの出力信号（メモリデータ）は配線ＤＯから出力される。
【０２２４】
キャパシタＣ７０は、ノードＦＮの電荷保持用の容量として機能する。キャパシタＣ７０の一方の端子はノードＦＮに接続され、他方の端子は配線ＣＷＬに接続されている。配線ＣＷＬはロー・ドライバ回路３６２に接続されている。なお、メモリセル３８０の配線間容量によりノードＦＮの電荷を保持できる場合は、キャパシタＣ７０と配線ＣＷＬは設けなくてもよい。
【０２２５】
トランジスタＭ７０をオンにすることで、データ値（”０”、”１”）に対応する電圧がノードＦＮに印加される。そして、トランジスタＭ７０をオフ状態にすることで、ノードＦＮが電気的に浮遊状態となり、メモリセル３８０はデータ保持状態となる。トランジスタＭ７０はＯＳトランジスタであるので、トランジスタＭ７０のオフ状態でのソースードレイン間を流れるリーク電流が極めて小さい。このため、メモリセル３８０は、リフレッシュ動作をせず、年単位の期間（例えば１０年間程度）データを保持することが可能であり、メモリセル３８０を不揮発性メモリセルとして用いることができる。また、バックゲートにＶＢＧを印加することでトランジスタＭ７０のＶｔｈをプラスシフトさせているために、データ保持状態でトランジスタＭ７０のゲートにＶｔｈよりも小さい電圧をより確実に印加することができるため、データ保持エラーが抑えられたメモリセル３８０を得ることができる。
【０２２６】
したがって、半導体装置４００で電波を受信していない状態でも、メモリ回路４０９でデータを保持することが可能である。以下、図３３を参照して、メモリセルアレイ３７０（メモリ回路４０９）の動作についてより詳細に説明する。
【０２２７】
なお、ＯＳトランジスタにおいて、オフ電流が極めて低いということを利用するメモリ回路の場合には、情報を保持する期間において、トランジスタには、所定の電圧が供給され続けている場合がある。例えば、トランジスタのゲートには、トランジスタが完全にオフ状態となるような電圧が供給され続けている場合がある。または、トランジスタのバックゲートには、トランジスタのしきい値電圧がシフトして、トランジスタがノーマリオフ状態になるような電圧が供給され続けている場合がある。そのような場合には、情報を保持する期間において、メモリ回路に電圧が供給されていることになるが、電流がほとんど流れないため、電力をほとんど消費しない。したがって、電力をほとんど消費しないことから、仮に、所定の電圧がメモリ回路に供給されているとしても、実質的には、メモリ回路は不揮発性であると表現することができる。
【０２２８】
図３３は、メモリセルアレイ３７０（メモリ回路４０９）の動作の一例を示すタイミングチャートである。図３３には、具体的には、メモリセルアレイ３７０に入力される信号波形を示しており、メモリセルアレイ３７０に含まれる配線およびノードのハイレベル（”Ｈ”）とロウレベル（”Ｌ”）の電圧も示している。この例では、配線ＣＷＬ、配線ＳＬおよび配線ＢＧＬには一定電圧が印加される。
【０２２９】
期間Ｔｐ１では、メモリ回路４０９はスタンバイ状態（Ｓｔｄｂｙ）である。スタンバイ状態とは、半導体装置４００においてＶＩＮが生成されている状態であり、メモリ回路４０９ではデータ保持状態である。配線ＷＷＬ、配線ＷＢＬおよび配線ＲＢＬはロウレベルであり、配線ＲＷＬはハイレベルである。メモリセル３８０に”１”が書き込まれている場合、ＦＮの電圧は”Ｈ”であり、”０”が書き込まれている場合、ノードＦＮの電圧は”Ｌ”である。
【０２３０】
期間Ｔｐ２は、書き込み動作期間である。データを書き込む行の配線ＷＷＬが”Ｈ”となるので、トランジスタＭ７０がオンとなり、期間Ｔｐ２は、書き込み動作期間である。データを書き込む行の配線ＷＷＬが”Ｈ”となるので、トランジスタＭ７０がオンとなり、ノードＦＮが配線ＷＢＬに接続される。”１”を書き込む場合、配線ＷＢＬは”Ｈ”となるので、ノードＦＮも”Ｈ”となる。他方、”０”を書き込む場合、配線ＷＢＬは”Ｌ”であるので、ノードＦＮも”Ｌ”となる。配線ＷＷＬを”Ｌ”にして、トランジスタＭ７０をオフ状態にすることで、データ書き込み動作が終了し、メモリセル３８０はスタンバイ状態になる。
【０２３１】
期間Ｔｐ３（スタンバイ期間）では、トランジスタＭ７０がオンからオフになることで、ノードＦＮの電圧がトランジスタＭ７０のしきい値電圧分低下する。上述したように、負電圧ＶＢＧをバックゲートに印加することにより、トランジスタＭ７０のＶｔｈをプラスシフトさせているため、そのリーク電流は極めて小さくなり、ノードＦＮにおいて、年単位の期間（例えば、１０年程度）、”１”として認識される電圧を保持することが可能である。
【０２３２】
期間Ｔｐ４は、読み出し動作期間である。データを読み出す行の配線ＲＷＬが”Ｌ”となり、その行のトランジスタＭ７１がオンになる。他の行の配線ＲＷＬは”Ｈ”のままである。メモリセル３８０で”１”を記憶している場合、トランジスタＭ７２はオフ状態であるため、配線ＲＢＬは”Ｌ”のままである。”０”を記憶している場合、トランジスタＭ７２もオン状態となるため、トランジスタＭ７１、Ｍ７２により、配線ＲＢＬが配線ＳＬに接続されるので、その電圧レベルは”Ｈ”となる。配線ＲＢＬに読み出された信号は、インバータＣＩＮＶによりその電圧レベルが反転され、配線ＤＯに出力される。
【０２３３】
期間Ｔｐ５では、メモリ回路４０９はスタンバイ状態であり、ノードＦＮや配線の電圧のレベルは期間Ｔｐ１と同様である。
【０２３４】
また図３４に、メモリセルアレイの他の構成例を示す。図３４に示すメモリセルアレイ３７２は、メモリセルアレイ３７０の変形例である。メモリセルアレイ３７２では、配線ＷＢＬと配線ＲＢＬが共通化され１つの配線ＢＬで構成されている点がメモリセルアレイ３７０と異なる。つまり、図３１の例ではビット線を書き込み用と読み出し用で２本設けており、図３４の例では１本のビット線にしている。
【０２３５】
図３５は、メモリセルアレイ３７２の動作例を示すタイミングチャートである。図３５に示すように、メモリセルアレイ３７２も、メモリセルアレイ３７０と同様に駆動させることができる。配線ＢＬが配線ＷＢＬおよび配線ＲＢＬ双方の機能を果たす。書き込み動作期間（Ｔｐ２）では、メモリセル３８０に”１”を書き込む場合、配線ＢＬは”Ｈ”となり、”０”を書き込む場合、配線ＢＬは”Ｌ”となる。また、読み出し動作期間（Ｔｐ４）では、メモリセル３８０で”１”を記憶している場合、トランジスタＭ７２はオフ状態であるため、配線ＢＬは”Ｌ”のままである。”０”を記憶している場合、トランジスタＭ７２もオン状態となるため、トランジスタＭ７１、Ｍ７２により、配線ＢＬが配線ＳＬに接続されるので、その電圧レベルは”Ｈ”となる。配線ＢＬに読み出された信号は、クロックドインバータＣＩＮＶによりその論理値が反転され、配線ＤＯに出力される。
【０２３６】
（実施の形態４）
本実施の形態では、半導体装置の断面構造の一例について、図３６を参照して説明する。本実施の形態の例では、シリコンなどを用いたトランジスタ（Ｓｉトランジスタ）で形成された回路に積層して、ＯＳトランジスタで形成する。
【０２３７】
図３６には、半導体装置の一部の断面を示す。図３６に示す半導体装置は、下部に第１の半導体材料（例えば、シリコン）を用いたｎ型のトランジスタ及びｐ型のトランジスタを有し、上部に第２の半導体材料（例えば、酸化物半導体）を用いたトランジスタ、及び容量素子を有する。
【０２３８】
＜下部のトランジスタの構成＞
ｎ型のトランジスタ５１０は、ｐ型ウェル５００ｐに設けられたチャネル形成領域５０１と、チャネル形成領域５０１を挟むように設けられた低濃度不純物領域５０２及び高濃度不純物領域５０３（これらを合わせて単に不純物領域とも呼ぶ）と、該不純物領域に接して設けられた導電性領域５０７と、チャネル形成領域５０１上に設けられたゲート絶縁膜５０４ａと、ゲート絶縁膜５０４ａ上に設けられたゲート電極５０５ａと、導電性領域５０７と接して設けられたソース電極５０６ａ及びドレイン電極５０６ｂと、を有する。ゲート電極５０５ａの側面には、サイドウォール絶縁膜５０８ａが設けられている。トランジスタ５１０を覆うように層間絶縁膜５２１及び層間絶縁膜５２２が設けられている。層間絶縁膜５２１及び層間絶縁膜５２２に形成された開口を通じて、ソース電極５０６ａ及びドレイン電極５０６ｂと、導電性領域５０７とが接続されている。なお、導電性領域５０７には、金属シリサイド等を用いることができる。
【０２３９】
ｐ型のトランジスタ５２０は、ｎ型ウェル５００ｎに設けられたチャネル形成領域５１１と、チャネル形成領域５１１を挟むように設けられた低濃度不純物領域５１２及び高濃度不純物領域５１３（これらを合わせて単に不純物領域とも呼ぶ）と、該不純物領域に接して設けられた導電性領域５１７と、チャネル形成領域５１１上に設けられたゲート絶縁膜５０４ｂと、ゲート絶縁膜５０４ｂ上に設けられたゲート電極５０５ｂと、導電性領域５１７と接して設けられたソース電極５０６ｃ及びドレイン電極５０６ｄと、を有する。ゲート電極５０５ｂの側面には、サイドウォール絶縁膜５０８ｂが設けられている。トランジスタ５２０を覆うように層間絶縁膜５２１及び層間絶縁膜５２２が設けられている。層間絶縁膜５２１及び層間絶縁膜５２２に形成された開口を通じて、ソース電極５０６ｃ及びドレイン電極５０６ｄと、導電性領域５１７とが接続している。
【０２４０】
また、トランジスタ５１０と、トランジスタ５２０のそれぞれを囲むように素子分離絶縁膜５０９が設けられている。
【０２４１】
なお、図３６では、トリプルウェル構造を有する場合を示すが、ダブルウェル構造、ツインウェル構造、シングルウェル構造でもよい。また、図３６では、トランジスタ５１０及びトランジスタ５２０が、それぞれ、基板に形成されたｐ型ウェル５００ｐ、ｎ型ウェル５００ｎにチャネルが形成されるトランジスタである場合について示すが、トランジスタ５１０及びトランジスタ５２０が、絶縁表面上に形成された非晶質半導体膜、多結晶半導体膜にチャネルが形成されるトランジスタであってもよい。また、ＳＯＩ基板のように、単結晶半導体膜にチャネルが形成されるトランジスタであってもよい。
【０２４２】
半導体基板として、単結晶半導体基板を用いることにより、トランジスタ５１０及びトランジスタ５２０を、高速動作させることができ、また、しきい値を精密に制御できる。よって、先の実施の形態に示す回路におけるサンプルホールド回路、コンパレータ、逐次比較レジスタ、アナログデジタル変換回路、タイミングコントローラ、発振回路の全部または一部等を、単結晶半導体基板に形成することが好ましい。
【０２４３】
また、トランジスタ５１０と、トランジスタ５２０とは、配線５２３によって、それぞれ接続されており、配線５２３上には、絶縁膜５２４が設けられている。また、絶縁膜５２４上には、導電層５２５ａ、５２５ｂ、絶縁膜５２６が設けられている。絶縁膜５２６は、絶縁膜５２４上に、導電層５２５ａ、５２５ｂを形成した後、導電層５２５ａ、５２５ｂ上に、絶縁膜５２６を形成し、絶縁膜５２６を、導電層５２５ａ、５２５ｂの上面が露出するまで、研磨処理を行ったものであることが好ましい。
【０２４４】
＜上部のトランジスタの構成＞
上部のトランジスタ５３０は、ＯＳトランジスタである。トランジスタ５３０は、絶縁膜５２４上に設けられた導電層５２５ａと、導電層５２５ａ上に設けられた絶縁膜５３１及び絶縁膜５３２と、絶縁膜５３２上に設けられた半導体膜５３３と、半導体膜５３３に接して設けられたソース電極５３４ａ、ドレイン電極５３４ｂと、半導体膜５３３、ソース電極５３４ａ、ドレイン電極５３４ｂ上に設けられたゲート絶縁膜５３５と、ゲート絶縁膜５３５上に設けられたゲート電極５３６ａと、を有する。なお、導電層５２５ｂは、ゲート電極として機能する。
【０２４５】
図３６では、半導体膜を挟んで上下に２つのゲート電極を有する場合について示している。両方のゲート電極に、オン状態またはオフ状態を制御するための信号が与えられていてもよいし、一方のゲート電極にのみ接地電位などの固定の電位が与えられていてもよい。固定の電位の高さを制御することで、トランジスタのしきい値を制御することができる。
【０２４６】
また、絶縁膜５３２上には、導電層５３４ｃが設けられ、導電層５３４ｃ上には、ゲート絶縁膜５３５が設けられ、ゲート絶縁膜５３５上には、導電層５３６ｂが設けられている。導電層５３４ｃ、ゲート絶縁膜５３５、導電層５３６ｂによって、容量素子５４０が構成される。
【０２４７】
また、トランジスタ５３０及び容量素子５４０を覆うように、層間絶縁膜５３７、層間絶縁膜５３８が設けられている。また、層間絶縁膜５３７及び層間絶縁膜５３８に形成された開口を通じて、ソース電極５３４ａと、配線５３９とが接続されている。
【０２４８】
半導体膜５３３としては、酸化物半導体を用いる。酸化物半導体の詳細については、後述する実施の形態で詳述する。
【０２４９】
なお、絶縁膜５３２は酸化物半導体である半導体膜５３３に酸素を供給する役割を担うことができる。したがって、絶縁膜５３２は酸素を含む絶縁膜であることが好ましく、化学量論組成よりも多い酸素を含む絶縁膜であることがより好ましい。また、絶縁膜５３２は、層間絶縁膜としての機能も有する。その場合、絶縁膜５３２の表面には凹凸が形成されるため、表面が平坦になるようにＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法等で平坦化処理を行うことが好ましい。
【０２５０】
ゲート絶縁膜５３５には、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ハフニウム、酸化アルミニウム、アルミニウムシリケート、酸化ネオジムおよび酸化タンタルを一種以上含む絶縁膜を用いることができる。ゲート絶縁膜５３５の材料を比誘電率が大きいものにすると、ゲート絶縁膜５３５を厚くすることができる。たとえば、誘電率が１６の酸化ハフニウムを用いることにより、誘電率が３．９の酸化シリコンを用いる場合に比べて約４倍厚くすることが可能である。このため、ゲート絶縁膜５３５を介したリーク電流を抑制することができる。
【０２５１】
なお、例えば、酸化シリコンと酸化ハフニウムの積層のように、一部に酸化ハフニウム、酸化アルミニウム、酸化タンタル、窒化シリコンのような電子捕獲準位の多い材料あるいはフローティングゲートを用い、より高い温度（半導体装置の使用温度あるいは保管温度よりも高い温度、あるいは、１２５℃以上４５０℃以下、代表的には１５０℃以上３００℃以下）の下で、ゲート電極５３６ａの電位をソース電極５３４ａやドレイン電極５３４ｂの電位より高い状態を、１秒以上、代表的には１分以上維持してもよい。
【０２５２】
そうすることで、半導体膜５３３からゲート電極５３６ａに向かって、電子が移動し、そのうちのいくらかは電子捕獲準位に捕獲される。このように電子捕獲準位に必要な量の電子を捕獲させたトランジスタは、しきい値がプラス側にシフトする。ゲート電極５３６ａの電圧の制御によって電子の捕獲する量を制御することができ、それに伴ってしきい値を制御することができる。また、電子を捕獲せしめる処理は、トランジスタの作製過程におこなえばよい。
【０２５３】
例えば、前工程（ウェハー処理）の終了後、あるいは、ウェハーダイシング工程後、パッケージ後等、工場出荷前のいずれかの段階でおこなうとよい。いずれの場合にも、その後に１２５℃以上の温度に１時間以上さらされないことが好ましい。
【０２５４】
ゲート電極５３６ａ、導電層５３６ｂは、Ａｌ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ、Ｃｕ、Ｙ、Ｚｒ、Ｍｏ、Ｒｕ、Ａｇ、ＴａおよびＷなどの導電膜を用いることができる。また、上記材料の積層であってもよい。また、窒素を含んだ導電膜を用いてもよい。たとえば、窒化チタン膜上にタングステン膜の積層、窒化タングステン膜上にタングステン膜の積層、窒化タンタル膜上にタングステン膜の積層などを用いることができる。
【０２５５】
層間絶縁膜５３７には、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジムおよび酸化タンタルを一種以上含む絶縁膜を用いることができる。また、層間絶縁膜５３７は上記材料の積層であってもよい。
【０２５６】
層間絶縁膜５３７は過剰酸素を含む酸化物絶縁膜であることが好ましい。過剰酸素を含む酸化物絶縁膜とは、加熱処理などによって酸素を放出することができる酸化物絶縁膜をいう。好ましくは、昇温脱離ガス分光法分析にて、酸素原子に換算した際の酸素の放出量が１．０×１０１９ａｔｏｍｓ／ｃｍ３以上である膜とする。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上５００℃以下の範囲が好ましい。当該酸化物絶縁膜から放出される酸素は酸化物半導体である半導体膜５３３のチャネル形成領域に拡散させることができることから、チャネル形成領域に酸素欠損が形成された場合においても酸素を補填することができる。したがって、安定したトランジスタの電気特性を得ることができる。
【０２５７】
（実施の形態５）
本実施の形態では、上記実施の形態で説明したＯＳトランジスタについて説明する。
【０２５８】
＜ＯＳトランジスタの特性＞
ＯＳトランジスタは、酸化物半導体中の不純物濃度を低減し、酸化物半導体を真性または実質的に真性にすることでオフ電流を低くすることができる。ここで、実質的に真性とは、酸化物半導体中のキャリア密度が、１×１０１７／ｃｍ３未満であること、好ましくは１×１０１５／ｃｍ３未満であること、さらに好ましくは１×１０１３／ｃｍ３未満であることを指す。酸化物半導体において、水素、窒素、炭素、シリコン、および主成分以外の金属元素は不純物となる。例えば、水素および窒素はドナー準位の形成に寄与し、キャリア密度を増大させてしまう。
【０２５９】
真性または実質的に真性にした酸化物半導体を用いたトランジスタは、キャリア密度が低いため、閾値電圧がマイナスとなる電気特性になることが少ない。また、当該酸化物半導体を用いたトランジスタは、酸化物半導体のキャリアトラップが少ないため、電気特性の変動が小さく、信頼性の高いトランジスタとなる。また、当該酸化物半導体を用いたトランジスタは、オフ電流を非常に低くすることが可能となる。
【０２６０】
なおオフ電流を低くしたＯＳトランジスタでは、室温（２５℃程度）にてチャネル幅１μｍあたりの規格化されたオフ電流が１×１０−１８Ａ以下、好ましくは１×１０−２１Ａ以下、更に好ましくは１×１０−２４Ａ以下、又は８５℃にて１×１０−１５Ａ以下、好ましくは１×１０−１８Ａ以下、更に好ましくは１×１０−２１Ａ以下とすることができる。
【０２６１】
＜オフ電流＞
本明細書において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態（非導通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。オフ状態とは、特に断りがない場合、ｎチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低い状態、ｐチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも高い状態をいう。例えば、ｎチャネル型のトランジスタのオフ電流とは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低いときのドレイン電流を言う場合がある。
【０２６２】
トランジスタのオフ電流は、Ｖｇｓに依存する場合がある。したがって、トランジスタのオフ電流がＩ以下となるＶｇｓが存在するときに、トランジスタのオフ電流がＩ以下である、と言う場合がある。トランジスタのオフ電流は、Ｖｇｓが所定の値であるときのオフ電流、Ｖｇｓが所定の範囲内の値であるときのオフ電流、または、Ｖｇｓが十分に低減されたオフ電流が得られる値であるときのオフ電流を指す場合がある。
【０２６３】
一例として、しきい値電圧Ｖｔｈが０．５Ｖであり、Ｖｇｓが０．５Ｖであるときのドレイン電流が１×１０−９Ａであり、Ｖｇｓが０．１Ｖにおけるドレイン電流が１×１０−１３Ａであり、Ｖｇｓが−０．５Ｖにおけるドレイン電流が１×１０−１９Ａであり、Ｖｇｓが−０．８Ｖにおけるドレイン電流が１×１０−２２Ａであるようなｎチャネル型トランジスタを想定する。当該トランジスタのドレイン電流は、Ｖｇｓが−０．５Ｖにおいて、または、Ｖｇｓが−０．５Ｖ乃至−０．８Ｖの範囲において、１×１０−１９Ａ以下であるから、当該トランジスタのオフ電流は１×１０−１９Ａ以下である、と言う場合がある。当該トランジスタのドレイン電流が１×１０−２２Ａ以下となるＶｇｓが存在するため、当該トランジスタのオフ電流は１×１０−２２Ａ以下である、と言う場合がある。
【０２６４】
本明細書では、チャネル幅Ｗを有するトランジスタのオフ電流を、チャネル幅Ｗあたりの値で表す場合がある。また、所定のチャネル幅（例えば１μｍ）あたりの電流値で表す場合がある。後者の場合、オフ電流の単位は、電流／長さ（例えば、Ａ／μｍ）で表される場合がある。
【０２６５】
トランジスタのオフ電流は、温度に依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、室温、６０℃、８５℃、９５℃、または１２５℃におけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等の信頼性が保証される温度、または、当該トランジスタが含まれる半導体装置等が使用される温度（例えば、５℃乃至３５℃のいずれか一の温度）におけるオフ電流、を表す場合がある。室温、６０℃、８５℃、９５℃、１２５℃、当該トランジスタが含まれる半導体装置等の信頼性が保証される温度、または、当該トランジスタが含まれる半導体装置等が使用される温度（例えば、５℃乃至３５℃のいずれか一の温度）、におけるトランジスタのオフ電流がＩ以下となるＶｇｓが存在するときに、トランジスタのオフ電流がＩ以下である、と言う場合がある。
【０２６６】
トランジスタのオフ電流は、ドレインとソースの間の電圧Ｖｄｓに依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、Ｖｄｓの絶対値が０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ、３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、または２０Ｖにおけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等の信頼性が保証されるＶｄｓ、または、当該トランジスタが含まれる半導体装置等において使用されるＶｄｓにおけるオフ電流、を表す場合がある。Ｖｄｓが所定の値であるときに、トランジスタのオフ電流がＩ以下となるＶｇｓが存在する場合、トランジスタのオフ電流がＩ以下である、と言うことがある。ここで、所定の値とは、例えば、０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ、３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、２０Ｖ、当該トランジスタが含まれる半導体装置等の信頼性が保証されるＶｄｓの値、または、当該トランジスタが含まれる半導体装置等において使用されるＶｄｓの値である。
【０２６７】
上記オフ電流の説明において、ドレインをソースと読み替えてもよい。つまり、オフ電流は、トランジスタがオフ状態にあるときのソースを流れる電流を言う場合もある。
【０２６８】
本明細書では、オフ電流と同じ意味で、リーク電流と記載する場合がある。
【０２６９】
本明細書において、オフ電流とは、例えば、トランジスタがオフ状態にあるときに、ソースとドレインとの間に流れる電流を指す場合がある。
【０２７０】
＜酸化物半導体の組成＞
なおＯＳトランジスタの半導体層に用いる酸化物半導体としては、少なくともインジウム（Ｉｎ）又は亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎ及びＺｎを含むことが好ましい。また、それらに加えて、酸素を強く結びつけるスタビライザーを有することが好ましい。スタビライザーとしては、ガリウム（Ｇａ）、スズ（Ｓｎ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）及びアルミニウム（Ａｌ）の少なくともいずれかを有すればよい。
【０２７１】
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種又は複数種を有してもよい。
【０２７２】
トランジスタの半導体層に用いる酸化物半導体としては、例えば、酸化インジウム、酸化スズ、酸化亜鉛、Ｉｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、Ｉｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｚｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｉ−Ｚｎ系酸化物、Ｉｎ−Ｓｃ−Ｚｎ系酸化物、Ｉｎ−Ｙ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物等がある。
【０２７３】
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２、あるいはＩｎ：Ｇａ：Ｚｎ＝２：１：３の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
【０２７４】
＜酸化物半導体中の不純物＞
半導体層を構成する酸化物半導体膜に水素が多量に含まれると、酸化物半導体と結合することによって、水素の一部がドナーとなり、キャリアである電子を生じてしまう。これにより、トランジスタの閾値電圧がマイナス方向にシフトしてしまう。そのため、酸化物半導体膜の形成後において、脱水化処理（脱水素化処理）を行い酸化物半導体膜から、水素、又は水分を除去して不純物が極力含まれないように高純度化することが好ましい。
【０２７５】
なお、酸化物半導体膜への脱水化処理（脱水素化処理）によって、酸化物半導体膜から酸素が減少してしまうことがある。よって、酸化物半導体膜への脱水化処理（脱水素化処理）によって増加した酸素欠損を補填するため酸素を酸化物半導体膜に加える処理を行うことが好ましい。
【０２７６】
このように、酸化物半導体膜は、脱水化処理（脱水素化処理）により、水素又は水分が除去され、加酸素化処理により酸素欠損を補填することによって、ｉ型（真性）化又はｉ型に限りなく近く実質的にｉ型（真性）である酸化物半導体膜とすることができる。なお、実質的に真性とは、酸化物半導体膜中にドナーに由来するキャリアが極めて少なく（ゼロに近く）、キャリア密度が１×１０１７／ｃｍ３以下、１×１０１６／ｃｍ３以下、１×１０１５／ｃｍ３以下、１×１０１４／ｃｍ３以下、１×１０１３／ｃｍ３以下であることをいう。
【０２７７】
＜酸化物半導体の構造＞
酸化物半導体の構造について説明する。
【０２７８】
なお本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
【０２７９】
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
【０２８０】
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ  ｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ  ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などがある。
【０２８１】
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体と、に分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体およびｎｃ−ＯＳなどがある。
【０２８２】
非晶質構造は、一般に、等方的であって不均質構造を持たない、準安定状態で原子の配置が固定化していない、結合角度が柔軟である、短距離秩序は有するが長距離秩序を有さない、などといわれている。
【０２８３】
即ち、安定な酸化物半導体を完全な非晶質（ｃｏｍｐｌｅｔｅｌｙ  ａｍｏｒｐｈｏｕｓ）酸化物半導体とは呼べない。また、等方的でない（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化物半導体とは呼べない。一方、ａ−ｌｉｋｅ  ＯＳは、等方的でないが、鬆（ボイドともいう。）を有する不安定な構造である。不安定であるという点では、ａ−ｌｉｋｅ  ＯＳは、物性的に非晶質酸化物半導体に近い。
【０２８４】
＜ＣＡＡＣ−ＯＳ＞
まずは、ＣＡＡＣ−ＯＳについて説明する。
【０２８５】
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半導体の一種である。
【０２８６】
ＣＡＡＣ−ＯＳをＸ線回折（ＸＲＤ：Ｘ−Ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ）によって解析した場合について説明する。例えば、空間群Ｒ−３ｍに分類されるＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図４０（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳでは、結晶がｃ軸配向性を有し、ｃ軸がＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）、または上面に略垂直な方向を向いていることが確認できる。なお、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、空間群Ｆｄ−３ｍに分類される結晶構造に起因する。そのため、ＣＡＡＣ−ＯＳは、該ピークを示さないことが好ましい。
【０２８７】
一方、ＣＡＡＣ−ＯＳに対し、被形成面に平行な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。そして、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行っても、図４０（Ｂ）に示すように明瞭なピークは現れない。一方、単結晶ＩｎＧａＺｎＯ４に対し、２θを５６°近傍に固定してφスキャンした場合、図４０（Ｃ）に示すように（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、ａ軸およびｂ軸の配向が不規則であることが確認できる。
【０２８８】
次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ＣＡＡＣ−ＯＳの被形成面に平行にプローブ径が３００ｎｍの電子線を入射させると、図４０（Ｄ）に示すような回折パターン（制限視野電子回折パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図４０（Ｅ）に示す。図４０（Ｅ）より、リング状の回折パターンが確認される。したがって、プローブ径が３００ｎｍの電子線を用いた電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる。なお、図４０（Ｅ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面および（１００）面などに起因すると考えられる。また、図４０（Ｅ）における第２リングは（１１０）面などに起因すると考えられる。
【０２８９】
また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一方、高分解能ＴＥＭ像であってもペレット同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を明確に確認することができない場合がある。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
【０２９０】
図４１（Ａ）に、試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す。高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ  Ａｂｅｒｒａｔｉｏｎ  Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像は、例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって観察することができる。
【０２９１】
図４１（Ａ）より、金属原子が層状に配列している領域であるペレットを確認することができる。ペレット一つの大きさは１ｎｍ以上のものや、３ｎｍ以上のものがあることがわかる。したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。また、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ  Ａｌｉｇｎｅｄ  ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。ペレットは、ＣＡＡＣ−ＯＳの膜を被形成面または上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上面と平行となる。
【０２９２】
また、図４１（Ｂ）および図４１（Ｃ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣｓ補正高分解能ＴＥＭ像を示す。図４１（Ｄ）および図４１（Ｅ）は、それぞれ図４１（Ｂ）および図４１（Ｃ）を画像処理した像である。以下では、画像処理の方法について説明する。まず、図４１（Ｂ）を高速フーリエ変換（ＦＦＴ：Ｆａｓｔ  Ｆｏｕｒｉｅｒ  Ｔｒａｎｓｆｏｒｍ）処理することでＦＦＴ像を取得する。次に、取得したＦＦＴ像において原点を基準に、２．８ｎｍ−１から５．０ｎｍ−１の間の範囲を残すマスク処理する。次に、マスク処理したＦＦＴ像を、逆高速フーリエ変換（ＩＦＦＴ：Ｉｎｖｅｒｓｅ  Ｆａｓｔ  Ｆｏｕｒｉｅｒ  Ｔｒａｎｓｆｏｒｍ）処理することで画像処理した像を取得する。こうして取得した像をＦＦＴフィルタリング像と呼ぶ。ＦＦＴフィルタリング像は、Ｃｓ補正高分解能ＴＥＭ像から周期成分を抜き出した像であり、格子配列を示している。
【０２９３】
図４１（Ｄ）では、格子配列の乱れた箇所を破線で示している。破線で囲まれた領域が、一つのペレットである。そして、破線で示した箇所がペレットとペレットとの連結部である。破線は、六角形状であるため、ペレットが六角形状であることがわかる。なお、ペレットの形状は、正六角形状とは限らず、非正六角形状である場合が多い。
【０２９４】
図４１（Ｅ）では、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を点線で示し、格子配列の向きの変化を破線で示している。点線近傍においても、明確な結晶粒界を確認することはできない。点線近傍の格子点を中心に周囲の格子点を繋ぐと、歪んだ六角形が形成できる。即ち、格子配列を歪ませることによって結晶粒界の形成を抑制していることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において原子配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
【０２９５】
以上に示すように、ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のペレット（ナノ結晶）が連結し、歪みを有した結晶構造となっている。よって、ＣＡＡＣ−ＯＳを、ＣＡＡ  ｃｒｙｓｔａｌ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ  ａ−ｂ−ｐｌａｎｅ−ａｎｃｈｏｒｅｄ  ｃｒｙｓｔａｌ）を有する酸化物半導体と称することもできる。
【０２９６】
ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。
【０２９７】
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。
【０２９８】
酸化物半導体が不純物や欠陥を有する場合、光や熱などによって特性が変動する場合がある。例えば、酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリア発生源となる場合がある。例えば、酸化物半導体中の酸素欠損は、キャリアトラップとなる場合や、水素を捕獲することによってキャリア発生源となる場合がある。
【０２９９】
不純物および酸素欠損の少ないＣＡＡＣ−ＯＳは、キャリア密度の低い酸化物半導体である。具体的には、８×１０１１個／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０個／ｃｍ３未満であり、１×１０−９個／ｃｍ３以上のキャリア密度の酸化物半導体とすることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。ＣＡＡＣ−ＯＳは、不純物濃度が低く、欠陥準位密度が低い。即ち、安定な特性を有する酸化物半導体であるといえる。
【０３００】
＜ｎｃ−ＯＳ＞
次に、ｎｃ−ＯＳについて説明する。
【０３０１】
ｎｃ−ＯＳをＸＲＤによって解析した場合について説明する。例えば、ｎｃ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、配向性を示すピークが現れない。即ち、ｎｃ−ＯＳの結晶は配向性を有さない。
【０３０２】
また、例えば、ＩｎＧａＺｎＯ４の結晶を有するｎｃ−ＯＳを薄片化し、厚さが３４ｎｍの領域に対し、被形成面に平行にプローブ径が５０ｎｍの電子線を入射させると、図４２（Ａ）に示すようなリング状の回折パターン（ナノビーム電子回折パターン）が観測される。また、同じ試料にプローブ径が１ｎｍの電子線を入射させたときの回折パターン（ナノビーム電子回折パターン）を図４２（Ｂ）に示す。図４２（Ｂ）より、リング状の領域内に複数のスポットが観測される。したがって、ｎｃ−ＯＳは、プローブ径が５０ｎｍの電子線を入射させることでは秩序性が確認されないが、プローブ径が１ｎｍの電子線を入射させることでは秩序性が確認される。
【０３０３】
また、厚さが１０ｎｍ未満の領域に対し、プローブ径が１ｎｍの電子線を入射させると、図４２（Ｃ）に示すように、スポットが略正六角状に配置された電子回折パターンを観測される場合がある。したがって、厚さが１０ｎｍ未満の範囲において、ｎｃ−ＯＳが秩序性の高い領域、即ち結晶を有することがわかる。なお、結晶が様々な方向を向いているため、規則的な電子回折パターンが観測されない領域もある。
【０３０４】
図４２（Ｄ）に、被形成面と略平行な方向から観察したｎｃ−ＯＳの断面のＣｓ補正高分解能ＴＥＭ像を示す。ｎｃ−ＯＳは、高分解能ＴＥＭ像において、補助線で示す箇所などのように結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。ｎｃ−ＯＳに含まれる結晶部は、１ｎｍ以上１０ｎｍ以下の大きさであり、特に１ｎｍ以上３ｎｍ以下の大きさであることが多い。なお、結晶部の大きさが１０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化物半導体（ｍｉｃｒｏｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶことがある。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと起源を同じくする可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼ぶ場合がある。
【０３０５】
このように、ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ  ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
【０３０６】
なお、ペレット（ナノ結晶）間で結晶方位が規則性を有さないことから、ｎｃ−ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ  Ａｌｉｇｎｅｄ  ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ  ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
【０３０７】
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、ｎｃ−ＯＳは、ａ−ｌｉｋｅ  ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
【０３０８】
＜ａ−ｌｉｋｅ  ＯＳ＞
ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。
【０３０９】
図４３に、ａ−ｌｉｋｅ  ＯＳの高分解能断面ＴＥＭ像を示す。ここで、図４３（Ａ）は電子照射開始時におけるａ−ｌｉｋｅ  ＯＳの高分解能断面ＴＥＭ像である。図４３（Ｂ）は４．３×１０８ｅ−／ｎｍ２の電子（ｅ−）照射後におけるａ−ｌｉｋｅ  ＯＳの高分解能断面ＴＥＭ像である。図４３（Ａ）および図４３（Ｂ）より、ａ−ｌｉｋｅ  ＯＳは電子照射開始時から、縦方向に延伸する縞状の明領域が観察されることがわかる。また、明領域は、電子照射後に形状が変化することがわかる。なお、明領域は、鬆または低密度領域と推測される。
【０３１０】
鬆を有するため、ａ−ｌｉｋｅ  ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋｅ  ＯＳが、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳと比べて不安定な構造であることを示すため、電子照射による構造の変化を示す。
【０３１１】
試料として、ａ−ｌｉｋｅ  ＯＳ、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳを準備する。いずれの試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
【０３１２】
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料は、いずれも結晶部を有する。
【０３１３】
なお、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、以下では、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と見なした。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
【０３１４】
図４４は、各試料の結晶部（２２箇所から３０箇所）の平均の大きさを調査した例である。なお、上述した格子縞の長さを結晶部の大きさとしている。図４４より、ａ−ｌｉｋｅ  ＯＳは、ＴＥＭ像の取得などに係る電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。図４４より、ＴＥＭによる観察初期においては１．２ｎｍ程度の大きさだった結晶部（初期核ともいう。）が、電子（ｅ−）の累積照射量が４．２×１０８ｅ−／ｎｍ２においては１．９ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。図４４より、電子の累積照射量によらず、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳの結晶部の大きさは、それぞれ１．３ｎｍ程度および１．８ｎｍ程度であることがわかる。なお、電子線照射およびＴＥＭの観察は、日立透過電子顕微鏡Ｈ−９０００ＮＡＲを用いた。電子線照射条件は、加速電圧を３００ｋＶ、電流密度を６．７×１０５ｅ−／（ｎｍ２・ｓ）、照射領域の直径を２３０ｎｍとした。
【０３１５】
このように、ａ−ｌｉｋｅ  ＯＳは、電子照射によって結晶部の成長が見られる場合がある。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとんど見られない。即ち、ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、不安定な構造であることがわかる。
【０３１６】
また、鬆を有するため、ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ  ＯＳの密度は、同じ組成の単結晶の密度の７８．６％以上９２．３％未満である。また、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満である。単結晶の密度の７８％未満である酸化物半導体は、成膜すること自体が困難である。
【０３１７】
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３である。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ａ−ｌｉｋｅ  ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満である。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満である。
【０３１８】
なお、同じ組成の単結晶が存在しない場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて見積もることが好ましい。
【０３１９】
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ  ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
【０３２０】
以上説明したようにＯＳトランジスタは、極めて優れたオフ電流特性を実現できる。
【０３２１】
（実施の形態６）
本実施の形態では、上記実施の形態で説明した半導体装置を具備する電子機器について説明する。電子機器の一例としては、コンピュータ、各種携帯情報端末（携帯電話、携帯型ゲーム機、音響再生装置なども含む）、電子書籍端末、ワイヤレスキーボードなど、無線通信手段を有する機器を挙げることができる。また、冷蔵庫、エアコン、自動車、洗濯機、調理機器（電子レンジ等）においても、上記実施の形態で説明した半導体装置を有する無線通信手段を設け、コンピュータ、各種携帯情報端末より遠隔操作することも可能である。
【０３２２】
図３７（Ａ）は、携帯型の情報端末であり、筐体７０１、筐体７０２、第１の表示部７０３ａ、第２の表示部７０３ｂなどによって構成されている。筐体７０１と筐体７０２の少なくとも一部には、先の実施の形態に示す半導体装置が設けられている。そのため、低消費電力の携帯型の情報端末が実現される。
【０３２３】
なお、第１の表示部７０３ａはタッチ入力機能を有するパネルとなっており、例えば図３７（Ａ）の左図のように、第１の表示部７０３ａに表示される選択ボタン７０４により「タッチ入力」を行うか、「キーボード入力」を行うかを選択できる。選択ボタンは様々な大きさで表示できるため、幅広い世代の人が使いやすさを実感できる。ここで、例えば「キーボード入力」を選択した場合、図３７（Ａ）の右図のように第１の表示部７０３ａにはキーボード７０５が表示される。これにより、従来の情報端末と同様に、キー入力による素早い文字入力などが可能となる。
【０３２４】
また、図３７（Ａ）に示す携帯型の情報端末は、図３７（Ａ）の右図のように、第１の表示部７０３ａ及び第２の表示部７０３ｂのうち、一方を取り外すことができる。第２の表示部７０３ｂもタッチ入力機能を有するパネルとし、持ち運びの際、さらなる軽量化を図ることができ、一方の手で筐体７０２を持ち、他方の手で操作することができるため便利である。
【０３２５】
図３７（Ａ）は、様々な情報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報を操作又は編集する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有することができる。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを備える構成としてもよい。
【０３２６】
また、図３７（Ａ）に示す携帯型の情報端末は無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。更に、図３７（Ａ）に示す筐体７０２にアンテナやマイク機能や無線機能を持たせ、携帯電話として用いてもよい。なお、筐体７０１と筐体７０２が分離された状態においては、相互に無線通信を介して情報をやり取りできる構成でもある。
【０３２７】
図３７（Ｂ）は、電子ペーパーを実装した電子書籍端末であり、筐体７１１と筐体７１２の２つの筐体で構成されている。筐体７１１及び筐体７１２には、それぞれ表示部７１３及び表示部７１４が設けられている。例えば、表示部７１４は電子ペーパーにより構成され、表示部７１３は液晶表示装置や有機発光型表示装置のように応答が速く動画を表示するのに好ましい表示装置で構成されてもよい。
【０３２８】
筐体７１１と筐体７１２は、軸部７１５により接続されており、該軸部７１５を軸として開閉動作を行うことができる。また、筐体７１１は、電源スイッチ７１６、操作キー７１７、スピーカー７１８などを備えている。筐体７１１、筐体７１２の少なくとも一には、先の実施の形態に示す半導体装置が設けられている。そのため、低消費電力の電子書籍端末が実現される。
【０３２９】
また、筐体７１１と筐体７１２のそれぞれに二次電池を設けることで、例えば、図３７（Ｂ）の右図のように、それぞれの筐体を分離して駆動できるようにしてもよい。例えば、筐体７１２には、携帯電話回線に接続できる通信機器と、近距離無線通信規格（例えば、無線ＬＡＮやブルートゥース）に適合した機器を設け、筐体７１１には近距離の無線通信機器を設ける構成としてもよい。この場合、筐体７１２が携帯電話回線から受信したデータは、近距離無線通信規格で、筐体７１１に転送される。筐体７１１から入力されたデータは、近距離無線通信規格で、筐体７１２に送信され、筐体７１２から携帯電話回線に送信される。すなわち、筐体７１２は無線モデムとして機能する。
【０３３０】
なお、筐体７１１および筐体７１２の距離が離れて、意図せずに通信が途絶する（あるいは途絶することが予想される）場合には、双方が警報音を発する、あるいは表示部７１３にメッセージを表示する構成とすると、これらを紛失するリスクが減る。
【０３３１】
このような使用方法においては、例えば、筐体７１２は通常、かばんに入れておき、一方、筐体７１１を手に持つか、取り出しやすい位置（例えば、衣類のポケット等）に置くことで、簡単な操作は、筐体７１１で実行できる。例えば、データの一部あるいは全部を筐体７１２に保存し、必要に応じて、近距離無線通信規格で、筐体７１２に送信させ、筐体７１２で閲覧あるいは視聴することもできる。
【０３３２】
図３７（Ｃ）は、スマートフォンであり、筐体７２１には、表示部７２２と、スピーカー７２３と、マイク７２４と、操作ボタン７２５等が設けられている。筐体７２１内には、先の実施の形態に示す半導体装置が設けられている。そのため、スマートフォンが実現される。
【０３３３】
図３７（Ｄ）は、腕輪型表示装置であり、筐体７３１、表示部７３２などによって構成されている。筐体７３１内には、先の実施の形態に示す半導体装置が設けられている。そのため、低消費電力の腕輪型表示装置が実現される。
【０３３４】
（本明細書等の記載に関する付記）
以上の実施の形態、及び実施の形態における各構成の説明について、以下に付記する。
【０３３５】
＜実施の形態で述べた本発明の一態様に関する付記＞
【０３３６】
各実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて、本発明の一態様とすることができる。また、１つの実施の形態の中に、複数の構成例が示される場合は、互い構成例を適宜組み合わせることが可能である。
【０３３７】
なお、ある一つの実施の形態で述べる内容（一部の内容でもよい）は、その実施の形態で述べる別の内容（一部の内容でもよい）、及び／又は、一つ若しくは複数の別の実施の形態で述べる内容（一部の内容でもよい）に対して、適用、組み合わせ、又は置き換えなどを行うことが出来る。
【０３３８】
なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用いて述べる内容、又は明細書に記載される文章を用いて述べる内容のことである。
【０３３９】
なお、ある一つの実施の形態において述べる図（一部でもよい）は、その図の別の部分、その実施の形態において述べる別の図（一部でもよい）、及び／又は、一つ若しくは複数の別の実施の形態において述べる図（一部でもよい）に対して、組み合わせることにより、さらに多くの図を構成させることが出来る。
【０３４０】
また、各実施の形態において本発明の一態様を説明したが、本発明の一態様はこれらに限定されない。例えば、本発明の一態様として実施の形態２では、トランジスタ１１２を利用してサンプルホールド回路１０１内でアナログ電位を保持し、バッファ回路１１１等の電源を停止する例を示したが、本発明の一態様は、これに限定されない。状況に応じて、例えばトランジスタ１１２を利用することなく、サンプルホールド回路１０１内でアナログ電位を保持し、バッファ回路１１１等の電源を停止する構成を本発明の一態様としてもよい。あるいは状況に応じて、バッファ回路１１１等の電源を停止しない構成を本願の一態様としてもよい。
【０３４１】
＜図面を説明する記載に関する付記＞
【０３４２】
本明細書等において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。構成同士の位置関係は、各構成を描写する方向に応じて適宜変化する。そのため、配置を示す語句は、明細書で説明した記載に限定されず、状況に応じて適切に言い換えることができる。
【０３４３】
また、「上」や「下」の用語は、構成要素の位置関係が直上または直下で、かつ、直接接していることを限定するものではない。例えば、「絶縁層Ａ上の電極Ｂ」の表現であれば、絶縁層Ａの上に電極Ｂが直接接して形成されている必要はなく、絶縁層Ａと電極Ｂとの間に他の構成要素を含むものを除外しない。
【０３４４】
また本明細書等において、ブロック図では、構成要素を機能毎に分類し、互いに独立したブロックとして示している。しかしながら実際の回路等においては、構成要素を機能毎に切り分けることが難しく、一つの回路に複数の機能が係わる場合や、複数の回路にわたって一つの機能が関わる場合があり得る。そのため、ブロック図のブロックは、明細書で説明した構成要素に限定されず、状況に応じて適切に言い換えることができる。
【０３４５】
また、図面において、大きさ、層の厚さ、又は領域は、説明の便宜上任意の大きさに示したものである。よって、必ずしもそのスケールに限定されない。なお図面は明確性を期すために模式的に示したものであり、図面に示す形状又は値などに限定されない。例えば、ノイズによる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、若しくは電流のばらつきなどを含むことが可能である。
【０３４６】
また、図面において、上面図（平面図、レイアウト図ともいう）や斜視図などにおいて、図面の明確性を期すために、一部の構成要素の記載を省略している場合がある。
【０３４７】
＜言い換え可能な記載に関する付記＞
【０３４８】
本明細書等において、トランジスタの接続関係を説明する際、ソースとドレインとの一方を、「ソース又はドレインの一方」（又は第１電極、又は第１端子）と表記し、ソースとドレインとの他方を「ソース又はドレインの他方」（又は第２電極、又は第２端子）と表記している。これは、トランジスタのソースとドレインは、トランジスタの構造又は動作条件等によって変わるためである。なおトランジスタのソースとドレインの呼称については、ソース（ドレイン）端子や、ソース（ドレイン）電極等、状況に応じて適切に言い換えることができる。
【０３４９】
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
【０３５０】
また、本明細書等において、電圧と電位は、適宜言い換えることができる。電圧は、基準となる電位からの電位差のことであり、例えば基準となる電位をグラウンド電位（接地電位）とすると、電圧を電位に言い換えることができる。グラウンド電位は必ずしも０Ｖを意味するとは限らない。なお電位は相対的なものであり、基準となる電位によっては、配線等に与える電位を変化させる場合がある。
【０３５１】
なお本明細書等において、「膜」、「層」などの語句は、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
【０３５２】
なお本明細書等において、１つのＯＳトランジスタ及び一つの容量素子を備えた回路構成で電荷を保持する構成を示しているが、本発明の一態様はこれに限定されない。２つ以上のトランジスタ及び２つ以上の容量素子を有する回路構成で電荷を保持することもでき、別途の配線がさらに形成されて、多様な回路構成としてもよい。
【０３５３】
＜語句の定義に関する付記＞
以下では、上記実施の形態中で言及しなかった語句の定義について説明する。
【０３５４】
＜＜スイッチについて＞＞
本明細書等において、スイッチとは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有するものをいう。または、スイッチとは、電流を流す経路を選択して切り替える機能を有するものをいう。
【０３５５】
一例としては、電気的スイッチ又は機械的なスイッチなどを用いることができる。つまり、スイッチは、電流を制御できるものであればよく、特定のものに限定されない。
【０３５６】
電気的なスイッチの一例としては、トランジスタ（例えば、バイポーラトランジスタ、ＭＯＳトランジスタなど）、ダイオード（例えば、ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、ＭＩＭ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｍｅｔａｌ）ダイオード、ＭＩＳ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ダイオード、ダイオード接続のトランジスタなど）、又はこれらを組み合わせた論理回路などがある。
【０３５７】
なお、スイッチとしてトランジスタを用いる場合、トランジスタの「導通状態」とは、トランジスタのソースとドレインが電気的に短絡されているとみなせる状態をいう。また、トランジスタの「非導通状態」とは、トランジスタのソースとドレインが電気的に遮断されているとみなせる状態をいう。なおトランジスタを単なるスイッチとして動作させる場合には、トランジスタの極性（導電型）は特に限定されない。
【０３５８】
機械的なスイッチの一例としては、デジタルマイクロミラーデバイス（ＤＭＤ）のように、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）技術を用いたスイッチがある。そのスイッチは、機械的に動かすことが可能な電極を有し、その電極が動くことによって、導通と非導通とを制御して動作する。
【０３５９】
＜＜チャネル長について＞＞
本明細書等において、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲートとが重なる領域、またはチャネルが形成される領域における、ソースとドレインとの間の距離をいう。
【０３６０】
なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
【０３６１】
＜＜チャネル幅について＞＞
本明細書等において、チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。
【０３６２】
なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
【０３６３】
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅（以下、実効的なチャネル幅と呼ぶ。）と、トランジスタの上面図において示されるチャネル幅（以下、見かけ上のチャネル幅と呼ぶ。）と、が異なる場合がある。例えば、立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面図において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の側面に形成されるチャネル領域の割合が大きくなる場合がある。その場合は、上面図において示される見かけ上のチャネル幅よりも、実際にチャネルの形成される実効的なチャネル幅の方が大きくなる。
【０３６４】
ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
【０３６５】
そこで、本明細書では、トランジスタの上面図において、半導体とゲート電極とが重なる領域における、ソースとドレインとが向かい合っている部分の長さである見かけ上のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ  Ｃｈａｎｎｅｌ  Ｗｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面ＴＥＭ像などを取得して、その画像を解析することなどによって、値を決定することができる。
【０３６６】
なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求める場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャネル幅を用いて計算する場合とは異なる値をとる場合がある。
【０３６７】
＜＜接続について＞＞
本明細書等において、ＡとＢとが接続されている、とは、ＡとＢとが直接接続されているものの他、電気的に接続されているものを含むものとする。ここで、ＡとＢとが電気的に接続されているとは、ＡとＢとの間で、何らかの電気的作用を有する対象物が存在するとき、ＡとＢとの電気信号の授受を可能とするものをいう。
【０３６８】
なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現することが出来る。
【０３６９】
例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。または、「Ｘは、トランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。
【０３７０】
または、別の表現方法として、例えば、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トランジスタのソース（又は第１の端子など）とトランジスタのドレイン（又は第２の端子など）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタのソース（又は第１の端子など）からトランジスタのドレイン（又は第２の端子など）への電気的パスであり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の電気的パスは、第４の電気的パスを有しておらず、前記第４の電気的パスは、トランジスタのドレイン（又は第２の端子など）からトランジスタのソース（又は第１の端子など）への電気的パスである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続経路について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。
【０３７１】
なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
【実施例１】
【０３７２】
本実施例では、タイヤの内部に本発明の一態様の半導体装置を設置した場合の通信特性についての知見を得るため、以下の試験を行った。
【０３７３】
まず、タイヤ、無線タグ、および質問器を準備した。また、質問器からの電波を解析するためのスペクトルアナライザも準備した。
【０３７４】
タイヤとして、ブリジストン製の「Ｂ−ｓｔｙｌｅ  ＲＶ」を用いた。タイヤの仕様は、タイヤ幅は２１５ｍｍ、扁平率は６５％、ラジアル構造、リム径は１６ｉｎｃｈ、ロードインデックスは９８（最大負荷能力：７５０ｋｇ）、スピードレンジが２１０ｋｍ／ｈであった。
【０３７５】
無線タグとして、ＳＭＡＲＴＲＡＣ社製の無線タグを用いた。無線タグには、Ｉｍｐｉｎｊ社製のｍｏｎｚａ４Ｄが搭載されている。質問器（リーダーライタ）として、ＯＭＲＯＮ製、形式は形Ｖ７５０−ＢＣ５０Ｃ０４−ＪＰを用いた。周波数は９１５．７ＭＨｚから９２１．５ＭＨｚ、仕様はＦＭ０方式であった。
【０３７６】
また、スペクトルアナライザーとして、テクトロニクス製のＲＳＡ３４０８Ａを用いた。スペクトルアナライザのプローブをタイヤ内に設置した。
【０３７７】
タイヤの内側の側部に無線タグと、スペクトルアナライザのプローブと、を設置し、タイヤの開口部をアルミニウム箔で覆った。また、タイヤの外側には質問器を設置した。質問器が有するアンテナと、無線タグが有するアンテナと、が概略平行になるように、質問器を設置した。図３８（Ａ）に、質問器が有するアンテナ３０６ａと、無線タグ３０８と、タイヤ３００と、アルミニウム箔３０７と、の関係を示す模式図を示す。なお、図３８（Ａ）および（Ｂ）は断面を示す図である。
【０３７８】
質問器と、スペクトルアナライザのプローブとの距離と、電波の電力との関係を調査した。距離０、１０、２０、３０、４０、５０、６０、７０、８０、９０、および１００［ｃｍ］において、電波の電力はそれぞれ、６４．３７４，６２．３６，６２．７７５，５８．０１７，５２．８４３，５６．７３３，５２．０７，５３．７２７，５５．０９２，５３．０７２，および５２．３１８［ｄＢ］であった。ここで電波の電力は、電波を送信しない場合にアンテナが受信するレベルを基準とした。距離と、電波の電力との関係を図３９に示す。また、距離０ｃｍから１００ｃｍの範囲において、無線タグの応答を確認することができた。ここで質問器とスペクトルアナライザのプローブとの間にタイヤを有する場合には、距離はタイヤの内側の表面からの距離である。なお、タイヤを間に有さない場合において、質問器とスペクトルアナライザのプローブとの距離が０ｃｍにおける電波の電力は７２．７７２ｄＢであった。
【０３７９】
なお、タイヤの底部に無線タグを設置して図３８（Ｂ）に模式図で示す配置として試験を行ったところ、図３８（Ａ）の試験と同じ条件においては、無線タグの応答を確認することができなかった。タイヤの側部と比較して、底部ではより金属の含有量が多く、より強い電波強度が必要となる可能性がある。
【符号の説明】
【０３８０】
５１    タイヤ
５２    タイヤ
５３    タイヤ
５４    タイヤ
１０１    サンプルホールド回路
１０２    コンパレータ
１０３    逐次比較レジスタ
１０４    デジタルアナログ変換回路
１０５    タイミングコントローラ
１０６    発振回路
１１０    センサ素子
１１１    バッファ回路
１１２    トランジスタ
１１３    容量素子
１１４    インバータ回路
１１５    インバータ回路
１１６    ＭＯＳ容量
１２１    センサ素子
１２２    セレクタ
１３１Ａ    サンプルホールド回路
１３１Ｂ    サンプルホールド回路
１３１Ｃ    サンプルホールド回路
１３５    トランジスタ
１３６    トランジスタ
１３７    トランジスタ
１４１    トランジスタ
１５３    トランジスタ
１５４    トランジスタ
１６６    トランジスタ
１６７    抵抗素子
１７１    トランジスタ
１７２    インバータ回路
１７３    トランジスタ
１７４    バイアス電圧生成回路
１７６    トランジスタ
１８１    トランジスタ
１８３    トランジスタ
１８８    トランジスタ
１８９    抵抗素子
１９０    容量素子
１９３    容量素子
１９４    セレクタ
１９５    セレクタ
１９６    セレクタ
１９７    トランジスタ
１９８    インバータ回路
２１１    トランジスタ
２１２    容量素子
２３１    斜線部
３００    タイヤ
３０１    ホイール
３０２    半導体装置
３０２ａ    アンテナ
３０２ｂ    法線
３０３    側部
３０４    底部
３０６    受信部
３０６ａ    アンテナ
３０６ｂ    法線
３０７    アルミニウム箔
３０８    無線タグ
３３１    アンテナ
３６０    コントロール・ユニット
３６１    ロー・デコーダー回路
３６２    ロー・ドライバ回路
３６３    カラム・ドライバ回路
３６４    アナログデジタル変換回路
３７０    メモリセルアレイ
３７２    メモリセルアレイ
３７３    メモリ回路
３８０    メモリセル
４００    半導体装置
４００ｂ    無線通信装置
４０１    アンテナ
４０２    回路部
４０３    整流回路
４０４    復調回路
４０５    変調回路
４０６    定電圧回路
４０７    制御回路
４０８    発振回路
４０９    メモリ回路
４０９＿Ａ    メモリ回路
４１１    アナログデジタル変換回路
４１２    センサ素子
４１４    センサ素子
４１６    無線タグ
４２０    アナログデジタル変換回路
４３０    移動体
４３１    半導体装置
４３２    半導体装置
４３３    半導体装置
４３４    半導体装置
４４０    質問器
４４０ｂ    無線通信装置
４４１    アンテナ
４４２    アンテナ
４４３    アンテナ
４４４    アンテナ
４４５    回路部
４４６    操作部
４５１    電波インターフェース
４５４    電波インターフェース
４５５    制御システム
４６１    受信部
４７１    タイヤハウス
４７２    カバー
４７３    板
４７４    領域
４７５    窓
５００ｎ    ｎ型ウェル
５００ｐ    ｐ型ウェル
５０１    チャネル形成領域
５０２    低濃度不純物領域
５０３    高濃度不純物領域
５０４ａ    ゲート絶縁膜
５０４ｂ    ゲート絶縁膜
５０５ａ    ゲート電極
５０５ｂ    ゲート電極
５０６ａ    ソース電極
５０６ｂ    ドレイン電極
５０６ｃ    ソース電極
５０６ｄ    ドレイン電極
５０７    導電性領域
５０８ａ    サイドウォール絶縁膜
５０８ｂ    サイドウォール絶縁膜
５０９    素子分離絶縁膜
５１０    トランジスタ
５１１    チャネル形成領域
５１２    低濃度不純物領域
５１３    高濃度不純物領域
５１７    導電性領域
５２０    トランジスタ
５２１    層間絶縁膜
５２２    層間絶縁膜
５２３    配線
５２４    絶縁膜
５２５ａ    導電層
５２５ｂ    導電層
５２６    絶縁膜
５３０    トランジスタ
５３１    絶縁膜
５３２    絶縁膜
５３３    半導体膜
５３４ａ    ソース電極
５３４ｂ    ドレイン電極
５３４ｃ    導電層
５３５    ゲート絶縁膜
５３６ａ    ゲート電極
５３６ｂ    導電層
５３７    層間絶縁膜
５３８    層間絶縁膜
５３９    配線
５４０    容量素子
７０１    筐体
７０２    筐体
７０３ａ    表示部
７０３ｂ    表示部
７０４    選択ボタン
７０５    キーボード
７１１    筐体
７１２    筐体
７１３    表示部
７１４    表示部
７１５    軸部
７１６    電源スイッチ
７１７    操作キー
７１８    スピーカー
７２１    筐体
７２２    表示部
７２３    スピーカー
７２４    マイク
７２５    操作ボタン
７３１    筐体
７３２    表示部
８０２    回路部
８０３    回路部
８０４    端子部
８０５    センサ素子
８０７    センサ素子
【図１】
0006773451.tif 000002
【図２】
0006773451.tif 000003
【図３】
0006773451.tif 000004
【図４】
0006773451.tif 000005
【図５】
0006773451.tif 000006
【図６】
0006773451.tif 000007
【図７】
0006773451.tif 000008
【図８】
0006773451.tif 000009
【図９】
0006773451.tif 000010
【図１０】
0006773451.tif 000011
【図１１】
0006773451.tif 000012
【図１２】
0006773451.tif 000013
【図１３】
0006773451.tif 000014
【図１４】
0006773451.tif 000015
【図１５】
0006773451.tif 000016
【図１６】
0006773451.tif 000017
【図１７】
0006773451.tif 000018
【図１８】
0006773451.tif 000019
【図１９】
0006773451.tif 000020
【図２０】
0006773451.tif 000021
【図２１】
0006773451.tif 000022
【図２２】
0006773451.tif 000023
【図２３】
0006773451.tif 000024
【図２４】
0006773451.tif 000025
【図２５】
0006773451.tif 000026
【図２６】
0006773451.tif 000027
【図２７】
0006773451.tif 000028
【図２８】
0006773451.tif 000029
【図２９】
0006773451.tif 000030
【図３０】
0006773451.tif 000031
【図３１】
0006773451.tif 000032
【図３２】
0006773451.tif 000033
【図３３】
0006773451.tif 000034
【図３４】
0006773451.tif 000035
【図３５】
0006773451.tif 000036
【図３６】
0006773451.tif 000037
【図３７】
0006773451.tif 000038
【図３８】
0006773451.tif 000039
【図３９】
0006773451.tif 000040
【図４０】
0006773451.tif 000041
【図４１】
0006773451.tif 000042
【図４２】
0006773451.tif 000043
【図４３】
0006773451.tif 000044
【図４４】
0006773451.tif 000045