(57)【特許請求の範囲】
【請求項１】
電源ラインと負荷とを接続する経路に設けられた主トランジスタと、
スイッチング制御信号に応じて前記主トランジスタをオン又はオフし、電流制限信号がアクティブ状態の場合は前記スイッチング制御信号に関わらず前記主トランジスタをオフする主トランジスタ駆動部と、
前記負荷に流れる負荷電流を検出する検出部と、
前記検出部によって検出された前記負荷電流と設定された目標電流とを比較する比較部と、
ラッチ制御信号が非アクティブ状態の場合、前記比較部の比較結果において前記負荷電流が前記目標電流より大きいならば前記電流制限信号をアクティブ状態とし、前記比較結果において前記負荷電流が前記目標電流より小さいならば前記電流制限信号を非アクティブ状態とし、前記ラッチ制御信号がアクティブ状態の場合、前記比較結果において前記負荷電流が前記目標電流を超えない間は前記電流制限信号を非アクティブ状態とし、前記比較結果において前記負荷電流が前記目標電流を一旦超えた後は前記電流制限信号をアクティブ状態に維持する電流制限部と、
前記主トランジスタ駆動部の駆動により前記主トランジスタがスイッチング動作を開始した後の期間であって、前記負荷が短絡状態になっていない通常時において前記負荷電流が前記目標電流より小さくなる所定の期間である電流立ち上がり期間において前記ラッチ制御信号をアクティブ状態とし、前記電流立ち上がり期間の経過後は前記ラッチ制御信号を非アクティブ状態とする制御部と
を有する負荷駆動装置。
【請求項２】
前記電流制限部は、
入力信号に応じた前記電流制限信号を生成する電流制限信号生成部と、
前記ラッチ制御信号がアクティブ状態の場合、前記電流制限信号がアクティブ状態であればアクティブ状態のラッチ信号を生成し、前記電流制限信号が非アクティブ状態であれば非アクティブ状態の前記ラッチ信号を生成し、前記ラッチ制御信号が非アクティブ状態の場合、常に非アクティブ状態の前記ラッチ信号を生成するラッチ信号生成部とを含み、
前記比較部は、前記負荷電流が前記目標電流より小さい場合に非アクティブ状態の判定信号を生成し、前記負荷電流が前記目標電流より大きい場合にアクティブ状態の前記判定信号を生成し、
前記電流制限信号生成部は、前記ラッチ信号及び前記判定信号を入力し、当該入力したラッチ信号及び判定信号の少なくとも一方がアクティブ状態であればアクティブ状態の前記電流制限信号を生成し、当該入力したラッチ信号及び判定信号が共に非アクティブ状態であれば非アクティブ状態の前記電流制限信号を生成する、
請求項１に記載の負荷駆動装置。
【請求項３】
前記電流制限信号生成部は、
第１トランジスタと、
前記ラッチ信号及び前記判定信号に応じて前記第１トランジスタをオン又はオフする第１トランジスタ駆動部とを含み、
前記ラッチ信号生成部は、
オン状態のとき、前記制御部から入力した前記ラッチ制御信号を前記ラッチ信号として出力する第２トランジスタと、
前記第１トランジスタがオンの場合に前記第２トランジスタをオンし、前記第１トランジスタがオフの場合に前記第２トランジスタをオフする第２トランジスタ駆動部とを含み、
前記第１トランジスタ駆動部は、前記第２トランジスタを介して入力した前記ラッチ制御信号及び前記判定信号の少なくとも一方がアクティブ状態であれば前記第１トランジスタをオンし、前記第２トランジスタを介してアクティブ状態の前記ラッチ制御信号が入力
されず、かつ、前記判定信号が非アクティブ状態であれば前記第１トランジスタをオフし、
前記第１トランジスタがオンすることにより前記電流制限信号がアクティブ状態となり、前記第１トランジスタがオフすることにより前記電流制限信号が非アクティブ状態となる、
請求項２に記載の負荷駆動装置。
【請求項４】
前記第２トランジスタ駆動部は、アクティブ状態の前記電流制限信号とアクティブ状態の前記ラッチ制御信号との電圧差に応じて前記第２トランジスタを駆動することで、前記第２トランジスタをオンする、
請求項３に記載の負荷駆動装置。
【請求項５】
前記第１トランジスタは、オン状態のとき、前記主トランジスタ駆動部において前記スイッチング制御信号が伝達される経路上の第１ノードへアクティブ状態の前記電流制限信号として第１レベルの電圧を印加し、
前記主トランジスタ駆動部は、前記第１ノードの電圧が前記第１レベルになると、前記主トランジスタをオフする、
請求項３に記載の負荷駆動装置。
【請求項６】
前記スイッチング制御信号に応じて前記第１ノードの電圧が前記第１レベルになった場合に、前記第２トランジスタ駆動部へ前記電流制限信号が入力される経路上の第２ノードと前記第１ノードとの導通を遮断するダイオードを有する、
請求項５に記載の負荷駆動装置。
【請求項７】
前記電流制限信号生成部は、
第１トランジスタと、
前記ラッチ信号及び前記判定信号に応じて前記第１トランジスタをオン又はオフする第１トランジスタ駆動部とを含み、
前記ラッチ信号生成部は、
第３トランジスタと、
オン状態のとき、前記制御部から入力した前記ラッチ制御信号を前記ラッチ信号として出力する第２トランジスタと、
前記第３トランジスタがオンの場合に前記第２トランジスタをオンし、前記第３トランジスタがオフの場合に前記第２トランジスタをオフする第２トランジスタ駆動部と、
前記第２トランジスタを介して入力した前記ラッチ制御信号及び前記判定信号の少なくとも一方がアクティブ状態であれば前記第３トランジスタをオンし、前記第２トランジスタを介してアクティブ状態の前記ラッチ制御信号が入力されず、かつ、前記判定信号が非アクティブ状態であれば前記第３トランジスタをオフする第３トランジスタ駆動部とを含み、
前記第１トランジスタ駆動部は、前記第２トランジスタを介して入力した前記ラッチ制御信号及び前記判定信号の少なくとも一方がアクティブ状態であれば前記第１トランジスタをオンし、前記第２トランジスタを介してアクティブ状態の前記ラッチ制御信号が入力されず、かつ、前記判定信号が非アクティブ状態であれば前記第１トランジスタをオフし、
前記第１トランジスタがオンすることにより前記電流制限信号がアクティブ状態となり、前記第１トランジスタがオフすることにより前記電流制限信号が非アクティブ状態となる、
請求項２に記載の負荷駆動装置。
【請求項８】
前記第２トランジスタ駆動部は、前記第３トランジスタからオンのときに出力される所
定の電圧とアクティブ状態の前記ラッチ制御信号との電圧差に応じて前記第３トランジスタを駆動することで、前記第２トランジスタをオンする、
請求項７に記載の負荷駆動装置。
【請求項９】
前記制御部は、前記ラッチ信号及び前記判定信号を入力し、当該入力したラッチ信号及び判定信号の少なくとも一方が前記電流立ち上がり期間においてアクティブ状態であれば、前記主トランジスタ駆動部において前記主トランジスタをオフ状態に保持するように前記スイッチング制御信号を生成する、
請求項２乃至８の何れか一項に記載の負荷駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ソレノイドなどの負荷を駆動する負荷駆動装置に係り、特に、負荷の短絡等による過電流を抑制する機能を備えた負荷駆動装置に関する。
【背景技術】
【０００２】
電源から誘導性の負荷（ソレノイドなど）へ流れる電流をトランジスタによってスイッチングし、負荷に流れる電流が目標値へ近づくようにトランジスタのスイッチングを制御するように構成された負荷駆動装置が知られている（例えば下記の特許文献１を参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】実開昭６２−９６８０８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
トランジスタのスイッチングによって負荷に電流を供給する場合、何らかの要因で負荷が短絡状態になると、トランジスタの低いインピーダンスによって電源が短絡されることになるため、瞬間的に大きな電流が流れる。特許文献１に示すソレノイド駆動回路では、負荷の短絡等によって瞬間的に大きな電流が流れた場合、フィードバック系の応答時間を経てトランジスタがオフした後、トランジスタのオフにより負荷の電流が目標値より小さくなり、フィードバック系の応答時間を経てトランジスタが再びオンする。そのため、出力のトランジスタには周期的にパルス状の大電流が流れてしまう。
【０００５】
このような負荷短絡による大電流の発生を検出する方法として、例えば、負荷に流れる電流をアナログ回路などで測定し、その測定結果をＡＤ変換器によりデジタル値に変換してマイクロコンピュータに取り込み、マイクロコンピュータで大電流の発生の有無を判定することが考えられる。しかしながら、この方法では、ＡＤ変換器の変換時間やマイクロコンピュータの処理時間の影響により、検出に要する時間が長くなるため、反復的な大電流が出力のトランジスタに流れ続けてしまうという問題がある。
【０００６】
本発明はかかる事情に鑑みてなされたものであり、その目的は、負荷の短絡等による大電流が反復的に流れることを防止できる負荷駆動装置を提供することにある。
【課題を解決するための手段】
【０００７】
本発明に係る負荷駆動装置は、電源ラインと負荷とを接続する経路に設けられた主トランジスタと、スイッチング制御信号に応じて前記主トランジスタをオン又はオフし、電流制限信号がアクティブ状態の場合は前記スイッチング制御信号に関わらず前記主トランジスタをオフする主トランジスタ駆動部と、前記負荷に流れる負荷電流を検出する検出部と、前記検出部によって検出された前記負荷電流と設定された目標電流とを比較する比較部と、ラッチ制御信号が非アクティブ状態の場合、前記比較部の比較結果において前記負荷電流が前記目標電流より大きいならば前記電流制限信号をアクティブ状態とし、前記比較結果において前記負荷電流が前記目標電流より小さいならば前記電流制限信号を非アクティブ状態とし、前記ラッチ制御信号がアクティブ状態の場合、前記比較結果において前記負荷電流が前記目標電流を超えない間は前記電流制限信号を非アクティブ状態とし、前記比較結果において前記負荷電流が前記目標電流を一旦超えた後は前記電流制限信号をアクティブ状態に維持する電流制限部と、前記主トランジスタ駆動部の駆動により前記主トランジスタがスイッチング動作を開始した後の期間であって、前記負荷が短絡状態になっていない通常時において前記負荷電流が前記目標電流より小さくなる所定の期間である電流立ち上がり期間において前記ラッチ制御信号をアクティブ状態とし、前記電流立ち上がり期間の経過後は前記ラッチ制御信号を非アクティブ状態とする制御部とを有する。
【０００８】
上記の構成によれば、前記負荷電流が前記目標電流へ到達する前の電流立ち上がり期間において、前記制御部により前記ラッチ制御信号がアクティブ状態とされる。また、前記比較部の比較結果において前記負荷電流が前記目標電流を超えない間は、前記電流制限部によって前記電流制限信号が非アクティブ状態とされる。そのため、前記電源ラインから前記負荷へ供給される電流は、前記スイッチング制御信号に応じた前記主トランジスタのスイッチング動作によって制御される。
【０００９】
もし、前記負荷の短絡等によって前記電流立ち上がり期間に大きな前記負荷電流が流れたとすると、前記比較部の比較結果において前記負荷電流が前記目標電流を超えるため、前記電流制限部によって前記電流制限信号がアクティブ状態とされる。そのため、前記主トランジスタ駆動部の駆動によって前記主トランジスタがオフし、前記電源ラインから前記負荷へ流れる電流が遮断される。この電流の遮断によって前記負荷電流が前記目標電流より小さくなっても、前記負荷電流が前記目標電流を一旦超えた後は、前記電流制限部によって前記電流制限信号がアクティブ状態に維持される。そのため、前記主トランジスタはオフのままとなり、大きな前記負荷電流が再び流れることはない。すなわち、前記負荷の短絡等による大電流が反復的に流れることが防止される。
【００１０】
また、上記の構成によれば、前記電流立ち上がり期間の経過後は前記制御部によって前記ラッチ制御信号が非アクティブ状態とされる。これにより、前記比較部の比較結果において前記負荷電流が前記目標電流より大きい場合は、前記電流制限部によって前記電流制限信号がアクティブ状態とされ、前記主トランジスタがオフする。他方、前記比較部の比較結果において前記負荷電流が前記目標電流より小さい場合は、前記電流制限部によって前記電流制限信号が非アクティブ状態とされ、前記主トランジスタが前記スイッチング制御信号に応じてオン又はオフする。従って、前記負荷電流の最大値は、前記目標電流付近の値となるように制御される。
【００１１】
好適に、前記電流制限部は、入力信号に応じた前記電流制限信号を生成する電流制限信号生成部と、前記ラッチ制御信号がアクティブ状態の場合、前記電流制限信号がアクティブ状態であればアクティブ状態のラッチ信号を生成し、前記電流制限信号が非アクティブ状態であれば非アクティブ状態の前記ラッチ信号を生成し、前記ラッチ制御信号が非アクティブ状態の場合、常に非アクティブ状態の前記ラッチ信号を生成するラッチ信号生成部とを含む。前記比較部は、前記負荷電流が前記目標電流より小さい場合に非アクティブ状態の判定信号を生成し、前記負荷電流が前記目標電流より大きい場合にアクティブ状態の前記判定信号を生成する。前記電流制限信号生成部は、前記ラッチ信号及び前記判定信号を入力し、当該入力したラッチ信号及び判定信号の少なくとも一方がアクティブ状態であればアクティブ状態の前記電流制限信号を生成し、当該入力したラッチ信号及び判定信号が共に非アクティブ状態であれば非アクティブ状態の前記電流制限信号を生成する。
【００１２】
上記の構成によれば、前記電流立ち上がり期間において、前記負荷電流が前記目標電流より小さい場合、前記比較部では非アクティブ状態の前記判定信号が生成される。また、前記電流立ち上がり期間の初期状態において前記電流制限信号が非アクティブ状態になっているとすると、前記ラッチ信号生成部では非アクティブの前記ラッチ信号が生成される。従って、前記電流制限信号生成部に入力される前記ラッチ信号及び前記判定信号が共に非アクティブ状態であるため、前記電流制限信号は非アクティブ状態とされる。そのため、前記電源ラインから前記負荷へ供給される電流は、前記スイッチング制御信号に応じた前記主トランジスタのスイッチング動作によって制御される。
【００１３】
もし、前記負荷の短絡等によって前記電流立ち上がり期間に大きな前記負荷電流が流れたとすると、前記負荷電流が前記目標電流より大きくなり、前記比較部においてアクティブ状態の前記判定信号が生成される。その結果、前記電流制限信号生成部においてアクティブ状態の前記電流制限信号が生成され、前記主トランジスタがオフする。前記主トランジスタがオフすることにより、前記負荷電流が前記目標電流より小さくなり、前記判定信号が非アクティブ状態になる。一方、前記ラッチ制御信号がアクティブ状態となっている前記電流立ち上がり期間において前記電流制限信号がアクティブ状態になると、前記ラッチ信号生成部においてアクティブ状態の前記ラッチ信号が生成される。そのため、前記判定信号が非アクティブ状態になっても、前記電流制限信号生成部によって前記電流制限信号がアクティブ状態に維持され、前記主トランジスタが引き続きオフするため、大きな前記負荷電流が再び流れることはない。
【００１４】
また、上記の構成によれば、前記電流立ち上がり期間の経過後は、前記制御部によって前記ラッチ制御信号が非アクティブ状態とされるため、前記ラッチ信号が常に非アクティブ状態になる。前記ラッチ信号が非アクティブ状態の場合、前記負荷電流が前記目標電流より大きくなると前記判定信号がアクティブ状態となり、この判定信号に応じて前記電流制限信号がアクティブ状態となり、前記主トランジスタがオフする。他方、前記負荷電流が前記目標電流より小さくなると、前記判定信号が非アクティブ状態となり、この判定信号に応じて前記電流制限信号が非アクティブ状態となり、前記主トランジスタが前記スイッチング制御信号に応じてオン又はオフする。従って、前記負荷電流の最大値は、前記目標電流付近の値となるように制御される。
【００１５】
好適に、前記電流制限信号生成部は、第１トランジスタと、前記ラッチ信号及び前記判定信号に応じて前記第１トランジスタをオン又はオフする第１トランジスタ駆動部とを含む。前記ラッチ信号生成部は、オン状態のとき、前記制御部から入力した前記ラッチ制御信号を前記ラッチ信号として出力する第２トランジスタと、前記第１トランジスタがオンの場合に前記第２トランジスタをオンし、前記第１トランジスタがオフの場合に前記第２トランジスタをオフする第２トランジスタ駆動部とを含む。前記第１トランジスタ駆動部は、前記第２トランジスタを介して入力した前記ラッチ制御信号及び前記判定信号の少なくとも一方がアクティブ状態であれば前記第１トランジスタをオンし、前記第２トランジスタを介してアクティブ状態の前記ラッチ制御信号が入力されず、かつ、前記判定信号が非アクティブ状態であれば前記第１トランジスタをオフする。前記第１トランジスタがオンすることにより前記電流制限信号がアクティブ状態となり、前記第１トランジスタがオフすることにより前記電流制限信号が非アクティブ状態となる。
【００１６】
上記の構成によれば、前記電流立ち上がり期間において、前記負荷電流が前記目標電流より小さい場合、前記比較部では非アクティブ状態の前記判定信号が生成される。また、前記電流立ち上がり期間の初期状態において前記第１トランジスタがオフ状態とすると、前記第２トランジスタ駆動部によって前記第２トランジスタもオフ状態になっている。従って前記第２トランジスタを介してアクティブ状態の前記ラッチ制御信号が入力されず、かつ、前記判定信号が非アクティブ状態であるため、前記第１トランジスタ駆動部は前記第１トランジスタをオフする。前記第１トランジスタがオフすることにより前記電流制限信号は非アクティブ状態となるため、前記電源ラインから前記負荷へ供給される電流は、前記スイッチング制御信号に応じた前記主トランジスタのスイッチング動作によって制御される。
【００１７】
もし、前記負荷の短絡等によって前記電流立ち上がり期間に大きな前記負荷電流が流れたとすると、前記負荷電流が前記目標電流より大きくなり、前記比較部においてアクティブ状態の前記判定信号が生成される。その結果、前記第１トランジスタ駆動部の駆動により前記第１トランジスタがオンし、前記電流制限信号がアクティブ状態となり、前記主トランジスタがオフする。前記主トランジスタがオフすることにより、前記負荷電流が前記目標電流より小さくなり、前記判定信号が非アクティブ状態になる。一方、前記ラッチ制御信号がアクティブ状態となっている前記電流立ち上がり期間において前記第１トランジスタがオンすると、前記第２トランジスタの駆動により前記第２トランジスタがオンし、前記第２トランジスタを介してアクティブ状態の前記ラッチ制御信号が前記第１トランジスタ駆動部に入力される。そのため、前記判定信号が非アクティブ状態になっても、前記第１トランジスタ駆動部の駆動により前記第１トランジスタがオン状態に維持され、前記電流制限信号がアクティブ状態に維持され、前記主トランジスタが引き続きオフする。従って、大きな前記負荷電流が再び流れることはない。
【００１８】
また、上記の構成によれば、前記電流立ち上がり期間の経過後は、前記制御部によって前記ラッチ制御信号が非アクティブ状態とされるため、前記第２トランジスタを介してアクティブ状態の前記ラッチ制御信号が前記第１トランジスタ駆動部に入力されることはない。従って、前記負荷電流が前記目標電流より大きくなると、アクティブ状態の判定信号に応じて前記第１トランジスタ駆動部の駆動により前記第１トランジスタがオンし、電流制限信号がアクティブ状態となり、前記主トランジスタがオフする。他方、前記負荷電流が前記目標電流より小さくなると、非アクティブ状態の判定信号に応じて前記第１トランジスタ駆動部の駆動により前記第１トランジスタがオフし、電流制限信号が非アクティブ状態となり、前記主トランジスタが前記スイッチング制御信号に応じてオン又はオフする。従って、前記負荷電流の最大値は、前記目標電流付近の値となるように制御される。
【００１９】
好適に、前記第２トランジスタ駆動部は、アクティブ状態の前記電流制限信号とアクティブ状態の前記ラッチ制御信号との電圧差に応じて前記第２トランジスタを駆動することで、前記第２トランジスタをオンする。
【００２０】
上記の構成によれば、前記主トランジスタ駆動部において前記主トランジスタをオフに駆動するために使用される前記電流制限信号が、前記前記第２トランジスタ駆動部において前記第２トランジスタをオンに駆動するための信号として兼用されるため、回路構成が簡易になる。
【００２１】
好適に、前記第１トランジスタは、オン状態のとき、前記主トランジスタ駆動部において前記スイッチング制御信号が伝達される経路上の第１ノードへアクティブ状態の前記電流制限信号として第１レベルの電圧を印加する。前記主トランジスタ駆動部は、前記第１ノードの電圧が前記第１レベルになると、前記主トランジスタをオフする。
【００２２】
上記の構成によれば、オン状態の前記第１トランジスタを介して前記第１ノードへ前記第１レベルの電圧が印加されると、前記主トランジスタ駆動部の駆動により前記主トランジスタがオフする。この場合、前記スイッチング制御信号によらず前記第１ノードの電圧が前記第１レベルになるため、前記主トランジスタがオフ状態に保たれる。
【００２３】
好適に、前記スイッチング制御信号に応じて前記第１ノードの電圧が前記第１レベルになった場合に、前記第２トランジスタ駆動部へ前記電流制限信号が入力される経路上の第２ノードと前記第１ノードとの導通を遮断するダイオードを有する。
【００２４】
上記の構成によれば、前記スイッチング制御信号に応じて前記第１ノードの電圧が前記第１レベルになっても、前記第２ノードと前記第１ノードとの導通が前記ダイオードによって遮断されるため、前記第１レベルの電圧は前記第２トランジスタ駆動部に入力されない。これにより、前記第１ノードの電圧が前記第１レベルになっても前記第２トランジスタはオンせず、前記第１トランジスタ駆動部にアクティブ状態の前記ラッチ制御信号が入力されることはない。
【００２５】
好適に、前記電流制限信号生成部は、第１トランジスタと、前記ラッチ信号及び前記判定信号に応じて前記第１トランジスタをオン又はオフする第１トランジスタ駆動部とを含む。前記ラッチ信号生成部は、第３トランジスタと、オン状態のとき、前記制御部から入力した前記ラッチ制御信号を前記ラッチ信号として出力する第２トランジスタと、前記第３トランジスタがオンの場合に前記第２トランジスタをオンし、前記第３トランジスタがオフの場合に前記第２トランジスタをオフする第２トランジスタ駆動部と、前記第２トランジスタを介して入力した前記ラッチ制御信号及び前記判定信号の少なくとも一方がアクティブ状態であれば前記第３トランジスタをオンし、前記第２トランジスタを介してアクティブ状態の前記ラッチ制御信号が入力されず、かつ、前記判定信号が非アクティブ状態であれば前記第３トランジスタをオフする第３トランジスタ駆動部とを含む。前記第１トランジスタ駆動部は、前記第２トランジスタを介して入力した前記ラッチ制御信号及び前記判定信号の少なくとも一方がアクティブ状態であれば前記第１トランジスタをオンし、前記第２トランジスタを介してアクティブ状態の前記ラッチ制御信号が入力されず、かつ、前記判定信号が非アクティブ状態であれば前記第１トランジスタをオフする。前記第１トランジスタがオンすることにより前記電流制限信号がアクティブ状態となり、前記第１トランジスタがオフすることにより前記電流制限信号が非アクティブ状態となる。
【００２６】
上記の構成によれば、前記電流立ち上がり期間において、前記負荷電流が前記目標電流より小さい場合、前記比較部では非アクティブ状態の前記判定信号が生成される。また、前記電流立ち上がり期間の初期状態において前記第３トランジスタがオフ状態とすると、前記第２トランジスタ駆動部によって前記第２トランジスタもオフ状態になっている。従って前記第２トランジスタを介してアクティブ状態の前記ラッチ制御信号が入力されず、かつ、前記判定信号が非アクティブ状態であるため、前記第１トランジスタ駆動部は前記第１トランジスタをオフする。前記第１トランジスタがオフすることにより前記電流制限信号は非アクティブ状態となるため、前記電源ラインから前記負荷へ供給される電流は、前記スイッチング制御信号に応じた前記主トランジスタのスイッチング動作によって制御される。
【００２７】
もし、前記負荷の短絡等によって前記電流立ち上がり期間に大きな前記負荷電流が流れたとすると、前記負荷電流が前記目標電流より大きくなり、前記比較部においてアクティブ状態の前記判定信号が生成される。その結果、前記第１トランジスタ駆動部の駆動により前記第１トランジスタがオンし、前記電流制限信号がアクティブ状態となり、前記主トランジスタがオフする。前記主トランジスタがオフすることにより、前記負荷電流が前記目標電流より小さくなり、前記判定信号が非アクティブ状態になる。他方、前記判定信号がアクティブ状態になると、前記第３トランジスタ駆動部の駆動により前記第３トランジスタがオンする。前記第３トランジスタがオンすると、前記第２トランジスタ駆動部の駆動により前記第２トランジスタがオンする。前記電流立ち上がり期間において前記ラッチ制御信号がアクティブ状態となっているため、前記第２トランジスタがオンすると、前記第２トランジスタを介してアクティブ状態の前記ラッチ制御信号が前記第１トランジスタ駆動部及び前記第３トランジスタ駆動部に入力される。そのため、前記判定信号が非アクティブ状態になっても、前記第３トランジスタ駆動部の駆動により前記第３トランジスタはオン状態に維持され、これにより前記第２トランジスタもオン状態に維持され、前記第２トランジスタを介してアクティブ状態の前記ラッチ制御信号が前記第１トランジスタ駆動部及び前記第３トランジスタ駆動部に入力され続ける。その結果、前記第１トランジスタ駆動部の駆動により前記第１トランジスタがオン状態に維持され、前記電流制限信号がアクティブ状態に維持され、前記主トランジスタが引き続きオフする。従って、大きな前記負荷電流が再び流れることはない。
【００２８】
好適に、前記第２トランジスタ駆動部は、前記第３トランジスタからオンのときに出力される所定の電圧とアクティブ状態の前記ラッチ制御信号との電圧差に応じて前記第３トランジスタを駆動することで、前記第２トランジスタをオンする。
【００２９】
好適に、前記制御部は、前記ラッチ信号及び前記判定信号を入力し、当該入力したラッチ信号及び判定信号の少なくとも一方が前記電流立ち上がり期間においてアクティブ状態であれば、前記主トランジスタ駆動部において前記主トランジスタをオフ状態に保持するように前記スイッチング制御信号を生成する。
【００３０】
上記の構成によれば、前記電流立ち上がり期間において前記負荷電流が前記目標電流より大きくなると、前記主トランジスタ駆動部において前記主トランジスタをオフ状態に保持するように前記スイッチング制御信号が生成されるため、前記電流立ち上がり期間の経過後に前記ラッチ信号が非アクティブ状態となっても、前記電源ラインから前記負荷へ電流が流れない。
【発明の効果】
【００３１】
本発明によれば、負荷の短絡等による大電流が反復的に流れることを防止できる。
【図面の簡単な説明】
【００３２】
【図１】本発明の第１の実施形態に係る負荷駆動装置の構成の一例を示す図である。
【図２】負荷駆動装置の通常時における各部の信号波形を例示する図である。
【図３】負荷駆動装置の負荷短絡時における各部の信号波形を例示する図である。
【図４】本発明の第２の実施形態に係る負荷駆動装置の構成の一例を示す図である。
【発明を実施するための形態】
【００３３】
＜第１の実施形態＞
図１は、本発明の第１の実施形態に係る負荷駆動装置の構成の一例を示す図である。図１に示す負荷駆動装置は、ソレノイド等の負荷Ｌ１を駆動する装置であり、主トランジスタＭ１と、主トランジスタ駆動部１０と、検出部２０と、比較部３０と、電流制限部４０と、ダイオードＤ２と、制御部５０を有する。
【００３４】
負荷Ｌ１は、図１の例において誘導性負荷であり、インダクタと抵抗の直列回路と等価である。ダイオードＤ１は、負荷駆動装置から負荷Ｌ１へ電流が流れない期間において、負荷Ｌ１のインダクタ成分に電流を還流させるためのものであり、負荷Ｌ１と並列に接続される。なお、本発明において負荷Ｌ１は誘導性負荷に限定されておらず、抵抗性負荷や容量性負荷でもよい。
【００３５】
主トランジスタＭ１は、電源ラインＶｐｓと負荷Ｌ１とを接続する経路に設けられており、主トランジスタ駆動部１０の駆動に従ってオン状態又はオフ状態となる。図１の例において、主トランジスタＭ１はｐ型ＭＯＳトランジスタであり、ソースが電源ラインＶｐｓに接続され、ドレインが負荷Ｌ１の一端に接続され、主トランジスタ駆動部１０の駆動電圧がゲートに入力される。
【００３６】
主トランジスタ駆動部１０は、後述する制御部５０のスイッチング制御信号Ｓｗに応じて、主トランジスタＭ１をオン又はオフする。また主トランジスタ駆動部１０は、後述する電流制限部４０の電流制限信号Ｓ４１がアクティブ状態の場合、スイッチング制御信号Ｓｗに関わらず主トランジスタＭ１をオフする。
【００３７】
主トランジスタ駆動部１０は、例えば図１に示すように、抵抗Ｒ１〜Ｒ５とトランジスタＱｄを含む。図１の例において、トランジスタＱｄは、ｐｎｐ型のバイポーラトランジスタであり、エミッタがグランドに接続され、コレクタが抵抗Ｒ１及びＲ２の直列回路を介して電源ラインＶｐｓに接続され、ベースとエミッタの間に抵抗Ｒ３が接続される。抵抗Ｒ１及びＲ２の接続中点には、主トランジスタＭ１のゲートが接続される。トランジスタＱｄ１のベースには、抵抗Ｒ４及びＲ５の直列回路を介してスイッチング制御信号Ｓｗが入力される。抵抗Ｒ４及びＲ５の接続中点であるノードＮ１には、電流制限信号Ｓ４１が入力される。
【００３８】
検出部２０は、負荷Ｌ１に流れる負荷電流Ｉｓを検出する。図１の例において、検出部２０は、負荷電流Ｉｓが流れる経路上に設けられたシャント抵抗Ｒｓを含む。シャント抵抗Ｒｓは、一端がグランドに接続され、他端が負荷Ｌ１の一端に接続される。
【００３９】
比較部３０は、検出部２０によって検出された負荷電流Ｉｓと目標電流とを比較する回路であり、図１の例では、検出部２０による負荷電流Ｉｓの検出信号Ｓ２０（シャント抵抗Ｒｓの電圧降下）と基準電圧Ｖｒｅｆとを比較するコンパレータを含む。比較部３０は、負荷電流Ｉｓが目標電流より小さい場合（検出信号Ｓ２０が基準電圧Ｖｒｅｆより低い場合）、非アクティブ状態の判定信号Ｓ３０を生成し、負荷電流Ｉｓが目標電流より大きい場合（検出信号Ｓ２０が基準電圧Ｖｒｅｆより高い場合）、アクティブ状態の判定信号Ｓ３０を生成する。
【００４０】
例えば比較部３０は、オープンコレクタ型やオープンドレイン型の出力回路を備える。比較部３０は、アクティブ状態の判定信号Ｓ３０を生成する場合に出力をハイレベル（電源電圧Ｖｃｃに近い電圧）とし、非アクティブ状態の判定信号Ｓ３０を生成する場合に出力を高インピーダンス状態とする。比較部３０の出力は、後述する電流制限部４０の入力であるノードＮ３に接続される。
【００４１】
電流制限部４０は、判定信号Ｓ３０及びラッチ制御信号Ｓ５０に基づいて、電流制限信号Ｓ４１を生成する。
すなわち、電流制限部４０は、ラッチ制御信号Ｓ５０が非アクティブ状態の場合、比較部３０の比較結果において負荷電流Ｉｓが目標電流より大きいならば（判定信号Ｓ３０がアクティブ状態ならば）、電流制限信号Ｓ４１をアクティブ状態とし、比較部３０の比較結果において負荷電流Ｉｓが目標電流より小さいならば（判定信号Ｓ３０が非アクティブ状態ならば）、電流制限信号Ｓ４１を非アクティブ状態とする。他方、電流制限部４０は、ラッチ制御信号Ｓ５０がアクティブ状態の場合、比較部３０の比較結果において負荷電流Ｉｓが目標電流を超えない間は（判定信号Ｓ３０が非アクティブ状態の間は）、電流制限信号Ｓ４１を非アクティブ状態とし、比較部３０の比較結果において負荷電流Ｉｓが目標電流を一旦超えた後は（判定信号Ｓ３０が一旦アクティブ状態になった後は）、電流制限信号Ｓ４１をアクティブ状態に維持する。
【００４２】
図１の例において、電流制限部４０は、電流制御信号生成部４１とラッチ信号生成部４２を有する。
電流制御信号生成部４１は、ラッチ信号生成部４２において生成されるラッチ信号Ｓ４２と比較部３０において生成される判定信号Ｓ３０を入力し、これらの入力信号に応じた電流制限信号Ｓ４１を生成する。電流制御信号生成部４１は、ラッチ信号Ｓ４２及び判定信号Ｓ３０の少なくとも一方がアクティブ状態であればアクティブ状態の電流制限信号Ｓ４１を生成し、ラッチ信号Ｓ４２及び判定信号Ｓ３０が共に非アクティブ状態であれば非アクティブ状態の電流制限信号Ｓ４１を生成する。
【００４３】
ラッチ信号生成部４２は、ラッチ制御信号Ｓ５０がアクティブ状態の場合、電流制限信号Ｓ４１がアクティブ状態であればアクティブ状態のラッチ信号Ｓ４２を生成し、電流制限信号Ｓ４１が非アクティブ状態であれば非アクティブ状態のラッチ信号Ｓ４２を生成する。他方、ラッチ信号生成部４２は、ラッチ制御信号Ｓ５０が非アクティブ状態の場合、常に非アクティブ状態のラッチ信号Ｓ４２を生成する。
【００４４】
図１の例において、電流制御信号生成部４１は第１トランジスタＱ１と第１トランジスタ駆動部４１１を含み、ラッチ信号生成部４２は第２トランジスタＱ２と第２トランジスタ駆動部４２１を含む。
【００４５】
第１トランジスタＱ１は、そのオンとオフによって電流制限信号Ｓ４１を生成する。第１トランジスタＱ１がオンすることにより電流制限信号Ｓ４１がアクティブ状態となり、第１トランジスタＱ１がオフすることにより電流制限信号Ｓ４１が非アクティブ状態となる。第１トランジスタＱ１は、オン状態のとき、主トランジスタ駆動部１０においてスイッチング制御信号Ｓｗが伝達される経路上のノードＮ１にローレベルの電圧（グランドレベルに近い電圧）を印加する。このローレベルの電圧が、アクティブ状態の電流制限信号Ｓ４１に相当する。ノードＮ１の電圧がローレベルになると、主トランジスタ駆動部１０は、スイッチング制御信号Ｓｗに関わらず主トランジスタＭ１をオフする。
【００４６】
図１の例において、第１トランジスタＱ１はｎｐｎ型のバイポーラトランジスタであり、エミッタがグランドに接続され、コレクタがダイオードＤ２を介してノードＮ１に接続される。
【００４７】
第２トランジスタＱ２は、そのオンとオフによってラッチ信号Ｓ４２を生成する。すなわち第２トランジスタＱ２は、オン状態のとき、制御部５０から入力したラッチ制御信号Ｓ５０をラッチ信号Ｓ４２としてノードＮ３に出力する。第２トランジスタＱ２がオフする高出力インピーダンスの状態は、ラッチ信号Ｓ４２の非アクティブ状態に相当する。
【００４８】
図１の例において、第２トランジスタＱ２はｐｎｐ型のバイポーラトランジスタであり、エミッタにラッチ制御信号Ｓ５０が入力され、コレクタがノードＮ３に接続される。ラッチ制御信号Ｓ５０はアクティブ状態においてハイレベルになり、第２トランジスタＱ２はこのハイレベルの電圧をオン状態においてノードＮ３に出力する。
【００４９】
第２トランジスタ駆動部４２１は、第１トランジスタＱ１がオンの場合に第２トランジスタＱ２をオンし、第１トランジスタＱ１がオフの場合に第２トランジスタＱ２をオフする。すなわち、第２トランジスタ駆動部４２１は、アクティブ状態の電流制限信号Ｓ４１（ローレベル）とアクティブ状態のラッチ制御信号Ｓ５０（ハイレベル）との電圧差に応じて第２トランジスタＱ２を駆動することで、第２トランジスタＱ２をオンする。
【００５０】
図１の例において、第２トランジスタ駆動部４２１は、抵抗Ｒ８及びＲ９を含む。抵抗Ｒ８は第２トランジスタＱ２のエミッタとベースの間に接続され、抵抗Ｒ９は第２トランジスタＱ２のベースと第１トランジスタＱ１のコレクタ（ノードＮ２）との間に接続される。ラッチ制御信号Ｓ５０がアクティブ状態（ハイレベル）のときに第１トランジスタＱ１がオンすると、抵抗Ｒ８及びＲ９の直列回路に電圧が印加され、これにより第２トランジスタＱ２のベース−エミッタ間の電圧がしきい値を超えて第２トランジスタＱ２がオンする。
【００５１】
第１トランジスタ駆動部４１１は、ラッチ信号Ｓ４２及び判定信号Ｓ３０に応じて第１トランジスタＱ１をオン又はオフする。第１トランジスタ駆動部４１１は、第２トランジスタＱ２を介して入力したラッチ制御信号Ｓ５０及び判定信号Ｓ３０の少なくとも一方がアクティブ状態の場合、第１トランジスタＱ１をオンする。他方、第１トランジスタ駆動部４１１は、第２トランジスタＱ２を介してアクティブ状態のラッチ制御信号Ｓ５０が入力されず、かつ、判定信号Ｓ３０が非アクティブ状態の場合、第１トランジスタＱ１をオフする。
【００５２】
図１の例において、第１トランジスタ駆動部４１１は、抵抗Ｒ６及びＲ７とキャパシタＣ１を含む。抵抗Ｒ６及びキャパシタＣ１は、第１トランジスタＱ１のベースとエミッタの間に並列に接続され、抵抗Ｒ７は第１トランジスタＱ１のベースとノードＮ３との間に接続される。ノードＮ３の電圧がハイレベルになると、第１トランジスタＱ１のベース−エミッタ間の電圧がしきい値を超えて第１トランジスタＱ１がオンする。
【００５３】
第２トランジスタＱ２を介してノードＮ３に入力されるラッチ制御信号Ｓ５０がアクティブ状態（ハイレベル）か、又は、ノードＮ３に入力される判定信号Ｓ３０がアクティブ状態（ハイレベル）の場合、ノードＮ３の電圧はハイレベルとなる。第２トランジスタＱ２がオフし、かつ、判定信号Ｓ３０が非アクティブ状態（高出力インピーダンス）の場合、ノードＮ３に電圧が印加されないため、第１トランジスタＱ１はオフする。
【００５４】
ダイオードＤ２は、スイッチング制御信号Ｓｗに応じてノードＮ１の電圧がローレベルになった場合に、第２トランジスタ駆動部４２１へ電流制限信号Ｓ４１が入力される経路上のノードＮ２（第１トランジスタＱ１のコレクタ）とノードＮ１との導通を遮断する。ダイオードＤ２は、アノードがノードＮ１に接続され、カソードがノードＮ２に接続される。
【００５５】
制御部５０は、負荷駆動装置の全体的な制御を行う回路であり、上述したラッチ制御信号Ｓ５０やスイッチング制御信号Ｓｗを生成する。制御部５０は、例えばプログラムに従って処理を実行するコンピュータや、特定の処理を実行するように構成された専用のロジック回路を含む。
【００５６】
制御部５０は、負荷電流Ｉｓが目標電流へ到達する前の電流立ち上がり期間においてラッチ制御信号Ｓ５０をアクティブ状態（ハイレベル）とし、電流立ち上がり期間の経過後はラッチ制御信号Ｓ５０を非アクティブ状態（ローレベル）とする。
【００５７】
また、制御部５０は、所望の負荷電流Ｉｓが流れるように主トランジスタＭ１のオンとオフのデューティ比が設定されたスイッチング制御信号Ｓｗを生成する。例えば制御部５０は、スイッチング制御信号Ｓｗとして、一定の周期でオンとオフのデューティ比が変調されたパルス幅変調信号（ＰＷＭ信号）を生成する。制御部５０は、電流立ち上がり期間における負荷電流Ｉｓの立ち上がり波形を、このスイッチング制御信号Ｓｗによって制御する。
【００５８】
制御部５０は、ラッチ信号Ｓ４２及び判定信号Ｓ３０を入力し、ラッチ信号Ｓ４２及び判定信号Ｓ３０の少なくとも一方が電流立ち上がり期間においてアクティブ状態である場合、主トランジスタ駆動部１０において主トランジスタＭ１をオフ状態に保持するようにスイッチング制御信号Ｓｗを生成する。すなわち、制御部５０は、ラッチ信号Ｓ４２及び判定信号Ｓ３０が合成されたノードＮ３の電圧が電流立ち上がり期間においてハイレベルとなった場合、主トランジスタＭ１のオフ状態を保持するようにローレベルのスイッチング制御信号Ｓｗを生成する。
【００５９】
ここで、上述した構成を有する本実施形態に係る負荷駆動装置の動作を説明する。
図２は、本実施形態に係る負荷駆動装置の通常時における各部の信号波形の例を示す図である。図２Ａはスイッチング制御信号Ｓｗの波形を示し、図２Ｂはラッチ制御信号Ｓ５０の波形を示し、図２Ｃはラッチ信号Ｓ４２及び判定信号Ｓ３０が合成されたノードＮ３の信号波形を示し、図２Ｄは負荷電流Ｉｓの波形を示す。
【００６０】
制御部５０がスイッチング制御信号Ｓｗの出力を開始する前の初期状態において、制御部５０はラッチ制御信号Ｓ５０を非アクティブ状態（ローレベル）とする（図２Ｂ）。また、このとき負荷電流Ｉｓは流れていないため、比較部３０の判定信号Ｓ３０は非アクティブ状態（高出力インピーダンス状態）となる。従って、ノードＮ３には電圧が印加されず、第１トランジスタ駆動部４１１は第１トランジスタＱ１をオフする。すなわち、初期状態において第１トランジスタＱ１はオフ状態となる。
【００６１】
時刻ｔ１において制御部５０がスイッチング制御信号Ｓｗの出力を開始すると（図２Ａ）、主トランジスタ駆動部１０の駆動により主トランジスタＭ１がスイッチング動作を開始し、負荷Ｌ１に流れる負荷電流Ｉｓが増大する（図２Ｄ）。負荷Ｌ１が短絡状態になっていない通常時において、負荷電流Ｉｓは制御部５０によるスイッチング制御信号Ｓｗの制御に応じたスピードで上昇する。そのため、制御部５０が設定した電流立ち上がり期間（ｔ１〜ｔ２）において、負荷電流Ｉｓは目標電流より小さくなる。すなわち、電流立ち上がり期間（ｔ１〜ｔ２）において、判定信号Ｓ３０は非アクティブ状態（高出力インピーダンス状態）となる。
【００６２】
初期状態において第１トランジスタＱ１はオフ状態となっているため、ラッチ制御信号Ｓ５０がアクティブ状態（ハイレベル）になった時点（ｔ１）において第２トランジスタ駆動部４２１が第２トランジスタＱ２をオフし、第２トランジスタＱ２を通じてハイレベルの電圧がノードＮ３に印加されることはない。また、負荷Ｌ１の短絡が生じていない場合は、電流立ち上がり期間（ｔ１〜ｔ２）において判定信号Ｓ３０が非アクティブ状態（高出力インピーダンス状態）のため、判定信号Ｓ３０によってハイレベルの電圧がノードＮ３に印加されることもない。従って、電流立ち上がり期間（ｔ１〜ｔ２）にラッチ制御信号Ｓ５０がアクティブ状態（ハイレベル）となっても、第１トランジスタ駆動部４１１は第１トランジスタＱ１をオフする。第１トランジスタＱ１がオフ状態（電流制限信号Ｓ４１が非アクティブ状態）となり、ノードＮ１には第１トランジスタＱ１からのローレベルの電圧が印加されないため、主トランジスタ駆動部１０はスイッチング制御信号Ｓｗに応じて主トランジスタＭ１を駆動する。
【００６３】
なお、ノードＮ１とノードＮ２との間にはダイオードＤ１が設けられているため、ノードＮ１がノードＮ２に比べて低電位となる場合、ダイオードＤ１がノードＮ１とノードＮ２との導通を遮断する。ノードＮ１の電圧は、スイッチング制御信号Ｓｗに応じてパルス状に変化し、主トランジスタＭ１をオフに駆動する期間ではローレベルとなる。他方、電流立ち上がり期間（ｔ１〜ｔ２）において、抵抗Ｒ８及びＲ９の直列回路の一端にはラッチ制御信号Ｓ５０のハイレベルの電圧が印加される。ノードＮ１の電圧がローレベルになっても、ダイオードＤ１がノードＮ１とノードＮ２の導通を遮断するため、ノードＮ２はローレベルにならない。すなわち、ノードＮ１の電圧に応じて第２トランジスタ駆動部４２１が第２トランジスタＱ２を駆動することはない。
【００６４】
電流立ち上がり期間（ｔ１〜ｔ２）が終わると、制御部５０はラッチ制御信号Ｓ５０を非アクティブ状態にする（図２Ｂ）。負荷電流Ｉｓは、スイッチング制御信号Ｓｗの制御に応じたスピードで上昇を続け、時刻ｔ３において目標電流Ｉｒｅｆに達する（図２Ｄ）。負荷電流Ｉｓが目標電流Ｉｒｅｆより大きくなると、比較部３０がアクティブ状態の判定信号Ｓ３０を生成し、ノードＮ３の電圧がハイレベルとなる（図２Ｃ）。ノードＮ３の電圧がハイレベルになると、第１トランジスタ駆動部４１１が第１トランジスタＱ１をオンし、ノードＮ１がダイオードＤ１を介してローレベルに駆動される。ノードＮ１の電圧がローレベルになると、第１トランジスタ駆動部４１１は主トランジスタＭ１をオフするため、負荷電流Ｉｓが減少する。時刻ｔ４において負荷電流Ｉｓが目標電流Ｉｒｅｆより小さくなると、比較部３０が非アクティブ状態の判定信号Ｓ３０を生成し、ノードＮ３の電圧がローレベルとなる（図２Ｃ）。これにより、第１トランジスタ駆動部４１１が第１トランジスタＱ１をオフする。第１トランジスタＱ１がオフすると、ノードＮ１には第１トランジスタＱ１からのローレベルの電圧が印加されないため、主トランジスタ駆動部１０はスイッチング制御信号Ｓｗに応じて主トランジスタＭ１を駆動する。負荷電流Ｉｓが再び上昇して目標電流Ｉｒｅｆより大きくなると、上述と同様により第１トランジスタＱ１がオンしてノードＮ１の電圧がローレベルとなり、負荷電流Ｉｓが目標電流Ｉｒｅｆより小さくなるまで主トランジスタＭ１が強制的にオフ状態となる。以上の動作が繰り返されることにより、負荷電流Ｉｓの最大値は目標電流Ｉｒｅｆ付近の値となる。
【００６５】
図３は、本実施形態に係る負荷駆動装置の負荷短絡時における各部の信号波形の例を示す図である。図２と同様に、図３Ａはスイッチング制御信号Ｓｗの波形を示し、図３Ｂはラッチ制御信号Ｓ５０の波形を示し、図３Ｃはラッチ信号Ｓ４２及び判定信号Ｓ３０が合成されたノードＮ３の信号波形を示し、図３Ｄは負荷電流Ｉｓの波形を示す。
【００６６】
時刻ｔ１１において制御部５０がスイッチング制御信号Ｓｗの出力を開始すると（図３Ａ）、負荷Ｌ１が短絡状態のため、負荷電流Ｉｓが急激に増大する（図３Ｄ）。これにより、負荷電流Ｉｓが目標電流Ｉｒｅｆより大きくなって判定信号Ｓ３０がアクティブ状態（ハイレベル）となり（ｔ１２）、ノードＮ３の電圧がハイレベルとなるため（図３Ｃ）、第１トランジスタ駆動部４１１が第１トランジスタＱ１をオンする。
【００６７】
第１トランジスタＱ１がオンすると、第１トランジスタＱ１によってローレベルの電圧（アクティブ状態の電流制限信号Ｓ４１）がノードＮ１に印加され、ノードＮ１の電圧がローレベルになる。これにより、主トランジスタ駆動部１０が主トランジスタＭ１をオフし、負荷電流Ｉｓが減少する。負荷電流Ｉｓが目標電流Ｉｒｅｆより小さくなると、判定信号Ｓ３０が非アクティブ状態（高出力インピーダンス状態）になる。
【００６８】
他方、第１トランジスタＱ１がオンすると、電流立ち上がり期間（ｔ１１〜ｔ１４）においてラッチ制御信号Ｓ５０がアクティブ状態（ハイレベル）のため、第２トランジスタ駆動部４２１の駆動によって第２トランジスタＱ２もオンする。第２トランジスタＱ２がオンすると、アクティブ状態（ハイレベル）のラッチ制御信号Ｓ５０がノードＮ３に印加される。そのため、判定信号Ｓ３０が非アクティブ状態（高出力インピーダンス状態）になっても、ノードＮ３の電圧はハイレベルのままとなり（図３Ｃ）、第１トランジスタ駆動部４１１は引き続き第１トランジスタＱ１をオフする。従って、主トランジスタＭ１は引き続きオフ状態となり、電源ラインＶｐｓから負荷Ｌ１へ流れる電流が遮断される。
【００６９】
制御部５０は、電流立ち上がり期間（ｔ１１〜ｔ１４）においてノードＮ３の電圧がハイレベルになったことを検知すると、制御部５０はスイッチング制御信号Ｓｗをローレベルに保持し（ｔ１３）、主トランジスタＭ１のスイッチング動作を停止する。電流立ち上がり期間（ｔ１１〜ｔ１４）が終了してラッチ制御信号Ｓ５０が非アクティブ状態（ローレベル）になっても、スイッチング制御信号Ｓｗがローレベルに保持されるため、主トランジスタＭ１はオフ状態のままとなり、短絡状態の負荷Ｌ１には電流が供給されない。
【００７０】
以上説明したように、本実施形態に係る負荷駆動装置によれば、負荷Ｌ１の短絡等によって電流立ち上がり期間に大きな負荷電流Ｉｓが流れると、比較部３０の比較結果において負荷電流Ｉｓが目標電流を超えるため、電流制限部４０によって電流制限信号Ｓ４１がアクティブ状態とされる。そのため、主トランジスタ駆動部１０の駆動によって主トランジスタＭ１がオフし、電源ラインＶｐｓから負荷Ｌ１へ流れる電流が遮断される。この電流の遮断によって負荷電流Ｉｓが目標電流より小さくなっても、負荷電流Ｉｓが目標電流を一旦超えた後は、電流制限部４０によって電流制限信号Ｓ４１がアクティブ状態に維持される。そのため、主トランジスタＭ１はオフのままとなり、大きな負荷電流Ｉｓが再び流れることはない。従って、負荷の短絡等による大電流が反復的に流れることを効果的に防止できる。
【００７１】
また、本実施形態に係る負荷駆動装置によれば、負荷Ｌ１の短絡等がない通常の場合、電流立ち上がり期間の経過後は、制御部５０によってラッチ制御信号Ｓ５０が非アクティブ状態とされるため、ラッチ信号生成部４２のラッチ信号Ｓ４２が常に非アクティブ状態になる。ラッチ信号Ｓ４２が非アクティブ状態の場合、負荷電流Ｉｓが目標電流より大きくなると判定信号Ｓ３０がアクティブ状態となり、この判定信号Ｓ３０に応じて電流制限信号Ｓ４１がアクティブ状態となり、主トランジスタＭ１がオフする。他方、負荷電流Ｉｓが目標電流より小さくなると、判定信号Ｓ３０が非アクティブ状態となり、この判定信号Ｓ３０に応じて電流制限信号Ｓ４１が非アクティブ状態となり、主トランジスタＭ１がスイッチング制御信号Ｓｗに応じてオン又はオフする。その結果、負荷電流Ｉｓの最大値は、目標電流の値となるように制御される。すなわち、負荷Ｌ１の短絡等が生じた場合の負荷電流Ｉｓの制限に用いられる回路（検出部２０、比較部３０、電流制御信号生成部４１）が、通常時の負荷電流Ｉｓのフィードバック制御にも兼用されるため、回路構成を簡易化できる。
【００７２】
また、本実施形態に係る負荷駆動装置によれば、第２トランジスタ駆動部４２１において、アクティブ状態の電流制限信号Ｓ４１とアクティブ状態のラッチ制御信号Ｓ５０との電圧差に応じて第２トランジスタＱ２を駆動することで、第２トランジスタＱ２がオンする。これにより、主トランジスタ駆動部１０において主トランジスタＭ１をオフに駆動するために使用される電流制限信号Ｓ４１が、第２トランジスタ駆動部４２１において第２トランジスタＱ２をオンに駆動するための信号として兼用されるため、回路構成を更に簡易化できる。
【００７３】
＜第２の実施形態＞
次に、本発明の第２の実施形態について説明する。図４は、本発明の第２の実施形態に係る負荷駆動装置の構成の一例を示す図である。図４に示す負荷駆動装置は、図１に示す負荷駆動装置におけるラッチ信号生成部４２をラッチ信号生成部４２Ａに置き換え、ダイオードＤ２を省略したものであり、他の構成は図１に示す負荷駆動装置と同じである。
【００７４】
ラッチ信号生成部４２Ａは、図１におけるラッチ信号生成部４２と同様の構成（第２トランジスタＱ２，第２トランジスタ駆動部４２１）に加えて、第３トランジスタＱ３と第３トランジスタ駆動部４２２を有する。
【００７５】
第３トランジスタＱ３は、そのオンとオフによって第２トランジスタ駆動部４２１の入力のノードＮ２Ａに供給する信号を生成する。
【００７６】
図４の例において、第３トランジスタＱ３はｎｐｎ型のバイポーラトランジスタであり、エミッタがグランドに接続され、コレクタがノードＮ２Ａに接続される。
【００７７】
第３トランジスタ駆動部４２２は、ラッチ信号Ｓ４２及び判定信号Ｓ３０に応じて第３トランジスタＱ３をオン又はオフする。第３トランジスタ駆動部４２２は、第２トランジスタＱ２を介して入力したラッチ制御信号Ｓ５０及び判定信号Ｓ３０の少なくとも一方がアクティブ状態（ハイレベル）の場合、第３トランジスタＱ３をオンする。他方、第３トランジスタ駆動部４２２は、第２トランジスタＱ２を介してアクティブ状態のラッチ制御信号Ｓ５０が入力されず、かつ、判定信号Ｓ３０が非アクティブ状態（高出力インピーダンス状態）の場合、第３トランジスタＱ３をオフする。
【００７８】
図４の例において、第３トランジスタ駆動部４２２は、抵抗Ｒ１０及びＲ１１とキャパシタＣ２を含む。抵抗Ｒ１０及びキャパシタＣ２は、第３トランジスタＱ３のベースとエミッタの間に並列に接続され、抵抗Ｒ１１は第３トランジスタＱ３のベースとノードＮ３との間に接続される。ノードＮ３の電圧がハイレベルになると、第３トランジスタＱ３のベース−エミッタ間の電圧がしきい値を超えて第３トランジスタＱ３がオンする。
【００７９】
本実施形態において、第２トランジスタ駆動部４２１は、第３トランジスタＱ３がオンの場合に第２トランジスタＱ２をオンし、第３トランジスタＱ３がオフの場合に第２トランジスタＱ２をオフする。第２トランジスタ駆動部４２１は、第３トランジスタＱ３からオンのときに出力されるローレベルの電圧とアクティブ状態のラッチ制御信号Ｓ５０によるハイレベルの電圧との電圧差に応じて第３トランジスタＱ３を駆動することで、第２トランジスタＱ２をオンする。図４の例において、抵抗Ｒ９は第２トランジスタＱ２のベースと第３トランジスタＱ３のコレクタ（ノードＮ２Ａ）との間に接続される。ラッチ制御信号Ｓ５０がアクティブ状態（ハイレベル）のときに第３トランジスタＱ３がオンすると、抵抗Ｒ８及びＲ９の直列回路に電圧が印加され、これにより第２トランジスタＱ２のベース−エミッタ間の電圧がしきい値を超えて第２トランジスタＱ２がオンする。
【００８０】
上記の構成によれば、負荷Ｌ１の短絡等によって電流立ち上がり期間に大きな負荷電流Ｉｓが流れると、負荷電流Ｉｓが目標電流より大きくなり、比較部３０においてアクティブ状態（ハイレベル）の判定信号Ｓ３０が生成される。その結果、第１トランジスタ駆動部４１１の駆動により第１トランジスタＱ１がオンし、電流制限信号Ｓ４１がアクティブ状態（ローレベル）となり、主トランジスタＭ１がオフする。主トランジスタＭ１がオフすることにより、負荷電流Ｉｓが目標電流より小さくなり、判定信号Ｓ３０が非アクティブ状態（高出力インピーダンス状態）になる。
【００８１】
他方、電流立ち上がり期間に大きな負荷電流Ｉｓが流れることで判定信号Ｓ３０がアクティブ状態になると、第３トランジスタ駆動部４２２の駆動により第３トランジスタＱ３がオンする。第３トランジスタＱ３がオンすると、第２トランジスタＱ２の駆動により第２トランジスタＱ２がオンする。電流立ち上がり期間においてラッチ制御信号Ｓ５０がアクティブ状態となっているため、第２トランジスタＱ２がオンすると、第２トランジスタＱ２を介してアクティブ状態（ハイレベル）のラッチ制御信号Ｓ５０がノードＮ３に入力される。そのため、主トランジスタＭ１のオフにより判定信号Ｓ３０が非アクティブ状態（高出力インピーダンス状態）になっても、第３トランジスタ駆動部４２２の駆動により第３トランジスタＱ３はオン状態に維持され、これにより第２トランジスタＱ２もオン状態に維持され、第２トランジスタＱ２を介してアクティブ状態（ハイレベル）のラッチ制御信号Ｓ５０がノードＮ３に入力され続ける。その結果、第１トランジスタ駆動部４１１の駆動により第１トランジスタＱ１がオン状態に維持され、主トランジスタＭ１が引き続きオフする。従って、大きな前記負荷電流が再び流れることがないため、負荷の短絡等による大電流が反復的に流れることを防止できる。
【００８２】
以上、本発明の種々の実施形態について説明したが、本発明は上述した実施形態にのみ限定されるものではなく、種々のバリエーションを含んでいる。
【００８３】
上述した実施形態における各信号のアクティブ状態や非アクティブ状態に対応した電圧レベル等は一例であり、本発明はこの例に限定されない。例えば、上述した実施形態における各信号のアクティブ状態や非アクティブ状態に対応した電圧レベル（ハイレベル、ローレベル）は一例であり、本発明の他の実施形態では逆のレベルであってもよい。また、本発明における各信号の非アクティブ状態は、電圧のレベル（ハイレベル、ローレベル）であってもよいし、回路の出力が高インピーダンスとなる状態であってもよい。
【００８４】
また本発明は、負荷に電流を供給する回路を備えた種々の装置に適用可能である。例えば本発明は、ユーザにより操作される操作部と、この操作部に対する操作の有無を検知する検知部と、操作部において力覚付与のための振動を発生可能なソレノイドと、検知部において操作部に対する操作が検知された場合にソレノイドを負荷として駆動する負荷駆動装置とを備えた力覚付与装置に適用可能である。負荷駆動装置が上述した本発明の構成を備えることにより、ソレノイドが何らかの原因で短絡状態になっていても、大電流が反復的に流れることを防止できる。
【符号の説明】
【００８５】
１０…主トランジスタ駆動部、２０…検出部、３０…比較部、４０…電流制限部、４１…電流制御信号生成部、４１１…第１トランジスタ駆動部、４２，４２Ａ…ラッチ信号生成部、４２１…第２トランジスタ駆動部、４２２…第３トランジスタ駆動部、５０…制御部、Ｍ１…主トランジスタ、Ｑ１…第１トランジスタ、Ｑ２…第２トランジスタ、Ｑ３…第３トランジスタ、Ｑｄ…トランジスタ、Ｄ１…ダイオード、Ｒ１〜Ｒ１１…抵抗Ｃ１，Ｃ２…キャパシタＳ２０…検出信号、Ｓ３０…判定信号、Ｓ４１…電流制限信号、Ｓ４２…ラッチ信号、Ｓ５０…ラッチ制御信号、Ｓｗ…スイッチング制御信号Ｉｓ…負荷電流、Ｌ１…負荷、Ｎ１，Ｎ２，Ｎ２Ａ…ノード、Ｖｐｓ…電源ライン。
【図１】
0006661427.tif 000002
【図２】
0006661427.tif 000003
【図３】
0006661427.tif 000004
【図４】
0006661427.tif 000005