(57)【特許請求の範囲】
【請求項１】
第１の増幅器段であり、
カスコード増幅器構成にて配置された一対のトランジスタ、及び
アイソレーション回路、
を有する第１の増幅器段と、
前記第１の増幅器段の出力に結合された第２の増幅器段と、
前記第１の増幅器段及び前記第２の増幅器段に結合された電圧源であり、前記アイソレーション回路が、カスコード増幅器構成にて配置された前記一対のトランジスタ間に結合され、当該電圧源が、前記アイソレーション回路及び前記カスコード増幅器構成をした前記一対のトランジスタを直列に流れる電流を生成する、電圧源と、
ＤＣバイアスレギュレータであり、
ＤＣバイアス回路であり、当該ＤＣバイアス回路は、当該ＤＣバイアス回路によって生成される基準電流に関係付けられた電圧を生成し、該電圧が、前記一対のトランジスタのうちの第１のトランジスタの制御電極及び前記第２の増幅器段の第２段トランジスタの制御電極に結合される、ＤＣバイアス回路と、
前記ＤＣバイアス回路によって生成された前記電圧、及び前記アイソレーション回路によって生成された電圧、にそれぞれ結合される一対の入力を持つコンバイナであり、前記ＤＣバイアス回路によって生成された前記電圧と前記アイソレーション回路によって生成された前記電圧との組み合わせに関係付けられたＤＣバイアス電圧を、前記一対のトランジスタのうちの第２のトランジスタの制御電極に生成する、コンバイナと、
を有するＤＣバイアスレギュレータと、
を有する増幅器。
【請求項２】
前記カスコード増幅器構成をした前記一対のトランジスタ間に接続された抵抗、を含む請求項１に記載の増幅器。
【請求項３】
前記ＤＣバイアスレギュレータは、基準トランジスタを有し、
前記ＤＣバイアスレギュレータは、前記基準トランジスタを流れる前記基準電流を生成し、且つ
前記ＤＣバイアスレギュレータは、前記カスコード増幅器構成をした前記一対のトランジスタの各々のために、前記基準トランジスタ中に生成される前記基準電流の関数として、前記ＤＣバイアス電圧を生成する、
請求項１に記載の増幅器。
【請求項４】
前記カスコード増幅器構成をした前記一対のトランジスタ間に接続された抵抗、を含む請求項３に記載の増幅器。
【請求項５】
前記アイソレーション回路は、共通のジャンクションに接続された一対の直列接続された抵抗を有し、前記コンバイナは、各抵抗が前記コンバイナの前記一対の入力のうちの対応する１つに接続された一対の抵抗を含み、前記コンバイナの出力が、前記一対のトランジスタのうちの前記第２のトランジスタの前記制御電極に結合され、前記一対の入力のうちの一方が前記ジャンクションに接続される、請求項１に記載の増幅器。
【請求項６】
前記コンバイナは、前記ＤＣバイアス回路によって生成された前記電圧と前記アイソレーション回路によって生成された前記電圧との和の関数として、前記ＤＣバイアス電圧を生成する、請求項５に記載の増幅器。
【請求項７】
前記コンバイナは、前記ＤＣバイアス回路によって生成された前記電圧と前記アイソレーション回路によって生成された前記電圧との平均の関数として、前記ＤＣバイアス電圧を生成する、請求項５に記載の増幅器。
【請求項８】
前記基準トランジスタを流れる電流は、前記基準トランジスタの飽和電流であり、前記電圧源から前記カスコード増幅器構成をした前記一対のトランジスタへの電流は、前記カスコード増幅器構成をした前記一対のトランジスタの双方の飽和電流である、請求項３に記載の増幅器。
【請求項９】
前記一対のトランジスタのうちの前記第１のトランジスタの前記制御電極は、前記カスコード増幅器構成をした前記一対のトランジスタのうちの前記第１のトランジスタの第１電極と第２電極との間のキャリアの流れを制御し、前記カスコード増幅器構成をした前記一対のトランジスタのうちの前記第２のトランジスタの前記制御電極は、前記カスコード増幅器構成をした前記一対のトランジスタのうちの前記第２のトランジスタの第１電極と第２電極との間のキャリアの流れを制御し、前記カスコード増幅器構成をした前記一対のトランジスタのうちの前記第１のトランジスタと前記カスコード増幅器構成をした前記一対のトランジスタのうちの前記第２のトランジスタとの前記制御電極に生成される前記ＤＣバイアス電圧は、前記カスコード増幅器構成をした前記一対のトランジスタのうちの前記第１のトランジスタの前記第１電極と前記第２電極との間に、前記カスコード増幅器構成をした前記一対のトランジスタのうちの前記第２のトランジスタの前記第１電極と前記第２電極との間の電圧に等しい電圧を生成する、請求項７に記載の増幅器。
【請求項１０】
前記カスコード増幅器構成をした前記一対のトランジスタ間に接続された抵抗、を含み、
前記コンバイナの前記一対の抵抗の抵抗値は、前記アイソレーション回路の前記一対の抵抗の抵抗値と、前記カスコード増幅器構成をした前記一対のトランジスタ間の前記抵抗の抵抗値との関数である、
請求項５に記載の増幅器。
【請求項１１】
前記コンバイナはミルマン受動コンバイナである、請求項１０に記載の増幅器。
【請求項１２】
前記第２段トランジスタの前記制御電極は、前記第２段トランジスタの第１電極と第２電極との間のキャリアの流れを制御し、前記第２段トランジスタの前記制御電極が、前記第１の増幅器段の前記出力に結合され、前記第２段トランジスタの前記第１電極が前記電圧源に接続され、前記第２電極が基準電位に接続される、請求項１に記載の増幅器。
【請求項１３】
前記カスコード増幅器構成をした前記一対のトランジスタのうちの前記第２のトランジスタの前記電極のうちの第１の電極が、前記アイソレーション回路を介して前記電圧源に結合され、前記一対のトランジスタのうちの前記第２のトランジスタの前記電極のうちの第２の電極が、第３の抵抗を介して、前記カスコード増幅器構成をした前記一対のトランジスタのうちの前記第１のトランジスタの前記電極のうちの第１の電極に結合され、前記カスコード増幅器構成をした前記一対のトランジスタのうちの前記第１のトランジスタの前記電極のうちの第２の電極が前記基準電位に結合される、請求項１２に記載の増幅器。
【請求項１４】
前記第２のトランジスタの前記第１の電極が、前記第２段トランジスタの前記制御電極に結合される、請求項１３に記載の増幅器。
【請求項１５】
前記ＤＣバイアスレギュレータは、基準トランジスタを有し、
前記ＤＣバイアスレギュレータは、前記基準トランジスタを流れる前記基準電流を生成し、且つ
前記ＤＣバイアスレギュレータは、前記カスコード増幅器構成をした前記一対のトランジスタの各々のために、前記基準トランジスタ中に生成される前記基準電流の関数として、前記ＤＣバイアス電圧を生成する、
請求項１４に記載の増幅器。
【請求項１６】
前記アイソレーション回路は、共通のジャンクションに接続された一対の直列接続された抵抗を有し、前記コンバイナは、各抵抗が前記コンバイナの前記一対の入力のうちの対応する１つに接続された一対の抵抗を含み、前記コンバイナの出力が、前記一対のトランジスタのうちの前記第２のトランジスタの前記制御電極に結合され、前記一対の入力のうちの一方が前記ジャンクションに接続される、請求項１５に記載の増幅器。
【請求項１７】
前記コンバイナは、前記ＤＣバイアス回路によって生成された前記電圧と前記アイソレーション回路によって生成された前記電圧との和の関数として、前記ＤＣバイアス電圧を生成する、請求項１６に記載の増幅器。
【請求項１８】
前記コンバイナは、前記ＤＣバイアス回路によって生成された前記電圧と前記アイソレーション回路によって生成された前記電圧との平均の関数として、前記ＤＣバイアス電圧を生成する、請求項１６に記載の増幅器。
【請求項１９】
前記基準トランジスタを流れる電流は、前記基準トランジスタの飽和電流であり、前記電圧源から前記カスコード増幅器構成をした前記一対のトランジスタへの電流は、前記カスコード増幅器構成をした前記一対のトランジスタの双方の飽和電流である、請求項１６に記載の増幅器。
【請求項２０】
前記一対のトランジスタのうちの前記第１のトランジスタの前記制御電極は、前記カスコード増幅器構成をした前記一対のトランジスタのうちの前記第１のトランジスタの第１電極と第２電極との間のキャリアの流れを制御し、前記カスコード増幅器構成をした前記一対のトランジスタのうちの前記第２のトランジスタの前記制御電極は、前記カスコード増幅器構成をした前記一対のトランジスタのうちの前記第２のトランジスタの第１電極と第２電極との間のキャリアの流れを制御し、前記カスコード増幅器構成をした前記一対のトランジスタのうちの前記第１のトランジスタと前記カスコード増幅器構成をした前記一対のトランジスタのうちの前記第２のトランジスタとの前記制御電極に生成される前記ＤＣバイアス電圧は、前記カスコード増幅器構成をした前記一対のトランジスタのうちの前記第１のトランジスタの前記第１電極と前記第２電極との間に、前記カスコード増幅器構成をした前記一対のトランジスタのうちの前記第２のトランジスタの前記第１電極と前記第２電極との間の電圧に等しい電圧を生成する、請求項１２に記載の増幅器。
【請求項２１】
前記カスコード増幅器構成をした前記一対のトランジスタのうちの前記第２のトランジスタの前記電極のうちの第１の電極が、前記アイソレーション回路を介して前記電圧源に結合され、前記一対のトランジスタのうちの前記第２のトランジスタの前記電極のうちの第２の電極が、第３の抵抗を介して、前記カスコード増幅器構成をした前記一対のトランジスタのうちの前記第１のトランジスタの前記電極のうちの第１の電極に結合され、前記カスコード増幅器構成をした前記一対のトランジスタのうちの前記第１のトランジスタの前記電極のうちの第２の電極が前記基準電位に結合される、請求項２０に記載の増幅器。
【請求項２２】
前記第２のトランジスタの前記第１の電極が、前記第２段トランジスタの前記制御電極に結合される、請求項２１に記載の増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
この開示は、概してカスコード増幅器に関し、より具体的にはカスコード段及びＤＣバイアスレギュレータを有する多段増幅器に関する。
【背景技術】
【０００２】
技術的に知られているように、カスコード増幅器は、電界効果トランジスタ（ＦＥＴ）又はバイポーラ接合トランジスタ（ＢＪＴ）の何れかを用いて形成され得る。ＦＥＴの場合には、ゲートが、ソース電極とドレイン電極との間のキャリアの流れを制御するための制御電極として使用され、ＢＪＴの場合には、ベース電極が、エミッタ電極とコレクタ電極との間のキャリアの流れを制御する制御電極として使用される。故に、言及しておくべきことには、ＦＥＴカスコード増幅器が記述されるが、この素材はＢＪＴにも等しく適用されることができる。故に、ＦＥＴのゲート電極はＢＪＴのベース電極と等価であり、ここでは何れも、トランジスタの制御電極として参照される。同様に、ＦＥＴに関する用語ドレイン及びソースは、ＢＪＴに関する用語エミッタ及びコレクタと入れ換えられ得る。
【０００３】
故に、電界効果トランジスタ（ＦＥＴ）カスコード増幅器を考えるに、このようなＦＥＴカスコード増幅器は、コモンゲート（ＣＧ）接続ＦＥＴに直列接続されたコモンソース（ＣＳ）接続ＦＥＴを含んでおり、ＣＳ  ＦＥＴのドレインが、ＣＧ  ＦＥＴのソースに結合され、ＣＧ  ＦＥＴのドレインが、Ｖｄｄ電圧源に結合される。典型的なカスコード構成において、ＣＳ  ＦＥＴのサイズ及びＣＧ  ＦＥＴのサイズは等しい（すなわち、２つのトランジスタの総ゲート幅が同じＷｇ＿ｃｓ＝Ｗｇ＿ｃｇである）。
【０００４】
一般的に、効果的に動作するためには、カスコード増幅器性能（ＤＣドレイン／コレクタ電流、ＲＦ利得、雑音指数、出力パワー、線形性によって測定される）が、製造プロセス、温度、外部ＤＣバイアス電圧における変動に影響されにくいように、ＤＣバイアス回路又はレギュレータが、ＤＣバイアスレギュレーションを提供（すなわち、ＣＳ  ＦＥＴ及びＣＧ  ＦＥＴのゲートＤＣバイアス電圧、又はＢＪＴの場合のベースＤＣバイアス電圧を生成）しなければならない。最初の２つの変動は典型的に、トランジスタのピンチオフ電圧Ｖｐ又は閾値電圧の変動として現れる。
【０００５】
カスコード増幅器に特有な、更なる要件は、ドレイン−ソース電流（Ｉｄｓ）がカスコードされた双方のトランジスタのＶｄｓにほぼ依存しないように、双方のＦＥＴが常に飽和領域（Ｖｄｓ＞Ｖｋｎｅｅ）（ここで、Ｖｋｎｅｅは飽和曲線の膝部における電圧である）にあることを確保するための、コモンゲートＦＥＴドレイン−ソース接合のドレイン−ソース電圧（Ｖｄｓ）（Ｖｄｓ＿ｃｇ）とコモンソースＦＥＴドレイン−ソース接合のドレイン−ソース電圧（Ｖｄｓ＿ｃｓ）との間での、Ｖｄｄ（又はバイポーラカスコード増幅器の場合のＶｃｃ）の制御された分圧である。例えば、Ｖｄｄ＝２Ｖ、且つＶｋｎｅｅ＝０．５である場合、Ｖｄｓ＿ｃｇ＝０．４Ｖ、且つＶｄｓ＿ｃｓ＝１．６Ｖである状況、又はＶｄｓ＿ｃｇ＝１．６Ｖ、且つＶｄｓ＿ｃｓ＝０．４Ｖである状況は避けたい。また、技術的に知られているように、等分圧が、カスコード増幅器の最大の出力パワー及び線形性をもたらす。故に、カスコード増幅器用のＤＣバイアスレギュレータは、コモンソーストランジスタ及びコモンゲートトランジスタ（コモンエミッタトランジスタ及びコモンベーストランジスタ）のドレイン−ソース電圧が、設計によって等しく、且つ、製造プロセス、温度及び外部ＤＣバイアス電圧における変動の存在下でも等しいままである状態を強制することができるべきである。
【０００６】
カスコードトランジスタ増幅器用の１つのＤＣバイアスレギュレータが、１９９１年７月１６日に発行された、“Ｍｕｌｔｉｓｔａｇｅ  ｃａｓｃａｄｅ  ｒａｄｉｏ  ｆｒｅｑｕｅｎｃｙ  ａｍｐｌｉｆｉｅｒ”というタイトルの、Ｍｉｌｂｅｒｇｅｒ等を発明者とする米国特許第５，０３２，７９９号（特許文献１）に記載されている。しかしながら、そのようなＤＣバイアスレギュレータは、受動的なＤＣバイアスレギュレータ回路であり、それ故に、製造プロセス、温度及び外部ＤＣバイアス電圧における変動の補償を提供しない。２つの能動的なＤＣバイアスレギュレータが、１９９６年４月９日に発行された、“Ｂｉａｓ  Ｃｉｒｃｕｉｔ  ｆｏｒ  Ｄｅｐｌｅｔｉｏｎ  Ｍｏｄｅ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒｓ”というタイトルの、Ｓｔａｕｄｉｎｇｅｒ等を発明者とする米国特許第５，５０６，５４４号（特許文献２）、及び、２０１１年６月１４日に発行された、“Ａｍｐｌｉｆｉｅｒ  ｗｉｔｈ  ｃｏｍｐｅｎｓａｔｅｄ  ｇａｔｅ  ｂｉａｓ”というタイトルの、Ｂｕｓｋｉｎｇ等を発明者とする米国特許第７，９６１，０４９号（特許文献３）に記載されている。それらの２つのＤＣバイアスレギュレータは、プロセス条件変動を補償するが、それらは、コモンソースＦＥＴに特定的であって、この単一のＦＥＴを流れる一定ドレイン電流を維持するために使用されるものであり、一対のＦＥＴを有するカスコード増幅器には適用可能でない。
【０００７】
これまた技術的に知られているように、時々、集積回路に使用される複数の抵抗が、該回路が適正に動作するために、それらの抵抗値において正確な所定の関係を持つことが必要とされる。やはり技術的に知られているように、回路の適正動作のために抵抗値に所定の差を必要とする抵抗を製造することと比較して、等しい抵抗値の抵抗を製造する方が容易である。
【０００８】
これまた技術的に知られているように、所謂ミルマン“受動アベレージャ”にて一対の入力電圧を結合するために使用されるものである図１に示す１つの回路が、Ｐｒｏｃｅｅｄｉｎｇｓ  ｏｆ  ＩＲＥ、１９４０年９月、第４１３−４７１頁に掲載されたＪａｃｏｂ  Ｍｉｌｌｍａｎによる“Ａ  Ｕｓｅｆｕｌ  Ｎｅｔｗｏｒｋ  Ｔｈｅｏｒｅｍ”というタイトルの論文に記載されている。そこに記載されているように、特定のケースにおいて、出力電圧Ｖｏｕｔは、一対の入力電圧Ｖｘ及びＶｙから：
【０００９】
【数１】
0006728335.tif 000002
として生成され、そして、Ｒｘ＝Ｒｙである特定のケースでは：
【００１０】
【数２】
0006728335.tif 000003
である。
【００１１】
これまた技術的に知られているように、多段（マルチステージ）増幅器は、その中のステージの１つとしてカスコード増幅器を含むことができる。故に、ステージ間の適切なアイソレーションとともに、カスコード段の適切なＤＣバイアスが必要とされる。従って、この場合もやはり、カスコード増幅器用のＤＣバイアスレギュレータは、コモンソーストランジスタ及びコモンゲートトランジスタ（コモンエミッタトランジスタ及びコモンベーストランジスタ）のドレイン−ソース電圧が、設計によって等しく、且つ、製造プロセス、温度及び外部ＤＣバイアス電圧における変動の存在下でも等しいままである状態を強制することができるべきである。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】米国特許第５０３２７９９号明細書
【特許文献２】米国特許第５５０６５４４号明細書
【特許文献３】米国特許第７９６１０４９号明細書
【発明の概要】
【００１３】
本開示によれば、カスコード増幅器構成にて配置された一対のトランジスタ、及びアイソレーション回路を有する第１の増幅器段と、第１の増幅器段の出力に結合された第２の増幅器段とを有する多段増幅器が提供される。カスコード増幅器構成は、カスコード増幅器構成にて配置された一対のトランジスタと、基準トランジスタを有するバイアスレギュレータとを含む。ＤＣバイアスレギュレータは、基準トランジスタを流れる基準電流を生成するとともに、カスコード増幅器構成をした一対のトランジスタの各トランジスタの制御電極のためのＤＣバイアス電圧を、基準トランジスタを流れる基準電流の関数として生成する。
【００１４】
本発明者が認識したことには、米国特許第５，５０６，５４４号（上記特許文献２）及び米国特許第７，９６１，０４９号（上記特許文献３）は、単一のコモンソースＦＥＴ増幅器のゲート電極用のＤＣバイアス回路を記載しているが、本出願人が考え出したものは、カスコード増幅器及びコモンソース増幅器のゲート電極用に２つのＤＣバイアス電圧（一方は、カスコード増幅器のコモンソースＦＥＴ及び第２段のコモンソースＦＥＴのゲート電極用であり、他方は、カスコード増幅器のコモンゲートＦＥＴのゲート電極用である）を、以下のようにして生成する回路、すなわち：
ａ）  ２つのトランジスタのドレイン−ソース接合を流れ抜けるＤＣ電流が、これらのトランジスタのピンチオフ電圧の変動の影響を受けにくく、それにより、双方の電圧（一方は、カスコード増幅器のコモンソースＦＥＴのゲート電極に関するものであり、他方は、カスコード増幅器のコモンゲートＦＥＴのゲート電極に関するものである）がピンチオフ電圧を追跡する；
ｂ）  ２つのカスコード増幅器トランジスタのドレイン−ソース接合同士の間での外部ＤＣバイアス電圧の、必要な制御された分圧が、公称条件において、並びに、トランジスタのピンチオフ電圧における変動及び／又は外部電圧源Ｖｄｄにおける変動の存在下において、強制される；
ようにして生成する回路である。
【００１５】
このような構成を用いることで、アクティブな、プロセス・温度不変のＤＣバイアスが、カスコード構成にある双方のトランジスタに提供される。より具体的には、バイアスレギュレータは、製造プロセス、温度、及び外部ＤＣ電源における変動に対する多段増幅器の性能感度を低下させるとともに、公称動作条件において、並びに、動作条件における変動の存在下において、カスコード段のコモンゲートトランジスタのドレイン−ソース接合とコモンソーストランジスタのドレイン−ソース接合との間での、ＤＣバイアス電圧の所定の分圧を強制する。
【００１６】
一実施形態において、カスコード増幅器構成にて配置された一対のトランジスタ、及びアイソレーション回路を有する第１の増幅器段と、第１の増幅器段の出力に結合された第２の増幅器段とを有する増幅器が提供される。第１の増幅器段及び第２の増幅器段に電圧源が結合され、アイソレーション回路が、カスコード増幅器構成にて配置された一対のトランジスタ間に結合され、電圧源が、アイソレーション回路及びカスコード増幅器構成をした一対のトランジスタを直列に流れる電流を生成する。ＤＣバイアスレギュレータが設けられ、当該ＤＣバイアスレギュレータは、ＤＣバイアス回路であり、当該ＤＣバイアス回路は、当該ＤＣバイアス回路によって生成される基準電流に関係付けられた電圧を生成し、該電圧が、一対のトランジスタのうちの第１のトランジスタの制御電極に結合される、ＤＣバイアス回路と、ＤＣバイアス回路によって生成された電圧、及びアイソレーション回路によって生成された電圧、にそれぞれ結合される一対の入力を持つコンバイナであり、ＤＣバイアス回路によって生成された電圧とアイソレーション回路によって生成された電圧との組み合わせに関係付けられたＤＣバイアス電圧を、一対のトランジスタのうちの第２のトランジスタの制御電極に生成する、コンバイナとを有する。ＤＣバイアスレギュレータと、
を有する増幅器。
【００１７】
一実施形態において、カスコード増幅器構成をした一対のトランジスタ間に抵抗が接続される。
【００１８】
一実施形態において、ＤＣバイアスレギュレータは基準トランジスタを有する。ＤＣバイアスレギュレータは、基準トランジスタを流れる基準電流を生成する。ＤＣバイアスレギュレータは、カスコード増幅器構成をした一対のトランジスタの各々のために、基準トランジスタ中に生成される基準電流の関数として、ＤＣバイアス電圧を生成する。
【００１９】
一実施形態において、アイソレーション回路は、共通のジャンクションに接続された一対の直列接続された抵抗を有し、コンバイナは、各抵抗がコンバイナの一対の入力のうちの対応する１つに接続された一対の抵抗を含み、コンバイナの出力が、一対のトランジスタのうちの第２のトランジスタの制御電極に結合され、一対の入力のうちの一方が上記ジャンクションに接続される。
【００２０】
一実施形態において、コンバイナは、ＤＣバイアス回路によって生成された電圧とアイソレーション回路によって生成された電圧との和の関数として、ＤＣバイアス電圧を生成する。
【００２１】
一実施形態において、コンバイナは、ＤＣバイアス回路によって生成された電圧とアイソレーション回路によって生成された電圧との平均の関数として、ＤＣバイアス電圧を生成する。
【００２２】
一実施形態において、基準トランジスタを流れる電流は、基準トランジスタの飽和電流であり、電圧源からカスコード増幅器構成をした一対のトランジスタへの電流は、カスコード増幅器構成をした一対のトランジスタの双方の飽和電流である。
【００２３】
一実施形態において、一対のトランジスタのうちの第１のトランジスタの制御電極は、カスコード増幅器構成をした一対のトランジスタのうちの第１のトランジスタの第１電極と第２電極との間のキャリアの流れを制御し、カスコード増幅器構成をした一対のトランジスタのうちの第２のトランジスタの制御電極は、カスコード増幅器構成をした一対のトランジスタのうちの第２のトランジスタの第１電極と第２電極との間のキャリアの流れを制御し、カスコード増幅器構成をした一対のトランジスタのうちの第１のトランジスタとカスコード増幅器構成をした一対のトランジスタのうちの第２のトランジスタとの制御電極に生成されるＤＣバイアス電圧は、カスコード増幅器構成をした一対のトランジスタのうちの第１のトランジスタの第１電極と第２電極との間に、カスコード増幅器構成をした一対のトランジスタのうちの第２のトランジスタの第１電極と第２電極との間の電圧に等しい電圧を生成する。
【００２４】
一実施形態において、コンバイナの一対の抵抗の抵抗値は、アイソレーション回路の一対の抵抗の抵抗値と、カスコード増幅器構成をした一対のトランジスタ間の抵抗の抵抗値との関数である。
【００２５】
一実施形態において、コンバイナはミルマン受動コンバイナである。
【００２６】
一実施形態において、第２の増幅器段は、第１電極と第２電極との間のキャリアの流れを制御するための制御電極を有した第２段トランジスタを含み、第２段トランジスタの制御電極が、第１の増幅器段の出力に結合され、第２段トランジスタの第１電極が電圧源に接続され、第２電極が基準電位に接続される。
【００２７】
本開示の１つ以上の実施形態の細部が、添付の図面及び以下の記載にて説明される。本開示のその他の特徴、目的及び利点が、これらの記載及び図面並びに請求項から明らかになる。
【図面の簡単な説明】
【００２８】
【図１】従来技術に従った、２つの入力を有するミルマン“受動アベレージャ”の回路図である。
【図２】従来技術に従った、バイアスレギュレータを備えたコモンソースＦＥＴ増幅器の回路図である。
【図３】本開示に従ったカスコード増幅器の回路図である。
【図４Ａ】図４Ａ及び４Ｂは、ＧａＡｓ  ＦＥＴの回路モデルを用いてトランジスタを表現しての、図３のカスコード増幅器のコンピュータシミュレーション結果であり、図４Ａは、（Ａ）ＤＣバイアスレギュレータを有しないカスコード増幅器、（Ｂ）コモンソースＦＥＴのみのゲート電極のＤＣバイアスを制御するレギュレータを有するカスコード増幅器、（Ｃ）本開示に従ったカスコード増幅器について、ピンチオフ電圧における変化の関数として、ＤＣドレイン電流ＩＣＡＳＣＯＤＥにおける百分率変化を示している。
【図４Ｂ】図４Ａ及び４Ｂは、ＧａＡｓ  ＦＥＴの回路モデルを用いてトランジスタを表現しての、図３のカスコード増幅器のコンピュータシミュレーション結果であり、図４Ｂは、（Ａ）ＤＣバイアスレギュレータを有しないカスコード増幅器、（Ｂ）コモンソースＦＥＴのみのゲート電極のＤＣバイアスを制御するレギュレータを有するカスコード増幅器、（Ｃ）本開示に従ったカスコード増幅器について、ピンチオフ電圧における変化の関数として、Ｖｄｓ＿ｃｇ／Ｖｄｓ＿ｃｓ比を示している。
【図５】本開示に従った、一対のカスコード構成のトランジスタの間に安定化抵抗を結合させたカスコード増幅器の回路図である。
【図６】本開示に従った、第１のカスコード増幅器段が第２のコモンソース増幅器段に給電する二段カスケード式増幅器の回路図である。
【図７Ａ】２つの入力と可変抵抗Ｒｘ及びＲｙとを有するミルマン“受動アベレージャ”の回路図である。
【図７Ｂ】２つの入力を有するとともに、トランジスタＱｘ及びＱｙとして実装された電圧可変抵抗を有するミルマン“受動アベレージャ”の回路図である。  様々な図中の似通った参照符号は同様の要素を指し示している。
【発明を実施するための形態】
【００２９】
次に、図３を参照するに、図示のようにカスコード増幅器１２として構成された、等しい総ゲート幅Ｗｇ＿ｃｓ＝Ｗｇ＿ｃｇの、ここではＦＥＴである一対のトランジスタＣＳ  ＦＥＴ及びＣＧ  ＦＥＴと、ＤＣバイアスレギュレータ１４とを有する増幅器１０が示されている。カスコード増幅器１０の一対のトランジスタＣＳ  ＦＥＴ及びＣＧ  ＦＥＴは、図示のように、第１の電圧源Ｖｄｄとグランド電位との間に直列に接続されている。入力ＲＦ信号が、増幅器１０による増幅のために、図示のように、ＣＳ  ＦＥＴのゲートに供給され、指し示されるように、ＣＧ＿ＦＥＴのドレインに出力ＲＦ信号が生成される。
【００３０】
ＣＧ  ＦＥＴのソース（Ｓ）電極とドレイン（Ｄ）電極との間の電圧Ｖｄｓ＿ｃｇが、ＣＳ  ＦＥＴのソース（Ｓ）電極とドレイン（Ｄ）電極との間の電圧Ｖｄｓ＿ｃｓと等しくなるためには、（Ｖｄｄ＝Ｖｄ＿ｃｇ、すなわち、ＶｄｄとＶｄ＿ｃｇを分離するＲＦチョークＬ１がゼロのＤＣ抵抗を持つと仮定して、）Ｖｄ＿ｃｓがＶｄｄ／２に等しい必要がある。なお、この一般的に使用される表記において、（Ａ）Ｖｓ＿ｃｓ＝０であるので、Ｖｄｓ＿ｃｓ＝Ｖｄ＿ｃｓ−Ｖｓ＿ｃｓ  ＝Ｖｄ＿ｃｓであり、且つ（Ｂ）Ｖｄｓ＿ｃｇ＝Ｖｄ＿ｃｇ−Ｖｓ＿ｃｇ＝Ｖｄｄ−Ｖｄ＿ｃｓである。
【００３１】
Ｖｄｓ＿ｃｓがＶｄｓ＿ｃｇと等しくなるためには、Ｖｇｓ＿ｃｇがＶｇｓ＿ｃｓと等しい必要がある。何故なら、それらは、同じ電流ＩＣＡＳＣＯＤＥを共有し、且つそれらのサイズが等しいＷｇ＿ｃｓ＝Ｗｇ＿ｃｇであるためである。なお、ＣＧ  ＦＥＴ及びＣＳ  ＦＥＴの双方が飽和電流ＩＣＡＳＣＯＤＥで動作するとともに、カスコード構成は電流共有構成である。故に、Ｖｇｓ＿ｃｇ＝Ｖｇ＿ｃｇ−Ｖｓ＿ｃｇ＝Ｖｇ＿ｃｇ−Ｖｄ＿ｃｓ＝Ｖｇ＿ｃｇ−Ｖｄｄ／２、又は、Ｖｇ＿ｃｇ＝Ｖｄｄ／２＋Ｖｇｓ＿ｃｇである。Ｖｇｓ＿ｃｇをＶｇｓ＿ｃｓに等しくしたいので、Ｖｇ＿ｃｇ＝Ｖｄｄ／２＋Ｖｇｓ＿ｃｓにしたい。従って、Ｖｄｓ＿ｃｓ＝Ｖｄｓ＿ｃｇであるためには、Ｖｇ＿ｃｇが［Ｖｄｄ＋２Ｖｇｓ＿ｃｓ］／２に等しくなければならない。
【００３２】
なお、Ｑｒｅｆ、ＣＳ  ＦＥＴ及びＣＧ  ＦＥＴは全て、同一の集積回路上で近接して形成され、それ故に、半導体材料特性及び環境条件の双方がこれら３つのトランジスタに対して同じである。従って、基準トランジスタＱＲＥＦは、基準トランジスタＱＲＥＦのソース電極Ｓ及びドレイン電極Ｄを流れ且つ直列接続された抵抗Ｒ１ａ及びＲ１ｂを流れる基準電流ＩＲＥＦ（ここでは、例えば、飽和電流）を生成する。ＤＣバイアスレギュレータ１４は、基準トランジスタＱＲＥＦ及び直列接続された抵抗器Ｒ１ａ及びＲ１ｂを流れる基準電流ＩＲＥＦの関数として、ＣＳ  ＦＥＴ及びＣＧ  ＦＥＴのゲート電極に対して、それぞれ、バイアス電圧Ｖｇ＿ｃｓ及びＶｇ＿ｃｇを生成する。
【００３３】
より具体的には、ＤＣバイアスレギュレータ１４は、バイアス回路１６と、ここでは図１のミルマン平均化回路である電圧コンバイナ回路１８とを含んでいる。バイアス回路１６は、図示のように、直列接続された抵抗Ｒ１ａ及びＲ１ｂを有する分圧器１７を介して電圧Ｖｓｓとグランドとの間に直列に接続された、電流源１５として接続された基準トランジスタＱＲＥＦを含んでいる。バイアス回路１６の分圧器１７は、基準電流ＩＲＥＦと抵抗Ｒ１ａ及びＲ２ｂの和とに関係付けられた第１の出力電圧Ｖ１ｂ（すなわち、Ｖ１ｂ＝ＩＲＥＦ（Ｒ１ａ＋Ｒ１ｂ））と、第２の電圧Ｖｇ＿ｃｓ＝ＩＲＥＦＲ１ａ／（Ｒ１ａ＋Ｒ１ｂ）とを生成する。故に、Ｖｇ＿ｃｓは、出力電圧Ｖ１ｂの所定の割合Ｒ１ａ／（Ｒ１ａ＋Ｒ１ｂ）であり、この第２の電圧Ｖｇ＿ｃｓが、一対のトランジスタのうちの、ここではＣＳ  ＦＥＴである第１のトランジスタのゲート電極Ｇに結合されている。
【００３４】
コンバイナ回路１８は、分圧器１７によって生成された第１の出力電圧Ｖｇ＿ｃｓ及び第１の電圧源Ｖｄｄにそれぞれ結合された一対の入力２０、２２を有し、第１の出力電圧Ｖｇ＿ｃｓ及び第１の電圧源Ｖｄｄの組み合わせに関係付けられたＤＣバイアス電圧Ｖｇ＿ｃｇを、ここでは第２のトランジスタＣＧ  ＦＥＴのゲート電極Ｇである制御電極に生成する。より具体的には、ここではＶｇ＿ｃｓ＝Ｖ１ｂ／２であるようにＲ１ａ＝Ｒ１ｂであり、それ故に、コンバイナ１８のＲｘとＲｙとが等しく且つＲ１ａよりも遥かに大きいとして、コンバイナ回路１８は、電圧Ｖ１ｂと第１電圧源Ｖｄｄとの和の関数（ここでは、［Ｖ１ｂ＋Ｖｄｄ］／２）としてＤＣバイアス電圧Ｖｇ＿ｃｇを生成するようにされる。Ｖ１ｂ＝２Ｖｇ＿ｃｓ、Ｖｇ＿ｃｇ＝［２Ｖｇ＿ｃｓ＋Ｖｄｄ］／２であり、故に上述のように、ＣＧ  ＦＥＴのソース電極Ｓとドレイン電極Ｓとの間の電圧Ｖｄｓ＿ｃｇが、ＣＳ  ＦＥＴのソース電極Ｓとドレイン電極Ｄとの間の電圧Ｖｄｓ＿ｃｓに等しくなる。なお、この構成では、Ｖｇ＿ｃｇは、ＩＣＡＳＣＯＤＥに直接的には依存せず、Ｖｇ＿ｃｓを介してのみ依存する。なお、また、Ｖｇ＿ｃｇはＶｇ＿ｃｓをトレースし、すなわち、ＣＳ、ＣＧ及びＱｒｅｆのＦＥＴのピンチオフ電圧が製造及び／又は温度によって変化する場合、ＩＣＡＳＣＯＤＥを一定に保ってＶｄｓ＿ｃｓ＝Ｖｄｓ＿ｃｇとするように、Ｖｇ＿ｃｓ及びＶｇ＿ｃｇがともに、バイアスレギュレータ構成によって自動的に調節される。
【００３５】
なお、最後に、Ｒ１ａ＝Ｒ１ｂである（上述のように、等しい抵抗値の抵抗の製造は非常に正確である）ので、分圧器１７は、コンバイナ１８の入力２０に供給される出力電圧の正確に半分である電圧Ｖｇ＿ｃｓを生成する（すなわち、上述の式から、実際の電圧Ｖｄｄとは無関係に、ＶｄｄがＶｄｓ＿ｃｓとＶｄｓ＿ｃｇとの間に分かれることになる）。故に、Ｖｄｄの実際の電圧とは無関係に、ＣＧ  ＦＥＴのソース電極Ｓとドレイン電極Ｓとの間の電圧Ｖｄｓ＿ｃｇが、ＣＳ  ＦＥＴのソース電極Ｓとドレイン電極Ｄとの間の電圧Ｖｄｓ＿ｃｓに等しくなり、Ｖｄｄの変動に無依存の回路、そして後述するように、ピンチオフ電圧Ｖｐの変動に無依存の回路がもたらされる。
【００３６】
図３を参照するに、上述のミルマンの定理によれば：
【００３７】
【数３】
0006728335.tif 000004
である。
【００３８】
Ｒｙ＝Ｒｘを選択し、且つＬ２がゼロＤＣ抵抗を持つと仮定すると：
【００３９】
【数４】
0006728335.tif 000005
である。
【００４０】
（Ｌ１がゼロＤＣ抵抗を持つと仮定して、）以下：
【００４１】
【数５】
0006728335.tif 000006
を確実にする必要がある。
これが真であるためには、（Ｌ３がゼロＤＣ抵抗を持ち、Ｒｈでの電圧降下が無視でき、ＣＳ  ＦＥＴとＣＧ  ＦＥＴとが同じ総ゲート幅Ｗｇ＿ｃｓ＝Ｗｇ＿ｃｇを持つと仮定して、）以下：
【００４２】
【数６】
0006728335.tif 000007
を強制しなければならない。
【００４３】
Ｒ１ａ＝Ｒ１ｂである場合（Ｒｘ≫Ｒ１ａであると仮定して）、Ｖ１ｂ＝２Ｖｇ＿ｃｓであることを確実にすることにより、式（２）及び（５）から、式（３）の等分圧Ｖｄｓ＿ｃｇ＝Ｖｄｓ＿ｃｓが強制される。
【００４４】
故に、要約すると、図１を参照して：
ＣＳ  ＦＥＴのソース−ドレイン電圧（Ｖｄｓ＿ｃｓ）がＣＧ  ＦＥＴのソース−ドレイン電圧（Ｖｄｓ＿ｃｇ）に等しくなるためには：
−  Ｖｇ＿ｃｇが（Ｖｄｄ＋２Ｖｇ＿ｃｓ）／２に等しくあるべきである；
−  ミルマン“受動アベレージャ”１８の第１の入力２０における電圧Ｖ１ｂが２Ｖｇ＿ｃｓに等しいように、Ｒ１ａ＝Ｒ１ｂである；
−  Ｒｘ＝Ｒｙ≫Ｒ１ａであり、それ故に：
・ミルマン“受動アベレージャ”の出力２１における電圧Ｖｇ＿ｃｇが、ミルマン“受動アベレージャ”入力２０及び２２における電圧の平均に等しく、故に、Ｖｇ＿ｃｇ＝（Ｖｄｄ＋２Ｖｇ＿ｃｓ）／２の条件を満足して、Ｖｄｓ＿ｃｓ＝Ｖｄｓ＿ｃｇを強制する；
・ミルマン“受動アベレージャ”の抵抗Ｒｘを流れる電流が、基準トランジスタＱｒｅｆを流れる基準電流Ｉｒｅｆよりも遥かに小さい。
【００４５】
回路１０を完成させるに、ＲＦ入力信号が、従来からのＤＣ阻止キャパシタＣ５を介してＣＳ  ＦＥＴのゲート電極Ｇに供給され、ＣＧ  ＦＥＴのドレインが、ＤＣ阻止キャパシタＣ２を介してＲＦ出力に結合される。Ｃ１、Ｃ３及びＣ４は、ＲＦ阻止インダクタＬ１−Ｌ３とともに、バイアスレギュレータ及びＶｄｄと、トランジスタＣＳ＿ＦＥＴ及びＣＧ＿ＦＥＴと、の間のＤＣ接続を可能にしながらＲＦ接続を防止するバイパスキャパシタである。抵抗Ｒｈは、バイアスレギュレータとＣＳ  ＦＥＴのゲート電極Ｇとの間の追加の低周波（Ｌ３及びＣ４はもはやＡＣ信号を阻止するのに有効ではない）アイソレーションを提供する。
【００４６】
次に、図４Ａ及び４Ｂを参照するに、図４Ａ及び４Ｂは、図３のカスコード増幅器のコンピュータシミュレーション結果を示しており、図４Ａは、（Ａ）ＤＣバイアスレギュレータを有しないカスコード増幅器、（Ｂ）コモンソースＦＥＴのみのゲート電極のＤＣバイアスを制御するレギュレータを有するカスコード増幅器、（Ｃ）本開示に従ったカスコード増幅器について、ピンチオフ電圧における変化の関数として、ＤＣドレイン電流ＩＣＡＳＣＯＤＥにおける百分率変化を示しており、そして、図４Ｂは、（Ａ）ＤＣバイアスレギュレータを有しないカスコード増幅器、（Ｂ）コモンソースＦＥＴのみのゲート電極のＤＣバイアスを制御するレギュレータを有するカスコード増幅器、（Ｃ）本開示に従ったカスコード増幅器について、ピンチオフ電圧における変化の関数として、Ｖｄｓ＿ｃｇ／Ｖｄｓ＿ｃｓ比を示している。これらのカーブが示すことには、カスコードＤＣバイアスレギュレータは、要求される機能：
１．  ピンチオフ電圧Ｖｐ変動に対する低下された感度；
２．  ＣＳ  ＦＥＴのドレイン−ソース電圧と、ＣＧ  ＦＥＴのドレイン−ソース電圧との強制された等しさ；
を実際に示している。
【００４７】
次に、図５を参照するに、カスコード増幅器１０’が示されている。ここでは、図示のように、ＣＧ  ＦＥＴのソースとＣＳ  ＦＥＴのドレインとの間に安定化抵抗Ｒｎが接続されている。抵抗Ｒｎの機能は、回路の利得を犠牲にして、回路の安定性を向上させることである。この場合、抵抗器Ｒｎを含めたことにより、Ｖｄｓ＿ｃｓ＝Ｖｄｓ＿ｃｇを保証するためには、抵抗Ｒｘ及びＲｙの抵抗値が、式（１６）に示されて導出される比を満足する必要がある。
【００４８】
図５を参照するに、ミルマンの定理によれば（Ｌ２はゼロＤＣ抵抗を有すると仮定して）、
【００４９】
【数７】
0006728335.tif 000008
であり、Ｒｙ＝ａＲｘ、且つＲｘ≫Ｒ１である場合、
【００５０】
【数８】
0006728335.tif 000009
である。
【００５１】
以下：
【００５２】
【数９】
0006728335.tif 000010
を保証する必要がある。
【００５３】
これが真であるためには、（Ｖｇ＿ｃｓ１＝Ｖｂｃであると仮定し、換言して、Ｌ３がゼロＤＣ抵抗を持ち且つＲｈでの電圧降下が無視できると仮定し、また、ＣＳ  ＦＥＴ及びＣＧ  ＦＥＴに同じ総ゲート幅Ｗｇ＿ｃｓ＝Ｗｇ＿ｃｇを持たせて）、以下：
【００５４】
【数１０】
0006728335.tif 000011
が強制されなければならない。
【００５５】
ここでは、Ｒｋ、Ｒ１、Ｒｎ、Ｖｄｄ、及びＩｃａｓｃｏｄｅに関してＶｓ＿ｃｇを表す必要があり（Ｌ１はゼロＤＣ抵抗を持つと仮定して）、
【００５６】
【数１１】
0006728335.tif 000012
であり、Ｖｄｓ＿ｃｇ＝Ｖｄ＿ｃｓであるので、
【００５７】
【数１２】
0006728335.tif 000013
である。（９）及び（１３）から、
【００５８】
【数１３】
0006728335.tif 000014
であり、（７）と（１４）とを組み合わせて、
【００５９】
【数１４】
0006728335.tif 000015
である。（１５）を用いて、Ｖｄｓ＿ｃｓ＝Ｖｄｓ＿ｃｇを強制する比ａ＝Ｒｙ／Ｒｘを：
【００６０】
【数１５】
0006728335.tif 000016
として導出することができる。
【００６１】
次に、図６を参照するに、第１のカスコード増幅器段（ステージ）１２’が第２のコモンソース増幅器段１３’に給電する二段カスケード式増幅器１０”が示されている。また、留意されたいことには、ここでは、２つの増幅器１２’及び１３’のカスケード接続のため、図示のように、入力整合回路（マッチングネットワーク）３０、ステージ間整合回路３２、及び出力整合回路３４が含められている。ここでは、増幅器１０’の安定性を向上させるために、カスコード増幅器１２’はまた、図示のように、ＣＧ  ＦＥＴ１のソースとＣＳ  ＦＥＴ２のドレインとの間に直列に接続された抵抗Ｒｎを含んでいる。また、カスコード増幅器段１２’とコモンソース増幅器段１３’との間の低周波（すなわち、ＲＦ入力信号の周波数よりも遥かに低い周波数）アイソレーションを向上させるために、図示のように、ＶｄｄとＣＧ  ＦＥＴ１のドレインとの間に直列に接続された、ここでは抵抗Ｒｋ及びＲＬであるアイソレーション回路３６も含められており、ステージ間整合回路３２によって、カスコード増幅器段１２とコモンソース増幅器段１３’との間のインピーダンス整合が提供される。なお、バイパスキャパシタＣ１、Ｃ３、Ｃ４、Ｃ６及びＣ７、並びにＲＦチョークＬ２、Ｌ６及びＬ７も、図示のように配置されて含められている。
【００６２】
これまた留意されたいことには、バイアス回路１６’は、電流源１５に直列に接続された唯一の抵抗Ｒ１を含んでいる。ここでは、電流源は、示されるように、基準電流ＩＲＥＦを生成する。基準電流ＩＲＥＦがＲ１を通り抜けて、示されるように、ＤＣバイアス回路１６’からの出力電圧Ｖｂｃを生成する。出力電圧Ｖｂｃは、図示のように、以下に供給される：
（Ａ）ここではバイアスレギュレータ１４とトランジスタＣＳ  ＦＥＴ１との間の低周波アイソレーションを高めるために使用されているＲＦチョークＬ３及び抵抗Ｒｈを介して、ＤＣバイアス電圧Ｖｇ＿ｃｓ１を提供するよう、ＣＳ  ＦＥＴ１のゲート；
（Ｂ）低周波アイソレーション用の抵抗Ｒｅ及びＲＦチョークＬ７を介して、ＤＣバイアス電圧Ｖｇ＿ｃｓ２を提供するよう、コモンソース段１３’のＣＳ  ＦＥＴ２のゲート；及び
（Ｃ）電圧コンバイナ回路１８の入力２０。
【００６３】
コンバイナの第２の入力２２は、図示のように、抵抗ＲｋとＲＬとの間のジャンクションにおける電圧が供給される。故に、入力２２における電圧は、後述するように、電圧Ｖｄｄの一部である。
【００６４】
コンバイナ１８内の抵抗に関する値Ｒｘ及びＲｙは、選択されたＲｋ、ＲＬ、及びＲｎ値に基づいて、カスコード増幅器１２’内のＣＳ  ＦＥＴ及びＣＧ  ＦＥＴに対して等しいドレイン−ソース電圧を強制するように、より具体的には、ＣＳ  ＦＥＴ１のＶｄｓ＿ｃｓ（Ｖｄｓ＿ＣＳ  ＦＥＴ１）がＣＧ  ＦＥＴ１のＶｄｓ＿ｃｇ（Ｖｄｓ＿ＣＧ  ＦＥＴ１）に等しくなることを強制するように計算される。より具体的には、Ｖｄｓ＿ＣＳ  ＦＥＴ１＝Ｖｄｓ＿ＣＧ  ＦＥＴ１を保証するためには、以下に示されて導出される関係（２７）が満足されなければならない。
【００６５】
図６を参照するに、ミルマンの定理によれば（Ｌ２はゼロＤＣ抵抗を有すると仮定して）、
【００６６】
【数１６】
0006728335.tif 000017
であり、Ｒｙ＝ａＲｘ、且つＲｘ≫Ｒ１である場合、
【００６７】
【数１７】
0006728335.tif 000018
である。
【００６８】
以下：
【００６９】
【数１８】
0006728335.tif 000019
を保証する必要がある。
【００７０】
これが真であるためには、（Ｖｇ＿ｃｓ１＝Ｖｂｃであると仮定し、換言して、Ｌ３がゼロＤＣ抵抗を持ち且つＲｈでの電圧降下が無視できると仮定し、また、ＣＳ  ＦＥＴ及びＣＧ  ＦＥＴに同じ総ゲート幅Ｗｇ＿ｃｓ＝Ｗｇ＿ｃｇを持たせて）、以下：
【００７１】
【数１９】
0006728335.tif 000020
が強制されなければならない。
【００７２】
ここでは、Ｒｋ、Ｒ１、Ｒｎ、Ｖｄｄ、及びＩｃａｓｃｏｄｅに関してＶｇ＿ｃｇ１を表す必要があり、Ｌ１はゼロＤＣ抵抗を持つと仮定して、
【００７３】
【数２０】
0006728335.tif 000021
であり、Ｖｄｓ＿ｃｇ１＝Ｖｄ＿ｃｓ１であるので、
【００７４】
【数２１】
0006728335.tif 000022
である。（２０）及び（２４）から、
【００７５】
【数２２】
0006728335.tif 000023
であり、（１８）と（２５）とを組み合わせて、
【００７６】
【数２３】
0006728335.tif 000024
である。（２６）を用いて、Ｖｄｓ＿ｃｓ１＝Ｖｄｓ＿ｃｇ１を強制する比ａ＝Ｒｙ／Ｒｘを：
【００７７】
【数２４】
0006728335.tif 000025
として導出することができる。
【００７８】
これに代わる例では、Ｒｙ及びＲｘは、Ｖｄｓ＿ＣＳ１とＶｄｓ＿ＣＧ１との間の任意の関係を得るように設定されることができる。
【００７９】
Ｒｋ及びＲＬは典型的に、これらに付随する電圧降下を小さくするように、小さい抵抗値に設定される。同時に、それらの非ゼロの抵抗は、電気的な相互接続及びリアクティブ回路成分Ｌ１、Ｌ６、Ｃ１及びＣ６に関連する潜在的な共鳴の品質係数を低下させるのに役立つ。ひいては、より低い共鳴品質係数が回路の安定性を向上させる。
【００８０】
本開示の多数の実施形態を説明してきた。そうとはいえ、理解されるように、本開示の精神及び範囲を逸脱することなく、様々な変更が為され得る。例えば、上述のように、トランジスタはＢＪＴであってもよい。また、抵抗Ｒｘ及びＲｙ、並びにＲ１ａ及びＲ１ｂは、１以外の、Ｖｄｓ＿ｃｇに対するＶｄｓ＿ｃｓの比を生み出すように選択されてもよい。なお、Ｒ１ａ及びＲ１ｂが一定に保たれる場合、Ｒｘ及びＲｙを変えることで、Ｖｄｄとグランドとの間のカスコードを流れる電流を変えることなく、異なるＶｄｓ＿ｃｓ／Ｖｄｓ＿ｃｇ比を生み出すことができる。また、抵抗Ｒｘ及びＲｙは、Ｖｄｓ＿ｃｓ／Ｖｄｓ＿ｃｇ比を動的に変化させるために、図７Ａに示す可変抵抗として実装されてもよい。また、抵抗Ｒｘ及びＲｙは、図７Ｂに示す電界効果トランジスタ（ＦＥＴ）Ｑｘ及びＱｙの形態をした電圧可変抵抗として実装されてもよく、この場合、これらのＦＥＴの制御（ゲート）回路に与えられる２つの外部電圧Ｖｘ及びＶｙが、それぞれ、ＦＥＴであるＱｘ及びＱｙのドレイン−ソース抵抗を設定する。故に、言及しておくべきことには、上述のように基準電流を生成するために１つのＤＣバイアス回路１６を使用してきたが、他のバイアス回路が使用されてもよい。
【００８１】
もはや理解されるはずのことには、本開示に従った多段増幅器は、第１の増幅器段であり、カスコード増幅器構成にて配置された一対のトランジスタ、及びアイソレーション回路、を有する第１の増幅器段と、上記第１の増幅器段の出力に結合された第２の増幅器段とを含み、上記カスコード増幅器構成は、カスコード増幅器構成にて配置された一対のトランジスタと、基準トランジスタを有するバイアスレギュレータであり、当該バイアスレギュレータは、上記基準トランジスタを流れる基準電流を生成するとともに、上記カスコード増幅器構成をした上記一対のトランジスタの各トランジスタの制御電極のためのＤＣバイアス電圧を、上記基準トランジスタを流れる上記基準電流の関数として生成する、バイアスレギュレータとを含む。
【００８２】
もはや理解されるはずのことには、本開示に従った増幅器は、第１の増幅器段であり、カスコード増幅器構成にて配置された一対のトランジスタ、及びアイソレーション回路、を有する第１の増幅器段と、上記第１の増幅器段の出力に結合された第２の増幅器段と、上記第１の増幅器段及び上記第２の増幅器段に結合された電圧源であり、上記アイソレーション回路が、カスコード増幅器構成にて配置された上記一対のトランジスタ間に結合され、当該電圧源が、上記アイソレーション回路及び上記カスコード増幅器構成をした上記一対のトランジスタを直列に流れる電流を生成する、電圧源と、ＤＣバイアスレギュレータであり、ＤＣバイアス回路であり、当該ＤＣバイアス回路は、当該ＤＣバイアス回路によって生成される基準電流に関係付けられた電圧を生成し、該電圧が、上記一対のトランジスタのうちの第１のトランジスタの制御電極に結合される、ＤＣバイアス回路と、上記ＤＣバイアス回路によって生成された上記電圧、及び上記アイソレーション回路によって生成された電圧、にそれぞれ結合される一対の入力を持つコンバイナであり、上記ＤＣバイアス回路によって生成された上記電圧と上記アイソレーション回路によって生成された上記電圧との組み合わせに関係付けられたＤＣバイアス電圧を、上記一対のトランジスタのうちの第２のトランジスタの制御電極に生成する、コンバイナと、を有するＤＣバイアスレギュレータと、を含む。この増幅器は、以下の特徴のうちの１つ以上を、独立に、又は他の特徴と組み合わせて含み得る：上記カスコード増幅器構成をした上記一対のトランジスタ間に接続された抵抗、を含む；上記ＤＣバイアスレギュレータは、基準トランジスタを有し、上記ＤＣバイアスレギュレータは、上記基準トランジスタを流れる上記基準電流を生成し、且つ上記ＤＣバイアスレギュレータは、上記カスコード増幅器構成をした上記一対のトランジスタの各々のために、上記基準トランジスタ中に生成される上記基準電流の関数として、上記ＤＣバイアス電圧を生成する；上記アイソレーション回路は、共通のジャンクションに接続された一対の直列接続された抵抗を有し、上記コンバイナは、各抵抗が上記コンバイナの上記一対の入力のうちの対応する１つに接続された一対の抵抗を含み、上記コンバイナの出力が、上記一対のトランジスタのうちの上記第２のトランジスタの上記制御電極に結合され、上記一対の入力のうちの一方が上記ジャンクションに接続される；上記コンバイナは、上記ＤＣバイアス回路によって生成された上記電圧と上記アイソレーション回路によって生成された上記電圧との和の関数として、上記ＤＣバイアス電圧を生成する；上記コンバイナは、上記ＤＣバイアス回路によって生成された上記電圧と上記アイソレーション回路によって生成された上記電圧との平均の関数として、上記ＤＣバイアス電圧を生成する；上記基準トランジスタを流れる電流は、上記基準トランジスタの飽和電流であり、上記電圧源から上記カスコード増幅器構成をした上記一対のトランジスタへの電流は、上記カスコード増幅器構成をした上記一対のトランジスタの双方の飽和電流である；上記一対のトランジスタのうちの上記第１のトランジスタの上記制御電極は、上記カスコード増幅器構成をした上記一対のトランジスタのうちの上記第１のトランジスタの第１電極と第２電極との間のキャリアの流れを制御し、上記カスコード増幅器構成をした上記一対のトランジスタのうちの上記第２のトランジスタの上記制御電極は、上記カスコード増幅器構成をした上記一対のトランジスタのうちの上記第２のトランジスタの第１電極と第２電極との間のキャリアの流れを制御し、上記カスコード増幅器構成をした上記一対のトランジスタのうちの上記第１のトランジスタと上記カスコード増幅器構成をした上記一対のトランジスタのうちの上記第２のトランジスタとの上記制御電極に生成される上記ＤＣバイアス電圧は、上記カスコード増幅器構成をした上記一対のトランジスタのうちの上記第１のトランジスタの上記第１電極と上記第２電極との間に、上記カスコード増幅器構成をした上記一対のトランジスタのうちの上記第２のトランジスタの上記第１電極と上記第２電極との間の電圧に等しい電圧を生成する；上記コンバイナの上記一対の抵抗の抵抗値は、上記アイソレーション回路の上記一対の抵抗の抵抗値と、上記カスコード増幅器構成をした上記一対のトランジスタ間の上記抵抗の抵抗値との関数である；上記コンバイナはミルマン受動コンバイナである；上記第２の増幅器段は、第１電極と第２電極との間のキャリアの流れを制御するための制御電極を有した第２段トランジスタを含み、上記第２段トランジスタの上記制御電極が、上記第１の増幅器段の上記出力に結合され、上記第２段トランジスタの上記第１電極が上記電圧源に接続され、上記第２電極が基準電位に接続される；上記カスコード増幅器構成をした上記一対のトランジスタのうちの上記第２のトランジスタの上記電極のうちの第１の電極が、上記アイソレーション回路を介して上記電圧源に結合され、上記一対のトランジスタのうちの上記第２のトランジスタの上記電極のうちの第２の電極が、第３の抵抗を介して、上記カスコード増幅器構成をした上記一対のトランジスタのうちの上記第１のトランジスタの上記電極のうちの第１の電極に結合され、上記カスコード増幅器構成をした上記一対のトランジスタのうちの上記第１のトランジスタの上記電極のうちの第２の電極が上記基準電位に結合される；上記第２のトランジスタの上記第１の電極が、上記第２段トランジスタの上記制御電極に結合される；上記ＤＣバイアスレギュレータは、基準トランジスタを有し、上記ＤＣバイアスレギュレータは、上記基準トランジスタを流れる上記基準電流を生成し、且つ上記ＤＣバイアスレギュレータは、上記カスコード増幅器構成をした上記一対のトランジスタの各々のために、上記基準トランジスタ中に生成される上記基準電流の関数として、上記ＤＣバイアス電圧を生成する；上記アイソレーション回路は、共通のジャンクションに接続された一対の直列接続された抵抗を有し、上記コンバイナは、各抵抗が上記コンバイナの上記一対の入力のうちの対応する１つに接続された一対の抵抗を含み、上記コンバイナの出力が、上記一対のトランジスタのうちの上記第２のトランジスタの上記制御電極に結合され、上記一対の入力のうちの一方が上記ジャンクションに接続される；上記コンバイナは、上記ＤＣバイアス回路によって生成された上記電圧と上記アイソレーション回路によって生成された上記電圧との和の関数として、上記ＤＣバイアス電圧を生成する；上記コンバイナは、上記ＤＣバイアス回路によって生成された上記電圧と上記アイソレーション回路によって生成された上記電圧との平均の関数として、上記ＤＣバイアス電圧を生成する；上記基準トランジスタを流れる電流は、上記基準トランジスタの飽和電流であり、上記電圧源から上記カスコード増幅器構成をした上記一対のトランジスタへの電流は、上記カスコード増幅器構成をした上記一対のトランジスタの双方の飽和電流である；上記一対のトランジスタのうちの上記第１のトランジスタの上記制御電極は、上記カスコード増幅器構成をした上記一対のトランジスタのうちの上記第１のトランジスタの第１電極と第２電極との間のキャリアの流れを制御し、上記カスコード増幅器構成をした上記一対のトランジスタのうちの上記第２のトランジスタの上記制御電極は、上記カスコード増幅器構成をした上記一対のトランジスタのうちの上記第２のトランジスタの第１電極と第２電極との間のキャリアの流れを制御し、上記カスコード増幅器構成をした上記一対のトランジスタのうちの上記第１のトランジスタと上記カスコード増幅器構成をした上記一対のトランジスタのうちの上記第２のトランジスタとの上記制御電極に生成される上記ＤＣバイアス電圧は、上記カスコード増幅器構成をした上記一対のトランジスタのうちの上記第１のトランジスタの上記第１電極と上記第２電極との間に、上記カスコード増幅器構成をした上記一対のトランジスタのうちの上記第２のトランジスタの上記第１電極と上記第２電極との間の電圧に等しい電圧を生成する；又は、上記カスコード増幅器構成をした上記一対のトランジスタのうちの上記第２のトランジスタの上記電極のうちの第１の電極が、上記アイソレーション回路を介して上記電圧源に結合され、上記一対のトランジスタのうちの上記第２のトランジスタの上記電極のうちの第２の電極が、第３の抵抗を介して、上記カスコード増幅器構成をした上記一対のトランジスタのうちの上記第１のトランジスタの上記電極のうちの第１の電極に結合され、上記カスコード増幅器構成をした上記一対のトランジスタのうちの上記第１のトランジスタの上記電極のうちの第２の電極が上記基準電位に結合される。
【００８３】
従って、その他の実施形態も以下の請求項の範囲内にある。
【図１】
0006728335.tif 000026
【図２】
0006728335.tif 000027
【図３】
0006728335.tif 000028
【図４Ａ】
0006728335.tif 000029
【図４Ｂ】
0006728335.tif 000030
【図５】
0006728335.tif 000031
【図６】
0006728335.tif 000032
【図７Ａ】
0006728335.tif 000033
【図７Ｂ】
0006728335.tif 000034