(57)【特許請求の範囲】
【請求項１】
半導体基板上に配線構造体が形成されて成る第１ウエハと、第２ウエハとを、前記第１ウエハと前記第２ウエハとが空間を介して対向するように、前記空間を包囲する包囲部材を介して互いに固定する固定工程と、
前記第１ウエハの前記第２ウエハ側の第１面とは反対側の第２面側に前記配線構造体の導電体が露出するように開口を形成し、前記開口を介して前記露出された導電体に接続された電極を形成する形成工程と、を含み、
前記固定工程では、前記第１ウエハは、前記第１面に対する平面視において前記包囲部材と交差し且つ前記包囲部材に取り囲まれた前記空間に重なる溝を前記第１面側に有しており、
前記形成工程では、前記空間が前記溝を介して外気に連通した状態の下で前記電極を形成する
ことを特徴とする電子デバイスの製造方法。
【請求項２】
前記固定工程では、前記平面視において前記包囲部材と前記溝とが交差する位置において、前記包囲部材と前記溝との間に蓋部材が配されている
ことを特徴とする請求項１に記載の電子デバイスの製造方法。
【請求項３】
前記蓋部材は、前記平面視において前記包囲部材と前記溝とが交差していない位置まで延在しており、前記空間と前記溝とを連通する孔を有する
ことを特徴とする請求項２に記載の電子デバイスの製造方法。
【請求項４】
前記第１ウエハにおいて、前記半導体基板は前記第２面側に配され、前記配線構造体は前記第１面側に配され、
前記形成工程では、前記電極を、前記第２面側から前記第１面側に向かって前記半導体基板を通って前記導電体に到達するように形成する
ことを特徴とする請求項１から請求項３のいずれか１項に記載の電子デバイスの製造方法。
【請求項５】
前記形成工程では、前記開口の側面および底面並びに前記第２面の前記開口の周辺の一部を覆う導電膜を形成して前記電極を形成する
ことを特徴とする請求項１から請求項４のいずれか１項に記載の電子デバイスの製造方法。
【請求項６】
前記配線構造体は、前記導電体を内包する絶縁体を有し、
前記溝の側面は前記絶縁体によって形成される
ことを特徴とする請求項１から請求項５のいずれか１項に記載の電子デバイスの製造方法。
【請求項７】
前記絶縁体は複数の絶縁層で形成されており、前記導電体は前記複数の絶縁層の間に配される
ことを特徴とする請求項６に記載の電子デバイスの製造方法。
【請求項８】
前記複数の絶縁層のうち最上層のものは、それ以外のものより防湿性の高い材料で構成されており、前記溝の側面および底面を形成する
ことを特徴とする請求項７に記載の電子デバイスの製造方法。
【請求項９】
前記配線構造体は、前記絶縁体に内包され且つ前記溝と前記導電体との間に配されたガードリングをさらに有し、
前記溝は、前記平面視において前記ガードリングと前記包囲部材との間に位置する
ことを特徴とする請求項６から請求項８のいずれか１項に記載の電子デバイスの製造方法。
【請求項１０】
前記固定工程では、前記包囲部材を前記第１ウエハと前記第２ウエハとの間に格子状に形成する
ことを特徴とする請求項１から請求項９のいずれか１項に記載の電子デバイスの製造方法。
【請求項１１】
前記第１ウエハは、前記平面視において、前記格子状の包囲部材により区画される複数の領域を有しており、
前記電極は、前記複数の領域にそれぞれ対応する複数の電極の１つであり、
前記電子デバイスの製造方法は、前記形成工程の後に、前記格子状の包囲部材によって互いに固定された前記第１ウエハ及び前記第２ウエハを前記格子状の包囲部材に沿ってダイシングする工程をさらに含む
ことを特徴とする請求項１０に記載の電子デバイスの製造方法。
【請求項１２】
前記固定工程では、前記格子状の包囲部材を第１方向および第２方向に沿って形成し、前記溝は、前記第１方向および前記第２方向の少なくとも一方に沿って形成されている
ことを特徴とする請求項１０または請求項１１に記載の電子デバイスの製造方法。
【請求項１３】
前記第１ウエハは、前記第１面側のうち前記平面視において前記包囲部材で包囲された領域に形成されたレンズアレイを更に有する
ことを特徴とする請求項１から請求項１２のいずれか１項に記載の電子デバイスの製造方法。
【請求項１４】
前記形成工程は、前記固定工程より気圧を下げた条件の下で前記第１ウエハの前記第２面側をエッチングして前記開口を形成する工程と、前記固定工程より温度を上げた条件の下で前記開口に導電膜を堆積して前記電極を形成する工程とを含む
ことを特徴とする請求項１から請求項１３のいずれか１項に記載の電子デバイスの製造方法。
【請求項１５】
半導体基板および前記半導体基板の上に配された配線構造体を含む第１部材と、
前記第１部材に空間を介して対向する第２部材と、
前記第１部材と前記第２部材との間に配され、前記空間を包囲する第３部材と、
前記第１部材の前記第２部材側の第１面とは反対側の第２面に配された電極であって前記配線構造体の導電体に接続された電極と、を備え、
前記第１部材は前記第１面に溝を有し、前記溝は、前記第１面に対する平面視において前記第３部材と交差し且つ前記第３部材に包囲された前記空間に重なっており、前記空間は前記溝を介して外気に連通している
ことを特徴とする電子デバイス。
【請求項１６】
前記第１部材、前記第２部材および前記第３部材の側面は、同一平面上にある
ことを特徴とする請求項１５に記載の電子デバイス。
【請求項１７】
前記配線構造体は、前記導電体を内包する絶縁体を有し、
前記絶縁体は、前記溝の側面を形成している
ことを特徴とする請求項１５または請求項１６に記載の電子デバイス。
【請求項１８】
前記配線構造体は、前記絶縁体に内包され且つ前記溝と前記導電体との間に配されたガードリングをさらに含み、
前記溝は、前記平面視において前記ガードリングと前記第３部材との間に位置する
ことを特徴とする請求項１７に記載の電子デバイス。
【請求項１９】
前記絶縁体は、複数の絶縁層で形成されており、
前記複数の絶縁層のうち最上層のものは、それ以外のものより防湿性の高い材料で構成されており、前記溝の側面および底面を形成している
ことを特徴とする請求項１７または請求項１８に記載の電子デバイス。
【請求項２０】
請求項１５から請求項１９のいずれか１項に記載の電子デバイスを備えるカメラであって、
前記半導体基板は光電変換素子を含み、
前記第２部材は光透過性の材料で構成されており、
前記第１部材は、前記配線構造体の上に配された光学素子をさらに有する
ことを特徴とするカメラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子デバイス、その製造方法及びカメラに関する。
【背景技術】
【０００２】
電子デバイスのパッケージング技術の１つの例として、ウエハレベルチップサイズパッケージ（Ｗａｆｅｒ  Ｌｅｖｅｌ  Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ（ＷＬＣＳＰ））が知られている。特許文献１には、ＷＬＣＳＰに基づく固体撮像装置の製造方法が記載されている。具体的には、ウエハ（１１）とガラス基板（１２）とを貼り合わせた後かつダイシングの前に、ウエハのガラス基板とは反対側の面に、貫通配線（２４）や外部接続端子（２６）等の電極を形成する。該電極の形成には、例えば、ドライエッチング等のエッチング処理、スパッタリング等の堆積処理の半導体製造プロセスが用いられうる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−４９７００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１によると、ウエハとガラス基板との間には、それらを接合するスペーサ（１３）により外気から分離された空隙部（空間ないしギャップ）が存在している。そのため、上述の電極を形成する際の半導体製造プロセスにおいて、該空隙部と外気との間には気圧差が生じうる。この気圧差は、ウエハやガラス基板に応力を生じせ、それらに損傷を与え、また、それらを剥離させる可能性があり、そのため、電子デバイスの信頼性の低下の原因となりうる。
【０００５】
本発明の目的は、電子デバイスの信頼性の向上に有利な技術を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の一つの側面は電子デバイスの製造方法にかかり、前記電子デバイスの製造方法は、半導体基板上に配線構造体が形成されて成る第１ウエハと、第２ウエハとを、前記第１ウエハと前記第２ウエハとが空間を介して対向するように、前記空間を包囲する包囲部材を介して互いに固定する固定工程と、前記第１ウエハの前記第２ウエハ側の第１面とは反対側の第２面側に前記配線構造体の導電体が露出するように開口を形成し、前記開口を介して前記露出された導電体に接続された電極を形成する形成工程と、を含み、前記固定工程では、前記第１ウエハは、前記第１面に対する平面視において前記包囲部材と交差し且つ前記包囲部材に取り囲まれた前記空間に重なる溝を前記第１面側に有しており、前記形成工程では、前記空間が前記溝を介して外気に連通した状態の下で前記電極を形成することを特徴とする。
【発明の効果】
【０００７】
本発明によれば、電子デバイスの信頼性の向上に有利な技術を提供することができる。
【図面の簡単な説明】
【０００８】
【図１】電子デバイスの製造方法の一工程における様子を説明するための図である。
【図２】電子デバイスの製造方法の一例を説明するための図である。
【図３】電子デバイスの製造方法の一工程における様子を説明するための図である。
【図４】電子デバイスの製造方法の一例を説明するための図である。
【図５】電子デバイスの製造方法の一工程における様子を説明するための図である。
【図６】撮像デバイスの製造方法の一例を説明するための図である。
【図７】撮像デバイスの製造方法の一工程における様子を説明するための図である。
【図８】撮像デバイスの構造の例を説明するための図である。
【発明を実施するための形態】
【０００９】
以下、添付図面を参照しながら本発明の好適な実施形態について説明する。なお、各図は、構造ないし構成を説明する目的で記載されたものに過ぎず、図示された各部材の寸法は必ずしも現実のものを反映するものではない。また、各図において、同一の部材または同一の構成要素には同一の参照番号を付しており、以下、重複する内容については説明を省略する。
【００１０】
（第１実施形態）
図１及び図２を参照しながら第１実施形態に係る電子デバイスの製造方法を述べる。図１（ａ）は、ウエハレベルチップサイズパッケージ（ＷＬＣＳＰ）に係る電子デバイスの製造方法における一工程を示しており、具体的には、図中の矢印に示されるように、第１ウエハＷＦ１に対して第２ウエハＷＦ２を貼り合わせる工程を示している。第１ウエハＷの上面（貼り合わせ側の面）には包囲部材５０が格子状に形成されており、該包囲部材５０を介してウエハＷＦ１及びＷＦ２は互いに固定される。なお、第１ウエハＷＦ１と第２ウエハＷＦ２とを貼り合わせるのに際して、包囲部材５０は第２ウエハＷＦ２側に形成されていてもよい。互いに固定されたウエハＷＦ１及びＷＦ２は、後述の外部電極を形成する工程等が為された後、ダイシングされ、それによって１以上の電子デバイスが得られる。電子デバイスにおいてダイシング後の第１ウエハＷＦ１はチップ（第１部材）となり、ダイシング後の第２ウエハＷＦ２はカバー（第２部材）となる。
【００１１】
図１（ｂ）は、図１（ａ）の領域Ｋの平面視（ウエハＷＦ１の上面に対する平面視。以下同様とする。）における拡大図を示している。図中の一点鎖線Ｄは、スクライブラインを示す。図１（ｃ）は、図１（ｂ）のカットラインＸ１−Ｘ２−Ｘ３での断面構造の模式図を示している。理解を容易にするため、ここでは、第１ウエハＷＦ１と第２ウエハＷＦ２とを貼り合わせた後の構造を示す。
【００１２】
図１（ｃ）に示されるように、第１ウエハＷＦ１は、例えば、半導体基板１０とその上に配された配線構造体２０とを有する。半導体基板１０には半導体素子１１が形成されている。ここでは素子１１の例として１つのＭＯＳトランジスタを図示したが、半導体基板１０には複数の素子１１が形成される。配線構造体２０は、導電体２１ａ及び２１ｂ（以下において、これらを特に区別しない場合には単に「導電体２１」と示す。）と、これらを内包する絶縁体２２とを含む。
【００１３】
ここで、本例では配線層の数が１の配線構造体２０を例示したが、配線層の数は２以上でもよい。導電体２１は、絶縁体２２に内包された部材であって、素子１１に電圧ないし信号を供給し又は素子１１からの電圧ないし信号を出力するための配線あるいは電極である。導電体２１は、配線パターン（アルミニウム等）の他、それを半導体基板１０の上面に接続するコンタクトプラグ、配線層の数が２以上の場合には、層間の配線パターンを互いに接続するビアプラグ等（タングステン等）を含みうる。導電体２１はデュアルダマシン構造を有する銅配線を含みうる。図中の導電体２１ａは、素子１１に電気的接触する配線パターンとして示され、導電体２１ｂは、詳細については後述とするが、外部電極６０に電気的接触する配線パターンとして示される。
【００１４】
第１ウエハＷＦ１の上には、包囲部材５０を介して第２ウエハＷＦ２が固定される。包囲部材５０は、第１ウエハＷＦ１と第２ウエハＷＦ２の接着のための接着部材でありうるが、第１ウエハＷＦ１と第２ウエハＷＦ２との間隔を規定するスペーサであってもよい。第２ウエハＷＦ２には、例えばガラス基板等、光透過性を有するものが用いられうる。前述のとおり、包囲部材５０は格子状に形成され、したがって、第１ウエハＷＦ１と第２ウエハＷＦ２との間には、包囲部材５０によって区画された空間ＳＰ（空間は、間隙、空隙、中空などと表現されてもよい。）。なお、包囲部材５０は、格子状でもよいが、空間ＳＰを包囲する（取り囲む）形状であればよく、格子状以外のパターンを有してもよい。
【００１５】
第１ウエハＷＦ１の上面には、溝４０が形成されており、空間ＳＰとつながっている。溝４０の少なくとも側面は、絶縁体２２により規定されうる。溝４０の底面は、図示されるように半導体基板１０により規定されてもよいが、絶縁体２２により規定されてもよい（該底面と半導体基板１０との間に絶縁体２２の一部が存在してもよい）。
【００１６】
ここで図１（ｂ）に示されるように、溝４０は、第１ウエハＷＦ１の実質的に縁まで延在するように格子状に形成されており、それにより、空間ＳＰを外気に連通させている。外気は、ウエハＷＦ１及びＷＦ２の周囲の領域であり、よって、外気は、主に大気圧であり、また、例えば、ウエハＷＦ１及びＷＦ２が半導体処理装置のチャンバ内に設置された場合には該チャンバ内の気圧である。溝４０は、空間ＳＰを外気に連通させるように形成されていればよく、包囲部材５０に沿って、双方向に延びてもよいが、一方向のみに延びてもよい。他の例では、溝４０の延びている方向は、格子状の包囲部材５０の延びている方向と平行でなくてもよい。なお、平面視において、格子状の溝４０および格子状の包囲部材５０の双方によって囲まれた領域は素子形成領域３０であり、領域３０には前述の素子１１が形成されうる。
【００１７】
第１ウエハＷＦ１の下面側には、導電体２１ｂまで延在する外部電極６０が形成される。この電極６０は、電子デバイスをプリント回路基板等の外部装置に電気的に接続するための電極である。電極６０は、半導体基板１０を貫通するように形成されることから、貫通電極とも称される。詳細については後述とするが、電極６０は、例えば、第１ウエハＷＦ１の下面側に導電体２１ｂを露出させる開口を形成した後、該開口に金属部材を形成することにより得られうる。電極６０を形成する工程では、例えば、略真空状態の下で為されるドライエッチング等によって空間ＳＰと外気との間には気圧差が生じうるが、上記溝４０によってこれらは連通しているため、これらの間での気圧差は低減される。
【００１８】
図２（ａ）〜（ｄ）は、上記電子デバイスの製造方法におけるいくつかの工程の様子をそれぞれ示している。該製造方法では、公知の半導体製造プロセスが用いられればよい。なお、以下では説明を省略するが、各工程の間には、熱処理や洗浄処理等が必要に応じて為されうる。
【００１９】
図２（ａ）の工程では、第１ウエハＷＦ１を準備する。第１ウエハＷＦ１は、素子１１が形成された半導体基板１０と、その上に形成された配線構造体２０であって導電体２１及びそれを内包する絶縁体２２を含む配線構造体２０とを備える。本例では、第１ウエハＷＦ１の上面（図中においてＡ面）側に配線構造体２０が位置し、下面（図中においてＢ面）側に半導体基板１０が位置する。この工程では、半導体基板１０上に配線構造体２０が予め形成されたものが用意されてもよい。
【００２０】
ここでは不図示とするが、絶縁体２２は複数の絶縁層で形成され得、それらの間に導電体２１が形成されうる。複数の絶縁層には互いに異なる材料が用いられてもよく、例えば、厚さ１．４［μｍ］程度のＢＰＳＧ（Ｂｏｒｏｎ  Ｐｈｏｓｐｈｏｒｕｓ  Ｓｉｌｉｃｏｎ  Ｇｌａｓｓ）膜を第１絶縁層に用い、厚さ１．６［μｍ］程度のＳｉＯ２膜を第２絶縁層に用いてもよい。
【００２１】
図２（ｂ）の工程では、第１ウエハＷＦ１のＡ面に溝４０を形成する。具体的には、絶縁体２２の一部を除去することにより溝４０を形成する。溝４０は、図示されるように半導体基板１０の上面を露出するように形成されてもよいが、該上面は露出されなくてもよい（該上面と溝４０の底面との間には絶縁体２２の一部が存在してもよい。）。この工程は、ドライエッチング等により為されればよく、例えば、Ｃ４Ｆ８、Ｃ４Ｆ６、ＣＨＦ３、ＣＦ４等の反応ガスの条件下での平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）により為されればよい。
【００２２】
図２（ｃ）の工程では、第１ウエハＷＦ１と第２ウエハＷＦ２とを包囲部材５０により貼り合わせ、より具体的には、第１ウエハＷＦ１のＡ面側に包囲部材５０により第２ウエハＷＦ２を固定する。ウエハＷＦ１及びＷＦ２は、それらの間に空間ＳＰが形成されるように包囲部材５０を介して互いに対向する。また、包囲部材５０は、前述のとおり、格子状に形成され得、空間ＳＰを取り囲む。図１（ｂ）から分かるように、空間ＳＰが外気に連通するように、溝４０は、平面視において、包囲部材５０と交差し且つ空間ＳＰに重なり、第１ウエハＷＦ１の縁に向かって延在している。
【００２３】
空間ＳＰと外気とが連通した状態にするため（これらが分離されないようにするため）、溝４０と包囲部材５０との交差部において溝４０が包囲部材５０によって充填されないようにすればよい。よって、ウエハＷＦ１及びＷＦ２を貼り合わせるのに際して、包囲部材５０を第１ウエハＷＦ１のＡ面に形成する場合には、包囲部材５０には所望の粘度を有する材料が選択されればよい。また、例えば、溝４０を、その側面が、絶縁体２２の上面よりも撥液性を有するように形成してもよい。例えば、溝４０を形成する工程でＣ４Ｆ８、Ｃ４Ｆ６等のカーボンの含有率が比較的大きい反応ガスを用いると、その際に溝４０の側面には、撥液作用を有するＣＦポリマー系の副生成物が生じうる。この場合、該副生成物がその後の工程（例えばアッシング処理等）によって除去されないように、その後の工程の条件、順序、使用する材料等は適切に選択されればよい。
【００２４】
包囲部材５０の形成には、スクリーン印刷等の塗布法が用いられればよく、包囲部材５０には紫外線硬化樹脂や熱硬化樹脂が用いられればよい。紫外線硬化樹脂を用いる場合には、ウエハＷＦ１及びＷＦ２を貼り合わせた状態で紫外線を照射して該樹脂を硬化させ、更に熱処理を行って更に硬化させるとよい。熱硬化樹脂を用いる場合には、ウエハＷＦ１及びＷＦ２を貼り合わせた状態で熱処理を行えばよい。なお、包囲部材５０を接着部材として用いることもできるが、包囲部材５０自体の接着性が低い場合には、包囲部材５０とウエハＷＦ１及び／又はＷＦ２とを接着する接着部材を別途用いればよい。
【００２５】
なお、この後、バックグラインドにより第１ウエハＷＦ１のＢ面側を研磨して、第１ウエハＷＦ１の厚さを例えば２００［μｍ］程度まで薄くしてもよい。
【００２６】
図２（ｄ）の工程では、第１ウエハＷＦ１のＢ面側に開口６１を形成する。この工程は、例えばドライエッチング等により為されればよい。例えば、半導体基板１０のエッチングは、例えば、ＳＦ６、Ｃ４Ｆ８等の反応ガスの条件下での誘導結合型ＲＩＥ等により為されうる。また、配線構造体２０の絶縁体２２のエッチングは、Ｃ４Ｆ８、Ｃ５Ｆ８、Ｃ４Ｆ６等の反応ガスの条件下での平行平板型ＲＩＥ等により為されうる。
【００２７】
この工程は、典型的には、略真空状態の環境の下で為され、及び／又は、比較的高い温度条件下で為されるため、空間ＳＰが外気に連通していない場合（空間ＳＰが密封状態の場合）、空間ＳＰと外気との間で生じうる気圧差が大きくなってしまう。このことは、ウエハＷＦ１及びＷＦ２に応力を生じさせ、それらに損傷を与え、また、それらを剥離させる場合があり、電子デバイスの信頼性の低下の原因となりうる。これに対して、本例では、空間ＳＰと外気とは溝４０により連通しているため、該気圧差が低減される。よって、本例によると、電子デバイスの信頼性の向上に有利である。
【００２８】
詳細については後述とするが、上述のエッチングを行うため、例えば半導体処理装置のチャンバ内を略真空状態にする場合には、空間ＳＰと外気（ここではチャンバ内）とを接続する溝４０の気体のコンダクタンスを考慮する必要がある。例えば、チャンバ内を大気圧（約１０５［Ｐａ］）から略真空状態（１０−３［Ｐａ］以下）にする場合には、チャンバ内の気圧を、空間ＳＰとチャンバ内との間に大きな気圧差が生じない変化量で変えればよい。例えば、大気圧から約１０３［Ｐａ］までチャンバ内の気体を緩やかに排出して気圧を下げ（スロー排気ステップ）、その後、略真空状態にしてもよい。また、溝４０のコンダクタンスについては、チャンバ内の気圧の変化によって空間ＳＰとチャンバ内との間に大きな気圧差が生じないように、溝４０の幅および深さを決めればよい。
【００２９】
その後、銅、アルミニウム、タングステン等の金属、および／または、窒化チタン、窒化タンタル等の金属化合物からなる導電膜であってＢ面側から延在して導電体２１ｂに到達する導電膜を開口６１に形成することにより電極６０を形成する。これにより、図１（ｃ）の構造が得られる。本例では、開口６１の側面および底面（導電体２１ｂ側の面）並びに開口６１の周辺を覆う導電膜を形成する態様を示した。この他に、該導電膜で覆われた開口６１は他の金属（はんだ等）で充填されてもよいし、該導電材料で充填されてもよい。この工程は、典型的には、スパッタリング等の堆積法により為されうるため、本例によると、この工程で生じうる気圧差も低減され得、電子デバイスの信頼性の向上に有利である。
【００３０】
最後に、互いに固定されたウエハＷＦ１及びＷＦ２を図１（ｂ）に示される一点鎖線Ｄに沿ってダイシングすることにより、１以上の電子デバイスが得られる。このようにして得られた電子デバイスにおいて、第１ウエハＷＦ１に対応する部分、第２ウエハＷＦ２に対応する部分、及び、空間ＳＰを介してこれら２つの部分を接合する部分は、互いに同一平面上に側面を有する（該側面はダイシングの面と一致する。）。ここで、単一の電子デバイスに着目すると、ダイシングの面において、空間ＳＰは依然として外気に連通した状態である。この空間ＳＰは、外気に連通されたままでもよいが、必要であれば、後の工程において、該ダイシングの面で溝４０を樹脂等で埋めることにより外気から分離されてもよい。
【００３１】
既に述べたとおり、空間ＳＰと外気（ここではチャンバ内）とを接続する溝４０の気体のコンダクタンスを考慮する必要がある。具体的には、溝４０の幅および深さは、外気の気圧の変化によって空間ＳＰと外気との間に大きな気圧差が生じないように、溝４０の気体のコンダクタンスを考慮して決定されうる。コンダクタンスは、気体の流れ易さであり、例えば、溝４０の断面積（幅と深さとの積）が大きいほど気体は流れ易い（コンダクタンスが大きい。）。
【００３２】
例えば、半径ａのパイプにおいて、距離Ｌだけ離れた２点間のコンダクタンスＣを考える。該２点間の平均圧力をｐ、該２点の一方の圧力をｐ１、他方の圧力をｐ２、気体の粘性係数をηとしたとき、
Ｃ＝（πａ４ｐ／８η）／Ｌ［ｍ３／ｓｅｃ］、
ｐ＝（ｐ１＋ｐ２）／２［Ｐａ］
と表せる。ここで、粘性係数ηを１８．１×１０−６［Ｐａ×ｓｅｃ］としたとき、コンダクタンスＣは、
Ｃ＝２１７００×ａ４ｐ／Ｌ［ｍ３／ｓｅｃ］
となる。また、一方の圧力ｐ１を１０５［Ｐａ］（大気圧）とし、他方の圧力を１０３［Ｐａ］（上記スロー排気ステップにおける目標）とする。このとき、コンダクタンスＣは、パイプの断面積Ｓ（＝πａ２）を用いて、
Ｃ＝１．１×１０８×Ｓ２／Ｌ［ｍ３／ｓｅｃ］
となる。
【００３３】
本例において、溝４０の幅をＷとし、溝４０の深さをＨとし、第１ウエハＷＦ１の縁からの距離Ｌにおける空間ＳＰの体積をＶとする。このとき、空間ＳＰの気圧を下げるのに要する時間Ｔは、
Ｔ＝Ｖ／Ｃ［ｓｅｃ］
＝９．１×１０−９×ＶＬ／Ｓ２［ｓｅｃ］、
Ｓ＝Ｗ×Ｈ［ｍ２］
と表せる。電子デバイスの製造効率に基づいて、時間Ｔの目標値を５０００［ｓｅｃ］以下にした場合、溝４０の断面積Ｓには、
Ｓ＞１．３５×１０−６×（ＶＬ）１／２［ｍ２］
が求められる。例えば、空間ＳＰの体積Ｖを、１．５×１０−９［ｍ３］とし、距離Ｌを０．１［ｍ］とし、溝４０の深さＨを３［μｍ］とすると、溝４０の幅Ｗには、
Ｗ＞５．３［μｍ］
が求められる。
【００３４】
ここで、溝４０の幅Ｗを大きくしすぎると、溝４０と包囲部材５０との交差部において溝４０が包囲部材５０によって充填されてしまい、空間ＳＰと外気とが分離される可能性がある。上の例では１本の溝４０に着目した簡易モデルに基づいて幅Ｗの目標値を算出したが、実際には、図示されるように、単一の空間ＳＰと外気とを接続する経路は２以上であるため、このことを考慮して幅Ｗを決定すればよい。
【００３５】
以上、本例によると、包囲部材５０により互いに固定されたウエハＷＦ１及びＷＦ２間の空間ＳＰは、第１ウエハＷＦ１の上面（Ａ面）の溝４０により外気に通連している。そのため、電極６０を形成する工程を含む半導体処理工程において、空間ＳＰと外気との間に生じうる気圧差が低減されうる。よって、前述のとおり、本例によると電子デバイスの信頼性の向上に有利である。
【００３６】
なお、他の例として、第２ウエハＷＦ２に空間ＳＰと外気とを連通する貫通孔を形成する方法も考えられるが、第２ウエハＷＦ２は、開口６１等を形成する工程の条件に耐えうる充分な強度を有し得、そのため、第２ウエハＷＦ２に貫通孔を形成するのは難しい。また、第２ウエハＷＦ２に貫通孔を形成すると、第２ウエハＷＦ２の強度が低下してしまう可能性もある。これに対して、本例によると、第２ウエハＷＦ２に貫通孔を形成しないで空間ＳＰを外気に連通させることが可能である。
【００３７】
（第２実施形態）
図３（ａ）は、第２実施形態に係る第１ウエハＷＦ１における領域Ｋの拡大図を示しており、図３（ｂ）は、図３（ａ）のカットラインＸ１−Ｘ２−Ｘ３での断面構造の模式図を示している。本実施形態は、溝４０と包囲部材５０との交差部において、溝４０が包囲部材５０によって充填されないように、溝４０と包囲部材５０との間にそれらを分離するように蓋部材７０が配される、という点で前述の第１実施形態と異なる。即ち、蓋部材７０は、溝４０と包囲部材５０との交差部において、絶縁体２２の上に溝４０を跨ぐように配され、これによって、その後に形成される包囲部材５０が溝４０を埋めないようにする。本実施形態によると、溝４０が、平面視において包囲部材５０との交差部において包囲部材５０によって充填されないため、第１実施形態に対して更に有利である。
【００３８】
図４（ａ）〜（ｅ）は、本実施形態に係る製造方法におけるいくつかの工程の様子をそれぞれ示している。図４（ａ）〜（ｂ）の工程は、図２（ａ）〜（ｂ）の工程と同様に為されればよい。
【００３９】
図４（ｃ）の工程では、第１ウエハＷＦ１上に蓋部材７０を形成する。具体的には、蓋部材７０は、溝４０のうち、平面視において、後に形成される包囲部材５０と交差する部分を跨ぐように、絶縁体２２の上に形成される。蓋部材７０には、蓋部材７０の下地である絶縁体２２との密着性および蓋部材７０の上に形成される包囲部材５０との密着性の双方を向上させる材料が用いられるとよく、例えば、ネガ型紫外線硬化樹脂が用いられうる。この場合、未硬化の樹脂により溝４０が充填されないように、例えば、その粘度を３００［ｃＰ］以上（好適には５００［ｃＰ］以上）にするとよい。本例では、粘度１０００［ｃＰ］程度のノボラック樹脂を回転数２０００［ｒｐｍ］程度のスピンコーティングで塗布し、露光・現像後のポストベークを１５０［℃］程度で行い、厚さ８０［μｍ］程度の蓋部材７０を形成した。
【００４０】
その後の図４（ｄ）〜（ｅ）の工程は、図２（ｃ）〜（ｄ）の工程と同様に為されればよい。ただし、これらの工程が比較的高い温度で為されると蓋部材７０が溶解する可能性があるため、これらの工程は、例えば蓋部材７０を硬化させるための熱処理の温度よりも低い温度で為されるとよい。
【００４１】
図５（ａ）及び（ｂ）は、変形例として、第１ウエハＷＦ１における領域Ｋの拡大図およびカットラインＸ１−Ｘ２−Ｘ３での断面構造をそれぞれ示している。本変形例のように、蓋部材７０は、溝４０と包囲部材５０とが交差していない位置まで延在していてもよい（格子状の溝４０の実質的に全ての部分を塞ぐように形成されてもよい。）。この場合、蓋部材７０は、空間ＳＰと溝４０とが連通するように、溝４０と包囲部材５０とが交差していない部分では、複数の孔７１を有する。複数の孔７１は、例えば、上述の紫外線硬化樹脂の場合には露光・現像により形成され得、他の例ではエッチング等によっても形成されうる。各孔７１は、前述のコンダクタンスＣを制限しない程度の大きさで形成される必要があるが、本例では、蓋部材７０の厚さは高々８０［μｍ］程度であり、コンダクタンスＣは実質的に制限されない。
【００４２】
（第３実施形態）
図６（ａ）は、第３実施形態に係る第１ウエハＷＦ１における領域Ｋの拡大図を示しており、図６（ｂ）は、カットラインＸ４−Ｘ５での断面構造の模式図を示している。
【００４３】
第１に、本実施形態は、配線構造体２０が、絶縁体２２に内包されたガードリング８０をさらに含む、という点で前述の各実施形態とは異なる。ガードリング８０は、具体的には、平面視において領域３０を取り囲むように形成され得、導電体２１同様に配線パターン、コンタクトプラグ及びビアで構成されうる。ガードリング８０は、溝４０からの水分ないし湿気が配線構造体２０の内部に侵入することを防ぐ作用を有する。なお、本例では、配線層の数が３の場合を図示したが、配線層の数は本例に限られない。
【００４４】
第２に、本実施形態は、配線構造体２０の最上層にパッシベーション膜２３を形成する、という点で前述の各実施形態とは異なる。パッシベーション膜２３には、例えば窒化シリコン、酸窒化シリコン等、防湿性を有する無機材料が用いられればよい。なお、本例では、パッシベーション膜２３として、厚さ６００［ｎｍ］程度の窒化シリコン膜をプラズマＣＶＤにより形成した。
【００４５】
前述のとおり、溝４０は外気につながっているため、洗浄処理等、電子デバイスの製造の間に溝４０を介して水分ないし湿気が配線構造体２０の内部に侵入する可能性がある。このことは、導電体２１の腐食等による電子デバイスの信頼性の低下の原因となりうる。本実施形態によると、ガードリング８０およびパッシベーション膜２３により、配線構造体２０を、この水分ないし湿気から適切に保護することができる。よって、本実施形態によると、前述の各実施形態に対して更に有利である。
【００４６】
（第４実施形態）
前述の各実施形態の電子デバイスの製造方法は、ＣＣＤ／ＣＭＯＳイメージセンサ等の撮像デバイスに適用されてもよい。図７（ａ）〜（ｆ）は、撮像デバイスの製造方法におけるいくつかの工程の様子をそれぞれ示している。
【００４７】
図７（ａ）の工程では、半導体基板１０に複数の画素ＰＸが形成された第１ウエハＷＦ１を準備する。複数の画素ＰＸは領域３０に形成される。各画素ＰＸは、例えば、フォトダイオードＰＤ（光電変換素子）と、フォトダイオードＰＤで発生し蓄積された電荷の量に応じた信号を読み出すための１以上のトランジスタＴＲとを含みうる。
【００４８】
図７（ｂ）の工程では、絶縁材料２２の上に、各画素ＰＸに対応する光学素子９０を形成する。光学素子９０は、例えば、カラーフィルタ９１、マイクロレンズ９２（レンズアレイ）、保護膜９３等を含みうる。保護膜９３は、例えば、後の蓋部材７０を形成する工程の条件に耐えうる材料が用いられればよく、これにより、マイクロレンズ９２の劣化等を防ぐことができる。保護膜９３には、例えば、酸化シリコン、窒化シリコン、酸窒化シリコン、酸化アルミニウム、窒化アルミニウム等が用いられうる。典型的には、前述の各実施形態で用いられる材料と同一のものが保護膜９３に用いられ得、本例では、厚さ５０［ｎｍ］程度の窒化シリコンを保護膜９３として形成した。
【００４９】
図７（ｃ）の工程では、絶縁材料２２の一部を除去して溝４０を形成する。図７（ｄ）の工程では、溝４０のうち、平面視において、少なくとも、後に形成される包囲部材５０と交差する部分を跨ぐように、蓋部材７０を、絶縁体２２の上に形成する。前述の第２実施形態でも述べたように、蓋部材７０は、溝４０と包囲部材５０とが交差しない部分まで延在してもよく、その場合、該交差しない部分では蓋部材７０は複数の孔７１を有する。図７（ｅ）の工程では、第１ウエハＷＦ１と第２ウエハＷＦ２とを、それらの間に空間ＳＰが形成されるように、包囲部材５０を介して貼り合わせる。図７（ｆ）の工程では、第１ウエハＷＦ１の下面側に開口６１を形成し、貫通電極である電極６０を該開口６１に形成する。なお、図７（ｃ）〜（ｆ）の工程は、図４（ｂ）〜（ｅ）の工程と同様に為されればよい。
【００５０】
図８は、上記図７（ｆ）の工程の後に為されるダイシング工程によって得られた撮像デバイス１００ｄの構造の例を示している。なお、本明細書では撮像デバイス１００ｄを例に用いて説明するが、以下の説明は、第１〜第３実施形態で例示された電子デバイスについても同様であり、また、各実施形態の一部が組み合わせられてもよい。
【００５１】
撮像デバイス１００ｄは、チップである第１部材Ｍ１と、カバーである第２部材Ｍ２と、第３部材Ｍ３と、電極６０とを備える。第１部材Ｍ１は、第１ウエハＷＦ１の一部に対応し、半導体基板１０ｄおよびその上に配された配線構造体２０ｄを含む。半導体基板１０ｄは半導体基板１０の一部に対応し、配線構造体２０ｄは配線構造体２０の一部に対応する。第２部材Ｍ２は、第２ウエハＷＦ２の一部に対応し、第１部材Ｍ１に空間ＳＰを介して対向する。第３部材Ｍ３は、包囲部材５０の一部に対応し、空間ＳＰを包囲する。第１部材Ｍ１、第２部材Ｍ２および第３部材Ｍ３の側面は、ダイシングの面Ｓｄに実質的に一致し、同一平面上にある。また、電極６０は、第１部材Ｍ１の第２部材Ｍ２側とは反対側の面に、半導体基板１０ｄを貫通するように配され、配線構造体２０ｄの導電体２１に接続されている。
【００５２】
ここで、第１部材Ｍ１は上面に溝４０を有する。より具体的には、第１部材Ｍ１において、配線構造体２０ｄは、導電体２１を内包する絶縁体２２ｄを有しており、絶縁体２２ｄは溝４０の側面を形成している。溝４０は、平面視において第３部材Ｍ３と交差し且つ第３部材Ｍ３に包囲された空間ＳＰに重なっており、空間ＳＰは溝４０を介して外気に連通している。空間ＳＰは外気に連通されたままでもよいが、必要であれば、既に述べたとおり、後の工程において、ダイシングの面Ｓｄで溝４０を樹脂等で埋めることにより外気から分離されてもよい。
【００５３】
ここでは説明を省略するが、撮像デバイス１００ｄにおいても、第２実施形態同様に、空間ＳＰと溝４０とを連通する孔７１を有する蓋部材７０が配されてもよい。また、ここでは不図示とするが、第３実施形態同様に、配線構造体２０ｄはガードリング８０を更に含んでいてもよいし、及び／又は、絶縁体２２ｄはパッシベーション膜２３を更に含んでいてもよい。
【００５４】
上記撮像デバイス１００ｄはカメラに適用されうる。カメラの概念には、撮影を主目的とする装置（デジタルスチールカメラ等）のみならず、撮影機能を補助的に備える装置（パーソナルコンピュータ、携帯端末等）も含まれる。例えば、カメラは、撮像デバイス１００ｄと、撮像デバイス１００ｄから出力される信号を処理する処理部とを含みうる。撮像デバイス１００ｄから出力される信号はアナログ信号であってもよいが、撮像デバイス１００ｄがＡ／Ｄ変換器を備える場合、撮像デバイス１００ｄはデジタル信号を出力する。カメラの処理部は、デジタル信号を処理するプロセッサを含みうる。
【００５５】
本例では、配線構造体２０がＡ面側に位置し且つ半導体基板１０がＢ面側に位置する構造を例示したが、これらの位置の関係は逆でもよい（いわゆる裏面照射型の撮像デバイスについても同様のことがいえる。）。ここでは撮像デバイスの製造方法を１つの例として示したが、該製造方法は他の電子デバイスに適用されてもよく、例えば、ジャイロセンサ等の各種センサ、ＳＡＷ（表面弾性波）デバイス、その他のＭＥＭＳにも適用可能である。
【００５６】
（その他）
以上、いくつかの好適な態様を例示したが、本発明はこれらの例に限られるものではなく、本発明の趣旨を逸脱しない範囲で、その一部が変更されてもよい。また、本明細書に記載された個々の用語は、本発明を説明する目的で用いられたものに過ぎず、本発明は、その用語の厳密な意味に限定されるものでないことは言うまでもなく、その均等物をも含みうる。
【符号の説明】
【００５７】
ＷＦ１：第１ウエハ、ＷＦ２：第２ウエハ、ＳＰ：空間、４０：溝、５０：包囲部材、６０：電極。
【図１】
0006682327.tif 000002
【図２】
0006682327.tif 000003
【図３】
0006682327.tif 000004
【図４】
0006682327.tif 000005
【図５】
0006682327.tif 000006
【図６】
0006682327.tif 000007
【図７】
0006682327.tif 000008
【図８】
0006682327.tif 000009