(57)【特許請求の範囲】
【請求項１】
第１ステップと、第２ステップと、を有する半導体装置の駆動方法であって、
前記半導体装置は、第１トランジスタと、第２トランジスタと、容量素子と、制御回路と、を有し、
前記第１トランジスタの第１端子は、前記容量素子の第１端子と電気的に接続され、
前記第２トランジスタのゲートは、前記容量素子の第１端子と電気的に接続され、
前記制御回路は、前記容量素子の第２端子と電気的に接続され、
前記第２トランジスタのゲートは、ｍ（ｍは１以上の整数）ビットの第１データが保持され、
前記第１データはｉ（ｉは０以上２ｍ−２以下の整数）の値であり、
前記第１ステップは、前記制御回路が、前記容量素子の第２端子に第１電位を与えて、前記第１データの値に前記第１電位に応じたｊ（ｊは１以上２ｍ−１−ｉ以下の整数）の値を加算して、前記第１データを第２データにするステップを有し、
前記第２ステップは、前記第２トランジスタの第１端子に第２電位を与えて、前記第２データである前記第２トランジスタのゲートの電位に応じた第３電位を前記第２トランジスタの第２端子から出力するステップを有する駆動方法。
【請求項２】
第１ステップと、第２ステップと、を有する半導体装置の駆動方法であって、
前記半導体装置は、第１トランジスタと、第２トランジスタと、容量素子と、制御回路と、を有し、
前記第１トランジスタの第１端子は、前記容量素子の第１端子と電気的に接続され、
前記第２トランジスタのゲートは、前記容量素子の第１端子と電気的に接続され、
前記制御回路は、前記容量素子の第２端子と電気的に接続され、
前記第２トランジスタのゲートは、ｍ（ｍは１以上の整数）ビットの第１データが保持され、
前記第１データはｉ（ｉは１以上２ｍ−１以下の整数）の値であり、
前記第１ステップは、前記制御回路が、前記容量素子の第２端子に第１電位を与えて、前記第１データの値から前記第１電位に応じたｊ（ｊは１以上ｉ以下の整数）の値を減算して、前記第１データを第２データにするステップを有し、
前記第２ステップは、前記第２トランジスタの第１端子に第２電位を与えて、前記第２データである前記第２トランジスタのゲートの電位に応じた第３電位を前記第２トランジスタの第２端子から出力するステップを有する駆動方法。
【請求項３】
請求項１、又は請求項２において、
前記第３電位は、前記第２ステップにおける前記第２トランジスタのゲートの電位と等しいことを特徴とする駆動方法。
【請求項４】
請求項１乃至請求項３のいずれか一に記載の駆動方法を用いる半導体装置であって、
前記第１トランジスタは、チャネル形成領域に酸化物半導体を有し、
前記第２トランジスタは、チャネル形成領域にシリコンを有することを特徴とする半導体装置。
【請求項５】
請求項１乃至請求項３のいずれか一に記載の駆動方法を用いる半導体装置であって、
前記第１トランジスタは、チャネル形成領域に酸化物半導体を有し、
前記第２トランジスタは、チャネル形成領域に酸化物半導体を有することを特徴とする半導体装置。
【請求項６】
請求項１乃至請求項３のいずれか一に記載の駆動方法を用いる半導体装置、請求項４に記載の半導体装置、又は請求項５に記載の半導体装置と、
駆動回路と、を有する記憶装置。
【請求項７】
請求項６に記載の記憶装置と、
筐体と、を有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一態様は、半導体装置、記憶装置、電子機器、又は該半導体装置の駆動方法に関する。
【０００２】
なお本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、方法、又は、製造方法に関するものである。又は、本発明の一態様は、プロセス、マシン、マニュファクチャ、又は、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、蓄電装置、撮像装置、記憶装置、プロセッサ、電子機器、それらの駆動方法、それらの製造方法、それらの検査方法、又はそれらのシステムを一例として挙げることができる。
【背景技術】
【０００３】
近年、パーソナルコンピュータ、スマートフォン、デジタルカメラなどさまざまな電子機器に、セントラルプロセシングユニット（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ（ＣＰＵ））や記憶装置、センサなどの電子部品が用いられており、当該電子部品は、微細化、及び低消費電力など様々な面で改良が進められている。
【０００４】
特に、近年扱われているデータ量は増加しており、大きな記憶容量を有する記憶装置が求められている。特許文献１及び特許文献２では、多値のデータの書き込み、読み出しを可能にした半導体装置について開示している。
【０００５】
更に、電子機器の小型化が進んできており、それに伴い、電子機器の有する電子部品の微細化が求められている。つまり、記憶装置の場合、微細化と大容量化の両方の特徴を持つことが求められている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１２−２５６４００号公報
【特許文献２】特開２０１４−１９９７０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
多値やアナログ値のデータを保持することができるメモリセルへデータを書き込むとき、書き込むデータを所定の高さの電位に変換して、該メモリセルの有する保持ノードに該電位を保持する。また、該メモリセルからデータを読み出すとき、保持ノードの電位を、ビット線、又はソース線に出力し、読み出し回路で該電位をデジタル処理に適した二進数（以後、デジタル値と呼称する。）のデータなどに変換することで、保持データを出力することができる。
【０００８】
上記のように、多値やアナログ値のデータを扱うことができるメモリセルで保持されるデータは、書き込み、又は読み出しを行う際に、デジタル値のデータから多値又はアナログ値のデータに応じた電位への変換処理、又は多値又はアナログ値のデータに応じた電位からデジタル値のデータへの変換処理が必要となる。
【０００９】
ところで、多値又はアナログ値のデータを保持することができるメモリセルに保持されたデータに対して、加算処理、又は減算処理を行う場合、一般的には、該メモリセルから保持された電位を読み出して、読み出し回路で該電位からデジタル値のデータに変換し、その後にデジタル値のデータで加算処理、又は減算処理を行う。
【００１０】
このように、加算処理、又は減算処理、を行うには、メモリセルに保持されたデータをデジタル値に変換する必要があるため、読み出しから加算処理、又は減算処理を行うまでに要する時間が長く場合がある。また、加算処理、又は減算処理を行う機能ブロックを別途構成する必要があるため、回路規模が増大する場合がある。
【００１１】
本発明の一態様は、新規な半導体装置を提供することを課題の一つとする。又は、本発明の一態様は、新規な半導体装置を有する記憶装置を提供することを課題の一とする。又は、本発明の一態様は、新規な半導体装置を有する記憶装置を使用した電子機器を提供することを課題の一とする。又は、本発明の一態様は、新規な半導体装置を有する記憶装置を利用したシステムを提供することを課題の一とする。又は、本発明の一態様は、半導体装置の新規な駆動方法を提供することを課題の一とする。
【００１２】
又は、本発明の一態様は、データ保持の容量が大きい記憶装置を提供することを課題の一とする。又は、本発明の一態様は、微細化された記憶装置を提供することを課題の一とする。又は、本発明の一態様は、回路規模が低減された記憶装置を提供することを課題の一とする。又は、本発明の一態様は、保持データの変化のない記憶装置を提供することを課題の一とする。又は、本発明の一態様は、消費電力の低い記憶装置、又はその記憶装置の駆動方法を提供することを課題の一とする。又は、本発明の一態様は、読み出し動作、及び加算処理、又は減算処理に要する時間を短くした記憶装置、又はその記憶装置の駆動方法を提供することを課題の一とする。
【００１３】
なお本発明の一態様の課題は、上記列挙した課題に限定されない。上記列挙した課題は、他の課題の存在を妨げるものではない。なお他の課題は、以下の記載で述べる、本項目で言及していない課題である。本項目で言及していない課題は、当業者であれば明細書又は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一態様は、上記列挙した記載、及び他の課題のうち、少なくとも一つの課題を解決するものである。なお、本発明の一態様は、上記列挙した記載、及び他の課題の全てを解決する必要はない。
【課題を解決するための手段】
【００１４】
（１）
本発明の一態様は、第１ステップと、第２ステップと、を有する半導体装置の駆動方法であって、半導体装置は、第１トランジスタと、第２トランジスタと、容量素子と、制御回路と、を有し、第１トランジスタの第１端子は、容量素子の第１端子と電気的に接続され、第２トランジスタのゲートは、容量素子の第１端子と電気的に接続され、制御回路は、容量素子の第２端子と電気的に接続され、第２トランジスタのゲートは、ｍビットの第１データが保持され（ｍは１以上の整数）、第１データはｉの値であり（ｉは０以上２ｍ−２以下の整数）、第１ステップは、制御回路が、容量素子の第２端子に第１電位を与えて、第１データの値に第１電位に応じたｊの値を加算して、第１データを第２データにするステップを有し（ｊは１以上２ｍ−１−ｉ以下の整数）、第２ステップは、第２トランジスタの第１端子に第２電位を与えて、第２データである第２トランジスタのゲートの電位に応じた第３電位を第２トランジスタの第２端子から出力するステップを有する駆動方法である。
【００１５】
（２）
又は、本発明の一態様は、第１ステップと、第２ステップと、を有する半導体装置の駆動方法であって、半導体装置は、第１トランジスタと、第２トランジスタと、容量素子と、制御回路と、を有し、第１トランジスタの第１端子は、容量素子の第１端子と電気的に接続され、第２トランジスタのゲートは、容量素子の第１端子と電気的に接続され、制御回路は、容量素子の第２端子と電気的に接続され、第２トランジスタのゲートは、ｍビットの第１データが保持され（ｍは１以上の整数）、第１データはｉの値であり（ｉは１以上２ｍ−１以下の整数）、第１ステップは、制御回路が、容量素子の第２端子に第１電位を与えて、第１データの値から第１電位に応じたｊの値を減算して、第１データを第２データにするステップを有し（ｊは１以上ｉ以下の整数）、第２ステップは、第２トランジスタの第１端子に第２電位を与えて、第２データである第２トランジスタのゲートの電位に応じた第３電位を第２トランジスタの第２端子から出力するステップを有する駆動方法である。
【００１６】
（３）
又は、本発明の一態様は、前記（１）、又は前記（２）において、第３電位は、前記第２ステップにおける前記第２トランジスタのゲートの電位と等しいことを特徴とする駆動方法である。
【００１７】
（４）
又は、本発明の一態様は、前記（１）乃至（３）のいずれか一に記載の駆動方法を用いる半導体装置であって、第１トランジスタは、チャネル形成領域に酸化物半導体を有し、第２トランジスタは、チャネル形成領域にシリコンを有することを特徴とする半導体装置である。
【００１８】
（５）
又は、本発明の一態様は、前記（１）乃至（３）のいずれか一に記載の駆動方法を用いる半導体装置であって、第１トランジスタは、チャネル形成領域に酸化物半導体を有し、第２トランジスタは、チャネル形成領域に酸化物半導体を有することを特徴とする半導体装置である。
【００１９】
（６）
又は、本発明の一態様は、前記（１）乃至（３）のいずれか一に記載の駆動方法を用いる半導体装置、前記（４）に記載の半導体装置、又は前記（５）に記載の半導体装置と、駆動回路と、を有する記憶装置である。
【００２０】
（７）
又は、本発明の一態様は、前記（６）に記載の記憶装置と、筐体と、を有する電子機器である。
【発明の効果】
【００２１】
本発明の一態様によって、新規な半導体装置を提供することができる。又は、本発明の一態様によって、新規な半導体装置を有する記憶装置を提供することができる。又は、本発明の一態様によって、新規な半導体装置を有する記憶装置を使用した電子機器を提供することができる。又は、本発明の一態様によって、新規な半導体装置を有する記憶装置を利用したシステムを提供することができる。又は、本発明の一態様は、半導体装置の新規な駆動方法を提供することを課題の位置とする。
【００２２】
又は、本発明の一態様によって、データ保持の容量が大きい記憶装置を提供することができる。又は、本発明の一態様によっては、微細化された記憶装置を提供することができる。又は、本発明の一態様によって、回路規模が低減された記憶装置を提供することできる。又は、本発明の一態様によって、保持データの変化のない記憶装置を提供することができる。又は、本発明の一態様によって、消費電力の低い記憶装置、又はその記憶装置の駆動方法を提供することができる。又は、本発明の一態様によって、読み出し動作、及び加算処理、又は減算処理に要する時間を短くした記憶装置、又はその記憶装置の駆動方法を提供することができる。
【００２３】
なお本発明の一態様の効果は、上記列挙した効果に限定されない。上記列挙した効果は、他の効果の存在を妨げるものではない。なお他の効果は、以下の記載で述べる、本項目で言及していない効果である。本項目で言及していない効果は、当業者であれば明細書又は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一態様は、上記列挙した効果、及び他の効果のうち、少なくとも一つの効果を有するものである。従って本発明の一態様は、場合によっては、上記列挙した効果を有さない場合もある。
【図面の簡単な説明】
【００２４】
【図１】半導体装置の一例を示すブロック図。
【図２】半導体装置の一例を示すブロック図。
【図３】半導体装置の保持ノードの電位の変化を示す図。
【図４】半導体装置の動作例を示すタイミングチャート。
【図５】半導体装置の動作例を示すタイミングチャート。
【図６】半導体装置の一例を示すブロック図。
【図７】半導体装置の一例を示すブロック図。
【図８】半導体装置の一例を示すブロック図。
【図９】半導体装置の一例を示すブロック図。
【図１０】半導体装置の一例を示すブロック図。
【図１１】半導体装置の一例を示すブロック図。
【図１２】記憶装置の一例を示すブロック図。
【図１３】トランジスタの構成例を示す上面図及び断面図。
【図１４】トランジスタの構成例を示す断面図及びエネルギーバンド図。
【図１５】酸素が拡散する経路を示す断面図。
【図１６】トランジスタの構成例を示す上面図及び断面図。
【図１７】トランジスタの構成例を示す上面図及び断面図。
【図１８】トランジスタの構成例を示す上面図及び断面図。
【図１９】トランジスタの構成例を示す上面図及び断面図。
【図２０】トランジスタの構成例を示す上面図及び断面図。
【図２１】トランジスタの構成例を示す上面図及び断面図。
【図２２】メモリセルの構成例を示す断面図。
【図２３】メモリセルの構成例を示す断面図。
【図２４】図２２及び図２３に示すトランジスタＴｒＡの構成例を示す断面図。
【図２５】図２２及び図２３に示すトランジスタＴｒＡの構成例を示す断面図。
【図２６】メモリセルの構成例を示す断面図。
【図２７】メモリセルの構成例を示す断面図。
【図２８】ＣＡＡＣ−ＯＳ及び単結晶酸化物半導体のＸＲＤによる構造解析を説明する図、ならびにＣＡＡＣ−ＯＳの制限視野電子回折パターンを示す図。
【図２９】ＣＡＡＣ−ＯＳの断面ＴＥＭ像、ならびに平面ＴＥＭ像及びその画像解析像。
【図３０】ｎｃ−ＯＳの電子回折パターンを示す図、及びｎｃ−ＯＳの断面ＴＥＭ像。
【図３１】ａ−ｌｉｋｅ  ＯＳの断面ＴＥＭ像。
【図３２】Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。
【図３３】電子部品の作製方法を示すフローチャート及び該電子部品を示す斜視図。
【図３４】電子機器を示す図。
【図３５】電子機器を示す図。
【図３６】ＲＦタグの使用例を示す斜視図。
【発明を実施するための形態】
【００２５】
「電子機器」、「電子部品」、「モジュール」、「半導体装置」の記載について説明する。一般的に、「電子機器」とは、例えば、パーソナルコンピュータ、携帯電話、タブレット端末、電子書籍端末、ウェアラブル端末、ＡＶ機器（ＡＶ；Ａｕｄｉｏ  Ｖｉｓｕａｌ）、電化製品、住宅設備機器、業務用設備機器、デジタルサイネージ、自動車、又は、システムを有する電気製品などをいう場合がある。また、「電子部品」、又は「モジュール」とは、電子機器が有するプロセッサ、記憶装置、センサ、バッテリ、表示装置、発光装置、インターフェース機器、ＲＦタグ（ＲＦ；Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）、受信装置、送信装置などをいう場合がある。また、「半導体装置」とは、半導体素子を用いた装置、又は、電子部品又はモジュールが有する、半導体素子を適用した駆動回路、制御回路、論理回路、信号生成回路、信号変換回路、電位レベル変換回路、電圧源、電流源、切り替え回路、増幅回路、記憶回路、メモリセル、表示回路、表示画素などをいう場合がある。
【００２６】
また、本明細書において、酸化物半導体をＯＳ（Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と表記する場合がある。そのため、チャネル形成領域に酸化物半導体を有するトランジスタをＯＳトランジスタという場合がある。
【００２７】
（実施の形態１）
本実施の形態では、開示する発明の半導体装置の一例について説明する。
【００２８】
＜構成例＞
図１に本発明の一態様の半導体装置の一例を示す。半導体装置１００は、メモリセルＭＣと、制御回路ＣＴＬＣと、を有する。メモリセルＭＣは、トランジスタＷＴｒと、トランジスタＲＴｒと、容量素子Ｃと、を有する。なお、トランジスタＷＴｒはｎチャネル型トランジスタであり、トランジスタＲＴｒはｐチャネル型トランジスタである。
【００２９】
メモリセルＭＣは、配線ＢＬと、配線ＳＬと、配線ＷＬと、配線ＷＬＣと、に電気的に接続されている。
【００３０】
トランジスタＷＴｒの第１端子は、保持ノードＦＮを介して、容量素子Ｃの第１端子と、トランジスタＲＴｒのゲートと、に電気的に接続されている。トランジスタＷＴｒの第２端子は、配線ＢＬと電気的に接続され、トランジスタＷＴｒのゲートは、配線ＷＬと電気的に接続されている。トランジスタＲＴｒの第１端子は、配線ＢＬと電気的に接続され、トランジスタＲＴｒの第２端子は、配線ＳＬと電気的に接続されている。容量素子の第２端子は、配線ＷＬＣと電気的に接続されている。
【００３１】
制御回路ＣＴＬＣは、配線ＷＬＣと電気的に接続されている。
【００３２】
配線ＢＬは、ビット線として機能し、メモリセルＭＣにデータを書き込むときに、配線ＢＬからトランジスタＷＴｒの第２端子に電位が入力される。また、メモリセルＭＣからデータを読み出すときに、トランジスタＲＴｒの第１端子から配線ＢＬに電位が出力される。配線ＳＬは、ソース線として機能し、メモリセルＭＣからデータを読み出すときに、配線ＳＬからトランジスタＲＴｒの第２端子に電位が入力される。配線ＷＬは、ワード線として機能し、メモリセルＭＣにデータを書き込むときに、配線ＷＬからトランジスタＷＴｒのゲートに電位が入力される。配線ＷＬＣは、容量素子Ｃの第２端子に適切な電位を与える配線として機能する。
【００３３】
ここで、制御回路ＣＴＬＣの役割について、図３を用いて説明する。
【００３４】
制御回路ＣＴＬＣは、配線ＷＬＣを介して、容量素子Ｃの第２端子に電圧を印加する機能を有する。ここで、保持ノードＦＮがフローティング状態であるとき、容量素子Ｃの容量結合によって、容量素子Ｃの第２端子の電位の変動に伴って、保持ノードＦＮの電位が変動する。保持ノードＦＮの電位の変動量は、メモリセルＭＣの容量結合係数によって定まる。容量結合係数は、容量素子Ｃの第２端子の電位の変動量、容量素子Ｃの構成、トランジスタＷＴｒのゲート容量、トランジスタＲＴｒのゲート容量、又は保持ノードＦＮの周辺の配線、素子などによって決まる係数である。本明細書の記載では、容量素子Ｃの構成、トランジスタＷＴｒのゲート容量、トランジスタＲＴｒのゲート容量、又は保持ノードＦＮの周辺の配線、素子の影響を無視し、保持ノードＦＮの電位の変動量は、容量素子Ｃの第２端子の電位の変動量と、ほぼ等しいものとする。つまり、本明細書では、容量結合係数を１として、説明していく。
【００３５】
図３は、保持ノードＦＮの電位と、制御回路ＣＴＬＣが容量素子Ｃの第２端子に印加した電圧ＶＷＬＣと、の関係を示した図である。
【００３６】
なお、ここでの制御回路の役割の説明において、半導体装置１００は、４ビットのデータを保持できるものとする。つまり、保持ノードＦＮには、”００００”乃至”１１１１”（２進数表記）に該当する１６値の電位のいずれかを保持することができるものとする。
【００３７】
Ｉｎｉｔｉａｌ  Ｓｔａｔｅは、保持ノードに電位が保持された初期状態を示しており、メモリセルＭＣに、”００００”乃至”１１１１”のいずれか一に該当する電位が保持されている。また、制御回路ＣＴＬＣが容量素子Ｃの第２端子には、０Ｖの電位を印加しており、図３ではＶＷＬＣ＝０と記載している。
【００３８】
ここで、制御回路ＣＴＬＣが容量素子Ｃの第２端子に電圧ＶＷＬＣ＝ΔＶ＋を印加する（ΔＶ＋は正の電圧値とする。）。このとき、保持ノードＦＮの電位は、容量素子Ｃの容量結合によって、ΔＶ＋昇圧する。図３では、この状態をＳｔａｔｅ  １と記載している。
【００３９】
また、Ｉｎｉｔｉａｌ  Ｓｔａｔｅにおいて、制御回路ＣＴＬＣが容量素子Ｃの第２端子に電圧ＶＷＬＣ＝ΔＶ−を印加した場合（ΔＶ−は負の電圧値とする。）、保持ノードＦＮの電位は、容量素子Ｃの容量結合によって、ΔＶ−降圧する。図３では、この状態をＳｔａｔｅ  ２と記載している。
【００４０】
つまり、制御回路ＣＴＬＣから容量素子Ｃの第２端子に任意の電圧を印加することによって、保持ノードＦＮに保持された電位を任意の電圧分、昇降することができる。これにより、保持ノードＦＮに保持されたデータ（値）の加算、又は減算を行うことができる。
【００４１】
次に、保持ノードに保持されたデータの読み出しについて説明する。
【００４２】
トランジスタＲＴｒの第１端子又は第２端子の一方に電位が入力されたとき、トランジスタＲＴｒのゲートに入力される保持ノードＦＮの電位によって、トランジスタＲＴｒの第１端子又は第２端子の他方から出力される電位が決まる。また、保持ノードＦＮの電位だけでなく、トランジスタＲＴｒのチャネル幅、チャネル長、構造、しきい値電圧などによっても、トランジスタＲＴｒの第１端子又は第２端子の他方から出力される電位が決まる。つまり、トランジスタＲＴｒのチャネル幅、チャネル長、構造などを適した構成にすることによって、又はしきい値電圧などを適した値にすることによって、トランジスタＲＴｒの第１端子又は第２端子の他方から出力される電位の絶対値を、保持ノードＦＮの電位の絶対値とほぼ同等の大きさとして、出力することができる。
【００４３】
ただし、トランジスタＲＴｒがｐチャネル型トランジスタのとき、トランジスタＲＴｒのソース−ドレイン間に定電流を流した際、ゲート電圧が低いほど、ソース−ドレイン電圧が大きくなる。この場合、基準電位を０Ｖとして、保持ノードＦＮに保持される電位の反数をとり、その反数がトランジスタＲＴｒの第１端子又は第２端子の他方から出力される電位とほぼ同等の値となるように、トランジスタＲＴｒのサイズ、又は構造などを設計すればよい。
【００４４】
このように、トランジスタＲＴｒのチャネル幅、チャネル長、構造などを適した構成して、又はしきい値電圧などを適した値にして、トランジスタＲＴｒの第１端子又は第２端子の他方から出力された電位を調整し、そのままＡＤコンバータに入力することによって、レベルシフタなどの電位の変換回路を介さずに、保持ノードＦＮに保持されたデータを読み出すことができる。
【００４５】
これにより、電位の読み出しに必要な回路を減らすことができるため、記憶装置の回路規模を低減することができる。したがって、微細な記憶装置を実現することができる。
【００４６】
トランジスタＷＴｒは、チャネル形成領域に酸化物半導体を有するトランジスタ（ＯＳトランジスタ）を適用するのが、好ましい。ＯＳトランジスタは、オフ電流が極めて低いという性質を有するので、ＯＳトランジスタを半導体装置に適用することで、保持ノードＦＮの電位を長時間保持することができる。そのため、保持ノードＦＮの電位をリフレッシュする必要がなくなり、半導体装置１００の消費電力を低下させることができる。
【００４７】
また、半導体装置１００のメモリセルＭＣの有する保持ノードＦＮは、３つ以上の異なる電荷量の状態のいずれか一を保持することができる。つまり、メモリセルＭＣは、３つ以上の異なる状態（多値という場合がある。）のいずれか一を記憶することができるＭＬＣ（Ｍｕｌｔｉ  Ｌｅｖｅｌ  Ｃｅｌｌ）である。例えば、メモリセルＭＣの保持ノードが、４つの異なる電荷量の状態のいずれか一を保持できるとき、そのメモリセルＭＣは４値（２ビット）の記憶が可能であるといい、４値は２進数表記で”００”、”０１”、”１０”、及び”１１”の４つの情報を扱うことができる。
【００４８】
なお、本発明の一態様は、図１に記載の半導体装置１００の構成に限定されない。例えば、図２（Ａ）（Ｂ）に示すそれぞれの半導体装置のどちらか一方の構成としてもよい。図２（Ａ）に示す半導体装置１０１に有するトランジスタＷＴｒは、バックゲートを有しており、トランジスタＷＴｒのバックゲートは、配線ＢＧと電気的に接続されている。この構成によって、配線ＢＧに電位を入力することにより、トランジスタＷＴｒのしきい値電圧の制御を行うことができる。
【００４９】
図２（Ｂ）に示す半導体装置１０２に有するトランジスタＷＴｒは、バックゲートを有しており、トランジスタＷＴｒのバックゲートは、トランジスタＷＴｒのゲートと電気的に接続されている。この構成によって、トランジスタＷＴｒに流れるオン電流を増加することができる。
【００５０】
＜動作例＞
次に、本発明の一態様である半導体装置１００の動作について説明する。図４、及び図５は、半導体装置１００の動作例を示したタイミングチャートである。
【００５１】
＜＜書き込み動作＞＞
初めに、半導体装置１００の書き込み動作の一例について説明する。メモリセルＭＣにデータを書き込む際、配線ＷＬに高レベル電位を印加して、トランジスタＷＴｒをオン状態とする。その後、配線ＢＬに書き込みビット信号を入力して、トランジスタＷＴｒを介して、保持ノードＦＮに該書き込みビット信号を書き込む。最後に、配線ＷＬに低レベル電位を印加して、トランジスタＷＴｒをオフ状態にすることで、メモリセルＭＣへのデータの書き込みを完了することができる。なお、配線ＷＬＣの電位は、常に基準電位であることが好ましい。
【００５２】
図４は、半導体装置１００にデータを書き込む動作の例を示したタイミングチャートである。図４では、時刻Ｔ０乃至時刻Ｔ４において、保持ノードＦＮにデータを書き込むときの、配線ＷＬ、配線ＷＬＣ、配線ＳＬ、配線ＢＬ、及び保持ノードＦＮの電位の変化を示している。
【００５３】
また、本動作例で説明する半導体装置１００が有するメモリセルＭＣは、４値の記憶が可能であるとする。つまり、メモリセルＭＣは、”００”、”０１”、”１０”、及び”１１”の４つの情報を扱うことができる。また、”００”乃至”１１”の情報を表す電位を、それぞれＶ００、Ｖ０１、Ｖ１０、Ｖ１１とする。なお、それぞれの電位の高低は、Ｖ００、Ｖ０１、Ｖ１０、Ｖ１１の順に高くなるものとし、電位Ｖ００と電位Ｖ０１の電位差をΔＶとし、電位Ｖ０１と電位Ｖ１０の電位差をΔＶとし、電位Ｖ１０と電位Ｖ１１の電位差をΔＶとする。本動作例では、一例として保持ノードＦＮに、後述する電位Ｖ０１を書き込む動作を示す。
【００５４】
なお、半導体装置１００が有するトランジスタＲＴｒはｐチャネル型トランジスタなので、線形領域内において、トランジスタＲＴｒのソース−ドレイン間に定電流を流した際、ゲート電圧が低いほど、ソース−ドレイン電圧が大きくなる。この場合、Ｖ００を基準電位として０Ｖとし、かつ保持ノードＦＮに保持する電位をＶ００、−Ｖ０１、−Ｖ１０、−Ｖ１１として、トランジスタＲＴｒの第１端子又は第２端子の他方からそれぞれ電位Ｖ００、Ｖ０１、Ｖ１０、Ｖ１１を出力するようにすればよい。
【００５５】
配線ＷＬには、高レベル電位（図４ではＨｉｇｈと記載している。）、又は低レベル電位（図４ではＬｏｗと記載している。）のいずれかが入力される。なお、ここでの高レベル電位とは、トランジスタＷＴｒをオン状態にするのに十分に高い電位であるとし、ここでの低レベル電位とは、トランジスタＷＴｒをオフ状態にするのに十分に低い電位であるとする。
【００５６】
配線ＳＬには、高レベル電位（図４ではＨｉｇｈと記載している。）、又は低レベル電位（図４ではＬｏｗと記載している。）のいずれかが入力される。なお、ここでの高レベル電位とは、電位Ｖ１１よりも十分に高い電位であることが好ましい。
【００５７】
配線ＷＬＣには、電位Ｖ１１、Ｖ１０、Ｖ０１、Ｖ００、−Ｖ０１、−Ｖ１０、−Ｖ１１のいずれか一が入力される。つまり、それぞれの電位の高低については、Ｖ１１、Ｖ１０、Ｖ０１、Ｖ００、−Ｖ０１、−Ｖ１０、−Ｖ１１の順に低くなっている。
【００５８】
配線ＢＬには、書き込み動作を行うとき、電位Ｖ００、−Ｖ０１、−Ｖ１０、−Ｖ１１のいずれか一が入力される。また読み出し動作を行うときは、配線ＢＬは、Ｖ１１、Ｖ１０、Ｖ０１の電位をとる場合がある。
【００５９】
時刻Ｔ０から時刻Ｔ１までの間において、配線ＷＬに低レベル電位が入力され、配線ＳＬに低レベル電位が入力され、配線ＢＬに電位Ｖ００が入力される。加えて配線ＷＬＣは、電位Ｖ００が入力されている。また、保持ノードＦＮには、初期状態として、電位Ｖ００が保持されている。
【００６０】
時刻Ｔ１において、配線ＢＬに、電位−Ｖ０１がプリチャージされる。これにより、トランジスタＷＴｒの第２端子に電位−Ｖ０１が印加される。
【００６１】
時刻Ｔ２において、配線ＷＬに高レベル電位が入力される。これにより、トランジスタＷＴｒのゲートに高レベル電位が印加され、トランジスタＷＴｒがオン状態となる。
【００６２】
このため、配線ＢＬと保持ノードＦＮとの間で電気的に導通が可能となるので、時刻Ｔ２から時刻Ｔ３までの間において、配線ＢＬから保持ノードＦＮに電荷が流入される。この結果、保持ノードＦＮに電位−Ｖ０１が保持される。
【００６３】
時刻Ｔ３において、配線ＷＬに低レベル電位が入力される。これにより、トランジスタＷＴｒのゲートに低レベル電位が印加され、トランジスタＷＴｒがオフ状態となる。
【００６４】
このため、配線ＢＬと保持ノードＦＮとの間で電気的に非導通となるので、配線ＢＬと保持ノードＦＮとの間で電荷の流入、流出は起こらない。
【００６５】
時刻Ｔ３から時刻Ｔ４までの間において、トランジスタＷＴｒがオフ状態となったあとに、配線ＢＬには、電位Ｖ００が入力される。
【００６６】
上述の時刻Ｔ０乃至時刻Ｔ４の動作を行うことで、メモリセルＭＣの保持ノードＦＮにデータを書き込むことができる。
【００６７】
＜＜読み出し動作、加算処理、減算処理＞＞
次に、半導体装置１００において、加算処理又は減算処理をしてデータを読み出す動作の一例について説明する。メモリセルＭＣの保持データに加算処理又は減算処理を行うとき、制御回路ＣＴＬＣから、配線ＷＬＣに、保持データに加算する値、又は保持データから減算する値に応じた電位を印加する。これにより、メモリセルＭＣに元々保持されたデータの電位は、加算処理されたデータの電位、又は減算処理されたデータの電位に変動する。その後、配線ＳＬに高レベル電位を印加して、トランジスタＲＴｒの第２端子に高レベル電位を入力する。これによって、トランジスタＲＴｒの第１端子から、加算処理されたデータの電位、又は減算処理されたデータの電位を出力し、配線ＢＬを介して、読み出すことができる。
【００６８】
図５（Ａ）は、半導体装置１００のメモリセルＭＣからデータを読み出して、読み出したデータに対して加算処理を行う動作を示したタイミングチャートであり、図５（Ｂ）は、減算処理を行う動作を示したタイミングチャートである。図５（Ａ）、又は図５（Ｂ）では、時刻Ｔ５乃至時刻Ｔ９において、保持ノードＦＮにデータを書き込むときの、配線ＷＬ、配線ＷＬＣ、配線ＳＬ、配線ＢＬ、及び保持ノードＦＮの電位の変化を示している。
【００６９】
図５（Ａ）では、一例として、時刻Ｔ５において保持ノードＦＮには電位−Ｖ０１が保持されているものとする。そして、図５（Ａ）では、保持ノードＦＮに保持された電位−Ｖ０１に対して加算処理を行って、その後に読み出しを行う動作を示す。また、図５（Ｂ）では、一例として、時刻Ｔ５において保持ノードＦＮには電位−Ｖ１１が保持されているものとする。そして、図５（Ｂ）では、保持ノードＦＮに保持された電位−Ｖ１１に対して減算処理を行って、その後に読み出しを行う動作を示す。
【００７０】
始めに、読み出し時に加算処理を行う動作（図５（Ａ）のタイミングチャート）について説明する。
【００７１】
時刻Ｔ５において、配線ＷＬに低レベル電位が入力され、配線ＷＬＣに電位Ｖ００が入力され、配線ＳＬに低レベル電位が入力され、配線ＢＬに電位Ｖ００が入力される。また、前述のとおり、保持ノードＦＮは、時刻Ｔ５以前から電位−Ｖ０１を保持している。
【００７２】
時刻Ｔ６において、配線ＷＬＣに電位−Ｖ１０が入力される。これにより、容量素子Ｃの第２端子に電位−Ｖ１０が印加される。ところで、配線ＷＬには低レベル電位が入力されているので、トランジスタＷＴｒはオフ状態である。つまり、保持ノードＦＮは、フローティング状態となっているので、容量素子Ｃの第２端子の電位が変動することによって、保持ノードＦＮの電位も合わせて変動する（ブースティング効果）。メモリセルＭＣにおける容量結合係数が１である場合、保持ノードＦＮの電位の変動量は、容量素子Ｃの第２端子の電位の変動量と、同じとなる。
【００７３】
時刻Ｔ５での容量素子Ｃの第２端子の電位はＶ００であり、時刻Ｔ７での容量素子Ｃの第２端子の電位は−Ｖ１０である。したがって、時刻Ｔ５から時刻Ｔ７までの間で容量素子Ｃの第２端子の電位の変動量は、−２ΔＶとなる。
【００７４】
そのため、フローティング状態である保持ノードＦＮの電位は、元から保持されていた電位−Ｖ０１に容量素子Ｃの第２端子の電位の変動量として２ΔＶ減少する。その結果、保持ノードＦＮの電位は、電位−Ｖ１１まで降圧される。
【００７５】
時刻Ｔ７において、配線ＳＬに高レベル電位が入力される。このとき、保持ノードＦＮの電位がトランジスタＲＴｒのゲートに与えられているので、保持ノードＦＮの電位と、トランジスタＲＴｒの第１端子−第２端子間の電流と、に応じて、電圧が定まる。そのため、配線ＳＬから配線ＢＬに電流が流れるとき、トランジスタＲＴｒにおいて、保持ノードＦＮに応じた電位が配線ＢＬに出力される。ここでは、保持ノードＦＮの電位の反数とほぼ同等の電位が、配線ＢＬに出力されるものとする。そのため、配線ＢＬに、保持ノードＦＮの電位−Ｖ１１の反数、すなわち電位Ｖ１１とほぼ同等の電位がトランジスタＲＴｒの第１端子から供給される。
【００７６】
このとき、配線ＢＬに接続されている読み出し回路に、配線ＢＬの電位が入力されることによって、メモリセルＭＣの保持ノードＦＮに保持されている電位、すなわちデータに加算処理を行った結果を読み出すことができる。
【００７７】
時刻Ｔ８において、配線ＷＬＣに電位Ｖ００が入力され、配線ＳＬに低レベル電位が入力される。これにより、配線ＳＬから配線ＢＬへの電荷の供給がなくなるため、配線ＢＬの電位がＶ００に降圧される。
【００７８】
上述の時刻Ｔ５乃至Ｔ９の動作を行うことで、メモリセルＭＣの保持ノードＦＮのデータに加算処理を施して、加算処理されたデータを読み出すことができる。
【００７９】
次に、読み出し時に減算処理を行う動作（図５（Ｂ）のタイミングチャート）について説明する。
【００８０】
時刻Ｔ５において、配線ＷＬに低レベル電位が入力され、配線ＷＬＣに電位Ｖ００が入力され、配線ＳＬに低レベル電位が入力され、配線ＢＬに電位Ｖ００が入力される。また、前述のとおり、保持ノードＦＮには、時刻Ｔ５以前から電位−Ｖ１１が保持されているものとする。
【００８１】
時刻Ｔ６において、配線ＷＬＣに電位Ｖ１０が入力される。これにより、容量素子Ｃの第２端子に電位Ｖ１０が印加される。ところで、配線ＷＬには低レベル電位が入力されているので、トランジスタＷＴｒはオフ状態である。つまり、保持ノードＦＮは、フローティング状態となっているので、容量素子Ｃの第２端子に電位が変動することによって、保持ノードＦＮの電位も合わせて変動する。メモリセルＭＣにおける容量結合係数が１である場合、保持ノードＦＮの電位の変動量は、容量素子Ｃの第２端子の電位の変動量と、同じとなる。
【００８２】
時刻Ｔ５での容量素子Ｃの第２端子の電位はＶ００であり、時刻Ｔ７での容量素子Ｃの第２端子の電位はＶ１０である。したがって、時刻Ｔ５から時刻Ｔ７までの間で容量素子Ｃの第２端子の電位の変動量は、２ΔＶとなる。
【００８３】
そのため、フローティング状態である保持ノードＦＮの電位は、元から保持されていた電位−Ｖ１１に容量素子Ｃの第２端子の電位の変動量として２ΔＶ加わる。その結果、保持ノードＦＮの電位は、電位−Ｖ０１まで降圧される。
【００８４】
時刻Ｔ７において、配線ＳＬに高レベル電位が入力される。このとき、保持ノードＦＮの電位がトランジスタＲＴｒのゲートに与えられているので、保持ノードＦＮの電位と、トランジスタＲＴｒの第１端子−第２端子間の電流と、に応じて、電圧が定まる。そのため、配線ＳＬから配線ＢＬに電流が流れるとき、トランジスタＲＴｒにおいて、保持ノードＦＮに応じた電位が、配線ＢＬに出力される。ここでは、保持ノードＦＮの電位とほぼ同等の電位が、配線ＢＬに出力されるものとする。そのため、配線ＢＬに、保持ノードＦＮの電位−Ｖ０１の反数、すなわち電位Ｖ０１とほぼ同等の電位がトランジスタＲＴｒの第１端子から供給される。
【００８５】
このとき、配線ＢＬに接続されている読み出し回路に、配線ＢＬの電位が入力されることによって、メモリセルＭＣの保持ノードＦＮに保持されている電位、すなわちデータに減算処理を行った結果を読み出すことができる。
【００８６】
時刻Ｔ８において、配線ＷＬＣに電位Ｖ００が入力され、配線ＳＬに低レベル電位が入力される。これにより、配線ＳＬから配線ＢＬへの電荷の供給がなくなるため、配線ＢＬの電位がＶ００に降圧される。
【００８７】
上述の時刻Ｔ５乃至Ｔ９の動作を行うことで、メモリセルＭＣの保持ノードＦＮのデータに減算処理を施して、減算処理されたデータを読み出すことができる。
【００８８】
このように、半導体装置１００を用いて、かつ上述の動作を行うことによって、加算処理回路、又は減算処理回路などを使用せずに、保持ノードに保持された多値のデータに対して加算処理、又は減算処理を施すことができる。加えて、その演算結果を外部に出力することができる。
【００８９】
上述の半導体装置１００は加算処理回路、又は減算処理回路を必要としないため、半導体装置１００を有する記憶装置の回路規模を低減することができる。つまり、記憶装置の微細化を実現することができる。
【００９０】
また、上述の動作は加算処理回路、又は減算処理回路を必要としないため、読み出したデータをデジタル値に変換する必要もなくなる。そのため、データの加算処理、又は減算処理に要する時間を短縮することができる。
【００９１】
また、上述したような減算処理を用いることによって、半導体装置１００に保持された多値のデータの値（以下、Ａ値と呼ぶ。）と任意の値（以下、Ｂ値と呼ぶ。）との比較を行うことができる（以下、比較処理と呼ぶ。）。具体的には、メモリセルＭＣに保持されたＡ値と比較するＢ値に応じた電位の反数をとり、制御回路ＣＴＬＣから、配線ＷＬＣに、その電位の反数に応じた電位を印加する。つまり、半導体装置１００では、メモリセルＭＣに保持されたＡ値からＢ値を引く減算処理が行われる。その後、トランジスタＲＴｒの第１端子から、配線ＢＬを介して、減算処理の結果に応じた電位の出力を行う。そして、出力された減算処理の結果に応じた電位を読み出し、そのデータが正の値か、負の値か、又は０か、を判別することによって、メモリセルＭＣに保持されたＡ値とＢ値との比較を行うことができる。このように、減算処理を応用することにより、メモリセルＭＣに保持された多値のデータの値と、任意の値との比較処理を行うことができる。
【００９２】
なお、本実施の形態において、半導体装置１００のメモリセルＭＣにおける容量結合係数を１としているが、容量素子Ｃの構成、又は保持ノードＦＮの周辺の配線、素子の影響などによって、実際には容量結合係数は１未満となる場合がある。そのような場合、半導体装置１００の作製時において影響をなるべく少なくするような構成にする、又は、容量結合係数に応じて、制御回路ＣＴＬＣから容量素子Ｃの第２端子に印加する電位を調整する、などの対応を行えばよい。
【００９３】
また、本実施の形態では、多値のデータを保持できるメモリセルだけでなく、アナログ値のデータを保持できるメモリセルを適用した場合でも実現することができる。つまり、アナログ値のデータも、上述した処理と同様に、加算処理、減算処理、又は比較処理を行うことができる。
【００９４】
なお、本実施の形態において、本発明の一態様として述べた一例は、他の複数の例と適宜組み合わせることができる。
【００９５】
なお、本実施の形態において、本発明の一態様について述べた。又は、他の実施の形態において、本発明の一態様について述べる。ただし、本発明の一態様は、これらに限定されない。つまり、本実施の形態及び他の実施の形態では、様々な発明の態様が記載されているため、本発明の一態様は、特定の態様に限定されない。例えば、本発明の一態様として、トランジスタのチャネル形成領域、ソースドレイン領域などが、酸化物半導体を有する場合の例を示したが、本発明の一態様は、これに限定されない。場合によっては、又は、状況に応じて、本発明の一態様における様々なトランジスタ、トランジスタのチャネル形成領域、又は、トランジスタのソースドレイン領域などは、様々な半導体を有していてもよい。場合によっては、又は、状況に応じて、本発明の一態様における様々なトランジスタ、トランジスタのチャネル形成領域、又は、トランジスタのソースドレイン領域などは、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、又は、有機半導体などの少なくとも一つを有していてもよい。又は例えば、場合によっては、又は、状況に応じて、本発明の一態様における様々なトランジスタ、トランジスタのチャネル形成領域、又は、トランジスタのソースドレイン領域などは、酸化物半導体を有していなくてもよい。
【００９６】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【００９７】
（実施の形態２）
本実施の形態では、実施の形態１で述べた半導体装置１００とは別の構成例の半導体装置について説明する。
【００９８】
＜構成例１＞
図６（Ａ）に、本発明の一態様の半導体装置を示す。半導体装置１１０は、メモリセルＭＣと、制御回路ＣＴＬＣと、を有する。メモリセルＭＣは、トランジスタＷＴｒと、トランジスタＲＴｒと、容量素子Ｃと、を有する。なお、トランジスタＷＴｒはｎチャネル型トランジスタであり、トランジスタＲＴｒはｐチャネル型トランジスタである。
【００９９】
メモリセルＭＣは、配線ＷＢＬと、配線ＲＢＬと、配線ＳＬと、配線ＷＬと、配線ＷＬＣと、に電気的に接続されている。
【０１００】
トランジスタＷＴｒの第１端子は、保持ノードＦＮを介して、容量素子Ｃの第１端子と、トランジスタＲＴｒのゲートと電気的に接続されている。トランジスタＷＴｒの第２端子は、配線ＷＢＬと電気的に接続され、トランジスタＷＴｒのゲートは、配線ＷＬと電気的に接続されている。トランジスタＲＴｒの第１端子は、配線ＲＢＬと電気的に接続され、トランジスタＲＴｒの第２端子は、配線ＳＬと電気的に接続されている。容量素子の第２端子は、配線ＷＬＣと電気的に接続されている。
【０１０１】
制御回路ＣＴＬＣは、配線ＷＬＣと電気的に接続されている。
【０１０２】
配線ＷＢＬは、書き込みビット線として機能し、メモリセルＭＣにデータを書き込むときに、配線ＷＢＬからトランジスタＷＴｒの第２端子に電位が入力される。配線ＲＢＬは、読み出しビット線として機能し、メモリセルＭＣからデータを読み出すときに、トランジスタＲＴｒの第１端子から配線ＲＢＬに電位が出力される。配線ＳＬは、ソース線として機能し、メモリセルＭＣからデータを読み出すときに、配線ＳＬからトランジスタＲＴｒの第２端子に電位が入力される。配線ＷＬは、ワード線として機能し、メモリセルＭＣにデータを書き込むときに、配線ＷＬからトランジスタＷＴｒのゲートに電位が入力される。配線ＷＬＣは、容量素子Ｃの第２端子に適切な電位を与える配線として機能する。
【０１０３】
半導体装置１１０は、上述のとおり半導体装置１００とほぼ同様の接続構成を有しているが、半導体装置１００では、書き込みビット信号、又は読み出しビット信号の供給（伝達）を行うのに配線ＢＬを共用しているのに対し、半導体装置１１０では、書き込みビット信号を配線ＷＢＬで伝達し、又は読み出しビット信号を配線ＲＢＬで伝達する構成となっている。
【０１０４】
このため、半導体装置１１０の書き込み動作、及び読み出し動作は、半導体装置１００の動作と同様に行うことができる。
【０１０５】
なお、本発明の一態様は、図６に記載の半導体装置１１０の構成に限定されない。例えば、図７（Ａ）、（Ｂ）に示すそれぞれの半導体装置のどちらか一方の構成としてもよい。図７（Ａ）に示す半導体装置１１１に有するトランジスタＷＴｒは、バックゲートを有しており、トランジスタＷＴｒのバックゲートは、配線ＢＧと電気的に接続されている。この構成によって、配線ＢＧに電位を入力することにより、トランジスタＷＴｒのしきい値電圧の制御を行うことができる。
【０１０６】
図７（Ｂ）に示す半導体装置１１２に有するトランジスタＷＴｒは、バックゲートを有しており、トランジスタＷＴｒのバックゲートは、トランジスタＷＴｒのゲートと電気的に接続されている。この構成によって、トランジスタＷＴｒに流れるオン電流を増加することができる。
【０１０７】
＜構成例２＞
図６（Ｂ）に、本発明の一態様の半導体装置を示す。半導体装置１２０は、メモリセルＭＣと、制御回路ＣＴＬＣと、を有する。メモリセルＭＣは、トランジスタＷＴｒと、トランジスタＲＴｒと、容量素子Ｃと、を有する。なお、トランジスタＷＴｒ及びトランジスタＲＴｒはｎチャネル型トランジスタである。
【０１０８】
半導体装置１２０の接続構成については、半導体装置１００の記載を参酌する。
【０１０９】
トランジスタＷＴｒと、トランジスタＲＴｒと、は、ｎチャネル型トランジスタであるため、トランジスタＷＴｒとトランジスタＲＴｒと、の構成する材料、又は工程を同一にすることができる。例えば、トランジスタＷＴｒと、トランジスタＲＴｒと、は、それぞれのチャネル形成領域に酸化物半導体を有するトランジスタとしてもよい。このように、トランジスタＷＴｒと、トランジスタＲＴｒと、の構成する材料、又は工程を同一にすることによって、半導体装置１２０の製造工程を短縮することができる。
【０１１０】
チャネル形成領域に酸化物半導体を有するトランジスタを適用するによって、該トランジスタのオフ電流を極めて低くすることができる。これにより、保持ノードＦＮの電位を長時間保持することができるため、保持ノードＦＮの電位をリフレッシュする必要がなくなり、半導体装置１２０の消費電力を低下させることができる。
【０１１１】
なお、半導体装置１２０の有するトランジスタＲＴｒはｎチャネル型のトランジスタであるため、トランジスタＲＴｒのソース−ドレイン間に定電流を流した際、ゲート電圧が高いほど、ソース−ドレイン電圧が大きくなる。このため、保持ノードＦＮに書き込む電位及びトランジスタＲＴｒの第１端子から出力される電位は、半導体装置１００の場合と異なる。この場合、トランジスタＲＴｒにバックゲートを設けて、トランジスタＲＴｒのしきい値電圧を制御する、又は配線ＢＬに補正回路などを設けて、トランジスタＲＴｒの第１端子から出力された電位を適正な値に補正する、などの対応を行うのがよい。
【０１１２】
なお、本発明の一態様は、図６に記載の半導体装置１２０の構成に限定されない。例えば、図８（Ａ）、（Ｂ）に示すそれぞれの半導体装置のどちらか一方の構成としてもよい。図８（Ａ）に示す半導体装置１２１に有するトランジスタＷＴｒは、バックゲートを有しており、トランジスタＷＴｒのバックゲートは、配線ＢＧと電気的に接続されている。この構成によって、配線ＢＧに電位を入力することにより、トランジスタＷＴｒのしきい値電圧の制御を行うことができる。
【０１１３】
図８（Ｂ）に示す半導体装置１２２に有するトランジスタＷＴｒは、バックゲートを有しており、トランジスタＷＴｒのバックゲートは、トランジスタＷＴｒのゲートと電気的に接続されている。この構成によって、トランジスタＷＴｒに流れるオン電流を増加することができる。
【０１１４】
＜構成例３＞
図９（Ａ）に、本発明の一態様の半導体装置を示す。半導体装置１３０は、トランジスタＳＴｒと、制御回路ＣＴＬＣ［１］乃至制御回路ＣＴＬＣ［ｍ］と、メモリセルＭＣ［１］乃至メモリセルＭＣ［ｍ］と、を有する（ｍは１以上の整数）。
【０１１５】
メモリセルＭＣ［ｉ］は、トランジスタＷＴｒ［ｉ］と、トランジスタＲＴｒ［ｉ］と、容量素子Ｃ［ｉ］と、を有する（ｉは１以上ｍ以下の整数）。なお、トランジスタＷＴｒ［ｉ］は、ｎチャネル型トランジスタであり、トランジスタＲＴｒ［ｉ］は、ｐチャネル型トランジスタである。
【０１１６】
メモリセルＭＣ［ｉ］は、配線ＷＢＬと、配線ＷＬ［ｉ］と、配線ＷＬＣ［ｉ］と、に電気的に接続されている。
【０１１７】
トランジスタＷＴｒ［ｉ］の第１端子は、保持ノードＦＮ［ｉ］を介して、容量素子Ｃ［ｉ］の第１端子と、トランジスタＲＴｒ［ｉ］のゲートと電気的に接続されている。トランジスタＷＴｒ［ｉ］の第２端子は、配線ＷＢＬと電気的に接続され、トランジスタＷＴｒ［ｉ］のゲートは、配線ＷＬ［ｉ］と電気的に接続されている。容量素子Ｃ［ｉ］の第２端子は、配線ＷＬＣ［ｉ］と電気的に接続され、配線ＷＬＣ［ｉ］は、制御回路ＣＴＬＣ［ｉ］と電気的に接続されている。
【０１１８】
トランジスタＳＴｒの第１端子は、配線ＲＢＬと電気的に接続され、トランジスタＳＴｒの第２端子は、トランジスタＲＴｒ［１］の第１端子と電気的に接続され、トランジスタＳＴｒのゲートは、配線ＳＧと電気的に接続されている。トランジスタＲＴｒ［ｍ］の第１端子は、配線ＳＬと電気的に接続されている。トランジスタＲＴｒ［１］乃至トランジスタＲＴｒ［ｍ］は、直列に接続されている。
【０１１９】
つまり、半導体装置１３０は、実施の形態１の半導体装置１００に示したメモリセルＭＣを複数用いて、ＮＡＮＤ型の接続構成としたストリングである。
【０１２０】
次に、半導体装置１３０の書き込み動作、及び加算、減算処理後の読み出し動作について説明する。
【０１２１】
半導体装置１３０の書き込み動作は、配線ＷＬ［ｉ］に電位を印加することによってメモリセルＭＣ［ｉ］が選択され、配線ＷＢＬからメモリセルＭＣ［ｉ］に書き込みビット信号が供給されることで行われる。すなわち、半導体装置１３０の書き込み動作は、実施の形態１で説明した、半導体装置１００の書き込み動作と同様に行うことができる。
【０１２２】
半導体装置１３０の加算、又は減算処理後の読み出し動作は、読み出したいメモリセルＭＣ［ｉ］のあるストリングのトランジスタＳＴｒをオン状態にするため、配線ＳＧに高レベル電位を出力することで行われる。
【０１２３】
次に、読み出したいメモリセルＭＣ［ｉ］に対して、実施の形態１で説明した加算処理、又は減算処理を行う。具体的には、制御回路ＣＴＬＣ［ｉ］から、配線ＷＬＣ［ｉ］を介して、容量素子Ｃ［ｉ］の第２端子に電位を印加し、容量結合によって保持ノードＦＮ［ｉ］の電位を昇降させる。
【０１２４】
ところで、非選択のメモリセルＭＣ［ｊ］については、制御回路ＣＴＬＣ［ｊ］から、配線ＷＬＣ［ｊ］を介して、容量素子Ｃ［ｊ］の第２端子に−Ｖ１１よりも十分に低い電位を印加して、トランジスタＲＴｒ［ｊ］をオン状態にする（ｊは、１以上ｍ以下のｉではない整数）。これにより、非選択のメモリセルＭＣ［ｊ］のトランジスタＲＴｒ［ｊ］のソース−ドレイン間に電流を流したとき、トランジスタＲＴｒ［ｊ］のソース−ドレイン間で電位差はほぼ生じなくなる。つまり、配線ＲＢＬと配線ＳＬとの間に電流を流したとき、トランジスタＲＴｒ［１］乃至トランジスタＲＴｒ［ｍ］のうち、ソース−ドレイン間で電位差が生じるのはトランジスタＲＴｒ［ｉ］のみとなるので、トランジスタＲＴｒ［ｉ］のドレインから配線ＲＢＬに保持ノードＦＮ［ｉ］とほぼ同等の電位が出力される。この出力された電位を読み出し回路などで読み出すことで、加算処理、又は減算処理されたメモリセルＭＣ［ｉ］のデータを読み出すことができる。
【０１２５】
なお、図９（Ａ）の半導体装置１３０は、配線ＷＢＬ、配線ＲＢＬ、配線ＳＧ、配線ＳＬ、配線ＷＬ［１］、配線ＷＬ［ｍ］、配線ＷＬＣ［１］、配線ＷＬＣ［ｍ］、制御回路ＣＴＬＣ［１］、制御回路ＣＴＬＣ［ｍ］、メモリセルＭＣ［１］、メモリセルＭＣ［ｍ］、トランジスタＳＴｒ、トランジスタＷＴｒ［１］、トランジスタＷＴｒ［ｍ］、トランジスタＲＴｒ［１］、トランジスタＲＴｒ［ｍ］、容量素子Ｃ［１］、容量素子Ｃ［ｍ］、保持ノードＦＮ［１］、保持ノードＦＮ［ｍ］のみ図示しており、それ以外の符号、配線、素子などを省略している。
【０１２６】
＜構成例４＞
図９（Ｂ）に、本発明の一態様の半導体装置を示す。半導体装置１４０は、トランジスタＳＴｒと、制御回路ＣＴＬＣ［１］乃至制御回路ＣＴＬＣ［ｍ］と、メモリセルＭＣ［１］乃至メモリセルＭＣ［ｍ］と、を有する（ｍは１以上の整数）。
【０１２７】
メモリセルＭＣ［ｉ］は、トランジスタＷＴｒ［ｉ］と、トランジスタＲＴｒ［ｉ］と、容量素子Ｃ［ｉ］と、を有する（ｉは１以上ｍ以下の整数）。
【０１２８】
メモリセルＭＣ［ｉ］は、配線ＷＢＬと、配線ＷＬ［ｉ］と、配線ＷＬＣ［ｉ］と、配線ＳＬと、に電気的に接続されている。
【０１２９】
トランジスタＷＴｒ［ｉ］の第１端子は、保持ノードＦＮ［ｉ］を介して、容量素子Ｃ［ｉ］の第１端子と、トランジスタＲＴｒ［ｉ］のゲートと電気的に接続されている。トランジスタＷＴｒ［ｉ］の第２端子は、配線ＷＢＬと電気的に接続され、トランジスタＷＴｒ［ｉ］のゲートは、配線ＷＬ［ｉ］と電気的に接続されている。容量素子Ｃ［ｉ］の第２端子は、配線ＷＬＣ［ｉ］と電気的に接続され、配線ＷＬＣ［ｉ］は、制御回路ＣＴＬＣ［ｉ］と電気的に接続されている。
【０１３０】
トランジスタＳＴｒの第１端子は、配線ＲＢＬと電気的に接続され、トランジスタＳＴｒの第２端子は、トランジスタＲＴｒ［１］乃至トランジスタＲＴｒ［ｍ］のそれぞれの第１端子と電気的に接続され、トランジスタＳＴｒのゲートは、配線ＳＧと電気的に接続されている。配線ＳＬは、トランジスタＲＴｒ［１］乃至トランジスタＲＴｒ［ｍ］のそれぞれの第２端子と、電気的に接続されている。
【０１３１】
半導体装置１４０は、実施の形態１の半導体装置１００に示したメモリセルＭＣを複数用いて、ＮＯＲ型の接続構成としたストリングである。
【０１３２】
次に、半導体装置１４０の書き込み動作、及び読み出し動作について説明する。
【０１３３】
半導体装置１４０の書き込み動作は、配線ＷＬ［ｉ］に電位を印加することによってメモリセルＭＣ［ｉ］が選択され、配線ＷＢＬからメモリセルＭＣ［ｉ］に書き込みビット信号が供給されることで行われる。すなわち、実施の形態１で説明した、半導体装置１００の書き込み動作と同様に行うことができる。
【０１３４】
半導体装置１４０の読み出し動作は、読み出したいメモリセルＭＣ［ｉ］のあるストリングのトランジスタＳＴｒをオン状態にするため、配線ＳＧに高レベル電位を出力することで行われる。
【０１３５】
次に、読み出したいメモリセルＭＣ［ｉ］に対して、実施の形態１で説明した加算処理、又は減算処理を行う。具体的には、制御回路ＣＴＬＣ［ｉ］から、配線ＷＬＣ［ｉ］を介して、容量素子Ｃ［ｉ］の第２端子に電位を印加し、容量結合によって保持ノードＦＮ［ｉ］の電位を昇降させる。
【０１３６】
ところで、非選択のメモリセルＭＣ［ｊ］については、制御回路ＣＴＬＣ［ｊ］から、配線ＷＬＣ［ｊ］を介して、容量素子Ｃ［ｊ］の第２端子にＶ１１よりも十分に高い電位を印加して、トランジスタＲＴｒ［ｊ］をオフ状態とする（ｊは、１以上ｍ以下のｉではない整数）。これにより、非選択のメモリセルＭＣ［ｊ］のトランジスタＲＴｒ［ｊ］のソース−ドレイン間で電流は流れない。つまり、配線ＲＢＬと配線ＳＬとの間のトランジスタＲＴｒ［１］乃至トランジスタＲＴｒ［ｍ］のうち、オン状態となるのは、トランジスタＲＴｒ［ｉ］のみとなるので、トランジスタＲＴｒ［ｉ］のドレインから配線ＲＢＬに保持ノードＦＮ［ｉ］とほぼ同等の電位が入力される。
【０１３７】
なお、図９（Ｂ）の半導体装置１４０は、配線ＷＢＬ、配線ＲＢＬ、配線ＳＧ、配線ＳＬ、配線ＷＬ［１］、配線ＷＬ［ｍ］、配線ＷＬＣ［１］、配線ＷＬＣ［ｍ］、制御回路ＣＴＬＣ［１］、制御回路ＣＴＬＣ［ｍ］、メモリセルＭＣ［１］、メモリセルＭＣ［ｍ］、トランジスタＳＴｒ、トランジスタＷＴｒ［１］、トランジスタＷＴｒ［ｍ］、トランジスタＲＴｒ［１］、トランジスタＲＴｒ［ｍ］、容量素子Ｃ［１］、容量素子Ｃ［ｍ］、保持ノードＦＮ［１］、保持ノードＦＮ［ｍ］のみ図示しており、それ以外の符号、配線、素子などを省略している。
【０１３８】
なお、本発明の一態様は、図９（Ｂ）の半導体装置１４０の構成に限定せず、状況に応じて、又は場合によって、その構成を適宜変更してもよい。例えば、半導体装置１４０を構成する配線の数を増減してもよい。その場合の構成を、図９（Ｃ）に示す。半導体装置１４１は、半導体装置１４０の配線ＷＢＬと配線ＲＢＬをまとめて１本の配線ＢＬとした構成となっている。半導体装置１４１の書き込み動作、又は読み出し動作は、配線ＢＬを共有して、書き込みビット信号、又は読み出しビット信号の伝達を行う。
【０１３９】
＜構成例５＞
図１０に、本発明の一態様の半導体装置を示す。
【０１４０】
半導体装置１３５は、構成例３に示した半導体装置１３０と同じ構成の半導体装置１３０［１］乃至半導体装置１３０［ｎ］を列状に配置した構成となっている（ｎは１以上の整数）。加えて、半導体装置１３０［１］乃至半導体装置１３０［ｎ］は、それぞれｍ個のメモリセルＭＣを有する。つまり、半導体装置１３５は、列方向にｍ個、行方向にｎ個、合計ｍ×ｎ個のメモリセルを有する。なお、半導体装置１３５において、ｉ行目かつｊ列目に位置するメモリセルは、メモリセルＭＣ［ｉ，ｊ］と表記する（ここでのｉは１以上ｍ以下の整数であり、ここでのｊは１以上ｎ以下の整数である。）。なお、メモリセルＭＣ［１，１］乃至メモリセルＭＣ［ｍ，ｎ］のそれぞれの構成は、図９に示したメモリセルＭＣ［１］乃至メモリセルＭＣ［ｍ］の一と同じ構成となっている。
【０１４１】
半導体装置１３５は、制御回路ＣＴＬＣ［１］乃至制御回路ＣＴＬＣ［ｍ］を有する。制御回路ＣＴＬＣ［１］乃至制御回路ＣＴＬＣ［ｍ］は、それぞれ配線ＷＬＣ［１］乃至配線ＷＬＣ［ｍ］と電気的に接続されている。配線ＷＬＣ［ｉ］は、メモリセルＭＣ［ｉ，１］乃至メモリセルＭＣ［ｉ，ｎ］と電気的に接続されている。
【０１４２】
半導体装置１３５は、配線ＷＬ［１，１］乃至配線ＷＬ［ｍ，ｎ］と電気的に接続されている。なお、配線ＷＬ［１，１］乃至配線ＷＬ［ｍ，ｎ］は、１行につきｎ本、行方向に延線されている。配線ＷＬ［ｉ，１］乃至配線ＷＬ［ｉ，ｎ］は、それぞれメモリセルＭＣ［ｉ，１］乃至メモリセルＭＣ［ｉ，ｎ］と電気的に接続されている。
【０１４３】
半導体装置１３５は、配線ＲＢＬ［１］乃至配線ＲＢＬ［ｎ］と電気的に接続されている。また、半導体装置１３５は、配線ＷＢＬ［１］乃至配線ＷＢＬ［ｎ］と電気的に接続されている。加えて、半導体装置１３５は、配線ＳＬ［１］乃至配線ＳＬ［ｎ］と電気的に接続されている。更に、半導体装置１３５は、配線ＳＧ［１］乃至配線ＳＧ［ｎ］と電気的に接続されている。具体的には、配線ＲＢＬ［ｊ］は、トランジスタＳＴｒ［ｊ］の第１端子と電気的に接続され、配線ＷＢＬ［ｊ］は、メモリセルＭＣ［１，ｊ］乃至メモリセルＭＣ［ｍ，ｊ］と電気的に接続され、配線ＳＬ［ｊ］は、メモリセルＭＣ［ｍ，ｊ］と電気的に接続され、配線ＳＧ［ｊ］は、トランジスタＳＴｒ［ｊ］のゲートと電気的に接続されている。
【０１４４】
半導体装置１３５において、メモリセルＭＣ［ｉ，ｊ］にデータを書き込むとき、始めに配線ＷＬ［ｉ，ｊ］に所定の電位を印加して、メモリセルＭＣ［ｉ，ｊ］を選択する。その後、配線ＷＢＬ［ｊ］から書き込みビット信号を供給することで、メモリセルＭＣ［ｉ，ｊ］にデータを書き込むことができる。すなわち、半導体装置１３５の書き込み動作は、半導体装置１００、又は半導体装置１３０の書き込み動作と同様に行うことができる。
【０１４５】
また、半導体装置１３５において、メモリセルＭＣ［ｉ，ｊ］のデータに加算処理又は減算処理して読み出すとき、始めに配線ＳＧ［ｊ］に所定の電位を印加して、メモリセルＭＣ［ｉ，ｊ］を有する半導体装置１３０［ｊ］を選択する。次に、読み出したいメモリセルＭＣ［ｉ，ｊ］に対して、実施の形態１で説明した加算処理、又は減算処理を行う。具体的には、制御回路ＣＴＬＣ［ｉ］から、配線ＷＬＣ［ｉ］を介して、所定の電位を印加して、容量結合によってメモリセルＭＣ［ｉ，ｊ］の保持ノードの電位を昇降させる。一方、読み出しを行わないメモリセルＭＣ［ｋ，ｊ］については、制御回路ＣＴＬＣ［ｋ］から、配線ＷＬＣ［ｋ］を介して、十分に低い電位を印加して、メモリセルＭＣ［ｋ，ｊ］の有するトランジスタＲＴｒをオン状態にする（ｋは、１以上ｍ以下のｉではない整数）。この状態で配線ＲＢＬ［ｊ］と配線ＳＬ［ｊ］との間に電流を流したとき、メモリセルＭＣ［ｋ，ｊ］の有するトランジスタＲＴｒのソース−ドレイン間で電位差は生じず、メモリセルＭＣ［ｉ，ｊ］の有するトランジスタＲＴｒのソース−ドレイン間のみに電位差が生じる。このため、メモリセルＭＣ［ｉ，ｊ］の有するトランジスタＲＴｒのドレインから配線ＲＢＬにメモリセルＭＣ［ｉ，ｊ］の保持ノードとほぼ同様の電位が出力される。この出力された電位を読み出し回路などで読み出すことで、加算処理、又は減算処理されたメモリセルＭＣ［ｉ，ｊ］のデータを読み出すことができる。
【０１４６】
このような構成を適用することによって、記憶容量の大きい半導体装置を実現することができる。
【０１４７】
なお、図１０の半導体装置１３５は、半導体装置１３０［１］、半導体装置１３０［ｊ］、半導体装置１３０［ｎ］、配線ＷＢＬ［１］、配線ＷＢＬ［ｊ］、配線ＷＢＬ［ｎ］、配線ＲＢＬ［１］、配線ＲＢＬ［ｊ］、配線ＲＢＬ［ｎ］、配線ＳＬ［１］、配線ＳＬ［ｊ］、配線ＳＬ［ｎ］、配線ＳＧ［１］、配線ＳＧ［ｊ］、配線ＳＧ［ｎ］、配線ＷＬＣ［１］、配線ＷＬＣ［ｉ］、配線ＷＬＣ［ｍ］、配線ＷＬ［１，１］、配線ＷＬ［１，ｊ］、配線ＷＬ［１，ｎ］、配線ＷＬ［ｉ，１］、配線ＷＬ［ｉ，ｊ］、配線ＷＬ［ｉ，ｎ］、配線ＷＬ［ｍ，１］、配線ＷＬ［ｍ，ｊ］、配線ＷＬ［ｍ，ｎ］、制御回路ＣＴＬＣ［１］、制御回路ＣＴＬＣ［ｉ］、制御回路ＣＴＬＣ［ｍ］、メモリセルＭＣ［１，１］、メモリセルＭＣ［１，ｊ］、メモリセルＭＣ［１，ｎ］、メモリセルＭＣ［ｉ，１］、メモリセルＭＣ［ｉ，ｊ］、メモリセルＭＣ［ｉ，ｎ］、メモリセルＭＣ［ｍ，１］、メモリセルＭＣ［ｍ，ｊ］、メモリセルＭＣ［ｍ，ｎ］、トランジスタＳＴｒ［１］、トランジスタＳＴｒ［ｊ］、トランジスタＳＴｒ［ｎ］のみ図示しており、それ以外の符号、配線、素子などは省略している。
【０１４８】
＜構成例６＞
図１１に、本発明の一態様の半導体装置を示す。
【０１４９】
半導体装置１４５は、構成例４に示した半導体装置１４０と同じ構成の半導体装置１４０［１］乃至半導体装置１４０［ｎ］を列状に配置した構成となっている（ｎは１以上の整数）。加えて、半導体装置１４０［１］乃至半導体装置１４０［ｎ］は、それぞれｍ個のメモリセルＭＣを有する。つまり、半導体装置１４５は、列方向にｍ個、行方向にｎ個、合計ｍ×ｎ個のメモリセルＭＣを有する。なお、半導体装置１４５において、ｉ行目かつｊ列目に位置するメモリセルＭＣは、メモリセルＭＣ［ｉ，ｊ］と表記する（ここでのｉは１以上ｍ以下の整数であり、ここでのｊは１以上ｎ以下の整数である。）。なお、メモリセルＭＣ［１，１］乃至メモリセルＭＣ［ｍ，ｎ］の構成は、図１に示したメモリセルＭＣと同じである。
【０１５０】
半導体装置１４５は、制御回路ＣＴＬＣ［１］乃至制御回路ＣＴＬＣ［ｍ］を有する。制御回路ＣＴＬＣ［１］乃至制御回路ＣＴＬＣ［ｍ］は、それぞれ配線ＷＬＣ［１］乃至配線ＷＬＣ［ｍ］と電気的に接続されている。配線ＷＬＣ［ｉ］は、メモリセルＭＣ［ｉ，１］乃至メモリセルＭＣ［ｉ，ｎ］と電気的に接続されている。
【０１５１】
半導体装置１４５は、配線ＷＬ［１，１］乃至配線ＷＬ［ｍ，ｎ］と電気的に接続されている。なお、配線ＷＬ［１，１］乃至配線ＷＬ［ｍ，ｎ］は、１行につきｎ本、行方向に延線されている。配線ＷＬ［ｉ，１］乃至配線ＷＬ［ｉ，ｎ］は、それぞれメモリセルＭＣ［ｉ，１］乃至メモリセルＭＣ［ｉ，ｎ］と電気的に接続されている。
【０１５２】
半導体装置１４５は、配線ＲＢＬ［１］乃至配線ＲＢＬ［ｎ］と電気的に接続されている。また、半導体装置１４５は、配線ＷＢＬ［１］乃至配線ＷＢＬ［ｎ］と電気的に接続されている。加えて、半導体装置１４５は、配線ＳＬ［１］乃至配線ＳＬ［ｎ］と電気的に接続されている。更に、半導体装置１４５は、配線ＳＧ［１］乃至配線ＳＧ［ｎ］と電気的に接続されている。具体的には、配線ＲＢＬ［ｊ］は、トランジスタＳＴｒ［ｊ］の第１端子と電気的に接続され、配線ＷＢＬ［ｊ］は、メモリセルＭＣ［１，ｊ］乃至メモリセルＭＣ［ｍ，ｊ］と電気的に接続され、配線ＳＬ［ｊ］は、メモリセルＭＣ［１，ｊ］乃至メモリセルＭＣ［ｍ，ｊ］と電気的に接続され、配線ＳＧ［ｊ］は、トランジスタＳＴｒ［ｊ］のゲートと電気的に接続されている。
【０１５３】
半導体装置１４５において、メモリセルＭＣ［ｉ，ｊ］にデータを書き込むとき、初めに配線ＷＬ［ｉ，ｊ］に所定の電位を印加して、メモリセルＭＣ［ｉ，ｊ］を選択する。その後、配線ＷＢＬ［ｊ］から書き込みビット信号を供給することで、メモリセルＭＣ［ｉ，ｊ］にデータを書き込むことができる。すなわち、半導体装置１４５の書き込み動作は、半導体装置１００、半導体装置１３０、又は半導体装置１３５の書き込み動作と同様に行うことができる。
【０１５４】
また、半導体装置１４５において、メモリセルＭＣ［ｉ，ｊ］のデータに加算処理又は減算処理して読み出すとき、始めに配線ＳＧ［ｊ］に所定の電位を印加して、メモリセルＭＣ［ｉ，ｊ］を有する半導体装置１４０［ｊ］を選択する。次に、読み出したいメモリセルＭＣ［ｉ，ｊ］に対して、実施の形態１で説明した加算処理、又は減算処理を行う。具体的には、制御回路ＣＴＬＣ［ｉ］から、配線ＷＬＣ［ｉ］を介して、所定の電位を印加して、容量結合によってメモリセルＭＣ［ｉ，ｊ］の保持ノードの電位を昇降させる。一方、読み出しを行わないメモリセルＭＣ［ｋ，ｊ］については、制御回路ＣＴＬＣ［ｋ］から、配線ＷＬＣ［ｋ］を介して、十分に高い電位を印加して、メモリセルＭＣ［ｋ，ｊ］の有するトランジスタＲＴｒをオフ状態とする（ｋは、１以上ｍ以下のｉではない整数）。この状態で配線ＲＢＬ［ｊ］と配線ＳＬ［ｊ］との間に電流を流したとき、メモリセルＭＣ［ｋ，ｊ］の有するトランジスタＲＴｒのソース−ドレイン間で電流は流れず、メモリセルＭＣ［ｉ，ｊ］の有するトランジスタＲＴｒのソース−ドレイン間のみに電流が流れ、電位差が生じる。このため、メモリセルＭＣ［ｉ，ｊ］の有するトランジスタＲＴｒのドレインから配線ＲＢＬにメモリセルＭＣ［ｉ，ｊ］の保持ノードとほぼ同様の電位が出力される。この出力された電位を読み出し回路などで読み出すことで、加算処理、又は減算処理されたメモリセルＭＣ［ｉ，ｊ］のデータを読み出すことができる。
【０１５５】
このような構成を適用することによって、記憶容量の大きい半導体装置を実現することができる。
【０１５６】
なお、図１１の半導体装置１４５は、半導体装置１４０［１］、半導体装置１４０［ｊ］、半導体装置１４０［ｎ］、配線ＷＢＬ［１］、配線ＷＢＬ［ｊ］、配線ＷＢＬ［ｎ］、配線ＲＢＬ［１］、配線ＲＢＬ［ｊ］、配線ＲＢＬ［ｎ］、配線ＳＬ［１］、配線ＳＬ［ｊ］、配線ＳＬ［ｎ］、配線ＳＧ［１］、配線ＳＧ［ｊ］、配線ＳＧ［ｎ］、配線ＷＬＣ［１］、配線ＷＬＣ［ｉ］、配線ＷＬＣ［ｍ］、配線ＷＬ［１，１］、配線ＷＬ［１，ｊ］、配線ＷＬ［１，ｎ］、配線ＷＬ［ｉ，１］、配線ＷＬ［ｉ，ｊ］、配線ＷＬ［ｉ，ｎ］、配線ＷＬ［ｍ，１］、配線ＷＬ［ｍ，ｊ］、配線ＷＬ［ｍ，ｎ］、制御回路ＣＴＬＣ［１］、制御回路ＣＴＬＣ［ｉ］、制御回路ＣＴＬＣ［ｍ］、メモリセルＭＣ［１，１］、メモリセルＭＣ［１，ｊ］、メモリセルＭＣ［１，ｎ］、メモリセルＭＣ［ｉ，１］、メモリセルＭＣ［ｉ，ｊ］、メモリセルＭＣ［ｉ，ｎ］、メモリセルＭＣ［ｍ，１］、メモリセルＭＣ［ｍ，ｊ］、メモリセルＭＣ［ｍ，ｎ］、トランジスタＳＴｒ［１］、トランジスタＳＴｒ［ｊ］、トランジスタＳＴｒ［ｎ］のみ図示しており、それ以外の符号、配線、素子などは省略している。
【０１５７】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【０１５８】
（実施の形態３）
本発明の一態様に係る記憶装置の構成の一例について、図１２を用いながら説明する。
【０１５９】
図１２に記憶装置の構成の一例を示す。記憶装置２６００は、周辺回路２６０１、及びメモリセルアレイ２６１０を有する。周辺回路２６０１は、ローデコーダ２６２１、ワード線ドライバ回路２６２２、ビット線ドライバ回路２６３０、出力回路２６４０、コントロールロジック回路２６６０を有する。
【０１６０】
ビット線ドライバ回路２６３０は、カラムデコーダ２６３１、プリチャージ回路２６３２、センスアンプ２６３３、及び書き込み回路２６３４を有する。プリチャージ回路２６３２は、実施の形態１、及び実施の形態２で説明した配線ＢＬ、配線ＳＬ、配線ＷＢＬ、配線ＲＢＬ（図１２に図示していない）をプリチャージする機能を有する。センスアンプ２６３３は、配線ＢＬ、又は配線ＲＢＬから読み出されたデータ信号を増幅する機能を有する。増幅されたデータ信号は、出力回路２６４０を介して、デジタルのデータ信号ＲＤＡＴＡとして記憶装置２６００の外部に出力される。
【０１６１】
また、記憶装置２６００には、外部から電源電圧として低電源電圧（ＶＳＳ）、周辺回路２６０１用の高電源電圧（ＶＤＤ）、メモリセルアレイ２６１０用の高電源電圧（ＶＩＬ）が供給される。
【０１６２】
また、記憶装置２６００には、制御信号（ＣＥ、ＷＥ、ＲＥ）、アドレス信号ＡＤＤＲ、データ信号ＷＤＡＴＡが外部から入力される。アドレス信号ＡＤＤＲは、ローデコーダ２６２１及びカラムデコーダ２６３１に入力され、データ信号ＷＤＡＴＡは書き込み回路２６３４に入力される。
【０１６３】
コントロールロジック回路２６６０は、外部からの入力信号（ＣＥ、ＷＥ、ＲＥ）を処理して、ローデコーダ２６２１、カラムデコーダ２６３１の制御信号を生成する。ＣＥは、チップイネーブル信号であり、ＷＥは、書き込みイネーブル信号であり、ＲＥは、読み出しイネーブル信号である。コントロールロジック回路２６６０が処理する信号は、これに限定されるものではなく、必要に応じて、他の制御信号を入力すればよい。
【０１６４】
なお、上述の各回路あるいは各信号は、必要に応じて、適宜、取捨することができる。
【０１６５】
また、ｐチャネル型Ｓｉトランジスタと、後述する実施の形態の酸化物半導体（好ましくはＩｎ、Ｇａ、及びＺｎを含む酸化物）をチャネル形成領域に含むトランジスタと、を記憶装置２６００に適用することで、小型の記憶装置２６００を提供できる。また、消費電力低減することが可能な記憶装置２６００を提供できる。また、動作速度を向上することが可能な記憶装置２６００を提供できる。特に、Ｓｉトランジスタはｐチャネル型のみとすることで、製造コストを低く抑えることができる。
【０１６６】
なお、本実施の形態の構成例は、図１２の構成に限定されない。例えば、周辺回路２６０１の一部、例えばプリチャージ回路２６３２又は／及びセンスアンプ２６３３をメモリセルアレイ２６１０の下層に設ける、などのように適宜構成を変更してもよい。また、例えば、実施の形態２の構成例５の半導体装置１３５、又は構成例６の半導体装置１４５をメモリセルアレイ２６１０に適用した場合、制御回路ＣＴＬＣ［１］乃至制御回路ＣＴＬＣ［ｍ］を、ローデコーダ２６２１、又はワード線ドライバ回路２６２２の周辺に別途設けた構成としてもよい。
【０１６７】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【０１６８】
（実施の形態４）
本実施の形態では、開示する発明の一態様に係るトランジスタについて説明する。
【０１６９】
なお、本発明の一態様に係るトランジスタは、実施の形態７で説明するｎｃ−ＯＳ又はＣＡＡＣ−ＯＳを有することが好ましい。
【０１７０】
＜トランジスタの構成例１＞
図１３（Ａ）乃至図１３（Ｃ）は、トランジスタ１４００ａの上面図及び断面図である。図１３（Ａ）は上面図である。図１３（Ｂ）は、図１３（Ａ）に示す一点鎖線Ａ１−Ａ２に対応する断面図であり、図１３（Ｃ）は、図１３（Ａ）に示す一点鎖線Ａ３−Ａ４に対応する断面図である。なお、図１３（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。なお、一点鎖線Ａ１−Ａ２をトランジスタ１４００ａのチャネル長方向、一点鎖線Ａ３−Ａ４をトランジスタ１４００ａのチャネル幅方向と呼ぶ場合がある。
【０１７１】
トランジスタ１４００ａは、基板１４５０と、基板１４５０上の絶縁膜１４０１と、絶縁膜１４０１上の導電膜１４１４と、導電膜１４１４を覆うように形成された絶縁膜１４０２と、絶縁膜１４０２上の絶縁膜１４０３と、絶縁膜１４０３上の絶縁膜１４０４と、絶縁膜１４０４上に、金属酸化物１４３１、金属酸化物１４３２の順で形成された積層と、金属酸化物１４３２の上面及び側面と接する導電膜１４２１と、同じく金属酸化物１４３２の上面及び側面と接する導電膜１４２３と、導電膜１４２１上の導電膜１４２２と、導電膜１４２３上の導電膜１４２４と、導電膜１４２２、導電膜１４２４上の絶縁膜１４０５と、金属酸化物１４３１、金属酸化物１４３２、導電膜１４２１乃至導電膜１４２４及び絶縁膜１４０５と接する金属酸化物１４３３と、金属酸化物１４３３上の絶縁膜１４０６と、絶縁膜１４０６上の導電膜１４１１と、導電膜１４１１上の導電膜１４１２と、導電膜１４１２上の導電膜１４１３と、導電膜１４１３を覆うように形成された絶縁膜１４０７と、絶縁膜１４０７上の絶縁膜１４０８を有する。なお、金属酸化物１４３１、金属酸化物１４３２及び金属酸化物１４３３をまとめて、金属酸化物１４３０と呼称する。
【０１７２】
金属酸化物１４３２は半導体であり、トランジスタ１４００ａのチャネルとしての機能を有する。
【０１７３】
また、金属酸化物１４３１及び金属酸化物１４３２は、領域１４４１及び領域１４４２を有する。領域１４４１は、導電膜１４２１と、金属酸化物１４３１、金属酸化物１４３２が接する領域の近傍に形成され、領域１４４２は、導電膜１４２３と、金属酸化物１４３１、金属酸化物１４３２が接する領域の近傍に形成される。
【０１７４】
領域１４４１、領域１４４２は低抵抗領域としての機能を有する。金属酸化物１４３１、金属酸化物１４３２は、領域１４４１を有することで、導電膜１４２１との間のコンタクト抵抗を低減させることが可能になる。同様に、金属酸化物１４３１、金属酸化物１４３２は、領域１４４２を有することで、導電膜１４２３との間のコンタクト抵抗を低減させることが可能になる。
【０１７５】
導電膜１４２１、導電膜１４２２は、トランジスタ１４００ａのソース電極又はドレイン電極の一方としての機能を有する。導電膜１４２３、導電膜１４２４は、トランジスタ１４００ａのソース電極又はドレイン電極の他方としての機能を有する。
【０１７６】
導電膜１４２２は導電膜１４２１よりも酸素を透過しにくい機能を有する。これにより、酸化による導電膜１４２１の導電率の低下を防ぐことが可能になる。
【０１７７】
同様に、導電膜１４２４は導電膜１４２３よりも酸素を透過しにくい機能を有する。これにより、酸化による導電膜１４２３の導電率の低下を防ぐことが可能になる。
【０１７８】
導電膜１４１１乃至導電膜１４１３は、トランジスタ１４００ａの第１のゲート電極としての機能を有する。
【０１７９】
導電膜１４１１、導電膜１４１３は、導電膜１４１２よりも酸素を透過しにくい機能を有する。これにより、酸化による導電膜１４１２の導電率の低下を防ぐことが可能になる。
【０１８０】
絶縁膜１４０６は、トランジスタ１４００ａの第１のゲート絶縁膜としての機能を有する。
【０１８１】
導電膜１４１４は、トランジスタ１４００ａの第２のゲート電極としての機能を有する。
【０１８２】
導電膜１４１１乃至導電膜１４１３と導電膜１４１４は同じ電位が与えられてもよいし、異なる電位が与えられてもよい。また導電膜１４１４は、場合によっては省略してもよい。
【０１８３】
絶縁膜１４０１乃至絶縁膜１４０４は、トランジスタ１４００ａの下地絶縁膜としての機能を有する。また、絶縁膜１４０２乃至絶縁膜１４０４は、トランジスタ１４００ａの第２のゲート絶縁膜としての機能も有する。
【０１８４】
絶縁膜１４０５乃至１４０８は、トランジスタ１４００ａの保護絶縁膜又は層間絶縁膜としての機能を有する。
【０１８５】
図１３（Ｃ）に示すように、金属酸化物１４３２の側面は、導電膜１４１１に囲まれている。上記構成をとることで、導電膜１４１１の電界によって、金属酸化物１４３２を電気的に取り囲むことができる。ゲート電極の電界によって、半導体を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ  ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造とよぶ。そのため、金属酸化物１４３２の全体（バルク）にチャネルが形成される。ｓ−ｃｈａｎｎｅｌ構造は、トランジスタのソース−ドレイン間に大電流を流すことができ、トランジスタのオン電流を高くすることができる。
【０１８６】
ｓ−ｃｈａｎｎｅｌ構造は、高いオン電流が得られるため、ＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）など微細化されたトランジスタが要求される半導体装置に適した構造といえる。トランジスタを微細化できるため、該トランジスタを有する半導体装置は、集積度の高い、高密度化された半導体装置とすることが可能となる。
【０１８７】
トランジスタ１４００ａにおいて、ゲート電極として機能する領域は、絶縁膜１４０５などに形成された開口部１４１５を埋めるように自己整合（ｓｅｌｆ  ａｌｉｇｎ）的に形成される。
【０１８８】
図１３（Ｂ）に示すように、導電膜１４１１と導電膜１４２２は、絶縁膜を間に介して、互いに重なる領域を有する。同様に、導電膜１４１１と導電膜１４２３は、絶縁膜を間に介して、互いに重なる領域を有する。これらの領域は、ゲート電極と、ソース電極又はドレイン電極との間に生じた寄生容量として機能し、トランジスタ１４００ａの動作速度を低下させる原因になり得る。トランジスタ１４００ａは、絶縁膜１４０５を設けることで、上述の寄生容量を低下させることが可能になる。絶縁膜１４０５は、比誘電率の低い材料からなることが好ましい。
【０１８９】
図１４（Ａ）は、トランジスタ１４００ａの中央部を拡大したものである。図１４（Ａ）において、導電膜１４１１の底面が、絶縁膜１４０６及び金属酸化物１４３３を介して、金属酸化物１４３２の上面と平行に面する領域の長さを、幅ＬＧとして示す。幅ＬＧは、ゲート電極の線幅を表す。また、図１４（Ａ）において、導電膜１４２１と導電膜１４２３の間の長さを、幅ＬＳＤとして示す。幅ＬＳＤは、ソース電極とドレイン電極との間の長さを表す。
【０１９０】
幅ＬＳＤは最小加工寸法で決定されることが多い。図１４（Ａ）に示すように、幅ＬＧは、幅ＬＳＤよりも小さい。すなわち、トランジスタ１４００ａは、ゲート電極の線幅を、最小加工寸法より小さくすることが可能になる。具体的には、幅ＬＧは、５ｎｍ以上かつ６０ｎｍ以下、好ましくは５ｎｍ以上かつ３０ｎｍ以下とすることが可能になる。
【０１９１】
図１４（Ａ）において、導電膜１４２１及び導電膜１４２２の厚さの合計、又は、導電膜１４２３及び導電膜１４２４の厚さの合計を高さＨＳＤと表す。
【０１９２】
絶縁膜１４０６の厚さを、高さＨＳＤ以下とすることで、ゲート電極からの電界がチャネル形成領域全体に印加することが可能になり好ましい。絶縁膜１４０６の厚さは、３０ｎｍ以下、好ましくは１０ｎｍ以下とする。
【０１９３】
また、導電膜１４２２と導電膜１４１１の間に形成される寄生容量、及び、導電膜１４２４と導電膜１４１１の間に形成される寄生容量の値は、絶縁膜１４０５の厚さに反比例する。例えば、絶縁膜１４０５の厚さを、絶縁膜１４０６の厚さの３倍以上、好ましくは５倍以上とすることで、寄生容量は無視できるほど小さくなり、好ましい。その結果、トランジスタ１４００ａを高周波数で動作させることが可能になる。
【０１９４】
以下、トランジスタ１４００ａの各構成要素について説明を行う。
【０１９５】
＜＜金属酸化物層＞＞
まず、金属酸化物１４３１乃至金属酸化物１４３３に適用可能な金属酸化物について説明を行う。
【０１９６】
トランジスタ１４００ａは、非導通状態においてソースとドレインとの間を流れる電流（オフ電流）が低いことが好適である。オフ電流が低いトランジスタとしては、チャネル形成領域に酸化物半導体を有するトランジスタが挙げられる。
【０１９７】
金属酸化物１４３２は、例えば、インジウム（Ｉｎ）を含む酸化物半導体である。金属酸化物１４３２は、例えば、インジウムを含むと、キャリア移動度（電子移動度）が高くなる。また、金属酸化物１４３２は、元素Ｍを含むと好ましい。元素Ｍは、好ましくは、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、イットリウム（Ｙ）又はスズ（Ｓｎ）などとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素（Ｂ）、シリコン（Ｓｉ）、チタン（Ｔｉ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、ゲルマニウム（Ｇｅ）、ジルコニウム（Ｚｒ）、モリブデン（Ｍｏ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、ネオジム（Ｎｄ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン（Ｗ）、マグネシウム（Ｍｇ）などがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。元素Ｍは、例えば、酸素との結合エネルギーが高い元素である。例えば、酸素との結合エネルギーがインジウムよりも高い元素である。又は、元素Ｍは、例えば、金属酸化物のエネルギーギャップを大きくする機能を有する元素である。また、金属酸化物１４３２は、亜鉛（Ｚｎ）を含むと好ましい。金属酸化物は、亜鉛を含むと結晶化しやすくなる場合がある。
【０１９８】
ただし、金属酸化物１４３２は、インジウムを含む酸化物半導体に限定されない。金属酸化物１４３２は、例えば、亜鉛スズ酸化物、ガリウムスズ酸化物などの、インジウムを含まず、亜鉛を含む酸化物半導体、ガリウムを含む酸化物半導体、スズを含む酸化物半導体などであっても構わない。
【０１９９】
金属酸化物１４３２は、例えば、エネルギーギャップが大きい酸化物半導体を用いる。金属酸化物１４３２のエネルギーギャップは、例えば、２．５ｅＶ以上かつ４．２ｅＶ以下、好ましくは２．８ｅＶ以上かつ３．８ｅＶ以下、さらに好ましくは３ｅＶ以上かつ３．５ｅＶ以下とする。
【０２００】
金属酸化物１４３２は、後述するＣＡＡＣ−ＯＳ膜であることが好ましい。
【０２０１】
例えば、金属酸化物１４３１及び金属酸化物１４３３は、金属酸化物１４３２を構成する酸素以外の元素一種以上、又は二種以上から構成される金属酸化物である。金属酸化物１４３２を構成する酸素以外の元素一種以上、又は二種以上から金属酸化物１４３１及び金属酸化物１４３３が構成されるため、金属酸化物１４３１と金属酸化物１４３２との界面、及び金属酸化物１４３２と金属酸化物１４３３との界面において、界面準位が形成されにくい。
【０２０２】
なお、金属酸化物１４３１がＩｎ−Ｍ−Ｚｎ酸化物のとき、Ｉｎ及びＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％より高く、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％より高いとする。金属酸化物１４３１をスパッタリング法で成膜する場合、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４などの原子数比を満たすスパッタリングターゲットを用いることができる。
【０２０３】
また、金属酸化物１４３２がＩｎ−Ｍ−Ｚｎ酸化物のとき、Ｉｎ及びＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが２５ａｔｏｍｉｃ％より高く、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％より高く、Ｍが６６ａｔｏｍｉｃ％未満とする。金属酸化物１４３２をスパッタリング法で成膜する場合、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１などの原子数比を満たすスパッタリングターゲットを用いることができる。特に、スパッタリングターゲットとして、原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１を用いる場合、成膜される金属酸化物１４３２の原子数比は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３近傍となる場合がある。
【０２０４】
また、金属酸化物１４３３がＩｎ−Ｍ−Ｚｎ酸化物のとき、Ｉｎ及びＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％より高く、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％より高くする。例えば、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４などが好ましい。また、金属酸化物１４３３は、金属酸化物１４３１と同種の金属酸化物を用いても構わない。
【０２０５】
また、金属酸化物１４３１又は金属酸化物１４３３がインジウムを含まなくても構わない場合がある。例えば、金属酸化物１４３１又は金属酸化物１４３３が酸化ガリウムであっても構わない。
【０２０６】
次に、金属酸化物１４３１乃至金属酸化物１４３３の積層により構成される金属酸化物１４３０の機能及びその効果について、図１４（Ｂ）に示すエネルギーバンド構造図を用いて説明する。図１４（Ｂ）は、図１４（Ａ）にＹ１−Ｙ２の鎖線で示した部位のエネルギーバンド構造を示している。また、図１４（Ｂ）は、トランジスタ１４００ａのチャネル形成領域とその近傍のエネルギーバンド構造を示している。
【０２０７】
図１４（Ｂ）中、Ｅｃ１４０４、Ｅｃ１４３１、Ｅｃ１４３２、Ｅｃ１４３３、Ｅｃ１４０６は、それぞれ、絶縁膜１４０４、金属酸化物１４３１、金属酸化物１４３２、金属酸化物１４３３、絶縁膜１４０６の伝導帯下端のエネルギーを示している。
【０２０８】
ここで、真空準位と伝導帯下端のエネルギーとの差（「電子親和力」ともいう。）は、真空準位と価電子帯上端のエネルギーとの差（イオン化ポテンシャルともいう。）からエネルギーギャップを引いた値となる。なお、エネルギーギャップは、分光エリプソメータを用いて測定できる。また、真空準位と価電子帯上端のエネルギー差は、紫外線光電子分光分析（ＵＰＳ：Ｕｌｔｒａｖｉｏｌｅｔ  Ｐｈｏｔｏｅｌｅｃｔｒｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）装置を用いて測定できる。
【０２０９】
絶縁膜１４０４と絶縁膜１４０６は絶縁体であるため、Ｅｃ１４０６とＥｃ１４０４は、Ｅｃ１４３１、Ｅｃ１４３２、及びＥｃ１４３３よりも真空準位に近い（電子親和力が小さい）。
【０２１０】
金属酸化物１４３２は、金属酸化物１４３１及び金属酸化物１４３３よりも電子親和力の大きい金属酸化物を用いる。例えば、金属酸化物１４３２として、金属酸化物１４３１及び金属酸化物１４３３よりも電子親和力の０．０７ｅＶ以上かつ１．３ｅＶ以下、好ましくは０．１ｅＶ以上かつ０．７ｅＶ以下、さらに好ましくは０．１５ｅＶ以上かつ０．４ｅＶ以下大きい金属酸化物を用いる。なお、電子親和力は、真空準位と伝導帯下端のエネルギーとの差である。
【０２１１】
なお、インジウムガリウム酸化物は、小さい電子親和力と、高い酸素ブロック性を有する。そのため、金属酸化物１４３３がインジウムガリウム酸化物を含むと好ましい。ガリウム原子割合［Ｇａ／（Ｉｎ＋Ｇａ）］は、例えば、７０％以上、好ましくは８０％以上、さらに好ましくは９０％以上とする。
【０２１２】
このとき、ゲート電圧を印加すると、金属酸化物１４３１、金属酸化物１４３２、金属酸化物１４３３のうち、電子親和力の大きい金属酸化物１４３２にチャネルが形成される。
【０２１３】
そのため、電子は、金属酸化物１４３１、金属酸化物１４３３の中ではなく、金属酸化物１４３２の中を主として移動する。そのため、金属酸化物１４３１と絶縁膜１４０４との界面、あるいは、金属酸化物１４３３と絶縁膜１４０６との界面に、電子の流れを阻害する界面準位が多く存在したとしても、トランジスタのオン電流にはほとんど影響を与えない。金属酸化物１４３１、金属酸化物１４３３は、絶縁膜のように機能する。
【０２１４】
金属酸化物１４３１と金属酸化物１４３２との間には、金属酸化物１４３１と金属酸化物１４３２との混合領域を有する場合がある。また、金属酸化物１４３２と金属酸化物１４３３との間には、金属酸化物１４３２と金属酸化物１４３３との混合領域を有する場合がある。混合領域は、界面準位密度が低くなる。そのため、金属酸化物１４３１、金属酸化物１４３２及び金属酸化物１４３３の積層体は、それぞれの界面近傍において、エネルギーが連続的に変化する（連続接合ともいう。）バンド構造となる。
【０２１５】
金属酸化物１４３１と金属酸化物１４３２の界面、あるいは、金属酸化物１４３２と金属酸化物１４３３との界面は、上述したように界面準位密度が小さいため、金属酸化物１４３２中で電子の移動が阻害されることが少なく、トランジスタのオン電流を高くすることが可能になる。
【０２１６】
例えば、トランジスタ中の電子の移動は、チャネル形成領域の物理的な凹凸が大きい場合に阻害される。トランジスタのオン電流を高くするためには、例えば、金属酸化物１４３２の上面又は下面（被形成面、ここでは金属酸化物１４３１の上面）の、１μｍ×１μｍの範囲における二乗平均平方根（ＲＭＳ：Ｒｏｏｔ  Ｍｅａｎ  Ｓｑｕａｒｅ）粗さが１ｎｍ未満、好ましくは０．６ｎｍ未満、さらに好ましくは０．５ｎｍ未満、より好ましくは０．４ｎｍ未満とすればよい。また、１μｍ×１μｍの範囲における平均面粗さ（Ｒａともいう。）が１ｎｍ未満、好ましくは０．６ｎｍ未満、さらに好ましくは０．５ｎｍ未満、より好ましくは０．４ｎｍ未満とすればよい。また、１μｍ×１μｍの範囲における最大高低差（Ｐ−Ｖともいう。）が１０ｎｍ未満、好ましくは９ｎｍ未満、さらに好ましくは８ｎｍ未満、より好ましくは７ｎｍ未満とすればよい。ＲＭＳ粗さ、Ｒａ及びＰ−Ｖは、エスアイアイ・ナノテクノロジー株式会社製走査型プローブ顕微鏡システムＳＰＡ−５００などを用いて測定することができる。
【０２１７】
チャネルの形成される領域中の欠陥準位密度が高い場合にも、電子の移動は阻害される。例えば、金属酸化物１４３２が酸素欠損（ＶＯとも表記。）を有する場合、酸素欠損のサイトに水素が入り込むことでドナー準位を形成することがある。以下では酸素欠損のサイトに水素が入り込んだ状態をＶＯＨと表記する場合がある。ＶＯＨは電子を散乱するため、トランジスタのオン電流を低下させる要因となる。なお、酸素欠損のサイトは、水素が入るよりも酸素が入る方が安定する。したがって、金属酸化物１４３２中の酸素欠損を低減することで、トランジスタのオン電流を高くすることができる場合がある。
【０２１８】
例えば、金属酸化物１４３２のある深さにおいて、又は、金属酸化物１４３２のある領域において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定される水素濃度は、１×１０１６ａｔｏｍｓ／ｃｍ３以上、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上、５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上、１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上、５×１０１８ａｔｏｍｓ／ｃｍ３以下とする。
【０２１９】
金属酸化物１４３２の酸素欠損を低減するために、例えば、絶縁膜１４０４に含まれる過剰酸素を、金属酸化物１４３１を介して金属酸化物１４３２まで移動させる方法などがある。この場合、金属酸化物１４３１は、酸素透過性を有する層（酸素を通過又は透過させる層）であることが好ましい。
【０２２０】
なお、トランジスタがｓ−ｃｈａｎｎｅｌ構造を有する場合、金属酸化物１４３２の全体にチャネルが形成される。したがって、金属酸化物１４３２が厚いほどチャネル領域は大きくなる。即ち、金属酸化物１４３２が厚いほど、トランジスタのオン電流を高くすることができる。
【０２２１】
また、トランジスタのオン電流を高くするためには、金属酸化物１４３３は薄いほど好ましい。金属酸化物１４３３は、例えば、１０ｎｍ未満、好ましくは５ｎｍ以下、さらに好ましくは３ｎｍ以下の領域を有していればよい。一方、金属酸化物１４３３は、チャネルの形成される金属酸化物１４３２へ、隣接する絶縁体を構成する酸素以外の元素（水素、シリコンなど）が入り込まないようブロックする機能を有する。そのため、金属酸化物１４３３は、ある程度の厚さを有することが好ましい。金属酸化物１４３３は、例えば、０．３ｎｍ以上、好ましくは１ｎｍ以上、さらに好ましくは２ｎｍ以上の厚さの領域を有していればよい。また、金属酸化物１４３３は、絶縁膜１４０４などから放出される酸素の外方拡散を抑制するために、酸素をブロックする性質を有すると好ましい。
【０２２２】
また、信頼性を高くするためには、金属酸化物１４３１は厚く、金属酸化物１４３３は薄いことが好ましい。金属酸化物１４３１は、例えば、１０ｎｍ以上、好ましくは２０ｎｍ以上、さらに好ましくは４０ｎｍ以上、より好ましくは６０ｎｍ以上の厚さの領域を有していればよい。金属酸化物１４３１の厚さを、厚くすることで、隣接する絶縁体と金属酸化物１４３１との界面からチャネルの形成される金属酸化物１４３２までの距離を離すことができる。ただし、半導体装置の生産性が低下する場合があるため、金属酸化物１４３１は、例えば、２００ｎｍ以下、好ましくは１２０ｎｍ以下、さらに好ましくは８０ｎｍ以下の厚さの領域を有していればよい。
【０２２３】
例えば、金属酸化物１４３２と金属酸化物１４３１との間に、例えば、ＳＩＭＳ分析において、１×１０１６ａｔｏｍｓ／ｃｍ３以上、１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上、５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上、２×１０１８ａｔｏｍｓ／ｃｍ３未満のシリコン濃度となる領域を有する。また、金属酸化物１４３２と金属酸化物１４３３との間に、ＳＩＭＳにおいて、１×１０１６ａｔｏｍｓ／ｃｍ３以上、１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上、５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上、２×１０１８ａｔｏｍｓ／ｃｍ３未満のシリコン濃度となる領域を有する。
【０２２４】
また、金属酸化物１４３２の水素濃度を低減するために、金属酸化物１４３１及び金属酸化物１４３３の水素濃度を低減すると好ましい。金属酸化物１４３１及び金属酸化物１４３３は、ＳＩＭＳにおいて、１×１０１６ａｔｏｍｓ／ｃｍ３以上、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上、５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上、１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上、５×１０１８ａｔｏｍｓ／ｃｍ３以下の水素濃度となる領域を有する。また、金属酸化物１４３２の窒素濃度を低減するために、金属酸化物１４３１及び金属酸化物１４３３の窒素濃度を低減すると好ましい。金属酸化物１４３１及び金属酸化物１４３３は、ＳＩＭＳにおいて、１×１０１６ａｔｏｍｓ／ｃｍ３以上、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上、５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上、１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上、５×１０１７ａｔｏｍｓ／ｃｍ３以下の窒素濃度となる領域を有する。
【０２２５】
金属酸化物１４３１乃至金属酸化物１４３３の成膜は、スパッタリング法、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法又はＰＬＤ（Ｐｕｌｓｅｄ  Ｌａｓｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、ＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法などを用いて行えばよい。
【０２２６】
金属酸化物１４３１、金属酸化物１４３２を形成した後に、第１の加熱処理を行うと好ましい。第１の加熱処理は、２５０℃以上かつ６５０℃以下、好ましくは４５０℃以上かつ６００℃以下、さらに好ましくは５２０℃以上かつ５７０℃以下で行えばよい。第１の加熱処理は、不活性ガス雰囲気、又は酸化性ガスを１０ｐｐｍ以上、１％以上もしくは１０％以上含む雰囲気で行う。第１の加熱処理は減圧状態で行ってもよい。又は、第１の加熱処理は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上又は１０％以上含む雰囲気で加熱処理を行ってもよい。第１の加熱処理によって、金属酸化物１４３１、金属酸化物１４３２の結晶性を高めることや、水素や水などの不純物を除去することが可能になる。
【０２２７】
上述の３層構造は一例である。例えば、金属酸化物１４３１又は金属酸化物１４３３のない２層構造としても構わない。又は、金属酸化物１４３１の上もしくは下、又は金属酸化物１４３３上もしくは下に、金属酸化物１４３１、金属酸化物１４３２及び金属酸化物１４３３として例示した半導体のいずれか一を有する４層構造としても構わない。又は、金属酸化物１４３１の上、金属酸化物１４３１の下、金属酸化物１４３３の上、金属酸化物１４３３の下のいずれか二箇所以上に、金属酸化物１４３１、金属酸化物１４３２及び金属酸化物１４３３として例示した半導体のいずれか一を有するｎ層構造（ｎは５以上の整数）としても構わない。
【０２２８】
＜＜基板＞＞
基板１４５０としては、例えば、絶縁体基板、半導体基板又は導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板など）、樹脂基板などがある。また、半導体基板としては、例えば、シリコン、ゲルマニウムなどの単体半導体基板、又は炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えばＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板などがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板などがある。又は、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さらには、絶縁体基板に導電体又は半導体が設けられた基板、半導体基板に導電体又は絶縁体が設けられた基板、導電体基板に半導体又は絶縁体が設けられた基板などがある。又は、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。
【０２２９】
また、基板１４５０として、可とう性基板を用いてもよい。なお、可とう性基板上にトランジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トランジスタを剥離し、可とう性基板である基板１４５０に転置する方法もある。その場合には、非可とう性基板とトランジスタとの間に剥離層を設けるとよい。なお、基板１４５０として、繊維を編みこんだシート、フィルム又は箔などを用いてもよい。また、基板１４５０が伸縮性を有してもよい。また、基板１４５０は、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有してもよい。又は、元の形状に戻らない性質を有してもよい。基板１４５０の厚さは、例えば、５μｍ以上かつ７００μｍ以下、好ましくは１０μｍ以上かつ５００μｍ以下、さらに好ましくは１５μｍ以上かつ３００μｍ以下とする。基板１４５０を薄くすると、半導体装置を軽量化することができる。また、基板１４５０を薄くすることで、ガラスなどを用いた場合にも伸縮性を有する場合や、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有する場合がある。そのため、落下などによって基板１４５０上の半導体装置に加わる衝撃などを緩和することができる。即ち、丈夫な半導体装置を提供することができる。
【０２３０】
可とう性基板である基板１４５０としては、例えば、金属、合金、樹脂もしくはガラス、又はそれらの繊維などを用いることができる。可とう性基板である基板１４５０は、線膨張率が低いほど環境による変形が抑制されて好ましい。可とう性基板である基板１４５０としては、例えば、線膨張率が１×１０−３／Ｋ以下、５×１０−５／Ｋ以下、又は１×１０−５／Ｋ以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート、アクリル、ポリテトラフルオロエチレン（ＰＴＦＥ）などがある。特に、アラミドは、線膨張率が低いため、可とう性基板である基板１４５０として好適である。
【０２３１】
＜＜下地絶縁膜＞＞
絶縁膜１４０１は、基板１４５０と導電膜１４１４を電気的に分離させる機能を有する。
【０２３２】
絶縁膜１４０１又は絶縁膜１４０２は、単層構造又は積層構造の絶縁膜で形成される。絶縁膜を構成する材料には、例えば、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタルなどがある。
【０２３３】
また、絶縁膜１４０２として、ＴＥＯＳ（Ｔｅｔｒａ−Ｅｔｈｙｌ−Ｏｒｔｈｏ−Ｓｉｌｉｃａｔｅ）若しくはシラン等と、酸素若しくは亜酸化窒素等とを反応させて形成した段差被覆性の良い酸化シリコンを用いてもよい。
【０２３４】
また、絶縁膜１４０２を成膜した後、その上面の平坦性を高めるためにＣＭＰ法等を用いた平坦化処理を行ってもよい。
【０２３５】
絶縁膜１４０４は、酸化物を含むことが好ましい。特に加熱により一部の酸素が脱離する酸化物材料を含むことが好ましい。好適には、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物を用いることが好ましい。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物膜は、加熱により一部の酸素が脱離する。絶縁膜１４０４から脱離した酸素は金属酸化物１４３０に供給され、金属酸化物１４３０の酸素欠損を低減することが可能となる。その結果、トランジスタの電気特性の変動を抑制し、信頼性を高めることができる。
【０２３６】
化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物膜は、例えば、ＴＤＳ（Ｔｈｅｒｍａｌ  Ｄｅｓｏｒｐｔｉｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上かつ７００℃以下、又は１００℃以上かつ５００℃以下の範囲が好ましい。
【０２３７】
絶縁膜１４０４は、金属酸化物１４３０に酸素を供給することができる酸化物を含むことが好ましい。例えば、酸化シリコン又は酸化窒化シリコンを含む材料を用いることが好ましい。
【０２３８】
又は、絶縁膜１４０４として、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等の金属酸化物を用いてもよい。
【０２３９】
絶縁膜１４０４に酸素を過剰に含有させるためには、例えば酸素雰囲気下にて絶縁膜１４０４の成膜を行えばよい。又は、成膜後の絶縁膜１４０４に酸素を導入して酸素を過剰に含有する領域を形成してもよく、双方の手段を組み合わせてもよい。
【０２４０】
例えば、成膜後の絶縁膜１４０４に、酸素（少なくとも酸素ラジカル、酸素原子、酸素イオンのいずれかを含む）を導入して酸素を過剰に含有する領域を形成する。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理などを用いることができる。
【０２４１】
酸素導入方法には、酸素を含むガスを用いることができる。酸素を含むガスとしては、例えば酸素、亜酸化窒素、二酸化窒素、二酸化炭素、一酸化炭素などを用いることができる。また、酸素導入処理において、酸素を含むガスに希ガスを含ませてもよい。又は、水素等を含ませてもよい。例えば、二酸化炭素、水素及びアルゴンの混合ガスを用いるとよい。
【０２４２】
また、絶縁膜１４０４を成膜した後、その上面の平坦性を高めるためにＣＭＰ法等を用いた平坦化処理を行ってもよい。
【０２４３】
絶縁膜１４０３は、絶縁膜１４０４に含まれる酸素が、導電膜１４１４に含まれる金属と結びつき、絶縁膜１４０４に含まれる酸素が減少することを防ぐパッシベーション機能を有する。
【０２４４】
絶縁膜１４０３は、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキングできる機能を有する。絶縁膜１４０３を設けることで、金属酸化物１４３０からの酸素の外部への拡散と、外部から金属酸化物１４３０への水素、水等の入り込みを防ぐことができる。
【０２４５】
絶縁膜１４０３としては、例えば、窒化物絶縁膜を用いることができる。該窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。なお、窒化物絶縁膜の代わりに、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜を設けてもよい。酸化物絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。
【０２４６】
トランジスタ１４００ａは、電荷捕獲層に電子を注入することで、しきい値電圧を制御することが可能になる。電荷捕獲層は、絶縁膜１４０２又は絶縁膜１４０３に設けることが好ましい。例えば、絶縁膜１４０３を酸化ハフニウム、酸化アルミニウム、酸化タンタル、アルミニウムシリケート等で形成することで、電荷捕獲層として機能させることができる。
【０２４７】
＜＜ゲート電極＞＞
導電膜１４１１乃至導電膜１４１４して、銅（Ｃｕ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、金（Ａｕ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、鉛（Ｐｂ）、錫（Ｓｎ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、白金（Ｐｔ）、イリジウム（Ｉｒ）、ストロンチウム（Ｓｒ）の低抵抗材料からなる単体、合金、又はこれらを主成分とする化合物を含む導電膜の単層又は積層とすることが好ましい。特に、耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましい。また、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。さらに、Ｃｕ−Ｍｎ合金を用いると、酸素を含む絶縁体との界面に酸化マンガンを形成し、酸化マンガンがＣｕの拡散を抑制する機能を持つので好ましい。
【０２４８】
＜＜ソース電極、ドレイン電極＞＞
導電膜１４２１乃至導電膜１４２４として、銅（Ｃｕ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、金（Ａｕ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、鉛（Ｐｂ）、錫（Ｓｎ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、白金（Ｐｔ）、イリジウム（Ｉｒ）、ストロンチウム（Ｓｒ）の低抵抗材料からなる単体、合金、又はこれらを主成分とする化合物を含む導電膜の単層又は積層とすることが好ましい。特に、耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましい。また、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。さらに、Ｃｕ−Ｍｎ合金を用いると、酸素を含む絶縁体との界面に酸化マンガンを形成し、酸化マンガンがＣｕの拡散を抑制する機能を持つので好ましい。
【０２４９】
また、導電膜１４２１乃至導電膜１４２４には、酸化イリジウム、酸化ルテニウム、ストロンチウムルテナイトなど、貴金属を含む導電性酸化物を用いることが好ましい。これらの導電性酸化物は、酸化物半導体と接しても酸化物半導体から酸素を奪うことが少なく、酸化物半導体の酸素欠損を作りにくい。
【０２５０】
＜＜低抵抗領域＞＞
領域１４４１、領域１４４２は、例えば、導電膜１４２１、導電膜１４２３が、金属酸化物１４３１、金属酸化物１４３２の酸素を引き抜くことで形成される。酸素の引き抜きは、高い温度で加熱するほど起こりやすい。トランジスタの作製工程には、いくつかの加熱工程があることから、領域１４４１、領域１４４２には酸素欠損が形成される。また、加熱により該酸素欠損のサイトに水素が入りこみ、領域１４４１、領域１４４２に含まれるキャリア濃度が増加する。その結果、領域１４４１、領域１４４２が低抵抗化する。
【０２５１】
＜＜ゲート絶縁膜＞＞
絶縁膜１４０６は、比誘電率の高い絶縁体を有することが好ましい。例えば、絶縁膜１４０６は、酸化ガリウム、酸化ハフニウム、アルミニウム及びハフニウムを有する酸化物、アルミニウム及びハフニウムを有する酸化窒化物、シリコン及びハフニウムを有する酸化物、又はシリコン及びハフニウムを有する酸化窒化物などを有することが好ましい。
【０２５２】
また、絶縁膜１４０６は、酸化シリコン又は酸化窒化シリコンと、比誘電率の高い絶縁体と、の積層構造を有することが好ましい。酸化シリコン及び酸化窒化シリコンは、熱的に安定であるため、比誘電率の高い絶縁体と組み合わせることで、熱的に安定かつ比誘電率の高い積層構造とすることができる。例えば、酸化アルミニウム、酸化ガリウム又は酸化ハフニウムを金属酸化物１４３３側に有することで、酸化シリコン又は酸化窒化シリコンに含まれるシリコンが、金属酸化物１４３２に混入することを抑制することができる。
【０２５３】
また、例えば、酸化シリコン又は酸化窒化シリコンを金属酸化物１４３３側に有することで、酸化アルミニウム、酸化ガリウム又は酸化ハフニウムと、酸化シリコン又は酸化窒化シリコンと、の界面にトラップセンターが形成される場合がある。該トラップセンターは、電子を捕獲することでトランジスタのしきい値電圧をプラス方向に変動させることができる場合がある。
【０２５４】
＜＜層間絶縁膜、保護絶縁膜＞＞
絶縁膜１４０５は、比誘電率の低い絶縁体を有することが好ましい。例えば、絶縁膜１４０５は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン又は樹脂などを有することが好ましい。又は、絶縁膜１４０５は、酸化シリコン又は酸化窒化シリコンと、樹脂と、の積層構造を有することが好ましい。酸化シリコン及び酸化窒化シリコンは、熱的に安定であるため、樹脂と組み合わせることで、熱的に安定かつ比誘電率の低い積層構造とすることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート又はアクリルなどがある。
【０２５５】
絶縁膜１４０７は、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキングできる機能を有する。絶縁膜１４０７を設けることで、金属酸化物１４３０からの酸素の外部への拡散と、外部から金属酸化物１４３０への水素、水等の入り込みを防ぐことができる。
【０２５６】
絶縁膜１４０７としては、例えば、窒化物絶縁膜を用いることができる。該窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。なお、窒化物絶縁膜の代わりに、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜を設けてもよい。酸化物絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。
【０２５７】
酸化アルミニウム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を透過させない遮断効果が高いので絶縁膜１４０７に適用するのに好ましい。
【０２５８】
絶縁膜１４０７は、スパッタリング法、又はＣＶＤ法などにより酸素を含むプラズマを用いて成膜することで、絶縁膜１４０５、絶縁膜１４０６の側面及び表面に、酸素を添加することが可能になる。また、絶縁膜１４０７を成膜した後、何れかのタイミングにおいて、第２の加熱処理を行うことが好ましい。第２の加熱処理によって、絶縁膜１４０５、絶縁膜１４０６に添加された酸素が、絶縁膜中を拡散し、金属酸化物１４３０に到達し、金属酸化物１４３０の酸素欠損を低減することが可能になる。
【０２５９】
図１５（Ａ）（Ｂ）は、絶縁膜１４０７を成膜する際に絶縁膜１４０５、絶縁膜１４０６に添加された酸素が、第２の加熱処理によって絶縁膜中を拡散し、金属酸化物１４３０に到達する様子を描いた模式図である。図１５（Ａ）は、図１３（Ｂ）の断面図において、酸素が拡散する様子を矢印で示している。同様に、図１５（Ｂ）は、図１３（Ｃ）の断面図において、酸素が拡散する様子を矢印で示している。
【０２６０】
図１５（Ａ）、図１５（Ｂ）に示すように、絶縁膜１４０６の側面に添加された酸素が、絶縁膜１４０６の内部を拡散し、金属酸化物１４３０に到達する。また、絶縁膜１４０７と絶縁膜１４０５の界面近傍に、酸素を過剰に含む領域１４６１、領域１４６２及び領域１４６３が形成される場合がある。領域１４６１乃至１４６３に含まれる酸素は、絶縁膜１４０５、絶縁膜１４０４を経由し、金属酸化物１４３０に到達する。絶縁膜１４０５が酸化シリコンを含み、絶縁膜１４０７が酸化アルミニウムを含む場合、領域１４６１乃至１４６３は、シリコンとアルミニウムと酸素の混合層が形成される場合がある。
【０２６１】
絶縁膜１４０７は、酸素をブロックする機能を有し、酸素が絶縁膜１４０７より上方に拡散することを防ぐ。同様に、絶縁膜１４０３は、酸素をブロックする機能を有し、酸素が絶縁膜１４０３より下方に拡散することを防ぐ。
【０２６２】
なお、第２の加熱処理は、絶縁膜１４０５、絶縁膜１４０６に添加された酸素が金属酸化物１４３０まで拡散する温度で行えばよい。例えば、第１の加熱処理についての記載を参照しても構わない。又は、第２の加熱処理は、第１の加熱処理よりも低い温度が好ましい。第１の加熱処理と第２の加熱処理の温度差は、２０℃以上かつ１５０℃以下、好ましくは４０℃以上かつ１００℃以下とする。これにより、絶縁膜１４０４から余分に酸素が放出することを抑えることができる。なお、第２の加熱処理は、同等の加熱処理を各層の成膜時の加熱によって兼ねることができる場合、行わなくてもよい場合がある。
【０２６３】
このように、金属酸化物１４３０は、絶縁膜１４０７の成膜及び第２の加熱処理によって、上下方向から酸素が供給されることが可能になる。
【０２６４】
また、Ｉｎ−Ｍ−Ｚｎ酸化物など、酸化インジウムを含む膜を絶縁膜１４０７として成膜することで、絶縁膜１４０５、絶縁膜１４０６に酸素を添加してもよい。
【０２６５】
絶縁膜１４０８には、酸化アルミニウム、窒化酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタルなどから選ばれた一種以上含む絶縁体を用いることができる。また、絶縁膜１４０８には、ポリイミド樹脂、ポリアミド樹脂、アクリル樹脂、シロキサン樹脂、エポキシ樹脂、フェノール樹脂等の樹脂を用いることもできる。また、絶縁膜１４０８は上記材料の積層であってもよい。
【０２６６】
＜トランジスタの構成例２＞
図１３に示すトランジスタ１４００ａは、導電膜１４１４及び絶縁膜１４０２、絶縁膜１４０３を省略してもよい。その場合の例を図１６に示す。
【０２６７】
図１６（Ａ）乃至図１６（Ｃ）は、トランジスタ１４００ｂの上面図及び断面図である。図１６（Ａ）は上面図である。図１６（Ｂ）は、図１６（Ａ）に示す一点鎖線Ａ１−Ａ２に対応する断面図であり、図１６（Ｃ）は、図１６（Ａ）に示す一点鎖線Ａ３−Ａ４に対応する断面図である。なお、図１６（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。なお、一点鎖線Ａ１−Ａ２をトランジスタ１４００ｂのチャネル長方向、一点鎖線Ａ３−Ａ４をトランジスタ１４００ｂのチャネル幅方向と呼ぶ場合がある。
【０２６８】
＜トランジスタの構成例３＞
図１３に示すトランジスタ１４００ａにおいて、導電膜１４２１、導電膜１４２３は、ゲート電極（導電膜１４１１乃至導電膜１４１３）と重なる部分の膜厚を薄くしてもよい。その場合の例を図１７に示す。
【０２６９】
図１７（Ａ）乃至図１７（Ｃ）は、トランジスタ１４００ｃの上面図及び断面図である。図１７（Ａ）は上面図である。図１７（Ｂ）は、図１７（Ａ）に示す一点鎖線Ａ１−Ａ２に対応する断面図であり、図１７（Ｃ）は、図１７（Ａ）に示す一点鎖線Ａ３−Ａ４に対応する断面図である。なお、図１７（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。なお、一点鎖線Ａ１−Ａ２をトランジスタ１４００ｃのチャネル長方向、一点鎖線Ａ３−Ａ４をトランジスタ１４００ｃのチャネル幅方向と呼ぶ場合がある。
【０２７０】
図１７（Ｂ）のトランジスタ１４００ｃにおいて、ゲート電極と重なる部分の導電膜１４２１が薄膜化され、その上を導電膜１４２２が覆っている。同様に、ゲート電極と重なる部分の導電膜１４２３が薄膜化され、その上を導電膜１４２４が覆っている。
【０２７１】
トランジスタ１４００ｃは、図１７（Ｂ）に示すような構成にすることで、ゲート電極とソース電極との間の距離、又は、ゲート電極とドレイン電極との間の距離を長くすることが可能になり、ゲート電極とソース電極及びドレイン電極との間に形成される寄生容量を低減することが可能になる。その結果、高速動作が可能なトランジスタを得ることが可能になる。
【０２７２】
＜トランジスタの構成例４＞
図１７に示すトランジスタ１４００ｃにおいて、Ａ３−Ａ４方向に、金属酸化物１４３１、１４３２の幅を広げてもよい。その場合の例を図１８に示す。
【０２７３】
図１８（Ａ）乃至図１８（Ｃ）は、トランジスタ１４００ｄの上面図及び断面図である。図１８（Ａ）は上面図である。図１８（Ｂ）は、図１８（Ａ）に示す一点鎖線Ａ１−Ａ２に対応する断面図であり、図１８（Ｃ）は、図１８（Ａ）に示す一点鎖線Ａ３−Ａ４に対応する断面図である。なお、図１８（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。なお、一点鎖線Ａ１−Ａ２をトランジスタ１４００ｄのチャネル長方向、一点鎖線Ａ３−Ａ４をトランジスタ１４００ｄのチャネル幅方向と呼ぶ場合がある。
【０２７４】
トランジスタ１４００ｄは、図１８に示す構成にすることで、オン電流を増大させることが可能になる。
【０２７５】
＜トランジスタの構成例５＞
図１７に示すトランジスタ１４００ｃにおいて、Ａ３−Ａ４方向に、金属酸化物１４３１、金属酸化物１４３２から成る領域（以下、フィンと呼ぶ）を複数設けてもよい。その場合の例を図１９に示す。
【０２７６】
図１９（Ａ）乃至図１９（Ｃ）は、トランジスタ１４００ｅの上面図及び断面図である。図１９（Ａ）は上面図である。図１９（Ｂ）は、図１９（Ａ）に示す一点鎖線Ａ１−Ａ２に対応する断面図であり、図１９（Ｃ）は、図１９（Ａ）に示す一点鎖線Ａ３−Ａ４に対応する断面図である。なお、図１９（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。なお、一点鎖線Ａ１−Ａ２をトランジスタ１４００ｅのチャネル長方向、一点鎖線Ａ３−Ａ４をトランジスタ１４００ｅのチャネル幅方向と呼ぶ場合がある。
【０２７７】
トランジスタ１４００ｅは、金属酸化物１４３１ａ、金属酸化物１４３２ａから成る第１のフィンと、金属酸化物１４３１ｂ、金属酸化物１４３２ｂから成る第２のフィンと、金属酸化物１４３１ｃ、金属酸化物１４３２ｃから成る第３のフィンと、を有している。
【０２７８】
トランジスタ１４００ｅは、チャネルが形成される金属酸化物１４３２ａ乃至金属酸化物１４３２ｃを、ゲート電極が取り囲むことで、チャネル全体にゲート電界を印加することが可能になり、オン電流が高いトランジスタを得ることが可能になる。
【０２７９】
＜トランジスタの構成例６＞
図２０（Ａ）乃至図２０（Ｄ）は、トランジスタ１４００ｆの上面図及び断面図である。図２０（Ａ）は、トランジスタ１４００ｆの上面図であり、図２０（Ｂ）は図２０（Ａ）に示す一点鎖線Ａ１−Ａ２に対応する断面図であり、図２０（Ｃ）は一点鎖線Ａ３−Ａ４に対応する断面図である。なお、一点鎖線Ａ１−Ａ２をチャネル長方向、一点鎖線Ａ３−Ａ４をチャネル幅方向という場合がある。トランジスタ１４００ｆもトランジスタ１４００ａ等と同様に、ｓ−ｃｈａｎｎｅｌ構造のトランジスタである。トランジスタ１４００ｆでは、ゲート電極を構成する導電膜１４１２の側面に接して、絶縁膜１４０９が設けられている。絶縁膜１４０７、及び絶縁膜１４０９が絶縁膜１４０８に覆われている。絶縁膜１４０９はトランジスタ１４００ｆのサイドウォール絶縁膜として機能する。トランジスタ１４００ａと同様に、ゲート電極を導電膜１４１１乃至導電膜１４１３の積層としてもよい。
【０２８０】
絶縁膜１４０６及び導電膜１４１２は、少なくとも一部が導電膜１４１４及び金属酸化物１４３２と重なる。導電膜１４１２のチャネル長方向の側面端部と絶縁膜１４０６のチャネル長方向の側面端部は概略一致していることが好ましい。ここで、絶縁膜１４０６はトランジスタ１４００ｆのゲート絶縁膜として機能し、導電膜１４１２はトランジスタ１４００ｆのゲート電極として機能する。
【０２８１】
金属酸化物１４３２は、金属酸化物１４３３及び絶縁膜１４０６を介して導電膜１４１２と重なる領域を有する。金属酸化物１４３１の外周が金属酸化物１４３２の外周と概略一致し、金属酸化物１４３３の外周が金属酸化物１４３１及び金属酸化物１４３２の外周よりも外側に位置することが好ましい。ここでは、金属酸化物１４３３の外周が金属酸化物１４３１の外周よりも外側に位置する形状となっているが、本実施の形態に示すトランジスタはこれに限られるものではない。例えば、金属酸化物１４３１の外周が金属酸化物１４３３の外周より外側に位置してもよいし、金属酸化物１４３１の側面端部と、金属酸化物１４３３の側面端部とが概略一致する形状としてもよい。
【０２８２】
図２０（Ｄ）に図２０（Ｂ）の部分拡大図を示す。図２０（Ｄ）に示すように、金属酸化物１４３０には、領域１４６１ａ、１４６１ｂ、１４６１ｃ、１４６１ｄ及び１４６１ｅが形成されている。領域１４６１ｂ乃至領域１４６１ｅは、領域１４６１ａと比較してドーパントの濃度が高く、低抵抗化されている。さらに、領域１４６１ｂ及び領域１４６１ｃは、領域１４６１ｄ及び領域１４６１ｅと比較して水素の濃度が高く、より低抵抗化されている。例えば、領域１４６１ａは、領域１４６１ｂ又は領域１４６１ｃのドーパントの最大濃度に対して、５％以下の濃度の領域、２％以下の濃度の領域、又は１％以下の濃度の領域とすればよい。なお、ドーパントを、ドナー、アクセプター、不純物又は元素と言い換えてもよい。
【０２８３】
図２０（Ｄ）に示すように、金属酸化物１４３０において、領域１４６１ａは導電膜１４１２と概ね重なる領域であり、領域１４６１ｂ、領域１４６１ｃ、領域１４６１ｄ及び領域１４６１ｅは、領域１４６１ａを除いた領域である。領域１４６１ｂ及び領域１４６１ｃにおいては、金属酸化物１４３３の上面が絶縁膜１４０７と接する。領域１４６１ｄ及び領域１４６１ｅにおいては、金属酸化物１４３３の上面が絶縁膜１４０９又は絶縁膜１４０６と接する。つまり、図２０（Ｄ）に示すように、領域１４６１ｂと領域１４６１ｄの境界は、絶縁膜１４０７と絶縁膜１４０９の側面端部の境界と重なる部分である。領域１４６１ｃと領域１４６１ｅの境界についても同様である。ここで、領域１４６１ｄ及び領域１４６１ｅの一部が、金属酸化物１４３２の導電膜１４１２と重なる領域（チャネル形成領域）の一部と重なることが好ましい。例えば、領域１４６１ｄ及び領域１４６１ｅのチャネル長方向の側面端部は、導電膜１４１２の側面端部より距離ｄだけ導電膜１４１２の内側に位置することが好ましい。このとき、絶縁膜１４０６の膜厚ｔ４０６及び距離ｄは、０．２５ｔ４０６＜ｄ＜ｔ４０６を満たすことが好ましい。
【０２８４】
このように、金属酸化物１４３０の導電膜１４１２と重なる領域の一部に領域１４６１ｄ及び領域１４６１ｅが形成される。これにより、トランジスタ１４００ｆのチャネル形成領域と低抵抗化された領域１４６１ｄ及び領域１４６１ｅが接し、領域１４６１ｄ及び領域１４６１ｅと、領域１４６１ａとの間に、高抵抗のオフセット領域が形成されないため、トランジスタ１４００ｆのオン電流を増大させることができる。さらに、領域１４６１ｄ及び領域１４６１ｅのチャネル長方向の側面端部が上記の範囲を満たして形成されることで、領域１４６１ｄ及び領域１４６１ｅがチャネル形成領域に対して深く形成されすぎて常に導通状態になってしまうことも防ぐことができる。
【０２８５】
領域１４６１ｂ、領域１４６１ｃ、領域１４６１ｄ及び領域１４６１ｅは、イオン注入法などのイオンドーピング処理により形成される。このため、図２０（Ｄ）に示すように、領域１４６１ｄと領域１４６１ａの境界は、金属酸化物１４３３の上面から金属酸化物１４３１の下面まで深くなるにしたがって、一点鎖線Ａ１−Ａ２のＡ１側の方向に向かって形成される場合がある。このときの距離ｄは、一点鎖線Ａ１−Ａ２方向において導電膜１４１２の最も内側に位置する、領域１４６１ｄと領域１４６１ａの境界と、導電膜１４１２の一点鎖線Ａ１−Ａ２方向におけるＡ１側の側面端部との距離とする。同様に、領域１４６１ｅと領域１４６１ａの境界が、金属酸化物１４３３上面から金属酸化物１４３１の下面まで深くなるにしたがって、一点鎖線Ａ１−Ａ２のＡ２側の方向に向かって形成される場合がある。このときの距離ｄは、一点鎖線Ａ１−Ａ２方向において導電膜１４１２の最も内側に位置する、領域１４６１ｅと領域１４６１ａの境界と、導電膜１４１２の一点鎖線Ａ１−Ａ２方向におけるＡ２側の側面端部との距離とする。
【０２８６】
この場合、例えば、金属酸化物１４３１中に形成される領域１４６１ｄ及び領域１４６１ｅが導電膜１４１２と重なる領域に形成されない場合がある。この場合、金属酸化物１４３１又は金属酸化物１４３２に形成される領域１４６１ｄ及び領域１４６１ｅの少なくとも一部が導電膜１４１２と重なる領域に形成されることが好ましい。
【０２８７】
また、金属酸化物１４３１、金属酸化物１４３２及び金属酸化物１４３３の絶縁膜１４０７との界面近傍に低抵抗領域１４５１及び低抵抗領域１４５２が形成されることが好ましい。低抵抗領域１４５１及び低抵抗領域１４５２は、絶縁膜１４０７に含まれる元素の少なくとも一が含まれる。低抵抗領域１４５１及び低抵抗領域１４５２の一部が、金属酸化物１４３２の導電膜１４１２と重なる領域（チャネル形成領域）と概略接するか、当該領域の一部と重なることが好ましい。
【０２８８】
また、金属酸化物１４３３は絶縁膜１４０７と接する領域が大きいため、低抵抗領域１４５１及び低抵抗領域１４５２は金属酸化物１４３３に形成されやすい。金属酸化物１４３３における低抵抗領域１４５１と低抵抗領域１４５２は、金属酸化物１４３３の低抵抗領域１４５１及び低抵抗領域１４５２ではない領域（例えば、金属酸化物１４３３の導電膜１４１２と重なる領域）より、絶縁膜１４０７に含まれる元素の濃度が高い。
【０２８９】
領域１４６１ｂ中に低抵抗領域１４５１が形成され、領域１４６１ｃ中に低抵抗領域１４５２が形成される。金属酸化物１４３０の理想的な構造は、例えば、添加元素の濃度が最も高い領域が低抵抗領域１４５１、１４５２であり、次に濃度が高い領域が、領域１４６１ｂ、領域１４６１ｃ―１４６１ｅの低抵抗領域１４５１、１４５２を含まない領域であり、濃度が最も低い領域が領域１４６１ａであることである。添加元素とは、領域１４６１ｂ、１４６１ｃを形成するためのドーパント、及び低抵抗領域１４５１、１４５２に絶縁膜１４０７から添加される元素が該当する。
【０２９０】
なおトランジスタ１４００ｆでは低抵抗領域１４５１、１４５２が形成される構成としているが、本実施の形態に示す半導体装置は、必ずしもこれに限られるものではない。例えば、領域１４６１ｂ及び領域１４６１ｃの抵抗が十分低い場合、低抵抗領域１４５１及び低抵抗領域１４５２を形成する必要はない。
【０２９１】
＜トランジスタの構成例７＞
図２１（Ａ）及び図２１（Ｂ）は、トランジスタ１６８０の上面図及び断面図である。図２１（Ａ）は上面図であり、図２１（Ａ）に示す一点鎖線Ａ−Ｂ方向の断面が図２１（Ｂ）に相当する。なお、図２１（Ａ）及び図２１（Ｂ）では、図の明瞭化のために一部の要素を拡大、縮小、又は省略して図示している。また、一点鎖線Ａ−Ｂ方向をチャネル長方向と呼称する場合がある。
【０２９２】
図２１（Ｂ）に示すトランジスタ１６８０は、第１のゲートとして機能する導電膜１６８９と、第２のゲートとして機能する導電膜１６８８と、半導体１６８２と、ソース及びドレインとして機能する導電膜１６８３及び導電膜１６８４と、絶縁膜１６８１と、絶縁膜１６８５と、絶縁膜１６８６と、絶縁膜１６８７と、を有する。
【０２９３】
導電膜１６８９は、絶縁表面上に設けられる。導電膜１６８９と、半導体１６８２とは、絶縁膜１６８１を間に挟んで、互いに重なる。また、導電膜１６８８と、半導体１６８２とは、絶縁膜１６８５、絶縁膜１６８６及び絶縁膜１６８７を間に挟んで、互いに重なる。また、導電膜１６８３及び導電膜１６８４は、半導体１６８２に、接続されている。
【０２９４】
導電膜１６８９及び導電膜１６８８の詳細は、図１３に示す導電膜１４１１乃至導電膜１４１４の記載を参照すればよい。
【０２９５】
導電膜１６８９と導電膜１６８８は、異なる電位が与えられてもよいし、同時に同じ電位が与えられてもよい。トランジスタ１６８０は、第２のゲート電極として機能する導電膜１６８８を設けることで、しきい値を安定化させることが可能になる。なお、導電膜１６８８は、場合によっては省略してもよい。
【０２９６】
半導体１６８２の詳細は、図１３に示す金属酸化物１４３２の記載を参照すればよい。また、半導体１６８２は、一層でも良いし、複数の半導体層の積層でも良い。
【０２９７】
導電膜１６８３及び導電膜１６８４の詳細は、図１３に示す導電膜１４２１乃至１４２４の記載を参照すればよい。
【０２９８】
絶縁膜１６８１の詳細は、図１３に示す絶縁膜１４０６の記載を参照すればよい。
【０２９９】
なお、図２１（Ｂ）では、半導体１６８２、導電膜１６８３及び導電膜１６８４上に、順に積層された絶縁膜１６８５乃至絶縁膜１６８７が設けられている場合を例示しているが、半導体１６８２、導電膜１６８３及び導電膜１６８４上に設けられる絶縁膜は、一層でも良いし、複数の絶縁膜の積層でも良い。
【０３００】
半導体１６８２に酸化物半導体を用いた場合、絶縁膜１６８６は、化学量論的組成以上の酸素が含まれており、加熱により上記酸素の一部を半導体１６８２に供給する機能を有する絶縁膜であることが望ましい。ただし、絶縁膜１６８６を半導体１６８２上に直接設けると、絶縁膜１６８６の形成時に半導体１６８２にダメージが与えられる場合、図２１（Ｂ）に示すように、絶縁膜１６８５を半導体１６８２と絶縁膜１６８６の間に設けると良い。絶縁膜１６８５は、その形成時に半導体１６８２に与えるダメージが絶縁膜１６８６の場合よりも小さく、なおかつ、酸素を透過する機能を有する絶縁膜であることが望ましい。ただし、半導体１６８２に与えられるダメージを小さく抑えつつ、半導体１６８２上に絶縁膜１６８６を直接形成することができるのであれば、絶縁膜１６８５は必ずしも設けなくとも良い。
【０３０１】
例えば、絶縁膜１６８５及び絶縁膜１６８６として、酸化シリコン又は酸化窒化シリコンを含む材料を用いることが好ましい。又は、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等の金属酸化物を用いることもできる。
【０３０２】
絶縁膜１６８７は、酸素、水素、水の拡散を防ぐブロッキング効果を有することが、望ましい。或いは、絶縁膜１６８７は、水素、水の拡散を防ぐブロッキング効果を有することが、望ましい。
【０３０３】
絶縁膜は、密度が高くて緻密である程、また未結合手が少なく化学的に安定である程、より高いブロッキング効果を示す。酸素、水素、水の拡散を防ぐブロッキング効果を示す絶縁膜は、例えば、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等を用いて、形成することができる。水素、水の拡散を防ぐブロッキング効果を示す絶縁膜は、例えば、窒化シリコン、窒化酸化シリコン等を用いることができる。
【０３０４】
絶縁膜１６８７が水、水素などの拡散を防ぐブロッキング効果を有する場合、パネル内の樹脂や、パネルの外部に存在する水、水素などの不純物が、半導体１６８２に侵入するのを防ぐことができる。半導体１６８２に酸化物半導体を用いる場合、酸化物半導体に侵入した水又は水素の一部は電子供与体（ドナー）となるため、上記ブロッキング効果を有する絶縁膜１６８７を用いることで、トランジスタ１６８０の閾値電圧がドナーの生成によりシフトするのを防ぐことができる。
【０３０５】
また、半導体１６８２に酸化物半導体を用いる場合、絶縁膜１６８７が酸素の拡散を防ぐブロッキング効果を有することで、酸化物半導体からの酸素が外部に拡散するのを防ぐことができる。よって、酸化物半導体中において、ドナーとなる酸素欠損が低減されるので、トランジスタ１６８０の閾値電圧がドナーの生成によりシフトするのを防ぐことができる。
【０３０６】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【０３０７】
（実施の形態５）
本実施の形態では、実施の形態４に示したトランジスタの構成例を実施の形態１又は実施の形態２に示したメモリセルＭＣ、メモリセルＭＣ［１］乃至メモリセルＭＣ［ｎ］（以下、総称してメモリセルＭＣと呼ぶことにする）に適用したデバイスの構成例について、図２２乃至図２７を用いて説明を行う。
【０３０８】
＜素子を積層させた構成例１＞
図２２（Ａ）、図２２（Ｂ）はメモリセルＭＣの断面図の一部を示している。図２２（Ａ）は、メモリセルＭＣを構成するトランジスタのチャネル長方向の断面図を表している。また、図２２（Ｂ）は、メモリセルＭＣを構成するトランジスタのチャネル幅方向の断面図を表している。
【０３０９】
図２２（Ａ）、図２２（Ｂ）に示すメモリセルＭＣは、下から順に、層Ｌ０、Ｌ１、Ｌ２、Ｌ３、Ｌ４、Ｌ５、Ｌ６、Ｌ７、Ｌ８、Ｌ９、Ｌ１０、Ｌ１１、Ｌ１２を有している。
【０３１０】
層Ｌ１は、基板１７００と、基板１７００に形成されたトランジスタＴｒＡと、素子分離層１７０１と、導電体１７１０、導電体１７１１などの複数の導電体を有する。
【０３１１】
層Ｌ２は、配線１７３０、配線１７３１などの複数の配線を有する。
【０３１２】
層Ｌ３は、導電体１７１２、導電体１７１３などの複数の導電体と、複数の配線（図示せず）を有する。
【０３１３】
層Ｌ４は、絶縁体１７０６と、トランジスタＴｒＢと、絶縁体１７０２と、絶縁体１７０３と、導電体１７１４、導電体１７１５などの複数の導電体を有する。
【０３１４】
層Ｌ５は、配線１７３２、配線１７３３などの複数の配線を有する。
【０３１５】
層Ｌ６は、導電体１７１６などの複数の導電体を有する。
【０３１６】
層Ｌ７は、トランジスタＴｒＣと、絶縁体１７０４、絶縁体１７０５と、導電体１７１７などの複数の導電体を有する。
【０３１７】
層Ｌ８は、配線１７３４、配線１７３５などの複数の配線を有する。
【０３１８】
層Ｌ９は、導電体１７１８などの複数の導電体と、複数の配線（図示せず）を有する。
【０３１９】
層Ｌ１０は、配線１７３６などの複数の配線を有する。
【０３２０】
層Ｌ１１は、容量素子Ｃ１と、導電体１７１９などの複数の導電体とを有している。また、容量素子Ｃ１は、第１の電極１７５１と、第２の電極１７５２と、絶縁体１７５３と、を有している。
【０３２１】
層Ｌ１２は、配線１７３７などの複数の配線を有している。
【０３２２】
トランジスタＴｒＢ、トランジスタＴｒＣは、実施の形態４に示したＯＳトランジスタを適用することが好ましい。図２２（Ａ）、図２２（Ｂ）は、トランジスタＴｒＢ、トランジスタＴｒＣに、図１７（Ａ）乃至図１７（Ｃ）に示すトランジスタ１４００ｃを適用した例を示している。
【０３２３】
トランジスタＴｒＡは、トランジスタＴｒＢ、トランジスタＴｒＣとは異なる半導体材料で形成されることが好ましい。図２２（Ａ）、図２２（Ｂ）では、トランジスタＴｒＡにＳｉトランジスタを適用した例を示している。
【０３２４】
なお、図２２（Ａ）、図２２（Ｂ）では、トランジスタＴｒＢ、及びトランジスタＴｒＣは、バックゲート電極として導電膜１４１４を有しているが、必ずしも設ける必要はない。
【０３２５】
基板１７００としては、シリコンや炭化シリコンからなる単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムからなる化合物半導体基板や、ＳＯＩ基板などを用いることができる。
【０３２６】
また、基板１７００として、例えば、ガラス基板、石英基板、プラスチック基板、金属基板、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、又は基材フィルム、などを用いてもよい。また、ある基板を用いて半導体素子を形成し、その後、別の基板に半導体素子を転置してもよい。図２２（Ａ）、図２２（Ｂ）では、一例として、基板１７００に単結晶シリコンウエハを用いた例を示している。
【０３２７】
図２４（Ａ）、図２４（Ｂ）を用いて、トランジスタＴｒＡの詳細について説明を行う。図２４（Ａ）はトランジスタＴｒＡのチャネル長方向の断面図を示し、図２４（Ｂ）はトランジスタＴｒＡのチャネル幅方向の断面図を示している。トランジスタＴｒＡは、ウェル１７９２に設けられたチャネル形成領域１７９３と、低濃度不純物領域１７９４及び高濃度不純物領域１７９５（これらを合わせて単に不純物領域とも呼ぶ）と、高濃度不純物領域１７９５に接して設けられた導電性領域１７９６と、チャネル形成領域１７９３上に設けられたゲート絶縁膜１７９７と、ゲート絶縁膜１７９７上に設けられたゲート電極１７９０と、ゲート電極１７９０の側面に設けられた側壁絶縁層１７９８、側壁絶縁層１７９９とを有する。なお、導電性領域１７９６には、金属シリサイド等を用いてもよい。なお、導電性領域１７９６は、低濃度不純物領域１７９４に接して設けられてもよい。
【０３２８】
図２４（Ｂ）において、トランジスタＴｒＡはチャネル形成領域１７９３が凸形状を有し、その側面及び上面に沿ってゲート絶縁膜１７９７及びゲート電極１７９０が設けられている。このような形状を有するトランジスタをＦＩＮ型トランジスタと呼ぶ。本実施の形態では、半導体基板の一部を加工して凸部を形成する場合を示したが、ＳＯＩ基板を加工して凸形状を有する半導体層を形成してもよい。
【０３２９】
なお、トランジスタＴｒＡは、ＦＩＮ型トランジスタに限定されず、図２５（Ａ）、図２５（Ｂ）に示すプレーナー型トランジスタを用いてもよい。図２５（Ａ）は、トランジスタＴｒＡのチャネル長方向の断面図を示し、図２５（Ｂ）はトランジスタＴｒＡのチャネル幅方向の断面図を示している。図２５に示す符号は、図２４に示す符号と同一である。
【０３３０】
図２２（Ａ）、図２２（Ｂ）において、絶縁体１７０２乃至絶縁体１７０６は、水素、水等に対するブロッキング効果を有することが好ましい。水、水素等は酸化物半導体中にキャリアを生成する要因の一つであるので、水素、水等に対するブロッキング層を設けることにより、トランジスタＴｒＢ及びトランジスタＴｒＣの信頼性を向上させることが可能になる。水素、水等に対するブロッキング効果を有する絶縁物には、例えば、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム、イットリア安定化ジルコニア（ＹＳＺ）等がある。
【０３３１】
配線１７３０乃至配線１７３７、及び、導電体１７１０乃至導電体１７１９には、銅（Ｃｕ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、金（Ａｕ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、鉛（Ｐｂ）、錫（Ｓｎ）、鉄（Ｆｅ）、コバルト（Ｃｏ）の低抵抗材料からなる単体、もしくは合金、又はこれらを主成分とする化合物を含む導電膜の単層又は積層とすることが好ましい。特に、耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましい。また、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。さらに、Ｃｕ−Ｍｎ合金を用いると、酸素を含む絶縁体との界面に酸化マンガンを形成し、酸化マンガンがＣｕの拡散を抑制する機能を持つので好ましい。
【０３３２】
図２２において、符号及びハッチングパターンが与えられていない領域は、絶縁体で構成されている。上記絶縁体には、酸化アルミニウム、窒化酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタルなどから選ばれた一種以上の材料を含む絶縁体を用いることができる。また、当該領域には、ポリイミド樹脂、ポリアミド樹脂、アクリル樹脂、シロキサン樹脂、エポキシ樹脂、フェノール樹脂等の有機樹脂を用いることもできる。なお、本明細書において、酸化窒化物とは、窒素よりも酸素の含有量が多い化合物をいい、窒化酸化物とは、酸素よりも窒素の含有量が多い化合物をいう。
【０３３３】
実施の形態１に示すトランジスタＷＴｒにＯＳトランジスタを適用する場合、トランジスタＷＴｒは、層Ｌ４又は層Ｌ７の一方に形成されることが好ましい。また、層Ｌ４又は層Ｌ７の他方には、別のメモリセルＭＣのトランジスタＷＴｒ、又はメモリセルＭＣの周辺に形成される駆動回路に有するＯＳトランジスタを形成してもよい。
【０３３４】
実施の形態２に示すトランジスタＷＴｒ、トランジスタＲＴｒ、トランジスタＷＴｒ［１］乃至トランジスタＷＴｒ［ｎ］、トランジスタＲＴｒ［１］乃至トランジスタＲＴｒ［ｎ］にＯＳトランジスタを適用する場合、トランジスタＷＴｒ、トランジスタＲＴｒ、トランジスタＷＴｒ［１］乃至トランジスタＷＴｒ［ｎ］、トランジスタＲＴｒ［１］乃至トランジスタＲＴｒ［ｎ］は、層Ｌ４又は層Ｌ７に形成されることが好ましい。
【０３３５】
実施の形態１に示すトランジスタＲＴｒにＳｉトランジスタを適用する場合、トランジスタＲＴｒは層Ｌ１に形成されることが好ましい。
【０３３６】
実施の形態２に示すトランジスタＲＴｒ、トランジスタＲＴｒ［１］乃至トランジスタＲＴｒ［ｎ］にＳｉトランジスタを適用する場合、トランジスタＲＴｒ、トランジスタＲＴｒ［１］乃至トランジスタＲＴｒ［ｎ］は層Ｌ１に形成されることが好ましい。
【０３３７】
なお、実施の形態２の半導体装置１２０のように、Ｓｉトランジスタを適用しない場合は、図２６に示すメモリセルＭＣのような、層Ｌ０上にトランジスタＴｒＢを形成した構成としてもよい。
【０３３８】
実施の形態１示す容量素子Ｃは、層Ｌ１１に形成されることが好ましい。
【０３３９】
実施の形態２示す容量素子Ｃ、容量素子Ｃ［１］乃至容量素子Ｃ［ｎ］は、層Ｌ１１に形成されることが好ましい。
【０３４０】
また、図２２（Ａ）、及び図２２（Ｂ）に示す容量素子Ｃ１は、トランジスタＴｒＢ、及びトランジスタＴｒＣ上に位置しているが、本発明の一態様はこれに限定されない。例えば、容量素子Ｃ１の上部にトランジスタＴｒＢ、及びトランジスタＴｒＣを形成する構成であってもよい（図示しない。）。
【０３４１】
また、図２２（Ａ）、及び図２２（Ｂ）に示す容量素子Ｃ１は、トレンチ型の容量素子となっているが、容量素子Ｃ１をプレーナー型とすれば、トランジスタＴｒＢ又はトランジスタＴｒＣと同一の層に容量素子Ｃ１を形成することができる（図示しない。）。
【０３４２】
メモリセルＭＣの周辺に形成される駆動回路をＯＳトランジスタで形成する場合、該ＯＳトランジスタは層Ｌ４又は層Ｌ７に形成してもよい。
【０３４３】
メモリセルＭＣの周辺に形成される駆動回路をＳｉトランジスタで形成する場合、該Ｓｉトランジスタは層Ｌ１に形成してもよい。
【０３４４】
メモリセルＭＣは、図２２に示す構成にすることで、占有面積を小さくし、メモリセルを高集積化することが可能になる。
【０３４５】
なお、実施の形態１に示すメモリセルＭＣを図２２（Ａ）、図２２（Ｂ）の構造として適用する場合、図２２（Ａ）、図２２（Ｂ）に図示しているトランジスタ（ＴｒＡ、ＴｒＢ、ＴｒＣ）の数、また容量素子（Ｃ１）の数に過不足が生じる場合がある。この場合、層Ｌ４、層Ｌ７、層Ｌ１１の数を増減する、また同じ層内で素子を追加する、などといったように図２２（Ａ）、図２２（Ｂ）の構造を適宜変更すればよい。
【０３４６】
＜素子を積層させた構成例２＞
メモリセルＭＣは、メモリセルＭＣが有する全てのＯＳトランジスタを、同一の層に形成する構成としてもよい。その場合の例を、図２３（Ａ）、図２３（Ｂ）に示す。図２２と同様に、図２３（Ａ）はメモリセルＭＣを構成するトランジスタのチャネル長方向の断面図を表し、図２３（Ｂ）はメモリセルＭＣを構成するトランジスタのチャネル幅方向の断面図を表している。
【０３４７】
図２３（Ａ）、図２３（Ｂ）は、層Ｌ６乃至Ｌ８が省かれ、層Ｌ５の上に層Ｌ９が形成されている点で、図２２（Ａ）、図２２（Ｂ）に示す断面図と相違する。図２３（Ａ）、図２３（Ｂ）のその他の詳細は、図２２（Ａ）、図２２（Ｂ）の記載を参酌する。
【０３４８】
実施の形態１に示すトランジスタＷＴｒにＯＳトランジスタを適用する場合、トランジスタＷＴｒは、層Ｌ４に形成されることが好ましい。
【０３４９】
実施の形態２に示すトランジスタＷＴｒ、トランジスタＲＴｒ、トランジスタＷＴｒ［１］乃至トランジスタＷＴｒ［ｎ］、トランジスタＲＴｒ［１］乃至トランジスタＲＴｒ［ｎ］にＯＳトランジスタを適用する場合、トランジスタＷＴｒ、トランジスタＲＴｒ、トランジスタＷＴｒ［１］乃至トランジスタＷＴｒ［ｎ］、トランジスタＲＴｒ［１］乃至トランジスタＲＴｒ［ｎ］は、層Ｌ４に形成されることが好ましい。
【０３５０】
実施の形態１に示すトランジスタＲＴｒにＳｉトランジスタを適用する場合、トランジスタＲＴｒは層Ｌ１に形成されることが好ましい。
【０３５１】
実施の形態２に示すトランジスタＲＴｒ、トランジスタＲＴｒ［１］乃至トランジスタＲＴｒ［ｎ］にＳｉトランジスタを適用する場合、トランジスタＲＴｒ、トランジスタＲＴｒ［１］乃至トランジスタＲＴｒ［ｎ］は層Ｌ１に形成されることが好ましい。
【０３５２】
なお、実施の形態２の半導体装置１２０のように、Ｓｉトランジスタを適用しない場合は、図２７に示すメモリセルＭＣのような、層Ｌ０上にトランジスタＴｒＢを形成した構成としてもよい。
【０３５３】
実施の形態１に示す容量素子Ｃ１は、層Ｌ１１に形成されることが好ましい。
【０３５４】
実施の形態２示す容量素子Ｃ、容量素子Ｃ［１］乃至容量素子Ｃ［ｎ］は、層Ｌ１１に形成されることが好ましい。
【０３５５】
また、図２３（Ａ）、及び図２３（Ｂ）に示す容量素子Ｃ１は、トランジスタＴｒＢ、及びトランジスタＴｒＣ上に位置しているが、本発明の一態様はこれに限定されない。例えば、容量素子Ｃ１の上部にトランジスタＴｒＢを形成する構成であってもよい（図示しない。）。
【０３５６】
また、図２３（Ａ）、及び図２３（Ｂ）に示す容量素子Ｃ１は、トレンチ型の容量素子となっているが、容量素子Ｃ１をプレーナー型とすれば、トランジスタＴｒＢと同一の層に容量素子Ｃ１を形成することができる（図示しない。）。
【０３５７】
メモリセルＭＣの周辺に形成される駆動回路をＯＳトランジスタで形成する場合、該ＯＳトランジスタは層Ｌ４に形成してもよい。
【０３５８】
メモリセルＭＣの周辺に形成される駆動回路をＳｉトランジスタで形成する場合、該Ｓｉトランジスタは層Ｌ１に形成してもよい。
【０３５９】
メモリセルＭＣは、図２３（Ａ）、図２３（Ｂ）に示す構成にすることで、製造工程を単純化することが可能になる。
【０３６０】
なお、実施の形態１に示すメモリセルＭＣを図２３（Ａ）、図２３（Ｂ）の構造として適用する場合、図２３（Ａ）、図２３（Ｂ）に図示しているトランジスタ（ＴｒＡ、ＴｒＢ、ＴｒＣ）の数、また容量素子（Ｃ１）の数に過不足が生じる場合がある。この場合、層Ｌ４、層Ｌ１１の数を増減する、また同じ層内で素子を追加する、などといったように図２３（Ａ）、図２３（Ｂ）の構造を適宜変更すればよい。
【０３６１】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【０３６２】
（実施の形態６）
本実施の形態では、上記実施の形態で説明したＯＳトランジスタに適用可能な酸化物半導体膜の構造について説明する。
【０３６３】
＜酸化物半導体の構造＞
以下では、酸化物半導体の構造について説明する。
【０３６４】
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ  ａ−ｂ−ｐｌａｎｅ−ａｎｃｈｏｒｅｄ  ｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ  ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）及び非晶質酸化物半導体などがある。
【０３６５】
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体と、に分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体及びｎｃ−ＯＳなどがある。
【０３６６】
非晶質構造は、一般に、等方的であって不均質構造を持たない、準安定状態で原子の配置が固定化していない、結合角度が柔軟である、短距離秩序は有するが長距離秩序を有さない、などといわれている。
【０３６７】
逆の見方をすると、安定な酸化物半導体を完全な非晶質（ｃｏｍｐｌｅｔｅｌｙ  ａｍｏｒｐｈｏｕｓ）酸化物半導体とは呼べない。また、等方的でない（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化物半導体とは呼べない。一方、ａ−ｌｉｋｅ  ＯＳは、等方的でないが、鬆（ボイドともいう。）を有する不安定な構造である。不安定であるという点では、ａ−ｌｉｋｅ  ＯＳは、物性的に非晶質酸化物半導体に近い。
【０３６８】
＜ＣＡＡＣ−ＯＳ＞
まずは、ＣＡＡＣ−ＯＳについて説明する。
【０３６９】
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半導体の一種である。
【０３７０】
ＣＡＡＣ−ＯＳをＸ線回折（ＸＲＤ：Ｘ−Ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ）によって解析した場合について説明する。例えば、空間群Ｒ−３ｍに分類されるＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図２８（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳでは、結晶がｃ軸配向性を有し、ｃ軸がＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）、又は上面に略垂直な方向を向いていることが確認できる。なお、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、空間群Ｆｄ−３ｍに分類される結晶構造に起因する。そのため、ＣＡＡＣ−ＯＳは、該ピークを示さないことが好ましい。
【０３７１】
一方、ＣＡＡＣ−ＯＳに対し、被形成面に平行な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。そして、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行っても、図２８（Ｂ）に示すように明瞭なピークは現れない。一方、単結晶ＩｎＧａＺｎＯ４に対し、２θを５６°近傍に固定してφスキャンした場合、図２８（Ｃ）に示すように（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、ａ軸及びｂ軸の配向が不規則であることが確認できる。
【０３７２】
次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ＣＡＡＣ−ＯＳの被形成面に平行にプローブ径が３００ｎｍの電子線を入射させると、図２８（Ｄ）に示すような回折パターン（制限視野電子回折パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面又は上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図２８（Ｅ）に示す。図２８（Ｅ）より、リング状の回折パターンが確認される。したがって、プローブ径が３００ｎｍの電子線を用いた電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットのａ軸及びｂ軸は配向性を有さないことがわかる。なお、図２８（Ｅ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面及び（１００）面などに起因すると考えられる。また、図２８（Ｅ）における第２リングは（１１０）面などに起因すると考えられる。
【０３７３】
また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一方、高分解能ＴＥＭ像であってもペレット同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を明確に確認することができない場合がある。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
【０３７４】
図２９（Ａ）に、試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す。高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ  Ａｂｅｒｒａｔｉｏｎ  Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像は、例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって観察することができる。
【０３７５】
図２９（Ａ）より、金属原子が層状に配列している領域であるペレットを確認することができる。ペレット一つの大きさは１ｎｍ以上のものや、３ｎｍ以上のものがあることがわかる。したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。また、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ  Ａｌｉｇｎｅｄ  ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。ペレットは、ＣＡＡＣ−ＯＳの膜を被形成面又は上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面又は上面と平行となる。
【０３７６】
また、図２９（Ｂ）及び図２９（Ｃ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣｓ補正高分解能ＴＥＭ像を示す。図２９（Ｄ）及び図２９（Ｅ）は、それぞれ図２９（Ｂ）及び図２９（Ｃ）を画像処理した像である。以下では、画像処理の方法について説明する。まず、図２９（Ｂ）を高速フーリエ変換（ＦＦＴ：Ｆａｓｔ  Ｆｏｕｒｉｅｒ  Ｔｒａｎｓｆｏｒｍ）処理することでＦＦＴ像を取得する。次に、取得したＦＦＴ像において原点を基準に、２．８ｎｍ−１から５．０ｎｍ−１の間の範囲を残すマスク処理する。次に、マスク処理したＦＦＴ像を、逆高速フーリエ変換（ＩＦＦＴ：Ｉｎｖｅｒｓｅ  Ｆａｓｔ  Ｆｏｕｒｉｅｒ  Ｔｒａｎｓｆｏｒｍ）処理することで画像処理した像を取得する。こうして取得した像をＦＦＴフィルタリング像と呼ぶ。ＦＦＴフィルタリング像は、Ｃｓ補正高分解能ＴＥＭ像から周期成分を抜き出した像であり、格子配列を示している。
【０３７７】
図２９（Ｄ）では、格子配列の乱れた箇所を破線で示している。破線で囲まれた領域が、一つのペレットである。そして、破線で示した箇所がペレットとペレットとの連結部である。破線は、六角形状であるため、ペレットが六角形状であることがわかる。なお、ペレットの形状は、正六角形状とは限らず、非正六角形状である場合が多い。
【０３７８】
図２９（Ｅ）では、格子配列の揃った領域と、別の格子配列の揃った領域と、の間を点線で示し、格子配列の向きを破線で示している。点線近傍においても、明確な結晶粒界を確認することはできない。点線近傍の格子点を中心に周囲の格子点を繋ぐと、歪んだ六角形、五角形又は七角形が形成できる場合がある。即ち、格子配列を歪ませることによって結晶粒界の形成を抑制していることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において原子間の結合距離が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
【０３７９】
以上に示すように、ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のペレット（ナノ結晶）が連結し、歪みを有した結晶構造となっている。よって、ＣＡＡＣ−ＯＳを、ＣＡＡ  ｃｒｙｓｔａｌ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ  ａ−ｂ−ｐｌａｎｅ−ａｎｃｈｏｒｅｄ  ｃｒｙｓｔａｌ）を有する酸化物半導体と称することもできる。
【０３８０】
ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、逆の見方をするとＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。
【０３８１】
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（又は分子半径）が大きいため、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。
【０３８２】
酸化物半導体が不純物や欠陥を有する場合、光や熱などによって特性が変動する場合がある。例えば、酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリア発生源となる場合がある。例えば、酸化物半導体中の酸素欠損は、キャリアトラップとなる場合や、水素を捕獲することによってキャリア発生源となる場合がある。
【０３８３】
不純物及び酸素欠損の少ないＣＡＡＣ−ＯＳは、キャリア密度の低い酸化物半導体である。具体的には、８×１０１１ｃｍ−３未満、好ましくは１×１０１１ｃｍ−３未満、さらに好ましくは１×１０１０ｃｍ−３未満であり、１×１０−９ｃｍ−３以上のキャリア密度の酸化物半導体とすることができる。そのような酸化物半導体を、高純度真性又は実質的に高純度真性な酸化物半導体と呼ぶ。ＣＡＡＣ−ＯＳは、不純物濃度が低く、欠陥準位密度が低い。即ち、安定な特性を有する酸化物半導体であるといえる。
【０３８４】
＜ｎｃ−ＯＳ＞
次に、ｎｃ−ＯＳについて説明する。
【０３８５】
ｎｃ−ＯＳをＸＲＤによって解析した場合について説明する。例えば、ｎｃ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、配向性を示すピークが現れない。即ち、ｎｃ−ＯＳの結晶は配向性を有さない。
【０３８６】
また、例えば、ＩｎＧａＺｎＯ４の結晶を有するｎｃ−ＯＳを薄片化し、厚さが３４ｎｍの領域に対し、被形成面に平行にプローブ径が５０ｎｍの電子線を入射させると、図３０（Ａ）に示すようなリング状の回折パターン（ナノビーム電子回折パターン）が観測される。また、同じ試料にプローブ径が１ｎｍの電子線を入射させたときの回折パターン（ナノビーム電子回折パターン）を図３０（Ｂ）に示す。図３０（Ｂ）より、リング状の領域内に複数のスポットが観測される。したがって、ｎｃ−ＯＳは、プローブ径が５０ｎｍの電子線を入射させることでは秩序性が確認されないが、プローブ径が１ｎｍの電子線を入射させることでは秩序性が確認される。
【０３８７】
また、厚さが１０ｎｍ未満の領域に対し、プローブ径が１ｎｍの電子線を入射させると、図３０（Ｃ）に示すように、スポットが略正六角状に配置された電子回折パターンを観測される場合がある。したがって、厚さが１０ｎｍ未満の範囲において、ｎｃ−ＯＳが秩序性の高い領域、即ち結晶を有することがわかる。なお、結晶が様々な方向を向いているため、規則的な電子回折パターンが観測されない領域もある。
【０３８８】
図３０（Ｄ）に、被形成面と略平行な方向から観察したｎｃ−ＯＳの断面のＣｓ補正高分解能ＴＥＭ像を示す。ｎｃ−ＯＳは、高分解能ＴＥＭ像において、補助線で示す箇所などのように結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。ｎｃ−ＯＳに含まれる結晶部は、１ｎｍ以上１０ｎｍ以下の大きさであり、特に１ｎｍ以上３ｎｍ以下の大きさであることが多い。なお、結晶部の大きさが１０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化物半導体（ｍｉｃｒｏｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶことがある。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと起源を同じくする可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼ぶ場合がある。
【０３８９】
このように、ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ  ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
【０３９０】
なお、ペレット（ナノ結晶）間で結晶方位が規則性を有さないことから、ｎｃ−ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ  Ａｌｉｇｎｅｄ  ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体、又はＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ  ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
【０３９１】
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、ｎｃ−ＯＳは、ａ−ｌｉｋｅ  ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
【０３９２】
＜ａ−ｌｉｋｅ  ＯＳ＞
ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。
【０３９３】
図３１に、ａ−ｌｉｋｅ  ＯＳの高分解能断面ＴＥＭ像を示す。ここで、図３１（Ａ）は電子照射開始時におけるａ−ｌｉｋｅ  ＯＳの高分解能断面ＴＥＭ像である。図３１（Ｂ）は４．３×１０８ｅ−／ｎｍ２の電子（ｅ−）照射後におけるａ−ｌｉｋｅ  ＯＳの高分解能断面ＴＥＭ像である。図３１（Ａ）及び図３１（Ｂ）より、ａ−ｌｉｋｅ  ＯＳは電子照射開始時から、縦方向に延伸する縞状の明領域が観察されることがわかる。また、明領域は、電子照射後に形状が変化することがわかる。なお、明領域は、鬆又は低密度領域と推測される。
【０３９４】
鬆を有するため、ａ−ｌｉｋｅ  ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋｅ  ＯＳが、ＣＡＡＣ−ＯＳ及びｎｃ−ＯＳと比べて不安定な構造であることを示すため、電子照射による構造の変化を示す。
【０３９５】
試料として、ａ−ｌｉｋｅ  ＯＳ、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳを準備する。いずれの試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
【０３９６】
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料は、いずれも結晶部を有する。
【０３９７】
なお、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、以下では、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と見なした。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
【０３９８】
図３２は、各試料の結晶部（２２箇所から３０箇所）の平均の大きさを調査した例である。なお、上述した格子縞の長さを結晶部の大きさとしている。図３２より、ａ−ｌｉｋｅ  ＯＳは、ＴＥＭ像の取得などに係る電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。図３２より、ＴＥＭによる観察初期においては１．２ｎｍ程度の大きさだった結晶部（初期核ともいう。）が、電子（ｅ−）の累積照射量が４．２×１０８ｅ−／ｎｍ２においては１．９ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。図３２より、電子の累積照射量によらず、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳの結晶部の大きさは、それぞれ１．３ｎｍ程度及び１．８ｎｍ程度であることがわかる。なお、電子線照射及びＴＥＭの観察は、日立透過電子顕微鏡Ｈ−９０００ＮＡＲを用いた。電子線照射条件は、加速電圧を３００ｋＶ、電流密度を６．７×１０５ｅ−／（ｎｍ２・ｓ）、照射領域の直径を２３０ｎｍとした。
【０３９９】
このように、ａ−ｌｉｋｅ  ＯＳは、電子照射によって結晶部の成長が見られる場合がある。一方、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとんど見られない。即ち、ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳと比べて、不安定な構造であることがわかる。
【０４００】
また、鬆を有するため、ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳと比べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ  ＯＳの密度は、同じ組成の単結晶の密度の７８．６％以上９２．３％未満となる。また、ｎｃ−ＯＳの密度及びＣＡＡＣ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満となる。単結晶の密度の７８％未満となる酸化物半導体は、成膜すること自体が困難である。
【０４０１】
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３となる。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ａ−ｌｉｋｅ  ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満となる。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ｎｃ−ＯＳの密度及びＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満となる。
【０４０２】
なお、同じ組成の単結晶が存在しない場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて見積もることが好ましい。
【０４０３】
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ  ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
【０４０４】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【０４０５】
（実施の形態７）
本実施の形態では、上述の実施の形態で説明した半導体装置を記憶装置として電子部品に適用する例、及び該電子部品を具備する電子機器に適用する例について、図３３、図３４を用いて説明する。
【０４０６】
＜電子部品＞
図３３（Ａ）では上述の実施の形態で説明し半導体装置を記憶装置として電子部品に適用する例について説明する。なお電子部品は、半導体パッケージ、又はＩＣ用パッケージともいう。この電子部品は、端子取り出し方向や、端子の形状に応じて、複数の規格や名称が存在する。そこで、本実施の形態では、その一例について説明することにする。
【０４０７】
上記実施の形態１、及び実施の形態２に示すようなトランジスタで構成される半導体装置は、組み立て工程（後工程）を経て、プリント基板に脱着可能な部品が複数合わさることで完成する。
【０４０８】
後工程については、図３３（Ａ）に示す各工程を経ることで完成させることができる。具体的には、前工程で得られる素子基板が完成（ステップＳ１）した後、基板の裏面を研削する（ステップＳ２）。この段階で基板を薄膜化することで、前工程での基板の反り等を低減し、部品としての小型化を図るためである。
【０４０９】
基板の裏面を研削して、基板を複数のチップに分離するダイシング工程を行う。そして、分離したチップを個々にピックアップしてリードフレーム上に搭載し接合する、ダイボンディング工程を行う（ステップＳ３）。このダイボンディング工程におけるチップとリードフレームとの接着は、樹脂による接着や、テープによる接着等、適宜製品に応じて適した方法を選択する。なお、ダイボンディング工程は、インターポーザ上に搭載し接合してもよい。
【０４１０】
なお、本実施の形態において、基板の一方の面に素子が形成されていたとき、基板の一方の面を表面とし、該基板の他方の面（該基板の素子が形成されていない側の面）を裏面とする。
【０４１１】
次いでリードフレームのリードとチップ上の電極とを、金属の細線（ワイヤー）で電気的に接続する、ワイヤーボンディングを行う（ステップＳ４）。金属の細線には、銀線や金線を用いることができる。また、ワイヤーボンディングは、ボールボンディングや、ウェッジボンディングを用いることができる。
【０４１２】
ワイヤーボンディングされたチップは、エポキシ樹脂等で封止される、モールド工程が施される（ステップＳ５）。モールド工程を行うことで電子部品の内部が樹脂で充填され、機械的な外力による内蔵される回路部やワイヤーに対するダメージを低減することができ、また水分や埃による特性の劣化を低減することができる。
【０４１３】
次いでリードフレームのリードをメッキ処理する。そしてリードを切断及び成形加工する（ステップＳ６）。このめっき処理によりリードの錆を防止し、後にプリント基板に実装する際のはんだ付けをより確実に行うことができる。
【０４１４】
次いでパッケージの表面に印字処理（マーキング）を施す（ステップＳ７）。そして最終的な検査工程（ステップＳ８）を経て電子部品が完成する（ステップＳ９）。
【０４１５】
以上説明した電子部品は、上述の実施の形態で説明した半導体装置を含む構成とすることができる。そのため、信頼性に優れた電子部品を実現することができる。
【０４１６】
また、完成した電子部品の斜視模式図を図３３（Ｂ）に示す。図３３（Ｂ）では、電子部品の一例として、ＱＦＰ（Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ）の斜視模式図を示している。図３３（Ｂ）に示す電子部品４７００は、リード４７０１及び回路部４７０３を示している。図３３（Ｂ）に示す電子部品４７００は、例えばプリント基板４７０２に実装される。このような電子部品４７００が複数組み合わされて、それぞれがプリント基板４７０２上で電気的に接続されることで電子機器の内部に搭載することができる。完成した回路基板４７０４は、電子機器等の内部に設けられる。
【０４１７】
＜電子機器＞
次に上述した電子部品を適用した電子機器について説明する。
【０４１８】
本発明の一態様に係る半導体装置は、表示機器、パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いることができる。その他に、本発明の一態様に係る半導体装置を用いることができる電子機器として、携帯電話、携帯型を含むゲーム機、携帯情報端末、電子書籍端末、ビデオカメラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機、医療機器などが挙げられる。これら電子機器の具体例を図３４に示す。
【０４１９】
図３４（Ａ）は携帯型ゲーム機であり、筐体５２０１、筐体５２０２、表示部５２０３、表示部５２０４、マイクロフォン５２０５、スピーカ５２０６、操作キー５２０７、スタイラス５２０８等を有する。本発明の一態様にかかる半導体装置は、携帯型ゲーム機の各種集積回路に用いることができる。なお、図３４（Ａ）に示した携帯型ゲーム機は、２つの表示部５２０３と表示部５２０４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。
【０４２０】
図３４（Ｂ）は携帯情報端末であり、第１筐体５６０１、第２筐体５６０２、第１表示部５６０３、第２表示部５６０４、接続部５６０５、操作キー５６０６等を有する。本発明の一態様にかかる半導体装置は、携帯情報端末の各種集積回路に用いることができる。第１表示部５６０３は第１筐体５６０１に設けられており、第２表示部５６０４は第２筐体５６０２に設けられている。そして、第１筐体５６０１と第２筐体５６０２とは、接続部５６０５により接続されており、第１筐体５６０１と第２筐体５６０２の間の角度は、接続部５６０５により変更が可能である。第１表示部５６０３における映像を、接続部５６０５における第１筐体５６０１と第２筐体５６０２との間の角度に従って、切り替える構成としても良い。また、第１表示部５６０３及び第２表示部５６０４の少なくとも一方に、位置入力装置としての機能が付加された表示装置を用いるようにしても良い。なお、位置入力装置としての機能は、表示装置にタッチパネルを設けることで付加することができる。或いは、位置入力装置としての機能は、フォトセンサとも呼ばれる光電変換素子を表示装置の画素部に設けることでも、付加することができる。
【０４２１】
図３４（Ｃ）はノート型パーソナルコンピュータであり、筐体５４０１、表示部５４０２、キーボード５４０３、ポインティングデバイス５４０４等を有する。本発明の一態様にかかる半導体装置は、ノート型パーソナルコンピュータの各種集積回路に用いることができる。
【０４２２】
図３４（Ｄ）はウェアラブル端末の一種であるスマートウォッチであり、筐体５９０１、表示部５９０２、操作ボタン５９０３、操作子５９０４、バンド５９０５などを有する。本発明の一態様にかかる半導体装置は、スマートウォッチの各種集積回路に用いることができる。また、表示部５９０２に、位置入力装置としての機能が付加された表示装置を用いるようにしてもよい。また、位置入力装置としての機能は、表示装置にタッチパネルを設けることで付加することができる。あるいは、位置入力装置としての機能は、フォトセンサとも呼ばれる光電変換素子を表示装置の画素部に設けることでも、付加することができる。また、操作ボタン５９０３にスマートウォッチを起動する電源スイッチ、スマートウォッチのアプリケーションを操作するボタン、音量調整ボタン、又は表示部５９０２を点灯、あるいは消灯するスイッチなどのいずれかを備えることができる。また、図３４（Ｄ）に示したスマートウォッチでは、操作ボタン５９０３の数を２個示しているが、スマートウォッチの有する操作ボタンの数は、これに限定されない。また、操作子５９０４は、スマートウォッチの時刻合わせを行うリューズとして機能する。また、操作子５９０４は、時刻合わせ以外に、スマートウォッチのアプリケーションを操作する入力インターフェースとして、用いるようにしてもよい。なお、図３４（Ｄ）に示したスマートウォッチでは、操作子５９０４を有する構成となっているが、これに限定せず、操作子５９０４を有さない構成であってもよい。
【０４２３】
図３４（Ｅ）はビデオカメラであり、第１筐体５８０１、第２筐体５８０２、表示部５８０３、操作キー５８０４、レンズ５８０５、接続部５８０６等を有する。本発明の一態様にかかる半導体装置は、ビデオカメラの各種集積回路に用いることができる。操作キー５８０４及びレンズ５８０５は第１筐体５８０１に設けられており、表示部５８０３は第２筐体５８０２に設けられている。そして、第１筐体５８０１と第２筐体５８０２とは、接続部５８０６により接続されており、第１筐体５８０１と第２筐体５８０２の間の角度は、接続部５８０６により変更が可能である。表示部５８０３における映像を、接続部５８０６における第１筐体５８０１と第２筐体５８０２との間の角度に従って切り替える構成としてもよい。
【０４２４】
図３４（Ｆ）は乗用車であり、車体５７０１、車輪５７０２、ダッシュボード５７０３、ライト５７０４等を有する。本発明の一態様にかかる半導体装置は、乗用車の各種集積回路に用いることができる。
【０４２５】
図３４（Ｇ）は電気冷凍冷蔵庫であり、筐体５３０１、冷蔵室用扉５３０２、冷凍室用扉５３０３等を有する。本発明の一態様にかかる半導体装置は、電気冷凍冷蔵庫の各種集積回路に用いることができる。
【０４２６】
図３４（Ｈ）は、情報端末の機能を有する携帯電話であり、筐体５５０１、表示部５５０２、マイク５５０３、スピーカ５５０４、操作ボタン５５０５を有する。また、表示部５５０２に、位置入力装置としての機能が付加された表示装置を用いるようにしてもよい。また、位置入力装置としての機能は、表示装置にタッチパネルを設けることで付加することができる。あるいは、位置入力装置としての機能は、フォトセンサとも呼ばれる光電変換素子を表示装置の画素部に設けることでも、付加することができる。また、操作ボタン５５０５に携帯電話を起動する電源スイッチ、携帯電話のアプリケーションを操作するボタン、音量調整ボタン、又は表示部５５０２を点灯、あるいは消灯するスイッチなどのいずれかを備えることができる。また、図３４（Ｈ）に示した携帯電話では、操作ボタン５５０５の数を２個示しているが、携帯電話の有する操作ボタンの数は、これに限定されない。また、図示していないが、図３４（Ｈ）に示した携帯電話は、カメラを有する構成であってもよい。また、図示していないが、図３４（Ｈ）に示した携帯電話は、フラッシュライト、又は照明の用途として発光装置を有する構成であってもよい。また、図示していないが、図３４（Ｈ）に示した携帯電話は、筐体５５０１の内部にセンサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線などを測定する機能を含むもの）を有する構成であってもよい。特に、ジャイロ、加速度センサなどの傾きを検出するセンサを有する検出装置を設けることで、図３４（Ｈ）に示す携帯電話の向き（鉛直方向に対して携帯電話がどの向きに向いているか）を判断して、表示部５５０２の画面表示を、携帯電話の向きに応じて自動的に切り替えるようにすることができる。また、特に、指紋、静脈、虹彩、又は声紋など生体情報を取得するセンサを有する検出装置を設けることで、生体認証機能を有する携帯電話を実現することができる。
【０４２７】
次に、本発明の一態様の半導体装置又は記憶装置を備えることができる表示装置の使用例について説明する。一例としては、表示装置は、画素を有する。画素は、例えば、トランジスタや表示素子を有する。又は、表示装置は、画素を駆動する駆動回路を有する。駆動回路は、例えば、トランジスタを有する。例えば、これらのトランジスタとして、他の実施の形態で述べたトランジスタを採用することができる。
【０４２８】
例えば、本明細書等において、表示素子、表示素子を有する装置である表示装置、発光素子、及び発光素子を有する装置である発光装置は、様々な形態を用いること、又は様々な素子を有することが出来る。表示素子、表示装置、発光素子又は発光装置は、例えば、ＥＬ（エレクトロルミネッセンス）素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、ＬＥＤチップ（白色ＬＥＤチップ、赤色ＬＥＤチップ、緑色ＬＥＤチップ、青色ＬＥＤチップなど）、トランジスタ（電流に応じて発光するトランジスタ）、プラズマディスプレイパネル（ＰＤＰ）、電子放出素子、カーボンナノチューブを用いた表示素子、液晶素子、電子インク、エレクトロウェッティング素子、電気泳動素子、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子（例えば、グレーティングライトバルブ（ＧＬＶ）、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＭＩＲＡＳＯＬ（登録商標）、ＩＭＯＤ（インターフェロメトリック・モジュレーション）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、圧電セラミックディスプレイなど）、又は、量子ドットなどの少なくとも一つを有している。これらの他にも、表示素子、表示装置、発光素子又は発光装置は、電気的又は磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有していてもよい。ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ  Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ  Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク、電子粉流体（登録商標）、又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。量子ドットを各画素に用いた表示装置の一例としては、量子ドットディスプレイなどがある。なお、量子ドットは、表示素子としてではなく、バックライトの一部に設けてもよい。量子ドットを用いることにより、色純度の高い表示を行うことができる。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、又は、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、又は、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。なお、ＬＥＤチップを用いる場合、ＬＥＤチップの電極や窒化物半導体の下に、グラフェンやグラファイトを配置してもよい。グラフェンやグラファイトは、複数の層を重ねて、多層膜としてもよい。このように、グラフェンやグラファイトを設けることにより、その上に、窒化物半導体、例えば、結晶を有するｎ型ＧａＮ半導体��などを容易に成膜することができる。さらに、その上に、結晶を有するｐ型ＧａＮ半導体層などを設けて、ＬＥＤチップを構成することができる。なお、グラフェンやグラファイトと、結晶を有するｎ型ＧａＮ半導体層との間に、ＡｌＮ層を設けてもよい。なお、ＬＥＤチップが有するＧａＮ半導体層は、ＭＯＣＶＤで成膜してもよい。ただし、グラフェンを設けることにより、ＬＥＤチップが有するＧａＮ半導体層は、スパッタ法で成膜することも可能である。また、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子においては、表示素子が封止されている空間（例えば、表示素子が配置されている素子基板と、素子基板に対向して配置されている対向基板との間）に、乾燥剤を配置してもよい。乾燥剤を配置することにより、ＭＥＭＳなどが水分によって動きにくくなることや、劣化しやすくなることを防止することができる。
【０４２９】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【０４３０】
（実施の形態８）
本発明の一態様の記憶装置は、メモリカード（例えば、ＳＤカード）、ＵＳＢメモリ（ＵＳＢ；Ｕｎｉｖｅｒｓａｌ  Ｓｅｒｉａｌ  Ｂｕｓ）、ＳＳＤ（Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｄｒｉｖｅ）等の各種のリムーバブル記憶装置に適用することができる。本実施の形態では、リムーバブル記憶装置の幾つかの構成例について、図３５を用いて、説明する。
【０４３１】
図３５（Ａ）はＵＳＢメモリの模式図である。ＵＳＢメモリ５１００は、筐体５１０１、キャップ５１０２、ＵＳＢコネクタ５１０３及び基板５１０４を有する。基板５１０４は、筐体５１０１に収納されている。基板５１０４には、記憶装置及び記憶装置を駆動する回路が設けられている。例えば、基板５１０４には、メモリチップ５１０５、コントローラチップ５１０６が取り付けられている。メモリチップ５１０５は、先の実施の形態で説明したメモリセルアレイ２６１０、ローデコーダ２６２１、ワード線ドライバ回路２６２２、ビット線ドライバ回路２６３０、カラムデコーダ２６３１、プリチャージ回路２６３２、センスアンプ２６３３、出力回路２６４０などが組み込まれている。コントローラチップ５１０６は、プロセッサ、ワークメモリ、ＥＣＣ回路等が組み込まれている。なお、メモリチップ５１０５とコントローラチップ５１０６とのそれぞれの回路構成は、上述の記載に限定せず、状況に応じて、又は場合によって、適宜回路構成を変更してもよい。例えば、ローデコーダ２６２１、ワード線ドライバ回路２６２２、ビット線ドライバ回路２６３０、カラムデコーダ２６３１、プリチャージ回路２６３２、センスアンプ２６３３をメモリチップ５１０５でなく、コントローラチップ５１０６に組み込んだ構成としてもよい。ＵＳＢコネクタ５１０３が外部装置と接続するためのインターフェースとして機能する。
【０４３２】
図３５（Ｂ）はＳＤカードの外観の模式図であり、図３５（Ｃ）は、ＳＤカードの内部構造の模式図である。ＳＤカード５１１０は、筐体５１１１、コネクタ５１１２及び基板５１１３を有する。コネクタ５１１２が外部装置と接続するためのインターフェースとして機能する。基板５１１３は筐体５１１１に収納されている。基板５１１３には、記憶装置及び記憶装置を駆動する回路が設けられている。例えば、基板５１１３には、メモリチップ５１１４、コントローラチップ５１１５が取り付けられている。メモリチップ５１１４には、先の実施の形態で説明したメモリセルアレイ２６１０、ローデコーダ２６２１、ワード線ドライバ回路２６２２、ビット線ドライバ回路２６３０、カラムデコーダ２６３１、プリチャージ回路２６３２、センスアンプ２６３３、出力回路２６４０などが組み込まれている。コントローラチップ５１１５には、プロセッサ、ワークメモリ、ＥＣＣ回路等が組み込まれている。なお、メモリチップ５１１４とコントローラチップ５１１５とのそれぞれの回路構成は、上述の記載に限定せず、状況に応じて、又は場合によって、適宜回路構成を変更してもよい。例えば、ローデコーダ２６２１、ワード線ドライバ回路２６２２、ビット線ドライバ回路２６３０、カラムデコーダ２６３１、プリチャージ回路２６３２、センスアンプ２６３３をメモリチップ５１１４でなく、コントローラチップ５１１５に組み込んだ構成としてもよい。
【０４３３】
基板５１１３の裏面側にもメモリチップ５１１４を設けることで、ＳＤカード５１１０の容量を増やすことができる。また、無線通信機能を備えた無線チップを基板５１１３に設けてもよい。これによって、外部装置とＳＤカード５１１０との間で無線通信を行うことができ、メモリチップ５１１４のデータの読み出し、書き込みが可能となる。
【０４３４】
図３５（Ｄ）はＳＳＤの外観の模式図であり、図３５（Ｅ）は、ＳＳＤの内部構造の模式図である。ＳＳＤ５１５０は、筐体５１５１、コネクタ５１５２及び基板５１５３を有する。コネクタ５１５２が外部装置と接続するためのインターフェースとして機能する。基板５１５３は筐体５１５１に収納されている。基板５１５３には、記憶装置及び記憶装置を駆動する回路が設けられている。例えば、基板５１５３には、メモリチップ５１５４、メモリチップ５１５５、コントローラチップ５１５６が取り付けられている。メモリチップ５１５４には、先の実施の形態で説明したメモリセルアレイ２６１０、ローデコーダ２６２１、ワード線ドライバ回路２６２２、ビット線ドライバ回路２６３０、カラムデコーダ２６３１、プリチャージ回路２６３２、センスアンプ２６３３、出力回路２６４０などが組み込まれている。基板５１５３の裏面側にもメモリチップ５１５４を設けることで、ＳＳＤ５１５０の容量を増やすことができる。メモリチップ５１５５にはワークメモリが組み込まれている。例えば、メモリチップ５１５５には、ＤＲＡＭチップを用いればよい。コントローラチップ５１５６には、プロセッサ、ＥＣＣ回路などが組み込まれている。なお、メモリチップ５１５４と、メモリチップ５１５５と、コントローラチップ５１１５と、のそれぞれの回路構成は、上述の記載に限定せず、状況に応じて、又は場合によって、適宜回路構成を変更しても良い。例えば、コントローラチップ５１５６にも、ワークメモリとして機能するメモリを設けてもよい。
【０４３５】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【０４３６】
（実施の形態９）
本実施の形態では、本発明の一態様の記憶装置を備えることができるＲＦタグの使用例について図３６を用いながら説明する。ＲＦタグの用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等、図３６（Ａ）参照）、記録媒体（ＤＶＤやビデオテープ等、図３６（Ｂ）参照）、包装用容器類（包装紙やボトル等、図３６（Ｃ）参照）、乗り物類（自転車等、図３６（Ｄ）参照）、身の回り品（鞄や眼鏡等）、食品類、植物類、動物類、人体、衣類、生活用品類、薬品や薬剤を含む医療品、又は電子機器（液晶表示装置、ＥＬ表示装置、テレビジョン装置、又は携帯電話）等の物品、若しくは各物品に取り付ける荷札（図３６（Ｅ）、図３６（Ｆ）参照）等に設けて使用することができる。
【０４３７】
本発明の一態様に係るＲＦタグ４０００は、表面に貼る、又は埋め込むことにより、物品に固定される。例えば、本であれば紙に埋め込み、有機樹脂からなるパッケージであれば当該有機樹脂の内部に埋め込み、各物品に固定される。本発明の一態様に係るＲＦタグ４０００は、小型、薄型、軽量を実現するため、物品に固定した後もその物品自体のデザイン性を損なうことがない。また、紙幣、硬貨、有価証券類、無記名債券類、又は証書類等に本発明の一態様に係るＲＦタグ４０００を設けることにより、認証機能を設けることができ、この認証機能を活用すれば、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、又は電子機器等に本発明の一態様に係るＲＦタグを取り付けることにより、検品システム等のシステムの効率化を図ることができる。また、乗り物類であっても、本発明の一態様に係るＲＦタグを取り付けることにより、盗難などに対するセキュリティ性を高めることができる。
【０４３８】
以上のように、本発明の一態様に係わるＲＦタグを本実施の形態に挙げた各用途に用いることにより、情報の書込みや読み出しを含む動作電力を低減できるため、最大通信距離を長くとることが可能となる。また、電力が遮断された状態であっても情報を極めて長い期間保持可能であるため、書き込みや読み出しの頻度が低い用途にも好適に用いることができる。
【０４３９】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【０４４０】
（本明細書等の記載に関する付記）
以上の実施の形態における各構成の説明について、以下に付記する。
【０４４１】
＜実施の形態で述べた本発明の一態様に関する付記＞
各実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて、本発明の一態様とすることができる。また、１つの実施の形態の中に、複数の構成例が示される場合は、互いに構成例を適宜組み合わせることが可能である。
【０４４２】
なお、ある一つの実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形態で述べる別の内容（一部の内容でもよい）と、一つ若しくは複数の別の実施の形態で述べる内容（一部の内容でもよい）との少なくとも一つの内容に対して、適用、組み合わせ、又は置き換えなどを行うことができる。
【０４４３】
なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用いて述べる内容、又は明細書に記載される文章を用いて述べる内容のことである。
【０４４４】
なお、ある一つの実施の形態において述べる図（一部でもよい）は、その図の別の部分、その実施の形態において述べる別の図（一部でもよい）と、一つ若しくは複数の別の実施の形態において述べる図（一部でもよい）との少なくとも一つの図に対して、組み合わせることにより、さらに多くの図を構成させることができる。
【０４４５】
＜序数詞に関する付記＞
本明細書等において、「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものである。従って、構成要素の数を限定するものではない。また、構成要素の順序を限定するものではない。また例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素が、他の実施の形態、あるいは特許請求の範囲において「第２」に言及された構成要素とすることもありうる。また例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素を、他の実施の形態、あるいは特許請求の範囲において省略することもありうる。
【０４４６】
＜図面を説明する記載に関する付記＞
実施の形態について図面を参照しながら説明している。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなく、その形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態の発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
【０４４７】
また、本明細書等において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。構成同士の位置関係は、各構成を描写する方向に応じて適宜変化する。そのため、配置を示す語句は、明細書で説明した記載に限定されず、状況に応じて適切に言い換えることができる。
【０４４８】
また、「上」や「下」の用語は、構成要素の位置関係が直上又は直下で、かつ、直接接していることを限定するものではない。例えば、「絶縁層Ａ上の電極Ｂ」の表現であれば、絶縁層Ａの上に電極Ｂが直接接して形成されている必要はなく、絶縁層Ａと電極Ｂとの間に他の構成要素を含むものを除外しない。
【０４４９】
また本明細書等において、ブロック図では、構成要素を機能毎に分類し、互いに独立したブロックとして示している。しかしながら実際の回路等においては、構成要素を機能毎に切り分けることが難しく、一つの回路に複数の機能が係わる場合や、複数の回路にわたって一つの機能が関わる場合があり得る。そのため、ブロック図のブロックは、明細書で説明した構成要素に限定されず、状況に応じて適切に言い換えることができる。
【０４５０】
また、図面において、大きさ、層の厚さ、又は領域は、説明の便宜上任意の大きさに示したものである。よって、必ずしもそのスケールに限定されない。なお図面は明確性を期すために模式的に示したものであり、図面に示す形状又は値などに限定されない。例えば、ノイズによる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、若しくは電流のばらつきなどを含むことが可能である。
【０４５１】
また、図面において、上面図（平面図、レイアウト図ともいう）や斜視図などにおいて、図面の明確性を期すために、一部の構成要素の記載を省略している場合がある。
【０４５２】
また、図面において、同一の要素又は同様な機能を有する要素、同一の材質の要素、あるいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は省略する場合がある。
【０４５３】
＜言い換え可能な記載に関する付記＞
本明細書等において、トランジスタの接続関係を説明する際、ソースとドレインとの一方を、「ソース又はドレインの一方」（又は第１電極、又は第１端子）と表記し、ソースとドレインとの他方を「ソース又はドレインの他方」（又は第２電極、又は第２端子）と表記している。これは、トランジスタのソースとドレインは、トランジスタの構造又は動作条件等によって変わるためである。なおトランジスタのソースとドレインの呼称については、ソース（ドレイン）端子や、ソース（ドレイン）電極等、状況に応じて適切に言い換えることができる。
【０４５４】
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
【０４５５】
また、本明細書等において、電圧と電位は、適宜言い換えることができる。電圧は、基準となる電位からの電位差のことであり、例えば基準となる電位をグラウンド電位（接地電位）とすると、電圧を電位に言い換えることができる。グラウンド電位は必ずしも０Ｖを意味するとは限らない。なお電位は相対的なものであり、基準となる電位によっては、配線等に与える電位を変化させる場合がある。
【０４５６】
なお本明細書等において、「膜」、「層」などの語句は、場合によっては、又は、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。又は、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。又は、場合によっては、又は、状況に応じて、「膜」、「層」などの語句を使わずに、別の用語に入れ替えることが可能である。例えば、「導電層」又は「導電膜」という用語を、「導電体」という用語に変更することが可能な場合がある。又は、例えば、「絶縁層」「絶縁膜」という用語を、「絶縁体」という用語に変更することが可能な場合がある。
【０４５７】
なお本明細書等において、「配線」、「信号線」、「電源線」などの用語は、場合によっては、又は、状況に応じて、互いに入れ替えることが可能である。例えば、「配線」という用語を、「信号線」という用語に変更することが可能な場合がある。また、例えば、「配線」という用語を、「電源線」などの用語に変更することが可能な場合がある。また、その逆も同様で、「信号線」「電源線」などの用語を、「配線」という用語に変更することが可能な場合がある。「電源線」などの用語は、「信号線」などの用語に変更することが可能な場合がある。また、その逆も同様で「信号線」などの用語は、「電源線」などの用語に変更することが可能な場合がある。
【０４５８】
＜語句の定義に関する付記＞
以下では、上記実施の形態中で言及した語句の定義について説明する。
【０４５９】
＜＜半導体について＞＞
本明細書において、「半導体」と表記した場合でも、例えば、導電性が十分低い場合は「絶縁体」としての特性を有する場合がある。また、「半導体」と「絶縁体」は境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書に記載の「半導体」は、「絶縁体」と言い換えることができる場合がある。同様に、本明細書に記載の「絶縁体」は、「半導体」と言い換えることができる場合がある。
【０４６０】
また、「半導体」と表記した場合でも、例えば、導電性が十分高い場合は「導電体」としての特性を有する場合がある。また、「半導体」と「導電体」は境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書に記載の「半導体」は、「導電体」と言い換えることができる場合がある。同様に、本明細書に記載の「導電体」は、「半導体」と言い換えることができる場合がある。
【０４６１】
なお、半導体の不純物とは、例えば、半導体層を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物である。不純物が含まれることにより、例えば、半導体にＤＯＳ（Ｄｅｎｓｉｔｙ  ｏｆ  Ｓｔａｔｅｓ）が形成されることや、キャリア移動度が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１３族元素、第１４族元素、第１５族元素、主成分以外の遷移金属などがあり、特に、例えば、水素（水にも含まれる）、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、例えば水素などの不純物の混入によって酸素欠損を形成する場合がある。また、半導体がシリコン層である場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１５族元素などがある。
【０４６２】
＜＜トランジスタについて＞＞
本明細書において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域又はドレイン電極）とソース（ソース端子、ソース領域又はソース電極）の間にチャネル形成領域を有しており、ドレインとチャネル形成領域とソースとを介して電流を流すことができるものである。なお、本明細書等において、チャネル形成領域とは、電流が主として流れる領域をいう。
【０４６３】
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。
【０４６４】
＜＜スイッチについて＞＞
本明細書等において、スイッチとは、導通状態（オン状態）、又は、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有するものをいう。又は、スイッチとは、電流を流す経路を選択して切り替える機能を有するものをいう。
【０４６５】
一例としては、電気的スイッチ又は機械的なスイッチなどを用いることができる。つまり、スイッチは、電流を制御できるものであればよく、特定のものに限定されない。
【０４６６】
電気的なスイッチの一例としては、トランジスタ（例えば、バイポーラトランジスタ、ＭＯＳトランジスタなど）、ダイオード（例えば、ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、ＭＩＭ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｍｅｔａｌ）ダイオード、ＭＩＳ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ダイオード、ダイオード接続のトランジスタなど）、又はこれらを組み合わせた論理回路などがある。
【０４６７】
なお、スイッチとしてトランジスタを用いる場合、トランジスタの「導通状態」とは、トランジスタのソース電極とドレイン電極が電気的に短絡されているとみなせる状態をいう。また、トランジスタの「非導通状態」とは、トランジスタのソース電極とドレイン電極が電気的に遮断されているとみなせる状態をいう。なおトランジスタを単なるスイッチとして動作させる場合には、トランジスタの極性（導電型）は特に限定されない。
【０４６８】
機械的なスイッチの一例としては、デジタルマイクロミラーデバイス（ＤＭＤ）のように、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）技術を用いたスイッチがある。そのスイッチは、機械的に動かすことが可能な電極を有し、その電極が動くことによって、導通と非導通とを制御して動作する。
【０４６９】
＜＜チャネル長について＞＞
本明細書等において、チャネル長とは、例えば、トランジスタの上面図において、半導体（又はトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが重なる領域、又はチャネルが形成される領域における、ソース（ソース領域又はソース電極）とドレイン（ドレイン領域又はドレイン電極）との間の距離をいう。
【０４７０】
なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値又は平均値とする。
【０４７１】
＜＜チャネル幅について＞＞
本明細書等において、チャネル幅とは、例えば、上面図において半導体（又はトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが重なる領域、又はチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。
【０４７２】
なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値又は平均値とする。
【０４７３】
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅（以下、実効的なチャネル幅と呼ぶ。）と、トランジスタの上面図において示されるチャネル幅（以下、見かけ上のチャネル幅と呼ぶ。）と、が異なる場合がある。例えば、立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面図において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の側面に形成されるチャネル領域の割合が大きくなる場合がある。その場合は、上面図において示される見かけ上のチャネル幅よりも、実際にチャネルの形成される実効的なチャネル幅の方が大きくなる。
【０４７４】
ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
【０４７５】
そこで、本明細書では、トランジスタの上面図において、半導体とゲート電極とが重なる領域における、ソースとドレインとが向かい合っている部分の長さである見かけ上のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ  Ｃｈａｎｎｅｌ  Ｗｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合には、囲い込みチャネル幅又は見かけ上のチャネル幅を指す場合がある。又は、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面ＴＥＭ像などを取得して、その画像を解析することなどによって、値を決定することができる。
【０４７６】
なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求める場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャネル幅を用いて計算する場合とは異なる値をとる場合がある。
【０４７７】
＜＜接続について＞＞
なお、本明細書等において、ＸとＹとが接続されている、と記載する場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とを含むものとする。したがって、所定の接続関係、例えば、図又は文章に示された接続関係に限定されず、図又は文章に示された接続関係以外のものも含むものとする。
【０４７８】
ここで使用するＸ、Ｙなどは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
【０４７９】
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態（オン状態）、又は、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。
【０４８０】
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅又は電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。
【０４８１】
なお、ＸとＹとが電気的に接続されている、と明示的に記載する場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）とを含むものとする。つまり、電気的に接続されている、と明示的に記載する場合は、単に、接続されている、とのみ明示的に記載されている場合と同じであるとする。
【０４８２】
なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現することが出来る。
【０４８３】
例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。又は、「トランジスタのソース（又は第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。又は、「Ｘは、トランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
【０４８４】
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
【０４８５】
＜＜平行、垂直について＞＞
本明細書において、「平行」とは、二つの直線が−１０°以上かつ１０°以下の角度で配置されている状態をいう。したがって、−５°以上かつ５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上かつ３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上かつ１００°以下の角度で配置されている状態をいう。したがって、８５°以上かつ９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上かつ１２０°以下の角度で配置されている状態をいう。
【０４８６】
＜＜三方晶、菱面体晶について＞＞
本明細書において、結晶が三方晶又は菱面体晶である場合、六方晶系として表す。
【符号の説明】
【０４８７】
ＭＣ    メモリセル
ＣＴＬＣ    制御回路
ＢＬ    配線
ＷＢＬ    配線
ＲＢＬ    配線
ＷＬ    配線
ＳＬ    配線
ＷＬＣ    配線
ＢＧ    配線
ＷＴｒ    トランジスタ
ＲＴｒ    トランジスタ
Ｃ    容量素子
ＦＮ    保持ノード
ＭＣ［１］    メモリセル
ＭＣ［ｍ］    メモリセル
ＣＴＬＣ［１］    制御回路
ＣＴＬＣ［ｉ］    制御回路
ＣＴＬＣ［ｍ］    制御回路
ＳＴｒ    トランジスタ
ＳＧ    配線
ＷＬ［１］    配線
ＷＬ［ｍ］    配線
ＷＬＣ［１］    配線
ＷＬＣ［ｉ］    配線
ＷＬＣ［ｍ］    配線
ＷＴｒ［１］    トランジスタ
ＷＴｒ［ｍ］    トランジスタ
ＲＴｒ［１］    トランジスタ
ＲＴｒ［ｍ］    トランジスタ
Ｃ［１］    容量素子
Ｃ［ｍ］    容量素子
ＦＮ［１］    保持ノード
ＦＮ［ｍ］    保持ノード
ＭＣ［１，１］    メモリセル
ＭＣ［１，ｊ］    メモリセル
ＭＣ［１，ｎ］    メモリセル
ＭＣ［ｉ，１］    メモリセル
ＭＣ［ｉ，ｊ］    メモリセル
ＭＣ［ｉ，ｎ］    メモリセル
ＭＣ［ｍ，１］    メモリセル
ＭＣ［ｍ，ｊ］    メモリセル
ＭＣ［ｍ，ｎ］    メモリセル
ＳＴｒ［１］    トランジスタ
ＳＴｒ［ｊ］    トランジスタ
ＳＴｒ［ｎ］    トランジスタ
ＳＧ［１］    配線
ＳＧ［ｊ］    配線
ＳＧ［ｎ］    配線
ＷＢＬ［１］    配線
ＷＢＬ［ｊ］    配線
ＷＢＬ［ｎ］    配線
ＲＢＬ［１］    配線
ＲＢＬ［ｊ］    配線
ＲＢＬ［ｎ］    配線
ＳＬ［１］    配線
ＳＬ［ｊ］    配線
ＳＬ［ｎ］    配線
ＷＬ［１，１］    配線
ＷＬ［１，ｊ］    配線
ＷＬ［１，ｎ］    配線
ＷＬ［ｉ，１］    配線
ＷＬ［ｉ，ｊ］    配線
ＷＬ［ｉ，ｎ］    配線
ＷＬ［ｍ，１］    配線
ＷＬ［ｍ，ｊ］    配線
ＷＬ［ｍ，ｎ］    配線
Ｔ０    時刻
Ｔ１    時刻
Ｔ２    時刻
Ｔ３    時刻
Ｔ４    時刻
Ｔ５    時刻
Ｔ６    時刻
Ｔ７    時刻
Ｔ８    時刻
Ｔ９    時刻
ＴｒＡ    トランジスタ
ＴｒＢ    トランジスタ
ＴｒＣ    トランジスタ
Ｃ１    容量素子
Ｌ０    層
Ｌ１    層
Ｌ２    層
Ｌ３    層
Ｌ４    層
Ｌ５    層
Ｌ６    層
Ｌ７    層
Ｌ８    層
Ｌ９    層
Ｌ１０    層
Ｌ１１    層
Ｌ１２    層
Ｓ１    ステップ
Ｓ２    ステップ
Ｓ３    ステップ
Ｓ４    ステップ
Ｓ５    ステップ
Ｓ６    ステップ
Ｓ７    ステップ
Ｓ８    ステップ
Ｓ９    ステップ
１００    半導体装置
１０１    半導体装置
１０２    半導体装置
１１０    半導体装置
１１１    半導体装置
１１２    半導体装置
１２０    半導体装置
１２１    半導体装置
１２２    半導体装置
１３０    半導体装置
１３０［１］    半導体装置
１３０［ｊ］    半導体装置
１３０［ｎ］    半導体装置
１３５    半導体装置
１４０    半導体装置
１４０［１］    半導体装置
１４０［ｊ］    半導体装置
１４０［ｎ］    半導体装置
１４１    半導体装置
１４５    半導体装置
１４００ａ    トランジスタ
１４００ｂ    トランジスタ
１４００ｃ    トランジスタ
１４００ｄ    トランジスタ
１４００ｅ    トランジスタ
１４００ｆ    トランジスタ
１４０１    絶縁膜
１４０２    絶縁膜
１４０３    絶縁膜
１４０４    絶縁膜
１４０５    絶縁膜
１４０６    絶縁膜
１４０７    絶縁膜
１４０８    絶縁膜
１４０９    絶縁膜
１４１１    導電膜
１４１２    導電膜
１４１３    導電膜
１４１４    導電膜
１４２１    導電膜
１４２２    導電膜
１４２３    導電膜
１４２４    導電膜
１４３０    金属酸化物
１４３１    金属酸化物
１４３１ａ    金属酸化物
１４３１ｂ    金属酸化物
１４３１ｃ    金属酸化物
１４３２    金属酸化物
１４３２ａ    金属酸化物
１４３２ｂ    金属酸化物
１４３２ｃ    金属酸化物
１４３３    金属酸化物
１４４１    領域
１４４２    領域
１４５０    基板
１４５１    低抵抗領域
１４５２    低抵抗領域
１４６１    領域
１４６１ａ    領域
１４６１ｂ    領域
１４６１ｃ    領域
１４６１ｄ    領域
１４６１ｅ    領域
１４６２    領域
１４６３    領域
１６８０    トランジスタ
１６８１    絶縁膜
１６８２    半導体
１６８３    導電膜
１６８４    導電膜
１６８５    絶縁膜
１６８６    絶縁膜
１６８７    絶縁膜
１６８８    導電膜
１６８９    導電膜
１７００    基板
１７０１    素子分離層
１７０２    絶縁体
１７０３    絶縁体
１７０４    絶縁体
１７０５    絶縁体
１７０６    絶縁体
１７１０    導電体
１７１１    導電体
１７１２    導電体
１７１３    導電体
１７１４    導電体
１７１５    導電体
１７１６    導電体
１７１７    導電体
１７１８    導電体
１７１９    導電体
１７３０    配線
１７３１    配線
１７３２    配線
１７３３    配線
１７３４    配線
１７３５    配線
１７３６    配線
１７３７    配線
１７５１    第１の電極
１７５２    第２の電極
１７５３    絶縁体
１７９０    ゲート電極
１７９２    ウェル
１７９３    チャネル形成領域
１７９４    低濃度不純物領域
１７９５    高濃度不純物領域
１７９６    導電性領域
１７９７    ゲート絶縁膜
１７９８    側壁絶縁層
１７９９    側壁絶縁層
２６００    記憶装置
２６０１    周辺回路
２６１０    メモリセルアレイ
２６２１    ローデコーダ
２６２２    ワード線ドライバ回路
２６３０    ビット線ドライバ回路
２６３１    カラムデコーダ
２６３２    プリチャージ回路
２６３３    センスアンプ
２６３４    書き込み回路
２６４０    出力回路
２６６０    コントロールロジック回路
４０００    ＲＦタグ
４７００    電子部品
４７０１    リード
４７０２    プリント基板
４７０３    回路部
４７０４    回路基板
５１００    ＵＳＢメモリ
５１０１    筐体
５１０２    キャップ
５１０３    ＵＳＢコネクタ
５１０４    基板
５１０５    メモリチップ
５１０６    コントローラチップ
５１１０    ＳＤカード
５１１１    筐体
５１１２    コネクタ
５１１３    基板
５１１４    メモリチップ
５１１５    コントローラチップ
５１５０    ＳＳＤ
５１５１    筐体
５１５２    コネクタ
５１５３    基板
５１５４    メモリチップ
５１５５    メモリチップ
５１５６    コントローラチップ
５２０１    筐体
５２０２    筐体
５２０３    表示部
５２０４    表示部
５２０５    マイクロフォン
５２０６    スピーカ
５２０７    操作キー
５２０８    スタイラス
５３０１    筐体
５３０２    冷蔵室用扉
５３０３    冷凍室用扉
５４０１    筐体
５４０２    表示部
５４０３    キーボード
５４０４    ポインティングデバイス
５５０１    筐体
５５０２    表示部
５５０３    マイク
５５０４    スピーカ
５５０５    操作ボタン
５６０１    第１筐体
５６０２    第２筐体
５６０３    第１表示部
５６０４    第２表示部
５６０５    接続部
５６０６    操作キー
５７０１    車体
５７０２    車輪
５７０３    ダッシュボード
５７０４    ライト
５８０１    第１筐体
５８０２    第２筐体
５８０３    表示部
５８０４    操作キー
５８０５    レンズ
５８０６    接続部
５９０１    筐体
５９０２    表示部
５９０３    操作ボタン
５９０４    操作子
５９０５    バンド
【図１】
0006773521.tif 000002
【図２】
0006773521.tif 000003
【図３】
0006773521.tif 000004
【図４】
0006773521.tif 000005
【図５】
0006773521.tif 000006
【図６】
0006773521.tif 000007
【図７】
0006773521.tif 000008
【図８】
0006773521.tif 000009
【図９】
0006773521.tif 000010
【図１０】
0006773521.tif 000011
【図１１】
0006773521.tif 000012
【図１２】
0006773521.tif 000013
【図１３】
0006773521.tif 000014
【図１４】
0006773521.tif 000015
【図１５】
0006773521.tif 000016
【図１６】
0006773521.tif 000017
【図１７】
0006773521.tif 000018
【図１８】
0006773521.tif 000019
【図１９】
0006773521.tif 000020
【図２０】
0006773521.tif 000021
【図２１】
0006773521.tif 000022
【図２２】
0006773521.tif 000023
【図２３】
0006773521.tif 000024
【図２４】
0006773521.tif 000025
【図２５】
0006773521.tif 000026
【図２６】
0006773521.tif 000027
【図２７】
0006773521.tif 000028
【図２８】
0006773521.tif 000029
【図２９】
0006773521.tif 000030
【図３０】
0006773521.tif 000031
【図３１】
0006773521.tif 000032
【図３２】
0006773521.tif 000033
【図３３】
0006773521.tif 000034
【図３４】
0006773521.tif 000035
【図３５】
0006773521.tif 000036
【図３６】
0006773521.tif 000037