(57)【特許請求の範囲】
【請求項１】
メモリセルであって、
第１の長手方向軸を有する第１のインターコネクト線と、
前記第１のインターコネクト線と垂直に配置された第２の長手方向軸を有する第２のインターコネクト線と、
前記第１のインターコネクト線と前記第２のインターコネクト線との間の交差領域に配置され、前記交差領域にその長軸が包含される楕円形状ビットであって、前記長軸は前記第１の長手方向軸に対して角度をなして配置され、前記楕円形状ビットは、
固定された磁気モーメントを有する基準層であって、前記磁気モーメントは、前記長軸と異なる角度をなして配置されている、基準層と、
前記楕円形状ビットの前記長軸と実質的に一致する磁気モーメントを有する自由層と、  前記自由層と前記基準層との間に配置されたバリア層とを備え、
前記楕円形状ビットは、スピンホール効果ベースの磁気抵抗ランダムアクセスメモリ、又はラシュバ効果ベースの磁気抵抗ランダムアクセスメモリである、メモリセル。
【請求項２】
前記バリア層が、酸化マグネシウム（ＭｇＯ）、酸化ハフニウム（ＨｆＯ）、または酸化アルミニウム（ＡｌＯｘ）からなる群から選択される酸化物を含む、請求項１に記載のメモリセル。
【請求項３】
前記自由層が前記第１のインターコネクト線に結合されている、請求項１に記載のメモリセル。
【請求項４】
前記第１のインターコネクト線が、Ｐｔ、Ｔａ、Ｗ、Ｈｆ、Ｉｒ、ＣｕＢｉ、ＣｕＩｒ、またはＡｕＷからなる群から選択される材料であり、前記第１のインターコネクト線が約４〜２０ｎｍの厚さを有する、請求項１に記載のメモリセル。
【請求項５】
前記第２のインターコネクト線が、銅またはアルミニウムからなる群から選択される材料であり、前記第１のインターコネクト線が約２０ｎｍ〜１００ｎｍの厚さを有する、請求項１に記載のメモリセル。
【請求項６】
前記基準層が前記第１のインターコネクト線に結合されている、請求項１に記載のメモリセル。
【請求項７】
前記長軸が前記第１の長手方向軸から５度〜６０度の角度をなして配置されている、請求項１に記載のメモリセル。
【請求項８】
メモリセルであって、
第１の長手方向軸を有する第１のインターコネクト線と、
前記第１のインターコネクト線と第２のインターコネクト線の間の略垂直な交差領域に包含されるよう形成された楕円形状ビットであって、長軸を有し、前記長軸は前記第１の長手方向軸に対して角度をなして配置され、前記楕円形状ビットは、
固定された磁気モーメントを有する基準層であって、前記磁気モーメントは、前記長軸と異なる角度をなして配置されている、基準層と、
前記長軸に沿った第１方向及び第２方向の１つに設定されるよう構成された磁気モーメントを有し、前記第１方向は前記固定された磁気モーメントに実質的に平行であり、前記第２方向は前記固定された磁気モーメントに実質的に反平行である、自由層と、
前記自由層と前記基準層との間に配置されたバリア層とを備え、
前記楕円形状ビットは、スピンホール効果ベースの磁気抵抗ランダムアクセスメモリ、又はラシュバ効果ベースの磁気抵抗ランダムアクセスメモリである、メモリセル。
【請求項９】
前記楕円形状ビットがキャッピング層をさらに備える、請求項８に記載のメモリセル。
【請求項１０】
前記楕円形状ビットがピニング層をさらに備える、請求項８に記載のメモリセル。
【請求項１１】
前記ピニング層が反強磁性体（ＡＦＭ）である、請求項１０に記載のメモリセル。
【請求項１２】
前記ピニング層が、ＩｒＭｎ、ＰｔＭｎ、ＮｉＭｎ、ＮｉＯ、またはＦｅＭｎを含む、請求項１１に記載のメモリセル。
【請求項１３】
前記基準層が合成反強磁性体構造の一部である、請求項８に記載のメモリセル。
【請求項１４】
前記合成反強磁性体構造が、前記バリア層に隣接する第１の強磁性体層と、第２の強磁性体層と、前記第１の強磁性体層と前記第２の強磁性体層との間に配置されたルテニウム層とを含み、前記基準層が前記第１の強磁性体層である、請求項１３に記載のメモリセル。
【請求項１５】
前記自由層が前記第２のインターコネクト線に結合されている、請求項８に記載のメモリセル。
【請求項１６】
前記自由層がコンタクトに結合されている、請求項８に記載のメモリセル。
【請求項１７】
前記コンタクトが、Ｐｔ、Ｔａ、Ｗ、Ｈｆ、Ｉｒ、ＣｕＢｉ、ＣｕＩｒ、またはＡｕＷからなる群から選択される材料であり、個々のコンタクトが約４〜２０ｎｍの厚さを有する、請求項１６に記載のメモリセル。
【請求項１８】
前記長軸が第１の長手方向軸から５度〜６０度の角度をなして配置されている、請求項８に記載のメモリセル。
【請求項１９】
メモリアレイであって、
第１の長手方向軸を有する第１のインターコネクト線と、
前記第１のインターコネクト線と垂直な第２の長手方向軸を有する第２のインターコネクト線と、
前記第１のインターコネクト線と平行な第３の長手方向軸を有する第３のインターコネクト線と、
前記第１のインターコネクト線と前記第２のインターコネクト線との間の交差領域に配置され、前記交差領域にその長軸である第１の長軸が包含される第１の楕円形状ビットであって、前記第１の長軸は前記第１の長手方向軸および前記第２の長手方向軸に対して角度をなして配置され、前記第１の楕円形状ビットは、
前記第１の長軸と異なる角度をなして配置された第１の磁気モーメントを有する第１の基準層と、
前記第１の楕円形状ビットの前記第１の長軸と実質的に一致する磁気モーメントを有する第１の自由層と、
前記第１の自由層と前記第１の基準層との間に配置された第１のバリア層とを備え、
前記第２のインターコネクト線と前記第３のインターコネクト線との間の交差領域に配置され、前記交差領域にその長軸である第２の長軸が包含される第２の楕円形状ビットであって、前記第２の長軸は前記第２の長手方向軸および前記第３の長手方向軸に対して角度をなして配置され、前記第２の楕円形状ビットは、
前記第２の長軸と異なる角度をなして配置された第２の磁気モーメントを有する第２の基準層と、
前記第２の楕円形状ビットの前記第２の長軸と実質的に一致する磁気モーメントを有する第２の自由層と、
前記第２の自由層と前記第２の基準層との間に配置された第２のバリア層とを備え、
前記第１及び第２の楕円形状ビットは、スピンホール効果ベースの磁気抵抗ランダムアクセスメモリ、又はラシュバ効果ベースの磁気抵抗ランダムアクセスメモリである、メモリアレイ。
【請求項２０】
前記第１の自由層が前記第１のインターコネクト線に結合されている、請求項１９に記載のメモリアレイ。
【請求項２１】
前記第１のインターコネクト線が、Ｐｔ、Ｔａ、Ｗ、Ｈｆ、Ｉｒ、ＣｕＢｉ、ＣｕＩｒ、またはＡｕＷからなる群から選択される材料であり、前記第１のインターコネクト線が約４〜２０ｎｍの厚さを有する、請求項２０に記載のメモリアレイ。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示の実施形態は、概して不揮発性メモリに関し、より詳細には、改善されたスピントルク効率を有する磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）に関する。
【背景技術】
【０００２】
コンピュータの心臓部は、回転磁気媒体またはソリッドステート媒体デバイスを通例含み得る磁気記録デバイスである。今日、コンピューティングシステムで使用される情報を記憶するための多くの異なるメモリ技術が存在している。これらの異なるメモリ技術は、概ね、２つの大きいカテゴリ、揮発性メモリおよび不揮発性メモリに分けることができる。揮発性メモリは、概して、記憶されたデータを保持するために電力を必要とするコンピュータメモリの種類を指し得る。他方で、不揮発性メモリは、概して、記憶されたデータを保持するために電力を必要としないコンピュータメモリの種類を指し得る。不揮発性メモリの例としては、リードオンリーメモリ（ＲＯＭ）、磁気抵抗ＲＡＭ（ＭＲＡＭ）、ならびにＮＯＲおよびＮＡＮＤフラッシュなどのフラッシュメモリ等を挙げることができる。
【０００３】
近年、ＭＲＡＭが次世代の不揮発性メモリとして次第に注目を集めている。ＭＲＡＭは、高速のアクセス時間、ほぼ無限の読み出し／書き込み耐久性、耐放射性、および高い記憶密度を提供する。従来のＲＡＭチップ技術と異なり、ＭＲＡＭデータは電荷として記憶されず、代わりに、磁気モーメントを用いてデータビットを記憶する。ＭＲＡＭデバイスは、２つの磁気的に分極した層から形成されたメモリ要素を包含してもよい。２つの磁気的に分極した層は、磁気分極場を各々維持することができ、薄い絶縁層によって分離され、協働して磁気トンネル接合（ＭＴＪ）ビットを形成する。薄い絶縁層はバリア層であってもよい。ＭＴＪメモリビットは、膜面に対するＭＴＪビット構造体の面内磁化または垂直磁化のために設計され得る。２つの磁性層の一方は、特定の極性に設定された永久磁石であり（すなわち、固定磁化を有する）、他方の層の分極は、強磁場またはスピン分極電流などの外部書き込み機構の影響を受けて変化することになる（すなわち、自由磁化を有する）。したがって、セルは、セルが不揮発性メモリセルとして機能することを可能にする２つの安定状態を有する。
【０００４】
ＭＴＪメモリビットを用いるＭＲＡＭの１つの種類は、スピン分極電流を用いてビット状態が書き込まれる、スピン注入ＭＲＡＭ（ＳＴＴ−ＭＲＡＭ）である。しかし、通例、大量の書き込み電流が、セルの状態を切り換えるために必要とされる。時間とともに、バリア層は電流量のために破損する場合があり、ＭＴＪを動作不可能にする。加えて、ＳＴＴ−ＭＲＡＭデバイス内では、近隣のＭＴＪビットを乱さない書き込みのために単一のＭＴＪビットを隔離することは困難になり得、個々のＭＴＪビットを選択するために大きいトランジスタが必要になり得る。
【０００５】
したがって、当技術分野においては、個々のＭＴＪビットを、近隣のＭＴＪビットを乱すことなく選択することができ、また、バリア層の破損を防止するために書き込み電流の効率を向上させることができる改善されたＭＲＡＭデバイスが必要とされている。
【発明の概要】
【課題を解決するための手段】
【０００６】
本開示は、概して不揮発性メモリデバイスに関し、詳細には、個々のビットを切り換えるために必要とされる電流量の低減、および切り換えの信頼性の向上をもたらすスピン軌道トルクＭＲＡＭ（ＳＯＴ−ＭＲＡＭ）メモリセルに関する。ＳＯＴ−ＭＲＡＭメモリセルは、第１の長手方向軸を有する第１のインターコネクト線と、長軸を有する楕円形状ＭＴＪビットと、第１のインターコネクト線と垂直に配向された第２の長手方向軸を有する第２のインターコネクト線とを含む。楕円形状ＭＴＪビットの長軸は、第１の長手方向軸および第２の長手方向軸に対して角度をなして配置されている。ＭＴＪビットは、磁気的に分極した自由層と、磁性層を分断するために用いられるバリア層と、ＭＴＪビットの長軸と異なる角度をなしてピニングされた磁気モーメントを有する磁気的に分極した基準層とを含む。ＭＴＪビットの長軸を、第１の長手方向軸および第２の長手方向軸に対して角度をなして配向し、ＭＴＪ基準層モーメントも、ＭＴＪビットの長軸と異なる角度をなして配向するように選定することにより、自由層モーメントと、ＭＴＪビットにわたって印加された電圧およびインターコネクト線に沿った電圧の何らかの組み合わせによって誘起されるスピン電流／ラシュバ場との間に、０でない平衡角度を誘起することができ、その結果、より一貫性の高い切り換えダイナミクス、および反転のための短縮された潜伏時間がもたらされる。
【０００７】
一実施形態では、メモリセルは、第１の長手方向軸を有する第１のインターコネクト線と、第１のインターコネクト線と垂直に配置された第２の長手方向軸を有する第２のインターコネクト線と、長軸を有する楕円形状ビットとを含む。楕円形状ビットは、第１のインターコネクト線と第２のインターコネクト線との間に配置され、長軸は、第１の長手方向軸および第２の長手方向軸に対して角度をなして配置されている。楕円形状ビットは、自由層と、磁気モーメントを有する基準層であって、磁気モーメントは、長軸と異なる角度をなして配置されている、基準層と、自由層と基準層との間に配置されたバリア層とを含む。
【０００８】
別の実施形態では、メモリセルは、第１の長手方向軸を有するインターコネクト線と、インターコネクト線と垂直に配置された個々のコンタクトと、インターコネクト線に結合された楕円形状ビットであって、長軸を有し、長軸は第１の長手方向軸に対して角度をなして配置され、楕円形状ビットは、自由層と、長軸と異なる角度をなして配置された磁気モーメントを有する基準層と、自由層と基準層との間に配置されたバリア層とを含む、楕円形状ビットとを含む。
【０００９】
別の実施形態では、メモリアレイは、第１の長手方向軸を有する第１のインターコネクト線と、第１のインターコネクト線と垂直な第２の長手方向軸を有する第２のインターコネクト線と、第１のインターコネクト線と平行な第３の長手方向軸を有する第３のインターコネクト線と、第１の長軸を有する第１の楕円形状ビットと、第２の長軸を有する第２の楕円形状ビットとを含む。第１の楕円形状ビットは、第１のインターコネクト線と第２のインターコネクト線との間に配置され、第１の長軸は、第１の長手方向軸および第２の長手方向軸に対して角度をなして配置されている。第１の楕円形状ビットは、第１の自由層と、第１の磁気モーメントを有する第１の基準層であって、第１の磁気モーメントは、第１の長軸と異なる角度をなして配置されている、第１の基準層と、第１の自由層と第１の基準層との間に配置された第１のバリア層とを含む。第２の楕円形状ビットは、第２のインターコネクト線と第３のインターコネクト線との間に配置され、第２の長軸は、第２の長手方向軸および第３の長手方向軸に対して角度をなして配置されている。第２の楕円形状ビットは、第２の自由層と、第２の磁気モーメントを有する第２の基準層であって、第２の磁気モーメントは、第２の長軸と異なる角度をなして配置されている、第２の基準層と、第２の自由層と第２の基準層との間に配置された第２のバリア層とを含む。
【００１０】
本開示の上述の特徴を詳細に理解することができるように、以上において手短に要約された本開示のより具体的な説明が、実施形態を参照することにより行われ得る。実施形態のうちのいくつかは添付の図面に示されている。しかし、本開示は他の同等に有効な実施形態も認めることができるため、添付の図面は単に本開示の典型的な実施形態を示すのみであり、したがって、その範囲の限定と見なされるべきではないことに留意されたい。
【図面の簡単な説明】
【００１１】
【図１Ａ】一実施形態に係るＳＯＴ−ＭＲＡＭメモリセルの概略図である。
【図１Ｂ】図１ＡのＳＯＴ−ＭＲＡＭメモリセルの概略上平面図である。
【図１Ｃ】一実施形態に係るＳＯＴ−ＭＲＡＭメモリセルの自由層および基準層の概略図である。
【図１Ｄ】一実施形態に係るメモリビットの概略側面図である。
【図１Ｅ】別の実施形態に係るメモリビットの概略側面図である。
【図１Ｆ】一実施形態に係るＳＯＴ−ＭＲＡＭメモリセルの概略側面図である。
【図１Ｇ】別の実施形態に係るＳＯＴ−ＭＲＡＭメモリセルの概略側面図である。
【図１Ｈ】一実施形態に係るＳＯＴ−ＭＲＡＭメモリセルの状態の概略図である。
【図１Ｉ】別の実施形態に係るＳＯＴ−ＭＲＡＭメモリセルの状態の概略図である。
【図２Ａ】一実施形態に係るメモリアレイの概略図である。
【図２Ｂ】一実施形態に係るＳＯＴ−ＭＲＡＭメモリアレイの概略斜視図である。
【図３Ａ】ＳＯＴ−ＭＲＡＭメモリセルの概略平面図である。
【図３Ｂ】図３ＡのＳＯＴ−ＭＲＡＭメモリセルの基準層および自由層の概略図である。
【図３Ｃ】一実施形態に係るＳＯＴ−ＭＲＡＭメモリセルの概略側面図である。
【図３Ｄ】一実施形態に係るＳＯＴ−ＭＲＡＭメモリセルの概略側面図である。
【図３Ｅ】別の実施形態に係るＳＯＴ−ＭＲＡＭメモリアレイの概略図である。
【発明を実施するための形態】
【００１２】
理解を促進するため、可能な場合には、図に共通している同一の要素を指定するために同一の参照符号が用いられている。一実施形態において開示されている要素は、具体的な記述がなくとも、他の実施形態上で有利に利用され得ることが企図されている。
【００１３】
以下において、本開示の実施形態が参照される。しかし、本開示は、説明されている特定の実施形態に限定されないことを理解されたい。代わりに、以下の特徴および要素の任意の組み合わせが、異なる実施形態に関連するか否かにかかわりなく、本開示を実装および実施するように企図されている。さらに、本開示の実施形態は、他の可能な解決策を上回る利点および／または従来技術を上回る利点を達成し得るが、特定の利点が所与の実施形態によって達成されるか否かは本開示の限定ではない。したがって、以下の態様、特徴、実施形態および利点は、請求項において明示的に記述されている場合を除き、単なる例示にすぎず、添付の請求項の要素または限定と見なされない。同様に、「本開示」への言及は、本明細書において開示されているいかなる発明の主題の一般化と解釈されるものでもなく、請求項において明示的に記述されている場合を除き、添付の請求項の要素または限定であると見なされるものではない。
【００１４】
本開示は、概して不揮発性メモリデバイスに関し、詳細には、個々のビットを切り換えるために必要とされる電流量の低減、および切り換えの信頼性の向上をもたらすスピン軌道トルクＭＲＡＭ（ＳＯＴ−ＭＲＡＭ）メモリセルに関する。ＳＯＴ−ＭＲＡＭメモリセルは、第１の長手方向軸を有する第１のインターコネクト線と、長軸を有する楕円形状ＭＴＪビットと、第１のインターコネクト線と垂直に配向された第２の長手方向軸を有する第２のインターコネクト線とを含む。楕円形状ＭＴＪビットの長軸は、第１の長手方向軸および第２の長手方向軸に対して角度をなして配置されている。ＭＴＪビットは、磁気的に分極した自由層と、磁性層を分断するために用いられるバリア層と、ＭＴＪビットの長軸と異なる角度をなしてピニングされた磁気モーメントを有する磁気的に分極した基準層とを含む。ＭＴＪビットの長軸を、第１の長手方向軸および第２の長手方向軸に対して角度をなして配向し、ＭＴＪ基準層モーメントも、ＭＴＪビットの長軸と異なる角度をなして配向するように選定することにより、自由層モーメントと、ＭＴＪビットにわたって印加された電圧およびインターコネクト線に沿った電圧の何らかの組み合わせによって誘起されるスピン電流／ラシュバ場との間に０でない平衡角度を誘起することができ、その結果、より一貫性の高い切り換えダイナミクス、および反転のための短縮された潜伏時間がもたらされる。
【００１５】
図１Ａは、一実施形態に係るＳＯＴ−ＭＲＡＭメモリセル１００の概略図である。メモリセル１００は、スピンホール効果ベースのＭＲＡＭ（ＳＨＥ−ＭＲＡＭ）またはラシュバ効果ＭＲＡＭであってもよい。メモリセル１００は、第１の長手方向軸１０５ａを有する第１のインターコネクト線１０５と、第１のインターコネクト線１０５と垂直な第２の長手方向軸１１０ａを有する第２のインターコネクト線１１０と、第１の長手方向軸１０５ａおよび第２の長手方向軸１１０ａに対して角度をなして配置された長軸１１５ａを有する楕円形状ビット１１５とを有する。磁気トンネル接合メモリ要素または楕円形状ビット１１５は、自由磁化を有する自由層１２０と、固定またはピニングされた磁気モーメント１２５ａを有する基準層１２５と、自由層１２０と基準層１２５との間に配置された磁性層を分断するために用いられるバリア層１３０とを備える。基準層１２５の磁気モーメント１２５ａは、長軸１１５ａと異なる角度をなして配置されている。自由層１２０とそれぞれのインターコネクト線１０５、１１０との間、および基準層１２５とそれぞれのインターコネクト線１０５、１１０との間には、追加の層が存在してもよいことを理解されたい。例えば、反強磁性層、合成反強磁性構造またはキャッピング層が存在してもよい。
【００１６】
楕円形状ビット１１５は、高さ、長径、および短径を有する楕円円筒である。ここで、長径は短径よりも大きい。楕円形状ビット１１５の長径は長軸１１５ａに相当する。一実施形態では、長軸１１５ａは、第１のインターコネクト線１０５および第２のインターコネクト線１１０の両方の幅と同じである。一実施形態では、楕円形状ビット１１５の長軸１１５ａは、第２の長手方向軸１１０ａから５〜６０度に配向されている。一実施形態では、楕円形状ビット１１５の長軸１１５ａは、第１の長手方向軸１０５ａから３０度〜８５度に配向されている。一実施形態では、ビットは、自由層１２０が第２の長手方向軸１１０ａから５度〜６０度の角度をなして第２のインターコネクト線１１０に接触しているように配向されてもよい。別の実施形態では、ビットは、自由層１２０が第１の長手方向軸１０５ａから５度〜６０度の角度をなして第１のインターコネクト線１０５に接触しているように配向されてもよい。一実施形態では、長軸１１５ａは、第１の長手方向軸１０５ａから５度〜６０度の角度をなして配置されている。
【００１７】
楕円形状ビット１１５は、楕円形状ビット１１５に、長軸１１５ａに沿った一軸異方性を与えるようにパターニングされ、自由層１２０が、長軸１１５ａに沿った２つの方向のうちの一方にのみ向くことになることを確実にする。パターニングされた形状の結果、一軸異方性エネルギー井戸が自然に形成され、自由層１２０が自発的に切り換わるのを防止するためのバリアを作り出し、保持を確実にする。一軸異方性エネルギーは、公式１／２ＭｓＨｋＶによって決定される。ここで、Ｍｓは飽和磁化、Ｈｋは異方性磁場、Ｖは体積である。自由層１２０内にスピン分極電流を流すことによって書き込みが生じる。スピン分極電流は自由層１２０にトルクを与え、自由層１２０が異方性エネルギーバリアに打ち勝ち、配向を切り換えることを可能にする。自由層に結合されたインターコネクト線１０５内に電流を流すことによって発生されるスピンホール効果および／またはラシュバ効果は、楕円形状ビット１１５を含む個々のビットの書き込み性能を向上させることを促進し得る。個々のビットの書き込み性能を向上させるために、ラシュバ効果、スピンホール効果のみ、またはラシュバ効果およびスピンホール効果の両方の組み合わせが選定されてもよい。個々のメモリセル上に、近隣のメモリセルを乱すことなく書き込みを行うことができる。加えて、選択されたメモリセルのみが書き込まれることを確実にするために、近隣のメモリセルにおけるラシュバ効果および／またはスピンホール効果を抑制することができ、別名、半選択法として知られている。逆の場合もあり得ること、すなわち、スピンホール効果および／またはラシュバ効果が主要な書き込み機構であり、ＭＴＪビット内を流れるスピン分極電流が、書き込み性能を向上させ、適切なビット選択を確実にするのを促進し得ることが理解される。
【００１８】
図１Ｂは、第１のインターコネクト線１０５および第２のインターコネクト線１１０に対していくらかの角度をなす楕円形状ビット１１５の配置を示す、図１ＡのＳＯＴ−ＭＲＡＭメモリセル１００の概略上平面図である。他のシステムでは、基準層１２５のピニングは、楕円形状ビット１１５の長軸１１５ａと平行になされ、それにより、自由層１２０と相互作用する電流のスピン分極が磁化と共線的になるようにする。自由層１２０を切り換えるために必要なスピントルクの強さは自由層モーメントと基準層モーメントとの間の角度の正弦に比例するため、層間の角度が０度または１８０度である自由層１２０および基準層１２５の共線的配向により、正弦およびしたがってスピントルクは０になる。したがって、切り換えは、層間の小さいずれを誘起するために、磁気モーメントの熱揺動を必要とする。これにより、電流が自由層１２０内を流れ始めると、自由層１２０は振動し始め、異方性エネルギーバリアに打ち勝ち、自由層１２０が配向を切り換えることを可能にするほど振動が十分に大きくなるまで、振幅を増していく。これらの熱揺動はランダムプロセスであるため、歳差運動を開始するのに必要な初期時間（潜伏時間として知られる）と、したがって個々のビットおよびビットアレイ全体のための総切り換え時間とは、書き込み試行ごとに変化し得る。
【００１９】
図１Ｃが示すように、基準層１２５の磁気モーメント１２５ａを長軸１１５ａと異なる角度にピニングすることにより、自由層１２０にスピントルクを与えるための初期状態は、０よりも大きい量から開始する。これにより、潜伏時間が解消され、切り換え効率および一貫性が大幅に向上する。一実施形態では、基準層１２５の磁気モーメント１２５ａは、楕円形状ビット１１５の長軸１１５ａから角度５〜６０度をなして配置されている。
【００２０】
基準層１２５は、ＩｒＭｎ、ＰｔＭｎ、ＮｉＭｎ、ＮｉＯ、またはＦｅＭｎなどの反強磁性層を用いることによって単純にピニングされてもよい。一実施形態では、楕円形状ビット１１５は、２つの磁性層が非磁性層を通じて結合されている、合成反強磁性体（ＳＡＦ）固定層を用いてもよい。一部の実施形態では、固定強磁性体層は、Ｎｉ、Ｆｅ、Ｃｏ、またはそれらとＢ、Ｇｅ、白金（Ｐｔ）および／もしくはＭｎとの化合物を含む合金を含む単一の強磁性体、あるいはＣｏとＰｔ、Ｃｏとパラジウム（Ｐｄ）、ＣｏとＮｉ、および／またはそれらの化合物および混合物の超格子であってもよい。一部の実施形態では、非磁性層はルテニウム（Ｒｕ）を含む。一部の実施形態では、ＳＡＦは、第１の強磁性体層、第２の強磁性体層、および第１の強磁性体層と第２の強磁性体層との間に配置されたルテニウム（Ｒｕ）層を備える。
【００２１】
一部の実施形態では、楕円形状ビット１１５は、下部シーディング基層、ピニング層、および／またはキャッピング層を含むことができるであろう。図１Ｄは、楕円形状ビット１１５の一実施形態の側面図を示す。楕円形状ビット１１５は、反強磁性層１３５と、基準層１２５と、バリア層１３０と、自由層１２０とを含む。楕円形状ビット１１５は、図示されていない第１のインターコネクト線１０５と第２のインターコネクト線１１０との間に配置されている。反強磁性層１３５は基準層１２５に結合され、第１のインターコネクト線１０５または第２のインターコネクト線１１０のいずれかに結合されていてもよい。バリア層１３０は基準層１２５と自由層１２０との間に配置されている。
【００２２】
図１Ｅは、楕円形状ビット１１５の別の実施形態の側面図を示す。楕円形状ビット１１５は、合成反強磁性層１４５と、バリア層１３０と、および自由層１２０とを含む。合成反強磁性層１４５は基準層１２５を含む。一部の実施形態では、ＳＡＦは、第１の強磁性体層、第２の強磁性体層、および第１の強磁性体層と第２の強磁性体層との間に配置されたルテニウム（Ｒｕ）層を備える。バリア層１３０に隣接する強磁性体層は基準層１２５である。楕円形状ビット１１５は、図示されていない、第１のインターコネクト線１０５と第２のインターコネクト線１１０との間に配置されている。合成反強磁性層１４５は、第１のインターコネクト線１０５または第２のインターコネクト線１１０のいずれかに結合されていてもよい。バリア層１３０は、基準層１２５と自由層１２０との間に配置されている。
【００２３】
図１Ｆは、ＳＯＴ−ＭＲＡＭメモリセル１００の一実施形態の側面図を示す。楕円形状ビット１１５は、第１のインターコネクト線１０５に結合された自由層１２０と、第２のインターコネクト線１１０上に直接配置された基準層１２５とを含む。自由層１２０および基準層１２５は、ニッケル（Ｎｉ）、鉄（Ｆｅ）、銅（Ｃｕ）、またはそれらとホウ素（Ｂ）、ゲルマニウム（Ｇｅ）および／もしくはマンガン（Ｍｎ）との合金化合物を含んでもよい。自由層１２０は、約１ｎｍ〜６ｎｍの厚さを有してもよく、基準層１２５は、約１ｎｍ〜６ｎｍの厚さを有してもよい。バリア層１３０は、自由層１２０と基準層１２５との間に配置されている。バリア層１３０は、酸化マグネシウム（ＭｇＯ）、酸化ハフニウム（ＨｆＯ）、または酸化アルミニウム（ＡｌＯｘ）などの酸化物で構成されてもよく、約０．７ｎｍ〜３ｎｍの厚さを有してもよい。自由層に結合されたインターコネクト線（図１Ｆにおける第１のインターコネクト線１０５）は、スピンホールおよび／またはラシュバ効果を発生させるために、約４〜２０ｎｍの厚さを有するＰｔ、Ｔａ、Ｗ、Ｈｆ、Ｉｒ、ＣｕＢｉ、ＣｕＩｒ、またはＡｕＷなどの強いスピン軌道結合を有する材料で構成されてもよく、基準層１２５に結合された第２のインターコネクト線１１０は、銅またはアルミニウムで構成されてもよく、約２０ｎｍ〜１００ｎｍの厚さを有してもよい。
【００２４】
図１Ｇは、楕円形状ビット１１５が、第１のインターコネクト線１０５に結合された基準層１２５、および第２のインターコネクト線１１０上に直接配置された自由層１２０を含む、ＳＯＴ−ＭＲＡＭメモリセル１００の別の実施形態を示す。第１のインターコネクト線１０５および第２のインターコネクト線１１０は、読み出し操作のためのワード線およびビット線であってもよい。第１のインターコネクト線１０５および第２のインターコネクト線１１０は、書き込み操作のためのワード線およびビット線であってもよい。バリア層１３０は自由層１２０と基準層１２５との間に配置されている。
【００２５】
楕円形状ビット１１５は、自由層モーメント１２０の成分が、それぞれ、基準層モーメント１２５ａと実質的に逆平行であるか、または平行であるかのいずれかである、１または０のいずれかを表す状態になり得る。ビット１１５の抵抗は、バリア層１３０と界面を接する自由層１２０および基準層１２５の磁気モーメントの相対配向に依存する。自由層１２０の磁気モーメントが、図１Ｈに示されるように、基準モーメント１２５ａと実質的に平行な構成になっている場合、楕円形状ビット１１５は、０を表す状態になっている。図１Ｉに示されるように、自由層モーメント１２０の成分が基準モーメント１２５ａと実質的に逆平行な構成になっている場合、楕円形状ビット１１５は１を表す状態になっている。
【００２６】
図２Ａは、一実施形態に係るメモリアレイ２４０を示す。メモリアレイ２４０は、複数の下部インターコネクト線と、下部インターコネクト線と垂直に配置された複数の上部インターコネクト線と、複数の下部インターコネクト線と複数の上部インターコネクト線との間に配置された複数の楕円形状ビットとで構成される。一実施例によれば、図２Ｂでは、メモリアレイ２４０は、第１のインターコネクト線２０５と、第１のインターコネクト線２０５と垂直に配置された第２のインターコネクト線２１０と、第１のインターコネクト線２０５と平行に配置された第３のインターコネクト線２２０と、第１の長軸を有する第１の楕円形状ビット２１５と、第２の長軸を有する第２の楕円形状ビット２２５とを含む。図示されていないが、第１の楕円形状ビット２１５は、楕円形状ビット１１５と同様の配置を有することを理解することができる。第１の楕円形状ビット２１５は、第１のインターコネクト線２０５と第２のインターコネクト線２１０との間に配置されている。第１の楕円形状ビット２１５は、第１の自由層と、第１の長軸と異なる角度をなして配置された第１の磁気モーメントを有する第１の基準層と、第１の自由層と第１の基準層との間に配置された第１のバリア層とを含む。第２の楕円形状ビット２２５は、第２のインターコネクト線２１０と第３のインターコネクト線２２０との間に配置されている。第２の楕円形状ビット２２５は、第２の自由層と、第２の長軸と異なる角度をなして配置された第２の磁気モーメントを有する第２の基準層と、第２の自由層と第２の基準層との間に配置された第２のバリア層とを含む。第２の楕円形状ビット２２５の第２の長軸は、第１の楕円形状ビット２１５の第１の長軸と平行であることができる。第２の楕円形状ビット２２５の第２の長軸が第１の楕円形状ビット２１５の第１の長軸の角度と異なる角度をなす、可能な代替案が存在する。メモリアレイ２４０は、メモリアレイ２４０内の各々の個々のビットの長軸が、アレイの残りの楕円形状ビットの長軸に対して異なる角度をなして配置されている、複数の楕円形状ビットを包含し得ると想定することができる。
【００２７】
図３Ａは、メモリセル３００が、第１の長手方向軸３０５ａを有するインターコネクト線３０５と、インターコネクト線３０５に結合された長軸３１５ａを有する楕円形状ビット３１５と、インターコネクト線３０５と垂直に配置された個々のコンタクト３１０とを備える、ＳＯＴ−ＭＲＡＭメモリセル３００の別の実施形態を示す。個々のコンタクト３１０は、選択トランジスタ、非選択トランジスタ、または両方の組み合わせを利用し得ることを理解することができる。楕円形状ビット３１５は、インターコネクト線３０５と個々のコンタクト３１０との間に配置されていてもよい。長軸３１５ａは、第１の長手方向軸３０５ａに対して角度をなして配置されている。個々のコンタクト３１０は、図示されていない第２の長手方向軸を有してもよい。別の実施形態では、長軸３１５ａは、第１の長手方向軸３０５ａおよび第２の長手方向軸に対して角度をなして配置されている。
【００２８】
基準層３２５のピニングは、基準層１２５をピニングするために利用される同じ技法を利用することを理解することができる。図３Ｂが示すように、基準層３２５の磁気モーメント３２５ａは、自由層３２０と異なる角度をなしてピニングされている。
【００２９】
図３Ｃは、ＳＯＴ−ＭＲＡＭメモリセル３００の一実施形態の側面図を示す。楕円形状ビット３１５は、インターコネクト線３０５に結合された自由層３２０と、個々のコンタクト３１０上に直接配置された基準層３２５とを含む。自由層３２０および基準層３２５は、ニッケル（Ｎｉ）、鉄（Ｆｅ）、銅（Ｃｕ）、またはそれらとホウ素（Ｂ）、ゲルマニウム（Ｇｅ）および／もしくはマンガン（Ｍｎ）との合金化合物を含んでもよい。自由層３２０は、約１ｎｍ〜６ｎｍの厚さを有してもよく、基準層３２５は、約１ｎｍ〜６ｎｍの厚さを有してもよい。バリア層３３０は、自由層３２０と基準層３２５との間に配置されている。バリア層３３０は、酸化マグネシウム（ＭｇＯ）、酸化ハフニウム（ＨｆＯ）、または酸化アルミニウム（ＡｌＯｘ）などの酸化物で構成されてもよく、約０．７ｎｍ〜３ｎｍの厚さを有してもよい。第１のインターコネクト線３０５は、スピンホールおよび／またはラシュバ効果を発生させるために、約４〜２０ｎｍの厚さを有する、Ｐｔ、Ｔａ、Ｗ、Ｈｆ、Ｉｒ、ＣｕＢｉ、ＣｕＩｒ、またはＡｕＷなどの強いスピン軌道結合を有する材料で構成されてもよい。
【００３０】
図３Ｄは、楕円形状ビット３１５が、インターコネクト線３０５に結合された基準層３２５、および個々のコンタクト３１０上に直接配置された自由層３２０を含む、ＳＯＴ−ＭＲＡＭメモリデバイス３００の別の実施形態を示す。自由層３２０に結合された個々のコンタクト３１０は、スピンホールおよび／またはラシュバ効果を発生させるために、約４〜２０ｎｍの厚さを有する、Ｐｔ、Ｔａ、Ｗ、Ｈｆ、Ｉｒ、ＣｕＢｉ、ＣｕＩｒ、またはＡｕＷなどの強いスピン軌道結合を有する材料で構成されてもよく、基準層３２５に結合された第２のインターコネクト線３０５は、銅またはアルミニウムで構成されてもよく、約２０ｎｍ〜１００ｎｍの厚さを有してもよい。バリア層３３０は、自由層３２０と基準層３２５との間に配置されている。個々のコンタクト３１０は、ビット３１５の両側に配置された２つの選択トランジスタ３３５、３４５に結合されていてもよい。インターコネクト線３０５は、ビットの１つ以上の列に接触してもよい。個々のコンタクト３１０は単一のビットに接触してもよい。したがって、本開示は、図３Ｅに示されるように、独立コンタクトを有するセルのアレイを含んでもよい。楕円形状ビット３１５は、楕円形状ビット１１５の様々な実施形態を含んでもよいことが理解されるであろう。例として、楕円形状ビット３１５は以下のもののうちの１つ以上を含んでもよい：キャッピング層、基層、および／またはピニング層。
【００３１】
図３Ｅは、一実施形態に係るメモリアレイ３４０を示す。メモリアレイ３４０は、複数のインターコネクト線と、複数のインターコネクト線と垂直に配置された複数の独立コンタクトと、複数のインターコネクト線および複数の個々のコンタクトに結合された複数の楕円形状ビットとで構成される。一実施例によれば、メモリアレイ３４０は、インターコネクト線３０５と、第１のインターコネクト線３０５と垂直に配置された個々のコンタクト３１０と、長軸３１５ａを有する楕円形状ビット３１５とを含む。インターコネクト線３０５は、個々のコンタクト３１０を示すために部分的に除去されている。楕円形状ビット３１５は、自由層と、長軸と異なる角度をなして配置された磁気モーメントを有する基準層と、自由層と基準層との間に配置されたバリア層とを含む。楕円形状ビット３１５は、図１Ｄおよび図１Ｅにおいて説明されたとおりの楕円形状ビット１１５と同様であってもよいことを理解されたい。メモリアレイ３４０は、メモリアレイ３４０内の各々の個々のビットの長軸が、アレイの残りの楕円形状ビットの長軸に対して異なる角度をなして配置されている、複数の楕円形状ビットを包含し得ると想定することができる。
【００３２】
したがって、ビットを、それに一軸異方性を与えるようにパターニングし、自由層が２つの方向のうちの一方にのみ向くことになることを確実にし、楕円形状ビットを第１のインターコネクト線および第２のインターコネクト線に対して角度をなして配置し、基準層の磁気モーメントを、長軸と異なる角度をなして配置することにより、自由層の切り換えを向上させることができ、近隣のメモリセルを乱すことなく選択メモリセルのより高速でまとまりのある書き込み時間および読み出し時間を可能にする。
【００３３】
上記は本開示の実施形態を対象にしているが、本開示の他の実施形態およびさらなる実施形態をその基本的な範囲から逸脱することなく考案することが可能であり、その範囲は添付の請求項によって決定される。
【符号の説明】
【００３４】
１００、３００  メモリセル
１０５、２０５  第１のインターコネクト線
１０５ａ、３０５ａ  第１の長手方向軸
１１０、２１０  第２のインターコネクト線
１１０ａ  第２の長手方向軸
１１５、３１５  楕円形状ビット
１１５ａ、３１５ａ  長軸
１２０、３２０  自由層
１２５、３２５  基準層
１２５ａ、３２５ａ  磁気モーメント
１３０、３３０  バリア層
１３５  反強磁性層
１４５  合成反強磁性層
２１５  第１の楕円形状ビット
２２０  第３のインターコネクト線
２２５  第２の楕円形状ビット
２４０、３４０  メモリアレイ
３０５  インターコネクト線
３１０  コンタクト
【図１Ａ】
0006717735.tif 000002
【図１Ｂ】
0006717735.tif 000003
【図１Ｃ】
0006717735.tif 000004
【図１Ｄ】
0006717735.tif 000005
【図１Ｅ】
0006717735.tif 000006
【図１Ｆ】
0006717735.tif 000007
【図１Ｇ】
0006717735.tif 000008
【図１Ｈ】
0006717735.tif 000009
【図１Ｉ】
0006717735.tif 000010
【図２Ａ】
0006717735.tif 000011
【図２Ｂ】
0006717735.tif 000012
【図３Ａ】
0006717735.tif 000013
【図３Ｂ】
0006717735.tif 000014
【図３Ｃ】
0006717735.tif 000015
【図３Ｄ】
0006717735.tif 000016
【図３Ｅ】
0006717735.tif 000017