(57)【特許請求の範囲】
【請求項１】
並列運転が可能な並列インバータ装置であって、
スイッチング素子を有し、直流電源の出力をＰＷＭ制御回路で生成されたＰＷＭ出力信号に基づいて前記スイッチング素子をスイッチングしてパルス状の電圧を出力するインバータ回路と、
当該インバータ回路からの前記パルス状の電圧を正弦波状の交流電圧に変換して出力するフィルター回路と、
当該フィルター回路の出力から負荷に電流を流す出力ライン上に互いの通電方向が逆方向となるように接続され、前記出力ライン上に前記負荷と直列をなすように接続された第１の半導体スイッチング素子と第２の半導体スイッチング素子とからなるスイッチ部と、
前記フィルター回路から出力される交流電圧の極性及び前記出力ラインの前記負荷に流れる電流の方向から前記スイッチ部における前記第１の半導体スイッチング素子と前記第２の半導体スイッチング素子とのＯＮ／ＯＦＦを制御する制御部と、を有し、
前記スイッチ部における前記第１の半導体スイッチング素子は、並列に接続され、前記第１の半導体スイッチング素子の通電方向と逆方向に電流を流す第１の整流素子を有し、前記スイッチ部における前記第２の半導体スイッチング素子は、並列に接続され、前記第２の半導体スイッチング素子の通電方向と逆方向に電流を流す第２の整流素子を有していることを特徴とする並列インバータ装置。
【請求項２】
前記第１の半導体スイッチング素子と前記第１の半導体スイッチング素子と並列に接続された前記第１の整流素子及び前記第２の半導体スイッチング素子と前記第２の半導体スイッチング素子と並列に接続された前記第２の整流素子は、浮遊ダイオードを内蔵したＭＯＳＦＥＴであることを特徴とする請求項１に記載の並列インバータ装置。
【請求項３】
前記ＭＯＳＦＥＴに代えて、前記第１の半導体スイッチング素子及び前記第２の半導体スイッチング素子は、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）であり、前記第１の半導体スイッチング素子及び前記第２の半導体スイッチング素子に並列に接続された前記第１の整流素子及び前記第２の整流素子は、ダイオードであることを特徴とする請求項２に記載の並列インバータ装置。
【請求項４】
前記制御部は、前記フィルター回路から出力される交流電圧の極性及び前記出力ラインの負荷に流れる電流の方向から、前記出力ラインの電流の流れを遮断する前記第１の整流素子又は前記第２の整流素子を有する前記第１の半導体スイッチング素子又は前記第２の半導体スイッチング素子のいずれかをＯＮし、他方をＯＦＦにするように制御することを特徴とする請求項１に記載の並列インバータ装置。
【請求項５】
前記ＰＷＭ出力信号を生成する前記ＰＷＭ制御回路は、前記フィルター回路から出力される交流電圧の周波数の基準となる信号である基準正弦波から前記インバータ回路の前記スイッチング素子を駆動するパルス状の前記ＰＷＭ出力信号を生成し、前記ＰＷＭ制御回路は、前記制御部からの信号により、前記基準正弦波の位相のシフト量及び／又は前記基準正弦波の振幅の大きさを可変して、前記ＰＷＭ出力信号の出力のタイミング、デューティー比を変化させるようにしたことを特徴とする請求項１に記載の並列インバータ装置。
【請求項６】
前記制御部は、前記フィルター回路から出力される交流電圧の極性が変化した直後に、ＯＦＦに設定された前記第１の半導体スイッチング素子又は前記第２の半導体スイッチング素子における通電電流が流入する端子に発生する電圧を検出し、検出した電圧の大きさから、負荷電圧と前記フィルター回路から出力される交流電圧との位相差を検出することを特徴とする請求項１に記載の並列インバータ装置。
【請求項７】
前記ＰＷＭ制御回路は、前記フィルター回路から出力される交流電圧の周波数の基準となる信号である基準正弦波から前記インバータ回路の前記スイッチング素子を駆動するパルス状の前記ＰＷＭ出力信号を生成し、前記制御部は、前記フィルター回路から出力される交流電圧の極性が変化した直後に、ＯＦＦに設定された前記第１の半導体スイッチング素子又は前記第２の半導体スイッチング素子における通電電流が流入する端子に発生する電圧を検出し、検出した当該電圧の大きさに応じて前記ＰＷＭ制御回路の前記基準正弦波の位相のシフト量を制御して、前記フィルター回路から出力される交流電圧における周波数の位相を調整するようにして、負荷電圧と前記フィルター回路から出力される交流電圧との位相差を減らすようにすることを特徴とする請求項１に記載の並列インバータ装置。
【請求項８】
前記制御部は、前記フィルター回路から出力される交流電圧のピーク時に、ＯＦＦに設定されている前記第１の半導体スイッチング素子又は前記第２の半導体スイッチング素子における通電電流が流入する端子に発生する電圧を検出し、検出した電圧の大きさから前記フィルター回路から出力される交流電圧と負荷電圧との電圧差を検出することを特徴とする請求項１に記載の並列インバータ装置。
【請求項９】
前記ＰＷＭ制御回路は、前記フィルター回路から出力される交流電圧の周波数の基準となる信号である基準正弦波から前記インバータ回路の前記スイッチング素子を駆動するパルス状の前記ＰＷＭ出力信号を生成し、前記制御部は、前記フィルター回路から出力される交流電圧のピーク時に、ＯＦＦに設定されている前記第１の半導体スイッチング素子又は前記第２の半導体スイッチング素子における通電電流が流入する端子に発生する電圧を検出し、検出した当該電圧の大きさに応じて前記ＰＷＭ制御回路の前記基準正弦波の振幅の大きさを制御して、前記フィルター回路から出力される交流電圧の大きさを調整するようにして、前記フィルター回路から出力される交流電圧と負荷電圧との電圧差を減らすようにすることを特徴とする請求項１に記載の並列インバータ装置。
【請求項１０】
前記制御部は、前記フィルター回路から出力される交流電圧の極性が変化した直後に前記出力ラインに電流が流れているかを検出し、電流が流れているときには、前記スイッチ部における前記第１の半導体スイッチング素子と前記第２の半導体スイッチング素子との両方をＯＮにすることを特徴とする請求項１に記載の並列インバータ装置。
【請求項１１】
前記第１の半導体スイッチング素子と、
前記第１の半導体スイッチング素子と並列に接続された前記第１の整流素子と、
前記第１の整流素子の順電圧（Ｖｆ）よりも低く、前記第１の整流素子の順方向の極性と同一となるように並列に接続された第１の補助用整流素子及び、
前記第２の半導体スイッチング素子と、
前記第２の半導体スイッチング素子と並列に接続された前記第２の整流素子と、
前記第２の整流素子の順電圧（Ｖｆ）よりも低く、前記第２の整流素子の順方向の極性と同一となるように並列に接続された第２の補助用整流素子と、
を有していることを特徴とする請求項１に記載の並列インバータ装置。
【請求項１２】
前記第１の補助用整流素子及び前記第２の補助用整流素子は、ショットキーダイオードであることを特徴とする請求項１１に記載の並列インバータ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ／ＡＣインバータ等を有する並列インバータ装置に係り、特に、並列運転でのインバータ装置間の制御が不要であり、インバータ装置の増設が容易に行える並列インバータ装置に関する。
【背景技術】
【０００２】
交流電力を出力するインバータ装置では、多様な使用形態に対応するために冗長設計がなされており、このため出力容量の増大や拡大では、複数のインバータ装置を並列接続して使用する場合がある。インバータ装置を並列接続にすることにより、各インバータ装置毎の交流電圧の大きさ、交流電圧の周波数のばらつき、インバータ装置の交流電圧と負荷電圧との位相のズレ等により、一方のインバータ装置の出力から他方のインバータ装置の出力に電流が流れ込んで、横流が発生することがある。【０００３】
例えば、特許文献１には、インバータ装置を並列運転する際に、横流の発生を抑止すべく、相互のインバータ装置からの無効電力を制御線により送受信しあい、出力すべき交流電圧の情報を保持する目標正弦波情報を補正して、相互の無効電力の変化がなくなるように、目標正弦波情報に相当する交流電圧を出力するインバータ装置が開示されている。【０００４】
一例として、インバータ装置間を特許文献１のように制御線で接続して並列運転を行う従来のインバータ装置の構成を図１２に示す。図１２に示すように、直流電源２と負荷４０との間に複数のインバータ装置５０が並列に接続され、破線で示す横流を防止すべく、インバータ装置５０間で通信、制御を行う制御線５２が設けられている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−１０２４２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
前述したように、複数のインバータ装置を接続して並列運転で使用する場合には、各インバータ装置毎の交流電圧の周波数や交流電圧の大きさのばらつき、負荷電圧との位相のズレ等により、横流が発生することがある。【０００７】
横流を防止するためには、インバータ装置間の交流電圧の大きさ、タイミング等を正確に制御する必要がある。このためには、特許文献１に開示されているように、各インバータ装置間を正確に制御するために、インバータ装置間を接続する制御線が必要となる。特に、並列運転するインバータ装置の設置台数が増大すると、交流電圧の大きさ、タイミング等のアナログ情報を搬送する制御線が長くなり、信号の遅延が発生して、正確な制御ができない恐れがある。このため、信号の遅延による制御のタイミングのズレ等を避けるために、接続できるインバータ装置の台数が限られる。【０００８】
一方、交流電圧の大きさ、タイミング等をデジタルデータ化して、インバータ装置間で通信することも可能であるが、通信時間が長くなり、通信形態や装置構成も複雑化する。【０００９】
このため、インバータ装置においては、電力容量の増大に伴う並列運転の制御を、インバータ装置間を接続する制御線を用いることなしに、容易に行える並列インバータ装置が求められている。【００１０】
また、同種のインバータ装置の並列運転だけでなく、他の電源供給形態を有する商用電源や発電機との並列運転が行えることも求められている。【００１１】
そこで本発明は、上記の課題を解決するためになされたものであり、負荷が接続されている出力ライン上に２個のＭＯＳＦＥＴを直列に、通電方向が逆方向になるように向かい合わせて配置して、並列インバータ装置の交流電圧、出力電流に合わせて各ＭＯＳＦＥＴをＯＮ／ＯＦＦすることにより、横流を遮断し、また、制御線を用いることなしに並列インバータ装置自身で制御できるようにして、接続できる台数が制限されることなく、容易に並列運転が可能な並列インバータ装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記目的達成のため、本発明の並列インバータ装置は、並列運転が可能な並列インバータ装置であって、スイッチング素子を有し、直流電源の出力をＰＷＭ制御回路で生成されたＰＷＭ出力信号に基づいて前記スイッチング素子をスイッチングしてパルス状の電圧を出力するインバータ回路と、当該インバータ回路からの前記パルス状の電圧を正弦波状の交流電圧に変換して出力するフィルター回路と、当該フィルター回路の出力から負荷に電流を流す出力ライン上に互いの通電方向が逆方向となるように接続され、前記出力ライン上に前記負荷と直列をなすように接続された第１の半導体スイッチング素子と第２の半導体スイッチング素子とからなるスイッチ部と、前記フィルター回路から出力される交流電圧の極性及び前記出力ラインの前記負荷に流れる電流の方向から前記スイッチ部における前記第１の半導体スイッチング素子と前記第２の半導体スイッチング素子とのＯＮ／ＯＦＦを制御する制御部と、を有し、前記スイッチ部における前記第１の半導体スイッチング素子は、並列に接続され、前記第１の半導体スイッチング素子の通電方向と逆方向に電流を流す第１の整流素子を有し、前記スイッチ部における前記第２の半導体スイッチング素子は、並列に接続され、前記第２の半導体スイッチング素子の通電方向と逆方向に電流を流す第２の整流素子を有していることを特徴とする。【００１３】
また、本発明の並列インバータ装置において、前記第１の半導体スイッチング素子と前記第１の半導体スイッチング素子と並列に接続された前記第１の整流素子及び前記第２の半導体スイッチング素子と前記第２の半導体スイッチング素子と並列に接続された前記第２の整流素子は、浮遊ダイオードを内蔵したＭＯＳＦＥＴであることを特徴とする。【００１４】
また、本発明の並列インバータ装置の前記ＭＯＳＦＥＴに代えて、前記第１の半導体スイッチング素子及び前記第２の半導体スイッチング素子は、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）であり、前記第１の半導体スイッチング素子及び前記第２の半導体スイッチング素子に並列に接続された前記第１の整流素子及び前記第２の整流素子は、ダイオードであることを特徴とする。【００１５】
また、本発明の並列インバータ装置の前記制御部は、前記フィルター回路から出力される交流電圧の極性及び前記出力ラインの負荷に流れる電流の方向から、前記出力ラインの電流の流れを遮断する前記第１の整流素子又は前記第２の整流素子を有する前記第１の半導体スイッチング素子又は前記第２の半導体スイッチング素子のいずれかをＯＮし、他方をＯＦＦにするように制御することを特徴とする。【００１６】
また、本発明の並列インバータ装置の前記ＰＷＭ出力信号を生成する前記ＰＷＭ制御回路は、前記フィルター回路から出力される交流電圧の周波数の基準となる信号である基準正弦波から前記インバータ回路の前記スイッチング素子を駆動するパルス状の前記ＰＷＭ出力信号を生成し、前記ＰＷＭ制御回路は、前記制御部からの信号により、前記基準正弦波の位相のシフト量及び／又は前記基準正弦波の振幅の大きさを可変して、前記ＰＷＭ出力信号の出力のタイミング、デューティー比を変化させるようにしたことを特徴とする。【００１７】
また、本発明の並列インバータ装置の前記制御部は、前記フィルター回路から出力される交流電圧の極性が変化した直後に、ＯＦＦに設定された前記第１の半導体スイッチング素子又は前記第２の半導体スイッチング素子における通電電流が流入する端子に発生する電圧を検出し、検出した電圧の大きさから、負荷電圧と前記フィルター回路から出力される交流電圧との位相差を検出することを特徴とする。【００１８】
また、本発明の並列インバータ装置の前記ＰＷＭ制御回路は、前記フィルター回路から出力される交流電圧の周波数の基準となる信号である基準正弦波から前記インバータ回路の前記スイッチング素子を駆動するパルス状の前記ＰＷＭ出力信号を生成し、前記制御部は、前記フィルター回路から出力される交流電圧の極性が変化した直後に、ＯＦＦに設定された前記第１の半導体スイッチング素子又は前記第２の半導体スイッチング素子における通電電流が流入する端子に発生する電圧を検出し、検出した当該電圧の大きさに応じて前記ＰＷＭ制御回路の前記基準正弦波の位相のシフト量を制御して、前記フィルター回路から出力される交流電圧における周波数の位相を調整するようにして、負荷電圧と前記フィルター回路から出力される交流電圧との位相差を減らすようにすることを特徴とする。
【００１９】
また、本発明の並列インバータ装置の前記制御部は、前記フィルター回路から出力される交流電圧のピーク時に、ＯＦＦに設定されている前記第１の半導体スイッチング素子又は前記第２の半導体スイッチング素子における通電電流が流入する端子に発生する電圧を検出し、検出した電圧の大きさから前記フィルター回路から出力される交流電圧と負荷電圧との電圧差を検出することを特徴とする。【００２０】
また、本発明の並列インバータ装置の前記ＰＷＭ制御回路は、前記フィルター回路から出力される交流電圧の周波数の基準となる信号である基準正弦波から前記インバータ回路の前記スイッチング素子を駆動するパルス状の前記ＰＷＭ出力信号を生成し、前記制御部は、前記フィルター回路から出力される交流電圧のピーク時に、ＯＦＦに設定されている前記第１の半導体スイッチング素子又は前記第２の半導体スイッチング素子における通電電流が流入する端子に発生する電圧を検出し、検出した当該電圧の大きさに応じて前記ＰＷＭ制御回路の前記基準正弦波の振幅の大きさを制御して、前記フィルター回路から出力される交流電圧の大きさを調整するようにして、前記フィルター回路から出力される交流電圧と負荷電圧との電圧差を減らすようにすることを特徴とする。
【００２１】
また、本発明の並列インバータ装置の前記制御部は、前記フィルター回路から出力される交流電圧の極性が変化した直後に前記出力ラインに電流が流れているかを検出し、電流が流れているときには、前記スイッチ部における前記第１の半導体スイッチング素子と前記第２の半導体スイッチング素子との両方をＯＮにすることを特徴とする。【００２２】
また、本発明の並列インバータ装置の前記第１の半導体スイッチング素子と、前記第１の半導体スイッチング素子と並列に接続された前記第１の整流素子と、前記第１の整流素子の順電圧（Ｖｆ）よりも低く、前記第１の整流素子の順方向の極性と同一となるように並列に接続された第１の補助用整流素子及び、前記第２の半導体スイッチング素子と、前記第２の半導体スイッチング素子と並列に接続された前記第２の整流素子と、前記第２の整流素子の順電圧（Ｖｆ）よりも低く、前記第２の整流素子の順方向の極性と同一となるように並列に接続された第２の補助用整流素子と、を有していることを特徴とする。【００２３】
また、本発明の並列インバータ装置の前記第１の補助用整流素子及び前記第２の補助用整流素子は、ショットキーダイオードであることを特徴とする。
【発明の効果】
【００２４】
本発明に係る並列インバータ装置によれば、フィルター回路の出力から負荷に電流を流す出力ライン上に互いの通電方向が逆方向となるように接続され、出力ライン上に負荷と直列をなすように接続されたＭＯＳＦＥＴからなる第１の整流素子を有する第１の半導体スイッチング素子と、ＭＯＳＦＥＴからなる第２の整流素子を有する第２の半導体スイッチング素子とからなるスイッチ部と、フィルター回路から出力される交流電圧の極性及び出力ラインの負荷に流れる電流の方向からスイッチ部のＯＮ／ＯＦＦを制御することにより、一方のＭＯＳＦＥＴのＯＦＦ状態及び一方のＭＯＳＦＥＴに接続されたダイオードにより逆方向に流れる電流が遮断されるため、横流を防止することができる。【００２５】
また、本発明に係る並列インバータ装置によれば、ＭＯＳＦＥＴからなる第１の半導体スイッチング素子に発生する電圧又は第２の半導体スイッチング素子に発生する電圧の電圧差を検出して、負荷電圧と並列インバータ装置から出力される交流電圧との位相差、電圧差を減らすように調整することができるため、横流が発生することなく、負荷電圧の状態に応じて並列インバータ装置自身で最適な状態に制御することができる。【００２６】
また、他の並列インバータ装置と通信するための制御線を必要としないため、並列運転で接続できる並列インバータ装置の台数に制限を受けることがなく、このため、多数の並列インバータ装置を接続することにより、容易に大容量化が可能である。【００２７】
また、他の並列インバータ装置から供給された負荷電圧と自己の並列インバータ装置から出力される交流電圧との位相差、電圧差の調整を図って並列運転を行うため、同種の並列インバータ装置による並列運転だけでなく、発電形態が異なる商用電源や発電機との並列運転も可能である。
【図面の簡単な説明】
【００２８】
【図１】本発明による並列インバータ装置の構成を示し、並列インバータ装置を複数台接続したブロック図を示す。
【図２】本発明による並列インバータ装置の回路構成を示す図である。
【図３】インバータ回路のスイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４に入力するＰＷＭ出力信号と、フィルター回路のコンデンサの両端から出力される交流電圧の波形の変化を示す図である。
【図４】フィルター回路の電流経路を示す図であって、（ａ）は、ＤＣ／ＡＣインバータ部におけるフィルター回路の交流電圧の極性が、端子ａでプラスのときの電流経路を示し、（ｂ）は、フィルター回路の交流電圧の極性が、端子ｅでプラスのときの電流経路を示す図である。
【図５】交流電圧に対する電流方向、インバータ回路のスイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４の動作状態、スイッチ部の第１の半導体スイッチング素子Ｑ５及び第２の半導体スイッチング素子Ｑ６のＯＮ／ＯＦＦ状態を示す表である。
【図６】負荷電圧と並列インバータ装置が出力する交流電圧との位相差の検出及び位相差を補正する処理を示すフローチャートである。
【図７】負荷電圧と並列インバータ装置が出力する交流電圧との電圧差の検出及び電圧差を補正する処理を示すフローチャートである。
【図８】誘導性負荷における回生電流の制御を示す図であり、（ａ）は、Ｌｉｎｅ側がプラスの状態で、電流がＬからＮ（Ｌ→Ｎ）に流れている状態を示し、（ｂ）は、供給電圧がＮｅｕｔｒａｌ側がプラスに変化した際の第２の半導体スイッチング素子Ｑ６のＯＦＦ状態での電流の遮断状態を示し、（ｃ）は、第１の半導体スイッチング素子および第２の半導体スイッチング素子がＯＮ状態での電流の流れを示す図である。
【図９】誘導性負荷における交流電圧に対する電流方向、インバータ回路のスイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４の動作状態、スイッチ部の第１の半導体スイッチング素子Ｑ５及び第２の半導体スイッチング素子Ｑ６のＯＮ／ＯＦＦ状態を示す表である。
【図１０】スイッチ部の第１の半導体スイッチング素子と第２の半導体スイッチング素子にショットキーダイオードを接続した回路を示す図である。
【図１１】スイッチ部の第１の半導体スイッチング素子および第２の半導体スイッチング素子の接続における他の実施形態を示す図であり、（ａ）は、スイッチ回路における一方の第３の半導体スイッチング素子をＬｉｎｅ側に、他方の第４の半導体スイッチング素子をＮｅｕｔｒａｌ側に設けた図であり、（ｂ）は、スイッチ回路における直列接続されたＭＯＳＦＥＴからなる第５の半導体スイッチング素子とＭＯＳＦＥＴからなる第６の半導体スイッチング素子とのそれぞれのドレイン端子が接続点側に位置するように接続した図である。
【図１２】インバータ装置間を制御線で接続して並列運転を行う従来のインバータ装置の構成の一例を示す図である。
【発明を実施するための形態】
【００２９】
以下、図面を参照して、本発明に係る並列インバータ装置を実施するための形態について説明する。尚、本発明は、負荷が接続されている出力ライン上に２個のＭＯＳＦＥＴを直列に通電方向が逆方向になるように向かい合わせて配置して、並列インバータ装置から出力される交流電圧、出力電流に合わせて各ＭＯＳＦＥＴをＯＮ／ＯＦＦすることにより、並列インバータ装置自身で制御するようにして、横流を遮断し、さらに、横流の発生を防止して、接続できる並列インバータ装置の台数が制限されないようにしたものである。
【００３０】
図１は、本発明による並列インバータ装置の構成を示し、並列インバータ装置を複数台接続したブロック図であり、図２は、本発明による並列インバータ装置の回路構成を示す図である。
【００３１】
［並列インバータ装置の構成］
図１に示すように、並列インバータ装置１は、直流電源２からの入力される直流電力をスイッチングして、所定の電圧を有する交流電力に変換して負荷４０等に供給するものであり、直流電源２の直流電力を異なる電圧の直流電源に変換するＤＣ／ＤＣコンバータ３と、インバータ回路６とフィルター回路１０とを有するＤＣ／ＡＣインバータ部５と、負荷４０に電流を供給する出力ライン上に設けられたスイッチ部１５と、ＰＷＭ制御回路２９とスイッチ部駆動回路２８と電圧検出回路２７とコンピュータ２６とからなる制御部２５と、を有している。
【００３２】
尚、図１に示す並列インバータ装置１は、同一構成をなす複数の並列インバータ装置１が負荷４０に対して並列に接続されており、以下の説明では、単体の並列インバータ装置１について説明する。
【００３３】
以下に、図２を用いて並列インバータ装置を構成する回路について詳述する。
【００３４】
図２は、本発明による並列インバータ装置の回路構成を示す図である。図２に示すように、ＤＣ／ＡＣインバータ部５は、インバータ回路６とフィルター回路１０を有している。インバータ回路６は、ＤＣ／ＤＣコンバータ３から入力される直流電力をスイッチングして、プラス（＋とも記す）、マイナス（−とも記す）の電圧を有するパルス状の電圧をフィルター回路１０に出力する。インバータ回路６は、ＭＯＳＦＥＴからなるスイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４を有しており、ＤＣ／ＤＣコンバータ３に対しスイッチング素子Ｑ１とスイッチング素子Ｑ２とが直列に接続され、スイッチング素子Ｑ３とスイッチング素子Ｑ４とが直列に接続されている。尚、ＭＯＳＦＥＴＱ１、Ｑ２、Ｑ３、Ｑ４に接続されているダイオードＤ１、Ｄ２、Ｄ３、Ｄ４は、浮遊（寄生ともいう）ダイオードを示す。
【００３５】
図２に示すように、直列接続されたスイッチング素子Ｑ１とスイッチング素子Ｑ２との接続点がフィルター回路１０のインダクターＬの一方の端に接続され、直列接続されたスイッチング素子Ｑ３とスイッチング素子Ｑ４との接続点がフィルター回路１０のコンデンサＣｄの一方の端に接続されている。
【００３６】
フィルター回路１０のインダクターＬの他方の端とフィルター回路１０のコンデンサＣｄの他方の端とが接続されとおり、フィルター回路１０は、インダクターＬ、コンデンサＣｄにより高周波成分を除去して、コンデンサＣｄの両端から交流電圧を負荷４０に出力する。
【００３７】
これにより、スイッチング素子Ｑ１とスイッチング素子Ｑ４とをＯＮ（導通）し、スイッチング素子Ｑ３とスイッチング素子Ｑ２とがＯＦＦ（遮断）することにより、フィルター回路１０のインダクターＬの一方の端に電流が流れ、スイッチング素子Ｑ３とスイッチング素子Ｑ２とがＯＮし、スイッチング素子Ｑ１とスイッチング素子Ｑ４とをＯＦＦすることにより、フィルター回路１０のコンデンサＣｄの一方の端に電流が流れる。
【００３８】
尚、スイッチング素子は、ＭＯＳＦＥＴに限らず、制御信号で回路電流をＯＮ／ＯＦＦすることができる電子部品であればよく、例えば、トランジスタ、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）であってもよい。
【００３９】
［ＰＷＭ制御回路のＰＷＭ出力信号の生成］
次に、図２に示す制御部２５のコンピュータ２６及びＰＷＭ制御回路２９について説明する。制御部２５のコンピュータ２６は、マイクロコンピュータからなり、記憶装置（図示せず）に記憶したプログラムをＣＰＵ（図示せず）で実行することにより、
ＰＷＭ制御回路２９の制御、スイッチ部１５のＯＮ／ＯＦＦの制御等の処理を行う。
【００４０】
図２に示すＰＷＭ制御回路２９は、スイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４の入力、例えば、ＭＯＳＦＥＴのゲートに制御信号（ＰＷＭ出力信号）を印加して、スイッチング素子のＯＮ（導通）、ＯＦＦ（非導通）、ＳＷ（導通、非導通の連続繰り返しであるスイッチング）の各動作を制御する。
【００４１】
ＰＷＭ制御回路２９は、並列インバータ装置から出力される交流電圧の周波数の基準となる信号である基準正弦波と数十ＫＨｚの周波数を有する搬送波とを比較するアナログ回路からなり、アナログ回路によってスイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４を駆動するパルス状のＰＷＭ出力信号を生成する。
【００４２】
また、パルス状のＰＷＭ出力信号は、基準正弦波と搬送波との比較を行うアナログ回路に代えて、コンピュータ２６が有するタイマ機能を使用して、コンピュータ処理によっても生成することも可能である。尚、タイマ機能は、コンピュータ２６が有するタイマのカウンターでクロックのパルス数をカウントして計時する機能をいう。
【００４３】
例えば、基準正弦波の一周期を所定の時間間隔でサンプリングしたときの基準正弦波の振幅の大きさに相当するデューティー比を時系列でコンピュータ２６の記憶装置に記憶しておく。クロックによりコンピュータ２６のタイマを駆動し、パルス数をカウントしてタイマが所定の時間経過後にＣＰＵは、記憶装置から次のデューティー比を読み出し、タイマを制御する。ＣＰＵは、例えば、サンプリングの所定の時間間隔がクロックのパルス数の１００に相当する場合に、デューティー比が０．５のときには、最初にＣＰＵは、ＰＷＭ出力信号としてＯＮを出力し、タイマのカウンターのパルス数が５０に達したときに、ＣＰＵは、ＰＷＭ出力信号としてＯＦＦを出力し、カウンターのパルス数が５１から１００までの期間をＰＷＭ出力信号としてＯＦＦを出力する。その後、ＣＰＵは、記憶装置から次のデューティー比を読み出して、デューティー比に応じてタイマの制御を行う。これにより、基準正弦波の振幅の大きさに相当するデューティー比に応じて、パルス状のＰＷＭ出力信号が生成される。
【００４４】
図３は、インバータ回路６のスイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４に入力するＰＷＭ出力信号と、フィルター回路１０のコンデンサＣｄの両端から出力される交流電圧の波形の変化を示す図である。
【００４５】
図３に示すように、Ｔ１で示すフィルター回路１０から電圧がプラス側に出力される期間では、ＰＷＭ制御回路２９は、数十ＫＨｚの搬送波から生成されたデューティー比を変化させたＰＷＭ出力信号により、スイッチング素子Ｑ１とスイッチング素子Ｑ２が交互にスイッチング動作を繰り返すように制御する。また、ＰＷＭ制御回路２９は、スイッチング素子Ｑ３がＯＦＦ状態、スイッチング素子Ｑ４がＯＮ状態となるように制御する。
【００４６】
一方、図３に示すように、Ｔ２で示すフィルター回路１０から電圧がマイナス側に電圧が出力される期間では、ＰＷＭ制御回路２９は数十ＫＨｚの搬送波から生成されたデューティー比を変化させたＰＷＭ出力信号により、スイッチング素子Ｑ３とスイッチング素子Ｑ４が交互にスイッチング動作を繰り返すように制御する。また、ＰＷＭ制御回路２９は、スイッチング素子Ｑ１がＯＦＦ状態、スイッチング素子Ｑ２がＯＮ状態となるように制御する。
【００４７】
ＤＣ／ＡＣインバータ部５のインバータ回路６は、ＰＷＭ制御回路２９からの駆動信号によってＤＣ／ＤＣコンバータ３からの直流出圧をスイッチングして、プラス、マイナスのパルス状の電圧に変換して、変換された電圧パルス列をフィルター回路１０に入力する。フィルター回路１０は、インバータ回路６から出力されるパルス状の電圧の高周波成分を除去して、交流電圧を負荷４０に出力する。これにより、フィルター回路１０から周期Ｔを有する交流電圧が出力される。
【００４８】
［ＰＷＭ制御回路のＰＷＭ出力信号の制御］
ＰＷＭ制御回路２９は、負荷４０に出力する交流電圧の周波数の基準となる基準正弦波を生成する信号発生器（図示せず）を備えている。信号発生器は、コンピュータ２６から入力される電圧の大きさによって、基準正弦波の振幅の大きさを可変することが可能であり、基準正弦波の振幅の大きさを可変することにより、スイッチング素子を駆動するＰＷＭ出力信号のデューティー比が変化する。
【００４９】
また、フィルター回路１０から出力される電圧の大きさは、スイッチング時のスイッチング素子Ｑ１、スイッチング素子Ｑ３を駆動するＰＷＭ出力信号におけるデューティー比が大きい程高くなる。これにより、ＰＷＭ制御回路２９から出力する周波数のデューティー比を制御することで、負荷４０に供給する電圧の大きさを変えることができる。このように、ＰＷＭ出力信号のデューティーを変えることにより、フィルター回路１０から出力する交流電圧の大きさを調整することができる。
【００５０】
例えば、並列インバータ装置１が複数台並列運転されている場合に負荷４０に発生する負荷電圧の大きさと、並列インバータ装置１のフィルター回路１０から出力される交流電圧の大きさとに電圧差がある場合には、ＰＷＭ制御回路２９の信号発生器により生成される基準正弦波の振幅の大きさを変えることにより、負荷電圧と、並列インバータ装置１のフィルター回路１０から出力される交流電圧との電圧差を縮めることが可能となる。
【００５１】
また、ＰＷＭ制御回路２９の信号発生器は、基準正弦波の位相をシフトする位相シフト回路（図示せず）を有しており、コンピュータ２６から入力される補正用の電圧の大きさによって、基準正弦波の位相を可変することが可能となっている。
【００５２】
これにより、例えば、並列インバータ装置が複数台並列運転されている場合に負荷に発生する負荷電圧の位相と、並列インバータ装置のフィルター回路１０から出力される交流電圧の位相との比較で、位相に差がある場合には、ＰＷＭ制御回路２９の信号発生器により生成される基準正弦波の位相を変えることにより、負荷に発生する負荷電圧と、並列インバータ装置１のフィルター回路１０からの交流電圧との位相差を縮めることが可能となる。
【００５３】
このように、ＰＷＭ制御回路２９は、コンピュータ２６から入力される補正用の電圧の大きさに基づいて、フィルター回路１０から出力する交流電圧の大きさおよび交流電圧の位相を可変することが可能となっている。
【００５４】
［スイッチ部の構成］
次に、ＤＣ／ＡＣインバータ部のフィルター回路から負荷に電流を流す出力ライン上に設けられたスイッチ部について説明する。
【００５５】
図２に示すように、スイッチ部１５は、フィルター回路１０の出力から負荷４０に電流を流す出力ライン上に設けられており、互いの通電方向が逆方向となるように接続され、出力ライン上に負荷と直列をなすように接続された第１の半導体スイッチング素子Ｑ５と第２の半導体スイッチング素子Ｑ６とを有している。
【００５６】
また、スイッチ部１５における第１の半導体スイッチング素子Ｑ５は、並列に接続され、第１の半導体スイッチング素子Ｑ５の通電方向と逆方向に電流を流す第１のダイオードＤ５（第１の整流素子Ｄ５）を有し、スイッチ部１５における第２の半導体スイッチング素子Ｑ６は、並列に接続され、第２の半導体スイッチング素子Ｑ６の通電方向と逆方向に電流を流す第２のダイオードＤ６（第２の整流素子Ｄ６）を有している。
【００５７】
尚、第１の半導体スイッチング素子Ｑ５と、第１の半導体スイッチング素子Ｑ５と並列に接続された第１のダイオードＤ５及び第２の半導体スイッチング素子Ｑ６と、第２の半導体スイッチング素子Ｑ６と並列に接続された第２のダイオードＤ６は、浮遊ダイオードを内蔵したＭＯＳＦＥＴが好適である。
【００５８】
また、第１の半導体スイッチング素子Ｑ５及び第２の半導体スイッチング素子Ｑ６は、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）であってもよい。第１の半導体スイッチング素子Ｑ５及び第２の半導体スイッチング素子Ｑ６にＩＧＢＴを用いる場合には、それぞれのＩＧＢＴの両端にＩＧＢＴの通電方向と逆方向に電流を流すダイオードを設けるようにする。
【００５９】
また、電流を流す出力ライン上には、出力ラインを流れる電流を測定するためのシャント抵抗Ｒが接続されている。
【００６０】
また、図２に示すように、並列インバータ装置１は、フィルター回路１０から出力される交流電圧、負荷電圧、出力電流を測定する電圧検出回路２７を有しており、電圧検出回路２７は、検出した電圧値であるアナログ量をデジタル値に変換するＡＤコンバータ（図示せず）を介してコンピュータ２６に出力する。
【００６１】
また、電圧検出回路２７は、第１の半導体スイッチング素子Ｑ５の両端（ＭＯＳＦＥＴのソース、ドレイン間）に発生する電圧及び第２の半導体スイッチング素子Ｑ６の両端に発生する電圧を測定することも可能である。
【００６２】
コンピュータ２６は、ＤＣ／ＡＣインバータ部５におけるフィルター回路１０から出力される交流電圧の極性及び出力ラインの負荷に流れる電流の方向からスイッチ部１５のＯＮ／ＯＦＦを制御する。スイッチ部１５のＯＮ／ＯＦＦ制御を行うコンピュータ２６の出力信号は、スイッチ部駆動回路２８を介して第１の半導体スイッチング素子Ｑ５及び第２の半導体スイッチング素子Ｑ６に入力される。
【００６３】
［出力ライン上の電圧、電流測定］
次に、スイッチ部を制御するための制御部における電圧測定、電流測定について説明する。
【００６４】
図２に示すように、フィルター回路１０から負荷４０に電力を出力する出力ライン上には、電圧測定および電流測定用の端子ａ、ｂ、ｃ、ｄ、ｅが設けられている。各端子は、電圧検出回路２７の入力部に接続されている。
【００６５】
電圧検出回路２７は、端子ａと端子ｂから負荷４０の両端の負荷電圧を測定し、端子ａと端子ｅからＤＣ／ＡＣインバータ部５のフィルター回路１０から出力される交流電圧を測定する。また、シャント抵抗Ｒの両端に位置する端子ｄと端子ｅからシャント抵抗の両端の電圧を測定して出力ラインの負荷４０に流れる電流を測定する。
【００６６】
［出力ライン上の電流経路］
次に、制御部によるスイッチ部のフィルター回路側に接続された第１の半導体スイッチング素子と負荷側に接続された第２の半導体スイッチング素子の制御について図４を参照して説明する。図４は、フィルター回路の電流経路を示す図であって、図４（ａ）は、ＤＣ／ＡＣインバータ部５におけるフィルター回路１０の交流電圧の極性が、端子ａでプラスのときの電流経路を示し、図４（ｂ）は、フィルター回路１０の交流電圧の極性が、端子ｅでプラスのときの電流経路を示す。
【００６７】
尚、図４において、出力ライン上でフィルター回路１０のインダクターＬ側とコンデンサＣｄとの接続点から負荷４０の一方の端子までの経路をＬｉｎｅと記し、コンデンサＣｄの他端から負荷４０の他方の端子までの経路をＮｅｕｔｒａｌと記す。
【００６８】
電圧検出回路２７は、端子ａと端子ｅからフィルター回路１０出力される交流電圧を測定しコンピュータ２６に出力する。フィルター回路１０の交流電圧の極性が、端子ａでプラスのときには、スイッチング素子Ｑ１、Ｑ２がスイッチング状態（ＳＷと記す）であり、スイッチング素子Ｑ３がＯＦＦ、スイッチング素子Ｑ４がＯＮ状態である。これは、図３に示す期間Ｔ１に相当する。尚、端子ａがプラスのときには、負荷４０側の一方に＋と記し、Ｌｉｎｅ＋とする。
【００６９】
制御部２５は、第１の半導体スイッチング素子Ｑ５をＯＦＦし、第２の半導体スイッチング素子Ｑ６をＯＮするようにする。これにより、図４（ａ）に示すように、端子ａからの破線で示す電流が負荷に流れ、端子ｅに戻るように流れる。また、シャント抵抗Ｒ両端の端子ｄとｅとの電圧により、回路に流れる電流の方向及び電流の大きさを測定することができる。
【００７０】
一方、フィルター回路１０の交流電圧の極性が、端子ｅでプラスのときには、スイッチング素子Ｑ３、Ｑ４がスイッチング状態であり、スイッチング素子Ｑ１がＯＦＦ、スイッチング素子Ｑ２がＯＮ状態である。これは、図３に示す期間Ｔ２に相当する。尚、端子ｅがプラスのときには、負荷４０側の他方に＋と記し、Ｎｅｕｔｒａｌ＋とする。
【００７１】
制御部２５のコンピュータ２６は、第１の半導体スイッチング素子Ｑ５をＯＮし、第２の半導体スイッチング素子Ｑ６をＯＦＦするようにする。これにより、図４（ｂ）に示すように、端ｅからの破線で示す電流が負荷に流れ、端子ａに戻るように流れる。また、シャント抵抗Ｒ両端の端子ｄと端子ｅとの電圧により、回路に流れる電流の方向及び電流の大きさを測定することができる。
【００７２】
［交流電圧に対するスイッチ部の制御］
以上説明した交流電圧に対するＤＣ／ＡＣインバータ部のスイッチング動作、スイッチ部の第１の半導体スイッチング素子及び第２の半導体スイッチング素子のＯＮ／ＯＦＦ状態を図５に示す。
【００７３】
図５は、フィルター回路１０から出力される交流電圧に対する電流方向、インバータ回路６のスイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４の動作状態、スイッチ部の第１の半導体スイッチング素子Ｑ５及び第２の半導体スイッチング素子Ｑ６のＯＮ／ＯＦＦ状態を示す表である。
【００７４】
図５に示すように、フィルター回路１０から出力される交流電圧の極性が端子ａでプラスのとき（図５でＬｉｎｅ＋と記す）では、電流がＬｉｎｅ側からＮｅｕｔｒａｌ側に流れ（図５でＬ→Ｎと記す）、インバータ回路６のスイッチング素子Ｑ１、Ｑ２はスイッチング動作であるＳＷであり、スイッチング素子Ｑ３がＯＦＦ状態であり、スイッチング素子Ｑ４がＯＮ状態である。この期間は、図３に示すＴ１に相当する。また、第１の半導体スイッチング素子Ｑ５は、ＯＦＦに設定され、第２の半導体スイッチング素子Ｑ６はＯＮに設定されている。
【００７５】
一方、フィルター回路１０から出力される交流電圧の極性が端子ｅでプラスのとき（図５でＮｅｕｔｒａｌ＋と記す）では、図５に示すように、電流がＮｅｕｔｒａｌ側からＬｉｎｅ側に流れ（図５でＮ→Ｌと記す）、インバータ回路６のスイッチング素子Ｑ３、Ｑ４はスイッチング動作であるＳＷであり、スイッチング素子Ｑ１がＯＦＦ状態であり、スイッチング素子Ｑ２がＯＮ状態である。この期間は、図３に示すＴ２に相当する。また、第１の半導体スイッチング素子Ｑ５は、ＯＮに設定され、第２の半導体スイッチング素子Ｑ６はＯＦＦに設定されている。
【００７６】
［出力ライン上の横流の遮断動作］
次に、複数台の並列インバータ装置を接続して並列運転中に発生する横流の遮断について説明する。
【００７７】
例えば、図４（ａ）に示す電流の方向が、図３に示す期間Ｔ１で逆方向に流れる横流が発生した場合に、第１の半導体スイッチング素子Ｑ５がＯＦＦであり、また、横流の流れる方向が第１のダイオードＤ５の順方向と逆となり、第１の半導体スイッチング素子Ｑ５及び第１のダイオードＤ５によって逆方向に電流が流れることがないため、横流が防止される。
【００７８】
また、図４（ｂ）に示す電流の方向が、図３に示す期間Ｔ２で逆方向に流れる横流が発生した場合に、第２の半導体スイッチング素子Ｑ６がＯＦＦであり、また、横流の流れる方向が第２のダイオードＤ６の順方向と逆となり、第２の半導体スイッチング素子Ｑ６及び第２のダイオードＤ６によって逆方向に電流が流れることがないため、横流が防止される。
【００７９】
このように、制御部２５は、フィルター回路１０から出力される交流電圧の極性及び出力ラインの負荷に流れる電流の方向から出力ラインの電流の流れを遮断する第１のダイオード又は第２のダイオードを有する第１の半導体スイッチング素子Ｑ５又は第２の半導体スイッチング素子Ｑ６のいずれかをＯＮし、他方をＯＦＦにするように制御するため、逆流（横流）を防止することができる。
【００８０】
［横流の発生防止］
次に、並列インバータ装置の並列運転により発生する横流を防止する制御について説明する。並列運転による横流は、無効電流であり、横流発生により各並列インバータ装置の電力の供給バランスが崩れ、電力供給の効率が低下するため、横流の発生を防止することが求められている。
【００８１】
並列運転では、複数の並列インバータ装置が負荷に接続されており、このため、負荷電圧と，並列インバータ装置が出力する交流電圧との位相差があるとき、さらに、負荷電圧の大きさと，並列インバータ装置が出力する交流電圧の大きさとの電圧差があるときに、横流が並列インバータ装置に発生する。
【００８２】
［交流電圧と負荷電圧との位相差の補正］
最初に、負荷電圧と並列インバータ装置が出力する交流電圧との位相差の検出及び位相差を減らす補正方法について図６を参照して説明する。図６は、負荷電圧と並列インバータ装置が出力する交流電圧との位相差の検出及び位相差を補正する処理を示すフローチャートである。
【００８３】
図６に示すように、制御部２５のコンピュータ２６は、並列インバータ装置１のフィルター回路１０から出力される交流電圧の極性が、図４（ａ）に示すＬｉｎｅ＋から図４（ｂ）に示すＮｅｕｔｒａｌ＋に変化したかをチェックする（ステップＳ１）。Ｎｅｕｔｒａｌ＋に変化したことを確認後、第２の半導体スイッチング素子Ｑ６をＯＦＦし、第１の半導体スイッチング素子Ｑ５をＯＮするように設定する（ステップＳ２）。
【００８４】
その後、電圧検出回路２７により第２の半導体スイッチング素子Ｑ６の両端の電圧を検出する（ステップＳ３）。電圧検出回路２７で検出した第２の半導体スイッチング素子Ｑ６のドレイン側の電圧が＋電圧であるかをチェックする（ステップＳ４）。
【００８５】
第２の半導体スイッチング素子Ｑ６のドレイン側の電圧が＋電圧であると判断した場合（ステップＳ４でＹｅｓ）には、負荷電圧とフィルター回路１０から出力される交流電圧との位相差が検出されたことになる。これは、フィルター回路１０から出力される交流電圧の位相が、負荷電圧の位相よりも遅れているためであり、コンピュータ２６は、負荷電圧とフィルター回路１０から出力される交流電圧との位相差の大きさを、例えば＋の電圧値でＰＷＭ制御回路２９に出力する（ステップＳ５）。
【００８６】
ＰＷＭ制御回路２９は、コンピュータ２６からの電圧値の大きさに応じて、基準正弦波の位相を進めるようにする。これにより、フィルター回路１０から出力される交流電圧の位相が進むように補正される（ステップＳ６）。
【００８７】
一方、第２の半導体スイッチング素子Ｑ６のドレイン側の電圧が＋電圧でないと判断した場合（ステップＳ４でＮｏ）には、コンピュータ２６は、並列インバータ装置１のフィルター回路１０から出力される交流電圧の極性が、図４（ｂ）に示すＮｅｕｔｒａｌ＋から図４（ａ）に示すＬｉｎｅ＋に変化したかをチェックする（ステップＳ７）。
【００８８】
Ｌｉｎｅ＋に変化したことを確認後、第１の半導体スイッチング素子Ｑ５をＯＦＦし、第２の半導体スイッチング素子Ｑ６をＯＮするように設定する（ステップＳ８）。その後、電圧検出回路２７により第１の半導体スイッチング素子Ｑ５の両端の電圧を検出する（ステップＳ９）。
【００８９】
コンピュータ２６は、電圧検出回路２７で検出した第１の半導体スイッチング素子Ｑ５のドレイン側の電圧が＋電圧であるかをチェックする（ステップＳ１０）。第１の半導体スイッチング素子Ｑ５のドレイン側の電圧が＋電圧であると判断した場合（ステップＳ１０でＹｅｓ）には、負荷電圧とフィルター回路１０から出力される交流電圧との位相差が検出されたことになる。これは、フィルター回路１０から出力される交流電圧の位相が、負荷電圧の位相よりも進んでいるためであり、コンピュータ２６は、負荷電圧とフィルター回路１０から出力される交流電圧との位相差の大きさを、例えば−（マイナス）の電圧値でＰＷＭ制御回路２９に出力する（ステップＳ１１）。
【００９０】
ＰＷＭ制御回路２９は、コンピュータ２６からの電圧値の大きさに応じて、基準正弦波の位相を遅らせるようにする。これにより、フィルター回路１０から出力される交流電圧の位相が遅れるように補正される。
【００９１】
また、第１の半導体スイッチング素子Ｑ５のドレイン側の電圧が＋電圧でないと判断した場合（ステップＳ１０でＮｏ）には、負荷電圧とフィルター回路１０から出力される交流電圧との位相差がないと判断して、処理を終了する。
【００９２】
負荷電圧とフィルター回路１０から出力される交流電圧との位相差を減らすことにより、横流の発生を防止することができる。
【００９３】
［交流電圧と負荷電圧との電圧差の補正］
次に、負荷電圧と並列インバータ装置が出力する交流電圧との電圧差の検出及び電圧差を減らす補正制御について図７を参照して説明する。図７は、負荷電圧と並列インバータ装置が出力する交流電圧との電圧差の検出及び電圧差を補正する処理を示すフローチャートである。
【００９４】
図７に示すように、制御部２５のコンピュータ２６は、並列インバータ装置１のフィルター回路１０から出力される交流電圧の極性が、図４（ａ）に示すＬｉｎｅ＋から図４（ｂ）に示すＮｅｕｔｒａｌ＋に変化したかをチェックする（ステップＳ２０）。Ｎｅｕｔｒａｌ＋に変化したことを確認後、第２の半導体スイッチング素子Ｑ６をＯＦＦに、第１の半導体スイッチング素子Ｑ５をＯＮするように設定する（ステップＳ２１）。
【００９５】
その後、電圧検出回路２７により、交流電圧ピーク時の第２の半導体スイッチング素子Ｑ６の両端の電圧を検出する（ステップＳ２２）。例えば、交流電圧の極性が変化してから所定の時間経過後のピーク時に第２の半導体スイッチング素子Ｑ６の両端の電圧を検出する。電圧検出回路２７で検出した第２の半導体スイッチング素子Ｑ６のドレイン側の電圧が＋電圧であるかをチェックする（ステップＳ２３）。
【００９６】
第２の半導体スイッチング素子Ｑ６のドレイン側の電圧が＋電圧であると判断した場合（ステップＳ２３でＹｅｓ）には、負荷電圧とフィルター回路１０から出力される交流電圧との電圧差が検出されたことになる。これは、フィルター回路１０から出力される交流電圧の電圧値が、負荷電圧の電圧値よりも低いためであり、コンピュータ２６は、負荷電圧とフィルター回路１０から出力される交流電圧との電圧差の大きさを、例えば＋の電圧値でＰＷＭ制御回路２９に出力する（ステップＳ２４）。
【００９７】
ＰＷＭ制御回路２９は、コンピュータ２６からの電圧値の大きさに応じて、基準正弦波の振幅を大きくするようにする。これにより、フィルター回路１０から出力される交流電圧の電圧値が増加するように補正される（ステップＳ２５）。
【００９８】
一方、第２の半導体スイッチング素子Ｑ６のドレイン側の電圧が＋電圧でないと判断した場合（ステップＳ２３でＮｏ）には、コンピュータ２６は、並列インバータ装置１のフィルター回路１０から出力される交流電圧の極性が、図４（ｂ）に示すＮｅｕｔｒａｌ＋から図４（ａ）に示すＬｉｎｅ＋に変化したかをチェックする（ステップＳ２６）。
【００９９】
Ｌｉｎｅ＋に変化したことを確認後、第１の半導体スイッチング素子Ｑ５をＯＦＦし、第２の半導体スイッチング素子Ｑ６をＯＮするように設定する（ステップＳ２７）。その後、電圧検出回路２７により、交流電圧ピーク時の第１の半導体スイッチング素子Ｑ５の両端の電圧を検出する（ステップＳ２８）。例えば、交流電圧の極性が変化してから所定の時間経過後のピーク時に第１の半導体スイッチング素子Ｑ５の両端の電圧を検出する。
【０１００】
コンピュータ２６は、電圧検出回路２７で検出した第１の半導体スイッチング素子Ｑ５のドレイン側の電圧が＋電圧であるかをチェックする（ステップＳ２９）。第１の半導体スイッチング素子Ｑ５のドレイン側の電圧が＋電圧であると判断した場合（ステップＳ２９でＹｅｓ）には、負荷電圧とフィルター回路１０から出力される交流電圧との電圧差が検出されたことになる。これは、フィルター回路１０から出力される交流電圧の大きさが、負荷電圧の大きさより大きいためであり、コンピュータ２６は、負荷電圧とフィルター回路１０から出力される交流電圧との電圧差の大きさを、例えば−（マイナス）の電圧値でＰＷＭ制御回路２９に出力する（ステップＳ３０）。
【０１０１】
ＰＷＭ制御回路２９は、コンピュータ２６からの電圧値の大きさに応じて、基準正弦波の振幅を小さくするようにする。これにより、フィルター回路１０から出力される交流電圧の大きさが低下するように補正される（ステップＳ３１）。
【０１０２】
また、第１の半導体スイッチング素子Ｑ５のドレイン側の電圧が＋電圧でないと判断した場合（ステップＳ２９でＮｏ）には、負荷電圧とフィルター回路１０から出力される交流電圧との電圧差がないと判断して、処理を終了する。
【０１０３】
負荷電圧とフィルター回路１０から出力される交流電圧との電圧差を減らすことにより、横流の発生を防止することができる。
【０１０４】
［誘導性負荷におけるスイッチ部の制御］
次に、並列インバータ装置が誘導性負荷に電力を供給する場合の制御について説明する。例えば、モータ等のインダクターを有する負荷に電力を供給する際に、供給する電圧と負荷に流れる電流に位相差が発生し、電流が電圧に対して時間的に遅れた状態となっている。このため、供給する電圧の極性が変化しても、電流は、すぐには流れる方向が反転せず、電圧の極性が変化する前の状態を維持するように流れる。
【０１０５】
［回生電流の制御］
以下に、回生電流における制御について図８を参照して説明する。図８は、誘導性負荷における回生電流の制御を示す図であり、図８（ａ）は、Ｌｉｎｅ側がプラスの状態で、電流がＬからＮ（Ｌ→Ｎ）に流れている状態を示し、図８（ｂ）は、供給電圧がＮｅｕｔｒａｌ側がプラスに変化した際の第２の半導体スイッチング素子Ｑ６のＯＦＦ状態での電流の遮断状態を示し、図８（ｃ）は、第１の半導体スイッチング素子および第２の半導体スイッチング素子がＯＮ状態での電流の流れを示す図である。
【０１０６】
図８（ａ）に破線で示す電流の流れは、Ｌｉｎｅ側がプラスの状態で、ＬからＮ（Ｌ→Ｎ）に流れている状態を示す。誘導性負荷４１に電力を供給する場合には、図８（ａ）に示す状態から図８（ｂ）に示す状態、すなわち、供給電圧がＮｅｕｔｒａｌ側がプラスに変化した際には、誘導性負荷４１側に接続された第２の半導体スイッチング素子Ｑ６をＯＦＦすると、図８（ａ）に示す電流の流れが、第２の半導体スイッチング素子Ｑ６のＯＦＦによって電流が遮断され、また、第２のダイオードＤ６が順方向と逆となるため、出力ラインに電流が流れない。このため、並列インバータ装置からの供給電圧の極性が変化した際には、回生電流が流れているかを検出し、回生電流が流れているときには、電源側に電流を流すようにスイッチ部１５を制御する。
【０１０７】
回生電流の検出は、最初に、制御部２５のコンピュータ２６は、電圧検出回路２７によりフィルター回路１０から出力される交流電圧の極性が反転したかをチェックする。コンピュータ２６は、交流電圧の極性の反転を検出後、電圧検出回路２７により回路に電流が流れているかをチェックする。また、電流の流れている方向もチェックする。
【０１０８】
電流が流れているときには、図８（ｃ）で示すように、制御部２５は、スイッチ部１５の第１の半導体スイッチング素子Ｑ５および第２の半導体スイッチング素子Ｑ６をＯＮするようにスイッチ部駆動回路２８に信号を出力する。これにより、図８（ｃ）に示すように、破線で示す回生電流が、出力ライン上の第２の半導体スイッチング素子Ｑ６を通り、ＤＣ／ＡＣインバータ部５に流れる。
【０１０９】
以上説明した電流制御における電圧、電流の流れに対するスイッチング素子の状態を図９に示す。図９は、誘導性負荷４１における交流電圧に対する電流方向、インバータ回路のスイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４の動作状態、スイッチ部の第１の半導体スイッチング素子Ｑ５及び第２の半導体スイッチング素子Ｑ６のＯＮ／ＯＦＦ状態を示す表である。
【０１１０】
図９に示すように、並列インバータ装置から出力される交流電圧がＬｉｎｅ＋で電流の方向がＮ→Ｌ及び交流電圧がＮｅｕｔｒａｌ＋で電流の方向がＬ→Ｎのときには、第１の半導体スイッチング素子Ｑ５及び第２の半導体スイッチング素子Ｑ６の両方をＯＮにするようにする。これにより、誘導性負荷での電流の流れが阻害されることなく、回生電流として直流電源側に流すことができる。
【０１１１】
［スイッチ部の他の構成］
次に、スイッチ部の第１の半導体スイッチング素子と第１の半導体スイッチング素子にショットキーダイオード等の補助ダイオードを接続して電力損失を減らす構成について図１０を参照して説明する。図１０は、スイッチ部の第１の半導体スイッチング素子と第２の半導体スイッチング素子にショットキーダイオードを接続した回路を示す図である。
【０１１２】
図１０に示すように、スイッチ部１６は、第１の半導体スイッチング素子Ｑ５と、第１の半導体スイッチング素子Ｑ５と並列に接続された第１のダイオードＤ５と、第１のダイオードの順電圧（Ｖｆ）よりも低く、第１のダイオードＤ５の順方向の極性と同一となるように接続された第１の補助用整流素子（ショットキーダイオード）Ｄｆ１及び、第２の半導体スイッチング素子Ｑ６と、第２の半導体スイッチング素子Ｑ６と並列に接続された第２のダイオードＤ２と、第２のダイオードＤ２の順電圧（Ｖｆ）よりも低く、第２のダイオードＤ２の順方向の極性と同一となるように接続された第２の補助用整流素子（ショットキーダイオード）Ｄｆ２とを有している。
【０１１３】
第１の半導体スイッチング素子Ｑ５および第２の半導体スイッチング素子Ｑ６に並列に接続されたダイオードに順方向に電流が流れたときに、内部抵抗により電力損失が発生する恐れがあるが、補助用整流素子としてショットキーダイオードを使用することにより、ショットキーダイオードは、順方向での内部抵抗値が低いため、電力損失を減らすことができる。また、第１の補助用整流素子Ｄｆ１及び第２の補助用整流素子Ｄｆ２は、第１の整流素子Ｄ５及び第２の整流素子Ｄ６と電流を分担し、補助するためのものであり、低耐圧のものが使用できるため、低コストのものが使用可能である。
【０１１４】
また、ショットキーダイオードは、高速スイッチングが可能であるため、電流の導通、遮断動作を繰り返すため補助用整流素子として好適である。
【０１１５】
［スイッチ部の他の実施形態］ 
次に、スイッチ部の第１の半導体スイッチング素子および第２の半導体スイッチング素子の接続における他の実施形態について図１１を参照して説明する。
【０１１６】
図１１は、スイッチ部の第１の半導体スイッチング素子および第２の半導体スイッチング素子の接続における他の実施形態を示す図であり、（ａ）は、スイッチ回路における一方の第３の半導体スイッチング素子をＬｉｎｅ側に、他方の第４の半導体スイッチング素子をＮｅｕｔｒａｌ側に設けた図であり、（ｂ）は、スイッチ回路における直列接続されたＭＯＳＦＥＴからなる第５の半導体スイッチング素子とＭＯＳＦＥＴからなる第６の半導体スイッチング素子とのそれぞれのドレイン端子が接続点側に位置するように接続した図である。 
【０１１７】
スイッチ部１５の第１の半導体スイッチング素子Ｑ５及び第２の半導体スイッチング素子Ｑ６における出力ライン上の接続位置は、図２に示すフィルター回路１０と負荷との間の一方のライン上に直列に配置するものに限定するものではなく、例えば、図１１（ａ）に示すように、スイッチ回路１７における一方のＭＯＳＦＥＴからなる第３の半導体スイッチング素子Ｑ７をＬｉｎｅ側に、他方のＭＯＳＦＥＴからなる第４の半導体スイッチング素子Ｑ８をＮｅｕｔｒａｌ側に設けてもよい。
【０１１８】
尚、ＭＯＳＦＥＴからなる第３の半導体スイッチング素子Ｑ７及びＭＯＳＦＥＴからなる第４の半導体スイッチング素子Ｑ８は、並列接続された第３の整流素子Ｄ７及び第４の整流素子Ｄ８を有している。
【０１１９】
また、図１１（ｂ）に示すように、スイッチ回路１８における直列接続されたＭＯＳＦＥＴからなる第５の整流素子Ｄ９を有する第５の半導体スイッチング素子Ｑ９と、ＭＯＳＦＥＴからなる第６の整流素子Ｄ１０を有する第６の半導体スイッチング素子Ｑ１０との、それぞれのドレイン端子が接続点側に位置するように接続してもよい。
【０１２０】
尚、図２に示すスイッチ部１５は、直列接続された第１の半導体スイッチング素子Ｑ５と第２の半導体スイッチング素子Ｑ６とのそれぞれのソース端子が接続点側に位置するように接続した状態を示すものである。
【０１２１】
以上説明したように、本発明に係る並列インバータ装置によれば、フィルター回路から出力される交流電圧の極性及び出力ラインの負荷に流れる電流の方向からスイッチ部のＯＮ／ＯＦＦを制御することにより、一方のＭＯＳＦＥＴのＯＦＦ状態及び一方のＭＯＳＦＥＴに接続されたダイオードにより逆方向に流れる電流が遮断されるため、横流を防止することができる。
【０１２２】
また、本発明に係る並列インバータ装置によれば、ＭＯＳＦＥＴからなる第１の半導体スイッチング素子に発生する電圧又は第２の半導体スイッチング素子に発生する電圧の電圧差を検出して、負荷電圧と並列インバータ装置の交流電圧との位相差、電圧差を減らすように調整することができるため、横流が発生することなく、負荷電圧の状態に応じて並列インバータ装置自身で最適な状態に制御することができる。
【０１２３】
また、他の並列インバータ装置と通信するための制御線を必要としないため、並列運転で接続できる並列インバータ装置の台数に制限を受けることがなく、このため、多数の並列インバータ装置を接続することにより、容易に大容量化が可能である。
【０１２４】
また、他の並列インバータ装置から供給された負荷電圧と自己の並列インバータ装置から出力される交流電圧との位相差、電圧差の調整を図って並列運転を行うため、同種の並列インバータ装置による並列運転だけでなく、発電形態が異なる商用電源や発電機との並列運転も可能である。
【０１２５】
この発明は、その本質的特性から逸脱することなく数多くの形式のものとして具体化することができる。よって、上述した実施形態は専ら説明上のものであり、本発明を制限するものではないことは言うまでもない。
【符号の説明】
【０１２６】
１      並列インバータ装置
２      直流電源
３      ＤＣ／ＤＣコンバータ
５      ＤＣ／ＡＣインバータ部
６      インバータ回路
１０    フィルター回路
１５、１６、１７、１８    スイッチ部
２５    制御部
２６    コンピュータ（マイクロコンピュータ）
２７    電圧検出回路
２８    スイッチ部駆動回路
２９    ＰＷＭ制御回路
４０    負荷
４１    誘導性負荷
５０    インバータ装置（従来）
５２    制御線
Ｑ１、Ｑ２、Ｑ３、Ｑ４    スイッチング素子
Ｄ１、Ｄ２、Ｄ３、Ｄ４    ダイオード
Ｑ５    第１の半導体スイッチング素子
Ｄ５    第１の整流素子（第１のダイオード）
Ｑ６    第２の半導体スイッチング素子
Ｄ６    第２の整流素子（第２のダイオード）
Ｒ      シャント抵抗
Ｌ      インダクター
Ｃｄ    コンデンサ
Ｄｆ１  第１の補助用整流素子（ショットキーダイオード）
Ｄｆ２  第２の補助用整流素子（ショットキーダイオード）
ａ、ｂ、ｃ、ｄ、ｅ    測定用の端子
【要約】
【課題】ＤＣ／ＡＣインバータ等を有するインバータ装置において、電力容量の増大等に伴う並列運転の制御を、インバータ装置間を接続する制御線を用いることなしに、容易に行える並列インバータ装置を提供する。
【解決手段】負荷４０が接続されている出力ライン上に、負荷と直列をなすように２個のＭＯＳＦＥＴを、通電方向が逆方向になるように向かい合わせて配置したスイッチ部１５を設け、並列インバータ装置１のフィルター回路１０から出力される交流電圧の極性及び出力ラインの負荷４０に流れる電流の方向から、スイッチ部１５の各ＭＯＳＦＥＴのＯＮ／ＯＦＦを制御して、横流を遮断し、また、負荷電圧とフィルター回路１０から出力される交流電圧との位相差、電圧差を減らすように制御して、横流の発生を防止する。
【選択図】図１【図１】
0006690071.tif 000002
【図２】
0006690071.tif 000003
【図３】
0006690071.tif 000004
【図４】
0006690071.tif 000005
【図５】
0006690071.tif 000006
【図６】
0006690071.tif 000007
【図７】
0006690071.tif 000008
【図８】
0006690071.tif 000009
【図９】
0006690071.tif 000010
【図１０】
0006690071.tif 000011
【図１１】
0006690071.tif 000012
【図１２】
0006690071.tif 000013