(57)【特許請求の範囲】
【請求項１】
単一分岐共面の縦に細長い薄膜の導波管と、
前記単一分岐共面の細長い薄膜の導波管の近位端と電気接触している超伝導量子干渉デバイス(SQUID)であって、3つより少ないジョセフソン接合を有する、超伝導量子干渉デバイス(SQUID)と、
前記細長い薄膜の導波管と同一平面内にあり、前記細長い薄膜の導波管の遠位端と直接電気接触している接地面と
を備え、
少なくとも前記SQUIDへの電気接触と前記接地面への電気接触との間にある前記細長い薄膜の導波管が、前記ジョセフソン接合によって中断されず、
前記薄膜の導波管、前記SQUID、および前記接地面が、設計された動作温度において超伝導状態になる材料を含む、
量子ビットデバイス。
【請求項２】
前記細長い薄膜の導波管が、第1の面および反対側の第2の面を備え、前記第1の面および前記第2の面の各々が、それぞれの間隙によって超伝導の前記接地面から分離されている、請求項1に記載の量子ビットデバイス。
【請求項３】
それぞれの間隙の幅が、前記細長い薄膜の導波管の長さに沿って一定である、請求項2に記載の量子ビットデバイス。
【請求項４】
前記細長い薄膜の導波管、超伝導ループ、および前記接地面の各々が、アルミニウムまたはニオブを含む、請求項1に記載の量子ビットデバイス。
【請求項５】
前記SQUIDが、少なくとも1つのジョセフソン接合によって中断される超伝導ループを備える、請求項1に記載の量子ビットデバイス。
【請求項６】
前記SQUIDが、前記超伝導ループを中断する2つのジョセフソン接合を備える、請求項5に記載の量子ビットデバイス。
【請求項７】
基板をさらに備え、前記細長い薄膜の導波管、前記接地面および前記SQUIDが、前記基板の表面上にある、請求項1に記載の量子ビットデバイス。
【請求項８】
前記基板がサファイアである、請求項7に記載の量子ビットデバイス。
【請求項９】
前記細長い薄膜の導波管が、第1の方向に沿って延在する第1の部分と、第2の別の方向に沿って延在する第2の部分とを備える、請求項1に記載の量子ビットデバイス。
【請求項１０】
第1の方向に沿って延在する第1の部分と、第2の方向に沿って延在する第2の部分とを備え、ジョセフソン接合による中断のない細長い薄膜と、
前記第1の部分と前記第2の部分との間の位置において前記細長い薄膜と電気接触している量子デバイスであって、3つより少ないジョセフソン接合を有する、量子デバイスと、
前記細長い薄膜と同一平面内にあり、前記細長い薄膜と電気接触している接地面と
を備え、
前記薄膜、前記量子デバイス、および前記接地面が、設計された動作温度において超伝導状態になる材料を含む、
量子ビットデバイス。
【請求項１１】
前記量子デバイスが、超伝導量子干渉デバイスである、請求項10に記載の量子ビットデバイス。
【請求項１２】
(a)単一分岐共面の縦に細長い薄膜の導波管、(b)3つより少ないジョセフソン接合を有する、前記細長い薄膜の導波管の近位端と電気接触している超伝導量子干渉デバイス(SQUID)、および(c)前記細長い薄膜の導波管と同一平面内にあり、前記細長い薄膜の導波管の遠位端と直接電気接触している接地面を備える量子ビットデバイスであって、
少なくとも前記SQUIDへの電気接触と前記接地面への電気接触との間にある前記細長い薄膜の導波管が、前記ジョセフソン接合によって中断されず、
前記薄膜の導波管、前記SQUID、および前記接地面が、設計された動作温度において超伝導状態になる材料を含む、量子ビットデバイスと、
動作中に、前記細長い薄膜の導波管に対して誘導的に結合されるように、前記細長い薄膜の導波管に隣接している量子ビットバイアス制御デバイスと、
動作中に、前記SQUIDに対して誘導的に結合されるように、前記量子ビットデバイスの前記SQUIDに隣接しているSQUIDバイアス制御デバイスと
を備える、量子ビット制御システム。
【請求項１３】
前記量子ビットバイアス制御デバイスが、前記細長い超伝導薄膜の導波管の前記遠位端と電気接触している、請求項12に記載の量子ビット制御システム。
【請求項１４】
前記量子ビットバイアス制御デバイスが、分流器を備える、請求項12に記載の量子ビット制御システム。
【請求項１５】
前記分流器が、複数のインダクタを備える、請求項14に記載の量子ビット制御システム。
【請求項１６】
前記分流器が、
中央の薄膜トレースと、
前記中央の薄膜トレースを囲む開ループを形成し、前記細長い薄膜の導波管と電気接触している外側の薄膜トレースと
を備え、
前記中央の薄膜トレースの端部が、前記開ループに沿った複数の異なる位置において前記外側の薄膜トレースと電気接触している、
請求項14に記載の量子ビット制御システム。
【請求項１７】
前記SQUIDバイアス制御デバイスが、
内側の薄膜ループと、
前記内側の薄膜ループを少なくとも部分的に囲み、前記SQUIDと電気接触している外側の薄膜ループと
を備える、請求項12に記載の量子ビット制御システム。
【請求項１８】
前記量子ビットバイアス制御デバイスが、前記細長い薄膜の導波管に対して、約0.1pHから0.2pHの間の相互インダクタンスを有する、請求項12に記載の量子ビット制御システム。
【請求項１９】
前記SQUIDバイアス制御デバイスが、前記SQUIDに対して約0pHの相互インダクタンスを有する、請求項12に記載の量子ビット制御システム。
【請求項２０】
量子プロセッサであって、
複数の共面導波管の磁束量子ビットデバイスであり、各共面導波管の磁束量子ビットデバイスは、(a)単一分岐共面の縦に細長い薄膜の導波管と、(b)3つより少ないジョセフソン接合を有する、前記細長い薄膜の導波管の第1の端部と電気接触している量子デバイスと、(c)前記細長い薄膜の導波管と同一平面内にあり、前記細長い薄膜の導波管と直接電気接触している接地面とを備え、前記量子プロセッサにおいて、各共面導波管の磁束量子ビットデバイスが、互いに対して動作可能に結合され、少なくとも前記量子デバイスへの電気接触と前記接地面への電気接触との間にある前記細長い薄膜の導波管が、前記ジョセフソン接合によって中断されず、前記量子プロセッサにおいて、各共面導波管の磁束量子ビットデバイスの前記細長い薄膜の導波管が、他の共面導波管の磁束量子ビットに関連した複数の細長い薄膜の導波管と交差する、複数の共面導波管の磁束量子ビットデバイスと、
複数の誘導結合器であって、各誘導結合器が、異なる共面導波管の磁束量子ビットに関連した2つの細長い薄膜の導波管の間の交差に隣接して配置されている、複数の誘導結合器と
を備える、量子プロセッサ。
【請求項２１】
前記量子デバイスが、超伝導量子干渉デバイスである、請求項20に記載の量子プロセッサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、共面導波管の磁束量子ビットに関する。
【背景技術】
【０００２】
量子計算は、特定の計算を古典的なデジタルコンピュータよりも効率的に実行する、基本状態ともつれとの重ね合わせなどの量子効果を利用する比較的新しい計算方法である。情報をビット(たとえば「1」または「0」)の形式で記憶したり操作したりするデジタルコンピュータとは対照的に、量子計算システムは、量子ビットを使用して情報を操作することができる。量子ビットは、多重状態(たとえば「0」と「1」との両方の状態のデータ)の重ね合わせを可能にする量子デバイスおよび/または多重状態のデータの重ね合わせ自体を指すことができる。従来の用語によれば、量子系における「0」かつ「1」の状態の重ね合わせは、たとえばα│0>+β│0>として表され得る。デジタルコンピュータの「0」かつ「1」の状態は、それぞれ量子ビットの│0>かつ│1>の基本状態に類似している。値│α│2は、量子ビットが│0>状態にある確率を表すのに対して、値│β│2は量子ビットが│1>基本状態にある確率を表す。
【発明の概要】
【課題を解決するための手段】
【０００３】
本開示は、共面導波管の磁束量子ビットに関する。一般に、第1の態様では、本開示の主題は、量子ビットデバイスにおいて具現化され得、この量子ビットデバイスは、ジョセフソン接合による中断のない細長い薄膜と、細長い薄膜の近位端と電気接触している量子デバイス(たとえば超伝導量子干渉デバイス(SQUID))と、細長い薄膜と同一平面内にあり、細長い薄膜の遠位端と電気接触している接地面とを含み、薄膜、量子デバイス、および接地面は、設計された動作温度において超伝導状態になる材料を含む。
【０００４】
量子ビットデバイスの実装形態は、任意選択で、以下の特徴のうちの1つまたは複数を、単独で、または組み合わせて含み得る。たとえば、いくつかの実装形態では、細長い薄膜は第1の面および反対側の第2の面を含み、第1の面および第2の面の各々が、それぞれの間隙によって超伝導の接地面から分離されている。それぞれの間隙の幅は、細長い薄膜の長さに沿って一定でよい。
【０００５】
いくつかの実装形態では、細長い薄膜、超伝導ループ、および接地面の各々が、アルミニウムまたはニオブを含む。
【０００６】
いくつかの実装形態では、量子デバイスは、少なくとも1つのジョセフソン接合によって中断される超伝導ループを含む。量子デバイスは、超伝導ループを中断する2つのみのジョセフソン接合を含んでもよい。
【０００７】
いくつかの実装形態では、量子ビットは、基板をさらに含み、細長い薄膜、接地面および量子デバイスは、基板の表面上にある。基板は、サファイアを含み得る。
【０００８】
いくつかの実装形態では、細長い薄膜は、第1の方向に沿って延在する第1の部分と、第2の別の方向に沿って延在する第2の部分とを含む。
【０００９】
一般に、別の態様では、本出願の主題は、量子ビットデバイスにおいて具現化され得、この量子ビットデバイスは、第1の方向に沿って延在する第1の部分および第2の方向に沿って延在する第2の部分を含み、ジョセフソン接合による中断のない細長い薄膜と、第1の部分と第2の部分との間の位置において細長い薄膜と電気接触している量子デバイス(たとえばSQUID)と、細長い薄膜と同一平面内にあり、細長い薄膜と電気接触している接地面とを含み、薄膜、量子デバイス、および接地面は、設計された動作温度において超伝導状態になる材料を含む。
【００１０】
一般に、別の態様では、本出願の主題は、量子ビット制御システムにおいて具現化され得、この量子ビット制御システムは、(a)ジョセフソン接合による中断のない細長い薄膜と、(b)細長い薄膜の近位端と電気接触している量子デバイス(たとえばSQUID)と、(c)細長い薄膜と同一平面内にあり、細長い薄膜の遠位端と電気接触している接地面とを有する量子ビットデバイスを含み、薄膜、量子デバイス、および接地面は、設計された動作温度において超伝導状態になる材料を含む。量子ビット制御システムは、動作中に、細長い薄膜に対して誘導的に結合されるように、細長い薄膜に隣接している量子ビットバイアス制御デバイスと、動作中に、量子ビットデバイスの量子デバイスに対して誘導的に結合されるように、この量子デバイスに隣接している量子デバイスバイアス制御デバイスとをさらに含む。
【００１１】
量子ビットデバイスの実装形態は、任意選択で、以下の特徴のうちの1つまたは複数を、単独で、または組み合わせて含み得る。たとえば、いくつかの実装形態では、量子ビットバイアス制御デバイスは、細長い超伝導薄膜と電気接触している。
【００１２】
いくつかの実装形態では、量子ビットバイアス制御デバイスは、分流器を含む。分流器は、複数のインダクタを含み得る。分流器は、中央の薄膜トレースと、中央の薄膜トレースを囲む開ループを形成し、細長い薄膜と電気接触する外側の薄膜トレースとを含み得、中央の薄膜トレースの端部は、開ループに沿った複数の異なる位置において外側の薄膜トレースと電気接触している。
【００１３】
いくつかの実装形態では、量子デバイスバイアス制御デバイスは、内側の薄膜ループと、内側の薄膜ループを少なくとも部分的に囲み、量子デバイスと電気接触している外側の薄膜ループとを含み得る。
【００１４】
いくつかの実装形態では、量子ビットバイアス制御デバイスは、細長い薄膜に対して、約0.1pHと0.2pHの間の相互インダクタンスを有する。
【００１５】
いくつかの実装形態では、量子デバイスバイアス制御デバイスは、量子デバイスに対して約0pHの相互インダクタンスを有する。
【００１６】
一般に、別の態様では、本開示の主題は、量子プロセッサに関し、この量子プロセッサは、複数の共面導波管の磁束量子ビットデバイスであって、各共面導波管の磁束量子ビットデバイスが、(a)ジョセフソン接合による中断のない細長い薄膜の導波管と、(b)細長い薄膜の導波管の第1の端と電気接触している量子デバイス(たとえばSQUID)と、(c)細長い薄膜の導波管と同一平面内にあり、細長い薄膜と電気接触している接地面とを有し、量子プロセッサにおいて、各共面導波管の磁束量子ビットデバイスが、互いに対して動作可能に結合されている、複数の共面導波管の磁束量子ビットデバイスを含む。
【００１７】
量子ビットデバイスの実装形態は、任意選択で、以下の特徴のうちの1つまたは複数を、単独で、または組み合わせて含み得る。たとえば、いくつかの実装形態では、プロセッサにおいて、各共面導波管の磁束量子ビットの細長い薄膜の導波管が、他の共面導波管の磁束量子ビットに関連した複数の細長い薄膜の導波管と交差する。量子プロセッサは、複数の誘導結合器をさらに含み得、各誘導結合器が、異なる共面導波管の磁束量子ビットに関連した2つの細長い薄膜の導波管の間の交差に隣接して配置されている。
【００１８】
本開示の主題は、種々の利点を有し得る。たとえば、いくつかの実装形態では、共面導波管の磁束量子ビットは、比較的長いデコヒーレンス時間を示し得る。理論に拘束されることを望まなければ、デコヒーレンス時間の改善は、ある程度、磁束量子ビットを形成するために主として超伝導材料の単一の層を利用している共面導波管の磁束量子ビットによるものと考えられる。基板上に超伝導材料の単一の層を使用することにより、そうでなければ追加材料層によって存在するはずのデコヒーレンスの原因が除去される。同様に、ジョセフソン接合を形成するために通常は使用される誘電材料も、磁束量子ビットのデコヒーレンスの大きな原因であると考えられる。したがって、永久電流磁束量子ビットの第3のジョセフソン接合を共面導波管で置換することにより、デコヒーレンスの追加の原因が解消され、量子ビットに関連したデコヒーレンス時間がかなり増加され得る。
【００１９】
加えて、いくつかの実装形態では、共面導波管の磁束量子ビットによって、より多くの量子ビットに対する結合が可能になる。詳細には、共面導波管の磁束量子ビットとの結合は、量子ビットの導波管部分に対する誘導結合によって達成される。導波管のインダクタンスおよびキャパシタンスは巨視的長さ(数mm)にわたって分布するので、結合することができる量子ビットの数がかなり増加され得る。
【００２０】
磁束量子ビットを有する2つ以上の共面導波管を使用すると、種々の利点ももたらされ得る。たとえば、特定の実装形態では、磁束量子ビットの内部に2つ以上の対称の共面導波管を使用すると、量子ビット間に、より強いσxσxが生じる。その上、測定とバイアス接続を分離することにより、クロストーク量が低減され得る。加えて、1つの量子ビットにつき2つ以上の共面導波管を使用すると、完全な連結グラフにおいて結合される量子ビットの数が、場合によっては少なくとも2倍に増加され得る。
【００２１】
さらに、いくつかの実装形態では、制御デバイスの特定の幾何学的側面を調節することにより、磁束量子ビットまたは量子デバイスに対する制御デバイスの結合を改善すること、量子ビットバイアス制御デバイスおよび接続ネットワークにおける他の量子ビットとのクロストーク/結合を低減すること、ならびにデコヒーレンスの原因を減らすことが可能である。
【００２２】
1つまたは複数の実施形態の詳細が、添付の図面および以下の説明において提示される。他の特徴および利点は、説明、図面、および特許請求の範囲から明らかになるはずである。
【図面の簡単な説明】
【００２３】
【図１Ａ】超伝導位相量子ビットの一例を示す概略図である。
【図１Ｂ】図1Aの超伝導位相量子ビットに関する2重井戸ポテンシャルを示すグラフである。
【図２Ａ】共面導波管の磁束量子ビットの一例の上面図を示す概略図である。
【図２Ｂ】図2Aの共面導波管の磁束量子ビットにおいて使用される超伝導量子干渉デバイス(SQUID)の拡大図である。
【図２Ｃ】図2Aの共面導波管の磁束量子ビットを表す回路図を示す概略図である。
【図３】共面導波管の磁束量子ビットデバイス用の制御システムの回路図を示す概略図である。
【図４】共面導波管の端部に結合されている例示的な量子ビットバイアス制御デバイスの上面図を示す概略図である。
【図５】図4に示された量子ビット駆動制御デバイスおよび導波管の等価回路図を示す概略図である。
【図６】共面導波管の端部に結合されている例示的な量子ビットバイアス制御デバイスの上面図を示す概略図である。
【図７Ａ】図6に示された設計を有する量子ビットバイアス制御デバイスに関して計算された相互インダクタンスMを表すグラフである。
【図７Ｂ】図6に示された設計を有する量子ビットバイアス制御デバイスに関して計算された相互インダクタンスMを表すグラフである。
【図８】共面導波管の磁束量子ビットのDC-SQUIDに結合されている例示的なSQUIDのバイアス制御デバイスの上面図を示す概略図である。
【図９Ａ】図8に示された設計を有するSQUIDの制御デバイスに関して計算された共面導波管のCPWモードに対する相互インダクタンスを表すグラフである。
【図９Ｂ】図8に示された設計を有するSQUIDの制御デバイスに関して計算されたDC-SQUIDに対する相互インダクタンスを表すグラフである。
【図１０Ａ】2つの接地された共面導波管に電気接触している/結合されたDC-SQUIDを含む多重共面(multi-co-planar)導波管の磁束量子ビットの一例を示す概略図である。
【図１０Ｂ】図10Aの共面導波管の磁束量子ビットを表す回路図である。
【図１１】例示的な多重分岐磁束量子ビットの上面図を示す概略図である。
【図１２】相互接続された単一分岐共面導波管の磁束量子ビットの例示的ネットワークのネットワーク図を示す概略図である。
【図１３】相互接続された多重分岐共面導波管の磁束量子ビットの例示的ネットワークのネットワーク図を示す概略図である。
【図１４】自己接続された多重分岐共面導波管の磁束量子ビットの例示的な完全接続量子ネットワークのネットワーク図を示す概略図である。
【図１５Ａ】共面導波管の磁束量子ビットの相互接続されたネットワークに依存する例示的な量子プロセッサレイアウト1500の上面図を示すコンピュータ支援設計の概略図である。
【図１５Ｂ】図15Aの量子ビットバイアス制御デバイスおよびSQUIDのバイアス制御デバイスに結合されている単一共面導波管の拡大図を示す概略図である。
【図１５Ｃ】図15Aの読出しデバイス領域の一部分の拡大図を示す概略図である。
【図１５Ｄ】図15Aの量子プロセッサの結合領域の一部分の拡大図を示す概略図である。
【発明を実施するための形態】
【００２４】
磁束量子ビットは、物理システムにおいて、超伝導材料を使用して実現され得る量子ビットの一例である。磁束量子ビットは、デバイスの位相状態または磁束状態に情報を記憶する。磁束量子ビットの一例には、3つのジョセフソン接合によって中断された超伝導材料のループを含んでいる永久電流量子ビットがある。図1Aは、永久電流磁束量子ビット100の一例を示す概略図である。永久電流磁束量子ビット100は、複数のジョセフソン接合104、106、および108によって中断された超伝導材料のループ102を含む。それぞれのジョセフソン接合が特定の臨界電流を有する。
【００２５】
量子ビット100の動作中、量子ビット100に対して磁束Φxを導入するためにソース110が使用され得る。磁束は、BΦ0と表現され得、Φ0は磁束量子であり、Bは無次元数である。磁束Φxを印加すると、量子ビット100は、ジョセフソン接合にわたる相に関して2次元電位を示す。2次元電位に含まれ得る局部的エネルギー最小値の領域は、比較的小さいエネルギー障壁によって互いに分離され、比較的大きいエネルギー障壁によって他の領域から分離されている。そのような2重井戸ポテンシャルの一例が図1Bに示されている。左側の井戸112は、量子ビット100のループを通って一方向に(たとえば時計回りに)循環する電流を表し、右側の井戸114は、ループを通って反対方向に(たとえば反時計回りに)進む電流を表す。井戸112と114が、図1Bに示されるように同一またはほぼ同一のポテンシャルエネルギーを示すとき、量子ビット100の2つの異なる状態(超伝導ループを通る時計回りおよび反時計回りの永久電流)は重ね合わせであると称され得る。
【００２６】
量子計算は、量子コンピュータの量子ビットに記憶された量子情報のコヒーレントな処理を必要とする。詳細には、量子コンピュータの量子ビットは、それぞれの量子ビットの量子状態が、結合されている量子ビットの対応する量子状態に影響を及ぼすように、制御可能なやり方で互いに結合されている。量子コンピュータの計算能力は、1つの量子ビットに結合され得る他の量子ビットの数が増加するとかなり改善され得る。永久電流磁束量子ビットなどの特定の設計については、結合に利用可能な量子ビットの数は、量子ビットの最近傍のものに限定される。その上、他の量子ビットとの相互作用が、ポテンシャル的に強いデコヒーレンスのソースを与え、量子ビットのデコヒーレンス時間がより短くなる。デコヒーレンス時間は、量子ビットが、たとえばもはや基本状態の重ね合わせによって特徴づけられず、量子計算に使用され得なくなるといった、その量子の機械的性質のうちのいくつかを失うのに要する期間に対応する。デコヒーレンスの別のソースには、ジョセフソン接合を形成する誘電体など、量子ビットを構築するために使用される材料から生じるノイズが含まれる。これらの影響により、磁束量子ビットのデコヒーレンス時間が短く(たとえば約10ナノ秒に)なる可能性がある。
【００２７】
概要
一般に、いくつかの態様では、本開示の主題に包含される磁束量子ビットは、超伝導量子干渉デバイスに結合された少なくとも1つの細長い共面導波管共振器を含む。細長い共面導波管は、量子ビットのエネルギーレベルを決定する平行のLC共振回路として役立つ。共面導波管の磁束量子ビットは、その構造が比較的単純であること、およびデコヒーレンスのソースとして機能する材料を排除することのために、デコヒーレンス時間の実質的な改善を示し得る。その上、この導波管は、比較的長い全長を有する一方で、他の量子ビットに対して強く結合する能力を保つように製作され得るので、共面導波管の磁束量子ビットは、接続された量子ネットワークにおける多くの他の量子ビットに結合するように使用され得る。
【００２８】
いくつかの態様では、本開示の主題は、共面導波管の磁束量子ビット用の制御システムも包含し、制御システムは、量子ビットバイアス制御デバイスおよび量子デバイスバイアス制御デバイス(たとえばSQUIDのバイアス制御デバイス)を含む。量子ビットバイアス制御デバイスは、磁束量子ビットの共面導波管に対するその相互インダクタンスを最適化するように調整されている分流器を含み得、このことが、実質的により長いデコヒーレンス時間をもたらす。量子デバイスバイアス制御デバイスは、磁束量子ビットに隣接して配置された超伝導薄膜の比較的同心のループを含み得る。制御デバイスの種々の幾何学的態様を変化させると、磁束量子ビットまたは量子デバイス(たとえばSQUID)に対する制御デバイスの結合が改善され得、量子ビットバイアス制御デバイスおよび接続ネットワークにおける他の量子ビットに対するクロストーク/結合が低減され得、また、デコヒーレンスのソースが減少され得る。
【００２９】
いくつかの態様では、本開示の主題は、共面導波管の磁束量子ビットデバイスの接続された量子ネットワークを包含する。ネットワークが有し得るモジュラー設計では、各量子ビットに対して、結合に利用可能な他の量子ビットの数を、共面導波管の長さに沿って加えるかまたは除去することができる。その上、いくつかの実装形態では、接続された量子ネットワークは、多重共面導波管を有する磁束量子ビットの設計を採用してよく、その各々が、ネットワークの他の量子ビットに結合するように使用され得る。したがって、追加の導波管が、1つに結合され得る量子ビットの数を増加するための選択肢をもたらし、接続された量子ネットワークの設計におけるより優れた柔軟性を提供することができる。
【００３０】
共面導波管の磁束量子ビット
図2Aは、共面導波管の磁束量子ビット200の一例の上面図を示す概略図である。量子ビット200は、量子デバイス204に結合された共面導波管202を含む。量子デバイス204は、限定はしないが、超伝導量子干渉デバイス(SQUID)を含み得る。この例では量子デバイス204はDC超伝導量子干渉デバイス(DC-SQUID)であるが、他のSQUIDデバイスも使用され得る。共面導波管202およびDC-SQUID 204は、これらを取り囲む接地面206と電気接触している。導波管202、DC-SQUID 204および接地面206の各々が、誘電体基板上の標準的な薄膜製造プロセスを使用して、超伝導薄膜材料から形成されている。導波管202は、基板上に細長い薄膜として構成されており、薄膜の一端208は接地面206と電気接触しており、薄膜の別の反対端210はDC-SQUID 204と電気接触している。導波管202の細長い面は、対応する間隙205によって接地面206から分離されている。この例では、それぞれの間隙205の幅は、たとえば電磁波の不必要な反射を防止するために、細長い導波管の長さに沿って一定である。導波管の所望のモードプロファイルは、対称な共面導波管(CPW)モードであり、中央のトレースの両側の2つの接地面は同一の電圧に保たれている。いくつかの実装形態では、導波管202は、(細長い面に沿って測定したとき)約数千マイクロメートルまでの長さと、(長さに対して横断して測定したとき)約数十マイクロメートルまでの幅とを有し得る。導波管202(ならびに接地面206およびDC-SQUIDの一部分)を形成する、堆積されたフィルムの厚さは、たとえば約100〜200nmでよい。
【００３１】
いくつかの実装形態では、導波管202のDC-SQUIDから最も遠い端は、量子ビットを読出しデバイス(図示せず)に対して誘導的に結合するための領域をもたらすようにフック形状を有する。図2Bは、導波管202に対して結合されたDC-SQUID 204の拡大図である。DC-SQUID 204は、各々が非超伝導/絶縁材料の薄膜から形成され得る2つのジョセフソン接合214によって中断された超伝導材料のループ212を含む。たとえば、ジョセフソン接合214は、Al/Al2O3/Alの薄膜の3層から形成され得る。したがって、ジョセフソン接合214は互いに並列に結合され、第1の共通ノードが導波管202と電気接触し、第2の共通ノードが接地面206と電気接触している。ジョセフソン接合214は、ループ212と同一の超伝導材料または異なる超伝導材料から形成され得る接触パッド215を通じてループ212と電気的に接続される。いくつかの実装形態では、接触パッド215がなく、ジョセフソン接合214は、ループ212と直接物理的かつ電気的に接触している。導波管202、DC-SQUID 204、および接地面206の各々は、アルミニウム(1.2ケルビンの超伝導臨界温度)またはニオブ(9.3ケルビンの超伝導臨界温度)など、超伝導臨界温度以下で超伝導特性を示す材料から形成され得る。導波管202、DC-SQUID 204および接地面206が形成される基板はたとえばサファイア、SiO2、またはSiなどの誘電材料を含む。いくつかの実装形態では、サファイアには、誘電損が小さく、したがってデコヒーレンス時間がより長くなるという利点がある。
【００３２】
いくつかの実装形態では、共面導波管の磁束量子ビット200は、永久電流磁束量子ビットと同様のやり方で動作し得る。すなわち、(図4に示される制御デバイスによって)共面導波管に磁束が導入されたとき、共面導波管ループにおいて反対方向に循環する2つの永久電流状態が生成され得る。導波管202は共振器としても働き、これによって、他の量子ビットに対する強くかつ遠隔の結合が達成され得る。図2Cは、量子ビット200を表す回路図216を示す概略図である。回路図216に示されるように、量子ビット200は、DC-SQUID 204によってもたらされた2つのジョセフソン接合214に対して並列に結合されているキャパシタンス218とインダクタンス220の両方に関連するものである。回路図216の接地222は接地面206によってもたらされる。それに比較して、超伝導ループを中断する3つのジョセフソン接合を包含している永久電流磁束量子ビットは、図2Cに示されたものと同一の回路図である。永久電流磁束量子ビットでは、ジョセフソン接合のうちの2つはジョセフソン接合214に等価であり、第3のジョセフソン接合および超伝導ループはキャパシタンス218とインダクタンス220の両方をもたらす。対照的に、量子ビット200などの共面導波管の磁束量子ビットについては、キャパシタンス218およびインダクタンス220は、代わりに導波管202によってもたらされる。
【００３３】
共面導波管の磁束量子ビットの設計は、永久電流磁束量子ビットに対していくつかの利点を有し得る。たとえば、共面導波管の磁束量子ビットは比較的長いデコヒーレンス時間を示し得る。理論に拘束されずに、デコヒーレンス時間の改善は、ある程度、磁束量子ビットを形成するために主として超伝導材料の単一の層を利用している共面導波管の磁束量子ビットによるものと考えられる。基板上に超伝導材料の単一の層を使用することにより、そうでなければ追加材料層によって存在するはずのデコヒーレンスの原因が除去される。同様に、ジョセフソン接合を形成するために通常は使用される誘電材料も、磁束量子ビットのデコヒーレンスの大きな原因であると考えられる。したがって、永久電流磁束量子ビットの第3のジョセフソン接合を共面導波管で置換することにより、デコヒーレンスの追加の原因が解消され、量子ビットに関連したデコヒーレンス時間がかなり増加され得る。
【００３４】
加えて、共面導波管の磁束量子ビットによって、より多くの量子ビットに対する結合が可能になる。一般的な永久電流磁束量子ビットでは、量子コンピュータの内部での結合は、最近傍デバイスを使用して達成され、単一の量子ビットの辺りの領域内で適合し得る量子ビットとの結合に利用可能な量子ビットの数を実質的に制限する。他の量子ビットに対する接続が制限されているために、そのような量子ビット設計に基づく量子プロセッサは、いわゆる埋込問題に苦しむ。これは、キメラグラフの制約を課されたマシン上で計算問題をプログラムする必要があることを意味する。埋込問題の解決は、それだけで計算上困難なタスクであり得、量子アニーラのパワーをさらに制限する。
【００３５】
対照的に、共面導波管の磁束量子ビットとの結合は、量子ビットの導波管部分に対する誘導結合によって達成される。導波管のインダクタンスおよびキャパシタンスは巨視的長さ(数mm)にわたって分布するので、結合することができる量子ビットの数がかなり増加され得、したがって、埋込問題を可能性として回避し得る。その上、永久電流磁束量子ビットは一般的には非常に小さく、メゾスコピックスケールのサイズに関連する(たとえば約数ミクロン以下の限界寸法を有する)ものである。しかしながら、共面導波管の磁束量子ビットの構造ははるかに大きく(たとえば約数ミリメートルに)製作することができ、より高い製造信頼性をもたらす。
【００３６】
量子ビット制御システム
共面導波管の磁束量子ビットの動作中に、量子ビットは、量子ビットの2重井戸のポテンシャルを初期化し、基本状態の重ね合わせを確立し、特に(among other actions)状態間のトンネリングの確率を変化させるためにポテンシャル井戸の間の障壁を変化させる目的で、異なる磁束バイアスに暴露されてよい。そのような磁束バイアスは、量子ビットデバイスに隣接して配置された磁束バイアス駆動デバイスを使用して生成され得る。図3は、磁束量子ビットデバイス用の制御システム300の回路図を示す概略図である。制御システム300に含まれる量子ビットバイアス制御デバイス302は、量子ビット304の動作中に、量子ビット304の共面導波管に対して誘導的に結合される。量子ビットバイアス制御デバイス302は、動作中に、量子ビットの2重井戸ポテンシャルを傾斜させる/乱す働きをする。制御システム300にはSQUIDのバイアス制御デバイス306も含まれ、量子ビット304の動作中に、DC-SQUIDに対して誘導的に結合される。SQUIDのバイアス制御デバイス306は、DC-SQUIDの臨界電流を調整するように働き、結果として、動作中に量子ビットの井戸間の障壁ポテンシャルの大きさを調節する。量子ビット304の動作中には量子ビットバイアス制御デバイス302とSQUIDのバイアス制御デバイス306の両方が使用されるので、いくつかの実装形態では、意図されたものでない磁束の導入を防ぐため、およびデコヒーレンスを低減するために、量子プロセッサにおいて、これら制御デバイスの間および他の量子ビットの間のクロストークを低減するのが望ましい。
【００３７】
図4は、本開示による磁束量子ビットの共面導波管402の端部に結合されている例示の量子ビットバイアス制御デバイス400の上面図を示す概略図である。表示の容易さのために、導波管の一部分のみが示されている。導波管402の他端は磁束量子ビットのDC-SQUID(図示せず)に結合されている。量子ビットバイアス制御デバイス400に含まれる電流駆動ライン404は、分流器406への3つの異なる経路に沿って対称に分岐する。電流駆動ライン404と分流器406の両方が、基板表面上の超伝導薄膜から形成される。たとえば、電流駆動ライン404および分流器406は、導波管およびDC-SQUIDと同一の超伝導材料から形成され得る。電流駆動ライン404に結合されている電流源405から量子ビットバイアス制御デバイス400に対して電流が供給される。電流源405は、磁束量子ビットと同一のチップ/基板上に製作されてよく、またはチップに対して電気的に結合された外部ソースでもよい。駆動ライン404は、分流器406の中央/内側のトレースを形成し、外側の薄膜トレース408まで、3つの異方向407に沿って分岐する。外側の薄膜トレース408は、中央の薄膜トレース404を囲む開ループを形成する。外側の薄膜トレース408は、403において導波管402と電気接触している。薄膜トレース408の外端も接地面フィルム410と電気接触している。駆動ライン404は、分流器406の第1の分岐に到達する前に、両側の非導電間隙412によって外側のトレース408から分離され、したがって接地面410から分離される。
【００３８】
図4に示されるように、分流器406の薄膜分岐407および外側のトレース408は、駆動ライン404の中央の辺りで対称に配置されている。分流器406の対称構造により、量子ビットバイアス制御デバイス400は、導波管402のCPWモードに結合すること、およびスロットラインモードの望ましくない励起を防止することが助長される。一般に、スロットラインモードの励起は、量子ビットおよび量子プロセッサの他の要素に対して望ましくないモードが結合される寄生効果を有し得、したがって、放射損、デコヒーレンスおよびクロストークの原因を表す。
【００３９】
いくつかの実装形態では、接地面を同一の電圧に保つことによって導波管402からの望ましくないスロットラインモードを抑制するのを支援するために、デバイス上にクロスオーバエアブリッジ414が製作され得る。エアブリッジ414は、従来の半導体処理技術およびリソグラフィ処理技術を使用して製作され得る。たとえば、この処理は、一般に、(エアブリッジの高さおよび配置を設定するために)接地面の間隙の上に取外し可能なレジスト膜を形成してパターニングするステップと、レジストの上に超伝導材料(たとえばアルミニウム)を堆積するステップと、堆積された超伝導体をパターニングしてブリッジを形成するステップと、次いで、あらゆる残留レジストを除去するステップとを要することがある。「エアブリッジ」と称されるが、デバイスが超伝導材料に関連した温度で動作するので、ブリッジと基板の間の空間は空気ではなく真空に相当する。加えて、図4には2つのエアブリッジ414しか示されていないが、接地面410にわたって定電圧を保つために、共面導波管402および駆動ライン404をクロスオーバするように追加のエアブリッジが製作され得る。
【００４０】
加えて、量子ビットバイアス制御デバイス400も、隣接量子ビットへの磁界およびSQUIDのバイアス制御デバイスとのクロスカップリングを防止するために、クロストークを低減するように、すなわち各量子ビットの独立した磁束バイアスを可能にするように設計されている。印加される磁束の小さな偏差さえ、量子ビットの補正動作を妨げる2重井戸ポテンシャルの実質的な非対称性をもたらす可能性があるため、正確で安定した磁束バイアスが必要である。結合およびデコヒーレンスを低減するために、量子ビットバイアス制御デバイス400は、比較的大きい実インピーダンスおよび比較的小さい相互インダクタンスを確実に達成するように設計されている。たとえば、量子ビットバイアス制御デバイス400は、約0.1pHと0.2pHの間の相互インダクタンスMをもたらすように設計されてよい。いくつかの実装形態では、量子ビットバイアス制御デバイスは、約1pH以下(たとえば約0.9pH以下、約0.8pH以下、約0.7pH以下、約0.6pH以下、約0.5pH以下、約0.4pH以下、約0.3pH以下、約0.2pH以下、または約0.1pH以下)の相互インダクタンスをもたらすように設計されてよい。量子ビットバイアス制御デバイス400は、インピーダンス変換によって約10MΩ以上の有効な実インピーダンスをもたらすように設計されてよい。設計基準に依拠して、他の範囲も使用され得る。
【００４１】
磁束量子ビットと量子ビットバイアス制御デバイス400との動作中に、電流源405から駆動ライン404に対して電流が供給される。電流が駆動ライン404から分流器406に到達したとき、電流は異なる分岐407に沿って分割される。電流を異なる分岐に沿って分割し、外側の薄膜トレース408を通して戻すと、トレース408および駆動ライン404によって画定された開放領域の内部に磁界が生成される。次いで、磁界から生成された磁束が導波管402内に結合される。したがって、駆動ライン404の内部の電流を変化させると、導波管402のCPWモードに対して送出される磁束を変化させることになる。
【００４２】
図5は、図4に示された量子ビット駆動制御デバイス400および導波管402の等価回路図を示す概略図である。量子ビット駆動制御デバイス400および導波管402はインダクタLnの相互接続されたネットワークとして表されており、n=1...8である。インダクタL1は中央のトレース/駆動ライン404によるインダクタンスに対応し、インダクタL4は共面導波管402によるインダクタンスに対応し、インダクタL3は、駆動と分流器の間の共有トレースのインダクタンスに対応し、インダクタL7は、バイアス分流器407の中央トレースによるインダクタンスに対応し、L2/L8/L5は接地面が寄与するインダクタンスに対応し、インダクタL6は、磁束が導波管402に結合するポイントにおける量子ビット駆動制御デバイス400のインダクタンスに対応する。図5の概略図に示されるように、中央のトレース(電流源401によって表されている)によって供給された電流が、分流器によって異なる誘導性素子に分配され、ループ電流I1、I2、およびI3を生じさせる。したがって、量子ビット駆動制御デバイス400の相互インダクタンスは、次式のように表現され得る。
【００４３】
【数１】
0006728234.tif 000002
【００４４】
一般的には、導波管402が比較的長く、他の多くの量子ビットへの結合が可能であるならば、一般にインダクタンスL4は大きい。共面導波管が量子ビット制御デバイスよりもはるかに長いので、2L4+L5>>L6と想定するのが合理的であり、そこで式(1)は次式に変形され得る。
【００４５】
【数２】
0006728234.tif 000003
【００４６】
したがって、相互インダクタンスMは、分流器406のインダクタンスを変化させることによって精細に調整することができる。インダクタンスを変化させる可能なやり方の1つには、たとえば図6に示されるように量子ビットバイアス制御デバイスの高さ600および/または幅602を変化させることにより、量子ビットバイアス制御デバイス400の面積を変化させるものがある。
【００４７】
図7Aは、図6に示された設計を有する、幅602が20ミクロンと一定の量子ビットバイアス制御デバイスに関して計算された相互インダクタンスMを表すグラフである。グラフに示されるように、分割器の高さを約5μmから約30μmまで増加させると、相互インダクタンスが約0.6pHから約0.1pHほどまで減少する。図7Bは、図6に示された設計を有する、高さ600が10ミクロンと一定の量子ビットバイアス制御デバイスに関して計算された相互インダクタンスMを表すグラフである。グラフに示されるように、分割器の幅を約2μmから約8μmまで増加させると、相互インダクタンスが約0.1pHから約0.3pHまで増加する。
【００４８】
次のTable 1(表1)には、図6に示された設計を有する共面導波管の磁束量子ビットに関して計算された相互結合値と量子ビットのデコヒーレンス寿命とが含まれる。表に示されるように、0.1pHほどの相互結合値については、量子ビットのデコヒーレンス寿命がたとえば100μsまで増加し得る。
【００４９】
【表１】
0006728234.tif 000004
【００５０】
図8は、本開示による共面導波管の磁束量子ビットのDC-SQUID 802に結合されている例示的SQUIDのバイアス制御デバイス800の上面図を示す概略図である。表示の容易さのために、共面導波管803の一部分のみが示されている。導波管803の他端は量子ビットバイアス制御デバイスに結合されてよい。SQUIDのバイアス制御デバイス800は、内側の薄膜ループ804と、内側の薄膜ループ804を少なくとも部分的に囲んでDC-SQUID 802と電気接触している外側の薄膜ループ806とを含む。内側の薄膜ループ804と外側の薄膜ループ806の両方が、基板表面上の超伝導薄膜から形成されている。たとえば、内側の薄膜ループ804および外側の薄膜ループ806は、導波管およびDC-SQUIDと同一の超伝導材料から形成され得る。内側の薄膜ループと外側の薄膜ループの間の領域が外側の間隙領域808に相当し、内側の薄膜ループの内部の領域が内側の間隙領域810に相当する。内側の間隙領域810と外側の間隙領域808は、どちらも真空に相当するものである。内側の薄膜ループ804の一端は駆動ライン812と電気接触している。駆動ライン812は電流源814に結合されている。電流源814は、磁束量子ビットと同一のチップ/基板上に製作されてよく、またはチップに対して電気的に結合された外部ソースであってもよい。内側の薄膜ループ804の反対側の他端は、外側の薄膜ループ806と電気接触している。外側の薄膜ループ806は、DC-SQUID 802のループと電気接触しており、接地面805と電気接触している。
【００５１】
いくつかの実装形態では、SQUIDのバイアス制御デバイス800により、DC-SQUIDループに対する結合を十分強く(たとえば約1〜2pHに)する一方で、そうでなければクロストークおよびデコヒーレンスのソースになり得る共面導波管のCPWモードに対する結合を弱くすることが可能になる。SQUIDのバイアス制御デバイス800のいくつかの態様は、DC-SQUIDに対する十分な結合を達成するように変化される一方で、共面導波管のCPWモードに対する結合を低減することができる。たとえば、第1の可変の態様は、外側の薄膜ループ804と内側の薄膜ループ802の間の外側の間隙領域808の距離である。図8に示されたものなどの直線に囲まれた内側ループと外側ループから形成されたSQUIDのバイアス制御デバイスについては、外側の間隙領域808のサイズは内側の薄膜ループと外側の薄膜ループの間の距離816を変化させることによって調節され得る。距離816を変化させることにより、結合強度が変化され得る。距離が増加すると、結合強度が増加し、最終的には、特定のデバイス設計に依拠する値において飽和する。
【００５２】
第2の可変の態様は内側の間隙領域810のサイズである。内側の間隙領域810を変化させると、SQUIDのバイアス制御デバイス800の2つの異なる特徴を実際に変化させることができる。たとえば、内側の薄膜ループ804が駆動ライン812から水平方向に延在する距離818を変化させることにより、SQUIDのバイアス制御デバイスの、共面導波管802のCPWモードに対する結合強度を変化させることができる。実際、特定の距離818については、CPWモードに対する結合がゼロに低減され得る。加えて、デバイス製造の不完全性に対して、SQUIDのバイアス制御デバイス800の感度を変化させることが可能である。詳細には、内側の薄膜ループ804の上部と下部の間の距離820を調節することにより、CPWモードに対する結合強度を変化させることができ、DC-SQUIDに対する結合は距離816、818の変化に応じて変化する。言い換えれば、意図されたデバイス設計から、製作されるデバイスの構造における比較的重大な変化があったとしても、SQUIDのバイアス制御デバイス800は、DC-SQUIDおよびCPWモードに対する所望の結合が著しく変化しないように設計され得る。
【００５３】
図9Aは、図8に示された設計を有するSQUIDの制御デバイスに関して計算された、共面導波管のCPWモードに対する相互インダクタンス対長さ818を表すグラフである。グラフに示されるように、距離816(グラフのG)と距離820(グラフのH)がどちらも10μmのとき、長さ818が8μmの辺りで相互インダクタンスがゼロに低減され得る。図9Bは、図8に示された設計を有するSQUIDの制御デバイスに関して計算された、DC-SQUIDに対する相互インダクタンス対長さ818を表すグラフである。グラフに示されるように、距離816(グラフのG)と距離820(グラフのH)がどちらも10μmのとき、長さ818が1桁変化しても相互インダクタンスはほとんど一定である。
【００５４】
多重分岐共面導波管の磁束量子ビット
図2を参照しながら上記で説明されたように、共面導波管の磁束量子ビットは、量子プロセッサの内部の他の量子ビットに結合するための単一の細長い導波管を含む。しかしながら、磁束量子ビットの設計は単一の導波管に限定されない。代わりに、磁束量子ビットは、DC-SQUIDに結合される複数の共面導波管を含み得る。多重導波管の磁束量子ビットの設計は、単一導波管の設計と比較して、たとえば、(1)完全接続の設定において、より多数の量子ビットに結合する能力(たとえば、1つではなく2つの導波管を使用すると、完全接続量子プロセッサにおいて結合され得る量子ビットの数を2倍にすることができる)、(2)読出し/測定のラインとバイアスラインが各量子ビットの異なる共面導波管に結合され得、したがってクロストークを低減すること、(3)量子ビット間の相互インダクタンス結合の非対称性を補償して、より多くの量子ビットの相互結合を可能にする能力、を含むいくつかの利点を有する。実際、導波管共振器の対称の機構を有する共面導波管の磁束量子ビットについては、共面導波管の間の相互結合は、特定の実装形態では量子ビット間のさらに強いσxσx結合をもたらし得る。
【００５５】
図10Aは、2つの共面導波管1002aおよび1002bに電気接触しているDC-SQUID 1004を含む例示的な多重共面導波管の磁束量子ビット1000の上面図を示す概略図である。多重導波管の磁束量子ビット1000は、本明細書で図2に関して開示された磁束量子ビットと同じ材料または類似の材料を用いて、実質的に同じやり方で、薄膜処理を使用して、誘電体基板(たとえばサファイア)上に製作されてよい。各導波管1002a、1002bは共通点1006においてDC-SQUID 1004に結合し、各導波管1002a、1002bの反対側の端は接地面1008に接地されている。接地面1008およびDC-SQUID 1004への電気接続を除けば、導波管1002a、1002bは、両側において、一定幅を有する間隙によって薄膜接地面1008から分離されている。各導波管1002a、1002bは、たとえば読出しデバイスに結合するために、使用され得る接地面1008に対する接続の近くに、フック状の、すなわち曲がった領域1010も含む。
【００５６】
図10Bは、図10Aの共面導波管の磁束量子ビットを表す回路図である。単一導波管の磁束量子ビットの概略図である図2Cと比較して、図10Bに示された回路は、DC-SQUIDに結合された追加の共面導波管による追加の並列のキャパシタンスC2とインダクタンスL1を含む。図10Bに表された磁束量子ビットを説明するハミルトニアンの一例は、以下のように導出され得る。最初に、図10Bに示された回路概略図に関する典型的な回路方程式が次のように明記され、
【００５７】
【数３】
0006728234.tif 000005
【００５８】
この式で、I0はジョセフソン接合の臨界電流であり、Φは接合にわたる磁束差であり、Φ0は磁束量子であって、次式のハミルトニアンをもたらし、
【００５９】
【数４】
0006728234.tif 000006
【００６０】
この式で、L=L1L2/(L1+L2)、C=C1+C2であり、Qは電荷であり、
【００６１】
【数５】
0006728234.tif 000007
【００６２】
である。多重導波管の磁束量子ビットを通り抜ける磁束は、外部磁束Φx=Φ0/2で上記の回路にバイアスをかけることによって再定義される。無次元変数
【００６３】
【数６】
0006728234.tif 000008
【００６４】
を導入すると、ハミルトニアンは次式で表現され得、
【００６５】
【数７】
0006728234.tif 000009
【００６６】
ここで、
【００６７】
【数８】
0006728234.tif 000010
【００６８】
であり、eは電子の電荷である。磁束量子ビットの2重井戸ポテンシャルはβ>1において出現する。磁束量子ビット1000はたった2つの共面導波管を伴って示されているが、この設計は追加の共面導波管を含むように容易に拡張され得、したがって、より複雑なアーキテクチャが可能になる。
【００６９】
上記で説明されたように、多重導波管の磁束量子ビットの可能な利点は、個々の量子ビットに対する読出し/測定およびバイアスが異なる共面導波管を使用して実行され、したがってクロストークが低減され得るということである。図11に概略の上面図が示されている例示の多重分岐磁束量子ビット1100は、量子ビットの異なる導波管に沿って読出しとバイアスの動作を分離するものである。磁束量子ビット1100は、本明細書で図2および図10Aに関して開示された磁束量子ビットと同じ材料または類似の材料を使用して、実質的に同じやり方で、薄膜処理を使用して、誘電体基板(たとえばサファイア)上に製作されてよい。磁束量子ビット1100は、図10Aに示された磁束量子ビット1000と同一の構成を有する。磁束量子ビット1100には、第1の共面導波管1102aの端部と電気接触している量子ビットバイアス制御デバイス1110、およびDC-SQUID 1104と電気接触しているSQUIDのバイアス制御デバイス1112も含まれる。
【００７０】
磁束量子ビット1100の第2の共面導波管1102bは、読出しデバイス1114の結合距離の範囲内に配置されている。読出しデバイス1114は、読出し動作中に量子ビット1100の状態を読み取る。量子プロセッサの状況では、デバイス1114などの読出しデバイスは、たとえばビットストリングをもたらすために量子ビットの最終状態を読み出すのに使用される。図11に示される実装形態では、読出しデバイス1114に含まれる細長い薄膜超伝導体(たとえばアルミニウムまたはニオブ)は、誘電体基板上に蛇行パターンで配置され、磁束量子ビット1100の第1の端部から第2の導波管1102bまで誘導的に結合するように構成されている。すなわち、読出しデバイス1114は、導波管1102bに対して直接電気接続するのではなく(接地面1106の比較的弱い電気接続によるのではなく)、使用中に、導波管1102bによって量子ビット1100に対して誘導的に結合され得る。共面導波管と読出しデバイスの間の分離は、たとえば約2ミクロンでよい。読出しデバイス1114の第2の反対端において、読出しデバイスは、基板/チップ上に形成された他の要素、またはルーティング回路(たとえばラッチ要素、シフトレジスタ、もしくはマルチプレクサ回路)などの、基板/チップの外部に形成された他の要素に対してさらに結合され得る。
【００７１】
共面導波管の磁束量子ビットを使用して接続された量子ネットワーク
いくつかの実装形態では、複数の共面導波管の磁束量子ビットが基板表面上に配置されて、相互接続された量子プロセッサネットワークを形成する。そのような量子プロセッサネットワークは、たとえば量子アニーリングおよび/または断熱量子計算を含む量子計算アプリケーションにおいて使用され得る。たとえば、いくつかの実装形態では、量子プロセッサネットワークは、問題のハミルトニアンを用いて初期化され、その基底状態が興味のある問題の解決策を説明する所望のハミルトニアンへと断熱的に進化されてよい。
【００７２】
本開示による磁束量子ビットの設計を採用する種々の異なるネットワーク構成が可能である。たとえば、図12は、完全に相互接続された単一分岐共面導波管の磁束量子ビット1202の例示的ネットワーク1200のネットワーク図を示す概略図である。各磁束量子ビット1202に含まれる単一の対応する共面導波管1204により、量子ビットは、導波管が概略図において交差するポイント1206において、ネットワーク1200のすべての他の量子ビットに対して誘導的に結合され得る。共面導波管は、ポイント1206において互いに物理的に接触するわけではない。むしろ、個別の超伝導薄膜結合器は、導波管間の誘導結合を可能にするように各導波管に対して隣接して製作されている。図12には示されていないが、各磁束量子ビットは、本明細書で説明されたものなど、対応する量子ビットバイアス制御デバイスおよびSQUIDのバイアス制御デバイスも含み得る。各磁束量子ビットは、磁束量子ビット導波管の端部に対して誘導的に結合された量子ビット読出しデバイスも含み得る。図14に示された共面導波管の磁束量子ビットの比較的真直ぐな機構を用いると、量子プロセッサの内部の完全に結合された量子ビットの数をかなり増加することができる。たとえば、図14に示される構成に配置された、32の完全に結合された共面導波管の磁束量子ビットを包含している量子プロセッサは、特定の実装形態では、最近傍結合機構を使用している1000の永久電流磁束量子ビットに頼る量子プロセッサと同一の量子処理能力を有することになる。
【００７３】
いくつかの実装形態では、量子プロセッサにおいて、多重分岐された磁束量子ビットが使用され得る。図13は、相互接続された多分岐共面導波管の磁束量子ビットの例示的ネットワーク1300のネットワーク図を示す概略図である。相互インダクタンス(上部の分岐および下部の分岐)の符号は正または負であり得、その合計が、全体の量子ビット-量子ビット結合の符号を決定する。したがって、図13に示されるように、各磁束量子ビット1302が含む対応する2重分岐の共面導波管1304では、導波管の第1の分岐が、ポイント1306において、ネットワーク1300の他の量子ビット1302のそれぞれの第1の分岐に対して正に結合する。各導波管の第2の分岐は、ポイント1308において、ネットワーク1300の他の量子ビット1302のそれぞれの第2の分岐に対して負に結合する。繰返しになるが、個別の超伝導薄膜結合器は、導波管間の誘導結合を可能にするように各導波管に対して隣接して製作されている。
【００７４】
図14は、相互接続された多分岐共面導波管の磁束量子ビットの別の例示的ネットワーク1400のネットワーク図を示す概略図である。図14に示されるように、相互接続された量子ビットの総数は、量子ビットの第1の完全接続ネットワーク1410を量子ビットの第2の完全接続ネットワーク1420に結合することによって拡張され得る。「完全接続の量子ビットネットワーク」は、各量子ビットが、このネットワークの動作中に、ネットワーク内の他の量子ビットと互いに結合することができるように配置されているネットワークである。ネットワーク1410の各量子ビット1402に含まれる対応する2重分岐の共面導波管では、導波管の第1の分岐1404が、ポイント1406において、ネットワーク1410の他の量子ビット1402のそれぞれの第1の分岐に結合する。同様に、ネットワーク1420の各量子ビット1402に含まれる対応する2重分岐の共面導波管では、導波管の第1の分岐1404が、ポイント1406において、ネットワーク1420の他の量子ビット1402のそれぞれの第1の分岐に結合する。次いで、ネットワーク1410、1420のどちらも、第1のネットワーク1410からの各導波管の第2の分岐1408が、結合ポイント1412において、第2のネットワーク1420からの各導波管の第2の分岐1408に結合するように配置される。繰返しになるが、個別の超伝導薄膜結合器は、導波管間の誘導結合を可能にするように各導波管に対して隣接して製作されている。加えて、各量子ビットは、本明細書で説明されたものなどの、対応する量子ビットバイアス制御デバイスおよびSQUIDのバイアス制御デバイス(図14には示されていない)を含み得る。各磁束量子ビットは、量子ビットの第1の導波管分岐に対して誘導的に結合された対応する読出しデバイス(図示せず)も含み得る。図12〜図14に示された量子プロセッサの一部分には、限られた数の量子ビットしか含まれていないが、量子プロセッサには、適切に製作され、選択された基板表面に配置され得る量子ビットの任意の所望の数が含まれ得る。
【００７５】
図15Aは、共面導波管の磁束量子ビットの相互接続されたネットワークを利用する例示的な量子プロセッサレイアウト1500の上面図を示すコンピュータ支援設計の概略図である。量子プロセッサ1500に含まれる接地面1520は、基板表面の広い面積をカバーし、いくつかの異なる領域に分割され得る。たとえば、プロセッサ1500は、量子ビットバイアス制御デバイスおよびSQUIDのバイアス制御デバイスの配列を包含している制御領域1501を含み得る。プロセッサのレイアウトにおける各共面導波管は、制御領域1501からの対応する量子ビットバイアス制御デバイスおよびSQUIDのバイアス制御デバイスに対して結合するように、隣接して配置されている。図15Bの拡大図に示される単一の共面導波管1506は、量子ビットバイアス制御デバイス1502に対して誘導的に結合され得るように配置されており、DC-SQUID 1504と電気接触している。DC-SQUID 1504は、SQUIDのバイアス制御デバイス1507に対して誘導的に結合され得るように配置されている。導波管1506は、その細長い面の両側において、間隙1521によって接地面1520から分離されている。導波管1506、DC-SQUID 1504、量子ビットバイアス制御デバイス1502およびSQUIDのバイアス制御デバイス1507は、本開示によって設計され、かつ製作され得る。
【００７６】
プロセッサ1500は、読出しデバイス領域1503も含み得る。読出しデバイス領域1503の読出しデバイス1508を含む部分の拡大図が図15Cに示されている。読出しデバイス領域1503に含まれる複数の読出しデバイス1508の各々が、導波管1506に対して誘導的に結合され得るように、対応する共面導波管1506に隣接して配置されている。各読出しデバイス1508は、結果として、読出しライン1510に対して誘導的に結合され得るように配置されている。読出しライン1510は、その細長い面の両側において、小間隙(たとえば約1〜5ミクロン)によって接地面1520から分離されている。
【００７７】
プロセッサ1500は結合領域1505も含み得る。結合領域1505は、各磁束量子ビットの共面導波管が互いに結合するように配置されている領域に相当するものである。結合領域1505の一部分の拡大図が図15Dに示されている。共面導波管の各交差において、超伝導薄膜結合器1512が導波管に隣接して配置されている。超伝導薄膜結合器1512に含まれる超伝導材料のループおいて、ループの第1の部分が第1の導波管に沿って第1の方向1514に延在し、ループの第2の部分が第2の導波管に沿って第2の直交方向1516に延在し、第1の導波管と第2の導波管が交差するところには直角の曲がり部がある。第1の導波管と第2の導波管は交差において電気接触しているわけではない。むしろ、クロスオーバエアブリッジ1516が、交差において第1の導波管が第2の導波管の上を通り越すためのジャンパとして使用され得る。ループ1512は、(たとえば約数ミクロンの)細い間隙1518によって各導波管から分離されている。プロセッサの動作中に、1つの導波管からエネルギーが超伝導薄膜結合器1512に結合し、次いで、結合器1512の近くに配置された第2の導波管に結合される。結合器1512も、より大きい間隙1522によって接地面1520から分離されている。結合器1512は、トレース幅W、ループアーム長さLおよび間隙距離G(すなわちループアームの間の内側の距離)といった3つのパラメータを用いて定義され得る。トレース幅Wは、いくつかの実装形態では約1〜5ミクロンの範囲でよい。ループアーム長さLは、いくつかの実装形態では、ネットワークの量子ビットの数に依拠して、約数百ミクロンでよい。間隙距離Gは、いくつかの実装形態では約数十ミクロンでよい。設計基準に依拠して他の範囲も使用され得る。
【００７８】
本明細書において説明されたデジタルおよび量子の主題ならびにデジタル機能動作および量子動作の実施形態は、デジタル電子回路、適切な量子回路、もしくはより一般的には量子計算システムにおいて、実体的に具現されたデジタルコンピュータもしくは量子コンピュータのソフトウェアもしくはファームウェアにおいて、本明細書おいて開示された構造およびそれらの構造の等価物を含むデジタルコンピュータもしくは量子コンピュータのハードウェアにおいて、またはそれらの1つもしくは複数の組合せにおいて、実施され得る。「量子計算システム」という用語は、限定はしないが、量子コンピュータ、量子情報処理システム、量子暗号システム、または量子シミュレータを含み得るものである。
【００７９】
本明細書で説明されたデジタルおよび量子の主題の実施形態は、1つまたは複数のデジタルコンピュータプログラムまたは量子コンピュータプログラム、すなわちデータ処理装置によって実行するため、またはデータ処理装置の動作を制御するために、有体の非一時的記憶媒体上に符号化されたデジタルコンピュータまたは量子コンピュータのプログラム命令の1つまたは複数のモジュールとして実施され得る。デジタルコンピュータまたは量子コンピュータの記憶媒体は、機械可読の記憶装置、機械可読の記憶基板、ランダムアクセスまたはシリアルアクセスの記憶装置、1つまたは複数の量子ビット、あるいはそれらのうち1つまたは複数の組合せであり得る。その代わりに、またはそれに加えて、プログラム命令は、たとえばデータ処理装置による実行のために、適切な受信器装置へ伝送するように、デジタル情報または量子情報を符号化するために機械生成された電気、光、または電磁気の信号といった、デジタル情報または量子情報を符号化することができる、人為的に生成されて伝搬する信号上で符号化され得る。
【００８０】
量子情報および量子データという用語は、量子システムによって搬送される情報もしくはデータ、量子システムに保持されている情報もしくはデータ、または量子システムに記憶されている情報もしくはデータを指し、最小の自明でないシステムは量子ビットであり、すなわち量子情報の単位を定義するシステムである。「量子ビット」という用語は、対応する状況における2レベルのシステムとして適切に近似され得るすべての量子システムを包含することが理解される。そのような量子システムは、たとえば2つ以上のレベルを有するマルチレベルシステムを含み得る。例として、そのようなシステムは、原子、電子、光子、イオンまたは超伝導量子ビットを含み得る。多くの実装形態では、計算上の基本状態はグラウンドおよび第1の励起状態に関連づけられるが、しかしながら、計算上の状態が、より高いレベルの励起状態に関連づけられる他の設定が可能であることが理解される。「データ処理装置」という用語は、デジタルまたは量子のデータ処理ハードウェアを指し、例としてプログラム可能なデジタルプロセッサ、プログラム可能な量子プロセッサ、デジタルコンピュータ、量子コンピュータ、複数のデジタルおよび量子のプロセッサまたはコンピュータ、ならびにその組合せを含む、デジタルデータまたは量子データを処理するためのすべての種類の装置、デバイス、およびマシンを包含する。装置は、たとえばFPGA(フィールドプログラマブルゲートアレイ)、ASIC(特定用途向け集積回路)、または量子シミュレータ、すなわち特定の量子システムに関する情報をシミュレートするかまたは生成するように設計されている量子データ処理装置といった専用論理回路でもあり得、あるいはこれらをさらに含むことができる。詳細には、量子シミュレータは、汎用の量子計算を実行する能力は有していない専用の量子コンピュータである。装置は、ハードウェアに加えて、デジタルコンピュータまたは量子コンピュータのプログラムのための実行環境を生成するコード、たとえばプロセッサファームウェア、プロトコルスタック、データベース管理システム、オペレーティングシステム、またはそれらのうち1つまたは複数の組合せを構成するコードを任意選択で含み得る。
【００８１】
プログラム、ソフトウェア、ソフトウェアアプリケーション、モジュール、ソフトウェアモジュール、スクリプト、もしくはコードとも称され得る、またはそれらとして記述され得る、デジタルコンピュータプログラムは、コンパイル型言語もしくはインタープリタ型言語、または宣言型言語もしくは手続き型言語を含んでいる任意の形式のプログラム言語で書かれ得て、スタンドアロンプログラムとして、またはモジュール、コンポーネント、サブルーチン、もしくはデジタルコンピュータ環境で使用するのに適切な他のユニットとして含まれる任意の形式で配置され得る。プログラム、ソフトウェア、ソフトウェアアプリケーション、モジュール、ソフトウェアモジュール、スクリプト、もしくはコードとも称され得る、またはそれらとして記述され得る、量子コンピュータプログラムは、コンパイル型言語もしくはインタープリタ型言語、または宣言型言語もしくは手続き型言語を含んでいる任意の形式のプログラム言語で書かれ得て、適切な量子プログラム言語に変換され、あるいは、たとえばQCLまたはQuipperといった量子プログラム言語で書かれ得る。
【００８２】
デジタルコンピュータまたは量子コンピュータのプログラムは、ファイルシステムのファイルに対応してよいが、対応する必要はない。プログラムは、たとえばマークアップ言語のドキュメントで記憶された1つまたは複数のスクリプトといった他のプログラムまたはデータを保持するファイルの一部分、当該プログラムに専用の単一ファイル、あるいは、たとえば1つまたは複数のモジュール、サブプログラム、またはコードの一部分を記憶するファイルといった複数の統合されたファイルに記憶され得る。デジタルコンピュータまたは量子コンピュータのプログラムは、1つのデジタルコンピュータまたは1つの量子コンピュータ上で、あるいは、1つのサイトに配置されている、または複数のサイトにわたって分散し、デジタルまたは量子のデータ通信ネットワークによって相互接続されている、複数のデジタルコンピュータまたは量子コンピュータ上で、実行されるように配置され得る。量子データの通信ネットワークは、たとえば量子ビットといった量子システムを使用して量子データを伝送し得るネットワークであると理解されている。一般に、デジタルデータの通信ネットワークは量子データを伝送することができないが、量子データの通信ネットワークは量子データとデジタルデータの両方を伝送し得る。
【００８３】
本明細書で説明された処理および論理の流れを実行し得る1つまたは複数のプログラム可能なデジタルコンピュータまたは量子コンピュータは、1つまたは複数のデジタルプロセッサまたは量子プロセッサを用いて動作し、必要に応じて1つまたは複数のデジタルコンピュータプログラムまたは量子コンピュータプログラムを実行して入力のデジタルデータおよび量子データに対して動作し、出力を生成することによって機能を実行する。処理および論理の流れも、たとえばFPGAもしくはASICまたは量子シミュレータといった専用論理回路によって、あるいは専用論理回路または量子シミュレータと、1つまたは複数のプログラムされたデジタルコンピュータまたは量子コンピュータとの組合せによって実行され得、装置もこれらの専用論理回路として実施され得る。
【００８４】
1つまたは複数のデジタルコンピュータまたは量子コンピュータのシステムに関して、特定の動作または行為を実行するように「構成されている」ということは、動作において、システムに動作または行為を実行させるソフトウェア、ファームウェア、ハードウェアまたはそれらの組合せがシステムにインストールされていることを意味する。1つまたは複数のデジタルコンピュータまたは量子コンピュータのプログラムに関して、特定の動作または行為を実行するように構成されているということは、1つまたは複数のプログラムに含まれている命令が、デジタルデータ処理装置または量子データ処理装置によって実行されたとき、この装置に動作または行為を実行させることを意味する。量子コンピュータがデジタルコンピュータから受け取り得る命令が、量子計算装置によって実行されたとき、この装置に動作または行為を実行させる。
【００８５】
デジタルコンピュータまたは量子コンピュータのプログラムを実行するのに適切なデジタルコンピュータまたは量子コンピュータは、汎用もしくは専用のデジタルプロセッサもしくは量子プロセッサまたはその両方、あるいは任意の他の種類の中央のデジタル処理ユニットまたは量子処理ユニットに基づくものであり得る。一般に、中央のデジタル処理ユニットまたは量子処理ユニットは、読取り専用メモリ、ランダムアクセスメモリ、もしくは量子データを伝送するのに適切なたとえば光子といった量子システム、またはそれらの組合せから、命令およびデジタルデータまたは量子データを受け取ることになる。
【００８６】
デジタルコンピュータまたは量子コンピュータの必須要素には、命令を実行するかまたは実行するための中央処理装置と、命令およびデジタルデータまたは量子データを記憶するための1つまたは複数の記憶装置とがある。中央処理装置および記憶装置は、専用論理回路または量子シミュレータによって補足されるか、またはこれに組み込まれ得る。一般に、デジタルコンピュータまたは量子コンピュータは、たとえば磁気ディスク、光磁気ディスク、光ディスク、または量子情報を記憶するのに適切な量子システムといった、デジタルデータまたは量子データを記憶するための1つまたは複数の大容量記憶装置も含んでいるか、あるいはデジタルデータもしくは量子データを受け取るため、またはデジタルデータもしくは量子データを転送するため、あるいはその両方のために、大容量記憶装置に対して動作可能に結合されることになる。しかしながら、デジタルコンピュータまたは量子コンピュータには、そのようなデバイスがなくてもよい。
【００８７】
デジタルコンピュータまたは量子コンピュータのプログラム命令と、デジタルデータまたは量子データとを記憶するのに適切な、デジタルまたは量子のコンピュータ可読媒体は、不揮発性のデジタルまたは量子のメモリ、媒体および記憶装置のすべての形式を含み、例として、たとえばEPROM、EEPROM、およびフラッシュメモリ素子といった半導体メモリ素子と、たとえば内部ハードディスク、または取外し可能ディスクといった磁気ディスクと、光磁気ディスクと、CD-ROMディスクおよびDVD-ROMディスクと、たとえばトラップ原子またはトラップ電子といった量子システムとを含む。量子メモリは、たとえば、光が、伝送のため、および重ね合わせまたは量子コヒーレンスなどの量子データの量子特性を記憶しかつ保存するために使用される、光インターフェース(light-matter interfaces)といった、量子データを高忠実度かつ高効率で長い間記憶することができるデバイスであることが理解される。
【００８８】
本明細書で説明された種々のシステムまたはそれらの一部分の制御は、デジタルコンピュータまたは量子コンピュータのプログラム製品で実施され得、このプログラム製品には、1つまたは複数の非一時的な機械可読記憶媒体に記憶され、1つまたは複数のデジタル処理デバイスまたは量子処理デバイス上で実行可能な命令が含まれている。本明細書で説明されたシステムまたはそれらの一部分は、それぞれが、装置、方法、あるいは1つまたは複数のデジタル処理デバイスまたは量子処理デバイスと、本明細書で説明された動作を実行するための実行可能命令を記憶するための記憶装置とを含み得るシステムとして実施され得る。
【００８９】
本明細書は多くの特定の実装形態の詳細を包含しているが、これらは、特許請求され得るものの範囲に対する制限としてではなく、特定の実施形態に固有であり得る特徴の説明として解釈されるべきである。本明細書において個別の実施形態の状況で説明された特定の特徴は、単一の実施形態の組合せでも実施され得る。反対に、単一の実施形態の状況で説明された種々の特徴も、複数の実施形態において別個に実施され得、または任意の適切な副組合せにおいて実施され得る。その上、各特徴は、上記では特定の組合せで作動するものとして説明され、当初はそのように特許請求さえされるかもしれないが、特許請求された組合せからの1つまたは複数の特徴が、場合によっては組合せから削除され得、また、特許請求された組合せが、副組合せまたは副組合せの変形形態に向けられてもよい。
【００９０】
同様に、図面において動作が特定の順番で表されているが、これは、望ましい結果を達成するために、そのような動作が示された特定の順番または順序で実行されること、あるいは図示のすべての動作が実行されること、を必要とするものと理解されるべきではない。特定の環境では、マルチタスクおよび並行処理が有利なことがある。その上、前述の実施形態の種々のシステムモジュールおよびコンポーネントの分離は、すべての実施形態においてそのような分離が必要とされるものと理解されるべきではなく、説明されたプログラムコンポーネントおよびシステムは、単一のソフトウェア製品において全体的に一緒に一体化され得るか、または複数のソフトウェア製品へとパッケージ化され得ることを理解されたい。
【００９１】
主題の特定の実施形態が説明されてきた。他の実施形態は、以下の特許請求の範囲の範囲内にある。たとえば、特許請求の範囲において列挙された行為は、異なる順番で実行されても、望ましい結果を達成することができる。一例として、添付図において表された処理は、望ましい結果を達成するために、示された特定の順序または順番を必ずしも必要とするわけではない。場合によっては、マルチタスクおよび並行処理が有利なことがある。
【符号の説明】
【００９２】
100  永久電流磁束量子ビット
102  超伝導材料のループ
104  ジョセフソン接合
106  ジョセフソン接合
108  ジョセフソン接合
110  ソース
112  井戸
114  井戸
200  共面導波管の磁束量子ビット
202  共面導波管
204  量子デバイス
205  間隙
206  接地面
208  薄膜の一端
210  薄膜の反対端
212  超伝導材料のループ
214  ジョセフソン接合
215  接触パッド
216  回路図
218  キャパシタンス
220  インダクタンス
222  接地
300  制御システム
302  量子ビットバイアス制御デバイス
304  量子ビット
306  SQUIDのバイアス制御デバイス
400  量子ビットバイアス制御デバイス
401  電流源
402  導波管
403  外側の薄膜トレース408が導波管402と電気接触している個所
404  電流駆動ライン
405  電流源
406  分流器
407  バイアス分流器
408  外側の薄膜トレース
410  接地面
412  非導電間隙
414  エアブリッジ
600  高さ
602  幅
800  SQUIDのバイアス制御デバイス
802  DC-SQUID
803  共面導波管
804  内側の薄膜ループ
805  接地面
806  外側の薄膜ループ
808  外側の間隙領域
810  内側の間隙領域
812  駆動ライン
814  電流源
816  内側の薄膜ループと外側のループの間の距離
818  内側の薄膜ループ804が駆動ライン812から水平方向に延在する距離
820  内側の薄膜ループ804の上部と下部の間の距離
1000  多重共面導波管の磁束量子ビット
1002a  共面導波管
1002b  共面導波管
1004  DC-SQUID
1006  共通点
1008  接地面
1010  曲がった領域
1100  多重分岐磁束量子ビット
1102a  第1の共面導波管
1102b  第2の共面導波管
1104  DC-SQUID
1110  量子ビットバイアス制御デバイス
1114  読出しデバイス
1200  ネットワーク
1202  磁束量子ビット
1204  共面導波管
1206  交差するポイント
1300  ネットワーク
1302  磁束量子ビット
1304  共面導波管
1306  ポイント
1308  ポイント
1400  ネットワーク
1402  量子ビット
1404  導波管の第1の分岐
1406  ポイント
1408  導波管の第2の分岐
1410  ネットワーク
1412  結合ポイント
1420  ネットワーク
1500  量子プロセッサ
1501  制御領域
1502  量子ビットバイアス制御デバイス
1503  読出しデバイス領域
1504  DC-SQUID
1505  結合領域
1506  導波管
1507  SQUIDのバイアス制御デバイス
1508  読出しデバイス
1510  読出しライン
1512  超伝導薄膜結合器
1514  第1の方向
1516  第2の直交方向
1518  間隙
1520  接地面
1521  間隙
1522  間隙
【図１Ａ】
0006728234.tif 000011
【図１Ｂ】
0006728234.tif 000012
【図２Ａ】
0006728234.tif 000013
【図２Ｂ】
0006728234.tif 000014
【図２Ｃ】
0006728234.tif 000015
【図３】
0006728234.tif 000016
【図４】
0006728234.tif 000017
【図５】
0006728234.tif 000018
【図６】
0006728234.tif 000019
【図７Ａ】
0006728234.tif 000020
【図７Ｂ】
0006728234.tif 000021
【図８】
0006728234.tif 000022
【図９Ａ】
0006728234.tif 000023
【図９Ｂ】
0006728234.tif 000024
【図１０Ａ】
0006728234.tif 000025
【図１０Ｂ】
0006728234.tif 000026
【図１１】
0006728234.tif 000027
【図１２】
0006728234.tif 000028
【図１３】
0006728234.tif 000029
【図１４】
0006728234.tif 000030
【図１５Ａ】
0006728234.tif 000031
【図１５Ｂ】
0006728234.tif 000032
【図１５Ｃ】
0006728234.tif 000033
【図１５Ｄ】
0006728234.tif 000034