(57)【特許請求の範囲】
【請求項１】
光電変換部と、
前記光電変換部で生じた電荷が入力される入力ノードを有する増幅トランジスタと、
前記入力ノードの容量値を切り替えるスイッチと、を有する画素を複数有する撮像装置であって、
前記スイッチに第１電位が供給されることで、前記入力ノードの容量値が第１容量値となり、
前記スイッチに第２電位が供給されることで、前記入力ノードの容量値が前記第１容量値よりも小さな第２容量値となり、
前記第２電位から前記第１電位になるまでの期間、もしくは前記第１電位から前記第２電位になるまでの期間のうち少なくとも一方の期間の一部で、前記スイッチに供給される電位が前記第１電位と前記第２電位との間の第３電位に保持されることを特徴とする撮像装置。
【請求項２】
前記画素の電荷蓄積期間は、前記光電変換部に蓄積された電荷をリセットすることで開始し、
前記画素の出力期間は、前記電荷蓄積期間において前記入力ノードをリセットすることで開始し、
前記電荷蓄積期間の開始から前記出力期間の開始までの期間に、前記スイッチに供給される電位が前記第３電位から前記第１電位に変化することを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記画素は、前記増幅トランジスタと信号線との電気的な接続状態、非接続状態を切り替える選択トランジスタをさらに有し、
前記画素の電荷蓄積期間は、前記光電変換部に蓄積された電荷をリセットすることで開始し、
前記電荷蓄積期間の開始から、前記選択トランジスタが、前記増幅トランジスタと前記信号線とを接続状態とするまでの期間に、前記スイッチに供給される電位が前記第３電位から、前記第１電位あるいは前記第２電位に変化することを特徴とする請求項１または２に記載の撮像装置。
【請求項４】
前記増幅トランジスタと信号線との電気的な接続状態、非接続状態を切り替える選択トランジスタを有し、
前記出力期間の開始より前に前記選択トランジスタが接続状態になり、
前記選択トランジスタが接続状態となった時から、前記出力期間が開始するまでに、前記スイッチに供給される電位が前記第３電位から前記第１電位に変化することを特徴とする請求項２に記載の撮像装置。
【請求項５】
前記撮像装置はさらに信号線を有し、
前記増幅トランジスタが、前記電荷蓄積期間に前記光電変換部に生じた電荷に基づく信号を前記信号線に出力した後、前記スイッチに供給される電位が前記第１電位から、前記第２電位あるいは前記第１電位から前記第３電位に変化することを特徴とする請求項２〜４のいずれか１項に記載の撮像装置。
【請求項６】
前記画素の電荷蓄積期間は、前記光電変換部に蓄積された電荷をリセットすることで開始し、
前記画素の出力期間は、前記電荷蓄積期間において前記入力ノードをリセットすることで開始し、
前記電荷蓄積期間の開始から前記出力期間の開始までの期間に、前記スイッチに供給される電位が前記第３電位から前記第２電位に変化することを特徴とする請求項１に記載の撮像装置。
【請求項７】
前記増幅トランジスタと信号線との電気的な接続状態、非接続状態を切り替える選択トランジスタを有し、
前記出力期間の開始より前に前記選択トランジスタが接続状態になり、
前記電荷蓄積期間の開始から前記選択トランジスタが接続状態になるまでの期間に、前記スイッチに供給される電位が前記第３電位から前記第２電位に変化することを特徴とする請求項６に記載の撮像装置。
【請求項８】
前記増幅トランジスタと信号線との電気的な接続状態、非接続状態を切り替える選択トランジスタを有し、
前記出力期間の開始より前に前記選択トランジスタが接続状態になり、
前記選択トランジスタが接続状態となった時から、前記出力期間が開始するまでの期間に、前記スイッチに供給される電位が前記第３電位から前記第２電位に変化することを特徴とする請求項６に記載の撮像装置。
【請求項９】
前記出力期間が終了してから、前記スイッチに供給される電位を前記第２電位に維持することを特徴とする請求項６〜８のいずれか１項に記載の撮像装置。
【請求項１０】
前記画素は容量を備え、前記スイッチは前記入力ノードと前記容量との電気的な接続状態と非接続状態とを切り替え、
前記容量は表面型ＭＯＳ容量または、埋め込み型ＭＯＳ容量であることを特徴とする請求項１〜９のいずれか１項に記載の撮像装置。
【請求項１１】
素子分離部によって区画された活性領域を有し、
前記活性領域には、信号電荷を保持し、前記増幅トランジスタの入力ノードの一部を構成する第１半導体領域が配され、
前記活性領域の上には前記スイッチを構成する電極が配され、
平面視で前記第１半導体領域と前記素子分離部とが前記電極を挟んで隣接していることを特徴とする請求項１〜１０のいずれか１項に記載の撮像装置。
【請求項１２】
素子分離部によって区画された活性領域を有し、
前記活性領域には、信号電荷を保持し、前記増幅トランジスタの入力ノードの一部を構成する第１半導体領域と、前記第１半導体領域とは反対導電型の第２半導体領域とが配され、
前記活性領域は、表面が絶縁膜と界面を構成し、
前記活性領域の上には、前記スイッチを構成する電極が配され、
前記第１半導体領域、前記電極、前記第２半導体領域、前記素子分離部が平面視においてこの順に隣接して配されており、
前記第２半導体領域と、前記絶縁膜とが界面を構成していることを特徴とする請求項１〜１０のいずれか１項に記載の撮像装置。
【請求項１３】
前記素子分離部は、絶縁分離部であることを特徴とする請求項１１または１２に記載の撮像装置。
【請求項１４】
前記複数の画素の各々が、
一つのマイクロレンズと、
前記一つのマイクロレンズを透過する光に基づく電荷を生成する複数の光電変換部と有することを特徴とする請求項１〜１３のいずれか１項に記載の撮像装置。
【請求項１５】
前記画素は、前記光電変換部と前記入力ノードとの電気的な接続と非接続とを切り替える転送トランジスタを有し、
前記転送トランジスタによって前記光電変換部と前記入力ノードが接続された状態にある期間よりも、前記スイッチに供給される電位が前記第３電位に保持される期間の方が長いことを特徴とする請求項１〜１４のいずれか１項に記載の撮像装置。
【請求項１６】
光電変換部と、
前記光電変換部で生じた電荷が入力される入力ノードを有する増幅トランジスタと、
前記入力ノードの容量値を切り替えるスイッチと、
前記入力ノードの電位をリセットするリセットトランジスタと、を有する画素を複数有する撮像装置であって、
前記スイッチに第１電位が供給されることで、前記入力ノードの容量値が第１容量値となり、
前記スイッチに第２電位が供給されることで、前記入力ノードの容量値が前記第１容量値よりも小さな第２容量値となり、
前記第２電位から前記第１電位になるまでの単位時間当たりの電位変化量、もしくは前記第１電位から前記第２電位になるまでの単位時間当たりの電位変化量のうち少なくとも一方の単位時間当たりの電位変化量が、前記リセットトランジスタのゲートに供給されるオン電位からオフ電位への単位時間当たりの電位変化量に比べて小さいことを特徴とする撮像装置。
【請求項１７】
光電変換部と、
前記光電変換部で生じた電荷が入力される入力ノードを有する増幅トランジスタと、
前記入力ノードの容量値を切り替えるスイッチと、を有する画素を複数有する撮像装置の駆動方法であって、
前記スイッチに第１電位を供給することで、前記入力ノードの容量値が第１容量値となり、
前記スイッチに第２電位を供給することで、前記入力ノードの容量値が前記第１容量値よりも小さな第２容量値となり、
前記第２電位から前記第１電位になるまでの期間、もしくは前記第１電位から前記第２電位になるまでの期間のうち少なくとも一方の期間の一部で、前記スイッチに供給される電位を前記第１電位と前記第２電位との間の第３電位に保持することを特徴とする撮像装置の駆動方法。
【請求項１８】
前記画素は、前記光電変換部と前記入力ノードとの電気的な接続と非接続とを切り替える転送トランジスタを有し、
前記転送トランジスタによって前記光電変換部と前記入力ノードが接続された状態にある期間よりも、前記スイッチに供給される電位が前記第３電位に保持される期間の方が長いことを特徴とする請求項１７に記載の撮像装置の駆動方法。
【請求項１９】
光電変換部と、
前記光電変換部で生じた電荷が入力される入力ノードを有する増幅トランジスタと、
前記入力ノードの容量値を切り替えるスイッチと、
前記入力ノードの電位をリセットするリセットトランジスタと、を有する画素を複数有する撮像装置の駆動方法であって、
前記スイッチに第１電位が供給されることで、前記入力ノードの容量値が第１容量値となり、
前記スイッチに第２電位が供給されることで、前記入力ノードの容量値が前記第１容量値よりも小さな第２容量値となり、
前記第２電位から前記第１電位になるまでの単位時間当たりの電位変化量、もしくは前記第１電位から前記第２電位になるまでの単位時間当たりの電位変化量のうち少なくとも一方の単位時間当たりの電位変化量が、前記リセットトランジスタのゲートに供給されるオン電位からオフ電位への単位時間当たりの電位変化量に比べて小さいことを特徴とする撮像装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置及び撮像装置の駆動方法に関する。
【背景技術】
【０００２】
従来、画素から出力される信号のダイナミックレンジを拡大するために増幅トランジスタの入力ノード（以下、入力ノード）の容量値を切り替え可能となるように容量を設ける構成が知られている。たとえばスイッチにより容量を入力ノードに接続することで入力ノードの容量値は大きくなり、非接続とすることで容量値を小さくすることができる。容量値を大きくすることで入力ノードで取り扱うことが可能な電荷量を増やすことができる。また容量値を小さくすることで増幅トランジスタのゲインをあげることができる。
【０００３】
特許文献１には、容量の一部を構成する電極が容量値を切り替えるスイッチの役割を有しており、この電極に供給する電位を第１電位から第２電位へ切り替えることで入力ノードへの容量の電気的な接続状態、非接続状態を切り替えている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特表２００７−５３５１９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
増幅トランジスタの入力ノードの容量値を切り替えるスイッチに供給される電位が切り替えられると、入力ノードの一部を構成する半導体領域とスイッチとの間に生じるカップリング容量によって、入力ノードの電位が変化する恐れがある。
【０００６】
入力ノードの電位が変化した後、所望の値に静定するまでの時間は、このカップリング容量の大きさによって決まる。カップリング容量の大きさは、各画素によってばらつきがあるため、複数の画素間で入力ノードの電位が静定するまでの時間にばらつきが生じる恐れがある。そうすると、仮に撮像面に対し一様な光が入射した場合でも、各画素からの信号が異なり正しい画像を得ることができない。
【０００７】
本発明は上記課題に鑑み、増幅トランジスタの入力ノードの容量値を切り替えるためにスイッチに供給される電位が変化しても、正しい画像を得ることを目的とする。
【課題を解決するための手段】
【０００８】
本発明の一例の撮像装置は、光電変換部と、前記光電変換部で生じた電荷が入力される入力ノードを有する増幅トランジスタと、前記入力ノードの容量値を切り替えるスイッチと、を有する画素を複数有する撮像装置であって、前記スイッチに第１電位が供給されることで、前記入力ノードの容量値が第１容量値となり、前記スイッチに第２電位が供給されることで、前記入力ノードの容量値が前記第１容量値よりも小さな第２容量値となり、前記第２電位から前記第１電位になるまでの期間、もしくは前記第１電位から前記第２電位になるまでの期間のうち少なくとも一方の期間の一部で、前記スイッチに供給される電位が前記第１電位と前記第２電位との間の第３電位に保持されることを特徴とする。
本発明の別の一例の撮像装置は、光電変換部と、前記光電変換部で生じた電荷が入力される入力ノードを有する増幅トランジスタと、前記入力ノードの容量値を切り替えるスイッチと、前記入力ノードの電位をリセットするリセットトランジスタと、を有する画素を複数有する撮像装置であって、前記スイッチに第１電位が供給されることで、前記入力ノードの容量値が第１容量値となり、前記スイッチに第２電位が供給されることで、前記入力ノードの容量値が前記第１容量値よりも小さな第２容量値となり、前記第２電位から前記第１電位になるまでの単位時間当たりの電位変化量、もしくは前記第１電位から前記第２電位になるまでの単位時間当たりの電位変化量のうち少なくとも一方の単位時間当たりの電位変化量が、前記リセットトランジスタのゲートに供給されるオン電位からオフ電位への単位時間当たりの電位変化量に比べて小さいことを特徴とする。
本発明の別の一例の撮像装置の駆動方法は、光電変換部と、前記光電変換部で生じた電荷が入力される入力ノードを有する増幅トランジスタと、前記入力ノードの容量値を切り替えるスイッチと、を有する画素を複数有する撮像装置の駆動方法であって、前記スイッチに第１電位を供給することで、前記入力ノードの容量値が第１容量値となり、前記スイッチに第２電位を供給することで、前記入力ノードの容量値が前記第１容量値よりも小さな第２容量値となり、前記第２電位から前記第１電位になるまでの期間、もしくは前記第１電位から前記第２電位になるまでの期間のうち少なくとも一方の期間の一部で、前記スイッチに供給される電位を前記第１電位と前記第２電位との間の第３電位に保持することを特徴とする。
本発明の別の一例の撮像装置の駆動方法は、光電変換部と、前記光電変換部で生じた電荷が入力される入力ノードを有する増幅トランジスタと、前記入力ノードの容量値を切り替えるスイッチと、前記入力ノードの電位をリセットするリセットトランジスタと、を有する画素を複数有する撮像装置の駆動方法であって、前記スイッチに第１電位が供給されることで、前記入力ノードの容量値が第１容量値となり、前記スイッチに第２電位が供給されることで、前記入力ノードの容量値が前記第１容量値よりも小さな第２容量値となり、前記第２電位から前記第１電位になるまでの単位時間当たりの電位変化量、もしくは前記第１電位から前記第２電位になるまでの単位時間当たりの電位変化量のうち少なくとも一方の単位時間当たりの電位変化量が、前記リセットトランジスタのゲートに供給されるオン電位からオフ電位への単位時間当たりの電位変化量に比べて小さいことを特徴とする。
【発明の効果】
【０００９】
本発明によれば、画素の増幅トランジスタの入力ノードの容量値を切り替えるスイッチに供給される電位が切り替わった際に生じる入力ノードの電位変化を抑制することが可能となる。
【図面の簡単な説明】
【００１０】
【図１】撮像装置のブロック図および画素の等価回路図
【図２】平面模式図および断面模式図
【図３】駆動パルス図
【図４】駆動パルス図
【図５】駆動パルス図
【発明を実施するための形態】
【００１１】
本実施形態では信号電荷と同導電型を第１導電型、信号電荷と逆導電型を第２導電型とする。以下の説明では、例として第１導電型の電荷を電子、第２導電型の電荷を正孔とし、各トランジスタをＮＭＯＳトランジスタとするが、これに限らず第１導電型の電荷を正孔、第２導電型の電荷を電子とし、各トランジスタをＰＭＯＳトランジスタとしてもよい。
【００１２】
（実施例１）
本実施例を図１〜３を用いて説明する。各図面において同じ符号が付されている部分は、同じ素子もしくは同じ領域を指す。
【００１３】
図１（ａ）に本実施例の撮像装置のブロック図を示す。撮像装置１０１は、画素部１０２、駆動パルス生成部１０３、垂直走査回路１０４、信号処理部１０５、出力部１０６を有している。
【００１４】
画素部１０２には、複数の画素１００が配されている。複数の画素１００は行列状に配されており、画素１００において変換された電気信号を行ごとに順次出力する。
【００１５】
駆動パルス生成部１０３は駆動パルスを生成し、垂直走査回路１０４は駆動パルス生成部１０３からの制御パルスを受け、各画素に駆動パルスを供給する。信号処理部１０５は、少なくとも、複数の画素列から並列に出力された信号をシリアライズして出力部１０６に伝達する。更に信号処理部１０５は、各画素列に対応し、信号の増幅、ＡＤ変換等を行なう列回路を有していてもよい。
【００１６】
図１（ｂ）に撮像装置１０１の画素部１０２の等価回路図を示す。ここでは例として４つの画素１００が配されている構成を示した。各部材を識別するために添え字Ａ、Ｂを用いて説明する。両者を区別しての説明が必要な場合には添え字を付して説明する。
【００１７】
画素１００は複数の光電変換部（光電変換部２０１Ａ、光電変換部２０１Ｂ）を有する。光電変換部２０１Ａ、２０１Ｂでは入射光量に応じた電荷対を生成し、信号電荷（以下、電子）を蓄積する。光電変換部２０１Ａ，２０１Ｂには、例えばフォトダイオードが用いられる。
【００１８】
転送トランジスタ２０２Ａは光電変換部２０１Ａで生じた電子をフローティングディフュージョン（以下、ＦＤ）２０３へ転送する。転送トランジスタ２０２Ｂは光電変換部２０１Ｂで生じた電子をＦＤ２０３へ転送する。転送トランジスタ２０２Ａ、転送トランジスタ２０２Ｂのゲートにはそれぞれ駆動パルスｐＴＸ１、ｐＴＸ２が供給され、接続状態、非接続状態が切り換えられる。
【００１９】
ＦＤ２０３は、光電変換部２０１Ａ、光電変換部２０１Ｂにより共有される。そしてＦＤ２０３は、各々の転送トランジスタ２０２を介して光電変換部２０１Ａおよび光電変換部２０１Ｂから転送された電子を保持する。
【００２０】
増幅トランジスタ２０５は、そのゲートがＦＤ２０３に電気的に接続されており、ＦＤ２０３に転送された電子に基づく信号を増幅して出力する。より具体的にＦＤ２０３に転送された電子は、その量に応じた電圧に変換され、その電圧に応じた電気信号は増幅トランジスタ２０５を介して画素外へ出力される。増幅トランジスタ２０５のドレインは電源電圧ＶＤＤが供給されている電源配線に接続され、ソースは出力ノードを構成する。増幅トランジスタ２０５は、不図示の電流源とともにソースフォロア回路を構成している。
【００２１】
リセットトランジスタ２０４は、増幅トランジスタ２０５の入力ノードの電圧を所定の電位にリセットする。リセットトランジスタ２０４のゲートには駆動パルスｐＲＥＳが供給され、接続状態、非接続状態が切り換えられる。
【００２２】
選択トランジスタ２０６は、増幅トランジスタ２０５の出力ノードと信号線１０７との電気的な接続を制御する。選択トランジスタ２０６のドレインは、増幅トランジスタ２０５のソースに接続され、選択トランジスタ２０６のソースは信号線１０７に接続されている。選択トランジスタ２０６のゲートには駆動パルスｐＳＥＬが供給され、接続状態、非接続状態が切り換えられる。
【００２３】
信号線１０７は、行列状に配された複数の画素の各画素列の画素１００の増幅トランジスタ２０５の出力ノードと電気的な接続状態、非接続状態が切り換え可能に配されている。
【００２４】
本実施例の構成に代えて、選択トランジスタ２０６を増幅トランジスタ２０５のドレインと、電源電圧ＶＤＤが供給されている電源配線との間に設けてもよい。また、選択トランジスタ２０６を設けなくてもよい。その場合には増幅トランジスタ２０５の出力ノードと信号線１０７を接続し、増幅トランジスタ２０５のドレインもしくは入力ノードの電位を切り替える。これにより、増幅トランジスタ２０５の出力ノードと信号線１０７の電気的な接続状態とを切り替えてもよい。いずれの場合も、選択トランジスタ２０６は、増幅トランジスタ２０５の出力ノードと信号線１０７との電気的な接続状態、非接続状態を制御する。
【００２５】
容量２０８は、接続状態において増幅トランジスタ２０５の入力ノードの一部を構成し、非接続状態において入力ノードから分離される。これにより、増幅トランジスタ２０５の入力ノードの容量値を変更可能にしている。本例においては、容量２０８の接続状態、非接続状態の切り替えはスイッチ２０７によって制御される。したがって、スイッチ２０７に供給される電位によって、増幅トランジスタ２０５の入力ノードの容量値が切り替えられる。
【００２６】
スイッチ２０７には駆動パルスｐＦＤＩＮＣが供給され、接続状態（オン状態）、非接続状態（オフ状態）が切り換えられる。すべてのスイッチ２０７は同時に接続状態、非接続状態が切り換えられてもよい。
【００２７】
容量２０８とスイッチ２０７は一部の構成を兼用してもよい。たとえば、容量２０８は、スイッチ２０７のゲート絶縁膜容量で構成することができる。またスイッチ２０７がＭＯＳトランジスタである場合には、ソースを構成するＮ型半導体領域により構成されるＰＮ接合容量および寄生容量で構成することができる。ただし、容量２０８とスイッチ２０７が兼用されずに独立の部材で構成されていてもよい。
【００２８】
増幅トランジスタ２０５の入力ノードは、少なくとも、ＦＤ２０３、増幅トランジスタ２０５のゲート電極及びこれらを電気的に接続する導電体を含んで構成される。
【００２９】
容量２０８を接続状態とした場合には、ＦＤ２０３の容量値が大きくなるため非接続状態に比して増幅トランジスタ２０５の入力ノードにおける電荷電圧変換効率を下げることが出来る。
【００３０】
したがって、増幅トランジスタ２０５の入力ノードに転送された電子が一定の場合、増幅トランジスタ２０５の入力ノードで電圧に変換された後の電圧振幅の大きさが、容量値を増大させない場合よりも小さくなる。そのため第１入射光量（高照度）の場合に信号線１０７の電圧が飽和することを抑制することができる。
【００３１】
対して、容量２０８を非接続状態とした場合には、ＦＤ２０３の容量値は増大しないため、接続状態に比して増幅トランジスタ２０５の入力ノードにおける電荷電圧変換効率を上げることができる。
【００３２】
したがって、増幅トランジスタ２０５の入力ノードに転送された信号電荷が一定の場合、増幅トランジスタ２０５の入力ノードで電圧に変換された後の電圧振幅の大きさが、容量値を増大した場合よりも大きくなる。そのため、第１入射光量より光量が少ない第２入射光量（低照度時）におけるシグナルノイズ比（Ｓ／Ｎ比）が向上する。
【００３３】
なお、一つの画素１００に複数の光電変換部２０１および複数の転送トランジスタ２０２を配する構成を示したが単数でもよい。
【００３４】
次に図２に本実施例の撮像装置１０１の平面模式図、断面模式図を示す。ここで画素部１０２は例として４行２列の画素１００を有している。
【００３５】
図２（ａ）において、図１（ｂ）の光電変換部２０１Ａ、光電変換部２０１Ｂ、ＦＤ２０３、および転送トランジスタ２０２を構成する半導体領域は第１活性領域３２０に配される。図１（ｂ）のリセットトランジスタ２０４、増幅トランジスタ２０５、選択トランジスタ２０６、容量２０８を構成する半導体領域は第２活性領域３２１に配される。また、スイッチ２０７に含まれる電極は第２活性領域３２１の上に配される。
【００３６】
そして光電変換部２０１Ａと光電変換部２０１Ｂには、一つのマイクロレンズ３２３を透過した光がそれぞれ入射する。なお、複数の光電変換部（光電変換部２０１Ａ、２０１Ｂ）のみが平面視でマイクロレンズ３２３の下部に配された例を示したが、複数の光電変換部に加えて、一つの画素１００の外縁の少なくとも一部がマイクロレンズ３２３の下部に配されていてもよい。
【００３７】
不図示であるが、マイクロレンズ３２３の下部にはそれぞれカラーフィルタが配されている。図２（ａ）において各活性領域を区画する部材として素子分離部３００として絶縁分離部を配した例を用いて説明するが、素子分離部３００としてＰＮ接合分離部を配してもよい。
【００３８】
第１活性領域３２０には、Ｎ型半導体領域３０１Ａ、Ｎ型半導体領域３０１Ｂ、Ｎ型半導体領域３０３が配されている。Ｎ型半導体領域３０１Ａは光電変換部２０１Ａの一部を構成する。Ｎ型半導体領域３０１Ｂは光電変換部２０１Ｂの一部を構成する。Ｎ型半導体領域３０３はＦＤ２０３を構成する。
【００３９】
また、平面視で第１活性領域３２０Ａの上には、転送トランジスタ２０２Ａのゲート電極３０２Ａと転送トランジスタ２０２Ｂのゲート電極３０２Ｂが配されている。そして、Ｎ型半導体領域３０１Ａとゲート電極３０２ＡとＮ型半導体領域３０３が転送トランジスタ２０２Ａを構成する。Ｎ型半導体領域３０１Ｂとゲート電極３０２ＢとＮ型半導体領域３０３とが転送トランジスタ２０２Ｂを構成する。
【００４０】
第２活性領域３２１には、Ｎ型半導体領域３１１、Ｎ型半導体領域３１０、Ｎ型半導体領域３０９、Ｎ型半導体領域３１２が配されている。そして、平面視で第２活性領域３２１の上にはゲート電極３２６、ゲート電極３０５、ゲート電極３０４、電極３０７が配されている。電極３０７の一部は、素子分離部３００の上に配されている。なお、電極３０７は例えばポリシリコンによって形成される。
【００４１】
Ｎ型半導体領域３１１、ゲート電極３２６、Ｎ型半導体領域３１０は選択トランジスタ２０６を構成する。Ｎ型半導体領域３１０、ゲート電極３０５、Ｎ型半導体領域３０９は増幅トランジスタ２０５を構成する。Ｎ型半導体領域３０９、ゲート電極３０４、Ｎ型半導体領域３１２はリセットトランジスタ２０４を構成する。そして、電極３０７はスイッチ２０７に含まれる。
【００４２】
Ｎ型半導体領域３０３とＮ型半導体領域３１２とゲート電極３０５は電気的に接続されており、増幅トランジスタ２０５の入力ノードを構成する。
【００４３】
導電パターン３０６は、スイッチ２０７を構成する電極３０７に電気的に接続され、駆動パルスｐＦＤＩＮＣを供給する駆動配線である。ウエルコンタクト領域３２４は、素子分離部３００に囲まれている。
【００４４】
次に図２（ｂ）を用いて図２（ａ）のＡ−Ｂ線に沿った断面模式図について説明する。図２（ｂ）において、光電変換部２０１ＢはＰ型半導体領域３１３とＮ型半導体領域３０１Ｂとにより構成されるＰＮ接合を有している。
【００４５】
ＦＤ２０３はＮ型半導体領域３０３により構成される。Ｎ型半導体領域３０３はその周辺に配されたＰ型半導体領域３１３と共にＰＮ接合を構成し、このＰＮ接合により構成される容量で、光電変換部２０１から転送された電子を保持する。
【００４６】
Ｐ型半導体領域３１３には、ウエルコンタクト領域３２４に配されたコンタクトプラグ３２５を介しての電圧供給配線３２７が接続され、この電圧供給配線３２７から基準電圧（例えば０Ｖ）が供給される。
【００４７】
Ｎ型半導体領域３１２と素子分離部３００は、電極３０７を挟んで隣接して配されている。Ｎ型半導体領域３１２は、コンタクトプラグ３３１および配線３３４を介してＦＤ２０３に電気的に接続される。また、電極３０７はコンタクトプラグ３２９を介して導電パターン３０６に電気的に接続される。なお素子分離部３００の周囲にはＰ型半導体領域３１３よりも不純物濃度の高いＰ型半導体領域が配されてもよい。
【００４８】
図２（ｂ）の例では、電極３０７の下部の半導体領域には、Ｐ型半導体領域３１３が配される。絶縁膜３３０を介して印加される電界によって、電極３０７の下部の活性領域の表面に配されたＰ型半導体領域３１３が反転して電荷蓄積領域となる表面型ＭＯＳ容量を構成する。なお、電極３０７の下部の活性領域の表面にＮ型半導体領域を配して、埋め込み型のＭＯＳ容量としてもよい。また、電極３０７の下部の活性領域の表面にＰ型半導体領域３１３よりも不純物濃度の低いＰ型半導体領域を配してもよい。
【００４９】
電極３０７に導電パターン３０６を介して印加される駆動パルスｐＦＤＩＮＣによって、Ｐ型半導体領域３１３が反転する状態と反転していない状態を切り替える。これによって、容量２０８の容量値の大きさを切り替えることができる。
【００５０】
なお、本実施例では電極３０７の一部が平面視で素子分離部３００と重なるように配されているが、重ならなくてもよい。また、平面視で電極３０７と素子分離部３００とのあいだにＮ型半導体領域が配されてもよい。Ｎ型半導体領域が配された場合には、Ｎ型半導体領域３１２と当該Ｎ型半導体領域が電極３０７を挟んで隣接して配される。当該Ｎ型半導体領域、電極３０７、Ｎ型半導体領域３１２はトランジスタを構成する。さらに当該Ｎ型半導体領域に電気的に接続するように容量を配してもよい。
【００５１】
ただし本実施例のようにＮ型半導体領域３１２（第１半導体領域）と素子分離部３００は電極３０７を挟んで隣接して配したほうがよい。平面視で電極３０７と素子分離部３００とのあいだにＮ型半導体領域が配された場合に比べて、ＦＤ２０３に容量２０８を接続した状態の信号の出力時に、当該半導体領域とＮ型半導体領域との間にサブスレッショルド電流が流れ、入力ノードの電位が変化することによって生じるノイズを抑制することが可能となる。
【００５２】
なお、平面視で電極３０７と素子分離部３００とのあいだにＰ型半導体領域（第２半導体領域）を配してもよい。この場合には、平面視でＮ型半導体領域３１２、電極３０７、当該Ｐ型半導体領域、素子分離部３００とがこの順に隣接して配される。そして当該Ｐ型半導体領域は絶縁膜３３０と界面を構成する。
【００５３】
次に図３において、複数の画素１００に供給される駆動パルスの一例として画素部１０２に配されたＮ行目の画素行の画素１００およびＮ＋１行目の画素行の画素１００に供給される駆動パルスを示す。図３はＭフレーム目、Ｍ＋１フレーム目における動作を示している。Ｍフレーム目はスイッチ２０７が非接続状態であり、増幅トランジスタの入力ノードの容量値が小さい状態である。Ｍ＋１フレーム目はスイッチ２０７が非接続状態から接続状態へ切り替わり、増幅トランジスタの入力ノードの容量値が大きい状態である。ここでは、本実施例の特徴に直接関係する駆動パルスのみを説明する。
【００５４】
各トランジスタおよびスイッチ２０７はハイレベル（Ｈレベル）の電位の駆動パルスが供給されると接続状態になる。ローレベル（Ｌレベル）の駆動パルスが供給されると非接続状態となる。そしてミドルレベル（Ｍレベル）の電位は、Ｈレベルの電位とＬレベルの電位との間の電位であり、Ｍレベルの電位の期間において駆動パルスが供給されたトランジスタは接続状態となっても非接続状態となってもよい。
【００５５】
第１電位Ｖ１はＨレベルに相当する電位であり、第２電位Ｖ２はＬレベルに相当する電位である。第３電位Ｖ３はＭレベルに相当する電位であり、第１電位Ｖ１と第２電位Ｖ２の間の電位である。
【００５６】
また、電極３０７に供給される電位が各電位に保持された際の容量２０８の容量値の大きさは、第１電位Ｖ１に保持された際の第１容量値、第３電位Ｖ３に保持された際の第３容量値、第２電位Ｖ２に保持された際の第２容量値の順に大きい。
【００５７】
図３に本実施例の駆動パルスの一例を示す。駆動パルスｐＦＤＩＮＣはスイッチ２０７に供給される駆動パルスを示す。
【００５８】
画素の電荷蓄積期間Ｔｓは、光電変換部２０１（光電変換部２０１Ａおよび光電変換部２０１Ｂ）に蓄積された電荷をリセットすることで開始する。そして光電変換部２０１（光電変換部２０１Ａおよび光電変換部２０１Ｂ）に蓄積された電荷をＦＤ２０３に転送することで終了する。
【００５９】
画素の信号の出力期間Ｔｏｐは、電荷蓄積期間であって且つリセットトランジスタ２０４が接続状態から非接続状態となった時に開始する。そして光電変換部２０１（光電変換部２０１Ａおよび光電変換部２０１Ｂ）に蓄積された電荷に基づく信号を信号線１０７に出力することで終了する。
【００６０】
まずＭ＋１フレーム目の動作から説明する。
【００６１】
時刻ｔ０に、駆動パルスｐＲＥＳ（Ｎ）、ｐＴＸ１（Ｎ）、ｐＴＸ２（Ｎ）がＬレベルからＨレベルになり、Ｎ行目の画素１００のＦＤ２０３、光電変換部２０１Ａ、光電変換部２０１Ｂがリセットされる。
【００６２】
時刻ｔ１に、駆動パルスｐＲＥＳ（Ｎ）、ｐＴＸ１（Ｎ）、ｐＴＸ２（Ｎ）がＨレベルからＬレベルになる。これによりＮ行目の画素１００の光電変換部２０１Ａ、光電変換部２０１Ｂのリセットが終了し、Ｎ行目の画素１００の光電変換部２０１Ａ、光電変換部２０１Ｂの電荷蓄積期間が開始する。
【００６３】
時刻ｔ２に、駆動パルスｐＦＤＩＮＣ（Ｎ）が第２電位Ｖ２から第３電位Ｖ３となる。これにより、容量２０８の容量値は、第２容量値から第３容量値となる。時刻ｔ３に、駆動パルスｐＲＥＳ（Ｎ＋１）、ｐＴＸ１（Ｎ＋１）、ｐＴＸ２（Ｎ＋１）がＬレベルからＨレベルになり、Ｎ＋１行目の画素１００のＦＤ２０３、光電変換部２０１Ａ、光電変換部２０１Ｂがリセットされる。
【００６４】
時刻ｔ４に、駆動パルスｐＲＥＳ（Ｎ＋１）、ｐＴＸ１（Ｎ＋１）、ｐＴＸ２（Ｎ＋１）がＨレベルからＬレベルになる。これによりＮ＋１行目の画素１００の光電変換部２０１Ａ、光電変換部２０１Ｂのリセットが終了し、Ｎ＋１行目の画素１００の光電変換部２０１Ａ、光電変換部２０１Ｂの電荷の蓄積が開始する。
【００６５】
時刻ｔ５において、駆動パルスｐＳＥＬ（Ｎ）がＬレベルからＨレベルになり、行が選択される。これにより増幅トランジスタ２０５の出力ノードと信号線１０７は電気的に接続した状態となる。また、駆動パルスｐＲＥＳ（Ｎ）がＬレベルからＨレベルとなる。さらに、駆動パルスｐＦＤＩＮＣ（Ｎ）が第３電位Ｖ３から第１電位Ｖ１となる。これにより容量２０８の容量値は第３容量値から第１容量値となる。
【００６６】
時刻ｔ６において、駆動パルスｐＲＥＳ（Ｎ）がＨレベルからＬレベルとなり、ＦＤ２０３のリセットが完了する。時刻ｔ６において画素の出力期間が開始する。
【００６７】
時刻ｔ７において、駆動パルスｐＴＸ１がＬレベルからＨレベルになり、時刻ｔ８においてＨレベルからＬレベルとなる。この動作により、期間ｔ１−ｔ８において光電変換部２０１Ａで生じた電荷がＦＤ２０３に転送される。
【００６８】
時刻ｔ９において、駆動パルスｐＴＸ１，ｐＴＸ２が、ＬレベルからＨレベルになり、時刻ｔ１０においてＨレベルからＬレベルとなることで光電変換部２０１Ａおよび光電変換部２０１Ｂの電荷蓄積期間が終了する。
【００６９】
この動作により期間ｔ１−ｔ１０において光電変換部２０１Ａと光電変換部２０１Ｂで生じた電荷がＦＤ２０３に保持される。
【００７０】
そして時刻ｔ１１において、駆動パルスｐＲＥＳ（Ｎ）がＬレベルからＨレベルとなり、画素の出力期間Ｔｏｐが終了する。時刻ｔ１２において、駆動パルスｐＲＥＳ（Ｎ）がＨレベルからＬレベルとなり、ＦＤ２０３および容量２０８のリセットが完了する。駆動パルスｐＳＥＬ（Ｎ）がＨレベルからＬレベルになり、Ｎ行の選択が終了する。駆動パルスｐＦＤＩＮＣ（Ｎ）が第１電位Ｖ１レベルから第３電位Ｖ３となる。これにより容量２０８の容量値は、第１容量値から第３容量値となる。
【００７１】
さらに駆動パルスｐＳＥＬ（Ｎ＋１）および駆動パルスｐＲＥＳ（Ｎ＋１）がＬレベルからＨレベルになり、Ｎ＋１行の選択が開始する。Ｎ＋１行の画素の第１出力期間が開始する。Ｎ＋１行目の駆動方法はＮ行の行選択期間における駆動と同一である。
【００７２】
Ｍフレーム目の動作は、Ｍ＋１フレーム目の動作に比して、スイッチ２０７が非接続状態を維持している点が異なるのみである。
【００７３】
図３の期間ｔ１０−ｔ１１において、信号線１０７の電位を、容量２０８が増幅トランジスタ２０５の入力ノードに電気的に接続された状態における画素１００の信号として出力する。この時に出力される信号は撮像用信号となる。なお、期間Ｔ１１−Ｔ１２において駆動パルスｐＲＥＳ（Ｎ）をＨレベルとしたがＬレベルのままでもよい。その場合には、当該信号の出力が終了した時に出力期間Ｔｏｐが終了する。
【００７４】
更に必要に応じて、期間ｔ６−ｔ７における信号線１０７の電位を信号として用いることで、画素１００のノイズ信号を得ることが可能となる。このノイズ信号と前述の撮像用信号との差分を取ることでノイズを低減することが可能となる。
【００７５】
また、期間ｔ８−ｔ９において、信号線１０７の電位を容量２０８が増幅トランジスタ２０５の入力ノードに電気的に接続された状態における光電変換部２０１Ａで生じた電荷に基づく信号と、期間ｔ１０−ｔ１１に出力した信号との差分処理を行う。これにより、光電変換部２０１Ｂの電荷に基づく信号を得ることができる。この時に得た、光電変換部２０１Ａで生じた電荷に基づく信号と、光電変換部２０１Ｂの電荷に基づく信号とを撮像用以外の信号（例えば焦点検出用）として用いることができる。
【００７６】
なお、撮像用以外の信号を得る必要がない場合には、時刻ｔ７において駆動パルスｐＴＸ１をＬレベルからＨレベルとしなくてよい。
【００７７】
期間ｔ０−ｔ５においてｐＲＥＳ（Ｎ）およびｐＳＥＬ（Ｎ）は、必ずしもＬレベルを保持しなくてもよい。また、期間ｔ５−ｔ１２では、駆動パルスｐＳＥＬをＨレベルに保持したが、増幅トランジスタ２０５の入力ノードおよび容量２０８に保持した信号を図１（ａ）で示した信号処理部１０５に出力する期間だけＨレベルとしてもよい。これらは他の画素行および他の実施例においても同様である。
【００７８】
時刻ｔ２において駆動パルスｐＦＤＩＮＣ（Ｎ）が第２電位Ｖ２から第３電位Ｖ３となるが、時刻ｔ１より前の時刻に第３電位Ｖ３となってもよい。電極３０７に供給される電位が第２電位Ｖ２から第１電位Ｖ１になる過程で第３電位Ｖ３に保持されればよい。
【００７９】
また、駆動パルスｐＦＤＩＮＣ（Ｎ）が第３電位Ｖ３から第１電位Ｖ１となる時刻を時刻ｔ５としたが、電荷蓄積期間の開始から出力期間の開始まで（期間ｔ１−ｔ６）に第３電位Ｖ３から第１電位Ｖ１となればよい。
【００８０】
本実施例の構成によれば、一度に変化する電位の量が小さくなるため、入力ノードの電位の一時的な変化量が小さくなる。そのため複数の画素間で、入力ノードの電位が静定するまでの時間のばらつきが小さくなる。
【００８１】
さらに、本実施例のように画素の出力期間の開始の直前にリセットトランジスタを接続状態にすることで、各画素の入力電位が静定した時の電位をリセット電位に揃えることができる。これによりさらに画素ごとの入力ノードの電位のばらつきを抑制し、ノイズを低減することが可能となる。
【００８２】
なお、電荷蓄積期間において駆動パルスｐＦＤＩＮＣ（Ｎ）に供給される電位はなるべく低い電位となる方がよい。具体的には例えば第３電位Ｖ３から第１電位Ｖ１になるタイミングを選択トランジスタが接続状態となる時刻ｔ５より前に行うよりも時刻ｔ５に行う方がよい。これにより、次の各画素行の画素１００の電荷蓄積期間中に電極３０７とＰ型半導体領域３１３もしくは素子分離部３００の周辺に配されたＰ型半導体領域との間に生じる電界を抑制することができる。そしてホットキャリアを起因とするノイズを抑制することが可能となる。これらは以下の実施例においても同様である。
【００８３】
また本実施例においては第３電位Ｖ３に保持する構成としたが、第２電位Ｖ２から第１電位Ｖ１へ変化する際の単位時間当たりの電位変化量を小さくしても同様の効果を得ることができる。たとえば、リセットトランジスタのオン電位（接続状態とする電位）からオフ電位（非接続状態とする電位）、もしくはオフ電位からオン電位への単位時間当たりの変化量よりも、スイッチ２０７の第２電位Ｖ２から第１電位Ｖ１への単位時間あたりの変化量を小さくしてもよい。このような駆動パルスは、走査回路のバッファ回路に電流源を用いることで実現することができる。
【００８４】
Ｍフレーム目の時刻ｔ１３からＭ＋１フレーム目のｔ０までの期間は、ｐＦＤＩＮＣ（Ｎ）は第２電位Ｖ２に保持するのがよい。不要な入力ノードの電位変化を抑制することができるためである。
【００８５】
（実施例２）
図４を用いて、本実施例の撮像装置１０１の駆動パルスを説明する。本実施例において図１と図２の構成については実施例１と同様である。さらに駆動パルスｐＳＥＬ，ｐＲＥＳ、ｐＴＸ１、ｐＴＸ２については図３と同様の駆動であるため説明を省略する。
【００８６】
本実施例と実施例１との違いを説明する。実施例１ではＦＤ２０３に容量２０８を非接続状態から接続状態とする際に、駆動パルスｐＦＤＩＮＣの電位を第３電位Ｖ３に保持していた。実施例２ではＦＤ２０３に容量２０８を接続状態から非接続状態とする際に、駆動パルスｐＦＤＩＮＣの電位を第３電位Ｖ３に保持している。
【００８７】
まずＭ＋１フレーム目の動作から説明する。
【００８８】
時刻ｔ２に駆動パルスｐＦＤＩＮＣは第１電位Ｖ１から第３電位Ｖ３となる。時刻Ｔ５において、第３電位Ｖ３が第２電位Ｖ２になる。時刻Ｔ１２において、第２電位Ｖ２が第３電位Ｖ３となる。
【００８９】
本実施例の構成によれば、増幅トランジスタ２０５の入力ノードに容量を接続状態から非接続状態とする場合において、電極３０７に供給する電位を第１電位Ｖ１から第２電位Ｖ２に切り替える時に第３電位Ｖ３に保持している。
【００９０】
時刻ｔ２において駆動パルスｐＦＤＩＮＣ（Ｎ）が第１電位Ｖ１から第３電位Ｖ３となるが、時刻ｔ１より前の時刻に第３電位Ｖ３となってもよい。第１電位Ｖ１から第２電位Ｖ２になるまでに第３電位Ｖ３に保持していればよい。また、駆動パルスｐＦＤＩＮＣ（Ｎ）が第３電位Ｖ３から第２電位Ｖ２となる時刻を時刻ｔ５としたが、電荷蓄積期間の開始から出力期間の開始まで（期間ｔ１−ｔ６）に第３電位Ｖ３から第２電位Ｖ２となればよい。また時刻ｔ１２以降に駆動パルスｐＦＤＩＮＣを第２電位Ｖ２のままにしてもよいし、第２電位Ｖ２から第３電位Ｖ３にしてもよい。
【００９１】
Ｍフレーム目の動作は、Ｍ＋１フレーム目の動作に比して、スイッチ２０７が接続状態を維持している点が異なる。ただし、Ｍフレーム目の期間ｔ０−ｔ１２において、駆動パルスｐＦＤＩＮＣは第１電位Ｖ１としたが、少なくとも時刻ｔ５以降において第１電位Ｖ１であればよい。期間ｔ１−ｔ５においては第１電位Ｖ１よりも第２電位Ｖ２としたほうがよい。電荷蓄積期間中に電極３０７とＰ型半導体領域３１３もしくは素子分離部３００の周辺に配されたＰ型半導体領域との間に生じる電界を抑制することができる。そしてホットキャリアを起因とするノイズを抑制することが可能となる。
【００９２】
本実施例によれば、電極３０７に供給する電位を第１電位Ｖ１から第２電位Ｖ２に切り替える場合に比べて、電極３０７とＮ型半導体領域３１２との間の電位差が小さくなり、入力ノードの電位の一時的な変化量が小さくなる。このような構成においても実施例１と同様の効果を得ることが可能である。
【００９３】
なお本実施例においても、第１電位Ｖ１から第２電位Ｖ２へ変化する際の単位時間当たりの電位変化量を小さくしても同様の効果を得ることができる。
【００９４】
（実施例３）
図５を用いて、本実施例の撮像装置１０１の駆動パルスを説明する。本実施例において図１と図２の構成については実施例１と同様である。さらに駆動パルスｐＳＥＬ、ｐＲＥＳ、ｐＴＸ１、ｐＴＸ２については図３と同様の駆動であるため説明を省略する。
【００９５】
本実施例は、駆動パルスｐＦＤＩＮＣを接続状態から非接続状態とする際及び非接続状態から接続状態へする際に第３電位Ｖ３に保持する点で実施例１および実施例２と異なる。
【００９６】
まずＭフレーム目について説明する。時刻ｔ２に駆動パルスｐＦＤＩＮＣ（Ｎ）は、第１電位Ｖ１から第３電位Ｖ３となる。時刻ｔ５に駆動パルスｐＦＤＩＮＣ（Ｎ）は、第３電位Ｖ３から第２電位Ｖ２となる。
【００９７】
ここでは、増幅トランジスタ２０５の入力ノードに容量２０８を接続状態から非接続状態とする場合において、電極３０７に供給する電位を第１電位Ｖ１から第２電位Ｖ２に切り替える時に第３電位Ｖ３に保持している。
【００９８】
時刻ｔ２において駆動パルスｐＦＤＩＮＣ（Ｎ）が第１電位Ｖ１から第３電位Ｖ３となるが、時刻ｔ１より前の時刻に第３電位Ｖ３となってもよい。第１電位Ｖ１から第２電位Ｖ２になるまでに第３電位Ｖ３に保持していればよい。また、駆動パルスｐＦＤＩＮＣ（Ｎ）が第３電位Ｖ３から第２電位Ｖ２となる時刻を時刻ｔ５としたが、電荷蓄積期間の開始から出力期間の開始まで（期間ｔ１−ｔ６）に第３電位Ｖ３から第２電位Ｖ２となればよい。また時刻ｔ１２以降も駆動パルスｐＦＤＩＮＣは第２電位Ｖ２のままとなる。
【００９９】
次にＭ＋１フレーム目について説明する。時刻ｔ２に、駆動パルスｐＦＤＩＮＣ（Ｎ）は、第２電位Ｖ２から第３電位Ｖ３となる。時刻ｔ５において、駆動パルスｐＦＤＩＮＣ（Ｎ）は、第３電位Ｖ３から第１電位Ｖ１となる。
【０１００】
ここでは、増幅トランジスタ２０５の入力ノードに容量を非接続状態から接続状態とする場合において、電極３０７に供給する電位を第２電位Ｖ２から第１電位Ｖ１に切り替える時に第３電位に保持している。
【０１０１】
時刻ｔ２において駆動パルスｐＦＤＩＮＣ（Ｎ）が第２電位Ｖ２から第３電位Ｖ３となるが、時刻ｔ１より前の時刻に第３電位Ｖ３となってもよい。第２電位Ｖ２から第１電位Ｖ１になるまでに第３電位Ｖ３に保持していればよい。また、駆動パルスｐＦＤＩＮＣ（Ｎ）が第３電位Ｖ３から第１電位Ｖ１となる時刻を時刻ｔ５としたが、電荷蓄積期間の開始から出力期間の開始まで（期間ｔ１−ｔ６）に第３電位Ｖ３から第１電位Ｖ１となればよい。
【０１０２】
なお時刻ｔ１２以降において、駆動パルスｐＦＤＩＮＣ（Ｎ）は、第１電位Ｖ１から第３電位Ｖ３もしくは第２電位Ｖ２となってもよい。
【０１０３】
本実施例によれば、あるフレームで電極３０７に供給する電位を第１電位Ｖ１から第２電位Ｖ２に切り替えた後に、連続するフレームにおいて第２電位Ｖ２から第１電位Ｖ１に切り替える場合に、どちらのフレームにおいても入力ノードの電位の一時的な変化量が小さくなる。このような構成においても実施例１と同様の効果を得ることが可能である。
【０１０４】
なお本実施例においても、第２電位Ｖ２から第１電位Ｖ１へ変化する際の単位時間当たりの電位変化量を小さくしても同様の効果を得ることができる。また、第１電位Ｖ１から第２電位Ｖ２へ変化する際の単位時間当たりの電位変化量を小さくしても同様の効果を得ることができる。
【符号の説明】
【０１０５】
１００  画素
１０７  信号線
２０１  光電変換部
２０３  フローティングディフュージョン
２０５  増幅トランジスタ
２０８  容量
２１０  バッファ
３０７  電極
【図１】
0006719958.tif 000002
【図２】
0006719958.tif 000003
【図３】
0006719958.tif 000004
【図４】
0006719958.tif 000005
【図５】
0006719958.tif 000006