(57)【特許請求の範囲】
【請求項１】
ナノワイヤの形成方法であって、
基板の基板面上方に延伸するフィン構造を提供するステップであって、前記フィン構造は少なくとも３層からなり、前記フィン構造は、少なくとも１つのシリコン層と少なくとも２つのシリコン−ゲルマニウム合金（ＳｉＧｅ）層を備え、前記少なくとも１つのシリコン層と前記少なくとも２つのＳｉＧｅ層は前記フィン構造の側壁を画定する、フィン構造を提供するステップと、
前記フィン構造を酸素雰囲気でアニールするステップであって、シリコンナノワイヤ集合体が形成され、前記シリコンナノワイヤ集合体は、
前記少なくとも１つのシリコン層から形成されるシリコンナノワイヤと、
前記シリコンナノワイヤを囲むＳｉＧｅマトリックスと、
前記ＳｉＧｅマトリックス上に配設されたシリコンオ酸化物と、
を備える、前記フィン構造をアニールするステップと、
を含む、方法。
【請求項２】
前記アニールは、前記フィン構造を酸素雰囲気で８００℃から１０００℃の間の温度でアニールすることを含む、請求項１に記載の方法。
【請求項３】
前記アニールは、前記フィン構造を５分から６０分の間アニールすることを含む、請求項１に記載の方法。
【請求項４】
前記少なくとも２つのＳｉＧｅ層は３０％以下の第１のゲルマニウム濃度を有し、かつ前記ＳｉＧｅマトリックスは、３０％超の第２のゲルマニウム濃度を有する、請求項１に記載の方法。
【請求項５】
前記第２のゲルマニウム濃度は５０％超である、請求項４に記載の方法。
【請求項６】
シリコン酸化物層を除去するステップと、前記ＳｉＧｅマトリックスを選択除去するステップとをさらに含み、露出された外表面を有する少なくとも１つの自立シリコンナノワイヤが形成される、請求項５に記載の方法。
【請求項７】
シリコン酸化物層を除去するステップと、前記ＳｉＧｅマトリックスを選択除去するステップとをさらに含み、露出された外表面を有する少なくとも１つの自立シリコンナノワイヤが形成される、請求項１に記載の方法。
【請求項８】
前記フィン構造は少なくとも３つのＳｉＧｅ層と少なくとも２つのシリコン層を備え、
前記シリコンナノワイヤ集合体は少なくとも２つのシリコンナノワイヤを備える、請求項１に記載の方法。
【請求項９】
前記少なくとも１つの自立シリコンナノワイヤは、前記基板上に形成されたソース／ドレイン領域に接続され、前記方法は前記露出された外表面の周りにゲートを形成するステップをさらに含み、前記ゲートは前記少なくとも１つの自立シリコンナノワイヤをカプセル化する、請求項７に記載の方法。
【請求項１０】
前記少なくとも１つの自立シリコンナノワイヤは無欠陥である、請求項１に記載の方法。
【請求項１１】
前記フィン構造は、基板面に平行に延伸するフィン軸を備え、
前記フィン構造は６０ｎｍ以下のフィン幅を備え、
前記シリコンナノワイヤは、前記フィン軸に直交する第１の方向に５０ｎｍ未満だけ延伸する第１の寸法と、前記第１の方向及び前記フィン軸に直交する第２の方向に５０ｎｍ未満だけ延伸する第２の寸法とを有する、請求項１に記載の方法。
【請求項１２】
基板と、
前記基板上に配設され、フィン軸を有するフィン構造であって、
前記フィン軸に沿って延伸する長軸を有し、単結晶のシリコンからなる少なくとも１つのシリコンナノワイヤと、
前記少なくとも１つのシリコンナノワイヤを囲み、単結晶のシリコン−ゲルマニウム合金（ＳｉＧｅ）からなるマトリックス材料と、
を含むフィン構造と、
を備えるナノ構造であって、
前記少なくとも１つのシリコンナノワイヤは、前記フィン軸に直交する第１の方向に５０ｎｍ未満だけ延伸する第１の寸法と、前記第１の方向及び前記フィン軸に直交する第２の方向に５０ｎｍ未満だけ延伸する第２の寸法とを有し、
前記フィン構造はＳｉＧｅ材料からなる外表面を有し、
前記少なくとも１つのシリコンナノワイヤは前記フィン構造の外表面上には延伸しない、ナノ構造。
【請求項１３】
前記少なくとも１つのシリコンナノワイヤと前記シリコン−ゲルマニウム合金（ＳｉＧｅ）は、単一の単結晶構造を備える、請求項１２に記載のナノ構造。
【請求項１４】
前記シリコン−ゲルマニウム合金（ＳｉＧｅ）は、５０％超のゲルマニウム濃度を有する、請求項１３に記載のナノ構造。
【請求項１５】
前記シリコン−ゲルマニウム合金（ＳｉＧｅ）は、歪入りのシリコンナノワイヤである、請求項１２に記載のナノ構造。
【請求項１６】
前記少なくとも１つのシリコンナノワイヤは、複数のシリコンナノワイヤを備え、前記マトリックス材料は前記複数のシリコンナノワイヤを囲む、請求項１２に記載のナノ構造。
【請求項１７】
前記フィン軸は基板面に平行に延伸し、
前記少なくとも１つのシリコンナノワイヤは、前記フィン軸に直交する第１の方向に２０ｎｍ未満だけ延伸する第１の寸法と、前記第１の方向及び前記フィン軸に直交する第２の方向に２０ｎｍ未満だけ延伸する第２の寸法とを有する、請求項１２に記載のナノ構造。
【請求項１８】
前記少なくとも１つのシリコンナノワイヤは無欠陥である、請求項１２に記載のナノ構造。
【請求項１９】
カプセル化されたナノワイヤの形成方法であって、
基板の基板面上方に延伸する多層構造を形成するステップであって、前記多層構造は少なくとも３層からなり、前記多層構造は少なくとも１つのシリコン層と少なくとも２つのシリコン−ゲルマニウム合金（ＳｉＧｅ）層を備え、前記少なくとも１つのシリコン層と前記少なくとも２つのＳｉＧｅ層は前記多層構造の複数の側部を画定する、多層構造を形成するステップと、
前記多層構造を酸素雰囲気でアニールするステップであって、シリコンナノアイランド集合体が形成され、前記シリコンナノアイランド集合体が、
上面と複数の側部を有する外表面と、
前記少なくとも１つのシリコン層で形成され、かつ前記シリコンナノアイランド集合体の内部に配設されたシリコンナノアイランドと、
前記シリコンナノアイランドを囲むＳｉＧｅマトリックスと、
前記外表面がシリコン酸化物を備える、前記ＳｉＧｅマトリックス上に配設されたシリコン酸化物層と、
を備える、アニールステップと、
を含む方法。
【請求項２０】
前記少なくとも２つのＳｉＧｅ層は、第１のゲルマニウム濃度を備え、前記ＳｉＧｅマトリックスは第１のＧｅ濃度よりも高い、第２のＧｅ濃度を備える、請求項１９に記載の方法。
【請求項２１】
基板と、
ナノ構造と、
を備えた装置であって、
前記ナノ構造は、前記基板上に配設されたフィン構造を備え、
前記フィン構造は、
フィン軸と、
前記フィン軸に沿って延伸する長軸を有し、単結晶シリコンを備えた少なくとも１つのナノワイヤと、
前記 ナノワイヤを囲み、単結晶シリコン−ゲルマニウム合金（ＳｉＧｅ）を備えたマトリックス材料と、
を備え、
前記少なくとも１つのシリコンナノワイヤは、前記フィン軸に直交する第１の方向に沿って５０ｎｍ未満延伸する第１の寸法と、前記第１の方向及び前記フィン軸に直交する第２の方向に沿って５０ｎｍ未満延伸する第２の寸法とを有し、
前記フィン構造はＳｉＧｅ材料からなる外表面を有し、
前記少なくとも１つのシリコンナノワイヤは前記フィン構造の外表面上には延伸せず、
前記少なくとも１つのシリコンナノワイヤとシリコン−ゲルマニウム合金（ＳｉＧｅ）とは、単一の単結晶構造である、
装置。
【請求項２２】
前記シリコン−ゲルマニウム合金（ＳｉＧｅ）は、５０％より大きいゲルマニウム濃度を有する、請求項２１に記載の装置。
【請求項２３】
前記少なくとも１つのシリコンナノワイヤは、歪入りのシリコンナノワイヤである、請求項２１に記載の装置。
【請求項２４】
前記フィン軸は、前記基板の平面に平行に延伸し、
前記少なくとも１つのシリコンナノワイヤは、前記フィン軸に直交する第１の方向に沿って２０ｎｍ未満延伸する第１の寸法と、前記第１の方向及び前記フィン軸に直交する第２の方向に沿って２０ｎｍ未満延伸する第２の寸法とを有する、
請求項２１に記載の装置。
【請求項２５】
基板上に配設されたフィン構造を備えるナノ構造であって、
（ａ）前記フィン構造に電気を流し、単結晶シリコンを備える少なくとも１つのシリコンナノワイヤと、
（ｂ）前記シリコンナノワイヤを囲み、単結晶シリコン−ゲルマニウム合金（ＳｉＧｅ）を備えるマトリックス材料と、
を備え、
前記 フィン構造は、前記フィン構造での電流方向を規定する第１の方向に細長く伸びかつ寸法が５０ｎｍ以下の断面を有し、
前記少なくとも１つのシリコンナノワイヤは前記フィン構造の外表面上には延伸せず、
前記少なくとも１つのシリコンナノワイヤとシリコン−ゲルマニウム合金（ＳｉＧｅ）とは、単一の単結晶構造である、
ナノ構造。
【請求項２６】
前記シリコン−ゲルマニウム合金（ＳｉＧｅ）は、５０％より大きいゲルマニウム濃度を有する、請求項２５に記載のナノ構造。
【請求項２７】
前記少なくとも１つのシリコンナノワイヤは、歪入りのシリコンナノワイヤである、請求項２５に記載のナノ構造。
【請求項２８】
前記少なくとも１つのシリコンナノワイヤは、複数のシリコンナノワイヤを備え、前記マトリックス材料は、前記複数のシリコンナノワイヤを囲む、請求項２５に記載のナノ構造。
【請求項２９】
前記第１の方向は、前記基板の平面に平行に延伸し、前記断面の寸法は２０ｎｍ以下である、請求項２５に記載のナノ構造。
【請求項３０】
前記少なくとも１つのシリコンナノワイヤは、無欠陥である、請求項２５に記載のナノ構造。
【請求項３１】
前記断面は１０ｎｍ以下である、請求項２５に記載のナノ構造。
【請求項３２】
（ａ）基板と、
（ｂ）前記基板上に配設された第１の側壁構造と第２の側壁構造と、
（ｃ）前記第１の側壁構造と前記第２の側壁構造との間の前記基板上に配設された請求項２５に記載のナノ構造と、
を備えた装置。
【請求項３３】
前記シリコン−ゲルマニウム合金（ＳｉＧｅ）は、５０％より大きいゲルマニウム濃度を有する、請求項３２に記載の装置。
【請求項３４】
前記少なくとも１つのシリコンナノワイヤは、複数のシリコンナノワイヤを備え、前記マトリックス材料は、前記複数のシリコンナノワイヤを囲む、請求項３２に記載の装置。
【請求項３５】
前記第１の方向は、前記基板の平面に平行に延伸し、前記断面は２０ｎｍ以下である、請求項３２に記載の装置。
【請求項３６】
前記少なくとも１つのシリコンナノワイヤを囲む前記マトリックス材料は、自立シリコンナノワイヤ部を形成するように、取り除かれる、請求項３２に記載の装置。
【請求項３７】
前記自立シリコンナノワイヤ部は、ゲート材料により囲まれている、請求項３６に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、同時係属中の２０１５年１０月３０日出願の「カプセル化ナノ構造及び製造方法」と題する米国特許仮出願シリアル番号第６２／２４８，５６１号の優先権及び利益を主張し、参照によりその内容全体を援用する。
【０００２】
本実施形態は素子構造に関し、より具体的にはナノワイヤ構造などの半導体素子構造及び関連の作製方法に関する。
【背景技術】
【０００３】
今日では、３次元トランジスタ素子がプレーナトランジスタよりも優れた性能の提供に使用される。フィン型ＦＥＴ素子及び水平全周ゲート型（ＨＧＡＡ）ＦＥＴなどの素子は、シリコンウェハ面などの基板面から垂直に延伸するフィン型半導体領域から形成される。シリコン又は他の半導体材料でできた狭幅構造をＨＧＡＡ  ＦＥＴ又は類似の素子構造内に形成することができ、狭幅構造が素子構造における電流方向を規定する第１の方向に細長く伸びている。狭幅構造は、幅の狭い方向に５０ｎｍ以下、いくつかの例では１０ｎｍ未満の寸法の断面を有し得る。そのような構造を素子のゲート内に集積して、チャネルを画定するように形成することが可能である。シリコンの場合、この狭幅構造はシリコンナノワイヤとも称される。そのようなナノワイヤは、水平すなわちウェハ面に平行、又は垂直すなわちウェハ面に直交であってよい。
【０００４】
ＨＧＡＡ素子（「ＨＧＡＡ素子」という用語は「ＨＧＡＡ  ＦＥＴ素子」と互換的に使用される）のいくつかの方法では、フィン構造内にシリコンとシリコン−ゲルマニウム合金（ＳｉＧｅ）の交互の層からなる多層構造を作製することにより、シリコンナノワイヤが形成される。フィン形成後のＨＧＡＡ素子の全体形状は、シリコンだけで形成される通常のフィン型ＦＥＴに似ていてもよい。フィン構造内の所与のシリコン層に隣接するＳｉＧｅ層は、フィン構造の露出領域で選択的に除去可能であって、元のフィン構造内部のシリコン層を全側面で露出させることができる。そうして形成される素子のチャネル領域にナノワイヤの自立部分を形成する。これにより、露出された自立ナノワイヤの全側面へのゲート材料形成が容易となる。
【０００５】
ＨＧＡＡ  ＦＥＴ構造ではシリコンナノワイヤを全側面で電気的にゲート動作可能であるが、既知の方法によるＨＧＡＡの形成は複雑である。素子作製は、マスクしてエッチングするプロセスに限定され得るので、フィン幅を１０ｎｍ未満にうまく制御することはできない。さらに、既知の方法の使用では、シリコンとＳｉＧｅの超格子は、ゲルマニウム濃度が増加すると格子の不整合と欠陥発生を生じるために、ＳｉＧｅ層のゲルマニウム濃度は３０％が上限となる可能性がある。さらに、Ｓｉ／ＳｉＧｅ超格子を利用するＨＧＡＡ形成の既知の方法では、得られるシリコンを同軸的に歪ませることに限界がある。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上記の欠点を克服できるナノ構造及びナノ構造の作製方法が依然として必要性とされている。
【課題を解決するための手段】
【０００７】
様々な実施形態において、上記の１又は複数の欠点を克服するナノ構造及びナノ構造の作製方法が提供される。この方法には、ナノワイヤの形成方法及びカプセル化されたナノ構造の形成方法が含まれる。様々な実施形態において、本明細書に記載の１又は複数の方法によって作製可能なナノ構造が提供される。ナノ構造には、ナノワイヤ及び／又はカプセル化されたナノ構造が含まれてよい。
【０００８】
様々な実施形態において、ナノワイヤの形成方法が提供される。本方法には、基板の基板面の上に延伸するフィン構造を提供することが含まれる。ここでフィン構造は少なくとも３層を備える。この３層には、例えば、少なくとも１つのシリコン層と、少なくとも２つのシリコンーゲルマニウム合金（ＳｉＧｅ）層が含まれ得る。これらの層は、フィン構造の側壁を画定可能である。この方法には、酸素などの酸化雰囲気でフィン構造をアニールすることが含まれ得る。様々な態様において、シリコンナノワイヤの集合体が形成可能であって、シリコンナノワイヤ集合体には、少なくとも１つのシリコン層から形成されるシリコンナノワイヤと、シリコンナノワイヤを囲むＳｉＧｅマトリックスと、ＳｉＧｅマトリックス上に配設されたシリコン酸化物とが含まれる。いくつかの態様では、フィン構造が少なくとも３つのＳｉＧｅ層と、少なくとも２つのシリコン層とを有し、形成されるシリコンナノワイヤ集合体は、少なくとも２つのシリコンナノワイヤを有する。
【０００９】
いくつかの実施形態で、フィン構造は基板面に平行に延伸するフィン軸を有する。ここで、フィン構造は６０ｎｍ以下のフィン幅を有し、シリコンナノワイヤは、フィン軸に垂直な第１の方向に沿って５０ｎｍ未満の第１の寸法と、第１の方向とフィン軸に垂直な第２の方向に沿って５０ｎｍ未満の第２の寸法とを有する。
【００１０】
ナノワイヤ形成方法の様々な態様には、酸素雰囲気において８００℃から１０００℃の間でフィン構造をアニールすることが含まれ得る。フィン構造のアニールは、例えば５分から６０分の間であってよい。様々な態様において、アニールはＳｉＧｅマトリックス内のゲルマニウム濃度を増加させることができる。例えばいくつかの実施形態において、３層に、少なくとも２つのシリコン−ゲルマニウム合金（ＳｉＧｅ）層を含むことができ、この少なくとも２つのＳｉＧｅ層が３０％以下の第１のゲルマニウム濃度を持ち、アニールによってシリコンナノワイヤ集合体が３０％超の第２のゲルマニウム濃度を有するＳｉＧｅマトリックスを含むことができる。いくつかの態様では、第２のゲルマニウム濃度は５０％超である。
【００１１】
シリコンナノワイヤ集合体には、ＳｉＧｅマトリックス上に配設されたシリコン酸化物層を含むことができる。いくつかの実施形態では、この方法が、シリコン酸化物層を除去することと、ＳｉＧｅマトリックスを選択除去することとをさらに含み、露出された外表面を有する少なくとも１つの自立シリコンナノワイヤが形成される。少なくとも１つの自立シリコンナノワイヤは、基板上に形成されたソース／ドレイン領域に接続することができる。いくつかの実施形態では、本方法はさらに、露出外表面の周りにゲートを形成することをさらに含み、ゲートは少なくとも１つの自立シリコンナノワイヤをカプセル化する。いくつかの実施形態では、少なくとも１つの自立シリコンナノワイヤは無欠陥とすることができる。
【００１２】
様々な実施形態において、ナノ構造が提供される。ナノ構造が基板を含み、基板上にフィン構造が配設され、フィン構造はフィン軸を有する。フィン構造は、フィン軸に沿って延伸する長軸を有する少なくとも１つのシリコンナノワイヤであって単結晶シリコンを含むナノワイヤと、ナノワイヤを囲むマトリックス材料であって単結晶シリコン−ゲルマニウム合金（ＳｉＧｅ）を含むマトリックス材料とを含むことができる。様々な態様において、少なくとも１つのシリコンナノワイヤは、フィン軸に直交する第１の方向に５０ｎｍ未満だけ延伸する第１の寸法と、第１の方向及びフィン軸に直交する第２の方向に５０ｎｍ未満だけ延伸する第２の寸法とを有する。フィン構造はＳｉＧｅ材料を含む外表面を有することができる。様々な態様において、少なくとも１つのシリコンナノワイヤはフィン構造の外表面上には延伸しない。いくつかの態様において、少なくとも１つのシリコンナノワイヤは無欠陥であり得る。
【００１３】
いくつかの態様では、少なくとも１つのシリコンナノワイヤとＳｉＧｅ材料は、単一の単結晶構造を有する。ＳｉＧｅ材料は５０％超のゲルマニウム濃度を有することができる。いくつかの態様では、少なくとも１つのシリコンナノワイヤは歪入りのシリコンナノワイヤである。ナノ構造は複数のシリコンナノワイヤを含むことができ、マトリックス材料が複数のシリコンナノワイヤを囲むことができる。
【００１４】
いくつかの実施形態では、フィン軸は基板面に平行に延伸し、少なくとも１つのシリコンナノワイヤは、フィン軸に直交する第１の方向に２０ｎｍ未満だけ延伸する第１の寸法と、第１の方向及びフィン軸に直交する第２の方向に２０ｎｍ未満だけ延伸する第２の寸法とを有する。
【００１５】
カプセル化されたナノ構造を形成する方法とカプセル化されたナノ構造もまた提供される。この方法は、基板の基板面上方に延伸する多層構造の形成を含むことができる。多層構造は少なくとも３層を有し、多層構造は少なくとも１つのシリコン層と少なくとも２つのシリコン−ゲルマニウム合金（ＳｉＧｅ）層を有し、少なくとも１つのシリコン層と少なくとも２つのＳｉＧｅ層は多層構造の複数の側部を画定する。この方法はさらに、多層構造を酸素雰囲気でアニールすることを含み、そこでシリコンナノアイランド集合体が形成される。
【００１６】
シリコンナノアイランド集合体が提供される。シリコンナノアイランド集合体は、上面と複数の側部を有する外表面と、少なくとも１つのシリコン層で形成されかつシリコンナノアイランド集合体の内部に配設されたシリコンナノアイランドと、シリコンナノアイランドを囲むＳｉＧｅマトリックスと、外表面がシリコン酸化物を備えるＳｉＧｅマトリックス上に配設されたシリコン酸化物層と、を有することができる。
【００１７】
アニールのステップは、ＳｉＧｅマトリック内のゲルマニウム濃度を増加させることができる。例えばいくつかの実施形態において、少なくとも２つのＳｉＧｅ層は第１のゲルマニウム濃度を有し、ＳｉＧｅマトリックスは第１のゲルマニウム濃度よりも大きい第２のゲルマニウム濃度を有する。
【００１８】
ナノ構造及びナノ構造の作製方法のこの他のシステム、方法、特徴及び利点は、以下の図面及び詳細な説明を精査することで当業者には自明であるか又は明らかとなるであろう。そのような追加的なシステム、方法、特徴及び利点のすべては、本説明内に含まれ、本開示の範囲内であり、添付の特許請求の範囲によって保護されるべきものである。
【００１９】
本開示の更なる態様は、添付の図面とともに以下に述べる様々な実施形態の詳細な説明を検討することにより容易に理解されるであろう。
【図面の簡単な説明】
【００２０】
【図１Ａ】本開示の実施形態による、異なる作製段階における素子構造の端面図である。
【図１Ｂ】本開示の実施形態による、異なる作製段階における素子構造の端面図である。
【図１Ｃ】本開示の実施形態による、異なる作製段階における素子構造の端面図である。
【図１Ｄ】本開示の実施形態による、異なる作製段階における素子構造の端面図である。
【図１Ｅ】図１Ａに概略的に示す素子構造を含む素子の端部斜視図である。
【図２Ａ】プロセスの第１段階における素子構造端面の電子顕微鏡写真である。
【図２Ｂ】本開示の実施形態による、図１Ａの段階に続くプロセスの後続段階における、図２Ａの素子構造端面の電子顕微鏡写真である。
【図２Ｃ】図２Ｂの素子構造の一部の拡大電子顕微鏡写真である。
【図３】本開示の実施形態による例示的プロセスフローである。
【図４】本開示の実施形態による別の例示的プロセスフローである。
【発明を実施するための形態】
【００２１】
本開示の詳細を説明する前に、本開示は記載の特定の実施形態に限定されないこと、及び当然ながらそれ自体変化し得ることを理解されたい。本明細書で使用する用語は、特定の例示的な実施形態を記述するためだけのものであり、限定することを意図するものではないことも理解されたい。当業者であれば、本明細書に記載の実施形態の多くの変形及び改作があることを理解するであろう。これらの変形及び改作は、本開示の教示に含まれ、かつ本特許請求の範囲に包含されることが意図される。
【００２２】
添付の図面に示される様々な層及び／又は領域は縮尺どおりには描かれていないこと、及びフィン型ＦＥＴ素子に一般的に使用されるタイプの１又は複数の層及び／又は領域は添付の図面には明示されてない場合があることを理解されたい。このことは、明示されていない層及び／又は領域が実際のフィン型ＦＥＴ素子から省略されることを示すものではない。さらに、図面を通じて使用される同一又は類似の参照番号は、同一又は類似の特徴、要素又は構造を表すために使用される。したがって、同一又は類似の特徴、要素又は構造の説明は図面ごとには繰り返さない。
【００２３】
本明細書に引用されたすべての刊行物及び特許は、各個別の文献又は特許が参照により具体的かつ個別に援用されたかのように、参照により本明細書に援用される。そして引用された文献に係わる方法及び／又は材料を開示及び記述するために、参照によって本明細書に援用される。任意の刊行物の引用は、本出願日以前の開示に係わるものであり、本開示が、先行開示によりそれらの刊行物に先行する権利を有さないことを認めるものとして解釈されるべきではない。さらに、提供された刊行日は実際の刊行日とは異なる場合があり、それは個別に確認の必要があり得る。
【００２４】
本開示の実行又は試験には、本明細書に記載のものと類似又は等価な任意の方法及び材料も使用可能であるが、好適な方法及び材料を以下に記述する。当分野で周知の機能や構成は、簡潔及び／又は明瞭とするために詳細には記述しない。本開示の実施形態には、特に明記しない限り、当業者の技術範囲にあるナノテクノロジー、有機化学、材料科学及び工学などの技術を使用する。このような技術は文献で十分に説明されている。
【００２５】
比、濃度、量、及びその他の数値データは本明細書においては範囲形式で表されることに留意されたい。このような範囲形式は、便宜さかつ簡潔さのために使用されることを理解されたい。したがって、範囲の限界として明示された数値のみでなく、あたかも各数値と下位範囲が明示されているかのように、その範囲内に包含されるすべての個別の数値又は下位範囲が含まれることを、柔軟に解釈すべきである。例えば、「約０．１％から約５％」という数値範囲は、明示的に引用された値の約０．１％から約５％だけでなく、個別の値（例えば１％、２％、３％及び４％）と、その示された範囲内の下位範囲（例えば０．５％、１．１％、２．２％、３．３％及び４．４％）も含むと解釈されるべきである。記述された範囲が１又は両方の限界を含む場合、これらの含まれた限界の片方又は両方を含まない範囲もまた本開示に含まれる。例えば、「ｘからｙ」という表現は、「ｘ」から「ｙ」までの範囲、並びに「ｘ」より大きくかつ「ｙ」より小さい範囲を含む。範囲は、例えば「約ｘ、ｙ、ｚ又は未満」のように上限として表現することができ、これは、「約ｘ」、「約ｙ」、「約ｚ」の特定の範囲、並びに「ｘ未満」、「ｙ未満」及び「ｚ未満」の範囲を含むものと解釈されるべきである。同様に、「約ｘ、ｙ、ｚ又はそれを超える」という表現は、「約ｘ」、「約ｙ」、「約ｚ」の特定の範囲、並びに「ｘ超」、「ｙ超」及び「ｚ超」の範囲を含むものと解釈されるべきである。いくつかの実施形態において、「約」という用語は、数値の有効数字による従来の丸めを含むことがある。さらに、「ｘ」と「ｙ」が数値であるとき、「約「ｘ」から「ｙ」」という表現は、「約「ｘ」から約「ｙ」」を含む。
【００２６】
他の定義がされない限り、本明細書に使用のすべての技術的及び科学的用語は、本開示が属する分野の当業者に普通に理解されるものと同じ意味を有する。さらに、通常使用される辞書に定義されるような用語は、それらの意味に一致する意味を明細書及び関連分野の文脈において有するものと解釈されるべきであり、本明細書に明示されない限りは理想化又は過度に形式化された意味で解釈されるべきではない。
【００２７】
本明細書で使用する冠詞の「ａ」及び「ａｎ」は、明細書に記載の本発明の実施形態及び特許請求の範囲における任意の特徴に適用される場合に、１又は複数を意味する。「ａ」及び「ａｎ」の使用は、具体的な制限の記述がない限りはその意味が単数形に限定されない。単数形又は複数形の名詞又は名詞句に先行する冠詞の「ｔｈｅ」は、１つの特定の具体的特徴、又は複数の特定の具体的特徴を表し、それが使用される文脈に依存して、単数又は複数の含意があってもよい。
【００２８】
本明細書に記載の実施形態は、処理方法及び三次元素子を含む素子構造を提供する。本実施形態により作製される三次元素子の例としては、ＨＧＡＡ、フィン型３Ｄトランジスタ素子及びその他の素子がある。実施形態はこの文脈に限定されるものではない。３Ｄ素子のフィン型構造又は類似の構造を形成する半導体材料の例としては、シリコン及びシリコン−ゲルマニウム合金がある。フィン型ＦＥＴ素子又はＨＧＡＡ素子の特徴には、所与のゲート構造を半導体チャネルの様々な異なる側に形成することが含まれる。ここで半導体チャネルはフィン構造内に形成され得る。こうして、ゲート構造は様々な側面からチャネルをゲート制御するように作用可能であり、これは電気的なゲート作用がトランジスタチャネルの上側からのみ行われる平面ＭＯＳＦＥＴとは対照的である。ＨＧＡＡ素子の場合、ゲートはすべての側からトランジスタチャネルを包み、平面ＦＥＴ素子に対比して非常に優れた制御性を与える。様々な実施形態が、ＨＧＡＡ素子、改良ＨＧＡＡ素子及び素子構造の形成のための改善された技術を容易にする。
【００２９】
図１Ａ〜図１Ｄは、本開示の実施形態による、異なる作製段階における素子構造の端面図である。図１Ｅは、図１Ａに概略的に示す素子構造を含む素子の端部斜視図である。図１Ａを見ると、素子構造１００が基板上に形成されるＨＧＡＡ素子の一部を表している。ＨＧＡＡ素子は、基板上に形成された少なくとも１つのトランジスタを含むことができる。図１Ａと図１Ｅには、基板１０２上に配設された１つのフィンと３つのフィンがそれぞれ示されている。具体的に図１Ａでは、単一のフィンがフィン構造１０４で表されており、ここでフィン構造１０４は図に示すように基板面Ｐの上に延伸する。フィン構造１０４は、面Ｐ（Ｘ−Ｙ平面）に平行に、かつ図に示す直交座標系のＸ軸方向に平行に伸びるフィン軸を有してよい。以下に詳述するように、フィン構造１０４は、形成されるＨＧＡＡに対する前駆体として作用し得る。
【００３０】
図１Ａにさらに示すように、フィン構造１０４には複数の異なる層が含まれる。様々な実施形態によれば、フィン構造１０４は、少なくとも１つのシリコン層と少なくとも２つのシリコン−ゲルマニウム合金（ＳｉＧｅ）層を含むことができ、この少なくとも１つのシリコン層と少なくとも２つのＳｉＧｅ層が、フィン構造の側壁を含むフィンの全体形状を画定する。図１Ａの特定の図では、層１０６で示される一連の４つのＳｉＧｅ層と、層１０８で示される一連の４つのシリコン層が示されている。層１０８は、層１０６と交互に超格子状に配置されている。様々な実施形態において、層１０６は３０％以下のゲルマニウム濃度を有する。図１Ａに示すプロセスの段階では、素子構造１００は、ＨＧＡＡを形成する従来の素子構造に似ている。
【００３１】
図１Ｂにおいて、図１Ａの素子構造１００のプロセスの次の段階が示されている。本開示の実施形態によれば、図１Ａの素子構造１００は酸素雰囲気での高温アニールを受けてもよい。いくつかの実施形態において、フィン構造１０４は大気圧で純酸素などの酸素雰囲気内でアニールされてもよい。実施形態はこの文脈に限定されるものではない。いくつかの実施形態では、フィン構造のアニールは８００℃〜１０００℃の温度で５分〜６０分の継続時間で行われてもよい。実施形態はこの文脈に限定されるものではない。いくつかの態様では、温度は約８００℃〜８５０℃、８５０℃〜９００℃、９００℃〜９５０℃又は９５０℃〜１０００℃で、約５分〜１５分、１５分〜３０分、３０分〜４５分又は４５分〜６０分の時間であってもよい。
【００３２】
本実施形態によれば、図１Ａに示すフィン型の超格子構造の酸素雰囲気でのアニールでは、図１Ｂに示すようなカプセル化されたナノワイヤを有するフィン構造が形成される。例示的なカプセル化されたナノワイヤ構造が示されている図１Ｂに具体的に示されるように、フィン構造１０４は図１Ａの構造に比べて内部的に非常に異なった構造となっている。特に、フィン構造１０４は、フィン構造１０４の外側に配置された酸化物層１１４を含む。様々な実施形態において、酸素アニールを行った後はフィン構造１０４には、フィン軸（Ｘ軸）に沿って延伸する長軸を有する少なくとも１つのナノワイヤが含まれてよい。ナノワイヤは単結晶シリコンで構成されてもよい。図１Ｂの実施例では、シリコンとＳｉＧｅが離散的な層として配置されている図１Ａの以前の構造が、一続きのシリコンナノワイヤ１１２が形成される構造に変化する。この段階でフィン構造１０４は、シリコンナノワイヤ１１２を取り囲むマトリックス材料１１０を含む。この実施形態ではマトリックス材料１１０は、単結晶ＳｉＧｅを含む。
【００３３】
様々な実施形態において、シリコンナノワイヤ１１２とマトリックス材料１１０のＳｉＧｅ材料は、あとでさらに議論するように単一の単結晶構造を含んでもよい。さらに、マトリックス材料１１０は、層１０６におけるよりも実質的に高いゲルマニウム濃度を有する組成であってもよい。例えば、マトリックス材料１１０のＳｉＧｅ材料は、３０％超のゲルマニウム濃度であり、場合によって５０％超であってもよい。ここですべての濃度はモルパーセントで表される。例えばいくつかの実施形態においてＳｉＧｅマトリックス材料がアニール後に約３０％〜７５％、３５％〜７０％、４０％〜７０％、４５％〜７０％又は５０％〜７０％のゲルマニウム濃度を有する。
【００３４】
特定の理論に関する説明として、ただし限定ではなく、図１Ｂに示す構造は次のようにして生じ得る。適切な温度と酸素を含む周辺雰囲気への露出継続時間が与えられると、図１Ａのフィン構造１０４などの超格子フィン構造が酸化され得る。酸化は、側壁１２４並びに上面などの、フィン構造１０４の外表面から進行することができる。具体的には、層１０８及び層１０６内のシリコンが酸化して、ＳｉＯ２を形成し得る。ＳｉＯ２はこうしてフィン構造１０４の外表面上に形成され得る。ＳｉＧｅ層、つまり層１０６内のゲルマニウム材料は、酸素と反応しない可能性がある。それは、Ｓｉ−Ｇｅ−Ｏ集合体の低自由エネルギー状態には、ＳｉＯ２とＧｅの２つの相の形成が含まれるからである。したがって、酸化物層１１４が、ほとんどゲルマニウム含有量なしでＳｉＯ２層として形成され得る。高ゲルマニウム濃度領域が、酸化物層１１４で表示されるＳｉＯ２領域の前面あるいは内面より前方に形成され得る。ＳｉＧｅ層（層１０６）のコア領域内へのＧｅ拡散速度よりも酸化速度が大きい条件下では、ＳｉＯ２前面でのＧｅは界面を通してシリコン層内へ拡散し得る。このプロセスはＳｉＯ２領域（酸化物層１１４）の前面端部（内表面）でのみ発生し得るので、Ｇｅ原子の拡散によりシリコン層（層１０８）内の側壁１２４へ向かう領域にＳｉＧｅ領域が形成され得る。この結果、その前に純粋なシリコン層であったところにＳｉＧｅ領域が形成される。図１Ｂに示すように、ＳｉＧｅマトリックスがシリコンナノワイヤ１１２を上面、下面及び両側面上で取り囲んだところに後続のカプセル化ナノ構造が生じ得る。
【００３５】
いくつかの態様では、図１Ｂの素子構造１００で示されるナノ構造は、酸素雰囲気でのアニールのプロセスウィンドウ内で生成可能である。アニールが過度であれば、例えば１０００℃超のアニール温度を特定の時間だけ使用する場合などでは、シリコンナノワイヤ構造は形成されない可能性がある。同様に、８００℃未満のアニール温度ではシリコンナノワイヤ構造は形成されない可能性がある。もちろん、カプセル化シリコンナノワイヤ構造形成のための温度の上限と下限は、アニール継続時間、アニール雰囲気並びにフィン幅（Ｙ軸方向の）、層１０６と層１０８の厚さにとりわけ依存する。
【００３６】
したがって、様々な実施形態が図１Ｂ又は図１Ｃのフィン構造１０４に示すようなカプセル化されたナノ構造を提供する。いくつかの実施形態において、ナノ構造には、Ｚ軸方向の第１の寸法とＹ軸方向の第２の寸法が５０ｎｍ未満の、例えば約４５ｎｍ、４０ｎｍ、３５ｎｍ、３０ｎｍ又はそれ未満の断面を有する、少なくとも１つのナノワイヤが含まれる。カプセル化されたナノワイヤは、外表面がＳｉＧｅ材料で構成され、かつシリコンナノワイヤはフィン構造の外表面には延伸しない、図に示すようなフィン構造にカプセル化され得る。
【００３７】
具体的な実施形態では、シリコンナノワイヤの断面寸法は１０ナノメートル未満であり、いくつかの実施形態では５ナノメートル未満であってよい。シリコンナノワイヤの最終的断面形状は、特にシリコン層の初期厚さとフィン構造の幅の選択によって制御できる。さらに、シリコンナノワイヤの最終寸法は、例えばアニール処理時間を調整することで、調節及び正確な制御が可能である。
【００３８】
図１Ｂに示すような、カプセル化されたナノワイヤを有するナノ構造の形成により、優れたＨＧＡＡ素子の作製が容易となり得る。例えば図１Ｃに示すように、酸化物層１１４がシリコン酸化物を除去する既知のエッチングプロセスによって後で除去され、マトリックス材料１１０で囲まれたシリコンナノワイヤ１１２からなるカプセル化されたナノ構造を有するフィン構造１１６を作製することができる。マトリックス材料１１０はＳｉＧｅで構成されているので、いくつかの実施形態において、シリコンに対してＳｉＧｅを選択エッチするエッチャント内でマトリックス材料１１０をエッチングすることで、ＳｉＧｅマトリックスすなわちマトリックス材料１１０を後から除去することが可能である。
【００３９】
例えば図１Ｅを参照すると、図１Ｂ及び図１Ｃの工程によりシリコンナノワイヤを形成する前の素子構造１００の斜視図が示されている。素子構造１００には、トレンチ分離領域１２０と側壁部１２２が含まれる。素子構造１００がアニールされてフィン構造１０４内に図１Ｂに示すようなナノ構造が形成された後、酸化物層１１４が除去され、その後フィン構造１０４内のＳｉＧｅ材料の選択エッチングが行われてもよい。側壁１２２同士の間のフィン構造１０４の部分は、選択エッチング液に晒され、マトリックス材料１１０を除去できる。得られた構造を図１Ｄに示す。図１Ｄに示すように、ここでシリコンナノワイヤ１１２は形成される素子のチャネル領域に自立したシリコンナノワイヤのアレイを形成する。側壁領域１２２の外部のフィン構造１０４領域では、フィン構造１０４は素子構造１００のソース／ドレイン領域（図示せず）の他の特徴部に結合されてよい。したがって、自立シリコンナノワイヤ、すなわちシリコンナノワイヤ１１２は、ゲート形成前の既知のＨＧＡＡ素子構造と同様に、ＨＧＡＡ素子のソース／ドレイン領域の間に延伸し得る。この後、側壁領域１２２の間の領域のシリコンナノワイヤ１１２の周りに、既知のプロセスにしたがってゲートを形成することができる。
【００４０】
いくつかの実施例では、ナノワイヤ形成に使用されるフィン構造のフィン幅は６０ｎｍ以下であってよい。シリコンナノワイヤの断面寸法及び形状は、図１Ｂのナノ構造形成プロセスによれば正確に制御可能であり、得られるＨＧＡＡ素子のナノワイヤは、従来のＨＧＡＡ素子に比べるとより正確かつ再現性よく形成可能である。これは、例えば３０ｎｍ未満又は１０ｎｍ未満の断面寸法を有するナノワイヤの形成に特に有効であり得る。図２Ａは、プロセスの第１段階におけるフィン構造１０４の一実施形態の端面の電子顕微鏡写真である。図２Ｂは、本開示の実施形態による、図１Ａの段階に続くプロセスの後続段階における、図２Ａのフィン構造の端面の電子顕微鏡写真である。さらに図２Ｃは、図２Ｂの素子構造の一部の拡大電子顕微鏡写真を示す。この実施例において、フィン構造１０４はＹ軸方向に約５０ｎｍの初期幅と、Ｚ方向に約１２０ｎｍの初期高さを有する。フィン構造１０４は、交互に配置された、層１０６と層１０８として示される８層を含んでいる。この実施例では前述したように、層１０６はＳｉＧｅ層であり、層１０８はＳｉからなる。層１０６と層１０８は、Ｚ軸方向の初期厚さが約１５ｎｍである。酸素雰囲気中で高温アニールした後、得られる構造を図２Ｂに示す。図に示すように、この段階のフィン構造１０４は、ＳｉＧｅで構成されるマトリックス材料１１０を取り囲む酸化物層１１４を含む。次にマトリックス材料１１０が、シリコンナノワイヤ１１２のアレイをカプセル化する。フィン構造１０４の半導体部分の幅は約２０ｎｍ〜３５ｎｍである。図２Ａに示すようなフィン構造１０４の幅全体を横断する連続層で構成されるのではなく、層１０８はカプセル化されたワイヤ、すなわちシリコンナノワイヤ１１２に変換される。
【００４１】
図２Ｃには、シリコンナノワイヤ１１２とマトリックス材料１１０を含む、図２Ｂのフィン構造１０４の一部が示されている。この部分において、フィン構造１０４の半導体部分の幅は約２５ｎｍ〜３０ｎｍである。示された２つのシリコンナノワイヤの幅はそれぞれ約１５ｎｍと２２ｎｍである。各シリコンナノワイヤ１１２は、側壁１２４に隣接する外周領域において、３ｎｍ幅から４ｎｍ幅のマトリックス材料１１０で縁取られている。したがって、マトリックス材料１１０がシリコンナノワイヤ１１２をカプセル化する。さらに、図２Ｃの電子顕微鏡写真は、シリコンナノワイヤ１１２の原子面が、ＳｉＧｅで構成されたマトリックス材料１１０と整合していることを示している。こうして、シリコンナノワイヤ１１２とマトリックス材料１１０のＳｉＧｅ材料とは単一の単結晶構造を形成する。さらに、図２Ｃの構造は無欠陥であることを示す。つまり、図２Ｃの構造内には結晶欠陥は見当たらないことを意味している。
【００４２】
図１Ｂや図２Ｂに示すプロセスの結果として、例えばマトリックス材料１１０のゲルマニウム組成は、層１０６のゲルマニウム濃度よりも高くなる。酸化物層１１４からＧｅが排除され得るために、マトリックス材料１１０内の平均Ｇｅ濃度は、フィン構造１０４の酸化量に比例して増加することができる。例えばいくつかの実施例において、図１Ａのフィン構造１０４のＳｉＧｅ層内のＧｅ濃度は３０％以下であってよい。これにより、シリコン層とＳｉＧｅ層の間の格子不整合が大きすぎることにより生じる結晶欠陥の発生なしに、層１０６と層１０８の超格子構造形成が可能となる。エピタキシャルＳｉ層を形成するためのＳｉＧｅ層のＧｅ濃度のこの上限は、約３０％である。これより上のＧｅ濃度では、前に述べた結晶欠陥が発生して、Ｓｉ層とＳｉＧｅ層との格子不整合により生じる応力を含む可能性がある。図１Ｂのカプセル化ナノ構造の形成後、マトリックス材料１１０中のＧｅ濃度は、初期状態の層１０６内のＧｅ濃度が３０％以下の状況であったとしても、５０％超に上昇し得る。いくつかの実施形態では、マトリックス材料１１０中のＧｅ濃度は、シリコンナノワイヤ１１２内の欠陥を生じることなしに７０％以上に近くなり得る。図２Ｂ及び図２Ｃに示す構造ではＧｅ濃度は約７０％であると推定される。
【００４３】
本実施形態の技術のさらに有用な結果は、例えば図２Ｃに示すような、シリコンナノワイヤの丸められた形状である。
【００４４】
本実施形態はこのように、ＳｉＧｅマトリックスがＳｉナノワイヤを取り囲み、単一の単結晶構造を有するカプセル化されたナノ構造を含む素子構造を生成する能力がある。この素子構造は、そのようなカプセル化されたシリコンナノワイヤで有用な特性を生成することができる。例えば、そのようなナノワイヤは、シリコンナノワイヤが弾性ひずみのある状態で存在する、歪入りのシリコンナノワイヤを構成し得る。そのようなカプセル化されたナノ構造に付与される弾性ひずみの程度は、ＳｉＧｅマトリックス内のＧｅ濃度が５０％を超える場合には、ＳｉＧｅマトリックスとシリコンナノワイヤとの間の格子の不整合が大きいために、既知の素子よりも大きくなり得る。例えばシリコンナノワイヤ内のキャリア移動度を上げるために、弾性ひずみをより大きくすることも行われ得る。
【００４５】
他の実施形態によれば、カプセル化されたナノ構造を、前述の実施形態のフィン形状とは異なる全体形状を有するように形成することができる。例えば一実施形態では、シリコン層とＳｉＧｅ層が交互になった超格子からなる立方体形状構造を、上記で開示したアニール手順に適用することができる。アニール後、得られる構造は、ＳｉＧｅマトリックスを覆う外側の酸化物層を含み、そのＳｉＧｅマトリックスが少なくとも１つのシリコン領域をカプセル化するものとなり得る。これにより、シリコン領域がシリコンナノアイランドで構成される、シリコンナノアイランド集合体を形成することができる。
【００４６】
Ｓｉが４層でＳｉＧｅが４層の、８層が立方体形の超格子に配置された実施例において、アニール後に得られる構造は、内部領域に４つの球形又は等軸のシリコンアイランドをカプセル化したＳｉＧｅマトリックスが含まれ得る。ここで、シリコンアイランドは弾性的に歪んでいる。
【００４７】
他の実施形態では、第１のタイプの層の成分が第２のタイプの層の成分よりも優先的に酸化する、２つの異なるタイプの層で構成される超格子を用意することで、カプセル化されたナノ構造を形成し得る。このようにして、酸化アニールを受けた後に、本明細書に開示のＳｉ／ＳｉＧｅ系と同様の形で、第２のタイプの層の材料が、第１のタイプの層からの材料を取り囲むカプセル化領域を形成し得る。
【００４８】
図３は、本開示の他の実施形態による例示的プロセスフロー３００である。ブロック３０２において、基板の基板面の上に延伸するフィン構造を提供する工程が遂行される。ここでフィン構造は少なくとも３層を備える。フィン構造は、少なくとも１つのシリコン層と、少なくとも２つのＳｉＧｅ層であってよい。ここで少なくとも１つのシリコン層と少なくとも２つのＳｉＧｅ層がフィン構造の側壁を画定する。いくつかの実施例において、フィン構造は少なくとも３つのＳｉＧｅ層と少なくとも２つのシリコン層であってよい。
【００４９】
ブロック３０４において、酸素雰囲気でのフィン構造のアニールが遂行される。ここでシリコンナノワイヤ集合体が形成される。シリコンナノワイヤ集合体は、少なくとも１つのシリコン層から形成されたシリコンナノワイヤと、シリコンナノワイヤを囲むＳｉＧｅマトリックスと、ＳｉＧｅマトリックス上に配設されたシリコン酸化物層とを含み得る。
【００５０】
ブロック３０６で、酸化物層除去工程が行われる。ブロック３０８で、ＳｉＧｅマトリックスの選択除去工程が行われる。ここで、外表面が露出された、少なくとも１つの自立シリコンナノワイヤが形成される。
【００５１】
図４は、本開示の別の実施形態による別のプロセスフロー４００である。プロセスフロー４００には、ブロック４０２からブロック４６０の複数の工程が含まれる。各工程の機能が図４に示されている。プロセスフロー４００には、ＨＧＡＡ構造を形成する既知のプロセスと同じ工程が含まれ得る。図に示す工程は、一般的に図示した順序で実行されてよい。ブロック４０２では、分離イオン注入が行われ、ブロック４０４で分離イオン注入後のアニールが行われてよい。ブロック４０６で、Ｓｉ７Ｇｅ３のエピタキシャル層成長が行われてよい。ブロック４０８で、Ｓｉ７Ｇｅ３層上にシリコンのエピタキシャル層成長が行われてよい。ブロック４１０で、ブロック４０６とブロック４０８が例えば２回反復されてよい。ブロック４１２で、トレンチ分離リソグラフィが行われ、その後、トレンチエッチ、充填、化学機械研磨（ＣＭＰ）及びアニールがブロック４１４で行われてよい。ブロック４１６で、しきい値電圧調整／ウェル形成のためのイオン注入が行われてよい。ブロック４１８でアニールが行われた後、ブロック４２０で浅溝分離リセス工程が行われてよい。ブロック４２２でポリシリコン成膜とＣＭＰが行われる。ブロック４２４でリソグラフィステップが行われた後、４２６のエッチングステップでポリシリコン構造が画定されてよい。ブロック４２８で、ソース／ドレイン延伸スペーサ成膜とエッチ工程が行われ、スペーサが画定される。ブロック４３０で、ソース／ドレイン延伸／ハローインプラント工程が行われてよい。ブロック４３２でＥＰＩスペーサ成膜とエッチプロセスが行われてよい。ブロック４３４でリセスエッチが行われてよい。ブロック４３５で、上述の実施形態による高温酸化プロセスが行われてよい。ブロック４３６で、隆起ソース／ドレイン（ＲＳＤ）エピタキシャル成膜が行われてよい。ブロック４３８でレベル間誘電体成膜とＣＭＰプロセスが行われてよい。ブロック４４０で、置換金属ゲートポリエッチプロセスが行われてよい。ブロック４４２で、ゲート領域のＳｉ７Ｇｅ３層の選択除去のための選択エッチを行い、自立シリコンナノワイヤを形成してよい。ブロック４４４で、シリコンナノワイヤの周りに高誘電率ゲート絶縁物を成膜してよい。金属ゲートなどのゲート材料をゲート絶縁物の周りに成膜してよい。ブロック４４６で、ゲートスタックのアニールが行われる。ブロック４４８で、レベル間誘電体剥離が行われてよい。ブロック４５０でＷ１レベル間誘電体が成膜された後に、ブロック４５２でＷ１エッチが行われてよい。ブロック４５４で、トップオフインプラントプロセスが行われる。ブロック４５６で、トップオフインプラント後の更なるアニールが行われる。ブロック４５８でシリサイド材料が成膜され、コンタクト形成が行われてよい。ブロック４６０で金属層Ｍ１が成膜される。特に工程４３５は、上に開示したような高温酸化工程を構成し得る。工程４３５は、自立シリコンナノワイヤ形成のためのＳｉＧｅ層の選択エッチング（工程４４２）の前に行われ得る。
【００５２】
本実施形態で提供される利点は、ＨＧＡＡ素子に優れたシリコンナノワイヤを形成可能であることと、そのようなナノワイヤプロセスをよく制御できることである。さらに、ＳｉＧｅマトリックス中に歪入りのシリコンナノワイヤを含む、カプセル化されたナノワイヤが形成され得る。
【００５３】
本開示は、本明細書で記述した具体的な実施形態によって範囲を制限されるものではない。実際に、本明細書で記述したもののほかに、本開示の様々な他の実施形態及び変形が、前述の説明及び添付の図面から当業者には明らかであろう。したがって、そのような他の実施形態及び変形は、本開示の範囲内にあることが意図されている。さらに、本開示は、特定の目的のための特定の環境内での特定の実装という文脈で本明細書中に記述された。当業者であれば、有効性がそれに限定されるものではなく、本開示はいかなる目的のためのいかなる環境においても有益に実施され得ることを理解するであろう。したがって、以下に述べる特許請求の範囲は、本明細書に記載したような本開示の完全な範囲と精神を考慮して解釈されるべきである。
【００５４】
本開示の上記の実施形態は、実装の単なる可能な例であって、本開示の原理を明快に理解するためにのみ提供される。本開示の精神と原理から実質的に乖離することなしに、本開示の上記の実施形態に対し多くの変形及び変更がなされ得る。そのような変更及び変形のすべては、本開示の範囲内に含まれることが意図される。
【図１Ａ】
0006773795.tif 000002
【図１Ｂ】
0006773795.tif 000003
【図１Ｃ】
0006773795.tif 000004
【図１Ｄ】
0006773795.tif 000005
【図１Ｅ】
0006773795.tif 000006
【図２Ａ−２Ｂ】
0006773795.tif 000007
【図２Ｃ】
0006773795.tif 000008
【図３】
0006773795.tif 000009
【図４】
0006773795.tif 000010