(57)【特許請求の範囲】
【請求項１】
ボトムゲート・ボトムコンタクト型の薄膜トランジスタにおいて、
支持体である基板上に等間隔に且つストライプ状に形成されたゲート電極と、
前記ゲート電極と基板を被覆するゲート絶縁体層上に形成されたソース電極と、画素電極を有さず、平面視でソース配線と平行な向きを有する部分と、前記ソース配線に直交する向きを有する部分からなるＬ字型であり、かつ前記ソース配線に直交する向きを有する部分が、前記ソース配線と平行な向きを有する部分より短いドレイン電極の間を接続し、且つ前記ゲート電極と直交する形で、相互に等間隔かつ平行に形成されたストライプ状の半導体層と、
前記半導体層とソース電極および前記半導体層と平行に並ぶソース電極を並列に接続するソース配線を被覆する形で、前記半導体層を保護するための保護層が形成されてなり、前記半導体層の中心に対して前記保護層の中心が、前記ソース配線側にオフセットしており、前記保護層が前記ソース配線の上面及び側面と、少なくとも前記ドレイン電極表面の前記半導体層を被覆し、前記ドレイン電極と別体の画素電極を有することを特徴とするボトムゲート・ボトムコンタクト型の薄膜トランジスタ。
【請求項２】
前記半導体層が有機半導体を含む材料からなることを特徴とする請求項１に記載のボトムゲート・ボトムコンタクト型の薄膜トランジスタ。
【請求項３】
前記保護層が無機化合物を含む材料からなることを特徴とする請求項１または２に記載のボトムゲート・ボトムコンタクト型の薄膜トランジスタ。
【請求項４】
前記保護層が有機物を含む材料からなることを特徴とする請求項１〜３のいずれかに記載のボトムゲート・ボトムコンタクト型の薄膜トランジスタ。
【請求項５】
前記保護層が無機化合物と有機物の混合物を含む材料からなることを特徴とする請求項１〜４のいずれかに記載のボトムゲート・ボトムコンタクト型の薄膜トランジスタ。
【請求項６】
請求項１〜５のいずれかに記載のボトムゲート・ボトムコンタクト型の薄膜トランジスタの製造方法であって、
薄膜トランジスタの支持体となる基板上にゲート電極を形成する工程と、
前記ゲート電極と前記基板上にゲート絶縁体層を形成する工程と、
前記ゲート絶縁体層上に、前記ソース配線とソース電極と、画素電極を有さず、平面視で前記ソース配線と平行な向きを有する部分と、前記ソース配線に直交する向きを有する部分からなるＬ字型であり、かつ前記ソース配線に直交する向きを有する部分が、前記ソース配線と平行な向きを有する部分より短いドレイン電極を形成する工程
と、
前記半導体層の形成工程と、
前記保護層の形成工程と、を備えており、
前記保護層の形成工程は、前記ソース配線の上面及び側面と前記ソース電極と、少なくとも前記ドレイン電極上面の前記半導体層を被覆するように形成することを特徴とするボトムゲート・ボトムコンタクト型の薄膜トランジスタの製造方法。
【請求項７】
前記半導体層が塗布法にて形成されることを特徴とする請求項６に記載のボトムゲート・ボトムコンタクト型の薄膜トランジスタの製造方法。
【請求項８】
前記保護層が塗布法にて形成されることを特徴とする請求項６または７に記載のボトムゲート・ボトムコンタクト型の薄膜トランジスタの製造方法。
【請求項９】
前記保護層のソース電極およびドレイン電極の幅方向に直交する方向の中心が、前記半導体層のソース電極およびドレイン電極の幅方向に直交する方向の中心から、前記ソース配線と前記半導体層を被覆するように前記ソース配線側にオフセットして形成することを特徴とする請求項６〜８のいずれかに記載のボトムゲート・ボトムコンタクト型の薄膜トランジスタの製造方法。
【請求項１０】
前記塗布法は、凸版印刷、凹版印刷、平版印刷、スクリーン印刷、インクジェット、熱転写印刷、ディスペンサ、スピンコート、ダイコート、マイクログラビアコート、ディップコートのいずれかであることを特徴とする請求項７〜８のいずれかに記載のボトムゲート・ボトムコンタクト型の薄膜トランジスタの製造方法。
【請求項１１】
請求項１〜５のいずれかに記載のボトムゲート・ボトムコンタクト型の薄膜トランジスタを使用したことを特徴とする画像表示装置。
【請求項１２】
画像表示装置が、電気泳動型反射表示装置、透過型液晶表示装置、反射型液晶表示装置、半透過型液晶表示装置、有機ＥＬ表示装置および無機ＥＬ表示装置のいずれかであることを特徴とする請求項１１に記載の画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は薄膜トランジスタ、薄膜トランジスタの製造方法および画像表示装置に関する。
【背景技術】
【０００２】
薄膜トランジスタでは、半導体層７上に保護層８を形成することで、前記半導体層７の劣化を防止する（図２および３参照）。また、ドレイン電極５と画素電極１２を接続することで画像表示装置を駆動する。一方で、ソース配線６と画素電極１２が接続されると誤った駆動をしてしまう。その防止策として保護層８の幅を太くしソース配線を覆う方法がある。しかしながら前記ソース配線が誤って画素電極１２に接続されるのを回避するために、前記保護層８の幅を太くしてソース配線を覆う時、同時にドレイン電極５も覆ってしまい画素電極１２との接続ができなくなってしまうことがある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−２４９６７４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は、前記ソース配線を保護層で覆う時に誤って前記ドレイン電極をも覆ってしまうことの無い薄膜トランジスタの製造方法、およびその方法で製造した薄膜トランジスタ、および画像表示装置を提供することを課題とする。
【課題を解決するための手段】
【０００５】
上記の課題を解決する手段として、請求項１に記載の発明は、ボトムゲート・ボトムコンタクト型の薄膜トランジスタにおいて、
支持体である基板上に等間隔に且つストライプ状に形成されたゲート電極と、
前記ゲート電極と基板を被覆するゲート絶縁体層上に形成されたソース電極と、画素電極を有さず、平面視で前記ソース配線と平行な向きを有する部分と、前記ソース配線に直交する向きを有する部分からなるＬ字型であり、かつ前記ソース配線に直交する向きを有する部分が、前記ソース配線と平行な向きを有する部分より短いドレイン電極の間を接続し、且つ前記ゲート電極と直交する形で、相互に等間隔かつ平行に形成されたストライプ状の半導体層と、
前記半導体層とソース電極および前記半導体層と平行に並ぶソース電極を並列に接続するソース配線を被覆する形で、前記半導体層を保護するための保護層が形成されてなり、
前記半導体層の中心に対して前記保護層の中心が、前記ソース配線側にオフセットしており、前記保護層が前記ソース配線の上面及び側面と、少なくとも前記ドレイン電極表面の前記半導体層を被覆し、前記ドレイン電極と別体の画素電極を有することを特徴とするボトムゲート・ボトムコンタクト型の薄膜トランジスタである。
【０００６】
また、請求項２に記載の発明は、前記半導体層が有機半導体を含む材料からなることを特徴とする請求項１に記載のボトムゲート・ボトムコンタクト型の薄膜トランジスタである。
【０００７】
また、請求項３に記載の発明は、前記保護層が無機化合物を含む材料からなることを特徴とする請求項１または２に記載のボトムゲート・ボトムコンタクト型の薄膜トランジスタである。
【０００８】
また、請求項４に記載の発明は、前記保護層が有機物を含む材料からなることを特徴とする請求項１〜３のいずれかに記載のボトムゲート・ボトムコンタクト型の薄膜トランジスタである。
【０００９】
また、請求項５に記載の発明は、前記保護層が無機化合物と有機物の混合物を含む材料からなることを特徴とする請求項１〜４のいずれかに記載のボトムゲート・ボトムコンタクト型の薄膜トランジスタである。
【００１０】
また、請求項６に記載の発明は、請求項１〜５のいずれかに記載のボトムゲート・ボトムコンタクト型の薄膜トランジスタの製造方法であって、
薄膜トランジスタの支持体となる基板上にゲート電極を形成する工程と、
前記ゲート電極と前記基板上にゲート絶縁体層を形成する工程と、
前記ゲート絶縁体層上に、前記ソース配線とソース電極と、画素電極を有さず、平面視で前記ソース配線と平行な向きを有する部分と、前記ソース配線に直交する向きを有する部分からなるＬ字型であり、かつ前記ソース配線に直交する向きを有する部分が、前記ソース配線と平行な向きを有する部分より短いドレイン電極を形成する工程
と、
前記半導体層の形成工程と、
前記保護層の形成工程と、を備えており、
前記保護層の形成工程は、前記ソース配線の上面及び側面と前記ソース電極と、少なくとも前記ドレイン電極上面の前記半導体層を被覆するように形成することを特徴とするボトムゲート・ボトムコンタクト型の薄膜トランジスタの製造方法である。
【００１１】
また、請求項７に記載の発明は、前記半導体層が塗布法にて形成されることを特徴とする請求項６に記載のボトムゲート・ボトムコンタクト型の薄膜トランジスタの製造方法である。
【００１２】
また、請求項８に記載の発明は、前記保護層が塗布法にて形成されることを特徴とする請求項６または７に記載のボトムゲート・ボトムコンタクト型の薄膜トランジスタの製造方法である。
【００１３】
また、請求項９に記載の発明は、前記保護層のソース電極およびドレイン電極の幅方向に直交する方向の中心が、前記半導体層のソース電極およびドレイン電極の幅方向に直交する方向の中心から、前記ソース配線と前記半導体層を被覆するように前記ソース配線側にオフセットして形成することを特徴とする請求項６〜８のいずれかに記載のボトムゲート・ボトムコンタクト型の薄膜トランジスタの製造方法である。
【００１４】
また、請求項１０に記載の発明は、前記塗布法は、凸版印刷、凹版印刷、平版印刷、スクリーン印刷、インクジェット、熱転写印刷、ディスペンサ、スピンコート、ダイコート、マイクログラビアコート、ディップコートのいずれかであることを特徴とする請求項７〜８のいずれかに記載のボトムゲート・ボトムコンタクト型の薄膜トランジスタの製造方法である。
【００１５】
また、請求項１１に記載の発明は、請求項１〜５のいずれかに記載のボトムゲート・ボトムコンタクト型の薄膜トランジスタを使用したことを特徴とする画像表示装置である。
【００１６】
また、請求項１２に記載の発明は、画像表示装置が、電気泳動型反射表示装置、透過型液晶表示装置、反射型液晶表示装置、半透過型液晶表示装置、有機ＥＬ表示装置および無機ＥＬ表示装置のいずれかであることを特徴とする請求項１１に記載の画像表示装置である。
【発明の効果】
【００１７】
本発明によれば、前記保護層をソース電極およびドレイン電極の幅方向に平行にストライプ状に形成する際に、前記半導体層のソース電極およびドレイン電極の幅方向に直交する方向の中心に対して、前記保護層のソース電極およびドレイン電極の幅方向に直交する方向の中心を、前記ソース電極の幅方向に平行で、ソース電極を並列に接続するソース配線側にオフセットすることで、前記半導体層だけでなく前記ソース配線も被覆することで
保護し、前記ソース配線と前記画素電極が接続することをなくす事により、画像表示時の誤った駆動を防止することが可能である。
【図面の簡単な説明】
【００１８】
【図１】本発明の保護層がソース配線と半導体層を被覆した薄膜トランジスタアレイの薄膜トランジスタの構造（ａ）および画素電極、画像表示装置を接続した薄膜トランジスタの構造（ｂ）の一例を示す側断面図。
【図２】図１に対応した平面図であって、保護層がソース配線と半導体層を被覆した薄膜トランジスタの構造の一例を示す平面図。
【図３】保護層が無い薄膜トランジスタの構造の一例を示した平面図。
【図４】図1に対して、保護層と画素電極間に層間絶縁体層を形成した構造の一例を示す側断面図。
【図５】従来の薄膜トランジスタおよび画像表示装置の構造の一例を示した側断面図であって、図１に対して、保護層をオフセットせずに形成した構造の一例を示す側断面図。
【図６】従来の薄膜トランジスタおよび画像表示装置の構造の一例を示した側断面図であって、図１に対して、保護層をオフセットせずに形成した構造の一例を示す側断面図。
【図７】従来の薄膜トランジスタおよび画像表示装置の構造の一例を示した側断面図であって、図４に対して、保護層をオフセットせずに形成した構造の一例を示す側断面図。
【発明を実施するための形態】
【００１９】
本発明の薄膜トランジスタの製造方法を一実施形態に基づいて以下説明する。
図１（ａ）は、図２にその平面図を示した薄膜トランジスタアレイの側断面図の一例を示したものであって、ソース電極４とドレイン電極５に挟まれた部位のスリット部に沿ってストライプ状に形成された半導体層７とソース配線の上に、保護層８をソース配線側にオフセットしてストライプ状に形成し、それらを被覆することで、前記半導体層７と前記ソース配線を保護し、且つ画素電極１２を形成した際の誤った接続を防止することが可能である。図１（ｂ）は、図１（ａ）の薄膜トランジスタアレイを使用して作製した画像表示装置の側断面図の例である。
【００２０】
図１と図２を使用して薄膜トランジスタの製造工程を説明する。まず、基板１上にゲート電極２のストライプ状のパターンを、等間隔に、且つ相互に平行に形成する。次に、前記基板１およびゲート電極２上にゲート絶縁体層３をほぼ基板１の全面に形成する。ゲート絶縁体層３の形成は全面でなくても良く、少なくとも薄膜トランジスタ素子が形成される部位にゲート絶縁体層として形成されていれば良い。次に、前記ゲート絶縁体層３の上に、ソース電極４およびドレイン電極５のパターンを形成する。図示していないが、同時に基板１上にマトリックス状に形成されるソース電極４とドレイン電極５のうち、ソース電極４をゲート電極２と直交する方向に並列接続するように、等間隔且つ相互に平行なストライプ状にソース配線６を形成する（図３参照）。前記ゲート電極２と前記ゲート絶縁体層３と前記ソース電極４および前記ドレイン電極５を形成した前記基板１の上のうち、ソース電極４とドレイン電極５間に、それらの電極に挟まれた部位に、それらの電極を接続する形で半導体層７を形成する。更に具体的には、薄膜トランジスタのソース電極４とドレイン電極５は通常、均一な電極間距離を隔て、且つ各電極の幅方向がその電極間距離より大きく形成されるのが通常である。半導体層７は、そのソース電極４とドレイン電極５の間に、それらの電極と重さなるように形成される。このようにする事で、各電極と半導体層７の電気的な接続が確実なものになる。
【００２１】
このようにして形成された半導体層７の直下には、ゲート絶縁体層３を介してゲート電極２が、ソース電極４とドレイン電極５に重なるように形成されており、そのゲート電極２の電圧によって制御された電流が流れるチャネル部が、ソース電極４とドレイン電極５の間の半導体層７のゲート絶縁体層３側に形成される。
【００２２】
次いで、図１（ａ）では、前記ゲート電極２と前記ゲート絶縁体層３と前記ソース電極４および前記ドレイン電極５と前記半導体層７を形成した前記基板１の上に、半導体層７におけるソース電極４からドレイン電極５に向かう方向、またはその逆方向（以後、チャネル方向と記す）の中心、言い換えればチャネル方向の半導体層７の中心９に対して、チャネル方向の保護層８の中心１０を、前記ソース配線側にオフセットして半導体層７およびソース配線が保護層８によって被覆されるように形成する。このようにすることで、半導体層７に沿って形成するストライプ状の保護層８の幅を、必要以上に太くする必要が無くなり、ドレイン電極５が保護層８によって被覆されてしまうことを回避できる。
【００２３】
本発明の実施形態における基板１に用いる材料は、特に限定されるものではなく、使用可能な材料として、例えばポリエチレンテレフタレート（ＰＥＴ）やポリイミド、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネートなどのフレキシブルなプラスチック材料、石英などのガラス基板やシリコンウェハーなどがある。しかしながら、フレキシブル化や各プロセス温度などを考慮すると、基板としてＰＥＮやポリイミドなどを用いることが望ましい。
【００２４】
本発明の実施形態において、ゲート電極２とソース電極４およびドレイン電極５の電極材料として用いられる材料は、特に限定されるものではないが、使用可能な材料には、金、白金、ニッケル、インジウム錫酸化物などの金属あるいは酸化物の薄膜若しくはポリ（３、４−エチレンジオキシチオフェン）／ポリスチレンスルホネート（ＰＥＤＯＴ／ＰＳＳ）やポリアニリンなどの導電性高分子や金や銀、ニッケルなどの金属コロイド粒子を分散させた溶液若しくは銀など金属粒子を導電材料として用いた厚膜ペーストなどがある。ゲート電極２を形成する方法としては、インクジェット法、フレキソ印刷、スクリーン印刷、ディスペンサなどがある。
【００２５】
本発明の実施形態において、ゲート絶縁体層３として用いられる材料は、特に限定されるものではないが、使用可能な材料には、ポリビニルフェノール、ポリメタクリル酸メチル、ポリイミド、ポリビニルアルコールなどの高分子溶液、アルミナやシリカゲルなどの粒子を分散させた溶液などがある。
【００２６】
本発明の実施形態において、半導体層７の半導体材料として用いられる材料は、特に限定されるものではないが、使用可能な材料には、ポリチオフェン、ポリアリルアミン、フルオレンビチオフェン共重合体、およびそれらの誘導体のような高分子有機半導体材料、およびペンタセン、テトラセン、銅フタロシアニン、ペリレン、およびそれらの誘導体のような低分子有機半導体材料を用いることができるが、低コスト化、フレキシブル化、大面積化を考慮すると印刷法が適用できる有機半導体を用いることが望ましい。
【実施例】
【００２７】
次に、本発明の実施例について説明する。
＜実施例１＞
図２に示したように、まず基板上の互いに平行且つ等間隔に複数のゲート電極２を形成した。基板には、厚さ１２５μｍのＰＥＮ（ポリエチレンナフタレート）フィルムを使用し、ゲート電極２の形成には、銀ナノ粒子インキを使用し、転写印刷法を用いて、ＰＥＮフィルムに転写し、１８０℃、１時間の焼成にて、膜厚０．２μｍのゲート電極パターンを形成した。
【００２８】
次に、ゲート電極２を含む基板上に、ゲート絶縁体層３を形成する。ゲート絶縁体層３を形成する材料には、ポリビニルフェノールをトルエンに５０ｗｔ％溶解した溶液を、ダイコータで塗布し、その後１８０℃、６０分間、クリーンオーブンにて乾燥した。
【００２９】
次に、ゲート絶縁体層３上に、ソース電極４、ドレイン電極５、ソース配線６を一括して形成した。使用した材料は、ゲート電極２を形成した材料と同じ材料を使用し、パターン形成方法も同じ方法を使用した。
【００３０】
次に、ソース電極４とドレイン電極５が対向するチャネル部を覆う形で半導体層７を形成した。半導体層７の材料としては、フルオレン−ビチオフェンコポリマー（Ｆ８Ｔ２）をテトラリンで１．０重量％になるように溶解した溶液を用い、電極の形成に用いたのと同じ方法にて、半導体層７のパターンを形成し、その後、１００℃、６０分間、クリーンオーブンにて乾燥した。
【００３１】
次に、図１に示したように、半導体層７に対して、保護層８をソース配線６側（図３参照）にオフセットすることにより、半導体層７だけでなくソース配線６も被覆するように保護層８を形成した。
【００３２】
保護層８の材料としては、ポリビニルアルコールを純水に５重量％で溶解させたインキを用い、転写印刷法を用いて保護層８のパターンを形成後、１８０℃、６０分間、クリーンオーブンにて乾燥することにより、乾燥後の厚さ３μｍの保護層８を形成した。
【００３３】
次に、図２に示す画素電極１２を形成した。
【００３４】
画素電極１２を形成する材料には、銀ナノ粒子インキを使用し、転写印刷法を用いて、ＰＥＮフィルムに転写し、１８０℃、１時間の焼成にて、画素電極パターンを形成した。
【００３５】
次に、画素電極１２まで形成した薄膜トランジスタアレイを使用して画像表示装置として液晶表示装置を作製した。
【００３６】
このようにして、半導体層７に対してソース配線６側にオフセットして保護層８を形成することで、ソース配線６と画像表示装置の画素電極１２が接触しないため誤った駆動が起こらない薄膜トランジスタアレイおよび画像表示装置を作製することができる。
【００３７】
＜実施例２＞
図１に示したように、まず基板１上に互いに平行且つ等間隔に複数のゲート電極２を形成した。基板１には、厚さ１２５μｍのＰＥＮ（ポリエチレンナフタレート）フィルムを使用し、ゲート電極２の形成には、銀ナノ粒子インキを使用し、転写印刷法を用いて、ＰＥＮフィルムに転写し、１８０℃、１時間の焼成にて、膜厚０．２μｍのゲート電極パターンを形成した。
【００３８】
次に、ゲート電極２を含む基板上に、ゲート絶縁体層３を形成する。ゲート絶縁体層３を形成する材料には、ポリビニルフェノールをトルエンに５０ｗｔ％溶解した溶液を、ダイコータで塗布し、その後１８０℃、６０分間、クリーンオーブンにて乾燥した。
【００３９】
次に、ゲート絶縁体層３上に、ソース電極４、ドレイン電極５、ソース配線６を一括して形成した。使用した材料は、ゲート電極２を形成した材料と同じ材料を使用し、パターン形成方法も同じ方法を使用した。
【００４０】
次に、ソース電極４とドレイン電極５が対向するチャネル部を覆う形で半導体層７を形成した。半導体層７の材料としては、フルオレン−ビチオフェンコポリマー（Ｆ８Ｔ２）をテトラリンで１．０重量％になるように溶解した溶液を用い、電極の形成に用いたのと同じ方法にて、半導体層７のパターンを形成し、その後、１００℃、６０分間、クリーン
オーブンにて乾燥した。
【００４１】
次に、図１に示したように、半導体層７に対して、保護層８をソース配線６側（図３参照）にオフセットすることにより、半導体層７だけでなくソース配線６も被覆するように保護層８を形成した。
【００４２】
保護層８の材料としては、ポリビニルアルコールを純水に５重量％で溶解させたインキを用い、転写印刷法を用いて保護層８のパターンを形成後、１８０℃、６０分間、クリーンオーブンにて乾燥することにより、乾燥後の厚さ３μｍの保護層８を形成した。
【００４３】
次に、図４に示す層間絶縁体層１６を形成した。
【００４４】
層間絶縁体層１６を形成する材料には感光性樹脂を使用し、ダイコータで塗布し、フォトリソグラフィー法を用いてパターンを形成し、その後１８０℃、６０分間、クリーンオーブンにて乾燥することにより層間絶縁体層１６を形成した。
【００４５】
次に、図４に示す画素電極１２を形成した。
【００４６】
画素電極１２を形成する材料には銀ナノ粒子インキを使用し、転写印刷法を用いて、ＰＥＮフィルムに転写し、１８０℃、１時間の焼成にて、画素電極パターンを形成した。
【００４７】
次に、画素電極１２まで形成した薄膜トランジスタアレイを使用し、画像表示装置として液晶表示装置を作製した。
【００４８】
このようにして、半導体層７に対してソース配線６側にオフセットして保護層８を形成し、更に層間絶縁体層１６を形成することで、ソース配線６と画素電極１２が接触しないため誤った駆動が起こらない薄膜トランジスタアレイおよび画像表示装置を作製することができる。
【００４９】
＜比較例１＞
次に、比較例について説明する。
半導体層まで形成する工程は実施例１と全く同様な方法で薄膜トランジスタアレイを作製した。
【００５０】
次に、半導体層７´に対してソース配線６´側にオフセットすることなく、半導体層７´上に保護層８´を形成した。それ以外は全て実施例１と同じ方法で薄膜トランジスタアレイおよび画像表示装置を作製した。その結果、ソース配線６´（ソース電極４´）と画素電極１２´が接触し、画像表示時に誤った駆動をした（図５参照）。
【００５１】
＜比較例２＞
比較例１と同じ方法で薄膜トランジスタアレイを作製した。その結果、ドレイン電極５´が保護層８´によって被覆されてしまい、画素電極１２´とドレイン電極５´を接続することができなくなった（図６参照）。
【００５２】
＜比較例３＞
比較例１と同じ方法で保護層まで薄膜トランジスタアレイを作製した。
【００５３】
次に、実施例２と同じ方法で層間絶縁体層１６´を形成した。その結果、画像表示時に実施例２に比べコントラスト比が劣化した（図７参照）。
【符号の説明】
【００５４】
１…基板
２…ゲート電極
３…ゲート絶縁体層
４、４´…ソース電極
５、５´…ドレイン電極
６、６´…ソース配線
７、７´…半導体層
８、８´…保護層
９…半導体層の中心
１０…保護層の中心
１１…半導体層および保護層
１２、１２´…画素電極
１３、１３´…表示媒体
１４、１４´…対向電極
１５、１５´…対向基板
１６、１６´…層間絶縁体層
【図１】
0006627213.tif 000002
【図２】
0006627213.tif 000003
【図３】
0006627213.tif 000004
【図４】
0006627213.tif 000005
【図５】
0006627213.tif 000006
【図６】
0006627213.tif 000007
【図７】
0006627213.tif 000008