(57)【特許請求の範囲】
【請求項１】
ＤＣ入力電圧を受け取るように構成された入力端子と、
入力端子に接続された一次コイルと二次コイルを備える変圧器（１０）と、
前記一次コイルを流れる電流を切り替えるように構成された半導体スイッチ（３）と、
前記ＤＣ入力電圧を測定するように構成された第１の測定ユニットと、
前記半導体スイッチ（３）の両端の電圧を測定するように構成された第２の測定ユニットと、
同期端子を有し、前記同期端子に入力される同期信号に応じて、前記半導体スイッチ（３）に一定の周波数でスイッチング信号を出力するように構成されたコントロールユニット（９）と、
前記第１の測定ユニットにより測定されたＤＣ入力電圧と前記第２の測定ユニットにより測定された電圧とに基づいて、前記コントロールユニット（９）から出力されるスイッチング信号が可変となるように、同期信号を前記同期端子に送信するように構成された周波数調整ユニット（６，７，８）とを備え、
前記周波数調整ユニットは、第１の測定ユニットによって測定されたＤＣ入力電圧および第２の測定ユニットによって測定された電圧を所定の時間だけ遅延させるように構成された遅延ユニット（７）を備える構成としているフライバックコンバータ。
【請求項２】
前記所定の時間遅延は、前記変圧器（１０）の並列共振振動の周期の４分の１に等しい構成としてなる請求項１に記載のフライバックコンバータ。
【請求項３】
前記遅延ユニット（７）は、ローパスフィルタである構成としてなる請求項１または２に記載のフライバックコンバータ。
【請求項４】
前記周波数調整ユニットは、
前記遅延したＤＣ入力電圧を、前記第２の測定ユニットによって測定された前記遅延した電圧と比較し、
前記遅延したＤＣ入力電圧が、第２の測定ユニットによって測定された前記遅延した電圧と等しいときにコントロールユニット（９）に同期信号を送信するように構成されたコンパレータ（８）を備える構成としてなる請求項１乃至３のいずれかに記載のフライバックコンバータ。
【請求項５】
前記周波数調整ユニットは、前記第１の測定ユニットによって測定された前記ＤＣ入力電圧と前記第２の測定ユニットによって測定された前記電圧との差を計算するように構成された微分回路（６）を備え、
前記遅延ユニット（７）は、前記微分回路（６）により計算された差を遅延させるように構成とし、
前記コンパレータ（８）は、遅延差がゼロを切るときに前記コントロールユニット（９）に同期信号を送信するように構成してなる請求項４に記載のフライバックコンバータ。
【請求項６】
前記コンパレータ（８）は、前記第１の測定ユニットによって測定された前記ＤＣ入力電圧が前記遅延した電圧の信号に再び等しくなったときに同期信号をリセットするように構成してなる請求項４乃至５のいずれかに記載のフライバックコンバータ。
【請求項７】
前記周波数調整ユニットは、前記第１の測定ユニットによって測定された前記ＤＣ入力電圧および前記第２の測定ユニットによって測定された前記電圧を減衰するように構成された減衰ユニット（４，５）を備える構成とした先行する請求項１乃至６のいずれかに記載のフライバックコンバータ。
【請求項８】
前記スイッチング信号はＰＷＭ信号であり、
前記コントロールユニット（９）は、前記半導体スイッチ（３）を同期信号と同期するように切り替える構成とした先行する請求項１乃至７のいずれかに記載のフライバックコンバータ。
【請求項９】
前記同期信号は方形波信号である構成とした先行する請求項１乃至８のいずれかに記載のフライバックコンバータ。
【請求項１０】
前記周波数調整ユニット（６，７，８）は、前記フライバックコンバータ操作の各サイクルで前記同期端子に前記同期信号を送信するように構成された先行する請求項１乃至９のいずれかに記載のフライバックコンバータ。
【請求項１１】
前記コントロールユニット（９）は、一定周波数を出力するように構成された発振器（１１）を備え、
前記一定周波数は、前記コントロールユニットから出力される可変周波数の所望の最小値より低く設定される構成とした先行する請求項１乃至１０のいずれかに記載のフライバックコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、疑似共振フライバックコンバータに関する。より具体的には、本発明は、変調されたＨＶ電圧を生成するために、バッテリで供給される自動車用高電圧（ＨＶ）増幅器で使用される疑似共振フライバックコンバータに関する。
【背景技術】
【０００２】
フライバックコンバータの一般的なレイアウトを図１に示す。フライバックコンバータは、電源１００からのＤＣ入力電圧を負荷１に対する別のＤＣ電圧に変換する。この目的のため、フライバックコンバータは、コアと半導体スイッチ３を備えた変圧器１０を備えてなる。スイッチ３のスイッチング動作は、コントローラ１１０により制御される。
【０００３】
スイッチ３が閉じられると、電流が変圧器１０の一次巻線を流れる。エネルギーは、変圧器１０の磁場に蓄積される。ダイオード１２０は、電流が変圧器１０の二次巻線を通って負荷１に流れるのを防ぐ。より具体的には、ダイオード１２０は、二次巻線に直列に接続された逆バイアスダイオードである。この段階で、コンデンサ１３０は、負荷１に電気エネルギーを供給する。
【０００４】
その後、コントローラ１１０は、スイッチ３を開けることで、変圧器１０の一次巻線を流れる電流をゼロにする。同時に、二次ダイオードが導通を開始し、二次電流がピーク値まで上昇する。変圧器は、エネルギーをコンデンサ１３０と負荷１に送り出す。
【０００５】
コントローラ１１０は、デューティ比が負荷１に伝達されるエネルギー量を制御するスイッチ３にＰＷＭ信号を供給する。
【０００６】
スイッチ３のスイッチング動作を制御するには、さまざまな方法がある。
【０００７】
従来の固定／一定周波数のフライバックコンバータでは、スイッチ３は固定周波数でオンになり、１次側の電流が所望のレベルに達するとオフになる。
【０００８】
変圧器１０のコアに蓄積されたエネルギーが負荷１に放出されると（コアは消磁される）、主インダクタンスと巻線キャパシタンスおよびスイッチ３の出力キャパシタンスが、スイッチ３のドレイン−ソース電圧の減衰振動を誘発する共振回路を形成する（いわゆる並列共振振動）。したがって、スイッチ３は、高電圧周期中に閉じられ、高いスイッチング損失をもたらす。さらに、並列共振波は、クロックサイクルの全フリーホイーリング周期で発振し、コアでさらなる電力消費をもたらす。
【０００９】
さらに、フライバックコンバータには、寄生損失が高くなるようなさらなる発振がある（例：漏れインダクタンスと巻線キャパシタンス）。この場合、変圧器の漏れインダクタンスは、巻線キャパシタンスとこの並列接続された負荷ダイオードキャパシタンスで発振し、ターンオン中に直列共振回路を引き起こす。漏れインダクタンスは一次巻線のインダクタンスよりもはるかに小さいため、直列共振振動の周波数は並列共振振動の周波数よりも高くなる。
スイッチのターンオン時間中の直列共振電流は一次電流に重畳され、電流検出をより困難にする。これは、電流モード制御がしばしば失敗することを意味する。さらに、これらの電流はコアを磁化するため、コアの温度が高くなる。
【００１０】
したがって、直列および並列共振振動は、一定周波数のフライバックコンバータの効率を低下させる。
【００１１】
可変周波数のフライバックコンバータ（疑似共振フライバックコンバータとも呼ばれる）は、共振振動の影響を劇的に最小化した。疑似共振では、ドレイン-ソース電圧が最小値（負の谷点）に達すると、コントローラ１１０によってスイッチ３がサイクルごとにオンになる。すべての変圧器のエネルギーが負荷１に伝送された場合でも、コアの消磁後にこの谷点は発生する。従来、谷点の検出には補助巻線が使用されていた。疑似共振フライバックコンバータは、可変周波数の不連続モードで動作し、その値は、本質的に負荷抵抗と入力電圧に依存する。
【００１２】
上記に鑑みて、本発明の目的は、一定周波数のフライバックコンバータの問題を克服し、単純なレイアウトで疑似共振フライバックコンバータを実現することである。
【発明の概要】
【００１３】
この目的は、請求項１に記載のフライバックコンバータによって達成される。
【００１４】
フライバックコンバータは、ＤＣ入力電圧を受け取る入力端子、入力端子に接続された一次コイルと二次コイルを有する変圧器、一次コイルの電流の流れを切り替える半導体スイッチ、ＤＣ入力電圧を測定する第１の測定ユニット、および半導体スイッチの両端子間の電圧を測定するように構成された第２の測定ユニットを備えている。フライバックコンバータは、同期端子を有し同期端子に入力された同期信号に従って一定の周波数で半導体スイッチにスイッチング信号を出力するように構成されたコントロールユニットも備えている。さらに、フライバックコンバータは、コントロールユニットから出力されるスイッチング信号の周波数が可変になるように、第１の測定ユニットにより測定されるＤＣ入力電圧と、第２の測定ユニットによって測定される電圧に基づき同期端子に同期信号を送信するように構成された周波数調整ユニットを備えている。周波数調整ユニットは、第１の測定ユニットによって測定されたＤＣ入力電圧および第２の測定ユニットによって測定された電圧を所定の時間だけ遅延させるように構成された遅延ユニットを備えている。
【００１５】
したがって、本発明は、疑似共振フライバックコントローラとして固定周波数フライバックコントローラを使用する。そのため、本発明は、一定周波数のフライバックコントローラの同期入力を操作する。これにより、補助巻線が不要になり、フライバックコンバータのレイアウトが簡素化される。さらに、この設計により、寄生成分の影響が最小限に抑えられ、フライバックコンバータの効率が向上し、ＥＭＣ放射が低減される。
【００１７】
一態様によれば、所定の時間遅延は、変圧器の並列共振振動の周期の４分の１に等しい。この遅延時間により、谷点を確実に検出できる。
【００１８】
他の態様によれば、遅延ユニットはローパスフィルタである。ローパスフィルタを使用すると、フライバックコンバータの単純な設計が可能になる。
【００１９】
他の態様によれば、周波数調整ユニットは、遅延ＤＣ入力電圧を、第２の測定ユニットによって測定された遅延電圧と比較し、遅延ＤＣ入力電圧が第２の測定ユニットによって測定された遅延電圧と等しいときにコントロールユニットに同期信号を送信するように構成されたコンパレータを備える。
【００２０】
他の態様によれば、周波数調整ユニットは、第１の測定ユニットによって測定されたＤＣ入力電圧と第２の測定ユニットによって測定されたＶｄｓ電圧との差を計算するように構成された微分回路を備え、遅延ユニットは、微分回路により計算された差を遅延させるように構成とし、コンパレータは、遅延差がゼロを切るときにコントロールユニットに同期信号を送信する。
【００２１】
他の態様によれば、コンパレータは、第１の測定ユニットによって測定されたＤＣ入力電圧が遅延電圧信号に再び等しくなったときに同期信号をリセットする。
【００２２】
他の態様によれば、周波数調整ユニットは、第１の測定ユニットによって測定されたＤＣ入力電圧および第２の測定ユニットによって測定された電圧を減衰するように構成された減衰ユニットを備える。
【００２３】
他の態様によれば、スイッチング信号はＰＷＭ信号であり、コントロールユニットは、半導体スイッチを同期信号と同期するようにオンにする。
【００２４】
他の態様によれば、同期信号は方形波信号である。
【００２５】
他の態様によれば、周波数調整ユニットは、フライバックコンバータ操作の各サイクルで同期端子に同期信号を送信するように構成される。
【００２６】
他の態様によれば、コントロールユニットは、一定周波数を出力するように構成された発振器を備え、一定周波数は、コントロールユニットから出力される可変周波数の所望の最小値より低く設定される。
【図面の簡単な説明】
【００２７】
【図１】図１は、フライバックコンバータの一般的なレイアウトを示している。
【図２】図２は、本発明の実施形態によるフライバックコンバータを示している。
【図３】図３は、本発明の一実施形態による様々な電圧信号の時間的挙動を示している。
【発明を実施するための形態】
【００２８】
次に、特定の実施形態を用いて本発明について説明する。特定の実施形態は、当業者に、より良い理解を提供するために提示するものであり、特許請求の範囲によって定義される本発明の範囲を、限定する意図はない。特に、明細書を通して独立して説明された実施形態は、相互に排他的でない範囲でさらなる実施形態を形成するために組み合わせることができる。
【００２９】
図２は、本発明の実施形態によるフライバックコンバータを示している。
【００３０】
フライバックコンバータは、ＤＣ入力電圧ＶｉｎＤＣを受信するように構成された入力端子を備えている。ＤＣ入力電圧ＶｉｎＤＣは、電源２から供給される。電源は車両バッテリであってもよい。
【００３１】
フライバックコンバータは、入力端子に接続された一次コイルと二次コイルを含む変圧器１０をさらに備えている。
【００３２】
二次コイルは、ＤＣ入力電圧ＶｉｎＤＣとは異なるＤＣ電圧が供給される負荷１に接続されている。二次側回路は、コンデンサとダイオードも含む。
【００３３】
フライバックコンバータは、一次コイルを通る電流の流れを切り替えるように構成された半導体スイッチ３をさらに備える。半導体スイッチ３は、ＭＯＳＦＥＴ（金属酸化物半導体電界効果トランジスタ）、特にＶＭＯＳでもよい。半導体スイッチ３が閉じられると、電流が一次巻線を流れる。半導体スイッチ３が開いていると、一次巻線を流れる電流は止められる。
【００３４】
フライバックコンバータは、さらに、ＤＣ入力電圧ＶｉｎＤＣを測定するように構成された第１の測定ユニット、および半導体スイッチの両端子間の電圧Ｖｄｓを測定するように構成された第２の測定ユニットを備えている。半導体スイッチ３の電圧Ｖｄｓは、基本的には、一次巻線における入力バッテリ電圧と反射出力電圧の合計である。フライバックコンバータは、さらに、同期端子を有し同期端子に入力される同期信号に応じて一定の周波数でスイッチング信号を半導体スイッチ３に出力するように構成されたコントロールユニット９を備える。コントロールユニット９の出力は、半導体スイッチ３のゲート端子に接続されている。したがって、コントロールユニット９は、半導体スイッチ３のゲートドライバとして機能する。
【００３５】
コントロールユニット９の主な機能は、半導体スイッチを一定の周波数で切り替えることである。換言すれば、コントロールユニット９は、一定周波数のフライバックコンバータ（一定周波数コントローラ）用の従来のコントロールユニットである。この従来の固定周波数コントローラは、固定周波数スイッチング信号を入力同期信号と同期させるために同期端子を備えている。つまり、同期信号が入力に接続されると、新しいクロックサイクルが開始される。より具体的には、コントロールユニット９は、同期信号の立ち上がりエッジが検出されると、スイッチング信号の出力を開始する。同期信号の立ち下がりエッジは、コントロールユニット９によって無視される。
【００３６】
同期信号は、方形波信号であることが好ましい。この場合、同期端子で方形波信号の立ち上がりエッジが受信されると、新しいスイッチングサイクルが開始される。換言すれば、スイッチング信号の立ち上がりエッジは、方形波信号の立ち上がりエッジと同期する。
【００３７】
スイッチング信号はＰＷＭ信号にすることができる。この場合、コントロールユニット９は、ＰＷＭ信号を生成して出力するように構成されたＰＷＭユニット１３を備える。ＰＷＭ信号の立ち上がりエッジは、同期信号と同期するように出力される。つまり、ＰＷＭ信号の立ち上がりエッジは、同期信号の立ち上がりエッジに対応する。
【００３８】
コントロールユニット９は、一定周波数ｆｃｌｏｃｋを生成するように構成された発振器１１と、一定周波数の値を調整するように構成された調整ユニット１２とを備えてもよい。一定周波数ｆｃｌｏｃｋは、コントロールユニットから出力される可変周波数の所望の最小値よりも低く設定することが好ましい。換言すれば、発振器１１の一定周波数ｆｃｌｏｃｋは、調整ユニット１２によって、疑似共振フライバックコンバータの所望の最小スイッチング周波数よりも低い値に調整される。一定周波数ｆｃｌｏｃｋの一般的な値は３０ｋＨｚである。一定周波数ｆｃｌｏｃｋは通常、フライバックコントローラの製造中に設定され、出荷後も変更されない。疑似共振フライバックコンバータのスイッチング周波数は、通常５０〜３００ｋＨｚ程である。
【００３９】
本発明によれば、一定周波数のコントロールユニット９は、疑似共振フライバックコンバータを駆動するために使用される。具体的には、コントロールユニット９の同期入力は、コントロールユニット９によって生成された一定の周波数を可変にするために使用される。谷信号（同期信号）は、コントローラ９の同期入力をサイクルごとにトリガするために、一次スイッチのＶｄｓ電圧から得られる。同期入力の各トリガパルスは、同期入力の各同期信号で一定周波数ｆｃｌｏｃｋを設定することにより、新しいＰＷＭサイクルを開始する。
【００４０】
この目的のために、フライバックコンバータは、第１の測定ユニットによって測定されたＤＣ入力電圧ＶｉｎＤＣと第２の測定ユニットによって測定された電圧Ｖｄｓに基づいて、コントロールユニット９から出力されるスイッチング信号の周波数が可変になるように同期端子への同期信号を送信するように構成された周波数調整ユニットをさらに備える。換言すれば、同期信号は、変圧器のフリーホイーリング期間に発生する並列共振振動の最初の谷で、新しいクロックサイクルをトリガするトリガ信号として機能する。フライバックコンバータの周波数は、コントロールユニット９によって定義されなくなる。コントロールユニット９の同期入力に接続された同期信号は、スイッチング周波数を定義する。
【００４１】
周波数調整ユニットは、第１の測定ユニットによって測定されたＤＣ入力電圧ＶｉｎＤＣと第２の測定ユニットによって測定された電圧Ｖｄｓとの間の差を所定の時間遅延させる遅延ユニット７を備えてもよい。遅延ユニット７は、好ましくは単極ローパスフィルタである。
【００４２】
所定の時間遅延は、好ましくは、変圧器１０の並列共振振動の期間の４分の１に等しい。この時間遅延により、並列共振振動中のドレイン−ソース電圧Ｖｄｓの谷点を確実に検出することができる。
【００４３】
本発明の一態様は、遅延ドレイン−ソース電圧Ｖｄｓと遅延ＤＣ入力電圧ＶｉｎＤＣとの比較に依存する。この目的のため、周波数調整ユニットは、測定された遅延ＤＣ入力電圧ＶｉｎＤＣと遅延電圧信号Ｖｄｓとを比較するように構成されるコンパレータ８を備える。遅延ドレイン-ソース電圧ＶｄｓがＤＣ入力電圧ＶｉｎＤＣと等しい場合、コンパレータ８はコントロールユニット９へ同期信号を送信する。
【００４４】
図２に示す実施形態では、上記の比較は、ＤＣ入力電圧ＶｉｎＤＣとドレイン−ソース電圧Ｖｄｓとの差を計算するように構成された差動回路６を使用して実行される。この場合、遅延ユニット７は、差動回路６によって計算された差を遅延させるように構成され、コンパレータ８は、遅延した減速差がゼロを超えると同期信号をコントロールユニット９に送信する。このようにして、ＤＣ入力電圧ＶｉｎＤＣとドレイン−ソース電圧Ｖｄｓの同等性が検出される。
【００４５】
しかしながら、ＤＣ入力電圧ＶｉｎＤＣとドレイン−ソース電圧Ｖｄｓが等しい値であることを判定することは、図２に示される特定の場合に限定されるものではない。差分計算はオプションである。
【００４６】
コンパレータ８は、遅延立上りＶｄｓ信号が再び遅れたＤＣ入力電圧に等しくなったときに同期トリガ信号をリセットするヒステリシスを備えて構成される。コンパレータ８は、高速コンパレータであることが好ましい。
【００４７】
周波数調整ユニットは、ＤＣ入力電圧ＶｉｎＤＣおよびドレイン−ソース電圧Ｖｄｓを減衰するように構成された減衰ユニット４，５を備えても良い。減衰ユニットは、好ましくは、ＤＣ入力電圧ＶｉｎＤＣおよびドレイン−ソース電圧Ｖｄｓに対して別々の減衰回路を提供する。減衰回路は、分圧器であることが好ましい。
【００４８】
さらに、周波数調整ユニットは、フライバックコンバータの操作の各サイクルで同期端子に同期信号を送信するように構成されてもよい。
【００４９】
図３は、本発明の一実施形態による異なる電圧信号の時間的挙動を示している。 
【００５０】
図３は、半導体スイッチ３のドレイン−ソース電圧Ｖｄｓ、ローパスフィルタ７により生成された遅延ドレイン−ソース電圧Ｖｄｓ−Ｌｐ、入力電圧ＶｉｎＤＣ、同期信号Ｖｄｓ−ｖａｌｌｅｙおよびコントロールユニット９から出力されるクロック信号を示している。
【００５１】
減衰されたドレイン−ソース電圧Ｖｄｓは、時間ｔｄｅｌａｙだけ遅延する。時間ｔｄｅｌａｙは、ドレイン−ソース電圧Ｖｄｓが並列共振振動の最初の谷点に到達したときに、遅延ドレイン−ソース電圧Ｖｄｓ−Ｌｐが入力電圧ＶｉｎＤＣと等しくなるように設定される。このため、時間ｔｄｅｌａｙは、変圧器１０の周知の並列共振振動の周期持続時間の４分の１に設定されてもよい。
【００５２】
この時点で、同期信号Ｖｄｓ−ｖａｌｌｅｙがコントロールユニット９に出力される。同期信号Ｖｄｓ−ｖａｌｌｅｙの立ち上がりエッジは、一次スイッチのゲートを駆動することにより新しいクロックサイクルを開始するようにコントロールユニット９をトリガする。ゲート駆動クロック信号がオフになると、ドレイン−ソース電圧Ｖｄｓが上昇し、スイッチオフ時の深刻な共振振動が始まる（負荷ダイオードキャパシタンスの短絡のために直列共振のスイッチが入ることとは異なる）。
【００５３】
図３は、遅延立ち上がりドレイン−ソース電圧Ｖｄｓ−Ｌｐが入力電圧ＶｉｎＤＣに再び等しくなったときに同期信号がリセットされることを例示的に示している。即ち、遅延ドレイン−ソース電圧Ｖｄｓ−Ｌｐは、入力電圧ＶｉｎＤＣよりも大きくなる。ただし、同期トリガ信号をリセットする正確な時点は重要ではない。同期信号は、フライバック操作の次のサイクルが始まる前にリセットされる必要がある。疑似共振では、スイッチオン開始点のｔｏｎで、ランプアップ電流はまだゼロであり、したがって反射変圧器電圧Ｖｐｒｉｍとドレイン-ソース電圧Ｖｄｓは最小値である。したがって、スイッチオン損失は削減され、全体的な効率とＥＭＣ動作が向上する。
【００５４】
疑似共振フライバックコンバータのその他の利点は、変圧器の共振電流と共振電圧の低減であり、これによりＥＭＣがさらに向上し、コア損失が低減し、効率が向上する。
【図１】
0006773920.tif 000002
【図２】
0006773920.tif 000003
【図３】
0006773920.tif 000004