(57)【特許請求の範囲】
【請求項１】
第１の入力端子と第２の入力端子と出力端子とを有する増幅器、ここで、前記第１の入力端子が、基準電圧を受信するように構成され、前記増幅器は、前記第２の入力端子における電圧を前記第１の入力端子における前記基準電圧と同じに維持するように動作する、と、
同調電圧を生成するように構成された抵抗器のアレイ、ここにおいて、前記抵抗器のアレイは、それぞれ直列に接続された複数の抵抗器を備える、と、
第１の複数のスイッチ、ここにおいて、前記第１の複数のスイッチは、一端が前記増幅器の第２の入力端子に結合され、他端のそれぞれが前記抵抗器間のノードに結合されるように構成され、前記第１の複数のスイッチが、前記増幅器の前記第２の入力端子に接続するように、抵抗器の前記アレイ中の少なくとも１つの抵抗器を選択することによって前記増幅器の利得を調整するように構成される、と、
ゲート端子と、ソース端子と、ドレイン端子とを有する第１のトランジスタ、
ここにおいて、前記増幅器の前記出力端子が、前記トランジスタの前記ゲート端子に結合され、
前記第１のトランジスタが、ｐ形金属酸化物半導体電界効果（ＰＭＯＳ）トランジスタである、と、
第２の複数のスイッチ、ここにおいて、前記第２の複数のスイッチは、一端が前記ＰＭＯＳトランジスタの前記ドレイン端子と結合され、他端のそれぞれが前記ノードのそれぞれとに結合されるように構成される、と
を備えるコンバータ。
【請求項２】
前記第２の複数のスイッチが、抵抗器の前記アレイ中の、前記第１の複数のスイッチによって選択されなかった抵抗器を前記第１のトランジスタの前記ドレイン端子に短絡させるように構成された、請求項１に記載のコンバータ。
【請求項３】
前記第１の複数のスイッチおよび前記第２の複数のスイッチの対応するスイッチのペアが同期して動作させられる、請求項１に記載のコンバータ。
【請求項４】
前記第１の複数のスイッチと前記第２の複数のスイッチとが、前記増幅器の前記第２の入力端子における第２の電圧を与えるように抵抗器の前記アレイをプログラムするように構成された、請求項１に記載のコンバータ。
【請求項５】
前記増幅器の前記第２の入力端子における前記第２の電圧は、前記増幅器が前記第１のトランジスタを通って流れる電流を調節することを可能にする、請求項４に記載のコンバータ。
【請求項６】
前記増幅器の前記第１の入力端子が正入力端子であり、前記第２の入力端子が負入力端子である、請求項１に記載のコンバータ。
【請求項７】
前記増幅器の前記第２の入力端子への、抵抗器の前記アレイ中の前記少なくとも１つの選択された抵抗器の接続が、前記第１の複数のスイッチからの、またはそれらへの電流フローを最小限に抑えるための開放端子として構成された、請求項１に記載のコンバータ。
【請求項８】
出力電流を生成するように構成された同調電流デジタルアナログコンバータと、
前記同調電圧と前記出力電流とを受信および比較するように構成された比較器と、
をさらに備える、請求項１に記載のコンバータ。
【請求項９】
増幅器の第１の入力端子と第２の入力端子とにおいてそれぞれ受信された第１の信号と第２の信号とを比較すること、ここにおいて、前記第１の信号が基準電圧である、と、
前記第２の信号における電圧を、前記第１の信号における電圧と同じに維持することと、
第１の複数のスイッチによって、抵抗器のアレイ中の少なくとも１つの抵抗器を選択し、前記増幅器の前記第２の入力端子に結合すること、ここにおいて、前記抵抗器のアレイは、それぞれ直列に接続された複数の抵抗器を備え、前記第１の複数のスイッチは、一端が前記増幅器の第２の入力端子に結合され、他端のそれぞれが前記抵抗器間のノードに結合されるように構成される、と、
前記選択された少なくとも１つの抵抗器によって同調電圧を生成することと、
ゲート端子と、ソース端子と、ドレイン端子とを有するトランジスタを使用して電流を供給することと
を備え、
前記トランジスタの前記ゲート端子が、前記増幅器の出力端子に結合され、
前記トランジスタが、ｐ形金属酸化物半導体電界効果（ＰＭＯＳ）トランジスタであり、
第２の複数のスイッチが、一端が前記ＰＭＯＳトランジスタの前記ドレイン端子と結合され、他端のそれぞれが前記ノードのそれぞれとに結合される、方法。
【請求項１０】
前記第２の複数のスイッチを使用して、抵抗器の前記アレイの、前記第１の複数のスイッチによって選択されなかった抵抗器を前記トランジスタの前記ドレイン端子に短絡させること、
をさらに備える、請求項９に記載の方法。
【請求項１１】
正入力端子と負入力端子と出力端子とを有する増幅器、ここで、前記正入力端子が、基準電圧を受けるように構成され、前記増幅器は、前記負入力端子の入力における電圧を前記正入力端子における前記基準電圧と同じに維持するように動作する、と、
ゲート端子と、ソース端子と、ドレイン端子とを有する第１のトランジスタ、ここで、前記増幅器の前記出力端子が、前記トランジスタの前記ゲート端子に結合される、と、
同調電圧を生成するように構成された第１、第２、第３、第４および第５の抵抗器、ここにおいて、前記第１、第２、第３、第４および第５の抵抗器は、直列に接続されるように構成される、と、
一端が前記増幅器の前記負入力端子に結合され、他端が前記第１の抵抗器と、前記第１の抵抗器に結合された第３の抵抗器との間の第１のノードとに結合された第１のスイッチ、ここで、前記第１の抵抗器が、前記接地電圧に結合された前記第２の抵抗器に結合され、前記同調電圧が、前記第１の抵抗器と前記第２の抵抗器との間の結合ノードにおいて生成される、と、
一端が前記増幅器の前記負入力端子に結合され、他端が前記第３の抵抗器と、前記第３の抵抗器に結合された第４の抵抗器との間の第２のノードに結合された第２のスイッチと、
一端が前記増幅器の前記負入力端子に結合され、他端が前記第４の抵抗器と、前記第４の抵抗器に結合された第５の抵抗器との間の第３のノードに結合された第３のスイッチと、
一端が前記増幅器の前記負入力端子に結合され、他端が前記第１のトランジスタの前記ドレイン端子に結合された第４のスイッチと、
一端が前記第１のトランジスタの前記ドレイン端子に結合され、他端が前記第１のノードに結合された第５のスイッチと、
一端が前記第１のトランジスタの前記ドレイン端子に結合され、他端が前記第２のノードに結合された第６のスイッチと、
一端が前記第１のトランジスタの前記ドレイン端子に結合され、他端が前記第３のノードに結合された第７のスイッチと
を備える、電圧電流コンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
[0001]本発明は、一般に電圧電流コンバータに関し、より詳細には、電流誤差と出力電圧基準誤差とを最小限に抑えるように構成された電圧電流コンバータに関する。
【背景技術】
【０００２】
[0002]低雑音、低電力、広帯域、および高分解能デジタルアナログコンバータ（ＤＡＣ）は、ロングタームエボリューション（ＬＴＥ（登録商標））など、高度ワイヤレス規格のために重要である。電力増幅器（ＰＡ）の出力電力制御をサポートするために、ＤＡＣのフルスケール電流が、１ｄＢ／ステップ精度で−１８ｄＢから０ｄＢまで同調されることが必要とされる。ＤＡＣのためのこの正確な電流要件を達成するために、ＤＡＣ中の電圧電流コンバータが、極めて安定しており、正確である必要がある。しかしながら、従来の電圧電流コンバータの出力電圧および電流は、一般に、プロセス−電圧−温度（ＰＶＴ）にわたるオン抵抗変動と、電圧電流コンバータ中のスイッチの漏れ電流とにより、大きい変動ならびに不正確さを示す。これは、ＤＡＣの出力フル電流較正を不正確にさせ、ＤＡＣ性能を制限する。
【発明の概要】
【０００３】
[0003]本発明は、利得設定スイッチ漏れと、プロセス−電圧−温度（ＰＶＴ）にわたるスイッチのオン抵抗変動とによる、電流誤差と出力電圧基準誤差とを最小限に抑えるように構成された、ＤＡＣアーキテクチャにおける基準タグ同調ベースの電圧電流コンバータを提供する。
【０００４】
[0004]一実施形態では、コンバータが開示される。本コンバータは、第１の入力端子と第２の入力端子と出力端子とを有する増幅器、ここで、第１の入力端子は、基準電圧を受信するように構成される、と、同調電圧を生成するように構成された抵抗器のアレイと、増幅器の第２の入力端子と抵抗器のアレイとに結合された第１の複数のスイッチ、ここで、第１の複数のスイッチは、増幅器の第２の入力端子に接続するように、抵抗器のアレイ中の少なくとも１つの抵抗器を選択することによって増幅器の利得を調整するように構成される、とを含む。
【０００５】
[0005]別の実施形態では、装置が開示される。本装置は、それぞれ、第１の入力端子と第２の入力端子とにおいて受信された第１の信号と第２の信号とを比較するための手段、ここにおいて、第１の信号は基準電圧である、と、抵抗器のアレイ中の少なくとも１つの抵抗器を選択し、比較するための手段の第２の入力端子に結合するための手段とを含む。
【０００６】
[0006]別の実施形態では、方法が開示される。本方法は、それぞれ、増幅器の第１の入力端子と第２の入力端子とにおいて受信された第１の信号と第２の信号とを比較すること、ここにおいて、第１の信号は基準電圧である、と、抵抗器のアレイ中の少なくとも１つの抵抗器を選択し、増幅器の第２の入力端子に結合することとを含む。
【０００７】
[0007]さらなる実施形態では、電圧電流コンバータが開示される。本電圧電流コンバータは、正入力端子と負入力端子と出力端子とを有する増幅器、ここで、正入力端子は、基準電圧を受信するように構成される、と、同調電圧を生成するように構成された第１、第２、第３、第４および第５の抵抗器と、増幅器の負入力端子と第１の抵抗器とに結合された第１のスイッチ、ここで、第１の抵抗器は、接地電圧に結合された第２の抵抗器に結合され、同調電圧が、第１の抵抗器と第２の抵抗器との間の結合ノードにおいて生成される、と、増幅器の負入力端子と第１の抵抗器に結合された第３の抵抗器とに結合された第２のスイッチと、増幅器の負入力端子と第３の抵抗器に結合された第４の抵抗器とに結合された第３のスイッチと、増幅器の負入力端子と第４の抵抗器に結合された第５の抵抗器とに結合された第４のスイッチとを含む。
【０００８】
[0008]本発明の他の特徴および利点は、例として、本発明の態様を示す本明細書から明らかであろう。
【０００９】
[0009]本発明の詳細は、それの構造と動作の両方について、添付のさらなる図面の検討によって部分的に収集され得、同様の参照番号は同様の部分を指す。
【図面の簡単な説明】
【００１０】
【図１】[0010]ワイヤレス通信システムと通信する例示的なワイヤレスデバイスの図。
【図２】[0011]図１のワイヤレスデバイスの一実施形態であるワイヤレスデバイスの例示的な設計のブロック図。
【図３】[0012]電圧電流コンバータブロックの一般的な実装形態の概略図。
【図４】[0013]本開示の一実施形態による、デジタルアナログコンバータ（ＤＡＣ）の機能ブロック図。
【図５】[0014]本開示の一実施形態による、電圧電流コンバータの概略図。
【図６】[0015]ＰＶＴ変動にわたる、図３に示されている一般的な実装形態対図５に示されている改善された実装形態の同調基準電圧（Ｖrtune_ref）の比較プロット。
【図７】[0016]本開示の一実施形態による、電圧を電流に変換するための例示的な方法の流れ図。
【図８】[0017]本開示の一実施形態による、電圧を電流に変換するように構成された例示的な装置の機能ブロック図。
【発明を実施するための形態】
【００１１】
[0018]本明細書で説明するいくつかの実施形態は、利得設定スイッチ漏れと、プロセス−電圧−温度（ＰＶＴ）にわたるスイッチのオン抵抗変動とによる、電流誤差と出力電圧基準誤差とを最小限に抑えるように構成された、ＤＡＣアーキテクチャにおける基準タグ同調ベースの電圧電流コンバータを提供する。以下に示す発明を実施するための形態は、本開示の例示的な設計を説明するものであり、本開示が実施され得る設計のみを表すものではない。「例示的」という用語は、本明細書では、「例、事例、または例示の働きをすること」を意味するために使用する。「例示的」として本明細書で説明するいかなる設計も、必ずしも他の設計よりも好ましいまたは有利であると解釈されるべきであるとは限らない。発明を実施するための形態は、本開示の例示的な設計の完全な理解を与えるための具体的な詳細を含む。本明細書で説明する例示的な設計はこれらの具体的な詳細なしに実施され得ることが当業者には明らかであろう。いくつかの事例では、本明細書で提示する例示的な設計の新規性を不明瞭にしないように、よく知られている構造およびデバイスをブロック図の形式で示す。
【００１２】
[0019]図１は、ワイヤレス通信システム１００と通信する例示的なワイヤレスデバイス１１０である。ワイヤレスシステム１００は、ロングタームエボリューション（ＬＴＥ：Long Term Evolution）システム、符号分割多元接続（ＣＤＭＡ）システム、モバイル通信用グローバルシステム（ＧＳＭ（登録商標）：Global System for Mobile Communications）システム、ワイヤレスローカルエリアネットワーク（ＷＬＡＮ：wireless local area network）システム、または何らかの他のワイヤレスシステムであり得る。ＣＤＭＡシステムは、広帯域ＣＤＭＡ（ＷＣＤＭＡ（登録商標））、ＣＤＭＡ  １Ｘ、エボリューションデータオプティマイズド（ＥＶＤＯ：Evolution-Data Optimized）、時分割同期ＣＤＭＡ（ＴＤ−ＳＣＤＭＡ：Time Division Synchronous CDMA）、またはＣＤＭＡの何らかの他のバージョンを実装し得る。簡単のために、図１は、２つの基地局１２０および１２２と、１つのシステムコントローラ１３０とを含むワイヤレスシステム１００を示している。概して、ワイヤレスシステムは、任意の数の基地局と、ネットワークエンティティの任意のセットとを含み得る。
【００１３】
[0020]ワイヤレスデバイス１１０は、ユーザ機器（ＵＥ）、移動局、端末、アクセス端末、加入者ユニット、局などと呼ばれることもある。ワイヤレスデバイス１１０は、セルラーフォン、スマートフォン、タブレット、ワイヤレスモデム、携帯情報端末（ＰＤＡ）、ハンドヘルドデバイス、ラップトップコンピュータ、スマートブック、ネットブック、コードレスフォン、ワイヤレスローカルループ（ＷＬＬ）局、Ｂｌｕｅｔｏｏｔｈ（登録商標）デバイスなどであり得る。ワイヤレスデバイス１１０はワイヤレスシステム１００と通信し得る。ワイヤレスデバイス１１０はまた、放送局（たとえば、放送局１２４）からの信号、１つまたは複数のグローバルナビゲーション衛星システム（ＧＮＳＳ：global navigation satellite systems）中の衛星（たとえば、衛星１４０）からの信号などを受信し得る。ワイヤレスデバイス１１０は、ＬＴＥ、ＷＣＤＭＡ、ＣＤＭＡ  １Ｘ、ＥＶＤＯ、ＴＤ−ＳＣＤＭＡ、ＧＳＭ、８０２．１１など、ワイヤレス通信のための１つまたは複数の無線技術をサポートし得る。
【００１４】
[0021]図２は、図１のワイヤレスデバイス１１０の一実施形態であるワイヤレスデバイス２００の例示的な設計のブロック図である。この例示的な設計では、ワイヤレスデバイス２００は、アンテナ２１２に結合されたトランシーバ２１０と、データプロセッサ／コントローラ２１４とを含む。トランシーバ２１０は、アンテナインターフェース回路２３０と、受信機経路２４０と、送信機経路２５０とを含む。アンテナインターフェース回路２３０は、スイッチ、デュプレクサ、送信フィルタ、受信フィルタ、整合回路などを含み得る。データプロセッサ／コントローラ２１４は、ワイヤレスデバイス２００のための様々な機能を実行し得る。たとえば、データプロセッサ２１４は、受信機経路２４０を介して受信されているデータおよび送信機経路２５０を介して送信されているデータのための処理を実行し得る。コントローラ２１４は、トランシーバ２１０内の様々な回路の動作を制御し得る。メモリ２１６は、データプロセッサ／コントローラ２１４のプログラムコードおよびデータを記憶し得る。データプロセッサ／コントローラ２１４は、１つまたは複数の特定用途向け集積回路（ＡＳＩＣ）および／または他のＩＣ上に実装され得る。受信機経路２４０は、低雑音増幅器（ＬＮＡ）２４２と、ミキサ２４４と、バンドパスフィルタ２４６とを含む。ベースバンド信号をデジタル化するために、バンドパスフィルタ２４６の後にアナログデジタルコンバータ（ＡＤＣ）２４８が配置される。送信機経路２５０は、バンドパスフィルタ２５４と、ミキサ２５６と、電力増幅器（ＰＡ）２５８とを含む。デジタルデータをアナログベースバンド信号に変換するために、データプロセッサ／コントローラ２１４とバンドパスフィルタ２５４との間にデジタルアナログコンバータ（ＤＡＣ）２５２が配置される。
【００１５】
[0022]データ受信では、アンテナ２１２は、基地局および／または他の送信機局から信号を受信し、受信ＲＦ信号を与え、その受信ＲＦ信号は、アンテナインターフェース回路２３０を通して送られ、受信機経路２４０に入力ＲＦ信号として提示される。受信機経路２４０内で、ＬＮＡ２４２は、入力ＲＦ信号を増幅し、ミキサ２４４に出力ＲＦ信号を与える。ミキサ２４４とバンドパスフィルタ２４６とは、出力ＲＦ信号をＲＦからベースバンドにダウンコンバートし、ダウンコンバートされた信号を増幅し、フィルタ処理し、ＡＤＣ２４８にアナログ入力信号を与える。ＡＤＣ２４８は、アナログ入力信号をデジタルデータに変換し、デジタルデータをデータプロセッサ／コントローラ２１４に与える。受信機経路２４０は、整合回路、発振器、局部発振器（ＬＯ）生成器、位相ロックループ（ＰＬＬ：phase locked loop）などを含み得る。
【００１６】
[0023]データ送信では、データプロセッサ／コントローラ２１４は、送信されるべきデータを処理（たとえば、符号化および変調）し、ＤＡＣ２５２にデジタル信号を与える。ＤＡＣ２５２は、デジタルデータをアナログ出力信号に変換し、変換されたアナログ出力信号を送信機経路２５０に与える。送信機経路２５０内で、バンドパスフィルタ２５４とミキサ２５６は、アナログ出力信号を増幅し、フィルタ処理し、ベースバンドからＲＦにアップコンバートし、被変調ＲＦ信号を与える。送信機経路２５０は、整合回路、発振器、ＬＯ生成器、ＰＬＬなど、他の要素を含み得る。ＰＡ２５８は、被変調ＲＦ信号を受信し、増幅し、適切な出力電力レベルを有する送信ＲＦ信号を与える。送信ＲＦ信号は、アンテナインターフェース回路２３０を通して送られ、アンテナ２１２を介して送信される。
【００１７】
[0024]図３は、電圧電流コンバータブロック３００の一般的な実装形態の概略図である。図３では、電力管理集積回路（ＰＭＩＣ）からの基準電圧（Ｖref）が、増幅器３１０の正入力に供給され、増幅器３１０は、（ノードＡにおける）負入力における電圧を、正入力におけるＶrefと同じに維持するように動作する。抵抗器のアレイ３２０が、出力電流（Ｉbias）を同調するために使用される。複数のスイッチＳ0〜Ｓn+1が、抵抗器のアレイ３２０中の各抵抗器が同調のために適用されることを可能にする。一実施形態では、スイッチは、ＣＭＯＳトランジスタを用いて構成される。
【００１８】
[0025]６ｄＢ増分単位で−１８ｄＢから０ｄＢまでのＤＡＣの出力電流の全範囲に同調するために、たとえば、抵抗器Ｒ3、Ｒ4、およびＲ5が、抵抗器アレイ３２０から必要とされる。さらに、スイッチＳ0、Ｓ1、Ｓ2、およびＳ3は、それらの抵抗器が同調のために適用されることを可能にする。たとえば、スイッチＳ0が閉じている（およびすべての他のスイッチが開いている）とき、同調電圧（Ｖrtune_ref）は、Ｖref＊（Ｒ2／ＲTOTAL）に等しく、ここで、ＲTOTAL＝Ｒ1＋Ｒ2であり、Ｉbias＝Ｖref／ＲTOTALである。別の例では、スイッチＳ1が閉じている（およびすべての他のスイッチが開いている）とき、同調電圧（Ｖrtune_ref）は、Ｖref＊（（Ｒ2＋Ｒ3）／ＲTOTAL）に等しく、ここで、ＲTOTAL＝Ｒ1＋Ｒ2＋Ｒ3であり、Ｉbias＝Ｖref／ＲTOTALである。したがって、同調電圧は、抵抗器アレイの比に従って（スイッチの構成に従って）設定される。上述の例を一般化し、パラメータＶrtune_ref、Ｉbias、およびＲTOTALに関する式（１）、（２）、および（３）は、それぞれ、理想的なスイッチを使用して、以下のようになる。
【数１】
0006661619.tif 000002
【数２】
0006661619.tif 000003
【数３】
0006661619.tif 000004
定数ａ0、ａ1、ａ2、．．．ａnは、それぞれ、スイッチＳ1、Ｓ2、Ｓ3、．．．、Ｓn+1のための利得設定コードに応じて、０または１に設定される。
【００１９】
[0026]しかしながら、上述のように、図１に示されている構成において使用される理想的でないスイッチ（たとえば、スイッチＳ1、Ｓ2、Ｓ3、．．．、Ｓn+1）は、ＰＶＴにわたるオン抵抗変動を呈し、オフ状態中に電流の漏れを引き起すことがある。これらの変動は、出力電圧および電流をＰＶＴに伴って変動させることがある。これらの変動は、上式（１）および（２）を以下のように変更する。
【数４】
0006661619.tif 000005
【数５】
0006661619.tif 000006
ここで、Ｖron0、Ｖron1、Ｖron2、Ｖron3、．．．、Ｖron,n+1は、スイッチがオンであるときのスイッチＳ1、Ｓ2、Ｓ3、．．．、Ｓn+1の両端間の電圧降下であり、Ｉleakgeは、スイッチがオフ状態にあるときのスイッチの全漏れ電流である。定数ｂ0、ｂ1、ｂ2、．．．ｂn+1は、それぞれ、スイッチＳ1、Ｓ2、Ｓ3、．．．、Ｓn+1のための利得設定コードに応じて、０または１に設定される。
【００２０】
[0027]したがって、出力基準電圧とバイアス電流の両方が、スイッチオン電圧降下と漏れ電流とによって影響を受けていることが上式からわかり得る。さらに、スイッチのサイズ間の不整合により、オン電圧降下Ｖron0、Ｖron1、Ｖron2、Ｖron3、．．．、Ｖron,n+1は、同じでないことがあり、これは、（抵抗器Ｒ3、Ｒ4、Ｒ5を使用する６ｄＢに等しい）同調の割合を不正確にさせ得る。
【００２１】
[0028]図４は、本開示の一実施形態による、デジタルアナログコンバータ（ＤＡＣ）４００の機能ブロック図である。一実施形態では、ＤＡＣ４００は、正確な電流要求を有する電力増幅器の出力電力制御をサポートするための送信機において使用されるように構成され、それは、電力管理集積回路（ＰＭＩＣ）４５０から受信された正確な電圧基準（Ｖref）によって達成される。したがって、ＤＡＣ４００は、図２に示されているトランシーバ２１０のＤＡＣ２５２の一実施形態として構成され得る。
【００２２】
[0029]図４の図示の実施形態では、ＤＡＣ４００は、電圧電流コンバータ４１０と、同調電流ＤＡＣ４２０と、ステートマシン（finite state machine:ＦＳＭ）４３０と、比較器４４０とを含む。電圧電流コンバータ４１０は、（比較器４４０とＦＳＭ４３０とを使用して）出力電流をプリセット値に較正するために、正確な同調電圧基準（Ｖrtune_ref）を生成することと、正確なバイアス電流ステップ（たとえば、６ｄＢステップ）を与える、同調電流ＤＡＣ４２０のための更新されたバイアス電流を生成することとを行うように構成される。比較器４４０は、同調電圧（Ｖrtune_ref）と同調電流ＤＡＣ４２０の出力電流とを受信および比較し、決定をＦＳＭ４３０に出力し、ＦＳＭ４３０は、比較器４４０から受信された決定に基づいて、利得設定コードと同調コードとを生成する。利得設定コードは、電圧電流コンバータ４１０に送られ、同調コードは、同調電流ＤＡＣ４２０に送られる。
【００２３】
[0030]図５は、本開示の一実施形態による、電圧電流コンバータ４１０の概略図である。図５の図示の実施形態では、電圧電流コンバータ４１０は、増幅器５００と、電流調節トランジスタ５１０と、抵抗器のアレイＲ1〜Ｒ6と、利得設定スイッチＳ0〜Ｓn+1と、短絡スイッチＳＳ0〜ＳＳ3とを含む。出力電流は、電流ミラートランジスタ５２０にミラーリングされ得る。一実施形態では、電流調節トランジスタ５１０は、ｐ形金属酸化物半導体電界効果（ＰＭＯＳ）トランジスタとして構成され、ミラートランジスタ５２０も、ＰＭＯＳトランジスタとして構成される。別の実施形態では、電流調節トランジスタ５１０とミラートランジスタ５２０とは、ＰＭＯＳトランジスタとＮＭＯＳトランジスタの任意の組合せとして構成され得る。
【００２４】
[0031]図３の構成における、ＰＶＴにわたるオン抵抗変動とオフ状態中の電流の漏れとに対処するために、図５に示されている電圧電流コンバータ４１０は、利得設定スイッチＳ1、Ｓ2、Ｓ3、．．．、Ｓn+1を増幅器５００の（ノードＡにおける）負入力側に移動するように構成される。したがって、この構成では、抵抗器アレイの（１つまたは複数の）選択された抵抗器を増幅器５００の負入力側に結合するように、選択スイッチを適切な位置に設定することによって、利得が設定される。たとえば、スイッチＳ0を閉じ、すべての他のスイッチを開くことによって、ノードＡに結合された全抵抗は、Ｒ1＋Ｒ2に等しい。別の例では、スイッチＳ1を閉じ、すべての他のスイッチを開くことによって、ノードＡに結合された全抵抗は、Ｒ1＋Ｒ2＋Ｒ3に等しい。また別の例では、スイッチＳ2を閉じ、すべての他のスイッチを開くことによって、ノードＡに結合された全抵抗は、Ｒ1＋Ｒ2＋Ｒ3＋Ｒ4に等しく、以下同様である。したがって、同調タグ位置を変更することによって、増幅器５００の負入力から接地までの抵抗値が変更され得、したがって、出力電流が変更され得る。スイッチのこの構成の利点は、増幅器５００の入力がトランジスタ（一般にＣＭＯＳトランジスタ）のゲートに結合するので、（ノードＡにおける）入力は、開放端子と見なされ得、オンスイッチからの、またはそれへの電流フローの量が、あるとしても極めて最小であることである。したがって、オンスイッチの両端間の電圧降下は無視でき、抵抗器アレイ上のタグ電圧は、式（６）に示されているように正確にされ得る。
【数６】
0006661619.tif 000007
【００２５】
[0032]図５の図示の実施形態では、短絡スイッチＳＳ0、ＳＳ1、ＳＳ2、ＳＳ3が、（電流調節トランジスタ５１０を含む）電流源のための十分な余裕を保つために、トランジスタ５１０のドレイン端子とノードＢ、Ｃ、Ｄ、Ｅとの間に付加および結合される。短絡スイッチＳＳ0、ＳＳ1、ＳＳ2、ＳＳ3は、未使用の抵抗器を短絡させ、電流源のための十分な余裕を保つために、利得設定スイッチＳ1、Ｓ2、Ｓ3、．．．、Ｓn+1と同期して動作させられる。たとえば、スイッチＳ0が閉じているとき、短絡スイッチＳＳ0も閉じている。これは、抵抗器Ｒ3〜Ｒ6を短絡させる。別の例では、スイッチＳ1が閉じているとき、短絡スイッチＳＳ1も閉じている。これは、抵抗器Ｒ4〜Ｒ6を短絡させる。また別の例では、スイッチＳ2が閉じているとき、短絡スイッチＳＳ2も閉じている。これは、抵抗器Ｒ5〜Ｒ6を短絡させ、以下同様である。しかしながら、出力電流が、トランジスタ５１０のドレイン端子上の変動に関係しないので、短絡スイッチは、極めて小さいオン抵抗を有する必要がない。すなわち、短絡スイッチＳＳ0、ＳＳ1、ＳＳ2、またはＳＳ3が閉じているとき、ノードＦは、ノードＢ、Ｃ、Ｄ、またはＥにできるだけ近くにあるべきであるが、ノードＦとノードＢ、Ｃ、Ｄ、またはＥとの間の電圧差は、出力電流のレベルに悪影響を及ぼすことなしに、互いに２０ｍＶと同程度に大きくなり得る。したがって、スイッチＳＳ0、ＳＳ1、ＳＳ2、ＳＳ3のサイズは最小になり得、これは、チップ上の占有される面積を低減する。式（７）に、以下のように、式（２）において計算されるバイアス電流に短絡スイッチの漏れ電流を加算する、出力バイアス電流（Ｉbias）のための式を示す。
【数７】
0006661619.tif 000008
【００２６】
[0033]図６は、ＰＶＴ変動にわたる、図３に示されている一般的な実装形態対図５に示されている改善された実装形態の同調基準電圧（Ｖrtune_ref）の比較プロット６００である。プロット６２０は、一般的な実装形態のＶrtune_refであり、プロット６１０は、改善された実装形態のＶrtune_refである。図５の改善された実装形態は、基準電圧（Ｖref）の０．７５ボルトをぴったりとたどるＶrtune_refのためのより安定した電圧レベルを示している。
【００２７】
[0034]さらに、以下で示される表１は、図３および図５に示されている２つの実装形態のためのデバイス不整合にわたる基準電圧変動を要約する。表１は、図３および図５に示されている電圧電流コンバータのＶrtune_refを比較するためのモンテカルロシミュレーションを示している。改善された実装形態は、Ｖrtune_refのためのより小さい標準偏差を示すことが表からわかり得る。
【表１】
0006661619.tif 000009
【００２８】
[0035]図７は、本開示の一実施形態による、電圧を電流に変換するための例示的な方法７００の流れ図である。方法７００は、増幅器（たとえば、図５中の５００）と、電流調節トランジスタ（たとえば、図５中の５１０）と、抵抗器のアレイ（たとえば、図５中のＲ1〜Ｒ6）と、複数の利得設定スイッチ（たとえば、図５中のＳ0〜Ｓn+1）と、複数の短絡スイッチ（たとえば、図５中のＳＳ0〜ＳＳ3）とを含む電圧電流コンバータ（たとえば、図４中の４１０）とともに使用するのに好適である。
【００２９】
[0036]図７の図示の実施形態では、第１の信号と第２の信号とが、ブロック７１０において、それぞれ、増幅器の第１の入力端子と第２の入力端子とにおいて受信される。一実施形態では、第１の信号は基準電圧である。ブロック７２０において、少なくとも１つの抵抗器が、抵抗器のアレイから選択され、増幅器の第２の入力端子に結合される。電流が、ブロック７３０において、ゲート端子と、ソース端子と、ドレイン端子とを有するトランジスタを使用して供給される。ゲート端子は、増幅器の出力端子に結合される。抵抗器のアレイ中の少なくとも１つの選択されなかった抵抗器が、ブロック７４０において、トランジスタのドレイン端子に短絡させられる。
【００３０】
[0037]図８は、本開示の一実施形態による、電圧を電流に変換するように構成された例示的な装置８００の機能ブロック図である。図８の図示の実施形態では、装置８００は、第１の入力端子と第２の入力端子とにおいて受信された第１の信号と第２の信号とを比較するための第１の手段８１０を備え、ここにおいて、第１の信号は基準電圧である。装置８００は、利得設定スイッチを使用して、抵抗器のアレイ中の少なくとも１つの抵抗器を選択し、比較するための手段８１０の第２の入力端子に結合するための第２の手段８２０をも含む。装置８００は、ゲート端子と、ソース端子と、ドレイン端子とを有する、電流を供給するための第３の手段８３０をも含む。ゲート端子は、比較するための手段の出力端子に結合される。装置８００は、抵抗器のアレイ中の少なくとも１つの選択されなかった抵抗器を、電流を供給するための手段のドレイン端子に短絡させるための第４の手段８４０をさらに含む。
【００３１】
[0038]本開示のいくつかの実施形態について上記で説明したが、本開示の多くの変形形態が可能である。たとえば、上記で説明した図示された実施形態は、デジタルアナログコンバータのための電圧電流コンバータを構成するが、上記で説明した電圧コンバータは、フィルタおよび負荷など、他の電子回路のために構成され得る。さらに、様々な実施形態の特徴は、上記で説明した組合せとは異なる組合せで組み合わせられ得る。その上、明瞭なおよび簡単な説明のために、システムおよび方法の多くの説明が簡略化されている。多くの説明は、特定の規格の用語および構造を使用する。しかしながら、開示されるシステムおよび方法は、より広く適用可能である。
【００３２】
[0039]当業者は、本明細書で開示する実施形態に関して説明した様々な例示的なブロックおよびモジュールが様々な形態で実装され得ることを諒解されよう。いくつかのブロックおよびモジュールについて、概してそれらの機能に関して上記で説明した。そのような機能がどのように実装されるかは、全体的なシステムに課される設計制約に依存する。当業者は、説明した機能を特定の適用例ごとに様々な方法で実装し得るが、そのような実装の決定は、本開示の範囲からの逸脱を生じるものと解釈されるべきではない。さらに、モジュール、ブロック、またはステップ内の機能のグループ化は、説明を簡単にするためのものである。本開示から逸脱することなく、特定の機能またはステップが１つのモジュールまたはブロックから移され得る。
【００３３】
[0040]本明細書で開示する実施形態に関して説明した様々な例示的な論理ブロック、ユニット、ステップ、構成要素、およびモジュールは、汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）または他のプログラマブル論理デバイス、個別ゲートまたはトランジスタ論理、個別ハードウェア構成要素などのプロセッサ、あるいは本明細書で説明した機能を実行するように設計されたそれらの任意の組合せを用いて実装または実行され得る。汎用プロセッサはマイクロプロセッサであり得るが、代替として、プロセッサは、任意のプロセッサ、コントローラ、マイクロコントローラ、または状態機械であり得る。プロセッサはまた、コンピューティングデバイスの組合せ、たとえば、ＤＳＰとマイクロプロセッサとの組合せ、複数のマイクロプロセッサ、ＤＳＰコアと連携する１つまたは複数のマイクロプロセッサ、あるいは任意の他のそのような構成として実装され得る。さらに、本明細書で説明した実施形態および機能ブロックおよびモジュールを実装する回路は、様々なトランジスタタイプ、論理ファミリーおよび設計方法を使用して実現され得る。
【００３４】
[0041]開示した実施形態の上記の説明は、当業者が本開示で説明する本発明を製作または使用できるように与えられた。これらの実施形態への様々な修正は当業者には容易に明らかであり、本明細書で説明した一般原理は、本開示の趣旨または範囲から逸脱することなく他の実施形態に適用され得る。したがって、本明細書で提示する説明および図面は、本開示の現在好ましい実施形態を表し、したがって、本開示によって広く企図される主題を表すことを理解されたい。本開示の範囲は、当業者に明らかになり得る他の実施形態を完全に包含することと、したがって、本開示の範囲は、添付の特許請求の範囲以外のものによって限定されないこととをさらに理解されたい。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
第１の入力端子と第２の入力端子と出力端子とを有する増幅器、ここで、前記第１の入力端子が、基準電圧を受信するように構成される、と、
同調電圧を生成するように構成された抵抗器のアレイと、
前記増幅器の前記第２の入力端子と抵抗器の前記アレイとに結合された第１の複数のスイッチ、ここで、前記第１の複数のスイッチが、前記増幅器の前記第２の入力端子に接続するように、抵抗器の前記アレイ中の少なくとも１つの抵抗器を選択することによって前記増幅器の利得を調整するように構成される、と、
を備えるコンバータ。
［Ｃ２］
ゲート端子と、ソース端子と、ドレイン端子とを有する第１のトランジスタ
をさらに備え、
ここにおいて、前記増幅器の前記出力端子が、前記トランジスタの前記ゲート端子に結合される、
［Ｃ１］に記載のコンバータ。
［Ｃ３］
前記第１のトランジスタが、ｐ形金属酸化物半導体電界効果（ＰＭＯＳ）トランジスタである、［Ｃ２］に記載のコンバータ。
［Ｃ４］
前記第１の複数のスイッチと前記ＰＭＯＳトランジスタの前記ドレイン端子とに結合された第２の複数のスイッチ
をさらに備える、［Ｃ３］に記載のコンバータ。
［Ｃ５］
前記第２の複数のスイッチが、抵抗器の前記アレイ中の少なくとも１つの選択されなかった抵抗器を前記第１のトランジスタの前記ドレイン端子に短絡させるように構成された、［Ｃ４］に記載のコンバータ。
［Ｃ６］
前記第１の複数のスイッチと前記第２の複数のスイッチとが同期して動作させられる、［Ｃ４］に記載のコンバータ。
［Ｃ７］
前記第１の複数のスイッチと前記第２の複数のスイッチとが、前記増幅器の前記第２の入力端子における第２の電圧を与えるように抵抗器の前記アレイをプログラムするように構成された、［Ｃ４］に記載のコンバータ。
［Ｃ８］
前記増幅器の前記第２の入力端子における前記第２の電圧は、前記増幅器が前記第１のトランジスタを通って流れる電流を調節することを可能にする、［Ｃ７］に記載のコンバータ。
［Ｃ９］
前記増幅器の前記第１の入力端子が正入力端子であり、前記第２の入力端子が負入力端子である、［Ｃ１］に記載のコンバータ。
［Ｃ１０］
前記増幅器の前記第２の入力端子への、抵抗器の前記アレイ中の前記少なくとも１つの選択された抵抗器の接続が、前記第１の複数のスイッチからの、またはそれらへの電流フローを最小限に抑えるための開放端子として構成された、［Ｃ１］に記載のコンバータ。
［Ｃ１１］
出力電流を生成するように構成された同調電流デジタルアナログコンバータと、
前記同調電圧と前記出力電流とを受信および比較するように構成された比較器と、
をさらに備える、［Ｃ１］に記載のコンバータ。
［Ｃ１２］
それぞれ、第１の入力端子と第２の入力端子とにおいて受信された第１の信号と第２の信号とを比較するための手段と、ここにおいて、前記第１の信号が基準電圧である、
抵抗器のアレイ中の少なくとも１つの抵抗器を選択し、比較するための前記手段の前記第２の入力端子に結合するための手段と、
を備える装置。
［Ｃ１３］
ゲート端子と、ソース端子と、ドレイン端子とを有する、電流を供給するための手段、
をさらに備え、
ここにおいて、電流を供給するための前記手段の前記ゲート端子が、比較するための前記手段に結合された、
［Ｃ１２］に記載の装置。
［Ｃ１４］
抵抗器の前記アレイの少なくとも１つの選択されなかった抵抗器を、電流を供給するための前記手段の前記ドレイン端子に短絡させるための手段、
をさらに備える、［Ｃ１３］に記載の装置。
［Ｃ１５］
選択し、結合するための前記手段と、短絡させるための前記手段とが、同期して動作させられる、［Ｃ１４］に記載の装置。
［Ｃ１６］
選択し、結合するための前記手段と、短絡させるための前記手段とが、比較するための前記手段の前記第２の入力端子における第２の電圧を与えるように抵抗器の前記アレイをプログラムするように構成された、［Ｃ１４］に記載の装置。
［Ｃ１７］
比較するための前記手段の前記第２の入力端子における前記第２の電圧は、比較するための前記手段が、電流を供給するための前記手段を通って流れる電流を調節することを可能にする、［Ｃ１６］に記載の装置。
［Ｃ１８］
増幅器の第１の入力端子と第２の入力端子とにおいてそれぞれ受信された第１の信号と第２の信号とを比較すること、ここにおいて、前記第１の信号が基準電圧である、と、
抵抗器のアレイ中の少なくとも１つの抵抗器を選択し、前記増幅器の前記第２の入力端子に結合することと、
を備える、方法。
［Ｃ１９］
ゲート端子と、ソース端子と、ドレイン端子とを有するトランジスタを使用して電流を供給すること、
をさらに備え、
ここにおいて、前記トランジスタの前記ゲート端子が、前記増幅器の出力端子に結合される、
［Ｃ１８］に記載の方法。
［Ｃ２０］
複数の短絡スイッチを使用して、抵抗器の前記アレイの少なくとも１つの選択されなかった抵抗器を前記トランジスタの前記ドレイン端子に短絡させること、
をさらに備える、［Ｃ１９］に記載の方法。
［Ｃ２１］
正入力端子と負入力端子と出力端子とを有する増幅器、ここで、前記正入力端子が、基準電圧を受けるように構成される、と、
同調電圧を生成するように構成された第１、第２、第３、第４および第５の抵抗器と、
前記増幅器の前記負入力端子と前記第１の抵抗器とに結合された第１のスイッチ、ここで、前記第１の抵抗器が、前記接地電圧に結合された前記第２の抵抗器に結合され、前記同調電圧が、前記第１の抵抗器と前記第２の抵抗器との間の結合ノードにおいて生成される、と、
前記増幅器の前記負入力端子と前記第１の抵抗器に結合された前記第３の抵抗器とに結合された第２のスイッチと、
前記増幅器の前記負入力端子と前記第３の抵抗器に結合された前記第４の抵抗器とに結合された第３のスイッチと、
前記増幅器の前記負入力端子と前記第４の抵抗器に結合された前記第５の抵抗器とに結合された第４のスイッチと、
を備える、電圧電流コンバータ。
［Ｃ２２］
ゲート端子と、ソース端子と、ドレイン端子とを有する第１のトランジスタ
をさらに備え、
ここにおいて、前記増幅器の前記出力端子が、前記トランジスタの前記ゲート端子に結合される、
［Ｃ２１］に記載の電圧電流コンバータ。
［Ｃ２３］
前記第１のスイッチと前記第１のトランジスタの前記ドレイン端子とに結合された第５のスイッチと、
前記第２のスイッチと前記第１のトランジスタの前記ドレイン端子とに結合された第６のスイッチと、
前記第３のスイッチと前記第１のトランジスタの前記ドレイン端子とに結合された第７のスイッチと、
をさらに備え、ここにおいて、前記第４のスイッチも、前記第１のトランジスタの前記ドレイン端子に結合する、
［Ｃ２２］に記載の電圧電流コンバータ。
【図１】
0006661619.tif 000010
【図２】
0006661619.tif 000011
【図３】
0006661619.tif 000012
【図４】
0006661619.tif 000013
【図５】
0006661619.tif 000014
【図６】
0006661619.tif 000015
【図７】
0006661619.tif 000016
【図８】
0006661619.tif 000017