(57)【特許請求の範囲】
【請求項１】
窒化物半導体層のソース領域およびドレイン領域となる第１部分に不純物をイオン注入する不純物領域形成工程と、
前記窒化物半導体層上に保護膜を形成する保護膜形成工程と、
前記不純物領域形成工程の後、前記保護膜に覆われた前記窒化物半導体層を熱処理する熱処理工程と、
前記保護膜を除去する保護膜除去工程と、
前記窒化物半導体層において、前記ソース領域と前記ドレイン領域との間の領域の離間方向の全域にわたる第２部分の表面を除去する除去工程と、
前記ソース領域上および前記ドレイン領域上にソース電極およびドレイン電極をそれぞれ形成する工程と、
前記窒化物半導体層の前記第２部分の表面が除去された領域にゲート電極を形成する工程と、
を含み、
前記窒化物半導体層は、窒化ガリウムを含み、
前記除去工程後において、前記ゲート電極が形成される前記第２部分の表面は、前記ソース電極および前記ドレイン電極が形成される前記第１部分の表面と比較して、窒素に対するガリウムの比率が小さい、半導体装置の製造方法。
【請求項２】
前記窒化物半導体層は、ガリウムを含む窒化物半導体を有し、
前記保護膜は、窒化シリコンからなる、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記熱処理工程では、１０００℃以上にて熱処理を行う、請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記第１部分の少なくとも一部を含む前記窒化物半導体層の領域を前記第２部分よりも深く除去する工程を更に含み、
前記ソース電極および前記ドレイン電極のそれぞれは、前記第１部分の除去された前記領域に形成される、請求項１〜３のいずれか一項に記載の半導体装置の製造方法。
【請求項５】
窒化物半導体層のソース領域およびドレイン領域を含む第１部分に設けられ、不純物がイオン注入されてなる不純物領域と、
前記ソース領域上に設けられたソース電極と、
前記ドレイン領域上に設けられたドレイン電極と、
前記ソース領域および前記ドレイン領域の離間方向の全域にわたる前記窒化物半導体層に設けられ、前記第１部分の表面よりも低い表面を有する第２部分と、
前記第２部分上に設けられたゲート電極と、を有し、
前記窒化物半導体層は、窒化ガリウムを含み、
前記ゲート電極が形成される前記第２部分の表面は、前記ソース電極および前記ドレイン電極が形成される前記第１部分の表面と比較して、窒素に対するガリウムの比率が小さい、
半導体装置。
【請求項６】
前記窒化物半導体層の膜厚方向において、前記第２部分の表面と前記第１部分の表面の高さの差は、３ｎｍ以下である、請求項５に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、高出力及び高耐圧を有する窒化ガリウム（ＧａＮ）系材料を用いた半導体装置（パワー半導体デバイス）として、高電子移動度トランジスタ（ＨＥＭＴ）が知られている。例えば下記非特許文献１には、半導体とオーミック金属との間における接触抵抗を低下させるために、半導体層における該オーミック電極と接する領域及びその周囲に低抵抗の不純物領域（ｎ＋領域）を設けることが記載されている。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】Ｒｅｃｈｔ，Ｆ．ｅｔ  ａｌ．  「Ｎｏｎａｌｌｏｙｅｄ  Ｏｈｍｉｃ  Ｃｏｎｔａｃｔｓ  Ｉｎ  ＡｌＧＡＮ／ＧＡＮ  ＨＥＭＴｓ  Ｂｙ  Ｉｏｎ  Ｉｍｐｌａｎｔａｔｉｏｎ  Ｗｉｔｈ  Ｒｅｄｕｃｅｄ  Ａｃｔｉｖａｔｉｏｎ  Ａｎｎｅａｌｉｎｇ  Ｔｅｍｐｅｒａｔｕｒｅ」  ＩＥＥＥ，Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅ  Ｌｅｔｔｅｒｓ，  ２７（２００６），ｐ．２０５−２０７
【発明の概要】
【発明が解決しようとする課題】
【０００４】
イオン化された不純物を半導体層に注入することによって形成される不純物領域には、活性化工程が施される。この活性化工程では、半導体層に対して１０００℃以上の熱処理を行うので、該半導体層の表面が損傷する。具体的には、該半導体層の構成元素がその表面から昇華し、該表面の構成元素の理想的な化学量論的組成が維持されなくなる。このような半導体層を用いて例えばＨＥＭＴを形成した場合、リーク電流の増加及びＨＥＭＴの信頼性低下が発生するおそれがある。
【０００５】
半導体装置においては、半導体層の表面における構成元素の理想的な化学量論的組成を維持し、該半導体層の表面状態の影響を防ぐために、上記半導体層を覆う保護膜を、活性化処理を行う前に形成することがある。この保護膜として、例えばプラズマＣＶＤ法（ＣＶＤ：Chemical Vapor Deposition）によって形成されるＳｉＮ膜が用いられる。しかしながら、この場合であっても、半導体層の表面における構成元素の理想的な化学量論的組成を十分に維持できない。また、ＳｉＮ膜の代わりにＳｉＯｘ膜を用いた場合、上記表面の化学量論的組成の維持が難しいことに加えて、半導体層の表面が酸化するという問題を生じる。
【０００６】
本発明は、半導体層の表面状態の影響が低減される半導体装置及び半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一形態に係る半導体装置の製造方法は、窒化物半導体層のソース領域およびドレイン領域となる第１部分に不純物をイオン注入する不純物領域形成工程と、窒化物半導体層上に保護膜を形成する保護膜形成工程と、不純物領域形成工程の後、保護膜に覆われた窒化物半導体層を熱処理する熱処理工程と、保護膜を除去する保護膜除去工程と、窒化物半導体層において、ソース領域とドレイン領域との間の領域の離間方向の全域にわたる第２部分の表面を除去する除去工程と、ソース領域上およびドレイン領域上にソース電極およびドレイン電極をそれぞれ形成する工程と、窒化物半導体層の第２部分の表面が除去された領域にゲート電極を形成する工程と、を含む。
【０００８】
本発明の他の一形態に係る半導体装置は、窒化物半導体層のソース領域およびドレイン領域を含む第１部分に設けられ、不純物がイオン注入されてなる不純物領域と、ソース領域上に設けられたソース電極と、ドレイン領域上に設けられたドレイン電極と、ソース領域およびドレイン領域の離間方向の全域にわたる窒化物半導体層に設けられ、第１部分よりも低い表面を有する第２部分と、第２部分上に設けられたゲート電極と、を有する。
【発明の効果】
【０００９】
本発明によれば、半導体層の表面状態の影響が低減される半導体装置及び半導体装置の製造方法を提供できる。
【図面の簡単な説明】
【００１０】
【図１】図１は、本実施形態に係る半導体装置を示す断面図である。
【図２】図２の（ａ）〜（ｃ）は、本実施形態に係る半導体装置の製造方法を説明する図である。
【図３】図３の（ａ）〜（ｃ）は、本実施形態に係る半導体装置の製造方法を説明する図である。
【図４】図４の（ａ）〜（ｃ）は、本実施形態に係る半導体装置の製造方法を説明する図である。
【図５】図５の（ａ）〜（ｃ）は、本実施形態に係る半導体装置の製造方法を説明する図である。
【図６】図６は、本実施形態の第１変形例に係る半導体装置の断面図を示す。
【図７】図７は、本実施形態の第２変形例に係る半導体装置の断面図を示す。
【図８】図８は、本実施形態の第３変形例に係る半導体装置の断面図を示す。
【図９】図９の（ａ）〜（ｃ）は、本実施形態の第４変形例に係る半導体装置の断面図を示す。
【図１０】図１０は、本実施形態の第５変形例に係る半導体装置の断面図を示す。
【図１１】図１１は、本実施形態の第６変形例に係る半導体装置の断面図を示す。
【発明を実施するための形態】
【００１１】
［本願発明の実施形態の説明］
最初に本願発明の実施形態の内容を列記して説明する。本願発明の一実施形態は、窒化物半導体層のソース領域およびドレイン領域となる第１部分に不純物をイオン注入する不純物領域形成工程と、窒化物半導体層上に保護膜を形成する保護膜形成工程と、不純物領域形成工程の後、保護膜に覆われた窒化物半導体層を熱処理する熱処理工程と、保護膜を除去する保護膜除去工程と、窒化物半導体層において、ソース領域とドレイン領域との間の領域の離間方向の全域にわたる第２部分の表面を除去する除去工程と、ソース領域上およびドレイン領域上にソース電極およびドレイン電極をそれぞれ形成する工程と、窒化物半導体層の第２部分の表面が除去された領域にゲート電極を形成する工程と、を含む半導体装置の製造方法である。
【００１２】
上記熱処理工程を行うことにより、窒化物半導体層が損傷してしまい、その損傷度合は該窒化物半導体層の最表面に近いほど大きくなる。ここで、上記製造方法によれば、熱処理工程を経て損傷した窒化物半導体層のうち、ソース領域とドレイン領域との間の領域の離間方向の全域にわたる第２部分の表面を除去する。これにより、当該表面が除去されて露出した第２部分の表面の損傷度合が低減するので、窒化物半導体層の表面状態の影響が低減された半導体装置を提供できる。加えて、上記第２部分の表面が除去された領域にゲート電極を形成することによって、半導体装置のリーク電流の増加を抑制できる。
【００１３】
また、窒化物半導体層は、ガリウムを含む窒化物半導体を有し、保護膜は、窒化シリコンからなってもよい。この場合、例えば熱処理工程にて窒化物半導体層内の窒素抜けを抑制することができる。
【００１４】
また、熱処理工程では、１０００℃以上にて熱処理を行ってもよい。このような高温の熱処理では、不純物領域が好適に活性化される一方で、窒化物半導体層の損傷が大きくなってしまう。しかしながら、上記実施形態によれば、第２部分の特に損傷する表面は除去されるので、窒化物半導体層の表面状態の影響を低減できる。
【００１５】
また、上記製造方法は、第１部分の少なくとも一部を含む窒化物半導体層の領域を第２部分よりも深く除去する工程を更に含み、ソース電極およびドレイン電極のそれぞれは、除去された第１部分に形成されてもよい。この場合、ソース電極及びドレイン電極のそれぞれを、第１部分の中で不純物濃度が高い領域に接触させることができる。これにより、ソース電極及びドレイン電極と、第１部分の表面との接触抵抗が低減し、半導体装置の電気的特性を向上できる。
【００１６】
また、窒化物半導体層は、窒化ガリウムを含み、除去工程後において、ゲート電極が形成される第２部分の表面は、ソース電極およびドレイン電極が形成される第１部分の表面と比較して、窒素に対するガリウムの比率が小さくてもよい。この場合、窒化物半導体層において、除去工程後の第２部分の表面は、第１部分の表面よりも構成元素の化学量論的組成のずれが小さくなっているので、該窒化物半導体層の表面状態の影響が好適に低減される。
【００１７】
また、本願発明の他の一実施形態は、窒化物半導体層のソース領域およびドレイン領域を含む第１部分に設けられ、不純物がイオン注入されてなる不純物領域と、ソース領域上に設けられたソース電極と、ドレイン領域上に設けられたドレイン電極と、ソース領域およびドレイン領域の離間方向の全域にわたる窒化物半導体層に設けられ、第１部分の表面よりも低い表面を有する第２部分と、第２部分上に設けられたゲート電極と、を有する、半導体装置である。
【００１８】
窒化物半導体層の第１部分に不純物領域を設ける際に熱処理を行うと、該窒化物半導体層が損傷してしまう。この損傷度合は、該窒化物半導体層の最表面に近いほど大きくなる。ここで、上記半導体装置によれば、窒化物半導体層のうち、ソース領域およびドレイン領域の離間方向の全域にわたる窒化物半導体層に設けられ、第１部分の表面よりも低い表面を有する第２部分は、特に損傷する最表面を除去することにより形成される。これにより、第２部分の表面は最表面よりも損傷が低減されているので、該窒化物半導体層の表面状態の影響が低減される。加えて、上記第２部分上にゲート電極を設けることによって、半導体装置のリーク電流の増加を抑制できる。
【００１９】
また、窒化物半導体層の膜厚方向において、第２部分の表面と第１部分の表面の高さの差は、３ｎｍ以下であってもよい。第２部分の表面と第１部分の表面の高さの差が３ｎｍ以下である場合であっても、該窒化物半導体層の損傷した領域を好適に除去できる。
【００２０】
［本願発明の実施形態の詳細］
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、以下の説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
【００２１】
図１は、本実施形態に係る半導体装置を示す断面図である。図１に示されるように、半導体装置であるトランジスタ１はＨＥＭＴであり、基板２、バッファ層３、チャネル層４、電子供給層５、キャップ層５０、不純物領域６，７、ソース電極８、ドレイン電極９、ゲート電極１０、及び絶縁膜１１を備えている。このトランジスタ１は保護膜１２によって覆われており、ソース電極８及びドレイン電極９は、配線１３，１４にそれぞれ接続されている。また、トランジスタ１は、チャネル層４、電子供給層５及びキャップ層５０に設けられる素子分離領域Ｄによって、基板２上の他のトランジスタと電気的に分離されている。トランジスタ１では、チャネル層４と電子供給層５との界面に２次元電子ガス（２ＤＥＧ：2 Dimensional Electron Gas）が生じることにより、チャネル層４内にチャネル領域が形成される。
【００２２】
トランジスタ１のチャネル層４、電子供給層５、及びキャップ層５０は、後述するように窒化物半導体層であり、該窒化物半導体層には第１部分Ａ及び第２部分Ｂが含まれている。第１部分Ａは、少なくとも不純物領域６，７を含んでいる。第２部分Ｂは、第１部分Ａである不純物領域６，７の間の領域の離間方向の全域にわたって存在しているキャップ層５０を含んでいる。本実施形態では、第２部分Ｂは、上記領域におけるキャップ層５０及び電子供給層５を含んでいる。ここで、離間方向とは、膜厚方向と垂直であり且つ不純物領域６から不純物領域７へ向かう方向である。
【００２３】
基板２は、結晶成長用の基板である。基板２として、例えばＳｉ基板、ＳｉＣ基板、サファイア基板、ダイヤモンド基板あるいはＡｌＮ基板が挙げられる。本実施形態では、基板２はＳｉＣ基板である。
【００２４】
バッファ層３は、基板２上にエピタキシャル成長した層であり、チャネル層４よりも電気抵抗が高い。バッファ層３の厚さは、例えば５ｎｍ以上５０ｎｍ以下である。バッファ層３は、例えばＡｌＮ層、又はＡｌＧａＮ層である。
【００２５】
チャネル層４は、バッファ層３上にエピタキシャル成長した層である。チャネル層４におけるバッファ層３と反対側の表面近傍は、チャネル領域として機能する。チャネル層４は、窒化物半導体層であり、例えばＧａＮ層である。チャネル層４の厚さは、例えば０．３μｍ以上２μｍ以下である。
【００２６】
電子供給層５は、チャネル層４上にエピタキシャル成長した層である。電子供給層５は、例えばチャネル層４よりも電子親和力が大きい窒化物半導体層であり、例えばＡｌＧａＮ層、ＩｎＡｌＮ層、又はＩｎＡｌＧａＮ層である。本実施形態では、電子供給層５は、ｎ型のＡｌＧａＮ層である。電子供給層５の厚さは、例えば１ｎｍ以上３０ｎｍ以下である。
【００２７】
キャップ層５０は、電子供給層５上にエピタキシャル成長した層である。キャップ層５０は、例えばガリウムを含む窒化物半導体として例えばＧａＮを有している。キャップ層５０の厚さは、例えば０．５ｎｍ以上１０ｎｍ以下である。キャップ層５０における基板２と反対側の主面５０ａは、第１部分Ａの表面に相当する表面５０ａ１と、第２部分Ｂの表面に相当する表面５０ａ２とを含んでいる。表面５０ａ１は、膜厚方向において表面５０ａ２よりも基板２側の反対側に位置している。キャップ層５０の膜厚方向において、表面５０ａ１と表面５０ａ２との高さの差である距離Ｌは、例えば１ｎｍ以上３ｎｍ以下である。キャップ層５０において、第２部分Ｂの表面５０ａ２の窒素に対するガリウムの比率（Ｇａ／Ｎ）は、第１部分Ａの表面５０ａ１の窒素に対するガリウムの比率（Ｇａ／Ｎ）よりも小さいことが好ましい。キャップ層５０の主面５０ａにおいて、Ｇａ／Ｎが１に近づくほど、該主面５０ａの構成元素であるＧａＮが理想的な化学量論的組成になる。
【００２８】
不純物領域６，７は、チャネル層４、電子供給層５、及びキャップ層５０にイオン化された不純物が注入されることによって設けられており、互いに離間した領域である。不純物領域６，７のそれぞれは、膜厚方向において第１部分Ａの表面５０ａ１に重なるように設けられる。不純物領域６，７の厚さは、例えば５ｎｍ以上３００ｎｍ以下である。不純物領域６，７に注入される不純物は、チャネル層４、電子供給層５、及びキャップ層５０に対してドーパントとして機能するＳｉ（シリコン）等が挙げられる。この場合、不純物領域６，７はｎ＋領域として機能する。
【００２９】
ソース電極８及びドレイン電極９は、キャップ層５０上に設けられている。具体的には、ソース電極８は不純物領域（ソース領域）６に接して設けられており、ドレイン電極９は不純物領域（ドレイン領域）７に接して設けられている。ソース電極８及びドレイン電極９は、オーミック電極であり、例えばチタン（Ｔｉ）層とアルミニウム（Ａｌ）層との積層構造を有する。例えばＡｌ層は、基板２の厚さ方向（以下、膜厚方向とする）において、Ｔｉ層によって挟まれていてもよい。
【００３０】
ゲート電極１０は、キャップ層５０に接して設けられている。ゲート電極１０は離間方向において、不純物領域６，７の間に設けられている。つまり、ゲート電極１０は、不純物領域６，７の間の領域の離間方向の全域にわたる第２部分Ｂの表面５０ａ２の一部に接して設けられる。ゲート電極１０は、例えばニッケル（Ｎｉ）層と金（Ａｕ）層との積層構造を有する。
【００３１】
絶縁膜１１は、キャップ層５０の主面５０ａ上に設けられている。絶縁膜１１には開口部１１ａ〜１１ｃが設けられている。ソース電極８は、開口部１１ａによって露出されるキャップ層５０の表面５０ａ１に接して設けられている。ドレイン電極９は、開口部１１ｂによって露出されるキャップ層５０の表面５０ａ１に接して設けられている。ゲート電極１０は、開口部１１ｃによって露出されるキャップ層５０の表面５０ａ２に接して設けられている。絶縁膜１１は、例えば窒化シリコン膜である。
【００３２】
次に、図２〜図５を用いながら本実施形態に係る半導体装置の製造方法を説明する。図２の（ａ）〜（ｃ）、図３の（ａ）〜（ｃ）、図４の（ａ）〜（ｃ）、及び図５の（ａ）〜（ｃ）は、本実施形態に係る半導体装置の製造方法を説明する図である。
【００３３】
まず、図２の（ａ）に示されるように、第１ステップとして、例えば有機金属気相成長法（以下、ＭＯＶＰＥ（Metal organic Vapor Phase Epitaxy）法とする）によって、基板２上にバッファ層３、チャネル層４、電子供給層５、及びキャップ層５０を順番にエピタキシャル成長する。第１ステップでは、例えば、ＡｌＮを含むバッファ層３と、ＧａＮを含むチャネル層４と、ＡｌＧａＮを含む電子供給層５と、ＧａＮを含むキャップ層５０とを形成する。
【００３４】
次に、図２の（ｂ）に示されるように、第２ステップとして、キャップ層５０の主面５０ａ上に、スルー注入膜２１を形成する。例えば、プラズマ化学気相成長法（ＰＥＣＶＤ法）により、スルー注入膜２１として窒化シリコン膜を形成する。
【００３５】
次に、図２の（ｃ）に示されるように、第３ステップとして、スルー注入膜２１上にレジストマスク２２を形成する。レジストマスク２２は、第１部分Ａに重なるスルー注入膜２１が露出するようにパターニング形成される。レジストマスク２２を形成した後、イオン化された不純物をスルー注入膜２１に向けて照射（イオン注入）する。レジストマスク２２から露出したスルー注入膜２１を貫通した不純物は、窒化物半導体層の第１部分Ａに注入されることにより、キャップ層５０、電子供給層５及びチャネル層４の内部に不純物領域６，７を形成する（不純物領域形成工程）。
【００３６】
次に、図３の（ａ）に示されるように、第４ステップとして、レジストマスク２２及びスルー注入膜２１を除去し、キャップ層５０を露出する。例えばウェットエッチングによってレジストマスク２２及びスルー注入膜２１をそれぞれ除去するが、ウェットエッチング以外の手法が用いられてもよい。
【００３７】
次に、図３の（ｂ）に示されるように、第５ステップとして、キャップ層５０の主面５０ａ上に保護膜２３を形成する（保護膜形成工程）。例えばＰＥＣＶＤ法にて、保護膜２３として窒化シリコン膜を形成する。この保護膜２３は、後述する不純物領域６，７の活性化処理に伴う熱処理工程の際に、キャップ層５０の主面５０ａを保護する。
【００３８】
不純物領域形成工程後であって保護膜２３を形成した後、基板２、バッファ層３、チャネル層４、電子供給層５、キャップ層５０、及び保護膜２３を熱処理する（熱処理工程）。この熱処理工程では、例えばＲＴＡ炉（Rapid Thermal Annealing）もしくは拡散炉を用いて、窒素ガス又は不活性ガス雰囲気下、１０００℃以上１３００℃以下の条件にて、保護膜２３に覆われたキャップ層５０等の窒化物半導体層の熱処理を行う。上記熱処理工程を経て、チャネル層４、電子供給層５、及びキャップ層５０内の不純物領域６，７を活性化する（活性化処理）。この熱処理工程により、キャップ層５０の主面５０ａ及びその近傍が損傷する。この損傷とは、キャップ層５０の構成元素であるＧａＮと保護膜２３との界面反応が生じ、上記ＧａＮの理想的な化学量論比的組成が維持されなくなることである。上記損傷の度合は、最表面である主面５０ａに近いほど大きくなる。以下では、主面５０ａ、及び主面５０ａに接すると共にその近傍において損傷した領域を変性領域２４とする。図３の（ｂ）には示していないが、不純物領域６，７にも変性領域は形成されている。上記熱処理が１０００℃以上１３００℃以下で行われることにより、上記変性領域２４がキャップ層５０に形成される一方で、不純物領域６，７の活性化処理が好適に行われる。
【００３９】
次に、図３の（ｃ）に示されるように、第６ステップとして、保護膜２３を除去して主面５０ａを露出する（保護膜除去工程）。例えばウェットエッチングによって保護膜２３を除去するが、ウェットエッチング以外の手法が用いられてもよい。この状態において、変性領域２４の表面は、窒素に対するガリウムの比率が大きくなっている。
【００４０】
次に、図４の（ａ）に示されるように、第７ステップとして、キャップ層５０の主面５０ａ上にレジストマスク２５を形成する。レジストマスク２５は、トランジスタ１同士の間に位置する主面５０ａの一部が露出するようにパターニング形成される。レジストマスク２５を形成した後、例えば炭素等の原子又はイオンをキャップ層５０に向けて照射する。この原子又はイオンをレジストマスク２５から露出したキャップ層５０と、該露出したキャップ層５０に重なる電子供給層５及びチャネル層４とに注入することにより、素子分離領域Ｄを形成する。
【００４１】
次に、図４の（ｂ）に示されるように、第８ステップとして、レジストマスク２５を除去した後、キャップ層５０の主面５０ａ上にレジストマスク２６を形成する。レジストマスク２６は、第２部分Ｂに重なる主面５０ａが露出するようにパターニング形成される。ここで、露出した主面５０ａの一部を表面５０ａ３とする。この表面５０ａ３は第２部分Ｂの表面に相当し、不純物領域６，７の間の領域の離間方向の全域にわたって存在する。表面５０ａ３は、トランジスタ１のゲート電極１０が設けられ得る表面に相当する。
【００４２】
次に、第９ステップとして、第２部分Ｂの表面５０ａ３を除去する（除去工程）。本実施形態では、第２部分Ｂの表面５０ａ３に加えて第２部分Ｂに含まれる変性領域２４を、ドライエッチングによって除去する。例えば、塩素系ガスとしてＣｌ２、ＢＣｌ３、ＳｉＣｌ４又はそれらの混合ガスを用いて、第２部分Ｂの表面５０ａ３、及び第２部分Ｂに含まれる変性領域２４をドライエッチングにより除去する。これにより、図４の（ｃ）に示されるように、主面５０ａは、ドライエッチングがなされていない表面５０ａ１と、膜厚方向において表面５０ａ１よりも基板２側に位置する表面５０ａ２とを含む。この除去工程により、第２部分Ｂの表面５０ａ２の窒素に対するガリウムの比率は、表面５０ａ１及び表面５０ａ３の窒素に対するガリウムの比率よりも小さくなる。そして、レジストマスク２６を除去した後、キャップ層５０の主面５０ａ上に絶縁膜１１を形成する。
【００４３】
上述したように第１部分Ａの表面５０ａ１は、ドライエッチングされていない。第１部分Ａは、ソース電極８およびドレイン電極９と接する領域である。この第１部分Ａ上の変性領域２４をドライエッチングした場合、ドライエッチングされた第１部分Ａの表面にダメージが生じてしまうことがある。この場合、ソース電極８およびドレイン電極９と、ドライエッチングされた第１部分Ａの表面との接触抵抗が高くなるおそれがあるので、第１部分Ａは、ドライエッチングされないことが好ましい。
【００４４】
次に、図５の（ａ）に示されるように、第１０ステップとして、絶縁膜１１のうち、表面５０ａ１に重なる絶縁膜１１の一部を除去し、膜厚方向において不純物領域６に重なる開口部１１ａと、膜厚方向において不純物領域７に重なる開口部１１ｂを形成する。そして、開口部１１ａを介して不純物領域６に接するソース電極８と、開口部１１ｂを介して不純物領域７に接するドレイン電極９とを例えば、蒸着・リフトオフ法により形成する（第１電極形成工程）。ソース電極８及びドレイン電極９のそれぞれは、不純物領域６，７及び素子分離領域Ｄを除いたキャップ層５０に接しないように設けられる。換言すれば、不純物領域６がソース電極８よりも第２部分Ｂ側に張り出し、且つ、不純物領域７がドレイン電極９よりも第２部分Ｂ側に張り出すように、ソース電極８及びドレイン電極９を形成する。
【００４５】
次に、図５の（ｂ）に示されるように、第１１ステップとして、ソース電極８とドレイン電極９との間の絶縁膜１１であって、表面５０ａ２に重なる絶縁膜１１の一部を除去し、開口部１１ｃを形成する。この開口部１１ｃを介してキャップ層５０に接するゲート電極１０を例えば、蒸着・リフトオフ法により形成する（第２電極形成工程）。これにより、基板２上に複数のトランジスタ１を形成する。基板２上における複数のトランジスタ１は、素子分離領域Ｄによって互いに電気的に分離している。
【００４６】
次に、図５の（ｃ）に示されるように、第１２ステップとして、ソース電極８、ドレイン電極９、ゲート電極１０、及び絶縁膜１１を覆う保護膜１２を形成した後、ソース電極８に接続する配線１３と、ドレイン電極９に接続する配線１４とを形成する。複数のトランジスタ１は、配線１３，１４を介して互いに電気的に接続されてもよい。
【００４７】
以上説明した本実施形態に係る製造方法によって形成されたトランジスタ１によれば、上記熱処理工程を行うことにより、キャップ層５０が損傷してしまい、その損傷度合は該キャップ層５０の最表面に近いほど大きくなる。ここで、本実施形態に係るトランジスタ１によれば、膜厚方向において第１部分Ａの表面５０ａ１に対して基板２側に位置する第２部分Ｂの表面５０ａ２は、特に損傷する最表面である表面５０ａ３を除去することにより形成される。これにより、第２部分Ｂの表面５０ａ２は最表面よりも損傷が低減されているので、キャップ層５０の表面状態の影響が低減される。加えて、第２部分Ｂの表面５０ａ２に接するようにゲート電極１０を形成することによって、トランジスタ１のリーク電流の増加を抑制できる。
【００４８】
また、キャップ層５０は、ガリウムを含む窒化物半導体を有し、保護膜２３は、窒化シリコンからなってもよい。この場合、例えば熱処理工程にてキャップ層５０内の窒素抜けを抑制することができる。
【００４９】
また、熱処理工程では、１０００℃以上にて熱処理を行ってもよい。このような高温の熱処理では、不純物領域６，７が好適に活性化される一方で、キャップ層５０の損傷が大きくなってしまう。しかしながら、上記実施形態によれば、特に損傷する主面５０ａのうち表面５０ａ３は除去されるので、キャップ層５０の表面状態の影響を低減できる。
【００５０】
また、キャップ層５０は窒化ガリウムを含んでおり、除去工程後において、ゲート電極１０が形成される第２部分Ｂの表面５０ａ２は、ソース電極８およびドレイン電極９が形成される第１部分Ａの表面５０ａ１と比較して、窒素に対するガリウムの比率が小さくてもよい。この場合、除去工程後のキャップ層５０において、第２部分Ｂの表面５０ａ１は、第１部分Ａの表面５０ａ１よりも構成元素の化学量論的組成のずれが小さくなっているので、キャップ層５０の表面状態の影響が好適に低減される。
【００５１】
また、キャップ層５０の膜厚方向において、第２部分Ｂの表面５０ａ２と第１部分Ａの表面５０ａ１との高さの差は、３ｎｍ以下であってもよい。第２部分Ｂの表面５０ａ２と第１部分Ａの表面５０ａ１との高さの差が３ｎｍ以下である場合であっても、変性領域２４を好適に除去できる。
【００５２】
また、ソース電極８及びドレイン電極９のそれぞれは、不純物領域６，７及び素子分離領域Ｄを除いたキャップ層５０に接しないように設けられてもよい。この場合、絶縁膜１１とキャップ層５０の第２部分Ｂの表面５０ａ２との界面を通じたリーク電流を低減できる。
【００５３】
図６は、本実施形態の第１変形例に係る半導体装置の断面図を示す。図６に示されるように、トランジスタ１Ａでは、ソース電極８は、不純物領域６に重なるキャップ層５０の第１部分Ａの表面５０ａ１の全体に接するように設けられている。同様に、ドレイン電極９は、不純物領域７に重なるキャップ層５０の第１部分Ａの表面５０ａ１の全体に接するように設けられている。この場合であっても、上記実施形態に係る半導体装置と同等の効果を奏する。さらに第１変形例によれば、不純物領域６とソース電極８との接触面積、及び不純物領域７とドレイン電極９との接触面積が大きくなるので、キャップ層５０とソース電極８及びドレイン電極９との通電がより良好になる。
【００５４】
図７は、本実施形態の第２変形例に係る半導体装置の断面図を示す。図７に示されるように、トランジスタ１Ｂでは、不純物領域６の一部にはリセス（第１リセス）３１が設けられていると共に、不純物領域７の一部にはリセス（第２リセス）３２が設けられている。第２変形例では、例えば、第１０ステップである第１電極形成工程の前に、チャネル層４、電子供給層５及びキャップ層５０を選択的エッチングしてリセス３１，３２を形成する。この選択的エッチングによって第１部分Ａの少なくとも一部を含むチャネル層４、電子供給層５及びキャップ層５０の一部を第２部分Ｂよりも深く除去し、リセス３１，３２を形成する。リセス３１，３２の形成後、該リセス３１上にソース電極８を形成すると共に該リセス３２上にドレイン電極９を形成する。換言すれば、ソース電極８およびドレイン電極９のそれぞれは、第１部分Ａの除去された上記一部上に接して設けられてもよい。この場合であっても、上記実施形態に係る半導体装置と同等の効果を奏する。さらに第２変形例によれば、不純物領域６とソース電極８との接触面積、及び不純物領域７とドレイン電極９との接触面積が大きくなるので、キャップ層５０とソース電極８及びドレイン電極９との通電がより良好になる。
【００５５】
図７では、リセス３１，３２を形成するために、不純物領域６，７上の変性領域２４をドライエッチングしている。不純物領域６，７内の不純物はイオン注入によって導入されるため、不純物濃度が最も高い領域は、キャップ層５０の表面５０ａ１とは異なる高さに位置する場合がある。その場合、第２変形例のように不純物濃度が最も高い領域が露出するように不純物領域６，７の表面を除去し、リセス３１，３２を形成してもよい。前述したように、不純物領域６，７の表面を除去するとエッチングダメージが生じて、ソース電極８と不純物領域６との間の接触抵抗、及びドレイン電極９と不純物領域７との間の接触抵抗が上昇するおそれがある。しかしながら、第２変形例では、不純物濃度が高い領域を露出させるようにリセス３１，３２を形成し、且つ、該領域に接するようにソース電極８及びドレイン電極９を形成することによって、総合的な上記接触抵抗を低減でき、トランジスタ１Ｂの電気的特性を向上できる。
【００５６】
図８は、本実施形態の第３変形例に係る半導体装置の断面図を示す。図８に示されるように、トランジスタ１Ｃでは、リセス３１内のソース電極８の底面８ａ、及びリセス３２内のドレイン電極９の底面９ａは、膜厚方向においてチャネル層４と電子供給層５との界面よりも基板２側に位置している。より具体的には、上記底面８ａ，９ａは、チャネル層４と電子供給層５との界面に生じる２次元電子ガスよりも、膜厚方向において基板２側に位置している。この場合であっても、上記第２変形例に係る半導体装置と同等の効果を奏する。
【００５７】
図９の（ａ）〜（ｃ）は、本実施形態の第４変形例に係る半導体装置の断面図を示す。図９の（ａ）〜（ｃ）に示されるように、トランジスタ１Ｄ１〜１Ｄ３では、第１部分Ａの表面５０ａ１は、膜厚方向において第２部分Ｂの表面５０ａ２よりも基板２側に位置している。図９の（ａ）に示されるトランジスタ１Ｄ１では、ソース電極８は、不純物領域６が含まれる第１部分Ａの表面５０ａ１の全体に形成されており、ドレイン電極９は、不純物領域７が含まれる第１部分Ａの表面５０ａ１の全体に形成されている。図９の（ｂ）に示されるトランジスタ１Ｄ２では、ソース電極８及びドレイン電極９のそれぞれは、不純物領域６，７及び素子分離領域Ｄを除いたキャップ層５０に接しないように設けられる。図９の（ｃ）に示されるトランジスタ１Ｄ３では、図９の（ｂ）の態様に加えて、不純物領域６とゲート電極１０との間、及び不純物領域７とゲート電極１０との間における第２部分Ｂの一部の表面は、第１部分Ａの表面５０ａ１と面一になっている。上記第４変形例によれば、例えば、第１０ステップである第１電極形成工程の前に少なくとも不純物領域６，７を選択的エッチングにて形成することによって、トランジスタ１Ｄ１〜１Ｄ３を形成する。これらの場合であっても、上記実施形態に係る半導体装置と同等の効果を奏する。また、トランジスタ１Ｄ２，１Ｄ３のソース電極８及びドレイン電極９のそれぞれは、不純物領域６，７及び素子分離領域Ｄを除いたキャップ層５０に接しないように設けられるので、トランジスタ１Ｄ２，１Ｄ３のリーク電流は、トランジスタ１Ｄ１と比較して低くなる。
【００５８】
図１０は、本実施形態の第５変形例に係る半導体装置の断面図を示す。図１０に示されるように、トランジスタ１Ｅでは、ソース電極８は、不純物領域６及び素子分離領域Ｄを除いたキャップ層５０に接しないように設けられている。また、ドレイン電極９は、不純物領域７が含まれる第１部分Ａの表面５０ａ１の全体に接するように設けられている。この場合であっても、上記実施形態に係る半導体装置と同等の効果を奏する。
【００５９】
図１１は、本実施形態の第６変形例に係る半導体装置の断面図を示す。図１１に示されるように、トランジスタ１Ｆでは、不純物領域７とゲート電極１０との間におけるキャップ層５０、電子供給層５及びチャネル層４に、不純物領域７よりも不純物の濃度が低いＬＤＤ領域（ＬＤＤ：Light Doped Drain）４１が形成されている。このＬＤＤ領域４１は、不純物領域７に隣接しており、ｎ−領域として機能する。第６変形例では、例えば第４ステップにて、まずレジストマスク２２のみを除去した後、新たなレジストマスクをスルー注入膜２１上に形成する。この新たなレジストマスクをパターニングして露出したスルー注入膜２１に対して、イオン化された不純物（例えばＳｉ）を照射することによって、ＬＤＤ領域４１を形成する。この場合であっても、上記実施形態に係る半導体装置と同等の効果を奏する。さらに第６変形例によれば、トランジスタ１Ｆの耐圧を向上できる。
【００６０】
本発明による半導体装置及び該半導体装置の製造方法は、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば上記実施形態及び上記変形例によれば、図４の（ｂ）に含まれる表面５０ａ３は、不純物領域６，７の領域の一部を含んでもよい。この場合、表面５０ａ３に含まれる不純物領域６，７がエッチングによってダメージを受けた場合であっても、不純物領域６とソース電極８との間の接触抵抗、および不純物領域７とドレイン電極９との間の接触抵抗が上昇しないことが好ましい。なお、不純物領域６，７の間の領域の離間方向の全域にわたって存在する表面５０ａ３に重なる変性領域２４が除去されることにより、トランジスタのリーク電流が低減される。
【００６１】
また、上記実施形態及び上記変形例では、変性領域２４の全てが除去されているが、変性領域２４の一部が残存してもよい。この場合であっても、変性領域２４の露出した表面の損傷度合は、キャップ層５０の最表面よりも低減されているので、上記実施形態に係る半導体装置と同様に、キャップ層５０の表面状態の影響を低減できる。
【符号の説明】
【００６２】
１、１Ａ〜１Ｆ…トランジスタ、２…基板、３…バッファ層、４…チャネル層、５…電子供給層、６，７…不純物領域、８…ソース電極、９…ドレイン電極、１０…ゲート電極、１１…絶縁膜、２１…スルー注入膜、２３…保護膜、２４…変性領域、３１，３２…リセス、４１…ＬＤＤ領域、５０…キャップ層、５０ａ…主面、５０ａ１〜５０ａ３…表面、Ａ…第１部分、Ｂ…第２部分、Ｄ…素子分離領域、Ｌ…距離。
【図１】
0006627408.tif 000002
【図２】
0006627408.tif 000003
【図３】
0006627408.tif 000004
【図４】
0006627408.tif 000005
【図５】
0006627408.tif 000006
【図６】
0006627408.tif 000007
【図７】
0006627408.tif 000008
【図８】
0006627408.tif 000009
【図９】
0006627408.tif 000010
【図１０】
0006627408.tif 000011
【図１１】
0006627408.tif 000012