(57)【要約】【課題】フレームレートを高速化しながらモアレなどの発生を抑える。【解決手段】ＣＭＯＳ撮像素子は複数の画素を有する。画素をベイヤー方式にしたがって配列する。各画素は受光量に応じた信号電位である画素信号を生成する。画素の形成する列毎に垂直出力線を設ける。各画素を隣接する垂直出力線に接続する。各垂直出力線を水平出力線に接続する。タイミングＴ１において、１、３列目の画素の画素信号を水平出力線に出力する（Φｓｒ１、Φｓｒ３）。水平出力線において、１、３列目の画素の画素信号の平均化を行なう。タイミングＴ２において、２、４列目の画素の画素信号を水平出力線に出力する（Φｓｒ２、Φｓｒ４）。水平出力線において、２、４列目の画素の画素信号の平均化を行なう。【選択図】図５
2008118371.tif 000002
【特許請求の範囲】
【請求項１】
受光量に応じた信号電荷を生成する光電変換素子と、前記信号電荷に応じた信号電位である画素信号の出力と出力停止とを切替える選択トランジスタとを有する画素と、
第１の方向に沿って並ぶ複数の前記画素の前記選択トランジスタに接続され、前記画素信号が出力される出力信号線と、
前記画素信号の前記出力信号線への出力を、同じ前記出力信号線に接続される複数の前記画素における前記選択トランジスタに、実行させる画素選択部とを備える
ことを特徴とする撮像素子。
【請求項２】
前記第１の方向に沿って並ぶ複数の前記画素のそれぞれは、複数の種類のカラーフィルタによって交互に繰返して覆われ、
前記画素選択部は、同じ種類のカラーフィルタに覆われる複数の前記画素における前記選択トランジスタに前記画素信号の出力を実行させる
ことを特徴とする請求項１に記載の撮像素子。
【請求項３】
受光量に応じた信号電荷を生成する光電変換素子と前記信号電荷に応じた信号電位である画素信号の出力と出力停止とを切替える第１の選択トランジスタとを有し、第２の方向に沿って配置される画素と、
前記第２の方向に沿って配置される前記画素毎に設けられ、前記第２の方向とは異なる第１の方向に沿って並ぶ複数の前記画素の前記選択トランジスタに接続され、前記画素信号が出力される複数の第１の出力信号線と、
前記複数の第１の出力信号線のそれぞれに接続され、前記第１の出力信号線に出力される前記画素信号の出力と出力停止とを切替える複数の第２の選択トランジスタと、
前記複数の第２の選択トランジスタに接続され、前記画素信号が出力される第２の出力信号線と、
前記第１の出力信号線から前記第２の出力信号線への前記画素信号の出力を、２つ以上の前記第２の選択トランジスタに、実行させる画素選択部とを備える
ことを特徴とする撮像素子。
【請求項４】
前記第２の方向に沿って並ぶ複数の前記画素のそれぞれは、複数の種類のカラーフィルタによって交互に繰返し覆われ、
前記画素選択部は、同じ種類のカラーフィルタに覆われる複数の前記画素における前記第２の選択トランジスタに前記画素信号の出力を実行させる
ことを特徴とする請求項３に記載の撮像素子。
【請求項５】
前記画素選択部は、前記画素から前記第１の出力信号線への前記画素信号の出力を、同じ前記第１の出力信号線に接続される複数の前記画素における前記第１の選択トランジスタに、実行させることを特徴とする請求項３または請求項４に記載の撮像素子。
【請求項６】
前記第１の方向に沿って並ぶ複数の前記画素のそれぞれは、複数の種類のカラーフィルタによって交互に繰返して覆われ、
前記画素選択部は、同じ種類のカラーフィルタに覆われる複数の前記画素における前記選択トランジスタに前記画素信号の出力を実行させる
ことを特徴とする請求項５に記載の撮像素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フレームレートを確保しながらモアレの発生を低減化させる撮像素子に関する。
【背景技術】
【０００２】
画素数の大きな撮像素子を有し、静止画および動画を撮影可能なデジタルカメラが知られている。このようなデジタルカメラによって動画を撮影するときは、撮像素子から信号を出力させる画素を間引くことが知られている。なお、このような間引き出力とは、撮像素子から画像信号を出力させるときに、画像全体の読出し期間中に一部の画素から信号を読出すことである。
【０００３】
出力する画素を間引くことにより、フレームレートの低下が防止されている。すなわち、単一の画素による画素信号の生成と出力とにかかる時間を一定に保ったまま、受光面全体の読出し動作の高速化が図られている。しかし、フレームレートの低下を防ぐために必要な画素の間引きを行なうことにより、実際の情報が欠落するために偽の模様や、モアレが発生する問題が生じていた。
【０００４】
そこで、撮像素子の全画素から信号を出力させ、後段の画像処理において画素加算することにより、間引き出力を行ったときと同じデータサイズの画像信号を得ることが提案されている（特許文献１参照）。画素加算することによりモアレの発生を防ぐことが可能であるが、撮像素子の全画素から信号を出力させる必要があるため撮像素子における出力の速度を高速化することは困難だった。
【特許文献１】特開２００３−３３３６１０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
したがって、本発明ではフレームレートを確保しながらモアレなどの発生を防ぐ撮像素子の提供を目的とする。
【課題を解決するための手段】
【０００６】
本発明の第１の撮像素子は、受光量に応じた信号電荷を生成する光電変換素子と信号電荷に応じた信号電位である画素信号の出力と出力停止とを切替える選択トランジスタとを有する画素と、第１の方向に沿って並ぶ複数の画素の選択トランジスタに接続され画素信号が出力される出力信号線と、画素信号の出力信号線への出力を同じ出力信号線に接続される複数の画素における選択トランジスタに実行させる画素選択部とを備えることを特徴としている。
【０００７】
さらに、第１の方向に沿って並ぶ複数の画素のそれぞれは複数の種類のカラーフィルタによって交互に繰返して覆われ、画素選択部は同じ種類のカラーフィルタに覆われる複数の画素における選択トランジスタに画素信号の出力を実行させることが好ましい。
【０００８】
本発明の第２の撮像素子は、受光量に応じた信号電荷を生成する光電変換素子と信号電荷に応じた信号電位である画素信号の出力と出力停止とを切替える第１の選択トランジスタとを有し第２の方向に沿って配置される画素と、第２の方向に沿って配置される画素毎に設けられ第２の方向とは異なる第１の方向に沿って並ぶ複数の画素の選択トランジスタに接続され画素信号が出力される複数の第１の出力信号線と、複数の第１の出力信号線のそれぞれに接続され第１の出力信号線に出力される画素信号の出力と出力停止とを切替える複数の第２の選択トランジスタと、複数の第２の選択トランジスタに接続され、画素信号が出力される第２の出力信号線と、第１の出力信号線から第２の出力信号線への画素信号の出力を２つ以上の第２の選択トランジスタに実行させる画素選択部とを備えることを特徴としている。
【０００９】
さらに、第２の方向に沿って並ぶ複数の画素のそれぞれは複数の種類のカラーフィルタによって交互に繰返し覆われ、画素選択部は同じ種類のカラーフィルタに覆われる複数の画素における第２の選択トランジスタに画素信号の出力を実行させることが好ましい。
【００１０】
さらに、画素選択部は画素から第１の出力信号線への画素信号の出力を同じ第１の出力信号線に接続される複数の画素における第１の選択トランジスタに実行させることが好ましい。
【００１１】
さらに、第１の方向に沿って並ぶ複数の画素のそれぞれは複数の種類のカラーフィルタによって交互に繰返して覆われ、画素選択部は同じ種類のカラーフィルタに覆われる複数の画素における選択トランジスタに画素信号の出力を実行させることが好ましい。
【発明の効果】
【００１２】
本発明によれば、撮像素子において複数の画素の画素信号を平均化することが可能になる。したがって、フレームレートの高速化を図りながら、モアレの発生などを抑えることが可能である。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施形態について図面を参照して説明する。
図１は、本発明の一実施形態を適用した撮像素子を有するデジタルカメラの内部構成を概略的に示すブロック図である。デジタルカメラ１０は、レンズ１１、撮像素子２０、デジタル信号処理回路１２、システムコントローラ１３、およびタイミングジェネレータ１４などによって構成される。
【００１４】
レンズ１１は、撮像素子２０に光学的に接続される。レンズ１１を透過する被写体の光学像が撮像素子２０の受光面に入射する。撮像素子２０は、ＣＭＯＳイメージセンサである。受光面において被写体の光学像が受光されることにより、光学像に対応する画像信号が生成される。
【００１５】
撮像素子２０において生成された画像信号は、Ａ／Ｄコンバータ１５においてアナログ信号からデジタル信号に変換される。デジタル信号に変換された画像信号はデジタル信号処理回路１２に送られる。
【００１６】
デジタル信号処理回路１２に送られた画像信号は、信号処理の作業用メモリであるＤＲＡＭ１６に格納される。ＤＲＡＭ１６に格納された画像信号は、デジタル信号処理回路１２において、所定の信号処理が施される。
【００１７】
所定の信号処理が施された画像信号は、モニタ１７に送られる。モニタ１７において、送られた画像信号に対応する画像が表示される。また、所定の信号処理が施された画像信号は、コネクタ（図示せず）を介して接続される外部メモリ１８に格納可能である。
【００１８】
タイミングジェネレータ１４により撮像素子２０およびシャッタ１９が駆動される。撮像素子２０およびシャッタ１９が駆動されることにより、画像信号が生成される。タイミングジェネレータ１４による各部位の駆動は、システムコントローラ１３により制御される。
【００１９】
次に撮像素子２０の構成について、図２を用いて説明する。図２は、撮像素子の構成を示すブロック図である。
【００２０】
撮像素子２０はＣＭＯＳ撮像素子であり、撮像部２１、行選択回路２２、列選択回路２３、水平出力線２４、および列選択トランジスタ（第２の選択トランジスタ）２５などによって構成される。撮像部２１と行選択回路２２とが直接接続される。水平出力線（第２の出力信号線）２４は列選択トランジスタ２５を介して撮像部２１と接続される。列選択回路２３と列選択トランジスタ２５とが接続される。
【００２１】
撮像部２１の撮像面には複数の画素３０がマトリックス状に配列される。各画素３０はＲ（ｅｄ）カラーフィルタ、Ｇ（ｒｅｅｎ）カラーフィルタ、およびＢ（ｌｕｅ）カラーフィルタのいずれかのカラーフィルタによって覆われる。カラーフィルタはベイヤー方式に従って配置される。
【００２２】
したがって、行方向（第２の方向）にはＲカラーフィルタおよびＧカラーフィルタの２種類のカラーフィルタが交互に繰返し配置される。またはＧカラーフィルタおよびＢカラーフィルタの２種類のカラーフィルタが交互に繰返し配置される。
【００２３】
また、列方向（第１の方向）にもＲカラーフィルタおよびＧカラーフィルタの２種類のカラーフィルタが交互に繰返し配置される。またはＧカラーフィルタおよびＢカラーフィルタが交互に繰返し配置される。
【００２４】
Ｒカラーフィルタに覆われた画素３０には、赤色成分の光が受光される。Ｇカラーフィルタに覆われた画素３０には、緑色成分の光が受光される。Ｂカラーフィルタに覆われた画素３０には、青色成分の光が受光される。
【００２５】
個々の画素３０においてカラーフィルタを透過する光の受光量に応じた信号電荷が生成される。被写体像全体の画像信号は、撮像面上に配置された画素３０の信号電荷に応じた画素信号の集合により構成される。生成した画素信号の読出しは画素３０毎に行われる。読出しを行う画素３０は行選択回路２２及び列選択回路２３により直接的あるいは間接的に選択される。
【００２６】
行選択回路２２により画素３０の行が選択される。選択された画素３０から出力される画素信号が、垂直出力線（第１の出力信号線、図２において図示せず）を介して列選択トランジスタ２５に出力される。
【００２７】
列選択トランジスタ２５に出力された画素信号は列選択回路２３により選択され、水平出力線２４に出力される。水平出力線２４に出力された画素信号は、出力部２６およびＡ／Ｄコンバータ１５を介してデジタル信号処理回路１２に送られる。画素信号はデジタル信号処理回路１２において所定の信号処理が行われ、画像信号としてモニタ１７や外部メモリ１８などに送られる。
【００２８】
行選択回路２２および列選択回路２３は、タイミングジェネレータ１４に接続される。タイミングジェネレータ１４により行選択回路２２および列選択回路２３が駆動され、画素信号を出力させる画素３０が選択される。
【００２９】
画素３０の構成について図３を用いて詳細に説明する。図３は画素の構成を示す回路図である。画素３０にはフォトダイオード（ＰＤ）３１、フローティングディフュージョン（ＦＤ）３２、転送トランジスタ３３、リセットトランジスタ３４、増幅トランジスタ３５、及び行選択トランジスタ（第１の選択トランジスタ）３６が設けられる。
【００３０】
ＰＤ３１では画素３０毎の受光量に応じて信号電荷が発生し、発生した信号電荷が蓄積される。ＦＤ３２は転送トランジスタ３３を介してＰＤ３１に接続される。転送トランジスタ３３により、ＰＤ３１に蓄積された信号電荷が所定のタイミングでＦＤ３２に転送される。信号電荷がＦＤ３２に転送されると、ＦＤ３２の電位は転送された電荷に応じた電位に変わる。
【００３１】
また、ＦＤ３２はリセットトランジスタ３４を介して電圧源Ｖｄｄに接続される。リセットトランジスタ３４により、ＦＤ３２に蓄積された信号電荷は所定のタイミングで電圧源Ｖｄｄに掃き出されてリセットされる。また、ＦＤ３２の電位は電圧源Ｖｄｄの電位にリセットされる。
【００３２】
また、ＦＤ３２は増幅トランジスタ３５のゲートに接続される。増幅トランジスタ３５のドレインは、電圧源Ｖｄｄに接続される。また増幅トランジスタ３５のソースは、行選択トランジスタ３６を介して垂直出力線２７に接続される。増幅トランジスタ３５により出力インピーダンスが調整され、ＦＤ３２の電位に応じた信号電位が画素信号として出力可能となる。
【００３３】
行選択トランジスタ３６のゲートには、行毎に異なるタイミングでＨＩＧＨ、ＬＯＷが切替わる行選択信号Φｓｌが供給される。ゲートにＨＩＧＨ状態の行選択信号Φｓｌが供給されることにより行選択トランジスタ３６がＯＮとなり、画素信号が垂直出力線２７に出力可能となる。一方、ゲートにＬＯＷ状態の行選択信号Φｓｌが供給されることにより行選択トランジスタ３６がＯＦＦとなり、画素信号の垂直出力線２７への出力は停止する。なお、行選択信号Φｓｌは行選択回路２２から送信される。
【００３４】
垂直出力線２７は、撮像面の上方において電流源Ｉｓｓに接続される。垂直出力線２７は、撮像面の下方において列選択トランジスタ２５を介して水平出力線２４に接続される。
【００３５】
列選択トランジスタ２５のゲートには、列毎に異なるタイミングでＨＩＧＨ、ＬＯＷの切替わる列選択信号Φｓｒが供給される。ゲートにＨＩＧＨ状態の列選択信号Φｓｒが供給されることにより列選択トランジスタ２５がＯＮとなり、画素信号が水平出力線２４に出力される。一方、ゲートにＬＯＷ状態の列選択信号Φｓｒが供給されることにより列選択トランジスタ２５がＯＦＦとなり、画素信号の水平出力線２４への出力は停止する。前述のように、水平出力線２４に出力された画素信号が、撮像素子２０の外部機器に出力される。なお、列選択信号Φｓｒは列選択回路２３から送信される。
【００３６】
次に撮像素子２０からの画素信号の出力方式について説明する。撮像素子２０からの画素信号の出力は、全画素出力方式、第１〜第３の平均化出力方式に応じて行なわれる。なお、全画素出力方式によれば、すべての画素３０個々の画素信号が出力される。第１の平均化出力方式によれば、行方向に沿って並ぶ画素３０の複数の画素信号が平均化されて出力される。第２の平均化出力方式によれば、列方向に沿って並ぶ画素３０の複数の画素信号が平均化されて出力される。第３の平均化出力方式によれば、行方向および列方向に沿って並ぶ画素３０の複数の画素信号が平均化されて出力される。以下に、各出力方式について詳細に説明する。
【００３７】
全画素出力方式のときの撮像素子２０における画素３０の選択動作について、図４のタイミングチャートを用いて説明する。なお、図４には、行選択トランジスタ３６および列選択トランジスタ２５による画素信号の出力のタイミングのみ示される。
【００３８】
一方、転送トランジスタ３３による信号電荷の転送動作のタイミングは省略するが、行選択トランジスタ３７および列選択トランジスタ２５による特定の画素３０が選択される前または選択されている間に転送動作は実行される。また、リセットトランジスタ３４によるＦＤ３２のリセット動作のタイミングも省略するが、画素３０からの画素信号の出力後の次の転送動作までの間にリセット動作は実行される。
【００３９】
Ｔ１のタイミングにおいて、上から１行目に並ぶ画素３０の行選択トランジスタ３６に入力される行選択信号Φｓｌ１がＨＩＧＨに切替えられる。行選択信号Φｓｌ１がＨＩＧＨに切替えられることにより、１行目に並ぶ画素３０において生成される画素信号が垂直出力線２７に出力される。
【００４０】
また、同じＴ１のタイミングにおいて、左から１列目の列選択トランジスタ２５に入力される列選択信号Φｓｒ１がＨＩＧＨに切替えられる。列選択信号Φｓｒ１がＨＩＧＨに切替えられることにより、１列目の垂直出力線２７に出力されている画素信号が、水平出力線２４を介して撮像素子２０の外部に出力される。
【００４１】
以後同様にして、２、３、４、５、６、７、８、・・・、右端の列であるＮ列目の列選択信号Φｓｒ２、Φｓｒ３、Φｓｒ４、Φｓｒ５、Φｓｒ６、Φｓｒ７、Φｓｒ８、・・・、ΦｓｒＮが順番にＨＩＧＨに切替えられる。列選択信号の切替により、２、３、４、５、６、７、８、・・・、Ｎ列目の垂直出力線２７に出力されている画素信号が、水平出力線２４を介して撮像素子２０の外部に出力される。
【００４２】
Ｎ列目の列選択信号ΦｓｒＮがＨＩＧＨからＬＯＷに切替わるときに１行目の行選択信号Φｓｌ１もＬＯＷに切替えられる（タイミングＴ２参照）。行選択信号Φｓｌ１がＬＯＷに切替えられることにより、１行目に並ぶ画素３０の選択が解除される。
【００４３】
Ｔ３のタイミングにおいて、２行目に並ぶ画素３０の行選択トランジスタ３６に入力される行選択信号Φｓｌ２がＨＩＧＨに切替えられる。行選択信号Φｓｌ２がＨＩＧＨに切替えられることにより、２行目に並ぶ画素３０において生成される画素信号が垂直出力線２７に出力される。
【００４４】
１行目の画素信号の出力と同様にして、１、２、３、４、５、６、７、８、・・・、Ｎ列目の列選択信号Φｓｒ１、Φｓｒ２、Φｓｒ３、Φｓｒ４、Φｓｒ５、Φｓｒ６、Φｓｒ７、Φｓｒ８、・・・、ΦｓｒＮが順番にＨＩＧＨに切替えられる。列選択信号の切替により、１、２、３、４、５、６、７、８、・・・、Ｎ列目の垂直出力線２７に出力されている画素信号が、水平出力線２４を介して撮像素子２０の外部に出力される（タイミングＴ３〜タイミングＴ４参照）。
【００４５】
以後同様にして、３、４、５、６、７、８、・・・、最終行であるＭ行目に並ぶ画素３０が生成する画素信号が順番に撮像素子２０の外部に出力される。
【００４６】
次に、第１の平均化出力方式のときの撮像素子２０における画素３０の選択動作について、図５のタイミングチャートを用いて説明する。なお、図５には、図４と同様に行選択トランジスタ３６および列選択トランジスタ２５による画素信号の出力のタイミングのみ示される。また、転送動作およびリセット動作のタイミングは省略される。
【００４７】
Ｔ１のタイミングにおいて、上から１行目に並ぶ画素３０の行選択トランジスタ３６に入力される行選択信号Φｓｌ１がＨＩＧＨに切替えられる。行選択信号Φｓｌ１がＨＩＧＨに切替えられることにより、１行目に並ぶ画素３０において生成される画素信号が垂直出力線２７に出力される。
【００４８】
また、同じＴ１のタイミングにおいて、左から１、３列目の列選択トランジスタ２５に入力される列選択信号Φｓｒ１、Φｓｒ３がＨＩＧＨに切替えられる。列選択信号Φｓｒ１、Φｓｒ３がＨＩＧＨに切替えられることにより、１行１、３列目の列選択トランジスタ２５と水平出力線２４が導通する。
【００４９】
１、３列目の列選択トランジスタ２５が導通したときの水平出力線２４における電位について、図６を用いて説明する。図６は行選択トランジスタ３６および列選択トランジスタ２５を導通させたときの１、３列目の画素３０、垂直出力線２７、および水平出力線２４の等価回路図である。
【００５０】
１列目の画素３０の画素信号である信号電位およびリアクタンスをＶ１、Ｒ１とする。また、３列目の画素３０の画素信号である信号電位およびリアクタンスをＶ３、Ｒ３とする。図６に示すように、１、３列目の画素３０は水平出力線２４により並列に接続される。したがって、水平出力線２４における電位Ｖ０は、（Ｒ３×Ｖ１＋Ｒ１×Ｖ３）／（Ｒ１＋Ｒ３）である。
【００５１】
各画素３０のリアクタンスは実質的に同一、すなわち、Ｒ１＝Ｒ３である。したがって、水平出力線２４における電位Ｖ０は、（Ｖ１＋Ｖ３）／２であり、１、３列目の画素３０における画素信号の信号レベルの平均値となる。
【００５２】
したがって、Ｔ１のタイミングにおいて、１、３列目の画素３０の画素信号を平均化した信号が画素信号として水平出力線２４を介して撮像素子２０の外部に出力される。なお、前述のようにカラーフィルタはベイヤー方式にしたがって配置されるので、１行１、３列目のように奇数行における奇数列の画素３０の画素信号の信号レベルは、同じ色成分の光の受光量に応じている。
【００５３】
Ｔ２のタイミングにおいて、１行目の行選択信号Φｓｌ１がＨＩＧＨのまま、左から２、４列目の列選択トランジスタ２５に入力される列選択信号Φｓｒ２、Φｓｒ４がＨＩＧＨに切替えられる（図５参照）。列選択信号Φｓｒ２、Φｓｒ４がＨＩＧＨに切替えられることにより、１行目２、４列目の列選択トランジスタ２５と水平出力線２４が導通する。
【００５４】
Ｔ１のタイミングにおける１、３列目の画素３０の画素信号と同様に、Ｔ２のタイミングにおいて２、４列目の画素３０の画素信号を平均化した信号が画素信号として水平出力線２４を介して撮像素子２０の外部に出力される。なお、前述のようにカラーフィルタはベイヤー方式にしたがって配置されるので、１行２、４列のように奇数行における偶数列の画素３０の画素信号の信号レベルは、同じ色成分の光の受光量に応じている。
【００５５】
さらに、偶数行における奇数列の画素の画素信号の信号レベルは、同じ色成分の光の受光量に応じており、偶数行における偶数列の画素の画素信号の信号レベルは、同じ色成分の光の受光量に応じている。
【００５６】
以後同様にして、連続する２つの奇数列と連続する２つの偶数列とが順番にＨＩＧＨに切替えられる。例えば、５、７列目、６、８列目、・・・、Ｎ−３、Ｎ−１列目、およびＮ−２、Ｎ列目の列選択信号Φｓｒが順番にＨＩＧＨに切替えられる。
【００５７】
連続する２つの奇数列または連続する２つの偶数列の列選択信号ΦｓｒがＨＩＧＨに切替えられることにより、同時にＨＩＧＨに切替えられた列の２つの画素３０の画素信号が平均化されて、撮像素子２０の外部に出力される。
【００５８】
Ｎ−２、Ｎ列目の列選択信号ΦｓｒＮ−２、ΦｓｒＮがＨＩＧＨからＬＯＷに切替えられるときに１行目の行選択信号Φｓｌ１もＬＯＷに切替えられる（タイミングＴ３参照）。行選択信号Φｓｌ１のＬＯＷへの切替により、１行目に並ぶ画素３０の選択が解除される。
【００５９】
Ｔ４のタイミングにおいて、２行目に並ぶ画素３０の行選択トランジスタ３６に入力される行選択信号Φｓｌ２がＨＩＧＨに切替えられる。行選択信号Φｓｌ２がＨＩＧＨに切替えられることにより、２行目に並ぶ画素３０において生成される画素信号が垂直出力線２７に出力される。
【００６０】
１行目の画素信号の出力と同様にして、１、３列目、２、４列目、・・・、Ｎ−３、Ｎ−１列目、およびＮ−２、Ｎ列目のように連続する２つの奇数列および連続する２つの偶数列の列選択信号Φｓｒが順番にＨＩＧＨに切替えられる。このような切替により、同時にＨＩＧＨに切替えられた列の２つの画素３０の画素信号が平均化されて、撮像素子２０の外部に出力される（タイミングＴ４〜タイミングＴ５参照）。
【００６１】
以後同様にして３、４、５、６、７、８、・・・Ｍ行目に並ぶ画素３０が生成する画素信号が平均化され、撮像素子２０の外部に出力される。
【００６２】
次に、第２の平均化出力方式のときの撮像素子２０における画素３０の選択動作について、図７のタイミングチャートを用いて説明する。なお、図７には、図４と同様に行選択トランジスタ３６および列選択トランジスタ２５による画素信号の出力のタイミングのみ示される。また、転送動作およびリセット動作のタイミングは省略される。
【００６３】
Ｔ１のタイミングにおいて、上から１、３行目に並ぶ画素３０の行選択トランジスタ３６に入力される行選択信号Φｓｌ１、Φｓｌ３がＨＩＧＨに切替えられる。行選択信号Φｓｌ１、Φｓｌ３がＨＩＧＨに切替えられることにより、１、３行目に並ぶ画素３０において生成される画素信号が垂直出力線２７に出力される。
【００６４】
図６に示した等価回路と同様に、１、３行目の画素３０からの画素信号が出力された垂直出力線２７の電位は、１、３行目の画素３０から出力された画素信号の信号レベルの平均値となる。
【００６５】
また、同じＴ１のタイミングにおいて、左から１列目の列選択トランジスタ２５に入力される列選択信号Φｓｒ１がＨＩＧＨに切替えられる。列選択信号Φｓｒ１がＨＩＧＨに切替えられることにより、１、３行１列目の画素３０の画素信号を平均化した信号が画素信号として水平出力線２４を介して撮像素子２０の外部に出力される。
【００６６】
以後同様にして、２、３、４、５、６、７、８、・・・、Ｎ列目の列選択信号Φｓｒ２、Φｓｒ３、Φｓｒ４、Φｓｒ５、Φｓｒ６、Φｓｒ７、Φｓｒ８、・・・、ΦｓｒＮが順番にＨＩＧＨに切替えられる。列選択信号の切替により、２、３、４、５、６、７、８、・・・、Ｎ列目の垂直信号線に出力され平均化された画素信号が、水平出力線２４を介して撮像素子２０の外部に出力される。
【００６７】
Ｎ列目の列選択信号ΦｓｒＮがＨＩＧＨからＬＯＷに切り替わるときに１、３行目の行選択信号Φｓｌ１、Φｓｌ３もＬＯＷに切替えられる（タイミングＴ２参照）。行選択信号Φｓｌ１、Φｓｌ３がＬＯＷに切替えられることにより、１、３行目に並ぶ画素３０の選択が解除される。
【００６８】
Ｔ３のタイミングにおいて、２、４行目に並ぶ画素３０の行選択トランジスタ３６に入力される行選択信号Φｓｌ２、Φｓｌ４がＨＩＧＨに切替えられる。行選択信号Φｓｌ２、Φｓｌ４がＨＩＧＨに切替えられることにより、２、４行目に並ぶ画素３０において生成される画素信号が垂直出力線２７に出力され、平均化される。
【００６９】
１、３行目の画素信号の出力と同様にして、１、２、３、４、５、６、７、８、・・・Ｎ列目の列選択信号Φｓｒ１、Φｓｒ２、Φｓｒ３、Φｓｒ４、Φｓｒ５、Φｓｒ６、Φｓｒ７、Φｓｒ８、・・・、ΦｓｒＮが順番にＨＩＧＨに切替えられる。列選択信号の切替により、２、３、４、５、６、７、８、・・・、Ｎ列目の垂直信号線に出力され平均化された画素信号が、水平出力線２４を介して撮像素子２０の外部に出力される（タイミングＴ３〜タイミングＴ４参照）。
【００７０】
以後同様にして、連続する２つの奇数行と連続する２つの偶数行とが順番にＨＩＧＨに切替えられる。例えば、５、７行目、６、８行目、・・・、Ｍ−３、Ｍ−１行目、Ｍ−２、Ｍ行目の行選択信号Φｓｌが順番にＨＩＧＨに切替えられる。それぞれの２つの行が選択されている間に、平均化された画素信号が列毎に順番に撮像素子２０の外部に出力される。
【００７１】
次に第３の平均化出力方式のときの撮像素子２０における画素３０の選択動作について図８のタイミングチャートを用いて説明する。なお、図８には、図４と同様に行選択トランジスタ３６および列選択トランジスタ２５による画素信号の出力のタイミングのみ示される。また、転送動作およびリセット動作のタイミングは省略される。
【００７２】
Ｔ１のタイミングにおいて、上から１、３行目に並ぶ画素３０の行選択トランジスタ３６に入力される行選択信号Φｓｌ１、Φｓｌ３がＨＩＧＨに切替えられる。行選択信号Φｓｌ１、Φｓｌ３がＨＩＧＨに切替えられることにより、１、３行目に並ぶ画素３０において生成される画素信号が垂直出力線２７に出力され、平均化される。
【００７３】
また、同じＴ１のタイミングにおいて、左から１、３列目の列選択トランジスタ２５に入力される列選択信号Φｓｒ１、Φｓｒ３がＨＩＧＨに切替えられる。
【００７４】
列選択信号Φｓｒ１、Φｓｒ３がＨＩＧＨに切替えられることにより、１、３列目の垂直出力線２７に出力され平均化された画素信号が、水平出力線２４に出力され、さらに平均化される。すなわち、垂直出力線２７および水平出力線２４において１行１、３列目および３行１、３列目に配置された４つの画素３０から出力される画素信号が平均化される。垂直出力線２７および水平出力線２４において平均化された画素信号は、撮像素子２０の外部に出力される。
【００７５】
Ｔ２のタイミングにおいて、１、３行目の行選択信号Φｓｌ１、Φｓｌ３がＨＩＧＨのまま、左から２、４列目の列選択トランジスタ２５に入力される列選択信号Φｓｒ２、Φｓｒ４がＨＩＧＨに切替えられる。
【００７６】
列選択信号Φｓｒ２、Φｓｒ４がＨＩＧＨに切替えられることにより、２、４列目の垂直出力線２７に出力され平均化された画素信号が、水平出力線２４に出力され、さらに平均化される。水平出力線２４において平均化された画素信号は、撮像素子２０の外部に出力される。
【００７７】
以後同様にして、連続する２つの奇数列と連続する２つの偶数列とが順番にＨＩＧＨに切替えられる。例えば、５、７列目、６、８列目、・・・、Ｎ−３、Ｎ−１列目、およびＮ−２、Ｎ列目の列選択信号Φｓｒが順番にＨＩＧＨに切替えられる。
【００７８】
１、３行目における連続する２つの奇数列または連続する２つの偶数列の列選択信号ΦｓｒがＨＩＧＨに切替えられることにより、同時にＨＩＧＨに切替えられた列の２つの画素３０の画素信号が平均化されて、撮像素子２０の外部に出力される。
【００７９】
Ｎ−２、Ｎ列目の列選択信号ΦｓｒＮ−２、ΦｓｒＮがＨＩＧＨからＬＯＷに切り替わるときに１、３行目の行選択信号Φｓｌ１、Φｓｌ３もＬＯＷに切替えられる（タイミングＴ３参照）。行選択信号Φｓｌ１、Φｓｌ３のＬＯＷへの切替により、１、３行目に並ぶ画素３０の選択が解除される。
【００８０】
Ｔ４のタイミングにおいて、２、４行目に並ぶ画素３０の行選択トランジスタ３６に入力される行選択信号Φｓｌ２、Φｓｌ４がＨＩＧＨに切替えられる。行選択信号Φｓｌ２、Φｓｌ４がＨＩＧＨに切替えられることにより、２、４行目に並ぶ画素３０において生成される画素信号が垂直出力線２７に出力され、平均化される。
【００８１】
１、３行目の画素信号の出力と同様にして、１、３列目、２、４列目、・・・、Ｎ−３、Ｎ−１列目、およびＮ−２、Ｎ列目のように連続する２つの奇数列および連続する２つの偶数列の列選択信号Φｓｒが順番にＨＩＧＨに切替えられる。このような切替により、２、４行目において同時にＨＩＧＨに切替えられた列の２つの画素３０の画素信号がさらに平均化されて、撮像素子２０の外部に出力される（タイミングＴ４〜タイミングＴ５参照）。
【００８２】
以後同様にして、連続する２つの奇数行と連続する２つの偶数行とが順番にＨＩＧＨに切替えられる。例えば、５、７行目、６、８行目、・・・、Ｍ−３、Ｍ−１行目、Ｍ−２、Ｍ行目の行選択信号Φｓｌが順番にＨＩＧＨに切替えられる。それぞれの２つの行が選択されている間に、２つの連続する奇数列または２つの連続する偶数列から出力される画素信号が平均化され、撮像素子２０の外部に出力される。
【００８３】
以上のような構成の撮像素子によれば、撮像素子自身に平均化した画素信号を出力させることが可能になる。したがって、１フレームの画像信号を形成する画素信号の出力回数が減少するので、１フレームの画像信号の出力の高速化を図ることが可能になる。例えば、第１、第２の平均化出力方式によれば全画素出力方式に比べて２倍の速さになり、第３の平均化出力方式によれば４倍の速さとなる。
【００８４】
また、本実施形態の撮像素子によれば従来行なわれていた間引き出力と異なり画素信号の欠落がないため、モアレや偽色の発生を低減化させることが可能になる。
【００８５】
なお、本実施形態では、第１〜第３の平均化出力方式のいずれかの方式にしたがって高速で画像信号を出力可能な構成であるが、第１〜第３の平均化出力方式の少なくとも一つの出力方式にしたがって画像信号が出力される構成であってもよい。
【００８６】
また、本実施形態では連続する２つの奇数行および連続する２つの偶数行、および／または連続する２つの奇数列および連続する２つの偶数列の画素３０の画素信号の平均化を行なう構成であるが、２つの行または２つの列に限られない。複数の行または複数の列の画素３０の画素信号を用いて平均化を行なわせてもよい。
【００８７】
また、本実施形態では、ベイヤー方式にしたがってカラーフィルタが配置される構成であるが、他の方式によって配置されていてもよい。行方向および列方向において同じ色の光成分に対応した画素信号が平均化されれば、本実施形態と同様の効果を得ることが可能である。
【００８８】
また、本実施形態では、各画素はカラーフィルタに覆われる構成であるが、カラーフィルタに覆われていなくてもよい。カラーフィルタに覆われずに白黒の画像を撮影する撮像素子であっても、モアレなどの少ない画像を高速で撮影可能な効果を得ることは可能である。この場合、連続する奇数行または偶数行、連続する奇数列または偶数列の画素でなく、単に連続する複数の画素の画素信号を平均化すればよい。
【００８９】
また、本実施形態では、撮像素子はＣＭＯＳ撮像素子であるが、他のいかなるＸＹアドレス方式の撮像素子であってもよい。
【図面の簡単な説明】
【００９０】
【図１】本発明の一実施形態を適用した撮像素子を有するデジタルカメラの内部構成を概略的に示すブロック図である。
【図２】撮像素子の構成を示すブロック図である。
【図３】画素の構成を示す回路図である。
【図４】全画素出力方式のときの撮像素子における画素信号の出力のタイミングを示すタイミングチャートである。
【図５】第１の平均化出力方式のときの撮像素子における画素信号の出力のタイミングを示すタイミングチャートである。
【図６】行選択トランジスタおよび列選択トランジスタを導通させたときの画素、垂直出力線、および水平出力線との等価回路図である。
【図７】第２の平均化出力方式のときの撮像素子における画素信号の出力のタイミングを示すタイミングチャートである。
【図８】第３の平均化方式のときの撮像素子における画素信号の出力のタイミングを示すタイミングチャートである。
【符号の説明】
【００９１】
１０  デジタルカメラ
１４  タイミングジェネレータ
２０  撮像素子
２２  行選択回路
２３  列選択回路
２４  水平出力線
２５  列選択トランジスタ
２７  垂直出力線
３０  画素
３６  行選択トランジスタ
【図１】
2008118371.tif 000003
【図２】
2008118371.tif 000004
【図３】
2008118371.tif 000005
【図４】
2008118371.tif 000006
【図５】
2008118371.tif 000007
【図６】
2008118371.tif 000008
【図７】
2008118371.tif 000009
【図８】
2008118371.tif 000010