(57)【要約】【課題】基板上に窒化物系ＩＩＩ−Ｖ族化合物半導体層を良好な結晶品質で成長させることができる窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長方法を提供する。【解決手段】ＧａＮ層を基板上に化学気相成長法により成長させ、このＧａＮ層上にＡｌＧａＮ層を化学気相成長法により成長させる場合に、Ｇａの原料の供給量に対するＮの原料の供給量のモル比を８０００以上、好ましくは１００００以上、より好ましくは１１０００以上にしてＧａＮ層を成長させる。基板としてはＡｌ2 Ｏ3 基板、ＺｎＯ基板、ＳｉＣ基板などを用いる。【選択図】図４
2008135768.tif 000002
【特許請求の範囲】
【請求項１】
ＧａＮ層を基板上に化学気相成長法により成長させ、上記ＧａＮ層上にＡｌＧａＮ層を化学気相成長法により成長させるようにした窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長方法において、
Ｇａの原料の供給量に対するＮの原料の供給量のモル比を８０００以上にして上記ＧａＮ層を成長させるようにした
ことを特徴とする窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長方法。
【請求項２】
上記ＧａＮ層および上記ＡｌＧａＮ層を成長させる際のキャリアガスとして水素と窒素との混合ガスを用いることを特徴とする請求項１記載の窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長方法。
【請求項３】
上記基板が窒化物系ＩＩＩ−Ｖ族化合物半導体以外の材料からなることを特徴とする請求項１記載の窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長方法。
【請求項４】
上記モル比を１００００以上にして上記ＧａＮ層を成長させるようにしたことを特徴とする請求項１記載の窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長方法。
【請求項５】
上記モル比を１１０００以上にして上記ＧａＮ層を成長させるようにしたことを特徴とする請求項１記載の窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長方法。
【請求項６】
上記基板はＡｌ2 Ｏ3 基板、ＺｎＯ基板またはＳｉＣ基板であることを特徴とする請求項１記載の窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長方法。
【請求項７】
ＧａＮ層を基板上に化学気相成長法により成長させ、上記ＧａＮ層上にＡｌＧａＮ層を化学気相成長法により成長させるようにした半導体装置の製造方法において、
Ｇａの原料の供給量に対するＮの原料の供給量のモル比を８０００以上にして上記ＧａＮ層を成長させるようにした
ことを特徴とする半導体装置の製造方法。
【請求項８】
ＧａＮ層を基板上に化学気相成長法により成長させ、上記ＧａＮ層上にＧａＮよりも格子定数が小さい窒化物系ＩＩＩ−Ｖ族化合物半導体からなる層を化学気相成長法により成長させるようにした窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長方法において、
Ｇａの原料の供給量に対するＮの原料の供給量のモル比を８０００以上にして上記ＧａＮ層を成長させるようにした
ことを特徴とする窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長方法。
【請求項９】
ＧａＮ層を基板上に化学気相成長法により成長させ、上記ＧａＮ層上にＧａＮよりも格子定数が小さい窒化物系ＩＩＩ−Ｖ族化合物半導体からなる層を化学気相成長法により成長させるようにした半導体装置の製造方法において、
Ｇａの原料の供給量に対するＮの原料の供給量のモル比を８０００以上にして上記ＧａＮ層を成長させるようにした
ことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長方法および半導体装置の製造方法に関し、特に、窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた発光ダイオードや半導体レーザあるいは電子走行素子の製造に適用して好適なものである。
【背景技術】
【０００２】
ＧａＮ、ＡｌＧａＮ、ＧａＩｎＮなどの窒化物系ＩＩＩ−Ｖ族化合物半導体はそのバンドギャップエネルギが１．８ｅＶから６．２ｅＶと広範囲にわたっており、赤色から紫外線におよぶ発光が可能な発光素子への応用が期待され、国内外で活発な研究開発が行われている。また、この窒化物系ＩＩＩ−Ｖ族化合物半導体は、飽和電子速度が大きく、破壊電界も極めて大きいため、高周波、大電力用の電界効果トランジスタ（ＦＥＴ）などの電子走行素子の材料としても注目されている。
【０００３】
この窒化物系ＩＩＩ−Ｖ族化合物半導体を用いて発光ダイオード、半導体レーザ、ＦＥＴなどを製造する場合には、サファイア（Ａｌ2 Ｏ3 ）基板、酸化亜鉛（ＺｎＯ）基板、炭化ケイ素（ＳｉＣ）基板などの窒化物系ＩＩＩ−Ｖ族化合物半導体以外の材料からなる基板上に窒化物系ＩＩＩ−Ｖ族化合物半導体層をヘテロエピタキシャル成長させることが行われている。これは、ホモエピタキシャル成長に必要な窒化物系ＩＩＩ−Ｖ族化合物半導体からなる基板の作製が困難であるためである。
【０００４】
この窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた素子の具体的な製造方法を、ｃ面サファイア基板を用いたＳＣＨ（Separate Confinement Heterostructure) 構造のＧａＮ系半導体レーザを例にとって説明する。すなわち、このＧａＮ系半導体レーザを製造するには、まず、ｃ面サファイア基板上に有機金属化学気相成長（ＭＯＣＶＤ）法により例えば５６０℃程度の温度で第１層目のＧａＮバッファ層を低温成長させた後、引き続いてＭＯＣＶＤ法により、この第１層目のＧａＮバッファ層上に第２層目のＧａＮバッファ層、ｎ型ＧａＮコンタクト層、ｎ型ＡｌＧａＮクラッド層、ｎ型ＧａＮ光導波層、Ｇａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層、ｐ型ＧａＮ光導波層、ｐ型ＡｌＧａＮクラッド層およびｐ型ＧａＮコンタクト層を順次成長させる。ここで、Ｉｎを含まない層である第２層目のＧａＮバッファ層、ｎ型ＧａＮコンタクト層、ｎ型ＡｌＧａＮクラッド層、ｎ型ＧａＮ光導波層、ｐ型ＧａＮ光導波層、ｐ型ＡｌＧａＮクラッド層およびｐ型ＧａＮコンタクト層の成長温度は１０００℃程度とし、Ｉｎを含む層であるＧａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層の成長温度は７００〜８００℃とする。また、これらの窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長は、ＩＩＩ族元素の原料の供給量に対するＶ族元素の原料の供給量のモル比（以下単に「Ｖ／ＩＩＩ比」ともいう。）を４０００〜５０００に設定して行う。次に、ｐ型ＧａＮコンタクト層上に所定のストライプ形状のレジストパターン（図示せず）を形成した後、このレジストパターンをマスクとして反応性イオンエッチング（ＲＩＥ）法によりｎ型ＧａＮコンタクト層の厚さ方向の途中の深さまでエッチングする。次に、レジストパターンを除去した後、ｐ型ＧａＮコンタクト層上にｐ側電極を形成するとともに、エッチングされた部分のｎ型ＧａＮコンタクト層上にｎ側電極を形成する。この後、上述のようにしてレーザ構造が形成されたｃ面サファイア基板をバー状に加工して両共振器端面を形成し、さらにこのバーをチップ化する。以上により、目的とするＳＣＨ構造のＧａＮ系半導体レーザが製造される。
【非特許文献１】T.Detchprohm et al.,Jpn.J.Appl.Phys.Vol.31(1992)p.L1454
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述の従来のＧａＮ系半導体レーザの製造方法には、次のような問題があった。すなわち、第１に、ｃ面サファイア基板とその上に成長される窒化物系ＩＩＩ−Ｖ族化合物半導体層との熱膨張係数の違いにより、これらの窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させた後に１０００℃程度の成長温度から室温に降温する際に、成長層に応力が生じ、そのとき歪みを緩和するため、欠陥が生じる。その結果、窒化物系ＩＩＩ−Ｖ族化合物半導体層の結晶品質が劣化することから、ＧａＮ系半導体レーザの発光特性や電気的特性も劣化する。より具体的には、第２層目のＧａＮバッファ層、ｎ型ＧａＮコンタクト層、ｎ型ＧａＮ光導波層、活性層、ｐ型ＧａＮ光導波層およびｐ型ＧａＮコンタクト層に圧縮応力が生じ、この圧縮応力を打ち消すためにこれらの層に格子欠陥が生じる。その結果、これらの層の結晶品質が劣化し、素子特性も劣化する。第２に、ヘテロ構造を形成する成長層は、一般に、フリースタンディング（free standing)での格子定数が異なる歪み系であるため、応力が生じ、格子緩和による欠陥を生じやすい。より具体的には、ＧａＮよりも格子定数の小さいＡｌＧａＮからなる層、すなわち、ｎ型ＡｌＧａＮクラッド層およびｐ型ＡｌＧａＮクラッド層には引っ張り応力が生じることから、クラックを生じやすく、これはＡｌ組成が大きいほど顕著になる。その結果、これらのｎ型ＡｌＧａＮクラッド層およびｐ型ＡｌＧａＮクラッド層のＡｌ組成には上限が課せられることになり、素子設計に制約が加わってしまう。
【０００６】
したがって、この発明の目的は、窒化物系ＩＩＩ−Ｖ族化合物半導体以外の材料からなる基板上に窒化物系ＩＩＩ−Ｖ族化合物半導体層を良好な結晶品質で成長させることができる窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長方法および半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
本発明者は、従来技術が有する上述の課題を解決すべく、鋭意検討を行った結果、従来技術において窒化物系ＩＩＩ−Ｖ族化合物半導体以外の材料からなる基板上に窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させた場合、格子緩和が起きやすく、良好な結晶品質を得ることができない理由は、それらの層の成長の際に用いられる原料のＶ／ＩＩＩ比が最適化されていないこと、具体的には、最適値よりも小さ過ぎることにあることを見い出した。以下、本発明者が課題を解決する手段を案出する契機となった実験について説明する。
【０００８】
図１に、Ｖ／ＩＩＩ比を変えて、厚さ４３０μｍのｃ面サファイア基板上にＧａＮ層をＭＯＣＶＤ法により成長させ、得られたＧａＮ層の格子定数ａ、ｃを測定した結果を示す。ただし、ＧａＮ層の成長においては、ＩＩＩ族元素であるＧａの原料としてはトリメチルガリウム（ＴＭＧａ）を、Ｖ族元素であるＮの原料としてはアンモニア（ＮＨ3 ）を用いた。キャリアガスとしては、水素（Ｈ2 ）と窒素（Ｎ2 ）との混合ガスを用いた。実験に用いた試料は具体的には次のようにして作製した。図２に示すように、まず、ｃ面サファイア基板１上にＭＯＣＶＤ法により成長温度５６０℃で厚さ３０ｎｍのＧａＮバッファ層２を低温成長させ、引き続いてその上に成長温度１０００℃で厚さ１．５μｍのＧａＮ層３を成長させる。このとき、Ｖ／ＩＩＩ比は、ＴＭＧａの供給量のみを変化させることにより制御した。ただし、Ｖ／ＩＩＩ比を変化させているのはＧａＮ層３の成長時のみであり、ＧａＮバッファ層２の成長時のＶ／ＩＩＩ比は一定である。
【０００９】
図１において、破線は文献値（室温でのＧａＮのフリースタンディングの格子定数ａ、ｃをそれぞれ０．３１８９２ｎｍ、０．５１８５０ｎｍとし、ｃ面内に２軸性応力が生じているときのａ軸方向の変位とｃ軸方向の変位との比を−０．３８とした。文献値はT.Detchprohm et al.,Jpn.J.Appl.Phys.Vol.31(1992)p.L1454 による）に基づく計算結果である。計算は、格子定数ａ、ｃの変化が、ＧａＮ層３中のｃ面内の応力によるものと仮定して行っている。図１より、Ｖ／ＩＩＩ比が大きいほど、格子定数ａが縮み、格子定数ｃが伸びていることがわかる。しかも、格子定数ａとｃとの関係は、計算結果を再現している。この実験結果は次のように解釈することができる。ＧａＮ層３の歪みの源は、ｃ面サファイア基板１とＧａＮ層３との熱膨張係数の違いにあり、ｃ面サファイア基板１の方がＧａＮ層３より熱膨張係数が大きいため、ＧａＮ層３の成長後に成長温度から室温に降温するとき、ＧａＮ層３のｃ面内に応力が生じる。そして、この降温過程の際には、Ｖ／ＩＩＩ比を大きくして成長させたＧａＮ層３の方が格子緩和が起こりにくい。これは、Ｖ／ＩＩＩ比を大きくして成長させたＧａＮ層３の方が、格子緩和を引き起こすきっかけとなる格子欠陥がそもそも少なく、さらに、降温時の格子緩和による欠陥も導入されにくいことによる。したがって、Ｖ／ＩＩＩ比をより大きくして成長させたＧａＮ層３は、格子定数ａがより短く、格子定数ｃがより長いばかりでなく、結晶品質が優れていることが予想される。そこで、この予想を確認するため、これらの試料について、光励起による誘導放出光の観測を行い、その閾パワー密度を比較した。図３にその結果を示す。この結果より、一般的な傾向として、Ｖ／ＩＩＩ比が大きくなるにつれ、閾パワー密度が低くなることがわかり、特に、Ｖ／ＩＩＩ比が８０００以上の場合にはＶ／ＩＩＩ比が５０００程度のときに比べて２／３程度に減少し、さらにＶ／ＩＩＩ比が１００００以上の場合にはＶ／ＩＩＩ比が５０００程度のときに比べて１／２程度にまで減少し、Ｖ／ＩＩＩ比が１１０００以上の場合には閾パワー密度は飽和することがわかる。
【００１０】
以上はｃ面サファイア基板上にＧａＮ層を成長させる場合についてであるが、より一般的に、ＡｌＧａＮ層などのＩｎを含まない窒化物系ＩＩＩ−Ｖ族化合物半導体層を窒化物系ＩＩＩ−Ｖ族化合物半導体以外の材料からなる基板上に成長させる場合に同様なことが成立する。
【００１１】
一方、別に行った実験より、ＧａＩｎＮ層などのＩｎを含む窒化物系ＩＩＩ−Ｖ族化合物半導体層を窒化物系ＩＩＩ−Ｖ族化合物半導体以外の材料からなる基板上に成長させる場合に最適なＶ／ＩＩＩ比は、Ｉｎを含まない窒化物系ＩＩＩ−Ｖ族化合物半導体層を窒化物系ＩＩＩ−Ｖ族化合物半導体以外の材料からなる基板上に成長させる場合に最適なＶ／ＩＩＩ比の約１．３３倍であることがわかっている。したがって、Ｉｎを含む窒化物系ＩＩＩ−Ｖ族化合物半導体層を窒化物系ＩＩＩ−Ｖ族化合物半導体以外の材料からなる基板上に成長させる場合に良好な結晶品質を得るためにはＶ／ＩＩＩ比を１００００以上とする必要があり、好適には１３０００以上、より好適には１４０００以上とする。
【００１２】
この発明は、本発明者による以上のような検討に基づいて案出されたものである。
【００１３】
すなわち、上記目的を達成するために、この発明の第１の発明は、
Ｉｎを含まない窒化物系ＩＩＩ−Ｖ族化合物半導体層を基板上に化学気相成長法により成長させるようにした窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長方法において、
窒化物系ＩＩＩ−Ｖ族化合物半導体層を構成するＩＩＩ族元素の原料の供給量に対する窒化物系ＩＩＩ−Ｖ族化合物半導体層を構成するＶ族元素の原料の供給量のモル比を８０００以上にして窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させるようにした
ことを特徴とするものである。
【００１４】
この第１の発明においては、より良好な結晶品質を得る観点から、窒化物系ＩＩＩ−Ｖ族化合物半導体層を構成するＩＩＩ族元素の原料の供給量に対する窒化物系ＩＩＩ−Ｖ族化合物半導体層を構成するＶ族元素の原料の供給量のモル比を好適には１００００以上、より好適には１１０００以上にして窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させる。
【００１５】
この発明の第２の発明は、
Ｉｎを含む窒化物系ＩＩＩ−Ｖ族化合物半導体層を基板上に化学気相成長法により成長させるようにした窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長方法において、
窒化物系ＩＩＩ−Ｖ族化合物半導体層を構成するＩＩＩ族元素の原料の供給量に対する窒化物系ＩＩＩ−Ｖ族化合物半導体層を構成するＶ族元素の原料の供給量のモル比を１００００以上にして窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させるようにした
ことを特徴とするものである。
【００１６】
この第２の発明においては、より良好な結晶品質を得る観点から、窒化物系ＩＩＩ−Ｖ族化合物半導体層を構成するＩＩＩ族元素の原料の供給量に対する窒化物系ＩＩＩ−Ｖ族化合物半導体層を構成するＶ族元素の原料の供給量のモル比を好適には１３０００以上、より好適には１４０００以上にして窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させる。
【００１７】
この発明の第３の発明は、
Ｉｎを含まない窒化物系ＩＩＩ−Ｖ族化合物半導体層を基板上に化学気相成長法により成長させるようにした半導体装置の製造方法において、
窒化物系ＩＩＩ−Ｖ族化合物半導体層を構成するＩＩＩ族元素の原料の供給量に対する窒化物系ＩＩＩ−Ｖ族化合物半導体層を構成するＶ族元素の原料の供給量のモル比を８０００以上にして窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させるようにした
ことを特徴とするものである。
【００１８】
この第３の発明においては、より良好な結晶品質を得る観点から、窒化物系ＩＩＩ−Ｖ族化合物半導体層を構成するＩＩＩ族元素の原料の供給量に対する窒化物系ＩＩＩ−Ｖ族化合物半導体層を構成するＶ族元素の原料の供給量のモル比を好適には１００００以上、より好適には１１０００以上にして窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させる。
【００１９】
この発明の第４の発明は、
Ｉｎを含む窒化物系ＩＩＩ−Ｖ族化合物半導体層を基板上に化学気相成長法により成長させるようにした半導体装置の製造方法において、
窒化物系ＩＩＩ−Ｖ族化合物半導体層を構成するＩＩＩ族元素の原料の供給量に対する窒化物系ＩＩＩ−Ｖ族化合物半導体層を構成するＶ族元素の原料の供給量のモル比を１００００以上にして窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させるようにした
ことを特徴とするものである。
【００２０】
この第４の発明においては、より良好な結晶品質を得る観点から、窒化物系ＩＩＩ−Ｖ族化合物半導体層を構成するＩＩＩ族元素の原料の供給量に対する窒化物系ＩＩＩ−Ｖ族化合物半導体層を構成するＶ族元素の原料の供給量のモル比を好適には１３０００以上、より好適には１４０００以上にして窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させる。
【００２１】
この発明において、基板は、典型的には窒化物系ＩＩＩ−Ｖ族化合物半導体以外の材料からなり、具体的には、Ａｌ2 Ｏ3 基板、ＺｎＯ基板、ＳｉＣ基板などである。
【００２２】
この発明において、窒化物系ＩＩＩ−Ｖ族化合物半導体は、Ｇａ、Ａｌ、ＩｎおよびＢからなる群より選ばれた少なくとも一種類のＩＩＩ族元素と、少なくともＮを含み、場合によってさらにＡｓまたはＰを含むＶ族元素とからなる。この窒化物系ＩＩＩ−Ｖ族化合物半導体の具体例を挙げると、Ｉｎを含まない窒化物系ＩＩＩ−Ｖ族化合物半導体としてはＧａＮ、ＡｌＧａＮなどがあり、Ｉｎを含む窒化物系ＩＩＩ−Ｖ族化合物半導体としてはＧａＩｎＮ、ＡｌＧａＩｎＮなどがある。
【００２３】
この発明において、半導体装置は、具体的には、例えば、発光ダイオードや半導体レーザのような半導体発光素子、あるいは、ＦＥＴなどの電子走行素子である。
【００２４】
上述のように構成されたこの発明によれば、窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長時のＶ／ＩＩＩ比が従来に比べて十分に大きく選ばれていて最適化されていることにより、窒化物系ＩＩＩ−Ｖ族化合物半導体以外の材料からなる基板上に窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させたとき、格子緩和が起こりにくい。したがって、結晶品質の良好な窒化物系ＩＩＩ−Ｖ族化合物半導体層を得ることができる。
【００２５】
また、例えば、ＧａＮ層を下地層として用い、その上にＧａＮ層よりも格子定数が小さい層（例えば、ＡｌＧａＮ層）を成長させる場合には、ＧａＮ層の成長時のＶ／ＩＩＩ比を十分に高くすることにより、このＧａＮ層の格子定数ａを十分に短くすることができ、これによってこのＧａＮ層上にコヒーレントに成長する層に生じる引っ張り応力を十分に小さくすることができ、この層にクラックが発生するのを防ぐことができる。したがって、クラックの発生を抑えるために、Ａｌ組成に上限が課せられることがなくなり、素子設計の自由度が高くなる。
【発明の効果】
【００２６】
この発明によれば、Ｉｎを含まない窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長はＶ／ＩＩＩ比を８０００以上にして行い、Ｉｎを含む窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長はＶ／ＩＩＩ比を１００００以上にして行うようにしていることにより、窒化物系ＩＩＩ−Ｖ族化合物半導体以外の材料からなる基板上にこれらの窒化物系ＩＩＩ−Ｖ族化合物半導体層を良好な結晶品質で成長させることができ、これによって特性が良好な半導体発光素子や電子走行素子を製造することができる。
【発明を実施するための最良の形態】
【００２７】
以下、この発明の実施形態について図面を参照しながら説明する。
まず、この発明の第１の実施形態によるＳＣＨ構造のＧａＮ系半導体レーザの製造方法について説明する。
【００２８】
図４に示すように、この第１の実施形態においては、ｃ面サファイア基板１１上にＭＯＣＶＤ法により例えば５６０℃程度の温度でＧａＮバッファ層１２を低温成長させた後、引き続いてＭＯＣＶＤ法により、このＧａＮバッファ層１２上にＧａＮバッファ層１３、ｎ型ＧａＮコンタクト層１４、ｎ型ＡｌＧａＮクラッド層１５、ｎ型ＧａＮ光導波層１６、Ｇａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層１７、ｐ型ＧａＮ光導波層１８、ｐ型ＡｌＧａＮクラッド層１９およびｐ型ＧａＮコンタクト層２０を順次成長させる。ここで、Ｉｎを含まない層であるＧａＮバッファ層１３、ｎ型ＧａＮコンタクト層１４、ｎ型ＡｌＧａＮクラッド層１５、ｎ型ＧａＮ光導波層１６、ｐ型ＧａＮ光導波層１８、ｐ型ＡｌＧａＮクラッド層１９およびｐ型ＧａＮコンタクト層２０の成長温度は１０００℃程度、Ｉｎを含む層であるＧａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層１７の成長温度は７００〜８００℃とする。これらの窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長においては、Ｉｎを含まない窒化物系ＩＩＩ−Ｖ族化合物半導体層については少なくともＧａＮバッファ層１３の成長はＶ／ＩＩＩ比を少なくとも８０００以上、好適には１００００以上、より好適には１１０００以上にして行い、Ｉｎを含む窒化物系ＩＩＩ−Ｖ族化合物半導体層であるＧａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層１７の成長はＶ／ＩＩＩ比を１００００以上、好適には１３０００以上、より好適には１４０００以上にして行う。また、これらの窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長の際の原料は、例えば、ＩＩＩ族元素であるＧａの原料としてはＴＭＧａを、ＩＩＩ族元素であるＡｌの原料としてはトリメチルアルミニウム（ＴＭＡｌ）を、ＩＩＩ族元素であるＩｎの原料としてはトリメチルインジウム（ＴＭＩ）を、Ｖ族元素であるＮの原料としてはＮＨ3 を用いる。また、キャリアガスとしては、例えば、Ｈ2 とＮ2 との混合ガスを用いる。ドーパントについては、ｎ型ドーパントとしては例えばモノシラン（ＳｉＨ4 ）を、ｐ型ドーパントとしては例えばビス−メチルシクロペンタジエニルマグネシウム（（ＭｅＣｐ）2 Ｍｇ）を用いる。
【００２９】
次に、ｐ型ＧａＮコンタクト層２０上に所定のストライプ形状のレジストパターン（図示せず）を形成した後、このレジストパターンをマスクとしてＲＩＥ法によりｎ型ＧａＮコンタクト層１４の厚さ方向の途中の深さまでエッチングする。次に、レジストパターンを除去した後、ｐ型ＧａＮコンタクト層２０上に例えばＮｉ／ＡｕまたはＮｉ／Ｐｔ／Ａｕからなるｐ側電極２１を形成するとともに、エッチングされた部分のｎ型ＧａＮコンタクト層１４上に例えばＴｉ／Ａｌからなるｎ側電極２２を形成する。この後、上述のようにしてレーザ構造が形成されたｃ面サファイア基板１１をバー状に加工して両共振器端面を形成し、さらにこのバーをチップ化する。以上により、目的とするＳＣＨ構造のＧａＮ系半導体レーザが製造される。
【００３０】
以上のように、この第１の実施形態によれば、Ｉｎを含まない窒化物系ＩＩＩ−Ｖ族化合物半導体層のうちの少なくともＧａＮバッファ層１３の成長時のＶ／ＩＩＩ比を８０００以上にしていることにより、このＧａＮバッファ層１３は格子緩和が起こりにくく、したがって良好な結晶品質となる。このため、このＧａＮバッファ層１３上に成長される上層の窒化物系ＩＩＩ−Ｖ族化合物半導体層の結晶品質も良好になる。また、特に、Ｉｎを含む窒化物系ＩＩＩ−Ｖ族化合物半導体層であるＧａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層１７の成長時にはＶ／ＩＩＩ比を１００００以上にしていることにより、この活性層１７の結晶品質は良好になる。これによって、良好な発光特性および電気的特性を有し、高発光効率かつ長寿命のＧａＮ系半導体レーザを実現することができる。また、ｎ型ＡｌＧａＮクラッド層１５およびｐ型ＡｌＧａＮクラッド層１９にクラックが発生するおそれもなくなることから、これらのｎ型ＡｌＧａＮクラッド層１５およびｐ型ＡｌＧａＮクラッド層１９のＡｌ組成に上限が課されなくなり、素子設計の自由度が高くなる。
【００３１】
次に、この発明の第２の実施形態によるＳＣＨ構造のＧａＮ系半導体レーザの製造方法について説明する。
【００３２】
この第２の実施形態においては、第１の実施形態において、ＧａＮバッファ層１２を成長させた後、ＧａＮバッファ層１３を成長させずに、ＧａＮバッファ層１２上に直接ｎ型ＧａＮコンタクト層１４およびその上層の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させる。この場合、Ｉｎを含まない窒化物系ＩＩＩ−Ｖ族化合物半導体層のうちの少なくともｎ型ＧａＮコンタクト層１４の成長は、Ｖ／ＩＩＩ比を少なくとも８０００以上、好適には１００００以上、より好適には１１０００以上にして行う。その他のことは第１の実施形態と同様であるので、説明を省略する。
【００３３】
この第２の実施形態によれば、第１の実施形態と同様な利点を得ることができる。
【００３４】
次に、この発明の第３の実施形態によるＳＣＨ構造のＧａＮ系半導体レーザの製造方法について説明する。
【００３５】
図５に示すように、この第３の実施形態においては、導電性のＳｉＣ基板３１上にＭＯＣＶＤ法により例えば５６０℃程度の温度でＡｌＧａＮバッファ層３２を低温成長させた後、引き続いてＭＯＣＶＤ法により、このＡｌＧａＮバッファ層３２上にｎ型ＧａＮ層３３、ｎ型ＡｌＧａＮクラッド層３４、ｎ型ＧａＮ光導波層３５、Ｇａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層３６、ｐ型ＧａＮ光導波層３７、ｐ型ＡｌＧａＮクラッド層３８およびｐ型ＧａＮコンタクト層３９を順次成長させる。ここで、Ｉｎを含まない層であるｎ型ＧａＮ層３３、ｎ型ＡｌＧａＮクラッド層３４、ｎ型ＧａＮ光導波層３５、ｐ型ＧａＮ光導波層３７、ｐ型ＡｌＧａＮクラッド層３８およびｐ型ＧａＮコンタクト層３９の成長温度は１０００℃程度、Ｉｎを含む層であるＧａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層３６の成長温度は７００〜８００℃とする。また、これらの窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長においては、Ｉｎを含まない窒化物系ＩＩＩ−Ｖ族化合物半導体層については少なくともｎ型ＧａＮ層３３の成長はＶ／ＩＩＩ比を少なくとも８０００以上、好適には１００００以上、より好適には１１０００以上にして行い、Ｉｎを含む窒化物系ＩＩＩ−Ｖ族化合物半導体層であるＧａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層３６の成長はＶ／ＩＩＩ比を１００００以上、好適には１３０００以上、より好適には１４０００以上にして行う。これらの窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長の際の原料、キャリアガスおよびドーパントとしては、第１の実施形態で用いたものと同様なものを用いる。
【００３６】
次に、ｐ型ＧａＮコンタクト層３９上に例えばＮｉ／ＡｕまたはＮｉ／Ｐｔ／Ａｕからなるｐ側電極４０を形成するとともに、ＳｉＣ基板３１の裏面に例えばＮｉ／Ｔｉ／Ａｕからなるｎ側電極４１を形成する。この後、上述のようにしてレーザ構造が形成されたＳｉＣ基板３１をバー状に加工して両共振器端面を形成し、さらにこのバーをチップ化する。以上により、目的とするＳＣＨ構造のＧａＮ系半導体レーザが製造される。
【００３７】
この第３の実施形態によれば、第１の実施形態と同様な利点を得ることができる。
【００３８】
次に、この発明の第４の実施形態によるＧａＮ系発光ダイオードの製造方法について説明する。
【００３９】
図６に示すように、この第４の実施形態においては、例えばｃ面サファイア基板５１上にＭＯＣＶＤ法により例えば５６０℃程度の温度でＧａＮバッファ層５２を低温成長させた後、引き続いてＭＯＣＶＤ法により、このＧａＮバッファ層５２上にＧａＮバッファ層５３、ｎ型ＧａＮコンタクト層５４、ｎ型ＡｌＧａＮクラッド層５５、ＧａＩｎＮからなる活性層５６、ｐ型ＡｌＧａＮクラッド層５７およびｐ型ＧａＮコンタクト層５８を順次成長させる。ここで、Ｉｎを含まない層であるＧａＮバッファ層５３、ｎ型ＧａＮコンタクト層５４、ｎ型ＡｌＧａＮクラッド層５５、ｐ型ＡｌＧａＮクラッド層５７およびｐ型ＧａＮコンタクト層５８の成長温度は１０００℃程度、ＧａＩｎＮからなる活性層５６の成長温度は７００〜８００℃とする。また、これらの窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長においては、Ｉｎを含まない窒化物系ＩＩＩ−Ｖ族化合物半導体層については少なくともＧａＮバッファ層５３の成長はＶ／ＩＩＩ比を少なくとも８０００以上、好適には１００００以上、より好適には１１０００以上にして行い、Ｉｎを含む窒化物系ＩＩＩ−Ｖ族化合物半導体層であるＧａＩｎＮからなる活性層５６の成長の際はＶ／ＩＩＩ比を１００００以上、好適には１３０００以上、より好適には１４０００以上にして行う。これらの窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長の際の原料、キャリアガスおよびドーパントとしては、第１の実施形態で用いたものと同様なものを用いる。
【００４０】
次に、ｐ型ＧａＮコンタクト層５８上に所定のストライプ形状のレジストパターン（図示せず）を形成した後、このレジストパターンをマスクとしてＲＩＥ法によりｎ型ＧａＮコンタクト層５４の厚さ方向の途中の深さまでエッチングする。次に、レジストパターンを除去した後、ｐ型ＧａＮコンタクト層５８上に例えばＮｉ／ＡｕまたはＮｉ／Ｐｔ／Ａｕからなるｐ側電極５９を形成するとともに、エッチングされた部分のｎ型ＧａＮコンタクト層５４上に例えばＴｉ／Ａｌからなるｎ側電極６０を形成する。この後、上述のようにして発光ダイオード構造が形成されたｃ面サファイア基板５１をバー状に加工して両共振器端面を形成し、さらにこのバーをチップ化する。以上により、目的とするＧａＮ系発光ダイオードが製造される。
【００４１】
この第４の実施形態によれば、ＧａＮ系発光ダイオードにおいて、第１の実施形態と同様な利点を得ることができる。
【００４２】
次に、この発明の第５の実施形態によるＧａＮ系発光ダイオードの製造方法について説明する。
【００４３】
この第５の実施形態においては、第４の実施形態において、ＧａＮバッファ層５２を成長させた後、ＧａＮバッファ層５３を成長させずに、ＧａＮバッファ層５２上に直接ｎ型ＧａＮコンタクト層５４およびその上層の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させる。この場合、Ｉｎを含まない窒化物系ＩＩＩ−Ｖ族化合物半導体層のうちの少なくともｎ型ＧａＮコンタクト層５４の成長は、Ｖ／ＩＩＩ比を少なくとも８０００以上、好適には１００００以上、より好適には１１０００以上にして行う。その他のことは第４の実施形態と同様であるので、説明を省略する。
【００４４】
この第５の実施形態によれば、第４の実施形態と同様な利点を得ることができる。
【００４５】
次に、この発明の第６の実施形態によるＧａＮ系発光ダイオードの製造方法について説明する。
【００４６】
図７に示すように、この第６の実施形態においては、例えばＳｉＣ基板６１上にＭＯＣＶＤ法により例えば５６０℃程度の温度でＡｌＧａＮバッファ層６２を低温成長させた後、引き続いてＭＯＣＶＤ法により、このＡｌＧａＮバッファ層６２上にｎ型ＧａＮ層６３、ｎ型ＡｌＧａＮクラッド層６４、ＧａＩｎＮからなる活性層６５、ｐ型ＡｌＧａＮクラッド層６６およびｐ型ＧａＮコンタクト層６７を順次成長させる。ここで、Ｉｎを含まない層であるｎ型ＧａＮ層６３、ｎ型ＡｌＧａＮクラッド層６４、ｐ型ＡｌＧａＮクラッド層６６およびｐ型ＧａＮコンタクト層６７の成長温度は１０００℃程度、Ｉｎを含む層であるＧａＩｎＮからなる活性層６５の成長温度は７００〜８００℃とする。また、これらの窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長においては、Ｉｎを含まない窒化物系ＩＩＩ−Ｖ族化合物半導体層については少なくともｎ型ＧａＮ層６３の成長はＶ／ＩＩＩ比を少なくとも８０００以上、好適には１００００以上、より好適には１１０００以上にして行い、Ｉｎを含む窒化物系ＩＩＩ−Ｖ族化合物半導体層であるＧａＩｎＮからなる活性層６５の成長はＶ／ＩＩＩ比を少なくとも１００００以上、好適には１３０００以上、より好適には１４０００以上にして行う。これらの窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長の際の原料、キャリアガスおよびドーパントとしては、第１の実施形態で用いたものと同様なものを用いる。
【００４７】
次に、ｐ型ＧａＮコンタクト層６７上に例えばＮｉ／ＡｕまたはＮｉ／Ｐｔ／Ａｕからなるｐ側電極６８を形成するとともに、ＳｉＣ基板６１の裏面に例えばＮｉ／Ｔｉ／Ａｕからなるｎ側電極６９を形成する。この後、上述のようにして発光ダイオード構造が形成されたＳｉＣ基板６１をバー状に加工し、さらにこのバーをチップ化する。以上により、目的とするＧａＮ系発光ダイオードが製造される。
【００４８】
この第６の実施形態によれば、第４の実施形態と同様な利点を得ることができる。
【００４９】
次に、この発明の第７の実施形態によるＧａＮ系ＭＥＳＦＥＴの製造方法について説明する。
【００５０】
図８に示すように、この第７の実施形態においては、例えばｃ面サファイア基板７１上にＭＯＣＶＤ法により例えば５６０℃程度の温度でＧａＮバッファ層７２を低温成長させた後、引き続いてＭＯＣＶＤ法により例えば１０００℃程度の成長温度でこのＧａＮバッファ層７２上にｎ型ＧａＮチャネル層７３を成長させる。ここで、このｎ型ＧａＮチャネル層７３の成長は、Ｖ／ＩＩＩ比を少なくとも８０００以上、好適には１００００以上、より好適には１１０００以上に設定して行う。これらの窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長の際の原料、キャリアガスおよびｎ型ドーパントとしては、第１の実施形態で用いたものと同様なものを用いる。
【００５１】
次に、ｐ型ＧａＮチャネル層７３上に例えばＴｉ／Ａｌからなるソース電極７４およびドレイン電極７５を形成するとともに、例えばＴｉ／Ｗからなるゲート電極７６を形成する。以上により、目的とするＧａＮ系ＭＥＳＦＥＴが製造される。
【００５２】
この第７の実施形態によれば、ｎ型ＧａＮチャネル層７３の結晶品質を良好にすることができることから、相互コンダクタンスが高く、遮断周波数が高く、低雑音、低オン抵抗のＧａＮ系ＭＥＳＦＥＴを実現することができる。
【００５３】
次に、この発明の第８の実施形態によるＧａＮ系高電子移動度トランジスタ（ＨＥＭＴ）の製造方法について説明する。
【００５４】
図９に示すように、この第８の実施形態においては、例えばｃ面サファイア基板８１上にＭＯＣＶＤ法により例えば５６０℃程度の温度でＧａＮバッファ層８２を低温成長させた後、引き続いてＭＯＣＶＤ法により例えば１０００℃程度の成長温度でこのＧａＮバッファ層８２上にアンドープＧａＮチャネル層８３およびｎ型ＡｌＧａＮ電子供給層８４を成長させる。ここで、これらの窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長においては、少なくともアンドープＧａＮチャネル層８３の成長はＶ／ＩＩＩ比を少なくとも８０００以上、好適には１００００以上、より好適には１１０００以上に設定して行う。これらの窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長の際の原料、キャリアガスおよびｎ型ドーパントとしては、第１の実施形態で用いたものと同様なものを用いる。
【００５５】
次に、ｎ型ＡｌＧａＮ電子供給層８４上に例えばＴｉ／Ａｌからなるソース電極８５およびドレイン電極８６を形成するとともに、例えばＴｉ／Ｗからなるゲート電極８７を形成する。以上により、目的とするＧａＮ系ＨＥＭＴが製造される。
【００５６】
この第８の実施形態によれば、アンドープＧａＮチャネル層８３の結晶品質を良好にすることができることから、相互コンダクタンスが高く、遮断周波数が高く、低雑音、低オン抵抗のＧａＮ系ＨＥＭＴを実現することができる。
【００５７】
以上、この発明の実施形態について具体的に説明したが、この発明は、上述の実施形態に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
【００５８】
例えば、上述の第１〜第８の実施形態において挙げた数値、構造、原料、プロセスなどはあくまでも例に過ぎず、必要に応じて、これらと異なる数値、構造、原料、プロセスなどを用いてもよい。
【図面の簡単な説明】
【００５９】
【図１】Ｖ／ＩＩＩ比を変えてｃ面サファイア基板上にＭＯＣＶＤ法によりＧａＮ層を成長させてその格子定数ａ、ｃを測定した結果を示す略線図である。
【図２】図１に示す実験に用いた試料を示す断面図である。
【図３】Ｖ／ＩＩＩ比と閾パワー密度との関係を示す略線図である。
【図４】この発明の第１の実施形態によるＳＣＨ構造のＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図５】この発明の第３の実施形態によるＳＣＨ構造のＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図６】この発明の第４の実施形態によるＧａＮ系発光ダイオードの製造方法を説明するための断面図である。
【図７】この発明の第６の実施形態によるＧａＮ系発光ダイオードの製造方法を説明するための断面図である。
【図８】この発明の第７の実施形態によるＧａＮ系ＭＥＳＦＥＴの製造方法を説明するための断面図である。
【図９】この発明の第８の実施形態によるＧａＮ系ＨＥＭＴの製造方法を説明するための断面図である。
【符号の説明】
【００６０】
１１、５１、７１、８１・・・ｃ面サファイア基板、１３、５３・・・ＧａＮバッファ層、１４、５４・・・ｎ型ＧａＮコンタクト層、１５、３４、５５、６３・・・ｎ型ＡｌＧａＮクラッド層、１７、３６、５６、６５・・・活性層、１９、３８、５７、６６・・・ｐ型ＡｌＧａＮクラッド層、２１、４０、５９、６８・・・ｐ側電極、２２、４１、６０、６９・・・ｎ側電極、７３・・・ｎ型ＧａＮチャネル層、７４、８５・・・ソース電極、７５、８６・・・ドレイン電極、７６、８７・・・ゲート電極、８３・・・アンドープＧａＮチャネル層、８４・・・ｎ型ＡｌＧａＮ電子供給層
【図１】
2008135768.tif 000003
【図２】
2008135768.tif 000004
【図３】
2008135768.tif 000005
【図４】
2008135768.tif 000006
【図５】
2008135768.tif 000007
【図６】
2008135768.tif 000008
【図７】
2008135768.tif 000009
【図８】
2008135768.tif 000010
【図９】
2008135768.tif 000011