【手続補正書】
【提出日】平成21年8月7日(2009.8.7)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１乃至第７のトランジスタを有し、
前記第１乃至第７のトランジスタは、Ｎチャネル型であり、
前記第１乃至第７のトランジスタは、非晶質半導体を有し、
第１の端子は、前記第１のトランジスタを介して前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタのゲートは、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタのソース又はドレインの他方は、前記第３のトランジスタのゲートと電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、第１の配線と電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は、前記第４のトランジスタのソース又はドレインの一方と電気的に接続され、
第２の端子は、前記第３のトランジスタのソース又はドレインの他方と電気的に接続され
前記第４のトランジスタのソース又はドレインの他方は、第２の配線と電気的に接続され、
前記第４のトランジスタのゲートは、前記第５のトランジスタのゲートと電気的に接続され、
前記第５のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第５のトランジスタのソース又はドレインの他方は、前記第２の配線と電気的に接続され、
第３の端子は、前記第６のトランジスタを介して前記第５のトランジスタのゲートと電気的に接続され、
第４の端子は、前記第７のトランジスタを介して前記第５のトランジスタのゲートと電気的に接続されることを特徴とする半導体装置。
【請求項２】
第１乃至第８のトランジスタを有し、
前記第１乃至第８のトランジスタは、Ｎチャネル型であり、
前記第１乃至第８のトランジスタは、非晶質半導体を有し、
第１の端子は、前記第１のトランジスタを介して前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタのゲートは、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタのソース又はドレインの他方は、前記第３のトランジスタのゲートと電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、第１の配線と電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は、前記第４のトランジスタのソース又はドレインの一方と電気的に接続され、
第２の端子は、前記第３のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第４のトランジスタのソース又はドレインの他方は、第２の配線と電気的に接続され、
前記第４のトランジスタのゲートは、前記第５のトランジスタのゲートと電気的に接続され、
前記第５のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第５のトランジスタのソース又はドレインの他方は、前記第２の配線と電気的に接続され、
第３の端子は、前記第６のトランジスタを介して前記第５のトランジスタのゲートと電気的に接続され、
第４の端子は、前記第７のトランジスタを介して前記第５のトランジスタのゲートと電気的に接続され、
前記第８のトランジスタのゲートは、前記第３のトランジスタのゲートと電気的に接続されることを特徴とする半導体装置。
【請求項３】
第１乃至第８のトランジスタを有し、
前記第１乃至第８のトランジスタは、Ｎチャネル型であり、
前記第１乃至第８のトランジスタは、非晶質半導体を有し、
第１の端子は、前記第１のトランジスタを介して前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタのゲートは、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタのソース又はドレインの他方は、前記第３のトランジスタのゲートと電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、第１の配線と電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は、前記第４のトランジスタのソース又はドレインの一方と電気的に接続され、
第２の端子は、前記第３のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第４のトランジスタのソース又はドレインの他方は、第２の配線と電気的に接続され、
前記第４のトランジスタのゲートは、前記第５のトランジスタのゲートと電気的に接続され、
前記第５のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第５のトランジスタのソース又はドレインの他方は、前記第２の配線と電気的に接続され、
第３の端子は、前記第６のトランジスタを介して前記第５のトランジスタのゲートと電気的に接続され、
第４の端子は、前記第７のトランジスタを介して前記第５のトランジスタのゲートと電気的に接続され、
前記第８のトランジスタのゲートは、前記第３のトランジスタのゲートと電気的に接続され、
前記第８のトランジスタのソース又はドレインの一方は、前記第１の配線と電気的に接続され、
前記第８のトランジスタのソース又はドレインの他方は、第５の端子と電気的に接続されることを特徴とする半導体装置。
【請求項４】
第１乃至第９のトランジスタを有し、
前記第１乃至第９のトランジスタは、Ｎチャネル型であり、
前記第１乃至第９のトランジスタは、非晶質半導体を有し、
第１の端子は、前記第１のトランジスタを介して前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタのゲートは、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタのソース又はドレインの他方は、前記第３のトランジスタのゲートと電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、第１の配線と電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は、前記第４のトランジスタのソース又はドレインの一方と電気的に接続され、
第２の端子は、前記第３のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第４のトランジスタのソース又はドレインの他方は、第２の配線と電気的に接続され、
前記第４のトランジスタのゲートは、前記第５のトランジスタのゲートと電気的に接続され、
前記第５のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第５のトランジスタのソース又はドレインの他方は、前記第２の配線と電気的に接続され、
第３の端子は、前記第６のトランジスタを介して前記第５のトランジスタのゲートと電気的に接続され、
第４の端子は、前記第７のトランジスタを介して前記第５のトランジスタのゲートと電気的に接続され、
前記第８のトランジスタのゲートは、前記第３のトランジスタのゲートと電気的に接続され、
前記第８のトランジスタのソース又はドレインの一方は、前記第１の配線と電気的に接続され、
前記第８のトランジスタのソース又はドレインの他方は、前記第９のトランジスタのソース又はドレインの一方と電気的に接続され、
第５の端子は、前記第８のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第９のトランジスタのソース又はドレインの他方は、前記第２の配線と電気的に接続され、
前記第９のトランジスタのゲートは、前記第４のトランジスタのゲートと電気的に接続されることを特徴とする半導体装置。
【請求項５】
請求項１乃至請求項４のいずれか一において、
容量素子を有し、
前記容量素子の一方の端子は、前記第３のトランジスタのゲートと電気的に接続され、前記容量素子の他方の端子は前記第３のトランジスタのソース又はドレインの他方と電気的に接続されることを特徴とする半導体装置。
【請求項６】
絶縁基板上に設けられた画素部と、
前記絶縁基板上に設けられたゲート線駆動回路と、
信号線駆動回路とを有し、
前記画素部と前記ゲート線駆動回路は電気的に接続され、
前記画素部と前記信号線駆動回路は電気的に接続され、
前記ゲート線駆動回路は、第１乃至第７のトランジスタを有し、
前記第１乃至第７のトランジスタは、Ｎチャネル型であり、
前記第１乃至第７のトランジスタは、非晶質半導体を有し、
第１の端子は、前記第１のトランジスタを介して前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタのゲートは、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタのソース又はドレインの他方は、前記第３のトランジスタのゲートと電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、第１の配線と電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は、前記第４のトランジスタのソース又はドレインの一方と電気的に接続され、
第２の端子は、前記第３のトランジスタのソース又はドレインの他方と電気的に接続され
前記第４のトランジスタのソース又はドレインの他方は、第２の配線と電気的に接続され、
前記第４のトランジスタのゲートは、前記第５のトランジスタのゲートと電気的に接続され、
前記第５のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第５のトランジスタのソース又はドレインの他方は、前記第２の配線と電気的に接続され、
第３の端子は、前記第６のトランジスタを介して前記第５のトランジスタのゲートと電気的に接続され、
第４の端子は、前記第７のトランジスタを介して前記第５のトランジスタのゲートと電気的に接続され、
前記信号線駆動回路の少なくとも一部は、単結晶基板又はＳＯＩ基板を有するＩＣチップに設けられていることを特徴とする表示装置。
【請求項７】
絶縁基板上に設けられた画素部と、
前記絶縁基板上に設けられたゲート線駆動回路と、
信号線駆動回路とを有し、
前記画素部と前記ゲート線駆動回路は電気的に接続され、
前記画素部と前記信号線駆動回路は電気的に接続され、
前記ゲート線駆動回路は、第１乃至第８のトランジスタを有し、
前記第１乃至第８のトランジスタは、Ｎチャネル型であり、
前記第１乃至第８のトランジスタは、非晶質半導体を有し、
第１の端子は、前記第１のトランジスタを介して前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタのゲートは、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタのソース又はドレインの他方は、前記第３のトランジスタのゲートと電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、第１の配線と電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は、前記第４のトランジスタのソース又はドレインの一方と電気的に接続され、
第２の端子は、前記第３のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第４のトランジスタのソース又はドレインの他方は、第２の配線と電気的に接続され、
前記第４のトランジスタのゲートは、前記第５のトランジスタのゲートと電気的に接続され、
前記第５のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第５のトランジスタのソース又はドレインの他方は、前記第２の配線と電気的に接続され、
第３の端子は、前記第６のトランジスタを介して前記第５のトランジスタのゲートと電気的に接続され、
第４の端子は、前記第７のトランジスタを介して前記第５のトランジスタのゲートと電気的に接続され、
前記第８のトランジスタのゲートは、前記第３のトランジスタのゲートと電気的に接続され、
前記信号線駆動回路の少なくとも一部は、単結晶基板又はＳＯＩ基板を有するＩＣチップに設けられていることを特徴とする表示装置。
【請求項８】
絶縁基板上に設けられた画素部と、
前記絶縁基板上に設けられたゲート線駆動回路と、
信号線駆動回路とを有し、
前記画素部と前記ゲート線駆動回路は電気的に接続され、
前記画素部と前記信号線駆動回路は電気的に接続され、
前記ゲート線駆動回路は、第１乃至第８のトランジスタを有し、
前記第１乃至第８のトランジスタは、Ｎチャネル型であり、
前記第１乃至第８のトランジスタは、非晶質半導体を有し、
第１の端子は、前記第１のトランジスタを介して前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタのゲートは、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタのソース又はドレインの他方は、前記第３のトランジスタのゲートと電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、第１の配線と電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は、前記第４のトランジスタのソース又はドレインの一方と電気的に接続され、
第２の端子は、前記第３のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第４のトランジスタのソース又はドレインの他方は、第２の配線と電気的に接続され、
前記第４のトランジスタのゲートは、前記第５のトランジスタのゲートと電気的に接続され、
前記第５のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第５のトランジスタのソース又はドレインの他方は、前記第２の配線と電気的に接続され、
第３の端子は、前記第６のトランジスタを介して前記第５のトランジスタのゲートと電気的に接続され、
第４の端子は、前記第７のトランジスタを介して前記第５のトランジスタのゲートと電気的に接続され、
前記第８のトランジスタのゲートは、前記第３のトランジスタのゲートと電気的に接続され、
前記第８のトランジスタのソース又はドレインの一方は、前記第１の配線と電気的に接続され、
前記第８のトランジスタのソース又はドレインの他方は、第５の端子と電気的に接続され、
前記信号線駆動回路の少なくとも一部は、単結晶基板又はＳＯＩ基板を有するＩＣチップに設けられていることを特徴とする表示装置。
【請求項９】
絶縁基板上に設けられた画素部と、
前記絶縁基板上に設けられたゲート線駆動回路と、
信号線駆動回路とを有し、
前記画素部と前記ゲート線駆動回路は電気的に接続され、
前記画素部と前記信号線駆動回路は電気的に接続され、
前記ゲート線駆動回路は、第１乃至第９のトランジスタを有し、
前記第１乃至第９のトランジスタは、Ｎチャネル型であり、
前記第１乃至第９のトランジスタは、非晶質半導体を有し、
第１の端子は、前記第１のトランジスタを介して前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタのゲートは、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタのソース又はドレインの他方は、前記第３のトランジスタのゲートと電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、第１の配線と電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は、前記第４のトランジスタのソース又はドレインの一方と電気的に接続され、
第２の端子は、前記第３のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第４のトランジスタのソース又はドレインの他方は、第２の配線と電気的に接続され、
前記第４のトランジスタのゲートは、前記第５のトランジスタのゲートと電気的に接続され、
前記第５のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第５のトランジスタのソース又はドレインの他方は、前記第２の配線と電気的に接続され、
第３の端子は、前記第６のトランジスタを介して前記第５のトランジスタのゲートと電気的に接続され、
第４の端子は、前記第７のトランジスタを介して前記第５のトランジスタのゲートと電気的に接続され、
前記第８のトランジスタのゲートは、前記第３のトランジスタのゲートと電気的に接続され、
前記第８のトランジスタのソース又はドレインの一方は、前記第１の配線と電気的に接続され、
前記第８のトランジスタのソース又はドレインの他方は、前記第９のトランジスタのソース又はドレインの一方と電気的に接続され、
第５の端子は、前記第８のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第９のトランジスタのソース又はドレインの他方は、前記第２の配線と電気的に接続され、
前記第９のトランジスタのゲートは、前記第４のトランジスタのゲートと電気的に接続され、
前記信号線駆動回路の少なくとも一部は、単結晶基板又はＳＯＩ基板を有するＩＣチップに設けられていることを特徴とする表示装置。
【請求項１０】
絶縁基板上に設けられた画素部と、
前記絶縁基板上に設けられたゲート線駆動回路と、
信号線駆動回路とを有し、
前記画素部と前記ゲート線駆動回路は電気的に接続され、
前記画素部と前記信号線駆動回路は電気的に接続され、
前記ゲート線駆動回路は、第１乃至第７のトランジスタを有し、
前記第１乃至第７のトランジスタは、Ｎチャネル型であり、
前記第１乃至第７のトランジスタは、非晶質半導体を有し、
第１の端子は、前記第１のトランジスタを介して前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタのゲートは、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタのソース又はドレインの他方は、前記第３のトランジスタのゲートと電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、第１の配線と電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は、前記第４のトランジスタのソース又はドレインの一方と電気的に接続され、
第２の端子は、前記第３のトランジスタのソース又はドレインの他方と電気的に接続され
前記第４のトランジスタのソース又はドレインの他方は、第２の配線と電気的に接続され、
前記第４のトランジスタのゲートは、前記第５のトランジスタのゲートと電気的に接続され、
前記第５のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第５のトランジスタのソース又はドレインの他方は、前記第２の配線と電気的に接続され、
第３の端子は、前記第６のトランジスタを介して前記第５のトランジスタのゲートと電気的に接続され、
第４の端子は、前記第７のトランジスタを介して前記第５のトランジスタのゲートと電気的に接続され、
前記信号線駆動回路の少なくとも一部は、単結晶基板又はＳＯＩ基板を有するＩＣチップに設けられ、
前記ＩＣチップは、ＣＯＧにより前記絶縁基板に実装されていることを特徴とする表示装置。
【請求項１１】
絶縁基板上に設けられた画素部と、
前記絶縁基板上に設けられたゲート線駆動回路と、
信号線駆動回路とを有し、
前記画素部と前記ゲート線駆動回路は電気的に接続され、
前記画素部と前記信号線駆動回路は電気的に接続され、
前記ゲート線駆動回路は、第１乃至第８のトランジスタを有し、
前記第１乃至第８のトランジスタは、Ｎチャネル型であり、
前記第１乃至第８のトランジスタは、非晶質半導体を有し、
第１の端子は、前記第１のトランジスタを介して前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタのゲートは、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタのソース又はドレインの他方は、前記第３のトランジスタのゲートと電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、第１の配線と電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は、前記第４のトランジスタのソース又はドレインの一方と電気的に接続され、
第２の端子は、前記第３のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第４のトランジスタのソース又はドレインの他方は、第２の配線と電気的に接続され、
前記第４のトランジスタのゲートは、前記第５のトランジスタのゲートと電気的に接続され、
前記第５のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第５のトランジスタのソース又はドレインの他方は、前記第２の配線と電気的に接続され、
第３の端子は、前記第６のトランジスタを介して前記第５のトランジスタのゲートと電気的に接続され、
第４の端子は、前記第７のトランジスタを介して前記第５のトランジスタのゲートと電気的に接続され、
前記第８のトランジスタのゲートは、前記第３のトランジスタのゲートと電気的に接続され、
前記信号線駆動回路の少なくとも一部は、単結晶基板又はＳＯＩ基板を有するＩＣチップに設けられ、
前記ＩＣチップは、ＣＯＧにより前記絶縁基板に実装されていることを特徴とする表示装置。
【請求項１２】
絶縁基板上に設けられた画素部と、
前記絶縁基板上に設けられたゲート線駆動回路と、
信号線駆動回路とを有し、
前記画素部と前記ゲート線駆動回路は電気的に接続され、
前記画素部と前記信号線駆動回路は電気的に接続され、
前記ゲート線駆動回路は、第１乃至第８のトランジスタを有し、
前記第１乃至第８のトランジスタは、Ｎチャネル型であり、
前記第１乃至第８のトランジスタは、非晶質半導体を有し、
第１の端子は、前記第１のトランジスタを介して前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタのゲートは、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタのソース又はドレインの他方は、前記第３のトランジスタのゲートと電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、第１の配線と電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は、前記第４のトランジスタのソース又はドレインの一方と電気的に接続され、
第２の端子は、前記第３のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第４のトランジスタのソース又はドレインの他方は、第２の配線と電気的に接続され、
前記第４のトランジスタのゲートは、前記第５のトランジスタのゲートと電気的に接続され、
前記第５のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第５のトランジスタのソース又はドレインの他方は、前記第２の配線と電気的に接続され、
第３の端子は、前記第６のトランジスタを介して前記第５のトランジスタのゲートと電気的に接続され、
第４の端子は、前記第７のトランジスタを介して前記第５のトランジスタのゲートと電気的に接続され、
前記第８のトランジスタのゲートは、前記第３のトランジスタのゲートと電気的に接続され、
前記第８のトランジスタのソース又はドレインの一方は、前記第１の配線と電気的に接続され、
前記第８のトランジスタのソース又はドレインの他方は、第５の端子と電気的に接続され、
前記信号線駆動回路の少なくとも一部は、単結晶基板又はＳＯＩ基板を有するＩＣチップに設けられ、
前記ＩＣチップは、ＣＯＧにより前記絶縁基板に実装されていることを特徴とする表示装置。
【請求項１３】
絶縁基板上に設けられた画素部と、
前記絶縁基板上に設けられたゲート線駆動回路と、
信号線駆動回路とを有し、
前記画素部と前記ゲート線駆動回路は電気的に接続され、
前記画素部と前記信号線駆動回路は電気的に接続され、
前記ゲート線駆動回路は、第１乃至第９のトランジスタを有し、
前記第１乃至第９のトランジスタは、Ｎチャネル型であり、
前記第１乃至第９のトランジスタは、非晶質半導体を有し、
第１の端子は、前記第１のトランジスタを介して前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタのゲートは、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタのソース又はドレインの他方は、前記第３のトランジスタのゲートと電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、第１の配線と電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は、前記第４のトランジスタのソース又はドレインの一方と電気的に接続され、
第２の端子は、前記第３のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第４のトランジスタのソース又はドレインの他方は、第２の配線と電気的に接続され、
前記第４のトランジスタのゲートは、前記第５のトランジスタのゲートと電気的に接続され、
前記第５のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第５のトランジスタのソース又はドレインの他方は、前記第２の配線と電気的に接続され、
第３の端子は、前記第６のトランジスタを介して前記第５のトランジスタのゲートと電気的に接続され、
第４の端子は、前記第７のトランジスタを介して前記第５のトランジスタのゲートと電気的に接続され、
前記第８のトランジスタのゲートは、前記第３のトランジスタのゲートと電気的に接続され、
前記第８のトランジスタのソース又はドレインの一方は、前記第１の配線と電気的に接続され、
前記第８のトランジスタのソース又はドレインの他方は、前記第９のトランジスタのソース又はドレインの一方と電気的に接続され、
第５の端子は、前記第８のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第９のトランジスタのソース又はドレインの他方は、前記第２の配線と電気的に接続され、
前記第９のトランジスタのゲートは、前記第４のトランジスタのゲートと電気的に接続され、
前記信号線駆動回路の少なくとも一部は、単結晶基板又はＳＯＩ基板を有するＩＣチップに設けられ、
前記ＩＣチップは、ＣＯＧにより前記絶縁基板に実装されていることを特徴とする表示装置。
【請求項１４】
絶縁基板上に設けられた画素部と、
前記絶縁基板上に設けられたゲート線駆動回路と、
信号線駆動回路とを有し、
前記画素部と前記ゲート線駆動回路は電気的に接続され、
前記画素部と前記信号線駆動回路は電気的に接続され、
前記ゲート線駆動回路は、第１乃至第７のトランジスタを有し、
前記第１乃至第７のトランジスタは、Ｎチャネル型であり、
前記第１乃至第７のトランジスタは、非晶質半導体を有し、
第１の端子は、前記第１のトランジスタを介して前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタのゲートは、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタのソース又はドレインの他方は、前記第３のトランジスタのゲートと電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、第１の配線と電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は、前記第４のトランジスタのソース又はドレインの一方と電気的に接続され、
第２の端子は、前記第３のトランジスタのソース又はドレインの他方と電気的に接続され
前記第４のトランジスタのソース又はドレインの他方は、第２の配線と電気的に接続され、
前記第４のトランジスタのゲートは、前記第５のトランジスタのゲートと電気的に接続され、
前記第５のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第５のトランジスタのソース又はドレインの他方は、前記第２の配線と電気的に接続され、
第３の端子は、前記第６のトランジスタを介して前記第５のトランジスタのゲートと電気的に接続され、
第４の端子は、前記第７のトランジスタを介して前記第５のトランジスタのゲートと電気的に接続され、
前記信号線駆動回路の少なくとも一部は、単結晶基板又はＳＯＩ基板を有するＩＣチップに設けられ、
前記ＩＣチップは、ＴＡＢにより前記絶縁基板に実装されていることを特徴とする表示装置。
【請求項１５】
絶縁基板上に設けられた画素部と、
前記絶縁基板上に設けられたゲート線駆動回路と、
信号線駆動回路とを有し、
前記画素部と前記ゲート線駆動回路は電気的に接続され、
前記画素部と前記信号線駆動回路は電気的に接続され、
前記ゲート線駆動回路は、第１乃至第８のトランジスタを有し、
前記第１乃至第８のトランジスタは、Ｎチャネル型であり、
前記第１乃至第８のトランジスタは、非晶質半導体を有し、
第１の端子は、前記第１のトランジスタを介して前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタのゲートは、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタのソース又はドレインの他方は、前記第３のトランジスタのゲートと電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、第１の配線と電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は、前記第４のトランジスタのソース又はドレインの一方と電気的に接続され、
第２の端子は、前記第３のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第４のトランジスタのソース又はドレインの他方は、第２の配線と電気的に接続され、
前記第４のトランジスタのゲートは、前記第５のトランジスタのゲートと電気的に接続され、
前記第５のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第５のトランジスタのソース又はドレインの他方は、前記第２の配線と電気的に接続され、
第３の端子は、前記第６のトランジスタを介して前記第５のトランジスタのゲートと電気的に接続され、
第４の端子は、前記第７のトランジスタを介して前記第５のトランジスタのゲートと電気的に接続され、
前記第８のトランジスタのゲートは、前記第３のトランジスタのゲートと電気的に接続され、
前記信号線駆動回路の少なくとも一部は、単結晶基板又はＳＯＩ基板を有するＩＣチップに設けられ、
前記ＩＣチップは、ＴＡＢにより前記絶縁基板に実装されていることを特徴とする表示装置。
【請求項１６】
絶縁基板上に設けられた画素部と、
前記絶縁基板上に設けられたゲート線駆動回路と、
信号線駆動回路とを有し、
前記画素部と前記ゲート線駆動回路は電気的に接続され、
前記画素部と前記信号線駆動回路は電気的に接続され、
前記ゲート線駆動回路は、第１乃至第８のトランジスタを有し、
前記第１乃至第８のトランジスタは、Ｎチャネル型であり、
前記第１乃至第８のトランジスタは、非晶質半導体を有し、
第１の端子は、前記第１のトランジスタを介して前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタのゲートは、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタのソース又はドレインの他方は、前記第３のトランジスタのゲートと電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、第１の配線と電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は、前記第４のトランジスタのソース又はドレインの一方と電気的に接続され、
第２の端子は、前記第３のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第４のトランジスタのソース又はドレインの他方は、第２の配線と電気的に接続され、
前記第４のトランジスタのゲートは、前記第５のトランジスタのゲートと電気的に接続され、
前記第５のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第５のトランジスタのソース又はドレインの他方は、前記第２の配線と電気的に接続され、
第３の端子は、前記第６のトランジスタを介して前記第５のトランジスタのゲートと電気的に接続され、
第４の端子は、前記第７のトランジスタを介して前記第５のトランジスタのゲートと電気的に接続され、
前記第８のトランジスタのゲートは、前記第３のトランジスタのゲートと電気的に接続され、
前記第８のトランジスタのソース又はドレインの一方は、前記第１の配線と電気的に接続され、
前記第８のトランジスタのソース又はドレインの他方は、第５の端子と電気的に接続され、
前記信号線駆動回路の少なくとも一部は、単結晶基板又はＳＯＩ基板を有するＩＣチップに設けられ、
前記ＩＣチップは、ＴＡＢにより前記絶縁基板に実装されていることを特徴とする表示装置。
【請求項１７】
絶縁基板上に設けられた画素部と、
前記絶縁基板上に設けられたゲート線駆動回路と、
信号線駆動回路とを有し、
前記画素部と前記ゲート線駆動回路は電気的に接続され、
前記画素部と前記信号線駆動回路は電気的に接続され、
前記ゲート線駆動回路は、第１乃至第９のトランジスタを有し、
前記第１乃至第９のトランジスタは、Ｎチャネル型であり、
前記第１乃至第９のトランジスタは、非晶質半導体を有し、
第１の端子は、前記第１のトランジスタを介して前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタのゲートは、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタのソース又はドレインの他方は、前記第３のトランジスタのゲートと電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、第１の配線と電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は、前記第４のトランジスタのソース又はドレインの一方と電気的に接続され、
第２の端子は、前記第３のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第４のトランジスタのソース又はドレインの他方は、第２の配線と電気的に接続され、
前記第４のトランジスタのゲートは、前記第５のトランジスタのゲートと電気的に接続され、
前記第５のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第５のトランジスタのソース又はドレインの他方は、前記第２の配線と電気的に接続され、
第３の端子は、前記第６のトランジスタを介して前記第５のトランジスタのゲートと電気的に接続され、
第４の端子は、前記第７のトランジスタを介して前記第５のトランジスタのゲートと電気的に接続され、
前記第８のトランジスタのゲートは、前記第３のトランジスタのゲートと電気的に接続され、
前記第８のトランジスタのソース又はドレインの一方は、前記第１の配線と電気的に接続され、
前記第８のトランジスタのソース又はドレインの他方は、前記第９のトランジスタのソース又はドレインの一方と電気的に接続され、
第５の端子は、前記第８のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第９のトランジスタのソース又はドレインの他方は、前記第２の配線と電気的に接続され、
前記第９のトランジスタのゲートは、前記第４のトランジスタのゲートと電気的に接続され、
前記信号線駆動回路の少なくとも一部は、単結晶基板又はＳＯＩ基板を有するＩＣチップに設けられ、
前記ＩＣチップは、ＴＡＢにより前記絶縁基板に実装されていることを特徴とする表示装置。
【請求項１８】
請求項６乃至請求項１７のいずれか一において、
前記ゲート線駆動回路は容量素子を有し、
前記容量素子の一方の端子は、前記第３のトランジスタのゲートと電気的に接続され、前記容量素子の他方の端子は前記第３のトランジスタのソース又はドレインの他方と電気的に接続されていることを特徴とする表示装置。