(57)【要約】【課題】子バーニアを形成するための露光工程時に段差によるパターン不良が生じるのを防止し、整列度を正確に測定できる半導体素子のオーバーレイバーニアとその製造方法を提供する。【解決手段】半導体基板１００のスクライブ領域に内部空間を有し、枠部分が突出した四角枠状の親バーニア１０１が設けられている。この親バーニア１０１の内部空間に形成された親バーニア上端部と同じ高さの子バーニアパッド１０３を有し、この子バーニアパッド１０３上に形成された子バーニア１０４を有して構成されている。すなわち、親バーニア１０１の内側領域に形成した子バーニアパッド１０３上に子バーニア１０４を形成することで、半導体基板１００のスクライブ領域に形成された親バーニアパターンの段差をなくす。それによって、子バーニア１０４を形成するための露光工程時に段差によるパターンの不良を防止して整列度を正確に測定することができる。【選択図】    図５
2008166681.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板のスクライブ領域に内部空間を有し、枠部分が突出した四角枠状の親バーニアと、
前記親バーニアの前記内部空間に形成された前記親バーニアの上端部と同じ高さの子バーニアパッドと、
前記子バーニアパッド上に形成された子バーニアと、
を含むことを特徴とする半導体素子のオーバーレイバーニア。
【請求項２】
前記子バーニアパッドは、前記親バーニアよりも小さく、前記子バーニアよりも大きいかまたは同一であることを特徴とする請求項１に記載の半導体素子のオーバーレイバーニア。
【請求項３】
前記子バーニアパッドは、絶縁膜で形成されることを特徴とする請求項１に記載の半導体素子のオーバーレイバーニア。
【請求項４】
エッチング工程を進行し、半導体基板のスクライブ領域にトレンチを形成して内部空間を有し、枠部分が突出した四角枠状の親バーニアを形成する工程と、
前記親バーニアを含む全体構造上に絶縁膜を形成した後、平坦化工程を進行して前記親バーニアの上端部を露出させる工程と、
キーオープンマスクを用いたエッチング工程を実施して前記親バーニアの内部空間の一領域にのみ前記絶縁膜を残留させて子バーニアパッドを形成する工程と、
フォトレジストを塗布した後、露光及び現像工程を進行して前記子バーニアパッド上に子バーニアを形成する工程と、
を含むことを特徴とする半導体素子のオーバーレイバーニア製造方法。
【請求項５】
前記絶縁膜は、酸化膜で形成することを特徴とする請求項４に記載の半導体素子のオーバーレイバーニア製造方法。
【請求項６】
前記平坦化工程は、前記絶縁膜の上部の高さと前記親バーニアの上部の高さを同一にすることを特徴とする請求項４に記載の半導体素子のオーバーレイバーニア製造方法。
【請求項７】
前記子バーニアパッドは、上記親バーニアより小さく、上記子バーニアよりも大きいかまたは同一であることを特徴とする請求項４に記載の半導体素子のオーバーレイバーニア製造方法。
【請求項８】
前記露光工程は、I線(365nm)、KrF(248nm)、ArF(193nm)、及びEUV(157nm)のいずれか一つを用いて実施することを特徴とする請求項４に記載の半導体素子のオーバーレイバーニア製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、特に段差による測定値の変化を減少させることができる半導体素子のオーバーレイバーニア（Overlay vernier）とその製造方法に関するものである。
【背景技術】
【０００２】
一般に、半導体製造工程はウエハ上に絶縁層と導電層からなる多層膜で特定回路を具現するものであり、最も基礎となるのがウエハ上に特定のパターンを形成することである。特に、光源と、マスク(Mask)やレチクル(Reticle)などのパターン転写機構を用いたフォト工程は、前工程(Pre step)で形成されたパターンと後工程(Post step)で形成されたパターンとの間の整列が正確になされることではじめて、信頼性の高い半導体回路を得ることができる。
【０００３】
通常、フォト工程における前後工程のパターン間の整列程度を確認するためにバーニア(Vernier)が用いられている。バーニアは、半導体ウエハのチップの周辺に形成され、ウエハ工程完了後、切断されて廃棄されるスクライブライン(Scribe line)内に形成される。
【０００４】
半導体製造工程は、多工程のパターン形成過程を経るため、各工程ごとに特定のパターンが形成されたレチクルを用いることになり、各工程で用いられるレチクルにはバーニアが形成される。そして、前工程で形成されたバーニアが基準キーとなり、後工程で形成されたバーニアが測定キーとなって前工程のバーニアに対する後工程のバーニアの相対的な位置関係を検査することでパターン間のオーバーレイ程度を判断する。
【０００５】
オーバーレイを判断するためのバーニアには、ボックス-イン-ボックス型バーニア(Box in box type)、バー型バーニア(Bar in bar type)、修正バー型バーニア(Modified bar in bar type)などがある。すなわち、オーバーレイバーニアは前工程で形成されたレイヤとその後工程で形成されたレイヤ（layer）との間の整列状態を把握して補正するために形成される。
【０００６】
オーバーレイバーニアは、前工程で形成された親バーニアと、それに後続する現工程で形成される子バーニアとからなっている。一般には、親バーニアは実際のセルパターンと同一の物質のパターンからなり、子バーニアはフォトレジストパターンからなっている。
【０００７】
ここで、図６（ａ）〜（ｃ）を参照してオーバーレイバーニア形成方法の従来例を説明する。図６（ａ）に示すように、半導体基板(10)のスクライブ領域に所定のエッチング工程を用いてトレンチを形成し、半導体基板(10)の周囲領域より突出した部分(11)を形成する。突出した部分(11)は親バーニアとして活用される。参考的に親バーニアは平面図を基準として長方形に連結されたパターンで形成される。
【０００８】
また、図６（ｂ）に示すように、親バーニア(11)を含む全体構造上に絶縁膜(12)を形成する。その後、平坦化工程を実施して親バーニア(11)の上部が露出されるようにする。
【０００９】
図６（ｃ）に示すように、キーオープンマスクを用いたエッチング工程によりスクライブ領域に形成された絶縁膜を除去した後、親バーニア(11)の内側領域に露光工程と現像工程に進行して子バーニア(13)を形成する。
【００１０】
かくしてオーバーレイバーニアは半導体基板(10)上にリアルパターン（real pattern）と共に形成されるが、望ましくは段差を形成することによって形成される。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、図６（ａ）〜（ｃ）で示した従来のオーバーレイバーニア形成技術の場合、露光および現像の形成工程時、親バーニア(11)の段差によって露光工程が正確に進行されない。そのため、子バーニア(13)が正確なボックスタイプの正方形またはバー形態の長方形パターンで形成されず、後続整列度の測定工程時にフェイルの原因となるか、または測定に成功したとしても誤ったデータによって後工程の整列時に誤整列を発生させることがある。
【００１２】
以上から、本発明の目的は、子バーニアを形成するための露光工程時に段差によるパターン不良が生じるのを防止し、整列度を正確に測定できる半導体素子のオーバーレイバーニアとその製造方法を提供することにある。
【課題を解決するための手段】
【００１３】
上記目的を達成するために本発明の代表的な半導体素子のオーバーレイバーニアは、半導体基板のスクライブ領域に内部空間を有し、枠部分が突出した四角枠状の親バーニアと、前記親バーニアの前記内部空間に形成された前記親バーニアの上端部と同じ高さの子バーニアパッドと、前記子バーニアパッド上に形成された子バーニアと、を含むことを特徴とするものである。
【００１４】
また、本発明のオーバーレイバーニア製造方法は、エッチング工程を進行し、半導体基板のスクライブ領域にトレンチを形成して内部空間を有し、枠部分が突出した四角枠状の親バーニアを形成する工程と、前記親バーニアを含む全体構造上に絶縁膜を形成した後、平坦化工程を進行して前記親バーニアの上端部を露出させる工程と、キーオープンマスクを用いたエッチング工程を実施して前記親バーニアの内部空間の一領域にのみ前記絶縁膜を残留させて子バーニアパッドを形成する工程と、フォトレジストを塗布した後、露光及び現像工程を進行して前記子バーニアパッド上に子バーニアを形成する工程と、を含むことを特徴とする。
【発明の効果】
【００１５】
本発明の半導体素子のオーバーレイバーニアによれば、半導体基板のスクライブ領域に形成された親バーニアパターンの段差をなくすために、親バーニアの内側領域に形成した子バーニアパッド上に子バーニアを形成する。それによって、子バーニアを形成するための露光工程時に段差によるパターンの不良を防止して整列度を正確に測定することができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明に係る半導体素子のオーバーレイバーニアとその製造方法の好適な実施形態について図面を参照して詳細に説明する。
【００１７】
図１（ａ），（ｂ）は、本実施形態によるオーバーレイバーニア製造方法の工程を示す素子の断面図と平面図である。半導体基板(100)上にハードマスク膜を形成し、露光及びエッチング工程でハードマスク膜をエッチングしてハードマスクパターンを形成する。その後、ハードマスクパターンをエッチングマスクとして用いるエッチング工程によって半導体基板(100)をエッチングしてトレンチを形成する。その際、トレンチは素子が形成されるダイ(Die)の素子分離領域(図示略)だけでなく、スクライブ領域にも所定のパターンで形成される。これにより、スクライブ領域に図示のように突出した親バーニア(101)が形成される。親バーニア(101)は内部空間を有し、枠部分が突出した四角枠状で形成される。
【００１８】
つぎに、図２に示すように、親バーニア(101)を含む全体構造上に絶縁膜(102)を形成する。絶縁膜(102)は酸化膜で形成することが望ましい。
【００１９】
続いて、図３に示すように、平坦化工程を進行して親バーニア(101)の上部が露出されるようにする。したがって、絶縁膜(102)の上部と親バーニア(101)の上部が同一であるようにする。
【００２０】
また、図４に示すように、スクライブ領域に形成された絶縁膜を除去するためのキーオープンマスクを用いて絶縁膜をエッチングする。この時、キーオープンマスクを用いたエッチング工程は、親バーニア(101)内に形成された絶縁膜を全部除去するものではなく、一部領域、即ち、後続の子バーニアが形成される領域上の絶縁膜が残留するようにして子バーニアパッド(103)を形成する。子バーニアパッド(103)の大きさは後続で形成される子バーニアの大きさと同一または大きく、親バーニア(101)の大きさよりは小さく形成することが望ましい。一般に、親バーニア(101)の大きさは子バーニアの2倍であるため、子バーニアパッドの大きさは子バーニアの1倍〜1.8倍の大きさを有することが望ましい。子バーニアパッド(103)は、ボックス形態またはバー(bar)形態で形成することができる。
【００２１】
そして、図５（ａ），（ｂ）に示すように、子バーニアパッド(103)を含む全体構造上にフォトレジスト物質を塗布した後、露光及び現像工程を進行して子バーニアパッド(103)上に子バーニア(104)を形成する。この時、露光工程時に子バーニア(104)が形成される部分は親バーニア(101)との段差がないため、正常な子バーニア(104)パターンを形成することができる。
【００２２】
露光工程は、I線(365nm)、KrF(248nm)、ArF(193nm)、及びEUV(157nm)の光源を用いて実施することが望ましい。
【００２３】
以上、本発明に係る半導体素子のオーバーレイバーニアとその製造方法について実施形態を説明したが、その実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内でその他の実施形態、応用例、変形例およびそれらの組み合わせも可能である。
【図面の簡単な説明】
【００２４】
【図１】同図（ａ），（ｂ）は本発明の実施形態であるオーバーレイバーニアの製造方法の工程を示す断面図と平面図。
【図２】同実施形態におけるオーバーレイバーニア製造工程を示す断面図。
【図３】同実施形態におけるオーバーレイバーニア製造工程を示す断面図。
【図４】同実施形態におけるオーバーレイバーニア製造工程を示す断面図。
【図５】同図（ａ），（ｂ）は同じく本実施形態のオーバーレイバーニア製造工程を示す断面図と平面図。
【図６】同図（ａ）〜（ｃ）は従来技術によるオーバーレイバーニア形成方法を説明するための素子の断面図。
【符号の説明】
【００２５】
100   半導体基板
101   親バーニア
102   絶縁膜
103   子バーニアパッド
104   子バーニア
【図１】
2008166681.tif 000003
【図２】
2008166681.tif 000004
【図３】
2008166681.tif 000005
【図４】
2008166681.tif 000006
【図５】
2008166681.tif 000007
【図６】
2008166681.tif 000008