(57)【要約】【課題】耐電圧性能を確保しつつ所望の特性インピーダンスを確保することが可能なフレキシブル基板を提供する。【解決手段】フレキシブル基板３０は、ＤＣ信号及びデジタル信号を伝送可能な信号ライン４２ａと、信号ライン４２ａとの間隔を実質的に一定に維持するように信号ライン４２ａの両側に配置された２つのグランドライン４２ｄ，４２ｅと、を有する第１及び第２のフレキシブル基板４０，５０と、所定の厚さを有しており、第１のフレキシブル基板４０と第２のフレキシブル基板５０との間の間隔を実質的に一定に維持するように、第１のフレキシブル基板４０と第２のフレキシブル基板５０との間に介装されているスペーサ６０と、を備えている。【選択図】図３
2008210839.tif 000002
【特許請求の範囲】
【請求項１】
ＤＣ信号及びデジタル信号を伝送可能な信号ラインと、前記信号ラインとの間隔を実質的に一定に維持するように前記信号ラインの両側に配置された２つのグランドラインと、を有する第１及び第２のフレキシブル基板と、
所定の厚さを有しており、前記第１のフレキシブル基板と前記第２のフレキシブル基板との間の間隔を実質的に一定に維持するように、前記第１のフレキシブル基板と前記第２のフレキシブル基板との間に介装されているスペーサと、を備えたフレキシブル基板。
【請求項２】
前記スペーサは、前記第１及び前記第２のフレキシブル基板と共に屈曲可能であり、前記第１のフレキシブル基板と前記第２のフレキシブル基板との間に、前記信号ラインの進行方向に沿って、全体的に又は部分的に介装されている請求項１記載のフレキシブル基板。
【請求項３】
前記スペーサは、
前記第１のフレキシブル基板に粘着する第１の粘着層と、
前記第２のフレキシブル基板に粘着する第２の粘着層と、
前記第１及び前記第２の粘着層が両主面にそれぞれ積層された基材と、を有する請求項１又は２記載のフレキシブル基板。
【請求項４】
前記第１及び第２のフレキシブル基板が有する前記信号ラインは、
信号を供給するための信号供給用ラインと、
前記信号供給用ラインに並走している検出用ラインと、から構成されている請求項１〜３の何れかに記載のフレキシブル基板。
【請求項５】
前記信号ラインと前記各グランドラインとの間隔は、前記信号ラインに所定量の電圧を印加した場合に前記信号ラインと前記各グランドラインとの間の電気的な絶縁が確保される距離であり、
前記スペーサは、前記スペーサを介して積層した状態の前記第１及び第２のフレキシブル基板の伝送線路の特性インピーダンスが、前記第１及び前記第２のフレキシブル基板の各々において前記信号ライン及び前記２つのグランドラインから構成されるコプレナラインの特性インピーダンスの１／２より大きく且つ当該特性インピーダンスよりも小さくなるような厚さを有する請求項１〜４の何れかに記載のフレキシブル基板。
【請求項６】
被試験電子部品が造り込まれたウェハをプローブカードに押し付けて前記被試験電子部品の入出力端子と前記プローブカードに実装されたプローブ針とを電気的に接触させて、前記被試験電子部品の試験を行う電子部品試験装置であって、
前記プローブカードとテストヘッドとを電気的に接続するために請求項１〜５の何れかに記載のフレキシブル基板を備えた電子部品試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体ウェハ上に造り込まれた半導体集積回路素子等の各種電子部品（以下、代表的にＩＣデバイスと称する。）の試験を行う電子部品試験装置において、プローブカードとウェハパフォーマンスボードを電気的に接続するために用いられるフレキシブル基板に関し、特に、ＤＣ信号とデジタル信号のいずれも伝送可能な伝送路を備えたフレキシブル基板に関する。
【背景技術】
【０００２】
ＩＣデバイスを製造する際、半導体ウェハに作り込んだ段階(前工程)やパッケージングされた完成品の段階（後工程）においてＩＣデバイスのテストが行われている。前工程におけるＩＣデバイスのテストでは、プローブ針をＩＣデバイスの入出力端子に電気的に接触させ、この状態でテスタからテストヘッドを介してＩＣデバイスに電気信号を入出力することで、ＩＣデバイスの電気的な特性の試験が実行されている。テスタからＩＣデバイスに入出力される電気信号としては、駆動電源としてのＤＣ信号と、試験信号としてのデジタル信号との２種類が存在する。
【０００３】
プローブ針が実装されたプローブカードと、テストヘッド上のマザーボードに接続されたウェハパフォーマンスボードとは、フロッグリングを介して接続されている。このフロッグリングはプローバ側に固定されており、テストヘッドとプローバとの若干の位置合わせを許容するために、フロッグリング内の伝送路は、屈曲可能なフレキシブル基板により構成されている。
【０００４】
フロッグリング内の伝送路は、ＤＣ信号伝送用又はデジタル信号伝送用に区別されており、プローブカードの大きさによりそれぞれの数が制約されている。そのため、ＤＣ信号専用の伝送路が優先的に割り当てられると、テスタ側のデジタル信号用のチャンネルを十分に活用しきれない場合がある。
【０００５】
これに対し、ＤＣ信号用伝送路をデジタル信号の伝送路として利用することで、ＩＣデバイスの入出力端子の数の増減に柔軟に対応することができる。しかしながら、ＤＣ信号専用の伝送路では、所定の耐電圧性能を確保する必要があるために信号ラインとグランドラインとの間の間隔を狭くすることができず、デジタル信号を伝送するための所望の特性インピーダンスを確保することができない。特に高周波の試験信号を用いるテストにおいては、所望の特性インピーダンスが確保されていないと、伝送中に信号の劣化等が発生するため、高精度な試験を実施することができない。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明が解決しようとする課題は、耐電圧性能を確保しつつ所望の特性インピーダンスを確保することが可能なフレキシブル基板を提供することである。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明によれば、ＤＣ信号及びデジタル信号を伝送可能な信号ラインと、前記信号ラインとの間隔を実質的に一定に維持するように前記信号ラインの両側に配置された２つのグランドラインと、を有する第１及び第２のフレキシブル基板と、所定の厚さを有しており、前記第１のフレキシブル基板と前記第２のフレキシブル基板との間の間隔を実質的に一定に維持するように、前記第１のフレキシブル基板と前記第２のフレキシブル基板との間に介装されているスペーサと、を備えたフレキシブル基板が提供される。
【０００８】
上記発明においては特に限定されないが、前記スペーサは、前記第１及び前記第２のフレキシブル基板と共に屈曲可能であり、前記第１のフレキシブル基板と前記第２のフレキシブル基板との間に、前記信号ラインの進行方向に沿って、全体的に又は部分的に介装されていることが好ましい。
【０００９】
上記発明においては特に限定されないが、前記スペーサは、前記第１のフレキシブル基板に粘着する第１の粘着層と、前記第２のフレキシブル基板に粘着する第２の粘着層と、前記第１及び前記第２の粘着層が両主面にそれぞれ積層された基材層と、を有することが好ましい。
【００１０】
上記発明においては特に限定されないが、前記第１及び第２のフレキシブル基板が有する前記信号ラインは、信号を供給するための信号供給用ラインと、前記信号供給用ラインに並走している検出用ラインと、から構成されていることが好ましい。
【００１１】
上記発明においては特に限定されないが、前記信号ラインと前記各グランドラインとの間隔は、前記信号ラインに所定量の電圧を印加した場合に前記信号ラインと前記各グランドラインとの間の絶縁が確保される距離であり、前記スペーサは、前記スペーサを介して積層した状態の前記第１及び第２のフレキシブル基板の伝送線路の特性インピーダンスが、前記第１及び前記第２のフレキシブル基板の各々において前記信号ライン及び前記２つのグランドラインから構成されるコプレナラインの特性インピーダンスの１／２より大きく且つ当該特性インピーダンスよりも小さくなるような厚さを有することが好ましい。
【００１２】
上記目的を達成するために、本発明によれば、被試験電子部品が造り込まれたウェハをプローブカードに押し付けて前記被試験電子部品の入出力端子と前記プローブカードに実装されたプローブ針とを電気的に接触させて、前記被試験電子部品の試験を行う電子部品試験装置であって、前記プローブカードとテストヘッドとを電気的に接続するために上記の何れかのフレキシブル基板を備えた電子部品試験装置が提供される。
【発明の効果】
【００１３】
本発明では、信号ライン及び２つのグランドラインによりコプレナラインが構成された第１及び第２のフレキシブル基板を、スペーサを介して積層する。スペーサの厚さにより第１及び第２のフレキシブル基板の間隔を調整することで、伝送路の特性インピーダンスを最適化することができるので、ＤＣ信号ラインとデジタル信号ラインを共用化しても、所望の特性インピーダンスを確保することができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施形態を図面に基づいて説明する。
【００１５】
図１は本発明に係る電子部品試験装置の実施形態を示す概略図、図２は図１の電子部品試験装置に用いられるテストヘッド及びプローブカードの接続関係を示す概念図である。
【００１６】
本実施形態における電子部品試験装置１は、図１に示すように、テストヘッド１０、テスタ９０（試験装置本体）及びプローバ１００から構成されている。テスタ９０は、ケーブル束９１を介してテストヘッド１０に電気的に接続されており、半導体ウェハ２００上に造り込まれたＩＣデバイスに対してＤＣ信号やデジタル信号を入出力することが可能となっている。テストヘッド１０は、マニピュレータ１１０及び駆動モータ１１１によりプローバ１００上に配置されている。
【００１７】
図１及び図２に示すように、テストヘッド１０内には、多数のプリント回路基板１１が設けられており、これらプリント回路基板１１は、数百の内部ケーブルを有するケーブル束９１を介してテスタ９０に接続されている。また、各プリント回路基板１１は、マザーボード２１と接続するためのコネクタ１２にそれぞれ電気的に接続されており、インタフェース部２０のマザーボード２１上のコンタクト端子２１ａと電気的に接続することが可能となっている。
【００１８】
テストヘッド１０とプローバ１００とは、インタフェース部２０を介して接続されており、このインタフェース部２０は、マザーボード２１、ウェハパフォーマンスボード２２及びフロッグリング２３から構成されている。マザーボード２１には、テストヘッド１０側のコネクタ１２と電気的に接続するためのコンタクト端子２１ａが設けられていると共に、このコンタクト端子２１ａとウェハパフォーマンスボード２２を電気的に接続するために配線パターン２１ｂが形成されている。ウェハパフォーマンスボード２２は、ポゴピン等を介してマザーボード２１に電気的に接続されており、マザーボード２１上の配線パターン２１ｂのピッチをフロッグリング２３側のピッチに変換して、当該配線パターン２１ｂをフロッグリング２３内に設けられたフレキシブル基板３０に電気的に接続するように、配線パターン２２ａが形成されている。
【００１９】
フロッグリング２３は、プローバ１００に対する接触位置を正確に決定するためにウェハパフォーマンスボード２２上に設けられており、テストヘッド１０とプローバ１００との若干の位置合わせを許容するために、内部の伝送路がフレキシブル基板３０で構成されている。フロッグリング２３の下面には、このフレキシブル基板３０が電気的に接続されたポゴピン２３ａが多数実装されている。
【００２０】
フロッグリング２３には、下面に多数のプローブ針８１が実装されたプローブカード８０が装着されており、ポゴピン２３ａによりプローブカード８０とフロッグリング２３とが電気的に接続されるようになっている。
【００２１】
プローバ１００は、チャック１０１上に半導体ウェハ２００を保持して、テストヘッド１０に装着されたプローブカード８０に対向する位置に半導体ウェハ２００を自動的に供給することが可能となっている。
【００２２】
以上のような構成の電子部品試験装置１では、チャック１０１上に保持されている半導体ウェハ２００にプローブカード８０を押し付けて、半導体ウェハ２００上に造り込まれたＩＣデバイスの入出力端子にプローブ針８１を電気的に接触させた状態で、テスタ９０からＩＣデバイスにＤＣ信号及びデジタル信号を印加すると共に、ＩＣデバイスからの出力信号を受信する。ＩＣデバイスからの出力信号（応答信号）は、テスタ９０において期待値と比較することで、ＩＣデバイスの電気的な特性を評価するようになっている。
【００２３】
本実施形態では、高周波の試験信号を用いて被試験ＩＣデバイスのテストを行うため、テスタ９０からプローブ針８１に至るまでの伝送路の特性インピーダンスが５０［Ω］に整合されている。
【００２４】
図３は本発明に係るフレキシブル基板の実施形態を示す平面図、図４は図３のIV-IV線に沿った断面図、図５は図３のV-V線に沿った断面図、図６は図３に示すフレキシブル基板の回路図である。
【００２５】
本実施形態に係るフレキシブル基板３０は、図３〜図５に示すように、第１のフレキシブル基板４０と、第２のフレキシブル基板５０と、スペーサ６０と、から構成されており、第１及び第２のフレキシブル基板４０，５０の間の間隔を実質的に一定に維持するように、第１のフレキシブル基板４０と第２のフレキシブル基板５０との間にスペーサ６０が介装されている。
【００２６】
第１のフレキシブル基板４０は、ベースフィルム４１と、ベースフィルム４１上に形成された信号ライン４２ａ及びグランドライン４２ｄ，４２ｅと、これらを被覆しているカバーレイ４３と、を有する両面回路基板から構成されている。この第１のフレキシブル基板４０は、全体として３μｍ〜１００μｍ程度の厚さを有しており、屈曲可能となっている。
【００２７】
ベースフィルム４０は、例えば、ポリイミド、ポリエチレンテレフタレート、ポリエチレン、ポリスルホン、ガラスエポキシ等の絶縁性樹脂材料から構成されている。
【００２８】
信号ライン４２ａは、例えば、銅やアルミニウム等の導電性材料から構成されており、エポキシ系又はアクリル系の接着剤（不図示）によりベースフィルム４１の表面に貼り付けられた銅箔やアルミニウム箔に、エッチング処理等を施すことで所望の配線パターン（本実施形態では線状）に形成されている。
【００２９】
本実施形態における信号ライン４２ａは、テスト時にＩＣデバイスに駆動電力を供給するための信号供給用ライン４２ｂと、この信号供給用ライン４２ｂに並走している検出用ライン４２ｃと、から構成されている。
【００３０】
信号供給用ライン４２ｂは、試験信号であるデジタル信号を伝送可能であると共に、駆動電力であるＤＣ信号を伝送することが可能となっており、所定の耐電流性能を満たすために幅Ｓ１を有している。本実施形態では、例えば、耐電流１［Ａ］を満たすためにＳ１＝約１［ｍｍ］となっている。
【００３１】
検出用ライン４２ｃは、測定ポイント（ＩＣデバイスの入出力端子）まで信号供給用ライン４２ｂに並走しており、測定ポイントにて信号供給用ライン４２ｂと短絡して電圧値をフィードバックさせることで、測定ポイントにおける電圧値を保証するために用いられる。なお、デジタル信号を伝送する場合、或いは、測定ポイントにおける電圧値を保証する必要がない場合には、このような電圧保証機能は不要であるので、最初から信号供給用ライン４２ｂと検出用ライン４２ｃを短絡させることで、信号ライン４２ａを一本の配線パターンとして扱う。
【００３２】
信号供給用ライン４２ｂ及び検出用ライン４２ｃのそれぞれの両端部には、ベースフィルム４１を貫通しているスルーホール４６，４７が、メッキ処理等により形成されている。これらスルーホール４６，４７は、図４に示すように、フレキシブル基板３０がフロッグリング２２に装着される際に、ピン２２ｂが挿入されて半田付けにより当該ピン２２ｂに接合される。
【００３３】
２つのグランドライン４２ｄ，４２ｅも、例えば、銅やアルミニウム等の導電性材料から構成されており、エポキシ系又はアクリル系の接着剤（不図示）によりベースフィルム４１の表面に貼り付けられた銅箔やアルミニウム箔に、エッチング処理等を施すことで所望の配線パターン（本実施形態では線状）に形成されている。
【００３４】
これら２つのグランドライン４２ｄ，４２ｅは、図３に示すように、信号ライン４２ａを挟むように配置されており、各グランドライン４２ｄ，４２ｅと信号ライン４２ａとの間は一定間隔Ｗ１となっている。このような一定間隔Ｗ１を各グランドライン４２ｄ，４２ｅと信号ライン４２ａとの間で維持することで、所定電圧のＤＣ信号を印加した場合に、信号ライン４２ａとグランドライン４２ｄ，４２ｅとの間の電気的な絶縁が確保されるようになっている。本実施形態では、例えば、耐電圧１５０［Ｖ］を満たすために、信号ライン４２ａとグランドライン４２ｄ，４２ｅとの間の間隔Ｗ１がそれぞれ０．５［ｍｍ］程度となっている。
【００３５】
図３及び図５に示すように、一方のグランドライン４２ｄ（図３において上側に位置しているグランドライン４２ｄ）の両端部には、ベースフィルム４１を貫通している貫通穴付きのスルーホール４５がそれぞれ形成されている。また、他方のグランドライン４２ｅの両端部にも、ベースフィルム４１を貫通しているスルーホール４８が形成されている。ベースフィルム４１の裏面には、各端部のスルーホール４５，４８同士を電気的に接続している連結ライン４４が形成されている。スルーホール４５，４８を形成する手法としては、例えばメッキ処理などを挙げることができる。
【００３６】
連結ライン４４は、グランドライン４２ｄ，４２ｅと同様に、例えば、銅やアルミニウム等の導電性材料から構成されており、エポキシ系又はアクリル系の接着剤（不図示）によりベースフィルム４１の裏面に貼り付けられた銅箔やアルミニウム箔に、エッチング処理等を施すことで形成されている。２つのグランドライン４２ｄ，４２ｅは、スルーホール４５，４８及び連結ライン４４を介して電気的に並列に接続されている。
【００３７】
本実施形態では、信号ライン４２ａ及び２つのグランドライン４２ｄ，４２ｅによりコプレナライン４２が構成されている。上記のように信号供給用ライン４２ｂの幅Ｓ１及び信号ライン４２ａと各グランドライン４２ｄ，４２ｅとの間の間隔Ｗ１が制約されていることとの関係上、第１のフレキシブル基板４０が単体の状態（つまり積層していない状態）においては、このコプレナライン４２の特性インピーダンスが約９０［Ω］となっている。なお、信号ライン４２ａを構成する信号供給用ライン４２ｂと検出用ライン４２ｃとの間の間隔は、間隔Ｗ１と比較して著しく狭くなっているため、一本の信号線として近似することができる。
【００３８】
以上のようにベースフィルム４１上に形成された信号ライン４２ａ及びグランドライン４２ｄ，４２ｅは、酸化等の発生や異物の接触によるショートの発生を防止するために、カバーレイ４３により被覆されている。このカバーレイ４３は、例えば、ポリイミドやウレタン等の絶縁性樹脂材料から構成されており、エポキシ系又はアクリル系の接着剤（不図示）により貼り付けられている。同様に、図５に示すように、ベースフィルム４１の裏面に形成された連結ライン４４もカバーレイ４３により被覆されている。なお、スルーホール４５〜４７が形成されている部分においては、ピン２２ｂを挿入すると共に半田付けが可能なように、カバーレイ４３が剥離されている。
【００３９】
第２のフレキシブル基板５０も、図４及び図５に示すように、ベースフィルム５１と、このベースフィルム５１上に形成された信号ライン５２ａ及びグランド５２ｄ，５２ｅと、これらを被覆しているカバーレイ５３と、を有する両面回路基板から構成されている。なお、第２のフレキシブル基板５０は、上述した第１のフレキシブル基板４０と同一の構成であるので詳細な説明は省略する。
【００４０】
この第２のフレキシブル基板５０においても、第１のフレキシブル基板４０と同様に、信号ライン５２ａ及び２つのグランドライン５２ｄ，５２ｅによりコプレナライン５２が構成されている。本実施形態では、信号供給用ライン５２ｂの幅及び信号ライン５２ａと各グランドライン５２ｄ，５２ｅとの間の間隔が制約されていることとの関係上、第２のフレキシブル基板５０が単体の状態においては、このコプレナライン５２の特性インピーダンスが約９０［Ω］となっている。
【００４１】
スペーサ６０は、基材６１と、第１及び第２の粘着層６２，６３と、から構成されており、総厚Ｗ２を有している。本実施形態では、例えば、Ｗ２＝０．５［ｍｍ］となっている。基材６１は、例えばアクリル発泡体などのから構成されており、第１及び第２のフレキシブル基板４０，５０と共に屈曲可能となっている。また、第１及び第２の粘着層６２，６３は、例えばアクリル系の粘着剤からそれぞれ構成されており、基材６１の両主面にそれぞれ塗布されている。
【００４２】
スペーサ６０は、第１の粘着層６２が第１のフレキシブル基板４０に粘着し、第２の粘着層６３が第２のフレキシブル基板５０に粘着した状態で、第１のフレキシブル基板４０と第２のフレキシブル基板５０との間に介装されており、その結果として、第１のフレキシブル基板４０と第２のフレキシブル基板５０との間には所定の間隔が維持されている。本実施形態では、スペーサ６０の総厚が０．５［ｍｍ］となっていることから、スペーサ６０を介して積層された第１及び第２のフレキシブル基板４０，５０から構成される伝送路の特性インピーダンス（以下単に、フレキシブル基板３０の伝送路の特性インピーダンスと称する。）が約５０［Ω］となっており、テスタ９０からプローブ針８１に至るまでの特性インピーダンスと整合している。
【００４３】
本実施形態に係るフレキシブル基板３０では、スペーサ６０の厚さを調整することで、フレキシブル基板３０の伝送路の特性インピーダンスを任意に調整することが可能となっている。
【００４４】
具体的には、スペーサ６０を薄くすると、フレキシブル基板３０の伝送路の特性インピーダンスが、第１又は第２のフレキシブル基板４０，５０単体（各コプレナライン４２，５２）の特性インピーダンスの値に近付く（すなわち、本実施形態ではフレキシブル基板３０の伝送路の特性インピーダンスが約９０［Ω］に近付く）。
【００４５】
これに対し、スペーサ６０を厚くすると、フレキシブル基板３０の伝送路の特性インピーダンスが、第１又は第２のフレキシブル基板４０，５０単体（各コプレナライン４２，５２）の特性インピーダンスの１／２の値に近付く（すなわち、本実施形態ではフレキシブル基板３０の伝送路の特性インピーダンスが約４５［Ω］に近付く）。
【００４６】
スペーサ６０を介して第１のフレキシブル基板４０と第２のフレキシブル基板５０とが積層されると、図４に示すように、それぞれのスルーホール４５〜４７，５５〜５７にピン２２ｂが挿入されて半田付けにより固定される。なお、図５にはピン２２ｂを図示していない。
【００４７】
この状態において、図６に示すように、第１のフレキシブル基板４０の信号供給用ライン４２ｂと第２のフレキシブル基板５０の信号供給用ライン５２ｂとが、ピン２２ｂを介して、電気的に並列に接続されると共に、第１のフレキシブル基板４０の検出用ライン４２ｃと第２のフレキシブル基板５０の検出用ライン５２ｃとが、ピン２２ｂを介して、電気的に並列に接続される。
【００４８】
また、同図に示すように、スルーホール４５，４８及び連結ライン４４を介して第１のフレキシブル基板４０において並列接続されている２つのグランドライン４２ｄ，４２ｅと、同様に第２のフレキシブル基板５０において並列接続されている２つのグランドライン５２ｄ，５２ｅとが、ピン２２ｂを介して電気的に並列に接続されている。
【００４９】
以上のように構成されるフレキシブル基板３０を用いてＩＣデバイスにＤＣ信号を伝送する場合には、信号供給用ライン４２ｂ，５２ｂを介してＩＣデバイスに駆動電力を供給すると共に、検出用ライン４２ｃ，５２ｃを介してＩＣデバイスの入出力端子における電圧値をフィードバックする。なお、電圧保証機能が不要な場合には、信号供給ライン４２ｂ，５２ｂと検出用ライン４２ｃ，５２ｃを最初から短絡させた状態とし、これらのライン４２ｂ，５２ｂ，４２ｃ，５２ｃを介してＩＣデバイスにＤＣ信号を供給する。
【００５０】
これに対し、本実施形態に係るフレキシブル基板３０を用いてＩＣデバイスに高周波試験信号を伝送する場合には、電圧保証機能は不要であるので、信号供給用ライン４２ｂ，５２ｂと検出用ライン４２ｃ，５２ｃを最初から短絡させた状態とし、これらのライン４２ｂ，５２ｂ，４２ｃ，５２ｃを介してＩＣデバイスにデジタル信号を供給する。
【００５１】
以上のように、本実施形態に係るフレキシブル基板３０では、スペーサ６０の厚さにより第１及び第２のフレキシブル基板４０，５０の間隔を調整することで、伝送路の特性インピーダンスを最適化することができるので、ＤＣ信号ラインとデジタル信号ラインとを共用化しても、所望の特性インピーダンスを確保することができる。
【００５２】
なお、以上説明した実施形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記の実施形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。
【００５３】
例えば、本実施形態では、第１及び第２のフレキシブル基板４０，５０並びにスペーサ６０を積層する際に、図５に示すように、第１のフレキシブル基板４０の裏面（連結ライン４４が形成されている面）に、第２のフレキシブル基板５０の表面（信号ライン５２ａやグランドライン５２ｄ，５２ｅが形成されている面）を対向させた状態としているが、本発明においては特にこれに限定されない。例えば、第１のフレキシブル基板４０の裏面と第２のフレキシブル基板５０の裏面とを対向させた状態としても良い。
【００５４】
また、本実施形態では、フレキシブル基板３０が屈曲し易いように、第１のフレキシブル基板４０と第２のフレキシブル基板５０との間に、信号ライン４２ａの進行方向に沿って、部分的にスペーサ６０が介装されているが、本発明においては特にこれに限定されず、信号ライン４２ａの進行方向に沿って、全体的にスペーサ６０を介装しても良い。
【００５５】
さらに、本実施形態では、１枚のフレキシブル基板４０，５０にコプレナライン４２，５２を一つずつ形成するようにしたが、本発明においては特にこれに限定されない。例えば、複数組のコプレナラインを形成したフレキシブル基板を、スペーサを介して積層して構成しても良い。この際、信号ラインの進行方向に沿ってスリットを設けると、フレキシブル基板の屈曲性を維持し易くなる。
【００５６】
また、本発明において、マザーボード、ウェハパフォーマンスボード及びフロッグリングを一体化したり若しくはそれぞれ着脱可能としても良く、又は、ウェハパフォーマンスボード２２を介さずにマザーボードとフロッグリングを直接接続しても良い。
【００５７】
さらに、上述の実施形態では、半導体ウェハに作り込んだ段階におけるＩＣデバイスの試験に用いられる電子部品試験装置に、本発明を適用した例について説明したが、特にこれに限定されず、パッケージングされた完成品の段階で用いられる電子部品試験装置に、本発明を適用しても良い。
【図面の簡単な説明】
【００５８】
【図１】図１は、本発明に係る電子部品試験装置の実施形態を示す概略図である。
【図２】図２は、図１の電子部品試験装置に用いられるテストヘッド及びプローブカードの接続関係を示す概念図である。
【図３】図３は、本発明に係るフレキシブル基板の実施形態を示す平面図である。
【図４】図４は、図３のIV-IV線に沿った断面図である。
【図５】図５は、図３のV-V線に沿った断面図である。
【図６】図６は、図３に示すフレキシブル基板の回路図である。
【符号の説明】
【００５９】
１…電子部品試験装置
１０…テストヘッド
２０…インタフェース部
２１…マザーボード
２２…ウェハパフォーマンスボード
２３…フロッグリング
３０…フレキシブル基板
４０…第１のフレキシブル基板
４１…ベースフィルム
４２…コプレナライン
４２ａ…信号ライン
４２ｂ…信号供給用ライン
４２ｃ…検出用ライン
４２ｄ，４２ｅ…グランドライン
４３…カバーレイ
４４…連結ライン
４５〜４８…スルーホール
５０…第２のフレキシブル基板
６０…スペーサ
８０…プローブカード
８１…プローブ針
９０…テスタ
１００…プローバ
２００…半導体ウェハ
【図１】
2008210839.tif 000003
【図２】
2008210839.tif 000004
【図３】
2008210839.tif 000005
【図４】
2008210839.tif 000006
【図５】
2008210839.tif 000007
【図６】
2008210839.tif 000008