【手続補正書】
【提出日】平成20年12月22日(2008.12.22)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
少なくとも１つの埋込み表面実装技術（ＳＭＴ）ディスクリートチップコンデンサを備える少なくとも１つの埋込みＳＭＴディスクリートチップコンデンサ層と、少なくとも１つの平面型コンデンサ積層板とを備える電力コアであって、少なくとも１つの平面型コンデンサ積層板が、少なくとも１つの埋込みＳＭＴディスクリートチップコンデンサに電荷を供給するための低インダクタンス経路として働き、前記埋込みＳＭＴディスクリートチップコンデンサが、前記平面型コンデンサ積層板に並列で接続されることを特徴とする電力コア。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００６５
【補正方法】変更
【補正の内容】
【００６５】
５０個のＳＭＴコンデンサおよび誘電率３．８の平面型基板についての電力平面上の電圧変動には、約−０．１２ボルトから＋０．１２ボルトの、電力平面上のピーク間電圧変動があった。７５個のＳＭＴコンデンサおよび誘電率３．８の平面型基板についての電力平面上の電圧変動には、約−０．１ボルトから＋０．１ボルトの、電力平面上のピーク間電圧変動があった。１００個のＳＭＴコンデンサおよび誘電率３．８の平面型基板についての電力平面上の電圧変動には、約−０．０７５ボルトから＋０．１ボルトの、電力平面上のピーク間電圧変動があった。４つのＳＭＴコンデンサ構成すべてにおいて、出力ドライバの同時スイッチングの結果として、２５個のコンデンサおよび誘電率１１の電力平面を有する埋込みディスクリートコンデンサ構成より高い電力平面ノイズ、または電圧変動が生じた。
［１］少なくとも１つの埋込み表面実装技術（ＳＭＴ）ディスクリートチップコンデンサを備える少なくとも１つの埋込みＳＭＴディスクリートチップコンデンサ層と、少なくとも１つの平面型コンデンサ積層板とを備える電力コアであって、少なくとも１つの平面型コンデンサ積層板が、少なくとも１つの埋込みＳＭＴディスクリートチップコンデンサに電荷を供給するための低インダクタンス経路として働き、前記埋込みＳＭＴディスクリートチップコンデンサが、前記平面型コンデンサ積層板に並列で接続されることを特徴とする電力コア。
［２］前記平面型コンデンサ積層板は、有機誘電層を含むことを特徴とする［１］に記載の電力コア。
［３］前記平面型コンデンサ積層板は、セラミック誘電層を含むことを特徴とする［１］に記載の電力コア。
［４］前記平面型コンデンサ積層板は、セラミック材料で充填された有機誘電層を含み、前記有機誘電層のセラミック材料は、５００より大きい誘電率を有することを特徴とする［１］に記載の電力コア。
［５］前記平面型コンデンサ積層板は、セラミック材料で充填された有機誘電層を含み、前記有機誘電層のセラミック材料は、５００より小さい誘電率を有することを特徴とする［１］に記載の電力コア。
［６］前記平面型コンデンサ積層板は、銅−誘電体−銅積層板であることを特徴とする［１］に記載の電力コア。
［７］前記銅−誘電体−銅積層板は、有機層、セラミックで充填された有機層、セラミック層、およびそれらの混合物から選択された１つまたは複数の誘電層を含むことを特徴とする［６］に記載の電力コア。
［８］少なくとも１つのパターン形成された側を有する平面型コンデンサ積層板を用意するステップと、金属箔を用意するステップと、前記金属箔を前記平面型コンデンサ積層板のパターン形成された側に積層するステップと、前記金属箔上でランドおよびビアパッドを作成するステップと、少なくとも１つのＳＭＴディスクリートチップコンデンサを前記金属箔上の前記ランドに取り付けるステップと、前記少なくとも１つのＳＭＴディスクリートチップコンデンサを前記平面型コンデンサ積層板に並列で接続するステップとを有することを特徴とする電力コア構造を作製するための方法。
［９］第１のパターン形成された側と第２のパターン形成された側とを有する平面型コンデンサ積層板を用意するステップと、金属箔を用意するステップと、前記金属箔を前記平面型コンデンサ積層板の一方の前記パターン形成された側に積層するステップと、前記金属箔上でランドおよびビアパッドを作成するステップと、少なくとも１つのＳＭＴディスクリートチップコンデンサを前記金属箔上の前記ランドに取り付けるステップと、前記少なくとも１つのＳＭＴディスクリートチップコンデンサを前記平面型コンデンサ積層板に並列で接続するステップとを有することを特徴とする電力コア構造を作製するための方法。
［１０］信号ラインが、前記ＳＭＴディスクリートチップコンデンサ層と同じ層上に組み込まれ、相互接続されることを特徴とする［８］に記載の方法。
［１１］抵抗が、前記ＳＭＴディスクリートチップコンデンサ層と同じ層上に組み込まれ、相互接続されることを特徴とする［８］に記載の方法。
［１２］抵抗性要素が前記平面型コンデンサ積層板内に組み込まれ、抵抗コンデンサ要素を形成することを特徴とする［８］に記載の方法。
［１３］前記平面型コンデンサ積層板は、第１の金属の箔を用意するステップと、前記第１の金属の箔上で第１の誘電層を用意し、第１の被覆された金属の箔を形成するステップと、第２の金属の箔を用意するステップと、前記第２の金属の箔上で第２の誘電層を用意し、第２の被覆された金属の箔を形成するステップと、前記第１および第２の被覆された金属の箔を共に積層するステップとを有する方法によって形成されることを特徴とする［８］に記載の方法。
［１４］前記平面型コンデンサ積層板は、第１の金属の箔を用意するステップと、前記第１の金属の箔上で誘電層を用意し、その後、誘電層側と金属の箔側とを有する被覆された金属の箔を形成するステップと、第２の金属の箔を用意するステップと、前記第２の金属の箔を前記被覆された金属の箔の前記誘電層側に積層するステップとを有する方法によって形成されることを特徴とする［８］に記載の方法。
［１５］前記平面型コンデンサ積層板は、第１の金属の箔を用意するステップと、第１の側と第２の側とを有する第１の誘電層を用意するステップと、第２の金属の箔を用意するステップと、前記第１の金属の箔を前記誘電層の前記第１の側に、前記第２の金属の箔を前記誘電層の前記第２の側に同時に積層するステップとを有する方法によって形成されることを特徴とする［８］に記載の方法。
［１６］前記平面型コンデンサ積層板は、第１の金属の箔を用意するステップと、前記第１の金属の箔上で第１の誘電層を用意し、前記誘電層を焼成し、それによって第１の被覆された金属の箔を形成するステップと、前記焼成された誘電層を覆って第１の電極を形成するステップとを有する方法によって形成されることを特徴とする［８］に記載の方法。
［１７］前記平面型コンデンサ積層板は、第１の金属層と、誘電層と、第２の金属層とを備え、少なくとも１つの金属層が、スクリーン印刷、ならびにスパッタリングおよびめっきから選択された方法によって形成されることを特徴とする［８］に記載の方法。
［１８］少なくとも１つの埋込み表面実装技術（ＳＭＴ）ディスクリートチップコンデンサを含む少なくとも１つの埋込みＳＭＴディスクリートチップコンデンサ層と、少なくとも１つの平面型コンデンサ積層板とを備え、少なくとも１つの平面型コンデンサ積層板が、少なくとも１つの埋込みＳＭＴディスクリートチップコンデンサに電荷を供給するための低インダクタンス経路として働き、前記埋込みＳＭＴディスクリートチップコンデンサが、前記平面型コンデンサ積層板に並列で接続される、少なくとも１つの信号層に相互接続される電力コアを備えたことを特徴とするデバイス。
［１９］前記ＳＭＴディスクリートチップコンデンサは、少なくとも第１の電極と第２の電極とを含むことを特徴とする［１８］に記載のデバイス。
［２０］前記第１の電極および第２の電極は、半導体デバイスの少なくとも１つの電力端子に接続されることを特徴とする［１９］に記載のデバイス。
［２１］前記半導体デバイスは、集積回路であることを特徴とする［２０］に記載のデバイス。
［２２］複数の信号層を備え、前記信号層が導電ビアを介して接続されることを特徴とする［１８］に記載のデバイス。
［２３］前記デバイスは、インターポーザ、プリント配線板、マルチチップモジュール、エリアアレイパッケージ、システムオンパッケージ、システムインパッケージから選択されることを特徴とする［１８］に記載のデバイス。
［２４］少なくとも１つのパターン形成された側を有する平面型コンデンサ積層板を用意するステップと、金属箔を用意するステップと、前記金属箔を前記平面型コンデンサ積層板の前記パターン形成された側に積層するステップと、前記金属箔上にランドおよびビアパッドを作成するステップと、少なくとも１つのＳＭＴディスクリートチップコンデンサを前記金属箔上の前記ランドに取り付けるステップと、前記少なくとも１つのＳＭＴディスクリートチップコンデンサを前記平面型コンデンサ積層板に並列で接続し、電力コアを形成するステップと、少なくとも１つの信号層を前記電力コア上に形成するステップとを有することを特徴とするデバイスを作製するための方法。
［２５］第１のパターン形成された側と第２のパターン形成された側とを有する平面型コンデンサ積層板を用意するステップと、金属箔を用意するステップと、前記金属箔を前記平面型コンデンサ積層板の一方の前記パターン形成された側に積層するステップと、前記金属箔上でランドおよびビアパッドを作成するステップと、少なくとも１つのＳＭＴディスクリートチップコンデンサを前記金属箔上の前記ランドに取り付けるステップと、前記少なくとも１つのＳＭＴディスクリートチップコンデンサを前記平面型コンデンサ積層板に並列で接続し、電力コアを形成するステップと、少なくとも１つの信号層を前記電力コア上に形成するステップとを有することを特徴とするデバイスを作製するための方法。
［２６］前記信号層は、誘電層を前記電力コアの一方の表面または両方の表面に被着し、１つまたは複数の信号ラインを備える回路を前記誘電層上に形成し、前記信号ラインを含む層間で導電相互接続を形成することによって形成されることを特徴とする［２４］または［２５］のいずれか一項に記載の方法。
［２７］層間の前記相互接続は導電ビアであることを特徴とする［２６］に記載の方法。
［２８］追加の受動構成部品が前記電力コアに接続され、前記電力コアの外にあることを特徴とする［２４］または［２５］のいずれか一項に記載の方法。