(57)【要約】 【課題】  記録素子が高密度に配置された素子基板では、記録素子を駆動した際の電流ノイズにより、ロジック回路が誤動作する場合があった。【解決手段】  複数の記録素子と、前記複数の記録素子を複数のブロックに分割してブロック毎に時分割駆動をさせるブロック選択部とを有する記録ヘッド用の素子基板であって、各ブロックに含まれる複数の記録素子を複数のグループに分割して、各グループに属する記録素子にグループ毎に駆動電圧を与える複数の入力端子と、記録素子への通電を許可するイネーブル信号を外部より入力し、前記イネーブル信号に対して異なる遅延時間を持つ複数の遅延イネーブル信号を生成する遅延回路と、前記イネーブル信号と前記遅延回路から出力された複数の遅延イネーブル信号を、前記異なる遅延時間順に異なるグループに供給する配線とを有することを特徴とする素子基板。【選択図】  図１
2008114378.tif 000002
【特許請求の範囲】
【請求項１】
複数の記録素子と、前記複数の記録素子を複数のブロックに分割してブロック毎に時分割駆動をさせるブロック選択部とを有する記録ヘッド用の素子基板であって、
各ブロックに含まれる複数の記録素子を複数のグループに分割して、各グループに属する記録素子にグループ毎に駆動電圧を与える複数の入力端子と、
記録素子への通電を許可するイネーブル信号を外部より入力し、前記イネーブル信号に対して異なる遅延時間を持つ複数の遅延イネーブル信号を生成する遅延回路と、
前記イネーブル信号と前記遅延回路から出力された複数の遅延イネーブル信号を、前記異なる遅延時間順に異なるグループに供給する配線とを有することを特徴とする素子基板。
【請求項２】
前記複数のグループは、列状に隣接して配列された２つのグループであり、前記入力端子を２つ備えていることを特徴とする請求項１に記載の素子基板。
【請求項３】
前記記録素子は、発熱抵抗体を有し、
前記イネーブル信号は、ヒートイネーブル信号であることを特徴とする請求項１乃至請求項２のいずれか１項に記載の素子基板。
【請求項４】
インクジェット記録ヘッド用であることを特徴とする請求項１乃至請求項３のいずれか1項に記載の素子基板。
【請求項５】
請求項１乃至請求項４のいずれか1項に記載の素子基板を有することを特徴とする記録ヘッド。
【請求項６】
請求項５の記録ヘッドと、インクを内包したインクタンクとを有することを特徴とするヘッドカートリッジ。
【請求項７】
請求項５に記載の記録ヘッドまたは請求項６に記載のヘッドカートリッジを有することを特徴とする記録装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流ノイズに対して誤動作が生じにくく安定した記録を行い得る、特にインクジェット用の記録ヘッドに適した素子基板、該素子基板を用いた記録ヘッド、ヘッドカートリッジ、記録装置に関するものである。
【背景技術】
【０００２】
従来、熱エネルギーを利用して、複数の吐出口からインクを吐出する、インクジェット用の記録ヘッドが知られている。この記録ヘッドにおいて安定した吐出特性を得るためには、発熱抵抗体に安定した電圧を印加する必要がある。記録ヘッド用の素子基板には複数の発熱抵抗体列が配置されている。１つの発熱抵抗体列の、全ての発熱抵抗体を同時に駆動すると、発熱抵抗体に電力を供給する駆動電源配線及びグランド配線に大電流が流れ、配線抵抗によって著しく電圧は降下する。電圧降下によって発熱抵抗体に印加される電圧にばらつきが生じると、インクの吐出量にもばらつきが生じ、安定した吐出特性を得ることが困難になる。従って、電圧降下を抑制し安定した吐出特性を得るため、近年の記録ヘッド用の素子基板においては、同時に駆動する発熱抵抗体数を制限している。具体的には、前記発熱抵抗体を所定の数のブロックに分割して順次駆動する、いわゆる時分割駆動を行うことによって、発熱抵抗体への安定した電圧印加を実現している（特許文献１参照）。
【０００３】
また、上述のように、同時に複数の発熱抵抗体を駆動すると、駆動電源配線及びグランド配線に大電流が流れる。この場合、記録ヘッド内のＴＡＢ配線で発生する誘導結合による電流ノイズが発生することが問題となる。ＴＡＢ配線は、低コストや記録ヘッドの製造上の点から、片側に配線が設けられている。このため、素子基板の発熱抵抗体に駆動電圧を印加する駆動電源配線、グランド配線と、素子基板のロジック回路に信号を送るロジック信号配線等が平行して引き回されている。従って、上述の誘導結合による電流ノイズが発生すると、電流ノイズがロジック信号に重畳され、素子基板に設けられたロジック回路の誤動作が生じる可能性がある。そこで、時分割駆動を行わせる素子基板において、選択されたブロック内の発熱抵抗体に印加される駆動パルスのタイミングをｎｓｅｃ単位でそれぞれ遅延している。こうして、単位時間あたりに流れる電流を低くすることで電流ノイズの発生を抑制し、素子基板上のロジック回路が誤動作するのを防止している。
【特許文献１】特開平０７−６８７６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
近年、インクジェット記録装置は、高画質な画像形成のため、吐出インクの小液滴化が進んでいる。高画質化が進む一方で、記録速度の高速化も求められている。しかし、吐出インクの小液滴化によって、高速記録を実現することが困難になる。その理由は、例えば、単純にインクの吐出量が２分の１となった場合、インクを吐出する回数を２倍にする必要があるため、記録速度も同様に２分の１となるためである。
【０００５】
インク液滴の小液滴化に伴う記録速度の低下を防止するためには、従来と同等の時間で同等のインク量を記録媒体に付与することが必要である。このため、記録速度の低下を防止する手段として、素子基板に配置する発熱抵抗体の数を増加する手段がある。しかしながら、発熱抵抗体を配置するピッチを変えずに単に発熱抵抗体数のみ増加させると、素子基板のサイズが大きくなり、該素子基板を搭載する記録ヘッドの大型化を招く。記録ヘッドは、インクジェット記録装置内を高速で走査するため、記録ヘッドの大型化は、振動や騒音等の原因となる。また、記録ヘッドの大型化は、記録ヘッドのコスト上昇も招く。このため、素子基板のサイズを変えずに、発熱抵抗体の数を増加させる手段として、発熱抵抗体の配置密度を高密度化する手段が提案されている。
【０００６】
このような発熱抵抗体の配置密度の高密度化によって、同時に駆動する発熱抵抗体の数も増加する。同時に駆動する発熱抵抗体の数が増加すると、単位時間あたりに駆動電源配線を流れる電流はさらに増加する。このため、従来の時分割駆動による遅延方法では、記録ヘッドのＴＡＢ配線等で発生する誘導結合による電流ノイズを抑えることが困難であった。
【０００７】
そこで、本発明の目的は、記録素子が高密度に配置された素子基板において、記録素子を駆動した際の電流の立ち上がりによる電流ノイズの発生を抑え、ロジック回路の誤動作を防止する素子基板を提供することである。また、該素子基板を用いる記録ヘッド、ヘッドカートリッジ及び記録装置を提供することである。
【課題を解決するための手段】
【０００８】
上記の目的を達成させるための本発明の代表的な構成は、複数の記録素子と、前記複数の記録素子を複数のブロックに分割してブロック毎に時分割駆動をさせるブロック選択部とを有する記録ヘッド用の素子基板であって、
各ブロックに含まれる複数の記録素子を複数のグループに分割して、各グループに属する記録素子にグループ毎に駆動電圧を与える複数の入力端子と、
記録素子への通電を許可するイネーブル信号を外部より入力し、前記イネーブル信号に対して異なる遅延時間を持つ複数の遅延イネーブル信号を生成する遅延回路と、
前記イネーブル信号と前記遅延回路から出力された複数の遅延イネーブル信号を、前記異なる遅延時間順に異なるグループに供給する配線とを有することを特徴とする素子基板である。
【０００９】
また、上記の目的を達成させるための別の本発明は、前記素子基板を有することを特徴とする記録ヘッド、ヘッドカートリッジ、記録装置である。
【発明の効果】
【００１０】
本発明によれば、記録素子が高密度に配置された素子基板において、記録素子を駆動した際の電流の立ち上がりによる電流ノイズの発生を抑え、ロジック回路の誤動作を防止する素子基板を提供することができるという効果がある。また、該素子基板を用いる記録ヘッド、ヘッドカートリッジ及び記録装置を提供することができるという効果がある。
【発明を実施するための最良の形態】
【００１１】
次に、本発明の実施例について図面を参照して説明する。
【００１２】
なお、この明細書において、「記録」とは、文字、図形等有意の情報を形成する場合のみならず、有意無意を問わず、広く記録媒体上に画像、模様、パターン等を形成する、または媒体の加工を行う場合も表すものとする。また、人間が視覚で知覚し得るように顕在化したものであるか否かを問わない。
【００１３】
また、「記録媒体」とは、一般的な記録装置で用いられる紙のみならず、広く、布、プラスチック・フィルム、金属板、ガラス、セラミックス、木材、皮革等、インクを受容可能なものも表すものとする。
【００１４】
さらに、「インク」とは、上記「記録」の定義と同様広く解釈されるべきもので、記録媒体上に付与されることによって、画像、模様、パターン等の形成または記録媒体の加工、或いはインクの処理に供され得る液体を表すものとする。インクの処理としては、例えば記録媒体に付与されるインク中の色剤の凝固または不溶化させることが挙げられる。
【００１５】
なお、説明に用いる「素子基板」とは、シリコン半導体からなる単なる基体を指し示すものではなく、各素子や配線等が設けられた基体を示すものである。
【００１６】
「素子基板上」とは、単にヒータ基板の表面上を指し示すだけでなく、素子基板の表面上、表面近傍の素子基体内部側をも示すものである。また、本発明でいう「作り込み」とは、別体の各素子を単に基体上に配置することを指し示している言葉ではなく、各素子を半導体回路の製造工程等によってヒータ基板上に一体的に形成、製造することを示すものである。
【００１７】
〔インクジェット記録装置〕
図１０は、本発明の代表的な実施例であるインクジェット記録装置ＩＪＲＡの構成の概要を示す外観斜視図である。
【００１８】
図１０において、キャリッジＨＣは、駆動モータ５０１３の正逆回転に連動してガイドレール５００３上を矢印ａ、ｂ方向に往復移動する。キャリッジＨＣには、記録ヘッドＩＪＨとインクタンクＩＴとを内蔵した一体型インクジェットカートリッジ（ヘッドカートリッジ）ＩＪＣが搭載されている。５００２は紙押え板であり、キャリッジＨＣの移動方向に亙って記録媒体Ｐをプラテン５０００に対して押圧する。
【００１９】
〔インクジェット記録装置の制御構成〕
次に、上述した装置の記録制御を実行するための制御構成について説明する。
【００２０】
図１１はプリンタＩＪＲＡの制御回路の構成を示すブロック図である。
【００２１】
図１１において、１７００は記録信号を入力するインタフェース、１７０１はＭＰＵ、１７０２はＭＰＵ１７０１が実行する制御プログラムを格納するＲＯＭである。１７０３は各種データ（上記記録信号や記録ヘッドＩＪＨに供給される記録データ等）を保存しておくＤＲＡＭである。１７０４は記録ヘッドＩＪＨに対する記録データの供給制御を行うゲートアレイ（Ｇ．Ａ．）であり、インタフェース１７００、ＭＰＵ１７０１、ＲＡＭ１７０３間のデータ転送制御も行う。１７１０は記録ヘッドを搬送するためのキャリアモータ、１７０９は記録媒体搬送のための搬送モータである。１７０５は記録ヘッドＩＪＨを駆動するヘッドドライバ、１７０６は、搬送モータ１７０９を駆動するためのモータドライバ、１７０７は、キャリアモータ１７１０を駆動するためのモータドライバである。
【００２２】
上記制御構成の動作を説明すると、インタフェース１７００に記録信号が入るとゲートアレイ１７０４とＭＰＵ１７０１との間で記録信号がプリント用の記録データに変換される。そして、モータドライバ１７０６、モータドライバ１７０７が駆動されると共に、ヘッドドライバ１７０５に送られた記録データに従って、記録ヘッドＩＪＨが駆動され、記録が行われる。また、後述するイネーブル信号や駆動ブロックを制御するためのブロック制御信号もこのヘッドドライバを介して記録ヘッドに供給される。
【００２３】
〔ヘッドカートリッジ〕
図１２は、インクタンクと記録ヘッドとが一体的に形成されたヘッドカートリッジＩＪＣの構成を示す外観斜視図である。図１２において、点線ＫはインクタンクＩＴと記録ヘッドＩＪＨの境界線である。ヘッドカートリッジＩＪＣにはこれがキャリッジ２に搭載されたときには、キャリッジ２側から供給される電気信号を受け取るための電極（不図示）が設けられている。そして、この電気信号によって、前述のように記録ヘッドＩＪＨが駆動されてインクが吐出される。
【００２４】
なお、図１２において、５００はインク吐出口列である。
【００２５】
〔記録ヘッド〕
次に、本発明の代表的な実施例である記録ヘッドについて説明する。
【００２６】
本実施例の記録ヘッドＩＪＨは、図２（ａ）及び図２（ｂ）の斜視図でわかるように、ヘッドカートリッジＩＪＣを構成する一構成要素となっている。このヘッドカートリッジＩＪＣは、記録ヘッドＩＪＨと、記録ヘッドＩＪＨに着脱自在に設けられたインクタンクＩＴ（Ｈ１９０１〜Ｈ１９０４）とから構成されている。記録ヘッドＩＪＨは、インクタンクＩＴから供給されるインク（記録液）を、記録情報に応じて吐出口から吐出する。
【００２７】
このヘッドカートリッジＩＪＣは、インクジェット記録装置ＩＪＲＡに載置されているキャリッジＨＣの位置決め手段及び電気的接点によって固定支持されるとともに、キャリッジＨＣに対して着脱可能となっている。
【００２８】
また、記録ヘッドＩＪＨは、図３の分解斜視図に示すように、記録素子ユニットＨ１００２と、インク供給ユニット（記録液供給手段）Ｈ１００３と、タンクホルダーＨ２０００とから構成されている。
【００２９】
また、素子基板Ｈ１１００は、図４の分解斜視図に示すように、第１のプレートＨ１２００に接着され固定されている。さらに、第１のプレートＨ１２００には、開口部を有する第２のプレートＨ１４００が接着され固定されている。この第２のプレートＨ１４００にはＴＡＢ方式によって、電気配線テープＨ１３００が接着され固定されており、素子基板Ｈ１１００に対して位置関係が保持されている。この電気配線テープＨ１３００は、素子基板Ｈ１１００にインクを吐出するための電気信号を印加するものであり、素子基板Ｈ１１００に対応する電気配線を持つ。そして、インクジェット記録装置ＩＪＲＡからの電気信号を受け取る外部信号入力端子Ｈ１３０１を有する電気コンタクト基板Ｈ２２００と接続している。電気コンタクト基板Ｈ２２００は、インク供給ユニットＨ１００３に、端子位置決め穴Ｈ１３０９（２ヶ所）により位置決めされ、固定されている。
【００３０】
また図５に、第２の素子基板Ｈ１１０１の構成を説明するために一部切り欠いた斜視図を示す。第２の素子基板Ｈ１１０１は、３色のカラーインクを吐出させるための素子基板であり、３個のインク供給口Ｈ１１０２を有する共通液室が並列して形成されている。そして、それぞれのインク供給口Ｈ１１０２を間に挟んだ両側に発熱抵抗体１０２及びインク吐出口Ｈ１１０７がそれぞれ形成されている。第１の素子基板Ｈ１１００と同様にＳｉ基板Ｈ１１１０にインク供給口Ｈ１１０２や発熱抵抗体１０２、電気配線、電極Ｈ１１０４などが形成されている。それらの上に樹脂材料でフォトリソグラフィ処理によりインク流路やインク吐出口Ｈ１１０７が形成されている。
【００３１】
電気配線テープＨ１３００は、第１の素子基板Ｈ１１００と第２の素子基板Ｈ１１０１に対してインクを吐出するための電気信号を印加するものである。この電気配線テープＨ１３００は、電気コンタクト基板Ｈ２２００に電気的に接続するための電極端子部を有している。電気コンタクト基板Ｈ２２００は、第１の素子基板Ｈ１１００及び第２の素子基板Ｈ１１０１を組み込むための２つの開口部と、各素子基板の電極Ｈ１１０４に対応する電極端子（不図示）を有する。さらに、電気コンタクト基板Ｈ２２００は、電気配線テープＨ１３００の端部に設けられて記録装置から電気信号を受け取るための外部信号入力端子Ｈ１３０１を有する。電気配線テープＨ１３００と、第１の素子基板Ｈ１１００及び第２の素子基板Ｈ１１０１とは、それぞれ電気的に接続されている。
【００３２】
次に、本発明の要部である素子基板Ｈ１１０１について詳細に説明する。
【００３３】
（実施例１）
図１は、本実施例の素子基板Ｈ１１０１上に作り込まれた回路の一部を示すものであり、発熱抵抗体（記録素子）及びその駆動回路を示した図である。図１において、１０１は、端子ＨＥから入力されたイネーブル信号を遅延させるための遅延回路である。１０２−１及び１０２−２は、インクを加熱し、吐出するための記録素子としての発熱抵抗体群である。１０３−１及び１０３−２は、発熱抵抗体群１０２−１及び１０２−２を駆動するトランジスタ群である。１０４は、トランジスタ群１０３−１及び１０３−２を制御する制御ゲート群である。１０５は、制御ゲート群１０４を介してトランジスタ回路群１０３−１及び１０３−２に送られるデータをラッチするラッチ回路である。１０６は、制御ゲート群１０４の各制御ゲートを、時分割したブロック単位にアクティブにするブロック選択用ロジック回路である。
【００３４】
このブロック選択用ロジック回路はデコーダ等で構成されており、複数のブロックを順に指定できる構成であるが、ここでは簡易的にデコーダでデコードした後の１つのブロックを選択する回路構成のみを示している。
【００３５】
複数ブロックが存在する場合には電源ＶＨ１、ＶＨ２やヒートイネーブルＨＥもそれぞれ複数のブロックに接続されていることになる。
【００３６】
ＨＥ（ヒート  イネーブル）１は、制御ゲート群１０４の特定の制御ゲートを所定期間イネーブルする信号であり、ＨＥ２は、遅延回路１０１によりＨＥ１信号を遅延させた信号である。ＨＥ３は、遅延回路１０１によりＨＥ２信号を遅延させた信号であり、ＨＥ４は、遅延回路１０１によりＨＥ３信号を遅延させた信号である。また、ＶＨ１は、発熱抵抗体群１０２−１のグループに駆動電圧を与える駆動電源配線を束ねた電極パッドであり、ＶＨ２は、発熱抵抗体群１０２−２のグループに駆動電圧を与える駆動電源配線を束ねた電極パッドである。ＧＮＤＨ１は、発熱抵抗体群１０２−１のグランド配線を束ねた電極パッドであり、ＧＮＤＨ２は、発熱抵抗体群１０２−２のグランド配線を束ねた電極パッドである。
【００３７】
図１において、ブロック選択用ロジック回路１０６によって選択された発熱抵抗体群１０２−１及び発熱抵抗体群１０２−２の全ての発熱抵抗体を駆動する。この場合、最初に、ＨＥ電極より制御ゲート１０４−１ａ及び１０４−１ｂにＨＥ１信号が入力され、発熱抵抗体１０２−１ａ及び１０２−１ｂに駆動パルス信号が入力される。次に、制御ゲート１０４−２ａ及び１０４−２ｂには、遅延回路１０１でＨＥ１を所定の時間だけ遅延させたＨＥ２信号が入力され、発熱抵抗体１０２−２ａ及び１０２−２ｂに所定の時間遅延した駆動パルス信号が入力される。また、次に、制御ゲート１０４−１ｃ及び１０４−１ｄには、遅延回路１０１でＨＥ２を所定の時間だけ遅延させたＨＥ３信号が入力され、発熱抵抗体１０２−１ｃ及び１０２−１ｄに所定の時間遅延した駆動パルス信号が入力される。最後に、制御ゲート１０４−２ｃ及び１０４−２ｄには、遅延回路１０１でＨＥ３を所定の時間だけ遅延させたＨＥ４信号が入力され、発熱抵抗体１０２−２ｃ及び１０２−２ｄに所定の時間遅延した駆動パルス信号が入力される。このように、発熱抵抗体は、１０２−１ａ及び１０２−１ｂ、１０２−２ａ及び１０２−２ｂ、１０２−１ｃ及び１０２−１ｄ、１０２−２ｃ及び１０２−２ｄの順序で駆動される。
【００３８】
従って、本実施例によれば、電極パッドＶＨ１から駆動電圧を与える発熱抵抗体群１０２−１の発熱抵抗体と、電極パッドＶＨ２から駆動電圧を与える発熱抵抗体群１０２−２の発熱抵抗体とをＨＥの遅延時間順に交互に駆動する。このように、本実施例においては、発熱抵抗体を駆動する際に流れる電流は同一の電極パッドを連続して流れることはなく、電極パッドＶＨ１、ＶＨ２を交互に流れる。
【００３９】
図７は、本実施例における発熱抵抗体を流れる電流の遅延を示すタイミング図である。まず、電極パッドＶＨ１より電源を供給される発熱抵抗体１０２−１ａ及び１ｂを、ヒータ電流ＩＨ＿１０２−１ａ／１ｂが流れる。１／３×ｔＤＬ秒後、電極パッドＶＨ２より電源を供給される発熱抵抗体１０２−２ａ及び１０２−２ｂにＩＨ＿１０２−２ａ／２ｂが流れる。さらに１／３×ｔＤＬ秒後に電極パッドＶＨ１より電源を供給される発熱抵抗体１０２−１ｃ及び１ｄにヒータ電流ＩＨ＿１０２−１ｃ／１ｄが流れる。そして、さらに１／３×ｔＤＬ秒後、電極パッドＶＨ２より電源を供給される発熱抵抗体１０２−２ｃ及び１０２−２ｄにＩＨ＿１０２−２ｃ／２ｄが流れる。ｔＤＬ間にすべての発熱抵抗体が駆動される。
【００４０】
（実施例２）
図９は、本実施例の素子基板Ｈ１１０１上に作り込まれた回路の一部を示すものであり、発熱抵抗体（記録素子）及びその駆動回路を示した図である。ゲート１０４を所定期間イネーブルするＨＥ信号の信号線は、分岐１０９で電極パッドＶＨ１側と電極パッドＶＨ２側に分岐されている。なお本実施例においても先の実施例と同様に１つのブロックを駆動する回路だけを抜き出して示している。
【００４１】
分岐１０９で電極パッド毎に振り分けられた各ＨＥ信号の内、ＶＨ２側のＨＥ信号は遅延回路１０７によって遅延される。ここで、ＨＥ１は、ゲート群１０４の特定のゲートを所定期間イネーブルする信号である。ＨＥ２は、遅延回路１０７によりＨＥ１信号を遅延させた信号である。ＨＥ３は、イネーブル信号を遅延させる遅延回路１０１によりＨＥ１信号を遅延させた信号である。ＨＥ４は、遅延回路１０１によりＨＥ２信号を遅延させた信号である。
【００４２】
図９において、発熱抵抗体群１０２−１のグループ及び発熱抵抗体群１０２−２のグループの全ての発熱抵抗体を駆動する。この場合、最初に、ＨＥ電極よりゲート１０４−１ｃ及び１０４−１ｄにＨＥ１信号が入力され、発熱抵抗体１０２−１ｃ及び１０２−１ｄに駆動パルス信号が入力される。次に、ゲート１０４−２ａ及び１０４−２ｂには、遅延回路１０７によってＨＥ１を所定の時間だけ遅延させたＨＥ２信号が入力され、発熱抵抗体１０２−２ａ及び１０２−２ｂに所定の時間遅延した駆動パルス信号が入力される。なお、遅延回路１０７によってＨＥ信号を遅延させる時間は、遅延回路１０１によってＨＥ信号を遅延させる時間よりも短い。次に、ゲート１０４−１ａ及び１０４−１ｂに、遅延回路１０１でＨＥ１を所定の時間だけ遅延させたＨＥ３信号が入力され、発熱抵抗体１０２−１ａ及び１０２−１ｂに所定の時間遅延した駆動パルス信号が入力される。最後に、ゲート１０４−２ｃ及び１０４−２ｄには、遅延回路１０１でＨＥ２を所定の時間だけ遅延させたＨＥ４信号が入力され、発熱抵抗体１０２−２ｃ及び１０２−２ｄに所定の時間遅延した駆動パルス信号が入力される。このように、分岐１０９に近い発熱抵抗体群よりＨＥ信号が順次印加される。ここで、遅延回路１０７によって遅延される時間を遅延回路１０１によって遅延される時間の半分の時間とすると、等間隔に遅延されたＨＥ信号が、各発熱抵抗体に入力される。このように、発熱抵抗体は、１０２−１ｃ及び１０２−１ｄ、１０２−２ａ及び１０２−２ｂ、１０２−１ａ及び１０２−１ｂ、１０２−２ｃ及び１０２−２ｄの順序で駆動される。
【００４３】
従って、本実施例によれば、電極パッドＶＨ１より駆動電源を供給される発熱抵抗体群１０２−１の発熱抵抗体、電極パッドＶＨ２より駆動電源を供給される発熱抵抗体群１０２−２の発熱抵抗体を遅延時間順に交互に駆動する。このように、本実施例においては、発熱抵抗体を駆動する際に流れる電流は同一の電極パッドを連続して流れることはなく、電極パッドＶＨ１、ＶＨ２を交互に流れる。また、本実施例では、ＶＨ１側とＶＨ２側の発熱抵抗体が同数であるため、ＨＥ信号線も同じか同程度の長さになるよう、分岐１０９でＶＨパッド毎に振り分けられている。従って、配線の長さの違いによる影響を受けずに、所定の間隔で発熱抵抗体を順次駆動することが可能となる。
【００４４】
（比較例）
図６は、上述した実施例に対する比較例を示す回路図である。図６において、ブロック選択用ロジック回路１０６によって選択された発熱抵抗体群１０２−１及び発熱抵抗体群１０２−２の全ての発熱抵抗体を駆動する。この場合、最初に、ＨＥ電極より制御ゲート１０４−１ａ及び１０４−１ｂにＨＥ１信号が入力され、発熱抵抗体１０２−１ａ及び１０２−１ｂに駆動パルス信号が入力される。次に、制御ゲート１０４−１ｃ及び１０４−１ｄには、遅延回路１０１でＨＥ１を所定の時間だけ遅延させたＨＥ２信号が入力され、発熱抵抗体１０２−１ｃ及び１０２−１ｄに所定の時間遅延した駆動パルス信号が入力される。また、次に、制御ゲート１０４−２ａ及び１０４−２ｂには、遅延回路１０１でＨＥ２を所定の時間だけ遅延させたＨＥ３信号が入力され、発熱抵抗体１０２−２ａ及び１０２−２ｂに所定の時間遅延した駆動パルス信号が入力される。最後に、制御ゲート１０４−２ｃ及び１０４−２ｄには、遅延回路１０１でＨＥ３を所定の時間だけ遅延させたＨＥ４信号が入力され、発熱抵抗体１０２−２ｃ及び１０２−２ｄに所定の時間遅延した駆動パルス信号が入力される。このように、発熱抵抗体は、１０２−１ａ及び１０２−１ｂ、１０２−１ｃ及び１０２−１ｄ、１０２−２ａ及び１０２−２ｂ、１０２−２ｃ及び１０２−２ｄの順序で駆動される。
【００４５】
図８は、駆動電源配線を流れる電流の立ち上がりを示した図である。図８では、１組の発熱抵抗体を駆動する際に電極パッドＶＨ１及びＶＨ２を流れる電流を共にΔｉとし、遅延時間をΔｔ１、最初の発熱抵抗体が駆動されてから最後の発熱抵抗体が駆動されるまでに要する遅延時間の合計をｔＤＬとする。
【００４６】
図８（ａ）は、前記比較例の発熱抵抗体及びその駆動回路を用いた場合の電流の立ち上がりを示す図である。最初に、駆動電源配線ＶＨ１より電源を供給される発熱抵抗体を駆動し、遅延時間Δｔ１後に同じくＶＨ１より電源を供給される発熱抵抗体が駆動する。電極パッドＶＨ１より電源を供給される発熱抵抗体を全て駆動すると、さら遅延時間Δｔ１後に、電極パッドＶＨ２より電源を供給される発熱抵抗体を駆動し、同様の駆動を行う。
【００４７】
図８（ｂ）は、実施例１及び実施例２の発熱抵抗体及びその駆動回路を用いた場合の電流の立ち上がりを示す図である。図より、最初に、電極パッドＶＨ１より電源を供給される発熱抵抗体が駆動される。そして遅延時間Δｔ１後に、電極パッドＶＨ２より電源を供給される発熱抵抗体が駆動される。さらに遅延時間Δｔ１後に、ＶＨ１より電源を供給される発熱抵抗体が駆動され、最後に遅延時間Δｔ１後に、ＶＨ２より電源を供給される発熱抵抗体が駆動される。
【００４８】
このように、実施例１及び実施例２では、電極パッドＶＨ１より電源を供給される発熱抵抗体と、電極パッドＶＨ２より電源を供給される発熱抵抗体とが交互に駆動されるため、ＶＨごとの遅延時間Δｔ２はΔｔ１の２倍となる。
【００４９】
実施例１及び実施例２によれば、遅延時間の合計を変えることなく、ＴＡＢ配線上の駆動電源配線を流れる電流の立ち上がりを実施例３の半分にすることが可能となる。
【００５０】
上記いずれの実施例も、２つの電極パッドに接続された発熱抵抗体を交互に駆動しているが、２つ以上の複数の電極パッドより駆動電源を供給される発熱抵抗体を順次駆動しても良い。
【００５１】
また、上記いずれの実施例も、遅延回路によって所定の段数駆動信号の入力がずらされた各発熱抵抗体群は、２つの発熱抵抗体により構成されているが、各発熱抵抗体群を構成する発熱抵抗体の数は、１または３以上の数であっても良い。
【００５２】
また、上記いずれの実施例も、記録素子として発熱抵抗体を用いた素子基板であるが、記録素子として、ピエゾ素子等用いた素子基板であってもよい。
【００５３】
本発明では、１のブロックで駆動する発熱抵抗体の数は限定されない。このため、発熱抵抗体が高密度に配置された素子基板において、遅延時間、ブロック数、１のブロックで駆動する発熱抵抗体の数等を組み合わせて最適な条件を得ることが出来る。
【００５４】
以上説明したように、本発明によれば、駆動する発熱抵抗体が増加した場合においても、発熱抵抗体へ電源を供給する電極パッドを流れる電流の立ち上がりを抑えることができる。従って、駆動電源配線を流れる電流の立ち上がりによるＴＡＢ方式電気配線上でのノイズ発生を抑え、ロジック回路の誤動作を防止することが可能となる。
【図面の簡単な説明】
【００５５】
【図１】実施例１における発熱抵抗体及びその駆動回路を示す回路図である。
【図２】本発明の実施例であるインクジェット用の記録ヘッドを用いたヘッドカートリッジの構成を示す図である。
【図３】本発明の実施例であるインクジェット用の記録ヘッドの分解斜視図である。
【図４】本発明の実施例である記録ユニットの分解斜視図である。
【図５】本発明の実施例である素子基板の構成を説明するために一部切り欠いた斜視図である。
【図６】本発明を成すにあたって本発明者らが検討した発熱抵抗体及びその駆動回路を示す回路図である。
【図７】実施例１における発熱抵抗体を流れる電流の遅延を示すタイミング図である。
【図８】駆動電源配線を流れる電流の立ち上がりを示した図である。
【図９】実施例２における発熱抵抗体及びその駆動回路を示す回路図である。
【図１０】本発明の代表的な実施例であるインクジェット記録装置の構成の概要を示す外観斜視図である。
【図１１】本発明の実施例であるインクジェット記録装置の制御回路の構成を示すブロック図である。
【図１２】本発明の実施例であるインクタンクと記録ヘッドとが一体的に形成されたヘッドカートリッジの構成を示す外観斜視図である。
【符号の説明】
【００５６】
１０１  遅延回路
１０２  発熱抵抗体
１０３  トランジスタ回路
１０６  ブロック選択用ロジック回路
１０７  遅延回路
Ｈ１１００  第１の素子基板
Ｈ１１０１  第２の素子基板
ＩＪＨ  記録ヘッド
【図１】
2008114378.tif 000003
【図２】
2008114378.tif 000004
【図３】
2008114378.tif 000005
【図４】
2008114378.tif 000006
【図５】
2008114378.tif 000007
【図６】
2008114378.tif 000008
【図７】
2008114378.tif 000009
【図８】
2008114378.tif 000010
【図９】
2008114378.tif 000011
【図１０】
2008114378.tif 000012
【図１１】
2008114378.tif 000013
【図１２】
2008114378.tif 000014