(57)【要約】【課題】半導体素子及びその製造方法を提供する。【解決手段】半導体素子は、第１導電型の半導体基板（ｎ型基板５０）と、前記半導体基板（５０）に形成された第２導電型のベース領域（ｐ型ベース領域５４）と、前記ベース領域（５４）内に形成され、前記基板（５０）の反対面に形成された高濃度第１導電型のソース領域（ｎ型ソース領域５６）と、前記ソース領域（５６）とベース領域（５４）を貫通して形成され、相違する幅と形状に形成される第１トレンチＴ１、第２トレンチＴ２と、を含む。【選択図】図２
2008166708.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板と、
前記半導体基板に形成された第２導電型のベース領域と、
前記ベース領域内に形成され、前記基板の反対面に形成された高濃度第１導電型のソース領域と、
前記ソース領域とベース領域を貫通して形成され、相違する幅と形状に形成される第１、第２トレンチと、を含むことを特徴とする半導体素子。
【請求項２】
前記第１トレンチは、前記第２トレンチより大きい直径の円筒状に形成されることを特徴とする請求項１に記載の半導体素子。
【請求項３】
前記第２トレンチは、前記第１トレンチの直径より小さい長さの四角柱状に形成されることを特徴とする請求項１に記載の半導体素子。
【請求項４】
前記第１トレンチと第２トレンチは、交互に配列されることを特徴とする請求項１に記載の半導体素子。
【請求項５】
第１導電型の半導体基板内に、第２導電型の不純物を選択的に注入して、前記基板内に所定深さを有する第２導電型のベース領域を形成するステップと、
前記基板の反対面の前記ベース領域表面に、高濃度第１導電型のソース領域を形成するステップと、
前記ソース領域とベース領域を貫通して形成し、相違する幅と形状の第１トレンチ及び第２トレンチを形成するステップと、を含むことを特徴とする半導体素子の製造方法。
【請求項６】
前記第１トレンチは、前記第２トレンチより大きい直径の円筒状に形成されることを特徴とする請求項５に記載の半導体素子の製造方法。
【請求項７】
前記第２トレンチは、前記第１トレンチの直径より小さい長さの四角柱状に形成されることを特徴とする請求項５に記載の半導体素子の製造方法。
【請求項８】
前記第１トレンチと第２トレンチは、交互に配列されることを特徴とする請求項５に記載の半導体素子の製造方法。
【請求項９】
基板、エピタキシャル層、トレンチ構造のゲート及びソース領域を含む半導体素子において、前記トレンチは、各々相違する幅を有する複数のトレンチが交互に配列されることを特徴とする半導体素子。
【請求項１０】
前記トレンチは、相違する形状を有することを特徴とする請求項９に記載の半導体素子。
【請求項１１】
前記トレンチは、円柱状と四角柱状のうち何れか一つが各々選択されることを特徴とする請求項９に記載の半導体素子。
【請求項１２】
前記トレンチは、円柱状の第１トレンチと、四角柱状の第２トレンチのうち何れか一つが各々選択され、第１トレンチの幅は第２トレンチの幅より大きいことを特徴とする請求項９に記載の半導体素子。
【請求項１３】
前記トレンチは、各々相違する幅を有する複数のトレンチが連続して配列されることを特徴とする請求項９に記載の半導体素子。
【請求項１４】
前記トレンチは、各々相違する幅を有する複数のトレンチが隣接して配列されることを特徴とする請求項９に記載の半導体素子。
【請求項１５】
前記トレンチは、相違する幅を有する二つのトレンチが一つずつ交互に配列されることを特徴とする請求項９に記載の半導体素子。
【請求項１６】
前記基板は、平面から見たとき、横方向と縦方向の両方に対して、相違する幅を有する複数のトレンチが配列される構造を有することを特徴とする請求項９に記載の半導体素子。
【請求項１７】
各々相違する幅を有する前記複数のトレンチは、互いに連結されることを特徴とする請求項９に記載の半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子及びその製造方法に関する。
【背景技術】
【０００２】
電力用ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）は、バイポーラトランジスタに比べて高い入力インピーダンスを有するので、ゲート駆動回路が非常に簡単である。また、電力用ＭＯＳＦＥＴは、ユニポーラ（ｕｎｉｐｏｌａｒ）素子であるので、素子がターンオフされる間、小数キャリアによる蓄積または再結合による時間遅延が発生ないという長所を有する。ＭＯＳＦＥＴは、スイッチングモードパワーサプライ（ｓｗｉｔｃｈｉｎｇ  ｍｏｄｅ  ｐｏｗｅｒ  ｓｕｐｐｌｙ）、ランプバラスト（ｌａｍｐ  ｂａｌｌａｓｔ）及びモータ駆動回路に使用される。電力用ＭＯＳＦＥＴとしては、プレーナー拡散（ｐｌａｎａｒ  ｄｉｆｆｕｓｉｏｎ）技術を用いるドレイン拡張（ｄｒａｉｎ  ｅｘｔｅｎｄｅｄ）ＭＯＳＦＥＴ構造が使用される。半導体基板を所定深さでエッチングしてトレンチ（ｔｒｅｎｃｈ）を形成し、その内部をゲート導電層で埋め込むトレンチゲート型ＭＯＳＦＥＴ構造が研究されている。トレンチゲート型ＭＯＳＦＥＴは、単位面積当たりセル密度を増加させ、素子間の接合電界効果トランジスタ（ＪＦＥＴ）抵抗を減少させることで、高集積化と共に低いソース‐ドレインオン抵抗（Ｒｄｓ（ｏｎ））を具現することができる。
【０００３】
トレンチゲート型ＭＯＳＦＥＴのセル（ｃｅｌｌ）を成すトレンチ形状には、ストライプ（ｓｔｒｉｐｅ）状と十字状などがある。ストライプ状トレンチゲートは、トレンチの側壁に沿ってｎ＋ソース領域（またはｐ＋ソース領域）とｐ型ボディ（ｂｏｄｙ）領域（またはｎ型ボディ領域）が連結されている。ストライプ状トレンチ構造は、ソースとボディ領域に与えられる電圧がトレンチに沿って均一に分布されている。しかし、十字状トレンチ構造に比べてセルの密度が低いので、オン（ｏｎ）抵抗値が大きくなり得る。十字状トレンチ構造は、ｎ＋ソース領域（またはｐ＋ソース領域）とｐ型ボディ領域（またはｎ型ボディ領域）がトレンチに孤立されて、ソースとボディコンタクト物質のみにより電気的に連結される構造である。トレンチＭＯＳＦＥＴでは、単位面積当たりドレイン電流が流れる領域を多く確保するために、セルの密度が重要である。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、半導体素子及びその製造方法を提供する。
【０００５】
本発明は、トレンチゲートＭＯＳＦＥＴで、セルの密度を上げることができる構造の半導体素子及びその製造方法を提供する。
【０００６】
本発明は、トレンチゲートＭＯＳＦＥＴで、トレンチの側壁に沿ってソース領域とボディ領域が連結されることができる構造の半導体素子及びその製造方法を提供する。
【課題を解決するための手段】
【０００７】
本発明に係る半導体素子は、基板、エピタキシャル層、トレンチ構造のゲート、ソース領域を含む半導体素子において、前記トレンチは、各々相違する幅を有する複数のトレンチが交互に配列される。
【０００８】
本発明に係る半導体素子は、第１導電型の半導体基板と、前記半導体基板に形成された第２導電型のベース領域と、前記ベース領域内に形成され、前記基板の反対面に形成された高濃度第１導電型のソース領域と、前記ソース領域とベース領域を貫通して形成され、相違する幅と形状に形成される第１、第２トレンチと、を含む。
【０００９】
本発明に係る半導体素子の製造方法は、第１導電型の半導体基板内に、第２導電型の不純物を選択的に注入して、前記基板内に所定深さを有する第２導電型のベース領域を形成するステップと、前記基板の反対面の前記ベース領域表面に、高濃度第１導電型のソース領域を形成するステップと、前記ソース領域とベース領域を貫通して形成し、相違する幅と形状の第１トレンチ及び第２トレンチを形成するステップと、を含む。
【発明の効果】
【００１０】
本発明によれば、トレンチゲートを有するＭＯＳＦＥＴ素子で、セルの密度を上げ、オン抵抗（Ｒｄｓ  ｏｎ）を減らして、電気的特性を向上させることができる。
【発明を実施するための最良の形態】
【００１１】
以下、添付図面に基づき、実施例を詳細に説明する。図面において、同一な構成要素または部品には、なるべく同一な参照符号を付けている。実施例を説明するにおいて、関連する公知機能または構成に対する具体的な説明は、実施例の要旨を明白にするために省略する。
【００１２】
また、実施例の説明において、各層（膜）、領域、パターンまたは構造物が基板、各層（膜）、領域、パッドまたはパタンの「上（ｏｎ／ａｂｏｖｅ／ｏｖｅｒ／ｕｐｐｅｒ）」に、または「下（ｄｏｗｎ／ｂｅｌｏｗ／ｕｎｄｅｒ／ｌｏｗｅｒ）」に形成されると記載される場合に、その意味は、各層（膜）、領域、パッド、パターンまたは構造物が直接基板、各層（膜）、領域、パッドまたはパターンに接触して形成されると解釈可能で、他の層（膜）、他の領域、他のパッド、他のパターンまたは他の構造物がその間に追加的に形成されるとも解釈され得る。したがって、その意味は本出願文書の技術的思想により判断するべきである。
【００１３】
図１は、実施例に係る半導体素子を示す平面図であって、図２は、図１のＡ−Ａ’断面図である。
【００１４】
図１及び図２に示すように、実施例の半導体素子は、高濃度の第１導電型基板、例えば、ｎ型基板５０上に形成されている低濃度のｎ型エピタキシャル層５２を含む。前記エピタキシャル層５２内には、低濃度の第２導電型ベース領域、例えば、ｐ型ベース領域５４が形成されている。前記ベース領域５４内には、高濃度のｎ型ソース領域５６が形成されている。前記エピタキシャル層５２の一側表面には、第１トレンチＴ１及び第２トレンチＴ２が所定深さで形成されている。
【００１５】
前記第１トレンチＴ１と第２トレンチＴ２は、相違する幅（Ｗ）と形状に形成されている。例えば、前記第１トレンチＴ１は、前記第２トレンチＴ２より大きい直径の円筒状に形成され得る。前記第２トレンチＴ２は、前記第１トレンチＴ１の直径よりは小さい長さの四角柱状に形成され得る。
【００１６】
前記第１トレンチＴ１と第２トレンチＴ２は、周期的に交互に配列される。実施例では、全ての第１トレンチＴ１の幅Ｗ１は同一であって、全ての第２トレンチＴ２の幅Ｗ２は同一である。実施例では、第１トレンチＴ１と第２トレンチＴ２が各々一つずつ交互に配列されている。しかし、第１トレンチＴ１と第２トレンチＴ２が、各々二つ以上ずつ連続して、交互に配列されることもできる。実施例で、第１トレンチＴ１と第２トレンチＴ２は、相違する幅を有し、相違する形状に形成され、交互に配列されている。ここで、幅とは、図面を参照する説明の便宜上使用しているものであって、長さと表現しても同一な意味で使用されることができる。第１トレンチＴ１と第２トレンチＴ２は、互いに連結され、交互に連続する。
【００１７】
前記第１トレンチＴ１の表面と第２トレンチＴ２の表面には、ゲート酸化膜５８が形成されている。前記ゲート酸化膜５８上には、前記第１トレンチＴ１と第２トレンチＴ２を埋め込むゲート導電層６０が形成されている。前記ゲート導電層６０上には、層間絶縁層（図示せず）が形成されている。前記層間絶縁層内には、ソースコンタクト（図示せず）及びゲートコンタクト（図示せず）が形成されている。前記層間絶縁層上に、ゲート配線層（図示せず）及びソース配線層（図示せず）が形成されている。前記ゲート配線層は、ゲートコンタクトを介して前記ゲート導電層６０と電気的に接続される。前記ソース配線層は、ソースコンタクトを介して前記ソース領域（５６）と電気的に接続される。
【００１８】
前述したように、実施例によれば、ＭＯＳＦＥＴのトレンチが、図１及び図２に示すように、相違する幅（または長さ）と形状に形成され、相互連結されたトレンチ構造物として形成される。ここで、ドレイン電流は素子の垂直方向に流れるが、電流がトレンチ、すなわち、円柱の表面に沿って流れるとき、チャネルの垂直方向の断面積がストライプ状に形成されたトレンチより広くなる。したがって、同一な大きさの素子の面積において、ストライプ状トレンチより大きいチャネル密度を有することができる。
【００１９】
以下、実施例に係る半導体素子の製造方法を説明する。
【００２０】
図３に示すように、高濃度の第１導電型基板、例えば、ｎ型半導体基板５０上に、低濃度のｎ型エピタキシャル層５２を形成する。エピタキシャル層５２内に、第２導電型ベース領域を形成する。例えば、ｐ型不純物と第１導電型不純物を選択的に注入した後アニーリングして、基板の反対面の前記エピタキシャル層５２の表面に、所定深さを有する第２導電型ベース領域５４を形成する。前記ベース領域５４の表面に、高濃度の第１導電型ソース領域５６を形成する。
【００２１】
前記ソース領域５６が形成された結果物上に、図１に図示されたようなトレンチ構造物パターン、すなわち、第１トレンチパターンと第２トレンチパターンが形成されたマスク（図示せず）を形成し、前記マスクをエッチングマスクとして用いるトレンチエッチング工程を行って、前記ソース領域５６とベース領域５４を貫通する第１トレンチＴ１と第２トレンチＴ２を形成する。続いて、前記第１トレンチＴ１の表面と第２トレンチＴ２の表面に、ゲート酸化膜５８を形成する。ゲート酸化膜５８はゲート絶縁膜である。第１及び第２トレンチＴ１、Ｔ２を形成した後、トレンチエッチング工程により損傷されたトレンチの表面を回復させるために、犠牲酸化工程を行うこともできる。
【００２２】
次に、図４に示すように、ゲート酸化膜５８が形成された結果物上に、導電層、例えば、不純物がドープされたポリシリコン層を形成した後パターニングして、前記トレンチＴ１、Ｔ２を埋め込むゲート導電層６０を形成する。
【００２３】
次に、ゲート導電層６０が形成された結果物の全面に、絶縁物を蒸着した後パターニングして、その内部にソースコンタクト（図示せず）及びゲートコンタクト（図示せず）が形成された層間絶縁層（図示せず）を形成する。層間絶縁層が形成された結果物全面に、導電物、例えば、金属を蒸着した後パターニングして、前記ゲートコンタクトを介して前記ゲート導電層６０と電気的に接続されるゲート配線層（図示せず）と、前記ソースコンタクトを介して前記ソース領域５６及びベース領域５４と電気的に接続されるソース配線層（図示せず）を形成する。
【００２４】
実施例によれば、ＭＯＳＦＥＴのトレンチが相違する幅（または長さ）と形状に形成され、相互連結されたトレンチ構造物として形成されるので、ドレイン電流は素子の垂直方向に流れる。電流が円柱のトレンチ表面に流れるとき、チャネルの垂直方向の断面積がストライプ状に形成されたトレンチより広くなって、同一な大きさの素子面積において、ストライプ状トレンチより高いチャネル密度を有することができ、素子の電気的特性が向上する。
【図面の簡単な説明】
【００２５】
【図１】実施例に係る半導体素子を示す平面図である。
【図２】図１のＡ−Ａ’断面図である。
【図３】実施例に係る半導体素子の製造方法を説明するための工程断面図である。
【図４】実施例に係る半導体素子の製造方法を説明するための工程断面図である。
【符号の説明】
【００２６】
５０  基板、  ５２  エピタキシャル層、  ５４  ベース領域、  ５６  ソース領域、  ５８  ゲート酸化膜、  ６０  ゲート導電層、Ｔ１  第１トレンチ、  Ｔ２  第２トレンチ。  
【図１】
2008166708.tif 000003
【図２】
2008166708.tif 000004
【図３】
2008166708.tif 000005
【図４】
2008166708.tif 000006