(57)【要約】【課題】抵抗性チップを備えた半導体探針及びその製造方法を提供する。【解決手段】第１不純物がドーピングされており、端には、第１不純物と極性の異なる第２不純物が低濃度にドーピングされた抵抗領域が形成され、傾斜面には、第２不純物が高濃度にドーピングされた第１及び第２半導体電極領域が形成された抵抗性チップと、抵抗性チップ上の誘電層と、誘電層上に形成され、抵抗性チップ上の先端上で誘電層と共に平面をなす電場シールドと、抵抗性チップが末端部に位置するカンチレバーと、を備えることを特徴とする抵抗性チップを備えた半導体探針である。【選択図】図２
2008135158.tif 000002
【特許請求の範囲】
【請求項１】
第１不純物がドーピングされており、先端には、前記第１不純物と極性の異なる第２不純物が低濃度にドーピングされた抵抗領域が形成され、傾斜面には、前記第２不純物が高濃度にドーピングされた、第１及び第２半導体電極領域が形成された抵抗性チップと、
前記抵抗性チップ上の誘電層と、
前記誘電層上に形成され、前記抵抗性チップ上の先端上で前記誘電層と共に平面をなす電場シールドと、
前記抵抗性チップが末端部に位置するカンチレバーと、を備えることを特徴とする抵抗性チップを備えた半導体探針。
【請求項２】
前記平面は、その直径が５ｎｍ〜５００ｎｍであることを特徴とする請求項１に記載の抵抗性チップを備えた半導体探針。
【請求項３】
前記抵抗性チップの先端上の前記誘電層の厚さは、１ｎｍ〜１００ｎｍであることを特徴とする請求項２に記載の抵抗性チップを備えた半導体探針。
【請求項４】
前記カンチレバー上で前記平面に延びるように、前記誘電層を覆い包む絶縁層をさらに備えることを特徴とする請求項１に記載の抵抗性チップを備えた半導体探針。
【請求項５】
前記抵抗性チップの先端上の前記誘電層の厚さは、１ｎｍ〜１００ｎｍであることを特徴とする請求項４に記載の抵抗性チップを備えた半導体探針。
【請求項６】
前記第１不純物は、ｐ型不純物であり、前記第２不純物は、ｎ型不純物であることを特徴とする請求項１に記載の抵抗性チップを備えた半導体探針。
【請求項７】
前記第１不純物は、ｎ型不純物であり、前記第２不純物は、ｐ型不純物であることを特徴とする請求項１に記載の抵抗性チップを備えた半導体探針。
【請求項８】
第１不純物のドーピングされた基板の上面に第１方向のストリップ状の第１部分と前記第１部分の両側の第１ウィンドウとを備えた第１マスクを形成する第１工程と、
前記第１ウィンドウの領域に前記第１不純物と異なる極性の第２不純物を高濃度にドーピングする第２工程と、
前記基板を熱処理して前記第１部分の下部に抵抗領域を形成する第３工程と、
前記第１方向と直交する第２方向のストリップ状の第２部分と前記第２部分の両側の第２ウィンドウとを備えた感光剤を使用して、前記第１マスクをパターニングして前記第１部分と前記第２部分とが交差する領域に四角形状の第３部分と、前記第３部分を覆い包む第３ウィンドウとを有する第２マスクを形成する第４工程と、
前記第２マスクに露出された前記基板をエッチングして、ウェルと前記ウェル内に突出した抵抗性チップとを形成する第５工程と、
前記基板上に誘電層と導電層とを順次に形成する第６工程と、  
前記導電層上に前記ウェルを覆う絶縁層を形成する第７工程と、
前記導電層が露出されるまで前記絶縁層をＣＭＰする第８工程と、
前記誘電層が露出されるまで前記導電層をＣＭＰする第９工程と、
前記基板をパターニングして前記抵抗性チップが末端部に位置するようにカンチレバーを形成する第１０工程と、を含むことを特徴とする抵抗性チップを備えた半導体探針の製造方法。
【請求項９】
前記第１部分及び前記第２部分の幅は、それぞれ５０ｎｍないし２μmであることを特徴とする請求項８に記載の抵抗性チップを備えた半導体探針の製造方法。
【請求項１０】
前記誘電層を形成する工程は、
１〜１００ｎｍの厚さの誘電層を形成する工程であることを特徴とする請求項８に記載の抵抗性チップを備えた半導体探針の製造方法。
【請求項１１】
前記導電層を形成する工程は、
１０ないし１０００Åの厚さの導電層を形成する工程であることを特徴とする請求項８に記載の抵抗性チップを備えた半導体探針の製造方法。
【請求項１２】
前記第５工程は、
前記第３部分を除去した基板を酸素雰囲気で熱処理して表面に所定厚さの酸化膜を形成する工程と、
前記酸化膜を除去して前記抵抗領域の先端を鋭くする工程と、をさらに含むことを特徴とする請求項８に記載の抵抗性チップを備えた半導体探針の製造方法。
【請求項１３】
前記酸化膜を形成する工程は、
前記第３部分の下部の抵抗領域が相互接触されて前記抵抗性チップの先端を形成する工程を含むことを特徴とする請求項１２に記載の抵抗性チップを備えた半導体探針の製造方法。
【請求項１４】
前記第９工程は、
前記絶縁層をエッチングして除去する工程をさらに含むことを特徴とする請求項８に記載の抵抗性チップを備えた半導体探針の製造方法。
【請求項１５】
前記第９工程は、
前記抵抗性チップの先端上に前記誘電層と前記導電層とが共に平面をなす工程を含むことを特徴とする請求項１４に記載の抵抗性チップを備えた半導体探針の製造方法。
【請求項１６】
前記平面は、その直径が５ｎｍ〜５００ｎｍであることを特徴とする請求項１５に記載の半導体探針の製造方法。
【請求項１７】
前記第１０工程は、
前記抵抗性チップ上に前記誘電層、前記導電層及び前記絶縁層が共に平面をなす工程を含むことを特徴とする請求項８に記載の抵抗性チップを備えた半導体探針の製造方法。
【請求項１８】
前記第１不純物は、ｎ型不純物であり、前記第２不純物は、ｐ型不純物であることを特徴とする抵請求項８に記載の抗性チップを備えた半導体探針の製造方法。
【請求項１９】
前記第１不純物は、ｐ型不純物であり、前記第２不純物は、ｎ型不純物であることを特徴とする請求項８に記載の抵抗性チップを備えた半導体探針の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、抵抗性チップを備えた半導体探針及びその製造方法に係り、さらに詳細には、抵抗性チップの先端上に前記抵抗性チップを保護する誘電層と分解能向上のための電場シールドとが平面をなす半導体探針及び製造方法に関する。
【背景技術】
【０００２】
今日、携帯用通信端末機、電子手帳などの小型製品についての需要が高まるにつれて、超小型・高集積・不揮発性記録媒体の必要性が増大しつつある。既存のハードディスクは、小型化が容易でなく、フラッシュメモリは、高集積度を達成し難いので、これに対する代案として、走査探針を利用した情報保存装置が研究されている。
【０００３】
探針は、種々のＳＰＭ（Ｓｃａｎｎｉｎｇ  Ｐｒｏｂｅ  Ｍｉｃｒｏｓｃｏｐｙ）技術に利用される。例えば、探針と試料との間に印加される電圧差によって流れる電流を検出して情報を再生する走査型トンネル顕微鏡（Ｓｃａｎｎｉｎｇ  Ｔｕｎｎｅｌｉｎｇ  Ｍｉｃｒｏｓｃｏｐｅ：ＳＴＭ）、探針と試料との間の原子的な力を利用する原子間力顕微鏡（Ａｔｏｍｉｃ  Ｆｏｒｃｅ  Ｍｉｃｒｏｓｃｏｐｅ：ＡＦＭ）、試料の磁場と磁化された探針との間の力を利用する磁気力顕微鏡（Ｍａｇｎｅｔｉｃ  Ｆｏｒｃｅ  Ｍｉｃｒｏｓｃｏｐｅ：ＭＦＭ）、可視光線の波長による解像度限界を改善した走査型近接場光顕微鏡（Ｓｃａｎｎｉｎｇ  Ｎｅａｒ−Ｆｉｅｌｄ  Ｏｐｔｉｃａｌ  Ｍｉｃｒｏｓｃｏｐｅ：ＳＮＯＭ）、試料と探針との間の静電力を利用した静電気力顕微鏡（Ｅｌｅｃｔｒｏｓｔａｔｉｃ  Ｆｏｒｃｅ  Ｍｉｃｒｏｓｃｏｐｅ：ＥＦＭ）などに利用される。
【０００４】
このようなＳＰＭ技術を利用して、情報を高速高密度で記録及び再生するためには、数十ｎｍの直径の小さな領域に存在する表面電荷を検出する必要があり、記録及び再生速度を向上させるためにカンチレバーをアレイ状に製作できねばならない。
【０００５】
図１は、特許文献１に開示された抵抗性チップ５０の形成されたカンチレバー７０の断面図である。抵抗性チップ５０は、カンチレバー７０上に垂直に位置し、アレイ状の製作が可能であり、また、数十ｎｍの直径の抵抗領域５６を有するように製造できる。
【０００６】
図１を参照すれば、半導体探針のチップ５０は、第１不純物のドーピングされたチップ５０のボディ部５８と、チップ５０の先端に位置し、第２不純物が低濃度にドーピングされて形成された抵抗領域５６と、抵抗領域５６を介してチップ５０の傾斜面に位置し、前記第２不純物が高濃度にドーピングされた第１及び第２半導体電極領域５２，５４を備える。
【０００７】
しかし、従来の抵抗性チップを備えた半導体探針は、抵抗性チップ５０を形成する過程で、チップ５０の傾斜面に形成された半導体電極領域５２，５４が湿式エッチングで過度にエッチングされつつ、高濃度にドーピングされた傾斜面の領域が減る。したがって、傾斜面における導電性領域が狭まり、一方、抵抗領域５６の領域を大きくする。これにより、抵抗領域５６の抵抗が増大するので、抵抗変化に対する空間分解能が低下する。また、前記抵抗性チップの先端が摩耗されるという問題がある。
【０００８】
一方、空間分解能の向上のために傾斜面上に電場シールドを備えた半導体探針が研究されてきた。しかし、このような半導体探針は、空間分解能は向上するが、抵抗性チップが摩擦によって性能が低下するという問題がある。
【特許文献１】国際公開ＷＯ０３／０９６４０９号パンフレット
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明の目的は、前述した従来の技術の問題点を改善するためのものであって、空間分解能に優れ、抵抗性チップの先端が保護される半導体探針を提供することである。
【００１０】
本発明の他の目的は、前記半導体探針を製造する方法を提供することである。
【課題を解決するための手段】
【００１１】
前記目的を達成するために本発明による抵抗性チップを備えた半導体探針は、第１不純物がドーピングされており、端には、前記第１不純物と極性の異なる第２不純物が低濃度にドーピングされた抵抗領域が形成され、傾斜面には、前記第２不純物が高濃度にドーピングされた第１及び第２半導体電極領域が形成された抵抗性チップと、前記抵抗性チップ上の誘電層と、前記誘電層上に形成され、前記抵抗性チップ上の先端上で前記誘電層と共に平面をなす電場シールドと、前記抵抗性チップが末端部に位置するカンチレバーと、を備えることを特徴とする。
【００１２】
本発明によれば、前記平面は、その直径が５０〜５００ｎｍでありうる。
【００１３】
本発明によれば、前記抵抗性チップの先端上の前記誘電層の厚さは、１〜１００ｎｍでありうる。
【００１４】
また、前記カンチレバー上で前記平面に延びるように前記誘電層を覆い包む絶縁層をさらに備えうる。
【００１５】
本発明によれば、前記第１不純物は、ｐ型不純物であり、前記第２不純物は、ｎ型不純物でありうる。
【００１６】
また、前記第１不純物は、ｎ型不純物であり、前記第２不純物は、ｐ型不純物でありうる。
【００１７】
前記他の目的を達成するために、本発明による抵抗性チップを備えた半導体探針は、第１不純物のドーピングされた基板の上面に第１方向のストリップ状の第１部分と前記第１部分の両側の第１ウィンドウとを備えた第１マスクを形成する第１工程と、前記第１ウィンドウの領域に前記第１不純物と異なる極性の第２不純物を高濃度にドーピングする第２工程と、前記基板を熱処理して前記第１部分の下部に抵抗領域を形成する第３工程と、前記第１方向と直交する第２方向のストリップ状の第２部分と前記第２部分の両側の第２ウィンドウとを備えた感光剤を使用して、前記第１マスクをパターニングして前記第１部分と前記第２部分とが交差する領域に四角形状の第３部分と、前記第３部分を覆い包む第３ウィンドウとを有する第２マスクを形成する第４工程と、前記第２マスクに露出された前記基板をエッチングしてウェルと前記ウェル内に突出した抵抗性チップとを形成する第５工程と、前記基板上に誘電層と導電層とを順次に形成する第６工程と、前記導電層上に前記ウェルを覆う絶縁層を形成する第７工程と、前記導電層が露出されるまで前記絶縁層をＣＭＰする第８工程と、前記誘電層が露出されるまで前記導電層をＣＭＰする第９工程と、前記基板をパターニングして前記抵抗性チップが末端部に位置するようにカンチレバーを形成する第１０工程と、を含むことを特徴とする。
【００１８】
本発明によれば、前記第１部分及び前記第２部分の幅は、５０ｎｍないし２μmでありうる。
【００１９】
本発明によれば、前記誘電層を形成する工程は、１〜１００ｎｍの厚さの誘電層を形成する工程でありうる。
【００２０】
また、前記導電層を形成する工程は、１０ないし１０００Åの厚さの導電層を形成する工程でありうる。
【００２１】
本発明によれば、前記第５工程は、前記第３部分を除去した基板を酸素雰囲気で熱処理して表面に所定厚さの酸化膜を形成する工程と、前記酸化膜を除去して前記抵抗領域の先端を鋭くする工程と、をさらに含みうる。
【００２２】
前記酸化膜を形成する工程は、前記第３部分の下部の抵抗領域が相互接触されて前記抵抗性チップの先端を形成する工程を含みうる。
【００２３】
前記第９工程は、前記絶縁層をエッチングして除去する工程をさらに含みうる。
【００２４】
本発明によれば、前記第９工程は、前記抵抗性チップの先端上に前記誘電層と前記導電層とが共に平面をなす工程を含みうる。
【００２５】
本発明によれば、前記第１０工程は、前記ウェル内の前記抵抗性チップ上に前記誘電層、前記導電層及び前記絶縁層が共に平面をなす工程を含みうる。
【発明の効果】
【００２６】
本発明の抵抗性チップを備えた半導体探針によれば、抵抗性チップの先端に形成された抵抗領域の両側の電場シールドが抵抗性領域以外の領域に電界が影響を及ぼすことを遮断し、したがって、空間分解能を向上させる。
【００２７】
また、抵抗領域上の誘電層と、前記電場シールド及び誘電層が形成する平面とが前記抵抗領域の摩耗を防止する。
【００２８】
本発明の抵抗性チップを備えた半導体探針の製造方法によれば、前記電場シールドを形成しつつも、前記抵抗領域を電極領域の間に自動的に整列させる。
【００２９】
また、電場シールドを形成する導電層と、誘電層とをそれぞれエッチング停止層として使用することにより、抵抗領域上にはっきりと誘電層及び導電層で形成された平面を形成しうる。
【００３０】
一方、このように製作された探針を大容量、超小型情報保存装置に利用する場合、小さな領域に存在する電荷を検出するか、または形成して、情報を記録及び再生する装置を具現しうる。
【発明を実施するための最良の形態】
【００３１】
以下、添付された図面を参照して、本発明の望ましい実施形態による抵抗性チップを備えた半導体探針及びその製造方法を詳細に説明する。この過程で、図面に示された層や領域の厚さは、明細書の明確性のために誇張して示された。
【００３２】
図２は、本発明の第１実施形態による抵抗性チップを備えた半導体探針のチップ部分のみを簡略に示した図面である。
【００３３】
図２を参照すれば、半導体探針のチップ１５０は、カンチレバー１７０の一端上に垂直に形成されている。抵抗性チップ１５０は、第１不純物がドーピングされたボディ部１５８と、チップ１５０の先端に位置し、第２不純物が低濃度にドーピングされて形成された抵抗領域１５６と、抵抗領域１５６を狭んでチップ１５０の傾斜面に位置し、前記第２不純物が高濃度にドーピングされた第１及び第２半導体電極領域１５２，１５４と、を備える。ここで、第１不純物がｐ型不純物であり、第２不純物は、ｎ型不純物でありうる。また、第１不純物がｎ型不純物であり、第２不純物がｐ型不純物でありうる。
【００３４】
前記カンチレバー１７０上で抵抗性チップ１５０上には、誘電層１６０が形成されており、チップ１５０の傾斜面で誘電層１６０上に電場シールド１６２が形成されている。前記誘電層１６０は、ＳｉＯ２またはＳｉ３Ｎ４で形成される。前記電場シールド１６２は、例えば、Ａｌまたはポリシリコンで形成される。
【００３５】
前記チップ１５０の先端上で前記誘電層１６０は、約１〜１００ｎｍの厚さに形成される。前記チップ１５０の先端で前記電場シールド１６２は、誘電層１６０と共に平面１６４、例えば、直径５ｎｍ〜５００ｎｍの平面をなす。
【００３６】
前記誘電層１６０は、前記抵抗性チップ１５０の摩耗を防止し、また、前記平面１６４は、本発明の探針が探針対象物との接触時に広い領域で接触するので、チップ１５０の摩耗を防止する。
【００３７】
前記電場シールド１６２は、記録媒体の表面電荷が抵抗領域１５６以外の領域、すなわち、第１及び第２半導体電極領域１５２，１５４に電界が及ぶことを遮断する。したがって、表面電荷によって発生する電界は、抵抗領域１５６の抵抗値の差を誘発するが、この抵抗値の変化から表面電荷の極性及び大きさが精密に検出される。
【００３８】
図３は、図２の半導体探針のチップ１５０の末端部を拡大した図面である。
【００３９】
図３を参照して、本発明による抵抗性探針の作用を説明する。
【００４０】
本発明による抵抗性チップ１５０は、記録媒体１５３の表面電荷１５７を検出するとき、空乏領域１６８が半導体電極領域１５２，１５４まで拡張されなくても、不導体である空乏領域１６８によって抵抗領域１５６の面積が小さくなることにより抵抗領域１５６の抵抗値の変化が発生し、したがって、抵抗値の変化から記録媒体１５３の表面電荷１５７の極性及び大きさを検出しうる。抵抗領域１５６の内部に形成される空乏領域１６８が、表面負電荷１５７が発生させる電界によって順次に第１及び第２半導体電極領域１５２，１５４方向に拡張されていることが分かる。特に、本発明による抵抗性チップ１５０は、抵抗領域１５６を除外した領域が電場シールド１６２でカバーされており、抵抗性チップ１５０の空間分解能が向上する。
【００４１】
図４は、本発明の第２実施形態による抵抗性チップを備えた半導体探針のチップ部分のみを簡略に示す図面である。第１実施形態の半導体探針と実質的に同じ構成要素には同じ参照番号を使用して、ここで詳細な説明は省略する。
【００４２】
図４を参照すれば、半導体探針のチップ１５０’は、カンチレバー１７０の一端上に垂直に形成されている。前記カンチレバー１７０上で抵抗性チップ１５０’上には、誘電層１６０が形成されており、チップ１５０’の傾斜面で誘電層１６０上に電場シールド１６２が形成されている。そして、電場シールド１６２の周りには、絶縁層１６３がさらに形成されている。絶縁層１６３の上面は、電場シールド１６２及び誘電層１６０の上面と共に平面１６６をなす。この平面１６６は、本発明の探針が探針対象物と接触時に広い領域で接触するので、チップ１５０’の摩耗を防止する。
【００４３】
第２実施形態による半導体探針の機能は、第１実施形態の半導体探針と実質的に同じであるので、ここで詳細な説明は省略する。
【００４４】
図５Ａないし図５Ｋは、本発明による抵抗性チップを備えた半導体探針の製造過程を順次に示す図面である。
【００４５】
図５Ａを参照すれば、第１不純物でドーピングされたシリコン基板２３１またはＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板の表面にシリコン酸化膜またはシリコン窒化膜などのマスク膜２３３を形成し、感光剤２３５をその上面に塗布した後、二つのウィンドウＷの形成されたマスク２３８を基板２３１の上方に配置させる。
【００４６】
図５Ｂを参照すれば、露光、現像及びエッチング工程を行って二つの第１ウィンドウＷ１が形成された第１マスク２３３ａを基板２３１上に形成する。前記マスク２３８として第１マスク２３３ａの二つの第１ウィンドウＷ１の間の第１部分Ｐ１の幅が調節され、約５０ｎｍないし２μmの長さに形成される。
【００４７】
次いで、第１マスク２３３ａを除外した領域の第１ウィンドウＷ１領域を第２不純物で高濃度ドーピングして第１及び第２半導体電極領域２３２，２３４を形成する。第１及び第２半導体電極領域２３２，２３４は、抵抗値が非常に低く形成されて導電体として作用する。
【００４８】
図５Ｃは、図５Ｂの５Ｃ−５Ｃによる線断面図である。図５Ｃを参照すれば、基板２３１を熱処理すれば、第２不純物の高濃度領域２３２，２３４から第２不純物が広がって第２不純物の低濃度領域の抵抗領域２３６を形成する。このとき、第１部分Ｐ１の下部の抵抗領域２３６は、相互接触させる。また、この抵抗領域２３６の接触は、後述する工程に熱処理工程を追加して第１及び第２半導体電極領域２３２，２３４の間に抵抗領域２３６を連続的に形成することもある。
【００４９】
図５Ｄを参照すれば、基板２３１の上面に第１マスク２３３ａを覆うように感光剤層２３９を塗布した後、感光体層２３９の上方に第１マスク２３３ａと共に二つのウィンドウＷ’を有するフォトマスク２４０を配置させる。このとき、二つのウィンドウＷ’間の第２部分Ｐ２が前記第１部分Ｐ１と直交するように配置する。これは、抵抗性チップの位置を自動整列するためのものである。
【００５０】
図５Ｅを参照すれば、感光剤層２３９に対して露光、現像及びエッチング工程を実施すれば、フォトマスク２４０と同じ形状の感光剤層２３９ａが形成される。前記フォトマスク２４０で第２部分Ｐ２の幅が調節され、約５０ｎｍないし２μmの幅に形成される。
【００５１】
図５Ｆを参照すれば、感光剤層２３９ａによって覆われていない第１マスク２３３ａを乾式エッチングした後、感光剤層２３９ａを除去すれば、基板２３１上に一つの第３ウィンドウＷ３と、第３ウィンドウＷ３内の四角形の第３部分Ｐ３とを備える第２マスク２３３ｂが形成される。
【００５２】
図５Ｇないし図５Ｋは、図５Ｆの５Ｇ−５Ｇによる線断面を基準にした断面図である。図５Ｇを参照すれば、第２マスク２３３ｂをマスクとして基板２３１の第３ウィンドウＷ３領域をエッチングしてウェルＷＬを形成し、前記ウェル内に突出した抵抗性チップ２３０を形成する。
【００５３】
次いで、前記第２マスク２３３ｂを除去し、酸素雰囲気で前記基板２３１を所定時間酸化させて前記基板２３１の表面に酸化膜（図示せず）を形成しうる。次いで、前記酸化膜を除去し、前記抵抗領域の先端を鋭くすることができる。
【００５４】
図５Ｈを参照すれば、第２マスク２３３ｂを除去した後、基板２３１上に誘電層２４１、例えば、ＳｉＯ２層を形成する。誘電層２４１は、約１〜１００ｎｍの厚さに形成される。次いで、誘電層２４１上に導電層２４２、例えば、ポリシリコン層を蒸着する。前記導電層２４２は、約１ｎｍ〜１００ｎｍの厚さに形成される。次いで、導電層２４２上に絶縁層２４４、例えば、ＢＰＳＧ（ＢｏｒｏＰｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）層を形成する。
【００５５】
図５Ｉを参照すれば、絶縁層２４４に対してエッチング選択性の高いスラリを使用して絶縁層２４４をＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈｅｎｉｎａｌ Ｐｏｌｉｓｈｉｎｇ）する。例えば、絶縁層２４４がＢＰＳＧ層であり、導電層２４２がポリシリコン層である場合、ＢＰＳＧ層に対して２０：１以上にエッチング選択比の高いＳｉＯ２ ＣＭＰスラリを使用し、このとき、ポリシリコン層２４２は、ＣＭＰ停止層として作用する。
【００５６】
図５Ｊを参照すれば、導電層２４２に対してエッチング選択性の高いスラリを使用して導電層２４２をＣＭＰする。例えば、導電層２４２がポリシリコン層であり、絶縁層２４１がＳｉＯ２である場合、ポリシリコン層に対して２０：１以上にエッチング選択比の高いＳｉ ＣＭＰスラリを使用し、このとき、ＳｉＯ２層２４４は、ＣＭＰ停止層として作用する。
【００５７】
次いで、基板２３１から絶縁層２４４をエッチングして除去する。
【００５８】
図５Ｋを参照すれば、パターニングを通じてチップ２３０の形状を形成する。このような過程は、一般的なフォトリソグラフィ工程で可能であり、ここで詳細な説明は省略する。
【００５９】
前記製造工程を通じて、チップ２３０の傾斜面に第１及び第２半導体電極領域２３２，２３４が形成され、抵抗領域２３６がチップ２３０の先端に自動整列される。また、チップの傾斜面上には、誘電層２４１及び電場シールド２４２が形成される。
【００６０】
次いで、基板２３１の下面をエッチングして抵抗性チップ２３０が末端部に位置するようにカンチレバーを形成し、第１及び第２半導体電極領域２３２，３３４を電極パッド（図示せず）に連結させて半導体探針を完成する。
【００６１】
一方、前記製造過程で、図５Ｉに示された絶縁層２４４を除去する過程を省略すれば、図４の半導体探針を形成しうる。
【００６２】
図６は、本発明の第１実施形態による半導体探針と図１に示された従来の半導体探針との分解能をシミュレーションした結果を示すグラフである。
【００６３】
シミュレーションのために、抵抗性チップの先端から２０ｎｍ離隔された位置で半導体電極領域と抵抗性チップの先端とを横切る方向にフローティング電圧を提供するメタルを形成した。前記メタルには、直径１０ｎｍのフローティングの開口を形成した。前記メタルに印加されたフローティング電圧は、それぞれ＋１Ｖ、−１Ｖにした。
【００６４】
図６を参照すれば、本発明による抵抗性チップの＋電荷と−電荷との間の遷移幅が従来の抵抗性チップの遷移幅より非常にシャープに現れた。これは、本発明の抵抗性チップの抵抗領域の両側に形成された電場シールドが抵抗領域の分解能を向上させたためである。
【００６５】
本発明は、図面を参照して実施形態を詳細に説明したが、それは、例示的なものに過ぎず、当業者ならば、これから多様な変形及び均等な他の実施形態が可能であるということが分かるであろう。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想によって決定されねばならない。  
【産業上の利用可能性】
【００６６】
本発明は、記録媒体関連の技術分野に適用可能である。
【図面の簡単な説明】
【００６７】
【図１】従来の抵抗性チップが形成されたカンチレバーの一部断面図である。
【図２】本発明の第１実施形態による抵抗性チップを備えた半導体探針のチップ部分のみを簡略に示す図面である。
【図３】図２の半導体探針のチップの作用を説明する図面である。
【図４】本発明の第２実施形態による抵抗性チップを備えた半導体探針のチップ部分のみを簡略に示す図面である。
【図５Ａ】本発明による抵抗性チップを備えた半導体探針の製造過程を順次に示す斜視図である。
【図５Ｂ】本発明による抵抗性チップを備えた半導体探針の製造過程を順次に示す斜視図である。
【図５Ｃ】本発明による抵抗性チップを備えた半導体探針の製造過程を順次に示す斜視図である。
【図５Ｄ】本発明による抵抗性チップを備えた半導体探針の製造過程を順次に示す斜視図である。
【図５Ｅ】本発明による抵抗性チップを備えた半導体探針の製造過程を順次に示す斜視図である。
【図５Ｆ】本発明による抵抗性チップを備えた半導体探針の製造過程を順次に示す斜視図である。
【図５Ｇ】本発明による抵抗性チップを備えた半導体探針の製造過程を順次に示す斜視図である。
【図５Ｈ】本発明による抵抗性チップを備えた半導体探針の製造過程を順次に示す斜視図である。
【図５Ｉ】本発明による抵抗性チップを備えた半導体探針の製造過程を順次に示す斜視図である。
【図５Ｊ】本発明による抵抗性チップを備えた半導体探針の製造過程を順次に示す斜視図である。
【図５Ｋ】本発明による抵抗性チップを備えた半導体探針の製造過程を順次に示す斜視図である。
【図６】本発明の第１実施形態による半導体探針と図１に示された従来の半導体探針との分解能をシミュレーションした結果を示すグラフである。
【符号の説明】
【００６８】
１５０    半導体探針のチップ
１５２    第１半導体電極領域
１５４    第２半導体電極領域
１５６    抵抗領域
１５８    ボディ部
１６０    誘電層
１６２    電場シールド
１６４    平面
１７０    カンチレバー
【図１】
2008135158.tif 000003
【図２】
2008135158.tif 000004
【図３】
2008135158.tif 000005
【図４】
2008135158.tif 000006
【図５Ａ】
2008135158.tif 000007
【図５Ｂ】
2008135158.tif 000008
【図５Ｃ】
2008135158.tif 000009
【図５Ｄ】
2008135158.tif 000010
【図５Ｅ】
2008135158.tif 000011
【図５Ｆ】
2008135158.tif 000012
【図５Ｇ】
2008135158.tif 000013
【図５Ｈ】
2008135158.tif 000014
【図５Ｉ】
2008135158.tif 000015
【図５Ｊ】
2008135158.tif 000016
【図５Ｋ】
2008135158.tif 000017
【図６】
2008135158.tif 000018