【手続補正書】
【提出日】平成21年2月10日(2009.2.10)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板内に形成されて活性領域を画定する素子分離膜と、
前記活性領域内に形成されたフォトダイオードと、
前記フォトダイオードと離隔される位置の基板内に形成されたフローティングディフュージョン領域と、
前記フォトダイオードと前記フローティングディフュージョン領域の間に形成された第１ゲートと、
前記フローティングディフュージョン領域の一端に形成された第２ゲートと、
該第１ゲートと第２ゲートとの間に位置し、前記素子分離膜の上部及びフローティングディフュージョン領域の一部とオーバーラップされて形成された第３ゲートと、
該第３ゲートが形成された結果物上に形成された絶縁膜と、
前記第３ゲートと該第３ゲート下部に位置するフローティングディフュージョン領域とを連結する埋め込みコンタクトと、
を備えるＣＭＯＳイメージセンサ。
【請求項２】
前記第１ゲートは、トランスファーゲートであり、
前記第２ゲートは、リセットゲートであり、
前記第３ゲートは、ドライブゲートである請求項１に記載のＣＭＯＳイメージセンサ。
【請求項３】
前記第１ゲート、第２ゲート及び第３ゲートは、ゲート誘電膜及びゲート電極が順次積層されている構造を有し、
前記ゲート電極は、ポリシリコン膜及び金属膜が順次積層されている多層構造を有することを特徴とする請求項２に記載のＣＭＯＳイメージセンサ。
【請求項４】
前記第１ゲート、第２ゲート及び第３ゲートが、その側壁にスペーサを備えることを特徴とする請求項１に記載のＣＭＯＳイメージセンサ。
【請求項５】
前記第２コンタクトの直径が、前記第１コンタクトの直径より大きいか、又は同じであることを特徴とする請求項１に記載のＣＭＯＳイメージセンサ。
【請求項６】
前記埋め込みコンタクトが、前記第１コンタクトが前記第２コンタクトと全てオーバーラップされるか、又は一部オーバーラップされてなることを特徴とする請求項１に記載のＣＭＯＳイメージセンサ。
【請求項７】
前記第１コンタクトが、第２コンタクトと一部オーバーラップされる場合には、電子の移動方向にオーバーラップされたことを特徴とする請求項６に記載のＣＭＯＳイメージセンサ。
【請求項８】
前記基板は、半導体層からなり、
前記半導体層は、高濃度のＰ＋＋層及びＰ−エピ層が積層されてなることを特徴とする請求項１に記載のＣＭＯＳイメージセンサ。
【請求項９】
前記埋め込みコンタクトは、前記絶縁膜及び前記第３ゲートを貫通して順次積層された第１コンタクト及び第２コンタクトを備える請求項１に記載のＣＭＯＳイメージセンサ。
【請求項１０】
基板に活性領域を画定する素子分離膜を形成するステップと、
前記活性領域に該当する基板内に、フォトダイオード及びこれと離隔された位置にフローティングディフュージョン領域を形成するステップと、
前記フォトダイオードと前記フローティングディフュージョン領域の間に第１ゲートを形成し、前記フローティングディフュージョン領域の一端に第２ゲートを形成すると共に、前記第１ゲートと第２ゲートとの間に位置し、前記素子分離膜の上部及びフローティングディフュージョン領域の一部とオーバーラップされるように第３ゲートを形成するステップと、
前記第３ゲートを一部エッチングし、フローティングディフュージョン領域の上部表面を露出させる第１コンタクト孔を形成するステップと、
前記第１コンタクト孔が形成された結果物の全面に絶縁膜を形成するステップと、
前記第１コンタクト孔と対応する部分に位置する絶縁膜をエッチングし、第１コンタクト孔を介してフローティングディフュージョン領域の上部表面を露出させる第２コンタクト孔を形成するステップと、
前記第１コンタクト孔及び第２コンタクト孔を金属で埋め込むことにより、埋め込みコンタクトを形成するステップと、を含むＣＭＯＳイメージセンサの製造方法。
【請求項１１】
前記第１コンタクト孔を形成するステップの前に、前記第１ゲート、第２ゲート及び第３ゲートの側壁にスペーサを形成するステップをさらに含むことを特徴とする請求項１０に記載のＣＭＯＳイメージセンサの製造方法。
【請求項１２】
前記第１コンタクト孔を形成するステップの後に、前記第１ゲート、第２ゲート及び第３ゲートの側壁にスペーサを形成するステップをさらに含むことを特徴とする請求項１０に記載のＣＭＯＳイメージセンサの製造方法。
【請求項１３】
前記基板は、半導体層を利用して形成され、
前記半導体層は、高濃度のＰ＋＋層及びＰ−エピ層を順次積層して形成される請求項１０に記載のＣＭＯＳイメージセンサの製造方法。
【請求項１４】
前記第１ゲートは、トランスファーゲートであり、
前記第２ゲートは、リセットゲートであり、
前記第３ゲートは、ドライブゲートである請求項１０に記載のＣＭＯＳイメージセンサの製造方法。
【請求項１５】
前記第３ゲートを一部エッチングして、フローティングディフュージョン領域の上部表面を露出させる第１コンタクト孔を形成するステップの後に、前記露出されたフローティングディフュージョン領域に不純物イオン注入工程を行うステップをさらに含むことを特徴とする請求項１０に記載のＣＭＯＳイメージセンサの製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
図１に示すように、従来の技術に係るＣＭＯＳイメージセンサは、基板（図示せず）にフォトダイオード（Ｐｈｏｔｏ  ｄｉｏｄｅ；以下「ＰＤ」という）が形成されており、ＰＤと離隔される位置の基板（図示せず）にフローティングディフュージョン領域（Ｆｌｏａｔｉｎｇ  Ｄｉｆｆｕｓｔｉｏｎ；以下「ＦＤ」という）が形成されており、ＰＤとＦＤの一端にそれぞれオーバーラップされて、オン・オフ動作を介してＰＤからの光信号をＦＤに伝達する第１ゲート２００ａ及び第２ゲート２００ｂと、ＦＤと連結されてソースフォロワバッファ増幅器の機能を果たす第３ゲート２００ｃとが形成されている。例えば、前記第１ゲート２００ａはトランスファーゲートであり、第２ゲートはリセットゲートであり、第３ゲート２００ｃはドライブゲートである。この第３ゲート２００ｃはリセットトランジスタのソースあるいはドレインに接続するラインである。一方、図１に示していないが、通常、ＣＭＯＳイメージセンサは、スイッチングによりアドレス指定が可能な第４ゲートすなわち、セレクトゲートを備える。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
上記目的を達成すべく、本発明に係るＣＭＯＳイメージセンサによれば、基板内に形成されて活性領域を画定する素子分離膜と、前記活性領域内に形成されたフォトダイオードと、前記フォトダイオードと離隔される位置の基板内に形成されたフローティングディフュージョン領域と、前記フォトダイオードと前記フローティングディフュージョン領域の間に形成された第１ゲートと、前記フローティングディフュージョン領域の一端に形成された第２ゲートと、該第１ゲートと第２ゲートとの間に位置し、前記素子分離膜の上部及びフローティングディフュージョン領域の一部とオーバーラップされて形成された第３ゲートと、該第３ゲートが形成された結果物上に形成された絶縁膜と、前記第３ゲートと該第３ゲート下部に位置するフローティングディフュージョン領域とを連結する埋め込みコンタクトと、を備える。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
また、本発明に係るＣＭＯＳイメージセンサの製造方法によれば、基板に活性領域を画定する素子分離膜を形成するステップと、前記活性領域に該当する基板内に、フォトダイオード及びこれと離隔された位置にフローティングディフュージョン領域を形成するステップと、前記フォトダイオードと前記フローティングディフュージョン領域の間に第１ゲートを形成し、前記フローティングディフュージョン領域の一端に第２ゲートを形成すると共に、前記第１ゲートと第２ゲートとの間に位置し、前記素子分離膜の上部及びフローティングディフュージョン領域の一部とオーバーラップされるように第３ゲートを形成するステップと、前記第３ゲートを一部エッチングし、フローティングディフュージョン領域の上部表面を露出させる第１コンタクト孔を形成するステップと、前記第１コンタクト孔が形成された結果物の全面に絶縁膜を形成するステップと、前記第１コンタクト孔と対応する部分に位置する絶縁膜をエッチングし、第１コンタクト孔を介してフローティングディフュージョン領域の上部表面を露出させる第２コンタクト孔を形成するステップと、前記第１コンタクト孔及び第２コンタクト孔を金属で埋め込むことにより、埋め込みコンタクトを形成するステップと、を含む。