【手続補正書】
【提出日】平成20年11月14日(2008.11.14)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
入力端子、出力端子、第１クロック端子およびリセット端子と、
前記第１クロック端子に入力される第１クロック信号を前記出力端子に供給する第１トランジスタと、
前記入力端子に入力される信号に基づいて前記第１トランジスタの制御電極を充電し、前記リセット端子に入力される信号に基づいて前記第１トランジスタの制御電極を放電することにより当該第１トランジスタを駆動する駆動回路と、
前記第１トランジスタの制御電極が放電された状態のときに、前記第１クロック信号に基づいて前記第１トランジスタの制御電極と前記出力端子との間を導通させるスイッチング回路とを備える
ことを特徴とするシフトレジスタ回路。
【請求項２】
請求項１記載のシフトレジスタ回路であって、
前記スイッチング回路は、
前記出力端子と前記第１トランジスタの制御電極との間に接続した第２トランジスタである
ことを特徴とするシフトレジスタ回路。
【請求項３】
請求項２記載のシフトレジスタ回路であって、
前記第２トランジスタの制御電極は、前記第１クロック端子に接続している
ことを特徴とするシフトレジスタ回路。
【請求項４】
請求項２記載のシフトレジスタ回路であって、
前記第１クロック信号の振幅を所定値だけ小さくしてから前記第２トランジスタの制御電極に供給するレベル調整回路をさらに備える
ことを特徴とするシフトレジスタ回路。
【請求項５】
請求項４記載のシフトレジスタ回路であって、
前記レベル調整回路は、
前記第２トランジスタの制御電極と前記第１クロック端子との間に接続し、前記第２トランジスタの制御電極から前記第１クロック端子への方向を放電方向とする一方向性のスイッチング素子を備える
ことを特徴とするシフトレジスタ回路。
【請求項６】
請求項４または請求項５記載のシフトレジスタ回路であって、
前記レベル調整回路は、
前記第２トランジスタの制御電極と前記第１クロック端子との間に接続し、前記第１クロック端子から前記第２トランジスタの制御電極への方向を充電方向とするようにダイオード接続された第３トランジスタと、
前記第１クロック信号とは位相が異なる第２クロック信号が入力される制御電極を有し、前記第２トランジスタの制御電極を放電する第４トランジスタとを備える
ことを特徴とするシフトレジスタ回路。
【請求項７】
請求項６記載のシフトレジスタ回路であって、
前記レベル調整回路は、前記第３トランジスタを複数個備え、
前記複数の第３トランジスタは、前記第２トランジスタの制御電極と前記第１クロック端子との間に互いに直列に接続している
ことを特徴とするシフトレジスタ回路。
【請求項８】
請求項１から請求項７のいずれか記載のシフトレジスタ回路であって、
前記第１トランジスタの制御電極が接続するノードを入力ノードとし、前記第１クロック信号とは位相が異なる第３クロック信号により活性化されるインバータと、
前記インバータの出力に基づいて前記第１トランジスタの制御電極を放電する第５トランジスタとをさらに備える
ことを特徴とするシフトレジスタ回路。
【請求項９】
請求項１から請求項７のいずれか記載のシフトレジスタ回路であって、
前記入力端子を入力ノードとし、前記第１クロック信号とは位相が異なる第３クロック信号により活性化されるインバータと、
前記インバータの出力に基づいて前記第１トランジスタの制御電極を放電する第５トランジスタとをさらに備える
ことを特徴とするシフトレジスタ回路。
【請求項１０】
請求項８または請求項９記載のシフトレジスタ回路であって、
前記第５トランジスタは、前記第１トランジスタの制御電極と前記第１クロック端子との間に接続している
ことを特徴とするシフトレジスタ回路。
【請求項１１】
請求項８から請求項１０のいずれか記載のシフトレジスタ回路であって、
前記インバータは、
当該インバータの前記出力ノードと所定の第１電源端子との間に接続し、その制御電極が当該インバータの前記入力ノードとなる第６トランジスタと、
前記出力ノードと前記第３クロック信号が供給される第２クロック端子との間に接続し、当該第２クロック端子に接続した制御電極を有する第７トランジスタとを備える
ことを特徴とするシフトレジスタ回路。
【請求項１２】
請求項８から請求項１０のいずれか記載のシフトレジスタ回路であって、
前記インバータは、
当該インバータの前記出力ノードと所定の第１電源端子との間に接続し、その制御電極が当該インバータの前記入力ノードとなる第６トランジスタと、
前記出力ノードと所定の第２電源端子との間に接続し、前記第３クロック信号が供給される第２クロック端子に接続した制御電極を有する第７トランジスタとを備える
ことを特徴とするシフトレジスタ回路。
【請求項１３】
請求項１１または請求項１２記載のシフトレジスタ回路であって、
前記インバータが非活性になるときに、当該インバータの前記出力ノードを放電する第８トランジスタをさらに備える
ことを特徴とするシフトレジスタ回路。
【請求項１４】
請求項１３記載のシフトレジスタ回路であって、
前記第８トランジスタは、
前記インバータの前記出力ノードと前記第１電源端子との間に接続し、前記第１クロック端子に接続した制御電極を有するものである
ことを特徴とするシフトレジスタ回路。
【請求項１５】
請求項１３記載のシフトレジスタ回路であって、
前記第８トランジスタは、
前記インバータの前記出力ノードと前記第２クロック端子との間に接続し、前記第１クロック端子に接続した制御電極を有するものである
ことを特徴とするシフトレジスタ回路。
【請求項１６】
請求項１３記載のシフトレジスタ回路であって、
前記第８トランジスタは、
前記インバータの前記出力ノードと前記第２クロック端子との間に接続し、前記出力ノードに接続した制御電極を有するものである
ことを特徴とするシフトレジスタ回路。
【請求項１７】
請求項８から請求項１０のいずれか記載のシフトレジスタ回路であって、
前記インバータは、
当該インバータの前記出力ノードと所定の第１電源端子との間に接続し、その制御電極が当該インバータの前記入力ノードとなる第６トランジスタと、
前記出力ノードと前記第３クロック信号が供給される第２クロック端子との間に接続した第１容量素子とを備える
ことを特徴とするシフトレジスタ回路。
【請求項１８】
請求項１から請求項１７のいずれか記載のシフトレジスタ回路であって、
前記第１クロック信号とは位相の異なる第４クロック信号に基づいて前記出力端子を放電する第９トランジスタをさらに備える
ことを特徴とするシフトレジスタ回路。
【請求項１９】
請求項１８記載のシフトレジスタ回路であって、
前記第９トランジスタは、
前記出力端子に接続した一の主電極、前記第４クロック信号が入力される制御電極および、前記第４クロック信号とは位相が異なる第５クロック信号が供給される他の主電極を有するものである
ことを特徴とするシフトレジスタ回路。
【請求項２０】
請求項８から請求項１７のいずれか記載のシフトレジスタ回路であって、
前記インバータの出力に基づいて前記出力端子を放電する第９トランジスタをさらに備える
ことを特徴とするシフトレジスタ回路。
【請求項２１】
請求項２０記載のシフトレジスタ回路であって、
前記第９トランジスタは、
前記出力端子に接続した一の主電極、前記インバータの前記出力ノードに接続した制御電極および、前記第３クロック信号とは位相が異なる第４クロック信号が供給される他の主電極を有するものである
ことを特徴とするシフトレジスタ回路。
【請求項２２】
請求項１から請求項２１のいずれか記載のシフトレジスタ回路であって、
前記駆動回路は、
前記第１トランジスタの制御電極と所定の第１電源端子との間に接続し、前記リセット端子に接続した制御電極を有する第１０トランジスタとを含む
前記第１トランジスタの制御電極と前記入力端子との間に接続し、当該入力端子に接続した制御電極を有する第１１トランジスタとを備える
ことを特徴とするシフトレジスタ回路。
【請求項２３】
請求項１から請求項２１のいずれか記載のシフトレジスタ回路であって、
前記駆動回路は、
前記第１トランジスタの制御電極と所定の第１電源端子との間に接続し、前記リセット端子に接続した制御電極を有する第１０トランジスタとを含む
前記第１トランジスタの制御電極と所定の第２電源端子との間に接続し、前記入力端子に接続した制御電極を有する第１１トランジスタとを備える
ことを特徴とするシフトレジスタ回路。
【請求項２４】
請求項１から請求項２３のいずれか記載のシフトレジスタ回路であって、
前記出力端子と前記第１トランジスタの制御電極との間に接続する第２容量素子をさらに備える
ことを特徴とするシフトレジスタ回路。
【請求項２５】
複数のシフトレジスタ回路が縦続接続して成る複数段のシフトレジスタ回路であって、
前記複数段の各段は、請求項４から請求項７のいずれか記載のシフトレジスタ回路であり、
前記レベル調整回路は、
２以上の段のシフトレジスタ回路により共有されている
ことを特徴とするシフトレジスタ回路。
【請求項２６】
複数段から成るシフトレジスタ回路であって、
前記複数段の各段は、請求項６または請求項７記載のシフトレジスタ回路であり、
前記レベル調整回路の前記第４トランジスタは、
２以上の段のシフトレジスタ回路により共有されている
ことを特徴とするシフトレジスタ回路。
【請求項２７】
請求項２５記載のシフトレジスタ回路であって、
前記各段のシフトレジスタ回路および前記レベル調整回路の前記第１クロック端子に所定のクロック信号を供給するためのクロック配線と、
前記クロック配線に前記所定のクロック信号を入力するための接続端子とをさらに備え、
前記レベル調整回路は、
前記複数段のうち最も前記接続端子の近くで前記クロック配線に接続したものの近くに配設されている
ことを特徴とするシフトレジスタ回路。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】シフトレジスタ回路
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０１３０
【補正方法】変更
【補正の内容】
【０１３０】
以下、実施の形態５の単位シフトレジスタＳＲの動作について説明する。ここでは、当該単位シフトレジスタＳＲが２相のクロック信号ＣＬＫ，／ＣＬＫにより駆動されており、第１クロック端子ＣＫ１にクロック信号ＣＬＫが入力され、第２クロック端子ＣＫ２にクロック／ＣＬＫが入力されていると仮定する。
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図３７
【補正方法】変更
【補正の内容】
【図３７】
2007317344.tif 000001