(57)【要約】【課題】低回転速度でも十分に速度制御系のゲインを上げることができる応答性の良いモータの速度制御装置および速度制御方法提供する。【解決手段】図示しない上位のコントローラから速度指令ωｒｅｆが与えられると、速度制御回路１は速度信号ωｆbとの速度偏差を演算し、この速度偏差を修正するための電圧指令（Ｖｕｒｅｆ、Ｖｖｒｅｆ、Ｖｗｒｅｆ）を生成しＰＷＭ制御回路２に入力する。ＰＷＭ制御回路２はこの電圧指令をＰＷＭ変調されたベースドライブ信号ＢＤ１〜ＢＤ６に変換する。速度検出回路３は、ベースドライブ信号とＵ相電流信号Ｉｕｆｂ及びＶ相電流信号ＩｕｆｖからモータＵ相ＥＭＦ電圧信号ＶｕｅｍｆおよびＶ相ＥＭＦ電圧信号Ｖｖｅｍｆを推定し、これを基に速度信号ωｆbを生成する。【選択図】図１
2008118793.tif 000002
【特許請求の範囲】
【請求項１】
モータに電力を供給する電力増幅回路と、
前記モータの出力電流を検出する電流検出器と、
モータの速度を検出し速度信号を生成する速度検出回路と、
速度指令と前記速度信号の偏差を演算し、この偏差信号を基に電圧指令を生成する速度制御回路と、
前記電圧指令をＰＷＭ信号に変換し、前記電力増幅回路のパワー素子にベースドライブ信号を供給するＰＷＭ駆動回路と、
を備えたモータの速度制御装置において、
前記速度検出回路は、前記ベースドライブ信号のオン時間と前記モータの出力電流から前記モータの誘起電圧を推定するＥＭＦ電圧生成器を備えたことを特徴とするモータの速度制御装置。
【請求項２】
前記ＥＭＦ電圧生成器は、前記ベースドライブ信号のオン時間から前記モータの端子電圧を推定し、前記端子電圧から前記モータの抵抗およびインダクタンスによる電圧降下を差し引くことによって前記誘起電圧を推定することを特徴とする請求項１記載のモータの速度制御装置。
【請求項３】
三相ＰＷＭ回路によって駆動されるモータの速度検出方法において、
前記三相ＰＷＭ回路に供給するベースドライブ信号のオン時間から前記モータの端子電圧を推定し、前記端子電圧から前記モータの抵抗およびインダクタンスによる電圧降下を差し引くことによって誘起電圧を推定し、前記誘起電圧を基に速度信号を生成することを特徴とするモータの速度検出方法。
【請求項４】
前記誘起電圧の推定が、前記ベースドライブ信号を生成するキャリア信号に同期して実行されることを特徴とする請求項３記載のモータの速度検出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＡＣサーボモータ等の三相交流モータの速度を制御するモータの速度制御装置および速度検出方法に関する。  
【背景技術】
【０００２】
従来、ロータリエンコーダからの出力パルス数及びパルス検出時間からモータの速度を検出する速度検出器を備えたモータ速度制御装置が開示されている（例えば特許文献１参照）。
図３は従来の速度検出器のブロック図である。
図において、１２１は、図示しないエンコーダからのＡ相、Ｂ相のパルス信号をＵＰ信号およびＤＯＷＮ信号に変換するパルス加工部、１２２は時間カウンタ、１２３はパルス加工部１２１からのラッチ信号で時間カウンタの値をラッチし時間データＴを出力するラッチ、１２４はＵＰ信号およびＤＯＷＮ信号をカウントし角度データＰを出力するパルスカウンタ、１２５ａは時間データのサンプリングクロック毎の差分値ΔＴを出力する時間カウンタ差分器、１２５ｂは角度データのサンプリングクロック毎の差分値ΔＰを出力するパルス入力カウンタ差分器である。
【０００３】
次に、動作について説明する。
まずエンコーダからのＡ相、Ｂ相のパルス信号はパルス加工部１２１に入る。このパルス加工部１２１ではパルス数をカウントするためのＵＰ信号、ＤＯＷＮ信号、パルスの変化点を示すパルスエッジ信号を出力する。このうち、パルスエッジ信号により時間カウンタ１２２の値をラッチ１２３でラッチする。また、ＵＰ信号、ＤＯＷＮ信号はパルスカウンタ１２４でカウントされ、現在角度データとなる。ラッチ１２３の時間ラッチデータおよびパルスカウンタ１２４のパルスカウントデータは、それぞれ差分演算する演算器１２５ａ、１２５ｂに入り、ここでサンプリングクロックφs毎の差分データΔＴとΔＰになって出力される。そして除算演算する演算器１２５ｃでΔＰ／ΔＴが演算されて暫定速度検出値Ｎｄ（θ）が得られる。
なお、この暫定速度検出値Ｎｄ（θ）は、回転軸ずれの等の機械精度の悪さによる誤差を含むものであり、本従来技術では、エンコーダの回転軸ずれの影響を補正し、補正した速度信号Ｎｄｅｔ（θ）を得ている。
【０００４】
このように、本従来技術では、サンプリング時間ごとの位置信号の差分（ΔＰ／ΔＴ）を演算することにより速度信号を得ている。
【特許文献１】特開平１１−２５２９６６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来の速度検出器は、位置信号の時間差分を検出しているので、低回転速度ではパルスカウント数が少なくなり、低回転速度での速度信号の分解能が粗くなるという問題があった。このため、低回転速度では速度制御ゲインを低く抑えなければならず、従来の速度制御装置は、低速回転において応答性が悪くなるという問題があった。
【０００６】
本発明はこのような問題点に鑑みてなされたものであり、低回転速度でも制御系のゲインを上げることができ、応答性の良いモータの速度制御装置および速度制御方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記問題を解決するため、本発明は、次のようにしたのである。
請求項１に記載の発明は、モータに電力を供給する電力増幅回路と、前記モータの出力電流を検出する電流検出器と、モータの速度を検出し速度信号を生成する速度検出回路と、速度指令と前記速度信号の偏差を演算し、この偏差信号を基に電圧指令を生成する速度制御回路と、前記電圧指令をＰＷＭ信号に変換し、前記電力増幅回路のパワー素子にベースドライブ信号を供給するＰＷＭ駆動回路と、を備えたモータの速度制御装置において、前記速度検出回路は、前記ベースドライブ信号のオン時間と前記モータの出力電流から前記モータの誘起電圧を推定するＥＭＦ電圧生成器を備えたことを特徴としている。
請求項２に記載の発明は、前記ベースドライブ信号のオン時間から前記モータの端子電圧を推定し、前記端子電圧から前記モータの抵抗およびインダクタンスによる電圧降下を差し引くことによって前記誘起電圧を推定することを特徴としている。
請求項３に記載の発明は、三相ＰＷＭ回路によって駆動されるモータの速度検出方法において、前記三相ＰＷＭ回路に供給するベースドライブ信号のオン時間から前記モータの端子電圧を推定し、前記端子電圧から前記モータの抵抗およびインダクタンスによる電圧降下を差し引くことによって誘起電圧を推定し、前記誘起電圧を基に速度信号を生成することを特徴としている。
請求項３に記載の発明は、前記誘起電圧の推定が、前記ベースドライブ信号を生成するキャリア信号に同期して実行されることを特徴としている。
【発明の効果】
【０００８】
本発明によると、低回転速度でも十分な速度分解能が得られ、制御系のゲインを上げることができる。従って、高応答性のモータ制御装置とその制御方法を提供することができる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の方法の具体的実施例について、図１に基づいて説明する。
【実施例１】
【００１０】
図１は、本発明の第１実施例を示すモータの速度制御装置のブロック図である。
図において、１は速度制御回路、２はＰＷＭ駆動回路、３は速度検出回路で、速度検出回路３はＥＭＦ電圧生成器３１、３２、加算器３３、ＵＶＷ／ｄｑ変換器３４および速度制御器３５から構成されている。また、４は電力増幅回路、５はモータ、６はエンコーダ、７はＵ相電流検出器、８はＶ相電流検出器である。
【００１１】
先ず、本実施例におけるモータの速度制御装置の動作について説明する。
図示しない上位のコントローラから速度指令ωｒｅｆが与えられると、速度制御回路１は速度指令ωｒｅｆと速度検出回路３で生成された速度信号ωｆbとの速度偏差を演算し、この速度偏差を修正するための三相の電圧指令Ｖｕｒｅｆ、ＶｖｒｅｆおよびＶｗｒｅｆを生成し、ＰＷＭ制御回路２に入力する。
【００１２】
ＰＷＭ制御回路２はこの電圧指令をＰＷＭ変調された電圧指令ＢＤｕ、ＢＤｖ、ＢＤｗに変換し、さらにオンディレイを加えて、電力増幅回路４の図示しないパワー素子を駆動するベースドライブ信号ＢＤ１〜ＢＤ６に変換する。なお、ＢＤ１、ＢＤ２はＵ相のそれぞれＰ側およびＮ側に接続されたパワー素子（図示せず）のベースドライブ信号、ＢＤ３、ＢＤ４はＶ相のそれぞれＰ側およびＮ側に接続されたパワー素子（図示せず）のベースドライブ信号、ＢＤ５、ＢＤ６はＷ相のそれぞれＰ側およびＮ側に接続されたパワー素子（図示せず）のベースドライブ信号である。
電力増幅回路４は、電力増幅された交流電圧を三相交流モータ５に加えモータの速度を修正する。
【００１３】
次に、速度検出回路の動作について説明する。
速度検出回路３のＥＭＦ電圧生成器３１は、ベースドライブ信号からベースドライブ信号のオン時間ｔｕ１およびｔｕ２を検出するとともに、Ｕ相電流検出器７からＵ相電流信号Ｉｕｆｂを検出し、（１）式よってＵ相ＥＭＦ電圧信号Ｖｕｅｍｆを生成する。同様に、ＥＭＦ電圧生成器３２は、（２）式によって、Ｖ相ＥＭＦ電圧信号Ｖｖｅｍｆを生成する。
【００１４】
Ｖｕｅｍｆ＝ｆｃ・Ｖｐｎ（ｔｕ１−ｔｕ２）
−２・ｆｃ・Ｌａ・ΔＩｕｆｂ−Ｒａ・Ｉｕｆｂ        ・・・・（１）
Ｖｖｅｍｆ＝ｆｃ・Ｖｐｎ（ｔｖ１−ｔｖ２）
−２・ｆｃ・Ｌａ・ΔＩｖｆｂ−Ｒａ・Ｉｖｆｂ        ・・・・（２）
【００１５】
ただし、
ｆｃ：キャリア周波数
Ｖｐｎ：主回路直流電圧
Ｌａ：電機子インダクタンス
Ｉｕｆｂ：Ｕ相電流信号
Ｉｖｆｂ：Ｖ相電流信号
ΔＩｕｆｂ：今回のサンプリング時のＵ相電流信号と前回のサンプリング時のＵ相電流信号と差
ΔＩｖｆｂ：今回のサンプリング時のＶ相電流信号と前回のサンプリング時のＶ相電流信号と差
ｔｕ１：ＢＤ１がＯＮで、ＢＤ４又はＢＤ６がＯＮを満たす時間
ｔｕ２：ＢＤ２がＯＮで、ＢＤ３又はＢＤ５がＯＮを満たす時間
ｔｖ１：ＢＤ３がＯＮで、ＢＤ２又はＢＤ６がＯＮを満たす時間
ｔｕ２：ＢＤ４がＯＮで、ＢＤ１又はＢＤ５がＯＮを満たす時間
なお、（１）式、（２）式の演算はキャリア周期（１／２ｆｃ）で実行される。
【００１６】
ここで、ＥＭＦ電圧生成器の動作について詳細に説明する。
図２は、ＥＭＦ電圧生成器の動作を説明するための模式図である。
図において、ＢＤｕは、ＰＷＭ駆動回路２内で生成されたＵ相ＰＷＭ信号で、Ｕ相ＥＭＦ電圧信号Ｖｕｒｅｆとキャリア信号Ｃｓを比較し、ＶｕｒｅｆがＣｓより大きい場合はＨレベルとなり、小さい場合はＬレベルとなる信号である。
【００１７】
電力変換器４のＵ相出力は、ベースドライブ信号ＢＤ１がＨレベルのとき、ほぼ電力変換器４のＰ側電圧（以降Ｖｐと記す）となる。ここで電力変換器４のＶ相出力はベースドライブ信号ＢＤ４がＨレベルのとき、ほぼ電力変換器４のＮ側電圧（以降Ｖｎと記す）となり、Ｕ相−Ｖ相に線間電圧（Ｖｐ−Ｖｎ）が発生する。Ｕ相、Ｖ相、Ｗ相出力の中性点の電圧を（（Ｖｐ＋Ｖｎ）／２）とすると、Ｕ相の相電圧は（Ｖｐ−（Ｖｐ＋Ｖｎ）／２）  ＝（（Ｖｐ−Ｖｎ）／２）となる。また、電力変換器４のＷ相出力はベースドライブ信号ＢＤ６がＨレベルのとき、Ｖｎとなり、Ｕ相−Ｗ相に線間電圧（Ｖｐ−Ｖｎ）が発生する。Ｕ相、Ｖ相、Ｗ相出力の中性点の電圧を（（Ｖｐ＋Ｖｎ）／２）とすると、Ｕ相の相電圧は（Ｖｐ−（Ｖｐ＋Ｖｎ）／２）  ＝（（Ｖｐ−Ｖｎ）／２）となる。
【００１８】
一方Ｕ相出力は、ベースドライブ信号ＢＤ２がＨレベルのとき、Ｖｎとなる。ここで電力変換器４のＶ相出力はベースドライブ信号ＢＤ３がＨレベルのとき、Ｖｐとなり、Ｕ相−Ｖ相に線間電圧（−Ｖｐ＋Ｖｎ）が発生する。Ｕ相、Ｖ相、Ｗ相出力の中性点の電圧を（（Ｖｐ＋Ｖｎ）／２）とすると、Ｕ相の相電圧は（Ｖｎ−（Ｖｐ＋Ｖｎ）／２）  ＝（（−Ｖｐ＋Ｖｎ）／２）となる。また、電力変換器４のＷ相出力はベースドライブ信号ＢＤ５がＨレベルのとき、Ｖｐとなり、Ｕ相−Ｗ相に線間電圧（−Ｖｐ＋Ｖｎ）が発生する。Ｕ相、Ｖ相、Ｗ相出力の中性点の電圧を（（Ｖｐ＋Ｖｎ）／２）とすると、Ｕ相の相電圧は（Ｖｎ−（Ｖｐ＋Ｖｎ）／２）  ＝（（−Ｖｐ＋Ｖｎ）／２）となる。
【００１９】
これらのことから、１サンプリング時間に占めるＵ相巻線に（（Ｖｐ−Ｖｎ）／２）が印加される時間（ｔｕ１）と、（−Ｖｐ＋Ｖｎ）／２）が印加される時間（ｔｕ２）から、Ｕ相の相電圧を推定することができる。
なお、（１）式の直流電圧ＶｐｎはＰ側電圧とＮ側電圧の差（ＰＮ間の電圧）に対応する信号で、電源電圧から、予め所定の値を設定できる。また、ＰＮ間の電圧を検出し、Ａ／Ｄ変換器９によって、デジタル信号に変換してＥＭＦ電圧生成器に供給すれば、より精度の良いＶｐｎを得ることができる。
【００２０】
（１）式の第２項は電機子インダクタンスによる電圧降下分、第３項は電機子抵抗による電圧降下分に対応し、第１項から第２項および第３項を差し引くことによってＵ相の誘起電圧を推定することができる。同様にしてＶ相の誘起電圧を推定できる。
【００２１】
ＵＶＷ／ｄｑ変換器３４は、推定された３相の誘起電圧信号であるＵ相ＥＭＦ電圧信号Ｖｕｅｍｆ、Ｖ相ＥＭＦ電圧信号ＶｖｅｍｆおよびＷ相ＥＭＦ電圧信号Ｖｗｅｍｆを３相２相変換してｑ軸ＥＭＦ電圧信号Ｖｑｅｍｆを生成する。速度信号生成器３５は、ｑ軸ＥＭＦ電圧信号Ｖｑｅｍｆをモータ誘起電圧定数Ｋｅで除して速度信号ωｆｂを生成する。
なお、エンコーダ６からＵＶＷ／ｄｑ変換器３４へ入力されている信号は、３相／２相変換の演算に用いるもので、速度信号の応答性に大きく影響するものではない。
【００２２】
このように、本実施例では、速度検出回路が、モータの誘起電圧を推定するＥＭＦ電圧生成器を備え、キャリア半周期毎に誘起電圧を推定し、この誘起電圧から速度信号を演算しているので、短い周期で高分解能の速度信号が得られる。従って、低回転速度でも、制御系のゲインを上げることができ、応答性の良いモータの速度制御装置および速度検出方法を提供することができる。
【図面の簡単な説明】
【００２３】
【図１】本発明の第１実施例を示すモータ制御装置のブロック図
【図２】本発明の第１実施例におけるＥＭＦ電圧生成器の動作を説明するための模式図
【図３】従来の速度検出器のブロック図
【符号の説明】
【００２４】
１  速度制御回路
２  ＰＷＭ駆動回路
３  速度検出回路
３１、３２  ＥＭＦ電圧生成器
３３  加算器
３４  ＵＶＷ／ｄｑ変換器
３５  速度信号生成器
４  電力増幅回路
５  モータ
６  エンコーダ
７、８  電流検出器
９  Ａ／Ｄ変換器
ωｒｅｆ  速度指令
ωｆｂ  速度信号
Ｖｕｒｅｆ  Ｕ相電圧指令
Ｖｖｒｅｆ  Ｖ相電圧指令
Ｖｗｒｅｆ  Ｗ相電圧指令
ＢＤ１  Ｕ相Ｐ側ベースドライブ信号
ＢＤ２  Ｕ相Ｎ側ベースドライブ信号
ＢＤ３  Ｖ相Ｐ側ベースドライブ信号
ＢＤ４  Ｖ相Ｎ側ベースドライブ信号
Ｖｐｎ  主回路電源直流電圧
Ｉｕｆｂ  Ｕ相電流信号
Ｉｖｆｂ  Ｖ相電流信号
Ｉｗｆｂ  Ｗ相電流信号
Ｖｕｅｍｆ  Ｕ相ＥＭＦ電圧信号
Ｖｖｅｍｆ  Ｖ相ＥＭＦ電圧信号
Ｖｗｅｍｆ  Ｗ相ＥＭＦ電圧信号
Ｖｑｅｍｆ  ｑ軸ＥＭＦ電圧信号
【図１】
2008118793.tif 000003
【図２】
2008118793.tif 000004
【図３】
2008118793.tif 000005