【手続補正書】
【提出日】平成25年11月11日(2013.11.11)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
多孔質ＧａＮを生成する方法であって、
ＧａＮを電解液に曝すステップと、
前記ＧａＮを電源の１つの端子に結合し、前記電解液中に浸漬された電極を前記電源の別の端子に結合して回路を形成するステップと、
前記回路に通電して前記ＧａＮの少なくとも一部分の多孔率を増大させるステップと、を含むことを特徴とする方法。
【請求項２】
５Ｖから６０Ｖまでの間の範囲の電圧を印加するステップをさらに含み、前記ＧａＮは前記電源の正端子に結合されることを特徴とする、請求項１に記載の方法。
【請求項３】
サファイア、シリコン、炭化シリコン、又はバルクＧａＮを含む基板上に前記ＧａＮを配置するステップをさらに含むことを特徴とする、請求項１に記載の方法。
【請求項４】
前記ＧａＮの少なくとも一部分を１０17乃至１０19ｃｍ-3の範囲でドーピングし、ＫＯＨ又はＨＣｌのような前記電解液を準備するステップをさらに含むことを特徴とする、請求項１に記載の方法。
【請求項５】
前記ＧａＮの少なくとも一部分を１０17乃至１０19ｃｍ-3の範囲でドーピングし、シュウ酸のような前記電解液を準備するステップをさらに含むことを特徴とする、請求項１に記載の方法。
【請求項６】
５Ｖから６０Ｖまでの間の範囲内の電圧を印加するステップをさらに含み、前記ドープされたＧａＮが前記電源の正端子に結合されることを特徴とする、請求項５に記載の方法。
【請求項７】
前記通電するステップは、前記ＧａＮの多孔率を調節するために、印加電圧又は電流を制御するステップをさらに含むことを特徴とする、請求項５に記載の方法。
【請求項８】
対応する多孔率プロファイルを生成するために、前記通電するステップの前に、前記ＧａＮにおいてドーピング・プロファイルを形成するステップをさらに含むことを特徴とする、請求項５に記載の方法。
【請求項９】
前記通電するステップは、時間の関数として、印加電圧を０Ｖから６０Ｖまでの間の範囲内の低値と高値の間で制御して、前記多孔率プロファイルを生成するステップをさらに含むことを特徴とする、請求項８に記載の方法。
【請求項１０】
（ａ）シュウ酸のような前記電解液を準備するステップと、
（ｂ）前記ＧａＮを前記電源の前記正端子に結合させるステップと、
（ｃ）０Ｖから６０Ｖまでの間の範囲内の電圧を印加するステップと、
をさらに含むことを特徴とする、請求項１に記載の方法。
【請求項１１】
時間の関数として、前記電圧を０Ｖから６０Ｖまでの間の範囲内の低値と高値の間で前記電圧を切り換えて、多孔率プロファイルを生成するステップをさらに含むことを特徴とする、請求項１０に記載の方法。
【請求項１２】
前記ＧａＮ中にｎ型多層ドーピング・プロファイルを形成するステップをさらに含み、前記通電するステップは、１／４波長分布ブラッグ反射器（ＤＢＲ）の屈折率の周期性を有する多孔率プロファイルを生成することを特徴とする、請求項１０に記載の方法。
【請求項１３】
前記ＧａＮ中に均一なｎ型ドーピングを形成するステップをさらに含み、前記通電するステップにより、前記多孔率プロファイルが１／４波長分布ブラッグ反射器（ＤＢＲ）の屈折率の周期性を有することを特徴とする、請求項１１に記載の方法。
【請求項１４】
２つのこうしたＤＢＲの間にドープされていない又は均一にドープされたＧａＮ構造体を配置し、ファブリ・ペロー光フィルタを形成するステップをさらに含むことを特徴とする、請求項１２に記載の方法。
【請求項１５】
２つのこうしたＤＢＲの間にドープされていない又は均一にドープされたＧａＮ構造体を配置し、ファブリ・ペロー光フィルタを形成するステップをさらに含むことを特徴とする、請求項１３に記載の方法。
【請求項１６】
前記ＧａＮ中にドープされた表面層を形成するようにドーピングするステップをさらに含み、前記通電するステップは、前記ドープされた表面層をＮＰ表面層に変換し、光抽出を増強することを特徴とする、請求項１１に記載の方法。
【請求項１７】
（ａ）前記ＧａＮ中にドーピング・プロファイルを形成するステップと、
（ｂ）前記層をエッチングしてＮＰテンプレートを形成するステップと、
をさらに含むことを特徴とする、請求項１１に記載の方法。
【請求項１８】
前記テンプレート上に、
（ａ）ｎ型ＧａＮと、
（ｂ）ｐ型ＧａＮと、
（ｃ）（ａ）と（ｂ）の間のＩｎＧａＮ／ＧａＮ活性層と、
を配置して発光ダイオード（ＬＥＤ）を形成するステップをさらに含むことを特徴とする、請求項１７に記載の方法。
【請求項１９】
前記ＧａＮ材料中にドーピング・プロファイルを形成するステップと、
前記ＧａＮ材料をエッチングして、第１の低多孔率の連続結晶層と、前記第１の層の下の第２の高多孔率層とをエッチングするステップと、
をさらに含み、前記第２の層は、前記基板からの前記第１の低多孔率の連続結晶層の分離を容易にするように、機械的に脆弱にされていることを特徴とする、請求項８に記載の方法。
【請求項２０】
前記ＧａＮ材料中にドーピング・プロファイルを形成するステップと、
前記ＧａＮ材料をエッチングして、第１の低多孔率の連続結晶層と、前記第１の層の下の第２の高多孔率層とをエッチングするステップと、
をさらに含み、前記第２の層は、前記基板からの前記第１の低多孔率の連続結晶層の分離を容易にするように、機械的に脆弱されていることを特徴とする、請求項９に記載の方法。
【請求項２１】
前記ＧａＮ材料中にドーピング・プロファイルを形成するステップと、
前記ＧａＮ材料をエッチングして、第１の低多孔率の連続結晶層と、前記第１の層の下の第２の高多孔率層とをエッチングするステップと、
をさらに含み、前記第２の層は、前記基板からの前記第１の低多孔率の連続結晶層の分離を容易にするように、機械的に脆弱されていることを特徴とする、請求項１１に記載の方法。
【請求項２２】
前記形成するステップは、前記ＧａＮを１０18乃至１０19ｃｍ-3の範囲の濃度値で均一にドープするステップをさらに含み、前記エッチングするステップは、
（ｉ）第１の継続時間Ｔ1の間、第１の電圧Ｖ1を印加するステップと、
（ｉｉ）第２の継続時間Ｔ2の間、第２の電圧Ｖ2を印加するステップと、
を含むことを特徴とする、請求項２１に記載の方法。
【請求項２３】
前記濃度値は５×１０18ｃｍ-3であり、Ｖ1は５分間の前記第１の継続時間Ｔ1の間１０Ｖであり、Ｖ2は１分間の前記第２の継続時間Ｔ2の間１５Ｖであることを特徴とする、請求項２２に記載の方法。
【請求項２４】
（ａ）前記ＧａＮをドープして、第１のドーピング濃度Ｎ1を有する第１の層と、ドーピング濃度Ｎ2の第２の層とを形成するステップと、
（ｂ）一定期間、一定の電圧を印加するステップと、
をさらに含むことを特徴とする、請求項１９に記載の方法。
【請求項２５】
（ａ）前記ＧａＮを、濃度Ｎ1＝３×１０18ｃｍ-3、及びＮ2＝１×１０19ｃｍ-3でドープするステップと、
（ｂ）５分間、１２Ｖで前記電圧を印加するステップと、
をさらに含むことを特徴とする、請求項２４に記載の方法。
【請求項２６】
電解液中で前記低多孔率の連続結晶層が前記基板から完全に分離するまで、前記エッチング・プロセスをさらに継続することを特徴とする、請求項１９に記載の方法。
【請求項２７】
電解液中で前記低多孔率の連続結晶層が前記基板から完全に分離するまで、前記エッチング・プロセスをさらに継続することを特徴とする、請求項２０に記載の方法。
【請求項２８】
電解液中で前記低多孔率の連続結晶層が前記基板から完全に分離するまで、前記エッチング・プロセスをさらに継続することを特徴とする、請求項２１に記載の方法。
【請求項２９】
（ａ）電解液中で前記低多孔率の連続結晶層が前記基板から分離する前に、前記エッチング・プロセスを停止するステップと、
（ｂ）前記低多孔率の連続結晶層をターゲット・ウェハ又はポリマー・スタンプにウェハ接合するステップと、
（ｃ）前記接合された低多孔率の連続結晶層を前記基板から機械的に剥離するステップと、
をさらに含むことを特徴とする、請求項１９に記載の方法。
【請求項３０】
サファイア、シリコン、炭化シリコン、又はバルクＧａＮを含む基板上に前記ＧａＮを配置するステップをさらに含むことを特徴とする、請求項１９に記載の方法。
【請求項３１】
（ａ）エピタキシャル成長技術を用いて、前記多孔質構造体上にデバイス又はエピタキシャル構造体を成長させるステップと、
（ｂ）ステップ（ａ）の間の同時アニール及び変形を介して、（ａ）における前記デバイス又はエピタキシャル構造体の下に、機械的強度が脆弱にされた埋込みボイド層を形成するステップと、
（ｃ）キャリア・ウェハを前記デバイス構造体の表面にウェハ接合するステップと、
（ｄ）前記埋込みボイド層において、前記基板から前記デバイス構造体及び前記キャリア・ウェハをへき開するステップと、
をさらに含むことを特徴とする、請求項８に記載の方法。
【請求項３２】
前記基板上のＧａＮの残りの部分を研磨し、（ａ）から(ｄ)までを繰り返すステップをさらに含むことを特徴とする、請求項３１に記載の方法。
【請求項３３】
サファイア、シリコン、炭化シリコン、又はバルクＧａＮを含む基板上に前記ＧａＮを配置するステップをさらに含むことを特徴とする、請求項３１に記載の方法。
【請求項３４】
ＭＯＣＶＤ、ＨＶＰＥ、又はＭＢＥのうちの１つであるエピタキシャル法を用いて、前記デバイス構造体を成長させるステップをさらに含むことを特徴とする、請求項３１に記載の方法。
【請求項３５】
（ａ）電解液中で前記低多孔率の連続結晶層が前記基板から分離する前に、前記エッチング・プロセスを停止するステップと、
（ｂ）前記低多孔率の連続結晶層をターゲット・ウェハ又はポリマー・スタンプにウェハ接合するステップと、
（ｃ）前記接合された低多孔率の連続結晶層を前記基板から機械的に剥離するステップと、
をさらに含むことを特徴とする、請求項２０に記載の方法。
【請求項３６】
サファイア、シリコン、炭化シリコン、又はバルクＧａＮを含む基板上に前記ＧａＮを配置するステップをさらに含むことを特徴とする、請求項２０に記載の方法。
【請求項３７】
（ａ）エピタキシャル成長技術を用いて、前記多孔質構造体上にデバイス又はエピタキシャル構造体を成長させるステップと、
（ｂ）ステップ（ａ）の間の同時アニール及び変形を介して、（ａ）における前記デバイス又はエピタキシャル構造体の下に、機械的強度が脆弱にされた埋込みボイド層を形成するステップと、
（ｃ）キャリア・ウェハを前記デバイス構造体の表面にウェハ接合するステップと、
（ｄ）前記埋込みボイド層において、前記基板から前記デバイス構造体及び前記キャリア・ウェハをへき開するステップと、
をさらに含むことを特徴とする、請求項９に記載の方法。
【請求項３８】
前記基板上のＧａＮの残りの部分を研磨し、（ａ）から(ｄ)までを繰り返すステップをさらに含むことを特徴とする、請求項３７に記載の方法。
【請求項３９】
サファイア、シリコン、炭化シリコン、又はバルクＧａＮを含む基板上に前記ＧａＮを配置するステップをさらに含むことを特徴とする、請求項３７に記載の方法。
【請求項４０】
ＭＯＣＶＤ、ＨＶＰＥ、又はＭＢＥのうちの１つであるエピタキシャル法を用いて、前記デバイス構造体を成長させるステップをさらに含むことを特徴とする、請求項３７に記載の方法。
【請求項４１】
（ａ）電解液中で前記低多孔率の連続結晶層が前記基板から分離する前に、前記エッチング・プロセスを停止するステップと、
（ｂ）前記低多孔率の連続結晶層をターゲット・ウェハ又はポリマー・スタンプにウェハ接合するステップと、
（ｃ）前記接合された低多孔率の連続結晶層を前記基板から機械的に剥離するステップと、
をさらに含むことを特徴とする、請求項２１に記載の方法。
【請求項４２】
サファイア、シリコン、炭化シリコン、又はバルクＧａＮを含む基板上に前記ＧａＮを配置するステップをさらに含むことを特徴とする、請求項２１に記載の方法。
【請求項４３】
（ａ）エピタキシャル成長技術を用いて、前記多孔質構造体上にデバイス又はエピタキシャル構造体を成長させるステップと、
（ｂ）ステップ（ａ）の間の同時アニール及び変形を介して、（ａ）における前記デバイス又はエピタキシャル構造体の下に、機械的強度が脆弱にされた埋込みボイド層を形成するステップと、
（ｃ）キャリア・ウェハを前記デバイス構造体の表面にウェハ接合するステップと、
（ｄ）前記埋込みボイド層において、前記基板から前記デバイス構造体及び前記キャリア・ウェハをへき開するステップと、
をさらに含むことを特徴とする、請求項１１に記載の方法。
【請求項４４】
前記基板上のＧａＮの残留部分を研磨するステップ、及び（ａ）から(ｄ)までを繰返すステップをさらに含むことを特徴とする、請求項４３に記載の方法。
【請求項４５】
サファイア、シリコン、炭化シリコン、又はバルクＧａＮを含む基板上に前記ＧａＮを配置するステップをさらに含むことを特徴とする、請求項４３に記載の方法。
【請求項４６】
ＭＯＣＶＤ、ＨＶＰＥ、又はＭＢＥのうちの１つであるエピタキシャル法を用いて、前記デバイス構造体を成長させるステップをさらに含むことを特徴とする、請求項４３に記載の方法。
【請求項４７】
ナノ結晶を製造する方法であって、
（ａ）薄いｎ型ドープ表面層を有するＧａＮ又はＩｎＧａＮのうちの少なくとも１つを含む材料を準備するステップと、
（ｂ）前記材料を電解液に曝すステップと、
（ｃ）前記材料を電源の１つの端子に結合し、前記電解液中に浸漬された電極を前記電源の別の端子に結合して回路を形成するステップと、
（ｄ）前記回路に通電して前記回路を通る電流を駆動するステップと、
を含み、前記電流は前記材料の表面において薄い多孔質層を生成するように働き、
（ｅ）前記多孔質層に機械的撹乱をもたらし、前記多孔質層を破壊してナノ結晶にするステップをさらに含むことを特徴とする方法。
【請求項４８】
超音波発生装置を用いて、音波の形態の前記機械的撹乱をもたらすステップをさらに含むことを特徴とする、請求項４７に記載の方法。
【請求項４９】
電極を製造する方法であって、
（ａ）薄いｎ型ドープ表面層を有するＧａＮ又はＩｎＧａＮのうちの少なくとも１つを含む材料を準備するステップと、
（ｂ）前記材料を電解液に曝すステップと、
（ｃ）前記材料を電源の１つの端子に結合し、前記電解液中に浸漬された電極を前記電源の別の端子に結合して回路を形成するステップと、
（ｄ）前記回路に通電して前記材料を通る電流を駆動するステップと、
を含み、前記電流は、電気分解、水分解、又は光合成プロセスの用途のための電極として使用するのに適した構造体を生成するように、前記表面上に薄い多孔質相を生成するように働くことを特徴とする方法。
【請求項５０】
太陽光利用の効率的な水分解方法であって、
（ａ）請求項４９に記載の方法に従って製造された多孔質ＧａＮ又はＩｎＧａＮ電極のアノードを準備するステップと、
（ｂ）金属カソード電極を準備するステップと、
（ｃ）前記アノード及び前記カソードを電解液に曝すステップと、
（ｄ）電気回路を形成するように、前記アノード及び前記カソードを電気的に接続するステップと、
（ｅ）前記回路内に光電流を誘起するように、前記アノードを太陽放射に曝し、これにより光化学水分解の化学反応を推進するステップと、
を含むことを特徴とする方法。
【請求項５１】
請求項１２又は請求項１３に記載の方法に従って製造される１／４波長分布ブラッグ反射器（ＤＢＲ）。
【請求項５２】
請求項１４又は請求項１５に記載の方法に従って製造されるファブリ・ペロー光フィルタ。
【請求項５３】
請求項１６に記載の方法に従って製造されるＮＰ表面層。
【請求項５４】
請求項１７に記載の方法に従って製造されるＮＰテンプレート。
【請求項５５】
請求項４７に従って製造される１つ又はそれ以上のナノ結晶。
【請求項５６】
請求項４９に従って製造される多孔質電極。
【請求項５７】
多孔質ＧａＮを生成する方法であって、
サファイア、シリコン、炭化シリコン、又はバルクＧａＮを含む基板上に前記ＧａＮを配置してＧａＮ層を形成するステップと、
前記ＧａＮ層をエッチングして、前記ＧａＮ層の少なくとも一部を多孔質とするステップと、
アニールより前記多孔質の多孔率を高めるステップと、
エピタキシャル層を前記基板から分離するステップと、
を含むことを特徴とする方法。