(57)【要約】【課題】列電流発生回路のトランジスタの電気的特性のばらつきを軽減し、ＥＬ素子により表示される画像の縦筋を抑制する。  【解決手段】二次元状に配置された複数のＥＬ素子に対して、複数のＥＬ素子の列毎に信号電流を供給する複数の列電流発生回路とを有し、列電流発生回路は、信号をゲートの電位として保持し、ゲート電位に対応する信号電流を出力するトランジスタＭ３を有し、トランジスタＭ３は、分散配置され且つソース、ドレインどうしが並列接続された複数のトランジスタ素子Ｍ３１〜Ｍ３３で構成され、トランジスタ素子Ｍ３１〜Ｍ３３は、ＥＬ素子の列並び方向に列ピッチで配置されるとともに、ＥＬ素子の行並び方向に一定ピッチで配置されている。  【選択図】図１
2008009276.tif 000002
【特許請求の範囲】
【請求項１】
二次元状に配置された複数の発光素子に対して、該複数の発光素子の列毎に信号電流を供給する複数の列電流発生回路とを有する表示装置において、
前記列電流発生回路は、分散配置され且つ主電極が並列接続された複数のトランジスタ素子を有し、
前記複数のトランジスタ素子は、信号を共通接続された制御電極の電位として保持し、該電位に対応する前記信号電流を共通接続された一方の主電極から出力し、さらに前記複数のトランジスタ素子は、前記複数の発光素子の列並び方向に前記複数の発光素子の列ピッチ又は列ピッチのｎ倍（ｎは２以上の自然数）で配置され、且つ前記複数の発光素子の行並び方向に一定ピッチで配置されていることを特徴とする表示装置。
【請求項２】
請求項１に記載の表示装置において、各列電流発生回路の入力信号端子と前記複数のトランジスタ素子の前記制御電極とが容量素子を介して接続されていることを特徴とする表示装置。
【請求項３】
請求項１又は２に記載の表示装置において、各列電流発生回路の前記入力信号端子と出力信号端子とが前記複数の発光素子の列ピッチを超えて配置されていることを特徴とする表示装置。
【請求項４】
請求項１から３のいずれか１項に記載の表示装置において、前記複数のトランジスタ素子の半導体層はレーザビーム照射により多結晶化された半導体層からなり、
前記発光素子の列並び方向及び行並び方向、又は前記発光素子の行並び方向及び列並び方向は、前記レーザビームのスキャン方向及び該スキャン方向と垂直な方向と一致することを特徴とする表示装置。
【請求項５】
請求項１から４のいずれか１項に記載の表示装置において、前記複数の発光素子の各発光素子毎に設けられ、各発光素子に電流を供給する制御を行う複数の画素回路を有し、前記信号電流は前記画素回路に対して供給されることを特徴とする表示装置。
【請求項６】
請求項１から５のいずれか１項に記載の表示装置において、前記発光素子はＥＬ素子である表示装置。
【請求項７】
請求項１から６のいずれか１項に記載の表示装置と、被写体を撮像する撮像部と、前記撮像部で撮像された信号を処理する映像信号処理部と、を備え、前記映像信号処理部で信号処理された映像信号を前記表示装置で表示してなる情報処理装置。
【請求項８】
二次元行列状に配置された複数の機能素子に対して、該複数の機能素子の列毎に信号電流を供給する複数の列電流発生回路において、
各列電流発生回路は、制御電極に入力される信号電圧を信号電流に変換するための、主電極が並列接続された複数のトランジスタ素子を有し、
前記複数のトランジスタ素子は、前記複数の機能素子の列並び方向に分散して配置されていることを特徴とする列電流発生回路。
【請求項９】
電気光学素子に接続された二次元行列状に配置された複数の画素回路と、該複数の画素回路の列毎に信号電流を供給する複数の列電流発生回路と、を有する表示装置において、
各列電流発生回路は、制御電極に入力される信号電圧を信号電流に変換するための、主電極が並列接続された複数のトランジスタ素子を有し、
前記複数のトランジスタ素子は、前記複数の機能素子の列並び方向に分散して配置されていることを特徴とする表示装置。
【請求項１０】
請求項１から６及び９のいずれか１項に記載の表示装置において、前記トランジスタ素子は非単結晶半導体からなる活性層を有することを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示装置及びそれを用いた情報処理装置に係わり、特に二次元状に配置された複数の発光素子に対して、該複数の発光素子の列毎に信号電流を供給する複数の列電流発生回路とを有する表示装置及びそれを用いた情報処理装置に関する。
【背景技術】
【０００２】
ＥＬ素子は電流注入により発光する発光素子であって、その発光制御方式に電流設定方式がある。図１１にＥＬ素子を含んだ電流設定方式の画素回路の構成例を示す。ＥＬ素子を除く部分が画素回路である。Ｐ１１及びＰ１２が走査信号であり、情報信号として電流データＩdataが入力される。ＥＬ素子の陽極（図１１中のＡ）は薄膜トランジスタ（ＴＦＴ）ＭＰ４のドレイン端子に接続されており、陰極（図１１中のＫ）は接地電位ＧＮＤに接続されている。ＭＰ１、ＭＰ２、ＭＰ４がＰ型の薄膜トランジスタ（ＰＭＯＳトランジスタ）であり、ＭＰ３がＮ型の薄膜トランジスタ（ＮＭＯＳトランジスタ）である。以下に画素回路の動作について説明する。
【０００３】
電流データＩdataが入力される時、走査信号Ｐ１１としてＨＩＧＨレベルの信号が走査線１０４に入力され、走査信号Ｐ１２としてＬＯＷレベルの信号が走査線１０５に入力される。このとき、トランジスタＭＰ２、ＭＰ３がＯＮ状態、トランジスタＭＰ４はＯＦＦ状態となる。このときトランジスタＭＰ４は導通状態でないため、ＥＬ素子には電流が流れない。電流データＩdataによりトランジスタＭＰ１の電流駆動能力に応じた電圧が、トランジスタＭＰ１のゲート端子と電源電位ＶCCの間に配置された容量Ｃに生じる。このようにして、ＥＬ素子に流す電流をトランジスタＭＰ１のゲートの電位として保持する。
【０００４】
ＥＬ素子に電流を供給する時は、走査信号Ｐ１１はＬＯＷレベルの信号、走査信号Ｐ１２はＨＩＧＨレベルの信号を入力する。このときトランジスタＭＰ４がＯＮ、トランジスタＭＰ２，ＭＰ３がＯＦＦとなる。トランジスタＭＰ４が導通状態であるため、容量Ｃに生じた電圧により、トランジスタＭＰ１の電流駆動能力に応じた電流がＥＬ素子に供給され、その供給された電流に応じた輝度でＥＬ素子が発光する。
【０００５】
次に上記画素回路及びＥＬ素子を２次元状に配置したＥＬ表示装置の回路構成を図１２に示す。Ｒ（赤）Ｇ（緑）Ｂ（青）入力映像信号２１０（以下、入力映像信号）がＥＬパネルの水平画素数の３倍数設けられた列電流発生回路２０１に入力される。その後、水平制御信号２１１ａは入力回路２０６に入力され、水平制御信号２１１が入力回路２０６から出力されて水平シフトレジスタ２０３に入力される。
【０００６】
補助列制御信号２１３ａは入力回路２０８に入力され、補助列制御信号２１３が入力回路２０８から出力されてゲート回路２０４及び２１６に入力される。水平シフトレジスタ２０３の各列に対応した出力端子に出力された水平サンプリング信号群２１７はゲート回路２１６から出力される制御信号２２１が入力されたゲート回路２１５に入力される。そして、ゲート回路２１５で変換された水平サンプリング信号群２１８が列電流発生回路２０１に入力される。列電流発生回路２０１はゲート回路２０４から出力される制御信号２１９が入力されている。垂直制御信号２１２ａは入力回路２０７に入力され、入力回路２０７から垂直制御信号２１２が出力されて垂直シフトレジスタ２０５に入力され、走査信号が行制御線３０４に入力される。
【０００７】
列電流発生回路２０１からのデータ信号はデータ線３０２を介して各画素回路に入力される。２０９は画素回路とＥＬ素子から構成される画素領域を示す。列電流発生回路２０１の１例の回路構成を図１３に示す。また、その動作を図１４のタイミングチャートに示す。この回路は特許文献１に開示されたもので、詳細な構成及び動作については、特許文献１に開示されているので、ここではその概略を説明する。
【０００８】
入力映像信号videoはトランジスタＭ１のソース及びトランジスタＭ７のソースに入力され、トランジスタＭ１のゲート、トランジスタＭ７のゲートには各々水平サンプリング信号ＳＰａ、ＳＰｂが入力される。
【０００９】
トランジスタＭ１のドレインは容量Ｃ１の一方の端子に接続される。容量Ｃ１の他方の端子はトランジスタＭ２のドレインとトランジスタＭ３のゲートと容量Ｃ２の一方の端子とに接続される。トランジスタＭ３のドレイン及び容量Ｃ２の他方の端子はＧＮＤに接続される。トランジスタＭ２のゲートには制御信号Ｐ１が入力される。
【００１０】
またトランジスタＭ２とトランジスタＭ３のソースはトランジスタＭ４のドレインとトランジスタＭ６のドレインに接続される。トランジスタＭ４のゲートとトランジスタＭ６のゲートには制御信号Ｐ２、Ｐ３がそれぞれ入力される。トランジスタＭ６のソースはデータ線に接続され、データ線には電流データＩdataが出力される。トランジスタＭ４のソースはトランジスタＭ５を介して電源ＶCCに接続される。
【００１１】
以上の説明はトランジスタＭ１のドレインの後の回路構成について説明したが、トランジスタＭ７のドレインの後の回路構成も同様な構成である。すなわち、容量Ｃ１，Ｃ２、トランジスタＭ２〜Ｍ６は容量Ｃ３，Ｃ４、トランジスタＭ８〜Ｍ１２に対応している。トランジスタＭ１〜Ｍ６、容量Ｃ１，Ｃ２の回路は例えば奇数画素行の書き込みに用いられ、トランジスタＭ７〜Ｍ１２、容量Ｃ３，Ｃ４の回路は例えば偶数画素行の書き込みに用いられる。
【００１２】
薄膜トランジスタ（ＴＦＴ）の応答速度を向上させようとする場合、アモルファスシリコン（a-Si）よりも電子移動度の大きいポリシリコン（p-Si）が用いることが好ましい。ガラス基板等の絶縁基板上にポリシリコン層を形成する場合、エキシマレーザビーム等のレーザビームを照射してa-Siを加熱溶解し、再結晶化させてp-Siを形成することが一般に行われている。
【００１３】
レーザビームによるレーザアニールに起因した特性バラツキを抑えるために、有機ＥＬ表示装置の画素回路のトランジスタを、複数のＴＦＴを並列接続することで構成することの開示が特許文献２の図６、図７にある。
【特許文献１】特開２００４−１４５２９６号公報
【特許文献２】特開２００２−１７５０２９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
図１３に示した列電流発生回路のトランジスタとして、ポリシリコンのような非単結晶半導体膜を活性層として有するトランジスタを採用した場合、結晶粒の大きさがばらつき、トランジスタの増幅率等の電気的特性にばらつきを生ずる。この結果、列電流発生回路により供給される電流もばらつきを生じ、ＥＬ素子により表示される画像に縦筋が現れるような表示不均一性を生ずることがある。
【課題を解決するための手段】
【００１５】
本発明は、二次元行列状に配置された複数の機能素子に対して、該複数の機能素子の列毎に信号電流を供給する複数の列電流発生回路において、各列電流発生回路は、制御電極に入力される信号電圧を信号電流に変換するための、主電極が並列接続された複数のトランジスタ素子を有し、前記複数のトランジスタ素子は、前記複数の機能素子の列並び方向に分散して配置されていることを特徴とする。
【００１６】
本発明の表示装置は、電気光学素子に接続された二次元行列状に配置された複数の画素回路と、該複数の画素回路の列毎に信号電流を供給する複数の列電流発生回路と、を有する表示装置において、各列電流発生回路は、制御電極に入力される信号電圧を信号電流に変換するための、主電極が並列接続された複数のトランジスタ素子を有し、前記複数のトランジスタ素子は、前記複数の機能素子の列並び方向に分散して配置されていることを特徴とする。
【００１７】
また、本発明は、二次元状に配置された複数の発光素子に対して、該複数の発光素子の列毎に信号電流を供給する複数の列電流発生回路とを有する表示装置において、前記列電流発生回路は、分散配置され且つ主電極が並列接続された複数のトランジスタ素子を有し、
前記複数のトランジスタ素子は、信号を共通接続された制御電極の電位として保持し、該電位に対応する前記信号電流を共通接続された一方の主電極から出力し、さらに前記複数のトランジスタ素子は、前記複数の発光素子の列並び方向に前記複数の発光素子の列ピッチ又は列ピッチのｎ倍（ｎは２以上の自然数）で配置され、且つ前記複数の発光素子の行並び方向に一定ピッチで配置されていることを特徴とする。
【００１８】
本発明においては、トランジスタ素子が非単結晶半導体からなる活性層を有することが好ましいものである。
【発明の効果】
【００１９】
本発明の表示装置によれば、列電流発生回路のトランジスタの増幅率や閾値等の電気的特性のばらつきを見かけ上抑制することができる。この結果、同じ輝度レベルに相当する入力信号電圧が変換され列電流発生回路から供給される信号電流のばらつきを抑制し、電気光学素子により表示される画像の縦筋を抑えることができる。
【００２０】
また、このような信号電流の不均一性の抑制は、電気光学素子のみならず、電流駆動される負荷となる機能素子（発光素子、トランジスタ素子、トランジスタ回路など）一般の動作均一性を向上させることができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態について図面を用いて詳細に説明する。
【００２２】
（実施形態１）
本実施形態の表示装置について比較例を参照して説明する。本発明の表示装置は、機能素子としての画素回路と、電気光学素子としてＥＬ素子とを有する。表示装置の画素回路、ＥＬ表示装置の回路及び列電流発生回路の構成は図１１、図１２、図１３に示した構成と同じなので、ここでは説明を省略する。
【００２３】
図１３に示した列電流発生回路をパターン設計した場合の本発明の実施形態を図１及び図２に示す。また、比較例の列電流発生回路のパターンを図３及び図４に示す。図１及び図３は一列の列電流発生回路の回路構成を示す図、図２及び図４は三色（ＲＧＢ）カラー表示を行った場合の三列の列電流発生回路の回路構成を示す図である。
【００２４】
図１に示す本実施形態の列電流発生回路と図３に示す比較例の列電流発生回路との違いは、図３ではトランジスタＭ３及びＭ９を１つのトランジスタ素子、図１ではトランジスタＭ３及びＭ９をそれぞれ３つのトランジスタ素子から構成している点である。トランジスタＭ３及びＭ９は、信号を制御電極となるゲートの電位として保持し、該電位に対応する信号電流を出力するトランジスタとなる。列電流発生回路のトランジスタＭ３及びＭ９を含む各トランジスタはガラス基板や樹脂基板等の絶縁性表面を有する基板上に形成されたｐ−Ｓｉからなる非単結晶半導体の活性層を有する。
【００２５】
図１に示す本実施形態では、トランジスタＭ３を分散配置された３つのトランジスタ素子Ｍ３１，Ｍ３２，Ｍ３３から構成している。そして、図１５に示すように、トランジスタ素子Ｍ３１，Ｍ３２，Ｍ３３の制御電極となるゲート、主電極となるソース、ドレインは共通に接続され、並列に接続されている。ここで、トランジスタ素子Ｍ３１，Ｍ３２，Ｍ３３はＥＬ素子の列の並び方向（図１のＹ方向）にＥＬ素子の列ピッチで配置されるとともに、ＥＬ素子の行の並び方向（図１のＸ方向）に一定ピッチで配置されている。このように、トランジスタＭ３を分散配置された３つのトランジスタ素子Ｍ３１，Ｍ３２，Ｍ３３の並列接続により構成することで、ｐ−Ｓｉの粒界の変動の影響を軽減できる。なお、ここでは、トランジスタＭ３を分散配置された３つのトランジスタ素子で構成しているが、２つ以上のトランジスタ素子で構成されていればよい。分散させるトランジスタ素子の数はｐ−Ｓｉの粒界の変動周期や専有面積の増大等を考慮して適宜決められる。
【００２６】
トランジスタＭ９のトランジスタ素子はトランジスタＭ３のトランジスタ素子と同数に設けられ、３つのトランジスタ素子Ｍ９１，Ｍ９２，Ｍ９３から構成している。
【００２７】
図２に示す本実施形態では、図４に示すトランジスタＭＢ３、ＭＧ３、ＭＲ３をそれぞれ分散配置された３つのトランジスタ素子ＭＢ３１〜ＭＢ３３、ＭＧ３１〜ＭＧ３３、ＭＲ３１〜ＭＲ３３から構成している。またトランジスタＭＢ９、ＭＧ９、ＭＲ９をそれぞれ分散配置された３つのトランジスタ素子ＭＢ９１〜ＭＢ９３、ＭＧ９１〜ＭＧ９３、ＭＲ９１〜ＭＲ９３から構成している。
【００２８】
以下、３つのトランジスタ素子をＥＬ素子の列ピッチに合わせて分散させる作用について図５及び図６を用いて更に説明する。図５は本実施形態におけるトランジスタ素子の配置を示す構成図、図６は比較例におけるトランジスタ素子の配置を示す構成図である。なお、図５及び図６では簡略化のためにトランジスタ素子を四角で示している。
【００２９】
３列分のトランジスタＭ３をそれぞれ３つのトランジスタ素子からなるトランジスタ群で構成する。図５及び図６において、第１トランジスタ素子群のトランジスタ素子をＭ３１−１、３２−１、３３−１とする。第２トランジスタ素子群のトランジスタ素子をＭ３１−２、３２−２、３３−２とし、第３トランジスタ素子群のトランジスタ素子をＭ３１−３、３２−３、３３−３とする。
【００３０】
図５（ａ）に示すように、トランジスタをＹ方向にＥＬ素子の列ピッチＬ分ずらして配置する。例えば、第１トランジスタ素子群のトランジスタ素子Ｍ３２−１はトランジスタ素子Ｍ３１−１に対して列ピッチＬ分ずらして配置され、トランジスタ素子Ｍ３３−１はトランジスタ素子Ｍ３２−１に対して列ピッチＬ分ずらして配置される。
【００３１】
すると、トランジスタ素子はＸ方向に列状に配置される。第１のトランジスタ素子群のトランジスタ素子Ｍ３１−１、Ｍ３２−１、Ｍ３３−１はＫ−２列、Ｋ−１列、Ｋ列の位置に配され、第２のトランジスタ素子群のトランジスタ素子Ｍ３１−２、Ｍ３２−２、Ｍ３３−２はＫ−1列、Ｋ列、Ｋ＋１列の位置に配される。また、第３のトランジスタ素子群のトランジスタ素子Ｍ３１−３、Ｍ３２−３、Ｍ３３−３はＫ列、Ｋ＋１列、Ｋ＋２列の位置に配される。
【００３２】
一のトランジスタ素子群のトランジスタ素子は、異なるトランジスタ素子群のトランジスタ素子と同列に配される。例えばＫ列に着目すると、トランジスタ素子Ｍ３１−３、Ｍ３２−２、Ｍ３３−１がＫ列に配され、第１〜第３トランジスタ群のトランジスタ素子が同列に配される。ここで、Ｙ方向のｐ−Ｓｉの粒界の変動を考えると、トランジスタ素子Ｍ３１−３、Ｍ３２−２、Ｍ３３−１はＸ方向に同列に配されるため、Ｙ方向の粒界の変動はほぼ同じか又は近くなる。そのため、各トランジスタ素子群からの加算された電流は、他のトランジスタ素子群からの加算された電流と相関性が高い。
【００３３】
一方、図６に示すように、３つのトランジスタ素子のずらし幅を発光素子の列ピッチＬよりも大きい幅Ｐ（Ｐ＞Ｌ）とすると、トランジスタ素子はＸ方向に列状に配置されない。例えばトランジスタＭ３１−３、Ｍ３２−２、Ｍ３３−１に着目すると、トランジスタ素子Ｍ３１−３とトランジスタ素子Ｍ３２−２とは一部Ｘ方向において隣接するものの、トランジスタ素子Ｍ３１−３とトランジスタ素子Ｍ３３−１とは隣接しない。よって、各トランジスタ素子群からの加算された電流は、他のトランジスタ素子群からの加算された電流との相関性が、図５（ａ）の構成に比べて低くなる。
【００３４】
トランジスタ素子は列の並び方向に発光素子の列ピッチと同じにずらす必要は必ずしもなく、発光素子の列ピッチのｎ倍（ｎは２以上の自然数）であってもよい。発光素子の列ピッチは表示装置の解像度により変わるので、ｐ−Ｓｉの粒界の変動ピッチが発光素子の列ピッチよりも大きくなる場合には、発光素子の列ピッチのｎ倍（ｎは２以上の自然数）とする。こうすることで、ｐ−Ｓｉの粒界の変動ピッチを発光素子の列ピッチよりも小さくする。
【００３５】
上記本実施形態の作用は、トランジスタ素子のずらし幅が、列ピッチ又は列ピッチのｎ倍と完全に一致しなくとも生ずる。すなわち、図５（ｂ）に示すように、トランジスタ素子の形成領域（ソースドレイン領域及びチャネル領域）の幅Ｎにトランジスタ素子群を構成する、隣接する１又は２以上のトランジスタ素子の形成領域が重なるようにに形成すれば上記作用は生ずる。従って本願において、「前記複数のトランジスタ素子は、前記複数の発光素子の列並び方向に前記複数の発光素子の列ピッチ又は列ピッチのｎ倍（ｎは２以上の自然数）で配置される」とは、図５（ｂ）に示すような態様も含むものである。
【００３６】
なお、既に述べたように、一般に速い応答速度の要求されるトランジスタを薄膜トランジスタ（ＴＦＴ）で構成する場合、a-Siよりも電子移動度の大きいp-Siが用いることが好ましい。そして、ガラス基板等の絶縁基板上にポリシリコン層を形成する場合、エキシマレーザビーム等のレーザビームを照射してa-Siを加熱溶解し、再結晶化させてp-Siを形成することが一般に行われている。
本実施形態の列電流発生回路の分散されたトランジスタ素子を、レーザビームの照射により形成されるポリシリコンで形成するときには、トランジスタ素子をレーザビーム長方向とスキャン方向に分散配置することが望ましい。エキシマレーザビーム等のレーザビームをアモルファスシリコン等のアモルファス半導体に照射して多結晶化（ポリ化）する場合、図８に示すように、アモルファス半導体層１２を照射面が帯状となるレーザビーム１１で照射し、スキャン方向に移動させていく。このとき、レーザビーム１１のスキャン方向及びスキャン方向と垂直な方向（レーザビーム長方向）において、多結晶の粒界にバラツキを生ずる。
【００３７】
図９に示すように、本実施形態の列電流発生回路２３のトランジスタとしてポリシリコンを用いた場合、ガラス基板等の絶縁性基板上にアモルファスシリコン等のアモルファス半導体層を形成し、レーザビームを図中の矢印のスキャン方向にスキャンする。２１はレーザビーム、２２は垂直シフトレジスタ、２４は画素回路が形成される領域を示す。
【００３８】
図１に示したトランジスタ素子Ｍ３１〜Ｍ３３、Ｍ９１〜Ｍ９３の非単結晶半導体層をポリシリコンで形成する場合、図９に示すようにレーザビームを図中のスキャン方向にスキャンして形成する。このとき、図１のＸ方向とＹ方向、又はＹ方向とＸ方向はレーザビームのスキャン方向、レーザビーム方向と一致させることが望ましい。このように配置すればレーザビームのスキャン方向及びスキャン方向と垂直な方向（レーザビーム長方向）において生じた多結晶の粒界にバラツキにより生ずるトランジスタの特性バラツキを抑制することができる。ただし、ＥＬ素子の列の並び方向及び行の並び方向と、レーザビームのスキャン方向、レーザビーム方向とを完全に一致させる必要は必ずしもない。素子設計上、製造工程上の要因からＥＬ素子の列の並び方向及び行の並び方向と、レーザビームのスキャン方向、レーザビーム方向がずれることもあり、本願において「一致」とは実質的に一致と判断されるようなバラツキも含むものである。
【００３９】
なお、トランジスタの特性バラツキはレーザビームの照射による要因だけでなく、他の製造条件のバラツキによっても生ずる。図１〜図６を用いて説明した本実施形態の構成がレーザビームの照射以外の製造条件の要因によるバラツキによって生ずるトランジスタの電気的特性のバラツキを抑制できることはいうまでもない。したがって、レーザビームのスキャン方向と関係なく、本実施形態の構成を用いることができる。
【００４０】
列電流バラツキは総和電流検出方式で検出し均一化することができる。図７は総和電流検出方式により列電流バラツキを検出、均一化する回路を示す図である。総和電流検出方式において、隣接する６個の列電流発生回路の電圧電流変換特性の均一化が重要であり、本実施形態の列電流発生回路の構成が好適に用いられる。
【００４１】
図７において、ＧｍＡ及びＧｍＢは図１３及び図２に示した列電流発生回路（Ｇｍ）を示す。通常動作時にはスイッチＳ３は「１」側に切り換えられ、スイッチＳ１、Ｓ２はトグル動作を行いＧｍＡ、ＧｍＢの一方から信号電流が各列に供給される。一方、総和電流検出時にはスイッチＳ３は「２」側に切り換えられ、スイッチＳ１、Ｓ２は双方オンされる。それぞれＧｍＡ及びＧｍＢからなる６つの列電流発生回路（Ｇｍ）から共通線に電流が供給され、電流バッファを介して総和電流が検出抵抗Ｒｓに流れる。検出抵抗Ｒｓの電圧をアナログデジタル変換器（ＡＤＣ）を通してデジタル信号に変換し、補正係数演算処理を行い、データ信号Ｒdata、Ｇdata、Ｂdataに補正係数を掛けて列電流バラツキを補正する。補正されたデータ信号はデジタルアナログ変換器（ＤＡＣ）、増幅器を通して列電流発生回路（Ｇｍ）に入力する。
【００４２】
本実施形態の表示装置はＥＬ表示装置に限定されるものではなく、機能素子として、電流により光又は電子を放出する電気光学素子であればよい。具体的には、有機ＥＬ素子、表面伝導型電子放出素子などである。また、機能素子は、上述した実施形態のように、トランジスタ回路（画素回路）やトランジスタ素子であってもよい。また、本実施形態ではトランジスタ等のアクティブ素子を画素ごとに配置し、アクティブ素子を介して発光素子を制御するアクティブマトリクス型表示装置について説明した。しかしながら、本発明に係わる列電流発生回路は発光素子に直接電流を供給するパッシブマトリクス型表示装置にも適用可能である。
【００４３】
（実施形態２）
上述した実施形態１の表示装置は情報処理装置を構成できる。この情報処理装置は携帯電話、携帯コンピュータ、スチルカメラもしくはビデオカメラ等、もしくはそれらの各機能の複数を実現する装置である。情報処理装置は情報入力部を備えている。例えば、携帯電話の場合には情報入力部はアンテナを含んで構成される。ＰＤＡや携帯パソコンの場合には情報入力部はネットワークに対するインターフェース部を含んで構成される。スチルカメラやムービーカメラの場合には情報入力部はＣＣＤやＣＭＯＳなどによるセンサ部（撮像部）を含んで構成される。
【００４４】
以下本発明の好適な実施形態として、上述した実施形態１に記載の表示装置を用いたデジタルカメラについて説明する。
【００４５】
図１０はデジタルスチルカメラの一例のブロック図である。図中、１２９はシステム全体、１２３は被写体を撮像する撮影部、１２４は映像信号処理回路、１２５は表示パネル、１２６はメモリ、１２７はＣＰＵ、１２８は操作部を示す。撮像部１２３で撮影した映像または、メモリ１２６に記録された映像を、映像信号処理回路１２４で信号処理し、表示パネル１２５で見ることができる。ＣＰＵ１２７では、操作部１２８からの入力によって、撮影部１２３、メモリ１２６、映像信号処理回路１２４などを制御して、状況に適した撮影、記録、再生、表示を行う。
【産業上の利用可能性】
【００４６】
本発明は、二次元状に配置された複数の発光素子のような機能素子に対して、複数の発光素子の列毎に信号電流を供給する複数の列電流発生回路とを有するＥＬ表示装置等の表示装置に用いられる。また、かかる表示装置を用いた携帯電話、携帯コンピュータ、スチルカメラもしくはビデオカメラ等、もしくはそれらの各機能の複数を実現する情報処理装置に適用される。
【図面の簡単な説明】
【００４７】
【図１】本発明の実施形態の表示装置の列電流発生回路をパターン設計した場合のレイアウトを示す図である。
【図２】本発明の実施形態の表示装置の三色（ＲＧＢ）カラー表示を行った場合の三列の列電流発生回路の回路構成を示す図である。
【図３】比較例の表示装置の列電流発生回路をパターン設計した場合のレイアウトを示す図である。
【図４】比較低の表示装置の三色（ＲＧＢ）カラー表示を行った場合の三列の列電流発生回路の回路構成を示す図である。
【図５】本実施形態におけるトランジスタ素子の配置を示す構成図である。
【図６】比較例におけるトランジスタ素子の配置を示す構成図である。
【図７】総和電流検出方式により列電流バラツキを検出、均一化する回路を示す図である。
【図８】アモルファスシリコンを多結晶化する方法を示す図である。
【図９】ＥＬ表示装置における列電流発生回路のトランジスタとしてポリシリコンを用いた場合の、アモルファスシリコンを多結晶化する方法を示す図である。
【図１０】デジタルスチルカメラの一例のブロック図である。
【図１１】ＥＬ素子を含んだ電流設定方式の画素回路の構成例を示す図である。
【図１２】ＥＬ素子及び画素回路を２次元状に配置したＥＬ表示装置の回路構成を示す図である。
【図１３】列電流発生回路の１例の回路構成を示す図である。
【図１４】列電流発生回路の動作を示すタイミングチャートである。
【図１５】３つのトランジスタ素子の並列接続を示す図である。
【符号の説明】
【００４８】
Ｍ１〜Ｍ１２  トランジスタ
Ｍ３１〜Ｍ３３  トランジスタ素子
Ｍ９１〜Ｍ９３  トランジスタ素子
【図１】
2008009276.tif 000003
【図２】
2008009276.tif 000004
【図３】
2008009276.tif 000005
【図４】
2008009276.tif 000006
【図５】
2008009276.tif 000007
【図６】
2008009276.tif 000008
【図７】
2008009276.tif 000009
【図８】
2008009276.tif 000010
【図９】
2008009276.tif 000011
【図１０】
2008009276.tif 000012
【図１１】
2008009276.tif 000013
【図１２】
2008009276.tif 000014
【図１３】
2008009276.tif 000015
【図１４】
2008009276.tif 000016
【図１５】
2008009276.tif 000017