(57)【要約】【課題】集積回路内でのばらつきによる影響を低減させる。【解決手段】ＡＤ変換集積回路は、入力電流の電流量をデジタル変換して出力するＡＤコンバータであって、抵抗が接続される抵抗接続端子と、入力電流または抵抗に流れる基準電流の電流量をデジタル信号に変換して出力する変換部と、基準電流に応じたデジタル信号に基づいて、入力電流に応じたデジタル信号を補正する補正部と、を備える。【選択図】図１
2008228088.tif 000002
【特許請求の範囲】
【請求項１】
入力電流の電流量をデジタル変換して出力するＡＤ変換集積回路であって、
抵抗が接続される抵抗接続端子と、
前記入力電流または前記抵抗に流れる基準電流の電流量をデジタル信号に変換して出力する変換部と、
前記基準電流に応じた前記デジタル信号に基づいて、前記入力電流に応じた前記デジタル信号を補正する補正部と、
を備えることを特徴とするＡＤ変換集積回路。
【請求項２】
請求項１に記載のＡＤ変換集積回路であって、
前記変換部は、
前記基準電圧を生成する基準電圧生成回路と、
前記入力電流または前記基準電流の積分結果を出力する積分回路と、
前記積分結果と前記基準電圧との比較結果を出力する比較回路と、
前記比較結果に基づいて前記積分回路を制御するとともに、前記入力電流または前記基準電流に応じた前記デジタル信号を出力するデジタル信号出力部と、
を含んで構成されること、
を特徴とするＡＤ変換集積回路。
【請求項３】
請求項２に記載のＡＤ変換集積回路であって、
前記変換部は、
所定周波数の発振信号を出力する発振回路を更に含んで構成され、前記比較結果と、前記発振信号とに基づいて、前記入力電流または前記基準電流に応じた前記デジタル信号を出力すること、
を特徴とするＡＤ変換集積回路。
【請求項４】
請求項１〜３の何れか一項に記載のＡＤ変換集積回路であって、
入射光量に応じて前記入力電流を生成可能な受光素子を
更に備えることを特徴とするＡＤ変換集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＡＤ変換集積回路に関する。
【背景技術】
【０００２】
携帯電話機やノートＰＣ等の様々な機器において、液晶ディスプレイが用いられている。このような液晶ディスプレイでは、液晶パネルの裏面にバックライトが設けられる構成が一般的である。そして、バックライトを備える液晶ディスプレイの場合、機器の周囲の明るさがフォトダイオード等の受光素子を含む照度センサを用いて検出され、検出された照度に応じてバックライトの輝度が調整される。このような照度センサは、一つの集積回路として提供されることが多く、集積回路内で、受光素子によって生成された電流量に応じたアナログ信号が、デルタシグマ変調型ＡＤコンバータ等によってデジタル信号に変換されることにより、照度の検出結果が出力される（例えば、特許文献１）。
【特許文献１】特開２００５−２８３２４８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、例えば、デルタシグマ変調型ＡＤコンバータは、積分回路や発振回路を含んで構成されることが一般的である。このようなＡＤコンバータでは、積分回路を構成するキャパシタの容量のばらつきや、発振回路が生成する発振信号のばらつき等によって、出力されるデジタル信号の精度が低下することとなる。そして、ＡＤコンバータでの変換精度が低下することにより、照度センサにおける照度の検出結果の精度も低下してしまうこととなってしまう。
【０００４】
本発明は上記課題を鑑みてなされたものであり、集積回路内でのばらつきによる影響を低減可能なＡＤ変換集積回路を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成するため、本発明のＡＤ変換集積回路は、入力電流の電流量をデジタル変換して出力するＡＤコンバータであって、抵抗が接続される抵抗接続端子と、前記入力電流または前記抵抗に流れる基準電流の電流量をデジタル信号に変換して出力する変換部と、前記基準電流に応じた前記デジタル信号に基づいて、前記入力電流に応じた前記デジタル信号を補正する補正部とを備えることとする。
【発明の効果】
【０００６】
集積回路内でのばらつきによる影響を低減可能なＡＤ変換集積回路を提供することができる。
【発明を実施するための最良の形態】
【０００７】
＝＝構成＝＝
図１は、本発明の一実施形態である照度センサを含んで構成される携帯端末の構成例を示す図である。携帯端末１０は、液晶ディスプレイ２０、照度センサ２１、及びＬＥＤドライバ２２を含んで構成されている。
【０００８】
液晶ディスプレイ２０は、文字や映像等の様々な情報を携帯端末１０の利用者に視認可能に表示するための装置であり、液晶パネル２５及びバックライト２６を含んで構成されている。液晶ディスプレイ２０では、液晶パネル２５自体が発光するのではなく、液晶パネル２５の背面に設けられたバックライト２６が発光することによって表示が行われる。そのため、バックライト２６の輝度が調整されることにより、液晶ディスプレイ２０の明るさが調整される。なお、本実施形態においては、バックライト２６はＬＥＤ（Light Emitting Diode）とするが、ＬＥＤ以外の発光素子を用いることも可能である。
【０００９】
照度センサ２１は、携帯端末１０の周囲の明るさを示す照度を検出するための回路であり、照度に応じて増減する電圧や電流を検出結果として出力する。
【００１０】
ＬＥＤドライバ２２は、照度センサ２１から出力される照度の検出結果に基づいて、バックライト２６を構成するＬＥＤの輝度を調整する。すなわち、携帯端末１０の周囲が暗いときは、液晶ディスプレイ２０の表示は暗くても見にくくならないため、バックライト２６が暗くされる。また、携帯端末１０の周囲が明るいときは、液晶ディスプレイ２０の表示も明るくないと見にくいため、バックライト２６が明るくされる。
【００１１】
図２は、本実施形態の照度センサ２１の構成例を示す図である。照度センサ２１は、基準電圧生成回路３０、発振回路３１、オペアンプ３２、コンパレータ３３、ＡＮＤ回路３４、カウント回路３５、制御回路３６、補正回路３７、フォトダイオードＰＤ、キャパシタＣ１，Ｃ２、スイッチＳＷ１〜ＳＷ５、接続端子ＲＥＧ、及び出力端子ＯＵＴを含んで構成される集積回路である。なお、照度センサ２１におけるフォトダイオードＰＤを除く構成が、デルタシグマ変調型のＡＤコンバータ（ＡＤ変換集積回路）となっている。また、基準電圧生成回路３０、発振回路３１、オペアンプ３２、コンパレータ３３、ＡＮＤ回路３４、カウント回路３５、制御回路３６、キャパシタＣ１，Ｃ２、及びスイッチＳＷ１〜ＳＷ５により構成される回路が本発明の変換部に相当する。
【００１２】
フォトダイオードＰＤ（受光素子）は、スイッチＳＷ２がオンの場合に、入射光量に応じた電流Ｉpdを生成する。接続端子ＲＥＧには、抵抗値をＲとする抵抗Ｒが接続されており、スイッチＳＷ３がオンの場合に、抵抗Ｒを基準電流Ｉr（＝Ｖeg／Ｒ）が流れることとなる。なお、抵抗Ｒは集積回路である照度センサ２１の外部に設けられており、照度センサ２１の内部で用いられる抵抗等の素子よりもばらつきが少なく、抵抗値の精度が高いものである。
【００１３】
基準電圧生成回路３０は、例えばバンドギャップ回路等を用いて構成されており、所定レベルの基準電圧Ｖegを生成する。発振回路３１は、所定周波数で発振するクロックＣＬＫを生成する。
【００１４】
オペアンプ３２及びキャパシタＣ１は、電流Ｉpdまたは基準電流Ｉrを積分する積分回路を構成している。すなわち、スイッチＳＷ２がオン、スイッチＳＷ３がオフの場合、オペアンプ３２の出力Ｘの電圧は、電流Ｉpdを積分したものとなる。また、スイッチＳＷ２がオフ、スイッチＳＷ３がオンの場合、オペアンプ３２の出力Ｘの電圧は、基準電流Ｉrを積分したものとなる。
【００１５】
キャパシタＣ２は、キャパシタＣ１に蓄積された電荷を抜き取るためのものである。キャパシタＣ１，Ｃ２の容量をＣとすると、スイッチＳＷ４，ＳＷ５がＡ側に接続されている間にキャパシタＣ２にはＣ×Ｖegの電荷が蓄積される。そして、スイッチＳＷ４，ＳＷ５がＢ側に切り替えられると、キャパシタＣ１に蓄積された電荷からキャパシタＣ２に蓄積された電荷が抜き取られ、オペアンプ３２の出力Ｘの電圧がＶegだけ低下する。
【００１６】
コンパレータ３３は、オペアンプ３２の出力Ｘの電圧と、基準電圧Ｖegとを比較し、比較結果を示す信号Ｙを出力する。本実施形態では、オペアンプ３２の出力Ｘの電圧が基準電圧Ｖeg未満の場合は信号ＹがＬレベル、出力Ｘの電圧が基準電圧Ｖeg以上の場合は信号ＹがＨレベルとなることとする。
【００１７】
ＡＮＤ回路３４は、コンパレータ３３の出力に基づいて、オペアンプ３２の出力Ｘの電圧が基準電圧Ｖegを超えたことを示すパルスを生成する回路であり、コンパレータ３３の出力信号ＹとクロックＣＬＫとの論理積を出力する。
【００１８】
カウント回路３５は、ＡＮＤ回路３４から出力されるパルスの数をカウントして出力する。制御回路３６（デジタル信号出力部）は、ＡＮＤ回路３４から出力されるパルス及びクロックＣＬＫに基づいてスイッチＳＷ１〜ＳＷ５を制御することにより、電流Ｉpdまたは基準電流Ｉrをデジタル信号に変換する。
【００１９】
補正回路３７は、制御回路３６で検出された基準電流Ｉrの電流量を示すデジタル信号に基づいて、電流Ｉpdの電流量を示すデジタル信号を補正して出力端子ＯＵＴから出力する。例えば、照度センサ２１内部のキャパシタＣ１，Ｃ２やクロックＣＬＫ等のばらつきが無い場合における基準電流Ｉrの電流量を示す理論上のデジタル信号をＤrとする。ここで、制御回路３６で実際に検出された基準電流Ｉr（＝Ｖeg／Ｒ）の電流量を示すデジタル信号がＤr'であり、電流Ｉpdの電流量を示すデジタル信号がＤpdであるとする。この場合、補正回路３７は、デジタル信号Ｄrとデジタル信号Ｄr'との差に基づいてデジタル信号Ｄpdを補正して出力する。
【００２０】
＝＝動作＝＝
次に、照度センサ２１における照度の検出処理について説明する。図３は、オペアンプ３２の出力Ｘの変化の一例を示す図である。まず、制御回路３６は、スイッチＳＷ１をオンオフしてキャパシタＣ１を放電する。その後、制御回路３６は、スイッチＳＷ２をオフ、スイッチＳＷ３をオンにするとともに、スイッチＳＷ４，ＳＷ５をＡ側に接続する。これにより、図３に示すように、オペアンプ３２の出力Ｘの電圧は、基準電流Ｉr（＝Ｖeg／Ｒ）に応じて上昇していく。そして、出力Ｘの電圧が基準電圧Ｖegを超えるとコンパレータ３３の出力ＹがＨレベルとなる。そして、コンパレータ３３の出力ＹがＨレベルとなることによって、クロックＣＬＫがＨレベルの期間にＡＮＤ回路３４の出力ＺがＨレベルとなる。
【００２１】
ＡＮＤ回路３４の出力がＨレベルになると、制御回路３６はスイッチＳＷ４，ＳＷ５をＢ側に切り替える。スイッチＳＷ４，ＳＷ５がＢ側に切り替えられると、キャパシタＣ１の電荷が抜き取られ、オペアンプ３２の出力Ｘの電圧がＶegだけ低下する。そして、オペアンプ３２の出力Ｘの電圧が基準電圧Ｖegより低くなることによって、コンパレータ３３の出力ＹがＬレベルとなり、ＡＮＤ回路３４の出力ＺがＬレベルとなる。
【００２２】
ＡＮＤ回路３４の出力ＺがＬレベルになると、制御回路３６はスイッチＳＷ４，ＳＷ５をＡ側に切り替える。これにより、オペアンプ３２の出力Ｘが再度上昇しはじめる。このような動作が繰り返されることにより、ＡＮＤ回路３４からは基準電流Ｉrの電流量に応じた間隔でパルスが生成されることとなる。そして、制御回路３６は、発振回路３１から出力されるクロックＣＬＫによって算出される所定時間Ｔ０の間にカウント回路３５によってカウントされる値を基準電流Ｉrの電流量を示すデジタル信号Ｄr'として検出する。
【００２３】
続いて、制御回路３６は、スイッチＳＷ１をオンオフしてキャパシタＣ１を放電する。その後、制御回路３６は、スイッチＳＷ２をオン、スイッチＳＷ３をオフにするとともに、スイッチＳＷ４，ＳＷ５をＡ側に接続する。そして、基準電流Ｉrを示すデジタル信号Ｄr'の検出の場合と同様の動作が行われることにより、ＡＮＤ回路３４からは電流Ｉpdの電流量に応じた間隔でパルスが生成されることとなる。そして、制御回路３６は、発振回路３１から出力されるクロックＣＬＫによって算出される所定時間Ｔ１の間にカウント回路３５によってカウントされる値を電流Ｉpdの電流量を示すデジタル信号Ｄpdとして検出する。
【００２４】
補正回路３７は、キャパシタＣ１，Ｃ２やクロックＣＬＫ等のばらつきが無い場合における基準電流Ｉrの電流量を示す理論上のデジタル信号Ｄrと、制御回路３６で検出されたデジタル信号Ｄr'とに基づいて、電流Ｉpdの電流量を示すデジタル信号Ｄpdを補正して出力する。例えば、デジタル信号Ｄrが１２８、デジタル信号Ｄr'が１２０の場合、補正回路３７は制御回路３７で検出されたデジタル信号Ｄpdについて、１２０カウントごとに８カウント加算して出力する。また、例えば、デジタル信号Ｄrが１２８、デジタル信号Ｄr'が１３１の場合、補正回路３７は制御回路３７で検出されたデジタル信号Ｄpdについて、１３１カウントごとに３カウント減算して出力する。
【００２５】
以上、本実施形態について説明した。前述したように、照度センサ２１では、照度センサ２１の外部に接続された抵抗Ｒを流れる基準電流Ｉrの電流量を示すデジタル信号Ｄr'が検出され、そのデジタル信号Ｄr'に基づいて、電流Ｉpdの電流量を示すデジタル信号Ｄpdが補正される。つまり、集積回路内の素子と比較してばらつきが少なく、抵抗値の精度が高い抵抗Ｒを用いることにより、キャパシタＣ１，Ｃ２やクロックＣＬＫのばらつきによって生じる誤差を検出することができる。そして、検出された誤差に基づいて電流Ｉpdの電流量を示すデジタル信号Ｄpdを補正することにより、集積回路内でのばらつきによる影響を低減させることができる。
【００２６】
例えば、照度センサ２１では、デルタシグマ変調のためにクロックＣＬＫを用いているが、発振回路３１を構成する抵抗やキャパシタのばらつきにより、クロックＣＬＫの周波数にばらつきが生じてしまう。そのため、ばらつきの少ない抵抗Ｒを用いて誤差を検出することにより、集積回路内でのクロックＣＬＫのばらつきによる影響を低減させることができる。
【００２７】
また、デジタルシグマ変調では、クロックＣＬＫによって計測される一定時間の積分量がデジタル信号化されるため、クロックＣＬＫが速くなると一定時間が短くなり、クロックＣＬＫが遅くなると一定時間が長くなる。このようにクロックＣＬＫによって計測される一定時間が変化すると積分量も変化することとなるが、本実施形態に示す照度センサ２１では、ばらつきの少ない抵抗Ｒを用いて誤差が検出され、検出された誤差に基づいてデジタル信号が補正されることにより、クロックＣＬＫのばらつきによる影響を低減させることができる。
【００２８】
なお、上記実施例は本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物も含まれる。例えば、本実施形態では、受光素子としてフォトダイオードを用いることとしたが、入射光量に応じた電流を生成する素子であれば、フォトダイオード以外を用いることも可能である。また、例えば、制御回路３６や補正回路３７と同様の機能を有するものを、ソフトウェア制御により構成することも可能である。
【図面の簡単な説明】
【００２９】
【図１】本発明の一実施形態である照度センサを含んで構成される携帯端末の構成例を示す図である。
【図２】本実施形態の照度センサの構成例を示す図である。
【図３】オペアンプの出力Ｘの変化の一例を示す図である。
【符号の説明】
【００３０】
１０  携帯端末
２０  液晶ディスプレイ
２１  照度センサ
２２  ＬＥＤドライバ
２５  液晶パネル
２６  バックライト
３０  基準電圧生成回路
３１  発振回路
３２  オペアンプ
３３  コンパレータ
３４  ＡＮＤ回路
３５  カウント回路
３６  制御回路
３７  補正回路
ＰＤ  フォトダイオード
Ｃ１，Ｃ２  キャパシタ
ＳＷ１〜ＳＷ５  スイッチ
Ｒ  抵抗
【図１】
2008228088.tif 000003
【図２】
2008228088.tif 000004
【図３】
2008228088.tif 000005