【手続補正書】
【提出日】平成21年10月15日(2009.10.15)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
発光素子及び画素容量、並びに、電界効果トランジスタから成る、サンプリングトランジスタ、ドライブトランジスタ及びスイッチングトランジスタを含み、
ドライブトランジスタにあっては、ゲートはサンプリングトランジスタのソース及びドレインの一方と画素容量の一端とに接続されており、ソース及びドレインの一方は画素容量の他端と発光素子とに接続されており、
スイッチングトランジスタにあっては、ソース及びドレインの一方はドライブトランジスタのソース及びドレインの他方に接続されており、ソース及びドレインの他方は電源に接続されている画素回路の駆動方法であって、
スイッチングトランジスタが非導通状態であり、サンプリングトランジスタが導通状態である状態で、サンプリングトランジスタのソース及びドレインの他方からドライブトランジスタのゲートに印加する電位を高電位の第１固定電位から低電位の第２固定電位に切り替え、以て、画素容量を介したカップリングによってドライブトランジスタのゲートとソース及びドレインの一方との間の電圧がドライブトランジスタの閾電圧を超えるようにした後、
スイッチングトランジスタを導通状態としてドライブトランジスタのソース及びドレインの他方を電源に接続することによって、ドライブトランジスタのソース及びドレインの一方の電位を、第２固定電位からドライブトランジスタの閾電圧を減じた電位に向かって近づける工程を備えている画素回路の駆動方法。
【請求項２】
前記工程の後、導通状態であるサンプリングトランジスタを介して、サンプリングトランジスタのソース及びドレインの他方からドライブトランジスタのゲートに信号電位を印加する請求項１に記載の画素回路の駆動方法。
【請求項３】
ドライブトランジスタのゲートに信号電位を印加しているときに、導通状態であるスイッチングトランジスタによってソース及びドレインの他方が電源に接続されたドライブトランジスタに電流が流れ、ドライブトランジスタのソース及びドレインの一方の電位が変化する請求項２に記載の画素回路の駆動方法。
【請求項４】
ドライブトランジスタのゲートに信号電位を印加した後、サンプリングトランジスタを非導通状態とすることによって、画素容量に保持されたドライブトランジスタのゲートとソース及びドレインの一方との間の電圧の値に応じた電流が、導通状態であるスイッチングトランジスタによってソース及びドレインの他方が電源に接続されたドライブトランジスタを介して発光素子に流れ、発光素子が発光する請求項２に記載の画素回路の駆動方法。
【請求項５】
発光素子及び画素容量、並びに、電界効果トランジスタから成る、サンプリングトランジスタ、ドライブトランジスタ及びスイッチングトランジスタを含み、
ドライブトランジスタにあっては、ゲートはサンプリングトランジスタのソース及びドレインの一方と画素容量の一端とに接続されており、ソース及びドレインの一方は画素容量の他端と発光素子とに接続されており、
スイッチングトランジスタにあっては、ソース及びドレインの一方はドライブトランジスタのソース及びドレインの他方に接続されており、ソース及びドレインの他方は電源に接続されている画素回路であって、
スイッチングトランジスタが非導通状態であり、サンプリングトランジスタが導通状態である状態で、サンプリングトランジスタのソース及びドレインの他方からドライブトランジスタのゲートに印加される電位が高電位の第１固定電位から低電位の第２固定電位に切り替えられ、画素容量を介したカップリングによってドライブトランジスタのゲートとソース及びドレインの一方との間の電圧がドライブトランジスタの閾電圧を超えるようにされた後、
スイッチングトランジスタが導通状態とされドライブトランジスタのソース及びドレインの他方が電源に接続されることによって、ドライブトランジスタのソース及びドレインの一方の電位が、第２固定電位からドライブトランジスタの閾電圧を減じた電位に向かって近づけられる画素回路。
【請求項６】
行列状に配された画素を備えており、
各画素は、発光素子及び画素容量、並びに、電界効果トランジスタから成る、サンプリングトランジスタ、ドライブトランジスタ及びスイッチングトランジスタを含み、
ドライブトランジスタにあっては、ゲートはサンプリングトランジスタのソース及びドレインの一方と画素容量の一端とに接続されており、ソース及びドレインの一方は画素容量の他端と発光素子とに接続されており、
スイッチングトランジスタにあっては、ソース及びドレインの一方はドライブトランジスタのソース及びドレインの他方に接続されており、ソース及びドレインの他方は電源に接続されている表示装置の駆動方法であって、
スイッチングトランジスタが非導通状態であり、サンプリングトランジスタが導通状態である状態で、サンプリングトランジスタのソース及びドレインの他方からドライブトランジスタのゲートに印加する電位を高電位の第１固定電位から低電位の第２固定電位に切り替え、以て、画素容量を介したカップリングによってドライブトランジスタのゲートとソース及びドレインの一方との間の電圧がドライブトランジスタの閾電圧を超えるようにした後、
スイッチングトランジスタを導通状態としてドライブトランジスタのソース及びドレインの他方を電源に接続することによって、ドライブトランジスタのソース及びドレインの一方の電位を、第２固定電位からドライブトランジスタの閾電圧を減じた電位に向かって近づける工程を備えている表示装置の駆動方法。
【請求項７】
前記工程の後、導通状態であるサンプリングトランジスタを介して、サンプリングトランジスタのソース及びドレインの他方からドライブトランジスタのゲートに信号電位を印加する請求項６に記載の表示装置の駆動方法。
【請求項８】
ドライブトランジスタのゲートに信号電位を印加しているときに、導通状態であるスイッチングトランジスタによってソース及びドレインの他方が電源に接続されたドライブトランジスタに電流が流れ、ドライブトランジスタのソース及びドレインの一方の電位が変化する請求項７に記載の表示装置の駆動方法。
【請求項９】
ドライブトランジスタのゲートに信号電位を印加した後、サンプリングトランジスタを非導通状態とすることによって、画素容量に保持されたドライブトランジスタのゲートとソース及びドレインの一方との間の電圧の値に応じた電流が、導通状態であるスイッチングトランジスタによってソース及びドレインの他方が電源に接続されたドライブトランジスタを介して発光素子に流れ、発光素子が発光する請求項７に記載の表示装置の駆動方法。
【請求項１０】
行列状に配された画素を備えており、
各画素は、発光素子及び画素容量、並びに、電界効果トランジスタから成る、サンプリングトランジスタ、ドライブトランジスタ及びスイッチングトランジスタを含み、
ドライブトランジスタにあっては、ゲートはサンプリングトランジスタのソース及びドレインの一方と画素容量の一端とに接続されており、ソース及びドレインの一方は画素容量の他端と発光素子とに接続されており、
スイッチングトランジスタにあっては、ソース及びドレインの一方はドライブトランジスタのソース及びドレインの他方に接続されており、ソース及びドレインの他方は電源に接続されている表示装置であって、
スイッチングトランジスタが非導通状態であり、サンプリングトランジスタが導通状態である状態で、サンプリングトランジスタのソース及びドレインの他方からドライブトランジスタのゲートに印加される電位が高電位の第１固定電位から低電位の第２固定電位に切り替えられ、画素容量を介したカップリングによってドライブトランジスタのゲートとソース及びドレインの一方との間の電圧がドライブトランジスタの閾電圧を超えるようにされた後、
スイッチングトランジスタが導通状態とされドライブトランジスタのソース及びドレインの他方が電源に接続されることによって、ドライブトランジスタのソース及びドレインの一方の電位が、第２固定電位からドライブトランジスタの閾電圧を減じた電位に向かって近づけられる表示装置。
【請求項１１】
請求項１０に記載の表示装置を備えた電子機器。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【発明の名称】画素回路及び画素回路の駆動方法、表示装置及び表示装置の駆動方法、並びに、電子機器
【技術分野】
【０００１】
本発明は、画素毎に配した発光素子を電流駆動する画素回路及びその駆動方法、画素を備えた表示装置及びその駆動方法、並びに、係る表示装置を備えた電子機器に関する。より詳しくは、各画素回路内に設けた絶縁ゲート型電界効果トランジスタによって有機ＥＬ素子などの発光素子に流れる電流量を制御する、いわゆるアクティブマトリクス型の表示装置の画素を構成する画素回路等に関する。
【背景技術】
【０００２】
画像表示装置、例えば、液晶ディスプレイなどでは、多数の液晶画素をマトリクス状に並べ、表示すべき画像情報に応じて画素毎に入射光の透過強度又は反射強度を制御することによって、画像を表示する。これは、有機ＥＬ素子を画素に用いた有機ＥＬディスプレイなどにおいても同様であるが、液晶画素と異なり、有機ＥＬ素子は自発光素子である。そのため、有機ＥＬディスプレイは、液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が高いなどの利点を有する。又、各発光素子の輝度レベル（階調）は、それに流れる電流値によって制御可能であり、いわゆる電流制御型であるという点で液晶ディスプレイなどの電圧制御型とは大きく異なる。
【０００３】
有機ＥＬディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として、単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型、且つ、高精細のディスプレイの実現が難しいなどの問題があるため、現在は、アクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ、ＴＦＴ）によって制御するものであり、以下の特許文献に記載がある。
【特許文献１】特開２００３−２５５８５６
【特許文献２】特開２００３−２７１０９５
【特許文献３】特開２００４−１３３２４０
【特許文献４】特開２００４−０２９７９１
【特許文献５】特開２００４−０９３６８２
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来の画素回路は、制御信号を供給する行状の走査線と映像信号を供給する列状の信号線とが交差する部分に配され、少なくとも、サンプリングトランジスタと、画素容量と、ドライブトランジスタと、発光素子とを含む。サンプリングトランジスタは、走査線から供給される制御信号に応じ導通して、信号線から供給された映像信号をサンプリングする。画素容量は、サンプリングされた映像信号に応じた入力電圧を保持する。ドライブトランジスタは、画素容量に保持された入力電圧に応じて、所定の発光期間に出力電流を供給する。尚、一般に、出力電流は、ドライブトランジスタのチャネル領域のキャリア移動度及び閾電圧に対して、依存性を有する。発光素子は、ドライブトランジスタから供給された出力電流により、映像信号に応じた輝度で発光する。
【０００５】
ドライブトランジスタは、画素容量に保持された入力電圧に応じてソース／ドレイン間に出力電流が流れ、発光素子にこの電流が流れる。一般に、発光素子の発光輝度は電流量に比例している。更に、ドライブトランジスタの出力電流は、ゲート／ソース間電圧、即ち、画素容量に書き込まれた入力電圧によって制御される。従来の画素回路は、ドライブトランジスタのゲート／ソース間に印加される入力電圧を映像信号に応じて変化させることで、発光素子に供給する電流量を制御している。
【０００６】
ここで、ドライブトランジスタの動作特性は、以下の式（１）で表わされる。
【０００７】
式（１）
Ｉds＝（１／２）μ（Ｗ／Ｌ）Ｃox（Ｖgs−Ｖth）2
【０００８】
このトランジスタ特性式（１）において、Ｉdsは、ソース／ドレイン間に流れるドレイン電流を表わしており、画素回路では発光素子に供給される出力電流である。Ｖgsは、ソースを基準としてゲートに印加されるゲート／ソース間電圧を表わしており、画素回路では上述した入力電圧である。Ｖthは、トランジスタの閾電圧である。又、μはトランジスタのチャネル領域を構成する半導体薄膜の移動度を表わしている。その他、Ｗはチャネル幅を表わし、Ｌはチャネル長を表わし、Ｃoxはゲート絶縁膜の容量を表わしている。このトランジスタ特性式（１）から明らかな様に、薄膜トランジスタは、飽和領域で動作する時、ゲート／ソース間電圧Ｖgsが閾電圧Ｖthを超えて大きくなると、オン状態となってドレイン電流Ｉdsが流れる。原理的に見ると、上記のトランジスタ特性式（１）が示す様に、ゲート／ソース間電圧Ｖgsが一定であれば、常に同じ量のドレイン電流Ｉdsが発光素子に供給される。従って、画面を構成する各画素に全て同一のレベルの映像信号を供給すれば、全画素が同一輝度で発光し、画面の一様性（ユニフォーミティ）が得られるはずである。
【０００９】
しかしながら、実際には、ポリシリコンなどの半導体薄膜で構成された薄膜トランジスタ（ＴＦＴ）は、個々のデバイス特性にばらつきがある。特に、閾電圧Ｖthは一定ではなく、各画素毎にばらつきがある。前述のトランジスタ特性式（１）から明らかな様に、各ドライブトランジスタの閾電圧Ｖthがばらつくと、ゲート／ソース間電圧Ｖgsが一定であっても、ドレイン電流Ｉdsにばらつきが生じ、画素毎に輝度がばらついてしまうため、画面のユニフォーミティを損なう。従来から、ドライブトランジスタの閾電圧のばらつきをキャンセルする機能を組み込んだ画素回路が開発されており、例えば、前記の特許文献３に開示がある。
【００１０】
しかしながら、閾電圧のばらつきをキャンセルする機能（閾電圧補正機能）を画素回路に組み込んだ従来の表示装置は、構成が複雑であり、画素の微細化もしくは高精細化の障害になっていた。また、従来の閾電圧補正機能を組み込んだ画素回路は、効率的でなく、回路設計の複雑化を招いていた。加えて、従来の閾電圧補正機能を備えた画素回路は、構成素子数が比較的多いため、歩留りの低下を招いていた。
【課題を解決するための手段】
【００１１】
上述した従来の技術の課題に鑑み、本発明は、閾電圧補正機能を備えた画素回路の効率化及び簡素化を図り、以て、表示装置の高精細化及び歩留りの改善を達成することを目的とする。かかる目的を達成するために、以下の手段を講じた。即ち、本発明にかかる表示装置は、画素アレイ部とスキャナ部と信号部とを含み、前記画素アレイ部は、行状に配された走査線と、列状に配された信号線と、両者が交差する部分に配された行列状の画素とから成り、前記信号部は、該信号線に映像信号を供給し、前記スキャナ部は、第１走査線及び第２走査線に制御信号を供給して順次行毎に画素を走査する。各画素は、サンプリングトランジスタと、これに接続する画素容量と、これに接続するドライブトランジスタと、これに接続する発光素子と、該ドライブトランジスタを電源に接続するスイッチングトランジスタとを含む。前記サンプリングトランジスタは、第１走査線から供給される制御信号に応じ導通して信号線から供給された映像信号の信号電位を該画素容量にサンプリングする。前記画素容量は、該サンプリングされた映像信号の信号電位に応じて該ドライブトランジスタのゲートに入力電圧を印加する。前記ドライブトランジスタは、該入力電圧に応じた出力電流を該発光素子に供給し、該出力電流は、該ドライブトランジスタの閾電圧に対して依存性を有する。前記発光素子は、発光期間中、該ドライブトランジスタから供給された出力電流により該映像信号の信号電位に応じた輝度で発光する。前記スイッチングトランジスタは、第２走査線から供給される制御信号に応じ導通して、該発光期間中、該ドライブトランジスタを電源に接続し、非発光期間では非導通状態になって、該ドライブトランジスタを電源から切り離す。特徴事項として、前記スキャナ部は、水平走査期間に該第１走査線及び第２走査線に夫々制御信号を出力し、該サンプリングトランジスタ及び該スイッチングトランジスタをオンオフ制御して、該出力電流の該閾電圧に対する依存性を補正するために該画素容量をリセットする準備動作、リセットされた該画素容量に該閾電圧をキャンセルするための電圧を書き込む補正動作、及び、補正された該画素容量に該映像信号の信号電位をサンプリングするサンプリング動作を実行する。
【００１２】
一方、前記信号部は、該水平走査期間に該映像信号を、第１固定電位と、第２固定電位と、信号電位との間で切り替え、以て、該準備動作、該補正動作及び該サンプリング動作に必要な電位を各画素に信号線を介して供給する。この場合、前記信号部は、先ず高レベル（高電位）の第１固定電位を供給し続いて低レベル（低電位）の第２固定電位に切り替えて該準備動作を可能とし、更に、低レベル（低電位）の第２固定電位を維持した状態で該補正動作を実行させ、その後、該信号電位に切り替えて該サンプリング動作を実行させる。又、前記信号部は、信号電位を生成する信号生成回路と、該信号生成回路から出力された信号電位に第１固定電位及び第２固定電位を挿入し、以て、第１固定電位と第２固定電位と信号電位とが切り替わる映像信号を合成して各信号線に出力する出力回路とを含む。この場合、前記信号部は、通常の定格を超えない信号電位と定格を超える第１固定電位とを合成した映像信号を出力し、前記信号生成回路は、定格を超えない信号電位を生成するため通常の耐圧を有する一方、前記出力回路は、定格を超える第１固定電位に対処するため高耐圧化されている。
【００１３】
一態様では、前記ドライブトランジスタは、その出力電流が閾電圧に加えチャネル領域のキャリア移動度に対しても依存性を有し、前記スキャナ部は、水平走査期間に該第２走査線に制御信号を出力して更に該スイッチングトランジスタを制御し、該出力電流のキャリア移動度に対する依存性を打ち消すために、該信号電位がサンプリングされている状態で該ドライブトランジスタから出力電流を取り出し、これを該画素容量に負帰還して該入力電圧を補正する動作を実行する。
【００１４】
又、本発明にかかる表示装置は、画素アレイとスキャナとドライバとを含み、前記画素アレイは、行状に配された走査線と、列状に配された信号線と、両者が交差する部分に配された行列状の画素とから成り、前記ドライバは、該信号線に映像信号を供給し、前記スキャナは、第１走査線及び第２走査線に制御信号を供給して順次行毎に画素を走査し、各画素は、サンプリングトランジスタと、これに接続する画素容量と、これに接続するドライブトランジスタと、これに接続する発光素子と、該ドライブトランジスタを電源に接続するスイッチングトランジスタとを含み、前記サンプリングトランジスタは、第１走査線から供給される制御信号に応じ導通して信号線から供給された映像信号の信号電位を該画素容量にサンプリングし、前記画素容量は、該サンプリングされた映像信号の信号電位に応じて該ドライブトランジスタのゲートに入力電圧を印加し、前記ドライブトランジスタは、該入力電圧に応じた出力電流を該発光素子に供給し、前記発光素子は、発光期間中、該ドライブトランジスタから供給された出力電流により該映像信号の信号電位に応じた輝度で発光し、前記スイッチングトランジスタは、第２走査線から供給される制御信号に応じ導通して、該発光期間中、該ドライブトランジスタを電源に接続し、非発光期間では非導通状態になって、該ドライブトランジスタを電源から切り離し、前記スキャナは、水平走査期間に該第１走査線及び第２走査線に夫々制御信号を出力し、該サンプリングトランジスタ及び該スイッチングトランジスタをオンオフ制御して、該出力電流のばらつきを補正する補正動作と該映像信号の信号電位をサンプリングするサンプリング動作を実行し、前記ドライバは、該水平走査期間に該映像信号を、固定電位と信号電位との間で切り替え、以て、該補正動作及び該サンプリング動作に必要な電位を該画素に信号線を介して供給することを特徴とする。
【００１５】
具体的に前記ドライバは、信号電位を生成する信号生成回路と、該信号生成回路から出力された信号電位に該固定電位を挿入し、以て、該固定電位と信号電位とが切り替わる映像信号を合成して各信号線に出力する出力回路とを含む。この場合、前記ドライバは通常の定格を超えない信号電位と定格を超える固定電位とを合成した映像信号を出力し、前記信号生成回路は定格を超えない信号電位を生成するため通常の耐圧を有し、前記出力回路のみ定格を超える固定電位に対処するため高耐圧化することを特徴とする。
【発明の効果】
【００１６】
本発明によれば、表示装置は各画素回路に閾電圧補正機能を組み込んでいる。この表示装置は、画素の各行に割り当てられた１水平走査期間（１Ｈ）内において、ゲート電位カップリングによる閾電圧補正準備動作と、実際の閾電圧補正動作と、映像信号の信号電位のサンプリング動作とを行っている。これにより、各画素回路を構成する素子数を、トランジスタ３個と容量１個と発光素子１個まで削減できる。これにより、電源ラインやゲートライン（走査線）の本数を削減し、配線間のクロスオーバーを大幅に減少させることで、表示装置を構成するパネルの歩留りを改善することが可能である。同時に、パネルの高精細化も可能になる。また、本発明では、水平走査期間内でサンプリング走査だけでなく、補正動作も実行するため、信号線から信号電位に加え制御用の固定電位も供給している。この様に、本発明の表示装置は、信号線から画像データだけでなく画素回路制御用の固定電圧をパネルの画素アレイに送ることが可能になる。これによって、各画素回路に含まれるドライブトランジスタの特性ばらつきを補正する手段を、少ない素子数で構成することが出来るようになった。また、画素回路制御用の固定電圧が一般的なドライバＩＣの最大定格電圧より高くなっても、出力回路部の高耐圧化を行うだけで、ドライバＩＣの高耐圧化の必要はなく、回路構成の大型化や広ピッチ化などのドライバの物理的なサイズの大型化によるＩＣのコスト増加を防ぎ、且つ、高解像度パネルへの対応を可能にすることが出来た。
【発明を実施するための最良の形態】
【００１７】
以下、図面を参照して、本発明の実施の形態を詳細に説明する。まず最初に、図１を参照して、本発明の元になった表示装置の参考例を簡潔に説明する。図示する様に、このアクティブマトリクス型表示装置は、主要部となる画素アレイ１と周辺の回路部とで構成されている。周辺の回路部は、水平セレクタ３、ライトスキャナ４、ドライブスキャナ５、第一補正用スキャナ７１、第二補正用スキャナ７２などを含んでいる。画素アレイ１は、行状の走査線ＷＳと、列状の信号線ＳＬと、両者の交差する部分にマトリクス状に配列した画素回路２とで構成されている。図では理解を容易にするため、１個の画素回路２のみを拡大表示してある。信号線ＳＬは水平セレクタ３によって駆動される。水平セレクタ３は、信号部を構成し、信号線ＳＬに映像信号を供給する。走査線ＷＳはライトスキャナ４によって走査される。尚、走査線ＷＳと平行に、別の走査線ＤＳ，ＡＺ１及びＡＺ２も配線されている。走査線ＤＳはドライブスキャナ５によって走査される。走査線ＡＺ１は第一補正用スキャナ７１によって走査される。走査線ＡＺ２は第二補正用スキャナ７２によって走査される。ライトスキャナ４、ドライブスキャナ５、第一補正用スキャナ７１及び第二補正用スキャナ７２は、スキャナ部を構成しており、１水平走査期間毎に画素の行を順次走査する。各画素回路２は、走査線ＷＳによって選択されたとき、信号線ＳＬから映像信号をサンプリングする。更に、走査線ＤＳによって選択されたとき、サンプリングされた映像信号に応じて画素回路２内に含まれている発光素子ＥＬを駆動する。加えて、画素回路２は、走査線ＡＺ１，ＡＺ２によって走査された時、予め決められた補正動作を行う。
【００１８】
画素回路２は、５個の薄膜トランジスタＴｒ1〜Ｔｒ4及びＴｒdと、１個の容量素子（画素容量）Ｃsと、１個の発光素子ＥＬとで構成されている。トランジスタＴｒ1〜Ｔｒ3とＴｒdは、Ｎチャネル型のポリシリコンＴＦＴである。トランジスタＴｒ4のみＰチャネル型のポリシリコンＴＦＴである。１個の容量素子Ｃsは、本画素回路２の画素容量を構成している。発光素子ＥＬは、例えば、アノード及びカソードを備えたダイオード型の有機ＥＬ素子である。但し、本発明はこれに限られるものではなく、発光素子は一般的に電流駆動で発光する全てのデバイスを含む。
【００１９】
画素回路２の中心となるドライブトランジスタＴｒdは、そのゲートＧが画素容量Ｃsの一端に接続され、そのソースＳが同じく画素容量Ｃsの他端に接続されている。また、ドライブトランジスタＴｒdのゲートＧは、スイッチングトランジスタＴｒ2を介して、別の基準電位Ｖss1に接続されている。ドライブトランジスタＴｒdのドレインは、スイッチングトランジスタＴｒ4を介して、電源Ｖccに接続されている。このスイッチングトランジスタＴｒ2のゲートは、走査線ＡＺ１に接続されている。スイッチングトランジスタＴｒ4のゲートは、走査線ＤＳに接続されている。発光素子ＥＬのアノードはドライブトランジスタＴｒdのソースＳに接続されており、カソードは接地されている。この接地電位はＶcathで表される場合がある。また、ドライブトランジスタＴｒdのソースＳと所定の基準電位Ｖss2との間に、スイッチングトランジスタＴｒ3が介在している。このトランジスタＴｒ3のゲートは走査線ＡＺ２に接続されている。一方、サンプリングトランジスタＴｒ1は、信号線ＳＬとドライブトランジスタＴｒdのゲートＧとの間に接続されている。サンプリングトランジスタＴｒ1のゲートは走査線ＷＳに接続されている。
【００２０】
かかる構成において、サンプリングトランジスタＴｒ1は、所定のサンプリング期間に走査線ＷＳから供給される制御信号ＷＳに応じ導通して、信号線ＳＬから供給された映像信号Ｖsigを画素容量Ｃsにサンプリングする。画素容量Ｃsは、サンプリングされた映像信号Ｖsigに応じて、ドライブトランジスタＴｒdのゲートＧとソースＳ間に入力電圧Ｖgsを印加する。ドライブトランジスタＴｒdは、所定の発光期間中、入力電圧Ｖgsに応じた出力電流Ｉdsを、発光素子ＥＬに供給する。尚、この出力電流（ドレイン電流）Ｉdsは、ドライブトランジスタＴｒdのチャネル領域のキャリア移動度μ及び閾電圧Ｖthに対して、依存性を有する。発光素子ＥＬは、ドライブトランジスタＴｒdから供給された出力電流Ｉdsにより、映像信号Ｖsigに応じた輝度で発光する。
【００２１】
本参考例の特徴として、画素回路２は、スイッチングトランジスタＴｒ2〜Ｔｒ4で構成される補正手段を備えており、出力電流Ｉdsのキャリア移動度μに対する依存性を打ち消すために、予め、発光期間の先頭で画素容量Ｃsに保持された入力電圧Ｖgsを補正する。具体的には、この補正手段（Ｔｒ2〜Ｔｒ4）は、走査線ＷＳ及びＤＳから供給される制御信号ＷＳ，ＤＳに応じてサンプリング期間の一部で動作し、映像信号Ｖsigがサンプリングされている状態でドライブトランジスタＴｒdから出力電流Ｉdsを取り出し、これを画素容量Ｃsに負帰還して入力電圧Ｖgsを補正する。更に、この補正手段（Ｔｒ2〜Ｔｒ4）は、出力電流Ｉdsの閾電圧Ｖthに対する依存性を打ち消すために、予めサンプリング期間に先立ってドライブトランジスタＴｒdの閾電圧Ｖthを検出し、且つ、検出された閾電圧Ｖthを入力電圧Ｖgsに足し込む様にしている。
【００２２】
本参考例の場合、ドライブトランジスタＴｒdは、Ｎチャネル型トランジスタでドレインが電源Ｖcc側に接続される一方、ソースＳが発光素子ＥＬ側に接続されている。この場合、前述した補正手段は、サンプリング期間の後部分に重なる発光期間の先頭部分でドライブトランジスタＴｒdから出力電流Ｉdsを取り出して、画素容量Ｃs側に負帰還する。その際、本補正手段は、発光期間の先頭部分でドライブトランジスタＴｒdのソースＳ側から取り出した出力電流Ｉdsが、発光素子ＥＬの有する容量に流れ込むようにしている。具体的には、発光素子ＥＬは、アノード及びカソードを備えたダイオード型の発光素子から成り、アノード側がドライブトランジスタＴｒdのソースＳに接続されている一方カソード側が接地されている。この構成で、本補正手段（Ｔｒ2〜Ｔｒ4）は、予め発光素子ＥＬのアノード／カソード間を逆バイアス状態にセットしておき、ドライブトランジスタＴｒdのソースＳ側から取り出した出力電流Ｉdsが発光素子ＥＬに流れ込む時、このダイオード型の発光素子ＥＬを容量性素子として機能させている。尚、本補正手段は、サンプリング期間内でドライブトランジスタＴｒdから出力電流Ｉdsを取り出す時間幅ｔを調整可能であり、これにより画素容量Ｃsに対する出力電流Ｉdsの負帰還量を最適化している。
【００２３】
図２は、図１に示した表示装置から画素回路の部分を取り出した模式図である。理解を容易にするため、サンプリングトランジスタＴｒ1によってサンプリングされる映像信号Ｖsigや、ドライブトランジスタＴｒdの入力電圧Ｖgs及び出力電流Ｉds、更には、発光素子ＥＬが有する容量成分Ｃoledなどを書き加えてある。以下、図２に基づいて、参考例にかかる画素回路２の動作を説明する。
【００２４】
図３は、図２に示した画素回路のタイミングチャートである。図３を参照して、図２に示した参考例にかかる画素回路の動作を、より具体的に説明する。図３は、時間軸Ｔに沿って、各走査線ＷＳ，ＡＺ１，ＡＺ２及びＤＳに印加される制御信号の波形を表してある。表記を簡略化するため、制御信号も対応する走査線の符号と同じ符号で表してある。トランジスタＴｒ1，Ｔｒ2，Ｔｒ3はＮチャネル型なので、走査線ＷＳ，ＡＺ１，ＡＺ２がそれぞれハイレベルの時オンし、ローレベルの時オフする。一方、トランジスタＴｒ4はＰチャネル型なので、走査線ＤＳがハイレベルの時オフし、ローレベルの時オンする。尚、このタイミングチャートは、各制御信号ＷＳ，ＡＺ１，ＡＺ２，ＤＳの波形と共に、ドライブトランジスタＴｒdのゲートＧの電位変化及びソースＳの電位変化も表してある。
【００２５】
図３のタイミングチャートでは、タイミングＴ１〜Ｔ８までを１フィールド（１ｆ）としてある。１フィールドの間に画素アレイの各行が一回順次走査される。タイミングチャートは、１行分の画素に印加される各制御信号ＷＳ，ＡＺ１，ＡＺ２，ＤＳの波形を表している。
【００２６】
当該フィールドが始まる前のタイミングＴ０で、全ての制御線号ＷＳ，ＡＺ１，ＡＺ２，ＤＳがローレベルにある。従って、Ｎチャネル型のトランジスタＴｒ1，Ｔｒ2，Ｔｒ3はオフ状態にある一方、Ｐチャネル型のトランジスタＴｒ4のみオン状態である。従って、ドライブトランジスタＴｒdは、オン状態のトランジスタＴｒ4を介して電源Ｖccに接続されているので、所定の入力電圧Ｖgsに応じて出力電流Ｉdsを発光素子ＥＬに供給している。従って、タイミングＴ０で発光素子ＥＬは発光している。この時ドライブトランジスタＴｒdに印加される入力電圧Ｖgsは、ゲート電位（Ｇ）とソース電位（Ｓ）の差で表される。
【００２７】
当該フィールドが始まるタイミングＴ１で、制御信号ＤＳがローレベルからハイレベルに切り替わる。これにより、トランジスタＴｒ4がオフし、ドライブトランジスタＴｒdは電源Ｖccから切り離されるので、発光が停止し非発光期間に入る。従って、タイミングＴ１に入ると、全てのトランジスタＴｒ1〜Ｔｒ4がオフ状態になる。
【００２８】
続いて、タイミングＴ２に進むと、制御信号ＡＺ１及びＡＺ２がハイレベルになるので、スイッチングトランジスタＴｒ2及びＴｒ3がオンする。この結果、ドライブトランジスタＴｒdのゲートＧが基準電位Ｖss1に接続され、ソースＳが基準電位Ｖss2に接続される。ここで、Ｖss1−Ｖss2＞Ｖthを満たしており、Ｖss1−Ｖss2＝Ｖgs＞Ｖthとする事で、その後タイミングＴ３で行われるＶth補正の準備を行う。換言すると、期間Ｔ２‐Ｔ３は、ドライブトランジスタＴｒdのリセット期間に相当する。また、発光素子ＥＬの閾電圧をＶthELとすると、ＶthEL＞Ｖss2に設定されている。これにより、発光素子ＥＬにはマイナスバイアスが印加され、いわゆる逆バイアス状態となる。この逆バイアス状態は、後で行うＶth補正動作及び移動度補正動作を正常に行うために必要である。
【００２９】
タイミングＴ３では制御信号ＡＺ２をローレベルにし、且つ、直後に制御信号ＤＳもローレベルにしている。これにより、トランジスタＴｒ3がオフする一方、トランジスタＴｒ4がオンする。この結果、ドレイン電流Ｉdsが画素容量Ｃsに流れ込み、Ｖth補正動作を開始する。この時、ドライブトランジスタＴｒdのゲートＧはＶss1に保持されており、ドライブトランジスタＴｒdがカットオフするまで電流Ｉdsが流れる。カットオフすると、ドライブトランジスタＴｒdのソース電位（Ｓ）は、Ｖss1−Ｖthとなる。ドレイン電流がカットオフした後のタイミングＴ４で制御信号ＤＳを再びハイレベルに戻し、スイッチングトランジスタＴｒ4をオフする。更に、制御信号ＡＺ１もローレベルに戻し、スイッチングトランジスタＴｒ2もオフする。この結果、画素容量ＣsにＶthが保持固定される。この様に、タイミングＴ３‐Ｔ４は、ドライブトランジスタＴｒdの閾電圧Ｖthを検出する期間である。ここでは、この検出期間Ｔ３‐Ｔ４を、Ｖth補正期間と呼んでいる。
【００３０】
この様に、Ｖth補正を行った後、タイミングＴ５で制御信号ＷＳをハイレベルに切り替え、サンプリングトランジスタＴｒ1をオンして映像信号Ｖsigを画素容量Ｃsに書き込む。発光素子ＥＬの等価容量Ｃoledに比べて画素容量Ｃsは充分に小さい。この結果、映像信号Ｖsigのほとんど大部分が画素容量Ｃsに書き込まれる。正確には、Ｖss1に対するＶsigの差分Ｖsig−Ｖss1が、画素容量Ｃsに書き込まれる。従って、ドライブトランジスタＴｒdのゲートＧとソースＳ間の電圧Ｖgsは、先に検出保持されたＶthと今回サンプリングされたＶsig−Ｖss1を加えたレベル、（Ｖsig−Ｖss1＋Ｖth）となる。以降、説明簡易化のため、Ｖss1＝０Ｖ（０ボルト）とすると、ゲート／ソース間電圧Ｖgsは、図３のタイミングチャートに示すように、Ｖsig＋Ｖthとなる。かかる映像信号Ｖsigのサンプリングは、制御信号ＷＳがローレベルに戻るタイミングＴ７まで行われる。即ち、タイミングＴ５‐Ｔ７がサンプリング期間に相当する。
【００３１】
サンプリング期間の終了するタイミングＴ７より前のタイミングＴ６で制御信号ＤＳがローレベルとなり、スイッチングトランジスタＴｒ4がオンする。これにより、ドライブトランジスタＴｒdが電源Ｖccに接続されるので、画素回路は非発光期間から発光期間に進む。この様に、サンプリングトランジスタＴｒ1がまだオン状態で、且つ、スイッチングトランジスタＴｒ4がオン状態に入った期間Ｔ６‐Ｔ７で、ドライブトランジスタＴｒdの移動度補正を行う。即ち、本参考例では、サンプリング期間の後部分と発光期間の先頭部分とが重なる期間Ｔ６‐Ｔ７で、移動度補正を行っている。尚、この移動度補正を行う発光期間の先頭では、発光素子ＥＬは、実際には逆バイアス状態にあるので、発光する事はない。この移動度補正期間Ｔ６‐Ｔ７では、ドライブトランジスタＴｒdのゲートＧが映像信号Ｖsigのレベルに固定された状態で、ドライブトランジスタＴｒdにドレイン電流Ｉdsが流れる。ここで、Ｖss1−Ｖth＜ＶthELと設定しておく事で、発光素子ＥＬは逆バイアス状態におかれるため、ダイオード特性ではなく単純な容量特性を示すようになる。よって、ドライブトランジスタＴｒdに流れる電流Ｉdsは、画素容量Ｃsと発光素子ＥＬの等価容量Ｃoledの両者を結合した容量Ｃ＝Ｃs＋Ｃoledに書き込まれていく。これにより、ドライブトランジスタＴｒdのソース電位（Ｓ）は上昇していく。図３のタイミングチャートでは、この上昇分をΔＶで表してある。この上昇分ΔＶは、結局、画素容量Ｃsに保持されたゲート／ソース間電圧Ｖgsから差し引かれる事になるので、負帰還をかけた事になる。この様に、ドライブトランジスタＴｒdの出力電流Ｉdsを同じくドライブトランジスタＴｒdの入力電圧Ｖgsに負帰還する事で、移動度μを補正する事が可能である。尚、負帰還量（上昇分）ΔＶは、移動度補正期間Ｔ６‐Ｔ７の時間幅ｔを調整する事で最適化可能である。
【００３２】
タイミングＴ７では制御信号ＷＳがローレベルとなり、サンプリングトランジスタＴｒ1がオフする。この結果、ドライブトランジスタＴｒdのゲートＧは信号線ＳＬから切り離される。映像信号Ｖsigの印加が解除されるので、ドライブトランジスタＴｒdのゲート電位（Ｇ）は上昇可能となり、ソース電位（Ｓ）と共に上昇していく。その間、画素容量Ｃsに保持されたゲート／ソース間電圧Ｖgsは、（Ｖsig−ΔＶ＋Ｖth）の値を維持する。ソース電位（Ｓ）の上昇に伴い、発光素子ＥＬの逆バイアス状態は解消されるので、出力電流Ｉdsの流入により、発光素子ＥＬは実際に発光を開始する。この時のドレイン電流Ｉds対ゲート／ソース間電圧Ｖgsの関係は、先のトランジスタ特性式（１）のＶgsにＶsig−ΔＶ＋Ｖthを代入する事で、以下の式（２）のように与えられる。
【００３３】
式（２）
Ｉds＝ｋμ（Ｖgs−Ｖth）2＝ｋμ（Ｖsig−ΔＶ）2
【００３４】
上記の式（２）において、ｋ＝（１／２）（Ｗ／Ｌ）Ｃoxである。この特性式（２）からＶthの項がキャンセルされており、発光素子ＥＬに供給される出力電流Ｉdsは、ドライブトランジスタＴｒdの閾電圧Ｖthに依存しない事が分かる。基本的に、ドレイン電流Ｉdsは映像信号Ｖsigの電圧によって決まる。換言すると、発光素子ＥＬは、映像信号Ｖsigに応じた輝度で発光する事になる。その際、Ｖsigは帰還量ΔＶで補正されている。この補正量ΔＶは、丁度、特性式（２）の係数部に位置する移動度μの効果を打ち消すように働く。従って、ドレイン電流Ｉdsは実質的に映像信号Ｖsigのみに依存する事になる。
【００３５】
最後に、タイミングＴ８に至ると制御信号ＤＳがハイレベルとなって、スイッチングトランジスタＴｒ4がオフし、発光が終了すると共に、当該フィールドが終わる。この後、次のフィールドに移って、再び、Ｖth補正動作、移動度補正動作及び発光動作が、繰り返される事になる。
【００３６】
しかしながら、この参考例にかかる画素回路では、５種類のトランジスタＴｒ1，Ｔｒ2，Ｔｒ3，Ｔｒ4，Ｔｒdと、３種類の電源ラインＶss1，Ｖss2，Ｖcc、４種類のゲートライン（走査線）ＷＳ，ＤＳ，ＡＺ１，ＡＺ２を形成する必要があり、電源ラインや信号線ラインとのクロスオーバーが増加してしまう。これは、歩留りを低下させる原因になる。更に、レイアウト的に高精細化が困難になる。高精細パネルにおいては、歩留りを上げるために、素子数を削減する必要がある。
【００３７】
図４は、本発明にかかる表示装置の全体構成を示しており、閾電圧（Ｖth）補正機能を備えたアクティブマトリクス型である。図示する様に、このアクティブマトリクス型表示装置は、主要部となる画素アレイ１と周辺の回路部とで構成されている。周辺の回路部は、水平セレクタ３、ライトスキャナ４、ドライブスキャナ５などを含んでいる。画素アレイ１は、行状の走査線（第１走査線）ＷＳと、列状の信号線ＳＬと、両者の交差する部分にマトリクス状に配列した画素Ｒ，Ｇ，Ｂとで構成されている。カラー表示を可能とするため、ＲＧＢの三原色画素を用意しているが、本発明は、これに限られるものではない。各画素Ｒ，Ｇ，Ｂは、それぞれ、画素回路２で構成されている。信号線ＳＬは水平セレクタ３によって駆動される。水平セレクタ３は、信号部を構成し、一般にドライバＩＣが用いられ、信号線ＳＬに映像信号を供給する。走査線ＷＳはライトスキャナ４によって走査される。尚、第１走査線ＷＳと並行に、第２走査線ＤＳも配線されている。第２走査線ＤＳはドライブスキャナ５によって走査される。ライトスキャナ４とドライブスキャナ５はスキャナ部を構成しており、１水平走査期間毎に、画素の行を順次走査する。各画素回路２は、第１走査線ＷＳによって選択されたとき、信号線ＳＬから映像信号をサンプリングする。更に、第２走査線ＤＳによって選択されたとき、サンプリングされた映像信号に応じて画素回路２内に含まれている発光素子を駆動する。加えて、画素回路２は、水平走査期間内で第１走査線ＷＳ及び第２走査線ＤＳによって制御されたとき、予め決められた補正動作を行う。
【００３８】
上述した画素アレイ１は、通常、ガラスなどの絶縁基板上に形成されており、フラットパネルとなっている。各画素回路２を構成するトランジスタは、アモルファスシリコン薄膜トランジスタ（ＴＦＴ）または低温ポリシリコンＴＦＴで形成されている。アモルファスシリコンＴＦＴの場合、スキャナ部は、パネルとは別のＴＡＢなどで構成され、フレキシブルケーブルにてフラットパネルに接続される。同様に、信号部も外付けのドライバＩＣで構成され、フレキシブルケーブルにてフラットパネルに接続される。低温ポリシリコンＴＦＴの場合、信号部及びスキャナ部も同じ低温ポリシリコンＴＦＴで形成できるので、フラットパネル上に画素アレイ部と信号部とスキャナ部を一体的に形成できる。
【００３９】
図５は、図４に示した本発明にかかる表示装置に組み込まれる画素回路２の構成を示す回路図である。この画素回路２は、サンプリングトランジスタＴｒ1と、これに接続する画素容量Ｃsと、これに接続するドライブトランジスタＴｒdと、これに接続する発光素子ＥＬと、ドライブトランジスタＴｒdを電源Ｖccに接続するスイッチングトランジスタＴｒ4とを含む。
【００４０】
サンプリングトランジスタＴｒ1は、第１走査線ＷＳから供給される制御信号ＷＳに応じ導通して、信号線ＳＬから供給された映像信号の信号電位Ｖsigを画素容量Ｃsにサンプリングする。画素容量Ｃsは、サンプリングされた映像信号の信号電位Ｖsigに応じて、ドライブトランジスタＴｒdのゲートＧとソースＳ間に入力電圧Ｖgsを印加する。ドライブトランジスタＴｒdは、入力電圧Ｖgsに応じた出力電流Ｉdsを発光素子ＥＬに供給する。尚、この出力電流Ｉdsは、ドライブトランジスタＴｒdの閾電圧Ｖthに対して依存性を有する。発光素子ＥＬは、発光期間中、ドライブトランジスタＴｒdから供給された出力電流Ｉdsにより、映像信号の信号電位Ｖsigに応じた輝度で発光する。スイッチングトランジスタＴｒ4は、第２走査線ＤＳから供給される制御信号ＤＳに応じ導通して、発光期間中ドライブトランジスタＴｒdを電源Ｖccに接続し、非発光期間では非導通状態になって、ドライブトランジスタＴｒdを電源Ｖccから切り離す。
【００４１】
特徴事項として、ライトスキャナ４及びドライブスキャナ５で構成されるスキャナ部は、水平走査期間（１Ｈ）に第１走査線ＷＳ及び第２走査線ＤＳにそれぞれ制御信号ＷＳ，ＤＳを出力し、サンプリングトランジスタＴｒ1及びスイッチングトランジスタＴｒ4をオンオフ制御して、出力電流Ｉdsの閾電圧Ｖthに対する依存性を補正するために画素容量Ｃsをリセットする準備動作（Ｖth補正準備動作）、リセットされた画素容量Ｃsに閾電圧Ｖthをキャンセルするための電圧を書き込む補正動作（Ｖth補正動作）、及び、補正された画素容量Ｃsに映像信号の信号電位Ｖsigをサンプリングするサンプリング動作を実行する。一方、水平セレクタ（ドライバＩＣ）３で構成された信号部は、水平走査期間（１Ｈ）に映像信号を第１固定電位ＶssHと、第２固定電位ＶssLと、信号電位Ｖsigとの間で切り替え、以て、上述した準備動作、補正動作及びサンプリング動作に必要な電位を、各画素に信号線ＳＬを介して供給する。
【００４２】
具体的には、水平セレクタ３は、まず高レベル（高電位）の第１固定電位ＶssHを供給し続いて低レベル（低電位）の第２固定電位ＶssLに切り替えて準備動作を可能とし、更に、低レベル（低電位）の第２固定電位ＶssLを維持した状態で補正動作を実行し、その後、信号電位Ｖsigに切り替えてサンプリング動作を実行する。上述したように、水平セレクタ３は、ドライバＩＣで構成され、信号電位Ｖsigを生成する信号生成回路と、信号生成回路から出力された信号電位Ｖsigに第１固定電位ＶssH及び第２固定電位ＶssLを挿入し、以て、第１固定電位ＶssHと第２固定電位ＶssLと信号電位Ｖsigとが切り替わる映像信号を合成して各信号線ＳＬに出力する出力回路とを含む。好ましくは、水平セレクタ３を構成するドライバＩＣは、通常の定格を超えない信号電位Ｖsigと定格を超える第１固定電位ＶssHとを合成した映像信号を出力する。この場合、ドライバＩＣに含まれる信号生成回路は定格を超えない信号電位Ｖsigを生成するため通常の耐圧を有する一方、出力回路は定格を超える第１固定電位ＶssHに対処するため高耐圧化されている。
【００４３】
ドライブトランジスタＴｒdは、その出力電流Ｉdsが閾電圧Ｖthに加えチャネル領域のキャリア移動度μに対しても依存性を有する。この場合、ライトスキャナ４とドライブスキャナ５で構成されるスキャナ部は、水平走査期間（１Ｈ）に第２走査線ＤＳに制御信号を出力して更にスイッチングトランジスタＴｒ4を制御し、出力電流Ｉdsのキャリア移動度μに対する依存性を打ち消すために、信号電位Ｖsigがサンプリングされている状態でドライブトランジスタＴｒdから出力電流を取り出し、これを画素容量Ｃsに負帰還して入力電圧Ｖgsを補正する動作を実行する。
【００４４】
図６は、図５に示した表示装置から画素回路２の部分を取り出した模式図である。理解を容易にするため、サンプリングトランジスタＴｒ1によってサンプリングされる映像信号ＶsigやドライブトランジスタＴｒdの入力電圧Ｖgs及び出力電流Ｉds、更には、発光素子ＥＬが有する容量成分Ｃoledなどを書き加えてある。また、各トランジスタのゲートに接続される走査線ＷＳ，ＤＳも書き込んである。この画素回路２は、水平走査期間（１Ｈ）内に、Ｖth補正準備動作と、実際の補正動作と、信号電位Ｖsigのサンプリング動作を行う。これにより、画素回路２は３個のトランジスタＴｒ1，Ｔｒ4，Ｔｒdと１個の画素容量Ｃsと１個の発光素子ＥＬとで構成可能である。図１に示した参考例にかかるＶth補正機能を組み込んだ画素回路に比べ、少なくともトランジスタを２個削減可能である。これにより、電源ラインやゲートラインを削減することができ、パネルの歩留りの改善につながる。また、画素回路のレイアウトを簡素化することで、高精細化も可能である。
【００４５】
図７は、図５及び図６に示した画素回路のタイミングチャートである。図７を参照して、図５及び図６に示した画素回路の動作を具体的、且つ、詳細に説明する。図７は、時間軸Ｔに沿って、各走査線ＷＳ，ＤＳに印加される制御信号の波形を表してある。表記を簡略するため、制御信号も対応する走査線の符号と同じ符号で示してある。合わせて、信号線に印加される映像信号の波形も時間軸Ｔに沿って示してある。図示する様に、この映像信号は各水平走査期間（１Ｈ）内で、高電位ＶssH、低電位ＶssL、信号電位Ｖsigと順に切り替わる。トランジスタＴｒ1はＮチャネル型なので、第１走査線ＷＳがハイレベルのときオンし、ローレベルのときオフする。一方、トランジスタＴｒ4はＰチャネル型なので、第２走査線ＤＳがハイレベルのときオフし、ローレベルのときオンする。尚、このタイミングチャートは、各制御信号ＷＳ，ＤＳの波形や映像信号の波形と共に、ドライブトランジスタＴｒdのゲートＧの電位変化及びソースＳの電位変化も表してある。
【００４６】
図７のタイミングチャートでは、タイミングＴ１〜Ｔ８までを１フィールド（１ｆ）としてある。１フィールドの間に画素アレイの各行が一回順次走査される。タイミングチャートは、１行分の画素に印加される各制御信号ＷＳ，ＤＳの波形を表している。
【００４７】
初めに、タイミングＴ１で、スイッチングトランジスタＴｒ4をオフして非発光とする。この時、ドライブトランジスタＴｒdのソース電位は、電源Ｖccからの電源供給が無いので、発光素子ＥＬのカットオフ電圧ＶthELまで下げられる。
【００４８】
次に、タイミングＴ２で、サンプリングトランジスタＴｒ1をオンする。但し、この前に、信号線の電位を高電位ＶssHまで上げておく方が、書き込み時間を短くできるので好ましい。サンプリングトランジスタＴｒ1をオンする事でドライブトランジスタＴｒdのゲートＧに高電位ＶssHが書き込まれる。この時、画素容量Ｃsを介してソース電位にカップリングが入り、ソース電位は上昇する。ソース電位は一度上昇するが、発光素子ＥＬを介して放電されるので、再度、ソース電位はＶthELになる。この時、ゲート電位は高電位ＶssHのままである。このように、信号線の電位を高電位ＶssHまで上げることで、ソース電位を一旦ＶthELより上げその後確実にＶthELにすることができる。
【００４９】
次に、タイミングＴａで、サンプリングトランジスタＴｒ1をオンしたまま、映像信号を低電位ＶssLに変化させる。この電位変化が、画素容量Ｃsを介してソース電位にカップリングされる。この時のカップリング量は、Ｃs／（Ｃs＋Ｃoled）×（ＶssH−ＶssL）にて求められる。この時、ゲート電位は低電位ＶssL、ソース電位はＶthEL−Ｃs／（Ｃs＋Ｃoled）×（ＶssH−ＶssL）で表される。ここで、ソース電位は、この後のＶth補正や移動度補正終了後も発光素子ＥＬがカットオフし続ける電位に設定することが望ましい。また、このＶgs＞Ｖthとなるようにカップリングを入れることで、Ｖth補正の準備を行うことができる。以上により、トランジスタや電源ライン、ゲートラインを削減した回路においても、Ｖth補正準備動作を行うことができる。即ち、タイミングＴ２〜Ｔａは補正準備期間に含まれる。尚、低電位ＶssL及び高電位ＶssHのレベルは、画素容量Ｃsと発光素子容量Ｃoledの容量比を考慮して、ドライブトランジスタＴｒdがＶgs＞Ｖthの条件を満たし、且つ、この後のＶth補正や移動度補正終了後も発光素子ＥＬがカットオフし続ける電位となるように設定する。
【００５０】
尚、上記の説明では、一旦、映像信号を高電位ＶssHに上げた後、低電位ＶssLに下げることで、ドライブトランジスタＴｒdのソース電位を下げ、以て、Ｖgs＞Ｖthの条件を設定している。
【００５１】
但し、本発明はこの動作に限られるものではなく、基本的には、映像信号を低電位ＶssLに落とすことでソース電位をＶthELから下げ、且つ、ドライブトランジスタＴｒdについてＶgs＞Ｖthの条件を満たす事ができる画素容量Ｃs、発光素子容量Ｃoled、低電位ＶssLレベル、高電位ＶssHレベルの関係であればかまわない。
【００５２】
ただ、本実施例のように、一旦映像信号を高電位ＶssHに上げた後、低電位ＶssLに下げることで、速やかに、且つ、確実に、ドライブトランジスタＴｒdのソース電位がＶgs＞Ｖthの条件を満たし、且つ、この後のＶth補正や移動度補正終了後も発光素子ＥＬがカットオフし続ける電位となるようにセットすることができる。
【００５３】
尚、後述するように、Ｖth補正後に信号電位Ｖsigを画素容量Ｃsに書き込む。即ち、信号線の電位を低電位ＶssLから信号電位Ｖsigに変化させて、映像信号の信号電位Ｖsigを画素容量Ｃsに書き込む。この時、実際に画素容量Ｃsに保持される電圧は、画素容量Ｃsと発光素子容量Ｃoledの容量分割によって決まる。この場合、発光素子容量Ｃoledに比べて画素容量Ｃsは小さいため、ドライブトランジスタＴｒdのソース側の電位変動よりゲート側の電位変動が大きく、ソース・ゲート間の電位差が広がり、実信号を書き込むことができる。従って、元の信号電位Ｖsigの振幅に余裕を持たせておけば、動作上充分な映像信号の信号電位Ｖsigを画素容量Ｃsに書き込むことができる。
【００５４】
以上の様に、本発明にかかる表示装置は、Ｖth補正準備動作で画素容量Ｃsを通じたカップリングによるＶgsの設定と、信号書き込み動作（サンプリング動作）で画素容量Ｃsに対する信号電位Ｖsigの書き込みを行う。いずれの動作でも画素容量Ｃsと発光素子容量Ｃoledの容量比に応じて適切に低電位ＶssLや信号電位Ｖsigのレベルを設定することで、相互に支障をきたすことなくＶth補正準備動作及び信号書き込み動作を行うことができる。
【００５５】
この後、タイミングＴ３でゲートＧを低電位ＶssLに保持した状態のままスイッチングトランジスタＴｒ4をオンすると、ドライブトランジスタＴｒdに電流が流れて、参考例と同様にＶth補正が行われる。ドライブトランジスタＴｒdがカットオフするまで電流が流れ、カットオフするとドライブトランジスタＴｒdのソース電位はＶssL−Ｖthとなる。ここで、ＶssL−Ｖth＜ＶthELとする必要がある。
【００５６】
この後、タイミングＴ４で、スイッチングトランジスタＴｒ4をオフしてＶth補正は終了する。即ち、タイミングＴ３〜Ｔ４はＶth補正期間である。
【００５７】
この様に、タイミングＴ３〜Ｔ４でＶth補正を行った後、タイミングＴ５に至って信号線の電位が低電位ＶssLから信号電位Ｖsigに変化する。これにより、映像信号の信号電位Ｖsigが画素容量Ｃsに書き込まれる。発光素子ＥＬの等価容量Ｃoledに比べて、画素容量Ｃsは充分に小さい。この結果、信号電位Ｖsigのほとんど大部分が画素容量Ｃsに書き込まれる。従って、ドライブトランジスタＴｒdのゲートＧとソースＳ間の電圧Ｖgsは、先に検出保持されたＶthと今回サンプリングされた信号電位Ｖsigを加えたレベル（Ｖsig＋Ｖth）となる。即ち、ドライブトランジスタＴｒdに対する入力電圧Ｖgsは、Ｖsig＋Ｖthとなる。かかる信号電位Ｖsigのサンプリング動作は制御信号ＷＳがローレベルに戻るタイミングＴ７まで行われる。即ち、タイミングＴ５〜Ｔ７がサンプリング期間に相当する。
【００５８】
本発明にかかる画素回路は、上述した閾電圧Ｖthの補正に加え、移動度μの補正も行っている。移動度μの補正はタイミングＴ６〜Ｔ７で行われる。この点については後で詳細に説明する。結論としてタイミングチャートに示すように、補正量ΔＶが入力電圧Ｖgsから差し引かれる。
【００５９】
タイミングＴ７になると、制御信号ＷＳがローレベルとなりサンプリングトランジスタＴｒ1がオフする。この結果、ドライブトランジスタＴｒdのゲートＧは信号線ＳＬから切り離される。映像信号の信号電位Ｖsigの印加が解除されるので、ドライブトランジスタＴｒdのゲート電位（Ｇ）は上昇可能となり、ソース電位（Ｓ）と共に上昇していく。その間、画素容量Ｃsに保持されたゲート／ソース間電圧Ｖgsは、（Ｖsig−ΔＶ＋Ｖth）の値を維持する。ソース電位（Ｓ）の上昇に伴い、発光素子ＥＬの逆バイアス状態は解消されるので、出力電流Ｉdsの流入により発光素子ＥＬは実際に発光を開始する。この時のドレイン電流Ｉds対ゲート／ソース間電圧Ｖgsの関係は、前述した式（２）のように与えられる。この特性式（２）からＶthの項がキャンセルされており、発光素子ＥＬに供給される出力電流ＩdsはドライブトランジスタＴｒdの閾電圧Ｖthに依存しない事が分かる。基本的に、ドレイン電流Ｉdsは映像信号の信号電位Ｖsigによって決まる。換言すると、発光素子ＥＬは映像信号の信号電位Ｖsigに応じた輝度で発光する事になる。その際、信号電位Ｖsigは帰還量ΔＶで補正されている。この補正量ΔＶは、丁度、特性式（２）の係数部に位置する移動度μの効果を打ち消すように働く。従って、ドレイン電流Ｉdsは、実質的に、映像信号の信号電位Ｖsigのみに依存する事になる。
【００６０】
最後に、タイミングＴ８に至ると、制御信号ＤＳがハイレベルとなってスイッチングトランジスタＴｒ4がオフし、発光が終了すると共に、当該フィールドが終わる。この後、次のフィールドに移って、再び、Ｖth補正準備動作、Ｖth補正動作、移動度補正動作及び発光動作が繰り返される事になる。このように、本実施形態では、画素の各行に割り当てられた１水平走査期間（１Ｈ）内において、ゲート電位カップリングによる閾電圧補正準備動作（Ｖth補正準備動作）と、実際の閾電圧補正動作（Ｖth補正動作）と、信号電位Ｖsigのサンプリング動作とを行っている。但し、本発明はこれに限られるものではなく、閾電圧補正準備動作と、実際の閾電圧補正動作と、信号電位Ｖsigのサンプリング動作とを、複数の水平走査期間に渡って行うこともできる。例えば、閾電圧補正準備動作と閾電圧補正動作を先行する水平走査期間で行い、信号電位Ｖsigのサンプリング動作を当該画素行に割り当てられた水平走査期間で行うこともできる。
【００６１】
図８は、移動度補正期間Ｔ６‐Ｔ７における画素回路２の状態を示す回路図である。図示するように、移動度補正期間Ｔ６‐Ｔ７では、サンプリングトランジスタＴｒ1及びスイッチングトランジスタＴｒ4がオンしている一方、残りのスイッチングトランジスタＴｒ3がオフしている。この状態で、ドライブトランジスタＴｒdのソース電位（Ｓ）は、ＶssL−Ｖthである。このソース電位Ｓは発光素子ＥＬのアノード電位でもある。前述したように、ＶssL−Ｖth＜ＶthELと設定しておく事で、発光素子ＥＬは逆バイアス状態におかれ、ダイオード特性ではなく単純な容量特性を示す事になる。よって、ドライブトランジスタＴｒdに流れる電流Ｉdsは、画素容量Ｃsと発光素子ＥＬの等価容量Ｃoledとの合成容量Ｃ＝Ｃs＋Ｃoledに流れ込む事になる。換言すると、ドレイン電流Ｉdsの一部が画素容量Ｃsに負帰還され、移動度の補正が行われる。
【００６２】
図９は、上述したトランジスタ特性式（２）をグラフ化したものであり、縦軸にＩdsを取り、横軸に信号電位Ｖsigを取っている。このグラフの下方に特性式（２）も合わせて示してある。図９のグラフは、画素１と画素２を比較した状態で特性カーブを描いてある。画素１のドライブトランジスタＴｒdの移動度μは相対的に大きい。逆に、画素２に含まれるドライブトランジスタＴｒdの移動度μは相対的に小さい。この様に、ドライブトランジスタＴｒdをポリシリコン薄膜トランジスタなどで構成した場合、画素間で移動度μがばらつく事は避けられない。例えば、両画素１，２に同レベルの映像信号の信号電位Ｖsigを書き込んだ場合、何ら移動度の補正を行わないと、移動度μの大きい画素１に流れる出力電流Ｉds1’は、移動度μの小さい画素２に流れる出力電流Ｉds2’に比べて大きな差が生じてしまう。この様に、移動度μのばらつきに起因して出力電流Ｉdsの間に大きな差が生じるので、画面のユニフォーミティを損なう事になる。
【００６３】
そこで、本発明では、出力電流を入力電圧側に負帰還させる事で移動度のばらつきをキャンセルしている。トランジスタ特性式から明らかなように、移動度が大きいとドレイン電流Ｉdsが大きくなる。従って、負帰還量ΔＶは移動度が大きいほど大きくなる。図９のグラフに示すように、移動度μの大きな画素１の負帰還量ΔＶ１は、移動度の小さな画素２の負帰還量ΔＶ２に比べて大きい。従って、移動度μが大きいほど負帰還が大きくかかる事となって、ばらつきを抑制する事が可能である。図示するように、移動度μの大きな画素１でΔＶ１の補正をかけると、出力電流はＩds1’からＩds1まで大きく下降する。一方、移動度μの小さな画素２の補正量ΔＶ２は小さいので、出力電流Ｉds2’はＩds1までそれ程大きく下降しない。結果的に、Ｉds1とＩds2は略等しくなり、移動度のばらつきがキャンセルされる。この移動度のばらつきのキャンセルは、黒レベルから白レベルまで信号電位Ｖsigの全範囲で行われるので、画面のユニフォーミティは極めて高くなる。以上をまとめると、移動度の異なる画素１と画素２があった場合、移動度の大きい画素１の補正量ΔＶ１は、移動度の小さい画素２の補正量ΔＶ２に対して大きくなる。つまり、移動度が大きいほどΔＶが大きくなり、Ｉdsの減少値は大きくなる。これにより、移動度の異なる画素の電流値は均一化され、移動度のばらつきを補正する事ができる。
【００６４】
以下、参考のため、図１０を参照して、上述した移動度補正の数値解析を行う。図１０に示すように、トランジスタＴｒ1及びＴｒ4がオンした状態で、ドライブトランジスタＴｒdのソース電位を変数Ｖに取って解析を行う。ドライブトランジスタＴｒdのソース電位（Ｓ）をＶとすると、ドライブトランジスタＴｒdを流れるドレイン電流Ｉdsは、以下の式（３）に示す通りである。
【００６５】
式（３）
2007156460.tif 000001
【００６６】
また、ドレイン電流Ｉdsと容量Ｃ（＝Ｃs＋Ｃoled）の関係により、以下の式（４）に示す様にＩds＝ｄＱ／ｄｔ＝ＣｄＶ／ｄｔが成り立つ。
【００６７】
式（４）
2007156460.tif 000002
【００６８】
式（４）に式（３）を代入して、両辺を積分する。ここで、ソース電位Ｖの初期状態は、−Ｖthであり、移動度補正時間（Ｔ６‐Ｔ７の時間幅）をｔとする。この微分方程式を解くと、移動度補正時間ｔに対する画素電流が、以下の式（５）のように与えられる。
【００６９】
式（５）
2007156460.tif 000003
【００７０】
図１１は、式（５）をグラフ化した図であり、縦軸に出力電流Ｉdsを取り、横軸に映像信号の信号電位Ｖsigを取ってある。パラメータとして移動度補正時間ｔ＝０ｕｓ、２．５ｕｓ及び５ｕｓの場合を設定している。更に、移動度μもパラメータとして、比較的大きい場合１．２μと比較的小さい場合０．８μをパラメータにとってある。ｔ＝０ｕｓとして実質的に移動度補正をかけない場合に比べ、ｔ＝２．５ｕｓでは移動度ばらつきに対する補正が充分にかかっていることがわかる。移動度補正なしではＩdsに４０％のばらつきがあったものが、移動度補正をかけると１０％以下に抑えられる。但し、ｔ＝５ｕｓとして補正期間を長くすると、逆に、移動度μの違いによる出力電流Ｉdsのばらつきが大きくなってしまう。この様に、適切な移動度補正を掛けるために、ｔは最適な値に設定する必要がある。図１１に示したグラフの場合、最適値はｔ＝２．５ｕｓの近辺である。
【００７１】
以上のようにして、本発明ではゲート電位を高電位から低電位に切り替える事によるＶth補正準備動作や、Ｖth補正動作を１Ｈ以内に行い、その後、同一水平走査期間内にて映像信号を書き込む。この動作により、従来必要であった３種類の電源を信号線に共有化することで電源ラインやスイッチングトランジスタ、そのゲートラインを削減する事ができ、３トランジスタ１容量の画素回路を構成することができる。以上により、パネルの歩留まりを向上する事ができる。また、レイアウトを削減する事で高精細化も可能となる。尚、本実施形態では、サンプリングトランジスタＴｒ1をオンした状態でスイッチングトランジスタＴｒ4をオンして移動度補正をかけているが、サンプリングトランジスタＴｒ1とスイッチングトランジスタＴｒ4をノンオーバーラップにして移動度補正を行わない単純なＶth補正動作においても、同様に配線やトランジスタの削減は可能である。又、本実施形態の回路では、ドライブトランジスタＴｒd以外のスイッチングトランジスタにはＮチャネル型を用いたが、各トランジスタの特性はＮチャネル型でもＰチャネル型でも構わない。
【００７２】
最後に、本発明にかかる表示装置の信号部（水平セレクタ）を構成するデータドライバにつき、その実施形態を説明する。本実施形態は、画像表示装置の列方向に配置され、画像データの表示に用いられるデータドライバにおいて、画像データを表す信号電位と画素回路制御用の固定電位を切り替えて出力する事を可能にし、且つ、この画素回路制御用の固定電位が、一般的なデータドライバの最大定格電圧よりも高い電圧振幅を要求する場合、出力端子部分近くにある画像データ用信号電位と画素回路制御用固定電位を切り替えるスイッチ機能部分だけを高耐圧化する事で、ドライバの製造プロセスにおいて、高耐圧化プロセスへの変更、回路サイズの変更、端子の広ピッチ化等を必要としないまま、必要な機能を実現出来るものである。
【００７３】
図１２に、信号線に画像データを表す信号電位と画素回路制御用の固定電位を混在させた画像表示装置の画素回路（Ａ）と駆動波形（Ｂ）の例を示す。（Ａ）に示した画素回路は、３個のトランジスタと、１個の画素容量と、１個の発光素子ＥＬとで構成されており、図５に示した本発明の実施形態にかかる画素回路を一般化したものである。映像信号の信号電位Ｖsigは信号線ＳＬから供給される。この信号電位Ｖsigの電圧値によって、ドライブトランジスタＴｒdを駆動し、所望の明るさで発光素子ＥＬを発光させる。この画像表示装置においては、この際にドライブトランジスタＴｒdの特性ばらつきが直接画質に影響するため、画素容量Ｃsを利用して、補正期間中にこのばらつきを補正する動作を行う。この補正動作を行う際に、走査パルスＷＳと走査パルスＤＳの駆動波形を利用して、信号線ＳＬから制御用の固定電位Ｖstを画素回路に送り込む。通常の画像表示装置においては、画像データ系の信号線と駆動制御系の信号線は分離されており、制御系の信号を入力する際には、別な配線及び走査パルスを配置する。しかし、それによって画素回路内の素子数が増加すると、トランジスタ欠陥による歩留まり悪化や、一つの画素回路に必要とする面積が増える事から、物理的な解像度の低下等の悪影響が考えられるため、画素回路の素子数を極力少なくし、ドライブトランジスタＴｒdのばらつきを補正するためには、信号線ＳＬから、画像データに対応した信号電位Ｖpcと、画素回路制御用の固定電位Ｖstを、サンプリング時及び補正時に分けて送信する必要がある。
【００７４】
この時、画素回路制御用の固定電圧Ｖstは必ずしも画像データの信号電圧Ｖpcと同一の範囲内にあるとは限らない。（Ｂ）の波形タイミングチャートの例のように、制御信号電圧Ｖstは、画像信号電圧Ｖpcよりも高くなる場合が考えられ、且つ、ＶstはデータドライバＩＣの定格電圧よりも高くなる場合もある。また、通常ドライバ出力は非表示期間には電圧不定（ハイインピーダンス）になるが、この画素回路の場合、ＶstとＶpcはサンプリング期間と補正期間に分離され、その間の電圧はグランドレベルＧＮＤに固定する事が必要となる場合がある。
【００７５】
このような駆動波形の条件を満たすデータドライバＩＣ３のブロック構成を、図１３に示す。四角の実線で囲んだ部分が高耐圧の出力回路部３２であり、この中の回路だけを配線膜厚を厚くする等して高耐圧化すれば、画像信号生成回路部３１は通常通りの耐圧及びプロセスで作製可能である。出力回路部３２は電圧切り替え用のスイッチＳＷ１，ＳＷ２を含んでいる。但し、スイッチＳＷ１の制御信号及びスイッチＳＷ２の制御信号は、スイッチのＯＮ／ＯＦＦを制御するロジック信号であるため、高耐圧化の必要は無い。
【００７６】
画像信号生成回路部３１の出力端子３１Ｂは、画像表示系電源電圧Ｖpcを最大電圧とする出力電圧Ｖpc1〜Ｖpcnを出力する。この出力電圧は、スイッチＳＷ１に送られ、画素回路制御用の固定電圧と切り替えられる。画素回路制御用の固定電圧は、制御系電源電圧Ｖstの振幅を持つロジックパルスである。またスイッチＳＷ１の出力は、スイッチＳＷ２に送られる。このスイッチＳＷ２では、Ｖpc1〜ＶpcnとＶstの切り替え時に出力端をＧＮＤレベルに固定するため、信号かＧＮＤかの選択を行う。その結果、最終出力端３２Ｂには最終出力信号Ｖsigとして、制御系電源電圧を最大値とするＶstまたは画像表示系電源電圧を最大値とするＶpc1〜Ｖpcn、あるいは、ＧＮＤレベルの電圧が出力される。
【００７７】
本発明にかかる表示装置は、図１４に示すような薄膜デバイス構成を有する。本図は、絶縁性の基板に形成された画素の模式的な断面構造を表している。図示するように、画素は、複数の薄膜トランジタを含むトランジスター部（図では１個のＴＦＴを例示）、保持容量などの画素容量及び有機ＥＬ素子などの発光部を含む。基板の上にＴＦＴプロセスでトランジスター部や画素容量が形成され、その上に有機ＥＬ素子などの発光部が積層されている。その上に接着剤を介して透明な対向基板を貼り付けてフラットパネルとしている。
【００７８】
本発明にかかる表示装置は、図１５に示すようにフラット型のモジュール形状のものを含む。例えば、絶縁性の基板上に、有機ＥＬ素子、薄膜トランジスタ、薄膜容量等から成る画素をマトリックス状に集積形成した画素アレイ部を設ける、この画素アレイ部（画素マトリックス部）を囲むように接着剤を配し、ガラス等の対向基板を貼り付けて表示モジュールとする。この透明な対向基板には、必要に応じて、カラーフィルタ、保護膜、遮光膜等を設けてももよい。表示モジュールには、外部から画素アレイ部への信号等を入出力するためのコネクタとして例えばＦＰＣ（フレキシブルプリントサーキット）を設けてもよい。
【００７９】
以上説明した本発明における表示装置は、フラットパネル形状を有し、様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピューター、携帯電話、ビデオカメラなど、電子機器に入力された、若しくは、電子機器内で生成した映像信号を画像若しくは映像として表示するあらゆる分野の電子機器のディスプレイに適用することが可能である。以下この様な表示装置が適用された電子機器の例を示す。
【００８０】
図１６は本発明が適用されたテレビであり、フロントパネル１２、フィルターガラス１３等から構成される映像表示画面１１を含み、本発明の表示装置をその映像表示画面１１に用いることにより作製される。
【００８１】
図１７は本発明が適用されたデジタルカメラであり、上が正面図で下が背面図である。このデジタルカメラは、撮像レンズ、フラッシュ用の発光部１５、表示部１６、コントロールスイッチ、メニュースイッチ、シャッター１９等を含み、本発明の表示装置をその表示部１６に用いることにより作製される。
【００８２】
図１８は本発明が適用されたノート型パーソナルコンピューターであり、本体２０には文字等を入力するとき操作されるキーボード２１を含み、本体カバーには画像を表示する表示部２２を含み、本発明の表示装置をその表示部２２に用いることにより作製される。
【００８３】
図１９は本発明が適用された携帯端末装置であり、左が開いた状態を表し、右が閉じた状態を表している。この携帯端末装置は、上側筐体２３、下側筐体２４、連結部（ここではヒンジ部）２５、ディスプレイ２６、サブディスプレイ２７、ピクチャーライト２８、カメラ２９等を含み、本発明の表示装置をそのディスプレイ２６やサブディスプレイ２７に用いることにより作製される。
【００８４】
図２０は本発明が適用されたビデオカメラであり、本体部３０、前方を向いた側面に被写体撮影用のレンズ３４、撮影時のスタート／ストップスイッチ３５、モニター３６等を含み、本発明の表示装置をそのモニター３６に用いることにより作製される。
【図面の簡単な説明】
【００８５】
【図１】参考例にかかる表示装置を示すブロック図である。
【図２】図１に示した表示装置から取り出した画素回路を示す模式図である。
【図３】図１及び図２に示した表示装置の動作説明に供するタイミングチャートである。
【図４】本発明にかかる表示装置の全体構成を示すブロック図である。
【図５】本発明にかかる表示装置に含まれる画素回路の構成を示すブロック図である。
【図６】図５に示した表示装置から切り出した画素回路を示す模式図である。
【図７】図４及び図５に示した本発明にかかる表示装置の動作説明に供するタイミングチャートである。
【図８】同じく動作説明に供する回路図である。
【図９】同じく動作説明に供するグラフである。
【図１０】同じく動作説明に供する回路図である。
【図１１】同じく動作説明に供するグラフである。
【図１２】本発明にかかるデータドライバの説明に供する模式図である。
【図１３】本発明にかかるデータドライバの構成例を示す回路図である。
【図１４】本発明にかかる表示装置のデバイス構成を示す断面図である。
【図１５】本発明にかかる表示装置のモジュール構成を示す平面図である。
【図１６】本発明にかかる表示装置を備えたテレビジョンセットを示す斜視図である。
【図１７】本発明にかかる表示装置を備えたデジタルスチルカメラを示す斜視図である。
【図１８】本発明にかかる表示装置を備えたノート型パーソナルコンピューターを示す斜視図である。
【図１９】本発明にかかる表示装置を備えた携帯端末装置を示す模式図である。
【図２０】本発明にかかる表示装置を備えたビデオカメラを示す斜視図である。
【符号の説明】
【００８６】
１・・・画素アレイ、２・・・画素回路、３・・・水平セレクタ（ドライバＩＣ）、４・・・ライトスキャナ、５・・・ドライブスキャナ、Ｔｒ1・・・サンプリングトランジスタ、Ｔｒ4・・・スイッチングトランジスタ、Ｔｒd・・・ドライブトランジスタ、Ｃs・・・画素容量、ＥＬ・・・発光素子