(57)【要約】【課題】    ゲート耐圧の高い窒化物半導体装置、及びその製造方法を提供する。【解決手段】    窒化物半導体装置は、窒化物半導体層をエピタキシャル成長できる基板と、基板上に形成され、窒化物半導体のチャネル層を含む半導体積層と、半導体積層上に形成され、チャネル層にオーミック接触する、ソース電極及びドレイン電極と、半導体積層上に形成された絶縁層であって、ゲート電極接触部に開口を有し、開口から離れた領域に表面が平坦な全厚領域を有し、開口端の側壁が全厚の一部の厚さまで急峻に立ち上がる絶縁膜と、開口で前記半導体積層に接し、両側で厚さが増加した部分まで延在するＴ型ゲート電極と、を有する。【選択図】  図１
2008166469.tif 000002
【特許請求の範囲】
【請求項１】
窒化物半導体層をエピタキシャル成長できる基板と、
前記基板上に形成され、窒化物半導体のチャネル層を含む半導体積層と、
前記半導体積層上に形成され、前記チャネル層にオーミック接触する、ソース電極及びドレイン電極と、
前記半導体積層上に形成された絶縁層であって、ゲート電極接触部に開口を有し、開口から離れた領域に表面が平坦な全厚領域を有し、開口端の側壁が全厚の一部の厚さまで急峻に立ち上がる絶縁膜と、
前記開口で前記半導体積層に接し、両側で厚さが増加した部分まで延在するＴ型ゲート電極と、
を有する窒化物半導体装置。
【請求項２】
前記全厚の一部の厚さは、全厚の２０％〜８０％の範囲内である請求項１記載の窒化物半導体装置。
【請求項３】
前記絶縁膜の開口端の厚さが５ｎｍ以上である請求項１または２記載の窒化物半導体装置。
【請求項４】
前記半導体積層が、i型ＧａＮ層と、その上に形成されたｎ型ＡｌＧａＮ層と、その上に形成されたｎ型ＧａＮ層とを含み、前記ソース電極及びドレイン電極は前記ｎ型ＡｌＧａＮ層にオーミック接触し、前記ゲート電極は前記ｎ型ＧａＮ層にショットキ接触する請求項１〜３のいずれか１項記載の窒化物半導体装置。
【請求項５】
前記半導体積層が、ｎ型ＧａＮ層を含み、前記ソース電極及びドレイン電極は前記ｎ型ＧａＮ層にオーミック接触し、前記ゲート電極は前記ｎ型ＧａＮ層にショットキ接触する請求項１〜３のいずれか１項記載の窒化物半導体装置。
【請求項６】
（ａ）基板上に窒化物半導体層を含む半導体積層をエピタキシャル成長する工程と、
（ｂ）前記半導体積層にオーミック接触するソース電極、ドレイン電極を形成する工程と、
（ｃ）前記半導体積層上に絶縁保護層を形成する工程と、
（ｄ）レジストマスクを用いて前記絶縁保護層をエッチングして、開口端において急峻な勾配で厚さの一部分立ち上がり、開口端から離れた位置で全厚を実現する開口部を形成する工程と、
（ｅ）前記開口部内で前記半導体積層に接触し、前記絶縁保護層の増加した厚さ部分まで延在するゲート電極を形成する工程と、
を含む窒化物半導体装置の製造方法。
【請求項７】
前記工程（ｄ）が、異方性エッチングと等方性を有するエッチングの組み合わせを含む請求項６記載の窒化物半導体装置の製造方法。
【請求項８】
前記工程（ｄ）が、第１異方性エッチングと、レジストキュアによりレジスト角部を丸め込む工程と、第２異方性エッチングを含む請求項６記載の窒化物半導体装置の製造方法。
【請求項９】
前記工程（ｄ）が、第１異方性エッチングと、レジストアッシングによりレジスト端部を後退させる工程と、第２異方性エッチングとを含む請求項６記載の窒化物半導体装置の製造方法。
【請求項１０】
前記工程（ｃ）が絶縁積層を形成する請求項６〜９のいずれか１項記載の窒化物半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置とその製造方法に関し、特にＧａＮ等の窒化物半導体を用いた半導体装置とその製造方法に関する。窒化物半導体装置、特に高耐圧窒化物半導体装置に適用できる。
【背景技術】
【０００２】
携帯電話の基地局や衛星通信に用いられるトランジスタには、高温動作、高速スイッチング、大電力動作の要求されるものがある。ＧａＮ，ＡｌＮ，ＩｎＮやこれらの混晶に代表される窒化物半導体は、その優れた特性から高出力電子デバイスや短波長発光デバイスとして注目を集めている。高出力電子デバイスとしては、電界効果トランジスタ、特に高電子移動度トランジスタ（ＨＥＭＴ）についての報告が数多く為されている。代表的には、ＧａＮ層をチャネル層とし、ｎ型ＡｌＧａＮ層を電子供給層としたＨＥＭＴが研究されている。  
【０００３】
特開２００４−１８６６７９号は、ｃ面サファイア基板上に、アモルファスＧａＮ層をＭＯＣＶＤで堆積し、９５０℃〜１０５０℃まで昇温して結晶状態のＧａＮバッファ層とし、その上にＧａＮ成長核を形成し、厚さ１００ｎｍ以上のＧａＮチャネル層、厚さ１０ｎｍ〜２０ｎｍのＳｉドープｎ型ＡｌＧａＮ電子供給層、厚さ１０ｎｍ〜２０ｎｍのＳｉドープｎ型ＧａＮコンタクト層をＭＯＣＶＤで形成し、ソース／ドレイン電極を形成後、ゲート電極形成領域のｎ型ＧａＮコンタクト層をエッチングし、窒素雰囲気中でアニール処理をした後、ゲート電極を形成する方法を教示する。炭化ケイ素（ＳｉＣ）基板を用いる時は、バッファ層を窒化アルミニウム（ＡｌＮ）で形成するのがよいことも開示する。
【０００４】
国際公開ＷＯ２００４−０６６３９３号は、Ｓｉ基板上に複数層のＡｌ（Ｉｎ、Ｂ）ＧａＮ層を積層した（たとえばＡｌＮ層、ｐ型ＧａＮ層、ＧａＮ層の交互積層）バッファ層を介してＧａＮデバイス層を形成することを教示し、デバイス層表面はシリコン酸化膜で覆い、開口をパターニングし、開口内に電極を形成することも開示する。
【０００５】
【特許文献１】特開２００４−１８６６７９号公報
【特許文献２】国際公開ＷＯ２００４−０６６３９３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、特性の優れた窒化物半導体装置、及びその製造方法を提供することである。
【０００７】
本発明の他の目的は、大電力動作に優れた窒化物半導体装置、及びその製造方法を提供することである。
【０００８】
本発明のさらに他の目的は、ゲート耐圧の高い窒化物半導体装置、及びその製造方法を提供することである。
【課題を解決するための手段】
【０００９】
本発明の１観点によれば、
窒化物半導体層をエピタキシャル成長できる基板と、
前記基板上に形成され、窒化物半導体のチャネル層を含む半導体積層と、
前記半導体積層上に形成され、前記チャネル層にオーミック接触する、ソース電極及びドレイン電極と、
前記半導体積層上に形成された絶縁層であって、ゲート電極接触部に開口を有し、開口から離れた領域に表面が平坦な全厚領域を有し、開口端の側壁が全厚の一部の厚さまで急峻に立ち上がる絶縁膜と、
前記開口で前記半導体積層に接し、両側で厚さが増加した部分まで延在するＴ型ゲート電極と、
を有する窒化物半導体装置
が提供される。
【００１０】
本発明の他の観点によれば、
（ａ）基板上に窒化物半導体層を含む半導体積層をエピタキシャル成長する工程と、
（ｂ）前記半導体積層にオーミック接触するソース電極、ドレイン電極を形成する工程と、
（ｃ）前記半導体積層上に絶縁保護層を形成する工程と、
（ｄ）レジストマスクを用いて前記絶縁保護層をエッチングして、開口端において急峻な勾配で厚さの一部分立ち上がり、開口端から離れた位置で全厚を実現する開口部を形成する工程と、
（ｅ）前記開口部内で前記半導体積層に接触し、前記絶縁保護層の増加した厚さ部分まで延在するゲート電極を形成する工程と、
を含む窒化物半導体装置の製造方法
が提供される。
【発明の効果】
【００１１】
ゲート耐圧が向上することが見出された。
【発明を実施するための最良の形態】
【００１２】
図１Ａ−１Ｃは、本発明者が作成したＧａＮ系ＨＥＭＴの３種類のサンプルを示す断面図である。図１Ａ−１Ｃに示すように、ＳｉＣ基板１１上に、厚さ３μｍのｉ型ＧａＮ電子走行層１２、厚さ５ｎｍのｉ型ＡｌＧａＮスペーサ層１３、厚さ３０ｎｍ、Ｓｉドーピング濃度５×１０１８ｃｍ−３のｎ型ＡｌＧａＮ電子供給層１４、厚さ１０ｎｍ、Ｓｉドーピング濃度５×１０１８ｃｍ−３のｎ型ＧａＮキャップ層１５がエピタキシャル成長される。ｎ型ＧａＮキャップ層１５の２箇所がエッチングされ、下方のｎ型ＡｌＧａＮ電子供給層１４が露出する。露出したｎ型ＡｌＧａＮ層１４表面に、Ｔｌ層、Ａｌ層を積層してソース電極１６、ドレイン電極１７が形成される。ソース電極１６、ドレイン電極１７を覆って、ｎ型ＧａＮキャップ層１５の上に厚さ１００ｎｍのＳｉＮ層１８が形成される。ここまでの構成は３種類のサンプルに共通である。ＳｉＮ層１８に開口を形成し、開口を含む領域にＮｉ層、Ａｕ層を積層してゲート電極１９を形成する。ＳｉＮ層の開口の断面形状が、図１Ａ，１Ｂ，１Ｃで異なる。
【００１３】
図１Ａにおいては、ＳｉＮ層１８にほぼ垂直な側壁を有するゲート電極用開口２が形成される。図１Ｂにおいては、ＳｉＮ層１８に半導体層接触界面から上方に向かって徐々に開口径を拡大する開口３が形成される。図１Ｃにおいては、ＳｉＮ層１８に開口端である高さまで急な勾配で立ち上がり、その後上方に向かって緩やかな勾配で徐々に開口径を拡大する開口１が形成される。開口を覆い、両側のＳｉＮ層の平坦表面まで延在する領域に、Ｎｉ層、Ａｕ層を積層したゲート電極を形成する。このような３種類のＨＥＭＴ構造を作成した。
【００１４】
ｉ型ＡｌＧａＮスペーサ層１３に接するｉ型ＧａＮ電子走行層１２界面は深いポテンシャル井戸を形成する。ｎ型ＡｌＧａＮ電子供給層１４は、スペーサ層１３を介してポテンシャル井戸に電子を供給し、２次元電子ガス２ＤＥＧが生じる。ｎ型ＧａＮキャップ層１５は、ピエゾ効果により、ゲート電極１９の２次元電子ガス２ＤＥＧに対するショットキ障壁高さを大きくする。ｎ型にドープすることで電界緩和を行なっている。厚さ１０ｎｍのｎ型ＧａＮキャップ層１５に電荷担体は残らない。
【００１５】
図２Ａ−２Ｆは、図１ＣのＨＥＭＴ構造の製造プロセスを示す断面図である。
【００１６】
図２Ａに示すように、有機金属気相エピタキシ（ＭＯＶＰＥ）により、ＧａＮ系ＨＥＭＴデバイス層を成長する。Ｇａのソースガスとしてトリメチルガリウム（ＴＭＧ），Ａｌのソースガスとしてトリメチルアルミニウム（ＴＭＡ），Ｎのソースガスとしてアンモニア（ＮＨ３）を用い、ｎ型不純物Ｓｉのソースガスとしてモノシラン（ＳｉＨ４）を用いる。キャリアガスとして水素（Ｈ２）と窒素（Ｎ２）を用いる。基板温度１１００℃で、ＳｉＣ基板１１上に、厚さ３μｍのｉ型ＧａＮ電子走行層１２、厚さ５ｎｍのｉ型ＡｌＧａＮスペーサ層１３、厚さ３０ｎｍ、Ｓｉドーピング濃度５×１０１８ｃｍ−３のｎ型ＡｌＧａＮ電子供給層１４、厚さ１０ｎｍ、Ｓｉドーピング濃度５×１０１８ｃｍ−３のｎ型ＧａＮキャップ層１５を順次ＭＯＶＰＥでエピタキシャル成長する。
【００１７】
図２Ｂに示すように、ソース電極、ドレイン電極を形成する領域に開口を有するレジストマスクを形成し、塩素系ガスを用いたドライエッチングでｎ−ＧａＮキャップ層１５をエッチングする。なお、エッチングの終点とｎ−ＧａＮ層／ｎ−ＡｌＧａＮ層界面は厳密に一致しなくてもよい。Ｔｉ層、Ａｌ層を蒸着し、レジストマスクを除去する。リフトオフによりソース電極１６、ドレイン電極１７が形成される。窒素雰囲気中で、４００℃〜６００℃、サンプルにおいては６００℃、で熱処理し、オーミック特性を確立する。
【００１８】
図２Ｃに示すように、ソース電極１６、ドレイン電極１７を覆い、ＧａＮキャップ層１５全面にＳｉＮ層１８を厚さ５ｎｍ〜５００ｎｍ、サンプルにおいては１００ｎｍ、堆積する。ここまでの工程は、３種類のサンプル共通である。
【００１９】
図２Ｄに示すように、ゲート電極接触領域に開口を有するレジストマスクＰＲ１を形成し、ＳＦ６を用いて、異方性のドライエッチング条件でＳｉＮ層１８を厚さの２０％〜８０％の深さ、サンプルにおいては厚さ１００ｎｍの半分の５０ｎｍの深さまでエッチングする。なお、サンプルの作成においてはＳＦ６を用いたが、ＣＦ４，Ｃ３Ｆ８等他のフッ素系ガスを用いることもできる。
【００２０】
図２Ｅに示すように、ＳＦ６と酸素ガスＯ２との混合ガスを用い、圧力５Ｐａ、パワー５０Ｗで、レジスト開口端を側方に後退させながらドライエッチングを行い、ＳｉＮ膜１８の残りの厚さ、サンプルにおいては５０ｎｍ、をエッチングする。ＳｉＮ膜１８の開口端１は、下部で急勾配で立ち上がって約５０ｎｍの厚さとなり、その上方では緩やかな勾配に変わって次第に径を広げる。ＳｉＮ膜１８としては、端部で所定の厚さ、サンプルにおいては約５０ｎｍの厚さを確保し、その後、ソース電極１６、ドレイン電極１７に近づくにつれて厚さが徐々に増加し、平坦部（全厚さ部分）に達する。その後、エッチング用レジストマスクＰＲ１は除去する。
【００２１】
図２Ｆに示すように、ＳｉＮ膜１８の開口より広い開口を有するレジストマスクを作成し、Ｎｉ層、Ａｕ層を蒸着し、リフトオフによりゲート電極１９を形成する。ゲート電極１９の断面形状は、ＳｉＮ膜１８の開口の断面形状に倣い、下部で急勾配で立ち上がり、上方で緩やかな勾配に変わって次第に径が広がる斜面を形成し、その外側では平坦な底面を有する。
【００２２】
図３Ａ，３Ｂは、図１ＡのＨＥＭＴ構造の製造プロセスを示す断面図である。
【００２３】
図３Ａに示すように、図２Ａ−２Ｃの工程を行なった後、図２Ｄ同様にゲート電極接触領域に開口を有するレジストマスクＰＲ２を形成する。ＳＦ６ガスを用いた異方性エッチングで、ＳｉＮ膜１８の全厚さをエッチングする。ＳｉＮ膜１８の開口端２は、ほぼ垂直に立ち上がる側面を有する。
【００２４】
図３Ｂに示すように、ＳｉＮ膜１８の開口より広い開口を有するレジストマスクを形成し、図２Ｆの工程同様リフトオフでゲート電極１９を形成する。ＳｉＮ膜１８の開口端は端部から一定の厚さを有し、上面は平坦である。図２Ｄに示す工程と同様の工程のみで、ＳｉＮ膜１８に開口を形成すると言える。
【００２５】
図４Ａ，４Ｂは、図１ＢのＨＥＭＴ構造の製造プロセスを示す断面図である。
【００２６】
図４Ａに示すように、図２Ａ−２Ｃの工程を行なった後、図２Ｄ同様にゲート電極接触領域に開口を有するレジストマスクＰＲ３を形成する。ＳＦ６ガスと酸素ガスＯ２との混合ガスを用い、レジスト開口端を側方に後退させながらドライエッチングを行い、ＳｉＮ膜１８の全厚さをエッチングする。ＳｉＮ膜１８の開口３は、開口端から離れるに従い、次第に径を広げ、厚さが徐々に増大する断面形状を有する。図２Ｅに示す工程同様の工程のみで、ＳｉＮ膜１８に開口を形成するといえる。開口端でのＳｉＮ膜の厚さは薄い。
【００２７】
これら３種類のサンプルの特性を評価した。ゲート・ドレイン間に１００Ｖを印加した状態で、ゲート・ドレイン２端子間逆方向リーク電流は、サンプル３で最も小さく、５μＡ／ｍｍであった。サンプル１は、ほぼ垂直な側壁を形成する条件でエッチングを行なっている。垂直に近い側壁は、エッチングした側壁にデポジションを生じさせるＣやＨを含む雰囲気中でエッチングを行う時などに生じるといわれている。ＣやＨをガスで供給する場合に限らず、レジストから生じる場合もあるであろう。エッチング時のデポジションが残渣として側壁に残り、リークの原因になっていることが考えられる。サンプル２は、等方性の強いエッチングであり、エッチングの残渣は生じにくいが、開口端でのＳｉＮ膜の厚さが薄く、チャネル層内での電圧降下によりＳｉＮ膜上下の電位差が大きくなると絶縁破壊を生じることが考えられる。サンプル３は、始めに残渣が生じうるエッチングを行なうが、その後残渣を生じにくいエッチングを行い、レジスト側壁が開口端から離れるため、リークの原因となる残渣は生じにくく、かつ開口端でも所定のＳｉＮ膜厚を確保できるので絶縁破壊も生じにくいと考えられる。第３のサンプルを、第１の実施例とする。
【００２８】
図５Ａ−５Ｄは、第２の実施例によるＧａＮ系ＨＥＭＴの製造方法を示す断面図である。図５Ａは、図２Ｄと同様の状態を示す。図２Ａ−２Ｄを参照して説明した工程により図５Ａの状態を得る。ＳｉＮ膜１８は、その厚さの２０％〜８０％が、エッチングされ、開口の側壁は急峻な勾配を有する。
【００２９】
図５Ｂに示すように、レジストマスクを加熱（キュア）し、上端の角部を丸め込む。レジストマスクは、開口端から離れるに従って厚くなり、やがて厚さが飽和する形状となる。言い換えれば、開口端に近いほどレジスト膜厚は薄くなる。
【００３０】
図５Ｃに示すように、フッ素系ガスを用い、さらにエッチングする。開口端でレジストマスクの厚さが減少しているので、レジストが消費されるとレジストの開口端は後退を示す。レジストから離れたＳｉＮ側壁には残渣が生じにくいと考えられる。エッチング終了後、レジストマスクＰＲ４は除去する。
【００３１】
図５Ｄに示すように、リフトオフを用いて、ゲート電極１９を形成する。
【００３２】
図６Ａ−６Ｄは、第３の実施例によるＧａＮ系ＨＥＭＴの製造方法を示す断面図である。図６Ａは、図２Ｄと同様の状態を示す。図２Ａ−２Ｄを参照して説明した工程により図６Ａの状態を得る。ＳｉＮ膜１８は、その厚さの２０％〜８０％が、エッチングされ、開口の側壁は急峻な勾配を有する。
【００３３】
図６Ｂに示すように、酸素プラズマにより、レジストマスクＰＲ５を後退させる。レジストマスクＰＲ５は、エッチングした溝部から後退し、ＳｉＮ膜１８の上面を一部露出させる。
【００３４】
図６Ｃに示すように、フッ素系ガスを用い、さらにエッチングする。階段型の断面形状が生じると考えられる。レジストから離れた位置のＳｉＮ表面には残渣が生じにくいと考えられる。エッチング終了後、レジストマスクＰＲ５は除去する。
【００３５】
図６Ｄに示すように、リフトオフを用いて、ゲート電極１９を形成する。
【００３６】
上述の実施例においては、単層のＳｉＮ膜で保護膜を形成した。積層の保護膜を用いることも可能であろう。
【００３７】
図７Ａは、ｎ型ＧａＮ層１５、ソース電極１６、ドレイン電極１７を覆って、第１ＳｉＮ膜１８ａ、第２ＳｉＮ膜１８ｂの積層で、保護膜１８を形成する場合を示す。ＳｉＮ膜をプラズマＣＶＤで堆積する場合、堆積条件を選択することにより屈折率を調整することができる。屈折率と共にエッチング特性も変化する。第２のＳｉＮ膜１８ｂは、例えば第１のＳｉＮ膜よりエッチングレートが速くなるようにする。図７Ｂはエッチング後のＳｉＮ膜１８の開口形状例を概略的に示す。複数層の保護膜は、前述のどの実施例と組み合わせることも可能であろう。
【００３８】
ＨＥＭＴの場合を例にとって説明したが、作成する半導体装置はＨＥＭＴに限らない。
【００３９】
図８は、電界効果トランジスタの例を示す。ＳｉＣ基板２１上に、ＧａＮバッファ層２２、ｎ型ＧａＮチャネル層２３がエピタキシャル成長され、その上に図中左右にソース電極２６、ドレイン電極２７が形成され、ＳｉＮ保護膜２８で覆われている。ＳｉＮ保護膜２８に開口が形成され、開口を覆ってゲート電極２９が形成される。開口端は下部で急峻に立ち上がり、上部で緩やかな勾配に変化する。この構成は、ＨＥＭＴ構造からｎ型ＡｌＧａＮ層、ｎ型ＧａＮキャップ層を省略し、チャネル層をｉ型からｎ型に変更したものに相当する。上述の実施例の工程から不要な工程を省略して作成することができる。
【００４０】
以上、実施例に沿って、本発明を説明したが、本発明はこれらに限られるものではない。ゲート電極両側で絶縁膜側壁の勾配が変わる場合を説明したが、ドレイン側のみに勾配変化を形成してもよい。窒化シリコン膜を保護絶縁膜として用いる場合を説明したが、酸化シリコン、酸化窒化シリコン、アルミナなど他の絶縁材料を用いることも可能であろう。基板としてＳｉＣ基盤を用いる場合を説明したが、窒化物半導体層をエピタキシャル成長できるものであれば、サファイア、Ｓｉ，ＧａＡｓ等他の材料の基板を用いることも可能であろう。電極の材料、構成は公知の種々のものを採用できる。製法もスパッタリングとメッキの組み合わせに限らない。ソース／ドレイン電極のオーミック性が確保できれば、アニールは省略してもよい。ショットキ特性が得られれば、ゲート電極にアニールを施してもよい。等方的な性質を有するエッチングとして、ウェットエッチングを用いることも可能であろう。材料、膜厚等は種々に変更できる。その他、種々の変更、置換、改良、組み合わせ等が可能なことは、当業者に自明であろう。
【図面の簡単な説明】
【００４１】
【図１】図１Ａ−１Ｃは、発明者が作成した第１、第２のサンプル（比較例のＨＥＭＴ）、および第３のサンプル（第１の実施例のサンプル）の構成を示す断面図である。
【図２】図２Ａ−２Ｆは、第３のサンプル（第１の実施例によるＨＥＭＴ）の製造工程を示す断面図である。
【図３】図３Ａ、３Ｂは、第１のサンプルの製造工程を示す断面図である。
【図４】図４Ａ、４Ｂは、第２のサンプルの製造工程を示す断面図である。
【図５】図５Ａ‐５Ｄは、第２の実施例によるＨＥＭＴの製造工程を示す断面図である。
【図６】図６Ａ‐６Ｄは、第３の実施例によるＨＥＭＴの製造工程を示す断面図である。
【図７】図７Ａ、７Ｂは、第４の実施例によるＨＥＭＴの製造工程を示す断面図である。
【図８】図８は、他の実施例による電界効果トランジスタ（ＦＥＴ）の構成を示す断面図である。
【符号の説明】
【００４２】
１，２，３    開口、
１１    ＳｉＣ基板、
１２    ｉ型ＧａＮ電子走行層、
１３    ｉ型ＡｌＧａＮスペーサ層、
１４    ｎ型ＡｌＧａＮ電子供給層、
１５    ｎ型ＧａＮキャップ層１５、
１６    ソース電極、
１７    ドレイン電極、
１８    ＳｉＮ層、
１９    ゲート電極、
２ＤＥＧ    ２次元電子ガス
【図１】
2008166469.tif 000003
【図２】
2008166469.tif 000004
【図３】
2008166469.tif 000005
【図４】
2008166469.tif 000006
【図５】
2008166469.tif 000007
【図６】
2008166469.tif 000008
【図７】
2008166469.tif 000009
【図８】
2008166469.tif 000010