(57)【要約】      （修正有）【課題】製造プロセスを煩雑化させることなく、画素の狭ピッチ化や高開口率化を実現することができる電気光学装置を提供する。【解決手段】画素電極１１とトランジスタの半導体層１２とは、データ線６と同層の第１中継電極層１６と、固定電極層１７と同層の第２中継電極層１８とを介して電気的に接続され、固定電極層１７は、遮光性を備え、第１の方向で隣り合うデータ線の間で分断され、この分断部分に第２中継電極層１８が形成されている。固定電極層１７において第１の方向に延設された部分の第２の方向の線幅は、第２の方向のうち第２中継電極層１８にコンタクトホールを介して接続された画素電極１１が配置されている画素側において、第２中継電極層１８における第２の方向の線幅よりも狭い。蓄積容量の一方の電極１３と前記固定電極層１７とは、前記データ線６と同層の容量中継電極層を介して電気的に接続されている電気光学装置。【選択図】図２
2008009444.tif 000002
【特許請求の範囲】
【請求項１】
電気光学物質層を介して対向する一対の基板の一方の基板上に、隣接する複数のデータ線と、画素電極と、前記画素電極を制御するトランジスタと、蓄積容量と、前記蓄積容量に電位を供給する固定電極層とを含む積層構造を有する電気光学装置であって、
前記固定電極層は、隣り合う前記データ線の間で分断され、該分断部分には前記固定電極層と同層の中継電極層が形成され、
前記中継電極層の前記データ線方向の線幅は、前記固定電極層の前記分断部分における前記データ線方向の線幅よりも迫り出して形成される
ことを特徴とする電気光学装置。
【請求項２】
電気光学物質層を介して対向する一対の基板の一方の基板上に、隣接する複数のデータ線と、画素電極と、前記画素電極を制御するトランジスタと、蓄積容量と、前記蓄積容量に電位を供給する固定電極層とを含む積層構造を有する電気光学装置であって、
前記固定電極層は、隣り合う前記データ線の間で分断され、該分断部分には前記固定電極層と同層の中継電極層が形成され、
前記中継電極層の前記データ線方向の線幅は、前記固定電極層の前記分断部分における前記データ線方向の線幅よりも迫り出して形成され、
前記固定電極層と前記蓄積容量とは、前記データ線と同層の容量中継電極層を介して電気的に接続されている
ことを特徴とする電気光学装置。
【請求項３】
電気光学物質層を介して対向する一対の基板の一方の基板上に、第１の方向に沿って形成された走査線と、前記第１の方向に交差する第２の方向に沿って形成されたデータ線と、前記走査線及び前記データ線の交差部に対応して設けられた画素電極と、前記画素電極をスイッチング制御するトランジスタと、蓄積容量と、前記蓄積容量に電位を供給する固定電極層とを含む積層構造を有する電気光学装置であって、
前記画素電極と前記トランジスタの半導体層とは、前記データ線と同層の第１中継電極層と、前記固定電極層が前記第１の方向で隣り合うデータ線の間で分断された該第１中継電極よりも上層の第２中継電極層とを介して電気的に接続され、
前記第２中継電極層の第２の方向の線幅は、該第２中継電極層にコンタクトホールを介して接続された画素電極が配置されている画素側において、前記固定電極層の前記第１の方向に延設された部分の第２の方向の線幅よりも大きく設定され、
前記蓄積容量の一方の電極と前記固定電極層とは、前記データ線と同層の容量中継電極層を介して電気的に接続されている
ことを特徴とする電気光学装置。
【請求項４】
請求項３記載の電気光学装置において、
前記第２中継電極層の上層及び下層の各絶縁膜に開口径の異なる２つのコンタクトホールが形成されると共に、
前記２つのコンタクトホールは、前記第２の方向に配列され、かつ前記第１の方向において開口径の小さいコンタクトホールは開口径の大きいコンタクトホールの形成幅の範囲内に配置される
ことを特徴とする電気光学装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶等の電気光学物質を用いた電気光学装置に関する。
【背景技術】
【０００２】
従来、一対の基板間に液晶等の電気光学物質を挟持して、一方の基板上に形成された電気回路により、当該液晶等の光学特性を変化させて表示を行う電気光学装置では、基板上に複数のトランジスタ、走査線、データ線、画素電極、蓄積容量、外部からの入射光を遮光するための層、及びこれらの電極や配線を絶縁するための層が設けられている（例えば、特許文献１参照）。
【０００３】
トランジスタのソース電極は、絶縁膜に形成された複数のコンタクトホール及び中継電極層を介して画素電極と電気的に接続されている。また、液晶等の光学特性を保持するために形成される蓄積容量の一方の電極には、別の中継電極層を介して、外部からコモン電位を入力するための固定電極層が電気的に接続されている。固定電極層は、上記一方の基板上にマトリクス状に形成されている。そして、各々の画素電極は上下左右の画素の固定電極層にマトリクス状に接続されている。
【０００４】
また、画素電極につながる複数の中継電極層のうちの１つは、固定電極層と同じ層に形成されている。このとき、固定電極層と同層の中継電極層の形成領域には２つのコンタクトホールが形成されている。１つは、中継電極層を画素電極に接続するためのコンタクトホールであり、もう１つは、中継用電極をトランジスタの半導体層（ドレイン電極又はソース電極）に接続するためのコンタクトホールである。この場合、中継電極層と固定電極層は同じ層に形成されているため、これらを電気的に分離する必要がある。このため、基板上に形成される単位画素のサイズ（平面寸法）としては、少なくとも、中継電極層のサイズ、２つのコンタクトホールのサイズ、中継電極層及び固定電極層を分離するためのスペースをレイアウトできるだけのサイズを確保する必要がある。
【０００５】
さらに、画素電極に直接つながる中継電極層は、当該中継電極層と別の層に形成された他の中継電極層を介してトランジスタに接続し、固定電極層は、蓄積容量を形成する一方の電極に上記他の中継電極層と同層の中継電極層を介して接続している。このため、上記中継電極層の周りには、上記別々の層で形成された各中継電極層とそれらを分離するためのスペースをレイアウトするためのサイズを確保する必要もある。また、画素の開口率を規定する遮光部分のサイズも、上記中継電極層のサイズや固定電極層の幅、さらには中継電極層と固定電極層とを分離するためのスペースのサイズにより制約されている。
【０００６】
【特許文献１】特開２００４−１７０９０９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
このような電気光学装置では、高品位な画質を得るために、画素の狭ピッチ化や開口率の向上が求められている。しかしながら、上記従来の電気光学装置では、マトリクス状の固定電極層、この固定電極層と同層の中継電極層、これらを電気的に分離するためのスペース、さらには別層の中継電極層とそれらを分離するためのスペースを確保する必要がある。このため、画素の狭ピッチ化・高開口率化を実現することが困難な状況になっている。特に、画素電極に直接つながる中継電極層の周りには、コンタクトホールの形成や固定電極層の配線ラインのためのスペース、さらには電気的分離のためのスペースなどを確保する必要があるため、それらのレイアウトに占有される面積が広くなり、画素の狭ピッチ化・高開口率化を実現するうえで大きな妨げとなっている。また、それを実現する方法としては、蓄積容量の一方の電極を、トランジスタを構成する層や、走査線、データ線、固定電極層とは別の層で形成する方法、あるいは中継電極層を多層に増やしてレイアウトする方法もあるが、こうした方法では製造プロセスが煩雑化するため、歩留り低下等の問題が発生する。
【０００８】
本発明は、上記課題を解決するためになされたもので、その目的とするところは、製造プロセスを煩雑化させることなく、画素の狭ピッチ化や高開口率化を実現することができる電気光学装置を提供することにある。
【課題を解決するための手段】
【０００９】
このような目的を達成するための本発明は、次の様な基本構成を備えた電気光学装置に関するものである。すなわち、電気光学物質層を介して対向する一対の基板のうち、一方の基板上に、第１の方向に沿って形成された走査線と、前記第１の方向に交差する第２の方向に沿って形成されたデータ線と、前記走査線及び前記データ線の交差部に対応して設けられた画素電極と、前記画素電極をスイッチング制御するトランジスタと、蓄積容量と、蓄積容量の一方の電極に固定電位を供給する固定電極層とを含む積層構造を有している。また、画素電極とトランジスタの半導体層とは、データ線と同層の第１中継電極層と、固定電極層と同層の第２中継電極層とを介して電気的に接続されている。固定電極層は、遮光性を備え、前記第１の方向で隣り合うデータ線の間で分断され、この分断部分に前記第２中継電極層が形成されている。
【００１０】
そして、上述の基本構成で示した固定電極層において、第１の方向に延設された部分（ダミー配線部と記す）の第２の方向の線幅が、当該第２の方向のうち前記第２中継電極層にコンタクトホールを介して接続された画素電極が配置されている画素側において、当該固定電極層と同層の第２中継電極層における第２の方向の線幅よりも狭く設定されており、かつ蓄積容量の一方の電極と固定電極層とが、データ線と同層の容量中継電極層を介して電気的に接続されていることを特徴としている。
【００１１】
このような第１の発明構成の電気光学装置では、第１の方向で隣り合うデータ線の間で固定電極層を分断し、この分断部分に固定電極層と分離した状態で当該固定電極層と同層の第２中継電極層を形成した構成において、固定電極層におけるダミー配線部の第２方向の線幅を、第２中継電極層の第２方向の線幅よりも小さく設定したことにより、第２中継電極層を用いても画素電極の接続を十分に確保した状態で、ダミー配線部を配置した部分において、画素の開口が第２方向を広げることができる。したがって、画素の開口率が向上する。
【００１２】
また、第２の発明は、上記基本構成において次のような特徴を有している。すなわち、第２中継電極層の上層及び下層の各絶縁膜に開口径の異なる２つのコンタクトホールが形成されている。そして、これらの２つのコンタクトホールは、第２の方向に配列され、かつ第１の方向において開口径の小さいコンタクトホールは開口径の大きいコンタクトホールの形成幅の範囲内に配置されていることを特徴としている。
【００１３】
以上のような第２の発明構成の電気光学装置では、電極層の上層と下層とに配置したコンタクトホールを第２の方向に配列させ、かつ第１の方向に開口径の大きいコンタクトホールの形成幅の範囲内に、もう一方のコンタクトホールを配置することで、２つのコンタクトホールを配置するための第１の方向に必要なスペースを、開口径の大きなコンタクトホールの形成に必要な一定量とすることができる。これにより、２つのコンタクトホールの合わせずれ量の分だけ、コンタクトホールの形成のために必要な第１の方向のスペースを削減することができる。したがって、第１の方向における画素ピッチを狭ピッチ化することができる。
【発明の効果】
【００１４】
以上説明したように第１の発明の電気光学装置によれば、画素の開口が第２の方向における画素開口を広げることで、画素の開口率の向上を図ることが可能であり、これにより、製造プロセスを煩雑化させることなく、第１の方向における画素の狭ピッチ化を実現することができる。また、第２の発明の電気光学装置によれば、コンタクトホールの形成のために必要な第１の方向のスペースを削減して縮小することが可能であり、これにより、製造プロセスを煩雑化させることなく、第１の方向における画素ピッチを狭ピッチ化することができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明に係る電気光学装置を、例えば電気光学物質として液晶物質を用いたアクティブマトリクス型の液晶表示装置に適用した場合の具体的な実施の形態につき、図面を用いて詳細に説明する。ただし、本発明は液晶表示装置への適用に限らず、例えば電気光学物質として有機ＥＬ（エレクトロ・ルミネッセンス）物質を用いた有機ＥＬ表示装置など、電気光学物質を用いて構成される電気光学装置全般に広く適用可能である。
【００１６】
さらに本発明は、上述した電気光学装置を備える電子機器、例えば、テレビ、コンピュータ用モニタ、車載モニタ、携帯電話、携帯端末、モニタ付きカメラ（ビデオカメラ、デジタルカメラ等）、タッチパネル、ＰＯＳ(Point Of Sales)端末などの電子機器にも適用可能である。
【００１７】
＜第１実施形態＞
図１は本発明が適用される液晶表示装置の画素回路の構成例を示す回路図である。図において、画素１は、図示しない液晶表示パネル上に行列状に二次元配置されるものである。液晶表示パネルは、液晶物質層を一対（２枚）の基板で挟んで構成されるものである。したがって、一対の基板は、互いに液晶物質層を介して対向する状態に配置される。一般に、一対の基板は、光透過性を有するガラス基板を用いて構成される。そして、一方の基板には画素単位で画素電極が形成され、これに対向する他方の基板には全画素共通の対向電極が形成される。以降の説明では、画素電極を有する基板をアレイ基板、対向電極を有する基板を対向基板と呼ぶこととする。
【００１８】
画素１は、例えばＴＦＴ(Thin Film Transistor;薄膜トランジスタ)からなるトランジスタ２と、このトランジスタ２のドレイン電極に画素電極が接続された液晶セル３と、トランジスタ２のドレイン電極に一方の電極が接続された蓄積容量４とを有する構成となっている。トランジスタ２は、液晶セル３の画素電極をスイッチング制御するものである。液晶セル３は、画素電極と対向電極との間で誘電体として機能するため、等価回路的に液晶容量ＣLCを構成するものとなる。蓄積容量４は、液晶セル３の画素電極に印加される信号電圧の電位を維持するために、当該画素電極に電気的に接続されている。
【００１９】
トランジスタ２のゲート電極は走査線５に接続されている。また、トランジスタ２のソース電極はデータ線６に接続されている。走査線５は、第１の方向となる水平方向に沿って複数形成されるものであり、データ線６は、第１の方向に交差する第２の方向となる垂直方向に沿って複数形成されるものである。これに対して、画素１は、走査線５及びデータ線６の交差部に１つずつ形成されるものである。液晶セル３の対向電極及び蓄積容量４の他方の電極は、それぞれコモン線７に接続されている。コモン線７は、液晶セル３の対向電極及び蓄積容量４の他方の電極に対して、各画素共通のコモン電圧Ｖｃｏｍを与えるものである。
【００２０】
図２は本発明が適用される液晶表示装置におけるアレイ基板の積層構造を示す断面図である。また、図３は第１実施形態に係る当該アレイ基板の主要部の平面レイアウト図である。なお、図２においては、アレイ基板の積層構造に含まれる主要な構成要素を全て表示するために、各々の構成要素の平面的な位置関係を実際の構造とは異なる状態で表現している。
【００２１】
図示のように、アレイ基板１０は、例えば、ガラス基板、石英基板、シリコン基板からなるもので、その基板上に、上述した走査線５、データ線６、画素電極１１等を含む積層構造を有するものとなっている。この積層構造は、アレイ基板１０に近い側（下層側）から順に、第１層、第２層、第３層、第４層、第５層、第６層の多層配線構造となっている。このうち、第１層は、走査線５を含み、第２層は、トランジスタ２を構成する半導体層１２を含むものとなっている。また、第３層は、蓄積容量の一方の電極（以下、「蓄積容量電極」とも記す）１３とトランジスタ２のゲート電極１４とを含み、第４層は、データ線６と容量中継電極層１５と第１中継電極層１６とを含むものとなっている。さらに、第５層は、固定電極層１７と第２中継電極層１８とを含み、第６層は、画素電極１１を含むものとなっている。
【００２２】
したがって、蓄積容量電極１３とトランジスタ２のゲート電極１４は互いに同じ層（第３層）に形成されている。同様に、データ線６と容量中継電極層１５と第１中継電極層１６とは互いに同じ層（第４層）に形成され、固定電極層１７と第２中継電極層１８も互いに同じ層（第５層）に形成されている。ここで、互い同じ層、つまり「同層」とは、電気的又は機械的に接続されているか否かにかかわらず、同じ製造プロセス（成膜プロセス）によってほぼ同時に形成される層をいう。このように画素電極１１と半導体層１２との間で、中継電極層１５，１６，１８をデータ層６や固定電極層１７などの機能層と同じ層に形成することにより、多層配線の層数を減して製造プロセスの簡素化を図ることができる。
【００２３】
アレイ基板１０の表面には下地絶縁膜２０が形成され、この下地絶縁膜２０の上に上記第１層〜第６層の多層配線構造が形成されている。また、第１層〜第６層のうち、第１層と第２層の間には第１絶縁膜２１が、第２層と第３層の間には第２絶縁膜２２が、第３層と第４層の間には第３絶縁膜２３が、第４層と第５層の間には第４絶縁膜２４が、第５層と第６層の間には第５絶縁膜２５が、それぞれ形成されている。
【００２４】
このうち、第５絶縁膜２５の膜厚に関しては、水平方向で隣接する画素電極間距離の０．５倍以上に設定することが望ましい。例えば、水平方向で隣接する画素電極間距離が１．０μｍに設定されている場合は、第５絶縁膜５の膜厚を５００ｎｍ以上とするのが好ましく、さらに望ましくは７５０ｎｍ以上とするのがよい。このように第５絶縁膜５の膜厚を十分に確保することにより、画素電位に接続された中継電極層と相隣接する画素の画素電極との間に生じる寄生容量が小さくなるとともに、画素電位とコモン電位の間に生じる電界を小さくすることができる。この結果、電気光学物質の光学的な特性劣化を抑制し、良好な画質を維持することができる。
【００２５】
以下、上述した配線および電極層の詳細な構成を下層側から順に説明する。
【００２６】
走査線５は、例えばチタン（Ｔｉ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）等の金属のうちの少なくとも１つを含む、金属単体、合金、金属シリサイド、ポリシリコン、又はこれらを積層したものからなる。走査線５には、画素を駆動するトランジスタ２のゲート電極１４がコンタクトホール２６を介して電気的に接続されている。コンタクトホール２６は、半導体層１２とはずれた位置で、第１絶縁膜２１及び第２絶縁膜２２を貫通する状態で形成されている。
【００２７】
半導体層１２は、例えばポリシリコン等からなるもので、ゲート電極１４とともにトランジスタ２を構成している。トランジスタ２のソース電極（半導体層１２の一端部）には、コンタクトホール２７を介してデータ線６が電気的に接続されている。また、トランジスタ２のドレイン電極（半導体層１２の他端部）には、コンタクトホール２８を介して第１中継電極層１６が電気的に接続されている。コンタクトホール２７，２８は、第２絶縁膜２２及び第３絶縁膜２３を貫通する状態で形成されている。
【００２８】
蓄積容量電極１３は、第２絶縁膜２２を介して当該電極１３と対向する半導体層１２との間で蓄積容量を構成するものである。蓄積容量電極１３には、コンタクトホール２９を介して容量中継電極層１６が電気的に接続されている。コンタクトホール２９は、第３絶縁膜２３を貫通する状態で形成されている。
【００２９】
容量中継電極層１５は、当該容量中継電極層１５の上層（第５層）の固定電極層１７と、当該容量中継電極層１５の下層（第３層）の蓄積容量電極１３との間で、電気的な接続を中継するものである。このため、容量中継電極層１５には、コンタクトホール３０を介して固定電極層１７が電気的に接続されている。コンタクトホール３０は、第４絶縁膜２４を貫通する状態で形成されている。
【００３０】
第１中継電極層１６は、当該第１中継電極層１６の上層（第５層）に形成された第２中継電極層１８とともに、第６層の画素電極１１と第２層の半導体層１２との間で、電気的な接続を中継するものである。このため、第１中継電極層１６には、コンタクトホール３１を介して第２中継電極層１８が電気的に接続され、第２中継電極層１８には、コンタクトホール３２を介して画素電極１１が電気的に接続されている。コンタクトホール３１は、第４絶縁膜２４を貫通する状態で形成され、コンタクトホール３２は、第５絶縁膜２５を貫通する状態で形成されている。
【００３１】
固定電極層１７は、アレイ基板１０上に形成された蓄積容量電極１３に対して、固定電位となるコモン電位Ｖｃｏｍを供給するもので、アレイ基板１０と対向基板とを貼り合わせた状態では、垂直方向の一端又は両端が、対向基板側の対向電極に電気的に接続されている。固定電極層１７は、データ線６と平行な垂直方向（第２の方向）に沿う主配線部１７Ａと、走査線５と平行な水平方向（第１の方向）に沿うダミー配線部１７Ｂとを有するもので、ダミー配線部１７Ｂは、垂直方向で隣り合う画素電極１１を区分する位置で、主配線部１７Ａから水平方向の一方と他方に突出した状態で形成されている。また、固定電極層１７は、例えばアルミニウム、チタン、モリブデン等の低抵抗の金属材料を含む多層膜からなり、その低抵抗金属材料の上層及び下層の少なくとも一方に遮光性材料からなる遮光層を含んでいる。遮光層は、例えばタングステン等の低反射金属単体、合金、シリサイド等を用いて形成されるものである。これにより、固定電極層１７は、画素電極１１の周囲の遮光領域で、不要な光の透過を遮る遮光層の機能を兼ねるものとなっている。
【００３２】
このように固定電極層１７が遮光層を兼ねる構成とすれば、別途、遮光膜を形成するための工程を設ける必要がなくなるため、製造コストの削減及び歩留まりの向上を図りつつ、高品位の画質を実現することができる。
【００３３】
固定電極層１７による画素電極１１周囲の遮光領域内には、上述したトランジスタ２、蓄積容量４、走査線５、データ線６等が配置されている。例えば、上述のように固定電極層１７が遮光膜を兼ねる構成であれば、トランジスタ２及びデータ線６は、主に垂直方向に沿う固定電極層１７の主配線部１７Ａによって遮光される領域に形成され、走査線５は、主に水平方向に沿う固定電極層１７のダミー配線部１７Ｂによって遮光される領域に形成される。また、蓄積容量４は、走査線５及びデータ線６の交差部付近で固定電極層１７により遮光される領域に形成される。
【００３４】
ただし、水平方向（第１の方向）で隣り合うデータ線６の間では、固定電極層１７のダミー配線部１７Ｂが途中（ほぼ中間位置）で分断しており、この分断部分に固定電極層１７から分離した状態、すなわち固定電極層１７のダミー配線部１７Ｂとの間に隙間（配線パターンの途切れ部分）を介在させた状態で、第２中継電極層１８が島状に形成されている。これにより、固定電極層１７は、実質的に垂直方向に沿うストライプ状の配線ラインを形成するものとなるが、その配線ラインを上記アルミニウム等の低抵抗の材料で形成することにより、マトリクス状の配線ラインを形成したものと同等レベルにインピーダンスを設定することができる。したがって、下層の蓄積容量電極１３に対して、コモン電位Ｖｃｏｍを安定的に供給することができる。
【００３５】
第２中継電極層１８は、平面視的に垂直方向（第２方向）に長い長方形に形成され、後に詳細に説明するように、その垂直方向の線幅Ｌ１ｄは、固定電極層１７のダミー配線部１７Ｂの垂直方向の線幅Ｌ１ｃよりも大きく設定されていることが本第１実施形態のポイントになる。第２中継電極層１８は、液晶表示パネルの製造工程のなかで、アレイ基板１０上の全面に形成した固定電極層１７をリソグラフィ技術等でパターニングする際に、固定電極層１７のダミー配線部１７Ｂと第２中継電極層１８との隙間部分をエッチング等で取り除くことにより形成されるものである。またこの第２中継電極層１８は、固定電極層１７と共に、画素電極１１の周囲の遮光領域で、不要な光の透過を遮る遮光層の機能を兼ねるものとなっている。
【００３６】
また、第２中継電極層１８の下層の第４絶縁膜２４に形成されたコンタクトホール３１と、第２中継電極層１８の上層の第５絶縁膜２５に形成されたコンタクトホール３２とは、平面視的に垂直方向（第２の方向）で隣り合う位置に並べて形成されている。すなわち、第２中継電極層１８の形成領域において、コンタクトホール３１は画素の外側に形成され、コンタクトホール３２は画素の内側に配置される。
【００３７】
画素電極１１は、ＩＴＯ(Indium Tin Oxide)等の透明導電性材料によって形成されるものである。画素電極１１は、アレイ基板１０上で走査線５及びデータ線６の交差部に対応するかたちでマトリクス状に複数設けられるものである。画素電極１１の周りは、遮光層を兼ねる固定電極層１７によって囲まれた状態になっている。
【００３８】
図４は、図３におけるアレイ基板の主要部を拡大した平面レイアウト図である。以下には、先の図１〜図３を参照し、図４に基づいて本第１実施形態のポイントとなる固定電極層１７と第２中継電極層１８の周辺部分の構成について詳細に説明する。
【００３９】
上述したように、ダミー配線部１７Ｂの垂直方向（第２方向）の線幅Ｌ１ｃは、第２中継電極層１８の垂直方向の線幅Ｌ１ｄよりも小さく設定されていることが本発明のポイントになる。そして特に、第２中継電極層１８にコンタクトホール３２を介して接続された画素電極１１が配置されている画素側において、図３の平面図の２点鎖線で示す縮小領域ａが削られた状態で、ダミー配線１７Ｂの線幅Ｌ１ｃが縮小されていることが重要である。
【００４０】
ここで、第２中継電極層１８は、画素電極１１との接続が十分に図られるように画素電極１１に対して十分に、例えば２．０μｍ程度の幅でオーバーラップした状態で設けられる必要がある。また、第２中継電極層１８は、固定電極層１７と共に、画素電極１１の周囲の遮光領域において遮光層の機能を兼ねるものであるため、垂直方向（第２方向）に隣接する画素の画素電極（１１）の端縁と０．５μｍ程度の幅でオーバーラップさせる必要がある。したがって、第２中継電極層１８における垂直方向（第２方向）の線幅Ｌ１ｄは、以上のような状態を満たす値に設定されていることとする。例えば、第２中継電極層１８の上下には、コンタクトホール３１，３２が接続されているが、これらのコンタクトホール３１，３２の垂直方向の開口幅Ｌ３１，Ｌ３２、第２中継電極層１８に対するコンタクトホール３１，３２の配置位置のプロセス上における余裕を考慮したスペースＬ２、コンタクトホール３２の端部と画素電極１１の端部との間に設定される製造過程での加工寸法の変化を考慮したスペースＬ５、画素電極１１と隣接する画素電極（１１）を加工するために必要なスペースを確保することを考慮してコンタクトホール３１との間に設定されるスペースＬ６とすると、第２中継電極層１８に必要な線幅Ｌ１ｄは、Ｌ１ｄ＝Ｌ３１＋Ｌ３２＋２×Ｌ２＋Ｌ５＋Ｌ６となる。
【００４１】
一方、固定電極層１７におけるダミー配線部１７Ｂは、画素電極１１の周囲の遮光領域において遮光層の機能を兼ねるものであるため、両側の端縁が垂直方向に隣接して配置される画素電極１１，（１１）の端縁とオーバーラップして配置され、かつダミー配線部１７Ｂ上において画素電極１１，（１１）が電気的に分離可能に、その線幅Ｌ１ｃが設定されていれば良い。そして、固定電位を供給するための固定電極層１７Ｂにおけるダミー配線部１７Ｂの垂直方向の線幅Ｌ１ｃは、コンタクトホールＬ２９，Ｌ３０の開口幅Ｌ２９，Ｌ３０、第２中継電極層１８に対するコンタクトホール２９，３０の配置位置のプロセス上における余裕を考慮したスペースＬ２とすると、Ｌ１ｃ＝２×Ｌ１＋２×Ｌ２となる。
【００４２】
以上より、ダミー配線部１７Ｂの線幅Ｌ１ｃは、第２中継電極１８の線幅Ｌ１ｄよりもＬ５＋Ｌ６の寸法分だけ小さい幅でレイアウトされる。つまり、第２中継電極１８は、画素電極１１との接続が十分に図られるように画素電極１１に対して十分にオーバーラップさせる必要があるのに対して、ダミー配線部１７Ｂはこれを考慮する必要がないため、画素電極１１とのオーバーラップ幅を少なく設定でき、この分だけ線幅Ｌ１ｃを縮小することが可能なのである。そしてこのようなダミー配線部１７Ｂの垂直方向の線幅Ｌ１ｃの縮小により、先の図３に示した領域ａを開口領域とすることができ、画素の高開口率化が実現できる。
【００４３】
また図５は、図４における水平方向の断面図であり、図２の主要部を拡大した断面図である。本第１実施形態の電気光学装置では、第２中継電極１８と、当該第２中継電極層１８と同層で形成された固定電極層１７のダミー配線部１７Ｂとが電気的に分離され、その平面的な間隔Ｌ７およびＬ８は、１．０μｍ以下で形成されており、分離された領域の下層には第１中継電極１６が配置されている。そして特に、下層に配置された第１中継電極１６が、上記間隔Ｌ７，Ｌ８と平面視的な重なりを有して設けられていることとする。
【００４４】
これにより、画素電極１１側から外部からの入射光１００が入射し、遮光層を兼ねる固定電極層１７と第２中継電極層１８との間隔Ｌ７，Ｌ８から下層に漏れ込んだ場合、この入射光１００が間隔Ｌ７，Ｌ８に重なる状態で配置された第１中継電極１６に入射して遮光される。この結果、入射光１００が、第２中継電極層１８よりも下層に漏れこんで散乱し、さらに中継電極１５あるいは１９の下層に入射することで、ＴＦＴに光が照射し素子特性を劣化させたり、基板の反対側へ光が漏れ、コントラスト等の低下を引き起こすことを防止できる。
【００４５】
尚、第２中継電極層１８の水平方向（第１方向）レイアウトに必要な寸法Ｌｈｃは、第２中継電極層１８の水平方向の線幅Ｌ９とし、固定電極層１７との分離に必要な間隔Ｌ７，Ｌ８を合わせてＬｈｃ＝Ｌ７＋Ｌ８＋Ｌ９となる。このため、水平方向に必要なレイアウトを狭め、画素ピッチの狭ピッチ化を図るためには、Ｌ９はコンタクト３１の径に依存しているため、間隔Ｌ７，Ｌ８を縮める必要がある。
【００４６】
ここで図６には、アルミニウムからなる固定電極層および第２中継電極層の膜厚Ｔ１に対する形成可能な電極間隔Ｌ７，Ｌ８の関係を調べた実験結果を示す。形成可能な電極間隔Ｌ７，Ｌ８とは、リソグラフィ技術による加工性とエッチング技術による加工性を合せたものであり、アルミニウムを含む多層膜を固定電極層および第２中継電極層に用いた場合は、その膜厚に対して形成可能な電極間隔Ｌ７，Ｌ８は異なる。
【００４７】
そして、高抵抗の材質で抵抗を下げるため、あるいは遮光性を高めるために膜厚を厚く設定した場合には、電極間隔Ｌ７，Ｌ８は、ある程度の値に設定する必要がある。実験からは膜厚Ｔ１が１．０μｍ以下の厚さであれば、間隔Ｌ７，Ｌ８を１．０μｍ以下で形成することができる。したがって、画素の狭ピッチ化のためには固定電極層および第２中継電極層の膜厚Ｔ１を１．０μｍ以下に規定することで、間隔Ｌ７，Ｌ８を１．０μｍ以下で形成して水平方向の狭ピッチ化が実現できる。
【００４８】
図７は、アレイ基板１０の全体構成を示す平面図である。この図に示すように、アレイ基板１０の中央には上述下構成の画素がマトリックス状に配置された画像表示領域１０１が配置される。固定電極層における主配線部１７Ａの垂直方向の長さは、この画像表示領域１０１の垂直方向の長さＬｖｍとほぼ一致する。この長さＬｖｍは、電気光学装置のサイズによって異なるが、主配線部１７Ａにはある程度の低い配線抵抗が要求される。
【００４９】
図８は、長さＬｖｍ＝１５ｍｍとした場合においての、膜厚１００ｎｍのアルミニウムを含む積層膜からなる固定電極層１７における、主配線部１７Ａの線幅Ｌ１０に対する配線抵抗のグラフである。このグラフに示すように、線幅Ｌ１０＝１．０μｍ以上の範囲では、配線抵抗は線幅Ｌ１０にほぼ比例している。そして、画像表示領域の固定電極層の長さＬｖｍが短くてすむサイズの電気光学装置では、線幅Ｌ１０＝１．０μｍで配線抵抗値Ｒ１が、１．Ｅ＋０３＜Ｒ１＜１．Ｅ＋０４である。したがって、主配線部１７Ａの線幅Ｌ１０＝１．０μｍまで細くすることが可能である。一方、主配線部１７Ａの線幅Ｌ１０の上限は、画素の開口率を確保する観点から２．０μｍ以下が好ましい。したがって、固定電極層１７における主配線部１７Ａの線幅Ｌ１０（図３参照）は、１．０μｍ以上２．０μｍ以下であることとする。
【００５０】
また、長さＬｖｍがさらに小さくなれば、固定電極層１７の線幅は小さくできる。例えば、長さＬｖｍ＝１５ｍｍ、主配線部１７Ａの線幅Ｌ１０＝２．０μｍの場合の抵抗値と同程度の抵抗値（≒１．Ｅ＋０３）を維持するためには、長さＬｖｍ＝１０ｍｍにおいては固定電極層の線幅１．４μｍ程度で良い。
【００５１】
また、図９に、固定電極層１７の膜厚Ｔ１に対する配線抵抗のグラフである。尚、固定電極層１７は、幅１．０μｍのアルミニウムで構成されたものである。このグラフに示すように、固定電極層（低抵抗の金属配線を含む導電性層）において、膜厚８０ｎｍ以上の範囲では、固定電極層の画像表示領域における垂直方向（第２方向）の長さＬｖｍ＝１５ｍｍの電気光学装置を駆動するために必要な配線抵抗値（Ｒ１）を十分満たしており、固定電極層の膜厚は８０ｎｍ以上を確保することで、高品位の画像を得ることができる。
【００５２】
＜第２実施形態＞
図１０は、本発明の第２実施形態の特徴部を説明するための主要部の平面レイアウト図である。この図に示す第２実施形態が、上述した第１実施形態と異なるところは、第２中継電極層１８とコンタクトホール３１、３２のレイアウトであり、他の構成は同様であることとする。
【００５３】
すなわち、本第２実施形態においては、第２中継電極層１８の上層および下層に形成されたコンタクトホー３１，３２（図２参照）が、平面視的に垂直方向（第２の方向）に配列して設けられている。これらのコンタクトホー３１，３２は、異なる開口径で形成されている。そして、開口径が大きいコンタクトホール３２における水平方向（第１の方向）の開口径Ｌ３２ａの形成幅の範囲内に、これよりも小さい開口径Ｌ３１ａのコンタクトホール３１が配置された構成となっている。このため、コンタクトホール３１，３２は、これらの製造工程における水平方向の合わせずれの余裕度以上の差の開口径で構成されている必要がある。尚、本図面では、第２中継電極層１８の上層に配置されるコンタクトホール３２が、下層に配置されるコンタクトホール３１よりも大きい場合を図示したが、逆であっても良い。
【００５４】
このように、一方のコンタクトホール３２の開口径Ｌ３２ａの内側に、これよりも開口径の小さい他方のコンタクトホール３１をレイアウトすることにより、島状の第２中継電極層１８周りの平面レイアウトに必要となる水平方向の必要寸法Ｌｈａは、第２中継電極層１８に対するコンタクトホール３２の配置位置のプロセス上における余裕を考慮したスペースＬ２、第２中継電極層１８と固定電極層１７との間隔Ｌ７，Ｌ８とすると、Ｌｈａ＝Ｌ３２ａ＋２×Ｌ２＋Ｌ７＋Ｌ８となり、コンタクトホール３１とコンタクトホール３２との合わせずれの余裕度を考慮する必要がなくなる。
【００５５】
またさらに、コンタクトホール３１とコンタクトホール３２との水平方向の開口幅の差を大きくすることにより、コンタクトホール３２の径のＬ３２ａの範囲内であれば、コンタクトホール３１を自由にレイアウトできる。たとえば、コンタクトホール３１によって第２中継電極１８と接続されている第１中継電極１６（図３参照）が、コンタクトホール３２と一辺が重なるようにレイアウトされている場合でも、コンタクトホール３１は、第１中継電極１６端部から寸法Ｌ４の距離を離してレイアウトされ、コンタクトホール３１と第１中継電極１６とは、製造の過程で加工寸法が変化しても、水平方向のスペースを増やすことなく、十分な余裕を持って重なって形成することができる。したがって、水平方向における画素ピッチを狭くすることが可能である。
【００５６】
＜第３実施形態＞
図１１は、本発明の第３実施形態の特徴部を説明するための主要部の平面レイアウト図である。この図に示す第３実施形態が、上述した第２実施形態と異なるところは、固定電極１７に接続されるコンタクトホール２９、３０のレイアウトであり、他の構成は同様であることとする。
【００５７】
すなわち、本第３実施形態においては、固定電極層１７の下層において、容量中継電極層１５の上層および下層に形成されたコンタクトホー２９，３０（図２参照）が、平面視的に垂直方向（第２の方向）に配列して設けられている。これらのコンタクトホー２９，３０は、異なる開口径で形成されている。本図面では、容量中継電極１５の上層に配置されるコンタクトホール３９が、下層に配置されるコンタクトホール２９よりも大きい場合を図示した。そして、開口径が大きいコンタクトホール３０における水平方向（第１の方向）の開口径の形成幅の範囲内に、開口径が小さいコンタクトホール２９が配置された構成となっていることは、第２実施形態におけるコンタクトホール３１，３２の関係と同様である。尚、本図面では、容量中継電極１５の上層に配置されるコンタクトホール３０が、下層に配置されるコンタクトホール２９よりも大きい場合を図示したが、逆であっても良い。
【００５８】
このような構成とすることにより、コンタクトホール３１，３２で説明した場合と同様に、コンタクトホール２９，３０の水平方向に係るレイアウトは、合わせずれの余裕度を考慮する必要がなくなる。また、またレイアウトの自由度が増す。例えば、さらに、コンタクトホール２９によって容量中継電極１５と接続されている容量電極１３が、コンタクトホール３０と一辺が重なるようにレイアウト場合でも、コンタクトホール２９は、容量電極１４端部から十分な余裕を持って形成することができる。したがって、水平方向における画素ピッチを狭くすることが可能である。
【００５９】
尚、図面上においては、第２実施形態で説明したようにコンタクトホール３１，３２の開口径が異なる場合を図示した。しかしながら、本第２実施形態は、コンタクトホール３１，３２の開口径が同一で、コンタクトホール２９，３０の開口径のみが異なる構成であっても良い。ただし、コンタクトホール３１，３２の開口径も第２実施形態で説明したように異なる構成とすることにより、水平方向の画素ピッチを狭くする効果が高くなる。
【００６０】
また、上述した第２実施形態および第３実施形態は、固定電極層１７におけるダミー配線部１７Ｂの垂直方向の線幅が、第２中継電極１８における垂直方向の線幅よりも小さい場合を例示した。しかしながら、第２実施形態および第３実施形態は、固定電極層１７におけるダミー配線部１７Ｂの垂直方向の線幅と、第２中継電極１８における垂直方向の線幅とが同じ構成にも適用可能であり、このような場合であっても、水平方向の画素ピッチを狭めることが可能である。
【図面の簡単な説明】
【００６１】
【図１】本発明が適用される液晶表示装置の画素回路の構成例を示す回路図である。
【図２】本発明が適用される液晶表示装置におけるアレイ基板の積層構造を示す断面図である。
【図３】第１実施形態に係るアレイ基板の主要部の平面レイアウト図である。
【図４】図３の主要部を拡大した平面レイアウト図である。
【図５】図４における水平方向の断面図であり、図２の主要部を拡大した断面図である。
【図６】アルミニウムからなる固定電極層および第２中継電極層の膜厚Ｔ１に対する形成可能な電極間隔Ｌ７，Ｌ８の関係を示すグラフである。
【図７】アレイ基板の全体構成を示す平面図である。
【図８】固定電極層における主配線部の線幅Ｌ１０に対する配線抵抗のグラフである。
【図９】固定電極層の膜厚Ｔ１に対する配線抵抗のグラフである。
【図１０】第２実施形態の特徴部を説明するための主要部の平面レイアウト図である。
【図１１】第３実施形態の特徴部を説明するための主要部の平面レイアウト図である。
【符号の説明】
【００６２】
１…画素、２…トランジスタ、３…液晶セル、４…蓄積容量、５…走査線、６…データ線、１０…アレイ基板、１１…画素電極、１２…半導体層、１３…蓄積容量電極、１４…ゲート電極、１５，１６，１８…中継電極層、１７…固定電極層、２０〜２５…絶縁膜、２６〜３２…コンタクトホール
【図１】
2008009444.tif 000003
【図２】
2008009444.tif 000004
【図３】
2008009444.tif 000005
【図４】
2008009444.tif 000006
【図５】
2008009444.tif 000007
【図６】
2008009444.tif 000008
【図７】
2008009444.tif 000009
【図８】
2008009444.tif 000010
【図９】
2008009444.tif 000011
【図１０】
2008009444.tif 000012
【図１１】
2008009444.tif 000013