【手続補正書】
【提出日】平成20年11月14日(2008.11.14)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１および第２入力端子、出力端子並びにクロック端子と、
前記クロック端子に入力される第１クロック信号を前記出力端子に供給する第１トランジスタと、
前記出力端子を放電する第２トランジスタと、
前記第１トランジスタの制御電極が接続する第１ノードに第１電源端子の電位を供給する第３トランジスタと、
前記第１入力端子に入力される信号に基づいて、前記第３トランジスタの制御電極が接続する第２ノードを充電する第１充電回路と、
前記第２入力端子に入力される信号に基づいて、充電された前記第２ノードを昇圧する第１昇圧回路とを備える
ことを特徴とするシフトレジスタ回路。
【請求項２】
請求項１記載のシフトレジスタ回路であって、
前記第１充電回路は、
前記第２ノードと前記第１電源端子との間に接続し、前記第１入力端子に接続した制御電極を有する第４トランジスタであり、
前記第１昇圧回路は、
前記第２ノードと前記第２入力端子との間に接続する第１容量素子である
ことを特徴とするシフトレジスタ回路。
【請求項３】
請求項１記載のシフトレジスタ回路であって、
前記第１充電回路は、
前記第２ノードと前記第１入力端子との間に接続し、当該第１入力端子に接続した制御電極を有する第４トランジスタであり、
前記第１昇圧回路は、
前記第２ノードと前記第２入力端子との間に接続する第１容量素子である
ことを特徴とするシフトレジスタ回路。
【請求項４】
請求項２または請求項３記載のシフトレジスタ回路であって、
前記第１容量素子は、ＭＯＳ（Metal Oxide Semiconductor）容量素子である
ことを特徴とするシフトレジスタ回路。
【請求項５】
請求項１記載のシフトレジスタ回路であって、
前記第１充電回路は、
前記第２ノードと前記第１電源端子との間に接続する第４トランジスタと、
前記第１入力端子に入力される信号に基づいて、前記第４トランジスタの制御電極が接続する第３ノードを充電する第２充電回路と、
所定の第３入力端子に入力される信号に基づいて、充電された前記第３ノードを昇圧する第２昇圧回路とを含み、
前記第１昇圧回路は、
前記第２ノードと前記第２入力端子との間に接続する第１容量素子である
ことを特徴とするシフトレジスタ回路。
【請求項６】
請求項５記載のシフトレジスタ回路であって、
前記第１容量素子は、ＭＯＳ容量素子である
ことを特徴とするシフトレジスタ回路。
【請求項７】
請求項５または請求項６記載のシフトレジスタ回路であって、
前記第２充電回路は、
前記第３ノードと前記第１電源端子との間に接続し、前記第１入力端子に接続した制御電極を有する第５トランジスタであり、
前記第２昇圧回路は、
前記第３ノードと前記第３入力端子との間に接続する第２容量素子である
ことを特徴とするシフトレジスタ回路。
【請求項８】
請求項５または請求項６記載のシフトレジスタ回路であって、
前記第２充電回路は、
前記第３ノードと前記第１入力端子との間に接続し、当該第１入力端子に接続した制御電極を有する第５トランジスタであり、
前記第２昇圧回路は、
前記第３ノードと前記第３入力端子との間に接続する第２容量素子である
ことを特徴とするシフトレジスタ回路。
【請求項９】
請求項７または請求項８記載のシフトレジスタ回路であって、
前記第２容量素子は、ＭＯＳ容量素子である
ことを特徴とするシフトレジスタ回路。
【請求項１０】
請求項１から請求項９のいずれか記載のシフトレジスタ回路であって、
前記出力端子と前記第１ノードとの間に接続する第３容量素子をさらに備える
ことを特徴とするシフトレジスタ回路。
【請求項１１】
請求項１から請求項１０のいずれか記載のシフトレジスタ回路であって、
前記第１電源端子には、前記第１クロック信号の振幅よりも大きな電圧が供給されている
ことを特徴とするシフトレジスタ回路。
【請求項１２】
複数のシフトレジスタ回路が縦続接続して成る多段のシフトレジスタ回路であって、
前記多段の各段が、請求項１から請求項１１のいずれか記載のシフトレジスタ回路であり、
前記各段のシフトレジスタの前記第１電源端子に、前記第１クロック信号の振幅よりも大きな電圧を供給する電圧発生回路をさらに備える
ことを特徴とするシフトレジスタ回路。
【請求項１３】
請求項１２記載のシフトレジスタ回路であって、
前記電圧発生回路は、
所定の電位が供給される第２電源端子と前記シフトレジスタ回路の前記第１電源端子との間に直列接続した第１および第２の整流素子と、
前記第１および第２の整流素子の間の接続ノードと所定の第２クロック信号が入力されるクロック入力端子との間に接続した第４容量素子とを含んでいる
ことを特徴とするシフトレジスタ回路。
【請求項１４】
請求項１３記載のシフトレジスタ回路であって、
前記第２クロック信号は、
前記各段のシフトレジスタ回路の前記クロック端子に供給される多相クロック信号のうちの一相である
ことを特徴とするシフトレジスタ回路。
【請求項１５】
請求項１２から請求項１４のいずれか記載のシフトレジスタ回路であって、
前記電圧発生回路は、
前記各段のシフトレジスタ回路が形成された基板内に形成されている
ことを特徴とするシフトレジスタ回路。
【請求項１６】
請求項１２から請求項１４のいずれか記載のシフトレジスタ回路であって、
前記電圧発生回路は、
前記各段のシフトレジスタ回路が形成された基板に外付けされている
ことを特徴とするシフトレジスタ回路。
【請求項１７】
請求項１３または請求項１４記載のシフトレジスタ回路であって、
前記電圧発生回路において、
前記第１および第２の整流素子は、前記各段のシフトレジスタ回路が形成された基板内に形成され、
前記第４容量素子は、前記基板に外付けされている
ことを特徴とするシフトレジスタ回路。
【請求項１８】
請求項１３または請求項１４記載のシフトレジスタ回路であって、
前記電圧発生回路において、
前記第４容量素子は、前記各段のシフトレジスタ回路が形成された基板内に形成され、
前記第１および第２の整流素子は、前記基板に外付けされている
ことを特徴とするシフトレジスタ回路。
【請求項１９】
請求項１２から請求項１８のいずれか記載のシフトレジスタ回路であって、
前記電圧発生回路を複数個有し、
当該電圧発生回路は、互いに並列に接続されている
ことを特徴とするシフトレジスタ回路。
【請求項２０】
第１および第２入力端子、出力端子並びにクロック端子と、
前記クロック端子に入力されるクロック信号を前記出力端子に供給する第１トランジスタと、
前記出力端子を放電する第２トランジスタと、
前記第１入力端子に入力される信号に基づいて、前記第１トランジスタの制御電極が接続する第１ノードを充電する充電回路と、
前記第２入力端子に入力される信号に基づいて、充電された前記第１ノードを昇圧する昇圧回路とを備える
ことを特徴とするシフトレジスタ回路。
【請求項２１】
請求項２０記載のシフトレジスタ回路であって、
前記充電回路は、
前記第１ノードと第１電源端子との間に接続し、前記第１入力端子に接続した制御電極を有する第３トランジスタであり、
前記昇圧回路は、
前記第１ノードと所定の第２ノードとの間に接続し当該第２ノードから前記第１ノードへの向きを導通方向とする一方向性のスイッチング素子と、
前記第２ノードと前記第２入力端子との間に接続する第１容量素子と、
前記第２ノードと前記第１電源端子との間に接続し、前記第１入力端子に接続した制御電極を有する第４トランジスタを含む
ことを特徴とするシフトレジスタ回路。
【請求項２２】
請求項２０記載のシフトレジスタ回路であって、
前記充電回路は、
前記第１ノードと第１電源端子との間に接続し、前記第１入力端子に接続した制御電極を有する第３トランジスタであり、
前記昇圧回路は、
前記第１ノードと所定の第２ノードとの間に接続し当該第２ノードから前記第１ノードへの向きを導通方向とする一方向性のスイッチング素子と、
前記第２ノードと前記第２入力端子との間に接続する第１容量素子と、
前記第２ノードと前記第１入力端子との間に接続し、当該第１入力端子に接続した制御電極を有する第４トランジスタを含む
ことを特徴とするシフトレジスタ回路。
【請求項２３】
請求項２１または請求項２２記載のシフトレジスタ回路であって、
前記第１容量素子は、ＭＯＳ容量素子である
ことを特徴とするシフトレジスタ回路。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】シフトレジスタ回路
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】変更
【補正の内容】
【００３９】
また第２段目の単位シフトレジスタ回路ＳＲ２においては、第１入力端子ＩＮ１に上記の第２スタートパルスＳＰ２が入力され、第２入力端子ＩＮ２は第１段目の単位シフトレジスタ回路ＳＲ１の出力端子ＯＵＴに接続する。第３段目以降の単位シフトレジスタ回路ＳＲにおいては、第１入力端子ＩＮ１はその２段前（前々段）の単位シフトレジスタ回路ＳＲの出力端子ＯＵＴに接続し、第２入力端子ＩＮ２はその前段の単位シフトレジスタ回路ＳＲの出力端子ＯＵＴに接続する。そして各単位シフトレジスタ回路ＳＲの出力端子ＯＵＴに出力される出力信号は、水平（又は垂直）走査パルスとしてそれぞれ対応するゲート線ＧＬへと出力される。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００４２
【補正方法】変更
【補正の内容】
【００４２】
図３の如く、当該単位シフトレジスタ回路ＳＲは、図２にも示した第１および第２入力端子ＩＮ１，ＩＮ２、クロック端子ＣＫ、リセット端子ＲＳＴおよび出力端子ＯＵＴの他に、低電位側電源電位ＶＳＳが供給される第１電源端子ｓ１、高電位側電源電位ＶＤＤ１，ＶＤＤ２がそれぞれ供給される第２電源端子ｓ２および第３電源端子ｓ３を有している。高電位側電源電位ＶＤＤ１，ＶＤＤ２は、互いに同一レベルであってもよい。また、以下の説明では低電位側電源電位ＶＳＳが回路の基準電位となるが、実使用では画素に書込まれるデータの電圧を基準にして基準電位が設定され、例えば高電位側電源電位ＶＤＤ１、ＶＤＤ２は１７Ｖ、低電位側電源電位ＶＳＳは−１２Ｖなどと設定される。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００５１
【補正方法】変更
【補正の内容】
【００５１】
その状態から、時刻ｔ１で２段前の出力信号Ｇn-2（第１段目の単位シフトレジスタ回路ＳＲ１の場合には第１スタートパルスＳＰ１）がＨレベルになると、それが当該単位シフトレジスタ回路ＳＲの第１入力端子ＩＮ１に入力されトランジスタＱ８がオンになる。このときノードＮ２はＨレベルなのでトランジスタＱ９もオンしているが、トランジスタＱ８はトランジスタＱ９よりも駆動能力が十分大きく設定されており、トランジスタＱ８のオン抵抗はトランジスタＱ９のオン抵抗に比べ十分低いため、ノードＮ３はトランジスタＱ８を介して供給される電荷により充電され、そのレベルが上昇する。つまりトランジスタＱ８は、第１入力端子ＩＮ１に入力される信号に基づいて、トランジスタＱ３のゲートが接続するノードＮ３を充電する充電回路として機能する。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００６６
【補正方法】変更
【補正の内容】
【００６６】
以上の動作をまとめると、本実施の形態に係る単位シフトレジスタ回路ＳＲにおいては、第１入力端子ＩＮ１および第２入力端子ＩＮ２に信号が入力されない間はノードＮ１がＬレベル（ＶＳＳ）、ノードＮ２がＨレベル（ＶＤＤ２−Ｖｔｈ）のリセット状態にあり、その間はトランジスタＱ１がオフ、トランジスタＱ２がオンしているので、出力端子ＯＵＴは低インピーダンスのＬレベル（ＶＳＳ）に維持される。そして第１入力端子ＩＮ１および第２入力端子ＩＮ２の順にパルス信号が入力されると、ノードＮ２がＬレベル（ＶＳＳ）、ノードＮ１がＨレベル（ＶＤＤ１）のセット状態になる。セット状態ではトランジスタＱ１がオン、トランジスタＱ２がオフであるので、クロック端子ＣＫの信号（クロック信号ＣＬＫ１）がＨレベルである間、ゲート線用出力端子ＯＵＴがＨレベルになってゲート線を活性化する。その後、リセット端子ＲＳＴの信号（次段のゲート線駆動信号Ｇn+1）が入力されると、ノードＮ１およびノードＮ３がＬレベル、ノードＮ２がＨレベルのリセット状態に戻る。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００８１
【補正方法】変更
【補正の内容】
【００８１】
図７は、実施の形態３に係る単位シフトレジスタ回路の構成を示す回路図である。本実施の形態においても、単位シフトレジスタ回路ＳＲは、第１入力端子ＩＮ１に入力される信号に基づいてノードＮ３を充電する充電回路（第１充電回路）と、第２入力端子ＩＮ２に入力される信号に基づいて、充電されたノードＮ３を昇圧する昇圧回路（第１昇圧回路）を備えている。本実施の形態において、第１充電回路は、ノードＮ３と第２電源端子ｓ２との間に接続するトランジスタＱ８に加え、当該トランジスタＱ８のゲートが接続するノードＮ４と第２電源端子ｓ２との間に接続するトランジスタＱ１１、およびノードＮ４と第３入力端子ＩＮ３との間に接続した容量素子Ｃ３とを備えている。一方、第１昇圧回路は、実施の形態１と同様に容量素子Ｃ２により構成されている。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００８２
【補正方法】変更
【補正の内容】
【００８２】
ノードＮ４と第１電源端子ｓ１との間には、ノードＮ２に接続したゲートを有するトランジスタＱ１２が接続している。本実施の形態では、トランジスタＱ６およびトランジスタＱ７から成るインバータ（プルダウン駆動回路）は、ノードＮ４を入力端とし、ノードＮ２を出力端としている。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００８７
【補正方法】変更
【補正の内容】
【００８７】
それに対し、本実施の形態に係る図７の単位シフトレジスタ回路ＳＲでは、第１入力端子ＩＮ１に入力される３段前の出力信号Ｇn-3によってノードＮ４（トランジスタＱ８のゲート）がＶＤＤ−Ｖｔｈのレベルに充電される。それによりトランジスタＱ８がオンするが、このときノードＮ３のレベルはＶＤＤ−２×Ｖｔｈまでしか上昇しない。しかしその後、第３入力端子ＩＮ３に入力される２段前の出力信号Ｇn-2によって、ノードＮ４はさらに２×ＶＤＤ−Ｖｔｈのレベルにまで昇圧される。それによりトランジスタＱ８は非飽和動作し、ノードＮ３のレベルは高速にＶＤＤ１（＝ＶＤＤ）のレベルまで充電される。従って、第２入力端子ＩＮ２に入力される前段の出力信号Ｇn-1がＨレベル（ＶＤＤ）になると、容量素子Ｃ２を介するよう容量結合によりノードＮ３のレベルは２×ＶＤＤのレベルにまで上昇し、ノードＮ１はトランジスタＱ３を通じて高速にＶＤＤ１のレベルにまで充電（プリチャージ）される。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００９２
【補正方法】変更
【補正の内容】
【００９２】
その場合には、第３入力端子ＩＮ３には２段前の単位シフトレジスタ回路ＳＲに入力されるクロック信号が入力され、第２入力端子ＩＮ２には前段の単位シフトレジスタ回路ＳＲに入力されるクロック信号が入力されるよう構成してもよい。即ち、例えば当該単位シフトレジスタ回路ＳＲのクロック端子ＣＫにクロック信号ＣＬＫ１が入力されるのであれば、その第３入力端子ＩＮ３にはクロック信号ＣＬＫ３を入力し、第２入力端子ＩＮ２にはクロック信号ＣＬＫ４を入力すればよい。先に述べたように、通常、クロック信号の立上がり速度は単位シフトレジスタ回路ＳＲの出力信号の立上がり速度よりも高速であるので、クロック信号を用いることによってノードＮ３およびノードＮ４の昇圧速度が速くなり、結果としてノードＮ１の充電（プリチャージ）がさらに高速化される。加えて、各単位シフトレジスタ回路ＳＲの出力端子ＯＵＴにかかる負荷が低減され、出力信号Ｇnの信号遅延が抑制される。従って、出力信号の高速化にさらに寄与できる。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００９７
【補正方法】変更
【補正の内容】
【００９７】
図１０は実施の形態５に係る単位シフトレジスタ回路ＳＲの構成を示す回路図である。実施の形態１ではトランジスタＱ１のゲート・ソース間にノードＮ１の昇圧用の容量素子Ｃ１（昇圧容量）を設けていたが、本実施の形態ではそれをトランジスタＱ１のゲート容量に置き換えている。その場合、図１０の回路図の如く容量素子Ｃ１は不要になる。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】０１０９
【補正方法】変更
【補正の内容】
【０１０９】
また、第１段目（第１ステージ）の単位シフトレジスタ回路ＳＲ１においては、第１および第２入力端子ＩＮ１，ＩＮ２に、それぞれ第１および第２スタートパルスＳＰ１，ＳＰ２が入力信号として入力される。第２段目の単位シフトレジスタ回路ＳＲ２においては、第１入力端子ＩＮ１には上記の第２スタートパルスＳＰ２が入力され、第２入力端子ＩＮ２は第１段目の単位シフトレジスタ回路ＳＲ１の出力端子ＯＵＴに接続する。第３段目以降の単位シフトレジスタ回路ＳＲにおいては、第１入力端子ＩＮ１はその２段前（前々段）の単位シフトレジスタ回路ＳＲの出力端子ＯＵＴに接続し、第２入力端子ＩＮ２はその前段の単位シフトレジスタ回路ＳＲの出力端子ＯＵＴに接続する。そして各単位シフトレジスタ回路ＳＲの出力端子ＯＵＴに出力される出力信号は、水平（又は垂直）走査パルスとしてゲート線ＧＬへと出力される。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】０１１２
【補正方法】変更
【補正の内容】
【０１１２】
まず初期状態として、ノードＮ１およびノードＮ５がＬ（Low）レベル（ＶＳＳ）、ノードＮ２がＨ（High）レベル（ＶＤＤ２−Ｖｔｈ（Ｖｔｈ：トランジスタのしきい値電圧））であるリセット状態を想定する。また、クロック端子ＣＫ（クロック信号ＣＬＫ１）、リセット端子ＲＳＴ（次段の出力信号Ｇn+1）、第１入力端子ＩＮ１（２段前の出力信号Ｇn-2）、第２入力端子ＩＮ２（前段の出力信号Ｇn-1）は何れもＬレベルであるとする。リセット状態では、この単位シフトレジスタ回路ＳＲが接続するゲート線は非選択状態にある。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】０１１３
【補正方法】変更
【補正の内容】
【０１１３】
その状態から、時刻ｔ１で２段前の出力信号Ｇn-2（第１段目の単位シフトレジスタ回路ＳＲ１の場合には第１スタートパルスＳＰ１）がＨレベルになると、それが当該単位シフトレジスタ回路ＳＲの第１入力端子ＩＮ１に入力されトランジスタＱ３並びにトランジスタＱ１４がオンになる。このときノードＮ２はＨレベルなのでトランジスタＱ４，Ｑ１５もオンしているが、トランジスタＱ３，Ｑ１４はそれぞれトランジスタＱ４，Ｑ１５よりも駆動能力が十分大きく設定されており、トランジスタＱ３，Ｑ１４のオン抵抗はそれぞれトランジスタＱ４，Ｑ１５のオン抵抗に比べ十分低い。そのため、ノードＮ１，Ｎ５はそれぞれトランジスタＱ３，Ｑ１４を介して充電され、当該ノードＮ１，Ｎ５のレベルが上昇する。つまりトランジスタＱ３は、第１入力端子ＩＮ１に入力される信号に基づいて、トランジスタＱ１のゲートが接続するノードＮ１を充電する充電回路として機能する。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】０１２０
【補正方法】変更
【補正の内容】
【０１２０】
具体的には、ノードＮ５の電荷がトランジスタＱ１のゲート容量、容量素子Ｃ１、Ｃ４に分配されるようになるので、ノードＮ１のレベル上昇量△Ｖ１は、
△Ｖ１＝ＶＤＤ・Ｃ４／（Ｃ４＋Ｃ１＋ＣＱ１）−Ｖｔｈ  ・・・（３）
となる。式（３）におけるＣ４は容量素子Ｃ４の容量値、Ｃ１は容量素子Ｃ１の容量値、ＣＱ１はトランジスタＱ１のゲート容量値、ＶｔｈはトランジスタＱ１３のしきい値電圧である。このように、トランジスタＱ１３，Ｑ１４，容量素子Ｃ４は一種のチャージポンプ回路を構成しており、トランジスタＱ３による充電後のノードＮ１を、チャージポンプ動作によって昇圧する昇圧回路として機能している。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】０１２４
【補正方法】変更
【補正の内容】
【０１２４】
その後時刻ｔ４で前段の出力信号Ｇn-1がＨレベルからＬレベルに変化すると、第２入力端子ＩＮ２がＬレベルになる。するとノードＮ５のレベルはそれに追随して下降するが、トランジスタＱ１３がダイオードとして働くため、ノードＮ１のレベルは変化しない（セット状態も維持される）。そのためノードＮ５のレベルは、上記のチャージポンプ動作によりノードＮ５からノードＮ１に流れた電荷量に相当する電圧ΔＶ５だけ低下する（図１２参照）。
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】０１３０
【補正方法】変更
【補正の内容】
【０１３０】
以上の動作をまとめると、本実施の形態に係る単位シフトレジスタ回路ＳＲにおいては、第１入力端子ＩＮ１および第２入力端子ＩＮ２に信号が入力されない間はノードＮ１がＬレベル（ＶＳＳ）、ノードＮ２がＨレベル（ＶＤＤ２−Ｖｔｈ）のリセット状態にあり、その間はトランジスタＱ１がオフ、トランジスタＱ２がオンしているので、出力端子ＯＵＴは低インピーダンスのＬレベル（ＶＳＳ）に維持される。そして第１入力端子ＩＮ１および第２入力端子ＩＮ２の順にパルス信号が入力されると、ノードＮ２がＬレベル（ＶＳＳ）、ノードＮ１が高電位側電源電位ＶＤＤ１よりもさらに高いＨレベルのセット状態になる。セット状態ではトランジスタＱ１がオン、トランジスタＱ２がオフであるので、クロック端子ＣＫの信号（クロック信号ＣＬＫ１）がＨレベルである間、ゲート線用出力端子ＯＵＴがＨレベルになってゲート線を活性化する。その後リセット端子ＲＳＴに信号（次段のゲート線駆動信号Ｇn+1）が入力されると、ノードＮ１およびノードＮ５がＬレベル、ノードＮ２がＨレベルのリセット状態に戻る。
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】０１３４
【補正方法】変更
【補正の内容】
【０１３４】
本実施の形態に係る単位シフトレジスタ回路ＳＲによれば、その回路構成は実施の形態６の容量素子Ｃ４をＭＯＳ容量素子（トランジスタＱ１７のゲート容量）に置き換えているだけなので、実施の形態６の単位シフトレジスタ回路ＳＲと同様に動作する。よって実施の形態６と同様の効果が得られる。
【手続補正１９】
【補正対象書類名】明細書
【補正対象項目名】０１４０
【補正方法】変更
【補正の内容】
【０１４０】
＜実施の形態８＞
実施の形態６，７においても、高電位側電源電位ＶＤＤ１，ＶＤＤ２は互いに同一レベルであってもよい。そこで本実施の形態においては、実施の形態４と同様に高電位側電源電位ＶＤＤ１が供給される第２電源端子ｓ２と、高電位側電源電位ＶＤＤ２が供給される第３電源端子ｓ３とを同一の端子で構成する。
【手続補正２０】
【補正対象書類名】明細書
【補正対象項目名】０１４３
【補正方法】変更
【補正の内容】
【０１４３】
＜実施の形態９＞
図１５は実施の形態９に係る単位シフトレジスタ回路ＳＲの構成を示す回路図である。実施の形態６ではトランジスタＱ１のゲート・ソース間にノードＮ１の昇圧用の容量素子Ｃ１（昇圧容量）を設けていたが、本実施の形態ではそれをトランジスタＱ１のゲート容量に置き換えている。その場合、図１５の回路図の如く容量素子Ｃ１は不要になる。
【手続補正２１】
【補正対象書類名】明細書
【補正対象項目名】０１７１
【補正方法】変更
【補正の内容】
【０１７１】
チャージポンプ回路ＣＰ１は、ダイオード接続されたトランジスタ（ダイオード素子）Ｑ２０ａ，Ｑ２１ａおよび、その間のノードＮ６ａとクロック入力端子ＣＫ１ａとの間に接続したチャージポンプ容量Ｃ５ａから成っている。同様に、チャージポンプ回路ＣＰ２は、ダイオード素子Ｑ２０ｂ，Ｑ２１ｂおよび、その間のノードＮ６ｂとクロック入力端子ＣＫ１ｂとの間に接続したチャージポンプ容量Ｃ５ｂから成る。チャージポンプ回路ＣＰ３は、ダイオード素子Ｑ２０ｃ，Ｑ２１ｃおよび、その間のノードＮ６ｃとクロック入力端子ＣＫ１ｃとの間に接続したチャージポンプ容量Ｃ５ｃから成る。即ち、図１８のチャージポンプ回路ＣＰ１〜ＣＰ３のそれぞれは、図１７に示したチャージポンプ回路ＣＰと同じ構造のものである。
【手続補正２２】
【補正対象書類名】明細書
【補正対象項目名】０１７４
【補正方法】変更
【補正の内容】
【０１７４】
本実施の形態では３つのチャージポンプ回路を用いて電圧発生回路３２を構成したが、電圧出力端子ＶＴのレベル低下がある程度許容される場合には、電圧発生回路３２が備えるチャージポンプ回路は１つ（即ち実施の形態１０と同じ）あるいは２つであってもよい。例えばチャージポンプ回路は２つ用いた場合であっても、実施の形態１０と比較すると電圧出力端子ＶＴに電荷が供給される頻度は倍になるので、電圧出力端子ＶＴの電位低下は抑制される。
【手続補正２３】
【補正対象書類名】明細書
【補正対象項目名】０１８３
【補正方法】変更
【補正の内容】
【０１８３】
なおノードＮ６の昇圧時には、トランジスタＱ２３が非飽和動作するので、ノードＮ７は第４電源端子ｓ４と同じＶＤＤ３に充電される。このときノードＮ６が昇圧されているため、電位関係からトランジスタＱ２２は、第４電源端子ｓ４側がソース、ノードＮ６側がドレインとなるが、そのゲート（ノードＮ７）とソース（第４電源端子ｓ４）の電位が等しいのでノードＮ６から第４電源端子ｓ４への電流は流れない。つまり、トランジスタＱ２２は、第４電源端子ｓ４からノードＮ６への充電を行うが、その逆方向の電流は阻止する整流素子として機能している。
【手続補正２４】
【補正対象書類名】明細書
【補正対象項目名】０１９７
【補正方法】変更
【補正の内容】
【０１９７】
図２２は本実施の形態に係る電圧発生回路３２の具体的な回路構成の一例を示している。この電圧発生回路３２も、図１７と同様にチャージポンプ回路ＣＰおよび安定化容量Ｃ６により構成されているが、チャージポンプ回路ＣＰの構成が図１７とは異なっている。即ち本実施の形態では、図１７のチャージポンプ回路ＣＰに対し、ダイオード素子Ｑ２１と電圧出力端子ＶＴとの間にさらにダイオード接続させたトランジスタＱ２４（ダイオード素子）を介在させると共に、ダイオード素子Ｑ２１，Ｑ２４間のノードＮ８とクロック入力端子ＣＫ２との間に接続した容量素子Ｃ８（チャージポンプ容量）を設けている。
【手続補正２５】
【補正対象書類名】明細書
【補正対象項目名】０２０１
【補正方法】変更
【補正の内容】
【０２０１】
実施の形態１０，１４から分かるように本発明によれば、図１６のように３相クロック信号を用いたシフトレジスタ回路では、図１７の如く２つのダイオード素子と１つのチャージポンプ容量で構成される１段のチャージポンプ回路により電圧発生回路３２を構成し、トランジスタＱ１のゲート・ソース間の電圧を従来技術の２倍にできる。また、図２１のように４相クロック信号を用いたシフトレジスタ回路では、図２２の如く３つのダイオード素子と２つのチャージポンプ容量で構成される２段のチャージポンプ回路により電圧発生回路３２を構成して、トランジスタＱ１のゲート・ソース間電圧を従来技術の３倍にできる。つまりｎ相クロック信号を用いたシフトレジスタ回路では、直列接続したｎ−１個のダイオード素子とそれらの間のｎ−２個の接続ノードの各々に接続するｎ−２個のチャージポンプ容量とで構成されるｎ−２段のチャージポンプ回路により電圧発生回路３２を構成して、トランジスタＱ１のゲート・ソース間電圧を従来技術のｎ−１倍にできる。ただし、各トランジスタの耐圧限界の範囲内で電圧を設定する必要がある。
【手続補正２６】
【補正対象書類名】明細書
【補正対象項目名】０２０４
【補正方法】変更
【補正の内容】
【０２０４】
それらチャージポンプ回路ＣＰ１〜ＣＰ４それぞれのクロック入力端子ＣＫ２ａ〜ＣＫ２ｄ（図２２のクロック入力端子ＣＫ２に対応）には、シフトレジスタ回路（ゲート線駆動回路３０）を駆動しているクロック信号ＣＬＫ１〜ＣＬＫ４の何れかが入力される。即ち図２３のように、チャージポンプ回路ＣＰ１のクロック入力端子ＣＫ２ａにはクロック信号ＣＬＫ２、チャージポンプ回路ＣＰ２のクロック入力端子ＣＫ２ｂにはクロック信号ＣＬＫ３、チャージポンプ回路ＣＰ３のクロック入力端子ＣＫ２ｃにはクロック信号ＣＬＫ４、チャージポンプ回路ＣＰ４のクロック入力端子ＣＫ２ｄにはクロック信号ＣＬＫ１が、それぞれ入力される。
【手続補正２７】
【補正対象書類名】明細書
【補正対象項目名】０２０５
【補正方法】変更
【補正の内容】
【０２０５】
そして、チャージポンプ回路ＣＰ１のクロック入力端子ＣＫ１ａには、クロック入力端子ＣＫ２ａのクロック信号ＣＬＫ２とは位相の異なるクロック信号ＣＬＫ１が入力される。チャージポンプ回路ＣＰ２のクロック入力端子ＣＫ１ｂには、クロック入力端子ＣＫ２ｂのクロック信号ＣＬＫ３とは位相の異なるクロック信号ＣＬＫ２が入力される。チャージポンプ回路ＣＰ３のクロック入力端子ＣＫ１ｃには、クロック入力端子ＣＫ２ｃのクロック信号ＣＬＫ４とは位相の異なるクロック信号ＣＬＫ３が入力される。チャージポンプ回路ＣＰ４のクロック入力端子ＣＫ１ｄには、クロック入力端子ＣＫ２ｄのクロック信号ＣＬＫ１とは位相の異なるクロック信号ＣＬＫ４が入力される。
【手続補正２８】
【補正対象書類名】明細書
【補正対象項目名】０２０８
【補正方法】変更
【補正の内容】
【０２０８】
図２４は実施の形態１６に係る電圧発生回路３２の構成を示す回路図である。当該電圧発生回路３２も、実施の形態１５と同様に互いに並列に接続された４つのチャージポンプ回路ＣＰ１〜ＣＰ４が設けられている。本実施の形態では、チャージポンプ回路ＣＰ１〜ＣＰ４のそれぞれは、図１９に示したチャージポンプ回路ＣＰと同じ構造のものである。
【手続補正２９】
【補正対象書類名】明細書
【補正対象項目名】０２０９
【補正方法】変更
【補正の内容】
【０２０９】
それらチャージポンプ回路ＣＰ１〜ＣＰ４それぞれのクロック入力端子ＣＫ１ａ〜ＣＫ１ｄ（図１９のクロック入力端子ＣＫ１に対応）には、シフトレジスタ回路（ゲート線駆動回路３０）を駆動しているクロック信号ＣＬＫ１〜ＣＬＫ４のいずれかが入力される。即ち図２４のように、チャージポンプ回路ＣＰ１のクロック入力端子ＣＫ１ａにはクロック信号ＣＬＫ１、チャージポンプ回路ＣＰ２のクロック入力端子ＣＫ１ｂにはクロック信号ＣＬＫ２、チャージポンプ回路ＣＰ３のクロック入力端子ＣＫ１ｃにはクロック信号ＣＬＫ３、チャージポンプ回路ＣＰ４のクロック入力端子ＣＫ１ｄにはクロック信号ＣＬＫ４が、それぞれ入力される。
【手続補正３０】
【補正対象書類名】明細書
【補正対象項目名】０２１０
【補正方法】変更
【補正の内容】
【０２１０】
そして、チャージポンプ回路ＣＰ１のクロック入力端子ＣＫ２ａには、クロック入力端子ＣＫ１ａのクロック信号ＣＬＫ１とは位相の異なるクロック信号ＣＬＫ４が入力される。チャージポンプ回路ＣＰ２のクロック入力端子ＣＫ２ｂには、クロック入力端子ＣＫ１ｂのクロック信号ＣＬＫ２とは位相の異なるクロック信号ＣＬＫ３が入力される。チャージポンプ回路ＣＰ３のクロック入力端子ＣＫ２ｃには、クロック入力端子ＣＫ１ｃのクロック信号ＣＬＫ３とは位相の異なるクロック信号ＣＬＫ２が入力される。チャージポンプ回路ＣＰ４のクロック入力端子ＣＫ２ｄには、クロック入力端子ＣＫ１ｄのクロック信号ＣＬＫ４とは位相の異なるクロック信号ＣＬＫ１が入力される。
【手続補正３１】
【補正対象書類名】明細書
【補正対象項目名】０２１１
【補正方法】変更
【補正の内容】
【０２１１】
従って、図２４の電圧発生回路３２では電圧出力端子ＶＴに、クロック信号ＣＬＫ１の立ち上がり時にチャージポンプ回路ＣＰ１から電荷が供給され、クロック信号ＣＬＫ２の立ち上がり時にチャージポンプ回路ＣＰ２から電荷が供給され、クロック信号ＣＬＫ３の立ち上がり時にチャージポンプ回路ＣＰ３から電荷が供給され、クロック信号ＣＬＫ４の立ち上がり時にチャージポンプ回路ＣＰ４から電荷が供給される。つまり電圧出力端子ＶＴには、クロック信号ＣＬＫ１〜ＣＬＫ４によって順次、電荷が供給されることとなり、電圧出力端子ＶＴの電位低下の問題は解決される。
【手続補正３２】
【補正対象書類名】明細書
【補正対象項目名】０２１２
【補正方法】変更
【補正の内容】
【０２１２】
なお、以上の実施の形態１０〜１６においては、実施の形態１，３の単位シフトレジスタ回路ＳＲ（図３，図７）に対して電圧発生回路３２を接続させた構成（図１６，図２１）を示したが、当該電圧発生回路３２の適用はそれに限られるものではない。充電後のトランジスタＱ３のゲート（ノードＮ３）を昇圧する昇圧回路を備える実施の形態２，４，５の単位シフトレジスタ回路ＳＲ（図６，図９，図１０）に対しても適用可能である。その場合にも実施の形態１０〜１６と同様に、トランジスタＱ１のゲート（ノードＮ１）を高い電位に充電することができるという効果が得られる。
【手続補正３３】
【補正対象書類名】図面
【補正対象項目名】図１２
【補正方法】変更
【補正の内容】
【図１２】
2007257813.tif 000001
【手続補正３４】
【補正対象書類名】図面
【補正対象項目名】図１８
【補正方法】変更
【補正の内容】
【図１８】
2007257813.tif 000002
【手続補正３５】
【補正対象書類名】図面
【補正対象項目名】図２３
【補正方法】変更
【補正の内容】
【図２３】
2007257813.tif 000003