(57)【要約】【課題】読み取り速度を速くすることができる画像読取装置を提供する。【解決手段】第４のクロックおよび第８のクロックの期間に、ＡＦＥ４２と４３との出力の切替が行われる。第３のクロックが終了すると、ＡＦＥ４２のチップセレクトがローからハイに変更され、ＡＦＥ４２の出力は、ハイインピーダンスに設定される。一方、ＡＦＥ４３のチップセレクトは、ハイからローに変更され、第５のクロックのハイ期間に、第４チャネルの上位８ビットが出力され、ロー期間に、下位８ビットが出力される。同様に、第６のクロックの期間に、第５チャネル、第７のクロックの期間に第６チャネルが出力され、第８クロックで、再び、ＡＦＥ４３からＡＦＥ４２への切替が行われる。この切替が行われる期間は、４０ｎｓであり、ＡＦＥ４２，４３からデジタル信号が出力される周期６０ｎｓより短い時間に設定される。【選択図】図４
2008118214.tif 000002
【特許請求の範囲】
【請求項１】
原稿に形成された画像を読み取るために、複数の区分に分割されたラインイメージセンサと、原クロック信号を分周して所定周期のクロック信号を出力するクロック分周手段と、前記画像を前記ラインイメージセンサによって読み取る際、前記ラインイメージセンサの各区分から出力される信号を前記クロック分周手段により出力されるクロック信号に同期させ、区分毎に切り替えて読み取る読取り手段とを備えた画像読取装置において、
前記区分間の切り替えタイミングを制御する第１の切替制御手段を備え、
前記第１の切替制御手段は、前記区分間の切り替えタイミングを、前記クロック分周手段の前記所定周期よりも短く設定することを特徴とする画像読取装置。
【請求項２】
原稿に形成された画像を読み取るために、複数の区分に分割されたラインイメージセンサと、原クロック信号を分周して所定周期のクロック信号を出力するクロック分周手段と、前記画像を前記ラインイメージセンサによって読み取る際、前記ラインイメージセンサの各区分から出力される信号を前記クロック分周手段により出力されるクロック信号に同期させ、区分毎に切り替えて読み取る読取り手段とを備えた画像読取装置において、
前記区分間の切り替えタイミングを制御する第１の切替制御手段を備え、
前記第１の切替制御手段は、切り替えタイミングの最小時間をｍＴ、前記クロック分周手段の前記所定周期をＴ１、０以上の整数をｎとし、ｍＴ＞ｎ×Ｔ１となった場合に、前記切り替えタイミングを（ｎ＋１）×Ｔ１よりも短く設定することを特徴とする画像読取装置。
【請求項３】
原稿に形成された画像を読み取るために、複数の区分に分割されたラインイメージセンサと、原クロック信号を分周して所定周期のクロック信号を出力するクロック分周手段と、前記画像を前記ラインイメージセンサによって読み取る際、前記ラインイメージセンサの各区分から出力される信号を前記クロック分周手段により出力されるクロック信号に同期させ、区分毎に切り替えて読み取る読取り手段とを備えた画像読取装置において、
前記ラインイメージセンサは、３以上の区分に分割され、分割された各区分のうち複数区分を纏めた大区分を設定し、
前記大区分間の切り替えタイミングを制御する第２の切替制御手段を備え、
前記第２の切替制御手段は、前記大区分間の切り替えタイミングを、前記クロック分周手段の前記所定周期よりも短く設定することを特徴とする画像読取装置。
【請求項４】
原稿に形成された画像を読み取るために、複数の区分に分割されたラインイメージセンサと、原クロック信号を分周して所定周期のクロック信号を出力するクロック分周手段と、前記画像を前記ラインイメージセンサによって読み取る際、前記ラインイメージセンサの各区分から出力される信号を前記クロック分周手段により出力されるクロック信号に同期させ、区分毎に切り替えて読み取る読取り手段とを備えた画像読取装置において、
前記ラインイメージセンサは、３以上の区分に分割され、分割された各区分のうち複数区分を纏めた大区分を設定し、
前記大区分間の切り替えタイミングを制御する第２の切替制御手段を備え、
前記第２の切替制御手段は、切り替えタイミングの最小時間をｍＴ、前記クロック分周手段の前記所定周期をＴ１、０以上の整数をｎとし、ｍＴ＞ｎ×Ｔ１となった場合に、前記切り替えタイミングを（ｎ＋１）×Ｔ１よりも短く設定することを特徴とする画像読取装置。
【請求項５】
前記第１の切替制御手段または前記第２の切替制御手段は、前記原クロック信号の周期に基づいて前記切り替えタイミングを短く設定することを特徴とする請求項１から４のいずれかに記載の画像読取装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像読取装置であって、特に、読み取り速度を速くすることができる画像読取装置に関する。
【背景技術】
【０００２】
原稿に形成された画像を読み取る画像読取装置は、プリンタ装置やファクシミリ装置、あるいは、これらの機能を複数備えた多機能周辺装置などに搭載され、画像を印刷したり、画像を回線を介して送信したり、画像をメモリに保存したりすることが行われている。
【０００３】
これらの画像読取装置は、原稿に光を照射し、その反射光をライン状に配列された受光素子（ラインイメージセンサ）により、光の強さに応じた電圧値に変換し、その電圧値をデジタルデータに変換することにより画像データを形成している。
【０００４】
ラインイメージセンサは、複数の区分に分割され、各区分が出力する電圧値が、順次デジタルデータに変換される。
【０００５】
特開２００１−１３６３４５号公報（特許文献１）には、所定のクロックに同期してラインイメージセンサの複数の区分から順次信号の読み取りを行う画像読取装置であって、長手方向に隣接するラインイメージセンサの読み取り期間を部分的に重複させて読み取りを実行し、それにより読み取り速度を速くする装置が開示されている。
【特許文献１】特開２００１−１３６３４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に記載された装置では、ラインイメージセンサの出力を切り替える一定の周期に同期してデバイスを切り替える時間を制御しているので、この切り替える時間も周期の整数倍の時間となり、読み取り速度が遅いという問題点があった。
【０００７】
本発明は、上記問題点を解決するためになされたものであり、読み取り速度を速くすることができる画像読取装置を提供することを目的としている。
【課題を解決するための手段】
【０００８】
この目的を達成するために、本発明の請求項１記載の画像読取装置は、原稿に形成された画像を読み取るために、複数の区分に分割されたラインイメージセンサと、原クロック信号を分周して所定周期のクロック信号を出力するクロック分周手段と、前記画像を前記ラインイメージセンサによって読み取る際、前記ラインイメージセンサの各区分から出力される信号を前記クロック分周手段により出力されるクロック信号に同期させ、区分毎に切り替えて読み取る読取り手段とを備えたものであり、前記区分間の切り替えタイミングを制御する第１の切替制御手段を備え、前記第１の切替制御手段は、前記区分間の切り替えタイミングを、前記クロック分周手段の前記所定周期よりも短く設定する。
【０００９】
請求項２記載の画像読取装置は、原稿に形成された画像を読み取るために、複数の区分に分割されたラインイメージセンサと、原クロック信号を分周して所定周期のクロック信号を出力するクロック分周手段と、前記画像を前記ラインイメージセンサによって読み取る際、前記ラインイメージセンサの各区分から出力される信号を前記クロック分周手段により出力されるクロック信号に同期させ、区分毎に切り替えて読み取る読取り手段とを備えたものであり、前記区分間の切り替えタイミングを制御する第１の切替制御手段を備え、前記第１の切替制御手段は、切り替えタイミングの最小時間をｍＴ、前記クロック分周手段の前記所定周期をＴ１、０以上の整数をｎとし、ｍＴ＞ｎ×Ｔ１となった場合に、前記切り替えタイミングを（ｎ＋１）×Ｔ１よりも短く設定する。
【００１０】
請求項３記載の画像読取装置は、原稿に形成された画像を読み取るために、複数の区分に分割されたラインイメージセンサと、原クロック信号を分周して所定周期のクロック信号を出力するクロック分周手段と、前記画像を前記ラインイメージセンサによって読み取る際、前記ラインイメージセンサの各区分から出力される信号を前記クロック分周手段により出力されるクロック信号に同期させ、区分毎に切り替えて読み取る読取り手段とを備えたものであり、前記ラインイメージセンサは、３以上の区分に分割され、分割された各区分のうち複数区分を纏めた大区分を設定し、前記大区分間の切り替えタイミングを制御する第２の切替制御手段を備え、前記第２の切替制御手段は、前記大区分間の切り替えタイミングを、前記クロック分周手段の前記所定周期よりも短く設定する。
【００１１】
請求項４記載の画像読取装置は、原稿に形成された画像を読み取るために、複数の区分に分割されたラインイメージセンサと、原クロック信号を分周して所定周期のクロック信号を出力するクロック分周手段と、前記画像を前記ラインイメージセンサによって読み取る際、前記ラインイメージセンサの各区分から出力される信号を前記クロック分周手段により出力されるクロック信号に同期させ、区分毎に切り替えて読み取る読取り手段とを備えたものであり、前記ラインイメージセンサは、３以上の区分に分割され、分割された各区分のうち複数区分を纏めた大区分を設定し、前記大区分間の切り替えタイミングを制御する第２の切替制御手段を備え、前記第２の切替制御手段は、切り替えタイミングの最小時間をｍＴ、前記クロック分周手段の前記所定周期をＴ１、０以上の整数をｎとし、ｍＴ＞ｎ×Ｔ１となった場合に、前記切り替えタイミングを（ｎ＋１）×Ｔ１よりも短く設定する。
【００１２】
請求項５記載の画像読取装置は、請求項１から４のいずれかに記載の画像読取装置において、前記第１の切替制御手段または前記第２の切替制御手段は、前記原クロック信号の周期に基づいて前記切り替えタイミングを短く設定する。
【発明の効果】
【００１３】
請求項１記載の画像読取装置によれば、ラインイメージセンサは、原稿に形成された画像を読み取るために、複数の区分に分割され、クロック分周手段は、原クロック信号を分周して所定周期のクロック信号を出力し、読取り手段は、画像をラインイメージセンサによって読み取る際、ラインイメージセンサの各区分から出力される信号をクロック分周手段により出力されるクロック信号に同期させ、区分毎に切り替えて読み取る。
【００１４】
第１の切替制御手段は、区分間の切り替えタイミングを、クロック分周手段の所定周期よりも短く設定する。よって、読み取り速度を速くすることができるという効果ある。従来の装置は、クロック分周手段の周期に同期して切り替えタイミングを設定していたが、本発明では、切り替えタイミングを短くしたので、ラインイメージセンサが読み取った画像を速く読み取ることができる。
【００１５】
請求項２記載の画像読取装置によれば、ラインイメージセンサは、原稿に形成された画像を読み取るために、複数の区分に分割され、クロック分周手段は、原クロック信号を分周して所定周期のクロック信号を出力し、読取り手段は、画像をラインイメージセンサによって読み取る際、ラインイメージセンサの各区分から出力される信号をクロック分周手段により出力されるクロック信号に同期させ、区分毎に切り替えて読み取る。
【００１６】
第１の切替制御手段は、切り替えタイミングの最小時間をｍＴ、クロック分周手段の所定周期をＴ１、０以上の整数をｎとし、ｍＴ＞ｎ×Ｔ１となった場合に、切り替えタイミングを（ｎ＋１）×Ｔ１よりも短く設定する。よって、読み取り速度を速くすることができるという効果ある。従来の装置は、クロック分周手段の周期に同期して切り替えタイミングを設定していたので、ｍＴ＞ｎ×Ｔ１となった場合は、切り替えタイミングを（ｎ＋１）×Ｔ１としていた。それに比べ、本発明では、切り替えタイミングを（ｎ＋１）×Ｔ１より短くしたので、ラインイメージセンサが読み取った画像を速く読み取ることができる。
【００１７】
請求項３記載の画像読取装置によれば、ラインイメージセンサは、原稿に形成された画像を読み取るために、複数の区分に分割され、クロック分周手段は、原クロック信号を分周して所定周期のクロック信号を出力し、読取り手段は、画像をラインイメージセンサによって読み取る際、ラインイメージセンサの各区分から出力される信号をクロック分周手段により出力されるクロック信号に同期させ、区分毎に切り替えて読み取る。
【００１８】
ラインイメージセンサは、３以上の区分に分割され、分割された各区分のうち複数区分を纏めた大区分を設定し、大区分間の切り替えタイミングを制御する第２の切替制御手段を備え、第２の切替制御手段は、大区分間の切り替えタイミングを、クロック分周手段の所定周期よりも短く設定するので、読取り手段が各区分の信号を出力する周期で、大区分の切り替えを行う場合に比べ、処理時間を短縮することができる。よって、ラインイメージセンサが読み取った画像を速く読み取ることができる。
【００１９】
請求項４記載の画像読取装置によれば、ラインイメージセンサは、原稿に形成された画像を読み取るために、複数の区分に分割され、クロック分周手段は、原クロック信号を分周して所定周期のクロック信号を出力し、読取り手段は、画像をラインイメージセンサによって読み取る際、ラインイメージセンサの各区分から出力される信号をクロック分周手段により出力されるクロック信号に同期させ、区分毎に切り替えて読み取る。
【００２０】
ラインイメージセンサは、３以上の区分に分割され、分割された各区分のうち複数区分を纏めた大区分を設定し、大区分間の切り替えタイミングを制御する第２の切替制御手段を備え、第２の切替制御手段は、切り替えタイミングの最小時間をｍＴ、クロック分周手段の所定周期をＴ１、０以上の整数をｎとし、ｍＴ＞ｎ×Ｔ１となった場合に、切り替えタイミングを（ｎ＋１）×Ｔ１よりも短く設定する。従来の装置は、クロック分周手段の周期に同期して切り替えタイミングを設定していたので、ｍＴ＞ｎ×Ｔ１となった場合は、切り替えタイミングを（ｎ＋１）×Ｔ１としていた。それに比べ、本発明の読取り手段は、ラインイメージセンサが読み取った画像を速く読み取ることができるという効果がある。
【００２１】
請求項５記載の画像読取装置によれば、請求項１から４のいずれかに記載の画像読取装置の奏する効果に加え、第１の切替制御手段または第２の切替制御手段は、原クロック信号の周期に基づいて切り替えタイミングを短く設定するので、原クロックを計数したり、原クロックから新たなクロックを生成することができ、切り替えタイミングを容易に設定することができるという効果がある。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の好ましい実施形態について、添付図面を参照して説明する。図１は、本発明の実施形態における画像読取装置を備えた多機能周辺装置（以下、「ＭＦＰ（Multi  Function  Peripheral）もしくは（Multi  Function  Printer）」と略す）１の外観構成を示す斜視図である。このＭＦＰ１は、ファクシミリ機能、プリンタ機能、スキャナ機能、及び、コピー機能などの各種の機能を備えている。
【００２３】
図１に示すように、ＭＦＰ１の装置本体２は箱状体に形成され、その上面前部には操作パネル３が配設されている。操作パネル３には、「０」〜「９」の数字ボタン３ａや、スタートボタン３ｂなどの各種のボタンが設けられており、これらのボタンを押下することにより、各種の操作が行われる。この操作パネル３の後部には、液晶（以下、ＬＣＤと称す）ディスプレイ６が設けられ、ＭＦＰ１の設定状態や各種の操作メッセージなどが必要に応じて表示される。原稿の画像が読み取られる場合には、使用者によりボタンが操作され、読み取り速度を画質より優先するか、画質を読み取り速度より優先するかが設定され、設定された状態がＬＣＤディスプレイ６に表示される。
【００２４】
ＬＣＤディスプレイ６の後部には、ファクシミリ機能時に相手ファクシミリ装置５１（図２参照）へ送信されるファクシミリ原稿や、コピー機能時に複写されるコピー原稿が、積層載置可能な原稿載置部４が設けられている。この原稿載置部４に載置された各種の原稿は、装置本体２内部へ搬送され、スキャナ（画像読取装置）１９（図２参照）によって、その原稿の表面に描かれた画像が読み取られる。画像の読み取られた原稿は、更に搬送され、操作パネル３の下方に設けられた原稿排出部９へ積層可能に排出される。
【００２５】
原稿載置部４の後部には、カセット挿嵌部５が設けられている。このカセット挿嵌部５には、複数枚の記録紙を積層収納可能な用紙カセットが着脱可能に取り付けられる（図示せず）。記録紙は、カセット挿嵌部５に装着された用紙カセットから供給され、後述するカラープリンタ２６によって印刷に使用された後、原稿排出部９の下方に設けられた記録紙排出部１０へ排出される。
【００２６】
図２は、ＭＦＰ１の電気的構成を示したブロック図である。ＭＦＰ１は、ファクシミリユニットＦＵおよびプリンタユニットＰＵの２つのユニットがインターフェイス３０により相互に接続されて形成されている。ファクシミリユニットＦＵは、ＣＰＵ１１、ＲＯＭ１２、ＲＡＭ１３、フラッシュメモリ１４、ネットワーク・コントロール・ユニット（以下、「ＮＣＵ」と称する）１５、モデム１６、符号器１７、復号器１８、スキャナ１９、操作パネル３、ＬＣＤディスプレイ６、原稿センサ８を備えており、これらはファクシミリ制御回路２０を介して相互に接続されている。
【００２７】
ＣＰＵ１１は、ＮＣＵ１５を介して送受信される各種の信号に基づいて、ファクシミリ制御回路２０に接続された各部を制御し、ファクシミリ動作などを実行するものである。ＲＯＭ１２は、このＭＦＰ１で実行される各種の制御プログラム１２ａを記憶する書換不能なメモリである。
【００２８】
ＲＡＭ１３は、各種のデータを記憶するための書換可能なメモリであり、画像メモリ１３ａは、スキャナ１９により読み取られた原稿の画像データを記憶するメモリである。原稿画像は、ラインイメージセンサにより電圧値として読み取られ、ＡＦＥ（図３参照）内のＡ／Ｄ変換器（図示しない）により数値データに変換され、その後、いくつかの補正処理を経た後に画像データとして記憶される。
【００２９】
フラッシュメモリ１４は、書換可能な不揮発性のメモリであり、このフラッシュメモリ１４に記憶されたデータは、ＭＦＰ１の電源オフ後も保持される。
【００３０】
ＮＣＵ１５は、電話網（電話回線５２）に対するダイヤル信号の送出や、電話回線５２からの呼出信号の応答等の動作を行うものである。モデム１６は、ＮＣＵ１５を介して、画像データを変調及び復調し、相手ファクシミリ装置５１へ伝送すると共に、伝送制御用の各種手順信号を送受信するためのものである。符号器１７は、スキャナ１９により読み取られた原稿の画像データなどを圧縮するために符号化するものであり、復号器１８は、受信されたファクシミリデータなどの符号化されたデータを復号化するものである。
【００３１】
スキャナ１９は、原稿載置部４から装置内部へ挿入された原稿の画像を読み取るためのものであり、原稿と光学系とを相対的に移動することにより、全原稿の画像が読み取られる。ラインイメージセンサは、原稿と光学系とを相対的に移動する方向に垂直な方向に配置され、原稿上の画像を読み取る。このスキャナ１９の詳細については後述する。原稿センサ８は、原稿載置部４に原稿が載置されているか否か、即ち、原稿の有無を検出するセンサである。なお、このＭＦＰ１のファクシミリユニットＦＵは、ＮＣＵ１５、電話回線５２を介して、相手ファクシミリ装置５１と接続されている。
【００３２】
プリンタユニットＰＵは、演算装置であるＣＰＵ２１と、そのＣＰＵ２１の制御プログラム等を記憶するＲＯＭ２２と、ＣＰＵ２１の実行時に参照および更新される各種のワークメモリや印刷用データを記憶するプリントメモリ等を備えたＲＡＭ２３と、主装置としてのパーソナルコンピュータ（以下「ＰＣ」と称す）５３が接続されるＰＣ用インターフェイス２４と、印刷用の文字等のベクトルフォントを記憶するキャラクタジェネレータ（以下「ＣＧ」と称す）２５と、フルカラー印刷が可能なカラープリンタ２６とを備えている。これらはプリンタ制御回路２７を介して相互に接続されている。
【００３３】
なお、ＰＣ用インターフェイス２４は、例えば、ＵＳＢ規格に準拠したシリアルインターフェイスであり、ＭＦＰ１は、このＰＣ用インターフェース２４に接続されたケーブル５４を介して、ＰＣ５３とデータの送受信が可能にされている。
【００３４】
図３は、スキャナ１９の読み取り回路の電気的構成を示したブロック図である。図３に示すように、読み取り回路は、ＡＳＩＣ４１と、ＡＦＥ４２，４３と、アンド回路４４と、アンプ４５と、切り替えスイッチ４６と、ラインイメージセンサであるＣＩＳ（Contact  Image  Sensor)４７とを主に備えている。なお、ラインイメージセンサが、カラー画像を検出するために、ＲＧＢのそれぞれを検出するための３色の光を照射する光源を備えているが、図示は、省略する。
【００３５】
ＡＳＩＣ４１は、特定用途向け集積回路（Application  Specific  Integrated  Circuit）であって、図２に示すファクシミリ制御回路２０と接続され、ＣＰＵ１１、ＲＯＭ１２、ＲＡＭ１３などと相互に接続されている。ＡＳＩＣ４１は、原クロックを発振するシステムクロック発振器４１ａと、その原クロックを計数するカウンタ４１ｂと、カウンタ４１ｂのカウント値に応じて分周クロックを生成し、出力するクロック分周器４１ｃと、シリアルデジタル信号を、パラレルデジタル信号に変換するシリアルパラレル変換器４１ｄと、第１のレジスタ４１ｅと、第２のレジスタ４１ｆとを主に備えている。
【００３６】
システムクロック発振器４１ａは、１００ＭＨｚの原クロックを発振し、カウンタ４１ｂは、原クロックを入力し、ＣＰＵ１１により設定された初期値から最終値までを繰り返し計数する。
【００３７】
クロック分周器４１ｃは、ＣＰＵ１１により指定されたカウンタ４１ｂのカウント値に応じて、Ｍクロックを生成し、出力する。シリアルパラレル変換器４１ｄは、ＡＦＥ４２または、ＡＦＥ４３から出力されるＡ／Ｄ変換されたシリアルデジタル値を順次入力し、パラレルデジタル値に変換する。このパラレルデジタル値は、ＣＰＵ１１により、読み取られ、ＲＡＭ１３の画像メモリ１３ａに記憶される。
【００３８】
第１のレジスタ４１ｅは、６個の出力ポートを備え、カウンタ４１ｂの計数に同期して６つに分割されたＣＩＳ４７のいずれを検出するかを順次切り替えるための制御信号を出力する。この制御信号は、アンド回路４４ａ〜４４ｆの入力の一方にそれぞれ入力される。アンド回路４４ａ〜４４ｆの入力の他方には、カウンタ４１ｂの出力が入力され、アンド回路４４ａ〜４４ｆのそれぞれの出力は、６つに分割されたＣＩＳ４７のそれぞれに接続されている。
【００３９】
第２のレジスタ４１ｆは、カウンタの計数に同期して、シリアルパラレル変換器４１ｄに、ＡＦＥ４２，４３のいずれの出力を入力するかを切り替えるとともに、切り替えスイッチ４６の切り替えを制御する信号を出力する。
【００４０】
ＡＦＥ４２，４３には、それぞれチップセレクト端子（ＣＳ）が備えられ、チップセレクト端子がローの場合に、シリアルデータが出力され、ＡＦＥ４２，４３のシリアルデータ出力は、ハイインピーダンス結合されて、シリアルパラレル変換器４１ｄに接続されている。ＡＦＥ４３のチップセレクトを制御する信号線は、第２のレジスタに直接接続され、ＡＦＥ４２のチップセレクトには、この信号線からインバータ４８を介して接続される。よって、第２レジスタの信号線がハイの場合には、ＡＦＥ４２が選択され、この信号線がローの場合に、ＡＦＥ４３が選択される。
【００４１】
ＡＦＥ４２，４３は、アナログフロントエンドと呼ばれる回路であって、ＣＩＳ４７の各チャネルから出力される電圧値が、アンプ４５により増幅されて入力され、Ａ／Ｄ変換を行って、変換されたデジタル値をシリアルデータとして、シリアルパラレル変換器４１ｄに出力する。ＡＦＥ４２，４３には、クロック分周器４１ｃにより生成されたＭクロックが供給され、このＭクロックに同期して、Ａ／Ｄ変換を行い、シリアルデータを出力する。
【００４２】
切り替えスイッチ４６ａには、ＣＩＳ４７の第１チャネルから第３チャネルまでの３つの出力が入力される。切り替えスイッチ４６ａは、第２のレジスタ４１ｆから供給される制御信号とクロック分周器４１ｃが出力するＭクロックとに応じて、これらの３つの出力を順次切り替え、アンプ４５ａに出力する。
【００４３】
同様に、切り替えスイッチ４６ｂには、ＣＩＳ４７の第４チャネルから第６チャネルまでの３つの出力が入力される。切り替えスイッチ４６ｂは、第２のレジスタ４１ｆから供給される制御信号とクロック分周器４１ｃが出力するＭクロックとに応じて、これらの３つの出力を順次切り替え、アンプ４５ｂに出力する。
【００４４】
ＣＩＳ４７は、画像を読み取る全幅に渡り、画素数分の受光素子を備え、本実施形態では、全幅を２つの大区分に分割し、さらに大区分を第１チャネルから第３チャネルの区分と、第４チャネルから第６チャネルの３つの区分に分割している。各チャネルには、システムクロック発振器４１ａが発振する原クロックと、アンド回路４４ａ〜４４ｆのそれぞれの出力とが供給され、これらの制御信号により選択されたチャネルの受光素子が検出した電圧値が出力される。
【００４５】
図４および図５は、この読み取り回路の画像読み取り処理を示すタイミングチャートであり、図４は、変換されたデジタル値のデータ長が１６ビットの場合を、図５は、変換されたデジタル値のデータ長が１０ビットである場合をそれぞれ示している。画像を読み取る場合に、読み取り速度より画質を優先する場合は、１６ビットのデータ長が選択され、画質より読み取り速度を優先する場合は、１０ビットのデータ長が選択される。画質と読み取り速度のいずれを優先するかは、使用者が操作パネル３のボタンなどを操作して設定される。また、ファックス機能、またはコピー機能が選択された場合は、データ長を１０ビットとし、スキャナ機能が選択された場合は、データ長を１６ビットとしてもよい。
【００４６】
これらのタイミングチャートは、横軸に時間を示し、上から順に、システムクロック発振器４１ａが出力する原クロック（ＳＣＬＫ）、カウンタ４１ｂが計数するカウント値（ＤＯＴＱ）、ＣＩＳ４７が出力するアナログ電圧値（Ｖout）、クロック分周器４１ｃが出力するＭクロック（ＭＣＬＫ）、ＡＦＥ４２が出力するデジタル信号（Ａ／Ｄ  ＤＡＴＡ１）、ＡＦＥ４３が出力するデジタル信号（Ａ／Ｄ  ＤＡＴＡ２）をそれぞれ示している。なお、これらのタイミングチャートに図示しないが、切り替えスイッチ４６ａおよび４６ｂを切り替えることによりアナログ電圧をＣＩＳ４７の各チャネルから順次、ＡＦＥ４２，４３に入力するタイミングは、クロック分周器４１ｃが生成するＭクロックに同期している。
【００４７】
図４に示す場合は、カウンタ４１ｂは、５４ｈ（ｈは、１６進数を示す）から７Ｆｈまで計数するように設定され、この間に、ＣＩＳの６つのチャネルのデジタル値が順次、シリアルパラレル変換器４１ｄに出力される。一つのチャネルには、複数の受光素子が存在し、この図では、Ｖoutとして示すように左から順にｎ−１番目、ｎ番目の出力が行われる場合を示している。
【００４８】
Ｍクロックに、番号を付したように、第１番目のクロックから第３番目までのクロック、および第５番目のクロックから第７番目のクロックまでのクロックは、ハイ期間とロー期間とを、原クロックの６周期とし、その周期は、６０ｎｓである。図４に示す、Ｍクロックの番号を付した各クロックでは、ｎ−２（図に示すｎ−１の前）のタイミングでＣＩＳ４７から出力されたアナログ電圧値がデジタル値に変換されて出力される場合を示している。
【００４９】
第１のクロックのハイ期間では、第１チャネルの１６ビットのデジタル値の内、上位の１５ビットから８ビットまで(D15-8)の８ビットが出力され、ロー期間で、下位の７ビットから０ビットまで（D7-0）の８ビットが出力される。同様に、第２のクロック、第３のクロックにおいても、ハイ期間では、上位の８ビット、ローの期間で下位の８ビットがそれぞれ出力される。
【００５０】
第４のクロックおよび第８のクロックの期間に、ＡＦＥ４２と４３との出力の切替が行われる。第３のクロックが終了すると、ＡＦＥ４２のチップセレクトがローからハイに変更され、ＡＦＥ４２の出力は、ハイインピーダンスに設定される。
【００５１】
一方、ＡＦＥ４３のチップセレクトは、ハイからローに変更され、第５のクロックのハイ期間に、第４チャネルの上位８ビットが出力され、ロー期間に、下位８ビットが出力される。同様に、第６のクロックの期間に、第５チャネル、第７のクロックの期間に第６チャネルが出力され、第８クロックで、再び、ＡＦＥ４３からＡＦＥ４２への切替が行われる。この切替が行われる期間は、４０ｎｓ（原クロックの４周期分）であり、ＡＦＥ４２，４３からデジタル信号が出力される周期６０ｎｓより短い時間に設定される。
【００５２】
なお、ＡＦＥ４２，４３が入力されたアナログ値をデジタル値に変換し、そのデジタル値をシリアル出力するための最小クロック幅は、出力するデジタルデータのデータ長と、ＡＦＥにより決まる値である。ＡＦＥ４２と４３とを切り替えるための最小クロック幅（ｍＴ）は、ＡＦＥ４２，４３やＡＳＩＣ４１により定まる値（約３５ｎｓ）であり、Ｍクロックの周期をＴ１（３０ｎｓ）、０以上の整数をｎ（ここでは１である）とし、ｍＴ＞ｎ×Ｔ１である場合に、切り替えタイミングを（ｎ＋１）×Ｔ１（６０ｎｓ）よりも短い周期（４０ｎｓ）とする。このことにより、デジタル信号を読み取る時間を短縮することができる。
【００５３】
図５に示す場合は、カウンタ４１ｂは、６６ｈから７Ｆｈまで計数するように設定され、この間に、ＣＩＳの６つのチャネルのデジタル値が順次、シリアルパラレル変換器４１ｄに出力される。この場合も、図４の場合と同様に、左から順にｎ−１番目、ｎ番目、ｎ＋１番目の出力が行われる場合を示している。
【００５４】
Ｍクロックに、番号を付したように、第１番目のクロックから第３番目までのクロック、および第５番目のクロックから第７番目のクロックまでのクロックは、ハイ期間とロー期間とを、原クロックの１．５周期とし、Ｍクロックの周期は、３０ｎｓである。第１のクロックのハイ期間およびロー期間で１０ビットのデジタル値（D15-6)の１０ビットが出力される。同様に、第２のクロック、第３のクロックにおいても、各クロック期間で、１０ビットのデジタル値が出力される。
【００５５】
第４のクロックおよび第８のクロックの期間に、ＡＦＥ４２と４３との出力の切替が行われる。第３クロックが終了すると、ＡＦＥ４２のチップセレクトがローからハイに変更され、ＡＦＥ４２の出力は、ハイインピーダンスに設定される。
【００５６】
一方、ＡＦＥ４３のチップセレクトは、ハイからローに変更され、第５のクロックの期間に、第４チャネルの１０ビットが出力され、第６のクロックの期間に、第５チャネル、第７のクロックの期間に第６チャネルが出力され、第８クロックで、再び、ＡＦＥ４３からＡＦＥ４２への切替が行われる。この切り替え期間は、図４に示す場合と同じ４０ｎｓである。この切り替え期間は、ＡＦＥ４２，４３がデータを出力する周期である３０ｎｓが、ＡＦＥ４２，４３を切り替えるために必要な最小時間（約３５ｎｓ）より短いため、従来の技術のようにデータを出力する周期に同期し、周期の整数倍のタイミングとすると、２倍の６０ｎｓとなるが、この時間を整数倍の時間より短くすることにより、読み取り時間を短縮し、読み取り速度を速くすることができる。
【００５７】
図６は、ＣＰＵ１１により実行される画像読み取り処理を示すフローチャートである。まず、読み取る画像データのデータ長が１６ビットか否かを判断する（Ｓ１）。
【００５８】
データ長が１６ビットである場合は（Ｓ１：Ｙｅｓ）、カウンタ４１ｂを、システムクロックに基づいて５４ｈから７Ｆｈまで計数するように設定する（Ｓ２）。次に、クロック分周器４１ｃをカウンタ４１ｂがカウントする値に応じてＭクロックを生成するように設定する（Ｓ３）。具体的には、カウント値、７９ｈ，７Ｆｈ，５９ｈ，５Ｆｈ，６３ｈ，６９ｈ，６Ｆｈ，７５ｈの立ち上げで、Ｍクロックを立ち上げ、カウント値、７Ｃｈ，５６ｈ，５Ｃｈ，６１ｈ，６６ｈ，６Ｃｈ，７２ｈ，７７ｈの立ち上げで、Ｍクロックを立ち下げるように設定する。
【００５９】
次に、レジスタ１およびレジスタ２を、カウンタ４１ｂのカウント値に応じて出力信号が変化するように設定する（Ｓ４）。
【００６０】
一方、Ｓ１の判断処理において、読み取る画像データのデータ長が１６ビットではなく１０ビットである場合は（Ｓ１：Ｎｏ）、カウンタ４１ｂを、システムクロックに基づいて６６ｈから７Ｆｈまで計数するように設定する（Ｓ５）。次に、クロック分周器４１ｃをカウンタ４１ｂがカウントする値に応じてＭクロックを生成するように設定する（Ｓ６）。具体的には、カウント値、７Ｄｈ，６６ｈ，６９ｈ，６Ｃｈ，７０ｈ，７３ｈ，７６ｈ，７９ｈの立ち上げで、Ｍクロックを立ち上げ、カウント値、７Ｅｈ，６７ｈ，６Ａｈ，６Ｄｈ，７１ｈ，７４ｈ，７７ｈ，７Ａｈのシステムクロックの立ち下げのタイミングで、Ｍクロックを立ち下げるように設定する。次に、レジスタ１およびレジスタ２を、カウンタ４１ｂのカウント値に応じて出力信号が変化するように設定する（Ｓ７）。
【００６１】
Ｓ４、または、Ｓ７の処理を終了した場合は、１頁分の原稿を読み取り（Ｓ８）、次頁が有るか否かを判断する（Ｓ９）。次頁が有る場合は（Ｓ９：Ｙｅｓ）、Ｓ８の処理戻り、次頁がない場合は（Ｓ９：Ｎｏ）、この画像読み取り処理を終了する。
【００６２】
以上、実施形態に基づいて説明したように、ＣＩＳ４７の各チャネルからＡＦＥ４２，４３にデータを入力する周期に対し、ＡＦＥを切り替える周期を短くしたので、画像を読み取る時間を短縮し、読み取り速度を速くすることができる。また、ＡＦＥを切り替える時間がセンサから信号を入力する周期より長くする必要がある場合には、その周期の整数倍より短い時間とするので、周期の整数倍とする場合に比べ、画像を読み取る時間を短縮し、読み取り速度を速くすることができる。
【００６３】
以上実施形態に基づき本発明を説明したが、本発明は上記実施形態に何ら限定されるものでなく、本発明の趣旨を逸脱しない範囲内で種々の改良変形が可能であることは容易に推察できるものである。
【００６４】
例えば、上記実施形態では、多機能周辺装置における処理について説明したが、プリンタや、ファクシミリ装置などの単機能の装置における処理としてもよい。
【００６５】
また、上記実施形態では、ＡＦＥ４２，４３は、Ａ／Ｄ変換器を内蔵し、変換したデジタル信号をシリアルで出力するものとしたが、Ａ／Ｄ変換器を内蔵せずに、アナログ信号を出力するものであったり、変換したデジタル信号をパラレルで出力するものでもよい。
【００６６】
また、上記実施形態では、ＣＩＳ４７を２つの大区分に分割し、それぞれの大区分は３つの区分に分割するものとしたが、ＣＩＳ４７を単に２つの区分に分割し、それぞれの区分の出力値を読み取るようにしてもよい。
【図面の簡単な説明】
【００６７】
【図１】本発明の実施形態における画像読取装置を有する多機能周辺装置の外観を示す斜視図である。
【図２】多機能周辺装置の電気的構成を示すブロック図である
【図３】読み取り装置の電気的構成を示すブロック図である。
【図４】読み取られるデータのデータ長が１６ビットの場合のタイミングチャートである。
【図５】読み取られるデータのデータ長が１０ビットの場合のタイミングチャートである。
【図６】画像読み取り処理を示すフローチャートである。
【符号の説明】
【００６８】
１              多機能周辺装置（ＭＦＰ）
２              プリンタ部（印刷手段）
１１            ＣＰＵ
１２            ＲＯＭ
１３            ＲＡＭ
１９            スキャナ（画像読取装置）
４１            ＡＳＩＣ
４１ａ          システムクロック発振器
４１ｃ          クロック分周器（クロック分周手段）
４１ｅ          第１のレジスタ（切替制御手段の一部）
４１ｆ          第２のレジスタ（切替制御手段の一部）
４２            ＡＦＥ（読取り手段）
４６            スイッチ（切替制御手段の一部）
【図１】
2008118214.tif 000003
【図２】
2008118214.tif 000004
【図３】
2008118214.tif 000005
【図４】
2008118214.tif 000006
【図５】
2008118214.tif 000007
【図６】
2008118214.tif 000008