(57)【要約】【課題】環境温度等の変化で発生するシェーディング変化の影響を低減し、より高画質の画像を得ることができる撮像装置を提供することを課題とする。【解決手段】光電変換により信号を生成する光電変換手段（１）と、前記光電変換手段により生成された信号が出力される出力線（１３）と、前記出力線の信号に応じて出力信号を出力する出力手段（１６）と、前記出力線に対してダミーパターン信号を出力するダミーパターン発生手段（２０）と、前記ダミーパターン信号が前記出力線に出力された際の前記出力手段の出力信号に応じて、前記光電変換手段により生成された信号が前記出力線に出力された際の前記出力手段の出力信号を補正する補正手段とを有することを特徴とする撮像装置が提供される。【選択図】図２
2008118295.tif 000002
【特許請求の範囲】
【請求項１】
光電変換により信号を生成する光電変換手段と、
前記光電変換手段により生成された信号が出力される出力線と、
前記出力線の信号に応じて出力信号を出力する出力手段と、
前記出力線に対してダミーパターン信号を出力するダミーパターン発生手段と、
前記ダミーパターン信号が前記出力線に出力された際の前記出力手段の出力信号に応じて、前記光電変換手段により生成された信号が前記出力線に出力された際の前記出力手段の出力信号を補正する補正手段と
を有することを特徴とする撮像装置。
【請求項２】
前記ダミーパターン信号は暗レベルのダミーパターンを有する信号であり、
前記補正手段は、前記ダミーパターン信号の暗レベルが前記出力線に出力された際の前記出力手段の出力信号に応じて、前記光電変換手段により生成された信号が前記出力線に出力された際の前記出力手段の出力信号に対してオフセット値を加算することを特徴とする請求項１記載の撮像装置。
【請求項３】
前記ダミーパターン信号は信号レベルのダミーパターンを有する信号であり、
前記補正手段は、前記ダミーパターン信号の信号レベルが前記出力線に出力された際の前記出力手段の出力信号に応じて、前記光電変換手段により生成された信号が前記出力線に出力された際の前記出力手段の出力信号に対して増幅率を乗算することを特徴とする請求項１記載の撮像装置。
【請求項４】
前記ダミーパターン信号は暗レベル及び信号レベルのダミーパターンを有する信号であり、
前記補正手段は、前記ダミーパターン信号の暗レベルが前記出力線に出力された際の前記出力手段の出力信号に応じて、前記光電変換手段により生成された信号が前記出力線に出力された際の前記出力手段の出力信号に対してオフセット値を加算し、前記ダミーパターン信号の信号レベルが前記出力線に出力された際の前記出力手段の出力信号に応じて、前記光電変換手段により生成された信号が前記出力線に出力された際の前記出力手段の出力信号に対して増幅率を乗算することを特徴とする請求項１記載の撮像装置。
【請求項５】
前記ダミーパターン信号は暗レベル及び信号レベルのダミーパターンを有し、
前記補正手段は、前記ダミーパターン信号の暗レベルが前記出力線に出力された際の前記出力手段の出力信号と、前記ダミーパターン信号の信号レベルが前記出力線に出力された際の前記出力手段の出力信号との差分信号に応じて、前記光電変換手段により生成された信号が前記出力線に出力された際の前記出力手段の出力信号に対して増幅率を乗算することを特徴とする請求項１記載の撮像装置。
【請求項６】
前記ダミーパターン発生手段は、前記光電変換手段が信号を蓄積している間に前記ダミーパターン信号を前記出力線に出力することを特徴とする請求項１〜５のいずれか１項に記載の撮像装置。
【請求項７】
前記ダミーパターン発生手段は、前記撮像装置の電源投入時に前記ダミーパターン信号を前記出力線に出力することを特徴とする請求項１〜５のいずれか１項に記載の撮像装置。
【請求項８】
前記補正手段は、補正初期値を記憶し、前記補正初期値を基準に補正を行うことを特徴とする請求項１〜７のいずれか１項に記載の撮像装置。
【請求項９】
光電変換により信号を生成する光電変換手段と、
前記光電変換手段により生成された信号が出力される出力線と、
前記出力線の信号に応じて出力信号を出力する出力手段と、
前記出力線に対してダミーパターン信号を出力するダミーパターン発生手段とを有する撮像装置の撮像方法であって、
前記ダミーパターン信号が前記出力線に出力された際の前記出力手段の出力信号に応じて、前記光電変換手段により生成された信号が前記出力線に出力された際の前記出力手段の出力信号を補正する補正ステップを有することを特徴とする撮像方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置及び撮像方法に関する。
【背景技術】
【０００２】
近年、ディジタルカメラやビデオカメラ等の撮像装置においては、撮像素子としてＣＣＤやＣＭＯＳ型イメージセンサー（以後ＣＭＯＳセンサーと称する）を使用するのが一般的である。
【０００３】
上記撮像装置のうち、ＣＭＯＳセンサーは、フォトダイオード（以後ＰＤと称する）で発生した光キャリアをＭＯＳトランジスタのゲート電極（フローティングディフュージョン＝ＦＤ）に蓄積する。そして、走査回路からの駆動タイミングに従って、その電位変化を出力部へ電荷増幅して出力するものである。光変換部である該ＣＭＯＳセンサー部とその周辺回路部を含め全てＣＭＯＳプロセスで実現したＭＯＳ型固定撮像装置は特に注目されている。
【０００４】
該ＣＭＯＳセンサーの構成および動作を図９を用いて説明する。図９は該撮像素子であるＣＭＯＳセンサーの等価回路図である。
【０００５】
同図において、Ｓ１１は画素であり、該画素Ｓ１１と同一構造の画素Ｓ２１・・・Ｓｍ１は垂直出力線１３に対して複数個接続されている。該画素内にはフォトダイオード（ＰＤ）１、転送スイッチ（ＴＸ）２、リセットスイッチ（ＴＲＥＳ）３、画素アンプを構成するソースフォロア（ＳＦ）である増幅トランジスタ１０および負荷電流源７ならびに第１のスイッチ８が設けられる。なお、負荷電流源７ならびに第１のスイッチ８は垂直出力線１３に接続されている複数画素共通であるため、説明の便宜上、増幅トランジスタ１０をソースフォロア（ＳＦ）１０と称して説明する。
【０００６】
また、行選択スイッチ（ＴＳＥＬ）６が設けてあり、転送スイッチ（ＴＸ）２のゲートは信号ΦＴＸに接続され、リセットスイッチ３のゲートは信号ΦＲＥＳに接続され、行選択スイッチ６のゲートは信号ΦＳＥＬに接続されている。
【０００７】
なお、上記回路構成が複数列（画素Ｓ１乃至Ｓｍｎ、垂直出力線１３乃至１３ｎ等）配設されている。
【０００８】
光電変換は該フォトダイオード１でおこなわれ、光量電荷の蓄積期間中は転送スイッチ２はオフ状態（ΦＴＸ＝ハイレベル）であり、画素アンプを構成するソースフォロア１０のゲートにはこのフォトダイオード１で光電変換された電荷は転送されない。該画素アンプを構成するソースフォロア１０のゲートにあるフローティングディフュージョン領域（ＦＤ）１１は、蓄積開始前に該リセットスイッチ３がオン（ΦＲＥＳ＝ローレベル）し、適当な電圧に初期化されている。すなわちこれがダークレベルとなる。次に又は同時に該行選択スイッチ６がオン（ΦＳＥＬ＝ローレベル）になると、負荷電流源７とスイッチ８と該画素アンプを構成するソースフォロア１０が動作状態になる。ここで該転送スイッチ２をオン（ΦＴＸ＝ローレベル）させることで該フォトダイオード１に蓄積されていた電荷は、該画素アンプを構成するソースフォロア１０のゲートであるＦＤ１１に転送される。ここで４はリセット電源、５は該ソースフォロア１０を駆動する電源である。
【０００９】
ここで、選択行の出力が垂直出力線１３上に発生する。この出力は転送ゲート１５ａ，１５ｂを介して、信号蓄積部１６に蓄積される。信号蓄積部１６に一時記憶された出力は不図示の水平走査回路によって順次出力アンプ部へ読み出される。
【００１０】
【特許文献１】特開平４−１１３７６６号公報
【特許文献２】特開平４−５７５６２号公報
【特許文献３】特開２００２−１３５６５１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
上記撮像素子において、近年、撮影速度の高速化に対応するため、従来の出力アンプ部等を含む出力手段を分割する多チャンネル化が行われている。
【００１２】
上記多チャンネル化されている撮像素子の概略構成ブロック図を図１０に示す。図９で説明したとおり、画素Ｓが垂直出力線１３に対して接続されている。垂直出力線の奇数列（13−1、13−3・・・13−1n）は信号蓄積を含んだ一連の出力手段１６−１を使用し、垂直出力線の偶数列（13−2、13−4・・・13−2n）は信号蓄積を含んだ一連の出力手段１６−２を使用する。
【００１３】
すなわち、垂直出力線の偶数列と奇数列によって、使用する出力手段が異なる２チャンネルの出力方式となっている。該２チャンネル方式は、従来の１チャンネル方式に比べ、同時に２画素分の出力を読み出せるため、読み出し速度を２倍にすることができる。
【００１４】
なお、本図は２チャンネルの説明であるが、現在は、４チャンネル・８チャンネル等、多チャンネル出力方式は一般的に使われており、撮像装置の高画素化に対応している。
【００１５】
しかしながら、該多チャンネル出力方式を用いた場合、各チャンネルに対して出力する各画素からの信号経路は、配線長や出力方向（電荷流通経路）が異なる為、各チャンネルでのシェーディング形状は異なってしまう。
【００１６】
該シェーディング対策として、通常、撮像装置の生産段階で、シェーディング補正用データを取得し、撮像装置に保存して、撮影毎に補正するのが一般的である。しかし、該シェーディング補正は生産時の環境での補正データであり、撮影時の状況（環境温度等）の変化により微妙に変化してしまうシェーディングに対しては十分なものではない。
【００１７】
特に、多チャンネル出力方式の撮像素子においては、各チャンネルのシェーディング形状が異なってくるので、各チャンネルのわずかなシェーディング形状のズレが、画像として縞状に見えてしまう可能性がある。
【００１８】
撮像装置によっては、複数の環境温度に対してシェーディング補正データを備えたり、温度による補正係数を備えて演算補正を行うものもあるが、データの保有量の制限等から確実なシェーディング補正を行うのは困難であった。
【００１９】
さらにシェーディング形状の変化には、暗時のオフセット成分と、設定されている撮像素子のゲインと入射された光に応じて変化するゲイン成分が存在する為、上記従来の補正方法では撮影環境のすべてに対応するのは非常に困難であった。
【００２０】
従来の補正方法の一例としては、画素出力タイミングでダミー信号をバッファアンプに入力し、ダミー信号レベルで出力回路をクランプし、オフセット補正をするものがある（特許文献１を参照）。
【００２１】
また、ＣＣＤでの補正方法として、空送り時のダミー信号をサンプルホールドして暗電流補正を行う提案もなされている（特許文献２を参照）。
【００２２】
しかしながら、上述の方式では光入射時のゲイン成分が残ってしまうため、シェーディングの補正残りが発生するため、不充分である。
【００２３】
また、撮像素子のゲインにより変化する暗部やハイライト部の階調性の変動を防止するために、撮像素子のゲインに応じて所定の直流電圧を加算する方式が提案されている（特許文献３を参照）。しかし、該方式はシェーディングに対する補正については言及されておらず、シェーディング補正としての効果は不充分である。
【００２４】
本発明の目的は、環境温度等の変化で発生するシェーディング変化の影響を低減し、より高画質の画像を得ることができる撮像装置及び撮像方法を提供することである。
【課題を解決するための手段】
【００２５】
本発明の撮像装置は、光電変換により信号を生成する光電変換手段と、前記光電変換手段により生成された信号が出力される出力線と、前記出力線の信号に応じて出力信号を出力する出力手段と、前記出力線に対してダミーパターン信号を出力するダミーパターン発生手段と、前記ダミーパターン信号が前記出力線に出力された際の前記出力手段の出力信号に応じて、前記光電変換手段により生成された信号が前記出力線に出力された際の前記出力手段の出力信号を補正する補正手段とを有することを特徴とする。
【００２６】
また、本発明の撮像方法は、光電変換により信号を生成する光電変換手段と、前記光電変換手段により生成された信号が出力される出力線と、前記出力線の信号に応じて出力信号を出力する出力手段と、前記出力線に対してダミーパターン信号を出力するダミーパターン発生手段とを有する撮像装置の撮像方法であって、前記ダミーパターン信号が前記出力線に出力された際の前記出力手段の出力信号に応じて、前記光電変換手段により生成された信号が前記出力線に出力された際の前記出力手段の出力信号を補正する補正ステップを有することを特徴とする。
【発明の効果】
【００２７】
環境温度等の変化で発生するシェーディング変化の影響を低減し、より高画質の画像を得ることができる。
【発明を実施するための最良の形態】
【００２８】
（第１の実施形態）
図１は、本発明の第１の実施形態における撮像装置である電子カメラの構成例を示すブロック図である。図において、１１２はＣＭＯＳセンサー等である撮像素子１１４の露光量を制御するシャッターである。１１４は光学像を電気信号に変換する撮像素子であり、本実施形態上は撮像素子１１４としてＣＭＯＳセンサーを使用している。
【００２９】
１１６は撮像素子１１４から出力されるアナログ信号をディジタル信号に変換するＡ／Ｄ変換器である。１１８は撮像素子１１４、Ａ／Ｄ変換器１１６およびＤ／Ａ変換器１２６にクロック信号や制御信号を供給するタイミング発生回路であり、メモリ制御回路１２２およびシステム制御部１５０によって制御される。
【００３０】
１２０は画像処理回路であり、Ａ／Ｄ変換器１１６からのデータあるいはメモリ制御回路１２２からのデータに対して所定の画素補間処理や色変換処理を行う。画像処理回路１２０は必要に応じて撮像した画像データを用いて所定の演算処理を行う。測距制御部１４２および測光制御部１４６は、システム制御部１５０により、ＡＦ（オートフォーカス）処理、ＡＥ（自動露出）処理を行う。
【００３１】
１２２はメモリ制御回路であり、Ａ／Ｄ変換器１１６、タイミング発生回路１１８、画像処理回路１２０、画像表示メモリ１２４、Ｄ／Ａ変換器１２６、メモリ１３０を制御する。
【００３２】
Ａ／Ｄ変換器１１６からのデータは、画像処理回路１２０およびメモリ制御回路１２２を介して、あるいは直接、メモリ制御回路１２２を介して画像表示メモリ１２４あるいはメモリ１３０に書き込まれる。
【００３３】
１２４は画像表示メモリ、１２６はＤ／Ａ変換器である。１２８はＴＦＴ方式のＬＣＤからなる画像表示部である。
【００３４】
１３０は撮影された静止画像や動画像を格納するためのメモリであり、所定枚数の静止画像や所定時間の動画像を格納するのに十分な記憶容量を有している。
【００３５】
１４０は周知のシャッター１１２を制御するシャッター制御部である。１４２はＡＦ（オートフォーカス）処理を行うための測距手段である測距制御部、１４４は撮影環境における周囲温度を測定するための温度計、１４６はＡＥ（自動露出）処理を行うための測光手段である測光制御部である。
【００３６】
また、該測光制御部１４６はフラッシュ部１４８と連携することにより、フラッシュ撮影機能も有する。また、１４８は暗時の撮影に使用するフラッシュ部であり、ＡＦ補助光の投光機能等も兼ねている。
【００３７】
１５０は撮像装置全体を制御するシステム制御部であり、周知のＣＰＵなどを内蔵する。
【００３８】
１５２はシステム制御部１５０の動作用の定数、変数、プログラムなどを記憶する記憶手段であるメモリであり、予め設定されているシェーディング補正データ等は該メモリ１５２に格納されている。
【００３９】
表示部１２８はシステム制御部１５０でのプログラムの実行に応じて、動作状態やメッセージなどを表示することができる。
【００４０】
１５６は後述するプログラムなどが格納された電気的に消去・記録可能なＥＥＰＲＯＭ等の記憶手段である不揮発性メモリである。
【００４１】
１６０はシステム制御部１５０の各種動作指示を入力するための周知のメインスイッチ（電源スイッチ）、シャッタースイッチ、モード設定ダイアル等を含んだ操作部である。これら操作部１６０には、シャッタースイッチ、モード設定ダイアル、単写／連写を切り替える単写／連写スイッチ、静止画／動画モード切り替えスイッチ、撮影感度（ＩＳＯ感度）を設定するＩＳＯ感度設定スイッチ、電源スイッチ等が含まれている。シャッタースイッチは、押し込むことで２つのスイッチ（ＳＷ１、ＳＷ２）が段階的にオンする。第１段階（ＳＷ１オン）でＡＦ（オートフォーカス）処理、ＡＥ（自動露出）処理、ＡＷＢ（オートホワイトバランス）処理、ＥＦ（フラッシュ調光）処理などの動作を行う。第２段階（ＳＷ２オン）でシャッター１１２等の制御をし、撮像素子１１４から読み出した信号をＡ／Ｄ変換器１１６、メモリ制御回路１２２を介してメモリ１３０に画像データを書き込む露光処理を行う。そして、画像処理回路１２０やメモリ制御回路１２２での演算を用いた現像処理、メモリ１３０から画像データを読み出し、圧縮を行い、記録媒体１２００に画像データを書き込む記録処理という一連の処理を行わせる。モード設定ダイアルは、各種撮影モード（自動撮影モード、プログラム撮影モード、シャッター速度優先撮影モード、絞り優先撮影モード、マニュアル撮影モード、夜景撮影モード、ポートレート撮影モード等）の切り替えを行う。電源スイッチは、各種システムに電源供給する。
【００４２】
なお、本発明の実施形態上、動画撮像モードという文言を使用するが、該動画撮像とは、動画記録に限ったものではなく、ビューファインダー等に画像をほぼリアルタイムで表示させる表示用動画撮像も含んだものである。
【００４３】
１８２は電池検出回路やＤＣ−ＤＣコンバータ等から構成されている電源制御部、１８６はアルカリ電池やリチウム電池などの一次電池、ＮｉＣｄ電池、ＮｉＭＨ電池、Ｌｉ電池などの二次電池、ＡＣアダプタなどからなる電源部である。１２００はメモリカードやハードディスクなどの着脱可能な記録媒体である。
【００４４】
図５及び図６は本発明の第１の実施形態の撮像装置の撮影動作処理手順（撮像方法）を示すフローチャートである。
【００４５】
ステップＳ１０１では、電池交換などの電源投入により、システム制御部１５０はフラグや制御変数等を初期化し、撮像装置の各部に対して必要な所定の初期設定を行う。
【００４６】
ステップＳ１０２では、システム制御部１５０は、操作部１６０に含まれている電源スイッチの設定位置を判別し、電源スイッチが電源オフに設定されているか否かを判別する。
【００４７】
ステップＳ１０３では、電源スイッチが電源オフに設定されている場合、システム制御部１５０は、各表示部の表示を終了状態に変更し、フラグや制御変数などを含む必要なパラメータや設定値、設定モードを不揮発性メモリ１５６に記録する。そして、電源制御部１８２により画像表示部１２８を含む撮像装置各部の不要な電源を遮断する等の所定の終了処理を行った後、ステップＳ１０２の処理に戻る。
【００４８】
ステップＳ１０４では、ステップＳ１０２で電源スイッチが電源オンに設定されていた場合、システム制御部１５０は電源制御部１８２により電池などの電源１８６の残容量や動作状況が撮像装置の動作に問題があるか否かを判別する。問題があると判別された場合はステップＳ１０５へ、問題がないと判別された場合はステップＳ１０６へ移行する。
【００４９】
ステップＳ１０５では、システム制御部１５０は、表示部１２８に画像の表示や音声の出力により所定の警告を行った後、ステップＳ１０２の処理に戻る。
【００５０】
ステップＳ１０６では、システム制御部１５０は、操作部１６０に含まれているモードダイアルスイッチの設定位置を判断し、モードダイアルスイッチが撮影モードに設定されているか否かを判別する。モードダイアルスイッチがその他のモードに設定されている場合は、ステップＳ１０７へ、モードダイアルスイッチが撮影モードに設定されている場合はステップＳ１０８へ移行する。
【００５１】
ステップＳ１０７では、システム制御部１５０は、選択されたモードに応じた処理を実行し、実行後にステップＳ１０２の処理に戻る。
【００５２】
ステップＳ１０８では、システム制御部１５０は、記録媒体１２００が装着されているか否かの判断、記録媒体１２００に記録された画像データの管理情報の取得、および記録媒体１２００の動作状態が撮像装置の動作に問題があるか否かを判別する。上記の撮像装置の動作は、特に記録媒体に対する画像データの記録再生動作である。問題があると判別された場合は既に説明済みであるステップＳ１０５へ、問題がないと判別された場合はステップＳ１０９へ移行する。
【００５３】
ステップＳ１０９では、システム制御部１５０は、表示部１２８を用いて画像や音声により撮像装置の各種設定状態の表示を行う。ここで、画像表示部１２８の画像表示スイッチがオンである場合に、画像表示部１２８を用いて画像や音声により撮像装置の各種設定状態を表示するようにしてもよい。
【００５４】
ステップＳ１１０では、システム制御部１５０は、シャッタースイッチＳＷ１が押されているか否かを判別する。シャッタースイッチＳＷ１が押されていない場合、ステップＳ１０２の処理に戻り、シャッタースイッチＳＷ１が押されている場合は、ステップＳ１１１へ移行する。
【００５５】
ステップＳ１１１では、システム制御部１５０は、測距処理を行って撮影レンズの焦点を被写体に合わせ、測光処理を行って絞り値およびシャッター速度を決定する測距・測光処理を行う。
【００５６】
測光処理では、必要であればフラッシュの設定を行う。この測距・測光処理については周知の動作であるため、詳細の説明は割愛する。
【００５７】
ステップＳ１１２では、システム制御部１５０は、各種補正データ（水平ダークシェーディング補正に用いられる１次元補正データ等）を不揮発性メモリ１５６から読み出し、メモリ１５２に展開する。この補正データの展開終了後、ステップＳ１１３の処理に移行する。
【００５８】
ステップＳ１１３では、システム制御部１５０は、シャッタースイッチＳＷ２が押されているか否かを判別する。シャッタースイッチＳＷ２が押されていない場合はステップＳ１１４へ、シャッタースイッチＳＷ２が押されている場合はステップＳ１１５へ移行する。
【００５９】
ステップＳ１１４では、システム制御部１５０は、シャッタースイッチＳＷ１が離されたか否かを判別し、シャッタースイッチＳＷ１が離されていない場合ステップＳ１１３へ戻り、シャッタースイッチＳＷ１が離されるとステップＳ１０２へ移行する。
【００６０】
ステップＳ１１５では、システム制御部１５０は、撮影した画像データの記憶可能な画像記憶バッファ領域がメモリ１３０にあるか否かを判別する。メモリ１３０の画像記憶バッファ領域内に新たな画像データの記憶可能な領域がないと判別された場合はステップＳ１１６へ、新たな画像データの記憶可能な領域があると判別された場合はステップＳ１１７へ移行する。
【００６１】
ステップＳ１１６では、システム制御部１５０は、表示部１２８に画像の表示や音声の出力により所定の警告を行った後、ステップＳ１０２の処理に戻る。
【００６２】
ステップＳ１１７では、システム制御部１５０は、撮像素子１１４により所定時間の蓄積（撮像）をした撮像信号を、撮像素子１１４から読み出す。そして、Ａ／Ｄ変換器１１６、画像処理回路１２０およびメモリ制御回路１２２を介して、あるいはＡ／Ｄ変換器１１６から直接、メモリ制御回路１２２を介して、メモリ１３０の所定領域に撮影した画像データを書き込む撮影処理を実行する。
【００６３】
なお、本発明の第１の実施形態においては、本ステップＳ１１７の蓄積動作中に、後述するダミーパルスの読み込み等の動作を行ない、水平ダークシェーディング補正値からのズレ分の補正値の算出およびメモリ１５２への記憶を行なっている。詳細は図２乃至図４にて説明する。
【００６４】
ステップＳ１１８では、システム制御部１５０は、メモリ１３０の所定領域に書き込まれた画像データの一部をメモリ制御回路１２２を介して読み出す。そして、現像処理を行うために必要なＷＢ（ホワイトバランス）積分演算処理、ＯＢ（オプティカルブラック）積分演算処理を行い、演算結果をシステム制御部１５０の内部メモリあるいはメモリ１５２に記憶する。システム制御部１５０は、メモリ制御回路１２２、必要に応じて画像処理回路１２０を用いて、メモリ１３０の所定領域に書き込まれた撮影画像データを読み出す。そして、システム制御部１５０の内部メモリあるいはメモリ１５２に記憶した演算結果を用いて、ＡＷＢ（オートホワイトバランス）処理、ガンマ変換処理、色変換処理を含む各種現像処理を行う。
【００６５】
現像処理では、水平ダークシェーディング補正データを用いて減算処理を行うことにより、撮像素子１１４の固定パターンノイズや暗電流ノイズ等を打ち消すダーク補正演算処理を併せて行う。
【００６６】
なお、水平ダークシェーディング補正は、補正初期値として不揮発性メモリ１５６に保存されている補正データに加え、ステップＳ１１２で蓄積動作中に求めた補正値からのズレ分を含めた補正を行う。
【００６７】
ステップＳ１１９では、システム制御部１５０は、メモリ１３０の所定領域に書き込まれた画像データを読み出して、設定されたモードに応じた画像圧縮処理を行う。そして、メモリ１３０の画像記憶バッファ領域の空き画像部分に、撮影して一連の処理を終えた画像データの書き込みを行う。
【００６８】
ステップＳ１２０では、システム制御部１５０は、メモリ１３０の画像記憶バッファ領域に記憶された画像データを読み出し、メモリカードやコンパクトフラッシュ（登録商標）カード等の記録媒体１２００に読み出した画像データを書き込む記録処理を開始する。
【００６９】
この記録開始処理は、メモリ１３０の画像記憶バッファ領域の空き画像部分に、撮影して一連の処理を終えた画像データの書き込みが新たに行われる度に、その画像データに対して実行される。
【００７０】
尚、記録媒体１２００に画像データの書き込みを行っている間、書き込み動作中であることを示すために、表示部１２８に例えばＬＥＤを点滅させる等の記録媒体書き込み動作表示を行う。
【００７１】
ステップＳ１２１では、システム制御部１５０は、シャッタースイッチＳＷ１が押されているか否かを判別し、シャッタースイッチＳＷ１が離されるまで現在の処理を繰り返す。シャッタースイッチＳＷ１が離された状態である場合はステップＳ１０２の処理に移行する。
【００７２】
本発明の第１の実施形態における該撮像素子１１４の構成を図２を用いて説明する。図２は該撮像素子１１４であるＣＭＯＳセンサーの等価回路図である。
【００７３】
同図において、Ｓ１１は画素であり、該画素Ｓ１１と同一構造の画素Ｓ２１・・・Ｓｍ１は垂直出力線１３に対して複数個接続されている。該画素内にはフォトダイオード（ＰＤ）１、転送スイッチ（ＴＸ）２、リセットスイッチ（ＴＲＥＳ）３、画素アンプを構成するソースフォロア（ＳＦ）である増幅トランジスタ１０および負荷電流源７ならびに第１のスイッチ８が設けられる。なお、負荷電流源７ならびに第１のスイッチ８は垂直出力線１３に接続されている複数画素共通であるため、説明の便宜上、増幅トランジスタ１０をソースフォロア（ＳＦ）１０と称して説明する。
【００７４】
また、行選択スイッチ（ＴＳＥＬ）６が設けてあり、転送スイッチ（ＴＸ）２のゲートは信号ΦＴＸに接続され、リセットスイッチ３のゲートは信号ΦＲＥＳに接続され、行選択スイッチ６のゲートは信号ΦＳＥＬに接続されている。
【００７５】
なお、上記回路構成が複数列（画素Ｓ１乃至Ｓｍｎ、垂直出力線１３乃至１３ｎ等）配設されている。
【００７６】
フォトダイオード（光電変換手段）１は、光電変換により信号を生成する。フォトダイオード１が光量電荷の蓄積期間中は転送スイッチ２はオフ状態（ΦＴＸ＝ハイレベル）であり、画素アンプを構成するソースフォロア１０のゲートにはこのフォトダイオード１で光電変換された電荷は転送されない。該画素アンプを構成するソースフォロア１０のゲートにあるフローティングディフュージョン領域（ＦＤ）１１は、蓄積開始前に該リセットスイッチ３がオン（ΦＲＥＳ＝ローレベル）し、適当な電圧に初期化されている。すなわちこれがダークレベルとなる。次に又は同時に該行選択スイッチ６がオン（ΦＳＥＬ＝ローレベル）になると、負荷電流源７とスイッチ８と該画素アンプを構成するソースフォロア１０が動作状態になる。ここで該転送スイッチ２をオン（ΦＴＸ＝ローレベル）させることで該フォトダイオード１に蓄積されていた電荷は、該画素アンプを構成するソースフォロア１０のゲートであるＦＤ１１に転送される。ここで４はリセット電源、５は該ソースフォロア１０を駆動する電源である。
【００７７】
ここで、選択行の出力が垂直出力線１３上に発生する。すなわち、垂直出力線１３には、フォトダイオード１により生成された信号がソースフォロア１０を介して出力される。垂直出力線１３の信号は、転送ゲート１５ａ，１５ｂを介して、信号蓄積部１６に蓄積される。信号蓄積部１６に一時記憶された出力は不図示の水平走査回路によって順次出力アンプ部へ読み出される。すなわち、信号蓄積部（出力手段）１６は、垂直出力線１３の信号に応じて出力信号を出力する。
【００７８】
また、垂直出力線１３乃至１３ｎには、所定の出力を印加するための信号発生手段であるダミーパルス発生手段２０が、スイッチ手段２１−１乃至２１−ｎを介して接続されている。そして、転送スイッチ２がオフ状態（ΦＴＸ＝ハイレベル）であるタイミングで、各垂直出力線１３乃至１３ｎに向けて、順次、ダミーパルスを出力する。
【００７９】
なお、該ダミーパルス発生手段２０が出力する信号は、一律の電荷に限らず、例えば、暗レベルの電荷と光信号レベル（例えば、適露光時の電荷レベル）の複数パターンを備え、切り替え出力していくものである。ダミーパルス（ダミーパターン）発生手段２０は、スイッチ手段２１−１乃至２１−ｎを介して、垂直出力線１３乃至１３ｎに対してダミーパターン信号を出力する。
【００８０】
該ダミーパルス発生手段２０の出力タイミングについては、後述の図３及び図４を用いて説明する。
【００８１】
図３及び図４が図２の該ＣＭＯＳセンサーの撮像動作の詳細タイミングチャートである。全画素リセット期間Ｔ１のタイミングで、信号ΦＴＸ１乃至ΦＴＸｍがアクティブになり、全画素の該フォトダイオード１の電荷は、該転送スイッチ２を介して該ソースフォロア１０のゲートに転送され、該フォトダイオード１はリセットされる。同様のタイミング（Ｔ１期間）に、信号ΦＲＥＳ１乃至ΦＲＥＳｍをアクティブにすることで、ソースフォロア１０のゲート（ＦＤ）１１の電位＝キャパシタ１５の電位はリセット電源４とほぼ同等のレベルになり、リセットされた状況となる。
【００８２】
また、この状態はフォトダイオード１のカソード電荷がソースフォロア１０のゲート（ＦＤ）１１に移って平均化された状態である。ソースフォロア１０のゲートのキャパシタの容量成分を大きくすることで、フォトダイオード１のカソードをリセットしたレベルと同様になる。
【００８３】
期間Ｔ１の終了と同時に、Ｔ２の期間、フォトダイオード１への蓄積を行う。この段階で、信号ΦＰＬＳＣＴＬをアクティブにすることで、スイッチ手段２１−１乃至２１−ｎを同時にアクティブにして、垂直出力線１３に対してダミーパルス発生手段２０の出力が印加可能な状態にする。
【００８４】
該Ｔ２期間の信号ΦＰＬＳＣＴＬの詳細動作は図４を用いて説明する。このとき、該ダミーパルス発生手段２０は最初は基準電圧と第１のレベル（例えば暗レベル）である振幅Ｖｐｌｓ１を持ったパルスを送り、基準各垂直出力線１３乃至１３ｎに出力する。該振幅Ｖｐｌｓ１は暗レベルであるため０Ｖでもかまわない。
【００８５】
各々の信号レベルを信号蓄積部１６に送るため、信号ΦＴＮおよびΦＴＳが各々期間Ｔ７＿１乃至Ｔ７＿ｍおよびＴ７＿１’乃至Ｔ７＿ｍ’のタイミングでアクティブにする。すなわち、期間Ｔ７＿１乃至Ｔ７＿ｍのタイミングでは基準電圧時のレベルとして「Ｎ読み」（ノイズ成分読み込み）を行い、期間Ｔ７＿１’乃至Ｔ７＿ｍ’のタイミングでは第１のレベルでの「Ｓ読み」（信号成分読み込み）を行う。
【００８６】
該「Ｎ読み」「Ｓ読み」で得た信号を信号蓄積部１６を介し、差分信号として後段へ出力（出力１）する。
【００８７】
該ルーチンが終了し、各列分の第１のレベル時の差分信号を出力したら、ダミーパルス発生手段２０は出力する信号レベルを基準電圧と第２のレベル（例えば適露光相当の電圧）である振幅Ｖｐｌｓ２に切り替えて、同様の「Ｎ読み」「Ｓ読み」動作を行う。そして、信号蓄積部１６を介し、差分信号として後段へ出力（出力２）する。
【００８８】
該出力信号（出力１乃至出力２）は、Ａ／Ｄ変換器１１６、画像処理回路１２０、メモリ制御回路１２２を介してシステム制御部１５０に取り込まれる。システム制御部１５０は、該メモリ１５２に格納されているシェーディング補正初期値（生産時に調整され記憶されている補正初期値）等により補正した結果から、出力１による第１のレベルでの理想値からのズレ分の補正値１（＝オフセット成分）を演算算出する。且つ、出力２および出力１の差分での理想値からのズレ分の補正値２（＝ゲイン成分）を演算算出し、メモリ１５２に一時記憶する。
【００８９】
蓄積時間Ｔ２が終了すると、該フォトダイオード１の光電荷の蓄積を終了する。この状態では該フォトダイオード１に電荷が蓄積されている。
【００９０】
次に各ライン毎に読み出しがスタートする。すなわち、ｍ−１行目を読み出してからＮ行目を読み出す。
【００９１】
時間Ｔ３の期間、信号ΦＳＥＬ（ｍ）がアクティブになり該行選択スイッチ６がオンし、ｍ行目につながっている全ての画素の該画素アンプで構成されるソースフォロア１０が動作状態になる。
【００９２】
ここで、該画素アンプで構成されるソースフォロア１０のゲートであるＦＤ１１はＴ４期間で信号ΦＲＥＳ（ｍ）がアクティブになり、リセットスイッチ３がオンとなり、該ソースフォロア１０のゲート（ＦＤ）１１はリセットされる。すなわち、該垂直出力線１３にはこのダークレベルの信号が出力される。
【００９３】
次に信号ΦＴＮがアクティブになり、Ｔ４’期間に転送ゲート１５ｂがオンし、該信号蓄積部１６に保持される。この動作は、ｍ行につながっている全ての画素に対して同時並列に実行される。
【００９４】
該ダークレベルの信号出力を該信号蓄積部１６に保持する期間Ｔ４からＴ４’までの期間を「Ｎ読み」（ノイズ成分読み込み）という。
【００９５】
次に信号ΦＴＮをオフした後、Ｔ５期間、信号ΦＴＸ（ｍ）をアクティブにし、該フォトダイオード１に蓄積されている電荷を、ＦＤ１１およびソースフォロア１０を介して垂直出力線１３に蓄積し、光信号レベルの信号を出力する。
【００９６】
続いて、Ｔ５’期間に転送ゲート１５ａがオンし、該信号蓄積部１６に保持される。この動作は、ｍ行につながっている全ての画素に対して同時並列に実行される。
【００９７】
ここで、信号ΦＴＳがＴ５’期間だけアクティブになり、転送ゲート１５ａがオンし、信号レベルが該信号蓄積部１６に保持される。この動作は、ｎ行につながっている全ての画素に対して同時並列に実行される。
【００９８】
該信号レベルの信号出力を該信号蓄積部１６に保持するＴ５からＴ５’までの期間を「Ｓ読み」という。
【００９９】
該動作を終了した時点で、該信号蓄積部１６は、ｎ行につながっている全ての画素のダークレベルと信号レベルを保持している。そして、各画素間での信号レベルとダークレベルの差をとることでソースフォロア１０のスレッシュホールド電圧（しきい値電圧）Ｖｔｈバラツキによる固定パターンノイズ（ＦＰＮ）や該リセットスイッチ３がリセット時に発生するＫＴＣノイズをキャンセルする。これにより、Ｓ／Ｎの高いノイズ成分を除去した信号が得られる。
【０１００】
すなわち、該信号蓄積部１６は信号成分に対してノイズ成分を差分する差分手段を備えている。
【０１０１】
不図示の水平走査回路は、該信号蓄積部１６に蓄積されたダークレベルと信号レベルの差信号を水平走査し、時系列的に出力する。これでｍ行の出力は終了である。同様に、信号ΦＳＥＬ（ｍ＋１），ΦＲＥＳ（ｍ＋１），ΦＴＸ（ｍ＋１），ΦＴＮ，ΦＴＳを図３に示す様にｍ行目と同様に駆動することで、ｍ＋１行目の信号を読み出すことができる。
【０１０２】
該信号蓄積部１６から読み出された信号は、Ａ／Ｄ変換器１１６および画像処理回路１２０において、補正および画像処理される。画像処理回路１２０は、該補正に含まれるシェーディング補正に関しては、予め該メモリ１５２に格納されているシェーディング補正初期値および蓄積動作Ｔ２期間中に取得され、該メモリ１５２に一時記憶した補正１及び補正２を用いて補正を行う。すなわち、画像処理回路１２０は、Ａ／Ｄ変換器１１６を介して信号蓄積部１６から出力された信号に対して、補正値１を加え、補正値２を乗算することにより補正を行う。但し、補正値１もしくは補正値２のいずれかのみの補正でも従来と比較して本実施形態の効果は得られるものである。
【０１０３】
以上のように、期間Ｔ２では、図３に示すように信号ΦＴＸ１〜ＴＸｍをローレベルにして転送スイッチ２をオフにし、図４に示すようにダミーパルス発生手段２０がダミーパルス信号を出力する。ダミーパターン信号は、暗レベルＶｐｌｓ１及び信号レベルＶｐｌｓ２のダミーパターンを有する信号である。
【０１０４】
期間Ｔ７＿１乃至Ｔ７＿ｍでは、信号ΦＴＮの転送ゲート１５ｂ乃至１５ｂｎ及び信号ΦＰＬＳＣＴＬのスイッチ手段２１−１乃至２１−ｎがオンする。ダミーパルス発生手段２０は、垂直出力線１３乃至１３ｎに基準電圧（例えば０Ｖ）のダミーパターン信号を出力する。信号蓄積部１６は、その時の垂直出力線１３乃至１３ｎの信号を「Ｎ読み」として蓄積する。
【０１０５】
次に、期間Ｔ７＿１’乃至Ｔ７＿ｍ’では、信号ΦＴＳの転送ゲート１５ａ乃至１５ａｎ及び信号ΦＰＬＳＣＴＬのスイッチ手段２１−１乃至２１−ｎがオンする。ダミーパルス発生手段２０は、垂直出力線１３乃至１３ｎに暗レベルＶｐｌｓ１のダミーパターン信号を出力する。信号蓄積部１６は、その時の垂直出力線１３乃至１３ｎの信号を「Ｓ読み」として蓄積する。
【０１０６】
次に、信号蓄積部１６は、まず第１列に対して、転送ゲート１５ａのＳ読み出力信号と転送ゲート１５ｂのＮ読み出力信号との差分信号を第１の出力信号として出力する。その後、同様に、信号蓄積部１６は、第２列乃至第ｎ列に対して、順次、転送ゲート１５ａ２乃至１５ａｎのＳ読み出力信号と転送ゲート１５ｂ２乃至１５ｂｎのＮ読み出力信号との差分信号を第１の出力信号として出力する。
【０１０７】
次に、期間Ｔ８＿１乃至Ｔ８＿ｍでは、信号ΦＴＮの転送ゲート１５ｂ乃至１５ｂｎ及び信号ΦＰＬＳＣＴＬのスイッチ手段２１−１乃至２１−ｎがオンする。ダミーパルス発生手段２０は、垂直出力線１３乃至１３ｎに基準電圧（例えば０Ｖ）のダミーパターン信号を出力する。信号蓄積部１６は、その時の垂直出力線１３乃至１３ｎの信号を「Ｎ読み」として蓄積する。
【０１０８】
次に、期間Ｔ８＿１’乃至Ｔ８＿ｍ’では、信号ΦＴＳの転送ゲート１５ａ乃至１５ａｎ及び信号ΦＰＬＳＣＴＬのスイッチ手段２１−１乃至２１−ｎがオンする。ダミーパルス発生手段２０は、垂直出力線１３乃至１３ｎに信号レベルＶｐｌｓ２のダミーパターン信号を出力する。信号蓄積部１６は、その時の垂直出力線１３乃至１３ｎの信号を「Ｓ読み」として蓄積する。
【０１０９】
次に、信号蓄積部１６は、まず第１列に対して、転送ゲート１５ａのＳ読み出力信号と転送ゲート１５ｂのＮ読み出力信号との差分信号を第２の出力信号として出力する。その後、同様に、信号蓄積部１６は、第２列乃至第ｎ列に対して、順次、転送ゲート１５ａ２乃至１５ａｎのＳ読み出力信号と転送ゲート１５ｂ２乃至１５ｂｎのＮ読み出力信号との差分信号を第２の出力信号として出力する。
【０１１０】
次に、図３に示すように、期間Ｔ４では、信号ΦＲＥＳ１のリセットスイッチ３及び信号ΦＳＥＬ１の行選択スイッチ６をオンにし、ＦＤ１１及び垂直出力線１３乃至１３ｎの信号をリセットする。
【０１１１】
次に、期間Ｔ４’では、信号ΦＴＮの転送ゲート１５ｂ乃至１５ｂｎがオンする。信号蓄積部１６は、その時の垂直出力線１３乃至１３ｎの信号を「Ｎ読み」として蓄積する。
【０１１２】
次に、期間Ｔ５では、信号ΦＴＸ１の転送スイッチ２をオンにし、フォトダイオード１に蓄積された信号を、ソースフォロア１０を介して垂直出力線１３乃至１３ｎに出力する。なお、フォトダイオード１の信号蓄積時間は、リセット期間Ｔ１の後から転送パルス期間Ｔ５の終了までの時間である。
【０１１３】
次に、期間Ｔ５’では、信号ΦＴＳの転送ゲート１５ａ乃至１５ａｎがオンする。信号蓄積部１６は、その時の垂直出力線１３乃至１３ｎの信号を「Ｓ読み」として蓄積する。
【０１１４】
期間Ｔ３は、第１行の読み出し処理である。以下、同様に、第２乃至第ｍ行の読み出し処理を行う。
【０１１５】
次に、信号蓄積部１６は、まず第１列に対して、転送ゲート１５ａのＳ読み出力信号と転送ゲート１５ｂのＮ読み出力信号との差分信号を出力する。その後、同様に、信号蓄積部１６は、第２列乃至第ｎ列に対して、順次、転送ゲート１５ａ２乃至１５ａｎのＳ読み出力信号と転送ゲート１５ｂ２乃至１５ｂｎのＮ読み出力信号との差分信号を出力する。
【０１１６】
画像処理回路（補正手段）１２０は、ダミーパルス発生手段２０のダミーパターン信号が垂直出力線１３乃至１３ｎに出力された際の信号蓄積部（出力手段）１６の出力信号に応じて、補正する。すなわち、画像処理回路１２０は、フォトダイオード（光電変換手段）１により生成された信号が垂直出力線１３乃至１３ｎに出力された際の信号蓄積部１６の出力信号を補正する。
【０１１７】
具体的には、画像処理回路１２０は、ダミーパルス発生手段２０のダミーパターン信号の暗レベルＶｐｌｓ１が垂直出力線１３乃至１３ｎに出力された際の信号蓄積部１６の出力信号に応じて、補正する。すなわち、画像処理回路１２０は、フォトダイオード１により生成された信号が垂直出力線１３乃至１３ｎに出力された際の信号蓄積部１６の出力信号に対してオフセット値を加算する。そして、画像処理回路１２０は、ダミーパルス発生手段２０のダミーパターン信号の信号レベルＶｐｌｓ２が垂直出力線１３乃至１３ｎに出力された際の信号蓄積部１６の出力信号に応じて、補正する。すなわち、画像処理回路１２０は、フォトダイオード１により生成された信号が垂直出力線１３乃至１３ｎに出力された際の信号蓄積部１６の出力信号に対して増幅率を乗算する。
【０１１８】
より具体的には、画像処理回路１２０は、第１の出力信号と第２の出力信号との差分信号に応じて、フォトダイオード１により生成された信号が垂直出力線１３乃至１３ｎに出力された際の信号蓄積部１６の出力信号に対して増幅率を乗算する。上記の第１の出力信号は、ダミーパルス発生手段２０のダミーパターン信号の暗レベルＶｐｌｓ１が垂直出力線１３乃至１３ｎに出力された際の信号蓄積部１６の出力信号である。上記の第２の出力信号は、前記ダミーパターン信号の信号レベルＶｐｌｓ２が垂直出力線１３乃至１３ｎに出力された際の信号蓄積部１６の出力信号である。
【０１１９】
ダミーパルス発生手段２０は、フォトダイオード１が信号を蓄積している期間Ｔ２に前記ダミーパターン信号を垂直出力線１３乃至１３ｎに出力する。
【０１２０】
該動作を行うことで、生産時に取得した補正初期値に対して、撮影環境毎で発生するわずかなシェーディングも補正することが可能となり、より高画質な画像を得ることが可能となる。すなわち、画像処理回路１２０は、補正初期値を記憶し、前記補正初期値を基準に補正を行うことができる。
【０１２１】
なお、本実施形態は、補正値作成のための読み込み行数は全行として説明しているが、本発明はそれに限ったものではなく、例えば、画像の中心になる所定行（例えば２５６行）のみ補正値抽出に使用することでも充分な効果を得ることが出来る。
【０１２２】
（第２の実施形態）
上記本発明の第１の実施形態では、撮像動作時の蓄積中に補正値作成動作を行っているが、蓄積時間は撮影条件毎に変化するため、演算速度を考慮する必要がある。
【０１２３】
そこで、本発明の第２の実施形態は、該補正値作成動作を、蓄積時間中ではなく、該撮像装置の電源投入時、すなわち、メインスイッチ（電源スイッチ）投入時に行うものである。
【０１２４】
図７及び図８は本発明の第２の実施形態の撮像装置の撮影動作処理手順（撮像方法）を示すフローチャートである。
【０１２５】
ステップＳ２０１では、電池交換などの電源投入により、システム制御部１５０はフラグや制御変数等を初期化し、撮像装置の各部に対して必要な所定の初期設定を行う。
【０１２６】
ステップＳ２０２では、システム制御部１５０は、操作部１６０に含まれている電源スイッチの設定位置を判別し、電源スイッチが電源オフに設定されているか否かを判別する。
【０１２７】
ステップＳ２０３では、電源スイッチが電源オフに設定されている場合、システム制御部１５０は、各表示部の表示を終了状態に変更し、フラグや制御変数などを含む必要なパラメータや設定値、設定モードを不揮発性メモリ１５６に記録する。そして、電源制御部１８２により画像表示部１２８を含む撮像装置各部の不要な電源を遮断する等の所定の終了処理を行った後、ステップＳ２０２の処理に戻る。
【０１２８】
ステップＳ２０４では、ステップＳ２０２で電源スイッチが電源オンに設定されていた場合、システム制御部１５０は電源制御部１８２により電池などの電源１８６の残容量や動作状況が撮像装置の動作に問題があるか否かを判別する。問題があると判別された場合はステップＳ２０５へ、問題がないと判別された場合はステップＳ２０６へ移行する。
【０１２９】
ステップＳ２０５では、システム制御部１５０は、表示部１２８に画像の表示や音声の出力により所定の警告を行った後、ステップＳ２０２の処理に戻る。
【０１３０】
ステップＳ２０６では、システム制御部１５０は、第１の実施形態において蓄積動作中に行なったダミーパルスによる読み込みと同様の動作を実施し、水平ダークシェーディング補正値からのズレ分の補正値の算出およびメモリ１５２への記憶を行なっている。すなわち、電源投入時に実施することになる。
【０１３１】
該動作では、信号ΦＴＸはオフ状態であることが必要であるため、明示しておく。なお、詳細の動作説明は図２乃至図４で既に説明済みであるため、ここでの説明は割愛する。
【０１３２】
ステップＳ２０７では、システム制御部１５０は、操作部１６０に含まれているモードダイアルスイッチの設定位置を判断し、モードダイアルスイッチが撮影モードに設定されているか否かを判別する。モードダイアルスイッチがその他のモードに設定されている場合は、ステップＳ２０８へ、モードダイアルスイッチが撮影モードに設定されている場合はステップＳ２０９へ移行する。
【０１３３】
ステップＳ２０８では、システム制御部１５０は、選択されたモードに応じた処理を実行し、実行後にステップＳ２０２の処理に戻る。
【０１３４】
ステップＳ２０９では、システム制御部１５０は、記録媒体１２００が装着されているか否かの判断、記録媒体１２００に記録された画像データの管理情報の取得、および記録媒体１２００の動作状態が撮像装置の動作に問題があるか否かを判別する。上記の撮像装置の動作は、特に記録媒体に対する画像データの記録再生動作である。問題があると判別された場合は既に説明済みであるステップＳ２０５へ、問題がないと判別された場合はステップＳ２１０へ移行する。
【０１３５】
ステップＳ２１０では、システム制御部１５０は、表示部１２８を用いて画像や音声により撮像装置の各種設定状態の表示を行う。ここで、画像表示部１２８の画像表示スイッチがオンである場合に、画像表示部１２８を用いて画像や音声により撮像装置の各種設定状態を表示するようにしてもよい。
【０１３６】
ステップＳ２１１では、システム制御部１５０は、シャッタースイッチＳＷ１が押されているか否かを判別する。シャッタースイッチＳＷ１が押されていない場合、ステップＳ２０２の処理に戻り、シャッタースイッチＳＷ１が押されている場合は、ステップＳ２１２へ移行する。
【０１３７】
ステップＳ２１２では、システム制御部１５０は、測距処理を行って撮影レンズの焦点を被写体に合わせ、測光処理を行って絞り値およびシャッター速度を決定する測距・測光処理を行う。
【０１３８】
測光処理では、必要であればフラッシュの設定を行う。この測距・測光処理については周知の動作であるため、詳細の説明は割愛する。
【０１３９】
ステップＳ２１３では、システム制御部１５０は、各種補正データ（水平ダークシェーディング補正に用いられる１次元補正データ等）を不揮発性メモリ１５６から読み出し、メモリ１５２に展開する。この補正データの展開終了後、ステップＳ２１４の処理に移行する。
【０１４０】
ステップＳ２１４では、システム制御部１５０は、シャッタースイッチＳＷ２が押されているか否かを判別する。シャッタースイッチＳＷ２が押されていない場合はステップＳ２１５へ、シャッタースイッチＳＷ２が押されている場合はステップＳ２１６へ移行する。
【０１４１】
ステップＳ２１５では、システム制御部１５０は、シャッタースイッチＳＷ１が離されたか否かを判別し、シャッタースイッチＳＷ１が離されていない場合ステップＳ２１４へ戻り、シャッタースイッチＳＷ１が離されるとステップＳ２０２へ移行する。
【０１４２】
ステップＳ２１６では、システム制御部１５０は、撮影した画像データの記憶可能な画像記憶バッファ領域がメモリ１３０にあるか否かを判別する。メモリ１３０の画像記憶バッファ領域内に新たな画像データの記憶可能な領域がないと判別された場合はステップＳ２１７へ、新たな画像データの記憶可能な領域があると判別された場合はステップＳ２１８へ移行する。
【０１４３】
ステップＳ２１７では、システム制御部１５０は、表示部１２８に画像の表示や音声の出力により所定の警告を行った後、ステップＳ２０２の処理に戻る。
【０１４４】
ステップＳ２１８では、システム制御部１５０は、撮像素子１１４により所定時間の蓄積（撮像）をした撮像信号を、撮像素子１１４から読み出す。そして、Ａ／Ｄ変換器１１６、画像処理回路１２０およびメモリ制御回路１２２を介して、あるいはＡ／Ｄ変換器１１６から直接、メモリ制御回路１２２を介して、メモリ１３０の所定領域に撮影した画像データを書き込む撮影処理を実行する。
【０１４５】
なお、本発明の第２の実施形態においては、第１の実施形態のように蓄積動作中のダミーパルス発生及び水平ダークシェーディング補正値からのズレ分の補正値の算出・メモリ１５２への記憶をやらなくてもよい。但し、より精度を上げるために、初期補正値・電源投入時の算出補正値に加え、蓄積時間中にも第１の実施形態同様の動作を行い、水平ダークシェーディング補正値を求めても何ら問題ない。
【０１４６】
ステップＳ２１９では、システム制御部１５０は、メモリ１３０の所定領域に書き込まれた画像データの一部をメモリ制御回路１２２を介して読み出す。そして、現像処理を行うために必要なＷＢ（ホワイトバランス）積分演算処理、ＯＢ（オプティカルブラック）積分演算処理を行い、演算結果をシステム制御部１５０の内部メモリあるいはメモリ１５２に記憶する。システム制御部１５０は、メモリ制御回路１２２、必要に応じて画像処理回路１２０を用いて、メモリ１３０の所定領域に書き込まれた撮影画像データを読み出す。そして、システム制御部１５０の内部メモリあるいはメモリ１５２に記憶した演算結果を用いて、ＡＷＢ（オートホワイトバランス）処理、ガンマ変換処理、色変換処理を含む各種現像処理を行う。
【０１４７】
現像処理では、水平ダークシェーディング補正データを用いて減算処理を行うことにより、撮像素子１１４の固定パターンノイズや暗電流ノイズ等を打ち消すダーク補正演算処理を併せて行う。
【０１４８】
なお、水平ダークシェーディング補正は、補正初期値として不揮発性メモリ１５６に保存されている補正データに加え、ステップＳ２０６で電源投入時に求めた補正値からのズレ分を含めた補正を行う。場合によっては、ステップＳ２１８の蓄積中に求めた補正値も含めた補正を行う。
【０１４９】
ステップＳ２２０では、システム制御部１５０は、メモリ１３０の所定領域に書き込まれた画像データを読み出して、設定されたモードに応じた画像圧縮処理を行う。そして、メモリ１３０の画像記憶バッファ領域の空き画像部分に、撮影して一連の処理を終えた画像データの書き込みを行う。
【０１５０】
ステップＳ２２１では、システム制御部１５０は、メモリ１３０の画像記憶バッファ領域に記憶された画像データを読み出し、メモリカードやコンパクトフラッシュ（登録商標）カード等の記録媒体１２００に読み出した画像データを書き込む記録処理を開始する。
【０１５１】
この記録開始処理は、メモリ１３０の画像記憶バッファ領域の空き画像部分に、撮影して一連の処理を終えた画像データの書き込みが新たに行われる度に、その画像データに対して実行される。
【０１５２】
尚、記録媒体１２００に画像データの書き込みを行っている間、書き込み動作中であることを示すために、表示部１２８に例えばＬＥＤを点滅させる等の記録媒体書き込み動作表示を行う。
【０１５３】
ステップＳ２２２では、システム制御部１５０は、シャッタースイッチＳＷ１が押されているか否かを判別する。シャッタースイッチＳＷ１が離されるまで現在の処理を繰り返し、シャッタースイッチＳＷ１が離された状態である場合はステップＳ１０２の処理に移行する。
【０１５４】
以上のように、ダミーパルス発生手段２０は、撮像装置の電源投入時に前記ダミーパターン信号を垂直出力線１３乃至１３ｎに出力し、信号蓄積部１６はその時の信号を出力する。
【０１５５】
また、より効果をあげるため、第１の実施形態および第２の実施形態の動作を共に行っても何ら問題ない。
【０１５６】
また、効果ならびに操作性・実用性を考慮し、設定された蓄積時間が所定より短ければ、第１の実施形態の動作を行わない。また、第１の実施形態を行わない場合は、第２の実施形態の補正値を使用する。また、第１の実施形態を行わなければ、生産時の補正初期値を使用する等の動作を行ってもよい。
【０１５７】
以上のように、第１及び第２の実施形態では、該撮像素子の垂直出力線に対して、蓄積期間中もしくは電源投入時に、少なくとも暗レベルと所定の光信号レベルのパターン信号を生成できる。その生成された信号が垂直出力線に印加された際に発生する該撮像素子の出力信号から理想値とのズレを求め、補正を行うことで、生産時の補正状況から変化した、撮影環境変化による影響を補正する。
【０１５８】
以上の構成により、環境温度等の変化で発生するシェーディング変化の影響を低減し、より高画質の画像を得ることができる。すなわち、ＣＣＤやＣＭＯＳ型イメージセンサー等の撮像素子を用いた撮像装置において、特に動画等の連続的な撮像等での画質を向上させることができる。
【０１５９】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
【図面の簡単な説明】
【０１６０】
【図１】本発明の第１の実施形態における撮像装置（電子カメラ）の構成例を示すブロック図である。
【図２】本発明の第１の実施形態におけるＣＭＯＳセンサーの等価回路図である。
【図３】本発明の第１の実施形態におけるＣＭＯＳセンサーの第１の動作タイミングチャートである。
【図４】本発明の第１の実施形態におけるＣＭＯＳセンサーの第２の動作タイミングチャートである。
【図５】本発明の第１の実施形態における第１の動作フローチャートである。
【図６】本発明の第１の実施形態における第２の動作フローチャートである。
【図７】本発明の第２の実施形態における第１の動作フローチャートである。
【図８】本発明の第２の実施形態における第２の動作フローチャートである。
【図９】従来のＣＭＯＳセンサーの等価回路図である。
【図１０】多チャンネル化されている撮像素子の概略構成ブロック図である。
【符号の説明】
【０１６１】
１  フォトダイオード（ＰＤ）
２  転送スイッチ（ＴＸ）
３  リセットスイッチ（ＴＲＥＳ）
４、５  基準電源
６  行選択スイッチ
７  負荷電流源
８  第１のスイッチ
９  第２のスイッチ
１０  ソースフォロア（ＳＦ）
１１  ソースフォロアのゲート
１３  垂直出力線
１４  垂直走査回路
１５  ソースフォロアのゲートのキャパシタ
１５ａ、１５ｂ  転送ゲート（ＴＳ、ＴＮ）
１６  信号蓄積部
２０  ダミーパルス発生手段
２１  スイッチ手段
【図１】
2008118295.tif 000003
【図２】
2008118295.tif 000004
【図３】
2008118295.tif 000005
【図４】
2008118295.tif 000006
【図５】
2008118295.tif 000007
【図６】
2008118295.tif 000008
【図７】
2008118295.tif 000009
【図８】
2008118295.tif 000010
【図９】
2008118295.tif 000011
【図１０】
2008118295.tif 000012