(57)【要約】【課題】既知の浮動アクティブリアクタに比べ用いるオペアンプの数が少なく、内部の回路構成を極限まで簡素化した浮動アクティブリアクタを提供する。【解決手段】第１及び第２入力端子１、２、インピーダンス３（１）〜３（４）をブリッジ接続したブリッジ回路３、電圧フォロワ４、５、低抵抗値の第１及び第２抵抗６、７からなり、ブリッジ回路３の入力端ａ、ｃを各別に第１及び第２入力端子１、２に、ブリッジ回路３の出力端ｂ、ｄを各別に電圧４、５の入力端に、電圧フォロワ４、５の出力端を各別に第１及び第２抵抗６、７を通して第１及び第２入力端子１、２に接続した構成を有し、ブリッジ回路３の相対する一辺に配置するインピーダンスを同種のリアクタ素子で等リアクタンス値の素子に、相対する他辺に配置するインピーダンスを抵抗素子で等抵抗値の素子に選び、第１及び第２入力端子１、２に信号電圧の供給時、第１及び第２入力端子１、２間に浮動アクティブリアクタが形成される。【選択図】図１
2008118515.tif 000002
【特許請求の範囲】
【請求項１】
第１入力端子及び第２入力端子と、第１乃至第４インピーダンス素子をそれぞれ４辺に配置したブリッジ型に接続し、そのブリッジの一方の対角頂点をそれぞれ前記第１入力端子及び前記第２入力端子信号に接続して入力端にし、他方の対角頂点を移相信号出力端にしたブリッジ回路と、２つの電圧フォロワと、前記２つの電圧フォロワの出力端にそれぞれ直列接続された低抵抗値の抵抗素子とにより構成され、前記ブリッジ回路は、相対する一方の辺に配置するインピーダンスとして等しい抵抗値の抵抗素子とするとともに、相対する他方の辺に配置するインピーダンスとして同種の素子で等しいリアクタンス値のリアクタ素子とし、前記２つの電圧フォロワは、入力端がそれぞれ前記ブリッジ回路の異なる移相信号出力端に各別に接続されるとともに、出力端が前記低抵抗値の抵抗素子を通してそれぞれ前記第１入力端子及び前記第２入力端子の異なる入力端子に各別に接続され、前記第１入力端子及び前記第２入力端子間に信号電圧が供給されたとき、前記第１入力端子及び前記第２入力端子間に浮動アクティブリアクタが形成されることを特徴とする浮動アクティブリアクタ。
【請求項２】
前記ブリッジ回路は、前記移相信号出力端の一方が進相信号出力端を形成し、前記移相信号出力端の他方が遅相信号出力端を形成するように前記第１乃至第４インピーダンス素子の種別及びインピーダンス値を設定し、前記電圧フォロワ及び前記低抵抗値の抵抗素子からなる直列回路の一方は前記移相信号出力端と前記第１入力端子との間に接続され、前記電圧フォロワ及び前記低抵抗値の抵抗素子からなる直列回路の他方は前記遅相信号出力端と前記第２入力端子との間に接続されるもので、前記第１入力端子及び前記第２入力端子間に信号電圧が供給されたとき、前記第１入力端子から進相信号電流が流出し、前記第２入力端子から遅相信号電流を流出させることにより、前記第１入力端子及び前記第２入力端子間に浮動アクティブインダクタが得られることを特徴とする請求項１に記載の浮動アクティブリアクタ。
【請求項３】
前記ブリッジ回路の前記進相信号出力端と前記第１入力端子との間に接続されるインピーダンス素子及び前記遅相信号出力端と前記第２入力端子との間に接続されるインピーダンス素子はそれぞれ容量値Ｃ0 のキャパシタ素子が用いられ、前記ブリッジ回路の前記進相信号出力端と前記第２入力端子との間に接続されるインピーダンス素子及び前記進相信号出力端と前記第１入力端子との間に接続されるインピーダンス素子はそれぞれ抵抗値Ｒ0 の抵抗素子が用いられていることを特徴とする請求項２に記載の浮動アクティブリアクタ。
【請求項４】
前記ブリッジ回路の前記進相信号出力端と前記第１入力端子との間に接続されるインピーダンス素子及び前記遅相信号出力端と前記第２入力端子との間に接続されるインピーダンス素子はそれぞれ抵抗値Ｒ0 の抵抗素子が用いられ、前記ブリッジ回路の前記進相信号出力端と前記第２入力端子との間に接続されるインピーダンス素子及び前記遅相信号出力端と前記第１入力端子との間に接続されるインピーダンス素子はそれぞれインダクタンス値Ｌ0 のインダクタ素子が用いられていることを特徴とする請求項２に記載の浮動アクティブリアクタ。
【請求項５】
前記ブリッジ回路は、前記移相信号出力端の一方が進相信号出力端を形成し、前記移相信号出力端の他方が遅相信号出力端を形成するように前記第１乃至第４インピーダンス素子の種別及びインピーダンス値を設定し、前記電圧フォロワ及び前記低抵抗値の抵抗素子からなる直列回路の一方は前記移相信号出力端と前記第２入力端子との間に接続され、前記電圧フォロワ及び前記低抵抗値の抵抗素子からなる直列回路の他方は前記遅相信号出力端と前記第１入力端子との間に接続されるもので、前記第１入力端子及び前記第２入力端子間に信号電圧が供給されたとき、前記第１入力端子から遅相信号電流が流出し、前記第２入力端子から進相信号電流を流出させることにより、前記第１入力端子及び前記第２入力端子間に浮動アクティブキャパシタが得られることを特徴とする請求項１に記載の浮動アクティブリアクタ。
【請求項６】
前記ブリッジ回路の前記進相信号出力端と前記第１入力端子との間に接続されるインピーダンス素子及び前記遅相信号出力端と前記第２入力端子との間に接続されるインピーダンス素子はそれぞれ容量値Ｃ0 のキャパシタ素子が用いられ、前記ブリッジ回路の前記遅相信号出力端と前記第１入力端子との間に接続されるインピーダンス素子及び前記進相信号出力端と前記第２入力端子との間に接続されるインピーダンス素子はそれぞれ抵抗値Ｒ0 の抵抗素子が用いられていることを特徴とする請求項５に記載の浮動アクティブリアクタ。
【請求項７】
前記ブリッジ回路の前記進相信号出力端と前記第２入力端子との間に接続されるインピーダンス素子及び前記進相信号出力端と前記第１入力端子との間に接続されるインピーダンス素子はそれぞれインダクタンス値Ｌ0 のインダクタ素子が用いられ、前記ブリッジ回路の前記進相信号出力端と前記第１入力端子との間に接続されるインピーダンス素子及び前記遅相信号出力端と前記第２入力端子との間に接続されるインピーダンス素子はそれぞれ抵抗値Ｒ0 の抵抗素子が用いられていることを特徴とする請求項５に記載の浮動アクティブリアクタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、浮動アクティブリアクタに係り、特に、キャパシタ、抵抗、オペアンプからなる構成要素を組み合わせて構成するか、または、インダクタ、抵抗、オペアンプからなる構成要素を組み合わせて構成することにより、一対の入力端子間に浮動アクティブリアクタが形成される浮動アクティブリアクタに関し、それらのリアクタ値を連続可変にすることが可能な浮動アクティブリアクタに関する。
【背景技術】
【０００２】
一般に、集中定数形フィルタにおけるカットオフ周波数や帯域幅等を変えたい場合、使用されるキャパシタ素子のキャパシタンス及び／またはインダクタ素子のインダクタンス値を切替えによって変化させたり、連続的に可変させたりして行っている。このようなようなキャパシタ素子及びインダクタ素子のリアクタンス値の切替えや連続可変は、それらの素子の一端が接地接続された状態で使用される素子だけでなく、浮動状態で使用されるそれらの素子についても、変更できる構成にすることが必要である。
【０００３】
ところで、キャパシタンス値を可変できるキャパシタ素子は、比較的大容量（数ｎＦ）の容量変化範囲を有する可変容量ダイオードを利用することができるため、多くの用途に対応することが可能であるが、それ以上の容量変化範囲を必要とする用途については、それに対応する容量変化範囲を有するものを得るためにアクティブキャパシタを利用することができる。一方、インダクタンス値を可変できるインダクタ素子は、可変容量ダイオードのようにフィルタの分岐アームや直列アームに挿入して簡単に使用できるものが存在しないので、キャパシタ素子と同様に、アクティブインダクタが用いられる。
【０００４】
リアクタンスを等価的に実現するアクティブリアクタとしては、一端接地形素子、浮動形素子に係りなく、通常、ＧＩＣと呼ばれるインピーダンス変換器あるいはジャイレータを用いることが知られており、その技術手段については、例えば、下記文献、「柳沢  健  監訳、金井  元  他訳“アナログフィルタの設計”、４７９頁〜４９６頁、秋葉出版、１９８６年２月」に記載されている。この技術手段によれば、ＧＩＣは、４個の直列接続されたインピーダンス素子Ｚ１、Ｚ２、Ｚ３、Ｚ４及び１個の負荷インピーダンスＺ５と、２つのオペアンプとを組み合わせて構成したアクティブ回路であって、その入力インピーダンスが、（Ｚ１・Ｚ３・Ｚ５）／（Ｚ２・Ｚ４）で表されることを利用し、種々のインピーダンスを形成することができるものである。
【０００５】
この場合、一端接地形素子を形成したいときは、インピーダンス素子Ｚ２またはＺ４のいずれかをキャパシタ素子とし、他の全てのインピーダンス素子を抵抗素子とすることにより、等価的に一端接地形のアクティブインダクタを得ることができる。また、このＧＩＣの性質を利用して浮動形アクティブインダクタを形成するためには、このＧＩＣ（以下、第１ＧＩＣという）と同一構造を持ったもう１つのＧＩＣ（以下、第２ＧＩＣという）を用意し、第１ＧＩＣの負荷インピーダンスとなる負荷抵抗Ｚ５の接地接続部を切り離すとともに、第２ＧＩＣの負荷インピーダンスとなる負荷抵抗Ｚ５を切り離してその切り離し部分に第１ＧＩＣの負荷抵抗Ｚ５の接地接続部の切り離し部分を接続し、第１ＧＩＣの負荷抵抗Ｚ５を第１及び第２ＧＩＣの浮動共通負荷とするようにしたものである。このような構造にすれば、第１及び第２ＧＩＣの入力端子間に浮動アクティブインダクタを形成することができる。なお、浮動アクティブキャパシタを形成する場合も、前述の浮動アクティブインダクタを形成する手段に準じた手段により同じように形成することができる。
【０００６】
また、ジャイレータを用いる方法は、ＧＩＣに酷似した回路であって、その内容は、前述の文献の中に詳しく記述されているので、ここではその説明を省略する。
【０００７】
ところで、かかる構成を有する浮動アクティブインダクタ及び浮動アクティブキャパシタは、本質的に２つのＧＩＣを用いていることから、全体的に回路構成が複雑なものになるだけでなく、構成する場合においても４つのオペアンプを必要とすることから、製造コストが高価になってしまう等の不具合を有している。
【０００８】
このような不具合を解消するため、本件出願人は、、全体の回路構成が複雑にならず、必要とするオペアンプの数を低減することができる浮動アクティブインダクタ及び浮動アクティブキャパシタを提案し、特願２００６−２５５７３５号、発明の名称「浮動アクティブインダクタ」、特願２００６−２５５７４２号、発明の名称「浮動アクティブキャパシタ」、特願２００６−２７７６４５号、発明の名称「浮動アクティブインダクタ」、特願２００６−２７７６５０号、発明の名称「浮動アクティブキャパシタ」としてそれぞれ先に出願している。
【０００９】
一般に、インダクタは、その第１及び第２入力端子間に信号電圧が供給された際に、第１及び第２入力端子を流れる信号電流が信号電圧に対して位相が９０度遅れるようになっていれば、第１及び第２入力端子間にインダクタが形成されていることになり、一方、キャパシタは、その第１及び第２入力端子間に信号電圧が供給された際に、第１及び第２入力端子を流れる信号電流が信号電圧に対して位相が９０度進むようになっていれば、第１及び第２入力端子間にキャパシタが形成されていることになる。
【００１０】
この場合、本件出願人が提案した前述の浮動アクティブインダクタ及び浮動アクティブキャパシタは、このような原理に基づいて構成した回路手段を用い、第１及び第２入力端子間に前述のような信号電圧及び信号電流の各位相状態を現出させるようにしたもので、その回路手段の接続構成に応じて、第１及び第２入力端子間にアクティブインダクタが形成されたり、第１及び第２入力端子間にアクティブキャパシタが形成されたりするものである。
【００１１】
すなわち、第１及び第２入力端子間にアクティブインダクタを形成する場合は、第１入力端子に供給された信号電圧を全域通過形進相回路により９０°進相させ、この進相信号に比例した信号電流を第１入力端子から流出させるようにして見掛け上、９０°遅相電流が第１入力端子に流入するようにし、一方、第２入力端子に供給された信号電圧を全域通過形進相回路により９０°進相させ、この進相信号の位相を反転して９０°遅相信号を形成し、これを第２入力端子から流出させるようにしているもので、信号電圧が全域通過形進相回路において９０°進相を達成できる周波数範囲のものであれば、第１入力端子と第２入力端子間に浮動アクティブインダクタを形成することができる。この場合、その浮動アクティブインダクタは、そのインダクタンス値を変化したい場合、全域通過形進相回路を構成する素子の値、例えば抵抗素子の抵抗値を変えることにより可変インダクタンス値を設定することができる。
【００１２】
また、第１及び第２入力端子間にキャパシタを形成する場合は、第１入力端子に供給された信号電圧を全域通過形遅相回路により９０°遅相させ、この遅相信号に比例した信号電流を第１入力端子から流出させるようにして見掛け上、９０°進相電流が第１入力端子に流入するようにし、一方、第２入力端子に供給された信号電圧を全域通過形遅相回路により９０°遅相させ、この遅相信号の位相を反転して９０°進相信号を形成し、これを第２入力端子から流出させるようにしているもので、信号電圧が全域通過形遅相回路において９０°遅相を達成できる周波数範囲のものであれば、第１入力端子と第２入力端子間に浮動アクティブキャパシタを形成することができる。この場合も、その浮動アクティブキャパシタは、そのキャパシタンス値を変化したい場合、全域通過形遅相回路を構成する素子の値、例えば抵抗素子の抵抗値を変えることにより可変キャパシタンス値を設定することができる。
【特許文献１】特願２００６−２５５７３５号
【特許文献２】特願２００６−２５５７４２号
【特許文献３】特願２００６−２７７６４５号
【特許文献４】特願２００６−２７７６５０号
【発明の開示】
【発明が解決しようとする課題】
【００１３】
浮動アクティブインダクタまたは浮動アクティブキャパシタを形成するには、全述のＧＩＣを用いた場合、４つのオペアンプが必要であったり、複雑な回路構成のものが必要になったりする。これに対して、本件出願人が提案した前述の浮動アクティブインダクタ及び浮動アクティブキャパシタは、２つのオペアンプを用いるだけで済み、比較的簡単な回路構成のものを用いて形成することができるが、これらの浮動アクティブインダクタまたは浮動アクティブキャパシタをフィルタに組み込むことを想定すると、より簡素化された回路構成のものが要望されている。
【００１４】
本発明は、このような技術的背景に鑑みてなされたもので、その目的は、既知の浮動アクティブリアクタに比べて、用いられるオペアンプの数が少なく、内部の回路構成を極限まで簡素化することを可能にした浮動アクティブリアクタを提供することにある。
【課題を解決するための手段】
【００１５】
前記目的を達成するために、本発明による浮動アクティブリアクタは、第１入力端子及び第２入力端子と、第１乃至第４インピーダンス素子をそれぞれ４辺に配置したブリッジ型に接続し、そのブリッジの一方の対角頂点をそれぞれ第１入力端子及び第２入力端子信号に接続して入力端にし、他方の対角頂点を移相信号出力端にしたブリッジ回路と、２つの電圧フォロワと、２つの電圧フォロワの出力端にそれぞれ直列接続された低抵抗値の抵抗素子とにより構成され、ブリッジ回路は、相対する一方の辺に配置するインピーダンスとして等しい抵抗値の抵抗素子とするとともに、相対する他方の辺に配置するインピーダンスとして同種の素子で等しいリアクタンス値のリアクタ素子とし、２つの電圧フォロワは、入力端がそれぞれブリッジ回路の異なる移相信号出力端に各別に接続されるとともに、出力端が低抵抗値の抵抗素子を通してそれぞれ第１入力端子及び第２入力端子の異なる入力端子に各別に接続され、第１入力端子及び第２入力端子間に信号電圧が供給されたとき、第１入力端子及び第２入力端子間に浮動アクティブリアクタが形成される主たる構成手段を備える。
【００１６】
前記主たる構成手段におけるブリッジ回路は、移相信号出力端の一方が進相信号出力端を形成し、移相信号出力端の他方が遅相信号出力端を形成するように第１乃至第４インピーダンス素子の種別及びインピーダンス値を設定し、電圧フォロワ及び低抵抗値の抵抗素子からなる直列回路の一方は移相信号出力端と第１入力端子との間に接続され、電圧フォロワ及び低抵抗値の抵抗素子からなる直列回路の他方は遅相信号出力端と第２入力端子との間に接続されるもので、第１入力端子及び第２入力端子間に信号電圧が供給されたとき、第１入力端子から進相信号電流が流出し、第２入力端子から遅相信号電流を流出させることにより、第１入力端子及び第２入力端子間に浮動アクティブインダクタが得られる第１の構成手段を備える。
【００１７】
この場合、前記第１の構成手段において、ブリッジ回路の進相信号出力端と第１入力端子との間に接続されるインピーダンス素子及び遅相信号出力端と第２入力端子との間に接続されるインピーダンス素子はそれぞれ容量値Ｃ0 のキャパシタ素子が用いられ、ブリッジ回路の進相信号出力端と第２入力端子との間に接続されるインピーダンス素子及び進相信号出力端と第１入力端子との間に接続されるインピーダンス素子はそれぞれ抵抗値Ｒ0 の抵抗素子が用いられる一つの構成を具備するものである。
【００１８】
また、前記第１の構成手段において、ブリッジ回路の進相信号出力端と第１入力端子との間に接続されるインピーダンス素子及び遅相信号出力端と第２入力端子との間に接続されるインピーダンス素子はそれぞれ抵抗値Ｒ0 の抵抗素子が用いられ、ブリッジ回路の進相信号出力端と第２入力端子との間に接続されるインピーダンス素子及び遅相信号出力端と第１入力端子との間に接続されるインピーダンス素子はそれぞれインダクタンス値Ｌ0 のインダクタ素子が用いられる他の構成を具備するものである。
【００１９】
一方、前記主たる構成手段におけるブリッジ回路は、移相信号出力端の一方が進相信号出力端を形成し、移相信号出力端の他方が遅相信号出力端を形成するように第１乃至第４インピーダンス素子の種別及びインピーダンス値を設定し、電圧フォロワ及び低抵抗値の抵抗素子からなる直列回路の一方は移相信号出力端と第２入力端子との間に接続され、電圧フォロワ及び低抵抗値の抵抗素子からなる直列回路の他方は遅相信号出力端と第１入力端子との間に接続されるもので、第１入力端子及び第２入力端子間に信号電圧が供給されたとき、第１入力端子から遅相信号電流が流出し、第２入力端子から進相信号電流を流出させることにより、第１入力端子及び第２入力端子間に浮動アクティブキャパシタが得られる第２の構成手段を備える。
【００２０】
この場合、前記第２の構成手段において、ブリッジ回路の進相信号出力端と第１入力端子との間に接続されるインピーダンス素子及び遅相信号出力端と第２入力端子との間に接続されるインピーダンス素子はそれぞれ容量値Ｃ0 のキャパシタ素子が用いられ、ブリッジ回路の遅相信号出力端と第１入力端子との間に接続されるインピーダンス素子及び進相信号出力端と第２入力端子との間に接続されるインピーダンス素子はそれぞれ抵抗値Ｒ0 の抵抗素子が用いられる一つの構成を具備するものである。
【００２１】
また、前記第２の構成手段において、ブリッジ回路の進相信号出力端と第２入力端子との間に接続されるインピーダンス素子及び進相信号出力端と第１入力端子との間に接続されるインピーダンス素子はそれぞれインダクタンス値Ｌ0 のインダクタ素子が用いられ、ブリッジ回路の進相信号出力端と第１入力端子との間に接続されるインピーダンス素子及び遅相信号出力端と第２入力端子との間に接続されるインピーダンス素子はそれぞれ抵抗値Ｒ0 の抵抗素子が用いられる他の構成を具備するものである。
【発明の効果】
【００２２】
以上、詳細に述べたように、本発明の浮動アクティブリアクタによれば、使用する回路素子がブリッジ回路を構成する４つのインピーダンス素子と２つのオペアンプと２つの低抵抗の抵抗素子だけで済むので、本件出願人が提案した前述の浮動アクティブインダクタ及び浮動アクティブキャパシタに比べても、使用する回路素子の数を低減することができるので、極端に簡素化した回路構成を備えた浮動アクティブリアクタを得ることができるという効果があり、また、この浮動アクティブリアクタによれば、ブリッジ回路を構成するインピーダンス素子の値、例えば抵抗素子の抵抗値等を変化させれば、浮動アクティブリアクタのリアクタンス値が変化するようになり、リアクタンス値の調整を容易に行える連続可変浮動アクティブリアクタを得ることができるという効果もある。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の実施の形態を図面を参照して説明する。
【００２４】
図１は、本発明による浮動アクティブリアクタの第１の実施の形態を示す基本的回路構成図である。
【００２５】
図１に示されるように、この浮動アクティブリアクタは、第１入力端子１と、第２入力端子２と、第１乃至第４インピーダンス３（１）〜３（４）（Ｚ1 〜Ｚ4 ）がそれぞれ四辺に配置されたブリッジ回路（ＢＲ）３と、第１電圧フォロワ（ＶＦ１）４と、第２電圧フォロワ（ＶＦ２）５と、低抵抗値ｒの第１抵抗６と、低抵抗値ｒの第２抵抗７とからなっている。
【００２６】
ブリッジ回路３は、対向する一方の頂点がそれぞれ入力端ａ、ｃを、対向する他方の頂点がそれぞれ移相信号出力端ｂ、ｄを構成するもので、入力端ａと移相信号出力端ｂとの間の第１辺に第１インピーダンス３（１）が、移相信号出力端ｂと入力端ｃとの間の第２辺に第２インピーダンス３（２）が、入力端ｃと移相信号出力端ｄの間との間の第３辺に第３インピーダンス３（３）が、移相信号出力端ｄと入力端ａとの間の第４辺に第４インピーダンス３（３）がそれぞれ接続され、これらの第１乃至第４インピーダンス３（１）〜３（４）によってブリッジ回路３が形成される。第１電圧フォロワ４は、反転入力（−）と出力とが直接接続されたオペアンプ４（１）により構成され、第１電圧フォロワ５は、反転入力（−）と出力とが直接接続されたオペアンプ５（１）により構成されている。
【００２７】
そして、ブリッジ回路３は、入力端ａが第１入力端子１に接続され、入力端ｃが第２入力端子２に接続される。第１電圧フォロワ４は、入力端がブリッジ回路３の移相信号出力端ｂに接続され、出力端が第１抵抗６を通して第１入力端子１に接続される。第２電圧フォロワ５は、入力端がブリッジ回路３の移相信号出力端ｄに接続され、出力端が第２抵抗７を通して第２入力端子２に接続される。
【００２８】
この場合、ブリッジ回路３に用いる第１インピーダンス３（１）と第３インピーダンス３（３）は、同じ種類の素子で、かつ、同一のインピーダンス値を有する素子が選ばれ、第２インピーダンス３（２）と第４インピーダンス３（４）は、同じ種類の素子で、かつ、同一のインピーダンス値を有する素子が選ばれる。具体的には、第１インピーダンス３（１）と第３インピーダンス３（３）として抵抗を選び、第２インピーダンス３（２）と第４インピーダンス３（４）としてインダクタまたはキャパシタのいずれかを選んだ場合と、第２インピーダンス３（２）と第４インピーダンス３（４）として抵抗を選び、第１インピーダンス３（１）と第３インピーダンス３（３）としてインダクタまたはキャパシタのいずれかを選んだ場合とがある。このような２つの場合のずれかを選択したとき、ブリッジ回路３の入力端ａ、ｃに信号電圧を供給したとき、移相信号出力端ｂ、ｄの一方から９０°進相信号（または９０°遅相信号）が出力され、他方から９０°遅相信号（または９０°進相信号）が出力される。
【００２９】
この実施の形態による浮動アクティブリアクタは、次のように動作する。
【００３０】
第１入力端子１及び第２端子入力端子２を通してブリッジ回路３の入力端ａ、ｃ間に信号電圧が加えられると、ブリッジ回路３の移相信号出力端ｂ、ｄ点の一方、例えば移相信号出力端ｂに９０進相信号が、他方、例えば移相信号出力端ｄに９０°遅相信号がそれぞれ形成される。このとき、移相信号出力端ｂに形成された９０°進相信号は第１電圧フォロワ４を通して単位利得で同相増幅され、増幅された９０°進相信号は低抵抗値ｒの第１抵抗６を通して９０°進相電流ｉとして第１入力端子１に流入するが、第１入力端子１に９０°進相電流ｉが流入することは第１入力端子１から９０°遅相電流ｉが流出するのと等価である。一方、移相信号出力端ｄに形成された９０°遅相信号は第２電圧フォロワ５を通して単位利得で同相増幅され、増幅された９０°遅相信号は低抵抗値ｒの第２抵抗７を通して９０°遅相電流ｉとして第２入力端子２に流入する。
【００３１】
このような動作が行われるとき、第１入力端子１及び第２端子入力端子２に信号電圧が加わると、第１入力端子１から９０°遅相電流ｉが流出し、第２入力端子２に９０°遅相電流ｉが流入することにより、第１入力端子１及び第２端子入力端子２から内部を見たとき、浮動アクティブインダクタが形成される。
【００３２】
これに対して、ブリッジ回路３の移相信号出力端ｂ、ｄ点の一方、例えば移相信号出力端ｂに９０遅相信号が、他方、例えば移相信号出力端ｄに９０°進相信号が形成された場合は、移相信号出力端ｂに形成された９０°遅相信号は第１電圧フォロワ４を通して単位利得で同相増幅され、増幅された９０°遅相信号は低抵抗値ｒの第１抵抗６を通して９０°遅相電流ｉとして第１入力端子１に流入するが、第１入力端子１に９０°遅相電流ｉが流入することは第１入力端子１から９０°進相電流ｉが流出するのと等価である。一方、移相信号出力端ｄに形成された９０°進相信号は第２電圧フォロワ５を通して単位利得で同相増幅され、増幅された９０°進相信号は低抵抗値ｒの第２抵抗７を通して９０°進相電流ｉとして第２入力端子２に流入する。
【００３３】
このような動作が行われたとき、第１入力端子１及び第２端子入力端子２に信号電圧が加わると、第１入力端子１から９０°進相電流ｉが流出し、第２入力端子２に９０°進相電流ｉが流入することにより、第１入力端子１及び第２端子入力端子２から内部を見たとき、浮動アクティブキャパシタが形成される。
【００３４】
次に、図２は、本発明による浮動アクティブリアクタの第２の実施の形態を示す基本的回路構成図である。
【００３５】
図２に示されるように、この浮動アクティブリアクタは、前述の第１の実施の形態による浮動アクティブリアクタと同様に、第１入力端子１と、第２入力端子２と、第１乃至第４インピーダンス３（１）〜３（４）（Ｚ1 〜Ｚ4 ）がそれぞれ四辺に配置されたブリッジ回路（ＢＲ）３と、第１電圧フォロワ（ＶＦ１）４と、第２電圧フォロワ（ＶＦ２）５と、低抵抗値ｒの第１抵抗６と、低抵抗値ｒの第２抵抗７とからなっている。
【００３６】
そして、ブリッジ回路３の構成、第１電圧フォロワ４及び第２電圧フォロワ５の構成、第１電圧フォロワ４と第１抵抗５との接続関係及び第２電圧フォロワ５と第２抵抗６との接続関係は、いずれも、前述の第１の実施の形態による浮動アクティブリアクタにおける対応する構成及び対応する接続関係と同じである。
【００３７】
しかるに、第１抵抗６及び第２抵抗７と入力端子１、２との接続関係を見ると、第１の実施の形態による浮動アクティブリアクタは、第１抵抗６が第１入力端子１に、第２抵抗７が第２入力端子２にそれぞれ接続されているのに対し、第２の実施の形態による浮動アクティブリアクタは、第１抵抗６が第２入力端子２に、第２抵抗が第１入力端子１それぞれ接続されている点で構成を異にしている。
【００３８】
かかる構成による浮動アクティブリアクタにおいては、ブリッジ回路３の移相信号出力端ｂに９０°進相信号が形成されると、その９０°進相信号は第１電圧フォロワ４で同相増幅され、増幅された９０°進相信号が第１抵抗６を通して９０°進相電流ｉとして第２入力端子２に流入する。また、移相信号出力端ｄに９０°遅相信号が形成されると、９０°遅相信号は第２電圧フォロワ５で同相増幅され、増幅された９０°遅相信号が第２抵抗７を通して９０°遅相電流ｉとして第１入力端子１に流入する。このとき、第１入力端子１に９０°遅相電流ｉが流入することは第１入力端子１から９０°進相電流ｉが流出するのと等価である。
【００３９】
このような動作時に、第１入力端子１及び第２端子入力端子２に信号電圧が加わると、第１入力端子１から９０°進相電流ｉが流出し、第２入力端子２に９０°進相電流ｉが流入することにより、第１入力端子１及び第２端子入力端子２から内部を見たとき、浮動アクティブキャパシタが形成される。
【００４０】
一方、ブリッジ回路３の移相信号出力端ｂに９０°遅相信号が形成されると、その９０°遅相信号は第２電圧フォロワ５で同相増幅され、増幅された９０°遅相信号が第１抵抗６を通して９０°遅相電流ｉとして第２入力端子２に流入する。このとき、第２入力端子２に９０°遅相電流ｉが流入することは第２入力端子２から９０°進相電流ｉが流出するのと等価である。また、移相信号出力端ｄに９０°進相信号が形成されると、その９０°進相信号は第２電圧フォロワ５で同相増幅され、増幅された９０°進相信号が第２抵抗７を通して９０°進相電流ｉとして第１入力端子１に流入する。
【００４１】
このような動作時に、第１入力端子１及び第２端子入力端子２に信号電圧が加わると、第１入力端子１に９０°進相電流ｉが流入し、第２入力端子２から９０°進相電流ｉが流出することにより、第１入力端子１及び第２端子入力端子２から内部を見たとき、浮動アクティブキャパシタが形成される。
【００４２】
次いで、図３乃至図６は、第１の実施の形態による基本的回路構成図におけるブリッジ回路３の４辺に接続されるインピーダンスの配置例を示すもので、選択されるインピーダンスの種類に応じて４通りの配置例が得られる。
【００４３】
なお、図３乃至図６において、図１に図示された構成要素と同じ構成要素については同じ符号を付けている。
【００４４】
まず、図３は第１の実施の形態における第１番目の配置例に係る回路構成図で、ブリッジ回路３は、第１インピーダンス３（１）と第３インピーダンス３（３）としてキャパシタンス値Ｃ0 のキャパシタが接続され、第２インピーダンス３（２）と第４インピーダンス３（４）として抵抗値Ｒ0 の抵抗が接続された例であり、ブリッジ回路３以外の構成手段は図１に図示した構成手段と同じである。
【００４５】
この第１番目の配置例においては、移相信号出力端ｂに９０°進相信号（＋９０°）が形成され、移相信号出力端ｄに９０°遅相信号（−９０°）が形成される。
【００４６】
次に、図４は第１の実施の形態における第２番目の配置例に係る回路構成図で、ブリッジ回路３は、第１インピーダンス３（１）と第３インピーダンス３（３）として抵抗値Ｒ0 の抵抗が接続され、第２インピーダンス３（２）と第４インピーダンス３（４）としてインダクタンス値Ｌ0 のインダクタが接続された例であり、ブリッジ回路３以外の構成手段は図１に図示した構成手段と同じである。
【００４７】
この第２番目の配置例においても、移相信号出力端ｂに９０°進相信号（＋９０°）が形成され、移相信号出力端ｄに９０°遅相信号（−９０°）が形成される。
【００４８】
次いで、図５は第１の実施の形態における第３番目の配置例に係る回路構成図で、ブリッジ回路３は、第１インピーダンス３（１）と第３インピーダンス３（３）として抵抗値Ｒ0 の抵抗が接続され、第２インピーダンス３（２）と第４インピーダンス３（４）としてキャパシタンス値Ｃ0 のキャパシタが接続された例であり、ブリッジ回路３以外の構成手段は図１に図示した構成手段と同じである。
【００４９】
この第３番目の配置例においては、移相信号出力端ｂに９０°遅相信号（−９０°）が形成され、移相信号出力端ｄに９０°進相信号（＋９０°）が形成される。
【００５０】
続く、図６は第１の実施の形態における第４番目の配置例に係る回路構成図で、ブリッジ回路３は、第１インピーダンス３（１）と第３インピーダンス３（３）としてインダクタンス値Ｌ0 のインダクタが接続され、第２インピーダンス３（２）と第４インピーダンス３（４）として抵抗値Ｒ0 の抵抗が接続された例であり、ブリッジ回路３以外の構成手段は図１に図示した構成手段と同じである。
【００５１】
この第４番目の配置例においても、移相信号出力端ｂに９０°遅相信号（−９０°）が形成され、移相信号出力端ｄに９０°進相信号（＋９０°）が形成される。
【００５２】
また、図７は第２の実施の形態における第１番目の配置例に係る回路構成図で、ブリッジ回路３は、第１インピーダンス３（１）と第３インピーダンス３（３）として抵抗値Ｒ0 の抵抗が接続され、第２インピーダンス３（２）と第４インピーダンス３（４）としてキャパシタンス値Ｃ0 のキャパシタが接続された例であり、ブリッジ回路３以外の構成手段は図２に図示した構成手段と同じである。
【００５３】
この第１番目の配置例においては、移相信号出力端ｂに９０°遅相信号（−９０°）が形成され、移相信号出力端ｄに９０°進相信号（＋９０°）が形成される。
【００５４】
次に、図８は第２の実施の形態における第２番目の配置例に係る回路構成図で、ブリッジ回路３は、第１インピーダンス３（１）と第３インピーダンス３（３）としてインダクタンス値Ｌ0 のインダクタが接続され、第２インピーダンス３（２）と第４インピーダンス３（４）として抵抗値Ｒ0 の抵抗が接続された例であり、ブリッジ回路３以外の構成手段は図２に図示した構成手段と同じである。
【００５５】
この第２番目の配置例においては、移相信号出力端ｂに９０°遅相信号（−９０°）が形成され、移相信号出力端ｄに９０°進相信号（＋９０°）が形成される。
【００５６】
次いで、図９は第２の実施の形態における第３番目の配置例に係る回路構成図で、第１インピーダンス３（１）と第３インピーダンス３（３）としてキャパシタンス値Ｃ0 のキャパシタが接続され、第２インピーダンス３（２）と第４インピーダンス３（４）として抵抗値Ｒ0 の抵抗が接続された例であり、ブリッジ回路３以外の構成手段は図２に図示した構成手段と同じである。
【００５７】
この第３番目の配置例においては、移相信号出力端ｂに９０°進相信号（＋９０°）が形成され、移相信号出力端ｄに９０°遅相信号（−９０°）が形成される。
【００５８】
続いて、図１０は第２の実施の形態における第４番目の配置例に係る回路構成図で、第１インピーダンス３（１）と第３インピーダンス３（３）として抵抗値Ｒ0 の抵抗が接続され、第２インピーダンス３（２）と第４インピーダンス３（４）としてインダクタンス値Ｌ0 のインダクタが接続された例であり、ブリッジ回路３以外の構成手段は図２に図示した構成手段と同じである。
【００５９】
この第４番目の配置例においても、移相信号出力端ｂに９０°進相信号（＋９０°）が形成され、移相信号出力端ｄに９０°遅相信号（−９０°）が形成される。
【００６０】
ここで、前記構成を備えた浮動アクティブリアクタにおいて、アクティブリアクタが形成される動作経緯を、図面図３乃至図１０に図示の回路を参照して数式を用いて説明する。
【００６１】
いま、第１入力端子１と第２入力端子２間に信号電圧ｅ1 が入力され、それによりブリッジ回路３の移相信号出力端ｂ、ｄにそれぞれ移相信号電圧ｅ01、ｅ02が形成されたとすると、これらの移相信号電圧ｅ01、ｅ02の中で、移相信号電圧ｅ01は第１電圧フォロワ４及び第１抵抗６を通してブリッジ回路３の入力端ａ及び第１入力端子１に供給される。同様に、移相信号電圧ｅ02は第２電圧フォロワ５及び第２抵抗７を通してブリッジ回路３の入力端ｃ及び第２入力端子２に供給される。この場合、低抵抗値ｒの第１抵抗６及び低抵抗値ｒの第２抵抗７は、形成されるリアクタンスの内部抵抗を表すもので、その内部抵抗には厳密にいうと第１及び第２電圧フォロワ４、５の出力抵抗も含まれるが、これらの出力抵抗は電圧フォロワ４、５の性質上ほぼゼロ抵抗と看做すことができるので、リアクタンスの内部抵抗は第１及び第２抵抗４、５の等しい低抵抗値ｒによって決めることができる。この場合、リアクタンスは、第１入力端子１及び第２入力端子２間に形成されるので、ブリッジ回路３自体のインピーダンス値が形成されるリアクタンスに比べて十分大きくなるように選んでおり、それにより入力信号に対するブリッジ回路３の信号損失を無視できるものになる。
【００６２】
このような状態において、信号電圧ｅ1 とブリッジ回路３の移相信号電圧ｅ01と信号電流ｉとの間には、
【数１】
2008118515.tif 000003
【００６３】
が成立する。
【００６４】
上式（１）、（２）において、ｓはラプラス変換子であり、αはブリッジ回路３の構成素子の種類とそのインピーダンスによって決まる値である。そして、ブリッジ回路３が抵抗値Ｒ0 の抵抗とキャパシタンス値Ｃ0 のキャパシタとにより構成される場合は、α＝｛１／（Ｃ0 Ｒ0 ）｝であって、その値はブリッジ回路３の移相信号出力端ｂ、ｄに９０°進相信号または９０°遅相信号が形成される信号電圧ｅ1 の角周波数ωを示すω＝｛１／（Ｃ0 Ｒ0 ）｝と同じであり、一方、ブリッジ回路３が抵抗値Ｒ0 の抵抗とインダクタンス値Ｌ0 のインダクタとにより構成される場合は、α＝（Ｒ0 ／Ｌ0 ）であって、ブリッジ回路３の移相信号出力端ｂ、ｄに９０°進相信号または９０°遅相信号が形成される信号電圧ｅ1 の角周波数ωを示すω＝（Ｒ0 ／Ｌ0 ）と同じである。
【００６５】
同じように、信号電圧ｅ1 と移相信号電圧ｅ02と信号電流ｉとの間には、
【数２】
2008118515.tif 000004
【００６６】
が成立する。
【００６７】
前記各式（１）乃至（４）から第１入力端子１と第２入力端子２間に形成されるインピーダンスＺｉｎは、
【数３】
2008118515.tif 000005
【００６８】
となる。
【００６９】
したがって、例えば、図３に図示されたブリッジ回路３の場合は、α＝｛１／（Ｃ0 Ｒ0 ）｝であるから、
Ｚｉｎ＝Ｃ0 Ｒ0 ｒｓ＋ｒ・・・・・・・・・・・・・・・・（５）
となり、例えば、図４に図示されたブリッジ回路３の場合は、α＝（Ｒ0 ／Ｌ0 ）であるから、
【数４】
2008118515.tif 000006
【００７０】
となる。
【００７１】
前記式（５）においては、そのインダクタンス値は（Ｃ0 Ｒ0 ｒ）であり、直列抵抗はｒである。また、式（６）においては、そのインダクタンス値｛（Ｌ0 ｒ）／Ｒ0 ｝であり、直列抵抗はｒである。
【００７２】
同様にして、図５に図示されたブリッジ回路３の場合は、
【数５】
2008118515.tif 000007
【００７３】
となり、図６の図示されたブリッジ回路３の場合は、
【数６】
2008118515.tif 000008
【００７４】
となる。
【００７５】
前記式（７）においては、そのキャパシタンス値は｛（Ｃ0 Ｒ0 ）／ｒ｝であり、直列抵抗はｒである。また、前式（８）においては、そのキャパシタンス値は｛Ｌ0 ／（Ｒ0 ｒ）｝であり、直列抵抗はｒである。
【００７６】
同様に、図７、図８においては、それぞれ前記式（５）、（６）が得られ、図７の場合、インダクタンス値は（Ｃ0 Ｒ0 ｒ）で、直列抵抗はｒになり、図８の場合、インダクタンス値は｛（Ｌ0 ｒ）／Ｒ0 ｝で、直列抵抗はｒになる。
【００７７】
さらに、図９、図１０においては、それぞれ前記式（７）、（８）が得られ、図９の場合、キャパシタンス値は｛（Ｃ0 Ｒ0 ）／ｒ｝で、直列抵抗はｒになり、図１０の場合、キャパシタンス値は｛Ｌ0 ／（Ｒ0 ｒ）｝で、直列抵抗はｒになる。
【００７８】
前記各構成例において、形成されたインダクタンス値またはキャパシタンス値を可変したい場合は、ブリッジ回路３を構成している第１乃至第４インピーダンス素子３（１）乃至３（４）における対向するインピーダンス素子のインピーダンス値、好ましくは対向する２つの抵抗の抵抗値Ｒ0 をそれぞれ適宜変更させれば、浮動アクティブリアクタのリアクタンス値を可変させることができ、簡単な調整手段により浮動アクティブ可変リアクタを得ることができる。
【図面の簡単な説明】
【００７９】
【図１】本発明による浮動アクティブリアクタの第１の実施の形態を示す基本的回路構成図である。
【図２】本発明による浮動アクティブリアクタの第２の実施の形態を示す基本的回路構成図である。
【図３】第１の実施の形態における第１番目の配置例に係る回路構成図である。
【図４】第１の実施の形態における第２番目の配置例に係る回路構成図である。
【図５】第１の実施の形態における第３番目の配置例に係る回路構成図である。
【図６】第１の実施の形態における第４番目の配置例に係る回路構成図である。
【図７】第２の実施の形態における第１番目の配置例に係る回路構成図である。
【図８】第２の実施の形態における第２番目の配置例に係る回路構成図である。
【図９】第２の実施の形態における第３番目の配置例に係る回路構成図である。
【図１０】第２の実施の形態における第４番目の配置例に係る回路構成図である。
【符号の説明】
【００８０】
１  第１入力端子
２  第２入力端子
３  ブリッジ回路
３（１）  第１インピーダンス素子
３（２）  第２インピーダンス素子
３（３）  第３インピーダンス素子
３（４）  第４インピーダンス素子
４  第１電圧フォロワ
４（１）  オペアンプ
５  第２電圧フォロワ
５（１）  オペアンプ
６  第１抵抗
７  第２抵抗
【図１】
2008118515.tif 000009
【図２】
2008118515.tif 000010
【図３】
2008118515.tif 000011
【図４】
2008118515.tif 000012
【図５】
2008118515.tif 000013
【図６】
2008118515.tif 000014
【図７】
2008118515.tif 000015
【図８】
2008118515.tif 000016
【図９】
2008118515.tif 000017
【図１０】
2008118515.tif 000018