(57)【要約】【課題】高電子移動度トランジスタ用エピタキシャルウェハの格子不整合を解消して、このウェハから作製される高電子移動度トランジスタのソース電極−ドレイン電極間の縦方向抵抗を低減する。【解決手段】ＧａＡｓ基板１上に、ＡｌＧａＡｓ又はＧａＡｓの電子供給層３とＩｎＧａＡｓのチャネル層４とを有する高電子移動度トランジスタ用エピタキシャルウェハＷにおいて、電子供給層３とチャネル層４との間に、チャネル層４側から電子供給層３側へＩｎ組成を徐々に小さくしたグレーデッドＩｎＧａＡｓ電子供給層７又は８が設けられている。【選択図】図１
2008166398.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、ＡｌＧａＡｓ又はＧａＡｓの電子供給層とＩｎＧａＡｓのチャネル層とを有する高電子移動度トランジスタ用エピタキシャルウェハにおいて、
前記電子供給層と前記チャネル層との間に、前記チャネル層側から前記電子供給層側へＩｎ組成を徐々に小さくしたグレーデッドＩｎＧａＡｓ電子供給層が設けられていることを特徴とする高電子移動度トランジスタ用エピタキシャルウェハ。
【請求項２】
請求項１に記載の高電子移動度トランジスタ用エピタキシャルウェハにおいて、
前記グレーデッドＩｎＧａＡｓ電子供給層のＩｎ組成を、前記チャネル層から前記ＡｌＧａＡｓ又はＧａＡｓの電子供給層へと、前記チャネル層のＩｎ組成から０まで変化させたことを特徴とする高電子移動度トランジスタ用エピタキシャルウェハ。
【請求項３】
請求項１又は２に記載の高電子移動度トランジスタ用エピタキシャルウェハにおいて、
前記グレーデッドＩｎＧａＡｓ電子供給層の厚さが、１ｎｍ〜３ｎｍであることを特徴とする高電子移動度トランジスタ用エピタキシャルウェハ。
【請求項４】
請求項１〜３のいずれかに記載の高電子移動度トランジスタ用エピタキシャルウェハを用い、当該高電子移動度トランジスタ用エピタキシャルウェハに電極を形成して作製したことを特徴とする高電子移動度トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板上にＡｌＧａＡｓ又はＧａＡｓの電子供給層とＩｎＧａＡｓのチャネル層とを有する高電子移動度トランジスタ（ＨＥＭＴ）用エピタキシャルウェハ及びこのウェハより作製した高電子移動度トランジスタに関する。
【背景技術】
【０００２】
ＧａＡｓは、Ｓｉの５〜６倍の高い電子移動度を有することから、早くから高電子移動度トランジスタ（ＨＥＭＴ）の材料として研究が行われてきた。ＧａＡｓ高電子移動度トランジスタは、すでにマイクロ波帯の送受信システムにおける増幅素子や、高速スイッチなどに実用化されている。
【０００３】
図５は、従来のＨＥＭＴ用エピタキシャルウェハの構造を示す断面図である。なお、図中、各層の名称における「ｎ−」は、エピタキシャル層がｎ型であることを表し、「ｉ−」は、エピタキシャル層が半絶縁であることを表している。また、ｎの右上に付した「＋」の記号は、エピタキシャル層のキャリア濃度が高いことを表し、同様に「−」の記号は、キャリア濃度が低いことを表している。
【０００４】
図５のＨＥＭＴ用エピタキシャルウェハは、半絶縁性ＧａＡｓ基板１の上に、バッファ層２、チャネル層４、ショットキー層５、オーミックコンタクト層６が設けられ、ＩｎＧａＡｓのチャネル層４の上下には、ｎ＋−ＡｌＧａＡｓ層又はｎ＋−ＧａＡｓ層の電子供給層３，３が配置されている。
【０００５】
バッファ層２には、半絶縁性ＧａＡｓ基板１とエピタキシャル層との界面の残留不純物によるデバイス特性の劣化を防ぐ機能や、チャネル層４からのリーク電流を抑える機能がある。電子供給層３は、チャネル層４を流れる自由電子を供給する層であり、ｎ型不純物の濃度が高くなっている。チャネル層４は、自由電子が走行する層であり、ドーパントを含まず純度が高いのが望ましい。ショットキー層５は、ゲート電極を形成するための層であり、オーミックコンタクト層６は、ソース電極とドレイン電極を形成するための層である。
【０００６】
なお、関連する従来技術として、トランジスタの相互コンダクタンスの低下を防止するために、ＩｎＧａＡｓチャネル層のＩｎ組成を、基板側から電極側に小さく形成した高電子移動度トランジスタが提案されている（例えば、特許文献１参照）。
【特許文献１】特開平５−１０２１９６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、デバイスの低消費電力化が求められる昨今では、ソース電極−ドレイン電極間の抵抗の低減は大きな課題である。ソース電極−ドレイン電極間の抵抗が小さいほど低電圧で電流を流すことができるからである。最近では、この抵抗のうち、特にソース電極−ドレイン電極間の縦方向抵抗の低減が求められている。
【０００８】
しかし、チャネル層４を形成するＩｎＧａＡｓと電子供給層３を形成するＡｌＧａＡｓまたはＧａＡｓとは、格子定数が違うため、その境界面には格子不整合が存在する。この格子不整合に端を発する欠陥は、エピタキシャル結晶中に伝播するため、エピタキシャル結晶内部における電子の移動速度が遅くなってしまう。結果として、ソース電極−ドレイ
ン電極間の縦方向抵抗が大きくなってしまうという問題がある。
【０００９】
本発明は、上記課題を解決すべくなされたもので、格子不整合を解消して、ソース電極−ドレイン電極間の縦方向抵抗を低減することができる高電子移動度トランジスタ用エピタキシャルウェハ及び高電子移動度トランジスタを提供する。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、第１の発明は、基板上に、ＡｌＧａＡｓ又はＧａＡｓの電子供給層とＩｎＧａＡｓのチャネル層とを有する高電子移動度トランジスタ用エピタキシャルウェハにおいて、前記電子供給層と前記チャネル層との間に、前記チャネル層側から前記電子供給層側へＩｎ組成を徐々に小さくしたグレーデッドＩｎＧａＡｓ電子供給層が設けられていることを特徴とする高電子移動度トランジスタ用エピタキシャルウェハである。
【００１１】
第２の発明は、第１の発明において、前記グレーデッドＩｎＧａＡｓ電子供給層のＩｎ組成を、前記チャネル層から前記ＡｌＧａＡｓ又はＧａＡｓの電子供給層へと、前記チャネル層のＩｎ組成から０まで変化させたことを特徴とする高電子移動度トランジスタ用エピタキシャルウェハである。
【００１２】
第３の発明は、第１又は第２の発明において、前記グレーデッドＩｎＧａＡｓ電子供給層の厚さが、１ｎｍ〜３ｎｍであることを特徴とする高電子移動度トランジスタ用エピタキシャルウェハである。
【００１３】
第４の発明は、第１〜第３の発明のいずれかの高電子移動度トランジスタ用エピタキシャルウェハを用い、当該高電子移動度トランジスタ用エピタキシャルウェハに電極を形成して作製したことを特徴とする高電子移動度トランジスタである。
【発明の効果】
【００１４】
本発明の高電子移動度トランジスタ用エピタキシャルウェハによれば、ＡｌＧａＡｓ又はＧａＡｓ電子供給層とＩｎＧａＡｓチャネル層の間に、ＩｎＧａＡｓチャネル層側からＡｌＧａＡｓ又はＧａＡｓ電子供給層側へＩｎ組成を徐々に小さくしたグレーデッドＩｎＧａＡｓ電子供給層を介在させることにより、ＩｎＧａＡｓチャネル層とＡｌＧａＡｓ又はＧａＡｓ電子供給層との間の格子不整合が解消ないし緩和され、格子不整合による欠陥を防止ないし低減でき、良質なエピタキシャル結晶が得られる。従って、この高電子移動度トランジスタ用エピタキシャルウェハを用いて作製される本発明の高電子移動度トランジスタでは、ソース電極−ドレイン電極間の縦方向抵抗を減少でき、消費電力を低減できる。
【発明を実施するための最良の形態】
【００１５】
次に、本発明の実施形態について、図面を参照しながら詳細に説明する。
図１は、本実施形態の高電子移動度トランジスタ（ＨＥＭＴ）用エピタキシャルウェハの構造を示す断面図である。このＨＥＭＴ用エピタキシャルウェハは、チャネル層の上下に電子供給層がそれぞれ設けられるダブルへテロタイプのものである。
【００１６】
図１に示すように、本実施形態のＨＥＭＴ用エピタキシャルウェハＷは、半絶縁性ＧａＡｓ基板１上に、バッファ層２、下側（基板側）のｎ＋‐ＡｌＧａＡｓ（又はｎ＋‐ＧａＡｓ）の電子供給層３、下側のｎ＋‐ＩｎＸｂＧａ（１−Ｘｂ）ＡｓのグレーデッドＩｎＧａＡｓ電子供給層７、ｉ‐ＩｎＸａＧａ（１−Ｘａ）Ａｓのチャネル層４、上側（コンタクト層側）のｎ＋‐ＩｎＸｂＧａ（１−Ｘｂ）ＡｓのグレーデッドＩｎＧａＡｓ電子供給層８、上側のｎ＋‐ＡｌＧａＡｓ（又はｎ＋‐ＧａＡｓ）の電子供給層３、ｉ‐ＡｌＧ
ａＡｓ（又はｉ‐ＧａＡｓ）のショットキー層５、及びｎ−‐ＧａＡｓのオーミックコンタクト層６が配置されている。
【００１７】
下側のグレーデッドＩｎＧａＡｓ電子供給層７は、下側から上側にいくにつれて徐々にＩｎの濃度が高くなっている。この実施形態では、グレーデッドＩｎＧａＡｓ電子供給層７下側の電子供給層３との界面（付近）では、Ｉｎ組成Ｘｂは０（即ちＧａＡｓ）であり、ｎ＋‐ＡｌＧａＡｓ（又はｎ＋‐ＧａＡｓ）の電子供給層３と格子整合されており、また、グレーデッドＩｎＧａＡｓ電子供給層７上側のチャネル層４との界面（付近）では、Ｉｎ組成Ｘｂがチャネル層４のＩｎ組成Ｘａと同一となって、格子整合されている。
【００１８】
上側のグレーデッドＩｎＧａＡｓ電子供給層８は、下側から上側にいくにつれて徐々にＩｎの濃度が低くなっている。この実施形態では、グレーデッドＩｎＧａＡｓ電子供給層８下側のチャネル層４との界面（付近）では、Ｉｎ組成Ｘbがチャネル層４のＩｎ組成Ｘaと同一となって、格子整合されており、また、グレーデッドＩｎＧａＡｓ電子供給層８上側の電子供給層３との界面（付近）では、Ｉｎ組成Ｘbは０（即ちＧａＡｓ）であり、ｎ
＋‐ＡｌＧａＡｓ（又はｎ＋‐ＧａＡｓ）の電子供給層３と格子整合されている。
【００１９】
このように、電子供給層３とチャネル層４との間に、電子供給層３とチャネル層４との間の格子不整合を解消・緩和するグレーデッドＩｎＧａＡｓ電子供給層７，８を設けているので、格子不整合に起因する結晶欠陥を防止でき、しかもグレーデッドＩｎＧａＡｓ電子供給層７，８は電子濃度が高いため、電子供給層３からチャネル層４にかけての膜厚方向の抵抗を低減できる。この結果、上記実施形態のＨＥＭＴ用エピタキシャルウェハＷを用い、オーミックコンタクト層６上にソース電極及びドレイン電極を、ショットキー層５上にゲート電極を形成して作製したＨＥＭＴでは、ソース電極−ドレイン電極間の縦方向抵抗が小さくなった。
【００２０】
上記半絶縁性ＧａＡｓ基板１上のエピタキシャル層は、例えば、有機金属気相成長（ＭＯＶＰＥ）法を用いて成長させる。ＭＯＶＰＥ法により、グレーデッドＩｎＧａＡｓ電子供給層７，８をエピタキシャル成長させる際には、トリメチルインジウムなどのＩｎ原料の供給量を徐々に連続的又は段階的に変化させるようにする。グレーデッドＩｎＧａＡｓ電子供給層７，８内のＩｎ組成の変化は、厚さ方向に連続的に変化するもの（線形的又はなだらかに変化）でも、厚さ方向にステップ（階段）的に変化するものでも、或いは、連続的な変化とステップ的な変化とを組み合わせたものでもよい。
【００２１】
グレーデッドＩｎＧａＡｓ電子供給層７，８は、１ｎｍ〜３ｎｍの厚さに形成するのが好ましい。更に、グレーデッドＩｎＧａＡｓ電子供給層７，８のキャリア濃度は、電子供給層３と同程度のキャリア濃度とするのが好ましい。また、電子供給層３の厚さは、５ｎｍ〜３０ｎｍとするのが好ましい。
【００２２】
上記実施形態のＨＥＭＴ用エピタキシャルウェハＷは、チャネル層４の上下に電子供給層を有するダブルへテロ構造型のものであったが、チャネル層４の上側にのみ電子供給層３，８を有する順構造型、或いはチャネル層４の下側にのみ電子供給層３，７を有する逆構造型の単層構造のＨＥＭＴ用エピタキシャルウェハにも勿論適用できる。
【実施例】
【００２３】
次に、本発明の実施例について説明する。
この実施例では、本発明のＨＥＭＴ用エピタキシャルウェハより作製されるＨＥＭＴにおけるソース電極−ドレイン電極間の縦方向抵抗を測定するために、図１と同様の断面構造のＨＥＭＴ用エピタキシャルウェハに対して、適宜間隔を隔てて複数の電極を形成した縦方向抵抗測定用サンプルを作製した。図２は、この縦方向抵抗測定用サンプルの平面図
であり、図３は、同サンプルの構造を示す断面図である。
【００２４】
図２及び図３に示すように、図１と同様の断面構造のＨＥＭＴ用エピタキシャルウェハに対して、６つの電極Ｅ１〜Ｅ６を形成する領域以外の領域（図２においてグレーの塗りを施した部分）を、オーミックコンタクト層６からチャネル層３の表面までエッチングした後、電極Ｅ１〜Ｅ６をオーミックコンタクト層６上に蒸着により形成して、縦方向抵抗測定用サンプルを作製した。電極Ｅ１，Ｅ２，Ｅ３，Ｅ４，Ｅ５及びＥ６の隣接する相互の間隔は、図２に示すように、それぞれ、５μｍ，１０μｍ，２０μｍ，３０μｍ及び４０μｍとした。
【００２５】
また、上記実施例と比較するために、図５の従来構造のＨＥＭＴ用エピタキシャルウェハに対して、実施例と同様に、隣り合う電極間隔を５μｍ，１０μｍ，２０μｍ，３０μｍ及び４０μｍとした６つの電極をオーミックコンタクト層６上に形成した縦方向抵抗測定用サンプルを作製した（図示省略）。
【００２６】
なお、実施例の構造と比較例の構造との縦方向抵抗の差を明確に確認できるように、比較例の構造のＡｌＧａＡｓ（又はＧａＡｓ）電子供給層３の膜厚と、実施例の構造のＡｌＧａＡｓ（又はＧａＡｓ）電子供給層３及びグレーデッドＩｎＧａＡｓ電子供給層７又は８を合わせた膜厚とが同等になるようにした。また、比較例の構造の電子供給層３の電子濃度と、実施例の構造の電子供給層３，７，８の電子濃度もそれぞれ同等となるようにした。
【００２７】
このような実施例及び比較例の縦方向抵抗測定用サンプルを用いて、縦方向抵抗の測定を行った。
電極Ｅ１と電極Ｅ２との間の抵抗は、Ｒ1，Ｒa，Ｒ2が直列に並んでいることから、Ｒ1＋Ｒa＋Ｒ2 になる。また、電極形成部分（電極及び電極を形成するためにオーミックコ
ンタクト層６からグレーデッドＩｎＧａＡｓ電子供給層８にかけてエッチングして残った部分、図２のグレーの塗りが施されていない各電極部分）の横断面の面積は同じなので、電極Ｅ1，Ｅ2，Ｅ3，Ｅ4，Ｅ5及びＥ6の縦方向抵抗Ｒ1〜Ｒ6は同じになる。一方、隣り合う電極間の横方向抵抗Ｒa〜Ｒeは、電極間距離に比例する。したがって、電極間の抵抗は、次の式で表すことができる。
電極間抵抗＝α×電極間距離＋２Ｒ1    （ただしαは定数）
この式から、電極間距離をＸ軸、電極間抵抗をＹ軸にして、測定した各電極間抵抗値をプロットし、プロットした測定点を結んだ直線のＹ切片がソース電極−ドレイン電極間の縦方向抵抗となる。
【００２８】
図４は、実施例の構造の縦方向抵抗測定用サンプルと比較例の構造の縦方向抵抗測定用サンプルに対して、電極間抵抗の測定結果をプロットした図である。
図４に示すように、比較例の構造で電極間抵抗のプロットを延長したＹ切片、つまり縦方向抵抗はＲＶ１となり、実施例の構造で電極間抵抗のプロットを延長したＹ切片、つまり縦方向抵抗は、ＲＶ１より小さなＲＶ２となった。これより、実施例で用いた断面構造のＨＥＭＴ用エピタキシャルウェハでは、縦方向抵抗を低減できることが分かった。
【図面の簡単な説明】
【００２９】
【図１】本発明に係る高電子移動度トランジスタ用エピタキシャルウェハの一実施形態の構造を示す断面図である。
【図２】本発明の実施例の高電子移動度トランジスタ用エピタキシャルウェハを用いて、ソース電極−ドレイン電極間の縦方向抵抗を測定するために作製した縦方向抵抗測定用サンプルの平面図である
【図３】図２の縦方向抵抗測定用サンプルの縦断面図である。
【図４】実施例の構造の縦方向抵抗測定用サンプルと比較例の構造の縦方向抵抗測定用サンプルに対して、電極間抵抗の測定を行った結果をプロットした図である。
【図５】従来の高電子移動度トランジスタ用エピタキシャルウェハの構造を示す断面図である。
【符号の説明】
【００３０】
１    半絶縁性ＧａＡｓ基板
２    バッファ層
３    電子供給層
４    チャネル層
５    ショットキー層
６    オーミックコンタクト層
７，８    グレーデッドＩｎＧａＡｓ電子供給層
Ｗ    高電子移動度トランジスタ用エピタキシャルウェハ
【図１】
2008166398.tif 000003
【図３】
2008166398.tif 000004
【図４】
2008166398.tif 000005
【図５】
2008166398.tif 000006
【図２】
2008166398.tif 000007