(57)【要約】【課題】素子特性のばらつきや劣化を防ぎ、且つ生産性に優れた半導体レーザ素子の製造方法を提供する。【解決手段】半導体レーザ素子の製造方法において、半導体基板２上に、第１クラッド層６と、活性層８と、第２クラッド層１０と、エッチングストッパ層１２と、第３クラッド層１４と、キャップ層１８とを順次形成する成膜工程と、フォトレジストマスク３０を用いてキャップ層をエッチングしてストライプ状のキャップ層を形成するキャップ層エッチング工程と、このキャップ層をマスクとして第３クラッド層をエッチングしてストライプ状のリッジ部２２を形成するリッジ部形成工程と、表面全体を覆うように電流ブロック層２４を形成するブロック層形成工程と、電流ブロック層をエッチングにより除去してリッジ部の上面を露出させるリッジ部露出工程とを有する。【選択図】図１
2008166575.tif 000002
【特許請求の範囲】
【請求項１】
半導体レーザ素子の製造方法において、
第１導電型の半導体基板上に、少なくとも第１導電型の第１クラッド層と、レーザ光を発生する活性層と、第２導電型の第２クラッド層と、第２導電型のエッチングストッパ層と、第２導電型の第３クラッド層と、第２導電型のキャップ層とを順次形成する成膜工程と、
パターン化されたフォトレジストマスクを用いて前記キャップ層を選択的にエッチングして前記キャップ層をストライプ状とするキャップ層エッチング工程と、
前記ストライプ状のキャップ層をマスクとして前記第３クラッド層をエッチングして前記エッチングストッパ層でエッチングを停止することによりストライプ状のリッジ部を形成するリッジ部形成工程と、
前記リッジ部の表面と前記エッチングストッパ層の表面全体を覆うように第１導電型の電流ブロック層を形成するブロック層形成工程と、
前記リッジ部上の前記電流ブロック層をエッチングにより除去することにより前記リッジ部の上面を露出させるリッジ部露出工程と、
を有することを特徴とする半導体レーザ素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光情報処理や光計測等の光源に用いられる半導体レーザ素子に係り、特に、素子特性のばらつきや劣化を防ぎ、且つ生産性に優れた半導体レーザ素子の製造方法に関するものである。
【背景技術】
【０００２】
一般に半導体レーザ素子は、高密度ディスク装置、レーザプリンタ用光源、バーコードリーダ及び光計測等の光源として期待されている（特許文献１、２等）。そして、半導体レーザ素子の動作電流低減のために、電流ブロック層を従来のＧａＡｓ系から、発振光に対して透明なＡｌＩｎＰ系またはＡｌＧａＩｎＰ系に変えることにより、吸収損失を低減するようにしたＡｌＧａＩｎＰ系の半導体レーザ素子が実用化されている。
【０００３】
電流ブロック層としてＡｌＩｎＰを用いたＡｌＧａＩｎＰ系半導体レーザ素子の従来例は、上記特許文献１や特許文献３などに記載されており、動作電流の低減が必要とされる高出力レーザ素子などに応用されている。
【０００４】
ここで上記特許文献３に開示されているような、一般的な赤色用の半導体レーザ素子の製造方法について説明する。図４は従来の一般的な半導体レーザ素子の製造工程の一例を示す図である。まず、図４（Ａ）に示すように、例えばｎ−ＧａＡｓよりなる半導体基板２上に、ｎ型バッファ層４、ｎ型第１クラッド層６、レーザ光を発生する活性層８、ｐ型第２クラッド層１０、ｐ型エッチングストッパ層１２、ｐ型第３クラッド層１４、ｐ型中間層１６、ｐ型キャップ層１８を順次結晶成長させる。そして、このキャップ層１８上にプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）等により誘電体膜、例えばＳｉＯ２ 膜を形成した後に、このＳｉＯ２ 膜を選択的にエッチングすることにより形成すべきリッジ部の形状に対応させてストライプ状（細長い長方形状）のマスク２０を形成する。
【０００５】
次に、このストライプ状に形成したＳｉＯ２ のマスク２０を用いて、上記キャップ層１８から第３クラッド層１４までエッチングにより除去して細長いリッジ部２２を形成する（図４（Ｂ）参照）。尚、このリッジ部２２は紙面に対して垂直方向に延びている。このリッジ部２２を構成する各層に関して、キャップ層１８はＧａＡｓからなり、中間層１６はＧａＩｎＰからなり、第３クラッド層１４はＡｌＧａＩｎＰ系からなる半導体層である。上記エッチングストッパ層１２は、上記第３クラッド層１４と同じＡｌＧａＩｎＰ系の半導体よりなるが、第３クラッド層１４よりＡｌ組成比を小さくしてエッチングレートに差をもたせることで、制御性良くエッチングを停止させることができるようになっている。
【０００６】
また、中間層１６はキャップ層１８と第３クラッド層１４との間のヘテロ障壁を緩和し、低抵抗化を図るべく設けられ、上述したように主にＧａＩｎＰ半導体からなる単層若しくは多層で形成されている。
【０００７】
上述のようにリッジ部２２を形成した後、次に、図４（Ｃ）に示すように、リッジ部２２の両側に例えばｎ−ＡｌＩｎＰ電流ブロック層２４を結晶成長させて電流狭窄構造を形成する。このｎ−ＡｌＩｎＰ電流ブロック層２４は結晶成長条件やＳｉＯ２ マスク２０の膜質によって、ＳｉＯ２ マスク２０上には成長されないようになされている。その後、図４（Ｄ）に示すように、ＳｉＯ２ マスク２０をエッチング除去し、ｐ−ＧａＡｓコンタクト層２６を全面に結晶成長させて半導体レーザ素子を得る。尚、図示されていないが、上記半導体基板２の下面及び上記コンタクト層２６の上面には、それぞれ電極が形成されることになる。
【０００８】
【特許文献１】特開平９−２０５２４９号公報
【特許文献２】特開平５−２９９７６３号公報
【特許文献３】特開２００５−１０９００３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ところで、上述したように半導体レーザ素子の従来の製造方法にあっては、エッチング用のマスク２０を構成するＳｉＯ２ 膜等の誘電体膜を形成するためには、プラズマスパッタやプラズマＣＶＤ等のプラズマプロセスを用いなければならない。
【００１０】
しかしながら、このようなプラズマプロセスを用いた場合には、半導体基板２上に既に前工程で形成されている各半導体層に対してプラズマダメージを与える恐れがあった。このプラズマダメージは半導体層の結晶質の低下を招き、素子特性のばらつきや劣化を引き起こす要因となる場合があった。また、半導体の結晶層と誘電体膜であるマスク２０との界面にて生じる応力や結晶欠陥も素子特性のばらつきや劣化を引き起こす要因となる場合があった。
【００１１】
更に、上記した従来の製造方法では、半導体レーザ素子に対しては直接的には必要でないマスク２０を形成するためにＳｉＯ２ 膜等の誘電体膜の成膜工程を行わなければならず、その分、工程数が多くなって生産性を低下させる、といった問題もあった。
本発明の目的は、素子特性のばらつきや劣化を防ぎ、且つ生産性に優れた半導体レーザ素子の製造方法を提供することにある。
【課題を解決するための手段】
【００１２】
請求項１に係る発明は、半導体レーザ素子の製造方法において、第１導電型の半導体基板上に、少なくとも第１導電型の第１クラッド層と、レーザ光を発生する活性層と、第２導電型の第２クラッド層と、第２導電型のエッチングストッパ層と、第２導電型の第３クラッド層と、第２導電型のキャップ層とを順次形成する成膜工程と、パターン化されたフォトレジストマスクを用いて前記キャップ層を選択的にエッチングして前記キャップ層をストライプ状とするキャップ層エッチング工程と、前記ストライプ状のキャップ層をマスクとして前記第３クラッド層をエッチングして前記エッチングストッパ層でエッチングを停止することによりストライプ状のリッジ部を形成するリッジ部形成工程と、前記リッジ部の表面と前記エッチングストッパ層の表面全体を覆うように第１導電型の電流ブロック層を形成するブロック層形成工程と、前記リッジ部上の前記電流ブロック層をエッチングにより除去することにより前記リッジ部の上面を露出させるリッジ部露出工程と、を有することを特徴とする半導体レーザ素子の製造方法である。
【００１３】
このように、半導体レーザ素子の一部を形成するストライプ状のキャップ層をエッチング用のマスクとして用いるようにしているので、従来方法でプラズマプロセスで形成していたマスク用のＳｉＯ２ 膜等の誘電体膜を形成する必要をなくすことができるので、素子特性の劣化やばらつきの要因となっていたプラズマプロセスを不要にできるのみならず、マスクの材料となる誘電体膜の形成工程を省略することができる。従って、素子特性のばらつきや劣化を防ぎ、且つ生産性を向上させることができる。
【発明を実施するための最良の形態】
【００１４】
以下に、本発明に係る半導体レーザ素子の製造方法の好適一実施例を添付図面に基づいて詳述する。
図１は本発明に係る半導体レーザ素子の製造方法のフローを示すフローチャート、図２及び図３は半導体レーザ素子の製造方法の各工程の内容を詳細に説明する工程図である。尚、図４に示した構成部分と同一構成部分については同一符号を付して説明する。また、ここでは第１導電型として”ｎ”型を用い、第２導電型として”ｐ”型を用いた場合を例にとって説明する。
【００１５】
図１に示すように、本発明に係る半導体レーザ素子の製造工程は、第１導電型の半導体基板上に、少なくとも第１導電型の第１クラッド層と、レーザ光を発生する活性層と、第２導電型の第２クラッド層と、第２導電型のエッチングストッパ層と、第２導電型の第３クラッド層と、第２導電型のキャップ層とを順次形成する成膜工程（ステップＳ１）と、パターン化されたフォトレジストマスクを用いて前記キャップ層を選択的にエッチングして前記キャップ層をストライプ状とするキャップ層エッチング工程（ステップＳ２）と、前記ストライプ状のキャップ層をマスクとして前記第３クラッド層をエッチングして前記エッチングストッパ層でエッチングを停止することによりストライプ状のリッジ部を形成するリッジ部形成工程（ステップＳ３）と、前記リッジ部の表面と前記エッチングストッパ層の表面全体を覆うように第１導電型の電流ブロック層を形成するブロック層形成工程（ステップＳ４）と、前記リッジ部上の前記電流ブロック層をエッチングにより除去することにより前記リッジ部の上面を露出させるリッジ部露出工程（ステップＳ５）とにより主に構成されている。また上記露出されたリッジ部の上面と前記電流ブロック層の表面を覆うように第２導電型のコンタクト層を形成するコンタクト層形成工程（ステップＳ６）を行なうようにしてもよい。尚、キャップ層で電極のコンタクトが直接とれる場合には、上記コンタクト層形成工程は実行しないで省略することができる。
【００１６】
具体的には、ＡｌＧａＩｎＰ型の半導体レーザ素子を形成する場合を例にとって説明する。まず、成膜工程においては、図２（Ａ）に示すように例えばｎ−ＧａＡｓよりなる半導体基板２上に、ｎ−ＧａＡｓ膜及びｎ−ＧａＩｎＰ膜よりなるバッファ層４、ｎ−ＡｌＧａＩｎＰよりなる第１クラッド層６、レーザ光を発生するＧａＩｎＰよりなる歪多重量子井戸である活性層８、ｐ−ＡｌＧａＩｎＰよりなる第２クラッド層１０、ｐ−ＡｌＧａＩｎＰよりなるエッチングストッパ層１２、ｐ−ＡｌＧａＩｎＰよりなる第３クラッド層１４、必要に応じて設けられるｐ−ＧａＩｎＰよりなる中間層１６、ｐ−ＧａＡｓよりなるキャップ層１８をこの順序で順次結晶成長させる。上記各層の成膜方法は、それぞれ例えば有機金属気相エピタキシャル成長法により形成されるが、その製法は特に限定されない。
【００１７】
そして、上記キャップ層１８上にフォトレジストを所定の厚さで塗布し、更に、フォトリソグラフィー技術を用いて、形成すべきリッジ部の平面形状に対応した細長いストライプ状（細長い長方形状）のフォトレジストマスク３０を形成する。尚、このフォトレジストマスク３０は紙面に対して垂直方向に延びている。
尚、ここで後述するリッジ部２２を構成する各層に関して、キャップ層１８はＧａＡｓからなり、中間層１６はＧａＩｎＰからなり、第３クラッド層１４はＡｌＧａＩｎＰ系からなる半導体層である。上記エッチングストッパ層１２は、上記第３クラッド層１４と同じＡｌＧａＩｎＰ系の半導体よりなるが、第３クラッド層１４よりＡｌ組成比を小さくしてエッチングレートに差をもたせることで、制御性良くエッチングを停止させることができるようになっている。
【００１８】
また、中間層１６はキャップ層１８と第３クラッド層１４との間のヘテロ障壁を緩和し、低抵抗化を図るべく設けられ、上述したように主にＧａＩｎＰ半導体からなる単層若しくは多層で形成されている。
【００１９】
次に、図２（Ｂ）に示すように、キャップ層エッチング工程では、上記フォトレジストマスク３０をエッチングマスクとして用いて上記キャップ層１８を選択的にエッチングしてストライプ状のキャップ層１８を形成する。ここでエッチング液としては、例えば燐酸と過酸化水素水と水の混合液（３：１：５０，２５℃）を用いる。
尚、このフォトレジストマスク３０の形成は、従来方法で用いたＳｉＯ２ マスク２０（図４参照）の形成と比較して遥かに簡単且つ容易である。そして、上記ストライプ状のキャップ層１８を形成したならば、上記フォトレジストマスク３０を図２（Ｃ）に示すように、例えば有機溶剤にて除去する。
【００２０】
次に、図２（Ｄ）に示すように、リッジ部形成工程では、上記ストライプ状のキャップ層１８をマスクとして上記中間層１６及び第３クラッド層１４を順次選択的にエッチングしてエッチングストッパ層１２でエッチングを停止することによりストライプ状のリッジ部２２を形成する。具体的には、エッチング液としては、例えば特開２００４−１０３８２９号公報に示されているような塩酸系エッチング液、或いは硫酸系エッチング液を用いる。塩酸エッチング液としては、塩酸と過酸化水素水と酢酸との混合液を用いることができ、また硫酸系エッチング液としては、硫酸と水との混合液を用いることができる。
【００２１】
このように、リッジ部２２を形成したならば、次にブロック層形成工程へ移行する。ここでは、図２（Ｅ）に示すように、上記リッジ部２２の表面全体と露出している上記エッチングストッパ層１２の表面全体を覆うようにしてｎ−ＡｌＩｎＰよりなる電流ブロック層２４を結晶成長させる。
このように、ブロック層形成工程を完了したならば、リッジ部露出工程へ移行する。ここではまず、図３（Ａ）に示すように、フォトレジストマスク３２を上面が平坦になるようにして上記電流ブロック層２４の全面に形成する。そして、次にアッシング処理を行うことによって図３（Ｂ）に示すように、上記フォトレジストマスク３２を均等な厚さで除去し、上記電流ブロック層２４の内で上記リッジ部２２の上方に位置する部分２４ａを露出させる。
【００２２】
次に、図３（Ｃ）に示すように、エッチング液を用いて上記リッジ部２２の上方に位置する電流ブロック層２４の部分２４ａを除去して開口部３４を形成することにより、リッジ部２２の上面、すなわちキャップ層１８の上面を露出させる。ここでのエッチング液としては、例えば燐酸と過酸化水素水と水との混合液（１０：３：３，３０℃）を用いることができる。その後、フォトレジストマスク３２を除去する。このように、電流ブロック層２４のリッジ部２２の上方の部分２４ａを削り取ることによって、上記リッジ部２２の側面を電流ブロック層２４で挟み込むようにした電流狭窄構造が形成される（図３（Ｄ））。
【００２３】
このようにして、リッジ部露出工程が完了したならば、次に図３（Ｅ）に示すようにコンタクト層形成工程へ移行し、上記リッジ部２２の上面と上記電流ブロック層２４の上面全体を覆うようにして、ｐ−ＧａＡｓよりなるコンタクト層２６を結晶成長させる。尚、前述したように、上記キャップ層１８に対して電極を直接的に形成できる場合には、上記コンタクト層形成工程は実行しないで省略することができる。
そして、このコンタクト層２６の上面及び半導体基板２の下面にそれぞれ電極（図示せず）を設けて、半導体レーザ素子が完成することになる。尚、半導体基板２の下面の電極は、上記各層の形成前に予め形成しておくようにしてもよい。
【００２４】
このように、本発明の製造方法では、ストライプ状のリッジ部２２を形成する場合に、従来方法で用いた誘電体膜であるＳｉＯ２ マスクを用いないで、リッジ部２２の一部を形成するストライプ状のキャップ層１８をエッチング用のマスクとして用いるようにしているので、上記誘電体膜であるＳｉＯ２ マスクを形成するためのプラズマプロセスをなくすことができる。
【００２５】
このように、素子特性の劣化やばらつきの要因となっていたプラズマプロセスを不要にできるのみならず、マスクの材料となる誘電体膜の形成工程を省略することができる。従って、素子特性のばらつきや劣化を防ぎ、且つ生産性を向上させることができる。
【００２６】
尚、上記実施例ではＡｌＧａＩｎＰ系の半導体レーザ素子について述べているが、勿論この具体例に限定されるものではなく、また、本発明はＡｌＧａＡｓなど他の材料系の半導体レーザ素子に対しても適用が可能である。
また、本実施例ではｎ型を第１導電型とし、ｐ型を第２導電型として説明したが、これらの導電型が逆でもよいのは勿論である。
【図面の簡単な説明】
【００２７】
【図１】本発明に係る半導体レーザ素子の製造方法のフローを示すフローチャートである。
【図２】半導体レーザ素子の製造方法の各工程の内容を詳細に説明する工程図である。
【図３】半導体レーザ素子の製造方法の各工程の内容を詳細に説明する工程図である。
【図４】従来の一般的な半導体レーザ素子の製造工程の一例を示す図である。
【符号の説明】
【００２８】
２…半導体基板、４…バッファ層、６…第１クラッド層、８…活性層、１０…第２クラッド層、１２…エッチングストッパ層、１４…第３クラッド層、１６…中間層、１８…キャップ層、２２…リッジ部、２４…電流ブロック層、２６…コンタクト層、３０，３２…フォトレジストマスク。
【図１】
2008166575.tif 000003
【図２】
2008166575.tif 000004
【図３】
2008166575.tif 000005
【図４】
2008166575.tif 000006