【手続補正書】
【提出日】平成21年2月20日(2009.2.20)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
高電位側電源電圧と接地電源電圧との間の複数の基準電圧を選択するための基準電圧選択回路であって、
電位の高い順又は電位の低い順に並ぶ第１〜第３の選択用電圧のうちの前記第１の選択用電圧を、電位の高い順又は低い順に並ぶ第１及び第２の基準電圧のうちの前記第１の基準電圧として出力するための第１のスイッチ素子と、
前記第２の選択用電圧を前記第１の基準電圧として出力するための第２のスイッチ素子と、
前記第２の選択用電圧を前記第２の基準電圧として出力するための第３のスイッチ素子と、
前記第３の選択用電圧を前記第２の基準電圧として出力するための第４のスイッチ素子とを含み、
前記第１のスイッチ素子が、
各ビットのデータが各選択用電圧に対応付けられ基準電圧として出力するか否かを示す少なくとも３ビットのガンマ補正データの第１のビットのデータによりイネーブルに設定されたことを条件に、前記第１の選択用電圧を前記第１の基準電圧として出力し、
前記第２のスイッチ素子が、
前記ガンマ補正データの第１のビットのデータによりディセーブルに設定され、且つ前記ガンマ補正データの第２のビットのデータによりイネーブルに設定されたことを条件に、前記第２の選択用電圧を前記第１の基準電圧として出力し、
前記第３のスイッチ素子が、
前記ガンマ補正データの第１のビットのデータによりイネーブルに設定され、且つ前記ガンマ補正データの第２のビットのデータによりイネーブルに設定されたことを条件に、前記第２の選択用電圧を前記第２の基準電圧として出力し、
前記第４のスイッチ素子が、
前記ガンマ補正データの第１のビットのデータによりイネーブルに設定され、且つ前記ガンマ補正データの第２のビットのデータによりディセーブルに設定され、且つ前記ガンマ補正データの第３のビットのデータによりイネーブルに設定されたことを条件に、前記第３の選択用電圧を前記第２の基準電圧として出力し、
前記第１の選択用電圧として前記接地電源電圧が供給され、
前記第１のスイッチ素子を構成するトランジスタのチャネル領域の電流密度が、前記第２〜第４のスイッチ素子の各スイッチ素子を構成するトランジスタのチャネル領域の電流密度より小さいことを特徴とする基準電圧選択回路。
【請求項２】
請求項１において、
トランジスタのチャネル幅をＷ、該トランジスタのチャネル長をＬとした場合に、前記第１のスイッチ素子を構成するトランジスタのＷ／Ｌが、前記第２〜第４のスイッチ素子の各スイッチ素子を構成するトランジスタのＷ／Ｌより大きいことを特徴とする基準電圧選択回路。
【請求項３】
高電位側電源電圧と接地電源電圧との間の複数の基準電圧を選択するための基準電圧選択回路であって、
電位の高い順又は電位の低い順に並ぶ第１〜第３の選択用電圧のうちの前記第１の選択用電圧を、電位の高い順又は低い順に並ぶ第１及び第２の基準電圧のうちの前記第１の基準電圧として出力するための第１のスイッチ素子と、
前記第２の選択用電圧を前記第１の基準電圧として出力するための第２のスイッチ素子と、
前記第２の選択用電圧を前記第２の基準電圧として出力するための第３のスイッチ素子と、
前記第３の選択用電圧を前記第２の基準電圧として出力するための第４のスイッチ素子とを含み、
前記第１のスイッチ素子が、
各ビットのデータが各選択用電圧に対応付けられ基準電圧として出力するか否かを示す少なくとも３ビットのガンマ補正データの第１のビットのデータによりイネーブルに設定されたことを条件に、前記第１の選択用電圧を前記第１の基準電圧として出力し、
前記第２のスイッチ素子が、
前記ガンマ補正データの第１のビットのデータによりディセーブルに設定され、且つ前記ガンマ補正データの第２のビットのデータによりイネーブルに設定されたことを条件に、前記第２の選択用電圧を前記第１の基準電圧として出力し、
前記第３のスイッチ素子が、
前記ガンマ補正データの第１のビットのデータによりイネーブルに設定され、且つ前記ガンマ補正データの第２のビットのデータによりイネーブルに設定されたことを条件に、前記第２の選択用電圧を前記第２の基準電圧として出力し、
前記第４のスイッチ素子が、
前記ガンマ補正データの第１のビットのデータによりイネーブルに設定され、且つ前記ガンマ補正データの第２のビットのデータによりディセーブルに設定され、且つ前記ガンマ補正データの第３のビットのデータによりイネーブルに設定されたことを条件に、前記第３の選択用電圧を前記第２の基準電圧として出力し、
前記第１の選択用電圧として前記接地電源電圧が供給され、
前記第１の選択用電圧の電位が接地電位より低電位のとき、前記第１のスイッチ素子をバイパスするバイパス回路を含むことを特徴とする基準電圧選択回路。
【請求項４】
請求項３において、
前記バイパス回路が、
前記接地電源電圧がゲートに供給されるｎ型ＭＯＳトランジスタと、
そのソース及びドレインがそれぞれ前記ｎ型ＭＯＳトランジスタのソース及びドレインに接続され、前記高電位側電源電圧がゲートに供給されるｐ型ＭＯＳトランジスタとを含み、
前記バイパス回路が、
前記第１のスイッチ素子と並列に設けられていることを特徴とする基準電圧選択回路。
【請求項５】
高電位側電源電圧と接地電源電圧との間の複数の基準電圧を選択するための基準電圧選択回路であって、
電位の高い順又は電位の低い順に並ぶ第１〜第３の選択用電圧のうちの前記第１の選択用電圧を、電位の高い順又は低い順に並ぶ第１及び第２の基準電圧のうちの前記第１の基準電圧として出力するための第１のスイッチ素子と、
前記第２の選択用電圧を前記第１の基準電圧として出力するための第２のスイッチ素子と、
前記第２の選択用電圧を前記第２の基準電圧として出力するための第３のスイッチ素子と、
前記第３の選択用電圧を前記第２の基準電圧として出力するための第４のスイッチ素子とを含み、
前記第１のスイッチ素子が、
各ビットのデータが各選択用電圧に対応付けられ基準電圧として出力するか否かを示す少なくとも３ビットのガンマ補正データの第１のビットのデータによりイネーブルに設定されたことを条件に、前記第１の選択用電圧を前記第１の基準電圧として出力し、
前記第２のスイッチ素子が、
前記ガンマ補正データの第１のビットのデータによりディセーブルに設定され、且つ前記ガンマ補正データの第２のビットのデータによりイネーブルに設定されたことを条件に、前記第２の選択用電圧を前記第１の基準電圧として出力し、
前記第３のスイッチ素子が、
前記ガンマ補正データの第１のビットのデータによりイネーブルに設定され、且つ前記ガンマ補正データの第２のビットのデータによりイネーブルに設定されたことを条件に、前記第２の選択用電圧を前記第２の基準電圧として出力し、
前記第４のスイッチ素子が、
前記ガンマ補正データの第１のビットのデータによりイネーブルに設定され、且つ前記ガンマ補正データの第２のビットのデータによりディセーブルに設定され、且つ前記ガンマ補正データの第３のビットのデータによりイネーブルに設定されたことを条件に、前記第３の選択用電圧を前記第２の基準電圧として出力し、
前記第１の選択用電圧として前記接地電源電圧が供給され、
前記第１のスイッチ素子が、ｎ型のパストランジスタにより構成されることを特徴とする基準電圧選択回路。
【請求項６】
高電位側電源電圧と接地電源電圧との間の複数の基準電圧を選択するための基準電圧選択回路であって、
電位の高い順又は電位の低い順に並ぶ第１〜第３の選択用電圧のうちの前記第１の選択用電圧を、電位の高い順又は低い順に並ぶ第１及び第２の基準電圧のうちの前記第１の基準電圧として出力するための第１のスイッチ素子と、
前記第２の選択用電圧を前記第１の基準電圧として出力するための第２のスイッチ素子と、
前記第２の選択用電圧を前記第２の基準電圧として出力するための第３のスイッチ素子と、
前記第３の選択用電圧を前記第２の基準電圧として出力するための第４のスイッチ素子とを含み、
前記第１のスイッチ素子が、
各ビットのデータが各選択用電圧に対応付けられ基準電圧として出力するか否かを示す少なくとも３ビットのガンマ補正データの第１のビットのデータによりイネーブルに設定されたことを条件に、前記第１の選択用電圧を前記第１の基準電圧として出力し、
前記第２のスイッチ素子が、
前記ガンマ補正データの第１のビットのデータによりディセーブルに設定され、且つ前記ガンマ補正データの第２のビットのデータによりイネーブルに設定されたことを条件に、前記第２の選択用電圧を前記第１の基準電圧として出力し、
前記第３のスイッチ素子が、
前記ガンマ補正データの第１のビットのデータによりイネーブルに設定され、且つ前記ガンマ補正データの第２のビットのデータによりイネーブルに設定されたことを条件に、前記第２の選択用電圧を前記第２の基準電圧として出力し、
前記第４のスイッチ素子が、
前記ガンマ補正データの第１のビットのデータによりイネーブルに設定され、且つ前記ガンマ補正データの第２のビットのデータによりディセーブルに設定され、且つ前記ガンマ補正データの第３のビットのデータによりイネーブルに設定されたことを条件に、前記第３の選択用電圧を前記第２の基準電圧として出力し、
前記第３の選択用電圧として前記高電位側電源電圧が供給され、
前記第４のスイッチ素子を構成するトランジスタのチャネル領域の電流密度が、前記第１〜第３のスイッチ素子の各スイッチ素子を構成するトランジスタのチャネル領域の電流密度より小さいことを特徴とする基準電圧選択回路。
【請求項７】
請求項６において、
トランジスタのチャネル幅をＷ、該トランジスタのチャネル長をＬとした場合に、前記第４のスイッチ素子を構成するトランジスタのＷ／Ｌが、前記第１〜第３のスイッチ素子の各スイッチ素子を構成するトランジスタのＷ／Ｌより大きいことを特徴とする基準電圧選択回路。
【請求項８】
高電位側電源電圧と接地電源電圧との間の複数の基準電圧を選択するための基準電圧選択回路であって、
電位の高い順又は電位の低い順に並ぶ第１〜第３の選択用電圧のうちの前記第１の選択用電圧を、電位の高い順又は低い順に並ぶ第１及び第２の基準電圧のうちの前記第１の基準電圧として出力するための第１のスイッチ素子と、
前記第２の選択用電圧を前記第１の基準電圧として出力するための第２のスイッチ素子と、
前記第２の選択用電圧を前記第２の基準電圧として出力するための第３のスイッチ素子と、
前記第３の選択用電圧を前記第２の基準電圧として出力するための第４のスイッチ素子とを含み、
前記第１のスイッチ素子が、
各ビットのデータが各選択用電圧に対応付けられ基準電圧として出力するか否かを示す少なくとも３ビットのガンマ補正データの第１のビットのデータによりイネーブルに設定されたことを条件に、前記第１の選択用電圧を前記第１の基準電圧として出力し、
前記第２のスイッチ素子が、
前記ガンマ補正データの第１のビットのデータによりディセーブルに設定され、且つ前記ガンマ補正データの第２のビットのデータによりイネーブルに設定されたことを条件に、前記第２の選択用電圧を前記第１の基準電圧として出力し、
前記第３のスイッチ素子が、
前記ガンマ補正データの第１のビットのデータによりイネーブルに設定され、且つ前記ガンマ補正データの第２のビットのデータによりイネーブルに設定されたことを条件に、前記第２の選択用電圧を前記第２の基準電圧として出力し、
前記第４のスイッチ素子が、
前記ガンマ補正データの第１のビットのデータによりイネーブルに設定され、且つ前記ガンマ補正データの第２のビットのデータによりディセーブルに設定され、且つ前記ガンマ補正データの第３のビットのデータによりイネーブルに設定されたことを条件に、前記第３の選択用電圧を前記第２の基準電圧として出力し、
前記第３の選択用電圧として前記高電位側電源電圧が供給され、
前記第３の選択用電圧の電位が高電位側電源電位より高電位のとき、前記第４のスイッチ素子をバイパスするバイパス回路を含むことを特徴とする基準電圧選択回路。
【請求項９】
請求項８において、
前記バイパス回路が、
前記高電位側電源電圧がゲートに供給されるｐ型ＭＯＳトランジスタと、
そのソース及びドレインがそれぞれ前記ｐ型ＭＯＳトランジスタのソース及びドレインに接続され、前記接地電源電圧がゲートに供給されるｎ型ＭＯＳトランジスタとを含み、
前記バイパス回路が、
前記第４のスイッチ素子と並列に設けられていることを特徴とする基準電圧選択回路。
【請求項１０】
高電位側電源電圧と接地電源電圧との間の複数の基準電圧を選択するための基準電圧選択回路であって、
電位の高い順又は電位の低い順に並ぶ第１〜第３の選択用電圧のうちの前記第１の選択用電圧を、電位の高い順又は低い順に並ぶ第１及び第２の基準電圧のうちの前記第１の基準電圧として出力するための第１のスイッチ素子と、
前記第２の選択用電圧を前記第１の基準電圧として出力するための第２のスイッチ素子と、
前記第２の選択用電圧を前記第２の基準電圧として出力するための第３のスイッチ素子と、
前記第３の選択用電圧を前記第２の基準電圧として出力するための第４のスイッチ素子とを含み、
前記第１のスイッチ素子が、
各ビットのデータが各選択用電圧に対応付けられ基準電圧として出力するか否かを示す少なくとも３ビットのガンマ補正データの第１のビットのデータによりイネーブルに設定されたことを条件に、前記第１の選択用電圧を前記第１の基準電圧として出力し、
前記第２のスイッチ素子が、
前記ガンマ補正データの第１のビットのデータによりディセーブルに設定され、且つ前記ガンマ補正データの第２のビットのデータによりイネーブルに設定されたことを条件に、前記第２の選択用電圧を前記第１の基準電圧として出力し、
前記第３のスイッチ素子が、
前記ガンマ補正データの第１のビットのデータによりイネーブルに設定され、且つ前記ガンマ補正データの第２のビットのデータによりイネーブルに設定されたことを条件に、前記第２の選択用電圧を前記第２の基準電圧として出力し、
前記第４のスイッチ素子が、
前記ガンマ補正データの第１のビットのデータによりイネーブルに設定され、且つ前記ガンマ補正データの第２のビットのデータによりディセーブルに設定され、且つ前記ガンマ補正データの第３のビットのデータによりイネーブルに設定されたことを条件に、前記第３の選択用電圧を前記第２の基準電圧として出力し、
前記第３の選択用電圧として前記高電位側電源電圧が供給され、
前記第４のスイッチ素子が、ｐ型のパストランジスタにより構成されることを特徴とする基準電圧選択回路。
【請求項１１】
請求項１乃至１０のいずれかにおいて、
各スイッチセルが、第１〜第４のスイッチ素子の各スイッチ素子を有する第１〜第４のスイッチセルを含み、
前記第１のスイッチセルが、
前記ガンマ補正データの第１のビットのデータによりイネーブルに設定されたとき、前記第２のスイッチセルへのディセーブル信号をアクティブにすると共に、前記第３のスイッチセルへのイネーブル信号をアクティブにし、
前記ガンマ補正データの第１のビットのデータによりディセーブルに設定されたとき、前記第２のスイッチセルへのディセーブル信号を非アクティブにすると共に、前記第３のスイッチセルへのイネーブル信号を非アクティブにし、
前記第２のスイッチセルが、
前記ガンマ補正データの第２のビットのデータによりイネーブルに設定され、且つ前記第１のスイッチセルからのディセーブル信号が非アクティブであることを条件に前記第２の選択用電圧を前記第１の基準電圧として出力すると共に、前記第４のスイッチセルへのイネーブル信号をアクティブにし、
それ以外のときには、前記第４のスイッチセルへのイネーブル信号を非アクティブにし、
前記第３のスイッチセルが、
前記ガンマ補正データの第２のビットのデータによりイネーブルに設定され、且つ前記第１のスイッチセルからのイネーブル信号がアクティブであることを条件に前記第２の選択用電圧を前記第２の基準電圧として出力すると共に、前記第４のスイッチセルへのディセーブル信号をアクティブにし、
それ以外のときには、前記第４のスイッチセルへのディセーブル信号を非アクティブにし、
前記第４のスイッチセルが、
前記ガンマ補正データの第３のビットのデータによりイネーブルに設定され、且つ前記第３のスイッチセルからのディセーブル信号が非アクティブであり、且つ前記第２のスイッチセルからのイネーブル信号がアクティブであることを条件に前記第３の選択用電圧を前記第２の基準電圧として出力することを特徴とする基準電圧選択回路。
【請求項１２】
電気光学装置の複数のデータ線を駆動するための表示ドライバであって、
請求項１乃至１１のいずれか記載の基準電圧選択回路と、
前記基準電圧選択回路からの複数の基準電圧の中から、階調データに対応した基準電圧を選択し、データ電圧として出力する電圧選択回路と、
前記データ電圧に基づいて前記データ線を駆動する駆動回路とを含むことを特徴とする表示ドライバ。
【請求項１３】
複数の走査線と、
複数のデータ線と、
前記複数の走査線の１つと前記複数のデータ線の１つとにより特定される画素電極と、
前記複数の走査線を走査する走査ドライバと、
前記複数のデータ線を駆動する請求項１２記載の表示ドライバとを含むことを特徴とする電気光学装置。
【請求項１４】
請求項１２記載の表示ドライバを含むことを特徴とする電子機器。
【請求項１５】
請求項１３記載の電気光学装置を含むことを特徴とする電子機器。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正の内容】
【００２５】
また本発明は、
高電位側電源電圧と接地電源電圧との間の複数の基準電圧を選択するための基準電圧選択回路であって、
電位の高い順又は電位の低い順に並ぶ第１〜第３の選択用電圧のうちの前記第１の選択用電圧を、電位の高い順又は低い順に並ぶ第１及び第２の基準電圧のうちの前記第１の基準電圧として出力するための第１のスイッチ素子と、
前記第２の選択用電圧を前記第１の基準電圧として出力するための第２のスイッチ素子と、
前記第２の選択用電圧を前記第２の基準電圧として出力するための第３のスイッチ素子と、
前記第３の選択用電圧を前記第２の基準電圧として出力するための第４のスイッチ素子とを含み、
前記第１のスイッチ素子が、
各ビットのデータが各選択用電圧に対応付けられ基準電圧として出力するか否かを示す少なくとも３ビットのガンマ補正データの第１のビットのデータによりイネーブルに設定されたことを条件に、前記第１の選択用電圧を前記第１の基準電圧として出力し、
前記第２のスイッチ素子が、
前記ガンマ補正データの第１のビットのデータによりディセーブルに設定され、且つ前記ガンマ補正データの第２のビットのデータによりイネーブルに設定されたことを条件に、前記第２の選択用電圧を前記第１の基準電圧として出力し、
前記第３のスイッチ素子が、
前記ガンマ補正データの第１のビットのデータによりイネーブルに設定され、且つ前記ガンマ補正データの第２のビットのデータによりイネーブルに設定されたことを条件に、前記第２の選択用電圧を前記第２の基準電圧として出力し、
前記第４のスイッチ素子が、
前記ガンマ補正データの第１のビットのデータによりイネーブルに設定され、且つ前記ガンマ補正データの第２のビットのデータによりディセーブルに設定され、且つ前記ガンマ補正データの第３のビットのデータによりイネーブルに設定されたことを条件に、前記第３の選択用電圧を前記第２の基準電圧として出力し、
前記第３の選択用電圧として前記高電位側電源電圧が供給され、
前記第３の選択用電圧の電位が高電位側電源電位より高電位のとき、前記第４のスイッチ素子をバイパスするバイパス回路を含む基準電圧選択回路に関係する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正の内容】
【００２６】
また本発明に係る基準電圧選択回路では、
前記バイパス回路が、
前記高電位側電源電圧がゲートに供給されるｐ型ＭＯＳトランジスタと、
そのソース及びドレインがそれぞれ前記ｐ型ＭＯＳトランジスタのソース及びドレインに接続され、前記接地電源電圧がゲートに供給されるｎ型ＭＯＳトランジスタとを含み、
前記バイパス回路が、
前記第４のスイッチ素子と並列に設けられてもよい。