(57)【要約】【課題】積層された回路素子間のノイズ伝搬を好適に抑制することのできる半導体モジュールを提供する。【解決手段】半導体モジュールは、多層基板２０と、多層基板２０の上に実装された第１の回路素子３０と、第１の回路素子３０に積層された第２の回路素子５０と、第１の回路素子３０と第２の回路素子５０との間に設けられ、アンテナ導体部３ａを含むインターポーザ基板１０と、多層基板２０の上に実装され、アンテナ導体部３ａと接続された受動素子４０と、各素子を封止する封止樹脂層７０と、を備える。ここで、アンテナ導体部３ａは、螺旋形状に形成された配線パターンからなり、その両端はボンディングワイヤ６０ｂを介して受動素子４０と接続される。これにより、アンテナ導体部３ａは受動素子４０が介挿されたループアンテナとして機能する。【選択図】図１
2008182207.tif 000002
【特許請求の範囲】
【請求項１】
第１の回路素子と、
前記第１の回路素子の上層に設けられ、ループアンテナとして機能する導体部と、
前記導体部の上層に積層された第２の回路素子と、
を備える半導体モジュール。
【請求項２】
前記導体部は、上面から見て前記第１の回路素子と前記第２の回路素子とが重なる共通領域の少なくとも一部を遮蔽するように、前記第１の回路素子と前記第２の回路素子との間に重畳して配置されていることを特徴とした請求項１に記載の半導体モジュール。
【請求項３】
前記導体部は、前記第１の回路素子と前記第２の回路素子の少なくとも一方に部分的に含まれるノイズ発生源となる回路領域を選択的に覆うように重畳して配置されていることを特徴とした請求項２に記載の半導体モジュール。
【請求項４】
前記導体部は、前記第２の回路素子の外縁を超えた位置に外縁を有していることを特徴とした請求項１に記載の半導体モジュール。
【請求項５】
前記導体部のループアンテナの共振作用により前記第１の回路素子と前記第２の回路素子との間のノイズ伝播を減衰させていることを特徴とした請求項１〜４のいずれか一項に記載の半導体モジュール。
【請求項６】
前記導体部は、この導体部が形成するループアンテナの給電点に受動素子がさらに接続されていることを特徴とした請求項１〜４のいずれか一項に記載の半導体モジュール。
【請求項７】
前記導体部と前記受動素子との共振作用により前記第１の回路素子と前記第２の回路素子との間のノイズ伝播を減衰させていることを特徴とした請求項６に記載の半導体モジュール。
【請求項８】
前記導体部は、螺旋形状を有することを特徴とする請求項１〜７のいずれか一項に記載の半導体モジュール。
【請求項９】
請求項１〜８のいずれか一項に記載の半導体モジュールを搭載したことを特徴とする携帯機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体モジュールに関し、特に複数の回路素子が積層された半導体モジュールおよび半導体モジュールを搭載する携帯機器に関する。
【背景技術】
【０００２】
近年、電子機器に使用される回路装置の小型化・高機能化を実現するパッケージ技術として、複数の回路素子を積層により混載する多段スタック構造（マルチチップパッケージ構造）が知られている。しかしながら、こうした多段スタック構造の回路装置では、たとえば、アナログ回路が形成された回路素子とデジタル回路が形成された回路素子とを積層して混載しようとすると、高速動作するデジタル回路を有する回路素子において発生する高周波ノイズ（高周波成分を有するノイズ）が、ノイズの影響を受けやすいアナログ回路を有する回路素子に伝播され、アナログ回路を有する回路素子の動作を阻害することがある。これにより回路装置の動作が不安定になり、その信頼性が低下する。
【０００３】
こうしたノイズ伝播の対策として、特許文献１には、アナログ回路が形成された半導体チップ（アナログ回路を有する回路素子）とデジタル回路が形成された半導体チップ（デジタル回路を有する回路素子）との間に、接地電位に保持される伝熱導電体（金属板）を介挿することにより、回路素子間のノイズ伝播を遮ることが開示されている。
【０００４】
また、特許文献２には、電磁輻射源（デジタル回路を有する回路素子）の外縁部に金属配線で空中線回路（アンテナ）を設けて、電磁輻射源から発生する不要輻射（ノイズ）を空中線回路に吸収させることにより、電磁輻射源からのノイズ伝播を抑制することが開示されている。
【特許文献１】特開２００４−１１１６５６号公報
【特許文献２】特開２００２−２７１０８８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に開示される方法では、デジタル回路を有する回路素子から金属板に伝播するノイズ（特に高周波成分を有するノイズ）により金属板の面内に電位変動が生じる。そして、この電位変動が金属板を介して接地配線（接地点）に伝播するまでの間に、伝播経路上にあるアナログ回路を有する回路素子に対しこの電位変動がノイズとして伝播してしまうことがある。
【０００６】
また、特許文献２に開示される方法では、デジタル回路を有する回路素子とアナログ回路を有する回路素子とを同一平面状に平置きにする構造であれば効果的であるものの、外縁部にアンテナを設けた回路素子を積層して多段スタック構造にしても、回路素子間の垂直方向のノイズ抑制には効果的に機能しない。
【０００７】
本発明はこうした状況に鑑みてなされたものであり、その目的は、積層された回路素子間のノイズ伝播を好適に抑制することのできる半導体モジュールを提供することにある。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明に係る半導体モジュールは、第１の回路素子と、第１の回路素子の上層に設けられ、ループアンテナとして機能する導体部と、導体部の上層に積層された第２の回路素子と、を備えることを特徴とする。
【０００９】
この発明によれば、第１の回路素子と第２の回路素子との間にループアンテナとして機
能する導体部を設けたことによって、第１の回路素子と第２の回路素子との間のノイズの伝播をこの導体部で吸収して遮ることができる。このため、半導体モジュールの動作の安定化に寄与することができ、その信頼性を向上させることができる。
【００１０】
上記構成において、導体部は、上面から見て第１の回路素子と第２の回路素子とが重なる共通領域の少なくとも一部を遮蔽するように、第１の回路素子と第２の回路素子との間に重畳して配置されていることが好ましい。このようにすることで、第１の回路素子と第２の回路素子との間において垂直方向（上下間）の距離（間隔）が最も近いために回路素子間でノイズの影響を強く受けやすい共通領域を導体部が遮蔽するように重畳して配置するので、各回路素子から生じるノイズをより確実に導体部で吸収して遮ることができる。
【００１１】
上記構成において、導体部は、第１の回路素子と第２の回路素子の少なくとも一方に部分的に含まれるノイズ発生源となる回路領域を選択的に覆うように重畳して配置するようにしてもよい。この場合、強く影響を及ぼしやすいノイズ発生源となる回路領域を導体部が選択的に覆うように重畳して配置するので、こうした回路領域を有する回路素子からのノイズ伝播をより確実に遮ることができる。
【００１２】
上記構成において、導体部は、第２の回路素子の外縁を超えた位置に外縁を有するようにしてもよい。このようにすることで、第２の回路素子の外縁を超えた部分の導体部から熱を放散できるようになり、ノイズ吸収により生じる導体部の温度上昇を低減（抑制）することができる。このため、導体部のループアンテナとしての性能特性を安定化することができ、ノイズの伝播を安定して遮ることができる。
【００１３】
上記構成において、導体部のループアンテナの共振作用により第１の回路素子と第２の回路素子との間のノイズ伝播を減衰させていることが好ましい。このようにすることで、回路素子間のノイズ伝播をより効果的に、且つ、より確実に抑制することができる。
【００１４】
上記構成において、導体部は、この導体部が形成するループアンテナの給電点に受動素子がさらに接続されていることが好ましい。この場合、導体部に接続する受動素子の特性を制御することで、吸収して遮るノイズの周波数や帯域を調整することができ、より効果的にノイズ伝播を低減することができる。
【００１５】
上記構成において、導体部および受動素子との共振作用により第１の回路素子と第２の回路素子との間のノイズ伝播を減衰させていることが好ましい。このようにすることで、回路素子間のノイズ伝播をより確実に低減することができる。
【００１６】
上記構成において、導体部は、螺旋形状（以下、スパイラル形状を含む。）を有していてもよい。
【００１７】
本発明の別の態様は、携帯機器である。この携帯機器は、上述のいずれかの半導体モジュールを搭載しているとよい。
【発明の効果】
【００１８】
本発明によれば、積層された回路素子間のノイズ伝搬を好適に抑制することのできる半導体モジュールが提供される。
【発明を実施するための最良の形態】
【００１９】
以下、本発明を具現化した実施形態について図面に基づいて説明する。なお、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００２０】
（第１実施形態）
図１は第１実施形態に係る半導体モジュールの構成を示す断面図であり、図２は第１実施形態に係る半導体モジュールの平面図（上面図）である。第１実施形態の半導体モジュールは、多層基板２０と、多層基板２０の上に実装された第１の回路素子３０と、第１の回路素子３０に積層された第２の回路素子５０と、第１の回路素子３０と第２の回路素子５０との間に設けられ、アンテナ導体部３ａを含むインターポーザ基板１０と、多層基板２０の上に実装され、アンテナ導体部３ａと接続された受動素子４０と、各素子を封止する封止樹脂層７０と、を備える。
【００２１】
多層基板２０は、たとえば、２層配線構造のベース基板であり、絶縁層２１を介して上面および下面にそれぞれ配線層２２および配線層２４を有する。配線層２２と配線層２４とは絶縁層２１を貫通するビアプラグ２３によって電気的に接続されている。絶縁層２１は、たとえば、エポキシ樹脂によって形成され、配線層２２、配線層２４、及びビアプラグ２３は、たとえば、銅（Ｃｕ）によって形成されている。また、多層基板２０の下面には配線層２４と接続された外部接続電極（はんだボール）８０が複数形成されている。
【００２２】
第１の回路素子３０は、たとえば、上面にデジタル回路が形成された回路素子であり、多層基板２０上の所定の領域にダイアタッチフィルムなどの接着材３１を介して実装されている。また、第１の回路素子３０の外周部の上面（表面）にはデジタル回路と接続された複数のパッド電極３０ａが設けられ、金などのボンディングワイヤ６０ａによって多層基板２０の上面に設けられたパッド電極部（配線層２２）と電気的に接続されている。
【００２３】
第２の回路素子５０は、たとえば、上面にアナログ回路が形成された回路素子であり、第１の回路素子３０の上層に積層されている。第２の回路素子５０の寸法は第１の回路素子３０の寸法よりも小さく、第２の回路素子５０の全体が第１の回路素子３０に重畳されている。そして、第２の回路素子５０の外周部の上面（表面）にはアナログ回路と接続された複数のパッド電極５０ａが設けられ、金などのボンディングワイヤ６０ｃによって多層基板２０の上面に設けられたパッド電極部（配線層２２）と電気的に接続されている。
【００２４】
第１の回路素子３０と第２の回路素子５０との間にはループアンテナとして機能するアンテナ導体部３ａを有するインターポーザ基板１０が設けられている。インターポーザ基板１０はダイアタッチフィルムなどの接着材１１を介して第１の回路素子３０上の所定の領域に設置され、さらに第２の回路素子５０がダイアタッチフィルムなどの接着材５１を介してインターポーザ基板１０上に搭載されている。
【００２５】
受動素子４０は、たとえば、所定の容量値を有するキャパシタであり、多層基板２０上の所定の領域に実装されている。受動素子４０は銀（Ａｇ）ペーストなどの導電性接着材４１を介して多層基板２０の上面に設けられたパッド電極部（配線層２２）と電気的に接続されている。そして、このパッド電極部は金などのボンディングワイヤ６０ｂによってインターポーザ基板１０の上面（表面）のパッド電極２ｂ１と電気的に接続されている。
【００２６】
封止樹脂層７０は、多層基板２０上の全面を覆うように形成され、第１の回路素子３０、インターポーザ基板１０、受動素子４０、及び第２の回路素子５０などの各素子を封止している。この封止樹脂層７０は、各素子を外部環境から保護する機能を有する。
【００２７】
以下にインターポーザ基板１０について説明する。
【００２８】
図３は半導体モジュールにおけるインターポーザ基板の構成を示す断面図であり、図４はインターポーザ基板におけるアンテナ導体部のレイアウト図である。なお、図３は図４におけるＸ−Ｘ線での断面に相当する。
【００２９】
インターポーザ基板１０は、上層から、ソルダーレジスト層４、配線層２ｂ、ビアプラグ２ａを含む絶縁樹脂層１、アンテナ導体部３ａ、及びソルダーレジスト層５を有して構成されている。絶縁樹脂層１の上面にはブリッジ線路やパッド電極２ｂ１を含む配線層２ｂが形成され、この配線層２ｂ上にはパッド電極２ｂ１に対応する開口部４ａを有するソルダーレジスト層４が形成されている。一方、絶縁樹脂層１の下面にはアンテナ導体部３ａが形成され、このアンテナ導体部３ａ上にはソルダーレジスト層５が形成されている。さらに、配線層２ｂとアンテナ導体部３ａとは絶縁樹脂層１を貫通するビアプラグ２ａによって電気的に接続されている。なお、絶縁樹脂層１は、たとえば、エポキシ樹脂によって形成され、配線層２ｂ、ビアプラグ２ａ、及びアンテナ導体部３ａは、たとえば、銅によって形成されている。
【００３０】
アンテナ導体部３ａは、図４に示すように、螺旋形状に形成された配線パターンからなり、その両端はビアプラグ２ａおよびブリッジ線路を介して配線層２ｂのパッド電極２ｂ１にそれぞれ接続されている。そして、このパッド電極２ｂ１には、図２に示したように、ボンディングワイヤ６０ｂなどを介して受動素子４０が接続されている。こうした構成により、アンテナ導体部３ａは受動素子４０が介挿されたループアンテナとして機能するようになっている。ここで、アンテナ導体部３ａと受動素子４０との共振作用により決まる周波数（共振周波数）を第１の回路素子３０（あるいは第２の回路素子５０）からのノイズの周波数に合わせている。なお、受動素子４０が接続されたパッド電極２ｂ１はループアンテナの給電点（外部負荷との接続点）に相当する。
【００３１】
アンテナ導体部３ａの外縁（寸法）は、図４に示すように、上面から見て第１の回路素子３０と第２の回路素子５０とが重なる共通領域（図４中の破線で囲まれた領域）Ｓの外縁（寸法）よりも大きく形成され、アンテナ導体部３ａは共通領域Ｓの全体を覆うように重畳している。換言すれば、アンテナ導体部３ａは、上面から見て第１の回路素子３０と第２の回路素子５０とが重なる共通領域の少なくとも一部を遮蔽するように、第１の回路素子３０と第２の回路素子５０との間に重畳して配置されている。ここで、共通領域Ｓは、図１に示すように、第１の回路素子３０と第２の回路素子５０との間において垂直方向（上下間）の距離（間隔）が最も近いために回路素子間でノイズの影響を強く受けやすい領域である。なお、本実施形態では、第２の回路素子５０の寸法が第１の回路素子３０の寸法よりも小さく、第２の回路素子５０の全体が第１の回路素子３０に重畳しているので、ここでの共通領域Ｓは第２の回路素子５０の寸法（第２の回路素子５０の設置面積）と一致し、アンテナ導体部３ａは第２の回路素子５０の外縁を越えた位置に外縁を有する配置となっている。
【００３２】
なお、第１の回路素子３０は本発明の「第１の回路素子」、アンテナ導体部３ａは本発明の「導体部」、第２の回路素子５０は本発明の「第２の回路素子」、受動素子４０は本発明の「受動素子」、及び共通領域Ｓは本発明の「共通領域」の一例である。
【００３３】
以下にアンテナ導体部３ａによるノイズの伝播抑制について説明する。
【００３４】
積層された回路素子間に上記構成のアンテナ導体部３ａを介挿して配置する場合には、アンテナ導体部３ａは、ループアンテナとして機能し、回路素子からノイズとして放出される電磁エネルギーを吸収する。すなわち、アンテナ導体部３ａに錯交する磁界（磁束）によってアンテナ導体部３ａ内には誘導電流が流れ、アンテナ導体部３ａの内部抵抗および受動素子４０の抵抗部においてジュール熱として熱エネルギーに変換し消費される。このようにして、回路素子間に介挿したアンテナ導体部３ａによりノイズの伝播が遮られる。
【００３５】
図５は本実施形態における回路素子間のノイズ伝播抑制効果を確認するために行ったノイズの減衰度に関するシミュレーション結果である。図５中には、実施例（回路素子間に外部キャパシタと接続したアンテナ導体部を介挿した状態）との比較として、従来例１（回路素子間に金属板あるいはアンテナ導体部を介挿していない状態）および従来例２（回路素子間に接地電位に保持した金属板を介挿した状態）の結果を合わせて示している。なお、実施例では、アンテナ導体部のインダクタンス値（Ｌ）を１００ｎＨ、外部キャパシタの容量値（Ｃ）を１．０ｐＦとしている。
【００３６】
図５に示すように、実施例では、従来例１と比較してアンテナ導体部を介挿することで
ノイズの減衰度が全体的に増加している。このように、回路素子間に介挿するアンテナ導体部がノイズ伝播抑制に有効であることが分かる。また、実施例では、ノイズの周波数に対する減衰度に選択性が見られ、特定の周波数領域において従来例２よりもノイズの減衰度がさらに増加している。
【００３７】
図６は外部キャパシタの容量値を変化させた際のノイズ減衰度に関するシミュレーション結果である。ここでは、アンテナ導体部のインダクタンス値（Ｌ）を１００ｎＨに固定し、アンテナ導体部に接続された外部キャパシタの容量値（Ｃ）を０．５ｐＦ〜２０ｐＦの範囲で変化させた場合の結果を示している。
【００３８】
図６に示すように、外部キャパシタの容量値を変化させることにより、その容量値に対応する特定の周波数領域においてノイズの減衰度が増加している。この特定の周波数はアンテナ導体部とキャパシタの定数値により決まる共振周波数であり、この共振周波数およびその近傍の領域では効果的にノイズ伝播を低減することができることが分かる。
【００３９】
以上のように、回路素子間にアンテナ導体部（キャパシタを含む）を介挿することで、回路素子間のノイズ伝播を抑制することができ、さらに吸収したいノイズの周波数（回路素子から発生するノイズの周波数）に上記共振周波数を合わせることで、回路素子間のノイズ伝播をより効果的に、且つ、より確実に抑制することができる。
【００４０】
（製造方法）
図７は第１実施形態のインターポーザ基板の形成方法を説明するための断面図であり、図８は第１実施形態に係る半導体モジュールの製造プロセスを説明するための断面図である。
【００４１】
まず、図７（Ａ）に示すように、絶縁樹脂層１の両面（上面および下面）に第１の銅箔２ｚおよび第２の銅箔３ｚがそれぞれ形成されたシートを準備する。
【００４２】
図７（Ｂ）に示すように、リソグラフィ技術およびエッチング技術を用いてビアホール１ａ（図７（Ｃ）参照）の形成領域に位置する第１の銅箔２ｚを除去する。これにより、絶縁樹脂層１におけるビアホール１ａの形成領域が露出される。
【００４３】
図７（Ｃ）に示すように、第１の銅箔２ｚの上方から炭酸ガスレーザまたはＵＶレーザを照射することによって絶縁樹脂層１の露出した上面（表面）から第２の銅箔３ｚに達するまでの領域を除去する。ここで、第２の銅箔３ｚはストッパ層として機能する。これにより、絶縁樹脂層１にこれを貫通するビアホール１ａを形成する。
【００４４】
図７（Ｄ）に示すように、無電解めっき法を用いて第１の銅箔２ｚの表面およびビアホール１ａの内面上に銅をめっきする。続いて、電解めっき法を用いて第１の銅箔２ｚの表面およびビアホール１ａの内部に銅（Ｃｕ）をめっきする。なお、本実施形態では、めっき液中に抑制剤および促進剤を添加することによって、抑制剤を第１の銅箔２ｚの表面上に吸着させるとともに、促進剤をビアホール１ａの内面上に吸着させる。これにより、ビアホール１ａの内面上の銅めっきの厚みを大きくすることができるので、ビアホール１ａ内に銅を埋め込むことができる。その結果、図７（Ｄ）に示したように、絶縁樹脂層１上に銅めっき層２が形成されるとともに、ビアホール１ａ内にビアプラグ２ａが埋め込まれる。また、この一連のめっき処理の際、下面側の第２の銅箔３ｚにも同様に銅がめっき形成され、銅めっき層３が形成される。
【００４５】
図７（Ｅ）に示すように、リソグラフィ技術およびエッチング技術を用いて銅めっき層２をパターニングする。この際、下面側にはレジスト保護膜（図示せず）を形成し銅めっき層３を保護しておく。これにより、ブリッジ線路やパッド電極２ｂ１などの配線パター
ンを有する配線層２ｂが形成される。
【００４６】
図７（Ｆ）に示すように、リソグラフィ技術およびエッチング技術を用いて下面側の銅めっき層３をパターニングする。この際、上面側にはレジスト保護膜（図示せず）を形成し配線層２ｂを保護しておく。これにより、図４に示したようなスパイラル形状を有するアンテナ導体部３ａが形成される。
【００４７】
図７（Ｇ）に示すように、上面側の絶縁樹脂層１および配線層２ｂを覆うように、配線層２ｂのパッド電極２ｂ１に対応する領域に開口部４ａを有するソルダーレジスト層４を形成する。さらに、下面側の絶縁樹脂層１およびアンテナ導体部３ａを覆うように、ソルダーレジスト層５を形成する。なお、ソルダーレジスト層４およびソルダーレジスト層５は、それぞれ配線層２ｂおよびアンテナ導体部３ａを保護する機能を有する。
【００４８】
このように製造したインターポーザ基板１０を別途用意しておき、以下に説明する第１実施形態での半導体モジュールの製造プロセスに採用する。
【００４９】
まず、図８（Ａ）に示すように、２層配線構造を有する多層基板２０を用意する。この多層基板２０は、上層から、ソルダーレジスト層２５、配線層２２、ビアプラグ２３を含む絶縁層２１、配線層２４、及びソルダーレジスト層２６を有して構成され、たとえば、先のインターポーザ基板１０と同様の製法にて製造することができる。なお、ソルダーレジスト層２５には所定のパッド電極部に対応する開口部２５ａが形成され、ソルダーレジスト層２６には所定の外部接続電極（はんだボール）８０に対応する開口部２６ａが形成されている。
【００５０】
図８（Ｂ）に示すように、上面（表面）の外周部にパッド電極３０ａを有する第１の回路素子３０を、多層基板２０上の所定の領域にダイアタッチフィルムなどの接着材３１を介して実装する。ここで、第１の回路素子３０として、たとえば、表面にデジタル回路が形成された回路素子を採用している。引き続き、所定の容量値を有するキャパシタである受動素子４０を多層基板２０上の所定の領域に実装し、銀（Ａｇ）ペーストなどの導電性接着材４１を介して多層基板２０の上面に設けられた配線層２２のパッド電極部と電気的に接続する。
【００５１】
図８（Ｃ）に示すように、アンテナ導体部３ａを有するインターポーザ基板１０を、ダイアタッチフィルムなどの接着材１１を介して第１の回路素子３０上の所定の領域に重畳するように設置する。なお、アンテナ導体部３ａを有するインターポーザ基板１０の形成方法は上記の通りである。
【００５２】
図８（Ｄ）に示すように、上面（表面）の外周部にパッド電極５０ａを有する第２の回路素子５０を、インターポーザ基板１０上の所定の領域にダイアタッチフィルムなどの接着材５１を介して実装する。ここで、第２の回路素子５０として、たとえば、表面にアナログ回路が形成された回路素子を採用している。なお、第２の回路素子５０の寸法を第１の回路素子３０の寸法よりも小さくし、第２の回路素子５０の全体を第１の回路素子３０の上層に重畳するとともに、インターポーザ基板１０におけるアンテナ導体部３ａを第２の回路素子５０の外縁を越えた位置に外縁を有する配置としている。
【００５３】
図８（Ｅ）に示すように、第１の回路素子３０のパッド電極３０ａ、インターポーザ基板１０のパッド電極２ｂ１、及び第２の回路素子５０のパッド電極５０ａと、これらに対応して多層基板２０の上面に設けられた配線層２２のパッド電極部との間をそれぞれ金などのボンディングワイヤ６０ａ，６０ｂ，６０ｃにより電気的に接続する。これにより、インターポーザ基板１０におけるアンテナ導体部３ａは受動素子４０と接続され、受動素子４０を介挿したループアンテナとして機能させることができるようになる。引き続き、多層基板２０上に設けられた第１の回路素子３０、インターポーザ基板１０、受動素子４０、及び第２の回路素子５０を保護するために、封止樹脂層７０を多層基板２０上の全面を覆うように形成する。
【００５４】
最後に、図１に示したように、はんだ印刷法を用いてソルダーレジスト層２６の開口部２６ａから露出する部分の配線層２４に対して外部接続端子として機能する外部接続電極（はんだボール）８０を形成する。
【００５５】
これらの工程により、先の図１に示した第１実施形態の半導体モジュールが製造される。
【００５６】
この第１実施形態の半導体モジュールによれば、以下のような効果を得ることができるようになる。
【００５７】
（１）第１の回路素子３０と第２の回路素子５０との間にループアンテナとして機能するアンテナ導体部３ａを介挿して設けたことによって、第１の回路素子３０と第２の回路素子５０との間のノイズの伝播をこのアンテナ導体部３ａで吸収して遮ることができる。このため、半導体モジュールの動作の安定化に寄与することができ、こうした半導体モジュールの信頼性を向上させることができる。
【００５８】
（２）アンテナ導体部３ａを上面から見て第１の回路素子３０と第２の回路素子５０とが重なる共通領域Ｓを覆うように重畳して配置したことで、第１の回路素子３０と第２の回路素子５０との間において垂直方向（上限間）の距離（間隔）が最も近いために回路素子間でノイズの影響を強く受けやすい共通領域Ｓを、アンテナ導体部３ａが覆うように重畳して配置するので、各回路素子から生じるノイズをより確実にアンテナ導体部３ａで吸収して遮ることができる。
【００５９】
（３）アンテナ導体部３ａを第２の回路素子５０の外縁を超えた位置に外縁を有するように配置したことで、第２の回路素子５０の外縁を超えた部分のアンテナ導体部３ａから熱を放散できるようになり、ノイズ吸収により生じるアンテナ導体部３ａの温度上昇を低減（抑制）することができる。このため、アンテナ導体部３ａのループアンテナとしての性能特性を安定化することができ、回路素子間のノイズの伝播を安定して遮ることができる。
【００６０】
（４）アンテナ導体部３ａをこのアンテナ導体部３ａが形成するループアンテナの給電点に受動素子４０をさらに接続したことで、アンテナ導体部３ａに接続する受動素子４０の特性を制御することで、吸収して遮るノイズの周波数や帯域を調整することができ、より効果的にノイズ伝播を低減することができる。
【００６１】
（５）アンテナ導体部３ａと受動素子４０との共振作用により決まる周波数（共振周波数）を回路素子からのノイズの周波数に合わせることで、回路素子間のノイズ伝播をより確実に低減することができる。
【００６２】
（第２実施形態）
図９は第２実施形態のインターポーザ基板におけるアンテナ導体部のレイアウト図である。第１実施形態と異なる箇所は、インターポーザ基板１０におけるアンテナ導体部３ａ１が、螺旋形状に形成された配線パターンからミアンダ形状に形成された配線パターンになっていることである。ここで、アンテナ導体部３ａ１の外縁（寸法）は、第１実施形態と同様、上面から見て第１の回路素子３０と第２の回路素子５０とが重なる共通領域（破線内の領域）Ｓの外縁（寸法）よりも大きく形成され、アンテナ導体部３ａ１は共通領域Ｓの全体を覆うように重畳している。それ以外については、先の第１実施形態と同様である。なお、アンテナ導体部３ａ１は本発明の「導体部」の一例である。
【００６３】
このようなアンテナ導体部３ａ１を有するインターポーザ基板１０は一般に知られる単層配線基板の製造方法を採用することで形成することができる。
【００６４】
この第２実施形態の半導体モジュールによれば、上記（１）〜（５）の効果に加え、以下のような効果を得ることができるようになる。
【００６５】
（６）アンテナ導体部３ａ１をミアンダ形状の配線パターンとしたことで、第１実施形態のアンテナ導体部３ａの端部を引き出すためのビアプラグ２ａおよびブリッジ線路を含む配線層２ｂが不要となり、インターポーザ基板１０を単層配線基板で構成することが可能となる。このため、インターポーザ基板１０を薄く形成することができるので、これを搭載する半導体モジュールの薄型化を図ることができる。
【００６６】
（７）アンテナ導体部３ａ１をミアンダ形状の配線パターンとしたことで、インターポーザ基板１０を単層配線基板で形成することが可能になり、製造工数を削減することができる。このため、半導体モジュールの製造コストの低コスト化を図ることができる。
【００６７】
（第３実施形態）
図１０は第３実施形態のインターポーザ基板におけるアンテナ導体部のレイアウト図である。第１実施形態と異なる箇所は、インターポーザ基板１０におけるアンテナ導体部３ａ２が、共通領域Ｓ内における第１の回路素子３０と第２の回路素子５０の少なくとも一方に部分的に含まれるノイズ発生源となる回路領域（図１０中の破線で囲まれた領域）Ｎを選択的に覆うように重畳して配置していることである。それ以外については、先の第１実施形態と同様である。なお、アンテナ導体部３ａ２は本発明の「導体部」および回路領域Ｎは本発明の「回路領域」の一例である。
【００６８】
このようなアンテナ導体部３ａ２は、図７（Ｆ）に示した銅めっき層３のパターニング工程において、そのレイアウトを変更することで容易に製造することができる。
【００６９】
この第３実施形態の半導体モジュールによれば、上記（１）、（４）、及び（５）の効果に加え、以下の効果を得ることができるようになる。
【００７０】
（８）アンテナ導体部３ａ２を第１の回路素子３０と第２の回路素子５０の少なくとも一方に部分的に含まれるノイズ発生源となる回路領域Ｎを選択的に覆うように重畳して配置したことで、強く影響を及ぼしやすいノイズ発生源となる回路領域Ｎをアンテナ導体部３ａ２が選択的に覆うように重畳して配置するので、こうした回路領域Ｎを有する回路素子からのノイズ伝播をより確実に遮ることができる。
【００７１】
（第４実施形態）
図１１は第４実施形態のインターポーザ基板におけるアンテナ導体部のレイアウト図である。第１実施形態と異なる箇所は、共通領域Ｓ内に第１の回路素子３０と第２の回路素子５０の少なくとも一方に部分的に含まれるノイズ発生源となる回路領域が複数存在し、この回路領域が、第１の回路領域Ｎ１とこの第１の回路領域Ｎ１と異なる位置に設けられた第２の回路領域Ｎ２とからなっていること、アンテナ導体部３ａ３が、第１の回路領域Ｎ１を覆うように重畳して配置され、第１のループアンテナとして機能する第１のアンテナ導体部３ｂと、第２の回路領域Ｎ２を覆うように重畳して配置され、第２のループアンテナとして機能する第２のアンテナ導体部３ｃとからなっていることである。それ以外については、先の第１実施形態と同様である。なお、第１の回路領域Ｎ１は本発明の「第１の領域」、第２の回路領域Ｎ２は本発明の「第２の領域」、アンテナ導体部３ａ３は本発明の「導体部」、第１のアンテナ導体部３ｂは本発明の「第１の導体部」、及び第２のアンテナ導体部３ｃは本発明の「第２の導体部」の一例である。
【００７２】
このようなアンテナ導体部３ａ３は、インターポーザ基板１０の製造工程において関連する部分のレイアウトを変更することで容易に製造することができる。
【００７３】
この第４実施形態の半導体モジュールによれば、上記（１）、（４）、（５）及び（８）の効果に加え、以下のような効果を得ることができるようになる。
【００７４】
（９）共通領域Ｓ内におけるノイズ発生源となる回路領域が第１の回路領域Ｎ１とこの第１の回路領域Ｎ１と異なる位置に設けられた第２の回路領域Ｎ２とからなり、アンテナ導体部３ａ３を、第１の回路領域Ｎ１を覆うように重畳して配置され、第１のループアンテナとして機能する第１のアンテナ導体部３ｂと、第２の回路領域Ｎ２を覆うように重畳して配置され、第２のループアンテナとして機能する第２のアンテナ導体部３ｃとからなるようにしたことで、回路素子のノイズ発生源となる領域ごとに吸収するノイズの周波数や帯域を調整できるようになるので、回路素子間のノイズ伝播をより効率よく遮ることができる。
【００７５】
（第５実施形態）
図１２は第５実施形態に係る半導体モジュールの構成を示す断面図であり、図１３は第５実施形態に係る半導体モジュールの平面図（上面図）である。また、図１４は第５実施形態におけるインターポーザ基板の構成を示す断面図であり、図１５は第５実施形態のインターポーザ基板におけるアンテナ導体部のレイアウト図である。なお、図１４は図１５におけるＸ−Ｘ線での断面に相当する。
【００７６】
第５実施形態の半導体モジュールは、多層基板２０と、多層基板２０の上に実装された第１の回路素子３０と、第１の回路素子３０に積層された第２の回路素子５０と、第１の回路素子３０と第２の回路素子５０との間に設けられ、アンテナ導体部３ａ４を含むインターポーザ基板１０と、各素子を封止する封止樹脂層７０と、を備える。第１実施形態と異なる箇所は、インターポーザ基板１０におけるアンテナ導体部３ａ４に受動素子４０が接続されておらず、アンテナ導体部３ａ４および配線層２ｃにより構成される環状導体部がループアンテナとして機能するようになっていることである。それ以外については、先の第１実施形態と同様である。なお、アンテナ導体部３ａ４は本発明の「導体部」の一例である。
【００７７】
具体的には、第５実施形態のインターポーザ基板１０は、図１４に示すように、上層から、ソルダーレジスト層４、配線層２ｃ、ビアプラグ２ａを含む絶縁樹脂層１、アンテナ導体部３ａ４、及びソルダーレジスト層５を有して構成されている。絶縁樹脂層１の上面にはブリッジ線路を含む配線層２ｃが形成され、この配線層２ｃ上にはソルダーレジスト層４が形成されている。一方、絶縁樹脂層１の下面にはアンテナ導体部３ａ４が形成され、このアンテナ導体部３ａ４上にはソルダーレジスト層５が形成されている。さらに、配線層２ｃとアンテナ導体部３ａ４とは絶縁樹脂層１を貫通するビアプラグ２ａによって電気的に接続されている。なお、各材料には第１実施形態と同様の材料が採用される。
【００７８】
アンテナ導体部３ａ４は、図１５に示すように、螺旋形状に形成された配線パターンからなり、その両端はビアプラグ２ａおよびブリッジ線路を介する配線層２ｃにより接続されている。こうした構成により、アンテナ導体部３ａ４は環状導体となり、無給電点（第１実施形態における２箇所の給電点が、配線層２ｃにより接続されてアンテナ導体部３ａ４全体に分布して消失した状態）のループアンテナとして機能するようになる。したがって、積層された２つの回路素子間に上記構成のアンテナ導体部３ａ４を介挿して配置する場合には、アンテナ導体部３ａ４は、ループアンテナとして回路素子からノイズとして放出される電磁エネルギーを吸収する。すなわち、アンテナ導体部３ａ４に錯交する磁界（磁束）によってアンテナ導体部３ａ４内には誘導電流が流れ、アンテナ導体部３ａ４の内部抵抗によりジュール熱として熱エネルギーに変換し消費される。第５実施形態の半導体モジュールでは、このようにして、回路素子間に介挿したアンテナ導体部３ａ４によりノイズの伝播が遮られる。なお、本実施形態においては、アンテナ導体部３a４の自己共振周波数およびその近傍で効果的にノイズ伝播を低減することができる。
【００７９】
アンテナ導体部３ａ４の外縁（寸法）は、図１５に示すように、上面から見て第１の回路素子３０と第２の回路素子５０とが重なる共通領域（図１５中の破線で囲まれた領域）Ｓの外縁（寸法）よりも大きく形成され、アンテナ導体部３ａ４は共通領域Ｓの全体を覆うように重畳している。
【００８０】
このようなアンテナ導体部３ａ４は、インターポーザ基板１０の製造工程において関連する部分のレイアウトを変更することで容易に製造することができる。
【００８１】
この第５実施形態の半導体モジュールによれば、上記（１）〜（３）の効果に加え、以下のような効果を得ることができるようになる。
【００８２】
（１０）アンテナ導体部３ａ４のループアンテナの共振作用により決まる周波数（自己共振周波数）を回路素子からのノイズの周波数に合わせることで、回路素子間のノイズ伝播をより効果的に、且つ、より確実に抑制することができる。
【００８３】
（１１）外部と接続することなく、インターポーザ基板１０の構成のみでアンテナ導体部３ａ４をループアンテナとして機能するようにしたことで、受動素子４０、それに関連するパッド電極部やボンディングワイヤ６０ｂが不要となり、これに対応して半導体モジュールを小型化することが可能になる。また、半導体モジュールの製造コストの低コスト化を図ることができる。
【００８４】
（第６実施形態）
図１６は第６実施形態に係る半導体モジュールの構成を示す断面図である。
【００８５】
第６実施形態の半導体モジュールは、多層基板２０と、多層基板２０の上に実装された第１の回路素子３０と、第１の回路素子３０に積層された第２の回路素子５０と、第１の回路素子３０と第２の回路素子５０との間に設けられ、アンテナ導体部３ａを含むインターポーザ基板１０と、多層基板２０の上に実装され、アンテナ導体部３ａと接続された受動素子４０と、各素子を封止する封止樹脂層７０と、を備える。
【００８６】
第６実施形態の半導体モジュールが第１実施形態の半導体モジュールと異なる箇所は、多層基板２０と第１の回路素子３０との接続をバンプ（突起電極）７２を介して行う、いわゆるフリップチップ実装を採用している点である。また、第１の回路素子３０と多層基板２０との間には、第１の回路素子と多層基板との接合部を補強するためのアンダーフィル７４が充填されている。
【００８７】
この第６実施形態の半導体モジュールによれば、上記（１）〜（３）の効果を得ることができる。
【００８８】
（第７実施形態）
図１７は第７実施形態に係る半導体モジュールの構成を示す断面図である。
【００８９】
第７実施形態の半導体モジュールは、多層基板２０と、多層基板２０の上に実装された第１の回路素子３０と、第１の回路素子３０に積層された第２の回路素子５０と、第１の回路素子３０と第２の回路素子５０との間に設けられ、アンテナ導体部３ａ４を含むインターポーザ基板１０と、各素子を封止する封止樹脂層７０と、を備える。
【００９０】
第６実施形態と異なる箇所は、インターポーザ基板１０におけるアンテナ導体部３ａ４に受動素子４０が接続されておらず、アンテナ導体部３ａ４および配線層２ｃにより構成される環状導体部がループアンテナとして機能するようになっていることである。また、インターポーザ基板１０と第２の回路素子５０との接続をバンプ（突起電極）７６を介して行う、いわゆるフリップチップ実装を採用している点も第６実施形態と異なっている。
【００９１】
なお、第７実施形態では、インターポーザ基板１０と第２の回路素子５０との間には、インターポーザ基板１０と第２の回路素子５０との接合部を補強するためのアンダーフィル７８が充填されている。それ以外については、先の第１実施形態と同様である。また、アンテナ導体部３ａ４は第５実施形態と同様なためその詳細は省略する。
【００９２】
この第７実施形態の半導体モジュールによれば、上記（１）〜（３）、（１０）、（１１）の効果を得ることができる。
【００９３】
（第８実施形態）
図１８は第８実施形態に係る半導体モジュールの構成を示す断面図である。
【００９４】
第８実施形態の半導体モジュールは、多層基板２０と、多層基板２０の一方の面上に実装された第１の回路素子３０と、多層基板２０の他方の面上に実装された第２の回路素子５０と、を備える。
【００９５】
多層基板２０は、たとえば、５層配線構造のベース基板であり、絶縁層２１を介して上面および下面にそれぞれ配線層２２および配線層２４を有する。絶縁層２１は、内部に配線層８６，８８，９０を有しており、各配線層はビアプラグ２３によって電気的に接続されている。絶縁層２１は、たとえば、エポキシ樹脂によって形成され、配線層２２、配線層２４、及びビアプラグ２３は、たとえば、銅（Ｃｕ）によって形成されている。また、多層基板２０の下面には配線層２４と接続された外部接続電極（はんだボール）８０が複数形成されている。
【００９６】
第１の回路素子３０は、内部に、たとえば、デジタル回路が収納され、上面にははんだによるボール状のバンプ８２が格子状に並べられている、いわゆるＢＧＡ（Ball Grid Array）タイプの回路素子である。そして、多層基板２０の下面の所定の領域にバンプ８２を介して実装されている。
【００９７】
第２の回路素子５０は、内部に、たとえば、アナログ回路が収納され、下面にははんだによるボール状のバンプ８４が格子状に並べられている。そして、多層基板２０の上面の所定の領域にバンプ８４を介して実装されている。そして、第２の回路素子５０の寸法は第１の回路素子３０の寸法よりも小さく、第２の回路素子５０の全体が第１の回路素子３０に重畳されている。
【００９８】
また、多層基板２０は、内部の配線層の一部がパターニングされた、ループアンテナとして機能するアンテナ導体部３ａ４を備えている。なお、本実施形態に係るアンテナ導体部３ａ４は、第５実施形態のようにインターポーザ基板１０の内部に設けられる代わりに多層基板２０の内部に設けられている点が第５実施形態と異なる。
【００９９】
この第８実施形態の半導体モジュールによれば、上記（１）〜（３）、（１０）、（１１）の効果を得ることができる。また、本実施形態の半導体モジュールは、多層基板２０の内部にアンテナ導体部３ａ４を設けることで、部品点数を減らすことが可能となる。
【０１００】
（第９実施形態）
図１９は第９実施形態に係る半導体モジュールの構成を示す断面図である。
【０１０１】
第９実施形態の半導体モジュールは、多層基板２０と、多層基板２０の一方の面上に実装された第１の回路素子３０と、多層基板２０の他方の面上に実装された第２の回路素子５０と、を備える。この半導体モジュールは、マザーボードやプリント基板のような実装基板９２にはんだボール８０を介して実装されている。
【０１０２】
第９実施形態の半導体モジュールが第８実施形態の半導体モジュールと異なる箇所は、第２の回路素子５０が多層基板２０にボンディングワイヤにより接続されている点である。それ以外については、先の第８実施形態と同様である。
【０１０３】
第２の回路素子５０は、たとえば、上面にアナログ回路が形成された回路素子であり、ダイアタッチフィルムなどの接着材５１を介して多層基板２０の上に搭載されている。また、第２の回路素子５０の外周部の上面（表面）にはアナログ回路と接続された複数のパッド電極５０ａが設けられ、金などのボンディングワイヤ６０ｄ，６０ｅによって多層基板２０の上面に設けられたパッド電極部（配線層２２）と電気的に接続されている。
【０１０４】
封止樹脂層７０は、多層基板２０上の全面を覆うように形成され、第２の回路素子５０を封止している。この封止樹脂層７０は、素子を外部環境から保護する機能を有する。
【０１０５】
この第９実施形態の半導体モジュールによれば、上記（１）〜（３）、（１０）、（１１）の効果を得ることができる。なお、第１の回路素子３０および第２の回路素子５０は、ともにデジタル回路であってもよい。たとえば、第１の回路素子３０を高速メモリ、第２の回路素子をＤＳＰ（Digital Signal Processor）とした場合、本実施形態に係る半導体モジュールの構成では、高速メモリの信号のノイズがＤＳＰに影響を与えることを抑制することができる。
【０１０６】
（第１０実施形態）
図２０は、第１０実施形態に係る半導体モジュールの構成を示す断面図である。
【０１０７】
第１０実施形態の半導体モジュールは、複数のパッケージを積層した、いわゆるパッケージオンパッケージの構造である。本実施形態の半導体モジュールは、多層基板２０と多層基板２０の一方の面上に実装された第１の回路素子３０とを含む第１パッケージ９４、インターポーザ基板１０とインターポーザ基板１０上に搭載された第２の回路素子５０とを含む第２パッケージ９６、とが積層されて構成されている。
【０１０８】
多層基板２０は、たとえば、４層配線構造のベース基板であり、絶縁層２１を介して上面および下面にそれぞれ配線層２２および配線層２４を有する。絶縁層２１は、内部に配線層１００，１０２を有しており、各配線層はビアプラグ２３によって電気的に接続されている。絶縁層２１は、たとえば、エポキシ樹脂によって形成され、各配線層及びビアプラグ２３は、たとえば、銅（Ｃｕ）によって形成されている。また、多層基板２０の下面には配線層２４と接続されたはんだボール８０が複数形成されている。そして、第１の回路素子３０は、バンプ７２を介して多層基板２０と接続されている。
【０１０９】
インターポーザ基板１０は、上層から、ソルダーレジスト層４、配線層１０４、ビアプラグ２ａ，２３と配線層２ｂ，１０６，１０８とアンテナ導体部３ａ４とを含む絶縁樹脂層１、配線層１１０、及びソルダーレジスト層５を有して構成されている。絶縁樹脂層１の上面にはブリッジ線路やパッド電極を含む配線層１０４が形成され、この配線層１０４上にはパッド電極に対応する開口部４ａを有するソルダーレジスト層４が形成されている。一方、絶縁樹脂層１の内部にはアンテナ導体部３ａ４が形成されている。さらに、配線層２ｂとアンテナ導体部３ａ４とはビアプラグ２ａによって電気的に接続されている。なお、絶縁樹脂層１は、たとえば、エポキシ樹脂によって形成され、配線層２ｂ，１０４，１０６，１０８，１１０、ビアプラグ２ａ，２３、及びアンテナ導体部３ａ４は、たとえば、銅によって形成されている。
【０１１０】
第２の回路素子５０は、たとえば、上面にアナログ回路が形成された回路素子であり、ダイアタッチフィルムなどの接着材５１を介して多層基板２０の上に搭載されている。また、第２の回路素子５０の外周部の上面（表面）にはアナログ回路と接続された複数のパッド電極５０ａが設けられ、金などのボンディングワイヤ６０ｄ，６０ｅによって多層基板２０の上面に設けられたパッド電極部（配線層２２）と電気的に接続されている。
【０１１１】
本実施形態に係る半導体モジュールは、上述の第１パッケージ９４上に第２パッケージ９６が積層され、はんだボール９８を介して接続されているので、アンテナ導体部３ａ４は、上面から見て第１の回路素子３０と第２の回路素子５０とが重なる共通領域の少なくとも一部を遮蔽するように、第１の回路素子３０と第２の回路素子５０との間に重畳して配置されることになる。
【０１１２】
この第１０実施形態の半導体モジュールによれば、上記（１）〜（３）、（１０）、（１１）の効果を得ることができる。また、機能の異なる複数のパッケージを備えるとともにパッケージ間のノイズの影響を抑制することが可能な半導体モジュールをより小さい面積で実現することができる。
【０１１３】
（第１１実施形態）
図２１は、第１１実施形態に係る半導体モジュールの構成を示す断面図である。
【０１１４】
第１１実施形態の半導体モジュールは、回路素子が基板に内蔵されている構造である。本実施形態の半導体モジュールは、凹部が設けられている多層基板２０と、多層基板２０の凹部にバンプ７２を介して接続されている第１の回路素子３０と、第１の回路素子３０を覆うように多層基板２０の上面に搭載されているインターポーザ基板１０と、インターポーザ基板１０とバンプ７６を介して接続されている第２の回路素子５０と、を備える。
【０１１５】
多層基板２０は、第１０実施形態と同様に４層配線構造のベース基板であり、その中央部が凹んだ形状に形成されている。インターポーザ基板１０は、上層から、ソルダーレジスト層４、配線層１０４、ビアプラグ２ａと配線層２ｂとを含む絶縁樹脂層１、アンテナ導体部３ａ４、及びソルダーレジスト層５を有して構成されている。多層基板２０とインターポーザ基板１０とは不図示の接着材や接続部材を介して互いに固定されている。なお、バンプで接続されている領域には適宜アンダーフィルを充填してもよい。
【０１１６】
この第１１実施形態の半導体モジュールによれば、上記（１）〜（３）、（１０）、（１１）の効果を得ることができる。また、機能の異なる複数の回路素子を備えるとともに回路素子間のノイズの影響を抑制することが可能な半導体モジュールをより小さい面積で実現することができる。
【０１１７】
（第１２実施形態）
図２２は、第１２実施形態に係る半導体モジュールの構成を示す断面図である。
【０１１８】
第１２実施形態の半導体モジュールは、回路素子に貫通電極が形成されている点が大きな特徴である。本実施形態の半導体モジュールは、多層基板２０と、多層基板２０上にバンプ７２を介して接続されている第１の回路素子３０と、第１の回路素子３０とバンプ１１２を介して接続されているインターポーザ基板１０と、インターポーザ基板１０とバンプ７６を介して接続されている第２の回路素子５０と、を備える。
【０１１９】
インターポーザ基板１０および多層基板２０は、第１０実施形態とほぼ同様なため説明を省略する。第１の回路素子３０は、両面をつなぐ貫通電極１１４が形成された、たとえばメモリコントローラである。第２の回路素子５０は、たとえば、２枚のメモリチップを貫通電極１１６で連結してある積層メモリである。
【０１２０】
この第１２実施形態の半導体モジュールによれば、上記（１）〜（３）、（１０）、（１１）の効果を得ることができる。また、機能の異なる複数の回路素子を備えるとともに回路素子間のノイズの影響を抑制することが可能な半導体モジュールをより小さい面積で実現することができる。
【０１２１】
（第１３実施形態）
次に、上述の半導体モジュールを備えた携帯機器について説明する。なお、携帯機器として携帯電話に搭載する例を示すが、たとえば、個人用携帯情報端末（ＰＤＡ）、デジタルビデオカメラ（ＤＶＣ）、及びデジタルスチルカメラ（ＤＳＣ）といった電子機器であってもよい。
【０１２２】
図２３は本実施の形態に係る半導体モジュールを備えた携帯電話の構成を示す図である。携帯電話２１１は、第１の筐体２１２と第２の筐体２１４が可動部２２０によって連結される構造になっている。第１の筐体２１２と第２の筐体２１４は可動部２２０を軸として回動可能である。第１の筐体２１２には文字や画像等の情報を表示する表示部２１８やスピーカ部２２４が設けられている。第２の筐体２１４には操作用ボタンなどの操作部２２２やマイク部２２６が設けられている。なお、前述の各実施形態に係る半導体モジュールはこうした携帯電話２１１の内部に搭載されている。
【０１２３】
図２４は、図２３に示した携帯電話の部分断面図（第１の筐体２１２の断面図）である。本実施の形態に係る半導体モジュール２００は、はんだバンプ１４２を介してプリント基板２２８に搭載され、こうしたプリント基板２２８を介して表示部２１８などと電気的に接続されている。また、半導体モジュール２００の裏面側（はんだバンプ１４２とは反対側の面）には金属基板などの放熱基板２１６が設けられ、たとえば、半導体モジュール２００から発生する熱を第１の筐体２１２内部にこもらせることなく、効率的に第１の筐体２１２の外部に放熱することができるようになっている。
【０１２４】
本実施形態に係る半導体モジュール２００を備えた携帯機器によれば、半導体モジュール内部の動作の安定化だけでなく、半導体モジュールから外部へ放出されるノイズをも少なくでき、ひいては携帯機器内部に搭載する他の部品へのノイズの影響を低減できるので、こうした半導体モジュール２００を搭載した携帯機器の信頼性が向上する。
【０１２５】
なお、本発明は、上記した各実施形態に限定されるものではなく、当業者の知識に基づいて各種の設計変更等の変形を加えることも可能であり、そのような変形が加えられた実施形態も本発明の範囲に含まれうるものである。たとえば、各実施形態の構成を適宜組み合わせてもよい。
【０１２６】
上記第１実施形態では、外部接続する受動素子４０としてキャパシタを採用した例を示したが、本発明はこれに限らず、たとえば、抵抗やインダクタなどの集中定数素子や配線などの分布定数素子、あるいはこれらを組み合わせて採用してもよい。この場合にも、吸収して遮るノイズの周波数や帯域を調整することができ、より効果的にノイズ伝播を低減することができる。
【０１２７】
上記第１実施形態では、インターポーザ基板１０として２層配線構造の例を示したが、本発明はこれに限らず、たとえば、３層以上の配線構造としてもよい。この場合、アンテナ導体部の設計自由度が高くなる。また、たとえば、インターポーザ基板が４層配線構造の場合、独立した２種類のループアンテナとして機能するアンテナ導体部を同一領域内に重ねて配置することや、一連のループアンテナとして機能するアンテナ導体部を異なる配線層にまたがって同一領域内に配置することができるので、前者では複数周波数のノイズ伝播を選択的に低減することができるようになり、後者では限定された平面領域内でより大きなインダクタを形成し、より低い周波数のノイズ伝播を低減することができるようになる。このため、さらに効果的にノイズ伝播を低減することができる。
【０１２８】
上記第１実施形態では、第１の回路素子３０にデジタル回路が形成され、第２の回路素子にアナログ回路が形成された例を示したが、本発明はこれに限らず、たとえば、第１の回路素子３０にアナログ回路が形成され、第２の回路素子５０にデジタル回路が形成されていてもよい。また、第１の回路素子３０あるいは第２の回路素子５０がデジタル回路およびアナログ回路が混載された回路素子であってもよい。この場合にも上記効果を享受することができる。
【０１２９】
上記第１実施形態では、第１の回路素子３０の上層に第２の回路素子５０を設けた例を示したが、本発明はこれに限らず、たとえば、第１の回路素子３０の上層に複数の回路素子を搭載し、複数の回路素子ごとにアンテナ導体部を有するインターポーザ基板を介挿するようにしてもよい。
【０１３０】
上記第１実施形態では、第２の回路素子５０の全体が第１の回路素子３０の内側に重畳する例を示したが、本発明はこれに限らず、たとえば、第２の回路素子５０が第１の回路素子３０に対して平面的にずれ、第２の回路素子５０の一部が第１の回路素子３０の外側に配置するようにしてもよい。この場合にも、上面から見て第１の回路素子３０と第２の回路素子５０とが重なる共通領域Ｓをアンテナ導体部３ａが覆うように重畳して配置することで、各回路素子から生じるノイズをアンテナ導体部３ａで吸収して遮ることができる。
【０１３１】
上記実施形態では、第２の回路素子５０の寸法が第１の回路素子３０の寸法よりも小さい例を示したが、本発明はこれに限らず、たとえば、第２の回路素子５０の寸法は第１の回路素子３０の寸法と同じであってもよく、あるいは大きくてもよい。この場合も上記効果を享受することができる。
【図面の簡単な説明】
【０１３２】
【図１】第１実施形態に係る半導体モジュールの構成を示す断面図である。
【図２】第１実施形態に係る半導体モジュールの平面図である。
【図３】第１実施形態におけるインターポーザ基板の構成を示す断面図である。
【図４】第１実施形態のインターポーザ基板におけるアンテナ導体部のレイアウト図である。
【図５】アンテナ導体部によるノイズ減衰度に関するシミュレーション結果である。
【図６】外部キャパシタの容量値を変化させた際のノイズ減衰度に関するシミュレーション結果である。
【図７】（Ａ）〜（Ｇ）第１実施形態によるインターポーザ基板の形成方法を説明するための断面図である。
【図８】（Ａ）〜（Ｅ）第１実施形態による半導体モジュールの製造プロセスを説明するための断面図である。
【図９】第２実施形態のインターポーザ基板におけるアンテナ導体部のレイアウト図である。
【図１０】第３実施形態のインターポーザ基板におけるアンテナ導体部のレイアウト図である。
【図１１】第４実施形態におけるインターポーザ基板のアンテナ導体部のレイアウト図である。
【図１２】第５実施形態に係る半導体モジュールの構成を示す断面図である。
【図１３】第５実施形態に係る半導体モジュールの平面図である。
【図１４】第５実施形態におけるインターポーザ基板の構成を示す断面図である。
【図１５】第５実施形態におけるインターポーザ基板におけるアンテナ導体部のレイアウト図である。
【図１６】第６実施形態に係る半導体モジュールの構成を示す断面図である。
【図１７】第７実施形態に係る半導体モジュールの構成を示す断面図である。
【図１８】第８実施形態に係る半導体モジュールの構成を示す断面図である。
【図１９】第９実施形態に係る半導体モジュールの構成を示す断面図である。
【図２０】第１０実施形態に係る半導体モジュールの構成を示す断面図である。
【図２１】第１１実施形態に係る半導体モジュールの構成を示す断面図である。
【図２２】第１２実施形態に係る半導体モジュールの構成を示す断面図である。
【図２３】第１３実施形態に係る携帯電話の構成を示す図である。
【図２４】図２３に示す携帯電話の部分断面図である。
【符号の説明】
【０１３３】
１・・・絶縁樹脂層、２ａ・・・ビアプラグ、２ｂ・・・ブリッジ線路などの配線層、２ｂ１・・・パッド電極、３ａ・・・アンテナ導体部などの配線層、４，５・・・ソルダーレジスト層、４ａ・・・開口部、１０・・・インターポーザ基板、１１・・・接着材、２０・・・多層基板、２１・・・絶縁層、２２・・・配線層、２３・・・ビアプラグ、２４・・・配線層、２５，２６・・・ソルダーレジスト層、２５ａ，２６ａ・・・開口部、３０・・・第１の回路素子、３０ａ・・・パッド電極、３１・・・接着材、４０・・・受動素子、４１・・・導電性接着材、５０・・・第２の回路素子、５０ａ・・・パッド電極、５１・・・接着材、６０ａ，６０ｂ，６０ｃ・・・ボンディングワイヤ、７０・・・封止樹脂層、８０・・・外部接続電極（はんだボール）。  
【図１】
2008182207.tif 000003
【図２】
2008182207.tif 000004
【図３】
2008182207.tif 000005
【図４】
2008182207.tif 000006
【図５】
2008182207.tif 000007
【図６】
2008182207.tif 000008
【図７】
2008182207.tif 000009
【図８】
2008182207.tif 000010
【図９】
2008182207.tif 000011
【図１０】
2008182207.tif 000012
【図１１】
2008182207.tif 000013
【図１２】
2008182207.tif 000014
【図１３】
2008182207.tif 000015
【図１４】
2008182207.tif 000016
【図１５】
2008182207.tif 000017
【図１６】
2008182207.tif 000018
【図１７】
2008182207.tif 000019
【図１８】
2008182207.tif 000020
【図１９】
2008182207.tif 000021
【図２０】
2008182207.tif 000022
【図２１】
2008182207.tif 000023
【図２２】
2008182207.tif 000024
【図２３】
2008182207.tif 000025
【図２４】
2008182207.tif 000026