(57)【要約】【課題】層間絶縁膜のチャネルコンタクトマスクとしての利用によりマスク数を減らしてもコンタクトホールに高濃度の異なる二つの導電型の不純物領域を出現させることが可能な半導体装置の製造方法を提供することを目的とする。【解決手段】第一導電型不純物領域（２０２）を有する層（２０）内に第二導電型不純物（２０４）を添加して製造する半導体装置（１）の製造方法であって、前記層（２０）上に層間絶縁膜（４０）を形成する工程と、前記層間絶縁膜（４０）に貫通部（ＣＨ１）を形成する工程と、前記層間絶縁膜の貫通部（ＣＨ１）を通じて前記層（２０）に前記第二導電型不純物（２０４）を注入する工程と、前記層間絶縁膜の前記貫通部（ＣＨ１）を広げてコンタクトホール（ＣＨ２）を形成する工程と、を有する。【選択図】  図１
2008166549.tif 000002
【特許請求の範囲】
【請求項１】
第一導電型不純物領域を有する層内に第二導電型不純物を添加して製造する半導体装置の製造方法であって、
前記層上に層間絶縁膜を形成する工程と、
前記層間絶縁膜に貫通部を形成する工程と、
前記層間絶縁膜の貫通部を通じて前記層に前記第二導電型不純物を注入する工程と、
前記層間絶縁膜の前記貫通部を広げてコンタクトホールを形成する工程と、
を特徴とする半導体装置の製造方法。
【請求項２】
前記層間絶縁膜に貫通部を形成する工程において、
前記貫通部形成後の層間絶縁膜の形状が、前記層内に形成される前記第二導電型不純物の拡散領域が入り込むことにより狭まった後の前記第一導電型不純物領域が前記コンタクトホールの位置に出現するような前記層間絶縁膜の最終形状に相似する形状になるように前記貫通部を形成し、
前記コンタクトホールを形成する工程において、
等方性エッチングにより前記層間絶縁膜を前記最終形状にすることにより、前記貫通部を広げてコンタクトホールを形成する、
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記半導体装置は、
トレンチゲート構造の絶縁ゲート半導体装置である、
ことを特徴とする請求項１又は請求項２に記載の半導体装置の製造方法。
【請求項４】
トレンチ構造のゲート電極に隣接して第一導電型不純物領域を有するチャネル層内に第二導電型不純物を添加して製造するゲート絶縁半導体装置の製造方法であって、
前記チャネル層の上に層間絶縁膜を形成する工程と、
前記チャネル層内に形成される前記第二導電型不純物の拡散領域が入り込むことにより狭まった後の前記第一導電型不純物領域がコンタクトホールの位置に出現するような前記層間絶縁膜の最終形状に相似する形状になるように前記層間絶縁膜に貫通部を形成する工程と、
前記貫通部を通じて前記チャネル層に前記第二導電型不純物を注入する工程と、
等方性エッチングにより前記層間絶縁膜を前記最終形状にする工程と、
を特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特にＭＯＳＦＥＴやＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ ＢｉｐｏｌｏｒＴｒａｎｓｉｓｔｏｒ）等の絶縁ゲート半導体装置のコンタクトホールの製造方法に関する。
【背景技術】
【０００２】
トレンチゲート構造を有するＭＯＳＦＥＴ又はＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ ＢｉｐｏｌｏｒＴｒａｎｓｉｓｔｏｒ）等の絶縁ゲート半導体装置は、チャネル層表面の、ソース電極が形成されるコンタクトホールの位置に、ｎ＋型不純物領域とｐ＋型不純物領域を有している。
【０００３】
上記のｎ＋型不純物領域とｐ＋型不純物領域は、主に、半導体装置のチャネル層の表面をレジストマスクで覆い、イオン注入法によりチャネル層内部にイオン化された不純物（ｎ型不純物又はｐ型不純物）を注入し熱拡散するなどして形成される。
【０００４】
ｎ＋型不純物領域とｐ＋型不純物領域の形成手順とコンタクトホールの形成手順は、次の如くである。即ち、チャネル層上にフォトリソグラフィ法によりレジストマスクを形成し、チャネル層の表面にｎ型不純物を注入してｎ＋型不純物領域を形成する。その後上記チャネル層上にフォトリソグラフィ法によりレジストマスク（「チャネルコンタクトマスク」と呼ぶ）を形成し、チャネル層の表面にｐ型不純物を注入してｐ＋型不純物領域を形成する。そしてその後で、チャネル層上に層間絶縁膜を設け、チャネル層に形成されたｎ＋型不純物領域の一部とｐ＋型不純物領域が出現するように、フォトリソグラフィ法により層間絶縁膜上にレジストマスク（「コンタクトマスク」と呼ぶ）を形成して、エッチングにより層間絶縁膜にコンタクトホールを形成する。
【０００５】
このように、一般的には、層間絶縁膜にコンタクトホールを形成するためのマスクと、不純物を注入するためのマスクとは異なるものが使用される。
一方、昨今では、半導体装置の製造に使用するマスクの数を減らすような試みもある。例えば、フォトリソグラフィ法によるチャンネルコンタクトマスクの製造を省いたものがある。即ち、ｎ＋型不純物領域が設けられたチャネル層の上に層間絶縁膜を設け、フォトリソグラフィ工程を通じて層間絶縁膜をエッチングしてコンタクトホールを狙いの形状（最終形状）にしておく。それから、レジストマスクの替わりに層間絶縁膜をチャネルコンタクトマスクとして使用してチャネル層にｐ型不純物を注入する。（例えば特許文献１等）。
【特許文献１】特開２００６−２２８９０６号公報（段落「００３１」−「００５９」等）
【特許文献２】特開２００６−４９４０１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述したように、ＭＯＳＦＥＴやＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ ＢｉｐｏｌｏｒＴｒａｎｓｉｓｔｏｒ）等の絶縁ゲート半導体装置は、コンタクトホールの位置においてｎ＋型不純物領域とｐ＋型不純物領域とが出現する構造を採っている。
【０００７】
ところが、ｐ＋型不純物領域は、ｐ型不純物が注入された後の工程で熱拡散し、ｎ＋型不純物領域に入り込む。
半導体装置の製造に使用するマスクの数を減らす試みはあるものの、上述の層間絶縁膜のチャネルコンタクトマスクとしての利用によりマスク数を減らす場合において、ｐ型不純物がｎ＋型不純物領域に入り込むことによりコンタクトホールにおける高濃度のｎ＋型不純物領域がなくなる。これは、コンタクトホールに形成されるソース電極と上記ｎ＋型不純物領域とのコンタクト性の低下に直接繋がるため問題である。
【０００８】
なお、特許文献１では、コンタクトホールからチャンネル層内へのｐ型不純物の注入をｎ＋型不純物領域よりも深い位置に濃度ピークがくるように注入する、すなわちイオンをより高い電圧で加速してチャネル層内へ打ち込むようにしている。この場合、チャネル層表面のｎ＋型不純物領域がない領域にはｐ型不純物の拡散によりｐ＋型不純物領域が現れ、ｎ＋型不純物領域がある場合には、拡散したｐ型不純物はｎ＋型不純物領域の深い位置にｐ＋型不純物領域形成されてチャネル層表面に到達しないとされている。
【０００９】
本発明は、上記問題に鑑みてなされたものであり、層間絶縁膜のチャネルコンタクトマスクとしての利用によりマスク数を減らしてもコンタクトホールに高濃度の異なる二つの導電型の不純物領域を出現させることが可能な半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明は上記課題を解決するために以下のように構成する。
本発明の半導体装置の製造方法の態様の一つは、第一導電型不純物領域を有する層内に第二導電型不純物を添加して製造する半導体装置の製造方法であって、前記層上に層間絶縁膜を形成する工程と、前記層間絶縁膜に貫通部を形成する工程と、前記層間絶縁膜の貫通部を通じて前記層に前記第二導電型不純物を注入する工程と、前記層間絶縁膜の前記貫通部を広げてコンタクトホールを形成する工程と、を有する。
【００１１】
なお、前記層間絶縁膜に貫通部を形成する工程において、前記貫通部形成後の層間絶縁膜の形状が、前記層内に形成される前記第二導電型不純物の拡散領域が入り込むことにより狭まった後の前記第一導電型不純物領域が前記コンタクトホールの位置に出現するような前記層間絶縁膜の最終形状に相似する形状になるように前記貫通部を形成し、前記コンタクトホールを形成する工程において、等方性エッチングにより前記層間絶縁膜を前記最終形状にすることにより、前記貫通部を広げてコンタクトホールを形成する、ことが好ましい。
【００１２】
また、前記半導体装置は、トレンチゲート構造の絶縁ゲート半導体装置であることが好ましい。
本発明の半導体装置の製造方法のその他の態様の一つは、トレンチ構造のゲート電極に隣接して第一導電型不純物領域を有するチャネル層内に第二導電型不純物を添加して製造するゲート絶縁半導体装置の製造方法であって、前記チャネル層の上に層間絶縁膜を形成する工程と、前記チャネル層内に形成される前記第二導電型不純物の拡散領域が入り込むことにより狭まった後の前記第一導電型不純物領域がコンタクトホールの位置に出現するような前記層間絶縁膜の最終形状に相似する形状になるように前記層間絶縁膜に貫通部を形成する工程と、前記貫通部を通じて前記チャネル層に前記第二導電型不純物を注入する工程と、等方性エッチングにより前記層間絶縁膜を前記最終形状にする工程と、を有する。
【発明の効果】
【００１３】
本発明により、半導体装置の製造工程においてコンタクトマスク及びチャネルコンタクトマスクの２種類のマスクの製造を一つに減らしてもコンタクトホールに高濃度の異なる二つの導電型の不純物領域を出現させることが可能になる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明を実施するための最良の形態について、図面を参照しながら詳細に説明する。
本発明の実施の形態では、トレンチゲート構造のＭＯＳＦＥＴの構造図を例に挙げて半導体装置の製造方法、特にコンタクトホールの形成方法について説明する。
【００１５】
図１は、本発明の実施の形態における半導体装置の製造方法の説明図である。同図（ａ）から（ｆ）は、コンタクトホールが形成されるまでの各工程における半導体装置の断面図である。ただし、各図は、本発明の半導体装置の製造方法に係る半導体装置の要部の断面を模式的に示しており、それ以外の箇所は図から省略しているものとする。
【００１６】
図１の半導体装置１には、図の下部側にドレイン領域１０が形成されている。また、ドレイン領域１０の上にはチャネル層２０が形成されている。そして、チャネル層２０を厚み方向（図１の上下方向）に貫通してドレイン領域１０に到達しているトレンチ構造のゲート電極３０が形成されている。また、ゲート電極３０の周囲には隣接してｎ＋型のソース領域２０２が形成されている。
【００１７】
上記各部は、例えば特開２００６−２２８９０６号公報の明細書（例えば、段落「００４０」−「００５０」等）に記載されているような製造手順で形成される。即ち、ドレイン領域１０は、ｎ＋型のシリコン半導体基板（不図示）の上にｎ−型のエピタキシャル層１０１を積層するなどして形成される。チャネル層２０（ｐ型のチャネル層）は、表面に酸化膜（不図示）を形成した後、チャネル層２０の形成領域の酸化膜をエッチングし、この酸化膜をマスクにしてチャネル層２０の全面にｐ型不純物（例えばボロン（Ｂ）等）を注入し、拡散することにより形成する。ゲート電極３０は、上記チャネル層２０を貫通してドレイン領域１０に到達するトレンチ３００を形成し、このトレンチ３００の内壁をゲート絶縁膜（酸化膜）３０１で被膜し、ゲート絶縁膜３０１で被膜したトレンチ３００にポリシリコン３０２を充填して形成する。
【００１８】
また、ソース領域２０２は、ソース領域２０２を形成したい部分を開口させたレジストマスク（不図示）を設け、このマスクを通じて、ソース領域２０２を形成したいチャネル層２０上の領域を開口する。そして、ｎ型不純物のヒ素（Ａｓ）を開口部からイオン注入して拡散し、チャネル層内にｎ＋型不純物領域であるソース領域（第一導電型不純物領域）２０２を形成する。
【００１９】
本発明の実施の形態による半導体装置の製造方法では、上述したように形成された製造途中の半導体装置に対して、先ず、チャネル層上に層間絶縁膜を形成する（工程１）。
図１（ａ）は、チャネル層２０上に層間絶縁膜４０が形成された半導体装置の要部の断面図である。
【００２０】
層間絶縁膜４０は、チャネル層２０の表面の全面にＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）などの絶縁膜及び多層膜をＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により堆積して成膜して形成される。
続いて、層間絶縁膜に貫通部を形成する（工程２）。
【００２１】
図１（ｂ）及び図１（ｃ）は、層間絶縁膜４０に貫通部を形成する過程における半導体装置の要部の断面図である。
当該貫通部は、フォトリソグラフィ工程（レジスト塗布、露光、現像）などを通じて層間絶縁膜４０上にチャネルコンタクト形成用のレジストマスク５０を形成し、これをマスクに層間絶縁膜４０をエッチングすることにより形成される。
【００２２】
例えば、層間絶縁膜４０上の全面にレジストを塗布し（図１（ｂ）の破線までレジストを塗布し）、チャネルコンタクトを形成する位置に対応する領域を露光し、現像液に浸して露光領域のレジストを除去する（図１（ｂ）の網掛け部分５００を残す）。
【００２３】
そして、ドライエッチング等（例えば反応性イオンエッチング等）の異方性エッチングにより、層間絶縁膜４０を上面からチャネル層２０の表面まで（絶縁膜および多層膜を含めて）除去して貫通部ＣＨ１を形成する（図１（ｃ））。残った層間絶縁膜４０は層間絶縁膜４００となる。
【００２４】
このようにして、チャネル層２００の表面のうちのチャネルコンタクトを形成する領域を開口する。
続いて、層間絶縁膜４００の貫通部ＣＨ１を通じてチャネル層２０に第二導電型不純物を注入する（工程３）。
【００２５】
この工程３では、例えば、ボロン（Ｂ）等のｐ型不純物をイオン注入法等によりチャネル層２０に注入して、ｐ＋型不純物領域２０４を形成する（図１（ｄ））。
ｐ＋型不純物領域２０４は、後の任意の時点において、例えば熱処理等の工程により、熱拡散する。
【００２６】
ただし、本例では、この時点で熱処理などが行われ、同図（ｅ）の矢印に示すようにｐ＋型不純物領域２０４が熱拡散してソース領域２０２の端部にｐ＋型不純物領域が入り込んだものとして、続く処理を説明する。
【００２７】
続いて、層間絶縁膜４００の貫通部ＣＨ１を広げてコンタクトホール（最終形状のコンタクトホール）ＣＨ２を形成する（工程４）。
具体的には、貫通部ＣＨ１の側面方向を広げて（層間絶縁膜５００の側面を除去して）チャネル層２０上の開口領域にソース領域２０２の高濃度部分が出現するようにする。
【００２８】
貫通部ＣＨ１を広げる方法としては、例えば等方性エッチングがある（図１（ｆ））。この場合には、予め貫通部ＣＨ１の形状を最終形状のコンタクトホールの形状に相似する形状としておく。そうすることにより、例えば、層間絶縁膜５００の露出部分をエッチング液に所定時間曝すなどすれば、層間絶縁膜５００は（絶縁膜および多層膜も含めて）膜表面から均等に除去されていき、エッチング液に曝されてから所定時間後に層間絶縁膜４００´の大きさに縮小し、貫通部ＣＨ１が最終形状のコンタクトホールＣＨ２の形状になる。
【００２９】
なお、以上のようにコンタクトホールＣＨ２を形成した後は、従来の如く、コンタクトホールＣＨ２にソース電極を形成する。例えば、図示は省略するが、特開２００６−２２８９０６号公報の明細書に記載されているように、チタン系の材料によるバリアメタル層を形成する。そして全面に例えばアルミニウム合金を５００００Å程度の膜厚にスパッタする。その後、金属とシリコン表面を安定させるために、合金化熱処理を行う。ソース電極は所望の形状にパターンニングされ、パッシベーション膜となるＳｉＮ等を設ける。
【００３０】
以上により、コンタクトホールＣＨ２からソース領域の高濃度部分を出現させることができ、ソース電極とソース領域のコンタクト性を低下させずに済む。
なお、本発明の実施の形態では、トレンチゲート構造のＭＯＳＦＥＴを例に挙げて、本発明の半導体装置の製造方法について説明した。
【００３１】
しかし、本発明の半導体装置の製造方法は、トレンチゲート構造のＭＯＳＦＥＴの製造においてのみ適用できる方法ではなく、例えばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ ＢｉｐｏｌｏｒＴｒａｎｓｉｓｔｏｒ）等の絶縁ゲート半導体装置に対して適用してもよい。
【００３２】
また、本発明の半導体装置の製造方法は、トレンチゲート構造だけでなくプレーナ型のゲート構造の半導体装置に対して適用してもよい。
それらの半導体装置に対して適用しても、ある一定の作用効果は得ることができる。
【００３３】
本発明の実施の形態により、半導体装置の製造工程においてコンタクトマスク及びチャネルコンタクトマスクの２種類のマスクの製造を一つに減らすことが可能になる。
また、半導体装置に形成したコンタクトホールに高濃度の異なる二つの導電型の不純物領域を出現させることも可能になる。
【００３４】
また、コンタクトホールに電極が形成された際には、電極と各導電型不純物領域とのコンタクト性が良好に保たれる。
また、コンタクトホールの形状と無関係にチャネルコンタクト領域の幅を自由に選択できる。つまり、コンタクトホールの最終形状によってチャネルコンタクト領域の幅が一意に決まることはなくなるため、コンタクトチャネル領域の幅の決定にある程度の自由をきかせることが可能になる。
【図面の簡単な説明】
【００３５】
【図１】本発明の実施の形態による半導体装置の製造方法の説明図である。
【符号の説明】
【００３６】
１  半導体装置
１０  ドレイン領域
１０１  エピタキシャル層
２０  チャネル層
２０２  ソース領域
２０４  ｐ＋型不純物領域
３０  ゲート電極
３００  トレンチ
３０１  ゲート絶縁膜
３０２  ポリシリコン
４０、４００層間絶縁膜
５０  レジスト膜
５００  チャネルコンタクトマスク
ＣＨ１  貫通部
ＣＨ２  コンタクトホール
【図１】
2008166549.tif 000003