(57)【要約】【課題】挿入損失の低いオフスルー回路及びこれを用いたチューナモジュールを提供する。【解決手段】高周波信号が入力される入力端子と、前記高周波信号が出力される第１の出力端子と、前記高周波信号が出力される第２の出力端子と、前記高周波信号の経路を切り替えるスイッチング回路と、を備え、前記スイッチング回路は、前記第１の出力端子と前記第２の出力端子との間に挿入され、バイアス電圧が印加されると導通状態となる半導体素子と、前記半導体素子の一方の端子に接続されたインダクタと、前記半導体素子の前記一方の端子に接続されたキャパシタと、を含み、前記半導体素子の非導通状態において、前記高周波信号は前記インダクタ及び前記キャパシタを通過して前記第１の出力端子から出力され、前記半導体素子の導通状態において、前記インダクタと前記キャパシタとの接続点は前記半導体素子の他方の端子を介して接地に接続され、前記高周波信号は前記第２の出力端子から出力されることを特徴とするオフスルー回路が提供される。【選択図】図１
2008118613.tif 000002
【特許請求の範囲】
【請求項１】
高周波信号が入力される入力端子と、
前記高周波信号が出力される第１の出力端子と、
前記高周波信号が出力される第２の出力端子と、
前記高周波信号の経路を切り替えるスイッチング回路と、
を備え、
前記スイッチング回路は、
前記第１の出力端子と前記第２の出力端子との間に挿入され、バイアス電圧が印加されると導通状態となる半導体素子と、
前記半導体素子の一方の端子に接続されたインダクタと、
前記半導体素子の前記一方の端子に接続されたキャパシタと、
を含み、
前記半導体素子の非導通状態において、前記高周波信号は前記インダクタ及び前記キャパシタを通過して前記第１の出力端子から出力され、
前記半導体素子の導通状態において、前記インダクタと前記キャパシタとの接続点は前記半導体素子の他方の端子を介して接地に接続され、前記高周波信号は前記第２の出力端子から出力されることを特徴とするオフスルー回路。
【請求項２】
高周波信号が入力される入力端子と、
前記高周波信号が出力される第１の出力端子と、
前記高周波信号が出力される第２の出力端子と、
前記高周波信号の経路を切り替える第１及び第２のスイッチング回路と、
を備え、
前記第１のスイッチング回路は、
前記第１の出力端子と前記第２の出力端子との間に挿入され、バイアス電圧が印加されると導通状態となる第１の半導体素子と、
前記第１の半導体素子の一方の端子に接続された第１のインダクタと、
前記第１の半導体素子の前記一方の端子に接続された第１のキャパシタと、
を含み、
前記第２のスイッチング回路は、
前記第１の出力端子と前記第２の出力端子との間に挿入され、バイアス電圧が印加されると導通状態となる第２の半導体素子と、
前記第２の半導体素子の一方の端子に接続された第２のインダクタと、
前記第２の半導体素子の前記一方の端子に接続された第２のキャパシタと、
を含み、
前記第１のインダクタと前記第２のキャパシタとの接続点は前記入力端子と高周波的に結合され、
前記第２のインダクタと前記第１のキャパシタとの接続点は前記第１の出力端子と高周波的に結合され、
前記第１の半導体素子と、前記第２の半導体素子と、は、同時に導通または非導通状態とされ、  
前記第１及び第２の半導体素子の非導通状態において、前記高周波信号は前記第１及び第２のインダクタ及び前記第１及び第２のキャパシタを通過して前記第１の出力端子から出力され、
前記第１及び第２の半導体素子の導通状態において、前記第１のインダクタと前記第１のキャパシタとの接続点は前記第１の半導体素子の他方の端子を介して接地に接続され、前記第２のインダクタと前記第２のキャパシタとの接続点は前記第２の半導体素子の他方の端子を介して接地に接続され、前記高周波信号は前記第２の出力端子から出力されることを特徴とするオフスルー回路。
【請求項３】
前記第１のインダクタ及び前記第１のキャパシタの共振周波数と、前記第２のインダクタ及び前記第２のキャパシタの共振周波数と、が同一かつ前記高周波信号の帯域内であることを特徴とする請求項２記載のオフスルー回路。
【請求項４】
高周波信号が入力される入力端子と、
前記高周波信号が出力される第１の出力端子と、
前記高周波信号が出力される第２の出力端子と、
前記高周波信号の経路を切り替えるスイッチング回路と、
を備え、
前記スイッチング回路は、
前記入力端子と高周波的に結合された第１のポートと、前記第１のポートに入力された高周波信号が分岐されたのち出力される第２及び第３のポートと、前記第２の出力端子と高周波的に結合された第４のポートと、を有する９０度ハイブリッド素子と、
前記第２のポートから出力された高周波信号の位相をマイナス９０度変化させ前記第３のポートに入力し、前記第３のポートから出力された高周波信号の位相をマイナス９０度変化させ前記第２のポートに入力するマイナス９０度移相器と、
一方の端子が前記第２のポートと高周波的に結合され、他方の端子が前記マイナス９０度移相器の一方の端子と接続され、バイアス電圧が印加されると導通状態となる第１の半導体素子と、
一方の端子が前記第３のポートと高周波的に結合され、他方の端子が前記マイナス９０度移相器の他方の端子と接続され、バイアス電圧が印加されると導通状態となる第２の半導体素子と、
を含み、
前記第１及び第２の半導体素子の非導通状態において、前記高周波信号は前記第１のポートと前記第４のポートとを通過して前記第１の出力端子から出力され、
前記第１及び第２の半導体素子の導通状態において、前記高周波信号は前記第２の出力端子から出力されることを特徴とするオフスルー回路。  
【請求項５】
前記第２の出力端子を介して前記高周波信号が入力されるブースタと、
前記ブースタの出力を分配する分配器と、
前記高周波信号が出力される第３の出力端子と、
をさらに備え、
前記分配器の一方の出力端子は前記第１の出力端子と接続され、前記分配器の他方の出力端子は前記第３の出力端子と接続され、
前記半導体素子が導通状態で、かつ前記ブースタに電圧が供給された状態において、前記高周波信号は前記第１及び前記第３の出力端子から出力されることを特徴とする請求項１〜４のいずれか１つに記載のオフスルー回路。
【請求項６】
請求項５に記載のオフスルー回路と、
チューナ回路と、
を備え、
前記ブースタと、前記チューナ回路と、には同時に電圧が供給され、
前記第３の出力端子を介して前記高周波信号が前記チューナ回路へ入力されることを特徴とするチューナモジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、オフスルー回路及びチューナモジュールに関する。
【背景技術】
【０００２】
アンテナと、ビデオ装置及びテレビジョン（ＴＶ）受信装置を接続した場合、ビデオ装置がオン状態だけでなくオフ状態においても、ＴＶ受信装置による映像を見る機能が必要である。このために、アンテナから入力された高周波信号を２分配し、一方の高周波信号をビデオ装置内部のチューナ回路へ、他方の高周波信号をＴＶ受信装置へ供給するスイッチング回路が用いられる。
【０００３】
例えば、５０乃至９００ＭＨｚのＴＶ信号を２分配する最も簡単な回路としては、分配器（バラン）を用いることができる。この場合、アンテナと接続される入力端子と分配器の出力端子間の回路損失は約４ｄＢとなる。日本の都会地のように、電界が強い場合には、ビデオ装置のオン、オフにかかわらず常にＴＶ受信装置へは充分な高周波信号が供給される。
【０００４】
しかしながら、複数の国々が密集している欧州などにおいては、混信や妨害を回避するために、ＴＶ送信波の出力は低く設定される場合が多い。この結果、電界が弱く回路損失が４ｄＢとなる回路では、Ｓ／Ｎが劣化し、画像品質が低下する。この対策として、入力端子と分配器の間に受信感度の高いブースタアンプを配置した回路が用いられる。
【０００５】
このブースタアンプは通常、ビデオ装置の電源と連動しているので、ビデオ装置の電源とともにオフとなる。ビデオ装置がオフの場合に、入力信号をブースタ及び分配器を経由せずにＴＶ受信装置へ伝達するオフスルー回路が必要である。このオフスルー回路における経路の切り替えには、高周波スイッチが用いられる。
【０００６】
高周波スイッチング用ＦＥＴのゲート部に、第２のスイッチングダイオードと、接地用抵抗素子またはインダクタンス素子を設けたテレビジョン受信装置やビデオ装置のオフスルー回路に関する技術開示例がある（特許文献１）。
【特許文献１】特開２０００−３３３０８４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、挿入損失の低いオフスルー回路及びこれを用いたチューナモジュールを提供する。
【課題を解決するための手段】
【０００８】
本発明の一態様によれば、高周波信号が入力される入力端子と、前記高周波信号が出力される第１の出力端子と、前記高周波信号が出力される第２の出力端子と、前記高周波信号の経路を切り替えるスイッチング回路と、を備え、前記スイッチング回路は、前記第１の出力端子と前記第２の出力端子との間に挿入され、バイアス電圧が印加されると導通状態となる半導体素子と、前記半導体素子の一方の端子に接続されたインダクタと、前記半導体素子の前記一方の端子に接続されたキャパシタと、を含み、前記半導体素子の非導通状態において、前記高周波信号は前記インダクタ及び前記キャパシタを通過して前記第１の出力端子から出力され、前記半導体素子の導通状態において、前記インダクタと前記キャパシタとの接続点は前記半導体素子の他方の端子を介して接地に接続され、前記高周波信号は前記第２の出力端子から出力されることを特徴とするオフスルー回路が提供される。
【０００９】
また、本発明の他の一態様によれば、高周波信号が入力される入力端子と、前記高周波信号が出力される第１の出力端子と、前記高周波信号が出力される第２の出力端子と、前記高周波信号の経路を切り替える第１及び第２のスイッチング回路と、を備え、前記第１のスイッチング回路は、前記第１の出力端子と前記第２の出力端子との間に挿入され、バイアス電圧が印加されると導通状態となる第１の半導体素子と、前記第１の半導体素子の一方の端子に接続された第１のインダクタと、前記第１の半導体素子の前記一方の端子に接続された第１のキャパシタと、を含み、前記第２のスイッチング回路は、前記第１の出力端子と前記第２の出力端子との間に挿入され、バイアス電圧が印加されると導通状態となる第２の半導体素子と、前記第２の半導体素子の一方の端子に接続された第２のインダクタと、前記第２の半導体素子の前記一方の端子に接続された第２のキャパシタと、を含み、前記第１のインダクタと前記第２のキャパシタとの接続点は前記入力端子と高周波的に結合され、前記第２のインダクタと前記第１のキャパシタとの接続点は前記第１の出力端子と高周波的に結合され、前記第１の半導体素子と、前記第２の半導体素子と、は、同時に導通または非導通状態とされ、前記第１及び第２の半導体素子の非導通状態において、前記高周波信号は前記第１及び第２のインダクタ及び前記第１及び第２のキャパシタを通過して前記第１の出力端子から出力され、前記第１及び第２の半導体素子の導通状態において、前記第１のインダクタと前記第１のキャパシタとの接続点は前記第１の半導体素子の他方の端子を介して接地に接続され、前記第２のインダクタと前記第２のキャパシタとの接続点は前記第２の半導体素子の他方の端子を介して接地に接続され、前記高周波信号は前記第２の出力端子から出力されることを特徴とするオフスルー回路が提供される。
【００１０】
また、本発明の他の一態様によれば、高周波信号が入力される入力端子と、前記高周波信号が出力される第１の出力端子と、前記高周波信号が出力される第２の出力端子と、前記高周波信号の経路を切り替えるスイッチング回路と、を備え、前記スイッチング回路は、前記入力端子と高周波的に結合された第１のポートと、前記第１のポートに入力された高周波信号が分岐されたのち出力される第２及び第３のポートと、前記第２の出力端子と高周波的に結合された第４のポートと、を有する９０度ハイブリッド素子と、前記第２のポートから出力された高周波信号の位相をマイナス９０度変化させ前記第３のポートに入力し、前記第３のポートから出力された高周波信号の位相をマイナス９０度変化させ前記第２のポートに入力するマイナス９０度移相器と、一方の端子が前記第２のポートと高周波的に結合され、他方の端子が前記マイナス９０度移相器の一方の端子と接続され、バイアス電圧が印加されると導通状態となる第１の半導体素子と、一方の端子が前記第３のポートと高周波的に結合され、他方の端子が前記マイナス９０度移相器の他方の端子と接続され、バイアス電圧が印加されると導通状態となる第２の半導体素子と、を含み、前記第１及び第２の半導体素子の非導通状態において、前記高周波信号は前記第１のポートと前記第４のポートとを通過して前記第１の出力端子から出力され、前記第１及び第２の半導体素子の導通状態において、前記高周波信号は前記第２の出力端子から出力されることを特徴とするオフスルー回路が提供される。
また、本発明の他の一態様によれば、前記オフスルー回路と、前記第２の出力端子を介して前記高周波信号が入力されるブースタと、前記ブースタの出力を分配する分配器と、チューナ回路と、を備え、前記分配器の一方の出力端子は前記第１の出力端子と接続され、前記分配器の他方の出力端子は前記チューナ回路へ接続され、前記ブースタと、前記チューナ回路と、には同時に電圧が供給されることを特徴とするチューナモジュールが提供される。
【発明の効果】
【００１１】
本発明により、挿入損失の低いオフスルー回路及びこれを用いたチューナモジュールが提供される。
【発明を実施するための最良の形態】
【００１２】
以下、図面を参照しつつ、本発明の実施の形態について説明する。  
図１は、本発明の第１具体例にかかるオフスルー回路及びこれを内蔵したチューナモジュールを表す構成図である。本図において、破線で表されるオフスルー回路５は、アンテナ（図示ぜず）に接続され、例えば、５０乃至９００ＭＨｚのＴＶ信号のような高周波信号が入力端子１０へ入力される。オフスルー回路５の一方の出力は第１の出力端子２０へ接続され、他方の出力は第２の出力端子２１へ接続される。
【００１３】
このオフスルー回路５は、入力された高周波信号の経路を切り替えるスイッチング回路を備えている。このスイッチング回路は、バイアス電圧が印加されると導通状態となる半導体素子と、この半導体素子の一方の端子に接続されるインダクタ及びキャパシタと、を含んでおり第１の出力端子と前記第２の出力端子との間に挿入される。
【００１４】
この半導体素子の非導通状態において、入力された高周波信号はインダクタ及びキャパシタを通過して第１の出力端子から出力される。また、半導体素子の導通状態において、インダクタとキャパシタとの接続点は半導体素子の他方の端子を介して接地に接続され、高周波信号は第２の出力端子へ出力される。
【００１５】
ここで、図１を参照しつつ、より具体的にスイッチング作用を説明する。図１において、スイッチング動作を行う半導体素子としてシリコンダイオード１２及び１４が用いられ、スイッチング回路として第１スイッチング回路８１及び第２スイッチング回路８２が設けられている。第１スイッチング回路は、キャパシタ３２（Ｃ４）とインダクタ３０（Ｌ３）との接続点Ｃにおいて、ダイオード１２のｐ側電極と接続され、さらにダイオード１２のｎ側電極が接地に接続されている。同様に、第２スイッチング回路８２は、キャパシタ３４（Ｃ３）とインダクタ３６（Ｌ４）との接続点Ｄにおいて、ダイオード１４のｐ側電極と接続され、さらにダイオード１４のｎ側電極が接地に接続されている。
【００１６】
インダクタ３６とキャパシタ３２との接続点Ａは、入力端子１０及び第２出力端子へ直流阻止キャパシタ４２を介して高周波的に結合されている。一方、インダクタ３０とキャパシタ３４との接続点Ｂは、第１出力端子２０へ直流阻止キャパシタ４０を介して高周波的に結合されている。
【００１７】
ダイオード１２は、インダクタ４８、抵抗４４を介して直流電源Ｖｃｃへ接続される。同様に、ダイオード１４は、インダクタ５０、抵抗４６を介してＶｃｃへ接続される。インダクタ４８及び５０は第１スイッチング回路８１及び第２スイッチング回路８２からの高周波信号を阻止するチョークコイルであり、例えば、１μＨとする。
【００１８】
Ｖｃｃが供給されれば、ダイオード１２が導通（オン）状態となると接続点Ｃが接地され、ダイオード１４が導通状態となり接続点Ｄが接地される。この結果、高周波信号は接続点ＡからＢへ伝達されず、第２出力端子２１へ伝達される。
【００１９】
一方、Ｖｃｃが供給されないと、ダイオード１２及び１４は非導通（オフ）状態となり、接続点Ｃ及びＤは接地と絶縁されるので高周波信号は接続点ＡからＢの経路により第１出力端子２０へ伝達される。このように、スイッチング回路８１及び８２におけるダイオード１２及び１４を同時に導通状態または非導通状態とすることにより、入力高周波信号を第１出力端子２０または第２出力端子２１へ切り替えて出力することができる。
【００２０】
次に、ブースタ１６が第２出力端子２１へ接続され、ブースタ１６の出力が分配器１８により分配されるオフスルー回路７について説明する。
【００２１】
この場合、分配器１８の一方の出力端子は第３の出力端子２２へ接続され、ビデオ装置の前段を構成するチューナ回路６０へ高周波信号が入力される。また、分配器１８の他方の出力端子は第１出力端子２０へ接続されてオフスルー回路７が構成される。
【００２２】
オフスルー回路７において、ビデオ装置を使用しない場合には、ダイオード１２及び１４、ブースタ１６へバイアス電圧が供給されず、入力された高周波信号は第１出力端子２０から、ＴＶ受信装置へと入力される。
【００２３】
また、ビデオ装置を使用する場合には、Ｖｃｃがダイオード１２及び１４、ブースタ１６へ供給される。入力高周波信号は、第２出力端子２１を介してブースタ１６へ入力され、増幅された後、分配器（バラン）１８で２つに分配される。分配器１８の一方の出力は第３出力端子２２を介してビデオ装置を構成するチューナ６０へと入力される。分配器１８の他方の出力は、第１出力端子２０を経てＴＶ受信装置へと入力される。
【００２４】
但し、第１出力端子２０への挿入損失が低減されたオフスルー回路とするには、スイッチング回路を構成するインダクタ及びキャパシタが満たすべき条件があり、次にこれを説明する。  
図２は、スイッチング回路図であり、同図（ａ）はその構成、同図（ｂ）はビデオ装置がオフ状態の回路、同図（ｃ）はオン状態の回路である。
【００２５】
図２（ａ）において、接続点Ｃ及びＤにおいてダイオード１２及び１４がともに導通状態であれば、接続点Ａ−Ｂ間においてインダクタ３０とキャパシタ３２とが直列に接続され、その直列共振角周波数ω１を（数１）で表す。ｆ１は対応する周波数を表す。
【００２６】
【数１】
2008118613.tif 000003
【００２７】
また、インダクタ３６とキャパシタ３４（静電容量Ｃ３）とが直列に接続され、その直列共振角周波数ω２を（数２）で表す。ｆ２は対応する周波数を表す。
【００２８】
【数２】
2008118613.tif 000004
【００２９】
図２（ｂ）に例示されたビデオ装置の電源がオフ状態で、ＴＶ信号の周波数帯域である５０乃至９００ＭＨｚにおいて、挿入損失は小さいことが好ましい。オフ状態のアドミタンス８０（Ｙ）が入力端子１０と第１出力端子２０との間に挿入された場合の高周波等価回路をＳパラメータで表すと便利である。
【００３０】
【数３】
2008118613.tif 000005
【００３１】
また、図２（ｃ）に例示されたビデオ装置の電源がオン状態でも、挿入損失が小さいことが好ましい。この場合、ブースタ１６の入力に並列に加わるＣ４及びＬ４，ブースタ１６、分配器１８、第２の出力端子２０に並列に加わるＣ３及びＬ３、などにより高周波等価回路が定まりこれをＳパラメータで表すと便利である。
次に、オフ及びオン状態における伝達特性をＳパラメータにより説明する。  
図３は、第１具体例におけるオフスルー回路の伝達特性のシミュレーション結果を表し、同図（ａ）はビデオ装置のオフ状態（スルー時）、同図（ｂ）はオン状態（ブースタ動作時）の伝達特性である。縦軸は挿入電力利得（＝１０log｜Ｓ２１｜２）、横軸は周波数（ＧＨｚ）である。なお、オフスルー回路７の伝達特性を表すために図３（ｂ）において、ブースタ１６の利得を除いている。すなわち、このシミュレーションにおいて、ブースタ１６を、利得１、位相変化なしとして取り扱っている。図３において、挿入利得がマイナスということは、その絶対値が挿入損失を意味する。
【００３２】
図３では、Ｌ３＝Ｌ４＝５０ｎＨ，Ｃ３＝Ｃ４＝１０ｐＦとしたので、ω１＝ω２となり対応する直列共振周波数はいずれも２２７ＭＨｚとなる。図３（ａ）のスルー時において、ω１＝ω２の近傍において挿入損失はほぼゼロにできており、５０乃至９００ＭＨｚの帯域内において、約３ｄＢ以下と小さくできている。この結果、ＴＶ受信装置に対して減衰の小さなＴＶ信号を送ることができる。挿入損失を最小とする周波数は、ω１及びω２をＴＶ信号帯域内において変化させることにより制御することができる。
【００３３】
図３（ｂ）のオン状態においても、ω１＝ω２近傍において挿入損失はほぼゼロにできており、帯域内において８ｄＢ以下にできている。この場合、図２（ｃ）の接続点Ａと接地との間に並列に挿入されるＣ４及びＬ４はω１＝ω２において共振しておりアドミタンスがゼロとなり高インピーダンスに見える。同様に、Ｂ点と接地との間のアドミタンスもゼロである。図３（ｃ）の伝達特性は、オフ状態より挿入損失が大きいが、ブースタ１６の利得を１０ｄＢ以上とすることは容易であるので、ビデオ装置及びＴＶ受信装置の両方へ電界の強いＴＶ信号を送ることができる。
【００３４】
次に、スイッチング回路を構成するインダクタンスと静電容量が異なる場合を説明する。
【００３５】
まず、図４は第１具体例の変形例を表し、同図（ａ）はオフ状態、同図（ｂ）はオン状態の伝達特性である。この場合、Ｌ３＝５０ｎＨ，Ｌ４＝２５ｎＨと異なる。また、Ｃ３＝１０ｐＦ，Ｃ４＝５ｐＦと異なる。しかし、ω１＝ω２となり対応する周波数は３１８ＭＨｚと等しい共振周波数とする。図４（ａ）に表すように、スルー時において、ω１＝ω２の近傍において挿入損失をほぼゼロにできており、帯域内においても４ｄＢ以下とできているので、ＴＶ受信装置に減衰の小さなＴＶ信号を送ることができる。
【００３６】
図４（ｂ）のオン状態においても、ω１＝ω２の近傍において挿入損失を殆どゼロにできており、帯域内において８ｄＢ以下とできている。この場合にも、オフ状態より挿入損失が大きいが、ブースタ１６の利得を１０ｄＢ以上とすることは容易であるので、ビデオ装置及びＴＶ受信装置の両方へ電界の強いＴＶ信号を送ることができる。このように、ω１＝ω２、すなわちＬ３Ｃ４＝Ｌ４Ｃ３を満たしつつ、Ｌ３，Ｌ４，Ｃ３，Ｃ４を変化させることにより、図４に例示されるように伝達特性を制御することができる。
【００３７】
さらに、共振周波数が異なる場合について説明する。
【００３８】
図５は、本発明の第２具体例にかかるオフスルー回路を表し、同図（ａ）はオフ状態、同図（ｂ）はオン状態の伝達特性をそれぞれに表す。この場合、Ｌ３＝５０ｎＨ，Ｌ４＝２５ｎＨと異なるインダクタンスを有する。また、Ｃ３＝Ｃ４＝１０ｐＦとする。ω１に対応する２２７ＭＨｚであるが、ω２に対応する３１８ＭＨｚと異なる。
【００３９】
図５（ａ）に表したように、２２７ＭＨｚと３１８ＭＨｚの間の約２６０ＭＨｚ近傍に伝達特性のディップを生じる。このディップの近傍を除いた伝達特性は良好である。ディップは、（数３）で表されるアドミタンスＹの｜Ｙ｜がω１とω２の間で小さくなり生じる。しかしディップが生じる周波数より上の３００ＭＨｚ以上において、挿入損失は図３の具体例より低い。また、図５（ｂ）のオン時伝達特性は、図３（ｂ）とほぼ同一である。スイッチ回路を構成するインダクタンス及びキャパシタンスの範囲をより広く変化させると、ディップを生じることもあるが、より狭い帯域において挿入損失の低減またはＶＳＷＲ（電圧定在波比）の改善がより自由にできる効果がある。
【００４０】
図６は、直列共振周波数が３つの場合の、インダクタンス及びキャパシタンスをそれぞれに表す。本図において、Ｌ３＝５０ｎＨとＣ４＝１０ｐＦの共振周波数は２２７ＭＨｚ、Ｌ４＝２５ｎＨとＣ３＝１０ｐＦの共振周波数は３１８ＭＨｚ、Ｌ４１＝１２．５ｎＨとＣ３１＝１０ｐＦの共振周波数は４５４ＭＨｚと異なる。
【００４１】
図７は、図６に例示される３つの共振周波数を有した第２具体例の変形例を表し、同図（ａ）はオフ状態、同図（ｂ）はオン状態の伝達特性をそれぞれに表す。図７（ａ）に例示するように、スルー時において、２４５ＭＨｚ近傍に約７ｄＢ、及び３７０ＭＨｚ近傍に約２ｄＢのディップを生じている。しかし、例えば、４００乃至１０００ＭＨｚの帯域において挿入損失を殆どゼロにできる。一方、図７（ｂ）に例示されるように、９００ＭＨｚにおいて挿入損失が１３ｄＢと、第１具体例よりは大きくなっている。インダクタス、キャパシタンスの選択により狭い帯域内では挿入損失の低い伝達特性が可能である。  
次に、比較例にかかるオフスルー回路について説明する。  
図８は、比較例のオフスルー回路図である。なお、図１と同様の構成要素には同一番号を付して詳細な説明を省略する。この場合のオフスルー回路は、３端子能動素子が用いられ、伝達特性を制御するＬＣ回路が設けられない。３端子素子９８として、例えば、ＧａＡｓ  ＭＥＳＦＥＴを用いるとする。ＧａＡｓ  ＭＥＳＦＥＴはノーマリオンであるので、ゲートを接地としておく。ブースタ１６にバイアス電圧が供給されないオフ時、ＭＥＳＦＥＴのソース−ゲート間電圧もゼロとなりソース−ドレイン間は導通状態となる。この結果、入力信号はＧａＡｓ  ＭＥＳＦＥＴを経由して第１出力端子２０へ、低挿入損失で伝達される。
【００４２】
一方、ブースタ１６、ソース、ドレインに正のバイアス電圧が供給されると、ＧａＡｓ  ＭＥＳＦＥＴのソース−ドレイン間は非導通状態に転じ、高周波信号はブースタ１６に入力される。ブースタ１６の出力が分配器１８により２分され、一方はチューナ回路６０へ入力され、他方は第１出力端子２０を介してＴＶ受信装置へ入力される。ＧａＡｓ  ＭＥＳＦＥＴは、ＥＳＤ耐圧が数十ボルトでありシリコン素子より低く、価格が高い点が好ましくない。
【００４３】
なお、インダクタ１０２（Ｌ１）及び１０３（Ｌ２）はＴＶ信号がＶｃｃに流入することを阻止するチョークコイルであり、例えば、１μＨとする。キャパシタ１０６，１０８は、直流阻止用に設けられる。これらのインダクタ１０２及び１０４、キャパシタ１０６及び１０８は、挿入損失を最小とする周波数を変化させるものではない。
【００４４】
比較例においては、ＬＣ共振回路を有していないので、挿入損失を最小とするような周波数を変化させることが困難となり、３端子素子のスルー特性、例えば、ＧａＡｓ  ＭＥＳＦＥＴのソース−ドレイン間の特性がそのまま表れる。
【００４５】
これに対して、本具体例においては、インダクタ、キャパシタ、半導体素子からなるスイッチング回路により出力端子を切り替える。ブースタ１６の電源に連動してダイオード１２及び１４の導通−非導通を切り替えることにより、ダイオードの非導通時には直接にＴＶ受信装置へ、導通時はブースタ１６を介してビデオ装置及びＴＶ受信装置へ電界強度を維持しつつＴＶ信号を分配する。また、インダクタンスとキャパシタンスを適正値に選択することにより、ＴＶ信号帯域内で伝達特性の制御が可能となる。さらに、ＧａＡｓ  ＭＥＳＦＥＴのような３端子素子より低価格である半導体素子を使用できる。さらに、ＥＳＤ耐圧も数百ボルトである。
【００４６】
図９は、本発明の第３具体例にかかるオフスルー回路及びこれを用いたチューナモジュールを表す。  
本具体例においてはダイオードの代わりにＮＰＮトランジスタ９０及び９２のコレクタ−エミッタ間を利用したスイッチング素子が用いられる。ＮＰＮトランジスタはベースに電流を流さない状態では、コレクタ−エミッタ間が非導通であり、ベース電流を流した状態では、コレクターエミッタ間が導通となるので、スイッチとして動作する。３端子素子であるが、シリコンＮＰＮトランジスタの高性能化によりＴＶ信号帯域において、性能及び価格においてシリコンダイオードに近い。さらに、ＥＳＤ耐圧は数百ボルトである。
【００４７】
図１０は、第３具体例の変形例である。  
本変型例の場合、スイッチング素子として、例えば、ノーマリオフであるエンハンスメント型ＮチャネルＭＯＳＦＥＴが用いられる。ＮチャネルＭＯＳＦＥＴは、ゲートしきい値電圧（Ｖｔｈ）以上のゲート電圧によりドレイン−ソース間が導通、Ｖｔｈより低いゲート電圧により非導通となるのでスイッチとして動作する。また、ＭＯＳＦＥＴは高入力インピーダンスのため、ゲート−ソース間にゲート電圧を加えてもゲート電流が流れないため、ダイオードやＮＰＮトランジスタより低消費電力となる。さらに、ＥＳＤ耐圧は数百ボルトである。第３具体例及びその変形例においても、ブースタ１６及び分配器１８を含めたオフスルー回路とすることができ、これらを内蔵したチューナモジュールを構成することができる。
【００４８】
図１１（ａ）は、本発明の第４具体例にかかるオフスルー回路及びこれを用いたチューナモジュールを表す。本具体例において高周波信号の経路を切り替えるスイッチング回路１３０は、９０度ハイブリッド素子１００及びバイアス電圧が印加されると導通状態となる半導体素子を含む。本図において、半導体素子をダイオード１０４、１１４としている。
【００４９】
９０度ハイブリッド素子（Ｚ１）１００の第１のポート（ＩＮ）は、直流阻止キャパシタ４２を介して入力端子１０及び第２の出力端子２１と高周波的に結合している。また、第４のポート（ＩＳＯ）は、直流阻止キャパシタ４０を介して第１の出力端子２０及び分配器１８の端子と高周波的に結合している。
【００５０】
第２のポートは直流阻止キャパシタ１２０を介して、ダイオード１０４の一方の端子と高周波阻止インダクタ１０８とに接続される。第３のポートは直流阻止キャパシタ１２２を介して、ダイオード１１４の一方の端子と高周波阻止のインダクタ１０６とに接続される。ダイオード１１４の他方の端子はインダクタ１１３を介して接地される。ダイオード１０４の他方の端子はインダクタ１１１を介して接地される。インダクタ１０６は抵抗１１０を介して、インダクタ１０８は抵抗１１２を介して、それぞれＶｃｃ端子に接続され、ブースタ１６のオン状態でダイオード１１４、１０４にバイアス電圧が印加される。ダイオード１１４とインダクタ１１３との接続点Ｐ１と、ダイオード１０４とインダクタ１１１との接続点Ｐ２と、の間にはマイナス９０度移相器１２４が接続される。なお、直流阻止キャパシタ４０、４２、１２０、１２２を、例えば約１０００ｐＦとする。
【００５１】
ここで、図１１（ｂ）により、９０度ハイブリッド素子１００の作用についてより詳細に説明する。第１のポートに入力される高周波信号は、第２及び第３のポートから出力される。第４のポート（ＩＳＯ）はアイソレーションポートである。第１、第２、第３、第４のポートの入射波を、それぞれａ１、ａ２、ａ３、ａ４とし、出力波を、それぞれｂ１、ｂ２、ｂ３、ｂ４とすると、出力波と入射波とはＳパラメータ（散乱行列）を用いて（数４）で表される。
【００５２】
【数４】
2008118613.tif 000006
【００５３】
また、９０度ハイブリッド素子１００のＳパラメータは（数５）で表される。
【００５４】
【数５】
2008118613.tif 000007
この結果、出力波と入射波とは（数６）、（数７）、（数８）、（数９）によりそれぞれ表される。
【００５５】
【数６】
2008118613.tif 000008
【００５６】
【数７】
2008118613.tif 000009
【００５７】
【数８】
2008118613.tif 000010
【００５８】
【数９】
2008118613.tif 000011
【００５９】
第４のポートへの入射波がない（ａ４＝０）場合、（数７）は、第１のポートへの入射波ａ１に対して第２のポートの出力波ｂ２がマイナス９０度位相が変化することを表している。また、（数８）は、第１のポートへの入射波ａ1に対して第３のポートの出力波ｂ３はマイナス１８０度位相が変化することを表している。さらに、第２のポートの出力波ｂ２と第３のポートの出力波ｂ３とが同一振幅であることを表している。
第２及び第３のポートに整合負荷が接続されていると（ａ２＝０、ａ３＝０）、ｂ４＝０となり第４のポートからは信号が出力されない。
【００６０】
次に、上記Ｓパラメータを用いて図１１（ａ）のスイッチング回路１３０の作用を説明する。ダイオード１０４、１１４が共に非導通である状態において、第２及び第３のポートは高周波的に開放となり反射係数Γが１となる。このために、ａ２＝Γｂ２＝ｂ２、ａ３＝Γｂ３＝ｂ３となり、（数６）〜（数９）を用いると、ｂ１＝ｊａ４、ｂ４＝ｊａ１となる。すなわち、第１のポートへの入射波ａ１は９０度異なった位相、同一振幅の出力波ｂ４となる。同様に、第４のポートへの入射波ａ４は９０度異なった位相、同一振幅の出力波ｂ１となる。このようにして、第１のポートと第４のポートとの間が導通状態とできる。
【００６１】
他方、ダイオード１０４、１１４が共に導通である状態において、第１のポートへの入射波ａ１は、（数７）で表される出力波ｂ２となり、マイナス９０度移相器１２４を通過して第３のポートへの入射波ａ３となる。また、（数８）で表される出力波ｂ３となり、マイナス９０度移相器１２４を通過して第２のポートへの入射波ａ２となる。以上の関係であるａ３＝−ｊｂ２，ａ２＝−ｊｂ３を（数６）から（数９）へ代入すると、ｂ１＝ａ１、ｂ４＝ａ４が得られる。すなわち、外部から見ると、第１及び第２のポートは共に反射係数Γが１と高インピーダンスであり、第１のポートと第４のポートとは非導通となる。なお、インダクタ１１１、１１３により、出力波ｂ２、ｂ３が接地に漏洩することが阻止できる。このようにして、入力端子１０へ入力された高周波信号は、第２の出力端子２１を通過したのちブースタ１６へ入力される。ブースタ１６の出力は分配器１８で分配され、一方の出力はチューナ回路６０へ、他方の出力は第１の出力端子２０からＴＶ受信装置へ出力される。
【００６２】
図１１（ｃ）は、マイナス９０移相器１２４の構成の一例を表す。９０度ハイブリッド１０１において、第２及び第３のポートを接地とすると、第１のポートへの入射波（ａ１）は、第４のポートからマイナス９０度位相が変化した出力波（−ｊａ１）となり出力される。また、第４のポートへの入射波は、第１のポートからマイナス９０度位相が変化して出力される。すなわち、図１１（ａ）において、マイナス９０度移相器１２４の第１のポートをＰ１点とし、第４のポートをＰ２点とすることができる。（数４）〜（数９）で明らかなように、第１のポートと第４のポートは逆であってもよい。
【００６３】
図１２は、第５具体例にかかるオフスルー回路及びこれを用いたチューナモジュールを表す回路図である。なお、図１２以降において、図１１（ａ）と同様の構成要素には同一番号を付して詳細な説明を省略する。テレビジョン信号は、５０〜９００ＭＨｚと広い周波数帯域にわたり、ポート２及びポート３において理想的な反射特性を保つことが容易ではない。この場合、ポート２と接地との間、ポート３と接地との間にそれぞれキャパシタ１０３、１０２を挿入すると、広い周波数帯域において反射特性を保つことができる。
【００６４】
図１３は、キャパシタ１０２、１０３を共に５ｐＦとした場合のオフスルー回路のシミュレーションによる伝達特性を表すグラフ図である。すなわち、ダイオード１０４、１１４を非導通とし、ブースタ１６をオフとした場合、入力端子１０と第１の出力端子２０との間における挿入損失は、２００から７００ＭＨｚにおいて略ゼロ、５０〜９００ＭＨｚにおいても３ｄＢ以下と低損失である。すなわち、キャパシタ１０２、１０３を挿入することにより、特に低域側における挿入損失が改善できる。
【００６５】
図１４は、第５具体例の変形例を表す回路図である。 図１４（ａ）においてダイオードの代わりにＮＰＮトランジスタ９０、９２のコレクタ−エミッタ間を利用したスイッチング素子が用いられる。ＮＰＮトランジスタはベースに電流を流さない状態では、コレクタ−エミッタ間が非導通であり、ベース電流を流した状態では、コレクターエミッタ間が導通となるので、スイッチとして動作する。３端子素子となるが、シリコンＮＰＮトランジスタの高性能化によりＴＶ信号帯域において、性能及び価格においてシリコンダイオードに近い。さらに、ＥＳＤ耐圧は数百ボルトと高い。
【００６６】
図１４（ｂ）において、スイッチング素子として、例えば、ノーマリオフであるエンハンスメント型ＮチャネルＭＯＳＦＥＴ９４、９６が用いられる。ＮチャネルＭＯＳＦＥＴは、ゲートしきい値電圧（Ｖｔｈ）以上のゲート電圧によりドレイン−ソース間が導通、Ｖｔｈより低いゲート電圧により非導通となるのでスイッチとして動作する。また、ＭＯＳＦＥＴは高入力インピーダンスのため、ゲート−ソース間にゲート電圧を加えてもゲート電流が流れず、ダイオードやＮＰＮトランジスタより低消費電力となる。さらに、ＥＳＤ耐圧は数百ボルトと高い。
【００６７】
図１１に表す第４具体例、図１２に表す第５具体例、図１４に表す第５具体例の変形例において、９０度ハイブリッド素子１００、半導体素子１０４、１１４、並びにマイナス９０度移相器１２４を含んだスイッチング回路１３０を備え、挿入損失の低いオフスルー回路５、７が実現できる。ブースタ１６がオフ状態において、入力端子１０へ入力された高周波信号は第１の出力端子２０からＴＶ受信装置へ伝達される。また、ブースタ１６がオン状態、半導体素子が導通状態において、入力端子１０へ入力された高周波信号は第２の出力端子２１を経由してブースタ１６で増幅され、チューナ回路６０へ入力されると共に、第１の出力端子２０からＴＶ受信装置へと伝達される。
【００６８】
以上、図面を参照しつつ、本発明の実施の形態について説明した。しかし、本発明はこれらに限定されない。オフスルー回路及びチューナモジュールを構成する半導体素子、インダクタ、キャパシタ、ブースタ、分配器などの形状、配置、材質に関して、当業者が設計変更を行ったものであっても本発明の範囲に包含される。
【図面の簡単な説明】
【００６９】
【図１】本発明の第１具体例にかかるオフスルー回路及びチューナモジュールの回路図である。
【図２】本発明のオフスルー回路を構成するスイッチング回路を説明する図である。
【図３】第１具体例のオフスルー回路の伝達特性を表すグラフ図である。
【図４】第１具体例の変形例のオフスルー回路の伝達特性を表すグラフ図である。
【図５】本発明の第２具体例にかかるオフスルー回路の伝達特性を表すグラフ図である。
【図６】異なった３つの共振周波数を有するスイッチング回路を表す図である。
【図７】第２具体例の変形例のオフスルー回路の伝達特性を表すグラフ図である。
【図８】比較例にかかるオフスルー回路の回路図である。
【図９】本発明の第３具体例にかかるオフスルー回路の回路図である。
【図１０】第３具体例の変形例であるオフスルー回路の回路図である。
【図１１】本発明の第４具体例にかかるオフスルー回路の回路図である。
【図１２】本発明の第５具体例にかかるオフスルー回路の回路図である。
【図１３】第５具体例のオフスルー回路の伝達特性を表すグラフ図である。
【図１４】第５具体例の変形例であるオフスルー回路の回路図である。
【符号の説明】
【００７０】
５、７  オフスルー回路、１０  入力端子、１２、１４  ダイオード、１６  ブースタ、１８  分配器、２０  第１の出力端子、２１  第２の出力端子、２２  第３の出力端子  ３０、３６  インダクタ、３２、３４  キャパシタ、６０  チューナ回路、８１  第１スイッチング回路、８２  第２スイッチング回路、１００  ９０度ハイブリッド素子、１３０  スイッチング回路、１０４、１１４  ダイオード、１２４  マイナス９０度移相器
【図１】
2008118613.tif 000012
【図２】
2008118613.tif 000013
【図３】
2008118613.tif 000014
【図４】
2008118613.tif 000015
【図５】
2008118613.tif 000016
【図６】
2008118613.tif 000017
【図７】
2008118613.tif 000018
【図８】
2008118613.tif 000019
【図９】
2008118613.tif 000020
【図１０】
2008118613.tif 000021
【図１１】
2008118613.tif 000022
【図１２】
2008118613.tif 000023
【図１３】
2008118613.tif 000024
【図１４】
2008118613.tif 000025