(57)【要約】【課題】出力にインピーダンスを介して単相負荷が接続されているとき、負荷の入力端に安定かつ高品質な電圧を供給することが可能な電力変換装置を提供する。【解決手段】直流電力を供給する直流電力供給手段と、前記直流電力供給手段から供給される直流電力を交流電力に変換するインバータ３と、インバータ３の出力を制御する制御手段１０とで電力変換装置を構成する。制御手段１０は、インバータ３の出力電圧が電圧基準発生回路１２によって与えられる所望の電圧基準となるように制御する電圧制御手段１３と、インバータ３の出力に接続された単相負荷８の端子電圧を多相出力に変換して整流する単相整流手段１５と、単相整流手段１５の出力と電圧基準に基づいた直流基準との偏差に応じて電圧基準を補正する出力電圧補正手段１４とを有する構成とする。【選択図】図１
2008228392.tif 000002
【特許請求の範囲】
【請求項１】
直流電力を供給する直流電力供給手段と、
前記直流電力供給手段から供給される直流電力を交流電力に変換するインバータと
前記インバータの出力を制御する制御手段と
を備え、
前記制御手段は、
前記インバータの出力電圧が所望の電圧基準となるように制御する電圧制御手段と、
前記インバータの出力に接続された単相負荷の端子電圧を多相出力に変換して整流する単相整流手段と、
前記単相整流手段の出力と前記電圧基準に基づいた直流基準との偏差に応じて前記電圧基準を補正する出力電圧補正手段と
を有することを特徴とする電力変換装置。
【請求項２】
前記直流電力供給手段は、
交流電源をコンバータによって直流に変換して得るようにし、
前記インバータが出力を供給できなくなったとき、前記交流電源からバイパスして前記単相負荷に給電するバックアップ切換手段を有し、
前記電圧基準の基準周波数は、前記交流電源の周波数と同期させるようにしたことを特徴とする請求項１に記載の電力変換装置。
【請求項３】
前記出力電圧補正手段の動作を選択的にオフすることが可能なインバータ出力切換手段を備えたことを特徴とする請求項１または請求項２に記載の電力変換装置。
【請求項４】
前記単相整流手段は、
前記単相負荷の端子電圧をアナログ信号として多相出力に変換し、この多相出力を合成して直流出力を生成するようにしたことを特徴とする請求項１乃至請求項３のいずれか１項に記載の電力変換装置。
【請求項５】
前記単相整流手段は、
前記単相負荷の端子電圧をデジタル変換したあと多相出力に変換し、この多相出力を合成して直流出力を生成するようにしたことを特徴とする請求項１乃至請求項３のいずれか１項に記載の電力変換装置。
【請求項６】
前記単相整流手段は、
前記単相負荷の端子電圧をアナログ信号として多相出力に変換し、この各相の出力と前記周波数基準の基準位相を有するアナログ正弦波とを演算することにより連続的でかつ一定の出力を生成するようにしたことを特徴とする請求項１乃至請求項３のいずれか１項に記載の電力変換装置。
【請求項７】
前記単相整流手段は、
前記単相負荷の端子電圧をデジタル変換したあと多相出力に変換し、この各相の出力と前記周波数基準の基準位相を有するデジタル正弦波とを演算することにより連続的でかつ一定の出力を生成するようにしたことを特徴とする請求項１乃至請求項３のいずれか１項に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換装置に係り、特に負荷端での出力電圧低下を抑制し、安定かつ高品質な電力を負荷へ供給するための電力変換装置に関する。
【背景技術】
【０００２】
従来の電力変換装置、例えば無停電電源装置のように、直流を交流に変換するインバータを有する電力変換装置においては、その出力電圧を所望の値に制御するために、電圧制御回路が用いられている。この電圧制御回路は、負荷に供給されるインバータの出力電圧を電圧検出器で検出し、その検出電圧が基準電圧と一致するようにインバータに用いられているスイッチング素子のゲート制御を、例えばＰＷＭ制御等を用いて行っている。
【０００３】
上記構成の電圧制御回路を用いたインバータに単相負荷が接続された場合、制御応答が追いつかない等の理由によって定常偏差が発生する。この定常偏差を取り除くために、電圧制御回路に補正を加える提案が為されている（例えば特許文献１参照。）。
【特許文献１】特開平１０−２２５１３１号公報（第４頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
特許文献１に示された手法によれば、単相負荷が接続された場合であっても、それによる電圧歪みを補正する電圧制御が可能となる。しかしながら、この制御は、あくまでインバータの出力端における電圧制御であるため、例えばインピーダンスを有する絶縁用の単相トランス等を介して負荷が接続されている場合、負荷の入力電圧とインバータの出力電圧は異なった値になるという問題がある。また、通常の電圧制御においては、電圧検出器で検出した３相のインバータ出力電圧を全波整流してフィードバック電圧を検出することが多いが、全波整流を用いると単相の場合はリプル成分が大きく、検出応答を速くしようとすると、その検出精度に問題が発生する。
【０００５】
本発明は上記問題点に鑑みて為されたもので、その目的は、出力にインピーダンスを介して単相負荷が接続されているとき、負荷の入力端に安定かつ高品質な電圧を供給することが可能な電力変換装置を提供することにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本発明の電力変換装置は、直流電力を供給する直流電力供給手段と、前記直流電力供給手段から供給される直流電力を交流電力に変換するインバータと、前記インバータの出力を制御する制御手段とを備え、前記制御手段は、前記インバータの出力電圧が所望の電圧基準となるように制御する電圧制御手段と、前記インバータの出力に接続された単相負荷の端子電圧を多相出力に変換して整流する単相整流手段と、
前記単相整流手段の出力と前記電圧基準に基づいた直流基準との偏差に応じて前記電圧基準を補正する出力電圧補正手段とを有することを特徴としている。
【発明の効果】
【０００７】
本発明によれば、出力にインピーダンスを介して単相負荷が接続されているとき、負荷の入力端に安定かつ高品質な電圧を供給することが可能な電力変換装置を提供することが可能となる。
【発明を実施するための最良の形態】
【０００８】
以下、図面を参照して本発明の実施例を説明する。
【実施例１】
【０００９】
以下、本発明の実施例１に係る電力変換装置を図１乃至図８を参照して説明する。図１は本発明の実施例１に係る電力変換装置の回路構成図である。
【００１０】
交流電源１から与えられる交流電圧は、コンバータ２によって直流電圧に変換され、更にインバータ３によって再び交流電圧に変換される。コンバータ２の出力側にはバッテリー４が接続されており、交流電源１の停電時にはこのバッテリー４から直流電圧をインバータ３に供給する。尚、交流電源１とコンバータ２に代えて、例えば分散電源のような他の直流電源を用いても良い。インバータ３の出力はインバータトランス５の１次巻線に接続されている。インバータトランス５の２次巻線はフィルタコンデンサ６に接続され、このフィルタコンデンサ６の端子電圧がこの電力変換装置の３相出力となっている。そして、この３相出力のうちの１相分が単相トランス７を介して負荷８に接続されている。
【００１１】
インバータトランス５の出力側には電圧検出器９ａが接続されている。電圧検出器９ａの出力は、インバータ３を制御するためのインバータ制御回路１０に入力され、出力電圧フィードバックとして用いられる。同様に単相トランス７の出力側には電圧検出器９ｂが接続されている。電圧検出器９ｂの出力もインバータ制御回路１０に入力され、電圧補正フィードバックとして用いられる。
【００１２】
図２はインバータ３の一例を示す内部構成図である。直流回路の正極Ｐは入力部の直流コンデンサ３１の正極に接続され、更に各々ダイオードが逆並列接続されたスイッチング素子３２ａ、３２ｃ、３２ｅのコレクタに夫々接続されている。直流回路の負極Ｎは直流コンデンサ３１の負極に接続され、更に各々ダイオードが逆並列接続されたスイッチング素子３２ｂ、３２ｄ、３２ｆのエミッタに夫々接続されている。スイッチング素子３２ａ及び３２ｂ、スイッチング素子３２ｃ及び３２ｄ並びにスイッチング素子３２ｅ及び３２ｆは直列回路を構成している。そして、インバータ制御回路１０から各々のスイッチング素子にゲート駆動回路３３を介して適切なゲート信号を与えることにより上記直列回路の中点からＵ、Ｖ及びＷの３相出力を得ている。各スイッチング素子には個別または一括にスイッチング時のサージ電圧抑制用のスナバ回路が設けられることもあるがここでは図示を省略している。尚、ゲート駆動回路３３は上下直列に接続されたスイッチング素子、例えば３２ａと３２ｂが同時にオンすることを防止するデッドタイムを生成し、また各スナバ回路の充放電の期間を確保する役割も果たす。通常、インバータ３はパルス幅変調（ＰＷＭ）により出力電圧を制御する。
【００１３】
以下、図１におけるインバータ制御回路１０の内部構成について図３乃至図８を参照して説明する。
【００１４】
周波数基準発生回路１１及び振幅基準発生回路１２はインバータ３の出力の周波数及び電圧基準を与える。周波数基準発生回路１１の出力は出力電圧制御回路１３に出力電圧周波数基準指令として与えられる。振幅基準発生回路１２は電力変換装置が本来出力すべき電圧相当の電圧基準を出力し、この電圧基準は出力電圧補正回路１４で補正されたあと出力電圧制御回路１３に与えられる。出力電圧補正回路１４は、電圧検出器９ａの出力を単相整流回路１５で整流した信号によって補正量を決めている。出力電圧制御回路１３は出力電圧の操作量をゲート制御回路１６に与え、ゲート制御回路１６はこの操作量をオンオフパルスに変換してインバータ３を構成するスイッチング素子に与える。
【００１５】
振幅基準発生回路１２の内部構成の一例を図３に示す。この例は、 Ｕ相、Ｖ相及びＷ相の３相で構成した場合の一例で、電圧基準２１ａ、２１ｂ及び２１ｃは各々の相の正弦波の電圧基準を発生する。これらの各々の電圧基準は、ソフトスタート信号２２と乗算器２３ａ、２３ｂ及び２３ｃによって夫々掛け合わされて出力される。ソフトスタート信号２２はインバータ３の起動時に出力電圧をゼロから徐々に立ち上げる信号で、起動期間中はランプ関数などを用いて漸次増加させ、起動完了後は１などの一定値とする。このような回路構成によって、電力変換装置の起動時出力電圧を徐々に増加させ、所謂ソフトスタートを実現することができる。尚、図３に示した振幅基準発生回路１２は、例えばＶＶＶＦ（可変電圧可変周波数電源）のように電圧基準が時間とともに変化する場合でも適用可能である。
【００１６】
出力電圧制御回路１３の内部構成の一例を図４に示す。出力電圧補正回路１４の出力である補正された各相の電圧基準は電圧検出器９ａによって得られた３相の出力電圧フィードバックとの差分を相ごとに夫々とられ、ＰＩ制御回路３５ａ、３５ｂ及び３５ｃに夫々入力される。そしてＰＩ制御回路３５ａ、３５ｂ及び３５ｃの出力が電圧の操作量となってゲート制御回路１６に与えられる。
【００１７】
ＰＩ制御回路３５ａ、３５ｂ及び３５ｃは出力電圧フィードバックが電圧基準に追従するように制御を行う。尚、高速化や安定化を図る意味で出力電圧の後段または前段あるいは並列に、出力電流などの電流制御ループを付加することがあるが、ここでは図示を省略している。
【００１８】
また、本例においてはこの電圧制御用にＰＩ制御回路を用いているが、ＰＩＤ制御やＩ−Ｐ制御であっても良く、その他の一般的な制御手法や現代制御理論などを用いた制御回路であっても良い。
【００１９】
ゲート制御回路１６の内部構成の一例を図５に示す。出力電圧制御回路１３から与えられた３相の出力電圧の操作量は、キャリア発生回路６１との差分を各々とられ、コンパレータ６２ａ、６２ｂ及び６２ｃに夫々入力される。コンパレータ６２ａ、６２ｂ及び６２ｃの出力はゲート信号出力回路６３ａ、６３ｂ及び６３ｃに夫々入力される。そしてゲート信号出力回路６３ａ、６３ｂ及び６３ｃの出力はゲート信号となって図２に示したインバータ３用のゲート駆動回路３３に与えられる。尚、本構成例は、一般的に三角波比較方式と呼ばれるＰＷＭ変調方法を示したものであるが、他のゲートパルスの発生手法を用いても良い。
【００２０】
次に、出力電圧補正回路１４の内部構成の一例を図６に示す。単相整流回路１５の出力である遠方電圧を、振幅基準発生回路１２の出力である電圧基準を変換回路４０で直流に変換した直流基準と共に比較回路４１に入力する。ここで変換回路４０は、３相の電圧基準を線間電圧のピーク値となるような直流基準に変換する。比較回路４１は遠方電圧と直流基準との電圧誤差を電圧補正量判定回路４２に入力する。電圧補正量判定回路４２は、電圧誤差入力に従って図７に示すような不感帯を持つ電圧補正量特性曲線により電圧補正量を決定し、リミッタ回路４３に与える。リミッタ回路４３ではインバータ出力過電圧等を防止するために、あらかじめ設定してある電圧補正量上限値４４を超えてインバータ電圧補正が行われないように電圧補正量と電圧補正量上限値４４とを比較し電圧補正量を電圧補償量の上限以下に調節した後、３相の出力電圧基準に夫々加え、補正された出力電圧基準として、出力電圧制御回路１３へ入力する。
【００２１】
次に、単相整流回路１５の内部構成の一例を図８に示す。負荷端に接続されている電圧検出器９ｂを介して負荷電圧フィードバックを入力とし、位相補正回路５１により、９０度位相の進んだ相成分と同相成分の二つを作り出し、この夫々を整流回路５２ａ及び５３ａで整流して並列加算し、低域通過形のフィルタ５３を介して遠方電圧出力を得る。
【００２２】
このように単相を多相化し、多相化した出力を整流して直流電圧を得るようにすれば、検出速度を維持した状態で検出精度を向上させることができる。本実施例においては単相を２相化しているが、３相以上に変換すれば更に検出時のリプルが低減するので更に検出精度を向上させることが可能となる。
【実施例２】
【００２３】
図９は本発明の実施例２に係る電力変換装置の回路構成図である。この実施例２の各部について、図１の本発明の実施例１に係る電力変換装置の回路構成図の各部と同一部分は同一符号で示し、その説明は省略する。この実施例２が実施例１と異なる点は、交流電源１とインバータトランス５の出力間にバックアップ切換回路２０を設けた点、また電圧検出器９ｃ及びこの電圧検出器９ｃの周波数を検出するためのＰＬＬ回路１７を設け、ＰＬＬ回路１７の出力によって周波数基準発生回路１１ａの基準周波数及び基準位相を決定する構成とした点である。
【００２４】
バックアップ切換回路２０はインバータ３またはコンバータ２が異常となってインバータ３の出力が停止したとき、交流電源１からの出力を負荷８にバイパス給電可能としている。そして、バックアップ時にインバータトランス５の出力の周波数が変動しないように周波数基準発生回路１１ａの基準周波数をＰＬＬ回路１７によって交流電源１の周波数と同期させている。
【００２５】
この実施例２の構成により、インバータ３の出力が停止した場合でも、スムースに負荷８をバックアップ運転することが可能となる。
【実施例３】
【００２６】
図１０は本発明の実施例３に係る電力変換装置の出力電圧補正回路１４Ａの内部構成図である。この実施例３の各部について、図６の本発明の実施例１に係る電力変換装置の出力電圧補正回路の内部構成図の各部と同一部分は同一符号で示し、その説明は省略する。この実施例２が実施例１と異なる点は、比較回路４１の入力である振幅基準発生回路１２の出力をオンオフする切換スイッチ４５ａ及び単相整流回路１５の出力をオンオフする切換スイッチ４５ｂを設けた点である。
【００２７】
上記切換スイッチ４５ａ、４５ｂをオフすることによって、出力電圧補正回路の機能を停止したインバータ出力を得ることが可能となる。例えば、図１においてインバータトランス５の出力に他の３相負荷が接続されており、図の負荷８の端子電圧より寧ろこの３相負荷の端子電圧を厳密に制御する必要がある場合などにはこのインバータ出力切換手段が有効となる。
【実施例４】
【００２８】
図１１は本発明の実施例４に係る電力変換装置の単相整流回路１５Ａの内部構成図である。
【００２９】
図８に示した実施例１における単相整流回路１５と同様、負荷端に接続されている電圧検出器９ｂを介して負荷電圧フィードバックを入力する。そして、Ａ／Ｄ変換回路５４によるデジタル処理を行なったあと単相を２相化する。このために、一方を正弦波としたとき、他方を余弦波とするため積分回路５５を設ける。そしてＡ／Ｄ変換回路５４の出力と積分回路５５の出力を夫々絶対値回路５６ａ、５６ｂに与え、絶対値回路５６ａ及び５６ｂの出力を加算することによって直流化している。更に直流分のリプルを除去するためデジタルフィルタ５３Ａを介してより平滑化された遠方電圧を生成する。
【００３０】
このようにこの実施例４によれば、単相交流電圧をデジタル化して検出したあと、これを直流量の遠方電圧に変換し、この直流量に応じてインバータ出力電圧基準を補正しているので、より精度良くインバータ出力電圧を制御することが可能となる。また、単相交流電圧をデジタル化しているので、位相を変えて重畳させて多相化することが容易になり、制御性能向上を更に図ることができる。更に、デジタル化したため回路の劣化による悪影響を取り除くことができる。
【実施例５】
【００３１】
図１２は本発明の実施例５に係る電力変換装置の単相整流回路１５Ｂの内部構成図である。
【００３２】
図８に示した実施例１における単相整流回路１５と同様、負荷端に接続されている電圧検出器９ｂを介して負荷電圧フィードバックを入力する。そして、バッファ回路５７ａにより正弦波を生成すると共に、アナログ積分回路５７ｂを介して余弦波を生成する。
【００３３】
一方、インバータ制御回路１０内で用いた周波数基準発生回路２２の出力である出力電圧周波数基準指令３３の基準位相を用いてアナログ正弦波発生回路５８から単位アナログ正弦波と単位アナログ余弦波を出力する。
【００３４】
前記バッファ回路５７ａ出力である正弦波と単位アナログ正弦波とを乗算器５９ａで乗算し、また、アナログ積分回路５７ｂの出力である余弦波と単位アナログ余弦波とを乗算器５９ｂで乗算する。そして乗算器５９ａの出力と乗算器５９ｂの出力を加算することによって直流化された遠方電圧を生成する。
【００３５】
以下この実施例５の動作について説明する。
【００３６】
負荷電圧フィードバックである単相電圧から生成した電圧を入力としたバッファ回路５７ａの出力をＶｄ、アナログ積分回路５７ｂの出力をＶｑとする。そして、このＶｄ及びＶｑの振幅をＶL、位相をθLとすると、
Ｖｄ ＝ＶLｓｉｎθL           …（１）
Ｖｑ ＝ＶLｃｏｓθL           …（２）
また、正弦波発生回路５８の入力である基準位相θから出力される単位正弦波をＶFd、単位余弦波をＶFqとすると、
ＶFd  ＝１×ｓｉｎθ           …（３）
ＶFq  ＝１×ｃｏｓθ           …（４）
図１２の回路構成に従ってこれらについて２乗和演算を行うと、
｜Ｖ｜＝Ｖd×ＶFd＋Ｖq×ＶFq
＝VLｓｉｎθL×ｓｉｎθ＋VLｃｏｓθL×ｃｏｓθ  …（５）
ここでインバータ３が同期運転状態であればθL＝θとなるので、
｜Ｖ｜＝VLｓｉｎ2θ＋VLｃｏｓ2θ＝VL  …（６）
この結果、２乗和演算出力は振幅成分のみとなり、遠方電圧は直流量として出力される。そして上記直流量化された遠方電圧からインバータ出力電圧基準を操作し、インバータ出力電圧を制御する。
【００３７】
本実施例によれば、単相出力を多相化し、さらに２乗和をとることによって、出力される直流信号を連続して出力し続けることが可能となり、より制御性能の向上を図ることが可能となる。
【実施例６】
【００３８】
図１３は本発明の実施例６に係る電力変換装置の単相整流回路１５Ｃの内部構成図である。この実施例６の各部について、図１１の本発明の実施例４に係る電力変換装置の単相整流回路の内部構成図の各部と同一部分は同一符号で示し、その説明は省略する。この実施例６が実施例４と異なる点は、絶対値回路５６ａ、５６ｂに代えて乗算回路５９ｃ、５９ｄを設け、デジタル正弦波発生回路５８Ａからの単位デジタル正弦波とＡＤ変換器５４の出力を乗算回路５９ｃで乗算し、デジタル正弦波発生回路５８Ａからの単位デジタル余弦波と積分器５５の出力を乗算回路５９ｄで乗算して各々を加算することによって直流出力を得ている点である。
【００３９】
本実施例によれば、実施例５と同様の連続する直流量を得ることができ、しかもこれをデジタル化した演算回路で得ることができるので、制御性能向上を更に図ることができると同時に回路の劣化による悪影響を取り除くことが可能となる。
【図面の簡単な説明】
【００４０】
【図１】本発明の実施例１に係る電力変換装置の回路構成図。
【図２】本発明の実施例１に係る電力変換装置のインバータの内部構成図。
【図３】本発明の実施例１に係る電力変換装置の振幅基準発生回路の内部構成図。
【図４】本発明の実施例１に係る電力変換装置の出力電圧制御回路の内部構成図。
【図５】本発明の実施例１に係る電力変換装置のゲート制御回路の内部構成図。
【図６】本発明の実施例１に係る電力変換装置の出力電圧補正回路の内部構成図。
【図７】図６の出力電圧補正回路における電圧補正量判定回路の電圧補正量特性曲線。
【図８】本発明の実施例１に係る電力変換装置の単相整流回路の内部構成図。
【図９】本発明の実施例２に係る電力変換装置の回路構成図。
【図１０】本発明の実施例３に係る電力変換装置の出力電圧補正回路の内部構成図。
【図１１】本発明の実施例４に係る電力変換装置の単相整流回路の内部構成図。
【図１２】本発明の実施例５に係る電力変換装置の単相整流回路の内部構成図。
【図１３】本発明の実施例６に係る電力変換装置の単相整流回路の内部構成図。
【符号の説明】
【００４１】
１  交流電源
２  コンバータ
３  インバータ
４  バッテリー
５  インバータトランス
６  フィルタコンデンサ
７  単相トランス
８  負荷
９ａ、９ｂ、９ｃ  電圧検出器
１０  インバータ制御回路
１１  周波数基準発生回路
１２  振幅基準発生回路
１３  出力電圧制御回路
１４  出力電圧補正回路
１５  単相整流回路
１６  ゲート制御回路
１７  ＰＬＬ回路
２０  バイパス用スイッチ
２１ａ、２１ｂ、２１ｃ  電圧基準
２２  ソフトスタート信号
２３ａ、２３ｂ、２３ｃ  乗算器
３１  直流コンデンサ
３２ａ、３２ｂ、３２ｃ、３２ｄ、３２ｅ、３２ｆ  スイッチング素子
３３  ゲート駆動回路
３５ａ、３５ｂ、３５ｃ  ＰＩ制御回路
４０  変換回路
４１  比較回路
４２  電圧補正量判定回路
４３  リミッタ回路
４４  電圧補正量上限値
４５ａ、４５ｂ  切換スイッチ
５１  位相補正回路
５２ａ、５２ｂ  整流回路
５３、５３Ａ  フィルタ
５４  ＡＤ変換回路
５５  積分回路
５６ａ、５６ｂ  絶対値回路
５７ａ  バッファ回路、
５７ｂ  アナログ積分回路
５８  アナログ正弦波発生回路
５８Ａ  デジタル正弦波発生回路
５９ａ、５９ｂ、５９ｃ、５９ｄ  乗算器
６１  キャリア発生回路
６２ａ、６２ｂ、６２ｃ  コンパレータ
６３ａ、６３ｂ、６３ｃ  ゲート信号出力回路
【図１】
2008228392.tif 000003
【図２】
2008228392.tif 000004
【図３】
2008228392.tif 000005
【図４】
2008228392.tif 000006
【図５】
2008228392.tif 000007
【図６】
2008228392.tif 000008
【図７】
2008228392.tif 000009
【図８】
2008228392.tif 000010
【図９】
2008228392.tif 000011
【図１０】
2008228392.tif 000012
【図１１】
2008228392.tif 000013
【図１２】
2008228392.tif 000014
【図１３】
2008228392.tif 000015