(57)【要約】【課題】複数のスイッチング素子の初期化のための時間を短縮可能にしたスイッチアレイを提供する。【解決手段】イオン伝導層と、イオン伝導層と接するように配置された第１の電極、第２の電極および第３の電極とを備え、第１の電極は金属イオンをイオン伝導層中に供給しない材料からなる領域を含む構成であり、第２の電極または第３の電極の少なくとも一つは金属イオンをイオン伝導層中に供給可能な材料を含む構成であり、第３の電極に電圧を印加することによって第１の電極および第２の電極間の導通状態を制御するスイッチング素子が、複数配列されたスイッチアレイであって、複数のスイッチング素子のうち少なくもと２つ以上のスイッチング素子における第３電極３３が電気的に共通線２３に接続されている。【選択図】図１
2008182094.tif 000002
【特許請求の範囲】
【請求項１】
イオン伝導層と、該イオン伝導層と接するように配置された第１の電極、第２の電極および第３の電極とを備え、前記第１の電極は前記金属イオンを前記イオン伝導層中に供給しない材料からなる領域を含む構成であり、前記第２の電極または前記第３の電極の少なくとも一つは前記金属イオンを前記イオン伝導層中に供給可能な材料を含む構成であり、前記第３の電極に電圧を印加することによって前記第１の電極および第２の電極間の導通状態を制御するスイッチング素子が、複数配列されたスイッチアレイであって、
複数の前記スイッチング素子のうち少なくもと２つ以上のスイッチング素子における前記第３電極が電気的に共通線に接続されているスイッチアレイ。
【請求項２】
前記スイッチング素子毎に選択トランジスタが設けられている請求項１記載のスイッチアレイ。
【請求項３】
前記第１の電極は、少なくとも前記イオン伝導層に接する部分が前記金属イオンを前記イオン伝導層中に供給しない組成である請求項１または２に記載のスイッチアレイ。
【請求項４】
前記第２の電極または前記第３の電極の少なくともいずれか一方は、少なくとも前記イオン伝導層に接する部分が前記金属イオンを前記イオン伝導層中に供給可能な組成である請求項１から３のいずれか１項に記載のスイッチアレイ。
【請求項５】
前記イオン伝導層が、元素の周期律表における６Ｂ族を含むカルコゲナイド材料、金属イオン性ガラス、または金属酸化物より選ばれる少なくとも一つである請求項１から４のいずれか１項に記載のスイッチアレイ。
【請求項６】
前記イオン伝導層が硫化銅または酸化タンタルを含む請求項１から５のいずれか１項に記載のスイッチアレイ。
【請求項７】
前記イオン伝導層中に金属イオンを供給しない材料が、白金、アルミニウム、金、チタン、タングステン、バナジウム、ニオブ、タンタル、クロム、もしくはモリブデン、これらの金属の窒化物、またはこれらの金属のシリサイド、あるいはこれらの組み合わせを含むものである請求項１から６のいずれか１項に記載のスイッチアレイ。
【請求項８】
複数の前記スイッチング素子の全てについて前記第３電極が前記共通線で接続されている請求項１から７のいずれか１項に記載のスイッチアレイ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気化学反応を利用したスイッチング素子を用いたＦＰＬ（フィールド・プログラマブル・ロジック：書き換え可能な論理集積回路）およびメモリデバイスを含むスイッチアレイに関する。
【背景技術】
【０００２】
半導体素子に用いられる不揮発性メモリとして、イオン伝導層（イオンがその内部を自由に動き回ることのできる固体）中の金属イオン移動と、電気化学反応による金属の析出・溶解を利用した素子（以下、金属原子移動スイッチング素子と呼ぶ）がある。金属原子移動スイッチング素子は、これまでのプログラマブルロジックやメモリで用いられてきた半導体素子よりもサイズが小さく、オン状態とオフ状態の抵抗比が大きい。
【０００３】
図７は従来のスイッチング素子の動作を説明するための断面模式図である。図７は、従来例として、２端子−内部型の金属原子移動スイッチング素子の一例を示している（特許文献１）。
【０００４】
図７に示す素子は、イオン伝導層と、イオン伝導層に接触している第２の電極と、イオン伝導層に接触し、金属イオンの供給源となる金属からなる第１の電極とで構成された金属原子移動スイッチング素子である。ここでは、イオン伝導層を硫化銅とし、第１の電極を銅とし、第２の電極をチタン（Ｔｉ）とするが、各部を構成する材料は例示である。
【０００５】
第１の電極を基準として第２の電極に負の電圧を印加すると、イオン伝導層の第２の電極との接触面近傍における金属イオンが還元され、イオン伝導層の第２の電極との接触面において金属（銅）が析出する。金属の析出に対応して、第１の電極の金属が酸化され、金属イオンの形でイオン伝導層に溶け込み、イオン伝導層内の正負イオンのバランスが維持される。析出した金属はイオン伝導層内部を第１の電極の方向に向かって成長する。析出した金属が第１の電極に接触すると、スイッチング素子は導通（オン）状態となる（図７（ａ））。
【０００６】
逆に、第１電極を基準として第２の電極に正の電圧を印加すると、全く逆の電気化学反応が進行する。その結果、析出した金属（銅）が第１の電極に接触しなくなり、スイッチング素子は切断（オフ）状態となる（図７（ｂ））。以上のように、第１の電極を構成する金属原子が、電気化学反応により、析出物の形で第２の電極と第１の電極の間に移動し、導通（オン）状態では、第２の電極と第１の電極を電気的に接続する。
【０００７】
本スイッチング素子を配列状に接続した場合を考える。配列されたスイッチのうち、「各行および各列の１つのスイッチのみがオン状態である、または、各行および各列にスイッチがすべてオフ状態にある」のようにプログラムする場合には、選択トランジスタは不要である（非特許文献１）。一方、上記の規則を設けず、各行および各列に２つ以上のスイッチがオン状態にプログラムすることを許可する場合には、各スイッチに直列に選択トランジスタが設けられる（非特許文献１）。各場合のプログラム方式については非特許文献２に記載されている。スイッチング素子の配列に新たなオン・オフ情報を書き込むためには、一旦、スイッチング素子を初期状態に戻す必要がある。上記のプログラム方式では、スイッチング素子毎に初期化を行う必要がある。
【特許文献１】特表２００２−５３６８４０号公報
【非特許文献１】ジャーナル・オブ・ソリッド・ステート・サーキッツ、４０巻、１号、１６８頁〜１７６頁、２００５年
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上記の従来例では、配列された複数のスイッチング素子を初期化する際、スイッチング素子毎に電圧を印加する必要があり、初期化対象となるスイッチング素子の数だけ初期化のための時間を要するという問題があった。
【０００９】
本発明は上述したような従来の技術が有する問題点を解決するためになされたものであり、複数のスイッチング素子の初期化のための時間を短縮可能にしたスイッチアレイを提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するための本発明のスイッチアレイは、イオン伝導層と、該イオン伝導層と接するように配置された第１の電極、第２の電極および第３の電極とを備え、前記第１の電極は前記金属イオンを前記イオン伝導層中に供給しない材料からなる領域を含む構成であり、前記第２の電極または前記第３の電極の少なくとも一つは前記金属イオンを前記イオン伝導層中に供給可能な材料を含む構成であり、前記第３の電極に電圧を印加することによって前記第１の電極および第２の電極間の導通状態を制御するスイッチング素子が、複数配列されたスイッチアレイであって、
複数の前記スイッチング素子のうち少なくもと２つ以上のスイッチング素子における前記第３電極が電気的に共通線に接続されている構成である。
【００１１】
本発明では、共通線に電圧を印加することで第３電極に電圧が印加され、共通線に接続された２つ以上のスイッチング素子を一括してオン状態またはオフ状態に遷移させることが可能となる。
【発明の効果】
【００１２】
本発明によれば、配列された複数のスイッチング素子を１度にオン状態またはオフ状態に初期化することができ、１つずつ初期化する場合に比べて時間を短縮できる。
【発明を実施するための最良の形態】
【００１３】
（第１の実施形態）
本実施形態のスイッチアレイの構成を説明する。図１は、本実施形態のスイッチアレイの素子配列の一構成例を示すレイアウト図である。
【００１４】
図１に示すように、スイッチアレイの基本要素となるセルには、金属イオンが伝導可能なイオン伝導層中に、電気化学反応により導電体を析出させ、導電体の有無により低抵抗状態と高抵抗状態とを実現する不揮発性スイッチング素子２６が設けられている。このセルが複数配列されている。各セルの第３電極３３に接続された共通線２３が設けられている。この第３電極３３はスイッチング素子２６のイオン伝導層に接している。
【００１５】
また、スイッチング素子配列２０は、配列された複数のスイッチング素子２６と、各スイッチング素子２６に接続されたビット線２１、ワード線２２および共通線２３とを有する。配列内の各スイッチング素子に接続されている共通線２３は電気的に接続されている。図１の左右方向に伸びるワード線２２と図１の上下方向に伸びるビット線２１とが格子状に配置され、格子状の各枠の中にスイッチング素子２６が配置されている。
【００１６】
さらに、ビット線２１およびワード線２２のそれぞれは図に示さないデコーダ回路およびドライバ回路のそれぞれに接続されている。デコーダ回路およびドライバ回路の構成および動作については通常のメモリデバイスと同様であるため、ここではその詳細な説明を省略する。
【００１７】
図２は、スイッチング素子配列のうち１つのスイッチング素子の断面構造を示す図である。スイッチング素子２６はトランジスタ等の半導体素子が設けられた半導体基板３００上に形成されている。他の素子と絶縁を保つために、半導体基板３００上には絶縁膜３１０が形成され、その上にスイッチング素子２６が配置されている。
【００１８】
図２に示すように、スイッチング素子２６は、イオン伝導層３６、第１電極３１、第２電極３２および第３電極３３を有する。絶縁膜３１０の上に絶縁膜３２０が形成され、第２電極３２が絶縁膜３２０中に設けられている。絶縁膜３２０上にイオン伝導層３６が設けられ、イオン伝導層３６の上に所定の距離をあけて第１電極３１と第３電極３３が設けられている。第２電極３２はイオン伝導層３６の下面側で接触している。
【００１９】
また、ワード線３４およびビア３８が絶縁膜３２０中に設けられ、第２電極３２はビア３８を介してワード線３４に接続されている。図２には示さないが、第１電極３１は図１に示したビット線２１に接続され、第３電極３３は図１に示した共通線２３に接続されている。
【００２０】
第１電極３１は、少なくともイオン伝導層３６に接する部分が金属イオンをイオン伝導層３６に供給しない材料で構成されている。第２電極３２は、少なくともイオン伝導層３６に接する部分が金属イオンをイオン伝導層３６に供給する組成で構成されている。
【００２１】
イオン伝導層３６の材料としては、元素の周期律表における６Ｂ族を含むカルコゲナイド材料、金属イオン性ガラス、または金属酸化物のいずれかがある。より具体的には、硫化銅や酸化タンタルがある。
【００２２】
イオン伝導層３６に金属イオンを供給しない材料としては、白金、アルミニウム、金、チタン、タングステン、バナジウム、ニオブ、タンタル、クロム、もしくはモリブデン、これらの金属の窒化物、またはこれらの金属のシリサイド、あるいはこれらの組み合わせが考えられる。
【００２３】
次に、図１に示したスイッチング素子配列２０のスイッチング素子２６を個別に動作させる場合について説明する。
【００２４】
図１に示す複数のスイッチング素子２６のうち、動作対象となるスイッチング素子２６に接続されたワード線２２とビット線２１を選択する。そして、選択したワード線２２またはビット線２１に、次のように電圧を印加する。以下では、第２電極３２がワード線２２に相当し、第１電極３１がビット線２１に相当する。
【００２５】
第２電極３２を基準として第１電極３１に負の電圧を印加すると、イオン伝導層３６の第１電極３１との接触面近傍における金属イオンが還元され、イオン伝導層３６の第１電極３１との接触面において金属が析出する。金属の析出に対応して、第２電極３２の金属が酸化され、金属イオンの形でイオン伝導層に溶け込み、イオン伝導層３６内の正負イオンのバランスが維持される。析出した金属はイオン伝導層３６内部を第２電極３２の方向に向かって成長する。析出した金属が第２電極３２に接触すると、スイッチング素子２６は導通状態となる。
【００２６】
逆に、第２電極３２を基準として第１電極３１に正の電圧を印加すると、全く逆の電気化学反応が進行する。その結果、析出した金属が第２電極３２と接触しなくなり、スイッチング素子２６は切断（オフ）状態となる。
【００２７】
このようにして、電気化学反応により、第２電極３２を構成する金属原子が、析出物の形で第１電極３１と第２電極３２の間に移動し、導通（オン）状態では、第１電極３１と第２電極３２を電気的に接続する。
【００２８】
次に、スイッチング素子２６の動作について上述の方法とは異なる方法を説明する。ここでは、第１電極３１および第２電極３２について、イオン伝導層３６に接する部分の材料が上述の場合と逆であってもよい。以下では、第３電極３３が共通線２３に相当する。
【００２９】
第１電極３１および第２電極３２に対して第３電極３３に正の電圧を印加した場合にも、第１電極３１および第２電極上３２に金属イオンの還元反応によって金属が析出する。そして、第１電極３１および第２電極３２間に析出した金属のために第１電極３１および第２電極３２が電気的に接続されて、スイッチはオン状態に遷移する。一方、第１電極３１および第２電極３２に対して第３電極３３に負の電圧を印加すると、析出した金属が酸化されて金属イオンとなりイオン伝導層３６中に溶解し、オフ状態に遷移する。
【００３０】
これらのオン状態およびオフ状態は、第３電極３３に電圧を印加するのを止めてもそれぞれの状態が保持される。また、オン状態の後、第３電極３３に印加する電圧の印加時間および印加電圧にしたがって金属が析出または溶解し、第３電極３３に印加する電圧により第１電極３１および第３電極間３３の伝導度を制御可能となる。
【００３１】
次に、図１に示したスイッチング素子配列２０の全てのスイッチング素子２６を一度に動作させる場合について説明する。ここでも、第１電極３１または第２電極３２のいずれか一方について、イオン伝導層３６に接する部分の材料が金属イオンを供給するものであればよい。
【００３２】
図１のビット線２１およびワード線２２に対して、共通線２３に正の電圧を印加した場合には、図２に示すスイッチング素子の第３電極３３に正の電圧が印加され、配列内のスイッチング素子の全てがオン状態へ遷移する。つまり、オン状態にあるスイッチング素子の状態は変らず、オフ状態にあるスイッチング素子はオン状態へと遷移する。一方、共通線２３に負の電圧を印加した場合には、配列内にあるスイッチング素子の全てがオフ状態へ遷移する。つまり、オフ状態にあるスイッチング素子の状態は変らず、オン状態にあるスイッチング素子はオフ状態へ遷移する。
【００３３】
このようにして、共通線２３に電圧を印加することによって、配列内の全てのスイッチング素子２６を一度にオン状態またはオフ状態へ初期化することができる。
【００３４】
なお、第３電極３３は、イオン伝導層３６に電界をかけるための役目を果たす電極であるため、イオン伝導層３６に直接接していなくてもよい。電界をかけることが可能であれば、イオン伝導層３６との間に他の層を挟んでいてもよい。第３電極３３をイオン伝導層３６に接触させる場合には、少なくともイオン伝導層３６に接する部分が金属イオンをイオン伝導層中に供給可能な組成であってもよい。
【００３５】
また、共通線２３は全てのスイッチング素子２６の第３電極３３に接続していなくてもよい。一括してオン状態またはオフ状態に遷移させる複数のスイッチング素子２６の第３電極３３を共通線２３で接続すればよい。
【００３６】
本実施形態のスイッチアレイでは、配列された複数のスイッチング素子を１度にオン状態またはオフ状態に初期化することができ、１つずつ初期化する場合に比べて時間を短縮できる。
【００３７】
（第２の実施形態）
第１の実施形態では、各セルが１つのスイッチング素子で構成されていたが、本実施形態では、各セルが１つのスイッチング素子と１つの選択トランジスタを含む構成である。
【００３８】
図３は本実施形態のスイッチアレイの素子配列の一構成例を示すレイアウト図である。
【００３９】
図３に示すように、複数配列されたセルのそれぞれには、金属イオンが伝導可能なイオン伝導層中に、電気化学反応により導電体を析出させ、導電体の有無により低抵抗状態と高抵抗状態とを実現する不揮発性スイッチング素子４６と、そのスイッチング素子４６を動作可能にするための選択トランジスタ４７とが設けられている。そして、各セルのスイッチング素子４６の第３電極５０３に接続された共通線４３が設けられている。この第３電極５０３はスイッチング素子４６のイオン伝導層に接している。
【００４０】
また、スイッチング素子配列４０は、配列された複数のセルの他に、各セルに接続されたビット線４１、プレート線４５、ワード線４２および共通線４３を有する。配列内の各スイッチング素子に接続されている共通線４３は電気的に接続されている。さらに、ビット線４１およびワード線４２のそれぞれは図に示さないデコーダ回路およびドライバ回路のそれぞれに接続されている。プレート線４５には基準電位が印加される。
【００４１】
なお、符号４１ｂ、４２ｃおよび４５ｂで示す各線は、後の説明の際に用いるためであり、以下では、特に言わない限り、符号４１、４２、４５にそれぞれ読み替える。符号４７ａ〜ｃ、４６ａ〜ｃについても同様に、特に言わない限り、符号４７、４６にそれぞれ読み替える。
【００４２】
図４は、スイッチング素子配列のうち１つのセルの断面構造を示す図である。
【００４３】
図４に示すように、セルには、選択トランジスタ４７と、スイッチング素子とが設けられている。選択トランジスタ４７は半導体基板３００の表面近傍に形成されている。選択トランジスタ４７は、半導体基板３００に設けられたソース電極５１１およびドレイン電極５１２と、絶縁膜３３０に設けられたゲート電極５１３とを有する。ゲート電極５１３は、半導体基板３００の表面に形成されたゲート酸化膜（不図示）上に設けられている。
【００４４】
絶縁膜３３０上に形成された絶縁膜３４０に、図３に示したプレート線４５およびワード線４２が設けられている。隣り合う素子同士の絶縁を保つために、絶縁膜３３０、３４０が形成されている。
【００４５】
スイッチング素子は、イオン伝導層５０６、第１電極５０１、第２電極５０２および第３電極５０３を有する。第２電極５０２が絶縁膜３４０中に設けられ、絶縁膜３４０上にイオン伝導層５０６が設けられている。イオン伝導層５０６の上に所定の距離をあけて第１電極５０１と第３電極５０３が設けられている。第２電極５０２はイオン伝導層５０６の下面側で接触している。
【００４６】
第１電極５０１は図３に示したビット線４１に接続され、第２電極５０２はビア５０８およびプラグを介して選択トランジスタ５０７のドレイン電極５１２に接続されている。第３電極５０３は図３に示した共通線４３に接続されている。選択トランジスタ５０７のゲート電極５１３はプラグを介してワード線４２に接続され、ソース電極５１１はプラグを介してプレート線４５に接続されている。
【００４７】
第１電極５０１は、少なくともイオン伝導層５０６に接する部分が金属イオンをイオン伝導層５０６に供給しない材料で構成されている。第２電極５０２は、少なくともイオン伝導層５０６に接する部分が金属イオンをイオン伝導層５０６に供給する組成で構成されている。イオン伝導層の材料、およびイオン伝導層に金属イオンを供給しない材料については、第１の実施形態と同様である。
【００４８】
次に、図３に示したスイッチング素子配列４０のスイッチング素子４６を個別に動作させる場合について説明する。ここでは、図３の破線で示すセルを選択して動作させる場合とする。
【００４９】
ワード線４２ｃに正電圧が印加されると、図３の配列の１つの「列」に接続される複数のセルが選択される。図３に示すスイッチング素子４６ａおよび選択トランジスタ４７ａのセルと、スイッチング素子４６ｃおよび選択トランジスタ４７ｃのセルとが選択される。また、ビット線４５ｂに正の電圧が印加されると、図３の配列の１つの「行」に接続される複数のセルが選択される。図３に示すスイッチング素子４６ａおよび選択トランジスタ４７ａのセルと、スイッチング素子４６ｂおよび選択トランジスタ４７ｂのセルとが選択される。これらの選択動作を同時に行うことにより、図３の破線で囲まれた１つのセルが選択される。それは、図３に示すスイッチング素子４６ａおよび選択トランジスタ４７ａのセルである。
【００５０】
そして、選択したワード線４２ｃおよびビット線４５ｂに正の所定の電圧を印加して選択トランジスタ４７ａをオンさせたまま、次のように電圧を印加する。以下では、第２電極５０２がプレート線４５ｂに相当し、第１電極５０１がビット線４５ｂに相当する。
【００５１】
選択されたセルのスイッチング素子４６ａにおいて、第２電極５０２を基準として第１電極５０１に負の電圧を印加すると、イオン伝導層５０６の第１電極５０１との接触面近傍における金属イオンが還元され、イオン伝導層５０６の第１電極５０１との接触面において金属が析出する。金属の析出に対応して、第２電極５０２の金属が酸化され、金属イオンの形でイオン伝導層５０６に溶け込み、イオン伝導層５０６内の正負イオンのバランスが維持される。析出した金属はイオン伝導層５０６内部を第２電極５０２の方向に向かって成長する。析出した金属が第２電極５０２に接触すると、スイッチング素子は導通状態となる。
【００５２】
逆に、第２電極５０２を基準として第１電極５０１に正の電圧を印加すると、全く逆の電気化学反応が進行する。その結果、析出した金属が第２電極５０２に接触しなくなり、スイッチング素子は切断（オフ）状態となる。
【００５３】
このようにして、電気化学反応により、第２電極５０２を構成する金属原子が、析出物の形で第１電極５０１と第２電極５０２の間に移動し、導通（オン）状態では、第１電極５０１と第２電極５０２を電気的に接続する。
【００５４】
次に、スイッチング素子４６ａの動作について上述の方法とは異なる方法を説明する。ここでは、第１電極５０１および第２電極５０２について、イオン伝導層５０６に接する部分の材料が上述の場合と逆であってもよい。以下では、第３電極５０３が共通線４３に相当する。
【００５５】
第１電極５０１および第２電極５０２に対して第３電極５０３に正の電圧を印加した場合にも、第１電極５０１および第２電極５０２上に金属イオンの還元反応によって金属が析出する。そして、第１電極５０１および第２電極間５０２に析出した金属のために第１電極５０１および第２電極５０２が電気的に接続されて、スイッチはオン状態に遷移する。一方、第１電極５０１および第２電極５０２に対して第３電極５０３に負の電圧を印加すると、析出した金属が酸化されて金属イオンとなりイオン伝導層５０６中に溶解し、オフ状態に遷移する。
【００５６】
これらのオン状態およびオフ状態は、第３電極５０３に電圧を印加するのを止めてもそれぞれの状態が保持される。また、オン状態の後、第３電極５０３に印加する電圧の印加時間および印加電圧にしたがって金属が析出または溶解し、第３電極５０３に印加する電圧により第１電極５０１および第２電極５０２間の伝導度を制御可能となる。
【００５７】
次に、図３に示したスイッチング素子配列４０の全てのスイッチング素子４６を一度に動作させる場合について説明する。ここでも、第１電極５０１または第２電極５０２のいずれか一方について、イオン伝導層５０６に接する部分の材料が金属イオンを供給するものであればよい。
【００５８】
図３のビット線４１およびワード線４２に対して、共通線４３に正の電圧を印加した場合には、図４に示すスイッチング素子の第３電極５０３に正の電圧が印加され、配列内のスイッチング素子の全てがオン状態へ遷移する。つまり、オン状態にあるスイッチング素子の状態は変らず、オフ状態にあるスイッチング素子はオン状態へと遷移する。一方、共通線４３に負の電圧を印加した場合には、配列内にあるスイッチング素子の全てがオフ状態へ遷移する。つまり、オフ状態にあるスイッチング素子の状態は変らず、オン状態にあるスイッチング素子はオフ状態へ遷移する。
【００５９】
このようにして、共通線４３に電圧を印加することによって、配列内のスイッチング素子４６を一度にオン状態またはオフ状態へ初期化することができる。
【００６０】
なお、第３電極５０３は、イオン伝導層５０６に電界をかけるための役目を果たす電極であるため、イオン伝導層５０６に直接接していなくてもよい。電界をかけることが可能であれば、イオン伝導層５０６との間に他の層を挟んでいてもよい。第３電極５０３をイオン伝導層５０６に接触させる場合には、少なくともイオン伝導層５０６に接する部分が金属イオンをイオン伝導層中に供給可能な組成であってもよい。
【００６１】
また、本実施形態では、スイッチング素子配列４０の全てのスイッチング素子４６を一度に初期化する場合を説明したが、ビット線４１とワード線４２に印加する電圧の設定により、配列内の行単位または列単位でセルの初期化を行ってもよい。
【００６２】
本実施形態のスイッチアレイは、第１の実施形態と同様に、複数のスイッチング素子を１度にオン状態またはオフ状態に初期化でき、１つずつ初期化する場合に比べて時間を短縮できる。また、各セルに設けられた選択トランジスタによって初期化対象のスイッチング素子を全てではなく、そのうちの複数を選択することが可能となる。
【実施例１】
【００６３】
第１および第２の実施形態のスイッチアレイに用いられるスイッチング素子の具体例を説明する。
【００６４】
図５は本実施例のスイッチング素子の構成例を示す透視図および断面模式図である。
【００６５】
基板６０の上に所定の距離をあけて第２電極６２および第３電極６３が形成され、その上にイオン伝導層６６が形成されている。イオン伝導層６６の上に絶縁層６９が設けられ、絶縁層６９の上に第１電極６１が形成されている。絶縁層６９には開口が形成され、第１電極６１はその開口を介してイオン伝導層６６に接している。
【００６６】
本実施例では、第２電極６２および第３電極６３を銅とし、イオン伝導層６６を硫化銅とし、第１電極６１を白金としている。なお、基板６０は、表面がシリコン酸化膜で覆われたＳｉ基板であり、図に示さない集積回路が形成されている。
【００６７】
上述したように、第１電極６１、第２電極６２および第３電極６３はイオン伝導層６６に接触している。絶縁層６９は、第１電極６１がイオン伝導層６６に接触する面積を減らすための絶縁層である。本実施例では、絶縁層６９をカリックスアレーンとしている。
【００６８】
次に、本実施例のスイッチング素子の作製方法を説明する。
【００６９】
膜厚３００ｎｍのシリコン酸化膜で覆われたＳｉ基板を基板６０として用いる。リソグラフィ技術とリフトオフ技術を用いて、シリコン酸化膜上に形成した膜厚１００ｎｍの銅で第２電極６２および第３電極６３を形成する。次に、これら２つの電極の形成方法と同様の技術を用いて、膜厚４０ｎｍの硫化銅によるイオン伝導層６６を形成する。硫化銅はレーザーアブレーション法によって形成する。続いて、硫化銅上に膜厚１２０ｎｍのスピンコートによりカリックスアレーンを塗布し、リソグラフィ技術によりパターニングを行う。これにより図５に示した絶縁層６９が形成される。最後に、真空蒸着法またはスパッタリング法を用いて膜厚４０ｎｍの白金を堆積して第１の電極６１を形成する。
【００７０】
次に、本実施例のスイッチング素子の動作を説明する。図６はスイッチング素子の電気特性を示すグラフである。
【００７１】
はじめに、オン状態へ遷移させる方法について説明する。図６（ａ）は、第２電極６２に対して第１電極６１に印加する電圧を変えながら、第１電極６１から第２電極６２に流れる電流を観測したグラフである。横軸は第１電極６１に印加する電圧を示し、縦軸は２つの電極間に流れる電流を示す。第２電極６２に対して第１電極６１に−０．３Ｖ程度の負の電圧を印加する。電圧印加によって第１電極６１と第２電極６２の間に銅の析出物が成長し、両電極間が電気的に接続される。−０．３Ｖの電圧において電流が１０-6Ａから１０-4Ａ以上に急激に増大していることがわかる。この電流増大は、第１電極６１と第２電極６２の間が電気的に接続されたことを示している。このようにして、スイッチがオフ状態からオン状態になる。
【００７２】
次に、第３電極６３によってスイッチをオン状態からオフ状態に初期化する方法について説明する。図６（ｂ）は、第１電極６１に対して第３電極６３に印加する電圧を変えながら、第１電極６１と第２電極間に流れる電流を観測したグラフである。横軸は第３電極６３に印加する電圧を示し、縦軸は第１電極６１と第２電極６２間に流れる電流を示す。なお、第１電極６１と第２電極６２の電気的接続の状態を知るために、第２電極６２に対して第１電極６１にごく小さな電圧（１０ｍＶ）を加えている。
【００７３】
初期状態において、第１電極６１と第２電極６２の間は接続された状態（オン状態）にある。初期化させるには、図６（ｂ）に示すように、第１電極６１に対して第３電極６３に負電圧を印加する。−０．０５Ｖの電圧で電流が１０-6Ａ台から１０-9Ａまで小さくなる。第１電極６１の電圧を−０．１Ｖまで変化させた後、第３電極６３に対して第１電極６１に正の電圧を印加すると、電流は１０-10Ａまで小さくなった。このようにして、析出物の一部が電気化学反応によってイオン伝導層６６に溶解することで、オフ状態に遷移する。
【００７４】
また、第３電極６３によってスイッチをオフ状態からオン状態に初期化するには、第１電極６１に対して第３電極６３に正の電圧を印加する。本操作によりスイッチング素子をオン状態へと遷移させることが可能である。なお、オン状態およびオフ状態は電圧を０Ｖに戻してもそれぞれの状態が保持される。
【００７５】
本実施例のスイッチング素子を複数配列し、各スイッチング素子の第３電極６３を共通線で接続し、接続線に印加する電圧を制御することで、複数のスイッチング素子を一度にオン状態またはオフ状態のいずれの状態にも初期化することができる。
【００７６】
なお、本発明は上記実施形態および実施例に限定されることなく、発明の範囲内で種々の変形が可能であり、それらも本発明の範囲内に含まれる。
【図面の簡単な説明】
【００７７】
【図１】第１の実施形態のスイッチアレイの素子配列の一構成例を示すレイアウト図である。
【図２】第１の実施形態のスイッチアレイのセルの一構成例を示す断面模式図である。
【図３】第２の実施形態のスイッチアレイの素子配列の一構成例を示すレイアウト図である。
【図４】第２の実施形態のスイッチアレイのセルの一構成例を示す断面模式図である。
【図５】本発明のスイッチアレイにおけるスイッチング素子の一構成例を示す透視図および断面模式図である。
【図６】図５に示したスイッチング素子の電気特性を示す図である。
【図７】従来のスイッチング素子の動作を説明するための断面模式図である。
【符号の説明】
【００７８】
２０、４０    スイッチング素子配列
２１、４１、４１ｂ    ビット線
２２、３４、４２、４２ｃ    ワード線
２３、４３    共通線
４５、４５ｂ    プレート線
２６、４６、４６ａ、４６ｂ、４６ｃ    スイッチング素子
３１、５０１、６１    第１電極
３２、５０２、６２    第２電極
３３、５０３、６３    第３電極
３６、５０６、６６    イオン伝導層
３８、５０８    ビア
４７、４７ａ、４７ｂ、４７ｃ    選択トランジスタ
５１１    ソース電極
５１２    ドレイン電極
５１３    ゲート電極
６０    基板
６９    絶縁層
３００    半導体基板
３１０、３２０、３３０、３４０    絶縁膜
【図１】
2008182094.tif 000003
【図２】
2008182094.tif 000004
【図３】
2008182094.tif 000005
【図４】
2008182094.tif 000006
【図６】
2008182094.tif 000007
【図７】
2008182094.tif 000008
【図５】
2008182094.tif 000009