(57)【要約】【課題】従来の検査装置ではテストできない大きな過電流保護電流の場合でも、回路サイズを大きくすることなく、テストを行うことを可能とする。【解決手段】出力トランジスタＭ１の出力電流値Ｉｏを予め定められた第１の制限電流値以下に制限する過電流保護回路１２を具備した定電圧電源回路１０において、トリミングヒューズＦ１のトリミングにより過電流保護回路１２の動作を第１，第２の動作状態に切り換える回路構成とし、例えばウエハ段階でのテスト時にはトリミング前の第２の動作状態として、出力トランジスタの出力電流を第１の制限電流値未満の第２の制限電流値以下に制限し、テスト後にトリミングを行い、出力トランジスタの出力電流を第１の制限電流値以下に制限する第１の動作状態に切り換える。【選択図】図１
2008210078.tif 000002
【特許請求の範囲】
【請求項１】
出力トランジスタの出力電流値を予め定められた第１の制限電流値以下に制限する過電流保護回路を具備した定電圧電源回路であって、
トリミングにより上記過電流保護回路の動作を第１，第２の動作状態に切り換える動作状態切換回路を具備し、
該動作状態切換回路は、トリミング前には第２の動作状態として、上記出力トランジスタの出力電流を上記第１の制限電流値未満の第２の制限電流値以下に制限し、トリミング後に、上記出力トランジスタの出力電流を上記第１の制限電流値以下に制限する第１の動作状態に切り換えることを特徴とする定電圧電源回路。
【請求項２】
出力トランジスタの出力電流値が予め定められた第１の制限電流値を超えて増加すると、上記出力トランジスタの入力電圧を増加を抑えることで該出力トランジスタの出力電流の値を上記第１の制限電流値以下に制限する過電流保護回路を具備した定電圧電源回路であって、
上記過電流保護回路は、
上記出力トランジスタの出力電流に比例した電流を生成して出力する電流生成回路と、
該電流生成回路から出力された比例電流を上記出力トランジスタの入力電圧に変換する電流電圧変換回路とを有し、
上記電流生成回路は、
トリミングにより、生成する比例電流の値を変える動作状態切換回路を具備し、
該動作状態切換回路は、
トリミング前には、上記出力トランジスタの出力電流を、上記第１の制限電流値未満の第２の制限電流値以下に制限するよう、出力電流に対する比例電流値を変える
ことを特徴とする定電圧電源回路。
【請求項３】
請求項２に記載の定電圧電源回路であって、
上記電流生成回路は、
複数のトランジスタで構成されたカレントミラー回路を具備し、
該カレントミラー回路を構成する複数のトランジスタの出力電流の和を上記比例電流として上記電流電圧変換回路に出力し、
上記動作状態切換回路は、
上記トリミングにより、上記カレントミラー回路を構成するトランジスタの数を変更して、上記比例電流の値を変える
ことを特徴とする定電圧電源回路。
【請求項４】
請求項２に記載の定電圧電源回路であって、
上記電流生成回路は、
上記出力トランジスタの出力電流に比例した電流を生成して出力する第１のトランジスタと、
該第１のトランジスタから出力された電流に応じた電流を上記電流電圧変換回路に出力するカレントミラー回路とからなり、
上記動作状態切換回路は、
上記第１のトランジスタとカレントミラー回路を構成するよう接続された第２のトランジスタと、該第２のトランジスタに直列に接続されたトリミングヒューズからなる
ことを特徴とする定電圧電源回路。
【請求項５】
請求項２に記載の定電圧電源回路であって、
上記電流生成回路は、
上記出力トランジスタの出力電流に比例した電流を生成して出力する第１のトランジスタと、
該第１のトランジスタから出力された電流に応じた電流を上記電流電圧変換回路に出力するカレントミラー回路とからなり、
上記動作状態切換回路は、
上記第１のトランジスタとカレントミラー回路を構成するよう接続された第２のトランジスタと、該第２のトランジスタのゲートに接続された抵抗、および、該第２のトランジスタのゲート・ソース間に接続されたトリミングヒューズからなる
ことを特徴とする定電圧電源回路。
【請求項６】
請求項２に記載の定電圧電源回路であって、
上記電流生成回路は、
上記出力トランジスタの出力電流に比例した電流を生成して出力する第１のトランジスタと、
該第１のトランジスタから出力された電流に応じた電流を上記電流電圧変換回路に出力するカレントミラー回路とからなり、
上記動作状態切換回路は、
上記カレントミラー回路を構成する一方のトランジスタと並列に接続された第２のトランジスタと該第２のトランジスタに直列に接続されたトリミングヒューズからなる
ことを特徴とする定電圧電源回路。
【請求項７】
請求項２から請求項６のいずれかに記載の定電圧電源回路であって、
上記電流電圧変換回路は、
上記電流生成回路から出力された比例電流により電圧降下を発生させる、トリミングにより抵抗値が可変な抵抗と、
該抵抗で発生した電圧降下に応じて上記出力トランジスタの入力電圧を変化させるトランジスタとを具備し、
上記抵抗のトリミング操作により、上記過電流保護回路が動作する出力電流の電流値を、予め定められた公差幅の範囲内に収まるよう微調整する
ことを特徴とする定電圧電源回路。
【請求項８】
請求項２に記載の定電圧電源回路であって、
上記出力トランジスタはＰＭＯＳトランジスタからなり、
上記電流生成回路は、
上記出力トランジスタの出力電流に比例した電流を生成して出力する第１のＰＭＯＳトランジスタと、
該第１のＰＭＯＳトランジスタのソースと接地間に、該第１のＰＭＯＳトランジスタのソースから接地に向け順に直列接続された、トリミングにより抵抗値可変な第１，第２，第３の抵抗と、
該第１の抵抗と上記第１のＰＭＯＳトランジスタのソースとの接続点にゲートが接続され、該第１のＰＭＯＳトランジスタから出力された電流に応じた電流を上記電流電圧変換回路に出力する第１のＮＭＯＳトランジスタと、
上記第１，第２の抵抗との接続点にドレインが接続され、ソースは接地され、ゲートが、出力電圧検出用に上記出力トランジスタの出力端子にそれぞれ直列接続された第１，第２の抵抗の接続点に接続され、上記出力トランジスタの出力端子の電圧が予め定められた第１の閾値まで低下するとオフとなる第２のＮＭＯＳトランジスタと、
上記第２，第３の抵抗との接続点にドレインが接続され、ソースは接地され、ゲートが、上記出力トランジスタの出力端子に接続され、該出力端子の電圧値が上記第１の閾値よりも低い第２の閾値を超えるとオフとなる第３のＮＭＯＳトランジスタと
を有し、
上記出力トランジスタの出力端子の電圧が予め定められた第１の閾値まで低下するまでは上記第２，第３のＮＭＯＳトランジスタをオンして、上記第１のＮＭＯＳトランジスタのドレインを上記第１の抵抗を介して接地し、
上記動作状態切換回路として、
上記第１のＰＭＯＳトランジスタとカレントミラー回路を構成するよう接続された第２のＰＭＯＳトランジスタと、該第２のＰＭＯＳトランジスタに直列に接続されたトリミングヒューズとを設けた
ことを特徴とする定電圧電源回路。
【請求項９】
請求項１から請求項８のいずれかに記載の定電圧電源回路のテスト方法であって、
上記動作状態切換回路におけるトリミング前に上記出力トランジスタの出力電流を上記第２の制限電流値以下に制限する動作のテストを行い、
該テスト後に、上記動作状態切換回路におけるトリミングを行う
ことを特徴とする定電圧電源回路のテスト方法。
【請求項１０】
請求項７に記載の定電圧電源回路のテスト方法であって、
上記動作状態切換回路におけるトリミング前に上記出力トランジスタの出力電流を上記第２の制限電流値以下に制限する動作のテストを行うと共に、
該テスト時に、上記電流電圧変換回路におけるトリミング抵抗のトリミングによる上記過電流保護回路が動作する出力電流の電流値の微調整を行い、
上記テスト後に、上記動作状態切換回路におけるトリミングを行う
ことを特徴とする定電圧電源回路のテスト方法。
【請求項１１】
請求項１から請求項８のいずれかに記載の定電圧電源回路を具備したことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、定電圧回路などの半導体装置や、定電圧回路などを内蔵した半導体装置の技術に係り、特に、出力電流の制限電流値が検査装置の測定範囲を超える場合でも当該検査装置での制限電流値の測定を、回路規模を大きくすることなく可能とするのに好適な技術に関するものである。
【背景技術】
【０００２】
近年、携帯電子機器等の電子機器の多機能化が進むと共に機器の消費電流も増加し、機器の回路を作動させる定電圧電源から供給可能な電流も増加してきている。そのため、定電圧電源の出力電流の制限電流値も以前に比べ大きくなってきている。
【０００３】
また、電子機器に用いられる個々の半導体装置においては省電力化が進み、半導体装置内の回路では、非常に少ない電流で動作する回路が用いられている。
【０００４】
このように、携帯機器に用いられる半導体装置が扱う電流の範囲は数ｎＡの微少電流から、数Ａの大電流まで非常に広範囲なものとなってきている。この結果、従来から用いている検査装置の測定限界を超える電流値を検査する必要が出てきた。
【０００５】
もちろん、設備を更新して、検査できる電流値のレンジを広くすることも可能であるが、それには多額の投資が必要となる。しかも、従来の検査装置で十分検査可能な電流値が多数を占めている現状では、新しい設備を直ちに導入することは経済上の観点からも得策でない。
【０００６】
この問題を解決するための従来技術として、例えば特許文献１に記載の技術がある。以下、図８を用いてこの技術の説明を行う。
【０００７】
図８において、定電圧電源８１は、定電圧電源回路８２と過電流保護回路８３で構成されている。定電圧電源回路８２の出力トランジスタＭ１ｄと過電流保護回路８３のＰＭＯＳトランジスタＭ２ｄはカレントミラー回路を構成しているので、ＰＭＯＳトランジスタＭ２ｄのドレイン電流Ｉ２ｄは出力電流Ｉｏｄに比例する。
【０００８】
ＰＭＯＳトランジスタＭ２ｄのドレイン電流Ｉ２ｄは、ＮＭＯＳトランジスタＭ４ｄのドレイン電流となっている。ＮＭＯＳトランジスタＭ４ｄとＮＭＯＳトランジスタＭ５ｄはカレントミラー回路を構成しているので、ＮＭＯＳトランジスタＭ５ｄのドレイン電流Ｉ５ｄはドレイン電流Ｉ２ｄに比例した電流となる。
【０００９】
ドレイン電流Ｉ５ｄは抵抗Ｒ３ｄと抵抗Ｒ４ｄに供給され、電圧降下を発生する。この電圧降下はＰＭＯＳトランジスタＭ６ｄのゲート電圧になっている。ＰＭＯＳトランジスタＭ６ｄのドレインは出力トランジスタＭ１ｄのゲートに接続されている。
【００１０】
このような構成において、過電流保護回路８３は、以下のようにして、定電圧電源回路８２の出力電流Ｉｏｄの増加を制限する動作を行う。
【００１１】
定電圧電源回路８２の出力電流Ｉｏｄが増加して、ＰＭＯＳトランジスタＭ１ｄに流れる電流が増加すると、比例して、抵抗Ｒ３ｄ，Ｒ４ｄに流れる電流Ｉ５ｄが増加し電圧降下が大きくなる。
【００１２】
このように、抵抗Ｒ３ｄと抵抗Ｒ４ｄの電圧降下が大きくなると、ＰＭＯＳトランジスタＭ６ｄのソース・ゲート間電圧が増加し、ＰＭＯＳトランジスタＭ６ｄのしきい値電圧を超えると、ＰＭＯＳトランジスタＭ６ｄがオンする。
【００１３】
ＰＭＯＳトランジスタＭ６ｄは、ドレインが出力トランジスタＭ１ｄのゲートに接続されているので、ＰＭＯＳトランジスタＭ６ｄがオンすると、出力トランジスタＭ１ｄのゲート電圧が引き上がり、出力トランジスタＭ１ｄのソース・ゲート間電圧の増加を抑え、出力トランジスタＭ１ｄのオン抵抗が大きくなり、出力電圧Ｖｏｄを下げると共に出力電流Ｉｏｄの増加を抑えることができる。
【００１４】
さらに、図８の回路においては、抵抗Ｒ４ｄには並列にＰＭＯＳトランジスタＭ１０ｄが接続されている。このＰＭＯＳトランジスタＭ１０ｄのゲートは端子Ｓ１ｄに接続されている。そして、端子Ｓ１ｄには通常動作時はローレベルの信号が印加されており、ＰＭＯＳトランジスタＭ１０ｄはオンしているが、テスト時にハイレベルの信号が印加され、ＰＭＯＳトランジスタＭ５ｄをオフにする。
【００１５】
このようにＰＭＯＳトランジスタＭ１０ｄがオフすると、抵抗Ｒ４ｄが抵抗Ｒ３ｄに直列に接続されるのでドレイン電流Ｉ５ｄによる電圧降下が大きくなり、その結果、通常動作時よりも少ない出力電流Ｉｏｄで過電流保護を動作させることができる。
【００１６】
抵抗Ｒ４ｄと抵抗Ｒ３ｄの抵抗値の比は製造プロセスの影響を受け難いため、極めて精度良く作製することが可能である。このため、抵抗Ｒ４ｄを直列に接続した状態で測定した過電流保護電流値と、抵抗Ｒ４ｄをＰＭＯＳトランジスタＭ１０ｄでショートした場合の過電流保護電流値との「比」の精度は良いので、抵抗Ｒ４ｄを直列に接続して過電流保護電流を少なくした状態で測定した結果から、抵抗４ｄを短絡した場合の過電流保護電流値を高精度に予測することができる。
【００１７】
このように、図８に示す回路では、従来の検査装置ではテストできない大きな過電流保護電流の場合でも、抵抗Ｒ４ｄを直列に接続した状態でテストするようにしたので、過電流保護電流値が少なくなり、従来の検査装置を使ってのテストが可能になる。
【００１８】
【特許文献１】特開２００６−４８１１６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１９】
しかしながら、上述の従来の技術では、テスト用の端子Ｓ１ｄが必要である。半導体装置では端子数によりパッケージの大きさが決まってしまうので、このようなテスト用端子を追加することによって、１ランク大きいパッケージを使うことになる場合もある。パッケージが大きくなると、コストがあがり、さらにその半導体装置を用いた電子機器の小型化を阻害するという問題がある。
【００２０】
また、ＰＭＯＳトランジスタＭ６ｄのオン抵抗を、抵抗Ｒ４ｄの抵抗値に比べ十分小さくしなくてはならないため、ＰＭＯＳトランジスタＭ１０ｄの素子サイズが大きくなるなどの問題がある。
【００２１】
解決しようとする問題点は、従来の技術では、従来の検査装置ではテストできない大きな過電流保護電流の場合でもテストを行うことを可能とするために、テスト用端子を追加しなければならず、かつ、トランジスタサイズが大きくなってしまう点である。
【００２２】
本発明の目的は、これら従来技術の課題を解決し、従来の検査装置ではテストできない大きな過電流保護電流の場合でも、回路サイズを大きくすることなく、テストを行うことを可能とすることである。
【課題を解決するための手段】
【００２３】
上記目的を達成するため、本発明では、出力トランジスタの出力電流値を予め定められた第１の制限電流値以下に制限する過電流保護回路を具備した定電圧電源回路において、トリミングにより過電流保護回路の動作を第１，第２の動作状態に切り換える手段を具備し、トリミング前には第２の動作状態として、出力トランジスタの出力電流を第１の制限電流値未満の第２の制限電流値以下に制限し、トリミング後に、出力トランジスタの出力電流を第１の制限電流値以下に制限する第１の動作状態に切り換えることを特徴とする。
【発明の効果】
【００２４】
本発明によれば、例えばウエハテスト段階での、過電流保護動作の確認テスト時には、第２の動作状態で行い、テスト後にトリミングを行い第２の動作状態に切り換えることにより、検査装置の測定範囲を超える評価項目の検査を可能とする。これにより、検査装置ではテストできない大きな過電流保護電流の場合でも、従来のように素子サイズの大きいトランジスタは不要となり、さらにテスト端子の追加も不要となり、回路サイズを大きくすることなく、テストを行うことが可能となる。
【発明を実施するための最良の形態】
【００２５】
以下、図を用いて本発明を実施するための最良の形態例を説明する。図１は、本発明に係る定電圧電源回路の第１の構成例を示す回路図であり、図２は、図１における定電圧電源回路の出力電圧と出力電流の特性例を示す説明図である。
【００２６】
図１において、定電圧電源回路１０は、携帯電話等の電子機器に用いられるものであり、基準電圧Ｖｒ、誤差増幅回路１１、過電流保護回路１２、出力トランジスタＭ１、出力電圧検出抵抗Ｒ１と出力電圧検出抵抗Ｒ２で構成され、電源入力端子Ｖｄｄと出力端子Ｖｏｕｔを備えている。さらに出力端子Ｖｏｕｔと接地間には負荷２０が接続されている。
【００２７】
過電流保護回路１２は、出力電流Ｉｏに比例した電流を生成する電流生成回路１３と抵抗Ｒ３、ＰＭＯＳトランジスタＭ６で構成されている。この抵抗Ｒ３とＰＭＯＳトランジスタＭ６により本発明に関わる電流電圧変換回路が構成される。
【００２８】
電流生成回路１３は、ＰＭＯＳトランジスタＭ２，Ｍ３と、ＮＭＯＳトランジスタＭ４，Ｍ５、およびトリミングヒューズＦ１を備えている。このトリミングヒューズＦ１とＰＭＯＳトランジスタＭ３とにより本発明に関わる動作状態切換回路が構成される。
【００２９】
ＰＭＯＳトランジスタＭ２とＰＭＯＳトランジスタＭ３は、出力トランジスタＭ１とカレントミラー回路を構成している。
【００３０】
ＰＭＯＳトランジスタＭ３のドレインは、トリミングヒューズＦ１を介してＰＭＯＳトランジスタＭ２のドレインに接続され、ＰＭＯＳトランジスタＭ２のドレインは、ＮＭＯＳトランジスタＭ４のドレインに接続されている。
【００３１】
ＮＭＯＳトランジスタＭ４は、そのゲートとソースがＮＭＯＳトランジスタＭ５と共通接続され、さらにゲートは自身のドレインに接続されているので、ＮＭＯＳトランジスタＭ４とＮＭＯＳトランジスタＭ５もカレントミラー回路を構成している。
【００３２】
ＮＭＯＳトランジスタＭ５のドレインは、抵抗Ｒ３を介して電源入力端子Ｖｄｄに接続されると共に、ＰＭＯＳトランジスタＭ６のゲートに接続されている。
【００３３】
ＰＭＯＳトランジスタＭ６は、ソースが電源入力端子Ｖｄｄに接続され、ドレインが出力トランジスタＭ１のゲートに接続されている。
【００３４】
図２においては、図１の定電圧電源回路のトリミングヒューズＦ１をカットする前後の出力電圧Ｖｏと出力電流Ｉｏの関係を示しており、以下、この図２を参照しながら、図１における過電流保護回路１２の動作を説明する。
【００３５】
ＰＭＯＳトランジスタＭ２とＰＭＯＳトランジスタＭ３は出力トランジスタＭ１とカレントミラー回路を構成しているので、ＰＭＯＳトランジスタＭ２のドレイン電流Ｉ２とＰＭＯＳトランジスタＭ３のドレイン電流Ｉ３はどちらも出力電流Ｉｏに比例している。
【００３６】
トリミングヒューズＦ１をカットする前は、ドレイン電流Ｉ２とドレイン電流Ｉ３が加算されてＮＭＯＳトランジスタＭ４のドレイン電流となる。ＮＭＯＳトランジスタＭ４とＮＭＯＳトランジスタＭ５はカレントミラー回路であり、出力側のＮＭＯＳトランジスタＭ５のドレイン電流Ｉ５は「ドレイン電流Ｉ２＋ドレイン電流Ｉ３」に比例した電流である。
【００３７】
ドレイン電流Ｉ５は抵抗Ｒ３に供給され電圧降下を発生する。この電圧降下がＰＭＯＳトランジスタＭ６のゲート電圧（入力電圧）となる。このような構成において、出力電流Ｉｏが多くなると、ＮＭＯＳトランジスタＭ５のドレイン電流Ｉ５（＝ドレイン電流Ｉ２＋ドレイン電流Ｉ３）が比例して増加し、抵抗Ｒ３における電圧降下が大きくなる。
【００３８】
この電圧降下がＰＭＯＳトランジスタＭ６のゲート閾値電圧を超えるとＰＭＯＳトランジスタＭ６がオンとなり、出力トランジスタＭ１のゲート電圧を引き上げるので、出力トランジスタＭ１のオン抵抗が大きくなり、図２の太実線で示すように、出力電圧Ｖｏを低下させると共に、出力電流Ｉｏの増加を出力電流Ｉｏ１で抑制する。このようにして過電流保護動作が働く。
【００３９】
トリミングヒューズＦ１をレーザ光線などでカットすると、ＰＭＯＳトランジスタＭ３のドレイン電流Ｉ３がＮＭＯＳトランジスタＭ４のドレインに供給されなくなるので、抵抗Ｒ３における電圧降下が小さくなる。
【００４０】
その結果、図２の細実線で示すように、過電流保護が働く出力電流は出力電流Ｉｏ３となり、トリミングヒューズＦ１を切断する前の出力電流Ｉｏ１に比べ大きくなる。
【００４１】
過電流保護回路１２の動作に必要な出力電流Ｉｏが、出力電流Ｉｏ３の場合のように、一点鎖線で示す検査装置の測定最大電流Ｉｏ２以上となるような場合でも、トリミングヒューズＦ１が付いた状態でテストを行うと、検査装置の測定最大電流Ｉｏ２より少ない出力電流Ｉｏ１で過電流保護回路１２の動作テストをすることができる。
【００４２】
なお、トリミングヒューズＦ１が付いた状態で行うテストはウエハ状態が適している。
【００４３】
ＰＭＯＳトランジスタＭ２のドレイン電流Ｉ２とＰＭＯＳトランジスタＭ３のドレイン電流Ｉ３はその素子サイズによって設定可能である。すなわち、ＰＭＯＳトランジスタＭ２とＰＭＯＳトランジスタＭ３の素子サイズ比を「１：ｎ−１」とすると、トリミングヒューズＦ１をカットすることで抵抗Ｒ３に供給する電流値は「１／ｎ」倍になるので、過電流保護回路１２が動作する出力電流Ｉｏをｎ倍にすることができる。
【００４４】
さらに、抵抗Ｒ３はトリミングにより抵抗値が可変であり、ウエハテスト結果に応じて、過電流保護回路１２が動作する出力電流Ｉｏ１の電流値を、図２の公差幅Δ１の範囲内に収まるように微調整できるようにしている。なお、抵抗Ｒ３の抵抗値を調整するトリミング技術には従来から行われているトリミング技術が適用可能である。
【００４５】
抵抗Ｒ３における電圧降下は、抵抗Ｒ３の抵抗値とＮＭＯＳトランジスタＭ５のドレイン電流Ｉ５の積であるから、ドレイン電流Ｉ５に比例する。このため、公差幅Δ１は、通常使用時には、過電流保護回路１２が動作する出力電流Ｉｏ３における公差幅Δ２の１／ｎに設定すれば、トリミングヒューズＦ１をカットした後でも、公差幅Δ２に収めることができる。
【００４６】
このように、図１に示す定電圧電源回路１０は、出力トランジスタＭ１の出力電流値が予め定められた第１の制限電流値を超えて増加すると、出力トランジスタＭ１の入力電圧を増加を抑えることでこの出力トランジスタＭ１の出力電流の値を第１の制限電流値以下に制限する過電流保護回路１２を具備し、この過電流保護回路１２には、出力トランジスタＭ１の出力電流に比例した電流を生成して出力する電流生成回路１３と、この電流生成回路１３から出力された比例電流を出力トランジスタＭ１の入力電圧に変換する電流電圧変換回路としての抵抗Ｒ３，ＰＭＯＳトランジスタＭ６を設け、さらに、電流生成回路１３には、トリミングヒューズＦ１とＰＭＯＳトランジスタＭ３からなる動作状態切換回路を設け、このトリミングヒューズＦ１のトリミングにより、生成する比例電流の値を変え、トリミング前には、出力トランジスタＭ１の出力電流を、第１の制限電流値未満の第２の制限電流値以下に制限する。
【００４７】
すなわち、電流生成回路１３は、ＰＭＯＳトランジスタＭ２，Ｍ３の２つのトランジスタで構成されたカレントミラー回路を具備し、このカレントミラー回路を構成する２つのＰＭＯＳトランジスタＭ２，Ｍ３の出力電流の和（ドレイン電流Ｉ２＋Ｉ３）を比例電流として、電流電圧変換回路（抵抗Ｒ３，ＰＭＯＳトランジスタＭ６）に出力すると共に、トリミングヒューズＦ１をトリミングしてＰＭＯＳトランジスタＭ３の接続を切断することにより、カレントミラー回路を構成するトランジスタの数を変更して、比例電流の値を変える（「ドレイン電流Ｉ２＋Ｉ３」→「ドレイン電流Ｉ２」）。
【００４８】
このように、図１の例では、ＰＭＯＳトランジスタＭ２は、出力トランジスタＭ１の出力電流Ｉｏに比例した電流を生成して出力し、ＮＭＯＳトランジスタＭ４とＮＭＯＳトランジスタＭ５からなるカレントミラー回路は、このＰＭＯＳトランジスタＭ２から出力された電流に応じた電流を、電流電圧変換回路（抵抗Ｒ３，ＰＭＯＳトランジスタＭ６）に出力し、本発明に関わる動作状態切換回路は、ＰＭＯＳトランジスタＭ２とカレントミラー回路を構成するよう接続されたＰＭＯＳトランジスタＭ３（第２のトランジスタ）と、このＰＭＯＳトランジスタＭ２に直列に接続されたトリミングヒューズＦ１により構成されている。
【００４９】
このような構成と動作により、本例の定電圧電源回路１０は、トリミングヒューズＦ１により、過電流保護回路の動作を、第１動作状態から第２動作状態に切り換える。すなわち、トリミング後には、出力トランジスタＭ１の出力電流を第１の制限電流値以下に制限する第１の動作状態と、トリミング前には、出力トランジスタＭ１の出力電流を第１の制限電流値未満の第２の制限電流値以下に制限する第２の動作状態に切り換える。
【００５０】
これにより、例えば定電圧電源回路１０のテスト、特にウエハテスト段階の検査において、検査装置の測定範囲を超える評価項目を検査することが可能となり、検査用の端子も不要となり、回路サイズを小さくすることができる。
【００５１】
より具体的には、トリミング前にウエハテスト段階の検査を行い、テスト後に通常動作時とすることで、テスト時の動作では、通常動作時と比較して、制限電流測定時の制限連流値を低くすることができ、例えば、最大測定電流が３００ｍＡの検査装置においても、通常動作時の制限電流が５００ｍＡの定電圧電源回路の制限電流に対して、制限電流測定値が２５０ｍＡとして測定することができ、この測定値を２倍にすることで、通常動作時の制限電流値５００ｍＡを求めることができる。
【００５２】
次に、図６と図７を用いて、図１に示した例における動作状態切換回路の異なる構成例について説明する。図６は、本発明に係る定電圧電源回路の第２の実施例を示す回路図であり、図７は、図６における定電圧電源回路の出力電圧と出力電流の特性例を示す説明図である。
【００５３】
本図６に示す定電圧電源回路１０ｃの、図１に示す定電圧電源回路１０と異なる点は、本発明に係る動作状態切換回路を構成するトリミングヒューズＦ１ｃがＰＭＯＳトランジスタＭ３ｃのゲートと電源入力端子Ｖｄｄｃ間に接続され、ＰＭＯＳトランジスタＭ３ｃのゲートが抵抗Ｒ７ｃを介して出力トランジスタＭ１ｃのゲートに接続されている点である。
【００５４】
このような構成の動作状態切換回路では、トリミングヒューズＦ１ｃによりＰＭＯＳトランジスタＭ３ｃはオフしているので、例えばウエハテスト時にはＮＭＯＳトランジスタＭ４ｃのドレインに供給される電流はドレイン電流Ｉ２ｃだけである。
【００５５】
しかし、ウエハテスト後にトリミングヒューズＦ１ｃをカットすると、ＮＭＯＳトランジスタＭ３ｃのドレイン電流Ｉ３ｃが加わり、ＮＭＯＳトランジスタＭ４ｃのドレイン電流およびＮＭＯＳトランジスタＭ５ｃのドレイン電流Ｉ５ｃは、ドレイン電流Ｉ２ｃとドレイン電流Ｉ３ｃの和電流となり、電流が増加するようになり、図１における定電圧電源回路１０と同様の動作制御となる。
【００５６】
図７においては、図６における定電圧電源回路１０ｃのトリミングヒューズＦ１ｃをカットする前後の出力電圧Ｖｏｃと出力電流Ｉｏｃの関係を示しており、トリミングヒューズＦ１ｃのカット前は、過電流保護回路１２ｃが動作する電流値は検査装置の測定最小電流Ｉｏ２ｃより大きい出力電流Ｉｏ１ｃであるが、トリミングヒューズＦ１ｃをカットした場合は、測定最小電流Ｉｏ２ｃより少ない出力電流Ｉｏ３ｃとなる。
【００５７】
電流Ｉｏ１ｃと電流Ｉｏ３ｃの比はＰＭＯＳトランジスタＭ２ｃとＰＭＯＳトランジスタＭ３ｃの比で決まる。すなわち、「Ｍ２：Ｍ３＝１：ｎ−１」に設定すると、出力電流Ｉｏ３ｃは出力電流Ｉｏ１ｃの「１／ｎ」倍になる。
【００５８】
また、抵抗Ｒ３ｃのトリミングによる抵抗値の変更も行うことができる。このときの出力電流Ｉｏ１ｃの公差幅Δ１もトリミングヒューズＦ１ｃをカットすると「１／ｎ」倍の公差幅Δ２になる。
【００５９】
次に、図３を用いて、異なる電流生成回路構成を設けた定電圧電源回路について説明する。図３は、本発明に係る定電圧電源回路の第３の実施例を示す回路図である。
【００６０】
本図３に示す定電圧電源回路１０ａの、図１に示す定電圧電源回路１０と異なる点は、その電流生成回路１３ａにおいて、図１に示す定電圧電源回路１０の電流生成回路１３におけるＰＭＯＳトランジスタＭ３とトリミングヒューズＦ１を無くし、その代わりとして、ＮＭＯＳトランジスタＭ４ａ，Ｍ５ａとカレントミラー回路を構成するＮＭＯＳトランジスタＭ７ａを追加した点である。
【００６１】
ＮＭＯＳトランジスタＭ７ａのドレインはトリミングヒューズＦ１ａを介してＮＭＯＳトランジスタＭ５のドレインに接続されており、このトリミングヒューズＦ１ａとＮＭＯＳトランジスタＭ７ａとにより本発明に係る動作状態切換回路を構成している。
【００６２】
このような構成からなる電流生成回路１３ａにおいて、ＮＭＯＳトランジスタＭ５ａのドレイン電流Ｉ５ａとＮＭＯＳトランジスタＭ７ａのドレイン電流Ｉ７ａは、共に、ＰＭＯＳトランジスタＭ２ａのドレイン電流に比例している。
【００６３】
従って、定電圧電源回路１０ａにおける、トリミングヒューズＦ１ａをカットする前後の出力電圧Ｖｏと出力電流Ｉｏの関係は、図２に示した特性図と同じである。
【００６４】
すなわち、トリミングヒューズＦ１ａをカットする前のウエハテスト段階では、抵抗Ｒ３ａには、ドレイン電流Ｉ５ａとドレイン電流Ｉ７ａの和電流が供給されるので、図２の出力電流Ｉｏ１で過電流保護が動作するが、テスト後にトリミングヒューズＦ１ａをカットするとドレイン電流Ｉ５ａだけになるので、過電流保護が動作する出力電流は出力電流Ｉｏ３となりカット前の出力電流Ｉｏ１より大きくなる。
【００６５】
図１における定電圧電源回路１０の場合と同様、ＮＭＯＳトランジスタＭ５ａとＮＭＯＳトランジスタＭ７ａの素子サイズ比を「１：ｎ−１」とすると、トリミングヒューズＦ１ａをカットすることで抵抗Ｒ３ａに供給する電流値を１／ｎ倍にし、過電流保護回路１２ａが動作する出力電流をｎ倍にすることができる。
【００６６】
尚、抵抗Ｒ３ａの抵抗値をトリミングによって微調整することも、図１における定電圧電源回路１０の場合と同様である。
【００６７】
次に、図４と図５を用いて、他の異なる過電流保護回路構成を設けた定電圧電源回路について説明する。図４は、本発明に係る定電圧電源回路の第４の実施例を示す回路図であり、図５は、図４における定電圧電源回路の出力電圧と出力電流の特性例を示す説明図である。
【００６８】
本図４に示す定電圧電源回路１０ｂの、図１に示す定電圧電源回路１０と異なる点は、図１に示す定電圧電源回路１０の過電流保護回路１２を構成する電流生成回路１３におけるＮＭＯＳトランジスタＭ５とカレントミラー回路を構成していたＮＭＯＳトランジスタ４を無くし、その代わりに、直列接続された３つの抵抗Ｒ４ｂ〜Ｒ６ｂと、ＮＭＯＳトランジスタＭ８ｂ，Ｍ９ｂを設けた点である。
【００６９】
直列接続された抵抗Ｒ４ｂ〜Ｒ６ｂは、ＰＭＯＳトランジスタＭ２ｂのドレインと接地間に接続されている。
【００７０】
ＮＭＯＳトランジスタＭ８ｂのソースは接地され、ドレインは抵抗Ｒ６ｂと抵抗Ｒ５ｂとの接続点に接続され、また、ゲートは出力端子Ｖｏｕｔｂに接続されている。
【００７１】
ＮＭＯＳトランジスタＭ９ｂのソースも接地され、ドレインは抵抗Ｒ５ｂと抵抗Ｒ４ｂとの接続点に接続され、また、ゲートは出力電圧検出抵抗Ｒ１ｂと出力電圧検出抵抗Ｒ２ｂとの接続点に接続されている。
【００７２】
図５においては、定電圧電源回路１０ｂの過電流保護回路１２ｂに設けられた電流生成回路１３ｂにおけるトリミングヒューズＦ１ｂをカットする前後の出力電圧Ｖｏｂと出力電流Ｉｏｂの関係を示している。
【００７３】
図４に示す電流生成回路１３ｂの構成とすることにより、過電流保護回路１２ｂでは、図５に示すように、出力電圧Ｖｏｂの低下に伴い、出力電流Ｉｏｂを段階的に減少させることができる。
【００７４】
以下、図４と図５を参照しながら過電流保護回路１２ｂの動作を説明する。過電流保護が働く前は出力電圧Ｖｏｂが高いので、ＮＭＯＳトランジスタＭ８ｂ，Ｍ９ｂは共にオンしている。すなわち、ＰＭＯＳトランジスタＭ２ｂのドレインは抵抗Ｒ４ｂのみを介して接地された状態である。
【００７５】
トリミングヒューズＦ１ｂをカットする前は、出力電流Ｉｏｂが増加すると、ドレイン電流Ｉ２ｂとドレイン電流Ｉ３ｂの和電流により、抵抗Ｒ４ｂにおける電圧降下が大きくなる。
【００７６】
この抵抗Ｒ４ｂの電圧降下がＮＭＯＳトランジスタＭ５ｂのゲート電圧になっているので、抵抗Ｒ４ｂの電圧降下が大きくなると、ＮＭＯＳトランジスタＭ５ｂのドレイン電流Ｉ５ｂが増加し、抵抗Ｒ３ｂの電圧降下を大きくする。
【００７７】
この抵抗Ｒ３ｂの電圧降下の増加によってＰＭＯＳトランジスタＭ６ｂのゲート電圧を引き下げ、出力トランジスタＭ１ｂのゲート電圧（入力電圧）も下がる。その結果、出力電流Ｉｏｂが増加する。
【００７８】
出力電流Ｉｏｂが増加して、過電流保護回路１２ｂが動作する出力電流Ｉｏ１ｂに達すると、ＰＭＯＳトランジスタＭ６ｂがオンする。すなわち、出力電流Ｉｏｂの増加に伴い、ＰＭＯＳトランジスタＭ２ｂに流れる電流Ｉ２ｂおよびＮＭＯＳトランジスタＭ５ｂに流れる電流Ｉ５ｂが増加し、抵抗Ｒ３ｂにおける電圧降下が大きくなり、ＰＭＯＳトランジスタＭ６ｂのゲート閾値電圧を超えると、ＰＭＯＳトランジスタＭ６ｂがオンする。
【００７９】
このようにして、ＰＭＯＳトランジスタＭ６ｂがオンすると、出力トランジスタＭ１ｂのゲート電圧（入力電圧）を引き上げるので、出力電圧Ｖｏｂが低下し、出力電流Ｉｏｂの増加が抑制される。
【００８０】
出力電圧Ｖｏｂが出力電圧Ｖｏ１ｂまで低下すると、まず、ＮＭＯＳトランジスタＭ９ｂがオフし、抵抗Ｒ４ｂに抵抗Ｒ５ｂが直列に追加される。その結果、ＮＭＯＳトランジスタＭ５ｂのゲート電圧が上昇し、このＮＭＯＳトランジスタＭ５ｂに流れる電流Ｉ５ｂと共に、ＰＭＯＳトランジスタＭ２ｂに流れる電流Ｉ２ｂおよび出力トランジスタＭ１ｂに流れる電流が減少し、出力電流Ｉｏｂが出力電流Ｉｏ２ｂまで減少する。
【００８１】
さらに、出力電圧Ｖｏｂが出力電圧Ｖｏ２ｂまで低下すると、ＮＭＯＳトランジスタＭ８ｂもオフとなり、直列抵抗Ｒ４ｂと抵抗Ｒ５ｂに、抵抗Ｒ６ｂが直列に追加される。その結果、出力電流Ｉｏｂはさらに出力電流Ｉｏ３ｂまで減少する。
【００８２】
本例の回路でも、ウエハテスト段階では、ＰＭＯＳトランジスタＭ２ｂのドレイン電流Ｉ２ｂとＰＭＯＳトランジスタＭ３ｂのドレイン電流Ｉ３ｂとの和電流を、直列抵抗Ｒ４ｂ〜Ｒ６ｂに供給し、ウエハテスト後にトリミングヒューズＦ１ｂをカットすることで、過電流保護回路１２ｂが動作する電流を、図５において、それぞれＩｏ１ｂ’、Ｉｏ２ｂ’、Ｉｏ３ｂ’に示すように大きくすることができる。
【００８３】
また、各抵抗Ｒ４ｂ〜抵抗Ｒ６ｂはトリミングにより抵抗値を変更することができ、ウエハテストの結果から、抵抗Ｒ４ｂ〜Ｒ６ｂのそれぞれの抵抗値をトリミングすることで、過電流保護回路１２ｂの動作する出力電流Ｉｏ１ｂ〜Ｉｏ３ｂを微調整することができる。
【００８４】
トリミングヒューズＦ１ｂをカットする前後における電流生成回路１３ｂの電流量の変化は、図１の例と同じくＰＭＯＳトランジスタＭ２ｂとＰＭＯＳトランジスタＭ３ｂの素子サイズの比で決定される。
【００８５】
以上、図１〜図７を用いて説明したように、本例では、出力トランジスタＭ１，Ｍ１ａ，Ｍ１ｂ，Ｍ１ｃの出力電流値を予め定められた第１の制限電流値以下に制限する過電流保護回路を具備した定電圧電源回路において、トリミングヒューズＦ１，Ｆ１ａ，Ｆ１ｂ，Ｆ１ｃにより過電流保護回路の動作を第１，第２の動作状態に切り換える構成とし、トリミング前には第２の動作状態として、出力トランジスタの出力電流を第１の制限電流値未満の第２の制限電流値以下に制限し、トリミング後に、出力トランジスタの出力電流を第１の制限電流値以下に制限する第１の動作状態に切り換える。尚、抵抗Ｒ３，Ｒ３ａ，Ｒ３ｃのトリミングによる調整量も、トリミングヒューズＦ１，Ｆ１ａ，Ｆ１ｂ，Ｆ１ｃのトリミング前後で、同じ割合で変化する。
【００８６】
これにより、例えばウエハテスト段階での、過電流保護動作の確認テスト時には、第２の動作状態で行い、テスト後にトリミングを行い第２の動作状態に切り換えることにより、検査装置の測定範囲を超える評価項目の検査が可能となる。
【００８７】
その結果、検査装置ではテストできない大きな過電流保護電流の場合でも、従来のように素子サイズの大きいトランジスタは不要となり、さらにテスト端子の追加も不要となり、回路サイズを大きくすることなく、テストを行うことが可能となる。これにより、本例の定電圧電源回路を用いた携帯電話機等の電子機器の小型化を図ることができる。
【００８８】
尚、本発明は、図１〜図７を用いて説明した例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。例えば、本例では、定電圧電源回路の過電流保後回路に応用した実施例について説明を行ったが、本発明は上記応用例に限ることなく、様々な回路に応用可能である。さらに、トリミングによって動作状態を切り換える条件は、出力電流に限ることなく、他の条件であっても構わない。
【図面の簡単な説明】
【００８９】
【図１】本発明に係る定電圧電源回路の第１の構成例を示す回路図である。
【図２】図１における定電圧電源回路の出力電圧と出力電流の特性例を示す説明図である。
【図３】本発明に係る定電圧電源回路の第３の実施例を示す回路図である。
【図４】本発明に係る定電圧電源回路の第４の実施例を示す回路図である。
【図５】図４における定電圧電源回路の出力電圧と出力電流の特性例を示す説明図である。
【図６】本発明に係る定電圧電源回路の第２の実施例を示す回路図である。
【図７】図６における定電圧電源回路の出力電圧と出力電流の特性例を示す説明図である。
【図８】従来の定電圧電源回路の構成例を示す回路図である。
【符号の説明】
【００９０】
１０，１０ａ，１０ｂ，１０ｃ：定電圧電源回路、１１，１１ａ，１１ｂ，１１ｃ：誤差増幅回路、１２，１２ａ，１２ｂ，１２ｃ：過電流保護回路、１３，１３ａ，１３ｂ，１３ｃ：電流生成回路、２０，２０ａ，２０ｂ，２０ｃ：負荷、Ｍ１，Ｍ１ａ，Ｍ１ｂ，Ｍ１ｃ：出力トランジスタ、Ｍ２，Ｍ２ａ，Ｍ２ｂ，Ｍ２ｃ，Ｍ３，Ｍ３ｂ，Ｍ３ｃ，Ｍ６，Ｍ６ａ，Ｍ６ｂ，Ｍ６ｃ：ＰＭＯＳトランジスタ、Ｍ４，Ｍ４ａ，Ｍ４ｂ，Ｍ４ｃ，Ｍ５，Ｍ５ａ，Ｍ５ｂ，Ｍ５ｃ，Ｍ７ａ，Ｍ８ｂ，Ｍ９ｂ：ＮＭＯＳトランジスタ、Ｒ１，Ｒ１ａ，Ｒ１ｂ，Ｒ１ｃ，Ｒ２，Ｒ２ａ，Ｒ２ｂ，Ｒ２ｃ，Ｒ３ｂ：抵抗、Ｒ３，Ｒ３ｂ，Ｒ３ｃ，Ｒ４ｂ，Ｒ５ｂ，Ｒ６ｂ：抵抗（トリミング可能）、Ｆ１，Ｆ１ａ，Ｆ１ｂ，Ｆ１ｃ：トリミングヒューズ、Ｖｄｄ，Ｖｄｄａ，Ｖｄｄｂ，Ｖｄｄｃ：電源入力端子、Ｖｏｕｔ，Ｖｏｕｔａ，Ｖｏｕｔｂ，Ｖｏｕｔｃ：出力端子、Ｖｏ，Ｖｏａ，Ｖｏｂ，Ｖｏｃ：出力電圧、Ｖｒ，Ｖｒａ，Ｖｒｂ，Ｖｒｃ：基準電圧、Ｉｏ，Ｉｏａ，Ｉｏｂ，Ｉｏｃ：出力電流、８１：定電圧電源回路、８２：定電圧回路、８３：過電流保護回路、１１ｄ：誤差増幅回路、Ｍ１ｄ：出力トランジスタ、Ｍ２ｄ，Ｍ６ｄ，Ｍ１０ｄ：ＰＭＯＳトランジスタ、Ｍ４ｄ，Ｍ５ｄ：ＮＭＯＳトランジスタ、Ｒ１ｄ，Ｒ２ｄ，Ｒ３ｄ，Ｒ４ｄ：抵抗、Ｖｄｄｄ：電源入力端子、Ｖｏｕｔｄ：出力端子、Ｖｏｄ：出力電圧、Ｖｒｄ：基準電圧、Ｉｏｄ：出力電流。
【図１】
2008210078.tif 000003
【図２】
2008210078.tif 000004
【図３】
2008210078.tif 000005
【図４】
2008210078.tif 000006
【図５】
2008210078.tif 000007
【図６】
2008210078.tif 000008
【図７】
2008210078.tif 000009
【図８】
2008210078.tif 000010