(57)【要約】【課題】完全空乏型ＳＯＩトランジスタ、特にＮＭＯＳトランジスタにおいて、寄生チャネルの防止効果ばらつきを抑制し、さらに閾値電圧ばらつきをも制御して歩留の安定した完全空乏型ＳＯＩトランジスタを有する半導体装置の製造方法を提供する。【解決手段】完全空乏型ＳＯＩトランジスタ、特にＮＭＯＳトランジスタの製造方法においてウエル形成工程前あるいは後に追加でイオン注入法を用いて絶縁膜に不純物注入を行う工程を有することで、製造過程における熱履歴のばらつきによる埋め込み絶縁膜への不純物の拡散を抑える。【選択図】 図１
2008210901.tif 000002
【特許請求の範囲】
【請求項１】
半導体支持基板上に形成された絶縁膜と前記絶縁膜上に形成された半導体薄膜層から構成されるＳＯＩ(Silicon On Insulator)基板の前記半導体薄膜層内にイオン注入法を用いてウエルを形成する工程と、
前記ウエル形成工程前あるいは後にイオン注入法を用いて前記絶縁膜に不純物注入を行う工程と、
前記半導体薄膜層に形成された前記ウエルの所望の領域に素子間分離用絶縁膜およびチャネルストッパーを形成する工程と、
前記半導体薄膜層に形成された前記ウエルのチャネル形成領域に、閾値を決定する不純物をイオン注入するチャネル形成工程と、
からなる完全空乏型ＳＯＩトランジスタを有する半導体装置の製造方法。
【請求項２】
前記ウエルの導電型はＰ形であり、前記絶縁膜に不純物注入を行う工程において、注入される不純物をボロンとし、その注入条件はエネルギー３５ＫeＶ，ドーズ量が１×１０13atoms／cm2以上でかつ１×１０14atoms／cm2以下であることを特徴とする請求項１記載の完全空乏型ＳＯＩトランジスタを有する半導体装置の製造方法。
【請求項３】
半導体支持基板上に形成された絶縁膜と前記絶縁膜上に形成された半導体薄膜層から構成されるＳＯＩ(Silicon On Insulator)基板と、
前記半導体薄膜層内に配置されたウエルと、
前記ウエルの下の前記絶縁膜表面から内部に渡り配置された不純物拡散領域と、
前記ウエルの所望の領域に配置された素子間分離用絶縁膜と、
前記ウエルに配置されたチャネル形成領域の両端であって、前記素子間分離用絶縁膜の下に前記チャネル領域がもぐりこんでいる部分に配置されたチャネルストッパーとからなり、
前記チャネル形成領域には、閾値を決定する不純物がイオン注入された完全空乏型ＳＯＩトランジスタを有する半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、完全空乏型ＳＯＩトランジスタおよびその製造方法に関する。
【背景技術】
【０００２】
従来のＳＯＩ構造をもつ半導体装置の製造方法の模式的断面図を図６から図１０に示す。図６のように支持基板２０１上に埋め込み絶縁膜２０２が形成されており、埋め込み絶縁膜２０２上に半導体膜２０３が形成されているＳＯＩ構造基板の半導体膜２０３の所望の位置にイオン注入法を用いてウエル２０４を形成し、さらにＬＯＣＯＳ法によりフィールド絶縁膜２０５を形成した後、ＭＯＳトランジスタを形成する領域の絶縁膜を除去し、チャネル形成部２０７を形成する。その後、図７に示すように、犠牲酸化膜２０８を半導体膜２０３上に成長させた後、チャネル形成部２０７へ閾値調整するためのイオン注入を行う。次に、図８に示すように、犠牲酸化膜２０８をフッ酸（ＨＦ）系の溶液にてエッチングした後、ゲート絶縁膜２０９を成長させ、ゲート絶縁膜２０９上に多結晶シリコンを堆積し、プリデポあるいはイオン注入により不純物を導入し、パターニングを行うことによりゲート電極となる多結晶シリコンゲート２１０が形成される。
【０００３】
続いて、図９において、多結晶シリコンゲート２１０の両端にドレインおよびソース高濃度領域２１１、２１２シート抵抗を低減するため高濃度のイオン注入を行う。ついで、図１０において、層間絶縁膜２１３を堆積させ、ソース高濃度領域２１２およびドレイン高濃度領域２１１領域と配線の接続をとるためのコンタクトホール２１４を形成する。最後に、配線メタルをスパッタ等で堆積し、パターニングを行うと、メタル２１５とドレインおよびソース高濃度領域２１１、２１２表面がコンタクトホール２１４を通して接続される。
【０００４】
上記の製造方法において、ＳＯＩ構造を用いることによって素子間同士の完全分離が容易となり、またソフトエラーやＣＭＯＳトランジスタに特有なラッチアップの抑制が可能である。また半導体膜２０３をさらに１００ｎｍ程度にまで薄くし、チャネルの不純物濃度も比較的低い状態に制御して、ほぼ半導体膜２０３全体が空乏化するような条件（完全空乏型ＳＯＩトランジスタ）にすることによって、拡散層容量の低減のみならず、サブスレショルド領域での急峻なドレイン電流の立ち上がり等のさらに優れた特性を有することもできる。
【０００５】
さらに、従来のＳＯＩ技術では、埋め込み絶縁膜２０２界面付近において寄生チャネルがオンするのを防止する為にイオン注入法を用いてフィールド絶縁膜２０５端のチャネル形成部２０７にチャネルストッパー２０６を設けている(例えば、特許文献１参照)。
【特許文献１】特開２００３-４６０８８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところが、製造過程における熱履歴のばらつきによってフィールド絶縁膜２０５端のチャネル形成部２０７にチャネルストッパー２０６としてイオン注入された不純物が埋め込み絶縁膜中に拡散してしまい、その影響でチャネルストッパーの不純物濃度がばらつき、寄生チャネル防止効果にばらつきを生じさせていた。また、さらに熱履歴のばらつきは、寄生チャネル防止効果にばらつきを生じさせるだけでなく、熱履歴のばらつきにより、チャネル形成部にイオン注入された不純物も埋め込み絶縁膜中に拡散し、閾値電圧をもばらつかせる原因となっていた。これは特に完全空乏型ＳＯＩＮＭＯＳトランジスタで起こり易い。本発明は、以上のような点に着目してなされたもので、完全空乏型ＳＯＩトランジスタ、特にＮＭＯＳトランジスタにおいて、寄生チャネルの防止効果ばらつきを抑制し、さらに閾値電圧ばらつきをも制御して歩留の安定した完全空乏型ＳＯＩトランジスタの製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明は次の手段を用いた。
第１の手段は、半導体支持基板上に形成された絶縁膜と絶縁膜上に形成された半導体薄膜層から構成されるＳＯＩ(Silicon On Insulator)基板の半導体薄膜層の所望の位置にイオン注入法を用いてウエルを形成する工程と、半導体薄膜層に形成されたウエルの所望の領域に素子間分離用絶縁膜およびチャネルストッパーを形成する工程と、半導体薄膜層に形成されたウエルのチャネル形成領域に、閾値を決定する不純物をイオン注入するチャネル形成工程よりなる完全空乏型ＳＯＩトランジスタを有する半導体装置の製造方法において、ウエル形成工程前あるいは後に追加でイオン注入法を用いて絶縁膜に不純物注入を行う工程を有することを特徴とする完全空乏型ＳＯＩトランジスタの製造方法とした。
【０００８】
第２の手段は、埋め込み絶縁膜に不純物注入を行う工程において、注入される不純物をボロンとし、その注入条件はエネルギー３５ＫeＶ，ドーズ量が１×１０13 atoms／cm2以上でかつ１×１０14 atoms／cm2以下であることを特徴とする完全空乏型ＳＯＩトランジスタの製造方法とした。
【発明の効果】
【０００９】
以上述べたように本発明は、完全空乏型ＳＯＩトランジスタ、特にＮＭＯＳトランジスタの製造方法においてウエル形成工程前あるいは後にイオン注入法を用いて絶縁膜に不純物注入を行う工程を有することで、製造過程における熱履歴のばらつきによる埋め込み絶縁膜への不純物の拡散を抑え、以下の効果を得ることができる。
（１）閾値がほぼ一定に揃えられる。
（２）寄生チャネルの防止効果があり、ばらつきを抑制することが可能である。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施の形態を図に基づいて説明する。先ず、本実施形態に係る完全空乏型ＳＯＩＮＭＯＳトランジスタの製造方法の概要を図１から図５に基づいて説明する。図１に示すように、例えば半導体膜１０３の厚さ１００〜４００ｎｍ、埋め込み絶縁膜１０２の厚さ１００〜４００ｎｍ、支持基板１０１の抵抗率Ｐ型２０〜３０Ω・ｃｍのＳＯＩ構造基板の半導体膜１０３の所望の位置にイオン注入法を用いてＰ型のウエル１０４を形成し、その後に再びイオン注入法を用いて、埋め込み絶縁膜１０２中に不純物を注入し、ボロン高濃度領域１１６を形成する。ここで注入される不純物はボロンとし、イオン注入条件は、エネルギー３５ＫeＶ、ドーズ量が１×１０13 atoms／cm2以上でかつ１×１０14 atoms／cm2以下であることが望ましい。このようにイオン注入することによって、埋め込み絶縁膜１０２中のボロン濃度を飽和させ、製造過程における熱履歴のばらつきによる、次工程で形成されるチャネルストッパー１０６やチャネル形成部１０７から埋め込み絶縁膜１０２中へのボロンの拡散を抑制することが可能である。また、製造ばらつきにより半導体膜の膜厚がばらつき、埋め込み絶縁膜１０２へのイオン注入のばらつきを防ぐために、本発明のように製造過程の最初のウエル１０４形成前後に行うことが望ましい。
【００１１】
次にＬＯＣＯＳ法によりフィールド絶縁膜１０５およびイオン注入法によりチャネルストッパー１０６を形成する。フィールド絶縁膜１０５は、非活性領域の表面に例えば膜厚数千Åの熱酸化膜を形成する。チャネルストッパー１０６は、ＮＭＯＳトランジスタのチャネル領域の両端であって、フィールド酸化膜がせり出した部分であるバーズビークの下にチャネル領域が潜り込んでいる領域に、ＮＭＯＳトランジスタ特有の寄生チャネル防止用に不純物としてボロンをイオン注入する。イオン注入条件はエネルギー２５ＫeＶ、ドーズ量５×１０12 atoms／cm2程度が望ましい。また、イオン種はＢＦ2にすることによってボロンよりも投影飛程Ｒｐが小さくなり、ピンポイントで寄生チャネルの領域が狙えれば、防止効果は大きくなる。
【００１２】
次に半導体膜１０３を素子間分離して、その後ＭＯＳトランジスタを形成する領域の絶縁膜を除去し、チャネル形成部１０７を形成する。
【００１３】
その後、図２に示すように、犠牲酸化膜１０８を半導体膜１０３上に例えば1５ｎｍ成長させた後、チャネル形成部１０７へ閾値調整のためのイオン注入を通常例えばイオン種ＢＦ2、加速エネルギー５０ｋｅＶ、注入角度７°で行うことが望ましい。ＮＭＯＳトランジスタの閾値は、ほぼ一定に揃えられることになる。
【００１４】
次に、図３に示すように、犠牲酸化膜１０８をフッ酸（ＨＦ）系の溶液にてエッチングした後、ゲート絶縁膜１０９を例えば数十ｎｍ成長させ、続いて多結晶シリコンゲート１１０となるＰｏｌｙＳｉを例えば１５０ｎｍ堆積、多結晶シリコンゲート１１０に不純物リン（Ｐｈｏｓ）を導入した後、パターニングする。
【００１５】
次に、図４に示すように、ドレインおよびソース高濃度領域１１１、１１２となる拡散層に不純物として、例えばヒ素（Ａｓ）を、シート抵抗を低減するため、好ましくは１×１０14〜１×１０16atoms／cm2のドーズ量でイオン注入した後、不純物の活性化のための熱処理を、例えば、温度９５０℃、処理時間１０秒、処理雰囲気Ｎ2としたＲＴＡ処理にて行う。
【００１６】
その後は、通常の半導体装置の製造工程によって、２００ｎｍ〜８００ｎｍ程度の層間絶縁膜１１３の堆積とコンタクトホール１１４の形成、スパッタ法によりメタル１１５形成を順次行い、図５に示すような完全空乏型ＳＯＩＮＭＯＳトランジスタ１を構成する。
【００１７】
上記製造方法を採用することにより、熱履歴が変動したとしても、埋め込み絶縁膜１０２中へのボロンの拡散は抑制されるので、寄生チャネルの防止効果ばらつきを抑制し、さらに閾値電圧ばらつきをも制御して歩留の安定した半導体装置を提供することができる。
【図面の簡単な説明】
【００１８】
【図１】本発明に係る半導体装置の製造方法の実施例を示す工程順模式的断面図
【図２】本発明に係る半導体装置の製造方法の実施例を示す工程順模式的断面図
【図３】本発明に係る半導体装置の製造方法の実施例を示す工程順模式的断面図
【図４】本発明に係る半導体装置の製造方法の実施例を示す工程順模式的断面図
【図５】本発明に係る半導体装置の製造方法の実施例を示す工程順模式的断面図
【図６】従来の半導体装置の製造方法の工程順模式的断面図
【図７】従来の半導体装置の製造方法の工程順模式的断面図
【図８】従来の半導体装置の製造方法の工程順模式的断面図
【図９】従来の半導体装置の製造方法の工程順模式的断面図
【図１０】従来の半導体装置の製造方法の工程順模式的断面図
【符号の説明】
【００１９】
１０１、２０１  支持基板
１０２、２０２  埋め込み絶縁膜
１０３、２０３  半導体膜
１０４、２０４  ウエル
１０５、２０５  フィールド絶縁膜
１０６、２０６  チャネルストッパー
１０７、２０７  チャネル形成部
１０８、２０８  犠牲酸化膜
１０９、２０９  ゲート絶縁膜
１１０、２１０  多結晶シリコンゲート(ゲート電極)
１１１、２１１  ドレイン高濃度領域
１１２、２１２  ソース高濃度領域
１１３、２１３  層間絶縁膜
１１４、２１４  コンタクトホール
１１５、２１５  メタル
１１６  ボロン高濃度領域
【図１】
2008210901.tif 000003
【図２】
2008210901.tif 000004
【図３】
2008210901.tif 000005
【図４】
2008210901.tif 000006
【図５】
2008210901.tif 000007
【図６】
2008210901.tif 000008
【図７】
2008210901.tif 000009
【図８】
2008210901.tif 000010
【図９】
2008210901.tif 000011
【図１０】
2008210901.tif 000012