(57)【要約】【課題】  耐圧及び耐量の低下が生じないストライプセル構造のＬＤＭＯＳを備えた半導体装置を実現する。【解決手段】  ドレインセル１２はソースセル１１より短く形成され、ドレインセル１２の端部１２ａは、ソースセル１１の端部１１ａよりＬＤＭＯＳ２０の形成領域の内側に配置されているため、ソースセル１１の端部１１ａにおいて、対向するドレイン領域が存在しない。そのため、ソース領域のＰＮ接合部からの空乏層がドレイン領域にリーチスルーすることなく広がりやすくなり電界緩和されるので、耐圧を向上させることができる。ソースセル１１の端部１１ａからＬＤＭＯＳ２０の形成領域の内側に向かって所定の距離までの領域に、ＮＰＮ構造が形成されていないため、ソースセル１１の端部１１ａにおいて電流集中が生じても寄生動作を生じにくくすることができるので、耐量の低下を防ぐことができる。【選択図】  図１
2008166627.tif 000002
【特許請求の範囲】
【請求項１】
基板に、ドレイン領域が形成されたストライプ状のドレインセルと、ソース領域が形成されたストライプ状のソースセルとが、略平行に配置されたストライプセル構造の横型ＤＭＯＳトランジスタ（ＬＤＭＯＳ）を備えた半導体装置において、
前記ドレインセルは、前記ソースセルより長手方向に短く形成されており、
前記ドレインセルの基板面における長手方向の端部は、前記ソースセルの基板面における長手方向の端部より前記横型ＤＭＯＳトランジスタが形成されている領域の内側に配置されていることを特徴とする半導体装置。
【請求項２】
前記ソースセルの長手方向であって、前記ソースセルの基板面における長手方向の端部から前記横型ＤＭＯＳトランジスタが形成されている領域の内側に向かって所定の距離までの領域に、ＮＰＮ構造が形成されていないことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記ドレインセルの基板面における長手方向の端部は、前記ソースセルにおいて前記ＮＰＮ構造が形成されている領域よりも、前記横型ＤＭＯＳトランジスタが形成されている領域の外周側に配置されていることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記ソースセルの基板面における長手方向の端部は、角部が丸められた形状に形成されていることを特徴とする請求項１ないし請求項３のいずれか１つに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ストライプセル構造の横型ＤＭＯＳトランジスタ（ＬＤＭＯＳ）を備えた半導体装置に関する。
【背景技術】
【０００２】
従来、ＣＭＯＳ、パワー素子などを混載して形成される半導体装置として、横型ＤＭＯＳトランジスタ（ＬＤＭＯＳ）を備えた半導体装置が知られている。例えば、特許文献１では、ＬＤＭＯＳとＣＭＯＳとを搭載したインテリジェントパワーＩＣが開示されている。
【特許文献１】特開平１１−３５４７９３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、このような半導体装置において、ＬＤＭＯＳをストライプセル構造によりレイアウトした場合、ストライプセル終端で電界集中が生じ、ソース領域のＰＮ接合部からの空乏層が、ドレイン領域にリーチスルーすることにより耐圧が低下するという問題があった。更に、ストライプセル終端における電流集中により、ＮＰＮターンオンによる寄生動作が起こり、耐量が低下するという問題があった。
【０００４】
そこで、本発明は、耐圧及び耐量の低下が生じないストライプセル構造のＬＤＭＯＳを備えた半導体装置を実現することを目的とする。
【課題を解決するための手段】
【０００５】
この発明は、上記目的を達成するため、請求項１に記載の発明では、基板に、ドレイン領域が形成されたストライプ状のドレインセルと、ソース領域が形成されたストライプ状のソースセルとが、略平行に配置されたストライプセル構造の横型ＤＭＯＳトランジスタ（ＬＤＭＯＳ）を備えた半導体装置において、前記ドレインセルは、前記ソースセルより長手方向に短く形成されており、前記ドレインセルの基板面における長手方向の端部は、前記ソースセルの基板面における長手方向の端部より前記横型ＤＭＯＳトランジスタが形成されている領域の内側に配置されている、という技術的手段を用いる。
【０００６】
請求項１に記載の発明によれば、基板に、ドレイン領域が形成されたストライプ状のドレインセルと、ソース領域が形成されたストライプ状のソースセルとが、略平行に配置されたストライプセル構造の横型ＤＭＯＳトランジスタ（ＬＤＭＯＳ）を備えた半導体装置において、ドレインセルは、ソースセルより長手方向に短く形成されており、ドレインセルの基板面における長手方向の端部は、ソースセルの基板面における長手方向の端部より前記横型ＤＭＯＳトランジスタが形成されている領域の内側に配置されているため、ソースセルの基板面における長手方向の端部において、対向するドレイン領域が存在しない。そのため、ソース領域のＰＮ接合部からの空乏層が、ドレイン領域にリーチスルーすることなく広がりやすくなり、電界緩和されるので、端部でのソース／ドレイン間の電流経路を遮断することができ、耐圧を向上させることができる。
【０００７】
請求項２に記載の発明では、請求項１に記載の半導体装置において、前記ソースセルの長手方向であって、前記ソースセルの基板面における長手方向の端部から前記横型ＤＭＯＳトランジスタが形成されている領域の内側に向かって所定の距離までの領域に、ＮＰＮ構造が形成されていない、という技術的手段を用いる。
【０００８】
請求項２に記載の発明によれば、ソースセルの基板面における長手方向の端部から横型ＤＭＯＳトランジスタが形成されている領域の内側に向かって所定の距離までの領域に、ＮＰＮ構造が形成されていないため、ソースセルの端部において電流集中が生じたとしても、寄生動作を生じにくくすることができるので、耐量の低下を防ぐことができる。
【０００９】
請求項３に記載の発明では、請求項２に記載の半導体装置において、前記ドレインセルの基板面における長手方向の端部は、前記ソースセルにおいて前記ＮＰＮ構造が形成されている領域よりも、前記横型ＤＭＯＳトランジスタが形成されている領域の外周側に配置されている、という技術的手段を用いる。
【００１０】
請求項３に記載の発明によれば、ドレインセルの基板面における長手方向の端部は、ソースセルにおいてＮＰＮ構造が形成されている領域よりも、横型ＤＭＯＳトランジスタが形成されている領域の外周側に配置されているため、耐圧及び耐量の低下が生じない範囲でドレインセルの長さを長く形成することができるので、ＬＤＭＯＳの形成領域を有効に使用することができる。
【００１１】
請求項４に記載の発明では、請求項１ないし請求項３のいずれか１つに記載の半導体装置において、前記ソースセルの基板面における長手方向の端部は、角部が丸められた形状に形成されている、という技術的手段を用いる。
【００１２】
請求項４に記載の発明によれば、ソースセルの基板面における長手方向の端部は、角部が丸められた形状に形成されているため、ソースセルの端部における電界集中を緩和することができるので、耐圧の低下を防ぐことができる。
【発明を実施するための最良の形態】
【００１３】
この発明に係る半導体装置について、図を参照して説明する。図１は、ストライプセル構造の横型ＤＭＯＳトランジスタ（ＬＤＭＯＳ）を備えた半導体装置の説明図である。図１（Ａ）は、ソースセル及びドレインセルの端部近傍の平面説明図である。図１（Ｂ）は、図１（Ａ）のＡ−Ａ矢視断面説明図である。図２は、ソースセルの端部とドレインセルの端部との長手方向の距離と耐圧との関係を示す説明図である。
なお、図１では、説明のために一部を拡大して誇張して示している。また、以下の説明において、図１（Ａ）の上下方向を「長手方向」、左右方向を「幅方向」と呼ぶこととする。
【００１４】
図１に示すように、半導体装置１０は、ソース領域が形成されたソースセル１１と、ドレイン領域が形成されたドレインセル１２とからなるストライプセル構造に形成されたＬＤＭＯＳ２０を備えている。
ソースセル１１とドレインセル１２とは、シリコン基板上に絶縁膜を介して高濃度Ｎ型シリコン層２１ａ及び低濃度Ｎ型シリコン層２１ｂを積層してなるＳＯＩ基板２１の幅方向に平行となるように交互にレイアウトされている。
【００１５】
ソースセル１１の低濃度Ｎ型シリコン層２１ｂの表層部には、Ｎ型のドレイン拡散層２２が、ドレインセル１２の低濃度Ｎ型シリコン層２１ｂの表層部には、Ｐ型のチャネル拡散層２３が形成されている。このＰ型のチャネル拡散層２３とＮ型のドレイン拡散層２２とは、ＬＯＣＯＳ膜１４により分離されている。
ＬＯＣＯＳ膜１４は、低濃度Ｎ型シリコン層２１ｂの表層部に形成されており、ソースセル１１側では、ソースセル１１の外周形状に沿ってソースセル１１の外側まで形成されている。ドレインセル１２側では、ドレインセル１２の外周形状に沿ってドレインセル１２の内側まで形成されている。
【００１６】
Ｐ型のチャネル拡散層２３の表層部には、ソースセル１１の幅にほぼ等しいＮ型のソース拡散層２４が形成されており、このソース拡散層２４の幅方向の中央にＰ型の拡散層２５が形成されている。つまり、チャネル拡散層２３の表層部には、ＮＰＮ型のトランジスタが構成されている。
ゲート電極１３は、ポリシリコンによりソースセル１１及びドレインセル１２の形状に開口して形成されている。ゲート電極１３は、ソースセル１１側ではソース拡散層２４にコンタクトするように形成されている。
【００１７】
続いて、ソースセル１１及びドレインセル１２の端部近傍の構造について説明する。ここで、「端部」とは、各ストライプセルのＳＯＩ基板２１の基板面における長手方向の先端部のことを示す。図１（Ａ）に示すように、ドレインセル１２は、ソースセル１１よりも短く形成されており、ドレインセル１２の端部１２ａは、ソースセルの端部１１ａに比べて、ＬＤＭＯＳ２０の形成領域の内側方向へ配置されている。
また、長手方向に見ると、ドレインセル１２の端部１２ａは、ソース拡散層２４及びＰ型の拡散層２５の端部と、ソースセル１１の端部１１ａとの間に対向する位置となるように配置されている。
これにより、ソースセル１１の端部１１ａにおいて、対向するドレイン領域が存在しないため、ソース領域のＰＮ接合部からの空乏層が、ドレイン拡散層２２にリーチスルーすることなく広がりやすくなり、電界緩和されるので、ソースセル１１の端部１１ａでのソース／ドレイン間の電流経路を遮断することができるので、耐圧を向上させることができる。
また、耐圧及び耐量の低下が生じない範囲でドレインセル１２の長さを長く形成することができるので、ＬＤＭＯＳ２０の形成領域を有効に使用することができる。
【００１８】
また、ドレインセル１２では、ドレイン拡散層２２がドレインセルの端部まで形成されているのに対し、ソースセル１１では、ソースセル１１の端部１１ａから所定の距離、例えば１０μｍまで、ソース拡散層２４及びＰ型の拡散層２５が形成されておらず、ＮＰＮ構造が存在しない。これにより、ソースセル１１の端部１１ａ近傍にＮＰＮ構造が存在しないため、電流集中が生じたとしても、寄生動作を生じにくくすることができるので、耐量の低下を防ぐことができる。
【００１９】
更に、ソースセル１１の端部１１ａ及びドレインセル１２の端部１２ａの近傍では、セルの角部が丸められて、半円状に形成されている。これにより、セル端部における電界集中を緩和することができるので、耐圧の低下を防ぐことができる。ここで、半円状以外の形状でも角部が丸められていれば、同様の効果を奏することができる。
【００２０】
図２には、ソースセル１１の端部１１ａとドレインセル１２の端部１２ａとの長手方向の距離Ｌと耐圧との関係を示す。
Ｌが正の場合は、ドレインセル１２がソースセル１１よりも短く形成されている場合に、Ｌが負の場合は、ソースセル１１がドレインセル１２よりも短く形成されている場合にそれぞれ対応する。
Ｌが負である場合、Ｌが小さくなる、つまり、ソースセル１１が短くなるのに伴い、耐圧が急激に低下する。一方、Ｌが正である場合、つまり、ドレインセル１２がソースセル１１よりも短く形成されている場合には、Ｌの値に大きく依存することなく、例えば、Ｌが３μｍ以上の場合に、安定した耐圧を保持することができる。
【００２１】
（変更例）
本実施形態では、ＬＤＭＯＳ２０として、ＬＯＣＯＳ膜１４を用いたＬＤＭＯＳを用いたが、これに限定されるものではなく、例えば、ＬＯＣＯＳ膜１４を用いずに、チャネル表面領域を形成したＬＤＭＯＳなどを用いることもできる。
【００２２】
［最良の形態の効果］
（１）ドレインセル１２とソースセル１１とが、略平行に配置されたストライプセル構造のＬＤＭＯＳ２０を備えた半導体装置１０において、ドレインセル１２は、ソースセル１１より長手方向に短く形成されており、ドレインセル１２の端部１２ａは、ソースセル１１の端部１１ａよりＬＤＭＯＳ２０の形成領域の内側に配置されているため、ソースセル１１の端部１１ａにおいて、対向するドレイン領域が存在しない。そのため、ソース領域のＰＮ接合部からの空乏層が、ドレイン領域にリーチスルーすることなく広がりやすくなり、電界緩和されるので、ストライプセル端部でのソース／ドレイン間の電流経路を遮断することができ、耐圧を向上させることができる。
【００２３】
（２）ソースセル１１の端部１１ａからＬＤＭＯＳ２０の形成領域の内側に向かって所定の距離までの領域に、ＮＰＮ構造が形成されていないため、ソースセル１１の端部１１ａにおいて電流集中が生じたとしても、寄生動作を生じにくくすることができるので、耐量の低下を防ぐことができる。
【００２４】
（３）ドレインセル１２の端部１２ａは、ソースセル１１においてＮＰＮ構造が形成されている領域よりも、ＬＤＭＯＳ２０の形成領域の外周側に配置されているため、耐圧及び耐量の低下が生じない範囲でドレインセル１２の長さを長く形成することができるので、ＬＤＭＯＳ２０の形成領域を有効に使用することができる。
【００２５】
（４）ソースセル１１の端部１１ａ近傍は、角部が丸められた形状に形成されているため、ソースセル１１の端部１１ａにおける電界集中を緩和することができるので、耐圧の低下を防ぐことができる。
【図面の簡単な説明】
【００２６】
【図１】ストライプセル構造の横型ＤＭＯＳトランジスタ（ＬＤＭＯＳ）を備えた半導体装置の説明図である。図１（Ａ）は、ソースセル及びドレインセルの端部近傍の平面説明図である。図１（Ｂ）は、図１（Ａ）のＡ−Ａ矢視断面説明図である。
【図２】ソースセルの端部とドレインセルの端部との長手方向の距離と耐圧との関係を示す説明図である。
【符号の説明】
【００２７】
１０    半導体装置
１１    ソースセル
１１ａ  ソースセルの端部
１２    ドレインセル
１２ａ  ドレインセルの端部
１３    ゲート電極
２１    ＳＯＩ基板
２４    ソース拡散層
２５    拡散層
【図１】
2008166627.tif 000003
【図２】
2008166627.tif 000004