(57)【要約】【課題】選択的に成長された相変化層を備える相変化メモリ素子及びその製造方法を提供する。【解決手段】相変化層を備えるストレージノードと、それに連結されたスイッチング素子と、を備える相変化メモリ素子において、相変化層は、相変化層の選択的成長のためのシード層上に備えられたことを特徴とする相変化メモリ素子及びその製造方法である。前記シード層は、下部電極上に備えられる。前記下部電極と前記シード層との間に下部電極コンタクト層がさらに備えられる。【選択図】図１
2008182227.tif 000002
【特許請求の範囲】
【請求項１】
相変化層を備えるストレージノードと、それに連結されたスイッチング素子と、を備える相変化メモリ素子において、
前記相変化層は、前記相変化層の選択的成長のためのシード層上に形成されたことを特徴とする相変化メモリ素子。
【請求項２】
前記シード層は、下部電極上に備えられたことを特徴とする請求項１に記載の相変化メモリ素子。
【請求項３】
前記下部電極と前記シード層との間に下部電極コンタクト層がさらに備えられたことを特徴とする請求項２に記載の相変化メモリ素子。
【請求項４】
前記シード層は、カルコゲナイド層、電気伝導性を有する遷移金属層、遷移金属窒化物層、三元系窒化物層及び遷移金属酸化物層のうちいずれか一つであることを特徴とする請求項１に記載の相変化メモリ素子。
【請求項５】
下部電極と相変化層とを備えるストレージノードと、それに連結されたスイッチング素子と、を備える相変化メモリ素子において、
前記下部電極と前記相変化層とは、同じコンタクトホールに順次に積層されて前記コンタクトホールを満たしたことを特徴とする相変化メモリ素子。
【請求項６】
前記コンタクトホールは、前記下部電極の一部と前記相変化層とで満たされたことを特徴とする請求項５に記載の相変化メモリ素子。
【請求項７】
前記コンタクトホールは、前記下部電極の全体と前記相変化層とで満たされたことを特徴とする請求項５に記載の相変化メモリ素子。
【請求項８】
前記下部電極は、
前記コンタクトホールの一部を満たす下部電極コンタクト層と、
前記下部電極コンタクト層と前記スイッチング素子とを連結する部分と、で形成されることを特徴とする請求項５に記載の相変化メモリ素子。
【請求項９】
スイッチング素子が形成された半導体基板上に前記スイッチング素子を覆う層間絶縁膜を形成する第１ステップと、
前記スイッチング素子に接続される下部電極を形成する第２ステップと、
前記下部電極上に下部電極コンタクト層を形成する第３ステップと、
前記下部電極コンタクト層上に相変化層を選択的に成長させる第４ステップと、を含むことを特徴とする相変化メモリ素子の製造方法。
【請求項１０】
前記相変化層を成長させた後、前記相変化層の側面を取り囲む絶縁層を形成するステップをさらに含むことを特徴とする請求項９に記載の相変化メモリ素子の製造方法。
【請求項１１】
前記第３ステップは、前記下部電極コンタクト層上にシード層を形成するステップを含み、
前記第４ステップは、前記シード層上に前記相変化層を形成することを特徴とする請求項９に記載の相変化メモリ素子の製造方法。
【請求項１２】
前記絶縁層を形成するステップは、
前記相変化層を覆う絶縁層を形成するステップと、
前記絶縁層の上部面を前記相変化層が露出されるまで平坦化するステップと、を含むことを特徴とする請求項１０に記載の相変化メモリ素子の製造方法。
【請求項１３】
前記シード層は、カルコゲナイド層、電気伝導性を有する遷移金属層、遷移金属窒化物層、三元系窒化物層及び遷移金属酸化物層のうちいずれか一層で形成することを特徴とする請求項１１に記載の相変化メモリ素子の製造方法。
【請求項１４】
前記第２ステップは、コンタクトホールを含む上部層間絶縁層を形成するステップをさらに含み、
前記第３ステップ及び第４ステップは、前記コンタクトホールを満たすステップであることを特徴とする請求項９に記載の相変化メモリ素子の製造方法。
【請求項１５】
前記コンタクトホールを前記下部電極コンタクト層及び前記相変化層で順次に満たした後、前記相変化層を対象として平坦化工程を実施するステップをさらに含むことを特徴とする請求項１４に記載の相変化メモリ素子の製造方法。
【請求項１６】
前記下部電極コンタクト層は、カルコゲナイド層、電気伝導性を有する遷移金属層、遷移金属窒化物層、シリサイド層、三元系窒化物層及び遷移金属酸化物層のうちいずれか一つで形成することを特徴とする請求項９に記載の相変化メモリ素子の製造方法。
【請求項１７】
前記カルコゲナイド層は、Ｇｅ−Ｓｂ−Ｔｅ−Ｎ層、Ａｓ−Ｓｂ−Ｔｅ−Ｎ層、Ａｓ−Ｇｅ−Ｓｂ−Ｔｅ−Ｎ層、Ｓｎ−Ｓｂ−Ｔｅ−Ｎ層、（５Ａ族元素）−Ｓｂ−Ｔｅ−Ｎ層、（６Ａ族元素）−Ｓｂ−Ｔｅ−Ｎ層、（５Ａ族元素）−Ｓｂ−Ｓｅ−Ｎ層及び（６Ａ族元素）−Ｓｂ−Ｓｅ−Ｎ層のうちいずれか一つであることを特徴とする請求項１６に記載の相変化メモリ素子の製造方法。
【請求項１８】
前記相変化層は、Ｇｅ−Ｓｂ−Ｔｅ層、Ａｓ−Ｓｂ−Ｔｅ層、Ａｓ−Ｇｅ−Ｓｂ−Ｔｅ層、Ｓｎ−Ｓｂ−Ｔｅ層、（５Ａ族元素）−Ｓｂ−Ｔｅ層、（６Ａ族元素）−Ｓｂ−Ｔｅ層、（５Ａ族元素）−Ｓｂ−Ｓｅ層及び（６Ａ族元素）−Ｓｂ−Ｓｅ層のうちいずれか一つであることを特徴とする請求項９に記載の相変化メモリ素子の製造方法。
【請求項１９】
前記カルコゲナイド層は、Ｇｅ層、Ｓｂ層、ＧｅＴｅ層及びＧｅＳｂＴｅ層のうちいずれか一つであることを特徴とする請求項１３に記載の相変化メモリ素子の製造方法。
【請求項２０】
前記平坦化以後、前記絶縁層上に前記相変化層の露出された部分を覆う障壁層及び上部電極を順次にさらに形成することを特徴とする請求項１２に記載の相変化メモリ素子の製造方法。
【請求項２１】
前記層間絶縁膜を形成する前に、
前記スイッチング素子として前記基板上にソース／ドレイン及びゲートを備えるトランジスタを形成するステップと、
前記トランジスタを埋め込む下部層間絶縁膜を形成するステップと、
前記下部層間絶縁膜に前記ソースまたは前記ドレインと接続するコンタクトパッド層を形成するステップと、
前記コンタクトパッド層と前記下部電極とを電気的に連結する導電性プラグを形成するステップと、を含むことを特徴とする請求項９に記載の相変化メモリ素子の製造方法。
【請求項２２】
前記第３ステップは、前記下部電極コンタクト層上にシード層を形成するステップを含み、
前記第４ステップは、前記シード層上に前記相変化層を形成することを特徴とする請求項１０に記載の相変化メモリ素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体メモリ素子に係り、特に選択的に成長された相変化層を備える相変化メモリ素子及びその製造方法に関する。
【背景技術】
【０００２】
相変化物質は、温度によって結晶状態または非晶質状態を有する。相変化物質が結晶状態である時の抵抗は、非晶質状態である時の抵抗より低い。相変化物質の結晶状態と非晶質状態とは、互いに可逆的変化が可能である。かかる相変化物質をメモリ素子に適用させたものを相変化メモリ素子（Ｐｈａｓｅ  Ｃｈａｎｇｅ  ＲａｎｄｏｍＡｃｃｅｓｓ  Ｍｅｍｏｒｙ：ＰＲＡＭ）とも称する。
【０００３】
ＰＲＡＭは、一般的にトランジスタのソースまたはドレイン領域にコンタクトプラグを通じて電気的に連結された相変化層を備える。ＰＲＡＭの動作は、相変化層の結晶状態の変化による抵抗差を利用して行われる。
【０００４】
これまで紹介されたほとんどのＰＲＡＭ（以下、従来のＰＲＡＭという）の製造過程で、ストレージノードは、相変化物質層であるＧＳＴ層と上部電極とが順次に蒸着された後、前記上部電極とＧＳＴ層とを順次にエッチングして形成される。
【０００５】
しかし、かかる従来のＰＲＡＭの製造過程の場合、次のような問題点が現れる。
【０００６】
すなわち、ＧＳＴ層がエッチングされるとき、ＧＳＴ層の側面にダメージが発生しうるが、かかるダメージは、ＰＲＡＭの特性に致命的な問題を起こす。特に、相対的に脆弱なＧＳＴ層とその下部膜との界面にエッチングガスが浸透されるが、かかる浸透は、ＧＳＴ層のプログラム領域、すなわち相変化が起きる領域に不良な影響を与えうる。
【０００７】
一方、従来のＰＲＡＭのうち、リセット電流を低めるために相変化層をコンタクトホール内にのみ満たす制限された構造のＰＲＡＭがある。かかる制限された構造を有する従来のＰＲＡＭの場合、コンタクトホールを相変化層で満たす過程でオーバーハングによりコンタクトホールの入口が塞がる現象が現れる。これにより、相変化層にシームあるいはボイドが形成される。相変化層にシームやボイドが存在する場合、セット抵抗が増加する。また、シームやボイドのサイズ及び模様は、セル別のコンタクトホールプロファイルの偏差によって敏感に変わるため、セル間のセット抵抗、リセット抵抗及びリセット電流に大きい偏差がありうる。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明が解決しようとする課題は、前述した従来技術の問題点を改善するためのものであって、相変化層にエッチングダメージがなく、相変化層にシームやボイドが含まれないＰＲＡＭを提供するところにある。
【０００９】
本発明が解決しようとする他の課題は、かかるＰＲＡＭの製造方法を提供するところにある。
【課題を解決するための手段】
【００１０】
前記課題を解決するために、本発明は、相変化層を備えるストレージノードと、それに連結されたスイッチング素子と、を備えるＰＲＡＭにおいて、前記相変化層は、前記相変化層の選択的成長のためのシード層上に備えられたことを特徴とするＰＲＡＭを提供する。
【００１１】
前記シード層は、下部電極上に備えられる。
【００１２】
前記下部電極と前記シード層との間に下部電極コンタクト層がさらに備えられる。
【００１３】
前記シード層は、カルコゲナイド層、電気伝導性を有する遷移金属層、遷移金属窒化物層、三元系窒化物層及び遷移金属酸化物層のうちいずれか一つでありうる。
【００１４】
前記課題を解決するために、また、本発明は、下部電極と相変化層とを備えるストレージノードと、それに連結されたスイッチング素子と、を備えるＰＲＡＭにおいて、前記下部電極と前記相変化層とは、同じコンタクトホールに順次に積層されて前記コンタクトホールを満たしたことを特徴とするＰＲＡＭを提供する。
【００１５】
前記コンタクトホールは、前記下部電極の一部または全体と前記相変化層とで満たされうる。
【００１６】
前記下部電極は、前記コンタクトホールの一部を満たす下部電極コンタクト層と、前記下部電極コンタクト層と前記スイッチング素子とを連結する部分と、で形成される。
【００１７】
前記他の課題を解決するために、本発明は、下部電極コンタクト層上に相変化層が備えられたＰＲＡＭの製造方法において、スイッチング素子が形成された半導体基板上に前記スイッチング素子を覆う層間絶縁膜を形成する第１ステップと、前記スイッチング素子に接続される下部電極を形成する第２ステップと、前記下部電極上に下部電極コンタクト層を形成する第３ステップと、前記下部電極コンタクト層上に相変化物質層を選択的に成長させる第４ステップと、を含むことを特徴とするＰＲＡＭの製造方法を提供する。
【００１８】
本発明の実施形態によれば、前記相変化層を成長させた後、前記相変化層の側面を取り囲む絶縁層を形成するステップをさらに含む。
【００１９】
本発明の実施形態によれば、前記第３ステップは、前記下部電極コンタクト層上にシード層を形成するステップをさらに含み、前記第４ステップは、前記シード層上に前記相変化層を形成するステップである。
【００２０】
本発明の実施形態によれば、前記絶縁層を形成するステップは、前記相変化層を覆う絶縁層を形成するステップと、前記絶縁層の上部面を前記相変化層が露出されるまで平坦化するステップと、をさらに含む。
【００２１】
前記シード層は、カルコゲナイド層、電気伝導性を有する遷移金属層、遷移金属窒化物層、三元系窒化物層及び遷移金属酸化物層のうちいずれか一層で形成できる。このとき、前記カルコゲナイド層は、Ｇｅ層、Ｓｂ層、ＧｅＴｅ層及びＧｅＳｂＴｅ層のうちいずれか一つである。
【００２２】
前記第２ステップは、コンタクトホールを含む上部層間絶縁層を形成するステップをさらに含み、前記第３ステップ及び第４ステップは、前記コンタクトホールを満たすステップである。
【００２３】
前記コンタクトホールを前記下部電極コンタクト層及び前記相変化層で順次に満たした後、前記相変化層を対象として平坦化工程を実施するステップをさらに含む。
【００２４】
前記下部電極コンタクト層は、カルコゲナイド層、電気伝導性を有する遷移金属層、遷移金属窒化物層、シリサイド層、三元系窒化物層及び遷移金属酸化物層のうちいずれか一つで形成される。このとき、前記カルコゲナイド層は、Ｇｅ−Ｓｂ−Ｔｅ−Ｎ層、Ａｓ−Ｓｂ−Ｔｅ−Ｎ層、Ａｓ−Ｇｅ−Ｓｂ−Ｔｅ−Ｎ層、Ｓｎ−Ｓｂ−Ｔｅ−Ｎ層、（５Ａ族元素）−Ｓｂ−Ｔｅ−Ｎ層、（６Ａ族元素）−Ｓｂ−Ｔｅ−Ｎ層、（５Ａ族元素）−Ｓｂ−Ｓｅ−Ｎ層及び（６Ａ族元素）−Ｓｂ−Ｓｅ−Ｎ層のうちいずれか一つである。
【００２５】
前記相変化層は、Ｇｅ−Ｓｂ−Ｔｅ層、Ａｓ−Ｓｂ−Ｔｅ層、Ａｓ−Ｇｅ−Ｓｂ−Ｔｅ層、Ｓｎ−Ｓｂ−Ｔｅ層、（５Ａ族元素）−Ｓｂ−Ｔｅ層、（６Ａ族元素）−Ｓｂ−Ｔｅ層、（５Ａ族元素）−Ｓｂ−Ｓｅ層及び（６Ａ族元素）−Ｓｂ−Ｓｅ層のうちいずれか一つである。
【００２６】
前記層間絶縁膜を形成する前に、前記スイッチング素子として前記基板上にソース／ドレイン及びゲートを備えるトランジスタを形成するステップと、前記トランジスタを埋め込む下部層間絶縁膜を形成するステップと、前記下部層間絶縁膜に前記ソースまたは前記ドレインと接続するコンタクトパッド層を形成するステップと、前記コンタクトパッド層と前記下部電極とを電気的に連結する導電性プラグを形成するステップと、をさらに含む。
【発明の効果】
【００２７】
本発明は、ＰＲＡＭの製造方法において、選択的成長を利用して相変化層を形成するところ、相変化層のエッチング、特に側面エッチングが不要である。したがって、本発明のＰＲＡＭを利用すれば、相変化層の側面エッチングによって発生するＰＲＡＭの特性低下を防止でき、特に相変化層とその下部膜との界面にエッチングガスが浸透されて発生する問題を解消できる。
【００２８】
また、本発明で提示したＰＲＡＭの製造方法は、相変化層をコンタクトホールに満たすものではなく、相変化層を選択的に先に成長させた後、成長された相変化層の周囲に絶縁層を形成する方法である。したがって、本発明のＰＲＡＭを利用すれば、従来のＰＲＡＭの場合のように、コンタクトホールに相変化層を満たす過程で発生する問題点、例えば相変化層にシームやボイドの形成を防止できる。
【００２９】
一方、本発明で提示したＰＲＡＭの製造方法中には、コンタクトホールに相変化層を満たす場合（第３実施形態）があるが、この場合にも、相変化層は、下部電極コンタクト層の一部が満たされているコンタクトホールの一部のみを満たすところ、相変化層にシームやボイドが形成される従来のＰＲＡＭの問題点からある程度自由である。
【発明を実施するための最良の形態】
【００３０】
以下、本発明の実施形態による選択的に成長された相変化層を備えるＰＲＡＭ及びその製造方法を、添付された図面を参照して詳細に説明する。この過程で、図面に示した層や領域の厚さは、明細書の明確性のために誇張されて示したものである。
【００３１】
まず、本発明の実施形態によるＰＲＡＭについて説明する。
【００３２】
＜第１実施形態＞
図１に示すように、基板１０に離隔された第１及び第２不純物領域１２，１４が存在する。基板１０は、Ｎ型またはＰ型半導体基板でありうる。第１及び第２不純物領域１２，１４に、基板１０にドーピングされたものと逆になるタイプの不純物がドーピングされている。第１及び第２不純物領域１２，１４のうち一つはソース領域であり、残りはドレイン領域である。第１及び第２不純物領域１２，１４の間の基板１０上にゲート積層物２０が存在する。ゲート積層物２０は、順次に積層されたゲート絶縁膜１８及びゲート電極１９を備える。ゲート積層物２０下の基板１０領域は、チャンネル領域１６である。第１及び第２不純物領域１２，１４、ゲート積層物２０及びチャンネル領域１６は、スイッチング素子であるトランジスタをなす。前記トランジスタ以外の他のスイッチング素子、例えばダイオードが備えられることもある。基板１０上に前記トランジスタを覆う第１層間絶縁層２２が形成されている。第１層間絶縁層２２に第２不純物領域１４が露出される第１コンタクトホールｈ１が形成されている。第１コンタクトホールｈ１は、導電性プラグ２４で満たされている。第１層間絶縁層２２上に導電性プラグ２４の上部面を覆う下部電極３０が存在する。下部電極３０は、ＴｉＮまたはＴｉＡｌＮ電極でありうる。下部電極３０は、また、金属イオンとしてＡｇ，Ａｕ，Ａｌ，Ｃｕ，Ｃｒ，Ｃｏ，Ｎｉ，Ｔｉ，Ｓｂ，Ｖ，Ｍｏ，Ｔａ，Ｎｂ，Ｒｕ，Ｗ，Ｐｔ，Ｐｄ，Ｚｎ及びＭｇからなる群のうち選択されたいずれか一つを含むシリサイド電極でありうる。第１層間絶縁層２２上に下部電極３０を覆う第２層間絶縁層３２が形成されている。第２層間絶縁層３２は、第１層間絶縁層２２と同じでありうる。第２層間絶縁層３２に下部電極３０が露出される第２コンタクトホールｈ２が形成されている。第２コンタクトホールｈ２は、下部電極コンタクト層３４で満たされている。下部電極コンタクト層３４は、第１遷移金属層、第１遷移金属窒化物層、第１シリサイド層及び第１三元系窒化物層のうちいずれか一つで形成できる。前記第１遷移金属層は、Ｔｉ層、Ｚｒ層、Ｈｆ層、Ｖ層、Ｎｂ層、Ｔａ層及びＷ層のうちいずれか一つである。そして、前記第１遷移金属窒化物層は、ＴｉＮ層、ＺｒＮ層、ＨｆＮ層、ＶＮ層、ＮｂＮ層、ＴａＮ層及びＷＮ層のうちいずれか一つである。前記第１シリサイド層は、伝導性を有するものであって、例えばＣｏＳｉ層、ＴｉＳｉ層、Ｔａ−Ｓｉ層、Ｎｉ−Ｓｉ層である。前記第１三元系窒化物層は、ＴｉＡｌＮ層、ＴａＡｌＮ層、ＴｉＳｉＮ層、ＴａＳｉＮ層、ＴｉＣＮ層及びＴａＣＮ層のうちいずれか一つである。下部電極コンタクト層３４は、カルコゲナイド層であるが、例えばＧｅ−Ｓｂ−Ｔｅ−Ｎ層、Ａｓ−Ｓｂ−Ｔｅ−Ｎ層、Ａｓ−Ｇｅ−Ｓｂ−Ｔｅ−Ｎ層、Ｓｎ−Ｓｂ−Ｔｅ−Ｎ層、（５Ａ族元素）−Ｓｂ−Ｔｅ−Ｎ層、（６Ａ族元素）−Ｓｂ−Ｔｅ−Ｎ層、（５Ａ族元素）−Ｓｂ−Ｓｅ−Ｎ層及び（６Ａ族元素）−Ｓｂ−Ｓｅ−Ｎ層のうちいずれか一つである。
【００３３】
次いで、第２層間絶縁層３２上に下部電極コンタクト層３４の上部面を覆うシード層３６が存在する。シード層３６上には、相変化層３８が存在する。シード層３６と相変化層３８とは、絶縁層４０で取り囲まれている。絶縁層４０上に相変化層３８の上部面を覆う上部電極４２が備えられている。上部電極４２と相変化層３８との間に不純物、例えばＴｉの拡散を防止する拡散障壁層（図示せず）がさらに備えられる。
【００３４】
シード層３６は、カルコゲナイド層、電気伝導性を有する第２遷移金属層、第２遷移金属窒化物層、第２シリサイド層、第２三元系窒化物層及び遷移金属酸化物層である。このとき、前記カルコゲナイド層は、Ｇｅ層、Ｓｂ層、ＧｅＳｂＴｅ層、ＳｂＴｅ層及びＧｅＴｅ層のうちいずれか一つである。前記第２遷移金属層は、Ｔｉ層、Ｚｒ層、Ｈｆ層、Ｖ層、Ｎｂ層、Ｔａ層及びＷ層のうちいずれか一つである。前記第２遷移金属窒化物層は、ＴｉＮ層、ＺｒＮ層、ＨｆＮ層、ＶＮ層、ＮｂＮ層、ＴａＮ層及びＷＮ層のうちいずれか一つである。前記第２シリサイド層は、ＣｏＳｉ層、ＴｉＳｉ層、ＴａＳｉ層、ＮｉＳｉ層及びＧｅＳｉ層のうちいずれか一つである。前記第２三元系窒化物層は、ＴｉＡｌＮ層、ＴｉＣＮ層、ＴａＣＮ層、ＴｉＳｉＮ層及びＴａＳｉＮ層のうちいずれか一つである。前記遷移金属酸化物層は、ＴｉＯ２層、ＺｒＯ２層、ＨｆＯ２層、Ｖ２Ｏ３層、ＮｂＯ層、Ｔａ２Ｏ５層及びＷＯ層のうちいずれか一つである。
【００３５】
相変化層３８は、選択的成長法でシード層３６上にのみ形成されたものであって、カルコゲナイド層である。例えば、相変化層３８は、Ｇｅ−Ｓｂ−Ｔｅ層、Ａｓ−Ｓｂ−Ｔｅ層、Ａｓ−Ｇｅ−Ｓｂ−Ｔｅ層、Ｓｎ−Ｓｂ−Ｔｅ層、（５Ａ族元素）−Ｓｂ−Ｔｅ層、（６Ａ族元素）−Ｓｂ−Ｔｅ層、（５Ａ族元素）−Ｓｂ−Ｓｅ層及び（６Ａ族元素）−Ｓｂ−Ｓｅ層のうちいずれか一つである。相変化層３８がＧｅ−Ｓｂ−Ｔｅ系列の層であるとき、相変化層３８は、Ｇｅ２Ｓｂ２Ｔｅ５層である。
【００３６】
＜第２実施形態＞
第２実施形態のストレージノードにおいて、下部電極コンタクト層と相変化層とでコンタクト層を満たすのに特徴がある。第１実施形態と同じ部分については説明を省略する。
【００３７】
図２に示すように、第２コンタクトホールｈ２の一部に下部電極コンタクト層３４が満たされている。第２コンタクトホールｈ２の残りの部分は、相変化層６０で満たされている。相変化層６０は、選択的成長法で下部電極コンタクト層３４上でのみ成長されたものであって、第１実施形態の相変化層３８と同じものでありうる。第２層間絶縁層３２上に相変化層３８の露出面を覆う上部電極６２が存在する。下部電極コンタクト層３４は、導電性プラグ２４と直接連結されるように備えられる。この場合、下部電極コンタクト層３４は、下部電極の役割を行う。一方、下部電極コンタクト層３４を下部電極３０の一部が第２コンタクトホールｈ２に拡張されたものと見ることもできる。すなわち、下部電極コンタクト層３４と下部電極３０とを合わせて上部電極６２に対応する下部電極と見なすこともできる。
【００３８】
以下、本発明の実施形態によるＰＲＡＭの製造方法について説明する。
【００３９】
＜第３実施形態＞
第３実施形態では、図１に示したＰＲＡＭを製造する方法を説明する。
【００４０】
図３に示すように、基板１０上にゲート積層物２０を形成する。ゲート積層物２０は、ゲート絶縁膜１８とゲート電極１９とを順次に積層して形成する。ゲート積層物２０の側面にゲートスペーサ（図示せず）が形成される。基板１０は、Ｎ型またはＰ型半導体基板でありうる。ゲート積層物２０をマスクとして基板１０に導電性不純物をドーピングする。前記導電性不純物は、基板１０と逆になるタイプでありうる。前記ドーピングにより、基板１０に離隔された第１及び第２不純物領域１２，１４が形成される。第１及び第２不純物領域１２，１４のうち一つはソース領域であり、残りはドレイン領域である。基板１０の第１及び第２不純物領域１２，１４の間の領域１６は、チャンネル領域となる。チャンネル領域１６には、しきい電圧の調節のための不純物がドーピングされる。ゲート積層物２０、第１及び第２不純物領域１２，１４は、トランジスタを形成する。前記トランジスタは、スイッチング素子の一つであるが、前記トランジスタの代わりに他のスイッチング素子、例えばダイオードが形成される。
【００４１】
次いで、基板１０上にゲート積層物２０を覆う第１層間絶縁層２２を形成する。第１層間絶縁層２２に第２不純物領域１４が露出される第１コンタクトホールｈ１を形成する。第１コンタクトホールｈ１は、第１不純物領域１２が露出される位置に形成する。第１コンタクトホールｈ１と共に第１不純物領域１２が露出されるコンタクトホール（図示せず）をさらに形成する。第１コンタクトホールｈ１は、導電性プラグ２４で満たす。このとき、第１コンタクトホールｈ１と共に形成された前記コンタクトホールにも導電性プラグ２４が満たされる。
【００４２】
一方、第１コンタクトホールｈ１を満たした導電性プラグ２４と第２不純物領域１４との間に、第２不純物領域１４に連結された第１コンタクトパッド層（図示せず）が形成される。そして、導電性プラグ２４は、前記第１コンタクトパッド層上に形成される。
【００４３】
同様に、前記コンタクトホール（図示せず）を満たした導電性プラグと第１不純物領域１２との間にも、第１不純物領域１２に連結された第２コンタクトパッド層（図示せず）が形成される。この場合にも、導電性プラグ２４は、前記第２コンタクトパッド層上に形成される。
【００４４】
導電性プラグ２４を形成した後、第１層間絶縁層２２上に導電性プラグ２４の露出面を覆う下部電極３０を形成する。下部電極３０は、ＴｉＮまたはＴｉＡｌＮ電極で形成できる。下部電極３０は、また、金属イオンとしてＡｇ，Ａｕ，Ａｌ，Ｃｕ，Ｃｒ，Ｃｏ，Ｎｉ，Ｔｉ，Ｓｂ，Ｖ，Ｍｏ，Ｔａ，Ｎｂ，Ｒｕ，Ｗ，Ｐｔ，Ｐｄ，Ｚｎ及びＭｇからなる群のうち選択されたいずれか一つを含むシリサイド電極で形成できる。
【００４５】
図４に示すように、第１層間絶縁層２２上に下部電極３０を覆う第２層間絶縁層３２を形成する。第１層間絶縁層２２を下部層間絶縁層というとき、第２層間絶縁層３２は、上部層間絶縁層といえる。第２層間絶縁層３２は、第１層間絶縁層２２と同じ物質で形成できるが、例えばシリコン酸化膜で形成できる。第２層間絶縁層３２に下部電極３０が露出される第２コンタクトホールｈ２を形成する。第２コンタクトホールｈ２は、下部電極コンタクト層３４で満たす。下部電極コンタクト層３４は、第１遷移金属層、第１遷移金属窒化物層、第１シリサイド層及び第１三元系窒化物層のうちいずれか一つで形成する。前記第１遷移金属層は、Ｔｉ層、Ｚｒ層、Ｈｆ層、Ｖ層、Ｎｂ層、Ｔａ層及びＷ層のうちいずれか一つである。そして、前記第１遷移金属窒化物層は、ＴｉＮ層、ＺｒＮ層、ＨｆＮ層、ＶＮ層、ＮｂＮ層、ＴａＮ層及びＷＮ層のうちいずれか一つである。前記第１シリサイド層は、伝導性を有するものであって、例えばＣｏＳｉ層、ＴｉＳｉ層、Ｔａ−Ｓｉ層、Ｎｉ−Ｓｉ層である。前記第１三元系窒化物層は、ＴｉＡｌＮ層、ＴａＡｌＮ層、ＴｉＳｉＮ層、ＴａＳｉＮ層、ＴｉＣＮ層及びＴａＣＮ層のうちいずれか一つである。下部電極コンタクト層３４は、カルコゲナイド層であることもあるが、例えばＧｅ−Ｓｂ−Ｔｅ−Ｎ層、Ａｓ−Ｓｂ−Ｔｅ−Ｎ層、Ａｓ−Ｇｅ−Ｓｂ−Ｔｅ−Ｎ層、Ｓｎ−Ｓｂ−Ｔｅ−Ｎ層、（５Ａ族元素）−Ｓｂ−Ｔｅ−Ｎ層、（６Ａ族元素）−Ｓｂ−Ｔｅ−Ｎ層、（５Ａ族元素）−Ｓｂ−Ｓｅ−Ｎ層及び（６Ａ族元素）−Ｓｂ−Ｓｅ−Ｎ層のうちいずれか一つである。
【００４６】
図５からは、第２層間絶縁層３２と下部電極３０との下部に形成された積層物は便宜上示していない。
【００４７】
図５に示すように、第２層間絶縁層３２上に下部電極コンタクト層３４を覆うシード層３６を形成する。このとき、シード層３６は、下部電極コンタクト層３４及びその周囲の所定領域の第２層間絶縁層３２上にのみ形成する。シード層３６の直径により、後続工程で形成される相変化層の直径が決定される。相変化層の直径は、リセット電流に直接的に影響を与えるところ、シード層３６を形成する時に利点を考慮して形成する。シード層３６は、カルコゲナイド層、電気伝導性を有する第２遷移金属層、第２シリサイド層、第２遷移金属窒化物層、第２三元系窒化物層及び遷移金属酸化物層で形成する。前記カルコゲナイド層は、Ｇｅ層、Ｓｂ層、ＧｅＳｂＴｅ層、ＳｂＴｅ層及びＧｅＴｅ層のうちいずれか一つである。前記第２遷移金属層は、Ｔｉ層、Ｚｒ層、Ｈｆ層、Ｖ層、Ｎｂ層、Ｔａ層及びＷ層のうちいずれか一つである。前記第２遷移金属窒化物層は、ＴｉＮ層、ＺｒＮ層、ＨｆＮ層、ＶＮ層、ＮｂＮ層、ＴａＮ層及びＷＮ層のうちいずれか一つである。前記第２シリサイド層は、ＣｏＳｉ層、ＴｉＳｉ層、ＴａＳｉ層、ＮｉＳｉ層及びＧｅＳｉ層のうちいずれか一つである。前記第２三元系窒化物層は、ＴｉＡｌＮ層、ＴｉＣＮ層、ＴａＣＮ層、ＴｉＳｉＮ層及びＴａＳｉＮ層のうちいずれか一つである。前記遷移金属酸化物層は、ＴｉＯ２層、ＺｒＯ２層、ＨｆＯ２層、Ｖ２Ｏ３層、ＮｂＯ層、Ｔａ２Ｏ５層及びＷＯ層のうちいずれか一つである。
【００４８】
シード層３６を形成した後、シード層３６上に相変化層３８を選択的に形成する。相変化層３８は、有機金属を利用する化学気相蒸着（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ：ＭＯＣＶＤ）法あるいは原子層蒸着（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ：ＡＬＤ）法で形成する。かかる相変化層３８の形成方法において、相変化層３８のシード層３６に対する選択性は、シード層３６周囲の第２層間絶縁層３２よりはるかに高い。そのため、相変化層３８の形成過程において、相変化層３８は、シード層３６上でのみ成長される。相変化層３８は、カルコゲナイド層でありうる。例えば、相変化層３８は、Ｇｅ−Ｓｂ−Ｔｅ層、Ａｓ−Ｓｂ−Ｔｅ層、Ａｓ−Ｇｅ−Ｓｂ−Ｔｅ層、Ｓｎ−Ｓｂ−Ｔｅ層、（５Ａ族元素）−Ｓｂ−Ｔｅ層、（６Ａ族元素）−Ｓｂ−Ｔｅ層、（５Ａ族元素）−Ｓｂ−Ｓｅ層及び（６Ａ族元素）−Ｓｂ−Ｓｅ層のうちいずれか一つである。相変化層３８がＧｅ−Ｓｂ−Ｔｅ系列の層であるとき、相変化層３８はＧｅ２Ｓｂ２Ｔｅ５層である。
【００４９】
相変化層３８を所定高さに形成した後、図６に示したように、第２層間絶縁層３２上に相変化層３８とシード層３６とを覆う絶縁層４０を、シード層３６と相変化層３８とを合わせた厚さより厚く形成する。絶縁層４０は、シリコン酸化物層でありうる。絶縁層４０を形成した後、その表面を平坦化する。前記平坦化は、例えば化学機械研磨（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）法で相変化層３８が露出されるまで実施する。
【００５０】
図７に示すように、前記平坦化工程を実施した後、平坦化された絶縁層４０上に前記平坦化により露出された相変化層３８を覆う上部電極４２を形成する。上部電極４２と相変化層３８との間に拡散障壁層（図示せず）をさらに形成する。前記拡散障壁層は、上部電極４２から相変化層３８に不純物、例えばＴｉが拡散されることを防止する。上部電極４２は、例えばスパッタリング蒸着方法で形成する。このとき、上部電極４２は、例えばＴｉＮで形成する。上部電極４２、相変化層３８、下部電極コンタクト層３４、下部電極３０は、データが保存される部分であるストレージノードを構成する。かかるストレージノードにおいて、下部電極３０と下部電極コンタクト層３４とは、同じ物質で形成する。また、下部電極コンタクト層３４が直接第２不純物領域１４に接触されることもある。
【００５１】
前述したように、本発明の第３実施形態によるＰＲＡＭの製造方法は、ストレージノードの形成過程で相変化層３８に対するエッチング、特に相変化層３８の側面エッチング工程がない。
【００５２】
上部電極４２の形成後の工程は、通常の製造方法による。
【００５３】
＜第４実施形態＞
下部電極コンタクト層上にのみ選択的に相変化層を形成するところに特徴がある。
【００５４】
図８に示すように、第２層間絶縁層３２に第２コンタクトホールｈ２を形成し、第２コンタクトホールｈ２に下部電極コンタクト層３４を満たすステップまでは第３実施形態によって進める。下部電極コンタクト層３４の材料は、第３実施形態と同じでありうる。下部電極コンタクト層３４を形成した後、下部電極コンタクト層３４上にのみ選択的に相変化層５０を形成する。相変化層５０は、第３実施形態の相変化層３８と同じ材質であり、同じ方法で形成する。
【００５５】
図９に示すように、第２層間絶縁層３２上に相変化層５０を覆う絶縁層５２を形成する。絶縁層５２は、第３実施形態の絶縁層４０と同じ材料で形成する。絶縁層５２は、相変化層５０より厚く形成する。このように絶縁層５２を形成した後、相変化層５０が露出されるまで絶縁層５２の表面を平坦化する。
【００５６】
図１０に示すように、平坦化された絶縁層５２上に平坦化により露出された相変化層５０の露出された部分を覆う上部電極５４を形成する。上部電極５４は、第１実施形態の上部電極４２と同じ材料で形成する。
【００５７】
＜第５実施形態＞
コンタクトホールが下部電極コンタクト層と相変化層とで満たされた、図２に示したＰＲＡＭについての製造方法を説明する。
【００５８】
図１１に示すように、第２層間絶縁層３２に下部電極３０が露出される第２コンタクトホールｈ２を形成するステップまでは第３実施形態によって進める。このとき、第２層間絶縁層３２は、シリコン酸化物層、シリコン窒化物層またはシリコン酸窒化物層で形成する。
【００５９】
第２コンタクトホールｈ２を形成した後、図１２に示したように、第２コンタクトホールｈ２の一部を下部電極コンタクト層３４で満たす。下部電極コンタクト層３４の材料は、第３実施形態と同じでありうる。
【００６０】
図１３に示すように、第２コンタクトホールｈ２の残りを相変化層６０で満たす。相変化層６０は、第３実施形態の相変化層３８と同じ方法で第２コンタクトホールｈ２にのみ選択的に形成する。相変化層６０を形成した後、相変化層６０の第２層間絶縁層３２の上部面より高く突出した部分Ｐ１は、平坦化工程により除去する。かかる平坦化工程は、ＣＭＰを利用して実施できる。前記平坦化工程の結果、図１４に示したように、下部電極コンタクト層６０の突出した部分Ｐ１は除去され、下部電極コンタクト層６０の露出された面は、第２層間絶縁層３２の上部面と同じ高さとなる。
【００６１】
図１５に示すように、第２層間絶縁層３２上に下部電極コンタクト層６０の露出された面を覆う上部電極６２を形成する。上部電極６２は、第１実施形態の上部電極４２と同じでありうる。以後の工程は、通常の製造方法による。
【００６２】
前述した第３ないし第５実施形態によるＰＲＡＭの製造方法において、相変化層３８，５０，６０がＧＳＴ層であり、ＭＯＣＶＤ方法で形成する場合、Ｇｅ，Ｓｂ及びＴｅのソースガスとしてそれぞれ（ｄｔｂｅｄａ）Ｇｅ（ＩＩ）、Ｓｂ（ｉ−Ｐｒ）３及びＴｅ（ｔ−Ｂｕ）２が使われる。ここで、ｄｔｂｅｄａは、ジ−ｔｅｒｔ−ブチルエチレンジアミドを指し、ｉ−Ｐｒは、イソプロピル基を指し、ｔ−Ｂｕは、ｔｅｒｔ−ブチル基を指す。このときの蒸着温度は、２２０℃ないし３２０℃であり、圧力は、５ｔｏｒｒほどである。
【００６３】
本発明者は、前記第１実施形態によるＰＲＡＭの製造方法で説明した相変化層の形成工程に基づいてシード層上に相変化層を形成する実験を実施した。
【００６４】
前記実験で、基板としてシリコン酸化膜が蒸着されたシリコン基板を使用した。そして、かかる基板上に複数の円形のシード層を互いに離隔されるように形成した。前記シード層としてＧｅＴｅ層を使用した。このとき、前記シード層の厚さは５ｎｍ、直径は１０μｍとした。そして、かかるシード層上に相変化層としてＧＳＴ層を成長させた。このとき、前記ＧＳＴ層は、前述した工程条件下でＭＯＣＶＤ方法により形成した。
【００６５】
図１６は、前記実験を通じて得た結果物の上部面についての電子顕微鏡写真である。
【００６６】
図１６において、８０は、シリコン基板上に形成されたシリコン酸化膜を表す。そして、８２は、シード層上に形成されたＧＳＴ層を表す。
【００６７】
図１６を参照すれば、ＧＳＴ層８２は、円形のシード層上にのみ形成されたことが分かる。前記シード層上にＧＳＴ層８２が成長されているので、図１６でシード層は見られない。
【００６８】
前記実験を通じて得た図１６の結果物でＧＳＴ層８２が前記シード層上にのみ形成されていることを確認するために、図１７に示したように、図１６のＧＳＴ層８２が形成された領域とその周囲のシリコン酸化膜８０で覆われた領域とをサンプル領域として選択した。そして、ＧＳＴ層８２が形成された領域で任意に第１地点＃１を指定し、ＧＳＴ層８２の周囲で任意に第２地点＃２を指定した。次いで、第１及び第２地点＃１，＃２についての組成分析を実施した。前記組成分析には、ＳＥＭ−ＥＤＸを使用して実施した。
【００６９】
図１８は、第１地点＃１についての組成分析結果を示し、図１９は、第２地点＃２についての組成分析結果を示す。
【００７０】
図１８に示すように、第１地点＃１についての組成分析結果、第１地点＃１で多数のピークが観測されるということが分かる。観測されたピークのうち最も大きいピーク９０は、Ｓｉの存在に起因したピークである。そして、ピーク９０の左側の小さい第１ピークＧ１は、Ｇｅの存在に起因したピークである。また、ピーク９０の右側に表れる第２及び第３ピークＧ２，Ｇ３は、それぞれＳｂ及びＴｅの存在に起因したものである。
【００７１】
図１９に示すように、第２地点＃２についての組成分析結果、第２地点＃２では大きいピーク１００が観測されるが、このピーク１００は、図１８のピーク９０と一致するということが分かる。したがって、図１９で観測されたピーク１００は、シリコンの存在に起因したピークであるということが分かる。図１９でピーク１００の左側や右側に図１８の第１ないし第３ピークＧ１ないしＧ３に該当するピークが観測されないということが分かる。
【００７２】
図１８及び図１９の前記結果は、図１７の第１地点＃１にのみＧＳＴ層が形成されていることを意味する。また、かかる結果は、本発明の実施形態によるＰＲＡＭの製造方法において、相変化層は、所望の領域にのみ選択的に形成されることを実証するものである。
【００７３】
本発明の実施形態によるＰＲＡＭの製造方法において、相変化層の選択的成長が可能であるというのは、相変化層の形成において別途のマスクの不要な方法で相変化層が自己整列されるように形成されることを意味する。
【００７４】
前記した説明で多くの事項が具体的に記載されているが、それらは、発明の範囲を限定するというより、望ましい実施形態の例示として解釈されねばならない。例えば、当業者ならば、本発明の技術的思想をさらに多様なストレージノードを有するＰＲＡＭの製造方法に適用できる。そのため、本発明の範囲は、説明された実施形態により決まるものではなく、特許請求の範囲に記載された技術的思想により決まらねばならない。
【産業上の利用可能性】
【００７５】
本発明は、半導体メモリ素子が使われるあらゆる電子製品に使われる。例えば、携帯電話、カムコーダ、ＭＰ３、ＰＤＡ、ＧＰＳ、ＤＭＢフォン、デジタルカメラのようなデジタル機器、各種の映像ディスプレイ、家電製品などに適用される。
【図面の簡単な説明】
【００７６】
【図１】本発明の第１実施形態によるＰＲＡＭの断面図である。
【図２】本発明の第２実施形態によるＰＲＡＭの断面図である。
【図３】本発明の第３実施形態によるＰＲＡＭの製造方法を段階別に示す断面図である。
【図４】本発明の第３実施形態によるＰＲＡＭの製造方法を段階別に示す断面図である。
【図５】本発明の第３実施形態によるＰＲＡＭの製造方法を段階別に示す断面図である。
【図６】本発明の第３実施形態によるＰＲＡＭの製造方法を段階別に示す断面図である。
【図７】本発明の第３実施形態によるＰＲＡＭの製造方法を段階別に示す断面図である。
【図８】本発明の第４実施形態によるＰＲＡＭの製造方法を段階別に示す断面図である。
【図９】本発明の第４実施形態によるＰＲＡＭの製造方法を段階別に示す断面図である。
【図１０】本発明の第４実施形態によるＰＲＡＭの製造方法を段階別に示す断面図である。
【図１１】本発明の第５実施形態によるＰＲＡＭの製造方法を段階別に示す断面図である。
【図１２】本発明の第５実施形態によるＰＲＡＭの製造方法を段階別に示す断面図である。
【図１３】本発明の第５実施形態によるＰＲＡＭの製造方法を段階別に示す断面図である。
【図１４】本発明の第５実施形態によるＰＲＡＭの製造方法を段階別に示す断面図である。
【図１５】本発明の第５実施形態によるＰＲＡＭの製造方法を段階別に示す断面図である。
【図１６】本発明の第３実施形態によるＰＲＡＭにおいて、シード層上に選択的に形成されたＧＳＴ（Ｇｅ２Ｓｂ２Ｔｅ５）層を示す走査電子顕微鏡写真である。
【図１７】図１６の走査電子顕微鏡写真で組成分析のために選択された領域を示す図面である。
【図１８】図１７でＧＳＴ層が形成されたシード層上の第１地点についての組成分析結果を示すグラフである。
【図１９】図１７でＧＳＴ層が形成されていないシード層周囲の第２地点についての組成分析結果を示すグラフである。
【符号の説明】
【００７７】
１０  基板
１２  第１不純物領域
１４  第２不純物領域
１６  チャンネル領域
１８  ゲート絶縁膜
１９  ゲート電極
２０  ゲート積層物
２２  第１層間絶縁層
２４  導電性プラグ
３０  下部電極
３２  第２層間絶縁層
３４  下部電極コンタクト層
３６  シード層
３８  相変化層
４０  絶縁層
４２  上部電極
【図１】
2008182227.tif 000003
【図２】
2008182227.tif 000004
【図３】
2008182227.tif 000005
【図４】
2008182227.tif 000006
【図５】
2008182227.tif 000007
【図６】
2008182227.tif 000008
【図７】
2008182227.tif 000009
【図８】
2008182227.tif 000010
【図９】
2008182227.tif 000011
【図１０】
2008182227.tif 000012
【図１１】
2008182227.tif 000013
【図１２】
2008182227.tif 000014
【図１３】
2008182227.tif 000015
【図１４】
2008182227.tif 000016
【図１５】
2008182227.tif 000017
【図１６】
2008182227.tif 000018
【図１７】
2008182227.tif 000019
【図１８】
2008182227.tif 000020
【図１９】
2008182227.tif 000021