(57)【要約】【課題】別途のフォトレジストパターンを使用せずに画素電極を形成することで、工程を単純化するとともに、工程時間を短縮することのできる液晶表示素子及びその製造方法を提供する。【解決手段】第１基板１００上に画素電極用電極層１２０ａを形成する工程と、画素電極用電極層１２０ａ上に所定の配向膜パターン５００を形成する工程と、配向膜パターン５００をマスクにして画素電極用電極層１２０ａをパターニングし、画素電極パターン１２０を形成する工程と、を含んで液晶表示素子の製造方法を構成する。【選択図】図４
2008009361.tif 000002
【特許請求の範囲】
【請求項１】
第１基板上に画素電極用電極層を形成する工程と、
前記画素電極用電極層上に所定の配向膜パターンを形成する工程と、
前記配向膜パターンをマスクにして前記画素電極用電極層をパターニングし、画素電極パターンを形成する工程と、
を含んで構成される液晶表示素子の製造方法。
【請求項２】
前記所定の配向膜パターンを形成する工程は、
前記画素電極用電極層上に光反応性高分子物質を形成する工程と、
所定のマスクパターンを用いて前記光反応性高分子物質に光を照射する工程と、
光の照射された光反応性高分子物質を現像して配向膜パターンを完成する工程と、を
含んで構成されることを特徴とする請求項１に記載の液晶表示素子の製造方法。
【請求項３】
前記画素電極パターンを形成する工程後に、前記配向膜パターンをラビングする工程をさらに含むことを特徴とする請求項１に記載の液晶表示素子の製造方法。
【請求項４】
前記画素電極用電極層を形成する工程前に、前記第１基板上に薄膜トランジスタを形成する工程をさらに含むことを特徴とする請求項１に記載の液晶表示素子の製造方法。
【請求項５】
前記薄膜トランジスタを形成する工程は
前記第１基板の全面にバッファ層を形成する工程と、
前記バッファ層上にアクティブ層を形成する工程と、
前記アクティブ層を含む第１基板の全面にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極を含む第１基板の全面に層間絶縁膜を形成する工程と、
前記ゲート絶縁膜及び層間絶縁膜の所定領域にコンタクトホールを形成する工程と、
前記コンタクトホールを通して前記アクティブ層に連結されるソース電極及びドレーン電極を形成する工程と、
前記ソース電極及びドレーン電極を含む基板全面の所定領域にコンタクトホールを備えた保護膜を形成する工程と、を含んで構成されることを特徴とする請求項４に記載の液晶表示素子の製造方法。
【請求項６】
第２基板を準備する工程と、
前記第１基板と前記第２基板との間に液晶層を形成する工程と、をさらに含むことを特徴とする請求項１に記載の液晶表示素子の製造方法。
【請求項７】
前記第２基板を準備する工程は、
前記第２基板上に遮光層を形成する工程と、
前記遮光層上にカラーフィルタ層を形成する工程と、
前記カラーフィルタ層上に共通電極を形成する工程と、
前記共通電極上に配向膜を形成する工程と、を含んで構成されることを特徴とする請求項６に記載の液晶表示素子の製造方法。
【請求項８】
前記第１基板と前記第２基板との間に液晶層を形成する工程は、
前記第１基板及び前記第２基板のうち何れか一つの基板上に注入口を備えたシール材を形成する工程と、
前記第１基板と前記第２基板とを合着する工程と、
前記注入口を通して液晶を注入する工程と、を含んで構成されることを特徴とする請求項６に記載の液晶表示素子の製造方法。
【請求項９】
前記第１基板と前記第２基板との間に液晶層を形成する工程は、
前記第１基板及び前記第２基板のうち何れか一つの基板上に注入口のないシール材を形成する工程と、
前記第１基板及び前記第２基板のうち何れか一つの基板上に液晶を滴下する工程と、
前記第１基板と第２基板とを合着する工程と、を含んで構成されることを特徴とする請求項６に記載の液晶表示素子の製造方法。
【請求項１０】
第１基板及び前記第２基板と、
前記第１基板と前記第２基板との間に形成された液晶層と、
前記第１基板上に形成された画素電極パターンと、
前記画素電極上に前記画素電極パターンと同一パターンで形成された配向膜パターンと、を含んで構成されていることを特徴とする液晶表示素子。
【請求項１１】
前記配向膜パターンは、光反応性高分子物質からなることを特徴とする請求項１０に記載の液晶表示素子。
【請求項１２】
前記第１基板上には、薄膜トランジスタがさらに形成されていることを特徴とする請求項１０に記載の液晶表示素子。
【請求項１３】
前記薄膜トランジスタは、
前記第１基板の全面に形成されたバッファ層と、
前記バッファ層上に形成されたアクティブ層と、
前記アクティブ層を含む第１基板の全面に形成され、所定領域にコンタクトホールが備わったゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記ゲート電極を含む第１基板の全面に形成され、所定領域にコンタクトホールが備わった層間絶縁膜と、
前記ゲート絶縁膜及び前記層間絶縁膜に備わったコンタクトホールを通して前記アクティブ層に連結されるソース電極及びドレーン電極と、
前記ソース電極及びドレーン電極を含む基板の全面に形成され、所定領域にコンタクトホールが備わった保護膜と、を含んで構成されていることを特徴とする請求項１２に記載の液晶表示素子。
【請求項１４】
前記画素電極パターンは、前記保護膜に備わったコンタクトホールを通して前記ドレーン電極に連結されていることを特徴とする請求項１３に記載の液晶表示素子。
【請求項１５】
前記第２基板上に遮光層、前記遮光層上にカラーフィルタ層、前記カラーフィルタ層上に共通電極、前記共通電極上に配向膜がそれぞれ形成されていることを特徴とする請求項１０に記載の液晶表示素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示素子（ＬＣＤ）に関するものであって、詳しくは、液晶表示素子の画素電極が形成される一基板に関する。
【背景技術】
【０００２】
一般に、液晶表示素子は、互いに対向する第１基板及び第２基板と、これら両基板の間に形成された液晶層とから構成される。また、液晶表示素子は、電圧印加の有無によって前記液晶層の配列状態が変更されることで、光の透過度が調節されて画像がディスプレイされる。
【０００３】
以下、従来の液晶表示素子に対し、図面に基づいて具体的に説明する。
【０００４】
図１は、従来の液晶表示素子の概略断面図である。
【０００５】
図１に示すように、従来の液晶表示素子は、第１基板１０と、第２基板３０と、これら両基板１０，３０の間に形成された液晶層７０とを含んで構成される。
【０００６】
第１基板１０上には、薄膜トランジスタ（図示せず）と、該薄膜トランジスタに連結される画素電極１２とが形成される。そして、画素電極１２上には、液晶層７０の初期配向のための配向膜５０が形成される。
【０００７】
第２基板３０上には、光の漏洩を防止するための遮光層３２が形成され、遮光層３２上には、赤色、緑色及び青色のカラーフィルタ層３４が形成され、カラーフィルタ層３４上には、共通電極３６が形成される。そして、共通電極３６上には、液晶層７０の初期配向のための配向膜５０が形成される。
【０００８】
以下、上記のような従来の液晶表示素子において、画素電極１２が形成される第１基板１０の製造方法に対して説明する。
【０００９】
図２Ａ乃至図２Ｆは、従来の液晶表示素子において画素電極が形成される第１基板の製造工程図で、薄膜トランジスタ形成工程を省略した工程図である。
【００１０】
まず、図２Ａに示すように、第１基板１０上に画素電極用電極層１２ａを形成し、画素電極用電極層１２ａ上にフォトレジスト層２０ａを形成する。
【００１１】
次に、図２Ｂに示すように、所定のマスク２５を用いてフォトレジスト層２０ａに光を照射する。
【００１２】
次に、図２Ｃに示すように、光の照射後、現像工程を通して所定のフォトレジストパターン２０を完成する。
【００１３】
次に、図２Ｄに示すように、フォトレジストパターン２０をマスクとして用いて画素電極用電極層１２ａをパターニングし、画素電極１２のパターンを形成する。
【００１４】
次に、図２Ｅに示すように、フォトレジストパターン２０を除去して画素電極１２を完成する。
【００１５】
次に、図２Ｆに示すように、画素電極１２上に液晶の初期配向のための配向膜５０を形成し、液晶表示素子の第１基板を完成する。
【００１６】
上記のような従来の液晶表示素子における第１基板の形成方法は、画素電極１２のパターンを完成するために別途のフォトレジストパターン２０を用いるので、図２Ａ乃至図２Ｃのようなフォトレジストパターン２０の形成工程と、図２Ｅのようなフォトレジストパターン２０の除去工程とが必要となる。
【００１７】
したがって、フォトレジストパターン２０の形成及び除去工程が追加されることで、工程が複雑になり、工程時間が長くかかるという短所があった。
【００１８】
液晶表示素子の大量生産体制下では、生産原価を節減するために工程を短縮しようとする努力が着実に進行されている。また、上記のような従来のフォトレジストパターン２０を用いた画素電極１２の形成工程に関しても、一層短縮された工程方法を研究する必要が求められている。
【発明の開示】
【発明が解決しようとする課題】
【００１９】
本発明は上記の問題点を解決するためのもので、その目的は、別途のフォトレジストパターンを使用せずに画素電極を形成することで、工程を単純化するとともに、工程時間を短縮することのできる液晶表示素子及びその製造方法を提供することにある。
【課題を解決するための手段】
【００２０】
上記目的を達成するための本発明に係る液晶表示素子の製造方法は、第１基板上に画素電極用電極層を形成する工程と、前記画素電極用電極層上に所定の配向膜パターンを形成する工程と、前記配向膜パターンをマスクにして前記画素電極用電極層をパターニングし、画素電極パターンを形成する工程と、を含んで構成される。
【００２１】
上記目的を達成するための本発明に係る液晶表示素子は、第１基板及び第２基板と、前記第１基板と第２基板との間に形成された液晶層と、前記第１基板上に形成された画素電極パターンと、前記画素電極上に前記画素電極パターンと同一のパターンで形成された配向膜パターンと、を含んで構成されることを特徴とする。
【発明の効果】
【００２２】
本発明は、別途のフォトレジストパターンをマスクとして用いて画素電極パターンを形成せずに、配向膜パターンをマスクとして用いて画素電極パターンを形成することで、工程を単純化するとともに、工程時間を短縮することができる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の好適な実施の形態について、添付の図面に基づいて詳細に説明する。
【００２４】
図３Ａ乃至図３Ｆは、本発明の一実施形態に係る液晶表示素子の製造工程図である。
【００２５】
まず、図３Ａに示すように、第１基板１００上に薄膜トランジスタを形成する。
【００２６】
上記薄膜トランジスタ形成工程は、第１基板１００の全面にバッファ層１０４を形成し、バッファ層１０４上にアクティブ層１０６を形成し、アクティブ層１０６を含む第１基板１００の全面にゲート絶縁膜１０８を形成し、ゲート絶縁膜１０８上にゲート電極１１０を形成し、ゲート電極１１０を含む第１基板１００の全面に層間絶縁膜１１２を形成し、ゲート絶縁膜１０８及び層間絶縁膜１１２の所定領域にコンタクトホールを形成し、該コンタクトホールを通してアクティブ層１０６に連結されるソース電極１１４ａ及びドレーン電極１１４ｂを形成し、これらソース電極１１４ａ及びドレーン電極１１４ｂを含む第１基板１００全面の所定領域にコンタクトホールを備えた保護膜１１６を形成する工程からなる。
【００２７】
バッファ層１０４としては、シリコン酸化物が用いられる。
【００２８】
アクティブ層１０６は、中央部が多結晶シリコンからなり、該多結晶シリコン層の左右側には、ｎ型またはｐ型不純物イオンを選択的にドーピングし、ソース及びドレーン不純物領域を構成する。このアクティブ層１０６は、まず、非晶質シリコン層を形成し、レーザーなどのエネルギーを用いた多結晶化工程を通して多結晶シリコン層を形成する第１工程と、ゲート電極１１０の形成後、ゲート電極１１０をマスクにして上記多結晶シリコン層にｎ型またはｐ型不純物イオンを選択的にドーピングする第２工程とを通して、ゲート電極１１０の下部に多結晶シリコン層を構成し、上記多結晶シリコン層の左右側にソース及びドレーン不純物領域を構成する。
【００２９】
ゲート絶縁膜１０８及び層間絶縁膜１１２としては、シリコン酸化物またはシリコン窒化物が用いられる。
【００３０】
ゲート電極１１０、ソース電極１１４ａ及びドレーン電極１１４ｂとしては、アルミニウム、アルミニウム合金、クロム、タングステンまたはモリブデンが用いられる。
【００３１】
保護膜１１６としては、無機絶縁膜または有機絶縁膜が用いられ、保護膜１１６に備わったコンタクトホールは、ドレーン電極１１４ｂに対応する位置に形成される。保護膜１１６に備わったコンタクトホールを通して、以後の工程で形成される画素電極がドレーン電極１１４ｂに連結される。
【００３２】
図３Ａに示した薄膜トランジスタは、本発明が適用されうる一実施形態に係る薄膜トランジスタを示したもので、薄膜トランジスタは、当業界で公知の多様な形態に変更して形成できる。
【００３３】
次に、図３Ｂに示すように、上記薄膜トランジスタの保護膜１１６上に画素電極用電極層１２０ａを形成する。
【００３４】
画素電極用電極層１２０ａとしては、ＩＴＯが用いられる。
【００３５】
次に、図３Ｃに示すように、画素電極用電極層１２０ａ上に配向膜５００ａを形成する。
【００３６】
配向膜５００ａとしては、光反応性高分子物質、好ましくは光反応性ポリイミド系物質が用いられる。
【００３７】
次に、図３Ｄに示すように、所定のマスクパターン２５０を用いて配向膜５００ａに光を照射する。
【００３８】
次に、図３Ｅに示すように、光が照射され、配向膜５００ａを現像して配向膜パターン５００を完成する。すなわち、光が照射された領域の配向膜５００ａは除去され、光が遮断された領域の配向膜５００ａは除去されないので、配向膜パターン５００が完成される。
【００３９】
次に、図３Ｆに示すように、配向膜パターン５００をマスクにして画素電極用電極層１２０ａをパターニングし、画素電極パターン１２０を形成する。
【００４０】
従来の場合、別途のフォトレジストパターンをマスクとして用いて画素電極パターンを形成したため、フォトレジストパターンの形成工程と、画素電極パターン完成後のフォトレジストパターンの除去工程とが追加される。
【００４１】
それに対して、本発明の場合、配向膜パターン５００をマスクとして用いて画素電極パターン１２０を形成するため、フォトレジストパターン形成工程が省略される。また、マスクとして用いる配向膜パターン５００を液晶の初期配向のための配向膜として用いるので、マスクパターンである配向膜パターン５００を除去しない。
【００４２】
また、配向膜パターン５００を液晶の初期配向のための配向膜として用いるため、パターニングによって除去された部分においては、液晶の初期配向を制御できなくなる。しかし、パターニングによって除去された部分は、画素電極パターン１２０が形成されてなく、光透過が遮断される部分であるので、画像品質には何ら影響を及ぼさない。
【００４３】
次に、図示していないが、画素電極パターン１２０を形成した後、配向膜パターン５００をラビングし、配向膜パターン５００を所定方向に整列させる。
【００４４】
次に、図示していないが、第１基板と対向する第２基板を準備し、第１基板と第２基板との間に液晶層を形成して液晶表示素子を完成する。
【００４５】
第２基板を準備する工程は、光の漏洩を防止するために遮光層を形成し、該遮光層上にカラーフィルタ層を形成し、該カラーフィルタ層上に共通電極を形成し、該共通電極上に配向膜を形成する工程からなる。
【００４６】
液晶層を形成する工程は、液晶注入法または液晶滴下法を用いて行う。
【００４７】
液晶注入法は、第１基板及び第２基板のうち何れか一つの基板上に注入口を備えたシール材を形成し、第１基板と第２基板とを合着し、注入口を通して液晶を注入する工程からなる。
【００４８】
液晶滴下法は、第１基板及び第２基板のうち何れか一つの基板上に注入口のないシール材を形成し、第１基板及び第２基板のうち何れか一つの基板上に液晶を滴下し、第１基板と第２基板とを合着する工程からなる。
【００４９】
図４は、本発明の一実施形態における液晶表示素子の概略断面図である。
【００５０】
図４に示すように、本発明の一実施形態における液晶表示素子は、第１基板１００と、第２基板３００と、これら第１基板１００と第２基板３００との間に形成された液晶層７００とを含んで構成される。
【００５１】
第１基板１００上には、薄膜トランジスタ、画素電極パターン１２０及び配向膜パターン５００が形成される。
【００５２】
上記薄膜トランジスタは、バッファ層１０４と、バッファ層１０４上に形成されたアクティブ層１０６と、アクティブ層１０６を含む第１基板１００の全面に形成され、所定領域にコンタクトホールが備わったゲート絶縁膜１０８と、ゲート絶縁膜１０８上に形成されたゲート電極１１０と、ゲート電極１１０を含む第１基板１００の全面に形成され、所定領域にコンタクトホールが備わった層間絶縁膜１１２と、ゲート絶縁膜１０８及び層間絶縁膜１１２に備わったコンタクトホールを通してアクティブ層１０６に連結されるソース電極１１４ａ及びドレーン電極１１４ｂと、これらソース電極１１４ａ及びドレーン電極１１４ｂを含む第１基板１００の全面に形成され、所定領域にコンタクトホールが備わった保護膜１１６とを含んで構成される。
【００５３】
画素電極パターン１２０は、保護膜１１６に備わったコンタクトホールを通してドレーン電極１１４ｂに連結され、各画素に一つずつ形成されるように所定形状にパターン形成される。
【００５４】
配向膜パターン５００は、画素電極パターン１２０と同一パターンで形成される。配向膜パターン５００は、光反応性高分子物質、好ましくは光反応性ポリイミド系物質からなる。
【００５５】
第２基板３００上には遮光層３２０が形成され、遮光層３２０上にカラーフィルタ層３４０が形成され、カラーフィルタ層３４０上に共通電極３６０が形成され、共通電極３６０上に配向膜５００ａが形成される。
【図面の簡単な説明】
【００５６】
【図１】従来の液晶表示素子の概略断面図である。
【図２Ａ】従来の液晶表示素子において画素電極が形成される第１基板の製造工程図である。
【図２Ｂ】従来の液晶表示素子において画素電極が形成される第１基板の製造工程図である。
【図２Ｃ】従来の液晶表示素子において画素電極が形成される第１基板の製造工程図である。
【図２Ｄ】従来の液晶表示素子において画素電極が形成される第１基板の製造工程図である。
【図２Ｅ】従来の液晶表示素子において画素電極が形成される第１基板の製造工程図である。
【図２Ｆ】従来の液晶表示素子において画素電極が形成される第１基板の製造工程図である。
【図３Ａ】本発明の一実施形態における液晶表示素子の製造工程図である。
【図３Ｂ】本発明の一実施形態における液晶表示素子の製造工程図である。
【図３Ｃ】本発明の一実施形態における液晶表示素子の製造工程図である。
【図３Ｄ】本発明の一実施形態における液晶表示素子の製造工程図である。
【図３Ｅ】本発明の一実施形態における液晶表示素子の製造工程図である。
【図３Ｆ】本発明の一実施形態における液晶表示素子の製造工程図である。
【図４】本発明の一実施形態における液晶表示素子の概略断面図である。
【符号の説明】
【００５７】
１００  第１基板
１２０  画素電極パターン
３００  第２基板
５００  配向膜パターン
７００  液晶
【図１】
2008009361.tif 000003
【図２Ａ】
2008009361.tif 000004
【図２Ｂ】
2008009361.tif 000005
【図２Ｃ】
2008009361.tif 000006
【図２Ｄ】
2008009361.tif 000007
【図２Ｅ】
2008009361.tif 000008
【図２Ｆ】
2008009361.tif 000009
【図３Ａ】
2008009361.tif 000010
【図３Ｂ】
2008009361.tif 000011
【図３Ｃ】
2008009361.tif 000012
【図３Ｄ】
2008009361.tif 000013
【図３Ｅ】
2008009361.tif 000014
【図３Ｆ】
2008009361.tif 000015
【図４】
2008009361.tif 000016