(57)【要約】【課題】  薄膜トランジスターの製造方法の提供。【解決手段】  主に２回のリソグラフィー工程によりソース極とドレイン極を定義し、これにより薄膜トランジスターのチャンネルの長さ（Ｌ）を１．５〜４．０μｍにまで低下させることができる。薄膜トランジスターのチャンネルの長さ（Ｌ）を低下させることができるため、Ｉon電流も増加し、これに対してチャンネルの幅（Ｗ）は低下し、薄膜トランジスターのパーツ面積を縮小可能で、開口率を向上させることができる。【選択図】        図２
2008166671.tif 000002
【特許請求の範囲】
【請求項１】
薄膜トランジスターの製造方法において、以下のステップを含み、
Ａ．基板を提供し、
Ｂ．該基板上にパターン化された第一金属層、パターン化された半導体層、第二金属層を形成し、該パターン化された第一金属層はゲート極を含み、
Ｃ．該第二金属層上にはパターン化された第一フォトレジスト層を形成し、該第一フォトレジスト層の一部は該第一金属層側辺の上方に位置し、
Ｄ．該第二金属層上にはパターン化された第二フォトレジスト層を形成し、該第二フォトレジスト層の一部は該第一金属層の該側辺に相対する別の側辺の上方に位置し、
Ｅ．該第一フォトレジスト層と該第二フォトレジスト層に覆蓋されていない該第二金属層を除去し、
Ｆ．該第一フォトレジスト層と該第二フォトレジスト層を除去しパターン化された該第二金属層を露出し、ソース極とドレイン極を形成することを特徴とする薄膜トランジスターの製造方法。
【請求項２】
請求項１記載の薄膜トランジスターの製造方法において、さらにステップＧを含み、該パターン化された第二金属層上には保護層を形成することを特徴とする薄膜トランジスターの製造方法。
【請求項３】
請求項２記載の薄膜トランジスターの製造方法において、さらにステップＨを含み、該パターン化された第二金属層上の一部の該保護層を除去し、接触窓を形成することを特徴とする薄膜トランジスターの製造方法。
【請求項４】
請求項１記載の薄膜トランジスターの製造方法において、さらに絶縁層を該パターン化された第一金属層と該パターン化された半導体層の間に形成することを特徴とする薄膜トランジスターの製造方法。
【請求項５】
請求項１記載の薄膜トランジスターの製造方法において、さらにパターン化されたオーム接触層を該第二金属層と該パターン化された半導体層の間に形成することを特徴とする薄膜トランジスターの製造方法。
【請求項６】
請求項５記載の薄膜トランジスターの製造方法において、前記ステップＥはさらに該第一フォトレジスト層と該第二フォトレジスト層に覆蓋されていない該パターン化されたオーム接触層を除去することを特徴とする薄膜トランジスターの製造方法。
【請求項７】
請求項１記載の薄膜トランジスターの製造方法において、前記ソース極と該ドレイン極間のチャンネル長さは1.5〜4.0μｍであることを特徴とする薄膜トランジスターの製造方法。
【請求項８】
請求項１記載の薄膜トランジスターの製造方法において、前記ソース極と該ドレイン極間のチャンネル長さは1.5〜2.5μｍであることを特徴とする薄膜トランジスターの製造方法。
【請求項９】
請求項１記載の薄膜トランジスターの製造方法において、前記第一フォトレジスト層は正型フォトレジストで、該第二フォトレジスト層は正型フォトレジストであることを特徴とする薄膜トランジスターの製造方法。
【請求項１０】
請求項１記載の薄膜トランジスターの製造方法において、前記第一フォトレジスト層は負型フォトレジストで、該第二フォトレジスト層は負型フォトレジストであることを特徴とする薄膜トランジスターの製造方法。
【請求項１１】
薄膜トランジスターの製造方法において、以下のステップを含み、
Ａ．基板を提供し、
Ｂ．該基板上にパターン化された第一金属層、半導体層、第二金属層を連続形成し、該パターン化された第一金属層はゲート極を含み
Ｃ．該第二金属層上にはパターン化された第一フォトレジスト層を形成し、該第一フォトレジスト層の一部は該パターン化された第一金属層側辺の上方に位置し、
Ｄ．光半透過フォトマスクを利用し該第二金属層上にパターン化された第二フォトレジスト層を形成し、該第二フォトレジスト層は２種の異なる厚みを備え、厚みが大きい部分の該第二フォトレジスト層は該第一金属層の該側辺に相対する別の側辺の上方に位置し、厚みが小さい部分の該第二フォトレジスト層は該第一フォトレジストと厚みが大きい部分の第二フォトレジスト層に連接し、
Ｅ．該第一フォトレジスト層と該第二フォトレジスト層に覆蓋されていない該第二金属層と該半導体層を除去し、
Ｆ．該第一フォトレジスト層の一部と該第二フォトレジスト層の一部を連続除去し該第二金属層の一部を露出し、
Ｇ．露出部分の該第二金属層及び残った該第一フォトレジスト層と残った該第二フォトレジスト層を連続除去し、パターン化された該第二金属層を露出し、ソース極とドレイン極を形成することを特徴とする薄膜トランジスターの製造方法。
【請求項１２】
請求項１１記載の薄膜トランジスターの製造方法において、さらにステップＨを含み、該パターン化された第二金属層上には保護層を形成することを特徴とする薄膜トランジスターの製造方法。
【請求項１３】
請求項１２記載の薄膜トランジスターの製造方法において、さらにステップＩを含み、該パターン化された第二金属層上の一部の該保護層を除去し、接触窓を形成することを特徴とする薄膜トランジスターの製造方法。
【請求項１４】
請求項１１記載の薄膜トランジスターの製造方法において、さらに絶縁層を該パターン化された第一金属層と該半導体層の間に形成することを特徴とする薄膜トランジスターの製造方法。
【請求項１５】
請求項１１記載の薄膜トランジスターの製造方法において、前記ステップＤ中の第二フォトレジスト層は２種の異なる厚みを備えることを特徴とする薄膜トランジスターの製造方法。
【請求項１６】
請求項１１記載の薄膜トランジスターの製造方法において、さらに該第二金属層と半導体層の間にオーム接触層を形成することを特徴とする薄膜トランジスターの製造方法。
【請求項１７】
請求項１６記載の薄膜トランジスターの製造方法において、前記ステップＥとステップＧ中ではさらに該第一フォトレジスト層と該第二フォトレジスト層に覆蓋されていない該オーム接触層を除去することを特徴とする薄膜トランジスターの製造方法。
【請求項１８】
請求項１１記載の薄膜トランジスターの製造方法において、前記ステップＤ中の該第二フォトレジスト層は該第一フォトレジスト上方を一部覆蓋することを特徴とする薄膜トランジスターの製造方法。
【請求項１９】
請求項１１記載の薄膜トランジスターの製造方法において、前記ソース極と該ドレイン極間のチャンネル長さは1.5〜4.0μｍであることを特徴とする薄膜トランジスターの製造方法。
【請求項２０】
請求項１１記載の薄膜トランジスターの製造方法において、前記ソース極と該ドレイン極間のチャンネル長さは1.5〜2.5μｍであることを特徴とする薄膜トランジスターの製造方法。
【請求項２１】
請求項１１記載の薄膜トランジスターの製造方法において、前記第一フォトレジスト層は正型フォトレジストで、該第二フォトレジスト層は正型フォトレジストであることを特徴とする薄膜トランジスターの製造方法。
【請求項２２】
薄膜トランジスターの製造方法において、以下のステップを含み、
Ａ．基板を提供し、
Ｂ．該基板上にパターン化された第一金属層、パターン化された半導体層、第二金属層を形成し、該パターン化された第一金属層はゲート極を含み、
Ｃ．該第二金属層上にはパターン化された第一フォトレジスト層を形成し、該第一フォトレジスト層の一部は該第一金属層側辺の上方に位置し、
Ｄ．該第一フォトレジスト層に覆蓋されていない該第二金属層を除去し、
Ｅ．該基板上、該第二金属層上、該第一フォトレジスト層上に透明導電層を形成し、
Ｆ．該透明導電層上にパターン化された第二フォトレジスト層を形成し、該第二フォトレジスト層の一部は該第一金属層に相対する該側辺の別の側辺の上方に位置し、
Ｇ．該第二フォトレジスト層に覆蓋されていない該透明導電層を除去し、
Ｈ．該第一フォトレジストと該第二フォトレジスト層を除去しパターン化された該第二金属層と該透明導電層を露出し、ソース極、ドレイン極、画素電極を形成することを特徴とする薄膜トランジスターの製造方法。
【請求項２３】
請求項２２記載の薄膜トランジスターの製造方法において、さらにステップＩを含み、該パターン化された第二金属層上には保護層を形成することを特徴とする薄膜トランジスターの製造方法。
【請求項２４】
請求項２２記載の薄膜トランジスターの製造方法において、さらに絶縁層を該パターン化された第一金属層と該パターン化された半導体層の間に形成することを特徴とする薄膜トランジスターの製造方法。
【請求項２５】
請求項２２記載の薄膜トランジスターの製造方法において、前記ソース極と該ドレイン極間のチャンネル長さは1.5〜4.0μｍであることを特徴とする薄膜トランジスターの製造方法。
【請求項２６】
請求項２２記載の薄膜トランジスターの製造方法において、前記ソース極と該ドレイン極間のチャンネル長さは1.5〜2.5μｍであることを特徴とする薄膜トランジスターの製造方法。
【請求項２７】
請求項２２記載の薄膜トランジスターの製造方法において、前記第一フォトレジスト層は正型フォトレジストで、該第二フォトレジスト層は正型フォトレジストであることを特徴とする薄膜トランジスターの製造方法。
【請求項２８】
基板、複数の薄膜トランジスターを含み、
該複数の薄膜トランジスターは該基板表面に位置し、該各薄膜トランジスターはゲート極層、ソース極／ドレイン極層、該ゲート極層と該ソース極／ドレイン極層間に挟み設置する半導体層を含み、しかも該ソース極と該ドレイン極間の距離は1.5〜4.0μｍであることを特徴とする液晶ディスプレー用下基板。
【請求項２９】
請求項２８記載の液晶ディスプレー用下基板において、前記液晶ディスプレー用下基板はさらに複数の信号線と複数の走査線を含み、
該各信号線と該各走査線は相互に交差するが電気的に連接せず、各薄膜トランジスターの該ゲート極層は該走査線と電気的に連接し、しかも該各薄膜トランジスターの該ソース極は該信号線と電気的に連接することを特徴とする液晶ディスプレー用下基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一種の薄膜トランジスターの製造方法に関する。特に一種の大画面ディスプレーに適用可能な薄膜トランジスターの製造方法に係る。
【背景技術】
【０００２】
薄膜トランジスターディスプレー（ＴＦＴ−ＬＣＤ）は、薄膜トランジスターアレー（ＴＦＴ  ａｒｒａｙ）基板、カラーフィルター（Ｃ．Ｆ）アレー基板、液晶（Ｌ・Ｃ）層により構成する。
該薄膜トランジスターアレー基板は複数のアレー排列の薄膜トランジスター及び該各薄膜トランジスターと対応配置する画素電極（Ｐｉｘｅｌ  Ｅｌｅｃｔｒｏｄｅ）により複数の画素構造を構成する。該薄膜トランジスターはゲート極、半導体層、ソース極、ドレイン極、チャンネルを含み、液晶表示画素ユニットのスイッチパーツとする。
【０００３】
現在、液晶ディスプレーの発展目標は大画面、高輝度、高コントラスト、広視野角、高色彩飽和度に向かっている。パネルサイズの増大に従い、該各薄膜トランジスターが発生するＩon電流（オン状態の電流）もこれに従い高めることが求められている。さもなければ、大画面液晶パネルの必要を満たすことはできない。Ｉon電流を高める最も直接的な方法は、薄膜トランジスターのチャンネル幅（Ｗ）のチャンネル長さ（Ｌ）に対する比率（Ｗ／Ｌ）を高めることである。
【０００４】
しかし、現在の露光設備の解析度は４μｍ前後であるため、後続のエッチング工程を加えると、薄膜トランジスターのチャンネルの長さ（Ｌ）が到達可能な長さは４．５μｍ〜５μｍ前後である。よって、現在行われている薄膜トランジスターのＩon電流を高める方法は、Ｕ型或いはダブルＵ型のソース極／ドレイン極（Ｓ／Ｄ）設計などのように、チャンネル幅（Ｗ）を変更することによってのみ、チャンネル幅（Ｗ）を向上させている。
【０００５】
しかし、Ｕ型或いはダブルＵ型のソース極／ドレイン極（Ｓ／Ｄ）設計共に、薄膜トランジスターパーツの面積を大きくしてしまい、ディスプレーの開口率と貫通率を低下させ、ディスプレーの画面品質に影響を及ぼす。さらに、通常大画面パネルは１個のフォトマスクにより必要なパターンを露光することはできず、製造工程の世代の違いにより、完成までに３或いは数十回の露光が必要である。よって画面に不均一が発生することを回避するため、露光設備の照準精度に対する要求は極めて高い。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は２個のフォトマスク工程によりソース極、ドレイン極、及び両者間のチャンネルを定義し、こうして薄膜トランジスターのチャンネル長さ（Ｌ）を縮小し、Ｉon電流を増加することができ、これに対応し薄膜トランジスターのチャンネル幅（Ｗ）を低下させ、よって薄膜トランジスターパーツの面積を縮小し、開口率を向上させることができる。
【０００７】
本発明は薄膜トランジスターの製造方法を提供し、それは以下のステップを含み、
Ａ．基板を提供し、
Ｂ．該基板上にパターン化された第一金属層、パターン化された半導体層、第二金属層を連続形成し、該第一金属層はゲート極で、
Ｃ．該第二金属層上にはパターン化された第一フォトレジスト層及び第二フォトレジスト層を形成し、該第一フォトレジスト層の一部は該第一金属層側辺の上方に位置し、しかも該第二フォトレジスト層も一部は第一金属層の相対する該側辺別の側辺の上方に位置し、Ｄ．該第一フォトレジスト層と該第二フォトレジスト層に覆蓋されていない該第二金属層を除去し、
Ｅ．該第一フォトレジスト層と該第二フォトレジスト層を除去し、第二金属層を露出し、ソース極とドレイン極を形成し、
また本発明薄膜トランジスターの製造方法は、製造工程の必要に応じて、選択的に以下のステップを含み、よりパフォーマンスが優れた薄膜トランジスターを提供することができ、該薄膜トランジスターの製造方法は、選択的にさらに以下のステップを含み、
Ｆ．該第二フォトレジスト層上に保護層を形成し、
Ｇ．第二金属層上の一部の保護層を除去し、接触窓を形成し、
該保護層の材料には制限がなく、酸化シリコン、チッ化シリコン、或いは酸チッ化シリコンが最適で、
本発明の薄膜トランジスターの製造方法はステップＢ中において、該パターン化された第一金属層と該パターン化された半導体層の間に絶縁層を選択的に形成可能で、
本発明の薄膜トランジスターの製造方法はステップＢ中において、該第二金属層と該パターン化された半導体層の間にパターン化されたオーム接触層を選択的に形成可能で、しかもステップＤ中において、該第一フォトレジストと該第二フォトレジストに覆蓋されていない該パターン化されたオーム接触層を除去する。
【０００８】
本発明の薄膜トランジスターの製造方法において、該第一フォトレジスト層と該第二フォトレジスト層は公知のあらゆる方法を採用しパターン化可能で、黄色光リソグラフィー工程を採用しパターン化することが最適で、
本発明の薄膜トランジスターの製造方法において、ソース極とドレイン極の間のチャンネルの長さには制限がなく、1.5〜4.0μｍが最適で、1.5〜2.5μｍがさらに最適で、
本発明の薄膜トランジスターの製造方法において、該基板の材料は公知のあらゆる材料とすることができ、ガラス基板、石英基板、プラスチック基板が最適である。
【０００９】
本発明の薄膜トランジスターの製造方法において、第一金属層の材料はアルミニウム（Ａｌ）、タングステン（Ｗ）、クロム（Ｃｒ）、銅（Ｃｕ）、チタン（Ｔｉ）、チッ化チタン（ＴｉＮｘ）、アルミ合金、クロム合金、モリブデン（Ｍｏ）金属、或いはその組み合わせが最適で、
本発明の薄膜トランジスターの製造方法において、半導体層の材料は公知のあらゆる材料とすることができ、アモルファスシリコン（α―Ｓｉ，ａｍｏｒｐｈｏｕｓ  ｓｉｌｉｃｏｎ）が最適で、
本発明の薄膜トランジスターの製造方法において、第二金属層の材料は公知のあらゆる材料とすることができ、アルミニウム（Ａｌ）、タングステン（Ｗ）、クロム（Ｃｒ）、銅（Ｃｕ）、チタン（Ｔｉ）、チッ化チタン（ＴｉＮｘ）、アルミ合金、クロム合金、モリブデン（Ｍｏ）金属、或いはその組み合わせが最適で、
本発明の薄膜トランジスターの製造方法において、該第一フォトレジスト層は正型フォトレジストで、該第二フォトレジスト層は負型フォトレジストで、
本発明の薄膜トランジスターの製造方法において、該第一フォトレジスト層は負型フォトレジストで、該第二フォトレジスト層は正型フォトレジストで、
本発明の薄膜トランジスターの製造方法において、該第一フォトレジスト層は負型フォトレジストで、該第二フォトレジスト層は負型フォトレジストである。
【００１０】
また本発明は薄膜トランジスターの製造方法を提供し、それは以下のステップを含み、
Ａ．基板を提供し、
Ｂ．該基板上にパターン化された第一金属層、半導体層、第二金属層を連続形成し、該第一金属層はゲート極で、
Ｃ．該第二金属層上にはパターン化された第一フォトレジスト層を形成し、該第一フォトレジスト層の一部は該第一金属層側辺の上方に位置し、
Ｄ．該第二金属層上にパターン化された第二フォトレジスト層を形成し、該第二フォトレジスト層の一部は第一金属層の側辺に相対する別の側辺の上方に位置し、第一金属層側辺の上方の第一フォトレジスト層を覆蓋し、
Ｅ．該第一フォトレジスト層と該第二フォトレジスト層に覆蓋されていない該第二金属層と該半導体層を除去し、
Ｆ．該第一フォトレジスト層の一部と該第二フォトレジスト層の一部を連続除去し該第二金属層の一部を露出し、
Ｇ．露出部分の該第二金属層及び残った該第一フォトレジスト層と残った該第二フォトレジスト層を連続除去し、第二金属層を露出し、ソース極とドレイン極を形成し、
同様に、本発明薄膜トランジスターの製造方法は、製造工程の必要に応じて以下のステップを選択的に含み、パフォーマンスがより優れた薄膜トランジスターを提供可能で、
本発明の薄膜トランジスター製造方法において、以下のステップを選択的に含むことができ、
Ｈ．第二金属層上に保護層を形成し、
Ｉ.  第二金属層上の一部の保護層を除去し、接触窓を形成し、
該保護層の材料には制限がなく、酸化シリコン、チッ化シリコン、或いは酸チッ化シリコンが最適である。
【００１１】
本発明の薄膜トランジスターの製造方法はステップＡ中において、該第一金属層と該半導体層の間に絶縁層を選択的に形成可能で、該絶縁層の材料には制限がなく、酸化シリコン、チッ化シリコン、或いは酸チッ化シリコンが最適で、
本発明の薄膜トランジスターの製造方法はステップＡ中において、第二金属層と半導体層間にオーム接触層を選択的に形成可能で、しかもステップＥとステップＧ中においてさらに第一フォトレジストと第二フォトレジストに覆蓋されていないオーム接触層を除去し、
本発明の薄膜トランジスターの製造方法はステップＣ中において、第一フォトレジスト層は公知のあらゆる方法を採用しパターン化可能で、黄色光リソグラフィー工程を採用しパターン化することが最適で、第二フォトレジスト層は公知のあらゆる方法を採用しパターン化可能で、黄色光リソグラフィー工程に光半透過（Ｈａｌｆ−ｔｏｎｅ）フォトマスクを組合わせ採用しパターン化することが最適で、
本発明の薄膜トランジスターの製造方法において、ソース極とドレイン極の間のチャンネル長さには制限がなく、1.5〜4.0μｍが最適で、1.5〜2.5μｍがさらに最適で、
本発明の薄膜トランジスターの製造方法において、該基板の材料は公知のあらゆる材料とすることができ、ガラス基板、石英基板、プラスチック基板が最適である。
【００１２】
本発明の薄膜トランジスターの製造方法において、第一金属層の材料は公知のあらゆる材料とすることができ、アルミニウム（Ａｌ）、タングステン（Ｗ）、クロム（Ｃｒ）、銅（Ｃｕ）、チタン（Ｔｉ）、チッ化チタン（ＴｉＮｘ）、アルミ合金、クロム合金、モリブデン（Ｍｏ）金属、或いはその組み合わせが最適で、
本発明の薄膜トランジスターの製造方法において、半導体層の材料は公知のあらゆる材料とすることができ、アモルファスシリコン（α―Ｓｉ，ａｍｏｒｐｈｏｕｓ  ｓｉｌｉｃｏｎ）が最適で、
本発明の薄膜トランジスターの製造方法において、第二金属層の材料は公知のあらゆる材料とすることができ、アルミニウム（Ａｌ）、タングステン（Ｗ）、クロム（Ｃｒ）、銅（Ｃｕ）、チタン（Ｔｉ）、チッ化チタン（ＴｉＮｘ）、アルミ合金、クロム合金、モリブデン（Ｍｏ）金属、或いはその組み合わせが最適で、
本発明の薄膜トランジスターの製造方法において、該第一フォトレジスト層は正型フォトレジストで、該第二フォトレジスト層は負型フォトレジストで、
本発明の薄膜トランジスターの製造方法において、該第一フォトレジスト層は負型フォトレジストで、該第二フォトレジスト層は正型フォトレジストで、
本発明の薄膜トランジスターの製造方法において、該第一フォトレジスト層は負型フォトレジストで、該第二フォトレジスト層は負型フォトレジストである。
【００１３】
また本発明はさらに薄膜トランジスターの製造方法を提供し、それは以下のステップを含み、
Ａ．基板を提供し、
Ｂ．該基板上にパターン化された第一金属層、パターン化された半導体層、第二金属層を形成し、該パターン化された第一金属層はゲート極を含み、
Ｃ．該第二金属層上にはパターン化された第一フォトレジスト層を形成し、該第一フォトレジスト層の一部は該第一金属層側辺の上方に位置し、
Ｄ．該第一フォトレジスト層に覆蓋されていない該第二金属層を除去し、
Ｅ．該基板上、該第二金属層上、該第一フォトレジスト層上に透明導電層を形成し、
Ｆ．該透明導電層上にパターン化された第二フォトレジスト層を形成し、該第二フォトレジスト層の一部は該第一金属層に相対する該側辺の別の側辺の上方に位置し、
Ｇ．該第二フォトレジスト層に覆蓋されていない該透明導電層を除去し、
Ｈ．該第一フォトレジストと該第二フォトレジスト層を除去しパターン化された該第二金属層と該透明導電層を露出し、ソース極、ドレイン極、画素電極を形成し、
本発明の薄膜トランジスターの製造方法中には選択的に以下のステップを含むことができ、
Ｉ.該パターン化された第二金属層上に保護層を形成し、
本発明の薄膜トランジスターの製造方法中には選択的に絶縁層を該パターン化された第一金属層と該パターン化された半導体層の間に形成可能で、
本発明の薄膜トランジスターの製造方法中にはソース極とドレイン極の間のチャンネル長さには制限がなく、1.5〜4.0μｍが最適で、1.5〜2.5μｍがさらに最適で、
本発明の薄膜トランジスターの製造方法において、該第一フォトレジスト層は正型フォトレジストで、該第二フォトレジスト層は正型フォトレジストである。
【００１４】
上記３種の方法は２回の露光方式を使用し、ソース極／ドレイン極（Ｓ／Ｄ）を定義し、露光設備の照準精度は良好であるため、Ｓ／Ｄのチャンネル長さ（Ｌ）は公知の４μｍから２μｍまで、さらには１．５μｍにまで低下させることができ、こうして薄膜トランジスターのパーツは縮小可能で、開口率を向上させ、しかも縮小後は同様に相同のＩon電流を達成可能で、
すなわち、２回の露光を使用しソース極とドレイン極を定義し、薄膜トランジスターチャンネル長さ（Ｌ）の低下を達成し、チャンネル長さ（Ｌ）が低下したことで、Ｉon電流は増加可能で、相対的にチャンネル幅（Ｗ）も低下し、薄膜トランジスターパーツ面積を縮小し、開口率を向上させる。
【００１５】
また本発明の薄膜トランジスター製造方法はＵ型、或いは双Ｕ型のソース極／ドレイン極（Ｓ／Ｄ）設計の薄膜トランジスターパーツに適用可能で、
さらに本発明は液晶ディスプレー用下基板を提供し、それは基板、該基板表面に位置する複数の薄膜トランジスターを含み、該各薄膜トランジスターはゲート極層、ソース極／ドレイン極層、該ゲート極層と該ソース極／ドレイン極層間に挟み設置する半導体層を含み、また本発明液晶ディスプレー用下基板中において、各薄膜トランジスターのソース極とドレイン極は連接せず、しかもソース極とドレイン極間は1.5〜4.0μｍの距離を保持する。
【００１６】
完全な液晶ディスプレー用下基板を提供するために、本発明の基板はさらに複数の信号線と複数の走査線を含み、
該各信号線と該各走査線は相互に交差するが電気的に連接せず、本発明の各薄膜トランジスターにおいて、ゲート極層は走査線と電気的に連接し、しかも各薄膜トランジスターのソース極は信号線と電気的に連接し、
公知の薄膜トランジスター構造に比べ、本発明の基板中では、薄膜トランジスターのソース極とドレイン極間のチャンネルは縮小しているため、薄膜トランジスターのチャンネルの長さ（Ｌ）を減少させることができ、こうして本発明液晶ディスプレー用下基板はＩon電流を増加させることができる他、薄膜トランジスターパーツの面積を縮小可能で、こうして開口率を向上させることができることを特徴とする薄膜トランジスターの製造方法である。
【課題を解決するための手段】
【００１７】
請求項１の発明は、薄膜トランジスターの製造方法において、以下のステップを含み、Ａ．基板を提供し、
Ｂ．該基板上にパターン化された第一金属層、パターン化された半導体層、第二金属層を形成し、該パターン化された第一金属層はゲート極を含み、
Ｃ．該第二金属層上にはパターン化された第一フォトレジスト層を形成し、該第一フォトレジスト層の一部は該第一金属層側辺の上方に位置し、
Ｄ．該第二金属層上にはパターン化された第二フォトレジスト層を形成し、該第二フォトレジスト層の一部は該第一金属層の該側辺に相対する別の側辺の上方に位置し、
Ｅ．該第一フォトレジスト層と該第二フォトレジスト層に覆蓋されていない該第二金属層を除去し、
Ｆ．該第一フォトレジスト層と該第二フォトレジスト層を除去しパターン化された該第二金属層を露出し、ソース極とドレイン極を形成することを特徴とする薄膜トランジスターの製造方法としている。
請求項２の発明は、請求項１記載の薄膜トランジスターの製造方法において、さらにステップＧを含み、該パターン化された第二金属層上には保護層を形成することを特徴とする薄膜トランジスターの製造方法としている。
請求項３の発明は、請求項２記載の薄膜トランジスターの製造方法において、さらにステップＨを含み、該パターン化された第二金属層上の一部の該保護層を除去し、接触窓を形成することを特徴とする薄膜トランジスターの製造方法としている。
請求項４の発明は、請求項１記載の薄膜トランジスターの製造方法において、さらに絶縁層を該パターン化された第一金属層と該パターン化された半導体層の間に形成することを特徴とする薄膜トランジスターの製造方法としている。
請求項５の発明は、請求項１記載の薄膜トランジスターの製造方法において、さらにパターン化されたオーム接触層を該第二金属層と該パターン化された半導体層の間に形成することを特徴とする薄膜トランジスターの製造方法としている。
請求項６の発明は、請求項５記載の薄膜トランジスターの製造方法において、前記ステップＥはさらに該第一フォトレジスト層と該第二フォトレジスト層に覆蓋されていない該パターン化されたオーム接触層を除去することを特徴とする薄膜トランジスターの製造方法としている。
請求項７の発明は、請求項１記載の薄膜トランジスターの製造方法において、前記ソース極と該ドレイン極間のチャンネル長さは1.5〜4.0μｍであることを特徴とする薄膜トランジスターの製造方法としている。
請求項８の発明は、請求項１記載の薄膜トランジスターの製造方法において、前記ソース極と該ドレイン極間のチャンネル長さは1.5〜2.5μｍであることを特徴とする薄膜トランジスターの製造方法としている。
請求項９の発明は、請求項１記載の薄膜トランジスターの製造方法において、前記第一フォトレジスト層は正型フォトレジストで、該第二フォトレジスト層は正型フォトレジストであることを特徴とする薄膜トランジスターの製造方法としている。
請求項１０の発明は、請求項１記載の薄膜トランジスターの製造方法において、前記第一フォトレジスト層は負型フォトレジストで、該第二フォトレジスト層は負型フォトレジストであることを特徴とする薄膜トランジスターの製造方法としている。
【００１８】
請求項１１の発明は、薄膜トランジスターの製造方法において、以下のステップを含み、
Ａ．基板を提供し、
Ｂ．該基板上にパターン化された第一金属層、半導体層、第二金属層を連続形成し、該パターン化された第一金属層はゲート極を含み
Ｃ．該第二金属層上にはパターン化された第一フォトレジスト層を形成し、該第一フォトレジスト層の一部は該パターン化された第一金属層側辺の上方に位置し、
Ｄ．光半透過フォトマスクを利用し該第二金属層上にパターン化された第二フォトレジスト層を形成し、該第二フォトレジスト層は２種の異なる厚みを備え、厚みが大きい部分の該第二フォトレジスト層は該第一金属層の該側辺に相対する別の側辺の上方に位置し、厚みが小さい部分の該第二フォトレジスト層は該第一フォトレジストと厚みが大きい部分の第二フォトレジスト層に連接し、
Ｅ．該第一フォトレジスト層と該第二フォトレジスト層に覆蓋されていない該第二金属層と該半導体層を除去し、
Ｆ．該第一フォトレジスト層の一部と該第二フォトレジスト層の一部を連続除去し該第二金属層の一部を露出し、
Ｇ．露出部分の該第二金属層及び残った該第一フォトレジスト層と残った該第二フォトレジスト層を連続除去し、パターン化された該第二金属層を露出し、ソース極とドレイン極を形成することを特徴とする薄膜トランジスターの製造方法としている。
請求項１２の発明は、請求項１１記載の薄膜トランジスターの製造方法において、さらにステップＨを含み、該パターン化された第二金属層上には保護層を形成することを特徴とする薄膜トランジスターの製造方法としている。
請求項１３の発明は、請求項１２記載の薄膜トランジスターの製造方法において、さらにステップＩを含み、該パターン化された第二金属層上の一部の該保護層を除去し、接触窓を形成することを特徴とする薄膜トランジスターの製造方法としている。
請求項１４の発明は、請求項１１記載の薄膜トランジスターの製造方法において、さらに絶縁層を該パターン化された第一金属層と該半導体層の間に形成することを特徴とする薄膜トランジスターの製造方法としている。
請求項１５の発明は、請求項１１記載の薄膜トランジスターの製造方法において、前記ステップＤ中の第二フォトレジスト層は２種の異なる厚みを備えることを特徴とする薄膜トランジスターの製造方法としている。
請求項１６の発明は、請求項１１記載の薄膜トランジスターの製造方法において、さらに該第二金属層と半導体層の間にオーム接触層を形成することを特徴とする薄膜トランジスターの製造方法としている。
請求項１７の発明は、請求項１６記載の薄膜トランジスターの製造方法において、前記ステップＥとステップＧ中ではさらに該第一フォトレジスト層と該第二フォトレジスト層に覆蓋されていない該オーム接触層を除去することを特徴とする薄膜トランジスターの製造方法としている。
請求項１８の発明は、請求項１１記載の薄膜トランジスターの製造方法において、前記ステップＤ中の該第二フォトレジスト層は該第一フォトレジスト上方を一部覆蓋することを特徴とする薄膜トランジスターの製造方法としている。
請求項１９の発明は、請求項１１記載の薄膜トランジスターの製造方法において、前記ソース極と該ドレイン極間のチャンネル長さは1.5〜4.0μｍであることを特徴とする薄膜トランジスターの製造方法としている。
請求項２０の発明は、請求項１１記載の薄膜トランジスターの製造方法において、前記ソース極と該ドレイン極間のチャンネル長さは1.5〜2.5μｍであることを特徴とする薄膜トランジスターの製造方法としている。
請求項２１の発明は、請求項１１記載の薄膜トランジスターの製造方法において、前記第一フォトレジスト層は正型フォトレジストで、該第二フォトレジスト層は正型フォトレジストであることを特徴とする薄膜トランジスターの製造方法としている。
【００１９】
請求項２２の発明は、薄膜トランジスターの製造方法において、以下のステップを含み、
Ａ．基板を提供し、
Ｂ．該基板上にパターン化された第一金属層、パターン化された半導体層、第二金属層を形成し、該パターン化された第一金属層はゲート極を含み、
Ｃ．該第二金属層上にはパターン化された第一フォトレジスト層を形成し、該第一フォトレジスト層の一部は該第一金属層側辺の上方に位置し、
Ｄ．該第一フォトレジスト層に覆蓋されていない該第二金属層を除去し、
Ｅ．該基板上、該第二金属層上、該第一フォトレジスト層上に透明導電層を形成し、
Ｆ．該透明導電層上にパターン化された第二フォトレジスト層を形成し、該第二フォトレジスト層の一部は該第一金属層に相対する該側辺の別の側辺の上方に位置し、
Ｇ．該第二フォトレジスト層に覆蓋されていない該透明導電層を除去し、
Ｈ．該第一フォトレジストと該第二フォトレジスト層を除去しパターン化された該第二金属層と該透明導電層を露出し、ソース極、ドレイン極、画素電極を形成することを特徴とする薄膜トランジスターの製造方法としている。
請求項２３の発明は、請求項２２記載の薄膜トランジスターの製造方法において、さらにステップＩを含み、該パターン化された第二金属層上には保護層を形成することを特徴とする薄膜トランジスターの製造方法としている。
請求項２４の発明は、請求項２２記載の薄膜トランジスターの製造方法において、さらに絶縁層を該パターン化された第一金属層と該パターン化された半導体層の間に形成することを特徴とする薄膜トランジスターの製造方法としている。
請求項２５の発明は、請求項２２記載の薄膜トランジスターの製造方法において、前記ソース極と該ドレイン極間のチャンネル長さは1.5〜4.0μｍであることを特徴とする薄膜トランジスターの製造方法としている。
請求項２６の発明は、請求項２２記載の薄膜トランジスターの製造方法において、前記ソース極と該ドレイン極間のチャンネル長さは1.5〜2.5μｍであることを特徴とする薄膜トランジスターの製造方法としている。
請求項２７の発明は、請求項２２記載の薄膜トランジスターの製造方法において、前記第一フォトレジスト層は正型フォトレジストで、該第二フォトレジスト層は正型フォトレジストであることを特徴とする薄膜トランジスターの製造方法としている。
【００２０】
請求項２８の発明は、基板、複数の薄膜トランジスターを含み、
該複数の薄膜トランジスターは該基板表面に位置し、該各薄膜トランジスターはゲート極層、ソース極／ドレイン極層、該ゲート極層と該ソース極／ドレイン極層間に挟み設置する半導体層を含み、しかも該ソース極と該ドレイン極間の距離は1.5〜4.0μｍであることを特徴とする液晶ディスプレー用下基板としている。
請求項２９の発明は、請求項２８記載の液晶ディスプレー用下基板において、前記液晶ディスプレー用下基板はさらに複数の信号線と複数の走査線を含み、
該各信号線と該各走査線は相互に交差するが電気的に連接せず、各薄膜トランジスターの該ゲート極層は該走査線と電気的に連接し、しかも該各薄膜トランジスターの該ソース極は該信号線と電気的に連接することを特徴とする液晶ディスプレー用下基板としている。
【発明の効果】
【００２１】
本発明は２個のフォトマスク工程によりソース極、ドレイン極、及び両者間のチャンネルを定義し、こうして薄膜トランジスターのチャンネル長さ（Ｌ）を縮小し、Ｉon電流を増加することができ、これに対応し薄膜トランジスターのチャンネル幅（Ｗ）を低下させ、よって薄膜トランジスターパーツの面積を縮小し、開口率を向上させることができる。
【発明を実施するための最良の形態】
【００２２】
本実施例中では、薄膜トランジスターは２回露光の方式を利用し、ソース極とドレイン極を定義する。露光設備の照準制度は１μｍ前後にまで到達可能であるため、露光解析度（約３〜４μｍ）は良好である。よって、薄膜トランジスターのチャンネル長さ（Ｌ）は４μｍから２μｍ、さらには1.5μｍにまで低下させることができる。
【００２３】
実施例１
図２のａ〜ｈは本発明第一実施例のプロセス概略図である。
図２のａに示すように、先ず基板３０を提供する。該基板３０はガラス基板、石英基板、プラスチック基板である。
続いて第一パターン化ステップを行い、該基板３０上にパターン化された第一金属層３２を形成し、薄膜トランジスター（ＴＦＴ）のゲート極とする。該第一金属の材料はアルミニウム（Ａｌ）、タングステン（Ｗ）、クロム（Ｃｒ）、銅（Ｃｕ）、チタン（Ｔｉ）、チッ化チタン（ＴｉＮｘ）、アルミ合金、クロム合金、モリブデン（Ｍｏ）金属により構成する。その構造は単層、または多層（Ｍｕｌｔｉｐｌｅ−ｌａｙｅｒｅｄ）構造とすることができる。
図２のｂに示すように、第二パターン化ステップを行う。パターン化された第一金属層３２上にパターン化された半導体層３４を形成する。該半導体層３４はアモルファスシリコン（α―Ｓｉ，ａｍｏｒｐｈｏｕｓ  ｓｉｌｉｃｏｎ）により構成することができる。
【００２４】
図２のｃに示すように、パターン化された半導体層３４上に第二金属層３６を形成する。該第二金属層３６の材料はアルミニウム（Ａｌ）、タングステン（Ｗ）、クロム（Ｃｒ）、銅（Ｃｕ）、チタン（Ｔｉ）、チッ化チタン（ＴｉＮｘ）、アルミ合金、クロム合金、モリブデン（Ｍｏ）金属により構成する。その構造は単層、または多層（Ｍｕｌｔｉｐｌｅ−ｌａｙｅｒｅｄ）構造とすることができる。第二金属層３６の形成方法は化学或いは物理気相沈積工程を使用することができる。
図２のｄに示すように、続いて第三パターン化ステップを行う。第二金属層３６上に、第一フォトマスク（図示なし）により黄色光リソグラフィーを利用しパターン化された第一フォトレジスト層２２を定義、形成する。
後続の黄色光リソグラフィー工程が上記既にパターン化された第一フォトレジスト層２２の鍵結構造を破壊することを回避するため、本実施例中の第三パターン化ステップでは完成後、しかも第四パターン化ステップを行う前に、先ず焼結工程を行い、第一フォトレジスト層２２の鍵結構造を固定する。本実施例が使用する焼結工程はハードベイク工程であるが、本発明が適用可能な焼結工程は本実施例に示す方法に限定されるものではない。
【００２５】
続いて、第四パターン化ステップを行う。図２のｅに示すように、第二金属層３６上と第一パターン化された第一フォトレジスト層２２上に第二フォトレジスト層を沈積させる。しかも、第二フォトマスク(図示なし)により黄色光リソグラフィーを利用し、パターン化された第二フォトレジスト層２４を定義し形成し、該パターン化された第一金属層３２上の一部に位置する第二金属層３６を露光する。内、第一フォトレジスト層２２の一部は該第一金属層３２上方に位置し、第二フォトレジスト層２４の一部は該第一金属層３２の上方に位置する。よって、該第一フォトレジスト層２２と該第二フォトレジスト層２４間にはチャンネル２６を形成し、しかも該チャンネル２６は該第一金属層３２の上方に位置する。現行の露光設備の照準精度は１μｍ前後にまで到達可能であるため、２回露光の方式により、該第一フォトレジスト層２２と該第二フォトレジスト層２４の間のチャンネル２６（ＬPR）は1.5〜2.5μｍを達成可能である。
さらに、この薄膜トランジスターにエッチングを行い、該第一フォトレジスト層２２と該第二フォトレジスト層２４に覆蓋されていない第二金属層３６を除去する。続いて、該第一フォトレジスト層２２と該第二フォトレジスト層２４を除去する。図２のｆに示すように、該第一フォトレジスト層２２と該第二フォトレジスト層２４が覆蓋する第二金属層３６は残され、ソース極５２、ドレイン極５４、及びデータ線、ドレイン極接触区などの他の構成部品を形成する。しかも該ソース極５２と該ドレイン極５４間の第二金属層３６は除去後にチャンネル５８を形成する。該チャンネル５８はフォトレジスト層間のチャンネル２６と同様に1.5〜2.5μｍを達成可能である。具体的には、本実施例において、該第一フォトレジスト層２２と該第二フォトレジスト層２４の間のチャンネル２６は1.5μｍである。しかもソース極５２の位置は一部の第一フォトレジスト層２２に対応し、ドレイン極５４位置は一部の第二フォトレジスト層２４に対応する。
【００２６】
続いて、第五パターン化ステップを行う。図２のｇに示すように、該基板３０上にパターン化された保護層６２を形成する。しかも、接触区上に位置する保護層を除去し、接触区の第二金属層３６を露出させ接触窓６４を形成する。
最後に、第六パターン化ステップを行う。図２のｈに示すように、該保護層６２上にパターン化された透明導電層７２を形成する。該透明導電層７２は液晶ディスプレーの画素電極で、該透明導電層７２は該接触窓６４を経由し薄膜トランジスターに電気的に連接する。
【００２７】
本実施例はそれぞれ第一フォトマスク及び第二フォトマスクにより第二金属層上方の第一フォトレジスト層及び第二フォトレジスト層を定義し、つまり２回のフォトマスク工程の方式によりソース極とドレイン極のフォトレジストパターンを定義する。露光設備の照準精度は露光精度に比べ優れているため、第一フォトフォトレジスト層と第二フォトレジスト層間のチャンネルを低下させることができ、こうして薄膜トランジスターのチャンネル長さ（Ｌ）を低下させる機能を達成する。しかも、チャンネル長さ（Ｌ）が低下するため、Ｉon電流も増加する。これに対応し、チャンネル幅（Ｗ）も低下し、薄膜トランジスターのパーツ面積を縮小し、開口率を向上させることができる。
よって、本発明は２回のフォトマスク工程の方式によりソース極とドレイン極のフォトレジストパターンを定義し、薄膜トランジスターのチャンネル長さ（Ｌ）を低下させ、さらには露光設備の露光精度を極限以下にまで縮小し、こうしてＩon電流を増加し、これに対応し、薄膜トランジスターのチャンネル幅（Ｗ）を低下させ、薄膜トランジスターのパーツ面積を縮小し、開口率を向上させることができる。
【００２８】
実施例２
図３のａ〜ｈは本発明第二実施例のプロセス概略図である。本実施例は基本的には前記第一実施例と相似している。その差異について以下に説明する。
図３のａに示すように、先ず基板３０を提供する。該基板はガラス基板、石英基板、プラスチック基板である。
続いて第一パターン化ステップを行い、該基板３０上にパターン化された第一金属層３２を形成し、薄膜トランジスター（ＴＦＴ）のゲート極とする。該第一金属の材料はアルミニウム（Ａｌ）、タングステン（Ｗ）、クロム（Ｃｒ）、銅（Ｃｕ）、チタン（Ｔｉ）、チッ化チタン（ＴｉＮｘ）、アルミ合金、クロム合金、モリブデン（Ｍｏ）金属により構成する。その構造は単層、または多層（Ｍｕｌｔｉｐｌｅ−ｌａｙｅｒｅｄ）構造とすることができる。
図３のｂに示すように、パターン化された第一金属層３２上に絶縁層３１、半導体層３４、オーム接触層３３、第二金属層を連続形成する。該絶縁層３１は酸化シリコン（ＳｉＯx）、チッ化シリコン（ＳｉＮy）、或いは酸チッ化シリコン（Ｓｉｌｉｃｏｎ  ｏｘｙｎｉｔｒｉｄｅ）により構成することができる。該半導体層３４はアモルファスシリコン（α―Ｓｉ，ａｍｏｒｐｈｏｕｓ  ｓｉｌｉｃｏｎ）により構成することができる。オーム接触層３３はｎ+Ｓｉ（ｎ-ｔｙｐｅ  ｄｏｐｅｄ  ｓｉｌｉｃｏｎ）などのドーピング半導体により構成することができる。該第二金属層３６の材料はアルミニウム（Ａｌ）、タングステン（Ｗ）、クロム（Ｃｒ）、銅（Ｃｕ）、チタン（Ｔｉ）、チッ化チタン（ＴｉＮｘ）、アルミ合金、クロム合金、モリブデン（Ｍｏ）金属により構成する。
上記各層を連続形成する方法は化学或いは物理気相沈積工程を使用することができる。
【００２９】
図３のｃに示すように、第三フォトマスク（図示なし）により第二パターン化ステップを行い、パターン化された第一フォトレジスト層２２を該第二金属層３６上に形成する。
図３のｄに示すように、第四光半透過（ｈａｉｆ−ｔｏｎｅ）フォトマスク７４により第三パターン化ステップを行い、パターン化された第二フォトレジスト層２４を該第二金属層３６上に形成し、しかも該第二フォトレジスト層２４は２種の異なる厚みを備える。第一フォトレジスト層２２の一部は第一金属層３２上方に位置し、第二フォトレジスト層２４の一部は第一金属層３２の上方に位置し、しかも、厚みがより薄い第二フォトレジスト層２４は一部が該第一フォトレジスト層２２上方を覆い、凹槽５６を第一金属層３２上方に形成する。
現行の露光設備の照準精度は１μｍ前後にまで到達可能であるため、２回露光の方式により、該凹槽５６の長さは1.5〜2.5μｍを達成可能である。
図３のｅに示すように、先ず該第一フォトレジスト層２２と該第二フォトレジスト層２４に覆蓋されていない第二金属層３６、オーム接触層３３、半導体層３４を除去し、続いて、一部の該第一フォトレジスト層２２と一部の該第二フォトレジスト層２４を除去し、一部の第二金属層３６を露出させる。
図３のｆに示すように、連続除去し露出された一部の第二金属層３６、一部のオーム接触層３３、一部の半導体層３４に対して、さらに残った該第一フォトレジスト層２２と該第二フォトレジスト層２４を除去し、第二金属層３６を露出させ、ソース極５２とドレイン極５４を形成する。この２回露光でソース極５２とドレイン極５４を定義する方式により、薄膜トランジスターのチャンネル長さ（Ｌ）は1.5〜2.5μｍを達成可能である。
【００３０】
続いて、第四パターン化ステップを行う。図３のｇに示すように、該第二金属層３６上にパターン化された保護層６２を形成する。しかも、保護層６２の一部は除去され、一部の第二金属層３６を露出させ接触窓６４を形成する。
最後に第五パターン化ステップを行う。図３のｈに示すように、該保護層６２上にパターン化された透明導電層７２を形成する。該透明導電層７２は液晶ディスプレーの画素電極で、該透明導電層７２は該接触窓６４を経由し薄膜トランジスターに電気的に連接する。
【００３１】
本実施例はそれぞれ第三フォトマスク及び光半透過第四フォトマスクにより第二金属層上方の第一フォトレジスト層及び第二フォトレジスト層を定義し、つまり２回のフォトマスク工程の方式によりソース極とドレイン極を定義する。露光設備の照準精度は露光精度に比べ優れているため、第一フォトフォトレジスト層と第二フォトレジスト層間の凹槽幅を低下させることができ、こうして薄膜トランジスターのチャンネル長さ（Ｌ）を低下させる機能を達成する。しかも、露光設備の露光精度を極限以下にまで縮小することで、Ｉon電流も増加する。これに対応し、チャンネル幅（Ｗ）も低下し、薄膜トランジスターのパーツ面積を縮小し、開口率を向上させることができる。
【００３２】
実施例３
図４のａ〜ｆは本発明第三実施例のプロセス概略図である。
本実施例は基本的には前記第一実施例と相似している。その差異について以下に説明する。
図４のａに示すように、先ず基板３０を提供する。該基板３０はガラス基板、石英基板、プラスチック基板である。
続いて第一パターン化ステップを行い、該基板３０上にパターン化された第一金属層３２を形成し、薄膜トランジスター（ＴＦＴ）のゲート極とする。該第一金属の材料はアルミニウム（Ａｌ）、タングステン（Ｗ）、クロム（Ｃｒ）、銅（Ｃｕ）、チタン（Ｔｉ）、チッ化チタン（ＴｉＮx）、アルミ合金、クロム合金、モリブデン（Ｍｏ）金属により構成する。その構造は単層、または多層（Ｍｕｌｔｉｐｌｅ−ｌａｙｅｒｅｄ）構造とすることができる。
図４のｂに示すように、第二パターン化ステップを行う。パターン化された第一金属層３２上にパターン化された半導体層３４を形成する。該半導体層３４はアモルファスシリコン（α―Ｓｉ，ａｍｏｒｐｈｏｕｓ  ｓｉｌｉｃｏｎ）により構成することができる。
【００３３】
図４のｃに示すように、パターン化された半導体層３４上に第二金属層３６を形成する。該第二金属層３６の材料はアルミニウム（Ａｌ）、タングステン（Ｗ）、クロム（Ｃｒ）、銅（Ｃｕ）、チタン（Ｔｉ）、チッ化チタン（ＴｉＮx）、アルミ合金、クロム合金、モリブデン（Ｍｏ）金属により構成する。その構造は単層、または多層（Ｍｕｌｔｉｐｌｅ−ｌａｙｅｒｅｄ）構造とすることができる。第二金属層３６の形成方法は化学或いは物理気相沈積工程を使用することができる。
図４のｄに示すように、続いて第三パターン化ステップを行う。第二金属層３６上に、負型フォトレジスト層７５を全面的に形成し、第一フォトマスク７６により該負型フォトレジスト層７５に対して露光を行い、該負型フォトレジスト層７５の一部を硬化する。該硬化された負型フォトレジスト層７５を第一フォトレジスト層２２とする。
続いて、第四パターン化ステップを行う。図４のｅに示すように、第一フォトマスク７６と異なるパターンの第二フォトマスク７７により、該負型フォトレジスト層７５に対して再度露光を行い、図４のｄ中に示す一部が未硬化の負型フォトレジスト層７５を露光し硬化させる。この該第二フォトマスク７７により露光され硬化した一部の負型フォトレジスト層７５を第二フォトレジスト層２４とする。続いて、該負型フォトレジスト層７５に対してリソグラフを行い、未硬化の負型フォトレジスト層７５を除去し、図４のｆに示す構造を形成する。内、第一フォトレジスト層２２の一部は該第一金属層上方に位置し、第二フォトレジスト層２４の一部は該第一金属層３２の上方に位置する。よって、該第一フォトレジスト層２２と該第二フォトレジスト層２４間にはチャンネル２６を形成し、しかも該チャンネル２６は該第一金属層３２の上方に位置する。現行の露光設備の照準精度は１μｍ前後にまで到達可能であるため、２回露光の方式により、該第一フォトレジスト層２２と該第二フォトレジスト層２４の間のチャンネル２６（ＬPR）は1.5〜2.5μｍを達成可能である。
【００３４】
また、該第一フォトレジスト層２２と該第二フォトレジスト層２４は共に負型フォトレジストを使用するため、本実施例では１回の上フォトレジストステップだけを必要とし、続いて同一の負型フォトレジスト層７５に対して異なるフォトマスクを使用し相次いで露光を行い、第一フォトレジスト層２２と第二フォトレジスト層２４を形成することができる。しかも第一フォトレジスト層２２と第二フォトレジスト層２４の形成順序は限定されない。故に、本実施例は第一実施例に比べフォトレジストと生産工程を節減可能という長所を有する。
続く製造工程は第一実施例の２のｇ〜ｉに示すステップと相同であるため、詳述しない。
【００３５】
本実施例はそれぞれ第一フォトマスク及び第二フォトマスクにより第二金属層上方の第一フォトレジスト層及び第二フォトレジスト層を定義し、つまり２回のフォトマスク工程の方式によりソース極とドレイン極を定義する。露光設備の照準精度は露光精度に比べ優れているため、本発明は２回のフォトマスク工程の方式によりソース極とドレイン極を定義し、薄膜トランジスターのチャンネル長さ（Ｌ）を低下させ、さらには露光設備の露光精度を極限以下にまで縮小し、こうしてＩon電流を増加し、これに対応し、薄膜トランジスターのチャンネル幅（Ｗ）を低下させ、薄膜トランジスターのパーツ面積を縮小し、開口率を向上させることができる。
【００３６】
実施例４
図５のｅ〜ｊは本発明第四実施例のプロセス概略図である。
本実施例は基本的には前記第一実施例と相似している。その差異について以下に説明する。
先ず最初の製造工程は第一実施例の図２のａ〜ｄに示すステップと相同であるため、詳述しない。
上記ステップを完成後、図５のｅに示すように、第一フォトレジスト層２２に覆蓋されていない第二金属層３６を除去し、一部の基板３０と第二金属層３６を露出させる。続いて、図５のｆに示すように、該基板３０上に透明導電層７２を全面的に塗覆する。さらに、図５のｇに示すように、該透明導電層７２上に第二フォトレジスト層２４を形成し、黄色光リソグラフィーを利用し定義しパターン化する（第四パターン化ステップ参照）。図５のｈに示すように、該第二フォトレジスト層２４はパターン化後、一部の第二フォトレジスト層２４は第一金属層３２の側辺の上方に位置する。本実施例では第一フォトレジスト層２２と第二フォトレジスト層２４は共に正型フォトレジストを使用する。
続いて、図５のｉに示すように、該第二フォトレジスト層２４に覆蓋されていない透明導電層７２を除去する。この時、該第一フォトレジスト層２２と該第二フォトレジスト層２４にはチャンネル２６を形成し、しかも該チャンネル２６は該第一金属層３２の上方に位置する。現行の露光設備の照準精度は１μｍ前後にまで到達可能であるため、２回露光の方式により、該第一フォトレジスト層２２と該第二フォトレジスト層２４の間のチャンネル２６（ＬPR）は1.5〜2.5μｍを達成可能である。
【００３７】
最後に図５のｊに示すように、該第一フォトレジスト層２２と該第二フォトレジスト層２４を除去し、該第一フォトレジスト層２２と該第二フォトレジスト層２４が覆蓋する第二金属層３６、透明導電層７２は保留され、ソース極５２、ドレイン極５４、画素電極（図示なし）及び他の構成部品を形成する。ソース極５２とドレイン極５４の間のチャンネル５８はフォトレジスト間のチャンネル２６と同様に1.5〜2.5μｍを達成可能である。具体的には、本実施例において、該第一フォトレジスト層２２と該第二フォトレジスト層２４の間のチャンネル２６は1.5μｍである。しかもソース極５２位置は一部の第一フォトレジスト層２２に対応し、ドレイン極５４と画素電極位置は一部の第二フォトレジスト層２４に対応し、ソース極、ドレイン極、画素電極を形成する。
この後、該基板３０上にさらに保護層６２を形成し（図５のｊ参照）、該保護層６２に対して露光リソグラフエッチングを行い(第五パターン化ステップ参照)、電極位置の電気的接触孔（図示なし）を形成する。
【００３８】
比較例
図１のａ〜ｇは本発明比較例のプロセス概略図である。露光設備の露光精度は４μｍ前後に限定されるため、これにさらにエッチングプロセスを対応させた後、公知の薄膜トランジスターのチャンネル長さ（Ｌ）は最小でも4.5〜5μｍである。
該比較例のステップを以下に説明する。
図１のａに示すように、先ず基板３０を提供する。続いて第一パターン化ステップを行い、該基板３０上にパターン化された第一金属層３２を形成し、ＴＦＴのゲート極とする。次に図１のｂに示すように、第二パターン化ステップを行う。該第一金属層３２上にアモルファスシリコンなどのパターン化された半導体層３４を形成する。さらに図１のｃに示すように、該半導体層３４上に第二金属層３６を形成する。
図１のｄに示すように、１個のフォトマスクを使用し第三パターン化ステップを行い、パターン化された第一フォトレジスト層２２と第二フォトレジスト層２４を第二金属層３６上に形成し、しかも第一フォトレジスト層２２と第二フォトレジスト層２４間にはチャンネル２６を形成する。現行の露光設備のフォトマスク４０の露光精度は４μｍ前後（現在の露光設備の露光精度の極限）まで制御可能であるため、該比較例のチャンネル２６は最小でも4.5〜5μｍまでである。
続いて図１のｅに示すように、エッチングを行い露出した第二金属層３６を除去する。  次に、第一フォトレジスト層２２と第二フォトレジスト層２４を除去し、ソース極とドレイン極を形成する。
次に、第四パターン化ステップを行う。図１のｆに示すように、第二金属層３６上にパターン化された保護層６２を形成する。該保護層６２の一部は除去され、第二金属層３６の一部は露出し接触窓６４を形成する。
最後に第五パターン化ステップを行う。図１のｇに示すように、該保護層６２上にパターンを備えた透明導電層７２を形成する。該透明導電層７２は液晶ディスプレーの画素電極で、該透明導電層７２は接触窓６４を経由し、薄膜トランジスターと電気的に連接する。
【００３９】
図６、７はそれぞれ図１のｇと図２のｈの俯瞰図である。該２図を比較すると、図６の開口率は図５より小さいことが分かる。開口率は明らかにチャンネルの長さ（Ｌ）の縮小に従い増加している。よって、相同のＩon電流を維持する状況において、本実施例はチャンネルの長さ（Ｌ）を縮小することにより薄膜トランジスターが示す面積を低下させ、すなわちディスプレーの開口率と貫通率を高めることができ、こうしてディスプレーの画面品質を向上させることができる。
また、本発明はチャンネルの長さ（Ｌ）を縮小することで、薄膜トランジスターのＩon電流を向上させ、しかも開口に対して影響を及ぼすことはない。よって、本発明は露光光源或いはフォトマスクを変動させる必要がないという状況において、線幅或いはチャンネル幅を縮小し、さらには露光設備の露光精度を極限以下にまで縮小し、ディスプレー装置の開口率を向上させることができる。
【図面の簡単な説明】
【００４０】
【図１】本発明の比較例のプロセス概略図である。
【図２】本発明第一実施例のプロセス概略図である。
【図３】本発明第二実施例のプロセス概略図である。
【図４】本発明第三別種の実施例のプロセス概略図である。
【図５】本発明第四実施例のプロセス概略図である。
【図６】図１のｇの俯瞰図である。
【図７】図２のｈの俯瞰図である。
【符号の説明】
【００４１】
２２  第一フォトレジスト層
２４  第二フォトレジスト層
２６  チャンネル
３０  基板
３１  絶縁層
３３  オーム接触層
３２  第一金属層
３４  半導体層
３６  第二金属層
５２  ソース極
５４  ドレイン極
５６  凹槽
５８  チャンネル
６２  保護層
６４  接触窓
７２  透明導電層
７４  第四光半透過フォトマスク
７５  負型フォトレジスト層
７６  第一フォトマスク
７７  第二フォトマスク
【図１】
2008166671.tif 000003
【図２】
2008166671.tif 000004
【図３】
2008166671.tif 000005
【図４】
2008166671.tif 000006
【図５】
2008166671.tif 000007
【図６】
2008166671.tif 000008
【図７】
2008166671.tif 000009