(57)【要約】      （修正有）【課題】複数のマルチビットメモリセル、第１の温度バジェットセンサを備えた半導体デバイス、及びデバイスにおける温度バジェットをモニターする方法を提供する。【解決手段】各複数のマルチビットメモリセルは、３つ以上の状態のそれぞれにプログラムすることが可能である。回路は、第１の温度バジェットセンサから受信した第１の信号と、第１の基準信号とを比較し、第１の比較結果を取得するとともに、第１の比較結果に基づいて、複数のマルチビットメモリセルをリフレッシュする。【選択図】図１
2008135150.tif 000002
【特許請求の範囲】
【請求項１】
３つ以上の状態のそれぞれにプログラムすることが可能であるマルチビットメモリセルを複数備えた複数のマルチビットメモリセルと、
第１の温度バジェットセンサと、
上記第１の温度バジェットセンサから受信した第１の信号と、第１の基準信号とを比較し、第１の比較結果を取得する回路と、を備えており、
上記回路は、上記第１の比較結果に基づいて、上記複数のマルチビットメモリセルをリフレッシュすることを特徴とする半導体デバイス。
【請求項２】
上記第１の温度バジェットセンサは、３つ以上の状態のそれぞれにプログラムすることが可能である複数のマルチビットメモリセルを備えており、かつ、当該３つ以上の状態のいずれか１つに書き込まれていることを特徴とする請求項１に記載の半導体デバイス。
【請求項３】
上記回路は、上記第１の温度バジェットセンサから受信した上記第１の信号と抵抗値範囲とを比較し、温度バジェット結果を取得することを特徴とする請求項２に記載の半導体デバイス。
【請求項４】
第２の温度バジェットセンサをさらに備えており、
上記回路は、上記第２の温度バジェットセンサから受信した第２の信号と第２の基準信号とを比較し、第２の比較結果を取得するとともに、当該第２の比較結果に基づいて、上記複数のマルチビットメモリセルをリフレッシュすることを特徴とする請求項１に記載の半導体デバイス。
【請求項５】
上記第１の温度バジェットセンサは、上記複数のマルチビットメモリセルのうちの１つ、および抵抗マルチビットメモリセルの少なくともいずれか１つを備えていることを特徴とする請求項１に記載の半導体デバイス。
【請求項６】
上記複数のマルチビットメモリセルは、複数のマルチビット相変化メモリセルであり、かつ、上記第１の温度バジェットセンサは、３つ以上の状態のそれぞれにプログラムすることが可能であるマルチビット相変化メモリセルを備えていることを特徴とする請求項１に記載の半導体デバイス。
【請求項７】
上記第１の温度バジェットセンサは、上記３つ以上の状態のうち、他の状態よりも大きな感度因子を有するいずれか１つの状態、および、上記３つ以上の状態のうちの非結晶状態の少なくともいずれか１つに書き込まれていることを特徴とする請求項６に記載の半導体デバイス。
【請求項８】
上記第１の温度バジェットセンサは、上記３つ以上の状態のうちの１つの実質的な下限抵抗値、および、上記３つ以上の状態のうちの非結晶状態の１つの下限抵抗値の少なくともいずれか１つに書き込まれていることを特徴とする請求項６に記載の半導体デバイス。
【請求項９】
上記第１の温度バジェットセンサは、上記３つ以上の状態のうち、他の状態よりも大きな感度因子を有するいずれか１つの状態の実質的な下限抵抗値に書き込まれていることを特徴とする請求項６に記載の半導体デバイス。
【請求項１０】
上記複数のマルチビットメモリセルは、複数のマルチビット相変化メモリセルを備えており、
各上記複数のマルチビット相変化メモリセルは、Ｇｅ、Ｓｂ、Ｔｅ、Ｇａ、Ａｓ、Ｉｎ、Ｓｅ、およびＳのうちの少なくとも１つを含むことを特徴とする請求項１に記載の半導体デバイス。
【請求項１１】
複数の非結晶状態それぞれにプログラムすることが可能である相変化物質を含むマルチビット相変化メモリセルを備えたマルチビット相変化メモリセルアレイと、
複数の非結晶状態それぞれにプログラムすることが可能な相変化物質を含む第１の温度バジェットセンサと、
上記第１の温度バジェットセンサから受信した第１の信号と第１の基準信号とを比較し、第１の比較結果を取得するとともに、当該第１の比較結果に基づいて、上記マルチビット相変化メモリセルアレイをリフレッシュする回路と、を備えていることを特徴とするメモリ。
【請求項１２】
上記第１の温度バジェットセンサは、複数の非結晶状態のうち、他の非結晶状態よりも大きい感度因子を有するいずれか１つの非結晶状態の実質的な下限抵抗値に書き込まれていることを特徴とする請求項１１に記載のメモリ。
【請求項１３】
第１の基準信号は、上記メモリの現状温度に基づいて調整されることを特徴とする請求項１１に記載のメモリ。
【請求項１４】
上記複数の非結晶状態それぞれにプログラムすることが可能である上記相変化物質を含む第２の温度バジェットセンサを備えており、
上記回路は、上記第２の温度バジェットセンサから受信した第２の信号と第２の基準信号とを比較し、第２の比較結果を取得するとともに、当該第２の比較結果に基づいて、上記マルチビット相変化メモリセルアレイをリフレッシュし、
上記第１の温度バジェットセンサは、上記複数の非結晶状態のうちの第１の非結晶状態の実質的な下限抵抗値に書き込まれており、かつ、上記第２の温度バジェットセンサは、上記複数の非結晶状態のうちの第２の非結晶状態の実質的な下限抵抗値に書き込まれていることを特徴とする請求項１１に記載のメモリ。
【請求項１５】
上記マルチビット相変化メモリセルは、Ｇｅ、Ｓｂ、Ｔｅ、Ｇａ、Ａｓ、Ｉｎ、ＳｅおよびＳのうちの少なくとも１つを含むことを特徴とする請求項１１に記載のメモリ。
【請求項１６】
３つ以上の状態のそれぞれにプログラムすることが可能であるマルチビットメモリセルを複数備えた複数のマルチビットメモリセルと、
上記３つ以上の状態のそれぞれにプログラムすることが可能である第１のマルチビットメモリセルを含む第１の温度バジェットセンサと、
回路と、を備えており、
上記第１の温度バジェットセンサは、上記３つ以上の状態の１つに書き込まれており、
上記回路は、上記第１の温度バジェットセンサから受信した第１の信号と第１の抵抗値範囲とを比較し、第１の結果を取得するとともに、当該第１の結果に基づいて、上記複数のマルチビットメモリをリフレッシュすることを特徴とする半導体デバイス。
【請求項１７】
上記３つ以上の状態のそれぞれにプログラムすることが可能である第２のマルチビットメモリセルを含む第２の温度バジェットセンサをさらに備えており、
上記第２の温度バジェットセンサは、上記３つ以上の状態のうち、上記第１の温度バジェットセンサの書き込まれていない、いずれか他の１つの状態に書き込まれており、
上記回路は、上記第２の温度バジェットセンサから受信した第２の信号と第２の抵抗値範囲とを比較し、第２の結果を取得するとともに、当該第２の結果に基づいて、上記複数のマルチビットメモリセルをリフレッシュすることを特徴とする請求項１６に記載の半導体デバイス。
【請求項１８】
上記複数のマルチビットメモリセルは、複数のマルチビット相変化メモリセルを備えており、
上記複数のマルチビット相変化メモリセルは、Ｇｅ、Ｓｂ、Ｔｅ、Ｇａ、Ａｓ、Ｉｎ、ＳｅおよびＳのうちの少なくとも１つを含むことを特徴とする請求項１６に記載の半導体デバイス。
【請求項１９】
マルチビット相変化メモリセルアレイと、
上記マルチビット相変化メモリセルアレイの温度バジェットをモニターするモニター手段と、
上記温度バジェットが閾値を超過した場合に、上記マルチビット相変化メモリセルアレイをリフレッシュするリフレッシュ手段と、を備えており、
上記マルチビット相変化メモリセルアレイにおけるマルチビット相変化メモリセルは、３つ以上の状態のそれぞれにプログラムすることが可能であることを特徴とするメモリ。
【請求項２０】
上記温度バジェットをモニターする手段からの信号を検出する検出手段と、
上記信号と基準信号とを比較し、上記温度バジェットが上記閾値を超過しているか否かを示した比較結果を取得する取得手段と、を備えていることを特徴とする請求項１９に記載のメモリ。
【請求項２１】
上記温度バジェットをモニターする上記モニター手段は、電源の落ちた上記メモリの上記温度バジェットをモニターする手段を備えていることを特徴とする請求項１９に記載のメモリ。
【請求項２２】
上記温度バジェットをモニターする上記モニター手段は、抵抗値範囲を用いて、上記３つ以上の状態のいずれか１つをモニターする手段を備えていることを特徴とする請求項１９に記載のメモリ。
【請求項２３】
上記温度バジェットをモニターする上記モニター手段は、上記３つ以上の状態のうち、他のいずれの状態よりも大きい感度因子を有する状態をモニターする手段を備えていることを特徴とする請求項１９に記載のメモリ。
【請求項２４】
上記温度バジェットをモニターする上記モニター手段は、上記３つ以上の状態うち、各非結晶状態をモニターする手段を備えていることを特徴とする請求項１９に記載のメモリ。
【請求項２５】
３つ以上の状態のそれぞれにプログラムすることが可能であるマルチビット相変化メモリセルアレイの温度バジェットをモニターする工程と、
上記温度バジェットが閾値を超過した場合に、上記マルチビット相変化メモリセルアレイをリフレッシュする工程と、を含むことを特徴とするメモリの動作方法。
【請求項２６】
温度バジェットセンサからの信号を検知する工程と、
上記信号と基準信号とを比較し、上記温度バジェットが上記閾値を超過しているか否かを示した比較結果を取得する工程と、を含むことを特徴とする請求項２５に記載のメモリの動作方法。
【請求項２７】
上記温度バジェットをモニターする工程は、電源の落ちた上記メモリの上記温度バジェットをモニターする工程を含むことを特徴とする請求項２５に記載のメモリの動作方法。
【請求項２８】
上記温度バジェットをモニターする工程は、抵抗値範囲を用いて、上記３つ以上の状態のいずれか１つの状態をモニターすることを特徴とする請求項２５に記載のメモリの動作方法。
【請求項２９】
上記温度バジェットをモニターする工程は、上記３つ以上の状態のうち、他のいずれの状態よりも大きい感度因子を有する状態をモニターする工程を含むことを特徴とする請求項２５に記載のメモリの動作方法。
【請求項３０】
上記温度バジェットをモニターする工程は、上記３つ以上の状態のうちの各非結晶状態をモニターする工程を含むことを特徴とする請求項２５に記載のメモリの動作方法。
【請求項３１】
上記温度バジェットをモニターする工程は、上記３つ以上の状態のそれぞれをモニターする工程を含むことを特徴とする請求項２５に記載のメモリの動作方法。
【請求項３２】
３つ以上の状態のうちの第１の状態の実質的な下限抵抗値に、第１のマルチビット相変化メモリセルを書き込む工程と、
上記第１のマルチビット相変化メモリセルからの第１の信号を検出する工程と、
上記第１の信号と第１の基準信号とを比較し、第１の比較結果を取得する工程と、
上記第１の比較結果に基づいて、マルチビット相変化メモリセルアレイをリフレッシュする工程と、を含むことを特徴とするメモリの動作方法。
【請求項３３】
上記第１のマルチビット相変化メモリセルを書き込む工程は、３つ以上の状態のうち、他のどの非結晶状態よりも大きい感度因子を有する非結晶状態の実質的な下限抵抗値に、上記第１のマルチビット相変化メモリセルを書き込む工程を含むことを特徴とする請求項３２に記載のメモリの動作方法。
【請求項３４】
上記３つ以上の状態のうちの第２の状態の実質的な下限抵抗値に、第２のマルチビット相変化メモリセルを書き込む工程と、
上記第２のマルチビット相変化メモリセルからの第２の信号を検出する工程と、
上記第２の信号と、第２の基準信号とを比較し、上記第２の比較結果を取得する工程と、
上記第２の比較結果に基づいて、マルチビット相変化メモリセルアレイをリフレッシュする工程と、を含むことを特徴とする請求項３２に記載のメモリの動作方法。
【請求項３５】
上記第１のマルチビット相変化メモリセルを書き込む工程は、上記３つ以上の状態のうちの第１の非結晶状態の実質的な下限抵抗値に、上記第１のマルチビット相変化メモリセルを書き込む工程を含み、
上記第２のマルチビット相変化メモリセルを書き込む工程は、上記３つ以上の状態のうちの第２の非結晶状態の実質的な下限抵抗値に、上記第２のマルチビット相変化メモリセルを書き込む工程を含むことを特徴とする請求項３４に記載のメモリの動作方法。
【請求項３６】
上記３つ以上の状態のうちの第３の状態の実質的な下限抵抗値に、第３のマルチビット相変化メモリセルを書き込む工程と、
上記第３のマルチビット相変化メモリセルからの第３の信号を検出する工程と、
上記第３の信号と、第３の基準信号とを比較し、第３の結果を取得する工程と、
上記第３の結果に基づいて、マルチビット相変化メモリセルのアレイをリフレッシュする工程と、を含むことを特徴とする請求項３４に記載のメモリの動作方法。
【発明の詳細な説明】
【発明の詳細な説明】
【０００１】
〔関連出願の相互参照〕
本一般特許出願は、２００６年５月１８日出願の米国特許出願第１１／４３６、３５８号、「温度バジェットセンサを備えた相変化メモリ」に関連する。同出願は、本明細書に参照として援用される。
【０００２】
〔背景〕
不揮発性メモリの１つのタイプとして、抵抗メモリがある。抵抗メモリは、メモリ素子の抵抗値を用いて、１ビットまたはそれ以上のデータを記憶する。例えば、高い抵抗値を有するようにプログラムされたメモリ素子は論理「１」データビット値を示し、低い抵抗値を有するようにプログラムされたメモリ素子は論理「０」データビット値を示す。一般的に、メモリ素子の抵抗値は、電圧パルスまたは電流パルスを印加することによって、電気的に切り替えられる。
【０００３】
抵抗メモリの１つのタイプとして、相変化メモリがある。相変化メモリは、抵抗メモリ素子内の相変化材料を利用する。相変化材料は、少なくとも２つの状態を示す。相変化材料のこれら２つの状態は、アモルファス状態および結晶状態と称される。アモルファス状態では原子構造がより不規則であり、結晶状態では格子がより規則的である。アモルファス状態は、一般的に、結晶状態よりも高い抵抗値を示す。また、一部の相変化材料は、例えば面心立方（FCC）状態および六方最密充てん（HCP）状態など、複数の結晶状態を示す。これらの結晶状態は抵抗値がそれぞれ異なり、データビットを記憶するために用いることができる。以下の説明では、アモルファス状態は、抵抗値がより高い状態を指し、結晶状態は、抵抗値がより低い状態を示す。
【０００４】
相変化材料における相変化は、可逆的に引き起こすことができる。このようにメモリは、温度変化に反応して、アモルファス状態から結晶状態、および結晶状態からアモルファス状態へと変化する。相変化材料の温度変化は、相変化材料への電流供給、あるいは相変化材料に隣接する抵抗ヒータへの電流供給によって達成することができる。これら方法のいずれにおいても、相変化材料の加熱が制御可能であることによって、これら相変化材料内における相変化が制御可能となる。
【０００５】
相変化材料からなる複数のメモリセルを有するメモリアレイを備えた相変化メモリは、データを記憶するために、相変化材料のメモリ状態を利用してプログラムすることができる。このような相変化メモリデバイスにおけるデータの読み出しおよび書き込みを行うための方法の１つとして、相変化材料へ流される電流および／または印加される電圧パルスを制御する方法がある。電流および／または電圧のレベルは、各メモリセル内の相変化材料内において生じる温度に対応している。
【０００６】
より密度の高い相変化メモリを達成するために、相変化メモリセルは、マルチビットのデータを記憶することができる。相変化メモリセルにおけるマルチビット記憶は、中間的な抵抗値または状態を有するように相変化材料をプログラムすることによって達成することができる。マルチビットまたはマルチレベル相変化メモリセルには、３つ以上の状態を書き込むことができる。相変化メモリセルが、３つの異なる抵抗値のいずれか１つにプログラムされている場合は、１セルにつき１．５ビットのデータを記憶することができる。相変化メモリセルが、４つの異なる抵抗値のいずれか１つにプログラムされている場合は、１セルにつき２ビットのデータを記憶することができる。以下、同様に記憶することができる。中間的な抵抗値を有するように相変化メモリセルをプログラムするために、アモルファス材料と共存している結晶材料の量、ひいてはセル抵抗値が、適切な書き込み方式によって制御される。説明を簡単にするために、本開示は、４つの異なる抵抗値または状態、すなわち１セルにつき２ビットのデータ記憶する相変化メモリセルに実質的な焦点を当てる。これは、単に例証する目的のためであって、本発明の範囲を限定すると考えられるものではない。基本的には、相変化メモリセルは、３つまたは３つ以上の状態を記憶することが可能である。
【０００７】
相変化メモリのデータ保持性能は、メモリの温度履歴に大きく依存する。一般的に不揮発性メモリでは、データは、８５℃の動作温度において１０年以上保持されることが保障されている。データ保持は、主として材料の特性であって、相変化材料の結晶化温度に依存している。例えばＧｅ２Ｓｂ２Ｔｅ５を用いた場合、データ保持性能は、１０５℃〜１１０℃の動作温度において約１０年間である。しかし多くのアプリケーションでは、このような温度仕様では不十分である。例えば自動車において用いられる場合は、この仕様が超過される可能性がある。また、メモリデバイスは通常、周囲温度が一定である場所において動作されることはなく、周囲温度は大幅に変化する。例えば、自動車のエンジン制御部に用いるメモリデバイスは、エンジンが駆動しているか否かによって、周囲温度の激しい変動を受ける。この場合、メモリデバイスのデータ保持は、（一定の制限内における）一時的な温度、あるいは平均温度によってあまり影響を受けることはないが、メモリデバイスが受けた温度バジェット（temperature budget）の累計によって影響を受ける。さらにデータ保持は、シングルビットの相変化メモリセルよりも、マルチビットの相変化メモリセルにおいて、よりクリティカルである。
【０００８】
上記および上記以外の理由により、本発明が必要とされる。
【０００９】
〔概要〕
本発明は、マルチビットメモリセルおよび温度バジェットセンサを備えた半導体デバイス、およびデバイスにおける温度バジェットをモニターする方法を提供する。一実施形態では、複数のマルチビットメモリセルと、第１の温度バジェットセンサと、回路とを備えた半導体デバイスを提供する。複数のマルチビットメモリセルは、それぞれ、３つ以上の状態のそれぞれにプログラムすることが可能である。回路は、第１の温度バジェットセンサから受信した第１の信号と第１の基準信号とを比較し、第１の結果を取得する。回路は、第１の比較結果に基づいて、複数のマルチビットメモリセルをリフレッシュする。
【００１０】
〔図面の簡単な説明〕
本発明のさらなる理解するために、図面が添付されている。これらの添付図面は、本明細書に組み込まれ、本明細書の一部を構成する。これらの図面は、本発明の実施形態を例証し、また本明細書における記載と共に本発明の原理を説明するためのものである。本発明の別の実施形態、および本発明の意図する多くの利点については、以下の詳細な説明を参照することによって容易に理解できるであろう。これら図面中の各部材は、必ずしも互いに相対的な縮小とはなっていない。同一の参照符号は、対応する同一の箇所を示している。
【００１１】
図１は、メモリデバイスの一実施形態を示すブロック図である。
【００１２】
図２は、４つの異なる状態にあるマルチビットまたはマルチレベル相変化メモリセルの一実施形態を示す図である。
【００１３】
図３は、相変化メモリセルにおける抵抗状態の調節の一実施形態を示すグラフである。
【００１４】
図４は、２つの異なる実験における保持時間に対する温度の一実施形態を示すチャートである。
【００１５】
図５は、マルチビット相変化メモリセルの１つまたは１つ以上の状態をモニターする温度バジェットセンサを備えたメモリデバイスの一実施形態を示すグラフである。
【００１６】
図６は、マルチビット相変化メモリセルの非結晶状態をモニターする温度バジェットセンサを備えたメモリデバイスの一実施形態を示すグラフである。
【００１７】
図７は、マルチビット相変化メモリセルの非結晶状態の一つをモニターする温度バジェットセンサを備えたメモリデバイスの一実施形態を示すグラフである。
【００１８】
図８は、メモリデバイスの温度バジェットセンサ動作を示すフローチャートである。
【００１９】
〔詳細な説明〕
以下の詳細な説明では添付図面を参照する。これらの添付図面は、本明細書の一部を構成するものであり、また本発明を実施し得る具体的な実施形態を例証するために示されている。これに関し、説明する（これら）図面の方向を参照して、「上」「下」「前」「後」「先端」「後端」等の方向を示す用語が使用されている。本発明の実施形態の構成要素は、多くの様々な方向に配置することができる。従って方向を表す上記用語は、例証するために用いられているものであって、限定するものではない。なお、本発明の範囲を逸脱することなく、別の実施形態を用いること、および構造的または論理的な変化を加えることができることについて理解されたい。従って以下の詳細な説明は、限定的な意味として捉えられるものではなく、本発明の範囲は特許請求の範囲によって規定される。
【００２０】
図１は、メモリデバイス１００の一実施形態を示すブロック図である。メモリデバイス１００は、書き込み回路１０２、分配回路１０４、マルチビットメモリセル１０６ａ、１０６ｂ、１０６ｃ、制御装置１０８、センス回路１１０、および１つまたは１つ以上の温度バジェットセンサ１１２ａ、１１２ｂ、１１２ｃ、および１１２ｄを備えている。センス回路１１０は、１つまたは１つ以上の比較器１１４ａ、１１４ｂ、１１４ｃ、および１１４ｄを備えている。マルチビットメモリセル１０６ａ〜１０６ｃは、マルチレベルメモリセルとも称され、マルチビットメモリセル内の相変化材料のアモルファス状態および結晶状態に基づいてデータを記憶する、相変化メモリセルである。別の実施形態では、マルチビットメモリセル１０６ａ〜１０６ｃは、任意の適切な種類の抵抗メモリセルであってよい。
【００２１】
各マルチビットメモリセル１０６ａ〜１０６ｃは、中間的な抵抗値を有するように相変化材料をプログラムすることによって、３つ以上の状態の１つに書き込みまたはプログラムすることができる。マルチビットメモリセル１０６ａ〜１０６ｃのいずれか１つを中間的な抵抗値にプログラムするために、アモルファス材料と共存している結晶性材料の量、ひいてはセル抵抗値が、制御装置１０８および適切な書き込み方式によって制御される。一実施形態では、各マルチビットメモリセル１０６ａ〜１０６ｃを、３つ以上の状態から選択したいずれか１つの状態にプログラムすることができる。一実施形態では、各マルチビットメモリセル１０６ａ〜１０６ｃを、４つ以上の状態から選択したいずれか１つの状態にプログラムすることができる。一実施形態では、各マルチビットメモリセル１０６ａ〜１０６ｃを、任意数の状態から選択したいずれか１つの状態にプログラムすることができる。
【００２２】
メモリデバイス１００は、１つまたは１つ以上の温度バジェットセンサ１１２ａ〜１１２ｄを備えている。これによってメモリデバイス１００は、用いられる相変化材料における長期データ保持の限界を越える温度であっても動作可能となる。温度バジェットセンサ１１２ａ〜１１２ｄは、メモリデバイス１００の電源がオンの状態で動作しているとき、およびメモリデバイス１００の電源がオフの状態にあるときにおいて、メモリデバイス１００の温度バジェットをモニターする。メモリデバイス１００の温度バジェットをモニターするためには、単純なサーモメータでは不十分である。なぜならサーモメータは、メモリデバイス１００の電源がオンの状態にあるときのみアクティブであるからである。
【００２３】
相変化メモリにおけるデータ保持に関連する温度バジェット（ＴＢ）は、以下のように定義される：
方程式Ｉ
【００２４】
【数１】
2008135150.tif 000003
【００２５】
上記において、α（Ｔ）＝感度因子、Ｔ＝温度、ｔ＝時間である。
【００２６】
メモリデバイス１００の温度バジェット（ＴＢ）が最大許容閾値を超過すると、マルチビットメモリセル１０６ａ〜１０６ｃ内に記憶されているデータが損なわれる。メモリデバイス１００の温度バジェットが超過または超過しつつある場合、それらの値を維持するために、マルチビットメモリセル１０６ａ〜１０６ｃ内に記憶されているデータがリフレッシュされる。上記閾値は、最も重要な（複数の）マルチビットメモリセルに対応するよう調節される。これによって、メモリデバイス１００全体におけるデータ保持を保障することができる。
【００２７】
感度因子α（Ｔ）は、マルチビットメモリセル１０６ａ〜１０６ｃの３つ以上の状態のそれぞれにおいて異なっており、また保持時間のほぼ逆数（ｔｒｅｔ−１）である。さらに、マルチビットメモリセル１０６ａ〜１０６ｃにおけるデータ保持は、測定された温度バジェットだけでなく、マルチビットメモリセル１０６ａ〜１０６ｃのサイクル期間に依存している。この難点は、熱応力の累計に基づいて強制的なリフレッシュを行うことによって解決される。
【００２８】
一実施形態では、温度バジェットセンサ１１２ａ〜１１２ｄなどの温度バジェットセンサは、各マルチビットメモリセル１０６ａ〜１０６ｃにプログラムすることが可能である３つ以上の状態のそれぞれをモニターする。一実施形態では、温度バジェットセンサ１１２ａ〜１１２ｄなどの温度バジェットセンサは、マルチビットメモリセル１０６ａ〜１０６ｃの相変化材料の非結晶状態または少なくとも部分的なアモルファス状態である３つ以上の状態のそれぞれをモニターする。一実施形態では、メモリデバイス１００は、３つ以上の状態のいずれか１つをモニターする温度バジェットセンサ１１２ａを１つ備えている。一実施形態では、メモリデバイス１００は、３つ以上の状態のいずれか１つであって、感度因子α（Ｔ）が最大であり保持時間が最短である状態をモニターする温度バジェットセンサ１１２ａを１つ備えている。一実施形態では、温度バジェットセンサ１１２ａ〜１１２ｄなどの温度バジェットセンサは、マルチビットメモリセル１０６ａ〜１０６ｃの任意数の状態をモニターする。
【００２９】
ここで、本明細書等に用いられる「電気的に結合」という表現は、素子同士が直接結合しているという意味だけではなく「電気的に結合」する素子の間に、別の素子が介在している場合も意味している。
【００３０】
書き込み回路１０２は、信号経路１１６を介して、分配回路１０４に電気的に結合されており、また信号経路１１８を介して、制御装置１０８に電気的に結合されている。制御装置１０８は、信号経路１３４を介して、分配回路１０４に電気的に結合されている。分配回路１０４は、信号経路１２０ａ〜１２０ｃを介して、各マルチビットメモリセル１０６ａ〜１０６ｃに電気的に結合されている。分配回路１０４は、信号経路１２０ａを介して、マルチビットメモリセル１０６ａに電気的に結合されている。分配回路１０４は、信号経路１２０ｂを介して、メモリセル１０６ｂに電気的に結合されている。分配回路１０４は、信号経路１２０ｃを介して、マルチビットメモリセル１０６ｃに電気的に結合されている。一実施形態では、マルチビットメモリセル１０６ａ〜１０６ｃは、任意数のマルチビットメモリセルを有するマルチビットメモリセルアレイ内に備えられたマルチビットメモリセルである。
【００３１】
分配回路１０４はまた、信号経路１２２ａ〜１２２ｄを介して、温度バジェットセンサ１１２ａ〜１１２ｄに電気的に結合されている。分配回路１０４は、信号経路１２２ａを介して、１１２ａにおける温度バジェットセンサ１に電気的に結合されている。分配回路１０４は、信号経路１２２ｂを介して、１１２ｂにおける温度バジェットセンサ２に電気的に結合されている。分配回路１０４は、信号経路１２２ｃを介して、１１２ｃにおける温度バジェットセンサ３に電気的に結合されている。分配回路１０４は、信号経路１２２ｄを介して、１１２ｄにおける温度バジェットセンサ４に電気的に結合されている。
【００３２】
分配回路１０４はさらに、信号経路１２４を介してセンス回路１１０へ、また信号経路１２６ａ〜１２６ｄを介して比較器１１４ａ〜１１４ｄに電気的に結合されている。分配回路１０４は、信号経路１２６ａを介して、参照符号１１４ａにより示される比較器１の第１の入力部に電気的に結合されている。参照符号１１４ａにより示される比較器１の第２の入力部は、基準信号経路１２８ａを介して、第１の基準信号（ＲＥＦ１）を受信する。参照符号１１４ａにより示される比較器１の出力部は、出力信号経路１３０ａに第１の出力信号（ＯＵＴ１）を供給する。分配回路１０４は、信号経路１２６ｂを介して、参照符号１１４ｂにより示される比較器２の第１の入力部に電気的に結合されている。参照符号１１４ｂにより示される比較器２の第２の入力部は、基準信号経路１２８ｂを介して、第２の基準信号（ＲＥＦ２）を受信する。参照符号１１４ｂにより示される比較器２の出力部は、出力信号経路１３０ｂに第２の出力信号（ＯＵＴ２）を供給する。分配回路１０４は、信号経路１２６ｃを介して、比較器３の第１の入力部に電気的に結合されている。参照符号１１４ｃにより示される比較器３の第２の入力部は、基準信号経路１２８ｃを介して、第３の基準信号（ＲＥＦ３）を受信する。参照符号１１４ｃにより示される比較器３の出力部は、出力信号経路１３０ｃに第３の出力信号（ＯＵＴ３）を供給する。分配回路１０４は、信号経路１２６ｄを介して、比較器４の第１の入力部に電気的に結合されている。参照符号１１４ｄにより示される比較器４の第２の入力部は、基準信号経路１２８ｄを介して、第４の基準信号（ＲＥＦ４）を受信する。参照符号１１４ｄにより示される比較器４の出力部は、出力信号経路１３０ｄに第４の出力信号（ＯＵＴ４）を供給する。センス回路１１０は、信号経路１３２を介して、制御装置１０８に電気的に結合されている。一実施形態では、センス回路１１０は、参照符号１１４ａにより示される比較器１などの１つの比較器を備えている。この比較器は、各信号経路１２６ａ〜１２６ｄに切り替え可能な第１の入力部と、対応する各基準信号経路１２８ａ〜１２８ｄに切り替え可能な第２の入力部とを有している。別の実施形態では、センス回路１１０は、任意の適切な信号経路１２６ａ〜１２６ｄ、および、対応する任意の適切な基準信号経路１２８ａ〜１２８ｄに結合するために切り替え可能な、任意数の比較器を備えていてよい。各マルチビットメモリセル１０６ａ〜１０６ｃは、温度変化の影響下において、アモルファス状態から結晶状態、あるいは結晶状態からアモルファス状態へと変化する相変化材料を含んでいる。従って、マルチビットメモリセル１０６ａ〜１０６ｃのいずれか１つにおいて、アモルファス状態の相変化材料と共存している結晶質の相変化材料の量によって、メモリセルおよびメモリデバイス１００内にデータを記憶させるための３つ以上の状態が定められる。
【００３３】
アモルファス状態にある相変化材料は、結晶状態にある場合よりも遥かに高い抵抗値を示す。従って、相変化材料のアモルファス部分および結晶質部分を制御することによって、マルチビットメモリセル１０６ａ〜１０６ｃの上記３つ以上の状態の電気抵抗に差異が生じる。一実施形態では、上記３つ以上の状態は３つの状態であり、これら３つの状態が「０」、「１」、および「２」のビット値に割り当てられる３値システム（trinary system）を用いることができる。別の実施形態では、上記３つ以上の状態は４つの状態であり、「００」、「０１」、「１０」、および「１１」などのマルチビット値に割り当てることができる。さらに別の実施形態では、上記３つ以上の状態は、メモリセルの相変化材料における適切な任意の数の状態であってよい。
【００３４】
本発明におけるマルチビットメモリセル１０６ａ〜１０６ｃの相変化材料は、様々な材料から構成されていてよい。このような材料としては、一般的には、周期表の第６族に属する元素を１つまたは１つ以上含有したカルコゲナイド合金が有用である。一実施形態では、相変化材料は、例えばＧｅＳｂＴｅ、ＳｂＴｅ、ＧｅＴｅ、またはＡｇＩｎＳｂＴｅなどのカルコゲナイド複合材料から形成されている。別の実施形態では、相変化材料は、例えばＧｅＳｂ、ＧａＳｂ、ＩｎＳｂ、またはＧｅＧａＩｎＳｂなど、カルコゲナイドを含有しない材料である。さらに別の実施形態では、相変化材料は、Ｇｅ、Ｓｂ、Ｔｅ、Ｇａ、Ａｓ、Ｉｎ、Ｓｅ、およびＳなどの元素を１つまたは１つ以上含有した、任意の適切な材料から形成されている。
【００３５】
メモリデバイス１００の各温度バジェットセンサ１１２ａ〜１１２ｄは、初期状態に書き込まれるか、またはプログラムされ、メモリデバイス１００における全温度バジェットをモニターする。メモリデバイス１００の温度バジェットが所定の閾値を超過すると、メモリデバイス１００のマルチビットメモリセル１０６ａ〜１０６ｃがリフレッシュされる。メモリセル１０６ａ〜１０６ｃのリフレッシュと同時に、各温度バジェットセンサ１１２ａ〜１１２ｄが初期状態に再プログラムされる。各温度バジェットセンサ１１２ａ〜１１２ｄの状態は、周期的に検知される。例えば、各温度バジェットセンサ１１２ａ〜１１２ｄの状態は、電源投入時、一日に一度、一時間に一度、一分に一度、これらの組み合わせ、あるいはその他任意の適切な間隔で検知可能である。この間隔は、アプリケーション、およびメモリデバイス１００において測定されるであろうと予測された温度に基づいて選択される。
【００３６】
各温度バジェットセンサ１１２ａ〜１１２ｄは、相変化メモリセルを有している。一実施形態では、温度バジェットセンサ１１２ａ〜１１２に備えられる相変化メモリセルは、マルチビットメモリセル１０６ａ〜１０６ｃによって形成されている。別の実施形態では、温度バジェットセンサ１１２ａ〜１１２に備えられる相変化メモリセルは、マルチビットメモリセル１０６ａ〜１０６ｃとは別々に形成されているが、マルチビットメモリセル１０６ａ〜１０６ｃを形成する際に用いられるプロセスと同様のプロセスを用いて形成される。
【００３７】
各温度バジェットセンサ１１２ａ〜１１２ｄの相変化メモリセルは、温度バジェットセンサ１１２ａ〜１１２ｄが初期化するために、相変化メモリセルの３つ以上の状態の実質的にはいずれか１つに書き込まれている。アモルファス状態および部分的アモルファス状態と称される非結晶状態における抵抗状態では、温度変化による結晶化が生じやすいため、抵抗損失が生じやすい。また、部分的アモルファス状態における抵抗状態では、温度変化による結結晶化および抵抗損失を特に受けやすい。なぜなら、これらの抵抗状態における相変化材料は、多数の種結晶を含むアモルファスマトリックスによって構成されているからである。従って上記抵抗値は、より高い温度に曝されたときに、完全にアモルファス状態にあるメモリセルの抵抗よりも速く低下することが保障される。
【００３８】
一実施形態では、各温度バジェットセンサ１１２ａ〜１１２ｄの相変化メモリセルは、温度バジェットセンサ１１２ａ〜１１２ｄを初期化するために、相変化メモリセルの非結晶状態のいずれか１つの下限抵抗値（lower resistance end）に特異的に書き込まれる。一実施形態では、感度を高めるために、各温度バジェットセンサ１１２ａ〜１１２ｄの相変化メモリセルは、温度バジェットセンサ１１２ａ〜１１２ｄを初期化するために、相変化メモリセルの非結晶状態の下限抵抗値より低い抵抗値に書き込まれる。一実施形態では、各温度バジェットセンサ１１２ａ〜１１２ｄの相変化メモリセルは、温度バジェットセンサ１１２ａ〜１１２ｄを初期化するために、相変化メモリセルの特定の状態における特徴的な抵抗値に書き込まれる。
【００３９】
一実施形態では、メモリデバイス１００は、温度バジェットセンサ１１２ａのみを備えており、温度バジェットセンサ１１２ａ〜１１２ｄを初期化するために、相変化メモリセルの非結晶状態のいずれか１つの下限抵抗値にプログラムされる。一実施形態では、メモリデバイス１００は、温度バジェットセンサ１１２ａのみを備えており、温度バジェットセンサ１１２ａ〜１１２ｄを初期化するために、相変化メモリセルの非結晶状態のいずれか１つの下限抵抗値よりも低い抵抗値にプログラムされる。一実施形態では、メモリデバイス１００は、温度バジェットセンサ１１２ａのみを備えており、温度バジェットセンサ１１２ａ〜１１２ｄを初期化するために、最大の感度因子を有する抵抗状態の下限抵抗値にプログラムされる。一実施形態では、メモリデバイス１００は、温度バジェットセンサ１１２ａのみを備えており、温度バジェットセンサ１１２ａ〜１１２ｄを初期化するために、最大の感度因子を有する抵抗状態の下限抵抗値よりも低くプログラムされる。
【００４０】
各温度バジェットセンサ１１２ａ〜１１２ｄの動作は、メモリデバイス１００への電源供給がない場合であっても保障される。これは、温度バジェットセンサ１１２ａ〜１１２ｄが、結晶化回数の累計を受動的に記録しているからである。メモリデバイス１００へ次に電源が供給されたときに、各温度バジェットセンサ１１２ａ〜１１２ｄが読み出され、これによってマルチビットメモリセル１０６ａ〜１０６ｃがリフレッシュされる必要があるか否かが決定される。
【００４１】
制御装置１０８は、書き込み回路１０２およびセンス回路１１０の動作を制御する。制御装置１０８は、書き込み回路１０２およびセンス回路１１０の動作を制御するために、マイクロプロセッサ、マイクロコントローラ、あるいは、その他の適切な論理回路を備えている。制御装置１０８は、書き込み回路１０２によるマルチビットメモリセル１０６ａ〜１０６ｃの抵抗状態のプログラムを制御する。制御装置１０８は、センス回路１１０によるマルチビットメモリセル１０６ａ〜１０６ｃの抵抗状態の読み出しを制御する。制御装置１０８はまた、書き込み回路１０２による各温度バジェットセンサ１１２ａ〜１１２ｄの抵抗のプログラムを制御し、センス回路１１０による各温度バジェットセンサ１１２ａ〜１１２ｄの抵抗の読み出しを制御する。制御装置１０８は、温度バジェットセンサ１１２ａ〜１１２ｄの抵抗に基づいて、マルチビットメモリセル１０６ａ〜１０６ｃをリフレッシュする。
【００４２】
書き込み回路１０２は、マルチビットメモリセル１０６ａ〜１０６ｃにパルスを供給し、各マルチビットメモリセル１０６ａ〜１０６ｃの相変化材料へ抵抗値または状態をプログラムする。一実施形態では、書き込み回路１０２は、信号経路１１６を介して分配回路１０４へ電圧パルスを供給し、分配回路１０４は、信号経路１２０ａ〜１２０ｃを介してマルチビットメモリセル１０６ａ〜１０６ｃに電圧パルスを制御しながら導く。一実施形態では、分配回路１０４は、各マルチビットメモリセル１０６ａ〜１０６ｃへ電圧パルスを制御しながら導く複数のトランジスタを備えている。別の実施形態では、書き込み回路１０２は、信号経路１１６を介して分配回路１０４へ電流パルスを供給し、分配回路１０４は、信号経路１２０ａ〜１２０ｃを介してマルチビットメモリセル１０６ａ〜１０６ｃに電流パルスを制御しながら導く。
【００４３】
書き込み回路１０２はまた、各温度バジェットセンサ１１２ａ〜１１２ｄにパルスを供給し、これによって初期の抵抗状態をプログラムする。一実施形態では、書き込み回路１０２は、信号経路１１６を介して分配回路１０４へ電圧パルスを供給し、分配回路１０４は、信号経路１２２ａ〜１２２ｄを介して温度バジェットセンサ１１２ａ〜１１２ｄに電圧パルスを制御しながら導く。一実施形態では、分配回路１０４は、温度バジェットセンサ１１２ａ〜１１２ｄへ電圧パルスを制御しながら導く複数のトランジスタを備えている。別の実施形態では、書き込み回路１０２は、信号経路１１６を介して分配回路１０４へ電流パルスを供給し、分配回路１０４は、信号経路１２２ａ〜１２２ｄを介して温度バジェットセンサ１１２ａ〜１１２ｄに電流パルスを制御しながら導く。
【００４４】
メモリデバイス１００におけるマルチビットメモリセル１０６ａ〜１０６ｄのいずれか１つの相変化メモリセル、あるいは温度バジェットセンサ１１２ａ〜１１２ｄのいずれか１つの相変化メモリセルをプログラムするために、書き込み回路１０２は、電流パルスまたは電圧パルスを生成して、標的とする相変化メモリセル内の相変化材料を加熱する。一実施形態では、書き込み回路１０２は、適切な電流パルスまたは電圧パルスを生成し、この適切な電流パルスまたは電圧パルスを分配回路１０４へ供給し、そして適切な標的セルへと分配させる。上記電流パルスまたは電圧パルスの振幅および幅は、標的セルがプログラムされる特異的な状態に基づいて、制御装置１０８によって制御される。一般的に、メモリセルの「セット」動作によって、標的セルの相変化材料は、その結晶化温度を超えて（しかしその融点を超えないように）、結晶状態または部分的結晶状態および部分的アモルファス状態に達するまで十分な時間加熱される。一般的に、メモリセルの「リセット」動作によって、標的セルの相変化材料は、その融点を超えて加熱された後に急速に冷却され、これによってアモルファス状態または部分的アモルファス状態および部分的結晶状態が達成される。メモリセルに部分的「セット」または部分的「リセット」パルスを印加して、相変化材料のアモルファス部分および結晶質部分を形成することによって、アモルファス状態と結晶状態との間の抵抗状態にメモリセルをプログラムすることができる。
【００４５】
センス回路１１０は、相変化材料の抵抗値を検出し、マルチビットメモリセル１０６ａ〜１０６ｄにおける相変化材料の抵抗状態を示す信号を供給する。センス回路１１０は、信号経路１２４を介して、マルチビットメモリセル１０６ａ〜１０６ｃの状態を読み出す。分配回路１０４は、信号経路１２０ａ〜１２０ｃを介して、センス回路１１０とマルチビットメモリセル１０６ａ〜１０６ｃとの間に読み出し信号を制御しながら導く。一実施形態では、分配回路１０４は、センス回路１１０とマルチビットメモリセル１０６ａ〜１０６ｃとの間に、読み出し信号を制御しながら導く複数のトランジスタを備えている。
【００４６】
センス回路１１０は、各温度バジェットセンサ１１２ａ〜１１２ｄの抵抗値を検出し、各温度バジェットセンサ１１２ａ〜１１２ｄにおける相変化材料の抵抗状態を示す信号を供給する。分配回路１０４は、信号経路１２２ａ〜１２２ｄを介して、センス回路１１０とマルチビットメモリセル１０６ａ〜１０６ｄとの間に読み出し信号を制御しながら導く。また、分配回路１０４は、温度バジェットセンサ１１２ａ〜１１２ｄから、それぞれ信号経路１２６ａ〜１２６ｄへと、信号を制御しながら導く。一実施形態では、センス回路１１０は、信号経路１２６ａ〜１２６ｄおよび信号経路１２２ａ〜１２２ｄを介して、温度バジェットセンサ１１２ａ〜１１２ｄを読み出す。一実施形態では、分配回路１０４は、センス回路１１０と温度バジェットセンサ１１２ａ〜１１２ｄとの間に、読み出し信号を制御しながら導く複数のトランジスタを備えている。
【００４７】
センス回路１１０は、各マルチビットメモリセル１０６ａ〜１０６ｃおよび各温度バジェットセンサ１１２ａ〜１１２ｄにおける相変化材料の３つ以上の状態のそれぞれを読み出すことができる。一実施形態では、相変化材料の抵抗値を読み出すために、センス回路１１０は、選択されたセルの相変化材料に電流を供給し、そして選択されたセルにおける電圧を読み出す。一実施形態では、センス回路１１０が、選択されたセルの相変化材料に電圧を供給し、そして選択されたセルに流れる電流を読み出す。一実施形態では、書き込み回路１０２が、選択されたセルに電圧を供給し、そしてセンス回路１１０が、選択されたセルの電圧を読み出す。一実施形態では、書き込み回路１０２が、選択されたセルに電流を供給し、そしてセンス回路１１０が、選択されたセルの電圧を読み出す。
【００４８】
比較器１１４ａ〜１１４ｄは、基準信号ＲＥＦ１〜ＲＥＦ４と温度バジェットセンサ１１２ａ〜１１２ｄの抵抗値とを比較する。参照符号１２８ａにより示される基準信号ＲＥＦ１は、参照符号１１２ａにより示される温度バジェットセンサ１と対応している。参照符号１２８ｂにより示される基準信号ＲＥＦ２は、参照符号１１２ｂにより示される温度バジェットセンサ２と対応している。参照符号１２８ｃにより示される基準信号ＲＥＦ３は、参照符号１１２ｃにより示される温度バジェットセンサ３と対応している。参照符号１２８ｄにより示さる基準信号ＲＥＦ４は、参照符号１１２ｄにより示される温度バジェットセンサ４と対応している。
【００４９】
比較器１１４ａは、分配回路１０４および信号経路１２６ａを介して、参照符号１１２ａにより示される温度バジェットセンサ１から読み出し信号を受信し、そして信号経路１２８ａを介して基準信号ＲＥＦ１を受信する。比較器１１４ａは、信号経路１３０ａを介して、出力信号ＯＵＴ１内に比較結果を供給する。比較器１１４ｂは、分配回路１０４および信号経路１２６ｂを介して、参照符号１１２ｂにより示される温度バジェットセンサ２から読み出し信号を受信し、そして信号経路１２８ｂを介して基準信号ＲＥＦ２を受信する。比較器１１４ｂは、信号経路１３０ｂを介して、出力信号ＯＵＴ２内に比較結果を供給する。比較器１１４ｃは、分配回路１０４および信号経路１２６ｃを介して、参照符号１１２ｃにより示される温度バジェットセンサ３から読み出し信号を受信し、そして信号経路１２８ｃを介して基準信号ＲＥＦ３を受信する。比較器１１４ｃは、信号経路１３０ｃを介して、出力信号ＯＵＴ３内に比較結果を供給する。比較器１１４ｄは、分配回路１０４および信号経路１２６ｄを介して、参照符号１１２ｄにより示される温度バジェットセンサ４から読み出し信号を受信し、そして信号経路１２８ｄを介して基準信号ＲＥＦ４を受信する。比較器１１４ｄは、信号経路１３０ｄを介して、出力信号ＯＵＴ４内に比較結果を供給する。
【００５０】
一実施形態では、対応する温度バジェットセンサ１１２ａ〜１１２ｄに印加される電圧が、基準信号よりも大きい電流読み出し信号を生成することによって、マルチビットメモリセル１０６ａ〜１０６ｃがリフレッシュされる必要があることを示すように、各基準信号ＲＥＦ１〜ＲＥＦ４を選択する。別の実施形態では、対応する温度バジェットセンサ１１２ａ〜１１２ｄに印加される電流が、基準信号よりも小さい電圧読み出し信号を生成することによって、マルチビットメモリセル１０６ａ〜１０６ｃがリフレッシュされる必要があることを示すように、各基準信号ＲＥＦ１〜ＲＥＦ４を選択する。一実施形態では、各基準信号ＲＥＦ１〜ＲＥＦ４は、メモリデバイス１００の電流温度に基づいて、バンドギャップ基準またはその他の適切な回路を用いて調節される。
【００５１】
一実施形態では、信号経路１２６ａ〜１２６ｄにおける読み出し信号は、温度バジェットセンサ１１２ａ〜１１２ｄの抵抗状態を示す電流信号であり、信号経路１２８ａ〜１２８ｄにおける基準信号ＲＥＦ１〜ＲＥＦ４は、電流信号である。別の実施形態では、信号経路１２６ａ〜１２６ｄ上の読み出し信号は、温度バジェットセンサ１１２ａ〜１１２ｄの抵抗状態を示す電圧信号であり、信号経路１２８ａ〜１２８ｄ上の基準信号ＲＥＦ１〜ＲＥＦ４は、電圧信号である。
【００５２】
温度バジェットセンサ１１２ａ〜１１２ｄのいずれか１つの抵抗値が、対応する基準信号ＲＥＦ１〜ＲＥＦ４によって、基準抵抗値よりも小さいことが示されたことを受けて、対応する比較器１１４ａ〜１１４ｄは、論理ハイ出力信号ＯＵＴ１〜ＯＵＴ４を出力する。温度バジェットセンサ１１２ａ〜１１２ｄのいずれか１つの抵抗値は、対応する基準信号ＲＥＦ１〜ＲＥＦ４によって、基準抵抗値よりも大きいことが示されたことを受けて、対応する比較器１１４ａ〜１１４ｄは、論理ロー出力信号ＯＵＴ１〜ＯＵＴ４を出力する。
【００５３】
制御装置１０８は、出力信号ＯＵＴ１〜ＯＵＴ４における１つまたは１つ以上の論理ハイ出力を受けて、マルチビットメモリセル１０６ａ〜１０６ｃをリフレッシュするために書き込み回路１０２を制御する。出力信号ＯＵＴ１〜ＯＵＴ４における全ての論理ロー出力を受けて、制御装置１０８は、マルチビットメモリセル１０６ａ〜１０６ｃをリフレッシュせずに、通常の動作を継続する。センス回路１１０は、温度バジェットセンサ１１２ａ〜１１２ｄの状態を周期的に検出し、かつ、制御装置１０８は、出力信号ＯＵＴ１〜ＯＵＴ４における１つまたは１つ以上の論理ハイ出力を受けて、マルチビットメモリセル１０６ａ〜１０６ｃをリフレッシュする。
【００５４】
図２は、４つの異なる状態２００ａ、２００ｂ、２００ｃ、および２００ｄにおけるマルチビットまたはマルチレベル相変化メモリセル１０６の一実施形態を示す図である。相変化メモリセル１０６は、絶縁材料２０６によって側方が囲まれた相変化材料２０４を含んでいる。相変化メモリセル１０６は、任意の適切な形状の相変化材料２０４と、任意の適切な形状の絶縁材料２０６とを含んだ、任意の適切な形状の相変化メモリセルであってよい。
【００５５】
相変化材料２０４は、一方の端部において第１の電極２０８と電気的に結合されており、他方の端部において第２の電極２１０と電気的に結合されている。相変化メモリセル１０６へのパルスは、第１の電極２０８および第２の電極２１０を介して供給される。相変化材料２０４を通過する電流経路は、第１の電極２０８および第２の電極２１０のいずれか一方から、第１の電極２０８および第２の電極２１０の他方へと伸びている。相変化メモリセル１０６は、データビットを記憶するための記憶場所を提供している。
【００５６】
絶縁材料２０６は、ＳｉＯ２、ＳｉＯｘ、ＳｉＮ、フッ化シリケートガラス（ＦＳＧ）、あるいはリンホウ素シリケートガラス（ＢＰＳＧ）などの、任意の適切な絶縁体であってよい。第１の電極２０８および第２の電極２１０は、ＴｉＮ、ＴｉＳｉＮ、ＴａＡＩＮ、ＴａＮ、ＴａＳｉＮ、ＴｉＡＩＮ、Ｗ、ＷＮ、Ａｌ、またはＣｕなどの任意の適切な電極材料であってよい。
【００５７】
相変化材料２０４は、２ビットのデータを記憶するために、４つの状態のいずれか１つにプログラムされる。書き込み回路１０２などの書き込み回路は、第１の電極２０８に結合され、相変化材料２０４へパルスを供給する。このパルスは、相変化材料２０４をリセットするか、あるいは相変化材料２０４における残り３つの状態のいずれか１つをプログラムする。参照符号２００ｂでは、相変化材料２０４の小型部分２１２（small fraction）は、結晶状態に変化する相変化を通して、抵抗を変化させるためにプログラムされている。参照符号２００ｃでは、相変化材料２０４の中型部分２１４（medium sized fraction）は、結晶状態に変化する相変化を通して、抵抗を変化させるためにプログラムされている。参照符号２００ｄでは、相変化材料２０４の実質的に全部である大型部分２１６(large fraction)は、結晶状態に変化する相変化を通して、抵抗を変化させるためにプログラムされている。
【００５８】
プログラムされる部分の寸法は、相変化材料２０４および相変化メモリセル１０６の抵抗に関連している。参照符号２００ｂ〜２００ｄにおける３つの異なる相変化部分、および参照符号２００ａにおける当初の状態は、相変化材料２０４の４つの状態を示し、かつ、相変化メモリセル１０６は、２ビットのデータを記憶するための記憶場所を供給している。一実施形態では、参照符号２００ａにより示す相変化メモリセル１０６の状態は、「００」であり、参照符号２００ｂにより示す相変化メモリセル１０６の状態は「０１」であり、参照符号２００ｃにより示す相変化メモリセル１０６の状態は「１０」であり、そして参照符号２００ｄにより示す相変化メモリセル１０６の状態は「１１」である。別の実施形態では、参照符号２００ａにより示す相変化メモリセル１０６の状態は「１１」であり、参照符号２００ｂにより示す相変化メモリセル１０６の状態は「１０」であり、参照符号２００ｃにより示す相変化メモリセル１０６の状態は「０１」であり、そして参照符号２００ｄにより示す相変化メモリセル１０６の状態は「００」である。
【００５９】
参照符号２００ａでは、相変化材料２０４は、実質的なアモルファス状態にリセットされる。相変化メモリセル１０６のリセット動作の間、書き込み回路１０２を介して、第１の電極２０８および相変化材料２０４にリセット電流パルスが送られる。このリセット電流パルスは、相変化材料２０４をその融点を超えて加熱する。そして相変化材料２０４が急速に冷却されることによって、参照符号２００ａで示すような実質的なアモルファス状態が達成される。リセット動作の後、相変化材料２０４は、参照符号２１８および２２０において結晶状態の相変化材料を含み、参照符号２２２においてアモルファス状態の相変化材料を含んでいる。参照符号２００ａにおける実質的なアモルファス状態は、本明細書においては非結晶状態のいずれか１つとも称され、相変化メモリセル１０６の最も抵抗値が高い状態である。
【００６０】
残りの３つの状態である参照符号２００ｂ〜２００ｄのいずれか１つに相変化材料２０４をプログラムするために、セット電流パルスは、書き込み回路１０２を介して第１の電極２０８および相変化材料２０４に供給される。参照符号２００ｂでは、書き込み回路１０２がセット電流パルスを供給することによって、小容量部分２１２が結晶状態にプログラムされる。結晶状態はアモルファス状態より抵抗値が低く、また参照符号２００ｂに示されている相変化メモリセル１０６の抵抗値は、参照符号２００ａに示されている実質的なアモルファス状態の相変化メモリセル１０６よりも低い。参照符号２００ｂに示されている部分的結晶状態および部分的アモルファス状態は、本明細書においては非結晶状態のいずれか１つとも称され、２番目に抵抗値の高いメモリセル１０６の状態である。
【００６１】
参照符号２００ｃでは、書き込み回路１０２は、セット電流パルスを供給して、中容量部分２１４を結晶状態にプログラムする。結晶性部分２１４が結晶性部分２１２より大きく、また結晶状態はアモルファス状態より抵抗値が低いため、参照符号２００ｃに示されているメモリセル１０６は、参照符号２００ｂに示されているメモリセル１０６、および参照符号２００ａに示されているアモルファス状態にあるメモリセル１０６よりも抵抗値が低い。参照符号２００ｃに示されている部分的結晶状態および部分的アモルファス状態は、本明細書においては非結晶状態のいずれか１つとも称され、２番目に抵抗値の低いメモリセル１０６の状態である。
【００６２】
参照符号２００ｄでは、書き込み回路１０２は、セット電流パルスを供給して、相変化材料２１６の実質的に全部を結晶状態にプログラムする。結晶状態はアモルファス状態よりも抵抗値が低いため、参照符号２００ｄに示されている相変化メモリセル１０６は、参照符号２００ｃに示されている相変化メモリセル１０６、参照符号２００ｂに示されているメモリセル１０６、および参照符号２００ａにおいてアモルファス状態にある相変化メモリセル１０６より抵抗値が低い。参照符号２００ｄに示されている実質的な結晶状態は、相変化メモリセル１０６の最も抵抗値が低い状態である。別の実施形態では、相変化メモリセル１０６は、任意の適切な数の抵抗値または状態にプログラムすることができる。別の実施形態では、相変化メモリセル１０６は、実質的な結晶状態にセットすることができ、またリセットパルスを用いて、メモリセル１０６を所望の抵抗値または状態にプログラムすることができる。
【００６３】
図３は、相変化メモリセル１０６の抵抗状態の調節の一実施形態を示すグラフ２５０である。グラフ２５０は、ｘ軸２５４において、相変化メモリセルに流される電流をアンペア（Ａ）で示し、ｙ軸２５２において、特定の電流を流した後における相変化メモリセルの抵抗をオームで示している。相変化メモリセルの完全リセット状態を２５６で示してこれを開始点とし、約０Ａ〜０．３×１０−３Ａの電流では、完全リセット状態にある相変化メモリセルの抵抗状態を変化させることはない。約０．３×１０−３Ａ〜０．５×１０−３Ａの電流は、相変化メモリセルの抵抗状態を、参照符号２６０で示される部分的セット状態に変化させる。約０．５×１０−３Ａ〜１．４×１０−３Ａの電流は、相変化メモリセルの抵抗状態を、参照符号２５８で示される完全セット状態に変化させる。約１．４×１０−３Ａ〜１．６×１０−３Ａの電流は、相変化メモリセルの抵抗状態を、参照符号２６２で示される部分的リセット状態に変化させる。約１．６×１０−３Ａより大きい電流は、相変化メモリセルの抵抗状態を、参照符号２５６で示される完全リセット状態に戻す。部分的セット状態、完全セット状態、部分的リセット状態、および完全リセット状態を得るための具体的な電流の範囲は、用いられる相変化材料、メモリセル概念、およびメモリセルの寸法に応じて異なる。
【００６４】
参照符号２５６で示されている完全リセット状態を開始点として、相変化メモリセル１０６を、電流を制御することによって、４つの状態のいずれか１つにプログラムすることができる。電流が流されてない場合は、相変化メモリセルは、完全リセット状態のままである。小さい電流が流されると、相変化メモリセルは、２６４で示されている第１の状態にプログラムされる。この状態は、図２の参照符号２００ａによって示されており、一実施形態では「１１」状態である。第１の状態を超えてさらに電流が流されると、相変化メモリセルは、参照符号２６６で示されている第２の状態にプログラムされる。この状態は、図２の参照符号２００ｂによって示されており、一実施形態では「１０」状態である。第２の状態を超えてさらに電流が流されると、相変化メモリセルは、参照符号２６８で示されている第３の状態にプログラムされる。この状態は、図２の参照符号２００ｃによって示されており、一実施形態では「０１」状態である。第３の状態を超えてさらに電流が流されると、相変化メモリセルは、参照符号２７０で示されている完全セット状態にプログラムされる。この状態は、図２の参照符号２００ｄによって示されており、一実施形態では「００」状態である。
【００６５】
参照符号２５８で示されている完全セット状態を開始点として、電流を制御することによって、相変化メモリセルを４つの状態のいずれか１つにプログラムすることができる。例えば、第１の電流が流されると、相変化メモリセルは、参照符号２７２で示されている第１の状態にプログラムされる。一実施形態では、上記第１の状態は「００」状態である。第１の状態を超えてさらに電流が流されると、相変化メモリセルは、参照符号２７４で示されている第２の状態にプログラムされる。この状態は、一実施形態では「０１」状態である。第２の状態を超えてさらに電流が流されると、相変化メモリセルは、参照符号２７６で示されている第３の状態にプログラムされる。この状態は、一実施形態では「１０」状態である。第３の状態を超えてさらに電流が流されると、相変化メモリセルは、参照符号２７８で示されている完全リセット状態にプログラムされる。この状態は、一実施形態では「１１」状態である。
【００６６】
図４は、２つの異なる実験における保持時間に対する温度の一実施形態を示すチャート２８０である。チャート２８０におけるｘ軸２８４は、温度（Ｔ）をＫ（絶対温度）を示し、ｘ軸２８６は、１／ｋＴ（ｅＶ−１）を示し、そしてｙ軸２８２は、保持時間（ｔｒｅｔ）を秒により示している。直線２８８ａは、第１の実験におけるシングルビットメモリセルの保持時間に対する時間の関係を示しており、直線２８８ｂは、第２の実験におけるシングルビットメモリセルの保持時間に対する時間の関係を示している。データ保持時間は、シングルビットの相変化メモリセルにとってクリティカルであり、その問題は、マルチビット相変化メモリセルにおいて増大している。
【００６７】
チャート２８０において、メモリデバイス１００に１０５℃において１０年間データ保持される仕様は、参照符号２９８により示されている。メモリセル１０６ａ〜１０６ｃが、参照符号２９６で示されているように一年に一度リフレッシュされる場合、メモリデバイス１００は、約１２０℃の温度で動作可能である。メモリセル１０６ａ〜１０６ｃが、参照符号２９４で示されているように一月に一度リフレッシュされる場合、メモリデバイス１００は、約１３０℃の温度で動作可能である。メモリセル１０６ａ〜１０６ｃが、参照符号２９２で示されているように一日に一度リフレッシュされる場合、メモリデバイス１００は、約１５０℃の温度で動作可能である。メモリセル１０６ａ〜１０６ｃが、参照符号２９０で示されているように一時間に一度リフレッシュされる場合、メモリデバイス１００は、約１７０℃の温度で動作可能である。リフレッシュ期間が短いほど、メモリデバイス１００の耐久可能温度が高くなる。
【００６８】
温度バジェットセンサ１１２ａ〜１１２ｄは、メモリデバイス１００の受けた全温度バジェットの累計を検出する。その温度バジェットが閾値を超過している場合、メモリデバイス１００はリフレッシュされる。温度バジェットが閾値を超過した場合にメモリデバイス１００をリフレッシュすることによって、メモリデバイス１００が特定の間隔で不必要にリフレッシュされることを防ぐことができる。これによって、メモリデバイス１００が動作可能な温度幅が広がる。
【００６９】
本発明の実施形態では、マルチビット相変化メモリセルを備えたメモリデバイスにおいて、１つまたは１つ以上の温度バジェットセンサが備えられている。この１つまたは１つ以上の温度バジェットセンサは、メモリデバイスがさらされた温度バジェットをモニターする。上記１つまたは１つ以上の温度バジェットセンサは、メモリデバイスの電源がオンの場合およびオフの場合の双方において、メモリデバイスの受けた温度バジェットをモニターする。メモリデバイスの温度バジェットの安全レベルが超過されると、その値を維持するために、メモリデバイスのメモリセルがリフレッシュされる。
【００７０】
図５は、マルチビット相変化メモリセル１０６ａ〜１０６ｃの１つまたは１つ以上の状態をモニターする温度バジェットセンサ１１２ａ〜１１２ｄを備えたメモリデバイス１００の一実施形態を示すグラフである。各温度バジェットセンサ１１２ａ〜１１２ｄは、メモリデバイス１００のマルチビット相変化メモリセル１０６ａ〜１０６ｃと同様である。また、各マルチビット相変化メモリセル１０６ａ〜１０６ｃ、および各温度バジェットセンサ１１２ａ〜１１２ｄは、（図２に示されている）メモリセル１０６と同様である。一実施形態では、各温度バジェットセンサ１１２ａ〜１１２ｄは、メモリデバイス１００において、マルチビット相変化メモリセル１０６ａ〜１０６ｃを備えたマルチビット相変化メモリセルアレイのマルチビット相変化メモリセルの１つである。
【００７１】
グラフ３００におけるｘ軸３０２は、マルチビット相変化メモリセル１０６ａ〜１０６ｃのいずれか１つの相変化メモリセル、または温度バジェットセンサ１１２ａ〜１１２ｄのいずれか１つの相変化メモリセルに与えられたプログラミング電力を示し、ｙ軸３０４は、上記プログラミング電力が与えられた後における相変化メモリセルの抵抗を示している。各マルチビット相変化メモリセル１０６ａ〜１０６ｃ、および各温度バジェットセンサ１１２ａ〜１１２ｄは、４つのマルチレベル状態それぞれにプログラムすることができる。抵抗状態が最も低い結晶状態は、「００」で示されている。アモルファス状態においていくらかの相変化材料を含んでいる、抵抗状態が次に高い状態は、「０１」で示されている。アモルファス状態においてさらに多くの相変化材料を含んでいる、抵抗状態が次に高い状態は、「１０」で示されており、抵抗状態が最も高い状態であるアモルファス状態は、「１１」で示されている。これらの非結晶状態は、「０１」、「１０」、および「１１」で示されているマルチレベル状態である。
【００７２】
センス回路１１０は、４つの各マルチレベル状態を区別するためのセンスアンプ基準を備えている。「００」で示されている結晶状態は、センスアンプ基準３０６によって区別される。「０１」で示されている次に高い抵抗状態は、センスアンプ基準３０６および３０８によって区別される。「１０」で示されている次に高い抵抗状態は、センスアンプ基準３０８および３１０によって区別される。アモルファス状態は、センスアンプ基準３１０によって区別される。
【００７３】
１つまたは１つ以上の温度バジェットセンサ１１２ａ〜１１２ｄは、４つのマルチレベル状態のいずれか１つにプログラムされる。一実施形態では、温度バジェットセンサ１１２ａ〜１１２ｄのそれぞれが、４つのマルチレベル状態のいずれか１つにプログラムされる。例えば、温度バジェットセンサ１１２ａは、参照符号３１２で示されている結晶状態にプログラムされ、温度バジェットセンサ１１２ｂは、参照符号３１４で示されている次に高い状態にプログラムされ、温度バジェットセンサ１１２ｃは、参照符号３１６で示されている次に高い状態にプログラムされ、温度バジェットセンサ１１２ｄは、参照符号３１８で示されているアモルファス状態にプログラムされる。一実施形態では、温度バジェットセンサ１１２ａ〜１１２ｄのいずれか１つのみが、４つのマルチレベル状態のいずれか１つにプログラムされる。別の実施形態では、任意の数の温度バジェットセンサ１１２ａ〜１１２ｄが、任意の数のマルチレベル状態のいずれか１つにプログラムされる。
【００７４】
センス回路１１０は、４つの各マルチレベル状態に対して、１つまたは１つ以上の温度バジェットセンサ限界を有している。温度バジェットセンサ限界３２０は、「００」で示されている結晶状態にプログラムされる温度バジェットセンサ１１２ａ〜１１２ｄに対する抵抗限界である。温度バジェットセンサ限界３２２ａおよび３２２ｂは、「０１」で示されている、次に高い抵抗状態にプログラムされる温度バジェットセンサ１１２ａ〜１１２ｄに対する抵抗限界である。温度バジェットセンサ限界３２４ａおよび３２４ｂは、「１０」で示されている、次に高い抵抗状態にプログラムされる温度バジェットセンサ１１２ａ〜１１２ｄに対する抵抗限界である。温度バジェットセンサ限界３２６ａおよび３２６ｂは、「１１」で示されているアモルファス状態にプログラムされる温度バジェットセンサ１１２ａ〜１１２ｄに対する抵抗限界である。
【００７５】
センス回路１１０は、４つのマルチレベル状態のいずれか１つにプログラムされる各温度バジェットセンサ１１２ａ〜１１２ｄの抵抗値を周期的に検出する。センス回路１１０は、検出された抵抗値と、対応するマルチレベル状態に対する（複数の）センサ限界とを比較する。検出された抵抗値が、（複数の）センサ限界によって規定された、マルチレベル状態に対する抵抗値の変動幅から逸脱する場合、センス回路１１０は、温度バジェットが超過されていることを示し、そして、制御装置１０８は、書き込み回路１０２を介してマルチビット相変化メモリセル１０６ａ〜１０６ｃをリフレッシュする。検出された抵抗値が、（複数の）センサ制限によって規定された、マルチレベル状態に対する抵抗値の変動幅内である場合、センス回路１１０は、温度バジェットが超過されていないことを示し、そして制御装置１０８は、通常の動作を継続する。
【００７６】
図６は、マルチビット相変化メモリセル１０６ａ〜１０６ｃの非結晶状態をモニターする温度バジェットセンサ１１２ａ〜１１２ｃを備えたメモリデバイス１００の一実施形態を示すグラフ４００である。一実施形態では、各温度バジェットセンサ１１２ａ〜１１２ｃは、メモリデバイス１００内のマルチビット相変化メモリセル１０６ａ〜１０６ｃと同様である。一実施形態では、各マルチビット相変化メモリセル１０６ａ〜１０６ｃ、および各温度バジェットセンサ１１２ａ〜１１２ｃは、（図２に示されている）メモリセル１０６と同様である。一実施形態では、各温度バジェットセンサ１１２ａ〜１１２ｃは、メモリデバイス１００内においてマルチビット相変化メモリセル１０６ａ〜１０６ｃを備えたマルチビット相変化メモリセルアレイのマルチビット相変化メモリセルのいずれか１つである。
【００７７】
グラフ４００におけるｘ軸４０２は、セル抵抗値を示し、ｙ軸４０４は、相変化メモリセルの数を示している。各マルチビット相変化メモリセル１０６ａ〜１０６ｃ、および各温度バジェットセンサ１１２ａ〜１１２ｃは、４つの各マルチレベル状態にプログラムされる。最も低い抵抗状態である結晶状態は、「００」として示されている。アモルファス状態においていくらかの相変化材料を含んでいる、抵抗状態が次に高い状態は、「０１」として示されている。アモルファス状態においてさらに多くの相変化材料を含んでいる、抵抗状態が次に高い状態は、「１０」として示されており、抵抗状態が最も高い状態であるアモルファス状態は、「１１」として示されている。非結晶状態は、「０１」、「１０」、および「１１」で示されているマルチレベル状態である。
【００７８】
各温度バジェットセンサ１１２ａ〜１１２ｃは、非結晶状態のいずれか１つの下限抵抗値にプログラムされる。感度を高めるために、各温度バジェットセンサ１１２ａ〜１１２ｄは、３つの非結晶状態のいずれか１つにおける下限抵抗値よりわずかに低い抵抗値にプログラムされる。マルチレベル状態のいずれか１つの下限抵抗値、またはこの下限抵抗値よりわずかに低い抵抗値へのプログラムは、本明細書においては、マルチレベル状態の実質的な下限抵抗値へのプログラムと称される。
【００７９】
温度バジェットセンサ１１２ａは、参照符号４０６で示されている非結晶状態「０１」の実質的な下限抵抗値にプログラムされる。温度バジェットセンサ１１２ｂは、参照符号４０８で示されている非結晶状態「１０」の実質的な下限抵抗値にプログラムされる。温度バジェットセンサ１１２ｃは、参照符号４１０で示されている非結晶状態「１１」の実質的な下限抵抗値にプログラムされる。
【００８０】
センス回路１１０は、３つの各非結晶状態に対して、温度バジェットセンサ限界を１つ有している。温度バジェットセンサ限界４１２は、「０１」で示されている非結晶状態の実質的な下限抵抗値にプログラムされる温度バジェットセンサ１１２ａに対する抵抗限界である。温度バジェットセンサ限界４１４は、「１０」で示されている非結晶状態の実質的な下限抵抗値にプログラムされる温度バジェットセンサ１１２ｂに対する抵抗限界である。温度バジェットセンサ限界４１６は、「１１」で示されている非結晶状態の実質的な下限抵抗値にプログラムされる温度バジェットセンサ１１２ｃに対する抵抗限界である。
【００８１】
センス回路１１０は、各温度バジェットセンサ１１２ａ〜１１２ｃの抵抗値を周期的に検出し、検出された抵抗値と、対応するセンサ限界４１２、４１４、あるいは４１６のいずれか１つとを比較する。検出された抵抗値がセンサ限界より低い場合、センス回路１１０は、温度バジェットが超過されたことを示し、そして制御装置１０８は、書き込み回路１０２を介してマルチビット相変化メモリセル１０６ａ〜１０６ｃをリフレッシュする。検出された抵抗値がセンサ限界より高い場合、センス回路１１０は、温度バジェットが超過されていないことを示し、そして制御装置１０８は、通常の動作を継続する。
【００８２】
図７は、マルチビット相変化メモリセル１０６ａ〜１０６ｃの一非結晶状態をモニターする温度バジェットセンサ１１２ａを備えたメモリデバイス１００の一実施形態を示すグラフである。温度バジェットセンサ１１２ａは、マルチビット相変化メモリセル１０６ａ〜１０６ｃの中間的な非結晶状態（アモルファス状態を除く）をモニターする。一実施形態では、温度バジェットセンサ１１２ａは、感度因子α（Ｔ）が最大であり保持時間が最短であるマルチレベル状態をモニターする。
【００８３】
一実施形態では、温度バジェットセンサ１１２ａは、マルチビット相変化メモリセル１０６ａ〜１０６ｃと同様である。一実施形態では、各マルチビット相変化メモリセル１０６ａ〜１０６ｃおよび温度バジェットセンサ１１２ａは、（図２に示されている）メモリセル１０６と同様である。一実施形態では、温度バジェットセンサ１１２ａは、メモリデバイス１００内においてマルチビット相変化メモリセル１０６ａ〜１０６ｃを備えたマルチビット相変化メモリセルアレイ内のマルチビット相変化メモリセルのいずれか１つである。
【００８４】
グラフ５００におけるｘ軸５０２は、セル抵抗値を示し、ｙ軸５０４は、相変化メモリセルのセル数を示している。各マルチビット相変化メモリセル１０６ａ〜１０６ｃ、および温度バジェットセンサ１１２ａは、４つの各マルチレベル状態にプログラムすることができる。最も低い抵抗状態である結晶状態は、「００」により示されている。アモルファス状態においていくらかの相変化材料を含んでいる、抵抗状態が次に高い状態は、「０１」により示されている。アモルファス状態においてさらに多くの相変化材料を含んでいる、抵抗状態が次に高い状態は、「１０」により示されており、抵抗状態が最も高い状態であるアモルファス状態は、「１１」により示されている。これらの非結晶状態は、「０１」、「１０」、および「１１」により示されているマルチレベル状態である。中間的な非結晶状態は、「０１」および「１０」により示されているマルチレベル状態である。
【００８５】
温度バジェットセンサ１１２ａは、非結晶状態のいずれか１つの下限抵抗値にプログラムされるか、あるいは、感度を高めるために、非結晶状態のいずれか１つの下限抵抗値よりわずかに低い抵抗値にプログラムされる。マルチレベル状態のいずれか１つの下限抵抗値、またはこの下限抵抗値よりわずかに低い抵抗値へのプログラムは、本明細書においては、マルチレベル状態の実質的な下限抵抗値へのプログラムと称される。温度バジェットセンサ１１２ａは、参照符号５０６で示されている非結晶状態「１０」の実質的な下限抵抗値にプログラムされる。
【００８６】
センス回路１１０は、「１０」で示されている非結晶状態の実質的な下限抵抗値にプログラムされる温度バジェットセンサ１１２ａに対する抵抗限界である、温度バジェットセンサ限界５０８を有している。センス回路１１０は、温度バジェットセンサ１１２ａの抵抗値を周期的に検出し、検出された抵抗値と、対応するセンサ限界５０８とを比較する。検出された抵抗値がセンサ限界５０８より低い場合、センス回路１１０は、温度バジェットが超過されたことを示し、そして制御装置１０８は、書き込み回路１０２を介してマルチビット相変化メモリセル１０６ａ〜１０６ｃをリフレッシュする。検出された抵抗値がセンサ限界５０８より高い場合、センス回路１１０は、温度バジェットが超過されていないことを示し、そして制御装置１０８は、通常の動作を継続する。
【００８７】
図８は、メモリデバイス１００の温度バジェットセンサ動作を示すフローチャートである。制御装置１０８および書き込み回路１０２は、１つまたは１つ以上の温度バジェットセンサ１１２ａ〜１１２ｄをプログラムする（ステップ６００）。制御装置１０８およびセンス回路１１０は、各温度バジェットセンサ１１２ａ〜１１２ｄの抵抗値を検出する（ステップ６０２）。センス回路１１０は、検出された抵抗値と、１つまたは１つ以上の温度バジェットセンサ制限とを比較する（ステップ６０４）。検出された抵抗値が、（複数の）センサ制限から逸脱している場合、すなわち（複数の）センサ限界に違反している場合、センス回路１１０は、温度バジェットが超過されたことを示し、そして制御装置１０８は、書き込み回路１０２を介してマルチビット相変化メモリセル１０６ａ〜１０６ｃをリフレッシュする（ステップ６０６）。次に、温度バジェットセンサ１１２ａ〜１１２ｄは、再度プログラムされ（ステップ６００）、そして処理が継続される。検出された抵抗値が、（複数の）センサ限界内である場合、センス回路１１０は、温度バジェットが超過されていないことを示し、そして制御装置１０８は、温度バジェットセンサ１１２ａ〜１１２ｄの抵抗値を周期的に検出する通常の動作を継続する（ステップ６０２）。
【００８８】
本明細書において、具体的な実施形態について図示および説明してきたが、当該分野において通常の知識を有する者であれば、本発明の範囲を逸脱することなく、図示および説明してきたこれらの実施形態の代わりに、様々な別の、および／または同等の実施形態を用いることができることについて理解するであろう。本出願は、本明細書に記載の具体的な実施形態の任意の適応または改変を含んでいる。従って本発明は、特許請求の範囲および特許請求の範囲に相当する部分によってのみ限定される。
【図面の簡単な説明】
【００８９】
【図１】メモリデバイスの一実施形態を示すブロック図である。
【図２】４つの異なる状態にあるマルチビットまたはマルチレベル相変化メモリセルの一実施形態を示す図である。
【図３】相変化メモリセルの抵抗状態の調整の一実施形態を示すグラフである。
【図４】２つの異なる実験における保持時間と温度との一実施形態を示すチャートである。
【図５】マルチビット相変化メモリセルの１つまたは１つ以上の状態をモニターする温度バジェットセンサを備えたメモリデバイスの一実施形態を示すグラフである。
【図６】マルチビット相変化メモリセルの非結晶状態をモニターする温度バジェットセンサを備えたメモリデバイスの一実施形態を示すグラフである。
【図７】マルチビット相変化メモリセルの一非結晶状態をモニターする温度バジェットセンサを備えたメモリデバイスの一実施形態を示すグラフである。
【図８】メモリデバイスの温度バジェットセンサ動作を示すフローチャートである。
【図１】
2008135150.tif 000004
【図２】
2008135150.tif 000005
【図３】
2008135150.tif 000006
【図４】
2008135150.tif 000007
【図５】
2008135150.tif 000008
【図６】
2008135150.tif 000009
【図７】
2008135150.tif 000010
【図８】
2008135150.tif 000011
【外国語明細書】
2008135150000001.pdf