(57)【要約】【課題】超音波装置のサイズと電力消費の両方を低下させ追加的な柔軟性及び可搬性を提供する。【解決手段】フロントエンド１１８は対象物を表した超音波データを収集しており、また探触子１０６、送信器１０２、受信器１０８及びビーム形成器１１０を備える。探触子１０６は、超音波信号を対象物内に送信するように送信器１０２によって駆動される複数のトランスジューサ素子１０４を有する。受信器１０８は超音波信号に基づいて戻されたエコーを検出しており、またビーム形成器１１０は受信器１０８から該戻されたエコーを受け取りビーム形成信号を出力している。バックエンド１２０は単一の集積回路（ＩＣ）１５０を備える。バックエンド１２０はフロントエンド１１８からビーム形成信号を受け取る。バックエンド１２０はビーム形成信号を処理しそのビーム形成信号に基づいて超音波画像データを出力する。【選択図】図１
2008114065.tif 000002
【特許請求の範囲】
【請求項１】
対象物を表した超音波データを収集するためのフロントエンド１１８であって、
複数のトランスジューサ素子１０４を備えた探触子１０６と、
前記複数のトランスジューサ素子１０４を駆動させて超音波信号を対象物内に送信している送信器１０２と、
前記超音波信号に基づいて戻されたエコーを検出している受信器１０８と、
前記受信器１０８から該戻されたエコーを受け取りビーム形成信号を出力しているビーム形成器１１０と、
をさらに備えるフロントエンドと、
前記ビーム形成信号を前記フロントエンド１１８から受け取っているバックエンド１２０であって、該ビーム形成信号を処理し該ビーム形成信号に基づいて超音波画像データを出力している単一の集積回路（ＩＣ）１５０を成したバックエンドと、
を備える超音波システム１００。
【請求項２】
前記単一ＩＣ１５０は、デュアルコア・アーキテクチャと３個以上のコアを有するマルチコア・アーキテクチャとのうちの一方に基づいている、請求項１に記載の超音波システム１００。
【請求項３】
前記単一ＩＣ１５０は、フロントエンド１１８のリアルタイム制御、ユーザインタフェース、走査変換、ＣＦＭ処理、ドプラ処理、Ｂモード走査変換、ＣＦＭ走査変換、時間フレーム処理、カラー処理、ドプラ処理、及び表示処理のうちの少なくとも１つに関する機能を提供する、請求項１に記載の超音波システム１００。
【請求項４】
前記単一ＩＣ１５０は、オペレーティングシステム（ＯＳ）コア１３４及びディジタル信号処理（ＤＳＰ）コア１４２を備えるデュアルコア・アーキテクチャに基づいており、該ＤＳＰコア１４２は信号及び画像処理を実行しておりかつ該ＯＳ１３４コアはオペレーティングシステム及び少なくとも１つのユーザインタフェースを稼働させている、請求項１に記載の超音波システム１００。
【請求項５】
患者を表した撮像データを収集するためのフロントエンド１１８部分と、
オペレーティングシステム及び少なくとも１つのユーザインタフェースを稼働させる第１のコアと信号及び画像処理を実行する第２のコアとを少なくとも有する少なくとも１つのマルチコア集積回路（ＩＣ）１５０を備えたバックエンド１２０部分と、
前記フロントエンド１１８部分及び前記バックエンド１２０部分をその内部に保持しているハウジング２１２と、
を備える診断医用撮像システム２１０。
【請求項６】
手持ち式、ハンドへルド型及びポケットサイズのうちの少なくとも１つであるような請求項５に記載のシステム２１０。
【請求項７】
重量が５００グラム未満、重量が１ｋｇ未満及び重量が３ｋｇ未満のうちの少なくとも１つであるような請求項５に記載のシステム２１０。
【請求項８】
５ワット未満のシステム電力と１０ワット未満のシステム電力のうちの一方を消費している請求項５に記載のシステム２１０。
【請求項９】
前記ハウジング２１２はさらに、少なくとも１つの外部構成要素とインタフェース接続するための少なくとも１つのインタフェースポート２１８〜２２４を備える、請求項５に記載のシステム２１０。
【請求項１０】
前記フロントエンド１１８部分はさらに、撮像データを収集するためのリアルタイム制御を提供する現場プログラム可能ゲートアレイ（ＦＰＧＡ）１６２を備える、請求項５に記載のシステム２１０。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は全般的には超音波システムに関し、さらに詳細には小型超音波システムに関する。
【背景技術】
【０００２】
現在使用されている超音波システムの大部分は、比較的大型、カート式（ｃａｒｔ−ｂａｓｅｄ）及び／または車輪運搬式である。これらのシステムはこれと一緒に様々なタイプの走査手順向けの１つまたは複数の探触子を運んでいる。これらのシステムは、パーソナルコンピュータ（ＰＣ）プラットフォームに基づくことがあり、さらにまた複数の回路基板を有することがある。これらのシステムは１人だけでは容易に持ち上げて動かすことが不可能である点でハンドへルド型や手持ち式となっておらず、その代わりに車輪式や転がし式とし、物理的に異なる箇所まで移動させる場合はエレベータによって別の階まで運ぶか特殊な運搬手段によっている。したがって、超音波システムの移動に関する物理的制約によってその可搬性並びにシステム動作時に必要なスペースの大きさが制限される。
【０００３】
医師は、手術室内における幾つかの外科的処置に対して、あるいは超音波ガイド下手技の実施の際に超音波システムの利用を希望する。しかしながら、超音波システムのサイズのためにスペースが重要である手術室内での使用が制限されたり禁止されることがある。
【０００４】
さらに懸念されるのは、高性能の超音波装置で増大する可能性がある電力消費である。電力をより多く消費するとより多くの熱を放散することになり、これによりシステムを使用する部屋の冷却要件が上昇すると共に、ファンなどのハードウェアによってシステムを通るように外気を動かして構成要素を冷却することが必要となる。さらに電池電力による場合には、システムの動作に必要な電池電力が大きくなること、かつ／またはそのシステムの動作時間が短くなることがある。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
したがって追加的な柔軟性及び可搬性を提供するために、超音波装置のサイズと電力消費の両方を低下させることに対する要求が存在する。本発明のある種の実施形態は、こうした要求、並びに以下の記述及び添付の図面から明らかとなるような別の目的を満足させることを目的とする。
【課題を解決するための手段】
【０００６】
一実施形態では、超音波システムはフロントエンド及びバックエンドを備える。フロントエンドは対象物を表した超音波データを収集しており、また探触子、送信器、受信器及びビーム形成器を備える。探触子は、超音波信号を対象物内に送信するように送信器によって駆動される複数のトランスジューサ素子を有する。受信器は超音波信号に基づいて戻されたエコーを検出しており、またビーム形成器は受信器から該戻されたエコーを受け取りビーム形成信号を出力している。バックエンドは単一の集積回路（ＩＣ）を備える。バックエンドはフロントエンドからビーム形成信号を受け取る。バックエンドはビーム形成信号を処理しそのビーム形成信号に基づいて超音波画像データを出力する。
【０００７】
別の実施形態では、診断医用撮像システムは、フロントエンド部分、バックエンド部分及びハウジングを備える。フロントエンド部分は患者を表した撮像データを収集する。バックエンド部分は少なくとも第１及び第２のコアを有する少なくとも１つのマルチコアＩＣを備える。第１のコアはオペレーティングシステム及び少なくとも１つのユーザインタフェースを稼働させており、また第２のコアは信号及び画像処理を実行している。ハウジングはフロントエンド部分及びバックエンド部分をその内部に保持している。
【０００８】
別の実施形態では、超音波データを収集しかつ処理するための方法は、超音波システムのフロントエンドを用いて超音波データを収集する工程を含む。オペレーティングシステム（ＯＳ）及びユーザインタフェースは、少なくとも第１及び第２のコアを備えたマルチコア・アーキテクチャに基づく単一ＩＣの第１のコアを用いて稼働させている。信号及び画像処理は単一ＩＣの第２のコアを用いて実行される。
【発明を実施するための最良の形態】
【０００９】
上述した要約並びに本発明のある種の実施形態の以下の詳細な説明は、添付の図面と共に読むことによってさらに十分な理解が得られよう。これらの図面が様々な実施形態の機能ブロックからなる図を表している場合も、必ずしもこれらの機能ブロックがハードウェア回路間で分割されることを意味するものではない。したがって例えば、１つまたは複数の機能ブロック（例えば、プロセッサやメモリ）を単一のハードウェア（例えば、汎用の信号プロセッサ、処理ブロックまたはランダムアクセスメモリ、ハードディスク、その他）内で実現させることがある。同様にそのプログラムは、スタンドアロンのプログラムとすること、オペレーティングシステム内のサブルーチンとして組み込まれること、インストールしたソフトウェアパッケージの形で機能させること、その他とすることができる。こうした様々な実施形態は図面に示した配置や手段に限定されるものではないことを理解すべきである。
【００１０】
図１は、超音波システム１００のサイズの低減と電力消費の低下の両方を容易にするための構成要素を使用する超音波システム１００のブロック図を表している。一例としてシステム１００は、ハンドへルド型、手持ち式またはポケットサイズとすることがある。別法としてシステム１００は、カート式としながらもより小型でより軽量かつ可搬式とすると共に、従来のカート式超音波システムと比べて全体の消費電力をより少なくすることができる。別法としてシステム１００はスタンドアロンモニタやキーボード（図示せず）などの別のカート式構成要素とインタフェースさせることができる。
【００１１】
超音波システム１００は、探触子１０６、フロントエンド１１８及びバックエンド１２０を含む。フロントエンド１１８は一般に、送信及び受信ビーム形成、並びに探触子１０６のリアルタイム制御を管理する電子回路を意味する。フロントエンド１１８は典型的には、１つまたは複数の回路基板を用いたハードウェアによって実現される。
【００１２】
以前ではバックエンド１２０は、電力やスペースを大量に必要とするような複数の回路基板や別のハードウェア構成要素を用いて実現されていた。しかしシステム１００では、単一のチップまたは集積回路（ＩＣ）がバックエンド機能を実行している。単一ＩＣを用いることによって、システム１００は従来の超音波システムと比べてかなり小さくすることができ、これによってユーザに対して使用箇所や可搬性に関する柔軟性の向上が提供されると共に、より低コストが実現される。この単一ＩＣは、以下で検討するようなデュアルコア・アーキテクチャや別のマルチコア・アーキテクチャとすることがあり、さらにまたシステムオンチップ（ＳｏＣ）プラットフォームを意味することもある。デュアルコア及びマルチコアプロセッサは単一のチップ上に一体化させた複数の独立のプロセッサコアを有する。
【００１３】
バックエンド１２０は、フロントエンド１１８からビーム形成信号を受け取ること、画像処理並びにテキスト及び画像データを表示するための表示機能を実現すること、さらにユーザインタフェース・イベントを管理することを行う。バックエンド１２０はさらに、画像上での計測の実施、アノテーション、アーカイブ、レポート作成、画像のプリントアウト、ネットワーク接続、その他などの追加的なソフトウェア機能を提供する。
【００１４】
一例として、単一ＩＣを用いてバックエンド１２０を実現すると電力の消費を２ワット未満とすることができる。したがってシステム１００は、探触子１０６の動作に要する電力を含め５ワット未満または１０ワット未満の総システム電力を消費するだけとすることができる。これに対して、ラップトップコンピュータやその他の小型パーソナルコンピュータを処理に用いることがある典型的な超音波システムは、１５〜２０ワットの電力を消費する。この電力は熱として放散されており、この熱は構成要素を障害から保護するために超音波システムの外部に移動させている。したがって、単一ＩＣを用いると、電力消費の減少以外に熱放散も大幅に低減される。
【００１５】
図示したように、バックエンド１２０は第１及び第２のＣＰＵ１２７及び１２８を有するデュアルコア・テクノロジーを備える。第１のＣＰＵ１２７はオペレーティングシステム（ＯＳ）を稼働させることがあり、また第２のＣＰＵ１２８はディジタル信号処理を支援することがある。４コアや８コアなどのマルチコア・テクノロジーは、各コアの内部で異なる機能を支援することがあるような、あるいはディジタル信号処理を支援する複数のコアを提供することがあるような複数のＣＰＵを提供する。
【００１６】
フロントエンド１１８の内部において、身体内にパルス状超音波信号を放出させるように送信器１０２が探触子１０６内部のトランスジューサ素子１０４を駆動している。多種多様な幾何学構成を用いることができる。超音波信号は血球や筋肉組織など身体内の構造で後方散乱され、トランスジューサ素子１０４に戻されるエコーを発生させる。このエコーは受信器１０８によって受け取られる。受け取ったエコーは、ビーム形成を実行しＲＦ信号を出力するビーム形成器１１０内を通過させる。次いでＲＦ信号は、ＲＦ信号を復調してエコー信号を表すＩＱデータ対を形成する複素復調器１１４を含むことがあるＲＦプロセッサ１１２内を通過させる。このＲＦプロセッサはさらに、信号を検出すると共に、そのバンド幅をさらに低減するように圧縮を受けることがある。ＲＦプロセッサ１１２の出力はまた、ビーム形成信号と呼ばれることもある。フロントエンド制御器１１６は送信器１０２及び受信器１０８を制御する。
【００１７】
バックエンド１２０は、収集した超音波情報（すなわち、ビーム形成信号、ＲＦ信号データまたはＩＱデータ対）を処理すると共に、ディスプレイ１２２上に表示するための超音波情報フレームを作成する。収集した超音波情報に複数の選択可能な超音波様式に従って１つまたは複数の処理操作が実行されることがある。収集した超音波撮像データは走査セッション中にエコー信号を受け取りながらリアルタイムで処理されることがある。追加としてまたは別法として、その超音波情報は走査セッション中はメモリ１２４内に保存され、ライブまたはオフライン動作でリアルタイム性がより低い処理を受けることがある。
【００１８】
メモリ１２４は、周知の任意のデータ記憶媒体を備えることがあり、またシステム１００と一体化させる、システム１００に追加する、あるいはシステム１００と分離可能にして設けることができる。例えばメモリ１２４は、ハードドライブ、ＣＤ  ＲＯＭ、ＤＶＤ、フラッシュメモリ、メモリスティック、あるいは別の任意のメモリやメモリデバイスとすることがある。
【００１９】
ユーザ入力１２６は、例えば患者データや走査パラメータの入力、走査モードの変更、その他を含め超音波システム１００の動作を制御するために使用することができる。音声コマンドを入力するためにマイクロフォン（図示せず）を使用することがある。ユーザ入力１２６は、キーボード、タッチ式スクリーンやパネル、スイッチ、ボタン、その他を介して入力機能を提供することができる。
【００２０】
図２は、単一のデュアルコアＩＣ１５０上に実現させた図１のバックエンド１２０のソフトウェアアーキテクチャの概念ブロック図を表している。オペレーティングシステム（ＯＳ）コア１３４（図１の第１のＣＰＵ１２７に対応）は、例えばＷｉｎｄｏｗｓ（商標）やＬｉｎｕｘなどの標準オペレーティングシステムを稼働させている汎用ＣＰＵとすることができる。ＯＳコア１３４は、画像上での計測の実施、アノテーション、アーカイブ、レポート作成、画像のプリントアウト、ネットワーク接続、その他以外に、ユーザインタフェース機能を実現している。ディジタル信号プロセッサ（ＤＳＰ）コア１４２（図１の第２のＣＰＵ１２８に対応）は画像の作成に必要なリアルタイム画像処理タスクを実行するＤＳＰである。画像処理タスクは、時間フレーム平均化、ＣＦＭ処理、ドプラ処理、ＢモードとＣＦＭの走査変換（音響未処理データの画面座標への変換）、並びに表示を含むことがある。ＯＳ１３４とＤＳＰコア１４２は、典型的にはブート時点で割り当て得るような１つまたは複数の共通のメモリ（図示せず）などの共通リソースを使用する。
【００２１】
デュアルコアＩＣ１５０は、主に第１の部分１３０と第２の部分１３２に概念的に分割されている。第１の部分１３０は、ＯＳコア１３４、ＯＳ１３６、グラフィックエンジン１３８及びユーザインタフェース１４０を備える。第２の部分１３２は、ＤＳＰコア１４２、ＢＩＯＳ１４４及びＤＳＰアプリケーション１４６を備える。ＤＳＰ／ＯＳブリッジ１４８は第１の部分１３０と第２の部分１３２の間のソフトウェア相互接続を示しており、この接続はプロセス間通信（ＩＰＣ）とも呼ばれる。デュアルコアＩＣ１５０をプログラミングする際に、ＤＳＰアプリケーション１４６が第１のカスタマイズプログラムとしてダウンロードされることがある一方、グラフィックエンジン１３８及びユーザインタフェース１４０が第２のカスタマイズプログラムとしてダウンロードされることがある。第１及び第２のカスタマイズプログラム（並びに、必要となることがある追加的なソフトウェアプログラム）は、例えばフラッシュメモリ（図示せず）その他のメモリ内にロードされることがある。
【００２２】
図３は、単一のマルチコアＩＣ２３０上に実現させたバックエンド１２０のソフトウェアアーキテクチャの概念ブロック図を表している。マルチコアＩＣ２３０は図示したように４種類のコアを有することがある。ＯＳコア１３４、ＯＳ１３６、グラフィックエンジン１３８及びユーザインタフェース１４０は、図２で検討したのと同じリンク番号項目と同様とすることがある。マルチコアＩＣ２３０は、第１、第２及び第３のＢＩＯＳ２３８、２４０及び２４２をそれぞれ有する第１、第２及び第３のＤＳＰコア２３２、２３４及び２３６を有する。ＤＳＰ／ＯＳブリッジ１４８は、ＯＳコア１３４、第１のＤＳＰコア２３２、第２のＤＳＰコア２３４及び第３のＤＳＰコア２３６の間のソフトウェア相互接続を示している。
【００２３】
３つのＤＳＰコアを有するマルチコアＩＣ２３０は、デュアルコアＩＣ１５０の単一のＤＳＰコア１４２と比較して提供できる処理パワーがより大きいことがある。任意選択では、追加的なＤＳＰコアによって、マルチコアＩＣ２３０でシステム１００内部の別のハードウェア構成要素を置き換え、追加的な小型化を可能にすることがある。任意選択では、処理速度の増大及び／またはシステム１００のさらなる小型化のために追加的なデュアルコアＩＣ及び／またはマルチコアＩＣが用いられることがある。
【００２４】
任意選択では、１つまたは複数のアプリケーションを、各コアのその時点の稼働率に基づいてあるコアから別のコアに移転させるように構成させることがある。この移転によれば、その有するコアが２つのＩＣの場合と比べて有するコアが４つまたは８つのＩＣによってより多くのアプリケーションを見出すことができる。任意選択では、第１の利用可能ＣＰＵコアによる優先権に従ってアプリケーションスレッドが実行されることがある。任意選択では、束縛型マルチ処理（ｂｏｕｎｄ  ｍｕｌｔｉｐｒｏｃｅｓｓｉｎｇ）を用いることによってソフトウェアタスクを特定のコアに対してロックすることがある。
【００２５】
図４は、システム１００内部の構成要素のブロック図を表している。高電圧マルチプレクサ（ＨＶ  ＭＵＸ）１６０はビーム形成器１１０と一体化させることやビーム形成器１１０から分離させることがある。システム１００が有するチャンネルが少ない場合（例えば、探触子１０６が１２８個または２６５個のトランスジューサ素子１０４を有する一方、システム１００の有するチャンネルが６４である場合など）において、ＨＶ  ＭＵＸ１６０が探触子１０６のトランスジューサ素子１０４間の切替のために使用されることがある。
【００２６】
現場プログラム可能ゲートアレイ（ＦＰＧＡ）１６２などの単一ＩＣは、復調器１１４及びフロントエンド制御器１１６の動作を実現するために使用されることがある。ＳＲＡＭメモリ１６６は、ＦＰＧＡ１６２を支援するために設けられた外部メモリとすることがある。ＦＰＧＡ１６２は、ビーム形成器１１０のセットアップなどリアルタイムのフロントエンド制御のすべてを管理するプログラム可能デバイスである。したがってＦＰＧＡ１６２は、ハードウェアの形ですでに実現されているディジタル制御及び信号処理のすべてを管理しており、一方その機能はデュアルコアＩＣ１５０によってソフトウェアの形で提供される。
【００２７】
復調器１１４は、ライン１６４上でビーム形成器１１０から到来するデータを受け入れる。復調器１１４はハードウェアの形で実現させた基本信号処理であるような音響情報の基底帯域までそのデータを縮減させる。
【００２８】
デュアルコアＩＣ１５０上において複数の通信ポートまたはインタフェースが利用可能である。未処理データインタフェース（Ｉ／Ｆ）１６８は復調器１１４（ハードウェア側）からライン１７０を介してリアルタイムの映像データを受け入れる。未処理超音波データは、信号処理及び表示のためにデュアルコアＩＣ１５０の第２の部分１３２（図２）内に至る。
【００２９】
制御インタフェース（Ｉ／Ｆ）ポート２０２は、復調器１１４及びフロントエンド制御器１１６に対してライン２０４上で制御データを収集及び送信するためのインタフェースを提供する。フラッシュメモリ２０６は、ＯＳコア１３４及びＤＳＰコア１４２（図２）向けのソフトウェアを保存し、次いでこれが実行時にＲＡＭメモリ（図示せず）内にロードされることがある。
【００３０】
デュアルコアＩＣ１５０はさらに、映像ポートバックエンドインタフェース（ＶＰＢＥ）１７２及びライン１７４を介してディスプレイ１２２とインタフェースしている。デュアルコアＩＣ１５０は１つまたは複数の追加的な通信インタフェースを提供することができる。例えばＵＳＢポート１７６はメモリスティックなどのＵＳＢデバイス１７８、またはＵＳＢケーブルを受け入れることがある。ＳＤ（Ｓｅｃｕｒｅ  Ｄｉｇｉｔａｌ）ポート１８２（または、ミニＳＤ）はＳＤデバイス１８４を受け入れることがあり、イーサネット（ＥＭＡＣ）ポート１８６（「イーサネット」は商標）はイーサネットケーブル１８８またはデバイスを受け入れることがあり、ＵＡＲＴポート１９０はＵＡＲＴケーブル１９１またはデバイスを受け入れることがあり、またコンパクトフラッシュ（ＣＦ）ポート１９２（「コンパクトフラッシュ」は商標）はＣＦデバイス１９３を受け入れることがある。メモリインタフェース（Ｉ／Ｆ）１９４はＳＤＲＡＭメモリ制御器とし得るメモリ１９６とのインタフェースのために設けられている。別のポート及び／またはインタフェースが利用されることがあることを理解されたい。一例として、画像保存及びソフトウェアアップグレードは通信インタフェースのうちの１つまたは幾つかを介して実現されることがある。
【００３１】
電源１９８は、外部電源（図示せず）から（また、外部電力が利用可能でなければ電池２００から）電力を受け取ることがある。したがってシステム１００は外部電力と電池電力のいずれの影響下でも動作することができる。電源１９８は、システム１００内にある構成要素の異なる動作要件を満たすように複数の異なる電圧レベルを供給することがある。外部電源はさらに、電池２００を充電状態に維持するために使用されることもある。
【００３２】
図５は、ハンドへルド型超音波システム２１０を表している。探触子１０６を除いて、これまで図１〜４で検討した構成要素や機能をサイズが小さい単一のハウジング２１２の内部に保持することができる。例えばシステム２１０は重量を５００グラム未満、１ｋｇ未満、あるいは３ｋｇ未満とすることがある。さらにシステム２１０は、オペレータの手中に容易に保持できる、かつ／またはオペレータのポケット内で持ち運べるような小さいサイズとすることがある。
【００３３】
ハウジング２１２は、上で検討したようなディスプレイ１２２及びユーザ入力１２６を有することがある。探触子相互接続ポート２１４によってハウジング２１２を介してシステム２１０に様々な探触子１０６を接続することが可能である。音響出力のためにスピーカ２１６が設けられることがある。
【００３４】
任意選択では、別の周辺構成要素を支援するために追加的なポートが設けられることがある。例えばオペレータは、ある用途においてシステム２１０をカート式システムとして使用することを希望することがある。ケーブル（図示せず）によって、ディスプレイ１２２と比べてより大きいことがある外部モニタ（図示せず）に映像出力ポート２１８を相互接続させることがある。さらにキーボード入力ポート２２０によって、外部のフルサイズキーボード（図示せず）によるシステム２１０へのデータの入力を可能とさせることがある。ＥＣＧ、プリンタ、その他などの追加的な周辺機器の使用を可能にするために追加的なポート２２２及び２２４が設けられることがある。さらに、ＶＰＢＥ１７２、ＵＳＢポート１７６、ＳＤポート１８２、ＥＭＡＣポート１８６、ＵＡＲＴポート１９０及びＣＦポート１９２など図４で検討した出力ポートに対応したポート（図示せず）が設けられることがある。
【００３５】
検討してきたデュアルコアＩＣ１５０（図２）及びマルチコアＩＣ２３０（図３）はハンドへルド型超音波システムの内部で実現させていたが、本テクノロジーはカート式超音波システム並びにその他の医用様式に適用可能であることを理解されたい。従来の超音波装置で使用されるバックエンドによって実現させたようにこれまで複数のハードウェア構成要素によって実現させてきた機能は、電力消費が少なく、熱放散が少なくまた専有面積をかなり小さくできる１つまたは複数のデュアルコア及び／またはマルチコアＩＣによってこれらの構成要素のうちの幾つかを置き換えることによって実現することができる。これによってさらに、医用システム内部における追加的なモジュール化が可能となり、このためシステムを可搬式とすると共にカート構成要素と相互接続させることが可能となる。
【００３６】
技術的効果の１つは、スペースの低減及び電力の低減を要求しながら医用診断システムの動作が可能となることである。バックエンドの機能の実現のために１つまたは複数のデュアルコアＩＣ及び／またはマルチコアＩＣを組み込んだハンドへルド型超音波システムは従来のカート式超音波システムと比べてかなり小さい。専有面積が小さくなることに加えて、ハンドへルド型超音波システムは軽量であるため、オペレータに対してシステムの移動及び／または運搬が容易であるという柔軟性が提供される。
【００３７】
具体的な様々な実施形態に関して本発明を記載してきたが、当業者であれば、本発明が本特許請求の範囲の精神及び趣旨の域内にある修正を伴って実施できることを理解するであろう。また、図面の符号に対応する特許請求の範囲中の符号は、単に本願発明の理解をより容易にするために用いられているものであり、本願発明の範囲を狭める意図で用いられたものではない。そして、本願の特許請求の範囲に記載した事項は、明細書に組み込まれ、明細書の記載事項の一部となる。
【図面の簡単な説明】
【００３８】
【図１】本発明の一実施形態に従って形成して、よりサイズの小さいシステム及び電力消費の低減を容易にするための構成要素を使用している超音波システムのブロック図である。
【図２】本発明の一実施形態に従って単一のデュアルコア集積回路（ＩＣ）上に実現させた図１のバックエンドのソフトウェアアーキテクチャの概念ブロック図である。
【図３】本発明の一実施形態に従って単一のマルチコアＩＣ上に実現させた図１のバックエンドのソフトウェアアーキテクチャの概念ブロック図である。
【図４】本発明の一実施形態による図１のシステムの内部にある構成要素のブロック図である。
【図５】本発明の一実施形態に従って形成したハンドへルド型超音波システムを表した図である。
【符号の説明】
【００３９】
１００  システム
１０２  送信器
１０４  トランスジューサ素子
１０６  探触子
１０８  受信器
１１０  ビーム形成器
１１２  ＲＦプロセッサ
１１４  復調器
１１６  フロントエンド制御器
１１８  フロントエンド
１２０  バックエンド
１２２  ディスプレイ
１２４  メモリ
１２６  ユーザ入力
１２７  第１のＣＰＵ
１２８  第２のＣＰＵ
１３０  第１の部分
１３２  第２の部分
１３４  オペレーティングシステム（ＯＳ）コア
１３６  ＯＳ
１３８  グラフィックエンジン
１４０  ユーザインタフェース
１４２  ディジタル信号プロセッサ（ＤＳＰ）コア
１４４  ＢＩＯＳ
１４６  ＤＳＰアプリケーション
１４８  ＤＳＰ／ＯＳブリッジ
１５０  デュアルコアＩＣ
１６０  高電圧マルチプレクサ（ＨＶ  ＭＵＸ）
１６２  現場プログラム可能ゲートアレイ（ＦＰＧＡ）
１６４  ライン
１６６  ＳＲＡＭメモリ
１６８  未処理データインタフェース（Ｉ／Ｆ）
１７０  ライン
１７２  映像ポートバックエンドインタフェース（ＶＰＢＥ）
１７４  ライン
１７６  ＵＳＢポート
１７８  ＵＳＢデバイス
１８２  ＳＤ（Ｓｅｃｕｒｅ  Ｄｉｇｉｔａｌ）ポート
１８４  ＳＤデバイス
１８６  イーサネット（ＥＭＡＣ）ポート
１８８  イーサネットケーブル
１９０  ＵＡＲＴポート
１９１  ＵＡＲＴケーブル
１９２  コンパクトフラッシュ（ＣＦ）ポート
１９３  ＣＦデバイス
１９４  メモリインタフェース（Ｉ／Ｆ）
１９６  メモリ
１９８  電源
２００  電池
２０２  制御インタフェース（Ｉ／Ｆ）ポート
２０４  ライン
２０６  フラッシュメモリ
２１０  システム
２１２  ハウジング
２１４  探触子相互接続ポート
２１６  スピーカ
２１８  映像出力ポート
２２０  キーボード入力ポート
２２２  ポート
２２４  ポート
２３０  マルチコアＩＣ
２３２  第１のＤＳＰコア
２３４  第２のＤＳＰコア
２３６  第３のＤＳＰコア
２３８  第１のＢＩＯＳ
２４０  第２のＢＩＯＳ
２４２  第３のＢＩＯＳ
【図１】
2008114065.tif 000003
【図２】
2008114065.tif 000004
【図３】
2008114065.tif 000005
【図４】
2008114065.tif 000006
【図５】
2008114065.tif 000007