(57)【要約】【課題】製造コストの増加を抑制し半導体装置を小型化することが可能な半導体装置およびその製造方法を提供すること。【解決手段】本発明は、第１基板１０と、第１基板１０上に搭載された第１半導体チップ２０を有する突出部２８と、第１基板１０上に設けられ、第１基板１０と電気的に接続された第２基板３０と、第２基板３０上に搭載された第２半導体チップ４０と、を具備し、第２基板３０は開口部５２を有し、突出部２８が開口部５２内に配置されている半導体装置およびその製造方法である。【選択図】図４
2008166527.tif 000002
【特許請求の範囲】
【請求項１】
第１基板上と、
該第１基板上に搭載された第１半導体チップを有する突出部と、
前記第１基板上に設けられ、前記第１基板と電気的に接続された第２基板と、
前記第２基板上に搭載された第２半導体チップと、を具備し、
前記第２基板は中央部に開口部を有し、前記突出部が前記開口部内に配置されている半導体装置。
【請求項２】
前記第２半導体チップが搭載された前記第２基板の領域は前記開口部の領域を含む請求項１記載の半導体装置。
【請求項３】
前記第２半導体チップは、前記第２基板と接続するための電極を有し、
前記電極は前記第２基板の直上に配置された請求項１または２記載の半導体装置。
【請求項４】
前記突出部の上面と前記第２半導体チップの下面とを固着する固着部を有する請求項１から３のいずれか一項記載の半導体装置。
【請求項５】
前記固着部は前記開口部内に充満している請求項４記載の半導体装置。
【請求項６】
前記固着部はシリコーンを含有する接着剤を含む請求項４または５記載の半導体装置。
【請求項７】
前記突出部は前記第１半導体チップを封止する樹脂封止部を含む請求項１から６のいずれか一項記載の半導体装置。
【請求項８】
前記第１半導体チップは前記第１基板上にフェースダウン実装され、
前記突出部は前記第１半導体チップである請求項１から６のいずれか一項記載の半導体装置。
【請求項９】
前記第１半導体チップは積層された複数の半導体チップを有する請求項１から６のいずれか一項記載の半導体装置。
【請求項１０】
前記第１基板と前記第２基板とを接続する接続端子を具備する請求項１から９のいずれか一項記載の半導体装置。
【請求項１１】
第１基板上に第１半導体チップを搭載する工程と、
開口部を有する第２基板上に第２半導体チップを搭載する工程と、
前記第２基板の前記開口部に前記第１半導体チップを有する突出部が配置されるように、前記第１基板と前記第２基板とを接続させる工程と、を有する半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置およびその製造方法に関し、特に内蔵半導体装置を積層した半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
近年、例えば、移動体電話機のような携帯型電子機器やＩＣメモリカードの不揮発性記憶媒体等に用いられる半導体装置はその小型化が求められている。そのためには、半導体チップを効率的にパッケージングする技術が求められている。その１つの手法として、半導体チップを搭載したパッケージ（内蔵半導体装置）を積層させるパッケージ・オン・パッケージ（ＰｏＰ）を用いた技術がある。
【０００３】
図１は従来例１に係るＰｏＰを用いた半導体装置を示した断面図である。図１を参照に、ガラスエポキシ基板等の第１基板１０に第１半導体チップ２０がダイ付け材２２を用い複数積層され搭載されている。第１半導体チップ２０のパッド電極２４と第１基板１０のパッド電極１８とはワイヤ２６を用い電気的に接続されている。第１半導体チップ２０はエポキシ樹脂等の樹脂封止部２８（突出部）により樹脂封止されている。第１基板１０の第１半導体チップ２０が搭載された面には第２基板３０ａと接続するための半田ボール３４を設けるランド電極１６が設けられている。第１基板１０の第１半導体チップ２０が搭載された面と反対の面には、ランド電極１２が設けられ、ランド電極１２には半田ボール１４が設けられている。第１基板１０にはパッド電極１８を接続する配線やランド電極１６とランド電極１２を接続する接続部も設けられているが、説明を省略する。
【０００４】
第１基板１０の第１半導体チップ２０側にはガラスエポキシ基板等の第２基板３０ａが設けられている。第２基板３０ａの第１基板１０側にはランド電極３２が設けられている。第２基板３０ａはランド電極３２に設けられた半田ボール３４により第１基板１０と電気的に接続されている。第２基板３０ａの第１基板１０と反対側には第２半導体チップ４０がダイ付け材４２を用い複数積層され搭載されている。第２半導体チップ４０のパッド電極４４と第２基板３０ａのパッド電極３６とはワイヤ４６を用い電気的に接続されている。第２半導体チップ４０はエポキシ樹脂等の樹脂封止部４８により樹脂封止されている。第２基板３０ａにはパッド電極３６を接続する配線やパッド電極３６とランド電極３２を接続する接続部も設けられているが、説明を省略する。
【０００５】
図２は従来例２に係るＰｏＰを用いた半導体装置の断面図である。図２を参照に、図１の従来例１と比較し、樹脂封止部２８の上面が接着剤５０を用い第２基板３０ａに固着されている。その他の構成は従来例１と同じであり、同じ部材は同じ符号を付し説明を省略する。図３は従来例３に係るＰｏＰを用いた半導体装置の断面図である。図３を参照に、図１の従来例１に対し、第１半導体チップ６０は積層されておらず、バンプ６２を用い第１基板１０のパッド電極１７にフリップチップ実装（フェースダウン実装）されている。第１基板１０と第１半導体チップ６０との間はエポキシ樹脂からなるアンダーフィル材６４が設けられている。その他の構成は従来例１と同じであり同じ部材は同じ符号を付し説明を省略する。
【０００６】
特許文献１には、基板に開口部を設け、基板の開口部の一面にサポートテープを設け、半導体チップを開口部内に設けるようにサポートテープに搭載する技術が開示されている。また、特許文献２には、積層された基板の間に、基板に搭載された半導体チップが配置される開口部を有する中間基板を備える技術が開示されている。
【特許文献１】特開２００３−１３３５２１号公報
【特許文献２】特開２００３−７９７２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
特許文献１に記載の技術を用いることにより従来例１から従来例３に示した半導体装置の小型化が可能となる。しかしながら、特許文献１の技術では、半導体チップをサポートテープに搭載するため、製造コストが増加する。
【０００８】
本発明は、上記課題に鑑みなされたものであり、製造コストの増加を抑制し半導体装置を小型化することが可能な半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明は、第１基板上と、該第１基板上に搭載された第１半導体チップを有する突出部と、前記第１基板上に設けられ、前記第１基板と電気的に接続された第２基板と、前記第２基板上に搭載された第２半導体チップと、を具備し、前記第２基板は中央部に開口部を有し、前記突出部が前記開口部内に配置されている半導体装置である。本発明によれば、製造コストの増加を抑制し半導体装置を小型化することができる。
【００１０】
上記構成において、前記第２半導体チップが搭載された前記第２基板の領域は前記開口部の領域を含む構成とすることができる。この構成によれば、第２半導体チップの周囲が完全に第２基板に搭載されることにより、耐衝撃性を向上させることができる。
【００１１】
上記構成において、前記第２半導体チップは、前記第２基板と接続するための電極を有し、前記電極は前記第２基板の直上に配置された構成とすることができる。この構成によれば、ワイヤボンディングの際、第２基板に加えた熱または超音波を効率的に電極に伝えることができる。よって、ワイヤボンディング時の良品率を維持することができる。
【００１２】
上記構成において、前記突出部の上面と前記第２半導体チップの下面とを固着する固着部を有する構成とすることができる。この構成によれば、機械的な衝撃を受けた場合も損傷を受けやすい最下層の第２半導体チップを保護することができる。
【００１３】
上記構成において、前記固着部は前記開口部内に充満している構成とすることができる。この構成によれば、最下層の第２半導体チップ下の開口部を固着部で完全に覆うことができる。これにより、第２半導体チップの機械的ストレスに対する耐性を大幅に向上させることができる。
【００１４】
上記構成において、前記固着部はシリコーンを含有する接着剤を含む構成とすることができる。この構成によれば、第２半導体チップと樹脂封止部との熱応力を緩和することができる。
【００１５】
上記構成において、前記突出部は前記第１半導体チップを封止する樹脂封止部を含む構成とすることができる。また、上記構成において、前記１半導体チップは前記第１基板上にフェースダウン実装され、前記突出部は前記第１半導体チップである構成とすることができる。この構成によれば、第１半導体チップをチップ厚が厚くなるフェースダウン実装した場合においても半導体装置を小型化させることができる。
【００１６】
上記構成において、前記第１半導体チップは積層された複数の半導体チップを有する構成とすることができる。この構成によれば、第１半導体チップが積層された場合においても半導体装置を小型化させることができる。
【００１７】
上記構成において、前記第１基板と前記第２基板とを接続する接続端子を具備する構成とすることができる。この構成によれば、第１基板と第２基板との間隔を狭くできるため、接続端子の横方向の間隔を狭くすることができる。
【００１８】
本発明は、第１基板上に第１半導体チップを搭載する工程と、開口部を有する第２基板上に第２半導体チップを搭載する工程と、前記第２基板の前記開口部に前記第１半導体チップを有する突出部が配置されるように、前記第１基板と前記第２基板とを接続させる工程と、を有する半導体装置の製造方法である。本発明によれば、製造コストの増加を抑制し半導体装置を小型化することができる。
【発明の効果】
【００１９】
本発明によれば、製造コストの増加を抑制し半導体装置を小型化することが可能な半導体装置およびその製造方法を提供することができる。
【発明を実施するための最良の形態】
【００２０】
以下、図面を用い本発明に係る実施例について説明する。
【実施例１】
【００２１】
実施例１は、第１半導体チップを有する突出部が樹脂封止部２８であり、樹脂封止部２８の上面が第２半導体チップ４０の背面に接着剤５０を用い固着された例である。図４を参照に、実施例１に係る半導体装置は、従来例２の図２に比較し、第２基板３０がその中央部に開口部５２を有し、第１半導体チップ２０を有する樹脂封止部２８（突出部）が開口部５２内に配置されている。突出部である樹脂封止部２８の上面と第２半導体チップの下面とは、ダイ付け材４２および接着剤５０により固着されている。その他の構成は図２と同じであり同じ部材は同じ符号を付し説明を省略する。
【００２２】
図５は第２基板３０に設けられた開口部５２と第２半導体チップ４０および第２半導体チップ４０のパッド電極４４との位置関係を示す平面図である。第２半導体チップ４０は開口部５２を含むように設けられている。つまり、第２基板３０に第２半導体チップ４０が搭載された領域は開口部５２を含む。また、第２基板３０と電気的に接続するためのパッド電極４４は第２基板３０の直上に設けられている。つまり、パッド電極４４を第２基板３０の上面に投影した領域は第２基板３０の開口部５２にはない。
【００２３】
図６（ａ）から図７（ｃ）を用い、実施例１に係る半導体装置の製造方法について説明する。図６（ａ）を参照に、中央部に開口部５２を有する第２基板３０に例えば金や銅等の金属よりなるランド電極３２およびパッド電極３６を形成する。第２基板３０の厚さは例えば３００μｍである。図６（ｂ）を参照に、第２基板３０上に例えばポリイミド樹脂からなるダイアタッチフィルム等のダイ付け材４２を用い、第２半導体チップ４０を搭載する。さらにダイ付け材４２を用い第２半導体チップ４０を複数積層し搭載する。第２半導体チップ４０のパッド電極４４と第２基板３０のパッド電極３６とを金属ワイヤ４６を用い接続する。図６（ｃ）を参照に、第２半導体チップ４０を例えばエポキシ樹脂からなる樹脂封止部４８を用い封止する。図６（ｄ）を参照に、第２基板３０のランド電極３２に半田ボール３４を形成する。
【００２４】
図７（ａ）を参照に、第１基板１０に第１半導体チップ２０を複数積層し搭載する。第１半導体チップ２０を例えばエポキシ樹脂からなる樹脂封止部２８を用い封止する。これにより、第１半導体チップ２０を有する突出部である樹脂封止部２８が形成される。第１基板１０のランド電極１２に半田ボール１４を形成する。樹脂封止部２８の上面に、デスペンサ５４を用い、シリコーン系の接着剤５０を設ける。図７（ｂ）を参照に、第２基板３０の開口部５２に突出部である樹脂封止部２８を配置する。図７（ｃ）を参照に、半田ボール３４をリフローすることにより、半田ボール３４により第１基板１０と第２基板３０とが電気的に接続される。また、接着剤５０により、第２半導体チップ４０と樹脂封止部２８とがダイ付け材４２および接着剤５０により機械的に接続され固着される。以上により、実施例１に係る半導体装置が完成する。
【００２５】
実施例１によれば、樹脂封止部２８が開口部５２内に配置されている。開口部５２内に突出している樹脂封止部２８を配置することにより、半導体装置の高さを低くすることができる。例えば、第２基板３０の厚さが３００μｍの場合、接着剤５０の厚さが約５０μｍとすると、従来例２に比べ、半導体装置の高さを約２５０μｍ低くすることができる。さらに、半田ボール３４を小さくすることができるため、横方向の半導体装置の寸法を小さくすることもできる。第２半導体チップ４０は第２基板３０上に搭載されているため、特許文献１のようにサポートテープを用いる必要がなく製造コストを抑制することができる。さらに、第２半導体チップ４０が第２基板３０に保持されることより、耐衝撃性を向上させることができる。
【００２６】
また、図５のように、第２半導体チップ４０が開口部５２を含むように第２基板３０に搭載されている。つまり、第２半導体チップ４０が搭載された第２基板３０の領域は、第２基板３０の開口部５２の領域を含んでいる。これにより、第２半導体チップ４０の周囲が第２基板３０に完全に保持されることより、耐衝撃性をより向上させることができる。さらに、第２半導体チップ４０は、第２基板３０と接続するためのパッド電極４４を有し、パッド電極４４は第２基板３０の直上に配置されている。これにより、第２基板３０に開口部５２を設けた場合もワイヤ４６を形成する際、第２基板３０に加えた熱または超音波を効率的にパッド電極４４に伝えることができる。よって、ワイヤ４６のワイヤボンディング時の良品率を維持することができる。
【００２７】
さらに、図４のように、樹脂封止部２８の上面と第２半導体チップ４０の下面とは固着部であるダイ付け材４２および接着剤５０により固着されている。これにより、最下層の第２半導体チップ４０が樹脂封止部２８の上面により保護される。よって、機械的な衝撃を受けた場合も損傷を受けやすい最下層の第２半導体チップ４０を保護することができる。特に第２半導体チップ４０の膜厚が１００μｍ以下となった場合は、機械的な衝撃を受けた場合も損傷を受けやすく、実施例１のように、樹脂封止部２８の上面と第２半導体チップ４０の下面とを固着させることが有効である。
【００２８】
接着剤５０はシリコーンを含有する弾性接着剤であり、固着部はシリコーンを含有する弾性接着剤を含んでいる。シリコーンを含有する弾性接着剤は半田が溶融する温度においても変質が生じない。第２半導体チップ４０と樹脂封止部２８とは温度変化等により熱応力を受ける。しかし、接着剤５０としてシリコーンを含有する弾性接着剤を用いることにより。この熱応力を緩和することができる。また、シリコーンを含有する弾性接着剤は熱伝導性に優れることから、第２半導体チップ４０において発生した熱を効率的に放出させることができる。
【００２９】
さらに、第１半導体チップ２０は積層された複数の第１半導体チップ２０を有している。第１半導体チップ２０が積層された場合、第１基板１０と第２基板３０との高さは高くなり半導体装置が大型化する。そこで、実施例１を用いることにより、有効に半導体装置を小型化させることができる。なお、第１半導体チップ２０は１層であっても、半導体装置を小型化させる効果を奏することができる。
【実施例２】
【００３０】
実施例２は、第１半導体チップ６０を有する突出部がフェースダウン実装された第１半導体チップ６０であり、第１半導体チップ６０の上面（すなわち、第１半導体チップ６０の回路が設けられていない面）が第２半導体チップ４０の背面に接着剤５０を用い固着された例である。図８を参照に、第１半導体チップ２０は、バンプ６２を用い第１基板１０のパッド電極１７にフリップチップ実装（フェースダウン実装）されている。第１基板１０と第１半導体チップ６０との間はエポキシ樹脂からなるアンダーフィル材６４が設けられている。その他の構成は実施例１と同じであり、同じ部材は同じ符号を付し説明を省略する。
【００３１】
実施例２のように、第１半導体チップ６０は第１基板１０上にフェースダウン実装され、開口部５２に第１半導体チップ６０を配置することもできる。フェースダウン実装する場合、第１半導体チップ６０の膜厚は例えば１５０μｍとフェースアップ実装した場合より厚くなる。そこで、実施例２によれば、有効に半導体装置を小型化させることができる。
【実施例３】
【００３２】
実施例３は、第１半導体チップを有する突出部が樹脂封止部２８であり、樹脂封止部２８の上面が第２半導体チップ４０の背面に固着されていない例である。図９を参照に、樹脂封止部２８の上面が第２半導体チップ４０の背面に固着されていない。つまり、第２半導体チップ４０は樹脂封止部２８から空間を隔てて設けられている。その他の構成は、実施例１と同じであり同じ部材は同じ符号を付し説明を省略する。
【実施例４】
【００３３】
実施例４は、第１半導体チップ６０を有する突出部がフェースダウン実装された第１半導体チップ６０であり、第１半導体チップ６０の上面が第２半導体チップ４０の背面に固着されていない例である。図１０を参照に、第１半導体チップ６０の上面が第２半導体チップ４０の背面に固着されていない。つまり、第２半導体チップ４０は第１半導体チップ２０から空間を隔てて設けられている。その他の構成は、実施例２と同じであり同じ部材は同じ符号を付し説明を省略する。
【００３４】
実施例３および実施例４によれば、最下層の第２半導体チップ４０が樹脂封止部２８または第１半導体チップ６０に保護されていないため、機械的強度は低下するものの、樹脂封止部２８または第１半導体チップ６０の上面を第２半導体チップ４０の下面に固着させないため、製造コストを抑制することができる。
【実施例５】
【００３５】
実施例５は、第１半導体チップを有する突出部が樹脂封止部２８であり、開口部５２内に接着剤５０ａが充満している例である。図１１を参照に、開口部５２内に接着剤５０ａが充満している。言い換えれば、突出部である樹脂封止部２８の側面と開口部５２の側面の間にも接着剤５０ａが設けられている。その他の構成は、実施例１と同じであり同じ部材は同じ符号を付し説明を省略する。
【実施例６】
【００３６】
実施例６は、第１半導体チップ６０を有する突出部がフェースダウン実装された第１半導体チップ６０であり、開口部５２内に接着剤５０ａが充満している例である。図１１を参照に、開口部５２内に接着剤５０ａが充満している。その他の構成は、実施例２と同じであり同じ部材は同じ符号を付し説明を省略する。
【００３７】
実施例５および実施例６によれば、最下層の第２半導体チップ４０下の開口部５２を接着剤５０を含む固着部で完全に覆うことができる。これにより、第２半導体チップ４０の機械的ストレスに対する耐性を大幅に向上させることができる。さらに、上下のパッケージ間の接着面積が増すため、例えば半導体装置の落下に対する耐性が大幅に改善する。よって、実施例５および実施例６に係る半導体装置は、特に落下への耐性が要求される電子機器において有利となる。
【００３８】
実施例１から実施例６において、第１基板１０と第２基板３０とを接続する半田ボール（接続端子）を有している。半田としては、例えば鉛錫（ＰｂＳｎ）半田、鉛フリー半田（ＳｎＡｇＣｕ等）、錫亜鉛（ＳｎＺｎ）半田等を用いることができる。半田以外の金属であっても、例えばＡｕやＣｕ等の金属ならなるバンプを用いることもできる。このように、接続端子は第１基板１０と第２基板３０とを電気的に接続する機能を有する突起状の導体であれば良い。本発明によれば、第１基板１０と第２基板３０との間隔を狭くできるため、接続端子の横方向の間隔を狭くでき、半導体装置を小型化することができる。
【００３９】
第２半導体チップ４０は第２基板３０にフェースアップ実装された場合を例に説明したがフェースダウンで実装されていてもよい。突出部として樹脂封止部２８またはフェースダウン実装された第１半導体チップ６０の例を説明したが、例えば、フェースダウン実装された第１半導体チップ６０を封止する樹脂封止部であってもよい。このように、突出部は第１半導体チップを有し、第１基板より突出している部分であれば良い。固着部としてダイ付け材４２および接着剤５０の例を説明したが、固着部は突出部と第２半導体チップとを固着する機能を有していれば良い。
【００４０】
以上、本発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【図面の簡単な説明】
【００４１】
【図１】図１は従来例１に係る半導体装置の断面図である。
【図２】図２は従来例２に係る半導体装置の断面図である。
【図３】図３は従来例３に係る半導体装置の断面図である。
【図４】図４は実施例１に係る半導体装置の断面図である。
【図５】図５は実施例１に係る半導体装置の第２基板の平面図である。
【図６】図６は実施例１に係る半導体装置の製造方法を示す断面図（その１）である。
【図７】図７は実施例１に係る半導体装置の製造方法を示す断面図（その２）である。
【図８】図８は実施例２に係る半導体装置の断面図である。
【図９】図９は実施例３に係る半導体装置の断面図である。
【図１０】図１０は実施例４に係る半導体装置の断面図である。
【図１１】図１１は実施例５に係る半導体装置の断面図である。
【図１２】図１２は実施例６に係る半導体装置の断面図である。
【符号の説明】
【００４２】
１０            第１基板
２０            第１半導体チップ
２８            樹脂封止部
３０            第２基板
４０            第２半導体チップ
５０            接着剤
５２            開口部
６０            第１半導体チップ
【図１】
2008166527.tif 000003
【図２】
2008166527.tif 000004
【図３】
2008166527.tif 000005
【図４】
2008166527.tif 000006
【図５】
2008166527.tif 000007
【図６】
2008166527.tif 000008
【図７】
2008166527.tif 000009
【図８】
2008166527.tif 000010
【図９】
2008166527.tif 000011
【図１０】
2008166527.tif 000012
【図１１】
2008166527.tif 000013
【図１２】
2008166527.tif 000014