(57)【要約】【課題】ＥＳＬを可能な限り低減化して、高周波伝送路上に現れる高周波ノイズを除去することができる３端子コンデンサを提供する。【解決手段】  ２枚のグランド用内部電極２−１，２−２と１枚の信号用内部電極３とを直方体状の誘電体１０内に収納し、誘電体１０の外部に１枚の信号用内部電極３と１対の信号用外部電極４−１，４−２とを取り付けた構造を成す。そして、ビアホール６−１〜６−４をグランド用内部電極２−１，２−２とグランド用外部電極５とに接続することで、３端子コンデンサ１全体のＥＳＬを低減化させた。好ましくは、ビアホール６−１，６−３（６−２，６−４）を可能な限り信号用内部電極３側に近接させる。【選択図】図１
2008118078.tif 000002
【特許請求の範囲】
【請求項１】
直方体状の誘電体内に積層されその両端を当該誘電体の両側面にそれぞれ露出させたｎ数（ｎ＝自然数）のグランド用内部電極と、
上記誘電体内に配され上記ｎ数のグランド用内部電極の間隙を通って当該グランド用内部電極に対して直角の方向を向きその両端を当該誘電体の前面及び後面にそれぞれ露出させたｎ−１数の信号用内部電極と、
上記誘電体の前面及び後面に形成され上記ｎ−１数の信号用内部電極の両端と電気的に接続した１対の信号用外部電極と、
上記誘電体の下面と上面と側面とに亘って形成され上記ｎ数のグランド用内部電極の両端と電気的に接続した１以上のグランド用外部電極と、
上記グランド用外部電極の上面部から垂下し、上記信号用内部電極の両側に突出してその端が当該グランド用外部電極に接続している上記グランド用内部電極の部分に接続された状態で貫通して当該グランド用外部電極の下面部に至るビアホールと
を具備することを特徴とする３端子コンデンサ。
【請求項２】
請求項１に記載の３端子コンデンサにおいて、
上記ビアホールは、上記信号用内部電極の側縁に非接触状態で近接している、
ことを特徴とする３端子コンデンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電源等に侵入したノイズを除去するための３端子コンデンサに関し、特に、チップ積層型の３端子コンデンサに関するものである。
【背景技術】
【０００２】
この種の３端子コンデンサは、グランド用内部電極が信号用内部電極を挟んだ構造になっており、信号用内部電極とグランド用内部電極とを単に対向させた２端子コンデンサの構造とは異なる（例えば、特許文献１参照）。
３端子コンデンサがかかる構造をしていることから、等価直列インダクタンス（以下「ＥＳＬ」と記す）が２端子コンデンサが有するＥＳＬよりも小さくなっている。このため、３端子コンデンサは、高周波のノイズが侵入する高周波伝送線路のフィルタやバイパスとして多用されている。
【０００３】
【特許文献１】特開平１１-１４４９９７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、上記した従来の３端子コンデンサは、次のような問題がある。
最近では、ＤＶＩ，ＨＤＭＩ，Ｓｅｒｉａｌ−ＡＴＡ及びＰＣＩ−Ｅｘｐｒｅｓｓ等の超高速なインタフェースが出現している。これらのインタフェースでは、極めて高い周波数を持ったノイズが伝送路上に頻出する。
しかし、上記従来の３端子コンデンサでは、このような高周波のノイズを除去するに十分なＥＳＬ対策が成されていなかった。
したがって、従来の３端子コンデンサでは、ＰＣＩ−Ｅｘｐｒｅｓｓ等の高速伝送路に適用しても十分なノイズ除去機能を発揮することができなかった。
【０００５】
この発明は、上述した課題を解決するためになされたもので、ＥＳＬを可能な限り低減化して、高周波伝送路上に現れる高周波ノイズを除去することができる３端子コンデンサを提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、請求項１の発明に係る３端子コンデンサは、直方体状の誘電体内に積層されその両端を誘電体の両側面にそれぞれ露出させたｎ数（ｎ＝自然数）のグランド用内部電極と、誘電体内に配されｎ数のグランド用内部電極の間隙を通ってグランド用内部電極に対して直角の方向を向きその両端を誘電体の前面及び後面にそれぞれ露出させたｎ−１数の信号用内部電極と、誘電体の前面及び後面に形成されｎ−１数の信号用内部電極の両端と電気的に接続した１対の信号用外部電極と、誘電体の下面と上面と側面とに亘って形成されｎ数のグランド用内部電極の両端と電気的に接続した１以上のグランド用外部電極と、グランド用外部電極の上面部から垂下し、信号用内部電極の両側に突出してその端がグランド用外部電極に接続しているグランド用内部電極の部分に接続された状態で貫通してグランド用外部電極の下面部に至るビアホールとを具備する構成とした。
かかる構成により、１対の信号用外部電極を電源ラインや信号ラインに接続すると共に、１以上のグランド用外部電極をグランドラインに接続することができる。そして、高周波ノイズが電源ラインや信号ラインに侵入すると、この３端子コンデンサがバイパスコンデンサとして機能し、電源ライン等の高周波ノイズを、信号用外部電極、信号用内部電極、グランド用内部電極及びグランド用外部電極を通じてグランドラインに流出させる。
このとき、ノイズの周波数が極めて高く、３端子コンデンサのグランド用内部電極が有するＥＳＬが従来の３端子コンデンサのように大きいと、バイパス機能が低下するおそれがある。
しかしながら、この発明の３端子コンデンサでは、ビアホールを、グランド用外部電極の上面部から垂下させ、グランド用内部電極の部分に接続させた状態で貫通させてグランド用外部電極の下面部に至るしめているので、信号用内部電極からグランド用内部電極に流出した高周波ノイズが、ビアホールにも分流してグランド用外部電極に至り、高周波ノイズが効率的に外部に排出される。
すなわち、グランド用内部電極の部分であってビアホールとの接続点からグランド用外部電極との間の部分のＥＳＬとビアホールのＥＳＬとが、並列にグランド用外部電極に接続した状態になっているので、ビアホールとの接続点からグランド用外部電極との間のＥＳＬが小さくなり、３端子コンデンサ全体としてのＥＳＬが従来の３端子コンデンサに比べて極めて小さくなる。
【０００７】
請求項２の発明は、請求項１に記載の３端子コンデンサにおいて、ビアホールは、信号用内部電極の側縁に非接触状態で近接している構成とした。
かかる構成により、ビアホールと並列にグランド用外部電極に接続されたグランド用内部電極の部分を可能な限り長くすることができる。
【発明の効果】
【０００８】
以上詳しく説明したように、請求項１の発明に係る３端子コンデンサによれば、３端子コンデンサ全体としてのＥＳＬを極めて小さくすることができ、この結果、自己共振周波数が高くなり、高周波伝送路上に現れる高周波ノイズを除去することができるという優れた効果がある。
【０００９】
特に、請求項２の発明によれば、ビアホールと並列にグランド用外部電極に接続されたグランド用内部電極の部分を可能な限り長くすることができるので、ＥＳＬの更なる低減化を図ることができる。
【発明を実施するための最良の形態】
【００１０】
以下、この発明の最良の形態について図面を参照して説明する。
【実施例１】
【００１１】
図１は、この発明の第１実施例に係る３端子コンデンサを示す分解斜視図であり、図２は、３端子コンデンサの外観図であり、図３は、図２の矢視Ａ−Ａ断面図であり、図４は、図２の矢視Ｂ−Ｂ断面図である。
【００１２】
図１及び図２に示すように、この実施例の３端子コンデンサ１は、２枚のグランド用内部電極２−１，２−２と１枚の信号用内部電極３とを直方体状の誘電体１０内に収納し、１対の信号用外部電極４−１，４−２と１枚のグランド用外部電極５とを誘電体１０の外部に取り付けた構造になっている。
【００１３】
グランド用内部電極２−１，２−２は、図３及び図４に示すように、誘電体１０内に図面上下方向に積層されており、各グランド用内部電極２−１（２−２）の両端２ａ，２ｂを誘電体１０の両側面１１，１２にそれぞれ露出させている。
図５は、グランド用内部電極２−１，２−２を示す平面図である。
図５に示すように、グランド用内部電極２−１，２−２は共に同形の十字形状を成し、図１及び図２に示すように、所定間隙Ｇを持って互いに対向するように、誘電体１０内に積層されている。
【００１４】
信号用内部電極３は、所望の電源や信号を通すための長尺状の電極であり、図３に示すように、誘電体１０内のグランド用内部電極２−１，２−２の間隙Ｇに挿通されている。具体的には、図４の破線で示すように、信号用内部電極３は、誘電体１０の長さ方向（図４の左右方向）を向いた状態で、グランド用内部電極２−１，２−２の間隙Ｇ内に挿通され、グランド用内部電極２−１（２−２）の両端２ａ，２ｂに対して直角の方向を向く。そして、信号用内部電極３の両端３ａ，３ｂを誘電体１０の前面１３及び後面１４にそれぞれ露出させている。
【００１５】
信号用外部電極４−１，４−２は、上記のようにグランド用内部電極２−１，２−２や信号用内部電極３が内包された誘電体１０の前面１３及び後面１４の外側に形成されている。これにより、信号用外部電極４−１，４−２が、信号用内部電極３の露出した両端３ａ，３ｂと電気的に接続している。
【００１６】
グランド用外部電極５は、図１に示すように、矩形の筒状を成す。すなわち、図３に示すように、グランド用外部電極５は、誘電体１０の下面１５と上面１６と両側面１１，１２とに亘ってグランド用外部電極５の外側に形成されている。これにより、グランド用外部電極５が、露出しているグランド用内部電極２−１，２−２の両端２ａ，２ｂと電気的に接続している。
【００１７】
この実施例では、図１に示すように、４本のビアホール６−１〜６−４がグランド用内部電極２−１，２−２に接続されている。
具体的には、図５に示すように、ビアホール６−１，６−３及びビアホール６−２，６−４を、信号用内部電極３の両側に突出している各グランド用内部電極２−１，２−２の部分Ａ，Ｂにそれぞれ接続し、図３及び図４に示すように、ビアホール６−１〜６−４の上端部６ａ及び下端部６ｂをグランド用外部電極５の上面部５ａ及び下面部５ｂにそれぞれ接続した。
すなわち、ビアホール６−１，６−３（６−２，６−４）は、グランド用外部電極５の上面部５ａから垂下し、信号用内部電極３の両側に突出してグランド用内部電極２−１，２−２の部分Ａ（Ｂ）に接続された状態で貫通してグランド用外部電極５の下面部５ｂに至っている。
【００１８】
したがって、ビアホール６−１，６−３（６−２，６−４）は、グランド用内部電極２−１，２−２の端２ａ（２ｂ）から信号用内部電極３の側縁３ｃ（３ｄ）の間に位置することとなるが、この実施例では、ビアホール６−１，６−３（６−２，６−４）を、信号用内部電極３の側縁３ｃ（３ｄ）に可能な限り近接させて、ビアホール６−１，６−３（６−２，６−４）からグランド用内部電極２−１，２−２の端２ａ（２ｂ）迄の距離Ｄをできるだけ長くした。
【００１９】
次に、この実施例の３端子コンデンサが示す作用及び効果について説明する。
図６は、３端子コンデンサ１を電源ラインに実装した例を示す斜視図であり、図７は、３端子コンデンサ１の実装状態を示す断面図である。
図６に示すように、信号用外部電極４−１，４−２を半導体集積装置等の電源ライン１００に半田付け接続すると共に、グランド用外部電極５をグランドライン１１０に半田付けすることで、３端子コンデンサ１を電源ライン１００に実装することができる。
これにより、図７に示すように、３端子コンデンサ１の信号用内部電極３が信号用外部電極４−１，４−２を介して電源ライン１００に接続され、グランド用内部電極２−１，２−２がグランド用外部電極５を介してグランドライン１１０に接続される。
【００２０】
かかる実装状態で、電源電流を電源ラインに供給すると、電源電流は３端子コンデンサ１の信号用内部電極３内に入る。そして、電源電流が直流であることから、グランド用内部電極２−１（２−２）と信号用内部電極３との間の容量によって、グランド用外部電極５への流出が阻止される。この結果、電源電流は、信号用内部電極３と信号用外部電極４−１（４−２）を通じて、電源ライン１００に流出する。
また、高周波ノイズＮが電源ライン１００に侵入すると、この３端子コンデンサがバイパスコンデンサとして機能し、電源ライン１００から３端子コンデンサ１の信号用内部電極３に侵入した高周波ノイズＮを、グランド用内部電極２−１，２−２及びグランド用外部電極５を通じてグランドライン１１０に流出させる。
ところで、３端子コンデンサ１のＥＳＬが大きいと、高周波ノイズＮを効果的に除去することができない。特に、ＤＶＩ，ＨＤＭＩ，Ｓｅｒｉａｌ−ＡＴＡ及びＰＣＩ−Ｅｘｐｒｅｓｓ等の超高速なインタフェースの電源ラインに３端子コンデンサを使用する場合には、極めて高い周波数のノイズＮが電源ライン上に頻出し、ＥＳＬが大きな３端子コンデンサでは、対応することができない。
しかし、この実施例の３端子コンデンサ１では、上記したように、４本のビアホール６−１〜６−４がグランド用内部電極２−１，２−２に接続されているので、３端子コンデンサ１全体のＥＳＬが極めて小さく抑えられている。
【００２１】
図８は、３端子コンデンサのＥＳＬを説明するための断面図である。
図８に示すように、グランド用内部電極２−１（２−２）の部分ＡのインダクタンスをＬ１とし、部分Ａとビアホール６−１（６−３）との接続点Ｐからグランド用外部電極５までのインダクタンスをＬ２とすると、ビアホール６−１（６−３）と部分Ａとのインダクタンスが並列に接続した状態になっているので、ビアホール６−１（６−３）と部分Ａとのインダクタンスが、ビアホール６−１（６−３）がない部分Ａだけのインダクタンスに比べて極めて小さくなる。右側のビアホール６−２（６−４）と部分Ｂとのインダクタンスも同様に、ビアホール６−２（６−４）がない部分Ｂだけのインダクタンスに比べて小さくなる。この結果、３端子コンデンサ１全体のＥＳＬがビアホール６−１，６−３（６−２，６−４）のない従来の３端子コンデンサに比べて、小さくなり、極めて高い周波数のノイズも除去することができるようになる。
しかも、上記したように、ビアホール６−１，６−３（６−２，６−４）との接続点Ｐからグランド用内部電極２−１，２−２の端２ａ（２ｂ）迄の距離Ｄ（図５参照）を可能な限り長くして、ビアホール６−１，６−３（６−２，６−４）と並列になるグランド用内部電極２−１，２−２の部分Ａ（Ｂ）の突出長さを大きくした。このため、３端子コンデンサ１全体のＥＳＬが極めて小さくなっている。
すなわち、３端子コンデンサ１の信号用内部電極３からグランド用内部電極２−１，２−２に流入した高周波ノイズは、図８に示すように、グランド用内部電極２−１，２−２の部分Ａ（Ｂ）とビアホール６−１，６−３（６−２，６−４）とで、Ｎ１，Ｎ２に分流し、グランド用外部電極５から外部に流出する。
【００２２】
このように、この実施例の３端子コンデンサ１によれば、コンデンサ全体としてのＥＳＬを極めて小さくすることができ、この結果、自己共振周波数を高くして、高周波伝送路上に現れる高周波のノイズを効率的に除去することができるという効果がある。
発明者は、かかる効果を確認すべく次のようなシミュレーションを行った。
このシミュレーションでは、この実施例の３端子コンデンサ１において、ビアホール６−１〜６−４を除いた従来型の３端子コンデンサと、この実施例の３端子コンデンサ１とを対象とした。
図９は、シミュレーションの対象とした３端子コンデンサ１の各部の寸法を説明するための平面図である。
すなわち、従来型の３端子コンデンサとこの実施例の３端子コンデンサ１とのチップサイズを共に２０１０に設定した。そして、図９に示すように、３端子コンデンサ１の各グランド用内部電極２−１（２−２）の厚さを０．００１ｍｍに設定し、グランド用内部電極２−１，２−２の間隔を０．００６ｍｍに設定した。さらに、グランド用内部電極２−１（２−２）の部分Ａ（Ｂ）の端２ａ（２ｂ）の幅ｄ１と突出長さｄ４とを０．６ｍｍ，０．２ｍｍに設定し、グランド用内部電極２−１（２−２）の長さ方向の端２ｃの幅ｄ２と突出長さｄ３とを０．６ｍｍ，０．４ｍｍに設定した。また、各ビアホール６−１（６−３〜６−４）の直径を０．２ｍｍに設定し、端２ｂ（２ａ）からのビアホール６−２，６−４（６−１，６−３）の中心位置ｄ５と中心間隔ｄ６とを０．１３ｍｍ，０．３ｍｍに設定した。そして、信号用内部電極３をグランド用内部電極２−１，２−２の中央に配置し、その幅ｄ７を０．２８ｍｍに設定した。かかる条件下で、１００ＭＨｚ〜３ＧＨｚの高周波をこれらの３端子コンデンサにそれぞれを入力して、それぞれの挿入損失特性を解析した。
図１０は、シミュレーションの結果を示す挿入損失特性線図である。
図１０の破線Ｓ１で示すように、従来型の３端子コンデンサでは、自己共振周波数が約４５０ＭＨｚであった。これに対して、この実施例の３端子コンデンサ１では、図１０の実線Ｓ２で示すように、自己共振周波数が約５８０ＭＨｚで、しかもその挿入損失が７０ｄＢであり、挿入損失特性が従来の３端子コンデンサに比べ５ｄＢ以上も改善されていた。
【００２３】
発明者は、さらに、ビアホール６−１，６−３（６−２，６−４）のインダクタンスＬ２をグランド用内部電極２−１（２−２）の部分Ａ（Ｂ）のインダクタンスＬ１の５分の１に設定して、同様のシミュレーションを行ったところ、３端子コンデンサ１の挿入損失特性が従来の３端子コンデンサに比べ１０ｄＢ以上も改善された。
また、逆に、ビアホール６−１，６−３（６−２，６−４）のインダクタンスＬ２をグランド用内部電極２−１（２−２）の部分Ａ（Ｂ）のインダクタンスＬ１の２倍に設定して、同様のシミュレーションを行ったところ、３端子コンデンサ１の挿入損失特性は、従来の３端子コンデンサに比べて良好であった。
【実施例２】
【００２４】
次に、この発明の第２実施例について説明する。
図１１は、この発明の第２実施例に係る３端子コンデンサの要部を示す断面図である。
上記第１実施例では、１枚の信号用内部電極３を２枚のグランド用内部電極２−１〜２−２の間にそれぞれ挿入して、２素子の３端子コンデンサ１を構成したが、この実施例では、図１１に示すように、多数の信号用内部電極３−１〜３−（ｎ−１）を多数のグランド用内部電極２−１〜２−ｎの間にそれぞれ挿入して、多数（ｎ数）素子の３端子コンデンサ１′を構成した。
素子数が多い場合は自己共振点の周波数は低くなるが、共振点以上の損失特性は上記第１実施例の場合と同様、ビアホール６−１〜６−４がない場合より大きくなる。また、自己共振点より低い周波数の挿入損失特性については、グランド用内部電極２−１（２−２〜２−ｎ）と信号用内部電極３−１（３−２〜３−（ｎ−１））との間の容量によって決まるので、素子数の違いによって挿入損失特性が異なることはない。
その他の構成、作用及び効果は、上記第１実施例と同様であるので、その記載は省略する。
【００２５】
なお、この発明は、上記実施例に限定されるものではなく、発明の要旨の範囲内において種々の変形や変更が可能である。
上記実施例では、ビアホール６−１，６−３（６−２，６−４）をグランド用内部電極２−１，２−２の部分Ａ（Ｂ）と並列に設けて、これらの部分のＥＳＬを小さくしたが、これの部分のＥＳＬを小さくするには、ビアホール６−１，６−３（６−２，６−４）自体ののＥＳＬを小さくすればよく、それには多種の方法がある。例えば、、ビアホールの径を大きくしたり、その本数を複数にすることで、ビアホール６−１，６−３（６−２，６−４）のＥＳＬを小さくすることができる。
また、上記実施例では、１つの筒状のグランド用外部電極５を適用したが、これに限定されるものではなく、図１２に示すように、グランド用外部電極を、３端子コンデンサ１の中心線Ｌの両側に対向するコ字状の１対のグランド用外部電極５−１，５−２で構成しても良い。
【図面の簡単な説明】
【００２６】
【図１】この発明の第１実施例に係る３端子コンデンサを示す分解斜視図である。
【図２】３端子コンデンサの外観図である。
【図３】図２の矢視Ａ−Ａ断面図である。
【図４】図２の矢視Ｂ−Ｂ断面図である。
【図５】グランド用内部電極を示す平面図である。
【図６】３端子コンデンサを電源ラインに実装した例を示す斜視図である。
【図７】３端子コンデンサの実装状態を示す概略断面図である。
【図８】３端子コンデンサのＥＳＬを説明するための断面図である。
【図９】シミュレーションの対象とした３端子コンデンサの各部の寸法を説明するための平面図である。
【図１０】シミュレーションの結果を示す挿入損失特性線図である。
【図１１】この発明の第２実施例に係る３端子コンデンサの要部を示す断面図である。
【図１２】一変形例を示す断面図である。
【符号の説明】
【００２７】
１，１′…３端子コンデンサ、  ２−１〜２−ｎ…グランド用内部電極、  ２ａ，２ｂ，３ａ，３ｂ…両端、  ３，３−１〜３−（ｎ−１）…信号用内部電極、  ３ｃ，３ｄ…側縁、  ４−１，４−２…信号用外部電極、  ５…グランド用外部電極、  ５ａ…上面部、  ５ｂ…下面部、  ６−１〜６−４…ビアホール、  ６ａ…上端部、  ６ｂ…下端部、  １０…誘電体、  １１，１２…両側面、  １３…前面、  １４…後面、  １５…下面、  １６…上面、  １００…電源ライン、  １１０…グランドライン、  Ａ，Ｂ…部分、  Ｇ…間隙、  Ｎ…高周波ノイズ。
【図１】
2008118078.tif 000003
【図２】
2008118078.tif 000004
【図３】
2008118078.tif 000005
【図４】
2008118078.tif 000006
【図５】
2008118078.tif 000007
【図６】
2008118078.tif 000008
【図７】
2008118078.tif 000009
【図８】
2008118078.tif 000010
【図９】
2008118078.tif 000011
【図１０】
2008118078.tif 000012
【図１１】
2008118078.tif 000013
【図１２】
2008118078.tif 000014