(57)【要約】【課題】バイパスされている装置がループ初期化処理において誤った処理を行うことを防ぐ。【解決手段】本発明の一態様において、各装置はループ初期化処理において自身のバイパス状態を調べる。ループ・マスタになった装置は、自己がバイパスされていないと判定する（Ｓ２２）。アドレス取得の過程において、装置は自身が取得を試みたアドレスが実際に取得できているかを受信フレームのビット・マップによって調べ（Ｓ２３）、取得できていない場合に自身はバイパスされていると判定する（Ｓ２４）。装置は、ポジション・マップ作成工程において、ポジション・マップの所定位置に格納したアドレスが存在するか確認する（Ｓ２５）。存在しない場合に、自身はバイパスされていると判定する（Ｓ２６）。【選択図】図５
2008118436.tif 000002
【特許請求の範囲】
【請求項１】
ループ状ネットワークと、
前記ループ状ネットワークに接続された複数の装置と、
前記複数の装置のそれぞれに接続され、接続された装置の出力データと前記ループ状ネットワークの上流からのデータとの一方を選択して前記ループ状ネットワークの下流に出力する複数のバイパス回路と、を有するネットワーク・システムであって、
前記複数の装置のそれぞれは、前記ループ状ネットワークの上流から、アドレス情報を有するマップを取得し、そのマップに前記ループ状ネットワーク上の自己の取得アドレスを表すデータをセットして接続されているバイパス回路に出力し、
前記複数のバイパス回路のそれぞれは、接続されている装置が出力した前記マップと前記ループ状ネットワークの上流からの前記マップとの内の一方を選択して前記ループ状ネットワークの下流に出力し、
前記複数の装置のそれぞれは、前記ループ状ネットワークの上流から前記マップを再取得し、そのマップが前記自己の取得アドレスを表すデータを格納しているかを確認し、前記自己の取得アドレスを表すデータが格納されていない場合に自己がバイパスされていると判定する、
ネットワーク・システム。
【請求項２】
前記複数の装置のそれぞれは、前記ループ状ネットワーク上の自己のアドレスを取得するために前記マップ内のいずれかのビットをセットすることによって、前記自己の取得アドレスを表すデータを前記マップにセットする、
請求項１に記載のネットワーク・システム。
【請求項３】
前記マップは、前記複数の装置の内の前記ループ状ネットワークに参加している装置のアドレスとそのアドレスの格納位置とによって、前記ループ状ネットワークに参加している各装置のアドレスを表し、
前記複数の装置のそれぞれは、前記自己の取得アドレスを前記マップにおける指定された位置にセットすることによって、前記自己の取得アドレスを表すデータを前記マップにセットする、
請求項１に記載のネットワーク・システム。
【請求項４】
前記複数の装置のそれぞれは、前記ループ状ネットワークの上流から第２のマップを取得し、その第２のマップに前記ループ状ネットワーク上の自己の取得アドレスをセットして接続されているバイパス回路に出力し、
前記複数のバイパス回路のそれぞれは、接続されている装置が出力した前記第２のマップと前記ループ状ネットワークの上流からの前記第２のマップとの内の一方を選択して前記ループ状ネットワークの下流に出力し、
前記第２のマップは、アドレスとそのアドレスの格納位置とによって前記ループ状ネットワークに参加している各装置のアドレスを表し、
前記複数の装置のそれぞれは、前記ループ状ネットワークの上流から前記第２のマップを再取得し、セットした前記自己の取得アドレスを前記第２のマップが格納しているかを確認し、前記自己の取得アドレスを表すデータが格納されていない場合に自己がバイパスされていると判定する、
請求項２に記載のネットワーク・システム。
【請求項５】
前記複数の装置のそれぞれは、前記ネットワーク・システムにおけるループ・マスタとなった場合に、自己がバイパスされていないと判定する、
請求項１に記載のネットワーク・システム。
【請求項６】
前記複数の装置のそれぞれには、前記ループ状ネットワーク上で取得するアドレスとして、それぞれ異なるアドレスが予め設定されている、
請求項１に記載のネットワーク・システム。
【請求項７】
ループ状ネットワークと、対応する装置の出力データと前記ループ状ネットワークの上流からのデータとの一方を選択して前記ループ状ネットワークの下流に出力するバイパス回路と、に接続される装置であって、
前記ループ状ネットワークの上流からアドレス情報を有するマップを受信する受信部と、
前記ループ状ネットワーク上の前記装置の取得アドレスを表すデータをセットされた前記マップを、接続されているバイパス回路に出力する出力部と、
前記ループ状ネットワークの上流から再取得した前記マップが前記取得アドレスを表すデータを格納しているかを確認し、前記取得アドレスを表すデータが格納されていない場合に自己が前記バイパス回路によってバイパスされていると判定する制御部と、
を有する装置。
【請求項８】
前記マップは複数のビットを有し、その複数のいずれかのビットをセットすることによって、前記取得アドレスを表すデータをセットする、
請求項７に記載の装置。
【請求項９】
前記マップは、前記ループ状ネットワークに参加している装置のアドレスとそのアドレスの格納位置とによって、前記ループ状ネットワークに参加している各装置のアドレスを表し、
前記装置は、前記自己の取得アドレスを前記マップにおける指定された位置にセットすることによって、前記自己の取得アドレスを表すデータを前記マップにセットする、
請求項７に記載の装置。
【請求項１０】
前記装置は、前記ループ状ネットワークの上流から第２のマップを取得し、その第２のマップに前記ループ状ネットワーク上の自己の取得アドレスをセットして接続されているバイパス回路に出力し、
前記第２のマップは、アドレスとそのアドレスの格納位置とによって前記ループ状ネットワークに参加している各装置のアドレスを表し、
前記制御部は、前記ループ状ネットワークの上流から前記第２のマップを再取得し、セットした前記自己の取得アドレスを前記第２のマップが格納しているかを確認し、前記自己の取得アドレスを表すデータが格納されていない場合に自己がバイパスされていると判定する、
請求項８に記載の装置。
【請求項１１】
ループ状ネットワークと、対応する装置の出力データと前記ループ状ネットワークの上流からのデータとの一方を選択して前記ループ状ネットワークの下流に出力するバイパス回路と、に接続される装置において、前記バイパス回路にバイパスされているかを判定する方法であって、
前記ループ状ネットワークの上流から、アドレス情報を有するマップを取得し、
前記マップに前記ループ状ネットワーク上の自己の取得アドレスを表すデータをセットして接続されているバイパス回路に出力し、
前記ループ状ネットワークの上流から再取得した前記マップが前記自己の取得アドレスを表すデータを格納しているかを確認し、
前記自己の取得アドレスを表すデータが格納されていない場合に、自己が前記バイパス回路によってバイパスされていると判定する、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ループ状ネットワーク・システム、それに含まれる装置及びその装置においてネットワークへの接続状態を判定する方法に関し、特にファイバ・チャネル仲裁型ループ（Fibre Channel Arbitrated Loop）等のループ状の情報伝送路を介して複数の装置が接続された構成のシステムにおける装置の接続状態の判定に関する。
【背景技術】
【０００２】
現在、データ記憶装置等のインターフェースにおいては、取り扱うデータの大容量化に伴い、データ転送の高速化、ホスト・コントローラあたりの接続装置台数、接続距離の増大化が望まれており、これらの要求を満たすため、近年ファイバ・チャネル仲裁型ループ（Fibre Channel Arbitrated Loop：ＦＣ−ＡＬ）というインターフェースを用いたデータをシリアルに高速転送を行う装置から構成されるシステムが増えてきている。
【０００３】
ファイバ・チャネル仲裁型ループを含むコンピュータ・システムにおける装置の相互接続においては、各装置が情報の交換を行う上で、接続されている装置各々がある種の一意の電子アドレスまたは識別情報を有する必要がある（例えば、特許文献１を参照）。ＦＣ−ＡＬにおけるこのアドレスを、ＡＬ＿ＰＡ（Arbitrated Loop Physical Address）と呼ぶ。一般に、ＦＣ−ＡＬのループ状ネットワークに接続された全ての装置が電源投入時にループ初期化処理に参加することで、ＡＬ＿ＰＡを取得することができる。ここで、ネットワークに接続される装置は、ホスト・コントローラとその他の装置とを含む。
【０００４】
一般的なＦＣ−ＡＬのシステムにおいて、ＦＣ−ＡＬシステムを構成する各装置は、各装置のポート毎に設けられるポート・バイパス回路を介してループ状ネットワークに接続される。ポート・バイパス回路は、ループ状ネットワークの上流からのデータと装置のポートの出力データの何れかを選択して、ループ状ネットワークに出力する。ループ状ネットワークの上流を選択することによって装置のポートをバイパスし、また装置のポートを選択することで装置をループ状ネットワークへ参加させる。
【０００５】
ポート・バイパス回路の選択処理は、ポート・バイパス・イネーブル信号によって制御される。ポート・バイパス・イネーブル信号は、接続されている装置自身による操作、または外部からの操作等、何れによっても駆動できるのが一般的である。ポート・バイパス回路は、典型的な例として、ＦＣ−ＡＬシステムのバックボード等に実装されるが、このとき、ポート・バイパス・イネーブル信号をホスト・コントローラから操作し、あるいは手動で操作するなど、外部から操作できるようにシステムを構成することができる。
【特許文献１】特開２０００−２７８２９９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述のように、ポート・バイパス回路が、接続されている装置以外の外部から制御される場合、バイパスされる装置は、自身がポート・バイパス回路によってバイパスされているか否かを直接に検出することができない。また、ポート・バイパス回路は、ループ状ネットワークへの出力を、装置とループ状ネットワークの上流とから選択する構成である。従って、装置がバイパスされている場合であっても、ループ状ネットワークからの入力は装置のポートに接続されたままである。このため、装置は、バイパスされている場合であっても、ループ状ネットワークを巡回するデータを通常通りに認識する。
【０００７】
通常のＩ／Ｏ処理ではホスト・コントローラから選択されないので問題にならないが、外部からのポート・バイパス・イネーブル信号によってバイパスされている装置は、ループ初期化が発生した場合に、ループ状ネットワークからの入力信号に反応してループ初期化処理を実行してしまう。もし、ループ初期化処理の進行速度がバイパスされている装置が追随できる程度に遅ければ、当該装置は見かけ上ループ初期化処理を完了することができ、自身に対し不正にアドレスを割り当ててしまう。
【０００８】
これは、装置がバイパスされた状態でループ初期化が発生すると、その後当該装置のバイパスが解除されたときに、不正なアドレスでループ状ネットワークに参加してしまう可能性があることを意味する。従って、バイパスされている装置がループ初期化処理を完了してアドレスを取得してしまうことを防ぐことが要求される。
【課題を解決するための手段】
【０００９】
本発明の一態様に係るネットワーク・システムは、ループ状ネットワークと、前記ループ状ネットワークに接続された複数の装置と、前記複数の装置のそれぞれに接続され、接続された装置の出力データと前記ループ状ネットワークの上流からのデータとの一方を選択して前記ループ状ネットワークの下流に出力する複数のバイパス回路とを有する。前記複数の装置のそれぞれは、前記ループ状ネットワークの上流から、アドレス情報を有するマップを取得し、そのマップに前記ループ状ネットワーク上の自己の取得アドレスを表すデータをセットして接続されているバイパス回路に出力する。前記複数のバイパス回路のそれぞれは、接続されている装置が出力した前記マップと前記ループ状ネットワークの上流からの前記マップとの内の一方を選択して前記ループ状ネットワークの下流に出力する。前記複数の装置のそれぞれは、前記ループ状ネットワークの上流から前記マップを再取得し、そのマップが前記自己の取得アドレスを表すデータを格納しているかを確認し、前記自己の取得アドレスを表すデータが格納されていない場合に自己がバイパスされていると判定する。このように各装置がマップによってバイパス状態を判定することで、各装置による誤った処理を抑制することができる。
【００１０】
例えば、前記複数の装置のそれぞれは、前記ループ状ネットワーク上の自己のアドレスを取得するために前記マップ内のいずれかのビットをセットすることによって、前記自己の取得アドレスを表すデータを前記マップにセットする。好ましくは、さらに、前記複数の装置のそれぞれは、前記ループ状ネットワークの上流から第２のマップを取得し、その第２のマップに前記ループ状ネットワーク上の自己の取得アドレスをセットして接続されているバイパス回路に出力する。そして、前記複数のバイパス回路のそれぞれは、接続されている装置が出力した前記第２のマップと前記ループ状ネットワークの上流からの前記第２のマップとの内の一方を選択して前記ループ状ネットワークの下流に出力する。ここで、前記第２のマップは、アドレスとそのアドレスの格納位置とによって前記ループ状ネットワークに参加している各装置のアドレスを表す。さらに、前記複数の装置のそれぞれは、前記ループ状ネットワークの上流から前記第２のマップを再取得し、セットした前記自己の取得アドレスを前記第２のマップが格納しているかを確認し、前記自己の取得アドレスを表すデータが格納されていない場合に自己がバイパスされていると判定する。二つの異なるマップを使用することで、より確実にバイパス状態の判定を行うことができる。
【００１１】
他の例として、前記マップは、前記複数の装置の内の前記ループ状ネットワークに参加している装置のアドレスとそのアドレスの格納位置とによって、前記ループ状ネットワークに参加している各装置のアドレスを表す。そして、前記複数の装置のそれぞれは、前記自己の取得アドレスを前記マップにおける指定された位置にセットすることによって、前記自己の取得アドレスを表すデータを前記マップにセットする。
【００１２】
好ましくは、前記複数の装置のそれぞれは、前記ネットワーク・システムにおけるループ・マスタとなった場合に、自己がバイパスされていないと判定する。これによって処理の効率化を図ることができる。また、好ましくは、前記複数の装置のそれぞれには、前記ループ状ネットワーク上で取得するアドレスとして、それぞれ異なるアドレスが予め設定されている。これによって、各装置によるバイパス状態の判定をより確かなものとすることができる。
【００１３】
本発明の他の態様は、ループ状ネットワークと、対応する装置の出力データと前記ループ状ネットワークの上流からのデータとの一方を選択して前記ループ状ネットワークの下流に出力するバイパス回路と、に接続される装置である。この装置は、前記ループ状ネットワークの上流からアドレス情報を有するマップを受信する受信部と、前記ループ状ネットワーク上の前記装置の取得アドレスを表すデータをセットされた前記マップを、接続されているバイパス回路に出力する出力部と、前記ループ状ネットワークの上流から再取得した前記マップが前記取得アドレスを表すデータを格納しているかを確認し、前記取得アドレスを表すデータが格納されていない場合に自己が前記バイパス回路によってバイパスされていると判定する制御部とを有する。このようにマップによってバイパス状態を判定することで、この装置による誤った処理を抑制することができる。
【００１４】
本発明の他の態様は、ループ状ネットワークと、対応する装置の出力データと前記ループ状ネットワークの上流からのデータとの一方を選択して前記ループ状ネットワークの下流に出力するバイパス回路と、に接続される装置において、前記バイパス回路にバイパスされているかを判定する方法である。この方法は、前記ループ状ネットワークの上流から、アドレス情報を有するマップを取得し、前記マップに前記ループ状ネットワーク上の自己の取得アドレスを表すデータをセットして接続されているバイパス回路に出力し、前記ループ状ネットワークの上流から再取得した前記マップが前記自己の取得アドレスを表すデータを格納しているかを確認し、そして、前記自己の取得アドレスを表すデータが格納されていない場合に、自己が前記バイパス回路によってバイパスされていると判定する。このようにマップによってバイパス状態を判定することで、この装置による誤った処理を抑制することができる。
【発明の効果】
【００１５】
本発明により、バイパスされている装置が、バイパス状態の誤認識によって誤った処理を行うことを抑制することができる。
【発明を実施するための最良の形態】
【００１６】
以下に、本発明を適用可能な実施の形態が説明される。説明の明確化のため、以下の記載及び図面は、適宜、省略及び簡略化がなされている。又、各図面において、同一要素には同一の符号が付されており、説明の明確化のため、必要に応じて重複説明は省略されている。以下においてはループ状ネットワーク・システム及びその構成要素について説明する。本形態においては、ループ状ネットワーク・システムの好ましい例として、ファイバ・チャネル仲裁型ループ（Fibre Channel Arbitrated Loop：ＦＣ−ＡＬ）を使用するネットワーク・システムについて説明を行う。また、ＦＣ−ＡＬに接続される装置として、ＨＤＤを一例として説明する。ループ状ネットワークとループ状ネットワークに接続されている各装置とが、ネットワーク・システムを構成する。
【００１７】
本形態の特徴点は、ループ状ネットワークに接続されたＨＤＤにおけるネットワークへの接続状態の判定処理にあるが、最初に、ＨＤＤの構成を説明する。図１は、ＨＤＤ１の全体構成を模式的に示すブロック図である。図１に示すように、ＨＤＤ１は、エンクロージャ１０内に、データを記憶するディスクの一例である磁気ディスク１０１、ヘッド素子部１０２、アーム電子回路（アームエレクトロニクス：ＡＥ）１０３、スピンドル・モータ（ＳＰＭ）１０４、ボイス・コイル・モータ（ＶＣＭ）１０５、そしてアクチュエータ１０６を備えている。ＨＤＤ１は、エンクロージャ１０の外側に固定された回路基板２０を備えている。回路基板２０上には、リード・ライト・チャネル（ＲＷチャネル）２０１、モータ・ドライバ・ユニット２０２、ハードディスク・コントローラ（ＨＤＣ）とＭＰＵの集積回路（以下ＨＤＣ／ＭＰＵ）２０３、ＲＡＭ２０４及びＥＥＰＲＯＭ２０５等の各回路を備えている。
【００１８】
ＳＰＭ１０４は、そこに固定されている磁気ディスク１０１を所定の角速度で回転する。ＨＤＣ／ＭＰＵ２０３からの制御データに従って、モータ・ドライバ・ユニット２０２がＳＰＭ１４を駆動する。本例の磁気ディスク１０１は、データを記録する記録面を両面に備え、各記録面に対応するヘッド素子部１０２が設けられている。各ヘッド素子部１０２はスライダ（不図示）に固定され、また、スライダはアクチュエータ１０６に固定されている。データのリード及びライト時において、スライダは回転する磁気ディスク１１上を浮上する。アクチュエータ１０６はＶＣＭ１０５に連結され、回動軸を中心に回動することによって、ヘッド素子部１０２（及びスライダ）を磁気ディスク１０１上においてその半径方向に移動する。
【００１９】
モータ・ドライバ・ユニット２０２は、ＨＤＣ／ＭＰＵ２０３からの制御データに従ってＶＣＭ１０５を駆動する。ヘッド素子部１０２には、典型的には、ライト・データに応じて電気信号を磁界に変換するライト素子及び磁気ディスク１０１からの磁界を電気信号に変換するリード素子を備えている。なお、磁気ディスク１０１は１枚以上あればよく、記録面は磁気ディスク１０１の片面あるいは両面に形成することができる。ＡＥ１０３は、複数のヘッド素子部１０２の中からデータ・アクセスが行われる１つのヘッド素子部１０２を選択し、選択したヘッド素子部１０２が再生する再生信号を一定のゲインで増幅し、ＲＷチャネル２０１に送る。また、ＲＷチャネル２０１からの記録信号を選択されたヘッド素子部１０２に送る。
【００２０】
ＲＷチャネル２０１は、ライト処理において、ＨＤＣ／ＭＰＵ２０３から供給されたライト・データをコード変調し、コード変調されたライト・データをライト信号に変換してＡＥ１０３に供給する。リード処理において、ＲＷチャネル２０１はＡＥ１０３から供給されたリード信号を一定の振幅となるように増幅し、取得したリード信号からデータを抽出し、デコード処理を行う。読み出されるデータは、ユーザ・データとサーボ・データを含む。デコード処理されたリード・データは、ＨＤＣ／ＭＰＵ２０３に供給される。
【００２１】
ＨＤＣ／ＭＰＵ２０３において、ＭＰＵはＲＡＭ２０４にロードされたマイクロ・コードに従って動作する。ＨＤＤ１の起動に伴い、ＲＡＭ２４には、ＭＰＵ上で動作するマイクロ・コードの他、制御及びデータ処理に必要とされるデータが磁気ディスク１１あるいはＨＤＣ／ＭＰＵ２０３内のＲＯＭなどからロードされる。また、必要な各パラメータが、ＥＥＰＲＯＭ２０５からＲＡＭ２０４にロードされる。ＨＤＣはロジック回路として構成され、ＭＰＵと一体的に様々な処理を実行する。ＨＤＣ／ＭＰＵ２０３は、コマンド実行順序の管理、サーボ・データを使用したヘッド素子部１０２のポジショニング制御、インターフェース制御、ディフェクト管理などのデータ処理に関する必要な処理を行う。本形態のＨＤＣ／ＭＰＵ２０３は、特に、ＨＤＤ１が参加するループ状ネットワークにおけるインターフェース処理及び内部処理を実行する。
【００２２】
図２は、本実施形態のＦＣ−ＡＬシステムを模式的に示すブロック図である。ＦＣ−ＡＬネットワーク・システムは、ループ状ネットワークの一例であるＦＣ−ＡＬネットワーク４と、ＦＣ−ＡＬネットワーク４に接続された装置の一例であるホスト・コントローラ２及び複数のＨＤＤ１ａ−１ｃを有している。ＦＣ−ＡＬネットワーク・システムは、さらに、複数のポート・バイパス回路（ＰＢＣ）３ａ−３ｃを有している。図２は、３台のＨＤＤとポート・バイパス回路を例示している。
【００２３】
ＨＤＤ１ａ−１ｃのそれぞれは、ＦＣ−ＡＬネットワークのインターフェースとしてのポート１１ａ−１１ｃを有しており、また、各ポート１１ａ−１１ｃは受信部の一例であるレシーバ（ＲＸ）１２ａ−１２ｃ及び送信部の一例であるトランシーバ（ＴＸ）１３ａ−１３ｃを有している。各ＨＤＤ１ａ−１ｃのＨＤＣ／ＭＰＵ２３が、ポート１１ａ−１１ｃとして機能する。
【００２４】
ＨＤＤ１ａ−１ｃは、それぞれ、ポート・バイパス回路３ａ−３ｃを介してＦＣ−ＡＬネットワーク４に接続されている。つまり、ポート・バイパス回路３ａはＨＤＤ１ａのポート１１ａに接続され、ポート・バイパス回路３ｂはＨＤＤ１ｂのポート１１ｂに接続され、ポート・バイパス回路３ｃはＨＤＤ１ｃのポート１１ｃに接続されている。ポート・バイパス回路３ａ−３ｃは、ＨＤＤ１ａ−１ｃのポート１１ａ−１１ｃをバイパスし、あるいは、ＨＤＤ１ａ−１ｃのポート１１ａ−１１ｃをＦＣ−ＡＬネットワーク４へ参加させる。
【００２５】
ポート・バイパス回路３ａ−３ｃは、ＦＣ−ＡＬネットワーク４の上流からの入力と各ＨＤＤのポート１１ａ−１１ｃの出力の何れかを選択して、ＦＣ−ＡＬネットワーク４の下流に出力する回路である。図３は、ポート・バイパス回路３ａの構成を模式的に示すブロック図である。他のポート・バイパス回路も同様の構成である。ポート・バイパス回路３ａはマルチプレクサ（ＭＵＸ）３３ａを備え、マルチプレクサ３３ａが、ＦＣ−ＡＬネットワーク４の上流からの入力データLOOP INPUTとポート１１ａからの出力データPORT OUTPUTの一方を選択し、ＦＣ−ＡＬネットワーク４の下流に出力データLOOP OUTPUTを転送する。
【００２６】
マルチプレクサ３３ａがどちらのデータ（信号）を選択するかは、ポート・バイパス・イネーブル信号SELECT_Aによって決まる。ポート・バイパス・イネーブル信号SELECT_Aが０のとき、マルチプレクサ３３ａはポート１１ａの出力PORT OUTPUTを選択してＦＣ−ＡＬネットワーク４の下流へ出力信号LOOP OUTPUTとして出力し、ポート１１ａをループに参加させる。一方、ポート・バイパス・イネーブル信号SELECT_Aが１のときは、マルチプレクサ３３ａはＦＣ−ＡＬネットワーク４からの入力信号LOOP INPUTを選択してＦＣ−ＡＬネットワーク４への出力信号LOOP OUTPUTとして出力し、ＨＤＤ１ａのポート１１ａをバイパスする。
【００２７】
ポート・バイパス・イネーブル信号SELECT_Aは、接続されているＨＤＤ１ａ自身による操作、または外部からの操作等、何れによっても駆動できるのが一般的である。図２及び図３の例においては、各ポート・バイパス回路３ａ−３ｃは、外部からの制御信号SELECT_A−SELECT_Cによって制御されている。ポート・バイパス回路３ａ−３ｃは、典型的には、ＦＣ−ＡＬシステムのバックボード等に実装される。ホスト・コントローラ２がポート・バイパス・イネーブル信号SELECT_A−SELECT_Cを操作する、あるいは、手動でこれらを操作するように構成してもよい。
【００２８】
上述のように、ＦＣ−ＡＬシステムを構成する各装置が、各装置のポート毎に設けられた外付けバイパス回路を介してＦＣ−ＡＬネットワークに接続しているようなシステムでは、各装置は外部からの制御よるバイパスの有無を判断することができない。このため、ＦＣ−ＡＬネットワーク上のアドレスを割り当てるループ初期化処理において、バイパスされている装置が見かけ上ループ初期化に成功して不正にアドレスを取得してしまう可能性がある。その結果、当該装置がその後バイパス解除されたときに、不正なアドレスでＦＣ−ＡＬネットワークに参加してしまう可能性がある。
【００２９】
本形態の各ＨＤＤ１ａ−１ｃは、ループ初期化処理において、ＦＣ−ＡＬネットワーク４への接続状態、つまり、ポート・バイパス回路３ａ−３ｃによるバイパスの有無について判定を行う。これによって、バイパスされているＨＤＤがループ初期化処理を見かけ上正常に実行し、不正なアドレスを取得することを防ぐ。ループ初期化処理はＦＣ−ＡＬ規格で規定されているが、処理内容を大きく分けると図４のようなフローとなっている。
【００３０】
つまり、ループ初期化処理は、ループ初期化開始工程Ｓ１１、ループ・マスタ決定工程Ｓ１２、アドレス(Arbitrated Loop Physical Address：ＡＬ＿ＰＡ)取得工程Ｓ１３、ポジション・マップ作成工程Ｓ１４、ループ初期化終了工程Ｓ１５の各過程を有している。本形態において、各ＨＤＤ１ａ−１ｃはループ初期化処理において以下の方法を実施し、自身のポート１１ａ−１１ｃの接続状態（バイパス状態）を検出して、不正にアドレスを取得することを防ぐ。なお、以下の処理は、各ＨＤＤ１ａ−１ｃのポート１１ａ−１１ｃ、つまりＨＤＣ／ＭＰＵ２０３が実行する。
【００３１】
以下、図４及び５のフローチャートを参照しながら、初期化処理における各装置の接続状態の判定方法について説明する。先ず、ループ・マスタ決定工程Ｓ１２において、ＦＣ−ＡＬシステムは、ＦＣ−ＡＬ規格が規定する方法と同様の方法で、ホスト・コントローラ２とＨＤＤ１ａ−１ｃを含む全ての装置の中から、ループ・マスタとなる装置を決定する。バイパスされているＨＤＤは、出力信号がＦＣ−ＡＬネットワーク４上に出力されないため、決してループ・マスタになることはない。従って、ループ・マスタになったＨＤＤは、自身がループ・マスタであるとの判定（Ｓ２１におけるＹ）に従って、バイパスされていないと判定する（Ｓ２２）。ループ・マスタになった装置は、以後、従来通りのループ初期化処理を行う。一方、非ループ・マスタとなったＨＤＤは続けて次の処理を行う。
【００３２】
非ループ・マスタのＨＤＤ（Ｓ２１におけるＮ）は、続くアドレス(ＡＬ＿ＰＡ)取得の工程Ｓ１３において、自身が取得を試みたアドレスすなわちＡＬ＿ＰＡが実際に取得できているか否かを、受信したビット・マップによって確認する（Ｓ２３）。ここでビット・マップは、アドレス情報を有するマップの一例であり、ＦＣ−ＡＬ規格で規定されているものである。図６（ａ）に示すように、ビット・マップは、各ビットがＡＬ＿ＰＡと一対一に対応した１２７ビット長のデータであり、それぞれビット位置が異なる１２７の各ビット（図６（ａ）の例において、ｂｉｔ０からｂｉｔ１２６）が、１２７の各ＡＬ＿ＰＡに対応している。各装置はいずれかのビット位置のビットをセットする（図６（ａ）の例において１にする）ことで、ＡＬ＿ＰＡを取得する。ビット・マップの巡回方法については、後に詳述する。
【００３３】
受信したビット・マップに自身がセットしたビットがセットされていない場合、つまり、自己のＡＬ＿ＰＡが設定されていない場合（Ｓ２３におけるＮ）、自身がＡＬ＿ＰＡ取得のために送信したビット・マップはループ上に出力されなかったことを意味するので、装置は自身がバイパスされていると判定する（Ｓ２４）。
【００３４】
自身がバイパスされていると判定したＨＤＤは、後にバイパスが解除されてＦＣ−ＡＬネットワーク４に参加したときに、ループ初期化を開始するための信号を自ら発行する。これによって、ループ初期化を再試行することができる。ただし、当該ＨＤＤが自らループ初期化を開始しないように設定されている場合、当該ＨＤＤは他の装置によってループ初期化が開始されるまでの間、ＡＬ＿ＰＡを無効な値に設定し、バイパスが解除されてもＦＣ−ＡＬネットワークにおけるＩ／Ｏ処理を実行しないようにする。
【００３５】
アドレス(ＡＬ＿ＰＡ)取得の工程Ｓ１３において自身がセットしたビットを確認しバイパスされていると判定しなかった（Ｓ２３におけるＹ）ＨＤＤは、続くポジション・マップ作成工程Ｓ１４において、自身のＡＬ＿ＰＡがポジション・マップに正しく登録されているかを検査する（Ｓ２５）。ここでポジション・マップはアドレス情報を有するマップの一例であり、図６（ｂ）に示すように、ＦＣ−ＡＬネットワークに参加している装置のアドレスを格納するデータである。ループ・マスタは、ポジション・マップに自己のＡＬ＿ＰＡを登録して、それをＦＣ−ＡＬネットワーク４上で巡回させる。
【００３６】
ＦＣ−ＡＬネットワークに接続されている各装置は、巡回するポジション・マップに自己の取得ＡＬ＿ＰＡをセットして転送する。ポジション・マップはカウンタ・フィールド（COUNTER）を有しており、各装置はそのカウンタが示すバイト位置に自己のＡＬ＿ＰＡをセットすると共に、カウントをインクリメントする。これによって、ループ・マスタを起点として、上流側から各装置が、順次、空いている最も前のバイト位置に自己のＡＬ＿ＰＡを格納する。つまり、各ＡＬ＿ＰＡの格納位置と、ループ・マスタを起点としたネットワークに参加している各装置の相対位置とが一致する。具体的には、ループ・マスタはｂｙｔｅ０にＡＬ＿ＰＡをセットし、カウンタをインクリメントする。一つ下流の装置は、ｂｙｔｅ１にＡＬ＿ＰＡをセットする。
【００３７】
ループ・マスタは、ポジション・マップが戻ってくると、再度それをＦＣ−ＡＬネットワーク４上で巡回させる。これによって、各装置は、ＦＣ−ＡＬネットワーク４上の各装置のＡＬ＿ＰＡを知ることができる。なお、ポジション・マップは最大１２８バイト長のデータであり、ＦＣ−ＡＬ規格で規定されている。ポジション・マップ及びその巡回方法については、後に詳述する。
【００３８】
各ＨＤＤは、ポジション・マップに自己のＡＬ＿ＰＡをセットし転送する際に、ポジション・マップにおける自身の登録位置を記憶しておく。各ＨＤＤは、その後に受信するポジション・マップにおいて、記憶しておいた位置に自己のＡＬ＿ＰＡが存在するか確認する（Ｓ２５）。存在しない場合（Ｓ２５におけるＮ）、当該ＨＤＤがＡＬ＿ＰＡをセットして送信したポジション・マップはループ上に出力されなかったことを意味するので、当該ＨＤＤは自身がポート・バイパス回路によってバイパスされていると判定する（Ｓ２６）。
【００３９】
自身がバイパスされていると判定したＨＤＤは、後にバイパス解除されＦＣ−ＡＬネットワークに参加したときに、ループ初期化を開始するための信号を自ら発行することにより、ループ初期化を再試行することができる。ただし、当該ＨＤＤが自らループ初期化を開始しないように予め設定されている場合、当該ＨＤＤは他の装置によってループ初期化が開始されるまでの間、ＡＬ＿ＰＡを無効な値に設定し、バイパスが解除されてもループに対するＩ／Ｏ処理を実行しないようにする。自身のアドレスをポジション・マップに見出し（Ｓ２５におけるＹ）、自身がバイパスされていると判定しなかったＨＤＤは、ループ初期化終了工程Ｓ１５に進み、ループ初期化の終了処理を行い、取得したＡＬ＿ＰＡを有効にする。
【００４０】
以上の方法により、ループ上のＨＤＤが自身のバイパス状態を検出することができ、バイパスされている装置がループ初期化処理において不正にアドレスを取得し、バイパス解除後に不正なアドレスでループ状ネットワークに参加することを防ぐことができる。上述のように、ループ・マスタ決定工程Ｓ１２、ネットワーク上におけるアドレス取得工程Ｓ１３及びポジション・マップ作成工程Ｓ１４のそれぞれにおいて各ＨＤＤはバイパス状態について判定することが好ましい。しかし、各ＨＤＤは、例えば、アドレス取得工程Ｓ１３もしくはポジション・マップ作成工程Ｓ１４の一方において判定処理を行い、もう一方の工程及びループ・マスタ決定工程Ｓ１２における判定処理をスキップしてもよい。
【００４１】
ここで、ポジション・マップ作成工程Ｓ１４はＦＣ−ＡＬ規格でオプションとなっており、システムによっては省略することがある。この場合、各装置がその接続状態をＡＬ＿ＰＡ取得工程Ｓ１３において確実に判定を行うことが要求される。しかし、ＡＬ＿ＰＡ取得工程Ｓ１３において、下流側のバイパスされていない装置が、上流側のバイパスされている装置と同一のＡＬ＿ＰＡを取得する場合には、バイパスされている装置は、バイパスされていることを正確に判定することができない。
【００４２】
これは、バイパスされている上流側の装置と、バイパスされていない下流側の装置は、取得したビット・マップに同一のビットをセットできると共に、バイパスされている上流側の装置は、その後に取得したビット・マップにおいて自己がセットしたと同じビットが登録されていることを確認するからである。このような状況に対応するため、各装置がそれぞれ異なるＡＬ＿ＰＡを取得するよう、各装置に、ジャンパ・スイッチなどによって、取得するＡＬ＿ＰＡを予め設定しておくことが好ましい。各装置の取得するＡＬ＿ＰＡが異なれば、各装置は正確にバイパス状態の判定を行うことができる。ここで、ループ初期化における自身の下流の装置は、自身からループの伝送方向に沿ってループ・マスタに至るまでの間に接続されている全ての装置のことである。
【００４３】
各装置が取得するＡＬ＿ＰＡを、予め異なるＡＬ＿ＰＡに固定しておくことは、他の点においても好ましい。ＦＡ−ＡＬシステムが、オプションとしてのポジション・マップ作成工程Ｓ１４を実行する場合、この工程においても装置が正確にバイパス状態を判定できない場合がある。これは、バイパスされているＨＤＤの下流側において一番近い位置に接続されている装置（下流側における隣接装置）が、バイパスされている装置と同じＡＬ＿ＰＡを取得する場合である。
【００４４】
上流のＨＤＤと下流の装置が、それぞれ同一の処理を行う、つまり、同一位置に同一のＡＬ＿ＰＡをセットするため、上流側の装置が正確なバイパス判定をすることができない。これに対しても、各装置に、ジャンパ・スイッチなどによって、異なるＡＬ＿ＰＡを取得するように予め設定しておくことで対応することができる。なお、他の手法により対応する場合、あるいは上記のようなケースを考慮する必要がないシステムなどにおいては、各装置の取得ＡＬ＿ＰＡを予め異なるアドレスに固定しておかなくてもよい。
【００４５】
以下において、本形態のループ初期化処理についてより詳細に説明する。図７は、ループ初期化処理の全体的な処理工程を示すフローチャートである。ループ初期化処理は、電源投入、またはシステム・リセットの後、少なくとも１つの装置のポートが、ＬＩＰ（Loop Initialization Primitive）順序セットを送信することで開始される（Ｓ１１１）。送信されたＬＩＰ順序セットを受信した各ポートは、ループ・マスタ決定処理を開始する（Ｓ１２）。
【００４６】
具体的には、ループ初期化処理で扱うフレームを制御するセレクト・マスタ（Loop Initialization Select Master（ＬＩＳＭ））フレームを生成して送信する。ＬＩＳＭフレームを生成する各ポートは、ファイバ・チャネルのワールドワイドな識別番号（world-wide name）をフレームの一部として有している。各ポートは、ＬＩＳＭフレームを受信すると、フレーム内の識別番号を自ポートの識別番号と比較する。そして、ＬＩＳＭフレーム内の識別番号より小さい識別番号を有している場合、その装置は、そのフレーム内の識別番号を自身の識別番号に置換え、その変更したＬＩＳＭフレームを下流側の次のポートへ送信する。
【００４７】
受信するポートがＬＩＳＭフレーム内の識別番号より大きい識別番号を有している場合、その装置は、変更していないＬＩＳＭフレームを次の装置に送信する。最終的に、すべてのＬＩＳＭフレームが、そのループに接続されたすべてのポートのうちの１つの最小識別番号を含むこととなる。そして、この最小識別番号を有するポートがループ・マスタとなる。ループ・マスタは、Ａｒｂ信号を送信してＬＩＳＭ処理が完了したことをループ上の各ポートに知らせ（Ｓ１２２）、他のポートは上流から取得したＬＩＳＭを下流に転送する（Ｓ１２３）。ループ・マスタになった装置は、バイパスされていないと判断し、その後は従来通りのループ初期化処理を実行する。
【００４８】
次に、アドレス取得処理Ｓ１３及びその処理におけるバイパス判定処理について説明する。図７に示すように、ループ・マスタとなった装置のポートは、次にループ上のポートのＡＬ＿ＰＡを決定するために一続きのフレームを生成する。このフレームはフレーム識別部とアドレス情報を有するビット・マップに分かれている。上述のように、ビット・マップは１２７ビットの数値を有し、各ビットは１つのＡＬ＿ＰＡに対応している。各ポートは以下に述べるルールで自ポートが取得したいＡＬ＿ＰＡに対応するビットにフラグをセットして後段のポートへ送信する。こうしてループ・マスタとなったポートへフレームが戻ってくれば、ループ・マスタとなったポートはルールに従い、アドレス情報部はそのままで、フレーム識別部を切り替え、後段へ送信する流れとなる。
【００４９】
最初にループ・マスタとなったポートはファブリック・アサインド（Loop Initialization Fabric Assigned（ＬＩＦＡ））フレームを生成し、下流のポートへ送信する（Ｓ１３１）。他のポートは、現在実行中のループ初期化より前に既にファイバ・チャネル・ファブリックによってアサインされたＡＬ＿ＰＡがあれば、それをセットしてフレームを後段のポートへ送信する（Ｓ１３５）。次にループ・マスタとなったポートはフレーム識別部をループ初期化先行アドレス（Loop Initialization Previous Acquired（ＬＩＰＡ））フレームに切り替え、後段のポートへ送信する（Ｓ１３２）。各ノードは、現在実行中のループ初期化より前に既に取得したＡＬ＿ＰＡがあれば対応するフラグをアドレス情報部へセットし後段のポートへ送信する（Ｓ１３６）。
【００５０】
次に、ループ・マスタとなったポートはフレーム識別部をループ初期化ハード・アサインド（Loop Initialization Hard Assigned（ＬＩＨＡ））フレームに切り替え、後段のポートへ送信する(Ｓ１３３)。他のポートは必要な処理をして後段のポートにそのフレームを転送する（Ｓ１３７）。今回のループ初期化がループ上の全ポートで最初のループ初期化である場合には、ＬＩＨＡフレームのアドレス情報部にはまったくビットがセットされていないことになる。各ポートはＬＩＨＡフレームを受信した時、１２７ビットのアドレス情報部にそのハード・アドレスに対応するビットをセットする。対応するビットが既にセットされている場合は、次に述べるソフト・アドレッシングでＡＬ＿ＰＡの取得を試みる。
【００５１】
続いて、ループ・マスタとなったポートはフレーム識別部をループ初期化ソフト・アサインド（Loop Initialization Soft Assigned（ＬＩＳＡ））フレームに切り替え、後段のポートへ送信する（Ｓ１３４）。他のポートは必要な処理をして後段のポートにそのフレームを転送する（Ｓ１３８）。各ポートは、ＬＩＳＡフレームを受信すると、前述したＬＩＨＡフレームまでの処理の中でアドレスが選択できなかった場合、アドレス情報部を参照していずれかの使用可能なループ・アドレスを選択し、フレーム内の１２７ビットのアドレス・ナンバにその適当なビットをセットし、そのフレームを次のポートへ送信する。
【００５２】
ここで、図８を参照して、ループ初期化処理のアドレス(ＡＬ＿ＰＡ)取得過程１３におけるバイパス状態の判定方法について説明する。図８の処理フローは非ループ・マスタの装置にのみ適用される。また、図８は、上述のＬＩＦＡ、ＬＩＰＡ、ＬＩＨＡ、ＬＩＳＡフェーズの内の任意の一フェーズの処理フローを示している。上述のように、各フェーズはＦＣ−ＡＬ規格にて規定されているものであり、ループ・マスタが各フェーズで一回ずつループ上の全装置にビット・マップを巡回させ、各装置は何れか一つのフェーズにおいて自身のＡＬ＿ＰＡを取得する。
【００５３】
図８を用いて、アドレス(ＡＬ＿ＰＡ)取得工程１３における本発明の実施例を説明する。各ポート（装置）は、ビット・マップが格納されたフレームを受信（Ｓ８１）したとき、ＡＬ＿ＰＡが取得済みか判定する（Ｓ８２）。ＡＬ＿ＰＡが未取得の場合（Ｓ８２におけるＮ）、以降の処理は従来技術と同様である。すなわち、ポートはＡＬ＿ＰＡが取得可能か判定し（Ｓ８３）、ＡＬ＿ＰＡが取得不可の場合（Ｓ８３におけるＮ）は、ビット・マップを変更せずにフレームに格納して送信する（Ｓ８８）。ＡＬ＿ＰＡが取得可能な場合は、ポートはＡＬ＿ＰＡを取得し（Ｓ８４）、それを記憶して（Ｓ８５）、取得したＡＬ＿ＰＡに対応するビットを設定したビット・マップをフレームに格納して送信する（Ｓ８６）。ここで、ＡＬ＿ＰＡが取得可能かの判定（Ｓ８３）は、現在実行しているフェーズの種別や、取得しようとしているＡＬ＿ＰＡに対応するビットがビット・マップ上で空いているかの確認を行うものである。
【００５４】
一方、ＡＬ＿ＰＡの取得済み判定にてＡＬ＿ＰＡが取得済みの場合（Ｓ８２におけるＹ）、ポートは取得したＡＬ＿ＰＡに対応するビットが受信したビット・マップに設定されているか検査する（Ｓ８７）。設定されている場合（Ｓ８７におけるＹ）は、従来技術と同じくビット・マップを変更せずにフレームに格納して送信(Ｓ８８)する。設定されていない場合（Ｓ８７におけるＮ）は、自身はバイパスされていると判断して、ループ初期化を開始するためのＬＩＰを発行する（Ｓ８９）。
【００５５】
図８の処理フローの特徴は、取得済みのＡＬ＿ＰＡが受信したビット・マップに設定されているかを検査し（Ｓ８７）、設定されていない場合に、自身はバイパスされていると判断してループ初期化を開始する（Ｓ８９）ことであり、これにより、各ポート（装置）がバイパス中に不正にアドレスを取得してしまわないようにしている。
【００５６】
次に、アドレス・マップの生成処理について説明する。図７に示すように、ループ・マスタとなったポートは、戻ってきたＬＩＳＡフレームから、ループ上の全てのポートがループ・ポジション・マップをサポートしているか否かを判定する（Ｓ１４０）。他のポートも同様の処理を行う（Ｓ１４３）。一つでも未サポートのポートがループ上に存在すれば、ループ・マスタはＣＬＳ信号を送信する(Ｓ１５１)。ＣＬＳ信号を受信したポートは後段のポートにＣＬＳ信号を送信する（Ｓ１５２）。ループ・マスタにＣＬＳ信号が戻った時点でループ初期化処理の完了となる。
【００５７】
ループ・ポジション・マップを全ポートがサポートしているならば（Ｓ１４０におけるＹ）、ループ・マスタとなったポートは新たにループ初期化報告（Loop Initialization Report Position）フレームを生成して、自ポートの情報をセットした後、後段のポートへ送信する（Ｓ１４１）。このフレームはフレーム識別部と、１２８バイトのＡＬ＿ＰＡ情報を示すポジション・マップを有している。ポジション・マップは、図６（ｂ）を参照して説明した。先頭1バイトはループ上のポート・オフセット数を表すカウンタであり、２バイト目以降は実際に各ポートが取得したＡＬ＿ＰＡがセットされる。ＬＩＲＰを受信したポートはポート・オフセット数に対応した場所に、取得したＡＬ＿ＰＡをセットして後段のポートへ送信する。また、ＡＬ＿ＰＡを取得していなければ受信したＬＩＲＰをそのまま後段のポートへ送信する（Ｓ１４４）。なお、ＡＬ＿ＰＡを取得していなければ，ポジション・マップ作成に入る前にＬＩＰ送信してループ初期化リトライという方法も考えられる。
【００５８】
次にループ・マスタとなったポートは戻ってきたＬＩＲＰフレームのフレーム識別部をループ初期化ループポジション（Loop Initialization Loop Position（ＬＩＬＰ））に切り替え、後段のポートへ送信する（ステップＳ１４２）。他のポートは必要な処理をして後段のポートにそのフレームを転送する（Ｓ１４５）。ポジション・マップを有するＬＩＬＰを参照することで、各ポートは、今回のループ初期化に参加しているポートの数、ループ・マスタとなっているポートのＡＬ＿ＰＡやそれ以降のポートのＡＬ＿ＰＡの順序を把握することができる。最後にループ・マスタとなったポートにＬＩＬＰが戻ってくると、前述したようにループ・マスタとなったポートはＣＬＳ信号を送信し（Ｓ１５１）、ループ上をＣＬＳ信号が１周し（Ｓ１５２）、ループ・マスタにＣＬＳ信号が戻った時点でループ初期化処理の完了となる。
【００５９】
ポジション・マップ作成工程Ｓ１４におけるバイパス判定方法について、図９を参照して説明する。ただし、ループ初期化処理においてポジション・マップ作成工程１４が省略されない場合に、図８と同じく非ループ・マスタのポート（装置）に対して適用される。図９を用いて、ポジション・マップ作成工程Ｓ１４における本発明の実施例を説明する。
【００６０】
ポートは最初に、ＬＩＲＰフレームを受信する（Ｓ９１）。ＬＩＲＰフレームは、上述のように、ＦＣ−ＡＬ規格で規定されているものであり、ループ・マスタを起点にループ上の全装置を巡回して、各装置のＡＬ＿ＰＡを順に収集し、ポジション・マップを作成するものである。ポートは、受信したＬＩＲＰフレームに格納されているポジション・マップを参照し、自身のＡＬ＿ＰＡを登録する位置を記憶して（Ｓ９２）から、自身のＡＬ＿ＰＡを登録したポジション・マップをＬＩＲＰフレームに格納して送信する（Ｓ９３）。
【００６１】
その後、ポートはＬＩＬＰフレームを受信する（Ｓ９４）。上述のように、ＬＩＬＰフレームはＦＣ−ＡＬ規格で規定されているものであり、ループ・マスタを起点にループ上の全装置を巡回して、各装置に完成したポジション・マップを知らせるものである。ポートは、受信したＬＩＬＰフレームに格納されているポジション・マップを参照し、工程Ｓ９２で記憶した位置に自身のＡＬ＿ＰＡが存在するか確認する（Ｓ９５）。もし存在する場合は、従来技術と同じくＬＩＬＰフレームを送信する（Ｓ９７）が、存在しない場合は、自身はバイパスされていると判断して、ループ初期化を開始するための信号ＬＩＰを発行する（Ｓ９６）。
【００６２】
図９の処理フローの特徴は、自身のＡＬ＿ＰＡが受信したポジション・マップの正しい位置に登録されているかを検査し（Ｓ９５）、正しく登録されていない場合に、自身はバイパスされていると判断してループ初期化を開始する（Ｓ９６）ことであり、これにより、装置がバイパス中に不正にアドレスを取得してしまわないようにしている。
【００６３】
以上、本発明を好ましい実施形態を例として説明したが、本発明が上記の実施形態に限定されるものではない。当業者であれば、上記の実施形態の各要素を、本発明の範囲において容易に変更、追加、変換することが可能である。例えば、本発明は、ＨＤＤなどのデータ記憶装置を含むＦＣ−ＡＬネットワーク・システムに好適であるが、他の装置あるいは他のプロトコルを使用するシステムに適用することができる。
【図面の簡単な説明】
【００６４】
【図１】本実施形態においてＦＣ＿ＡＬネットワークに接続される装置の一例であるＨＤＤの構成を模式的に示す図である。
【図２】本実施形態におけるポート・バイパス回路を用いたＦＣ−ＡＬシステムの構成を模式的に示すブロック図である。
【図３】本実施形態におけるポート・バイパス回路の構成を模式的に示すブロック図である。
【図４】本実施形態のＦＣ＿ＡＬネットワーク・システムにおけるループ初期化処理の概要を示すフローチャートである。
【図５】本実施形態のループ初期化処理における、各ＨＤＤによるネットワークへの接続状態（バイパス状態）の判定方法を示すフローチャートである。
【図６】本実施形態のＦＣ＿ＡＬネットワークにおいて使用されるビット・マップとポジション・マップの構成を模式的に示す図である。
【図７】本実施形態のＦＣ＿ＡＬネットワーク・システムにおけるループ初期化処理を示すフローチャートである。
【図８】本実施形態のＡＬ＿ＰＡ取得工程におけるバイパス判定方法を示すフローチャートである。
【図９】本実施形態のポジション・マップ作成工程におけるバイパス判定方法を示すフローチャートである。
【符号の説明】
【００６５】
１ａ−１ｃ  ハードディスク・ドライブ、２  ホスト・コントローラ
３ａ−３ｃ  ポート・バイパス回路、４  ＦＣ−ＡＬネットワーク
１０  エンクロージャ、１１ａ−１１ｃ  ポート、１２ａ−１２ｃ  レシーバ
１３ａ−１３ｃ  トランシーバ、１０１  磁気ディスク、１０２  ヘッド素子部
１０３  アーム電子回路、１０４  スピンドル・モータ
１０５  ボイス・コイル・モータ、１０６  アクチュエータ、２０  回路基板
２０１  リード・ライト・チャネル、２０２  モータ・ドライバ・ユニット
２０３  ハードディスク・コントローラ／ＭＰＵ、２０４  ＲＡＭ
２０５  ＥＥＰＲＯＭ
【図１】
2008118436.tif 000003
【図２】
2008118436.tif 000004
【図３】
2008118436.tif 000005
【図４】
2008118436.tif 000006
【図５】
2008118436.tif 000007
【図６】
2008118436.tif 000008
【図７】
2008118436.tif 000009
【図８】
2008118436.tif 000010
【図９】
2008118436.tif 000011