(57)【要約】【課題】調歩同期データを入力する際に、伝送する情報の始まりを示すスタートビットが正しく０であることを判定してから、データの取り込み・伝送を開始させる様に制御することにより、受信データのケーブルが断する等によっても誤受信することのない、安定した調歩同期データの伝送可能なデジタル伝送装置の実現。【解決手段】調歩同期データを含むデジタル信号を伝送するデジタル伝送システムにおいて、受信側で調歩同期データを入力する際に、伝送する情報の始まりを示すスタートビットが正しく”０”であることを判定してから、データの取り込み・伝送を開始するよう制御することにより、ケーブル断時、レシーバ出力の乱れによる誤受信を防止することができ、調歩同期データを安定して伝送可能なデジタル伝送装置である。【選択図】  図１
2008182315.tif 000002
【特許請求の範囲】
【請求項１】
調歩同期データを含むデジタル信号を伝送するデジタル伝送システムにおいて、
受信側で調歩同期データを入力する際に、伝送する情報の始まりを示すスタートビットが正しく”０”であることを判定してから、データの取り込み・伝送を開始するよう制御することを特徴とするデジタル伝送システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタル信号を伝送するデジタル伝送システムに係り、特に調歩同期データを含むデジタル信号で入出力するデジタル伝送システムに関するものである。
【背景技術】
【０００２】
近年、地上波放送のデジタル化に伴い、デジタル伝送装置が用いられるようになっている。
放送局で用いられるデジタルＳＴＬ(Studio to Transmitter Link)装置では、放送信号等の本線信号の他に、リモコン制御等のための補助信号を伝送するサービスチャネルを多重して伝送する。
ここで、デジタルＳＴＬ装置の標準仕様が、全国デジタル送信設備検討会オレンジブックＤＴＳ２５０−００１により規定されており、サービスチャネルの信号形式は調歩同期方式が採用されている。
この調歩同期方式とは、通信プロトコルの１つで、非同期通信方式(asynchronous)とも呼ばれる。この方式では、データの送信側と受信側で、通常データと平行して受け渡されるビットは同期タイミングを取らずに、データの１文字単位で同期を取る。
１文字を表すデータの先頭と末尾に、スタートビットとストップビットをつけて送信し、受信側ではスタートビットを合図に同期を取る仕組みとなっている。
この方式は、８ビットの文字データを送るのに最低１０ビットが必要なため効率は悪いが、キーボードから文字をいちいち入力するような対話式の通信に適している。また、伝送装置や通信ソフトが簡便にすむので、パソコン通信ネットワークでは一般的な通信プロトコルとなっている。
ここで、受信側でスタートビットによって同期を取るタイミングチャートの一例を図３に示す。
受信側では、受信データ速度よりも高速な内部の基本クロックで受信処理を行う。図３では基本クロックは受信データ速度の１６倍の例である。
受信時、スタートビットの立ち下がりを基本クロックでサンプリングして、同期化サンプリングタイミングを生成し、受信データと内部回路を同期化する。また、受信データを基本クロックの８クロック目の立ち上がりエッジ(データサンプリングタイミングの立下り)で内部回路に取り込むことで調歩同期データをサンプリングしている。
【特許文献１】特開２００６−８６９２９公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
従来の技術では、受信データのケーブルが断する等によって誤受信する課題があり、この様子を図４に示す。ここでは、信号断が発生した場合、受信回路のレシーバ入力が活線状態から開放状態となることでレシーバ出力にショックが生じ、信号断時、スタートビットの立ち下がりが見えてしまい、データサンプリングタイミングが誤って発生する。そのため、データ長７ビット、偶数パリティのフォーマットの場合、パリティも正常に見え、データ“７Ｆ（ＨＥＸ）”と誤受信してしまう。
ここで、信号断時のレシーバ出力が不定になるのを防止するために、レシーバ入力端にバイアスを与える回路を付加し、レシーバ出力が常にレベルＨになるようにする方法も考えられる。しかし、信号断となる瞬間に生じる入力電圧の乱れまで吸収するには更にバイアスを増やさねばならず、レシーバ入力信号が減衰するため、伝送距離・ノイズマージンの減少の点で問題である。
本発明はこれらの欠点を除去し、調歩同期データを入力する際に、伝送する情報の始まりを示すスタートビットが正しく０であることを判定してから、データの取り込み・伝送を開始させる様に制御することにより、受信データのケーブルが断する等によっても誤受信することのない、安定した調歩同期データの伝送可能なデジタル伝送装置を提供することを目的とする。
【課題を解決するための手段】
【０００４】
本発明は上記目的を達成するために、調歩同期データを含むデジタル信号を伝送するデジタル伝送システムにおいて、受信側で調歩同期データを入力する際に、伝送する情報の始まりを示すスタートビットが正しく”０”であることを判定してから、データの取り込み・伝送を開始するよう制御するデジタル伝送システムである。
【発明の効果】
【０００５】
本発明によれば、スタートビットが正しく”０”であることを判定し、それによりデータの取り込みを制御することによって、ケーブル断時レシーバ出力の乱れによる誤受信を防止する事ができ、調歩同期データを安定して伝送可能なデジタル伝送装置を提供することができる。
【発明を実施するための最良の形態】
【０００６】
以下、本発明の一実施例を図１を用いて詳細に説明する。  図１は、シリアルデータである調歩同期データをパラレルデータに変換する回路のブロック図で、基本クロックが受信データ速度の１６倍の例を示している。
調歩同期データは、スタートビット同期検出部１、シフトレジスタ２、スタートビット判定部６に入力される。
スタートビット同期検出部１は、スタートビットの立ち下がりエッジを検出し、同期化サンプリングタイミングを生成し、１６分周カウンタ３に供給する。
１６分周カウンタ３は、基本クロックを１６分周するカウンタを同期化サンプリングタイミングでリセットし、スタートビットの立ち下がりエッジから８クロック目にデータサンプリングタイミングを生成し、ゲート７を介してシフトレジスタ２、および、ストップビットタイミング生成部４へ供給する。
スタートビット判定部６は、同期化サンプリングタイミングからデータサンプリングタイミング直前(スタートビットの立ち下がりエッジから７クロック目)までの期間、調歩同期データが正しく”０”であるか判定し、判定結果をゲート７へ供給する。
ゲート７は、判定結果がＯＫであればデータサンプリングタイミングをシフトレジスタ２、および、ストップビットタイミング生成部４に供給し、判定結果がＮＧであれば供給を停止する。
シフトレジスタ２は、データサンプリングタイミングによって調歩同期データを取りこみ、所定のビット長のパラレルデータに変換し、外部に出力する。
ストップビットタイミング生成部４は、データサンプリングタイミングをカウントし、１文字分のパラレルデータが揃うストップビットの位置でストップビットタイミングを生成してラッチ５へ供給するとともに、１文字分のデータを受信したことを示すために外部へ出力する。
ラッチ５はストップビットタイミングによってシフトレジスタ２の出力データをラッチし、１文字分のパラレルデータとして外部に出力する。
【０００７】
ここで、本発明の受信側でスタートビットによって同期を取るタイミングチャートの一例を図３に、受信データのケーブルが断した場合の様子を図２に示し、説明する。
受信側では、受信データ速度よりも高速な内部の基本クロックで受信処理を行う。図３では基本クロックは受信データ速度の１６倍の例である。  受信時、スタートビットの立ち下がりを基本クロックでサンプリングして、同期化サンプリングタイミングを生成し、受信データと内部回路を同期化する。また、受信データを基本クロックの８クロック目の立ち上がりエッジ(データサンプリングタイミングの立下り)で内部回路に取り込むことで調歩同期データをサンプリングしている。
前述の従来例(図４)では、信号断が発生した場合、受信回路のレシーバ入力が活線状態から開放状態となることでレシーバ出力にショックが生じ、信号断時、スタートビットの立ち下がりが見えてしまい、データサンプリングタイミングが誤って発生する。そのため、データ長７ビット、偶数パリティのフォーマットの場合、パリティも正常に見え、データ“７Ｆ(ＨＥＸ)”と誤受信してしまう。
これに対し、本発明では、図２に示すように、スタートビットの立ち下がりエッジからデータサンプリングタイミング直前まで、レシーバー出力が”０”ならば、取り込みを開始し、データサンプリングタイミング直前で、レシーバー出力が”１”ならば、スタートビットＮＧと判定する。
そして、この判定結果ＮＧの場合、データサンプリングタイミングをゲートし、データの取り込みを行わない。
このように、スタートビットが正しく”０”であることを判定した場合のみ、データの取り込みを開始するため、ケーブル断時など、レシーバ出力の乱れによる誤受信を防止することができ、調歩同期データを安定して伝送可能なデジタル伝送装置を提供することができる。
【図面の簡単な説明】
【０００８】
【図１】本発明のデジタル伝送システムの一実施例を示すブロック図。
【図２】本発明の受信動作を説明するタイミングチャート。
【図３】調歩同期方式の同期動作を説明するタイミングチャート。
【図４】従来技術での課題を説明するタイミングチャート。
【符号の説明】
【０００９】
１：スタートビット同期検出部、２：シフトレジスタ、３：１６分周カウンタ、４：ストップビットタイミング生成部、５：ラッチ、６：スタートビット判定部、７：ゲート。
【図１】
2008182315.tif 000003
【図２】
2008182315.tif 000004
【図３】
2008182315.tif 000005
【図４】
2008182315.tif 000006