(57)【要約】【課題】  メモリセル部を保護するための被覆絶縁膜の膜質を改善することができ、メモリセル部の電荷保持特性の向上をはかる。【解決手段】  半導体基板１１上にゲート絶縁膜１２を介してゲート電極１３，１８が形成されたトランジスタ構造の不揮発性メモリセルの表面部を被覆絶縁膜２６で覆った不揮発性半導体装置であって、被覆絶縁膜２６はシリコン窒化膜又はシリコン酸窒化膜からなり、被覆絶縁膜２６中のＮ−Ｈ結合の密度とＳｉ−Ｈ結合の密度との比（Ｎ−Ｈ／Ｓｉ−Ｈ）を３以下に設定した。【選択図】      図３
2008166518.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上にゲート絶縁膜を介してゲート電極が形成されたトランジスタ構造の不揮発性メモリセルの表面部を被覆絶縁膜で覆った不揮発性半導体装置であって、
前記被覆絶縁膜はシリコン窒化膜又はシリコン酸窒化膜からなり、該絶縁膜中のＮ−Ｈ結合の密度とＳｉ−Ｈ結合の密度との比（Ｎ−Ｈ／Ｓｉ−Ｈ）が３以下であることを特徴とする不揮発性半導体記憶装置。
【請求項２】
前記Ｎ−Ｈ結合の密度が、４×１０21／ｃｍ3 以下であることを特徴とする請求項１記載の不揮発性半導体記憶半導体装置。
【請求項３】
前記被覆絶縁膜は、原料ガスとしてヘキサクロルジシラン（ＨＣＤ）を用いたＣＶＤ法で形成されたものであることを特徴とする請求項１記載の不揮発性半導体記憶装置。
【請求項４】
前記メモリセルは、浮遊ゲート電極と制御ゲート電極が積層された２層ゲート構造であり、前記制御ゲート電極は、コバルトシリサイド又はニッケルシリサイドで形成されていることを特徴とする請求項１記載の不揮発性半導体記憶装置。
【請求項５】
前記メモリセルは、複数個が直列接続されてＮＡＮＤセルユニットを構成するものであることを特徴とする請求項１記載の不揮発性半導体記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気的にデータの書き込み／消去を行う不揮発性半導体記憶装置に係わり、特に被覆絶縁膜の改良をはかった不揮発性半導体記憶装置に関する。
【背景技術】
【０００２】
近年、電気的にデータの書き込み／消去を行う不揮発性半導体記憶装置として、半導体基板上に浮遊ゲートと制御ゲートを積層した２層ゲート構造の不揮発性メモリセルが用いられている。この種の不揮発性半導体記憶装置においては、構成材料の一つであるシリコン窒化膜（ＳｉＮ膜）が信頼性に影響を与えることが知られている。
【０００３】
ＳｉＮ膜は、メモリセルを形成するトランジスタの側壁に形成され、インプラマスクとして利用される。これは、メタル不純物や層間絶縁膜中のＢやＰなどからトランジスタを守るべく用いられ、ライナーＳｉＮなどと言われる。また、ＢＥＯＬ（Back End of Line）工程から拡散するメタル不純物をブロックする目的で、トランジスタ全体を覆うような用いられ方もあり、これはバリアＳｉＮと言われる。これらのＳｉＮ膜は、通常ジクロルシラン（ＤＣＳ：ＳｉＨ2 Ｃｌ2 ）とアンモニア（ＮＨ3 ）ガスを用いて、減圧ＣＶＤ法により形成される（例えば、特許文献１参照）。以下、上記の方法で形成された窒化膜をＤＣＳ−ＳｉＮと略して記す。
【０００４】
ＤＣＳ−ＳｉＮを用いて不揮発性半導体記憶装置を作製すると、信頼性特性、具体的には電荷保持特性やしきい値変動量（Endurance 特性）が悪くなる問題があった。そこで従来では、ＤＣＳ−ＳｉＮに対し、成膜後に熱工程、特にウェット酸化（水蒸気酸化）を用いて、膜を緻密化することにより信頼性向上を行っていた。
【０００５】
ここで、ＤＣＳ−ＳｉＮの成膜後にウェット酸化を用いない場合、ＢＥＯＬ工程プロセスにおける熱工程等により、膜中から活性水素が放出され、それが不揮発性メモリのトンネル絶縁膜の欠陥誘発に至るものと考えられている。具体的には、活性水素がトンネル絶縁膜に入ると、膜中Ｓｉ−Ｏ結合を切断し、未結合手（ダングリングボンド）を増加させると考えられる。特に、シリコンとトンネル絶縁膜の界面に対し、結合の損傷をもたらす。不揮発性メモリの書き込み／消去動作を繰り返すと、界面の損傷は激しくなり、未結合手は増加し、そこに電子がトラップされることになる。そして、トラップされた電子が、電荷保持時にデトラップすることで、しきい値が変動し、保存データの消失に至ることもある。これが、電荷保持特性劣化、つまり信頼性劣化のモデルである。
【０００６】
しかしながら、ＳｉＮ膜の形成後にウェット酸化を必要とすることは、プロセスの複雑化に繋がり望ましくない。さらに、ＬＳＩが微細化し、製造工程の低温化が要求されるようになると、ウェット雰囲気での高温熱処理が使えなくなる問題も生じている。さらには、ＬＳＩを実使用環境からの湿気等の外乱から守るべく、ＬＳＩの最上層に形成されるパッシベーション膜にもＳｉＮ膜が用いられる。このＳｉＮ膜はプラズマＣＶＤ法にて成膜され、プラズマＳｉＮと呼ばれる。このプラズマＳｉＮからも活性水素が放出され、信頼性を劣化させる要因となる。
【０００７】
このように、従来の不揮発性半導体記憶装置においては、メモリセル部をメタル不純物や湿気等の外乱から保護するためにＳｉＮ等の被覆絶縁膜が用いられているが、この被覆絶縁膜がメモリセル部の電荷保持特性を低下させる要因となっていた。
【特許文献１】特開２００２−１９８５２６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明の目的は、メモリセル部を保護するための被覆絶縁膜の膜質を改善することができ、メモリセル部の電荷保持特性の向上をはかり得る不揮発性半導体記憶装置を提供することにある。
【課題を解決するための手段】
【０００９】
上記課題を解決するために本発明の一態様は、半導体基板上にゲート絶縁膜を介してゲート電極が形成されたトランジスタ構造の不揮発性メモリセルの表面部を被覆絶縁膜で覆った不揮発性半導体装置であって、前記被覆絶縁膜はシリコン窒化膜又はシリコン酸窒化膜からなり、該絶縁膜中のＮ−Ｈ結合の密度とＳｉ−Ｈ結合の密度との比（Ｎ−Ｈ／Ｓｉ−Ｈ）が３以下であることを特徴とする。
【発明の効果】
【００１０】
本発明によれば、シリコン窒化膜又はシリコン酸窒化膜からなる被覆絶縁膜中のＮ−Ｈ結合の密度とＳｉ−Ｈ結合の密度との比（Ｎ−Ｈ／Ｓｉ−Ｈ）を３以下に設定することにより、被覆絶縁膜の膜質を改善することができ、メモリセル部の電荷保持特性の向上をはかることができる。
【発明を実施するための最良の形態】
【００１１】
実施形態を説明する前に、本発明の基本原理について説明する。
【００１２】
前述したように、メモリセル部を保護する被覆絶縁膜としてＳｉＮ膜を形成した場合、例えばメモリセル部の表面を覆うようにバリアＳｉＮを形成した場合、ＳｉＮ膜中から活性水素が放出され、この活性水素がゲート絶縁膜としてのトンネル酸化膜（ＳｉＯ2 ）に入り、ダングリングボンドを増加させて電荷保持特性を劣化させる。パッシベーション膜についても同様であり、ＳｉＮ膜中から放出される活性水素が、電荷保持特性劣化をもたらす。従って、活性水素を放出させないＳｉＮ膜が求められる。
【００１３】
一方、活性水素ではなく、Ｈ2 分子という形態での水素放出は好ましい。Ｈ2 分子は、Ｓｉの未結合手に対し、効果的に水素終端を行うことで、電子トラップサイトを低減させる。さらには、ｐｎ接合のジャンクションリーク低減の効果もある。
【００１４】
本発明者らこのような推測に基づき鋭意研究及び各種実験を繰り返した結果、ＳｉＮ膜中のＮ−Ｈ結合量とＳｉ−Ｈ結合量との割合を調整することで、活性水素の放出を抑制し、またＨ2 分子を効果的に放出することで、不揮発性メモリセルの電荷保持特性向上を行えることを見出した。以下、本発明の詳細を図示の実施形態によって説明する。
【００１５】
（実施形態）
図１（ａ）（ｂ）は、本発明の一実施形態に係わる不揮発性半導体記憶装置、特にＮＡＮＤ型フラッシュメモリのセルアレイ構造を説明するためのもので、（ａ）は平面図、（ｂ）は回路構成図である。
【００１６】
フローティングゲート（浮遊ゲート電極）とコントロールゲート（制御ゲート電極）を有するｎチャネルのＭＯＳＦＥＴからなる複数個のセルトランジスタＣＧ１〜ＣＧｎが直列に接続され、一端側のドレインが選択用のｎチャネルＭＯＳトランジスタＳＧ１を介してビット線ＢＬに、他端側のソースが選択用のｎチャネルＭＯＳトランジスタＳＧ２を介してソース線Ｓに接続されている。
【００１７】
上記各トランジスタは同一のウエル基板上に形成されており、セルトランジスタＣＧ１〜ＣＧｎの制御ゲート電極は行方向に連続的に配列されたワード線ＷＬ１〜ＷＬｎに接続されており、選択トランジスタＳＧ１の制御ゲート電極は選択線ＳＬ１に、選択トランジスタＳＧ２の制御ゲート電極は選択線ＳＬ２に接続されている。また、ワード線ＷＬの一端は、メタル配線を介して周辺回路との接続パッドを有しており、ワード線ＷＬは素子分離絶縁膜上に形成された構造になっている。
【００１８】
次に、図２及び図３を参照して、本実施形態のメモリセルアレイの構造及び製造工程について説明する。図２は、図１の矢視Ｂ−Ｂ’断面に相当する図であり、図３は図１の矢視Ａ−Ａ’断面に相当する図である。
【００１９】
まず、図２（ａ）に示すように、シリコン基板１１上に熱酸化法を用いてシリコン酸化膜を形成した後、ＮＨ3 ガスを用いてこのシリコン酸化膜を窒化してシリコン酸窒化膜１２を形成する。このシリコン酸窒化膜１２は第１ゲート絶縁膜として働き、一般にトンネル絶縁膜と称される。続いて、シリコン酸窒化膜１２上にＣＶＤ法を用いて非晶質シリコン膜１３，シリコン窒化膜１４，及びシリコン酸化膜１５を順に堆積する。非晶質シリコン膜１３は第１ゲート電極であり、一般にフローティングゲート（浮遊ゲート電極）と呼ばれる。ここで、シリコン窒化膜１４としては、従来と同様のＤＣＳ−ＳｉＮでも良いし、後述するようなＳｉ−Ｈ結合量が３×１０21／ｃｍ3 、Ｎ−Ｈ結合量が３×１０21／ｃｍ3 のＨＣＤ−ＳｉＮとしても良い。さらには、シリコン窒化膜１４中に酸素を含んでも良い。
【００２０】
次いで、図２（ｂ）に示すように、フォトレジスト（図示せず）を用いたリソグラフィー法によりシリコン酸化膜１５を選択的にエッチングした後、シリコン酸化膜１５をマスクにシリコン窒化膜１４，非晶質シリコン膜１３，及びシリコン酸窒化膜１２を選択エッチングする。さらに、シリコン基板１１の表面部を選択エッチングしてトレンチを形成する。
【００２１】
次いで、図２（ｃ）に示すように、シリコン基板１１に形成されたトレンチの内壁を酸化した後に、プラズマＣＶＤ法によりシリコン酸化膜からなる埋め込み絶縁膜１６を堆積する。続いて、この埋め込み絶縁膜１６をＣＭＰ法によりシリコン窒化膜１４上までポリッシュして平坦化する。
【００２２】
次いで、図２（ｄ）に示すように、エッチング処理で埋め込み絶縁膜１６の高さを低くした後、シリコン窒化膜１４を剥離するためのウェット処理を行う。このようにして素子分離構造を形成した後に、フローティングゲート１３上及び埋め込み絶縁膜１６上に、シリコン酸化膜，シリコン窒化膜，又はシリコン酸窒化膜からなる絶縁膜１７を形成する。この絶縁膜１７は第２ゲート絶縁膜として機能し、一般に電極間絶縁膜と称される。
【００２３】
次いで、図２（ｅ）に示すように、第２ゲート絶縁膜１７上にＬＰＣＶＤ法を用いて非晶質シリコン膜１８を形成する。この非晶質シリコン膜１８は第２ゲート電極となり、一般にコントロールゲート（制御ゲート電極）と称される。続いて、コントロールゲート１８上にＬＰＣＶＤ法でシリコン窒化膜１９を形成する。
【００２４】
次いで、図３（ａ）に示すように、フォトレジスト（図示せず）を用いたリソグラフィー法によりシリコン窒化膜１９を選択エッチングした後、このシリコン窒化膜１９をマスクにしてコントロールゲート１８、第２ゲート絶縁膜１７及びフローティングゲート１３を順次、垂直方向にエッチングする。
【００２５】
次いで、図３（ｂ）に示すように、ゲート端でのリーク電流を抑制し、ＲＩＥエッチングによるゲート電極を介してゲート酸化膜に導入されたダメージを回復させるなどの目的で、熱酸化法を用いてゲート部の側壁にシリコン酸化膜２１を形成する。一般に、この酸化工程は後酸化工程と呼ばれ、この際に形成される酸化膜２１は後酸化膜と称される。この後酸化膜２１を形成した後、ソース／ドレイン領域２２を形成するためにイオン注入によってイオンをシリコン基板１１内に打込み、熱アニールにより活性化させる。
【００２６】
次いで、図３（ｃ）に示すように、隣接するゲート間を、主にＳｉＯ2 からなる層間絶縁膜２３により埋め込む。
【００２７】
次いで、図３（ｄ）に示すように、コントロールゲート１８上のシリコン窒化膜１９を剥離した後、コントロールゲート１８上に選択的にコバルトシリサイド膜２５を形成する。具体的には、コントロールゲート１８及び層間絶縁膜２３上の全面にＣｏ膜を形成した後、熱処理を施してシリサイド化し、シリサイド化せずに残ったＣｏ膜を除去することにより、コントロールゲート１８上のみにＣｏＳｉ膜２５を形成する。
【００２８】
次いで、図３（ｅ）に示すように、層間絶縁膜２３及びコバルトシリサイド膜２５上に、本実施形態の特徴であるシリコン窒化膜２６を形成する。即ち、２層ゲート構成の不揮発性メモリセルの表面部を覆うバリア絶縁膜として、ＣＶＤ法によりシリコン窒化膜（被覆絶縁膜）２６を形成する。これ以降は、ＢＥＯＬの多層配線工程に移るが、図では省略する。
【００２９】
ここで、本実施形態の特徴であるバリア絶縁膜としてのシリコン窒化膜２６に、Ｓｉ−Ｈ結合量が３×１０21／ｃｍ3 、Ｎ−Ｈ結合量が３×１０21／ｃｍ3 の窒化膜を用いた。それぞれの密度は、ＦＴ−ＩＲ（Fourier Transform Infrared）法を用いて定量化した。結合量を上記のように設定するには、シリコン窒化膜成膜時の原料として、従来のＤＣＳに代えてヘキサクロルジシラン（ＨＣＤ：Ｓｉ2 Ｃｌ6 ）を用いると共に、ガス流量条件と温度条件を調整することにより行った。以下、上記の方法で形成された窒化膜をＨＣＤ−ＳｉＮと略して記す。
【００３０】
具体的には、５５０℃のＬＰ−ＣＶＤ（Low Pressure - Chemical Vapor Deposition）炉内に、ＨＣＤガスを３０sccm、ＮＨ3 ガスを１．２slm 流入させ、炉の圧力を５０Ｐａに保った状態でＨＣＤ−ＳｉＮを成膜している。成膜の温度を４５０℃〜６５０℃程度の範囲で変化させることにより、Ｓｉ−Ｈ結合量とＮ−Ｈ結合量との比を変化させることが可能である。
さらには、ＰＥ（Plasma Enhanced）−ＣＶＤ法を用いても、原料ガスのＳｉＨ4 とＮＨ3 のガス流量比を変化させることで、上記と同様にＳｉ−Ｈ結合量とＮ−Ｈ結合量との比を変化させることが可能である。
【００３１】
図４に、Ｎ−Ｈ結合量とＳｉ−Ｈ結合量との比が、メモリセル部の信頼性パラメータに与える影響を示す。縦軸は、ＮＡＮＤフラッシュメモリにおいて書き込みと消去を１００万回繰り返した際のしきい値変動量（Endurance特性）、横軸は、Ｎ−Ｈ結合量とＳｉ−Ｈ結合量との比（Ｎ−Ｈ／Ｓｉ−Ｈ）である。書き込みと消去を繰り返すと、トンネル絶縁膜中に電子がトラップされて、しきい値が上昇する。縦軸は、電子のトラップされた量を示す指標となる。トンネル絶縁膜中に電子がトラップされるということは、トラップされた電子がデトラップされる確率も増加する。つまり、縦軸のしきい値上昇をなるべく抑止することが信頼性向上に向けての一つの要素となる。
【００３２】
図４より、Ｎ−Ｈ結合量とＳｉ−Ｈ結合量との比が３以下だと、しきい値変動量が低く抑えられるのが分かる。Ｎ−Ｈ結合量とＳｉ−Ｈ結合量との比が１に近い膜の場合、その膜に対して熱工程をかけると、Ｎ−Ｈ  ＋  Ｓｉ−Ｈ  →  Ｓｉ−Ｎ  ＋  Ｈ2 と、Ｓｉ−Ｈ結合と隣接するＮ−Ｈ結合との反応から効果的にＨ2 分子が放出される。発生したＨ2 分子により、トンネル絶縁膜としてのシリコン酸窒化膜１２の欠陥、又はシリコン基板１１とシリコン酸窒化膜１２との界面の準位を修復するものと推測される。
【００３３】
また、上記の現象は、メモリセル部の表面を覆うバリア絶縁膜２６がシリコン窒化膜の場合に限らず、シリコン酸窒化膜に関しても同様に云えることである。シリコン酸窒化膜の場合にも、上記と同様に、Ｎ−Ｈ結合量とＳｉ−Ｈ結合量との比が３以下でしきい値変動量が低く抑えられるのが確認された。さらに、トンネル絶縁膜１２の膜種には関係なく、シリコン酸窒化膜に限らず、シリコン酸化膜の場合も同様の現象が確認された。
【００３４】
このように、Ｎ−Ｈ結合量とＳｉ−Ｈ結合量との比がメモリセル部の信頼性に影響していることは従来全く認識されておらず、本発明者らの鋭意研究によって初めて見出されたものである。さらに、Ｎ−Ｈ結合量とＳｉ−Ｈ結合量との比を３以下に設定することによりってメモリセル部のしきい値変動量が低く抑えられるのは、本発明者らの実験によって初めて見出されたものである。なお、Ｎ−Ｈ結合量とＳｉ−Ｈ結合量の比は、マージンをみて２以下だとさらに好ましい。
【００３５】
それに対して、Ｎ−Ｈ結合量とＳｉ−Ｈ結合量との比が大きい膜の場合、Ｓｉ−Ｈ結合と隣接するＮ−Ｈ結合との反応からＨ2 分子も放出されるが、それよりも絶対量が多いＮ−Ｈ結合から水素ラジカルが乖離し、逆にトンネル絶縁膜１２を傷めることになる。ちなみに現状の半導体プロセスにおいて良く用いられているＤＣＳ−ＳｉＮの場合、Ｎ−Ｈ結合量は７×１０21／ｃｍ3 、Ｓｉ−Ｈ結合量は１×１０21／ｃｍ3 程度であり、結合量の比は成膜条件に依存するが、７〜１０程度である。このようなＤＣＳ−ＳｉＮの場合、そのままではしきい値変動量が大きく、従って活性水素を低減するために、ウェット雰囲気での高温熱処理を行うことが必要であった。
【００３６】
一方、本実施形態のようにＮ−Ｈ結合量とＳｉ−Ｈ結合量との比を３以下にした膜の場合、そのままでも水素ラジカルの発生が少ないため、ウェット雰囲気での高温熱処理工程を削減することが可能となる。このような高温熱処理工程が不要となるのは、プロセスの簡略化が可能になると共に、既に形成された各層におけるダメージを抑制できるという点で極めて有効な効果である。
【００３７】
また、図５は、Ｎ−Ｈ結合量とＳｉ−Ｈ結合量との比を２にした際の、１００万回書き込みと消去を繰り返した後のしきい値変動量（ΔＶth）とＮ−Ｈ結合量との関係を示す図である。Ｎ−Ｈ結合量が４×１０21／ｃｍ3 以下であるとΔＶthは２．０以下と小さく、Ｎ−Ｈ結合量が２×１０21／ｃｍ3 を超えるとΔＶthが急激に上昇している。さらに、Ｎ−Ｈ結合量とＳｉ−Ｈ結合量との比を１〜３の範囲で代えても同様の結果が得られた。従って、Ｎ−Ｈ結合量とＳｉ−Ｈ結合量との比を３以下にし、且つＮ−Ｈ結合量を４×１０21／ｃｍ3 以下に設定すると更に有用であることが分かる。
【００３８】
このように本実施形態によれば、Ｎ−Ｈ結合量とＳｉ−Ｈ結合量との比が３以下のシリコン窒化膜（ＨＣＤ−ＳｉＮ）をメモリセルのバリア絶縁膜として用いることにより、ＨＣＤ−ＳｉＮからの活性水素の放出を抑制することができ、不揮発性半導体メモリセルの電荷保持特性を向上させることができる。また、ＨＣＤ−ＳｉＮは低温で形成できることから、制御ゲート電極として低抵抗のコバルトシリサイドやニッケルシリサイド等を用いた場合にも、ＳｉＮ膜の形成により高い熱工程を嫌うシリサイドにダメージを与えることがない。これは、低抵抗のシリサイドを用いる際に有効な効果である。
【００３９】
（変形例）
なお、本発明は上述した実施形態に限定されるものではない。実施形態では、Ｎ−Ｈ結合量とＳｉ−Ｈ結合量との比が３以下のシリコン窒化膜をバリア絶縁膜に用いた例を説明したが、バリア絶縁膜に限らずＬＳＩの最上層として用いているパッシベーション膜に適用することもできる。また、本発明のシリコン窒化膜は、電界効果トランジスタの側壁膜や配線工程形成前の拡散防止膜として用いることも可能である。さらに、本発明は必ずしもシリコン窒化膜に限らずシリコン酸窒化膜に適用することも可能である。
【００４０】
また、メモリセルの構造は必ずしも浮遊ゲート電極と制御ゲート電極を有する２層ゲート構成に限るものではなく、トンネル絶縁膜を有する各種の不発性メモリセルに適用することができる。その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。
【図面の簡単な説明】
【００４１】
【図１】本発明の一実施形態に係わるＮＡＮＤ型フラッシュメモリのセルアレイ構造と回路構成を示す図。
【図２】図１のＮＡＮＤ型フラッシュメモリの製造工程を説明するためのもので、図１の矢視Ｂ−Ｂ’断面図。
【図３】図１のＮＡＮＤ型フラッシュメモリの製造工程を説明するためのもので、図１の矢視Ａ−Ａ’断面図。
【図４】Ｎ−Ｈ結合量とＳｉ−Ｈ結合量との比が、しきい値変動量特性に与える影響を示す特性図。
【図５】Ｎ−Ｈ結合量が、しきい値変動量特性に与える影響を示す特性図。
【符号の説明】
【００４２】
１１…シリコン基板
１２…シリコンオキシナイトライド膜（トンネル絶縁膜）
１３…非晶質シリコン膜（浮遊ゲート電極）
１４…シリコン窒化膜
１５…シリコン酸化膜
１６…埋め込み絶縁膜
１７…シリコン酸化膜（電極間絶縁膜）
１８…非晶質シリコン膜（制御ゲート電極）
１９…シリコン窒化膜
２１…シリコン酸化膜
２２…ソース／ドレイン領域
２３…層間絶縁膜
２５…コバルトシリサイド膜
２６…シリコン窒化膜（被覆絶縁膜）
【図１】
2008166518.tif 000003
【図２】
2008166518.tif 000004
【図３】
2008166518.tif 000005
【図４】
2008166518.tif 000006
【図５】
2008166518.tif 000007