(57)【要約】【課題】半導体素子の搭載領域に配置された端子電極を有効に利用することができる基板の製造方法及びこうした基板を用いた半導体パッケージの製造方法を提供する。【解決手段】複数の互いに独立した端子電極１１を備える基板の製造方法において、複数の互いに独立した貫通孔１を有するリードフレームベース材２を形成し、貫通孔に導電性ペースト７を充填することにより端子電極を形成すると共に、半導体素子の搭載領域に形成される端子電極から半導体素子の非搭載領域に引き出される引き出し配線１２を形成する。また、その後に半導体素子１３を搭載し、ワイヤーボンディング作業を行なった後にモールド樹脂１５によって封止を行なう。【選択図】図１
2008182137.tif 000002
【特許請求の範囲】
【請求項１】
複数の互いに独立した端子電極を備える基板の製造方法において、
複数の互いに独立した貫通孔を有する絶縁基板を形成する工程と、
前記貫通孔に導電材料を充填することにより端子電極を形成すると共に、半導体素子の搭載領域に形成される前記端子電極から半導体素子の非搭載領域に引き出される引き出し配線を形成する工程とを備える
ことを特徴とする基板の製造方法。
【請求項２】
前記端子電極は、外部基板と接続する端部が前記絶縁基板よりも突出して形成する
ことを特徴とする請求項１に記載の基板の製造方法。
【請求項３】
複数の互いに独立した端子電極を備える基板の製造方法において、
複数の互いに独立した貫通孔を有する絶縁基板を形成する工程と、
前記貫通孔に対応する領域に開口部が形成されると共に、半導体素子の搭載領域に対応する領域に形成された前記開口部から半導体素子の非搭載領域に対応する領域に引き出す引き出し開口部が形成されたマスク体を前記絶縁基板の一方側に配置する工程と、
前記貫通孔、前記開口部及び前記引き出し開口部に導電材料を充填する工程とを備える
ことを特徴とする基板の製造方法。
【請求項４】
前記貫通孔に対応する領域に有底の凹部が形成された支持体を前記絶縁基板の他方側に配置する工程を備える
ことを特徴とする請求項３に記載の基板の製造方法。
【請求項５】
複数の互いに独立した端子電極を備える基板の製造方法において、
複数の互いに独立した貫通孔を有すると共に、半導体素子の搭載領域に位置する貫通孔から半導体素子の非搭載領域に引き出す引き出し開口部が形成された絶縁基板を形成する工程と、
前記貫通孔及び前記引き出し開口部に導電材料を充填する工程とを備える
ことを特徴とする基板の製造方法。
【請求項６】
前記貫通孔に対応する領域に有底の凹部が形成された支持体を配置する工程を備える
ことを特徴とする請求項５に記載の基板の製造方法。
【請求項７】
複数の互いに独立した端子電極を有する基板と、該基板に搭載されると共に前記端子電極と接続された半導体素子と、該半導体素子を封止する封止樹脂とを備える半導体パッケージの製造方法において、
複数の互いに独立した貫通孔を有する絶縁基板を形成する工程と、
前記貫通孔に導電材料を充填することにより端子電極を形成すると共に、半導体素子の搭載領域に形成される前記端子電極から半導体素子の非搭載領域に引き出される引き出し配線を形成する工程と、
半導体素子を搭載する工程と、
前記半導体素子を樹脂封止する工程とを備える
ことを特徴とする半導体パッケージの製造方法。
【請求項８】
複数の互いに独立した端子電極を有する基板と、該基板に搭載されると共に前記端子電極と接続された半導体素子と、該半導体素子を封止する封止樹脂とを備える半導体パッケージの製造方法において、
複数の互いに独立した貫通孔を有する絶縁基板を形成する工程と、
前記貫通孔の形成領域に対応する領域に開口部が形成されると共に、半導体素子の搭載領域に対応する領域に形成された前記開口部から半導体素子の非搭載領域に対応する領域に引き出す引き出し開口部が形成されたマスク体を前記絶縁基板の一方側に配置する工程と、
前記貫通孔、前記開口部及び前記引き出し開口部に導電材料を充填する工程と、
半導体素子を搭載する工程と、
前記半導体素子を樹脂封止する工程とを備える
ことを特徴とする半導体パッケージの製造方法。
【請求項９】
複数の互いに独立した端子電極を有する基板と、該基板に搭載されると共に前記端子電極と接続された半導体素子と、該半導体素子を封止する封止樹脂とを備える半導体パッケージの製造方法において、
複数の互いに独立した貫通孔を有すると共に、半導体素子の搭載領域に位置する貫通孔から半導体素子の非搭載領域に引き出す引き出し開口部が形成された絶縁基板を形成する工程と、
前記貫通孔及び前記引き出し開口部に導電材料を充填する工程と、
半導体素子を搭載する工程と、
前記半導体素子を樹脂封止する工程とを備える
ことを特徴とする半導体パッケージの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は基板の製造方法及び半導体パッケージの製造方法に関する。詳しくは、半導体素子の搭載領域に配置された端子電極から半導体素子の非搭載領域に引き出し配線を引き出すことによって、半導体素子の搭載領域に配置された端子電極の有効活用を図ろうとした基板の製造方法及びこうした基板を用いた半導体パッケージの製造方法に係るものである。
【背景技術】
【０００２】
従来、半導体パッケージは、金属板を精密プレスによる打ち抜きやエッチングによって所望のパターンが形成され、半導体素子を固定するためのダイパッド１０１や複数のリード１０２を有する図３で示す様なリードフレーム１０３を使用し、リードフレームのダイパッド上に半導体素子を固定すると共に、半導体素子とリードの先端部（端子電極）をワイヤーボンディングした後、半導体素子やボンディングワイヤーを含むリード内側を絶縁性の樹脂で封止し、不要なリードフレーム部分を切断除去すると共に、パッケージから突出するリードを切断することによって製造されていた（例えば、特許文献１参照。）。
【０００３】
ここで、近年、端子電極の多列化が求められており、図４で示す様にリードとリードとの間に補助リード１０４を形成し、この補助リードの先端部１０５を端子電極として機能させることによって端子電極の多列化を実現していた。
【０００４】
ところが、この端子電極の多列化方法では、リードとリードとの間に補助リードを形成するためにリードの間隔を広げる必要があり、半導体パッケージの小型化の要求に応じることが困難であった。なお、補助リードを形成して端子電極の多列化を図る方法では技術的な問題から２列が限界であった。
更に、補助リードの形成も極めて困難であり、組み立てコストが増加してしまうという不都合もあった。
【０００５】
これらの点に鑑みて、容易に端子電極の多列化が可能である半導体パッケージとして、図５で示す様に、複数の互いに独立した端子電極１０６の上に半導体素子１０７が配置され、半導体素子と端子電極がボンディングワイヤー１０８で接続されると共に、半導体素子及び端子電極が樹脂材料１０９によって封止された半導体パッケージが提案されている（例えば、特許文献２参照。）。
【０００６】
【特許文献１】特開２００２−２８０４９３号公報
【特許文献２】特開２００４−２６６１９５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記した半導体パッケージは、半導体素子を搭載した領域に配置した端子電極と半導体素子とをワイヤーボンド接続を行なうことが困難であり、これら半導体素子を搭載した領域に配置した端子電極は信号用の端子として使用することができないこととなる。従って、無駄な端子電極が存在することとなり、半導体パッケージの小型化の妨げの一因にもなっている。
【０００８】
本発明は以上の点に鑑みて創案されたものであって、半導体素子の搭載領域に配置された端子電極を有効に利用することができる基板の製造方法及びこうした基板を用いた半導体パッケージの製造方法を提供することを目的とするものである。
【課題を解決するための手段】
【０００９】
上記の目的を達成するために、本発明に係る基板は、複数の互いに独立した端子電極を備える基板の製造方法において、複数の互いに独立した貫通孔を有する絶縁基板を形成する工程と、前記貫通孔に導電材料を充填することにより端子電極を形成すると共に、半導体素子の搭載領域に形成される前記端子電極から半導体素子の非搭載領域に引き出される引き出し配線を形成する工程とを備える。
【００１０】
ここで、貫通孔に導電材料を充填することにより端子電極を形成すると共に、半導体素子の搭載領域に形成される端子電極から半導体素子の非搭載領域に引き出される引き出し配線を形成することによって、半導体素子の搭載領域に形成された端子電極と半導体素子との電気的接続が可能となり、半導体素子の搭載領域に形成された端子電極を信号用の端子として使用することができる。
また、複数の互いに独立した貫通孔を有する絶縁基板を形成し、この貫通孔に導電材料を充填することにより端子電極を形成しているために、極めて容易に端子電極を形成することができる。即ち、個々に製造した端子電極を配置したり、導電体層をエッチングや機械加工といった方法を用いて端子電極を形成したりする方法が考えられるが、これらの方法と比較すると、絶縁基板の貫通孔に導電材料を充填することにより端子電極を形成する方法は極めて容易である。
【００１１】
また、本発明に係る基板は、複数の互いに独立した端子電極を備える基板の製造方法において、複数の互いに独立した貫通孔を有する絶縁基板を形成する工程と、前記貫通孔に対応する領域に開口部が形成されると共に、半導体素子の搭載領域に対応する領域に形成された前記開口部から半導体素子の非搭載領域に対応する領域に引き出す引き出し開口部が形成されたマスク体を前記絶縁基板の一方側に配置する工程と、前記貫通孔、前記開口部及び前記引き出し開口部に導電材料を充填する工程とを備える。
【００１２】
ここで、貫通孔、開口部及び引き出し開口部に導電材料を充填することによって、端子電極及び半導体素子の搭載領域に形成される端子電極から半導体素子の非搭載領域に引き出される引き出し配線を形成することができ、半導体素子の搭載領域に形成された端子電極と半導体素子との電気的接続が可能となり、半導体素子の搭載領域に形成された端子電極を信号用の端子として使用することができる。
【００１３】
また、本発明に係る基板は、複数の互いに独立した端子電極を備える基板の製造方法において、複数の互いに独立した貫通孔を有すると共に、半導体素子の搭載領域に位置する貫通孔から半導体素子の非搭載領域に引き出す引き出し開口部が形成された絶縁基板を形成する工程と、前記貫通孔及び前記引き出し開口部に導電材料を充填する工程とを備える。
【００１４】
ここで、貫通孔及び引き出し開口部に導電材料を充填することによって、端子電極及び半導体素子の搭載領域に形成される端子電極から半導体素子の非搭載領域に引き出される引き出し配線を形成することができ、半導体素子の搭載領域に形成された端子電極と半導体素子との電気的接続が可能となり、半導体素子の搭載領域に形成された端子電極を信号用の端子として使用することができる。
【００１５】
また、上記の目的を達成するために、本発明に係る半導体パッケージの製造方法は、複数の互いに独立した端子電極を有する基板と、該基板に搭載されると共に前記端子電極と接続された半導体素子と、該半導体素子を封止する封止樹脂とを備える半導体パッケージの製造方法において、複数の互いに独立した貫通孔を有する絶縁基板を形成する工程と、前記貫通孔に導電材料を充填することにより端子電極を形成すると共に、半導体素子の搭載領域に形成される前記端子電極から半導体素子の非搭載領域に引き出される引き出し配線を形成する工程と、半導体素子を搭載する工程と、前記半導体素子を樹脂封止する工程とを備える。
【００１６】
ここで、貫通孔に導電材料を充填することにより端子電極を形成すると共に、半導体素子の搭載領域に形成される端子電極から半導体素子の非搭載領域に引き出される引き出し配線を形成することによって、半導体素子の搭載領域に形成された端子電極と半導体素子との電気的接続が可能となり、半導体素子の搭載領域に形成された端子電極を信号用の端子として使用することができる。
【００１７】
また、本発明に係る半導体パッケージの製造方法は、複数の互いに独立した端子電極を有する基板と、該基板に搭載されると共に前記端子電極と接続された半導体素子と、該半導体素子を封止する封止樹脂とを備える半導体パッケージの製造方法において、複数の互いに独立した貫通孔を有する絶縁基板を形成する工程と、前記貫通孔の形成領域に対応する領域に開口部が形成されると共に、半導体素子の搭載領域に対応する領域に形成された前記開口部から半導体素子の非搭載領域に対応する領域に引き出す引き出し開口部が形成されたマスク体を前記絶縁基板の一方側に配置する工程と、前記貫通孔、前記開口部及び前記引き出し開口部に導電材料を充填する工程と、半導体素子を搭載する工程と、前記半導体素子を樹脂封止する工程とを備える。
【００１８】
ここで、貫通孔、開口部及び引き出し開口部に導電材料を充填することによって、端子電極及び半導体素子の搭載領域に形成される端子電極から半導体素子の非搭載領域に引き出される引き出し配線を形成することができ、半導体素子の搭載領域に形成された端子電極と半導体素子との電気的接続が可能となり、半導体素子の搭載領域に形成された端子電極を信号用の端子として使用することができる。
【００１９】
また、本発明に係る半導体パッケージの製造方法は、複数の互いに独立した端子電極を有する基板と、該基板に搭載されると共に前記端子電極と接続された半導体素子と、該半導体素子を封止する封止樹脂とを備える半導体パッケージの製造方法において、複数の互いに独立した貫通孔を有すると共に、半導体素子の搭載領域に位置する貫通孔から半導体素子の非搭載領域に引き出す引き出し開口部が形成された絶縁基板を形成する工程と、前記貫通孔及び前記引き出し開口部に導電材料を充填する工程と、半導体素子を搭載する工程と、前記半導体素子を樹脂封止する工程とを備える。
【００２０】
ここで、貫通孔及び引き出し開口部に導電材料を充填することによって、端子電極及び半導体素子の搭載領域に形成される端子電極から半導体素子の非搭載領域に引き出される引き出し配線を形成することができ、半導体素子の搭載領域に形成された端子電極と半導体素子との電気的接続が可能となり、半導体素子の搭載領域に形成された端子電極を信号用の端子として使用することができる。
【発明の効果】
【００２１】
上記した本発明の基板の製造方法によって得られる基板及び半導体パッケージの製造方法で得られる半導体パッケージでは、半導体素子の搭載領域に形成された端子電極を有効に利用することができ、無駄な端子電極が減少し、半導体パッケージの小型化を図ることができると共に、極めて容易に端子電極を形成することができる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施の形態について図面を参照しながら説明し、本発明の理解に供する。
【００２３】
図１は本発明を適用した半導体パッケージの製造方法の一例を説明するための模式図である。
本発明を適用した半導体パッケージの製造方法の一例では、先ず、汎用のトランスファーモールド技術を用いて、所定の間隔で規則的に整列した貫通孔１を有するエポキシ樹脂から成るリードフレームベース材２を形成する（図１（ａ）参照。）。なお、リードフレームベース材は絶縁基板の一例である。
【００２４】
次に、図１（ｂ）で示す様に、メタルマスク５とメタル治具６によってリードフレームベース材を挟み込む。続いて、銀ペースト等の導電性ペースト７をメタルマスク上に載せ、スキージにより印刷を行なう。ここで、メタルマスクには、リードフレームベース材の貫通孔に対応した開口部８が形成されると共に、半導体素子の搭載領域に対応する領域に形成された開口部から半導体素子の非搭載領域に対応する領域に引き出す引き出し開口部９が形成されている。また、メタル治具には、リードフレームベース材の貫通孔に対応した有底の凹部１０が形成されている。
【００２５】
ここで、本実施例では有底の凹部が形成されたメタル治具を用いた場合を例に挙げて説明を行なっているが、メタル治具には必ずしも凹部が形成されている必要は無く、平板状のメタル治具であっても良い。
但し、凹部が形成されたメタル治具を用いることによって、端子電極の外部基板接続端部をリードフレーム材よりも突出させることができるために、凹部が形成されたメタル治具を用いた方が好ましい。
【００２６】
次に、メタルマスクを剥がした状態でリードフレームベース材及びメタル治具をオーブン等で加熱を行なうことによって導電性ペーストを硬化する。続いて、メタル治具を剥がすことによって、所定の間隔で規則的に整列した端子電極１１を形成すると共に、半導体素子の搭載領域に形成された端子電極から半導体素子の非搭載領域に引き出される引き出し配線１２を形成する（図１（ｃ）参照。）。
【００２７】
その後、半導体素子１３を搭載し、半導体素子と端子電極とを金細線からなるボンディングワイヤー１４によって電気的に接続すると共に、半導体素子と引き出し配線とを金細線からなるボンディングワイヤー１４によって電気的に接続するワイヤーボンディング作業を行う（図１（ｄ）参照。）。続いて、汎用のトランスファーモールド技術を用いて半導体素子、ボンディングワイヤー及び端子電極をモールド樹脂１５によって封止を行うことで半導体パッケージを得ることができる（図１（ｅ）参照。）。
【００２８】
図２は本発明を適用した半導体パッケージの製造方法の他の一例を説明するための模式図である。
本発明を適用した半導体パッケージの製造方法の他の一例を説明するための模式図である。
本発明を適用した半導体パッケージの製造方法の他の一例では、先ず、平板状のエポキシ樹脂から成る絶縁体に機械加工技術（例えばパンチング）を用いて、所定の間隔で規則的に整列した貫通孔１を有すると共に、半導体素子の搭載領域に形成された貫通孔から半導体素子の非搭載領域に引き出す引き出し凹部２０を有するリードフレームベース材２を形成する（図２（ａ）参照。）。なお、リードフレームベース材は絶縁基板の一例である。
【００２９】
次に、図２（ｂ）で示す様に、メタル治具６をリードフレームの下側に配置し、銀ペースト等の導電性ペースト７をリードフレームベース材上に載せ、スキージにより印刷を行なう。ここで、メタル治具には、リードフレームベース材の貫通孔の形成領域に対応した有底の凹部１０が形成されている。
【００３０】
次に、リードフレームベース材及びメタル治具をオーブン等で加熱を行なうことによって導電性ペーストを硬化する。続いて、メタル治具を剥がすことによって、所定の間隔で規則的に整列した端子電極を形成すると共に、半導体素子の搭載領域に形成された端子電極から半導体素子の非搭載領域に引き出される引き出し配線を形成する（図２（ｃ）参照。）。
【００３１】
その後、半導体素子１３を搭載し、半導体素子と端子電極とを金細線からなるボンディングワイヤー１４によって電気的に接続するワイヤーボンディング作業を行なう（図２（ｄ）参照。）。続いて、汎用のトランスファーモールド技術を用いて半導体素子、ボンディングワイヤー及び端子電極をモールド樹脂１５によって封止を行うことで半導体パッケージを得ることができる（図２（ｅ）参照。）。
【００３２】
なお、上記した本発明を適用した半導体パッケージの製造方法では、半導体パッケージの中に単一の半導体素子が搭載された半導体パッケージを例に挙げて説明を行なったが、本発明はこの様な半導体パッケージに限定されることは無く、リードフレームベース材に２つの半導体素子が搭載された半導体パッケージや、リードフレームベース材に搭載された半導体素子の上に絶縁膜を介して更に半導体素子を搭載した様な半導体パッケージ等の様に、半導体パッケージの中に複数の半導体素子が搭載された半導体パッケージを製造しても良い。
【００３３】
上記した本発明を適用した半導体パッケージの製造方法で得られる半導体パッケージでは、半導体素子の搭載領域に形成された端子電極から半導体素子の非搭載領域に引き出された引き出し配線が形成され、半導体素子と引き出し配線がボンディングワイヤーによって電気的に接続されることによって、半導体素子の搭載領域に形成された端子電極も信号用の端子として使用することができる。そして、半導体素子の搭載領域に形成された端子電極を有効に利用することによって、即ち、無駄な端子電極を無くすことによって、半導体パッケージの小型化を実現することができる。
【００３４】
また、本発明を適用した半導体パッケージの製造方法では、開口部及び引き出し開口部が形成されたメタルマスク上に導電性ペーストを載せてスキージにより印刷を行なった後に、導電性ペーストを硬化させることによって端子電極及び引き出し配線を形成することができ、極めて容易に端子電極及び引き出し配線を形成することができる。
【００３５】
更に、本発明を適用した半導体パッケージの製造方法で得られる半導体パッケージでは、図中符合Ａで示す端子電極の外部基板接続端部をリードフレームベース材よりも突出させることによって、半導体パッケージの下面と端子電極の外部基板接続端部との距離である図中符合Ｂで示すスタンドオフを大きくとることができる。よって半導体パッケージを外部基板に実装する際に外部基板に付着した異物による半導体パッケージの浮き上がりを低減でき、端子電極のテンプラ不良を抑制することができる。
【００３６】
また、端子電極の外部基板接続端部をリードフレームベース材よりも突出させることによって、半導体パッケージをはんだ等を用いて実装基板に搭載した場合に、アンカー効果により端子電極とはんだ等との接続性が向上し、半導体パッケージの接続信頼性の向上が期待できる。
【００３７】
なお、本発明を適用した半導体パッケージの製造方法の一例では、開口部及び引き出し開口部が形成されたメタルマスクを介して導電性ペーストをスキージにより印刷しているのに対して、本発明を適用した半導体パッケージの製造方法の他の一例では、メタルマスクを介することなく導電性ペーストをスキージにより印刷しており、本発明を適用した半導体パッケージの製造方法の一例で得られる半導体パッケージは端子電極及び引き出し配線はリードフレームベース材から上方に突出した状態をなしているのに対して、本発明を適用した半導体パッケージの製造方法の他の一例で得られる半導体パッケージは端子電極及び引き出し配線はリードフレーム材から上方に突出していない。従って、本発明を適用した半導体パッケージの製造方法の他の一例で得られる半導体パッケージの方が半導体素子の搭載の面では優れていると考えられる。
【００３８】
一方、本発明を適用した半導体パッケージの製造方法の一例では、貫通孔が形成されたリードフレームベース材を使用するのに対して、本発明を適用した半導体パッケージの製造方法の他の一例では、貫通孔及び引き出し開口部が形成されたリードフレームベース材を使用しており、本発明を適用した半導体パッケージの製造方法の一例がリードフレームベース材の形成過程が容易であるという面で優れていると考えられる。
なお、本発明を適用した半導体パッケージの製造方法の一例では、引き出し開口部が形成されたメタルマスクを使用する必要があるが、リードフレームベース材に引き出し開口部を形成することと比較するとメタルマスクに引き出し開口部を形成することは一般に容易であると考えられる。
【図面の簡単な説明】
【００３９】
【図１】本発明を適用した半導体パッケージの製造方法の一例を説明するための模式図である。
【図２】本発明を適用した半導体パッケージの製造方法の他の一例を説明するための模式図である。
【図３】従来のリードフレームを説明するための模式図（１）である。
【図４】従来のリードフレームを説明するための模式図（２）である。
【図５】従来の半導体パッケージを説明するための模式的な断面図である。
【符号の説明】
【００４０】
１    貫通孔
２    リードフレームベース材
５    メタルマスク
６    メタル治具
７    導電性ペースト
８    開口部
９    引き出し開口部
１０    凹部
１１    端子電極
１２    引き出し配線
１３    半導体素子
１４    ボンディングワイヤー
１５    モールド樹脂
２０    引き出し凹部
【図１】
2008182137.tif 000003
【図２】
2008182137.tif 000004
【図３】
2008182137.tif 000005
【図４】
2008182137.tif 000006
【図５】
2008182137.tif 000007