(57)【要約】【課題】高い精度で極性を判定することができる極性判定装置及び方法、並びに当該極性判定装置の判定結果に基づいて入力信号の極性を設定する極性設定装置を提供する。【解決手段】極性判定装置１１は、モノステーブル・マルチバイブレータ１２とＤフリップフロップ１３とを備える。モノステーブル・マルチバイブレータ１２は、同期信号Ｓ１０の立ち上がりのタイミングで所定のパルス幅を有するパルス信号を出力する。Ｄフリップフロップ１３は、同期信号Ｓ１０がＤ入力端に入力されるとともに、モノステーブル・マルチバイブレータ１２からのパルス信号Ｓ１２がクロック端に入力され、クロック端に入力されるパルス信号Ｓ１２のタイミングにおいてＤ入力端に入力される同期信号Ｓ１０の論理レベルを、同期信号Ｓ１０の極性を判定する判定信号Ｓ１３として出力する。【選択図】図１
2008166922.tif 000002
【特許請求の範囲】
【請求項１】
一定の周期を有する同期信号の極性を判定する極性判定装置において、
前記同期信号の立ち上がりのタイミングで所定のパルス幅を有するパルス信号を出力するパルス信号生成回路と、
前記同期信号がＤ入力端に入力されるとともに、前記パルス信号生成回路からの前記パルス信号がクロック端に入力され、当該クロック端に入力される前記パルス信号のタイミングにおいて前記Ｄ入力端に入力される前記同期信号の論理レベルを、前記同期信号の極性を判定する判定信号として出力するＤフリップフロップと
を備えることを特徴とする極性判定装置。
【請求項２】
前記パルス信号生成回路は、前記パルス信号として負論理のパルス信号を出力し、
前記Ｄフリップフロップは、前記クロック端に入力される前記パルス信号の立ち上がりのタイミングにおいて前記Ｄ入力端に入力される前記同期信号の論理レベルを前記判定信号として出力する
ことを特徴とする請求項１記載の極性判定装置。
【請求項３】
前記パルス信号生成回路は、出力端が反転出力端とされた単安定マルチバイブレータであることを特徴とする請求項２記載の極性判定装置。
【請求項４】
前記パルス信号生成回路は、前記同期信号よりも十分周期が短いクロック信号を用いて前記同期信号をサンプリングして前記同期信号の立ち上がりを検出する検出回路と、
前記検出回路で前記同期信号の立ち上がりが検出された場合に初期化され、前記クロック信号を所定数だけ計数した場合の桁上がりを示す信号を前記パルス信号として出力するカウンタと
を備えることを特徴とする請求項２記載の極性判定装置。
【請求項５】
前記検出回路は、前記同期信号がＤ入力端に入力されるとともに、前記クロック信号がクロック端に入力されるＤフリップフロップと、
前記同期信号と前記Ｄフリップフロップの出力信号を反転した信号との論理積を演算する論理積回路と
を備えることを特徴とする請求項４記載の極性判定装置。
【請求項６】
一定の周期を有する同期信号の極性を判定する極性判定方法において、
前記同期信号の立ち上がりのタイミングで所定のパルス幅を有するパルス信号を出力する第１ステップと、
前記パルス信号のタイミングにおける前記同期信号の論理レベルを、前記同期信号の極性を判定する判定信号として出力する第２ステップと
を含むことを特徴とする極性判定方法。
【請求項７】
前記第１ステップは、前記パルス信号として負論理のパルス信号を出力し、
前記第２ステップは、前記パルス信号の立ち上がりのタイミングにおける前記同期信号の論理レベルを前記判定信号として出力する
ことを特徴とする請求項６記載の極性判定方法。
【請求項８】
前記第１ステップは、前記同期信号よりも十分周期が短いクロック信号を用いて前記同期信号をサンプリングして前記同期信号の立ち上がりを検出するステップと、
前記同期信号の立ち上がりが検出された場合に、前記同期信号を所定数だけ計数すると桁上がりし、当該桁上がりを示す信号を前記パルス信号として出力するカウンタを初期化するステップと
を含むことを特徴とする請求項７記載の極性判定方法。
【請求項９】
一定の周期を有する同期信号の極性を設定する極性設定装置において、
前記同期信号の極性を判定する判定信号を出力する請求項１から請求項５の何れか一項に記載の極性判定装置と、
前記同期信号の論理を反転した反転信号を出力するインバータと、
前記極性判定装置から出力される前記判定信号に基づいて、前記同期信号及び前記反転信号の何れか一方を選択して出力するセレクタと
を備えることを特徴とする極性設定装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一定の周期を有する同期信号の極性を判定する極性判定装置及び方法、並びに当該極性判定装置の判定結果に基づいて同期信号の極性を設定する極性設定装置に関する。
【背景技術】
【０００２】
離間した複数の送受信装置間における映像信号、音声信号等の信号の通信方式として、高速通信が可能な同期通信方式が用いられることが多い。この同期通信方式においては、複数の送受信装置の何れか１つから基準となる同期信号を他の送受信装置に送信することにより、複数の送受信装置間において同期が取られて通信が行われる。上記の同期信号は周期が一定の信号であるが、送受信装置の設定によっては正極の同期信号又は負極の同期信号が送信されてくることがある。このため、同期信号を受信する送受信装置は極性を判定するための極性判定装置を備えている。
【０００３】
図５は、従来の極性判定装置の構成を示すブロック図である。図５に示す通り、従来の極性判定装置は１００は、モノステーブル・マルチバイブレータ１０１，１０２、Ｄフリップフロップ１０３、インバータ１０４、及びセレクタ１０５を備えている。モノステーブル・マルチバイブレータ１０１は、一定の周期を有する同期信号Ｓ１００の立ち上がりタイミングで所定のパルス幅を有するパルス信号Ｓ１０１を出力する。モノステーブル・マルチバイブレータ１０２は、信号入力端が反転入力端であり、同期信号Ｓ１００の立ち下がりタイミングで所定のパルス幅を有するパルス信号Ｓ１０２を出力する。
【０００４】
Ｄフリップフロップ１０３は、モノステーブル・マルチバイブレータ１０２から出力されるパルス信号Ｓ１０２の立ち上がりのタイミングで、入力端（Ｄ入力端）に入力されるパルス信号Ｓ１０１の論理レベルに応じた判定信号Ｓ１０３を出力する。インバータ１０４は同期信号Ｓ１００の論理を反転した反転信号Ｓ１０４を出力する。セレクタ１０５は、同期信号Ｓ１００と反転信号Ｓ１０４とを入力としており、判定信号Ｓ１０３の論理レベルが「１」の場合には同期信号Ｓ１００を選択し、判定信号Ｓ１０３の論理レベルが「０」の場合には反転信号Ｓ１０４を選択して出力信号Ｓ１０５として出力する。
【０００５】
図６は、従来の極性判定装置の各部の信号波形を示すタイミングチャートであって、（ａ）が正極の同期信号Ｓ１００が入力された場合のタイミングチャートであり、（ｂ）が負極の同期信号Ｓ１００が入力された場合のタイミングチャートである。図６（ａ）に示す通り、正極の同期信号Ｓ１００が入力されると、モノステーブル・マルチバイブレータ１０１から同期信号Ｓ１００の立ち上がりのタイミングでパルス信号Ｓ１０１が出力され、次いでモノステーブル・マルチバイブレータ１０２から同期信号Ｓ１００の立ち下がりのタイミングでパルス信号Ｓ１０２が出力される。パルス信号Ｓ１０２の立ち上がりのタイミングにおいてパルス信号Ｓ１０１は「１」であるため、Ｄフリップフロップ１０３から出力される判定信号Ｓ１０３は「１」になり、セレクタ１０５において同期信号Ｓ１００が選択される。これにより、セレクタ１０５からは極性が同期信号Ｓ１００の極性と同じ出力信号Ｓ１０５が出力される。
【０００６】
これに対し、図６（ｂ）に示す通り、負極の同期信号Ｓ１００が入力されると、モノステーブル・マルチバイブレータ１０２から同期信号Ｓ１００の立ち下がりのタイミングでパルス信号Ｓ１０２が出力され、次いでモノステーブル・マルチバイブレータ１０１から同期信号Ｓ１００の立ち上がりのタイミングでパルス信号Ｓ１０１が出力される。パルス信号Ｓ１０２の立ち上がりのタイミングにおいてパルス信号Ｓ１０１は「０」であるため、Ｄフリップフロップ１０３から出力される判定信号Ｓ１０３は「０」のままであり、セレクタ１０５において反転信号Ｓ１０４が選択される。これにより、セレクタ１０５からは同期信号Ｓ１００の極性を反転した出力信号Ｓ１０５が出力される。
【０００７】
尚、従来の極性判定装置の詳細については、例えば以下の特許文献１を参照されたい。また、以下の特許文献２には、ＩＳＤＮ回線の接続極性検査装置であって、新たに端末を増設する場合に、Ｔ線に対する接続極性を自動的に検査する装置が開示されている。
【特許文献１】実開平４−１２９１９２号公報
【特許文献２】特開平５−３４４１８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところで、上述した従来の極性判定装置においては、同期信号Ｓ１００が入力されると所定のパルス幅を有するパルス信号Ｓ１０１，Ｓ１０２を出力するモノステーブル・マルチバイブレータ１０１，１０２を備えている。これらモノステーブル・マルチバイブレータ１０１，１０２が出力するパルス信号Ｓ１０１，Ｓ１０２のパルス幅は、各々に設けられたＣＲ回路の時定数によって定められるが、上述した極性判定装置１００が正常動作するためには、少なくともパルス信号Ｓ１０１，Ｓ１０２のパルス幅が同期信号Ｓ１００のパルス幅よりも十分長く、且つ同期信号Ｓ１００の周期よりも短くなければならない。
【０００９】
しかしながら、モノステーブル・マルチバイブレータ１０１，１０２に設けられたＣＲ回路の時定数によって定められるパルス信号Ｓ１０１，Ｓ１０２のパルス幅は、温度の変化等の環境変動、ＣＲ回路を構成する電気素子の特性バラツキ等によって変動してしまい、極性の判定精度を悪化させることがある。また、従来の極性判定装置１００は、モノステーブル・マルチバイブレータを２つ備えた構成であることも極性の判定精度を悪化させる要因になっている。
【００１０】
本発明は、上記事情に鑑みてなされたものであり、高い精度で極性を判定することができる極性判定装置及び方法、並びに当該極性判定装置の判定結果に基づいて入力信号の極性を設定する極性設定装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記課題を解決するために、本発明の極性判定装置は、一定の周期を有する同期信号の極性を判定する極性判定装置において、前記同期信号の立ち上がりのタイミングで所定のパルス幅を有するパルス信号を出力するパルス信号生成回路と、前記同期信号がＤ入力端に入力されるとともに、前記パルス信号生成回路からの前記パルス信号がクロック端に入力され、当該クロック端に入力される前記パルス信号のタイミングにおいて前記Ｄ入力端に入力される前記同期信号の論理レベルを、前記同期信号の極性を判定する判定信号として出力するＤフリップフロップとを備えることを特徴としている。
また、本発明の極性判定装置は、前記パルス信号生成回路が、前記パルス信号として負論理のパルス信号を出力し、前記Ｄフリップフロップは、前記クロック端に入力される前記パルス信号の立ち上がりのタイミングにおいて前記Ｄ入力端に入力される前記同期信号の論理レベルを前記判定信号として出力することを特徴としている。
また、本発明の極性判定装置は、前記パルス信号生成回路が、出力端が反転出力端とされた単安定マルチバイブレータであることを特徴としている。
また、本発明の極性判定装置は、前記パルス信号生成回路が、前記同期信号よりも十分周期が短いクロック信号を用いて前記同期信号をサンプリングして前記同期信号の立ち上がりを検出する検出回路と、前記検出回路で前記同期信号の立ち上がりが検出された場合に初期化され、前記クロック信号を所定数だけ計数した場合の桁上がりを示す信号を前記パルス信号として出力するカウンタとを備えることを特徴としている。
更に、本発明の極性判定装置において、前記検出回路は、前記同期信号がＤ入力端に入力されるとともに、前記クロック信号がクロック端に入力されるＤフリップフロップと、前記同期信号と前記Ｄフリップフロップの出力信号を反転した信号との論理積を演算する論理積回路とを備えることを特徴としている。
上記課題を解決するために、本発明の極性判定方法は、一定の周期を有する同期信号の極性を判定する極性判定方法において、前記同期信号の立ち上がりのタイミングで所定のパルス幅を有するパルス信号を出力する第１ステップと、前記パルス信号のタイミングにおける前記同期信号の論理レベルを、前記同期信号の極性を判定する判定信号として出力する第２ステップとを含むことを特徴としている。
また、本発明の極性判定方法は、前記第１ステップが、前記パルス信号として負論理のパルス信号を出力し、前記第２ステップは、前記パルス信号の立ち上がりのタイミングにおける前記同期信号の論理レベルを前記判定信号として出力することを特徴としている。
更に、本発明の極性判定方法は、前記第１ステップが、前記同期信号よりも十分周期が短いクロック信号を用いて前記同期信号をサンプリングして前記同期信号の立ち上がりを検出するステップと、前記同期信号の立ち上がりが検出された場合に、前記同期信号を所定数だけ計数すると桁上がりし、当該桁上がりを示す信号を前記パルス信号として出力するカウンタを初期化するステップとを含むことを特徴としている。
本発明の極性設定装置は、一定の周期を有する同期信号の極性を設定する極性設定装置において、前記同期信号の極性を判定する判定信号を出力する請求項１から請求項５の何れか一項に記載の極性判定装置と、前記同期信号の論理を反転した反転信号を出力するインバータと、前記極性判定装置から出力される前記判定信号に基づいて、前記同期信号及び前記反転信号の何れか一方を選択して出力するセレクタとを備えることを特徴としている。
【発明の効果】
【００１２】
本発明によれば、同期信号の立ち上がりのタイミングで所定のパルス幅を有するパルス信号を生成し、このパルス信号のタイミングにおいて同期信号そのものの論理レベルに基づいて同期信号の極性を判定する判定信号を得ているため、モノステーブル・マルチバイブレータの数を減らす、或いはモノステーブル・マルチバイブレータを不要とすることができ、高い精度で極性を判定することができるという効果がある。
【発明を実施するための最良の形態】
【００１３】
以下、図面を参照して本発明の実施形態による極性判定装置及び方法並びに極性設定装置について詳細に説明する。
【００１４】
〔第１実施形態〕
図１は、本発明の第１実施形態による極性判定装置及び極性設定装置の構成を示すブロック図である。図１に示す通り、本発明の第１実施形態による極性設定装置１は、極性判定装置１１、インバータ１４、及びセレクタ１５を備えている。極性判定装置１１は、モノステーブル・マルチバイブレータ（単安定マルチバイブレータ）１２（パルス信号生成回路）とＤフリップフロップ１３とを備え、入力される同期信号Ｓ１０の極性を判定して、その判定結果を示す判定信号Ｓ１３を出力する。尚、同期信号Ｓ１０は、例えば周期が１［ｓｅｃ］であって、パルス幅が１［ｍｓｅｃ］の信号である。
【００１５】
モノステーブル・マルチバイブレータ１２は、同期信号Ｓ１０の立ち上がりタイミングで所定のパルス幅を有するパルス信号Ｓ１２を出力する。ここで、図１に示す通り、モノステーブル・マルチバイブレータ１２の出力端は反転出力端とされており、モノステーブル・マルチバイブレータ１２から出力されるパルス信号Ｓ１２は、負論理のパルス信号であり、そのパルス幅は同期信号Ｓ１０のパルス幅よりも長く、且つ同期信号Ｓ１０の１周期よりも短く設定されている。
【００１６】
Ｄフリップフロップ１３のＤ入力端には同期信号Ｓ１０が入力され、クロック端にはモノステーブル・マルチバイブレータ１２から出力されるパルス信号Ｓ１２が入力される。Ｄフリップフロップ１３は、クロック端に入力されるパルス信号Ｓ１２のタイミングで、Ｄ入力端に入力される同期信号Ｓ１０の論理レベルに応じた判定信号Ｓ１３を出力する。具体的には、Ｄフリップフロップ１３は、パルス信号Ｓ１２の立ち上がりのタイミングにおいて同期信号Ｓ１０の論理レベルが「１」である場合には、論理レベルが「１」の判定信号Ｓ１３を出力し、論理レベルが「０」である場合には、論理レベルが「０」の判定信号Ｓ１３を出力する。
【００１７】
インバータ１４は同期信号Ｓ１０の論理を反転した反転信号Ｓ１４を出力する。セレクタ１５は、同期信号Ｓ１０と反転信号Ｓ１４とを入力としており、判定信号Ｓ１３の論理レベルが「０」の場合には同期信号Ｓ１０を選択し、判定信号Ｓ１３の論理レベルが「１」の場合には反転信号Ｓ１４を選択して出力信号Ｓ１５として出力する。
【００１８】
図２は、本発明の第１実施形態による極性設定装置の各部の信号波形を示すタイミングチャートであって、（ａ）が正極の同期信号Ｓ１０が入力された場合のタイミングチャートであり、（ｂ）が負極の同期信号Ｓ１０が入力された場合のタイミングチャートである。図２（ａ）に示す通り、正極の同期信号Ｓ１０が入力されると、モノステーブル・マルチバイブレータ１２から同期信号Ｓ１０の立ち上がりのタイミングで所定のパルス幅を有するパルス信号Ｓ１２が出力される。尚、このパルス信号Ｓ１２は、負論理のパルス信号である。
【００１９】
モノステーブル・マルチバイブレータ１２から出力されたパルス信号Ｓ１２は、Ｄフリップフロップ１３のクロック端に入力され、Ｄフリップフロップ１３のＤ入力端には同期信号Ｓ１０が入力される。ここで、図２（ａ）に示す通り、パルス信号Ｓ１２の立ち上がりのタイミングにおいて同期信号Ｓ１０の論理レベルは「０」であるため、ＤフリップフロップＳ１３から出力される判定信号Ｓ１３は「０」になり、セレクタ１５において同期信号Ｓ１０が選択される。これにより、セレクタ１５からは極性が同期信号Ｓ１０の極性と同じ出力信号Ｓ１５が出力される。
【００２０】
これに対し、図２（ｂ）に示す通り、負極の同期信号Ｓ１０が入力されると、モノステーブル・マルチバイブレータ１２から同期信号Ｓ１０の立ち上がりのタイミングで所定のパルス幅を有するパルス信号Ｓ１２が出力される。尚、このパルス信号Ｓ１２は、負論理のパルス信号である。ここで、図２（ｂ）に示す通り、パルス信号Ｓ１２の立ち上がりのタイミングにおいて同期信号Ｓ１０の論理レベルは「１」であるため、ＤフリップフロップＳ１３から出力される判定信号Ｓ１３は「１」になり、セレクタ１５において反転信号Ｓ１４が選択される。これにより、セレクタ１５からは同期信号Ｓ１０の極性を反転した出力信号Ｓ１５が出力される。
【００２１】
以上説明した通り、本発明の第１実施形態による極性判定装置１１は、１つのモノステーブル・マルチバイブレータ１２を用いて同期信号Ｓ１０の立ち上がりタイミングで所定のパルス幅を有するパルス信号Ｓ１２を生成し、このパルス信号Ｓ１２のタイミングで同期信号Ｓ１０そのものの論理レベルを参照して判定信号Ｓ１３を得ている。これにより、モノステーブル・マルチバイブレータ１２の数を減らすことができるため、高い精度で極性を判定することができる。この結果、本発明の第１実施形態による極性設定装置１では、高い確度をもって同期信号Ｓ１０の極性を所望の極性に設定することができる。
【００２２】
〔第２実施形態〕
図３は、本発明の第２実施形態による極性判定装置及び極性設定装置の構成を示すブロック図である。尚、図２においては、図１に示す構成と同一の構成については、同一の符号を付してある。図２に示す通り、本発明の第２実施形態による極性設定装置２は、極性判定装置２１、インバータ１４、及びセレクタ１５を備えている。極性判定装置２１は、パルス信号生成部２２（パルス信号生成回路）とＤフリップフロップ１３とを備えている。つまり、図３に示す極性判定装置２は、図１に示す極性判定装置１が備えるモノステーブル・マルチバイブレータ１２に代えてパルス信号生成部２２を備えた構成であり、入力される同期信号Ｓ１０の極性を判定して、その判定結果を示す判定信号Ｓ１３を出力するものである。
【００２３】
パルス信号生成部２２は、Ｄフリップフロップ２３（検出回路）、ＡＮＤ回路２４（検出回路）、及びカウンタ２５を備える。Ｄフリップフロップ２３及びＡＮＤ回路２４からなる回路は、同期信号Ｓ１０よりも十分周期が短いクロック信号Ｓ０を用いて同期信号Ｓ１０をサンプリングして同期信号Ｓ１０の立ち上がりを検出する回路である。Ｄフリップフロップ２３のＤ入力端には同期信号Ｓ１０が入力され、クロック端にはサンプリングに用いるクロック信号Ｓ０が入力される。尚、クロック信号Ｓ０は、例えば周波数が１０［ｋＨｚ］（周期が０．１ｍｓｅｃ）の信号であって、同期信号Ｓ１０の周期（１ｍｓｅｃ）及びパルス幅（１ｍｓｅｃ）よりも周期が十分短い信号である。
【００２４】
Ｄフリップフロップ２３は、クロック端に入力されるクロック信号Ｓ０のタイミングで、Ｄ入力端に入力される同期信号Ｓ１０の論理レベルに応じた信号Ｓ２３を出力する。具体的には、Ｄフリップフロップ２３は、クロック信号Ｓ０の立ち上がりのタイミングにおいて同期信号Ｓ１０の論理レベルが「１」である場合には、論理レベルが「１」の信号Ｓ２３を出力し、論理レベルが「０」である場合には、論理レベルが「０」の信号Ｓ２３を出力する。
【００２５】
ＡＮＤ回路２４は、一方が反転入力端であり、他方が非反転入力端である２つの入力端を備えている。反転入力端はＤフリップフロップ２３の出力端に接続されており、非反転入力端はＤフリップフロップ２３のＤ入力端に接続されている。つまり、ＡＮＤ回路２４は、同期信号Ｓ１０とＤフリップフロップ２３から出力される信号Ｓ２３を反転した信号との論理積を演算した検出信号Ｓ２４を出力する。この検出信号Ｓ２４は、同期信号Ｓ１０の立ち上がりであるか否かを示す信号であり、同期信号Ｓ１０の立ち上がりである場合には論理レベルが「１」になり、それ以外は論理レベルが「０」になる信号である。
【００２６】
カウンタ２５は、クロック端に入力されるクロック信号Ｓ０をカウント（計数）するものである。カウンタ２５のクリア信号入力端にはＡＮＤ回路２４から出力される検出信号Ｓ２４が入力されており、同期信号Ｓ１０の立ち上がりが検出されて検出信号Ｓ２４の論理レベルが「１」になると、カウンタ２５のカウント値が「０」に初期化される。このカウンタ２５は、カウント値が所定の値以上になるとオーバーフロー（桁上がり）を示す信号をパルス信号Ｓ１２として出力する。尚、ここでは、カウンタ２５は、そのカウント値が「５００」になるとオーバーフローを示す信号を出力するものとする。
【００２７】
第１実施形態と同様に、Ｄフリップフロップ１３のＤ入力端には同期信号Ｓ１０が入力され、クロック端にはパルス信号生成部２２から出力されるパルス信号Ｓ１２が入力される。Ｄフリップフロップ１３は、クロック端に入力されるパルス信号Ｓ１２のタイミングで、Ｄ入力端に入力される同期信号Ｓ１０の論理レベルに応じた判定信号Ｓ１３を出力する。具体的には、Ｄフリップフロップ１３は、パルス信号Ｓ１２の立ち上がりのタイミングにおいて同期信号Ｓ１０の論理レベルが「１」である場合には、論理レベルが「１」の判定信号Ｓ１３を出力し、論理レベルが「０」である場合には、論理レベルが「０」の判定信号Ｓ１３を出力する。
【００２８】
インバータ１４は同期信号Ｓ１０の論理を反転した反転信号Ｓ１４を出力する。セレクタ１５は、同期信号Ｓ１０と反転信号Ｓ１４とを入力としており、判定信号Ｓ１３の論理レベルが「０」の場合には同期信号Ｓ１０を選択し、判定信号Ｓ１３の論理レベルが「１」の場合には反転信号Ｓ１４を選択して出力信号Ｓ１５として出力する。
【００２９】
図４は、本発明の第２実施形態による極性判定装置が備えるパルス信号生成部２２の各部の信号波形を示すタイミングチャートであって、（ａ）が正極の同期信号Ｓ１０が入力された場合のタイミングチャートであり、（ｂ）が負極の同期信号Ｓ１０が入力された場合のタイミングチャートである。尚、本実施形態においては、同期信号Ｓ１０は周期が１［ｓｅｃ］であってパルス幅が１［ｍｓｅｃ］であり、クロック信号Ｓ０は周波数が１０［ｋＨｚ］である場合を例に挙げて説明しているが、図４では、図示の都合上、同期信号Ｓ１０のパルス幅をその周期に対して広く誇張図示しているとともに、クロック信号Ｓ０の周期を実際よりも広く誇張して図示している。また、以下の説明では、初期状態でカウンタ２５のカウント値が「５００」であり、カウンタ２５からはオーバーフローを示す論理レベルが「１」のパルス信号Ｓ１２が出力されているとする。
【００３０】
図４（ａ）に示す通り、正極の同期信号Ｓ１０が入力されると、同期信号Ｓ１０はパルス信号生成部２２に設けられたＤフリップフロップ２３によってクロック信号Ｓ０の立ち上がりでサンプリングされる。そして、Ｄフリップフロップ２３からは、同期信号Ｓ１０の論理レベルに応じた信号Ｓ２３がクロック信号Ｓ０に同期して出力される。尚、図４（ａ）においては、同期信号Ｓ１０がサンプリングされる時点を、同期信号Ｓ１０の波形に重畳させて記号「×」で示している。
【００３１】
Ｄフリップフロップ２３から出力される信号Ｓ２３はＡＮＤ回路２４の反転入力端に入力され、非反転入力端に入力される同期信号Ｓ１０との論理積が演算される。ここで、ＡＮＤ回路２４の非反転入力端に入力される同期信号Ｓ１０の論理レベルが「１」であり、且つ反転入力端に入力される信号Ｓ２３の論理レベルが「０」である場合に、ＡＮＤ回路２４からは論理レベルが「１」の検出信号Ｓ２４が出力される。図４（ａ）を参照すると、検出信号Ｓ２４は、同期信号Ｓ１０の立ち上がり時点において論理レベルが「１」になっており、これにより同期信号Ｓ１０の立ち上がりが検出されているのが分かる。
【００３２】
論理レベルが「１」である検出信号Ｓ２４がカウンタ２５に入力されると、カウンタ２５のカウント値が初期化される。これにより、パルス信号Ｓ１２の論理レベルは「０」になる。カウント値が初期化されると、カウンタ２５はクロック端にクロック信号Ｓ０が入力される度に初期値（値「０」）からカウントを開始する。カウンタ２５のカウント値が「５００」よりも小さい場合には、カウンタ２５のカウント値はオーバーフローしていないため、カウンタ２５から出力されるパルス信号Ｓ１２の論理レベルは「０」のままである。これに対し、カウンタ２５のカウント値が「５００」以上になると、カウンタ２５のカウント値がオーバーフローし、カウンタ２５から出力されるパルス信号Ｓ１２の論理レベルは「１」になる（図４（ａ）中のパルス信号Ｓ１２を参照）。即ち、パルス信号Ｓ１２は、カウンタ２５のカウント値が初期化されてから５０［ｍｓｅｃ］の間論理レベルが「０」になり、５０［ｍｓｅｃ］経過時に論理レベルが「１」になる。
【００３３】
このようにして、パルス信号生成部２２からは所定の幅（５０［ｍｓｅｃ］）を有する負論理のパルス信号Ｓ１２が出力される。ここで、パルス信号Ｓ１２の幅はカウンタ２５のカウント値が初期値に設定されてからオーバーフローするまでの時間によって決定される。このため、カウンタ２５のカウント値がオーバーフローする値を適宜設定することで、パルス信号Ｓ１２のパルス幅を所望の幅に設定することができる。尚、パルス信号Ｓ１２のパルス幅は、同期信号Ｓ１０のパルス幅よりも長く、且つ同期信号Ｓ１０の１周期よりも短く設定する必要がある。
【００３４】
次に、図４（ｂ）に示す通り、負極の同期信号Ｓ１０が入力されると、同期信号Ｓ１０はパルス信号生成部２２に設けられたＤフリップフロップ２３によってクロック信号Ｓ０の立ち上がりでサンプリングされる。そして、Ｄフリップフロップ２３からは、同期信号Ｓ１０の論理レベルに応じた信号Ｓ２３がクロック信号Ｓ０に同期して出力される。尚、図４（ｂ）においても、図４（ａ）と同様に、同期信号Ｓ１０がサンプリングされる時点を、同期信号Ｓ１０の波形に重畳させて記号「×」で示している。
【００３５】
Ｄフリップフロップ２３から出力される信号Ｓ２３はＡＮＤ回路２４の反転入力端に入力され、非反転入力端に入力される同期信号Ｓ１０との論理積が演算される。ここで、ＡＮＤ回路２４の非反転入力端に入力される同期信号Ｓ１０の論理レベルが「１」であり、且つ反転入力端に入力される信号Ｓ２３の論理レベルが「０」である場合に、ＡＮＤ回路２４からは論理レベルが「１」の検出信号Ｓ２４が出力される。図４（ｂ）を参照すると、図４（ａ）の場合と同様に、検出信号Ｓ２４は、同期信号Ｓ１０の立ち上がり時点において論理レベルが「１」になっている。これにより、同期信号Ｓ１０の立ち上がりが検出されているのが分かる。
【００３６】
論理レベルが「１」である検出信号Ｓ２４がカウンタ２５に入力されると、カウンタ２５のカウント値が初期化される。これにより、パルス信号Ｓ１２の論理レベルは「０」になる。カウント値が初期化されると、カウンタ２５はクロック端にクロック信号Ｓ０が入力される度に初期値（値「０」）からカウントを開始する。カウンタ２５のカウント値が「５００」よりも小さい場合には、カウンタ２５のカウント値はオーバーフローしていないため、カウンタ２５から出力されるパルス信号Ｓ１２の論理レベルは「０」のままである。これに対し、カウンタ２５のカウント値が「５００」以上になると、カウンタ２５のカウント値がオーバーフローし、カウンタ２５から出力されるパルス信号Ｓ１２の論理レベルは「１」になる（図４（ｂ）中のパルス信号Ｓ１２を参照）。即ち、パルス信号Ｓ１２は、カウンタ２５のカウント値が初期化されてから５０［ｍｓｅｃ］の間論理レベルが「０」になり、５０［ｍｓｅｃ］経過時に論理レベルが「１」になる。
【００３７】
このようにして、パルス信号生成部２２からは所定の幅（５０［ｍｓｅｃ］）を有する負論理のパルス信号Ｓ１２が出力される。ここで、パルス信号Ｓ１２の幅はカウンタ２５のカウント値が初期値に設定されてからオーバーフローするまでの時間によって決定される。このため、カウンタ２５のカウント値がオーバーフローする値を適宜設定することで、パルス信号Ｓ１２のパルス幅を所望の幅に設定することができる。尚、パルス信号Ｓ１２のパルス幅は、同期信号Ｓ１０のパルス幅よりも長く、且つ同期信号Ｓ１０の１周期よりも短く設定する必要がある。
【００３８】
パルス信号生成部２２から出力されたパルス信号Ｓ１２は、Ｄフリップフロップ１３のクロック端に入力され、Ｄフリップフロップ１３のＤ入力端には同期信号Ｓ１０が入力される。そして、図２（ａ），（ｂ）を用いて説明した動作と同様の動作が行われる。つまり、図２（ａ）に示した通り、同期信号Ｓ１０が正極である場合には、パルス信号Ｓ１２の立ち上がりのタイミングにおいて同期信号Ｓ１０の論理レベルは「０」であるため、ＤフリップフロップＳ１３から出力される判定信号Ｓ１３は「０」になり、セレクタ１５において同期信号Ｓ１０が選択される。これにより、セレクタ１５からは極性が同期信号Ｓ１０の極性と同じ出力信号Ｓ１５が出力される。
【００３９】
これに対し、図２（ｂ）に示した通り、同期信号Ｓ１０が負極である場合には、パルス信号Ｓ１２の立ち上がりのタイミングにおいて同期信号Ｓ１０の論理レベルは「１」であるため、ＤフリップフロップＳ１３から出力される判定信号Ｓ１３は「１」になり、セレクタ１５において反転信号Ｓ１４が選択される。これにより、セレクタ１５からは同期信号Ｓ１０の極性を反転した出力信号Ｓ１５が出力される。
【００４０】
以上説明した通り、本発明の第２実施形態による極性判定装置２１は、モノステーブル・マルチバイブレータ１２を用いずに、Ｄフリップフロップ２３、ＡＮＤ回路２４、及びカウンタ２５からなるパルス信号生成部２２を用いて同期信号Ｓ１０の立ち上がりタイミングで所定のパルス幅を有するパルス信号Ｓ１２を生成している。そして、パルス信号生成部２２で生成されたパルス信号Ｓ１２のタイミングで同期信号Ｓ１０そのものの論理レベルを参照して判定信号Ｓ１３を得ている。これにより、モノステーブル・マルチバイブレータ１２が不要となるため、より高い精度で極性を判定することができる。この結果、本発明の第２実施形態による極性設定装置２では、より高い確度をもって同期信号Ｓ１０の極性を所望の極性に設定することができる。
【００４１】
以上、本発明の一実施形態による極性判定装置及び方法並びに極性設定装置について説明したが、本発明は上記実施形態に制限されることなく、本発明の範囲内で自由に変更が可能である。例えば、上記実施形態では、極性判定装置１１，２１をハードウェアで実現した場合について説明したが、ソフトウェアによっても実現することが可能である。また、上記実施形態では、周期が１［ｓｅｃ］であって、パルス幅が１［ｍｓｅｃ］の同期信号Ｓ１０を例に挙げて説明したが、本発明は任意の周期及びパルス幅を有する同期信号の極性を判定し、またその極性を設定することが可能である。また、上記第２実施形態ではクロック信号Ｓ０が周波数が１０［ｋＨｚ］の信号である場合を例に挙げて説明したが、同期信号Ｓ１０の周期及びパルス幅に応じて適宜変更が可能である。
【図面の簡単な説明】
【００４２】
【図１】本発明の第１実施形態による極性判定装置及び極性設定装置の構成を示すブロック図である。
【図２】本発明の第１実施形態による極性設定装置の各部の信号波形を示すタイミングチャートである。
【図３】本発明の第２実施形態による極性判定装置及び極性設定装置の構成を示すブロック図である。
【図４】本発明の第２実施形態による極性判定装置が備えるパルス信号生成部２２の各部の信号波形を示すタイミングチャートである。
【図５】従来の極性判定装置の構成を示すブロック図である。
【図６】従来の極性判定装置の各部の信号波形を示すタイミングチャートである。
【符号の説明】
【００４３】
１，２    極性設定装置
１１      極性判定装置
１２      モノステーブル・マルチバイブレータ
１３      Ｄフリップフロップ
１４      インバータ
１５      セレクタ
２１      極性判定装置
２２      パルス信号生成部
２３      Ｄフリップフロップ（検出回路）
２４      ＡＮＤ回路（検出回路）
２５      カウンタ
Ｓ１０    同期信号
Ｓ１２    パルス信号
Ｓ１３    判定信号
Ｓ１４    反転信号
【図１】
2008166922.tif 000003
【図２】
2008166922.tif 000004
【図３】
2008166922.tif 000005
【図４】
2008166922.tif 000006
【図５】
2008166922.tif 000007
【図６】
2008166922.tif 000008