【手続補正書】
【提出日】平成21年5月29日(2009.5.29)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
メモリに格納されたデータの保全性をテストする方法であって、
前記メモリから第１データを取り出すステップと、
エラー検出計算から前記第１データの少なくとも一部分を除外するように適合されるマスク・データを前記第１データに適用し、第２データを生成するステップと、
エラー検出結果を判定するために、前記第２データに対してエラー検出計算を実行するステップと、
前記第１データに少なくとも１つの重要なエラーが存在するか否かを判定するために、前記エラー検出結果を評価するステップと、
前記第１データに少なくとも１つの重要なエラーが存在するという前記判定に応答して、エラー信号を出力するステップと
をから構成され、
前記マスク・データの１ビットは前記第１データの複数ビットに対応することを特徴とする方法。
【請求項２】
前記エラー検出計算は、少なくとも１つのソフト・エラーを検出するように適合されることを特徴とする請求項１に記載の方法。
【請求項３】
前記マスク・データは、前記第１データの前記除外される部分を、前記エラー検出計算に影響しない値に設定するように適合されることを特徴とする請求項１に記載の方法。
【請求項４】
前記第１データの前記除外される部分は、前記メモリのうち有用なデータを格納するのに使用されない部分に対応することを特徴とする請求項１に記載の方法。
【請求項５】
前記メモリの前記部分は、プログラマブル・デバイスの未使用部分の構成データを格納するように適合されることを特徴とする請求項４に記載の方法。
【請求項６】
前記マスク・データは、複数のマスク・ビットを含み、マスク・ビットのそれぞれは、前記第１データの１ビットに対応することを特徴とする請求項１に記載の方法。
【請求項７】
前記マスク・データは複数のマスク・ビットを含み、少なくとも１つのマスク・ビットは、前記第１データの複数のビットに対応することを特徴とする請求項１に記載の方法。
【請求項８】
前記第１データの各複数のビットは同一のサイズを有することを特徴とする請求項７に記載の方法。
【請求項９】
マスク・ビットに関連する前記第１データの少なくとも１つの複数のビットは、前記プログラマブル・デバイスのリソースに関連する構成データに対応することを特徴とする請求項７に記載の方法。
【請求項１０】
マスク・データを適用するステップは、
マスク・データ・メモリからマスク・データを取り出すステップと、
前記マスク・データのビットと前記第１データの少なくとも１つの対応するビットとの間でブール演算を実行するステップと
を含むことを特徴とする請求項１に記載の方法。
【請求項１１】
前記ブール演算はＡＮＤ演算であることを特徴とする請求項１０に記載の方法。
【請求項１２】
前記マスク・データ・メモリは、前記メモリに含まれることを特徴とする請求項１０に記載の方法。
【請求項１３】
前記マスク・データ・メモリは、外部データ・バスを介してアクセス可能な別のメモリに含まれることを特徴とする請求項１０に記載の方法。
【請求項１４】
メモリに格納されたデータの保全性をテストする方法であって、
前記メモリから第１データを取り出すステップと、
エラー検出結果を判定するために、前記第１データに対してエラー検出計算を実行するステップと、
前記第１データに少なくとも１つのエラーが存在するかどうかを判定するために、前記エラー検出結果を評価するステップと、
前記第１データに少なくとも１つのエラーが存在するとの判定に応答して、
エラー検出計算から前記第１データの少なくとも一部分を除外するように適合されるマスク・データを前記第１データに適用し、第２データを生成するステップと、
エラー検出結果を判定するために、前記第２データに対してエラー検出計算を実行するステップと、
前記第１データに少なくとも１つの重要なエラーが存在するかどうかを判定するために、前記エラー検出結果を評価するステップと、
前記第１データに少なくとも１つの重要なエラーが存在する前記判定に応答して、エラー信号を出力するステップと
を有することを特徴とする方法。
【請求項１５】
前記エラー検出計算は、少なくとも１つのソフト・エラーを検出するように適合されることを特徴とする請求項１４に記載の方法。
【請求項１６】
前記マスク・データは、前記第１データの前記除外される部分を、前記エラー検出計算に影響しない値に設定するように適合されることを特徴とする請求項１４に記載の方法。
【請求項１７】
前記第１データの前記除外される部分は、前記メモリのうちで有用なデータを格納するのに使用されない部分に対応することを特徴とする請求項１４に記載の方法。
【請求項１８】
前記メモリの前記部分は、プログラマブル・デバイスの未使用部分の構成データを格納するように適合されることを特徴とする請求項１７に記載の方法。
【請求項１９】
前記マスク・データは複数のマスク・ビットを含み、マスク・ビットのそれぞれは、前記第１データの１ビットに対応することを特徴とする請求項１４に記載の方法。
【請求項２０】
前記マスク・データは複数のマスク・ビットを含み、少なくとも１つのマスク・ビットは、前記第１データの複数のビットに対応することを特徴とする請求項１４に記載の方法。
【請求項２１】
前記第１データの各複数のビットは同一のサイズを有することを特徴とする請求項２０に記載の方法。
【請求項２２】
マスク・ビットに関連する前記第１データの少なくとも１つの複数のビットは、前記プログラマブル・デバイスのリソースに関連する構成データに対応することを特徴とする請求項２０に記載の方法。
【請求項２３】
マスク・データを適用するステップは、
マスク・データ・メモリからマスク・データを取り出すステップと、
前記マスク・データのビットと前記第１データの少なくとも１つの対応するビットとの間でブール演算を実行するステップと
を有することを特徴とする請求項１４に記載の方法。
【請求項２４】
前記ブール演算はＡＮＤ演算であることを特徴とする請求項２３に記載の方法。
【請求項２５】
前記マスク・データ・メモリは、前記メモリに含まれることを特徴とする請求項２３に記載の方法。
【請求項２６】
前記マスク・データ・メモリは、外部データ・バスを介してアクセス可能な別のメモリに含まれることを特徴とする請求項２３に記載の方法。
【請求項２７】
前記メモリに格納されたデータの保全性をテストするシステムであって、
制御ユニットと、
前記制御ユニットからの第１信号に応答してメモリから第１データを取り出すように適合された第１インターフェースと、
前記制御ユニットからの第２信号に応答して第２メモリからマスク・データを取り出すように適合された第２インターフェースと、
前記第１インターフェースと前記第２インターフェースに接続され、かつ前記マスク・データを前記第１データに適用し、これによって第２データを作成するように適合された論理を含むマスキング・ユニットであって、エラー検出計算から前記第１データの少なくとも一部分を除外するように適合された論理を含む、マスキング・ユニットと、
エラー検出結果を判定するために前記第２データに対して前記エラー検出計算を実行するように適合された論理を含み、前記マスキング・ユニットに接続して巡回冗長検査を行うエラー検出計算ユニットと
を備え、
前記制御ユニットは、前記第１データに少なくとも１つの重要なエラーが存在するかどうかを判定するために前記エラー検出結果を評価するように適合された論理と、前記第１データに少なくとも１つの重要なエラーが存在する前記判定に応答してエラー信号を出力するように適合された論理とを含むことを特徴とするシステム。
【請求項２８】
前記マスキング・ユニットは、前記マスク・データに応答して、前記第１データの前記除外される部分を、前記エラー検出計算に影響しない値に設定するように適合されることを特徴とする請求項２７に記載のシステム。
【請求項２９】
前記第１データの前記除外される部分は、前記メモリのうちで有用なデータを格納するのに使用されない部分に対応することを特徴とする請求項２７に記載のシステム。
【請求項３０】
前記メモリの前記部分は、プログラマブル・デバイスの未使用部分の構成データを格納するように適合されることを特徴とする請求項２９に記載のシステム。
【請求項３１】
前記マスク・データは複数のマスク・ビットを含み、前記マスキング・ユニットは、前記第１データの対応するビットに各マスク・ビットを適用するように適合された論理を含むことを特徴とする請求項２７に記載のシステム。
【請求項３２】
前記マスク・データは複数のマスク・ビットを含み、前記マスキング・ユニットは、前記第１データの対応する複数のビットに前記複数のマスク・ビットのうちの少なくとも１つを適用するように適合された論理を含むことを特徴とする請求項２７に記載のシステム。
【請求項３３】
前記第１データの各対応する複数のビットは同一のサイズを有することを特徴とする請求項３２に記載のシステム。
【請求項３４】
前記第１データの少なくとも１つの対応する複数のビットは、プログラマブル・デバイスのリソースに関連する構成データに対応することを特徴とする請求項３２に記載のシステム。
【請求項３５】
前記マスキング・ユニットは、前記マスク・データのビットと前記第１データの少なくとも１つの対応するビットとの間でブール演算を実行するように適合された論理を含むことを特徴とする請求項１に記載のシステム。
【請求項３６】
エラー検出計算を実行するステップは巡回冗長検査を実行するステップを有することを特徴とする請求項１記載の方法。
【請求項３７】
エラー検出計算を実行するステップは巡回冗長検査を実行するステップを有することを特徴とする請求項１４記載の方法。
【請求項３８】
前記マスク・データの１ビットは前記第１データの複数ビットに対応することを特徴とする請求項１４記載の方法。
【請求項３９】
前記マスク・データの１ビットは前記第１データの複数ビットに対応することを特徴とする請求項２７記載の方法。