【手続補正書】
【提出日】平成21年7月2日(2009.7.2)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
入力信号から限定スイング駆動出力信号を得るように構成された駆動回路と、
該駆動回路と結合され、該限定スイング駆動出力信号から限定スイング受信出力信号を得るように構成された受信回路と
を備える、相互接続回路。
【請求項２】
前記限定スイング駆動出力信号は、
グラウンド電位より高い電位を有する該限定スイング駆動出力信号に対応する第一の信号状態と、
供給電圧より低い電位を有する該限定電圧スイング駆動出力信号に対応する第二の信号状態と
を有する、請求項１に記載の相互接続回路。
【請求項３】
前記限定スイング受信出力信号は、
グラウンド電位より高い電位を有する該限定スイング受信出力信号に対応する第一の信号状態と、
供給電圧より低い電位を有する該限定電圧スイング受信出力信号に対応する第二の信号状態と
を有する、請求項１に記載の相互接続回路。
【請求項４】
前記入力信号は、プログラマブルロジックデバイス（ＰＬＤ）内の第一のプログラマブルロジック回路によって、供給される、請求項１に記載の相互接続回路。
【請求項５】
前駆動回路と、
該前駆動回路に結合されたレベル変換回路と
をさらに備える、請求項１に記載の相互接続回路。
【請求項６】
前記レベル変換回路は、ＮＭＯＳトランジスタに結合されたＰＭＯＳトランジスタを備える、請求項５に記載の相互接続回路。
【請求項７】
前記前駆動回路は、複数のトランジスタのカスケード結合をさらに備え、
該複数のトランジスタの第一のトランジスタは公称閾値電圧より高い閾値電圧を有する、請求項５に記載の相互接続回路。
【請求項８】
前記前駆動回路は、
前記第一のトランジスタに結合された第二のトランジスタと、
該第一のトランジスタとグラウンド電位とに結合された第三のトランジスタと
をさらに備える、請求項７に記載の相互接続回路。
【請求項９】
前記前駆動回路は、ＮＭＯＳトランジスタに結合されたＰＭＯＳトランジスタをさらに備え、
該ＰＭＯＳトランジスタは第一の信号によって駆動され、
該ＮＭＯＳトランジスタは第二の信号によって駆動され、
該第一の信号と該第二の信号は、相補的な信号を構成する、請求項５に記載の相互接続回路。
【請求項１０】
前記前駆動回路は、
前記駆動出力信号から得られたフィードバック信号によって駆動するＰＭＯＳトランジスタと、
該駆動出力信号から得られた該フィードバック信号によって駆動するＮＭＯＳトランジスタと
をさらに備える、請求項５に記載の相互接続回路。
【請求項１１】
前記前駆動回路は、
公称閾値電圧より高い閾値電圧を有するＰＭＯＳトランジスタと、
該公称閾値電圧より高い閾値電圧を有し、該ＰＭＯＳトランジスタに結合されたＮＭＯＳトランジスタと
をさらに備える、請求項５に記載の相互接続回路。
【請求項１２】
プログラマブルロジックデバイス（ＰＬＤ）内のリソースを結合するための相互接続回路であって、
該相互接続回路は、駆動回路の公称閾値電圧より高い閾値電圧を有するトランジスタを少なくとも１つ含む駆動回路を備える、相互接続回路。
【請求項１３】
前記駆動回路は、レベル変換回路に結合された前駆動回路を備える、請求項１２に記載の相互接続回路。
【請求項１４】
前記公称閾値電圧より高い閾値電圧を有するトランジスタを少なくとも１つ含む受信回路をさらに備える、請求項１２に記載の相互接続回路。
【請求項１５】
前記駆動回路が、入力信号から限定スイング駆動出力信号を得る、請求項１４に記載の相互接続回路。
【請求項１６】
前記限定スイング駆動出力信号は、グラウンド電圧より高い電圧の第一の信号状態と、供給電圧より低い電圧の第二の信号状態とを有する、請求項１５に記載の相互接続回路。
【請求項１７】
前記受信回路が、前記限定スイング駆動出力信号から、限定スイング受信出力信号を得る、請求項１４に記載の相互接続回路。
【請求項１８】
前記限定スイング受信出力信号は、グラウンド電圧より高い電圧の第一の信号状態と、供給電圧より低い電圧の第二の信号状態とを有する、請求項１７に記載の相互接続回路。
【請求項１９】
前記レベル変換回路は、ＮＭＯＳトランジスタに結合されたＰＭＯＳトランジスタを備える、請求項１３に記載の相互接続回路。
【請求項２０】
前記駆動回路は、複数のトランジスタのカスケード結合をさらに備え、
該複数のトランジスタの第一のトランジスタは前記公称閾値電圧より高い閾値電圧を有する、請求項１２に記載の相互接続回路。
【請求項２１】
前記駆動回路は、
前記第一のトランジスタに結合された第二のトランジスタと、
該第一のトランジスタとグラウンド電位とに結合された第三のトランジスタと
をさらに備える、請求項２０に記載の相互接続回路。
【請求項２２】
前記駆動回路は、ＮＭＯＳトランジスタに結合されたＰＭＯＳトランジスタをさらに備え、
該ＰＭＯＳトランジスタは第一の信号によって駆動され、
該ＮＭＯＳトランジスタは第二の信号によって駆動され、
該第一の信号と該第二の信号は、相補的な信号を構成する、請求項１２に記載の相互接続回路。
【請求項２３】
前記駆動回路は、
前記駆動出力信号から得られたフィードバック信号によって駆動するＰＭＯＳトランジスタと、
該駆動出力信号から得られた該フィードバック信号によって駆動するＮＭＯＳトランジスタと
をさらに備える、請求項１２に記載の相互接続回路。
【請求項２４】
前記駆動回路は、
前記公称閾値電圧より高い閾値電圧を有するＰＭＯＳトランジスタと、
該公称閾値電圧より高い閾値電圧を有し、該ＰＭＯＳトランジスタに結合されたＮＭＯＳトランジスタと
をさらに備える、請求項１２に記載の相互接続回路。
【請求項２５】
前記駆動回路は、前記ＰＬＤ内の第一のプログラマブルロジック回路に結合し、
前記受信回路は、該ＰＬＤ内の第二のプログラマブルロジック回路に結合する、請求項１４に記載の相互接続回路。
【請求項２６】
プログラマブルロジックデバイス（ＰＬＤ）内の回路網を相互接続する方法であって、該方法は、
第一の回路内でソースから入力信号を受け取ることと、
限定スイングを有する該第一の回路の出力信号を生成することと、
該第一の回路の出力信号を第二の回路に供給することと、
限定スイングを有する該第二の回路の出力信号を生成することと
を包含する、方法。
【請求項２７】
前記入力信号を受け取ることは、前記ＰＬＤ内の第一のプログラマブルロジック回路から該入力信号を受け取ることをさらに包含する、請求項２６に記載の方法。
【請求項２８】
前記第二の回路の出力信号を、前記ＰＬＤ内の第二のプログラマブルロジック回路に、供給することを、さらに包含する、請求項２７に記載の方法。
【請求項２９】
前記第一の回路は、公称閾値電圧と異なる閾値電圧を有するトランジスタを少なくとも１つ備える、請求項２６に記載の方法。
【請求項３０】
前記第二の回路は、公称閾値電圧と異なる閾値電圧を有するトランジスタを少なくとも１つ備える、請求項２６に記載の方法。
【請求項３１】
前記第一の回路は、駆動回路を備える、請求項２６に記載の方法。
【請求項３２】
前記第二の回路は、受信回路を備える、請求項３１に記載の方法。
【請求項３３】
前記第一の回路の出力信号を前記第二の回路に供給することは、該第一の回路の出力信号を複数のトランジスタを介してルーティングすることを、さらに包含する、請求項２６に記載の方法。
【請求項３４】
前記第一の回路の出力信号は、
グラウンド電圧とは異なる電圧レベルに対応する第一の状態と、
供給電圧とは異なる電圧レベルに対応する第二の状態と
を有する、請求項２６に記載の方法。
【請求項３５】
前記第二の回路の出力信号は、
グラウンド電圧とは異なる電圧レベルに対応する第一の状態と、
供給電圧とは異なる電圧レベルに対応する第二の状態と
を有する、請求項２６に記載の方法。