(57)【要約】【課題】薄型化と高信頼性が可能な電子素子パッケージを提供することを目的とする。【解決手段】板状のセンサー基板１４を中央にしてその上下に板状の第１，第２カバー基板１５，１６を接合したものであって、センサー基板１４には、検出手段１９として第１検出部２０Ａと第２検出部２０Ｂと、空間１７を介して検出手段１９を取り囲む枠としてのセンサー基板１４の外周部と、検出手段１９とセンサー基板１４の外周部を繋ぐ少なくとも２本の梁１８ａ，１８ｂと、センサー基板１４の外周部に配設され検出手段１９に電気接続された電極２１とを設け、第１カバー基板１５あるいは第２カバー基板１６には、端面の内壁が電極２１の少なくとも一部と接触する貫通孔２５を設けて、薄型化と高信頼性化したことを特徴とする。【選択図】図１
2008182196.tif 000002
【特許請求の範囲】
【請求項１】
検出手段が形成された板状のセンサー基板を中央にしてその上下に板状の第１，第２カバー基板を直接または間接的に接合した電子素子パッケージであって、
前記センサー基板には、
前記検出手段として少なくとも第１検出部と第２検出部と、
空間を介して前記検出手段を取り囲む枠と、
前記検出手段と前記枠を繋ぐ少なくとも２本の梁と、
前記枠に配設され前記検出手段に電気接続された電極と
を設け、
前記第１カバー基板あるいは前記第２カバー基板には、
端面の内壁が前記電極の少なくとも一部と接触する貫通孔を設けた
電子素子パッケージ。
【請求項２】
前記電極を、
前記検出手段と空間を介して対向する前記枠の一部の辺と、前記枠の外周とで囲まれた領域に配設した
請求項１記載の電子素子パッケージ。
【請求項３】
前記カバー基板の前記センサー基板との対向面で前記検出部に対応する位置に、凹部を形成した
請求項１記載の電子素子パッケージ。
【請求項４】
前記センサー基板は、
前記検出手段の部分がその周辺よりも厚みが薄く形成されている
請求項１記載の電子素子パッケージ。
【請求項５】
検出手段が形成された板状のセンサー基板を中央にしてその上下に板状の第１，第２カバー基板を直接または間接的に接合した電子素子パッケージを製作するに際し、
検出部が形成されたセンサー基板が多数取りされている第１のウエハを中央にしてその上下に、前記センサー基板に対応して第１，第２カバー基板が多数取りされている第２，第３のウエハを接合して接合ウエハを形成し、
前記接合ウエハを切断して電子素子パッケージに個片化する
電子素子パッケージの製造方法。
【請求項６】
電子素子が形成された素子基板とカバー基板とを接合し、
前記素子基板と前記カバー基板の隙間において隔壁部によって前記電子素子を取り囲んで封止するとともに、
前記カバー基板には前記素子基板の第１電極に対応した導入穴を有し、前記導入穴の形状を、前記素子基板に向かって径が小さくなる形状に構成するとともに、
前記導入穴の前記素子基板の側の端部が、前記カバー基板に形成された第２電極で閉塞されており、前記第１電極と前記第２電極が当接している
電子素子パッケージ。
【請求項７】
前記導入穴の内周に素子基板に向かって延びる溝を形成したことを特徴とする
請求項６記載の電子素子パッケージ。
【請求項８】
電子素子が形成された素子基板とカバー基板とを接合し、前記素子基板と前記カバー基板の隙間において隔壁部によって前記電子素子を取り囲んで封止するとともに、前記カバー基板には前記素子基板の第１電極に対応して前記素子基板に向かって径が小さくなる形状の導入穴が形成された電子素子パッケージを、基板に形成されたランドに実装するに際し、
前記基板の実装位置の前記ランドに導電性材料を盛り、
前記導入穴を前記基板の側に向けて前記電子素子パッケージを前記基板の実装位置に押し付けて前記実装位置のランドに盛られた導電性材料を前記電子素子パッケージの前記導入穴から前記素子基板の前記第１電極の側に導いて前記導電性材料を介して前記基板のランドと前記素子基板の電子素子とを電気接続する
電子素子パッケージ実装方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、加速度センサーなどの電子素子パッケージとその製造方法に関するものである。
【背景技術】
【０００２】
図１９に示す特許文献１などに記載されている電子素子パッケージは、凹部１２を有したパッケージ内に加速度センサチップ１が収容され、加速度センサチップ１は、中央に基板２に固定された支持部３と、支持部３の周囲に配置された錘部４を有している。錘部４は、支持部３の上部に一端側が接続された検出ビーム５の他端側に結合して吊り下げられている。支持部３と錘部４および検出ビーム５はマイクロマシーン技術により、半導体基板で一体に形成されている。
【０００３】
検出ビーム５の上部には、錘部４に加わる加速度による歪みに対応して出力信号に変化を与える検出素子６が形成されている。基板２は接着剤７によりパッケージ内底面に固定されている。
【０００４】
支持部３の上端面に形成されたボンディングパッド８と検出素子６は、図示しないリードにより電気的に接続されている。ボンディングパッド８は、パッケージ側に形成されている外部引出端子９に金線１０により接続されている。外部引出端子９はパッケージ壁に沿って形成された導電膜によりパッケージ底面に形成された電極端子１１と接続されている。１３はキャップである。
【０００５】
また、特許文献２には、図２０に示すように、電子素子５１が形成された素子基板５２の一方の面に、電子素子５１を取り囲むように隔壁部５３を形成し、貫通電極５４を有するカバー基板５５によって隔壁部５３の開口を閉塞して電子素子５１を封止している。５６はカバー基板５５の外側に形成された電極で、貫通電極５４と導通して電子素子５１の電極を外部に引き出しているものが記載されている。
【０００６】
また、図２１と図２２は特許文献３に記載されている電子素子パッケージを示す。図２１は電子素子パッケージの下側ガラス基板８１と上側ガラス基板８２を貼り合わせる前の分解図、図２２は貼り合わせた後の図２１のＸ−Ｘ線に沿う断面図である。
【０００７】
下側ガラス基板８１に形成された角速度検出部８３は、両端８３ａ，８３ｂが下側ガラス基板８１に支持され、中間８３ｃが下側ガラス基板８１に接触していない可動側となっている。上側ガラス基板８２は、下側ガラス基板８１の外周部に設けられた枠部８４に接合されてハーメチックシール（hermetic seal）されている。外部引き出し電極は、枠部８４とは別に信号出力部８５ａ，８５ｂ，８５ｃが下側ガラス基板８１に形成されており、信号出力部８５ａ，８５ｂ，８５ｃが上側ガラス基板８２に張り合わされてビアホール８６で外部に引き出されている。
【特許文献１】特開２００６−１７０８５６号公報
【特許文献２】特開平６−３１８６２５号公報
【特許文献３】特開２０００−１８６９３１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
特許文献１の構成では、支持部３と錘部４および検出ビーム５をマイクロマシーン技術によって半導体基板で一体に形成しても、薄型化が困難である。これに対して特許文献２，特許文献３の構成では、薄型化を実現できるが、ハーメチックシール構造の信頼性の向上が要求されているのが現状である。
【０００９】
また、特許文献２の構成では予め貫通電極５４が形成されたカバー基板５５を用意し、このカバー基板５５を素子基板５２に貼り合わせることが必要である。特許文献３の構成でも、ビアホール８６を形成しておくことが必要である。
【００１０】
本発明は、薄型化することができ、しかも外部引き出し電極として貫通電極やビアホールの形成がいらない電子素子パッケージを提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明の請求項１記載の電子素子パッケージは、検出手段が形成された板状のセンサー基板を中央にしてその上下に板状の第１，第２カバー基板を直接または間接的に接合した電子素子パッケージであって、前記センサー基板には、前記検出手段として少なくとも第１検出部と第２検出部と、空間を介して前記検出手段を取り囲む枠と、前記検出手段と前記枠を繋ぐ少なくとも２本の梁と、前記枠に配設され前記検出手段に電気接続された電極とを設け、前記第１カバー基板あるいは前記第２カバー基板には、端面の内壁が前記電極の少なくとも一部と接触する貫通孔を設けたことを特徴とする。
【００１２】
本発明の請求項２記載の電子素子パッケージは、請求項１において、前記電極を、前記検出手段と空間を介して対向する前記枠の一部の辺と、前記枠の外周とで囲まれた領域に配設したことを特徴とする。
【００１３】
本発明の請求項３記載の電子素子パッケージは、請求項１において、前記カバー基板の前記センサー基板との対向面で前記検出部に対応する位置に、凹部を形成したことを特徴とする。
【００１４】
本発明の請求項４記載の電子素子パッケージは、請求項１において、前記センサー基板は、前記検出手段の部分がその周辺よりも厚みが薄く形成されていることを特徴とする。
本発明の請求項５記載の電子素子パッケージの製造方法は、検出手段が形成された板状のセンサー基板を中央にしてその上下に板状の第１，第２カバー基板を直接または間接的に接合した電子素子パッケージを製作するに際し、検出部が形成されたセンサー基板が多数取りされている第１のウエハを中央にしてその上下に、前記センサー基板に対応して第１，第２カバー基板が多数取りされている第２，第３のウエハを接合して接合ウエハを形成し、前記接合ウエハを切断して電子素子パッケージに個片化することを特徴とする。
【００１５】
本発明の請求項６記載の電子素子パッケージは、電子素子が形成された素子基板とカバー基板とを接合し、前記素子基板と前記カバー基板の隙間において隔壁部によって前記電子素子を取り囲んで封止するとともに、前記カバー基板には前記素子基板の第１電極に対応した導入穴を有し、前記導入穴の形状を、前記素子基板に向かって径が小さくなる形状に構成するとともに、前記導入穴の前記素子基板の側の端部が、前記カバー基板に形成された第２電極で閉塞されており、前記第１電極と前記第２電極が当接していることを特徴とする。
【００１６】
本発明の請求項７記載の電子素子パッケージは、請求項６において、前記導入穴の内周に素子基板に向かって延びる溝を形成したことを特徴とする。
本発明の請求項８記載の電子素子パッケージ実装方法は、電子素子が形成された素子基板とカバー基板とを接合し、前記素子基板と前記カバー基板の隙間において隔壁部によって前記電子素子を取り囲んで封止するとともに、前記カバー基板には前記素子基板の第１電極に対応して前記素子基板に向かって径が小さくなる形状の導入穴が形成された電子素子パッケージを、基板に形成されたランドに実装するに際し、前記基板の実装位置の前記ランドに導電性材料を盛り、前記導入穴を前記基板の側に向けて前記電子素子パッケージを前記基板の実装位置に押し付けて前記実装位置のランドに盛られた導電性材料を前記電子素子パッケージの前記導入穴から前記素子基板の前記第１電極の側に導いて前記導電性材料を介して前記基板のランドと前記素子基板の電子素子とを電気接続することを特徴とする。
【発明の効果】
【００１７】
この構成によると、薄型化と高信頼性が可能な電子素子パッケージを実現できる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の各実施の形態を図１〜図１０，図１１〜図１８に基づいて説明する。なお、同様の作用を成すものには同一の符号を付けて説明する。
（実施の形態１）
図１〜図４は本発明の実施の形態１を示す。
【００１９】
図１（ａ）は本発明の実施の形態１における電子素子パッケージの断面図を示し、図１（ｂ）は上面図、図１（ｃ）は底面図を示している。図１（ａ）は図１（ｂ）のＡ−ＡＡ断面図である。
【００２０】
この電子素子パッケージは、加速度センサーであって、板状のセンサー基板１４を中央にして、センサー基板１４の上側に板状の第１のカバー基板１５、センサー基板１４の下側に板状の第２のカバー基板１６を設けて、この３枚を接合した構造である。
【００２１】
シリコンまたは石英製のセンサー基板１４には、図２（ａ）とこのＢ−ＢＢ断面を示す図２（ｂ）のようにドライエッチングなどで孔１７Ａ，１７Ｂを形成して、中央がビーム１８で外周部から支持された可動片１９が形成されている。可動片１９の前記ビーム１８よりも右側の部分に第１の検出部２０Ａが構成され、ビーム１８よりも左側の部分に第２の検出部２０Ｂが構成されている。
【００２２】
第１，第２の検出部２０Ａ，２０Ｂには、図２（ａ）のＣ−ＣＣ断面を示す図２（ｃ）のように可動片１９の上に０．３μｍ厚のＰｔ膜を形成し、その上に２．７５μｍ厚のＰＺＴを形成し、さらにその上に０．３μｍ厚のＡｕ膜を形成して構成されている。
【００２３】
センサー基板１４の四隅の近傍には、図２（ａ）とこのＤ−ＤＤ断面を示す図２（ｄ）のように内周に電極が形成されたスルホール２１ａ，２１ｂ，２１ｃ，２１ｄが形成されており、スルホール２１ａ，２１ｂはセンサー基板１４上に形成された配線電極２２ａ，２２ｂによって第１の検出部２０ＡのＰｔ膜とＡｕ膜に接続されている。スルホール２１ｃ，２１ｄはセンサー基板１４上に形成された配線電極２２ｃ，２２ｄによって第２の検出部２０ＢのＰｔ膜とＡｕ膜に接続されている。
【００２４】
シリコンまたは石英製の第１のカバー基板１５には、図３（ａ）とこのＥ−ＥＥ断面を示す図３（ｂ）に示すように第１，第２の検出部２０Ａ，２０Ｂに対応した位置に凹部２３がドライエッチングなどで形成されている。
【００２５】
シリコンまたは石英製の第２のカバー基板１６には、図３（ｃ）とこのＦ−ＦＦ断面を示す図３（ｄ）に示すように第１，第２の検出部２０Ａ，２０Ｂに対応した位置に凹部２４がドライエッチングなどで形成されている。さらに、第２のカバー基板１６には、図３（ｃ）とこのＦ−ＦＦ断面を示す図３（ｄ）、図３（ｃ）のＧ−ＧＧ断面を示す図３（ｅ）に示すようにセンサー基板１４のスルホール２１ａ，２１ｂ，２１ｃ，２１ｄに対応して内周に電極が形成されたスルホール２５ａ，２５ｂ，２５ｃ，２５ｄが形成されている。
【００２６】
センサー基板１４と第１のカバー基板１５、第２のカバー基板１６との接合は、次に示す工程で実行されている。
図４（ａ）では、センサー基板１４の上面の外周部と下面の外周部、センサー基板１４の上面のスルホール２１ａ〜２１ｄの周り、ならびにセンサー基板１４の下面のスルホール２１ａ〜２１ｄの周りに接着剤２６を塗布する。
【００２７】
図４（ｂ）では、センサー基板１４と第１のカバー基板１５、第２のカバー基板１６とを貼り合わせて、その後に図４（ｃ）に示すようにスルホール２５ａ〜２５ｄから半田２７を供給してリフローして外部接続端子を形成して組み立てが完了する。
【００２８】
なお、ここでは接着剤２６を使用した接合の場合を例に挙げて説明したが、次のようにしても接合できる。具体的には、センサー基板１４の上面と下面，第１のカバー基板１５の下面、第２のカバー基板１６の上面に対して、真空チャンバ内で例えばプラズマ、原子ビーム、光エネルギーなどのエネルギーを照射して表面清浄と活性化を実施した前処理の後に、同じ真空チャンバ内でセンサー基板１４の上面と第１のカバー基板１５の下面とを当接させて加圧して、常温接合プロセスで接合する。さらに、センサー基板１４の下面と第２のカバー基板１６の上面とを当接させて加圧して、常温接合プロセスで接合する。その後にスルホール２５ａ〜２５ｄから半田２７を供給してリフローして外部接続端子を形成して組み立てが完了する。
【００２９】
ここで、実施の形態１の構成と、従来例として挙げた図２１，図２２の構成と比較して説明する。
図２１，図２２に示した従来例では、下側ガラス基板８１と上側ガラス基板８２との貼り合わせによるシール構造は、下側ガラス基板８１の外周部に設けられた幅の狭い枠部８４と、一部に枠部８４とは独立して島状に形成された信号出力部８５ａ，８５ｂ，８５ｃとの少ないエリアだけで上側ガラス基板８２と張り合わされて電子素子パッケージの内部がシールされている。このようなシール構造では、枠部８４と信号出力部８５ａ，８５ｂ，８５ｃの間にハーメチックシールに有効に作用していない隙間エリア８７ａ，８７ｂ，８７ｃが存在している。
【００３０】
これに対して、実施の形態１の構成では、センサー基板１４を中央にしてその上下に板状の第１，第２カバー基板１５，１６を直接または間接的に接合した電子素子パッケージであって、検出手段としての可動片１９が形成された板状のセンサー基板１４には、第１，第２検出部２０Ａ，２０Ｂと、空間としての孔１７Ａ，１７Ｂを介して第１，第２検出部２０Ａ，２０Ｂを取り囲む枠であるセンサー基板１４の外周部と、可動片１９とセンサー基板１４の外周部を繋ぐ少なくとも２本の梁としてのビーム１８ａ，１８ｂと、センサー基板１４の外周部に配設され可動片１９に電気接続された電極としてのスルホール２１ａ〜２１ｄとを設け、第１カバー基板１５あるいは第２カバー基板１６には、端面の内壁がスルホール２１ａ〜２１ｄの少なくとも一部と接触する貫通孔としてのスルホール２５ａ〜２５ｄを設けたため、センサー基板１４の上面と第１のカバー基板１５の下面との接合、ならびにセンサー基板１４の下面と第２のカバー基板１６との接合面積は、図１（ｂ），図１（ｃ）および図２（ａ）を見て分かるように、センサー基板１４のスルホール２１ａ〜２１ｄが形成されているエリアも第１のカバー基板１５との有効な接合面となっている。また、センサー基板１４と第２のカバー基板１６との接合も、図２１と図２２に見られたような幅の狭い枠部８４だけの接合ではなく、センサー基板１４のスルホール２１ａ〜２１ｄが形成されているエリアも第２のカバー基板１６との有効な接合面となっている。
【００３１】
したがって、実施の形態１ではセンサー基板１４と第１，第２のカバー基板１５，１６との接合面積が、図２１と図２２に挙げた従来例に比べて大きくて、ハーメチックシールに有効に作用してシールの信頼性が極めて高いものである。
【００３２】
（実施の形態２）
図５は本発明の実施の形態２を示す。
実施の形態１では、センサー基板１４と第１，第２のカバー基板１５，１６とを、電子素子パッケージ毎に接合したが、この実施の形態２では、図５（ａ）に示すように、センサー基板１４が多数取りされている第１のウエハ２８と、第１のウエハ２８の各センサー基板１４の部分に対応して第１のカバー基板１５が多数取りされている第２のウエハ２９と、第１のウエハ２８の各センサー基板１４の部分に対応して第２のカバー基板１６が多数取りされている第３のウエハ３０とを接合して接合ウエハ３１を形成し、図５（ｂ）では接合ウエハ３１をダイシングソー３２によって切断して、電子素子パッケージ３３に個片化する。
【００３３】
（実施の形態３）
上記の各実施の形態では、電子素子パッケージの四隅の近傍に外部接続端子が形成されていたが、図６に示す実施の形態３では、電子素子パッケージのコーナー部に外部接続端子が形成されている。
【００３４】
図６（ａ）はこの場合のセンサー基板１４を示しており、コーナー部に円弧状の電極３４ａ，３４ｂ，３４ｃ，３４ｄが形成されている。電極３４ａ，３４ｂはセンサー基板１４上に形成された配線電極３５ａ，３５ｂによって第１の検出部２０ＡのＰｔ膜とＡｕ膜に接続されている。電極３４ｃ，３４ｄはセンサー基板１４上に形成された配線電極３５ｃ，３５ｄによって第２の検出部２０ＢのＰｔ膜とＡｕ膜に接続されている。第２のカバー基板１６には電極３４ａ〜３４ｄに対応して同様にコーナー部に電極３６ａ，３６ｂ，３６ｃ，３６ｄが形成されて、図６（ｂ）に示すようにセンサー基板１４と第１，第２のカバー基板１５，１６とを接合し、電極３４ｂと電極３６ｂに跨って半田２７を付け、電極３４ｃと電極３６ｃ，電極３４ａと電極３６ａ，電極３４ｄと電極３６ｄについても半田２７を付けて外部接続端子とした。
【００３５】
なお、このような電子素子パッケージを図５に示したように接合ウエハ３１をダイシングソー３２によって切断して個片化して作成できる。この場合には、ダイシングソー３２によって切断する前の接合ウエハ３１の状態において、第３のウエハ３０のスルホールの部分に半田を供給してリフローした後に、図６（ｃ）に示すように外部接続端子となる部分を、切断線３７の位置をダイシングソー３２によって切断して個片化することによって図６（ｂ）に示す電子素子パッケージ３３を得ることができる。
【００３６】
（実施の形態４）
実施の形態２では、接合ウエハ３１をダイシングソー３２によって切断して電子素子パッケージ３３に個片化したが、この実施の形態４では、ダイシングソー３２によって図７（ａ）と図７（ｂ）に示すように第１のウエハ３８を複数枚の集合体３８ａ〜３８ｎに切断し、第２，第３のウエハ３９，４０も集合体３８ａ〜３８ｎと同サイズの複数枚の集合体３９ａ〜３９ｎ，４０ａ〜４０ｎに切断し、図７（ｃ）に示す工程では、第１のウエハ３８から切り出した各集合体３８ａ〜３８ｎをそれぞれ中央にして、第２のウエハ３９から切り出した集合体３９ａ〜３９ｎと第３のウエハ４０から切り出した集合体４０ａ〜４０ｎを接合して接合集合体４１を作成し、この接合集合体４１をダイシングソー３２で個片化する。これにより、元のウエハサイズが大きくなっても接合プロセスは同一の装置で組み立てられる。
【００３７】
（実施の形態５）
図８と図９は本発明の実施の形態５を示す。
上記の各実施の形態の第１のカバー基板１５、第２のカバー基板１６には、センサー基板１４の第１，第２の検出部２０Ａ，２０Ｂに対応した凹部２３，２４が形成されていたが、この実施の形態５のセンサー基板１４Ｂでは、図９に示すように第１，第２のカバー基板１５Ｂ，１６Ｂには、凹部２３，２４が形成されていない。
【００３８】
図８はこの場合のセンサー基板１４Ｂを示す。
図８（ｂ）は図８（ａ）のＢ−ＢＢ断面図、図８（ｃ）は図８（ａ）のＣ−ＣＣ断面図、図８（ｄ）は図８（ａ）のＤ−ＤＤ断面図であって、センサー基板１４Ｂは図８（ｃ）に示すように第１，第２の検出部２０Ａ，２０Ｂがセンサー基板１４の外周部４２よりも薄く形成されている。
【００３９】
実施の形態５の電子素子パッケージは、センサー基板１４Ｂの上下面に図９に示すように凹部２３，２４が形成されていない第１，第２のカバー基板１５Ｂ，１６Ｂを接合し、半田２７を供給してリフローして外部接続端子を形成して組み立てが完了する。
【００４０】
（実施の形態６）
上記の各実施の形態の電子素子パッケージのセンサー基板は、第１，第２の検出部２０Ａ，２０Ｂの中央側の一端がビーム１８で支持された片持ち構造であったが、図１０（ａ）に示すように可動片１９の両端をビーム４３によってセンサー基板１４の外周部４２に連結して支持するように孔１７Ａ，１７Ｂ，１７Ｃ，１７Ｄを形成しても同様に構成できる。また、図１０（ｂ）に示すように可動片１９を複数のビーム４３によってセンサー基板１４の外周部４２に連結して支持するように孔１７を形成しても同様に構成できる。
【００４１】
（実施の形態７）
図１１〜図１４は本発明の実施の形態７を示す。
図１１（ａ）は本発明の実施の形態７における電子素子パッケージの断面図を示し、図１１（ｂ）は底面図を示している。
【００４２】
この電子素子パッケージＡは、図１２に示す素子基板５８と図１３に示すカバー基板５９とを張り合わせて構成されている。
図１２（ａ）と図１２（ｂ）に示すように素子基板５８の一方の面には、電子素子６０と第１電極としての配線電極６１が形成されている。電子素子６０の入出力ラインは  配線電極６１に電気接続されている。
【００４３】
図１３（ａ）と図１３（ｂ）に示すようにカバー基板５９には、素子基板５８の配線電極６１の位置に対応して第２電極としての電極６２と、前記素子基板５８の第１電極に対応した位置に前記素子基板５８に向かって径が小さくなる例えばテーパー状の導入穴６３が形成されている。導入穴６３の前記素子基板５８の側の端部は、前記カバー基板５９に形成された電極６２で閉塞されている。導入穴６３は、レーザ、ケミカルエッチング法、ドライエッチング法、ブラスト法などにより形成できる。
【００４４】
さらに、素子基板５８には、電極６４が電子素子６０を取り囲むように環状に形成されている。カバー基板５９には、素子基板５８の電極６４に対応して電極６５が環状に形成されている。この実施の形態では、配線電極６１，電極６２は同一材料の例えば金で形成されている。電極６４，電極６５は同一材料の例えば金で形成されている。
【００４５】
なお、素子基板５８とカバー基板５９の貼り合わせに際しては、配線電極６１の表面，電極６４の表面，電極６２の表面，電極６５の表面に対して、真空チャンバ内で例えばプラズマ、原子ビーム、光エネルギーなどのエネルギーを照射して表面清浄と活性化を実施した前処理の後に、同じ真空チャンバ内で素子基板５８の配線電極６１の表面とカバー基板５９の電極６２の表面とを互いに当接させ、素子基板５８の電極６４の表面とカバー基板５９の電極６５の表面とを互いに当接させた状態で加圧して、常温接合プロセスで接合されている。
【００４６】
接合した環状の電極６４と環状の電極６５とは、電子素子６０を取り囲んで封止する隔壁部６６を形成している。
図１４はこのようにして形成された電子素子パッケージＡを、基板６７に形成されたランド６８に実装する過程を示している。
【００４７】
先ず、図１４（ａ）に示すように、基板６７のランド６８に導電性材料としての半田６９が盛られている。図１４（ｂ）では、半田６９をリフローで溶融させた状態で、導入穴６３を基板６７の側に向けて電子素子パッケージＡを、基板６７の実装位置に押し付ける。
【００４８】
これによって、溶融状態の半田６９が、導入穴６３によって素子基板５８の配線電極６１の側に導かれて、半田６９がカバー基板５９の電極６２に接続される。この状態で半田６９が固化することによって、基板６７に形成されたランド６８が、半田６９と電極６２と配線電極６１を介して電子素子６０と電気接続される。
【００４９】
導入穴６３や配線電極６１の大きさや、溶融状態の半田６９の粘度などの組み合わせによっては、リフロー時に導入穴の中の溶融半田に気泡が存在する場合がある。この溶融半田の中の気泡が電子素子６０と基板のランド６８との電気的接続を不安定にする可能性がある。この場合は、図示していないが導入穴６３の側面に、溶融時の半田の中の気泡を逃がす空気逃がし穴を設けると、溶融半田の中の気泡の電気的接続への影響を少なくすることができる。
【００５０】
また、この構成によると、基板６７におけるランド６８の大きさに比べてランド間の間隔７６が小さい場合であっても、半田ブリッジが発生せずに良好な実装状態が得られた。
この実施の形態では導電性材料としての半田６９を使用したが、導電性樹脂でも実施できる。この場合にはランド６８の上に設けられた硬化前の導電性樹脂を、電子素子パッケージＡの基板６７の実装位置に押し付けることによって、硬化前の導電性樹脂が導入穴６３の中に入って行き、基板６７に形成されたランド６８が、導電性樹脂と電極６２と配線電極６１を介して電子素子６０と電気接続される。その後に熱をかけて前記導電性樹脂を硬化させる形態も有効である。
【００５１】
（実施の形態８）
図１５は本発明の実施の形態８を示す。
実施の形態７では、素子基板５８の厚みが０．２〜０．３ｍｍ程度，カバー基板５９の厚みが０．３ｍｍ以上の比較的厚みのある電子素子パッケージＡの場合であったが、図１５に示すようにカバー基板５９の厚みが０．２ｍｍ以下の比較的厚みのある電子素子パッケージの場合にも同様に実施できる。
【００５２】
（実施の形態９）
図１６は本発明の実施の形態９を示す。
実施の形態７では、導入穴６３は内周面が平滑であったが、この図１６に示す実施の形態９では、導入穴６３の内周面には、素子基板５８に向かって延びる溝７０が形成されている。このように溝７０を設けることによって、毛細管現象によって半田濡れが向上し、より接合品質の安定した電子素子パッケージを得ることができる。
【００５３】
（実施の形態１０）
図１７は本発明の実施の形態１０を示す。
この図１７は電子素子パッケージの製造過程を示している。
【００５４】
図１７（ａ）に示すように、半導体ウエハ７１には複数個の素子基板５８が多数取りされており、カバーウエハ７２には複数個のカバー基板５９が同様に多数取りされている。
なお、隔壁部６６の電極６４，６５は半導体ウエハ７１とカバーウエハ７２に、グリッド状のパターンとして、スパッタ、メッキプロセスにより金属材料で形成されている。
【００５５】
真空チャンバ内での清浄化と荷重を印加することにより活性化による常温接合プロセスで半導体ウエハ７１とカバーウエハ７２を接合して一体化した接合半導体ウエハ７３を、図１７（ｂ）に示すようダイシングソー７４によって切断して、電子素子パッケージＡに個片化する。
【００５６】
（実施の形態１１）
実施の形態１０では、１枚の接合半導体ウエハ７３をダイシングソー７４によって切断して、電子素子パッケージＡに個片化したが、図１８に示すように、１枚の半導体ウエハ７１を複数枚の集合体７５ａ〜７５ｎに切断し、その集合体７５ａ〜７５ｎに対して、集合体７５ａ〜７５ｎと同サイズのカバーウエハ７２Ａを接合し、これをダイシングソー７４で個片化する。これにより、元のウエハサイズが大きくなっても接合プロセスは同一の装置で組立てをすることができる。
【００５７】
上記の実施の形態９では、導入穴６３の内周面の濡れ性を改善することを目的として、溝７０を設けたが、導入穴６３の内周面をマット面で構成して導電性材料に対する濡れ性を改善したり、導電性材料に対する濡れ性を改善する膜を導入穴６３の内周面に形成して構成することもできる。
【００５８】
（実施の形態１２）
図１〜図１０に示した各実施の形態では、センサー基板１４の外周部に配設され可動片１９に電気接続された電極としてのスルホール２１ａ〜２１ｄとを設け、第１カバー基板１５あるいは第２カバー基板１６には、端面の内壁がスルホール２１ａ〜２１ｄと接触する貫通孔としてのスルホール２５ａ〜２５ｄを設けたが、端面の内壁がスルホール２１ａ〜２１ｄと接触する貫通孔は、内側に導電膜が形成されたスルホール２５ａ〜２５ｄではなくて、図１１〜図１８に示した各実施の形態のテーパー状の導入穴６３と同様に、基板１４に向かって径が小さくなる貫通孔だけを形成しておいて、図１４に示した場合と同様に、電子素子パッケージを実装位置に押し付けて前記実装位置のランドに盛られた導電性材料を前記電子素子パッケージの前記導入穴からセンサー基板１４の電極の側に導いて電気接続するように構成することもできる。
【００５９】
（実施の形態１３）
図１〜図１０に示した各実施の形態ならびに実施の形態１２では、センサー基板１４を挟んでいる第１カバー基板１５と第２カバー基板１６のうちの第２カバー基板１６の方にだけ、端面の内壁がスルホール２１ａ〜２１ｄと接触する貫通孔を形成したが、端面の内壁がスルホール２１ａ〜２１ｄと接触する貫通孔を第１カバー基板１５と第２カバー基板１６の両方に形成して構成することもできる。
【産業上の利用可能性】
【００６０】
本発明は、薄型化と高信頼性が可能な電子素子パッケージの実現に寄与できる。
【図面の簡単な説明】
【００６１】
【図１】本発明の実施の形態１における電子素子パッケージの断面図と上面図および底面図
【図２】同実施の形態のセンサー基板の平面図とＢ−ＢＢ断面図，Ｃ−ＣＣ断面図，Ｄ−ＤＤ断面図
【図３】同実施の形態の第１のカバー基板の底面図とＥ−ＥＥ断面図ならびに第２のカバー基板の底面図とＦ−ＦＦ断面図とＧ−ＧＧ断面図
【図４】同実施の形態の接合過程の断面図
【図５】本発明の実施の形態２における製造工程図
【図６】本発明の実施の形態３におけるセンサー基板の平面図と組み立てが完了した電子素子パッケージの断面図および切断する前の集合体の底面図
【図７】本発明の実施の形態４における製造工程図
【図８】本発明の実施の形態５におけるセンサー基板の平面図とＢ−ＢＢ断面図とＣ−ＣＣ断面図およびＤ−ＤＤ断面図
【図９】同実施の形態の電子素子パッケージの断面図
【図１０】別の実施の形態のセンサー基板の平面図
【図１１】本発明の実施の形態７における電子素子パッケージの拡大断面図と底面図
【図１２】同実施の形態の素子基板５８の断面図と平面図
【図１３】同実施の形態のカバー基板５９の断面図と平面図
【図１４】同実施の形態の実装過程の断面図
【図１５】本発明の実施の形態８における電子素子パッケージの拡大断面図
【図１６】本発明の実施の形態９における電子素子パッケージの拡大底面図と断面図
【図１７】本発明の実施の形態１０における電子素子パッケージの製造工程斜視図
【図１８】本発明の実施の形態１１における電子素子パッケージの製造工程斜視図
【図１９】特許文献１の電子素子パッケージの拡大断面図
【図２０】特許文献２の電子素子パッケージの拡大断面図
【図２１】特許文献３の電子素子パッケージの分解斜視図
【図２２】特許文献３の電子素子パッケージの断面図
【符号の説明】
【００６２】
１４    センサー基板
１５，１６    第１，第２のカバー基板
１７Ａ〜１７Ｄ    孔
１８    ビーム
１９    可動片
２０Ａ    第１の検出部
２０Ｂ    第２の検出部
２１ａ〜２１ｄ    スルホール
２２ａ〜２２ｄ    配線電極
２３，２４    凹部
２５ａ〜２５ｄ    スルホール
２６    接着剤
２７    半田
２８    第１のウエハ
２９    第２のウエハ
３０    第３のウエハ
３１    接合ウエハ
３２    ダイシングソー
３３    電子素子パッケージ
３４ａ〜３４ｄ    電極
３５ａ〜３５ｄ    配線電極
３６ａ〜３６ｄ    電極
３８ａ〜３８ｎ，３９ａ〜３９ｎ，４０ａ〜４０ｎ    集合体
４１    接合集合体
４２    センサー基板１４の外周部
４３    ビーム
Ａ    電子素子パッケージ
５８    素子基板
５９    カバー基板
６０    電子素子
６１    配線電極（第１電極）
６２    電極（第２電極）
６３    テーパー状の導入穴
６４    電極
６５    電極
６６    隔壁部
６７    基板
６８    ランド
６９    半田（導電性材料）
７０    溝
７１    半導体ウエハ
７２    カバーウエハ
７３    接合半導体ウエハ
【図１】
2008182196.tif 000003
【図２】
2008182196.tif 000004
【図３】
2008182196.tif 000005
【図４】
2008182196.tif 000006
【図５】
2008182196.tif 000007
【図６】
2008182196.tif 000008
【図７】
2008182196.tif 000009
【図８】
2008182196.tif 000010
【図９】
2008182196.tif 000011
【図１０】
2008182196.tif 000012
【図１１】
2008182196.tif 000013
【図１２】
2008182196.tif 000014
【図１３】
2008182196.tif 000015
【図１４】
2008182196.tif 000016
【図１５】
2008182196.tif 000017
【図１６】
2008182196.tif 000018
【図１７】
2008182196.tif 000019
【図１８】
2008182196.tif 000020
【図１９】
2008182196.tif 000021
【図２０】
2008182196.tif 000022
【図２１】
2008182196.tif 000023
【図２２】
2008182196.tif 000024