【手続補正書】
【提出日】平成20年12月19日(2008.12.19)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電力コアが、
少なくとも１つの埋込み個別化コンデンサを備えた少なくとも１つの埋込み個別化コンデンサ層と、
少なくとも１つの平面型コンデンサ積層薄板とを備え、
該平面型コンデンサ積層薄板が、前記埋込み個別化コンデンサに電荷を供給するための低インダクタンス経路として機能し、
前記埋込み個別化コンデンサが、前記平面型コンデンサ積層薄板のうちの少なくとも１つに並列に接続され、
前記電力コアが、少なくとも１つの信号層に相互接続されていることを特徴とする電力コアデバイス。
【請求項２】
パターン形成された側とパターン形成されない側とを有する少なくとも１つの平面型コンデンサ構造を提供するステップと、
箔側と構成部品側とを有する少なくとも１つの、前記箔上に形成された個別化コンデンサを備えた少なくとも１つの箔構造を提供するステップと、
前記箔構造の前記構成部品側を前記平面型コンデンサ構造の前記パターン形成された側に積層するステップと、
前記箔構造の前記箔側をエッチングするとともに、前記平面型コンデンサ構造の前記パターン形成されない側をエッチングして電力コアを形成するステップと、
該電力コア上に少なくとも１つの信号層を形成するステップと
を有することを特徴とする電力コアデバイスの作製方法。
【請求項３】
パターン形成された側とパターン形成されない側とを有する少なくとも１つの平面型コンデンサ構造を提供するステップと、
箔側と構成部品側とを有する少なくとも１つの、前記箔上に形成された個別化コンデンサを備えた少なくとも１つの箔構造を提供するステップと、
前記箔構造の前記箔側を前記平面型コンデンサ構造の前記パターン形成された側に積層するステップと、
前記箔構造の前記箔側をエッチングするとともに、前記平面型コンデンサ構造の前記パターン形成されない側をエッチングして電力コアを形成するステップと、
該電力コア上に少なくとも１つの信号層を形成するステップと
を有することを特徴とする電力コアデバイスの作製方法。
【請求項４】
第１のパターン形成された側と第２のパターン形成された側とを有する少なくとも１つの平面型コンデンサ構造を提供するステップと、
箔側と構成部品側とを有する少なくとも１つの、前記箔上に形成された個別化コンデンサを備えた少なくとも１つの箔構造を提供するステップと、
前記箔構造の前記構成部品側を積層箔対に積層するステップと、
少なくとも１つの信号層を形成するステップと、
前記積層箔対の前記箔側をエッチングするステップと、
前記平面型コンデンサ構造のパターン形成されない側をエッチングするステップと、
電力コアデバイスを形成するために積層するステップと
を有することを特徴とする電力コアデバイスの作製方法。
【請求項５】
パターン形成された側とパターン形成されない側とを有する少なくとも１つの平面型コンデンサ構造を提供するステップと、
箔側と構成部品側とを有する少なくとも１つの、前記箔上に形成された個別化コンデンサを備えた少なくとも１つの箔構造を提供するステップと、
前記箔構造の前記箔側を前記平面型コンデンサ構造の前記パターン形成された側に積層するステップと、
前記箔構造の前記箔側をエッチングするとともに、前記平面型コンデンサ構造の前記パターン形成されない側をエッチングして電力コアを形成するステップと、
予め作製された信号ライン組立体を形成するステップと、
前記電力コアと前記予め作製された信号ライン組立体とを接合するステップと
を有することを特徴とする電力コアデバイスの作製方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００９０
【補正方法】変更
【補正の内容】
【００９０】
５０個のＳＭＴコンデンサ及び誘電率３．８の平面型基板についての電力平面上の電圧変動には、約−０．１２ボルトから＋０．１２ボルトの、電力平面上のピーク間電圧変動があった。７５個のＳＭＴコンデンサ及び誘電率３．８の平面型基板についての電力平面上の電圧変動には、約−０．１ボルトから＋０．１ボルトの、電力平面上のピーク間電圧変動があった。１００個のＳＭＴコンデンサ及び誘電率３．８の平面型基板についての電力平面上の電圧変動には、約−０．０７５ボルトから＋０．１ボルトの、電力平面上のピーク間電圧変動があった。４つのＳＭＴコンデンサ構成すべてにおいて、出力ドライバの同時スイッチングの結果として、２５個のコンデンサ及び誘電率１１の電力平面を有する埋込みディスクリートコンデンサ構成より高い電力平面ノイズ、又は電圧変動が生じた。
以下に本発明の実施形態の例を記載する。  
［実施形態１］
電力コアが、
少なくとも１つの埋込み個別化コンデンサを備えた少なくとも１つの埋込み個別化コンデンサ層と、
少なくとも１つの平面型コンデンサ積層薄板とを備え、
該平面型コンデンサ積層薄板が、前記埋込み個別化コンデンサに電荷を供給するための低インダクタンス経路として機能し、
前記埋込み個別化コンデンサが、前記平面型コンデンサ積層薄板のうちの少なくとも１つに並列に接続され、
前記電力コアが、少なくとも１つの信号層に相互接続されていることを特徴とする電力コアデバイス。
［実施形態２］
前記電力コアは、複数の埋込み個別化コンデンサ層と、複数の平面型コンデンサ積層薄板とを備えていることを特徴とする実施形態１に記載の電力コアデバイス。
［実施形態３］
前記埋込み個別化コンデンサは、少なくとも第１の電極と第２の電極とを備えていることを特徴とする実施形態１に記載の電力コアデバイス。
［実施形態４］
前記埋込み個別化コンデンサの第１の電極及び第２の電極が、半導体デバイスの少なくとも１つの電力端子に接続されていることを特徴とする実施形態３に記載の電力コアデバイス。
［実施形態５］
前記半導体デバイスは、集積回路であることを特徴とする実施形態４に記載の電力コアデバイス。
［実施形態６］
複数の信号層を備え、該信号層が導電バイアを介して接続されていることを特徴とする実施形態１に記載の電力コアデバイス。
［実施形態７］
インターポーザ、プリント配線板、マルチチップモジュール、エリアアレイパッケージ、システムオンパッケージ、システムインパッケージから選択されることを特徴とする実施形態１に記載の電力コアデバイス。
［実施形態８］
パターン形成された側とパターン形成されない側とを有する少なくとも１つの平面型コンデンサ構造を提供するステップと、
箔側と構成部品側とを有する少なくとも１つの、前記箔上に形成された個別化コンデンサを備えた少なくとも１つの箔構造を提供するステップと、
前記箔構造の前記構成部品側を前記平面型コンデンサ構造の前記パターン形成された側に積層するステップと、
前記箔構造の前記箔側をエッチングするとともに、前記平面型コンデンサ構造の前記パターン形成されない側をエッチングして電力コアを形成するステップと、
該電力コア上に少なくとも１つの信号層を形成するステップと
を有することを特徴とする電力コアデバイスの作製方法。
［実施形態９］
パターン形成された側とパターン形成されない側とを有する少なくとも１つの平面型コンデンサ構造を提供するステップと、
箔側と構成部品側とを有する少なくとも１つの、前記箔上に形成された個別化コンデンサを備えた少なくとも１つの箔構造を提供するステップと、
前記箔構造の前記箔側を前記平面型コンデンサ構造の前記パターン形成された側に積層するステップと、
前記箔構造の前記箔側をエッチングするとともに、前記平面型コンデンサ構造の前記パターン形成されない側をエッチングして電力コアを形成するステップと、
該電力コア上に少なくとも１つの信号層を形成するステップと
を有することを特徴とする電力コアデバイスの作製方法。
［実施形態１０］
前記電力コアの一方の表面又は両方の表面に誘電層を被着し、
該誘電層上に１つ又は複数の信号ラインを備える回路を形成し、
該信号ラインを備える層間で導電相互接続を形成することによって、前記信号層が形成されることを特徴とする実施形態８又は９に記載の電力コアデバイスの作製方法。
［実施形態１１］
前記層間の前記相互接続は、導電バイアであることを特徴とする実施形態１０に記載の電力コアデバイスの作製方法。
［実施形態１２］
追加の受動構成部品が前記電力コアに接続され、該電力コアの外側にあることを特徴とする実施形態８又は９に記載の電力コアデバイスの作製方法。
［実施形態１３］
信号ライン、抵抗、又はそれらの組合せを、前記個別化コンデンサと同じ層上で配置及び相互接続することを特徴とする実施形態８又は９に記載の電力コアデバイスの作製方法。
［実施形態１４］
第１のパターン形成された側と第２のパターン形成された側とを有する少なくとも１つの平面型コンデンサ構造を提供するステップと、
箔側と構成部品側とを有する少なくとも１つの、前記箔上に形成された個別化コンデンサを備えた少なくとも１つの箔構造を提供するステップと、
前記箔構造の前記構成部品側を積層箔対に積層するステップと、
少なくとも１つの信号層を形成するステップと、
前記積層箔対の前記箔側をエッチングするステップと、
前記平面型コンデンサ構造のパターン形成されない側をエッチングするステップと、
電力コアデバイスを形成するために積層するステップと
を有することを特徴とする電力コアデバイスの作製方法。
［実施形態１５］
前記各層が導電バイアによって他の層に相互接続されることを特徴とする実施形態１４に記載の電力コアデバイスの作製方法。
［実施形態１６］
前記導電バイアが、バイアを導電材料で充填すること、バイアを導電材料でめっきすること、及び箔上で導電バンプを形成することから選択された方法によって形成されることを特徴とする実施形態１５に記載の電力コアデバイスの作製方法。
［実施形態１７］
パターン形成された側とパターン形成されない側とを有する少なくとも１つの平面型コンデンサ構造を提供するステップと、
箔側と構成部品側とを有する少なくとも１つの、前記箔上に形成された個別化コンデンサを備えた少なくとも１つの箔構造を提供するステップと、
前記箔構造の前記箔側を前記平面型コンデンサ構造の前記パターン形成された側に積層するステップと、
前記箔構造の前記箔側をエッチングするとともに、前記平面型コンデンサ構造の前記パターン形成されない側をエッチングして電力コアを形成するステップと、
予め作製された信号ライン組立体を形成するステップと、
前記電力コアと前記予め作製された信号ライン組立体とを接合するステップと
を有することを特徴とする電力コアデバイスの作製方法。