(57)【要約】【課題】単一の制御電源とユニポーラＡ／Ｄ変換器を使用してバイポーラのアナログ入力信号をＡ／Ｄ変換する方式において、低コストでシンプル、かつ高い精度を信頼性を有してＡ／Ｄ変換処理ができる。【解決手段】正負極性をもつアナログ信号の基準電源は、単一電源電圧Ｖｄｄを抵抗Ｒ１，Ｒ２の分圧回路で分圧し、この分圧電圧をボルテージフォロア回路ＶＦを通して仮想的なグランド（ＶＧ）電圧を発生する。  ボルテージフォロア回路は、その出力をアナログ入力としてＡ／Ｄ変換器４で監視すること、アナログ信号の入力量を補償すること、二重化構成にすることを含む。また、アナログフィルタ２とマルチプレクサ３およびＡ／Ｄ変換器４を二重化することを含む。【選択図】図１
2008118583.tif 000002
【特許請求の範囲】
【請求項１】
単一電源を使用したユニポーラ形のＡ／Ｄ変換器のダイナミックレンジから決める仮想的なグランド（ＶＧ）となる電位をもつ基準電源を設け、この基準電源を基準電位として正負極性をもつアナログ信号をアナログフィルタとマルチプレクサを通して前記Ａ／Ｄ変換器の入力とし、該Ａ／Ｄ変換器の変換出力に対するソフトウェア処理により、ユニポーラ（単一極性）からバイポーラ（両極性）に変換しアナログ／ディジタル変換値（瞬時値）を得るＡ／Ｄ変換方式において、
前記基準電源は、前記単一電源から分圧電圧を得る抵抗分圧回路と、前記分圧電圧を入力とし、前記仮想的なグランド（ＶＧ）電圧を発生するボルテージフォロア回路とを備えたことを特徴とするＡ／Ｄ変換方式。
【請求項２】
前記ボルテージフォロア回路の出力電圧を前記アナログフィルタとマルチプレクサを通して前記Ａ／Ｄ変換器のアナログ入力電圧として取り込み、該Ａ／Ｄ変換器の変換出力から前記仮想的なグランド電圧（ＶＧ）を絶対値監視することを特徴とする請求項１に記載のＡ／Ｄ変換方式。
【請求項３】
仮想的なグランド電圧（ＶＧ）で前記アナログ信号の入力量を補償することを特徴とする請求項１に記載のＡ／Ｄ変換方式。
【請求項４】
前記抵抗分圧回路とボルテージフォロア回路は二重化構成とし、両ボルテージフォロア回路の出力を並列接続して仮想的なグランド電圧（ＶＧ）とすることを特徴とする請求項１または２に記載のＡ／Ｄ変換方式。
【請求項５】
前記アナログフィルタとマルチプレクサおよびＡ／Ｄ変換器を二重化構成とし、この二重化構成のアナログ回路にそれぞれ前記抵抗分圧回路とボルテージフォロア回路を設けたことを特徴とする請求項１または２に記載のＡ／Ｄ変換方式。
【請求項６】
前記アナログフィルタとマルチプレクサおよびＡ／Ｄ変換器を二重化構成とし、この二重化構成のアナログ回路にそれぞれ前記抵抗分圧回路とボルテージフォロア回路を設け、かつ両出力を並列接続したことを特徴とする請求項１または２に記載のＡ／Ｄ変換方式。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ａ／Ｄ変換器によってアナログ入力信号をディジタル信号に変換し、このディジタル信号を使用してディジタル演算・制御するためのＡ／Ｄ変換方式に係り、特にユニポーラ（単一極性）のＡ／Ｄ変換器を使用してバイポーラ（両極性）のアナログ入力信号をＡ／Ｄ変換する方式に関するものである。
【背景技術】
【０００２】
Ａ／Ｄ変換器を使用した装置として、図６にディジタル形保護継電器の構成例を示す。保護対象となる電力系統などから電流・電圧の計測信号を取り込み、これら信号を保護継電器内部の入力変換器（ＣＴ・ＰＴ）１でアナログ／ディジタル変換できるレベルの電圧に変換する。その後、増幅器とコンデンサと抵抗などを組み合わせたアナログフィルタ（ＡＦ）２により高調波成分を除去し、アナログ入力電圧ホールド用コンデンサと半導体スイッチ構成のマルチプレクサ（ＭＰＸ）３により入力チャンネルの時分割切り替えを行い、Ａ／Ｄ変換器４によりアナログ信号をディジタル値に変換する。取り込まれたディジタル値は、ＣＰＵ（演算処理部）５に収納したリレーアルゴリズムにより、事故の判定を行い、事故と判定したときには、ディジタルアウトプット（ＤＯ）６から外部のトリップ用の補助リレー７を動作させ、しゃ断器のトリップ出力を得る。８は外部直流電源（ＤＣ１１０Ｖ）から各部に必要な直流電圧を得るＤＣ／ＤＣ電源（制御電源）である。
【０００３】
同様に、各種監視システムやディジタルコントローラなど、各種のディジタル処理装置は、入力アナログ信号をディジタル信号にＡ／Ｄ変換し、このＡ／Ｄ変換したディジタル信号を使用した処理によって所定の演算・制御出力を得る構成にされる。
【０００４】
ここで、アナログ入力信号は正負両極性を持つ場合が多く、このためＡ／Ｄ変換器４は、両極性（バイポーラ形）Ａ／Ｄ変換器構成とし、要求される分解能としては一般的には１２ビットまたは１６ビット構成のものが使用される。例えば、１２ビットＡ／Ｄ変換の場合、符号付きで±２０４８（±２11）、１６ビットＡ／Ｄ変換の場合、符号付きで±３２７６８（±２15）の分解能を持つ。これらのバイポーラ形のＡ／Ｄ変換方式では、図７に示すように、ＤＣ／ＤＣ電源８が５Ｖ電源と±１５Ｖ電源をもつ複合電源となり、アナログ回路の部品点数も多くなり、消費電力増大、部品実装面積も大きくなり、低コストでコンパクトかつ信頼性のあるＡ／Ｄ変換方式が望まれる。
【０００５】
この対策として、Ａ／Ｄ変換器のダイナミックレンジから決める仮想的なグランド（ＶＧ）となる電位をもつ基準電源を設け、この基準電源を基準電位として正負極性をもつアナログ信号をＡ／Ｄ変換器の入力とし、Ａ／Ｄ変換器の変換出力に対するソフトウェア処理により、ユニポーラ（単一極性）からバイポーラ（両極性）に変換しアナログ／ディジタル変換値（瞬時値）を得る方式を本願出願人は既に提案している（例えば、特許文献１参照）。
【０００６】
この特許文献１の方式では、入力変換器の２次側からアナログフィルタ（ＡＦ）までのグランド（ＶＧ）電位を基準電圧（単一５Ｖ電源）の中間値に回路構成することで、単一５Ｖ電源の１／２を中心にした±２.５Ｖのダイナミックレンジをもつ入力回路を構成する。演算処理部（ＣＰＵ）内部は、単一５Ｖ電源になり、その演算処理に供するＡ／Ｄ変換値は、０Ｖ（００００Ｈ）から４.９９５Ｖ（０３ＦＦＨ）のユニポーラ（単一極性）で処理されるため、ＶＧ基準となるような演算処理を施す。つまり、入力Ａ／Ｄ変換値からＶＧ電圧値を減算すればＶＧ基準にプラス、マイナスと変化するバイポーラ（両極性）値を得ることができる。例えば、瞬時値＝「入力Ａ／Ｄ変換値−２.４９９Ｖ（０２００Ｈ）」により、プラス側は「０（００００Ｈ）〜２．４９９Ｖ（０２００Ｈ）〜＋４．９９５Ｖ（０３ＦＦＨ）」、マイナス側は「−２．４９５Ｖ（ＦＥ００Ｈ）〜０（００００Ｈ）〜＋２．５Ｖ（０１ＦＦＨ）となる。この例では、瞬時値は±２.５Ｖとなり、この場合のＬＳＢは、２.５／５１２＝４.８８２８ｍＶとなり、従来の±１０Ｖ、１２ビットアナログ回路と同程度のＬＳＢを持つことができる。
【０００７】
他方、１極性の制御電源で済む方式として、複数のアナログ入力信号のうち、正極性と負極性を持つものが混在する場合、レベルシフト回路によってＡ／Ｄ変換器の入力を正極性にシフトし、このレベルシフト回路として制御電源から発生した基準電圧を得る方式のものがある（例えば、特許文献２参照）。
【特許文献１】特開２００４−２０１３５４号公報
【特許文献２】特開２０００−８８６６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
前記の特許文献１の方式では、仮想グランドとして、プログラマブルツェナーダイオードや基準電源ＩＣの制御電源を単一５Ｖとし、その中間電圧２．５Ｖを仮想的なグランド（ＶＧ）としているが、これらは、絶対グランドを基準に電位を決定する構成であった。そのため、両極性のアナログ信号をユニポーラ化する際のＡ／Ｄ変換器のダイナミックレンジの１／２電圧に精度良く設定することができなかった。
【０００９】
また、特許文献２の方式では、直流のアナログ入力信号をＡ／Ｄ変換するものであり、本発明が交流のアナログ入力信号をＡ／Ｄ変換するという基本的に異なる変換方式であるが、Ａ／Ｄ変換器の精度を向上させるために、Ａ／Ｄ変換器にアナログリファレンス（ＶREF）を発生し、さらに、このアナログリファレンス（ＶREF）に上限と下限設定電圧として、正極アナログリファレンス電圧（Ｖref＋）、負極アナログリファレンス電圧「Ｖref−」を発生する構成になり、複雑な基準電圧発生回路を必要とする。
【００１０】
本発明の目的は、単一の制御電源とユニポーラＡ／Ｄ変換器を使用してバイポーラのアナログ入力信号をＡ／Ｄ変換する方式において、低コストでシンプル、かつ高い精度と信頼性を有してＡ／Ｄ変換処理ができるＡ／Ｄ変換方式を提供することにある。
【課題を解決するための手段】
【００１１】
本発明は、前記の課題を解決するため、Ａ／Ｄ変換器のダイナミックレンジから決める仮想的なグランド（ＶＧ）となる電位をもつ基準電源として、高い精度の分圧抵抗により電源電圧Ｖｄｄを分圧し、この分圧電圧をボルテージフォロア回路を通して仮想グランド電圧を発生し、さらに仮想グランド電圧を１つのアナログ入力信号としてＡ／Ｄ変換器に取り込むことでその正常／異常の監視を可能にし、さらにまたアナログフィルタからＡ／Ｄ変換器までのアナログ信号回路の二重化および仮想グランド電圧回路を二重化するもので、以下の構成を特徴とする。
【００１２】
（１）単一電源を使用したユニポーラ形のＡ／Ｄ変換器のダイナミックレンジから決める仮想的なグランド（ＶＧ）となる電位をもつ基準電源を設け、この基準電源を基準電位として正負極性をもつアナログ信号をアナログフィルタとマルチプレクサを通して前記Ａ／Ｄ変換器の入力とし、該Ａ／Ｄ変換器の変換出力に対するソフトウェア処理により、ユニポーラ（単一極性）からバイポーラ（両極性）に変換しアナログ／ディジタル変換値（瞬時値）を得るＡ／Ｄ変換方式において、
前記基準電源は、前記単一電源から分圧電圧を得る抵抗分圧回路と、前記分圧電圧を入力とし、前記仮想的なグランド（ＶＧ）電圧を発生するボルテージフォロア回路とを備えたことを特徴とする。
【００１３】
（２）前記ボルテージフォロア回路の出力電圧を前記アナログフィルタとマルチプレクサを通して前記Ａ／Ｄ変換器のアナログ入力電圧として取り込み、該Ａ／Ｄ変換器の変換出力から前記仮想的なグランド電圧（ＶＧ）を絶対値監視することを特徴とする。
【００１４】
（３）仮想的なグランド電圧（ＶＧ）で前記アナログ信号の入力量を補償することを特徴とする。
【００１５】
（４）前記抵抗分圧回路とボルテージフォロア回路は二重化構成とし、両ボルテージフォロア回路の出力を並列接続して仮想的なグランド電圧（ＶＧ）とすることを特徴とする。
【００１６】
（５）前記アナログフィルタとマルチプレクサおよびＡ／Ｄ変換器を二重化構成とし、この二重化構成のアナログ回路にそれぞれ前記抵抗分圧回路とボルテージフォロア回路を設けたことを特徴とする。
【００１７】
（６）前記アナログフィルタとマルチプレクサおよびＡ／Ｄ変換器を二重化構成とし、この二重化構成のアナログ回路にそれぞれ前記抵抗分圧回路とボルテージフォロア回路を設け、かつ両出力を並列接続したことを特徴とする。
【発明の効果】
【００１８】
以上のとおり、本発明によれば、Ａ／Ｄ変換器のダイナミックレンジから決める仮想的なグランド（ＶＧ）となる電位をもつ基準電源として、高い精度の分圧抵抗により電源電圧Ｖｄｄを分圧し、この分圧電圧をボルテージフォロア回路を通して仮想グランド電圧を発生するようにしたため、単一の制御電源とユニポーラＡ／Ｄ変換器を使用してバイポーラのアナログ入力信号をＡ／Ｄ変換する方式において、低コストでシンプル、かつ高い精度でＡ／Ｄ変換処理ができる。
【００１９】
さらに、仮想グランド電圧を１つのアナログ入力信号としてＡ／Ｄ変換器に取り込むことでその正常／異常の監視を可能にしたため、信頼性を高めることができる。
【００２０】
さらにまた、アナログフィルタからＡ／Ｄ変換器までのアナログ信号回路を二重化および仮想グランド電圧回路の二重化するようにしたため、１つの回路のボルテージフォロア回路が故障しても、基準が変動することなく、アナログ変換処理が継続できるので、冗長設計となり、高信頼性を実現できる。
【発明を実施するための最良の形態】
【００２１】
（実施形態１）
図１は、本実施形態の要部回路構成を示し、図７と同等の部分は同一符号で示す。本実施形態は、単一電源を使用したユニポーラ形のＡ／Ｄ変換方式において、アナログ入力をある基準に対して両極性に入力するための回路方式に、ボルテージフォロアを使用して仮想グランドとする方式である。
【００２２】
図１において、抵抗Ｒ０とツェナーダイオードＺＤは単一電源になるＤＣ／ＤＣ電源８の出力電圧Ｖｄｄを電源として、Ａ／Ｄ変換器４の基準電圧を発生する。この基準電圧は、Ａ／Ｄ変換器４におけるアナログ入力信号の電圧レベル比較基準となる基準電圧とするものであり、Ａ／Ｄ変換精度にも影響するため、プログラマブルツェナーダイオードや基準電源ＩＣを利用した構成、さらには後述の仮想グランド発生回路と同じにボルテージホロワ回路を設けた構成とすることもできる。また、基準電圧回路の配置は、Ａ／Ｄ変換器に内蔵したもの、またはＡ／Ｄ変換器の外付け回路とすることでもよい。
【００２３】
高精度の抵抗値にした分圧抵抗Ｒ１とＲ２は、ＤＣ／ＤＣ電源８の出力電圧Ｖｄｄを分圧し、この分圧電圧はオペアンプを使用したボルテージフォロア回路ＶＦを通して仮想グランドＶＧを得る。この仮想グランドＶＧは、従来と同様に、アナログ入力信号を入力とする各アナログフィルタ（ＡＦ）２の基準電位とする。各アナログフィルタ２は、例えば、オペアンプの出力回路にＲＣフィルタ回路を設けて負帰還を施した一定ゲインの増幅回路にされる。
【００２４】
上記の仮想グランドＶＧの発生回路は、高精度の分圧抵抗Ｒ１，Ｒ２とボルテージフォロア回路ＶＦにより構成するため、各アナログフィルタ２に対して、能動的に基準を一定に保持するフィードバック制御が可能になる。つまり、仮想グランドＶＧの電位をオペアンプの差動入力の一端に入力することで、抵抗Ｒ１、Ｒ２で分圧した仮想グランド電位を基準にあわせ込んだ出力を得ることができる。しかも、仮想グランドＶＧは非常に低い出力インピーダンスを呈し、アナログ入力回路側のインピーダンスに影響されることなく安定になる。
【００２５】
この仮想グランドＶＧの発生回路として、図８の（ａ）に示す従来のツェナーダイオード方式では、その電圧変動、温度変動が大きく高い精度が得られない。また、（ｂ）に示す基準電圧ＩＣを使用すると、基準電圧ＩＣの出力電圧は固定値のものが多く、任意の電圧を得ることができず、制御電源電圧Ｖｄｄの１／２電圧を容易に作成できなかった。また、（ｃ）に示すシャントレギュレータ方式は、電圧が上昇する変動に対しては、高速応答するが、電圧低下の応答は遅くなる（抵抗を通じて電圧上昇させるため）。
【００２６】
この点、本実施形態による仮想グランドＶＧの発生回路では、同一の高精度抵抗値になる抵抗Ｒ１、Ｒ２を使ってＶｄｄ／２電圧を容易に作成でき、ボルテージフォロア回路ＶＦによって出力側のアナログ入力信号の変化による影響を無くし、抵抗Ｒ１、Ｒ２の精度（抵抗値、温度変動）に一致した高い精度で仮想グランドＶＧを得ることができる。
【００２７】
なお、ボルテージフォロア回路ＶＦは、それを構成するオペアンプが出力負荷により発振をおこす事がある場合、それを防ぐために、出力に低い抵抗値の抵抗を実装することもできる。
【００２８】
また、Ａ／Ｄ変換器４とマルチプレクサ３およびアナログフィルタ２を一体にしたＩＣ化構成とする場合、抵抗Ｒ１、Ｒ２とボルテージフォロア回路ＶＦも一体にした構成とするのが好ましい。この場合、ボルテージフォロア回路ＶＦは多チャンネルのアナログフィルタ２用に用意されるオペアンプを利用することができる。
【００２９】
以上のとおり、本実施形態では、両極性に入力するために両極性電源とバイポーラ形のＡ／Ｄ変換回路を不要にして、ユニポーラ形のＡ／Ｄ変換回路で、低コストでシンプルにかつ高い精度でＡ／Ｄ変換を実現することが可能となる。
【００３０】
（実施形態２）
図２は、本実施形態の要部回路構成を示し、図１と同等の部分は同一符号で示す。本実施形態は、ボルテージフォロアを使用して仮想グランドＶＧを発生する装置構成において、仮想グランドＶＧの絶対値監視をすることにより仮想グランド発生回路の異常・故障を検出する方式である。
【００３１】
図２においては、マルチプレクサ３の１つの空きチャンネルに、仮想グランド電圧ＶＧをアナログ入力として取り込み、この仮想グランド電圧ＶＧを他のアナログ入力信号の選択と同期してＡ／Ｄ変換器４によりディジタル値に変更し、演算処理部（ＣＰＵ）５による仮想グランド電圧の絶対値監視を行う。
【００３２】
基準となる仮想グランドＶＧの電位は、ユニポーラ形Ａ／Ｄ変換器のダイナミックレンジの１／２電圧に設定する。例えば、抵抗Ｒ１、Ｒ２の分圧により、基準となる仮想グランドを設定することになる。その電圧をＶｒｅｆとすれば、このＶｒｅｆのばらつきを考慮したバンド管理すれば、監視が可能である。例えば、監視許容電圧をＶａｂｓとすれば、仮想グランドＶＧの監視電圧がＶVGのとき、Ｖｒｅｆ−Ｖａｂｓ＜ＶVG＜Ｖｒｅｆ＋Ｖａｂｓまでを許容範囲として監視すればよい。
【００３３】
本発明では、仮想グランドＶＧとしてボルテージフォロア回路を使用するが、この場合に部品の故障や、特性劣化などの影響を無視できなくなる。そこで、本実施形態では、仮想グランドＶＧの電圧を絶対値で監視することで、仮想グランドとしての妥当性を評価し、システムの信頼性を高めることができる。
【００３４】
（実施形態３）
本実施形態は、ボルテージフォロアを使用して仮想グランドＶＧを発生する装置構成において、仮想グランドＶＧの電圧入力でアナログ入力量を補償する方式である。
【００３５】
基準となる仮想グランドＶＧの電位は、ユニポーラ形Ａ／Ｄ変換器のダイナミックレンジの１／２電圧に設定する。例えば、抵抗分圧により、基準となる仮想グランドを設定することになる。その電圧をＶVGとし、両極性に入力されるアナログ量をＶｉｎａｂｓとすると、Ａ／Ｄ変換後の入力Ｖｉｎは、Ｖｉｎ＝Ｖｉｎａｂｓ＋ＶVGとなる。ＶVGが変動しなければ、Ｖｉｎａｂｓ＝Ｖｉｎ−ＶVGでよいが、経年変化、電源開閉時の電源安定化までの領域の過度状態（ＶVGまで、確定するまでの間）を補償できる。
【００３６】
本実施形態によれば、アナログ入力量の処理において、仮想グランド入力でアナログ入力量を補償することで、ボルテージフォロアの部品の特定劣化などの影響を除去、また電源開閉時の電源安定化までの領域の過渡状態変動分を除去することができ、アナログ入力量を保証することができる。
【００３７】
（実施形態４）
図３は、本実施形態の要部回路構成を示し、図２と同等の部分は同一符号で示す。本実施形態は、ボルテージフォロアを使用して仮想グランドＶＧを発生する装置構成において、冗長設計として、ボルテージフォロア回路を二重化する方式である。
【００３８】
図３において、抵抗Ｒ１，Ｒ２とボルテージフォロア回路ＶＦ１による発生回路と、抵抗Ｒ３，Ｒ４とボルテージフォロア回路ＶＦ２による発生回路とを設け、これら発生回路の出力端を並列接続して仮想グランドＶＧとする。なお、発生回路の並列接続には互いの出力電圧の微小な偏差を吸収するために微小な抵抗値の抵抗ｒを設ける。
【００３９】
本実施形態によれば、仮想グランドのボルテージフォロア回路を二重化したため、ひとつの回路のボルテージフォロア回路が故障しても、仮想グランドＶＧが機能喪失することなく、アナログ変換処理が継続できるため、冗長性を高めて高信頼性を実現できる。
【００４０】
（実施形態５）
図４は、本実施形態の要部回路構成を示す。本実施形態は、図２におけるアナログフィルタ２とマルチプレクサ３およびＡ／Ｄ変換器４を二重化する冗長方式である。一対のＡ／Ｄ変換器４の変換データは１つの演算処理部５に並列的に与え、演算処理部５で選択的に演算処理に利用、または両変換データの同一性をチェックした監視に利用することができる。
【００４１】
本実施形態によれば、アナログ回路全体を二重化したため、１つの回路のボルテージフォロア回路ＶＦ、Ａ／Ｄ変換器４、マルチプレクサ３、アナログフィルタ２が故障しても、他方の回路でアナログ変換処理が継続できるため、冗長設計となり、高信頼性を実現できる。なお、仮想グランドをそれぞれ独立して使用するため、仮想グランド含め、完全独立した二重化回路となる。
【００４２】
（実施形態６）
図５は、本実施形態の要部回路構成を示す。本実施形態は、実施形態５の二重化回路における仮想グランドを共通にして使用する場合である。この仮想グランドの共通化には、図３の場合と同様に、ボルテージフォロア回路ＶＦ１とＶＦ２の出力端に抵抗ｒを介挿して並列接続する。
【００４３】
本実施形態によれば、仮想グランドの冗長性は、実施形態５の冗長性よりも、二重化の維持性能が向上する。
【図面の簡単な説明】
【００４４】
【図１】本発明の実施形態１を示す要部回路構成図。
【図２】本発明の実施形態２を示す要部回路構成図。
【図３】本発明の実施形態３を示す要部回路構成図。
【図４】本発明の実施形態４を示す要部回路構成図。
【図５】本発明の実施形態６を示す要部回路構成図。
【図６】ディジタル形保護継電器の構成例。
【図７】バイポーラ形のＡ／Ｄ変換方式の構成例。
【図８】従来の仮想グランドＶＧの発生回路例。
【符号の説明】
【００４５】
１  入力変換器（ＣＴ・ＰＴ）
２  アナログフィルタ
３  マルチプレクサ
４  Ａ／Ｄ変換器
５  演算処理部（ＣＰＵ）
Ｒ０，Ｒ１，Ｒ２、Ｒ３，Ｒ４  抵抗
ＶＦ、ＶＦ１，ＶＦ２  ボルテージフォロア回路
【図１】
2008118583.tif 000003
【図２】
2008118583.tif 000004
【図３】
2008118583.tif 000005
【図４】
2008118583.tif 000006
【図５】
2008118583.tif 000007
【図６】
2008118583.tif 000008
【図７】
2008118583.tif 000009
【図８】
2008118583.tif 000010