(57)【要約】【課題】発振動作を起こしにくい。【解決手段】アンプユニットＡ１は、２つの入力端子２０，２１から入力された電圧信号を増幅するとともに、電流信号に変換して出力する。アンプユニットＡ２は、入力と出力とが帰還抵抗Ｒ５，Ｒ６を介して接続されることにより、電流信号として入力された入力信号を、電圧信号に変換して２つの出力端子２２，２３へ出力する。アンプユニットＡ１は、カレントミラー回路ＣＭ１によって電流源ＣＳ１からミラーされた電流を動作電流として供給される。アンプユニットＡ２は、カレントミラー回路ＣＭ２によって電流源ＣＳ２からミラーされた電流を動作電流として供給される。【選択図】図３
2008182619.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも２つの回路から構成される回路装置であって、
電圧信号である入力信号を電流信号に変換して出力するトランスコンダクタンス回路と、
前記トランスコンダクタンス回路から出力され、電流信号である入力信号を電圧信号に変換して出力するトランスインピーダンス回路と、
前記トランスコンダクタンス回路に動作電流を供給する第１電流源と、
前記トランスインピーダンス回路に動作電流を供給する第２電流源とを備えていることを特徴とする回路装置。
【請求項２】
前記トランスコンダクタンス回路は、電圧信号である入力信号を増幅するとともに、電流信号に変換して出力する電流出力アンプであることを特徴とする請求項１に記載の回路装置。
【請求項３】
前記トランスコンダクタンス回路は、
ベースまたはゲートが前記トランスコンダクタンス回路の差動入力部、且つ、コレクタまたはドレインが前記トランスコンダクタンス回路の差動出力部を構成しており、前記差動入力部から入力された電圧信号である入力信号を増幅するとともに、電流信号に変換して前記差動出力部から出力する２つの第１Ｇｍトランジスタと、
コレクタまたはドレインが前記２つの第１Ｇｍトランジスタのエミッタまたはソースに接続されており、前記第１電流源から出力された電流信号をミラーして、前記２つの第１Ｇｍトランジスタに所定の動作電流を供給する２つの第１電流源トランジスタと、
前記２つの第１Ｇｍトランジスタのエミッタ間またはソース間に接続された第１抵抗と、
コレクタまたはドレインが前記２つの第１Ｇｍトランジスタのコレクタまたはドレインに接続されており、前記差動出力部から出力された差動出力を平均した直流電圧が所定の値となるように前記トランスコンダクタンス回路に対してフィードバックをかけるコモンモードフィードバック回路の出力にベースまたはゲートが共通に接続されている２つの第１負荷トランジスタとを有することを特徴とする請求項２に記載の回路装置。
【請求項４】
前記トランスコンダクタンス回路は、電圧信号である入力信号と局部発振信号とを混合して、この混合した信号を電流信号に変換して出力する電流出力ミキサであることを特徴とする請求項１に記載の回路装置。
【請求項５】
前記トランスコンダクタンス回路は、
ベースまたはゲートが前記トランスコンダクタンス回路の差動入力部を構成する２つの第１Ｇｍトランジスタと、
コレクタまたはドレインが前記２つの第１Ｇｍトランジスタのエミッタまたはソースに接続されており、前記第１電流源から出力された電流信号をミラーして、前記２つの第１Ｇｍトランジスタに所定の動作電流を供給する２つの第１電流源トランジスタと、
前記２つの第１Ｇｍトランジスタのエミッタ間またはソース間に接続された第１抵抗と、
前記２つの第１Ｇｍトランジスタにおける一方の第１Ｇｍトランジスタのコレクタまたはドレインに、エミッタまたはソースが共通に接続された２つの第１Ｓｗトランジスタ及び前記２つの第１Ｇｍトランジスタにおける他方の第１Ｇｍトランジスタのコレクタまたはドレインに、エミッタまたはソースが共通に接続された２つの第２Ｓｗトランジスタを有しており、前記２つの第１Ｓｗトランジスタ及び前記２つの第２Ｓｗトランジスタで前記トランスコンダクタンス回路の差動出力部を構成するスイッチユニットと、
コレクタまたはドレインが前記スイッチユニットに接続されており、前記差動出力部から出力された差動出力を平均した直流電圧が所定の値となるように前記トランスコンダクタンス回路に対してフィードバックをかけるコモンモードフィードバック回路の出力にベースまたはゲートが共通に接続されている２つの第１負荷トランジスタとを有することを特徴とする請求項４に記載の回路装置。
【請求項６】
前記トランスインピーダンス回路は、その出力を当該トランスインピーダンス回路の入力に対して帰還させる帰還抵抗を含む帰還部を有することを特徴とする請求項１〜５のいずれか１項に記載の回路装置。
【請求項７】
前記帰還部は、前記帰還抵抗と並列接続されたキャパシタを含むことを特徴とする請求項６に記載の回路装置。
【請求項８】
前記トランスインピーダンス回路の入力と前記帰還部の出力との間にエミッタフォロワ回路またはソースフォロワ回路から構成された第１電圧シフト回路を有することを特徴とする請求項６または７に記載の回路装置。
【請求項９】
前記トランスインピーダンス回路の出力と前記帰還部の入力との間にエミッタフォロワ回路またはソースフォロワ回路から構成された第２電圧シフト回路を有することを特徴とする請求項６〜８のいずれか１項に記載の回路装置。
【請求項１０】
前記トランスインピーダンス回路は、
ベースまたはゲートが前記トランスインピーダンス回路の差動入力部を構成する２つの第２Ｇｍトランジスタと、
コレクタまたはドレインが前記２つの第２Ｇｍトランジスタのエミッタまたはソースに接続されており、前記第２電流源から出力された電流信号をミラーして、前記２つの第２Ｇｍトランジスタに所定の動作電流を供給する２つの第２電流源トランジスタと、
前記２つの第２Ｇｍトランジスタのエミッタ間またはソース間に接続された第２抵抗と、
エミッタまたはソースが前記２つの第２Ｇｍトランジスタのコレクタまたはドレインに接続され、ベースまたはゲートが共通にバイアス電圧供給回路に接続された２つのカスコードトランジスタと、
前記２つのカスコードトランジスタのコレクタまたはドレインと電源との間に接続された負荷抵抗と、
前記２つの第２Ｇｍトランジスタのコレクタまたはドレインに接続された２つの第３電流源とを有していることを特徴とする請求項１〜９のいずれか１項に記載の回路装置。
【請求項１１】
請求項１〜１０のいずれか１項に記載の回路装置を備えていることを特徴とするＴＶチューナ。
【請求項１２】
請求項１〜１０のいずれか１項に記載の回路装置を備えていることを特徴とするＴＶチューナを備えたＴＶ受像機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅回路またはミキサ回路の機能を有する回路装置、及び、この回路装置を備えたＴＶチューナ及びＴＶ受像機に関する。
【背景技術】
【０００２】
ＴＶチューナなどでは多くのチャンネルの信号を受信して、その中から所望のチャンネルの信号を選択して増幅したり、強い妨害波が存在する環境下で所望のチャンネルの信号を増幅したりする必要がある。このような所望の信号以外に多くのチャンネルの信号や妨害波など不要な信号成分を同時に受信する環境においては、信号処理を行う増幅回路やミキサ回路の線形性が良くないと、回路動作に伴い所望の信号帯域に不要な信号成分が発生してしまい、受信特性を劣化させてしまうことがある。
【０００３】
このような受信特性の劣化を改善すべく良好な線形性を確保できる増幅回路として、特許文献１には、電圧電流変換回路（トランスコンダクタンス回路）と電流帰還演算増幅回路（トランスインピーダンス回路）とを備えたものがある。この増幅回路は、入力された電圧信号を電圧電流変換回路によって電流信号に変換して出力する。電圧電流変換回路から出力された電流信号は、電流帰還演算増幅回路に入力される。そして、入力された電流信号を電流帰還演算増幅回路によって増幅するとともに、電圧信号に変換して出力する。
【０００４】
【特許文献１】特開平１１−６８４７２号公報（図１）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
このようなトランスコンダクタンス回路である電圧電流変換回路及びトランスインピーダンス回路である電流帰還演算増幅回路を種々の動作条件及び動作環境で動作させるためには、その動作条件及び動作環境の変化に対応するような特性を有する電流源回路を用意して、この電流源回路からトランスコンダクタンス回路及びトランスインピーダンス回路に対して動作電流を供給するという方法が用いられる。この場合、回路の単純化や回路面積の縮小化などのために、１つの電流源から供給された電流をカレントミラー回路などによってトランスコンダクタンス回路及びトランスインピーダンス回路に供給している。
【０００６】
しかしながら、１つの電流源からトランスコンダクタンス回路及びトランスインピーダンス回路に電流を供給する場合、回路装置を動作する可能性のある種々の温度や電源電圧などの動作条件において確認したところ、動作条件によっては回路装置の出力が発振動作を起こすことがあった（図９参照）。
【０００７】
そこで、本願発明者らは、トランスコンダクタンス回路及びトランスインピーダンス回路がそれぞれ回路単体において発振動作を起こすか確認したところ発振動作は確認されなかった。そこで、トランスコンダクタンス回路及びトランスインピーダンス回路を接続していることに原因があると考え、トランスコンダクタンス回路及びトランスインピーダンス回路を接続した際に接続される信号ライン、電源ライン、グランドライン及び動作電流供給ラインについて検討した。その検討した結果、動作電流供給ラインに発振動作を起こす問題があることが分かった。
【０００８】
本発明の主たる目的は、発振動作を起こしにくい安定した回路装置、及び、この回路装置を備えたＴＶチューナ及びＴＶ受像機を提供することである。
【課題を解決するための手段及び発明の効果】
【０００９】
本発明の回路装置は、少なくとも２つの回路から構成される回路装置であって、電圧信号である入力信号を電流信号に変換して出力するトランスコンダクタンス回路と、前記トランスコンダクタンス回路から出力され、電流信号である入力信号を電圧信号に変換して出力するトランスインピーダンス回路と、前記トランスコンダクタンス回路に動作電流を供給する第１電流源と、前記トランスインピーダンス回路に動作電流を供給する第２電流源とを備えている。
【００１０】
この回路装置によれば、トランスコンダクタンス回路及びトランスインピーダンス回路にそれぞれ別々の電流源から動作電流を供給することにより、種々の動作環境においても発振動作をより確実に防止することができる。
【００１１】
また、前記トランスコンダクタンス回路は、電圧信号である入力信号を増幅するとともに、電流信号に変換して出力する電流出力アンプであってもよい。
【００１２】
加えて、前記トランスコンダクタンス回路は、ベースまたはゲートが前記トランスコンダクタンス回路の差動入力部、且つ、コレクタまたはドレインが前記トランスコンダクタンス回路の差動出力部を構成しており、前記差動入力部から入力された電圧信号である入力信号を増幅するとともに、電流信号に変換して前記差動出力部から出力する２つの第１Ｇｍトランジスタと、コレクタまたはドレインが前記２つの第１Ｇｍトランジスタのエミッタまたはソースに接続されており、前記第１電流源から出力された電流信号をミラーして、前記２つの第１Ｇｍトランジスタに所定の動作電流を供給する２つの第１電流源トランジスタと、前記２つの第１Ｇｍトランジスタのエミッタ間またはソース間に接続された第１抵抗と、コレクタまたはドレインが前記２つの第１Ｇｍトランジスタのコレクタまたはドレインに接続されており、前記差動出力部から出力された差動出力を平均した直流電圧が所定の値となるように前記トランスコンダクタンス回路に対してフィードバックをかけるコモンモードフィードバック回路の出力にベースまたはゲートが共通に接続されている２つの第１負荷トランジスタとを有することが好ましい。
【００１３】
また、前記トランスコンダクタンス回路は、電圧信号である入力信号と局部発振信号とを混合して、この混合した信号を電流信号に変換して出力する電流出力ミキサであってもよい。
【００１４】
さらに、前記トランスコンダクタンス回路は、ベースまたはゲートが前記トランスコンダクタンス回路の差動入力部を構成する２つの第１Ｇｍトランジスタと、コレクタまたはドレインが前記２つの第１Ｇｍトランジスタのエミッタまたはソースに接続されており、前記第１電流源から出力された電流信号をミラーして、前記２つの第１Ｇｍトランジスタに所定の動作電流を供給する２つの第１電流源トランジスタと、前記２つの第１Ｇｍトランジスタのエミッタ間またはソース間に接続された第１抵抗と、前記２つの第１Ｇｍトランジスタにおける一方の第１Ｇｍトランジスタのコレクタまたはドレインに、エミッタまたはソースが共通に接続された２つの第１Ｓｗトランジスタ及び前記２つの第１Ｇｍトランジスタにおける他方の第１Ｇｍトランジスタのコレクタまたはドレインに、エミッタまたはソースが共通に接続された２つの第２Ｓｗトランジスタを有しており、前記２つの第１Ｓｗトランジスタ及び前記２つの第２Ｓｗトランジスタで前記トランスコンダクタンス回路の差動出力部を構成するスイッチユニットと、コレクタまたはドレインが前記スイッチユニットに接続されており、前記差動出力部から出力された差動出力を平均した直流電圧が所定の値となるように前記トランスコンダクタンス回路に対してフィードバックをかけるコモンモードフィードバック回路の出力にベースまたはゲートが共通に接続されている２つの第１負荷トランジスタとを有することが好ましい。
【００１５】
加えて、前記トランスインピーダンス回路は、その出力を当該トランスインピーダンス回路の入力に対して帰還させる帰還抵抗を含む帰還部を有することが好ましい。
【００１６】
また、前記帰還部は、前記帰還抵抗と並列接続されたキャパシタを含むことことが好ましい。この構成によれば、トランスインピーダンス回路単体による発振動作を防止することができる。
【００１７】
さらに、前記トランスインピーダンス回路の入力と前記帰還部の出力との間にエミッタフォロワ回路またはソースフォロワ回路から構成された第１電圧シフト回路を有することが好ましい。この構成によれば、トランスインピーダンス回路の入力と帰還部の出力との間に直流カットのキャパシタを備える場合に比べて、小さな回路面積で実装することができる。
【００１８】
加えて、前記トランスインピーダンス回路の出力と前記帰還部の入力との間にエミッタフォロワ回路またはソースフォロワ回路から構成された第２電圧シフト回路を有することが好ましい。
【００１９】
また、前記トランスインピーダンス回路は、ベースまたはゲートが前記トランスインピーダンス回路の差動入力部を構成する２つの第２Ｇｍトランジスタと、コレクタまたはドレインが前記２つの第２Ｇｍトランジスタのエミッタまたはソースに接続されており、前記第２電流源から出力された電流信号をミラーして、前記２つの第２Ｇｍトランジスタに所定の動作電流を供給する２つの第２電流源トランジスタと、前記２つの第２Ｇｍトランジスタのエミッタ間またはソース間に接続された第２抵抗と、エミッタまたはソースが前記２つの第２Ｇｍトランジスタのコレクタまたはドレインに接続され、ベースまたはゲートが共通にバイアス電圧供給回路に接続された２つのカスコードトランジスタと、前記２つのカスコードトランジスタのコレクタまたはドレインと電源との間に接続された負荷抵抗と、前記２つの第２Ｇｍトランジスタのコレクタまたはドレインに接続された２つの第３電流源とを有していることが好ましい。
【００２０】
また、本発明の回路装置は、ＴＶチューナに採用され得る。本発明の回路装置がＴＶチューナに採用されていることにより、本発明の回路装置のような制御を行わないＴＶチューナに比べて、種々の動作環境においてもより確実に発振動作を防止することができる。
【００２１】
また、本発明の回路装置は、ＴＶ受像機に採用され得る。本発明の回路装置がＴＶ受像機に採用されていることにより、本発明の回路装置のような制御を行わないＴＶ受像機に比べて、種々の動作環境においてもより確実に発振動作を防止することができる。
【発明を実施するための最良の形態】
【００２２】
＜第１実施形態＞
以下、本発明の第１実施形態について、図面を参照しつつ説明する。第１実施形態は、ＴＶ受像機に本発明を適用した一例である。
【００２３】
図１は、第１実施形態に係るＴＶ受像機の構成を概略的に示すブロック図である。図１に示すように、ＴＶ受像機１は、アンテナ１０と、ＴＶチューナ１００と、復調器１５０とを備えている。ＴＶチューナ１００は、アンテナ１０から信号を受信し、この信号の増幅等を行い、復調器１５０へと送信する。また、復調器１５０は、ＴＶチューナ１００から送信される信号を受信し、復調信号を生成する。
【００２４】
次に、ＴＶチューナ１００について、図２を参照しつつ説明する。図２は、第１実施形態に係るＴＶチューナの構成を概略的に示すブロック図である。
【００２５】
図２に示すように、ＴＶチューナ１００は、アンプＡ２０１と、アンプユニットＡ１，Ａ２，Ａ３と、可変利得アンプＡ２０２，２０６と、フィルタＦ２０１，Ｆ２０２，Ｆ２０３と、ミキシングユニットＭＩＸ１と、局部発信回路ＬＯ６０等を備えている。ここで、アンプユニットＡ１，Ａ２は第１実施形態に係る増幅回路Ｘ１を構成している。また、アンプユニットＡ３及びミキシングユニットＭＩＸ１は後述する第３実施形態に係るミキサ回路Ｘ２を構成している。なお、信号ラインは、簡単のため差動信号で処理される部分も含めて１本の信号ラインで示している。
【００２６】
まず、端子２００から入力された信号は、アンプＡ２０１で増幅された後、フィルタＦ２０１で不要周波数域の信号が除去される。フィルタＦ２０１から出力された信号は、可変利得アンプＡ２０２で増幅された後、フィルタＦ２０２で再度不要周波数域の信号が除去され、ミキシングユニットＭＩＸ１に入力される。また、ミキシングユニットＭＩＸ１には、局部発信回路ＬＯ６０から基準信号が入力される。ここで、これらのミキシングユニットＭＩＸ１に入力された信号は混合され、アンプユニットＡ２によって増幅される。そして、アンプユニットＡ２によって増幅された信号は、アンプユニットＡ１，Ａ２で増幅された後、フィルタＦ２０３で不要周波数域の信号が除去され、可変利得アンプＡ２０６で増幅されて端子２１０から出力される。
【００２７】
次に、増幅回路Ｘ１について、図３を参照しつつ説明する。図３は、第１実施形態に係る増幅回路の概略構成を示す回路図である。
【００２８】
図３に示すように、増幅回路Ｘ１は、２つの入力端子２０，２１と、アンプユニットＡ１（トランスコンダクタンス回路）と、アンプユニットＡ２（トランスインピーダンス回路）と、２つの電流源ＣＳ１，ＣＳ２（第１電流源，第２電流源）と、２つのカレントミラー回路ＣＭ１，ＣＭ２と、２つの出力端子２３，２４とを備えている。
【００２９】
２つの入力端子２０，２１は、増幅回路Ｘ１における差動入力端子となっており、アンプユニットＡ１の入力に接続されている。アンプユニットＡ１の出力は、アンプユニットＡ２の入力に接続されている。アンプユニットＡ２の出力は、増幅回路Ｘ１における差動出力端子となる２つの出力端子２２，２３に接続されている。
【００３０】
アンプユニットＡ１は、２つの入力端子２０，２１から入力された電圧信号を増幅するとともに、電流信号に変換して出力する電流出力アンプである。アンプユニットＡ２は、入力と出力とが帰還抵抗Ｒ２７，Ｒ２８を介して接続されることにより、電流信号として入力された入力信号を、電圧信号に変換して２つの出力端子２２，２３へ出力する。
【００３１】
カレントミラー回路ＣＭ１は、トランジスタＱ１，Ｑ２及び抵抗Ｒ１，Ｒ２によって構成されており、電流源ＣＳ１から供給された電流信号をミラーしてアンプユニットＡ１に供給する。アンプユニットＡ１は、カレントミラー回路ＣＭ１によって電流源ＣＳ１からミラーされた電流を動作電流として供給される。アンプユニットＡ２も、アンプユニットＡ１と同様に、カレントミラー回路ＣＭ２によって電流源ＣＳ２からミラーされた電流を動作電流として供給される。ここで、電流源ＣＳ１，ＣＳ２は、温度や電源電圧ＶＳ１１の変動に対して安定な特性が確保できるように設定された電流をカレントミラー回路ＣＭ１，ＣＭ２によってアンプユニットＡ１，Ａ２に供給しているため、アンプユニットＡ１，Ａ２は、温度や電源電圧ＶＳ１１に対する依存性の小さい安定した動作を行うことができる。
【００３２】
次に、増幅回路Ｘ１について、図４を参照しつつより具体的に説明する。図４は、図３をより具体的に示した回路図である。図３におけるカレントミラー回路ＣＭ１，ＣＭ２は、簡単のため省略して示していたが、図４におけるカレントミラー回路ＣＭ１，ＣＭ２が実際の回路構成である。
【００３３】
図４に示すように、アンプユニットＡ１は、２つのＧｍトランジスタＱ１１，Ｑ１２（２つの第１Ｇｍトランジスタ）と、２つの電流源トランジスタＱ１３，Ｑ１４（２つの第１電流源トランジスタ）と、２つの抵抗Ｒ１３，Ｒ１４と、２つのＰＭＯＳ負荷トランジスタＭ１１，Ｍ１２（２つの第１負荷トランジスタ）と、デジェネレイション抵抗Ｒ１５（第１抵抗）とを有している。
【００３４】
２つのＧｍトランジスタＱ１１，Ｑ１２は、ベース端子が２つの入力端子２０，２１に接続され、エミッタ端子が２つの電流源トランジスタＱ１３，Ｑ１４のコレクタ端子に接続されている。２つの電流源トランジスタＱ１３，Ｑ１４は、トランジスタＱ１６及び抵抗Ｒ１３，Ｒ１４，Ｒ１６とともにカレントミラー回路ＣＭ１を構成しており、電流源ＣＳ１から供給される電流を必要によって増幅して、２つのＧｍトランジスタＱ１１，Ｑ１２に供給する。また、２つのＧｍトランジスタＱ１１，Ｑ１２のエミッタ端子は、デジェネレイション抵抗Ｒ１５を介して接続されている。このデジェネレイション抵抗Ｒ１５は、アンプユニットＡ１の出力信号である２つのＧｍトランジスタＱ１１，Ｑ１２のコレクタ端子から出力される出力信号の線形性を改善するものである。２つのＧｍトランジスタＱ１１，Ｑ１２のコレクタ端子は、２つのＰＭＯＳ負荷トランジスタＭ１１，Ｍ１２のドレイン端子に接続されている。２つのＰＭＯＳ負荷トランジスタＭ１１，Ｍ１２のソース端子は、電源ＶＳ１１に接続されている。アンプユニットＡ１は、この２つのＰＭＯＳ負荷トランジスタＭ１１，Ｍ１２によって、十分大きな出力インピーダンスを有する負荷回路を構成している。なお、アンプユニットＡ１は、デジェネレイション抵抗Ｒ１５を回路に要求される特性によっては適宜備えずに、２つのＧｍトランジスタＱ１１，Ｑ１２のエミッタ端子を直接接続してもよい。
【００３５】
アンプユニットＡ２は、２つのＧｍトランジスタＱ１８，Ｑ１９（２つの第２Ｇｍトランジスタ）と、２つの電流源トランジスタＱ２０，Ｑ２１（２つの第２電流源トランジスタ）と、４つの抵抗Ｒ１８，Ｒ１９，Ｒ２０，Ｒ２１と、デジェネレイション抵抗Ｒ２２（第２抵抗）とを有している。
【００３６】
２つのＧｍトランジスタＱ１８，Ｑ１９は、ベース端子が２つのＧｍトランジスタＱ１１，Ｑ１２のコレクタ端子に接続されている。この２つのＧｍトランジスタＱ１８，Ｑ１９のベース端子に、アンプユニットＡ１の出力信号である２つのＧｍトランジスタＱ１１，Ｑ１２のコレクタ端子から出力される出力信号が入力される。すなわち、２つにＧｍトランジスタＱ１８，Ｑ１９のベース端子は、アンプユニットＡ２の入力となっている。２つのＧｍトランジスタＱ１８，Ｑ１９は、エミッタ端子が２つの電流源トランジスタＱ２０，Ｑ２１のコレクタ端子に接続されている。２つの電流源トランジスタＱ２０，Ｑ２１は、トランジスタＱ１７及び抵抗Ｒ１７，Ｒ２０，Ｒ２１とともにカレントミラー回路ＣＭ２を構成しており、電流源ＣＳ２から供給される電流を必要によって増幅して、２つのＧｍトランジスタＱ１８，Ｑ１９に供給する。また、２つのＧｍトランジスタＱ１８，Ｑ１９のエミッタ端子は、デジェネレイション抵抗Ｒ２２を介して接続されている。このデジェネレイション抵抗Ｒ２２は、アンプユニットＡ２の出力信号である２つのＧｍトランジスタＱ１８，Ｑ１９のコレクタ端子から出力される出力信号の線形性を改善するものである。２つのＧｍトランジスタＱ１８，Ｑ１９のコレクタ端子は、２つの出力端子２２，２３及び抵抗Ｒ１８，Ｒ１９を介して電源ＶＳ１１に接続されている。また、２つのＧｍトランジスタＱ１８，Ｑ１９は、コレクタ端子を帰還抵抗Ｒ２７，Ｒ２８及び帰還キャパシタＣ３，Ｃ４から構成される帰還部を介して、ベース端子に接続されている。２つのＧｍトランジスタＱ１８，Ｑ１９のコレクタ端子は、帰還部の入力となり、ベース端子は帰還部の出力となる。これにより、２つのＧｍトランジスタＱ１８，Ｑ１９のベース端子に入力された電流信号は、必要に応じて増幅されて、出力端子２２，２３から電圧信号として出力される。帰還キャパシタＣ３，Ｃ４は、Ａ２単体での発振を防止するためのものである。なお、アンプユニットＡ２は、デジェネレイション抵抗Ｒ２２を回路に要求される特性によっては適宜備えずに、２つのＧｍトランジスタＱ１８，Ｑ１９のエミッタ端子を直接接続してもよい。
【００３７】
ここで、アンプユニットＡ１の出力信号である２つのＧｍトランジスタＱ１１，Ｑ１２のコレクタ端子から出力される出力信号の直流電圧は、アンプユニットＡ２の入力である２つのＧｍトランジスタＱ１８，Ｑ１９のベース端子に入力されるベースバイアス電圧となる。そこで、２つのＧｍトランジスタＱ１１，Ｑ１２のコレクタ端子から出力される出力信号の直流電圧は、２つのＧｍトランジスタＱ１８，Ｑ１９が所定の特性を得るような適切な値に設定する必要がある。
【００３８】
そこで、増幅回路Ｘ１は、コモンモードフィードバック回路を構成する抵抗Ｒ１１，Ｒ１２，Ｒ２５，Ｒ２６と、アンプユニットＡ１３とをさらに備えている。抵抗Ｒ１１，Ｒ１２は、略等しい抵抗値であり、一端を共通に接続されており、他端を２つのＧｍトランジスタＱ１１，Ｑ１２のコレクタ端子間に接続されている。抵抗Ｒ１１，Ｒ１２が接続されている一端は、アンプユニットＡ１３の非反転端子に接続されている。抵抗Ｒ２６は、一端を電源ＶＳ１１に接続されており、他端を抵抗Ｒ２５の一端に接続されている。抵抗Ｒ２５の他端は、ＧＮＤに接続されている。抵抗Ｒ２５，Ｒ２６が接続されている一端は、アンプユニットＡ１３の反転端子に接続されている。アンプユニットＡ１３の出力は、２つのＰＭＯＳ負荷トランジスタＭ１１，Ｍ１２のゲート端子に共通に接続されている。
【００３９】
アンプユニットＡ１３の非反転端子に接続されている抵抗Ｒ１１，Ｒ１２の一端は、アンプユニットＡ１の出力信号である２つのＧｍトランジスタＱ１１，Ｑ１２のコレクタ端子から出力される出力信号の中間電圧であるコモンモード電圧を検出している。アンプユニットＡ１３の反転端子に接続されているＲ２５，Ｒ２６の一端は、２つのＧｍトランジスタＱ１８，Ｑ１９が所定の特性を得るような適切な値（基準電圧）になるように設定されている。これにより、抵抗Ｒ１１，Ｒ１２の一端の電圧とＲ２５，Ｒ２６の一端の基準電圧とが比較され、その出力が、２つのＰＭＯＳ負荷トランジスタＭ１１，Ｍ１２のゲート端子に入力されることにより、２つのＧｍトランジスタＱ１１，Ｑ１２のコレクタ端子から出力される出力信号の直流電圧が基準電圧となるように設定される。
【００４０】
このように、発明者らは、アンプユニットＡ１，Ａ２にそれぞれ別々の電流源ＣＳ１，ＣＳ２を備えて、アンプユニットＡ１，Ａ２に動作電流を供給することにより、図５に示すように、増幅回路Ｘ１の出力端子２２，２３から出力される出力信号が発振動作を起こさないことを知見した。
【００４１】
なお、第１実施形態においては、コモンモードフィードバック回路により２つのＧｍトランジスタＱ１８，Ｑ１９のベース端子に入力されるベースバイアス電圧を適切な値に設定していたが、電圧設定を行う回路構成は、本実施形態のコモンモードフィードバック回路に限らず、図６に示すような回路構成が考えられる。
【００４２】
図６に示すように、アンプユニットＡ１の出力である２つのＧｍトランジスタＱ１１，Ｑ１２のコレクタ端子と、アンプユニットＡ２の入力である２つのＧｍトランジスタＱ１８，Ｑ１９のベース端子とを直流カットするキャパシタＣ１１，Ｃ１２を介して接続する。２つのＧｍトランジスタＱ１８，Ｑ１９のベース端子には、バイアス電圧発生回路ＢＡ１からバイアス電圧を供給する。そして、抵抗Ｒ２５，Ｒ２６が接続されている一端を２つのＰＭＯＳ負荷トランジスタＭ１１，Ｍ１２のゲート端子に共通に接続する。これにより、コモンモードフィードバック回路を備えずに、２つのＧｍトランジスタＱ１８，Ｑ１９のベース端子に入力されるベースバイアス電圧を適切な値に設定することができる。
【００４３】
＜第２実施形態＞
次に、本発明の第２実施形態について図７を参照しつつ説明する。なお、第１実施形態と実質的に同じ機能を有するものは同一の符号を付してその説明を省略する。
【００４４】
図７に示すように、増幅回路Ｘ１０は、第１実施形態におけるアンプユニットＡ１，Ａ２に加えて、コモンモードフィードバック回路を構成する抵抗Ｒ２５，Ｒ２６，Ｒ３９，Ｒ４０と、アンプユニットＡ１３とを備えている。また、増幅回路Ｘ１０は、電圧シフト回路を構成するトランジスタＱ３０，Ｑ３１，Ｑ３５，Ｑ３６，Ｑ４２，Ｑ４３と、２つのカスコードトランジスタＱ４０，Ｑ４１（２つのカスコードトランジスタ）と、２つの電流源ＣＳ１４，ＣＳ１５（２つの第３電流源）とを備えている。
【００４５】
抵抗Ｒ２６は、一端を電源ＶＳ１１に接続されており、他端を抵抗Ｒ２５の一端に接続されている。抵抗Ｒ２５の他端は、ＧＮＤに接続されている。抵抗Ｒ２５，Ｒ２６が接続されている一端は、アンプユニットＡ１３の反転端子に接続されている。抵抗Ｒ３９，Ｒ４０は、一端を２つのＧｍトランジスタＱ１８，Ｑ１９のベース端子に接続されており、他端を共通にアンプユニットＡ１３の非反転端子に接続されている。アンプユニットＡ１３の出力は、２つのＰＭＯＳ負荷トランジスタＭ１１，Ｍ１２のゲート端子に共通に接続されている。
【００４６】
トランジスタＱ３５，Ｑ３６は、アンプユニットＡ１の出力である２つのＧｍトランジスタＱ１１，Ｑ１２のコレクタ端子と、アンプユニットＡ２の入力である２つのＧｍトランジスタＱ１８，Ｑ１９のベース端子との間にエミッタフォロワ回路を構成して接続されている。エミッタフォロワ回路は、２つのＧｍトランジスタＱ１１，Ｑ１２のコレクタ端子の電圧をシフトして、２つのＧｍトランジスタＱ１８，Ｑ１９のベース端子の電圧として設定する電圧シフト回路（第１電圧シフト回路）となっている。トランジスタＱ３５，Ｑ３６のエミッタ端子から出力された信号は、抵抗Ｒ３９，Ｒ４０を介してアンプユニットＡ１３の非反転端子に入力され、基準電圧と比較されることによりフィードバックをかけている。これにより、２つのＧｍトランジスタＱ１１，Ｑ１２のコレクタ端子の電圧と、２つのＧｍトランジスタＱ１８，Ｑ１９のベース端子の電圧とに電圧差を持たせることができる。
【００４７】
２つのカスコードトランジスタＱ４０，Ｑ４１は、エミッタ端子が２つのＧｍトランジスタＱ１８，Ｑ１９のコレクタ端子及び２つの電流源ＣＳ１４，ＣＳ１５に接続されている。また、２つのカスコードトランジスタＱ４０，Ｑ４１は、コレクタ端子がトランジスタＱ３０，Ｑ３１のベース端子及びトランジスタＱ４２，Ｑ４３のベース端子に接続されている。２つのカスコードトランジスタＱ４０，Ｑ４１は、アンプユニットＡ２から出力される信号の高周波特性を改善する。このとき、２つの電流源ＣＳ１４，ＣＳ１５によって、２つのＧｍトランジスタＱ１８，Ｑ１９に大きな直流電流を流すことができ、アンプユニットＡ２の出力において良好な線形性を確保することができる。
【００４８】
トランジスタＱ３０，Ｑ３１及びトランジスタＱ４２，Ｑ４３は、それぞれエミッタフォロワ回路を構成しており、２つのカスコードトランジスタＱ４０，Ｑ４１のコレクタ端子から出力された電圧をシフトする電圧シフト回路（第２電圧シフト回路）となっている。トランジスタＱ３０，Ｑ３１のエミッタ端子は、帰還抵抗Ｒ２７，Ｒ２８及び帰還キャパシタＣ３，Ｃ４に接続されている。トランジスタＱ４２，Ｑ４３のエミッタ端子は、出力端子２２，２３に接続されている。これらのエミッタフォロワ回路により、２つのＧｍトランジスタＱ１８，Ｑ１９において、ベース端子の電圧に対するコレクタ端子の電圧を相対的に高く設定することが容易となり、安定な動作特性及び帰還特性を確保することができる。また、エミッタフォロワ回路を帰還用と出力用との２つ備えているため、さらに安定した動作が可能となる。
【００４９】
＜第３実施形態＞
次に、本発明の第３実施形態について、図８を参照しつつ説明する。なお、第１実施形態または第２実施形態と実質的に同じ機能を有するものは同一の符号を付してその説明を省略する。本実施形態は、図２におけるミキサ回路Ｘ２であり、第１実施形態におけるアンプユニットＡ１がミキシングユニットＭＩＸ１に変更されたものである。アンプユニットＡ３は、実質的にアンプユニットＡ２と同じ回路構成である。
【００５０】
図８に示すように、ミキシングユニットＭＩＸ１（トランスインピーダンス回路）は、２つのＧｍトランジスタＱ１１，Ｑ１２（２つの第１Ｇｍトランジスタ）と、２つの電流源トランジスタＱ１３，Ｑ１４（２つの第１電流源トランジスタ）と、２つの抵抗Ｒ１３，Ｒ１４と、２つのＰＭＯＳ負荷トランジスタＭ１１，Ｍ１２（２つの第１負荷トランジスタ）と、デジェネレイション抵抗Ｒ１５（第１抵抗）と、スイッチユニットを構成するＳｗトランジスタＱ６１，Ｑ６２（２つの第１Ｓｗトランジスタ），Ｑ６３，Ｑ６４（２つの第２Ｓｗトランジスタ）とを有している。
【００５１】
ＳｗトランジスタＱ６１，Ｑ６２は、ベース端子が局部発信器ＬＯ６０に接続されており、エミッタ端子が共通にＧｍトランジスタＱ１１に接続されている。ＳｗトランジスタＱ６３，Ｑ６４は、ベース端子が局部発信器ＬＯ６０に接続されており、エミッタ端子が共通にＧｍトランジスタＱ１２に接続されている。ＳｗトランジスタＱ６１，Ｑ６３のコレクタ端子は共通となっている。ＳｗトランジスタＱ６２，Ｑ６４のコレクタ端子も同様に共通となっている。これらのコレクタ端子は、ミキシングユニットＭＩＸ１の差動出力部となっている。ミキシングユニットＭＩＸ１は、入力端子２２，２３から入力された信号と、局部発信器ＬＯ６０から入力された信号を混同して、電流信号に変換して差動出力部から出力する。
【００５２】
このとき、ミキサ回路Ｘ２は、ミキシングユニットＭＩＸ１及びアンプユニットＡ３に動作電流を供給する２つの電流源ＣＳ１，ＣＳ２を備えている。このように、発明者らは、ミキシングユニットＭＩＸ１及びアンプユニットＡ２にそれぞれ別々の電流源ＣＳ１，ＣＳ２を備えて、ミキシングユニットＭＩＸ１及びアンプユニットＡ３に動作電流を供給することにより、ミキサ回路Ｘ２の出力端子２２，２３から出力される出力信号が種々の動作環境においても発振動作を起こさないことを知見した。
【００５３】
なお、第１実施形態及び第２実施形態において構成された種々の回路構成は、アンプユニットＡ１をミキシングユニットＭＩＸ１と置き換えることにより、ミキサ回路Ｘ２においても同じ効果を得ることができる。
【００５４】
以上、本発明の好適な実施形態について説明したが、本発明は上述の実施形態に限られるものではなく、特許請求の範囲に記載した限りにおいて様々な変更が可能なものである。例えば、上述した第１〜第３実施形態においては、いずれも単純な構成のカレントミラー回路を備えているが、より安定した動作を確保するために複雑な構成のカレントミラー回路を備えていてもよい。
【００５５】
また、第１〜第３実施形態において、エミッタフォロワ回路は、電流源ＣＳ１１もしくは電流源ＣＳ１２から電流を供給されていたが、別に電流源を設けてもよい。
【００５６】
さらに、第２実施形態において、トランジスタＱ３５，Ｑ３６は備えていなくてもよい。
【００５７】
加えて、第２実施形態において、２つの電流源ＣＳ１４，ＣＳ１５は備えていなくてもよい。
【００５８】
また、第２実施形態において、２つのカスコードトランジスタＱ４０，Ｑ４１は備えていなくてもよい。
【００５９】
さらに、第２実施形態において、エミッタフォロワ回路は帰還用と出力用との２つ設けているが、帰還用と出力用とを共通に用いて１つのみ設けてもよい。また、エミッタフォロワ回路は備えていなくてもよい。
【００６０】
加えて、前記第１〜第３実施形態では、トランジスタとしてバイポーラトランジスタを用いて説明を行ってきたが、バイポーラトランジスタの代わりにＦＥＴを用いてもよい。
【図面の簡単な説明】
【００６１】
【図１】第１実施形態に係るＴＶ受像機の構成を概略的に示すブロック図である。
【図２】第１実施形態に係るＴＶチューナの構成を概略的に示すブロック図である。
【図３】第１実施形態に係る増幅回路の概略構成を示す回路図である。
【図４】図３をより具体的に示した回路図である。
【図５】第１実施形態に係る増幅回路の出力信号を示す図である。
【図６】第１実施形態に係る増幅回路の変形例を示す図である。
【図７】第２実施形態に係る増幅回路の回路図である。
【図８】第３実施形態に係るミキサ回路の回路図である。
【図９】従来技術による増幅回路の出力信号を示す図である。
【符号の説明】
【００６２】
１  ＴＶ受像機
１００  ＴＶチューナ
Ａ１、Ａ２、Ａ３  アンプユニット
ＭＩＸ１  ミキシングユニット
ＣＳ１１、ＣＳ１２  電流源
Ｘ１  増幅回路
Ｘ２  ミキサ回路
【図１】
2008182619.tif 000003
【図２】
2008182619.tif 000004
【図３】
2008182619.tif 000005
【図４】
2008182619.tif 000006
【図５】
2008182619.tif 000007
【図６】
2008182619.tif 000008
【図７】
2008182619.tif 000009
【図８】
2008182619.tif 000010
【図９】
2008182619.tif 000011