【手続補正書】
【提出日】平成25年8月5日(2013.8.5)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１のピッチを有し、少なくとも１つの誘電体層に埋め込まれた第１の複数の導電線であって、前記第１の複数の導電線のそれぞれが、第１の垂直面に平行な１対の側壁と、前記１対の側壁に直接隣接し、第２の垂直面内及び基板の上面に接触する底面内に位置する端壁とを有し、前記第１の垂直面と前記第２の垂直面との角度が４５度より小さい第１の複数の導電線と、
複数の導電ビアであって、前記複数の導電ビアのそれぞれが前記複数の導電線の１つの端部部分に接触し、前記少なくとも１つの誘電体層に埋め込まれ、前記第２の垂直面が前記複数の導電ビアのそれぞれと交差する、複数の導電ビアと、
前記第１のピッチと垂直な接触面を有する複数の誘電材料部分であって、前記基板から前記第１の複数の導電線によって分離され、前記複数の誘電材料部分の各側壁が前記第１の複数の導電線の側壁の平面と一致し、前記複数の誘電材料部分の各端壁が一定の距離だけ前記第２の垂直面からずれている、複数の誘電材料部分と、
を含む、構造体。
【請求項２】
第２のピッチを有し、前記少なくとも１つの誘電体層に埋め込まれた第２の複数の導電線であって、前記第２の複数の導電線のそれぞれの底面が、前記複数の導電ビアの１つに隣接する第２の複数の導電線をさらに含む、請求項１記載の構造体。
【請求項３】
前記第１のピッチがサブリソグラフィ・ピッチであり、前記第２のピッチがリソグラフィ・ピッチである、請求項２記載の構造体。
【請求項４】
前記複数の導電ビアのそれぞれが、前記第１の複数の導電線の１つの上面および端壁に接触する、請求項３記載の構造体。
【請求項５】
少なくとも１つの半導体デバイスを含み、前記少なくとも１つの誘電体層の下に位置する半導体基板をさらに含む、請求項１記載の構造体。
【請求項６】
前記複数の誘電材料部分の各々の底面は、前記第１の複数の導電線の上面に接触する、請求項１または４に記載の構造体。
【請求項７】
少なくとも１つの誘電体層に埋め込まれ、一定幅領域と前記一定幅領域に隣接する少なくとも１つの可変間隔領域とを有する第１の複数の導電線であって、前記一定幅領域内の一定の第１のピッチと、前記少なくとも１つの可変間隔領域内の前記第１の複数の導電線の隣接対間の可変距離とを有し、前記可変距離が前記一定幅領域の端部部分からの横方向距離につれて増加する、第１の複数の導電線と、
第２のピッチを有する複数の導電ビアであって、前記複数の導電ビアのそれぞれが前記第１の複数の導電線の１つの端部部分に接触し、前記少なくとも１つの誘電体層に埋め込まれ、前記第２のピッチが前記第１のピッチより大きい、複数の導電ビアと
を含む、構造体。
【請求項８】
第２のピッチを有し、前記少なくとも１つの誘電体層に埋め込まれた第２の複数の導電線であって、前記第２の複数の導電線のそれぞれの底面が、前記複数の導電ビアの１つに隣接し、前記第２の複数の導電線が前記第２のピッチと同じであるピッチを有する第２の複数の導電線をさらに含む、請求項７記載の構造体。
【請求項９】
前記第１のピッチがサブリソグラフィ・ピッチであり、前記第２のピッチがリソグラフィ・ピッチである、請求項８記載の構造体。
【請求項１０】
第１のピッチを有し、少なくとも１つの誘電体層に埋め込まれた第１の複数の導電線と、
第２のピッチを有し、前記少なくとも１つの誘電体層に埋め込まれ、前記第１の複数の導電線の上面と同一平面上にある上面を有する第２の複数の導電線であって、前記第２のピッチが前記第１のピッチより大きく、かつ前記第１のピッチと同じ方向を有し、前記第２の複数の導電線の少なくとも１つが前記第１の複数の導電線の少なくとも２つに抵抗性接続され、横方向に接触する第２の複数の導電線と
を含む、構造体。
【請求項１１】
前記第１のピッチがサブリソグラフィ・ピッチであり、前記第２のピッチがリソグラフィ・ピッチである、請求項１０記載の構造体。
【請求項１２】
前記第１の複数の導電線および前記第２の複数の導電線が互いに同一平面上にある上面を有する、請求項１０記載の構造体。
【請求項１３】
前記第１の複数の導電線の１つの側壁が、前記第２の複数の導電線の１つの垂直壁に接触する、請求項１０または１２に記載の構造体。
【請求項１４】
基板上に第１の複数の導電線と複数の誘電材料部分とを含む複数のスタックを形成するステップであって、前記複数のスタックは第１のピッチを有し、前記複数のスタックの各々は、スタックの底面から上面に延びる第１の垂直面に平行な１対の側壁を有するステップと、
第２の垂直面に沿って側壁を有するフォトレジストを使用して前記第１の複数の導電線をパターン形成するステップであって、前記１対の側壁に直接隣接する前記パターン形成された第１の複数の導電線のそれぞれの端壁が前記第２の垂直面内に形成され、前記第１の垂直面と前記第２の垂直面との角度が４５度より小さいステップと、
前記パターン形成された第１の複数の導電線の上に誘電体層を形成するステップと、
前記誘電体層に複数の導電ビアを形成するステップであって、前記複数の導電ビアのそれぞれが前記複数の導電線の１つの端部部分に接触し、前記第２の垂直面が前記複数の導電ビアのそれぞれと交差するステップとを含む、構造体を形成する方法。
【請求項１５】
前記誘電体層に第２のピッチを有する第２の複数の導電線を形成するステップであって、前記第２の複数の導電線のそれぞれが、前記複数の導電ビアの１つに直接形成されるステップをさらに含む、請求項１４記載の方法。
【請求項１６】
自己集合共重合体層を使用して前記第１のピッチを有する複数のポリマー・ブロック線を形成するステップと、
前記複数のポリマー・ブロック線のパターンを前記基板上の導電材料層に転写するステップであって、前記転写後の前記導電材料層の残りの部分が前記第１の複数の導電線を構成するステップと、をさらに含む、請求項１５記載の方法。
【請求項１７】
前記複数のポリマー・ブロック線の前記形成前に前記導電材料層上に誘電材料層を形成するステップであって、誘電材料部分を形成するために前記パターンの前記転写中に前記誘電材料層がパターン形成されるステップと、
前記第２の垂直面に対して前記誘電材料層を横方向に陥凹させるステップと、をさらに含む、請求項１６記載の方法。
【請求項１８】
前記誘電体層をリソグラフィでパターン形成することにより前記第２の垂直面に沿って前記誘電体層に複数のビアホールを形成するステップであって、前記誘電材料部分の側壁および前記第１の複数の導電線の上面が前記複数のビアホール内で露出されるステップをさらに含む、請求項１７記載の方法。
【請求項１９】
基板上で一定幅領域と前記一定幅領域に隣接する少なくとも１つの可変間隔領域とを有する第１の複数の導電線を形成するステップであって、前記第１の複数の導電線が、前記一定幅領域内の一定の第１のピッチと、前記少なくとも１つの可変間隔領域内の可変ピッチとを有し、前記可変距離が前記一定幅領域の端部部分からの横方向距離につれて増加するステップと、
前記複数の導電線上に誘電体層を形成するステップと、
前記誘電体層内に第２のピッチを有する複数の導電ビアを形成するステップであって、前記複数の導電ビアのそれぞれが前記複数の導電線の１つの端部部分に接触し、前記第２のピッチが前記第１のピッチより大きく、前記第１の複数の導電線が、前記基板、前記誘電体層、および前記複数の導電ビアによって閉じ込められるステップと
を含む、構造体を形成する方法。
【請求項２０】
前記誘電体層に前記第２のピッチを有する第２の複数の導電線を形成するステップであって、前記第２の複数の導電線のそれぞれが、前記複数の導電ビアの１つに直接形成されるステップをさらに含む、請求項１９記載の方法。
【請求項２１】
ホモポリマーを含む自己集合共重合体層を使用して前記第１のピッチを有する複数のポリマー・ブロック線を形成するステップと、
前記複数のポリマー・ブロック線のパターンを前記基板上の導電材料層に転写するステップであって、前記転写後の前記導電材料層の残りの部分が前記第１の複数の導電線を構成するステップと、をさらに含む、請求項１９記載の方法。
【請求項２２】
前記導電材料層上にテンプレート層を形成するステップと、
前記テンプレート層に陥凹エリアを形成するステップであって、前記陥凹エリアが、一定幅を有する領域と、前記一定幅領域に隣接し、可変幅を有する台形領域とを含み、前記一定幅領域が前記一定幅を有する前記領域内に形成され、前記少なくとも１つの可変間隔領域が前記台形領域内に形成されるステップと、をさらに含む、請求項２１記載の方法。
【請求項２３】
少なくとも１つの誘電体層内に第１のピッチを有する第１の複数の導電線を形成するステップと、
前記少なくとも１つの誘電体層内に第２のピッチを有し、前記第１の複数の導電線の上面と同一平面上にある上面を有する第２の複数の導電線を形成するステップであって、前記第２のピッチが前記第１のピッチより大きく、前記第１のピッチと同じ方向を有し、前記第２の複数の導電線の少なくとも１つが前記第１の複数の導電線の少なくとも２つに抵抗性接続され、横方向に接触するステップと
を含む、構造体を形成する方法。