(57)【要約】      （修正有）【課題】無線通信制御装置を用いる機器への無線通信時の負荷を軽減しながら高速な無線通信を実現することが可能な無線通信制御装置等を提供する。【解決手段】無線通信制御装置は、外部装置と無線通信を行う無線通信手段９０と、無線通信手段９０を制御する制御手段８０８と、外部装置から受信した受信データ又は外部装置へ送信する送信データを格納する第１の記憶手段８１６と、送信データに係る制御情報を格納する第２の記憶手段８１８とを有する。受信データは、ヘッダデータ及び有効データを含み、制御手段８０８は、無線通信手段９０がデータを受信した場合に、第１の記憶手段８１６に格納された受信データからヘッダデータを除去して有効データを取り出し、一方、無線通信手段９０がデータを送信する場合には、無線通信手段９０に対し、送信データに制御情報を付加して外部装置へ送信するよう命じる。【選択図】図４
2008228207.tif 000002
【特許請求の範囲】
【請求項１】
外部装置と電子機器との間の無線通信を行う無線通信制御装置であって、
前記外部装置と無線通信を行う無線通信手段と、
該無線通信手段を制御する制御手段と、
前記無線通信手段が前記外部装置から受信した受信データ又は前記外部装置へ送信する送信データを格納する第１の記憶手段と、
前記送信データに係る制御情報を格納する第２の記憶手段とを有し、
前記受信データは、ヘッダデータ及び有効データを含み、
前記制御手段は、前記無線通信手段が前記外部装置からデータを受信した場合に、前記第１の記憶手段に格納された受信データから前記ヘッダデータを除去して前記有効データを取り出し、一方、前記無線通信手段が前記外部装置へデータを送信する場合に、前記無線通信手段に対し、前記第１の記憶手段に格納された送信データ及び前記第２の記憶手段に格納された制御情報を読み出して、前記送信データに前記制御情報を付加して前記外部装置へ送信するよう制御する、無線通信制御装置。
【請求項２】
当該無線通信制御装置及び前記電子機器の共有データを格納する第３の記憶手段を更に有し、
前記共有データは、前記受信データに含まれる有効データ又は前記送信データに係るデータ情報であり、該データ情報は、前記第１の記憶手段における前記有効データ又は前記送信データの格納先アドレスと、前記有効データ又は前記送信データのデータ量とを含む、請求項１記載の無線通信制御装置。
【請求項３】
前記電子機器と汎用高速バスにより接続される、請求項１又は２記載の無線通信制御装置。
【請求項４】
外部装置と無線通信を行う無線通信制御装置を用いる電子機器であって、
当該電子機器の各機能部を制御する第１の制御手段を更に有し、
前記無線通信制御装置は、
前記外部装置と無線通信を行う無線通信手段と、
該無線通信手段を制御する第２の制御手段と、
前記無線通信手段が前記外部装置から受信した受信データ又は前記外部装置へ送信する送信データを格納する第１の記憶手段と、
前記送信データに係る制御情報を格納する第２の記憶手段とを有し、
前記受信データは、ヘッダデータ及び有効データを含み、
前記無線通信手段が前記外部装置からデータを受信した場合に、
前記第２の制御手段は、前記第１の記憶手段に格納された受信データから前記ヘッダデータを除去して前記有効データを取り出し、
前記第１の制御手段は、前記第２の制御手段によって取り出された前記有効データを前記第１の記憶手段から読み出し、
前記無線通信手段が前記外部装置へデータを送信する場合に、
前記第１の制御手段は、前記第１の記憶手段に前記送信データを書き込み、
前記第２の制御手段は、前記第２の記憶手段に前記送信データに係る制御情報を生成し、前記無線通信手段に対し、前記第１の記憶手段に格納された送信データ及び前記第２の記憶手段に格納された制御情報を読み出して、前記送信データに前記制御情報を付加して前記外部装置へ送信するよう制御する、電子機器。
【請求項５】
外部装置と電子機器との間の無線通信を行う無線通信制御方法であって、
前記外部装置から送信されたデータを受信する場合に、
前記外部装置から送信されたデータを受信する受信データ受信ステップと、
該受信データ受信ステップで受信した受信データからヘッダデータを除去して有効データを取り出す有効データ抽出ステップと、
前記有効データを前記電子機器へ転送する有効データ転送ステップとを有し、
前記電子機器から前記外部装置へデータを送信する場合に、
前記電子機器から送信データを受信する送信データ受信ステップと、
前記送信データに係る制御情報を生成する制御情報生成ステップと、
前記送信データに前記制御情報を付加して前記外部装置へ送信するステップとを有する無線通信制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、外部装置と電子機器との間の無線通信を行う無線通信制御装置、その方法、及びそのような無線通信制御装置を有する電子機器に関する。
【背景技術】
【０００２】
近年の無線通信装置を用いたシステムは、無線通信の高速化及び無線通信装置の多様化によりパーソナルコンピュータ（ＰＣ）を始めとするメインＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）を備えたメインシステムと合わせて使用するものが提案されている。一般的に、メインシステムに搭載されるメインＣＰＵは、様々な周辺装置との接続を考慮して非常に高い処理パフォーマンスを有するので、それら周辺装置に対するＣＰＵの負荷は軽視されがちである。しかし、たとえＣＰＵの処理パフォーマンスが年々向上しているとしても、複数の無線通信装置をメインシステムに接続する場合にはメインＣＰＵにかかる負荷は無視できないほど大きなものとなるため、従来の無線通信システムにおいて、複数の無線通信装置をメインシステムに接続した場合にメインＣＰＵへの負荷を軽減する試みが数多くなされている。
【０００３】
図１は、従来の無線通信システムを簡易的に示した構成図である。図１の無線通信システムは、メインシステム１０と、サブシステム２０と、無線通信部３０とを有する。
【０００４】
メインシステム１０は、この無線通信システムが組み込まれる機器の各機能を制御するシステムであって、メインＣＰＵ１０２と、メインメモリ１０４と、ＭＣＨ（Ｍｅｍｏｒｙ  Ｃｏｎｔｒｏｌｌｅｒ  Ｈｕｂ）１０６と、ＩＣＨ（Ｉ／Ｏ  Ｃｏｎｔｒｏｌｌｅｒ  Ｈｕｂ）１０８とを有する。メインＣＰＵ１０２は、装置の各機能の制御並びにデータの計算及び加工を行なう装置である。メインメモリ１０４は、メインＣＰＵ１０２で実行されるプログラム及びプログラムを実行する際に用いられるデータを記憶する記憶装置である。ＭＣＨ１０６は、メインＣＰＵ１０２とメインメモリ１０４との間の接続を担う、従来のノースブリッジの機能を持ったチップセットである。ＩＣＨ１０８は、ＰＣＩ（Ｐｅｒｉｆｅｒａｌ  Ｃｏｍｐｏｎｅｎｔ  Ｉｎｔａｒｆａｃｅ）又はＵＳＢ（Ｕｎｉｖｅｒｓａｌ  Ｓｅｒｉａｌ  Ｂｕｓ）等のシステムバスとメインＣＰＵ１０２及びメインメモリ１０４との間の接続を担う、従来のサウスブリッジの機能を持ったチップセットである。ＩＣＨ１０８は、実際にはＭＣＨ１０６とともに用いられ、ＭＣＨ１０６を介してメインＣＰＵ１０２及びメインメモリ１０４をシステムバスへ接続する。メインシステム１０は、ＩＣＨ１０８を介してサブシステム２０及び他のオプション機能部４１、・・・、４ｎへ接続される。
【０００５】
サブシステム２０は、メインシステム１０と無線通信部３０との間のデータ伝送を実現するシステムであって、インターフェース２０２と、送信用ＤＭＡＣ（Ｄｉｒｅｃｔ  Ｍｅｍｏｒｙ  Ａｃｃｅｓｓ  Ｃｏｎｔｒｏｌｌｅｒ）２０４と、受信用ＤＭＡＣ２０６と、サブＣＰＵ２０８とを有する。インターフェース２０２は、ＰＣＩ−Ｅｘｐｒｅｓｓ等の汎用高速バスであり、サブシステム２０のサブコントローラ（図示せず。）をメインシステム１０へ接続する接続部である。送信用ＤＭＡＣ２０４及び受信用ＤＭＡＣ２０６は、サブＣＰＵ２０８を介さずにメインＣＰＵ１０２と無線通信部３０との間でバスを通じて直接的に行われるデータ伝送を制御する制御装置である。サブＣＰＵ２０８は、サブシステム２０のサブコントローラ及び無線通信部３０を制御する装置である。サブシステム２０にサブＣＰＵ２０８を設ける理由は、無線通信のリアルタイム性を保つためであり、その開始時を予測することができない無線通信を制御することができるに足りるほどアクセス時間が短くなるように無線通信部３０の近くに置かれることがよく知られる。
【０００６】
無線通信部３０は、無線により外部装置との間でデータを送受信する装置であって、ＰＣＩ又はＵＳＢ等のシステムバスによりサブシステム２０に接続されており、ＭＡＣ（Ｍｅｄｉａ  Ａｃｃｅｓｓ  Ｃｏｎｔｒｏｌ）部３０２と、ＰＨＹ（ｐｈｙｓｉｃａｌ  ｌａｙｅｒ）部３０４と、ＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）部３０６とを有する。ＭＡＣ部３０２は、サブシステム２０と外部装置との間のデータ伝送を制御する伝送制御部であり、ＰＨＹ部３０４は、ネットワークの物理的な接続及び伝送方式を定めた物理層であり、ＲＦ部３０６は、外部装置と無線でデータ送受信を行う無線入出力部である。
【０００７】
図１の無線通信システムにおいて、サブＣＰＵ２０８によって制御される無線通信部３０は、ＲＦ部３０６により外部装置との間でパケットデータをやり取りする。外部装置との間で入出力されるパケットデータは、無線通信部３０のデータバッファ（図示せず。）に保持される。メインシステム１０のメインＣＰＵ１０２は、無線通信部３０のデータバッファに保持されたパケットデータをサブシステム２０の送信用ＤＭＡＣ２０４及び受信用ＤＭＡＣ２０６を介してメインメモリ１０４へ格納する。
【０００８】
このようにメインシステム１０と無線通信部３０との間にサブＣＰＵ２０８を有するサブシステム２０を設け、メインＣＰＵ１０２に代わってサブＣＰＵ２０８に無線通信部３０を制御させることにより、複数の無線通信部をメインシステムに接続した場合にメインＣＰＵへの負荷を軽減することが考えられている。
【０００９】
また、例えば特開２００６−１８６９４０号公報（特許文献１）は、複数の無線通信装置を用いた無線通信システムにおいて、デバイスが保有する所望の機能を電力消費を増大させることなく簡易に利用することができる無線通信システム及び無線通信装置を開示する。
【特許文献１】特開２００６−１８６９４０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかし、図１の従来の無線通信システムにおいて、メインシステム１０のメインメモリ１０４に格納された送受信のためのパケットデータは、行き先等の付加情報を示すヘッダ部と、本来の有効なデータ本体であるペイロード部とを含むので、メインＣＰＵ１０２は、有効データであるペイロード部を扱うためにヘッダ部の付け外しを行わなければならないという問題がある。即ち、無線通信システムから外部装置へのデータ送信の場合には、メインＣＰＵ１０２は、パケットデータを生成するために、メインメモリ１０４内の別領域にヘッダ部を生成し、それをペイロード部に付加する処理を必要とする。一方、外部からのデータ受信の場合には、メインＣＰＵ１０２は、ヘッダ部及びペイロード部から成る受信パケットデータをメインメモリ１０４へ格納し、後にそのパケットデータからヘッダ部を削除することによりペイロード部のみを取り出す処理を必要とする。
【００１１】
従って、サブシステム２０のサブＣＰＵ２０８に無線通信部３０を制御させることにより多少はメインＣＰＵ１０２への負荷が軽減されたが、複数の無線通信装置が接続される場合にメインＣＰＵ１０２へかかる負荷は依然として高いままである。
【００１２】
また、上記特許文献１を始めとする従来の無線通信技術では、メインＣＰＵを含むメインシステムの処理速度に依存する部分が多く、接続できる無線通信装置の数は限られてしまうという問題がある。逆に考えると、無線通信の接続数を増やせば増やすほど、メインＣＰＵを始めとするメインシステムのリソースが必要以上に使われ、他の作業に回せないという欠点を持っていると言える。
【００１３】
本発明は、上記問題を鑑みて、当該無線通信制御装置を用いる機器への無線通信時の負荷を軽減しながら高速な無線通信を実現することが可能な無線通信制御装置及び方法、並びに電子機器を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記目的を達成するために、本発明の無線通信制御装置は、外部装置と電子機器との間の無線通信を行う無線通信制御装置であって、前記外部装置と無線通信を行う無線通信手段と、該無線通信手段を制御する制御手段と、前記無線通信手段が前記外部装置から受信した受信データ又は前記外部装置へ送信する送信データを格納する第１の記憶手段と、前記送信データに係る制御情報を格納する第２の記憶手段とを有し、前記受信データは、ヘッダデータ及び有効データを含み、前記制御手段は、前記無線通信手段が前記外部装置からデータを受信した場合に、前記第１の記憶手段に格納された受信データから前記ヘッダデータを除去して前記有効データを取り出し、一方、前記無線通信手段が前記外部装置へデータを送信する場合に、前記無線通信手段に対し、前記第１の記憶手段に格納された送信データ及び前記第２の記憶手段に格納された制御情報を読み出して、前記送信データに前記制御情報を付加して前記外部装置へ送信するよう制御することを特徴とする。
【００１５】
これにより、第１の利点として、当該無線通信制御装置を用いる電子機器のメインＣＰＵへの負荷を軽減し、電子機器全体のパフォーマンスを向上させることができる。具体的には、当該無線通信制御装置の制御手段が、無線通信を制御するとともに、送受信されるパケットデータにおいてヘッダデータの付け外しを行うことにより、メインＣＰＵのオーバーヘッドをなくし、無線通信の処理速度を向上させる。第２の利点として、パケットデータのヘッダデータの付け外しも当該無線通信制御装置の制御手段が行うことにより、無線通信の制御を簡潔となり、送受信を並行して行うことが可能となる。
【００１６】
望ましくは、本発明の無線通信制御装置は、当該無線通信制御装置及び前記電子機器の共有データを格納する第３の記憶手段を更に有し、前記共有データは、前記受信データに含まれる有効データ又は前記送信データに係るデータ情報であり、該データ情報は、前記第１の記憶手段における前記有効データ又は前記送信データの格納先アドレスと、前記有効データ又は前記送信データのデータ量とを含むことを特徴とする。
【００１７】
これにより、当該無線通信制御装置と電子機器との間で正確なデータのやり取りを行うことができる。
【００１８】
望ましくは、本発明の無線通信制御装置は、前記電子機器と汎用高速バスにより接続される。
【００１９】
これにより、装置間の汎用的で高速なデータ伝送が可能となり、当該無線通信制御装置におけるデータ伝送の効率化を十分に利用することができる。
【００２０】
上記目的を達成するために、本発明の電子機器は、外部装置と無線通信を行う無線通信制御装置を用いる電子機器であって、当該電子機器の各機能部を制御する第１の制御手段を更に有し、前記無線通信制御装置は、前記外部装置と無線通信を行う無線通信手段と、該無線通信手段を制御する第２の制御手段と、前記無線通信手段が前記外部装置から受信した受信データ又は前記外部装置へ送信する送信データを格納する第１の記憶手段と、前記送信データに係る制御情報を格納する第２の記憶手段とを有し、前記受信データは、ヘッダデータ及び有効データを含み、前記無線通信手段が前記外部装置からデータを受信した場合に、前記第２の制御手段は、前記第１の記憶手段に格納された受信データから前記ヘッダデータを除去して前記有効データを取り出し、前記第１の制御手段は、前記第２の制御手段によって取り出された前記有効データを前記第１の記憶手段から読み出し、一方、前記無線通信手段が前記外部装置へデータを送信する場合に、前記第１の制御手段は、前記第１の記憶手段に前記送信データを書き込み、前記第２の制御手段は、前記第２の記憶手段に前記送信データに係る制御情報を生成し、前記無線通信手段に対し、前記第１の記憶手段に格納された送信データ及び前記第２の記憶手段に格納された制御情報を読み出して、前記送信データに前記制御情報を付加して前記外部装置へ送信するよう制御する、ことを特徴とする。
【００２１】
上記目的を達成するために、本発明の無線通信制御方法は、外部装置と電子機器との間の無線通信を行う無線通信制御方法であって、前記外部装置から送信されたデータを受信する場合に、前記外部装置から送信されたデータを受信する受信データ受信ステップと、
該受信データ受信ステップで受信した受信データからヘッダデータを除去して有効データを取り出す有効データ抽出ステップと、前記有効データを前記電子機器へ転送する有効データ転送ステップとを有し、前記電子機器から前記外部装置へデータを送信する場合に、
前記電子機器から送信データを受信する送信データ受信ステップと、前記送信データに係る制御情報を生成する制御情報生成ステップと、前記送信データに前記制御情報を付加して前記外部装置へ送信するステップとを有することを特徴とする。
【発明の効果】
【００２２】
本発明により、当該無線通信制御装置を用いる機器への無線通信時の負荷を軽減しながら高速な無線通信を実現することが可能な無線通信制御装置及び方法、並びに電子機器を提供することが可能となる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の無線通信制御装置について、ＵＷＢ（Ｕｌｔｒａ  Ｗｉｄｅ  Ｂａｎｄ）伝送方式を利用した無線通信を行う場合を例として説明する。
【００２４】
図２は、本発明における無線通信制御装置の機能構成を示した一例である。
【００２５】
図２の無線通信制御装置４０は、アンテナ部４０２と、ＲＦ処理部４０４と、ＡＤ（アナログ−デジタル）／ＤＡ（デジタル−アナログ）変換部４０６と、ベースバンド処理部４０８と、ＭＡＣ制御部４１０と、ＵＳＢインターフェース部４１２とを有する。
【００２６】
アンテナ部４０２は、外部装置と無線でデータ送受信を行うための装置であって、従来のアンテナ装置が用いられうる。ＲＦ処理部４０４は、アンテナ部４０２によって無線でデータを送信及び受信することができるように送受信されるデータを周波数変換する手段である。ＡＤ／ＤＡ変換部４０６は、アンテナ部４０２によって受信されたアナログデータをデジタル信号へ変換するアナログ−デジタル変換処理と、デジタルデータをアンテナ部４０２によって送信可能なアナログデータへ変換するデジタル−アナログ変換処理とを行う手段である。ベースバンド処理部４０８は、アンテナ部４０２によって受信され、ＡＤ／ＤＡ変換部４０６でデジタル信号へ変換された受信データの復調処理と、アンテナ部４０２によって送信されるデジタル信号としての送信データの変調処理とを行う手段である。ＭＡＣ制御部４１０は、当該無線通信制御装置４０が接続されるメインシステムと、当該無線通信制御装置４０とアンテナ部４０２を介して無線通信を行う外部装置との間のデータ伝送を制御する伝送制御部である。ＵＳＢインターフェース部４１２は、無線ＵＳＢ（ＷＵＳＢ）により当該無線通信制御装置４０をメインシステムへ接続するための接続手段である。
【００２７】
アンテナ部４０２が外部装置からのデータを受信すると、ＲＦ処理部４０４は、受信データを所定の搬送周波数に基づいて周波数変換し、ＡＤ／ＤＡ変換部４０６へ供給する。ＡＤ／ＤＡ変換部４０６は、ＲＦ処理部４０４から取得した受信データをデジタル信号へ変換し、ベースバンド処理部４０８へ供給する。ベースバンド処理部４０８は、ＡＤ／ＤＡ変換部４０６から取得したデジタル受信データを復調し、ＭＡＣ制御部４１０へ供給する。ＭＡＣ制御部４１０は、ベースバンド処理部４０８から得られた復調デジタル受信データをメディアアクセス制御によりＵＳＢインターフェース部４１２を介してメインシステムへ転送する。
【００２８】
一方、アンテナ４０２により外部装置へデータを送信する場合には、ＭＡＣ制御部４１０は、メディアアクセス制御によりＵＳＢインターフェース部４１２を介してメインシステムからデジタル送信データを受信し、ベースバンド処理部４０８へ供給する。ベースバンド処理部４０８は、ＭＡＣ制御部４１０から取得したデジタル送信データを変調し、ＡＤ／ＤＡ変換部４０６へ供給する。ＡＤ／ＤＡ変換部４０６は、ベースバンド処理部４０８から取得した変調デジタル送信データをアナログ信号へ変換し、ＲＦ処理部４０４へ供給する。ＲＦ処理部４０４は、アナログ送信データを所定の搬送周波数に基づいて周波数変換し、アンテナ部４０２へ供給する。
【００２９】
図３は、本発明における無線通信制御装置を備えるレーザプリンタ（ＬＰ）及びＭＦＰ（複合機能プリンタ）等の画像処理装置のシステム構成の一例である。図３の画像処理装置は、メインシステム５０及びサブシステム６０を有する。
【００３０】
メインシステム５０は、画像処理装置の各機能を制御するシステムであって、メインＣＰＵ５０２と、メインメモリ５０４と、ＭＣＨ５０６と、ＩＣＨ５０８と、メインコントローラ５１０と、ＨＤＤ（Ｈａｒｄ  Ｄｉｓｃ  Ｄｒｉｖｅ）５１２と、オプション機能部５１４と、エンジンコントローラ５１６と、スキャナ５１８と、プロッタ５２０とを有する。メインＣＰＵ５０２は、装置の各機能の制御並びにデータの計算及び加工を行なう装置である。メインメモリ５０４は、メインＣＰＵ５０２で実行されるプログラム及びプログラムを実行する際に用いられるデータを記憶する記憶装置である。ＭＣＨ５０６は、メインＣＰＵ５０２とメインシステム５０の他の構成要素との間の接続を担う、従来のノースブリッジの機能を持ったチップセットである。ＩＣＨ５０８は、メインシステム５０をサブシステム６０と接続するためのＰＣＩ又はＵＳＢ等のシステムバスとメインシステム５０の各構成要素との間の接続を担う、従来のサウスブリッジの機能を持ったチップセットである。ＩＣＨ５０８は、例えばＰＣＩ−Ｅｘｐｒｅｓｓにより接続されたＭＣＨ５０６とともに用いられ、ＭＣＨ５０６を介してメインＣＰＵ５０２を含むメインシステム５０の各構成要素をシステムバスへ接続する。メインコントローラ５１０は、メインＣＰＵ５０２からＭＣＨ５０６を介して供給されるコマンドに従って画像処理装置を制御する制御装置であって、ＰＣＩ−Ｅｘｐｒｅｓｓ等の汎用高速バスによりＭＣＨ５０６と接続される。ＨＤＤ５１２は、画像データ及びジョブ履歴等の情報を記憶する記憶装置であって、シリアルＡＴＡ等の汎用シリアルバスによりメインコントローラ５１０と接続される。オプション機能部５１４は、例えば、画像データの圧縮及び色調調節等を行う画像処理部である。エンジンコントローラ５１６は、メインコントローラ５１０からのコマンドに従ってスキャナ５１８及びプロッタ５２０等のメカニカルな機構を有する機能部を制御する制御装置であって、ＰＣＩ−Ｅｘｐｒｅｓｓ等の汎用高速バスによりメインコントローラ５１０と接続される。スキャナ５１８は、画像処理装置の原稿台（図示せず。）の上面に載置された原稿の画像を読み取る装置であって、スキャナ５１８によって読み取られた画像はＨＤＤ５１２に格納される。プロッタ５２０は、ＨＤＤ５１２に格納された画像データを用紙に印刷出力する装置である。
【００３１】
サブシステム６０は、画像処理装置の無線通信機能を担うシステムであって、サブＣＰＵ６０２と、サブコントローラ６０４と、無線通信部６０６とを有する。サブＣＰＵ６０２は、コマンドを与えてサブコントローラ６０４に無線通信部６０６を制御させる装置である。サブコントローラ６０４は、サブＣＰＵ６０２から供給されるコマンドに従って無線通信部６０６を制御する制御装置である。無線通信部６０６は、無線により外部装置との間でデータを送受信する装置であって、ＭＡＣ部６０８と、ＰＨＹ部６１０と、ＲＦ部６１２とを有する。ＭＡＣ部６０８は、メインシステム５０と外部装置との間のデータ伝送を制御する伝送制御部であり、ＰＨＹ部６１０は、ネットワークの物理的な接続及び伝送方式を定めた物理層であり、ＲＦ部６１２は、外部装置と無線でデータ送受信を行う無線入出力部である。サブシステム６０は、サブコントローラ６０４によりＰＣＩ−Ｅｘｐｒｅｓｓを介してメインシステム５０のＩＣＨ５０８へ接続され、無線通信部６０６によって外部装置との間で送受信されるデータをメインシステム５０とやり取りすることができる。
【００３２】
以下、メインシステムと無線通信部との間のサブシステムによるデータ伝送について具体的な実施例を挙げて説明する。
【実施例】
【００３３】
〔構成〕
図４は、本実施例における画像処理装置の無線通信機能部を簡易的に示した構成図である。図４の画像処理装置は、メインシステム７０と、サブシステム８０と、無線通信部９０とを有する。
【００３４】
メインシステム７０は、画像処理装置の各機能を制御するシステムであって、図３に示されたメインシステム５０と同一の機能及び構成を有するが、図４では一部の構成要素しか図示されていない。
【００３５】
サブシステム８０は、メインシステム７０と無線通信部９０との間のデータ伝送を実現するシステムであって、インターフェース８０２と、送信用ＤＭＡＣ８０４と、受信用ＤＭＡＣ８０６と、サブＣＰＵ８０８と、第１、第２及び第３の調停部８１０、８１２、８１４と、第１、第２及び第３の記憶部８１６、８１８，８２０と、バスマスタ８２２とを有する。インターフェース８０２は、ＰＣＩ−Ｅｘｐｒｅｓｓ等の汎用高速バスであり、サブシステム８０のサブコントローラ（図３参照。）をメインシステム７０へ接続する接続部である。送信用ＤＭＡＣ８０４及び受信用ＤＭＡＣ８０６は、メインＣＰＵ７０２がサブＣＰＵ８０８を介さずに直接的に第１の記憶部８１６へアクセスするデータ伝送を制御する制御装置である。サブＣＰＵ８０８は、サブシステム８０のサブコントローラ及び無線通信部９０を制御する装置である。第１、第２及び第３の調停部８１０、８１２、８１４は、バスに複数のマスタが存在する場合に夫々のマスタに使用権を割り当てる、所謂"アービタ"であって、メインシステム７０のメインＣＰＵ７０２、サブシステム８０のサブＣＰＵ８０８、及び無線通信部９０の夫々がバスマスタとなるために各マスタのアクセス要求を調停するよう適宜な箇所に配置されている。第１、第２及び第３の記憶部８１６、８１８、８２０のうち、第１の記憶部８１６は、当該画像処理装置と外部装置の間でやり取りされるパケットデータに含まれる有効部分、即ちペイロード部を格納するためのペイロードバッファであり、第２の記憶部８１８は、パケットデータに含まれる制御情報部、即ちヘッダ部を格納するためのヘッダバッファであり、第３の記憶部８２０は、メインシステム７０のメインＣＰＵ７０２及びサブシステム８０のサブＣＰＵ８０８の双方がアクセス可能な情報共有メモリである。第１、第２及び第３の記憶部８１６、８１８、８２０は、例えば、読み書きが同時に行えるデュアルポートＲＡＭ（ランダムアクセスメモリ）であっても良い。バスマスタ８２２は、メインＣＰＵ７０２がサブＣＰＵ８０８を介さずに直接的に第２及び第３の記憶手段へアクセスすることを可能にするために用いられるデバイスである。
【００３６】
第１のアービタ８１０は、送信用ＤＭＡＣ８０４及び受信用ＤＭＡＣ８０６と第１の記憶部８１６との間に配置され、第２のアービタ８１２は、第１の記憶部８１６及び第２の記憶部８１８と無線通信部９０との間に配置され、第３のアービタ８１４は、サブＣＰＵ８０８と第２の記憶部８１８との間に配置される。バスマスタ８２２は、インターフェース８０２と第３のアービタ８１４との間に配置される。サブシステム８０内の各構成要素は、ＡＭＢＡ等の汎用内部バスによって接続される。
【００３７】
無線通信部９０は、無線により外部装置との間でデータを送受信する装置であって、図３に示された無線通信部６０６と同一の機能及び構成を有する。図４の無線通信部８０は、サブシステム７０の外部に配置されているが、図３に示されるようにサブシステム７０の内部に組み込まれても良い。
【００３８】
〔パケットデータ受信時の動作〕
図５は、図４に示された本実施例における画像処理装置のパケットデータ受信時の動作を示すフロー図である。
【００３９】
最初に、ステップＳ１０１で、無線通信部９０は、パケット受信要求を受けて外部装置から送信されるパケットデータをＲＦ部９０６により受信する。無線通信部９０は、全てのパケットデータの受信が完了した後（ステップＳ１０２）、ステップＳ１０３で、ＭＡＣ部９０２によりサブシステム８０の第１の記憶部８１６へ受信したパケットデータを格納する。このとき、無線通信部９０と第１の記憶部８１６との間に配置された第２のアービタ８１２は、無線通信部９０から第１の記憶部８１６へのデータ書き込みを制御する。第１の記憶部８１６へのパケットデータの格納後、ステップＳ１０４で、無線通信部９０からサブＣＰＵ８０８へ割り込み要求が発生する。
【００４０】
動作待機中であったサブＣＰＵ８０８は、ステップＳ１０５で無線通信部９０からの割り込み要求を検出し、ステップＳ１０６で割り込み処理を実行する。その後、ステップＳ１０７で、サブＣＰＵ８０８は、無線通信部９０のデータバッファ（図示せず。）から、受信したパケットデータのペイロード部に関する第１の記憶部８１６における格納先アドレス及びデータ量等のデータ制御情報を取得し、情報共有メモリである第３の記憶部８２０へ格納する。このとき、サブＣＰＵ８０８と第３の記憶部８２０との間に配置された第３のアービタ８１４は、サブＣＰＵ８０８による第３の記憶部８２０へのデータ書き込みを制御する。格納後、メインシステム７０のメインＣＰＵ７０２に受信したデータを引き取らせるために、ステップＳ１０８で、サブＣＰＵ８０８は、サブコントローラ（図３参照。）に含まれる割り込みコントローラ（図示せず。）を用いて、メインＣＰＵ７０２への割り込み要求を発生させる。なお、このサブＣＰＵ８０８の動作の間に、無線通信部９０は、パケットデータを送信した外部装置へ受信完了通知を転送する（ステップＳ１０９）。
【００４１】
動作待機中であったメインＣＰＵ７０２は、ステップＳ１１０でサブＣＰＵ８０８からの割り込み要求を検出し、ステップＳ１１１で割り込み処理を実行する。その後、メインＣＰＵ７０２は、ステップＳ１１２でサブシステム８０の第３の記憶部８２０に格納されているデータ制御情報を読み取り、この情報に基づいてステップＳ１１３で受信用ＤＭＡＣ８０６の設定を行う。このとき、インターフェース８０２及びバスマスタ８２２を介してメインＣＰＵ７０２と第３の記憶部８２０との間に配置される第３のアービタ８１４は、メインＣＰＵ７０２による第３の記憶部８２０からのデータ読み出しを制御する。
【００４２】
一方、メインＣＰＵ７０２の割り込み処理と並行して、サブＣＰＵ８０８は、ステップＳ１１４で、第１の記憶部８１６に格納されているパケットデータからヘッダ部を取り外し、残りのペイロード部の抜き取りを行う。その後、サブＣＰＵ８０８は待機状態となる。
【００４３】
受信用ＤＭＡＣ８０６の設定終了後、ステップＳ１１５で、メインＣＰＵ７０２は、受信用ＤＭＡＣ８０６を起動して、第１の記憶部８１６からペイロード部を読み出し、メインメモリ７０４に書き込む。このとき、インターフェース８０２及び受信用ＤＭＡＣ８０６を介してメインＣＰＵ７０２と第１の記憶部８１６との間に配置された第１のアービタ８１０は、メインＣＰＵ７０２による第１の記憶部８１６からのデータの読み出しを制御する。書き込み完了後、ステップＳ１１６で、受信用ＤＭＡＣ８０６は、割り込みコントローラ（図示せず。）を用いて、メインＣＰＵ７０２及びサブＣＰＵ８０８に書き込み完了を通知するための割り込みを発生させる。
【００４４】
メインＣＰＵ７０２は、ステップＳ１１７で受信用ＤＭＡＣ８０６からの割り込みを検出し、ステップＳ１１８で割り込み処理を実行する。同時に、サブＣＰＵ８０８は、ステップＳ１１９で受信用ＤＭＡＣ８０６からの割り込みを検出し、ステップＳ１２０で割り込み処理を実行する。以上により、夫々のＣＰＵは、パケットデータ受信の一連の処理動作を完了し、次のデータ伝送指示があるまで待機状態となる。
【００４５】
〔パケットデータ送信時の動作〕
図６は、図４に示された本実施例における画像処理装置のパケットデータ送信時の動作を示すフロー図である。
【００４６】
最初に、ステップＳ２０１で、無線通信部９０は、外部装置から送信されるパケット送信要求をＲＦ部９０６により受信し、送信データを有するメインシステム７０に対してデータ送信要求を発行する。
【００４７】
動作待機中であったメインＣＰＵ７０２は、ステップＳ２０２で、無線通信部９０からのデータ送信要求に応じて、送信データのデータ量及び送信先アドレス等のデータ制御情報を情報共有メモリである第３の記憶部８２０に書き込む。このとき、インターフェース８０２及びバスマスタ８２２を介してメインＣＰＵ７０２と第３の記憶部８２０との間に配置される第３のアービタ８１４は、メインＣＰＵ７０２による第３の記憶部８２０へのデータ書き込みを制御する。書き込み完了後、ステップＳ２０３で、メインＣＰＵ７０２は、サブコントローラ（図３参照。）に含まれる割り込みコントローラ（図示せず。）を用いて、サブＣＰＵ８０８への割り込み要求を発生させる。
【００４８】
動作待機中であったサブＣＰＵ８０８は、ステップＳ２０４でメインＣＰＵ７０２からの割り込み要求を検出し、ステップＳ２０５で割り込み処理を実行する。その後、ステップＳ２０６で、サブＣＰＵ８０８は、第３の記憶部８２０に格納されているデータ制御情報を読み取り、この情報に基づいて、ステップＳ２０７で、ペイロードデータとしての送信データとともに外部装置へ送信されるパケットデータを構成するヘッダデータを第２の記憶部８１８に生成する。このとき、サブＣＰＵ８０８と第２の記憶部８１８及び第３の記憶部８２０との間に配置された第３のアービタ８１４は、サブＣＰＵ８０８による第３の記憶部８２０からのデータの読み出し及び第２の記憶部８１８へのデータの書き込みを制御する。
【００４９】
一方、このサブＣＰＵ８０８の動作の間に、メインＣＰＵ７０２は、ステップＳ２０８で送信用ＤＭＡＣ８０４の設定を行い、ステップＳ２０９でＤＭＡ転送により第１の記憶部８１６へ送信データを書き込む。このとき、インターフェース８０２及び送信用ＤＭＡＣ８０４を介してメインＣＰＵ７０２と第１の記憶部８１６との間に配置された第１のアービタ８１０は、メインＣＰＵ７０２による第１の記憶部８１６へのデータの書き込みを制御する。メインＣＰＵ７０２による第１の記憶部８１６への書き込みの完了後、ステップＳ２１０で、送信用ＤＭＡＣ８０４は、割り込みコントローラ（図示せず。）を用いて、メインＣＰＵ７０２及びサブＣＰＵ８０８に書き込み完了を通知するための割り込みを発生させる。
【００５０】
メインＣＰＵ７０２は、ステップＳ２１１で送信用ＤＭＡＣ８０４からの割り込みを検出し、ステップＳ２１２で割り込み処理を実行する。割り込み処理後、メインＣＰＵ７０２は、次のデータ伝送指示があるまで待機状態となる。
【００５１】
同時に、サブＣＰＵ８０８は、ステップＳ２１３で送信用ＤＭＡＣ８０４からの割り込みを検出し、ステップＳ２１４で割り込み処理を実行する。その後、ステップＳ２１５で、サブＣＰＵ８０８は、無線通信部９０に対し、第１の記憶部８１６に格納されるペイロードデータとしての送信データ及び第２の記憶部８１８に格納されるヘッダデータを夫々読み出し、パケットデータを生成して外部装置へ送信するよう指示する。
【００５２】
ステップＳ２１６で、無線通信部９０は、サブＣＰＵ８０８からの指示に応じて、先ずＭＡＣ部９０２により第１の記憶部８１６及び第２の記憶部８１８からペイロードデータ及びヘッダデータを夫々読み出す。このとき、第１の記憶部８１６及び第２の記憶部８１８と無線通信部９０との間に配置される第２のアービタ８１２は、無線通信部９０による第１の記憶部８１６及び第２の記憶部８１８からのデータの読み出しを制御する。無線通信部９０は、読み取ったペイロードデータ及びヘッダデータを結合してパケットデータを生成し、ＲＦ部９０６によりパケット送信要求の発信源である外部装置へ送信する。パケットデータの送信完了後（ステップＳ２１７）、ステップＳ２１８で、無線通信部９０は、パケットデータ送信完了を通知する割り込みをサブＣＰＵ８０８へ送信する。
【００５３】
サブＣＰＵ８０８は、ステップＳ２１９で無線通信部９０からの割り込みを検出し、ステップＳ２２０で割り込み処理を実行する。割り込み処理後、サブＣＰＵ８０８は、次のデータ伝送指示があるまで待機状態となる。
【００５４】
〔パケットデータの送受信を並行して行う場合の動作〕
図７は、図４に示された本実施例における画像処理装置でパケットデータ送受信を並行して行う場合の動作を示すフロー図である。
【００５５】
最初に、ステップＳ３０１で、無線通信部９０は、外部装置から送信されるパケット受信要求及びパケット送信要求をＲＦ部９０６により受信する。例えば、外部装置から最初にパケット受信要求が送信され、その直後にパケット送信要求が送信されるならば、無線通信部は、パケット受信要求に応じてパケットデータの受信動作を先ず開始し、その後、受信動作中に、ステップＳ３０２で、パケット送信要求に応じて送信データを有するメインシステム７０に対してデータ送信要求を発行する。データ送信要求発行後、無線通信部９０は、ステップＳ３０３で全てのパケットデータの受信を完了し、ステップＳ３０４でＭＡＣ部９０２によりサブシステム８０の第１の記憶部８１６へ受信したパケットデータを格納する。このとき、無線通信部９０と第１の記憶部８１６との間に配置された第２のアービタ８１２は、無線通信部９０から第１の記憶部８１６へのデータの書き込みを制御する。第１の記憶部８１６へのパケットデータの格納後、ステップＳ３０５で、無線通信部９０からサブＣＰＵ８０８へ割り込み要求が発生する。
【００５６】
一方、この無線通信部９０によるパケット受信と並行して、メインＣＰＵ７０２は、ステップＳ３０６で、無線通信部９０からのデータ送信要求に応じて、送信データのデータ量及び送信先アドレス等の送信データ制御情報を情報共有メモリである第３の記憶部８２０に書き込む。このとき、インターフェース８０２及びバスマスタ８２２を介してメインＣＰＵ７０２と第３の記憶部８２０との間に配置される第３のアービタ８１４は、メインＣＰＵ７０２による第３の記憶部８２０へのデータの書き込みを制御する。書き込み完了後、ステップＳ３０７で、メインＣＰＵ７０２は、サブコントローラ（図３参照。）に含まれる割り込みコントローラ（図示せず。）を用いて、サブＣＰＵ８０８への割り込み要求を発生させる。
【００５７】
サブＣＰＵ８０８は、メインＣＰＵ７０２及び無線通信部９０からの両方の割り込み要求を検出し、検出順に適宜処理を行うことができる。検出する割り込み要求はどちらが先であっても良いが、本実施例では、データ制御情報の書き込み完了を通知するメインＣＰＵ７０２からの割り込み要求が先に検出されたと仮定して説明する。
【００５８】
サブＣＰＵ８０８は、ステップＳ３０８で先ずメインＣＰＵ７０２からの割り込み要求を検出し、この割り込み要求に応じてステップＳ３０９で割り込み処理を実行する。
【００５９】
次に、ステップＳ３１０で、サブＣＰＵ８０８は無線通信部９０からの割り込み要求を検出する。これに応じて、ステップＳ３１１で、サブＣＰＵ８０８は、第１の記憶部８１６に格納されている受信パケットデータからヘッダ部を取り外し、残りのペイロード部の抜き取りを行う。その後、ステップＳ３１２で、サブＣＰＵ８０８は、無線通信部９０のデータバッファ（図示せず。）から、受信したパケットデータのペイロード部に関する第１の記憶部８１６における格納先アドレス及びデータ量等の受信データ制御情報を取得し、情報共有メモリである第３の記憶部８２０へ格納する。このとき、サブＣＰＵ８０８と第３の記憶部８２０との間に配置された第３のアービタ８１４は、サブＣＰＵ８０８による第３の記憶部８２０へのデータの書き込みを制御する。格納後、メインシステム７０のメインＣＰＵ７０２に受信パケットデータを引き取らせるために、ステップＳ３１３で、サブＣＰＵ８０８は、サブコントローラ（図３参照。）に含まれる割り込みコントローラ（図示せず。）を用いて、メインＣＰＵ７０２への割り込み要求を発生させる。なお、このサブＣＰＵ８０８の動作の間に、無線通信部９０は、パケットデータを送信した外部装置へ受信完了通知を転送する（ステップＳ３１４）。
【００６０】
割り込み要求後、ステップＳ３１５で、サブＣＰＵ８０８は、無線通信部９０のパケット送信に関する設定をできる範囲で行い（この時点では、送信データの情報をまだ入手していないため。）、無線通信部９０を送信待機状態とする。
【００６１】
一方、このサブＣＰＵ８０８の動作の間に、メインＣＰＵ７０２は、ステップＳ３１６で送信用ＤＭＡＣ８０４の設定を行い、ステップＳ３１７でＤＭＡ転送により第１の記憶部８１６へ送信データを書き込む。このとき、インターフェース８０２及び送信用ＤＭＡＣ８０４を介してメインＣＰＵ７０２と第１の記憶部８１６との間に配置された第１のアービタ８１０は、メインＣＰＵ７０２による第１の記憶部８１６へデータの書き込みを制御する。メインＣＰＵ７０２による第１の記憶部８１６への書き込みの完了後、ステップＳ３１８で、送信用ＤＭＡＣ８０４は、割り込みコントローラ（図示せず。）を用いて、メインＣＰＵ７０２及びサブＣＰＵ８０８に書き込み完了を通知するための割り込みを発生させる。
【００６２】
また、この割り込みと前後して、メインＣＰＵ８０８からパケット受信完了に伴う割り込み要求が発生する（ステップＳ３１４）。上述のサブＣＰＵ８０８の場合と同様に、メインＣＰＵ７０２が検出する割り込み要求はどちらが先であっても良いが、本実施例では、第１の記憶部８１６への送信データの書き込み完了を通知する送信用ＤＭＡＣ８０４からの割り込み要求が先に検出されたと仮定して説明する。
【００６３】
メインＣＰＵ７０２は、ステップＳ３１９で先ず送信用ＤＭＡＣ８０４からの割り込みを検出し、ステップＳ３２０で割り込み処理を実行する。割り込み処理後、次に、メインＣＰＵ７０２は、ステップＳ３２１で次にサブＣＰＵ８０８からの割り込み要求を検出する。その後、メインＣＰＵ７０２は、ステップＳ３２２でサブシステム８０の第３の記憶部８２０に格納されている受信データ制御情報を読み取り、この情報に基づいてステップＳ３２３で受信用ＤＭＡＣ８０６の設定を行う。このとき、インターフェース８０２及びバスマスタ８２２を介してメインＣＰＵ７０２と第３の記憶部８２０との間に配置される第３のアービタ８１４は、メインＣＰＵ７０２による第３の記憶部８２０からのデータの読み出しを制御する。受信用ＤＭＡＣ８０６の設定終了後、ステップＳ３２４で、メインＣＰＵ７０２は、受信用ＤＭＡＣ８０６を起動して、受信パケットデータから抜き取られたペイロード部を第１の記憶部８１６から読み出し、メインメモリ７０４に書き込む。このとき、インターフェース８０２及び受信用ＤＭＡＣ８０６を介してメインＣＰＵ７０２と第１の記憶部８１６との間に配置された第１のアービタ８１０は、メインＣＰＵ７０２による第１の記憶部８１６へのデータの読み出しを制御する。読み出し完了後、ステップＳ３２５で、受信用ＤＭＡＣ８０６は、割り込みコントローラ（図示せず。）を用いて、メインＣＰＵ７０２及びサブＣＰＵ８０８に受信ペイロードデータのメインメモリへの書き込み完了を通知するための割り込みを発生させる。メインＣＰＵ７０２は、ステップＳ３２６で受信用ＤＭＡＣ８０６からの割り込みを検出し、ステップＳ３２７で割り込み処理を実行する。割り込み処理後、メインＣＰＵ７０２は、次のデータ伝送指示があるまで待機状態となる。なお、サブＣＰＵ８０８も受信用ＤＭＡＣ８０６からの割り込みを検出して割り込み処理を実行するが、そのサブＣＰＵ８０８による処理ステップは図７に表されていない。
【００６４】
一方、このメインＣＰＵ７０２の動作の間に、サブＣＰＵ８０８は、ステップＳ３２９で、ステップＳ３１９において発生した送信用ＤＭＡＣ８０４からの割り込みを検出し、ステップＳ３２９で割り込み処理を実行する。その後、ステップＳ３３０で、サブＣＰＵ８０８は、第３の記憶部８２０に格納されている送信データ制御情報を読み取り、この情報に基づいて、ステップＳ３３１で、ペイロードデータとしての送信データとともに外部装置へ送信されるパケットデータを構成するヘッダデータを第２の記憶部８１８に生成する。このとき、サブＣＰＵ８０８と第２の記憶部８１８及び第３の記憶部８２０との間に配置された第３のアービタ８１４は、サブＣＰＵ８０８による第３の記憶部８２０からのデータの読み出し及び第２の記憶部８１８へのデータの書き込みを制御する。その後、ステップＳ３３２で、サブＣＰＵ８０８は、無線通信部９０に対し、第１の記憶部８１６に格納されるペイロードデータとしての送信データ及び第２の記憶部８１８に格納されるヘッダデータを夫々読み出し、送信パケットデータを生成して外部装置へ送信するよう指示する。
【００６５】
ステップＳ３３３で、無線通信部９０は、サブＣＰＵ８０８からの指示に応じて、先ずＭＡＣ部９０２により第１の記憶部８１６及び第２の記憶部８１８からペイロードデータ及びヘッダデータを夫々読み出す。このとき、第１の記憶部８１６及び第２の記憶部８１８と無線通信部９０との間に配置される第２のアービタ８１２は、無線通信部９０による第１の記憶部８１６及び第２の記憶部８１８からのデータの読み出しを制御する。無線通信部９０は、読み取ったペイロードデータ及びヘッダデータを結合して送信パケットデータを生成し、ＲＦ部９０６によりパケット送信要求の発信源である外部装置へ送信する。パケットデータの送信完了後（ステップＳ３３４）、ステップＳ３３５で、無線通信部９０は、パケットデータ送信完了を通知する割り込みをサブＣＰＵ８０８へ送信する。
【００６６】
サブＣＰＵ８０８は、ステップＳ３３６で無線通信部９０からの割り込みを検出し、ステップＳ３３７で割り込み処理を実行する。割り込み処理後、サブＣＰＵ８０８は、次のデータ伝送指示があるまで待機状態となる。
【００６７】
このように、本実施例の画像処理装置は、サブシステム８０にサブＣＰＵ８０８及び複数の記憶部８１６，８１８，８２０を有することにより、データ伝送自体と、データ伝送に関わる処理とを分けて行えるので、各制御を簡潔にすることが可能である。
【００６８】
また、夫々のバスマスタ（本実施例では、メインＣＰＵ７０２、サブＣＰＵ８０８、無線通信部８０）が他のバスマスタの動作とは無関係に独立して稼働できるので、データ伝送の円滑化を図ることも可能である。
【００６９】
また、ペイロードデータ格納用メモリ（本実施例では、第１の記憶部８１６）と、ヘッダデータ格納用メモリ（本実施例では、第２の記憶部８１８）とを分割することにより、高い頻度で起こり得るパケットデータにおけるヘッダの付け外しをサブシステム内のサブＣＰＵで行えるので、メインＣＰＵにかかる負荷を削減することが可能である。
【００７０】
また、サブシステム内の複数の記憶部を、読み書きが同時に行える、例えばデュアルポートＲＡＭにすることにより、２つのバスマスタが同時に同じ記憶部へアクセスすることが可能である。これにより、データの送受信を並行して行えるので、データ伝送性能の向上を図れる。更に、このようなサブシステム内でのデータ伝送性能の向上を有効に活用するために、メインシステムとサブシステムとの間の接続バスとして、例えばＰＣＩ−Ｅｘｐｒｅｓｓ等の汎用高速バスを用いても良い。
【００７１】
また、記憶部へのデータの書き込み等の処理が完了した旨を通知する割り込み要求を発行すること、及びシステム間の情報共有メモリを設けることにより、各ＣＰＵは他のＣＰＵの処理状況を把握することが可能である。
【００７２】
本実施例では、バスに複数のマスタが存在する場合に夫々のマスタに使用権を割り当てる手段として「アービタ」を用いた。本実施例では、サブコントローラ内の主要なバスは、汎用内部バス、具体的には、オンチップバスの標準規格であるＡＭＢＡバスで接続されることを想定している。このような汎用バスに接続されるアービタの役目として、バスマスタの調停がある。夫々のバスには複数のバスマスタが存在するので、円滑なシステム動作を保証するために、アービタによって適宜マスタの切り替えを行うことが必要とされる。アービタによる調停方法には様々な手法があるが、本実施例に従うシステム構成では、２つのバスマスタの優先権が交互に入れ替わる「ラウンドロビン形式」を想定している。ただし、一方のマスタのアクセス回数が他方に比べて明らかに多いバスについては、その一方のマスタを率先してアクセス可能とするよう構成することも可能である。また、本実施例におけるアービタの個数及び配置については、本発明の特徴であるメモリの分割によるデータ転送の効率化を目的として構成される。アービタは、夫々のメモリへ接続することにより、メモリ要求に対する効率的な対応を可能にする。
【００７３】
〔変形例〕
以上、発明を実施するための最良の形態について説明を行ったが、本発明は、この最良の形態で述べた実施の形態に限定されるものではない。本発明の主旨を損なわない範囲で変更することが可能である。
【００７４】
例えば、上記実施例は、無線通信制御装置が用いられる電子機器として画像形成装置を例として説明されたが、画像形成装置に限られず、無線機能を備える電子機器であれば本発明を適用することができる。また、無線通信制御装置は、そのような電子機器の内部又は外部のいずれに設けられても良い。
【００７５】
また、図５〜７を参照して説明される上記実施例における無線通信動作は、示されるステップの順序に限らず、各ステップを入れ替えられても良い。
【図面の簡単な説明】
【００７６】
【図１】従来の無線通信制御装置を簡易的に示した構成図である。
【図２】本発明における無線通信制御装置の機能構成を示した一例である。
【図３】本発明における無線通信制御装置を備える画像処理装置のシステム構成の一例である。
【図４】本実施例における画像処理装置の無線通信機能部を簡易的に示した構成図である。
【図５】図４に示された本実施例における画像処理装置のパケットデータ受信時の動作を示すフロー図である。
【図６】図４に示された本実施例における画像処理装置のパケットデータ送信時の動作を示すフロー図である。
【図７】図４に示された本実施例における画像処理装置でパケットデータ送受信を並行して行う場合の動作を示すフロー図である。
【符号の説明】
【００７７】
４０    無線通信制御装置
５０，７０    メインシステム
５０２，７０２  メインＣＰＵ
５０４，７０４  メインメモリ
５０６，７０６  ＭＣＨ
５０８，７０８  ＩＣＨ
５１０  メインコントローラ
６０，８０    サブシステム
６０２，８０８  サブＣＰＵ
６０４  サブコントローラ
６０６，９０  無線通信部
６０８，９０２  ＭＡＣ部
６１０，９０４  ＰＨＹ部
６１２，９０６  ＲＦ部
８０２  インターフェース
８０４  送信用ＤＭＡＣ
８０６  受信用ＤＭＡＣ
８１０，８１２，８１４  アービタ
８１６，８１８，８２０  記憶部
【図１】
2008228207.tif 000003
【図２】
2008228207.tif 000004
【図３】
2008228207.tif 000005
【図４】
2008228207.tif 000006
【図５】
2008228207.tif 000007
【図６】
2008228207.tif 000008
【図７】
2008228207.tif 000009