(57)【要約】【課題】列電流発生用の電流駆動トランジスタの特性ばらつきによる駆動電流の変動を抑制し、表示領域上の縦筋ノイズを低減して画質を向上させる。【解決手段】電圧電流変換回路は、Ｍ１ａをオンしてＭ５ａ（ＰＭＯＳトランジスタ）のゲートに保持容量Ｃ１ａ、Ｃ２ａを介して映像信号Ｖｉｄｅｏを供給し、Ｍ５ａをダイオード接続した状態でＭ３ａをオンしてＶＣＣからの電流を供給する。次に、Ｍ３ａをオフして電流の供給を遮断してＭ５ａのゲートが閾値電圧になるようにＣ１ａ、Ｃ２ａをリセットする。次に、Ｍ７ａをオフしてＭ５ａのドレインとＧＮＤとの間の電流経路を遮断した状態で、Ｍ５ａをオンして映像信号をＣ１ａ、Ｃ２ａを介してＭ５ａのゲートに供給する。次に、Ｍ６ａをオンしてＭ５ａと信号線ｄａｔａとの間の電流経路を形成してＭ５ａのソースドレイン間に生じる電流をそのソース側から信号線ｄａｔａに出力する。【選択図】図１
2008009277.tif 000002
【特許請求の範囲】
【請求項１】
入力された映像信号を電流信号に変換して信号線に出力する電圧電流変換方法であって、
ＰＭＯＳトランジスタのゲートに保持容量を介して映像信号を供給すると共に、前記ＰＭＯＳトランジスタをダイオード接続した状態で電源電圧からの電流を供給し、
前記電流の供給を遮断して前記ＰＭＯＳトランジスタのゲートが閾値電圧になるように前記保持容量をリセットし、
前記ＰＭＯＳトランジスタのドレインと接地電位との間の電流経路を遮断した状態で、前記映像信号を前記保持容量を介して前記ＰＭＯＳトランジスタのゲートに供給し、
前記ＰＭＯＳトランジスタと前記信号線との間の電流経路を形成して前記ＰＭＯＳトランジスタのソースドレイン間に生じる電流をそのソース側から前記電流信号として前記信号線に出力することを特徴とする電圧電流変換方法。
【請求項２】
入力された映像信号を電流信号に変換して信号線に出力する電圧電流変換回路であって、
ゲートに入力された前記映像信号に応じてソースドレイン間に電流を発生する電流駆動トランジスタとしてのＰＭＯＳトランジスタと、
前記ＰＭＯＳトランジスタのゲートソース間の電位を保持する保持容量と、
前記映像信号の入力端子と前記ＰＭＯＳトランジスタのゲートとの間を接続する第１のスイッチング素子と、
前記ＰＭＯＳトランジスタのゲートと電源電圧との間を接続する第２のスイッチング素子と、
前記ＰＭＯＳトランジスタのドレインと接地電位との間を接続する第３のスイッチング素子と、
前記ＰＭＯＳトランジスタのソースと前記信号線との間を接続する第４のスイッチング素子とを有し、
前記第１のスイッチング素子をオンして前記ＰＭＯＳトランジスタのゲートに前記保持容量を介して前記映像信号を供給すると共に、前記ＰＭＯＳトランジスタをダイオード接続した状態で前記第２のスイッチング素子をオンして前記電源電圧からの電流を供給し、
前記第２のスイッチング素子をオフして前記電流の供給を遮断して前記ＰＭＯＳトランジスタのゲートが閾値電圧になるように前記保持容量をリセットし、
前記第３のスイッチング素子をオフして前記ＰＭＯＳトランジスタのドレインと前記接地電位との間の電流経路を遮断した状態で、前記第１のスイッチング素子をオンして前記映像信号を前記保持容量を介して前記ＰＭＯＳトランジスタのゲートに供給し、
前記第４のスイッチング素子をオンして前記ＰＭＯＳトランジスタと前記信号線との間の電流経路を形成して前記ＰＭＯＳトランジスタのソースドレイン間に生じる電流をそのソース側から前記電流信号として前記信号線に出力することを特徴とする電圧電流変換回路。
【請求項３】
前記第１〜第４のスイッチング素子は、ＮＭＯＳトランジスタで構成されることを特徴とする請求項２記載の電圧電流変換回路。
【請求項４】
前記電源電圧と前記ＰＭＯＳトランジスタのゲートと前記接地電位との間を接続する第５のスイッチング素子をさらに有し、前記電流を前記信号線に出力する際に前記第５のスイッチング素子をオフにすることを特徴とする請求項２又は３記載の電圧電流変換回路。
【請求項５】
前記第２のスイッチング素子と前記電源電圧との間に電流源となるダイオード接続されたトランジスタをさらに有することを特徴とする請求項２乃至４のいずれか１項に記載の電圧電流変換回路。
【請求項６】
２次元状に配置され、且つ、入力された電流に応じて駆動される複数の表示素子と、
前記複数の表示素子に電流を供給して駆動する複数の画素回路と、
前記複数の画素回路に列毎に前記電流を供給するための信号線と、
入力された映像信号に応じて前記信号線に前記電流を出力する列電流発生回路とを有するアクティブマトリクス型表示装置において、
前記列電流発生回路は、請求項２乃至５のいずれか１項に記載の電圧電流変換回路を用いて構成されることを特徴とするアクティブマトリクス型表示装置。
【請求項７】
前記表示素子は、エレクトロルミネセンス素子であることを特徴とした請求項６に記載のアクティブマトリクス型表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力される電流に応じて発光するエレクトロルミネセンス（ＥＬ）素子をマトリクス状に配置したアクティブマトリクス型表示装置、電圧電流変換方法、電圧電流変換回路に関する。特に本発明は、電流駆動型表示素子と電流プログラミング型の画素回路とを用いたアクティブマトリクス型表示装置およびその電圧電流変換方法に関する。
【背景技術】
【０００２】
近年、次世代ディスプレイとして発光素子を用いた自発光型のディスプレイ等が注目されている。その中でも素子に流れる電流によって発光輝度が制御される電流制御型の発光素子である有機ＥＬ素子の応用開発が活発に行われている。周辺回路を含んだ有機ＥＬディスプレイでは、表示領域に限らず、周辺回路においても薄膜トランジスタ（ＴＦＴ）が用いられている。このような自発光素子であるＥＬ素子を画像表示素子として応用し、その表示領域および周辺回路にＴＦＴを用いた従来例の画像表示パネル（以後、ＥＬパネルと称する）について、以下、図面を参照して説明する。
【０００３】
図１２は、従来の電流設定方式の画素回路を有するＥＬパネルの構成例を示す。
【０００４】
図１２に示すＥＬパネル１００には、ＲＧＢ原色数のＥＬ素子と、このＥＬ素子に入力される電流を制御するためのＴＦＴから構成される画素回路２とがＮ列×Ｍ行の２次元状に配列された画素表示部９と、その周辺回路とが配置される。周辺回路のうち、入力回路６には、外部より水平走査制御信号１１ａが入力される。また、入力回路７には、外部より垂直走査制御信号１２ａが入力される。さらに、入力回路８には、外部より補助列制御信号１３ａが入力される。
【０００５】
入力回路６にて変換された水平走査制御信号１１（水平クロック信号と水平走査開始信号）は、列シフトレジスタ３に入力される。また、入力回路７にて変換された垂直走査制御信号１２は、行シフトレジスタ５に入力される。行シフトレジスタ５の各出力端子から出力された行走査信号２０は、走査線を介して各行の画素回路２に入力される。
【０００６】
また、入力回路８にて変換された補助列制御信号１３は、ゲート回路４、１６にそれぞれ入力される。水平シフトレジスタ３の各端子から出力される水平サンプリング信号１７は、ゲート回路１６にて変換された制御信号２１と共に、水平サンプリング信号ゲート回路１５に入力される。水平サンプリング信号ゲート回路１５にて変換される水平サンプリング信号１８は、外部より入力された映像信号（電圧信号）１０と、ゲート回路４にて変換された制御信号１９と共に、列電流発生回路（「列電流制御回路」、「列制御回路」とも言う）１に入力される。列電流発生回路１にて映像信号から変換された電流信号である列制御信号１４は、データ線を介して各列の画素回路２に入力される。
【０００７】
列電流発生回路１は、画素回路２の各列の原色数に応じて複数配置され、各原色数の入力映像信号１０に対応するように構成される。この列電流発生回路１は、点順次電圧映像信号を行単位の線順次電流映像信号に変換する電圧電流変換回路を用いて構成される。
【０００８】
図１３は、特許文献１に記載されている列電流発生回路１を成す電圧電流変換回路の構成例である。なお、以下の説明では、必要に応じてトランジスタのゲート、ソース、ドレインをそれぞれ／Ｇ、／Ｓ、／Ｄの略号で示し、信号とそれを供給する信号線とを区別せずに表現する。ＴＦＴを構成するＭ１〜Ｍ１２のうち、Ｍ５、Ｍ１２はｐチャネルＴＦＴ（ＰＭＯＳ）、それ以外はｎチャネルＴＦＴ（ＮＭＯＳ）である。Ｍ３、Ｍ９は、列電流発生用駆動トランジスタ（ＮＭＯＳ電流駆動トランジスタ）である。
【０００９】
図１３に示す列電流発生回路１には、映像信号ｖｉｄｅｏ、サンプリング信号ＳＰａ、ＳＰｂ、制御信号１９であるＰ１〜Ｐ６が入力される。映像信号ｖｉｄｅｏは、Ｍ１／Ｓ及びＭ７／Ｓに接続され、サンプリング信号ＳＰａ及びＳＰｂは、各々Ｍ１／Ｇ、Ｍ７／Ｇに接続される。Ｍ１／Ｄは、容量Ｃ１に接続され、容量Ｃ１の他端は、一端が接地された容量Ｃ２とソースが接地されたＭ３／Ｇに接続される。Ｍ３／Ｄ及びＭ３／Ｇは、Ｍ２／Ｄ及びＭ２／Ｓと接続され、Ｍ２／ＧにはＰ１が接続される。Ｍ３／Ｄは、Ｍ４／Ｓと接続され、Ｍ４／Ｄは、ソースが電源ＶＣＣに接続され、ゲートとドレインが短絡されたＭ５に接続され、Ｍ４／ＧにはＰ２が接続される。さらにＭ３／Ｄには、Ｍ６／Ｓが接続され、Ｍ６／Ｄは電流信号ｉ（ｄａｔａ）を出力する端子に接続され、Ｍ６／ＧはＰ３と接続されている。一方、Ｍ７／Ｄは、容量Ｃ３に接続され、容量Ｃ３の他端は一端が接地された容量Ｃ４とソースが接地されたＭ９／Ｇに接続される。Ｍ９／Ｄ及びＭ９／Ｇは、Ｍ８／Ｄ及びＭ８／Ｓと接続され、Ｍ８／ＧにはＰ４が接続される。Ｍ９／Ｄは、Ｍ１１／Ｓと接続され、Ｍ１１／Ｄは、ソースが電源ＶＣＣに接続され、ゲートとドレインが短絡されたＭ１２に接続され、Ｍ１１／ＧにはＰ５が接続される。さらにＭ９／Ｄには、Ｍ１０／Ｓが接続され、Ｍ１０／Ｄは、電流信号ｉ（ｄａｔａ）を出力する端子に接続され、Ｍ１０／Ｇは、Ｐ６と接続されている。
【００１０】
図１４は、図１３に示す列電流発生回路１の動作を説明するタイムチャートである。図１３は、映像信号の３水平走査期間、ＥＬパネルからすると３行分の動作を示したものである。
【００１１】
まず、時刻ｔ１直前では、ＳＰａ、ＳＰｂ、は各々Ｌ、Ｌレベルであり、Ｐ１〜Ｐ６は各々Ｌ、Ｌ、Ｈ、Ｌ、Ｈ、Ｌレベルである。これにより、ＳＷ動作をする各トランジスタは、Ｍ１＝ＯＦＦ、Ｍ２＝ＯＦＦ、Ｍ４＝ＯＦＦ、Ｍ６＝ＯＮ、Ｍ７＝ＯＦＦ、Ｍ８＝ＯＦＦ、Ｍ１１＝ＯＮ、Ｍ１０＝ＯＦＦとなる。このとき、Ｍ３及びＭ９は、各々ゲート電極に付随する容量に充電された保持電圧Ｖａ１及びＶｂ１によって電流駆動している。即ち、Ｍ３／Ｄ電流Ｉａ１が電流信号ｉ（ｄａｔａ）に出力され、列制御信号１４となる。Ｍ９／Ｄ電流は、Ｍ１２に供給され、Ｍ９／Ｄ電圧が決定される。
【００１２】
次に、時刻ｔ１では、入力映像信号ｖｉｄｅｏはブランキングレベルＶｂｌになっている。この時点で、ＳＰａ、Ｐ２、Ｐ３、Ｐ５、Ｐ６は、各々Ｈ、Ｈ、Ｌ、Ｌ、Ｈレベルに変化する。これにより、ＳＷ動作をする各トランジスタは、Ｍ１＝ＯＮ、Ｍ２＝ＯＦＦ、Ｍ４＝ＯＮ、Ｍ６＝ＯＦＦ、Ｍ７＝ＯＦＦ、Ｍ８＝ＯＦＦ、Ｍ１１＝ＯＦＦ、Ｍ１０＝ＯＮとなる。このとき、電流信号ｉ（ｄａｔａ）としては、Ｍ３／Ｄ電流Ｉａ１に替わり、Ｍ９／Ｇ電圧のＶｂ１によって駆動されたＭ９／Ｄ電流Ｉｂ１が出力されるようになる。時刻ｔ２になる前に、Ｐ１はＨレベルになり、Ｍ２＝ＯＮとなる。この時点から時刻ｔ２の短時間において、Ｍ３／ＧはＭ５によって充電される。
【００１３】
次に、時刻ｔ２では、Ｍ３／ＧのＭ５による充電動作は停止して、Ｍ３／Ｇは自身の閾値電圧Ｖｔｈに漸近するように自己放電動作を行う。次に、時刻ｔ３では、ＳＰａはＬレベルに変化してＭ１＝ＯＦＦになる。時刻ｔ４になる前にＰ１がＬレベルに変化しＭ２＝ＯＦＦになり、この時点でＭ３の自己放電動作は終了する。この時点から時刻ｔ４までの期間、Ｍ２及びＭ４はともにＯＦＦになり、Ｍ３／Ｄは急速にＬレベルに変化するため、ドレインゲート容量などによってＭ３／Ｇは図に示すように多少電圧降下が発生する。
【００１４】
次に、Ｐ２がＨレベルに変化する時刻ｔ４では、Ｍ４＝ＯＮになるので、再びＭ３／Ｄは上昇するため、Ｍ３／Ｇは図に示すように再び電圧上昇しほぼ元の状態に戻る。この時点で、Ｍ３／Ｇは自身のＶｔｈ近傍の電圧Ｖｒｓａであるので、Ｍ３／Ｄ電流はほとんどゼロである。時刻ｔ１〜ｔ７の映像信号ｖｉｄｅｏの有効期間内では、水平サンプリング信号群ＳＰａが発生するが、ＳＰｂは発生しない。
【００１５】
次に、時刻ｔ５〜ｔ６では、該当列の水平サンプリング信号ＳＰａにより、Ｍ３／Ｇ電圧は、自身の閾電圧Ｖｔｈ近傍から、ブランキングレベルを基準とする映像信号レベルｄ１に応じて、ΔＶ１分変化する。ΔＶ１は、ΔＶ１＝ｄ１×Ｃ１／（Ｃ１＋Ｃ２＋Ｃ（Ｍ３））で概略示される。Ｃ（Ｍ３）は、Ｍ３のゲート入力容量を示す。このとき、Ｍ３の駆動電流Ｉｄは、Ｉｄ＝β×ΔＶ２（β＝駆動係数、ΔＶ＝Ｖｇｓ−Ｖｔｈ）で示される。その後、該当するＳＰａがＬレベルに変化すると、Ｍ１＝ＯＦＦとなり、Ｍ３／Ｇ電圧は、Ｍ１の寄生容量動作によって多少電圧降下したＶａ２に変化して再び保持状態になる。
【００１６】
次の水平走査期間に以降すると、時刻ｔ７では、入力映像信号ｖｉｄｅｏはブランキングレベルＶｂｌになっているとともに、ＳＰｂ、Ｐ２、Ｐ３、Ｐ５、Ｐ６は各々Ｈ、Ｌ、Ｈ、Ｈ、Ｌレベルに変化する。Ｍ９／Ｄ電流Ｉｂ１に替わって、Ｍ３／Ｇ電圧のＶａ２によって駆動されたＭ３の駆動電流Ｉａ２が電流信号ｉ（ｄａｔａ）に出力されるようになる。
【００１７】
以後、時刻ｔ１３までの間に、上記と同様の動作により、ブランキングレベルを基準とする映像信号レベルｄ２に対応して自身の閾値電圧Ｖｔｈ近傍（Ｖｒｓｂ）からΔＶ２分増加したＭ９／Ｇ電圧Ｖｂ２がサンプリング及び保持される。そして、時刻ｔ１３で、電流信号ｉ（ｄａｔａ）が、上記のＭ３の駆動電流Ｉａ２から、Ｍ９／Ｇ電圧Ｖｂ２によって駆動されたＭ９の駆動電流Ｉｂ２に切り替わる。
【００１８】
更に次の水平走査期間に以降すると、時刻１３以後、上記と同様の動作により、ブランキングレベルを基準とする映像信号レベルｄ３に対応して自身の閾値電圧Ｖｔｈ近傍（Ｖｒｓａ）からΔＶ３分増加したＭ９／Ｇ電圧Ｖａ３がサンプリング及び保持される。
【特許文献１】特開２００４−１４５２９６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１９】
しかしなながら、上述した従来例の表示装置で用いる列電流発生回路では、列電流発生用の電流駆動トランジスタとしてＮＭＯＳを用いているため、その電圧電流変換特性上、ＰＭＯＳに比べて素子間の特性バラツキが大きい。特に、Ｉｄ＝β×（Ｖｇｓ−Ｖｔｈ）２で示される電圧電流変換特性の内、駆動係数βのバラツキに起因する駆動電流Ｉｄの変動については、従来回路、例えば前述した特許文献１の列電流発生回路では、解消されていない。このため、ＥＬ素子に供給される電流値が画素回路の列毎にばらつき、列毎にＥＬ素子の発光輝度がばらつき、最悪の場合、表示領域上で縦筋ノイズとなって現れ、画質劣化の要因の１つになる。よって、その解決が望まれている。
【００２０】
本発明は、列電流発生用の電流駆動トランジスタの特性ばらつきによる駆動電流の変動を抑制し、表示領域上の縦筋ノイズを低減して画質を向上させることを目的とする。
【課題を解決するための手段】
【００２１】
上記目的を達成するため、本発明に係る電圧電流変換方法は、入力された映像信号を電流信号に変換して信号線に出力する電圧電流変換方法であって、ＰＭＯＳトランジスタのゲートに保持容量を介して映像信号を供給すると共に、前記ＰＭＯＳトランジスタをダイオード接続した状態で電源電圧からの電流を供給し、前記電流の供給を遮断して前記ＰＭＯＳトランジスタのゲートが閾値電圧になるように前記保持容量をリセットし、前記ＰＭＯＳトランジスタのドレインと接地電位との間の電流経路を遮断した状態で、前記映像信号を前記保持容量を介して前記ＰＭＯＳトランジスタのゲートに供給し、前記ＰＭＯＳトランジスタと前記信号線との間の電流経路を形成して前記ＰＭＯＳトランジスタのソースドレイン間に生じる電流をそのソース側から前記電流信号として前記信号線に出力することを特徴とする。
【００２２】
本発明に係る電圧電流変換回路は、入力された映像信号を電流信号に変換して信号線に出力する電圧電流変換回路であって、ゲートに入力された前記映像信号に応じてソースドレイン間に電流を発生する電流駆動トランジスタとしてのＰＭＯＳトランジスタと、前記ＰＭＯＳトランジスタのゲートソース間の電位を保持する保持容量と、前記映像信号の入力端子と前記ＰＭＯＳトランジスタのゲートとの間を接続する第１のスイッチング素子と、前記ＰＭＯＳトランジスタのゲートと電源電圧との間を接続する第２のスイッチング素子と、前記ＰＭＯＳトランジスタのドレインと接地電位との間を接続する第３のスイッチング素子と、前記ＰＭＯＳトランジスタのソースと前記信号線との間を接続する第４のスイッチング素子とを有する。この構成で、前記第１のスイッチング素子をオンして前記ＰＭＯＳトランジスタのゲートに前記保持容量を介して前記映像信号を供給すると共に、前記ＰＭＯＳトランジスタをダイオード接続した状態で前記第２のスイッチング素子をオンして前記電源電圧からの電流を供給し、前記第２のスイッチング素子をオフして前記電流の供給を遮断して前記ＰＭＯＳトランジスタのゲートが閾値電圧になるように前記保持容量をリセットし、前記第３のスイッチング素子をオフして前記ＰＭＯＳトランジスタのドレインと前記接地電位との間の電流経路を遮断した状態で、前記第１のスイッチング素子をオンして前記映像信号を前記保持容量を介して前記ＰＭＯＳトランジスタのゲートに供給し、前記第４のスイッチング素子をオンして前記ＰＭＯＳトランジスタと前記信号線との間の電流経路を形成して前記ＰＭＯＳトランジスタのソースドレイン間に生じる電流をそのソース側から前記電流信号として前記信号線に出力することを特徴とする。
【００２３】
本発明において、前記第１〜第４のスイッチング素子は、ＮＭＯＳトランジスタで構成されてもよい。前記電源電圧と前記ＰＭＯＳトランジスタのゲートと前記接地電位との間を接続する第５のスイッチング素子をさらに有し、前記電流を前記信号線に出力する際に前記第５のスイッチング素子をオフにしてもよい。前記第２のスイッチング素子と前記電源電圧との間に電流源となるダイオード接続されたトランジスタをさらに有してもよい。
【００２４】
本発明に係るアクティブマトリクス型表示装置は、２次元状に配置され、且つ、入力された電流に応じて駆動される複数の表示素子と、前記複数の表示素子に電流を供給して駆動する複数の画素回路と、前記複数の画素回路に列毎に前記電流を供給するための信号線と、入力された映像信号に応じて前記信号線に前記電流を出力する列電流発生回路とを有するアクティブマトリクス型表示装置において、前記列電流発生回路は、請求項２乃至５のいずれか１項に記載の電圧電流変換回路を用いて構成されることを特徴とする。
【００２５】
本発明において、前記表示素子は、エレクトロルミネセンス素子であってもよい。
【発明の効果】
【００２６】
本発明によれば、列電流発生用の電流駆動トランジスタの特性ばらつきによる駆動電流の変動を抑制し、表示領域上の縦筋ノイズを低減して画質を向上させることができる。
【発明を実施するための最良の形態】
【００２７】
以下、本発明に係るアクティブマトリクス型表示装置を実施するための最良の形態について、図面を参照して具体的に説明する。
【００２８】
最初に、本発明の着想点について説明する。
【００２９】
図９及び図１０は、電流駆動トランジスタの電圧電流変換特性とそのバラツキを説明するものである。
【００３０】
図９（ａ）は、ＮＭＯＳトランジスタを用いた場合、図９（ａ）は、ＰＭＯＳトランジスタを用いた場合をそれぞれ示す。図中の縦軸は、ゲートソース間に電圧ΔＶを印加したときのソースドレイン間の駆動電流（ドレイン電流）Ｉｄ（ΔＶ）、横軸は列電流発生回路の列方向の配置位置（列番号）を示す。図１０は、ＮＭＯＳトランジスタとＰＭＯＳトランジスタとのゲートソース間電圧Ｖｇｓ−ドレイン電流Ｉｄの特性を示す。
【００３１】
これらの図から、ＰＭＯＳトランジスタの駆動電流Ｉｄの変動バラツキはＮＭＯＳトランジスタのそれよりも小さく、電圧電流変換特性が優れていることが分かる。その理由として、次のことが考えられる。ＮＭＯＳの移動度を決定する電子の移動度バラツキΔ１とする。ＰＭＯＳのキャリアであるホール移動は、複数（Ｎ個）の電子の移動度の関与によって達成される。ＰＭＯＳのホール移動における１つの電子移動バラツキが同じであったとすると、二乗測が適用され、ＰＭＯＳの移動度バラツキは、ＮＭＯＳに対して１／√Ｎになる。
【００３２】
そこで、本発明では、次のような点に着目した。まず、１）列電流発生回路の電流駆動トランジスタを特性バラツキの小さいＰＭＯＳトランジスタで構成する。次に、２）列電流発生回路の入力映像信号を従来のＮＭＯＳ駆動電流トランジスタの構成と同じく正極性で動作させるため、ＰＭＯＳ駆動電流トランジスタのソース側に電流をプログラミングする。そして、３）列電流発生回路のスイッチング（ＳＷ）用トランジスタを従来のＮＭＯＳ駆動トランジスタの構成と同じくリークの小さなＮＭＯＳで構成できるように構成する。
【００３３】
即ち、本発明に係るアクティブマトリクス型表示装置は、２次元に配置された各表示素子に電流を供給するための所定の信号線と画素回路が配置された構成を基本とする。この構成において、入力映像信号に応じてＰＭＯＳトランジスタの制御電極（ゲート）と電位の高い方の主電極（ソース）との間の電圧を発生しその電圧を容量を介して保持する。そうすることによって、ＰＭＯＳトランジスタの電位の高い方の主電極から電流群（電流信号）を発生して各列の信号線に供給する。
【００３４】
このように列電流発生用駆動トランジスタを特性バラツキの小さいＰＭＯＳトランジスタを用いて構成し、正極入力で正極出力となるように回路構成を構築することにより、駆動電流Ｉｄの変動を抑制し、縦筋ノイズを低減して画質を向上させるものである。
【００３５】
以下、本発明を具体化した実施例について説明する。
【実施例１】
【００３６】
本実施例は、ＥＬ素子を用いたアクティブマトリクス型表示装置の列電流発生回路に適用したものである。本実施例で用いるアクティブマトリクス型表示装置の全体構成は、図１２に示す従来例と同様であるため、その説明を省略する。
【００３７】
図１は、本実施例の列電流発生回路１の全体構成を示す。
【００３８】
図１に示す列電流発生回路１は、１０個のＮＭＯＳトランジスタ、即ちＭ１ａ、Ｍ３ａ、Ｍ４ａ、Ｍ６ａ、Ｍ７ａ、Ｍ１ｂ、Ｍ３ｂ、Ｍ４ｂ、Ｍ６ｂ、Ｍ７ｂと、４個のＰＭＯＳトランジスタ、即ちＭ２ａ、Ｍ５ａ、Ｍ２ｂ、Ｍ５ｂとを有している。ＮＭＯＳトランジスタは、ゲートに印加された制御信号（Ｌレベル又はＨレベル）に応じてソースドレイン間の電流経路をＯＮ／ＯＦＦするスイッチング（ＳＷ）用トランジスタを構成している。ＰＭＯＳトランジスタの内、Ｍ２ａ、Ｍ２ｂは、ソースとドレインとの間が短絡されたダイオード接続の電流源となるトランジスタを構成している。また、Ｍ５ａ、Ｍ５ｂは、ゲートに印加されたゲートソース間電圧Ｖｇｓに応じてソースドレイン間にドレイン電流（駆動電流）Ｉｄを生成する電流駆動トランジスタを構成している。このように、本実施例では、列電流発生回路１の電流駆動トランジスタとしてＰＭＯＳトランジスタを用いている。
【００３９】
また、Ｃ１ａ、Ｃ２ａ、Ｃ１ｂ、Ｃ２ｂは、Ｍ５ａ、Ｍ５ｂのゲートソース間電圧Ｖｇｓを規定する保持容量である。Ｍ５ａのＶｇｓは、Ｃ１ａとＣ２ａとの容量分割比によって決定されるＣ１ａとＣ２ａとの間の接続点ａの電位に対応している。同様に、Ｍ５ｂのＶｇｓは、Ｃ１ｂとＣ２ｂとの容量分割比によって決定されるＣ１ｂとＣ２ｂとの間の接続点ｂとの電位に対応している。
【００４０】
また、この列電流発生回路１には、一対の給電線、即ち電源電圧ＶＣＣの配線と接地電位ＧＮＤの配線が接続される。また、映像信号ｖｉｄｅｏの信号線と、サンプリング信号ＳＰａ、ＳＰｂの信号線と、制御信号Ｐ１〜Ｐ８の信号線と、電流信号ｄａｔａの信号線（データ線）とに接続される。映像信号ｖｉｄｅｏの信号線は、Ｍ１ａのソースと、Ｍ１ｂのソースとに接続される。サンプリング信号ＳＰａ、ＳＰｂの信号線は、Ｍ１ａのゲートと、Ｍ１ｂのゲートとに並列に接続される。制御信号Ｐ１〜Ｐ８の信号線は、各々Ｍ３ａ〜Ｍ７ａ、Ｍ３ｂ〜Ｍ７ｂの各ゲートに接続される。
【００４１】
Ｍ１ａのドレインは、Ｃ１ａの一方の端子に接続される。Ｃ１ａの他方の端子は、Ｃ２ａの一方の端子とＭ３ａのソースとの間の接続点ａと、Ｍ６ａのソースとＭ５ａのソースとの間の接続点とに接続される。Ｍ３ａのドレインは、ダイオード接続されたＭ２ａのドレイン及びゲートに接続される。Ｍ２ａのソースは、電源電圧ＶＣＣの配線に接続される。Ｃ２ａの他方の端子は、Ｍ５ａのゲート及びＭ４ａのドレインとに接続される。Ｍ５ａのドレインは、Ｍ７ａのドレインに接続される。Ｍ４ａのソース及びＭ７ａのソースは、接地電位ＧＮＤの配線に接続される。Ｍ６ａのドレインは、電流信号ｄａｔａの信号線に接続される。
【００４２】
同様に、Ｍ１ｂのドレインは、Ｃ１ｂの一方の端子に接続される。Ｃ１ｂの他方の端子は、Ｃ２ｂの一方の端子とＭ３ｂのソースとの間の接続点ｂと、Ｍ６ｂのソースとＭ５ｂのソースとの間の接続点に接続される。Ｍ３ｂのドレインは、ダイオード接続されたＭ２ｂのドレイン及びゲートに接続される。Ｍ２ｂのソースは、電源電圧ＶＣＣの配線に接続される。Ｃ２ｂの他方の端子は、Ｍ５ｂのゲート及びＭ４ｂのドレインに接続される。Ｍ５ｂのドレインは、Ｍ７ｂのドレインに接続される。Ｍ４ｂのソース及びＭ７ｂのソースは、接地電位ＧＮＤの配線に接続される。Ｍ６ｂのドレインは、電流信号ｄａｔａの信号線に接続される。
【００４３】
図２は、図１の列電流発生回路１の動作を説明するタイムチャートである。図２は、映像信号の２水平走査期間、ＥＬパネル２行分の動作を示したものである。以下の説明ではその内、ＥＬパネル１行分の動作について説明する。
【００４４】
まず、ステップＳ１の期間では、映像信号ｖｉｄｅｏはブランキング期間のビデオ電圧レベルになっている。ＳＰａ、Ｐ１、Ｐ２、Ｐ３、Ｐ４は、各々Ｈ、Ｈ、Ｈ、Ｌ、Ｈレベルである。これにより、各ＳＷトランジスタは、Ｍ１ａ＝ＯＮ、Ｍ３ａ＝ＯＮ、Ｍ４ａ＝ＯＮ、Ｍ６ａ＝ＯＦＦ、Ｍ７ａ＝ＯＮとなる。このとき、Ｍ５ａのゲートには、Ｍ１ａ＝ＯＮのため、Ｃ１、Ｃ２を介して映像信号ｖｉｄｅｏのブランキング期間のビデオ電圧が供給される。また、Ｍ４ａ＝ＯＮ、Ｍ７ａ＝ＯＮのため、Ｍ５ａのゲートとドレインとの間が接地電位ＧＮＤを介して短絡してＭ５ａのダイオード接続が形成される。そして、Ｍ３ａ＝ＯＮのため、ダイオード接続されたＭ５ａに対し、ダイオード接続されたＭ２ａを介して電源電圧ＶＣＣからの電流が供給される。これにより、Ｃ１ａ、Ｃ２ａが充電され、Ｍ５ａのゲートソース間電圧Ｖｇｓが上昇する。この状態を図３に示す。以下、この期間を「事前充電期間」と呼ぶ。この事前充電期間では、Ｍ６ａ＝ＯＦＦのため、Ｍ５ａの駆動電流Ｉｄは、電流信号ｄａｔａの信号線に出力されない。
【００４５】
次に、ステップＳ２の期間では、Ｐ１はＬレベルに変化し、Ｍ３ａ＝ＯＦＦとなる。これにより、Ｃ１ａ、Ｃ２ａの充電動作は停止し、その自己放電動作が開始される。この放電は、Ｍ５ａのゲートソース間電圧Ｖｇｓ、すなわち容量Ｃ１ａとＣ２ａとの間の接続点ａの電位が、Ｍ５ａの閾値電圧Ｖｔｈ近傍のレベルに達するまで行われる。これにより、映像信号ｖｉｄｅｏがブランキング期間のビデオ電圧のときにＶｔｈ近傍のレベルになるようにＭ５ａのＶｇｓがリセットされる。この状態を図４に示す。以下、この期間を「Ｖｔｈリセット期間」と呼ぶ。このＶｔｈリセット期間でも、Ｍ６ａ＝ＯＦＦのため、Ｍ５ａの駆動電流Ｉｄは、電流信号ｄａｔａの信号線に供給されない。
【００４６】
次に、ステップＳ３の期間では、ＳＰａ、Ｐ４がＬレベルに変化し、Ｍ１ａ＝ＯＦＦ、Ｍ４ａ＝ＯＦＦとなる。これにより、Ｍ１ａ＝ＯＦＦのため、映像信号ｖｉｄｅｏの供給が遮断される一方、Ｍ４ａ＝ＯＦＦのため、Ｍ５のソースドレイン間の電流経路が遮断される。これにより、接続点ａの電位は、上記でリセットされたＶｔｈ近傍のレベルを維持する。この状態を図５に示す。以下、この期間を「サンプリング待機期間」と呼ぶ。このサンプリング待機期間でも、Ｍ６ａ＝ＯＦＦのため、Ｍ５ａの駆動電流Ｉｄは、電流信号ｄａｔａの信号線に出力されない。
【００４７】
次に、ステップＳ４の期間では、１水平走査期間内の該当列の水平サンプリング信号ＳＰａがＨレベルに変化し、Ｍ１ａ＝ＯＮとなる。これにより、Ｍ１ａ、Ｃ１ａを介して映像信号Ｖｉｄｅｏが供給され、Ｃ１ａとＣ２ａとの間の接続点ａの電位は、映像信号Ｖｉｄｅｏのブランキング期間のレベルを基準とするビデオ電圧に応じて、Ｖｔｈ近傍のレベルから変化する。この接続点ａのＶｔｈ近傍からの電圧変化（Ｖｇｓ−Ｖｔｈ）に応じて、Ｍ５ａのゲートにＶｇｓが印加され、これに応じてＭ５ａのソースドレイン間に駆動電流Ｉｄが発生する。このＩｄは、Ｉｄ＝β×（Ｖｇｓ−Ｖｔｈ）２（β＝駆動係数）で示される。これにより、該当列の映像信号ｖｉｄｅｏのビデオ電圧が、Ｃ１ａ、Ｃ２ａを介してサンプリングされる。この状態を図６に示す。以下、この期間を「サンプリング期間」と呼ぶ。このサンプリング期間でも、Ｍ６ａ＝ＯＦＦのため、Ｍ５ａの駆動電流Ｉｄは、電流信号ｄａｔａの信号線に出力されない。
【００４８】
次に、ステップＳ５の期間では、ＳＰａがＬレベルに変化し、Ｍ１ａ＝ＯＦＦとなる。これにより、上記でサンプリングされた映像信号ｖｉｄｅｏのビデオ電圧に対応するＭ５ａのＶｇｓが維持され、そのＶｇｓによるＭ５の駆動電流Ｉｄが回路内に保持される。この状態を図７に示す。以下、この期間を「電流保持期間」と呼ぶ。この電流保持期間でも、Ｍ６ａ＝ＯＦＦのため、Ｍ５ａの駆動電流Ｉｄは、電流信号ｄａｔａの信号線に出力されない。
【００４９】
次に、ステップＳ６の期間では、Ｐ２がＬレベル、Ｍ６ａとＭ７ａとがＨレベルに変化し、Ｍ４ａ＝ＯＦＦ、Ｍ６ａ＝ＯＮ、Ｍ７ａ＝ＯＮとなる。これにより、Ｍ７ａ＝ＯＮのため、Ｍ５ａの駆動電流Ｉｄは、ソース側からＭ７ａを介して電流信号ｄａｔａの信号線に出力される。この状態を図５に示す。以下、この期間を「電流出力期間」と呼ぶ。この電流出力期間は、次の水平走査期間が終了するまで維持される。次の水平走査期間では、ＳＰｂがＨレベルになり、Ｍ１ｂ＝ＯＮとなり、Ｍ５ｂ側で、上記のＭ５ａと同様の事前充電期間、Ｖｔｈリセット期間、サンプリング待機期間、サンプリング期間、電流保持期間、電流出力期間の各動作が実行される。
【００５０】
以上のように、本実施例では、列電流発生回路１の電流駆動トランジスタを特性バラツキの小さいＰＭＯＳトランジスタで構成している。また、列電流発生回路１の入力映像信号を従来のＮＭＯＳ駆動電流トランジスタの構成と同じく正極性で動作させるため、ＰＭＯＳ駆動電流トランジスタのソース側に電流をプログラミングしている。さらに、列電流発生回路１のＳＷトランジスタを従来のＮＭＯＳ駆動トランジスタの構成と同じくリークの小さなＮＭＯＳで構成できるように構成している。
【００５１】
この構成により、本実施例では、Ｍ１ａをオンしてＭ５ａのゲートに保持容量Ｃ１ａ、Ｃ２ａを介して映像信号Ｖｉｄｅｏを供給し、Ｍ５ａをダイオード接続した状態でＭ３ａをオンして電源電圧ＶＣＣからの電流を供給する。次に、Ｍ３ａをオフして電流の供給を遮断してＭ５ａのゲートが閾値電圧になるようＣ１ａ、Ｃ２ａをリセットする。次に、Ｍ７ａをオフしてＭ５ａのドレイン及び接地電位ＧＮＤ間の電流経路を遮断した状態で、Ｍ５ａをオンして映像信号をＣ１ａ、Ｃ２ａを介してＭ５ａのゲートに供給する。次に、Ｍ６ａをオンしてＭ５ａ及び信号線ｄａｔａ間の電流経路を形成してＭ５ａのソースドレイン間に生じる電流をそのソース側から信号線ｄａｔａに出力する。
【００５２】
従って、本実施例によれば、電流駆動トランジスタを特性バラツキの小さいＰＭＯＳトランジスタを用いて構成し、正極入力で正極出力となるように回路構成を構築したため、駆動電流Ｉｄの変動を抑制し、縦筋ノイズを低減して画質を向上させることができる。
【実施例２】
【００５３】
本実施例は、上記の表示装置を電子機器に用いた例である。
【００５４】
図１１は、本実施例のデジタルスチルカメラシステムの一例のブロック図である。図中、５０はデジタルスチルカメラシステム、５１は撮影部、５２は映像信号処理回路、５３は表示パネル、５４はメモリ、５５はＣＰＵ、５６は操作部を示す。
【００５５】
図９において、撮像部５１で撮影した映像または、メモリ５４に記録された映像を、映像信号処理回路５２で信号処理し、表示パネル５３で見ることができる。ＣＰＵ５５では、操作部５６からの入力によって、撮影部５１、メモリ５４、映像信号処理回路５２などを制御して、状況に適した撮影、記録、再生、表示を行う。また、表示パネル５３は、この他にも各種電子機器の表示部として利用できる。
【００５６】
上記の実施例において、ＥＬ素子を用いた表示装置を例にあげて説明したが、それに限らず、例えばＰＤＰ（Plasma Display Panel）やＦＥＤ（Field Emission Display）等の電流駆動型表示装置に適用可能である。
【産業上の利用可能性】
【００５７】
本発明は、電流プログラミング装置、アクティブマトリクス型表示装置、およびこれらの電流供給方法に係わり、特に電流駆動型表示素子に用いたアクティブマトリクス型表示装置に適用される。この表示装置を用いて、例えば情報表示装置を構成できる。この情報表示装置は、例えば携帯電話、携帯コンピュータ、スチルカメラもしくはビデオカメラのいずれかの形態をとる。もしくは、それらの各機能の複数を実現する装置である。情報表示装置は、情報入力部を備えている。例えば、携帯電話の場合には情報入力部は、アンテナを含んで構成される。ＰＤＡや携帯ＰＣの場合には、情報入力部は、ネットワークに対するインターフェース部を含んで構成される。スチルカメラやムービーカメラの場合には、情報入力部はＣＣＤやＣＭＯＳなどによるセンサ部を含んで構成される。
【図面の簡単な説明】
【００５８】
【図１】本発明の第１の実施例に係る表示装置の列電流発生回路の内部構成を示す回路図である。
【図２】第１の実施例において、列電流発生回路の動作を説明するタイミングチャートである。
【図３】図２のステップＳ１（事前充電期間）におけるＳＷトランジスタのＯＮ／ＯＦＦ状態を説明する回路図である。
【図４】図２のステップＳ２（Ｖｔｈリセット期間）におけるＳＷトランジスタのＯＮ／ＯＦＦ状態を説明する回路図である。
【図５】図２のステップＳ３（サンプリング待機期間）におけるＳＷトランジスタのＯＮ／ＯＦＦ状態を説明する回路図である。
【図６】図２のステップＳ４（サンプリング期間）におけるＳＷトランジスタのＯＮ／ＯＦＦ状態を説明する回路図である。
【図７】図２のステップＳ５（電流保持期間）におけるＳＷトランジスタのＯＮ／ＯＦＦ状態を説明する回路図である。
【図８】図２のステップＳ６（電流出力期間）におけるＳＷトランジスタのＯＮ／ＯＦＦ状態を説明する回路図である。
【図９】（ａ）はＮＭＯＳの電圧電流変換バラツキを説明するグラフ、（ｂ）はＮＭＯＳの電圧電流変換バラツキを説明するグラフである。
【図１０】トランジスタの電圧電流変換特性を説明するグラフである。
【図１１】本発明の第２の実施例に係る表示装置を用いたデジタルスチルカメラシステムの全体構成を示すブロック図である。
【図１２】従来例の表示装置の全体構成を示す図である。
【図１３】従来例の列電流発生回路の内部構成を示す図である。
【図１４】従来例の列電流発生回路の動作を説明するタイミングチャートである。
【符号の説明】
【００５９】
１  列電流発生回路（列制御回路）
２  画素回路
３  列シフトレジスタ
４  ゲート回路
５  行シフトレジスタ
６、７、８  入力回路
９  画像表示部
１０  映像信号線
１１  水平走査制御信号
１２  垂直走査制御信号
１３  副制御信号
１４  データ線
１５  水平サンプリング信号ゲート回路
１６  ゲート回路
１７  水平サンプリング信号
１８  水平サンプリング信号
１９  制御信号
２０  行制御信号
２１  制御信号
５０  デジタルスチルカメラシステム
５１  撮影部
５２  映像信号処理回路
５３  表示パネル
５４  メモリ
５５  ＣＰＵ
５６  操作部
１００  表示パネル
【図１】
2008009277.tif 000003
【図２】
2008009277.tif 000004
【図３】
2008009277.tif 000005
【図４】
2008009277.tif 000006
【図５】
2008009277.tif 000007
【図６】
2008009277.tif 000008
【図７】
2008009277.tif 000009
【図８】
2008009277.tif 000010
【図９】
2008009277.tif 000011
【図１０】
2008009277.tif 000012
【図１１】
2008009277.tif 000013
【図１２】
2008009277.tif 000014
【図１３】
2008009277.tif 000015
【図１４】
2008009277.tif 000016