【手続補正書】
【提出日】平成25年10月4日(2013.10.4)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体をパッケージングする方法であって、
複数のダイそれぞれの第１の表面上の接点を下側リードフレームの複数のリードのうち第１のリードそれぞれに電気的に接続する工程であって、前記下側リードフレームの前記複数のリードは、前記下側リードフレームの１つ以上の結合バーによって互いに接続されている、工程と、
上側リードフレームの複数のリードのうち各対応する２つ以上のリードからなる１組のリードの対向する縁部を屈曲させ、同時に前記各対応する２つ以上のリードからなる１組のリードの隣接する縁部が前記上側リードフレームの１つ以上の結合バーによって接続される工程であって、前記複数のリードのそれぞれはＬ字状に屈曲され、前記複数のダイに対して所望の位置で、前記各対応する２つ以上のリードからなる１組のリードの前記屈曲した対向する縁部は前記下側リードフレームから前記上側リードフレームを支持し、  前記複数の上側リードフレームの前記リードは、前記上側リードフレームの１つ以上の追加の結合バーによって互いに接続されている、工程と、
前記上側リードフレームの前記リードを各ダイの第２の表面上の各接点と前記下側リードフレームの前記複数のリードのうち第２のリードそれぞれとの間に電気的に接続する工程と、
を含む、方法。
【請求項２】
前記下側リードフレームおよび上側リードフレームを前記複数のダイに電気的に接続させた後、前記複数のダイ、少なくとも前記上側リードフレームの一部および前記下側リードフレームの一部を封止する工程と、
封止後に前記ダイをパッケージされた半導体に個片化する工程と、
を更に含む、請求項１に記載の方法。
【請求項３】
前記ダイを個片化する工程は、前記封止材と、前記下側リードフレームの前記リードを接続する結合バーと、前記上側リードフレームの前記リードを接続する結合バーとを切断して前記複数のダイを前記パッケージされた半導体に分離する工程を含む、請求項２に記載の方法。
【請求項４】
前記複数のダイそれぞれの前記第１の表面上の前記接点を前記下側リードフレームの前記複数のリードのうち前記第１のリードそれぞれに電気的に接続させる工程は、前記複数のダイそれぞれの前記第１の表面と、前記下側リードフレームの前記複数のリードのうち前記第１のリードそれぞれとの間に塗布された半田をリフローする工程を含み、
前記上側リードフレームの前記リードを各ダイの前記第２の表面上の各接点と前記下側リードフレームの前記複数のリードのうち前記第２のリードそれぞれとの間に電気的に接続する工程は、前記上側リードフレームの前記リードと、各ダイの前記第２の表面および前記下側リードフレームの前記複数のリードのうち前記第２のリードそれぞれと、の間に塗布された半田をリフローする工程を含む、
請求項１に記載の方法。
【請求項５】
前記複数のダイが前記下側リードフレームと上側リードフレームとの間の所望の位置に配置されるように、前記上側リードフレームを前記ダイに接続する前記半田の厚さと、前記下側リードフレームを前記ダイに接続する前記半田層の厚さとの比を調節する、請求項４に記載の方法。
【請求項６】
前記下側リードフレームの前記複数の下側リードのうちの前記第１のリードそれぞれは、前記複数のダイの各ゲートに電気的に接続され、
前記上側リードフレームの前記上側リードはそれぞれ、前記複数のダイの各ドレインに電気的に接続され、
前記下側リードフレームの前記第２の下側リードはそれぞれ、前記上側リードそれぞれを通じて、前記複数のダイの各ドレインに電気的に接続され、
前記下側リードフレームの第３の下側リードはそれぞれ、前記複数のダイの各ソースに電気的に接続される、
請求項１に記載の方法。
【請求項７】
前記上側リードフレームの前記上側リードは、前記下側リードフレームの別の下側リードに接続されていない、
請求項１に記載の方法。
【請求項８】
半導体をパッケージングする方法であって、
複数のダイそれぞれの第１の表面上の接点を下側リードフレームの複数のリードのうち第１のリードそれぞれに電気的に接続する工程であって、前記下側リードフレームの前記複数のリードは、１つ以上の結合バーによって互いに接続されている、工程と、
対向して配置された複数の２つのＬ字型リードからなる組を上側リードフレーム内に形成して、前記２つのＬ字型リードからなる組それぞれの屈曲縁部が互いに対向するようにする工程であって、前記上側リードフレームの前記Ｌ字型リードは、１つ以上の結合バーによって互いに接続されている、工程と、
前記上側リードフレームの前記Ｌ字型リードを、各ダイの第２の表面上の各接点と、前記下側リードフレームの前記複数のリードのうち第２のリードそれぞれとの間に電気的に接続させる工程と、
を含む、方法。
【請求項９】
前記上側リードフレームの前記上側リードは、前記下側リードフレームの別の下側リードとは接続されていない、請求項８に記載の方法。
【請求項１０】
前記下側リードフレームおよび上側リードフレームを前記複数のダイに電気的に接続させた後、前記複数のダイ、少なくとも前記上側リードフレームの一部および前記下側リードフレームの一部を封止する工程と、
前記封止材料と、前記下側リードフレームの前記リードを接続する結合バーと、前記上側リードフレームの前記リードを接続する結合バーとを切断して、前記複数のダイをパッケージされた半導体に分離する工程と、
を更に含む、請求項８に記載の方法。
【請求項１１】
前記封止材料と、前記下側リードフレームの前記リードを接続する結合バーと、前記上側リードフレームの前記リードを接続する結合バーとを複数のパターンに切断して、複数の異なるリードレイアウトを得る工程を更に含む、請求項１０に記載の方法。
【請求項１２】
前記複数のダイそれぞれの前記第１の表面上の前記接点を前記下側リードフレームの前記複数のリードのうち前記第１のリードそれぞれに電気的に接続させる工程は、前記複数のダイそれぞれの前記第１の表面と前記下側リードフレームの前記複数のリードのうち前記第１のリードそれぞれとの間に塗布された半田をリフローする工程を含み、
前記上側リードフレームの前記リードを各ダイの前記第２の表面上の各接点と前記下側リードフレームの前記複数のリードのうち前記第２のリードそれぞれとの間に電気的に接続する工程は、前記上側リードフレームの前記リードと、各ダイの前記第２の表面および前記下側リードフレームの前記複数のリードのうち前記第２のリードそれぞれと、の間に塗布された半田をリフローする工程を含む、
請求項８に記載の方法。
【請求項１３】
前記複数のダイが前記下側リードフレームと上側リードフレームとの間の所望の位置に配置されるように、前記上側リードフレームを前記ダイに接続する前記半田の厚さと、前記下側リードフレームを前記ダイに接続する前記半田層の厚さとの比を調節する、請求項１２に記載の方法。
【請求項１４】
前記複数のダイの前記第１の表面上の前記接点は、前記下側リードフレームの前記複数のリードのうち第１のもののメサ部において、それぞれ電気的に接続される、請求項１に記載の方法。
【請求項１５】
前記上側リードフレームの前記複数のリードは、前記下側リードフレームの前記複数のリードのうち第２のもののキャビティ部において、それぞれ電気的に接続される、請求項２に記載の方法。
【請求項１６】
前記上側リードフレームの前記複数のリードは、前記上側リードフレームの前記複数のリード中の一以上の溝の近隣において、それぞれのダイの前記第２の表面上の前記接点と電気的に接続される、請求項２に記載の方法。