(57)【要約】【課題】２Ｄ画像及び３Ｄ画像をそれぞれ実時間で生成表示できる画像表示装置及び遊技機を提供すること。【解決手段】画像を形成表示する画像表示装置４は、入力する画像情報に応じた画像を表示する表示手段４１と、２次元画像に係る２次元データ、及び、３次元画像に係る３次元データを記憶する記憶手段４２１と、３次元データに基づいて、３次元画像を生成する第一描画手段４２４と、第一描画手段４２４により生成された３次元画像をスプライトデータ化して、生成される表示画像の少なくとも一部を構成する画像データに変換する変換手段４２６と、２次元データ及び画像データのうち少なくともいずれかに基づいて表示画像を生成して、当該表示画像に係る画像情報を表示手段４１に出力する第二描画手段４２７とを備える。これによれば、第二描画手段４２７は、実時間で生成された３次元画像がスプライトデータ化された画像データを利用できる。【選択図】図３
2008228969.tif 000002
【特許請求の範囲】
【請求項１】
画像を形成表示する画像表示装置であって、
入力する画像情報に応じた表示画像を表示する表示手段と、
２次元画像に係る２次元データ、及び、３次元画像に係る３次元データを記憶する記憶手段と、
前記３次元データに基づいて、３次元画像を生成する第一描画手段と、
前記第一描画手段により生成された３次元画像をスプライトデータ化して、前記表示画像の少なくとも一部を構成する画像データに変換する変換手段と、
前記２次元データ及び前記画像データのうち少なくともいずれかに基づいて、前記表示画像を生成して、当該表示画像に係る画像情報を前記表示手段に出力する第二描画手段とを備えることを特徴とする画像表示装置。
【請求項２】
請求項１に記載の画像表示手段において、
前記変換手段は、
前記第一描画手段により生成された３次元画像を、前記第二描画手段で処理可能な形式に変換する変換部と、
前記変換されたデータを記憶する記憶部とを備えることを特徴とする画像表示装置。
【請求項３】
請求項１または請求項２に記載の画像表示装置において、
前記第二描画手段を制御する制御手段を備え、
前記制御手段は、前記第二描画手段に、生成される２次元画像に係る前記２次元データ及び前記画像データが記憶された前記記憶手段及び前記記憶部を指定することを特徴とする画像表示装置。
【請求項４】
請求項１から請求項３のいずれかに記載の画像表示装置を備えることを特徴とする遊技機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、２次元画像及び３次元画像を表示可能な画像表示装置、及び、当該画像表示装置を備えた遊技機に関する。
【背景技術】
【０００２】
従来、遊技機としてパチンコ機およびパチスロ機等が知られている。近年、これらパチンコ機及びパチスロ機として、液晶パネル等の表示手段を有する画像表示装置が設けられた機種が普及してきた。このような遊技機では、制御装置の制御下で、画像表示装置が、絵柄及び数字がスクロールするような抽選画像や大当たり画像等の画像形成処理を実行し、形成された画像を液晶パネル等の表示手段上に表示するように構成されている。
【０００３】
このような画像表示装置により形成される表示画像として、スプライトデータや、プレレンダリングされた動画データ等に基づく２次元（２Ｄ）画像、及び、リアルタイムでレンダリングが行われることで生成される３次元（３Ｄ）画像が知られている。
ここで、２Ｄ画像を生成する２Ｄシステムは、ＶＤＰ（Video Display Processor）と、比較的低機能なＣＰＵ（Central Processing Unit）と、前述の２Ｄ画像が記憶されたＣＧＲＯＭ（Character Generator ROM）等の記憶手段とを備えて構成され、ＶＤＰと記憶手段とは、当該ＶＤＰから直接参照可能なインターフェースにより接続されている。このような２Ｄシステムでは、ＶＤＰのレジスタをＣＰＵのメモリインターフェースに接続し、当該ＣＰＵがＶＤＰのレジスタに簡易な独自コマンドを書込むことで、ＶＤＰによる２Ｄ画像形成が制御される。このような２Ｄシステムの構成は、簡易かつ低規模であるので、製造コストを低減することができる反面、多彩な演出を行うためには、２Ｄ画像を記憶する記憶手段を大容量化する必要である。
【０００４】
一方、３Ｄ画像を生成する３Ｄシステムでは、ＧＰＵ（Graphics Processing Unit）と、比較的高性能なＣＰＵとを備えて構成されている。一般に、３Ｄシステムには、２Ｄシステムより高価及び高性能なデバイスが用いられ、また、標準または共通の３Ｄ描画ＡＰＩ（Application Program Interface）が用いられる。また、一般的な３Ｄシステムでは、ＣＰＵ及びＧＰＵは、それぞれ独立したローカルメモリを備え、当該ＣＰＵとＧＰＵとは、汎用バス（例えば、ＰＣＩ（Peripheral Component Interconnect）バス等）で接続されている。そして、ＣＰＵがＧＰＵのレジスタを読み書きし、ＣＰＵ側のローカルメモリ上にあるテクスチャ等の３Ｄ画像をＧＰＵ側のメモリ（ＶＲＡＭ（Video Random Access Memory）等）に転送する。そして、ＧＰＵが、フレームごとにレンダリングと呼ばれる写像変換処理を行うことで、３Ｄモデルに動きを加えた画像をリアルタイムで観察することができる。
【０００５】
ここで、３Ｄシステムでは、前述の３Ｄ描画ＡＰＩの実装に関連して、いわゆるＯＳ（Operating System）と呼ばれる基本ソフトウェアが動作上必要になる場合が多く、システムの動作は、２Ｄシステムより複雑である。さらに、２Ｄ画像の表示も可能ではあるが、ＣＰＵがほとんど介在しない２Ｄシステムに比べ、３Ｄシステムでは、ＣＰＵで実行する必要のある処理が多く煩雑となる。加えて、３Ｄシステムでは、出力画像の高解像化をしようとすると、映像出力までのメモリ参照回数が多く、回路規模が指数的に増大してしまうため、２Ｄシステムに比べて対応が煩雑となる。
このため、２Ｄ画像を表示する場合には２Ｄシステムとして、また、３Ｄ画像を表示する場合には３Ｄシステムとして、画像表示装置を構成することが一般的であった。
【０００６】
しかしながら、近年、遊技機等に用いられる画像表示装置には、２Ｄ画像及び３Ｄ画像のそれぞれを形成表示することが要望されている。このような要望に対して、画像表示装置内に、２Ｄシステム及び３Ｄシステムをともに設けると、画像表示装置の製造コストが増大するという問題がある。このような問題に対し、２Ｄ画像及び３Ｄ画像をともに表示することができる画像表示装置が知られている（例えば、特許文献１参照）。
【０００７】
【特許文献１】特開２００３−２５６８６８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献１に記載の表示装置では、３Ｄ画像は動画としてＣＧＲＯＭに記憶され、ＶＤＰがシナリオに従って当該動画を処理することで、表示器に動画である３Ｄ画像が表示される。このような動画は、リアルタイムで生成された３Ｄ画像ではなく、事前に生成されたプレレンダリング画像であるため、演出が単調になりやすいという問題がある。また、当該動画をＣＧＲＯＭに記憶させる必要があるため、ＣＧＲＯＭを大容量にする必要があり、製造コストが増大するという問題がある。
【０００９】
本発明の目的は、２Ｄ画像及び３Ｄ画像をそれぞれリアルタイムで生成表示することができる画像表示装置、及び、当該画像表示装置を備えた遊技機を提供することである。
【課題を解決するための手段】
【００１０】
前記した目的を達成するために、本発明の画像表示装置は、画像を形成表示する画像表示装置であって、入力する画像情報に応じた表示画像を表示する表示手段と、２次元画像に係る２次元データ、及び、３次元画像に係る３次元データを記憶する記憶手段と、前記３次元データに基づいて、３次元画像を生成する第一描画手段と、前記第一描画手段により生成された３次元画像をスプライトデータ化して、前記表示画像の少なくとも一部を構成する画像データに変換する変換手段と、前記２次元データ及び前記画像データのうち少なくともいずれかに基づいて、前記表示画像を生成して、当該表示画像に係る画像情報を前記表示手段に出力する第二描画手段とを備えることを特徴とする。
【００１１】
このような第一描画手段として、ＧＰＵを利用することができる。また、第二描画手段として、ＶＤＰを利用することができる。
本発明によれば、変換手段が、第一描画手段により生成された３次元画像をスプライトデータ化し、表示画像生成のための画像データを生成することにより、第二描画手段が当該画像データを利用することが可能となる。そして、単純な２次元画像に係る表示画像を表示する際には、第二描画手段が直接記憶手段を参照し、当該記憶手段に記憶された２次元データに基づいて２次元画像を生成することで、当該２次元画像を表示手段が表示することができる。一方、３次元画像に係る表示画像を表示する際には、第一描画手段が、記憶手段に記憶された３次元データに基づいて３次元画像を生成し、当該生成された３次元画像を、変換手段がスプライトデータ化して画像データを生成する。そして、変換された３次元画像に係る画像データを利用して、第二描画手段が表示画像生成を行うことにより、３次元画像を表示手段が表示することができる。従って、上記のような構成により、２次元画像だけでなく、３次元画像をリアルタイムで生成表示することができる。
【００１２】
また、このような構成により、２次元画像を生成する２Ｄシステム、及び、３次元画像を生成する３Ｄシステムをそれぞれ別途設ける必要がなくなるので、２次元画像及び３次元画像を表示可能な画像表示装置の製造コストを低減することができる。
さらに、第一描画手段が、記憶手段に記憶された３次元データから３次元画像を生成することにより、プレレンダリングされた３次元画像に係る画像データを記憶手段に記憶させておく必要がないので、記憶手段の容量を小さくすることができる。
加えて、第２描画手段が、表示画像に係る画像情報を表示手段に出力することにより、画像情報の出力系を１系統とすることができるので、２次元画像及び３次元画像のそれぞれの画像出力の同期を取りやすくすることができる。従って、表示画像が２次元画像及び３次元画像のいずれの場合でも、表示手段による画像更新を適切に行うことができる。
【００１３】
本発明では、前記変換手段は、前記第一描画手段により生成された３次元画像を、前記第二描画手段で処理可能な形式に変換する変換部と、前記変換されたデータを記憶する記憶部とを備えることが好ましい。
ここで、変換されたデータを記憶する記憶部は、変換部により変換された画像データの記憶、及び、前記第一描画手段による参照が同時に実行可能な構成を有していることが好ましい。
【００１４】
本発明によれば、記憶部は、変換部により３次元データから変換された画像データを記憶する。これによれば、第二描画手段は、記憶部を参照することにより、３次元画像に係る画像データを取得することができる。また、変換手段が記憶部を備えていることにより、当該記憶部に、生成された画像データを記憶させておくことができる。従って、３次元画像に係る画像データを、表示画像生成のための部品（例えば、レイヤー）として扱うことができるので、第二描画手段が、あたかも２次元画像を生成するように３次元画像を含む表示画像を生成することができる。ゆえに、当該第二描画手段による表示画像生成処理を、簡略化することができる。
【００１５】
さらに、記憶部が、変換された画像データの記憶、及び、第二描画手段による当該画像データの参照を同時に実行可能な構成であれば、当該画像データの記憶及び参照を遅滞なく行うことができる。従って、第一描画手段による３次元画像の生成、生成された３次元画像からの画像データの生成、及び、生成された画像データに基づく表示画像の生成を、滞りなく行うことができ、各処理の高速化を図ることができる。
【００１６】
本発明では、前記第二描画手段を制御する制御手段を備え、前記制御手段は、前記第二描画手段に、生成される２次元画像に係る前記２次元データ及び前記画像データが記憶された前記記憶手段及び前記記憶部を指定することが好ましい。
ここで、制御手段として、ＣＰＵを利用することができる。
本発明によれば、制御手段が第二描画手段に、当該第二描画手段が参照すべき記憶手段及び変換手段の記憶部を指定する。これによれば、制御手段が、第二描画手段に、生成する表示画像に係る２次元データ及び画像データを誤り無く参照させることができる。従って、適切な表示画像を確実に生成することができる。
【００１７】
また、本発明の遊技機は、前述の画像表示装置を備えることを特徴とする。
本発明によれば、前述の画像表示装置と同様の効果を奏することができる。
すなわち、第二描画手段は、記憶部に記憶された２次元データを参照し、当該２次元データに基づいて、２次元画像に係る表示画像を生成することができる。また、第二描画手段は、変換手段により生成された画像データに基づいて、３次元画像を含む表示画像を生成することができる。従って、２次元画像及び３次元画像をともに、リアルタイムで生成表示することができる。
また、本発明の遊技機が、上述のような画像表示装置を備えていることにより、遊技機の動作に応じて表示される表示画像の種類を増やすことができる。従って、プレレンダリングされた３次元画像に係る動画を表示する場合に比べ、記憶手段の容量を小さくすることができるほか、当該遊技機の演出を一層多彩にすることができる。
【発明を実施するための最良の形態】
【００１８】
〔１．第１実施形態〕
以下、本発明の第１実施形態を図面に基づいて説明する。
〔パチンコ機１の構成〕
図１は、本実施形態のパチンコ機１を示す概要斜視図である。
本実施形態のパチンコ機１は、本発明の遊技機に相当し、遊技者の操作により、遊技球を遊技盤上に射出して、当該遊技球が遊技盤に設けられた入賞口等に入賞した場合に、所定数の遊技球を払い出すものである。このパチンコ機１は、図１に示すように、枠体２と、当該枠体２内に収納される遊技機本体３とを備えて構成されている。
【００１９】
〔遊技機本体３の構成〕
遊技機本体３は、図１に示すように、枠体２の前面側に取り付けられる遊技盤３１と、当該遊技盤３１の前面を覆う透光板を有する前扉３２と、遊技球を発射するためのハンドル３３と、払出装置（図１では図示省略）から払い出された遊技球を貯める上皿３４および下皿３５とを備えて構成されている。また、遊技機本体３には、図示を省略したが、当該遊技機本体３を制御し、後述する始動入賞口３１５に遊技球が入賞した際に、抽選処理を実行するとともに、後述する画像表示装置４を制御する制御装置と、当該制御装置による制御下で駆動する画像表示装置４が設けられている。
【００２０】
遊技盤３１は、ハンドル３３から打ち出された遊技球を導くレール３１１によって囲まれた略円形状の遊技領域３１Ａを有し、当該遊技領域３１Ａには、適所に遊技球の軌道を変更する複数の釘３１２が配設されている。また、遊技盤３１の略中央、すなわち、遊技領域３１Ａの略中央には、略横長長方形状の開口３１Ｂが形成されている。そして、この開口３１Ｂの形成位置に対応する遊技盤３１の裏面（遊技者とは反対側の面）には、後述する画像表示装置４が取り付けられており、当該画像表示装置４により表示された画像は、開口３１Ｂを介して観察される。なお、開口３１Ｂには、透光性の基板３１３が嵌め込まれており、画像表示装置４の画像形成領域が保護されている。
【００２１】
この開口３１Ｂの左右両側には、遊技球が入賞する２つの入賞口３１４が設けられている。また、開口３１Ｂの下方略中央には、遊技球が入賞すると前述の制御装置に抽選処理を実行させる始動入賞口３１５が設けられ、当該始動入賞口３１５の下方には、当該抽選処理により大当りとなった場合に開放される大入賞口３１６が設けられている。さらに、遊技領域３１Ａの下端には、入賞口３１４，３１５，３１６に入賞しなかった遊技球を回収する回収口３１７が形成されている。
【００２２】
〔画像表示装置４の構成〕
図２は、遊技盤３１の裏側に取り付けられる画像表示装置４を示す概要斜視図である。
画像表示装置４は、前述のように、遊技機本体３に設けられた制御装置により制御され、当該制御装置から入力する制御信号に応じた画像を形成表示する。この画像表示装置４は、図２に示すように、遊技盤３１の裏面側に位置する表示手段４１と、当該表示手段４１により表示される画像を形成する画像形成手段４２とを備えて構成されている。
【００２３】
〔表示手段４１の構成〕
表示手段４１は、詳しい図示を省略したが、バックライトユニット及び液晶パネルを備えている。
バックライトユニットは、略Ｗ字状に曲折された冷陰極管と、この冷陰極管の背面側に設けられるリフレクタから構成され、冷陰極管に電圧印加して生じた放電光を、リフレクタで反射して液晶パネル側に射出する。
液晶パネルは、表示手段４１における遊技盤３１側に設けられている。この液晶パネルは、開口３１Ｂを介して露出する矩形状の画像形成領域上に平面状に配置される複数の固定画素を備えている。このような液晶パネルでは、各画素を構成する液晶の配向状態が、画像形成手段４２から入力する画像情報に係る印加電圧に応じて変化することにより、バックライトユニットから入射する光束が変調され、当該画像情報に応じた画像が表示される。
【００２４】
〔画像形成手段４２の構成〕
図３は、画像形成手段４２の構成を示すブロック図である。
画像形成手段４２は、遊技機本体３を構成する制御装置（図示省略）から入力する制御信号に応じた画像に係る画像情報を生成し、当該画像情報を表示手段４１に出力する。この画像形成手段４２は、図３に示すように、記憶手段としてのＲＯＭ（Read Only Memory）４２１、制御手段としてのＣＰＵ４２２、ワークＲＡＭ（Random Access Memory）４２３、第一描画手段としてのＧＰＵ４２４、ＶＲＡＭ４２５、変換手段としての変換回路４２６及び第二描画手段としてのＶＤＰ４２７を備えて構成されている。
【００２５】
ＲＯＭ４２１は、２次元（２Ｄ）画像に係る２Ｄデータと、３次元（３Ｄ）画像に係る３Ｄデータと、各種プログラムとが記憶されている。そして、２Ｄデータは、ＶＤＰ４２７により参照され、また、３Ｄデータ及び各種プログラムは、ＣＰＵ４２２により参照される。
このうち、２Ｄデータとしては、スプライトデータや、エンコード済みの動画データを挙げることができる。また、当該動画データの形式としては、ＭＰＥＧ（Moving Picture Experts Group）２及びＭＰＥＧ４等の動画データを挙げることができ、例えば、プレレンダリングされた３Ｄ画像に係るムービーを挙げることができる。
【００２６】
また、３Ｄデータには、３Ｄ画像生成に用いられる多様な形状を有する各種モデルデータ、テクスチャデータ及びモーションデータ等が含まれる。
さらに、プログラムとしては、例えば、ブートローダ、ＯＳ（Operating System）及び描画制御アプリケーション（コンテンツ制御プログラム）等の各種アプリケーションを挙げることができる。この描画制御アプリケーションは、２Ｄデータの制御データを含む２Ｄ制御モジュールと、３Ｄ画像をリアルタイムレンダリングするための３Ｄ制御モジュールとから構成されている。
【００２７】
ＣＰＵ４２２は、画像形成手段４２全体（具体的に、ＣＰＵ４２２は、ＧＰＵ４２４、変換回路４２６及びＶＤＰ４２７）を制御するホストコントローラである。このＣＰＵ４２２は、詳しくは画像表示処理にて説明するが、ＲＯＭ４２１に記憶されたプログラムを読み出してＯＳを起動し、当該ＯＳの起動下で、描画制御アプリケーションを実行する。この描画制御アプリケーションにおける初期化ルーチンでは、ＣＰＵ４２２は、ＲＯＭ４２１上の３Ｄ描画のための３ＤデータをワークＲＡＭ４２３上の所定の領域にコピーした後、変換回路４２６に制御コマンドを発行して、ＶＤＰ４２７が、ＲＯＭ４２１及び変換回路４２６の後述するエミュレーションメモリ４２６２を参照できるように、後述するスイッチＳＷ２を切り替える。これにより、ＲＯＭ４２１は、ＣＰＵ４２２から参照できなくなり、ＣＰＵ４２２と変換回路４２６とを接続するインターフェースは、単純にコマンドの送受信のみを行うためのものとなる。
【００２８】
また、描画制御アプリケーションの実行時には、ＣＰＵ４２２は、ＧＰＵ４２４に対して、ＲＯＭ４２１から読み込んだ３Ｄデータを出力してレンダリングを実行させる。また、ＣＰＵ４２２は、変換回路４２６の後述するサンプリング回路４２６１の制御レジスタを操作して前述のコマンドを送信し、当該サンプリング回路４２６１によるサンプリングが適切に行われるように制御する。さらに、ＣＰＵ４２２は、ＶＤＰ４２７に対して、当該ＶＤＰ４２７による表示画像生成に必要なコマンド及びパラメータを出力する。
なお、ＣＰＵ４２２とＧＰＵ４２４とは、ＰＣＩバスにより接続され、また、ＣＰＵ４２２とＶＤＰ４２７及び変換回路４２６とは、ＳＲＡＭ  Ｉ／Ｆ（Static Random Access Memory Interface）により接続されている。
【００２９】
ワークＲＡＭ４２３は、独立してＣＰＵ４２２に接続され、当該ＣＰＵ４２２の作業メモリとして利用される。このワークＲＡＭ４２３は、ＣＰＵ４２２によりＲＯＭ４２１から読み出されたプログラム及び３Ｄデータを記憶する。
【００３０】
ＧＰＵ４２４は、ＣＰＵ４２２から転送された３Ｄデータを用いてレンダリング処理を実行し、１画面分に相当する３次元画像を生成する。この際、ＧＰＵ４２４は、視点の位置、光源の数及び位置、種類、物体の形状及び頂点の座標、並びに、材質を考慮して隠面消去やシェーディング等を行って３次元画像を作成する。そして、ＧＰＵ４２４は、生成した３次元画像を、変換回路４２６に出力する。
ＶＲＡＭ４２５は、独立してＧＰＵ４２４と接続され、ＧＰＵ４２４による３次元画像生成の際に利用されるメモリである。このＶＲＡＭ４２５上で、ＧＰＵ４２４による３次元画像の生成が行われる。
【００３１】
変換回路４２６は、ＧＰＵ４２４から入力する３次元画像をスプライトデータ化して、ＶＤＰ４２７により処理可能な形式の画像データに変換し、当該変換した画像データを記憶する。この変換回路４２６は、サンプリング回路４２６１、エミュレーションメモリ４２６２、バッファ４２７及びスイッチＳＷ１〜ＳＷ３を備えて構成されている。
サンプリング回路４２６１は、本発明の変換部に相当し、ＧＰＵ４２４から入力する垂直同期信号Ｖｓｙｎｃに基づいて、当該ＧＰＵ４２４から入力する３次元画像を、画面単位（フレーム単位）で取得する。そして、当該サンプリング回路４２６１は、取得した３次元画像に対して透明度マッピングを行い、当該３次元画像に含まれるモデル以外の領域を透明化させた画像データを生成し、当該画像データをエミュレーションメモリ４２６２に記憶させる。この画像データが、ＶＤＰ４２７により利用され、当該ＶＤＰ４２７により生成される表示画像中に組み込まれる画像データである。
なお、本実施形態では、生成される画像データは、１画面分の寸法を有しているが、前述のモデルを切り取った画像データとしてもよい。
【００３２】
エミュレーションメモリ４２６２は、本発明の記憶部に相当し、サンプリング回路４２６１により生成された画像データを記憶する。このエミュレーションメモリ４２６２に記憶された画像データは、ＶＤＰ４２７により参照される。このため、エミュレーションメモリ４２６２は、サンプリング回路４２６１から入力する画像データの書き込み（記憶）、及び、ＶＤＰ４２７による当該画像データの読み込み（参照）を同時に行うことが可能であるように構成されている。
バッファ４２６３は、ＶＤＰ４２７によるエミュレーションメモリ４２６２に記憶された画像データの参照時に利用されるバッファである。
【００３３】
スイッチＳＷ１〜ＳＷ３は、ＣＰＵ４２２及びＶＤＰ４２７の接続対象を切り替えるものである。具体的に、ＳＷ１がＲＯＭ４２１に接続され、ＳＷ２とＳＷ３とが互いに接続されると、ＣＰＵ４２２によるＲＯＭ４２１の参照が可能となる。また、ＳＷ１がＲＯＭ４２１に、そして、ＳＷ２がＶＤＰ４２７にそれぞれ接続されると、ＶＤＰ４２７によるＲＯＭ４２１の参照が可能となる。一方、ＳＷ１がバッファ４２６３に、そして、ＳＷ２がＶＤＰ４２７にそれぞれ接続されると、当該ＶＤＰ４２７によるバッファ４２６３の参照が可能となる。また、ＳＷ３がサンプリング回路４２６１に接続されると、ＣＰＵ４２２によるサンプリング回路４２６１の制御レジスタへの書き込みが可能となる。
このようなスイッチＳＷ１〜ＳＷ３のうち、スイッチＳＷ２，ＳＷ３は、ＣＰＵ４２２により切替状態が制御される。
【００３４】
ＶＤＰ４２７は、ＲＯＭ４２１と、バッファ４２６３を介してエミュレーションメモリ４２６２とを参照して、当該ＲＯＭ４２１及びエミュレーションメモリ４２６２に記憶されたデータに基づいて、表示画像に係る画像情報を生成し、当該画像情報を表示手段４１に出力する。
具体的に、ＶＤＰ４２７は、２次元画像のみから成る表示画像を生成する際には、ＲＯＭ４２１に記憶された２Ｄデータを取得し、当該２Ｄデータに基づいて、表示画像を生成する。また、ＶＤＰ４２７は、３次元画像を含む表示画像を生成する際には、ＲＯＭ４２１に記憶された２Ｄデータだけでなく、エミュレーションメモリ４２６２に記憶された画像データを取得し、当該２Ｄデータ及び画像データを合成するなどして表示画像を生成する。このようなＲＯＭ４２１及びエミュレーションメモリ４２６２の選択、及び、データ記憶領域の指定は、ＣＰＵ４２２からＶＤＰ４２７に入力するコマンドによって決定される。
【００３５】
〔画像表示処理〕
画像形成手段４２は、前述のように、２Ｄ画像及び３Ｄ画像の少なくともいずれかにより構成される表示画像に係る画像情報を生成し、当該画像情報を表示手段４１に出力するが、このような画像情報の生成は、以下に示す画像表示処理を実行することにより行われる。この画像表示処理は、画像表示装置４のリセットに伴って、画像形成手段４２が起動される起動処理と、起動した画像形成手段４２による描画制御アプリケーションの実行下で、表示画像に係る画像情報を生成出力する描画処理とを有している。
以下、画像表示処理について説明する。
【００３６】
図４は、画像形成手段４２が実行する画像表示処理の処理過程を示すフローチャートである。また、図５は、起動処理の実行時における変換回路４２６のスイッチＳＷ１〜ＳＷ３の切替状態を示す図である。
この画像表示処理では、画像表示装置４のリセットに伴い、図４に示すステップＳ１〜Ｓ５で示される起動処理が行われる。
具体的に、起動処理では、まず、ＲＯＭ４２１に記憶されたブートローダが起動する（ブートローダ起動ステップＳ１）。そして、ＣＰＵ４２２が、当該ＲＯＭ４２１に記憶されたＯＳ及び描画制御アプリケーション等のプログラムを読み出して、当該プログラムをワークＲＡＭ４２３に記憶させる（プログラム読出ステップＳ２）。この際、図５に示すように、変換回路４２６の各スイッチＳＷ１は、ＲＯＭ４２１に接続され、スイッチＳＷ２はスイッチＳＷ３に接続され、そして、スイッチＳＷ３はＣＰＵ４２２に接続されており、当該ＣＰＵ４２２により、ＲＯＭ４２１が直接参照可能となっている。
【００３７】
図４に戻り、ステップＳ２の後、ＣＰＵ４２２がワークＲＡＭ４２３に記憶されたＯＳを起動し（ＯＳ起動ステップＳ３）、当該ＯＳの起動下で、同じく、ワークＲＡＭ４２３に記憶された描画制御アプリケーションを起動する（アプリケーション起動ステップＳ４）。この後、ＣＰＵ４２２は、ＲＯＭ４２１に記憶された３Ｄデータを読み出してワークＲＡＭ４２３に記憶させ（３Ｄデータ読出ステップＳ５）、描画処理ＳＡを実行する。
この際、ＣＰＵ４２２は、変換回路４２６にコマンドを出力し、スイッチＳＷ２をＶＤＰ４２７に接続させ、また、スイッチＳＷ３をサンプリング回路４２６１に接続させる。これにより、ＣＰＵ４２２とＲＯＭ４２１とが分断される。
【００３８】
図６は、描画処理ＳＡの処理過程を示すフローチャートである。
描画処理ＳＡでは、図６に示すように、まず、ＣＰＵ４２２が、ワークＲＡＭ４２３に記憶された３Ｄデータに基づいて、生成すべき表示画像に係る３Ｄモデルのセットアップを行う（セットアップステップＳＡ０１）。具体的に、ＣＰＵ４２２は、ＧＰＵ４２４に、利用するモデルデータ、頂点座標及びテクスチャデータ等をワークＲＡＭ４２３から転送する。
【００３９】
そして、ＣＰＵ４２２は、ＧＰＵ４２４に対して、レンダリングを実行させるコマンドを出力する（レンダリング実行ステップＳＡ０２）。また、ＣＰＵ４２２は、ＧＰＵ４２４によるレンダリングによって生成される３Ｄ画像における透過扱いの色であるキーカラーを設定し（キーカラー設定ステップＳＡ０３）、ＧＰＵ４２４は、当該３Ｄ画像の透過扱い部分にキーカラーを付加する（キーカラー付加ステップＳＡ０４）。このようなキーカラーが付加された３Ｄ画像は、ＧＰＵ４２４からサンプリング回路４２６１に出力される。
【００４０】
次に、ＣＰＵ４２２が、サンプリング回路４２６１に対してコマンドを送出し、次にＧＰＵ４２４が出力する３Ｄ画像に係るフレームをサンプリングさせるよう指示する（サンプリング指示ステップＳＡ０５）。また、ＣＰＵ４２２は、ＧＰＵ４２４に対してコマンドを送出し、次フレームでバッファスワップさせるように指示する（３Ｄ画像出力ステップＳＡ０６）。すなわち、ＧＰＵ４２４は、次フレームである３Ｄ画像の生成に際して、既に生成したフレームである３Ｄ画像を、サンプリング回路４２６１に出力する。
この後、ＣＰＵ４２２は、ＶＤＰ４２７から垂直同期信号Ｖｓｙｎｃが入力したか否かを判定する（同期判定ステップＳＡ０７）。ここで、ＣＰＵ４２２は、垂直同期信号Ｖｓｙｎｃが入力していないと判定した場合には、当該垂直同期信号Ｖｓｙｎｃが入力するまで待機する。
【００４１】
一方、ＣＰＵ４２２が、垂直同期信号Ｖｓｙｎｃが入力したと判定した場合には、ＧＰＵ４２４からサンプリング回路４２６１への３Ｄ画像の出力が行われ、これに伴って、当該サンプリング回路４２６１による３Ｄ画像のサンプリング及びエミュレーションメモリ４２６２への画像データの記憶が行われると判断する。
そして、ＣＰＵ４２２は、生成される表示画像に２Ｄデータに係る領域が存在する場合には、ＶＤＰ４２７に対して、ＲＯＭ４２１上の２Ｄデータの種別、及び、当該２Ｄデータの位置を決定する（２Ｄデータ設定ステップＳＡ０８）。この後、ＣＰＵ４２２は、決定された２Ｄデータを利用して表示画像生成を行わせるためのコマンド、及び、当該２Ｄデータの種別及び位置を示すパラメータを、ＶＤＰ４２７に出力する（２Ｄデータ取得ステップＳＡ０９）。このような２Ｄデータの種別は、ＲＯＭ４２１の記憶領域内のアドレスにより指定できる。
【００４２】
図７は、ＶＤＰ４２７によるＲＯＭ４２１の参照時における変換回路４２６のスイッチＳＷ１〜ＳＷ３の切替状態を示す図である。
この際、変換回路４２６のスイッチＳＷ１は、図７に示すように、ＲＯＭ４２１に接続される。また、スイッチＳＷ２は、前述のステップＳ５の後、ＶＤＰ４２７に接続されている。これにより、ＶＤＰ４２７は、ＲＯＭ４２１に記憶された２Ｄデータを直接参照可能となり、ＣＰＵ４２２から入力するコマンド及びパラメータに応じた２ＤデータをＲＯＭ４２１から取得する。
なお、３Ｄ画像のみから成る表示画像を生成する際には、これらステップＳＡ０８，ＳＡ０９は省略してもよい。
【００４３】
また、生成される表示画像に３Ｄデータに係る領域が存在する場合には、ＣＰＵ４２２は、エミュレーションメモリ４２６２に記憶された画像データを利用するためのコマンド、及び、当該画像データを合成するためのキーカラー情報を含むパラメータを、ＶＤＰ４２７に出力する（画像データ取得ステップＳＡ１０）。このような画像データの取得領域は、エミュレーションメモリ４２６２の記憶領域内のアドレスにより指定できる。
【００４４】
図８は、ＶＤＰ４２７によるエミュレーションメモリ４２６２の参照時における変換回路４２６のスイッチＳＷ１〜ＳＷ３の切替状態を示す図である。
この際、変換回路４２６のスイッチＳＷ１は、図８に示すように、バッファ４２６３を介してエミュレーションメモリ４２６２に接続される。これにより、ＶＤＰ４２７は、エミュレーションメモリ４２６２に記憶された３Ｄ画像に係る画像データを参照することができ、当該ＶＤＰ４２７は、ＣＰＵ４２２から入力するコマンドに応じて、エミュレーションメモリ４２６２に記憶された画像データを取得する。
なお、２Ｄ画像のみから成る表示画像を生成する際には、これらステップＳＡ１０を省略してもよい。
【００４５】
この後、ＶＤＰ４２７は、ＣＰＵ４２２から入力した各パラメータに基づいて、ＲＯＭ４２１から取得した２Ｄデータを配置するとともに、当該２Ｄデータを有する２Ｄ画像に対して、エミュレーションメモリ４２６２から取得した３Ｄ画像に係る画像データを合成して、表示画像を生成する（表示画像生成ステップＳＡ１１）。そして、ＶＤＰ４２７は、生成した表示画像に係る画像情報を、表示手段４１に出力することにより、当該表示画像が、表示手段４１により表示される（画像表示ステップＳＡ１２）。
以上のような描画処理ＳＡは、画像表示装置４による画像表示を行う際には、繰り返し実行される。
【００４６】
以上のような本実施形態のパチンコ機１によれば、以下の効果を奏することができる。
すなわち、２Ｄ画像を表示する場合には、ＶＤＰ４２７が、ＲＯＭ４２１に記憶された２Ｄデータに基づいて、２Ｄ画像に係る表示画像を生成する。
また、３Ｄ画像を表示する際には、ＧＰＵ４２４が、ＣＰＵ４２２から入力する３Ｄデータに基づいて、リアルタイムで３Ｄ画像を生成し、当該３Ｄ画像をサンプリング回路４２６１に出力する。そして、サンプリング回路４２６１は、入力した３Ｄ画像をスプライトデータ化した画像データに変換し、ＶＤＰ４２７が当該画像データを利用（例えば、２Ｄ画像と合成）して、３Ｄ画像に係る表示画像を生成する。
このような構成により、画像表示装置４は、２Ｄ画像のみから成る表示画像だけでなく、リアルタイムで生成された３Ｄ画像を含む表示画像を生成表示することができる。
【００４７】
また、画像表示装置４では、ＶＤＰ４２７のみが表示手段４１に画像情報を出力する。これによれば、ＧＰＵ４２４で生成される３Ｄ画像と、ＶＤＰ４２７で生成される２Ｄ画像との画像出力における同期を取りやすくすることができる。従って、表示手段４１における画像更新を適切に行うことができる。さらに、このような構成により、前述の２Ｄシステム及び３Ｄシステムをそれぞれ個別に設ける必要がないので、画像表示装置４の構成を簡略化することができるほか、製造コストを低減することができる。
加えて、ＧＰＵ４２４がリアルタイムで３Ｄ画像を生成するので、プレレンダリングされた動画データとして２ＤデータをＲＯＭ４２１に記憶させておく必要がなくなる。従って、ＲＯＭ４２１の容量を小さく設定することができるほか、表示画像を多彩にすることができる。また、これにより、パチンコ機１における演出効果を向上することができる。
【００４８】
また、サンプリング回路４２６１により生成された３Ｄ画像に係る画像データは、エミュレーションメモリ４２６２に記憶される。これによれば、ＶＤＰ４２７は、表示画像生成の際に、モデル以外の領域が透明化された１画面に対応する画像データを部品（レイヤー）として利用することができる。従って、ＶＤＰ４２７は、３Ｄ画像を含む表示画像生成を、あたかも２Ｄ画像のように生成することができるので、当該ＶＤＰ４２７での表示画像生成処理を簡略化することができる。
【００４９】
また、エミュレーションメモリ４２６２は、サンプリング回路４２６１により生成された画像データの書込み、及び、ＶＤＰ４２７による画像データの参照をそれぞれ同時に行うことができるように構成されている。これによれば、画像データの書込時に、エミュレーションメモリ４２６２への参照が待機されたり、逆に、画像データの参照時に、エミュレーションメモリ４２６２への書込みが待機されたりするといった待機時間を設ける必要がなくなる。従って、サンプリング回路４２６１による画像データの生成、及び、ＶＤＰ４２７による表示画像の生成を遅滞なく行うことができ、これらの処理を高速に処理することができる。
【００５０】
また、ＣＰＵ４２２は、ＶＤＰ４２７に対してデータ参照先のアドレスを示すコマンドを出力する。すなわち、ＣＰＵ４２２は、ＶＤＰ４２７に、表示画像に係る２Ｄデータが記憶されたＲＯＭ４２１の領域、及び、画像データが記憶されたエミュレーションメモリ４２６２の領域を指定するコマンドを出力する。これによれば、ＶＤＰ４２７が、必要な２Ｄデータ及び画像データを、誤り無く参照することができる。従って、適切な表示画像を確実に生成することができる。
【００５１】
〔２．第２実施形態〕
次に、本発明の第２実施形態に係るパチンコ機について説明する。
本実施形態の遊技機は、前述のパチンコ機１と同様の構成を備えるが、当該パチンコ機１に設けられた画像表示装置４の画像形成手段４２では、当該画像形成手段４２全体を制御するＣＰＵ４２２と、レンダリングにより３Ｄ画像を生成するＧＰＵ４２４とがそれぞれ個別に設けられていたのに対し、本実施形態のパチンコ機に設けられた画像表示装置４Ａの画像形成手段４２Ａでは、当該ＣＰＵ４２２及びＧＰＵ４２４と同様の機能を有する１つのチップが設けられている点において、本実施形態のパチンコ機とパチンコ機１とは異なる。なお、以下の説明では、既に説明した部分と同一または略同一である部分については、同一の符号を付して説明を省略する。
【００５２】
図９は、本実施形態に係るパチンコ機が備える画像表示装置４Ａの構成を示すブロック図である。
本実施形態のパチンコ機は、本発明の遊技機に相当し、詳しい図示を省略したが、前述のパチンコ機１と同様に、枠体２及び遊技機本体３を備え、当該遊技機本体３を構成する遊技盤３１の裏面には、当該遊技盤３１の開口３１Ｂに対応する位置に、画像表示装置４Ａが取り付けられている。
この画像表示装置４Ａは、図９に示すように、表示手段４１と、当該表示手段４１に画像情報を出力する画像形成手段４２Ａとを備えている。
【００５３】
この画像形成手段４２Ａは、ＲＯＭ４２１、変換回路４２６及びＶＤＰ４２７を備えるほか、前述のＣＰＵ４２２及びＧＰＵ４２４の各機能を有する１つのＳｏＣ（System On a Chip）４２８と、当該ＳｏＣ４２８での処理において、前述のワークＲＡＭ４２３及びＶＲＡＭ４２５のそれぞれと同様に利用されるＲＡＭ４２９とを備えている。
このような画像表示装置４Ａによれば、前述の画像表示装置４と同様の効果を奏することができるほか、画像形成手段４２Ａを構成する部品点数を削減することができるので、画像表示装置４Ａの製造コストを低減させることができる。また、ＣＰＵ４２２及びＧＰＵ４２４が有する機能を１つのＳｏＣ４２８で実現するので、複数のチップを備えた構成とする場合に比べ、消費電力を低減することができ、これにより、省エネルギー化を図ることができる。
【００５４】
〔３．実施形態の変形〕
本発明は前述の実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
前記各実施形態では、エミュレーションメモリ４２６２は、画像データの書込及び参照を同時に行うことができるように構成されているとしたが、本発明はこれに限らない。すなわち、ＧＰＵ４２４による３Ｄ画像出力と、ＶＤＰ４２７による表示画像出力との同期を取る同期機構を、当該ＧＰＵ４２４とＶＤＰ４２７との間に設けてもよい。また、ＧＰＵ４２４及びＶＤＰ４２７のそれぞれにおける画像生成に時間的な余裕がある場合には、エミュレーションメモリ４２６２への書込及び参照のうち、一方が行われている場合に他方を待機させるようにしてもよい。
【００５５】
前記各実施形態では、表示手段４１は、バックライトユニット及び液晶パネルを備えるとしたが、本発明はこれに限らない。例えば、表示手段４１を、プラズマ、有機ＥＬ（Electroluminescence）及びＣＲＴ（Cathode Ray Tube）等の各種ディスプレイで構成してもよい。さらには、表示手段を、表示画像を直視するタイプの表示手段でなく、スクリーン上に表示画像に係る画像光を投射することで、当該表示画像を表示するプロジェクタ等で構成してもよい。
【００５６】
前記各実施形態では、画像表示装置４，４Ａは、遊技機としてのパチンコ機１に設けられているとしたが、本発明はこれに限らない。すなわち、本発明の画像表示装置を単体で用いてもよく、また、ゲーム機等の他の電子機器に採用してもよい。
【産業上の利用可能性】
【００５７】
本発明は、２次元画像及び３次元画像を表示する画像表示装置に利用でき、特に遊技機に用いられる画像表示装置に好適に利用することができる。
【図面の簡単な説明】
【００５８】
【図１】本発明の第１実施形態に係るパチンコ機を示す概要斜視図。
【図２】前記実施形態における画像表示装置を示す概要斜視図。
【図３】前記実施形態における画像形成手段の構成を示すブロック図。
【図４】前記実施形態における画像表示処理の処理過程を示すフローチャート。
【図５】前記実施形態における起動処理実行時における変換回路のスイッチの切替状態を示す図。
【図６】前記実施形態における描画処理の処理過程を示すフローチャート。
【図７】前記実施形態におけるＶＤＰによるＲＯＭの参照時における変換回路のスイッチの切替状態を示す図。
【図８】前記実施形態におけるＶＤＰによるエミュレーションメモリの参照時における変換回路のスイッチの切替状態を示す図。
【図９】本発明の第２実施形態に係るパチンコ機が備える画像表示装置の構成を示すブロック図。
【符号の説明】
【００５９】
１…パチンコ機、４，４Ａ…画像表示装置、４１…表示手段、４２１…ＲＯＭ（記憶手段）、４２２…ＣＰＵ（制御手段）、４２４…ＧＰＵ（第一描画手段）、４２６…変換回路（変換手段）、４２７…ＶＤＰ（第二描画手段）、４２６１…サンプリング回路（変換部）、４２６２…エミュレーションメモリ（記憶部）。
【図１】
2008228969.tif 000003
【図２】
2008228969.tif 000004
【図３】
2008228969.tif 000005
【図４】
2008228969.tif 000006
【図５】
2008228969.tif 000007
【図６】
2008228969.tif 000008
【図７】
2008228969.tif 000009
【図８】
2008228969.tif 000010
【図９】
2008228969.tif 000011