(57)【要約】【課題】効率的なパターニング用デバイスおよびその制御機構を提供する。【解決手段】露光装置は放射系と、パターニング用デバイスＰＤと、投影系と、を備える。放射系は放射ビームを調節するよう構成される。パターニング用デバイスＰＤは放射ビームをパターニングする。パターニング用デバイスＰＤは制御系ＣＳと個別制御可能素子Ｍのアレイを備える。制御系ＣＳは、第１の電圧値を有する複数のアナログ信号を、対応する第２の高い電圧値を有する差動制御信号に変換する。個別制御可能素子Ｍのアレイに含まれる各個別制御可能素子Ｍは、それぞれ対応する差動制御信号の受信にもとづいて作動する。投影系は、パターニングされたビームを基板のターゲットエリアに投影する。【選択図】図６
2008009431.tif 000002
【特許請求の範囲】
【請求項１】
放射ビームを調節するように構成された放射系と、
前記放射ビームをパターニングするよう構成されたパターニング用デバイスと、
パターニングされたビームを基板のターゲットエリアに投影する投影系と、
を備え、前記パターニング用デバイスは、
第１の電圧値を有するアナログ信号を、対応する第２の高い電圧値を有する差動制御信号に変換する制御系と、
個別制御可能素子アレイであって、当該個別制御可能素子アレイに含まれる各個別制御可能素子は、それぞれ対応する前記差動制御信号の受信にもとづいて作動する、個別制御可能素子アレイと、
を含むことを特徴とするリソグラフィー装置。
【請求項２】
前記制御系は、
前記複数のアナログ信号のそれぞれを受信する複数のピンと、
前記複数のピンのそれぞれに接続された複数の差動増幅器であって、各差動増幅器は前記個別制御可能素子アレイの中の、個別制御可能素子の各列に接続されている複数の差動増幅器と、
を含むことを特徴とする請求項１に記載のリソグラフィー装置。
【請求項３】
前記制御系は、それぞれの列において、いずれの行に、対応する差動制御信号を受信させるかを制御するための行アドレス信号を生成するよう構成されることを特徴とする請求項２に記載のリソグラフィー装置。
【請求項４】
前記差動増幅器はそれぞれ、シングルステージまたはマルチステージのスイッチドキャパシタ型サンプルホールド増幅回路を含むことを特徴とする請求項２に記載のリソグラフィー装置。
【請求項５】
前記シングルステージまたはマルチステージのスイッチドキャパシタ型サンプルホールド増幅回路はそれぞれ、
プッシュプル出力段と、
非線形プッシュプルブースト回路と、
を含むことを特徴とする請求項２に記載のリソグラフィー装置。
【請求項６】
前記シングルステージまたはマルチステージのスイッチドキャパシタ型サンプルホールド増幅回路はそれぞれ、
スイッチドキャパシタ部と、
前記スイッチドキャパシタ部に接続されたバイアス電源と、
前記スイッチドキャパシタ部に接続された第１、第２演算増幅器と、
を含むことを特徴とする請求項３に記載のリソグラフィー装置。
【請求項７】
前記シングルステージまたはマルチステージのスイッチドキャパシタ型サンプルホールド増幅回路はそれぞれ、さらに、
前記第１、第２演算増幅器それぞれのフィードバックループに接続された第１、第２キャパシタと、
前記フィードバックループのそれぞれに設けられた第１、第２スイッチであって、リセット状態とホールド状態を行き来するよう構成された第１、第２スイッチと、
を含むことを特徴とする請求項６に記載のリソグラフィー装置。
【請求項８】
前記パターニング用デバイスはさらに、前記個別制御可能素子それぞれに接続された駆動部を備え、当該駆動部は、
それぞれのゲートに、選択された行選択ラインから制御信号の対応する部分を受ける第１、第２電界効果トランジスタと、
前記第１、第２電界効果トランジスタそれぞれに接続された第１、第２電極と、
前記第１、第２電界効果トランジスタそれぞれと、前記第１、第２電極それぞれの間に接続された第１、第２キャパシタと、
を備え、
前記第１、第２電極は、プログラムモードの間、前記差動制御信号の受信した関連する部分に対応する電荷をストアするよう構成され、
前記第１、第２電極は、露光モードの間、それぞれにストアされた電荷に基づいて、対応する前記個別制御可能素子を移動させるように構成されることを特徴とする請求項２に記載のリソグラフィー装置。
【請求項９】
前記パターニング用デバイスは、４つのクアドラントを有し、
４つのクアドラントそれぞれの駆動部の、それぞれの前記第１キャパシタの下面電極は共通に接続され、
４つのクアドラントそれぞれの駆動部の、それぞれの前記第２キャパシタの下面電極は共通に接続されることを特徴とする請求項８に記載のリソグラフィー装置。
【請求項１０】
前記アレイは少なくとも略１０００万個の個別制御可能素子を有することを特徴とする請求項１に記載のリソグラフィー装置。
【請求項１１】
前記個別制御可能素子は、ＳｉＧｅ（シリコンゲルマニウム）ミラーを含むことを特徴とする請求項１に記載のリソグラフィー装置。
【請求項１２】
前記個別制御可能素子は、縦横略８μｍ四方のミラーを含むことを特徴とする請求項１に記載のリソグラフィー装置。
【請求項１３】
前記個別制御可能素子ごとに対応づけられる第１、第２電極をさらに備え、前記個別制御可能素子それぞれは、２μｓ以内の高速な共振のないミラー位置安定のために、駆動電極を活性化する間、低速立ち上がり・高速減衰の負の二乗余弦パルス信号を受けるバイアス電極を有することを特徴とする請求項１に記載のリソグラフィー装置。
【請求項１４】
前記パターニング用デバイスはさらに、前記個別制御可能素子アレイおよび前記制御系に接続される検査系を備えることを特徴とする請求項１に記載のリソグラフィー装置。
【請求項１５】
前記検査系は、前記制御系を検査するように構成されることを特徴とする請求項１４に記載のリソグラフィー装置。
【請求項１６】
前記検査系は、前記個別制御可能素子を検査するように構成されることを特徴とする請求項１４に記載のリソグラフィー装置。
【請求項１７】
前記パターニング用デバイスはさらに、温度センサまたは温度センサアレイを備えることを特徴とする請求項１に記載のリソグラフィー装置。
【請求項１８】
前記パターニング用デバイスはさらに、複数のバイアス電極を備え、当該複数のバイアス電極はそれぞれ、対応する前記個別制御可能素子のひとつと接続されることを特徴とする請求項１に記載のリソグラフィー装置。
【請求項１９】
前記バイアス電極は共通に接続されることを特徴とする請求項１８に記載のリソグラフィー装置。
【請求項２０】
第１の電圧を有する差動制御信号を、より小さな第２の電圧を有するアナログ信号から生成するステップと、
個別制御可能素子アレイのそれぞれ制御素子を、対応する前記差動制御信号を用いて制御するステップと、
放射ビームを前記個別制御可能素子のアレイを用いてパターニングするステップと、
パターニングされたビームを基板上の目標位置に投影するステップと、
を備えることを特徴とするデバイスの製造方法。
【請求項２１】
第１の電圧値を有するアナログ信号を、対応する第２の高い電圧値を有する差動制御信号に変換する制御系と、
個別制御可能素子アレイであって、当該個別制御可能素子アレイに含まれる各個別制御可能素子は、それぞれ対応する前記差動制御信号の受信にもとづいて作動する、個別制御可能素子アレイと、
を備えることを特徴とするパターニング用デバイス。
【請求項２２】
前記制御系は、
前記複数のアナログ信号のそれぞれを受信する複数のピンと、
前記複数のピンのそれぞれに接続された複数の差動増幅器であって、各差動増幅器は前記個別制御可能素子アレイの中の、個別制御可能素子の各列に接続されている複数の差動増幅器と、
を含むことを特徴とする請求項２１に記載のパターニング用デバイス。
【請求項２３】
前記制御系は、それぞれの列において、いずれの行に、対応する差動制御信号を受信させるかを制御するための行アドレス信号を生成するよう構成されることを特徴とする請求項２２に記載のパターニング用デバイス。
【請求項２４】
前記差動増幅器はそれぞれ、シングルステージまたはマルチステージのスイッチドキャパシタ型サンプルホールド増幅回路を含むことを特徴とする請求項２２に記載のパターニング用デバイス。
【請求項２５】
前記シングルステージまたはマルチステージのスイッチドキャパシタ型サンプルホールド増幅回路はそれぞれ、
プッシュプル出力段と、
非線形プッシュプルブースト回路と、
を含むことを特徴とする請求項２２に記載のパターニング用デバイス。
【請求項２６】
前記シングルステージまたはマルチステージのスイッチドキャパシタ型サンプルホールド増幅回路はそれぞれ、
スイッチドキャパシタ部と、
前記スイッチドキャパシタ部に接続されたバイアス電源と、
前記スイッチドキャパシタ部に接続された第１、第２演算増幅器と、
を含むことを特徴とする請求項２３に記載のパターニング用デバイス。
【請求項２７】
前記シングルステージまたはマルチステージのスイッチドキャパシタ型サンプルホールド増幅回路はそれぞれ、さらに、
前記第１、第２演算増幅器それぞれのフィードバックループに接続された第１、第２キャパシタと、
前記フィードバックループのそれぞれに設けられた第１、第２スイッチであって、リセット状態とホールド状態を行き来するよう構成された第１、第２スイッチと、
を含むことを特徴とする請求項２６に記載のパターニング用デバイス。
【請求項２８】
前記パターニング用デバイスはさらに、前記個別制御可能素子それぞれに接続された駆動部を備え、当該駆動部は、
それぞれのゲートに、選択された行選択ラインから制御信号の対応する部分を受ける第１、第２電界効果トランジスタと、
前記第１、第２電界効果トランジスタそれぞれに接続された第１、第２電極と、
前記第１、第２電界効果トランジスタそれぞれと、前記第１、第２電極それぞれの間に接続された第１、第２キャパシタと、
を備え、
前記第１、第２電極は、プログラムモードの間、前記差動制御信号の受信した関連する部分に対応する電荷をストアするよう構成され、
前記第１，第２電極は、露光モードの間、それぞれにストアされた電荷に基づいて、対応する前記個別制御可能素子を移動させるように構成されることを特徴とする請求項２２に記載のパターニング用デバイス。
【請求項２９】
前記パターニング用デバイスは、４つのクアドラントを有し、
４つのクアドラントそれぞれの駆動部の、それぞれの前記第１キャパシタの下面電極は共通に接続され、
４つのクアドラントそれぞれの駆動部の、それぞれの前記第２キャパシタの下面電極は共通に接続されることを特徴とする請求項２８に記載のパターニング用デバイス。
【請求項３０】
前記アレイは少なくとも略１０００万個の個別制御可能素子を有することを特徴とする請求項２１に記載のパターニング用デバイス。
【請求項３１】
前記個別制御可能素子は、ＳｉＧｅ（シリコンゲルマニウム）ミラーを含むことを特徴とする請求項２１に記載のパターニング用デバイス。
【請求項３２】
前記個別制御可能素子は、縦横略８μｍ四方のミラーを含むことを特徴とする請求項３１に記載のパターニング用デバイス。
【請求項３３】
前記個別制御可能素子ごとに対応づけられる第１、第２電極をさらに備え、前記個別制御可能素子それぞれは、２μｓ以内の高速な共振のないミラー位置安定のために、駆動電極を活性化する間、低速立ち上がり・高速減衰の負の二乗余弦パルス信号を受けるバイアス電極を有することを特徴とする請求項３１に記載のパターニング用デバイス。
【請求項３４】
前記パターニング用デバイスはさらに、前記個別制御可能素子アレイおよび前記制御系に接続される検査系を備えることを特徴とする請求項２１に記載のパターニング用デバイス。
【請求項３５】
前記検査系は、前記制御系を検査するように構成されることを特徴とする請求項３４に記載のパターニング用デバイス。
【請求項３６】
前記検査系は、前記個別制御可能素子を検査するように構成されることを特徴とする請求項３４に記載のパターニング用デバイス。
【請求項３７】
前記パターニング用デバイスはさらに、温度センサまたは温度センサアレイを備えることを特徴とする請求項２１に記載のパターニング用デバイス。
【請求項３８】
前記パターニング用デバイスはさらに、複数のバイアス電極を備え、当該複数のバイアス電極はそれぞれ、対応する前記個別制御可能素子のひとつと接続されることを特徴とする請求項２１に記載のパターニング用デバイス。
【請求項３９】
前記バイアス電極は共通に接続されることを特徴とする請求項３８に記載のパターニング用デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、露光装置及びデバイス製造方法に関する。
【背景技術】
【０００２】
露光装置は、所望のパターンを基板または基板の一部に転写する機械である。露光装置は例えばフラットパネルディスプレイや集積回路（ＩＣ）、微細構造を有する他のデバイスの製造に用いられる。通常は例えばマスクまたはレチクルと称されるパターニング用デバイスを使用して、フラットパネルディスプレイ（または他のデバイス）の各層に対応した回路パターンを形成する。このパターンは、基板に塗布された照射感応材料（レジスト）層への像形成により基板（例えばガラスプレート）の全体または一部に転写される。
【０００３】
パターニング手段を使用して、回路パターンではなく例えばカラーフィルタのパターンやドットのマトリックス状配列などの他のパターンを形成する場合もある。パターニング用デバイスは、それぞれ個別に制御可能である素子の配列（以下「個別制御可能素子アレイ」という場合もある）を備えるパターニングアレイをマスクの代わりに備えてもよい。このような方式ではマスクを使用する方式に比べて迅速かつ低コストにパターンを変更することができる。
【０００４】
フラットパネルディスプレイの基板は通常長方形である。この種の基板を露光するための露光装置は、長方形基板の幅全体またはその一部（例えば全幅の半分）をカバーする露光空間を有するように設計される。この露光空間の最下部で基板が走査されるとともに、マスク又はレチクルが基板の走査に同期してビームに対して走査される。このようにして基板にパターンが転写される。露光空間が基板の幅全体をカバーする場合には１回の走査で露光が完了する。露光空間が例えば基板の幅の半分をカバーする場合には、１回目の露光後に横方向に基板を移動させ、通常は基板の残りを露光するための走査をもう一度行う。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
より高い解像度で、より小さな機構を実現するために、非常に多くの、たとえば１０００万程度の個別制御可能素子（Individually controllable element）を備えた露光装置が望まれている。しかしながら、たとえば５００ｎJ／ｂｉｔ程度の、個別制御可能な素子（ビット）当たりに要求される非常に大きなエネルギ（情報量）のせいで、現存の露光装置トランジスタの情報処理能力は非常に低くなっている。露光装置を駆動するために要するシステム全体の電力は、高い入力電圧（たとえば、２０Ｖ以上）のせいで非常に大きくなる。この電力において、非常に多くの個別制御可能素子を制御するために必要な情報を処理する際に装置から発生する熱は、装置にダメージを与え、あるいは破壊するかもしれない。また、現行装置におけるシングルエンドの信号パスアーキテクチャは、個別制御可能素子の動作の解像度および線形性には少なくとも１０ビットが要求されるところ、深刻な制限を与える（たとえば８ビット）。現行装置の２つの４象限（two-quadrant）アーキテクチャは、タイミングマージン、オフセット、ゲイン調節に深刻な制限を与える。現行装置の製造には、高速ＩＣ技術とは相容れない高電圧ＩＣ技術が必要とされる。現行装置の大きなミラーサイズ（たとえば１６×１６μｍ）は、チップあたりのピクセル数を２，０００，０００程度に制限する。アルミミラーを用いると、機械的なメモリ効果（たとえばヒステリシス）の影響を低減するための特別な動作条件が必要となり、機械的な耐用年数や装置のパターンデータの更新レート（たとえば最大更新レートは２ｋＨｚである）に制限が生ずる。さらに、現行装置の多くは、自動セルフテスト、温度測定、一群のミラーに対する特別なアドレス指定モードのための、オンチップの電子機器を有していない。
【０００６】
そこで、より効果的、効率的な露光装置技術および制御処理が必要とされている。
【課題を解決するための手段】
【０００７】
本発明のある態様に係るリソグラフィー装置は、放射系、パターニング用デバイス、および投影系を備える。放射系は、放射ビームを調節するように構成される。パターニング用デバイスは、放射ビームをパターニングするよう構成される。パターニング用デバイスは、制御系および個別制御可能素子アレイを備える。制御系は、第１の電圧値を有するアナログ信号を、対応する第２の高い電圧値を有する差動制御信号に変換する。個別制御可能素子アレイに含まれる各個別制御可能素子は、それぞれ対応する差動制御信号の受信にもとづいて作動する。投影系は、パターニングされたビームを基板のターゲットエリアに投影する。
【０００８】
本発明の別の態様に係る方法は、以下のステップを含む。第１の電圧を有する差動制御信号を、より小さな第２の電圧を有するアナログ信号から生成する。個別制御可能素子アレイのそれぞれ制御素子を、対応する差動制御信号を用いて制御する。放射ビームを個別制御可能素子のアレイを用いてパターニングする。パターニングされたビームを基板上の目標位置に投影する。
【０００９】
本発明のさらに別の態様に係るパターニング用デバイスは、制御系および個別制御可能素子アレイを備える。制御系は、第１の電圧値を有するアナログ信号を、対応する第２の高い電圧値を有する差動制御信号に変換する。個別制御可能素子アレイは、それぞれ対応する差動制御信号の受信にもとづいて作動する。
【００１０】
本発明の更なる実施形態や特徴、効果は、本発明のさまざまな実施形態の構成及び作用とともに添付図面を参照して以下に詳細に説明される。
【発明を実施するための最良の形態】
【００１１】
いくつかの本発明に係る実施の形態について、図面を参照して説明する。図面において、同一の符号は同一または機能的に同等の要素を示すものとする。さらに、符号の最も左の桁はその符号が最初に現れる図面を示している。
【００１２】
以下では特定の構成について説明されるが、これは単に本発明の実施例をわかりやすく説明するためのものにすぎないと理解すべきである。当業者であれば本発明の趣旨を逸脱することなく他の構成を用いることが可能であると理解できよう。また当業者であれば本発明を他の多数の分野にも適用可能であることも明らかであろう。
【００１３】
本明細書に記述されている、「ある実施の形態」、「実施例」などと記される「実施の形態」は、ある特定の特徴、構造、性質を含むが、全ての実施の形態が必ずしもその特定の特徴、構造、性質を含むとは限らない。さらに、それらの語は必ずしも同一の実施の形態を示すとは限らない。さらに、ある特定の特徴、構成、性質がある実施の形態に関連づけて記述される場合に、別の実施の形態に関連するこのような特徴、構成、性質にも影響することは当業者に理解されるところである。
【００１４】
本発明の実施の形態は、ハードウェア、ファームウェア、ソフトウェアあるいはこれらの組み合わせによって実現できる。本発明の実施の形態はまた、マシン読み取り可能な媒体に記録され、プロセッサにより読み出し、実行可能な命令としても実現可能である。マシン読み取り可能な媒体は、マシン（たとえばコンピュータデバイス）により読み出し可能な形式の情報をストアし、転送する機能を含んでもよい。たとえば、マシン読み出し可能な媒体は、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）、磁気ディスク記録媒体、光学記録媒体、フラッシュメモリ装置、電気、光学、音響その他の形式の伝搬信号（たとえば搬送波、赤外線信号、デジタル信号など）などを含む。さらに、ここでのファームウェア、ソフトウェア、ルーチン、命令は、ある動作を実行するものとして記述される。しかしながら、これらの記述は単に便宜的なものであって、これらの動作が、ファームウェア、ソフトウェア、ルーチン、命令等を実行するコンピュータ装置、プロセッサ、コントローラ、その他の装置の結果生ずることは理解されよう。
【００１５】
図１は本発明の一実施形態に係る露光装置１を模式的に示す図である。この装置は、照明光学系ＩＬ、パターニング用デバイスＰＤ、基板テーブルＷＴ、及び投影光学系ＰＳを備える。照明光学系（照明器）ＩＬは放射ビームＢ（例えばＵＶ放射）を調整するよう構成されている。
【００１６】
基板テーブルＷＴは、基板（例えばレジストが塗布された基板）Ｗを支持するよう構成されており、あるパラメタに従って基板を正確に位置決めする位置決め装置ＰＷに接続されている。
【００１７】
投影光学系（例えば屈折投影レンズ光学系）ＰＳは、個別制御可能素子アレイにより変調された放射ビームを基板Ｗの（例えば１つ又は複数のダイからなる）目標部分Ｃに投影するよう構成されている。
本明細書では投影光学系または投影系という用語は、使用される露光光、あるいは液浸露光用液体や真空の利用などの他の要因に関して適切とされるいかなる投影光学系をも包含するよう広く解釈されるべきである。投影光学系には例えば屈折光学系、反射光学系、反射屈折光学系、磁気的光学系、電磁気的光学系、静電的光学系、またはこれらの任意の組み合わせなどが含まれる。以下では「投影レンズ」という用語は、より一般的な用語である投影光学系または投影系という用語と同義に用いられ得る。
【００１８】
照明光学系は、屈折光学素子、反射光学素子、磁気的光学素子、電磁気的光学素子、静電的光学素子、あるいは他の種類の光学素子などの各種の光学素子、またはこれらの組合せを含み、放射ビームの向きや形状、あるいは他の特性を制御するためのものである。
【００１９】
パターニング用デバイスＰＤ（例えばレチクル、マスク、または個別制御可能素子アレイ）はビームを変調する。普通は個別制御可能素子アレイは投影光学系ＰＳに対して位置が固定されるが、あるパラメタに従って正確に位置決めする位置決め装置に接続されていてもよい。
【００２０】
本明細書において「パターニング用デバイス」または「コントラストデバイス」なる用語は、例えば基板の目標部分にパターンを生成する等、放射ビーム断面を変調するのに用い得るいかなるデバイスをも示すよう広く解釈されるべきである。これらのデバイスは静的なパターニング用デバイス（例えばマスクやレチクル）であってもよいし、動的なパターニング用デバイス（例えばプログラム可能な素子の配列）であってもよい。簡単のために本説明のほとんどは動的パターニング用デバイスの観点でなされているが、本発明の範囲を逸脱することなく静的パターニング用デバイスを用いることも可能であるものと理解されたい。
【００２１】
放射ビームに付与されるパターンは、パターンが位相シフトフィーチャあるいはいわゆるアシストフィーチャを例えば含む場合には基板の目標部分に所望されるパターンと厳密に一致していなくてもよい。また、基板に最終的に形成されるパターンは、個別制御可能素子アレイ上に形成されるパターンにどの時点においても一致しないようになっていてもよい。このような事態は、基板の各部に形成される最終的なパターンが所定時間または所定回数の露光の重ね合わせにより形成され、かつこの所定の露光中に個別制御可能素子アレイ上のパターン及び／またはアレイと基板との相対位置が変化する場合に起こりうる。
【００２２】
通常、基板の目標部分に生成されるパターンは、その目標部分に生成されるデバイス例えば集積回路やフラットパネルディスプレイの特定の機能層に対応する（例えばフラットパネルディスプレイのカラーフィルタ層や薄膜トランジスタ層）。パターニング用デバイスの例としては、レチクル、プログラマブルミラーアレイ、レーザダイオードアレイ、ＬＥＤアレイ、グレーティングライトバルブ、及びＬＣＤアレイなどがある。
【００２３】
電子的手段（例えばコンピュータ）によりパターンをプログラム可能であるパターニング用デバイスは、例えば複数のプログラム可能な素子を含むパターニング用デバイス（例えば１つ前の文章に挙げたものではレチクルを除くすべてのものが該当する）であり、本明細書では総称して「コントラストデバイス」と呼ぶこととする。一実施例ではパターニング用デバイスは少なくとも１０個のプログラム可能な素子を備え、または例えば少なくとも１００個、少なくとも１０００個、少なくとも１００００個、少なくとも１００，０００個、少なくとも１，０００，０００個、または少なくとも１０，０００，０００個のプログラム可能な素子を備えてもよい。
【００２４】
プログラマブルミラーアレイは、粘弾性制御層と反射表面とを有するマトリックス状のアドレス指定可能な表面を備えてもよい。この装置の基本的な原理は例えば、反射表面のうちアドレス指定されている区域が入射光を回折光として反射する一方、アドレス指定されていない区域が入射光を非回折光として反射するというものである。適当な空間フィルタを用いることにより、反射光ビームから非回折光を取り除いて回折光だけを基板に到達させるようにすることができる。このようにして、マトリックス状のアドレス指定可能表面にアドレス指定により形成されるパターンに従ってビームにパターンが付与される。
【００２５】
なお代替例として、フィルタにより回折光を取り除いて基板に非回折光を到達させるようにしてもよい。
【００２６】
同様にして回折光学ＭＥＭＳ（微小電気機械システム）デバイスを用いることもできる。一例としては、回折光学ＭＥＭＳデバイスは、入射光を回折光として反射する回折格子を形成するよう変形される複数の反射性のリボン状部位を備える。
【００２７】
プログラマブルミラーアレイの他の例においては、マトリックス状の微小ミラーの配列が用いられる。各微小ミラーは局所的に電界を適宜付与されることによりまたは圧電駆動手段を使用することにより各々が独立に軸周りに傾斜しうる。繰り返しになるが、ミラーはマトリックス状にアドレス指定可能に構成されており、アドレス指定されたミラーは入射する放射ビームをアドレス指定されていないミラーとは異なる方向に反射する。このようにしてマトリックス状のアドレス指定可能なミラーにより形成されるパターンに従って反射ビームにパターンが付与されうる。必要とされるマトリックス状アドレス指定は、適宜の電子的手段を使用して実行することができる。
【００２８】
パターニング用デバイスＰＤの他の例はプログラム可能なＬＣＤアレイである。
【００２９】
露光装置は１つ以上のコントラストデバイスを備えてもよい。例えば、露光装置は、複数の個別制御可能素子アレイを有し、それぞれの素子が互いに独立に制御されるものであってもよい。この構成においては、個別制御可能素子アレイのうちのいくつかのアレイまたはすべてのアレイが少なくとも１つの照明光学系（または照明光学系の一部）を共有していてもよい。斯かるアレイは当該アレイ用の支持構造及び／または投影光学系（または投影光学系の一部）を共有していてもよい。
【００３０】
一実施例としては、図１に示される実施形態のように、基板Ｗは実質的に円形状である。基板Ｗは周縁部にノッチ及び／または平坦部を有していてもよい。一実施例としては、基板は例えば長方形などの多角形形状でもよい。
【００３１】
基板の形状が実質的に円形の場合、基板の直径は少なくとも２５ｍｍであってもよく、または例えば少なくとも５０ｍｍ、少なくとも７５ｍｍ、少なくとも１００ｍｍ、少なくとも１２５ｍｍ、少なくとも１５０ｍｍ、少なくとも１７５ｍｍ、少なくとも２００ｍｍ、少なくとも２５０ｍｍ、または少なくとも３００ｍｍであってもよい。一実施例では、基板の直径は長くても５００ｍｍ、長くても４００ｍｍ、長くても３５０ｍｍ、長くても３００ｍｍ、長くても２５０ｍｍ、長くても２００ｍｍ、長くても１５０ｍｍ、長くても１００ｍｍ、または長くても７５ｍｍである。
【００３２】
基板が例えば長方形などの多角形の場合、基板の少なくとも１辺の長さ、または例えば少なくとも２辺または少なくとも３辺の長さが、少なくとも５ｃｍであってもよく、または例えば少なくとも２５ｃｍ、少なくとも５０ｃｍ、少なくとも１００ｃｍ、少なくとも１５０ｃｍ、少なくとも２００ｃｍ、または少なくとも２５０ｃｍであってもよい。
【００３３】
一実施例では、基板の少なくとも１辺の長さが、長くても１０００ｃｍ、または例えば長くても７５０ｃｍ、長くても５００ｃｍ、長くても３５０ｃｍ、長くても２５０ｃｍ、長くても１５０ｃｍ、または長くても７５ｃｍである。
【００３４】
一実施例においては、基板Ｗはウエハであり、例えば半導体ウエハである。一実施例ではウエハの材料は、Ｓｉ（ケイ素）、ＳｉＧｅ（シリコンゲルマニウム）、ＳｉＧｅＣ（シリコンゲルマニウムカーボン）、ＳｉＣ(炭化ケイ素)、Ｇｅ（ゲルマニウム）、ＧａＡｓ(ガリウムヒ素)、ＩｎＰ（インジウムリン）、ＩｎＡｓ（インジウムヒ素）から成るグループから選択される。一実施例ではウエハはＩＩＩ−Ｖ族化合物半導体ウエハである。一実施例ではウエハはシリコンウエハである。一実施例では基板はセラミック基板である。一実施例では基板はガラス基板である。一実施例では基板はプラスチック基板である。一実施例では基板は（ヒトの裸眼で）透明である。一実施例では基板は有色である。一実施例では基板は無色である。
【００３５】
この基板の厚さは例えば基板材料及び／または基板寸法に応じてある程度変更される。一実施例では、基板の厚さは、少なくとも５０μｍであり、または例えば少なくとも１００μｍ、少なくとも２００μｍ、少なくとも３００μｍ、少なくとも４００μｍ、少なくとも５００μｍ、または少なくとも６００μｍである。一実施例では、基板の厚さは、厚くても５０００μｍ、例えば厚くても３５００μｍ、厚くても２５００μｍ、厚くても１７５０μｍ、厚くても１２５０μｍ、厚くても１０００μｍ、厚くても８００μｍ、厚くても６００μｍ、厚くても５００μｍ、厚くても４００μｍ、または厚くても３００μｍである。
【００３６】
基板は露光前または露光後において例えばトラック（典型的にはレジスト層を基板に塗布し、露光後のレジストを現像する装置）、計測装置、及び／または検査装置により処理されてもよい。一実施例ではレジスト層が基板に設けられる。
【００３７】
投影系は、個別制御可能素子アレイにおけるパターンが基板上にコヒーレントに形成されるように当該パターンの像を形成する。これに代えて投影系は二次光源の像を形成してもよく、この場合個別制御可能素子アレイの各素子はシャッタとして動作してもよい。この場合には投影系は、例えば二次光源を形成し基板上にスポット状に像形成するために、例えばマイクロレンズアレイ（ｍｉｃｒｏ  ｌｅｎｓ  ａｒｒａｙ、ＭＬＡとして知られている）やフレネルレンズアレイなどの合焦用素子のアレイを含んでもよい。一実施例では合焦用素子のアレイ（例えばＭＬＡ）は少なくとも１０個の合焦用素子を備え、または例えば少なくとも１００個、少なくとも１０００個、少なくとも１００００個、少なくとも１００，０００個、または少なくとも１，０００，０００個の合焦用素子を備えてもよい。
【００３８】
一実施例においては、パターニング用デバイスにおける個別制御可能素子の数と合焦用素子のアレイにおける合焦用素子の数とは等しいか、あるいは、パターニング用デバイスにおける個別制御可能素子の数が合焦用素子のアレイにおける合焦用素子の数よりも多い。一実施例では、合焦用素子のアレイにおける１つ以上（例えばたいていは各アレイにつき１０００以上）の合焦用素子は、個別制御可能素子アレイにおける１つ以上（例えば２つ以上、または３つ以上、５つ以上、１０以上、２０以上、２５以上、３５以上、または５０以上）の個別制御可能素子に光学的に連関していてもよい。
【００３９】
一実施例では、ＭＬＡは、少なくとも基板に近づく方向及び遠ざかる方向に例えば１以上のアクチュエータを用いて移動可能である。基板に近づく方向及び遠ざかる方向にＭＬＡを移動させることができる場合には、基板を動かすことなく例えば焦点合わせをすることが可能となる。
【００４０】
図１及び図２に示されるように本装置は反射型（例えば反射型の個別制御可能素子アレイを用いる）である。透過型（例えば透過型の個別制御可能素子アレイを用いる）の装置を代替的に用いてもよい。
【００４１】
露光装置は２つ以上（２つの場合にはデュアルステージと呼ばれる）の基板テーブルを備えてもよい。このような多重ステージ型の装置においては、追加されたテーブルは並行して使用されるか、あるいは１以上のテーブルで露光が行われている間に１以上の他のテーブルで準備工程が実行されるようにしてもよい。
【００４２】
露光装置は、基板の少なくとも一部が「液浸露光用の液体」で覆われるものであってもよい。この液体は比較的高い屈折率を有する例えば水などの液体であり、投影系と基板との間の空隙を満たす。液浸露光用の液体は、例えばパターニング用デバイスと投影系との間などの露光装置の他の空間に適用されるものであってもよい。液浸技術は投影系の開口数を増大させる技術として周知である。本明細書では「液浸」という用語は、基板等の構造体が液体に完全に浸されているということを意味するのではなく、露光の際に投影系と基板との間に液体が存在するということを意味するに過ぎない。
【００４３】
図１に示されるように照明器ＩＬは放射源ＳＯから放射ビームを受け取る。一実施例では、放射源により、少なくとも５ｎｍ、または例えば少なくとも１０ｎｍ、少なくとも１１〜１３ｎｍ、少なくとも５０ｎｍ、少なくとも１００ｎｍ、少なくとも１５０ｎｍ、少なくとも１７５ｎｍ、少なくとも２００ｎｍ、少なくとも２５０ｎｍ、少なくとも２７５ｎｍ、少なくとも３００ｎｍ、少なくとも３２５ｎｍ、少なくとも３５０ｎｍ、または少なくとも３６０ｎｍの波長を有する放射が供される。一実施例では、放射源ＳＯにより供される放射は、長くても４５０ｎｍ、または例えば長くても４２５ｎｍ、長くても３７５ｎｍ、長くても３６０ｎｍ、長くても３２５ｎｍ、長くても２７５ｎｍ、長くても２５０ｎｍ、長くても２２５ｎｍ、長くても２００ｎｍ、または長くても１７５ｎｍの波長を有する。一実施例では、この放射は、４３６ｎｍ、４０５ｎｍ、３６５ｎｍ、３５５ｎｍ、２４８ｎｍ、１９３ｎｍ、１５７ｎｍ、及び／または１２６ｎｍの波長を含む。
【００４４】
例えば光源がエキシマレーザである場合には、光源と露光装置とは別体であってもよい。この場合、光源は露光装置の一部を構成しているとはみなされなく、放射ビームは光源ＳＯから照明器ＩＬへとビーム搬送系ＢＤを介して受け渡される。ビーム搬送系ＢＤは例えば適当な方向変更用ミラー及び／またはビームエキスパンダを含んで構成される。あるいは光源が水銀ランプである場合には、光源は露光装置に一体に構成されていてもよい。光源ＳＯと照明器ＩＬとは、またビーム搬送系ＢＤが必要とされる場合にはこれも合わせて、放射系と総称される。
【００４５】
照明器ＩＬは放射ビームの角強度分布を調整するためのアジャスタＡＤを備えてもよい。一般にはアジャスタＡＤにより、照明器の瞳面における強度分布の少なくとも半径方向外径及び／または内径（通常それぞれ「シグマ−アウタ（σ−ｏｕｔｅｒ）」、「シグマ−インナ（σ−ｉｎｎｅｒ）」と呼ばれる）が調整される。加えて照明器ＩＬは、インテグレータＩＮ及びコンデンサＣＯなどの他の要素を備えてもよい。照明器はビーム断面における所望の均一性及び強度分布を得るべく放射ビームを調整するために用いられる。照明器ＩＬ及び追加の関連構成要素は放射ビームを複数の分割ビームに分割するように構成されていてもよい。例えば各分割ビームが個別制御可能素子アレイにおける１つまたは複数の個別制御可能素子に対応するように構成してもよい。放射ビームを分割ビームに分割するのに例えば二次元の回折格子を用いてもよい。本明細書においては「放射ビーム」という用語は、放射ビームがこれらの複数の分割ビームを含むという状況も包含するが、これに限定されないものとする。
【００４６】
放射ビームＢは、パターニング用デバイスＰＤ（例えば、個別制御可能素子アレイ）に入射して、当該パターニング用デバイスにより変調される。放射ビームはパターニング用デバイスＰＤにより反射され、投影系ＰＳを通過する。投影系ＰＳはビームを基板Ｗの目標部分Ｃに合焦させる。位置決め装置ＰＷと位置センサＩＦ２（例えば、干渉計、リニアエンコーダ、静電容量センサなど）により基板テーブルＷＴは正確に移動され、例えば放射ビームＢの経路に異なる複数の目標部分Ｃをそれぞれ位置決めするように移動される。また、個別制御可能素子アレイ用の位置決め手段が設けられ、例えば走査中にビームＢの経路に対してパターニング用デバイスＰＤの位置を正確に補正するために用いられてもよい。
【００４７】
一実施例においては、ロングストロークモジュール（粗い位置決め用）及びショートストロークモジュール（精細な位置決め用）により基板テーブルＷＴの移動を実現する。ロングストロークモジュール及びショートストロークモジュールは図１には明示されていない。一実施例では基板テーブルＷＴを移動させるためのショートストロークモジュールを省略してもよい。個別制御可能素子アレイを位置決めするためにも同様のシステムを用いることができる。必要な相対運動を実現するために、対象物テーブル及び／または個別制御可能素子アレイの位置を固定する一方、放射ビームＢを代替的にまたは追加的に移動可能としてもよいということも理解されよう。この構成は装置の大きさを小さくするのに役立ち得る。例えばフラットパネルディスプレイの製造に適用可能な更なる代替例として、基板テーブルＷＴ及び投影系ＰＳを固定し、基板Ｗを基板テーブルＷＴに対して移動させるように構成してもよい。例えば基板テーブルＷＴは、実質的に一定の速度で基板Ｗを走査させるための機構を備えてもよい。
【００４８】
図１に示されるように放射ビームＢはビームスプリッタＢＳによりパターニング用デバイスＰＤに向けられるようにしてもよい。このビームスプリッタＢＳは、放射ビームがまずビームスプリッタＢＳにより反射されてパターニング用デバイスＰＤに入射するように構成される。ビームスプリッタを使わずに放射ビームをパターニング用デバイスに入射させるようにすることもできる。一実施例では放射ビームは０度から９０度の間の角度でパターニング用デバイスに入射する。または例えば５度から８５度の間、１５度から７５度の間、２５度から６５度の間、または３５度から５５度の間の角度であってもよい（図１には９０度の例が示されている）。パターニング用デバイスＰＤは放射ビームＢを変調し、再度ビームスプリッタＢＳに向かって戻るように放射ビームＢを反射する。ビームスプリッタＢＳは変調されたビームを投影系ＰＳへと伝達する。しかしながら放射ビームＢをパターニング用デバイスＰＤに入射させ、そのまま更に投影系ＰＳに入射させるという代替的な構成も可能であることも理解されよう。特に透過型のパターニング用デバイスが用いられる場合には図１に示される構成は必要とはされない。
【００４９】
図示の装置はいくつかのモードで使用することができる。
【００５０】
１．ステップモードにおいては、放射ビームに付与されたパターンの全体が１回の照射で目標部分Ｃに投影される間、個別制御可能素子アレイ及び基板は実質的に静止状態とされる（すなわち１回の静的な露光）。そして基板テーブルＷＴがＸ方向及び／またはＹ方向に移動されて、異なる目標部分Ｃが露光される。ステップモードでは露光フィールドの最大サイズによって、１回の静的露光で結像される目標部分Ｃの寸法が制限されることになる。
【００５１】
２．スキャンモードにおいては、放射ビームに付与されたパターンが目標部分Ｃに投影される間、個別制御可能素子アレイ及び基板は同期して走査される（すなわち１回の動的な露光）。個別制御可能素子アレイに対する基板の速度及び方向は、投影系ＰＳの拡大（縮小）特性及び像反転特性により定められる。スキャンモードでは露光フィールドの最大サイズが１回の動的露光での目標部分Ｃの（非走査方向の）幅を制限し、走査移動距離が目標部分の（走査方向の）長さを決定する。
【００５２】
３．パルスモードにおいては、個別制御可能素子アレイは実質的に静止状態とされ、パルス放射源により基板Ｗの目標部分Ｃにパターンの全体が投影される。基板テーブルＷＴが実質的に一定の速度で移動して、ビームＢは基板上を線状に走査させられる。個別制御可能素子アレイ上のパターンは放射系からのパルス間に必要に応じて更新される。パルス照射のタイミングは、基板上の複数の目標部分Ｃが連続して露光されるように調整される。その結果、基板上の１つの短冊状領域にパターンが完全に露光されるようビームＢにより基板Wが走査されることになる。この短冊状領域の露光を順次繰り返すことにより基板Ｗは完全に露光される。
【００５３】
４．連続スキャンモードは基本的にパルスモードと同様である。異なるのは、変調された放射ビームＢに対して基板Ｗが実質的に等速で走査され、ビームＢが基板Ｗ上を走査し露光しているときに個別制御可能素子アレイ上のパターンが更新されることである。個別制御可能素子アレイのパターンの更新に同期させるようにした、実質的に一定の放射源またはパルス放射源を用いることができる。
【００５４】
５．ピクセルグリッド結像モードでは、基板Ｗに形成されるパターンはスポット状の露光を連続的に行うことにより実現される。このモードは図２の露光装置を使用して実現することができる。このスポット状の露光はスポット発生器により形成され、スポット発生器はパターニング用デバイスＰＤに適切に方向付けられて配置されている。スポット状の露光はそれぞれ実質的に同形状である。基板Ｗ上には露光スポットにより最終的に実質的に格子が描かれる。一実施例では、このスポットの寸法は最終的に基板上に描かれる格子のピッチよりも大きいが、毎回の露光時に露光スポットが形成する格子の大きさよりもかなり小さい。転写されるスポットの強度を変化させることによりパターンが形成される。露光照射の合間に各スポットの強度分布が変更される。
【００５５】
上記で記載したモードを組み合わせて動作させてもよいし、モードに変更を加えて動作させてもよく、さらに全く別のモードで使用してもよい。
【００５６】
リソグラフィでは基板上のレジスト層にパターンが露光される。そしてレジストが現像される。続いて追加の処理工程が基板に施される。基板の各部分へのこれらの追加の処理工程の作用は、レジストへの露光の程度によって異なる。特にこの処理は、所与の線量閾値を超える照射量を受けた基板の部位が示す反応と、その閾値以下の照射量を受けた部位が示す反応とが異なるように調整されている。例えば、エッチング工程においては上記の閾値を超える照射量を受けた基板上の区域は、レジスト層が現像されることによりエッチングから保護される。一方、この閾値以下の照射量を受けたレジストは露光後の現像工程で除去され、基板のその区域はエッチングから保護されない。このため、所望のパターンにエッチングがなされる。特に、パターニング用デバイス内の個別制御可能素子は、パターン図形内部となる基板上の区域での露光中の照射量が線量閾値を超えるように実質的に高強度であるように設定される。基板の他の領域は、ゼロまたはかなり低い放射強度を受けるように対応の個別制御可能素子が設定されることにより、線量閾値以下の放射を受ける。
【００５７】
実際には、パターン図形端部での照射量は所与の最大線量からゼロへと急激に変化するわけではない。この照射量は、たとえ図形の境界部分の一方の側への放射強度が最大となり、かつその図形境界部分の他方の側への放射強度が最小となるように個別制御可能素子が設定されていたとしても急激には変化しない。回折の影響により、照射量の大きさは移行領域を介して低下するからである。パターン図形の境界位置は最終的にレジストの現像により形成される。その境界位置は、照射された線量が閾値を下回る位置によって定められる。この移行領域での線量低下のプロファイル、ひいてはパターン図形の境界の正確な位置は、当該図形境界上または近傍に位置する基板上の各点に放射を与える個別制御可能素子の設定により、より正確に制御できるであろう。これは、強度レベルの最大値または最小値を制御するだけではなく、当該最大値及び最小値の間の強度レベルにも制御することによっても可能となるであろう。これは通常「グレイスケーリング」と呼ばれる。
【００５８】
グレイスケーリングによれば、個別制御可能素子により基板に２値の放射強度（つまり最大値と最小値）だけが与えられるリソグラフィーシステムよりも、パターン図形の境界位置の制御性を向上させることができる。一実施例では、少なくとも３種類の放射強度が基板に投影されてもよく、または例えば少なくとも４種類の放射強度でも、少なくとも８種類の放射強度でも、少なくとも１６種類の放射強度でも、少なくとも３２種類の放射強度でも、少なくとも６４種類の放射強度でも、少なくとも１２８種類の放射強度でも、または少なくとも２５６種類の放射強度でもよい。
【００５９】
グレイスケーリングは上述の目的に加えてまたは上述の目的に代えて使用されてもよい。例えば、照射された線量レベルに応じて基板の各領域が２種以上の反応を可能とするように、露光後の基板への処理が調整されていてもよい。例えば、第１の線量閾値以下の放射を受けた基板の部位では第１の種類の反応が生じ、第１の線量閾値以上で第２の線量閾値以下の放射を受けた基板の部位では第２の種類の反応が生じ、第２の線量閾値以上の放射を受けた基板の部位では第３の種類の反応が生じるようにしてもよい。したがって、グレイスケーリングは、基板上での線量のプロファイルが２以上の望ましい線量レベルを有するようにするのに用いることができる。一実施例では、この線量プロファイルは少なくとも２つの所望の線量レベルを有し、または例えば少なくとも３つの所望の線量レベル、少なくとも４つの所望の線量レベル、少なくとも６つの所望の線量レベル、または少なくとも８つの所望の線量レベルを有してもよい。
【００６０】
線量プロファイルの制御は、上述のように基板上の各点が受ける放射強度を単に制御するという方法以外の方法によっても可能である。例えば、基板上の各点が受ける照射量は、各点への露光時間を代替的にまたは追加的に制御することによっても制御することができる。他の例として、基板上の各点は、連続的な複数の露光により放射を受けてもよい。このような連続的複数露光から一部の露光を選択して用いることにより代替的にまたは追加的に各点が受ける照射量を制御することが可能となる。
【００６１】
図２は、本発明に係る露光装置の一例を示す図である。この実施例は例えばフラットパネルディスプレイの製造に用いることができる。図１に示される構成要素に対応するものには図２においても同じ参照符号を付している。また、基板やコントラストデバイス、ＭＬＡ、放射ビームなどについてののさまざまな構成例などを含む上述のさまざまな変形例は同様に適用可能である。
【００６２】
図２に示されるように、投影系ＰＳは、２つのレンズＬ１、Ｌ２を備えるビームエキスパンダを含む。第１のレンズＬ１は、変調された放射ビームＢを受け、開口絞りＡＳの開口部で合焦させる。開口部には他のレンズＡＬを設けてもよい。そして放射ビームＢは発散し、第２のレンズＬ２（例えばフィールドレンズ）により合焦させられる。
【００６３】
投影系ＰＳは、拡大された変調放射ビームＢを受けるように構成されているレンズアレイＭＬＡをさらに備える。変調放射ビームＢの異なる部分はそれぞれレンズアレイＭＬＡの異なる部分を通過する。この変調放射ビームＢの異なる部分はそれぞれ、パターニング用デバイスＰＤの１つ以上の個別制御可能素子に対応している。各レンズは変調放射ビームＢの各部分を基板Ｗ上の点に合焦させる。このようにして基板Ｗ上に照射スポットＳの配列が露光される。図示されているレンズアレイには８つのレンズ１４が示されているだけであるが、レンズアレイは数千のレンズを含んでもよい（パターニング用デバイスＰＤとして用いられる個別制御可能素子アレイについても同様である）。
【００６４】
図３は、本発明の一実施形態に係り、図２のシステムを用いて基板Ｗ上にどのようにパターンが生成されるのかを模式的に示す図である。図中の黒丸は、投影系ＰＳのレンズアレイＭＬＡによって基板に投影されるスポットＳの配列を示す。基板は、基板上での露光が進むにつれて投影系に対してＹ方向に移動する。図中の白丸は、基板上で既に露光されている露光スポットＳＥを示す。図示されるように投影系ＰＳのレンズアレイＭＬＡによって基板に投影された各スポットは基板上に露光スポット列Ｒを形成する。各スポットＳＥの露光により形成される露光スポット列Ｒがすべて合わさって、基板にパターンが完全に形成される。上述のようにこのような方式はよく「ピクセルグリッド結像」と称される。
【００６５】
照射スポットＳの配列が基板Ｗに対して角度θをなして配置されている様子が示されている（基板Ｗの端部はそれぞれＸ方向及びＹ方向に平行である）。これは、基板が走査方向（Ｙ方向）に移動するときに、各照射スポットが基板の異なる領域を通過するようにするためである。これにより、照射スポット１５の配列により基板の全領域がカバーされることになる。一実施例では、角度θは大きくても２０°または１０°であり、または例えば大きくても５°、大きくても３°、大きくても１°、大きくても０．５°、大きくても０．２５°、大きくても０．１０°、大きくても０．０５°、または大きくても０．０１°である。一実施例では、角度θは小さくても０．００１°である。
【００６６】
図４は、本発明の一実施形態において、どのようにしてフラットパネルディスプレイの基板Ｗ全体が複数の光学エンジンを用いて１回の走査で露光されるのかを模式的に示す図である。この例では照射スポットＳの配列ＳＡが８つの光学エンジン（図示せず）により形成される。光学エンジンはチェス盤のように２つの列Ｒ１、Ｒ２に配置されている。照射スポットの配列の端部が隣接の照射スポット配列の端部に（走査方向であるＹ方向において）少し重なるように形成される。一実施例では光学エンジンは少なくとも３列、例えば４列または５列に配列される。このようにして、照射の帯が基板Ｗの幅を横切って延び、１回の走査で基板全体の露光が実現されることとなる。光学エンジンの数は適宜変更してもよい。一実施例では、光学エンジンの数は少なくとも１個であり、または例えば少なくとも２個、少なくとも４個、少なくとも８個、少なくとも１０個、少なくとも１２個、少なくとも１４個、または少なくとも１７個である。一実施例では、光学エンジンの数は４０個未満であり、または例えば３０個未満または２０個未満である。
【００６７】
各光学エンジンは、上述の照明系ＩＬ、パターニング用デバイスＰＤ、及び投影系ＰＳを別個に備えてもよい。あるいは２個以上の光学エンジンが１以上の照明系、パターニング用デバイス、及び投影系の少なくとも一部を共有してもよい。
【００６８】
図５は、本発明に係る制御系ＣＳおよびパターニング用デバイスＰＤを示す。たとえば、パターニング用デバイスＰＤは図１、２に示される露光システムに使用することができる。かわりに、制御系ＣＳはパターニング用デバイスＰＤの一部であってもよい。
【００６９】
基板Ｗに所望のパターンを形成するためには（図１、図２参照）、露光プロセスの各ステージにおいて、パターニング用デバイスＰＤの個別制御可能素子それぞれを、必要な状態に設定する必要がある。したがって、必要な状態を示す制御信号Ｓが、各個別制御可能素子に転送される必要がある。制御系ＣＳは制御信号Ｓを生成する。基板Ｗ上に形成されるべきパターンは露光装置に対して、ＧＤＳＩＩのようなベクトル定義されたフォーマットで供給される。設計情報を各個別制御可能素子に対する制御信号Ｓに変換するために、制御系ＣＳはひとつまたは複数のデータ操作デバイスを備えてもよい。データ操作デバイスは、パターンを示すデータストリームに対する処理ステップを実行するように構成されている。データ操作デバイスは、「データパス」と総称される。
【００７０】
データパスのデータ操作デバイスは以下の機能の少なくとも一つを実行するように構成される。
ベクトル形式の設計情報をビットマップのパターンデータに変換すること；
ビットマップのパターンデータを必要とされる線量マップ（つまり基板上で必要とされる線量のプロファイル）に変換すること；
必要とされる線量マップを各個別制御可能素子用の必要放射強度値に変換すること；及び、
各個別制御可能素子用の必要放射強度値を対応する制御信号に変換すること；
【００７１】
図６、図７は、図５の制御系ＣＳおよびパターニング用デバイスＰＤの別の構成を示す図である。
【００７２】
図６において、制御系ＣＳはアナログの入力信号６０２の対応する一部を受けるピン６００−１〜６００−ｎ（ｎは１より大きい整数）を備える。アナログ信号６０２はシングルエンドの信号であってもよい。ピン６００−１は複数の差動増幅器６０４−１〜６０４−ｍ（ｍは１より大きい整数）と接続されている。同様にピン６００−ｎは複数の差動増幅器６０６−１〜６０６−ｍと接続されている。ある実施例において、ｍ＝５であり、５つの差動増幅器が各ピンに対して接続されている。差動増幅器６０４のそれぞれは、アナログ信号６０２の受信した部分を、差動信号６０８に変換する。同様に差動増幅器６０６のそれぞれは、アナログ信号６０２の受信した部分を、差動信号６１０に変換する。
【００７３】
上述したように、パターニング用デバイスＰＤは個別制御可能素子Ｍ１〜Ｍｚのアレイ（ｚは１より大きな整数である）を備える。個別制御可能素子としてたとえばミラーを利用できる。以下では説明のために、個別制御可能素子が回転ミラーである場合について検討する。ある実施例においてアレイは、２６００列×１０５０行、全体で１０００万個のミラーＭを有するクアドラント（quadrant）を４つ備える。
【００７４】
以下の説明では、すべての差動増幅器がどのようにしてパターニング用デバイスＰＤと相互作用するかを示す例として、ピン６００−ｎと接続される差動増幅器６０６−１および６０６−２についてのみ検討する。各差動増幅器６０６は、パターニング用デバイスＰＤの各クアドラントのひとつの列と接続されている。したがって、上記例においては４つのクアドラントのそれぞれ２６００列に対して、約１０，０００個の差動増幅器６０６が設けられる。差動増幅器６０６−１とパターニング用デバイスＰＤの間の各信号パスは、キャパシタの組６１２−１〜６１２−ｚを備える。キャパシタ６１２の個数は、パターニング用デバイスＰＤの列ごとの、行１〜Ｚの個数に対応している（同様に、差動増幅器６０６−２およびパターニング用デバイスＰＤの間の各信号パスは、キャパシタの組６１４−１〜６１４−ｚを備える）。
【００７５】
図７において、差動列ライン（６１０−１、６１０−２）それぞれに対して、その制御入力（ゲート）が行選択ライン（Ｒｏｗｚ）のひとつに接続されるスイッチ７４４、７４６が、差動列ライン（６１０−１、６１０−２）とｚ個の制御可能素子のひとつの制御電極との間に設けられている。たとえばスイッチ７４４、７４６は以下に説明するように利用されるＭＯＳトランジスタなどのトランジスタであってもよい。トランジスタ７４４、７４６のゲートは、行選択ラインと接続されており、それらのソースはキャパシタＣｈＡおよびＣｈＢの電極と接続される。各行選択ライン（図６、７では符号なし）上の行選択ライン信号３は、現在生成されている信号６１０を各列のうち１〜ｚのいずれの行アドレスに受けさせるかを制御するために利用される。
【００７６】
さらに図７および図６において、パターニング用デバイスＰＤの各ミラーＭは、以下で詳細に説明するように放射源ＳＯの各パルスの間に（図１、図２参照）プログラムされる必要がある。したがって、たとえばピン６００−ｎは各パルスの間に、５２５０個のアナログ信号６０２を受信する必要がある。５２５０個の信号６０２は、５つの差動増幅器６０６に均一に分配される。したがって各差動増幅器６０６は１０５０個のアナログ信号６０２を受ける。これらのアナログ信号は、その差動増幅器６０６に対応するパターニング用デバイスＰＤの各列の１０５０個のミラーに対応するものである。上述したように、ＮＭＯＳスイッチ７４４および７４６のゲート上の行選択信号は、ある時刻においてどのミラーＭが差動信号６１０を受信するかを制御する。信号６１０の伝送はミラーＭ−１からＭ−ｚまで順に行われる。上述の例では、６ｋＨｚの放射源ＳＯを用いる場合、各差動増幅器６０６は、新たなアナログ信号６０２（すなわちパターンデータ）によって、６ＭＨｚ（１０５０個のミラーＭをプログラムする必要があるため、パルス周期の１０５０倍となる）で更新される必要がある。またピン６００−ｎは、それぞれが５つの差動増幅器６０６にアナログ信号６０２を送信する必要があるため、略３０ＭＨｚの速度で更新される必要がある。これは、各信号６０２を略３０ｎｓでサンプリングすることと同等である。
【００７７】
図７には、パターニング用デバイスＰＤの各ミラーＭを駆動する差動増幅器７０６および駆動回路７２０の構成例が示される。差動増幅器７０６は、第１、第２スイッチドキャパシタシステム７２２、７２４と、第１、第２増幅システム７２６、７２８を含む。
【００７８】
第１スイッチドキャパシタシステム７２２は、スイッチ７３０、７３２の間に設けられたキャパシタＣｓ１を備える。スイッチ７３０、７３２は、サンプリングノードＳ１に接続した状態とホールドノードＨ１に接続した状態との間を遷移する。同様に第２スイッチドキャパシタシステム７２４はスイッチ７３４、７３６の間に設けられたキャパシタＣｓ２を備える。スイッチ７３４、７３６は、サンプリングノードＳ２に接続した状態とホールドノードＨ２に接続した状態との間を遷移する。第１、第２スイッチドキャパシタシステム７２２、７２４はアナログ入力ノード７３８およびバイアス源ＶＢ１に接続されている。
【００７９】
第１増幅システム７２６は、反転端子と出力端子の間にフィードバック経路を有する演算増幅器ＯＡ１を含み、このフィードバック経路はキャパシタＣｈ１およびスイッチ７４０を含んでいる。スイッチ７４０は、反転端子に接続されているホールドノードＨ３と、出力端子に接続されているリセットノードＲ１との間を移動する。
【００８０】
第２増幅システム７２８は、反転端子と出力端子の間にフィードバック経路を有する演算増幅器ＯＡ２を含む。このフィードバック経路はキャパシタＣｈ２およびスイッチ７４２を含んでいる。スイッチ７４２は、反転端子に接続されているホールドノードＨ４と、出力端子に接続されているリセットノードＲ２との間を移動する。
【００８１】
演算増幅器ＯＡ１、ＯＡ２の両方の非反転端子は、バイアス源Ｖｂ２と接続される。サンプルノードＳ１、Ｓ２は共通に接続されており、ホールドノードＨ１、Ｈ２、Ｈ３およびＨ４も同様である。
【００８２】
上述のように、複数のキャパシタは演算増幅器ＯＡ１、ＯＡ２の出力とそれぞれ接続される（図６のキャパシタ６１２、６１４のように、また図７では一例として実体のないひとつのキャパシタが示される）。回路７２０の外部に示されるが、これらのキャパシタは演算増幅器ＯＡ１、ＯＡ２の出力端子に直接接続されずに、制御入力（ゲート）が行選択信号（Ｒｏｗｚ）のひとつと接続されるスイッチ７４４および７４６それぞれを介して接続されることを理解すべきである。ここで、スイッチ７４４、７４６は各列のうち、ある時刻においてどの行が差動信号６０８、６１０を受信するのかを制御するために利用される。
【００８３】
駆動回路７２０は第１、第２電界効果トランジスタ７４４、７４６（たとえばＮ型ＦＥＴ）と、第１、第２キャパシタＣｈＡ、ＣｈＢと、第１、第２電極７４８、７５０を備える。第１トランジスタ７４４、キャパシタＣｈＡ、電極７４８は、差動信号６０８／６１０の第１の部分（正または負の部分の一方）を処理し、記憶し、利用する一方、第２トランジスタ７４６、キャパシタＣｈＢ、電極７５０は、差動信号６０８／６１０の第２の部分（正または負の部分の他方）を処理し、記憶し、利用する。ミラーＭは、バイアス源（不図示）を用いてバイアスされるバイアス電極部７５２を含む。
【００８４】
ある実施例において、ひとつのクアドラント内のすべての駆動システム７２０の第１キャパシタＣｈＡのすべての下部電極は共通に接続されてもよく、ひとつのクアドラント内のすべての駆動システム７２０の第２キャパシタＣｈＢのすべての下部電極は共通に接続されてもよく、パターニング用デバイスＰＤ上のすべてのミラーからのすべてのバイアス電極７５２は共通に接続されてもよい。この構成では、共通接続されるすべての要素のセット（組）は、単一の対応するバイアス源によってバイアスされてもよい。
【００８５】
第１のステージでは、演算増幅器ＯＡ１、ＯＡ２は無効である。このステージでは、演算増幅器ＯＡ１、ＯＡ２の出力は無効である（すなわち非アクティブのハイインピーダンス出力を有している）。第１、第２キャパシタシステム７２２、７２４のキャパシタＣｓ１、Ｃｓ２は、交互にアナログ入力６０２およびバイアス源ＶＢ１に接続される。アナログ入力信号６０２は略０〜２Ｖの範囲、たとえば１．６６７Ｖであり、バイアス源ＶＢ１はこの電圧のミッドレンジの、たとえば１Ｖであってもよい。交互の時間期間において、第１、第２システム７２２、７２４のキャパシタＣｓ１、Ｃｓ２には電荷が蓄えられる。したがって、それぞれの時間期間において、スイッチ７３０／７３２とスイッチ７３４／７３６は、サンプリングノードＳ１、Ｓ２またはホールドノードＨ１、Ｈ２の一方に、互いに反対となるように接続する。スイッチ７４０、７４２はリセット端子Ｒ１、Ｒ２にそれぞれ接続し、その結果キャパシタＣｈ１、Ｃｈ２が放電される。増幅器ＯＡ１、ＯＡ２から切断されるとき、キャパシタＣｈ１、Ｃｈ２は増幅器ＯＡ１、ＯＡ２の出力電圧の値を有意に変化させないように構成される。
【００８６】
続くステージにおいて、スイッチ７３０、７３２、７３４、７３６、７４０、７４２は、それまで接続されていたノードから反対のノードに遷移し、キャパシタＣｓ１、Ｃｓ２、Ｃｈ１、Ｃｈ２を反対の状態とする。増幅器ＯＡ１、ＯＡ２は依然として無効であるが、キャパシタＣｓ１、Ｃｓ２のうち充電された方からの電荷が、キャパシタＣｈ１およびＣｈ２に分配される。キャパシタＣｈ１をキャパシタＣｓおよびＣｈ２と直列に、列ラインに並列に接続すると、列キャパシタ１２／６１４上の列電圧がわずかに変化する。しかしながら、キャパシタＣｈ１、Ｃｈ２は列キャパシタ６１２／６１４の容量に比べて大きな（たとえば１０％程度）容量を有しているため、全体としては影響しない。
【００８７】
続くステージにおいて、増幅器ＯＡ１、ＯＡ２はオンとなり、それらの出力ノードは有効となる。増幅器ＯＡ１、ＯＡ２は演算増幅器であるから、それらの反転端子および非反転端子は、たとえばバイアス源ＶＢ２（たとえばオフセット電圧）によって同じ入力を有する。バイアス源ＶＢ２の電圧は３Ｖ程度である。この段階で、たとえばバイアス源ＶＢ２に対して、キャパシタＣｈ１、Ｃｈ２の一方は正の電荷を保持する一方、キャパシタＣｈ１、Ｃｈ２の他方は負の電荷を保持する。このステージにおいて、これらの正負の電荷は、差動信号６０８／６１０を形成し、パターニング用デバイスＰＤの各列または各行のそれぞれの駆動回路７２０に転送される。
【００８８】
駆動回路７２０はパルスプログラミングまたはパルス露光の２つのステージのいずれかで動作する。プログラミング段階では、ＦＥＴ７４４、７４６が行１から行ｚまで順々にオンし、ミラー電極と対応するキャパシタＣｈＡおよびＣｈＢの電極を増幅器ＯＡ１、ＯＡ２の差動出力と接続する。差動信号６０８／６１０はＦＥＴ７４４，７４６を介して転送され、それぞれキャパシタＣｈＡ、ＣｈＢにストアされる。電極７４８、７５０それぞれは、ストアされた電圧によってバイアスされる。しかしながら、電極７５２に印加される３Ｖバイアス（基準レベル）に対して、信号２ａは正、信号２ｂは負であるから（キャパシタＣｈＡ、ＣｈＢにストアされる差動信号）、ミラーＭはプログラミングモードの間、動作しない。
【００８９】
露光モードでは、ＦＥＴ７４４，７４６はオフし、−２０〜−３０Ｖ程度の負のバイアス信号５がバイアス電極７５２に印加される。信号５がバイアス電極７５２に印加されると、キャパシタＣｈＡ、ＣｈＢおよびバイアス電極７５２それぞれの電荷によって、電極７４８と７５０の電位値がある絶対値となるため、ミラーＭが作動し始める。しかしながら、ミラーＭの回転は  パターニング用デバイスの全てのミラーがプログラムされるまで実行されない。
【００９０】
露光段階において、場合によっては、キャパシタＣｈＡ、ＣｈＢの上面電極の電圧が、負のバイアス信号５の印加によって変化し始めるかもしれない。しかし、この変化量は予測可能であり計算することができる。補償するために、正の同じ形状の、スケーリングされた補償電圧をキャパシタＣｈＡ、ＣｈＢの下面電極に印加してもよい。
【００９１】
プログラムした回転位置にミラーＭをきわめて高速に安定化する必要があるが、このためには後述の図１１に示されるある形状のバイアス信号５が利用される。これによって、さらにはミラーＭの所望の位置への移動中の共振を低減することも可能となる。
【００９２】
さらに、キャパシタＣｈＢを０Ｖに保持しつつ、キャパシタＣｈＡの電荷をある正の値間で増加させるために、キャパシタＣｈＡの下面電極に対して正のバイアスを印加すると、あるいはその逆によって、キャパシタＣｈＡ、ＣｈＢにストアされる差動電圧が再度シングルエンドに変換される。この操作によって、ミラーＭは±最大距離の範囲ではなく、０から±２最大距離の範囲で可動となり、すなわち非対称動作が可能となる。
【００９３】
露光開始に先立ち（たとえば１パルス前に）、数μｓの間、ミラーＭの位置が安定していることが望まれる。これは電極７５２をバイアスする低速立ち上がり・高速減衰の信号５を用いることにより実現され、この信号はミラーＭの固有振動数または共振周波数を励起せずに、ミラーＭの回転を制御するために利用される。
【００９４】
パターニング用デバイスＰＤの更新レートは、放射源ＳＯのパルスレートが６ｋＨｚのとき６ｋＨｚであり、したがって各周期は１６７μｓである。このうちのおよそ１０μｓが露光段階に関連する。光パルスの前においては、ミラーＭは安定化されている必要があるが、次のレーザパルスまでは比較的長い時間があるため、パルスの後は、ミラーＭはリンギングや振動を有してもよい。
【００９５】
図７において、グラフ１ａ、１ｂは、ある時間期間中に、差動増幅器７０６を用いてアナログ入力電圧６０２から生成された差動電圧６０８の一例を示す。グラフ２ａ、２ｂはある時間期間における電極７４８、７５０それぞれのバイアス電圧の一例を示す。グラフ３はある時間期間における行選択電圧の一例を示す。グラフ４ａ、４ｂは、ある時間期間におけるキャパシタＣｈＡ、ＣｈＢの下面電極の電圧の一例を示す。グラフ５は、ある時間期間におけるバイアス電極７５２の電圧の一例を示す。
【００９６】
図８は、図５の制御系ＣＳの差動増幅部８０６の別の構成を示す図である。上述した図７と同一の符号を有する構成要素は、同一または同等の機能を有するものとする。ただしこの変形例では、差動増幅器７０６と比較すると、差動増幅器８０６から第１スイッチドキャパシタ部７２２が除かれている。これによって、第２スイッチドキャパシタ部７２４に接続されるアナログ入力およびバイアス源にもとづいて、準差動入力信号（quasi differential input signal）を入力することが可能となる。ダブルサンプルホールドは、いわゆるインタリーブ入力サンプリングを可能とする。インタリーブ入力サンプリングが不要な場合、入力サンプラの一方を省略できる。
【００９７】
図９は、差動増幅器、たとえば差動増幅器６０４、６０６、７０６および（または）８０６の入力信号Ｖｉｎおよび出力信号Ｖｏｕｔ＋、Ｖｏｕｔ−の波形を示す。
【００９８】
図１０は、本発明に係るタイミングチャートである。上述のように、各ピン６００は５つの差動増幅器を介して、パターニング用デバイスＰＤのアレイの５つの列に接続されている。同図の最上の信号は、セット信号である。セット信号はデジタルのステートマシンから出力される。続く一群の情報は、上述の複数ステージのスイッチドキャパシタサンプルホールドシステムを用いて実行される複数ステージのサンプリングを示す。５つの信号が１シーケンスを形成する。
サンプル１ａ、１ｂ：  サンプル１ａ：  増幅器１の第１入力サンプラがサンプリングを行う。サンプル１ｂ：  増幅器１の第２入力サンプラがサンプリングを行う。２ａ，２ｂ〜４ａ、４ｂについても同様である。しかし増幅器５はひとつの入力サンプラのみを利用する。かかる下にダイアグラムが示される。出力イネーブルがアクティブとなるとき、増幅器の出力は、所望の電圧となる。次いで各ピン６００に接続される第１〜第５差動増幅器の出力である。この下に、図は演算増幅器ＯＡ１、ＯＡ２がオンしてアクティブとなり、キャパシタＣｈ１、Ｃｈ２が受信した値をホールドことを示す。次に増幅器ＯＡ１、ＯＡ２がオフするがリセットされず、その結果、ホールド容量として機能するキャパシタＣｈ１、Ｃｈ２および、列ラインの配線キャパシタ（６１２）上にストアされた値が依然有効であることを示す。
【００９９】
図１１は、本発明に係る、バイアス電極７５２に対して用いられる低速立ち上がり・高速減衰の二乗余弦（raised cosine）バイアス信号を示す。
【０１００】
上述のひとつ、あるいは複数の実施の形態において、以下の特徴のひとつまたは複数が実現される。
【０１０１】
制御系ＣＳおよびパターニング用デバイスＰＤの信号パスは完全差動であり、その結果パターニング用デバイスＰＤの消費電力を低減でき、露光システムの消費電力を低減でき、高解像度およびリニアリティの改善が実現できる。
【０１０２】
差動増幅器６０４、６０６、７０６、８０６の少なくともひとつは、低電圧シングルエンド入力電圧、すなわちアナログ信号６０２を、たとえば略１０Ｖの差動ミラー制御電圧６０８／６１０（たとえば略７Ｖの増幅器の電源の場合）に変換することができる。
【０１０３】
差動増幅器６０４、６０６、７０６、８０６の少なくともひとつは、ミラー電圧の利用可能なチャージアップ時間を最大化することができ、その結果、消費電力を大幅に低減できる。
【０１０４】
チャージアップ時間の最大化は、外部および内部のタイミングをデカップリングすることにより実現される。アナログ入力ピン６００は、クアドラントごとの行の数と、乗算係数と、ミラーの更新レートの積と等しいレートで行われる更新ごとにサンプリングされる。ダブルサンプルホールド動作を用いると、出力の更新レートを低くすることができる（おおよそ、ピンの更新レートを乗算係数−１で除した値となる）。チャージアップ時間は、５つの差動増幅器を含む各グループの１〜４番目の差動増幅器においてダブル入力サンプラを利用することにより最大化される。これはたとえば図１０のタイムチャートから読み取ることができる。
【０１０５】
差動増幅器６０４、６０６、７０６、８０６の少なくともひとつは、高い出力電流駆動能力を有し、きわめて小さなバイアス電流を必要とする高効率出力段を備えもよい。たとえば高効率出力段は、小さな電流でバイアスされるプッシュプルＡ級出力段（すなわち、常に電流が流れており、出力電流がいかなるときもゼロラインとならない出力段）、および大信号遷移で動作する高非線形Ｃ級プッシュプル電流増幅回路（すなわち、小さな出力電力において利得が低く、出力電力が増加すると利得が改善される回路）を含む。増幅器の出力は、Ａ級出力段（およびその入力ドライバ）のみのバイアス電流を遮断することにより、オフ（ハイインピーダンス）となってもよい。
【０１０６】
ある実施例において、１０００万画素の小型ＳｉＧｅ（シリコンゲルマニウム）ミラーＭ（たとえば８×８μｍ）がパターニング用デバイスＰＤの個別制御可能素子アレイとして利用できる。ミラーＭは高い共振周波数を有し（これにより高速な安定化が実現できる）、ヒステリシスを有さず、長い機械的な寿命を有してもよい。
【０１０７】
図１１に示されるように、ミラーバイアス電極７５２に対し低速立ち上がり・高速減衰の負の二乗余弦パルス５を用いることにより、高速な、共振のないミラーの位置の安定化（たとえば略２μｓ内に略０．０５％）が実現できる。
【０１０８】
上述のように、キャパシタＣｈＡ、ＣｈＢの一方もしくは両方の下面電極に同様の形状の正のパルスを印加することにより、レンジプログラミング（−ｍａｘ／２〜＋ｍａｘ／２あるいは０〜±２ｍａｘ）と同様に、オフセットおよび利得の補償が実現できる。さらに上述のように、すべてのミラーバイアス電極７５２を接続することにより、ミラーバイアス電極７５２をすべてのクアドラントに対して共通としてもよい。キャパシタＣｈＡ、ＣｈＢの下面電極は各クアドラントに対して利用でき、クアドラントごとの利得およびオフセットのキャリブレーションが提供される。
【０１０９】
ある実施例において、リードバックアナログデジタルコンバータを有し、増幅器の入力への電圧印加、ホールドキャパシタの下面電極への電圧印加を行うパターニング用デバイスＰＤの内部に検査システムを実装し、増幅器の入力からホールドキャパシタの下面電極に至る完全にアナログ信号の経路の検査を容易にしてもよい。テストパターンがストアされ、読み込まれるパターニング用デバイスは（光学的な）ＭＥＭＳ検査を容易にする。パターニング用デバイスＰＤに温度分布を測定するために温度センサを設ければ、温度制御手段が提供される。
【０１１０】
一部上述したように、差動増幅器６０４、６０６、７０６、８０６の少なくともひとつ、または複数を用いることにより、以下のことが可能となる。すなわち、１ビット当たりに要求されるエネルギーとして、５００ｎＷ／ｂｉｔを必要としていた従来のシステムと比較して、１／２５０００分倍の小さなエネルギー（略２０ｐＪ／ｂｉｔ）が実現でき、その結果、６００Ｇｂｉｔ／ｓの処理に対する消費電力はわずか１２Ｗとなる。これは低電圧ミラー、低電圧ＣＭＯＳおよびオンチップのシングルエンド−差動信号変換によって実現される。低アナログ入力電圧６０２（略２Ｖより小さい）を用いることにより、パターニング用デバイスＰ全体の電力および必要とされるシステム全体の電力が低減される。個々のミラーをプログラムするための更新レートは、従来のシステムと比べて３倍高い６ｋＨｚが達成され、これはミラーをクラースター化してプログラミングする場合よりも高い。高速な共振を抑制したミラー安定化は略２μｓより短い期間で達成される。略８ビットを実現していた従来の装置に比べて、１０ビットに及ぶ改善された解像度および線形性が達成される。パターニング用デバイスＰＤは、たとえば略８Ｖより小さな低電圧の、高速ＣＭＯＳおよびオンチップシングルエンドＩＣプロセスを用いて製造できる。パターニング用デバイスは複数の動作モード（たとえばクラスター化されたミラー）で動作するように構成され、ミラーの回転範囲は０〜ｍａｘ、−１／２ｍａｘ〜＋１／２ｍａｘ、０〜−／＋２ｍａｘでプログラムすることができる。パターニング用デバイスＰＤは４つの同等なクアドラントを含んでよく、それぞれが個別に、タイミング、ミラーゲイン、オフセットを補償してもよい。パターニング用デバイスＰＤは内部の温度プロファイル測定を実行する機能を有してもよい。
【０１１１】
差動増幅器６０４、６０６、７０６、８０６の少なくともひとつを用いることにより、従来のシステムよりも実質的に消費電力を低減できる。なぜなら、差動増幅器および差動信号システムは一般的にシングルエンドシステムの入力電圧の１／２しか必要としないからである。これは、差動システムでは差動信号によって２倍の電圧が実現できることによる。入力電圧の値の１／２倍の電圧を利用すれば、同様の従来の装置に比べて１／４の消費電力が実現できる。したがって差動出力信号は１／２の電力削減が実現できる。
【０１１２】
図１２は本発明に係る方法１２００のフローチャートを示す。ステップ１２０２において、第１の電圧を有する差動制御信号が、より小さな第２の電圧を有するアナログ信号にもとづいて生成される。ステップ１２０４において、個別制御可能素子アレイのそれぞれ制御素子が、対応する差動制御信号によって制御される。ステップ１２０６において、照射ビームが個別制御可能素子アレイを用いてパターニングされる。ステップ１２０８において、パターニングされたビームが基板の目標位置に投影される。
【０１１３】
本説明においては露光装置の用途を特定の装置（例えば集積回路やフラットパネルディスプレイ）の製造としているが、ここでの露光装置は他の用途にも適用することが可能であるものと理解されたい。他の用途としては、集積回路や光集積回路システム、磁区メモリ用ガイダンスおよび検出パターン、フラットパネルディスプレイ、液晶ディスプレイ（ＬＣＤ）、薄膜磁気ヘッド、微小電気機械素子（ＭＥＭＳ）、ＬＥＤなどの製造に用いることが可能であり、これらに限られない。また、例えばフラットパネルディスプレイに関しては、本発明に係る装置は、例えば薄膜トランジスタ層及び／またはカラーフィルター層などのさまざまな層の製造に用いることができる。
【０１１４】
ここでは特に光学的なリソグラフィーを本発明に係る実施形態に適用したものを例として説明しているが、本発明は例えばインプリントリソグラフィーなど文脈が許す限り他にも適用可能であり、光学的なリソグラフィーに限られるものではない。インプリントリソグラフィーでは、パターニング用デバイスのトポグラフィーが基板に生成されるパターンを決める。パターニング用デバイスのトポグラフィーが基板に塗布されているレジスト層に押し付けられ、電磁放射や熱、圧力、あるいはこれらの組み合わせによってレジストが硬化される。レジストが硬化されてから、パターニング用デバイスは、パターンが生成されたレジストから外されて外部に移動される。
【０１１５】
［結語］
本発明の種々の実施例を上に記載したが、それらはあくまでも例示であって、それらに限定されるものではない。本発明の精神と範囲に反することなく種々に変更することができるということは、関連技術の当業者には明らかなことである。本発明の範囲と精神は上記で述べた例示に限定されるものではなく、請求項とその均等物によってのみ定義されるものである。
【０１１６】
「課題を解決する手段」及び「要約書」の項ではなく「発明の詳細な説明」の項が請求項を解釈するのに使用されるように意図されている。「課題を解決する手段」及び「要約書」の欄は本発明者が考えた本発明の実施例の１つ以上を示すものであるが、すべてを説明するものではない。よって、本発明及び請求項をいかなる形にも限定するものではない。
【図面の簡単な説明】
【０１１７】
【図１】本発明の各実施形態に係る露光装置を示す図である。
【図２】本発明の各実施形態に係る露光装置を示す図である。
【図３】図２に示される本発明の実施形態により基板にパターンを転写する１つのモードを示す図である。
【図４】本発明の一実施形態に係る光学エンジンの配置を示す図である。
【図５】本発明に係る制御系および露光装置を示す図である。
【図６】図５の制御系および露光装置の一部分の別の構成を示す図である。
【図７】図５の制御系および露光装置の一部分の別の構成を示す図である。
【図８】図５の制御系の差動増幅器の部分の別の構成を示す図である。
【図９】図７の差動増幅器の入力、出力信号を示す図である。
【図１０】本発明のタイミングダイアグラムを示す図である。
【図１１】本発明の低速立ち上がり・高速減衰の二乗余弦バイアス信号を示す図である。
【図１２】本発明に係る方法を示すフローチャートである。
【符号の説明】
【０１１８】
ＣＳ…制御システム、ＰＤ…パターニング用デバイス、Ｗ…基板、Ｓ…制御信号、ＳＯ…放射源、１…露光装置、１２…列キャパシタ、１４…レンズ、１５…照射スポット、６００…アナログ入力ピン、６０２…アナログ入力信号、６０４…差動増幅器、６０６…差動増幅器、６０８…差動ミラー制御電圧、６１０…差動信号、６１２…キャパシタ、６１４…キャパシタ、６２０…駆動回路、７０６…差動増幅器、７２０…駆動回路、７２２…第１スイッチドキャパシタシステム、７２４…第２スイッチドキャパシタシステム、７２６…第１増幅システム、７２８…第２増幅システム、７３０…スイッチ、７３４…スイッチ、７３８…アナログ入力ノード、７４０…スイッチ、７４２…スイッチ、７４４…スイッチ、７４４…トランジスタ、７４４…第１トランジスタ、７４６…第２トランジスタ、７４８…第２電極、７５０…電極、７５２…バイアス電極、８０６…差動増幅器、８０６…差動増幅部、Ｃｈ１…キャパシタ、Ｃｈ２…キャパシタ、Ｃｓ１…キャパシタ、Ｃｓ２…キャパシタ、Ｈ１…ホールドノード、Ｈ２…ホールドノード、Ｈ３…ホールドノード、Ｈ４…ホールドノード、ＩＦ２…位置センサ、Ｌ１…レンズ、Ｌ１…第１のレンズ、Ｌ２…第２のレンズ、Ｍ１…個別制御可能素子、ＯＡ１…演算増幅器、ＯＡ２…演算増幅器、Ｒ１…リセットノード、Ｒ２…リセットノード、Ｓ１…サンプリングノード、Ｓ２…サンプリングノード、ＶＢ１…バイアス源、ＶＢ２…バイアス源。
【図１】
2008009431.tif 000003
【図２】
2008009431.tif 000004
【図３】
2008009431.tif 000005
【図４】
2008009431.tif 000006
【図５】
2008009431.tif 000007
【図６】
2008009431.tif 000008
【図７】
2008009431.tif 000009
【図８】
2008009431.tif 000010
【図９】
2008009431.tif 000011
【図１０】
2008009431.tif 000012
【図１１】
2008009431.tif 000013
【図１２】
2008009431.tif 000014
【手続補正書】
【提出日】平成19年7月30日(2007.7.30)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
放射ビームを調節するように構成された放射系と、
前記放射ビームをパターニングするよう構成されたパターニング用デバイスと、
パターニングされたビームを基板のターゲットエリアに投影する投影系と、
を備え、前記パターニング用デバイスは、
第１の電圧値を有するアナログ信号を、対応する第２の高い電圧値を有する差動制御信号に変換する制御系と、
個別制御可能素子アレイであって、当該個別制御可能素子アレイに含まれる各個別制御可能素子は、それぞれ対応する前記差動制御信号の受信にもとづいて作動する、個別制御可能素子アレイと、
を含むことを特徴とするリソグラフィー装置。
【請求項２】
前記制御系は、
前記複数のアナログ信号のそれぞれを受信する複数のピンと、
前記複数のピンのそれぞれに接続された複数の差動増幅器であって、各差動増幅器は前記個別制御可能素子アレイの中の、個別制御可能素子の各列に接続されている複数の差動増幅器と、
を含むことを特徴とする請求項１に記載のリソグラフィー装置。
【請求項３】
前記制御系は、それぞれの列において、いずれの行に、対応する差動制御信号を受信させるかを制御するための行アドレス信号を生成するよう構成されることを特徴とする請求項２に記載のリソグラフィー装置。
【請求項４】
前記差動増幅器はそれぞれ、シングルステージまたはマルチステージのスイッチドキャパシタ型サンプルホールド増幅回路を含むことを特徴とする請求項２に記載のリソグラフィー装置。
【請求項５】
前記シングルステージまたはマルチステージのスイッチドキャパシタ型サンプルホールド増幅回路はそれぞれ、
プッシュプル出力段と、
非線形プッシュプルブースト回路と、
を含むことを特徴とする請求項２に記載のリソグラフィー装置。
【請求項６】
前記シングルステージまたはマルチステージのスイッチドキャパシタ型サンプルホールド増幅回路はそれぞれ、
スイッチドキャパシタ部と、
前記スイッチドキャパシタ部に接続されたバイアス電源と、
前記スイッチドキャパシタ部に接続された第１、第２演算増幅器と、
を含むことを特徴とする請求項３に記載のリソグラフィー装置。
【請求項７】
前記シングルステージまたはマルチステージのスイッチドキャパシタ型サンプルホールド増幅回路はそれぞれ、さらに、
前記第１、第２演算増幅器それぞれのフィードバックループに接続された第１、第２キャパシタと、
前記フィードバックループのそれぞれに設けられた第１、第２スイッチであって、リセット状態とホールド状態を行き来するよう構成された第１、第２スイッチと、
を含むことを特徴とする請求項６に記載のリソグラフィー装置。
【請求項８】
前記パターニング用デバイスはさらに、前記個別制御可能素子それぞれに接続された駆動部を備え、当該駆動部は、
それぞれのゲートに、選択された行選択ラインから制御信号の対応する部分を受ける第１、第２電界効果トランジスタと、
前記第１、第２電界効果トランジスタそれぞれに接続された第１、第２電極と、
前記第１、第２電界効果トランジスタそれぞれと、前記第１、第２電極それぞれの間に接続された第１、第２キャパシタと、
を備え、
前記第１、第２電極は、プログラムモードの間、前記差動制御信号の受信した関連する部分に対応する電荷をストアするよう構成され、
前記第１、第２電極は、露光モードの間、それぞれにストアされた電荷に基づいて、対応する前記個別制御可能素子を移動させるように構成されることを特徴とする請求項２に記載のリソグラフィー装置。
【請求項９】
前記パターニング用デバイスは、４つのクアドラントを有し、
４つのクアドラントそれぞれの駆動部の、それぞれの前記第１キャパシタの下面電極は共通に接続され、
４つのクアドラントそれぞれの駆動部の、それぞれの前記第２キャパシタの下面電極は共通に接続されることを特徴とする請求項８に記載のリソグラフィー装置。
【請求項１０】
前記アレイは少なくとも略１０００万個の個別制御可能素子を有することを特徴とする請求項１に記載のリソグラフィー装置。
【請求項１１】
前記個別制御可能素子は、ＳｉＧｅ（シリコンゲルマニウム）ミラーを含むことを特徴とする請求項１に記載のリソグラフィー装置。
【請求項１２】
前記個別制御可能素子は、縦横略８μｍ四方のミラーを含むことを特徴とする請求項１に記載のリソグラフィー装置。
【請求項１３】
前記個別制御可能素子ごとに対応づけられる第１、第２電極をさらに備え、前記個別制御可能素子それぞれは、２μｓ以内の高速な共振のないミラー位置安定のために、駆動電極を活性化する間、低速立ち上がり・高速減衰の負の二乗余弦パルス信号を受けるバイアス電極を有することを特徴とする請求項１に記載のリソグラフィー装置。
【請求項１４】
前記パターニング用デバイスはさらに、前記個別制御可能素子アレイおよび前記制御系に接続される検査系を備えることを特徴とする請求項１に記載のリソグラフィー装置。
【請求項１５】
前記検査系は、前記制御系を検査するように構成されることを特徴とする請求項１４に記載のリソグラフィー装置。
【請求項１６】
前記検査系は、前記個別制御可能素子を検査するように構成されることを特徴とする請求項１４に記載のリソグラフィー装置。
【請求項１７】
前記パターニング用デバイスはさらに、温度センサまたは温度センサアレイを備えることを特徴とする請求項１に記載のリソグラフィー装置。
【請求項１８】
前記パターニング用デバイスはさらに、複数のバイアス電極を備え、当該複数のバイアス電極はそれぞれ、対応する前記個別制御可能素子のひとつと接続されることを特徴とする請求項１に記載のリソグラフィー装置。
【請求項１９】
前記バイアス電極は共通に接続されることを特徴とする請求項１８に記載のリソグラフィー装置。
【請求項２０】
第１の電圧を有する差動制御信号を、より小さな第２の電圧を有するアナログ信号から生成するステップと、
個別制御可能素子アレイのそれぞれ制御素子を、対応する前記差動制御信号を用いて制御するステップと、
放射ビームを前記個別制御可能素子のアレイを用いてパターニングするステップと、
パターニングされたビームを基板上の目標位置に投影するステップと、
を備えることを特徴とするデバイスの製造方法。
【請求項２１】
第１の電圧値を有するアナログ信号を、対応する第２の高い電圧値を有する差動制御信号に変換する制御系と、
個別制御可能素子アレイであって、当該個別制御可能素子アレイに含まれる各個別制御可能素子は、それぞれ対応する前記差動制御信号の受信にもとづいて作動する、個別制御可能素子アレイと、
を備えることを特徴とするパターニング用デバイス。
【請求項２２】
前記制御系は、
前記複数のアナログ信号のそれぞれを受信する複数のピンと、
前記複数のピンのそれぞれに接続された複数の差動増幅器であって、各差動増幅器は前記個別制御可能素子アレイの中の、個別制御可能素子の各列に接続されている複数の差動増幅器と、
を含むことを特徴とする請求項２１に記載のパターニング用デバイス。
【請求項２３】
前記制御系は、それぞれの列において、いずれの行に、対応する差動制御信号を受信させるかを制御するための行アドレス信号を生成するよう構成されることを特徴とする請求項２２に記載のパターニング用デバイス。
【請求項２４】
前記差動増幅器はそれぞれ、シングルステージまたはマルチステージのスイッチドキャパシタ型サンプルホールド増幅回路を含むことを特徴とする請求項２２に記載のパターニング用デバイス。
【請求項２５】
前記シングルステージまたはマルチステージのスイッチドキャパシタ型サンプルホールド増幅回路はそれぞれ、
プッシュプル出力段と、
非線形プッシュプルブースト回路と、
を含むことを特徴とする請求項２２に記載のパターニング用デバイス。
【請求項２６】
前記シングルステージまたはマルチステージのスイッチドキャパシタ型サンプルホールド増幅回路はそれぞれ、
スイッチドキャパシタ部と、
前記スイッチドキャパシタ部に接続されたバイアス電源と、
前記スイッチドキャパシタ部に接続された第１、第２演算増幅器と、
を含むことを特徴とする請求項２３に記載のパターニング用デバイス。
【請求項２７】
前記シングルステージまたはマルチステージのスイッチドキャパシタ型サンプルホールド増幅回路はそれぞれ、さらに、
前記第１、第２演算増幅器それぞれのフィードバックループに接続された第１、第２キャパシタと、
前記フィードバックループのそれぞれに設けられた第１、第２スイッチであって、リセット状態とホールド状態を行き来するよう構成された第１、第２スイッチと、
を含むことを特徴とする請求項２６に記載のパターニング用デバイス。
【請求項２８】
前記パターニング用デバイスはさらに、前記個別制御可能素子それぞれに接続された駆動部を備え、当該駆動部は、
それぞれのゲートに、選択された行選択ラインから制御信号の対応する部分を受ける第１、第２電界効果トランジスタと、
前記第１、第２電界効果トランジスタそれぞれに接続された第１、第２電極と、
前記第１、第２電界効果トランジスタそれぞれと、前記第１、第２電極それぞれの間に接続された第１、第２キャパシタと、
を備え、
前記第１、第２電極は、プログラムモードの間、前記差動制御信号の受信した関連する部分に対応する電荷をストアするよう構成され、
前記第１，第２電極は、露光モードの間、それぞれにストアされた電荷に基づいて、対応する前記個別制御可能素子を移動させるように構成されることを特徴とする請求項２２に記載のパターニング用デバイス。
【請求項２９】
前記パターニング用デバイスは、４つのクアドラントを有し、
４つのクアドラントそれぞれの駆動部の、それぞれの前記第１キャパシタの下面電極は共通に接続され、
４つのクアドラントそれぞれの駆動部の、それぞれの前記第２キャパシタの下面電極は共通に接続されることを特徴とする請求項２８に記載のパターニング用デバイス。
【請求項３０】
前記アレイは少なくとも略１０００万個の個別制御可能素子を有することを特徴とする請求項２１に記載のパターニング用デバイス。
【請求項３１】
前記個別制御可能素子は、ＳｉＧｅ（シリコンゲルマニウム）ミラーを含むことを特徴とする請求項２１に記載のパターニング用デバイス。
【請求項３２】
前記個別制御可能素子は、縦横略８μｍ四方のミラーを含むことを特徴とする請求項２１に記載のパターニング用デバイス。
【請求項３３】
前記個別制御可能素子ごとに対応づけられる第１、第２電極をさらに備え、前記個別制御可能素子それぞれは、２μｓ以内の高速な共振のないミラー位置安定のために、駆動電極を活性化する間、低速立ち上がり・高速減衰の負の二乗余弦パルス信号を受けるバイアス電極を有することを特徴とする請求項２１に記載のパターニング用デバイス。
【請求項３４】
前記パターニング用デバイスはさらに、前記個別制御可能素子アレイおよび前記制御系に接続される検査系を備えることを特徴とする請求項２１に記載のパターニング用デバイス。
【請求項３５】
前記検査系は、前記制御系を検査するように構成されることを特徴とする請求項３４に記載のパターニング用デバイス。
【請求項３６】
前記検査系は、前記個別制御可能素子を検査するように構成されることを特徴とする請求項３４に記載のパターニング用デバイス。
【請求項３７】
前記パターニング用デバイスはさらに、温度センサまたは温度センサアレイを備えることを特徴とする請求項２１に記載のパターニング用デバイス。
【請求項３８】
前記パターニング用デバイスはさらに、複数のバイアス電極を備え、当該複数のバイアス電極はそれぞれ、対応する前記個別制御可能素子のひとつと接続されることを特徴とする請求項２１に記載のパターニング用デバイス。
【請求項３９】
前記バイアス電極は共通に接続されることを特徴とする請求項３８に記載のパターニング用デバイス。
【外国語明細書】
2008009431.tif 000015
2008009431.tif 000016
2008009431.tif 000017
2008009431.tif 000018
2008009431.tif 000019
2008009431.tif 000020
2008009431.tif 000021
2008009431.tif 000022
2008009431.tif 000023
2008009431.tif 000024
2008009431.tif 000025
2008009431.tif 000026
2008009431.tif 000027
2008009431.tif 000028
2008009431.tif 000029
2008009431.tif 000030
2008009431.tif 000031
2008009431.tif 000032
2008009431.tif 000033
2008009431.tif 000034
2008009431.tif 000035
2008009431.tif 000036
2008009431.tif 000037
2008009431.tif 000038
2008009431.tif 000039
2008009431.tif 000040
2008009431.tif 000041
2008009431.tif 000042
2008009431.tif 000043
2008009431.tif 000044
2008009431.tif 000045
2008009431.tif 000046
2008009431.tif 000047
2008009431.tif 000048
2008009431.tif 000049
2008009431.tif 000050
2008009431.tif 000051
2008009431.tif 000052
2008009431.tif 000053
2008009431.tif 000054
2008009431.tif 000055
2008009431.tif 000056
2008009431.tif 000057
2008009431.tif 000058
2008009431.tif 000059
2008009431.tif 000060
2008009431.tif 000061
2008009431.tif 000062
2008009431.tif 000063
2008009431.tif 000064
2008009431.tif 000065
2008009431.tif 000066