(57)【要約】【課題】表面実装用のパッドの間隔を狭くすることが可能であるとともに、ＦＰＣを実装する場合でも電子部品と同時にリフロー法によって実装可能な構造のプリント配線板及びその製造方法を提供する。【解決手段】パッド２を露出させるようにソルダレジスト３が表面に形成され、隣接するパッド同士の間には、ソルダレジスト４が形成され、ソルダレジスト３とソルダレジスト４によって他のパッド２と隔てられたパッド２には、ソルダレジスト４と略同一高さ以上のはんだペーストが印刷によって配置されている。【選択図】図１
2008210993.tif 000002
【特許請求の範囲】
【請求項１】
平面実装用の複数のパッドからなる実装部を備えたプリント配線板であって、
前記パッドを露出させるように第１のソルダレジストが表面に形成され、
隣接する前記パッド同士の間には、第２のソルダレジストが形成され、
前記第１及び第２のソルダレジストによって他のパッドと隔てられた前記パッドには、前記第２のソルダレジストと略同一高さ以上のはんだペーストの印刷層が設けられたことを特徴とするプリント配線板。
【請求項２】
前記パッドがフレキシブルプリント基板実装用であることを特徴とする請求項１記載のプリント配線板。
【請求項３】
前記パッドが表面実装型のパッケージ部品の実装用であることを特徴とする請求項１記載のプリント配線板。
【請求項４】
前記パッドが端面の周囲に端子を備えた電子部品の実装用であることを特徴とする請求項１記載のプリント配線板。
【請求項５】
フレキシブルプリント基板の実装用、表面実装型のパッケージ部品の実装用、及び端面の周囲に端子を備えた電子部品の実装用の少なくとも２種を一つずつ含む複数の前記実装部を備えることを特徴とする請求項１記載のプリント配線板。
【請求項６】
前記第２のソルダレジストが、複数回に分けて積層されたことを特徴とする請求項１から５のいずれか１項記載のプリント配線板。
【請求項７】
平面実装用の複数のパッドを備えたプリント配線板の製造方法であって、
前記パッドを露出させるように第１のソルダレジストが表面に形成する工程と、
隣接する前記パッド同士の間には、第２のソルダレジストが形成する工程と、
前記第１及び第２のソルダレジストによって他のパッドと隔てられた前記パッドに、前記第２のソルダレジストと略同一高さ以上のはんだペーストを印刷によって配置する工程とを有することを特徴とするプリント配線板の製造方法。
【請求項８】
前記第２のソルダレジストを、複数回に分けて積層することを特徴とする請求項７記載のプリント配線板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、平面実装用のパッドを備えたプリント配線板及びその製造方法に関し、特に、溶融したはんだが隣接する他のパッドへ流出することを防止したプリント配線板及びその製造方法に関する。
【背景技術】
【０００２】
近年、通信装置を始めとして、ほとんどの装置は小型化及び高密度化されている。これにより、内蔵されるデバイス機器も同様に小型化、高密度化することが要求されるため、内部に組み込まれる基板をより小さくし、かつ多くの部品を実装する必要がある。
【０００３】
ＰＣＢに電子部品を表面実装する際には、ＰＣＢの所定の場所にはんだペーストを予め配置しておき、その上に電子部品を載せてＰＣＢを加熱し、はんだが溶融した後で再度凝固させる方法（リフロー法）を用いることが一般的である。
【０００４】
しかし、リフロー法によって電子部品を実装する場合には、パッドの間隔を狭くすると（狭ピッチとすると）、溶融したはんだが隣接するパッドへ流出しはんだブリッジが形成されるなどの不良発生の原因となる。
【０００５】
また、フレキシブルプリント基板を介してＰＣＢを他のＰＣＢや電子部品と接続して高機能化を図ることも多くなっている。
【０００６】
フレキシブルプリント基板（ＦＰＣ）をプリント配線板と接続する構成として、ＦＰＣ用コネクタを介して接続する構成、フレックスリジット基板（ＦＰＣとプリント配線板とを一体化）化する構成、はんだコテを用いてＦＰＣをプリント配線板にはんだ付けする構成、ＡＣＦ圧着する（異方性導電フィルムを使用して接続する）構成などがある。
【０００７】
これらのうち、ＦＰＣ用コネクタを使用する構成は、部品点数が増えるデメリットがある。よって、近年の電子機器に要求される小型化・高密度化の要求に応えることが困難である。
【０００８】
フレックスリジット基板は、ＰＣＢやＦＰＣ単体と比較して高価であるため、コストやデリバリで不利となるデメリットがある。
【０００９】
ＦＰＣをプリント配線板にはんだ付けする構成は、コスト面でのメリットがあるものの、専用設備が必要となるデメリットがある。また、狭ピッチ化が難しいため、小型化・高密度化の要求に応えることが困難である。
【００１０】
ＡＣＦ圧着する構成は、専用の高価な設備が必要となるだけでなく、接続強度を高くすることが難しい。
【００１１】
ＰＣＢへの表面実装に関する従来技術としては、特許文献１に開示される「プリント配線板及びその製法」がある。特許文献１に開示される発明は、半導体素子を実装する際にｎ層のソルダレジストを設け、はんだバンプの高さを高く維持することで耐ヒートサイクル性を高めるものである。
【特許文献１】特開２００６−２０２８８１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
特許文献１に開示される発明は、半導体素子の表面実装を目的としたものであり、ＰＣＢへ実装のためにはんだバンプを用いている。しかし、電子部品のみならずＦＰＣをもはんだバンプを用いてＰＣＢへ実装しようとすると、電子部品とＦＰＣとを同一工程でＰＣＢに実装することができないため、これらを別々の工程でＰＣＢに実装しなければならなくなる。
しかも、ＰＣＢに実装される電子部品の中にパッドが裏面内側にあるもの（例えば、ＱＦＮパッケージ）と部品端面周囲に形成されているものとが混在していると、はんだバンプを別々の工程で形成しなければならず工数がさらに増加してしまう。
さらに、はんだバンプを用いた接続では、電子部品はソルダレジストの表面から浮いた状態で固定されるため接合部分の補強のためにアンダーフィル樹脂の充填が必要となり、やはり工数が増加してしまう。
【００１３】
このように、従来は、表面実装用のパッドの間隔を狭くすることが可能であるとともに、ＦＰＣを実装する場合でも電子部品と同時にリフロー法によって実装可能な構造のＦＰＣは実現されていなかった。
【００１４】
本発明は係る問題に鑑みてなされたものであり、表面実装用のパッドの間隔を狭くすることが可能であるとともに、ＦＰＣを実装する場合でも電子部品と同時にリフロー法によって実装可能な構造のプリント配線板及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上記目的を達成するため、本発明は、第１の態様として、平面実装用の複数のパッドからなる実装部を備えたプリント配線板であって、パッドを露出させるように第１のソルダレジストが表面に形成され、隣接するパッド同士の間には、第２のソルダレジストが形成され、第１及び第２のソルダレジストによって他のパッドと隔てられたパッドには、第２のソルダレジストと略同一高さ以上のはんだペーストの印刷層が設けられたことを特徴とするプリント配線板を提供するものである。
【００１６】
本発明の第１の態様においては、パッドがフレキシブルプリント基板実装用であることが好ましい。または、パッドが表面実装型のパッケージ部品の実装用であることが好ましい。または、パッドが端面の周囲に端子を備えた電子部品の実装用であることが好ましい。または、フレキシブルプリント基板の実装用、表面実装型のパッケージ部品の実装用、及び端面の周囲に端子を備えた電子部品の実装用の少なくとも２種を一つずつ含む複数の実装部を備えることが好ましい。
【００１７】
本発明の第１の態様のいずれの構成においても、第２のソルダレジストが、複数回に分けて積層されることが好ましい。
【００１８】
また、上記目的を達成するため、本発明は、第２の態様として、平面実装用の複数のパッドを備えたプリント配線板の製造方法であって、パッドを露出させるように第１のソルダレジストが表面に形成する工程と、隣接するパッド同士の間には、第２のソルダレジストが形成する工程と、第１及び第２のソルダレジストによって他のパッドと隔てられたパッドに、第２のソルダレジストと略同一以上の高さではんだペーストを印刷によって配置する工程とを有することを特徴とするプリント配線板の製造方法を提供するものである。
【００１９】
本発明の第２の態様においては、第２のソルダレジストを、複数回に分けて積層することが好ましい。
【発明の効果】
【００２０】
本発明によれば、表面実装用のパッドの間隔を狭くすることが可能であるとともに、ＦＰＣを実装する場合でも電子部品と同時にリフロー法によって実装可能な構造のプリント配線板及びその製造方法を提供できる。
【発明を実施するための最良の形態】
【００２１】
〔第１の実施形態〕
本発明を好適に実施した第１の実施形態について説明する。図１に、本実施形態にかかるＰＣＢの構成を示す。ＰＣＢは基材１上にパッド２が形成され、パッド２が形成された部分を避けて１回目のソルダレジスト３が形成されている。さらに、隣接するパッド同士（例えば、パッド２ａとパッド２ｂ）の間には、２回目のソルダレジスト４が形成されている。
【００２２】
ＦＰＣ５をＰＣＢに実装する手順について説明する。図２に、ＦＰＣとの接続部分の断面を示す。
ＰＣＢ上のパッド２にはんだ５を印刷し、それぞれのパッド同士が接続される位置にＦＰＣパッド６を位置決めする。その後、リフローではんだ５を溶融させる。この際、溶融したはんだが隣接するパッド２ｂへ流れて行こうとしても、２回目のソルダレジスト４によって堰き止められ、溶けたはんだ５はパッド２ａ上に留まる。
【００２３】
ＦＰＣをリフローによる自動実装とすることで、他の電子部品と同時に実装することが可能となるため、工数を削減できる。また、リフロー後のはんだ不良を防止でき、歩留まりを改善できる。
また、狭ピッチでの実装が可能となるため、製品の小型化、高密度化にも対応可能である。
【００２４】
このように、ＦＰＣに接続するＰＣＢの表面実装用パッドのパッド間にソルダレジストを重ね盛りすることで、溶融状態のはんだを堰き止められる。これにより、ＦＰＣとのはんだ付けを一般的なリフローはんだプロセスで行えるため、ＦＰＣとＰＣＢとのはんだ付けに専用の設備を用いる必要が無くなる。
しかも、ＦＰＣのパッドの凸と、ソルダレジストの重ね盛りによって形成されるＰＣＢ上の凹とを嵌合させられるため、位置決めが容易である。
【００２５】
〔第２の実施形態〕
本発明を好適に実施した第２の実施形態について説明する。図３に、本実施形態にかかるＰＣＢの構成を示す。表面実装型のパッケージ部品（ＬＧＡやＱＦＮなど）が実装されるパッドに関しても、第１の実施形態と同様にソルダレジストを重ね盛りすることによって、溶融状態のはんだが隣接するパッドに流れ込むことを防止できるため、狭ピッチでの実装が可能となり、製品の小型化、高密度化にも対応できる。また、この場合にも、パッケージ部品のパッドの凸と、ソルダレジストの重ね盛りによって形成されるＰＣＢ上の凹とを嵌合させられるため、位置決めが容易である。
【００２６】
〔第３の実施形態〕
本発明を好適に実施した第３の実施形態について説明する。図４に、本実施形態にかかるＰＣＢの構成を示す。表面実装型の電子部品が実装されるパッドに関しても、第１の実施形態と同様にソルダレジストを重ね盛りすることによって、溶融状態のはんだが隣接するパッドに流れ込むことを防止できるため、狭ピッチでの実装が可能となり、製品の小型化、高密度化にも対応できる。また、この場合にも、電子部品のパッドの凸と、ソルダレジストの重ね盛りによって形成されるＰＣＢ上の凹とを嵌合させられるため、位置決めが容易である。
【００２７】
なお、上記各実施形態ではＰＣＢにＦＰＣ、パッケージ部品及び電子部品のいずれかを実装する場合を例としたが、これらを組早稲手実装する場合にも本発明を適用可能であり、溶融状態のはんだが隣接するパッドに流れ込むことを防止して、狭ピッチでの実装が可能とし、製品の小型化・高密度化を実現できる。
【００２８】
なお、上記実施形態は本発明の好適な実施の一例であり、本発明はこれに限定されることはない。
例えば、上記実施形態ではソルダレジストを２回重ね盛りする構成を例としたが、ソルダレジストの重ね盛りの回数は３回以上であっても良い。ソルダレジストを重ね盛りする回数を変えることによって、はんだの量に応じて壁の高さを変えることができる。
このように、本発明は様々な変形が可能である。
【図面の簡単な説明】
【００２９】
【図１】本発明を好適に実施した第１の実施形態にかかるＰＣＢのＦＰＣ実装部分の構成を示す図である。
【図２】ＦＰＣとの接続部分でのＰＣＢの断面を示す図である。
【図３】本発明を好適に実施した第２の実施形態にかかるＰＣＢのパッケージ部品実装部分の構成を示す図である。
【図４】本発明を好適に実施した第３の実施形態にかかるＰＣＢの電子部品実装部分の構成を示す図である。
【符号の説明】
【００３０】
１    ＰＣＢ基材
２、２ａ、２ｂ    パッド
３    ソルダレジスト（１回目）
４    ソルダレジスト（２回目）
５    はんだ
６    ＦＰＣパッド
【図１】
2008210993.tif 000003
【図２】
2008210993.tif 000004
【図３】
2008210993.tif 000005
【図４】
2008210993.tif 000006