【手続補正書】
【提出日】平成20年11月17日(2008.11.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
マトリックス状に画素を配置した表示部と、前記表示部にゲート信号を出力する垂直駆動部と、入力画像データを前記表示部の信号線に振り分けて出力する水平駆動部と、前記表示部、前記水平駆動部、前記垂直駆動部に動作基準用のタイミング信号を出力するタイミングジェネレータとを有する画像表示装置において、
前記入力画像データが多ビットの画像データであり、
前記画素は、
前記信号線に出力される前記入力画像データを、前記ゲート信号により選択的に入力して保持するメモリ部を有し、
前記メモリ部に保持した前記入力画像データに応じた時分割の駆動により階調を表現する
ことを特徴とする画像表示装置。
【請求項２】
前記メモリ部は、
前記入力画像データの各ビットの論理値をそれぞれ取得して保持する複数による１ビットのメモリと、
前記複数のメモリが担当する前記入力画像データのビット位置に応じた期間で、前記複数のメモリの記録をそれぞれ選択的に出力するメモリ出力用のスイッチ回路とを有し、
前記画素は、
前記メモリ出力用のスイッチ回路の出力信号により、前記画素の電極に印加する信号を切り換える駆動信号切り換え用のスイッチ回路を有する
ことを特徴とする請求項１に記載の画像表示装置。
【請求項３】
前記水平駆動部は、
前記入力画像データをシリアルデータにより対応する信号線に出力し、
前記垂直駆動部は、
前記シリアルデータに同期して順次信号レベルが立ち上がる複数のゲート信号を出力し、
前記画素は、
前記複数のゲート信号により、前記シリアルデータの各ビットの論理値を順次取得して前記メモリ部に記録する
ことを特徴とする請求項１に記載の画像表示装置。
【請求項４】
前記画素は、
前記入力画像データのビット数に比して数が少なく、表示に供する部位の面積が異なる複数のサブ画素を有し、
前記メモリ部に保持した前記入力画像データの対応するビットの論理値に応じた前記サブ画素の時分割の駆動により、前記入力画像データに応じた階調を表現する
ことを特徴とする請求項１に記載の画像表示装置。
【請求項５】
前記画素は、
隣接するライン間で、前記時分割の駆動に係る位相が異なる
ことを特徴とする請求項１に記載の画像表示装置。
【請求項６】
前記画素は、
前記メモリ部を複数系統有し、
前記時分割の駆動に供する入力画像データを、前記複数系統で切り換える
ことを特徴とする請求項１に記載の画像表示装置。
【請求項７】
前記複数の系統の切り換えによる画像の表示が、ブランキングによる画像の表示である
ことを特徴とする請求項６に記載の画像表示装置。
【請求項８】
前記複数の系統の切り換えによる画像の表示が、スーパーインポーズによる画像の表示である
ことを特徴とする請求項６に記載の画像表示装置。
【請求項９】
前記時分割の駆動が、１フレームの期間を繰り返し周期とした表示である
ことを特徴とする請求項１に記載の画像表示装置。
【請求項１０】
前記時分割の駆動が、複数のフレームに前記入力画像データの各ビットによる駆動を振り分けた、前記複数フレームの期間を繰り返し周期とした表示である
ことを特徴とする請求項１に記載の画像表示装置。
【請求項１１】
前記水平駆動部は、
前記入力画像データをディジタルアナログ変換処理してアナログ信号を出力するディジタルアナログ変換部と、
選択信号に応じて、前記入力画像データに代えて、前記アナログ信号を前記信号線に出力する選択回路とを有し、
前記画素は、
選択信号に応じて、前記時分割による駆動に代えて、前記信号線に出力されるアナログ信号により駆動して階調を表現する
ことを特徴とする請求項１に記載の画像表示装置。
【請求項１２】
前記画素は、
前記選択信号に応じて、前記時分割による駆動を停止する動作停止用のスイッチ回路と、
前記信号線に出力されるアナログ信号を選択的に入力するアナログ信号用のスイッチ回路とを有する
ことを特徴とする請求項１１に記載の画像表示装置。
【請求項１３】
前記水平駆動部は、
前記入力画像データをディジタルアナログ変換処理してアナログ信号を出力するディジタルアナログ変換部と、
選択信号に応じて、前記入力画像データに代えて、前記アナログ信号を前記信号線に出力する選択回路とを有し、
前記表示部の一部領域の画素は、
選択信号に応じて、前記時分割による駆動に代えて、前記信号線に出力されるアナログ信号により駆動して階調を表現する
ことを特徴とする請求項１に記載の画像表示装置。
【請求項１４】
画像取得手段で入力画像データを取得し、前記入力画像データを画像表示部により表示する電子機器において、
前記画像表示部は、
マトリックス状に画素を配置した表示部と、前記表示部にゲート信号を出力する垂直駆動部と、前記入力画像データを前記表示部の信号線に振り分けて出力する水平駆動部と、前記表示部、前記水平駆動部、前記垂直駆動部に動作基準用のタイミング信号を出力するタイミングジェネレータとを有し、
前記入力画像データが多ビットの画像データであり、
前記画素は、
前記信号線に出力される前記入力画像データを、前記ゲート信号により選択的に入力して保持するメモリ部を有し、
前記メモリ部に保持した前記入力画像データに応じた時分割の駆動により階調を表現する
ことを特徴とする電子機器。
【請求項１５】
電池により動作し、画像取得手段で入力画像データを取得し、前記入力画像データを画像表示部により表示する携帯機器において、
前記画像表示部は、
マトリックス状に画素を配置した表示部と、前記表示部にゲート信号を出力する垂直駆動部と、前記入力画像データを前記表示部の信号線に振り分けて出力する水平駆動部と、前記表示部、前記水平駆動部、前記垂直駆動部に動作基準用のタイミング信号を出力するタイミングジェネレータとを有し、
前記入力画像データが多ビットの画像データであり、
前記画素は、
前記信号線に出力される前記入力画像データを、前記ゲート信号により選択的に入力して保持するメモリ部を有し、
前記メモリ部に保持した前記入力画像データに応じた時分割の駆動により階調を表現する
ことを特徴とする携帯機器。
【請求項１６】
マトリックス状に配置した画素を対応する入力画像データにより駆動して、前記入力画像データによる画像を表示する画像表示方法において、
１つの画素に設けられた多ビットによるメモリ部に、対応する前記入力画像データを記録する画像データ記録のステップと、
前記メモリ部の各ビットに応じた時間間隔による駆動により、前記入力画像データに応じた時分割の駆動により階調を表現する表示のステップとを有する
ことを特徴とする画像表示方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正の内容】
【０００２】
従来、液晶表示装置は、特開２００５−１６４８１４号公報等に、面積の異なる複数のサブ画素により１つの画素を形成し、これら複数のサブ画素の表示、非表示の制御により、表示に供する領域の面積を可変して各画素の階調を可変するいわゆる面積階調方式が提案される。またこの特開２００５−１６４８１４号公報では、１つのサブ画素にそれぞれ１ビットのメモリを設け、このメモリの記録により対応するサブ画素の表示、非表示を制御し、これにより多ビットによる入力画像データの階調を表現する方法が提案されている。なお以下においては、このように１つの画素に多ビットのメモリを設け、この多ビットのメモリの記録により各画素の階調を表現する方式を多ビットメモリ方式と呼ぶ。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
画像表示装置１において（図３４）、インターフェース（ＩＦ）１１は、各画素の階調を順次示すシリアルデータによる画像データＳＤＩ、この画像データＳＤＩに同期したシステムクロックＳＣＫ、垂直同期信号に同期したタイミング信号ＳＣＳを、この画像表示装置１が設けられる機器の構成から入力する。インターフェース１１は、この画像データＳＤＩを表示部２の奇数ライン及び偶数ラインに対応する２系統に分離し、分離した画像データＤＡＴＡをそれぞれ水平駆動部１２Ｏ及び１２Ｅに出力する。またこの画像データＤＡＴＡに同期したクロックＬＳＳＣＫを生成してタイミングジェネレータ１４に出力する。またタイミング信号ＳＣＳにより、垂直同期信号に同期したタイミングで信号レベルが立ち上がるリセット信号ＲＳＴをタイミングジェネレータ１４に出力する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
タイミングジェネレータ１４は、これらクロックＬＳＳＣＫ、リセット信号ＲＳＴより水平駆動部１２Ｏ、１２Ｅ、垂直駆動部１５の動作に必要な各種タイミング信号を生成して出力する。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
すなわち図３９及び図４０に示すように、パラレルシリアル変換回路２４Ａ、２４Ｂ、……において、アンド回路２５〜３０は、順次循環的に信号レベルが立ち上がる選択信号ＳＥＲＩ０〜ＳＥＲＩ５（図４０（Ａ０）〜（Ａ５））により、それぞれラッチ結果Ｌｏｕｔの各ビットの論理値Ｌｏｕｔ０〜Ｌｏｕｔ５をゲートし、オア回路３１は、これらアンド回路２５〜３０の出力信号の論理和信号を生成する。パラレルシリアル変換回路２４Ａ、２４Ｂ、……は、このオア回路３１の出力信号をバッファ回路３２を介して出力し、これにより各信号線ＳＩＧに振り分けた画像データを１ビットのシリアルデータにより各信号線ＳＩＧ（図４０（Ｂ））に出力する。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
垂直駆動部１５（図３４）は、これら水平駆動部１２Ｏ、１２Ｅによる信号線ＳＩＧの駆動に対応するように、タイミングジェネレータ１４で生成されたタイミング信号により表示部２の画素２Ａをライン単位で選択し、かつ各ライン内では、サブ画素を順次選択するゲート信号ＧＡＴＥ０〜ＧＡＴＥ５に出力する。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
すなわち図４１に示すように、垂直駆動部１５は、垂直同期信号に同期して信号レベルが立ち上がるタイミング信号ＶＳＴ（図４０（Ｃ））をシフトレジスタ（ＳＲ）４１Ａ、４１Ｂ、……により順次垂直方向に転送する。垂直駆動部１５は、アンド回路４２Ａ０〜４２Ａ５、４２Ｂ０〜４２Ｂ５、……により、順次循環的に信号レベルが立ち上がる選択信号ＥＮＢ０〜ＥＮＢ５（図４０（Ｄ０）〜（Ｄ５））を、シフトレジスタ４１Ａ、４１Ｂ、……の出力信号によりゲートして、各ラインの各サブ画素を順次選択するゲート信号ＧＡＴＥ０〜ＧＡＴＥ５（図４０（Ｅ０）〜（Ｅ５））を生成し、このゲート信号ＧＡＴＥ０〜ＧＡＴＥ５をバッファ回路４３Ａ０〜４３Ａ５、４３Ｂ０〜４３Ｂ５、……を介して表示部２に出力する。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】
また面積の異なるサブ画素をオンオフ制御して階調を表現していることにより、各画素の輝度に応じて各画素で表示に係る領域の重心の位置が変化し、これにより特定の階調でサブ画素の配置による固定パターンが見て取られる欠点がある。また最も面積の小さなサブ画素の加工精度により解像度、階調数が制限される欠点があり、さらには１つの画素に多くの半導体素子を設けることが必要になることにより、解像度、階調数が制限される欠点がある。これにより画質の点で実用上、未だ不十分な問題がある。
【特許文献１】特開２００５−１６４８１４号公報
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正の内容】
【００２６】
これにより請求項１４、請求項１５、請求項１６の構成によれば、多ビットメモリ方式において、従来に比して効率良く高画質により画像表示することができる。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正の内容】
【００３０】
ここで表示部５２は、反射型液晶表示パネル又は透過型液晶表示パネルであり、赤色、緑色、青色のカラーフィルタを設けた画素がマトリックス状に配置して形成される。ここで図３にこの表示部５２の１つの画素５２Ａの構成を示すように、画素５２Ａは、大面積による１つの電極５３が表示に供する部位に配置され、この電極５３を用いて液晶セルが形成される。また各画素５２Ａは、画素回路５４が設けられ、この画素回路５４による電極５３の駆動により階調が表現される。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００４０
【補正方法】変更
【補正の内容】
【００４０】
表示部５２の各画素５２Ａにおいては（図１、図３及び図５）、対向電極が１つの大きな電極５３により形成されて液晶セル５５が形成され、スイッチ回路５６、５７の相補的なオンオフ制御により、この液晶セル５５の共通電極に印加する共通電圧ＶＣＯＭと同相の駆動信号ＦＲＰと、逆相の駆動信号ＸＦＲＰとが選択的に電極５３に印加される。これによりノーマリーブラックによる液晶セル５５を構成する場合には、スイッチ回路５６、５７の制御により同相の駆動信号ＦＲＰを電極５３に印加して画素５２Ａを非表示とすることができるのに対し、逆相の駆動信号ＸＦＲＰを電極５３に印加して表示状態とすることができる。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００４７
【補正方法】変更
【補正の内容】
【００４７】
なおこれによりこの実施例に係る画像表示装置５１では、液晶セルに印加する駆動信号のパルス幅の制御により階調を表現していることになり、このような手法による階調表現には、従来、ＳＴＮ（Super Twisted Nematic ）液晶のパルス幅変調方式による階調表現方法がある。しかしながらこのＳＴＮ液晶のパルス幅変調方式は、アナログ方式による表示部の駆動であるのに対し、この実施例に係る駆動方式は、多ビットメモリ方式である点で根本的に相違していることになる。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００５４
【補正方法】変更
【補正の内容】
【００５４】
すなわち画素９２Ａは、画像データのビット数より少ない、３つのサブ電極９３Ａ、９３Ｂ、９３Ｃにより形成される。またこれら３つのサブ電極９３Ａ、９３Ｂ、９３Ｃは、面積が２のべき乗の関係に設定されて、面積比が１：２：４に設定される。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００６２
【補正方法】変更
【補正の内容】
【００６２】
図１３〜図１５は、図５との対比により液晶セルの他の駆動回路の構成を示す接続図である。ここで液晶セルの時分割による駆動は、種々の構成を適用することができ、図１３の例では、スイッチ回路５７の駆動信号をインバーター１１０により反転してスイッチ回路５６を駆動するようにして、駆動回路１１８Ａ、１１８Ｂからの出力を１系統とし、スイッチ回路６５を省略したものである。また図１４は、スイッチ回路５６の駆動信号をインバーター１２０により反転してスイッチ回路５７を駆動するようにして、駆動回路１２８Ａ、１２８Ｂからの出力を１系統とし、スイッチ回路６６を省略したものである。また図１５は、図１４におけるスイッチ回路５６、５７、インバーター１２０をイクスクルーシブオア回路１３１に置き換え、併せて画素回路内で駆動信号ＦＲＰから駆動信号ＸＦＲＰを生成するものである。この実施例に係る画像表示装置は、これらの構成が異なる点を除いて、上述の実施例に係る画像表示装置と同一に構成される。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００７１
【補正方法】変更
【補正の内容】
【００７１】
またこれによりインターフェース（Ｉ／Ｆ）１８５は、コントローラ１８４の制御により、ビデオデータＳＤＩ、コントローラ１８４で生成された画像データＤＶからこれら２系統の駆動回路群１８６Ａ、１８６Ｂに係る画像データＤＡＴＡＡ、ＤＡＴＡＢを時分割により出力する。また垂直駆動部１８６は、同様のコントローラ１８４の制御により、この画像データＤＡＴＡＡ、ＤＡＴＡＢの出力に対応するように、各系統のゲート信号ＧＡＴＥＡ、ＧＡＴＥＢを出力する。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００７２
【補正方法】変更
【補正の内容】
【００７２】
これに対してコントローラ１８４は、例えば各部の動作の監視により異常が検出されると、検出された異常をユーザーに警告する記号、メッセージ等を表示する画像データＤＶを生成する。またタイミングジェネレータ１８３の制御により、図２１に示すように、これら２系統の駆動回路群１８６Ａ及び１８６Ｂのうちの一方の系統に、この画像データＤＶ（ＤＡＴＡＡ）を格納する。またこの画像データＤＶの階調を反転した画像データＤＶを生成し、残る他方の系統に、この階調を反転した画像データＤＶ（ＤＡＴＡＢ）を格納する。またこのようにして各系統に画像データを格納すると、タイミングジェネレータ１８３の制御により選択信号ＳＥＰＡ、ＳＥＰＢを複数フレーム周期で切り換えて出力し、これにより２系統の駆動回路による画像表示を複数フレーム周期により切り換え、この警告表示をブランキングにより表示する。
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】００７３
【補正方法】変更
【補正の内容】
【００７３】
また図２２に示すように、例えば電池残量が残り少なくなった場合、さらには記録媒体の空き容量が少なくなった場合には、これら２系統のうちの１系統でビデオデータＳＤＩによる画像を表示するようにして、これらの状況をユーザーに警告する記号、メッセージ等を表示する画像データＤＶを生成し、残る１系統にこの画像データＤＶを格納する。なおこの画像データＤＶの格納にあっては、例えば１つ又は複数の垂直ブランキング期間で実行するようにしてもよく、さらには１フレームの期間だけ、ビデオデータＳＤＩの書き込みを中止し、この中止した期間で実行するようにしてもよい。
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】００７６
【補正方法】変更
【補正の内容】
【００７６】
図２３は、図１８との対比により本発明の実施例９に係る画像表示装置を示すブロック図である。この画像表示装置１９１は、例えばモニタ装置であり、ビデオデータＳＤＩを入力する。なおここでビデオデータＳＤＩは、立体表示に供するビデオデータであり、右目用及び左目用の画像データがフレーム周期で交互に連続するビデオデータである。画像表示装置１９１は、このビデオデータＳＤＩに係る構成が異なる点を除いて、実施例８について上述した画像表示装置１８１と同一に構成される。画像表示装置１９１は、この立体表示に供するビデオデータＳＤＩの右目用及び左目用の画像データを表示部１８２に設けられた２系統の駆動回路群１８６Ａ及び１８６Ｂにフレーム周期で交互に格納し、またフレーム周期でこの２系統の駆動回路群１８６Ａ及び１８６Ｂに記録した画像データによる画像を表示部１８２で交互に表示する。
【手続補正１９】
【補正対象書類名】明細書
【補正対象項目名】００８１
【補正方法】変更
【補正の内容】
【００８１】
ここで図２５に示すように、この実施例において、水平駆動部１２Ｏ及び１２Ｅは、連続する３フレームのうちの先頭フレームで、４ビットによる画像データの最下位ビットＢ０、この最下位ビットＢ０から２ビットだけ上位のビットＢ２をビットシリアルにより信号線ＳＩＧに出力し、また続く２フレームで、残るビットＢ１及びＢ３をビットシリアルにより信号線ＳＩＧに出力する（図２５（Ａ））。
【手続補正２０】
【補正対象書類名】明細書
【補正対象項目名】００８２
【補正方法】変更
【補正の内容】
【００８２】
タイミングジェネレータ７１は、この先頭のフレームの期間を１：４の期間に分割し、続く２フレームの期間では、同様に、この２フレームの期間を１：４の期間に分割するように、選択信号ＳＥＰ０、ＳＥＰ１を出力する（図２５（Ｂ）及び（Ｃ））。なおこの実施例では、この先頭フレームで出力した選択信号の繰り返しにより、続く２フレームの期間を１：４の期間に分割する。
【手続補正２１】
【補正対象書類名】明細書
【補正対象項目名】００８３
【補正方法】変更
【補正の内容】
【００８３】
表示部５２は、これにより先頭フレームで信号線ＳＩＧに出力される入力画像データの各ビットＢ０及びＢ２をそれぞれ駆動回路５８Ａ、５８Ｂに取得してスイッチ回路５６、５７の駆動に供する。また続く２フレームの期間で、信号線ＳＩＧに出力される入力画像データの各ビットＢ１及びＢ３をそれぞれ駆動回路５８Ａ、５８Ｂに取得してスイッチ回路５６、５７の駆動に供する。
【手続補正２２】
【補正対象書類名】明細書
【補正対象項目名】００８７
【補正方法】変更
【補正の内容】
【００８７】
ここで図２７は、この表示部２０２の１つの画素の構成を示す接続図である。この画素２０２Ａは、図１について上述した２ビットによる多ビットメモリ方式による構成に加えて、アナログ信号による駆動に供する構成が設けられる。すなわちこの画素２０２Ａは、２ビットによる画素回路５４Ａによるスイッチ回路５６、５７の出力が、ＮＭＯＳトランジスタＱ２００によるディジタル駆動切り換え用のスイッチ回路２０３を介して液晶セル５５に出力される。
【手続補正２３】
【補正対象書類名】明細書
【補正対象項目名】００８８
【補正方法】変更
【補正の内容】
【００８８】
この液晶セル５５は、保持容量ＣＳ１が設けられ、アナログ駆動切り換え用のゲート信号ＡＧＡＴＥによりオンオフ動作するＮＭＯＳトランジスタＱ２０１によるスイッチ回路２０４を介して、信号線ＳＩＧに接続される。これによりこの画素２０２Ａは、アナログ駆動切り換え用のスイッチ回路２０４、ディジタル駆動切り換え用のスイッチ回路２０３をそれぞれオフ状態、オン状態に設定して、多ビットメモリ方式による時分割駆動により液晶セル５５を駆動する。またこれとは逆に、アナログ駆動切り換え用のスイッチ回路２０４、ディジタル駆動切り換え用のスイッチ回路２０３をそれぞれオン状態、オフ状態に設定して、信号線ＳＩＧに出力される駆動信号の信号レベルに応じた階調により液晶セル５５を駆動する。
【手続補正２４】
【補正対象書類名】明細書
【補正対象項目名】００９３
【補正方法】変更
【補正の内容】
【００９３】
図２９に示すように、垂直駆動部２０７は、垂直同期信号に同期して信号レベルが立ち上がるタイミング信号ＶＳＴをシフトレジスタ（ＳＲ）４１Ａ、４１Ｂ、……により順次垂直方向に転送する。垂直駆動部２０７は、それぞれアンド回路２１１Ａ〜２１Ｃにおいて、タイミングジェネレータ２０５から出力されるアナログ信号駆動の選択信号ＡＥＮＢ、多ビットメモリ方式の駆動においてそれぞれ下位側ビット及び上位側ビットの書き込みを指示する選択信号ＤＥＮＢ０、ＤＥＮＢ１を、シフトレジスタ４１Ａ、４１Ｂ、……の出力信号によりゲートし、これによりアナログ信号駆動、多ビットメモリ方式の駆動の各ビットを選択するゲート信号ＡＧＡＴＥ、ＤＧＡＴＥ０、ＤＧＡＴＥ１を生成し、このゲート信号ＡＧＡＴＥ、ＤＧＡＴＥ０、ＤＧＡＴＥ１をそれぞれバッファ回路２１２Ａ〜２１２Ｃを介して表示部２０２に出力する。
【手続補正２５】
【補正対象書類名】明細書
【補正対象項目名】００９４
【補正方法】変更
【補正の内容】
【００９４】
これらによりこの画像表示装置２０１では、図３０に示すように、選択信号レベルＳＥＬ（図３０（Ａ））をＨレベルに設定した状態で、タイミング信号ＳＥＲＩ０、ＳＥＲＩ１（図３０（Ｂ）及び（Ｃ））に同期して第２ラッチ２３Ａ、２３Ｂ、……でラッチされる画像データの２ビットＬｏｕｔ０、Ｌｏｕｔ１が交互に信号線ＳＩＧ（図３０（Ｄ））に出力される。また垂直駆動部２０７からそれぞれ下位側ビット及び上位側ビットの書き込みを指示する選択信号ＤＥＮＢ０、ＤＥＮＢ１（図３０（Ｆ）及び（Ｇ））が、シフトレジスタ４１Ａから出力されるタイミング信号ＶＳＴ（図３０（Ｅ））によりゲートされて、ゲート信号ＤＧＡＴＥ０、ＤＧＡＴＥ１（図３０（Ｈ）及び（Ｉ））が出力され、このゲート信号ＤＧＡＴＥ０、ＤＧＡＴＥ１によりそれぞれ駆動回路５８Ａ及び５８Ｂに、信号線ＳＩＧに出力された画像データの各ビットが記録され、この記録により液晶セル５５が駆動される。
【手続補正２６】
【補正対象書類名】明細書
【補正対象項目名】００９５
【補正方法】変更
【補正の内容】
【００９５】
これに対して図３１に示すように、選択信号レベルＳＥＬ（図３１（Ａ））をＬレベルに設定した状態で、ディジタルアナログ変換回路２１１Ａ、２１１Ｂ、……による駆動信号が信号線ＳＩＧに出力され（図３１（Ｂ））、アナログ信号駆動を選択する選択信号ＡＥＮＢ（図３１（Ｄ））がシフトレジスタ４１Ａから出力されるタイミング信号ＶＳＴ（図３１（Ｃ））によりゲートされて、ゲート信号ＡＧＡＴＥ（図３１（Ｅ））が出力され、ゲート信号ＡＧＡＴＥにより信号線ＳＩＧに出力される駆動信号で液晶セル５５が駆動される。
【手続補正２７】
【補正対象書類名】明細書
【補正対象項目名】００９８
【補正方法】変更
【補正の内容】
【００９８】
コントローラ２０８は、ユーザーによる操作に応動して図示しないメモリに記録したプログラムを実行することにより全体の動作を制御する制御手段であり、ユーザーが撮像結果の取得を指示すると、図示しない撮像部の動作を制御して撮像結果を取得する。コントローラ２０８は、この撮像結果による動画、静止画によるビデオデータＳＤＩをインターフェース１１に入力し、またアナログ信号駆動により動作するようにタイミングジェネレータ２０５の動作を制御する。また図示しないメモリにこの撮像結果を記録して保持し、この記録して保持した撮像結果の表示がユーザーにより指示されると、同様にしてこの撮像結果を表示部２０２で表示する。これによりコントローラ２０８は、高い階調による表示が必要な場合には、アナログ信号による駆動により表示部２０２で画像を表示するように全体の動作を制御する。
【手続補正２８】
【補正対象書類名】明細書
【補正対象項目名】０１００
【補正方法】変更
【補正の内容】
【０１００】
この実施例によれば、別途、アナログ信号駆動の構成を設けて表示を切り換えることにより、消費電力の低減を図りつつ、高画質により画像表示するようにして、実施例１と同様の効果を得ることができる。
【手続補正２９】
【補正対象書類名】明細書
【補正対象項目名】０１０１
【補正方法】変更
【補正の内容】
【０１０１】
図３３は、本発明の実施例１２に係る画像表示装置の表示画面を示す平面図である。この実施例に係る画像表示装置は、携帯電話に適用されて、実施例１１について説明した画像表示装置２０１の構成において、コントローラ２０８によるタイミングジェネレータ２０５の制御により、表示画面を縦方向に２つの領域ＡＲＡ、ＡＲＢに分割し、このうちの画面上部側の領域ＡＲＡをパーシャル表示領域に設定する。
【手続補正３０】
【補正対象書類名】明細書
【補正対象項目名】０１１１
【補正方法】変更
【補正の内容】
【０１１１】
【図１】本発明の実施例１に係る画像表示装置に適用される１つの画素の基本構成を示す接続図である。
【図２】本発明の実施例１に係る画像表示装置を示すブロック図である。
【図３】図１の画像表示装置に適用される１つの画素を示す接続図である。
【図４】図１の画素の動作の説明に供するタイムチャートである。
【図５】図３の構成の等化回路を示す接続図である。
【図６】図４の画素の動作の説明に供するタイムチャートである。
【図７】本発明の実施例２に係る画像表示装置に適用される１つの画素を示す接続図である。
【図８】本発明の実施例３に係る画像表示装置に適用される１つの画素を示す接続図である。
【図９】本発明の実施例４に係る画像表示装置に適用される１つの画素を示す接続図である。
【図１０】本発明の実施例５に係る画像表示装置に適用される画素の電極を示す平面図である。
【図１１】図１０とは異なる例による画素の電極を示す平面図である。
【図１２】図１０、図１１とは異なる例により画素の電極を示す平面図である。
【図１３】本発明の実施例６に係る画素回路を示す接続図である。
【図１４】図１３とは異なる例による画素回路を示す接続図である。
【図１５】図１３、図１４とは異なる例による画素回路を示す接続図である。
【図１６】本発明の実施例７に係る各画素の駆動の説明に供するブロック図である。
【図１７】図１６の各画素の駆動の説明に供するタイムチャートである。
【図１８】本発明の実施例８に係る画像表示装置を示すブロック図である。
【図１９】図１８の画像表示装置の１つの画素の構成を示す接続図である。
【図２０】図１９に示す構成において、多の系統側への書き込みの説明に供する接続図である。
【図２１】ブランキング表示を示す平面図である。
【図２２】スーパーインポーズによる表示を示す平面図である。
【図２３】本発明の実施例９に係る画像表示装置を示すブロック図である。
【図２４】図２３の画像表示装置による立体表示の説明に供する略線図である。
【図２５】本発明の実施例１０に係る画像表示装置の構成の説明に供するタイムチャートである。
【図２６】本発明の実施例１１に係る画像表示装置を示すブロック図である。
【図２７】図２６の画像表示装置における画素の構成を示す接続図である。
【図２８】図２６の画像表示装置における水平駆動部の構成を示すブロック図である。
【図２９】図２６の画像表示装置における垂直駆動部の構成を示すブロック図である。
【図３０】図２６の画像表示装置における多ビットメモリ方式による動作の説明に供するタイムチャートである。
【図３１】図２６の画像表示装置におけるアナログ信号駆動時の動作の説明に供するタイムチャートである。
【図３２】図２６の画像表示装置における動作切り換え時の説明に供するタイムチャートである。
【図３３】本発明の実施例１２に係る画像表示装置の表示画面を示す平面図である。
【図３４】従来の画像表示装置を示すブロック図である。
【図３５】図３４の画像表示装置の画素の構成を示す接続図である。
【図３６】図３５の画素における画素回路の構成を示す接続図である。
【図３７】図３６の構成の動作の説明に供するタイムチャートである。
【図３８】図３４の画像表示装置における水平駆動部を示すブロック図である。
【図３９】図３８の水平駆動部におけるパラレルシリアル変換回路を示すブロック図である。
【図４０】図３８の水平駆動部の動作の説明に供するタイムチャートである。
【図４１】図３４の画像表示装置における垂直駆動部を示すブロック図である。
【手続補正３１】
【補正対象書類名】図面
【補正対象項目名】図１９
【補正方法】変更
【補正の内容】
【図１９】
2007147932.tif 000001
【手続補正３２】
【補正対象書類名】図面
【補正対象項目名】図２０
【補正方法】変更
【補正の内容】
【図２０】
2007147932.tif 000002
【手続補正３３】
【補正対象書類名】図面
【補正対象項目名】図３０
【補正方法】変更
【補正の内容】
【図３０】
2007147932.tif 000003
【手続補正３４】
【補正対象書類名】図面
【補正対象項目名】図３９
【補正方法】変更
【補正の内容】
【図３９】
2007147932.tif 000004