(57)【要約】【課題】  液晶表示装置の薄膜トランジスタパネルにおいて、Ｃｒからなるソース電極等とＩＴＯからなる画素電極等との間で良好なコンタクトを得ることができるようにする。【解決手段】  ドライエッチングにより、窒化シリコンからなるオーバーコート膜１３にソース電極用コンタクトホール１４およびドレインライン用外部接続端子用コンタクトホール３２を形成し、且つ、オーバーコート膜１３およびゲート絶縁膜４にゲートライン用外部接続端子用コンタクトホール２２を連続して形成する。この場合、各コンタクトホール１４、２２、３２を介して露出されたＣｒからなるソース電極９、ゲートライン用外部接続端子２１およびドレインライン用外部接続端子３１の各上面に変質層４６、４７、４８が形成される。次に、ＨＮＯ3、ＨＣｌ、Ｈ2Ｏの混合液を用いて、変質層４６、４７、４８を除去する。これにより、ソース電極９等と画素電極等との間の接続抵抗が増大することがなく、良好なコンタクトを得ることができる。【選択図】  図６
2008135598.tif 000002
【特許請求の範囲】
【請求項１】
基板上に金属からなるゲート電極、該ゲート電極に接続されたゲートラインおよび該ゲートラインの一端部に接続されたゲートライン用外部接続端子を形成する工程と、
それらの上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に金属からなるソース電極、ドレイン電極、該ドレイン電極に接続されたドレインラインおよび該ドレインラインの一端部に接続されたドレインライン用外部接続端子を形成する工程と、
それらの上に絶縁膜を形成する工程と、
ドライエッチングにより、前記絶縁膜にソース電極用コンタクトホールおよびドレインライン用外部接続端子用コンタクトホールを形成し、且つ、前記絶縁膜および前記ゲート絶縁膜にゲートライン用外部接続端子用コンタクトホールを連続して形成する工程と、
前記ソース電極用コンタクトホール、前記ドレインライン用外部接続端子用コンタクトホールおよび前記ゲートライン用外部接続端子用コンタクトホールを介して露出された前記ソース電極、前記ドレインライン用外部接続端子および前記ゲートライン用外部接続端子の各上面に前記ドライエッチングにより形成された変質層を除去する工程と、
前記絶縁膜の上面に金属酸化物からなる画素電極、上層ドレインライン用外部接続端子および上層ゲートライン用外部接続端子を前記ソース電極用コンタクトホール、前記ドレインライン用外部接続端子用コンタクトホールおよび前記ゲートライン用外部接続端子用コンタクトホールを介して前記ソース電極、前記ドレインライン用外部接続端子および前記ゲートライン用外部接続端子に接続させて形成する工程と、
を有することを特徴とする薄膜トランジスタパネルの製造方法。
【請求項２】
請求項１に記載の発明において、前記ソース電極、前記ドレイン電極、前記ドレインラインおよび前記ドレインライン用外部接続端子を形成する工程は、前記ゲート絶縁膜上に真性アモルファスシリコン膜を成膜し、前記ゲート電極上における前記真性アモルファスシリコン膜上にチャネル保護膜を形成し、前記チャネル保護膜を含む前記真性アモルファスシリコン膜上にｎ型アモルファスシリコン膜および金属膜を連続して成膜し、前記金属膜上にソース電極形成用レジスト膜、ドレイン電極形成用レジスト膜、ドレインライン形成用レジスト膜およびドレインライン用外部接続端子形成用レジスト膜を形成し、前記各レジスト膜をマスクとして前記金属膜をウェットエッチングし、次いで前記各レジスト膜および前記チャネル保護膜をマスクとして前記ｎ型アモルファスシリコン膜および前記真性アモルファスシリコン膜を連続してドライエッチングする工程であることを特徴とする薄膜トランジスタパネルの製造方法。
【請求項３】
請求項１に記載の発明において、前記ソース電極、前記ドレイン電極、前記ドレインラインおよび前記ドレインライン用外部接続端子を形成する工程は、前記ゲート絶縁膜上に真性アモルファスシリコン膜を成膜し、前記ゲート電極上における前記真性アモルファスシリコン膜上にチャネル保護膜を形成し、前記チャネル保護膜を含む前記真性アモルファスシリコン膜上にｎ型アモルファスシリコン膜および金属膜を連続して成膜し、前記金属膜上にソース電極形成用レジスト膜、ドレイン電極形成用レジスト膜、ドレインライン形成用レジスト膜およびドレインライン用外部接続端子形成用レジスト膜を形成し、前記各レジスト膜をマスクとして前記金属膜をウェットエッチングして前記ソース電極、前記ドレイン電極、前記ドレインラインおよび前記ドレインライン用外部接続端子を形成し、前記各レジスト膜を剥離し、前記ソース電極、前記ドレイン電極、前記ドレインライン、前記ドレインライン用外部接続端子および前記チャネル保護膜をマスクとして前記ｎ型アモルファスシリコン膜および前記真性アモルファスシリコン膜を連続してドライエッチングする工程であることを特徴とする薄膜トランジスタパネルの製造方法。
【請求項４】
基板上に金属からなるゲート電極、該ゲート電極に接続されたゲートラインおよび該ゲートラインの一端部に接続されたゲートライン用外部接続端子を形成する工程と、
それらの上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に金属からなるソース電極、ドレイン電極、該ドレイン電極に接続されたドレインラインおよび該ドレインラインの一端部に接続されたドレインライン用外部接続端子を形成するとともに、こられの上に金属酸化物からなるソース電極用金属酸化膜、ドレイン電極用金属酸化膜、ドレインライン用金属酸化膜およびドレインライン用外部接続端子用金属酸化膜を形成する工程と、
それらの上に絶縁膜を形成する工程と、
ドライエッチングにより、前記絶縁膜にソース電極用コンタクトホールおよびドレインライン用外部接続端子用コンタクトホールを形成し、且つ、前記絶縁膜および前記ゲート絶縁膜にゲートライン用外部接続端子用コンタクトホールを連続して形成する工程と、
前記ゲートライン用外部接続端子用コンタクトホールを介して露出された前記ゲートライン用外部接続端子の上面に前記ドライエッチングにより形成された変質層を除去する工程と、
前記絶縁膜の上面に金属酸化物からなる画素電極、上層ドレインライン用外部接続端子および上層ゲートライン用外部接続端子を前記ソース電極用コンタクトホール、前記ドレインライン用外部接続端子用コンタクトホールおよび前記ゲートライン用外部接続端子用コンタクトホールを介して前記ソース電極用金属酸化膜、前記ドレインライン用外部接続端子用金属酸化膜および前記ゲートライン用外部接続端子に接続させて形成する工程と、
を有することを特徴とする薄膜トランジスタパネルの製造方法。
【請求項５】
請求項１〜４のいずれかに記載の発明において、前記金属はＣｒであり、前記変質層の除去はＨＮＯ3、ＨＣｌ、Ｈ2Ｏの混合液を用いて行なうことを特徴とする薄膜トランジスタパネルの製造方法。
【請求項６】
請求項５に記載の発明において、前記金属酸化物はＩＴＯであることを特徴とする薄膜トランジスタパネルの製造方法。
【請求項７】
基板上に金属からなるゲート電極、該ゲート電極に接続されたゲートラインおよび該ゲートラインの一端部に接続されたゲートライン用外部接続端子を形成するとともに、こられの上にゲート電極用金属酸化膜、ゲートライン用金属酸化膜およびゲートライン用外部接続端子用金属酸化膜を形成する工程と、
それらの上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に金属からなるソース電極、ドレイン電極、該ドレイン電極に接続されたドレインラインおよび該ドレインラインの一端部に接続されたドレインライン用外部接続端子を形成するとともに、こられの上に金属酸化物からなるソース電極用金属酸化膜、ドレイン電極用金属酸化膜、ドレインライン用金属酸化膜およびドレインライン用外部接続端子用金属酸化膜を形成する工程と、
それらの上に絶縁膜を形成する工程と、
ドライエッチングにより、前記絶縁膜にソース電極用コンタクトホールおよびドレインライン用外部接続端子用コンタクトホールを形成し、且つ、前記絶縁膜および前記ゲート絶縁膜にゲートライン用外部接続端子用コンタクトホールを連続して形成する工程と、
前記絶縁膜の上面に金属酸化物からなる画素電極、上層ドレインライン用外部接続端子および上層ゲートライン用外部接続端子を前記ソース電極用コンタクトホール、前記ドレインライン用外部接続端子用コンタクトホールおよび前記ゲートライン用外部接続端子用コンタクトホールを介して前記ソース電極用金属酸化膜、前記ドレインライン用外部接続端子用金属酸化膜および前記ゲートライン用外部接続端子用金属酸化膜に接続させて形成する工程と、
を有することを特徴とする薄膜トランジスタパネルの製造方法。
【請求項８】
請求項４または７に記載の発明において、前記ソース電極、前記ドレイン電極、前記ドレインラインおよび前記ドレインライン用外部接続端子を形成するとともに、こられの上に前記ソース電極用金属酸化膜、前記ドレイン電極用金属酸化膜、前記ドレインライン用金属酸化膜および前記ドレインライン用外部接続端子用金属酸化膜を形成する工程は、前記ゲート絶縁膜上に真性アモルファスシリコン膜を成膜し、前記ゲート電極上における前記真性アモルファスシリコン膜上にチャネル保護膜を形成し、前記チャネル保護膜を含む前記真性アモルファスシリコン膜上にｎ型アモルファスシリコン膜、金属膜および金属酸化膜を連続して成膜し、前記金属酸化膜上にソース電極形成用レジスト膜、ドレイン電極形成用レジスト膜、ドレインライン形成用レジスト膜およびドレインライン用外部接続端子形成用レジスト膜を形成し、前記各レジスト膜をマスクとして前記金属酸化膜および前記金属膜を連続してウェットエッチングして前記ソース電極、前記ドレイン電極、前記ドレインラインおよび前記ドレインライン用外部接続端子を形成するとともに、こられの上に前記ソース電極用金属酸化膜、前記ドレイン電極用金属酸化膜、前記ドレインライン用金属酸化膜および前記ドレインライン用外部接続端子用金属酸化膜を形成し、前記各レジスト膜を剥離し、前記ソース電極用金属酸化膜、前記ドレイン電極用金属酸化膜、前記ドレインライン用金属酸化膜、前記ドレインライン用外部接続端子用金属酸化膜および前記チャネル保護膜をマスクとして前記ｎ型アモルファスシリコン膜および前記真性アモルファスシリコン膜を連続してドライエッチングする工程であることを特徴とする薄膜トランジスタパネルの製造方法。
【請求項９】
請求項４、７、８のいずれかに記載の発明において、前記金属はＣｒであり、前記金属酸化物はＩＴＯであることを特徴とする薄膜トランジスタパネルの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は薄膜トランジスタパネルの製造方法に関する。
【背景技術】
【０００２】
従来の液晶表示装置の薄膜トランジスタパネルには、ボトムゲート型の薄膜トランジスタを備えたものがある（例えば、特許文献１参照）。この薄膜トランジスタパネルでは、基板の上面にゲート電極が設けられている。ゲート電極を含む基板の上面にはゲート絶縁膜が設けられている。ゲート電極上におけるゲート絶縁膜の上面には半導体薄膜が設けられている。半導体薄膜の上面両側にはオーミックコンタクト層が設けられている。各オーミックコンタクト層の上面にはソース電極およびドレイン電極が設けられている。それらの上面全体にはオーバーコート膜が設けられている。オーバーコート膜の上面には画素電極がオーバーコート膜に設けられたコンタクトホールを介してソース電極に接続されて設けられている。
【０００３】
【特許文献１】特許第２５９２４６３号公報
【０００４】
ところで、オーバーコート膜にコンタクトホールをウェットエッチングにより形成すると、オーバーコート膜やゲート絶縁膜にピンポールがある場合には、エッチング液がオーバーコート膜やゲート絶縁膜のピンポールを介して染み込み、オーバーコート膜やゲート絶縁膜下に設けられた配線や電極等が切断されることがある。このため、オーバーコート膜へのコンタクトホールの形成は、ウェットエッチングよりもドライエッチングの方が望ましい。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、オーバーコート膜にコンタクトホールをドライエッチングにより形成すると、当該コンタクトホールを介して露出されたＣｒ等の金属からなるソース電極等の上面がドライエッチングによるプラズマダメージを受けたり、エッチングガスにさらされて変質したりすることに起因して、ソース電極等と画素電極等との間の接続抵抗が増大し、良好なコンタクトが得られないという問題があった。
【０００６】
そこで、この発明は、ソース電極等と画素電極等との間で良好なコンタクトを得ることができる薄膜トランジスタパネルの製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
請求項１に記載の発明は、基板上に金属からなるゲート電極、該ゲート電極に接続されたゲートラインおよび該ゲートラインの一端部に接続されたゲートライン用外部接続端子を形成する工程と、それらの上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に金属からなるソース電極、ドレイン電極、該ドレイン電極に接続されたドレインラインおよび該ドレインラインの一端部に接続されたドレインライン用外部接続端子を形成する工程と、それらの上に絶縁膜を形成する工程と、ドライエッチングにより、前記絶縁膜にソース電極用コンタクトホールおよびドレインライン用外部接続端子用コンタクトホールを形成し、且つ、前記絶縁膜および前記ゲート絶縁膜にゲートライン用外部接続端子用コンタクトホールを連続して形成する工程と、前記ソース電極用コンタクトホール、前記ドレインライン用外部接続端子用コンタクトホールおよび前記ゲートライン用外部接続端子用コンタクトホールを介して露出された前記ソース電極、前記ドレインライン用外部接続端子および前記ゲートライン用外部接続端子の各上面に前記ドライエッチングにより形成された変質層を除去する工程と、前記絶縁膜の上面に金属酸化物からなる画素電極、上層ドレインライン用外部接続端子および上層ゲートライン用外部接続端子を前記ソース電極用コンタクトホール、前記ドレインライン用外部接続端子用コンタクトホールおよび前記ゲートライン用外部接続端子用コンタクトホールを介して前記ソース電極、前記ドレインライン用外部接続端子および前記ゲートライン用外部接続端子に接続させて形成する工程と、を有することを特徴とするものである。
請求項２に記載の発明は、請求項１に記載の発明において、前記ソース電極、前記ドレイン電極、前記ドレインラインおよび前記ドレインライン用外部接続端子を形成する工程は、前記ゲート絶縁膜上に真性アモルファスシリコン膜を成膜し、前記ゲート電極上における前記真性アモルファスシリコン膜上にチャネル保護膜を形成し、前記チャネル保護膜を含む前記真性アモルファスシリコン膜上にｎ型アモルファスシリコン膜および金属膜を連続して成膜し、前記金属膜上にソース電極形成用レジスト膜、ドレイン電極形成用レジスト膜、ドレインライン形成用レジスト膜およびドレインライン用外部接続端子形成用レジスト膜を形成し、前記各レジスト膜をマスクとして前記金属膜をウェットエッチングし、次いで前記各レジスト膜および前記チャネル保護膜をマスクとして前記ｎ型アモルファスシリコン膜および前記真性アモルファスシリコン膜を連続してドライエッチングする工程であることを特徴とするものである。
請求項３に記載の発明は、請求項１に記載の発明において、前記ソース電極、前記ドレイン電極、前記ドレインラインおよび前記ドレインライン用外部接続端子を形成する工程は、前記ゲート絶縁膜上に真性アモルファスシリコン膜を成膜し、前記ゲート電極上における前記真性アモルファスシリコン膜上にチャネル保護膜を形成し、前記チャネル保護膜を含む前記真性アモルファスシリコン膜上にｎ型アモルファスシリコン膜および金属膜を連続して成膜し、前記金属膜上にソース電極形成用レジスト膜、ドレイン電極形成用レジスト膜、ドレインライン形成用レジスト膜およびドレインライン用外部接続端子形成用レジスト膜を形成し、前記各レジスト膜をマスクとして前記金属膜をウェットエッチングして前記ソース電極、前記ドレイン電極、前記ドレインラインおよび前記ドレインライン用外部接続端子を形成し、前記各レジスト膜を剥離し、前記ソース電極、前記ドレイン電極、前記ドレインライン、前記ドレインライン用外部接続端子および前記チャネル保護膜をマスクとして前記ｎ型アモルファスシリコン膜および前記真性アモルファスシリコン膜を連続してドライエッチングする工程であることを特徴とするものである。
請求項４に記載の発明は、基板上に金属からなるゲート電極、該ゲート電極に接続されたゲートラインおよび該ゲートラインの一端部に接続されたゲートライン用外部接続端子を形成する工程と、それらの上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に金属からなるソース電極、ドレイン電極、該ドレイン電極に接続されたドレインラインおよび該ドレインラインの一端部に接続されたドレインライン用外部接続端子を形成するとともに、こられの上に金属酸化物からなるソース電極用金属酸化膜、ドレイン電極用金属酸化膜、ドレインライン用金属酸化膜およびドレインライン用外部接続端子用金属酸化膜を形成する工程と、それらの上に絶縁膜を形成する工程と、ドライエッチングにより、前記絶縁膜にソース電極用コンタクトホールおよびドレインライン用外部接続端子用コンタクトホールを形成し、且つ、前記絶縁膜および前記ゲート絶縁膜にゲートライン用外部接続端子用コンタクトホールを連続して形成する工程と、前記ゲートライン用外部接続端子用コンタクトホールを介して露出された前記ゲートライン用外部接続端子の上面に前記ドライエッチングにより形成された変質層を除去する工程と、前記絶縁膜の上面に金属酸化物からなる画素電極、上層ドレインライン用外部接続端子および上層ゲートライン用外部接続端子を前記ソース電極用コンタクトホール、前記ドレインライン用外部接続端子用コンタクトホールおよび前記ゲートライン用外部接続端子用コンタクトホールを介して前記ソース電極用金属酸化膜、前記ドレインライン用外部接続端子用金属酸化膜および前記ゲートライン用外部接続端子に接続させて形成する工程と、を有することを特徴とするものである。
請求項５に記載の発明は、請求項１〜４のいずれかに記載の発明において、前記金属はＣｒであり、前記変質層の除去はＨＮＯ3、ＨＣｌ、Ｈ2Ｏの混合液を用いて行なうことを特徴とするものである。
請求項６に記載の発明は、請求項５に記載の発明において、前記金属酸化物はＩＴＯであることを特徴とするものである。
請求項７に記載の発明は、基板上に金属からなるゲート電極、該ゲート電極に接続されたゲートラインおよび該ゲートラインの一端部に接続されたゲートライン用外部接続端子を形成するとともに、こられの上にゲート電極用金属酸化膜、ゲートライン用金属酸化膜およびゲートライン用外部接続端子用金属酸化膜を形成する工程と、それらの上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に金属からなるソース電極、ドレイン電極、該ドレイン電極に接続されたドレインラインおよび該ドレインラインの一端部に接続されたドレインライン用外部接続端子を形成するとともに、こられの上に金属酸化物からなるソース電極用金属酸化膜、ドレイン電極用金属酸化膜、ドレインライン用金属酸化膜およびドレインライン用外部接続端子用金属酸化膜を形成する工程と、それらの上に絶縁膜を形成する工程と、ドライエッチングにより、前記絶縁膜にソース電極用コンタクトホールおよびドレインライン用外部接続端子用コンタクトホールを形成し、且つ、前記絶縁膜および前記ゲート絶縁膜にゲートライン用外部接続端子用コンタクトホールを連続して形成する工程と、前記絶縁膜の上面に金属酸化物からなる画素電極、上層ドレインライン用外部接続端子および上層ゲートライン用外部接続端子を前記ソース電極用コンタクトホール、前記ドレインライン用外部接続端子用コンタクトホールおよび前記ゲートライン用外部接続端子用コンタクトホールを介して前記ソース電極用金属酸化膜、前記ドレインライン用外部接続端子用金属酸化膜および前記ゲートライン用外部接続端子用金属酸化膜に接続させて形成する工程と、を有することを特徴とするものである。
請求項８に記載の発明は、請求項４または７に記載の発明において、前記ソース電極、前記ドレイン電極、前記ドレインラインおよび前記ドレインライン用外部接続端子を形成するとともに、こられの上に前記ソース電極用金属酸化膜、前記ドレイン電極用金属酸化膜、前記ドレインライン用金属酸化膜および前記ドレインライン用外部接続端子用金属酸化膜を形成する工程は、前記ゲート絶縁膜上に真性アモルファスシリコン膜を成膜し、前記ゲート電極上における前記真性アモルファスシリコン膜上にチャネル保護膜を形成し、前記チャネル保護膜を含む前記真性アモルファスシリコン膜上にｎ型アモルファスシリコン膜、金属膜および金属酸化膜を連続して成膜し、前記金属酸化膜上にソース電極形成用レジスト膜、ドレイン電極形成用レジスト膜、ドレインライン形成用レジスト膜およびドレインライン用外部接続端子形成用レジスト膜を形成し、前記各レジスト膜をマスクとして前記金属酸化膜および前記金属膜を連続してウェットエッチングして前記ソース電極、前記ドレイン電極、前記ドレインラインおよび前記ドレインライン用外部接続端子を形成するとともに、こられの上に前記ソース電極用金属酸化膜、前記ドレイン電極用金属酸化膜、前記ドレインライン用金属酸化膜および前記ドレインライン用外部接続端子用金属酸化膜を形成し、前記各レジスト膜を剥離し、前記ソース電極用金属酸化膜、前記ドレイン電極用金属酸化膜、前記ドレインライン用金属酸化膜、前記ドレインライン用外部接続端子用金属酸化膜および前記チャネル保護膜をマスクとして前記ｎ型アモルファスシリコン膜および前記真性アモルファスシリコン膜を連続してドライエッチングする工程であることを特徴とするものである。
請求項９に記載の発明は、請求項４、７、８のいずれかに記載の発明において、前記金属はＣｒであり、前記金属酸化膜はＩＴＯであることを特徴とするものである。
【発明の効果】
【０００８】
この発明によれば、ソース電極用コンタクトホール、ドレインライン用外部接続端子用コンタクトホール、ゲートライン用外部接続端子用コンタクトホールを介して露出されたソース電極、ドレインライン用外部接続端子、ゲートライン用外部接続端子の各上面にドライエッチングにより形成された変質層を除去し、あるいは、ソース電極、ドレインライン用外部接続端子、ゲートライン用外部接続端子の各上面に変質膜が形成されないようにするための金属酸化膜を形成しているので、ソース電極等と画素電極等との間で良好なコンタクトを得ることができる。
【発明を実施するための最良の形態】
【０００９】
（第１実施形態）
図１はこの発明の第１実施形態としての製造方法により製造された薄膜トランジスタパネルの要部の断面図を示す。この場合、図１の左側から右側に向かって、画素電極１５を含む薄膜トランジスタ１１の部分の断面図、ゲートライン用外部接続端子２１の部分の断面図、ドレインライン用外部接続端子３１の部分の断面図を示す。
【００１０】
まず、画素電極１５を含む薄膜トランジスタ１１の部分について説明する。ガラス基板１の上面の所定の箇所にはＣｒ等の金属からなるゲート電極２および該ゲート電極２に接続されたゲートライン３が設けられている。ゲート電極２およびゲートライン３を含むガラス基板１の上面には窒化シリコンからなるゲート絶縁膜４が設けられている。
【００１１】
ゲート電極２上におけるゲート絶縁膜４の上面の所定の箇所には真性アモルファスシリコンからなる半導体薄膜５が設けられている。半導体薄膜５の上面ほぼ中央部には窒化シリコンからなるチャネル保護膜６が設けられている。チャネル保護膜６の上面両側およびその両側における半導体薄膜５の上面にはｎ型アモルファスシリコンからなるオーミックコンタクト層７、８が設けられている。オーミックコンタクト層７、８の各上面にはＣｒ等の金属からなるソース電極９およびドレイン電極１０が設けられている。
【００１２】
ここで、ゲート電極２、ゲート絶縁膜４、半導体薄膜５、チャネル保護膜６、オーミックコンタクト層７、８、ソース電極９およびドレイン電極１０により、ボトムゲート型の薄膜トランジスタ１１が構成されている。
【００１３】
ゲート絶縁膜４上の所定の箇所には、ドレイン電極１０と同一の金属からなるドレインライン１２が設けられている。この場合、ドレインライン１２は、ゲート絶縁膜４の上面に設けられた真性アモルファスシリコン膜１２ａの上面全体に設けられたｎ型アモルファスシリコン膜１２ｂの上面全体に設けられている。したがって、ドレインライン１２は実質的には３層構造となっている。そして、真性アモルファスシリコン膜１２ａ、ｎ型アモルファスシリコン膜１２ｂおよびドレインライン１２の一端部は、ドレイン電極１０形成領域における半導体薄膜５、オーミックコンタクト層８およびドレイン電極１０に接続されている。
【００１４】
薄膜トランジスタ１１およびドレインライン１２を含むゲート絶縁膜４の上面には窒化シリコンからなるオーバーコート膜（絶縁膜）１３が設けられている。ソース電９の所定の箇所に対応する部分におけるオーバーコート膜１３にはソース電極用コンタクトホール１４が設けられている。オーバーコート膜１３の上面の所定の箇所にはＩＴＯ等の金属酸化物からなる画素電極１５がソース電極用コンタクトホール１４を介してソース電極９に接続されて設けられている。
【００１５】
次に、ゲートライン用外部接続端子２１の部分について説明する。ガラス基板１の上面の所定の箇所には、ゲートライン３と同一の金属からなるゲートライン用外部接続端子２１がゲートライン３の一端部に接続されて設けられている。ゲートライン用外部接続端子２１の所定の箇所に対応する部分におけるオーバーコート膜１３およびゲート絶縁膜４にはゲートライン用外部接続端子用コンタクトホール２２が設けられている。オーバーコート膜１３の上面の所定の箇所には、画素電極１５と同一の金属酸化物からなる上層ゲートライン用外部接続端子２３がゲートライン用外部接続端子用コンタクトホール２２を介してゲートライン用外部接続端子２１に接続されて設けられている。
【００１６】
次に、ドレインライン用外部接続端子３１の部分について説明する。ゲート絶縁膜４上の所定の箇所には、ドレインライン１２と同一の金属からなるドレインライン用外部接続端子３１は設けられている。この場合、ドレインライン用外部接続端子３１は、ゲート絶縁膜４の上面に設けられた真性アモルファスシリコン膜３１ａの上面全体に設けられたｎ型アモルファスシリコン膜３１ｂの上面全体に設けられている。したがって、ドレインライン用外部接続端子３１は実質的には３層構造となっている。
【００１７】
そして、真性アモルファスシリコン膜３１ａ、ｎ型アモルファスシリコン膜３１ｂおよびドレインライン用外部接続端子３１は、実質的には３層構造のドレインライン１２の他端部における真性アモルファスシリコン膜１２ａ、ｎ型アモルファスシリコン膜１２ｂおよびドレインライン１２に接続されている。
【００１８】
ドレインライン用外部接続端子３１の所定の箇所に対応する部分におけるオーバーコート膜１３にはドレインライン用外部接続端子用コンタクトホール３２が設けられている。オーバーコート膜１３の上面の所定の箇所には、画素電極１５と同一の金属酸化物からなる上層ドレインライン用外部接続端子３３がドレインライン用外部接続端子用コンタクトホール３２を介してドレインライン用外部接続端子３１に接続されて設けられている。
【００１９】
次に、この薄膜トランジスタバネルの製造方法の一例について説明する。まず、図２に示すように、ガラス基板１の上面の所定の箇所に、スパッタ法により成膜されたＣｒ等の金属からなる金属膜をフォトリソグラフィ法によりパターニングすることにより、ゲート電極２、該ゲート電極２に接続されたゲートライン３および該ゲートライン３の一端部に接続されたゲートライン用外部接続端子２１を形成する。
【００２０】
次に、ゲート電極２、ゲートライン３およびゲートライン用外部接続端子２１を含むガラス基板１の上面に、プラズマＣＶＤ法により、窒化シリコンからなるゲート絶縁膜４、真性アモルファスシリコン膜４１および窒化シリコンからなるチャネル保護膜形成用膜４２を連続して成膜する。次に、チャネル保護膜形成用膜４２をフォトリソグラフィ法によりパターニングすることにより、チャネル保護膜６を形成する。
【００２１】
次に、図３に示すように、チャネル保護膜６を含む真性アモルファスシリコン膜４１の上面に、プラズマＣＶＤ法により、ｎ型アモルファスシリコン膜４３を成膜する。次に、ｎ型アモルファスシリコン膜４３の上面に、スパッタ法により、Ｃｒ等の金属からなる金属膜４４を成膜する。
【００２２】
次に、金属膜４４の上面の各所定の箇所に、印刷等により塗布されたレジスト膜あるいはラミネートされたドライフィルムレジストをフォトリソグラフィ法によりパターニングすることにより、ソース電極形成用レジスト膜４５ａ、ドレイン電極形成用レジスト膜４５ｂ、ドレインライン形成用レジスト膜４５ｃおよびドレインライン用外部接続端子形成用レジスト膜４５ｄを形成する。
【００２３】
次に、レジスト膜４５ａ、４５ｂ、４５ｃ、４５ｄをマスクとして金属膜４４をウェットエッチングし、次いでレジスト膜４５ａ、４５ｂ、４５ｃ、４５ｄおよびチャネル保護膜６をマスクとしてｎ型アモルファスシリコン膜４３および真性アモルファスシリコン膜４１を連続してドライエッチングすると、図４に示すようになる。
【００２４】
すなわち、ソース電極形成用レジスト膜４５ａ下にソース電極９および一方のオーミックコンタクト層７が形成される。ドレイン電極形成用レジスト膜４５ｂ下にドレイン電極１０および他方のオーミックコンタクト層８が形成される。２つのオーミックコンタクト層７、８およびチャネル保護膜６下に半導体薄膜５が形成される。
【００２５】
ドレインライン形成用レジスト膜４５ｃ下にドレインライン１２、ｎ型アモルファスシリコン膜１２ｂおよび真性アモルファスシリコン膜１２ａが形成される。ドレインライン用外部接続端子形成用レジスト膜４５ｄ下にドレインライン用外部接続端子３１、ｎ型アモルファスシリコン膜３１ｂおよび真性アモルファスシリコン膜３１ａが形成される。次に、レジスト膜４５ａ、４５ｂ、４５ｃ、４５ｄを剥離する。
【００２６】
次に、図５に示すように、薄膜トランジスタ１１、ドレインライン１２およびドレインライン用外部接続端子３１を含むゲート絶縁膜４の上面に、プラズマＣＶＤ法により、窒化シリコンからなるオーバーコート膜１３を成膜する。次に、図６に示すように、フォトリソグラフィ法により、オーバーコート膜１３の各所定の箇所にソース電極用コンタクトホール１４およびドレインライン用外部接続端子用コンタクトホール３２を形成し、且つ、オーバーコート膜１３およびゲート絶縁膜４の所定の箇所にゲートライン用外部接続端子用コンタクトホール２２を連続して形成する。
【００２７】
この場合、コンタクトホール１４、２２、３２をドライエッチングにより形成すると、各コンタクトホール１４、２２、３２を介して露出されたＣｒ等の金属からなるソース電極９、ゲートライン用外部接続端子２１およびドレインライン用外部接続端子３１の各上面がドライエッチングによるプラズマダメージを受けたり、エッチングガスにさらされたりすることにより、当該各上面に変質層４６、４７、４８が形成される。
【００２８】
次に、変質層４６、４７、４８を処理液を用いて除去する。変質層４６、４７、４８がＣｒの変質層である場合には、処理液としてＨＮＯ3、ＨＣｌ、Ｈ2Ｏの混合液を用いて、変質層４６、４７、４８を除去する。すると、図７に示すように、各コンタクトホール１４、２２、３２を介してソース電極９、ゲートライン用外部接続端子２１およびドレインライン用外部接続端子３１の各上面が露出される。
【００２９】
次に、図１に示すように、オーバーコート膜１３の上面の各所定の箇所に、スパッタ法により成膜されたＩＴＯ等の金属酸化物からなる金属酸化膜をフォトリソグラフィ法によりパターニングすることにより、画素電極１５をソース電極用コンタクトホール１４を介してソース電極９に接続させて形成し、また上層ゲートライン用外部接続端子２３をゲートライン用外部接続端子用コンタクトホール２２を介してゲートライン用外部接続端子２１に接続させて形成し、さらに上層ドレインライン用外部接続端子３３をドレインライン用外部接続端子用コンタクトホール３２を介してドレインライン用外部接続端子３１に接続させて形成する。かくして、図１に示す薄膜トランジスタパネルが得られる。
【００３０】
このようにして得られた薄膜トランジスタパネルでは、ドライエッチングにより形成された各コンタクトホール１４、２２、３２を介して露出されたソース電極９、ゲートライン用外部接続端子２１およびドレインライン用外部接続端子３１の各上面に形成された変質層４６、４７、４８を除去しているので、画素電極１５とソース電極９との間、上層ゲートライン用外部接続端子２３とゲートライン用外部接続端子２１との間および上層ドレインライン用外部接続端子３３とドレインライン用外部接続端子３１との間の接続抵抗が増大することがなく、良好なコンタクトを得ることができる。
【００３１】
ここで、上記のような変質層除去処理を行なうことによって得られた薄膜トランジスタパネル（以下、本発明品という）と行なわないことによって得られた薄膜トランジスタパネル（以下、比較品という）とを用意し、ソース電極９と画素電極１５との間の接続抵抗値（１００μｍ□）を調べたところ、図８に示す結果が得られた。この場合、ソース電極９はＣｒによって形成し、画素電極１５はＩＴＯによって形成し、処理液はＨＮＯ3、ＨＣｌ、Ｈ2Ｏの混合液を用いた。図８（対数目盛）から明らかなように、接続抵抗値は、比較品の場合には約１０００Ω〜約６０００Ωと比較的高く、本発明品の場合には約１００Ω〜約２５０Ωと比較的低い。
【００３２】
（第２実施形態）
図９はこの発明の第２実施形態としての製造方法により製造された薄膜トランジスタパネルの要部の断面図を示す。この薄膜トランジスタパネルにおいて、図１に示す薄膜トランジスタパネルと異なる点は、ソース電極９の上面においてソース電極用コンタクトホール１４以外の領域に変質層４６が形成され、ドレイン電極１０の上面に変質層４９が形成され、ドレインライン１２の上面に変質層５０が形成され、ドレインライン用外部接続端子３１の上面においてドレインライン用外部接続端子用コンタクトホール３２以外の領域に変質層４８が形成されている点である。
【００３３】
次に、この薄膜トランジスタパネルの製造方法の一例について説明する。この場合、図３に示す工程において、レジスト膜４５ａ、４５ｂ、４５ｃ、４５ｄをマスクとして金属膜４４をウェットエッチングすると、図１０に示すように、ソース電極形成用レジスト膜４５ａ下にソース電極９が形成され、ドレイン電極形成用レジスト膜４５ｂ下にドレイン電極１０が形成され、ドレインライン形成用レジスト膜４５ｃ下にドレインライン１２が形成され、ドレインライン用外部接続端子形成用レジスト膜４５ｄ下にドレインライン用外部接続端子３１が形成される。
【００３４】
次に、レジスト膜４５ａ、４５ｂ、４５ｃ、４５ｄを剥離する。次に、ソース電極９、ドレイン電極１０、ドレインライン１２、ドレインライン用外部接続端子３１およびチャネル保護膜６をマスクとしてｎ型アモルファスシリコン膜４３および真性アモルファスシリコン膜４１を連続してドライエッチングすると、図１１に示すようになる。
【００３５】
すなわち、ソース電極９下に一方のオーミックコンタクト層７が形成される。ドレイン電極１０下に他方のオーミックコンタクト層８が形成される。２つのオーミックコンタクト層７、８およびチャネル保護膜６下に半導体薄膜５が形成される。ドレインライン１２下にｎ型アモルファスシリコン膜１２ｂおよび真性アモルファスシリコン膜１２ａが形成される。ドレインライン用外部接続端子３１下にｎ型アモルファスシリコン膜３１ｂおよび真性アモルファスシリコン膜３１ａが形成される。
【００３６】
この場合、ｎ型アモルファスシリコン膜４３および真性アモルファスシリコン膜４１をドライエッチングすると、ソース電極９、ドレイン電極１０、ドレインライン１２およびドレインライン用外部接続端子３１の各上面がドライエッチングによるプラズマダメージを受けたり、エッチングガスにさらされたりすることにより、当該各上面に変質層４６、４９、５０、４８が形成される。
【００３７】
次に、図１２に示すように、薄膜トランジスタ１１、ドレインライン１２およびドレインライン用外部接続端子３１を含むゲート絶縁膜４の上面に、プラズマＣＶＤ法により、窒化シリコンからなるオーバーコート膜１３を成膜する。次に、フォトリソグラフィ法により、オーバーコート膜１３の各所定の箇所にソース電極用コンタクトホール１４およびドレインライン用外部接続端子用コンタクトホール３２を形成し、且つ、オーバーコート膜１３およびゲート絶縁膜４の所定の箇所にゲートライン用外部接続端子用コンタクトホール２２を連続して形成する。
【００３８】
この状態では、ソース電極用コンタクトホール１４およびドレインライン用外部接続端子用コンタクトホール３２を介して、ソース電極９およびドレインライン用外部接続端子３１の各上面に形成された変質層４６、４８が露出される。また、コンタクトホール１４、２２、３２をドライエッチングにより形成すると、ゲートライン用外部接続端子用コンタクトホール３２を介して露出されたゲートライン用外部接続端子２１の上面がドライエッチングによるプラズマダメージを受けたり、エッチングガスにさらされたりすることにより、当該上面に変質層４７が形成される。
【００３９】
次に、各コンタクトホール１４、２２、３２を介して露出された変質層４６、４７、４８を処理液を用いて除去する。変質層４６、４７、４８がＣｒの変質層である場合には、処理液としてＨＮＯ3、ＨＣｌ、Ｈ2Ｏの混合液を用いて、変質層４６、４７、４８を除去する。すると、図１３に示すように、各コンタクトホール１４、２２、３２を介してソース電極９、ゲートライン用外部接続端子２１およびドレインライン用外部接続端子３１の各上面が露出される。
【００４０】
次に、図９に示すように、オーバーコート膜１３の上面の各所定の箇所に、スパッタ法により成膜されたＩＴＯ等の金属酸化物からなる金属酸化膜をフォトリソグラフィ法によりパターニングすることにより、画素電極１５をソース電極用コンタクトホール１４を介してソース電極９に接続させて形成し、また上層ゲートライン用外部接続端子２３をゲートライン用外部接続端子用コンタクトホール２２を介してゲートライン用外部接続端子２１に接続させて形成し、さらに上層ドレインライン用外部接続端子３３をドレインライン用外部接続端子用コンタクトホール３２を介してドレインライン用外部接続端子３１に接続させて形成する。かくして、図９に示す薄膜トランジスタパネルが得られる。
【００４１】
このようにして得られた薄膜トランジスタでも、ドライエッチングにより形成された各コンタクトホール１４、２２、３２を介して露出されたソース電極９、ゲートライン用外部接続端子２１およびドレインライン用外部接続端子３１の各上面に形成された変質層４６、４７、４８を除去しているので、画素電極１５とソース電極９との間、上層ゲートライン用外部接続端子２３とゲートライン用外部接続端子２１との間および上層ドレインライン用外部接続端子３３とドレインライン用外部接続端子３１との間の接続抵抗が増大することがなく、良好なコンタクトを得ることができる。
【００４２】
この場合、ソース電極９の上面においてソース電極用コンタクトホール１４以外の領域に変質層４６が形成され、ドレイン電極１０の上面に変質層４９が形成され、ドレインライン１２の上面に変質層５０が形成され、ドレインライン用外部接続端子３１の上面においてドレインライン用外部接続端子用コンタクトホール３２以外の領域に変質層４８が形成されているが、別に問題はない。
【００４３】
ところで、上記第１実施形態の製造方法では、図４に示すように、レジスト膜４５ａ、４５ｂ、４５ｃ、４５ｄおよびチャネル保護膜６をマスクとしてｎ型アモルファスシリコン膜４３および真性アモルファスシリコン膜４１を連続してドライエッチングしているので、レジスト膜４５ａ、４５ｂ、４５ｃ、４５ｄがドライエッチングによりダメージを受け、レジスト剥離液を用いて剥離しても、レジスト残りが発生しやすい。
【００４４】
これに対し、上記第２実施形態の製造方法では、図１０に示すレジスト膜４５ａ、４５ｂ、４５ｃ、４５ｄを剥離し、次いで、ソース電極９、ドレイン電極１０、ドレインライン１２、ドレインライン用外部接続端子３１およびチャネル保護膜６をマスクとしてｎ型アモルファスシリコン膜４３および真性アモルファスシリコン膜４１を連続してドライエッチングしているので、レジスト膜４５ａ、４５ｂ、４５ｃ、４５ｄがドライエッチングによるダメージを受けることがなく、レジスト残りが発生しにくいようにすることができる。
【００４５】
（第３実施形態）
図１４はこの発明の第３実施形態としての製造方法により製造された薄膜トランジスタパネルの要部の断面図を示す。この薄膜トランジスタパネルにおいて、図１に示す薄膜トランジスタパネルと異なる点は、ソース電極９、ドレイン電極１０、ドレインライン１２およびドレインライン用外部接続端子３１の各上面にＩＴＯ等の金属酸化物からなるソース電極用金属酸化膜９ａ、ドレイン電極用金属酸化膜１０ａ、ドレインライン用金属酸化膜１２ｃおよびドレインライン用外部接続端子用金属酸化膜３１ｃを形成した点である。
【００４６】
この場合、ドレインライン１２上に形成されたドレインライン用金属酸化膜１２ｃの一端部はドレイン電極用金属酸化膜１０ａに接続されている。ドレインライン用外部接続端子用金属酸化膜３１ｃは、ドレインライン１２上に形成されたドレインライン用金属酸化膜１２ｃの他端部に接続されている。
【００４７】
次に、この薄膜トランジスタパネルの製造方法の一例について説明する。この場合、図２に示す工程後に、図１５に示すように、チャネル保護膜６を含む真性アモルファスシリコン膜４１の上面に、プラズマＣＶＤ法により、ｎ型アモルファスシリコン膜４３を成膜する。次に、ｎ型アモルファスシリコン膜４３の上面に、スパッタ法により、Ｃｒ等の金属からなる金属膜４４およびＩＴＯ等の金属酸化物からなる金属酸化膜５１を連続して成膜する。
【００４８】
次に、金属酸化膜５１の上面の各所定の箇所に、印刷等により塗布されたレジスト膜あるいはラミネートされたドライフィルムレジストをフォトリソグラフィ法によりパターニングすることにより、ソース電極形成用レジスト膜４５ａ、ドレイン電極形成用レジスト膜４５ｂ、ドレインライン形成用レジスト膜４５ｃおよびドレインライン用外部接続端子形成用レジスト膜４５ｄを形成する。
【００４９】
次に、レジスト膜４５ａ、４５ｂ、４５ｃ、４５ｄをマスクとして金属酸化膜５１および金属膜４４を連続してウェットエッチングすると、図１６に示すように、ソース電極形成用レジスト膜４５ａ下にソース電極用金属酸化膜９ａおよびソース電極９が形成され、ドレイン電極形成用レジスト膜４５ｂ下にドレイン電極用金属酸化膜１０ａおよびドレイン電極１０が形成され、ドレインライン形成用レジスト膜４５ｃ下にドレインライン用金属酸化膜１２ｃおよびドレインライン１２が形成され、ドレインライン用外部接続端子形成用レジスト膜４５ｄ下にドレインライン用外部接続端子用金属酸化膜３１ｃおよびドレインライン用外部接続端子３１が形成される。
【００５０】
次に、レジスト膜４５ａ、４５ｂ、４５ｃ、４５ｄを剥離する。次に、金属酸化膜９ａ、１０ａ、１２ｃ、３１ｃおよびチャネル保護膜６をマスクとしてｎ型アモルファスシリコン膜４３および真性アモルファスシリコン膜４１を連続してドライエッチングすると、図１７に示すようになる。
【００５１】
すなわち、ソース電極９下に一方のオーミックコンタクト層７が形成される。ドレイン電極１０下に他方のオーミックコンタクト層８が形成される。２つのオーミックコンタクト層７、８およびチャネル保護膜６下に半導体薄膜５が形成される。ドレインライン１２下にｎ型アモルファスシリコン膜１２ｂおよび真性アモルファスシリコン膜１２ａが形成される。ドレインライン用外部接続端子３１下にｎ型アモルファスシリコン膜３１ｂおよび真性アモルファスシリコン膜３１ａが形成される。
【００５２】
この場合、ｎ型アモルファスシリコン膜４３および真性アモルファスシリコン膜４１をドライエッチングしても、Ｃｒ等の金属からなるソース電極９、ドレイン電極１０、ドレインライン１２およびドレインライン用外部接続端子３１の各上面はＩＴＯ等の金属酸化物からなる各金属酸化膜９ａ、１０ａ、１２ｃ、３１ｃによって覆われているので、ソース電極９、ドレイン電極１０、ドレインライン１２およびドレインライン用外部接続端子３１の各上面に変質層が形成されることはない。
【００５３】
また、ＩＴＯ等の金属酸化物からなるソース電極用金属酸化膜９ａ、１０ａ、１２ｃ、３１ｃの各上面はドライエッチングによるプラズマダメージに強く、またエッチングガスにさらされても変質しないため、当該各上面に変質層が形成されることはない。さらに、ｎ型アモルファスシリコン膜４３および真性アモルファスシリコン膜４１をドライエッチングするとき、レジスト膜４５ａ、４５ｂ、４５ｃ、４５ｄはすでに剥離されているため、レジスト残りが発生しにくいようにすることができる。
【００５４】
次に、図１８に示すように、薄膜トランジスタ１１、ドレインライン用金属酸化膜１２ｃおよびドレインライン用外部接続端子用金属酸化膜３１ｃを含むゲート絶縁膜４の上面に、プラズマＣＶＤ法により、窒化シリコンからなるオーバーコート膜１３を成膜する。次に、フォトリソグラフィ法により、オーバーコート膜１３の各所定の箇所にソース電極用コンタクトホール１４およびドレインライン用外部接続端子用コンタクトホール３２を形成し、且つ、オーバーコート膜１３およびゲート絶縁膜４の所定の箇所にゲートライン用外部接続端子用コンタクトホール２２を連続して形成する。
【００５５】
この場合、コンタクトホール１４、２２、３２をドライエッチングにより形成すると、ゲートライン用外部接続端子用コンタクトホール３２を介して露出されたゲートライン用外部接続端子２１の上面がドライエッチングによるプラズマダメージを受けたり、エッチングガスにさらされたりすることにより、当該上面に変質層４７が形成される。一方、ソース電極用コンタクトホール１４およびドレインライン用外部接続端子用コンタクトホール３２を介して露出されたソース電極用金属酸化膜９ａおよびドレインライン用外部接続端子用金属酸化膜３１ｃの各上面には変質層は形成されない。
【００５６】
次に、ゲートライン用外部接続端子用コンタクトホール２２を介して露出された変質層４７を処理液を用いて除去する。変質層４７がＣｒの変質層である場合には、処理液としてＨＮＯ3、ＨＣｌ、Ｈ2Ｏの混合液を用いて、変質層４７を除去する。すると、図１９に示すように、ゲートライン用外部接続端子用コンタクトホール２２を介してゲートライン用外部接続端子２１の上面が露出される。
【００５７】
次に、図１４に示すように、オーバーコート膜１３の上面の各所定の箇所に、スパッタ法により成膜されたＩＴＯ等の金属酸化物からなる金属酸化膜をフォトリソグラフィ法によりパターニングすることにより、画素電極１５をソース電極用コンタクトホール１４を介してソース電極用金属酸化膜９ａに接続させて形成し、また上層ゲートライン用外部接続端子２３をゲートライン用外部接続端子用コンタクトホール２２を介してゲートライン用外部接続端子２１に接続させて形成し、さらに上層ドレインライン用外部接続端子３３をドレインライン用外部接続端子用コンタクトホール３２を介してドレインライン用外部接続端子用金属酸化膜３１ｃに接続させて形成する。かくして、図１４に示す薄膜トランジスタパネルが得られる。
【００５８】
このようにして得られた薄膜トランジスタパネルでは、ソース電極用金属酸化膜９ａおよびドレインライン用外部接続端子用金属酸化膜３１ｃの各上面がドライエッチングによるプラズマダメージに強く、またエッチングガスにさらされても変質していないため、これらの金属酸化膜９ａ、３１ｃを介して、画素電極１５とソース電極９との間および上層ドレインライン用外部接続端子３３とドレインライン用外部接続端子３１との間の接続抵抗が増大することがなく、良好なコンタクトを得ることができる。
【００５９】
また、ゲートライン用外部接続端子用コンタクトホール２２を介して露出されたゲートライン用外部接続端子２１の上面に形成された変質層４７を除去しているので、上層ゲートライン用外部接続端子２３とゲートライン用外部接続端子２１との間の接続抵抗が増大することがなく、良好なコンタクトを得ることができる。
【００６０】
（第４実施形態）
図２０はこの発明の第４実施形態としての製造方法により製造された薄膜トランジスタパネルの要部の断面図を示す。この薄膜トランジスタパネルにおいて、図１４に示す薄膜トランジスタパネルと異なる点は、ゲート電極２、ゲートライン３およびゲートライン用外部接続端子２１の各上面にＩＴＯ等の金属酸化物からなるゲート電極用金属酸化膜２ａ、ゲートライン用金属酸化膜３ａおよびゲートライン用外部接続端子用金属酸化膜２１ａを形成した点である。
【００６１】
この場合の製造方法としては、まず、ガラス基板１の上面に、スパッタ法により、Ｃｒ等の金属からなる金属膜およびＩＴＯ等の金属酸化物からなる金属酸化膜を連続して成膜する。次に、この成膜された金属酸化膜および金属膜をフォトリソグラフィ法により連続してパターニングすると、ガラス基板１の上面の各所定の箇所に、ゲート電極２、ゲートライン３およびゲートライン用外部接続端子２１が形成され、且つ、それらの上面に金属酸化膜２ａ、３ａ、２１ａが形成される。
【００６２】
以下の工程は、上記第３実施形態の場合と基本的には同じである。ただし、この場合、ゲートライン用外部接続端子２１の上面にゲートライン用外部接続端子用金属酸化膜２１ａが形成されているため、図１８に示すような工程において、コンタクトホール１４、２２、３２をドライエッチングにより形成しても、ゲートライン用外部接続端子用コンタクトホール２２を介して露出されるゲートライン用外部接続端子用金属酸化膜２１ａの上面に変質層は形成されない。したがって、この場合には、変質層を除去するための工程は不要である。
【００６３】
そして、この場合の製造方法により得られた薄膜トランジスタパネルでは、ソース電極用金属酸化膜９ａ、ゲートライン用外部接続端子用金属酸化膜２１ａおよびドレインライン用外部接続端子用金属酸化膜３１ｃの各上面がドライエッチングによるプラズマダメージに強く、またエッチングガスにさらされても変質していないため、これらの金属酸化膜９ａ、２１ａ、３１ｃを介して、画素電極１５とソース電極９との間、上層ゲートライン用外部接続端子２３とゲートライン用外部接続端子２１との間および上層ドレインライン用外部接続端子３３とドレインライン用外部接続端子３１との間の接続抵抗が増大することがなく、良好なコンタクトを得ることができる。
【図面の簡単な説明】
【００６４】
【図１】この発明の第１実施形態としての製造方法により製造された薄膜トランジスタパネルの要部の断面図。
【図２】図１に示す薄膜トランジスタパネルの製造に際し、当初の工程の断面図。
【図３】図２に続く工程の断面図。
【図４】図３に続く工程の断面図。
【図５】図４に続く工程の断面図。
【図６】図５に続く工程の断面図。
【図７】図６に続く工程の断面図。
【図８】本発明品および比較品のソース電極と画素電極との間の接続抵抗値を説明するために示す図。
【図９】この発明の第２実施形態としての製造方法により製造された薄膜トランジスタパネルの要部の断面図。
【図１０】図９に示す薄膜トランジスタパネルの製造に際し、所定の工程の断面図。
【図１１】図１０に続く工程の断面図。
【図１２】図１１に続く工程の断面図。
【図１３】図１２に続く工程の断面図。
【図１４】この発明の第３実施形態としての製造方法により製造された薄膜トランジスタパネルの要部の断面図。
【図１５】図１４に示す薄膜トランジスタパネルの製造に際し、所定の工程の断面図。
【図１６】図１５に続く工程の断面図。
【図１７】図１６に続く工程の断面図。
【図１８】図１７に続く工程の断面図。
【図１９】図１８に続く工程の断面図。
【図２０】この発明の第４実施形態としての製造方法により製造された薄膜トランジスタパネルの要部の断面図。
【符号の説明】
【００６５】
１  ガラス基板
２  ゲート電極
３  ゲートライン
４  ゲート絶縁膜
５  半導体薄膜
６  チャネル保護膜
７、８  オーミックコンタクト層
９  ソース電極
１０  ドレイン電極
１１  薄膜トランジスタ
１２  ドレインライン
１３  オーバーコート膜
１４  ソース電極用コンタクトホール
１５  画素電極
２１  ゲートライン用外部接続端子
２２  ゲートライン用外部接続端子用コンタクトホール
２３  上層ゲートライン用外部接続端子
３１  ドレインライン用外部接続端子
３２  ドレインライン用外部接続端子用コンタクトホール
３３  上層ドレインライン用外部接続端子
４１  真性アモルファスシリコン膜
４２  チャネル保護膜形成用膜
４３  ｎ型アモルファスシリコン膜
４４  金属膜
４５ａ、４５ｂ、４５ｃ、４５ｄ  レジスト膜
４６、４７、４８  変質層
【図１】
2008135598.tif 000003
【図２】
2008135598.tif 000004
【図３】
2008135598.tif 000005
【図４】
2008135598.tif 000006
【図５】
2008135598.tif 000007
【図６】
2008135598.tif 000008
【図７】
2008135598.tif 000009
【図８】
2008135598.tif 000010
【図９】
2008135598.tif 000011
【図１０】
2008135598.tif 000012
【図１１】
2008135598.tif 000013
【図１２】
2008135598.tif 000014
【図１３】
2008135598.tif 000015
【図１４】
2008135598.tif 000016
【図１５】
2008135598.tif 000017
【図１６】
2008135598.tif 000018
【図１７】
2008135598.tif 000019
【図１８】
2008135598.tif 000020
【図１９】
2008135598.tif 000021
【図２０】
2008135598.tif 000022