(57)【要約】【課題】電源供給においては最も効率のよい周波数とし、双方向データ通信は最大効率の周波数よりも高い周波数で高速通信を可能にすることができること。【解決手段】ＩＣカード２の電源コイル２０１をＩＣカード読み取り装置の電源コイルに電磁結合させ、電源コイル２０１によりＩＣカード読み取り装置から５ＭＨｚの電源用電磁波を受信し、ＩＣカード２を駆動するための電圧を発生させる。ＩＣカード２に５０ＭＨｚで発振する発振回路２３２を内蔵し、ＩＣカード２の動作タイミングを５０ＭＨｚのクロック信号で制御する。ＩＣカード読み取り装置の動作タイミングを５０ＭＨｚのクロック信号で制御する。ＩＣカード２の通信コイル２０６，２１５とＩＣカード読み取り装置の通信コイルを電磁結合させ、ＩＣカード２とＩＣカード読み取り装置の間で５０ＭＨｚの搬送周波数でデータ通信を行う。【選択図】図１
2008009910.tif 000002
【特許請求の範囲】
【請求項１】
端末装置との間で双方向データ通信用電磁波による双方向データ通信を行うとともに、前記端末装置から電源供給用電磁波による電源の供給を受けるＩＣカードにおいて、
前記双方向データ通信用電磁波の第１の周波数を、前記電源供給用電磁波の第２の周波数よりも高くし、かつ、前記電源供給用電磁波の受信と前記双方向データ通信とは時間的に異なるタイミングで行われる構成であることを特徴とするＩＣカード。
【請求項２】
端末装置との間で双方向データ通信用電磁波による双方向データ通信を行うとともに、前記端末装置から電源供給用電磁波による電源の供給を受けるＩＣカードにおいて、
前記双方向データ通信用電磁波の第１の周波数を、前記電源供給用電磁波の第２の周波数よりも高くし、かつ、前記双方向データ通信用電磁波を受信する第１のアンテナと前記電源供給用電磁波を受信する第２のアンテナとは別に有することを特徴とするＩＣカード。
【請求項３】
前記第１の周波数を発振する発振器を内蔵していることを特徴とする請求項１または２に記載のＩＣカード。
【請求項４】
端末装置と、前記端末装置との間で双方向データ通信用電磁波による双方向データ通信を行うとともに前記端末装置から電源供給用電磁波による電源の供給を受ける第１と第２の少なくとも２種類のＩＣカードと、を有するＩＣカード読み取りシステムにおいて、
前記第１のＩＣカードは、前記双方向データ通信用電磁波の第１の周波数を前記電源供給用電磁波の第２の周波数と同じとしてあり、
前記第２のＩＣカードは、前記第１の周波数を前記第２の周波数より高くしてあり、
前記端末装置は、前記第１の周波数を前記第２の周波数と同一または高い周波数に切り替え可能であることを特徴とするＩＣカード読み取りシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電磁結合（電磁誘導ともいう）によってデータの送信および受信を行うように構成された非接触型のＩＣカードおよびＩＣカード読み取りシステムに関する。
【背景技術】
【０００２】
従来、電磁結合によってＩＣカード読み取り装置との間でデータの送信および受信を行う非接触型のＩＣカードとして、ＩＣカードを構成する各部の動作タイミングを制御するクロック信号を、ＩＣカード読み取り装置から送られてくる電源用電磁波の搬送周波数から再生する構成のものが公知である（例えば、特許文献１、特許文献２参照。）。また、電源用電磁波の搬送周波数を分周して、その搬送周波数よりも低い周波数のクロック信号を生成する構成のＩＣカードが公知である（例えば、特許文献３参照。）。
【０００３】
図３は、前記特許文献１に開示されたＩＣカードと同様の構成を示すブロック図である。図３に示すように、ＩＣカード１は、その電源コイル１０１と、図示しないＩＣカード読み取り装置の電源コイルが電磁結合することによって、ＩＣカード読み取り装置から送られてくる電源用電磁波を受信する。そして、クロック信号形成回路１０４は、その電源用電磁波の搬送周波数からクロック信号（以下、再生クロック信号とする）を再生する。この再生クロック信号に基づいて、メイン制御回路１１０の動作タイミングが制御される。
【０００４】
また、送信制御回路１１４、データ送信用シフトレジスタ１１３，１２１、送信信号形成回路１１２，１２０、駆動回路１１１，１１９および通信コイル１０６，１１５を介して図示しないＩＣカード読み取り装置へデータを送信する際、各部の動作タイミングは、再生クロック信号に基づいて制御される。また、通信コイル１０６，１１５、整流回路１０７，１１６、データ受信用シフトレジスタ１０８，１１７、受信制御回路１０９および送信待ち要求回路１１８を介して図示しないＩＣカード読み取り装置からデータを受信する際、各部の動作タイミングは、再生クロック信号に基づいて制御される。
【０００５】
さらに、バス１２２を介して不揮発性メモリ１０５からデータを読み出す際や、不揮発性メモリ１０５にデータを書き込む際のメモリアクセスの動作タイミングも、再生クロック信号に基づいて制御される。なお、ＩＣカード１の各部には、電源コイル１０１に接続された整流回路１０２および定電圧回路１０３によって生成されるＶＤＤ系電源が供給される。
【０００６】
また、従来のＩＣカードとして、ＩＣカード読み取り装置から送られてくる電磁波の第１の搬送周波数に対してｎ逓倍とｍ分周を行うことによって、第１の搬送周波数をｎ／ｍ倍の第２の搬送周波数に変換するようにした構成のものが公知である（例えば、特許文献４参照。）。このＩＣカードでは、ＩＣカードからＩＣカード読み取り装置へデータを送信する際に、第２の搬送周波数の電磁波が用いられる。なお、ｎとｍは、互いに倍数でない正の整数の組であり、かついずれも１ではない。
【０００７】
【特許文献１】特許第３６９０８７３号公報（図１、図２、段落番号［０００８］）
【特許文献２】特許第３７１７９９５号公報（図２、図３、段落番号［００１９］）
【特許文献３】特許第３４９４４８２号公報（図１４、段落番号［００６７］）
【特許文献４】特開平８−８５２８３号公報（図１、段落番号［００１２］）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、前記特許文献１、特許文献２または特許文献３に開示されたＩＣカードでは、電源用電磁波から再生されたクロック信号に基づいて、ＩＣカード読み取り装置とのデータ通信処理が制御されるので、データ通信速度が、電源用電磁波の搬送周波数により制限されてしまう。そのため、電源用電磁波よりも高い周波数の搬送波を用いてより高速にデータ通信を行うことができないという問題点がある。
【０００９】
電源用電磁波の搬送周波数を従来よりも高くすれば、データ通信速度の高速化を図ることができる。しかし、電源用電磁波を介してＩＣカード読み取り装置からＩＣカードに電源を供給する際の効率に鑑みると、電源用電磁波の搬送周波数には適当な範囲がある。そのため、電源用電磁波の搬送周波数として電源供給効率のよい周波数を用いる場合には、データ通信速度の高速化を図ることができないという問題点がある。
【００１０】
また、前記特許文献４に開示されたＩＣカードでは、ｎ／ｍが１よりも小さい場合には、ＩＣカードからＩＣカード読み取り装置へのデータ送信が遅くなる。一方、ｎ／ｍが１よりも大きい場合には、ＩＣカード読み取り装置からＩＣカードへのデータ送信が遅くなる。そのため、全体として、ＩＣカードとＩＣカード読み取り装置の間でより高速に双方向のデータ通信を行うことができないという問題点がある。
【００１１】
すなわち、アンテナの形状等の条件が一定の場合、電磁波による電力の供給の効率は最適周波数で最大となる。一方、データ通信は必ずしも電力供給の効率を考慮する必要がない。上述した従来技術では、電力の供給およびデータ通信における効率を別々に考えることをしなかったので、電力の供給効率に基づいてデータ通信の周波数が決められており通信速度を向上させることができないという問題点があった。
【００１２】
この発明は、上述した従来技術による問題点を解消するため、電源用電磁波の搬送周波数として電源供給効率のよい周波数を用いるとともに、データ通信用電磁波の搬送周波数を、電源用電磁波の搬送周波数から独立して任意の周波数に設定することができるＩＣカード、ＩＣカード読み取り装置およびＩＣカード読み取りシステムを提供することを目的とする。
【課題を解決するための手段】
【００１３】
上述した課題を解決し、目的を達成するため、この発明にかかるＩＣカードは、端末装置との間で双方向データ通信用電磁波による双方向データ通信を行うとともに、前記端末装置から電源供給用電磁波による電源の供給を受けるＩＣカードにおいて、前記双方向データ通信用電磁波の第１の周波数を、前記電源供給用電磁波の第２の周波数よりも高くし、かつ、前記電源供給用電磁波の受信と前記双方向データ通信とは時間的に異なるタイミングで行われる構成であることを特徴とする。
【００１４】
また、この発明にかかるＩＣカードは、端末装置との間で双方向データ通信用電磁波による双方向データ通信を行うとともに、前記端末装置から電源供給用電磁波による電源の供給を受けるＩＣカードにおいて、前記双方向データ通信用電磁波の第１の周波数を、前記電源供給用電磁波の第２の周波数よりも高くし、かつ、前記双方向データ通信用電磁波を受信する第１のアンテナと前記電源供給用電磁波を受信する第２のアンテナとは別に有することを特徴とする。
【００１５】
また、上記発明において、前記第１の周波数を発振する発振器を内蔵していることとしてもよい。
【００１６】
また、この発明にかかるＩＣカード読み取りシステムは、端末装置と、前記端末装置との間で双方向データ通信用電磁波による双方向データ通信を行うとともに前記端末装置から電源供給用電磁波による電源の供給を受ける第１と第２の少なくとも２種類のＩＣカードと、を有するＩＣカード読み取りシステムにおいて、前記第１のＩＣカードは、前記双方向データ通信用電磁波の第１の周波数を前記電源供給用電磁波の第２の周波数と同じとしてあり、前記第２のＩＣカードは、前記第１の周波数を前記第２の周波数より高くしてあり、前記端末装置は、前記第１の周波数を前記第２の周波数と同一または高い周波数に切り替え可能であることを特徴とする。
【発明の効果】
【００１７】
本発明にかかるＩＣカードおよびＩＣカード読み取りシステムによれば、電源供給においては最も効率のよい周波数とし、双方向データ通信は最大効率の周波数よりも高い周波数で高速通信を可能にすることができるという効果を奏する。
【発明を実施するための最良の形態】
【００１８】
以下に添付図面を参照して、この発明にかかるＩＣカード、ＩＣカード読み取り装置およびＩＣカード読み取りシステムの好適な実施の形態を詳細に説明する。
【００１９】
図１は、この発明の実施の形態にかかるＩＣカードの構成を示すブロック図である。図１に示すように、ＩＣカード２は、水晶発振子２３１および発振回路２３２からなるクロック生成手段を備えている。この発振回路２３２は、第１周波数として、例えば５０ＭＨｚの発振信号を出力する。この発振信号は、クロック信号として、後述するメイン制御回路２１０およびその他の各部に供給される。
【００２０】
メイン制御回路２１０およびその他のデータ送信またはデータ受信のための各部は、このクロック信号に基づいて動作する。また、バス２２２を介して不揮発性メモリ２０５にデータを書き込んだり、不揮発性メモリ２０５からデータを読み出す際のメモリアクセスのタイミングも、発振回路２３２から出力されるクロック信号に基づいて制御される。従って、ＩＣカード２では、後述するＩＣカード読み取り装置との間で送受信されるデータの送信処理および受信処理、並びに不揮発性メモリ２０５に対するメモリアクセスは、例えば５０ＭＨｚのクロック周波数で行われる。
【００２１】
また、ＩＣカード２は、電源コイル２０１、整流回路２０２および定電圧回路２０３を備えている。電源コイル２０１は、ＩＣカード読み取り装置の電源コイルと電磁結合して、ＩＣカード読み取り装置から第２周波数の電源用電磁波を受信する。第２周波数は、例えば５ＭＨｚである。整流回路２０２および定電圧回路２０３は、電圧発生手段を構成しており、全体を駆動するための駆動電圧を発生する。
【００２２】
整流回路２０２は、電源コイル２０１による電源用電磁波の受信によって電源コイル２０１に流れる電流を整流する。定電圧回路２０３は、整流回路２０２による整流電流をレギュレートし、ＶＤＤ系電源としてＩＣカード２内の各部に供給する。つまり、ＩＣカード２は、例えば５ＭＨｚの電源用電磁波を介してＩＣカード読み取り装置から供給される電源により、駆動される。
【００２３】
また、ＩＣカード２は、第１通信コイル２０６および第２通信コイル２１５を備えている。第１通信コイル２０６および第２通信コイル２１５は、それぞれＩＣカード読み取り装置の第１通信コイルおよび第２通信コイルと電磁結合して、ＩＣカード読み取り装置との間で第１周波数のデータ通信用電磁波を送信または受信する。データ通信用電磁波は、前記クロック信号に基づいて送信または受信されるので、第１周波数は、例えば５０ＭＨｚである。
【００２４】
第１通信コイル２０６では、１バイトデータのうちの下位４ビットのデータが送信または受信される。第２通信コイル２１５では、１バイトデータのうちの上位４ビットのデータが送信または受信される。１ビットはキャリア波４サイクルによって構成されるので、第１通信コイル２０６および第２通信コイル２１５でそれぞれ１２．５Ｍｂｐｓの通信となるので、ＩＣカード２とＩＣカード読み取り装置との間のデータ通信速度は、２５Ｍｂｐｓである。
【００２５】
また、ＩＣカード２は、第１整流回路２０７、第１データ受信用シフトレジスタ２０８、受信制御回路２０９、第２整流回路２１６および第２データ受信用シフトレジスタ２１７からなる受信手段を備えている。第１整流回路２０７は、第１通信コイル２０６によるデータ通信用電磁波の受信によって第１通信コイル２０６に流れる電流を整流し、第１受信復調信号ＲＸ１を出力する。第１データ受信用シフトレジスタ２０８は、第１整流回路２０７から１ビットずつ出力される第１受信復調信号ＲＸ１を取り込み、パラレルデータに変換して出力する。
【００２６】
第１データ受信用シフトレジスタ２０８の出力データは、例えばバス２２２を介して不揮発性メモリ２０５に書き込まれる。第２通信コイル２１５、第２整流回路２１６および第２データ受信用シフトレジスタ２１７についても同様である。受信制御回路２０９は、受信時における動作シーケンスの制御や動作タイミング信号の形成の機能を果たしている。
【００２７】
また、ＩＣカード２は、第１駆動回路２１１、第１送信信号形成回路２１２、第１データ送信用シフトレジスタ２１３、送信制御回路２１４、送信待ち要求回路２１８、第２駆動回路２１９、第２送信信号形成回路２２０および第２データ送信用シフトレジスタ２２１からなる送信手段を備えている。例えば送信対象のパラレルデータは、バス２２２を介して不揮発性メモリ２０５から読み出される。そして、１バイトの送信対象データは、下位４ビットと上位４ビットに分割される。
【００２８】
第１データ送信用シフトレジスタ２１３は、その下位４ビットのデータを取り込み、シリアルデータに変換して出力する。第１送信信号形成回路２１２は、第１データ送信用シフトレジスタ２１３の出力データに応じて、１ビットあたりキャリア波４サイクルよりなる第１送信信号ＴＸ１を形成する。第１駆動回路２１１は、第１送信信号ＴＸ１により駆動され、第１通信コイル２０６からデータ通信用電磁波により送信対象データの下位４ビット分を送信する。第２データ送信用シフトレジスタ２２１、第２送信信号形成回路２２０、第２駆動回路２１９および第２通信コイル２１５についても同様である。
【００２９】
送信制御回路２１４は、送信時における動作シーケンスの制御や動作タイミング信号の形成の機能を果たしている。送信待ち要求回路２１８は、ＩＣカード読み取り装置から送られてくる送信待ち要求信号を検出する。送信制御回路２１４は、送信待ち要求回路２１８が送信待ち要求信号を検出すると、第１データ送信用シフトレジスタ２１３および第２データ送信用シフトレジスタ２２１に対して、次の１バイトのデータの送信開始を待機させる。上述した送信手段および受信手段の動作等の詳細な説明については、前記特許文献１に開示されている通りである。
【００３０】
また、ＩＣカード２は、リセット回路２４１を備えている。リセット回路２４１は、ＩＣカード２がＩＣカード読み取り装置に装着され、データの送信または受信が開始される前に、ＩＣカード２の全体の動作を初期化する。また、リセット回路２４１は、エラー発生時にもＩＣカード２の全体を初期化する。メイン制御回路２１０は、通信全体のシーケンスの制御や、メモリアクセスの際のアドレス等の制御を行なう。
【００３１】
図２は、この発明の実施の形態にかかるＩＣカード読み取り装置の構成を示すブロック図である。図２に示すように、ＩＣカード読み取り装置３は、水晶発振子３３１および発振回路３３２からなるクロック生成手段を備えている。この発振回路３３２は、第１周波数として、例えば５０ＭＨｚの発振信号を出力する。
【００３２】
また、ＩＣカード読み取り装置３は、分周回路３４１からなる周波数変換手段、電源供給用駆動回路３４２および電源コイル３０１を備えている。分周回路３４１は、発振回路３３２から出力された第１周波数の発振信号を分周して、電源供給用キャリア周波数である第２周波数（例えば、５ＭＨｚ）の信号を生成する。この第２周波数の信号は、電源供給用駆動回路３４２に供給される。
【００３３】
電源供給用駆動回路３４２は、例えばプッシュプル型の駆動回路であり、第２周波数の信号に基づいて電源コイル３０１を共振駆動する。電源コイル３０１は、ＩＣカード読み取り装置３に装着されたＩＣカード２の電源コイル２０１に、接触しないが、近接して配置され、ＩＣカード２の電源コイル２０１と電磁結合して、ＩＣカード２へ第２周波数の電源用電磁波を送信する。
【００３４】
また、分周回路３４１は、電源供給用キャリア周波数の信号とは別に、複数のデータ通信用キャリア周波数のクロック信号を出力する。ここでは、データ通信用キャリア周波数は、例えば、第１周波数である５０ＭＨｚと、第２周波数である５ＭＨｚであるとする。従って、分周回路３４１は、データ通信用キャリア周波数が５０ＭＨｚである場合には、発振回路３３２から供給された５０ＭＨｚの発振信号を、分周せずにそのまま５０ＭＨｚのクロック信号として出力する。
【００３５】
一方、分周回路３４１は、データ通信用キャリア周波数が５ＭＨｚである場合には、発振回路３３２から供給された５０ＭＨｚの発振信号の周波数を１／１０に分周して、５ＭＨｚのクロック信号として出力する。分周回路３４１から出力された５０ＭＨｚまたは５ＭＨｚのクロック信号は、後述するメイン制御回路３１０およびその他の各部に供給される。
【００３６】
メイン制御回路３１０およびその他のデータ送信またはデータ受信のための各部は、このクロック信号に基づいて動作する。従って、ＩＣカード読み取り装置３では、ＩＣカード２との間で送受信されるデータの送信処理および受信処理は、例えば５０ＭＨｚまたは５ＭＨｚのクロック周波数で行われる。ここで、ＩＣカード読み取り装置３のクロック周波数が５０ＭＨｚと５ＭＨｚに切り替え可能である理由は、次の通りである。
【００３７】
すなわち、ＩＣカード読み取り装置３は、５０ＭＨｚのデータ通信用キャリア周波数でデータ通信を行う前記ＩＣカード２と、５ＭＨｚ（第２周波数）のデータ通信用キャリア周波数でデータ通信を行う従来タイプのＩＣカード（図４参照）の両方にＩＣカード読み取り装置３が対応しているからである。つまり、この実施の形態にかかるＩＣカード読み取り装置３は、上述した高速タイプのＩＣカード２との間で高速にデータ通信を行う機能だけでなく、従来の低速タイプのＩＣカードとの互換性を備えている。
【００３８】
分周回路３４１は、例えばデフォルトで５０ＭＨｚのクロック信号を出力するように設定されている。そして、分周回路３４１は、ＩＣカードが装着された直後にＩＣカードとの間で通信が成立すれば、そのまま５０ＭＨｚのクロック信号を出力し、通信が成立しなければ、分周機能を有効にして５ＭＨｚのクロック信号を出力するように構成されている。なお、分周回路３４１は、デフォルトで５ＭＨｚのクロック信号を出力し、ＩＣカードが高速タイプであるときに５０ＭＨｚのクロック信号を出力するように構成されていてもよい。
【００３９】
また、ＩＣカード読み取り装置３は、第１通信コイル３０６および第２通信コイル３１５を備えている。第１通信コイル３０６および第２通信コイル３１５は、ＩＣカード読み取り装置３に装着されたＩＣカード２のそれぞれ第１通信コイル２０６および第２通信コイル２１５に、接触しないが、近接して配置され、ＩＣカード２のそれぞれ第１通信コイル２０６および第２通信コイル２１５と電磁結合して、ＩＣカード２との間で第１周波数のデータ通信用電磁波を送信または受信する。データ通信用電磁波は、前記クロック信号に基づいて送信または受信されるので、第１周波数は、高速タイプの場合には例えば５０ＭＨｚであり、低速タイプの場合には例えば５ＭＨｚである。
【００４０】
第１通信コイル３０６では、１バイトデータのうちの下位４ビットのデータが送信または受信される。第２通信コイル３１５では、１バイトデータのうちの上位４ビットのデータが送信または受信される。従って、ＩＣカード読み取り装置３と高速タイプのＩＣカード２との間のデータ通信速度は、２５Ｍｂｐｓであり、低速タイプのＩＣカードとの間のデータ通信速度は、従来同様、２．５Ｍｂｐｓである。
【００４１】
また、ＩＣカード読み取り装置３は、第１整流回路３０７、第１データ受信用シフトレジスタ３０８、受信制御回路３０９、第２整流回路３１６および第２データ受信用シフトレジスタ３１７からなる受信手段を備えている。第１整流回路３０７は、第１通信コイル３０６によるデータ通信用電磁波の受信によって第１通信コイル３０６に流れる電流を整流し、第１受信復調信号ＲＸ１を出力する。第１データ受信用シフトレジスタ３０８は、第１整流回路３０７から１ビットずつ出力される第１受信復調信号ＲＸ１を取り込む。
【００４２】
第２通信コイル３１５、第２整流回路３１６および第２データ受信用シフトレジスタ３１７についても同様である。第１データ受信用シフトレジスタ３０８に１バイトの受信データの下位４ビットが格納され、第２データ受信用シフトレジスタ３１７に同じ１バイトの受信データの上位４ビットが格納されるたびに、第１データ受信用シフトレジスタ３０８および第２データ受信用シフトレジスタ３１７は、それら４ビットずつの受信データを合わせて１バイトの受信済みパラレルデ−タとして出力する。
【００４３】
第１データ受信用シフトレジスタ３０８および第２データ受信用シフトレジスタ３１７から出力された１バイトのデータは、例えばバス３２２を介してＦＩＦＯ（Ｆｉｒｓｔ−Ｉｎ  Ｆｉｒｓｔ−Ｏｕｔ）方式のバッファレジスタ３５１に格納される。このバッファレジスタ３５１は、ＩＣカード読み取り装置３に内蔵されている。バッファレジスタ３５１に格納されたデータは、ＰＣインタフェース（ＰＣＩＦ）３５２に接続されたコンピュータ等の外部機器に転送される。
【００４４】
受信制御回路３０９は、受信時における動作シーケンスの制御や動作タイミング信号の形成の機能を果たしている。また、バッファレジスタ３５１にデータがフルに取り込まれている場合に、後述する第２送信信号形成回路３２０、第２駆動回路３１９および第２通信コイル３１５を介して、ＩＣカード２へデータの送信待ち要求信号を送信する。
【００４５】
また、ＩＣカード読み取り装置３は、第１駆動回路３１１、第１送信信号形成回路３１２、第１送信用シフトレジスタ３１３、送信制御回路３１４、第２駆動回路３１９、第２送信信号形成回路３２０および第２データ送信用シフトレジスタ３２１からなる送信手段を備えている。例えば送信対象のパラレルデータは、ＰＣインタフェース３５２およびバス３２２を介して外部機器から転送されてきて、バッファレジスタ３５１に格納される。そして、１バイトの送信対象データは、下位４ビットと上位４ビットに分割される。
【００４６】
第１送信用シフトレジスタ３１３は、その下位４ビットのデータを取り込み、シリアルデータに変換して出力する。第１送信信号形成回路３１２は、第１送信用シフトレジスタ３１３の出力データに応じて、シングルショット信号よりなる第１送信信号ＴＸ１を形成する。第１駆動回路３１１は、第１送信信号ＴＸ１により駆動され、第１通信コイル３０６からデータ通信用電磁波により送信対象データの下位４ビット分を送信する。第２データ送信用シフトレジスタ３２１、第２送信信号形成回路３２０、第２駆動回路３１９および第２通信コイル３１５についても同様である。
【００４７】
送信制御回路３１４は、送信時における動作シーケンスの制御や動作タイミング信号の形成の機能を果たしている。メイン制御回路３１０は、通信全体のシーケンスの制御や、バッファレジスタ３５１へのアクセスの制御や、ＰＣインタフェース３５２の制御を行なう。上述した送信手段および受信手段の動作等の詳細な説明については、前記特許文献１に開示されている通りである。
【００４８】
以上説明したように、ＩＣカード２とＩＣカード読み取り装置３が、第１周波数のデータ通信用電磁波を介してデータ通信を行い、第２周波数の電源用電磁波を介してＩＣカード読み取り装置３からＩＣカード２に電源が供給されるので、電源用電磁波の搬送周波数として電源供給効率のよい周波数、例えば５ＭＨｚを用いるとともに、データ通信用電磁波の搬送周波数を、電源用電磁波の搬送周波数から独立して任意の周波数、例えば５０ＭＨｚに設定することができる。従って、ＩＣカード２とＩＣカード読み取り装置３の間で、従来よりも高速にデータ通信を行うことができる。
【００４９】
以上において、本発明は、上述した実施の形態に限らず、種々変更可能である。例えば、第１周波数および第２周波数は、それぞれ５０ＭＨｚおよび５ＭＨｚに限らない。また、第１周波数が第２周波数よりも低くてもよい。この場合には、ＩＣカード読み取り装置３の分周回路３４１を逓倍回路とすればよい。
【産業上の利用可能性】
【００５０】
以上のように、本発明にかかるＩＣカードおよびＩＣカード読み取りシステムは、非接触型のＩＣカードを用いるシステムに有用であり、特に、運送会社等で車両の運行管理などを行うためのデジタル式運行記録計（デジタルタコグラフ）のシステムに適している。
【図面の簡単な説明】
【００５１】
【図１】この発明の実施の形態にかかるＩＣカードの構成を示すブロック図である。
【図２】この発明の実施の形態にかかるＩＣカード読み取り装置の構成を示すブロック図である。
【図３】従来のＩＣカードの構成を示すブロック図である。
【符号の説明】
【００５２】
２  ＩＣカード
３  ＩＣカード読み取り装置
２０１，３０１  電源コイル
２０２，２０３  電圧発生手段
２０２  整流回路
２０３  定電圧回路
２０６，２１５，３０６，３１５  通信コイル
２０７〜２０９，２１６，２１７，３０７〜３０９，３１６，３１７  受信手段
２０７，２１６，３０７，３１６  整流回路
２０８，２１７，３０８，３１７  データ受信用シフトレジスタ
２０９，３０９  受信制御回路
２１１〜２１４，２１８〜２２１，３１１〜３１４，３１９〜３２１  送信手段
２１１，２１９，３１１，３１９  駆動回路
２１２，２２０，３１２，３２０  送信信号形成回路
２１３，２２１，３１３，３２１  データ送信用シフトレジスタ
２１４，３１４  送信制御回路
２１８  送信待ち要求回路
２３１，２３２，３３１，３３２  クロック生成手段
２３１，３３１  水晶発振子
２３２，３３２  発振回路
２４１  リセット回路
３４１  周波数変換手段
３４１  分周回路
【図１】
2008009910.tif 000003
【図２】
2008009910.tif 000004
【図３】
2008009910.tif 000005