(57)【要約】【課題】アナログ映像信号に対し、クランプ処理や、信号の切り替えスイッチ等に起因して、差動増幅される以前に重畳されるノイズを低減するとともに、アナログ映像信号に含まれるサグを低減した、アナログ映像信号処理用の半導体集積回路装置を提供する。【解決手段】映像信号ＳＩＧ３にクランプ処理を施すクランプ回路ＣＬ１と同じ構成のクランプ回路ＣＬ２を用いて、シングル−差動変換に使用する基準電圧ＶＲ１を生成する。また、基準電圧ＶＲ１の電荷を供給する経路には、入力切り替えスイッチＳＷ１およびＳＷ２と同じ構成のダミースイッチＳＷ３を介挿するので、クランプ回路やスイッチ等に起因するノイズが、基準電圧ＶＲ１にも含まれる。このため、映像信号ＳＩＧ３および基準電圧ＶＲ１が、ノイズによる同様の干渉を受けることとなる。【選択図】図３
2008182534.tif 000002
【特許請求の範囲】
【請求項１】
第１のキャパシタおよび信号ラインを介して入力される映像信号を受けて、該映像信号の電圧を、予め定めた第１の電圧に近づけるように前記第１のキャパシタの電荷を用いてクランプする第１のクランプ回路と、
予め定めた第２の電圧にクランプされた基準電圧を生成する第２のクランプ回路と、
前記第１のクランプ回路によってクランプされたクランプ済み映像信号と、前記基準電圧とを受け、差動増幅を行う差動増幅器と、を備え、
前記第２のクランプ回路は、第２のキャパシタに結合される基準電圧供給ラインに接続される、半導体集積回路装置。
【請求項２】
第１のキャパシタおよび信号ラインを介して入力される映像信号を受けて、該映像信号の電圧を、予め定めた第１の電圧に近づけるように前記第１のキャパシタの電荷を用いてクランプする第１のクランプ回路と、
前記クランプ済み映像信号を受け、前記クランプ済み映像信号から同期信号を分離して、画像表示区間を有効信号として出力する同期信号分離回路と、
前記同期信号分離回路の出力信号に基づいて、予め定めた第２の電圧をクランプ動作により調整して基準電圧を生成する第２のクランプ回路と、
前記第１のクランプ回路によってクランプされたクランプ済み映像信号と、前記基準電圧とを受け、差動増幅を行う差動増幅器と、を備え、
前記第２のクランプ回路は、第２のキャパシタに結合される基準電圧供給ラインに接続される、半導体集積回路装置。
【請求項３】
前記信号ラインは複数の信号ラインを含み、
前記第１のキャパシタは、前記複数の信号ラインのそれぞれに接続され、
前記映像信号は、複数の映像信号として、前記複数の信号ラインのそれぞれに与えられ、
前記複数の信号ラインのそれぞれは、前記複数の映像信号の中から１つを選択するように制御された入力切り替えスイッチを含み、
前記基準電圧供給ラインは、前記入力切り替えスイッチと同じ構成のダミースイッチを含む、請求項１または請求項２記載の半導体集積回路装置。
【請求項４】
前記第１のクランプ回路は、
前記第１の電圧を基準とし、前記映像信号との比較を行って差動増幅する第１の増幅器を含み、前記第１の増幅器の出力を前記クランプ済み映像信号として前記差動増幅器に与え、
前記第２のクランプ回路は、
前記第２の電圧を基準とし、前記基準電圧供給ラインの電圧との比較を行って差動増幅する第２の増幅器を含み、前記第２の増幅器の出力を前記基準電圧として前記差動増幅器に与える、請求項１記載の半導体集積回路装置。
【請求項５】
前記第１のクランプ回路は、
前記第１の電圧を基準とし、前記映像信号との比較を行って差動増幅する第１の増幅器を含み、前記第１の増幅器の出力を前記クランプ済み映像信号として前記差動増幅器に与え、
前記同期信号分離回路は、
第３の電圧を基準とし、前記クランプ済み映像信号との比較を行って、前記同期信号と、前記画像表示区間とを区別し、前記画像表示区間を前記有効信号として出力する比較器を含み、
前記第２のクランプ回路は、
前記比較器から前記有効信号が出力されている期間は、前記第２のキャパシタから電荷を放電させて、前記基準電圧の電位を下げ続けることでサグを発生させる第２の増幅器を含み、前記第２の増幅器の出力を前記基準電圧として前記差動増幅器に与える、請求項２記載の半導体集積回路装置。
【請求項６】
前記第１のクランプ回路は、
前記同期信号の底辺部を、前記第１の電圧にクランプするシンクチップクランプ方式のクランプ回路であって、
前記第３の電圧は、前記第１の電圧よりも高く設定される、請求項５記載の半導体集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体集積回路装置に関し、特に、アナログ映像信号を処理するアナログ映像信号処理用の半導体集積回路装置に関する。
【背景技術】
【０００２】
アナログ映像信号を処理する半導体集積回路装置においては、信号処理の際に発生する様々なノイズにより映像信号が影響を受け、画質が劣化するという問題があり、ノイズ対策による画質向上が大きな課題となっている。
【０００３】
特に近年、テレビジョン画面の大画面化が進むに伴い、ノイズやサグによる画質の劣化が顕著になり、ノイズ対策およびサグ対策の重要度は極めて大きくなっている。
【０００４】
ノイズ対策の従来例としては、例えば、特許文献１においては、差動増幅器の基準となる直流電位を、入力信号振幅の中心に相当する電位に固定することで、差動入力の電位差を従来の半分とし、ダイナミックレンジを有効利用することで入力レベルに対する利得の変動を抑制して、ノイズの改善を図る構成が開示されている。
【０００５】
また、特許文献２においては、選択された所望の系統のみが１の映像信号処理回路に導かれ、その他の映像信号処理回路には基準電圧源が導かれるように構成することで、複数系統の映像信号間のクロストークを防止する構成が開示されている。
【０００６】
また、サグ対策の従来例としては、例えば、特許文献３において、第１のクランプ回路で補正できないサグ成分と逆比例に変化する電圧を第２のクランプ回路のクランプ電圧として与えることで、サグを補正したビデオ信号を得る構成が開示されている。
【０００７】
【特許文献１】特開平９−２２４１７３号公報
【特許文献２】特開平８−９２５２号公報
【特許文献３】特開平７−１３１６７７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
以上説明したように、従来より、アナログ映像信号におけるノイズ対策およびサグ対策として、種々の試みがなされている。本発明においては、アナログ映像信号に対し、クランプ処理や、信号の切り替えスイッチ等に起因して、差動増幅される以前に重畳されるノイズを低減するとともに、アナログ映像信号に含まれるサグを低減した、アナログ映像信号処理用の半導体集積回路装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明に係る１の実施の形態においては、以下の半導体集積回路装置が開示されている。すなわち、それぞれクランプ用の電荷を供給するキャパシタを有した複数の信号ラインを介して入力された複数の映像信号は、入力切り替えスイッチによって選択されて第１のクランプ回路の入力に与えられる。第１のクランプ回路の出力は、クランプ済み映像信号として、シングル−差動変換行う差動増幅器の非反転入力に与えられる。また、差動増幅器の反転入力には、基準電圧供給ラインに接続された第２のクランプ回路から出力される基準電圧が与えられる構成となっている。そして、基準電圧供給ラインの端部はキャパシタに接続され、また、キャパシタと第２のクランプ回路との間にはダミースイッチが介挿される構成となっている。
【発明の効果】
【００１０】
上記実施の形態によれば、クランプ済み映像信号および基準電圧が、ノイズによる同様の干渉を受けることとなる。そして、ノイズの干渉が同様であれば、差動増幅器におけるシングル−差動変換後の差動出力ではノイズの影響を小さくすることができ、差動化する以前の映像信号に含まれるノイズに起因する画質の劣化を解消することができる。
【発明を実施するための最良の形態】
【００１１】
＜前提技術について＞
本発明に係る実施の形態の説明に先立って、図１および図２を用いて、アナログ映像信号処理用の半導体集積回路装置の全体構成および動作の概略を説明する。
【００１２】
図１はアナログ映像信号処理用の半導体集積回路装置ＡＳＬの全体構成を示すブロック図である。
【００１３】
図１に示す半導体集積回路装置ＡＳＬにおいては、図示されないアンテナを介して与えられるテレビジョン放送の映像信号ＳＩＧ１および、ＤＶＤ（digital versatile disc）装置などの外部機器より入力される映像信号ＳＩＧ２を受ける構成となっている。なお、図１においては映像信号はＳＩＧ１およびＳＩＧ２の２種類を示しているが、これに限定されるものではない。
【００１４】
映像信号ＳＩＧ１およびＳＩＧ２は、それぞれクランプ用の電荷を供給するキャパシタＣ１およびＣ２を介して、入力切り替えスイッチＳＷ１およびＳＷ２に与えられ、入力切り替えスイッチＳＷ１およびＳＷ２によって、映像信号ＳＩＧ１およびＳＩＧ２の何れかが選択されてクランプ回路ＣＬに与えられる構成となっている。
【００１５】
クランプ回路ＣＬは、入力切り替えスイッチＳＷ１およびＳＷ２により選択された映像信号を反転入力に受け、基準電源Ｐ１から与えられる基準電圧Ｖ１を非反転入力に受けて差動増幅する増幅器Ａ１を有し、増幅器Ａ１の出力は、クランプ済み映像信号として、クランプ回路ＣＬの出力となる。
【００１６】
クランプ回路ＣＬの出力は、差動増幅器Ａ２の非反転入力に与えられる。差動増幅器Ａ２では、基準電源Ｐ２から与えられる基準電圧Ｖ２を反転入力に受けて、シングル−差動変換を行い、差動増幅器Ａ２の差動出力は、Ａ／ＤコンバータＡＤＣに与えられてデジタル信号に変換される。そして、Ａ／ＤコンバータＡＤＣが出力するデジタル信号は、画像処理ブロックＩＰに与えられて、種々の画像処理が実行される。
【００１７】
そして、半導体集積回路装置ＡＳＬが出力する画像処理済みの映像信号は、テレビジョン受像器ＴＶのディスプレイに表示される。
【００１８】
図２は、コンポジット信号である映像信号に対する一般的なクランプ方式の一例として、シンクチップクランプを施した場合の映像信号の波形を示す。
【００１９】
シンクチップクランプは、映像信号に含まれる同期信号（ここでは水平同期信号）の底辺部（シンクチップ）を、所定電圧、ここでは基準電圧Ｖ１にクランプする方式である。
【００２０】
同期信号の底辺部を基準電圧Ｖ１にクランプする場合、同期信号以外の区間すなわち画像表示区間については常に基準電圧Ｖ１より大きくなるため、電圧を下げるダウン動作となる。そのため画像表示区間の電位が序々に低下する「サグ」と呼ばれる現象が発生する。特にテレビジョン画面の大画面化が進む昨今においては、水平方向の画像表示区間でサグが発生すると、画面の左側と右側とで輝度に差が生じて、画質劣化の原因となる。
【００２１】
図２の例では、同期信号の底辺部をクランプする基準電圧Ｖ１が０．５Ｖであるのに対して、画像表示区間での本来の信号レベルＶＳが２．０Ｖであるので、映像信号の振幅は１．５Ｖであり、それに対し５〜１０ｍＶ程度のサグ量ＳＤが発生する場合を示しているが、一般的には、映像信号の振幅に対し０．１％程度のサグ量でも問題になる場合がある。
【００２２】
また、差動増幅器Ａ２においてシングル−差動変換を行っている理由は、映像信号を差動化することで、ノイズの影響を受けにくくするためであるが、差動化する以前の映像信号には、スイッチＳＷ１およびＳＷ２やクランプ回路ＣＬがノイズ源となってノイズを含んでおり、これに対しては、差動増幅器Ａ２で差動化を行っても解消されることがなく、画質の劣化の要因となっている。
【００２３】
発明者は、差動増幅器Ａ２において差動化する以前の映像信号に含まれるノイズが、画質の劣化の要因となっていることに着目し、差動増幅器Ａ２において当該ノイズをキャンセルすることで、画質の劣化を解消するという技術思想に到達した。
【００２４】
＜実施の形態１＞
以下、本発明に係る実施の形態１として、上記技術思想に基づいた映像信号処理回路１００の構成および動作について説明する。
【００２５】
＜装置構成＞
図３に、映像信号処理回路１００の構成を示す。
図３に示す映像信号処理回路１００は、図１に示した半導体集積回路装置ＡＳＬの、差動増幅器Ａ２の前段回路に相当する回路であるが、差動増幅器Ａ２の反転入力には、クランプ回路ＣＬ２を介して基準電圧ＶＲ１が与えられる構成となっている。
【００２６】
すなわち、映像信号ＳＩＧ１およびＳＩＧ２は、それぞれ信号クランプ用の電荷を供給するキャパシタＣ１およびＣ２を介して、入力切り替えスイッチＳＷ１およびＳＷ２に与えられる。
【００２７】
入力切り替えスイッチＳＷ１は、信号ラインに直列に介挿されたスイッチングトランジスタＳ１およびＳ２と、スイッチングトランジスタＳ１およびＳ２の共通接続ノードＮ１と、接地電位ＧＮＤとの間に介挿されたスイッチングトランジスタＳ３とを有したＴ字スイッチで構成されている。
【００２８】
なお、スイッチングトランジスタＳ３は、入力切り替えスイッチＳＷ１が非選択である場合に、スイッチングトランジスタＳ１とＳ２との間を接地電位ＧＮＤに固定し、映像信号処理回路１００内部に、非選択の映像信号ＳＩＧ１が伝搬することを防ぐためのスイッチであり、映像信号ＳＩＧ１とＳＩＧ２との間の干渉を防ぐことができる。
【００２９】
スイッチングトランジスタＳ１およびＳ２のゲートには、スイッチ切り替え制御回路ＳＬで生成された切り替え信号ＳＥＬ１が与えられ、スイッチングトランジスタＳ３のゲートには、切り替え信号ＳＥＬ１とは相補的な切り替え信号ＳＥＬ２が与えられる構成となっている。なお、図３においては、スイッチングトランジスタＳ１〜Ｓ３をＮチャネルＭＯＳトランジスタ（ＮＭＯＳトランジスタ）で構成する例を示したが、これらをＮチャネルＭＯＳトランジスタとＰチャネルＭＯＳトランジスタ（ＰＭＯＳトランジスタ）の並列接続で構成されたトランスミッションゲートとしても良い。トランスミッションゲートを使用する場合は、入力レンジを広くできるという利点がある。
【００３０】
同様に、入力切り替えスイッチＳＷ２は、信号ラインに直列に介挿されたスイッチングトランジスタＳ４およびＳ５と、スイッチングトランジスタＳ４およびＳ５の共通接続ノードＮ２と、接地電位ＧＮＤとの間に介挿されたスイッチングトランジスタＳ６とを有したＴ字スイッチで構成されている。
【００３１】
なお、スイッチングトランジスタＳ６は、入力切り替えスイッチＳＷ２が非選択である場合に、スイッチングトランジスタＳ４とＳ５との間を接地電位ＧＮＤに固定し、映像信号処理回路１００内部に、非選択の映像信号ＳＩＧ２が伝搬することを防ぐためのスイッチであり、映像信号ＳＩＧ１とＳＩＧ２との間の干渉を防ぐことができる。
【００３２】
スイッチングトランジスタＳ４およびＳ５のゲートには、スイッチ切り替え制御回路ＳＬで生成された切り替え信号ＳＥＬ２が与えられ、スイッチングトランジスタＳ６のゲートには、切り替え信号ＳＥＬ２とは相補的な切り替え信号ＳＥＬ１が与えられる構成となっている。なお、図３においては、スイッチングトランジスタＳ４〜Ｓ６をＮチャネルＭＯＳトランジスタで構成する例を示したが、これらをトランスミッションゲートで構成しても良い。トランスミッションゲートを使用する場合は、入力レンジを広くできるという利点がある。
【００３３】
入力切り替えスイッチＳＷ１およびＳＷ２によって選択された映像信号ＳＩＧ１およびＳＩＧ２の何れかは、映像信号ＳＩＧ３としてクランプ回路ＣＬ１（第１のクランプ回路）に与えられる。
【００３４】
クランプ回路ＣＬ１は、映像信号ＳＩＧ３を反転入力に受け、基準電源Ｐ１から与えられる基準電圧Ｖ１を非反転入力に受けて差動増幅する増幅器Ａ１を有し、増幅器Ａ１の出力は、クランプ済み映像信号として、クランプ回路ＣＬ１の出力となり、差動増幅器Ａ２の非反転入力に与えられる構成となっている。
【００３５】
そして、差動増幅器Ａ２の反転入力には、キャパシタＣ３に保持された電荷によって電圧が基準電圧Ｖ２の値に保たれ、クランプ回路ＣＬ２（第２のクランプ回路）から出力される基準電圧ＶＲ１が与えられ、差動増幅器Ａ２からは、差動出力ＶＰ１およびＶＮ１が出力される構成となっている。
【００３６】
クランプ回路ＣＬ２は、キャパシタＣ３の電荷を反転入力に受け、非反転入力には基準電源Ｐ２から与えられる基準電圧Ｖ２を受けて差動増幅する増幅器Ａ３を有し、増幅器Ａ３が出力する一定に保たれた基準電圧ＶＲ１が差動増幅器Ａ２の反転入力に与えられる。ここで、差動増幅器Ａ２の反転入力とキャパシタＣ３とを接続し、差動増幅器Ａ２に基準電圧ＶＲ１を供給するラインを基準電圧供給ラインと呼称すると、クランプ回路ＣＬ２は基準電圧供給ラインに接続された構成であると言える。
【００３７】
なお、キャパシタＣ３の一方の電極は接地電位ＧＮＤに接続され、キャパシタＣ３の他方の電極とクランプ回路ＣＬ２との間にはダミースイッチＳＷ３が介挿されており、キャパシタＣ３の電荷は、ダミースイッチＳＷ３を介してクランプ回路ＣＬ２に与えられる構成となっている。なお、キャパシタＣ３の一方の電極は電源電位に接続する場合もあれば、電源電位と接地電位との中間の電位に接続する場合もあり、要は、キャパシタＣ３の一方の電極の電位が固定されていれば良い。
【００３８】
そして、ダミースイッチＳＷ３は、基準電圧供給ラインに直列に介挿されたスイッチングトランジスタＳ７およびＳ８と、スイッチングトランジスタＳ７およびＳ８の共通接続ノードＮ３と、接地電位ＧＮＤとの間に介挿されたスイッチングトランジスタＳ９とを有したＴ字スイッチで構成されている。
【００３９】
スイッチングトランジスタＳ７およびＳ８のゲートには、スイッチ切り替え制御回路ＳＬで生成された切り替え信号ＳＥＬ３が与えられ、スイッチングトランジスタＳ９のゲートには、切り替え信号ＳＥＬ３とは相補的な切り替え信号ＳＥＬ４が与えられる構成となっているが、切り替え信号ＳＥＬ３は、映像信号処理回路１００の動作中は、常にスイッチングトランジスタＳ７およびＳ８をオン状態とするように与えられる。
【００４０】
なお、図３においては、スイッチングトランジスタＳ７〜Ｓ９をＮチャネルＭＯＳトランジスタで構成する例を示したが、これらを先に説明したトランスミッションゲートで構成しても良い。トランスミッションゲートを使用する場合は、入力レンジを広くできるという利点がある。
【００４１】
ここで、基準電圧Ｖ１は抵抗分割によって生成すれば良く、例えば、電源電位ＶＤＤと接地電位ＧＮＤとの間に直列に接続された抵抗Ｒ１０とＲ２０との接続ノードの電圧を基準電圧Ｖ１とすれば良く、先に説明したように、基準電圧Ｖ１は同期信号の底辺部を規定する電圧に設定される。
【００４２】
また、同様に基準電圧Ｖ２も抵抗分割により生成すれば良いが、通常Ａ２の特性を考慮して最適な電圧、例えば電源電位ＶＤＤの１／２の値などに設定される。
【００４３】
次に、図４を用いて、増幅器Ａ１の構成の一例について説明する。
図４に示すように、増幅器Ａ１は、電源電位ＶＤＤと接地電位ＧＮＤとの間に直列に接続された、ＰチャネルＭＯＳトランジスタ（ＰＭＯＳトランジスタ）Ｔ１およびＮＭＯＳトランジスタＴ２で構成され、出力信号ＯＵＴを出力する出力部と、入力された信号を増幅する増幅部とを有している。
【００４４】
増幅部は、電源電位ＶＤＤにソースを接続されたＰＭＯＳトランジスタＴ３と、ＰＭＯＳトランジスタＴ３のドレインにソースを共通に接続されたＰＭＯＳトランジスタＴ４およびＴ６と、ソースが接地電位ＧＮＤに接続され、ドレインがＰＭＯＳトランジスタＴ４のドレインに接続されたＮＭＯＳトランジスタＴ５と、ソースが接地電位ＧＮＤに接続され、ドレインがＰＭＯＳトランジスタＴ６のドレインに接続されたＮＭＯＳトランジスタＴ７とを有している。
【００４５】
ＰＭＯＳトランジスタＴ４には、基準電圧ＶＲＥＦが与えられ、図３に示した例では、基準電圧ＶＲＥＦとして、基準電圧Ｖ１が与えられる。また、ＰＭＯＳトランジスタＴ６には入力信号ＩＮが与えられ、図３に示した例では、入力信号ＩＮとして映像信号ＳＩＧ３が与えられる。
【００４６】
そして、ＮＭＯＳトランジスタＴ５およびＴ７のゲートは、ＮＭＯＳトランジスタＴ７のドレインに共通に接続され、ＮＭＯＳトランジスタＴ５のドレインは、ＮＭＯＳトランジスタＴ２のゲートに接続されるとともに、抵抗Ｒ１１の一方端に接続されている。
【００４７】
また、抵抗Ｒ１１の他方端は、キャパシタＣ１１の一方電極に接続され、キャパシタＣ１１の他方電極は出力部に接続されている。なお、直列に接続された抵抗Ｒ１１およびキャパシタＣ１１は、発振防止のために設けられている。
【００４８】
また、出力部のＰＭＯＳトランジスタＴ１と、増幅部のＰＭＯＳトランジスタＴ３には、バイアス信号ＢＩＡＳが与えられ、映像信号処理回路１００の動作中は、ＰＭＯＳトランジスタＴ１およびＴ３を、常にオン状態としている。なお、増幅器Ａ３の構成は、増幅器Ａ１の構成と同じである。
【００４９】
次に、図５を用いて、差動増幅器Ａ２の構成の一例について説明する。
図５に示すように、差動増幅器Ａ２は、電源電位ＶＤＤと接地電位ＧＮＤとの間に直列に接続された、ＰＭＯＳトランジスタＴ１１およびＮＭＯＳトランジスタＴ１２で構成され、出力信号ＯＵＴＰを出力する第１出力部と、電源電位ＶＤＤと接地電位ＧＮＤとの間に直列に接続された、ＰＭＯＳトランジスタＴ２１およびＮＭＯＳトランジスタＴ２２で構成され、出力信号ＯＵＴＮを出力する第２出力部と、増幅部とを有している。
【００５０】
増幅部は、電源電位ＶＤＤにソースを接続されたＰＭＯＳトランジスタＴ１３と、ＰＭＯＳトランジスタＴ１３のドレインにソースを共通に接続されたＰＭＯＳトランジスタＴ１４およびＴ１６と、ソースが接地電位ＧＮＤに接続され、ドレインがＰＭＯＳトランジスタＴ１４のドレインに接続されたＮＭＯＳトランジスタＴ１５と、ソースが接地電位ＧＮＤに接続され、ドレインがＰＭＯＳトランジスタＴ１６のドレインに接続されたＮＭＯＳトランジスタＴ１７とを有している。
【００５１】
ＰＭＯＳトランジスタＴ１４には、基準電圧ＶＲＥＦが与えられ、図３に示した例では、基準電圧ＶＲＥＦとして、基準電圧ＶＲ１が与えられる。また、ＰＭＯＳトランジスタＴ１６には入力信号ＩＮが与えられ、図３に示した例では、入力信号ＩＮとして映像信号ＳＩＧ３が与えられる。
【００５２】
そして、ＮＭＯＳトランジスタＴ１５およびＴ１７のゲートは、ＮＭＯＳトランジスタＴ１７のドレインに共通に接続され、ＮＭＯＳトランジスタＴ１７のドレインは、ＮＭＯＳトランジスタＴ１２のゲートに接続されるとともに、抵抗Ｒ１２の一方端に接続されている。
【００５３】
また、抵抗Ｒ１２の他方端は、キャパシタＣ１２の一方電極に接続され、キャパシタＣ１２の他方電極は第１出力部に接続されている。なお、直列に接続された抵抗Ｒ１２およびキャパシタＣ１２は、発振防止のために設けられている。
【００５４】
ＮＭＯＳトランジスタＴ１５のドレインは、ＮＭＯＳトランジスタＴ２２のゲートに接続されるとともに、抵抗Ｒ２２の一方端に接続されている。
【００５５】
また、抵抗Ｒ２２の他方端は、キャパシタＣ２２の一方電極に接続され、キャパシタＣ２２の他方電極は第２出力部に接続されている。なお、直列に接続された抵抗Ｒ２２およびキャパシタＣ２２は、発振防止のために設けられている。
【００５６】
また、第１出力部のＰＭＯＳトランジスタＴ１１、第２出力部のＰＭＯＳトランジスタＴ２１および増幅部のＰＭＯＳトランジスタＴ１３には、バイアス信号ＢＩＡＳが与えられ、映像信号処理回路１００の動作中は、ＰＭＯＳトランジスタＴ１１、Ｔ２１およびＴ１３を、常にオン状態としている。
【００５７】
＜装置動作＞
次に、図３を参照しつつ、図６および図７を用いて、映像信号処理回路１００の動作について説明する。
【００５８】
増幅器Ａ１は、入力切り替えスイッチＳＷ１およびＳＷ２によって選択された映像信号ＳＩＧ１およびＳＩＧ２の何れかである映像信号ＳＩＧ３のシンクチップを、基準電圧Ｖ１にクランプするための回路であり、まず、基準電圧Ｖ１と映像信号ＳＩＧ３の電位を比較する。
【００５９】
そして、映像信号ＳＩＧ３の電位が基準電圧Ｖ１より大きい場合、キャパシタＣ１またはＣ２から電荷を放電させて、映像信号ＳＩＧ３の電位を下げるダウン動作を行い、逆に、映像信号ＳＩＧ３の電位が基準電圧Ｖ１より小さい場合は、キャパシタＣ１またはＣ２に充電を行って、映像信号ＳＩＧ３の電位を上げるアップ動作を行うことで、映像信号ＳＩＧ３のシンクチップ電位を基準電圧Ｖ１に等しくする動作を行う。
【００６０】
ここで、先に説明したように、差動増幅器Ａ２においてシングル−差動変換を行って映像信号を差動化しているが、差動化する以前の映像信号、すなわち映像信号ＳＩＧ３には、スイッチＳＷ１およびＳＷ２やクランプ回路ＣＬ１がノイズ源となってノイズを含んでいる。この状態を図６に示す。
【００６１】
図６においては、シンクチップクランプを施した場合の映像信号の波形を示しており、画像表示区間において、ノイズを有していることが示されている。
【００６２】
従来は、差動化する以前の映像信号にこのようなノイズを含んでいると、差動増幅器Ａ２で差動化を行っても解消されることはなかったが、映像信号処理回路１００においては、クランプ回路ＣＬ２が出力する基準電圧ＶＲ１と映像信号ＳＩＧ３とを差動増幅器Ａ２に入力して差動化するので、ノイズをキャンセルすることができる。
【００６３】
すなわち、図３に示したように、クランプ回路ＣＬ２はクランプ回路ＣＬ１と基本的に同じ構成を有し、また、クランプ回路ＣＬ２には、入力切り替えスイッチＳＷ１およびＳＷ２と同じ構成のダミースイッチＳＷ３が接続されているので、クランプ回路ＣＬ２が出力する基準電圧ＶＲ１には、映像信号ＳＩＧ３と同様のノイズを含んでいる。
【００６４】
図６においては、基準電圧ＶＲ１に映像信号ＳＩＧ３と同様のノイズが含まれていることが示されている。
【００６５】
このように、映像信号ＳＩＧ３と同様のノイズを含む基準電圧ＶＲ１を差動増幅器Ａ２の基準電圧として使用することで、映像信号ＳＩＧ３と基準電圧ＶＲ１とでノイズの干渉が同様であれば、差動増幅器Ａ２の差動出力においてはノイズの影響は低減される。
【００６６】
図７の(ａ)には、映像信号ＳＩＧ３と基準電圧ＶＲ１との差を取った後の信号波形を示しており、ノイズが除去されていることが判る。
【００６７】
また、図７の(ｂ)には、差動増幅器Ａ２の出力ＶＰ１を実線で、出力ＶＮ１を破線で示しており、何れの出力にもノイズを含んでいないことが判る。
【００６８】
差動増幅器Ａ２におけるシングル−差動変換は、映像信号ＳＩＧ３と基準電圧ＶＲ１との差分の信号に対して施されるため、図７の(ａ)に示されるように、差分の信号にノイズがなければ、図７の(ｂ)に示されるように、ノイズを含まない差動出力を得ることができる。
【００６９】
＜効果＞
以上説明したように、実施の形態１の映像信号処理回路１００においては、映像信号ＳＩＧ３にクランプ処理を施すクランプ回路ＣＬ１と同じ構成のクランプ回路ＣＬ２を用いて、シングル−差動変換に使用する基準電圧ＶＲ１を生成する。また、基準電圧ＶＲ１の電荷を供給する経路には、入力切り替えスイッチＳＷ１およびＳＷ２と同じ構成のダミースイッチＳＷ３を介挿するので、クランプ回路やスイッチ等に起因するノイズが、基準電圧ＶＲ１にも含まれることとなる。このため、映像信号ＳＩＧ３および基準電圧ＶＲ１が、ノイズによる同様の干渉を受けることとなる。そして、ノイズの干渉が同様であれば、差動増幅器Ａ２におけるシングル−差動変換後の差動出力ではノイズの影響を小さくすることができ、差動化する以前の映像信号に含まれるノイズに起因する画質の劣化を解消することができる。
【００７０】
＜実施の形態２＞
以下、本発明に係る実施の形態２として、映像信号処理回路２００の構成および動作について説明する。
【００７１】
＜装置構成＞
図８に、映像信号処理回路２００の構成を示す。
なお、図８においては、図３示した映像信号処理回路１００と同一の構成については同一の符号を付し、重複する説明は省略する。
【００７２】
図８に示す、映像信号処理回路２００においては、映像信号ＳＩＧ１およびＳＩＧ２は、それぞれクランプ用の電荷を供給するキャパシタＣ１およびＣ２を介して、入力切り替えスイッチＳＷ１０およびＳＷ２０に与えられる。
【００７３】
入力切り替えスイッチＳＷ１０は、信号ラインに直列に介挿されたスイッチングトランジスタＳ１０で構成されている。
【００７４】
スイッチングトランジスタＳ１０のゲートには、図示されないスイッチ切り替え制御回路で生成された切り替え信号ＳＥＬ１が与えられる構成となっている。なお、図８においては、入力切り替えスイッチＳＷ１０をスイッチングトランジスタＳ１０のみで構成した例を示したが、図３に示した入力切り替えスイッチＳＷ１のようにＴ字スイッチで構成しても良いことは言うまでもない。
【００７５】
同様に、入力切り替えスイッチＳＷ２０は、信号ラインに直列に介挿されたスイッチングトランジスタＳ２０で構成されている。
【００７６】
スイッチングトランジスタＳ２０のゲートには、図示されないスイッチ切り替え制御回路で生成された切り替え信号ＳＥＬ２が与えられる構成となっている。なお、図８においては、入力切り替えスイッチＳＷ２０をスイッチングトランジスタＳ２０のみで構成した例を示したが、図３に示した入力切り替えスイッチＳＷ２のようにＴ字スイッチで構成しても良いことは言うまでもない。
【００７７】
ここで、切り替え信号ＳＥＬ１およびＳＥＬ２は、スイッチングトランジスタＳ１０およびＳ２０が同時にオンすることがないように与えられる。
【００７８】
入力切り替えスイッチＳＷ１０およびＳＷ２０によって選択された映像信号ＳＩＧ１およびＳＩＧ２の何れかは、映像信号ＳＩＧ３としてクランプ回路ＣＬ１に与えられる。
【００７９】
クランプ回路ＣＬ１は、映像信号ＳＩＧ３を反転入力に受け、基準電源Ｐ１から与えられる基準電圧Ｖ１を非反転入力に受ける増幅器Ａ１を有し、増幅器Ａ１の出力は、クランプ済み映像信号として、クランプ回路ＣＬ１の出力となり、差動増幅器Ａ２の非反転入力に与えられる構成となっている。また、映像信号ＳＩＧ３は、同期信号分離回路ＳＰにも与えられる構成となっている。
【００８０】
同期信号分離回路ＳＰは、映像信号ＳＩＧ３を非反転入力に受け、反転入力には基準電源Ｐ３から与えられる基準電圧Ｖ３を受け、同期信号の区間のみＬｏｗ電位（Ｌ）となる出力信号ＤＮを出力する比較器Ａ４を有しており、同期信号を分離して画像表示区間については有効信号として出力する回路である。
【００８１】
また、差動増幅器Ａ２の反転入力には、クランプ回路ＣＬ２０（第２のクランプ回路）から出力される基準電圧ＶＲ１０が与えられ、差動増幅器Ａ２からは、差動出力ＶＰ１およびＶＮ１が出力される構成となっている。
【００８２】
クランプ回路ＣＬ２０は、キャパシタＣ３の電荷を反転入力に受け、非反転入力には基準電源Ｐ２から与えられる基準電圧Ｖ２を受けて差動増幅し、同期信号分離回路ＳＰの出力信号ＤＮに基づいて、基準電圧Ｖ２を調整して基準電圧ＶＲ１０として差動増幅器Ａ２の反転入力に与える増幅器Ａ５を有している。ここで、差動増幅器Ａ２の反転入力とキャパシタＣ３とを接続し、差動増幅器Ａ２に基準電圧ＶＲ１０を供給するラインを基準電圧供給ラインと呼称すると、クランプ回路ＣＬ２０は基準電圧供給ラインに接続された構成であると言える。
【００８３】
なお、キャパシタＣ３の一方の電極は接地電位ＧＮＤに接続され、キャパシタＣ３の他方の電極とクランプ回路ＣＬ２０との間にはダミースイッチＳＷ３０が介挿されており、キャパシタＣ３の電荷は、ダミースイッチＳＷ３０を介してクランプ回路ＣＬ２０に与えられる構成となっている。
【００８４】
ダミースイッチＳＷ３０は、基準電圧供給ラインに直列に介挿されたスイッチングトランジスタＳ３０で構成されている。
【００８５】
スイッチングトランジスタＳ３０のゲートには、図示されないスイッチ切り替え制御回路で生成された切り替え信号ＳＥＬ３が与えられる構成となっている。なお、切り替え信号ＳＥＬ３は、映像信号処理回路２００の動作中は、常にスイッチングトランジスタＳ３０をオン状態とするように与えられる。
【００８６】
また、図８においては、ダミースイッチＳＷ３０をスイッチングトランジスタＳ３０のみで構成した例を示したが、図３に示したダミースイッチＳＷ３のようにＴ字スイッチで構成しても良いことは言うまでもない。
【００８７】
次に、図９を用いて、比較器Ａ４の構成の一例について説明する。
図９に示すように、比較器Ａ４は、図４を用いて説明した増幅器Ａ１と基本的に同じ構成を採るが、増幅器Ａ１のように直列に接続された抵抗Ｒ１１およびキャパシタＣ１１は有さず、ＮＭＯＳトランジスタＴ５のドレイン出力は、ＮＭＯＳトランジスタＴ２のゲートを制御するだけの構成となっている。
【００８８】
なお、ＰＭＯＳトランジスタＴ４には、図８に示した例では、基準電圧ＶＲＥＦとして、基準電圧Ｖ３が与えられる。また、ＰＭＯＳトランジスタＴ６には、図８に示した例では、入力信号ＩＮとして映像信号ＳＩＧ３が与えられ、出力信号ＯＵＴとして出力信号ＤＮが出力される。なお、その他、図４に示した増幅器Ａ１同一の構成については同一の符号を付し、重複する説明は省略する。
【００８９】
次に、図１０を用いて、増幅器Ａ５の構成の一例について説明する。
図１０に示すように、比較器Ａ５は、図４を用いて説明した増幅器Ａ１と基本的に同じ構成を採るが、トランジスタＴ４のゲートには、基準電圧ＶＲＥＦが直接に与えられるのではなく、ＰＭＯＳトランジスタＴ８を介して、基準電圧Ｖｒｅｆｉとして与えられる構成となっている。
【００９０】
また、トランジスタＴ４のゲートと接地電位ＧＮＤとの間に介挿されたＮＭＯＳトランジスタＴ９を有し、ＰＭＯＳトランジスタＴ８およびＮＭＯＳトランジスタＴ９のゲートには、同期信号分離回路ＳＰの出力信号ＤＮが与えられる構成となっている。
【００９１】
このような構成を採ることで、出力信号ＤＮがＨｉｇｈ電位（Ｈ）の区間、すなわち、映像信号における画像表示区間では、基準電圧Ｖｒｅｆｉが、常に接地電位ＧＮＤレベルとなる。
【００９２】
なお、ＰＭＯＳトランジスタＴ４には、図８に示した例では、基準電圧ＶＲＥＦとして、基準電圧Ｖ２が与えられる。また、ＰＭＯＳトランジスタＴ６には、図８に示した例では、入力信号ＩＮとして基準電圧ＶＲ１０が与えられ、出力信号ＯＵＴとして基準電圧ＶＲ１０が出力される。なお、その他、図４に示した増幅器Ａ１同一の構成については同一の符号を付し、重複する説明は省略する。
【００９３】
＜装置動作＞
次に、図８を参照しつつ、図１１を用いて、映像信号処理回路２００の動作について説明する。
【００９４】
増幅器Ａ１は、入力切り替えスイッチＳＷ１およびＳＷ２によって選択された映像信号ＳＩＧ１およびＳＩＧ２の何れかである映像信号ＳＩＧ３のシンクチップを、基準電圧Ｖ１にクランプするための回路であり、まず、基準電圧Ｖ１と映像信号ＳＩＧ３の電位を比較する。
【００９５】
そして、映像信号ＳＩＧ３の電位が基準電圧Ｖ１より大きい場合、キャパシタＣ１またはＣ２から電荷を放電させて、映像信号ＳＩＧ３の電位を下げるダウン動作を行い、逆に、映像信号ＳＩＧ３の電位が基準電圧Ｖ１より小さい場合は、キャパシタＣ１またはＣ２に充電を行って、映像信号ＳＩＧ３の電位を上げるアップ動作を行うことで、映像信号ＳＩＧ３のシンクチップ電位を基準電圧Ｖ１に等しくする動作を行う。
【００９６】
図１１の（ａ）には、シンクチップクランプを施した場合の映像信号ＳＩＧ３の波形を示す。
【００９７】
シンクチップクランプは、映像信号に含まれる同期信号（ここでは水平同期信号）の底辺部（シンクチップ）を、所定電圧、ここでは基準電圧Ｖ１（例えば０．５Ｖ）にクランプする方式であり、図１１の（ａ）においては、基準電圧Ｖ１を下回った同期信号のシンクチップの電位が、アップ動作により高められて、基準電圧Ｖ１に達する状態が示されている。
【００９８】
一方、同期信号以外の区間すなわち画像表示区間については常に基準電圧Ｖ１より大きくなるため、電圧を下げるダウン動作となり、画像表示区間での本来の信号レベルＶＳ（２．０Ｖ）が徐々に低下して「サグ」が発生している状態が示されている。
【００９９】
映像信号処理回路２００では、映像信号ＳＩＧ３（増幅器Ａ１の出力としてのＳＩＧ３も含む）は同期信号分離回路ＳＰの比較器Ａ４にも与えられる。比較器Ａ４では、基準電圧Ｖ３と比較して、基準電圧Ｖ３と比較して、図１１の（ｂ）に示されるように、基準電圧Ｖ３よりも低い同期信号の区間のみＬとなり、画像表示区間はＨとなって有効信号を構成する出力信号ＤＮを出力する。
【０１００】
ここで、基準電圧Ｖ３は、少なくとも基準電圧Ｖ１よりも高く設定され、より実際的にはペデスタル電圧Ｖ４（例えば０．８Ｖ）よりも低い値、例えば０．６５Ｖに設定される。ペデスタル電圧Ｖ４よりも高く設定すると、同期信号を分離できなくなるからである。
【０１０１】
基準電圧Ｖ３を基準電圧Ｖ１よりも高く設定することで、同期信号の区間を確実に検出することができる。
【０１０２】
出力信号ＤＮは、クランプ回路ＣＬ２０の増幅器Ａ５に与えられ、図１０を用いて説明したように、出力信号ＤＮがＨの区間、すなわち、図１１の（ｃ）に示されるように、映像信号における画像表示区間では、増幅器Ａ５の増幅部に与えられる基準電圧Ｖｒｅｆｉが接地電位ＧＮＤレベル（０Ｖ）となるように基準電圧ＶＲＥＦ（すなわちＶ２）を調整する。
【０１０３】
基準電圧Ｖｒｅｆｉを受けた増幅器Ａ５の増幅部では、図１１の（ｄ）に示されるように、基準電圧Ｖｒｅｆｉが接地電位ＧＮＤの区間、すなわち画像表示区間は、キャパシタＣ３から電荷を放電させて、基準電圧ＶＲ１０の電位を下げるダウン動作を行い、逆に、基準電圧Ｖｒｅｆｉが基準電圧Ｖ２の区間、すなわち同期区間では、キャパシタＣ３に充電を行って、基準電圧ＶＲ１０の電位を上げるアップ動作を行う。
【０１０４】
このような構成を採ることで、画像表示区間では基準電圧ＶＲ１０がダウン動作により時間とともに低下する傾向となり、意図的にサグを発生させることができる。一方、増幅器Ａ１の出力する映像信号ＳＩＧ３は、画像表示区間ではダウン動作によりサグが発生しているので、基準電圧ＶＲ１０および映像信号ＳＩＧ３のサグの傾きが一致するように回路パラメータを設定することで、基準電圧ＶＲ１０および映像信号ＳＩＧ３の差電圧波形におけるサグを低減できる。このため、差電圧を増幅する差動増幅器Ａ２の出力からサグを低減できることとなる。図１１の（ｅ）には、サグを低減した差動増幅器Ａ２の差動出力ＶＰ１の波形を示す。
【０１０５】
＜効果＞
以上説明したように、実施の形態２の映像信号処理回路２００においては、差動増幅器Ａ２に与えられる基準電圧ＶＲ１０が、画像表示区間ではサグを有するように、同期信号分離回路ＳＰの出力信号ＤＮに基づいてクランプ回路ＣＬ２０の増幅器Ａ５で調整し、画像表示区間ではサグ有する増幅器Ａ１の出力する映像信号ＳＩＧ３とともに差動増幅器Ａ２に与える構成となっている。このため、画像表示区間では両者の差電圧におけるサグを低減し、最終的に、差動増幅器Ａ２の出力からサグを低減できる。
【０１０６】
また、実施の形態１の映像信号処理回路１００と同様に、クランプ回路ＣＬ１と同じ構成のクランプ回路ＣＬ２０を用いて、シングル−差動変換に使用する基準電圧ＶＲ１０を調整し、基準電圧ＶＲ１０の電荷を供給する経路には、入力切り替えスイッチＳＷ１およびＳＷ２と同じ構成のダミースイッチＳＷ３を介挿するので、クランプ回路やスイッチ等に起因するノイズが、基準電圧ＶＲ１０にも含まれることとなって、差動化する以前の映像信号に含まれるノイズに起因する画質の劣化を解消することができる。
【０１０７】
以上説明した実施の形態１および２においては、複数の映像信号が入力され、複数の映像信号を、入力切り替えスイッチによって切り替えることを前提として説明したが、映像信号の入力系統が１つだけで、入力切り替えスイッチ等を必要としない映像信号処理回路においても本発明は有効であり、ノイズやサグに起因した画質の劣化を解消した映像信号処理回路を得ることができる。
【図面の簡単な説明】
【０１０８】
【図１】アナログ映像信号処理用の半導体集積回路装置の全体構成を示すブロック図である。
【図２】シンクチップクランプを施した場合の映像信号の波形を示す図である。
【図３】本発明に係る実施の形態１の映像信号処理回路の構成を示すブロック図である。
【図４】増幅器の構成の一例を示す図である。
【図５】シングル−差動変換を行う差動増幅器の構成の一例を示す図である。
【図６】本発明に係る実施の形態１の映像信号処理回路の効果を説明する図である。
【図７】本発明に係る実施の形態１の映像信号処理回路の効果を説明する図である。
【図８】本発明に係る実施の形態２の映像信号処理回路の構成を示すブロック図である。
【図９】同期信号分離回路を構成する比較器の構成の一例を示す図である。
【図１０】増幅器の構成の一例を示す図である。
【図１１】本発明に係る実施の形態２の映像信号処理回路の効果を説明する図である。
【符号の説明】
【０１０９】
Ａ１，Ａ３，Ａ５  増幅器、Ａ２  差動増幅器、Ａ４  比較器、ＣＬ１，ＣＬ２，ＣＬ２０  クランプ回路、ＳＩＧ３  映像信号、ＳＰ  同期信号分離回路、ＳＷ１，ＳＷ２，ＳＷ１０，ＳＷ２０  入力切り替えスイッチ、ＳＷ３，ＳＷ３０  ダミースイッチ。
【図１】
2008182534.tif 000003
【図２】
2008182534.tif 000004
【図３】
2008182534.tif 000005
【図４】
2008182534.tif 000006
【図５】
2008182534.tif 000007
【図６】
2008182534.tif 000008
【図７】
2008182534.tif 000009
【図８】
2008182534.tif 000010
【図９】
2008182534.tif 000011
【図１０】
2008182534.tif 000012
【図１１】
2008182534.tif 000013