【手続補正書】
【提出日】平成21年5月25日(2009.5.25)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板の上に導電層、絶縁層、および半導体層を積層して形成されたＭＩＳトランジスタを有する表示装置であって、
前記基板の第１の領域に形成された第１のＭＩＳトランジスタ、および前記第１の領域とは異なる第２の領域に形成された第２のＭＩＳトランジスタは、それぞれ、前記基板と前記半導体層の間にゲート電極を有し、
前記第１のＭＩＳトランジスタは、前記半導体層がアモルファス半導体のみで構成され、前記第２のＭＩＳトランジスタは、前記半導体層が微結晶半導体または多結晶半導体を有し、
前記第２のＭＩＳトランジスタのゲート電極は、前記第１のＭＩＳトランジスタのゲート電極よりも薄いことを特徴とする表示装置。
【請求項２】
前記第１のＭＩＳトランジスタのゲート電極は、前記第２のＭＩＳトランジスタのゲート電極よりも配線抵抗が低いことを特徴とする請求項１に記載の表示装置。
【請求項３】
前記第２のＭＩＳトランジスタのゲート電極は、前記第１のＭＩＳトランジスタのゲート電極よりも熱伝導率が低いことを特徴とする請求項１または請求項２に記載の表示装置。
【請求項４】
前記第１のＭＩＳトランジスタのゲート電極と、前記第２のＭＩＳトランジスタのゲート電極とは、導電層の積層構成が異なることを特徴とする請求項１乃至請求項３のいずれか１項に記載の表示装置。
【請求項５】
前記第１のＭＩＳトランジスタのゲート電極は、前記第２のＭＩＳトランジスタのゲート電極の導電層の積層構成に加え、１層以上の導電層を有することを特徴とする請求項４に記載の表示装置。
【請求項６】
前記第１のＭＩＳトランジスタのゲート電極と、前記第２のＭＩＳトランジスタのゲート電極とは、導電層の積層構成が同じであることを特徴とする請求項１または請求項２に記載の表示装置。
【請求項７】
前記第１の領域は、映像または画像を表示する表示領域であり、前記第２の領域は、前記表示領域の外側にある駆動回路が設けられた領域であることを特徴とする請求項１乃至請求項６のいずれか１項に記載の表示装置。
【請求項８】
前記第１のＭＩＳトランジスタの前記ゲート電極と同一の積層構成であり、かつ、前記第１のＭＩＳトランジスタの前記ゲート電極と一体的に形成された走査信号線を有することを特徴とする請求項７に記載の表示装置。
【請求項９】
絶縁基板と、前記絶縁基板の上の第１の領域に形成され、半導体層がアモルファス半導体のみで構成される第１のＭＩＳトランジスタと、前記絶縁基板の上の第２の領域に形成され、半導体層が微結晶半導体または多結晶半導体を有する構成の第２のＭＩＳトランジスタとを有する表示装置の製造方法であって、
前記絶縁基板の上にゲート電極を形成する工程と、
前記ゲート電極を覆うゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜の上にアモルファス半導体膜を成膜する工程と、
前記第１の領域および前記第２の領域のうちの、前記第２の領域のアモルファス半導体膜のみを溶融、結晶化させて微結晶半導体膜または多結晶半導体膜に改質する工程とを有し、
前記ゲート電極を形成する工程は、
前記第１の領域および前記第２の領域に第１の導電層を形成する第１の工程と、
前記第１の領域および前記第２の領域のうちの、前記第１の領域のみに第２の導電層を形成する第２の工程とを有するとともに、
前記第１の導電層と前記第２の導電層とを有する前記第１のＭＩＳトランジスタのゲート電極と、前記第１の導電層を有し、膜厚が前記第１のＭＩＳトランジスタのゲート電極よりも薄い前記第２のＭＩＳトランジスタのゲート電極とを形成する工程であることを特徴とする表示装置の製造方法。
【請求項１０】
前記第２の工程は、前記第１の工程の後で行われ、
前記第２の工程は、前記第１の領域および前記第２の領域に前記第２の導電層を形成した後、前記第２の領域にある前記第２の導電層を除去することを特徴とする請求項９に記載の表示装置の製造方法。
【請求項１１】
前記第２の工程は、前記第１の工程の前に行われ、
前記第２の工程は、前記第１の領域および前記第２の領域に前記第２の導電層を形成した後、前記第２の領域にある前記第２の導電層を除去することを特徴とする請求項９に記載の表示装置の製造方法。
【請求項１２】
前記第１の導電層と前記第２の導電層とは、同じ材料であることを特徴とする請求項９乃至請求項１１のいずれか１項に記載の表示装置の製造方法。
【請求項１３】
前記第１の導電層と前記第２の導電層とは、異なる材料であり、
前記第１の導電層は、前記第２の導電層よりも熱伝導率が低い材料で形成することを特徴とする請求項９乃至請求項１１のいずれか１項に記載の表示装置の製造方法。
【請求項１４】
前記第２の導電層は、前記第１の導電層よりも配線抵抗が低い材料で形成することを特徴とする請求項９乃至請求項１１のいずれか１項に記載の表示装置の製造方法。
【請求項１５】
前記絶縁基板の上に、前記第１の導電層および前記第２の導電層を続けて形成する工程と、
前記第２の導電層を覆って、前記第２のＭＩＳトランジスタの前記ゲート電極を形成する領域における厚さが０より大きく、かつ、前記第１のＭＩＳトランジスタの前記ゲート電極を形成する領域における厚さよりも薄い第１のレジスト膜を形成する工程と、
前記第１のレジスト膜をマスクにして前記第１の導電層および前記第２の導電層を除去する工程と、
前記第１のレジスト膜を薄くして、前記第２のＭＩＳトランジスタの前記ゲート電極を形成する前記領域における厚さが０であり、かつ、前記第１のＭＩＳトランジスタの前記ゲート電極を形成する前記領域における厚さが０より大きい状態の第２のレジスト膜にする工程と、
前記第２のレジスト膜をマスクにして前記第２のＭＩＳトランジスタの前記ゲート電極を形成する前記領域における前記第２の導電層を除去する工程とを有することを特徴とする請求項９に記載の表示装置の製造方法。
【請求項１６】
前記第１の領域は、映像または画像を表示する表示領域であり、前記第２の領域は、前記表示領域の外側にある駆動回路が設けられた領域であることを特徴とする請求項９乃至請求項１５のいずれか１項に記載の表示装置の製造方法。
【請求項１７】
前記ゲート電極を形成する工程は、前記第１のＭＩＳトランジスタの前記ゲート電極と同一の積層構成であり、かつ、前記第１のＭＩＳトランジスタの前記ゲート電極と一体的に形成された走査信号線も形成することを特徴とする請求項１６に記載の表示装置の製造方法。
【請求項１８】
前記アモルファス半導体は、アモルファスシリコンでなり、
前記第２のＭＩＳトランジスタの前記半導体層は、粒状結晶または帯状結晶の集合体でなる多結晶シリコンを有することを特徴とする請求項１乃至請求項８のいずれか１項に記載の表示装置。
【請求項１９】
前記アモルファス半導体は、アモルファスシリコンでなり、
前記第２のＭＩＳトランジスタの前記半導体層は、微結晶シリコンを有することを特徴とする請求項１乃至請求項８のいずれか１項に記載の表示装置。
【請求項２０】
前記第２のＭＩＳトランジスタの前記半導体層は、前記多結晶シリコンまたは前記微結晶シリコンの上層に、アモルファスシリコンを有することを特徴とする請求項１８または請求項１９に記載の表示装置。
【請求項２１】
前記アモルファス半導体膜は、アモルファスシリコンで形成し、
前記第２の領域のアモルファス半導体膜のみを改質する前記工程は、前記アモルファスシリコンを粒状結晶または帯状結晶の集合体でなる多結晶シリコンに改質することを特徴とする請求項９乃至請求項１７のいずれか１項に記載の表示装置の製造方法。
【請求項２２】
前記アモルファス半導体膜は、アモルファスシリコンで形成し、
前記第２の領域のアモルファス半導体膜のみを改質する前記工程は、前記アモルファスシリコンを微結晶シリコンに改質することを特徴とする請求項９乃至請求項１７のいずれか１項に記載の表示装置の製造方法。
【請求項２３】
前記第２の領域のアモルファス半導体膜のみを改質する前記工程の後に、前記多結晶シリコンまたは前記微結晶シリコンの上に、再度アモルファスシリコン膜を成膜する工程を有することを特徴とする請求項２１または請求項２２に記載の表示装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】
（１）基板の上に導電層、絶縁層、および半導体層を積層して形成されたＭＩＳトランジスタを有する表示装置であって、前記基板の第１の領域に形成された第１のＭＩＳトランジスタ、および前記第１の領域とは異なる第２の領域に形成された第２のＭＩＳトランジスタは、それぞれ、前記基板と前記半導体層の間にゲート電極を有し、前記第１のＭＩＳトランジスタは、前記半導体層がアモルファス半導体のみで構成され、前記第２のＭＩＳトランジスタは、前記半導体層が微結晶半導体または多結晶半導体を有し、前記第２のＭＩＳトランジスタのゲート電極は、前記第１のＭＩＳトランジスタのゲート電極よりも薄い表示装置。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正の内容】
【００３１】
（９）絶縁基板と、前記絶縁基板の上の第１の領域に形成され、半導体層がアモルファス半導体のみで構成される第１のＭＩＳトランジスタと、前記絶縁基板の上の第２の領域に形成され、半導体層が微結晶半導体または多結晶半導体を有する構成の第２のＭＩＳトランジスタとを有する表示装置の製造方法であって、前記絶縁基板の上にゲート電極を形成する工程と、前記ゲート電極を覆うゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の上にアモルファス半導体膜を成膜する工程と、前記第１の領域および前記第２の領域のうちの、前記第２の領域のアモルファス半導体膜のみを溶融、結晶化させて微結晶半導体膜または多結晶半導体膜に改質する工程とを有し、前記ゲート電極を形成する工程は、前記第１の領域および前記第２の領域に第１の導電層を形成する第１の工程と、前記第１の領域および前記第２の領域のうちの、前記第１の領域のみに第２の導電層を形成する第２の工程とを有するとともに、前記第１の導電層と前記第２の導電層とを有する前記第１のＭＩＳトランジスタのゲート電極と、前記第１の導電層を有し、膜厚が前記第１のＭＩＳトランジスタのゲート電極よりも薄い前記第２のＭＩＳトランジスタのゲート電極とを形成する工程である表示装置の製造方法。