(57)【要約】【課題】  ユニバーサル基板として使用され、ＩＣパッケージやチップ部品を実装でき、しかも部品の接地端子を短距離で接地電位に設定できる配線用基板を提供する。【解決手段】  配線基板１０の第１の面１１ａに一定のピッチで独立電極１２が形成され、第２の面１１ｂに導電体層１４が形成されている。ＩＣパッケージ２０の端子部をそれぞれの独立電極１２に設置し半田付けする。接地用端子部２１ａが接続される独立電極１２と、導電体層１４との間に貫通穴１５を形成し、この貫通穴１５内に挿入した導線２６で、独立電極１３と導電体層１４とを導通させることにより、接地用端子部２１ａを短距離で接地電位部に接続できる。【選択図】図５
2008166471.tif 000002
【特許請求の範囲】
【請求項１】
第１の面と前記第１の面と逆側に向く第２の面とが設けられた絶縁性の基板本体を有しており、
前記基板本体の前記第１の面に、複数の独立電極が間隔を空けて配列され、前記第２の面には、前記独立電極を複数個合計した面積の導電体層が設けられ、この導電体層は、複数の前記独立電極の真裏に形成されていることを特徴とする配線用基板。
【請求項２】
前記独立電極は、直交する２つの方向へ一定のピッチで配列している請求項１記載の配線用基板。
【請求項３】
それぞれの独立電極は正方形のパターンで形成されている請求項２記載の配線用基板。
【請求項４】
前記第１の面には、一定のピッチで配列している前記独立電極よりも面積の広い拡張独立電極が複数設けられている請求項２または３記載の配線用基板。
【請求項５】
前記拡張独立電極は一列に配列している請求項４記載の配線用基板。
【請求項６】
前記基板本体上に設置可能な変換基板が設けられており、
前記変換基板には、前記独立電極のピッチよりも狭いピッチで配列した部品実装電極と、前記独立電極のピッチと同じピッチで形成された外部接続部とが形成されており、前記部品電極と前記外部接続部とが一対一で導通している請求項１ないし５のいずれかに記載の配線用基板。
【請求項７】
前記変換基板の側面には、凹部が形成されて、この凹部の内側面に前記外部接続部となる導電体層が設けられている請求項６記載の配線用基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表面側に電子部品が実装され、電子実験に用いられたり、量産品ではなく単品として製作される汎用基板に関する。
【背景技術】
【０００２】
下記の特許文献１には、電子実験などに用いられるユニバーサル基板が開示されている。
【０００３】
ユニバーサル基板には、ＩＣチップの接続端子の規格に合うように２．５４ｍｍピッチで多数の貫通孔が形成されている。この貫通孔はその内周面に銅箔のパターンを有するいわゆるスルーホールである。
【０００４】
抵抗やコンデンサなどのディスクリート部品は、ユニバーサル基板の表面側に実装され、それぞれのディスクリート部品から延びるリードが貫通孔に差し込まれ、リードの先端部がユニバーサル基板の裏面側で曲げられ、貫通孔の周囲にのみ形成されている電極に半田付けされている。そして、ユニバーサル基板の前記裏面側に、各電子部品のリード間を結ぶ導電が引き回され、この導電にそれぞれの部品のリードが半田付けされて、電子回路が構成されている。
【特許文献１】特開２００１−４２７６３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
前記特許文献１に記載のユニバーサル基板を使用して電子回路を構成する場合に、回路の信号伝達ラインや電源ラインさらには接地ラインが、全て導線の引き回しにより構成される。したがって、ユニバーサル基板の裏面側での導電の引き回しが複雑である。
【０００６】
また、部品の接地端子は、導線を介して接地電位に設定されることになるため、部品の接地端子と接地電位との間に距離が設けられることになり、インピーダンスが必要以上に高くなるおそれがある。さらに、ユニバーサル基板の裏面側に、信号伝達ラインとなる導線と電源ラインとなる導線とが混在することになるため、高周波信号を伝達する信号伝達ラインにノイズが重畳しやすくなる。
【０００７】
このように、従来のユニバーサル基板を用いた回路構成では、高周波特性についての対策を十分にできないため、高周波回路の試作や静電耐圧対策部品の評価のための回路を構成することが難しく、これら回路の構成するためには専用の回路基板の製造が必要であった。
【０００８】
さらに、スルーホールが形成されたユニバーサル基板では、リフロー工程で半田付けすべきチップ部品やＩＣパッケージを実装することが難しい。またユニバーサル基板に変換基板を取り付け、この変換基板にチップ部品を実装することも可能であるが、変換基板を使用すると高周波特性に狂いが生じることになり、実際の製品化に則した試験回路の構成が難しくなる。
【０００９】
本発明は上記従来の課題を解決するものであり、チップ部品やＩＣパッケージなどを容易に実装でき、また電子部品の接地端子を短い距離で接地電位に設定することができ、さらに信号伝達ラインにノイズが重畳しにくい配線用基板を提供することを目的としている。
【課題を解決するための手段】
【００１０】
本発明は、第１の面と前記第１の面と逆側に向く第２の面とが設けられた絶縁性の基板本体を有しており、
前記基板本体の前記第１の面に、複数の独立電極が間隔を空けて配列され、前記第２の面には、前記独立電極を複数個合計した面積の導電体層が設けられ、この導電体層は、複数の前記独立電極の真裏に形成されていることを特徴とするものである。
【００１１】
本発明では、前記独立電極が、直交する２つの方向へ一定のピッチで配列していることが好ましい。例えば、それぞれの独立電極は正方形のパターンで形成されている。
【００１２】
本発明の配線用基板では、基板本体の第１の面にチップ部品やＩＣパッケージなどの電子部品を設置し、電子部品の端子部や電極部をそれぞれの独立電極に半田付けすることで、各電子部品を実装できる。そして、第１の面において独立電極間を渡る導線を半田付けすることにより回路を構成できる。また、接地端子が半田付けされる独立電極と、その真裏の導電体層とを貫通する穴を形成し、この穴内を通して前記独立電極と導電体層とを短絡させることにより、導電体層を接地パターンとして使用できる。
【００１３】
この場合に、接地端子を最短の経路で接地電位に設定できるため、不用意にインピーダンスが変動することを防止できる。しかも、第１の面の裏側に位置する第２の面の広い範囲に導電体層が形成されているために、この導電体層を接地電位とすることにより、第１の面に形成されている信号伝達ラインを導電体層でシールドでき、信号伝達ラインにノイズが重畳するのを防止できるようになる。
【００１４】
なお、前記導電体層は、配線用基板の第２の面の全面に形成されていることが好ましいが、ある程度広い面積の導電体層が、第２の面の一部分のみに設けられていてもよい。
【００１５】
また、本発明は、前記第１の面には、一定のピッチで配列している前記独立電極よりも面積の広い拡張独立電極が複数設けられているものとして構成できる。
【００１６】
広い面積の前記拡張独立電極は、電源供給用などの外部回路との接続用のランドや、コネクタを半田付けして固定するためのランドとして使用できる。そのために、前記拡張独立電極は一列に配列していることが好ましい。
【００１７】
さらに本発明は、前記基板本体上に設置可能な変換基板が設けられており、
前記変換基板には、前記独立電極のピッチよりも狭いピッチで配列した部品実装電極と、前記独立電極のピッチと同じピッチで形成された外部接続部とが形成されており、前記部品電極と前記外部接続部とが一対一で導通していることが好ましい。
【００１８】
この場合に、前記変換基板の側面には、凹部が形成されて、この凹部の内側面に前記外部接続部となる導電体層が設けられているものとすることができる。
【００１９】
本発明では、前記変換基板を使用することにより、独立電極のピッチよりも狭いピッチの端子部を有するＩＣパッケージなどの電子部品を、前記第１の面に実装することが可能である。
【発明の効果】
【００２０】
本発明の配線用基板は、実験用の回路や少量生産の回路を構成する際に、チップ部品やＩＣパッケージなどの電子部品を実装することができる。また、第２の面の導電体層を接地パターンとして使用し、第１の面に設けられた独立電極と前記導電体層とを貫通する導電体を設けることにより、接地が必要となる端子を最短の経路で接地電位に設定することができる。また、導電体層を接地電位とすることで、この導電体層をシールド層として機能させることができる。
【発明を実施するための最良の形態】
【００２１】
図１は本発明の実施の形態の配線用基板の部分斜視図、図２は前記配線用基板の一部を拡大した部分拡大斜視図、図３は配線用基板を図２のＩＩ−ＩＩ線で切断した断面図である。
【００２２】
図１ないし図３に示す配線用基板１０は、実験用の回路を実装し、あるいは少量生産用の電子機器の回路を実装するためのユニバーサル基板として使用される。
【００２３】
図３の断面図に示すように、配線用基板１０は、絶縁性の基板本体１１を有している。基板本体１１は、ガラスエポキシなどのガラスコンポジット材料などで形成されている。基板本体１１は鋏などの工具を用いて容易に切断可能な厚さに形成されている。基板本体１１は、第１の面１１ａと第２の面１１ｂを有している。第１の面１１ａが表面であり、第２の面１１ｂが裏面である。
【００２４】
図１と図２に示すように、基板本体１１の第１の面１１ａには、独立電極１２と拡張独立電極１３ｘ，１３ｙが形成されており、第２の面１１ｂには導電体層１４が形成されている。前記独立電極１２と拡張独立電極１３ｘ，１３ｙおよび導電体層１４は、銅箔層などの低抵抗材料で形成されているとともに、その表面にスズめっき層や半田めっき層が形成されて、溶融金属（半田）の濡れ性が良好とされている。あるいは、前記表面に金フラッシュメッキ層が形成されているものであってもよい。
【００２５】
図１と図２に示すように、独立電極１２は、平面形状が正方形のパターンである。互いに直交する方向をＸ方向とＹ方向としたときに、独立電極１２のＸ方向の配列ピッチＸｐとＹ方向の配列ピッチＹｐとが一致している。この配列ピッチＸｐとＹｐは、一般的なＩＣパッケージの端子部の配列ピッチに合わせており、この実施の形態ではＸｐとＹｐとが、１．２７ｍｍに設定されている。
【００２６】
図１に示すように、基板本体１の第１の面１１ａでは、Ｌｘ×Ｌｙの長方形の領域に、前記独立電極１２が一定のピッチで多数個配列されている。そして、Ｌｘ×Ｌｙの領域のＸ方向の両側には、拡張独立電極１３ｘが設けられ、この拡張独立電極１３ｘはＹ方向に向けて一列に配列して形成されている。拡張独立電極１３ｘは、Ｙ方向の配列ピッチが独立電極１２と同じＹｐであるが、Ｘ方向の長さ寸法Ｘｗが独立電極１２よりも長い長方形状である。また、Ｌｘ×Ｌｙの領域のＹ方向の両側には、拡張独立電極１３ｙが設けられ、この拡張独立電極１３ｙはＸ方向に向けて一列に配列して形成されている。この拡張独立電極１３ｙは、Ｘ方向の配列ピッチが、独立電極１２と同じＸｐであるが、Ｙ方向の長さ寸法Ｙｗが独立電極１２よりも長い長方形状である。
【００２７】
配線用基板１０には、正方形の独立電極１２が一定のピッチで配列しているＬｘ×Ｌｙの長方形の領域が複数領域設けられている。配線基板１０は、Ｌｘ×Ｌｙの長方形の領域が複数設けられたものとして使用することが可能であるが、さらに図１に示す切断線Ｘ１と切断線Ｘ２で分離して使用することも可能である。分離された小基板である配線用基板は、その第１の面１１ａに、Ｌｘ×Ｌｙの長方形の領域に正方形の独立電極１２が配列し、配線用基板の２つの長辺に沿って拡張独立電極１３ｘが設けられ、配線用基板の２つの短辺に沿って拡張独立電極１３ｙが配列した構造である。
【００２８】
前記独立電極１２と拡張独立電極１３ｘ，１３ｙは、基板本体１１の第１の面１１ａの全面に形成された銅箔層をエッチングして個々の電極に分離し、その後に銅箔層の表面にスズめっきなどを施すことで形成される。あるいは、第１の面１１ａの全面に形成された銅箔層の表面の全域にスズめっき層を形成し、その後にエッチングしてもよい。エッチングは、湿式エッチングでもよいし、またはレーザ光のエネルギーを用いて銅箔層を切断してもよい。
【００２９】
さらには、第１の面１１ａの全面に銅箔層などが形成された基板本体１１の前記第１の面１１ａに機械加工を施して、前記独立電極１２と拡張独立電極１３ｘ，１３ｙを分離させてもよい。図２に示すように、前記独立電極１２と拡張独立電極１３ｘ，１３ｙは矩形状であるため、前記第１の面１１ａにＸ方向とＹ方向への切り込みを入れることで、前記独立電極１２と拡張独立電極１３ｘ，１３ｙを形成することが可能である。
【００３０】
基板本体１１の第２の面１１ｂに形成された導電層１４は、複数の独立電極１２の面積を総和した広さを有するものであり、この実施の形態では、第２の面１１ｂの全域に導電体層１４が形成されている。図３に示すように、複数の独立電極１２と導電体層１４とは、基板本体１１の厚み方向において重なるように形成されている。
【００３１】
次に、前記配線用基板１０の使用方法について説明する。
図４に示すように、配線用基板１０の第１の面１１ａに、ＩＣパッケージ２０およびチップ部品３０を実装することができる。ＩＣパッケージ２０は、ハウジング２２内にＩＣのベアチップが封入されているものであり、ハウジング２２の長辺側の側面に、複数の金属製の端子部２１が突出している。この端子部２１の配列ピッチは、独立電極１２の配列ピッチＸｐ，Ｙｐと同じ１．２７ｍｍである。ＩＣパッケージ２０を配線用基板１０の第１の面１１ａの上に配置すると、端子部２１が、独立電極１２の上に一対一で設置される。そして、端子部２１と個々の独立電極１２とを一対一の関係で溶融金属（半田）で接合固定することができる。
【００３２】
配線用基板１０の第１の面１１ａに、導線２５を引き回し、この導線２５の端部を、ＩＣパッケージ２０の端子部２１が半田付けされている独立電極１２の上に溶融金属（半田）で固定することにより、第１の面１１ａ上で回路を構成することができる。
【００３３】
配線用基板１０の第２の面１１ｂに形成された導電体層１４は接地パターンとして使用される。図５に示すように、ＩＣパッケージ２０の接地用の端子部２１ａが設置される独立電極１２とその真裏の導電体層１４とを貫通する貫通穴１５を配線用基板１０に形成し、この貫通穴１５に接地用の導線２６を挿通させる。導線２６の一端を、接地用の端子部２１ａと一緒に独立電極１２に溶融金属（半田）２７ａによって接合し、導線２６の他端と導電体層１４とを溶融金属（半田）２７ｂによって接合する。これにより、ＩＣパッケージの接地用の端子部２１ａを最短の距離で、接地電位の導電体層１４と導通させることができる。そのため、端子部２１ａの電位を接地電位にきわめて近づけることができ、インピーダンスの上昇などを防止できる。
【００３４】
また、第２の面１１ｂの導電体層１４を接地パターンとして使用とすると、第１の面１１ａに接地ラインとなる導線を配線する必要がなくなり、第１の面１１ａでの導線の引き回しを簡単にできる。また、図４に示すように、第１の面１１ａに引き回される導線２５により、信号伝達ラインが構成されるが、その真裏の全面に接地電位の導電体層１４が形成されているため、この導電体層１４で信号伝達ラインをシールドでき、ノイズが重畳するのを防止できる。
【００３５】
この実施の形態の配線基板１０は、基本的にいずれの箇所にも貫通穴１５が形成されていないものであり、第１の面１１ａに回路部品を実装する際に、回路構成の必要性に応じて、前記貫通穴１５が任意の箇所に随時形成される。貫通穴１５は、小径のドリルを取り付けたピンバイスなどを用いて、手作業で空けることができる。つまり、第１の面１１ａに回路を実装する際に、接地電位とする必要がある端子または導線の真下に貫通穴１５を形成して、貫通穴１５に導線２６を入れて半田つけすることにより、回路を最短の経路で接地することができる。
【００３６】
なお、ＩＣパッケージ２０の端子部２１のピッチＰと、独立電極１２の配列ピッチＸｐ，Ｙｐとの関係は、Ｐ＝Ｘｐ，Ｙｐであることが好ましいが、ピッチＰが配列ピッチＸｐ，Ｙｐの整数倍であってもよい。また、ひとつの端子部２１が、２個や４個の複数の独立電極１２に半田付けされてもよい。
【００３７】
図４には、第１の面１１ａに設置される電子部品としてチップ部品３０を示している。チップ部品３０は、抵抗器、コンデンサなどの機能を有する。あるいはチップ部品３０は、チップインダクタ、チップダイオード、チップトランジスタ、３端子コンデンサ、またはチップコモンモードチョークなどであってもよい。この回路基板１０では、各部品の電極部を最短経路で接地電位に設定できるため、３端子コンデンサやチップコモンモードチョークを回路基板１０に実装して、これらノイズ対策部品の実装評価を、それぞれの部品を推奨基板に実装したのと同等に行うことが可能である。
【００３８】
チップ部品３０の両端に設けられた電極部３１，３１を、独立電極１２の上に設置して、電極部３１と独立電極１２とを一対一の関係で溶融金属（半田）を用いて接合する。このとき、第１の面１１ａに引き回される導線２５の端部を、電極部３１と共に同じ独立電極１２に接合させることで、チップ部品３０を含んだ電子回路を構成できる。
【００３９】
図６は、チップ部品３０が小型であり、両端に設けられた電極部３１と電極部３１との間隔が、独立電極１２の配列ピッチＸｐ，Ｙｐとほぼ一致している場合を示している。図６の例では、チップ部品３０の両端に設けられた電極部３１，３１が、隣り合う独立電極１２，１２のそれぞれに溶融金属（半田）３３で接合される。よって、電極部３１，３１が互いに短絡することがない。また、それぞれの電極部３１，３１が接合されている独立電極１２に導線２５の端部を接合することで、電子回路を構成することができる。
【００４０】
図７に示すチップ部品３０Ａは、図６に示すチップ部品３０よりも大型のものであり、両端に設けられた電極部３１と電極部３１とのピッチが、独立電極１２の配列ピッチＸｐ，Ｙｐよりも長くなっている。よって、電極部３１，３１は、中間に独立電極１２を挟んで、その両側に位置する独立電極１２，１２のそれぞれに溶融金属（半田）３３で接合される。この構造でも、チップ部品３０の電極部３１，３１の短絡を防止でき、電極部３１，３１を個別の導線に接合できる。
【００４１】
さらに、図７に示すように、チップ部品３０Ａの一方の電極部３１が設置される独立電極１２と、その真裏の導電体層１４とに貫通する貫通穴１５ａを形成する。この貫通穴１５ａ内に挿入した導線２６ａの一端を、電極部３１と一緒に独立電極１２に接合し、導線２６ａの他端を、溶融金属（半田）３３ａで、導電体層１４に接合する。導電体層１４を接地パターンとして使用することにより、チップ部品３０Ａの電極部３１を最短の距離で接地電位に設定できる。
【００４２】
また、図８に示すように、配線用基板１０にディスクリート部品４０を実装することができる。ディスクリート部品４０は、抵抗器、コンデンサ、またはチョークコイルなどとして機能するものである。
【００４３】
配線基板１０に、独立電極１２とその真裏の導電体層１４とを貫通する貫通穴１７を形成し、第２の面１１ｂにおいて、ざぐり加工を行うなどして、貫通穴１７の下端の開口面積を拡張し、これにより、貫通穴１７の周囲で、導電体層１４の一部を除去する。そして、ディスクリート部品４０を第２の面１１ｂ側に配置し、リード端子４１を貫通穴１７内に挿通し、リード端子４１と独立電極１２とを溶融金属（半田）４３で接合する。このように、貫通穴１７の周囲において、導電体層１４の一部を除去することにより、リード端子４１を導電体層１４に触れさせることなく独立電極１２に接続できる。また、ディスクリート部品４０が接地すべきリード端子４２を有する場合は、このリード端子４２を通常の貫通穴１６に挿通させ、リード端子４２と導電体層１４とを、溶融金属（半田）４４で接合することにより、リード端子４２を最短の距離で接地電位に設定できる。
【００４４】
配線基板１０を、図１に示すＸ１線とＹ１線とで切断することなく使用する場合と、配線基板１０をＸ１線とＹ１線とで切断して使用するいずれの場合においても、配線基板の縁部に沿って拡張独立電極１３ｘ，１３ｙが設けられているものとなる。
【００４５】
前記拡張独立電極１３ｘ，１３ｙは、比較的面積が広いために、この拡張独立電極１３ｘ，１３ｙを外部回路と接続するためのランドとして使用しやすい。第１の面１１ａで引き回される導線２５の端部を、拡張独立電極１３ｘ，１３ｙの一部に接続したときに、拡張独立電極１３ｘ，１３ｙの残りの領域に、配線用基板１０の外から延びてくる導線を接続することができる。
【００４６】
また、拡張独立電極１３ｘ，１３ｙにコネクタの端子部を半田付けし、コネクタを強固に固定することも可能である。
【００４７】
前記導線２５，２６，２６ａは、銅などの低抵抗の金属線の表面にスズめっきを施したスズめっき線が使用される。第１の面１１ａに比較的長い導線２５を引き回すときには、その導線２５の途中や、導線２５の折曲部を、その下に位置する独立電極１３に溶融金属（半田）で接合すると、導線２５を安定させて配線できる。また、第１の面１１ａで導線２５どうしが交差するときには、一方の導線を立体形状に折り曲げ、他方の導線を折り曲げた導線の下を通過させればよい。または、交差する導線の一方に絶縁材料のチューブを被せてもよい。
【００４８】
図９は、配線用基板１０の第１の面１１ａに設置される変換基板５０を示している。変換基板５０は、絶縁性の小型のチップ基板５１を有しており、このチップ基板５１の両側面に凹部５１ａが形成され、凹部５１ａの内周面に導電体層が形成され、この導電体層が外部接続部５２となっている。外部接続部５２のピッチは、前記独立電極１２の配列ピッチＸｐ，Ｙｐと一致している。
【００４９】
チップ基板５１の表面には、複数の部品実装電極５３が形成され、部品実装電極５３は外部接続部５２よりも短いピッチで配列している。そして、チップ基板５１の表面には、外部接続部５２と部品実装電極５３とを一対一で導通させる導電パターン５４が形成されている。
【００５０】
この変換基板５０は広い面積の基板に、複数の貫通穴を形成し、貫通穴の内周面に導電体層を形成し、さらに基板の表面に前記部品実装電極５３と、前記貫通穴内の導電体層に導通する配線パターン５４を形成する。そして、貫通穴の中心に切断線が一致するようにして、基板を切断し、複数のチップ基板５１を形成する。このように、外部接続部５２を、貫通穴を半分に切ることで形成できるため、変換基板５０の製造が容易である。
【００５１】
この変換基板５０の外部接続部５２を、独立電極１３に設置して、外部接続部５２と独立電極１３とを溶融金属（半田）で接合する。部品実装電極５３のピッチを、小型のＩＣパッケージ６０のケーシング６２から突出する端子部６１のピッチに一致させておき、変換基板５０の上に小型のＩＣパッケージ６０を設置し、端子部６１を部品実装電極５３に溶融金属（半田）で接合することで、独立電極１３よりも短いピッチの端子部を有する電子部品を第１の面１１ａに実装できる。
【図面の簡単な説明】
【００５２】
【図１】本発明の実施の形態の配線用基板を示す部分斜視図、
【図２】前記配線用基板の部分拡大斜視図、
【図３】図２に示す配線用基板をＩＩＩ−ＩＩＩ線で切断した断面拡大図、
【図４】配線用基板への電子部品の実装状態を示す分解斜視図、
【図５】配線用基板にＩＣパッケージが実装された状態を示す部分断面図、
【図６】配線用基板にチップ部品が実装された状態を示す断面図、
【図７】配線用基板に大型のチップ部品が実装された状態を示す断面図、
【図８】配線用基板にディスクリート部品が実装された状態を示す断面図、
【図９】配線用基板に、変換基板と小型のＩＣパッケージが実装された状態を示す分解斜視図、
【符号の説明】
【００５３】
１０  配線用基板
１１  基板本体
１２  独立電極
１３ｘ，１３ｙ  拡張独立電極
１４  導電体層
２０  ＩＣパッケージ
２１  端子部
２１ａ  接地用端子部
２５，２６，２６ａ  導線
３０  チップ部品
３１  電極部
４０  ディスクリート部品
５０  変換基板
５１  チップ基板
５２  外部接続部
５３  部品実装電極
５４  配線パターン
【図１】
2008166471.tif 000003
【図２】
2008166471.tif 000004
【図３】
2008166471.tif 000005
【図４】
2008166471.tif 000006
【図５】
2008166471.tif 000007
【図６】
2008166471.tif 000008
【図７】
2008166471.tif 000009
【図８】
2008166471.tif 000010
【図９】
2008166471.tif 000011