【手続補正書】
【提出日】平成21年9月9日(2009.9.9)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
インピーダンス整合を行う主整合ブロックと、
インピーダンス整合を行う副整合ブロックと
が交流信号の経路に対して直列に接続された整合回路であって、
上記副整合ブロックは、
上記主整合ブロックに直列に接続された直列整合ブロックと、
上記直列整合ブロックの上記主整合ブロックが接続された側とは反対側に接続され、且つ、上記経路に対して並列に接続された、並列整合ネットワークとを備え、
上記並列整合ネットワークは、
上記直列整合ブロックに一端が接続された第１並列整合ブロックと、
上記第１並列整合ブロックの他端に、一端が接続された第２並列整合ブロックと、
上記第１並列整合ブロックと上記第２並列整合ブロックとの接続部に、一端が接続された第３並列整合ブロックとを備え、
上記交流信号の周波数〔以下、交流周波数という。〕として、複数種類の周波数を採ることができるものであり、
上記交流周波数のうち一つの周波数〔以下、基準周波数という。〕について、
上記直列整合ブロックと上記第１並列整合ブロックとの接続部は交流的に開放状態とされ、
上記第３並列整合ブロックが接続される、上記第１並列整合ブロックと上記第２並列整合ブロックとの接続部は交流的に短絡状態とされ、
上記交流周波数が基準周波数の場合には、上記主整合ブロックおよび上記直列整合ブロックでインピーダンス整合を行うとされ、上記交流周波数が基準周波数以外の周波数の場合には、上記主整合ブロックおよび上記副整合ブロックでインピーダンス整合を行うとされた
ことを特徴とする整合回路。
【請求項２】
請求項１に記載の整合回路であって、
当該整合回路の一端のインピーダンスを周波数ｆに依存のインピーダンスＺＩ(ｆ)とし、当該整合回路の他端のインピーダンスを周波数ｆに非依存のインピーダンスＺ０とした場合に、
上記交流周波数が基準周波数ｆｓの場合について、
上記主整合ブロックは、インピーダンスＺＩ(ｆｓ)とインピーダンスＺ０との間でインピーダンス整合を行うものであり、
上記副整合ブロックは、インピーダンスＺ０間でインピーダンス整合を保つものであり、
上記交流周波数が基準周波数以外の周波数ｆｒの場合について、
上記主整合ブロックは、インピーダンスＺＩ(ｆｒ)を或るインピーダンスＺｒ（ｆｒ）にインピーダンス変換し、
上記副整合ブロックは、インピーダンスＺ０とインピーダンスＺｒ（ｆｒ）との間でインピーダンス整合を行う
ことを特徴とする整合回路。
【請求項３】
請求項２に記載の整合回路であって、
上記交流周波数として２種類の周波数を採ることができるものの場合に、
上記直列整合ブロックは、特性インピーダンスが上記インピーダンスＺ０と同じ伝送線路であり、
上記交流周波数が基準周波数以外の周波数ｆｒの場合について、
上記副整合ブロックが、インピーダンスＺ０とインピーダンスＺｒ（ｆｒ）との間でインピーダンス整合を行うものとして、上記直列整合ブロックの伝送線路長および上記第３並列整合ブロックのリアクタンス値が設定された
ことを特徴とする整合回路。
【請求項４】
請求項２に記載の整合回路であって、
上記交流周波数としてＭ種類〔Ｍは３以上の整数とする。〕の周波数を採ることができるものの場合に、
上記直列整合ブロックは、１種類または複数種類のインピーダンス変換量を設定可能であり、
上記第３並列整合ブロックは、１種類または複数種類のリアクタンス値を設定可能であり、
上記インピーダンス変換量と上記リアクタンス値との組み合わせが少なくともＭ−１個であり、
上記基準周波数以外の各周波数に上記組み合わせが一対一で対応しており、
上記基準周波数以外の周波数ｆｒに対応する上記組み合わせのインピーダンス変換量、リアクタンス値をそれぞれ上記直列整合ブロック、上記第３並列整合ブロックに設定することで、上記副整合ブロックが、インピーダンスＺ０とインピーダンスＺｒ（ｆｒ）との間でインピーダンス整合を行う
ことを特徴とする整合回路。
【請求項５】
インピーダンス整合を行う主整合ブロックと、
インピーダンス整合を行う副整合ブロックと
が交流信号の経路に対して直列に接続された整合回路であって、
上記副整合ブロックは、
Ｎを２以上の整数として、
第１直列整合ブロック、・・・、第Ｎ直列整合ブロックと、
第１並列整合ネットワーク、・・・、第Ｎ並列整合ネットワークとを備え、
上記の第１直列整合ブロック、・・・、第Ｎ直列整合ブロックは上記経路に対して直列に接続されるとともに、上記第１直列整合ブロックは上記主整合ブロックと接続され、
ｋを１以上Ｎ−１以下の整数として、
上記第ｋ並列整合ネットワークは、第ｋスイッチを介して、第ｋ直列整合ブロック
と第ｋ＋１直列整合ブロックとの接続部〔以下、第ｋ接続部Ａという。〕に、上記経路に対して並列に接続され、
上記第Ｎ並列整合ネットワークは、第Ｎスイッチを介して、上記第Ｎ直列整合ブロックの上記第Ｎ−１直列整合ブロックが接続された側とは反対側に、上記経路に対して並列に接続され、
上記第ｋ並列整合ネットワークは、
第ｋスイッチを介して、上記第ｋ接続部Ａに一端が接続された第３ｋ−２並列整合ブロックと、
上記第３ｋ−２並列整合ブロックの他端に、一端が接続された第３ｋ−１並列整合ブロックと、
上記第３ｋ−２並列整合ブロックと上記第３ｋ−１並列整合ブロックとの接続部〔以下、第ｋ接続部Ｂという。〕に、一端が接続された第３ｋ並列整合ブロックとを備え、
上記第Ｎ並列整合ネットワークは、
第Ｎスイッチを介して、第Ｎ直列整合ブロックに一端が接続された第３Ｎ−２並列整合ブロックと、
上記第３Ｎ−２並列整合ブロックの他端に、一端が接続された第３Ｎ−１並列整合ブロックと、
上記第３Ｎ−２並列整合ブロックと上記第３Ｎ−１並列整合ブロックとの接続部〔以下、第Ｎ接続部Ｂという。〕に、一端が接続された第３Ｎ並列整合ブロックとを備え、
上記交流信号の周波数〔以下、交流周波数という。〕として、複数種類の周波数を採ることができるものであり、
上記交流周波数のうち一つの周波数〔以下、基準周波数という。〕について、
上記第ｋ接続部Ａそれぞれおよび上記第Ｎ直列整合ブロックと上記第３Ｎ−２並列整合ブロックとの接続部は交流的に開放状態とされ、
上記第ｋ接続部Ｂそれぞれおよび上記第Ｎ接続部Ｂは交流的に短絡状態とされ、
上記交流周波数が基準周波数の場合には、上記主整合ブロックおよび上記の第１直列整合ブロック、・・・、第Ｎ直列整合ブロックでインピーダンス整合を行うとされ、
上記交流周波数が基準周波数以外の周波数の場合には、当該周波数に対応して上記スイッチのいずれか一つのみをＯＮ状態にして、上記主整合ブロックおよび上記副整合ブロックでインピーダンス整合を行うとされた
ことを特徴とする整合回路。
【請求項６】
請求項５に記載の整合回路であって、
当該整合回路の一端のインピーダンスを周波数ｆに依存のインピーダンスＺＩ(ｆ)とし、当該整合回路の他端のインピーダンスを周波数ｆに非依存のインピーダンスＺ０とした場合に、
上記交流周波数が基準周波数ｆｓの場合について、
上記主整合ブロックは、インピーダンスＺＩ(ｆｓ)とインピーダンスＺ０との間でインピーダンス整合を行うものであり、
上記副整合ブロックは、インピーダンスＺ０間でインピーダンス整合を保つものであり、
上記交流周波数が基準周波数以外の周波数ｆｒの場合について、
上記主整合ブロックは、インピーダンスＺＩ(ｆｒ)を或るインピーダンスＺｒ(ｆｒ)にインピーダンス変換し、
上記副整合ブロックは、インピーダンスＺ０とインピーダンスＺｒ(ｆｒ)との間でインピーダンス整合を行う
ことを特徴とする整合回路。
【請求項７】
請求項６に記載の整合回路であって、
上記の第１直列整合ブロック、・・・、第Ｎ直列整合ブロックはそれぞれ、特性イ
ンピーダンスが上記インピーダンスＺ０と同じ伝送線路であり、
上記交流周波数が基準周波数以外の周波数ｆｒの場合について、当該周波数に対応する第ｉスイッチをＯＮ状態にするとすれば、
上記副整合ブロックが、インピーダンスＺ０とインピーダンスＺｒ(ｆｒ)との間でインピーダンス整合を行うものとして、上記第ｉ直列整合ブロックの伝送線路長および上記第３ｉ並列整合ブロックのリアクタンス値が設定された
ことを特徴とする整合回路。
【請求項８】
請求項１から請求項７のいずれかに記載の整合回路と、
増幅素子と
を備え、
基準周波数ｆｓの交流信号と、基準周波数以外の周波数ｆｒの交流信号とを同時または選択的に増幅可能である
ことを特徴とするデュアルバンド電力増幅器。