【手続補正書】
【提出日】平成20年11月14日(2008.11.14)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１および第２入力端子、出力端子並びにクロック端子と、
前記クロック端子に入力されるクロック信号を前記出力端子に供給する第１トランジスタと、
前記出力端子を放電する第２トランジスタと、
互いに相補な第１および第２電圧信号が各々入力される第１および第２電圧信号端子と、
前記第１入力端子に入力される第１入力信号に基づいて、前記第１電圧信号を前記第１トランジスタの制御電極が接続する第１ノードに供給する第３トランジスタと、
前記第２入力端子に入力される第２入力信号に基づいて、前記第２電圧信号を前記第１ノードに供給する第４トランジスタと、
前記第２トランジスタの制御電極が接続する第２ノードに接続した制御電極を有し、前記第１ノードを放電する第５トランジスタと、
前記第１入力信号に基づいて、前記第２電圧信号を前記第２ノードに供給する第６トランジスタと、
前記第２入力信号に基づいて、前記第１電圧信号を前記第２ノードに供給する第７トランジスタとを備える
ことを特徴とするシフトレジスタ回路。
【請求項２】
複数段から成るシフトレジスタ回路であって、
その各段は、請求項１記載のシフトレジスタ回路であり、
最前段の前記第１入力端子には所定の第１制御パルスが入力され、それよりも後段の前記第１入力端子には自己の前段の出力信号が入力され、
最後段の前記第２入力端子には所定の第２制御パルスが入力され、それよりも前段の前記第２入力端子には自己の次段の出力信号が入力される
ことを特徴とするシフトレジスタ回路。
【請求項３】
先頭の第１ダミー段および最後尾の第２ダミー段を含む複数段から成るシフトレジスタ回路であって、
その各段は、請求項１記載のシフトレジスタ回路であり、
前記第１ダミー段を除いて最前段の前記第１入力端子には所定の第１制御パルスが入力され、それよりも後段の前記第１入力端子には自己の前段の出力信号が入力され、
前記第２ダミー段を除いて最後段の前記第２入力端子には所定の第２制御パルスが入力され、それよりも前段の前記第２入力端子には自己の次段の出力信号が入力され、
前記最前段は、
前記第１ダミー段の出力信号に基づいて、当該最前段の前記第１ノードを放電する第１２トランジスタをさらに備え、
前記最後段は、
前記第２ダミー段の出力信号に基づいて、当該最後段の前記第１ノードを放電する第１３トランジスタをさらに備える
ことを特徴とするシフトレジスタ回路。
【請求項４】
請求項３記載のシフトレジスタ回路であって、
前記第１ダミー段は、
前記第１入力端子に前記第２制御パルスが入力され、
前記第１制御パルスに基づいて当該第１ダミー段の前記第１ノードを放電する第１４トランジスタをさらに備え、
前記第２ダミー段は、
前記第２入力端子に前記第１制御パルスが入力され、
前記第２制御パルスに基づいて当該第２ダミー段の前記第１ノードを放電する第１５トランジスタをさらに備える
ことを特徴とするシフトレジスタ回路。
【請求項５】
第１および第２入力端子、出力端子並びにクロック端子と、
前記クロック端子に入力されるクロック信号を前記出力端子に供給する第１トランジスタと、
前記出力端子を放電する第２トランジスタと、
互いに相補な第１および第２電圧信号が各々入力される第１および第２電圧信号端子と、
前記第１入力端子に入力される第１入力信号に基づいて、前記第１電圧信号を前記第１トランジスタの制御電極が接続する第１ノードに供給する第３トランジスタと、
前記第２入力端子に入力される第２入力信号に基づいて、前記第２電圧信号を前記第１ノードに供給する第４トランジスタと、
前記第１入力信号に基づいて、前記第２電圧信号を前記第２トランジスタの制御電極が接続する第２ノードに供給する第５トランジスタと、
前記第２入力信号に基づいて、前記第１電圧信号を前記第２ノードに供給する第６トランジスタとを備える
ことを特徴とするシフトレジスタ回路。
【請求項６】
複数段から成るシフトレジスタ回路であって、
その各段は、請求項５記載のシフトレジスタ回路であり、
最前段の前記第１入力端子には所定の第１制御パルスが入力され、それよりも後段の前記第１入力端子には自己の前段の出力信号が入力され、
最後段の前記第２入力端子には所定の第２制御パルスが入力され、それよりも前段の前記第２入力端子には自己の次段の出力信号が入力される
ことを特徴とするシフトレジスタ回路。
【請求項７】
先頭の第１ダミー段および最後尾の第２ダミー段を含む複数段から成るシフトレジスタ回路であって、
その各段は、請求項５記載のシフトレジスタ回路であり、
前記第１ダミー段を除いて最前段の前記第１入力端子には所定の第１制御パルスが入力され、それよりも後段の前記第１入力端子には自己の前段の出力信号が入力され、
前記第２ダミー段を除いて最後段の前記第２入力端子には所定の第２制御パルスが入力され、それよりも前段の前記第２入力端子には自己の次段の出力信号が入力され、
前記最前段は、
前記第１ダミー段の出力信号に基づいて、当該最前段の前記第１ノードを放電する第１１トランジスタをさらに備え、
前記最後段は、
前記第２ダミー段の出力信号に基づいて、当該最後段の前記第１ノードを放電する第１２トランジスタをさらに備える
ことを特徴とするシフトレジスタ回路。
【請求項８】
請求項７記載のシフトレジスタ回路であって、
前記第１ダミー段は、
前記第１入力端子に前記第２制御パルスが入力され、
前記第１制御パルスに基づいて当該第１ダミー段の前記第１ノードを放電する第１３トランジスタをさらに備え、
前記第２ダミー段は、
前記第２入力端子に前記第１制御パルスが入力され、
前記第２制御パルスに基づいて当該第２ダミー段の前記第１ノードを放電する第１４トランジスタをさらに備える
ことを特徴とするシフトレジスタ回路。
【請求項９】
先頭の第１ダミー段および最後尾の第２ダミー段を含む複数段から成るシフトレジスタ回路であって、
その各段は、
第１および第２入力端子、出力端子並びにクロック端子と、
前記クロック端子に入力されるクロック信号を前記出力端子に供給する第１トランジスタと、
前記出力端子を放電する第２トランジスタと、
互いに相補な第１および第２電圧信号が各々入力される第１および第２電圧信号端子と、
前記第１入力端子に入力される第１入力信号に基づいて、前記第１電圧信号を前記第１トランジスタの制御電極が接続する第１ノードに供給する第３トランジスタと、
前記第２入力端子に入力される第２入力信号に基づいて、前記第２電圧信号を前記第１ノードに供給する第４トランジスタとを備え、
前記第１ダミー段を除いての前記最前段は、
前記第１ダミー段の出力端子に接続した制御電極を有し、当該最前段の前記第１ノードを放電する第５トランジスタをさらに備え、
前記第２ダミー段を除いての前記最後段は、
前記第２ダミー段の出力端子に接続した制御電極を有し、当該最後段の前記第１ノードを放電する第６トランジスタをさらに備える
ことを特徴とするシフトレジスタ回路。
【請求項１０】
請求項９記載のシフトレジスタ回路であって、
前記第１ダミー段は、前記最後段と同じ回路構成を有しており、
前記第２ダミー段は、前記最前段と同じ回路構成を有している
ことを特徴とするシフトレジスタ回路。
【請求項１１】
請求項９記載のシフトレジスタ回路であって、
前記最前段の前記第１入力端子には所定の第１制御パルスが入力され、それよりも後段の前記第１入力端子には自己の前段の出力信号が入力され、
前記最後段の前記第２入力端子には所定の第２制御パルスが入力され、それよりも前段の前記第２入力端子には自己の次段の出力信号が入力される
ことを特徴とするシフトレジスタ回路。
【請求項１２】
請求項１１記載のシフトレジスタ回路であって、
前記第１ダミー段は、
前記第１入力端子に前記第２制御パルスが入力され、
前記第１制御パルスに基づいて当該第１ダミー段の前記第１ノードを放電する第７トランジスタをさらに備え、
前記第２ダミー段は、
前記第２入力端子に前記第１制御パルスが入力され、
前記第２制御パルスに基づいて当該第２ダミー段の前記第１ノードを放電する第８トランジスタをさらに備える
ことを特徴とするシフトレジスタ回路。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】シフトレジスタ回路