(57)【要約】【課題】薄型化された基板の端部における損傷を低減することが可能な半導体装置の製造方法を提供する。【解決手段】絶縁層と配線層とが積層された複数の基板２０にそれぞれ半導体チップ３０をフリップチップ実装する。基板２０の大きさは、規定の寸法よりも大きいものを用いる。半導体チップ３０がそれぞれ搭載された複数の基板２０を一方向に並置した状態で、封止樹脂４０をモールドする。封止樹脂４０の成型領域は、各基板２０に成型すべき封止樹脂層の外形よりも大きくする。この後、所定の寸法に合わせて、余分な領域Ｒをダイシング装置などを用いて切除し、各基板２０を個片化する。【選択図】図５
2008182100.tif 000002
【特許請求の範囲】
【請求項１】
複数の基板にそれぞれ半導体チップを実装する実装工程と、
前記半導体チップが実装された各基板の少なくとも１辺が他の基板の辺と接するように前記複数の基板を配設する配設工程と、
前記複数の基板の上に形成されるべき封止樹脂層の外形より大きい領域にまで封止樹脂を成型し、隣接する基板同士を連結する封止工程と、
各基板および各基板上の封止樹脂を所定の寸法に従って切断し、各基板を個片化する個片化工程と、
を備えることを特徴とする半導体装置の製造方法。
【請求項２】
前記配設工程において、前記複数の基板を一方向に並置することを特徴とする請求項１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板に半導体チップが実装された半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、コンピュータ、携帯電話、ＰＤＡ（Personal Digital Assistance）などの電子機器の小型化、高機能化・高速化に伴い、こうした電子機器向けのＩＣ（集積回路）、ＬＳＩ（大規模集積回路）などの半導体チップを搭載した半導体装置のさらなる小型化、高速化および高密度が要求されている。
【０００３】
半導体装置の小型化に伴い、多層配線基板の薄型化が進められている。薄型化が進められた多層配線基板として、たとえば、絶縁樹脂層と配線層とが交互に形成されたビルドアップ層を主体とし、コア基板を有さないコアレス基板が知られている（特許文献１参照）。
【０００４】
【特許文献１】特開２００４−１８６２６５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
コアレス基板のように多層配線基板の薄型化が進むと、半導体装置の製造時または検査時において外部からの衝撃を受けたときに多層配線基板が損傷を受けやすくなる。多層配線基板の上に封止樹脂を成型したパッケージ構造であっても、多層配線基板の外形に比べて、封止樹脂の外形が小さく、多層配線基板の端部が封止樹脂からはみ出ている構造の場合には、多層配線基板の端部の損傷が問題となっている。このため、封止樹脂の外形と多層配線基板の外形とを合わせる構造が望まれている。しかし、基板単体での封止では、型ズレのため、封止樹脂の外形と多層配線基板の外形とを合わせることは困難である。
【０００６】
本発明はこうした課題に鑑みてなされたものであり、その目的は、薄型化された基板の端部における損傷を低減することが可能な半導体装置の製造方法の提供にある。
【課題を解決するための手段】
【０００７】
本発明のある態様は、半導体装置の製造方法である。当該半導体装置の製造方法は、複数の基板にそれぞれ半導体チップを実装する実装工程と、半導体チップが実装された各基板の少なくとも１辺が他の基板の辺と接するように複数の基板を配設する配設工程と、複数の基板の上に形成されるべき封止樹脂層の外形より大きい領域にまで封止樹脂を成型し、隣接する基板同士を連結する封止工程と、各基板および各基板上の封止樹脂を所定の寸法に従って切断し、各基板を個片化する個片化工程と、を備えることを特徴とする。上記配設工程において、前記複数の基板を一方向に並置してもよい。
【０００８】
この態様によれば、薄型化された基板の外形と封止樹脂の外形とを一致させることができるので、基板の端部に外力が加わる可能性を大幅に低減することができる。これにより、半導体装置の製造過程や検査工程において、基板の端部を損傷する可能性を低減し、半導体装置の製造歩留まりを向上させることができる。
【発明の効果】
【０００９】
本発明によれば、半導体の製造過程において、薄型化された基板の端部における損傷を低減させることができる。
【発明を実施するための最良の形態】
【００１０】
実施の形態に係る半導体装置の製造方法について図面を参照して説明する。
【００１１】
図１は、実施の形態に係る半導体装置の製造方法で用いる基板の構造を示す図である。基板２０は、層間絶縁膜と配線層とが交互に積層され、コア基板を有さない多層配線構造を有する。より具体的には、複数の配線層２２が層間絶縁膜２４を介して積層されている。配線層２２には、たとえば銅が用いられる。層が異なる配線層２２間は、層間絶縁膜２４に設けられたビアプラグ２６により電気的に接続されている。基板２０の裏面の配線層２２ａの周囲には、耐熱性に優れた樹脂材料からなるソルダーレジスト膜２８が形成され、基板２０にハンダ付けを行う際に、必要な箇所以外にハンダが付着しないように最下層の層間絶縁膜２４ａがコーティングされる。また、基板２０の裏面には、ＢＧＡボール５０が接合されるボールランド部２９がアレイ状に複数配設されている。各ボールランド部２９の表面には、有機表面保護コーティング材（ＯＳＰ）２１が被覆されている。一方、半導体チップが実装される側にあたる基板２０の表面には、電解メッキにより形成されたニッケル（Ｎｉ）、鉛（Ｐｄ）、金（Ａｕ）またはこれらの合金からなる電極パッド２５がアレイ状に複数配設され、各電極パッド２５の上に、錫、鉛またはこれらの合金からなるＣ４（Controlled Collapse Chip Connection）バンプ２７が設けられている。
【００１２】
基板２０の製造方法は特に限定されず、周知のフォトリソグラフィ、エッチング、めっき、ラミネートなどの技術を組み合わせることにより実現され得る。コアレス基板を得る方法としては、銅などの金属板の上に層間絶縁膜と配線層電解とからなるビルドアップ層を形成した後、金属板をエッチングあるいは剥離する手法が挙げられる。
【００１３】
なお、基板２０の外形は、半導体装置用に予め定められた寸法より大きいものを用いる。たとえば、半導体装置に用いられる基板の寸法を４５ｍｍ角とした場合に、基板２０の各辺の長さを４５ｍｍより１ｍｍ程度大きく取る。
【００１４】
複数個の基板２０を用意し、図２（Ａ）に示すように、基板２０にＬＳＩ（大規模集積回路）などの半導体チップ３０の実装を行う。具体的には、半導体チップ３０の外部電極端子が設けられた表面をフェイスダウンにした状態で、各ハンダバンプ３２とそれらに対応するＣ４バンプ２７とをハンダ付けすることにより、半導体チップ３０をフリップチップ実装する。
【００１５】
次に、図２（Ｂ）に示すように、半導体チップ３０と基板２０との間にアンダーフィル７０を充填する。これにより、ハンダ接合部分から生じるストレスが分散されるため、半導体装置１０の耐温度変化特性が改善されるとともに、半導体装置１０の反りが抑制される。
【００１６】
このような半導体チップ実装工程を複数個の基板についてそれぞれ行った後、図３（Ａ）および図３（Ｂ）に示すように、各基板２０の少なくとも１辺が他の基板２０の辺と接するように複数の基板２０を配設する。本実施の形態では、４個の基板２０を一方向に並置する。このとき、隣接する基板２０間で基板２０の上面の高さが一致していることが好ましい。
【００１７】
次に、図４（Ａ）および図４（Ｂ）に示すように、トランスファーモールド法により、並置された各基板２０の上に封止樹脂４０を成型する。このとき、トランスファーモールド装置で使用される上型は、各半導体装置の封止樹脂の設計形状に合う型ではなく、当該設計形状より大きいものを用いる。本実施の形態では、各半導体チップ３０の裏面が露出するように各半導体チップ３０の周囲に離間し、かつ、隣接する基板２０上の封止樹脂４０が連結するような上型を用いて、複数の基板２０上に封止樹脂をモールドする。モールドされる封止樹脂の形状を設計形状より大きくすることにより、設計領域内でフラッシュバリなどのバリが生じることを避けることができる。また、封止樹脂４０が硬化することにより各基板２０が連結されるため、複数の基板２０の集合体としてハンドリングすることができる。また、封止樹脂をインジェクションするためのゲートを製品領域外の基板の上に設けることができるため、特殊なモールド装置を開発する必要がなく、モールドに要する費用を安価にすることができる。
【００１８】
次に、図５（Ａ）および図５（Ｂ）に示すように、ダイシング装置などの切削機械を用いて、所定の製品寸法に合わせて基板２０を個片化する。ダイシング加工により、各基板２０およびその上の封止樹脂４０について、製品寸法よりはみ出た部分Ｒが切除される。
【００１９】
各基板２０の個片化を行った後、図６に示すように、個々の基板２０に設けられたボールランド部２９（図１参照）にＢＧＡボール５０を実装する。以上の工程により、基板２０に半導体チップ３０がフリップチップ実装され、半導体チップ３０の周囲に離間した位置に封止樹脂４０が成型された半導体装置１０を得ることができる。より具体的には、半導体チップ３０に設けられたハンダバンプ３２とそれらに対応して基板２０に設けられたＣ４バンプ２７とがはんだ付けされ、半導体チップ３０と基板２０との間にアンダーフィル７０が充填されている。
【００２０】
以上説明した半導体装置の製造方法によれば、薄型化された基板の外形と封止樹脂の外形とを一致させることができるので、基板の端部に外力が加わる可能性を大幅に低減することができる。これにより、半導体装置の製造過程や検査工程において、基板の端部を損傷する可能性を低減し、半導体装置の製造歩留まりを向上させることができる。
【００２１】
また、モールド時に設計形状より大きな封止樹脂が基板に成型されているため、基板上にモールドによるフラッシュバリが生じる可能性がある箇所は製品領域の外側となる。製品領域の外側は、ダイシングなどにより切除させるため、製品して得られる半導体装置上にフラッシュバリが残らない。これにより、半導体装置の製品の品質を向上させることができる。
【００２２】
なお、半導体装置を封止樹脂を用いてパッケージ化する方法は、モールド装置を用いて、キャビティに導入された封止樹脂を熱硬化させる手法に限られない。たとえば、モールド装置での熱硬化を最後まで行わず、途中から図７に示すような、簡便な構造の熱硬化装置を用いて熱硬化処理を完了させてもよい。
【００２３】
熱硬化装置１００は、下側プレート１１０、上側プレート１２０、加圧手段（図示せず）および加熱手段（図示せず）を備える。下側プレート１１０は、半導体装置の基板２０の下面と接する平面を有する。一方、上側プレート１２０は、半導体装置の封止樹脂４０の上面と接する平面を有する。下側プレート１１０および上側プレート１２０には、それぞれヒータなどの加熱手段が設けられており、下側プレート１１０および上側プレート１２０は、加熱手段により半導体装置に用いられる封止樹脂４０の硬化温度に加熱される。また、下側プレート１１０と上側プレート１２０との間に狭持された複数の基板２０の集合体は、加圧手段により所定の圧力で押圧される。このような熱硬化装置１００を用いることにより、所定の温度に加熱された下側プレート１１０と上側プレート１２０との間に複数の基板２０の集合体を保持し、反りを押さえながら、封止樹脂４０の硬化を完了させることができる。
【００２４】
上述した熱硬化装置を用いて半導体装置をパッケージ化する手順について図８（Ａ）を用いて説明する。パッケージ化する複数の基板の集合体（以下、基板集合体という）を順にＰ１，Ｐ２，Ｐ３・・・とする。所定の硬化温度で硬化までに要する時間を標準硬化時間Ｔ１とする。まず、基板集合体Ｐ１について、モールド装置による熱硬化をＴ１の半分の時間（１／２×Ｔ１）まで行う。この後、基板集合体Ｐ１を熱硬化装置に設置するとともに、次にパッケージ化すべき基板集合体Ｐ２をモールド装置に設置する。続いて、基板集合体Ｐ１を熱硬化装置による熱硬化をＴ１の半分の時間（１／２×Ｔ１）まで行うとともに、基板集合体Ｐ２について、モールド装置による熱硬化をＴ１の半分の時間（１／２×Ｔ１）まで行う。すなわち、異なる基板集合体について、モールド装置による熱硬化と、熱硬化装置による熱硬化とを並行して行う。これによれば、図８（Ｂ）のように、モールド装置のみを用いて、基板集合体を順にパッケージ化した場合に要する時間に比べて、パッケージ化に要する時間を半減することができ、半導体装置の生産性向上を図ることができる。なお、モールド装置に比べて熱硬化装置は構造が簡便なため、比較的安価であり、モールド装置を２台保有する場合に比べて投資に要する費用を抑えることができる。
【００２５】
より具体的には、封止樹脂としてＴ１が６０秒の従来型のエポキシ樹脂を用いた場合には、基板集合体１つ当たりに要する熱硬化処理でのワークタイムを約３０秒とすることができる。また、従来型に比べて長いＴ１必要な場合であっても、熱硬化処理でのワークタイムを半減させることができる。たとえば、Ｔ１が１２０秒の場合には、基板集合体１つ当たりに要する熱硬化処理でのワークタイムを約６０秒とすることができる。
【００２６】
なお、熱硬化装置１００の下側プレート１１０または／および上側プレート１２０において、基板集合体の反り特性に合わせて、基板集合体と接する面を反りを矯正するような形状としてもよい。これによれば、基板集合体の反りをより抑制することができる。
【００２７】
また、上述したパッケージ化の手順では、Ｔ１を２分割としているが、熱硬化装置を２台以上用いることにより、Ｔ１を３分割以上とし、モールド装置と複数の熱硬化装置を含む３カ所以上で熱硬化処理を並行的に行ってもよい。
【００２８】
本発明は、上述の実施の形態に限定されるものではなく、当業者の知識に基づいて各種の設計変更等の変形を加えることも可能であり、そのような変形が加えられた実施の形態も本発明の範囲に含まれうるものである。
【００２９】
たとえば、図２（Ａ）において、半導体チップ３０が基板２０にフリップチップ接続されているが、半導体チップ３０は、ワイヤボンディングにより基板２０と電気的に接続されていてもよい。
【００３０】
また、図３（Ａ）および図３（Ｂ）において、複数の基板２０が一方向に並置されているが、複数の基板２０を縦横の２次元配列としてもよい。
【００３１】
また、図４（Ａ）および図４（Ｂ）において、封止樹脂４０が各半導体チップ３０の周囲に設けられ、各半導体チップ３０の裏面が露出しているが、封止樹脂の４０の形状は任意であり、封止樹脂４０により各半導体チップ３０の全体が被覆されていてもよい。
【図面の簡単な説明】
【００３２】
【図１】半導体装置の製造に用いる基板の構造を示す図である。
【図２】半導体チップの実装工程を示す断面図である。
【図３】図３（Ａ）は、基板を載置する工程を示す平面図である。図３（Ｂ）は、図３（Ａ）のＡ−Ａ’線上の断面図である。
【図４】図４（Ａ）は、モールド工程を示す平面図である。図４（Ｂ）は、図４（Ａ）のＡ−Ａ’線上の断面図である。
【図５】図５（Ａ）は、基板の個片化工程を示す平面図である。図５（Ｂ）は、図５（Ａ）のＡ−Ａ’線上の断面図である。
【図６】はんだボール実装工程を示す図である。
【図７】簡便な構造の熱硬化装置による成型樹脂層の形成方法を示す図である
【図８】図８（Ａ）は、熱硬化装置を用いて半導体装置の成型樹脂層を硬化する手順を示す図である。図８（Ｂ）は、モールド装置のみを用いて半導体装置の成型樹脂層を硬化する手順を示す図である。
【符号の説明】
【００３３】
１０  半導体装置、２０  基板、３０  半導体チップ、４０  封止樹脂、５０  ＢＧＡボール、７０  アンダーフィル。
【図１】
2008182100.tif 000003
【図２】
2008182100.tif 000004
【図３】
2008182100.tif 000005
【図４】
2008182100.tif 000006
【図５】
2008182100.tif 000007
【図６】
2008182100.tif 000008
【図７】
2008182100.tif 000009
【図８】
2008182100.tif 000010