(57)【要約】【課題】特性よく電源電圧を制限する。【解決手段】電圧出力端子から電源電圧を出力する電圧発生装置であって、入力される電流又は電圧に応じた電源電圧を出力する電圧出力部と、電源電圧が第１基準電圧より大きい場合に電源電圧を低下させ、電源電圧が第１基準電圧より小さい場合に電源電圧を上昇させる第１制御電流又は電圧を出力する第１差動増幅部と、電圧出力端子から出力される電源電流に応じた検出電圧を検出する電流検出器と、検出電圧から第２基準電圧を減じた値がより大きい場合に電源電圧をより低下させる第２制御電流又は電圧を出力する第２差動増幅部と、第１制御電流又は電圧及び第２制御電流又は電圧を加算した電流又は電圧を電圧出力部に入力する加算部と、予め設定された第３基準電圧から検出電圧を減じた結果得られる差分電圧を増幅した電圧を第２基準電圧として第２差動増幅部に供給する第３差動増幅部とを備える電圧発生装置を提供する。【選択図】図２
2008009968.tif 000002
【特許請求の範囲】
【請求項１】
電圧出力端子から電源電圧を出力する電圧発生装置であって、
入力される電流又は電圧に応じた前記電源電圧を出力する電圧出力部と、
前記電源電圧と予め設定された第１基準電圧とを比較して、前記電源電圧が前記第１基準電圧より大きい場合に前記電源電圧を低下させ、前記電源電圧が前記第１基準電圧より小さい場合に前記電源電圧を上昇させる第１制御電流又は電圧を出力する第１差動増幅部と、
前記電圧出力端子から出力される電源電流に応じた検出電圧を検出する電流検出器と、
前記検出電圧と第２基準電圧とを比較して、前記検出電圧から前記第２基準電圧を減じた値がより大きい場合に前記電源電圧をより低下させる第２制御電流又は電圧を出力する第２差動増幅部と、
前記第１制御電流又は電圧及び前記第２制御電流又は電圧を加算した電流又は電圧を前記電圧出力部に入力する加算部と、
予め設定された第３基準電圧から前記検出電圧を減じた結果得られる差分電圧を増幅した電圧を前記第２基準電圧として前記第２差動増幅部に供給する第３差動増幅部と
を備える電圧発生装置。
【請求項２】
前記電流検出器は、
前記電圧出力部の出力と前記電圧出力端子との間の配線上に設けられた直列抵抗と、
前記直列抵抗の両端の電位差に応じた検出電圧を出力することにより、前記電源電流を検出する差動増幅器と
を備える請求項１に記載の電圧発生装置。
【請求項３】
前記第３差動増幅部は、高周波領域で増幅度を低くし、低周波領域で増幅度を高くする請求項１に記載の電圧発生装置。
【請求項４】
電流出力端子から電源電流を出力する電流発生装置であって、
入力される電流又は電圧に応じた前記電源電流を出力する電流出力部と、
前記電源電流に応じた検出電圧を検出する電流検出器と、
前記検出電圧と予め設定された第１基準電流に応じた第４基準電圧とを比較して、前記電源電流が前記第１基準電流より大きい場合に前記電源電流を低下させ、前記電源電流が前記第１基準電流より小さい場合に前記電源電流を上昇させる第１制御電流又は電圧を出力する第４差動増幅部と、
前記電流出力端子の電源電圧と第５基準電圧とを比較して、前記電源電圧から前記第５基準電圧を減じた値がより大きい場合に前記電源電流をより低下させる第２制御電流又は電圧を出力する第５差動増幅部と、
前記第１制御電流又は電圧及び前記第２制御電流又は電圧を加算した電流又は電圧を前記電流出力部に入力する加算部と、
予め設定された第６基準電圧から前記電源電圧を減じた結果得られる差分電圧を増幅した電圧を前記第５基準電圧として前記第５差動増幅部に供給する第６差動増幅部と
を備える電流発生装置。
【請求項５】
前記電流検出器は、
前記電流出力部の出力と前記電流出力端子との間の配線上に設けられた直列抵抗と、
前記直列抵抗の両端の電位差に応じた検出電圧を出力することにより、前記電源電流を検出する差動増幅器と
を備える請求項４に記載の電流発生装置。
【請求項６】
前記第６差動増幅部は、高周波領域で増幅度を低くし、低周波領域で増幅度を高くする請求項４に記載の電流発生装置。
【請求項７】
被試験デバイスを試験する試験装置であって、
前記被試験デバイスに供給する電源電圧を電圧出力端子から出力する電圧発生装置と、
前記電圧発生装置が前記被試験デバイスに前記電源電圧を供給した状態で前記被試験デバイスを試験する試験処理部と
を備え、
前記電圧発生装置は、
入力される電流又は電圧に応じた前記電源電圧を出力する電圧出力部と、
前記電源電圧と予め設定された第１基準電圧とを比較して、前記電源電圧が前記第１基準電圧より大きい場合に前記電源電圧を低下させ、前記電源電圧が前記第１基準電圧より小さい場合に前記電源電圧を上昇させる第１制御電流又は電圧を出力する第１差動増幅部と、
前記電圧出力端子から出力される電源電流に応じた検出電圧を検出する電流検出器と、
前記検出電圧と第２基準電圧とを比較して、前記検出電圧から前記第２基準電圧を減じた値がより大きい場合に前記電源電圧をより低下させる第２制御電流又は電圧を出力する第２差動増幅部と、
前記第１制御電流又は電圧及び前記第２制御電流又は電圧を加算した電流又は電圧を前記電圧出力部に入力する加算部と、
予め設定された第３基準電圧から前記検出電圧を減じた結果得られる差分電圧を増幅した電圧を前記第２基準電圧として前記第２差動増幅部に供給する第３差動増幅部と
を備える試験装置。
【請求項８】
被試験デバイスを試験する試験装置であって、
前記被試験デバイスに供給する電源電流を電流出力端子から出力する電流発生装置と、
前記電流発生装置が前記被試験デバイスに前記電源電流を供給した状態で前記被試験デバイスを試験する試験処理部と
を備え、
前記電流発生装置は、
入力される電流又は電圧に応じた前記電源電流を出力する電流出力部と、
前記電源電流を検出する電流検出器と、
前記電源電流と予め設定された第１基準電流とを比較して、前記電源電流が前記第１基準電流より大きい場合に前記電源電流を低下させ、前記電源電流が前記第１基準電流より小さい場合に前記電源電流を上昇させる第１制御電流又は電圧を出力する第４差動増幅部と、
前記電流出力端子の電源電圧と第２基準電圧とを比較して、前記電源電圧から前記第２基準電圧を減じた値がより大きい場合に前記電源電流をより低下させる第２制御電流又は電圧を出力する第５差動増幅部と、
前記第１制御電流又は電圧及び前記第２制御電流又は電圧を加算した電流又は電圧を前記電流出力部に入力する加算部と、
予め設定された第３基準電圧から前記電源電圧を減じた結果得られる差分電圧を増幅した電圧を前記第２基準電圧として前記第５差動増幅部に供給する第６差動増幅部と
を備える試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧発生装置、電流発生装置および試験装置に関する。特に本発明は、電源電圧を出力する電圧発生装置、電源電流を出力する電流発生装置および被試験デバイスを試験する試験装置に関する。
【背景技術】
【０００２】
図７は、従来の電流制限回路を備えた電圧発生装置における、電源電流ＩＯに対する電源電圧ＶＯの関係を示す。従来、予め定められた値を超えた電流が負荷に流れないように制限する電流制限回路を備えた電圧発生装置が知られている。当該制限回路は、電源電流ＩＯを検出し、検出した電源電流ＩＯが制限電流ＩＣＬＰ以上となると、電源電圧ＶＯを一定のゲインで降下させる。なお、特許文献１〜３には、電圧発生装置の一例が示されている。
【０００３】
【特許文献１】特開２００６−３２９８８７号公報
【特許文献２】特開２００２−１２３３２０号公報
【特許文献３】特開２００２−１８２７５５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、従来の電圧発生装置は、制限開始時における制限電流ＩＣＬＰから、負荷のショート時（電源電圧ＶＯ＝０）の電源電流ＩＳＨＯＲＴの差が大きい。負荷のショート時における電源電流ＩＳＨＯＲＴが大きい場合、従来の電圧発生装置は、負荷に大電流を流してしまい、負荷を破壊してしまう可能性がある。従って、電圧発生装置は、制限開始時における制限電流ＩＣＬＰと、負荷のショート時における電源電流ＩＳＨＯＲＴとの差が小さいことが望ましい。
【０００５】
そこで本発明は、上記の課題を解決することのできる電圧発生装置、電流発生装置および試験装置を提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【課題を解決するための手段】
【０００６】
即ち、本発明の第１の形態によると、電圧出力端子から電源電圧を出力する電圧発生装置であって、入力される電流又は電圧に応じた電源電圧を出力する電圧出力部と、電源電圧と予め設定された第１基準電圧とを比較して、電源電圧が第１基準電圧より大きい場合に電源電圧を低下させ、電源電圧が第１基準電圧より小さい場合に電源電圧を上昇させる第１制御電流又は電圧を出力する第１差動増幅部と、電圧出力端子から出力される電源電流に応じた検出電圧を検出する電流検出器と、検出電圧と第２基準電圧とを比較して、検出電圧から第２基準電圧を減じた値がより大きい場合に電源電圧をより低下させる第２制御電流又は電圧を出力する第２差動増幅部と、第１制御電流又は電圧及び第２制御電流又は電圧を加算した電流又は電圧を電圧出力部に入力する加算部と、予め設定された第３基準電圧から検出電圧を減じた結果得られる差分電圧を増幅した電圧を第２基準電圧として第２差動増幅部に供給する第３差動増幅部とを備える電圧発生装置を提供する。
【０００７】
本発明の第２形態によると、電流出力端子から電源電流を出力する電流発生装置であって、入力される電流又は電圧に応じた電源電流を出力する電流出力部と、電源電流に応じた検出電圧を検出する電流検出器と、検出電圧と予め設定された第１基準電流に応じた第４基準電圧とを比較して、電源電流が第１基準電流より大きい場合に電源電流を低下させ、電源電流が第１基準電流より小さい場合に電源電流を上昇させる第１制御電流又は電圧を出力する第４差動増幅部と、電流出力端子の電源電圧と第５基準電圧とを比較して、電源電圧から第５基準電圧を減じた値がより大きい場合に電源電流をより低下させる第２制御電流又は電圧を出力する第５差動増幅部と、第１制御電流又は電圧及び第２制御電流又は電圧を加算した電流又は電圧を電流出力部に入力する加算部と、予め設定された第６基準電圧から電源電圧を減じた結果得られる差分電圧を増幅した電圧を第５基準電圧として第５差動増幅部に供給する第６差動増幅部とを備える電流発生装置を提供する。
【０００８】
本発明の第３形態によると、被試験デバイスを試験する試験装置であって、被試験デバイスに供給する電源電圧を電圧出力端子から出力する電圧発生装置と、電圧発生装置が被試験デバイスに電源電圧を供給した状態で被試験デバイスを試験する試験処理部とを備え、電圧発生装置は、入力される電流又は電圧に応じた電源電圧を出力する電圧出力部と、電源電圧と予め設定された第１基準電圧とを比較して、電源電圧が第１基準電圧より大きい場合に電源電圧を低下させ、電源電圧が第１基準電圧より小さい場合に電源電圧を上昇させる第１制御電流又は電圧を出力する第１差動増幅部と、電圧出力端子から出力される電源電流に応じた検出電圧を検出する電流検出器と、検出電圧と第２基準電圧とを比較して、検出電圧から第２基準電圧を減じた値がより大きい場合に電源電圧をより低下させる第２制御電流又は電圧を出力する第２差動増幅部と、第１制御電流又は電圧及び第２制御電流又は電圧を加算した電流又は電圧を電圧出力部に入力する加算部と、予め設定された第３基準電圧から検出電圧を減じた結果得られる差分電圧を増幅した電圧を第２基準電圧として第２差動増幅部に供給する第３差動増幅部とを備える試験装置を提供する。
【０００９】
本発明の第４形態によると、被試験デバイスを試験する試験装置であって、被試験デバイスに供給する電源電流を電流出力端子から出力する電流発生装置と、電流発生装置が被試験デバイスに電源電流を供給した状態で被試験デバイスを試験する試験処理部とを備え、電流発生装置は、入力される電流又は電圧に応じた電源電流を出力する電流出力部と、電源電流を検出する電流検出器と、電源電流と予め設定された第１基準電流とを比較して、電源電流が第１基準電流より大きい場合に電源電流を低下させ、電源電流が第１基準電流より小さい場合に電源電流を上昇させる第１制御電流又は電圧を出力する第４差動増幅部と、電流出力端子の電源電圧と第２基準電圧とを比較して、電源電圧から第２基準電圧を減じた値がより大きい場合に電源電流をより低下させる第２制御電流又は電圧を出力する第５差動増幅部と、第１制御電流又は電圧及び第２制御電流又は電圧を加算した電流又は電圧を電流出力部に入力する加算部と、予め設定された第３基準電圧から電源電圧を減じた結果得られる差分電圧を増幅した電圧を第２基準電圧として第５差動増幅部に供給する第６差動増幅部とを備える試験装置を提供する。
【００１０】
なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又発明となりうる。
【発明を実施するための最良の形態】
【００１１】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００１２】
図１は、実施形態に係る試験装置１０の構成を被試験デバイス１００とともに示す。試験装置１０は、電圧発生装置２０と、試験処理部２２を備え、被試験デバイス１００を試験する。電圧発生装置２０は、被試験デバイス１００に供給する電源電圧ＶＯを電圧出力端子３０から出力する。試験処理部２２は、電圧発生装置２０が被試験デバイス１００に電源電圧を供給した状態で被試験デバイス１００を試験する。試験処理部２２は、一例として、パターン発生部２４と、試験信号供給部２６と、判定部２８とを有してよい。パターン発生部２４は、試験信号のパターンを指定する試験パターンを発生する。試験信号供給部２６は、試験パターンに応じた試験信号を被試験デバイス１００に供給する。判定部２８は、供給された試験信号に応じて被試験デバイス１００から出力された出力信号を、良否判定する。
【００１３】
図２は、本実施形態に係る電圧発生装置２０の構成を被試験デバイス１００とともに示す。電圧発生装置２０は、電圧出力部３４と、電流検出器３６と、第１差動増幅部３８と、第２差動増幅部４０と、加算部４２と、第３差動増幅部４４とを有する。電圧発生装置２０は、負荷である被試験デバイス１００に対して供給する電源電圧ＶＯを、電圧出力端子３０から出力する。
【００１４】
電圧出力部３４は、入力される入力電流または入力電圧に応じた電源電圧ＶＯを出力する。電圧出力部３４は、電源電圧ＶＯを電圧出力端子３０を介して被試験デバイス１００に供給する。本実施形態において、電圧出力部３４は、平滑コンデンサ４６と、電圧出力回路４８とを含み、入力電流に応じた電源ＶＯを出力する。平滑コンデンサ４６は、加算部４２から出力された電流をチャージして、加算部４２から出力された電流の積分値に応じた入力電圧ＶＩを端子間に発生する。電圧出力回路４８は、平滑コンデンサ４６の端子間に発生した入力電圧ＶＩに応じた電源電圧ＶＯを出力する。
【００１５】
電流検出器３６は、電圧出力端子３０から出力される電源電流ＩＯに応じた検出電圧ＶＸを検出する。本実施形態において、電流検出器３６は、直列抵抗５０と、第１電圧出力差動増幅器５２とを含む。直列抵抗５０は、電圧出力部３４の出力と電圧出力端子３０との間の配線上に設けられ、両端に電源電流ＩＯに比例した電圧差を発生する。第１電圧出力差動増幅器５２は、直列抵抗５０の両端の電位差を増幅した検出電圧ＶＸを出力する。第１電圧出力差動増幅器５２は、直列抵抗５０の両端の電位差に応じた検出電圧ＶＸを出力することにより、電源電流ＩＯを検出する。
【００１６】
第１差動増幅部３８は、電源電圧ＶＯと予め設定された第１基準電圧ＶＲ１とを比較する。そして、第１差動増幅部３８は、電源電圧ＶＯが第１基準電圧ＶＲ１より大きい場合に電圧出力部３４が出力する電源電圧ＶＯを低下させる第１制御電流又は電圧を出力し、電源電圧ＶＯが第１基準電圧ＶＲ１より小さい場合に電圧出力部３４が出力する電源電圧ＶＯを上昇させる第１制御電流又は電圧を出力する。本実施形態において、第１差動増幅部３８は、第１電圧発生部５４と、第１電流出力差動増幅器５６とを含む。第１電圧発生部５４は、第１基準電圧ＶＲ１を発生する。第１電流出力差動増幅器５６は、第１電圧発生部５４により発生された第１基準電圧ＶＲ１から電源電圧ＶＯを減じた電圧に比例した第１制御電流Ｉ１を出力する。
【００１７】
第２差動増幅部４０は、電流検出器３６が検出した電源電流ＩＯに応じた検出電圧ＶＸと、電源電流ＩＯがより大きくなるに従って小さくなる第２基準電圧ＶＲ２とを比較する。そして、第２差動増幅部４０は、電源電流ＩＯに応じた検出電圧ＶＸから第２基準電圧ＶＲ２を減じた値がより大きい場合に電源電圧ＶＯをより低下させる第２制御電流又は電圧を出力する。本実施形態において、第２差動増幅部４０は、第２電流出力差動増幅器５８を含む。第２電流出力差動増幅器５８は、電源電流ＩＯがより大きくなるに従って小さくなる第２基準電圧ＶＲ２、および、電源電流ＩＯがより大きくなるに従って大きくなる検出電圧ＶＸを入力する。そして、第２電流出力差動増幅器５８は、第２基準電圧ＶＲ２から検出電圧ＶＸを減じた電圧に比例した第２制御電流Ｉ２を出力する。さらに、第２電流出力差動増幅器５８は、検出電圧ＶＸが、電源電流ＩＯが制限電流ＩＣＬＰ以下を示す場合には、第２制御電流Ｉ２を０とする。
【００１８】
加算部４２は、第１差動増幅部３８から出力された第１制御電流又は電圧及び第２差動増幅部４０から出力された第２制御電流又は電圧を加算した電流又は電圧を、入力電流又は入力電圧ＶＩとして電圧出力部３４に供給する。本実施形態において、加算部４２は、電流加算器６０を含む。電流加算器６０は、第１電流出力差動増幅器５６から出力された第１制御電流Ｉ１及び第２電流出力差動増幅器５８から出力された第２制御電流Ｉ２を加算した電流を出力する。電流加算器６０は、一例として、第１電流出力差動増幅器５６の出力端、第２電流出力差動増幅器５８の出力端および電圧出力部３４の入力端を接続する接続点であってよい。これにより、電流加算器６０は、第１制御電流Ｉ１及び第２制御電流Ｉ２を加算した電流を平滑コンデンサ４６にチャージすることができる。従って、電流加算器６０は、当該電流の積分値に応じた入力電圧ＶＩを電圧出力回路４８に入力することができる。
【００１９】
第３差動増幅部４４は、予め設定された第３基準電圧ＶＲ３から電源電流ＩＯに応じた検出電圧ＶＸを減じた結果得られる差分電圧を増幅した電圧を第２基準電圧ＶＲ２として第２差動増幅部４０に供給する。これにより、第３差動増幅部４４は、電源電流ＩＯがより大きくなるに従って小さくなる第２基準電圧ＶＲ２を出力することができる。
【００２０】
本実施形態において、第３差動増幅部４４は、第２電圧発生部６２と、第１抵抗６４と、第２抵抗６６と、第２電圧出力差動増幅器６８とを含む。第２電圧発生部６２は、第３基準電圧ＶＲ３を発生する。第１抵抗６４および第２抵抗６６は、第１電圧出力差動増幅器５２により出力された検出電圧ＶＸから第２電圧発生部６２により発生された第３基準電圧ＶＲ３を減じて、所定の抵抗比（一例として、１／２）で分圧した分圧電圧（（ＶＸ−ＶＲ３）／２）を発生する。第２電圧出力差動増幅器６８は、グランド電圧（０ボルト）から、第１抵抗６４および第２抵抗６６により発生された分圧電圧（（ＶＸ−ＶＲ３）／２）を減じた電圧に比例した第２基準電圧ＶＲ２を、第２電流出力差動増幅器５８に供給する。これにより、第２電圧出力差動増幅器６８は、電源電流ＩＯがより大きくなるに従って小さくなる第２基準電圧ＶＲ２を出力することができる。
【００２１】
図３は、本実施形態の電圧発生装置２０における電源電流ＩＯに対する電源電圧ＶＯを示す。なお、図３の太点線は、第３差動増幅部４４を備えないとした場合における電源電流ＩＯに対する電源電圧ＶＯを示す。
【００２２】
第１電流出力差動増幅器５６は、電源電圧ＶＯを予め定められた値とするように、出力する第１制御電流Ｉ１を増減する。第２電流出力差動増幅器５８は、電源電流ＩＯが制限電流ＩＣＬＰ以下の場合、第２制御電流Ｉ２を０とする。これにより、電圧発生装置２０によれば、電源電流ＩＯが制限電流ＩＣＬＰ以下の場合、第１電流出力差動増幅器５６による制御により、予め定められた電源電圧ＶＯを安定して出力することができる。
【００２３】
そして、第２電流出力差動増幅器５８は、電源電流ＩＯが制限電流ＩＣＬＰを超える場合、電源電流ＩＯが大きくなるに従って絶対値が大きくなるマイナスの第２制御電流Ｉ２を、電流加算器６０に供給する。すなわち、第２電流出力差動増幅器５８は、電源電流ＩＯが大きくなるに従って大きくなる電流量を電流加算器６０から吸い込む。この結果、第２電流出力差動増幅器５８は、第１電流出力差動増幅器５６から出力された第１制御電流Ｉ１分の電流を電流加算器６０から吸い込み、これに加えて、平滑コンデンサ４６にチャージされている電荷も吸い込む。従って、第２電流出力差動増幅器５８は、電圧出力回路４８の入力電圧ＶＩを減少させる。
【００２４】
これにより電圧発生装置２０は、電源電流ＩＯが制限電流ＩＣＬＰを超えると、電源電圧ＶＯを低下させ、被試験デバイス１００に過電流が流れないように制御することができる。
【００２５】
さらに、第２電流出力差動増幅器５８は、第３差動増幅部４４の制御により電源電流ＩＯがより大きくなるに従って小さくなる第２基準電圧ＶＲ２と、電源電流ＩＯに応じた検出電圧ＶＸとの差に応じた電流量の第２制御電流Ｉ２を出力する。これにより、電圧発生装置２０は、図３の実線に示すように、電源電流ＩＯが制限電流ＩＣＬＰを超えた範囲において、より良い直流精度により、電源電流ＩＯが大きくなるに従って電源電圧ＶＯを小さくすることができる。従って、電圧発生装置２０によれば、制限開始時における制限電流ＩＣＬＰと、電圧出力端子３０のショート時における電源電流ＩＳＨＯＲＴとの差を小さくして、特性よく電源電流ＩＯを制限することができる。
【００２６】
なお、第２基準電圧ＶＲ２を出力する第３差動増幅部４４は、一例として、高周波領域で増幅度を低くし（例えば１とし）、低周波領域で増幅度高く（例えばＡ２（Ａ２は１より高い値。））としている。すなわち、第３差動増幅部４４は、負荷の変動に応じた電源電流ＩＯの変動周波数よりも高い周波数では増幅度を低く（例えば１）、負荷の変動に応じた電源電流ＩＯの変動周波数以下の周波数では増幅度を高く（Ａ２）してよい。これにより、電圧発生装置２０は、電源電流ＩＯを制限するためのループゲインを高周波領域において低くすることができるので、電源電流ＩＯを安定に低下させることができる。
【００２７】
図４は、本実施形態の第１変形例に係る電流発生装置７０の構成を被試験デバイス１００とともに示す。なお、図４に示す電流発生装置７０は、図２に示した電圧発生装置２０と略同一の構成および機能を採るので、電圧発生装置２０に含まれる構成要素と略同一の構成要素については図面中に同一の符号付けて、相違点を除き説明を省略する。
【００２８】
試験装置１０は、電圧発生装置２０に代えて、被試験デバイス１００に供給する電源電流ＩＯを電流出力端子８０から出力する電流発生装置７０を備えてよい。電流発生装置７０は、電流検出器３６と、加算部４２と、電流出力部８２と、第４差動増幅部８４と、第５差動増幅部８６と、第６差動増幅部８８とを有する。電流検出器３６は、電流出力端子８０から出力される電源電流ＩＯを検出する。本変形例において、電流検出器３６は、直列抵抗５０と、第１電圧出力差動増幅器５２とを含む。直列抵抗５０は、電流出力部８２と電流出力端子８０との間の配線上に設けられる。
【００２９】
電流出力部８２は、入力される入力電流又は入力電圧に応じた電源電流ＩＯを出力する。電流出力部８２は、電源電流ＩＯを電流出力端子８０を介して被試験デバイス１００に供給する。本変形例において、電流出力部８２は、平滑コンデンサ４６と、電流出力回路９０とを含む。電流出力回路９０は、平滑コンデンサ４６に発生した入力電圧ＶＩに応じた電源電流ＩＯを出力する。
【００３０】
第４差動増幅部８４は、電源電流ＩＯに応じた検出電圧ＶＸと予め設定された第４基準電圧ＶＲ４とを比較する。そして、第４差動増幅部８４は、電源電流ＩＯが第４基準電圧ＶＲ４より大きい場合に電流出力部８２が出力する電源電流ＩＯを低下させる第１制御電流又は電圧を出力し、電源電流ＩＯが第４基準電圧ＶＲ４より小さい場合に電流出力部８２が出力する電源電流ＩＯを上昇させる第１制御電流又は電圧を出力する。本変形例において、第４差動増幅部８４は、第１電圧発生部５４と、第１電流出力差動増幅器５６とを含む。第１電流出力差動増幅器５６は、第１電圧発生部５４により発生された第４基準電圧ＶＲ４から、電流検出器３６により検出された検出電圧ＶＸを減じた電圧に比例した第１制御電流Ｉ１を出力する。
【００３１】
第５差動増幅部８６は、電流出力端子８０の電源電圧ＶＯと、電源電圧ＶＯがより大きくなる従って小さくなる第５基準電圧ＶＲ５とを比較する。そして、第５差動増幅部８６は、電源電圧ＶＯから第５基準電圧ＶＲ５を減じた値がより大きい場合に電源電流ＩＯをより低下させる第２制御電流又は電圧を出力する。本変形例において、第５差動増幅部８６は、第２電流出力差動増幅器５８を含む。第２電流出力差動増幅器５８は、第５基準電圧ＶＲ５および電源電圧ＶＯを入力する。そして、第２電流出力差動増幅器５８は、第５基準電圧ＶＲ５から電源電圧ＶＯを減じた電圧に比例した第２制御電流Ｉ２を出力する。さらに、第２電流出力差動増幅器５８は、電源電圧ＶＯが制限電圧ＶＣＬＰ以下を示す場合には、第２制御電流Ｉ２を０とする。
【００３２】
第６差動増幅部８８は、予め設定された第６基準電圧ＶＲ６から電源電圧ＶＯを減じた結果得られる差分電圧を増幅した電圧を第５基準電圧ＶＲ５として第５差動増幅部８６に供給する。これにより、第６差動増幅部８８は、電源電圧ＶＯがより大きくなるに従って小さくなる第５基準電圧ＶＲ５を供給することができる。
【００３３】
本変形例において、第６差動増幅部８８は、第２電圧発生部６２と、第１抵抗６４と、第２抵抗６６と、第２電圧出力差動増幅器６８とを含む。第１抵抗６４および第２抵抗６６は、出力電圧ＶＯから第２電圧発生部６２により発生された第６基準電圧ＶＲ６を減じて、所定の抵抗比（一例として、１／２）で分圧した分圧電圧（（ＶＯ−ＶＲ３）／２）を発生する。第２電圧出力差動増幅器６８は、グランド電圧（０ボルト）から、第１抵抗６４および第２抵抗６６により発生された分圧電圧（（ＶＯ−ＶＲ３）／２）を減じた電圧に比例した第５基準電圧ＶＲ５を、第２電流出力差動増幅器５８に供給する。これにより、第２電圧出力差動増幅器６８は、電源電圧ＶＯがより大きくなるに従って小さくなる第５基準電圧ＶＲ５を第２電流出力差動増幅器５８に供給することができる。
【００３４】
図５は、本実施形態の電流発生装置７０における電源電圧ＶＯに対する電源電流ＩＯを示す。なお、図５の太点線は、第６差動増幅部８８を備えないとした場合における電源電圧ＶＯに対する電源電流ＩＯを示す。
【００３５】
第１電流出力差動増幅器５６は、電源電流ＩＯを予め定められた値とするように、出力する第１制御電流Ｉ１を増減する。第２電流出力差動増幅器５８は、電源電圧ＶＯが制限電圧ＶＣＬＰ以下の場合、第２制御電流Ｉ２を０とする。これにより、電流発生装置７０によれば、電源電圧ＶＯが制限電圧ＶＣＬＰ以下の場合、第１電流出力差動増幅器５６による制御により、予め定められた電源電流ＩＯを安定して出力することができる。
【００３６】
そして、第２電流出力差動増幅器５８は、電源電圧ＶＯが制限電圧ＶＣＬＰを超える場合、電源電圧ＶＯが大きくなるに従って絶対値が大きくなるマイナスの第２制御電流Ｉ２を、電流加算器６０に供給する。すなわち、第２電流出力差動増幅器５８は、電源電圧ＶＯが大きくなるに従って大きくなる電流量を電流加算器６０から吸い込む。この結果、第２電流出力差動増幅器５８は、第１電流出力差動増幅器５６から出力された第１制御電流Ｉ１分の電流を電流加算器６０から吸い込み、これに加えて、平滑コンデンサ４６にチャージされている電荷も吸い込む。従って、第２電流出力差動増幅器５８は、電流出力回路８２の入力電圧ＶＩを減少させる。
【００３７】
これにより電流発生装置７０は、電源電圧ＶＯが制限電圧ＶＣＬＰを超えると、電源電流ＩＯを低下させ、被試験デバイス１００に過電圧が印加されないように制御することができる。
【００３８】
さらに、第２電流出力差動増幅器５８は、第６差動増幅部８８の制御により電源電圧ＶＯがより大きくなるに従って小さくなる第５基準電圧ＶＲ５と、電源電圧ＶＯに応じた検出電圧ＶＸとの差に応じた電流量の第２制御電流Ｉ２を出力する。これにより、電流発生装置７０は、図５の実線に示すように、電源電圧ＶＯが制限電圧ＶＣＬＰを超えた範囲において、より良い直流精度により、電源電圧ＶＯが大きくなるに従って電源電流ＩＯを小さくすることができる。従って、電流発生装置７０によれば、制限開始時における制限電圧ＶＣＬＰと、電圧出力端子３０の開放時における電源電圧ＶＯＰＥＮとの差を小さくして、特性よく電源電圧ＶＯを制限することができる。
【００３９】
なお、第５基準電圧ＶＲ５を出力する第６差動増幅部８８は、一例として、高周波領域で増幅度を低くし（例えば１とし）、低周波領域で増幅度高く（例えばＡ２（Ａ２は１より高い値。））としている。すなわち、第６差動増幅部８８は、負荷の変動に応じた電源電圧ＶＯの変動周波数よりも高い周波数では増幅度を低く（例えば１）、負荷の変動に応じた電源電圧ＶＯの変動周波数以下の周波数では増幅度を高く（Ａ２）してよい。これにより、電流発生装置７０は、電源電圧ＶＯを制限するためのループゲインを高周波領域において低くすることができるので、電源電圧ＶＯを安定に低下させることができる。
【００４０】
図６は、本実施形態の第２変形例に係る電圧発生装置２０の構成を被試験デバイス１００とともに示す。なお、図６に示す電圧発生装置２０は、図２に示した電圧発生装置２０と略同一の構成および機能を採るので、図２に示した電圧発生装置２０に含まれる構成要素と略同一の構成要素については図面中に同一の符号付けて、相違点を除き説明を省略する。
【００４１】
本変形例に係る第２差動増幅部４０は、第３電流出力差動増幅器１１０と、第４電流出力差動増幅器１１２と、第７差動増幅部１１４とを有する。
【００４２】
第３電流出力差動増幅器１１０は、電源電流ＩＯがより大きくなるに従って小さくなる第２基準電圧ＶＲ２、および、電源電流ＩＯがより大きくなるに従って大きくなる検出電圧ＶＸを入力する。そして、第３電流出力差動増幅器１１０は、第２基準電圧ＶＲ２から検出電圧ＶＸを減じた電圧に比例したプラスの電流Ｉ２−１を出力する。さらに、第３電流出力差動増幅器１１０は、検出電圧ＶＸが、電源電流ＩＯが制限電流ＩＣＬＰ以上を示す場合には、電流Ｉ２−１を０とする。
【００４３】
第４電流出力差動増幅器１１２は、電源電流ＩＯがより大きくなるに従って小さくなる第７基準電圧ＶＲ７、および、電源電流ＩＯがより大きくなるに従って大きくなる検出電圧ＶＸを入力する。そして、第４電流出力差動増幅器１１２は、検出電圧ＶＸから第７基準電圧ＶＲ７を減じた電圧に絶対値の大きさが比例したマイナスの電流Ｉ２−２を出力する。すなわち、第４電流出力差動増幅器１１２は、電流Ｉ２−２を吸い込む。この場合において、第４電流出力差動増幅器１１２は、一例として、第３電流出力差動増幅器１１０と極性が反転し、絶対値が略同一の相互コンダクタンスを有してよい。さらに、第４電流出力差動増幅器１１２は、検出電圧ＶＸが、電源電流ＩＯが逆方向の制限電流−ＩＣＬＰ以下を示す場合には、電流Ｉ２−２を０とする。
【００４４】
第７差動増幅部１１４は、予め設定された第８基準電圧ＶＲ８から電源電流ＩＯに応じた検出電圧ＶＸを減じた結果得られる差分電圧を増幅した電圧を第７基準電圧ＶＲ７として第４電流出力差動増幅器１１２に供給する。これにより、第７差動増幅部１１４は、電源電流ＩＯがより大きくなるに従って小さくなる第７基準電圧ＶＲ７を出力することができる。
【００４５】
本例において、一例として、第７差動増幅部１１４は、第３電圧発生部１２２と、第３抵抗１２４と、第４抵抗１２６と、第３電圧出力差動増幅器１２８とを含んでよい。第３電圧発生部１２２は、第８基準電圧ＶＲ８を発生する。第３抵抗１２４および第４抵抗１２６は、第１電圧出力差動増幅器５２により出力された検出電圧ＶＸから第３電圧発生部１２２により発生された第８基準電圧ＶＲ８を減じて、所定の抵抗比（一例として、１／２）で分圧した分圧電圧（（ＶＸ−ＶＲ８）／２）を発生する。第３電圧出力差動増幅器１２８は、グランド電圧（０ボルト）から、第３抵抗１２４および第４抵抗１２６により発生された分圧電圧（（ＶＸ−ＶＲ８）／２）を減じた電圧に比例した第７基準電圧ＶＲ７を、第４電流出力差動増幅器１１２に供給する。第３電圧出力差動増幅器１２８は、一例として、第３差動増幅部４４が有する第２電圧出力差動増幅器６８と略同一の増幅率を有してよい。これにより、第３電圧出力差動増幅器１２８は、電源電流ＩＯがより大きくなるに従って小さくなる第７基準電圧ＶＲ７を出力することができる。
【００４６】
以上のような第２差動増幅部４０によれば、電源電流ＩＯが、逆方向の制限電流−ＩＣＬＰより大きく、制限電流ＩＣＬＰより小さい場合に、第３電流出力差動増幅器１１０から出力される電流Ｉ２−１と、第４電流出力差動増幅器１１２により吸い込まれる電流Ｉ２−２とが略一致するので、第２制御電流Ｉ２を０とすることができる。
【００４７】
そして、第２差動増幅部４０によれば、電源電流ＩＯが制限電流ＩＣＬＰ以上の場合に、第３電流出力差動増幅器１１０から出力される電流Ｉ２−１が０となり、第４電流出力差動増幅器１１２により吸い込まれる電流Ｉ２−２は変わらないので、加算部４２から電流Ｉ２（＝Ｉ２−２）を吸い込むことができる。
【００４８】
さらに、第２差動増幅部４０によれば、電源電流ＩＯが逆方向の制限電流−ＩＣＬＰ以下の場合に、第４電流出力差動増幅器１１２により吸い込まれる電流Ｉ２−２が０となり、第３電流出力差動増幅器１１０により出力される電流Ｉ２−１は変わらないので、加算部４２に対して電流Ｉ２（＝Ｉ２−１）を供給することができる。
【００４９】
以上のように、本変形例に係る電圧発生装置２０によれば、プラス側およびマイナス側の電源電流ＩＯを制限することができる。なお、本例に係る第２差動増幅部４０の構成は、検出電圧ＶＸに代えて電源電圧ＶＯを入力することにより、図５に示す第５差動増幅部８６に適用することもできる。
【００５０】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００５１】
上記説明から明らかなように、本実施形態によれば、特性よく電源電流および電源電圧を制限する電圧発生装置、電流発生装置および試験装置を実現することができる。
【図面の簡単な説明】
【００５２】
【図１】図１は、本発明の実施形態に係る試験装置１０の構成を被試験デバイス１００とともに示す。
【図２】図２は、本発明の実施形態に係る電圧発生装置２０の構成を被試験デバイス１００とともに示す。
【図３】図３は、本発明の実施形態の電圧発生装置２０における電源電流ＩＯに対する電源電圧ＶＯを示す。
【図４】図４は、本実施形態の第１変形例に係る電流発生装置７０の構成を被試験デバイス１００とともに示す。
【図５】図５は、第１変形例に係る電流発生装置７０における電源電圧ＶＯに対する電源電流ＩＯを示す。
【図６】図６は、本実施形態の第２変形例に係る電圧発生装置２０の構成を被試験デバイス１００とともに示す。
【図７】図７は、従来の電流制限回路を備えた電圧発生装置における、電源電流ＩＯに対する電源電圧ＶＯの関係を示す。
【符号の説明】
【００５３】
１０  試験装置
２０  電圧発生装置
２２  試験処理部
２４  パターン発生部
２６  試験信号供給部
２８  判定部
３０  電圧出力端子
３４電圧出力部
３６  電流検出器
３８  第１差動増幅部
４０  第２差動増幅部
４２  加算部
４４  第３差動増幅部
４６  平滑コンデンサ
４８  電圧出力回路
５０  直列抵抗
５２  第１電圧出力差動増幅器
５４  第１電圧発生部
５６  第１電流出力差動増幅器
５８  第２電流出力差動増幅器
６０  電流加算器
６２  第２電圧発生部
６４  第１抵抗
６６  第２抵抗
６８  第２電圧出力差動増幅器
７０  電流発生装置
８０  電流出力端子
８２  電流出力部
８４  第４差動増幅部
８６  第５差動増幅部
８８  第６差動増幅部
９０  電流出力回路
１１０  第３電流出力差動増幅器
１１２  第４電流出力差動増幅器
１１４  第７差動増幅部
１２２  第３電圧発生部
１２４  第３抵抗
１２６  第４抵抗
１２８  第３電圧出力差動増幅器
１００  被試験デバイス
【図１】
2008009968.tif 000003
【図２】
2008009968.tif 000004
【図３】
2008009968.tif 000005
【図４】
2008009968.tif 000006
【図５】
2008009968.tif 000007
【図６】
2008009968.tif 000008
【図７】
2008009968.tif 000009