(57)【要約】【課題】  過大な電流が流れたとき、瞬時にかつ確実に過大な電流から電力増幅器を保護する。【解決手段】  可聴周波数信号を供給された制御電圧に応じた利得で増幅して電圧制御増幅器６が出力する。その出力には直流成分が含まれている。電圧制御僧服器６の出力信号が直流阻止コンデンサ１６及びプリアンプ４を介して入力側にデジタルアンプ２に供給される。デジタルアンプ２の入力側と基準電位との間に接合型ＦＥＴ２４が接続され、デジタルアンプ２に短絡電流が流れているとき、短絡電流検出器１４からの信号によって、電圧制御増幅器６の利得が最小とされ、ＦＥＴ２４が導通する。【選択図】        図１
2008228157.tif 000002
【特許請求の範囲】
【請求項１】
可聴周波数信号を、供給された制御信号に応じた利得で増幅して出力し、その出力には直流成分が含まれている可変利得増幅手段と、
この可変利得増幅手段の出力が、直流阻止コンデンサを介して入力側に供給され、供給された前記可変利得増幅手段の出力を電力増幅して、出力する電力増幅手段と、
この電力増幅手段の入力側及び前記直流阻止コンデンサの間と基準電位との間に接続された半導体スイッチング素子と、
前記電力増幅手段に過電流が流れているとき、過電流検出信号を生成する過電流検出手段とを、
具備し、前記可変利得増幅手段は、前記過電流検出信号が前記制御信号として供給されたとき、利得を最小とし、前記半導体スイッチング素子は、前記過電流検出信号が供給されたとき導通する
電力増幅器。
【請求項２】
請求項１記載の電力増幅器において、前記直流阻止コンデンサを介して供給された前記可変利得増幅手段の出力信号を増幅して、前記電力増幅手段の入力側に供給する前置増幅手段を有し、前記半導体スイッチング手段が前記電力増幅手段の入力側と基準電位との間に接続されている電力増幅器。
【請求項３】
請求項１記載の電力増幅器において、前記電力増幅手段は、フィードバック手段を備えたデジタル増幅手段である電力増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力増幅器に関し、特に、短絡等によって過電流が電力増幅器に流れる際に、ミュートを掛ける機能を備えたものに関する。
【背景技術】
【０００２】
上述したような電力増幅器としては、例えば特許文献１に開示されているようなものがある。特許文献１の技術はデジタルアンプに対するもので、デジタルアンプは、オーディオ信号に基づいて生成されたＰＷＭ信号に基づいて、フルブリッジまたはハーフブリッジに構成された複数の半導体スイッチング素子がスイッチング動作を行い、そのスイッチング信号をフィルタによってアナログ信号に変換するものである。このデジタルアンプにおいて過電流が検出されたとき、半導体スイッチング素子へのＰＷＭ信号の供給を遮断したり、フィルタとスピーカとの間に設けたリレースイッチを開放したりすることによって、増幅器の構成部品やスピーカの破損を防止している。
【０００３】
【特許文献１】特開２００６−９４１４８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
特許文献１の技術のようにリレースイッチを開放する方式では、リレースイッチが開放されるまでに或る程度の時間が必要であり、この時間中にも過電流が流れ続ける。また、半導体スイッチング素子へのＰＷＭ信号の供給を遮断する方式では、複数の半導体スイッチング素子を同時に制御する必要があり、少しでもタイミングがずれると、過大な電流が流れる可能性があり、制御系の精度を高める必要がある。
【０００５】
本発明は、過大な電流が流れたとき、瞬時にかつ確実に過大な電流から保護することができる電力増幅器を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一態様の電力増幅器は、可変利得増幅手段を有している。この可変利得増幅手段は、可聴周波数信号を、供給された制御信号に応じた利得で増幅して出力する。この可変利得増幅手段の出力には、直流成分が含まれていることが多い。この可変利得増幅手段の出力が、直流阻止コンデンサを介して電力増幅手段の入力側に供給され、この電力増幅手段が電力増幅して出力する。この電力増幅手段の入力側及び前記直流阻止コンデンサの間と基準電位との間に半導体スイッチング素子が接続されている。前記電力増幅手段に過電流が流れているとき、過電流検出手段が過電流検出信号を生成する。例えば負荷短絡が生じたとき、過電流検出信号が発生する。前記電圧制御増幅手段は、前記過電流検出信号が前記制御信号として供給されたとき、利得を最小とする。例えば利得零とする。半導体スイッチング素子は、前記過電流検出信号が供給されたとき導通し、電力増幅手段の入力側を基準電位にする。
【０００７】
このように構成された電力増幅器では、可変利得制御増幅手段に、過電流検出信号が制御信号として供給されたとき、利得が最小となる。従って、過電流が検出されたとき、電力増幅手段に供給される信号が制限され、素早くミュートすることができるし、そのための制御系に複雑なものも不要である。しかし、可変利得制御増幅手段の出力信号に直流成分が含まれているので、その直流成分が直流阻止コンデンサによって微分され、電力増幅手段の入力側にはインパルス状の信号が発生することがある。負荷短絡状態で、この信号が電力増幅手段で増幅されることは望ましくない。そこで、制御信号として過電流検出信号が供給されたときに半導体スイッチング手段が導通し、電力増幅手段の入力側を基準電位とする。これによって、インパルス状の信号が電力増幅手段に供給されることを防止している。
【０００８】
前置増幅手段を設けることもできる。前置増幅手段は、直流阻止コンデンサを介して供給された前記電圧制御増幅手段の出力信号を増幅して、電力増幅手段の入力側に供給する。半導体スイッチング手段は、電力増幅手段の入力側と基準電位との間に接続されている。
【０００９】
例えば前置増幅手段の入力側に半導体スイッチング手段を設けることも考えられるが、この半導体スイッチング手段を導通させてもインパルス状の信号を完全に遮断できなかった場合、前置増幅手段及び電力増幅手段の双方で増幅されて出力されることになる。これを防止するために、電力増幅手段の入力側に半導体スイッチング手段を設けて、電力増幅手段に入力される前に遮断している。
【００１０】
電力増幅手段は、フィードバック手段を備えているデジタル増幅手段とすることができる。例えばミュートの手法として、デジタル増幅手段が備えている電力半導体スイッチング素子をオフにすることも考えられる。しかし、電力増幅手段の電力半導体スイッチング素子は高いスイッチング周波数でスイッチングされており、しかもそのスイッチングがフィードバック制御されている場合がある。急な過負荷や短絡状態になると、負荷の電圧は低くみえるようになり、この低い負荷電圧を本来出力すべき電圧に近づけるように、フィードバック制御によって電力増幅手段（回路）の制御ループは、ほぼ発振に近い状態となっている。このような状態で、急激に電力半導体スイッチング素子をオフにすると、電力半導体スイッチング素子が破壊される可能性がある。
【００１１】
これに対して、このように電力増幅手段（回路）がほぼ発振状態になっているようなデジタル増幅手段への入力信号を、半導体スイッチング手段によって遮断する構成とすれば、デジタル増幅手段の電力半導体スイッチング素子は、フィードバック制御によって安定に動作するし、入力信号も供給されないので、デジタル増幅手段が破損することを確実に防止することができる。
【発明の効果】
【００１２】
以上のように、本発明によれば、過電流が検出された場合に、速やかにかつ簡単な構成で、過電流から電力増幅器を保護することができ、特にデジタル電力増幅器の場合には、その効果が顕著である。
【発明を実施するための最良の形態】
【００１３】
本発明の１実施形態の電力増幅器は、図１に示すように、電力増幅手段、例えばデジタルアンプ２を有している。デジタルアンプ２では、内蔵するＰＷＭ変換回路において、入力された可聴周波数信号、例えばアナログ音声信号をＰＷＭ信号に変換する。デジタルアンプ２は、複数の電力半導体スイッチング素子、例えば４つのＭＯＳＦＥＴによって構成されたブリッジ回路を含んでいる。ブリッジ回路のＭＯＳＦＥＴをＰＷＭ信号に基づいてオン、オフさせ、スイッチング信号を出力する。このスイッチング出力信号をアナログフィルタ、例えばローパスフィルタに通すことによって、アナログ音声信号に変換し、出力端子２ａ、２ｂから、図示しないスピーカに供給する。このデジタルアンプ２では、図示していないが、その内部において、例えばローパスフィルタの入力側または出力側からＰＷＭ変換回路の入力側にフィードバック制御が行われている。
【００１４】
このデジタルアンプ２に供給されるアナログ音声信号は、デジタルアンプ２の前段に設けた前置増幅手段、例えばプリアンプ４によって増幅されている。
【００１５】
デジタルアンプ２の出力端子２ａ、２ｂに、プリアンプ２の出力インピーダンスよりも低いインピーダンスのスピーカを誤って接続することがある。この場合、プリアンプ２から定格電流よりも大きな電流が流れる。この大電流が流れたとき、デジタルアンプ２に供給されるアナログ音声信号のレベルを制限するために、プリアンプ４の前段に可変利得増幅手段、例えば電圧制御増幅器（ＶＣＡ）６が設けられている。
【００１６】
この電圧制御増幅器６で増幅されたアナログ音声信号がプリアンプ４に供給されるが、大電流がデジタルアンプ２に流れているとき、電圧制御増幅器６の利得を小さくして、プリアンプ４に供給されるアナログ音声信号のレベルを小さくし、最終的にデジタルアンプ２に入力されるアナログ音声信号のレベルを調整する。
【００１７】
そのため、デジタルアンプ２から出力される電流を検出する電流検出手段、例えば電流検出器８がデジタルアンプ２の出力端子２ｂ側に設けられ、電圧検出器１０がデジタルアンプ２の出力端子２ａ、２ｂ間に設けられている。電流検出器８によって検出された電流値を表す電流検出信号と、電圧検出器１０によって検出された電圧を表す電圧検出信号とが、制御回路１２に供給される。制御回路１２では、電圧検出信号と電流検出信号とからスピーカのインピーダンスを決定し、そのインピーダンスとデジタルアンプ２の出力インピーダンスとの差に応じて、制御回路１２が電圧制御増幅器６の利得を制御する制御電圧信号を発生する。
【００１８】
例えばスピーカのインピーダンスが出力インピーダンスよりわずかに小さい場合には、電圧制御増幅器６の利得がわずかに小さくなるように、スピーカのインピーダンスが出力インピーダンスよりもかなり小さい場合には、電圧制御増幅器６の利得がかなり小さくなるように、制御回路１２が電圧制御増幅器６の利得を制御する。
【００１９】
また、デジタルアンプ２に接続されているスピーカが短絡した場合には、スピーカに過電流、例えば短絡電流が流れる。この場合、電圧制御増幅器６の利得が最小とされる。これによって、デジタルアンプ２への入力アナログ信号を遮断して、これ以上大きな短絡電流がスピーカに流れることを防止する。
【００２０】
そのために、電流検出器８からの検出電流信号が過電流検出手段、例えば短絡電流検出器１４に供給され、ここで例えば予め定めた閾値と比較される。短絡電流検出器１４は、電流検出信号が閾値以上であると、短絡電流が流れていると判定し、電圧制御増幅器６の利得を最小、即ち実質的に零とする制御電圧を制御信号として電圧制御増幅器６に供給する。これによって、デジタルアンプ２には実質的にアナログ音声信号は供給されない。
【００２１】
このようにデジタルアンプ２にアナログ音声信号が実質的に供給されない状態にすることによって、確実に過大な電流がデジタルアンプ２に流れることを防止することができる。特に、デジタルアンプ２は、その内部でフィードバック制御が行われているので、短絡電流を定格電流とするようにＭＯＳＦＥＴが制御されており、かなり発熱量も多くなっている。この状態で、デジタルアンプ２にアナログ音声信号が供給されたなら、さらにＭＯＳＦＥＴの負担が大きくなる。しかし、この電力増幅器では、デジタルアンプ２へのアナログ音声信号の供給を、電圧制増幅器６の利得を実質的に零とすることで遮断しているので、ＭＯＳＦＥＴの発熱を更に多くすることはない。
【００２２】
但し、電圧制御増幅器６の構成によっては、例えば演算増幅器等によって構成されている場合、その出力に直流成分が含まれる。この直流成分をカットしてプリアンプ４に供給するために、電圧制御増幅器６の出力側とプリアンプ４の入力側との間には直流阻止コンデンサ１６が接続されている。プリアンプ４の入力側と基準電位、例えば接地電位との間には、インピーダンス整合用の抵抗器１８が接続されている。
【００２３】
直流阻止コンデンサ１６と抵抗器１８とが微分回路を構成し、電圧制御増幅器６の利得が実質的に零にされたとき、この微分回路によってパルス状の信号が発生する。このパルス状の信号が、プリアンプ４に供給され、ここで増幅され、デジタルアンプ２に供給される。せっかく入力されるアナログ音声信号を実質的に零として、デジタルアンプ２のＭＯＳＦＥＴの発熱の増加を抑えているのに、インパルス状の信号がデジタルアンプ２に供給されることは、望ましくない。
【００２４】
そこで、プリアンプ４の出力側とデジタルアンプ２の入力側との間に、同一抵抗値の抵抗器２０、２２を直列に接続し、両抵抗器２０、２２の接続点と接地電位との間に、半導体スイッチング素子の導電路、例えば接合型ＦＥＴ２４のドレイン−ソース導電路が接続されている。抵抗器２０、２２側がドレインで、接地電位側がソースである。この接合型ＦＥＴ２４は、その制御電極、例えばゲート電極に制御信号としてソースの電圧と同じ電圧、例えば接地電位の電圧が供給されたときに導通し、インパルス状の信号を接地電位に流し、デジタルアンプ２に供給されることを阻止する。
【００２５】
デジタルアンプ２に短絡電流が流れていない正常状態において、接合型ＦＥＴ２４が導通することを阻止するために、バイアス回路が接合型ＦＥＴ２４に設けられている。このバイアス回路は、接合型ＦＥＴ２４のドレインと負電圧位、例えば−１５Ｖの電圧点との間に抵抗器２６、２８を直列に接続し、両抵抗器２６、２８の接続点を接合型ＦＥＴ２４に２４のゲートに接続したものである。抵抗器２６、２８は同じ抵抗値である。これによって、正常状態においては、ゲート電圧は、プリアンプ４の出力電圧と−１５Ｖとの中間の電圧となり、この電圧は、プリアンプの４の出力電圧が負のピーク電圧にあるときでも、ソース電圧よりも常に低く、接合型ＦＥＴ２４が導通することはない。
【００２６】
接合型ＦＥＴ２４の駆動手段、例えば駆動回路も設けられている。この駆動回路は、ＰＮＰトランジスタ３０を有し、その導電路、例えばコレクタ−エミッタ導電路が、接合型ＦＥＴ２４のゲートと基準電位との間に接続されている。即ち、コレクタがゲートに、エミッタが接地電位にそれぞれ接続されている。このＰＮＰトランジスタ３０のエミッタ−コレクタ導電路を導通させるために、ＰＮＰトランジスタ３０の制御電極、例えばベースは、抵抗器３２を介して接地電位に接続され、さらに抵抗器３４を介してＮＰＮトランジスタ３６の導電路、例えばコレクタ−エミッタ導電路のコレクタに接続されている。このコレクタ−エミッタ導電路のエミッタは、−１５Ｖの電位点に接続されている。そして、ＮＰＮトランジスタ３６の制御電極、例えばベースには、電圧制御増幅器６に制御電圧を供給する短絡電流検出器１４の出力電圧が供給されている。この出力電圧は、短絡電流を検出したとき、接地電位から正の電位に変化する。
【００２７】
従って、正常状態では、ＮＰＮトランジスタ３６は非導通であり、ＰＮＰトランジスタ３０も非導通である。このとき接合型ＦＥＴ２４は、バイアス回路によるバイアスによって非導通である。
【００２８】
短絡電流が検出されて、短絡電流検出器１４の出力電圧によって電圧制御増幅器６が利得を実質的に零の状態に制御されたとき、同時にこの出力電圧がＮＰＮトランジスタ３６のベースに供給される。従って、トランジスタ３６が導通し、ＰＮＰトランジスタ３０も導通する。これによって接合型ＦＥＴ２４のゲートが、ソースと同じ接地電位とされ、接合型ＦＥＴ２４が導通する。従って、電圧制御増幅器６の利得が実質的に零に制御されたことにより、直流阻止コンデンサ１６及び抵抗器１８によって発生したパルス状の信号がプリアンプ４によって増幅されて、出力されても、接合型ＦＥＴ２４を介して接地電位に流れ、デジタルアンプ２には供給されない。これによって、短絡電流が流れているプリアンプ２においてパルス状信号が増幅されて、短絡電流が大きくなることを防止できる。
【００２９】
接合型ＦＥＴ２４及びその駆動回路は、デジタルアンプ２の入力側に設けたが、例えばプリアンプ４の入力側に設けることもできる。但し、プリアンプ４での利得が余り大きくなく、仮にプリアンプ４の入力側で接合型ＦＥＴ２４によって完全にパルス状ノイズを抑制できなかった場合でも、デジタルアンプ２に大きなレベルのパルス状ノイズが供給されない場合に、望ましい。また、場合によってはプリアンプ４を省略することもできる。
【００３０】
上記の実施形態では、半導体スイッチング素子として接合型ＦＥＴ２４を使用したが、これに限ったものではなく、例えばミュート型のバイポーラトランジスタを使用することもできる。また、上記の実施の形態では、デジタルアンプ２を電力増幅手段として使用したが、アナログ電力増幅器を電力増幅手段として使用することもできる。
【図面の簡単な説明】
【００３１】
【図１】本発明の１実施形態の電力増幅器のブロック図である。
【符号の説明】
【００３２】
２  デジタルアンプ（電力増幅手段）
４  プリアンプ（前置増幅手段）
６  電圧制御増幅器（可変利得増幅手段）
１４  短絡電流検出器（過電流検出手段）
２４  接合型ＦＥＴ（半導体スイッチング素子）
【図１】
2008228157.tif 000003