【手続補正書】
【提出日】平成21年5月18日(2009.5.18)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体チップ
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
平面形状が四角形から成る主面と、
前記主面に形成されたコア論理領域と、
前記コア論理領域の周囲に形成された複数のパッドと、
前記複数のパッドのそれぞれと接続された複数の配線と、
前記主面とは反対側の裏面と、
を含み、
前記複数のパッドは、前記主面の辺に沿って形成された複数の内側列パッドと、前記主面の前記辺に沿って形成され、前記複数の内側列パッドのそれぞれよりも前記コア論理領域から遠い側に形成された複数の外側列パッドとを有し、
前記複数の配線は、前記内側列パッドと接続される内側列配線と、前記外側列パッドと接続される外側列配線とを有し、
前記複数のパッドのそれぞれは、Ａｕ線を用いて形成された電極が接続される第１の領域と、プローブ針が接触される第２の領域とを有し、
前記複数の配線のそれぞれは、前記複数のパッドのそれぞれにおいて、前記第２の領域よりも前記第１の領域に近い側に接続されていることを特徴とする半導体チップ。
【請求項２】
平面形状が四角形から成る主面と、
前記主面に形成されたコア論理領域と、
前記コア論理領域の周囲に形成された複数のパッドと、
前記複数のパッドのそれぞれと接続された複数の配線と、
前記主面とは反対側の裏面と、
を含み、
前記複数のパッドは、前記主面の辺に沿って形成された複数の内側列パッドと、前記主面の前記辺に沿って形成され、前記複数の内側列パッドのそれぞれよりも前記コア論理領域から遠い側に形成された複数の外側列パッドとを有し、
前記複数の配線は、前記内側列パッドと接続される内側列配線と、前記外側列パッドと接続される外側列配線とを有し、
前記複数のパッドのそれぞれは、前記コア論理領域側に位置し、Ａｕ線を用いて形成された電極が接続される第１の領域と、前記第１の領域よりも前記コア論理領域から遠い側に位置し、プローブ針が接触される第２の領域とを有し、
前記複数の配線のそれぞれは、前記複数のパッドのそれぞれにおいて、前記第２の領域よりも前記第１の領域に近い側に接続されており、
前記外側列配線は、前記複数の内側列パッドのうちの隣り合う内側列パッドの間に形成されていることを特徴とする半導体チップ。
【請求項３】
請求項２記載の半導体チップにおいて、
前記複数のパッドは、前記主面の前記辺に沿って千鳥状に形成されていることを特徴とする半導体チップ。
【請求項４】
請求項３記載の半導体チップにおいて、
前記内側列配線は、前記コア論理領域と前記内側列パッドとの間に形成され、
前記外側列配線は、前記コア論理領域と前記外側列パッドとの間に形成されていることを特徴とする半導体チップ。
【請求項５】
請求項４記載の半導体チップにおいて、
前記第２の領域には、プローブ痕が形成されていることを特徴とする半導体チップ。
【請求項６】
請求項５記載の半導体チップにおいて、
前記第１の領域に接続される前記電極は、バンプ電極であることを特徴とする半導体チップ。
【請求項７】
請求項２又は６記載の半導体チップにおいて、
前記複数のパッドのそれぞれの平面形状は、四角形から成り、
前記内側列パッドにおいて前記第２の領域側に位置する角部には、面取り部が形成されており、
前記外側列パッドにおいて前記第１の領域側に位置する角部には、面取り部が形成されていることを特徴とする半導体チップ。
【請求項８】
請求項７記載の半導体チップにおいて、
前記内側列パッドに形成された前記面取り部は、前記複数の内側列パッドの配列方向に対して４５°の角度で形成されており、
前記外側列パッドに形成された前記面取り部は、前記複数の外側列パッドの配列方向に対して４５°の角度で形成されていることを特徴とする半導体チップ。
【請求項９】
請求項２又は６記載の半導体チップにおいて、
前記複数のパッドのそれぞれの平面形状は、長方形から成り、
前記複数のパッドのそれぞれは、前記パッドの長辺が前記主面の前記辺に交差する方向に沿うように、前記主面に形成されていることを特徴とする半導体チップ。
【請求項１０】
請求項２又は９記載の半導体チップにおいて、
前記複数のパッドのそれぞれにおいて、前記第１の領域と前記第２の領域との間には、迫り出し部が形成されていることを特徴とする半導体チップ。
【請求項１１】
請求項２又は９記載の半導体チップにおいて、
前記複数のパッドのそれぞれは、前記主面の前記辺に沿った幅を有しており、
前記第２の領域における幅は、前記第１の領域における幅とは異なることを特徴とする半導体チップ。
【請求項１２】
請求項１１記載の半導体チップにおいて、
前記複数のパッドのそれぞれは、前記主面の前記辺に沿った幅を有しており、
前記第２の領域における幅は、前記第１の領域における幅よりも狭いことを特徴とする半導体チップ。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正の内容】
【０００１】
本発明は、半導体チップに関し、特に、フリップ接続される半導体チップに適用して有効な技術に関する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
すなわち、本発明は、平面形状が四角形から成る主面と、前記主面に形成されたコア論理領域と、前記コア論理領域の周囲に形成された複数のパッドと、前記複数のパッドのそれぞれと接続された複数の配線と、前記主面とは反対側の裏面と、を含み、前記複数のパッドは、前記主面の辺に沿って形成された複数の内側列パッドと、前記主面の前記辺に沿って形成され、前記複数の内側列パッドのそれぞれよりも前記コア論理領域から遠い側に形成された複数の外側列パッドとを有し、前記複数の配線は、前記内側列パッドと接続される内側列配線と、前記外側列パッドと接続される外側列配線とを有し、前記複数のパッドのそれぞれは、Ａｕ線を用いて形成された電極が接続される第１の領域と、プローブ針が接触される第２の領域とを有し、前記複数の配線のそれぞれは、前記複数のパッドのそれぞれにおいて、前記第２の領域よりも前記第１の領域に近い側に接続されているものである。
また、本発明は、平面形状が四角形から成る主面と、前記主面に形成されたコア論理領域と、前記コア論理領域の周囲に形成された複数のパッドと、前記複数のパッドのそれぞれと接続された複数の配線と、前記主面とは反対側の裏面と、を含み、前記複数のパッドは、前記主面の辺に沿って形成された複数の内側列パッドと、前記主面の前記辺に沿って形成され、前記複数の内側列パッドのそれぞれよりも前記コア論理領域から遠い側に形成された複数の外側列パッドとを有し、前記複数の配線は、前記内側列パッドと接続される内側列配線と、前記外側列パッドと接続される外側列配線とを有し、前記複数のパッドのそれぞれは、前記コア論理領域側に位置し、Ａｕ線を用いて形成された電極が接続される第１の領域と、前記第１の領域よりも前記コア論理領域から遠い側に位置し、プローブ針が接触される第２の領域とを有し、前記複数の配線のそれぞれは、前記複数のパッドのそれぞれにおいて、前記第２の領域よりも前記第１の領域に近い側に接続されており、前記外側列配線は、前記複数の内側列パッドのうちの隣り合う内側列パッドの間に形成されているものである。