(57)【要約】【課題】画像端まで読み取って画像出力する場合に、不自然な画像の出力がないようにする。【解決手段】前段から入力された画像データに対して所定の処理を施して後段に出力する画像処理ユニットにおいて、入力された画像データの１ラインの端部の補間演算に不足する画像データについて、入力された端部の画像データを補間演算時の先端画素の画像データとして重複させて使用し、補間演算を行う補間演算手段２６ｌを備えた。ラインメモリから転送されてきた画像データを保持するレジスタはカスケード接続され、前記レジスタが保持した画像データに基づいて補間演算手段２６ｌは補間演算を行う。【選択図】図３
2008135851.tif 000002
【特許請求の範囲】
【請求項１】
前段から入力された画像データに対して所定の処理を施して後段に出力する画像処理装置において、
入力された画像データの１ラインの端部の補間演算に不足する画像データについて、入力された端部の画像データを補間演算時の先端画素の画像データとして重複させて使用し、補間演算を行う補間演算手段を備えていることを特徴とする画像処理装置。
【請求項２】
請求項１記載の画像処理装置において、
前記端部が先端部又は後端部であることを特徴とする画像処理装置。
【請求項３】
請求項１又は２記載の画像処理装置において、
前記補間演算手段が補間演算を行う際に前記入力された画像データが格納されるラインメモリから転送されてきた画像データを保持するレジスタがカスケードに接続されていることを特徴とする画像処理装置。
【請求項４】
請求項１ないし３のいずれか１項に記載の画像処理装置において、
重複して処理する際に前記レジスタは出力トリガが入力されるまで画像データを供給するラインメモリが保持している端部の画像データによって更新されることを特徴とする画像処理装置。
【請求項５】
請求項１ないし４のいずれか１行に記載の画像処理装置を備えていることを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、変倍処理に伴う処理を行う画像処理装置、及びこの画像処理装置を備えた画像形成装置に関する。
【背景技術】
【０００２】
画像に対して拡大縮小などの変倍を行う場合の処理では、例えば図１５の概念図に示すような処理が実行される。図１５（ａ）は主走査方向の画素密度が６００ｄｐｉの入力画素を概念的に示すものである。６００ｄｐｉのドットピッチは０．０４２３ｍｍ／ｄｏｔとなる。図１５（ａ）では、画素（ドット）はこの０．０４２３ｍｍ／ｄｏｔの間隔で並んでいることになる。
【０００３】
図１５（ｂ）は３００％拡大時の主走査方向の画素の状態を示す図である。３００％拡大した場合、そのままであると隣接する画素が図１５（ａ）の場合に比べて３画素離れることになる。言い換えると、画像は拡大されるが密度が１／３（２００ｄｐｉ相当）となってしまう。そこで、図１５（ｃ）に示すように６００ｄｐｉになるように画素を補間する。この例では、３００％拡大しているので、１画素あたり３画素増加させ、図１５（ｂ）に示した画素間を２画素埋めて、図１５（ａ）の画素密度と同じになるようにしている。
【０００４】
図１６は図１５に示すような拡大時の補間演算の概略を示す説明図である。前記補間画素の値（濃度）は元々の６００ｄｐｉ入力画素の値の幾つかから補間演算により算出される。この補間には、一般に標本化定理に基づき比較的高精度な拡縮処理を行えるコンボリューション補間方式を使用する。この方式はよく知られた方式で同一ライン上で保管する画素の前後２個ずつの既知の画素、図１６の場合は、入力画素に基づいてその補間位置による係数を考慮して算出される。例えば、出力５画素目（図１５（ｃ）参照）は入力画素でいうと入力２画素目と３画素目の間の画素に相当するので、演算に使用する画素は、入力１画素から４画素までの４画素となり、補間画素の位置係数として２画素目から位置１／３で前記出力５画素目の画素の値は演算される。出力６画素目の場合は、入力１画素から４画素までの４画素と、２画素目から位置２／３で前記６画素目の画素の値は演算される。
【０００５】
図１７は６６．６６％縮小時の主走査方向の画素の状態を示す図である。この場合も入力画素は６００ｄｐｉである（図１７（ａ））。単純に６６．６６％縮小した時は図１７（ｂ）に示すようになり、このまま出力すると６００ｄｐｉではなく、９００ｄｐｉ相当になる。そこで、６００ｄｐｉにするために画素を減少させ、補間を行う。この場合、６６．６６％に縮小するので、３画素が２画素に減少することになる。
【０００６】
図１８は６６．６６％縮小時の画素の削除と補間を示す図である。図１８（ａ）の入力があったときに実際に必要な画素は図１８（ｂ）に示すように入力１画素目、入力４画素目、入力７画素目というように２画素飛んで３画素毎の画素と、３画素毎の画素の中間の画素となる。そこで、図１８（ｃ）に示すように出力１画素目はそのまま入力１画素目を使用し、出力２画素目は入力１画素目から４画素目までの４個の画素と位置１／２で画素の値が演算される。
【０００７】
なお、このような補間の技術として特許文献１あるいは２に記載された発明が知られている。このうち、特許文献１に記載された発明は、画像の拡大、縮小時における補間処理で意図しない強調処理が行われることのない画像処理装置を提供するため、入力画像に対して設定された任意の変倍率に応じて変倍画像を出力する画像処理装置において、入力された同一ライン上の連続する画素を順次格納する格納手段とこの格納手段に順次格納された少なくとも４画素を変数として演算し、出力する演算手段と、前記格納手段に順次格納された少なくとも４画素の状態が、ある一定の値が続いた後、別の値がまた一定期間続く階調パターンであるかどうかを判別する判別手段と、この判別手段の判別結果に応じて前記演算手段の出力を選択する選択手段と、を備えていることを特徴とする。
【０００８】
また、特許文献２に記載された発明は、特許文献１記載の発明と同様に拡大、縮小倍率の値の如何に関わらず、常に高精度な変倍処理を行うことができる画像処理方法を提供するため、ある周期上の画素から連続する複数画素をサンプリング画素とし、その画素間の仮想画素を、距離をパラメータとする三次関数により求める際に、特定の条件を満たす倍率では、その仮想画素の位置を変化させ、入力画素を変倍処理する画像処理方法を特徴とする。
【特許文献１】特開２０００−３０７８５０号公報
【特許文献２】特開２００１−１１９５６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ところで、前記補間方法においては、拡大の場合、先端画素では、図１５（ｃ）から分かるように出力１画素目と出力２画素目の間に補間画素が必要である。このとき演算には入力１画素目ないし３画素目と、入力１画素目のさらに１つ前の画素が必要になる。以下、この１つ前の画素を０画素目と称する。このときの状態を図１９に示す。なお、図１９は入力１画素目と入力２画素目の間にある補間画素の位置を示す。図１９では、補間画素の位置Ｘは、
１画素目≦Ｘ＜２画素目
となる。この場合、入力０画素目、入力１画素目、入力２画素目、入力３画素目の４画素の値を使用して補間演算に使用することになる。
【００１０】
このような場合、従来では、先端画素は紙上に出力されても画像端となり消去あるいはマスクされるため、図１９における０画素目は黒又は白の値を使用しても問題とならなかったが、昨今の画像読み取り装置においては、画像端であっても画像データとして出力するため、先頭画素の値が他の３画素の値と離れすぎて補間演算の出力値が実際の画像の画素値と合わなくなり、不自然な画像が出力される場合があった。
【００１１】
そこで、本発明が解決すべき課題は、画像端まで読み取って画像出力する場合に、不自然な画像の出力がないようにすることにある。
【課題を解決するための手段】
【００１２】
前記課題を解決するため、第１の手段は、前段から入力された画像データに対して所定の処理を施して後段に出力する画像処理装置において、入力された画像データの１ラインの端部の補間演算に不足する画像データについて、入力された端部の画像データを補間演算時の先端画素の画像データとして重複させて使用し、補間演算を行う補間演算手段を備えていることを特徴とする。
【００１３】
第２の手段は、第１の手段において、前記端部が先端部又は後端部であることを特徴とする。
【００１４】
第３の手段は、第１又は第２の手段において、前記補間演算手段が補間演算を行う際に前記入力された画像データが格納されるラインメモリから転送されてきた画像データを保持するレジスタがカスケードに接続されていることを特徴とする。
【００１５】
第４の手段は、第１又は第３のいずれかの手段において、重複して処理する際に前記レジスタは出力トリガが入力されるまで画像データを供給するラインメモリが保持している端部の画像データによって更新されることを特徴とする。
【００１６】
第５の手段は、第１ないし第４のいずれかの手段に係る画像処理装置を画像形成装置が備えていることを特徴とする。
【００１７】
なお、後述の実施形態では、画像処理装置は画像処理ユニット２に、補間演算手段は補間演算処理部２６ｌに、ラインメモリは第１及び第２のラインメモリ２６ｊ，２６ｋに、レジスタは第１〜第４のレジスタ３１〜３４に、画像形成装置は画像処理ユニット２及びプリンタユニット３にそれぞれ対応する。
【発明の効果】
【００１８】
本発明によれば、入力された画像データの１ラインの端部の補間演算に不足する画像データについて、入力された端部の画像データを補間演算時の先端画素の画像データとして重複させて使用し、補間演算を行うので、画像端まで読み取って画像出力する場合に、不自然な画像の出力がないようにすることができる。
【発明を実施するための最良の形態】
【００１９】
以下、図面を参照し、本発明の実施形態について説明する。
【００２０】
図１は本発明の実施形態に係る画像形成装置の概略構成を機能的に示すブロックである。同図において、画像形成装置は、スキャナユニット１、画像処理ユニット２、及びプリンタユニット３から構成されている。スキャナユニット１は原稿画像を光学的に読み取り、電気信号に変換して出力する。画像処理ユニット２はスキャナユニット１から入力された読み取り画像信号を印刷可能な印字信号に変換する処理を各工程で実行し、印字信号をプリンタユニット３に出力する。プリンタユニット３は、画像処理ユニット２から出力される印字信号に基づいて記録紙などの記録媒体に可視画像を形成する。
【００２１】
画像処理ユニット２は、シェーディング補正部２１、ライン補正部２２、スキャナγ補正部２３、文字写真判定部２４、色補正部２５、変倍処理部２６、移動処理部２７、プリンタγ部補正部２８及び階調処理部２９を備え、図示しないＣＰＵにより制御される。このＣＰＵは図示しないＲＯＭに格納されたプログラムにしたがって、図示しないラムをワークエリアとして使用しながら前記プログラムに基づいて下記の処理を実行する。
【００２２】
シェーディング補正部２１では、入力濃度と出力濃度との関係が補正され、ライン間補正部２２では、各ライン間のずれが補正される。スキャナγ補正部２３では、スキャナユニット１から入力された画像信号の特性に基づいてγ補正が行われ、文字写真判定部２４では画像処理の処理方法を変えるために画像領域か文字領域かが判定される。色補正部２５では、ＲＧＢ表色系からＹＭＣＫ表色系に変換する際の対応をとる補正が行われ、変倍処理部２６では、変倍指示があったときに変倍率に応じた画像データが作成される。移動処理部２７では、画像の移動や回転指示があった場合に、その指示に対応した座標変換が行われ、プリンタγ補正部２８では、出力するプリンタユニット３の特性に対応したγ補正が行われる。最後に、階調処理部２９で色毎の階調処理が行われ、印字信号としてプリンタユニット３に出力される。
【００２３】
図２は変倍処理部２６の内部構成を示すブロック図である。変倍処理部２６は、第１ないし第８のマルチプレクサ２６ｂ、２６ｃ、２６ｄ、２６ｅ、２６ｆ、２６ｇ、２６ｈ、２６ｉ（以下、ＭＵＸ（１）〜（８）として示す）と、第１及び第２のラインメモリ（以下、図ではラインメモリ（１）、（２）というように（）を付けて示す）２６ｊ、２６ｋと、補間演算処理部２６ｌと、後処理部２６ｍとを備えている。色補正部２５から色補正された信号が入力される前処理部２６ａは第１のＭＵＸ２６ｂに接続され第１のＭＵＸ２６ｂは、第２のＭＵＸ２６ｃ及び第３のＭＵＸ２６ｄに接続され、第２のＭＵＸ２６ｃは第４のＭＵＸ２６ｅに、第３のＭＵＸ２６ｄは補間演算処理部２６ｌにそれぞれ接続されて後段に信号を送信する。さらに、第４のＭＵＸ２６ｅは第１及び第２のラインメモリ２６ｊ，２６ｋにそれぞれ接続され、第１及び第２のラインメモリ２６ｊ，２６ｋはそれぞれ第５のＭＵＸ２６ｆに接続され、後段に信号を送信する。さらに、第５のＭＵＸ２６ｆは第６のＭＵＸ２６ｇに接続され、第６のＭＵＸ２６ｄは第３及び第８のＭＵＸ２６ｉにそれぞれ接続され、後段に信号を送信する。補間演算処理部２６ｌは第７のＭＵＸ２６ｋに接続され、第７のＭＵＸは第２のＭＵＸ２６ｃ及び第８のＭＵＸ２６ｉにそれぞれ接続され、後段に信号を送信する。第８のＭＵＸ２６ｉは後処理部２６ｍに接続され、後処理部２６ｍは移動処理部２７に接続され、それぞれ後段に信号を出力する。
【００２４】
図３は変倍処理部２６における拡大処理時の信号の接続経路示すブロック図である。拡大時には、色補正処理部２５から受信した信号は、前処理部２６→第１のＭＵＸ２６ｂ→第２のＭＵＸ２６ｃ→第４のＭＵＸ２６ｄ→第１あるいは第２のラインメモリ２６ｊ，２６ｋ→第５のＭＵＸ２６ｆ→第６のＭＵＸ２６ｇ→第３のＭＵＸ２６ｄ→補間演算処理部２６ｌ→第７のＭＵＸ２６ｈ→第８のＭＵＸ２６ｉ→後処理部２６ｍという経路を経て移動処理部２７に出力される。この過程で補間演算処理部２６ｌにおいて、前記図１６で説明した補間処理が実行される。その際、前記図１９を参照して説明したように入力０画素目の値が問題となる。そこで、前述の図１９に示した例では黒又は白の画素値を用いていたが、本実施形態では、図４に示すようにライン先頭の画素の画素値を重複して使用する。すなわち、図４に示すように入力１画素目と同じ画素値（濃度値）を入力０画素目の値として使用し、入力０画素目、入力１画素目、入力２画素目及び入力３画素目の４画素を使用して補間する。これにより不自然な画素値出力を回避している。
【００２５】
また、デジタル画像処理システムでは、拡大処理時には例えば２００％では１画素が２画素分、３００％では１画素が３画素分と画素が増加する処理となるため、同じ画素が何度も使用され、演算されるが、この間にも入力画素は次々と入力されるため、入力画素は一度メモリに取り込まれる。そこで、本実施形態では、第１及び第２のラインメモリ２６ｊ，２６ｋについては、図５に示すように第１及び第２の２つのＦＩＦＯメモリを使用し、１ライン分は入力画素、１ライン分は演算出力用としてライン毎にトグル動作をさせている。図５はラインメモリを使用してトグル動作を行う構成を示す説明図である。
【００２６】
図６は補間演算処理部２６ｌの構成を示す図であり、対応する画素を下側に記している。この実施形態では、本演算処理部２６ｌにおける補間演算のシステムとして第１ないし第４の４つの演算用レジスタ３１，３２，３３，３４を使用する。この４個の演算用レジスタ３１，３２，３３，３４では、第１又は第２のラインメモリ２６ｊ，２６ｋからの入力は第４の演算用レジスタ３４が受け持ち、入力された値は順次第３の演算用レジスタ３３→第２の演算用レジスタ３２→第１の演算用レジスタ３１と図６の矢印で示すように引き継がれる。そして、この第１ないし第４の演算用レジスタ３１，３２，３３，３４に入力された４個の入力画素値から第２の演算用レジスタ３２と第３の演算用レジスタ３３の間にある補間画素値を演算し、出力する。
【００２７】
この一連の動作について図７ないし図１３を参照して説明する。  
（１）入力１画素目の値の入力
図７は入力１画素目の値の入力の状態を示す図である。同図において、この動作では、まず、画素出力のトリガを受けるまでは演算用レジスタにはラインメモリ２６ｊ又は２６ｋに記録された入力１画素目の値をクロック毎に入力し続ける。すなわち、図７に示すように第４、第３、第２及び第１の演算用レジスタ３４，３３，３２，３１には入力１画素目の値がクロック毎に入力され、各レジスタはその値を保持する。
【００２８】
（２）入力２画素目の値の入力
図８は入力２画素目の値の入力の状態を示す図である。（１）の状態から画素出力のトリガを受けると、第４の演算用レジスタ３４にラインメモリ２６ｊ又は２６ｋに記録された入力２画素目の値が入力される。各レジスタの値は順次後段のレジスタに引き継がれる。
【００２９】
（３）入力３画素目の値の入力
図９は入力３画素目の値の入力の状態を示す図である。画素出力のトリガを受けてから２クロック後に１画素目出力用の値が各レジスタに入力されている。ここでは、出力１画素目が演算され、出力される。演算においては出力１画素目なので位置係数は０となり、出力値は第２の演算用レジスタ３２の値と同一値が出力される。図９では、入力１画素目の位置に出力１画素目の画素が図示されている。
【００３０】
（４）出力２画素目の値の演算
図１０は出力２画素目の値を演算するときのレジスタの状態を示す図である。画素出力のトリガを受けてから３クロック後（（３）の状態の次のクロック）では、例えば３００％の拡大変倍出力の場合には、第１ないし第４の演算用レジスタ３１，３２，３３，３４は（３）の場合の値をそのまま保持し、図１６を参照して説明したように入力画素０ないし３の値（従って、入力画素１，１，２，３の４画素の値）と位置係数１／３で演算され、出力２画素目として出力される。この値は入力１画素目を重複させて演算した値となる。図１０では入力１画素目から入力２画素目に１／３寄った位置に出力２画素目の画素が図示されている。
【００３１】
（５）出力３画素目の値の演算
図１１は出力３画素目の値を演算するときのレジスタの状態を示す図である。この例は３００％の拡大変倍出力であるため、（４）の状態の次のクロックでもレジスタは（４）の状態（いいかれば（３）の状態）の値を保持し、入力画素０ないし３の値（従って、入力画素１，１，２，３の４画素の値）と位置係数２／３で演算され、出力３画素目として出力される。この値も入力１画素目を重複させて演算した値となる。図１１では入力１画素目から入力２画素目に２／３寄った位置に出力２画素目の画素が図示されている。
【００３２】
（６）出力４画素目の値の演算
図１２は出力４画素目の値を演算するときのレジスタの状態を示す図である。（５）の状態の次のクロックでは第１ないし第４の演算用レジスタ３１，３２，３３，３４が更新され、ラインメモリ２６ｊ又は２７ｋから入力４画素目の値が入力され、４画素目がこの値となって入力画素１ないし４と位置係数０で演算され、出力４画素目として出力される。出力値は位置係数が０のため第２の演算用レジスタ３２の値と同一になる。図１２では入力２画素目の位置に出力４画素目の画素が図示されている。
【００３３】
（７）出力５画素目の値の演算
図１３は出力４画素目の値を演算するときのレジスタの状態を示す図である。（６）の状態の次のクロックでは第１ないし第４の演算用レジスタはこのままの値を保持し、入力画素１ないし４と位置係数１／３で演算され、出力５画素目として出力される。図１３では入力２画素目から入力３画素目に１／３寄った位置に出力５画素目の画素が図示されている。
【００３４】
このようにして６画素目以降、順次入力された画像の画素値に対して補間演算を行い、不自然でない画像を出力する。
【００３５】
なお、縮小処理時には、例えば図１８に示したように６６．６６％では３画素を２画素に減少させ、補間している。この縮小処理時には、同じ画素が演算に何度も使用されることはないので、最初に補間演算処理が実行され、それよりも後段でラインメモリとトグル動作させて１ラインずつ出力する。図１４はこの縮小処理時の拡大処理時の信号の接続経路示すブロック図である。
【００３６】
同図において、信号は前処理部２６ａ→第１のＭＵＸ２６ｂ→第３のＭＵＸ２６ｄ→補間演算処理部２６ｌ→第７のＭＵＸ２６ｈ→第２のＭＵＸ２６ｃ→第４のＭＵＸ２６ｅ→第１又は第２のラインメモリ２６ｊ又は２６ｋ→第５のＭＵＸ２６ｆ→第６のＭＵＸ２６ｇ→第８のＭＵＸ２６ｉ→後処理部２６ｍという経路を経て移動処理部２７に出力される。この過程で補間演算処理部２６ｌにおいて、前記図１８で説明した補間処理が実行される。
【００３７】
なお、本実施形態では、ラインの先端側の画像データについて述べているが、ラインの後端側についても補間演算に画像データが不足する場合には、最後端の画像データ（画素値）を重複して使用し、補間演算を行う。
【００３８】
また、本実施形態では、変倍処理（拡大）について画像データ先端部で補間演算に不足する画像データを、転送されてきた先端部分の画像データ（画素値）を重複して使用しているが、同様のラインの先端部分の画像データの重複使用は、変倍処理に限らずフィルタ処理にも適用することができる。
【００３９】
以上のように本実施形態によれば、
（１）拡大変倍時に画像データ先端部分で補間演算に不足する画像データ（画素値）について先端部分（１ラインの入力１画素目の画素）の画素値を重複して使用するので、ライン先端部の不自然な補間出力データの出力を回避することができる。これにより不自然な画像が画像先端部に表れることはない。  
（２）補間演算に用いるレジスタはカスケードに接続されているので、演算時に画素値を重複して使用する際の制御が容易になる。  
（３）補間演算時の画素値の重複処理において出力トリガが入力されるまではラインメモリにある画像先端部分のデータでレジスタ更新をするので、画素値を重複して使用する際の制御が容易になり、特別な回路も不要となる。  
（４）拡大変倍時に画像データ後端部分で補間演算に不足する画像データ（画素値）について後端部分（１ラインの入力最終画素の画素）の画像値を重複して使用するので、画像後端部の不自然な補間出力データの出力を回避することができる。これにより不自然な画像が画像後端部に表れることはない。  
などの効果を奏する。
【図面の簡単な説明】
【００４０】
【図１】本発明の実施形態に係る画像形成装置の概略構成を機能的に示すブロックである。
【図２】図１の変倍処理部の内部構成を示すブロック図である。
【図３】図２の変倍処理部における拡大処理時の信号の接続経路示すブロック図である。
【図４】先頭画素の画像データ（画素値）を重複して使用するときの状態を示す説明図である。
【図５】ラインメモリを使用してトグル動作を行う構成を示す説明図である。
【図６】図２の補間演算処理部の構成と対応する画素の状態を示す説明図である。
【図７】図６における入力１画素目の値の入力のときの状態を示す説明図である。
【図８】図６における入力２画素目の値の入力のときの状態を示す説明図である。
【図９】図６における入力３画素目の値の入力のときの状態を示す図である。
【図１０】図６における出力２画素目の値を演算するときのレジスタの状態を示す説明図である。
【図１１】図６における出力３画素目の値を演算するときのレジスタの状態を示す説明図である。
【図１２】図６における出力４画素目の値を演算するときのレジスタの状態を示す説明図である。
【図１３】図６における出力５画素目の値を演算するときのレジスタの状態を示す説明図である。
【図１４】図２の変倍処理部における縮小処理時の拡大処理時の信号の接続経路示すブロック図である。
【図１５】主走査方向の画素密度が６００ｄｐｉの入力画素を概念的に示す図である。
【図１６】従来から実施されている拡大時の補間演算の概略を示す説明図である。
【図１７】主走査方向の画素密度が６６．６６％縮小時の主走査方向の画素の状態を示す図である。
【図１８】従来から実施されている６６．６６％縮小時の画素の削除と補間を示す図である。
【図１９】入力１画素目と入力２画素目の間にある補間画素の位置を示す図である。
【符号の説明】
【００４１】
１  スキャナユニット
２  画像処理装置ユニット
３  プリンタユニット
２６  変倍処理部
２６ｊ，２６ｋ  ラインメモリ
２６ｌ  補間塩山処理部
３１〜３４  レジスタ
【図１】
2008135851.tif 000003
【図２】
2008135851.tif 000004
【図３】
2008135851.tif 000005
【図４】
2008135851.tif 000006
【図５】
2008135851.tif 000007
【図６】
2008135851.tif 000008
【図７】
2008135851.tif 000009
【図８】
2008135851.tif 000010
【図９】
2008135851.tif 000011
【図１０】
2008135851.tif 000012
【図１１】
2008135851.tif 000013
【図１２】
2008135851.tif 000014
【図１３】
2008135851.tif 000015
【図１４】
2008135851.tif 000016
【図１５】
2008135851.tif 000017
【図１６】
2008135851.tif 000018
【図１７】
2008135851.tif 000019
【図１８】
2008135851.tif 000020
【図１９】
2008135851.tif 000021