【手続補正書】
【提出日】平成21年9月28日(2009.9.28)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
主面の周縁部を構成する各辺部にそれぞれ１列以上の配列構成で形成されたバンプを有し、前記各辺部のうちの少なくとも１つの所定の辺部に形成された前記バンプが、前記各辺部のうちの他の辺部に形成された前記バンプの列数よりも多い列数で設けられた複数個の半導体素子と、
前記各半導体素子の前記バンプに対応する位置に設けられた電極端子を有する基板と、
前記半導体素子ごとに設けられ、前記各半導体素子の前記バンプと前記基板の前記電極端子とを電気的に接続した状態で前記各半導体素子を前記基板上に接着する各樹脂接着層と、を備え、
前記各樹脂接着層は、前記各半導体素子の前記所定の辺部からのはみ出し量が、前記他の辺部からのはみ出し量よりも小さく、
前記各半導体素子は、前記樹脂接着層のはみ出し量が小さい前記所定の辺部同士が隣接する配置で実装されている
ことを特徴とする電子回路実装構造体。
【請求項２】
主面の周縁部を構成する各辺部にそれぞれ１列以上の配列構成で形成されたバンプを有し、前記各辺部のうちの少なくとも１つの所定の辺部に形成された前記バンプが、前記各辺部のうちの他の辺部に形成された前記バンプの配列ピッチよりも短い配列ピッチで設けられた複数個の半導体素子と、
前記各半導体素子の前記バンプに対応する位置に設けられた電極端子を有する基板と、
前記半導体素子ごとに設けられ、前記各半導体素子の前記バンプと前記基板の前記電極端子とを電気的に接続した状態で前記各半導体素子を前記基板上に接着する各樹脂接着層と、を備え、
前記各樹脂接着層は、前記各半導体素子の前記所定の辺部からのはみ出し量が、前記他の辺部からのはみ出し量よりも小さく、
前記各半導体素子は、前記樹脂接着層のはみ出し量が小さい前記所定の辺部同士が隣接する配置で実装されている
ことを特徴とする電子回路実装構造体。
【請求項３】
前記半導体素子の少なくとも１個においては、前記樹脂接着層のはみ出し量が小さい前記所定の辺部に形成された前記バンプにダミーバンプが含まれ、且つ前記ダミーバンプを含む前記バンプが２列以上で、かつ千鳥状に配置されており、
前記基板の前記電極端子は、前記ダミーバンプ以外の前記バンプに対応する位置に設けられている
ことを特徴とする請求項１もしくは２のいずれかに記載の電子回路実装構造体。
【請求項４】
前記樹脂接着層は、その材料が絶縁性の熱硬化型樹脂または異方導電性樹脂からなることを特徴とする請求項１ないし３のいずれかに記載の電子回路実装構造体。
【請求項５】
主面の周縁部を構成する各辺部にそれぞれ１列以上の配列構成で形成されたバンプを有し、前記各辺部のうちの少なくとも１つの所定の辺部に形成された前記バンプが、前記各辺部のうちの他の辺部に形成された前記バンプの列数よりも多い列数で設けられた複数個の半導体素子と、
前記各半導体素子の前記バンプに対応する位置に設けられた電極端子を有する基板と、
前記半導体素子ごとに設けられ、前記各半導体素子の前記バンプと前記基板の前記電極端子とを電気的に接続した状態で前記各半導体素子を前記基板上に接着する各樹脂接着層と、を備え、
前記各半導体素子は、前記バンプが他の辺部よりも多い列数で設けられた辺部同士が隣接する配置で実装されている
ことを特徴とする電子回路実装構造体。
【請求項６】
前記半導体素子の少なくとも１個においては、前記バンプが他の辺部よりも多い列数で設けられた辺部の前記バンプにダミーバンプが含まれ、且つ前記ダミーバンプを含む前記バンプが２列以上で、かつ千鳥状に配置されており、
前記基板の前記電極端子は、前記ダミーバンプ以外の前記バンプに対応する位置に設けられている
ことを特徴とする請求項５記載の電子回路実装構造体。
【請求項７】
主面の周縁部を構成する各辺部にそれぞれ１列以上の配列構成で形成されたバンプを有し、前記各辺部のうちの少なくとも１つの所定の辺部に形成された前記バンプが、前記各辺部のうちの他の辺部に形成された前記バンプの配列ピッチよりも短い配列ピッチで設けられた複数個の半導体素子と、
前記各半導体素子の前記バンプに対応する位置に設けられた電極端子を有する基板と、
前記半導体素子ごとに設けられ、前記各半導体素子の前記バンプと前記基板の前記電極端子とを電気的に接続した状態で前記各半導体素子を前記基板上に接着する各樹脂接着層と、を備え、
前記各半導体素子は、前記バンプが他の辺部よりも短い配列ピッチで設けられた辺部同士が隣接する配置で実装されている
ことを特徴とする電子回路実装構造体。
【請求項８】
前記半導体素子の少なくとも１個においては、前記バンプが他の辺部よりも短い配列ピッチで設けられた辺部の前記バンプにダミーバンプが含まれ、且つ前記ダミーバンプを含む前記バンプが２列以上で、かつ千鳥状に配置されており、
前記基板の前記電極端子は、前記ダミーバンプ以外の前記バンプに対応する位置に設けられている
ことを特徴とする請求項７記載の電子回路実装構造体。
【請求項９】
前記樹脂接着層は、その材料が絶縁性の熱硬化型樹脂または異方導電性樹脂からなることを特徴とする請求項５ないし８のいずれかに記載の電子回路実装構造体。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
上記目的を達成するために、本発明の電子回路実装構造体は、主面の周縁部を構成する各辺部にそれぞれ１列以上の配列構成で形成されたバンプを有し、前記各辺部のうちの少なくとも１つの所定の辺部に形成された前記バンプが、前記各辺部のうちの他の辺部に形成された前記バンプの列数よりも多い列数で設けられるか、あるいは前記他の辺部に形成された前記バンプの配列ピッチよりも短い配列ピッチで設けられた複数個の半導体素子と、前記各半導体素子の前記バンプに対応する位置に設けられた電極端子を有する基板と、前記半導体素子ごとに設けられ、前記各半導体素子の前記バンプと前記基板の前記電極端子とを電気的に接続した状態で前記各半導体素子を前記基板上に接着する各樹脂接着層と、を備える。さらに、前記各半導体素子の前記所定の辺部からの前記各樹脂接着層のはみ出し量が、前記他の辺部からのはみ出し量よりも小さく、その前記樹脂接着層のはみ出し量が小さい前記所定の辺部同士が隣接する配置で前記各半導体素子が実装されている。または、前記バンプが他の辺部よりも多い列数で、あるいは短い配列ピッチで設けられた辺部同士が隣接する配置で前記各半導体素子が実装されている。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正の内容】
【００２４】
また、本発明の電子回路実装構造体は、上記の電子回路実装構造体であって、前記半導体素子の少なくとも１個において、前記樹脂接着層のはみ出し量が小さい前記所定の辺部に形成された前記バンプか、または、前記バンプが他の辺部よりも多い列数で、あるいは短い配列ピッチで設けられた辺部の前記バンプにダミーバンプが含まれ、且つ前記ダミーバンプを含む前記バンプが２列以上で、かつ千鳥状に配置されており、前記基板の前記電極端子は、前記ダミーバンプ以外の前記バンプに対応する位置に設けられていることを特徴とする。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正の内容】
【００２６】
また、本発明の電子回路実装構造体は、上記の電子回路実装構造体であって、前記樹脂接着層は、その材料が絶縁性の熱硬化型樹脂または異方導電性樹脂からなることを特徴とする。