(57)【要約】【課題】スイッチ入力回路を極力少ない外付け部品により構成し且つ低耐圧プロセスを採用可能とする。【解決手段】イグニッションスイッチ３がオンすると、バッテリ２から抵抗２３を通してＭＯＳＦＥＴ３３に電流ＩD1が流れ、それに応じてＭＯＳＦＥＴ３４にも電流ＩD2が流れる。入力端子２２ａの電圧Ｖinは、ＭＯＳＦＥＴ３３のゲート・ソース間電圧ＶGSに制限される。ＭＯＳＦＥＴ３４のドレイン電圧ＶD2がシュミットインバータ３６の低レベルしきい値Ｖｎよりも低い場合、判定信号ＳIGがＨレベルになり、スイッチ入力回路２６はイグニッションスイッチ３がオンしたことを検出する。【選択図】図１
2008228266.tif 000002
【特許請求の範囲】
【請求項１】
第１、第２の電源線から電源電圧の供給を受けて動作する入力処理回路が形成された半導体集積回路装置であって、
前記入力処理回路は、
入力端子と前記第１、第２の電源線との間にそれぞれ接続された入力保護ダイオードと、
ゲートとドレインまたはベースとコレクタが前記入力端子に接続され、ソースまたはエミッタが前記第２の電源線に接続された第１のトランジスタと、
この第１のトランジスタとカレントミラー接続をなす第２のトランジスタと、
前記第１の電源線と前記第２のトランジスタとの間に接続され、前記第２のトランジスタに流れる電流を電圧に変換する電流−電圧変換回路と、
この電流−電圧変換回路の出力電圧のレベルに基づいて前記入力端子に与えられる信号の状態を判定する判定回路とを備えて構成されていることを特徴とする半導体集積回路装置。
【請求項２】
前記第１のトランジスタのゲート・ソース間またはベース・エミッタ間に電位固定用抵抗が接続されていることを特徴とする請求項１記載の半導体集積回路装置。
【請求項３】
前記電流−電圧変換回路は抵抗から構成されていることを特徴とする請求項１または２記載の半導体集積回路装置。
【請求項４】
前記判定回路はシュミット回路から構成されていることを特徴とする請求項１ないし３の何れかに記載の半導体集積回路装置。
【請求項５】
第１、第２の電源線から電源電圧の供給を受けて動作する入力処理回路が形成された半導体集積回路装置であって、
前記入力処理回路は、
入力端子と前記第１、第２の電源線との間にそれぞれ接続された入力保護ダイオードと、
ダイオード接続された１のまたは複数且つ直列のトランジスタから構成され、前記入力端子と前記第２の電源線との間に接続された第１のクランプ回路と、
この第１のクランプ回路と同一構成を備え、抵抗を介して前記第１の電源線と前記第２の電源線との間に接続された第２のクランプ回路と、
前記第１のクランプ回路に並列接続された抵抗から構成され、前記第１のクランプ回路の端子間電圧に応じた第１の電圧を出力する第１の抵抗回路と、
前記第２のクランプ回路に並列接続された抵抗から構成され、前記第２のクランプ回路の端子間電圧に応じた第２の電圧を出力する第２の抵抗回路と、
前記第１の電圧と前記第２の電圧との比較に基づいて前記入力端子に与えられる信号の状態を判定する判定回路とを備えて構成されていることを特徴とする半導体集積回路装置。
【請求項６】
前記第１、第２の抵抗回路は、それぞれ前記第１、第２のクランプ回路の端子間電圧を分圧して前記第１、第２の電圧を出力するように構成されていることを特徴とする請求項５記載の半導体集積回路装置。
【請求項７】
前記第２の抵抗回路を構成する複数の抵抗のうち少なくとも１つに対し、前記判定回路の判定結果に応じてオンオフするトランジスタが並列に接続されていることを特徴とする請求項６記載の半導体集積回路装置。
【請求項８】
第１、第２のクランプ回路は、ダイオード接続されたトランジスタに替えてダイオードから構成されていることを特徴とする請求項５ないし７の何れかに記載の半導体集積回路装置。
【請求項９】
スイッチ回路の開閉状態を検出するスイッチ入力回路であって、
請求項１ないし８の何れかに記載の半導体集積回路装置と、
前記スイッチ回路と前記半導体集積回路装置の入力処理回路に係る入力端子との間に接続された抵抗とから構成されていることを特徴とするスイッチ入力回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力処理回路が形成された半導体集積回路装置およびそれを用いたスイッチ入力回路に関する。
【背景技術】
【０００２】
特許文献１には、車両のイグニッションスイッチのオンオフ状態を検出するスイッチ入力回路が開示されている。図８は、これとほぼ同様の構成を持つスイッチ入力回路を示している。このスイッチ入力回路１は、基板上に形成されており、バッテリ２からイグニッションスイッチ３を介して入力されるバッテリ電圧ＶＢを制限するツェナーダイオード４、このバッテリ電圧ＶＢを分圧する抵抗５、６、抵抗６の両端電圧を入力するトランジスタ７、および入力処理回路８が形成されたＣＭＯＳＩＣ９から構成されている。入力処理回路８は、入力保護ダイオード１０、１１、プルアップ用の抵抗１２およびシュミットインバータ１３から構成されている。
【０００３】
また、図９に示すスイッチ入力回路１４は、上記スイッチ入力回路１におけるトランジスタ７をＭＯＳＦＥＴ１５に替え、入力保護ダイオード１０、１１により抵抗６の両端電圧を制限するように構成されている。そして、これら入力保護ダイオード１０、１１、抵抗６、ＭＯＳＦＥＴ１５を含む入力処理回路１６がＣＭＯＳＩＣ１７として形成されている。
【特許文献１】特開２００５−１４９０９２号公報（図１）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
これら図８、図９に示すスイッチ入力回路１、１４は、何れも使用最大電圧が５．５Ｖの低耐圧ＣＭＯＳプロセスにより製造されるＣＭＯＳＩＣ９、１７を用いて構成することができる。しかしながら、図８に示すスイッチ入力回路１は、ＣＭＯＳＩＣ９に対し外付けとなる部品点数が多い。このため、イグニッションスイッチ３以外にも多数のスイッチ（例えばドアスイッチ）のオンオフ状態を検出する機能を備える場合、部品コストが上昇するとともに基板面積が増大する。
【０００５】
また、図９に示すスイッチ入力回路１４は、外付け部品は少ないが、バッテリ２からイグニッションスイッチ３、抵抗５、入力保護ダイオード１０を介して制御用電源（例えばシリーズレギュレータ）に電流の回り込みが発生するため、制御用電源電圧Ｖccが持ち上がる。その結果、ＣＭＯＳＩＣ１７に形成されたセンサ入力回路１８において生成される判定基準電圧Ｖrefに変動が生じ、センサ１９から入力される信号のレベル判定を誤る虞が生じる。
【０００６】
本発明は上記事情に鑑みてなされたもので、その目的は、スイッチ入力回路を極力少ない外付け部品により構成でき且つ低耐圧ＣＭＯＳプロセスを採用可能な半導体集積回路装置およびそれを用いて構成されるスイッチ入力回路を提供することにある。
【課題を解決するための手段】
【０００７】
請求項１に記載した手段によれば、半導体集積回路装置は、入力処理回路に係る入力端子に電流制限回路（例えば抵抗）が接続された状態で用いられる。入力処理回路の処理対象であるスイッチ回路が閉じられて、外付けの抵抗を介して入力端子に電圧が印加されると、当該抵抗により制限された電流が入力端子を介して第１のトランジスタに流れる。
【０００８】
第１のトランジスタはゲートとドレインまたはベースとコレクタが接続された所謂ダイオード接続の回路形態とされているため、入力端子の電圧は第１のトランジスタのゲート・ソース間電圧またはベース・エミッタ間電圧で制限される。このため、第１、第２の電源線から供給される電源電圧＞（ゲート・ソース間電圧またはベース・エミッタ間電圧−入力保護ダイオードの順方向電圧）の関係がある限り、入力端子から入力保護ダイオードを介して第１の電源線に流れ込む回り込み電流は生じない。
【０００９】
第１のトランジスタに電流が流れると、カレントミラー接続をなす第２のトランジスタにも電流が流れる。これに対し、スイッチ回路が開かれた場合には、入力端子への電圧印加がないため、第１、第２のトランジスタには電流が流れない。第２のトランジスタに流れる電流は、第１の電源線と第２のトランジスタとの間に接続された電流−電圧変換回路により電圧に変換される。判定回路は、この電流−電圧変換回路の出力電圧のレベルに基づいて入力信号の状態すなわち入力処理回路の対象であるスイッチ回路の開閉状態を判定する。以上の作用は、スイッチ回路が閉じられることにより、外付けの抵抗を介して入力端子にグランド電圧が印加される場合も同様となる。
【００１０】
本手段によれば、半導体集積回路装置をスイッチ入力回路として用いる場合、外付け部品は電流制限回路（例えば抵抗）だけで済むため、コストおよび実装面積を低減することができる。また、第１、第２のトランジスタに外部電源或いはグランド電位の変動に起因する高い電圧がそのまま印加されることがないため、電源電圧に耐え得るだけの耐圧を持つ低耐圧プロセスを採用することができる。
【００１１】
請求項２に記載した手段によれば、第１のトランジスタのゲート・ソース間またはベース・エミッタ間に電位固定用抵抗が接続されているので、入力処理回路の対象であるスイッチ回路が開かれているときに、第１のトランジスタのゲート電位またはベース電位はソース電位またはエミッタ電位に固定され、第１、第２のトランジスタを確実にオフ状態に維持することができる。
【００１２】
請求項３に記載した手段によれば、電流−電圧変換回路は抵抗から構成されているので、第２のトランジスタに流れる電流に比例した電圧に変換することができる。
請求項４に記載した手段によれば、判定回路はシュミット回路から構成されているので、別途基準電圧とコンパレータを準備する必要がなく、レイアウト面積を低減できるとともに判定信号を安定して出力することができる。
【００１３】
請求項５に記載した手段によれば、半導体集積回路装置は、入力処理回路に係る入力端子に電流制限回路（例えば抵抗）が接続された状態で用いられる。入力処理回路の処理対象であるスイッチ回路が閉じられると、外付けの抵抗を介して、入力端子と第２の電源線との間に接続された第１のクランプ回路に電圧が印加される。
【００１４】
第１のクランプ回路は、ダイオード接続された１のまたは複数且つ直列のトランジスタから構成されているため、入力端子の電圧はこれらトランジスタのゲート・ソース間電圧またはベース・エミッタ間電圧で制限される。このため、第１、第２の電源線から供給される電源電圧＞（１または複数のゲート・ソース間電圧またはベース・エミッタ間電圧−入力保護ダイオードの順方向電圧）の関係がある限り、入力端子から入力保護ダイオードを介して第１の電源線に流れ込む回り込み電流は生じない。
【００１５】
一方、第１の電源線と第２の電源線との間には抵抗を介して第２のクランプ回路が接続されており、電源電圧に依存しない一定のクランプ電圧が生成される。第１、第２の抵抗回路は、それぞれ第１、第２のクランプ回路の端子間電圧に応じた第１の電圧（検出電圧）、第２の電圧（基準電圧）を出力する。第１、第２の電源線がそれぞれ高電位側、低電位側電源線の場合、スイッチ回路が閉じられると第１の電圧＞第２の電圧となり、スイッチ回路が開かれると第１の電圧＜第２の電圧となる。判定回路は、この第１の電圧と第２の電圧との比較に基づいて、入力信号の状態すなわち入力処理回路の対象であるスイッチ回路の開閉状態を判定する。
【００１６】
本手段によれば、半導体集積回路装置をスイッチ入力回路として用いる場合、外付け部品は電流制限回路（例えば抵抗）だけで済むため、コストおよび実装面積を低減することができる。また、第１、第２のトランジスタに外部電源或いはグランド電位の変動に起因する高い電圧がそのまま印加されることがないため、電源電圧に耐え得るだけの耐圧を持つ低耐圧プロセスを採用することができる。また、第１のクランプ回路と第２のクランプ回路は、同一構成すなわちダイオード接続された同特性のトランジスタが同数だけ直列接続された構成を備えているので、車載機器など温度変動が大きい環境下であっても、スイッチ回路の開閉状態と第１、第２の電圧の大小関係との対応がずれることがない。
【００１７】
請求項６に記載した手段によれば、第１、第２の抵抗回路をそれぞれ適当な分圧比を持つ分圧回路とすることができる。これにより、第１、第２のクランプ回路の端子間電圧を分圧して、同じ温度特性を持ち且つ適切な判定レベルを形成する第１、第２の電圧を得ることができる。
【００１８】
請求項７に記載した手段によれば、判定回路の判定結果に応じて、第２の抵抗回路を構成する複数の抵抗のうち少なくとも１つがトランジスタにより短絡されるので、判定回路にヒステリシス特性が付加される。
【００１９】
請求項８に記載した手段によれば、第１、第２のクランプ回路は、ダイオード接続されたトランジスタに替えてダイオードから構成される。
請求項９に記載した手段によれば、スイッチ回路と上記半導体集積回路装置の入力処理回路に係る入力端子との間に抵抗を接続することにより、スイッチ回路の開閉状態を検出するスイッチ入力回路を構成できるので、スイッチ入力回路を極力少ない外付け部品により構成できるとともに、低耐圧プロセスからなる半導体集積回路装置を採用できる。
【発明を実施するための最良の形態】
【００２０】
（第１の実施形態）
以下、本発明を車両のイグニッションスイッチの入力回路に適用した第１の実施形態について図１を参照しながら説明する。
図１は、例えば車両に設けられたエアコンのブロアモータ（以下、モータと称す）の制御システムを示しており、従来回路を示す図８、図９と同一部分には同一符号を付している。基板上に形成された制御回路２１は、ＣＭＯＳプロセスにより製造されたＩＣ２２（半導体集積回路装置）と、イグニッションスイッチ３とＩＣ２２の入力端子２２ａとの間に外付けされた抵抗２３とから構成されている。
【００２１】
ＩＣ２２には入力処理回路２４とモータ制御回路２５とが形成されており、このうち入力処理回路２４と上記抵抗２３とによりスイッチ入力回路２６が構成されている。スイッチ入力回路２６は、イグニッションスイッチ３の開閉状態を判定して、その判定信号ＳIGをモータ制御回路２５に出力するようになっている。モータ制御回路２５は、この判定信号ＳIGをはじめ図示しない種々の入力信号に基づいて、ＩＣ２２の出力端子２２ｃ、駆動回路２７を介してモータ２８を制御するようになっている。
【００２２】
ＩＣ２２は、電源端子２２ｂを介して電源回路（図示せず）から電源電圧Ｖcc（一例として５Ｖ）の供給を受けて動作するようになっている。入力処理回路２４は、入力端子２２ａと電源線２９、３０（第１、第２の電源線に相当）との間にそれぞれ接続された入力保護ダイオード３１、３２、電源線３０に対しソースが接地されカレントミラー回路を構成するＮチャネル型ＭＯＳＦＥＴ３３、３４（第１、第２のトランジスタに相当）、電源線２９とＭＯＳＦＥＴ３４のドレインとの間に接続された抵抗３５（電流−電圧変換回路に相当）、ＭＯＳＦＥＴ３４のドレイン電圧を入力し判定信号ＳIGを出力するシュミットインバータ３６（判定回路に相当）、およびＭＯＳＦＥＴ３３のゲート・ソース間に接続された高抵抗を持つ電位固定用の抵抗３７から構成されている。ＭＯＳＦＥＴ３３のゲートとドレインは、ＩＣ２２の入力端子２２ａに接続されている。
【００２３】
次に、スイッチ入力回路２６の動作を説明する。
イグニッションスイッチ３がオンすると、バッテリ２から入力保護用の抵抗２３を通してＭＯＳＦＥＴ３３に電流ＩD1が流れ、ＭＯＳＦＥＴ３４には、ＭＯＳＦＥＴ３３と３４のトランジスタサイズ（Ｗ／Ｌ）の比で決まる電流ＩD2が流れる。このとき、入力端子２２ａの電圧Ｖinは、ダイオード接続されたＭＯＳＦＥＴ３３のゲート・ソース間電圧ＶGSに制限される。
【００２４】
電源電圧Ｖccを供給する図示しない電源回路がシリーズレギュレータである場合、入力端子２２ａから入力保護ダイオード３１、電源線２９を介して電源回路に電流が流れ込むと、電源電圧Ｖccが上昇する虞がある。そこで、電源回路への電流の流れ込みを防止するため、以下の（１）式の関係を満たすことが好ましい。ここで、Ｖｆは入力保護ダイオード３１の順方向電圧である。
Ｖcc＞（ＶGS−Ｖｆ）      …（１）
【００２５】
抵抗３５の抵抗値をＲ35とすると、ＭＯＳＦＥＴ３４のドレイン電圧ＶD2は次の（２）式となる。
ＶD2＝Ｖcc−ＩD2・Ｒ35      …（２）
この電圧ＶD2がシュミットインバータ３６の低レベルしきい値Ｖｎ（出力がＬレベルからＨレベルに変化する際のしきい値）よりも低い場合、判定信号ＳIGがＬレベルからＨレベルになり、スイッチ入力回路２６はイグニッションスイッチ３がオンしたことを検出する。
【００２６】
一方、イグニッションスイッチ３がオフすると、抵抗３７による電位固定作用により、ＭＯＳＦＥＴ３３のドレイン電圧ＶD1（＝Ｖin）およびゲート電圧が０Ｖになる。これによりＭＯＳＦＥＴ３３、３４はオフし、ＭＯＳＦＥＴ３４のドレイン電圧ＶD2はＶccに等しくなる。この電圧ＶD2（＝Ｖcc）はシュミットインバータ３６の高レベルしきい値Ｖｐ（出力がＨレベルからＬレベルに変化する際のしきい値）よりも高いので、判定信号ＳIGがＨレベルからＬレベルになり、スイッチ入力回路２６はイグニッションスイッチ３がオフしたことを検出する。この状態ではＭＯＳＦＥＴ３４がオフしているので、入力処理回路２４の消費電流は０になる。
【００２７】
次に、回路定数の具体的な設定手順の一例について説明する。
はじめに、静電気耐量に基づいて入力保護用の抵抗２３の抵抗値Ｒ23（一例として５６ｋΩ）を決定するとともに、所望のゲート・ソース間電圧ＶGS（一例として１．１５Ｖ）を得るために必要なＭＯＳＦＥＴ３３、３４のサイズ（Ｗ／Ｌ）を決定する。
【００２８】
続いて、イグニッションスイッチ３がオンしている状態でバッテリ電圧ＶＢが０Ｖから上昇した場合に、当該オン状態を確実に検出可能なバッテリ電圧ＶＢのしきい値をＶB1（一例として３．０Ｖ）とし、バッテリ電圧ＶＢが低下した場合に、（実際にはオン状態ではあるが）オフ状態として確実に検出することが可能なバッテリ電圧ＶＢのしきい値をＶB2（一例として２．５Ｖ）とする。すなわち、スイッチ入力回路２６は、イグニッションスイッチ３がオンしている状態でバッテリ電圧ＶＢがＶB2以下に低下すると判定信号ＳIGをＬレベルにし、モータ制御回路２５は、それに応じてモータ２８を停止する。
【００２９】
バッテリ電圧ＶＢが上記しきい値ＶB1のとき、ＭＯＳＦＥＴ３３のドレイン電流ＩD1は次の（３）式となる。
ＩD1＝（ＶB1−ＶGS）／Ｒ23      …（３）
ＭＯＳＦＥＴ３３、３４のミラー比を１：１とすると、抵抗３５の抵抗値Ｒ35は、次の（４）式を満たすように設定する必要がある。Ｖｎは、上述の通りシュミットインバータ３６の低レベルしきい値である。（４)式に（３）式を代入すると（５）式が得られる。
Ｒ35＞（Ｖcc−Ｖｎ）／ＩD1      …（４）
Ｒ35＞（Ｖcc−Ｖｎ）／（ＶB1−ＶGS）・Ｒ23      …（５）
【００３０】
続いて、シュミットインバータ３６の高レベルしきい値Ｖｐを決定する。バッテリ電圧ＶＢが上記しきい値ＶB2のとき、ＭＯＳＦＥＴ３３のドレイン電流ＩD1は次の（６）式となる。
ＩD1＝（ＶB2−ＶGS）／Ｒ23      …（６）
【００３１】
このとき、ＭＯＳＦＥＴ３４のドレイン電圧ＶD2（シュミットインバータ３６の入力電圧）は（７）式となる。
ＶD2＝Ｖcc−ＩD1・Ｒ35＝Ｖcc−（ＶB2−ＶGS）・Ｒ35／Ｒ23      …（７）
【００３２】
従って、シュミットインバータ３６の高レベルしきい値Ｖｐは、（８）式のように決定すればよい。
Ｖｐ＝Ｖcc−（ＶB2−ＶGS）・Ｒ35／Ｒ23      …（８）
【００３３】
以上説明したように、本実施形態のスイッチ入力回路２６は、入力処理回路２４が形成されたＩＣ２２を備え、そのＩＣ２２の入力端子２２ａとイグニッションスイッチ３との間に抵抗２３を外付けするだけで構成可能であるので、コストおよび実装面積（基板面積）を低減することができる。
【００３４】
ＩＣ２２に形成された入力処理回路２４は、入力保護ダイオード３１、３２、カレントミラー接続をなすＭＯＳＦＥＴ３３、３４、電流−電圧変換回路としての抵抗３５、判定回路としてのシュミットインバータ３６を備えている。この構成により、入力端子２２ａの電圧ＶinはＭＯＳＦＥＴ３３、３４のゲート・ソース間電圧ＶGSに制限される。従って、抵抗値Ｒ23およびＭＯＳＦＥＴ３３のトランジスタサイズを調整することにより、ロードダンプ等によりバッテリ電圧ＶＢがたとえ４０Ｖまで上昇した場合でも電圧Ｖinを２Ｖ以下に抑えることができ、ＣＭＯＳプロセスで形成したゲート酸化膜の信頼性を維持することができる。また、ＩＣ２２には電源電圧Ｖccに耐え得るだけの耐圧を持つ低耐圧ＣＭＯＳプロセスを採用できる。さらに、オンオフ判定レベルは、ＭＯＳＦＥＴ３３、３４のトランジスタサイズ（Ｗ／Ｌ）の比および抵抗値Ｒ35の簡単な調整で設定できる利点もある。
【００３５】
ＭＯＳＦＥＴ３３のゲート・ソース間に電位固定用の抵抗３７が接続されているので、イグニッションスイッチ３がオフしているときにＭＯＳＦＥＴ３３のゲート電位がソース電位（グランド電位）に固定され、ＭＯＳＦＥＴ３３、３４を確実にオフ状態に維持することができる。また、電源線２９とＭＯＳＦＥＴ３４との間の電流−電圧変換回路に抵抗３５を採用したので、イグニッションスイッチ３がオンしているときに、バッテリ電圧ＶＢとシュミットインバータ３６の入力電圧とが線形の関係を持ち、回路定数の設計がし易いという利点がある。さらに、判定回路としてシュミットインバータ３６を採用したので、例えば基準電圧とコンパレータを準備する必要がなく、ＩＣ２２のレイアウト面積を低減できるとともに判定信号ＳIGを安定して出力することができる。
【００３６】
（第２の実施形態）
次に、本発明の第２の実施形態について図２を参照しながら説明する。
図２は、図１と同様に車両に設けられたエアコンのブロアモータの制御システムを示しており、図１と同一部分には同一符号を付している。入力保護ダイオード３１、３２は、ＭＯＳＦＥＴのゲート・ソース間が接続された実際の構造により表している。
【００３７】
制御回路３８は、スイッチ３９の開閉状態を検出してモータ２８を制御するもので、ＣＭＯＳプロセスにより製造されたＩＣ４０と、このＩＣ４０に外付けされた抵抗２３とから構成されている。ＩＣ４０は、電源端子４０ｂを介して電源回路から電源電圧Ｖccの供給を受けて動作するようになっている。ＩＣ４０には入力処理回路４１とモータ制御回路２５とが形成されており、このうち入力処理回路４１と抵抗２３とによりスイッチ入力回路４２が構成されている。
【００３８】
入力処理回路４１は、上述した入力処理回路２４において電源線２９と３０とを入れ替えるとともに、入力保護ダイオード３１、３２の向きを逆にし、ＭＯＳＦＥＴをＮチャネル型からＰチャネル型に変更した構成をなしている。すなわち、入力処理回路４１は、入力保護ダイオード３１、３２、電源線２９（第２の電源線に相当）に対しソースが接地されカレントミラー回路を構成するＰチャネル型ＭＯＳＦＥＴ４３、４４（第１、第２のトランジスタに相当）、ＭＯＳＦＥＴ４４のドレインと電源線３０（第１の電源線に相当）との間に接続された抵抗４５（電流−電圧変換回路に相当）、シュミットインバータ３６、およびＭＯＳＦＥＴ４３のゲート・ソース間に接続された高抵抗を持つ電位固定用の抵抗４６から構成されている。
【００３９】
上記構成を持つスイッチ入力回路４２の動作は、スイッチ入力回路２６の動作と同様となる。すなわち、スイッチ３９がオンすると、電源線２９からＭＯＳＦＥＴ４３、抵抗２３を通して電流ＩD1が流れ、ＭＯＳＦＥＴ４４にはミラー比で決まる電流ＩD2が流れる。ＭＯＳＦＥＴ４４のドレイン電圧ＶD2がシュミットインバータ３６の高レベルしきい値Ｖｐよりも高くなると、判定信号ＳIGがＨレベルからＬレベルになり、スイッチ入力回路４２はスイッチ３９がオンしたことを検出する。一方、スイッチ３９がオフすると、電圧ＶD2はシュミットインバータ３６の低レベルしきい値Ｖｎよりも低くなるので、判定信号ＳIGがＬレベルからＨレベルになり、スイッチ入力回路４２はスイッチ３９がオフしたことを検出する。
【００４０】
本実施形態では、スイッチ３９の一端が車体（ボディ）にアースされている。電子負荷が変動すると、この車体アース３０ｂとＩＣ４０の電源線３０（制御アース）との間に最大で２Ｖ程度の電位差が発生する場合がある。車体アース３０ｂが電源線３０に対しダイオードの順方向電圧Ｖｆ以上低下すると、電源線３０から入力保護ダイオード３２、抵抗２３を通して車体アース３０ｂに電流が流れることが懸念されるが、ＭＯＳＦＥＴ４３がオンするので入力端子４０ａの電圧ＶinはＶcc−ＶGSに制限される。この入力保護ダイオード３２を通した電流を防止するため、以下の（９）式を満たすことが好ましい。
（Ｖcc−ＶGS）＞−Ｖｆ      …（９）
以上説明した本実施形態によっても、第１の実施形態と同様の作用および効果が得られる。
【００４１】
（第３の実施形態）
次に、本発明を車両のイグニッションスイッチの入力回路に適用した第３の実施形態について図３ないし図５を参照しながら説明する。
【００４２】
図３はモータの制御システムを示しており、図１と同一部分には同一符号を付すとともにその説明を省略する。基板上に形成された制御回路５１は、ＣＭＯＳプロセスにより製造されたＩＣ５２（半導体集積回路装置）と、イグニッションスイッチ３とＩＣ５２の入力端子５２ａとの間に外付けされた抵抗２３とから構成されている。ＩＣ５２には入力処理回路５３とモータ制御回路２５とが形成されており、このうち入力処理回路５３と上記抵抗２３とによりスイッチ入力回路５４が構成されている。スイッチ入力回路５４は、イグニッションスイッチ３の開閉状態を判定して、その判定信号ＳIGをモータ制御回路２５に出力する。
【００４３】
ＩＣ５２は、電源端子５２ｂを介して電源電圧Ｖcc（５Ｖ）の供給を受けて動作するようになっている。入力処理回路５３は、既述した入力保護ダイオード３１、３２を備えている。入力端子５２ａと電源線３０との間には、ダイオード接続された２つの直列のＮチャネル型ＭＯＳＦＥＴ５５、５６からなるクランプ回路５７（第１のクランプ回路に相当）が接続されている。このクランプ回路５７には、直列の抵抗５８、５９からなる抵抗回路６０（第１の抵抗回路に相当）が並列に接続されている。この抵抗回路６０は、クランプ回路５７の端子間電圧を分圧した第１の電圧Ｖ１（検出電圧）を出力する。
【００４４】
一方、電源線２９と３０との間には、抵抗６１を介して、ダイオード接続された２つの直列のＮチャネル型ＭＯＳＦＥＴ６２、６３からなるクランプ回路６４（第２のクランプ回路に相当）が接続されている。このクランプ回路６４には、直列の抵抗６５、６６からなる抵抗回路６７（第２の抵抗回路に相当）が並列に接続されている。この抵抗回路６７は、クランプ回路６４の端子間電圧を分圧した第２の電圧Ｖ２（基準電圧）を出力する。
【００４５】
ここで、ＭＯＳＦＥＴ５５、５６、６２、６３は、全て同サイズに形成されており同特性を有している。また、抵抗５８、５９、６５、６６の抵抗値をそれぞれＲ１、Ｒ２、Ｒ３、Ｒ４とすると、以下の（10）式〜（12）式の関係を有している。さらに、Ｖ１＝Ｖ２のときにＭＯＳＦＥＴ５５、５６に流れる電流とＭＯＳＦＥＴ６２、６３に流れる電流とが等しくなるように抵抗値Ｒ１、Ｒ２、Ｒ３、Ｒ４を決めるとよい。
【００４６】
Ｒ１：Ｒ２＝０．５：１０    …（10）
Ｒ３：Ｒ４＝１：９．５      …（11）
Ｒ１＋Ｒ２＝Ｒ３＋Ｒ４      …（12）
コンパレータ６８（判定回路に相当）は、非反転入力端子、反転入力端子にそれぞれ入力される上記第１、第２の電圧Ｖ１、Ｖ２を比較して判定信号ＳIGを出力するようになっている。なお、抵抗５８、６５は、静電気に対してコンパレータ６８を保護するように作用する。
【００４７】
次に、図４および図５も参照しながらスイッチ入力回路５４の動作を説明する。
電源線２９、３０間に一定の電源電圧Ｖcc（５Ｖ）が供給されている場合、クランプ回路６４の端子間電圧は、ダイオード接続されたＭＯＳＦＥＴ６２、６３のゲート・ソース間電圧２・ＶGSとなり、一定温度の下で抵抗回路６７の出力電圧Ｖ２は（13）式のように一定になる。
Ｖ２＝２・ＶGS・Ｒ４／（Ｒ３＋Ｒ４）＝１．８１・ＶGS      …（13）
【００４８】
図４は、イグニッションスイッチ３が閉じた状態でバッテリ電圧ＶＢが時間とともに上昇する場合の電圧波形を示している。ただし、波形を見易く表示するため、各波形の値は上記（10）式、（11）式を正確に反映していない。バッテリ電圧ＶＢがＭＯＳＦＥＴ５５、５６のゲート・ソース間電圧２・ＶGSよりも低い場合、入力端子５２ａの電圧Ｖinおよび抵抗回路６０の出力電圧Ｖ１はともにバッテリ電圧ＶＢに比例して増加する。そして、電圧Ｖinが２・ＶGSに達するとＭＯＳＦＥＴ５５、５６がオンとなり、電圧Ｖinは２・ＶGSにクランプされる。このときの電圧Ｖ１は（14）式のように一定値になる。
Ｖ１＝２・ＶGS・Ｒ２／（Ｒ１＋Ｒ２）＝１．９０５・ＶGS      …（14）
【００４９】
（13）式および（14）式から分かるように、バッテリ電圧ＶＢが上昇して電圧クランプ状態となるまでの間に、判定信号ＳIGはＬレベルからＨレベルに変化する。従って、バッテリ電圧ＶＢが特に低い場合を除き、イグニッションスイッチ３が閉じた状態では電圧クランプ状態となり、判定信号ＳIGがＨレベルとなってスイッチ入力回路５４はイグニッションスイッチ３がオンしたことを検出する。一方、スイッチ３が開いた状態では判定信号ＳIGがＬレベルとなり、スイッチ入力回路５４はイグニッションスイッチ３がオフしたことを検出する。
【００５０】
電源電圧Ｖccを供給する図示しない電源回路がシリーズレギュレータである場合、入力端子５２ａから入力保護ダイオード３１、電源線２９を介して電源回路に電流が流れ込むと、電源電圧Ｖccが上昇する虞がある。そこで、電源回路への電流の流れ込みを防止するため、以下の（15）式の関係を満たすことが好ましい。
Ｖcc＞（２・ＶGS−Ｖｆ）      …（15）
【００５１】
図５は、クランプ回路５７の入出力特性を示している。５６ｋΩの抵抗２３とクランプ回路５７との直列回路（抵抗回路６０は未接続）において、バッテリ電圧ＶＢに対するクランプ回路５７の端子間電圧を−４０℃、２７℃、１５０℃についてシミュレーションして求めたものである。クランプ回路５７の端子間電圧は、バッテリ電圧ＶＢが５Ｖから４０Ｖまで変化するのに伴って増加する他、温度変動によっても最大で１０％程度変化することが分かる。
【００５２】
基準の電圧Ｖ２を生成するためにバンドギャップリファレンスを用いると、回路規模が大きくなりレイアウト面積が増大するとともに、却って温度変動に対する誤判定が生じ易くなる。そこで、本実施形態ではクランプ回路５７と同一構成を持つクランプ回路６４を用いて基準の電圧Ｖ２を生成している。その結果、基準電圧生成のための回路規模が小さくなるとともに、検出電圧Ｖ１と基準電圧Ｖ２とが温度変動に対し同様の変化特性を持つようになり、温度変動による誤判定を確実に防止することができる。
【００５３】
以上説明したように、本実施形態のスイッチ入力回路５４は、入力処理回路５３が形成されたＩＣ５２を備え、そのＩＣ５２の入力端子５２ａとイグニッションスイッチ３との間に抵抗２３を外付けするだけで構成可能であるので、コストおよび実装面積（基板面積）を低減することができる。
【００５４】
ダイオード接続された２つのＭＯＳＦＥＴ５５、５６からなるクランプ回路５７は、そのトランジスタサイズ（Ｗ／Ｌ）を調整することにより、ロードダンプ等によりバッテリ電圧ＶＢが４０Ｖまで上昇した場合でも端子電圧Ｖinを２・ＶGS（最大で４．７Ｖ）以下に抑えることができる（図５参照）。これにより、電源電圧Ｖcc（５Ｖ）に耐え得るだけの耐圧を持つ低耐圧ＣＭＯＳプロセスを採用してＩＣ５２を製造することができる。
【００５５】
また、車両に搭載されたバッテリ２の電位は、他に接続された車載機器による負荷駆動等により大きく変動し、バッテリ２のグランド電位と制御回路５１のグランド電位との間に最大で２Ｖ程度の電位差が生じることがある。クランプ回路５７は、ＭＯＳＦＥＴ５５、５６の２段構成を採用することで少なくとも２Ｖ以上の判定しきい値を持つため、電位変動による誤判定も防止できる。
【００５６】
クランプ回路６４を用いて定電圧化した基準の電圧Ｖ２を生成しているので、電源電圧Ｖccが上昇した際にオン状態にあるイグニッションスイッチ３をオフ状態と誤判定することがない。さらに、外部入力電圧をクランプする第１のクランプ回路５７と、基準電圧を生成する第２のクランプ回路６４は、同一構成すなわちダイオード接続された同特性のＭＯＳＦＥＴが同数だけ直列接続された構成を備えているので、車両など温度変動が大きい環境下であっても、スイッチ回路３の正確な開閉判定が可能となる。
【００５７】
クランプ回路５７、６４にはそれぞれ並列に抵抗回路６０、６７を設けたので、抵抗回路６０、６７の分圧比を設定することで、所望の判定しきい値を容易に得ることができる。また、ＭＯＳＦＥＴ５５、５６のターンオフ時間を短縮でき、オフ時においてゲート電位を確実にグランド電位に固定することができる。
【００５８】
（第４の実施形態）
次に、本発明の第４の実施形態について図６および図７を参照しながら説明する。
図６は、図１相当図であって図１、図３と同一部分には同一符号を付している。制御回路７１は、ＣＭＯＳプロセスにより製造され且つ端子７２ａ〜７２ｃを備えたＩＣ７２を有している。ＩＣ７２には入力処理回路７３が形成されており、この入力処理回路７３と抵抗２３とによりスイッチ入力回路７４が構成されている。
【００５９】
このスイッチ入力回路７４は、図３に示したスイッチ入力回路５４にヒステリシス特性を付加したものである。すなわち、第２のクランプ回路６４には、直列の抵抗６５、６６、７５からなる抵抗回路７６（第２の抵抗回路に相当）が並列に接続されている。抵抗６５と６６の接続ノードから、クランプ回路６４の端子間電圧を分圧した第２の電圧Ｖ２が出力されている。抵抗７５にはＮチャネル型ＭＯＳＦＥＴ７７が並列に接続されており、このＭＯＳＦＥＴ７７のゲートには判定信号ＳIGが与えられる。
【００６０】
図７は、イグニッションスイッチ３が閉じた状態でバッテリ電圧ＶＢが時間とともに上昇及び下降する場合の電圧波形を示している。判定信号ＳIGがＬレベルのときにはＭＯＳＦＥＴ７７がオフするため基準電圧Ｖ２が高くなり、判定信号ＳIGがＨレベルのときにはＭＯＳＦＥＴ７７がオンするため基準電圧Ｖ２が低くなる。これにより、イグニッションスイッチ３の開閉に伴う判定しきい値付近における判定信号ＳIGの無用な反転動作を防止する。
【００６１】
（その他の実施形態）
なお、本発明は上記し且つ図面に示す各実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
第１、第２の実施形態において、電流−電圧変換回路は抵抗に限られず、例えばトランジスタを用いた能動回路であってもよい。また、判定回路はシュミットインバータに限られず、シュミット回路、インバータ、バッファ、基準電圧生成回路とコンパレータなどで構成してもよい。電位固定用の抵抗３７、４６は必要に応じて設ければよい。ＭＯＳＦＥＴ３３、３４、４３、４４に替えてバイポーラトランジスタを用いてもよい。
【００６２】
スイッチ入力回路が開閉状態を検出する対象のスイッチは、イグニッションスイッチ３、エアコンのブロアモータを駆動するスイッチ３９に限られず、例えばドアスイッチなどであってもよい。
第３、第４の実施形態において、第１、第２のクランプ回路は、ダイオード接続された１または３以上の直列のＭＯＳＦＥＴから構成してもよい。また、クランプ回路５７、６４のＭＯＳＦＥＴ５５、５６、６２、６３に替えて、ダイオードやダイオード接続されたバイポーラトランジスタを用いてもよい。
【図面の簡単な説明】
【００６３】
【図１】本発明の第１の実施形態であるモータ制御システムを示す図
【図２】本発明の第２の実施形態を示す図１相当図
【図３】本発明の第３の実施形態を示す図１相当図
【図４】各部の電圧波形図
【図５】クランプ回路の入出力特性を示す図
【図６】本発明の第４の実施形態を示す図１相当図
【図７】図４相当図
【図８】第１の従来技術を示すスイッチ入力回路の構成図
【図９】第２の従来技術を示す図８相当図
【符号の説明】
【００６４】
３はイグニッションスイッチ（スイッチ回路）、２２、４０、５２、７２はＩＣ（半導体集積回路装置）、２４、４１、５３、７３は入力処理回路、２６、４２、５４、７４はスイッチ入力回路、２９、３０は電源線（第１、第２の電源線／第２、第１の電源線）、３１、３２は入力保護ダイオード、３３、３４はＭＯＳＦＥＴ（第１、第２のトランジスタ）、３５、４５は抵抗（電流−電圧変換回路）、３６はシュミットインバータ（判定回路、シュミット回路）、３７、４６は抵抗（電位固定用抵抗）、３９はスイッチ（スイッチ回路）、４３、４４はＭＯＳＦＥＴ（第１、第２のトランジスタ）、５７はクランプ回路（第１のクランプ回路）、６０は抵抗回路（第１の抵抗回路）、６４はクランプ回路（第２のクランプ回路）、６７、７６は抵抗回路（第２の抵抗回路）、６８はコンパレータ（判定回路）、７７はＭＯＳＦＥＴ（トランジスタ）である。
【図１】
2008228266.tif 000003
【図２】
2008228266.tif 000004
【図３】
2008228266.tif 000005
【図４】
2008228266.tif 000006
【図５】
2008228266.tif 000007
【図６】
2008228266.tif 000008
【図７】
2008228266.tif 000009
【図８】
2008228266.tif 000010
【図９】
2008228266.tif 000011