(57)【要約】【課題】特別な検査回路や検査素子を付加することなく、フライングプローブ検査機又はムービングプローブ検査機を用いて高速にかつ簡便にオープン／ショート検査を実施することができる配線基板及びその製造方法を提供する。【解決手段】配線基板１Ａは、異なる電源が供給される第１の電源端子２０、２２、第２の電源端子２１、２３及び被検査端子２４を表面上に有し、配線基板１Ｂに利用される有効領域１０と、有効領域１０に一体化されかつその周囲の一部に配設され、配線基板１Ｂに利用されない非有効領域１１とを備え、第１の電源端子２０、２２に一端が接続され、他端が非有効領域１１の表面上を引き回して第２の電源端子２１、２３に接続された導電性を有する検査パターン１５、１６を更に備える。【選択図】図１
2008135623.tif 000002
【特許請求の範囲】
【請求項１】
第１の電源が供給される第１の電源端子、前記第１の電源に対して電源レベルが異なる第２の電源が供給される第２の電源端子及び被検査端子を表面上に有し、配線基板に利用される有効領域と、
前記有効領域に一体化されかつその周囲の一部に配設され、前記配線基板に利用されない非有効領域と、を備え、
前記第１の電源端子に一端が接続され、他端が前記非有効領域の表面上を引き回して前記第２の電源端子に接続された導電性を有する検査パターンを更に備えたことを特徴する配線基板。
【請求項２】
前記第１の電源端子、前記第２の電源端子、前記被検査端子のいずれかに接続され、前記有効領域内において配置された配線を更に備え、前記検査パターンは前記配線と同一導電層において同一導電性材料により構成されることを特徴とする請求項１に記載の配線基板。
【請求項３】
前記有効領域と前記非有効領域との境界領域は、前記非有効領域を取り除きかつ前記検査パターンを断線する、又は溝を形成し前記検査パターンを断線する加工ラインであることを特徴とする請求項１又は請求項２に記載の配線基板。
【請求項４】
前記有効領域内において、複数層の配線が配設され、半導体素子が埋設されていることを特徴とする請求項１乃至請求項３のいずれかに記載の配線基板。
【請求項５】
第１の電源が供給される第１の電源端子、前記第１の電源に対して電源レベルが異なる第２の電源が供給される第２の電源端子及び被検査端子を表面上に有し、配線基板に利用される有効領域と、前記有効領域に一体化されかつその周囲の一部に配設され、前記配線基板に利用されない非有効領域と、を備え、前記第１の電源端子に一端が接続され、他端が前記非有効領域の表面上を引き回して前記第２の電源端子に接続された導電性を有する検査パターンを備えた配線基板を製作する工程と、
前記配線基板の有効領域内において、前記第１の電源端子、前記第２の電源端子、前記被検査端子にそれぞれ電気的に接続された半導体素子を実装する工程と、
前記検査パターン、前記被検査端子のそれぞれに検査プローブを当接し、前記第１の電源端子と前記被検査端子との間及び前記第２の電源端子と前記被検査端子との間において前記半導体素子の電気的検査を行う工程と、
前記検査パターンを断線する工程と、
を備えたことを特徴とする配線基板の製造方法。
【請求項６】
前記検査パターンを断線する工程は、前記非有効領域を取り除く工程、又は前記有効領域と非有効領域との境界領域に溝を形成する工程と同時に行われることを特徴とする請求項５に記載の配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線基板及びその製造方法に関し、特に実装される半導体素子の電気的検査に有効な配線基板及び半導体素子の電気的検査工程を含む配線基板の製造方法に関する。
【背景技術】
【０００２】
下記特許文献１及び特許文献２には、多層プリント配線基板の内層にＩＣチップを埋め込む実装技術が開示されている。プリント配線基板の表面にＩＣチップを実装する場合に比べて、内層にＩＣチップが埋め込まれた多層プリント配線基板においては、内層だけでなく表面に受動素子を含めた素子を実装することができるので、実装面積を増加することができ、小型化を実現することができる。また、素子を３次元実装することができるので、表面に引き回される配線長に比べて、上下素子間を接続する配線長を短くすることができる。このように構成される多層プリント配線基板においては、配線に付加される寄生抵抗や寄生容量を減少することができるので、高周波デバイスへの応用が期待されている。
【０００３】
埋め込まれたＩＣチップの外部端子（ボンディングパッド）は多層プリント配線基板の内部端子に電気的に接続されている。内部端子には多層プリント配線基板に配設された配線に接続されている。ＩＣチップと多層プリント配線基板との間の接続方法には、ビアによる接続方法等が使用されている。
【０００４】
多層プリント配線基板の製造過程においては、多層プリント配線基板にＩＣチップを実装した後、電気的検査が実施されている。電気的検査には、多層プリント配線基板とＩＣチップとの間の接続不良の検査、静電気や機械的ストレスを原因とするＩＣチップの内部回路の破壊検査等が含まれる。電気的検査の簡便な方法としては、ＩＣチップの内部回路に備えたダイオード特性を測定する方法がある。ＩＣチップの内部回路において、クロック信号、制御信号、データ信号等の信号の入力用、出力用若しくは入出力用外部端子とインターフェイスとの間には、一部の特殊な場合を除き、静電気破壊を防止する保護回路が挿入されている。
【０００５】
図６に示すＩＣチップ１００においては、信号の入力用、出力用若しくは入出力用外部端子１１０とインターフェイス１３０との間に保護回路１２０が挿入されている。保護回路１２０は、外部端子１１０−インターフェイス１３０間の信号ラインと電源１２１との間に外部端子１１０から見て順方向に挿入された保護ダイオード１２５と、信号ラインとグランド１２２との間に外部端子１１０から見て逆方向に挿入された保護ダイオード１２６とを備えている。この保護回路１２０の保護ダイオード１２５、１２６のそれぞれのダイオード特性を測定することにより、外部端子１１０と多層プリント配線基板の内部端子（図示しない。）との間が正常に接続されているか否かを検出することができる。また、静電気破壊や機械的ストレス等に起因した接続不良が発生しているか否かを検出することができる。このような電気的検査はオープン／ショート検査と呼ばれる。
【０００６】
以下、オープン／ショート検査方法について説明する。図６に示すＩＣチップ１００において、オープン／ショート検査は、まずグランド１２２と同電位が印加されるプリント配線基板のグランド用外部端子（図示しない。）と、ＩＣチップ１００の外部端子１１０に接続されたプリント配線基板の信号用外部端子（図示しない。）とのそれぞれに検査用プローブ（測定用針）を接触させる。この後、グランド用外部端子から信号用外部端子に電流を流し、双方の外部端子間の電圧−電流特性を取得することができる。
【０００７】
図７は理想的なダイオード素子１２６の電圧−電流特性を示す。信号配線経路並びに電源配線経路の接続が正常であればこのような特性が得られる。そこで、オープン／ショート検査は、予め試験電流ＩFを決めておき、そのときの電圧が設定値電圧ＶFに比べて大きければ接続不良（オープン不良）であると判断する。逆に、オープン／ショート検査は、設定値電圧ＶFに比べて小さければ、信号配線経路と電源配線経路（グランド経路）との間がショートしている（ショート不良）と予想することができ、静電気破壊又は機械的ストレス等による破壊が発生しているといった判断をすることができる。図８はオープン不良が発生した場合のダイオード素子１２６の特性例である。図９はショート不良が発生した場合のダイオード素子１２６の特性例である。
【０００８】
次に、オープン／ショート検査は、電源１２１と同電位が印加されるプリント配線基板の電源用外部端子（図示しない。）と、前述の信号用外部端子とのそれぞれに検査用プローブを接触させる。この後、信号用外部端子から電源用外部端子に電流を流し、電圧−電流特性を取得し、前述と同様の判定を行うことができる。
【０００９】
また、接続不良の検査は、下記特許文献３及び特許文献４に開示される方法でも実施することができる。特許文献３に開示される検査方法においては、ＩＣチップの内部に検査回路が付加され、プリント配線基板内にも検査素子が付加されている。ＩＣチップに付加された検査回路及びプリント配線基板に付加された検出素子の双方に電源を供給し、プリント配線基板に設けられた検出端子の電位を測定することにより、検査対象となるＩＣチップの端子の接続不良を検出することができる。特許文献４に開示された検査方法においては、ＩＣチップの内部にのみ検査回路（試験回路）が付加されている。検査回路に電源を供給し、ＩＣチップから出力される検出信号の電位を測定することにより、検査対象となる端子の接続不良を検出することができる。
【００１０】
【特許文献１】特開２００１−１９６５２２号公報
【特許文献２】特開２００１−３３２８６３号公報
【特許文献３】特開平７−２１８５８２号公報
【特許文献４】特開平９−２８１１９０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
前述の検査方法においては、以下の点について配慮がなされていなかった。まず、オープン／ショート検査方法においては、ＩＣチップ１００の１つの外部端子（信号用外部端子）１１０の検査に対して、グランド１２２に対するダイオード素子１２３のダイオード特性を測定する工程と、電源１２１に対するダイオード素子１２５のダイオード特性を測定する工程とが必要である。つまり、１つの被検査端子に対して２回のダイオード特性を測定する工程が必要であり、検査時間が増大する。
【００１２】
このような技術的課題は多ピン一括プロービングが可能な検査機を使用すれば解決する。この種の検査機においては、プリント配線基板の図示しない電源用外部端子、グランド用外部端子、信号用外部端子のそれぞれに検査用プローブを同時に接触し、検査機側において電源用外部端子の電位とグランド用外部端子の電位とを同電位に設定することができる。つまり、１つの信号用外部端子に対して、１回の測定工程でオープン／ショート検査を実施することができる。
【００１３】
図１０は前述の図６に示すＩＣチップ１００をプリント配線基板に実装した場合において、プリント配線基板の電源用外部端子に供給する電位とグランド外部端子に供給する電位とを同一電位にした際のダイオード素子１２５、１２６のそれぞれの正常なダイオード特性図である。また、図１１はオープン不良が発生した場合のダイオード素子１２５又は１２６のダイオード特性図である。図１２はショート不良が発生した場合のダイオード素子１２５又は１２６のダイオード特性図である。
【００１４】
しかしながら、多ピン一括プロービングが可能な検査機においては検査速度が速いものの、プリント配線基板の外部端子の配列パターンの変更毎に検査用プローブの固定治具を製作する必要がある。固定治具は非常に高価であるために、検査費用が増大し、少量生産品には使用することができない。
【００１５】
そこで、少量生産品の電気的検査に対しては固定治具を必要としない、フライングプローブ又はムービングプローブと呼ばれる検査機を利用することが好ましい。しかしながら、いずれの検査機も最大２箇所の検査ポイントに対して検査用プローブを接触させ、電気的特性を測定するものである。このため、電源用外部端子及びグランド用外部端子に検査用プローブを接触しつつ更に信号用外部端子に検査用プローブを接触させることができない、すなわち、同時に３箇所のプロービングには対応できないので、この種の検査機では、一回の測定工程でオープン／ショート検査を実施することができない。
【００１６】
一方、上記特許文献３又は特許文献４に開示されている、ＩＣチップの内部に接触不良検出のための検査回路を付加することはＩＣチップの面積増大になり、ＩＣチップの小型化を図ることが難しい。また、ＩＣチップの製作費用が増大する。また、ＩＣチップに検査回路を付加するにはＩＣチップに搭載する集積回路の設計段階から検査回路を付加する必要があり、汎用ＩＣや特定用途向け標準ＩＣ等に適用することが難しい。
【００１７】
本発明は上記課題を解決するためになされたものであり、本発明の目的は、特別な検査回路や検査素子を付加することなく、フライングプローブ検査機又はムービングプローブ検査機を用いて高速にかつ簡便にオープン／ショート検査を実施することができる配線基板を提供することである。
【００１８】
更に、本発明の目的は、フライングプローブ検査機又はムービングプローブ検査機を用いて高速にかつ簡便にオープン／ショート検査を実施することができる配線基板の製造方法を提供することである。
【課題を解決するための手段】
【００１９】
本発明の実施の形態に係る第１の特徴は、配線基板において、第１の電源が供給される第１の電源端子、第１の電源に対して電源レベルが異なる第２の電源が供給される第２の電源端子及び被検査端子を表面上に有し、配線基板に利用される有効領域と、有効領域に一体化されかつその周囲の一部に配設され、配線基板に利用されない非有効領域とを備え、第１の電源端子に一端が接続され、他端が非有効領域の表面上を引き回して第２の電源端子に接続された導電性を有する検査パターンを更に備える。
【００２０】
本発明の実施の形態に係る第２の特徴は、配線基板の製造方法において、第１の電源が供給される第１の電源端子、第１の電源に対して電源レベルが異なる第２の電源が供給される第２の電源端子及び被検査端子を表面上に有し、配線基板に利用される有効領域と、有効領域に一体化されかつその周囲の一部に配設され、配線基板に利用されない非有効領域とを備え、第１の電源端子に一端が接続され、他端が非有効領域の表面上を引き回して第２の電源端子に接続された導電性を有する検査パターンを備えた配線基板を製作する工程と、配線基板の有効領域内において、第１の電源端子、第２の電源端子、被検査端子にそれぞれ電気的に接続された半導体素子を実装する工程と、検査パターン、被検査端子のそれぞれに検査用プローブを当接し、第１の電源端子と被検査端子との間及び第２の電源端子と被検査端子との間において半導体素子の電気的検査を行う工程と、検査パターンを断線する工程とを備える。
【発明の効果】
【００２１】
本発明によれば、特別な検査回路や検査素子を付加することなく、フライングプローブ検査機又はムービングプローブ検査機を用いて高速にかつ簡便にオープン／ショート検査を実施することができる配線基板を提供することができる。
【００２２】
更に、本発明によれば、フライングプローブ検査機又はムービングプローブ検査機を用いて高速にかつ簡便にオープン／ショート検査を実施することができる配線基板の製造方法を提供することができる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の実施の形態について図面を参照しながら説明する。なお、第１の実施の形態乃至第３の実施の形態において、同一機能又は同一構成要素のものには同一符号を付け、その重複説明は省略する。
【００２４】
（第1の実施の形態）
［検査工程前の配線基板の構成］
本発明の第１の実施の形態に係る配線基板１Ａは、図１（ａ）に示すように、第１の電源が供給される第１の電源端子２０、２２、第１の電源に対して電源レベルが異なる第２の電源が供給される第２の電源端子２１、２３及び被検査端子２４を表面上に有し、配線基板１Ｂに利用される有効領域１０と、有効領域１０に一体化されかつその周囲の一部に配設され、配線基板１Ｂに利用されない非有効領域１１とを備え、第１の電源端子２０に一端が接続され、他端が非有効領域１１の表面上を引き回して第２の電源端子２１に接続された導電性を有する検査パターン１５と、第１の電源端子２２に一端が接続され、他端が非有効領域１１の表面上を引き回して第２の電源端子２３に接続された導電性を有する検査パターン１６とを更に備える。
【００２５】
第１の実施の形態において、配線基板１Ａはエポキシ系樹脂をベース基板として複数層の配線を有する多層プリント配線基板である。配線は例えばＮｉめっき層をコーティングしたＣｕ膜により構成され、各層の配線間はスルーホール配線若しくはビアホール配線を通して相互に電気的に接続されている。この配線基板１Ａには、図示しないが、有効領域１０において、１若しくは複数個のＩＣチップ、抵抗素子、容量素子等の素子を内部に埋設して実装することができ、又表面上に実装することができる。
【００２６】
有効領域１０とは、配線基板１ＡにＩＣチップ等を実装し、これらの電気的検査が完了した後に非有効領域１１を取り除いた結果、最終的に残存する領域であり、最終製品としての配線基板１Ｂ（図１（ｂ）参照。）として（個片として）使用される領域である。非有効領域１１とは、逆に配線基板１ＡにＩＣチップ等を実装し、これらの電気的検査が完了した後に有効領域１０を残して取り除かれ捨て板となる領域である。従って、最終製品としての配線基板１Ｂには存在しない。有効領域１０と非有効領域１１との間の境界は加工ライン１２であり、この加工ライン１２は、実際には存在しないが、便宜的に破線により示している。加工ライン１２とは、有効領域１０を残して、機械的若しくは物理的に非有効領域１１を取り除く位置である。
【００２７】
第１の実施の形態において、第１の電源はＩＣチップ等の素子を駆動する電源例えば２Ｖ〜５Ｖであり、第２の電源はグランド例えば０Ｖである。従って、第１の電源端子は、ＩＣチップ等の素子に電源を供給するための、配線基板１Ａの電源用外部端子である。第２の電源端子は、グランドを供給するための、配線基板１Ａのグランド用外部端子である。
【００２８】
検査パターン１５、１６は、いずれも、電気的検査工程を含む配線基板１Ｂの製造プロセス（組立実装プロセス）において、電気的検査工程の際の検査用プローブの接触に使用される。また、検査パターン１５、１６は、いずれも電気的検査工程の終了後には、非有効領域１１の取り除きとともにその大半が取り除かれ、電気的には断線される。つまり、第１の電源端子２０と第２の電源端子２１との間の接続、第１の電源端子２２と第２の電源端子２３との間の接続が電気的に切断される。検査パターン１５及び１６は、基本的には有効領域１０に配設される複数層の配線のいずれかの配線、最も好ましくは検査プローブの接触を容易に実施することができる最上層の配線と同一配線層において同一導電性材利により形成されている。このように構成すれば、配線基板１Ａの製造プロセスにおいて、配線を形成するマスクパターンの変更のみで、製造工程を追加することなく、検査パターン１５及び１６を簡易に形成することができる。
【００２９】
検査パターン１５は、ここでは単純に同一の線幅において、有効領域１０の第１の電源端子２０から加工ライン１２を横切り非有効領域１１上を平面コの字形状に引き回し、再び加工ライン１２を横切り有効領域１０の第２の電源端子２１に繋がる平面形状において形成されている。検査パターン１６は、同様に単純に同一の線幅において、有効領域１０の第１の電源端子２２から非有効領域１１上を平面コの字形状に引き回し、再び有効領域１０の第２の電源端子２３に繋がる平面形状において形成されている。なお、検査パターン１５及び１６は、このような平面形状に限定されるものではなく、例えば検査用プローブが接触する領域を接触し易いように部分的に線幅を広くしてもよい。
【００３０】
［検査工程後及び加工後の配線基板の構成］
図１（ｂ）に示す配線基板１Ｂは、前述の図１（ａ）に示す配線基板１Ａの電気的検査工程が終了し、加工工程が終了した後の平面形状である。配線基板１Ｂの輪郭１２Ａは、非有効領域１１が加工ライン１２を基準に取り除かれるので、加工ライン１２に一致する。
【００３１】
配線基板１Ｂにおいては、配線基板１Ａの検査パターン１５及び１６の大半が非有効領域１１の取り除きとともに取り除かれるが、第１の電源端子２０から輪郭１２Ａ（加工ライン１２）までの検査パターンの一部１５Ｂが残存する。同様に、第２の電源端子２１から輪郭１２Ａまでの検査パターンの一部１５Ｂ、第１の電源端子２２から輪郭１２Ａまでの検査パターンの一部１６Ｂ、第２の電源端子２３から輪郭１２Ａまでの検査パターンの一部１６Ｂがそれぞれ残存する。また、これらの検査パターンの一部１５Ｂ及び１６Ｂの断面は輪郭１２Ａにおいて露出する。
【００３２】
［配線基板の製造方法］
次に、図１（ａ）、図１（ｂ）及び図２を用い、電気的検査工程を含む配線基板１Ｂの製造方法を説明する。まず最初に、前述の図１（ａ）に示す配線基板１Ａを製作し、図２に示すように、この配線基板１Ａが準備される（Ｓ１）。次に、図２に示すように、配線基板１Ａの有効領域１０にＩＣチップ等の素子（図示しない。）を実装する（Ｓ２）。ここで、前述の図６に示すＩＣチップ１００と同様に、実装されるＩＣチップの電源１２１が供給される外部端子は図１（ａ）に示す配線基板１Ａの第１の電源端子２０及び２２に電気的に接続され、グランド１２２が供給される外部端子は第２の電源端子２１及び２３に電気的に接続される。また、ＩＣチップの信号の入力、出力若しくは入出力用外部端子には配線基板１Ａの被検査端子（信号用外部端子）２４が電気的に接続される。
【００３３】
次に、配線基板１Ａにおいて、図示しないフライングプローブ検査機又はムービングプローブ検査機を用いてオープン／ショート検査が実施される（Ｓ３）。このプローブ検査は、検査パターン１５がこの時点において第１の電源端子２０と第２の電源端子２１との間で電気的に接続されているので、２箇所の検査ポイント、すなわち検査パターン１５（又は１６）と被検査端子２４とのそれぞれに検査用プローブを当接するだけでよい。このプローブ検査により、被検査端子２４の接続不良を検出するオープン不良と、静電気破壊により発生するショート不良又は機械的ストレス等により発生するショート不良とを１回の検査工程において判定することができる。判定方法は、前述の図１０乃至図１１に示すように、保護回路１２０のダイオード素子１２５及び１２６の正常なダイオード特性に基づき、電流ＩFを流したときの電圧ＶFを予め基準値として設定し、測定で得られたＶFが基準値より大きければオープン不良、小さければショート不良とする。
【００３４】
オープン／ショート検査の終了後、配線基板１Ａの非有効領域１１が機械加工により加工ライン１２を基準に取り除かれ、図１（ｂ）に示すように、有効領域１０を含む配線基板１Ｂが完成する（Ｓ４）。非有効領域１１の取り除きにおいては非有効領域１１上の検査パターン１５及び１６の大半が同時に取り除かれ、結果的に検査パターン１５及び１６を断線することができる。
【００３５】
［実施の形態の特徴］
第１の実施の形態においては、図１（ａ）に示す配線基板１Ａの非有効領域１１に、第１の電源端子２０、２２と第２の電源端子２１、２３との間を接続する検査パターン１５（及び１６）を備えたので、双方の検査用電位を同電位に設定し、検査パターン１５と被検査端子２４との２箇所に検査用プローブを当接することにより、１回の検査工程によって１つの被検査端子２４のオープン／ショート検査を完了することができる。従って、電気的検査に要する時間を短縮することができ、結果として配線基板１Ｂの製造時間全体に要する時間を短縮することができる。また、フライングプローブ検査機又はムービングプローブ検査機を使用することができるので、少量生産品の配線基板１Ｂに対応することができる。更に、多ピン一括プロービング検査機を使用する必要がなくなるので、固定治具の製作費用が無くなる。
【００３６】
また、第１の実施の形態においては、図１（ａ）に示す配線基板１Ａの検査パターン１５及び１６が有効領域１０の配線と同一導電層において同一導電性材料により形成されている。従って、オープン／ショート検査のために特別な検査回路や新たな配線層の追加を必要としないので、配線基板１Ｂの製造プロセスの増加が生じない。更に、検査パターン１５及び１６の断線が、非有効領域１１の取り除きと同時に行われるので、同様に、配線基板１Ｂの製造プロセスの増加が生じない。
【００３７】
なお、図１（ａ）に示す配線基板１Ａにおいて、検査パターン１５及び１６は有効領域１０の左右に配設しているが、このレイアウトに限定されるものではなく、本発明は、検査パターンを有効領域１０の上下に配設しても、有効領域１０のいずかの辺に１つの検査パターンを配設してもよい。
【００３８】
（第２の実施の形態）
本発明の第２の実施の形態は、前述の第１の実施の形態に係る配線基板１Ａの有効領域１０の配設個数を増加した例、つまり１つの配線基板１Ａから製作される配線基板１Ｂの個数を増加した例を説明するものである。
【００３９】
［検査工程前の配線基板の構成］
本発明の第２の実施の形態に係る配線基板１Ａは、図３（ａ）に示すように、上下左右に合計４つの有効領域１０（ａ）〜１０（ｄ）を備えている。有効領域１０（ａ）〜１０（ｄ）は、いずれも、ここではその構成を省略してあるが、基本的には第１の実施の形態に係る配線基板１Ａの有効領域１０の構成と同一構成である。すなわち、有効領域１０（ａ）及び１０（ｃ）には、それぞれ、第１の電源端子と第２の電源端子との間を接続し、図中左側において非有効領域１１に引き回された検査パターン１５が配設されている。有効領域１０（ｂ）及び１０（ｄ）には、それぞれ、第１の電源端子と第２の電源端子との間を接続し、図中右側において非有効領域１１に引き回された検査パターン１６が配設されている。加工ライン１２は、有効領域１０（ａ）〜１０（ｄ）のそれぞれの周囲を取り囲んで設定されている。
【００４０】
［検査工程後及び加工後の配線基板の構成］
図３（ｂ）に示す配線基板１Ｂは、前述の図３（ａ）に示す配線基板１Ａの電気的検査工程が終了し、加工工程が終了した後の平面形状である。配線基板１Ｂの輪郭１２Ａは、非有効領域１１が加工ライン１２を基準に取り除かれるので、加工ライン１２に一致する。第２の実施の形態においては、１つの配線基板１Ａから、有効領域１０（ａ）を有する配線基板１Ｂ、有効領域１０（ｂ）を有する配線基板１Ｂ、有効領域１０（ｃ）を有する配線基板１Ｂ及び有効領域１０（ｄ）を有する配線基板１Ｂの合計４個を製作することができる。
［配線基板の製造方法］
第２の実施の形態に係る配線基板１Ｂの製造方法は、前述の図２に示す第１の実施の形態に係る配線基板１Ｂの製造方法と同一であるので、ここでの説明は省略する。
【００４１】
［実施の形態の特徴］
第２の実施の形態においては、前述の第１の実施の形態により得られる効果と同様の効果を奏することができる。なお、図３（ａ）に示す配線基板１Ａにおいて、検査パターン１５及び１６は有効領域１０の左右に配設しているが、このレイアウトに限定されるものではなく、本発明は、検査パターンを有効領域１０の上下に配設してもよい。
【００４２】
（第３の実施の形態）
本発明の第３の実施の形態は、前述の第２の実施の形態に係る配線基板１Ａの１つの有効領域１０内に更に細分化された有効領域を備え、この細分化された有効領域間にそれらを結合する検査パターンを配設した例を説明するものである。
【００４３】
［検査工程前の配線基板の構成］
本発明の第３の実施の形態に係る配線基板１Ａは、図４（ａ）に示すように、上下左右に合計４つの有効領域１０（ａ）〜１０（ｄ）を備えている。更に、有効領域１０（ａ）〜１０（ｄ）のそれぞれ、例えば有効領域１０（ｃ）は図４（ｂ）に一部を拡大して示すように４つの細分化された有効領域１０（ｃａ）、１０（ｃｂ）、１０（ｃｃ）及び１０（ｃｄ）を備えている。有効領域１０（ｃ）以外の有効領域１０（ａ）、１０（ｂ）及び１０（ｄ）についても同様に細分化された有効領域が配設されている。
【００４４】
例えば、有効領域１０（ｃ）は、図４（ａ）及び図４（ｂ）に示すように、非有効領域１１に検査パターン１５を備えるとともに、内部において細分化された有効領域１０（ｃａ）の第１の電源端子（図示しない。）と有効領域１０（ｃｂ）の第１の電源端子（図示しない。）との間を接続する検査パターン１８及び第２の電源端子（図示しない。）間を接続する検査パターン１８を備えている。有効領域１０（ｃｃ）、有効領域１０（ｃｄ）のそれぞれの第１の電源端子間及び第２の電源端子間にも同様に検査パターン１８が配設されている。
【００４５】
細分化された有効領域１０（ｃａ）と有効領域１０（ｃｂ）との間には検査パターン１８を横切る加工ライン１７が配設されている。この加工ライン１７は、加工ライン１２と同様に、実際には存在しないが、便宜的に実線により示す。加工ライン１７は、電気的検査工程が終了した後に、機械的若しくは物理的に検査パターン１８を断線させる位置である。この検査パターン１８の断線は、具体的には検査パターン１８を部分的に表面から底面まで取り除く溝を形成することにより行われる。溝には、断面Ｖ字型の溝、断面Ｕ字型の溝等が含まれる。検査パターン１８の断線を行う工程は検査パターン１５及び１６を断線する工程（非有効領域１１を取り除く工程）と同一工程で行うことが望ましいが、断線手法が相違する場合には別々に実施することができる。
【００４６】
［検査工程後及び加工後の配線基板の構成］
図５（ａ）及び図５（ｂ）に示す配線基板１Ｂは、前述の図４（ａ）及び図４（ｂ）に示す配線基板１Ａの電気的検査工程が終了し、加工工程が終了した後の平面形状である。配線基板１Ｂの輪郭１２Ａは、非有効領域１１が加工ライン１２を基準に取り除かれるので、加工ライン１２に一致する。第３の実施の形態においては、１つの配線基板１Ａから、有効領域１０（ａ）を有する配線基板１Ｂ、有効領域１０（ｂ）を有する配線基板１Ｂ、有効領域１０（ｃ）を有する配線基板１Ｂ及び有効領域１０（ｄ）を有する配線基板１Ｂの合計４個を製作することができる。
【００４７】
更に、例えば有効領域１０（ｃ）を有する配線基板１Ｂはその有効領域１０（ｃ）内において細分化された有効領域１０（ｃａ）から１０（ｃｄ）を備え、有効領域１０（ｃａ）と１０（ｃｂ）との間の検査パターン１８は溝１７Ｂにより断線され、有効領域１０（ｃｃ）と１０（ｃｄ）との間の検査パターン１８は同様に溝１７Ｂにより断線されている。他の有効領域１０（ａ）、１０（ｂ）、１０（ｄ）のいずれかを有する配線基板１Ｂは同様に検査パターン１８を断線している。溝１７Ｂは加工ライン１７に一致した領域に配設されている。また、検査パターン１８を断線すると、溝１７Ｂの加工上のアライメント余裕の確保から検査パターンの一部１８Ｂが残存する。
【００４８】
［配線基板の製造方法］
第３の実施の形態に係る配線基板１Ｂの製造方法は、前述の図２に示す第１の実施の形態に係る配線基板１Ｂの製造方法と同一であるので、ここでの説明は省略する。
【００４９】
［実施の形態の特徴］
第３の実施の形態においては、前述の第１の実施の形態により得られる効果と同様の効果を奏することができる。なお、図４（ａ）及び図４（ｂ）に示す配線基板１Ａにおいて、検査パターン１８は左右に細分化された有効領域１０（ｃａ）と１０（ｃｂ）との間に配設されているが、本発明は、上下に細分化された有効領域１０（ｃａ）と１０（ｃｃ）との間に検査パターン１８を配設してもよい。
【００５０】
なお、本発明は前述の実施の形態に限定されるものではない。例えば、本発明は、セラミックス、シリコン、炭化シリコン、ガラス等をベースとする配線基板並びにその製造方法に適用することができる。また、本発明は、配線基板に必ずしも素子が埋設されることを必須の要件とするものではない。
【図面の簡単な説明】
【００５１】
【図１】（ａ）は本発明の第１の実施の形態に係る配線基板の検査前の平面図、（ｂ）は配線基板の検査後の平面図である。
【図２】第１の実施の形態に係る配線基板の製造方法を説明するフローチャートである。
【図３】（ａ）は本発明の第２の実施の形態に係る配線基板の検査前の平面図、（ｂ）は配線基板の検査後の平面図である。
【図４】（ａ）は本発明の第３の実施の形態に係る配線基板の検査前の平面図、（ｂ）は（ａ）に示す配線基板の要部の拡大平面図である。
【図５】（ａ）は第３の実施の形態に係る配線基板の検査後の平面図、（ｂ）は（ａ）に示す配線基板の要部の拡大平面図である。
【図６】本発明の先行技術に係るＩＣチップの要部の回路図である。
【図７】先行技術に係るＩＣチップの保護ダイオード素子のダイオード特性図である。
【図８】オープン不良の場合のダイオード特性図である。
【図９】ショート不良の場合のダイオード特性図である。
【図１０】先行技術に係るＩＣチップの保護ダイオード素子のダイオード特性図である。
【図１１】オープン不良の場合のダイオード特性図である。
【図１２】ショート不良の場合のダイオード特性図である。
【符号の説明】
【００５２】
１Ａ、１Ｂ  配線基板
１０、１０（ａ）〜１０（ｄ）、１０（ｃａ）〜１０（ｃｄ）  有効領域
１１  非有効領域
１２、１７  加工ライン
１２Ａ  輪郭
１７Ｂ  溝
２０、２２  第１の電源端子
２１、２３  第２の電源端子
２４  被検査端子
１５、１６、１８  検査パターン
１５Ｂ、１６Ｂ、１８Ｂ  検査パターンの一部
【図１】
2008135623.tif 000003
【図２】
2008135623.tif 000004
【図３】
2008135623.tif 000005
【図４】
2008135623.tif 000006
【図５】
2008135623.tif 000007
【図６】
2008135623.tif 000008
【図７】
2008135623.tif 000009
【図８】
2008135623.tif 000010
【図９】
2008135623.tif 000011
【図１０】
2008135623.tif 000012
【図１１】
2008135623.tif 000013
【図１２】
2008135623.tif 000014