【手続補正書】
【提出日】平成25年8月5日(2013.8.5)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ソース信号がソース周波数を有し、前記ソース信号に比例する電力出力を供給する装置であって、
実質的に同一のキャリア波形、キャリア周波数、およびデューティサイクルを有する、第１および第２のキャリア信号を生成するように構成される位相変調器であって、前記第１および第２のキャリア信号は相対位相差を有し、前記位相変調器は、さらに、前記ソース信号によって前記第１および第２のキャリア信号を変調し、および第１および第２の変調キャリア信号を出力するように構成される前記位相変調器と；
上部変圧器および下部変圧器であって、前記上部変圧器は上部変圧器一次巻線と上部変圧器二次巻線を有し、および前記下部変圧器は下部変圧器一次巻線と下部変圧器二次巻線を有し、前記上部および下部変圧器は実質的に電磁的にはお互いに同一であり、および前記装置の一次段と二次段との間を電気的に絶縁するように構成される前記上部変圧器および下部変圧器と；
前記第１の変調キャリア信号によって駆動され、および、ＤＣ供給源から電力を取り出し、電力変調キャリア信号を前記上部変圧器一次巻線へ出力するように構成される上部電力ドライバ回路であって、上部共振回路と動作可能に結合し、実質的にゼロ電圧ゼロ電流スイッチング素子として動作するように構成される前記上部電力ドライバ回路と；
前記第２の変調キャリア信号によって駆動され、および、ＤＣ供給源から電力を取り出し、電力変調キャリア信号を前記下部変圧器一次巻線へ出力するように構成される下部電力ドライバ回路であって、下部共振回路と動作可能に結合し、実質的にゼロ電圧ゼロ電流スイッチング素子として動作するように構成される前記下部電力ドライバ回路と；
前記上部変圧器二次巻線と電気的に結合する上部二次回路であって、前記上部二次回路の巻線は、上部キャパシタと直列に接続される上部インダクタと電気的に結合する上部整流回路段を有し、ソース周波数よりも大きく、および前記第１および第２のキャリア信号よりも小さいコーナー周波数を有する上部低域通過フィルタを形成し、前記上部低域通過フィルタはさらに前記ソース信号に比例する電圧を積分するように構成され、上部半導体スイッチはグランドおよび前記上部インダクタと前記上部整流回路段との間の第１のノードに結合し、および、高周波数電流のグランドへのリターンパスを提供するように構成され、上部出力要素は上部インダクタと上部キャパシタとの間の第２のノードに結合する前記上部二次回路と；
前記下部変圧器二次巻線に結合する下部二次回路であって、前記下部二次回路は下部キャパシタと直列に接続される下部インダクタと結合する下部整流回路段を含み、実質的に前記ソース周波数よりも大きく、および前記第１および第２のキャリア信号の周波数よりも小さいコーナー周波数を有するように構成される下部低域通過フィルタを形成し、前記下部低域通過フィルタはさらに前記ソース信号に比例する電圧を積分するように構成され、下部半導体スイッチは前記下部インダクタと前記下部整流回路段との間の第３のノードに結合し、および、高周波数電流のグランドへのリターンパスを提供するように構成され、下部出力要素は前記下部インダクタと前記下部キャパシタと間の第４のノードに結合する下部二次回路と；を含み、
前記上部および下部インダクタはお互いに磁気的に結合するように構成され、および前記上部および下部半導体スイッチは、前記上部および下部インダクタによって生成される磁界の中に物理的に配置されるように構成され、前記上部半導体スイッチおよび前記下部半導体スイッチの両方が実質的にゼロ電圧ゼロ電流スイッチング素子として動作するように構成され、前記上部および下部変圧器の二次巻線のいずれか１つの正の電圧が増加するように制御されると、前記上部および下部半導体スイッチは実質的に相補的なタイミングで導通するように構成され、および上部および下部出力要素の出力端子では完全に平衡した差動出力信号が生成される装置。
【請求項２】
請求項１に記載の装置において、
前記上部および下部変圧器のコイル巻線比は実質的に同一である装置。
【請求項３】
請求項１に記載の装置において、
前記上部および下部変圧器のコイル巻線比は、所望の出力電圧範囲を達成するように構成されている装置。
【請求項４】
請求項３に記載の装置において、
出力は完全な差動出力であるように構成され、およびコイル巻線比は完全に平衡した差動出力信号で所望のインピーダンスに整合するようにさらに構成される装置。
【請求項５】
請求項４に記載の装置において、
相対位相差は所望の出力電圧範囲を達成するように調節されるとともに、完全に平衡した差動出力信号で所望のインピーダンスを維持する装置。
【請求項６】
請求項１に記載の装置において、
前記上部および下部変圧器のコイル巻線比は、完全に平衡した差動出力信号で所望のインピーダンスに整合するように構成される装置。
【請求項７】
請求項１に記載の装置において、
前記位相変調器によって生成される前記第１および第２のキャリア信号のデューティサイクルは固定されている装置。
【請求項８】
請求項１に記載の装置において、
前記ソース信号は２０ｋＨｚ未満の周波数であるデータ信号を含み、前記位相変調器は２０ｋＨｚの２倍以上の基本周波数で動作するように構成される装置。
【請求項９】
請求項１に記載の装置において、
前記上部および下部インダクタは、両方とも同一のコアに巻かれている装置。
【請求項１０】
請求項９に記載の装置において、
前記コアはＥコアである装置。
【請求項１１】
請求項９に記載の装置において、
前記コアはトロイダルである装置。
【請求項１２】
請求項１に記載の装置において、
前記上部電力ドライバに結合した上部電流検出回路であって、前記上部電力ドライバの電流出力を測定し、および過電流を保護するために前記位相変調器にフィードバックを提供する前記上部電流検出回路をさらに含む装置。
【請求項１３】
請求項１２に記載の装置において、
前記下部電力ドライバに結合した下部電流検出回路であって、前記下部電力ドライバの電流出力を測定し、および過電流を保護するために前記位相変調器にフィードバックを提供する前記下部電流検出回路をさらに含む装置。
【請求項１４】
請求項１に記載の装置において、
完全に平衡した差動出力信号と前記位相変調器との間に結合するエラー訂正回路であって、歪みを低減し、および平衡を補正するように構成される前記エラー訂正回路をさらに含む装置。
【請求項１５】
請求項１４に記載の装置において、
力率訂正回路と、前記エラー訂正回路と前記力率補正回路との間に結合される減衰制御回路をさらに含み、前記力率補正回路によってＤＣレール電圧出力を調節するように構成される装置。
【請求項１６】
請求項１に記載の装置において、
前記上部および下部整流回路段はそれぞれ、前記上部および下部二次回路の前記第１および第２のキャリア信号のキャリア周波数を２倍にするように構成される装置。
【請求項１７】
請求項１６に記載の装置において、
前記上部および下部整流回路段は複数のディスクリートダイオードを使用して形成される装置。
【請求項１８】
請求項１７に記載の装置において、
出力は、前記上部および下部半導体スイッチとお互いに密接に結合している前記上部および下部インダクタとの相互作用によって、双方向に流れる電流を導くように構成される装置。
【請求項１９】
第１および第２の一次巻線および第１および第２の二次巻線を有する第１および第２の変圧器回路と；
ソース信号を受信し、シフト可能な相対位相差を有する第１および第２の変調キャリア信号を出力するように構成される位相変調器回路と、前記位相変調器に結合し、前記第１および第２の変調キャリア信号を受信し、さらにそれぞれが前記第１および第２の変圧器回路の第１および第２の一次巻線にそれぞれ結合される第１および第２の共振回路を含む一次回路と； 
第１および第２の変圧器の第１の巻線および第２の巻線のそれぞれに結合する第１および第２の二次回路であって、前記第１および第２の二次回路のそれぞれは、整流回路段およびキャパシタおよびインダクタから形成される低域通過フィルタを含み、並びに、実質的に前記ソース信号の周波数よりも大きく、および前記第１および第２の変調キャリア信号周波数よりも小さいコーナー周波数を有するように構成され、さらに前記第１および第２の二次回路のそれぞれはグラウンドへのリターンパスを提供するように構成される第１および第２のスイッチを含み、前記第１および第２の二次回路の各低域通過フィルタのインダクタはお互いに磁気的に結合するように構成され、および第１および第２のスイッチは、磁気的に結合したインダクタによって生成される磁界の中に物理的に配置されるように構成されるので、前記第１および第２のスイッチが実質的にゼロ電圧ゼロ電流スイッチング素子として動作して実質的に相補的なタイミングで電流を流し、および、前記低域通過フィルタで形成される出力端子で完全に平衡した差動出力信号を生成する前記第１および第２の二次回路を含む回路。
【請求項２０】
請求項１９に記載の回路において、
前記低域通過フィルタのインダクタは共通のコアの周りで巻かれ、および少なくとも０．９９の結合係数を有し、前記低域通過フィルタのインダクタによって生成される磁界は前記第１および第２のスイッチの内部ボディダイオードのターンオンを補助する回路。
【請求項２１】
請求項２０に記載の回路において、
低域通過フィルタのインダクタは前記コアの平行な脚部の周りに巻かれ、および前記低域通過フィルタのインダクタのインダクタンスは実質的に同一である回路。
【請求項２２】
請求項１９に記載の回路において、
前記第１および第２のスイッチは、前記低域通過フィルタのインダクタと前記第１の二次回路の整流回路段の間の第１のノードとグラウンド間で、および前記低域通過フィルタのインダクタと前記第２の二次回路の整流回路段の間の第２のノードとグラウンド間で、それぞれ双方向に流れる高周波数電流を提供するように構成される回路。
【請求項２３】
請求項１９に記載の回路において、
さらに、前記位相変調器回路に結合される第１および第２の電力ドライバ回路は、前記第１および第２の変調キャリア信号をそれぞれ受信し、および前記第１および第２の変圧器回路のそれぞれの第１および第２の一次巻線に結合する各出力を有する回路。
【請求項２４】
請求項１９に記載の回路において、
前記位相変調器は、１度から８９度の範囲でお互いに位相がずれる、実質的に同様の交流信号である、前記第１および第２の変調キャリア信号を出力するように構成され、並びに、１度から８９度の相対位相差によって完全に平衡した差動出力信号に最大電圧利得を生じ、および４５度相対位相差では前記完全に平衡した差動出力信号に出力電圧を実質的に生じない回路。
【請求項２５】
請求項１９に記載の回路において、
前記位相変調器回路に結合する出力を有するソース信号発生器をさらに含み、前記ソース信号発生器は正弦波信号の前記ソース信号を生成するように構成される回路。
【請求項２６】
請求項１９に記載の回路において、
第１および第２の電力ドライバ回路に結合する第１および第２の電流検出回路をさらに含み、前記第１および第２の電流検出回路のそれぞれは、前記位相変調器へのフィードバックループを提供し、さらに前記第１および第２の電流検出回路によって提供される前記フィードバックループに応答して、過電流保護を実施するように構成される回路。
【請求項２７】
請求項２５に記載の回路において、
入力として前記差動出力信号を受信し、並びに、歪みを低減し、および平衡を補正するフィードバックループを提供するために、前記位相変調器回路に結合する出力を有する出力エラー訂正回路さらに含む回路。
【請求項２８】
請求項２７に記載の回路において、
前記エラー訂正回路の出力に結合し、並びに、前記位相変調器回路および前記第１および第２の電力ドライバ回路に結合する、力率補正回路に結合する出力を有する減衰制御回路を含み、前記減衰制御回路は前記エラー訂正回路からエラー信号を受信し、および前記力率補正回路の出力で電圧を調節するために減衰係数を制御する回路。
【請求項２９】
ソース信号に比例する電力を出力するように構成される回路であって、前記ソース信号はソース周波数を有する回路、を含むシステムにおいて、前記電力を出力する回路は、
前記ソース信号を受信し、および、第１および第２の電力ドライバ回路を駆動する第１および第２の変調キャリア信号を出力し、さらに、前記第１および第２の電力ドライバ回路のそれぞれが、第１および第２の各変圧器回路の第１および第２の一次巻線にそれぞれ結合されるように構成される位相変調器と； 
前記第１および第２の各変圧器回路の第１および第２の二次巻線にそれぞれ結合される第１および第２の整流回路段と；
前記第１および第２の各整流回路段に結合する第１および第２の低域通過フィルタであって、前記第１および第２の低域通過フィルタのそれぞれはキャパシタに直列に結合するインダクタを有し、および、実質的にソース信号の周波数よりも大きく、および第１および第２の変調キャリア信号周波数よりも小さいコーナー周波数を有するように構成される前記第１および第２の低域通過フィルタと；
前記第１および第２の低域通過フィルタのインダクタと各前記第１および第２の整流回路段の間のそれぞれの接点に結合し、グランドへのパスを提供する第１および第２のスイッチであって、前記第１および第２のスイッチは前記第１および第２の変圧器の前記第１および第２の各二次巻線に結合する制御端子を有し、交互に相補的なタイミングで前記低域通過フィルタの出力端子へ電流を流して完全に平衡した差動出力信号を提供し、前記第１および第２のスイッチは、前記第１および第２の低域通過フィルタの第１および第２のインダクタによって生成される磁界の中に物理的に配置されるように構成されるので、前記第１および第２のスイッチが実質的にゼロ電圧ゼロ電流スイッチング素子として動作するように構成される前記第１および第２のスイッチとを含み、
前記位相変調器回路は前記第１および第２の変調キャリア信号の間に、前記完全に平衡した差動出力信号のゲインを調節するようにシフトできる相対位相差を提供するように構成されるシステム。
【請求項３０】
請求項２９に記載のシステムにおいて、
前記電力を出力する回路は、前記位相変調器回路と、前記第１および第２の変圧器回路の各前記第１および第２の一次巻線との間に結合する、第１および第２の共振回路のそれぞれへ直列に結合する第１および第２の電力ドライバ回路を含むシステム。
【請求項３１】
請求項３０に記載のシステムにおいて、
前記第１および第２の低域通過フィルタの前記第１および第２のインダクタは同一のコアの周囲に巻かれ、０．９９以上の磁気結合係数を得るシステム。
【請求項３２】
請求項２９に記載のシステムにおいて、
前記位相変調器回路は前記第１および第２の変調キャリア信号間の前記相対位相差を、１度から８９度を含む範囲でシフトするように構成され、電力を出力する回路は前記第１および第２の変調キャリア信号間の前記相対位相差が１度および８９度で、前記完全に平衡した差動出力信号の最大ゲインを得るように構成され、および前記第１および第２の変調キャリア信号間の前記相対位相差が４５度で前記完全に平衡した差動出力信号に電圧を出力させないように構成されるシステム。