(57)【要約】【課題】チップサイズを小さくし、又、コストを削減する。【解決手段】第１電源電圧が印加される第１電源端子と、前記第１電源電圧が前記第１電源端子に印加される場合に第２電源電圧（＞前記第１電源電圧）が印加され、前記第１電源電圧が前記第１電源端子に印加されない場合に第３電源電圧（前記第１電源電圧＜前記第３電源電圧＜前記第２電源電圧）が印加される第２電源端子と、前記第２電源端子に印加される電圧が前記第２電源電圧又は前記第３電源電圧の何れであるのかを検出する検出回路と、前記第２電源端子に印加される電圧が、前記第３電源電圧であることを示す前記検出回路の検出結果に基づいて、前記第１電源電圧を発生する電源電圧発生回路と、を備えた。【選択図】図１
2008009625.tif 000002
【特許請求の範囲】
【請求項１】
第１電源電圧が印加される第１電源端子と、
前記第１電源電圧が前記第１電源端子に印加される場合に第２電源電圧（＞前記第１電源電圧）が印加され、前記第１電源電圧が前記第１電源端子に印加されない場合に第３電源電圧（前記第１電源電圧＜前記第３電源電圧＜前記第２電源電圧）が印加される第２電源端子と、
前記第２電源端子に印加される電圧が前記第２電源電圧又は前記第３電源電圧の何れであるのかを検出する検出回路と、
前記第２電源端子に印加される電圧が、前記第３電源電圧であることを示す前記検出回路の検出結果に基づいて、前記第１電源電圧を発生する電源電圧発生回路と、
を備えたことを特徴とする電源用集積回路。
【請求項２】
前記検出回路は、
前記第２電源端子に印加される電圧に応じた電圧と第１基準電圧とを比較し、前記第２電源端子に印加される電圧に応じた電圧が前記第１基準電圧以上である場合、前記第２電源端子に印加される電圧が前記第２電源電圧であることを示す検出結果を出力し、前記第２電源端子に印加される電圧に応じた電圧が前記第１基準電圧未満である場合、前記第２電源端子に印加される電圧が前記第３電源電圧であることを示す検出結果を出力する比較回路、
を有することを特徴とする請求項１に記載の電源用集積回路。
【請求項３】
前記電源電圧発生回路は、
前記第２電源端子に印加される電圧が前記第３電源電圧である場合の前記検出回路の検出結果に従って動作し、第２基準電圧と帰還電圧とを比較する演算増幅回路と、
前記演算増幅回路の出力電圧の大きさに応じて動作し、前記第２基準電圧と前記帰還電圧とが等しくなった場合、前記第１電源電圧を出力するトランジスタと、
前記トランジスタの出力電流を前記帰還電圧に変換する所定値の抵抗と、
を有することを特徴とする請求項１又は２に記載の電源用集積回路。
【請求項４】
前記第１基準電圧と前記第２基準電圧の発生源は同一である、
ことを特徴とする請求項３に記載の電源用集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源用集積回路に関する。
【背景技術】
【０００２】
例えばモータ用の電源用集積回路には、モータを駆動させるためのパワー系の電源電圧（例えば１２ボルト：以下ＶＣＣＰとする）と、モータの駆動を制御するための信号系の電源電圧（例えば５ボルト：以下ＶＣＣＳとする）との２つの電源（以下、二電源と称する）を使用するものがある。二電源に対応するため、電源用集積回路には、例えばＶＣＣＰ用の電源端子と、ＶＣＣＳ用の電源端子がそれぞれ備えられている（例えば、特許文献１参照）。
【０００３】
図４は従来の電源用集積回路１００を説明するためのブロック図である。電源用集積回路１００は、電源端子１０２、１０４、ＶＣＣＰ使用回路部６、ＶＣＣＳ使用回路部８を有している。  
電源端子１０２は、ＶＣＣＰ用の電源端子であり、ＶＣＣＰ用の電源ライン（以下、ＶＣＣＰラインとする）と接続されている。そして、電源端子１０２には電源用集積回路１００の外部からＶＣＣＰが印加される。  
電源端子１０４は、ＶＣＣＳ用の電源端子であり、ＶＣＣＳ用の電源ライン（以下、ＶＣＣＳラインとする）と接続されている。そして、電源端子１０４には電源用集積回路１００の外部からＶＣＣＳが印加される。  
ＶＣＣＰ使用回路部６は、ＶＣＣＰラインと接続されている。なお、ＶＣＣＰ使用回路部６は、高耐圧（例えば耐圧が１２ボルトより大の）素子で形成されている。  
ＶＣＣＳ使用回路部８は、ＶＣＣＳラインと接続されている。  
そして電源用集積回路１００を二電源の装置に適用する場合、ＶＣＣＰを電源端子１０２に印加し、ＶＣＣＳを電源端子１０４に印加していた。
【０００４】
ところが、例えば音響装置（光ディスク装置など）において、ＶＣＣＰとＶＣＣＳが共通（以下、単電源と称する）の場合がある。その場合、ＶＣＣＰ使用回路部６、ＶＣＣＳ使用回路部８が前記単電源の電圧（例えば８ボルト）で動作可能であれば、電源端子１０２と電源端子１０４とを電源用集積回路１００の内部又は外部において短絡し、単電源の電圧を、電源端子１０２と電源端子１０４に共通に印加していた。
【特許文献１】特開平７−６８３８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
電源端子１０４に印加される電圧が例えば５ボルトに限定される場合には、ＶＣＣＳ回路８を、高耐圧素子よりもサイズが小さく、安価に形成が可能な低耐圧（例えば耐圧が５ボルトの）素子で形成することができる。しかし、ＶＣＣＳ回路８を低耐圧素子で形成した電源用集積回路１００は、前述した単電源の装置に適用することができないことになる。
【０００６】
つまり、二電源の装置と単電源の装置との両方に対応させるためには、図４に示すＶＣＣＰ使用回路部６とＶＣＣＳ使用回路部８の全てを、高耐圧素子で形成しなくてはならないことになる。
【０００７】
このように、従来、二電源の電源用集積回路１００では、ＶＣＣＳ使用回路部８を低耐圧素子で形成することが可能であるにもかかわらず、単電源の装置に適用されることも考慮して、ＶＣＣＳ使用回路部８を高耐圧素子で形成していた。よって、ＶＣＣＳ使用回路部８を低耐圧素子で形成する場合に比べて、チップサイズが大きくなり、電源用集積回路１００のコストが高くなるという問題点があった。
【０００８】
そこで、本発明は、二電源の電源用集積回路のチップサイズを小さくすることができ、又、コストを削減することができる電源用集積回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
前記課題を解決するための主たる発明は、第１電源電圧が印加される第１電源端子と、前記第１電源電圧が前記第１電源端子に印加される場合に第２電源電圧（＞前記第１電源電圧）が印加され、前記第１電源電圧が前記第１電源端子に印加されない場合に第３電源電圧（前記第１電源電圧＜前記第３電源電圧＜前記第２電源電圧）が印加される第２電源端子と、前記第２電源端子に印加される電圧が前記第２電源電圧又は前記第３電源電圧の何れであるのかを検出する検出回路と、前記第２電源端子に印加される電圧が、前記第３電源電圧であることを示す前記検出回路の検出結果に基づいて、前記第１電源電圧を発生する電源電圧発生回路と、を備えたことを特徴とする。
【発明の効果】
【００１０】
本発明によれば、二電源の電源用集積回路のチップサイズを小さくすることができ、又、コストを削減することができる。
【発明を実施するための最良の形態】
【００１１】
本明細書および添付図面の記載により、少なくとも以下の事項が明らかとなる。
【００１２】
＝＝＝電源用集積回路の構成＝＝＝
以下、図１を参照しつつ本発明の電源用集積回路の構成について説明する。図１は本発明に係る電源用集積回路１の構成の一例を示すブロック図である。
【００１３】
図１に示す電源用集積回路１は、基準電圧回路１０（発生源）、コンパレータ１２（比較回路）、誤差増幅回路１４（演算増幅回路）、ＮＰＮ型バイポーラトランジスタ１６（トランジスタ）、抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４、電源端子２（第２電源端子）、電源端子４（第１電源端子）を有している。
【００１４】
電源端子２は、ＶＣＣＰラインと接続されている。そして、電源端子２にはパワー系の電源電圧ＶＣＣＰとして、二電源の場合、例えば１２ボルト（第２電源電圧）が印加され、単電源の場合、例えば８ボルト（第３電源電圧）が印加される。
【００１５】
電源端子４は、ＶＣＣＳラインと接続されている。そして、二電源の装置に適用される場合にのみ、電源端子４には信号系の電源電圧ＶＣＣＳとして例えば５ボルト（第１電源電圧）が印加される。なお、ＶＣＣＰラインはＶＣＣＰ使用回路（不図示）と接続され、ＶＣＣＳラインはＶＣＣＳ使用回路（不図示）と接続されている。
【００１６】
基準電圧回路１０は、例えば、ＶＣＣＰラインの電圧から一定（例えば１．２ボルト）の基準電圧ＶＲＥＦ（第１基準電圧、及び第２基準電圧）を発生する。基準電圧回路１０としては、周知のバンドギャップ型基準電圧回路で構成することができる。なお、電源用集積回路１の外部から基準電圧ＶＲＥＦを取り込むようにしてもよい。
【００１７】
抵抗Ｒ１と抵抗Ｒ２はＶＣＣＰラインと接地との間に直列に接続されている（以下、抵抗Ｒ１と抵抗Ｒ２の接続点をＡ点とする）。抵抗Ｒ１の抵抗値をＲ１、抵抗Ｒ２の抵抗値をＲ２、Ａ点に現れる電圧（第２電源端子に印加される電圧に応じた電圧）をＶＡとすると、ＶＡは、
ＶＡ＝ＶＣＣＰ×Ｒ１／（Ｒ１＋Ｒ２）
となる。なお、Ｒ１とＲ２の各抵抗値は、ＶＣＣＰが例えば１０ボルトのときＶＡが基準電圧ＶＲＥＦと等しくなるように予め設定されている。つまり、ＶＣＣＰが例えば１０ボルト以上の場合、ＶＡは基準電圧ＶＲＥＦ以上となり、ＶＣＣＰが例えば１０ボルト未満の場合、ＶＡは基準電圧ＶＲＥＦ未満となる。なお、抵抗Ｒ１、Ｒ２をそれぞれ電源用集積回路１の外部に外付けにしてもよい。
【００１８】
コンパレータ１２の反転入力端子（以下−端子とする）には、基準電圧ＶＲＥＦが印加され、コンパレータ１２の非反転入力端子（以下＋端子とする）には、ＶＡが印加される。そして、コンパレータ１２は、基準電圧ＶＲＥＦとＶＡとの比較結果をＣＯＭＯＵＴ（検出結果）として出力する。コンパレータ１２の出力ＣＯＭＯＵＴは、ＶＡが基準電圧ＶＲＥＦ以上の場合にはハイレベル（以下「Ｈ」とする）となり、ＶＡが基準電圧ＶＲＥＦ未満の場合にはローレベル（以下「Ｌ」とする）となる。なお、コンパレータ１２、抵抗Ｒ１、Ｒ２は検出回路を構成している。
【００１９】
誤差増幅回路１４の＋端子には基準電圧ＶＲＥＦが印加され、−端子には後述する抵抗Ｒ４と抵抗Ｒ３の接続点（以下Ｂ点とする）に表れる電圧（帰還電圧）が印加される。以下、Ｂ点の電圧をＶＢとする。そして、誤差増幅回路１４は、基準電圧ＶＲＥＦとＶＢとの比較に応じた出力電圧をＮＰＮトランジスタ１６のベースに印加する。なお、誤差増幅回路１４は、コンパレータ１２の出力ＣＯＭＯＵＴが「Ｌ」の場合には動作を行い、出力ＣＯＭＯＵＴが「Ｈ」の場合には動作が停止するようになっている。
【００２０】
ＮＰＮ型バイポーラトランジスタ（以下、ＮＰＮトランジスタとする）１６のコレクタはＶＣＣＰラインと接続され、ＮＰＮトランジスタ１６のエミッタ（以下Ｃ点とする）は抵抗Ｒ４、Ｒ３を介して接地されるとともに、ＶＣＣＳラインと接続されている。
【００２１】
抵抗Ｒ３、Ｒ４はＣ点と接地との間に直列に接続され、Ｂ点にＮＰＮトランジスタ１６の出力電流からＶＢを発生させる。Ｃ点の電圧をＶＣとし、抵抗Ｒ３の抵抗値をＲ３、抵抗Ｒ４の抵抗値をＲ４とすると、ＶＢは、
ＶＢ＝ＶＣ×Ｒ３／（Ｒ３＋Ｒ４）
となる。なお、Ｒ３とＲ４の値は、ＶＣが例えば５ボルトのとき、ＶＢが基準電圧ＶＲＥＦと等しくなるように所定値に設定されている。
【００２２】
＝＝＝コンパレータ＝＝＝
図２を参照しつつ、コンパレータ１２の構成の一例について説明する。図２は、コンパレータ１２の構成の一例を示す回路図である。
【００２３】
コンパレータ１２は、定電流回路２０、ＰＮＰ型バイポーラトランジスタ（以下ＰＮＰトランジスタとする）２２、２４、ＮＰＮトランジスタ２６、２８、３０、３２、抵抗Ｒ５、Ｒ６を有している。なお、ＮＰＮトランジスタ２６とＮＰＮトランジスタ２８、及びＰＮＰトランジスタ２２とＰＮＰトランジスタ２４のトランジスタサイズ比はそれぞれ等しいこととする。  
定電流回路２０は、電源端子２に印加されるＶＣＣＰから定電流Ｉを発生する。
【００２４】
ＰＮＰトランジスタ２２のコレクタは、ＮＰＮトランジスタ２６のコレクタと接続され、ＰＮＰトランジスタ２２のエミッタは、ＰＮＰトランジスタ２４のエミッタと接続されている。そして、ＰＮＰトランジスタ２２のエミッタとＰＮＰトランジスタ２４のエミッタとの接続点には定電流回路２０から定電流Ｉが供給される。また、ＰＮＰトランジスタ２２のベースにはＶＡが印加される。
【００２５】
ＰＮＰトランジスタ２４のコレクタは、ＮＰＮトランジスタ２８のコレクタと接続されている。また、ＰＮＰトランジスタ２４のベースには基準電圧ＶＲＥＦが印加される。
【００２６】
ＮＰＮトランジスタ２６のベースは、当該ＮＰＮトランジスタ２６のコレクタと短絡（以下、このようにベースとコレクタが短絡された状態のことをダイオード接続と称する）されるとともに、ＮＰＮトランジスタ２８のベースと接続されている。またＮＰＮトランジスタ２６のエミッタとＮＰＮトランジスタ２８のエミッタは共に接地されている。従って、ＮＰＮトランジスタ２６とＮＰＮトランジスタ２８は電流ミラー回路を構成しており、トランジスタサイズ比が等しい場合、ＮＰＮトランジスタ２８はＮＰＮトランジスタ２６のコレクタ電流と等倍のコレクタ電流を流そうとする。
【００２７】
ＮＰＮトランジスタ３０のベースは、ＮＰＮトランジスタ２８のコレクタと接続され、ＮＰＮトランジスタ３０のコレクタは、抵抗Ｒ５を介してＶＣＣＰラインと接続されている。また、ＮＰＮトランジスタ３０のエミッタは接地されている。
【００２８】
ＮＰＮトランジスタ３２のベースはＮＰＮトランジスタ３０のコレクタと接続され、ＮＰＮトランジスタ３２のコレクタは抵抗Ｒ６を介してＶＣＣＰラインと接続されている。また、ＮＰＮトランジスタ３２のエミッタは接地されている。なお、ＮＰＮトランジスタ３２のコレクタの電圧レベルがコンパレータ１２の出力ＣＯＭＯＵＴとなる。  
次に、コンパレータ１２の動作について説明する。
【００２９】
≪ＶＡが基準電圧ＶＲＥＦ以上の場合≫
ＶＡが基準電圧ＶＲＥＦ以上の場合、ＰＮＰトランジスタ２４がオンとなりＰＮＰトランジスタ２２がオフとなる。ＰＮＰトランジスタ２２がオフすることによって、ダイオード接続されたＮＰＮトランジスタ２６に、コレクタ電流が供給されなくなる。よってＮＰＮトランジスタ２６はオフとなり、さらにＮＰＮトランジスタ２６と電流ミラー回路を構成するＮＰＮトランジスタ２８もオフとなる。
【００３０】
ＮＰＮトランジスタ３０は、ベースにＰＮＰトランジスタ２４のコレクタ電流が供給されることによりオンする。ＮＰＮトランジスタ３０がオンすることによってＮＰＮトランジスタ３２のベースには電流が供給されなくなる。従って、ＮＰＮトランジスタ３２はオフとなるので、コンパレータ１２の出力ＣＯＭＯＵＴは「Ｈ」となる。
【００３１】
≪ＶＡが基準電圧ＶＲＥＦ未満の場合≫
ＶＡが基準電圧ＶＲＥＦ未満の場合、ＰＮＰトランジスタ２４がオフとなりＰＮＰトランジスタ２２がオンとなる。ＰＮＰトランジスタ２２がオンすることによって、ＰＮＰトランジスタ２２のコレクタ電流が、ダイオード接続されたＮＰＮトランジスタ２６のコレクタに供給される。よって、ＮＰＮトランジスタ２６はオンとなり、ＮＰＮとランジスタ２６と電流ミラー回路を構成するＮＰＮトランジスタ２８もオンとなる。そして、ＮＰＮトランジスタ２８は、ＮＰＮトランジスタ２６と等倍のコレクタ電流を流そうとする。
【００３２】
そのため、ＮＰＮトランジスタ３０のベースには電流が供給されなくなり、ＮＰＮトランジスタ３０はオフとなる。ＮＰＮトランジスタ３０がオフすることにより、ＮＰＮトランジスタ３２のベースには、ＶＣＣＰが抵抗Ｒ５を介して印加される。よってＮＰＮトランジスタ３２はオンとなるので、コンパレータ１２の出力ＣＯＭＯＵＴは「Ｌ」となる。
【００３３】
＝＝＝レギュレータ＝＝＝
図３を参照しつつレギュレータ１８の構成の一例について説明する。図３は、レギュレータ１８の構成の一例を説明するための回路図である。なお、図３において、図１と同一構成の部分には同一符号を付し説明を省略する。
【００３４】
図３に示すレギュレータ１８は、誤差増幅回路１４、ＮＰＮトランジスタ１６、抵抗Ｒ３、Ｒ４を有している。さらに、誤差増幅回路１４は、ＰＮＰトランジスタ４２、４４、５２、５４、ＮＰＮトランジスタ４６、４８、５０、５６、５８、６０を有している。なお、ＰＮＰトランジスタ４２、４４、５２、５４、ＮＰＮトランジスタ５０、６０のトランジスタサイズ比は等しいこととする。
【００３５】
ダイオード接続されたＰＮＰトランジスタ４２のベースは、ＰＮＰトランジスタ４４のベースと接続されている。また、ＰＮＰトランジスタ４２のエミッタとＰＮＰトランジスタ４４のエミッタは共にＶＣＣＰラインと接続されている。従ってＰＮＰトランジスタ４２とＰＮＰトランジスタ４４は電流ミラー回路を構成しており、トランジスタサイズ比が等しい場合、ＰＮＰトランジスタ４４は、ＰＮＰトランジスタ４２のコレクタ電流と等倍のコレクタ電流を流そうとする。なお、ＰＮＰトランジスタ４４のコレクタは、ＮＰＮトランジスタ５０のコレクタと接続されている。
【００３６】
ＮＰＮトランジスタ４８のコレクタはＰＮＰトランジスタ４２のコレクタと接続され、エミッタは接地されている。また、ＮＰＮトランジスタ４８のベースには基準電圧ＶＲＥＦが印加される。
【００３７】
ＮＰＮトランジスタ４６のコレクタはＰＮＰトランジスタ４４のコレクタと接続されエミッタは接地されている。また、ＮＰＮトランジスタ４６のベースにはコンパレータ１２の出力ＣＯＭＯＵＴが印加される。
【００３８】
ダイオード接続されたＮＰＮトランジスタ５０のベースは、ＮＰＮトランジスタ６０のベースと接続されている。また、ＮＰＮトランジスタ５０のエミッタとＮＰＮトランジスタ６０のエミッタは共に接地されている。従って、ＮＰＮトランジスタ５０とＮＰＮトランジスタ６０は電流ミラー回路を構成しており、ＮＰＮトランジスタ５０と、ＮＰＮトランジスタ６０のトランジスタサイズ比が等しい場合、ＮＰＮトランジスタ６０はＮＰＮトランジスタ５０のコレクタ電流の等倍のコレクタ電流を流そうとする。
【００３９】
ダイオード接続されたＰＮＰトランジスタ５２のベースは、ＰＮＰトランジスタ５４のベースと接続されている。また、ＰＮＰトランジスタ５２のエミッタとＰＮＰトランジスタ５４のエミッタは共にＶＣＣＰラインと接続されている。従ってＰＮＰトランジスタ５２とＰＮＰトランジスタ５４は電流ミラー回路を構成しており、トランジスタサイズ比が等しい場合、ＰＮＰトランジスタ５４は、ＰＮＰトランジスタ５２のコレクタ電流と等倍のコレクタ電流を流そうとする。
【００４０】
ＮＰＮトランジスタ５６のコレクタは、ＰＮＰトランジスタ５２のコレクタと接続され、ＮＰＮトランジスタ５６のエミッタは、ＮＰＮトランジスタ６０のコレクタと接続されている。また、ＮＰＮトランジスタ５６のベースには基準電圧ＶＲＥＦが印加される。
【００４１】
ＮＰＮトランジスタ５８のコレクタは、ＰＮＰトランジスタ５４のコレクタ及びＮＰＮトランジスタ１６のベースと接続され、ＮＰＮトランジスタ５８のエミッタはＮＰＮトランジスタ６０のコレクタと接続されている。また、ＮＰＮトランジスタ５８のベースには、ＶＢが印加される。
【００４２】
次にレギュレータ１８の動作について説明する。  
ＮＰＮトランジスタ４８は、ベースに基準電圧ＶＲＥＦが印加されることによってオンとなる。ＮＰＮトランジスタ４８がオンすることにより、ＰＮＰトランジスタ４２は、ＮＰＮトランジスタ４８のコレクタにコレクタ電流を供給する。よって、電流ミラー回路を構成するＰＮＰトランジスタ４２、４４は、ともにオンとなり、ＰＮＰトランジスタ４４は、ＰＮＰトランジスタ４２のコレクタ電流と等倍のコレクタ電流を流そうとする。
【００４３】
ここで、コンパレータ１２の出力ＣＯＭＯＵＴが「Ｌ」の場合、ＮＰＮトランジスタ４６はオフとなる。ＮＰＮトランジスタ４６がオフとなるので、ＰＮＰトランジスタ４４のコレクタ電流がダイオード接続されたＮＰＮとランジスタ５０のコレクタに供給される。よって、電流ミラー回路を構成するＰＮＰトランジスタ５０とＰＮＰトランジスタ６０は共にオンとなり、ＰＮＰトランジスタ６０は、ＰＮＰトランジスタ５０のコレクタ電流と等倍のコレクタ電流を流そうとする。従って、ＰＮＰトランジスタ５６のベースに印加される基準電圧ＶＲＥＦと、ＰＮＰトランジスタ５８のベースに印加されるＶＢとの比較に応じて差動の動作が行われる。
【００４４】
≪ＶＢ＞基準電圧ＶＲＥＦの場合≫
この場合、ＮＰＮトランジスタ５８のコレクタ電流の方がＮＰＮトランジスタ５６のコレクタ電流よりも大となる。また、ＮＰＮトランジスタ５６のコレクタ電流は、ＰＮＰトランジスタ５２のコレクタから供給されるとともに、ＰＮＰトランジスタ５２と電流ミラー回路を構成するＰＮＰトランジスタ５４は、トランジスタサイズ比が等しい場合、ＰＮＰトランジスタ５２のコレクタ電流と等倍のコレクタ電流を流そうとする。  
よって、ＮＰＮトランジスタ５８のコレクタ電流の方がＰＮＰトランジスタ５４のコレクタ電流より大となる。よって、ＮＰＮトランジスタ１６のベースへの出力電圧が低下し、それに伴いＶＢは低下する。
【００４５】
≪ＶＢ＜基準電圧ＶＲＥＦの場合≫
この場合、ＮＰＮトランジスタ５６のコレクタ電流の方がＮＰＮトランジスタ５８のコレクタ電流よりも大となる。また、ＮＰＮトランジスタ５６のコレクタ電流は、ＰＮＰトランジスタ５２のコレクタから供給されるとともに、ＰＮＰトランジスタ５２と電流ミラー回路を構成するＰＮＰトランジスタ５４は、トランジスタサイズ比が等しい場合、ＰＮＰトランジスタ５２のコレクタ電流と等倍のコレクタ電流を流そうとする。  
よって、ＮＰＮトランジスタ５４のコレクタ電流の方がＰＮＰトランジスタ５８のコレクタ電流より大となる。よって、ＮＰＮトランジスタ１６のベースへの出力電圧が上昇し、それに伴いＶＢは上昇する。
【００４６】
このように、レギュレータ１８では、ＶＢ＞基準電圧ＶＲＥＦの場合にはＶＢを低下させ、ＶＢ＜基準電圧ＶＲＥＦの場合にはＶＢを上昇させるようにＮＰＮトランジスタ１６のベースへの出力電圧が調整される。よってＶＢは、基準電圧ＶＲＥＦと等しい大きさに調整される。なお、そのときＣ点の電圧ＶＣは、前述したように、抵抗Ｒ３と抵抗Ｒ４との抵抗値の設定によって、例えば５ボルトとなっている。
【００４７】
一方、コンパレータ１２の出力ＣＯＭＯＵＴが「Ｈ」の場合、ＮＰＮトランジスタ４６がオンとなる。よって、ＰＮＰトランジスタ４４のコレクタ電流がＮＰＮトランジスタ４６のコレクタ電流として供給されることになる。このためダイオード接続されたＮＰＮトランジスタ５０のコレクタには電流が供給されなくなるので、ＮＰＮトランジスタ５０はオフとなり、ＮＰＮトランジスタ５０と電流ミラー回路を構成するＮＰＮトランジスタ６０もオフとなる。ＮＰＮトランジスタ６０がオフとなることによって、ＮＰＮトランジスタ５６、５８が共にオフとなり、また、ＮＰＮトランジスタ５６がオフとなることによって、電流身ミラー回路を構成するＰＮＰトランジスタ５２、５４もオフとなる。よって、誤差増幅回路１４は、基準電圧ＶＲＥＦとＶＢとの差動の動作を行わないことになり、ＮＰＮトランジスタ１６のベースには電流が供給されなくなる。従って、ＮＰＮトランジスタ１６はオフとなり、レギュレータ１８は動作を行わないことになる。
【００４８】
＝＝＝電源用集積回路の動作＝＝＝
以下、図１〜３を参照しつつ、本発明の電源用集積回路１の動作について説明する。
【００４９】
≪二電源の装置に適用される場合≫
図１において、ＶＣＣＰ（例えば１２ボルト）、ＶＣＣＳ（例えば５ボルト）の二電源の装置に適用される場合、電源端子２にはＶＣＣＰが印加され、電源端子４にはＶＣＣＳが印加される。抵抗Ｒ１と抵抗Ｒ２には、ＶＣＣＰラインが例えば１０ボルトの時に、ＶＡと基準電圧ＶＲＥＦとが等しくなる抵抗値Ｒ１、Ｒ２がそれぞれ設定されているので、ＶＣＣＰラインが１２ボルトの場合、ＶＡは基準電圧ＶＲＥＦ（例えば１．２ボルト）以上となる。よって、コンパレータ１２の出力ＣＯＭＯＵＴは「Ｈ」となる。コンパレータ１２の出力ＣＯＭＯＵＴが「Ｈ」となることによって、前述したように誤差増幅回路１４は動作しなくなり、ＮＰＮトランジスタ１６はオフとなる。つまりレギュレータ１８の動作は停止する。  
従って、二電源の装置に適用される場合には、ＶＣＣＰは電源端子２、ＶＣＣＰラインを介してＶＣＣＰ使用回路部（不図示）に印加され、ＶＣＣＳは電源端子４、ＶＣＣＳラインを介してＶＣＣＳ使用回路部（不図示）に印加されることになる。
【００５０】
≪単電源の装置に適用される場合≫
単電源の装置に適用される場合、電源端子２のみに単電源の電圧を印加する。単電源の電圧が、例えば８ボルトの場合、ＶＡは基準電圧ＶＲＥＦ未満となる。よって、コンパレータ１２の出力ＣＯＭＯＵＴは「Ｌ」となる。コンパレータ１２の出力ＣＯＭＯＵＴが「Ｌ」となることによって、前述したように誤差増幅回路１４は、基準電圧ＶＲＥＦとＶＢとによる差動の動作を行う。つまり、基準電圧ＶＲＥＦ＞ＶＢの場合、ＮＰＮトランジスタ１６のベースへの出力電圧を上昇させ、基準電圧ＶＲＥＦ＜ＶＢの場合、ＰＮトランジスタ１６のベースへの出力電圧を低下させる。このことにより、ＶＢは、基準電圧ＶＲＥＦに近づくことになる。また、ＶＢが、基準電圧ＶＲＥＦに近づくことにより、Ｃ点の電圧ＶＣは５ボルトに近づくことになる。よって、電源端子４にＶＣＣＳを印加しなくても、ＶＣＣＰラインの例えば８ボルトの電圧から、例えば５ボルトの電圧を発生し、ＶＣＣＳラインに印加することができる。よって、ＶＣＣＳラインに接続されるＶＣＣＳ使用回路８を低耐圧素子で形成することが可能となる。
【００５１】
従って、単電源の装置に適用される場合には、単電源の電圧（例えば８ボルト）が電源端子２、ＶＣＣＰラインを介してＶＣＣＰ使用回路部（不図示）に印加され、Ｃ点の電圧ＶＣがＶＣＣＳラインを介してＶＣＣＳ使用回路部（不図示）に印加されることになる。
【００５２】
なお、本実施形態では、コンパレータ１２、誤差増幅回路１４において基準電圧回路１０で発生するＶＲＥＦを使用することとしたが、発生源を別に設けるようにしてもよい。
【００５３】
以上、説明したように、本発明の電源用集積回路１は、図４におけるＶＣＣＳ使用回路８を低耐圧素子で形成することが可能となる。よって、二電源用の電源用集積回路１の、チップサイズを小さくすることができ、また、コストを削減することができる。
【００５４】
また、ＶＡと基準電圧ＶＲＥＦとの比較を行うことによって、電源端子２に印加される電圧が例えば１２ボルトであるか、例えば８ボルトであるかを確実に検出することができる。
【００５５】
また、電圧ＶＢが基準出圧ＶＲＥＦと等しくなるように、ＮＰＮトランジスタ１６のベースに印加される誤差増幅回路１４の出力電圧が調整されることにより、例えば８ボルトのＶＣＣＰラインの電圧から例えば５ボルトの電圧ＶＣを発生しＶＣＣＰラインに確実に印加することができる。
【００５６】
さらに、基準電圧回路１０で発生する基準電圧ＶＲＥＦをコンパレータ１２及び誤差増幅回路１４での比較に共通に使用することで、更にコストを削減することができる。
【００５７】
以上、本実施の形態について説明したが、前述した実施例は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るとともに、本発明にはその等価物も含まれる。
【図面の簡単な説明】
【００５８】
【図１】本発明に係る電源用集積回路の構成を示すブロック図である。
【図２】コンパレータの構成の一例を示す回路図である。
【図３】レギュレータの構成の一例を示す回路図である。
【図４】従来の電源用集積回路のブロック図である。
【符号の説明】
【００５９】
１、１００  電源用集積回路
２、４、１０２、１０４  電源端子
６  ＶＣＣＰ使用回路部
８  ＶＣＣＳ使用回路部
１０  基準電圧回路
１２  コンパレータ
１４  誤差増幅回路
１６  ＮＰＮトランジスタ
１８  レギュレータ
２０  定電流回路
２２、２４、４２、４４、５２、５４  ＰＮＰトランジスタ
４６、４８、５０、５６、５８、６０  ＮＰＮトランジスタ
２６、２８、３０、３２  ＮＰＮトランジスタ
Ｒ１、Ｒ２、Ｒ３、Ｒ４  抵抗
【図１】
2008009625.tif 000003
【図２】
2008009625.tif 000004
【図３】
2008009625.tif 000005
【図４】
2008009625.tif 000006