【手続補正書】
【提出日】平成21年7月23日(2009.7.23)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
スクライブ領域と製品領域とを含む半導体基板を有する半導体装置の製造方法であって、
（ａ）前記半導体基板に、第１ダミーパターン、複数の第２ダミーパターンおよび半導体素子の一部として機能する活性領域を規定する溝を形成する工程と、
（ｂ）前記溝内部を含む前記半導体基板上に第１絶縁膜を堆積する工程と、
（ｃ）研磨法によって、前記溝外部の前記第１絶縁膜を研磨することで、前記溝内部に前記第１絶縁膜を埋め込む工程と、
（ｄ）前記半導体基板上に、導電層からなり、且つ、光学的パターン認識の対象として使用するためのターゲットパターンを形成する工程と、
（ｅ）前記（ｄ）工程後に、前記ターゲットパターンを用いて位置合わせを行うことで、前記製品領域にマスクを形成する工程と、
を有し、
前記活性領域は前記製品領域に形成され、
前記第１ダミーパターン、前記複数の第２ダミーパターンおよび前記ターゲットパターンは前記スクライブ領域に形成され、
前記第１ダミーパターンの周辺に前記複数の第２ダミーパターンが配置され、
前記第２ダミーパターンの幅は、前記第１ダミーパターンの幅よりも小さく構成され、
前記第２ダミーパターンは、前記スクライブ領域において周期的に形成され、
前記ターゲットパターンは、前記第１ダミーパターンの上部に前記第１ダミーパターンと平面的に重なるように配置され、
前記第１ダミーパターンの面積は、前記ターゲットパターンの面積よりも大きく形成されていることを特徴とする半導体装置の製造方法。
【請求項２】
スクライブ領域と製品領域とを含む半導体基板を有する半導体装置の製造方法であって、
（ａ）前記半導体基板に、第１ダミーパターン、複数の第２ダミーパターンおよび半導体素子の一部として機能する活性領域を規定する溝を形成する工程と、
（ｂ）前記溝内部を含む前記半導体基板上に第１絶縁膜を堆積する工程と、
（ｃ）研磨法によって、前記溝外部の前記第１絶縁膜を研磨することで、前記溝内部に前記第１絶縁膜を埋め込む工程と、
（ｄ）前記半導体基板上に、導電層からなり、且つ、光学的パターン認識の対象として使用するためのターゲットパターンを形成する工程と、
（ｅ）前記（ｄ）工程後に、前記ターゲットパターンを用いて位置合わせを行うことで、前記製品領域にマスクを形成する工程と、
を有し、
前記活性領域は前記製品領域に形成され、
前記第１ダミーパターン、前記複数の第２ダミーパターンおよび前記ターゲットパターンは、前記スクライブ領域に形成され、
前記第１ダミーパターンの周辺に前記複数の第２ダミーパターンが配置され、
前記第２ダミーパターンの幅は、前記第１ダミーパターンの幅よりも小さく構成され、
前記第２ダミーパターンは、前記スクライブ領域において周期的に形成され、
前記ターゲットパターンは、前記第１ダミーパターンの上部に前記第１ダミーパターンと平面的に重なるように配置され、
前記第１ダミーパターンは、前記ターゲットパターンの下部に前記溝が形成されないように配置されていることを特徴とする半導体装置の製造方法。
【請求項３】
スクライブ領域と製品領域とを含む半導体基板を有する半導体装置の製造方法であって、
（ａ）前記半導体基板に、第１ダミーパターン、複数の第２ダミーパターンおよび半導体素子の一部として機能する活性領域を規定する溝を形成する工程と、
（ｂ）前記溝内部を含む前記半導体基板上に第１絶縁膜を堆積する工程と、
（ｃ）研磨法によって、前記溝外部の前記第１絶縁膜を研磨することで、前記溝内部に前記第１絶縁膜を埋め込む工程と、
（ｄ）前記半導体基板上に、導電層からなり、且つ、光学的パターン認識の対象として使用するためのターゲットパターンを形成する工程と、
（ｅ）前記（ｄ）工程後に、前記ターゲットパターンを用いて位置合わせを行うことで、前記製品領域にマスクを形成する工程と、
を有し、
前記活性領域は前記製品領域に形成され、
前記第１ダミーパターン、前記複数の第２ダミーパターンおよび前記ターゲットパターンは、前記スクライブ領域に形成され、
前記第１ダミーパターンを挟むように前記複数の第２ダミーパターンが配置され、
前記第２ダミーパターンの幅は、前記第１ダミーパターンの幅よりも小さく構成され、
前記第２ダミーパターンは、前記スクライブ領域において周期的に形成され、
前記ターゲットパターンは、前記第１ダミーパターンの上部に前記第１ダミーパターンと平面的に重なるように配置され、
前記第１ダミーパターンは、前記ターゲットパターンの下部に形成されていることを特徴とする半導体装置の製造方法。
【請求項４】
スクライブ領域と製品領域とを含む半導体基板を有する半導体装置の製造方法であって、
（ａ）前記半導体基板に、第１ダミーパターン、複数の第２ダミーパターンおよび半導体素子の一部として機能する活性領域を規定する溝を形成する工程と、
（ｂ）前記溝内部を含む前記半導体基板上に第１絶縁膜を堆積する工程と、
（ｃ）研磨法によって、前記溝外部の前記第１絶縁膜を研磨することで、前記溝内部に前記第１絶縁膜を埋め込む工程と、
（ｄ）前記半導体基板上に、導電層からなり、且つ、光学的パターン認識の対象として使用するためのターゲットパターンを形成する工程と、
（ｅ）前記（ｄ）工程後に、前記ターゲットパターンを用いて位置合わせを行うことで、前記製品領域にマスクを形成する工程と、
を有し、
前記活性領域は前記製品領域に形成され、
前記第１ダミーパターン、前記複数の第２ダミーパターンおよび前記ターゲットパターンは、前記スクライブ領域に形成され、
前記第１ダミーパターンを挟むように前記複数の第２ダミーパターンが配置され、
前記第２ダミーパターンの幅は、前記第１ダミーパターンの幅よりも小さく構成され、
前記第２ダミーパターンは、前記スクライブ領域において周期的に形成され、
前記ターゲットパターンは、前記第１ダミーパターンの上部に前記第１ダミーパターンと平面的に重なるように配置され、
前記第１ダミーパターンは、前記ターゲットパターンを平面的に内包するように形成されていることを特徴とする半導体装置の製造方法。
【請求項５】
請求項１〜４の何れか１項に記載の半導体装置の製造方法において、
前記（ｄ）工程で、前記ターゲットパターンは、前記半導体素子の一部であるゲート電極と同層で形成されることを特徴とする半導体装置の製造方法。
【請求項６】
請求項５に記載の半導体装置の製造方法は、更に、
前記（ｄ）工程後であって前記（ｅ）工程前に、前記ターゲットパターンおよび前記ゲート電極を覆うように、前記半導体基板上に第２絶縁膜を形成する工程を有し、
前記（ｅ）工程では、前記マスクが、前記製品領域の前記第２絶縁膜中に接続孔を形成するためのマスクとして、前記第２絶縁膜上に形成されることを特徴とする半導体装置の製造方法。
【請求項７】
請求項５または６に記載の半導体装置の製造方法において、
前記ターゲットパターンと同層の導電層で形成された複数の第３ダミーパターンが、前記スクライブ領域に周期的に形成されており、
前記複数の第３ダミーパターンは、前記複数の第２ダミーパターンと同一ピッチで配置されており、
前記複数の第３ダミーパターンは、平面位置において、それぞれ前記複数の第２ダミーパターンと重なるように形成されており、
前記複数の第３ダミーパターンの端部は、平面位置において、それぞれ前記複数の第２ダミーパターンの端部とずれて形成されていることを特徴とする半導体装置の製造方法。
【請求項８】
請求項７に記載の半導体装置の製造方法において、
前記複数の第２ダミーパターンおよび前記複数の第３ダミーパターンは、それぞれライン状のパターンで構成されることを特徴とする半導体装置の製造方法。
【請求項９】
請求項１〜４の何れか１項に記載の半導体装置の製造方法は、更に、
前記（ｃ）工程後であって前記（ｄ）工程前に、前記半導体基板上に第２絶縁膜を形成する工程を有し、
前記（ｄ）工程で、前記ターゲットパターンは、前記第２絶縁膜上に形成される配線層と同層で形成されることを特徴とする半導体装置の製造方法。
【請求項１０】
請求項９に記載の半導体装置の製造方法は、更に、
前記（ｄ）工程後であって前記（ｅ）工程前に、前記ターゲットパターンおよび前記配線層を覆うように、前記第２絶縁膜上に第３絶縁膜を形成する工程を有し、
前記（ｅ）工程では、前記マスクが、前記製品領域の前記第３絶縁膜中に前記配線層と接続するためのスルーホールを形成するためのマスクとして、前記第３絶縁膜上に形成されることを特徴とする半導体装置の製造方法。
【請求項１１】
請求項１〜１０の何れか１項に記載の半導体装置の製造方法は、更に、
前記（ｅ）工程後に、前記スクライブ領域に沿って前記半導体基板を分断する工程を有することを特徴とする半導体装置の製造方法。
【請求項１２】
請求項１〜１１の何れか１項に記載の半導体装置の製造方法において、
前記マスクはフォトレジスト膜であることを特徴とする半導体装置の製造方法。
【請求項１３】
請求項１〜１２の何れか１項に記載の半導体装置の製造方法において、
前記複数の第２ダミーパターンは、それぞれライン状のパターンで構成されることを特徴とする半導体装置の製造方法。
【請求項１４】
請求項１〜１３の何れか１項に記載の半導体装置の製造方法において、
前記複数の第２ダミーパターンは、前記スクライブ領域および前記製品領域の両方に形成されることを特徴とする半導体装置の製造方法。
【請求項１５】
請求項１〜１４の何れか１項に記載の半導体装置の製造方法において、
前記複数の第２ダミーパターンは、それぞれ前記第１ダミーパターンより小さい平面形状で形成されることを特徴とする半導体装置の製造方法。
【請求項１６】
請求項１〜１５の何れか１項に記載の半導体装置の製造方法において、
前記第１ダミーパターンは、前記スクライブ領域において少なくとも２ヶ所に形成され、
前記ターゲットパターンは、第１ターゲットパターンと第２ターゲットパターンとを含み、
前記第１ターゲットパターンは、前記２つの内の一方の第１ダミーパターンの上部に形成され、
前記第２ターゲットパターンは、前記２つの内の他方の第１ダミーパターン上に形成され、
前記第２ターゲットパターンは、前記第１ターゲットパターンよりも上層の配線層で構成され、
前記一方の第１ダミーパターンは、前記第１ターゲットパターンを平面的に内包するように形成され、
前記他方の第１ダミーパターンは、前記第２ターゲットパターンを平面的に内包するように形成されることを特徴とする半導体装置の製造方法。
【請求項１７】
請求項１〜１６の何れか１項に記載の半導体装置の製造方法において、
前記溝のうち、前記活性領域を規定する溝に埋め込まれた前記第１絶縁膜は、素子分離領域として機能し、
前記第１絶縁膜の表面は平坦化されていることを特徴とする半導体装置の製造方法。