(57)【要約】【課題】ＭＥＭＳインダクタを支持基板の面から高く形成する必要なく薄型化して構成できるようにする。【解決手段】シリコン基板２の両面２ａおよび２ｂ間に設けられた貫通孔２ｃを通じて導電線材３を形成する。するとＭＥＭＳインダクタ１をシリコン基板２の表面２ａおよび裏面２ｂ内に沿って形成できると共に貫通孔２ｃ内を利用してＭＥＭＳインダクタ１をより小型に構成できる。しかも、導電線部３ａはシリコン基板２の貫通孔２ｃ内では間隙Ａ２を存して形成されているため、浮遊容量を低減できる。【選択図】図２
2008166593.tif 000002
【特許請求の範囲】
【請求項１】
支持基板の両面間に設けられた貫通孔を通じて形成され当該貫通孔内では前記支持基板との間に間隙を存して形成された導電線材を備えたことを特徴とするＭＥＭＳインダクタ。
【請求項２】
支持基板の両面間に設けられた複数の貫通孔を通じてそれぞれ形成され当該複数の貫通孔内では前記支持基板との間にそれぞれ第１間隙を存して形成された複数の導電線材を備え、
前記複数の導電線材間が前記支持基板の面上を沿って導電線材により連結されることによって形成されていることを特徴とするＭＥＭＳインダクタ。
【請求項３】
前記複数の導電線材間が前記支持基板の面上を沿って導電線材により連結されることによってループ状に形成されていることを特徴とする請求項２記載のＭＥＭＳインダクタ。
【請求項４】
前記複数の導電線材間が前記支持基板の両面上を沿って導電線材により連結されることによって螺旋状に形成されていることを特徴とする請求項２または３記載のＭＥＭＳインダクタ。
【請求項５】
前記支持基板の面に沿う導電線材と前記支持基板の面との間にはその少なくとも一部に第２間隙が設けられていることを特徴とする請求項２ないし４の何れかに記載のＭＥＭＳインダクタ。
【請求項６】
前記第２間隙は、前記支持基板の面に溝部が形成されることによって設けられていることを特徴とする請求項５記載のＭＥＭＳインダクタ。
【請求項７】
前記支持基板の面に沿う導電線材は複数形成され、
前記支持基板の面に沿う複数の導電線材との間で第３間隙を存して形成された出力信号線材を備え、
前記複数の導電線材および前記出力信号線材付近に設けられた電極に電圧が与えられることにより前記第３間隙をなくして前記支持基板の面に沿う複数の導電線材の何れか少なくとも一つと前記出力信号線材とを選択的に接続可能に構成したことを特徴とする請求項２ないし６の何れかに記載のＭＥＭＳインダクタ。
【請求項８】
請求項１記載のＭＥＭＳインダクタを製造する方法において、
支持基板の両面間に貫通孔を形成する工程と、
前記支持基板の貫通孔の内面に沿って犠牲層を形成する工程と、
前記貫通孔内の犠牲層の内側に導電線材を形成する工程と、
前記犠牲層を除去する工程とを備えたことを特徴とするＭＥＭＳインダクタの製造方法。
【請求項９】
請求項２記載のＭＥＭＳインダクタを製造する方法において、
支持基板の両面間に複数の貫通孔を形成する工程と、
前記支持基板の複数の貫通孔の内面および前記支持基板の両面に沿って犠牲層を形成する工程と、
前記複数の貫通孔内面の犠牲層の内側にそれぞれ複数の導電線材を形成すると同時に当該導電線材間を連結する導電線材を形成する工程と、
前記犠牲層を除去する工程とを備えたことを特徴とするＭＥＭＳインダクタの製造方法。
【請求項１０】
前記支持基板の面に溝部を形成する工程を備えたことを特徴とする請求項８または９記載のＭＥＭＳインダクタの製造方法。
【請求項１１】
前記支持基板がシリコン基板の場合、両面および貫通孔内に絶縁膜を形成する工程を備えたことを特徴とする請求項８ないし１０の何れかに記載のＭＥＭＳインダクタの製造方法。
【請求項１２】
前記犠牲層を除去する工程では、ドライエッチング処理を行うことによって除去することを特徴とする請求項８ないし１１の何れかに記載のＭＥＭＳインダクタの製造方法。
【請求項１３】
請求項１ないし７の何れかに記載のＭＥＭＳインダクタと共振用コンデンサとを備えたことを特徴とするＭＥＭＳ共振回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体材料により形成されるＭＥＭＳインダクタ、ＭＥＭＳ共振回路およびＭＥＭＳインダクタの製造方法に関する。
【背景技術】
【０００２】
例えば携帯電話機等のモバイル機器には、アンテナ整合回路、共振回路、アンプ等の高周波回路が搭載されている。これらの回路の中でもアンテナ整合回路や共振回路には優れた高周波特性を備えたインダクタが用いられる。インダクタには高Ｑ値、高精度、温度特性の良い性能が要求されている。
【０００３】
また、このようなインダクタは支持基板に配設されるため、当該素子および支持基板間に生じる浮遊容量を低減する必要がある。また、このような素子は支持基板上に対して他の配線や電極に対向配置されるため、当該素子および電気的要素間にも浮遊容量を生じる。浮遊容量は、高周波回路特性を悪化させてしまうため、この浮遊容量を低減させると良い（例えば、特許文献１参照）。
【０００４】
この浮遊容量を低減するため、ＭＥＭＳ(Micro Electro Mechanical System)が注目されている。このＭＥＭＳ技術を用いたインダクタは導電性の基板に接することなく中空で構成できるため浮遊容量が少ない。このような技術は、非特許文献１にも同様に開示されている。
【特許文献１】特開２００４−２１４２６６号公報
【特許文献２】特開平９−３０７３９０号公報
【非特許文献１】ジョージア工科大、Journal of Micro electro chemical Systems, vol.14, No.5, October 2005, pp.886-894
【発明の開示】
【発明が解決しようとする課題】
【０００５】
特許文献１や非特許文献１に記載の技術では、支持基板上にインダクタを形成する必要があるため部品の高さが高く（例えば数１００μｍ〜１ｍｍ程度）なり薄型化に不利となる。また、特許文献２に記載の技術では、支持基板の貫通孔や端面にコイルの端子を半田付けなどによって接続しているが、支持基板に搭載される部品の占有容積が大きくなってしまう。
【０００６】
本発明は、上記事情に鑑みてなされたもので、その目的は、支持基板の面から高く形成する必要なく薄型化して構成できるＭＥＭＳインダクタとその製造方法、当該ＭＥＭＳインダクタを使用したＭＥＭＳ共振回路を提供することにある。
【課題を解決するための手段】
【０００７】
本発明のＭＥＭＳインダクタは、支持基板の両面間に設けられた貫通孔を通じて形成され当該貫通孔内では前記支持基板との間に間隙を存して形成された導電線材を備えたことを特徴としている。また、本発明のＭＥＭＳインダクタの製造方法は、支持基板の両面間に貫通孔を形成する工程と、支持基板の貫通孔の内面に沿って犠牲層を形成する工程と、貫通孔内の犠牲層の内側に導電線材を形成する工程と、犠牲層を除去する工程とを備えたことを特徴としている。
【０００８】
このような構成または製造方法によれば、導電線材が貫通孔を通じて形成されているため、ＭＥＭＳインダクタを支持基板の面から高く構成する必要なく薄型化して構成できる。しかも、導電線材が支持基板との間に所定の間隙を存して形成されているため浮遊容量を低減できる。
【０００９】
本発明のＭＥＭＳインダクタは、支持基板の両面間に設けられた複数の貫通孔を通じてそれぞれ形成され当該複数の貫通孔内では支持基板との間にそれぞれ第１間隙を存して形成された複数の導電線材を備え、複数の導電線材間が支持基板の面上に沿って導電線材により連結されることによって形成されていることを特徴としている。
【００１０】
また、本発明のＭＥＭＳインダクタの製造方法は、支持基板の両面間に複数の貫通孔を形成する工程と、支持基板の複数の貫通孔の内面および支持基板の両面に沿って犠牲層を形成する工程と、複数の貫通孔内面の犠牲層の内側に複数の導電線材を形成すると同時に導電線材間を連結する導電線材を形成する工程と、犠牲層を除去する工程とを備えたことを特徴としている。このような構成または製造方法によれば、複数の導電線材がそれぞれ複数の貫通孔を通じて形成されると共に、支持基板の面上に沿って導電線材により連結されているため、ＭＥＭＳインダクタを支持基板の面から高く構成する必要なく薄型化しながら構成できる。しかも、導電線材が支持基板との間に所定の間隙を存して形成されているため浮遊容量を低減できる。
【００１１】
また、上記特徴を備えたＭＥＭＳインダクタと共振用のコンデンサとを組み合わせることで、薄型のＭＥＭＳ共振回路を容易に実現できるようになる。
【発明の効果】
【００１２】
本発明によれば、導電線材が支持基板との間に間隙を存して貫通孔内に形成されているため、支持基板の面から高く形成する必要なく薄型化してＭＥＭＳインダクタを構成できる。また、このようなＭＥＭＳインダクタと共振用のコンデンサとを組み合わせることで、薄型のＭＥＭＳ共振回路を容易に実現できるようになる。
【発明を実施するための最良の形態】
【００１３】
（第１の実施形態）
以下、本発明の第１の実施形態について図１ないし図３を参照しながら説明する。図１は、ＭＥＭＳインダクタの構成例を斜視図によって模式的に示しており、図２は、ＭＥＭＳインダクタの断面図を模式的に示している。
【００１４】
図１および図２に示すように、ＭＥＭＳインダクタ１はシリコン基板２の両面２ａおよび２ｂ間を貫通する貫通孔２ｃ内を通して形成された導電線材３により構成される。シリコン基板２の２（複数）箇所において両面２ａおよび２ｂ間に貫通孔２ｃが形成されており、これらの貫通孔２ｃ内を通して導電線材３の貫通線部３ａがそれぞれ形成されている。
【００１５】
図２に示すように、シリコン基板２の両面２ａおよび２ｂ上を沿ってシリコン酸化膜４が形成されている。このシリコン酸化膜４は、支持基板２の貫通孔２ｃの内面に沿って形成されている。導電線材３は、例えば銅（Ｃｕ）、アルミ（Ａｌ）、金（Ａｕ）等の金属によって構成されている。導電線材３は、機能的には、前述した複数の貫通線部３ａと、複数の貫通線部３ａ間を連結して支持基板２の表面２ａ内の所定方向（Ｘ方向）に沿って配設される梁部（導電線部）３ｂと、シリコン基板２の裏面２ｂ側で固定するための信号入力側の固定部３ｃと、シリコン基板２の裏面２ｂ側で固定すると共に信号出力側に形成されるＭＥＭＳスイッチＳＷを構成する固定部３ｄとに分けられる。貫通線部３ａ、梁部３ｂ、固定部３ｃおよび３ｄは同一材料で一体形成されており、梁部３ｂの膜厚は１〜数［μｍ］程度である。
【００１６】
この導電線材３の梁部３ｂは、シリコン基板２の表面２ａ側ではシリコン酸化膜４の表面との間に所定の間隙Ａ１を存して構成されている。さらに導電線材３の貫通線部３ａは、貫通孔２ｃ内においてシリコン酸化膜４との間に所定の間隙Ａ２を存して構成されている。すなわち、導電線材３は、シリコン基板２の表面２ａ側や貫通孔２ｃ内においては非接触状態で所謂エアギャップ構造をなしている。導電線材３は、シリコン基板２の裏面２ｂ側に形成されたシリコン酸化膜４の一部分に接触して構成されている。
【００１７】
すなわち導電線材３は、シリコン基板２ｂ側のシリコン酸化膜４の一部のみに接触して構成されているため、シリコン基板２の表面２ａ側や貫通孔２ｃ内では非接触状態で構成することができ浮遊容量を極力低減できる。
【００１８】
シリコン基板２の裏面２ｂ側にはシリコン酸化膜４を介して導電層（空中浮遊電極線材）５が構成されている。この導電層５は、その一部がシリコン基板２の裏面２ｂ側に形成された導電線材３および固定電極６との間に所定の間隙Ｂを存して可撓性材料により構成されている。導電層５は、例えば導電線材３と同一材料で形成されていても良い。シリコン基板２の裏面２ｂ側に構成された信号出力側の導電線材３の固定部３ｄは、静電型のＭＥＭＳスイッチＳＷの固定電極ＳＷａを構成しており、導電層５は当該ＭＥＭＳスイッチＳＷの可動電極ＳＷｂとして可動接点を構成している。
【００１９】
またシリコン基板２の裏面２ｂ側のシリコン酸化膜４上には固定電極６が形成されている。固定電極６は、導電層５と同一材料で形成されている。図示しないが、導電層５および固定電極６間には外部から電圧を印加可能に構成されており、当該電圧が印加されることによって固定部３ｄと導電層５との間の間隙Ｂをなくすことができ、ＭＥＭＳスイッチＳＷのオン制御を可能としている。
【００２０】
以下、このような構造のＭＥＭＳインダクタの製造方法について説明する。図３Ａ〜図３Ｆは、ＭＥＭＳインダクタの製造方法を概略的に示している。
まず、図３Ａに示すように、シリコン基板２の表面２ａおよび裏面２ｂ間に複数の貫通孔２ｃを形成する。シリコン基板２は、その厚さが例えば３００〜６５０［μｍ］程度であり、貫通孔２ｃは、その径が数１０〜１００［μｍ］程度のものである。加工方法は、例えばＣＦ４等の反応性ガスを用いてシリコン基板２をドライエッチング処理すると良い。
【００２１】
次に、図３Ｂに示すように、シリコン基板２を熱酸化処理することによってシリコン基板２の両面２ａおよび２ｂや貫通孔２ｃの内面に沿ってシリコン酸化膜４を形成する。
次に、図３Ｃに示すように、全ての貫通孔２ｃの内面に沿って犠牲層８を形成すると同時に複数の貫通孔２ｃ間を渡るようにシリコン基板２の表面２ａ側のシリコン酸化膜４上に犠牲層８を形成する。この犠牲層８を形成する工程では、有機レジスト膜やポリイミド膜などをスピンコートやスプレーコーティング等によって数［μｍ］程度の膜厚に形成し所定形状に加工する。このとき、貫通孔２ｃの内面に沿って犠牲層８が形成されるものの、犠牲層８の内側にはシリコン基板２の両面２ａおよび２ｂ間を通ずる貫通孔２ｄが通孔する。
【００２２】
次に、図３Ｄに示すように、シリコン基板２の表面２ａ上を渡る犠牲層８の上や貫通孔２ｄの内側に導電膜を形成し所定形状にエッチング加工処理を行う。この加工工程を行うことによって、貫通孔２ｄ内に導電線材３の貫通線部３ａとして導電膜を残留させると共にシリコン基板２の表面２ａ側において複数の貫通孔２ｃ間を渡るように梁部３ｂとして導電膜を残留させることができる。またこの工程では、同時に、シリコン基板２の裏面２ｂ側におけるシリコン酸化膜４の一部上のみにおいて導電線材３の固定部３ｃおよび３ｄを固着させるように加工処理を行っている。
【００２３】
次に、図３Ｅに示すように、シリコン基板２の裏面２ｂ側に露出した導電線材３（ＭＥＭＳスイッチＳＷの固定接点ＳＷａに対応した部分）を覆うように犠牲層７を例えば１〜数［μｍ］程度形成する。この犠牲層７は、犠牲層８と同材料を用いると良い。
【００２４】
次に、図３Ｆに示すように、犠牲層７を覆うように導電膜を形成し所定形状に加工処理を行うことでＭＥＭＳスイッチＳＷの可動接点ＳＷｂを構成するための導電層５を形成する。このとき、シリコン基板２の裏面２ｂ側に露出した導電線材３の固定部３ｄ（固定接点ＳＷａ）と、導電層５（可動接点ＳＷｂ）が対向するように加工処理する。
【００２５】
次に、図２に示すように、アッシング処理を施すことによって犠牲層７および８を除去する。これらの犠牲層７および８の除去処理には、ドライエッチング処理を用いることが望ましい。これは、ウェットエッチング法を使用すると、犠牲層７および８の除去直後に導電線材３がシリコン基板２に貼付いてしまうという不具合（スティッキング現象）が生じる虞があるためでありこの不具合を防止するためである。このような製造プロセスを経てＭＥＭＳインダクタ１およびＭＥＭＳスイッチＳＷが完成する。
【００２６】
外部からＭＥＭＳスイッチＳＷを静電的に開閉制御することによって可動接点ＳＷｂを撓ませて当該可動接点ＳＷｂをＭＥＭＳスイッチＳＷａの固定接点ＳＷａに接触させたり離間させたりすることができる。これにより、ＭＥＭＳスイッチＳＷおよびＭＥＭＳインダクタ１を直列接続して構成できる。
【００２７】
従来、例えば薄型化を追求する携帯電話用の部品としてＭＥＭＳインダクタ１を採用するには大きなデメリットであった。
本実施形態によれば、シリコン基板２の両面２ａおよび２ｂ間に設けられた貫通孔２ｃを通じて導電線材３を形成することにより、シリコン基板２の表裏面２ａおよび２ｂ内に沿って形成できると共に貫通孔２ｃ内を利用してＭＥＭＳインダクタ１を形成することができ、ＭＥＭＳインダクタ１をより小型に構成できる。しかも、導電線部３ａはシリコン基板２の貫通孔２ｃ内では間隙Ａ２を存して形成されているため、浮遊容量を低減できる。
【００２８】
シリコン基板２の両面２ａおよび２ｂ間を貫通した貫通線部３ａによりＭＥＭＳインダクタ１を構成しているため、ＭＥＭＳインダクタ１をより小型に構成できる。
また、導電線材３の梁部３ｂがシリコン基板２の表面２ａ上に沿って形成されているため、シリコン基板２の表面２ａや裏面２ｂから上方または下方に突出して導電線を形成する必要がなくなり、ＭＥＭＳインダクタ１を小型に構成できる。
【００２９】
また、導電線材３の梁部３ｂが貫通孔２ｃ内に形成される導電線部３ａを連結しているため、線路長を所望の長さに調整することができ、小型化しながらＭＥＭＳインダクタ１のインダクタンス値を調整できる。
【００３０】
また、導電線材３の梁部３ｂがシリコン酸化膜４（シリコン基板２）との間に所定の間隙Ａ１を存しているため浮遊容量を低減できる。
（第２の実施形態）
図４Ａ、図４Ｂおよび図５は、本発明の第２の実施形態を示すもので、前述実施形態で説明を行ったＭＥＭＳインダクタをＭＥＭＳ共振回路に適用したところにある。前述実施形態と機能的に同一部分については同一の符号または類似の符号を付して説明を省略し、前述実施形態とは異なる部分を中心に説明を行う。尚、本実施形態においては、ＭＥＭＳ共振回路を携帯電話機などの携帯端末用アンテナの整合回路に適用した実施形態を示す。
【００３１】
図４Ａは、ＭＥＭＳ共振回路を模式的な斜視図によって示しており、シリコン基板２の裏面側からみた斜視図を模式的に示している。また図４Ｂは、ＭＥＭＳスイッチの周辺部分を拡大断面図によって示している。図５は、ＭＥＭＳ共振回路の等価回路を示している。
【００３２】
尚、理解を容易にするため、図４Ａおよび図４Ｂにはシリコン基板２および当該シリコン基板２を覆うシリコン酸化膜４の記載を省略し、さらに貫通孔２ｃの符号を省略している。また、図４Ａおよび図４Ｂには、図５に記載の回路要素の符号Ｌ１〜Ｌ３、Ｃを、その対応する構造要素に対して括弧書きで付している。また図４Ａおよび図４Ｂに記載の各信号線材１３、１４、１７に対応した図５記載の回路部分には同一の符号を付している。
【００３３】
図５に示すように、携帯端末用アンテナ１１は、数百ＭＨｚ帯〜数ＧＨｚ帯に使用されるアンテナであり、当該アンテナ１１の整合回路１２としては、より性能の良い回路が求められる。この整合回路１２は、並列接続されたインダクタＬ１〜Ｌ３とキャパシタＣとによってＬＣ並列共振回路（ＭＥＭＳ共振回路）を構成しており、高周波回路Ｃｉｒおよびアンテナ１１間のインピーダンス整合を図っている。
【００３４】
図４Ａには図示していないが、固定部３ｃは、シリコン基板２の裏面２ｂ側に固定されている。また、シリコン基板２の裏面２ｂから表面２ａ側に導電線材３ａにより延設され、さらにシリコン基板２面内の所定方向（Ｘ方向）に沿って梁部３ｂを通じて形成されると共に、当該梁部３ｂが他方側の導電線材３ａに対して連結するように延設され、さらに当該他の導電線材３ａによって裏面２ｂ側に延設されている。これら連結された導電線材３ａおよび梁部３ｂはシリコン基板２面内のＹ方向に複数並設されており、インダクタＬ１〜Ｌ３の主要部分を構成している。このようにしてインダクタＬ１〜Ｌ３をループ状に構成している。尚、Ｘ方向とＹ方向はシリコン基板２面内において互いに例えば直交交差する方向を示している。
【００３５】
図４Ｂは、ＭＥＭＳスイッチの構造部分の拡大断面図を示している。
この図４Ｂに示すように、シリコン基板２の裏面２ｂ側に露出した導電線材３ａの延設端部にはそれぞれ導電線材１６が構造的および電気的に接続されている。これらの導電線材１６は、前述実施形態の導電層５に代わりＭＥＭＳスイッチＳＷの可動電極ＳＷｂを構成するもので可撓性材料によって構成され、それぞれシリコン基板２面内のＸ方向に沿って延設されている。尚、導電線材１６は、固定部３ｃと同一材料で構成されている。これらの導電線材１６もまたＹ方向に複数並設されておりそれぞれインダクタＬ１〜Ｌ３を構成している。
【００３６】
図４Ｂに示すように、これらの導電線材１６は、その一端部が導電線材３ａの延設端部に接続されていると共にその他端部がシリコン基板２の裏面２ｂ側に形成されたシリコン酸化膜４上に固着されており、導電線材１６は、当該端部間に配設される接地線材１７および固定電極６を跨いで当該接地線材１７および固定電極６との間に所定の間隙Ｄを存して構成されている。
【００３７】
図４Ａに示すように、シリコン基板２の裏面２ｂ側には入力信号線材１３がＹ方向に沿って形成されている。この入力信号線材１３は、並設された複数の導電線材３の固定部３ｃに対し一体に連結形成されており、固定部３ｃと同一工程で製造される。
【００３８】
入力信号線材１３の上には誘電体膜１５を介して接地線材１４が形成されている。入力信号線材１３と接地線材１４とは誘電体膜１５を挟んで対向しておりキャパシタＣを構成している。接地線材１４は、入力信号線材１３の延設方向（Ｙ方向）に沿うように形成されており、入力信号線材１３および接地線材１４間の対向面積をより広くするように構成している。尚、接地線材１４は、接地線材１７と電気的に導通接続されている。
【００３９】
このような構成において、導電線材１６および固定電極６間に対して外部から駆動電圧Ｖが調整して与えられることによって間隙Ｄをなくして複数の導電線材１６（Ｌ１〜Ｌ３）のいずれか少なくとも一つと接地線材１７とを構造的に接続することができる。すると、任意のインダクタＬ１〜Ｌ３を接地線材１５に対して静電的に接続することができ、整合回路１２のインピーダンスを調整できる。尚、図面中の記載では、全てのインダクタＬ１〜Ｌ３の線路長は同一としているが、これらの線路長を互いに異ならせてインダクタンス値を変更するように構成しても良いし、導電線材１６（Ｌ１〜Ｌ３）を互いに同一の線路長として複数の導電線材１６を接地線材１７に接触させるように構成しインダクタンスを調整するようにしても良い。
【００４０】
本実施形態によれば、インダクタＬ１〜Ｌ３を、シリコン基板２の表面２ａおよび裏面２ｂに沿ってループ状に構成しているため、より小型に構成することができる。
固定電極６および導電線材１６によって静電型のＭＥＭＳスイッチＳＷを構成することができ、任意値をもつインダクタＬ１〜Ｌ３と、固定値を有するキャパシタＣとによって整合回路１２を構成することができる。
【００４１】
（第３の実施形態）
図６Ａないし図８Ｄは、本発明の第３の実施形態を示すもので、前述実施形態と異なるところは、支持基板を挟んでＭＥＭＳインダクタを螺旋状に構成しているところにある。また、支持基板の面に溝部を設けることによってインダクタと支持基板との間の浮遊容量を低減しているところにある。前述実施形態と機能的に同一または類似部分については同一または類似の符号を付して説明を省略し、以下、異なる部分を中心に説明を行う。
【００４２】
図６Ａは、ＭＥＭＳインダクタの構造を斜視図により示している。また、図６Ｂは、ＭＥＭＳインダクタの要部の縦断面図（図６ＣのＢ−Ｂ線に沿う縦断面図）を示しており、図６ＣはＭＥＭＳインダクタの平面図を示している。尚、図面が煩雑になるため図６Ａには固定電極６に接続される配線層２０（図６Ｃ参照）の記載を省略している。
【００４３】
これらの図６Ａ〜図６Ｃに示すように、シリコン基板２には溝部２ｇが設けられている。また、シリコン基板２には貫通孔２ｃ（図６Ｂ参照）がＹ方向に離間して４（複数）個形成されており、これらの４個の貫通孔２ｃからＸ方向に所定距離離間して貫通孔２ｃが３個（複数）個並設されている。すなわち、貫通孔２ｃが合計７（複数）個形成されている。これらのシリコン基板２の表面２ａおよび裏面２ｂ、並びに、シリコン基板２の溝部２ｇ内や貫通孔２ｃの内面に沿ってシリコン酸化膜４が形成されている。
【００４４】
７（複数）個の貫通孔２ｃ内のシリコン酸化膜４の内側には導電線材３ａがそれぞれ貫通形成されている。尚、導電線材３ａには信号の入力側から出力側に設けられた構成要素について括弧付符号を付しており、以下の説明では必要に応じて括弧付符号を用いて説明する。図６Ｂに示すように、これらの導電線材３ａ（１）〜３ａ（７）は、それぞれ貫通孔２ｃ内面のシリコン酸化膜４との間に間隙Ａ２が設けられて構成されている。
【００４５】
図６Ａに示すように、入力信号線材１３は、シリコン基板２の裏面２ｂ側のシリコン酸化膜４上を沿って形成され、一つの導電線材３ａ（１）に連結形成されている。梁部３ｂは、シリコン基板２の表面２ａ側に設けられており、前記導電線材３ａ（１）からＸ方向およびＹ方向に離間して設けられた貫通孔２ｃ内の導電線材３ａ（２）に対して連結形成されている。
【００４６】
図６Ａないし図６Ｃに示すように、複数の固定電極６がシリコン基板２の裏面２ｂ側のシリコン酸化膜４上に載置するように構成されている。また、出力信号線材１８は、複数の固定電極６間に位置して裏面２ｂ側のシリコン酸化膜４上に形成されている。図６Ｃに示すように、複数の固定電極６はシリコン基板２の裏面２ｂ側でそれぞれ配線層２０に接続され、当該配線層２０を通じて外部から固定電極６に対して電圧を印加可能に構成されている。
【００４７】
また、固定部３ｃおよび３ｄは、シリコン基板２の裏面２ｂ側の複数の導電線材３ａ（２）〜３ａ（６）上にそれぞれ固着されている。尚、図面中、固定部３ｃおよび３ｄにはそれぞれ括弧付符号を付しており、以下の説明では必要に応じて括弧付符号を付して説明する。
【００４８】
前述した導電線材３ａ（２）〜３ａ（７）は、それぞれ固定部３ｃ（１），３ｄ（１）〜３ｃ（３），３ｄ（３）に接続されている。梁部１９（１）〜１９（３）は、固定部３ｃ（１）および３ｄ（１）間、固定部３ｃ（２）および３ｄ（２）間、固定部３ｃ（３）および３ｄ（３）間をそれぞれ連結するように配設されている。尚、図面中の梁部１９にも括弧付符号を付して表しており、以下の説明でも必要に応じて括弧付符号を付して説明する。梁部１９は、２つの固定電極６と出力信号線材１８との上方を渡り、当該２つの固定電極６と出力信号線材１８との間に所定の間隙Ａ３（図６Ｂ参照）を存して配設されている。
【００４９】
まとめると、以上説明した導電要素はシリコン基板２の表面２ａおよび裏面２ｂを挟んで当該表面２ａおよび裏面２ｂ間に対して以下に示すように配設されている（図６Ａ参照）。
【００５０】
入力信号線材１３→導電線材３ａ（１）→梁部３ｂ（１）  →導電線材３ａ（２）→
固定部３ｃ（１）→  梁部１９（１）  →固定部３ｄ（１）→導電線材３ａ（３）→
梁部３ｂ（２）  →導電線材３ａ（４）→固定部３ｃ（２）→  梁部１９（２）  →
固定部３ｄ（２）→導電線材３ａ（５）→梁部３ｂ（３）  →導電線材３ａ（６）→
固定部３ｃ（３）→  梁部１９（３）  →固定部３ｄ（３）
このようにしてＭＥＭＳインダクタ２５が螺旋状に構成されている。
【００５１】
梁部１９（１）〜１９（３）の何れか少なくとも一つの電極材および固定電極６間に配線層２０を介して電圧が与えられることによって間隙Ａ３をなくして静電的に梁部１９（１）〜１９（３）と出力信号線材１８とをシリコン基板２の裏面２ｂ側で接触させることができ、ＭＥＭＳインダクタ２５のインダクタンス値を調整できる。
【００５２】
以下、図７Ａないし図７Ｆ、並びに、図８Ａないし図８Ｄを参照しながら上述構造の製造方法について説明を行う。図７Ａに示すように、シリコン基板２の表面２ａおよび裏面２ｂ間に複数の貫通孔２ｃをドライエッチング処理によって形成する。次に、図７Ｂに示すように、シリコン基板２の表面２ａ側の貫通孔２ｃ間に位置した所定領域に渡って、貫通孔２ｃの径よりも広い溝幅を有する溝部２ｇをエッチング処理により形成する。図７Ｂに示すように、この溝部２ｇは、シリコン基板２の表面２ａ内の複数の貫通間２ｃ間の大部分に渡って形成され、図６Ａに示すように、梁部３ｂとシリコン基板２との間の間隙Ｅを設けるために形成される。
【００５３】
次に、図７Ｃに示すように、熱酸化処理することによってシリコン基板２の露出面（表面２ａおよび裏面２ｂ、貫通孔２ｃの内面、溝部２ｇの内面）に沿ってシリコン酸化膜４を薄く等方的に形成する。次に、図７Ｄに示すように、溝部２ｇ内に対してシリコン酸化膜４上に犠牲層２１を埋込む。次に、図７Ｅに示すように、貫通孔２ｃの内面に沿って形成されたシリコン酸化膜４の内側内面に沿って犠牲層２２を形成する。尚、犠牲層２２の内側には通孔２ｄが形成される。
【００５４】
次に、図７Ｆに示すように、貫通孔２ｃ内において犠牲層２２の内側の通孔２ｄ内やシリコン基板２の表面２ａ側に導電膜を形成し所定形状にエッチング加工処理を行う。この工程では、通孔２ｄ内に導電線材３ａを埋込むと同時に、シリコン基板２の表面２ａ側に対して複数の導電線材３ａ間を連結するように梁部３ｂを形成する。この場合、シリコン基板２の表面２ａ側に形成されたシリコン酸化膜４および犠牲層２１の直上を渡って梁部３ｂを形成する。
【００５５】
次に、図８Ａに示すように、溝部２ｇ内に形成された犠牲層２１および貫通孔２ｃの内面に沿って形成された犠牲層２２を除去処理する。次に、図８Ｂに示すように、シリコン基板２の裏面２ｂ側に露出した複数の導電線材３ａ上に導電膜を形成し当該導電膜を所定形状に加工処理する。この工程によって、シリコン基板２の裏面２ｂ側に露出した複数の導電線材３ａ上に固定部３ｃおよび３ｄを形成し、さらに配線層２０に接続された固定電極６、入力信号線材１３（図８Ｂには図示せず：図６Ａ参照）、出力信号線材１８を同時に加工形成する。
【００５６】
この場合、図６Ａ、図６Ｃに示すように、固定部３ｃおよび３ｄはシリコン酸化膜４の一部上に固着するように形成されると共に、入力信号線材１３はＸ方向に沿って形成され、さらに出力信号線材１８はＹ方向に沿って形成される。また、配線層２０および固定電極６を覆うように必要に応じて保護用の絶縁膜２３を形成する。
【００５７】
次に、図８Ｃに示すように、シリコン基板２の裏面２ｂ側に犠牲層２４を堆積する。次に、図８Ｄに示すように、犠牲層２４の固定部３ｃおよび３ｄ上に貫通孔（符号なし）を形成し、当該貫通孔の内側と犠牲層２４の上に導電膜を形成し、当該導電膜を所定形状に加工処理する。この工程によってシリコン基板２の裏面２ｂ側に形成された固定部３ｃおよび３ｄ間を連結するように梁部１９を加工形成する。次に、図６Ａおよび図６Ｂに示すように、シリコン基板２の裏面２ｂ側の犠牲層２４を除去処理することによってＭＥＭＳインダクタ２５を構成できる。
【００５８】
本実施形態によれば、ＭＥＭＳインダクタ２５を螺旋状に構成しているため、省スペース化しながら大きなインダクタンス値のＭＥＭＳインダクタ２５を構成することができる。
【００５９】
シリコン基板２の表面２ａ側に溝部２ｇを設けているため、梁部３ｂとシリコン基板２との間に大きな間隙Ｅを構成することができ、当該梁部３ｂおよびシリコン基板２間の浮遊容量を低減できる。
【００６０】
また、固定電極６に電圧を与えることにより梁部１９（１）〜１９（３）のうちの何れかを出力信号線１８に対して静電的に接触させることができ、インダクタンス値を調整することができＭＥＭＳインダクタ２５の汎用性を向上できる。
【００６１】
（他の実施形態）
本発明は、上記実施形態に限定されるものではなく、例えば、以下に示す変形または拡張が可能である。
支持基板として、単結晶のシリコン基板２を適用した実施形態を示したが、その他の材料の半導体基板を適用しても良いし、ガラス基板等の絶縁基板を適用しても良い。
水酸化カリウム（ＫＯＨ）等の水溶液に浸すことでウェットエッチング処理したり、ＹＡＧレーザや炭酸ガスレーザを照射することで貫通孔２ｃを形成するようにしても良い。
【００６２】
犠牲層８を有機レジスト膜やポリイミド膜により形成した実施形態を示したが、例えばポリシリコン膜などをスパッタやＣＶＤ法によって形成して犠牲層として適用しても良い。
【００６３】
導電線材３をシリコン基板２の表面２ａ側の梁部３ｂによって複数の導電線材３ａ間を一体に連結するように形成した実施形態を示したが、梁部３ｂと導電線材３ａとを別体で形成しても良い。
【００６４】
第３の実施形態においては、シリコン酸化膜４の直上を渡って梁部３ｂを形成するように構成したが、第１および第２の実施形態に示すように、シリコン酸化膜４からシリコン基板２の表面２ａ側に浮上したエアギャップ構造で構成するようにしても良い。これにより浮遊容量をさらに低減できる。
ＭＥＭＳインダクタ２５を出力信号線材１８に対して静電的に接触させるようにした実施形態を示したが、磁気的に接触させるように構成しても良い。
【図面の簡単な説明】
【００６５】
【図１】本発明の第１の実施形態におけるＭＥＭＳインダクタの構造を模式的に示す斜視図
【図２】要部の縦断面図
【図３Ａ】製造途中における要部の縦断面を模式的に示す図（その１）
【図３Ｂ】製造途中における要部の縦断面を模式的に示す図（その２）
【図３Ｃ】製造途中における要部の縦断面を模式的に示す図（その３）
【図３Ｄ】製造途中における要部の縦断面を模式的に示す図（その４）
【図３Ｅ】製造途中における要部の縦断面を模式的に示す図（その５）
【図３Ｆ】製造途中における要部の縦断面を模式的に示す図（その６）
【図４Ａ】本発明の第２の実施形態を示す図１相当図
【図４Ｂ】ＭＥＭＳスイッチの構造とその周辺の縦断面図
【図５】電気的構成図
【図６Ａ】本発明の第３の実施形態における図１相当図
【図６Ｂ】図６ＣのＢ−Ｂ線に沿う縦断面図
【図６Ｃ】模式的に示す上面図
【図７Ａ】製造途中における要部の縦断面を模式的に示す図（その１）
【図７Ｂ】製造途中における要部の縦断面を模式的に示す図（その２）
【図７Ｃ】製造途中における要部の縦断面を模式的に示す図（その３）
【図７Ｄ】製造途中における要部の縦断面を模式的に示す図（その４）
【図７Ｅ】製造途中における要部の縦断面を模式的に示す図（その５）
【図７Ｆ】製造途中における要部の縦断面を模式的に示す図（その６）
【図８Ａ】製造途中における要部の縦断面を模式的に示す図（その７）
【図８Ｂ】製造途中における要部の縦断面を模式的に示す図（その８）
【図８Ｃ】製造途中における要部の縦断面を模式的に示す図（その９）
【図８Ｄ】製造途中における要部の縦断面を模式的に示す図（その１０）
【符号の説明】
【００６６】
図面中、１、２５はＭＥＭＳインダクタ、２はシリコン基板（支持基板）、２ａはシリコン基板の表面、２ｂはシリコン基板の裏面、２ｃは貫通孔、３は導電線材（ＭＥＭＳインダクタ）、１９は梁部、Ａ１〜Ａ３、Ｂ、Ｄ、Ｅは間隙、Ｃはキャパシタ、Ｌ１〜Ｌ３はインダクタ（ＭＥＭＳインダクタ）、ＳＷはＭＥＭＳスイッチを示す。
【図１】
2008166593.tif 000003
【図２】
2008166593.tif 000004
【図３Ａ】
2008166593.tif 000005
【図３Ｂ】
2008166593.tif 000006
【図３Ｃ】
2008166593.tif 000007
【図３Ｄ】
2008166593.tif 000008
【図３Ｅ】
2008166593.tif 000009
【図３Ｆ】
2008166593.tif 000010
【図４Ａ】
2008166593.tif 000011
【図４Ｂ】
2008166593.tif 000012
【図５】
2008166593.tif 000013
【図６Ａ】
2008166593.tif 000014
【図６Ｂ】
2008166593.tif 000015
【図６Ｃ】
2008166593.tif 000016
【図７Ａ】
2008166593.tif 000017
【図７Ｂ】
2008166593.tif 000018
【図７Ｃ】
2008166593.tif 000019
【図７Ｄ】
2008166593.tif 000020
【図７Ｅ】
2008166593.tif 000021
【図７Ｆ】
2008166593.tif 000022
【図８Ａ】
2008166593.tif 000023
【図８Ｂ】
2008166593.tif 000024
【図８Ｃ】
2008166593.tif 000025
【図８Ｄ】
2008166593.tif 000026