【手続補正書】
【提出日】平成21年9月15日(2009.9.15)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
互いに相補的に振幅する入力信号対を受け、当該入力信号対の振幅を変換するレベルシフタであって、
ソース対が第１の入力基準ノードに共通接続され、ゲート対に前記入力信号対を受ける入力トランジスタ対と、
ソース対が前記入力トランジスタ対のドレイン対に接続され、ゲート対が第２の入力基準ノードに共通接続され、当該入力トランジスタ対のドレイン対における電圧を制限する入力側電圧緩和トランジスタ対と、
出力ノード対と、
ソース対が前記出力ノード対に接続され、ゲート対が第１の出力基準ノードに共通接続され、ドレイン対が前記入力側電圧緩和トランジスタ対のドレイン対に接続され、当該出力ノード対における電圧を制限する出力側電圧緩和トランジスタ対と、
前記出力ノード対に一対一で対応し、第２および第３の出力基準ノードの間に接続される第１および第２のインバータ回路とを備え、
前記第１および第２のインバータ回路の各々は、当該出力ノード対のうち自己に対応しない出力ノードにおける電圧に応じて、前記第２および第３の出力基準ノードのうちいずれか一方における電圧を自己に対応する出力ノードに供給する
ことを特徴とするレベルシフタ。
【請求項２】
請求項１において、
前記第１および第２のインバータ回路の各々は、
ソースが前記第２の出力基準ノードに接続され、ドレインが当該インバータ回路に対応する出力ノードに接続され、ゲートが当該インバータ回路に対応しない出力ノードに接続される第１の選択トランジスタと、
ソースが前記第３の出力基準ノードに接続され、ドレインが当該インバータ回路に対応する出力ノードに接続され、ゲートが当該インバータ回路に対応しない出力ノードに接続される第２の選択トランジスタとを含む
ことを特徴とするレベルシフタ。
【請求項３】
請求項２において、
前記入力トランジスタ対の電流駆動能力は、前記第２の選択トランジスタの電流駆動能力よりも大きく、
前記入力側電圧緩和トランジスタ対の電流駆動能力は、前記入力トランジスタ対の電流駆動能力よりも大きく、
前記出力側電圧緩和トランジスタ対の電流駆動能力は、前記第２の選択トランジスタの電流駆動能力よりも大きい
ことを特徴とするレベルシフタ。
【請求項４】
請求項１において、
前記第２の出力基準ノードに与えられる電圧は、前記第１の出力基準ノードに与えられる電圧に等しい
ことを特徴とするレベルシフタ。
【請求項５】
請求項１において、
ゲートに前記入力信号対の一方を受け、ソースが前記第２の入力基準ノードに接続され、ドレインが前記入力側電圧緩和トランジスタ対の一方のソースに接続される第１の補助トランジスタと、
ゲートに前記入力信号対の他方を受け、ソースが前記第２の入力基準ノードに接続され、ドレインが前記入力側電圧緩和トランジスタ対の他方のソースに接続される第２の補助トランジスタとをさらに備える
ことを特徴とするレベルシフタ。
【請求項６】
請求項１において、
前記出力側電圧緩和トランジスタ対の一方のソースおよびドレイン間に接続される第１の容量部と、
前記出力側電圧緩和トランジスタ対の他方のソースおよびドレイン間に接続される第２の容量部とさらに備える
ことを特徴とするレベルシフタ。
【請求項７】
請求項６において、
前記第１および第２の容量部は、容量素子である
ことを特徴とするレベルシフタ。
【請求項８】
請求項６において、
前記第１および第２の容量部は、ＭＯＳトランジスタである
ことを特徴とするレベルシフタ。
【請求項９】
請求項１において、
基準信号を受け、当該基準信号を前記入力信号対の一方として前記入力トランジスタ対の一方のゲートに供給する信号供給部と、
前記信号供給部からの基準信号を反転し、前記入力信号対の他方として前記入力トランジスタ対の他方のゲートに供給する信号反転部とをさらに備える
ことを特徴とするレベルシフタ。
【請求項１０】
請求項９において、
前記信号供給部は、さらに、制御信号を受け、当該制御信号に応じて前記基準信号の電圧レベルを固定する
ことを特徴とするレベルシフタ。
【請求項１１】
互いに相補的に振幅する入力信号対を受け、当該入力信号対の振幅を変換するレベルシフタであって、
ソース対が第１の入力基準ノードに共通接続され、ゲート対に前記入力信号対を受ける入力トランジスタ対と、
ソース対が前記入力トランジスタ対のドレイン対に接続され、ゲート対が第２の入力基準ノードに共通接続される入力側トランジスタ対と、
出力ノード対と、
ソース対が前記出力ノード対に接続され、ゲート対が第１の出力基準ノードに共通接続され、ドレイン対が前記入力側トランジスタ対のドレイン対に接続される出力側トランジスタ対と、
前記出力ノード対に一対一で対応し、第２および第３の出力基準ノードの間に接続される第１および第２のインバータ回路とを備え、
前記第１および第２のインバータ回路の各々は、当該出力ノード対のうち自己に対応しない出力ノードにおける電圧に応じて、前記第２および第３の出力基準ノードのうちいずれか一方における電圧を自己に対応する出力ノードに供給する
ことを特徴とするレベルシフタ。
【請求項１２】
請求項１１において、
前記第１および第２のインバータ回路の各々は、
ソースが前記第２の出力基準ノードに接続され、ドレインが当該インバータ回路に対応する出力ノードに接続され、ゲートが当該インバータ回路に対応しない出力ノードに接続される第１の選択トランジスタと、
ソースが前記第３の出力基準ノードに接続され、ドレインが当該インバータ回路に対応する出力ノードに接続され、ゲートが当該インバータ回路に対応しない出力ノードに接続される第２の選択トランジスタとを含む
ことを特徴とするレベルシフタ。
【請求項１３】
請求項１２において、
前記入力トランジスタ対の電流駆動能力は、前記第２の選択トランジスタの電流駆動能力よりも大きく、
前記入力側トランジスタ対の電流駆動能力は、前記入力トランジスタ対の電流駆動能力よりも大きく、
前記出力側トランジスタ対の電流駆動能力は、前記第２の選択トランジスタの電流駆動能力よりも大きい
ことを特徴とするレベルシフタ。
【請求項１４】
請求項１１において、
前記第２の出力基準ノードに与えられる電圧は、前記第１の出力基準ノードに与えられる電圧に等しい
ことを特徴とするレベルシフタ。
【請求項１５】
請求項１１において、
ゲートに前記入力信号対の一方を受け、ソースが前記第２の入力基準ノードに接続され、ドレインが前記入力側トランジスタ対の一方のソースに接続される第１の補助トランジスタと、
ゲートに前記入力信号対の他方を受け、ソースが前記第２の入力基準ノードに接続され、ドレインが前記入力側トランジスタ対の他方のソースに接続される第２の補助トランジスタとをさらに備える
ことを特徴とするレベルシフタ。
【請求項１６】
請求項１１において、
前記出力側トランジスタ対の一方のソースおよびドレイン間に接続される第１の容量部と、
前記出力側トランジスタ対の他方のソースおよびドレイン間に接続される第２の容量部とさらに備える
ことを特徴とするレベルシフタ。
【請求項１７】
請求項１６において、
前記第１および第２の容量部は、容量素子である
ことを特徴とするレベルシフタ。
【請求項１８】
請求項１６において、
前記第１および第２の容量部は、ＭＯＳトランジスタである
ことを特徴とするレベルシフタ。
【請求項１９】
請求項１１において、
基準信号を受け、当該基準信号を前記入力信号対の一方として前記入力トランジスタ対の一方のゲートに供給する信号供給部と、
前記信号供給部からの基準信号を反転し、前記入力信号対の他方として前記入力トランジスタ対の他方のゲートに供給する信号反転部とをさらに備える
ことを特徴とするレベルシフタ。
【請求項２０】
請求項１９において、
前記信号供給部は、さらに、制御信号を受け、当該制御信号に応じて前記基準信号の電圧レベルを固定する
ことを特徴とするレベルシフタ。