(57)【要約】【課題】本発明はＣＤＭＡ方式の基地局の受信装置及び受信方法に関し，パスサーチのための複数の単位マッチドフィルタの分離・結合の制御を簡単化すると共にハードウェアの回路規模を小さくすることを目的とする。【解決手段】複数の無線部からの受信データを記憶する複数の第１のメモリと，複数の第１のメモリのそれぞれのデータが入力されて拡散コードとの相関演算を行う複数の分割型のマッチドフィルタと，複数の各マッチドフィルタの出力を格納する第２のメモリと，第２のメモリの出力から得られた遅延プロファイルの信号からパス検出を行うパス検出部と，復調部とメモリ制御部とを備える。メモリ制御部は，第２のメモリに格納された複数のマッチドフィルタのデータを結合して単一の連続したデータとして読み出すか個別の独立したデータとして読み出すかパス検出部の出力に応じて切り替えるよう構成する。【選択図】図１
2008228255.tif 000002
【特許請求の範囲】
【請求項１】
ＣＤＭＡ方式の基地局の受信装置において，
複数の無線部からの受信データを記憶する複数の第１のメモリと，
前記複数の第１のメモリのそれぞれのデータが入力されて拡散コードとの相関演算を行う複数の分割型のマッチドフィルタと，
前記複数の各マッチドフィルタの出力を格納する第２のメモリと，
前記第２のメモリの出力から得られた遅延プロファイルの信号から前記無線信号のパス検出の演算を行うパス検出部と，
前記パス検出部からの検出信号及び拡散コードにより受信データの逆拡散を行って復調を行う復調部と，
前記第１のメモリと第２のメモリの制御を行うメモリ制御部とを備え，
前記メモリ制御部は，前記第２のメモリに格納された前記複数のマッチドフィルタのデータを結合して単一の連続したデータとして読み出すか，各マッチドフィルタのデータを個別の独立したデータとして読み出すか，前記パス検出部の出力に応じて切り替えることを特徴とするＣＤＭＡ方式の基地局の受信装置。
【請求項２】
複数の無線部からの受信データに基づいてパス検出を行うＣＤＭＡ方式の基地局の受信方法において，
複数の無線部からのサンプリングした受信データを複数の分割型のマッチドフィルタの前段に設けた第１のメモリに格納し，
前記複数の第１のメモリに格納したデータをそれぞれに接続された複数の分割型のマッチドフィルタによる相関の処理により遅延プロファイルの出力を発生して第２のメモリに格納し，
前記第２のメモリからの複数のマッチドフィルタのデータを個別に読み出すか，連続して読み出すことにより前記複数のマッチドフィルタを分離または結合を行うことを特徴とするＣＤＭＡ方式の基地局の受信方法。
【請求項３】
請求項２において，
前記複数の無線部からの受信データを記憶する時，複数のセクタの一部のセクタの前半の受信データセクタ対応の異なるマッチドフィルタの前段の第１のメモリに割り当てて格納し，
未使用のマッチドフィルタに対応する第１のメモリに対して，前記割り当て済みのセクタの後半の受信データを割り当てて格納し，
前記第２のメモリから同じセクタについて異なるマッチドフィルタにより処理された前半と後半の結果を読み出すことにより結合することを特徴とするＣＤＭＡ方式の基地局の受信方法。
【請求項４】
請求項２において，
前記無線部のＡ／Ｄ変換において２倍精度のオーバーサンプリングを行った一つの受信データについて第１のメモリの一つに格納して対応するマッチドフィルタにより処理を行い，
前記２倍精度のオーバーサンプリングのデータから１／２の周期で抽出した１倍精度のデータを他の第１のメモリの複数個に順次格納して対応するマッチドフィルタによる処理を行い，
前記２倍精度のオーバーサンプリングのデータにより高精度の遅延プロファイルを取得し，同時に前記１倍精度のサンプリングデータにより幅広い範囲について有効パスの検出を行うことを特徴とするＣＤＭＡ方式の基地局の受信方法。
【請求項５】
受信信号について相関演算を行う複数のマッチドフィルタと，
該複数のマッチドフィルタからの出力をそれぞれ記憶する記憶部と，
該記憶部から２以上の異なるマッチドフィルタからの出力を結合して読み出す制御を行う制御部と，
前記制御部により読み出された出力に基づいて，前記受信信号についてのパス検出を行うパス検出部と，
前記パス検出部におけるパスの検出結果に応じて前記受信信号の復調を行う復調部と，を備えたことを特徴とするＣＤＭＡ方式の基地局の受信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，ＣＤＭＡ方式を用いた移動体通信システムの基地局の受信装置及び受信方法に関し，特に符号多重された信号を復調するための同期保持用のマッチドフィルタを用いたパスサーチを行うＣＤＭＡ方式の基地局の受信装置及び受信方法に関する。
【背景技術】
【０００２】
近年，携帯電話の加入者数は増加し移動体通信の技術では多くの加入者を収容するためにＣＤＭＡ（Code Division Multiple Access:符号分割多元接続) 方式が採用されるようになった。ＣＤＭＡの送信装置は送信すべきデータに拡散コード（Spread Code)を乗じて拡散データを生成し，符号多重された無線信号を送信し，受信装置は無線信号を受信して，その信号に拡散コードと同一のレプリカコードを乗算して逆拡散（Despread) して復調する。
【０００３】
ＣＤＭＡ方式の受信装置として複数のマッチドフィルタを実装せず回路規模を増大させないで複数の呼処理ができることを目的としたＣＤＭＡ方式の受信装置及び方法が提案されている（特許文献１参照）。図７は上記提案された受信装置の構成である。図中，５０−１〜５０−８は複数の無線（ＲＦ）部，５１は逆拡散処理部，５２，５３はユーザに対応した逆拡散コードを発生するコード発生部，５４は遅延量が時間方向にどの程度広がるかを表すパラメータである遅延プロファイルを測定する遅延プロファイル測定部，５５は遅延量を出力する遅延量・パス数検出部である。
【０００４】
図８は基地局と移動局との間の無線信号の伝搬経路と信号の相関値レベルを示す。図８のＡ．に基地局と移動局の配置を示し，ＢＴＳは基地局，ＭＳは移動局であり，基地局ＢＴＳの受信装置は移動局ＭＳから送信されたＲＦ信号として直接波ｃとビルや山（自然物）に反射されて届く遅延波（反射波）ｄとの双方を受信するが，そのような時間方向への広がりが遅延プロファイル測定部５４で測定される。
【０００５】
受信装置は移動体通信における基地局に設けられ，図７に示す各ＲＦ部５０−１〜５０−８は，それぞれアンテナ５０ａで符号多重されたＲＦ信号を受信し，帯域制限部（バンドパスフィルタ）５０ｂで所定の帯域外の信号を制限し，ＬＮＡ（ローノイズアンプ）５０ｃで増幅されて周波数変換器５０ｄにおいて，局部発振器（図示省略）から出力されるローカル周波数の信号を用いて周波数変換されてベースバンド信号を出力する。更にベースバンド信号はＡ／Ｄ変換器５０ｅにおいてディジタルデータに変換される。ディジタルデータは，逆拡散処理部５１と遅延プロファイル測定部５４とに入力される。遅延プロファイル測定部５４は，マッチドフィルタ５４ａと平均化処理部５４ｂとを備えている。
【０００６】
逆拡散処理部５１はコード発生部５２からのレプリカコード（逆拡散コード）の先頭と受信データの先頭とを一致させるパスタイミングを，遅延量・パス数検出部５５から入力することにより受信データをレプリカコードに同期させて相関検出する。このパスタイミングは，受信装置で観測される直接波と遅延波の時間遅延間隔に相当する。
【０００７】
図７の１個のＲＦ部５０−１により１個の呼が処理され，１個の呼は１チャネルを表し，Ａ／Ｄ変換器５０ｅの出力は受信データ♯１という。同様に他のＲＦ部５０−２〜５０−８からの出力を受信データ♯２〜♯８という。なお，後述する受信データ♯０は，受信データ♯１〜♯８のうちの一つと同一のコピーデータを表す。
【０００８】
図９は上記図７に示す遅延プロファイル測定部（図７の５４）と遅延量・パス数検出部６６（図７の５５）の構成を示す。遅延プロファイル測定部６０は分割型マッチドフィルタ６１（図７の５４ａに対応）と平均計算部６５（平均化処理部５４ｂに対応）とで構成され，遅延量・パス数検出部６６はＭＦ（マッチドフィルタ）結合制御部６７と複数のパスレベル判定部６８及びパス検出部６９とで構成される。
【０００９】
遅延プロファイル測定部６０内の分割型マッチドフィルタ６１は，８個のセレクタ６３ａ〜６３ｈと３２ピンの単位マッチドフィルタ（３２tap ＭＦで表示 )６２ａ〜６２ｈ及び全加算器６４とで構成され，セレクタ６３ａは受信データ♯０と♯１が入力され，何れかが選択され，セレクタ６３ｂ〜６３ｈは前段の単位マッチドフィルタ（以下，マッチドフィルタという）６２ａ〜６２ｇの出力か，受信データ♯２〜♯８かの何れかをＭＦ結合制御部６７の制御により選択する。マッチドフィルタ６２ａ〜６２ｇは，それぞれ受信データとユーザの拡散コードとを入力し，複数段のラッチ部とＥＸＯＲ（排他的論理和回路）及び加算器とからなる公知の構成を備え，相関演算を行う。これにより受信信号の電力分布を検出し，遅延プロファイル測定部６０から移動局から送信された信号の遅延量の時間方向の広がりを表すパラメータである遅延プロファイルを検出する。遅延プロファイル測定部６０からは時刻に対応した相関値（受信レベル）が出力される。
【００１０】
分割型マッチドフィルタ６１のＭＦ結合制御部６７からの結合制御信号が１の場合，セレクタ６３ａ〜６３ｈはそれぞれ受信データ♯１〜♯８を選択して，それぞれマッチドフィルタ６２ａ〜６２ｈに入力され，異なる８個の呼について３２タップの８個のフィルタとしてパラレルに逆拡散され，分離型として動作する。結合制御信号が０の場合，セレクタ６３ａ〜６３ｈはそれぞれ受信データ♯０，及びマッチドフィルタ６２ａ〜６２ｇの出力を選択する。従って，分割マッチドフィルタは８個のブロックがカスケードに接続され，一つの呼についての２５６タップ構成となり，結合型として動作する。
【００１１】
全加算器６４は各マッチドフィルタ６２ａ〜６２ｈの出力が入力されて全加算を行い，その出力は平均計算部６５の中の８個のセレクタ６５ａへ並列に供給され，各セレクタ６５ａは対応する各マッチドフィルタ６２ａ〜６２ｇの出力か，全加算器６４の出力かを選択して，平均化処理部６５ｂで平均化処理を行う。パスレベル判定部６８は分割型マッチドフィルタ６１が２５６タップ構成（結合型）の場合は，マッチドフィルタ６２ｈからの信号について判定し，分割型マッチドフィルタ６１が３２タップ構成（分離型）の場合は各マッチドフィルタ６２ａ〜６２ｈのそれぞれからの信号について別個に判定し，受信したパスレベルが閾値より低下するとＭＦ結合制御部６７は分割型マッチドフィルタ６１に対して２５６タップ（結合型）構成に移行するよう制御して，１個の呼について遅延プロファイルを測定する。受信状況が良好な場合は，３２タップ（分離型）構成にして８個の呼のそれぞれについて遅延プロファイルを測定する。また，新規に追加された呼が発生した場合も，２５６タップ構成により測定する。
【００１２】
上記図８のＢ．に信号の伝搬時間の関係と，上り信号の相関値レベルを示す。ａは下り信号の基地局ＢＴＳのアンテナ端から移動局ＭＳへ送信した信号のフレーム（Frame)の構成を示し，ｂはａの下り信号が移動局ＭＳのアンテナ端に到達する時間位置を示し，一定の遅延時間だけ遅れる。また，ｃは上り信号（移動局ＭＳから送信）の直接波が基地局ＢＴＳのアンテナ端末に到達する時間位置を示し，ｄは上り信号がビルで反射して基地局ＢＴＳのアンテナに到達する時間位置を示す。
【００１３】
図８のｅには遅延プロファイル測定部６０の分割型マッチドフィルタ６１の８つの単位マッチドフィルタを結合（２５６タップ）した状態での遅延プロファイルの相関値レベル（縦軸）の変化を示し，横軸は基地局から移動局までの距離（セル半径）を表す。このように，上り信号の直接波（図８のｃ）と間接波である反射波（図８のｄ）の位置でピークが発生して有効パスが存在することを表している。このように，有効パスが検出されればそのパス用の特定のマッチドフィルタ６２を分離し，他のマッチドフィルタ６２はそれぞれ他のユーザの信号用に同時並列に使用することができる。
【００１４】
また，従来は，現在捕捉している有効パス（相関値レベルの高いパス）の他にも，レベルの高い有効パスが存在するかどうかを確認するために，数秒に１回の頻度でサーチウィンドウ幅を広げる動作を実行するように制御が行われており，図８のｆにウィンドウ幅を拡大した場合の分布を示す。
【００１５】
上記図７の構成において，逆拡散処理部５１には，直接到来波及び遅延到来波のそれぞれに対して逆拡散回路が設けられており，遅延プロファイル測定部から通知されたタイミングで受信データと拡散コードとの相関をとって受信データの復調を行い，逆拡散処理部の受信データ，即ち元のデータが取り出される。
【特許文献１】特開２００２−２０４１８４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
上記の提案されたＣＤＭＡ方式の受信装置の構成によれば，遅延プロファイル測定部を構成する複数の単位マッチドフィルタ（以下，マッチドフィルタという）と前段からの受信データまたは直接各ユーザからの受信データのいずれかを選択して後段のマッチドフィルタへ入力するための複数のセレクタが設けられ，それらの多数のセレクタを切り替える制御を行うことにより，マッチドフィルタを直列に接続（２５６タップ）する構成で一つの受信データの処理を行うか，各マッチドフィルタに各ユーザの個別の受信データを入力して複数の受信データを並列に処理するかの切り替えが行われるが，このようにマッチドフィルタの分離，結合の制御をするための制御が複雑化しているという問題がある。
【００１７】
また，複数の単位マッチドフィルタとセレクタの間を分離・結合する幅の太いデータバスが必要となりハードウェアの回路規模も増加するという問題がある。
【００１８】
本発明はパスサーチのための複数のマッチドフィルタの分離・結合の制御を簡単化すると共にハードウェアの回路規模を小さくできるＣＤＭＡ方式の基地局の受信装置及び受信方法を提供することを目的とする。
【課題を解決するための手段】
【００１９】
本発明では，受信信号について相関演算を行う複数のマッチドフィルタと，該複数のマッチドフィルタからの出力をそれぞれ記憶する記憶部と，該記憶部から２以上の異なるマッチドフィルタからの出力を結合して読み出す制御を行う制御部と，前記制御部により読み出された出力に基づいて，前記受信信号についてのパス検出を行うパス検出部と，前記パス検出部におけるパスの検出結果に応じて前記受信信号の復調を行う復調部と，を備えたことを特徴とする受信装置を用いる。
【００２０】
記憶部から２以上の異なるマッチドフィルタからの出力を結合して読み出す制御を行うこととしたので，パス検出を行ための検出幅の制御等を容易に行うことができる。
【００２１】
図１は本発明の原理構成を示す図である。図中，１０（１０−１〜１０−４）は無線（ＲＦ）部１６から出力された受信データ（図７のＡ／Ｄ変換器５０ｅの出力）が格納される第１のメモリ，１１（１１−１〜１１−４）は各メモリ１０の出力が入力されるマッチドフィルタ（ＭＦ♯１〜ＭＦ♯４），１２は複数のマッチドフィルタ（ＭＦ♯１〜ＭＦ♯４）の各出力を格納する第２のメモリ，１３は各パスについて順次検出処理を行うパス検出部（図７の平均化処理部５４ｂと遅延量・パス数検出部５５の機能を持つ），１４は第１のメモリ１０と第２のメモリ１２の制御を行うメモリ制御部，１５は復調部（図７の逆拡散処理部５１の機能），１６は無線信号を受信する複数のＲＦ部である。
【００２２】
なお，この原理構成では第１のメモリ１０，マッチドフィルタＭＦ♯１〜♯４はそれぞれ４個設けられているが，４個以外の数（例えば８個）を選択できることはいうまでもない。
【００２３】
マッチドフィルタＭＦ♯１〜♯４の前段の第１のメモリ１０−１〜１０−４には各受信器からの受信データが格納され，マッチドフィルタＭＦ♯１〜♯４はチップレート（拡散コードの最小単位の周波数の周期）のｎ倍クロックで多重処理をさせるため蓄積された受信データをチップレートのｎ倍クロックでメモリ制御部１４からの制御により読み出しが行われて，読み出されたデータはそれぞれ対応するマッチドフィルタＭＦ♯１〜♯４に入力されて，相関処理されて遅延プロファイルを表す出力は第２のメモリ１２に格納される。第２のメモリ１２に格納された各マッチドフィルタＭＦ♯１〜♯４から出力されたデータは，メモリ制御部１４の制御により種々のパターンで読み出される。すなわち，マッチドフィルタＭＦ♯１〜♯４からの出力データを読み取る時の制御により，４つのマッチドフィルタはそれぞれ独立した回路ブロックとして次のように変形したマッチドフィルタを構成することができる。
【００２４】
(1) ＭＦ♯１＋ＭＦ♯２＋ＭＦ♯３＋ＭＦ♯４として全てのマッチドフィルタを結合して一つの受信データを処理する（４個直列）。
【００２５】
(2) ＭＦ♯１とＭＦ♯２とＭＦ♯３とＭＦ♯４がそれぞれ独立して，各マッチドフィルタが別々の受信データを処理する（４個並列）。
【００２６】
(3）（ＭＦ♯１＋ＭＦ♯２）と（ＭＦ♯３とＭＦ♯４）という，２つのマッチドフィルタを直列にした組合せを２組設けた構成（２個直列×２）。
【００２７】
(4) （ＭＦ♯１＋ＭＦ♯２）とＭＦ♯３とＭＦ♯４という，２つのマッチドフィルタを直列にした１組と２つの独立したマッチドフィルタの構成（２個直列＋２個並列）。
【発明の効果】
【００２８】
本発明によれば，有効パスの広範囲検索を行う場合にハードウェアの制御が簡素化することができる。
【００２９】
マッチドフィルタのハードウェア側では複数の動作モードを持つ必要がなく，回路の複雑化を防ぐことができる。
【００３０】
また，データバスの選択・結合のための回路（セレクタとバス）が不要になるため，ハードウェアの回路規模が削減可能となる。
【発明を実施するための最良の形態】
【００３１】
図２は実施例１の構成を示す図である。図中，２０（２０−１〜２０−４）はＲＦ部（図７の５０）のＡ／Ｄ変換器（図７の５０ｅ）の出力である受信データを蓄積するメモリ（図１の第１のメモリ１０に対応し，２１（２１−１〜２１−４）は各メモリ２０の出力が入力される６４タップ（tap)のマッチドフィルタ（ＭＦ♯１〜♯４），２２はデュアルポート（Dual Port)メモリ（図１の第２のメモリ１２に対応），２３はパス検出を行うＤＳＰ（Digital Signal Processor：ディジタル信号処理装置），２４はメモリ制御部，２５は復調部（フィンガ部：Finger) である。
【００３２】
図２のメモリ制御部２４は前段の複数のＲＦ部（図７の５０）からの受信データが入力され，それらの各受信データはメモリ２０−１〜２０−４へ分割型で記憶する制御を行うと共に，マッチドフィルタＭＦ♯１〜♯４からデュアルポートメモリ２２へ書込みが行われ，デュアルポートメモリ２２からの読み出しの制御は，ＤＳＰ２３によるパス検出動作による検出結果によるメモリ制御部２４で行われる。
【００３３】
図３は実施例２の構成を示す図である。図中，３０（３０−１〜３０−４）はＲＦ部のＡ／Ｄ変換器の出力である受信データを蓄積するメモリ（図１の第１のメモリに対応），３１（３１−１〜３１−４）は各メモリ３０の出力が入力される６４タップのマッチドフィルタ（ＭＦ♯１〜♯４），３２はＤＳＰ（ディジタル信号処理装置），３２０は内部メモリ，３２１はパス検出部，３３はメモリ制御部，３４は復調部（フィンガ部：Finger) である。
【００３４】
図３の実施例２の場合は，ＤＳＰ３２内の内部メモリ３２０にマッチドフィルタ（ＭＦ）３１−１〜３１−４の出力が内部メモリ３２０にアクセスし，内部メモリ３２０からメモリ制御部３３の制御により読み出されてパス検出部３２１に供給されて，各マッチドフィルタの出力を結合または並列の処理をする。
【００３５】
図４はメモリ制御部（図２の２４または図３の３３）のフローチャートである。あらかじめ指定した周期に到達したか判別し（図４のＳ１），到達すると遅延プロファイルデータの最大値はしきい値以上か判別する（同Ｓ２）。ここで，しきい値ｎ以上であると判別されるとメモリ（デュアルポートメモリ２２内）を連結せず，複数のユーザからの受信データの並列処理に用い（図３のＳ３），最大値がしきい値ｎ以上でない場合は，メモリを連結し，一つのユーザからの受信データについて広範囲の遅延プロファイルデータを取得する（同Ｓ４）。
【００３６】
図５は複数セクタの並列処理におけるデータの連結方法の説明図である。図５には基地局でセクタ１〜セクタ３（方角）の３つのセクタの移動局（図示省略）からの受信データが取得された例を示し，以下の説明は図２の実施例１の構成について記述するが，図３の実施例２の構成についても同様の処理を行うことができる。
【００３７】
セクタ１〜セクタ３の受信データの中で，セクタ１の前半のデータ，セクタ２のデータ，セクタ３のデータは図２のメモリ２０−１〜２０−４に格納され，セクタ１の後半のデータをメモリ２０−４に格納される。メモリ２０−１〜２０−３のデータはマッチドフィルタＭＦ♯１〜♯４において処理されて，各マッチドフィルタＭＦ♯１〜♯４から得られた遅延プロファイルデータはデュアルポートメモリ２２の各マッチドフィルタＭＦ♯１〜♯４に対応して割り当てられたアドレスに格納される。この後，ＤＳＰ２３におけるパス検出のためにデュアルポートメモリ２２から各セクタのデータを読み出す時，図５のａ〜ｃのように読み出すことができる。すなわち，セクタ１については，最初にマッチドフィルタＭＦ♯１の出力が格納されたアドレス（デュアルポートメモリ２２）からセクタ１の前半のデータを読み出し，続いてマッチドフィルタＭＦ♯４の出力が格納されたアドレスからセクタ１の後半のデータを読み出すことにより，複数のマッチドフィルタの処理結果を連結することができる。セクタ２，セクタ３の遅延プロファイルデータはそれぞれマッチドフィルタＭＦ♯２，♯３の出力が格納されたアドレスから，個別に（分離して）読み出すことができる。
【００３８】
このように，マッチドフィルタの後段にメモリ（デュアルポートメモリ２２）を設けて，アドレス制御を行うことで複数のマッチドフィルタから出力された遅延プロファイルデータの連結や，分離を行うことができる。
【００３９】
次にパスレベルの大きいセクタに対して，上りデータの２倍のオーバーサンプル精度のデータと１倍精度のサンプルデータを用いて遅延プロファイルデータを取得する方法を説明する。
【００４０】
移動局からの信号を受信する基地局は，上記図７に示すＲＦ部５０のＡ／Ｄ変換器５０ｅにおいてＡ／Ｄ変換されるが，最もパスレベルの大きいセクタに対して，上りデータの１倍サンプリング周波数である３．８４ＭＨｚ（送信側である移動局の拡散コードの最小単位（チップレートという）の周波数の例）でサンプリングしたデータにより遅延プロファイルデータを取得する場合と，相関レベルが高い（移動局が基地局に近づいた時）場合に高いレベルが発生する区間だけを２倍精度のオーバーサンプルデータを用いて精度の高い遅延プロファイルデータを取得するように切り替えることができる。また，マッチドフィルタ（ＭＦ）は，同じタップ数でも，上りデータの２倍精度のオーバーサンプルデータを間引くことで（１／２にすると１倍精度と同じレートに相当），遅延プロファイルの取得範囲を拡大することができる。サンプリング倍率（精度）とマッチドフィルタの組合せによりカバー（遅延プロファイルの取得範囲）できるセル半径の例を以下の(1) 〜(3) に示す。
【００４１】
(1) 64タップＭＦ×４：１倍精度（3.84ＭＨｚのサンプリング周波数）で256 チップ幅相当（４個のマッチドフィルタを結合）の遅延プロファイル：セル半径１０Km (キロメートル) をカバー
(2) 64タップＭＦ×４：２倍オーバーサンプル精度（3.84×２＝7.68ＭＨｚのサンプリング周波数）で128 チップ幅相当（４個のマッチドフィルタを結合）の遅延プロファイル：セル半径５kmをカバー
(3) 64タップ×２：１倍精度で，128 チップ幅相当の遅延プロファイル：セル半径20Kmをカバー
(4) 64タップ×２：２倍精度で，64チップ幅相当の遅延プロファイル：セル半径2.5Km をカバー
図６は２倍精度と１倍精度で遅延プロファイルを取得する例を示す。図６のａ．はセクタ１について２倍のオーバーサンプリング精度のデータがマッチドフィルタＭＦ♯１で処理した場合を示し，同じ時間幅のデータでも１倍精度でサンプリングされた場合のデータの２倍のデータ量となる。これに対し，図６のｂ．はセクタ１についての１倍精度のサンプル精度のデータをマッチドフィルタＭＦ♯２及びＭＦ♯３にて処理した例であり，セクタ１についての周辺（基地局から遠方の距離まで）の有効パスの有無を検索することができる。このように，１倍精度のサンプルデータにて，遅延プロファイル取得範囲が２倍に拡張されたことと等価になる。
【００４２】
（付記１）  ＣＤＭＡ方式の基地局の受信装置において，複数の無線部からの受信データを記憶する複数の第１のメモリと，前記複数の第１のメモリのそれぞれのデータが入力されて拡散コードとの相関演算を行う複数の分割型のマッチドフィルタと，前記複数の各マッチドフィルタの出力を格納する第２のメモリと，前記第２のメモリの出力から得られた遅延プロファイルの信号から前記無線信号のパス検出の演算を行うパス検出部と，前記パス検出部からの検出信号及び拡散コードにより受信データの逆拡散を行って復調を行う復調部と，前記第１のメモリと第２のメモリの制御を行うメモリ制御部を備え，前記メモリ制御部は，前記第２のメモリに格納された前記複数のマッチドフィルタのデータを結合して単一の連続したデータとして読み出すか，各マッチドフィルタのデータを個別の独立したデータとして読み出すか，前記パス検出部の出力に応じて切り替えることを特徴とするＣＤＭＡ方式の基地局の受信装置。
【００４３】
（付記２）  付記１において，前記第２のメモリをデュアルポートメモリにより構成し，前記パス検出部をディジタル信号処理装置により構成することを特徴とするＣＤＭＡ方式の基地局の受信装置。
【００４４】
（付記３）  付記１において，前記第１のメモリと前記パス検出部をディジタル信号処理装置により構成し，前記ディジタル信号処理装置の内蔵メモリを前記第２のメモリとして構成することを特徴とするＣＤＭＡ方式の基地局の受信装置。
【００４５】
（付記４）  複数の無線部からの受信データに基づいてパス検出を行うＣＤＭＡ方式の基地局の受信方法において，複数の無線部からのサンプリングした受信データを複数の分割型のマッチドフィルタの前段に設けた第１のメモリに格納し，前記複数の第１のメモリに格納したデータをそれぞれに接続された複数の分割型のマッチドフィルタによる相関の処理により遅延プロファイルの出力を発生して第２のメモリに格納し，前記第２のメモリからの複数のマッチドフィルタのデータを個別に読み出すか，連続して読み出すことにより前記複数のマッチドフィルタを分離または結合を行うことを特徴とするＣＤＭＡ方式の基地局の受信方法。
【００４６】
（付記５）  付記４において，前記複数の無線部からの受信データを記憶する時，複数のセクタの一部のセクタの前半の受信データセクタ対応の異なるマッチドフィルタの前段の第１のメモリに割り当てて格納し，未使用のマッチドフィルタに対応する第１のメモリに対して，前記割り当て済みのセクタの後半の受信データを割り当てて格納し，前記第２のメモリから同じセクタについて異なるマッチドフィルタにより処理された前半と後半の結果を読み出すことにより結合することを特徴とするＣＤＭＡ方式の基地局の受信方法。
【００４７】
（付記６）  付記４において，前記無線部のＡ／Ｄ変換において２倍精度のオーバーサンプリングを行った一つの受信データについて第１のメモリの一つに格納して対応するマッチドフィルタにより処理を行い，前記２倍精度のオーバーサンプリングのデータから１／２の周期で抽出した１倍精度のデータを他の第１のメモリの複数個に順次格納して対応するマッチドフィルタによる処理を行い，前記２倍精度のオーバーサンプリングのデータにより高精度の遅延プロファイルを取得し，同時に前記１倍精度のサンプリングデータにより幅広い範囲について有効パスの検出を行うことを特徴とするＣＤＭＡ方式の基地局の受信方法。
【００４８】
（付記７）  受信信号について相関演算を行う複数のマッチドフィルタと，該複数のマッチドフィルタからの出力をそれぞれ記憶する記憶部と，該記憶部から２以上の異なるマッチドフィルタからの出力を結合して読み出す制御を行う制御部と，前記制御部により読み出された出力に基づいて，前記受信信号についてのパス検出を行うパス検出部と，前記パス検出部におけるパスの検出結果に応じて前記受信信号の復調を行う復調部と，を備えたことを特徴とするＣＤＭＡ方式の基地局の受信装置。
【図面の簡単な説明】
【００４９】
【図１】本発明の原理構成を示す図である。
【図２】実施例１の構成を示す図である。
【図３】実施例２の構成を示す図である。
【図４】メモリ制御部のフローチャートを示す図である。
【図５】複数セクタの並列処理におけるデータの連結方法の説明図である。
【図６】２倍精度と１倍精度で遅延プロファイルを取得する例を示す図である。
【図７】提案された受信装置の構成を示す図である。
【図８】基地局と移動局の間の無線信号の伝搬経路と信号の相関値レベルを示す図である。
【図９】遅延プロファイル測定部と遅延量・パス数検出部の構成例を示す図である。
【符号の説明】
【００５０】
１０−１〜１０−４    第１のメモリ
１１−１〜１１−４    マッチドフィルタＭＦ♯１〜ＭＦ♯４
１２                  第２のメモリ
１３                  パス検出部
１４                  メモリ制御部
１５                  復調部
１６                  無線（ＲＦ）部
【図１】
2008228255.tif 000003
【図２】
2008228255.tif 000004
【図３】
2008228255.tif 000005
【図４】
2008228255.tif 000006
【図５】
2008228255.tif 000007
【図６】
2008228255.tif 000008
【図７】
2008228255.tif 000009
【図８】
2008228255.tif 000010
【図９】
2008228255.tif 000011