(57)【要約】【課題】露光期間以外の期間に電荷蓄積部に蓄積される電荷に起因する画質劣化及び感度低下を防ぎ、露光期間を延ばすことが可能な撮像装置を提供する。【解決手段】半導体基板上に形成された下部電極５６、光電変換層５７、及び上部電極５８が順番に積層され、下部電極５６には光電変換層５７で発生した電荷を蓄積するためのｎ＋層５３が接続される。ｎ＋層５３に蓄積された電荷はリセットトランジスタ６３をオンすることで、リセットドレイン電源６４に掃き捨てられる。撮像素子駆動部１０は、露光終了時点から一定期間リセットトランジスタをオンにする。一定期間は、光電変換層５７に露光開始時点と同じバイアスをかけた状態で、露光終了時点から光電変換層５７内にある残像電荷が光電変換層５７外に十分排出されるまでにかかる時間とする。【選択図】図４
2008228265.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上方に積層された光電変換素子と、前記光電変換素子で発生した電荷を蓄積する前記半導体基板内に形成された電荷蓄積部とを含み、前記電荷蓄積部に蓄積された電荷に応じた信号を外部に出力する撮像素子を有する撮像装置であって、
前記光電変換素子が、前記半導体基板上方に形成された下部電極と、前記下部電極上方に形成された光電変換層と、前記光電変換層上方に形成された上部電極とを含み、
前記電荷蓄積部は前記下部電極又は前記上部電極と電気的に接続されており、
前記電荷蓄積部に蓄積されている電荷を掃き捨てる電荷掃き捨て手段と、
前記撮像素子の露光期間が終了してから次の露光期間が開始されるまでの期間のうちの連続した少なくとも一定期間、前記電荷蓄積部に接続された前記下部電極又は前記上部電極の電位を一定に保つ電極電位固定手段とを備え、
前記一定期間が、前記電荷蓄積部に蓄積可能な最大量の電荷が前記電荷蓄積部に蓄積された状態で前記電荷掃き捨て手段によって前記最大量の電荷を掃き捨てるために最低限必要な時間よりも長い時間である撮像装置。
【請求項２】
請求項１記載の撮像装置であって、
露光期間と露光期間の間に前記撮像素子を遮光する遮光手段を備え、
前記一定期間が、前記露光期間終了時点から開始されるものであり、且つ、前記露光期間終了時点で前記光電変換層内に存在する残像電荷が前記光電変換層に前記露光期間の開始時点と同じバイアス電圧を印加した状態で前記光電変換層外部に排出されるときの前記光電変換層内の前記残像電荷の減衰時定数に等しい時間である撮像装置。
【請求項３】
請求項１又は２記載の撮像装置であって、
前記電荷掃き捨て手段がリセットトランジスタであり、
前記電極電位固定手段は、前記リセットトランジスタのゲート電極にリセット電圧を前記一定期間印加することで前記電位を一定に保つ撮像装置。
【請求項４】
請求項１記載の撮像装置であって、
前記電極電位固定手段が、前記撮像素子を等価回路で表したときに、前記電荷蓄積部に接続された前記下部電極又は前記上部電極に反転入力端子が接続され、固定電位に非反転入力端子が接続され、前記反転入力端子と出力端子との間に前記電荷蓄積部に相当するコンデンサが接続された差動増幅器であって、前記撮像素子の動作期間中前記電位を常に前記固定電位に保つものである撮像装置。
【請求項５】
請求項４記載の撮像装置であって、
前記反転入力端子と前記出力端子との間に、前記コンデンサに対して並列に接続された直列回路を備え、
前記直列回路は、前記反転入力端子に接続されるスイッチと、前記スイッチに接続される別のコンデンサとで構成される撮像装置。
【請求項６】
請求項５記載の撮像装置であって、
本撮影の前に行われる事前撮影によって前記コンデンサに蓄積された電荷が当該コンデンサの容量を超えた場合にのみ、前記スイッチをオンにして前記反転入力端子と前記別のコンデンサとを接続する制御を行うスイッチ制御手段を備える撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板上方に積層された光電変換素子と、前記光電変換素子で発生した電荷を蓄積する前記半導体基板内に形成された電荷蓄積部とを含み、前記電荷蓄積部に蓄積された電荷に応じた信号を外部に出力する撮像素子を有する撮像装置に関する。
【背景技術】
【０００２】
ＣＣＤ型やＣＭＯＳ型のイメージセンサに代表される単板式カラー固体撮像素子では、光電変換する受光部の配列上に３種または４種の色フィルタをモザイク状に配置している。これにより、各受光部から色フィルタに対応した色信号が出力され、これ等の色信号を信号処理することでカラー画像が生成される。
【０００３】
しかし、モザイク状に色フィルタを配列したカラー固体撮像素子は、原色の色フィルタの場合、およそ入射光の２／３が色フィルタで吸収されてしまうため、光利用効率が悪く、感度が低いという問題がある。また、各受光部で１色の色信号しか得られないため、解像度も悪く、特に、偽色が目立つという問題もある。
【０００４】
そこで、斯かる問題を克服するために、半導体基板の上に３層の光電変換層を積層する構造の積層型固体撮像素子が研究・開発されている（例えば、下記の特許文献１，２）。この積層型固体撮像素子は、例えば、光入射面から順次、Ｂ，Ｇ，Ｒの光に対して電荷（電子，正孔）を発生する光電変換層を重ねた受光部構造を備え、しかも各受光部毎に、各光電変換層で発生した信号電荷を蓄積する電荷蓄積部が設けられ、この電荷蓄積部に蓄積された電荷に応じた信号を読み出すことができる信号読み出し回路が設けられる。各光電変換層は一対の電極で挟まれ、一対の電極の一方と電荷蓄積部が電気的に接続されることで、光電変換層で発生して該一方の電極に移動した電荷が電荷蓄積部に蓄積されるようになっている。
【０００５】
斯かる構造の撮像素子の場合、入射光が殆ど光電変換されて読み出され、可視光の利用効率は１００％に近く、しかも各受光部でＲ，Ｇ，Ｂの３色の色信号が得られるため、高感度で、高解像度（偽色が目立たない）の良好な画像が生成できる。
【０００６】
【特許文献１】特表２００２−５０２１２０号公報
【特許文献２】特開２００２−８３９４６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
積層型撮像素子の信号読み出し回路としては、電荷蓄積部に蓄積された電荷を電荷転送路に読み出して転送し、転送後の電荷をＦＤアンプ等で信号電圧に変換して出力するＣＣＤ回路や、電荷蓄積部に蓄積された電荷をＭＯＳトランジスタで信号電圧に変換して出力するＭＯＳ回路等が考えられる。ＣＣＤ回路とＭＯＳ回路のいずれを採用した場合でも、信号読み出し後には、電荷蓄積部に残っている電荷（ＣＣＤ回路の場合は転送残り電荷）を基板等に掃き捨てる必要があり、電荷の掃き捨てに関する技術は単板式の撮像素子で用いられているものを採用することができる。
【０００８】
例えば、ＭＯＳ回路の場合は、露光期間が終了し、その露光期間で電荷蓄積部に蓄積された電荷に応じた信号をＭＯＳ回路から出力後、リセットトランジスタのゲートにリセットパルスを供給して、不要電荷をリセットドレインに排出する構造を採用することができる。
【０００９】
図８は、積層型撮像素子のリセット動作を説明するタイミングチャートである。図８では、撮像素子の露光期間と非露光期間をメカニカルシャッタで制御する場合を例にした。
入射光が撮像素子に入射して光電変換層で発生した電荷が電荷蓄積部に蓄積されると、電荷蓄積部の電位は図示のように上昇する。そして、露光終了後、ＭＯＳ回路にて電荷蓄積部に蓄積された電荷に応じた信号が出力されると共に、電荷蓄積部の電荷がリセットされる。リセット動作後に光が入射しない場合、光電変換層で発生したキャリアが瞬時に電荷蓄積部に蓄積されるのであれば、リセット動作後に電荷蓄積部の電位は上昇しないはずである。しかし、光電変換層で発生したキャリアが電荷蓄積部に接続された電極に到達するまでには、ある程度の時間を要することがあるため、露光期間中に光電変換層で発生していたのに電荷蓄積部に移動しきれなかったキャリアが残像成分としてリセット後に電荷蓄積部に蓄積されてしまう。この残像成分が次の露光期間に電荷蓄積部に蓄積されるキャリアに混ざることで、画質が劣化してしまう。又、電荷蓄積部に残像成分があると、電荷蓄積部に接続されている電極の電位が上がるため、光電変換層に加わるバイアス電圧が相対的に低くなり、キャリア輸送性能が低下して感度が悪くなるといった問題も考えられる。尚、光電変換層内の残像成分は、時間が経過すると指数関数的に減少することが確認されている。
【００１０】
そこで、光電変換層内の残像成分が十分に減少した時点でリセットパルスをもう１回供給することで、画質劣化及び感度低下を防ぐことが有効であると考えられる。例えば、図９に示したように、信号を読み出し後、光電変換層内の残像成分が十分に減少した時点でもう１回リセット動作を行い、残像成分がほとんどない状態で次の露光を開始するようにすれば良い。
【００１１】
しかし、このようにした場合、図９に示すリセットタイミングとリセットタイミングの間において電荷蓄積部の電位が変動するため、この間、光電変換層内の残像成分を電極まで引っ張る力が弱くなってしまう。この結果、光電変換層内の残像成分が十分に減少するまでの時間が長くなってしまい、露光時間が短くなってしまう。
【００１２】
本発明は、上記事情に鑑みてなされたものであり、露光期間以外の期間に電荷蓄積部に蓄積される電荷に起因する画質劣化及び感度低下を防ぎ、露光期間を延ばすことが可能な撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明の撮像装置は、半導体基板上方に積層された光電変換素子と、前記光電変換素子で発生した電荷を蓄積する前記半導体基板内に形成された電荷蓄積部とを含み、前記電荷蓄積部に蓄積された電荷に応じた信号を外部に出力する撮像素子を有する撮像装置であって、前記光電変換素子が、前記半導体基板上方に形成された下部電極と、前記下部電極上方に形成された光電変換層と、前記光電変換層上方に形成された上部電極とを含み、前記電荷蓄積部は前記下部電極又は前記上部電極と電気的に接続されており、前記電荷蓄積部に蓄積されている電荷を掃き捨てる電荷掃き捨て手段と、前記撮像素子の露光期間が終了してから次の露光期間が開始されるまでの期間のうちの連続した少なくとも一定期間、前記電荷蓄積部に接続された前記下部電極又は前記上部電極の電位を一定に保つ電極電位固定手段とを備え、前記一定期間が、前記電荷蓄積部に蓄積可能な最大量の電荷が前記電荷蓄積部に蓄積された状態で前記電荷掃き捨て手段によって前記最大量の電荷を掃き捨てるために最低限必要な時間よりも長い時間である。
【００１４】
本発明の撮像装置は、露光期間と露光期間の間に前記撮像素子を遮光する遮光手段を備え、前記一定期間が、前記露光期間終了時点から開始されるものであり、且つ、前記露光期間終了時点で前記光電変換層内に存在する残像電荷が前記光電変換層に前記露光期間の開始時点と同じバイアス電圧を印加した状態で前記光電変換層外部に排出されるときの前記光電変換層内の前記残像電荷の減衰時定数に等しい時間である。
【００１５】
本発明の撮像装置は、前記電荷掃き捨て手段がリセットトランジスタであり、前記電極電位固定手段は、前記リセットトランジスタのゲート電極にリセット電圧を前記一定期間印加することで前記電位を一定に保つ。
【００１６】
本発明の撮像装置は、前記電極電位固定手段が、前記撮像素子を等価回路で表したときに、前記電荷蓄積部に接続された前記下部電極又は前記上部電極に反転入力端子が接続され、固定電位に非反転入力端子が接続され、前記反転入力端子と出力端子との間に前記電荷蓄積部に相当するコンデンサが接続された差動増幅器であって、前記撮像素子の動作期間中前記電位を常に前記固定電位に保つものである。
【００１７】
本発明の撮像装置は、前記反転入力端子と前記出力端子との間に、前記コンデンサに対して並列に接続された直列回路を備え、前記直列回路は、前記反転入力端子に接続されるスイッチと、前記スイッチに接続される別のコンデンサとで構成される。
【００１８】
本発明の撮像装置は、本撮影の前に行われる事前撮影によって前記コンデンサに蓄積された電荷が当該コンデンサの容量を超えた場合にのみ、前記スイッチをオンにして前記反転入力端子と前記別のコンデンサとを接続する制御を行うスイッチ制御手段を備える。
【発明の効果】
【００１９】
本発明によれば、露光期間以外の期間に電荷蓄積部に蓄積される電荷に起因する画質劣化及び感度低下を防ぎ、露光期間を延ばすことが可能な撮像装置を提供することができる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施形態について図面を参照して説明する。
【００２１】
（第一実施形態）
図１は、本発明の第一実施形態を説明するための撮像装置の一例であるデジタルカメラの概略構成を示す図である。
図示するデジタルカメラの撮像系は、メカニカルシャッタＭＳと、撮影レンズ１と、撮像素子５と、この両者の間に設けられた絞り２と、赤外線カットフィルタ３と、光学ローパスフィルタ４とを備える。
【００２２】
デジタルカメラの電気制御系全体を統括制御するシステム制御部１１は、フラッシュ発光部１２及び受光部１３を制御し、レンズ駆動部８を制御して撮影レンズ１の位置をフォーカス位置に調整したりズーム調整を行ったりし、絞り駆動部９を介して絞り２の開口量を制御して露光量調整を行い、シャッタ駆動部ＭＳＤを介してメカニカルシャッタＭＳの開閉制御を行う。シャッタ駆動部ＭＳＤのシャッタ開閉制御により、撮像素子５の露光期間と非露光期間とが制御される。
【００２３】
又、システム制御部１１は、撮像素子駆動部１０を介して撮像素子５を駆動し、撮影レンズ１を通して撮像した被写体画像を色信号として出力させる。システム制御部１１には、操作部１４を通してユーザからの指示信号が入力される。
【００２４】
デジタルカメラの電気制御系は、更に、撮像素子５の出力に接続された相関二重サンプリング処理等のアナログ信号処理を行うアナログ信号処理部６と、このアナログ信号処理部６から出力されたＲＧＢの色信号をデジタル信号に変換するＡ／Ｄ変換回路７とを備え、これらはシステム制御部１１によって制御される。
【００２５】
更に、このデジタルカメラの電気制御系は、メインメモリ１６と、メインメモリ１６に接続されたメモリ制御部１５と、補間演算やガンマ補正演算，ＲＧＢ／ＹＣ変換処理等を行って画像データを生成するデジタル信号処理部１７と、デジタル信号処理部１７で生成された画像データをＪＰＥＧ形式に圧縮したり圧縮画像データを伸張したりする圧縮伸張処理部１８と、測光データを積算しデジタル信号処理部１７が行うホワイトバランス補正のゲインを求める積算部１９と、着脱自在の記録媒体２１が接続される外部メモリ制御部２０と、カメラ背面等に搭載された液晶表示部２３が接続される表示制御部２２とを備え、これらは、制御バス２４及びデータバス２５によって相互に接続され、システム制御部１１からの指令によって制御される。
【００２６】
図２は、図１の撮像素子５の１画素分の断面模式図である。撮像素子５は、図２に示す１画素を１次元状又は二次元状に多数配列した構成となっている。
撮像素子５は、ｎ型基板５１とこの上に形成されたｐウェル層５２とからなる半導体基板上方に、下部電極５６と、下部電極５６上方に形成された光電変換層５７と、光電変換層５７上方に形成された上部電極５８とを含む光電変換素子が、下部電極５６を半導体基板側に向けて積層された構成となっている。
【００２７】
下部電極５６は、画素毎に分割された透明性の高い電極であり、例えばＩＴＯが用いられる。
【００２８】
光電変換層５７は、全画素で共通化された層であり、特定波長域の光を吸収し、この光に応じた信号電荷（電子、正孔）を発生する。光電変換層５７は、有機光電変換材料及び無機光電変換材料のいずれかを含んで構成される。本実施形態では、光電変換層５７が、例えば緑色の波長域の光を吸収するものとして説明する。このような有機光電変換材料としてはキナクリドンが挙げられる。尚、光電変換層５７は画素毎に分割してあっても良い。
【００２９】
上部電極５８は、全画素で共通化された透明性の高い電極であり、例えばＩＴＯが用いられる。上部電極５８には図示しない配線が接続されて、所定のバイアス電圧が印加されるようになっている。上部電極５８上には透明な保護膜５９が形成されている。尚、上部電極５８は画素毎に分割してあっても良い。
【００３０】
上部電極５８に印加されるバイアス電圧は、光電変換層５７で発生した電荷のうちの電子が下部電極５６に移動し、正孔が上部電極５８に移動するように、その極性が決められている。
【００３１】
ｐウェル層５２内には、光電変換層５７で発生して下部電極５６に移動した電子を蓄積するための高濃度のｎ型不純物層（ｎ＋層）５３が形成されている。ｎ＋層５３上にはアルミニウム等の導電性材料からなるビアプラグ５５が形成され、ビアプラグ５５上に下部電極５６が形成されている。このビアプラグ５５により、下部電極５６とｎ＋層５３とが電気的に接続されている。
【００３２】
ｐウェル層５２内及びｐウェル層５２表面上には、ｎ＋層５３に蓄積された電子を信号電圧に変換して撮像素子５外部に出力するための信号読み出し部５４が形成されている。信号読み出し部５４は、ｎ＋層５３に蓄積された電子を信号電圧に変換するソースフォロア回路と、ｎ＋層５３に蓄積された電子をリセットするためのリセットトランジスタとで構成されている。
【００３３】
図３は、図２に示す撮像素子５の等価回路図である。図３において図２と同じ構成及び対応する構成には同一符号を付してある。
図３に示すように、上部電極５８には、バイアス電圧を供給するバイアス電源６５が接続され、下部電極５６にはｎ＋層５３に相当するコンデンサ５３が接続されている。コンデンサ５３には、ソースフォロア回路の初段トランジスタ６２が接続されると共に、リセットドレイン電源６４がリセットトランジスタ６３を介して接続されている。コンデンサ５３に蓄積された電子は、ソースフォロア回路の初段トランジスタ６２でその量に応じた信号電圧に変換され、増幅された後に、撮像素子５外部へと出力される。
【００３４】
リセットトランジスタ６３は、コンデンサ５３に蓄積された電子を半導体基板に掃き捨てるための電荷掃き捨て手段として機能し、図１の撮像素子駆動部１０からゲート電極にリセット電圧が供給されることでオンとなり、コンデンサ５３に蓄積された電子をリセットドレイン電源６４側に掃き捨てる。
【００３５】
撮像素子駆動部１０は、特許請求の範囲の電極電位固定手段として機能するものであり、露光期間が終了してから次の露光期間が開始されるまでの期間のうちの連続した一定期間、コンデンサ５３に接続された下部電極５６の電位を一定に保つ制御を行う。具体的には、リセットトランジスタ６３のゲート電極にリセット電圧を上記一定期間印加することで、下部電極５６の電位を一定に保つ。
【００３６】
ここで、一定期間とは、コンデンサ５３に蓄積可能な最大量の電子がコンデンサ５３に蓄積された状態で、リセットトランジスタ６３によって前記最大量の電子を掃き捨てるために最低限必要な時間（以下、最低リセット期間という）よりも長い時間であり、露光期間終了時点で光電変換層５７内に存在している残像成分（残像電荷）が、光電変換層５７に露光期間の開始時点と同じバイアス電圧を印加した状態で、光電変換層５７外部に十分に排出されるまでにかかる時間のことを言う。
【００３７】
前述したように、光電変換層５７内の残像電荷は、時間が経過すると指数関数的に減少することがわかっている。このため、本実施形態では、露光期間終了時点で光電変換層５７内に存在する残像電荷が、光電変換層５７に露光期間の開始時点と同じバイアス電圧を印加した状態で光電変換層５７外部に排出されてくる量を測定し、排出される残像電荷の量が指数関数的に減少してピーク時の約３７％になった時刻（これを光電変換層５７内の残像電荷の減衰時定数と定義する）を求め、「残像電荷が光電変換層５７外部に十分に排出されるまでにかかる時間」をこの減衰時定数以上とすれば良い。理想的には、光電変換層５７に露光期間の開始時点と同じバイアス電圧がかかった状態で、露光期間終了から、光電変換層５７から排出される残像電荷の量がゼロとなるまでにかかる時間である。
【００３８】
本実施形態では、撮像素子駆動部１０が、露光期間終了時点から上記一定期間、リセット電圧をリセットトランジスタ６３のゲート電極に供給することで、露光期間以外の期間に電荷蓄積部５３に蓄積される残像電荷に起因する画質劣化及び感度低下を、露光期間を減らすことなく抑制することを可能にしている。
【００３９】
次に、本実施形態のデジタルカメラの撮像動作を説明する。
図４は、撮像素子５のリセット動作を説明するタイミングチャートである。
メカニカルシャッタＭＳが開いている露光期間に入射した光に応じて光電変換層５７で発生した電子がコンデンサ５３に蓄積されると、コンデンサ５３の電位は図示のように上昇する。そして、メカニカルシャッタＭＳが閉じて露光期間が終了すると、ソースフォロア回路にてコンデンサ５３に蓄積された電子に応じた信号が出力されると共に、リセットトランジスタ６３にリセット電圧の供給が開始され、リセット電圧の供給が上記一定期間継続して行われる。コンデンサ５３内の電子はリセット電圧の供給開始と共にリセットドレイン電源６４に掃き捨てられ、露光期間終了後に下部電極５６に移動した残像電荷もリセットドレイン電源６４へと掃き捨てられる。又、リセット電圧が供給されている間、コンデンサ５３の電位はリセット直後の状態を維持する。上記一定期間経過後、リセット電圧の供給が停止されるが、この時点では残像電荷がコンデンサ５３にほとんど移動してこないため、コンデンサ５３の電位はほとんど変動しない。そして、その状態から次の露光期間が開始される。
【００４０】
本実施形態のデジタルカメラによれば、露光期間終了直後から上記一定期間リセット動作を継続して行うため、この期間におけるコンデンサ５３の電位（下部電極５６の電位に相当）をリセットドレイン電源６４の電位に固定することができる。この期間は、コンデンサ５３の電位が固定されるため、光電変換層５７に加わるバイアス電圧は図７に示した駆動例の場合よりも高くなり、光電変換層５７で発生する残像電荷の輸送性能が向上する。このため、残像電荷が光電変換層５７外に排出されるまでの時間を図７に示した駆動例の場合よりも短くすることができる。本実施形態の場合は、光電変換層５７に最適なバイアス電圧を印加した状態での光電変換層５７内の残像電荷の減衰時定数に等しい上記一定期間、リセット動作を行えば良いことから、結果としてリセット動作を行う時間を図７の場合よりも短くすることができる。リセット動作にかかる時間を短縮できることで、次の露光時間の開始タイミングを速めることができ、露光時間を長くとることができる。
【００４１】
このように、本実施形態のデジタルカメラによれば、残像電荷に起因する画質劣化を防ぐことができると共に、残像電荷がコンデンサ５３に蓄積されたまま露光が開始されることによる光電変換層５７のキャリア輸送効率の低下を防いで感度の向上を図ることができる。
【００４２】
尚、以上の説明では、撮像素子駆動部１０が、露光期間終了時点から上記一定期間、リセット電圧をリセットトランジスタ６３のゲート電極に印加することで、下部電極５６の電位を一定に保つものとしたが、リセット電圧を印加するタイミングはこれに限らない。例えば、露光期間終了時点から次の露光開始時点までリセット電圧を印加し続けるようにしても良い。
【００４３】
又、以上の説明では、メカニカルシャッタＭＳで露光期間を制御するものとしたが、メカニカルシャッタＭＳを搭載しないデジタルカメラにおいても、本発明を適用可能である。図１のデジタルカメラにおいてメカニカルシャッタＭＳを搭載しない場合は、図４に示した遮光状態の期間も撮像素子５に光が入射することになる。このため、この場合は、少なくとも露光期間開始の直前に、コンデンサ５３に蓄積されている電子をリセットする必要がある。
【００４４】
仮に、露光期間開始の直前で、リセット電圧を最低リセット期間だけ印加した場合（第１の場合とする）、このリセット電圧の印加前にコンデンサ５３に蓄積されている電子によってキャリア輸送効率が低下しているため、露光期間開始時点において光電変換層５７内には残像電荷が多く存在してしまう。
【００４５】
一方、露光期間開始の直前で、リセット電圧を最低リセット期間よりも長い期間（例えば、露光期間と露光期間の間の期間ずっと）印加した場合には、露光期間開始時点において光電変換層５７内の残像電荷の量が第１の場合に比べて減少するため、第１の場合よりも画質を向上させることができる。このように、メカニカルシャッタを用いずに、リセット電圧を電子シャッタパルスとして用いて露光期間を制御する場合でも、リセット電圧を最低リセット期間よりも長い期間印加することで、画質向上を図ることができる。
【００４６】
（第二実施形態）
第一実施形態では、リセット電圧の印加時間を制御することで下部電極５６の電位を一定に保つことを実現したが、本実施形態では、信号読み出し部５４の回路構成を工夫することで、これを実現している。第二実施形態で説明するデジタルカメラの全体構成とそれに搭載される撮像素子構成は図１，２と同様であり、図２に示す信号読み出し部５４の構成と撮像素子駆動部１０の機能のみが異なるものとなっている。以下、この信号読み出し部５４の第二実施形態における構成について説明する。
【００４７】
図５は、本発明の第二実施形態であるデジタルカメラに搭載される撮像素子の等価回路図である。図５において図２と同じ構成及び対応する構成には同一符号を付してある。
図５に示す撮像素子の信号読み出し部５４は、リセットトランジスタ６３と、リセットドレイン電源６４と、特許請求の範囲の電極電位固定手段として機能する反転増幅器６６とを備える。上部電極５８には、バイアス電圧を供給するバイアス電源６５が接続され、下部電極５６は反転増幅器６６の反転入力端子に接続されている。反転増幅器６６の非反転入力端子はリセットドレイン電源６４に接続されている。反転増幅器６６の反転入力端子と出力端子との間にはｎ＋層５３に相当するコンデンサ５３が接続され、コンデンサ５３の両端にはリセットトランジスタ６３が接続されている。
【００４８】
リセットトランジスタ６３は、コンデンサ５３に蓄積された電子を半導体基板に掃き捨てるための電荷掃き捨て手段として機能し、図１の撮像素子駆動部１０からゲート電極にリセット電圧が供給されることでオンとなり、コンデンサ５３に蓄積された電子を掃き捨てる。本実施形態では、撮像素子駆動部１０が、露光期間開始直前にリセット電圧を最低リセット期間だけ印加することで、蓄積電荷及び残像電荷のリセットを行うものとする。
【００４９】
このように構成された信号読み出し部５４の動作を説明する。
光電変換層５７で発生した電子がコンデンサ５３に蓄積されると、この蓄積電子により、コンデンサ５３の両端に電子量とコンデンサ容量に依存して電位差が発生する。反転増幅器６６の反転入力端子と出力端子との間にコンデンサ５３があるため、この電位差に応じた信号電圧が反転増幅器６６で反転増幅されて撮像素子５外部へと出力される。信号出力後、露光期間開始直前にリセットトランジスタ６３がオンになり、コンデンサ５３に蓄積された電子はリセットされ、反転増幅器６６の出力端子はリセットドレイン電源６４の電位に落ち着く。下部電極５６が反転増幅器６６の反転入力端子に接続されているために、撮像素子５の動作期間中、下部電極５６の電位はリセットドレイン電源６４の電位に常に固定されている。
【００５０】
信号読み出し部５４を図５に示すような回路構成にすることで、下部電極５６の電位をリセットドレイン電源６４から供給される固定電位に常に保つことができる。このため、リセット電圧の制御を工夫することなく、残像電荷に起因する画質劣化及び感度低下を防ぐことができる。又、リセット動作をすべき期間が最低リセット期間だけで済むため、露光時間の延長も可能となる。又、光電変換層５７には常に最適なバイアス電圧が加わることになるため、キャリア輸送効率を常に最大にすることができ、更なる感度向上を実現することができる。
【００５１】
（第三実施形態）
図６は、本発明の第三実施形態であるデジタルカメラに搭載される撮像素子の等価回路図である。図６において図５と同じ構成及び対応する構成には同一符号を付してある。
図６に示す撮像素子は、図５に示した撮像素子の反転増幅器６６の反転入力端子と出力端子の間に、コンデンサ５３に対して並列にコンデンサ７０とスイッチ７１で構成される直列回路を設けた構成となっている。スイッチ７１は、一端が反転増幅器６６の反転入力端子に接続され、他端がコンデンサ７０の一端に接続されている。コンデンサ７０の他端には反転増幅器６６の出力端子が接続されている。
【００５２】
デジタルカメラのシステム制御部１１は、本撮影（被写体を撮影して撮影画像データを記録媒体２１に記録するための撮影）の前に行われる事前撮影（オートフォーカス機能を実行したり、露出条件を決定したりするための撮影）によってコンデンサ５３に蓄積された電荷がコンデンサ５３の容量を超えているか否かを判断し、超えている場合にのみ、撮像素子駆動部１０を介してスイッチ７１をオンにして反転増幅器６６の反転入力端子とコンデンサ７０とを接続する制御を行う。
【００５３】
以下、図６に示した撮像素子を搭載するデジタルカメラの動作を説明する。図７は、第三実施形態のデジタルカメラの動作フローを説明するための図である。
撮影モードに設定され、ユーザによって事前撮影が指示されると（ステップＳ１）、システム制御部１１は撮像素子駆動部１０を介してスイッチ７１をオフの状態とし（ステップＳ２）、この指示に応じて事前撮影を実行するための制御を行う（ステップＳ３）。事前撮影が行われると、光電変換層５７で発生した電子がコンデンサ５３に蓄積される。そして、システム制御部１１が、撮像素子５の全画素のうち、事前撮影によってコンデンサ５３に蓄積された電荷がコンデンサ５３の容量を超えた画素があるか否かを判定し（ステップＳ４）、蓄積電荷量がコンデン５３の容量を超えてしまう画素があった場合にのみ（ステップＳ４：ＹＥＳ）、スイッチ７１をオンにする制御を行う（ステップＳ５）。
【００５４】
システム制御部１１は、例えば、反転増幅器６６から出力される信号レベルが、コンデンサ５３の容量と同じだけの電荷がコンデンサ５３に蓄積されたときに出力される信号レベルに達している場合に、コンデンサ５３に蓄積された電荷がコンデンサ５３の容量を超えた画素があると判定する。
【００５５】
この後、ユーザによって本撮影が指示されると、この指示に応じて本撮影が行われ（ステップＳ６）、光電変換層５７で発生した電子が、コンデンサ５３とコンデンサ７０とに蓄積され、蓄積された電子に応じた信号が反転増幅器６６の出力端子から出力され、出力された信号から得られた撮影画像データが記録媒体２１に記録される。本撮影終了後、コンデンサ５３とコンデンサ７０に蓄積された電荷については、スイッチ７１をオンにした状態でリセットトランジスタ６３をオンにすることで同時にリセットする。デジタルカメラは、事前撮影指示が行われるたびに、このような動作を行う。
【００５６】
スイッチ７１がオンの状態では、光電変換層５７で発生した電荷の蓄積先が、コンデンサ５３とコンデンサ７０の２つとなり、蓄積することのできる電荷容量が、コンデンサ５３の容量とコンデンサ７０の容量の合計まで増大する。このため、ダイナミックレンジを拡大した撮影が可能となる。
【００５７】
このように、本実施形態のデジタルカメラによれば、事前撮影によって、スイッチ７１をオンにして広ダイナミックレンジ撮影を行うのか、それともスイッチ７１をオフにしたまま通常のダイナミックレンジ撮影を行うのかを判断し、どちらかを選択して実行することができるため、被写体に応じて最適な撮影モードで撮影を行うことが可能となる。
【００５８】
尚、第一実施形態及び第二実施形態では、電荷蓄積部５３に下部電極５６を電気的に接続する構成としたが、電荷蓄積部５３に上部電極５８を電気的に接続する構成としても良い。この場合は、下部電極５６に正孔が移動し、上部電極５８に電子が移動するように、下部電極５６にバイアス電圧を印加しておけば良い。
【００５９】
又、第一実施形態及び第二実施形態では、撮像素子５の外部に出力する信号を生成するためのキャリアとして電子を用いているが、これは正孔を用いても良い。この場合は、図２において、下部電極５６に正孔が移動し、上部電極５８に電子が移動するように、上部電極５８にバイアス電圧を印加する構成とすれば良い。
【００６０】
又、第一実施形態及び第二実施形態では、撮像素子５の１画素として、半導体基板上方に光電変換層５７が１つ積層された構造を例にしたが、本発明は、半導体基板上方に少なくとも１つの光電変換層が積層され、この光電変換層と電荷蓄積部が電気的に接続される構造の場合に有効であり、図２に示した構成に限定されるものではない。
【図面の簡単な説明】
【００６１】
【図１】本発明の第一実施形態を説明するための撮像装置の一例であるデジタルカメラの概略構成を示す図
【図２】第一実施形態の撮像素子の１画素分の断面模式図
【図３】第一実施形態の撮像素子の等価回路図
【図４】第一実施形態の撮像素子のリセット動作を説明するタイミングチャート
【図５】第二実施形態の撮像素子の等価回路図
【図６】本発明の第三実施形態であるデジタルカメラに搭載される撮像素子の等価回路図
【図７】第三実施形態のデジタルカメラの動作フローを説明するための図
【図８】積層型撮像素子のリセット動作を説明するタイミングチャート
【図９】積層型撮像素子のリセットを複数回行う場合の動作を説明するタイミングチャート
【符号の説明】
【００６２】
５  撮像素子
１０  撮像素子駆動部
５３  電荷蓄積部（コンデンサ）
５４  信号読み出し部
５５  ビアプラグ
５６  下部電極
５７  光電変換層
５８  上部電極
６２  ソースフォロアの初段トランジスタ
６３  リセットトランジスタ
６４  リセットドレイン電源
６５  バイアス電源
６６  反転増幅器
【図１】
2008228265.tif 000003
【図２】
2008228265.tif 000004
【図３】
2008228265.tif 000005
【図４】
2008228265.tif 000006
【図５】
2008228265.tif 000007
【図６】
2008228265.tif 000008
【図７】
2008228265.tif 000009
【図８】
2008228265.tif 000010
【図９】
2008228265.tif 000011