(57)【要約】【課題】パルスの休止期間における貫通連流の値をも極小にして極限まで低消費電力化を図ったパルス発生回路を提供する。【解決手段】パルス発生回路を、所定段数縦続接続されたインバータ回路１０１〜１０９と、これらインバータ回路１０１〜１０９の各段の手段によって論理反転動作を行う論理回路１１０〜１２５を備え、論理回路１１０〜１２５の出力に応じて出力端を第１の電位レベルＶ１か又は第２の電位レベルＶ２かに選択的に接続して出力端１３１に出力パルスＰoutを得るようにし、該出力パルスＰoutの中間の基準レベルとしてＶ１〜Ｖ２を分圧回路１１によって分圧した第３のレベルＶ３に設定するが、パルスの休止期間では、オンオフ制御信号生成回路１５００の制御下で開閉手段１５０をオフにして分圧回路１１への給電を断ち貫通電流が流れないようにする。【選択図】図１
2008182298.tif 000002
【特許請求の範囲】
【請求項１】
第１の電位レベル、前記第１の電位レベルとは所定の電位差を持つ第２の電位レベル、
および前記第１の電位レベルと第２の電位レベルとの間の第３の電位レベルの３つの電位
レベルを経時的に切換えて発現する形態のパルスを生成するパルス発生回路であって、
前記第１の電位レベルの給電点と前記第２の電位レベルの給電点との間に前記第３の電
位レベルを得るように設けられた分圧回路と、
前記第１の電位レベルの給電点および前記第２の電位レベルの給電点から前記分圧回路
への給電路を開閉するように設けられた開閉手段と、
前記開閉手段の作動タイミングを制御する制御手段と、
を備えていることを特徴とするパルス発生回路。
【請求項２】
前記制御手段は、当該パルス発生回路で生成するパルスのパルス幅に応じて前記開閉手
段の作動タイミングを制御するように構成されていることを特徴とする請求項１に記載の
パルス発生回路。
【請求項３】
前記制御手段は、当該パルス発生回路で生成するパルスのパルス幅よりも広い時間幅で
前記開閉手段の作動タイミングを制御するように構成されていることを特徴とする請求項
１に記載のパルス発生回路。
【請求項４】
Ｎ＋１段（Ｎは正の整数）縦続接続され且つ初段の入力端に所定の入力パルスが供給さ
れるように構成された遅延回路と、前記遅延回路のｉ（ｉは１≦ｉ≦Ｎである偶数）段目
の出力Ｄiおよび前記遅延回路のｉ−１段目の出力の否定論理ＸＤi-1の論理積を得る第１
の論理積回路と、前記遅延回路のｉ段目の出力Ｄiの否定論理ＸＤiおよび前記遅延回路の
ｉ＋１段目の出力のＤi+1の論理積を得る第２の論理積回路と、出力端を、前記第１の論
理積回路の出力が真のとき第１の電位レベルに接続し、前記第２の論理積回路出力が真の
ときに第２の電位レベルに接続し、それ以外のときは第３の電位レベルに接続するスイッ
チ手段とを備え、前記第３の電位レベルは前記第１の電位レベルの給電点と第２の電位レ
ベルの給電点との間に接続されそれぞれ抵抗として機能するようにして接続された抵抗機
能素子の始端と終端とを前記第１の電位レベルの給電点と前記第２の電位レベルの給電点
とに各対応して接続されるように設けられた分圧回路の分圧電位の導出端の電位レベルと
して設定されるように構成されるパルス発生回路であって、
前記第１の電位レベルの給電点および前記第２の電位レベルの給電点から前記分圧回路
への給電路を開閉するように設けられた開閉手段と、
前記入力パルスの各前縁が初段の前記遅延回路の入力端に到来するタイミングで前記開
閉手段をオンにし、且つ、前記間欠的な期間毎のパルス列が終息するタイミングで前記開
閉手段をオフにするよう前記開閉手段を制御する制御手段と、
を備えていることを特徴とするパルス発生回路。
【請求項５】
前記制御手段は、前記開閉手段をオンにするタイミングとして前記入力パルスの各前縁
が初段の前記遅延回路の入力端に到来する時点よりも所定時間遡及することを見込んだタ
イミングを選択するように構成されていることを特徴とする請求項４に記載のパルス発生
回路。
【請求項６】
前記開閉手段は、第１の電位レベルの給電点と前記分圧回路の一端とを結ぶ給電路に介
挿された第１の開閉素子と、前記第２の電位レベルの給電点と前記分圧回路の他端とを結
ぶ給電路に介挿された第２の開閉素子と、を含んで構成されていることを特徴とする請求
項４に記載のパルス発生回路。
【請求項７】
前記制御手段は、前記所定のパルスが前記縦続接続された複数の遅延回路の初段の入力
端へ供給される経路に介挿され前記所定時間遡及したタイミングに対応する第１の遅延時
間を与える第１の遅延要素と、前記入力パルスに応答して前記開閉手段をオンにし且つ前
記縦続接続された複数の遅延回路の最終段の出力に応答して前記開閉手段をオフにするオ
ンオフ制御信号を生成するオンオフ制御信号生成回路を備えていることを特徴とする請求
項４に記載のパルス発生回路。
【請求項８】
前記制御手段は、前記入力パルスに該入力パルスのパルス幅より長く該入力パルスの１
周期より短い所定の第２の遅延時間を与える第２の遅延要素と、前記第２の遅延要素によ
る遅延を受けた入力パルスに応答して前記開閉手段をオンにし且つ前記縦続接続された複
数の遅延回路の最終段の出力に応答して前記開閉手段をオフにするオンオフ制御信号を生
成するオンオフ制御信号生成回路を備えていることを特徴とする請求項４に記載のパルス
発生回路。
【請求項９】
前記制御手段は、前記所定のパルスが前記縦続接続された複数の遅延回路の初段の入力
端へ供給される経路に介挿され当該入力パルスに所定の第１の遅延時間を与える第１の遅
延要素と、前記入力パルスに所定の第２の遅延時間を与える第２の遅延要素と、前記第２
の遅延要素による遅延を受けた入力パルスに応答して前記開閉手段をオンにし且つ前記縦
続接続された複数の遅延回路の最終段の出力に応答して前記開閉手段をオフにするオンオ
フ制御信号を生成するオンオフ制御信号生成回路を備えていることを特徴とする請求項４
に記載のパルス発生回路。
【請求項１０】
前記第１の遅延要素と前記第２の遅延要素との各遅延時間を調節する遅延時間調節手段
をさらに備えていることを特徴とする請求項９に記載のパルス発生回路。
【請求項１１】
前記第２の遅延要素は、カウンタによって構成されていることを特徴とする請求項８〜
１０の何れか一項に記載のパルス発生回路。
【請求項１２】
前記制御手段は、前記入力パルスの周波数よりも高い繰り返し頻度で前記開閉手段をオ
ンオフするオンオフ制御信号を生成するオンオフ制御信号生成回路を備えていることを特
徴とする請求項４に記載のパルス発生回路。
【請求項１３】
前記制御手段は、前記入力パルスの周波数を逓倍する周波数逓倍回路と、前記入力パル
スを前記縦続接続された複数の遅延回路の初段の入力端へ供給する周波数逓倍入力パルス
供給経路中に介挿され当該入力パルスに所定の第１の遅延時間を与える第１の遅延要素と
、前記周波数逓倍回路の出力である周波数逓倍入力パルスに所定の第２の遅延時間を与え
る第２の遅延要素と、前記縦続接続された複数の遅延回路の最終段の出力に所定の第３の
遅延時間を与える第３の遅延要素と、前記入力パルスおよび前記周波数逓倍回路の出力な
らびに前記第２の遅延要素の出力の何れかに応答して前記開閉手段をオンにし且つ前記第
３の遅延要素の出力に応答して前記開閉手段をオフにするオンオフ制御信号を生成するオ
ンオフ制御信号生成回路を備えていることを特徴とする請求項４に記載のパルス発生回路
。
【請求項１４】
前記第１の遅延要素と前記第２の遅延要素との各遅延時間を調節する遅延時間調節手段
をさらに備えていることを特徴とする請求項８に記載のパルス発生回路。
【請求項１５】
姿勢ないし位置に関して相対変位が許容されるように結合機構部によって結合され各個
に電子回路が実装された複数の筐体間での信号の授受を無線で行うための無線部を各該当
する前記筐体に備え、且つ、前記無線部は、請求項１〜１４の何れか一項に記載のパルス
発生回路を適用して構成されていることを特徴とする電子装置。
【請求項１６】
姿勢ないし位置に関して相対変位が許容されるように結合機構部によって結合され各個
に電子回路が実装された第１の筐体および第２の筐体と、前記第１の筐体および第２の筐
体間での信号の授受を無線で行うために前記第１の筐体および第２の筐体にそれぞれ設け
られた各無線部とを備え、且つ、該当する前記無線部は、請求項１〜１４の何れか一項に
記載のパルス発生回路を適用して構成されていることを特徴とする携帯電話機。
【請求項１７】
姿勢ないし位置に関して相対変位が許容されるように結合機構部によって結合され各個
に電子回路が実装された第１の筐体および第２の筐体と、前記第１の筐体および第２の筐
体間での信号の授受を無線で行うために前記第１の筐体および第２の筐体にそれぞれ設け
られた各無線部とを備え、且つ、該当する前記無線部は、請求項１〜１４の何れか一項に
記載のパルス発生回路を適用して構成されていることを特徴とするパーソナルコンピュー
タ。
【請求項１８】
姿勢ないし位置に関して相対変位が許容されるように結合機構部によって結合され各個
に電子回路が実装された複数の筐体間での信号の授受を無線で行う情報伝送方法であって
、前記無線による信号の授受を、請求項１〜１４の何れか一項に記載のパルス発生回路を
適用して行うことを特徴とする情報伝送方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＵＷＢ(Ultra Wide Band)通信に適するパルス発生回路およびこの回路を用い
た電子装置、携帯電話機、パーソナルコンピュータ、ならびに、この回路を用いる情報伝
送方法に関する。
【背景技術】
【０００２】
ＵＷＢ通信は非常に広い周波数帯域を利用して高速大容量のデータ通信を行う通信方式
である。ＵＷＢの広帯域の信号を利用する通信方式には従来のスペクトル拡散による方法
や直交周波数分割多重（ＯＦＤＭ）などがあるが、その他に非常に短時間のパルスを利用
したインパルスラジオ（ＩＲ）方式がある。特にＵＷＢ通信におけるＩＲ方式はＵＷＢ−
ＩＲと呼ばれている。ＵＷＢ−ＩＲ方
式では従来の変調によらない時間軸操作のみで変復調が可能であり回路の簡略化や低消費
電力化が期待できるとされている（例えば、特許文献１、特許文献２等参照）。
【特許文献１】特表２００４−５２８７７６号公報（段落００３５〜段落００４０、図５）
【特許文献２】特表２００５−５１７３５５号公報（段落００１５〜段落００２０、図２）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
このようなＵＷＢ−ＩＲ通信に適用される通信機器（従って、このような通信機器に適
用されるパルス発生回路）において、消費電力を極限まで抑制しようとするならば、パル
スの休止期間における電力の消費をも一層低減させることが望まれる。
しかしながら、上掲の各特許文献に開示された技術思想では、敢えてこのような点に着
目して消費電力を極限まで抑制しようとする技術は未だ提案されていない。
本発明は叙上のような状況に鑑みてなされたものであり、消費電力を極めて抑制するこ
とのできるパルス発生回路およびこの回路を用いた電子装置、携帯電話機、パーソナルコ
ンピュータ、ならびに、この回路を用いる情報伝送方法を提供することを目的としている
。
【課題を解決するための手段】
【０００４】
上記課題を解決するべく、本願では次に列記するような技術を提案する。
（１）第１の電位レベル、前記第１の電位レベルとは所定の電位差を持つ第２の電位レ
ベル、および前記第１の電位レベルと第２の電位レベルとの間の第３の電位レベルの３つ
の電位レベルを経時的に切換えて発現する形態のパルスを生成するパルス発生回路であっ
て、
前記第１の電位レベルの給電点と前記第２の電位レベルの給電点との間に前記第３の電
位レベルを得るように設けられた分圧回路と、
前記第１の電位レベルの給電点および前記第２の電位レベルの給電点から前記分圧回路
への給電路を開閉するように設けられた開閉手段と、
前記開閉手段の作動タイミングを制御する制御手段と、
を備えていることを特徴とするパルス発生回路。
【０００５】
上記（１）のパルス発生回路では、第１の電位レベル、前記第１の電位レベルとは所定
の電位差を持つ第２の電位レベル、および前記第１の電位レベルと第２の電位レベルとの
間の第３の電位レベルの３つの電位レベルを経時的に切換えて発現する形態のパルスが生
成されるに際して、第３の電位レベルの発現が求められないタイミングでは前記第１の電
位レベルの給電点および前記第２の電位レベルの給電点から前記分圧回路への給電路を開
閉するように設けられた開閉手段を制御手段によってオフにするように制御することによ
って、該オフの期間には分圧回路に貫通電流が流れず消費電力が抑制される。
【０００６】
（２）前記制御手段は、当該パルス発生回路で生成するパルスのパルス幅に応じて前記
開閉手段の作動タイミングを制御するように構成されていることを特徴とする（１）のパ
ルス発生回路。
上記（２）のパルス発生回路では、（１）のパルス発生回路において特に、当該パルス
発生回路で生成されるパルスの中に第３の電位レベルが所要のタイミングで適切に発現す
ることが阻害されない期間中のみ開閉手段がオフとなって分圧回路に流れる貫通電流が阻
止されるように制御されるため、消費電力を抑制しつつ正規のパルス出力が維持され得る
。
【０００７】
（３）前記制御手段は、当該パルス発生回路で生成するパルスのパルス幅よりも広い時
間幅で前記開閉手段の作動タイミングを制御するように構成されていることを特徴とする
（１）のパルス発生回路。
上記（３）のパルス発生回路では、（１）のパルス発生回路において特に、第３の電位
レベルの発現が必要なタイミングよりも若干先行する時点で分圧回路において第３の電位
レベルが確立され得るため、当該パルス発生回路で生成されるパルスの中に第３の電位レ
ベルが所要のタイミングで適切に発現することが一層確実に確保される一方、第３の電位
レベルの発現が求められない期間中のみ開閉手段がオフとなって分圧回路に流れる貫通電
流が阻止されるように制御され得るため、消費電力を抑制しつつ正規のパルス出力が確実
に維持され得る。
【０００８】
（４）Ｎ＋１段（Ｎは正の整数）縦続接続され且つ初段の入力端に所定の入力パルスが
供給されるように構成された遅延回路と、前記遅延回路のｉ（ｉは１≦ｉ≦Ｎである偶数
）段目の出力Ｄiおよび前記遅延回路のｉ−１段目の出力の否定論理ＸＤi-1の論理積を得
る第１の論理積回路と、前記遅延回路のｉ段目の出力Ｄiの否定論理ＸＤiおよび前記遅延
回路のｉ＋１段目の出力のＤi+1の論理積を得る第２の論理積回路と、出力端を、前記第
１の論理積回路の出力が真のとき第１の電位レベルに接続し、前記第２の論理積回路出力
が真のときに第２の電位レベルに接続し、それ以外のときは第３の電位レベルに接続する
スイッチ手段とを備え、前記第３の電位レベルは前記第１の電位レベルの給電点と第２の
電位レベルの給電点との間に接続されそれぞれ抵抗として機能するようにして接続された
抵抗機能素子の始端と終端とを前記第１の電位レベルの給電点と前記第２の電位レベルの
給電点とに各対応して接続されるように設けられた分圧回路の分圧電位の導出端の電位レ
ベルとして設定されるように構成され、前記入力パルスの周波数が逓倍されたパルス列を
ベースバンド信号を表す変調に対応した間欠的な期間毎に前記出力端に繰り返し発生する
パルス発生回路であって、
前記第１の電位レベルの給電点および前記第２の電位レベルの給電点から前記分圧回路
への給電路を開閉するように設けられた開閉手段と、
前記入力パルスの各前縁が初段の前記遅延回路の入力端に到来するタイミングで前記開
閉手段をオンにし、且つ、前記間欠的な期間毎のパルス列が終息するタイミングで前記開
閉手段をオフにするよう前記開閉手段を制御する制御手段と、
を備えていることを特徴とするパルス発生回路。
【０００９】
上記（４）のパルス発生回路では、Ｎ＋１段（Ｎは正の整数）縦続接続され且つ初段の
入力端に所定の入力パルスが供給されるように構成された遅延回路と、この遅延回路のｉ
（ｉは１≦ｉ≦Ｎである偶数）段目の出力Ｄiおよび遅延回路のｉ−１段目の出力の否定
論理ＸＤi-1の論理積を得る第１の論理積回路と、遅延回路のｉ段目の出力Ｄiの否定論理
ＸＤiおよび遅延回路のｉ＋１段目の出力のＤi+1の論理積を得る第２の論理積回路と、出
力端を、第１の論理積回路の出力が真のとき第１の電位レベルに接続し、第２の論理積回
路出力が真のときに第２の電位レベルに接続し、それ以外のときは第３の電位レベルに接
続するスイッチ手段とを備え、この第３の電位レベルは第１の電位レベルの給電点と第２
の電位レベルの給電点との間に接続されそれぞれ抵抗として機能するようにして接続され
た抵抗機能素子の始端と終端とを第１の電位レベルの給電点と第２の電位レベルの給電点
とに各対応して接続されるように設けられた分圧回路の分圧電位の導出端の電位レベルと
して設定されるような構成を有している。
【００１０】
このような本発明がその前提としている構成の限りでは、出力端が第３の電位レベルを
とるとき、即ち、入力パルスの休止期間に対応する期間では、分圧回路に貫通電流が流れ
、休止期間が比較的長い期間に及ぶようなときには、この貫通電流による電力消費が本パ
ルス発生回路全体の消費電力に対して無視できない比率を占めるところ、上述の本発明の
構成では、このようなパルスの休期間に、分圧回路への給電路を開閉するように設けられ
た開閉手段が制御手段によってオフとなるように適切なタイミングで制御されるため、問
題となる貫通電流が遮断されて無駄な電力消費が効果的に抑制される。
【００１１】
（５）前記制御手段は、前記開閉手段をオンにするタイミングとして前記入力パルスの
各前縁が初段の前記遅延回路の入力端に到来する時点よりも所定時間遡及することを見込
んだタイミングを選択するように構成されていることを特徴とする（４）のパルス発生回
路。
上記（５）パルス発生回路では、（４）のパルス発生回路において特に、入力パルスの
各前縁の到来よりも若干先行する時点で分圧回路において第３の電位レベルが確立される
ため、第３の電位レベルが所要のタイミングで一層確実に確保され、第３の電位レベルを
含む正規の出力パルス波形が確実に維持され得る。
【００１２】
（６）前記開閉手段は、第１の電位レベルの給電点と前記分圧回路の一端とを結ぶ給電
路に介挿された第１の開閉素子と、前記第２の電位レベルの給電点と前記分圧回路の他端
とを結ぶ給電路に介挿された第２の開閉素子と、を含んで構成されていることを特徴とす
る（４）のパルス発生回路。
上記（６）のパルス発生回路では、（４）のパルス発生回路において特に、第１の電位
レベルの給電点と分圧回路の一端とを結ぶ給電路に介挿された第１の開閉素子と、第２の
電位レベルの給電点と分圧回路の他端とを結ぶ給電路に介挿された第２の開閉素子とによ
って、分圧回路が第１の電位レベルの給電点および第２の電位レベルの給電点の何れとも
遮断され得るため、確実に貫通電流が遮断されて無駄な電力消費が効果的に抑制される。
【００１３】
（７）前記制御手段は、前記所定のパルスが前記縦続接続された複数の遅延回路の初段
の入力端へ供給される経路に介挿され前記所定時間遡及したタイミングに対応する第１の
遅延時間を与える第１の遅延要素と、前記入力パルスに応答して前記開閉手段をオンにし
且つ前記縦続接続された複数の遅延回路の最終段の出力に応答して前記開閉手段をオフに
するオンオフ制御信号を生成するオンオフ制御信号生成回路を備えていることを特徴とす
る（４）のパルス発生回路。
【００１４】
上記（７）のパルス発生回路では、（４）のパルス発生回路において特に、制御手段の
オンオフ制御信号生成回路からの制御信号によって、入力パルスに応答して開閉手段がオ
ンにされ且つ縦続接続された複数の遅延回路の最終段の出力に応答して開閉手段がオフに
されるが、第１の遅延要素によって、縦続接続された複数の遅延回路の初段の入力端への
上記所定のパルスの供給が遅延されるため、本パルス発生回路の出力端からの出力パルス
の開始が遅延し、この結果、相対的に、出力パルスの開始に先行して開閉手段がオンとな
って、パルス発生中での上記第３の電位が確立する一方、出力パルスが終息すると、開閉
手段がオフとなって、無駄な貫通電流が遮断され、節電が図られる。
【００１５】
（８）前記制御手段は、前記入力パルスに該入力パルスのパルス幅より長く該入力パル
スの１周期より短い所定の第２の遅延時間を与える第２の遅延要素と、前記第２の遅延要
素による遅延を受けた入力パルスに応答して前記開閉手段をオンにし且つ前記縦続接続さ
れた複数の遅延回路の最終段の出力に応答して前記開閉手段をオフにするオンオフ制御信
号を生成するオンオフ制御信号生成回路を備えていることを特徴とする（４）のパルス発
生回路。
【００１６】
上記（８）のパルス発生回路では、（４）のパルス発生回路において特に、制御手段の
オンオフ制御信号生成回路からの制御信号によって、入力パルスが第２の遅延要素による
遅延を受けたパルスに応答して開閉手段がオンにされ、且つ、縦続接続された複数の遅延
回路の最終段の出力に応答して開閉手段がオフにされるが、第２の遅延要素によって、縦
続接続された複数の遅延回路の初段の入力端への上記所定のパルスがそのパルス幅よりも
大きく該パルスの１周期より短い所定の第２の遅延時間遅延して供給がされるため、当該
パルスの次のパルスから見ると、相対的に、出力パルスの開始に先行して開閉手段がオン
となって、パルス発生中での上記第３の電位が確立する一方、出力パルスが終息すると、
開閉手段がオフとなって、無駄な貫通電流が遮断され、節電が図られる。
【００１７】
（９）前記制御手段は、前記所定のパルスが前記縦続接続された複数の遅延回路の初段
の入力端へ供給される経路に介挿され当該入力パルスに所定の第１の遅延時間を与える第
１の遅延要素と、前記入力パルスに所定の第２の遅延時間を与える第２の遅延要素と、前
記第２の遅延要素による遅延を受けた入力パルスに応答して前記開閉手段をオンにし且つ
前記縦続接続された複数の遅延回路の最終段の出力に応答して前記開閉手段をオフにする
オンオフ制御信号を生成するオンオフ制御信号生成回路を備えていることを特徴とする（
４）のパルス発生回路。
【００１８】
上記（９）パルス発生回路では、（４）のパルス発生回路において特に、所定のパルス
の遅延回路の初段の入力端への供給が第１の遅延要素によって遅延することによって、本
パルス発生回路の出力端からの出力パルスの開始が第１の遅延時間だけ遅延し、従って、
この出力パルスの終息時点も第１の遅延時間だけ遅延し、一方、上記所定のパルスが第２
の遅延要素によって第２の遅延時間遅延したパルスに応答して開閉手段がオンとなるよう
に制御され、上述の遅延した出力パルスの終息時点でオフとなるように制御される。
【００１９】
このため、第１の遅延時間および第２の遅延時間を適切に選択することによって、オン
オフ制御信号生成回路により、極めて適切なタイミングで開閉手段が制御され、出力パル
スの開始に先行して開閉手段がオンとなって、パルス発生中での上記第３の電位が確立す
る一方、出力パルスが終息すると、開閉手段がオフとなって、無駄な貫通電流が遮断され
、節電が図られる。
【００２０】
（１０）前記第１の遅延要素と前記第２の遅延要素との各遅延時間を調節する遅延時間
調節手段をさらに備えていることを特徴とする（９）のパルス発生回路。
上記（１０）のパルス発生回路では、（９）のパルス発生回路において特に、遅延時間
調節手段によって、第１の遅延要素と前記第２の遅延要素との各遅延時間を自在に調節す
ることが可能になり、要請に応じて適応的に本パルス発生回路の動作を調節することが可
能になる。
【００２１】
（１１）前記第２の遅延要素は、カウンタによって構成されていることを特徴とする（
８）〜（１０）の何れか一のパルス発生回路。
上記（１１）のパルス発生回路では、（８）〜（１０）の何れか一のパルス発生回路に
おいて特に、第２の遅延要素による遅延量を精度良く的確に選択することが可能になる。
【００２２】
（１２）前記制御手段は、前記入力パルスの周波数よりも高い繰り返し頻度で前記開閉
手段をオンオフするオンオフ制御信号を生成するオンオフ制御信号生成回路を備えている
ことを特徴とする（４）のパルス発生回路。
上記（１２）パルス発生回路では、（４）のパルス発生回路において特に、オンオフ制
御信号生成回路からのオンオフ制御信号によって入力パルスの周波数よりも高い繰り返し
頻度で前記開閉手段をオンオフするため、第３の電位レベルが所要の水準に確実に維持さ
れる。
【００２３】
（１３）前記制御手段は、前記入力パルスの周波数を逓倍する周波数逓倍回路と、前記
入力パルスを前記縦続接続された複数の遅延回路の初段の入力端へ供給する周波数逓倍入
力パルス供給経路中に介挿され当該入力パルスに所定の第１の遅延時間を与える第１の遅
延要素と、前記周波数逓倍回路の出力である周波数逓倍入力パルスに所定の第２の遅延時
間を与える第２の遅延要素と、前記縦続接続された複数の遅延回路の最終段の出力に所定
の第３の遅延時間を与える第３の遅延要素と、前記入力パルスおよび前記周波数逓倍回路
の出力ならびに前記第２の遅延要素の出力の何れかに応答して前記開閉手段をオンにし且
つ前記第３の遅延要素の出力に応答して前記開閉手段をオフにするオンオフ制御信号を生
成するオンオフ制御信号生成回路を備えていることを特徴とする（４）のパルス発生回路
。
【００２４】
上記（１３）のパルス発生回路では、（４）のパルス発生回路において特に、入力パル
スの周波数を逓倍する周波数逓倍回路が設けられ、この周波数逓倍回路の出力が周波数逓
倍入力パルス供給経路中に介挿された第１の遅延要素を介して第１の遅延時間をもって縦
続接続された複数の遅延回路の初段の入力端へと供給される。
一方、第２の遅延要素によって入力パルスに所定の第２の遅延時間が与えられ、他方、
縦続接続された複数の遅延回路の最終段の出力に第３の遅延要素によって所定の第３の遅
延時間が与えられる。
【００２５】
オンオフ制御信号生成回路は、上記入力パルスおよび周波数逓倍回路の出力ならびに第
２の遅延要素の出力の三者の何れかに応答して開閉手段をオンにし且つ第３の遅延要素の
出力に応答して開閉手段をオフにするオンオフ制御信号を生成する。このようなオンオフ
制御信号によって開閉手段のオンオフが制御され、上述の周波数逓倍回路の作用による上
記入力パルスのみによるよりも高い頻度で開閉手段がオンにされ、従って、これに相応し
た高い頻度で、本パルス発生回路の出力の上記第３の電位が正規のレベルに確立し、且つ
、上記第１、第２、および、第３の遅延要素による遅延時間と、オンオフ制御信号生成回
路がオンオフ制御信号を生成するに依拠する上記三者の何れかを適切に選択することによ
って、幅広い周波数域で、正確な出力パルス波形と良好な節電特性とを得ることが可能に
なる。
【００２６】
（１４）前記第１の遅延要素と前記第２の遅延要素との各遅延時間を調節する遅延時間
調節手段をさらに備えていることを特徴とする（１３）のパルス発生回路。
上記（１４）のパルス発生回路では、（１３）のパルス発生回路において特に、遅延時
間調節手段によって、第１の遅延要素と前記第２の遅延要素との各遅延時間を自在に調節
することが可能になり、要請に応じて適応的に本パルス発生回路の動作を調節することが
可能になる。
【００２７】
（１５）姿勢ないし位置に関して相対変位が許容されるように結合機構部によって結合
され各個に電子回路が実装された複数の筐体間での信号の授受を無線で行うための無線部
を各該当する前記筐体に備え、且つ、前記無線部は、（４）〜（１４）の何れか一のパル
ス発生回路を適用して構成されていることを特徴とする電子装置。
上記（１５）の電子装置は、各個に電子回路が実装された複数の筐体が結合機構部によ
って結合されて姿勢ないし位置に関して相対変位が許容されるが、これら複数の筐体間で
の信号の授受を無線で行うための無線部が（４）〜（１４）の何れか一のパルス発生回路
を適用して構成されているため、筐体間での信号の授受のために必要な電力が極小となり
、ひいては、当該電子装置における電源の消耗が抑制され得る。
【００２８】
（１６）姿勢ないし位置に関して相対変位が許容されるように結合機構部によって結合
され各個に電子回路が実装された第１の筐体および第２の筐体と、前記第１の筐体および
第２の筐体間での信号の授受を無線で行うために前記第１の筐体および第２の筐体にそれ
ぞれ設けられた各無線部とを備え、且つ、該当する前記無線部は、（４）〜（１４）の何
れか一のパルス発生回路を適用して構成されていることを特徴とする携帯電話機。
【００２９】
上記（１６）の携帯電話機では、所謂クラムシェル型の携帯電話機のように姿勢ないし
位置に関して相対変位が許容されるように例えばヒンジのような結合機構部によって結合
され各個に電子回路が実装された第１の筐体および第２の筐体を有し、これら両筐体間で
信号の授受を無線で行うために各個の筐体に設けられた無線部が（１）〜（１４）の何れ
か一のパルス発生回路を適用して構成されているため、筐体間での信号の授受のために必
要な電力が極小となり、ひいては、当該携帯電話機における電源の消耗が抑制され得る。
【００３０】
（１７）姿勢ないし位置に関して相対変位が許容されるように結合機構部によって結合
され各個に電子回路が実装された第１の筐体および第２の筐体と、前記第１の筐体および
第２の筐体間での信号の授受を無線で行うために前記第１の筐体および第２の筐体にそれ
ぞれ設けられた各無線部とを備え、且つ、該当する前記無線部は、（１）〜（１４）の何
れか一項に記載のパルス発生回路を適用して構成されていることを特徴とするパーソナル
コンピュータ。
【００３１】
上記（１７）のパーソナルコンピュータでは、所謂ノートパソコンのように姿勢ないし
位置に関して相対変位が許容されるように例えばヒンジのような結合機構部によって結合
され各個に電子回路が実装された第１の筐体および第２の筐体を有し、これら両筐体間で
信号の授受を無線で行うために各個の筐体に設けられた無線部が（１）〜（１４）の何れ
か一のパルス発生回路を適用して構成されているため、筐体間での信号の授受のために必
要な電力が極小となり、ひいては、当該パーソナルコンピュータにおける電源の消耗が抑
制され得る。
【００３２】
（１８）姿勢ないし位置に関して相対変位が許容されるように結合機構部によって結合
され各個に電子回路が実装された複数の筐体間での信号の授受を無線で行う情報伝送方法
であって、前記無線による信号の授受を、（１）〜（１４）の何れか一のパルス発生回路
を適用して行うことを特徴とする情報伝送方法。
上記（１８）の情報伝送方法によれば、各個に電子回路が実装された複数の筐体が結合
機構部によって結合されて姿勢ないし位置に関して相対変位が許容される状態で、これら
複数の筐体間での信号の授受を（１）〜（１４）の何れか一のパルス発生回路を適用して
行うため、筐体間での信号の授受のために必要な電力が極小となる。
【発明を実施するための最良の形態】
【００３３】
以下、本発明の実施の形態を図面を参照して説明する。尚、以下に参照する図において
は、便宜上、説明の主題となる要部は適宜誇張し、要部以外については適宜簡略化し乃至
省略されている。
図１６は、本出願人が既に提案し、本発明がその前提としているパルス発生回路１６０
の構成例を表す図である。
また、図１７は、図１６のパルス発生回路１６０の各部の出力を表すタイミング図であ
る。
【００３４】
図１６において、Ｎ＋１段（Ｎは正の整数で、図示の例では９段）の遅延回路が縦続接
続され、且つ、初段の遅延回路入力端に所定の入力パルスが供給されるように構成されて
いる。この例では、上述の９段の遅延回路は、それぞれ同型同仕様のインバータ１６０１
、１６０２、１６０３、１６０４、１６０５、１６０６、１６０７、１６０８、および、
１６０９によって構成されている。
【００３５】
例えばＯＯＫ変調のベースバンドに対応するような所定のパルスＤ０は端子１６３１に
入力され、先ず、上述の遅延回路（インバータ）の縦続接続回路における初段のインバー
タ１６０１によって、次いで、２段目のインバータ１６０２、更に、３段目のインバータ
１６０３、と、一段毎に時間ｔｄだけ遅れてかつロジックが反転されながら順次の遅延回
路内を伝播し各段から出力される。
【００３６】
図１６および図１７では、初段のインバータ１６０１の出力をＤ１、２段目のインバー
タ１６０２の出力をＤ２、３段目のインバータ１６０３の出力をＤ３、４段目のインバー
タ１６０４の出力をＤ４と表記している。
入力端子１６３１に印加される信号（パルスＤ０）を正論理とすると奇数段目のインバ
ータＤ１、Ｄ３、…の出力は入力Ｄ０に対して論理値が反転し、偶数段目のインバータＤ
２、Ｄ４、…の出力は入力Ｄ０と論理値が一致している関係になる。
【００３７】
図１７の（ａ）、（ｂ）、（ｃ）、（ｄ）、および、（ｅ）には、これらＤ１、Ｄ２、
Ｄ３、および、Ｄ４の出力波形が表されている。
ＮチャネルＦＥＴ１６１３および１６１２はそれぞれ遅延回路の１段目の出力Ｄ１と２
段目の出力Ｄ２がハイレベルのときに導通してパルス出力端子７３０を第１の電位レベル
Ｖ１に接続する。次に、ＰチャネルＦＥＴ１６１０および１６１１はそれぞれ遅延回路の
２段目の出力Ｄ２と３段目の出力Ｄ３がローレベルのときに導通してパルス出力端子１６
３０を第２の電位レベルＶ２に接続する。
【００３８】
また同様に、ＰチャネルＦＥＴ１６１６，１６１５，１６１８，１６１９，１６２２お
よび１６２３はそれぞれ遅延回路の偶数段目の出力と奇数段目の出力がローレベルのとき
に導通してパルス出力端子１６３０を第２の電位レベルＶ２に接続する。
一方、ＮチャネルＦＥＴ１６１６、１６１７、１６２０、１６２１、１６２４および
１６２５はそれぞれ遅延回路の奇数段目の出力と偶数段目の出力がハイレベルのとき、例
えばＤ３およびＤ４の論理積が真のとき、に導通してパルス出力端子１６３０を第１の電
位レベルＶ１に接続する。
以上のような動作によって図１７（ｆ）に示すような本パルス発生回路１６０の出力Ｐ
outのパルス波形を生成することができる。
【００３９】
即ち、上述の遅延回路の縦続接続（インバータ１６０１、１６０２、１６０３、１６０
４、１６０５、１６０６、１６０７、１６０８、および、１６０９）に関連して、ｉ（ｉ
は１≦ｉ≦Ｎである偶数）段目の遅延回路の出力Ｄiおよびｉ−１段目の遅延回路の出力
の否定論理ＸＤi-1の論理積を得る第１の論理積回路と、ｉ段目の遅延回路の出力Ｄiの否
定論理ＸＤiおよびｉ＋１段目の遅延回路の出力のＤi+1の論理積を得る第２の論理積回路
と、第１の論理積回路の出力が真のとき第１の電位レベルに出力端を接続し、第２の論理
積回路出力が真のときに第２の電位レベルに出力端を接続し、それ以外のときは第３の電
位レベルに出力端を接続するスイッチ手段が設けられている。
【００４０】
上述の第３の電位レベルは、第１の電位レベルＶ１の給電点１６２９と第２の電位レベ
ルＶ２の給電点１６２６との間に接続されそれぞれ抵抗として機能するように用いられて
複数直列接続された抵抗機能素子（図１６の例では、２つのＦＥＴ１６２７および１６２
８）の始端と終端とを第１の電位レベルＶ１の給電点１６２９と第２の電位レベルＶ２の
給電点１６２６とに各対応して接続されるように設けられた分圧回路の分圧電位の導出端
の電位レベルとして設定されるように構成されている。
【００４１】
図１６の例では、ＰチャネルＦＥＴ１６２７のソースとＮチャネルＦＥＴ１６２８のド
レインとの接続点が上述の分圧電位の導出端であり、両ＦＥＴ１６２７および１６２８の
ゲートは相互に接続されている。
以上のような構成のパルス発生回路１６０では、図１７（ｆ）のように、入力パルスＤ
０の周波数に比べて非常に高い周波数のパルス列が出力端１６３０に発生する（Ｐout）
。例えば入力パルスＤ０がＯＯＫ変調のベースバンド信号であれば、Ｐｏｕｔもまた間欠
的なパルスがＯＯＫ変調されて出力端１６３０に発生する。
【００４２】
図１７（ｆ）を参照して簡略的に理解されるとおり、図１６のパルス発生回路１６０の
出力端１６３０に現れる出力Ｐoutは、出力Ｄ１、Ｄ２、Ｄ３、および、Ｄ４の立上りお
よび立下りの近傍の期間において、上述の第１の電位レベルｖ１と第２の電位レベルｖ２
の間で変化するバースト状の高周波のパルスを成し、それ以外の期間では休止レベルであ
る上述の第３の電位レベルＶ３が維持されるような形態のものである。
図１６のパルス発生回路１６０では、このような休止レベルをとる休止期間において、
分圧回路を構成する素子（ＦＥＴ）を流れる貫通電流Ｉ0が流れる。
【００４３】
図１８は、図１６のパルス発生回路に所定の電源から供給される電流の変化を高周波の
パルスの発生と休止との期間に対応して表すタイミング図である。
図１８（ａ）は、図１６のパルス発生回路に所定の電源から供給される電流（消費電流
）を表し、図１８（ｂ）は、高周波のパルスＰoutの発生と休止を表すタイミング図であ
る。
図１８（ａ）において、Ｉ１はパルスＰoutが発生しているときの消費電流を表し、Ｉ0
はパルスＰoutが休止している期間に上述の２つのＦＥＴ１６２７および１６２８の直列
接続でなる分圧回路に流れる貫通電流を表している。
【００４４】
図１８（ａ）および図１８（ｂ）を対比して理解されるとおり、高周波のパルスＰout
が発生しているときの消費電流Ｉ1は休止期間における貫通電流Ｉ0に比し遥かに大きいた
め、図１７（ｆ）のパルスが継続的に発生している期間では、全体の消費電流（従って、
消費電力）に対して休止期間の貫通電流Ｉ0が占める割合は無視できる程度のものでしか
ない。
しかしながら、高周波のパルスの発生間隔が長くなると、全体の消費電力に対して休止
期間の貫通電流Ｉ0による電力の消費が占める割合は無視できなくなってくる。
本発明はこのような貫通電流Ｉ0をも抑制することによって、図１６のような形態のパ
ルス発生回路における消費電力を極限まで抑制しようとするものである。
【００４５】
図１は、本発明の実施の形態における一つの実施例としてのパルス発生回路１００を表
す図である。
図１において、Ｎ＋１段（Ｎは正の整数）縦続接続された遅延回路として、本例では、
それぞれ遅延回路として機能する９段のインバータ１０１〜１０９が縦続接続されている
。初段のインバータ１０１には、例えばＯＯＫ変調信号のベースバンド信号に対応するよ
うな所定の入力パルスＤ０が後述する第１の遅延要素（例えば公知の遅延回路）１１００
によって第１の遅延時間だけ遅延したパルスＤ１０が供給されるように構成されている。
【００４６】
各段のインバータ１０１〜１０９は、それ自体は公知の回路構成を有し自己への入力信
号の極性を反転させると共に一定の遅延を与えて出力する遅延回路として機能する。
上述のパルスＤ１０は各インバータ１０１〜１０９の一段毎に時間ｔｄずつ遅れて且つ
ロジックが反転されながら遅延回路の直列接続回路内を伝播し各段から当該各段に相応し
た極性と遅延を有するパルスとして出力される。
【００４７】
即ち、入力端子１３１に印加される信号を正論理とするとｉ段目にはｋを整数として
ｉ＝２ｋ−１のとき ＸＤ2k-1
ｉ＝２ｋのとき Ｄ2k
が出力される。尚、Ｘは信号の否定論理を表す表記であり信号名に前置する。
ＮチャネルＦＥＴ１１３および１１２はそれぞれ１段目の遅延回路１０１の出力Ｄ１１
と２段目の遅延回路１０２の出力Ｄ１２がハイレベルのときに導通して本パルス発生回路
１００の出力端子１３０を第１の電位レベルＶ１に接続する。
【００４８】
同様に、ＮチャネルＦＥＴ１１６、１１７、１２０、１２１、１２４および１２５はそ
れぞれ遅延回路の２ｋ−１段目の出力ＸＤ2k-1と２ｋ段目の出力Ｄ2kがハイレベルのとき
に導通して出力端子１３０を第１の電位レベルＶ１に接続する。
一方、ＰチャネルＦＥＴ１１１および１１０はそれぞれ２段目の遅延回路１０２の出力
Ｄ１２と３段目の遅延回路１０３の出力Ｄ１３がローレベルのときに導通して出力端子１
３０を第２の電位レベルＶ２に接続する。
【００４９】
同様に、ＰチャネルＦＥＴ１１４，１１５，１１８，１１９，１２２および１２３はそ
れぞれ遅延回路の２ｋ段目の出力Ｄ2kと２ｋ＋１段目の出力ＸＤ2k+1がローレベルのとき
に導通して出力端子１３０を第２の電位レベルＶ２に接続する。
出力端子１３０が第１の電位レベルＶ１または第２の電位レベルＶ２に接続される以外
の期間では、出力端子１３０は第３の電位レベルＶ３に接続される。
【００５０】
この第３の電位レベルＶ３は第１の電位レベルＶ１の給電点１２９と第２の電位レベル
Ｖ２の給電点１２６との間に接続されそれぞれ抵抗として機能するようにして複数（図示
の例では２つ）直列接続された抵抗機能素子（本例ではＦＥＴ１２８およびＦＥＴ１２７
）の始端と終端とを第１の電位レベルＶ１の給電点１２９と第２の電位レベルＶ２の給電
点１２６とに各対応して接続されるように設けられた分圧回路１１の分圧電位の導出端１
２の電位レベルとして設定されるように構成されている。
【００５１】
通常はＮチャネルＦＥＴ１２７とＰチャネルＦＥＴ１２８との常数の対称性を保って、
この第３の電位レベルＶ３が第１の電位レベルと第２の電位レベルＶ２との中間の値にな
るように設計する。
図示のとおり、本例における分圧回路１１は、ＦＥＴ１２８のドレインとＦＥＴ１２７
のソースとが接続され且つこの接続点に両ＦＥＴの各ゲートも接続され、ＦＥＴ１２８の
ソースが分圧回路１１の一端側として、および、ＦＥＴ１２７のドレインが分圧回路１１
の他端側として構成され、ＦＥＴ１２８のドレインとＦＥＴ１２７のソースとの接続点が
分圧電位の導出端１２となるように構成されている。
【００５２】
このパルス発生回路１００の以上の限りの部分的構成では、分圧回路１１が上述の第３
の電位レベルＶ３をその分圧電位の導出端１２から出力し得る状態において、図１６を参
照して説明した既提案のパルス発生回路１６０と同様であり、従って、初段のインバータ
１０１の入力端に図１７（ａ）におけるパルスＤ０と同様のパルスを供給すれば、出力端
子１３０から図１７（ｆ）に表されているようなパルス出力が出力される。
【００５３】
図１の実施例のパルス発生回路１００では特に、図１６のような既提案のものと同様の
回路構成に加えて、第１の電位レベルＶ１の給電点１２９および第２の電位レベルＶ２の
給電点１２６から分圧回路１１への給電路を開閉するよう開閉手段１５０としてのスイッ
チ１５１およびスイッチ１５２が設けられている。即ち、図示されたスイッチ１５１が給
電点１２９とＦＥＴ１２８のソースとの間に介挿され、且つ、スイッチ１５２が給電点１
２６とＦＥＴ１２７のドレインとの間に介挿されている。
【００５４】
また、例えばＯＯＫ変調信号のベースバンド信号に対応するような所定の入力パルスＤ
０が初段のインバータ１０１の入力端に到来するより所定時間遡及したタイミングで開閉
手段１５０（スイッチ１５１、スイッチ１５２）をオンにし、且つ、出力端１３１から間
欠的な期間毎のパルス列が終息するタイミングで開閉手段１５０をオフにするよう開閉手
段１５０を制御する制御手段１０００が設けられている。
【００５５】
この制御手段１０００は、インバータ１０１〜１０９の縦続接続における初段のインバ
ータ１０１の入力端へ所定の入力パルスＤ０が供給される経路に介挿され上述の所定時間
遡及したタイミングに対応する第１の遅延時間を与える第１の遅延要素１１００と、入力
パルスＤ０に応答して開閉手段１５０をオンにし且つインバータ１０１〜１０９の縦続接
続における最終段のインバータ１０９の出力に応答して開閉手段をオフにするオンオフ制
御信号を生成するオンオフ制御信号生成回路１５００を含んで構成されている。
オンオフ制御信号生成回路１５００は入力パルスＤ０（例えばその前縁）が到来する度
に開閉手段１５０をオンにし且つインバータ１０９の出力に応答して開閉手段１５０をオ
フにする。
【００５６】
従って、図１６を参照して上述したような、本発明がその前提としている構成の限りで
は、出力端１３０が第３の電位レベルＶ３をとるとき、即ち、入力パルスＤ０の休止期間
に対応する期間では、分圧回路１１に貫通電流が流れ、休止期間が比較的長い期間に及ぶ
ようなときには、この貫通電流による電力消費が本パルス発生回路１００全体の消費電力
に対して無視できない比率を占めるところ、図１の本発明のパルス発生回路１００では、
このようなパルスの休期間に、分圧回路１１への給電路を開閉するように設けられた開閉
手段１５０（１５１，１５２）が制御手段１０００によってオフとなるように適切なタイ
ミングで制御されるため、問題となる貫通電流が遮断されて無駄な電力消費が効果的に抑
制され得る。
【００５７】
図５は、図１のパルス発生回路１００の動作を表すタイムチャートである。図５（ａ）
は制御手段１０００のオンオフ制御信号生成回路１５００の出力であるオンオフ制御信号
の発生の様子を表し、図５（ｂ）は入力パルスＤ０と該パルスＤ０が第１の遅延要素１１
００によって時間Ａだけ遅延を受けたパルスＤ１０の発生の様子を表し、図５（ｃ）はパ
ルス発生回路１００全体としての消費電流を表し、図５（ｄ）はパルス発生回路１００の
出力端１３０に出力されるパルスＰoutを表している。
【００５８】
図５（ａ）のオンオフ制御信号によって、入力パルスＤ０に応答して開閉手段１５０が
オンにされ且つ縦続接続された複数の遅延回路１０１〜１０９の最終段の出力に応答して
開閉手段１５０がオフにされるが、第１の遅延要素１１００によって、縦続接続された複
数の遅延回路１０１〜１０９の初段の入力端への所定のパルスＤ０の供給が遅延されるた
め（図５（ｂ）のパルスＤ１０）、本パルス発生回路１００の出力端１３０からの出力パ
ルスの開始が遅延し、この結果、相対的に、出力パルスの開始に先行してオンオフ制御信
号がオンに転じて開閉手段１５０がオンとなり、出力パルスＰout発生中での第３の電位
Ｖ３が確立する一方、出力パルスＰoutが終息すると、オンオフ制御信号がオフに転じて
開閉手段１５０がオフとなって、無駄な貫通電流が遮断され、節電が図られる（図５（ｃ
）参照）。
【００５９】
図５（ｄ）における出力パルスＰout（図示のバースト状の部分）自体は、図１７（ｆ
）に関して既述のものと同様である。
即ち、図１におけるインバータ１０１への入力Ｄ１０、および、インバータ１０１，１
０２，１０３，１０４の各出力であるＤ１１，Ｄ１２，Ｄ１３，Ｄ１４と表記した信号が
、図１６および図１７における各信号Ｄ０，Ｄ１，Ｄ２，Ｄ３，Ｄ４に各対応しており、
図１７の（ａ），（ｂ），（ｃ），（ｄ），（ｅ），（ｆ）を参照して説明したところと
同様にして、図５（ｄ）における出力パルスＰout（図示のバースト状の部分）が生成さ
れる。
【００６０】
尚、図１において、出力端子１３０には、図中破線で示したように寄生容量１３２と或
る抵抗１３３を直列に介して接地するように作用する浮遊定数がこの種の回路における通
常の現象の如くに存在する。従って、出力パルスＰoutを既述の第３の電位レベルＶ３に
回復させる際には、寄生容量１３２と抵抗１３３による過渡現象が生じる。このため、開
閉手段１５０をオンにするタイミングは、図５（ｄ）のバースト状の部分より浮遊容量に
よる過渡現象が安定するまでの時間タイミングに設定しており、それが遅延要素１１００
による遅延である。
【００６１】
以上説明した図１の実施例におけるパルス発生回路１００では、入力されるパルスＤ０
を、浮遊容量による過渡現象を補償する程度の遅延を単に与えて伝搬する構成であるため
簡易な遅延素子を使うことが可能であり、従ってこの遅延を得るために要する消費電力は
極めて少ないといった利点がある。
尚、出力パルスＰoutの波形の乱れを許容する代わりに消費電力をより低減するために
、遅延素子１１００の遅延量をゼロにしてもよい。
【００６２】
図２は、本発明の他の実施例としてのパルス発生回路２００を表す図である。
図２において、Ｎ＋１段（Ｎは正の整数）縦続接続された遅延回路として、図１と同様
の、９段のインバータ１０１〜１０９が縦続接続されている。しかし、図１のパルス発生
回路とは異なり、初段のインバータ１０１には、例えばＯＯＫ変調信号のベースバンド信
号に対応するような所定の入力パルスＤ０が特段の遅延要素を介することなく直接供給さ
れるように構成されている。
【００６３】
インバータ１０１〜１０９の縦続接続回路、ＦＥＴ１１０〜ＦＥＴ１２５によるスイッ
チ手段、第１の電位レベルＶ１の給電点１２９と第２の電位レベルＶ２の給電点１２６と
の間に接続された分圧回路１１、および、第１の電位レベルＶ１の給電点１２９および第
２の電位レベルＶ２の給電点１２６から分圧回路１１への給電路を開閉するように設けら
れた開閉手段１５０としてのスイッチ１５１およびスイッチ１５２については、図１を参
照して説明したものと同様の構成である。
【００６４】
このパルス発生回路２００の以上の限りの部分的構成では、分圧回路１１が上述の第３
の電位レベルＶ３をその分圧電位の導出端１２から出力し得る状態において、図１６を参
照して説明した既提案のパルス発生回路１６０と同様であり、従って、初段のインバータ
１０１の入力端に図１５（ａ）におけるパルスＤ０と同様のパルスを供給すれば、出力端
子１３０から図１５（ｆ）に表されているようなパルス出力が出力される。
【００６５】
また、第１の電位レベルＶ１の給電点１２９および第２の電位レベルＶ２の給電点１２
６から分圧回路１１への給電路を開閉する開閉手段１５０が、開閉手段１５０を構成する
スイッチ１５１については給電点１２９とＦＥＴ１２８のソースとの間に介挿され、且つ
、スイッチ１５２については給電点１２６とＦＥＴ１２７のドレインとの間に介挿されて
いる点は図１の実施例と同様である。
【００６６】
更に、所定の入力パルスＤ０が初段のインバータ１０１の入力端に到来するより所定時
間遡及したタイミングで開閉手段１５０（スイッチ１５１、スイッチ１５２）をオンにし
、且つ、出力端１３１から間欠的な期間毎のパルス列が終息するタイミングで開閉手段１
５０をオフにするよう開閉手段１５０を制御する制御手段２０００が設けられている点も
、このような結果的な作用については、開閉手段１５０を制御する制御手段１０００を備
えている図１の実施例の構成と同様である。
しかしながら、図２の実施例における制御手段２０００は、図１の実施例における制御
手段１０００とは異なる構成を有している。
【００６７】
即ち、インバータ１０１〜１０９の縦続接続における初段のインバータ１０１の入力端
には既述の第１の遅延時間を与える第１の遅延要素１１００を介さずに直接に入力パルス
Ｄ０を供給し、一方、第２の遅延要素２２００によって、入力パルスＤ０に該入力パルス
Ｄ０のパルス幅より長く且つ該入力パルスの１周期より短い所定の第２の遅延時間を与え
、この第２の遅延要素２２００による遅延を受けたパルスＤ２０をオンオフ制御信号生成
回路２５００に供給するように構成されている。
オンオフ制御信号生成回路２５００は、パルスＤ２０に応答して開閉手段１５０をオン
にし且つインバータ１０１〜１０９の縦続接続における最終段のインバータ１０９の出力
に応答して開閉手段１５０をオフにするオンオフ制御信号を生成する。
【００６８】
図６は、図２のパルス発生回路２００の動作を表すタイムチャートである。図６（ａ）
は制御手段２０００のオンオフ制御信号生成回路２５００の出力であるオンオフ制御信号
の発生の様子を表し、図６（ｂ）は入力パルスＤ０と該パルスＤ０が第２の遅延要素２２
００によって時間Ｂだけ遅延を受けたパルスＤ２０の発生の様子を表し、図６（ｃ）はパ
ルス発生回路２００全体としての消費電流を表し、図６（ｄ）はパルス発生回路２００の
出力端１３０に出力されるパルスＰoutを表している。
【００６９】
図６（ａ）のオンオフ制御信号によって、入力パルスＤ０が第２の遅延要素２２００に
よる遅延を受けたパルスＤ２０に応答して開閉手段１５０がオンにされ、且つ、縦続接続
された複数の遅延回路１０１〜１０９の最終段の出力に応答して開閉手段１５０がオフに
される。
この場合、図６（ｂ）縦続接続された複数の遅延回路１０１〜１０９の初段の入力端に
所定のパルスＤ０が遅延を受けずに直接供給される一方、パルスＤ０のパルス幅よりも大
きく該パルスの１周期より短い所定の第２の遅延時間Ｂだけ遅延したパルスＤ２０（図６
（ｂ）参照）がオンオフ制御信号生成回路２５００にオンオフ制御信号のタイミングを既
定するパルスとして供給される。
【００７０】
このため、パルスＤ０について、先行する第１パルスと後続する第２パルスのうち第２
パルス側から見ると、相対的に、当該第２パルスの前縁に先行してパルスＤ２０の前縁が
位置することになり、このように相対的にパルスＤ０の前縁に先行して到来するパルスＤ
２０の前縁のタイミングでオンオフ制御信号生成回路２５００のオンオフ制御信号がオン
に転じて開閉手段１５０がオンとなり、パルス発生中での第３の電位Ｖ３が確立する一方
、出力パルスＰoutが終息するタイミングで、最終段のインバータ１０９の出力に応答し
てオンオフ制御信号がオフのレベルに転じ、開閉手段がオフとなって、無駄な貫通電流が
遮断され、節電が図られる。
【００７１】
以上説明した図２の実施例におけるパルス発生回路２００では、入力されるパルスＤ０
を遅延させるといった処理を介在させないで、縦続接続された９段のインバータ１０１〜
１０９の初段のインバータ１０１に直接パルスＤ０を供給する構成であるため、パルスＤ
０に遅延を与える際に生じる遅延量のゆらぎが出力パルスにその位相ジッタとして現れて
しまうといった虞が本質的に回避される。また例えば、出力パルスの時間間隔が数マイク
ロ秒のように長い場合には簡易な遅延素子で所望の遅延を実現させることは困難であるが
、その場合には入力パルスの到来時点からクロックパルスの計数動作を開始して計数値が
所定値に到るまでの遅延時間を実現するような時間カウンタ回路を用いることによって遅
延を作り出してもよい。
【００７２】
図３は、本発明の更に他の実施例としてのパルス発生回路３００を表す図である。
図３の実施例は、既述の図１における遅延要素１１００に対応する遅延要素３１００お
よび図２における遅延要素２２００に対応する遅延要素３２００ならびにこれら遅延要素
３１００および３２００における遅延時間を調節するための遅延時間調節手段３３００を
備え、図１および図２の実施例における長所を併せ持つものである。
【００７３】
図３において、インバータ１０１〜１０９の縦続接続回路、ＦＥＴ１１０〜ＦＥＴ１２
５によるスイッチ手段、第１の電位レベルＶ１の給電点１２９と第２の電位レベルＶ２の
給電点１２６との間に接続された分圧回路１１、および、第１の電位レベルＶ１の給電点
１２９および第２の電位レベルＶ２の給電点１２６から分圧回路１１への給電路を開閉す
るように設けられた開閉手段１５０としてのスイッチ１５１およびスイッチ１５２につい
ては、図１を参照して説明したものと同様の構成である。
【００７４】
初段のインバータ１０１には、例えばＯＯＫ変調信号のベースバンド信号に対応するよ
うな所定の入力パルスＤ０が後述する第１の遅延要素３１００によって第１の遅延時間だ
け遅延したパルスＤ１０が供給されるように構成されている。
また、第２の遅延要素３２００によって、入力パルスＤ０に所定の第２の遅延時間を与
え、この第２の遅延要素３２００による遅延を受けたパルスＤ２０をオンオフ制御信号生
成回路３５００に供給するように構成されている。
【００７５】
更に、第１の遅延要素３１００および第２の遅延要素３２００における遅延量を調節す
る遅延時間調節手段３３００を備えている。
オンオフ制御信号生成回路３５００は第２の遅延要素３２００による遅延を受けたパル
スＤ２０に応答して開閉手段１５０を制御するオンオフ制御信号を発する。
図３の実施例では、上述の第１の遅延要素３１００、第２の遅延要素３２００、遅延時
間調節手段３３００、および、オンオフ制御信号生成回路３５００を含んで制御手段３０
００が構成されている。
【００７６】
図７は、図３のパルス発生回路２００の動作を表すタイムチャートである。図７（ａ）
は制御手段２０００のオンオフ制御信号生成回路２５００の出力であるオンオフ制御信号
の発生の様子を表し、図７（ｂ）は入力パルスＤ０と該パルスＤ０が第２の遅延要素２２
００によって時間Ｂだけ遅延を受けたパルスＤ２０の発生の様子を表し、図７（ｃ）はパ
ルス発生回路２００全体としての消費電流を表し、図７（ｄ）はパルス発生回路２００の
出力端１３０に出力されるパルスＰoutを表している。
【００７７】
図７（ａ）のオンオフ制御信号によって、入力パルスＤ０が第２の遅延要素２２００に
よる遅延を受けたパルスＤ２０に応答して開閉手段１５０がオンにされ、且つ、縦続接続
された複数の遅延回路１０１〜１０９の最終段の出力に応答して開閉手段１５０がオフに
される。
この場合、図７（ｂ）縦続接続された複数の遅延回路１０１〜１０９の初段の入力端に
所定のパルスＤ０が遅延を受けずに直接供給される一方、パルスＤ０のパルス幅よりも大
きく該パルスの１周期より短い所定の第２の遅延時間Ｂだけ遅延したパルスＤ２０（図７
（ｂ）参照）がオンオフ制御信号生成回路３５００にオンオフ制御信号のタイミングを既
定するパルスとして供給される。
【００７８】
このため、パルスＤ０について、先行する第１パルスと後続する第２パルスのうち第２
パルス側から見ると、相対的に、当該第２パルスの前縁に先行してパルスＤ２０の前縁が
位置することになり、このように相対的にパルスＤ０の前縁に先行して到来するパルスＤ
２０の前縁のタイミングでオンオフ制御信号生成回路３５００のオンオフ制御信号がオン
に転じて開閉手段１５０がオンとなる。これによって、パルス発生中での第３の電位Ｖ３
が確立する。
【００７９】
また、パルスＤ０の前縁から第１の遅延時間Ａだけ遅延したタイミングで  図７（ｄ）
における出力パルスＰout（図示のバースト状の部分）が発生し、一方、出力パルスＰout
が終息するタイミングで、最終段のインバータ１０９の出力に応答してオンオフ制御信号
がオフのレベルに転じ、開閉手段がオフとなって、無駄な貫通電流が遮断され、節電が図
られる。
この実施例では、第１の遅延要素３１００および第２の遅延要素３２００における遅延
量を調節する遅延時間調節手段３３００によって第１の遅延時間Ａおよび第２の遅延時間
Ｂの配分に関して適切な調整が図られ得る。
【００８０】
従って、第１の遅延要素３１００によって入力パルスＤ０に遅延を与えることによるパ
ルスの時間軸上でのゆらぎに起因して出力パルスＰoutに現れる位相ジッタを極小に抑制
し、且つ、消費電力も極小となるように抑制することが可能になる。即ち、第１の遅延要
素３１００は遅延量変化量を大きくするとそこに生じる時間軸上のゆらぎも大きくなり、
一方でカウンタで構成された場合の第２の遅延素子３２００は遅延変化量を細かくすると
より高いカウント周波数が必要となり消費電力が増加する、といった課題に対して本構成
は効果を発揮する。
また、第１の遅延要素３１００および第２の遅延要素３２００を併用することによって
、これら双方の遅延要素による遅延量配分が適切なものとなるように選択することによっ
て調節範囲を大きくしてもノイズの影響を受け難い特性を維持することが可能になる。
【００８１】
図４は、本発明の更に他の実施例としてのパルス発生回路４００を表す図である。
図４の実施例は、その制御手段４０００が、第１の遅延要素４１００、第２の遅延要素
４２００、これら第１の遅延要素４１００および第２の遅延要素４２００による遅延時間
を調節する遅延時間調節手段４３００、および、オンオフ制御信号生成回路４５００をそ
れぞれ備え、更に、図４のパルス発生回路４００への入力パルスＤ０の周波数を逓倍する
周波数逓倍回路４６００、および、インバータ１０１〜１０９の縦続接続回路における最
終段のインバータ１０９の出力に所定の遅延時間を与えてオンオフ制御信号生成回路４５
００に供給する第３の遅延要素４７００を備えている。
【００８２】
オンオフ制御信号生成回路４５００は、入力パルスＤ０に直接応答し、または、入力パ
ルスＤ０が周波数逓倍回路４６００によって周波数逓倍されたパルスＤ１００に応答し、
もしくは、パルスＤ１００が第２の遅延要素４２００によって第２の遅延時間Ｂだけ遅延
したパルスに応答してオンのレベルのオンオフ制御信号を発し、最終段のインバータ１０
９の出力が第３の遅延要素４７００によって第３の遅延時間Ｃだけ遅延したパルスに応答
してオフのレベルのオンオフ制御信号を発する。上述の第１の遅延要素４１００、第２の
遅延要素４２００、および、第３の遅延要素４７００による遅延時間とそれらによる遅延
のタイミングについては後述する。
【００８３】
図４において、インバータ１０１〜１０９の縦続接続回路、ＦＥＴ１１０〜ＦＥＴ１２
５によるスイッチ手段、第１の電位レベルＶ１の給電点１２９と第２の電位レベルＶ２の
給電点１２６との間に接続された分圧回路１１、および、第１の電位レベルＶ１の給電点
１２９および第２の電位レベルＶ２の給電点１２６から分圧回路１１への給電路を開閉す
るように設けられた開閉手段１５０としてのスイッチ１５１およびスイッチ１５２につい
ては、図１を参照して説明したものと同様の構成である。
そして、特に、この実施例では、出力パルスを直流的に短絡したアンテナに供給するた
めに所謂ＤＣカット用のコンデンサ１３５が出力端１３０に接続されている。このコンデ
ンサ１３５の容量は、通常、図１〜図３を参照して説明した実施例における寄生容量１３
２の値よりも大きな値のものが適用される。
【００８４】
図８は、図４のパルス発生回路４００の動作を表すタイムチャートである。図８（ａ）
は図４のパルス発生回路４００に供給される例えばＯＯＫ変調信号のベースバンド信号に
対応するような所定の入力パルスＤ０を表し、図８（ｂ）は入力パルスＤ０が周波数逓倍
回路４６００によって周波数逓倍されたパルスＤ１００を表し、図８（ｃ）はオンオフ制
御信号生成回路４５００から発せられるオンオフ制御信号を表し、図８（ｄ）はパルス発
生回路４００全体としての消費電流を表し、図８（ｅ）はパルス発生回路４００の出力端
１３０に出力されるパルスＰoutを表している。
【００８５】
既述のように、図４のパルス発生回路４００の出力端１３０に接続されたＤＣカット用
のコンデンサ１３５の容量は比較的大きい値をとるものであるため、その充放電にはその
容量値に相応して長い時間がかかることになる。即ち、入力パルスＤ０の発生間隔が広い
場合には、コンデンサ１３５の電荷が放電しきってしまうため、再充電には時間がかかっ
てしまうことになる。
換言すれば、このような長い時間に亘って、貫通電流を流し続けなくてはならず、消費
電流の増大を招来することになってしまう。
【００８６】
この問題を回避するためには、コンデンサ１３５が完全に放電してしまう以前のタイミ
ングで再充電がおこなわれるようにすればよい。
そこで、この図４のパルス発生回路４００では、図８（ａ）の入力パルスＤ０を周波数
逓倍回路４６００によって周波数逓倍した図８（ｂ）のようなパルスＤ１００をつくり、
このパルスＤ１００によって、その逓倍率（図示の例では４倍）に応じた頻度の高いオン
オフ制御信号をオンオフ制御信号生成回路４５００で生成し発することによって、コンデ
ンサ１３５の電荷が放電しきってしまわないうちに、開閉手段１５０をオンにしてコンデ
ンサ１３５の再充電が行われるようにしている。
【００８７】
オンオフ制御信号生成回路４５００はパルスＤ１００よりも入力パルスＤ０に優先的に
応答して、Ｄ０の前縁のタイミングでオンオフ制御信号をオンのレベルに転じ、このタイ
ミングから第１の遅延回路による遅延時間Ａだけ後のタイミングで図８（ｅ）の出力パル
スＰout（バースト状の部分）が出力される。
この図４の実施例におけるパルス発生回路では、既述の図１〜図３の実施例とは異なり
、インバータ１０１〜１０９の縦続接続回路における最終段のインバータ１０９の出力が
発せられたタイミングで直ちにオフにせず、第３の遅延要素４７００による第３の遅延時
間Ｃを与えてオフにするように構成されている。
【００８８】
このような遅延時間Ｃを設けることによって、出力パルスＰoutを送出した直後の出力
端１３０のレベルが変動する過渡期間の経過を待って開閉手段１５０をオフにすることが
できるようになり、次の再充電を安定的に行うことができる。
また、入力パルスＤ０を周波数逓倍回路４６００によって周波数逓倍した図８（ｂ）の
ようなパルスＤ１００の前縁のタイミング（Ｄ０の前縁と一致するときを除く）で第２の
遅延要素４２００による第２の遅延時間Ｂに相応する時間だけオンオフ制御信号をオンの
レベルにして開閉手段１５０をオンにしてコンデンサ１３５の再充電が行われるようにし
ている。
【００８９】
以上のとおり、図４のパルス発生回路４００では、図８（ａ）の入力パルスＤ０の合間
の期間においても、図８（ｃ）のオンオフ制御信号によって開閉手段１５０をオンにして
コンデンサ１３５を再充電することができ、更に、出力端１３１から出力パルスＰoutを
送出している期間中は開閉手段１５０をオン状態に維持して出力パルスの水準を正規のも
のに維持することができる。
【００９０】
また、第１の遅延要素４１００による第１の遅延時間Ａおよび第２の遅延要素４２００
による第２の遅延時間は、遅延時間調節手段４３００によって調節することが可能である
ため、コンデンサの容量や分圧回路１１を構成するＦＥＴ１２７および１２８の特性のば
らつき等を勘案した最適な遅延時間を得ることが可能になる。
尚、このように遅延時間を調節するに替えて、または、この手法と併用するようにして
、ＦＥＴ１２７および１２８に印加するゲート電圧の値を制御することによって貫通電流
の値を調節し充電時間を短縮するようにしてもよい。
【００９１】
更にまた、コンデンサ１３５の容量がパルスＤ０の間隔に鑑みて十分に大きい値である
ときには、分圧回路１１を構成するＦＥＴ１２７および１２８に印加するゲート電圧を制
御して、初期充電を高速に行い、その後は、出力パルスＰoutを送出している期間中に再
充電を行うようにしてもよい。
図９は、図４を参照して説明したパルス発生回路を適用してアンテナに給電し送信を行
う様子を表す図である。
【００９２】
被送信信号を担うＯＯＫ変調などによるパルスＤ０が図４を参照して説明したパルス発
生回路７０に供給され、このパルス発生回路７０からの高周波の出力パルスＰoutが逆Ｆ
アンテナ７１にコンデンサ１３５を介して供給される。７２はこのアンテナ７１の接地面
である。コンデンサ１３５の容量は浮遊容量における値よりも大きいため、パルス発生回
路７０として図４および図８を参照して説明したようなパルス発生回路を適用することに
より、節電の特性をしつつ、コンデンサ１３５における電圧を一定以上の水準に維持して
、良好な通信を行うことができる。
【００９３】
図１０は、図４を参照して説明したパルス発生回路を適用してアンテナに給電し送信を
行う様子を表す図である。
被送信信号を担うＯＯＫ変調などによるパルスＤ０が図１〜図４を参照して説明したパ
ルス発生回路８０に供給され、このパルス発生回路８０からの高周波の出力パルスＰout
がループアンテナ８１にコンデンサＣを介して供給される。コンデンサ１３５の容量は浮
遊容量における値よりも大きいため、パルス発生回路８０として図４および図８を参照し
て説明したようなパルス発生回路を適用することにより、節電の特性をしつつ、コンデン
サ１３５における電圧を一定以上の水準に維持して、良好な通信を行うことができる。
【００９４】
以上、図１〜図８を参照して説明したパルス発生回路は、極めて小型で消費電力が少な
く、且つ、ＵＷＢ通信に用いるに理想的なパルス信号を得ることができるため、周囲に無
用な影響を及ぼさず、且つ、他からの妨害を受け難い短距離の微小電力の通信への応用等
も極めて有望である。
例えば、自在継ぎ手やヒンジなどのように、姿勢や位置に関して相対変位が許容される
ように結合された二つ以上の筐体間での信号の授受を無線で行うような機構部（結合機構
部）を含む装置に適用するにも好適である。
【００９５】
図１１は図１〜図８を参照して説明したパルス発生回路を適用して各個に電子回路が実
装され機構部によって結合された二つの筐体間での信号の授受を無線通信で行うようにし
た本発明の実施例としての電子装置の構成例を表すブロック図である。
図１１において、二つの筐体は、その一方である、送信部ブロック１１１２、および、
同、他方である受信部ブロック１１１３として構成され、送信部ブロック１１１２から受
信部ブロック１１１３へデータを送信する。送信部ブロック１１１２では、送信情報を生
成ないし保有する回路要素１１０１から送信回路１１０２を介して、送信アンテナ１１１
０から電磁波を放射する。
【００９６】
この実施例では、送信回路１１０２内に、図１〜図８を参照して説明したパルス発生回
路を適用して送信アンテナ１１１０に伝送情報に相応して変調された送信電力を供給する
ための回路部が構成されている。送信アンテナ１１１０には、例えば、図９または図１０
を参照して説明したようなアンテナを適用することができる。
この送信アンテナ１１１０から放射された電磁波は空中の無線伝播路１１０８を通して
伝播する。
【００９７】
受信部ブロック１１１３には、無線伝播路１１０８通して伝播する送信情報を受信アン
テナ１１１１および受信部１１０６を通して受信する回路要素１１０４が設けられている
。尚、送信部ブロック１１１２および受信部ブロック１１１３間では、送信部ブロック１
１１２にはインターフェース回路１１０３が、受信部ブロック１１１３にはインターフェ
ース回路１１０５が各設けられ、両インターフェース回路１１０３、１１０５間を結ぶ有
線路１１０７を介して一部の信号ないし電力の授受が行われ得るように構成されている。
【００９８】
この有線路にて低速の信号を伝送するのは容易であり、無線通信部の同期信号を伝送す
ることができる。これによって、無線通信部では同期捕捉や追跡といった面倒な手続きや
回路が不要となり回路の簡略化が可能となる。また、セキュリティ強化のための暗号鍵を
送り任意に鍵を変更しながら無線通信を行うこともできる。
送信アンテナ１１１０から放射される電磁界は法律によって定められる上限を超えない
ように設定される。免許を要しない無線局として許容される放射レベルはＥＭＩの規定よ
りもはるかに低いレベルであるが、通信距離が至近距離であるため、リンクバジェットを
適当に設定することで十分な品質の通信路を確保できる。
【００９９】
画像を含むデータのように高速伝送が必要な大量情報は信号線を介して伝えられるので
なく、無線により空間を伝播するため、信号線を使う必要がなくなり、それに伴うコネク
タやヒンジ構造（結合機構部）における機構上の或いはまた電気的な更には製造上の種々
の問題を一掃することができる。
また、従来の信号線による伝送では、高速化に伴い浮遊容量への充放電が多くなり、消
費電力が増加し、さらに信号線路から発射される不要放射電力が増加し、周囲の機器への
干渉対策が困難となるという欠点があった。また、信号線による伝送では、ロジックレベ
ルが規定されているため、本質的に消費電力を減らすことができず、不要放射を減らすに
は、シールド強化などの対処療法しか方法がなかった。
【０１００】
これに対して、この実施例のような構成によれば、同一システム内という至近距離にお
いて十分な通信品質を確保できれば良いので、送信アンテナ１１１０からの放射電力をこ
の値程度まで下げることができ、消費電力の増大が本質的に改善され、ＥＭＩ対策が容易
となる。また、通信線路のインピーダンスマッチングのための終端に伴う消費電力の増大
や、部品配置、線路の引きまわし等の制約から解放される。
【０１０１】
尚、図１１の構成例では、便宜上、専ら送信部ブロック１１１２から受信部ブロック１
１１３へデータを送信するが如くに説明したが、両ブロック間で双方向の通信を行うよう
に構成され得ることは言うまでもない。
図１２は、図１１を参照して説明した無線通信をクラムシェル型携帯電話機に適用した
例を表す図である。図１２（ａ）はクラムシェル型携帯電話機を開いたときの状態を示す
斜視図であり、図１２は（ｂ）は、同クラムシェル型携帯電話機を閉じたときの状態を示
す斜視図である。
【０１０２】
図１２（ａ）および図１２（ｂ）において、第１筐体部１２０１の表面には、操作ボタ
ン１２０４が配置されると共に、第１筐体部１２０１の下端にはマイク１２０５が設けら
れ、第１筐体部１２０１の上端には外部無線通信用アンテナ１２０６が取り付けられてい
る。また、第２筐体部１２０２の表面（開いた状態で現れる面）には、表示体１２０８が
設けられるとともに、第２筐体部１２０２の上端にはスピーカ１２０９が設けられている
。
【０１０３】
また、第２筐体部１２０２の裏面（閉じた状態での外面）には、表示体１２１１および
撮像素子１２１２が設けられている。尚、上述の表示体１２０８および１２１１としては
、例えば、液晶表示パネル、有機ＥＬパネルまたはプラズマディスプレイパネルなどが適
用される。また、撮像素子１２１２としては、ＣＣＤまたはＣＭＯＳセンサなどが適用さ
れる。
【０１０４】
第１筐体部１２０１および第２筐体部１２０２には、第１筐体部１２０１と第２筐体部
１２０２との間で内部無線通信を行う内部無線通信用アンテナ１２０７および１２１０が
それぞれ設けられている。図示のように、第１筐体部１２０１および第２筐体部１２０２
結合機構部としてのヒンジ１２０３を介して連結され、第２筐体部１２０２をヒンジ１２
０３を支点として回転させることにより、第２筐体部１２０２を第１筐体部１２０１上に
折り畳むことができる。
【０１０５】
上述のようにして、第２筐体部１２０２を第１筐体部１２０１上に閉じることにより、
操作ボタン１２０４を第２筐体部１２０２にて保護することができ、携帯電話を持ち歩く
時に操作ボタン１２０４が誤って操作されることを防止することができる。また、第２筐
体部１２０２を第１筐体部１２０１から開くことにより、表示体１２０８を見ながら操作
ボタン１２０４を操作したり、スピーカ１２０９およびマイク１２０５を使いながら通話
したり、操作ボタン１２０４を操作しながら撮像を行ったりすることができる。
【０１０６】
また、クラムシェル構造を用いることにより、第２筐体部１２０２のほぼ一面全体に表
示体１２０８を配置することができ、携帯電話機としての携帯性を損なうことなく、表示
体１２０８のサイズを拡大させることを可能として、視認性を向上させることができる。
上述の構成において、この携帯電話機では、第１筐体部１２０１に内部無線通信用アン
テナ１２０７を、および、第２筐体部１２０２に内部無線通信用アンテナ１２１０をそれ
ぞれ設けることにより、これらの内部無線通信用アンテナ１２０７および１２１０を用い
た内部無線通信にて第１筐体部１２０１と第２筐体部１２０２との間のデータ伝送を行う
ように構成されていることを特徴としている。
【０１０７】
即ち、図１２の携帯電話機では、内部無線通信用アンテナ１２０７が図１１の電子装置
における送信アンテナ１１１０に相応し、内部無線通信用アンテナ１２１０が図１１の電
子装置における受信アンテナ１１１１に相応する。
図１２の携帯電話機において、内部無線通信用アンテナ１２０７側（第１筐体部１２０
１側）には、図１１の電子装置における送信部１１０２に相応する回路部を含む送信部ブ
ロック１１１２に相当する回路部が設けられている。
【０１０８】
また、同様に、図１２の携帯電話機の内部無線通信用アンテナ１２１０側（第２筐体部
１２０２側）には図１１の電子装置における受信部１１０６に相応する回路部を含む受信
部ブロック１１１３に相当する回路部が設けられている。
尚、図１１の装置について既述の如く、送信側および受信側の想定は便宜上のものであ
って、双方向の通信を行うように装置を構成できる点は、図１２においても該当するもの
であることは勿論である。
【０１０９】
上述の構成により、例えば、外部無線通信用アンテナ１２０６を介して第１筐体部１２
０１に取り込まれた画像データや音声データを、内部無線通信用アンテナ１２０７および
１２１０を用いた内部無線通信によって第２筐体部１２０２に送り、表示体１２０８に画
像を表示させたり、スピーカ１２０９から音声を出力させたりすることができる。
また、撮像素子１２１２によって撮像された撮像データを、内部無線通信用アンテナ１
２０７および１２１０を用いた内部無線通信によって第２筐体部１２０２から第１筐体部
１２０１に送り、外部無線通信用アンテナ１２０６を介して外部に送出させることができ
る。上述のように、第１筐体部１２０１と第２筐体部１２０２との間のデータ伝送を有線
で行う必要がなくなり、多ピン化されたフレキシブル配線基板をヒンジ１２０３に通す必
要がなくなる。
【０１１０】
このため、ヒンジ１２０３の構造の複雑化を招来せず、従って、実装工程の煩雑化を回
避することができ、コストアップを抑制しつつ、携帯電話の小型薄型化および信頼性の向
上を図ることが可能となるとともに、携帯電話機としての携帯性を損なうことなく、携帯
電話の大画面化および多機能化を図ることができる。
このように、機器内部においても信号伝送に無線通信を使用すると効果が大きいが、内
部通信に本発明に基づくパルス発生回路を使用したパルス通信を用いると、与干渉性、耐
干渉性に優れた無線通信が可能である。即ち携帯電話機のように、別に機器本来の目的で
ある通信回路を有するような電子機器においても、その本来の目的とする無線通信に対す
る影響や妨害、あるいは機器本来の目的とする無線通信から受ける影響や妨害を極小に抑
制することができる。
【０１１１】
図１３は、図１１を参照して説明した無線通信を回転式携帯電話機に適用した例を表す
図である。図１３において、第１筐体部１３２１の表面には、操作ボタン１３２４が配置
されるとともに、第１筐体部１３２１の下端にはマイク１３２５が設けられ、第１筐体部
１３２１の上端には外部無線通信用アンテナ１３２６が設けられている。また、第２筐体
部１３２２の表面には、表示体１３２８が設けられると共に、第２筐体部１３２２の上端
にはスピーカ１３２９が設けられている。
【０１１２】
また、第１筐体部１３２１には内部無線通信用アンテナ１３２７が、および、第２筐体
部１３２２には内部無線通信用アンテナが１３３０がそれぞれ設けられ、第１筐体部１３
２１と第２筐体部１３２２との間で内部無線通信を行うように構成されている。
第１筐体部１３２１と第２筐体部１３２２とは結合機構部としてのヒンジ１３２３を介
して連結され、第２筐体部１３２２をヒンジ１３２３を支点として水平に回転させること
により、第２筐体部１３２２を第１筐体部１３２１上に重ねて配置したり、第２筐体部１
３２２を第１筐体部１３２１からずらしたりすることができる。
【０１１３】
上述のように、第２筐体部１３２２を第１筐体部１３２１上に重ねて配置することによ
り、操作ボタン１３２４を第２筐体部１３２２によって保護することができ、携帯電話機
を持ち歩く時に操作ボタン１３２４が誤って操作されることを防止することができる。ま
た、第２筐体部１３２２を水平に回転させて、第２筐体部１３２２を第１筐体部１３２１
からずらすことにより、表示体１３２８を見ながら操作ボタン１３２４を操作したり、ス
ピーカ１３２９およびマイク１３２５を使いながら通話したりすることができる。
【０１１４】
図１３の携帯電話機では、第１筐体部１３２１に内部無線通信用アンテナ１３２７を、
および、第２筐体部１３２２に内部無線通信用アンテナ１３３０をそれぞれ設けることに
より、これらの内部無線通信用アンテナ１３２７および１３３０を用いた内部無線通信に
て第１筐体部１３２１と第２筐体部１３２２との間のデータ伝送を行うように構成されて
いることを特徴としている。
即ち、図１３の携帯電話機では、内部無線通信用アンテナ１３２７が図１１の電子装置
における送信アンテナ１１１０に相応し、内部無線通信用アンテナ１３３０が図１１の電
子装置における受信アンテナ１１１１に相応する。
【０１１５】
図１３の携帯電話機において、内部無線通信用アンテナ１３２７側（第１筐体部１３２
１側）には、図１１の電子装置における送信部１１０２に相応する回路部を含む送信部ブ
ロック１１１２に相当する回路部が設けられている。
また、同様に、図１３の携帯電話機の内部無線通信用アンテナ１３３０側（第２筐体部
１３２２側）には図１１の電子装置における受信部１１０６に相応する回路部を含む受信
部ブロック１１１３に相当する回路部が設けられている。
【０１１６】
尚、図１１の装置について既述の如く、送信側および受信側の想定は便宜上のものであ
って、双方向の通信を行うように装置を構成できる点は、図１３においても該当するもの
であることは勿論である。
上述の構成により、例えば、外部無線通信用アンテナ１３２６を介して第１筐体部１３
２１に取り込まれた画像データや音声データを、内部無線通信用アンテナ１３２７および
１３３０を用いた内部無線通信によって第２筐体部１３２２に送り、表示体１３２８に画
像を表示させたり、スピーカ１３２９から音声を出力させたりすることができる。
【０１１７】
上述のように、第１筐体部１３２１と第２筐体部１３２２との間のデータ伝送を有線で
行う必要がなくなり、多ピン化されたフレキシブル配線基板をヒンジ１３２３に通す必要
がなくなり、ヒンジ１３２３の構造の複雑化を抑制することが可能となるとともに、実装
工程の煩雑化を回避することができ、コストアップを抑制しつつ、携帯電話の小型薄型化
および信頼性の向上を図ることが可能となるとともに、携帯電話機としての携帯性を損な
うことなく、携帯電話の大画面化および多機能化を図ることができる。
尚、上述のような無線通信の技術は、ビデオカメラ、ＰＤＡ（Personal Digital Assis
tance）、ノート型パーソナルコンピュータなどに適用することもできる。
【０１１８】
図１４は、図１１を参照して説明した無線通信をノート型パーソナルコンピュータに適
用した例を表す図である。図１４において、本例のノート型パーソナルコンピュータは本
体部１４０５と表示部１４０９に分けられ、結合機構部としてのヒンジ１４０７を介して
一体化されている。本体部１４０５には、全体的な機能制御を受け持つ本体部基板１４０
３、入力装置としてのキーボード１４０４、本体基板１４０３上の電子回路の制御によっ
て表示データを生成する液晶コントローラ１４０８が設けられている。
【０１１９】
また、表示部１４０９には、表示装置としての液晶表示体１４０６が設けられている。
また、本体部１４０５および表示部１４０９には、互いに無線通信を行なうための送信ア
ンテナ１４１２および受信アンテナ１４１０がそれぞれ設けられている。また、本体部１
４０５および表示部１４０９は、互いに有線通信や電源供給を行なうための線路１４１１
にて接続されている。この有線路にて低速の信号を伝送するのは容易であり、無線通信部
の同期信号を伝送することができる。これによって、無線通信部では同期捕捉や追跡とい
った面倒な手続きや回路が不要となり回路の簡略化が可能となる。また、セキュリティ強
化のための暗号鍵を送り任意に鍵を変更しながら無線通信を行うこともできる。
【０１２０】
このノート型パーソナルコンピュータでは特に、液晶コントローラ１４０８が発生する
表示データは送信部１４１２から送信アンテナ１４１２より電磁波（電波）に変換され空
間を伝播する。送信アンテナ１４１２より送信された電磁波信号は受信アンテナ１４１０
により受信され、受信部１４０２を介して液晶ドライバ１４０１に送られ、液晶表示体１
４０６に表示される。
【０１２１】
上述の構成において、送信アンテナ１４１２が図１１の電子装置における送信アンテナ
１１１０に相応し、受信アンテナ１４１０が図１１の電子装置における受信アンテナ１１
１１に相応する。
図１４のノート型パーソナルコンピュータにおいて、送信アンテナ１４００側（ノート
型パーソナルコンピュータ本体部１４０５側）には、図１１の電子装置における送信部１
１０２に相応する回路部を含む送信部ブロック１１１２に相当する回路部が設けられてい
る。
【０１２２】
また、同様に、図１４のノート型パーソナルコンピュータの受信アンテナ１４１０側（
表示部１４０９側）には図１１の電子装置における受信部１１０６に相応する回路部を含
む受信部ブロック１１１３に相当する回路部が設けられている。
尚、図１１の装置について既述の如く、送信側および受信側の想定は便宜上のものであ
って、双方向の通信を行うように装置を構成できる点は、図１３においても該当するもの
であることは勿論である。
【０１２３】
上述のノート型パーソナルコンピュータでは、本体部１４０５と表示部１４０９との間
で、表示装置としての液晶表示体１４０６で表示するべき情報を無線通信によって伝送す
るため、ヒンジ１４０７を通さなくてはならない信号線の数を低減でき、構造の複雑化を
抑制することが可能となるとともに、実装工程の煩雑化を回避することができ、コストア
ップを抑制しつつ、信頼性の向上を図ることが可能となる。
【０１２４】
以上は、ノート型パーソナルコンピュータとしての実施例について説明したが、同様の
技術思想を、ノート型よりも小型の所謂モバイルタイプのコンピュータや既述のＰＤＡそ
の他の携帯情報端末装置にも適用できることは勿論である。
図１１ないし図１４を参照して説明した実施例では、図１〜図８を参照して説明したパ
ルス発生回路を適用して各個に電子回路が実装され機構部によって結合された二つの筐体
間での信号の授受を無線通信で行うようにした構成を採るものであった。
【０１２５】
しかしながら、本発明の技術思想は、このように二分された筐体間での信号の授受を無
線通信で行うような形態に限定されるものではない。
即ち、同一の筐体内に、図１１の送信部ブロック１１１２に相応する送信用の回路部と
、受信部ブロックに相応する受信用の回路部とを備え、これら送信および受信用の両回路
部間で図１〜図８を参照して説明したパルス発生回路を適用して通信を行うような形態を
採ることができる。次に、このような実施例について例示し、本発明の技術思想について
更に説明する。
【０１２６】
図１５は本発明による電子装置の実施例の一つである液晶プロジェクタの構成を示す図
であり、図１５（ａ）は液晶プロジェクタの要部を示す図、図１５（ｂ）は図１５（ａ）
の液晶プロジェクタ内の一つのライトバルブの詳細を表す図である。
図１５（ａ）において、プロジェクタはその筐体１５１０の大部分を光学系が占める。
即ち、光源１５０１から発せられた光（白色光）は光学系１５０２（破線内）により三原
色に分解される。ここで、光学系１５０２は主としてハーフミラーＨＭや光学フィルタお
よびレンズＬＺにより構成される。それぞれの光は液晶によるライトバルブ１５０５、ラ
イトバルブ１５０６、ライトバルブ１５０７により光変調された後、プリズムで構成され
る光学系１５０３により合成され、光学系１５０４により拡大投影される。
【０１２７】
ライトバルブ１５０５、ライトバルブ１５０６、ライトバルブ１５０７を制御するため
の回路は基板１５０８、１５０９に搭載される。変調器１５１２はライトバルブ制御のた
めの表示データ信号を変調し、電磁波として送信アンテナ１５１１から放射される。
図１５（ｂ）において、透過液晶による光シャッター１５２１を駆動する半導体集積回
路による液晶ドライバ１５２２（通常複数個の半導体集積回路より構成される。）は、図
１５（ａ）の送信アンテナ１５１１から送信された表示データ信号を、受信アンテナ１５
２３により受信し、該受信した信号を復調した信号によって、光シャッター１５２１を駆
動する。
【０１２８】
一方、本例のプロジェクタでは、光シャッター１５２１や液晶ドライバ１５２２を駆動
するための電力は、コネクタ１５２４を介して受け取ることができるように構成されてい
る。
送信アンテナ１５１１から多重されて送信される電磁波による表示データ信号は、これ
ら多重された信号を分離して各個に受信可能なように、符号拡散による方法や異なる電磁
波の変調周波数を用いる方法あるいはタイムスロットを決めてアドレシングする方法など
により、特定の正規の受信回路ブロック（モジュール）が指定される。
【０１２９】
このようなアドレシング方法を取ることにより、送信アンテナ１５１１から送信された
電磁波信号は３つあるライトバルブのうちの指定されたライトバルブに正しく伝えられる
。アドレス指定はライトバルブ毎でもよいし、また、図１５（ｂ）に示すように一つのラ
イトバルブに複数の液晶ドライバが搭載され、その各々に対してアドレス指定することも
可能である。
【０１３０】
以上、図１５（ａ）および図１５（ｂ）を参照して説明した液晶プロジェクタとしての
実施例から容易に理解されるとおり、本実施例の電子装置は、送信信号を電磁波信号に変
換する電磁波変換部と、電磁波信号を無線送信する送信部とを備える送信用の回路部（図
１５の装置では、ライトバルブ制御のための表示データ信号を変調し、電磁波として送信
アンテナ１５１１に供給する変調器１５１２および送信アンテナ１５１１等であって、図
１１の送信部ブロック１１１２に相応）と、前記電磁波信号を受信する受信部と受信した
電磁波信号を前記送信信号に復元する電磁波復元部とを備える受信用の回路部（図１５の
装置では、受信アンテナ１５２３および該受信アンテナ１５２３により受信した信号を復
調して光シャッター１５２１を駆動するための信号を得る回路部であって、図１１の受信
部ブロックに相応）とが、同一筐体内に収容されて構成されているものであるということ
ができる。送信アンテナ１５１１および受信アンテナ１５２３には、例えば、図９または
図１０を参照して説明したようなアンテナを適用することができる。
【０１３１】
上述の技術は、これを敷衍するに、同一筺体内に実装される複数の回路ブロックないし
回路基板のうちの所定の相互間で無線により信号の授受を行うための少なくとも一対の無
線部を具備し、且つ、該当する前記無線部は、上記の種々の態様のうちの何れかのパルス
発生回路を適用して構成されている電子装置であることが明らかである。
上述の構成において、送信用の回路部および受信用の回路部は、それぞれ、回路基板或
いは回路ブロックとしてモジュール化されて構成され得る。
【０１３２】
そして、上記構成の電子装置では、信号の送受信を電磁波により無線化でき、信号は空
間を伝播して伝わるためフレキシブル基板やコネクタなどを用いた配線の必要がなく、こ
れらに起因するコスト高や信頼性低下の懸念が払拭される。
また、インピーダンスマッチングのための終端やデータ伝送速度の高速化に伴なう消費
電力の増大といった問題も回避できる。更に、配線の引き回しや部品配置の制約がなくな
り、電子装置のデザインや使い勝手を向上することができる。
【０１３３】
また信号伝送に使用される電磁波は同一筐体という至近距離で行われるため、この距離
内での通信が確保できさえすれば良く、放射電磁波の強度を限界まで下げることが出来る
のでＥＭＩ特性が本質的に改善され対策が容易になる。
特に、図１５を参照して例示した液晶プロジェクタの場合では、従来、液晶プロジェク
タ内では筐体体積の大部分を光学系が占め、光経路を避けて配線したり、光経路を避けて
部品を配置したりする必要があり、更には、光源から発せられる熱が筐体内にこもるため
、配線の熱対策も必要であった。ここに本発明を実施することによって、信号伝送が電磁
波により空間伝送されるため、従来のこの種の困難さは著しく緩和される。
【０１３４】
また、以上の本発明の技術思想は、姿勢ないし位置に関して相対変位が許容されるよう
に結合機構部によって結合され各個に電子回路が実装された複数の筐体間での信号の授受
を無線で行う情報伝送方法であって、前記無線による信号の授受を、図１〜図８に基づい
て既述の何れかのパルス発生回路を適用して行うことを特徴とする情報伝送方法であると
観念することができる。
このような情報伝送方法によれば、各個に電子回路が実装された複数の筐体が結合機構
部によって結合されて姿勢ないし位置に関して相対変位が許容される状態で、これら複数
の筐体間での信号の授受を図１〜図８に基づいて既述の何れか一のパルス発生回路を適用
して行うため、筐体間での信号の授受のために必要な電力が極小となる。
【図面の簡単な説明】
【０１３５】
【図１】本発明の一つの実施例としてのパルス発生回路を表す図である。
【図２】本発明の他の実施例としてのパルス発生回路を表す図である。
【図３】本発明の更に他の実施例としてのパルス発生回路を表す図である。
【図４】本発明の更に他の実施例としてのパルス発生回路を表す図である。
【図５】図１のパルス発生回路の動作を表すタイムチャートである。
【図６】図２のパルス発生回路の動作を表すタイムチャートである。
【図７】図３のパルス発生回路の動作を表すタイムチャートである。
【図８】図４のパルス発生回路の動作を表すタイムチャートである。
【図９】図１〜図４を参照して説明したパルス発生回路を適用してアンテナに給電し送信を行う様子を表す図である。
【図１０】図１〜図４を参照して説明したパルス発生回路を適用してアンテナに給電し送信を行う様子を表す図である。
【図１１】図１〜図８を参照して説明したパルス発生回路を適用して各個に電子回路が実装され機構部によって結合された二つの筐体間での信号の授受を無線通信で行うようにした本発明の電子装置の構成例を表すブロック図である。
【図１２】図１１を参照して説明した無線通信をクラムシェル型携帯電話機に適用した例を表す図である。
【図１３】図１１を参照して説明した無線通信を回転式携帯電話機に適用した例を表す図である。
【図１４】図１１を参照して説明した無線通信をノート型パーソナルコンピュータに適用した例を表す図である。
【図１５】本発明による電子装置の他の例である液晶プロジェクタの構成を示す図である。
【図１６】本発明がその前提としているパルス発生回路の構成例を表す図である。
【図１７】図１６のパルス発生回路の各部の出力を表すタイミング図である。
【図１８】図１６のパルス発生回路に所定の電源から供給される電流の変化を高周波のパルスの発生と休止との期間に対応して表すタイミング図である。
【符号の説明】
【０１３６】
１１…分圧回路  １２…分圧電位の導出端  １００…パルス発生回路  １０１，１０２，
１０３，１０４，１０５，１０６，１０７，１０８，１０９…インバータ  １１０，１１
１，１１２，１１３，１１４，１１５，１１６，１１８，１１９，１２０，１２１，１２
２，１２３，１２４，１２５…ＦＥＴ  １２６…第２の電位レベルＶ２の給電点  １２９
…第１の電位レベルＶ１の給電点  １２７，１２８…ＦＥＴ  １３０…出力端１３１…入
力端子  １３２…寄生容量  １３３…抵抗  １５０…開閉手段  １５１，１５２…スイッ
チ  ２００…パルス発生回路  ３００…パルス発生回路  ４００…パルス発生回路    １
０００，２０００，３０００，４０００…制御手段  １１００，３１００…第１の遅延要
素  １５００，２５００，３５００，４５００…オンオフ制御信号生成回路  ２２００，
３２００，４２００…第２の遅延要素  ３３００，４３００…遅延時間調節手段  ４６０
０…周波数逓倍回路  ４７００…第３の遅延要素
【図１】
2008182298.tif 000003
【図２】
2008182298.tif 000004
【図３】
2008182298.tif 000005
【図４】
2008182298.tif 000006
【図５】
2008182298.tif 000007
【図６】
2008182298.tif 000008
【図７】
2008182298.tif 000009
【図８】
2008182298.tif 000010
【図９】
2008182298.tif 000011
【図１０】
2008182298.tif 000012
【図１１】
2008182298.tif 000013
【図１２】
2008182298.tif 000014
【図１３】
2008182298.tif 000015
【図１４】
2008182298.tif 000016
【図１５】
2008182298.tif 000017
【図１６】
2008182298.tif 000018
【図１７】
2008182298.tif 000019
【図１８】
2008182298.tif 000020