(57)【要約】【課題】接触不良による検査不良の発生を低減することができる厚膜混成回路装置を提供すること。【解決手段】厚膜混成回路装置は、絶縁基板上に厚膜導体３および厚膜抵抗が形成され、厚膜導体３の一部に個別電気部品が搭載されるとともに、厚膜導体３に隣接する電極形成領域に電気特性測定用電極７が形成されている。電気特性測定用電極７は、厚膜導体３と引き出し線７ａを介して接続されており、引き出し線７ａは、電極形成領域の内部から引き出されている。【選択図】図２
2008182080.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板上に厚膜導体および厚膜抵抗が形成され、前記厚膜導体の一部に個別電気部品が搭載されるとともに、前記厚膜導体に隣接する電極形成領域に電気特性測定用電極が形成された厚膜混成回路装置において、
前記電気特性測定用電極は、前記厚膜導体と引き出し線を介して接続されており、
前記引き出し線は、前記電極形成領域の内部から引き出されていることを特徴とする厚膜混成回路装置。
【請求項２】
請求項１において、
前記引き出し線は、前記電気特性測定用電極の中央部分から引き出すことを特徴とする厚膜混成回路装置。
【請求項３】
請求項１において、
前記電極形成領域は、四角形形状を有しており、
前記引き出し線は、前記四角形形状の一辺と交差し、
前記引き出し線の長手方向と垂直な両側には、前記電気特性測定用電極が配置されていることを特徴とする厚膜混成回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁基板上に厚膜導体と厚膜抵抗体とが形成された厚膜混成回路装置に関する。
【背景技術】
【０００２】
従来から、絶縁基板上に厚膜導体や厚膜抵抗体などを印刷して形成した厚膜混成回路が知られている（例えば、特許文献１参照。）。このような厚膜混成回路では、コストの低減や絶縁基板の小型化等の観点から、電気特性測定用電極を設ける場合であっても、ターミナルなどの電気部品を実装しないで、電極表面に半田を形成するだけの簡単な構造とすることが多い。
【０００３】
図６は、電気特性測定用電極が設けられた従来の厚膜混成回路の部分的な平面図である。図７は、図６のＶＩＩ−ＶＩＩ線断面図である。図６に示すように、配線として用いられる厚膜導体３と隣接する領域に電気特性測定用電極７が設けられている。この電気特性測定用電極７を除く厚膜導体３は厚膜保護ガラス５で覆われており、露出した電気特性測定用電極７の表面には半田６が形成されている。この半田６を介して電気特性測定用電極７に検査用ピンを接触させた状態で所定の電気特性測定が実施される。また、この半田６は、電気特性測定用電極７が外部に露出することを防止するために用いられるが、印刷等によってその形成位置がずれると、電気特性測定用電極７の端部が露出してしまうことがある。このような状態において、外部から導体腐食成分ガス等が侵入すると、この露出部分から厚膜導体３に腐食が進行し、最悪の場合には各回路間を接続する厚膜導体３が不導通に至るおそれがある。図８は、腐食の進行を示す図である。図８に示すように、電気特性測定用電極７の露出部分から腐食（図８ではハッチングで腐食部分が示されている）が進行し、電気特性測定用電極７と厚膜導体３の間の引き出し線７ａ全体が腐食すると、さらにこの引き出し線７ａに接続された厚膜導体３にも腐食が到達する。
【０００４】
このため、従来は、図９に示すように電気特性測定用電極７の一部を変形することで引き出し線７ａを長くし、この引き出し線７ａを介して腐食が進行する場合であっても、腐食が厚膜導体３に至るまでの時間、すなわち寿命を向上させていた。
【特許文献１】特公昭５９−２１１７９号公報（第２頁、図２）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところが、図９に示した従来の厚膜混成回路では、引き出し線７ａの長さを確保するために電気特性測定用電極７の面積が小さくなるため、検査用ピンの位置ずれが生じたときに検査用ピンと電気特性測定用電極７との間で接触不良が発生し、検査不良が増加するという問題があった。図１０は、検査用ピンの位置ずれが生じた場合の接触状態を示す図である。図１１は、図１０のＸＩ−ＸＩ線断面図である。これらの図に示すように、引き出し線７ａの長さを確保するために電気特性測定用電極７の一部が変形されており、この部分に検査用ピン１００が配置されると、検査用ピン１００と電気特性測定用電極７表面の半田６との間の接触を充分に確保することができなくなる。
【０００６】
本発明は、このような点に鑑みて創作されたものであり、その目的は、接触不良による検査不良の発生を低減することができる厚膜混成回路装置を提供することにある。
【課題を解決するための手段】
【０００７】
上述した課題を解決するために、本発明の厚膜混成回路装置は、絶縁基板上に厚膜導体および厚膜抵抗が形成され、厚膜導体の一部に個別電気部品が搭載されるとともに、厚膜導体に隣接する電極形成領域に電気特性測定用電極が形成されており、電気特性測定用電極は、厚膜導体と引き出し線を介して接続されており、引き出し線は、電極形成領域の内部から引き出されている。具体的には、上述した引き出し線は、電気特性測定用電極の中央部分から引き出すことが望ましい。
【０００８】
電気特性測定用電極と厚膜導体との間の引き出し線を電極形成領域の内部、具体的には電気特性測定用電極の中央部分から引き出すことにより、この引き出し線の長さを長くすることができ、電極端部から腐食が進行した場合であっても、この腐食が進行して厚膜導体に至るまでの時間を長くすることができ、寿命の向上が可能となる。また、引き出し線を電極内部あるいは中央部分から引き出すことにより、引き出し線を挟んだ両側に電極の一部を配置することができるため、電気特性測定に用いられる検査用ピンの位置がずれた場合であっても、これら両側に配置された電極に検査用ピンを接触させることが可能になり、接触不良による検査不良の発生を低減することができる。
【０００９】
また、上述した電極形成領域は、四角形形状を有しており、引き出し線は、四角形形状の一辺と交差し、引き出し線の長手方向と垂直な両側には、電気特性測定用電極が配置されていることが望ましい。これにより、引き出し線の両側に確実に電気特性測定用電極の一部を配置することが可能になり、接触不良による検査不良の発生をさらに確実に低減することができる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明を適用した一実施形態の厚膜混成回路装置について、図面を参照しながら詳細に説明する。図１は、一実施形態の厚膜混成回路装置の断面図である。図１に示す厚膜混成回路装置１は、絶縁基板２、厚膜導体３、厚膜抵抗４、厚膜保護ガラス５、半田６、電気特性測定用電極７、ＩＣチップ８、チップコンデンサ９を含んで構成されている。
【００１１】
この厚膜混成回路装置１では、セラミックスなどの絶縁基板２上に厚膜導体３、厚膜抵抗４、厚膜保護ガラス５を印刷によって形成した後に、ＩＣチップ８やチップコンデンサ９等の個別電気部品を半田６により固着接続している。半田６を形成する方法としては、クリーム状の半田６を印刷によって所定位置に形成する方法や、溶融した半田槽に漬ける方法（半田ディップ法）などがある。このようにして形成された半田６の表面にＩＣチップ８、チップコンデンサ９を搭載した後、リフロー方式により半田６を溶解させることにより、これらの個別電気部品の固着接続が行われる。
【００１２】
次に、電気特性測定用電極７の周辺構造について説明する。図２は、電気特性測定用電極７周辺の部分的な平面図である。図３は、図２のＩＩＩ−ＩＩＩ線断面図である。なお、図２のＶＩＩ−ＶＩＩ線断面の形状は図７に示したものと同じである。
【００１３】
本実施形態の電気特性測定用電極７は、ａｂｃｄで区画される四角形形状の電極形成領域に形成されており、この四角形形状の一辺の中央部において凹んだ形状を有している。この電気特性測定用電極７は、同形状の厚膜導体３を形成した後にその表面に半田を搭載することで（半田を搭載する方法は半田６と同じであり、印刷や半田ディップ法等を用いることができる）形成されている。
【００１４】
また、厚膜導体３は、厚膜抵抗４やＩＣチップ８、チップコンデンサ９あるいはその他の個別電気部品の間を相互に接続する配線であり、この厚膜導体３と電気特性測定用電極７との間の電気的な接続は、引き出し線７ａを介して行われる。この引き出し線７ａ自体は、厚膜導体３を部分的に分岐することで形成されており、引き出し線７ａを含む厚膜導体３の全体が厚膜保護ガラス５によって覆われている。
【００１５】
引き出し線７ａは、ａｂｃｄで区画される四角形形状の電極形成領域の内部から、具体的には、電気特性測定用電極７の中央部分から引き出されている。換言すると、引き出し線７ａは、四角形形状の電極形成領域の一辺ａｂと交差するように形成されており、この引き出し線７ａの長手方向（図２では上下の方向）と垂直な両側には、電気特性測定用電極７の一部が配置されている。
【００１６】
図４は、電気特性測定用電極７に対する検査用ピンの位置ずれを説明するための図である。図５は、図４に示すＶ−Ｖ線断面図であり、図３に示す断面形状と同じであって検査用ピンが追加された状態が示されている。
【００１７】
検査用ピン１００は、厚膜混成回路装置１の各部の抵抗値、回路特性値、回路動作状態等を測定するためのものであり、円形の表面に多数の接触用突起が形成されている。この検査用ピン１００は、電気特性測定用電極７の中央近傍に接触させることが好ましいが、実際の接触位置はこの中央近傍からずれることもある。図４に示すＡ、Ｂ、Ｃ、Ｄのそれぞれは、検査用ピン１００の位置が、電気特性測定用電極７の中央近傍からもっともずれた場合を示している。
【００１８】
本実施形態では、電気特性測定用電極７と厚膜導体３との間の引き出し線７ａを電極形成領域の内部、具体的には電気特性測定用電極７の中央部分から引き出すことにより、引き出し線７ａを挟んだ両側に電気特性測定用電極７の一部を配置することができるため、電気特性測定に用いられる検査用ピン１００の位置がＡあるいはＢで示される位置にずれた場合であっても、これら両側に配置された電気特性測定用電極７の一部に検査用ピン１００を接触させることが可能になり、接触不良による検査不良の発生を低減することができる。しかも、引き出し線７ａの長さを長くすることができ、電極端部から腐食が進行した場合であっても、この腐食が進行して厚膜導体３に至るまでの時間を長くすることができ、寿命の向上が可能となる。
【００１９】
なお、本発明は上記実施形態に限定されるものではなく、本発明の要旨の範囲内において種々の変形実施が可能である。上述した実施形態では、四角形形状の電極形成領域に電気特性測定用電極７を形成したが、電極形成領域の形状は四角形形状以外であってもよい。例えば、三角形形状や５角形以上の多角形形状、あるいは円や楕円形状等であってもよい。これらの場合であっても、電極形成領域の内部（電気特性測定用電極の中央部分）から引き出し線を引き出せばよい。
【００２０】
また、上述した実施形態では、電極形成領域に厚膜導体を形成し、その表面に半田を搭載することで電気特性測定用電極７を形成したが、電気特性測定用電極７に対応する厚膜導体の膜厚を厚くするなどの工夫をすることにより、表面に搭載された半田を省略するようにしてもよい。
【図面の簡単な説明】
【００２１】
【図１】一実施形態の厚膜混成回路装置の断面図である。
【図２】電気特性測定用電極周辺の部分的な平面図である。
【図３】図２のＩＩＩ−ＩＩＩ線断面図である。
【図４】電気特性測定用電極に対する検査用ピンの位置ずれを説明するための図である。
【図５】図４に示すＶ−Ｖ線断面図である。
【図６】電気特性測定用電極が設けられた従来の厚膜混成回路の部分的な平面図である。
【図７】図６のＶＩＩ−ＶＩＩ線断面図である。
【図８】腐食の進行を示す図である。
【図９】引き出し線を長くするために電気特性測定用電極を変形した従来の厚膜混成回路の部分的な平面図である。
【図１０】検査用ピンの位置ずれが生じた場合の接触状態を示す図である。
【図１１】図１０のＸＩ−ＸＩ線断面図である。
【符号の説明】
【００２２】
１  厚膜混成回路装置
２  絶縁基板
３  厚膜導体
４  厚膜抵抗
５  厚膜保護ガラス
６  半田
７  電気特性測定用電極
７ａ  引き出し線
８  ＩＣチップ
９  チップコンデンサ
１００  検査用ピン
【図１】
2008182080.tif 000003
【図２】
2008182080.tif 000004
【図３】
2008182080.tif 000005
【図４】
2008182080.tif 000006
【図５】
2008182080.tif 000007
【図６】
2008182080.tif 000008
【図７】
2008182080.tif 000009
【図８】
2008182080.tif 000010
【図９】
2008182080.tif 000011
【図１０】
2008182080.tif 000012
【図１１】
2008182080.tif 000013