(57)【要約】      （修正有）【課題】低温形成が可能であり、かつ優秀な電気的特性を有する、金属酸化物及び金属イオンドーパントを含めた抵抗層を備えた抵抗メモリ素子及びその製造方法を提供する。【解決手段】抵抗メモリ素子は、下部電極２１上に金属酸化物及び金属イオンドーパントを含めた抵抗層２２と、上部電極２３が順次に形成されており、下部電極２１及び上部電極２３は、通常的に半導体素子に使われる電極物質を使用でき、抵抗層２２は、金属酸化物及び金属イオンドーパントを含む。金属酸化物の例としては、Ｎｉ酸化物、Ｔｉ酸化物、Ｈｆ酸化物、Ｚｒ酸化物、Ｚｎ酸化物、Ｗ酸化物、Ｃｏ酸化物またはＮｂ酸化物などがあり、金属イオンドーパントは、遷移金属イオンでありうる。金属イオンドーパントは、抵抗層２２中の金属酸化物の金属位置に置換されて酸素と結合できるため、低温で形成されても優秀な電気的特性を有することができる。【選択図】図２Ａ
2008166768.tif 000002
【特許請求の範囲】
【請求項１】
下部電極と、
前記下部電極上に備えられ、金属酸化物及び金属イオンドーパントを含めた抵抗層と、
前記抵抗層の上部の上部電極と、を備えることを特徴とする抵抗メモリ素子。
【請求項２】
前記抵抗層中の金属酸化物は、Ｎｉ酸化物、Ｔｉ酸化物、Ｈｆ酸化物、Ｚｒ酸化物、Ｚｎ酸化物、Ｗ酸化物、Ｃｏ酸化物及びＮｂ酸化物からなる群から選択された一つ以上の酸化物であることを特徴とする請求項１に記載の抵抗メモリ素子。
【請求項３】
前記抵抗層中の金属酸化物は、ＮｉＯであることを特徴とする請求項１に記載の抵抗メモリ素子。
【請求項４】
前記抵抗層中の金属イオンドーパントは、遷移金属イオンであることを特徴とする請求項１に記載の抵抗メモリ素子。
【請求項５】
前記抵抗層中の金属イオンドーパントは、Ｎｉイオン、Ｔｉイオン、Ｈｆイオン、Ｚｒイオン、Ｚｎイオン、Ｗイオン、Ｃｏイオン及びＮｂイオンからなる群から選択された一つ以上のイオンであることを特徴とする請求項１に記載の抵抗メモリ素子。
【請求項６】
前記抵抗層中の金属イオンドーパントは、Ｔｉイオンであることを特徴とする請求項１に記載の抵抗メモリ素子。
【請求項７】
前記抵抗層中の金属イオンドーパントは、前記金属酸化物の金属位置に置換されて酸素と結合したことを特徴とする請求項１に記載の抵抗メモリ素子。
【請求項８】
前記抵抗層中の金属イオンドーパントの含量は、０．０００１ｗｔ％ないし５ｗｔ％であることを特徴とする請求項１に記載の抵抗メモリ素子。
【請求項９】
前記抵抗層のうち、金属酸化物がＮｉＯであり、金属イオンドーパントがＴｉイオンであることを特徴とする請求項１に記載の抵抗メモリ素子。
【請求項１０】
（イ）下部電極を形成する工程と、
（ロ）前記下部電極上に金属酸化物及び金属イオンドーパントを含めた抵抗層を形成する工程と、
（ハ）前記抵抗層上に上部電極を形成する工程と、を含むことを特徴とする抵抗メモリ素子の製造方法。
【請求項１１】
前記抵抗層の形成工程を常温ないし２００℃で行うことを特徴とする請求項１０に記載の抵抗メモリ素子の製造方法。
【請求項１２】
前記抵抗層の形成工程を常温で行うことを特徴とする請求項１０に記載の抵抗メモリ素子の製造方法。
【請求項１３】
前記抵抗層中の金属酸化物は、Ｎｉ酸化物、Ｔｉ酸化物、Ｈｆ酸化物、Ｚｒ酸化物、Ｚｎ酸化物、Ｗ酸化物、Ｃｏ酸化物及びＮｂ酸化物からなる群から選択された一つ以上の酸化物であることを特徴とする請求項１０に記載の抵抗メモリ素子の製造方法。
【請求項１４】
前記金属イオンドーパントは、Ｎｉイオン、Ｔｉイオン、Ｈｆイオン、Ｚｒイオン、Ｚｎイオン、Ｗイオン、Ｃｏイオン及びＮｂイオンからなる群から選択された一つ以上のイオンであることを特徴とする請求項１０に記載の抵抗メモリ素子の製造方法。
【請求項１５】
前記抵抗層中の金属イオンドーパントは、前記金属酸化物中の金属位置に置換されて酸素と結合したことを特徴とする請求項１０に記載の抵抗メモリ素子の製造方法。
【請求項１６】
前記抵抗層の形成工程を、前記金属イオンドーパントがドーピングされた金属ターゲットを利用した蒸着法により行うことを特徴とする請求項１０に記載の抵抗メモリ素子の製造方法。
【請求項１７】
前記抵抗層の形成工程を、二つ以上の金属ターゲットを利用した蒸着法により行うことを特徴とする請求項１０に記載の抵抗メモリ素子の製造方法。
【請求項１８】
前記抵抗層の形成工程を、スパッタリング法、化学気相蒸着法、プラズマ気相蒸着法または原子層蒸着法を利用して行うことを特徴とする請求項１０に記載の抵抗メモリ素子の製造方法。
【請求項１９】
前記抵抗層の形成工程を、ＴｉイオンがドーピングされたＮｉターゲットを利用した蒸着法により行うことを特徴とする請求項１０に記載の抵抗メモリ素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、抵抗メモリ素子及びその製造方法に係り、特に金属酸化物及び金属イオンドーパントを含めた抵抗層を備えた抵抗メモリ素子及びその製造方法に関する。前記抵抗メモリ素子の抵抗層は、低温形成が可能であり、かつ優秀な電気的特性を有するので、かかる抵抗層を備えた抵抗メモリ素子は、その製造コストが低く、かつ信頼性を有しうる。
【背景技術】
【０００２】
一般的に、半導体メモリアレイ構造は、回路的に連結された多くのメモリセルを備える。代表的な半導体メモリであるＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）の場合、単位メモリセルは、一つのスイッチと一つのキャパシタとで構成されることが一般的である。ＤＲＡＭは、集積度が高く、動作速度が速いという利点がある。しかし、電源の供給が中断された後には、保存されたデータがいずれも消失されるという短所がある。
【０００３】
電源の供給が中断された後にも、データが消失されずに保存される不揮発性メモリ素子の代表的な例がフラッシュメモリである。フラッシュメモリは、揮発性メモリと異なり、不揮発性の特性を有しているが、ＤＲＡＭに比べて集積度が低く、動作速度が遅いという短所がある。
【０００４】
現在、多くの研究が進められている不揮発性メモリ素子として、ＭＲＡＭ（Ｍａｇｎｅｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＦＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）及びＰＲＡＭ（Ｐｈａｓｅ−ｃｈａｎｇｅ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）などがある。
【０００５】
ＭＲＡＭは、トンネル接合での磁化方向の変化を利用してデータを保存する方式であり、ＦＲＡＭは、強誘電体の分極特性を利用してデータを保存する方式である。それらは、それぞれの長短所を有しているが、基本的には、前述したように集積度が高く、高速の動作特性を有し、低電力で駆動可能であり、データリテンション特性の良好な方向に研究が開発されている。
【０００６】
ＰＲＡＭは、特定の物質の相変化による抵抗値の変化を利用してデータを保存する方式を利用したものであって、一つの抵抗体と一つのスイッチ（トランジスタ）とを備えた構造を有している。ＰＲＡＭの製造時、従来のＤＲＡＭ工程を利用する場合にはエッチングしがたく、エッチングする場合であっても長時間を要する。したがって、生産性が低くなり製品コストが上昇して、競争力を低下させるという短所がある。
【０００７】
かかる不揮発性メモリ素子の一つの種類として、抵抗メモリ素子、すなわちＲＲＡＭ（Ｒｅｓｉｓｔａｎｃｅ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）は、主に遷移金属酸化物の抵抗変化特性、すなわち電圧によって抵抗値が変わる特性を利用したものである。かかる抵抗メモリ素子は、例えば特許文献１に開示されている。
【０００８】
抵抗メモリ素子に備えられた抵抗層をなす物質として、例えばＮｉＯが利用される。ＮｉＯ層は、蒸着温度によって電圧−電流特性が異なるが、これは、図１Ａから確認できる。図１Ａにおいて、常温でスパッタリング法を利用して蒸着されたＮｉＯ層をサンプル１といい、高温で（約３５０℃）スパッタリング法を利用して蒸着されたＮｉＯ層をサンプル２というとき、常温で蒸着されたサンプル１の電圧−電流グラフによれば、サンプル１は、抵抗変化特性を有さないということが分かる。一方、高温で蒸着されたサンプル２の電圧−電流グラフによれば、サンプル２は、抵抗変化特性を有するということが分かる。これは、０．０Ｖないし２．０Ｖの範囲中でサンプル２の抵抗変化特性をさらに具体的に示した図１Ｂからも確認できる。
【０００９】
すなわち、蒸着温度の低いサンプル１は、抵抗変化特性がなくて抵抗メモリ素子として使用するのに適していない。しかし、低温蒸着工程は、素子の製造コストを低減するか、またはプラスチック材のようなフレキシブル基板を使用するために必須のものであるので、低温蒸着工程を利用して形成でき、かつ抵抗メモリ素子で要求される優秀な抵抗変化特性を有する抵抗層の開発が切実である。
【特許文献１】韓国公開特許２００６−００４０５１７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明の目的は、製造コストの低減及びフレキシブル素子の具現のために、低温蒸着工程を利用して形成でき、かつ優秀な電気的特性を有する抵抗層を備えた抵抗メモリ素子及びその製造方法を提供するところにある。
【課題を解決するための手段】
【００１１】
前記目的を達成するために、本発明では、下部電極と、前記下部電極上に備えられて金属酸化物及び金属イオンドーパントを含めた抵抗層と、前記抵抗層の上部の上部電極と、を備えた抵抗メモリ素子を提供する。
【００１２】
本発明において、前記抵抗層中の金属酸化物は、Ｎｉ酸化物、Ｔｉ酸化物、Ｈｆ酸化物、Ｚｒ酸化物、Ｚｎ酸化物、Ｗ酸化物、Ｃｏ酸化物及びＮｂ酸化物からなる群から選択された一つ以上の酸化物である。
【００１３】
本発明において、前記抵抗層中の金属イオンドーパントは、遷移金属イオンである。
【００１４】
本発明において、前記抵抗層中の金属イオンドーパントは、前記金属酸化物の金属位置に置換されて酸素と結合する。
【００１５】
本発明において、前記抵抗層中の金属イオンドーパントの含量は、０．０００１ｗｔ％ないし５ｗｔ％である。
【００１６】
前記目的を達成するために、本発明は、（イ）下部電極を形成する工程と、（ロ）前記下部電極上に金属酸化物及び金属イオンドーパントを含めた抵抗層を形成する工程と、（ハ）前記抵抗層上に上部電極を形成する工程と、を含む抵抗メモリ素子の製造方法を提供する。
【００１７】
このとき、前記抵抗層の形成工程を常温（約２５℃）ないし２００℃のような低温で行う。
【発明の効果】
【００１８】
本発明による抵抗メモリ素子の抵抗層は、低温（常温ないし約２００℃）で蒸着可能であり、かつ優秀な抵抗変化特性を有する。したがって、本発明による抵抗メモリ素子は、製造コストが低く、フレキシブル素子として具現が可能であり、かつ信頼性を有することができる。
【発明を実施するための最良の形態】
【００１９】
以下、添付された図面を参照して、本発明の実施形態による抵抗メモリ素子及びその製造方法について詳細に説明する。ここで、図面に示したそれぞれの層または領域の厚さ及び幅は、説明のために誇張されて示したものであることを銘記せねばならない。
【００２０】
図２Ａは、本発明による抵抗メモリ素子の一具現例を概略的に示す断面図である。
【００２１】
図２Ａに示すように、下部電極２１上に金属酸化物及び金属イオンドーパントを含めた抵抗層２２が形成されており、抵抗層２２上には、上部電極２３が順次に形成されている。
【００２２】
下部電極２１及び上部電極２３は、通常的に半導体素子に使われる電極物質を使用でき、例えばＡｌ，Ｈｆ，Ｚｒ，Ｚｎ，Ｗ，Ｃｏ，Ａｕ，Ｐｔ，Ｒｕ，Ｉｒ，Ｔｉまたは伝導性金属酸化物などがあるが、これに限定されるものではない。
【００２３】
抵抗層２２は、金属酸化物及び金属イオンドーパントを含む。
【００２４】
前記金属酸化物の例としては、Ｎｉ酸化物、Ｔｉ酸化物、Ｈｆ酸化物、Ｚｒ酸化物、Ｚｎ酸化物、Ｗ酸化物、Ｃｏ酸化物またはＮｂ酸化物などがあり、具体的にＮｉＯ，ＴｉＯ２，ＨｆＯ，ＺｒＯ，ＺｎＯ，ＷＯ３，ＣｏＯまたはＮｂ２Ｏ５などが挙げられるが、これに限定されるものではない。そのうち、二つ以上の組み合わせを含むことも可能である。
【００２５】
前記金属イオンドーパントは、遷移金属イオンでありうる。例えば、Ｎｉイオン、Ｔｉイオン、Ｈｆイオン、Ｚｒイオン、Ｚｎイオン、Ｗイオン、Ｃｏイオン及びＮｂイオンからなる群から選択された一つ以上である。さらに具体的に、Ｎｉ＋２イオン、Ｔｉ＋４イオン、Ｈｆ＋３イオン、Ｚｒ＋３イオン、Ｚｎ＋３イオン、Ｗ＋３イオン、Ｃｏ＋２イオン及びＮｂ＋２イオンからなる群から選択された一つ以上である。
【００２６】
前記金属イオンドーパントは、前記抵抗層２２中の金属酸化物の金属位置に置換されて酸素と結合できる。例えば、前記抵抗層２２のうち、金属酸化物がＮｉＯであり、金属イオンドーパントがＴｉイオンである場合、Ｔｉイオンは、ＮｉＯのＮｉ位置に置換されて剰余電子を残すことによって、ＮｉＯのホールを相殺させる。したがって、前記抵抗層２２は、低温（例えば、常温ないし約２００℃の温度の範囲）で形成されても優秀な電気的特性を有することができる。
【００２７】
前記抵抗層２２が低温で形成されても優秀な電気的特性を有するために、前記抵抗層２２中の金属イオンドーパントの含量は、０．０００１ｗｔ％ないし５ｗｔ％、望ましくは、０．００１ｗｔ％ないし１ｗｔ％である。
【００２８】
本発明による抵抗メモリ素子は、トランジスタまたはダイオードのようなスイッチ構造と連結された１Ｓ（ｓｗｉｔｃｈ）−１Ｒ（Ｒｅｓｉｓｔａｎｃｅ）形態に駆動できる。
【００２９】
図２Ｂは、本発明による抵抗メモリ素子の一具現例がトランジスタ構造と連結された１Ｔ（ｔｒａｎｓｉｓｔｏｒ）−１Ｒ（ｒｅｓｉｓｔａｎｃｅ）構造を示す断面図である。
【００３０】
図２Ｂに示すように、第１不純物領域２０２と第２不純物領域２０３とが形成された基板２０１上には、第１不純物領域２０２及び第２不純物領域２０３と接触するゲート構造体が形成されている。ゲート構造体は、ゲート絶縁層２０４及びゲート電極層２０５を備える。そして、基板２０１及びゲート構造体上には、層間絶縁膜２０６が形成されており、第１不純物領域２０２または第２不純物領域２０３上の層間絶縁膜２０６を貫通してコンタクトプラグ２０７が形成されている。コンタクトプラグ２０７上には、本発明による抵抗メモリ素子の一具現例が形成されている。前記抵抗メモリ素子の下部電極２１、抵抗層２２及び上部電極２３についての詳細な説明は、前述したものを参照する。トランジスタ構造体以外にｐ型半導体層とｎ型半導体層とで形成されたダイオード構造体が連結されうることは、前述した通りである。
【００３１】
本発明による抵抗メモリ素子の製造方法の一具現例は、下部電極を形成する工程、前記下部電極上に金属酸化物及び金属イオンドーパントを含めた抵抗層を形成する工程、及び前記抵抗層上に上部電極を形成する工程を含む。
【００３２】
このとき、前記抵抗層の形成工程は、低温、例えば常温（約２５℃）ないし約２００℃で行える。前述した図１Ａにおいて、サンプル１は、常温で蒸着されたＮｉＯ層であるが、満足すべき抵抗変化維持特性を有さなかった。しかし、本発明による抵抗メモリ素子中の抵抗層は、金属酸化物及び金属イオンドーパントを含むので、前述したような範囲の低温で蒸着しても優秀な抵抗変化特性を有する。これは、後述する実施例からさらに詳細に確認できる。したがって、本発明による抵抗メモリ素子は、その製造コストが低く、プラスチック材のようなフレキシブル基板の上部にも形成される。
【００３３】
前記抵抗層中の金属酸化物及び金属イオンドーパントについての詳細な説明は、前述したものを参照する。
【００３４】
前記抵抗層の形成工程は、前記金属イオンドーパントがドーピングされた金属ターゲットを利用した蒸着法を利用して行える。前記金属イオンドーパントは、例えばＮｉイオン、Ｔｉイオン、Ｈｆイオン、Ｚｒイオン、Ｚｎイオン、Ｗイオン、Ｃｏイオン及びＮｂイオンからなる群から選択された一つ以上である。さらに具体的に、Ｎｉ＋２イオン、Ｔｉ＋４イオン、Ｈｆ＋３イオン、Ｚｒ＋３イオン、Ｚｎ＋３イオン、Ｗ＋３イオン、Ｃｏ＋２イオン及びＮｂ＋２イオンからなる群から選択された一つ以上である。
【００３５】
このとき、金属イオンドーパントのドーピング含量は、蒸着後に形成される抵抗層に含まれる金属イオンドーパントの含量を考慮して０．０００１ｗｔ％ないし５ｗｔ％、望ましくは、０．００１ｗｔ％ないし１ｗｔ％の範囲内で選択される。
【００３６】
これと別途に、前記抵抗層の形成工程は、二つ以上の金属ターゲットを利用した蒸着法を利用して行える。例えば、Ｎｉターゲット、Ｔｉターゲット、Ｈｆターゲット、Ｚｒターゲット、Ｚｎターゲット、Ｗターゲット、Ｃｏターゲット及びＮｂターゲットのうち一つ以上を利用した蒸着法を利用できる。
【００３７】
前記抵抗層の形成工程は、公知の多様な蒸着法を利用できるが、例えばスパッタリング法、化学気相蒸着法（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）、プラズマ気相蒸着法（Ｐｌａｓｍａ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ：ＰＶＤ）、原子層蒸着法（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ：ＡＬＤ）などを利用できる。
【００３８】
以下、本発明を実施例によりさらに詳細に説明するが、本発明は、下記実施例により制限されるものではない。
【実施例】
【００３９】
〔実施例１：０．０５ｗｔ％のＴｉイオンを含めたＮｉＯ層を備えた抵抗メモリ素子〕
基板の上部にＰｔ電極を５０ｎｍ厚さに形成した後、前記Ｐｔ電極の上部に０．０５ｗｔ％のＴｉイオンがドーピングされたＮｉターゲットを利用したリアクティブスパッタリング法（Ｏ２分圧：１０モル％、スパッタリング温度：常温（約２５℃））により、０．０５ｗｔ％のＴｉイオンを含めたＮｉＯ層（厚さは５００Åであり、サイズは１００μｍ×１００μｍである）を形成した。次いで、前記０．０５ｗｔ％のＴｉイオンを含有したＮｉＯ層の上部にＰｔ電極を形成することによって、抵抗メモリ素子を完成した。
【００４０】
〔実施例２：０．１ｗｔ％のＴｉイオンを含めたＮｉＯ層を備えた抵抗メモリ素子〕
０．０５ｗｔ％のＴｉイオンがドーピングされたＮｉターゲットの代わりに、０．１ｗｔ％のＴｉイオンがドーピングされたＮｉターゲットを利用して０．１ｗｔ％のＴｉイオンを含めたＮｉＯ層を形成した点を除いては、前記実施例１と同じ方法で抵抗メモリ素子を完成した。
【００４１】
〔比較例１〕
０．０５ｗｔ％のＴｉイオンがドーピングされたＮｉターゲットの代わりに、純粋なＮｉターゲットを利用し、スパッタリング温度を約４００℃に変化させてＮｉＯ層を形成した点を除いては、前記実施例１と同じ方法で抵抗メモリ素子を完成した。
【００４２】
〔評価例１〕
前記実施例２から得た０．１ｗｔ％のＴｉイオンを含めたＮｉＯ層（常温蒸着）を備えた抵抗メモリ素子と、比較例１から得た純粋なＮｉＯ層（約４００℃の高温蒸着）を備えた抵抗メモリ素子とのＸＲＤデータを図３に示した。このとき、比較のために、常温で蒸着された純粋なＮｉＯ層を備えた抵抗メモリ素子のＸＲＤデータ（ＮｉＯ，Ｒ．Ｔ．で表示されたデータ）も図３に共に示した。
【００４３】
図３において、常温で蒸着された純粋なＮｉＯ層を備えた抵抗メモリ素子のＸＲＤデータから、ＮｉＯ（２００）方向の強度が非常に低く、抵抗変化特性を示さないということが分かる。一方、４００℃で蒸着された純粋なＮｉＯ層を備えた抵抗メモリ素子（比較例１）のＸＲＤデータから、ＮｉＯ（２００）方向で相対的に強度が高く、抵抗変化特性を有するということが分かる。
【００４４】
一方、０．１ｗｔ％のＴｉイオンを含めたＮｉＯ層を備えた抵抗メモリ素子（実施例２）のＸＲＤピーク態様（ＮｉＯ（２００）方向）は、抵抗変化特性を表す４００℃で蒸着された純粋なＮｉＯ層を備えた抵抗メモリ素子（比較例１）のＸＲＤピーク模様と類似しているということを確認できる。これにより、抵抗層として０．１ｗｔ％のＴｉイオンを含めたＮｉＯ層を備えた実施例２の抵抗メモリ素子は、前記抵抗層が常温で蒸着されたものにもかかわらず、ＮｉＯ（２００）ピークの強度が相対的に高いということを確認できるので、優秀な抵抗変化特性を有するということが分かる。
【００４５】
〔評価例２〕
前記実施例１、２及び比較例１の抵抗メモリ素子の電圧−電流特性を測定した結果を図４に示した。
【００４６】
図４から、本発明による実施例１及び２の抵抗メモリ素子の電圧−電流特性が、比較例１の抵抗メモリ素子の電圧−電流特性より抵抗値が大きいということが分かる。特に、実施例２の抵抗メモリ素子の抵抗変化特性を図５に示したが、図５から、実施例２の抵抗メモリ素子の抵抗層は、常温で蒸着されても優秀な抵抗変化特性を有するということが分かる。
【００４７】
以上、本発明の記載された具体例について詳細に説明されたが、本発明の技術的思想範囲内で多様な変形及び修正が可能であることは当業者にとって明白なものであり、かかる変形及び修正が特許請求の範囲に属することは当然なものである。
【産業上の利用可能性】
【００４８】
本発明は、抵抗メモリ素子関連の技術分野に適用可能である。
【図面の簡単な説明】
【００４９】
【図１Ａ】常温で蒸着させて得たＮｉＯ層（サンプル１）及び高温で蒸着させて得たＮｉＯ層（サンプル２）の電圧−電流特性をそれぞれ示す図面である。
【図１Ｂ】図１Ａのサンプル２の抵抗変化特性を示す図面である。
【図２Ａ】本発明による抵抗メモリ素子の一具現例を示す図面である。
【図２Ｂ】本発明による抵抗メモリ素子の一具現例をトランジスタ構造体上に形成させたメモリ素子の構造を示す図面である。
【図３】本発明による抵抗メモリ素子の一実施例及び従来の抵抗メモリ素子のＸＲＤデータを示す図面である。
【図４】本発明による抵抗メモリ素子の一実施例及び従来の抵抗メモリ素子の一実施例の電圧−電流特性を示す図面である。
【図５】本発明による抵抗メモリ素子の一実施例の抵抗変化特性を示す図面である。
【符号の説明】
【００５０】
２１  下部電極
２２  抵抗層
２３  上部電極
【図１Ａ】
2008166768.tif 000003
【図１Ｂ】
2008166768.tif 000004
【図２Ａ】
2008166768.tif 000005
【図２Ｂ】
2008166768.tif 000006
【図３】
2008166768.tif 000007
【図４】
2008166768.tif 000008
【図５】
2008166768.tif 000009