(57)【要約】【課題】キャパシタ間距離が十分に得られない条件であっても、キャパシタ間のショートを防止し、十分に孔径が拡大できるキャパシタの製造方法を提供する。【解決手段】シリンダ型キャパシタ構造を有する半導体装置の製造方法であって、半導体基板上に犠牲膜(104)を形成する工程、犠牲膜をシリンダ形状にエッチング（104’）し、犠牲膜間に間隙(106)を設ける工程、前記犠牲膜間の間隙にシリンダ絶縁膜(107)を埋め込み形成する工程、前記犠牲膜を選択的に除去し、シリンダ孔(108)を形成する工程、前記シリンダ孔の内壁及び底部に下部電極を形成する工程、全面に容量絶縁膜を形成する工程、及び全面に上部電極を形成する工程を有する半導体装置の製造方法。【選択図】図１
2008210849.tif 000002
【特許請求の範囲】
【請求項１】
シリンダ型キャパシタ構造を有する半導体装置の製造方法であって、
半導体基板上に犠牲膜を形成する工程、
犠牲膜をシリンダ形状にエッチングし、犠牲膜間に間隙を設ける工程、
前記犠牲膜間の間隙にシリンダ絶縁膜を埋め込み形成する工程、
前記犠牲膜を選択的に除去し、シリンダ孔を形成する工程、
前記シリンダ孔の内壁及び底部に下部電極を形成する工程、
全面に容量絶縁膜を形成する工程、及び
全面に上部電極を形成する工程
を有する半導体装置の製造方法。
【請求項２】
前記犠牲膜のエッチングは、犠牲膜上にハードマスクを形成し、ハードマスクに所定の開孔を形成した後、該ハードマスクをマスクに実施される請求項１に記載の半導体装置の製造方法。
【請求項３】
前記ハードマスクに所定の開孔を形成した後、該ハードマスクの側壁に側壁窒化膜を形成し、ハードマスク及び側壁窒化膜をマスクに前記犠牲膜のエッチングを行う請求項２に記載の半導体装置の製造方法。
【請求項４】
前記犠牲膜がシリコン酸化膜であり、埋め込み形成されるシリンダ絶縁膜がシリコン窒化膜である請求項１乃至３のいずれかに記載の半導体装置の製造方法。
【請求項５】
前記犠牲膜がポリシリコン膜であり、埋め込み形成されるシリンダ絶縁膜がシリコン酸化膜である請求項１乃至３のいずれかに記載の半導体装置の製造方法。
【請求項６】
前記シリンダ型キャパシタは、下部電極及び上部電極を共に金属材料で構成したＭＩＭ容量である請求項１乃至５のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法に関し、詳しくは、ＤＲＡＭ等のメモリ素子のシリンダ型キャパシタの構造の製造方法に関する。
【背景技術】
【０００２】
近年、半導体装置の大容量化、微細化が加速度的に進展しており、特にＤＲＡＭ（Dynamic Random Access Memory）においては、最小加工寸法を７０ｎｍ以下とするギガビット級のメモリが製品化されつつある。
【０００３】
ＤＲＡＭの主要構成要素であるキャパシタでは、素子の微細化に拘わらず、α線ソフトエラー等の外的雑音によるメモリの誤動作を防ぐためには所定の容量を確保する必要がある。キャパシタ容量（Ｃ）は、下記式（１）で表される。
【０００４】
Ｃ＝εＳ／ｄ  ・・・  （１）
（εは容量絶縁膜の誘電率、Ｓは電極面積、ｄは容量絶縁膜の厚さを示す）
【０００５】
微細化に伴い、キャパシタ面積の確保が困難になりつつある。したがって、電極面積の縮小に対して所定の容量（Ｃ）を確保するためには、容量絶縁膜の誘電率εを上げる（高誘電率材料（High-K材料）の使用）、あるいは容量絶縁膜の厚さｄを減少させる必要がある。
【０００６】
微細化により電極面積がさらに縮小されると、これらの対策のみでは十分な容量の確保が困難となっている。
【０００７】
このような状況下において、電極を三次元的に形成し、十分な電極面積を確保することが実施されている。一つは、キャパシタを縦方向に延ばして電極面積の確保を図っている。このようなキャパシタは、上方向に積み上げるスタック型と下方向に掘り下げるトレンチ型に大別されるが、現在はスタック型が主流となっている。スタック型の中でも、大容量、微細化に適した構造として円筒状に下部電極を形成するシリンダ型キャパシタが挙げられる。他方、下部電極表面に微細な凹凸を形成し、電極面積の確保を図ることが提案され、実用化されている。代表的には、下部電極をポリシリコンで形成し、ポリシリコン表面に薄くアモルファスシリコン膜を堆積し、ジシラン等を原料に低温ＣＶＤ法によりＳｉ粒を成長させるＨＳＧ（Hemi Spherical Grain）技術が挙げられる。現在では、シリンダ型キャパシタの下部電極にＨＳＧを形成して電極面積を確保している。
【０００８】
初期のシリンダ型キャパシタでは、絶縁膜に形成した細孔内に下部電極材料を成膜し、絶縁膜を除去した後、下部電極の円筒部分の内壁及び外壁にキャパシタ絶縁膜を設け、さらに上部電極を形成していた（いわゆる、王冠型（クラウン型）キャパシタ）。しかし、集積度が高まるに従い、絶縁膜を厚くし、細孔を深くしていくと、絶縁膜除去の際に、下部電極が浮き上がったり、倒れたりする問題が発生した。そこで、下部電極の外壁を取り囲む絶縁膜は除去せずに、内壁のみを利用してキャパシタを形成することが提案された。この結果、シリンダ型キャパシタはより深い細孔に下部電極を形成し、電極面積を確保する必要がある。
【０００９】
ギガビット級メモリでは、所定の領域により多くのシリンダ型キャパシタを林立させなければならず、所定孔径のキャパシタを形成しようとすると、隣接するキャパシタ間距離を十分に得ることが困難となる。細孔をさらに深く形成すればよいのであるが、高アスペクト比の細孔を形成することには限界があり、キャパシタ形成自体も困難となる。キャパシタ間距離が十分に得られない条件でこのように深い細孔を形成すると、エッチング時のボーイングにより、隣接する細孔の一部がつながってしまい、ショートする可能性がある。そのため、十分に孔径を拡大することができなかった。
【００１０】
また、ＨＳＧポリシリコンを下部電極とするキャパシタ（いわゆるＭＩＳ（Metal-Insulator-Semiconductor）型キャパシタ）では、容量膜として高誘電率の酸化タンタル（Ｔａ２Ｏ５）を使用すると、容量膜とポリシリコン層との界面に薄いシリコン酸化膜が形成され容量の低下を招きやすいため、下部電極はＨＳＧの形成できるポリシリコンとしても、上部電極には酸化膜の形成されない金属を用いている。下部電極も金属化したキャパシタ（いわゆるＭＩＭ（Metal-Insulator-Metal）型キャパシタ）が形成できれば、実効的な容量の増大を図ることは可能である。しかし、ＭＩＭ型キャパシタを用いてさえも、上述のように、シリンダ型キャパシタを形成するような微細構造の半導体装置では、シリンダ加工時のボーイングの発生によりシリンダ径の拡大を図ることが困難で、電極面積を確保できないことからメモリ動作マージンを向上させるキャパシタ容量が得られていないのが現状である。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明は、ボーイング形状を有しない、すなわち側壁が垂直なシリンダを形成することにより、キャパシタ間のショートを防止し、最大限、孔径を拡大できるキャパシタの製造方法を提供することにある。
【課題を解決するための手段】
【００１２】
本発明は、シリンダ型キャパシタ構造を有する半導体装置の製造方法であって、
半導体基板上に犠牲膜を形成する工程、
犠牲膜をシリンダ形状にエッチングし、犠牲膜間に間隙を設ける工程、
前記犠牲膜間の間隙にシリンダ絶縁膜を埋め込み形成する工程、
前記犠牲膜を除去し、シリンダ孔を形成する工程、
前記シリンダ孔の内壁及び底部に下部電極を形成する工程、
全面に容量絶縁膜を形成する工程、及び
全面に上部電極を形成する工程
を有する半導体装置の製造方法に関する。
【発明の効果】
【００１３】
本発明では、キャパシタ形成時の鋳型となるシリンダ絶縁膜に従来のように孔加工してシリンダ孔を形成するのではなく、シリンダ孔以外の領域の犠牲膜を先にエッチングしてシリンダ孔となるべき領域に犠牲膜の柱を形成している。シリンダ孔以外の領域は全て連続して繋がっており空間的拡がりが大きいため、犠牲膜のドライエッチングに寄与するプラズマ中のイオンが特定の箇所に集中して横方向エッチングを助長することがない。したがって、側壁が垂直な犠牲膜の柱を形成することができる。従来技術では、閉ざされた空間にシリンダ孔を形成するために、エッチングが進行して孔の深さが深くなるにつれて、孔内に供給されるイオンは、一定の確率で散乱するようになり、特定箇所を横方向にエッチングしてボーイング形状を発生させていたが、本発明ではボーイング形状を発生させない。一旦、柱状の犠牲膜を形成した後、残存する犠牲膜間にシリンダ絶縁膜を埋め込み形成し、柱状の犠牲膜を除去しているため、隣接するシリンダ間に確実に絶縁膜を介在させることが可能となる。柱状の犠牲膜を除去することによって形成されるシリンダ孔はボーイング形状を有せず、側壁が垂直となっているので、シリンダ間距離を限界まで縮めてもシリンダ間のショートを防止でき、十分に孔径を拡大したキャパシタを得ることができる。
【発明を実施するための最良の形態】
【００１４】
次に、本発明の実施形態について図面を参照して詳細に説明する。
【００１５】
＜第１の実施形態＞
図１は、本発明の第１の実施形態の製造方法を説明する工程断面図である。図１（ａ）に示すように、あらかじめシリンダ型キャパシタへとつながる容量コンタクト部１０２とキャパシタの下地となる層間絶縁膜１０１が成膜されている。容量コンタクト部１０２は不図示のセルトランジスタの不純物拡散領域（ソース領域）に接続されている。次に、図１（ｂ）に示すように、シリンダ−シリンダ間溝部のエッチングを停止させるためにストッパ窒化膜１０３を、例えば５０ｎｍ程度の膜厚に成膜する。続いて、シリンダーシリンダー間溝部を作成するために、犠牲膜１０４となるシリコン酸化膜をプラズマＣＶＤ法を用いて、３μｍ程度の膜厚に成膜する。本発明では、シリンダ孔の深さ、すなわち犠牲膜１０４の厚さは２．５μｍ以上必要である。２μｍ以下に設定すれば、ボーイングの問題は回避できるが、この場合、ＭＩＭ構造を採用してさえも、メモリ動作に必要なキャパシタ容量を得ることは困難となる。次に、シリンダ形成予定領域にレジストパターン１０５が残るようにパターニングを行う。ここでは、隣接するシリンダ形成予定領域の最小間隔をレジストの解像度限界（例えば、７０ｎｍ）程度にする。図１（ｃ）に示すように、レジストパターンをマスクにドライエッチング（エッチャントガス：Ａｒ＋Ｏ２＋Ｃ４Ｆ６）を行うと、シリンダ形状に対応する犠牲膜１０４’が残り、犠牲膜１０４’間に間隙１０６が形成される。犠牲膜１０４’の側壁は垂直に形成されている。残存するレジストを除去すると、図２の断面斜視図に示す構造が得られる。続いて、図１（ｄ）に示すように、この後の工程で成膜する容量膜以外の絶縁膜であって、犠牲膜１０４’の選択的な除去が可能となるシリンダ絶縁膜１０７、例えばシリコン窒化膜を前記間隙を埋めて成膜し、ＣＭＰ法あるいはエッチバック法により犠牲膜１０４’の表面を露出させる。シリコン窒化膜の形成には、ジクロロシラン（ＳｉＨ2Ｃｌ2）とアンモニア（ＮＨ3）を原料ガスとするＬＰ−ＣＶＤ（Low Pressure-Chemical Vapor Deposition）法により形成する。このシリコン窒化膜はステップカバレージが極めて良いので、前記間隙を完全に埋めることができる。図１（ｅ）に示すように犠牲膜１０４’のシリコン酸化膜を選択的に除去できるエッチング液（フッ酸含有溶液）でウェットエッチングする。続いて、犠牲膜１０４’の除去後に露出したストッパ窒化膜１０３をドライエッチングすることで、シリンダ孔１０８が形成される。シリンダ孔１０８の側壁は垂直に形成されている。この工程までの断面斜視図を図３に示す。図１（ｆ）に示すように下部電極１０９（金属、Ｔｉ＋ＴｉＮ等）を成膜し、エッチバックを行い、シリンダ孔１０８の中以外は取り除く。図１（ｇ）のように容量膜１１０（例えば、Ｔａ２Ｏ５、Ａｌ２Ｏ３、ＢＳＴ、ＳＴＯ等）をＡＬＤ（Atomic Layer Deposition）法を用いて成膜し、さらに上部電極１１１（金属、ＴｉＮ＋Ｗ等）をＣＶＤ法およびスパッタ法を用いて成膜し、図４に示すようにシリンダ型キャパシタが完成する。
【００１６】
本発明では、シリンダ孔以外の領域の犠牲膜を先にエッチングしてシリンダ孔となるべき領域に犠牲膜の柱を形成している。シリンダ孔以外の領域は全て連続して繋がっており空間的拡がりが大きいため、犠牲膜のドライエッチングに寄与するプラズマ中のイオンが特定の箇所に集中して横方向エッチングを助長することがない。したがって、側壁が垂直な犠牲膜の柱１０４’を形成することができる。その結果、側壁が垂直でボーイング形状を有しないシリンダ孔１０８を形成することができる。したがって、シリンダ間隔を狭めてもシリンダ−シリンダ間には確実にシリンダ絶縁膜１０７を介在させることができ、従来のようにシリンダ間隔を狭めることにより発生するショートの問題は発生しない。また、シリンダ間隔を限界まで狭めることが可能であるため、十分な電極面積の確保が可能となる。
【００１７】
＜第２の実施形態＞
上記第１の実施形態よりもシリンダ間隔を狭くする方法を、第２の実施形態として以下に示す。
【００１８】
図１（ｂ）に示したような犠牲膜１０４の形成までは第１の実施形態と同様に実施した後、犠牲膜１０４上にハードマスク２０１を５００〜８００ｎｍ程度の厚みに成膜する（図５（ａ））。ハードマスク２０１としては、従来公知のものが使用でき、例えば、アモルファスカーボン膜、非晶質シリコン膜などが挙げられる。フォトレジスト１０５をハードマスク２０１上にパターン形成し、それをマスクにハードマスク２０１のエッチングを行う。ハードマスク２０１のエッチングは下層の犠牲膜１０４とエッチング選択比の得られる条件で実施する。アモルファスカーボン膜の場合は酸素含有プラズマを、非晶質シリコン膜の場合は塩素含有プラズマを用いることができる。
【００１９】
次に、全面に窒化膜を１０ｎｍ程度の膜厚に成膜後、Ａｒ，Ｏ２，ＣＨＦ３ガス等を用いたドライエッチングによりエッチバックを行い、パターン化されたハードマスク２０１の側壁部分にサイドウォール窒化膜２０２を形成する（図５（ｂ））。
【００２０】
図５（ｃ）に示すように、サイドウォール窒化膜２０２ごしに犠牲膜１０４のドライエッチングを行い、犠牲膜間の最短距離が１００ｎｍ程度となるシリンダ形状の犠牲膜１０４’を成形する。図５（ｄ）に示すようにハードマスク２０１及びサイドウォール窒化膜２０２をウェットエッチング等により取り除く。後の製造方法は上記第１の実施形態と同様である。本実施形態のようにすることで、第１の実施形態よりもシリンダ間の間隔を狭め、シリンダ孔径の更なる拡大を図ることが可能となる。
【００２１】
＜第３の実施形態＞
上記第１及び第２の実施形態では、犠牲膜を酸化膜とし、シリンダ絶縁膜を窒化膜としているが、窒化膜は酸化膜と比較して膜ストレスが高く、厚膜化するとウエーハが反ることが懸念される。そこで、本実施形態では、犠牲膜としてポリシリコンを用い、埋め込まれるシリンダ絶縁膜を酸化膜とする方法を説明する。
【００２２】
まず、前記シリコン酸化膜に代えて、シリコン膜をＬＰ−ＣＶＤ等により犠牲膜として成膜する。その上にハードマスクとしてシリコン窒化膜やアモルファスカーボン膜などを形成し、このハードマスクを所定の形状に加工した後、ハードマスクをマスクとしてシリコン膜のエッチングを行い、図２に示したようなシリンダ形状を形成する。シリコン酸化膜を犠牲膜として用いる場合には、深くなるほどエッチングされにくくなるため、長時間を要するが、シリコン膜の場合は、深さの影響を受けにく、且つ垂直エッチングが可能なので生産性が向上する。
【００２３】
次に、シリコン酸化膜を例えばジクロロシランと一酸化二窒素（Ｎ2Ｏ）を原料ガスとするＬＰ−ＣＶＤ法などにより成膜し、シリンダ形状の犠牲膜の間隙を埋めて形成し、ポリシリコンの表面が露出するまでＣＭＰ法などにより平坦化する。その後、ウェットエッチングもしくはドライエッチングによりシリコン膜を除去することで、シリコン酸化膜にシリンダ孔が形成される。以後、同様にして下部電極、容量絶縁膜、上部電極を形成してキャパシタが完成する。
【図面の簡単な説明】
【００２４】
【図１】本発明の一実施形態になる製造方法を説明する工程断面図である。
【図２】図１（ｃ）の工程後の構造を説明する断面斜視図である。
【図３】図１（ｅ）の工程後の構造を説明する断面斜視図である。
【図４】図１に示す工程を経て形成されたキャパシタ構造の断面図である。
【図５】本発明の他の実施形態になる製造方法を説明する工程断面図である。
【符号の説明】
【００２５】
１０１  層間絶縁膜
１０２  容量コンタクト部
１０３  ストッパ窒化膜
１０４  犠牲膜
１０４’  シリンダ状犠牲膜
１０５  レジストパターン
１０６  シリンダ状犠牲膜間の間隙
１０７  シリンダ絶縁膜
１０８  シリンダ孔
１０９  下部電極
１１０  容量絶縁膜
１１１  上部電極
２０１  ハードマスク
２０２  サイドウォール窒化膜
【図１】
2008210849.tif 000003
【図２】
2008210849.tif 000004
【図３】
2008210849.tif 000005
【図４】
2008210849.tif 000006
【図５】
2008210849.tif 000007