【手続補正書】
【提出日】平成20年12月17日(2008.12.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
被試験デバイスを試験する試験装置であって、
前記被試験デバイスが出力する出力信号を受け取り、受け取った前記出力信号にジッタを印加したループ信号を、前記被試験デバイスの入力ピンに入力する確定ジッタ印加部を備える試験装置。
【請求項２】
前記被試験デバイスを載置するパフォーマンスボードと、
前記被試験デバイスを試験する試験信号を生成し、前記被試験デバイスが出力する出力信号に基づいて、前記被試験デバイスの良否を判定する本体部と、
前記本体部と前記パフォーマンスボードとの間に設けられ、前記本体部と前記被試験デバイスとの間で信号の授受を行うピンエレクトロニクスと
を更に備え、
前記確定ジッタ印加部は、前記ピンエレクトロニクスを介さずに前記出力信号を受け取り、受け取った前記出力信号に確定ジッタを印加したループ信号を、前記ピンエレクトロニクスを介さずに、前記被試験デバイスの入力ピンに入力する
請求項１に記載の試験装置。
【請求項３】
前記確定ジッタ印加部は、前記出力信号に確定ジッタを印加する
請求項２に記載の試験装置。
【請求項４】
前記確定ジッタ印加部は、前記出力信号を通過させることにより前記確定ジッタを印加するケーブルを有する
請求項３に記載の試験装置。
【請求項５】
前記確定ジッタ印加部の出力端子から、前記被試験デバイスの入力ピンまでの経路に設けられ、前記確定ジッタを印加した前記ループ信号の振幅劣化成分を除去し、前記入力ピンに供給するリミッティングアンプを更に備える
請求項４に記載の試験装置。
【請求項６】
前記被試験デバイスが出力する前記出力信号のパターンを制御することにより、前記確定ジッタ印加部が前記出力信号に印加する前記確定ジッタの量を制御するジッタ量制御部を更に備える
請求項５に記載の試験装置。
【請求項７】
前記被試験デバイスの前記入力ピンに、前記ピンエレクトロニクスが出力する前記試験信号、又は前記確定ジッタ印加部が出力する前記ループ信号のいずれを供給するかを切り換えるスイッチ部を更に備える
請求項６に記載の試験装置。
【請求項８】
前記ピンエレクトロニクスは、前記試験信号を前記被試験デバイスの入力ピンに出力するドライバと、前記被試験デバイスの出力ピンから前記出力信号を受け取るコンパレータとを有し、
前記確定ジッタ印加部は、前記コンパレータを介さずに、前記出力ピンから前記出力信号を受け取り、前記ドライバを介さずに、前記入力ピンに前記ループ信号を入力する
請求項６に記載の試験装置。
【請求項９】
前記確定ジッタ印加部は、前記出力信号を通過させることにより前記確定ジッタを印加する一次フィルタを有する
請求項３に記載の試験装置。
【請求項１０】
前記ピンエレクトロニクスは、
前記被試験デバイスの入力ピンに対応して設けられ、前記本体部が生成した前記試験信号を前記被試験デバイスの入力ピンに供給する第１のピンカードと、
前記被試験デバイスの出力ピンに対応して設けられ、前記被試験デバイスが出力する前記出力信号を受け取る第２のピンカードと
を有し、
前記スイッチ部は、
前記入力ピンに対応して設けられ、前記入力ピンを、前記第１のピンカード又は前記確定ジッタ印加部のいずれに接続するかを切り換える第１のスイッチと、
前記出力ピンに対応して設けられ、前記出力ピンを、前記第２のピンカード又は前記確定ジッタ印加部のいずれに接続するかを切り換える第２のスイッチと
を更に備える
請求項７に記載の試験装置。
【請求項１１】
前記被試験デバイスのロジック試験を行う場合に、前記第１のスイッチに前記入力ピンと前記第１のピンカードとを接続させ、前記第２のスイッチに前記出力ピンと前記第２のピンカードとを接続させ、
前記被試験デバイスのジッタ試験を行う場合に、前記第１のスイッチに前記入力ピンと前記確定ジッタ印加部とを接続させ、前記第２のスイッチに前記出力ピンと前記確定ジッタ印加部とを接続させるスイッチ制御部を更に備える
請求項１０に記載の試験装置。
【請求項１２】
前記スイッチ制御部は、前記第１のピンカードを介して前記第１のスイッチを制御し、前記第２のピンカードを介して前記第２のスイッチを制御する
請求項１１に記載の試験装置。
【請求項１３】
前記スイッチ部及び前記確定ジッタ印加部は、前記パフォーマンスボードと、前記ピンエレクトロニクスとの間に設けられたスイッチ基板に設けられる
請求項１０に記載の試験装置。
【請求項１４】
前記出力信号が通過する前記ケーブルの長さを制御することにより、前記確定ジッタ印加部が前記出力信号に印加する前記確定ジッタの量を制御するジッタ量制御部を更に備える
請求項４に記載の試験装置。
【請求項１５】
前記一次フィルタの応答特性を制御することにより、前記確定ジッタ印加部が前記出力信号に印加する前記確定ジッタの量を制御するジッタ量制御部を更に備える
請求項９に記載の試験装置。
【請求項１６】
前記本体部は、前記ジッタ試験を行う場合に、前記被試験デバイスに所定のパターンの前記出力信号を出力させるための制御信号を前記被試験デバイスに供給する
請求項１１に記載の試験装置。
【請求項１７】
前記ジッタ試験を行う場合に、前記ループ信号及び前記出力信号の少なくともいずれかにおけるジッタを測定するジッタ測定部を更に備える
請求項１１に記載の試験装置。
【請求項１８】
前記ジッタ測定部は、前記出力信号のパターンに基づいて、前記確定ジッタ印加部以外の信号伝送経路において印加されるジッタを算出し、測定したジッタ値を補正する
請求項１７に記載の試験装置。
【請求項１９】
前記本体部は、前記試験信号にサイン波ジッタを印加する手段を有する
請求項６に記載の試験装置。
【請求項２０】
前記サイン波ジッタを印加する手段は、異なる複数の周波数成分を有する前記サイン波ジッタを、前記試験信号に印加する
請求項１９に記載の試験装置。
【請求項２１】
前記確定ジッタ印加部は、前記出力信号を通過させることにより前記確定ジッタを印加するケーブルを有し、
前記試験装置は、前記確定ジッタ印加部の出力端子から、前記被試験デバイスの入力ピンまでの経路に設けられ、前記確定ジッタを印加した前記ループ信号の振幅劣化成分を除去し、前記入力ピンに供給するリミッティングアンプを更に備える
請求項１に記載の試験装置。
【請求項２２】
前記被試験デバイスが出力する前記出力信号のパターンを制御することにより、前記確定ジッタ印加部が前記出力信号に印加する前記確定ジッタの量を制御するジッタ量制御部を更に備える
請求項１に記載の試験装置。
【請求項２３】
被試験デバイスのジッタ試験を行う試験方法であって、
前記被試験デバイスの出力信号を受け取り、受け取った前記出力信号に確定ジッタを印加したループ信号を、前記被試験デバイスの入力ピンに入力する確定ジッタ印加段階と
を備える試験方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
ドライバ４２２−３は、受け取った出力信号を確定ジッタ印加部４３０に供給し、確定ジッタ印加部４３０は、当該出力信号に確定ジッタを印加する。確定ジッタが印加された出力信号は、コンパレータ４２４−２、選択回路４２６−１、及びドライバ４２２−１を介して、被試験デバイス２００の入力端子Ｒｘに帰還入力される。このような構成により、ループバック試験を行っている。また、B.Laquaiらは、受動フィルタ技術に基づくループバック試験方法を提案している（特許文献２）。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
なお、関連する先行技術文献として、以下の文献が発見されている。
【非特許文献１】M.Shimanouchi著、「New Paradigm for Signal Paths in ATE Electronics are Needed for Serialcom Device Testing」、ITC Proceedings、pp.903-912、2002
【特許文献１】米国特許出願公開第２００２／００８７９２４Ａ１号明細書
【特許文献２】米国特許出願公開第２００２／０１７４１５９Ａ１号明細書