【手続補正書】
【提出日】平成21年1月14日(2009.1.14)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
アルカリ金属またはアルカリ土類金属の中から選択された複数種類の金属元素を有する混合フラックスの中で、ガリウム（Ｇａ）、アルミニウム（Ａｌ）又はインジウム（Ｉｎ）のIII族元素と窒素（Ｎ）とを反応させることによって、III族窒化物系化合物半導体結晶を結晶成長させる電子デバイス用半導体基板の製造方法において、
前記III族窒化物系化合物半導体結晶を結晶成長させる下地基板の少なくとも一部に、前記混合フラックスに溶解する可溶材料を用い、
前記可溶材料を、前記III族窒化物系化合物半導体結晶の結晶成長工程中に、または、前記III族窒化物系化合物半導体結晶の結晶成長工程後にその成長温度付近で、前記混合フラックス中に溶解させることを特徴とする電子デバイス用半導体基板の製造方法。
【請求項２】
前記可溶材料は、少なくともその一部に、前記III族窒化物系化合物半導体結晶の中に添加すべき不純物を有することを特徴とする請求項１に記載の電子デバイス用半導体基板の製造方法。
【請求項３】
前記混合フラックスと前記III族元素とを攪拌混合しながら前記III族窒化物系化合物半導体結晶を結晶成長させることを特徴とする請求項１または請求項２に記載の電子デバイス用半導体基板の製造方法。
【請求項４】
前記混合フラックスは、リチウム（Ｌｉ）又はカルシウム（Ｃａ）、並びにナトリウム（Ｎａ）を有することを特徴とする請求項１乃至請求項３の何れか１項に記載の電子デバイス用半導体基板の製造方法。
【請求項５】
種結晶または前記下地基板の結晶成長面を、前記III族窒化物系化合物半導体結晶を結晶成長させる前に、
水素（Ｈ2）ガス、窒素（Ｎ2）ガス、アンモニア（ＮＨ3）ガス、希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅ、またはＲｎ）またはこれらのガスのうちから２種類以上のガスを任意の混合比で混合した混合ガスをクリーニングガスとして、９００℃以上１１００℃以下の温度で、１分以上の時間を掛けて、クリーニング処理することを特徴とする請求項１乃至請求項４の何れか１項に記載の電子デバイス用半導体基板の製造方法。
【請求項６】
前記混合フラックスは、前記III族窒化物系化合物半導体結晶の中に添加すべき不純物として、
ボロン（Ｂ）、タリウム（Ｔｌ）、カルシウム（Ｃａ）、カルシウム（Ｃａ）を含む化合物、珪素（Ｓｉ）、硫黄（Ｓ）、セレン（Ｓｅ）、テルル（Ｔｅ）、炭素（Ｃ）、酸素（Ｏ）、アルミニウム（Ａｌ）、インジウム（Ｉｎ）、アルミナ（Ａｌ2Ｏ3）、窒化インジウム（ＩｎＮ）、窒化珪素（Ｓｉ3Ｎ4）、酸化珪素（ＳｉＯ2）、酸化インジウム（Ｉｎ2Ｏ3）、亜鉛（Ｚｎ）、鉄（Ｆｅ）、マグネシウム（Ｍｇ）、酸化亜鉛（ＺｎＯ）、酸化マグネシウム（ＭｇＯ）、またはゲルマニウム（Ｇｅ）を有することを特徴とする請求項１乃至請求項５の何れか１項に記載の電子デバイス用半導体基板の製造方法。
【請求項７】
請求項１乃至請求項６の何れか１項に記載の電子デバイス用半導体基板の製造方法により製造された電子デバイス用半導体基板であって、
表面の転位密度が１×１０5ｃｍ-2以下であり、最大径が１ｃｍ以上であることを特徴とする電子デバイス用半導体基板。
【請求項８】
厚さが３００μｍ以上であることを特徴とする請求項７に記載の電子デバイス用半導体基板。
【請求項９】
結晶成長基板の上にIII族窒化物系化合物半導体からなる半導体結晶層を積層することによって構成される電子デバイスにおいて、
前記結晶成長基板は、請求項７または請求項８に記載の電子デバイス用半導体基板から構成されていることを特徴とする電子デバイス。
【請求項１０】
III族窒化物系化合物半導体より成る半導体結晶層を結晶成長させることにより形成される電界効果トランジスタにおいて、
請求項７または請求項８に記載の電子デバイス用半導体基板と、
前記電子デバイス用半導体基板の上に直接または間接的に結晶成長したチャネル層Ａと、
前記チャネル層Ａの上に直接結晶成長したキャリヤ供給層Ｂとを有し、
少なくとも前記チャネル層Ａと前記キャリヤ供給層Ｂとの界面の近傍において、
前記キャリヤ供給層ＢのバンドギャップエネルギーＥBは、前記チャネル層ＡのバンドギャップエネルギーＥAよりも大きいことを特徴とする電界効果トランジスタ。
【請求項１１】
前記チャネル層Ａまたは前記キャリヤ供給層Ｂの少なくとも何れか一方は、無添加の半導体結晶から形成されていることを特徴とする請求項１０に記載の電界効果トランジスタ。
【請求項１２】
前記チャネル層Ａは、２元または３元のＡｌxＧａ1-xＮ（０≦ｘ＜１）から成り、前記キャリヤ供給層Ｂは、３元のＡｌyＧａ1-yＮ（ｘ＜ｙ≦１）から成ることを特徴とする請求項１０または請求項１１に記載の電界効果トランジスタ。
【請求項１３】
前記界面は、前記界面の近傍を形成している前記チャネル層Ａの原子の昇華作用を抑制することにより略平坦に形成されていることを特徴とする請求項１０乃至請求項１２の何れか１項に記載の電界効果トランジスタ。
【請求項１４】
前記キャリヤ供給層Ｂは、ＡｌyＧａ1-yＮ（０．４５＞ｙ＞０．０４）からなり、
前記キャリヤ供給層Ｂのアルミニウム組成比ｙは、前記界面からの距離に対して略単調に減少していることを特徴とする請求項１０乃至請求項１３の何れか１項に記載の電界効果トランジスタ。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【発明の名称】電子デバイス用半導体基板、その製造方法、電子デバイス、及び電界効果トランジスタ
【技術分野】
【０００１】
本発明は、III族窒化物系化合物半導体からなる半導体結晶を、フラックスを用いて結晶成長させるフラックス法と、それを用いて製造される電子デバイス用半導体基板、電子デバイス、及びトランジスタに関する。
ただし、ここで言う電子デバイスには、半導体結晶層を用いた半導体素子、例えばトランジスタやダイオード等によって構成される増幅器やスイッチング素子や整流素子などを含んでおり、更に、それらの半導体結晶層に対して、抵抗、容量、インダクタの内の少なくとも１つを組み込んだ半導体集積回路などをも含んでいる。
【０００２】
また、上記のトランジスタは電界効果を利用したものであっても、バイポーラ型のものであっても良い。また、本発明に基づいて製造することができる電界効果トランジスタには、例えばＭＩＳＦＥＴ，ＭＯＳＦＥＴ，ＨＦＥＴ，ＭＯＤＦＥＴ，ＪＦＥＴ，ＨＪＦＥＴ，ＨＥＭＴ等の半導体素子が含まれ、更に、パワーＭＯＳＦＥＴやＩＧＢＴ等の電力制御用のパワートランジスタなども含まれる。
【０００３】
なお、上記のIII族窒化物系化合物半導体には、任意の組成比で構成された２元、３元、又は４元のＩｎＡｌＧａＮからなる半導体結晶が含まれ、更に、ｐ形またはｎ形の不純物などが添加された半導体もまた、これらの「III族窒化物系化合物半導体」の範疇である。
【背景技術】
【０００４】
ナトリウム（Ｎａ）フラックス中で窒化ガリウムを結晶成長させる従来のＮａフラックス法によれば、約５ＭＰａ程度の圧力下において６００℃〜８００℃の比較的低い温度で、ＧａＮ単結晶を結晶成長させることができる。
【０００５】
また、下記の特許文献１〜特許文献５に開示されている従来技術などからも分かる様に、III族窒化物系化合物半導体結晶をフラックス法によって結晶成長させる従来の製造方法では、通常、下地基板（種結晶）として、サファイア基板上にバッファ層などの半導体層を積層したテンプレートや、ＧａＮ単結晶自立基板などが専ら用いられている。
【特許文献１】特開平１１−０６０３９４号公報
【特許文献２】特開２００１−０５８９００号公報
【特許文献３】特開２００１−０６４０９７号公報
【特許文献４】特開２００４−２９２２８６号公報
【特許文献５】特開２００４−３０００２４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
特に、電界効果トランジスタを製造する場合などには、半導体結晶層の界面付近に形成される２次元電子ガスの生成制御や消滅制御を容易にしたり、そのシート抵抗を低減させたり、素子の駆動電圧やリーク電流などを低減させたり、或いは、素子の静電耐圧性能や寿命や歩留りなどを改善したりする際に、それらの半導体素子基板の結晶品質は非常に重要になる。
【０００７】
しかしながら、従来のＮａフラックス法では、転位密度が低く結晶成長面が略平面の高品質な半導体結晶を得ることは困難であった。また、従来のＮａフラックス法では、結晶成長速度や収率にも問題があり、このため、電子デバイス用半導体基板などへの実用化は困難であった。これらの問題は、ＩｎxＡｌyＧａ1-x-yＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）から成るその他のIII族窒化物系化合物半導体の結晶成長についても同様である。
【０００８】
また、前述の様なテンプレートを用いた場合、III族窒化物系化合物半導体からなる所望の半導体結晶とサファイア基板との間には大きな熱膨張係数差があるため、所望の半導体結晶を厚く積層すると、反応室から半導体結晶を取り出す際にその結晶中にクラックが多数発生してしまう。このため、下地基板として上記の様なテンプレートを用いた場合、例えば膜厚３００μｍ以上の高品質な半導体結晶を得ることは困難となる。
【０００９】
本発明は、上記の課題を解決するために成されたものであり、その目的は、フラックス法において、高品質な電子デバイス用半導体基板を低コストで生産することである。
また、本発明の更なる目的は、半導体を用いて構成される前述の任意の電子デバイスの動作特性の改善を容易にすることである。
【課題を解決するための手段】
【００１０】
上記の課題を解決するためには、以下の手段が有効である。
【００１１】
【００１２】
本発明の第１の手段は、アルカリ金属またはアルカリ土類金属の中から選択された複数種類の金属元素を有する混合フラックスの中で、ガリウム（Ｇａ）、アルミニウム（Ａｌ）又はインジウム（Ｉｎ）のIII族元素と窒素（Ｎ）とを反応させることによって、III族窒化物系化合物半導体結晶を結晶成長させる電子デバイス用半導体基板の製造方法において、III族窒化物系化合物半導体結晶を結晶成長させる下地基板の少なくとも一部に、混合フラックスに溶解する可溶材料を用い、可溶材料をIII族窒化物系化合物半導体結晶の結晶成長工程中に、またはIII族窒化物系化合物半導体結晶の結晶成長工程後にその成長温度付近で、その混合フラックス中に溶解させることである。
【００１３】
ただし、上記の可溶材料としては、シリコン（Ｓｉ）などを用いることができるが、必ずしもこれに限定する必要はない。
また、上記の可溶材料の露出面上に保護膜を形成し、その保護膜の厚さ又は成膜パターンによって、上記の可溶材料がフラックスに溶解する時期または溶解速度を任意に制御することも可能である。この様な保護膜の材料としては、例えば窒化アルミニウム（ＡｌＮ）やタンタル（Ｔａ）などを用いることができ、これらの保護膜は、結晶成長や真空蒸着やスパッタリングなどの周知の方法によって成膜させることができる。
【００１４】
また、本発明の第２の手段は、上記の第１の手段において、上記の可溶材料の少なくとも一部に、III族窒化物系化合物半導体結晶の中に添加すべき不純物を含有させることである。
ただし、必要とされる不純物だけでこの可溶材料の全体を構成しても良い。
【００１５】
また、本発明の第３の手段は、上記の第１又は第２の手段において、上記の混合フラックスとIII族元素とを攪拌混合しながらIII族窒化物系化合物半導体結晶を結晶成長させることである。
ただし、本願発明における攪拌混合処理は、揺動、回動、回転などによって反応容器を物理的に運動させることによって実施しても良いし、攪拌棒や攪拌羽根などを用いてフラックスを攪拌することによって実施しても良いし、或いは、加熱手段などを用いてフラックス中に熱勾配を生じさせ、これによってフラックスを熱対流させることで実施しても良い。即ち、本願発明における攪拌混合の処理方式は任意で良い。また、これらの方式は、適当に任意に組み合わせて実施しても良い。
【００１６】
また、本発明の第４の手段は、上記の第１乃至第３の何れか１つの手段において、リチウム（Ｌｉ）又はカルシウム（Ｃａ）、並びにナトリウム（Ｎａ）を用いて上記の混合フラックスを構成することである。
即ち、用いる混合フラックスのＮａに次ぐ第２の主要成分をリチウム（Ｌｉ）またはカルシウム（Ｃａ）の少なくとも何れか一方とすることである。
【００１７】
また、本発明の第５の手段は、上記の第１乃至第４の何れか１つの手段において、III族窒化物系化合物半導体結晶を結晶成長させる前に、水素（Ｈ2）ガス、窒素（Ｎ2）ガス、アンモニア（ＮＨ3）ガス、希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅ、またはＲｎ）またはこれらのガスのうちから２種類以上のガスを任意の混合比で混合した混合ガスをクリーニングガスとして、９００℃以上１１００℃以下の温度で、１分以上の時間を掛けて、種結晶または下地基板の結晶成長面をクリーニング処理することである。
ただし、これらのクリーニング処理に掛ける時間は、２分以上１０分以下がより望ましい。
【００１８】
また、本発明の第６の手段は、上記の第１乃至第５の何れか１つの手段において、所望のIII族窒化物系化合物半導体結晶の中に添加すべき不純物として、ボロン（Ｂ）、タリウム（Ｔｌ）、カルシウム（Ｃａ）、カルシウム（Ｃａ）を含む化合物、珪素（Ｓｉ）、硫黄（Ｓ）、セレン（Ｓｅ）、テルル（Ｔｅ）、炭素（Ｃ）、酸素（Ｏ）、アルミニウム（Ａｌ）、インジウム（Ｉｎ）、アルミナ（Ａｌ2Ｏ3）、窒化インジウム（ＩｎＮ）、窒化珪素（Ｓｉ3Ｎ4）、酸化珪素（ＳｉＯ2）、酸化インジウム（Ｉｎ2Ｏ3）、亜鉛（Ｚｎ）、鉄（Ｆｅ）、マグネシウム（Ｍｇ）、酸化亜鉛（ＺｎＯ）、酸化マグネシウム（ＭｇＯ）、またはゲルマニウム（Ｇｅ）を上記の混合フラックス中に含有させることである。
これらの不純物は、１種類だけを含有させても良いし、同時に複数種類を含有させても良い。これらの選択や組み合わせは任意で良い。
【００１９】
また、本発明の第７の手段は、請求項１乃至請求項６の何れか１項に記載の電子デバイス用半導体基板の製造方法により製造された電子デバイス用半導体基板において、その表面の転位密度を１×１０5cm-2以下とし、その最大径を１ｃｍ以上とすることである。
ただし、上記の転位密度は、低いほど望ましく、また上記の最大径は大きいほど望ましい。特に、工業的な実用性を考慮すると、所望の半導体基板は、直径約５０ｍｍ〜１５０ｍｍ程度の円形のものなどが更に望ましい。
【００２０】
また、本発明の第８の手段は、上記の第７の手段において、上記の電子デバイス用半導体基板の厚さを３００μｍ以上にすることである。
ただし、上記の半導体基板の厚さは、４００μｍ以上がより望ましく、更に望ましくは４００μｍ〜６００μｍ程度が良い。
【００２１】
また、本発明の第９の手段は、結晶成長基板の上にIII族窒化物系化合物半導体からなる半導体結晶層を積層することによって構成される電子デバイスにおいて、その結晶成長基板を請求項７または請求項８に記載の電子デバイス用半導体基板から構成することである。
【００２２】
ただし、ここで言う電子デバイスには、半導体結晶層を用いた半導体素子、例えばトランジスタやダイオード等によって構成される増幅器やスイッチング素子や整流素子などを含んでおり、更に、それらの半導体結晶層に対して、抵抗、容量、インダクタの内の少なくとも１つを組み込んだ半導体集積回路などをも含んでいる。また、上記のトランジスタは電界効果を利用したものであっても、バイポーラ型のものであっても良い。
【００２３】
また、本発明の第１０の手段は、III族窒化物系化合物半導体より成る半導体結晶層を結晶成長させることにより形成される電界効果トランジスタにおいて、請求項７または請求項８に記載の電子デバイス用半導体基板と、この電子デバイス用半導体基板の上に直接または間接的に結晶成長したチャネル層Ａと、このチャネル層Ａの上に直接結晶成長したキャリヤ供給層Ｂとを備え、少なくとも上記のチャネル層Ａとキャリヤ供給層Ｂとの界面の近傍において、キャリヤ供給層ＢのバンドギャップエネルギーＥBをチャネル層ＡのバンドギャップエネルギーＥAよりも大きくすることである。
【００２４】
ただし、上記の電界効果トランジスタには、例えばＭＩＳＦＥＴ，ＭＯＳＦＥＴ，ＨＦＥＴ，ＭＯＤＦＥＴ，ＪＦＥＴ，ＨＪＦＥＴ，ＨＥＭＴ等の高周波で使用する半導体素子が含まれ、更に、パワーＭＯＳＦＥＴやＩＧＢＴ等の電力制御用のパワートランジスタなども含まれる。
また、本発明の第１１の手段は、上記の第１０の手段において、上記のチャネル層Ａまたはキャリヤ供給層Ｂの少なくとも何れか一方を無添加の半導体結晶から形成することである。
【００２５】
また、本発明の第１２の手段は、上記の第１０または第１１の手段において、上記のチャネル層Ａを２元または３元のＡｌxＧａ1-xＮ（０≦ｘ＜１）から形成し、上記のキャリヤ供給層Ｂを３元のＡｌyＧａ1-yＮ（ｘ＜ｙ≦１）から形成することである。
【００２６】
また、本発明の第１３の手段は、上記の第１０乃至第１２の何れか１つの手段において、上記の界面の近傍を形成しているチャネル層Ａの原子の昇華作用を抑制することにより、上記の界面を略平坦に形成することである。
【００２７】
ただし、この場合、上記のチャネル層ＡはＧａＮ結晶から形成することがより望ましく、また、上記のキャリヤ供給層ＢはＡｌyＧａ1-yＮ（０．１５≦ｙ≦０．３０）から形成することがより望ましい。
【００２８】
また、本発明の第１４の手段は、上記の第１０乃至第１３の何れか１つの手段において、上記のキャリヤ供給層ＢをＡｌyＧａ1-yＮ（０．４５＞ｙ＞０．０４）から形成し、そのキャリヤ供給層Ｂのアルミニウム組成比ｙを上記の界面からの距離に対して略単調に減少させることである。
【００２９】
ただし、この場合、上記の界面におけるキャリヤ供給層Ｂのアルミニウム組成比ｙは、０．１５以上０．４０以下がより望ましく、このキャリヤ供給層Ｂのもう一方の界面におけるアルミニウム組成比ｙは、０．０５以上０．２０以下がより望ましい。
以上の本発明の手段により、前記の課題を効果的、或いは合理的に解決することができる。
【発明の効果】
【００３０】
以上の本発明の手段によって得られる効果は以下の通りである。
即ち、本発明の第１乃至第６の何れか１つの手段によれば、フラックス法において、高品質な半導体結晶を効率的に低コストで生産するこができ、これによって、請求項７又は請求項８の特徴を有する電子デバイス用半導体基板を、現実的な生産レベルで高品質かつ効率的に製造することができる。
【００３１】
【００３２】
本発明の第１の手段によれば、半導体結晶の結晶成長工程中に、又は半導体結晶の結晶成長工程後に半導体結晶の成長温度付近で、上記の可溶材料がフラックス中に溶解するので、所望の半導体結晶を反応室から取り出す際の降温作用などに伴って、下地基板と半導体結晶（電子デバイス用半導体基板）との間に応力が働くことがない。したがって、本発明の第１の手段によれば、所望の電子デバイス用半導体基板のクラックの発生密度を従来よりも大幅に低減させることができる。
また、上記の可溶材料としては、例えばシリコン（Ｓｉ）などの様な比較的安価な材料を用いることができるため、ＧａＮ単結晶自立基板を下地基板として用いる従来の場合よりも、生産コストを安く抑えることができる。
【００３３】
また、本発明の第２の手段によって、上記の可溶材料がフラックスに溶け出す現象を不純物の添加処理として利用すれば、所望の電子デバイス用半導体基板に不純物の添加が必要な場合に、その不純物の添加処理を他の方法によって実施する必要がなくなる。また、同時に、必要となる不純物材料を節約することもできる。
【００３４】
また、本発明の第３の手段によれば、上記の第１又は第２の手段においても、攪拌混合処理に基づいて、混合フラックス中への窒素の溶解速度が効果的に増大すると共に、当該フラックス中において、結晶材料が均一に分布する。また、この様な理想的なフラックスを常時結晶成長面にムラなく供給することができる。したがって、本発明の第３の手段によれば、転位密度が低く結晶成長面が略平面の高品質な電子デバイス用半導体基板を得ることができる。また、これらの高品質な電子デバイス用半導体基板は、上記の作用による高い結晶成長速度や収率に基づいて、所望のバルク状に大きく結晶成長させることも容易である。
【００３５】
また、本発明の第４の手段によれば、リチウム（Ｌｉ）またはカルシウム（Ｃａ）のフラックス中における混合比に基づいて、半導体結晶の収率や成長速度を好適または最適に調整することができ、これによって、所望の電子デバイス用半導体基板の生産性を好適または最適に調整することができる。
【００３６】
また、本発明の第５の手段によれば、半導体結晶を結晶成長させるべき結晶成長面上の異物または不純物が当該結晶成長面から良好に排除されるので、所望の電子デバイス用半導体基板をより良質に結晶成長させることができる。
【００３７】
また、本発明の第６の手段によれば、所望の電気伝導特性やバンドギャップを有する電子デバイス用半導体基板を任意に結晶成長させることができる。
【００３８】
また、本発明の第７の手段によれば、電子デバイスを構成する基材として有用な電子デバイス用半導体基板を実用レベルで良質かつ低コストで製造することができる。
また、本発明の電子デバイス用半導体基板は、結晶品質が従来のものに比べて非常に優れているため、結晶成長処理に基づいてその上に形成される半導体結晶層の結晶品質も高くなる。このため、前述の所望の電子デバイスの特性（例：シート抵抗など）を従来のものよりも良好に改善することができる。また、基板の結晶品質の向上に伴って、基板の熱伝導率も高くなるため、従来よりも高い放熱効果を得ることもできる。
【００３９】
また、本発明の第８の手段によれば、それらの電子デバイス用半導体基板が電子デバイスの製造中に割れたり傷ついたりすることによって、電子デバイスの歩留りが下がることを未然に防止することができる。
【００４０】
また、本発明の第９の手段によれば、良質な電子デバイス用半導体基板がその電子デバイスの結晶成長基板として用いられるため、電子デバイスを構成する各半導体結晶層が良質に形成される。
したがって、本発明の第９の手段によれば、例えばシート抵抗やリーク電流などの動作特性に優れた電子デバイスを製造することができる。また、その電子デバイス用半導体基板の厚さを３００μｍ以上とすることによって、所望の電子デバイスの歩留りを高く確保することができる。
【００４１】
また、本発明の第１０の手段によれば、チャネル層Ａとキャリヤ供給層Ｂとの界面に２次元電子ガスを良好に形成することが可能となるため、それをキャリヤとするチャネルを電界効果トランジスタ中に良好に形成することができる。したがって、本発明の第１０の手段によれば、動作特性に優れた電界効果トランジスタを製造することができる。
【００４２】
また、本発明の第１１の手段によれば、チャネル層Ａまたはキャリヤ供給層Ｂを良質の半導体結晶層にすることができるため、上記の界面におけるキャリヤの移動度を大きくすることができる。したがって、本発明の第１１の手段によれば、シート抵抗の小さなチャネル層を形成することができる。
【００４３】
また、本発明の第１２の手段によれば、各半導体結晶層の結晶品質を高くしつつ、チャネル層Ａとキャリヤ供給層Ｂとのバンドギャップの差を適切に確保することができる。したがって、チャネル層ＡはアンドープのＧａＮ結晶層から形成することがより望ましい。また、ゲート電極へのリーク電流を少なく抑えるために、キャリヤ供給層ＢもアンドープのＡｌＧａＮ結晶層から形成することがより望ましい。
【００４４】
また、本発明の第１３の手段によれば、チャネル層Ａとキャリヤ供給層Ｂとの界面を従来よりも平坦に形成することができるため、当該界面におけるキャリヤの散乱が生じにくくなる。したがって、本発明の第１３の手段によれば、シート抵抗の小さなチャネル層を形成することができる。
【００４５】
また、本発明の第１４の手段によれば、キャリヤ供給層Ｂの結晶品質を高くしつつ、チャネル層Ａとキャリヤ供給層Ｂとの界面における双方のバンドギャップの差を適切に確保することができる。したがって、本発明の第１４の手段によれば、リーク電流が少ないキャリヤ供給層とシート抵抗の小さなチャネル層を同時に形成することができる。
以上の本発明の手段によって、前記の課題を容易或いは合理的に解決することが可能となる。
【発明を実施するための最良の形態】
【００４６】
なお、請求項１に記載の可溶材料の露出面に形成することができる上記の成膜パターンは、フォトリソグラフィーやエッチングなどの周知の技法で形成可能である。また、上記の溶解時期は、これらの保護膜の厚さを薄くする程早めることができ、また、上記の溶解速度は、フラックスに対する上記の可溶材料の露出面積を広くするほど高く設定することができる。即ち、これらの設定によれば、上記の可溶材料の露出面が高温のフラックスに接触した時点から上記の可溶材料の溶解が開始され、かつ、その溶解速度はその露出面の面積に略比例するので、これらの設定条件を適当に調整することによって、上記の可溶材料の溶解開始時刻や溶解所要時間や溶解速度などを任意に調整することができる。また、上記の可溶材料の溶解所要時間は、その可溶材料の種類や厚さやフラックスの温度などによっても任意に調整することができる。
【００４７】
また、上記のフラックス法による結晶成長に用いる種結晶や下地基板の製造方法は任意で良く、フラックス法、ＨＶＰＥ法、ＭＯＶＰＥ法、ＭＢＥ法などが有効である。また、その大きさや厚さも任意で良いが、工業的な実用性を考慮すると、直径約５０mm〜１５０mm程度の円形のものなどがより望ましい。また、種結晶や下地基板の結晶成長面の曲率半径は大きいほど望ましい。
また、それらの種結晶や下地基板の転位密度は低いほど望ましいが、請求項１乃至請求項３の何れかの方法を用いる場合には必ずしもその限りではない。即ち、この場合、逆に転位密度が低過ぎると上記の可溶材料（下地基板）がフラックス中に溶解し難くなることがあるため注意を要する。
【００４８】
また、用いる結晶成長装置としては、フラックス法が実施可能なものであれば任意でよく、例えば、特許文献１〜５に記載されているもの等を適用又は応用することができる。ただし、フラックス法に従って結晶成長を実施する際の結晶成長装置の反応室の温度は、１０００℃程度にまで任意に昇降温制御できることが望ましい。また、反応室の気圧は、約１００気圧（約１．０×１０7Ｐａ）程度にまで任意に昇降圧制御できることが望ましい。また、これらの結晶成長装置の電気炉、ステンレス容器（反応容器）、原料ガスタンク、及び配管などは、例えば、ステンレス系（ＳＵＳ系）材料やアルミナ系材料や銅等によって形成することが望ましい。
【００４９】
また、特に、請求項１３に記載の電界効果トランジスタを製造する場合に、例えば、チャネル層Ａの表面近傍を形成している原子の昇華作用を抑制する結晶成長条件を左右する重要なパラメータとしては、例えば結晶成長温度、各種材料ガスの分圧、キャリアガスの種類、キャリアガスの分圧、或いはＶ／III比や結晶成長速度などが考えられる。したがって、例えばＧａＮ結晶のＧａ原子が特に昇華し易い場合などには、ほんの一例として、例えばトリメチルガリウム（ＴＭＧ）の分圧を相対的若しくは絶対的に高く設定するなどの処置を考えることができる。
【００５０】
また、その時の上記のキャリヤ供給層Ｂの結晶成長温度ＴBを上記のチャネル層Ａの結晶成長温度ＴAよりも低くすると良い。
また、上記のキャリヤ供給層Ｂの結晶成長気圧ＰBをチャネル層Ａの結晶成長気圧ＰAと略一致させることも界面荒れを防止する上で効果的である。
【００５１】
また、特に、アルミニウム組成比ｘを略０とし、アルミニウム組成比ｙを０．１５以上、０．３０以下とし、各結晶成長気圧ＰA，ＰBを何れも略常圧とし、更に、各結晶成長温度ＴA，ＴBを何れも条件式「９５０℃≦ＴB＜ＴA」が成立する様に設定することが望ましい。
また、上記のチャネル層Ａの結晶成長温度ＴAを１２００℃以下にするとより望ましい。また、チャネル層Ａの結晶成長温度ＴAをキャリヤ供給層Ｂの結晶成長温度ＴBよりも５０℃以上高くすることも重要である。この温度差のより望ましいと思われる適正範囲は、５０℃以上１５０℃以内である。
【００５２】
また、より望ましくは、そのキャリヤ供給層Ｂの結晶成長温度ＴBを「９５０℃≦ＴB＜１０５０℃」となる様に設定することである。また、チャネル層Ａの結晶成長温度ＴAを「１０５０℃＜ＴA≦１１５０℃」となる様に設定すると良い。
また、上記のチャネル層Ａのアルミニウム組成比を略０とし、上記のキャリア供給層Ｂのアルミニウム組成比を０．１５以上、０．３０以下にすると良い。また、上記のキャリヤ供給層Ｂの厚さを１ｎｍ以上にすることも重要である。キャリヤ供給層Ｂの更に望ましい厚さは、５ｎｍ以上である。
以上の最適化によって、請求項１３に記載の電界効果トランジスタにおけるチャネル層Ａとキャリヤ供給層Ｂとの界面を効果的に平坦化することができる。
【００５３】
また、特に、請求項１４に記載の電界効果トランジスタを製造する場合には、キャリヤ供給層Ｂの上記の界面におけるアルミニウム組成比ｘ１を０．１５以上０．４０以下にすると良い。ただし、より望ましくは、上記のアルミニウム組成比ｘ１は、０．１９以上０．２５以下が良い。
また、その時のキャリヤ供給層Ｂの上記の界面とは反対側のもう一方の界面におけるアルミニウム組成比ｘ２は０．０５以上０．２０以下にすると良い。ただし、より望ましくは、上記のアルミニウム組成比ｘ２は、０．１３以上０．１７以下が良い。
【００５４】
また、請求項１４に記載の電界効果トランジスタの特に望ましい実施形態としては、キャリヤ供給層Ｂのアルミニウム組成比ｘを０．２０から０．１５に、上記の距離に対して略単調に減少させると良い。
【００５５】
また、本発明の電子デバイス用半導体基板や電子デバイスを形成する各半導体結晶層を構成する上記のIII族元素（Ａｌ，Ｇａ，Ｉｎ）の内の少なくとも一部をボロン（Ｂ）やタリウム（Ｔｌ）等で置換したり、或いは、窒素（Ｎ）の少なくとも一部をリン（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）等で置換したりしても良い。
また、上記のｐ形の不純物（アクセプター）としては、例えば、マグネシウム（Ｍｇ）や、或いはカルシウム（Ｃａ）等の公知のｐ形不純物を添加することができる。
【００５６】
また、上記のｎ形の不純物（ドナー）としては、例えば、シリコン（Ｓｉ）や、硫黄（Ｓ）、セレン（Ｓｅ）、テルル（Ｔｅ）、或いはゲルマニウム（Ｇｅ）等の公知のｎ形不純物を添加することができる。
また、これらの不純物（アクセプター又はドナー）は、同時に２元素以上を添加しても良いし、同時に両形（ｐ形とｎ形）を添加しても良い。
また、亜鉛（Ｚｎ）、鉄（Ｆｅ）、炭素（Ｃ）、マグネシウム（Ｍｇ）などを添加することによって、高抵抗の半導体結晶層や、或いは高抵抗の電子デバイス用半導体基板を製造してもよい。
【００５７】
なお、上記の電子デバイス用半導体基板の上にIII族窒化物系化合物半導体からなる半導体結晶層を積層する方法としては、分子線気相成長法（ＭＢＥ）、有機金属気相成長法（ＭＯＶＰＥ）、ハイドライド気相成長法（ＨＶＰＥ）、液相成長法等の結晶成長法が有効である。
【００５８】
以下、本発明を具体的な実施例に基づいて説明する。
ただし、本発明の実施形態は、以下に示す個々の実施例に限定されるものではない。
【実施例１】
【００５９】
本実施例１で用いる結晶成長装置の断面図を図１に示す。
１．結晶成長装置
この結晶成長装置は、フラックス法によって、基板８の結晶成長面上に所望の半導体結晶を成長させるためのものであり、耐熱耐圧容器１の内部に配設された加熱容器２には、窒素含有ガス７を導入するためのガス導入パイプ４が連結されている。また、加熱容器２の反対側には、揺動装置５から伸びるシャフト６がガス導入パイプ４と同軸になる様に連結されている。この揺動装置５は、モータ及びモータ制御装置などから構成されている。窒化ホウ素からなる反応容器３には、混合フラックスと上記の基板８を入れる。
【００６０】
２．フラックス法による結晶成長
図１の結晶成長装置を用いて、窒化ガリウム単結晶を結晶成長させる結晶成長について以下説明する。
（１）まず、ＭＯＶＰＥ法によってサファイア基板の結晶成長面上に膜厚３μｍのＧａＮ膜を形成し、これによって、図１の基板８を完成させた。
（２）次に、反応容器３の底部にこの基板８を配置し、更にこの反応容器３にナトリウム（Ｎａ）とリチウム（Ｌｉ）を入れた。この時のナトリウム（Ｎａ）の量は、約８．８ｇであり、リチウム（Ｌｉ）の量は、約０．０２７ｇであった。モル比に換算すれば、９９：１である。
【００６１】
（３）次に、この反応容器３を加熱容器２の中にセットし、反応容器３を一定の方向に傾けた。この設定によって、基板８はナトリウム（Ｎａ）とリチウム（Ｌｉ）との混合フラックスに触れない様に設定された。
【００６２】
（４）次に、約１０００℃に加熱した窒素ガス（Ｎ2）を約３０分間反応室に通して、この基板８の結晶成長面のクリーニングを行った。この時、加熱容器２内のガス圧を０〜１０気圧（１〜１０×１０5Ｐａ）程度の間で周期的に変動させて、加熱容器２内への窒素（Ｎ2）ガスの流し込み（圧縮）及び排気を繰り返すことによって、クリーニングガスの流入／排気処理を行った。  
【００６３】
（５）その後、新たに窒素ガスを導入して、加熱容器２内のガス圧を１０気圧（約１０×１０5Ｐａ）まで昇圧して、その温度を８９０℃に設定した。
（６）その後、揺動装置５を用いて反応容器３を揺動させることによって、図２−Ａ，−Ｂ，−Ｃに例示する様に、原料液９（混合フラックス）を左右に行き来させて、ＧａＮ膜の結晶成長面が常時薄い混合フラックス９で覆われる様にした。また、この揺動を継続しながら、上記の温度と圧力も４時間一定に維持した。この時の揺動周期は、毎分１往復〜数往復程度で良い。
【００６４】
（７）その後、基板８にフラックスが触れない様に反応容器３を傾けたまま、略常温常圧にまで降温及び降圧して、基板８を加熱容器２内から取り出し、この基板８の周りに付着したフラックス（Ｎａ，Ｌｉ）をエタノールを用いて除去した。これにより、基板８上に結晶成長した厚さが均一なバルク状のＧａＮ単結晶を得た。
なお、サファイア基板はその後、研磨またはレーザーリフトオフ等により取り除く。
【００６５】
以上の方法で得られたこのＧａＮ単結晶の厚さは約１０μｍであり最大径は５ｃｍ以上であった。
また、このＧａＮ単結晶について、フォトルミネッセンスを常温下で測定したところ、波長３２５ｎｍの励起光に対して、１０ｍＷ以上の強度を示した。
また、（１００）面で反射されるＸ線のＸＲＤピーク半値幅を測定したところ、１００arc.sec.以下であった。
以上のことから、例えば厚さ４００μｍの転位密度が低い所望の高品質な電子デバイス用半導体基板は、上記の結晶成長処理を約１６０時間行えば得られることが分かる。
【００６６】
なお、上記の結晶成長では、混合フラックスの第２の主要成分をリチウム（Ｌｉ）としたが、混合フラックスの第２の主要成分としてリチウム（Ｌｉ）の代わりにカルシウム（Ｃａ）を用いても良い。また、リチウム（Ｌｉ）に加えて更にカルシウム（Ｃａ）を用いる様にしても良い。
【００６７】
また、ボロン（Ｂ）、タリウム（Ｔｌ）、カルシウム（Ｃａ）、カルシウム（Ｃａ）を含む化合物、珪素（Ｓｉ）、硫黄（Ｓ）、セレン（Ｓｅ）、テルル（Ｔｅ）、炭素（Ｃ）、酸素（Ｏ）、アルミニウム（Ａｌ）、インジウム（Ｉｎ）、アルミナ（Ａｌ2Ｏ3）、窒化インジウム（ＩｎＮ）、窒化珪素（Ｓｉ3Ｎ4）、酸化珪素（ＳｉＯ2）、酸化インジウム（Ｉｎ2Ｏ3）、亜鉛（Ｚｎ）、鉄（Ｆｅ）、マグネシウム（Ｍｇ）、酸化亜鉛（ＺｎＯ）、酸化マグネシウム（ＭｇＯ）、またはゲルマニウム（Ｇｅ）等の不純物を上記の混合フラックスに入れることによって、これらの不純物を所望のＧａＮ単結晶に添加することが可能であり、この様な方法に従えば、所望の電子デバイス用の半導体基板の伝導特性を導電性に制御したり半絶縁性に制御したりすることができる。
【実施例２】
【００６８】
本実施例２におけるフラックス法での結晶成長工程に用いる下地基板（テンプレート１０）の作成手順について、以下図３を用いて説明する。
１．下地基板の作成
（１）まず、シリコン基板１１（本願の可溶材料）の裏面に保護膜１５を成膜する。この保護膜１５は、例えばＭＯＶＰＥ法などに従ってＡｌＮ層を積層することによって成膜しても良いし、或いはタンタル（Ｔａ）などの適当な金属をスパッタリング装置又は真空蒸着装置を用いて成膜する様にしても良い。
【００６９】
（２）次に、ＭＯＶＰＥ法に従う結晶成長によって、厚さ約４００μｍのシリコン基板１１の上にＡｌＧａＮから成るバッファ層１２を約４μｍ積層し、更にその上にＧａＮ層１３を積層する。このＧａＮ層１３は、所望の半導体結晶のフラックス法による成長が開始されるまでの間に、幾らかはフラックスに溶け出す場合があるので、その際に消失されない厚さに積層しておく。
以上の工程（１）、（２）により、テンプレート１０（下地基板）を作製することができる。
【００７０】
２．結晶成長装置の構成
図４−Ａ，−Ｂに本実施例２の結晶成長装置の構成図を示す。この結晶成長装置は、窒素ガスを供給するための原料ガスタンク２１と、育成雰囲気の圧力を調整するための圧力調整器２２と、リーク用バルブ２３と、結晶育成を行うための電気炉２５を備えており、原料ガスタンク２１と電気炉２５とをつなぐ配管等は、ステンレス系（ＳＵＳ系）またはアルミナ系の材料、或いは銅等により形成されている。
【００７１】
そして、上記の電気炉２５の内部には、ステンレス容器２４（反応室）が配置されており、このステンレス容器２４には、坩堝２６（反応容器）がセットされている。この坩堝２６は、例えば、ボロンナイトライド（ＢＮ）やアルミナ（Ａｌ2Ｏ3）などから形成することができる。
また、電気炉２５内の温度は、１０００℃以下の範囲内で任意に昇降温制御することができる。また、ステンレス容器２４の中の結晶雰囲気圧力は、圧力調整器２２，２９やリーク用バルブ２３などによって、１．０×１０7Ｐａ以下の範囲内で配管２８を介して任意に昇降圧制御することができる。
【００７２】
図４−Ｂにステンレス容器２４の断面図を示す。反応室の側壁２７は円筒形に形成されており、その外側下方の足部には、加熱用のヒータＨがリング状に配設されている。このヒータＨは、該反応室の底部を介して坩堝２６（反応容器）を加熱することによって、坩堝２６内の混合フラックス９に熱対流を発生させるためのものである。
【００７３】
３．結晶成長工程
以下、図４−Ａ，−Ｂの結晶成長装置を用いた本実施例の結晶成長工程について、図５−Ａ〜Ｃを用いて説明する。
（１）まず、反応容器（坩堝２６）の中に、ナトリウム（Ｎａ）とリチウム（Ｌｉ）及びIII元素であるＧａを入れ、その反応容器（坩堝２６）を結晶成長装置の反応室（ステンレス容器２４）の中に配置してから、反応室の中のガスを排気する。ただし、ナトリウム（Ｎａ）とリチウム（Ｌｉ）のモル比は、９９：１とした。また、この坩堝中には必要に応じて、例えばアルカリ土類金属等の前述の任意の添加物を予め投入しておいても良い。また、これらの作業を空気中で行うとＮａがすぐに酸化してしまうため、基板や原材料を反応容器にセットする作業は、Ａｒガスなどの不活性ガスで満たされたグローブボックス内で実施する。
【００７４】
（２）次に、反応室のガス圧を０〜１０気圧（１〜１０×１０5Ｐａ）程度の間で周期的に変動させて、反応室内への窒素（Ｎ2）ガスの流し込み（圧縮）及び排気を繰り返すことによって、基板の結晶成長面のクリーニング処理を行う。この時の処理温度は９００℃とし、該クリーニング処理時間は約３０分とする。
【００７５】
（３）次に、この坩堝の温度を８５０℃以上８８０℃以下に調整しつつ、この温度調整工程と並行して、結晶成長装置の反応室には、新たに窒素ガス（Ｎ2）を送り込み、この反応室のガス圧を３〜５気圧（３〜５×１０5Ｐａ）程度に維持する。この時、上記のテンプレート１０の保護膜１５は、上記の昇温の結果生成される融液（混合フラックス）に浸し、テンプレート１０の結晶成長面、即ち、ＧａＮ層１３の露出面は、その融液と窒素ガスとの界面付近に配置する。
【００７６】
（４）その後、図４−ＢのヒータＨを加熱して、混合フラックス９の熱対流を発生させて、これによって、フラックスを攪拌混合させつつ、上記（３）の結晶成長条件を継続的に維持した。
【００７７】
以上の様な条件設定により、ＧａとＮａとの融液と窒素ガスとの界面付近が、継続的にIII族窒化物系化合物半導体の材料原子の過飽和状態となるので、所望の半導体結晶（ｎ型ＧａＮ単結晶２０）をテンプレート１０（図３）の結晶成長面から順調に成長させることができる（図５−Ａ）。ここで、ｎ型の導電性半導体結晶（ｎ型ＧａＮ単結晶２０）が得られるのは、フラックス中に融解したシリコン基板１１がｎ型の添加物（Ｓｉ）として、成長中の結晶中に添加されるためである（図５−Ｂ）。
【００７８】
ただし、保護膜１５を厚く積層しておくことによって、結晶成長工程の実施中には、シリコン基板１１がフラックス中に融解しない様にしても良い。この場合には、シリコン（Ｓｉ）がドープされていない半絶縁性の電子デバイス用半導体基板を結晶成長させることもできる。
【００７９】
４．結晶成長基板の溶解
以上の結晶成長工程によって、ｎ型ＧａＮ単結晶２０が例えば約５００μｍ以上の十分な膜厚にまで成長したら、引き続き坩堝の温度を８５０℃以上８８０℃以下に維持して、保護膜１５及びシリコン基板１１がフラックス中に全て溶解するのを待ち（図５−Ｂ〜Ｃ）、その後も、窒素ガス（Ｎ2）のガス圧を３〜５気圧（３〜５×１０5Ｐａ）程度に維持したまま、反応室の温度を１００℃以下にまで降温する。
【００８０】
ただし、シリコン基板１１をフラックス中に溶解させる工程と上記の降温工程とは、幾らか並行に重ねて実施する様にしても良い。また、保護膜１５やシリコン基板１１は、例えば上記のようにして、ＧａＮ単結晶２０の成長工程中に少なくともその一部がフラックス中に溶解する様にしても良い。これらの各工程の並列同時進行の様態は、例えば保護膜１５の成膜形態などにより適当に調整することができる。
【００８１】
５．フラックスの除去
次に、結晶成長装置の反応室から上記のｎ型ＧａＮ単結晶２０（所望の半導体結晶）を取り出して、これを３０℃以下にまで降温してからその周辺も３０℃以下に維持して、ｎ型ＧａＮ単結晶２０の周りに付着したフラックス（Ｎａ）をエタノールを用いて除去する。
【００８２】
以上の各工程を順次実行することによって、従来よりも大幅にクラックが少ない高品質の厚さが４００μｍ以上の導電性の電子デバイス用半導体基板（ｎ型ＧａＮ単結晶２０）をフラックス法によって低コストで製造することができる。また、Ｆｅなどの不純物をフラックス中に入れれば、その添加量に基づいて当該半導体基板の伝導特性を制御することもできるため、これによって、例えば半絶縁性等の電子デバイス用基板を製造することも可能となる。
【実施例３】
【００８３】
図６は、本実施例３の電界効果トランジスタ１００の積層構造を示す模式的な断面図である。この電界効果トランジスタ１００は、結晶成長によってIII族窒化物系化合物半導体を順次積層することにより形成した半導体素子であり、その結晶成長基板１０１は、先の実施例１または実施例２の製造方法に従って製造された、不純物が添加されていない結晶性に優れたバルク状の厚さ約４００μｍの半絶縁性ＧａＮ結晶から成る。
【００８４】
そして、この結晶成長基板１０１の上には厚さ約２μｍのアンドープのＧａＮから成る半導体層１０３が形成されている。そして、この半導体層１０３が請求項１０に記載のチャネル層Ａに相当する。また、この半導体層１０３（チャネル層Ａ）の上には請求項１０に記載のキャリヤ供給層Ｂに相当する厚さ約３５ｎｍのアンドープのＡｌ0.25Ｇａ0.75Ｎから成る半導体層１０４が積層されている。この半導体層１０４（キャリヤ供給層Ｂ）の膜厚は、ゲートＯＮ時に両半導体層Ａ，Ｂの界面近傍に生成される２次元電子ガス層と、下記の個々のオーミック電極（１０５，１０７）との間におけるキャリア（電子）のトンネル効果が、それぞれ確実かつ良好に発現する様に設定されている。
【００８５】
また、符号１０５，１０６，１０７はそれぞれ、ソース電極（オーミック電極）、ゲート電極（ショットキー電極）、ドレイン電極（オーミック電極）を示している。各オーミック電極（ソース電極１０５とドレイン電極１０７）は、何れもチタン（Ｔｉ）から成る膜厚約１００Åの薄い金属層を蒸着によって積層し、その上にアルミニウム（Ａｌ）から成る膜厚約３０００Åの金属層を更に蒸着にて積層したものである。これらのオーミック電極は、１秒未満のフラッシュアニール処理による約７００℃〜９００℃の熱処理によって、良好に密着及び合金化されている。他方、ゲート電極１０６は、約１００Åのニッケル（Ｎｉ）から成る金属層を蒸着によって積層し、その上に、金（Ａｕ）から成る金属層を更に約３０００Å蒸着して形成したショットキー電極である。
【００８６】
以下、上記の電界効果トランジスタ１００の製造方法を、請求項１０に記載の各半導体結晶層Ａ，Ｂ（上記の半導体層１０３，１０４）を中心に説明する。
上記の電界効果トランジスタ１００の各半導体層（半導体層１０３，１０４）は何れも、有機金属化合物気相成長法（ＭＯＶＰＥ）による気相成長により結晶成長されたものである。ここで用いられたガスは、キャリアガス（Ｈ2又はＮ2）と、アンモニアガス（ＮＨ3）と、トリメチルガリウム（Ｇａ(CH3)3)と、トリメチルアルミニウム（Ａｌ(CH3)3)などである。
【００８７】
図７に、本実施例３の電界効果トランジスタ１００の各半導体層Ａ，Ｂの結晶成長条件を示す。本図７から判る通り、電界効果トランジスタ１００を構成する厚さ約２μｍのアンドープのＧａＮ結晶から成る上記の半導体層１０３（即ち、本発明のチャネル層Ａ）の結晶成長は、次の結晶成長条件にしたがって実施した。
（半導体層Ａの結晶成長条件）
（１）結晶成長温度ＴA  ：  １１００〔℃〕
（２）結晶成長気圧ＰA  ：  １０１３〔ｈＰａ〕
【００８８】
次に、厚さ約３５ｎｍのアンドープのＡｌ0.25Ｇａ0.75Ｎ結晶から成る上記の半導体層１０４（即ち、請求項１１に記載のキャリヤ供給層Ｂ）の結晶成長は、次の結晶成長条件にしたがって実施した。
（半導体層Ｂの結晶成長条件）
（１）結晶成長温度ＴB  ：  １０００〔℃〕
（２）結晶成長気圧ＰB  ：  １０１３〔ｈＰａ〕
【００８９】
この構成においては、第１及び第２の各半導体層Ａ，Ｂ（半導体層１０３，１０４）の各結晶成長温度ＴA，ＴBと、各結晶成長気圧ＰA，ＰBが、それぞれ何れも下記の式（２）を満たしている点に特徴がある。なお、次式（１）は、本実施例３と対照、比較するために、従来のトランジスタ９００（図１１）の製造工程における結晶成長条件の代表的な設定例について記したものである。
【００９０】
（従来の結晶成長条件）
ＴB＞ＴA，
ＰB＜ＰA                                              …（１）
（本実施例３の結晶成長条件）
１０００℃＝ＴB＜ＴA＝１１００℃，
ＰB＝ＰA＝（常圧）                                    …（２）
この式（２）の結晶成長条件下では、半導体層１０３（チャネル層Ａ）を２μｍ積層した後には、結晶成長炉内の結晶成長温度は降温され、結晶成長気圧はそのまま略常圧に維持される。
【００９１】
図１１の従来例においては、式（１）の結晶成長条件にしたがって、半導体層１０３，１０４を形成していたため、その両者の界面では、望ましくない凹凸が形成されてしまう所謂界面荒れが生じて、２次元電子ガスの移動度を高く確保することができなかった。即ち、この様な界面においては、キャリヤの散乱が非常に生じ易かった。
しかしながら、本実施例３の様な結晶成長の実施条件（上記の式（２））に従えば、半導体層１０３（チャネル層Ａ）の上面を形成する原子の昇華を効果的に抑制することができるため、半導体層１０３，１０４の界面の荒れを効果的に防止することができる。
【００９２】
その結果、本実施例３の電界効果トランジスタ１００では、図７の特性の欄にも記載した様に、オン電流Ｉは０．７〔Ａ／ｍｍ〕から１．１〔Ａ／ｍｍ〕にまで向上し、シート抵抗ρは６５０〔Ω／□〕から４００〔Ω／□〕にまで低減でき、かつ、チャネルの移動度μは１０００〔ｃｍ2／Ｖｓｅｃ〕程度だったものが、１６００〔ｃｍ2／Ｖｓｅｃ〕程度にまで大幅に改善された。
【００９３】
そして、これらの電気的特性は、チャネル層（二次元電子ガス）のシートキャリア濃度に換算して、およそ１×１０13〔ｃｍ-2〕程度にも匹敵する程の極めて高性能なものである。即ち、上記の本実施例３の電界効果トランジスタ１００の構成及び製法に従えば、上記の様に従来に比べて素子の電気的特性を大幅に改善することができる。
【００９４】
また、上記の界面荒れの抑制作用は、先の実施例１の製造方法に従って製造された、不純物が無添加の結晶性に優れたバルク状の厚さ約４００μｍの半絶縁性ＧａＮ結晶から結晶成長基板１０１を構成したことにも、基づいている。即ち、結晶成長処理によって基板上に積層される半導体結晶層間の界面をより平坦に形成する上で、結晶品質が極めて高い結晶成長基板を用いることは非常に有効かつ重要であり、この意味においても、本発明の電子デバイス用半導体基板を用いることは、特に有効である。
【実施例４】
【００９５】
図８は、本実施例４の電界効果トランジスタ２００の積層構造を示す模式的な断面図である。この電界効果トランジスタ２００は、結晶成長によってIII族窒化物系化合物半導体を順次積層することにより形成した半導体素子であり、その結晶成長基板２０１は、先の実施例１または実施例２の製造方法に従って製造された、不純物として鉄（Ｆｅ）を添加した結晶性に優れたバルク状の厚さ約４００μｍの半絶縁性ＧａＮ結晶から成る。
【００９６】
そして、この結晶成長基板２０１の上には厚さ約２μｍのアンドープのＧａＮから成る半導体結晶層２０３が形成されている。そして、この半導体結晶層２０３が、請求項１０に記載のチャネル層Ａに相当する。また、この半導体結晶層２０３（チャネル層Ａ）の上には、請求項１０に記載したキャリヤ供給層Ｂに相当する厚さ約４００ÅのアンドープのＡｌxＧａ1-xＮ（０．１５≦ｘ≦０．２０）から成る半導体結晶層２０４が積層されている。
このアルミニウム組成比ｘは、半導体結晶層２０３との界面からの距離の増大に対して、０．２０から０．１５まで単調に減少させた。
【００９７】
この半導体結晶層２０４（キャリヤ供給層Ｂ）の膜厚（約４００Å）は、ゲートＯＮ時に両半導体結晶層Ａ，Ｂの界面近傍に生成される２次元電子ガス層と、下記の個々のオーミック電極（２０５，２０７）との間におけるキャリア（電子）のトンネル効果が、それぞれ確実かつ良好に発現する様に設定されている。
【００９８】
また、符号２０５，２０６，２０７はそれぞれ、ソース電極（オーミック電極）、ゲート電極（ショットキー電極）、ドレイン電極（オーミック電極）を示している。各オーミック電極（ソース電極２０５とドレイン電極２０７）は、何れもチタン（Ｔｉ）から成る膜厚約１００Åの薄い金属層を蒸着によって積層し、その上にアルミニウム（Ａｌ）から成る膜厚約３０００Åの金属層を更に蒸着にて積層したものである。これらのオーミック電極は、１秒未満のフラッシュアニール処理による約７００℃〜９００℃の熱処理によって、良好に密着及び合金化されている。他方、ゲート電極２０６は、約１００Åのニッケル（Ｎｉ）から成る金属層を蒸着によって積層し、その上に、金（Ａｕ）から成る金属層を更に約３０００Å蒸着して形成したショットキー電極である。
【００９９】
以下、上記の電界効果トランジスタ２００の製造方法を、半導体結晶層２０４（キャリヤ供給層Ｂ）を中心に説明する。
上記の電界効果トランジスタ２００の各半導体結晶層（半導体結晶層２０３，２０４）は何れも、有機金属化合物気相成長法（ＭＯＶＰＥ）による気相成長により結晶成長されたものである。ここで用いられたガスは、キャリアガス（Ｈ2又はＮ2）と、アンモニアガス（ＮＨ3）と、トリメチルガリウム（Ｇａ(CH3)3)と、トリメチルアルミニウム（Ａｌ(CH3)3)などである。
【０１００】
より詳細には、各半導体結晶層は以下の結晶成長条件に基づいて結晶成長させた。
１．チャネル層Ａ（半導体結晶層２０３）
（１）結晶成長温度ＴA  ：  １１４０〔℃〕
（２）積層構成          ：  単層（膜厚約２μｍの真性ＧａＮ結晶）
【０１０１】
２．キャリヤ供給層Ｂ（半導体結晶層２０４）
（１）結晶成長温度ＴB  ：  １０００〔℃〕
（２）積層構成          ：  複層（６層）
第１層  ：  膜厚約７０Å，アルミニウム組成比ｘ＝０．２０
第２層  ：  膜厚約７０Å，アルミニウム組成比ｘ＝０．１９
第３層  ：  膜厚約６０Å，アルミニウム組成比ｘ＝０．１８
第４層  ：  膜厚約６０Å，アルミニウム組成比ｘ＝０．１７
第５層  ：  膜厚約７０Å，アルミニウム組成比ｘ＝０．１６
第６層  ：  膜厚約７０Å，アルミニウム組成比ｘ＝０．１５
【０１０２】
図９にこの電界効果トランジスタ２００のゲートリーク電流の特性を示す。この図９では、一番下のグラフｉ）が、上記の電界効果トランジスタ２００のゲートリーク電流の特性を示しており、その上のグラフｉｉ）は、キャリヤ供給層Ｂを単層の膜厚約４００ÅのＡｌ0.15Ｇａ0.85Ｎから成る半導体結晶層から形成した別のサンプルＳ２の特性を示している。また、グラフiii）は、キャリヤ供給層Ｂを単層の膜厚約４００ÅのＡｌ0.20Ｇａ0.80Ｎから成る半導体結晶層から形成した他のサンプルＳ３の特性を示している。勿論、その他の構成要件については、Ｓ２，Ｓ３の何れのサンプルにおいても、上記の電界効果トランジスタ２００と同等にした。
【０１０３】
このリーク電流の測定結果より、上記の電界効果トランジスタ２００では、キャリヤ供給層Ｂを膜厚約４００ÅのＡｌ0.15Ｇａ0.85Ｎから成る単層の半導体結晶層から形成したサンプルＳ２の場合と比較して、同等以上にリーク電流の抑制効果が得られていることが分かる。また、上記の電界効果トランジスタ２００では、キャリヤ供給層Ｂを膜厚約４００ÅのＡｌ0.20Ｇａ0.80Ｎから成る単層の半導体結晶層から形成した上記のサンプルＳ３の場合と比較して、リーク電流が１／１００以下と極めて効果的に抑制されていることが分かる。
【０１０４】
また、上記の電界効果トランジスタ２００とサンプルＳ２，Ｓ３について、チャネル層Ａとキャリヤ供給層Ｂの界面におけるシート抵抗を測定したところ、以下の測定結果を得た。
（シート抵抗）
電界効果トランジスタ２００  ：  約６００〔Ω／□〕
サンプルＳ２  ：  約７００〔Ω／□〕
サンプルＳ３  ：  約５００〔Ω／□〕
【０１０５】
以上の実験結果より、電界効果トランジスタ２００においては、良好に抑制されたリーク電流値に基づく高い耐圧性と、良好に抑制されたシート抵抗（ｏｎ抵抗）に基づく高い電気伝導性とが、従来にない非常に良い兼ね合いで、とても合理的に両立されていることが分かる。言い換えれば、図９のグラフｉ）の様にリーク電流が低く抑制された電界効果トランジスタにおいて、約６００〔Ω／□〕程度のシート抵抗を達成することは、従来は必ずしも容易ではなかった。
【０１０６】
また、上記のキャリヤ供給層Ｂにおける複層構造は、上記の６層（第１層〜第６層）の結晶成長時におけるアルミニウム供給ガス（トリメチルアルミニウム（Ａｌ(CH3)3)）の供給量を僅かに調整するだけで実現することができるものであるから、例えばこの様にして電界効果トランジスタ２００を製造する場合には、従来と同等以上の生産性を確保することも容易である。
【０１０７】
また、上記のリーク電流の抑制作用は、不純物として鉄（Ｆｅ）を添加して先の実施例１の製造方法に従って製造された結晶性に優れたバルク状の厚さ約４００μｍの半絶縁性ＧａＮ結晶から上記の結晶成長基板２０１を構成したことにも基づいている。即ち、キャリヤ供給層Ｂ（半導体結晶層２０４）を低転位で良質に形成する上で、結晶品質が極めて高い結晶成長基板を用いることは非常に有効かつ重要であり、この意味においても、本発明の電子デバイス用半導体基板を用いることは、特に有効である。
【実施例５】
【０１０８】
図１０−Ａに本実施例５の増幅回路３００の模式的な斜視図を示し、図１０−Ｂにはこの増幅回路３００の回路図を示す。この増幅回路３００は、先の実施例３の場合と同様にして結晶成長基板１０１の上にIII族窒化物系化合物半導体を順次積層することによって、電界効果トランジスタ１００を２つ並べて形成したものであるが、図１０−Ａに示すように、結晶成長基板１０１の上には更に、抵抗Ｒと容量Ｃinが形成されており、かつ、これらの各素子は、図１０−Ｂに示す様に電気的に接続されて１つの増幅器を構成している。
【０１０９】
そして、この様な構成に従えば、先の実施例でも言及した様に結晶成長基板１０１の結晶品質が非常に高いので、各素子の品質も向上する。したがって、例えばこの様な集積回路を製造することによっても、本発明の作用・効果に基づいて動作特性の優れた増幅器（半導体集積回路）を得ることができる。
【０１１０】
〔その他の変形例〕
本発明の実施形態は、上記の形態に限定されるものではなく、その他にも以下に例示される様な変形を行っても良い。この様な変形や応用によっても、本発明の作用に基づいて本発明の効果を得ることができる。
【０１１１】
（変形例１）
例えば、上記の実施例３（図６）では、本発明の電子デバイス用半導体基板（１０１）の上に、チャネル層Ａ（１０３）を結晶成長にて積層しているが、本発明の電子デバイス用半導体基板を用いた場合、基板の結晶品質が特に優れているため、その結晶成長基板（１０１）自身でチャネル層Ａを兼ねることも可能である。その場合には、結晶成長面のクリーニング処理を十分に行った上で、本発明の電子デバイス用半導体基板（１０１）の上に直接キャリヤ供給層Ｂ（１０４）を積層すれば良い。
また、この場合には、所望の電子デバイスの製造工程を非常に簡潔にすることができるため、生産性の上でも有利である。
【０１１２】
（変形例２）
また、上記の実施例３や実施例４では、本発明の半絶縁性の電子デバイス用半導体基板の上に横方向（水平方向）に電流を流すタイプのＦＥＴの構成例を示したが、本発明は、導電性の結晶成長基板（導電性の電子デバイス用半導体基板）の裏面の少なくとも一部に電極を設けてその結晶成長基板やその上に積層された半導体結晶層に縦方向（垂直方向）に電流を流すタイプのＦＥＴなどにも応用することができる。その様な縦方向導通型の電子デバイスとしては、例えば、「特開２００４−２６０１４０」や「特開２０００−３４９２８４」や「特開平１０−２９４４６１」等に記載の電界効果トランジスタなどがある。
【０１１３】
そして、これらの従来構造の電界効果トランジスタの基板に、本発明の導電性の電子デバイス用半導体基板を採用した場合にも、上記の実施例と同様に、リーク電流やシート抵抗を低減させるなど作用効果によって当該電子デバイスの諸特性を効果的に改善することができる。また、これらの電子デバイスでは、上記の各実施例に見られる様な作用を得ることもできるが、特に、上記の従来構造の電界効果トランジスタなどにおいては、更に、結晶成長基板（電子デバイス用半導体基板）自身に電極を形成したり、当該基板自身に電流を流したりするため、本発明の電子デバイス用半導体基板の採用に基づく導電性基板の結晶品質の改善効果はさらに拡張される。
【０１１４】
例えば、本発明の導電性の電子デバイス用半導体基板を用いれば、これらの基板は従来の基板よりも電気伝導率が高いため、従来構造の公知のパワーＦＥＴなどにおいて、１ｍΩｃｍ2以下のオン抵抗を実現することも十分に可能または容易になる。また、これらの基板は従来の基板よりも熱伝導率も高いため、オン抵抗の低減と共に、放熱効果を得るためにも有効である。
【０１１５】
なお、所望の電子デバイスを形成する際に、結晶成長基板（電子デバイス用半導体基板）の上に積層する半導体結晶層に不純物を添加する方法は、必ずしも結晶成長処理に依らなくても良い。例えば、イオン注入や熱拡散などの方法によっても、それらの半導体結晶層中に不純物を添加することができる。
【産業上の利用可能性】
【０１１６】
本発明は、III族窒化物系化合物半導体からなる半導体結晶を用いた半導体デバイスの製造に有用である。これらの半導体デバイスとしては、先に言及した電子デバイスなどの他にも、例えばＬＥＤやＬＤなどの発光素子や受光素子や、それらを集積した光集積回路（ＯＥＩＣ）等を挙げることができる。
また、本発明のトランジスタは電界効果を利用したものであっても、バイポーラ型のものであっても良い。また、本発明に基づいて製造することができる電界効果トランジスタには、例えばＭＩＳＦＥＴ，ＭＯＳＦＥＴ，ＨＦＥＴ，ＭＯＤＦＥＴ，ＪＦＥＴ，ＨＪＦＥＴ，ＨＥＭＴ等の半導体素子が含まれ、更に、例えば、パワーＭＯＳＦＥＴやＩＧＢＴ等の電力制御用のパワートランジスタなども含まれる。
【図面の簡単な説明】
【０１１７】
【図１】実施例１で用いる結晶成長装置の断面図
【図２−Ａ】実施例１で用いる結晶成長装置の動作を例示する断面図
【図２−Ｂ】実施例１で用いる結晶成長装置の動作を例示する断面図
【図２−Ｃ】実施例１で用いる結晶成長装置の動作を例示する断面図
【図３】実施例２のテンプレート１０の作成工程における断面図
【図４−Ａ】実施例２で用いる結晶成長装置の構成図
【図４−Ｂ】実施例２で用いる結晶成長装置の部分的な断面図
【図５−Ａ】実施例２の半導体結晶の結晶成長工程における断面図
【図５−Ｂ】実施例２の半導体結晶の結晶成長工程における断面図
【図５−Ｃ】実施例２の半導体結晶の結晶成長工程における断面図
【図６】実施例３の電界効果トランジスタ１００の積層構造を示す断面図
【図７】電界効果トランジスタ１００の構成条件と諸特性を示す表
【図８】実施例４の電界効果トランジスタ２００の断面図
【図９】電界効果トランジスタ２００のリーク電流の特性を示すグラフ
【図１０−Ａ】実施例５の増幅回路３００の模式的な斜視図
【図１０−Ｂ】実施例５の増幅回路３００の回路図
【図１１】従来の電界効果トランジスタ９００の積層構造を例示する断面図
【符号の説明】
【０１１８】
２  ：  反応室
３  ：  反応容器
８  ：  種結晶
９  ：  混合フラックス
Ｈ  ：  ヒータ
１０  ：  テンプレート
２０  ：  半導体基板
１００，２００  ：  電界効果トランジスタ
１０３，２０３  ：  チャネル層
１０４，２０４  ：  キャリヤ供給層