(57)【要約】      （修正有）【課題】プリント基板またはＬＳＩパッケージにおいて、必要な配線を引くために必要な層数を見積もる基板層数見積もりシステム、方法、プログラムを提供する。【解決手段】本システム１はピン位置情報ファイル２１、ネットリストファイル２２から、各部品のピンの位置、接続情報を得て、また追加層構成定義ファイル２３より追加する層の順序情報や、各層でのヴィア径の情報により、配線の障害となる情報を得て、層構成、ヴィア、配線禁止領域を記憶装置３に記憶させる。配線経路探索手段１４は、この層構成で必要な配線が引ききれるかどうかを判断する。できない場合は追加層情報に従って次の順序の層を追加し、ヴィア等の障害物を考慮し、必要な配線が引ききれるかどうかの判断を再度行う。引ききれたら、現状の層構成を出力装置４に出力する。こうして必要な層数、層構成の見積もりを可能にする。【選択図】図１
2008009993.tif 000002
【特許請求の範囲】
【請求項１】
基板の配線設計にて、前記基板を形成する基板層の構造の情報または基板層の数の情報と、基板層に取り付ける各ピンの位置の情報と、基板層に設けるヴィアの形状の情報を記憶する記憶手段と、前記記憶手段に記憶された各情報を参照し、所定の配線結果を出力する出力手段とを有し、基板層の必要総数を決定する基板層数見積もりシステムであって、  既に基板を形成している基板層の層構成の情報と、後に追加する基板層の層構成の情報と、それらの層構成全体の順番の情報を参照して新規の層構成を生成し、前記新規の層構成の情報を前記記憶手段に記憶させる層追加手段と、  前記新規の層構成の基板層に取り付ける各ピンの位置の情報と、各ピンの接続関係の情報と、既存のヴィアの情報を参照して新規のヴィアを生成し、前記新規のヴィアの位置の情報および形状の情報を前記記憶装置に記憶させるヴィア生成手段と、  前記新規の層構成に既存の配線の情報と、配線を引くことを不可とする既存の配線禁止領域の情報と、前記新規のヴィアの情報を参照して新規の配線禁止領域を生成し、前記新規の配線禁止領域の情報を前記記憶手段に記憶させる配線禁止領域生成手段と、  前記記憶手段に記憶されている前記新規の層構成の情報、前記新規のヴィアの情報、前記新規の配線禁止領域の情報を参照して、新規の配線経路を検出し、配線経路の確保率が１００％でない場合、前記新規の層構成の情報、前記新規のヴィアの情報、前記新規の配線禁止領域の情報を生成および参照して新規の配線経路を検出する処理を該確保率が１００％になるまで繰り返し、該確保率が１００％となった時に、前記新規の配線経路を備えた前記新規の層構成、総数を前記出力手段に出力する配線経路検索手段を有することを特徴とする基板層数見積もりシステム。
【請求項２】
基板の配線設計にて、前記基板を形成する基板層の構造の情報または基板層の数の情報と、基板層に取り付ける各ピンの位置の情報と、基板層に設けるヴィアの形状の情報を記憶する記憶手段と、前記記憶手段に記憶された各情報を参照し、所定の配線結果を出力する出力手段とを有し、基板層の必要総数を決定する基板層数見積もりシステムによる基板層数見積もり方法であって、  既に基板を形成している基板層の層構成の情報と、後に追加する基板層の層構成の情報と、それらの層構成全体の順番の情報を参照して新規の層構成を生成し、前記新規の層構成の情報を前記記憶手段に記憶させる層追加工程と、  前記新規の層構成の基板層に取り付ける各ピンの位置の情報と、各ピンの接続関係の情報と、既存のヴィアの情報を参照して新規のヴィアを生成し、前記新規のヴィアの位置の情報および形状の情報を前記記憶装置に記憶させるヴィア生成工程と、  前記新規の層構成に既存の配線の情報と、配線を引くことを不可とする既存の配線禁止領域の情報と、前記新規のヴィアの情報を参照して新規の配線禁止領域を生成し、前記新規の配線禁止領域の情報を前記記憶手段に記憶させる配線禁止領域生成工程と、  前記記憶手段に記憶されている前記新規の層構成の情報、前記新規のヴィアの情報、前記新規の配線禁止領域の情報を参照して、新規の配線経路を検出し、配線経路の確保率が１００％でない場合、前記新規の層構成の情報、前記新規のヴィアの情報、前記新規の配線禁止領域の情報を生成および参照して新規の配線経路を検出する処理を該確保率が１００％になるまで繰り返し、該確保率が１００％となった時に、前記新規の配線経路を備えた前記新規の層構成、総数を前記出力手段に出力する配線経路検索工程を有することを特徴とする基板層数見積もり方法。
【請求項３】
コンピュータを、基板の配線設計にて、前記基板を形成する基板層の構造の情報または基板層の数の情報と、基板層に取り付ける各ピンの位置の情報と、基板層に設けるヴィアの形状の情報を記憶する記憶手段と、前記記憶手段に記憶された各情報を参照し、所定の配線結果を出力する出力手段として機能させ、基板層の必要総数を決定する基板層数見積もりプログラムであって、  コンピュータを、  既に基板を形成している基板層の層構成の情報と、後に追加する基板層の層構成の情報と、それらの層構成全体の順番の情報を参照して新規の層構成を生成し、前記新規の層構成の情報を前記記憶手段に記憶させる層追加手段と、  前記新規の層構成の基板層に取り付ける各ピンの位置の情報と、各ピンの接続関係の情報と、既存のヴィアの情報を参照して新規のヴィアを生成し、前記新規のヴィアの位置の情報および形状の情報を前記記憶装置に記憶させるヴィア生成手段と、  前記新規の層構成に既存の配線の情報と、配線を引くことを不可とする既存の配線禁止領域の情報と、前記新規のヴィアの情報を参照して新規の配線禁止領域を生成し、前記新規の配線禁止領域の情報を前記記憶手段に記憶させる配線禁止領域生成手段と、  前記記憶手段に記憶されている前記新規の層構成の情報、前記新規のヴィアの情報、前記新規の配線禁止領域の情報を参照して、新規の配線経路を検出し、配線経路の確保率が１００％でない場合、前記新規の層構成の情報、前記新規のヴィアの情報、前記新規の配線禁止領域の情報を生成および参照して新規の配線経路を検出する処理を該確保率が１００％になるまで繰り返し、該確保率が１００％となった時に、前記新規の配線経路を備えた前記新規の層構成、総数を前記出力手段に出力する配線経路検索手段として機能させることを特徴とする基板層数見積もりプログラム。 
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリント基板またはＬＳＩパッケージにおいて、必要な配線を引くために必要な層数を見積もることのできる基板層数見積もりシステム、方法、プログラムを提供するものである。    
【背景技術】
【０００２】
多層構造のプリント基板、ＬＳＩパッケージの自動配線設計を行う際には、異なる層間で電気的接続を行うヴィアの形状を考慮し、層数を見積もることで、引くべき配線の全体の実装仕様を設計していくことになる。      
【０００３】
従来のヴィアと層数の見積もりに関するシステムの一例が、特許文献１に記載されている。図８は特許文献１に記載されている概略配線経路層割り当て方式のブロック図であるが、図８に示すように、特許文献１に記載の概略配線経路層割り当て方式は、領域抽出手段と、経路交差抽出手段と、非交差経路集合抽出手段と、層割り当て手段と、割り当て調整手段とから構成されている。      
【０００４】
このような構成を有する特許文献１に記載のシステムのヴィアと層数見積もりに関する部分はつぎのように動作する。すなわち、層割り当て手段２４は、交差情報ならびに非交差経路集合および残余経路集合を参照して当該領域に関する詳細配線のための層割り当てを行う。割り当て調整手段２５は、層割り当て手段２４による層割り当てが実行可能であるか否かを判断し、「実行不能」と判断した場合には当該層割り当ての調整を行う。      
【０００５】
しかし、特許文献１の技術では、固定された層数内での当該層割り当て、つまりヴィア数を見積もることであるため、プリント基板上のＢＧＡの引き出し配線やＬＳＩパッケージのようにヴィア数が決まっている状態で必要な基板層数を見積もることはできない。      
【０００６】
特許文献２に記載の技術は、基板設計情報入力部、実装仕様入力部各々から入力される回路図、部品及び基板に関する設計情報及び実装仕様案と、過去の実績から求められたデータに基づいて、プリント基板の設計に必要なデータを算出する各算出部でそれぞれ配線容量、配線阻害割合、区間数割合、部品実装割合を算出し、この算出結果を実績データ入力部からの過去の実績データを評価目安として比較部で比較し、その比較結果を表示部で表示するようにして、プリント基板が設計されるに際し、初期段階で配線収容性や部品搭載性が評価可として、信号層数やチャネル数等の実装仕様を決定するものであり、つまり特許文献１の技術の手順とは逆で、ヴィア数が決まっている状態で必要な基板層数を見積もるようにしたものである。      
【０００７】
この特許文献２に記載の技術は、信号層数やチャネル数等の実装仕様を効率的に、しかも迅速に決定するために初期段階での配線収容性や、部品搭載性をきちんと評価するために、各算出部が配線容量、配線阻害割合、区間数割合、部品実装割合をできるだけ誤差を少なくして算出していくことを重視している。      
【０００８】
近年のプリント基板、ＬＳＩパッケージの小型化に伴い、その配線設計の効率性と、迅速性を追求することは言うに俟たないが、そのためには配線容量、配線阻害割合、区間数割合、部品実装割合といった最終的なデータだけを考慮するだけでなく、対象となる層の数、その中に存在するヴィアの位置、形状を考慮した上で如何なる配線の引き方が有効であるか、配線を完全に引ききって配線経路を完全に確保するにはどうする必要があるか、といった設計のプロセスも考慮することが必要である。というのは、実際に層構成を決定していくときに、ある箇所にある層を追加すると、配線経路にとってのヴィアの位置等が逐次変化するからである。別の層を追加する場合には追加することでヴィアのあり方がどう変わるかを考慮する必要性がでてくる。特許文献２に記載の技術では、この必要性に対応することは難しい。      
【０００９】
【特許文献１】特開２０００−３３１０３８号公報
【特許文献２】特開２００２−０５６０４５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明では上記問題を鑑みて、プリント基板またはＬＳＩパッケージの追加層の順序を表す情報と、追加された層に存在するヴィア等の配線の障害物を考慮して配線経路を検索することで、プリント基板またはＬＳＩパッケージの必要層数を見積もることができる基板層数見積もりシステム、方法、プログラムを提供することを目的とする。      
【００１１】
また配線設計にて、基板層に取り付けるピンの接続関係を参照するときに、接続関係にあるピンの任意の組み合わせ方を可能にするようなピン群という考えを導入し、前記組み合わせの指標となるネット割り当て結果を参照することで、追加する必要のある基板層の総数を最も少なくすることを目的とする。      
【００１２】
また、配線設計を効率的、迅速なものとするため、追加した後の層構成、総数を出力するかどうかの判断基準を妥当な
ものとすることを目的とする。    
【課題を解決するための手段】
【００１３】
かかる目的を解決するため、請求項１に記載の発明は、基板の配線設計にて、基板を形成する基板層の構造の情報または基板層の数の情報と、基板層に取り付ける各ピンの位置の情報と、基板層に設けるヴィアの形状の情報を記憶する記憶手段と、記憶手段に記憶された各情報を参照し、所定の配線結果を出力する出力手段とを有し、基板層の必要総数を決定する基板層数見積もりシステムであって、既に基板を形成している基板層の層構成の情報と、後に追加する基板層の層構成の情報と、それらの層構成全体の順番の情報を参照して新規の層構成を生成し、新規の層構成の情報を記憶手段に記憶させる層追加手段と、新規の層構成の基板層に取り付ける各ピンの位置の情報と、各ピンの接続関係の情報と、既存のヴィアの情報を参照して新規のヴィアを生成し、新規のヴィアの位置の情報および形状の情報を記憶装置に記憶させるヴィア生成手段と、新規の層構成に既存の配線の情報と、配線を引くことを不可とする既存の配線禁止領域の情報と、新規のヴィアの情報を参照して新規の配線禁止領域を生成し、新規の配線禁止領域の情報を記憶手段に記憶させる配線禁止領域生成手段と、記憶手段に記憶されている新規の層構成の情報、新規のヴィアの情報、新規の配線禁止領域の情報を参照して、新規の配線経路を検出し、配線経路の確保率が１００％でない場合、新規の層構成の情報、新規のヴィアの情報、新規の配線禁止領域の情報を生成および参照して新規の配線経路を検出する処理を該確保率が１００％になるまで繰り返し、該確保率が１００％となった時に、新規の配線経路を備えた新規の層構成、総数を出力手段に出力する配線経路検索手段を有することを特徴とする。   請求項２に記載の発明は、基板の配線設計にて、基板を形成する基板層の構造の情報または基板層の数の情報と、基板層に取り付ける各ピンの位置の情報と、基板層に設けるヴィアの形状の情報を記憶する記憶手段と、記憶手段に記憶された各情報を参照し、所定の配線結果を出力する出力手段とを有し、基板層の必要総数を決定する基板層数見積もりシステムによる基板層数見積もり方法であって、既に基板を形成している基板層の層構成の情報と、後に追加する基板層の層構成の情報と、それらの層構成全体の順番の情報を参照して新規の層構成を生成し、新規の層構成の情報を記憶手段に記憶させる層追加工程と、新規の層構成の基板層に取り付ける各ピンの位置の情報と、各ピンの接続関係の情報と、既存のヴィアの情報を参照して新規のヴィアを生成し、新規のヴィアの位置の情報および形状の情報を記憶装置に記憶させるヴィア生成工程と、新規の層構成に既存の配線の情報と、配線を引くことを不可とする既存の配線禁止領域の情報と、新規のヴィアの情報を参照して新規の配線禁止領域を生成し、新規の配線禁止領域の情報を記憶手段に記憶させる配線禁止領域生成工程と、記憶手段に記憶されている新規の層構成の情報、新規のヴィアの情報、新規の配線禁止領域の情報を参照して、新規の配線経路を検出し、配線経路の確保率が１００％でない場合、新規の層構成の情報、新規のヴィアの情報、新規の配線禁止領域の情報を生成および参照して新規の配線経路を検出する処理を該確保率が１００％になるまで繰り返し、該確保率が１００％となった時に、新規の配線経路を備えた新規の層構成、総数を出力手段に出力する配線経路検索工程を有することを特徴とする。 請求項３に記載の発明は、コンピュータを、基板の配線設計にて、基板を形成する基板層の構造の情報または基板層の数の情報と、基板層に取り付ける各ピンの位置の情報と、基板層に設けるヴィアの形状の情報を記憶する記憶手段と、記憶手段に記憶された各情報を参照し、所定の配線結果を出力する出力手段として機能させ、基板層の必要総数を決定する基板層数見積もりプログラムであって、コンピュータを、既に基板を形成している基板層の層構成の情報と、後に追加する基板層の層構成の情報と、それらの層構成全体の順番の情報を参照して新規の層構成を生成し、新規の層構成の情報を記憶手段に記憶させる層追加手段と、新規の層構成の基板層に取り付ける各ピンの位置の情報と、各ピンの接続関係の情報と、既存のヴィアの情報を参照して新規のヴィアを生成し、新規のヴィアの位置の情報および形状の情報を記憶装置に記憶させるヴィア生成手段と、新規の層構成に既存の配線の情報と、配線を引くことを不可とする既存の配線禁止領域の情報と、新規のヴィアの情報を参照して新規の配線禁止領域を生成し、新規の配線禁止領域の情報を記憶手段に記憶させる配線禁止領域生成手段と、記憶手段に記憶されている新規の層構成の情報、新規のヴィアの情報、新規の配線禁止領域の情報を参照して、新規の配線経路を検出し、配線経路の確保率が１００％でない場合、新規の層構成の情報、新規のヴィアの情報、新規の配線禁止領域の情報を生成および参照して新規の配線経路を検出する処理を該確保率が１００％になるまで繰り返し、該確保率が１００％となった時に、新規の配線経路を備えた新規の層構成、総数を出力手段に出力する配線経路検索手段として機能させることを特徴とする。    
【発明の効果】
【００１４】
本発明により、プリント基板またはＬＳＩパッケージの必要層数を見積もることができる。その理由は、プリント基板またはＬＳＩパッケージの追加層順序情報と、追加された層に存在するヴィア等の配線の障害物を考慮して配線経路を検索するためである。      
【００１５】
また、配線設計するときに、基板層に取り付けるピンの接続関係を参照するときに、接続関係にあるピンの任意の組み合わせ方を可能にするようなピン群という考えを導入し、前記組み合わせの指標となるネット割り当て結果を参照することで、追加する必要のある基板層の総数を最も少なくすることができる。      
【００１６】
また、配線設計を効率的、迅速なものとするため、追加した後の層構成、総数を出力するかどうかの判断基準を妥当なものとすることができる。    
【発明を実施するための最良の形態】
【００１７】
以下に本発明の実施の形態を図面を参照して説明する。      
【００１８】
＜実施の形態１の構成＞  図１を参照すると、本発明の基板層数見積もりシステムの実施の形態１は、本システム１と、記憶装置３と、出力装置４とから構成されている。      
【００１９】
プログラム制御により動作する本システム１は層追加手段１１と、ヴィア生成手段１２と、配線禁止領域生成手段１３と、配線経路探索手段１４とから構成されている。これらの手段はそれぞれ概略つぎのように動作する。      
【００２０】
層追加手段１１は、追加層構成定義ファイル２３に保持されている追加する層順の情報を基に、層構成を記憶装置３上に展開する。      
【００２１】
ヴィア生成手段１２は、ピン位置情報ファイル２１とネットリストファイル２２から電源またはグランドピンの位置情報を得て、その位置から、追加層構成定義ファイル２３に定義されている電源またはグランド層までヴィアを生成し、記憶装置３上に展開する。この時ヴィアの形状は追加層構成定義ファイル２３から得る。      
【００２２】
配線禁止領域生成手段１３は、ネットリストファイル２２から既存の配線や配線禁止領域情報を得て、記憶装置３上に展開する。      
【００２３】
配線経路探索手段１４は、記憶装置３上に展開されたヴィア、既存配線や配線禁止領域情報と、ピン位置情報ファイル２１とネットリストファイル２２から得られるピンと他のピンの接続関係を基に、現在記憶装置３上に展開されている層構成で配線経路が何％確保できるかを判断する。      
【００２４】
本システム１は、配線経路探索手段１３による配線経路確保が１００％になった時の層構成を、必要な層構成および層数として出力装置４に出力する。      
【００２５】
＜実施の形態１の動作＞  次に、図１のブロック図および図２のフローチャートを参照して実施の形態１の全体の動作について詳細に説明する。      
【００２６】
まず、層追加手段１１が追加層構成定義ファイル２３の情報を基に最初の層構成を記憶装置３上に展開する（Ｆ１１）。      
【００２７】
次に、ヴィア生成手段１２がピン位置情報ファイル２１とネットリストファイル２２から電源またはグランドピンの位置情報を得て、該当ピンのその位置から電源またはグランド層までヴィアを生成し記憶装置３上に展開する（Ｆ１２）。この時どの電源またはグランド層までヴィアを生成するかは追加層構成定義ファイル２３の各層の電源・グランドネット名情報を用いる。      
【００２８】
次に、配線禁止領域生成手段１３が、ネットリストファイル２２から既存の配線や配線禁止領域情報を得て、配線を引く際の障害となる既存の配線や配線禁止領域情報を記憶装置３上に展開する（Ｆ１３）。      
【００２９】
次に配線経路探索手段１４が、Ｆ１１で展開された層構成と、Ｆ１１からＦ１３で展開された配線の障害となる電源またはグランドのヴィア、既存の配線および配線禁止領域情報を、配線経路を探索するための情報とし、ピン位置情報ファイル２１とネットリストファイル２２から得られるピンと他のピンの接続関係情報により、これらの接続関係を配線するための配線経路の探索を行う（Ｆ１４）。      
【００３０】
Ｆ１４の結果、全接続関係を配線するための配線経路が１００％確保できた場合はＦ１１で展開した層構成およびその層数を出力装置４に出力する（Ｆ１５）。      
【００３１】
もし配線経路が１００％確保できなかった場合はＦ１１に戻り、追加層構成定義ファイル２３から次に追加する層情報を得て、現状の層構成に追加し、記憶装置３上に展開する（Ｆ１１）。  このようにして、Ｆ１５で配線確保率が１００％になり、層構成およびその層数を出力装置４に出力するまでＦ１１からＦ１５までを繰り返す。      
【００３２】
＜実施の形態１の具体例＞  次に、実施の形態１の具体例を説明する。      
【００３３】
図３に示すように、層追加手段１１が追加層構成定義ファイル２３の情報を基に最初の層構成Ｐ１からＰ５の５層構造を記憶装置３に展開する。      
【００３４】
次に、ヴィア生成手段１２がピン位置情報ファイル２１を参照し、各部品（Ｐ１１等）のピン群（Ｐ２１からＰ２４）や、プリント基板またはＬＳＩパッケージ自体が持っているピン（Ｐ３１からＰ３４）の位置情報を記憶装置３上に追加展開する。続いてネットリストファイル２２を参照し、展開したピンの接続の組み合わせを記憶装置３に展開する（Ｐ７１）。  この時、ネットリストファイル２２と追加層構成定義ファイル２３を参照し、電源またはグランドピンと認識された場合（Ｐ２２、Ｐ３３）、各ピンからそのピンのネット名と同じネット名が定義されている層にヴィアを接続する。  図３の例では、電源またはグランドピンＰ２２のネット名と、Ｐ４層に定義されたネット名が同名の場合、Ｐ２２の位置からＰ４層までヴィアＰ４１を生成する。同様に電源またはグランドピンＰ３３のネット名と、Ｐ３層に定義されたネット名が同名の場合、Ｐ３３の位置からＰ３層までのヴィアＰ４２を生成する。  上記のヴィア生成は埋め込みヴィアタイプの場合であり、貫通ヴィアの場合は生成されるヴィアは全層（Ｐ１からＰ５まで）を全て貫通するように生成する。ヴィアの生成で埋め込みタイプか貫通タイプかは追加層構成定義ファイル２３で指定される。      
【００３５】
次に配線禁止領域生成手段１３がネットリストファイル２２を参照し、既存の配線やヴィアＰ５１、配線禁止領域Ｐ６１の情報を得て、記憶装置３上に追加展開する。      
【００３６】
上記処理にて生成されたピン位置、既存配線やヴィア、配線禁止領域、電源およびグランドのヴィアと、ネットリストファイル２２から得られる各ピンの接続情報Ｐ７１を基に、配線経路検索手段１４がネットリストファイル２２にて規定された長さおよび範囲内で配線経路が確保できるかを判断し、ピンの接続情報中何％配線できたかを判断（図２のＦ１５）する。      
【００３７】
その結果配線経路確保率が１００％でない場合、層追加
手段１１が追加層構成定義ファイル２３を参照し、次に追加すべき層情報（図４のＰ８１）を得て層構成（Ｐ１からＰ５とＰ８１）を記憶装置３上に展開する。この層構成を基に図２のＦ１２からの処理を再度行う。      
【００３８】
配線経路確保率の判断時（図２のＦ１５）において１００％確保できた場合は、その時の層構成、層数を出力装置４に出力する。この層構成、層数が現状必要な層構成、層数と見積もられる。      
【００３９】
図４において、Ｐ１からＰ５の構成で配線経路確保率が１００％に満たない場合、次の層を追加して再度配線経路確保率が１００％になるかを判断する。  この時、層Ｐ８１を追加する場合はＰ９１の位置に電源またはグランドヴィアが生成される。つまり追加される配線層にはＰ９１の位置に配線の障害物が存在することになる。  一方追加する層がＰ８１ではなくＰ８２の場合は、Ｐ９２の位置に電源またはグランドヴィアが生成される。つまり追加される配線層にはＰ９２の位置に配線の障害物が存在する。      
【００４０】
この様に、どの部分に層を追加するかで、配線経路にとっての障害物の位置等が変化するため、配線経路探索に影響を与える。従って、配線層を追加する際にどの順番で層追加を行うかを指定して処理することが重要であり、本システム１はその情報を考慮して動作する。      
【００４１】
次に、本発明の実施の形態２について図面を参照して詳細に説明する。      
【００４２】
＜実施の形態２の構成＞  図５を参照すると、本発明の基板層数見積もりシステムの実施の形態２は、本システム１と、記憶装置３と、出力装置４とから構成されている。      
【００４３】
プログラム制御により動作する本システム１は層追加手段１１と、ヴィア生成手段１２と、配線禁止領域生成手段１３と配線経路探索およびネット割り当て手段１５とから構成されている。これらの手段はそれぞれ概略つぎのように動作する。      
【００４４】
層追加手段１１は、追加層構成定義ファイル２３に保持されている追加する層の情報を基に、層構成を記憶装置３上に展開する。      
【００４５】
ヴィア生成手段１２は、ピン位置情報ファイル２１とネットリストファイル２２から電源またはグランドピンの位置情報を得て、その位置から、追加層構成定義ファイル２３に定義されている電源またはグランド層までヴィアを生成し、記憶装置３に展開する。この時ヴィアの形状は追加層構成定義ファイル２３から得る。      
【００４６】
配線禁止領域生成手段１３は、ネットリストファイル２２から既存の配線や配線禁止領域情報を得て、記憶装置３上に展開する。      
【００４７】
配線経路探索およびネット割り当て手段１５は、記憶装置３上に展開されたヴィア、既存配線や配線禁止領域情報と、ピン位置情報ファイル２１とネットリストファイル２２から得られるピンと他のピンの接続関係およびピン群と他のピン群で接続が可能であるという情報を基に、現在記憶装置３上に展開されている層構成で配線経路が何％確保できるかを判断する。      
【００４８】
本システム１は、配線経路探索手段１３による配線経路確保が１００％になった時の層構成を、必要な層構成および層数として出力装置４に出力する。      
【００４９】
＜実施の形態２の動作＞  次に、図５のブロック図および図６のフローチャートを参照して実施の形態２の全体の動作について詳細に説明する。      
【００５０】
まず、層追加手段１１が追加層構成定義ファイル２３の情報を基に最初の層構成を記憶装置上に展開する（Ｆ１１）。      
【００５１】
次に、ヴィア生成手段１２がピン位置情報ファイル２１とネットリストファイル２２から電源またはグランドピンの位置情報を得て、該当ピンのその位置から電源またはグランド層までヴィアを生成し記憶装置３上に展開する（Ｆ１２）。この時どの電源またはグランド層までヴィアを生成するかは追加層構成定義ファイル２３の各層の電源・グランドネット名情報を用いる。      
【００５２】
次に、配線禁止領域生成手段１３が、ネットリストファイル２２から既存の配線や配線禁止領域情報を得て、配線を引く際の障害となる既存の配線や配線禁止領域情報を記憶装置３上に展開する（Ｆ１３）。      
【００５３】
次に配線経路探索およびネット割り当て手段１５が、Ｆ１１で展開された層構成と、Ｆ１１からＦ１３で展開された配線の障害となる電源またはグランドのヴィア、既存の配線および配線禁止領域情報を、配線経路を探索するための情報とし、ピン位置情報ファイル２１とネットリストファイル２２から得られるピンと他のピンの接続関係情報およびピン群と他のピン群の接続関係情報により、これらの接続関係を配線するための配線経路の探索を行う（Ｆ２１）。      
【００５４】
Ｆ２１の結果、全接続関係を配線するための配線経路が１００％確保できた場合はＦ１１で展開した層構成およびその層数を出力装置４に出力する（Ｆ１５）。      
【００５５】
もし配線経路が１００％確保できなかった場合はＦ１１に戻り、追加層構成定義ファイル２３から次に追加する層情報を得て、現状の層構成に追加し、記憶装置３上に展開する（Ｆ１１）。  このようにして、Ｆ１５で配線確保率が１００％になり、層構成およびその層数を出力装置４に出力するまでＦ１１からＦ１５までを繰り返す。      
【００５６】
＜実施の形態２の具体例＞  次に、実施の形態２の具体例を説明する。      
【００５７】
図７に示すように、層追加手段１１が追加層構成定義ファイル２３の情報を基に最初の層構成Ｐ１からＰ５の５層構造を記憶装置３に展開する。      
【００５８】
次に、ヴィア生成手段１２がピン位置情報ファイル２１を参照し、各部品（Ｐ１１等）のピン群（Ｐ２１からＰ２６）や、プリント基板またはＬＳＩパッケージ自体が持っているピン（Ｐ３１からＰ３６）の位置情報を記憶装置３上に追加展開する。続いてネットリストファイル２２を参照し、展開したピンの接続の組み合わせ（例として図７のＰ２３とＰ３２）を記憶装置３に展開する（Ｐ７１）。また、ネットリストファイル２２を参照し、展開したピン群（図７のＰ１０１とＰ１０２）が接続すること（Ｐ１１１）を記憶装置３に展開する。  この時、ネットリストファイル２２と追加層構成定義ファイル２３を参照し、電源またはグランドピンと認識された場合（Ｐ２２、Ｐ３３）、各ピンからそのピンのネット名と同じネット名が定義されている層にヴィアを接続する。  図７の例では、電源またはグランドピンＰ２２のネット名と、Ｐ４層に定義されたネット名が同名の場合、Ｐ２２の位置からＰ４層までヴィアＰ４１を生成する。同様に電源またはグランドピンＰ３３のネット名と、Ｐ３層に定義されたネット名が同名の場合、Ｐ３３の位置からＰ３層までのヴィアＰ４２を生成する。  上記のヴィア生成は埋め込みヴィアタイプの場合であり、貫通ヴィアの場合は生成されるヴィアは全層（Ｐ１からＰ５まで）を全て貫通するように生成する。ヴィアの生成で埋め込みタイプか貫通タイプかは追加層構成定義ファイル２３で指定される。      
【００５９】
次に配線禁止領域生成手段１３がネットリストファイル２２を参照し、既存の配線やヴィアＰ５１、配線禁止領域Ｐ６１の情報を得て、記憶装置３上に追加展開する。      
【００６０】
上記処理にて生成されたピン位置、既存配線やヴィア、配線禁止領域、電源およびグランドのヴィアと、ネットリストファイル２２から得られる各ピンの接続情報Ｐ７１、各ピン群の接続情報Ｐ１１１を基に、配線経路検索およびネット割り当て手段１５がネットリストファイル２２にて規定された長さおよび範囲内で配線経路が確保できるかを判断する。この時、ピン群Ｐ１０１とピン群Ｐ１０２間の接続は、どの組み合わせでも可能であるため、配線の規定長および範囲といった配線規定を守る範囲で、必要とする層数が最も少ない組み合わせを選び出す。その結果、ピン群Ｐ１０１とピン群Ｐ１０２のそれぞれのピンの接続組み合わせが決定され、その組み合わせをネット割り当て情報とする。この配線経路確保およびネット割り当て処理の結果、ピンの接続情報中何％配線できたかを判断（図６のＦ１５）する。      
【００６１】
その結果配線経路確保率が１００％でない場合、層追加手段１１が追加層構成定義ファイル２３を参照し、次に追加すべき層情報（Ｐ８１）を得て層構成（Ｐ１からＰ５とＰ８１）を記憶装置３上に展開する。この層構成を基に図６のＦ１２からの処理を再度行う。      
【００６２】
配線経路確保率の判断時（図６のＦ１５）において１００％確保できた場合は、その時の層構成、層数およびネット割り当て結果を出力装置４に出力する。この層構成、層数およびネット割り当て情報が現状必要な層構成、層数およびネット割り当て結果と見積もられる。 
【図面の簡単な説明】
【００６３】
【図１】実施の形態１における本システム１の構成ブロック図である。
【図２】実施の形態１における動作処理フローチャートである。
【図３】実施の形態１の具体例における層構成の概観図である。
【図４】実施の形態１の具体例における層構成の概観図である。
【図５】実施の形態２における本システム１の構成ブロック図である。
【図６】実施の形態２における動作処理フローチャートである。
【図７】実施の形態２の具体例における層構成の概観図である。
【図８】従来のヴィアと層数の見積もり技術の一例に関する概略配線経路層割り当て方式の構成ブロック図である。
【符号の説明】
【００６４】
１  本システム  ３  記憶装置  ４  出力装置  １１  層追加手段  １２  ヴィア生成手段  １３  配線禁止領域生成手段  １４  配線経路探索手段  １５  配線経路探索およびネット割り当て手段  
【図１】
2008009993.tif 000003
【図２】
2008009993.tif 000004
【図３】
2008009993.tif 000005
【図４】
2008009993.tif 000006
【図５】
2008009993.tif 000007
【図６】
2008009993.tif 000008
【図７】
2008009993.tif 000009
【図８】
2008009993.tif 000010