【手続補正書】
【提出日】平成21年7月21日(2009.7.21)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板の上に半導体膜を形成する工程と、前記基板の第１の領域にある半導体膜、前記第１の領域の外側の第２の領域にある半導体膜、前記第１の領域および前記第２の領域の外側の第３の領域にある半導体膜のそれぞれに不純物を注入する工程とを有する表示装置の製造方法であって、
前記不純物を注入する工程は、前記基板の上に、前記第１の領域および前記第２の領域は覆われ、前記第３の領域は開口した第１のレジストを、前記第１の領域における厚さが前記第２の領域における厚さよりも厚くなるように形成する第１の工程と、
前記第１のレジストをマスクにして、前記第３の領域にある半導体膜のみに不純物を注入する第２の工程と、
前記第１のレジストを薄くして、前記第１の領域は覆われ、前記第２の領域および前記第３の領域は開口した第２のレジストを形成する第３の工程と、
前記第２のレジストをマスクにして、前記第２の領域および前記第３の領域にある各半導体膜に同時に不純物を注入する第４の工程と、
前記第１の領域および前記第２の領域ならびに前記第３の領域にある各半導体膜に同時に不純物を注入する第５の工程とを有することを特徴とする表示装置の製造方法。
【請求項２】
前記第５の工程は、前記第４の工程の後、前記第２のレジストを除去してから行うことを特徴とする請求項１に記載の表示装置の製造方法。
【請求項３】
前記第５の工程は、前記第１の工程の前に行うことを特徴とする請求項１に記載の表示装置の製造方法。
【請求項４】
前記第２の工程と前記第５の工程は、一方の工程がｎ型半導体を形成する不純物を注入する工程であり、他方の工程がｐ型半導体を形成する不純物を注入する工程であり、
前記第２の工程で注入される不純物の量は、前記第５の工程で注入される不純物の量よりも多いことを特徴とする請求項１乃至請求項３のいずれか１項に記載の表示装置の製造方法。
【請求項５】
前記第４の工程と前記第５の工程は、一方の工程がｎ型半導体を形成する不純物を注入する工程であり、他方の工程がｐ型半導体を形成する不純物を注入する工程であることを特徴とする請求項１乃至請求項４のいずれか１項に記載の表示装置の製造方法。
【請求項６】
前記第４の工程で注入される不純物の量は、前記第５の工程で注入される不純物の量よりも多いことを特徴とする請求項５に記載の表示装置の製造方法。
【請求項７】
前記第４の工程で注入される不純物の量は、前記第５の工程で注入される不純物の量よりも少ないことを特徴とする請求項５に記載の表示装置の製造方法。
【請求項８】
前記第４の工程と前記第５の工程は、同じ導電型の半導体を形成する不純物を注入する工程であることを特徴とする請求項１乃至請求項４のいずれか１項に記載の表示装置の製造方法。
【請求項９】
前記第１の工程乃至前記第５の工程の後、前記第３の領域に、前記不純物を注入した半導体膜を一方の電極とする容量素子を形成する工程を有することを特徴とする請求項１乃至請求項８のいずれか１項に記載の表示装置の製造方法。
【請求項１０】
前記第１の工程乃至前記第５の工程の後、前記第１の領域および前記第２の領域にある半導体膜にさらに不純物を注入し、該半導体膜をチャネル領域、ドレイン領域、およびソース領域に分割してＭＩＳトランジスタを形成する工程を有することを特徴とする請求項１乃至請求項９のいずれか１項に記載の表示装置の製造方法。
【請求項１１】
前記基板の上に半導体膜を形成する工程は、前記基板の上にアモルファスシリコン膜を形成する工程と、
前記アモルファスシリコン膜の一部分または全部を多結晶シリコン化する工程と、
前記半導体膜をエッチングして、前記第１の領域の半導体膜および前記第２の領域の半導体膜ならびに前記第３の領域の半導体膜を形成する工程とを有することを特徴とする請求項１乃至請求項１０のいずれか１項に記載の表示装置の製造方法。
【請求項１２】
前記アモルファスシリコン膜の一部または全部を多結晶シリコン化する工程は、前記アモルファスシリコン膜の一部または全部を、微結晶または粒状結晶の集合でなる第１の多結晶シリコンにする工程と、
前記第１の多結晶シリコンの一部または全部を、概ね一方向に長く伸びる帯状結晶の集合でなる第２の多結晶シリコンにする工程とを有することを特徴とする請求項１１に記載の表示装置の製造方法。
【請求項１３】
前記第１の工程乃至前記第５の工程の後、前記第１の領域の前記半導体膜を用いてｐ型またはｎ型のうちの一方の導電型のトランジスタを形成し、
前記第２の領域の前記半導体膜を用いて前記第１の領域のトランジスタとは反対の導電型のトランジスタを形成し、
前記第３の領域の前記半導体膜を用いて容量素子を形成する工程を有することを特徴とする請求項１乃至請求項１２のいずれか１項に記載の表示装置の製造方法。
【請求項１４】
前記第１の工程乃至前記第５の工程の後、前記第１の領域の前記半導体膜を用いてｐ型またはｎ型のうちの一方の導電型の第１のトランジスタを形成し、
前記第２の領域の前記半導体膜を用いて前記第１のトランジスタと同じ導電型の第２のトランジスタを形成し、
前記第３の領域の前記半導体膜を用いて容量素子を形成する工程を有することを特徴とする請求項１乃至請求項１２のいずれか１項に記載の表示装置の製造方法。
【請求項１５】
前記第１のトランジスタの前記半導体膜と、前記第２のトランジスタの前記半導体膜は、一方の半導体膜が帯状結晶の集合でなる多結晶シリコンであり、
他方の半導体膜が微結晶または粒状結晶の集合でなる多結晶シリコンであることを特徴とする請求項１４に記載の表示装置の製造方法。
【請求項１６】
基板の上に半導体膜を形成する工程と、前記基板の第１の領域にある半導体膜、前記第１の領域の外側の第２の領域にある半導体膜、前記第１の領域および前記第２の領域の外側の第３の領域にある半導体膜のそれぞれに不純物を注入する工程とを有する表示装置の製造方法であって、
前記不純物を注入する工程は、前記基板の上に、前記第１の領域および前記第２の領域は覆われ、前記第３の領域は開口した第１のレジストを形成する第１の工程と、
前記第１のレジストをマスクにして、前記第３の領域にある半導体膜のみに不純物を注入する第２の工程と、
前記第１のレジストを薄くして、前記第１の領域は覆われ、前記第２の領域および前記第３の領域は開口した第２のレジストを形成する第３の工程と、
前記第２のレジストをマスクにして、前記第２の領域および前記第３の領域にある各半導体膜に同時に不純物を注入する第４の工程と、
前記第１の領域および前記第２の領域ならびに前記第３の領域にある各半導体膜に同時に不純物を注入する第５の工程とを有し、
前記第１の工程は、感光性材料膜を露光、現像して前記第１のレジストを形成し、かつ、前記感光性材料膜の露光にハーフ露光を用い、現像後の前記第２の領域の厚さが前記第１の領域の厚さよりも薄くなるようにすることを特徴とする表示装置の製造方法。
【請求項１７】
前記第５の工程は、前記第４の工程の後、前記第２のレジストを除去してから行うことを特徴とする請求項１６に記載の表示装置の製造方法。
【請求項１８】
前記第５の工程は、前記第１の工程を行う前に行うことを特徴とする請求項１６に記載の表示装置の製造方法。
【請求項１９】
前記第２の工程と前記第５の工程は、一方の工程がｎ型半導体を形成する不純物を注入する工程であり、他方の工程がｐ型半導体を形成する不純物を注入する工程であり、
前記第２の工程で注入される不純物の量は、前記第５の工程で注入される不純物の量よりも多いことを特徴とする請求項１６に記載の表示装置の製造方法。
【請求項２０】
前記第４の工程と前記第５の工程は、一方の工程がｎ型半導体を形成する不純物を注入する工程であり、他方の工程がｐ型半導体を形成する不純物を注入する工程であることを特徴とする請求項１６に記載の表示装置の製造方法。
【請求項２１】
前記第３の工程は、前記第１のレジストの全体を均等に薄くすることを特徴とする請求項１６に記載の表示装置の製造方法。