【手続補正書】
【提出日】平成21年4月17日(2009.4.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
データ・ペイロードを第１のセクタ・フォーマットから第２のセクタ・フォーマットに変換する方法であって、
第１のセクタ・フォーマットで書き込まれた複数の第１のセクタを含む情報と、デバイス・コントローラと、各々が第２のセクタ・フォーマットを有する複数の第２のセクタを含む情報記憶媒体を備えるデータ記憶装置と、データ・キュー、バッファ、及び不揮発性メモリを備えるセクタ・フォーマット変換装置と、前記セクタ・フォーマット変換装置及び前記デバイス・コントローラを相互接続する通信リンクとを含み、該セクタ・フォーマット変換装置が前記データ記憶装置と相互接続される、情報記憶検索システムを準備するステップと、
複数のインフライト・インジケータであって、各々が第１の値又は第２の値のいずれかを含み、（ｉ）番目のインフライト・インジケータが前記（ｉ）番目の変換済みＤＭＡデータ・ペイロードに関連付けられた、複数のインフライト・インジケータを準備するステップと、
電源異常警告時間間隔を設定するステップと、
各々が複数の第１のセクタを含み、各々が開始論理ブロック・アドレス及び終了論理ブロック・アドレスを含む、複数のＤＭＡデータ・ペイロードを形成するステップと、
前記複数のＤＭＡデータ・ペイロードの１つ以上を前記セクタ・フォーマット変換装置に送信するステップと、
前記セクタ・フォーマット変換装置によって、（ｉ）番目のＤＭＡデータ・ペイロードを複数の第２のセクタの一部又は全部に上書きして、（ｉ）番目の変換済みＤＭＡデータ・ペイロードを形成するステップと、
前記（ｉ）番目の変換済みＤＭＡデータ・ペイロードを前記データ・キューに入れるステップと、
前記（ｉ）番目の変換済みＤＭＡデータ・ペイロードを前記データ記憶装置に伝送するステップと、
前記（ｉ）番目の変換済みＤＭＡデータ・ペイロードを前記データ記憶装置に伝送するときに、前記（ｉ）番目のインフライト・インジケータを前記第２の値に設定するステップと、
前記（ｉ）番目の変換済みＤＭＡデータ・ペイロードを前記情報記憶媒体に書き込むステップと、
前記（ｉ）番目の変換済みＤＭＡデータ・ペイロードを前記情報記憶媒体に書き込んだ後に、前記データ記憶装置によって（ｉ）番目の書き込み完了信号を生成するステップと、
前記（ｉ）番目の書き込み完了信号を受けて、前記（ｉ）番目のインフライト・インジケータを前記第１の値にリセットするステップと、
電源異常警告を受信したかどうかを判断するステップと、
電源異常警告を受信した場合には、
前記電源異常警告の時間間隔を開始するステップと、
前記電源異常警告の時間間隔の間に、１つ以上の変換済みＤＭＡデータ・ペイロードを、データ・キューに入れられた（Ｐ）個の変換済みＤＭＡデータ・ペイロードを含む前記データ・キューから前記データ記憶装置に与えるステップと、
前記電源異常警告の時間間隔が終了したかどうかを判断するステップを有効にし、  前記電源異常警告の時間間隔が終了した場合には、
（ｊ）が１より大きいか１に等しく、かつ、（Ｐ）より小さいか（Ｐ）に等しいものとして、（ｊ）番目の変換済みＤＭＡデータ・ペイロードが前記情報記憶媒体に書き込まれたかどうかを判断するステップを有効にし、
前記電源異常警告の時間間隔の終了時に前記（ｊ）番目の変換済みＤＭＡデータ・ペイロードが前記情報記憶媒体に書き込まれていない場合には、
前記（ｊ）番目の変換済みＤＭＡデータ・ペイロードを不揮発性メモリに保存するステップと、
前記情報記憶検索システムへの外部電力を失わせるステップと、
前記情報記憶検索システムへの外部電力を回復させるステップと、
（Ｑ）個の変換済みＤＭＡデータ・ペイロードが外部電力喪失時にインフライトのままであることを判断するステップと、
外部電力の喪失前に前記情報記憶媒体に書き込まれなかった各変換済みＤＭＡデータ・ペイロードを、前記不揮発性メモリから検索するステップと、
外部電力の喪失前に前記情報記憶媒体に書き込まれなかった各変換済みＤＭＡデータ・ペイロードを、前記データ記憶装置に与えるステップを有効にすること、
を含む方法。
【請求項２】
すでに変換済みのＤＭＡデータ・ペイロードを前記データ記憶装置に伝送する間に前記電源異常警告を受信したときに、該伝送を完了するステップと、
伝送された前記すでに変換済みのＤＭＡデータ・ペイロードについてインフライト・インジケータを設定するステップと、
をさらに含む、請求項１に記載の方法。
【請求項３】
前記情報記憶検索システムへの外部電力の回復の際に、（ｋ）番目のインフライト・インジケータが前記第２の値に設定されているかどうかを判断するステップと、
前記（ｋ）番目のインフライト・インジケータが前記第２の値に設定されている場合には、前記不揮発性メモリから（ｋ）番目の変換済みＤＭＡデータ・ペイロードを検索するステップが動作可能であること、
をさらに含む、請求項１に記載の方法。
【請求項４】
前記第１のセクタ・フォーマットを、５２０バイトのセクタ、５２４バイトのセクタ、及び５２８バイトのセクタからなる群から選択するステップをさらに含む、請求項１に記載の方法。
【請求項５】
５１２バイトのセクタを含むように前記第２のセクタ・フォーマットを設定するステッ                                                                   
プをさらに含む、請求項１に記載の方法。
【請求項６】
前記電源異常警告の時間間隔を３ミリ秒に等しく設定するステップをさらに含む、請求項１に記載の方法。
【請求項７】
ＲＡＩＤコントローラを含むデバイス・コントローラを準備するステップをさらに含む、請求項１に記載の方法。
【請求項８】
Ｓ−ＡＴＡデータ記憶装置を準備するステップをさらに含む、請求項１に記載の方法。
【請求項９】
前記電源異常警告を受信した後に、４ミリ秒以上の間、前記情報記憶検索システムに対して外部電力を供給するステップをさらに含む、請求項５に記載の方法。
【請求項１０】
データ・ペイロードを第１のセクタ・フォーマットから第２のセクタ・フォーマットに変換するコンピュータ可読プログラム・コードが配置されたコンピュータ使用可能媒体を備えるシステムであって、前記システムは、第１のセクタ・フォーマットで書き込まれた複数の第１のセクタを含む情報と、デバイス・コントローラと、各々が第２のセクタ・フォーマットを有する複数の第２のセクタを含む情報記憶媒体を備えるデータ記憶装置と、データ・キュー、バッファ、及び不揮発性メモリを備えるセクタ・フォーマット変換装置と、前記セクタ・フォーマット変換装置及び前記デバイス・コントローラを相互接続する通信リンクとを含み、該セクタ・フォーマット変換装置は前記データ記憶装置と相互接続され、前記コンピュータ可読プログラム・コードは、
各々が複数の第１のセクタを含み、各々が開始論理ブロック・アドレス及び終了論理ブロック・アドレスを含む、複数のＤＭＡデータ・ペイロードを形成するステップと、
前記複数のＤＭＡデータ・ペイロードの１つ以上を前記セクタ・フォーマット変換装置に送信するステップと、
前記セクタ・フォーマット変換装置によって、（ｉ）番目のＤＭＡデータ・ペイロードを複数の第２のセクタの一部又は全部に上書きして、（ｉ）番目の変換済みＤＭＡデータ・ペイロードを形成するステップと、
前記（ｉ）番目の変換済みＤＭＡデータ・ペイロードを前記データ・キューに入れるステップと、
前記（ｉ）番目の変換済みＤＭＡデータ・ペイロードを前記データ記憶装置に伝送するステップと、
前記（ｉ）番目の変換済みＤＭＡデータ・ペイロードを前記情報記憶媒体に書き込むステップと、
電源異常警告を受信したかどうかを判断するステップと、
電源異常警告を受信した場合には、
電源異常警告の時間間隔を取得するステップと、
前記電源異常警告の時間間隔を開始するステップと、
前記電源異常警告の時間間隔の間に、１つ以上の変換済みＤＭＡデータ・ペイロードを、（Ｐ）個の変換済みＤＭＡデータ・ペイロードを含む前記データ・キューから前記データ記憶装置に与えるステップと、
前記電源異常警告の時間間隔が終了したかどうかを判断するステップを有効にし、
前記電源異常警告の時間間隔が終了した場合には、
（ｊ）が１より大きいか１に等しく、かつ、（Ｐ）より小さいか（Ｐ）に等しいものとして、（ｊ）番目の変換済みＤＭＡデータ・ペイロードが前記情報記憶媒体に書き込まれたかどうかを判断するステップを有効にし、
前記電源異常警告の時間間隔の終了時に前記（ｊ）番目の変換済みＤＭＡデータ・ペイロードが前記情報記憶媒体に書き込まれていない場合には、
前記（ｊ）番目の変換済みＤＭＡデータ・ペイロードを不揮発性メモリに保存するステップと、
情報記憶検索システムへの外部電力の回復の際に、外部電力の喪失前に前記情報記憶媒体に書き込まれなかった各変換済みＤＭＡデータ・ペイロードを、前記不揮発性メモリから検索するステップと、
外部電力の喪失前に前記情報記憶媒体に書き込まれなかった各変換済みＤＭＡデータ・ペイロードを、前記データ記憶装置に与えるステップを有効にして、
実行する一連のコンピュータ可読プログラム・ステップを含む、システム。
【請求項１１】
前記コンピュータ可読プログラム・コードは、
すでに変換済みのＤＭＡデータ・ペイロードを前記データ記憶装置に伝送する間に前記電源異常警告を受信したときに、該伝送を完了するステップと、
伝送された前記すでに変換済みのＤＭＡデータ・ペイロードについてインフライト・インジケータを設定するステップと、
を実行する一連のコンピュータ可読プログラム・ステップをさらに含む、請求項１０に記
載のシステム。
【請求項１２】
前記コンピュータ可読プログラム・コードは、
前記情報記憶検索システムへの外部電力の回復の際に、（ｋ）番目のインフライト・インジケータが前記第２の値に設定されているかどうかを判断するステップと、
前記（ｋ）番目のインフライト・インジケータが前記第２の値に設定されている場合には、（ｋ）番目の変換済みＤＭＡデータ・ペイロードを検索するステップと、
を実行する一連のコンピュータ可読プログラム・ステップをさらに含む、請求項１０に記載のシステム。
【請求項１３】
前記コンピュータ可読プログラム・コードは、前記第１のセクタ・フォーマットを、５２０バイトのセクタ、５２４バイトのセクタ、及び５２８バイトのセクタからなる群から選択するステップを実行する一連のコンピュータ可読プログラム・ステップをさらに含む、請求項１０に記載のシステム。
【請求項１４】
前記コンピュータ可読プログラム・コードは、５１２バイトのセクタを含むように前記第２のセクタ・フォーマットを設定するステップを実行する一連のコンピュータ可読プログラム・ステップをさらに含む、請求項１０に記載のシステム。
【請求項１５】
前記コンピュータ可読プログラム・コードは、前記電源異常警告の時間間隔を約３ミリ秒に等しく設定するステップを実行する一連のコンピュータ可読プログラム・ステップをさらに含む、請求項１０に記載のシステム。
【請求項１６】
前記デバイス・コントローラはＲＡＩＤコントローラを含む、請求項１０に記載のシステム。
【請求項１７】
前記データ記憶装置はＳ−ＡＴＡ装置を含む、請求項１０に記載のシステム。
【請求項１８】
第１のセクタ・フォーマットで書き込まれた複数の第１のセクタを含む情報と、デバイス・コントローラと、各々が第２のセクタ・フォーマットを有する複数の第２のセクタを含む情報記憶媒体を備えるデータ記憶装置と、データ・キュー、バッファ、及び不揮発性メモリを備えるセクタ・フォーマット変換装置と、前記セクタ・フォーマット変換装置及び前記デバイス・コントローラを相互接続する通信リンクとを含み、該セクタ・フォーマット変換装置が前記データ記憶装置と相互接続される情報記憶検索システムにおいて、データ・ペイロードを第１のセクタ・フォーマットから第２のセクタ・フォーマットに変換するためのコンピュータ・プログラムであって、
各々が複数の第１のセクタを含み、各々が開始論理ブロック・アドレス及び終了論理ブロック・アドレスを含む、複数のＤＭＡデータ・ペイロードを形成するステップと、
前記複数のＤＭＡデータ・ペイロードの１つ以上を前記セクタ・フォーマット変換装置に送信するステップと、
前記セクタ・フォーマット変換装置によって、（ｉ）番目のＤＭＡデータ・ペイロードを複数の第２のセクタの一部又は全部に上書きして、（ｉ）番目の変換済みＤＭＡデータ・ペイロードを形成するステップと、
前記（ｉ）番目の変換済みＤＭＡデータ・ペイロードを前記データ・キューに入れるステップと、
前記（ｉ）番目の変換済みＤＭＡデータ・ペイロードを前記データ記憶装置に伝送するステップと、
前記（ｉ）番目の変換済みＤＭＡデータ・ペイロードを前記情報記憶媒体に書き込むステップと、
電源異常警告を受信したかどうかを判断するステップと、
電源異常警告を受信した場合には、
電源異常警告の時間間隔を取得するステップと、
前記電源異常警告の時間間隔を開始するステップと、
前記電源異常警告の時間間隔の間に、１つ以上の変換済みＤＭＡデータ・ペイロードを、（Ｐ）個の変換済みＤＭＡデータ・ペイロードを含む前記データ・キューから前記データ記憶装置に与えるステップと、
前記電源異常警告の時間間隔が終了したかどうかを判断するステップと、
前記電源異常警告の時間間隔が終了した場合には、
（ｊ）が１より大きいか１に等しく、かつ、（Ｐ）より小さいか（Ｐ）に等しいものとして、（ｊ）番目の変換済みＤＭＡデータ・ペイロードが前記情報記憶媒体に書き込まれたかどうかを判断するステップと、
前記電源異常警告の時間間隔の終了時に前記（ｊ）番目の変換済みＤＭＡデータ・ペイロードが前記情報記憶媒体に書き込まれていない場合には、
前記（ｊ）番目の変換済みＤＭＡデータ・ペイロードを不揮発性メモリに保存するステップと、
外部電力の回復後に、外部電力の喪失前に前記情報記憶媒体に書き込まれなかった各変
換済みＤＭＡデータ・ペイロードを、前記不揮発性メモリから検索するステップと、
外部電力の喪失前に前記情報記憶媒体に書き込まれなかった各変換済みＤＭＡデータ・ペイロードを前記データ記憶装置に与えるステップと、
をコンピュータに実行させるためのコンピュータ・プログラム。
【請求項１９】
すでに変換済みのＤＭＡデータ・ペイロードを前記データ記憶装置に伝送する間に前記
電源異常警告を受信したときに該伝送を完了するステップと、
伝送された前記すでに変換済みのＤＭＡデータ・ペイロードについてインフライト・イ
ンジケータを設定するステップと、
をさらにコンピュータに実行させる、請求項１８に記載のコンピュータ・プログラム。
【請求項２０】
情報記憶検索システムに対する外部電力の回復後に、（ｋ）番目のインフライト・インジケータが前記第２の値に設定されているかどうかを判断するステップと、
前記（ｋ）番目のインフライト・インジケータが前記第２の値に設定されている場合には、（ｋ）番目の変換済みＤＭＡデータ・ペイロードを検索するステップと、
をさらにコンピュータに実行させる、請求項１８に記載のコンピュータ・プログラム。