(57)【要約】      （修正有）【課題】極めて小型で、例えば数十ｋＨｚ帯の共振周波数を得ることができる圧電振動子製造方法の提供。【解決手段】圧電振動子１００の製造方法は，基板２の上方に第１半導体層形成工程と、第１半導体層の上方に第２半導体層形成工程と、支持部４の形成領域における第２半導体層と第１半導体層を除去して、基板を露出させる第１開口部形成工程と、第１開口部内に支持部形成工程と、第２半導体層の上方に振動部１０の屈曲振動を生成する駆動部２０形成工程と、第２半導体層をパターニングして、支持部を基端とし他端を支持部に接しないように設けられた振動部、及び、第１半導体層を露出させる第２開口部形成工程と、第２開口部により露出した部分から第１半導体層をエッチング法にて除去し、振動部下方に空隙部形成工程と、を含み、駆動部形成工程は、第１電極形成工程と、第１電極の上方に圧電体層形成工程と、圧電体層の上方に第２電極形成工程とを有する。【選択図】図２
2008182526.tif 000002
【特許請求の範囲】
【請求項１】
基板の上方に第１半導体層を形成する工程と、
前記第１半導体層の上方に第２半導体層を形成する工程と、
支持部の形成領域における前記第２半導体層および前記第１半導体層を除去して、前記基板を露出させる第１開口部を形成する工程と、
前記第１開口部内に前記支持部を形成する工程と、
前記第２半導体層の上方に振動部の屈曲振動を生成する駆動部を形成する工程と、
前記第２半導体層をパターニングして、前記支持部を基端とし他端を該支持部に接しないように設けられた前記振動部、および、前記第１半導体層を露出させる第２開口部を形成する工程と、
前記第２開口部により露出した部分から前記第１半導体層をエッチング法により除去して、少なくとも前記振動部の下方に空隙部を形成する工程と、を含み、
前記駆動部を形成する工程は、
第１電極を形成する工程と、
前記第１電極の上方に圧電体層を形成する工程と、
前記圧電体層の上方に第２電極を形成する工程と、を有する、圧電振動子の製造方法。
【請求項２】
請求項１において、
前記第１半導体層の除去工程では、前記第１半導体層のエッチング速度は、前記基板、前記振動部、および前記支持部のいずれのエッチング速度よりも早い、圧電振動子の製造方法。
【請求項３】
請求項１または２において、
前記第１半導体層は、シリコンゲルマニウムからなるように形成され、
前記基板、前記振動部、および前記支持部は、シリコンからなるように形成される、圧電振動子の製造方法。
【請求項４】
請求項１乃至３のいずれかにおいて、
前記振動部の厚さは、１００ｎｍ以下となるように形成される、圧電振動子の製造方法。
【請求項５】
請求項１乃至４のいずれかにおいて、
前記振動部の長さは、１００μｍ以下となるように形成される、圧電振動子の製造方法。
【請求項６】
請求項１乃至５のいずれかにおいて、
共振周波数が、２の１３乗Ｈｚ（８．１９２ｋＨｚ）以上、２の１５乗Ｈｚ（３２．７６８ｋＨｚ）以下となるように形成される、圧電振動子の製造方法。
【請求項７】
基板と、
前記基板の上方に形成された支持部と、
一端を前記支持部に固定し他端を自由にした振動部と、
前記振動部の上方に形成され、該振動部の屈曲振動を生成する駆動部と、を含み、
前記駆動部は、
第１電極と、
前記第１電極の上方に形成された圧電体層と、
前記圧電体層の上方に形成された第２電極と、を有し、
前記振動部は、前記支持部とは異なる物質からなる、圧電振動子。
【請求項８】
請求項７において、
前記振動部は、半導体からなり、
前記支持部は、絶縁体からなる、圧電振動子。
【請求項９】
請求項７において、
前記振動部は、単結晶シリコンからなり、
前記支持部は、多結晶シリコンまたはアモルファスシリコンからなる、圧電振動子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、圧電振動子およびその製造方法に関する。
【背景技術】
【０００２】
時計やマイコンなどの情報機器では、クロックモジュールの発振器部分に、従来の設計資産や省電力性を生かすために、音叉型の３２ｋＨｚ水晶振動子が用いられている。しかしながら、音叉型の３２ｋＨｚ水晶振動子の場合、音叉の腕長さが数ｍｍになり、パッケージを含めた全体の長さは１０ｍｍ近くになる場合がある。
【０００３】
最近では、水晶ではなく、シリコン基板上に、圧電体薄膜を上下の電極で挟んだ駆動部を設けた圧電振動子が開発されるようになってきた。このような圧電振動子としては、ビーム状構造のもの（特許文献１の図１参照）や、ビーム２本を備える音叉型のもの（特許文献２の図１参照）が知られている。このような圧電振動子においても、シリコン基板の厚さをせいぜい１００μｍ程度にしかできないため、数十ｋＨｚ帯での共振周波数を得る場合、ビームの腕長さが数ｍｍ以上になり、クロックモジュールの小型化が困難な場合がある。
【特許文献１】特開２００５−２９１８５８号公報
【特許文献２】特開２００５−２４９３９５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明の目的は、極めて小型で、例えば数十ｋＨｚ帯の共振周波数を得ることができる圧電振動子およびその製造方法を提供することにある。
【課題を解決するための手段】
【０００５】
本発明に係る圧電振動子の製造方法は、
基板の上方に第１半導体層を形成する工程と、
前記第１半導体層の上方に第２半導体層を形成する工程と、
支持部の形成領域における前記第２半導体層および前記第１半導体層を除去して、前記基板を露出させる第１開口部を形成する工程と、
前記第１開口部内に前記支持部を形成する工程と、
前記第２半導体層の上方に振動部の屈曲振動を生成する駆動部を形成する工程と、
前記第２半導体層をパターニングして、前記支持部を基端とし他端を該支持部に接しないように設けられた前記振動部、および、前記第１半導体層を露出させる第２開口部を形成する工程と、
前記第２開口部により露出した部分から前記第１半導体層をエッチング法により除去して、少なくとも前記振動部の下方に空隙部を形成する工程と、を含み、
前記駆動部を形成する工程は、
第１電極を形成する工程と、
前記第１電極の上方に圧電体層を形成する工程と、
前記圧電体層の上方に第２電極を形成する工程と、を有する。
【０００６】
本発明に係る圧電振動子の製造方法では、前記振動部は、前記第２半導体層をパターニングすることによって得られる。前記第２半導体層は、前記第１半導体層の上方に非常に薄く成膜されることができるため、この圧電振動子の製造方法によれば、前記振動部の厚さを非常に薄くすることができる。これにより、クロックモジュールに用いられる発振器の共振周波数を生成する圧電振動子において、前記振動部の長さを短くすることができる。即ち、例えば水晶を用いた圧電振動子などに比べて、圧電振動子を小型化することができる。
【０００７】
なお、本発明に係る記載では、「上方」という文言を、例えば、「特定のもの（以下「Ａ」という）の「上方」に他の特定のもの（以下「Ｂ」という）を形成する」などと用いている。本発明に係る記載では、この例のような場合に、Ａ上に直接Ｂを形成するような場合と、Ａ上に他のものを介してＢを形成するような場合とが含まれるものとして、「上方」という文言を用いている。
【０００８】
本発明に係る圧電振動子の製造方法において、
前記第１半導体層の除去工程では、前記第１半導体層のエッチング速度は、前記基板、前記振動部、および前記支持部のいずれのエッチング速度よりも早いことができる。
【０００９】
本発明に係る圧電振動子の製造方法において、
前記第１半導体層は、シリコンゲルマニウムからなるように形成され、
前記基板、前記振動部、および前記支持部は、シリコンからなるように形成されることができる。
【００１０】
本発明に係る圧電振動子の製造方法において、
前記振動部の厚さは、１００ｎｍ以下となるように形成されることができる。
【００１１】
本発明に係る圧電振動子の製造方法において、
前記振動部の長さは、１００μｍ以下となるように形成されることができる。
【００１２】
なお、本発明において、前記振動部の長さとは、平面視における前記振動部の固定端から自由端までの距離をいう。また、前記振動部の長さ方向に直交する方向の前記振動部の両端の距離を、前記振動部の幅という。また、例えば、前記圧電体層の長さとは、前記振動部の長さ方向の前記圧電体層の長さをいい、前記圧電体層の幅とは、前記振動部の幅方向の前記圧電体層の幅をいう。
【００１３】
本発明に係る圧電振動子の製造方法において、
共振周波数が、２の１３乗Ｈｚ（８．１９２ｋＨｚ）以上、２の１５乗Ｈｚ（３２．７６８ｋＨｚ）以下となるように形成されることができる。
【００１４】
本発明に係る圧電振動子は、
基板と、
前記基板の上方に形成された支持部と、
一端を前記支持部に固定し他端を自由にした振動部と、
前記振動部の上方に形成され、該振動部の屈曲振動を生成する駆動部と、を含み、
前記駆動部は、
第１電極と、
前記第１電極の上方に形成された圧電体層と、
前記圧電体層の上方に形成された第２電極と、を有し、
前記振動部は、前記支持部とは異なる物質からなる。
【００１５】
なお、本発明において、状態が異なる物質、例えば、単結晶シリコン、多結晶シリコン、アモルファスシリコンなどは、異なる物質として扱うものとする。
【００１６】
本発明に係る圧電振動子において、
前記振動部は、半導体からなり、
前記支持部は、絶縁体からなることができる。
【００１７】
本発明に係る圧電振動子において、
前記振動部は、単結晶シリコンからなり、
前記支持部は、多結晶シリコンまたはアモルファスシリコンからなることができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明に好適な実施形態について、図面を参照しながら説明する。
【００１９】
１．  まず、本実施形態に係る圧電振動子１００について説明する。図１は、本実施形態に係る圧電振動子１００を概略的に示す平面図であり、図２は、圧電振動子１００を概略的に示す断面図である。なお、図２は、図１のII−II線断面図である。また、図１では、便宜上、後述する下地層５および保護層６の記載を省略している。
【００２０】
圧電振動子１００は、図１および図２に示すように、基板２と、支持部４と、振動部１０と、駆動部２０と、を含む。
【００２１】
基板２としては、例えば半導体基板などを用いることができる。半導体基板としては、例えば単結晶シリコン基板などが挙げられる。基板２内には、例えば各種の半導体回路（図示せず）を作り込むことができる。基板２としてシリコン基板を用いることが、一般的な半導体製造技術を利用できる点で有利である。
【００２２】
支持部４は、振動部１０を支持することができる。支持部４は、例えば図示のような矩形の枠状に形成される。
【００２３】
振動部１０の一端は、支持部４の内側に固定されており、他端は自由にされている。振動部１０は、例えば１本のビームから構成されており、圧電振動子１００は、ユニモルフ型であることができる。振動部１０の平面形状は、例えば矩形（長方形および正方形）であり、図示の例では長方形である。振動部１０の厚さは、例えば１０ｎｍ以上１００ｎｍ以下である。振動部１０の厚さは、圧電振動子１００の小型化のためには、１００ｎｍ以下であることが望ましい。振動部１０の長さは、例えば１０μｍ以上１００μｍ以下である。
【００２４】
振動部１０は、例えば支持部４と同じ物質からなることができる。振動部１０および支持部４は、例えば半導体からなることができる。半導体としては、例えば単結晶シリコンなどが挙げられる。
【００２５】
また、振動部１０は、例えば支持部４とは異なる物質からなることもできる。例えば、図３に示すように、振動部１０が半導体からなり、支持部４が絶縁体からなることができる。図３は、この場合の圧電振動子１００を概略的に示す断面図である。半導体としては、例えば単結晶シリコンなどが挙げられる。絶縁体としては、例えば酸化シリコン（ＳｉＯ２）などが挙げられる。また、例えば、振動部１０が単結晶シリコンからなり、支持部４が多結晶シリコンやアモルファスシリコンからなることもできる。
【００２６】
振動部１０は、図２に示すように、後述する第１半導体層６０を除去して形成された空隙部８０上に形成されている。空隙部８０は、基板２上に設けられている。空隙部８０は、支持部４に囲繞されている。空隙部８０の平面形状は、例えば矩形であり、図示の例では長方形であり、その長手方向は、振動部１０の長さ方向と同じ方向（Ｘ方向）である。
【００２７】
振動部１０の周りには、振動部１０の振動を許容する開口部４２が形成されている。開口部４２は、振動部１０と支持部４との間に設けられている。開口部４２および振動部１０は、平面視（図１）において一体的に見ると、例えば、空隙部８０に一致している。
【００２８】
駆動部２０は、振動部１０上に形成されている。駆動部２０は、振動部１０の屈曲振動を生成する。駆動部２０は、図１に示すように、例えば１本のビームに対して１つ設けられていることができる。駆動部２０の平面形状は、例えば矩形であり、図示の例では長方形であり、その長手方向は、振動部１０の長さ方向と同じ方向（Ｘ方向）である。駆動部２０は、図２に示すように、振動部１０の上方に形成された第１電極２２と、第１電極２２上に形成された圧電体層２４と、圧電体層２４上に形成された第２電極２６と、を有する。駆動部２０は、さらに、振動部１０と第１電極２２との間に形成された下地層５を有することができる。駆動部２０の主要部は、例えば図１および図２に示すように、振動部１０の固定端側の上に形成されており、駆動部２０の一部（より具体的には下地層５および第１電極２２）は、例えば支持部４の上にも形成されている。下地層５は、例えば振動部１０の上面および支持部４の上面を覆っていることができる。
【００２９】
下地層５は、酸化シリコン（ＳｉＯ２）層、窒化シリコン（Ｓｉ３Ｎ４）層等の絶縁層である。下地層５は、例えば２層以上の複合層で構成されていても良い。
【００３０】
第１電極２２としては、例えば白金（Ｐｔ）層などを用いることができる。第１電極２２の厚さは、十分に低い電気抵抗値が得られる厚さであれば良く、例えば１０ｎｍ以上１００ｎｍ以下とすることができる。
【００３１】
圧電体層２４は、例えば、チタン酸ジルコン酸鉛（Ｐｂ(Ｚｒ，Ｔｉ)Ｏ３：ＰＺＴ）、チタン酸ジルコン酸鉛固溶体などの圧電材料からなることができる。チタン酸ジルコン酸鉛固溶体としては、例えばニオブ酸チタン酸ジルコン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ，Ｎｂ）Ｏ３：ＰＺＴＮ）などが挙げられる。圧電体層２４の厚さは、振動部１０の厚さの等倍程度であることが望ましい。この範囲の厚さであることにより、ビームを十分に振動させる駆動力が確保されることができる。例えば、振動部１０の厚さを１０ｎｍ以上１００ｎｍ以下とした場合、圧電体層２４の厚さは１０ｎｍ以上１００ｎｍ以下とすることができる。
【００３２】
第２電極２６は、例えば白金（Ｐｔ）層などを用いることができる。第２電極２６の厚さは、十分に低い電気抵抗値が得られる厚さであれば良く、例えば１０ｎｍ以上１００ｎｍ以下とすることができる。
【００３３】
なお、図示の例では、駆動部２０において、第１電極２２と第２電極２６の間には圧電体層２４のみが存在するが、両電極２２，２６間に圧電体層２４以外の層を有していても良い。圧電体層２４の膜厚は、共振条件に応じて適宜変更することができる。
【００３４】
本実施形態に係る圧電振動子１００では、駆動部２０に交互に逆向きの電界を印加することにより、振動部１０を上下方向（Ｚ方向）に屈曲振動させることができる。
【００３５】
本実施形態に係る圧電振動子１００の共振周波数は、２の１３乗Ｈｚ（８．１９２ｋＨｚ）以上、２の１５乗Ｈｚ（３２．７６８ｋＨｚ）以下であることができる。例えば３２．７６８ｋＨｚ（単に「３２ｋＨｚ」ともいう）の共振周波数は、クロックモジュールに適している。共振周波数を２１５＝３２．７６８ｋＨｚとすることにより、１５段のフリップフロップ回路で分周して１Ｈｚの信号を発生させることができる。また、共振周波数を２１３＝８．１９２ｋＨｚから２１５＝３２．７６８ｋＨｚまでの範囲で設定することにより、フリップフロップ回路を１５段だけではなく、１４段、さらには１３段とすることができ、消費電力の低減を図ることができる。また、消費電力の観点から、フリップフロップ回路を１６段とすることも可能であるため、本実施形態に係る圧電振動子１００の共振周波数は、２の１６乗Ｈｚ（６５．５３６ｋＨｚ）以下であることもできる。
【００３６】
２．  次に、本実施形態に係る圧電振動子１００の製造方法の一例について図面を参照しながら説明する。図４〜図８は、本実施形態の圧電振動子１００の一製造工程を概略的に示す断面図であり、それぞれ図２に示す断面図に対応している。また、図９は、本実施形態の圧電振動子１００の一製造工程を概略的に示す平面図であり、図１０は、本実施形態の圧電振動子１００の一製造工程を概略的に示す断面図である。なお、図１０は、図９のＸ−Ｘ線断面図である。
【００３７】
（１）まず、図４に示すように、基板２上に第１半導体層６０を形成する。第１半導体層６０は、例えばシリコンゲルマニウム（ＳｉＧｅ）からなるように形成される。例えば、第１半導体層６０としてＳｉＧｅを用い、基板２としてＳｉを用いることにより、第１半導体層６０と基板２との間の格子整合を得ることができ、結晶性の良好な第１半導体層６０を形成することができる。第１半導体層６０は、ＣＶＤ（Chemical Vapor Deposition）法などにより成膜される。
【００３８】
（２）次に、図４に示すように、第１半導体層６０上に第２半導体層１１を形成する。第２半導体層１１は、例えばシリコン（Ｓｉ）からなるように形成される。例えば、第２半導体層１１としてＳｉを用い、第１半導体層６０としてＳｉＧｅを用いることにより、第２半導体層１１と第１半導体層６０との間の格子整合を得ることができ、結晶性の良好な第２半導体層１１を形成することができる。また、第２半導体層１１内には、基板２と同様に、例えば各種の半導体回路（図示せず）を作り込むことができる。第２半導体層１１としてシリコンを用いることが、一般的な半導体製造技術を利用できる点で有利である。第２半導体層１１は、ＣＶＤ法などにより成膜される。
【００３９】
（３）次に、図４に示すように、第２半導体層１１上に酸化物層７を形成することができる。酸化物層７は、例えば酸化シリコン（ＳｉＯ２）からなるように形成される。酸化物層７は、熱酸化法などにより成膜される。
【００４０】
（４）次に、図５に示すように、酸化物層７、第２半導体層１１、および第１半導体層６０をパターニングし、基板２を露出させる第１開口部４０を形成する。これにより、支持部４（図１および図２参照）の形成領域における第２半導体層１１および第１半導体層６０が除去される。酸化物層７、第２半導体層１１、および第１半導体層６０のパターニングには、例えばフォトリソグラフィ技術およびエッチング技術を用いることができる。
【００４１】
（５）次に、第１開口部４０内に、基板２の露出上面、第１半導体層６０の露出側面、および第２半導体層１１の露出側面を覆うように、支持部４を形成する。例えば、支持部４は、図６に示すように、第１開口部４０のうち、第２半導体層１１の上面の位置までのすべてを埋め込むように形成されることができる。また、図示しないが、例えば、支持部４を薄く形成し、支持部４の上面の一部の位置が第２半導体層１１の上面の位置よりも下になるように、支持部４を形成することもできる。支持部４は、ＣＶＤ法などにより成膜される。
【００４２】
支持部４は、例えばシリコン（Ｓｉ）からなるように形成される。例えば、支持部４と基板２の双方にＳｉを用いることにより、支持部４を基板２上にエピタキシャル成長させることができ、結晶性の良好な支持部４を形成することができる。また、例えば、支持部４としてＳｉを用い、第１半導体層６０としてＳｉＧｅを用い、第２半導体層１１としてＳｉを用いることにより、第１半導体層６０の側面および第２半導体層１１の側面から支持部４をエピタキシャル成長させることができる。これにより結晶性の良好な支持部４を形成することができる。
【００４３】
また、例えば、支持部４を形成した後、支持部４の上にさらに被覆層（図示せず）を成膜することができる。被覆層と支持部４は、１つの工程で一気に成膜されることができる。被覆層は、酸化物層７を覆うように形成されることができる。この場合には、被覆層を成膜した後、例えば化学的機械的研磨（ＣＭＰ）法によって、酸化物層７が露出するまで被覆層を研磨することができる。酸化物層７は、ＣＭＰ法のストッパ層として用いられることができる。
【００４４】
次に、酸化物層７をウェットエッチング法などにより除去することができる。
【００４５】
（６）次に、図７に示すように、第２半導体層１１および支持部４の上の全面に下地層５を形成することができる。下地層５は、熱酸化法、ＣＶＤ法、スパッタ法などにより成膜される。
【００４６】
（７）次に、図８に示すように、第２半導体層１１の上方に駆動部２０を形成する。具体的には、下地層５上に駆動部２０を構成する第１電極２２、圧電体層２４、および第２電極２６を形成する。
【００４７】
まず、下地層５上の全面に、第１電極２２、圧電体層２４、および第２電極２６をこの順に成膜する。第１電極２２は、蒸着法、スパッタ法などにより成膜される。圧電体層２４は、溶液法（ゾルゲル法）、レーザーアブレーション法、蒸着法、スパッタ法、ＣＶＤ法などにより形成される。第２電極２６は、蒸着法、スパッタ法、ＣＶＤ法などにより形成される。
【００４８】
次に、例えば第２電極２６および圧電体層２４をパターニングして、所望の形状にすることができる。パターニングには、例えばフォトリソグラフィ技術およびエッチング技術を用いることができる。
【００４９】
次に、例えば第１電極２２をパターニングして、所望の形状にすることができる。パターニングには、例えばフォトリソグラフィ技術およびエッチング技術を用いることができる。
【００５０】
（８）次に、駆動部２０および下地層５の表面を覆う保護層６（図１０参照）を形成することができる。保護層６は、ＣＶＤ法などにより成膜される。
【００５１】
次に、第２半導体層１１を所望の形状にパターニングして、振動部１０および第２開口部４２を形成する。振動部１０は、第２半導体層１１を刳り貫いて第１半導体層６０の上面を露出させる第２開口部４２を形成することにより得られる。振動部１０は、支持部４の内側を基端として、振動部１０のその他の端が支持部４に接しないように設けられる。
【００５２】
具体的には、まず、基板２の上方の全面にレジストを塗布した後、フォトリソグラフィ法により該レジストをパターニングすることにより、図９および図１０に示すように、第２開口部４２以外の領域を覆うレジスト層９０を形成する。第２開口部４２上には、レジストに開けられたレジスト開口部９２が形成される。次に、レジスト層９０をマスクとして、ドライエッチング法などにより保護層６の一部、下地層５の一部、および第２半導体層１１の一部を除去する。このエッチング工程においては、第１半導体層６０をエッチングストッパ層として用いることができる。即ち、第２半導体層１１をエッチングする際には、第１半導体層６０のエッチング速度は、第２半導体層１１のエッチング速度よりも遅い。
【００５３】
このようにして、振動部１０および第２開口部４２を形成することができる。
【００５４】
次に、例えば、第１半導体層６０を所望の形状にパターニングして、第３開口部８１を形成することができる。具体的には、例えば、レジスト層９０をマスクとして、ドライエッチング法などにより第１半導体層６０の一部を除去し、第１半導体層６０を刳り貫いて基板２を露出させる第３開口部８１を形成する。このエッチング工程においては、基板２をエッチングストッパ層として用いることができる。即ち、第１半導体層６０をエッチングする際には、基板２のエッチング速度は、第１半導体層６０のエッチング速度よりも遅い。なお、第３開口部８１と上述した第２開口部４２は、１つの工程で一気に形成しても良い。
【００５５】
（９）次に、第２開口部４２および第３開口部８１により露出した部分から第１半導体層６０をエッチング法により除去して、少なくとも振動部１０の下に空隙部８０（図１および図２参照）を形成する。空隙部８０は、振動部１０の自由端１０ａに対する機械的拘束力が無くなった状態（後述する）で振動部１０が屈曲振動できるように形成される。空隙部８０は、例えば、振動部１０および第２開口部４２の下に形成される。
【００５６】
この第１半導体層６０の除去工程では、第１半導体層６０のエッチング速度は、基板２、振動部１０、および支持部４のいずれのエッチング速度よりも早い。これにより、基板２、振動部１０、および支持部４がエッチングされるのを抑えることができ、第１半導体層６０を選択的に除去することができる。例えば、第１半導体層６０がＳｉＧｅからなり、基板２、振動部１０、および支持部４がＳｉからなる場合には、例えばフッ化水素酸と硝酸の混合溶液（フッ硝酸）を用いたウェットエッチング法により第１半導体層６０を選択的に除去することができる。この場合には、ＳｉのＳｉＧｅに対するエッチング選択比を、１：１００〜１００００程度にすることができる。また、第１半導体層６０がＳｉＧｅからなり、基板２、振動部１０、および支持部４がＳｉからなる場合には、例えば四フッ化炭素（ＣＦ４）のガスを用いたドライエッチング法により第１半導体層６０を選択的に除去することもできる。
【００５７】
次に、レジスト層９０をアッシングにより除去する。レジスト層９０を除去することにより、振動部１０の自由端１０ａに対する機械的拘束力が無くなり、振動部１０が十分に振動できるようになる。
【００５８】
（１０）以上の工程により、図１および図２に示すように、本実施形態の圧電振動子１００が形成される。
【００５９】
３．  本実施形態の圧電振動子１００の製造方法では、振動部１０は、第２半導体層１１をパターニングすることによって得られる。第２半導体層１１は、第１半導体層６０上に非常に薄く成膜されることができるため、本実施形態の圧電振動子１００の製造方法によれば、振動部１０の厚さを非常に薄くすることができる（例えば１００ｎｍ以下）。これにより、クロックモジュールに用いられる発振器の共振周波数を生成する圧電振動子１００において、振動部（ビーム）１０の長さを短くすることができる。即ち、例えば水晶を用いた圧電振動子などに比べて、本実施形態に係る圧電振動子１００を小型化することができる。例えば、３２ｋＨｚの共振周波数を用いる場合には、振動部１０の厚さを１００ｎｍ以下、振動部１０の長さを１００μｍ以下、圧電振動子１００のパッケージ長さを１ｍｍ以下とすることができる。
【００６０】
本実施形態に係る圧電振動子１００の具体例としては、第１電極２２の厚さは５０ｎｍ、圧電体層２４の厚さは１００ｎｍ、第２電極２６の厚さは５０ｎｍ、駆動部２０の厚さは２００ｎｍ、振動部１０の厚さは１００ｎｍ、振動部１０のビーム長さは８０ｎｍ、ビーム幅は４０ｎｍである。この構成の圧電振動子１００について、有限要素法によって運動方程式を解いてシミュレーションすると、屈曲振動の共振周波数は３２ｋＨｚとなった。
【００６１】
また、本実施形態の圧電振動子１００の製造方法によれば、基板２として例えば安価なＳｉ基板などを用いて圧電振動子１００を形成することができる。従って、例えば高価なＳＯＩ基板などを用いずに済むため、製造コストを削減することができる。
【００６２】
また、本実施形態のユニモルフ型の圧電振動子１００では、共振周波数は、振動部１０の厚さに比例する。従って、この圧電振動子１００によれば、共振周波数を振動部１０の厚さによって調整することができる。例えば、振動部が音叉形状を有する場合には、共振周波数は、振動部の幅に比例する。従って、音叉型の圧電振動子では、共振周波数を低くするためには、振動部の幅を小さくして対応することができるが、加工技術の限界がある場合がある。これに対し、本実施形態のユニモルフ型の圧電振動子１００では、共振周波数を低くするためには、振動部１０の厚さを薄くして対応することができる。従って、振動部１０の加工技術の限界によらずに、所望の共振周波数を得ることができる。
【００６３】
また、本実施形態のユニモルフ型の圧電振動子１００では、１本のビーム（振動部）１０に対して１つの駆動部２０が設けられている。このため、本実施形態の圧電振動子１００は、構造的に小型化に有利である。
【００６４】
なお、本実施形態の圧電振動子１００は、非同期回路のような本来タイミングデバイスを必要としない回路においても、トリガ発生器として用いられることができる。
【００６５】
また、本実施形態の圧電振動子１００では、基板２上の圧電振動子１００が形成される領域以外の領域に、圧電振動子１００の空隙部８０と同様に空隙部を形成し、該空隙部内に絶縁層を形成して、例えばＳＯＩ（Silicon On Insulator）構造を形成することができる。例えばＳＯＩ構造の絶縁層上には半導体集積回路を形成することができる。従って、本実施形態に係る圧電振動子１００によれば、１つの基板上に、ＳＯＩ構造を用いた半導体集積回路と圧電振動子１００を混載して圧電振動子モジュールを形成することができる。これにより、モジュールパッケージを小型化することができる。
【００６６】
また、例えば上述したＳＯＩ構造の絶縁層上には発振回路を形成することができる。従って、本実施形態に係る圧電振動子１００によれば、１つの基板上に、ＳＯＩ構造を用いた発振回路と圧電振動子１００を混載することができる。ＳＯＩ構造を用いたデバイスでは、動作電圧を低くすることができるため、本実施形態の圧電振動子１００によれば、低消費電力のワンチップクロックモジュールを提供することができる。
【００６７】
４．  次に、本実施形態の圧電振動子およびその製造方法の変形例について、図面を参照しながら説明する。なお、上述した圧電振動子１００およびその製造方法（以下「圧電振動子１００の例」という）と異なる点について説明し、同様の点については説明を省略する。
【００６８】
（１）まず、第１の変形例について説明する。図１１は、本変形例の圧電振動子３００を概略的に示す断面図である。
【００６９】
本変形例では、空隙部８０の下に、基板開口部８２を設けることができる。即ち、空隙部８０は、基板２の一部を除去して形成された基板開口部８２上に形成されていることができる。
【００７０】
本変形例の圧電振動子３００を得るには、例えば、まず、圧電振動子１００の例と同様に、振動部１０および第２開口部４２を形成する工程までを行う。
【００７１】
次に、基板２を所望の形状にパターニングして、基板開口部８２を形成する。基板開口部８２は、第１半導体層６０を露出させるように基板２を刳り貫いて形成される。より具体的には、まず、基板２の上方および下方の全面にレジストを塗布した後、フォトリソグラフィ法により基板２の下方に塗布されたレジストをパターニングすることにより、基板開口部８２以外の領域を覆う第２レジスト層（図示せず）を形成する。次に、第２レジスト層をマスクとして、ドライエッチング法などにより基板２の一部を除去する。基板２のエッチング工程においては、第１半導体層６０をエッチングストッパ層として用いることができる。即ち、基板２をエッチングする際には、第１半導体層６０のエッチング速度は、基板２のエッチング速度よりも遅い。
【００７２】
次に、基板開口部８２により露出した部分から第１半導体層６０をウェットエッチング法などにより除去して、少なくとも振動部１０の下に空隙部８０を形成する。このエッチング工程においては、第１半導体層６０を選択的に除去することができる。その後、第１レジスト層９０（図１０参照）および第２レジスト層をアッシングにより除去する。
【００７３】
上記のような工程を経て、本変形例の圧電振動子３００を形成することができる。
【００７４】
（２）次に、第２の変形例について説明する。図１２は、本変形例の圧電振動子２００を概略的に示す平面図である。
【００７５】
本変形例では、振動部２１０が、基部２１２および基部２１２を基端とする２本のビーム部２１４，２１６から構成される音叉形状を有するように形成されている。基部２１２は、支持部４とビーム部２１４，２１６とを接続している。基部２１２の平面形状は、例えば図１２に示すような矩形である。２本のビーム部２１４，２１６は、長さ方向（Ｘ方向）に平行に所定間隔（基部２１２の幅）をおいて配置されている。ビーム部２１４，２１６の平面形状は、例えば図１２に示すような矩形である。
【００７６】
駆動部２２０は、各ビーム部２１４，２１６に対して１対ずつ設けられる。第１ビーム部２１４上には、第１駆動部２２０ａと第２駆動部２２０ｂとが、第１ビーム部２１４の長さ方向に沿って、互いに平行に形成されている。同様に、第２ビーム部２１６上には、第３駆動部２２０ｃと第４駆動部２２０ｄとが、第２ビーム部２１６の長さ方向に沿って、互いに平行に形成されている。第１ビーム部２１４の外側に配置された第１駆動部２２０ａと、第２ビーム部２１６の外側に配置された第４駆動部２２０ｄとは、配線（図示せず）により電気的に接続されている。第１ビーム部２１４の内側に配置された第２駆動部２２０ｂと、第２ビーム部２１６の内側に配置された第３駆動部２２０ｃとは、配線（図示せず）により電気的に接続されている。
【００７７】
（３）なお、上述した変形例は一例であって、これらに限定されるわけではない。例えば、各変形例を適宜組み合わせることも可能である。
【００７８】
５．  次に、上述した圧電振動子を有する発振器を説明する。
【００７９】
図１３は、上述した圧電振動子１００を有する発振器５００の基本的構成を示す回路図である。この回路（発振回路）は、例えばＣＭＯＳインバータからなる増幅器４０１と、増幅器４０１の入出力間に接続された帰還回路と、を含む。帰還回路は、圧電振動子１００と、抵抗４０３と、２つのコンデンサ４０４，４０５と、を有する。増幅器４０１には、直流電源から電圧Ｅが印加されている。電源電圧Ｅを増大させていき発振開始電圧になると、電流Ｉが急激に増加して発振が開始される。さらに電源電圧Ｅを増大させると、発振状態を保ちながら電流Ｉがほぼ比例して増加する。
【００８０】
図１４は、本実施形態に係る発振器５００を概略的に示す平面図であり、図１５は、発振器５００を概略的に示す断面図である。なお、図１５は、図１４のXV−XV線断面図である。また、図１４および図１５では、便宜上、圧電振動子１００を簡略化して示している。
【００８１】
発振器５００は、封止材５０２により封止されている。ＩＣ（集積回路）５０３は、金線などのボンディングワイヤ５０４により外部端子５７０に接続されている。外部端子５７０は、リードフレーム５０５および接合材５０６を介して、実装端子５４１と電気的に接続されている。実装端子５４１は、配線（図示せず）などにより、圧電振動子１００の各電極と電気的に接続されている。圧電振動子１００は、蓋部材５３９やシール部材５４０などにより封止されている。
【００８２】
図１６は、本実施形態に係る発振器５００の製造工程例を概略的に示す図である。
【００８３】
まず、ＩＣウェハに対してテープ貼りおよびダイシングを行う。次に、ＩＣ５０３のチップをリードフレーム５０５に搭載する。次に、ボンディングワイヤ５０４を用いてＩＣ５０３に対してワイヤボンディングを行う。
【００８４】
次に、圧電振動子１００の実装端子５４１を、半田などの接合材５０６を用いてリードフレーム５０５に接合して、圧電振動子１００をマウントする。次に、封止材（モールド材）５０２を用いて、圧電振動子１００、ＩＣ５０３などを樹脂封止する。その後、特性検査、マーキングを行い、テーピング、梱包し、出荷される。
【００８５】
また、図示はしないが、基板２（図２参照）や第２半導体層１１（図４参照）のうちの圧電振動子１００が形成される領域以外の領域に対して半導体プロセスを用いて、圧電振動子１００に平面的に隣接するＩＣを形成し、本実施形態の発振器を形成することもできる。これにより、パッケージを省略することができ、ワンチップ型の発振器を形成することができる。
【００８６】
６．  次に、上述した圧電振動子を有するリアルタイムクロックを説明する。
【００８７】
図１７は、上述した発振器（ＯＳＣ）５００を有するリアルタイムクロック６００を概略的に示す回路ブロック図である。リアルタイムクロック６００の集積回路部は、単一の基板６０１に集積され、マイクロプロセッサ（図示せず）と接続されている。
【００８８】
計時用接続端子６０２，６０３に接続されている発振器５００からは高周波（例えば３２ｋＨｚ）のクロックパルスが出力される。クロックパルスは分周回路６０５で分周され、１Ｈｚの計時パルスが計時カウンタ６０６に入力される。計時カウンタ６０６は、例えば、秒計時ビットｓと、分計時ビットｍと、時計時ビットｈと、曜日計時ビットｄと、日計時ビットＤと、月計時ビットＭと、年計時ビットＹとから構成されている。所定数の計時パルスが計時カウンタ６０６に入力されると、それぞれの計時ビットは繰り上がることができる。
【００８９】
計時カウンタ６０６の計時ビットを書き換える場合には、まず、マイクロプロセッサからセレクト入力端子６０７にセレクト信号を供給する。次に、マイクロプロセッサからデータ入力端子６０８に、書き換えるべき情報を表すデータビットと、計時ビットのアドレスを表すアドレスビットと、計時カウンタ６０６への書き込み動作を表す操作ビットとから構成される外部情報を供給する。その結果、外部情報は、直列に接続されたシフトレジスタ６０９，６１０に記憶される。そして、コマンドデコーダ６１２は、シフトレジスタ６１０に記憶された操作ビットとアドレスビットに基づき、ライトイネーブル信号を計時カウンタ６０６に送出するとともに、計時ビットを指定するアドレス信号を出力する。その結果、シフトレジスタ６０９に記憶されたデータビットが計時カウンタ６０６の計時ビットに書き込まれ、リアルタイムデータの書き換えが行われる。
【００９０】
また、計時カウンタ６０６からリアルタイムデータを読み出す場合には、マイクロプロセッサから、読み出し動作を表す操作ビットを有する外部情報を送出させる。そして、コマンドデコーダ６１２は、計時カウンタ６０６へのライトイネーブル信号をインアクティブ状態にする。その結果、インバータ６１３がアクティブ状態のライトイネーブル信号をシフトレジスタ６０９に供給し、シフトレジスタ６０９が読み込み可能状態になり、計時カウンタ６０６の内容はシフトレジスタ６０９に読み出される。シフトレジスタ６０９に読み出されたリアルタイムデータは、クロック入力端子６１４に印加されるクロック信号に同期して、データ出力端子６１５に転送され、例えばマイクロプロセッサのレジスタなどに送出される。
【００９１】
なお、例えば計算結果などのデータは、ランダムアクセスメモリ（ＲＡＭ）６１６に記憶させることができる。
【００９２】
図１８は、本実施形態に係るリアルタイムクロック６００を概略的に示す上面透視図であり、図１９は、リアルタイムクロック６００を概略的に示す側面透視図である。なお、図１９は、図１８の矢印XIXの方向に見た図である。
【００９３】
発振回路などを有するＩＣチップ６５１は、リードフレーム６５２のアイランド部６５３に導電性接着剤などで接着固定されている。ＩＣチップ６５１の上面に設けられた各電極パッド６５４は、ボンディングワイヤ６５５により、パッケージの外周部に配置された入出力用リード端子６５６と電気的に接続されている。平面視において、ＩＣチップ６５１の隣には、圧電振動子１００を内部に収めている振動子用筐体６５７が配置されている。振動子用筐体６５７内には、例えば、上述した圧電振動子１００が気密状態で封止されている。圧電振動子１００の各電極に電気的に接続されたリード６５８は、振動子用筐体６５７内から外に突出している。リード６５８は、リードフレーム６５２の接続パッド６５９に導電性接着剤などで接着固定されている。ＩＣチップ６５１、リードフレーム６５２および振動子用筐体６５７は、樹脂６６０により一体成形されてパッケージ化されている。
【００９４】
また、図示はしないが、基板２（図２参照）や第２半導体層１１（図４参照）のうちの圧電振動子１００が形成される領域以外の領域に対して半導体プロセスを用いて、圧電振動子１００に平面的に隣接するＩＣを形成し、本実施形態のリアルタイムクロックを形成することもできる。これにより、パッケージを省略することができ、ワンチップ型のリアルタイムクロックを形成することができる。
【００９５】
７．  次に、上述した圧電振動子を有する電波時計受信モジュールを説明する。
【００９６】
図２０は、本実施形態に係る電波時計受信モジュールを概略的に示す回路ブロック図である。
【００９７】
電波時計受信モジュールの周波数フィルタ８０５は、上述した圧電振動子１００（１００Ａ，１００Ｂ）を有する。
【００９８】
電波時計は、時刻情報を含む標準電波を受信して、正確な時刻に自動修正して表示する機能を備えた時計である。日本国内には、福島県（４０ｋＨｚ）と佐賀県（６０ｋＨｚ）に標準電波を送信する送信所がある。
【００９９】
アンテナ８０１は、４０ｋＨｚまたは６０ｋＨｚの長波の標準電波を受信する。標準電波は、４０ｋＨｚまたは６０ｋＨｚの搬送波に振幅変調（ＡＭ）をかけて時刻情報（タイムコード）を乗せたものである。
【０１００】
受信された標準電波は、アンプ８０２によって増幅され、搬送周波数と同一の共振周波数を有する圧電振動子１００Ａ，１００Ｂを有する周波数フィルタ８０５によって、濾波、同調される。濾波された所定周波数の信号は、検波・整流回路８０６により検波復調される。そして、波形整形回路８０７を介してタイムコードが取り出され、中央演算処理装置（ＣＰＵ）８０８でカウントされる。ＣＰＵ８０８では、例えば、現在の年、積算日、曜日、時刻などの情報が読み取られる。読み取られた情報は、リアルタイムクロック（ＲＴＣ）８０９に反映されて、正確な時刻情報が表示される。
【０１０１】
搬送波は４０ｋＨｚまたは６０ｋＨｚであるから、周波数フィルタ８０５の圧電振動子１００Ａ，１００Ｂには、本発明に係る圧電振動子が好適である。４０ｋＨｚの場合を例にとれば、例えば、第１電極２２の厚さが５０ｎｍ、圧電体層２４の厚さが１００ｎｍ、第２電極２６の厚さが５０ｎｍ、振動部１０の厚さが１００ｎｍ、振動部１０の長さが９２ｎｍ、振動部１０の幅が４０ｎｍという寸法で圧電振動子を適用することができる。
【０１０２】
また、図示はしないが、基板２（図２参照）や第２半導体層１１（図４参照）のうちの圧電振動子１００が形成される領域以外の領域に対して半導体プロセスを用いて、圧電振動子１００に平面的に隣接するＩＣを形成し、本実施形態の電波時計受信モジュールを形成することもできる。これにより、パッケージを省略することができ、ワンチップ型の電波時計受信モジュールを形成することができる。
【０１０３】
８．  上記のように、本発明の実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できよう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。
【図面の簡単な説明】
【０１０４】
【図１】本実施形態に係る圧電振動子を概略的に示す平面図。
【図２】本実施形態に係る圧電振動子を概略的に示す断面図。
【図３】本実施形態に係る圧電振動子を概略的に示す断面図。
【図４】本実施形態の圧電振動子の一製造工程を概略的に示す断面図。
【図５】本実施形態の圧電振動子の一製造工程を概略的に示す断面図。
【図６】本実施形態の圧電振動子の一製造工程を概略的に示す断面図。
【図７】本実施形態の圧電振動子の一製造工程を概略的に示す断面図。
【図８】本実施形態の圧電振動子の一製造工程を概略的に示す断面図。
【図９】本実施形態の圧電振動子の一製造工程を概略的に示す平面図。
【図１０】本実施形態の圧電振動子の一製造工程を概略的に示す断面図。
【図１１】本実施形態の圧電振動子の変形例を概略的に示す断面図。
【図１２】本実施形態の圧電振動子の変形例を概略的に示す平面図。
【図１３】本実施形態の発振器の基本的構成を示す回路図。
【図１４】本実施形態の発振器を概略的に示す平面図。
【図１５】本実施形態の発振器を概略的に示す断面図。
【図１６】本実施形態の発振器の製造工程例を概略的に示す図。
【図１７】本実施形態のリアルタイムクロックを概略的に示す回路ブロック図。
【図１８】本実施形態のリアルタイムクロックを概略的に示す上面透視図。
【図１９】本実施形態のリアルタイムクロックを概略的に示す側面透視図。
【図２０】本実施形態の電波時計受信モジュールを概略的に示す回路ブロック図。
【符号の説明】
【０１０５】
２  基板、４  支持部、５  下地層、６  保護層、７  酸化物層、１０  振動部、１１  第２半導体層、２０  駆動部、２２  第１電極、２４  圧電体層、２６  第２電極、４０  第１開口部、４２  第２開口部、６０  第１半導体層、８０  空隙部、８１  第３開口部、８２  基板開口部、９０  第１レジスト層、９２  レジスト開口部、９４  第２レジスト層、１００，２００  圧電振動子、２１０  振動部、２１２  基部、２１４  第１ビーム部、２１６  第２ビーム部、２２０  駆動部、３００  圧電振動子、４０１  増幅器、４０３  抵抗、４０４，４０５  コンデンサ、５００  発振器、５０２  封止材、５０３  集積回路、５０４  ボンディングワイヤ、５０５  リードフレーム、５０６  接合材、５３９  蓋部材、５４０  シール部材、５４１  実装端子、５７０  外部端子、６００  リアルタイムクロック、６０１  基板、６０２，６０３  計時用接続端子、６０５  分周回路、６０６  計時カウンタ、６０７  セレクト入力端子、６０８  データ入力端子、６０９，６１０  シフトレジスタ、６１２  コマンドデコーダ、６１３  インバータ、６１４  クロック入力端子、６１５  データ出力端子、６１６  ランダムアクセスメモリ、６５１  集積回路チップ、６５２  リードフレーム、６５３  アイランド部、６５４  電極パッド、６５５  ボンディングワイヤ、６５６  入出力用リード端子、６５７  振動子用筐体、６５８  リード、６５９  接続パッド、６６０  樹脂、８０１  アンテナ、８０２  アンプ、８０５  周波数フィルタ、８０６  検波・整流回路、８０７  波形整形回路，８０８  中央演算処理装置
【図１】
2008182526.tif 000003
【図２】
2008182526.tif 000004
【図３】
2008182526.tif 000005
【図４】
2008182526.tif 000006
【図５】
2008182526.tif 000007
【図６】
2008182526.tif 000008
【図７】
2008182526.tif 000009
【図８】
2008182526.tif 000010
【図９】
2008182526.tif 000011
【図１０】
2008182526.tif 000012
【図１１】
2008182526.tif 000013
【図１２】
2008182526.tif 000014
【図１３】
2008182526.tif 000015
【図１４】
2008182526.tif 000016
【図１５】
2008182526.tif 000017
【図１６】
2008182526.tif 000018
【図１７】
2008182526.tif 000019
【図１８】
2008182526.tif 000020
【図１９】
2008182526.tif 000021
【図２０】
2008182526.tif 000022