【手続補正書】
【提出日】平成25年2月22日(2013.2.22)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ＵＳＢハブのリピータ回路における再クロッキングエラーに起因する、同期されたＵＳＢデバイスのローカルクロックにおけるジッタを低減する方法であって、当該ＵＳＢハブに、当該ＵＳＢデバイスが接続されるものであり、当該方法が、
前記ＵＳＢハブを使用して、或るデータストリームビットレートを有するＵＳＢデータストリームを観測する(observing)ステップと、
前記ＵＳＢハブが前記ＵＳＢデータストリームの中の周期信号構造(periodic signal structure)を復号する(decoding)ステップと、
前記ＵＳＢハブが、前記周期信号構造を復号したことに応答してイベント信号を生成するステップと、
前記ＵＳＢハブが、前記ＵＳＢハブの前記ローカルクロックの周波数を前記周期イベント信号にロックするステップとを備え、
前記ＵＳＢハブの前記ローカルクロックは、前記ＵＳＢハブの前記リピータ回路のためのクロック制御源(clocking source)となるように適合され(adapted to)、前記ローカルクロックは、前記データストリームビットレートの周波数の実質的に整数倍(integer multiple)となるように制御される周波数を有し、又は、前記ローカルクロック周波数と前記データストリームビットレート周波数の間のビート周波数が、フィルタレベルより大きいようにされる、
方法。
【請求項２】
前記ＵＳＢハブの前記クロックの前記周波数は、前記ＵＳＢビットストリームデータレートの実質的に整数倍に同期され、前記ＵＳＢデータストリームと前記ＵＳＢハブの前記クロックの間に一定の位相関係が存在する請求項１に記載の方法。
【請求項３】
前記ＵＳＢハブの前記クロックの前記周波数は、前記ＵＳＢビットストリームデータレートの実質的に半整数倍(half integer multiple)に同期され、前記周期信号構造のそれぞれの後続の(subsequent)構造(structure)の受信時に、前記ＵＳＢデータストリームと前記ＵＳＢハブの前記クロックの間に急速に(rapidly)変化する位相関係が存在する請求項１に記載の方法。
【請求項４】
前記ＵＳＢハブの前記ローカルクロックが統計的技術(statistical techniques)または電気フィルタを使用して、前記ＵＳＢハブの前記ローカルクロックの前記ジッタを低減するステップを備える請求項１に記載の方法。
【請求項５】
請求項１に記載の方法であって、更に、
前記ＵＳＢネットワーク内の前記ＵＳＢハブの層を特定するステップと、
或る事前定義されたレベルの範囲内に、前記ＵＳＢハブにすぐ上流のＵＳＢデータストリームのデータビットレートの周波数を整合させることを回避するように、前記ＵＳＢネットワーク内の前記ＵＳＢハブの前記層(layer)に依存して、前記ＵＳＢハブのローカルクロックの前記周波数を設定するステップとを備える方法。
【請求項６】
前記事前定義されたレベルは、１ｋＨｚであるか、又は、１００ｋＨｚである、請求項５に記載の方法。
【請求項７】
前記ＵＳＢハブの前記層を前記特定するステップは、
ｉ）前記ＵＳＢハブのルーティング文字列アドレスのクエリ(querying)を行うステップと、
ｉｉ）前記ＵＳＢハブの物理接続層についての情報を求めて、前記ＵＳＢネットワークが接続されたＵＳＢホストコントローラのオペレーティングシステムにソフトウェアを使用してクエリを行うステップと、
ｉｉｉ）前記ＵＳＢハブの上流ポートで前記ＵＳＢデータストリームの周波数を測定するステップとを備える請求項５に記載の方法。
【請求項８】
ＵＳＢハブ回路内の再クロッキングエラーに起因する、同期されたＵＳＢアーキテクチャ内のＵＳＢデバイスのローカルクロックにおけるジッタを低減するための装置であって、
当該ＵＳＢハブ回路に、前記ＵＳＢデバイスが接続されるものであり、当該装置が、
ローカルクロックと、上流ポートと、複数の下流ポートと、前記上流ポート経由でホストコントローラに向けて通信するため、および前記複数の下流ポート経由で複数のＵＳＢデバイスに向けて通信するための回路とを有するＵＳＢハブ回路と、
或るビットレートを有するＵＳＢデータストリームを観測するように適合されたモニタと、
前記ＵＳＢデータストリームの中の周期データ構造を復号するように適合された復号器と、
前記周期データ構造を復号したことに応答してイベント信号を生成するように適合された信号ジェネレータと、
前記イベント信号の周波数に対して前記ＵＳＢハブ回路の前記ローカルクロックの周波数をロックするように適合された回路とを備え、
前記ＵＳＢハブ回路の前記ローカルクロックは、前記ＵＳＢハブ回路のためのクロック制御源となるように適合され、前記ローカルクロックが、前記ＵＳＢデータストリームビットレートの周波数の実質的に倍数(multiple)となるように制御される周波数を有し、
又は、前記ローカルクロック周波数と前記データストリームビットレート周波数の間のビート周波数が、フィルタレベルより大きいようにされる、
装置。
【請求項９】
前記ＵＳＢハブ回路の前記ローカルクロックの前記周波数は、前記ＵＳＢビットストリームデータレートの実質的に整数倍に同期され、前記ＵＳＢデータストリームと前記ＵＳＢハブ回路の前記ローカルクロックの間に一定の位相関係が存在する請求項８に記載の装置。
【請求項１０】
前記ＵＳＢハブ回路の前記ローカルクロックの前記周波数は、前記ＵＳＢビットストリームデータレートの実質的に半整数倍に同期され、前記周期信号構造のそれぞれの後続の構造の受信時に、前記ＵＳＢデータストリームと前記ＵＳＢハブ回路の前記ローカルクロックの間に急速に変化する位相関係が存在する請求項８に記載の装置。
【請求項１１】
ＵＳＢハブ又はＵＳＢハブ回路における再クロッキングエラーに起因する、同期されたＵＳＢデバイスのローカルクロックにおけるジッタを低減するためのシステムであって、当該ＵＳＢハブ又はＵＳＢハブ回路に当該ＵＳＢデバイスが接続されるものであり、当該システムが、
或るビットレートを有するＵＳＢデータストリームを観測するように適合されたモニタと、
前記ＵＳＢデータストリームの中の周期データ構造を復号するように適合された復号器と、
前記周期データ構造を復号したことに応答してイベント信号を生成するように適合された信号ジェネレータと、
クロックを有するＵＳＢハブまたはＵＳＢハブ回路と、
前記ＵＳＢハブまたは前記ＵＳＢハブ回路の前記クロックの周波数と、前記ＵＳＢデータストリームの周波数を比較して、その結果、前記ビットレートを算出する回路と、
前記イベント信号の周波数に対して前記ＵＳＢハブまたは前記ＵＳＢハブ回路の前記クロックの周波数をロックするように適合された回路とを備え、
前記ＵＳＢハブまたは前記ＵＳＢハブ回路の前記クロックは、前記ＵＳＢハブのためのクロック制御源(clocking source)となるように適合され、前記クロックは、前記ＵＳＢデータストリームの前記ビットレートの周波数の実質的に倍数になるように制御される周波数を有し、又は、前記クロック周波数と前記データストリームビットレート周波数の間のビート周波数が、フィルタレベルより大きいようにされる、
システム。
【請求項１２】
前記ＵＳＢハブまたは前記ＵＳＢハブ回路の前記クロックの前記周波数は、前記ビットレートの実質的に整数倍に同期され、前記ＵＳＢデータストリームと、前記ＵＳＢハブまたは前記ＵＳＢハブ回路の前記クロックの間に一定の位相関係が存在する請求項１１に記載のシステム。
【請求項１３】
前記ＵＳＢハブまたは前記ＵＳＢハブ回路の前記クロックの前記周波数は、前記ビットレートの実質的に半整数倍に同期され、前記周期信号構造のそれぞれの後続の(subsequent)構造の受信時に、前記ＵＳＢデータストリームと、前記ＵＳＢハブまたは前記ＵＳＢハブ回路の前記クロックの間に急速に(rapidly)変化する位相関係が存在する請求項１２に記載のシステム。
【請求項１４】
ＵＳＢハブのリピータ回路における再クロッキングエラーに起因する、同期されたＵＳＢデバイスのローカルクロックにおけるジッタを低減する方法であって、当該ＵＳＢハブに、当該ＵＳＢデバイスが接続されるものであり、当該方法が，
前記ＵＳＢハブの上流に接続されたＵＳＢホストからのＵＳＢデータストリームのビットレートに関して前記ローカルクロックの位相をランダム化する制御信号を利用することによって、前記ＵＳＢハブの前記ローカルクロックの周波数を制御するステップを備え、
前記ローカルクロックは、前記ＵＳＢハブの前記リピータ回路のためのクロック制御源となるように適合される方法。
【請求項１５】
前記ＵＳＢハブの前記ローカルクロックの前記周波数を、前記上流ＵＳＢデータストリームビットレートの周波数である中心周波数の辺りに制御するステップを含む請求項１４に記載の方法。
【請求項１６】
前記ローカルクロックの前記周波数が、正弦波形、鋸歯状波形、または三角波形の制御信号を利用することによって制御される、請求項１４に記載の方法。
【請求項１７】
前記ローカルクロックの前記周波数が、雑音を制御信号として利用することによって制御される、請求項１４に記載の方法。
【請求項１８】
同期されたＵＳＢアーキテクチャにおいてクロック制御ジッタを低減するための装置であって、
クロックと、
クロックコントローラまたはクロックコントローラ回路とを備え、
前記クロックコントローラまたは前記クロックコントローラ回路は、上流ＵＳＢデータストリームのビットレートに関してクロックの位相をランダム化する制御信号を利用することによって前記クロックを制御するように適合される装置。
【請求項１９】
前記クロックコントローラ、又は、クロックコントローラ回路が、
前記クロックの供給電圧を調整することによって、前記クロックを制御する、
請求項１８に記載の装置。
【請求項２０】
請求項１８に記載の装置であって、更に、
フィードバック制御によって前記クロックの前記周波数を安定させるように適合されたフィードバック安定器と、
を備え、
前記クロックコントローラまたは前記クロックコントローラ回路は、前記クロックの前記フィードバック安定器に外乱(perturbation)信号を導入することによって前記クロックを制御するように適合される装置。