(57)【要約】【課題】高速伝送に資する伝送経路起因による信号の品質劣化を軽減した高品質の信号伝送を提供する。【解決手段】半導体集積回路が形成された半導体チップと前記半導体チップが主面に搭載された配線基板１２と、この配線基板主面とは反対面の裏面に形成され、半導体集積回路と電気的に接続された複数の外部端子と備えている。外部端子２は、配線基板裏面に等間隔に配置された列及び行を複数並べた格子状配列であり、格子状配列の外側の少なくとも２列もしくは２行には外部端子２１、２２が千鳥状に配列された領域１０を有してる。ＢＧＡパッケージのボールの配置を必要な部分のみを千鳥状にすることにより高速伝送に資する伝送経路起因による信号の品質劣化を軽減した高品質の信号伝送を得ることができる。【選択図】図１
2008182062.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路が形成された半導体チップと、
前記半導体チップが主面に搭載された配線基板と、
前記配線基板の前記主面とは反対面の裏面に形成され、前記半導体集積回路と電気的に接続された複数の外部端子とを具備し、
前記外部端子は、前記配線基板裏面に等間隔に配置された列もしくは行を複数並べた格子状配列であり、前記格子状配列の外側の少なくとも２列もしくは行には前記外部端子が千鳥配列された領域を有することを特徴とする半導体装置。
【請求項２】
前記外部端子から信号線が導出され、前記千鳥配列の領域にある外部端子に接続される信号線は、前記配線基板の前記千鳥配列の領域に近接した辺から互いに平行に導出することを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記千鳥配列の領域にある外部端子に接続される信号線は、高速伝送信号であることを特徴とする請求項１又は請求項２に記載の半導体装置。
【請求項４】
前記高速伝送信号は、差動信号であることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記千鳥配列の領域にある外部端子に接続される信号線は、バスデータ信号線であることを特徴とする請求項１又は請求項２に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路のパッケージ技術に関するものであり、とくに、ＢＧＡ（Ball Grid Array ）パッケージの構造に関するものである。
【背景技術】
【０００２】
通信機器の高速伝送化が進むなか、半導体装置内の半導体集積回路と外部機器とのデータ通信は、差動信号を用いるシリアル伝送が主流となっている。差動信号とは、２本１組の信号線でデータを表すものであり、それぞれの信号線には意図的に位相を１８０度ずらした信号を与える。位相をずらす目的は、２本の信号線で伝送される信号の電位差により１つのデータを生成するためである。差動信号での伝送は、通常のシングル伝送に比べて、信号の振幅を小さくし、伝送速度を高速に出来るのが特徴となっている。
【０００３】
従来のＢＧＡタイプの半導体装置は、半導体集積回路が作り込まれた半導体チップ（以下、チップという）と、チップが搭載された配線基板と、チップに形成されグリッド状に配置形成されたボール状の外部端子もしくは外部ピンとを有している。チップの半導体集積回路は、例えば、ボンディングワイヤなどを介して配線基板に形成された外部端子と電気的に接続されている。即ち、チップは、内部の半導体集積回路と電気的に接続された表面に形成された接続電極（パッド：Pad ）を有し、配線基板は、外部端子と配線を介して電気的に接続されたパッドを有している。ボンディングワイヤは、チップのパッドと配線基板のパッドとを接続することによって外部端子と半導体集積回路とを電気的に接続している。
【０００４】
前述した２本１組の差動信号線を用いて、正確な信号を伝送するためには、２本の伝送経路を出来るだけ等長にして、信号が伝達されるまでの時間のズレを少なくする必要がある。差動信号線は、２本の信号線を平行に配線することによってノイズの影響を軽減させることも出来る。差動信号は、２本の信号線で伝送した信号の電位差によりデータが生成されるため、電源の揺れ等、２本の信号線が同じ方向性のノイズを受けた場合は、生成されるデータに影響を与えない。半導体集積回路の設計においても、差動信号線の配線は、パッドまでの距離が短くなるようにレイアウトされる。また、差動信号線は隣り合うパッドに配線されるのが一般的である。
【０００５】
しかしながら、いくらチップ上で等長、且つ平行になるように配線を合わせ込んでも、配線基板に搭載してパッケージに実装されると、大きくズレが生じてくる場合がある。特に、ＢＧＡパッケージを用いる場合、外部端子は、パッケージ直下（配線基板の裏面）に幾重にも配置されているため、隣り合うパッドに割り当てられた信号が、パッケージ上でも隣り合うボール状外部端子（以下、ボールという）に割り当てられるとは限らない。チップ上の隣り合うバッドから、パッケージ上の同一列（ロウ：Row ）で隣り合うボールに信号を割り当てることは非常に困難であり、２本１組の差動信号線も、それぞれ異なる列（Row ）のボールにアサインされることが多い。したがって、１本の配線長も異なり、また、平行配線を保つことが難しくなっている。
【０００６】
異なる列（Row ）のボールから、ＢＧＡパッケージが搭載される実装基板であるプリント配線基板（PCB ）上で平行、且つ出来るだけ等長に配線をするために２本１組のうちの１本にはプリント配線基板の別の配線層（例えば、１本は最上位層、他方を中間層又は最下位層）を使用することによって物理的には可能である。しかしその際、別の配線層に配線を通すためにビア（Via ）が必要になる。そして、その影響により、信号に反射が生じ、信号品質の劣化を受けることになる。近年では反射等の影響を軽減させるプリント配線基板の製造技術もあるが、得意の使用環境や製品開発時の評価環境の構築費用が高価になる。また、高速差動信号を用いる製品は汎用性が高いものが多く、そのため、市場に普及させるためにはプリント配線基板含めたセット価格を安価にしなければならない。
以上述べたように、差動信号線による高速伝送では、２本１組の配線は、出来る限り等長、且つ平行になるようにし、プリント配線基板などの実装基板では最上位層や最下位層での同一信号配線層を使用することが望まれる。しかし、ＢＧＡパッケージを用いる場合、全てを網羅することは困難であり、出来る限りの等長、平行配線と、プリント配線基板などの実装基板の同一層での配線を実施しているのが実状である。
【０００７】
図３（ｂ）は、従来のＢＧＡパッケージのボール配置とプリント配線基板上の差動信号線の配線状態を説明する概略断面図である。差動信号線はＢＧＡパッケージの異なる列（Row ）のボールに割り当てられることが多い。したがって、プリント配線基板の最上層の配線層のみ使用した場合、２本の信号は平行配線にはならず、配線の形状も異なる。
【０００８】
特許文献１には、千鳥状に配列した端子が配置された集積回路パッケージが開示されている。この集積回路パッケージの端子は、外側の端子配置の間隔を広くし、内側の端子配置の間隔を徐々に狭くなるように千鳥配置されている。端子配列の間隔を変えることにより、多層配線における同一配線層での配線引き出しが容易になるので、接続先の基板への引き出しパターンの配線層を減らすことができる。
【特許文献１】特開平９−１７２１０５号公報（図３）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、このような問題を解決するためになされたものであり、高速伝送に資する伝送経路起因による信号の品質劣化を軽減した高品質の信号伝送を提供するものである。
【課題を解決するための手段】
【００１０】
本発明の半導体装置の一態様は、半導体集積回路が形成された半導体チップと、前記半導体チップが主面に搭載された配線基板と、前記配線基板の前記主面とは反対面の裏面に形成され、前記半導体集積回路と電気的に接続された複数の外部端子とを具備し、前記外部端子は、前記配線基板裏面に等間隔に配置された列もしくは行を複数並べた格子状配列であり、前記格子状配列の外側の少なくとも２列もしくは２行には前記外部端子が千鳥状に配列された領域が設けられていることを特徴としている。
【発明の効果】
【００１１】
ＢＧＡパッケージのボールの配置を必要な部分のみを千鳥状にすることにより、高速伝送に資する伝送経路起因による信号の品質劣化を軽減した高品質の信号伝送を提供することができる。
【発明を実施するための最良の形態】
【００１２】
以下、実施例を参照して発明の実施の形態を説明する。
【実施例１】
【００１３】
まず、図１乃至図４を参照して実施例１を説明する。
図１は、この実施例の半導体装置であるＢＧＡパッケージ裏面の外部端子（ボール）の配列状態を説明する平面図、図２は、ＢＧＡパッケージを搭載したプリント配線基板などからなる実装基板の断面図、図３は、この実施例及び従来例のＢＧＡパッケージ裏面のボールの配列状態を説明する部分平面図、図４は、この実施例の千鳥状配置領域を説明するＢＧＡパッケージ裏面の部分平面図である。
【００１４】
図２に示すように、ＢＧＡパッケージ１は、半導体集積回路が形成されたチップ１１と、チップ１１が主面に搭載された配線基板１２と、配線基板１２の主面とは反対面の裏面に形成され、チップ１１内の半導体集積回路と電気的に接続されたグリッド状に配置された複数の外部端子２とを有している。チップ１１内の半導体集積回路は、例えば、ボンディングワイヤ１３などを介して配線基板１２に形成された外部端子２と電気的に接続されている。チップ１１は、内部の半導体集積回路と電気的に接続され表面に形成されたパッド（図示しない）を有し、配線基板１２は、外部端子２と配線（図示しない）を介して電気的に接続されたパッド（図示しない）を有している。ボンディングワイヤ１３は、チップ１１のパッドと配線基板１２のパッドとを接続することによって外部端子２と半導体集積回路とを電気的に接続している。チップ１１及びボンディングワイヤ１２等は、樹脂封止体１４により樹脂封止されている。
以上のように構成されたＢＧＡパッケージ１は、図２に示す実装基板３に搭載される。実装基板３は、例えば、プリント配線基板から構成される。
【００１５】
図１は、ＢＧＡパッケージに形成された外部端子であるボールの配置を説明するＢＧＡパッケージの平面図である。ボール２は、配線基板１２の裏面に形成されている。ボール２は、グリッド状（格子状）に配置されている。即ち、ほぼ等間隔に配列された列（この実施例では、第１列、第２列、・・・、第８列）を複数個有し、これら各列は、ほぼ等間隔に配列されている。等間隔に配列された複数の列は、横方向に並んだ複数の行（この実施例では、第１行、第２行、・・・、第８行）から構成されている。
この実施例の特徴は、ボールのグリッド状配列内の一部に千鳥状配列の領域１０を有することにある。千鳥状配列の領域１０には第１列のボール２１（２個）及び第２列のボール（１個）が形成されている。
【００１６】
図３（ａ）は、ＢＧＡパッケージに形成された外部端子であるボールとボールに接続された信号線との配置を説明するＢＧＡパッケージの部分平面図である。千鳥状配列の領域１０の端子２１、２２の内の２本には、例えば、実装基板に形成された１対の差動信号線４１、４２に接続されている。
差動信号線４１は、千鳥状配列の領域１０の第１列のボール２１の１つに接続され、差動信号線４２は、千鳥状配列の領域１０の第２列のボール２２に接続されている。そして、差動信号線４１、４２は、千鳥状配列の領域１０から、配線基板１２の第１列に近接する辺を介してＢＧＡパッケージから導出されている。両信号線は、等長であり、平行に配線されている。差動信号線４２は、このように配線するために、第１列のボール２１間を通って外部に導出される。
【００１７】
差動信号線４１、４２は、チップ上のパッド（図示しない）から、ＢＧＡパッケージのボールまでの配線も考慮する必要があるため、最短の配線になるように、ＢＧＡパッケージの最外周の第１の列のボール２１及びそれより内側の第２列のボール２２に接続し、等長、平行配線を実現するために千鳥状配列の領域１０のボールに接続する。
従来では、同一の列の隣り合うボールに２本１組の差動信号線をアサインすることは通常では困難なために最外周の第１の列のボールに１本、その内側の第２の列のボールにもう１本をアサインするケースが多い。しかし、このようなケースでは、図３（ｂ）に示すように、等長、平行配線は維持されない。図３（ｂ）に示す従来例の問題をこの実施例が解決する（図３（ａ）参照）。
【００１８】
この実施例は、高速伝送を要求される差動信号線の本数が少ない場合に、等長、平行配線が必要ボールのみ千鳥状に配置した例である。ボールを千鳥状に配置することにより、従来のＢＧＡパッケージで懸念されている伝送経路の平行配線が可能になる。また、プリント配線基板上で配線を直線的に引き出せるので、配線の曲がりを少なくすることができ、反射等の影響を軽減出来る。また、実装基板の内部の配線層もしくは裏面の配線層を用いる必要がなくなる。
【００１９】
図４は、ＢＧＡパッケージに形成されたボール配列の中に形成された千鳥状配列の領域の他の例を説明する。千鳥状配列の領域は、図３（ａ）の例に限らない。図３（ａ）のように差動信号線などの高速伝送線の本数が少ない場合は、最外層の第１の列のボール及びこの第１の列より内側の第２の列のボールの一部を千鳥状配列の領域としているが、図４に示すように、高速伝送線の本数が多い場合には、第１及び第２列のボールを全て含む千鳥状配列の領域１０ａを用いることができる。この場合、高速伝送信号線は、千鳥状配列の領域１０ａから、配線基板１２の第１列に近接する辺を介してＢＧＡパッケージから導出されている。また、複数のボールの列を縦断してなる第１の行のボール及び第２の行のボールを含む領域を千鳥状配列の領域１０ｂとすることができる。この領域のボールに接続される高速伝送信号線は、千鳥状配列の領域１０ｂから、配線基板１２の第１の行のボールに近接する辺を介してＢＧＡパッケージから導出される。
【００２０】
また、今までは、２つの列のボールもしくは２つの行のボールを用いる千鳥状配列の領域を説明したが、これに限るものではなく、千鳥状配列の領域１０ｃのように３つあるいはそれ以上の列もしくは行のボールを用いて千鳥状配列の領域を形成することができる。千鳥状配列の領域１０ｃは、第６の列のボール、第７の列のボール及び第８の列のボールを用いて形成され、この領域のボールに接続される高速伝送信号線は、千鳥状配列の領域１０ｃから、配線基板１２の第８の行のボールに近接する辺を介してＢＧＡパッケージから導出される。さらに、高速伝送信号線を配線基板１２の４辺全てから導出させることができる。その場合、千鳥状配列の領域は、各辺の最外層の列及び行のボール及びこれらのボールに隣接する列及び行あるいはそれよりさらに内側の列及び行のボールを用いて形成される。
【実施例２】
【００２１】
次に、図５を参照して実施例２を説明する。
図５は、この実施例のＢＧＡパッケージ裏面のボールの配列状態を説明する部分平面図である。この実施例のボールの千鳥状配列の領域は、図４の領域１０ａに相当する。多数の差動信号線４１、４２、４３、４４は、この領域１０ａのボール２１、２２に接続されており、この領域に近接した配線基板１２の一辺から等長、平行に導出される。ボール２１、２２を千鳥状に配置することにより、従来のＢＧＡパッケージで懸念されている同一平面での伝送経路の等長配線、平行配線の困難さが解消される。また、プリント配線基板上で配線を直線的に引き出せることで配線が多数あっても配線の曲がりを少なくすることが出来ると共に、反射等の影響を軽減することが出来る。この実施例で用いられる信号線には、差動信号線やバスデータ線などがある。
【実施例３】
【００２２】
次に、図６を参照して実施例３を説明する。
図６は、この実施例のＢＧＡパッケージ裏面のボールの配列状態を説明する部分平面図である。この実施例のボールの千鳥状配列の領域１０ｄは、図４の領域に示す領域とは異なり、配線基板１２の隣接する２つの辺から信号線が導出できるようになっていて、第１及び第２の列のボール２１、２２と第１及び第２の行のボール２２ａ、２３ａ、２４ａ、２３ｂ、２４ｂから構成されている。差動信号線４１、４２、４３、４４は、この領域１０ｄのボール２１、２２に接続されており、この領域に近接した配線基板１２の一辺から等長、平行に導出される。差動信号線４５、４６は、この領域１０ｄのボール２２ａ、２３ｂに接続されており、この領域に近接した配線基板１２の前記一辺と隣接する他辺から等長、平行に導出される。
この実施例では、ボールを千鳥状に配置することにより、従来のＢＧＡパッケージで懸念されている同一平面での伝送経路の等長配線、平行配線の困難さが解消される。また、プリント配線基板上で配線を直線的に引き出せることで配線が多数あっても配線の曲がりを少なくすることが出来ると共に、反射等の影響を軽減することが出来る。この実施例で用いられる信号線は、差動信号線やバスデータ線などがある。この実施例では、隣接する２辺に近接する最外周のボール列及びボール行を千鳥配置にしたが、配線基板１２の４つの辺に近接する全てのボール列及びボール行を千鳥配置にすることができる。このようにボールを配置することにより、第１の実施例１及び実施例２の例より、さらに、等長配線、平行配線の信号本数を増すことができる。
【実施例４】
【００２３】
次に、図７を参照して実施例４を説明する。
図７は、この実施例のＢＧＡパッケージ裏面のボールの配列状態を説明する部分平面図である。この実施例のボールの千鳥状配列の領域１０ｅは、図４の領域に示す領域とは異なり、配線基板１２の一辺から多数のバスデータ線４１〜４４、４７〜５３が導出されていて、第１乃至第６の列のボール２から構成されている。実施例１〜３では主として高速伝送における差動信号線に注目したが、実施例４では、バスデータ伝送においても実施例１〜３と同様の理由で信号品質の良い伝送が出来る。
近年ではビット幅を持ったデータにおいても、通信速度が速くなって来ている。ビットレートが上がるにつれて、ビット幅を持ったデータを同一タイミングで入出力させるのは困難になる。その要因の一つとして、各ビット間のデータの伝送バラツキがあるが、それらは各ビットを伝送させるための配線長の違いや配線経路の形状による信号劣化の影響が考えられる。実施例１等と同様に、使用するボールの配置を千鳥状にすることにより、バスデータにおいても、各配線の形状を平行、等長に合わせることにより、信号の劣化を防ぐことが出来る。図６の例よりもさらに多くの信号が必要な場合に適用できる。ボールを千鳥状に配置することを優先させるために、ボール２５を間引くことによって、等長配線、平行配線を数多く用いることができる。
【図面の簡単な説明】
【００２４】
【図１】実施例１の半導体装置であるＢＧＡパッケージ裏面の外部端子（ボール）の配列状態を説明する平面図。
【図２】実施例１のＢＧＡパッケージを搭載したプリント配線基板などからなる実装基板の断面図。
【図３】実施例１及び従来例のＢＧＡパッケージ裏面のボールの配列状態を説明する部分平面図
【図４】実施例１の千鳥状配置領域を説明するＢＧＡパッケージ裏面の部分平面図。
【図５】実施例２のＢＧＡパッケージ裏面のボールの配列状態を説明する部分平面図。
【図６】実施例３のＢＧＡパッケージ裏面のボールの配列状態を説明する部分平面図。
【図７】実施例４のＢＧＡパッケージ裏面のボールの配列状態を説明する部分平面図。
【符号の説明】
【００２５】
１・・・ＢＧＡパッケージ
２、２１、２２、２２ａ、２３ａ、２４ａ、２３ｂ、２４ｂ・・・ボール（外部端子）
３・・・実装基板（プリント配線基板）
４、４１、４２、４３、４４、４５、４６、４７、４８、４９、５０、５１、５２、５３・・・信号線
１０、１０ａ、１０ｂ、１０ｃ、１０ｄ、１０ｅ・・・ボールの千鳥状配列の領域
１１・・・チップ
１２・・・配線基板
１３・・・ボンディングワイヤ
１４・・・樹脂封止体
２５・・・間引かれたボール
【図１】
2008182062.tif 000003
【図２】
2008182062.tif 000004
【図３】
2008182062.tif 000005
【図４】
2008182062.tif 000006
【図５】
2008182062.tif 000007
【図６】
2008182062.tif 000008
【図７】
2008182062.tif 000009