(57)【要約】【課題】マイクロコンピュータの負担の増加を抑え、簡素な構成でアドレスバス及びデータバスの異常を検出することができる電子装置を提供する。【解決手段】本発明の制御装置７は、マイクロコンピュータ７０と、ＲＯＭ７１と、ＲＡＭ７２と、アドレスバス７３と、データバス７４とを備えている。マイクロコンピュータ７０は、特定のデータ領域の特定のデータによって、アドレスバス７３及びデータバス７４の異常を判定する。そのため、異常の判定にかかる時間を非常に短縮することができる。また、マイクロコンピュータ７０とは別に、ハード的に構成されたチェック装置を設ける必要がなく、簡素な構成でアドレスバス７３及びデータバス７４の異常を判定することができる。これにより、マイクロコンピュータ７０の負担の増加を抑え、簡素な構成でアドレスバス７３及びデータバス７４の異常を検出することができる。【選択図】図４
2008210245.tif 000002
【特許請求の範囲】
【請求項１】
マイクロコンピュータと、ＲＯＭと、前記マイクロコンピュータと前記ＲＯＭとを接続し、アドレスを伝達するアドレスバスと、前記マイクロコンピュータと前記ＲＯＭとを接続し、データを伝達するデータバスとを備えた電子装置において、
前記マイクロコンピュータは、全ビットのうちいずれか１ビットのみが他のビットと異なる値であるアドレスによって指定される前記ＲＯＭのデータ領域に書込まれたデータをそれぞれ読出し、読出したデータからチェックサム値を算出するとともに、予め算出されている真のチェックサム値と比較して前記アドレスバスが異常か否かを判定するアドレスバス異常判定手段を有することを特徴とする電子装置。
【請求項２】
マイクロコンピュータと、ＲＯＭと、ＲＡＭと、前記マイクロコンピュータと前記ＲＯＭ及び前記ＲＡＭとを接続し、アドレスを伝達するアドレスバスと、前記マイクロコンピュータと前記ＲＯＭ及び前記ＲＡＭとを接続し、データを伝達するデータバスとを備えた電子装置において、
前記マイクロコンピュータは、前記ＲＡＭの全データ領域のうちいずれかのデータ領域に、いずれか１ビットのみが他のビットと異なる値であるデータを書込み、読出すとともに、読出したデータを書込んだデータと比較して前記データバスが異常か否かを判定するデータバス異常判定手段とを有することを特徴とする電子装置。
【請求項３】
マイクロコンピュータと、ＲＯＭと、ＲＡＭと、前記マイクロコンピュータと前記ＲＯＭ及び前記ＲＡＭとを接続し、アドレスを伝達するアドレスバスと、前記マイクロコンピュータと前記ＲＯＭ及び前記ＲＡＭとを接続し、データを伝達するデータバスとを備えた電子装置において、
前記マイクロコンピュータは、全ビットのうちいずれか１ビットのみが他のビットと異なる値であるアドレスによって指定される前記ＲＯＭのデータ領域に書込まれたデータをそれぞれ読出し、読出したデータからチェックサム値を算出するとともに、予め算出されている真のチェックサム値と比較して前記アドレスバスが異常か否かを判定するアドレスバス異常判定手段と、前記ＲＡＭの全データ領域のうちいずれかのデータ領域に、いずれか１ビットのみが他のビットと異なる値であるデータを書込み、読出すとともに、読出したデータを書込んだデータと比較して前記データバスが異常か否かを判定するデータバス異常判定手段とを有することを特徴とする電子装置。
【請求項４】
前記ＲＯＭは、プログラムを格納し、前記マイクロコンピュータは、前記プログラムに従ってモータを制御することを特徴とする請求項１〜３のいずれかに記載の電子装置。
【請求項５】
前記モータは、ステアリングホイールの操舵を補助するためのトルクを発生することを特徴とする請求項４に記載の電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロコンピュータと、アドレスバス及びデータバスを介して接続されるメモリとを備えた電子装置に関する。
【背景技術】
【０００２】
従来、マイクロコンピュータと、メモリと、アドレスバス及びデータバスとを備え、アドレスバス及びデータバスの異常を検出することができる電子装置として、例えば特開２００６−２８５９１３号公報に開示されているものがある。この装置は、ＣＰＵと、書換え可能なメモリと、アドレスバス及びデータバスと、メモリチェック装置とを備えている。メモリチェック装置は、アドレスバス及びデータバスを介してＣＰＵ及びメモリに接続されている。メモリチェック装置は、自ら発生させたランダム数値をメモリの全領域に書込み、その後読出す。そして、読出した数値を、自ら発生させたランダム数値と比較する。これらの数値が一致しない場合、メモリチェック装置は、メモリ、アドレスバス及びデータバスの少なくともいずれかが異常であると判定する。この装置は、ＣＰＵとは別に、ハード的に構成されたメモリチェック装置を備えている。そのため、ＣＰＵによりソフト的に異常を検出する場合に比べ、ＣＰＵの負担を軽減し、アドレスバス及びデータバスの異常を検出することができる。
【特許文献１】特開２００６−２８５９１３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、前述した装置では、ＣＰＵとは別に、ハード的に構成されたメモリチェック装置を設けなければならない。そのため、装置の構成が複雑になる。それに伴って、装置自体が大きくなり、コストが上昇してしまうという問題があった。
【０００４】
本発明はこのような事情に鑑みてなされたものであり、マイクロコンピュータの負担の増加を抑え、簡素な構成でアドレスバス及びデータバスの少なくともいずれかの異常を検出することができる電子装置を提供することを目的とする。
【課題を解決するための手段及び発明の効果】
【０００５】
そこで、本発明者は、この課題を解決すべく鋭意研究し試行錯誤を重ねた結果、いずれか１ビットのみが他のビットと異なる値であるアドレス及びデータを用い、ＲＯＭ及びＲＡＭの特定領域のみをチェックすることで、マイクロコンピュータの負担の増加を抑え、ハード的な構成を追加することなくアドレスバス及びデータバスの少なくともいずれかの異常を検出できることを思いつき、本発明を完成するに至った。
【０００６】
すなわち、請求項１に記載の電子装置は、マイクロコンピュータと、ＲＯＭと、マイクロコンピュータとＲＯＭとを接続し、アドレスを伝達するアドレスバスと、マイクロコンピュータとＲＯＭとを接続し、データを伝達するデータバスとを備えた電子装置において、マイクロコンピュータは、全ビットのうちいずれか１ビットのみが他のビットと異なる値であるアドレスによって指定されるＲＯＭのデータ領域に書込まれたデータをそれぞれ読出し、読出したデータからチェックサム値を算出するとともに、予め算出されている真のチェックサム値と比較してアドレスバスが異常か否かを判定するアドレスバス異常判定手段を有することを特徴とする。
【０００７】
この構成によれば、マイクロコンピュータは、アドレスバス異常判定手段を備えている。アドレスバス異常判定手段は、特定のアドレスによって指定されるＲＯＭのデータ領域に書込まれたデータのみによってアドレスバスが異常か否かを判定する。そのため、非常に短時間でアドレスバスの異常を判定することができる。従って、マイクロコンピュータの負担の増加を抑えることができる。しかも、従来のように、マイクロコンピュータとは別に、ハード的に構成されたチェック装置を設ける必要がなく、簡素な構成でアドレスバスの異常を判定することができる。これにより、マイクロコンピュータの負担の増加を抑え、簡素な構成でアドレスバスの異常を検出することができる。
【０００８】
請求項２に記載の電子装置は、マイクロコンピュータと、ＲＯＭと、ＲＡＭと、マイクロコンピュータとＲＯＭ及びＲＡＭとを接続し、アドレスを伝達するアドレスバスと、マイクロコンピュータとＲＯＭ及びＲＡＭとを接続し、データを伝達するデータバスとを備えた電子装置において、マイクロコンピュータは、ＲＡＭの全データ領域のうちいずれかのデータ領域に、いずれか１ビットのみが他のビットと異なる値であるデータを書込み、読出すとともに、読出したデータを書込んだデータと比較してデータバスが異常か否かを判定するデータバス異常判定手段とを有することを特徴とする。
【０００９】
この構成によれば、マイクロコンピュータは、データバス異常判定手段を備えている。データバス異常判定手段は、ＲＡＭのいずれかのデータ領域に、特定のデータのみを書込み、読出すことによってデータバスが異常か否かを判定する。そのため、非常に短時間でデータバスの異常を判定することができる。従って、マイクロコンピュータの負担の増加を抑えることができる。しかも、従来のように、マイクロコンピュータとは別に、ハード的に構成されたチェック装置を設ける必要がなく、簡素な構成でデータバスの異常を判定することができる。これにより、マイクロコンピュータの負担の増加を抑え、簡素な構成でデータバスの異常を検出することができる。
【００１０】
請求項３に記載の電子装置は、マイクロコンピュータと、ＲＯＭと、ＲＡＭと、マイクロコンピュータとＲＯＭ及びＲＡＭとを接続し、アドレスを伝達するアドレスバスと、マイクロコンピュータとＲＯＭ及びＲＡＭとを接続し、データを伝達するデータバスとを備えた電子装置において、マイクロコンピュータは、全ビットのうちいずれか１ビットのみが他のビットと異なる値であるアドレスによって指定されるＲＯＭのデータ領域に書込まれたデータをそれぞれ読出し、読出したデータからチェックサム値を算出するとともに、予め算出されている真のチェックサム値と比較してアドレスバスが異常か否かを判定するアドレスバス異常判定手段と、ＲＡＭの全データ領域のうちいずれかのデータ領域に、いずれか１ビットのみが他のビットと異なる値であるデータを書込み、読出すとともに、読出したデータを書込んだデータと比較してデータバスが異常か否かを判定するデータバス異常判定手段とを有することを特徴とする。
【００１１】
この構成によれば、マイクロコンピュータは、アドレスバス異常判定手段と、データバス異常判定手段とを備えている。アドレスバス異常判定手段は、特定のアドレスによって指定されるＲＯＭのデータ領域に書込まれたデータのみによってアドレスバスが異常か否かを判定する。また、データバス異常判定手段は、ＲＡＭのいずれかのデータ領域に、特定のデータのみを書込み、読出すことによってデータバスが異常か否かを判定する。そのため、非常に短時間でアドレスバス及びデータバスの異常を判定することができる。従って、マイクロコンピュータの負担の増加を抑えることができる。しかも、従来のように、マイクロコンピュータとは別に、ハード的に構成されたチェック装置を設ける必要がなく、簡素な構成でアドレスバス及びデータバスの異常を判定することができる。これにより、マイクロコンピュータの負担の増加を抑え、簡素な構成でアドレスバス及びデータバスの異常を検出することができる。
【００１２】
請求項４に記載の電子装置は、請求項１〜３のいずれかに記載の電子装置において、さらに、ＲＯＭは、プログラムを格納し、マイクロコンピュータは、プログラムに従ってモータを制御することを特徴とする。この構成によれば、プログラムに従ってモータを確実に制御することができる。
【００１３】
請求項５に記載の電子装置は、請求項４に記載の電子装置において、さらに、モータは、ステアリングホイールの操舵を補助するためのトルクを発生することを特徴とする。この構成によれば、ステアリングホイールの操舵を確実に補助することができる。
【発明を実施するための最良の形態】
【００１４】
次に実施形態を挙げ、本発明をより詳しく説明する。本実施形態では、本発明に係る電子装置を、ステアリングホイールの操舵を補助する電動パワーステアリング装置に適用した例を示す。
【００１５】
まず、図１〜図３を参照して電動パワーステアリング装置の構成について説明する。ここで、図１は、本実施形態における電動パワーステアリング装置の構成図である。図２は、電動パワーステアリング装置のブロック図である。
【００１６】
図１に示すように、電動パワーステアリング装置１は、トルクセンサ２と、車速センサ３と、操舵角センサ４と、モータ５と、減速装置６と、制御装置７（電子装置）とから構成されている。
【００１７】
ステアリングホイール８は、ステアリングシャフト９の一端部に固定されている。ステアリングシャフト９の他端部には、ピニオンギア（図略）が形成されている。ピニオンギアは、ステアリングギアボックス１０内に収容されるラック１１と噛合している。ラック１１の両端部には、タイロッド１２及びナックルアーム１３を介して、タイヤ１４の装着された車輪１５が取付けられている。
【００１８】
トルクセンサ２は、ステアリングホイール８の操舵トルクを検出するセンサである。トルクセンサ２は、ステアリングシャフト９に設置されている。車速センサ３は、車両の速度を検出するセンサである。車速センサ３は、車輪１５の近傍に設置されている。操舵角センサ４は、ステアリングホイール８の操舵角を検出するセンサである。操舵角センサ４は、トルクセンサ２よりもステアリングホイール８側のステアリングシャフト９に設置されている。
【００１９】
モータ５は、ステアリングホイール８の操舵を補助するトルクを発生する装置である。減速装置６は、モータ５の回転を減速し、発生したトルクをステアリングシャフト９に伝達する装置である。モータ５は、トルクセンサ２よりも反ステアリングホイール８側の設置された減速装置６を介して、ステアリングシャフト９に噛合されている。
【００２０】
制御装置７は、トルクセンサ２、車速センサ３及び操舵角センサ４の出力に基づいてモータ５を制御する装置である。制御装置７は、トルクセンサ２、車速センサ３及び操舵角センサ４の出力に基づいて、ステアリングホイール８の操舵を補助するためのトルクを発生するようにモータ５を制御する。図２に示すように、制御装置７は、マイクロコンピュータ７０と、ＲＯＭ７１と、ＲＡＭ７２と、アドレスバス７３と、データバス７４と、電流制御部７５とから構成されている。
【００２１】
マイクロコンピュータ７０は、トルクセンサ２、車速センサ３及び操舵角センサ４の出力に基づいてモータ５に流す電流を指示するための電流指令を演算し、対応する制御信号を出力する素子である。また、アドレスバス７３及びデータバス７４の異常を判定する素子でもある。
【００２２】
ＲＯＭ７１は、マイクロコンピュータ７０を動作させるためのプログラムが保存される読出しのみ可能な記憶素子である。具体的には、モータ５を制御するためのプログラム、アドレスバス７３及びデータバス７４の異常を判定するためのプログラムが保存されている。ＲＡＭ７２は、マイクロコンピュータ７０によって演算された演算結果等を一時的に保存しておく書込み及び読出し可能な記憶素子である。
【００２３】
アドレスバス７３は、マイクロコンピュータ７０と、ＲＯＭ７１及びＲＡＭ７２との間で、アドレスを伝達するための例えば３２ビットの信号ラインである。データバス７４は、マイクロコンピュータ７０と、ＲＯＭ７１及びＲＡＭ７２との間で、データを伝達するための例えば１６ビットの信号ラインである。
【００２４】
電流制御部７５は、マイクロコンピュータ７０の出力する制御信号に基づいてモータ５に流れる電流を制御する回路である。電流制御部７５は、モータ５に流れる電流が電流指令と一致するように、モータ５に供給する電圧を制御する。
【００２５】
マイクロコンピュータ７０のセンサ入力端子には、トルクセンサ２、車速センサ３及び操舵角センサ４がそれぞれ接続されている。また、制御信号出力端子には、電流制御回路７５が接続されている。さらに、アドレス出力端子は、アドレスバス７３を介して、ＲＯＭ７１及びＲＡＭ７２のアドレス入出力端子にそれぞれ接続されている。データ入出力端子は、データバス７４を介して、ＲＯＭ７１及びＲＡＭ７２のデータ入出力端子にそれぞれ接続されている。
【００２６】
次に、図１〜図４を参照して電動パワーステアリング装置の動作について説明する。ここで、図３は、アドレスバスの異常判定の動作を説明するための説明図である。図４は、データバスの異常判定の動作を説明するための説明図である。
【００２７】
電源が投入されると、図２において、マイクロコンピュータ７０は、アドレスバス７３及びデータバス７４の異常判定を開始する。マイクロコンピュータ７０は、全ビットのうちいずれか１ビットのみが「１」であるアドレスによって指定されるＲＯＭ７１のデータ領域に書込まれたデータをそれぞれ読出す。具体的には、図３に示すように、アドレスが０００００００１ｈ、０００００００２ｈ、０００００００４ｈ、０００００００８ｈ〜４０００００００ｈ、８０００００００ｈ（１６進数表示）であるＲＯＭ７１の３２箇所のデータ領域に書込まれたデータ１〜データ３２をそれぞれ読出す。そして、読出されたデータ１〜データ３２からチェックサム値を算出する。その後、算出したチェックサム値を、予め設定されている真のチェックサム値と比較し、その結果に基づいてアドレスバス７３の異常の有無を判定する。算出したチェックサム値が真のチェックサム値と一致しない場合、アドレスバス７３を構成する信号ラインＡ０（ＬＳＢ）〜Ａ３１（ＭＳＢ）のいずれかに異常が発生し、正しいアドレスが伝達されなかったものと判定する。以上が、本発明に係るアドレスバス異常検出手段に相当する。ここで、異常としては、例えば、信号ライン間での短絡、信号ラインの断線、信号ラインの電源側への接触及び信号ラインの接地側への接触の少なくともいずれかが考えられる。
【００２８】
ところで、信号ラインに異常が発生しても、たまたま正しいアドレスがＲＯＭ７１に伝達される場合がある。しかし、いずれか１ビットのみが「１」である全てのアドレス、具体的には３２種類のアドレスを用いることで、アドレスバス７３を構成する３２ビットの信号ラインの異常を確実に判定することができる。
【００２９】
その後、マイクロコンピュータ７０は、所定アドレスによって指定されるＲＡＭ７２のデータ領域に、全ビットのうちいずれか１ビットのみが「１」であるデータを書込み、読出す。ここで、所定アドレスは、モータ５の制御に関係しない空きデータ領域のアドレスに設定されている。具体的には、図４に示すように、１６種類のデータ０００１ｈ、０００２ｈ、０００４ｈ、０００８ｈ〜４０００ｈ、８０００ｈ（１６進数表示）を、所定アドレスで指定されるＲＡＭ７２の１箇所のデータ領域にそれぞれ書込み、読出す。そして、書込んだデータと読出したデータとを比較し、その結果に基づいてデータバス７４の異常の有無を判定する。書込んだデータと読出したデータとが一致しない場合、データバス７４を構成する信号ラインＤ０（ＬＳＢ）〜Ｄ１５（ＭＳＢ）のいずれかに異常が発生し、正しいデータが書込めなかったか、又は読出せなかったと判定する。以上が、本発明に係るデータバス異常検出手段に相当する。ここで、異常としては、例えば、信号ライン間での短絡、信号ラインの断線、信号ラインの電源側への接触及び信号ラインの接地側への接触の少なくともいずれかが考えられる。
【００３０】
ところで、信号ラインに異常が発生しても、書込んだデータと読出したデータとがたまたま一致する場合がある。しかし、いずれか１ビットのみが「１」である全てのデータ、具体的には１６種類のデータを用いることで、データバス７４を構成する１６ビットの信号ライン全ての異常を確実に判定することができる。
【００３１】
アドレスバス７３及びデータバス７４が正常であると判定されると、図２において、マイクロコンピュータ７０は、モータ５の制御を開始する。図１において、ステアリングホイール８が操舵されると、図２に示すマイクロコンピュータ７０は、トルクセンサ２、車速センサ３及び操舵角センサ４の出力に基づいてモータ５に流す電流を指示するための電流指令を演算し、対応する制御信号を出力する。電流制御部７５は、制御信号に基づいて、モータ５に流れる電流が電流指令と一致するようにモータ５に供給する電圧を制御する。これにより、ステアリングホイール８の操舵が適切に補助され、操舵時の負荷が軽減される。
【００３２】
ところで、モータ５の制御を開始した後においても、マイクロコンピュータ７０は、制御の空き時間を利用し、割り込み等によって制御を中断することなく、アドレスバス７３及びデータバス７４の異常を定期的に判定する。アドレスバス７３の異常判定においては、ＲＯＭ７１の３２箇所のデータ領域に書込まれたデータのみによって判定できるため、非常に短時間で処理することができる。また、データバス７４の異常判定においては、所定アドレスが制御に用いられない空き領域に設定されているため、モータ５の制御に影響を与えることなく判定することができる。そのため、モータ５の制御に悪影響を与えることはない。
【００３３】
最後に、効果について説明する。本実施形態によれば、マイクロコンピュータ７０は、全ビットのうちいずれか１ビットのみが「１」であるアドレスによって指定されるＲＯＭ７１の３２箇所のデータ領域に書込まれたデータ１〜データ３２のみによって、アドレスバス７３が異常か否かを判定する。また、所定アドレスによって指定されるＲＡＭ７２の１箇所のデータ領域に、全ビットのうちいずれか１ビットのみが「１」である１６種類のデータのみを書込み、読出すことによって、データバス７４が異常か否かを判定する。つまり、特定のデータ領域の特定のデータによって、アドレスバス７３及びデータバス７４の異常を判定することができる。そのため、異常の判定にかかる時間を非常に短縮することができる。従って、マイクロコンピュータ７０の負担の増加を抑えることができる。しかも、従来のように、マイクロコンピュータ７０とは別に、ハード的に構成されたチェック装置を設ける必要がなく、簡素な構成でアドレスバス７３及びデータバス７４の異常を判定することができる。これにより、マイクロコンピュータ７０の負担の増加を抑え、簡素な構成でアドレスバス７３及びデータバス７４の異常を検出することができ、制御装置７の信頼性を向上させることができる。合わせて、構成が簡素化されたことに伴って、装置を小型化できるとともに、コストを抑えることができる。
【００３４】
また、本実施形態によれば、データバス７４の異常判定において、モータ５の制御に関係しない空きデータ領域にデータを書込み、読出すことによってデータバス７４の異常を判定する。そのため、モータ５の制御のわずかな空き時間を利用し、割り込み等によって制御を中断することなく異常を判定することができる。
【００３５】
さらに、本実施形態によれば、マイクロコンピュータ７０によってモータ５を制御することで、ステアリングホイール８の操舵を確実に補助することができる。
【００３６】
なお、本実施形態では、アドレスバス７３の異常判定においては、全ビットのうちいずれか１ビットのみが「１」であるアドレスを、データバス７４の異常判定においては、全ビットのうちいずれか１ビットのみが「１」であるデータをそれぞれ用いている例を挙げているが、これに限られるものではない。全ビットのうちいずれか１ビットのみが「０」であるアドレス及びデータを用いてもよい。全ビットのうちいずれか１ビットのみが他のビットと異なる値であるアドレス及びデータを用いればよい。
【００３７】
また、本実施形態では、アドレスバス７３が３２ビット、データバス７４が１６ビットの例を挙げているが、これに限られるものではない。アドレスバスがｍビット、データバスがｎビットであってもよい。この場合、全ビットのうちいずれか１ビットのみが他のビットと異なる値であるｍ種類のアドレス及びｎ種類のデータを用いることで同様の効果を得ることができる。
【００３８】
さらに、本実施形態では、所定アドレスで指定されるＲＡＭ７２の１箇所のデータ領域に対して、データを書込み、読出しを行う例を挙げているが、これに限られるものではない。複数のデータ領域に対して、データを書込み、読出しを行うようにしてもよい。
【００３９】
加えて、本実施形態では、本発明に係る電子装置を電動パワーステアリング装置に適用した例を挙げているが、これに限られるものではない。車載用の電子制御装置に限らず、マイクロコンピュータ、ＲＯＭ、ＲＡＭ、アドレスバス及びデータバスを備えた装置に広く適用することができる。
【図面の簡単な説明】
【００４０】
【図１】本実施形態における電動パワーステアリング装置の構成図である。
【図２】電動パワーステアリング装置のブロック図である。
【図３】アドレスバスの異常判定の動作を説明するための説明図である。
【図４】データバスの異常判定の動作を説明するための説明図である。
【符号の説明】
【００４１】
１・・・電動パワーステアリング装置、２・・・トルクセンサ、３・・・車速センサ、４・・・操舵角センサ、５・・・モータ、６・・・減速装置、７・・・制御装置（電子装置）、７０・・・マイクロコンピュータ、７１・・・ＲＯＭ、７２・・・ＲＡＭ、７３・・・アドレスバス、７４・・・データバス、７５・・・電流制御部、８・・・ステアリングホイール、９・・・ステアリングシャフト、１０・・・ステアリングギアボックス、１１・・・ラック、１２・・・タイロッド、１３・・・ナックルアーム、１４・・・タイヤ、１５・・・車輪
【図１】
2008210245.tif 000003
【図２】
2008210245.tif 000004
【図３】
2008210245.tif 000005
【図４】
2008210245.tif 000006