【手続補正書】
【提出日】平成25年2月5日(2013.2.5)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
管理システムによって、データセンターにおける計算機システムの物理トポロジーを表わす情報を受信するステップと、
仮想マシンをインスタンス化するためのリクエストを受信するステップであって前記リクエストが、前記仮想マシンに関する特性を示しているものと、
前記計算機システムの前記物理トポロジー及び前記仮想マシンの前記特性に基づいて、前記仮想マシンの仮想非一様メモリ・アーキテクチャ（ＮＵＭＡ：Non-Uniform Memory Architecture）ノード数を決定するステップであって前記ＮＵＭＡノードそれぞれが前記仮想マシンの仮想プロセッサーの数と仮想メモリーの容量とを含み、前記ＮＵＭＡノードそれぞれが前記仮想マシン内に存在し、前記仮想マシンが物理ＮＵＭＡノード内に存在するものと、
前記データセンターにおける計算機システムへリクエストを送信するステップであって前記計算機システムへのリクエストが、前記決定された仮想ＮＵＭＡノード数を有する前記仮想マシンをインスタンス化することを前記計算機システムに指示しているものと、を含む方法。
【請求項２】
更に、
前記計算機システムが圧迫されていることを示す信号を受信するステップと、
前記計算機システムへ信号を送信するステップであって前記信号が、前記仮想マシンを第２の計算機システムへ送信するように前記計算機システムに指示するものと、を含む請求項１記載の方法。
【請求項３】
更に、前記計算機システムへ信号を送信するステップであって前記信号が、前記仮想マシンを第１のＮＵＭＡノードから第２のＮＵＭＡノードへ移動するように前記計算機システムに指示するものと、を含む請求項１記載の方法。
【請求項４】
前記仮想マシンに対する前記仮想ＮＵＭＡノード数を決定するステップが更に、
前記データセンターにおける最大のＮＵＭＡ比を決定するステップを含む請求項１記載の方法。
【請求項５】
仮想マシンをインスタンス化するリクエストを受信するための回路と、
前記仮想マシンを生成するための回路であって前記仮想マシンが、複数の仮想非一様メモリ・アーキテクチャ（ＮＵＭＡ：Non-Uniform Memory Architecture）ノードを含むトポロジーを有しており、前記複数の仮想ＮＵＭＡノードの内の仮想ＮＵＭＡノードそれぞれが、少なくとも１つの仮想プロセッサー及びゲスト物理アドレスの範囲を含んでおり、仮想ＮＵＭＡノードのそれぞれが前記仮想マシンの内に存在し、前記仮想マシンの前記トポロジーが、前記計算機システムの物理トポロジーから独立して生成されるものと、
前記仮想マシンをインスタンス化するための回路であって前記仮想マシンが、前記仮想ＮＵＭＡノードを含んでいるものと、を含む計算機システム。
【請求項６】
更に、
前記仮想マシンをセーブするための回路を含む請求項５記載の計算機システム。
【請求項７】
更に、
前記仮想マシンをリモート計算機システムへ送信するための回路を含む請求項５記載の計算機システム。
【請求項８】
更に、
前記仮想マシンを別の１つ以上のＮＵＭＡノードへ移動させるための回路を含む請求項５記載の計算機システム。
【請求項９】
更に、
前記仮想マシンを第１のＮＵＭＡノードに割り当てるための回路と、
前記仮想マシンを前記複数の仮想ＮＵＭＡノードのうち第２のＮＵＭＡノードへ移動させるための回路と、を含む請求項５記載の計算機システム。
【請求項１０】
更に、
前記複数の仮想ＮＵＭＡノードに関するＮＵＭＡ比を生成するための回路と、
前記複数の仮想ＮＵＭＡノードに関する前記ＮＵＭＡ比をゲストオペレーティングシステムへ報告するための回路と、を含む請求項５記載の計算機システム。
【請求項１１】
更に、
第１の仮想ＮＵＭＡノードからの第１のゲスト物理アドレスと、第２の仮想ＮＵＭＡノードからの第２のゲスト物理アドレスと、をアクセスするためのリクエストをゲストオペレーティングシステムから受信するための回路と、
前記第１及び第２のゲスト物理アドレスをアクセスするために必要なアクセス時間を増大するための回路と、
前記第１及び第２のゲスト物理アドレスをアクセスするために必要な前記増大したアクセス時間を前記ゲストオペレーティングシステムへ報告するための回路と、を含む請求項５記載の計算機システム。
【請求項１２】
更に、
システムメモリーアドレスを前記仮想マシンに割り当てるための回路であって前記システムメモリーアドレスが、単一のＮＵＭＡノードから取得されているものと、
少なくとも１つの前記仮想プロセッサーの内の仮想プロセッサーを実行するためのプロセッサーを割り当てるための回路であって前記プロセッサーが、単一の前記ＮＵＭＡノードから取得されているものと、を含む請求項５記載の計算機システム。
【請求項１３】
前記仮想マシンをインスタンス化するための前記回路が更に、
前記複数の仮想ＮＵＭＡノードの内の第１の仮想ＮＵＭＡノードを前記計算機システムの第１のＮＵＭＡノードへマッピングするための回路と、
前記複数の仮想ＮＵＭＡノードの内の第２の仮想ＮＵＭＡノードを前記計算機システムの前記第１のＮＵＭＡノードへマッピングするための回路と、を含むことを特徴とする請求項５記載の計算機システム。
【請求項１４】
前記仮想マシンをインスタンス化するための前記回路が更に、
前記複数の仮想ＮＵＭＡノードの内の第１の仮想ＮＵＭＡノードを前記計算機システムの第１のＮＵＭＡノードへマッピングするための回路と、
前記複数の仮想ＮＵＭＡノードの内の第２の仮想ＮＵＭＡノードを前記計算機システムの第２のＮＵＭＡノードへマッピングするための回路と、を含むことを特徴とする請求項５記載の計算機システム。
【請求項１５】
前記仮想ＮＵＭＡノードに関する前記ＮＵＭＡ比が、データセンターにおいて検出される平均のＮＵＭＡ比よりも大きく、前記データセンターが、複数の計算機システムを含んでいること、を特徴とする請求項１０記載の計算機システム。
【請求項１６】
プロセッサー実行可能命令を含む計算機可読記憶媒体であって、
仮想マシンに対する複数の仮想非一様メモリ・アーキテクチャ（ＮＵＭＡ：Non-Uniform Memory Architecture）ノードを生成するための命令であって前記複数の仮想ＮＵＭＡノードの内の仮想ＮＵＭＡノードそれぞれが、少なくとも１つの仮想プロセッサーと、少なくとも１つのゲスト物理アドレスのメモリーブロックとを含み、仮想ＮＵＭＡノードのそれぞれが前記仮想マシンの内で実行され、前記複数の仮想ＮＵＭＡノードが、任意の計算機システムの物理トポロジーから独立して生成しているものと、
前記仮想マシンを第１の計算機システム上にインスタンス化するための命令であって前記仮想マシンが、前記複数の仮想ＮＵＭＡノードを含んでいるものと、含む計算機可読記憶媒体。
【請求項１７】
更に、
前記第１の計算機システムのＮＵＭＡノード上で実行する第１の仮想ＮＵＭＡノード及び第２の仮想ＮＵＭＡノードを割り当てる命令を含む請求項１６記載の計算機可読記憶媒体。
【請求項１８】
更に、
前記第１の計算機システムの第１のＮＵＭＡノード上で実行するために前記複数の仮想ＮＵＭＡノードの内の第１の仮想ＮＵＭＡノードを割り当てるための命令と、
前記第１の計算機システムの第２のＮＵＭＡノード上で実行するために前記複数の仮想ＮＵＭＡノードの内の第２の仮想ＮＵＭＡノードを割り当てるための命令と、を含む請求項１６記載の計算機可読記憶媒体。
【請求項１９】
更に、
前記複数の仮想ＮＵＭＡノードに関するＮＵＭＡ比を生成するための命令と、
前記ＮＵＭＡ比をゲストオペレーティングシステムへ報告するための命令と、を含む請求項１６記載の計算機可読記憶媒体。
【請求項２０】
更に、
前記仮想マシンに関連付けられたＮＵＭＡノードが過度にコミットされていることを決定するための命令と、
前記仮想マシンを別の１つ以上のＮＵＭＡノードへ移動させるための命令と、を含む請求項１６記載の計算機可読記憶媒体。