(57)【要約】【課題】本発明は、逓倍回路なしで、入力データと出力データの標本化周波数の周波数比を常に精度よく求め、標本化周波数変換するサンプリング・レート・コンバータを提供する。【解決手段】本発明は、第１標本化周波数を第２の標本化周波数に変換するサンプリング・レート・コンバータであって、第１の標本化周波数と、第１の標本化周波数に比例した周波数である入力クロック周波数との比に基づいて測定調整信号を生成する測定調整部と、所定の測定期間に入力される入力クロックのパルスの数を、測定調整信号に基づいて定まる１パルス当たりのインクリメント量でカウントして第１の標本化周波数と、第２の標本化周波数の周波数比を決定する周波数比検出部と、周波数比に基づいて、入力データの標本化周波数変換を行うサンプリング周波数変換部と、を有するサンプリング・レート・コンバータである。【選択図】図１
2008182494.tif 000002
【特許請求の範囲】
【請求項１】
第１の標本化周波数を有する入力データを、第２の標本化周波数を有する出力データに変換する非同期型サンプリング・レート・コンバータであって、
前記第１の標本化周波数と、前記第１の標本化周波数に比例した周波数である入力クロック周波数との比に基づいて測定調整信号を生成する、測定調整部と、
前記測定調整信号と、前記入力クロック周波数を有する入力クロックと、前記第２の標本化周波数を有する出力クロックと、を受け、所定の測定期間に入力される前記入力クロックのパルスの数を、前記測定調整信号に基づいて定まる１パルス当たりのインクリメント量でカウントし、前記第１の標本化周波数と、前記第２の標本化周波数の周波数比を決定する、周波数比検出部と、
前記周波数比に基づいて、前記入力データの標本化周波数変換を行うサンプリング周波数変換部と、を有するサンプリング・レート・コンバータ。
【請求項２】
さらに、前記第１の標本化周波数と、前記入力クロック周波数との比に基づいて検出精度調整信号を生成する、検出精度調整部を有し、
前記周波数比検出部は、前記検出精度調整信号に基づいて前記測定期間の長さを変更する請求項１に記載のサンプリング・レート・コンバータ。
【請求項３】
前記検出精度調整部は、前記検出精度調整信号を、前記測定調整信号に応じて変化させる請求項２に記載のサンプリング・レート・コンバータ。
【請求項４】
前記測定期間の長さは、前記インクリメント量に比例する請求項２に記載のサンプリング・レート・コンバータ。
【請求項５】
さらに、前記周波数比の安定性を示すステータスフラグを生成するステータスフラグ生成部を有し、
前記ステータスフラグ生成部は、前記周波数比と前記周波数比よりも以前に測定された周波数比とに基づいて、前記周波数比の安定性を判定し、前記ステータスフラグを生成し、
前記サンプリング周波数変換部は、前記ステータスフラグの状態に基づいて、前記入力データの標本化周波数変換を開始する請求項１に記載のサンプリング・レート・コンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、サンプリング・レート・コンバータに関し、特に、非同期型サンプリング・レート・コンバータに関する。
【背景技術】
【０００２】
従来、入力データのサンプリング・レート（標本化周波数）を、異なるサンプリング・レートを有するデータに変換する手段としてサンプリング・レート・コンバータが用いられる。非特許文献１は、非同期型のサンプリング・レート・コンバータを開示する。非同期型サンプリング・レート・コンバータは、予め定められたサンプリング・レートを有する入力データを受けて所定のサンプリング・レートを有する出力データを出力する（例えば非特許文献１参照）。そのため、非同期型サンプリング・レート・コンバータの行うサンプリング・レート変換処理（標本化周波数変換処理）においては、実際に入力される入力データのサンプリング・レートと、出力データの所定のサンプリング・レートとの比を正確に求めることが重要である。
【０００３】
非特許文献１の開示する非同期型サンプリング・レート・コンバータは、先ず、入力データのサンプリング・レートの１２８倍の周波数を有する入力クロックを用い、３２サンプル分のデータの出力に要した周期Ｔ１を計測する。ここで、この入力クロックは、入力データとは別にサンプリング・レート・コンバータに入力されるクロック信号である。サンプリング・レート・コンバータは、順次入力される入力データおよび入力クロックを受け、周期Ｔ１の計測を上記と同様にして総計６４回繰り返し、６４とおりの周期Ｔ１を計測する。ここで、これら計測された６４個の周期Ｔ１を、それぞれＴ１０１〜Ｔ１６４とする。次に、サンプリング・レート・コンバータは、上記計測で求めたＴ１０１〜Ｔ１６４の合計値Ｔ２（Ｔ２＝Ｔ１０１＋Ｔ１０２＋・・・＋Ｔ１６３＋Ｔ１６４）と、周期Ｔ１０１を６４倍した値Ｔ３（Ｔ３＝６４×Ｔ１０１）とを比較する。
【０００４】
比較結果をもとに、サンプリング・レート・コンバータは、Ｔ２とＴ３が実質的に等しいと判断すれば、Ｔ２の値に基づいて上記サンプリング・レートの比を決定し、Ｔ２とＴ３が実質的に等しくないと判断すれば、Ｔ３の値に基づいて上記サンプリング・レートの比を決定する。
【０００５】
このような標本化周波数変換方法を用いるサンプリング・レート・コンバータにおいては、入力データのサンプリング・レートの１２８倍の周波数を有する入力クロックを外部から受けることができない場合、サンプリング・レート・コンバータ自らそのような周波数を有するクロック信号を発生させる。しかしながら、このクロック信号にはジッタが含まれることがあり、ジッタが含まれたクロック信号に基づく周期Ｔ１の計測は、大きな変動を含み、精度の悪いものになる。それ故、このようなサンプリング・レート・コンバータにおいては、自ずと周期Ｔ２と周期Ｔ３との比較は、精度が低く、Ｔ２とＴ３とが実際には実質的に一致するような場合であっても、不一致と判断されることがあった。このことは、標本化周波数変換の質を劣化させる一因であった。
【０００６】
特許文献１に記載のサンプリング・レート・コンバータは、上記問題を解決するものであって、サンプリング・レートｆｓｉｎを有する入力データを、サンプリング・レートｆｓｏｕｔを有する出力データに変換するものである。
【０００７】
このサンプリング・レート・コンバータは、入力データのサンプリング・レートｆｓｉｎを逓倍（逓倍操作）した周波数ｆｓｉｎｘを有する逓倍信号を発生させるフェーズ・ロックド・ループ回路と、逓倍信号に基づいて入力データのサンプリング・レートｆｓｉｎと出力データのサンプリング・レートｆｓｏｕｔの比ｆｓｄ（周波数比）を計測し、周波数比ｆｓｄの安定度を判断し、安定している事を示すステータスフラグｓｔｆｌｇを発生させる周波数比検出手段と、周波数比ｆｓｄと、ステータスフラグｓｔｆｌｇに基づいてサンプリング・レート変換を行うサンプリング・レート変換部を備える。さらに、フェーズ・ロックド・ループ回路は、逓倍操作が完了していることを示す完了フラグｆｉｎｆｌｇを発生させる手段を備え、周波数比検出手段は、周波数比ｆｓｄの値の変動幅が、ｆｉｎｆｌｇの状態に基づいて変化する所定の値の範囲に含まれることを検出してｓｔｆｌｇを発生させる。このような構成により、特許文献１記載のサンプリング・レート・コンバータは、逓倍信号（入力クロック）にジッタが含まれていても、高精度かつ安定に動作可能である。
【特許文献１】特開２００２−０７７０６３号公報
【非特許文献１】ラジオ技術、アイエー出版（株）、１９９４年５月号、ｐ．１３３−１４４
【発明の開示】
【発明が解決しようとする課題】
【０００８】
以上のように、非特許文献１に記載のサンプリング・レート・コンバータは、入力データの有するサンプリング・レートの１２８倍の周波数を有する入力クロックが存在しない場合、標本化周波数変換が上手く行えないという課題を有する。
【０００９】
また、特許文献１に記載のサンプリング・レート・コンバータは、逓倍回路、および、逓倍回路によるジッタの影響を軽減させるための構成を具備したことで、入力データの有するサンプリング・レートの１２８倍の周波数を有する入力クロックを受けることができなくとも、標本化周波数変換可能である。しかし、当該サンプリング・レート・コンバータは、逓倍回路が必要であるため、サンプリング・レート・コンバータの回路規模は、比較的大きくならざるを得ない。また、入力データのサンプリング・レートが高周波側にシフトした場合、サンプリング・レート・コンバータを、さらに高速で動作させることになるが、この場合、逓倍回路で発生される逓倍信号の周波数もさらに高くなり、不要輻射や消費電力の増大を招来するという課題を有する。
【００１０】
上記課題を鑑み、本発明は、構成が簡単で、かつ、高速動作させた場合でも不要輻射や消費電力の増大を招かずに精度よくサンプリング・レートの変換が可能なサンプリング・レート・コンバータを提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明は、その一態様において、第１の標本化周波数を有する入力データを、第２の標本化周波数を有する出力データに変換する非同期型サンプリング・レート・コンバータであって、第１の標本化周波数と、第１の標本化周波数に比例した周波数である入力クロック周波数との比に基づいて測定調整信号を生成する、測定調整部と、測定調整信号と、入力クロック周波数を有する入力クロックと、第２の標本化周波数を有する出力クロックと、を受け、所定の測定期間に入力される入力クロックのパルスの数を、測定調整信号に基づいて定まる１パルス当たりのインクリメント量でカウントし、第１の標本化周波数と、第２の標本化周波数の周波数比を決定する、周波数比検出部と、周波数比に基づいて、入力データの標本化周波数変換を行うサンプリング周波数変換部と、を有するサンプリング・レート・コンバータである。
【００１２】
本発明の一態様においては、さらに、第１の標本化周波数と、入力クロック周波数との比に基づいて検出精度調整信号を生成する、検出精度調整部を有し、周波数比検出部は、検出精度調整信号に基づいて測定期間の長さを変更することが好ましい。
【００１３】
本発明の一態様においては、前記検出精度調整部は、検出精度調整信号を、測定調整信号に応じて変化させることが好ましい。
【００１４】
本発明の一態様においては、測定期間の長さは、インクリメント量に比例することが好ましい。
【００１５】
本発明の一態様においては、さらに、周波数比の安定性を示すステータスフラグを生成するステータスフラグ生成部を有し、ステータスフラグ生成部は、周波数比とその周波数比よりも以前に測定された周波数比とに基づいて、周波数比の安定性を判定し、ステータスフラグを生成し、サンプリング周波数変換部は、ステータスフラグの状態に基づいて、入力データの標本化周波数変換を開始することが好ましい。
【発明の効果】
【００１６】
本発明にかかるサンプリング・レート・コンバータは、従来のサンプリング・レート・コンバータのように、逓倍回路を必要としない。よって、サンプリング・レート・コンバータにかかる回路規模を従来よりも小さくすることができる。
【００１７】
また、本発明にかかるサンプリング・レート・コンバータは、入力データのサンプリング・レートとの比較において入力クロックの周波数が従来ほどに高くない場合であっても、入力データのサンプリング・レートと出力データの有するサンプリング・レートとの周波数比を、従来のサンプリング・レート・コンバータと同様に求めることができる。よって、本発明にかかるサンプリング・レート・コンバータは、小さな回路規模で、従来と同様の標本化周波数変換を実行することができる。
【００１８】
さらに、本発明にかかるサンプリング・レート・コンバータは、入力データのサンプリング・レートが高周波側にシフトした場合であっても、従来よりも低い動作クロックで、従来と同様の標本化周波数変換を実行することができる。よって、本発明にかかるサンプリング・レート・コンバータは、従来に較べ不要輻射や消費電力の低減が可能である。
【発明を実施するための最良の形態】
【００１９】
以下、図面を参照し、本発明にかかる好適な実施形態によるサンプリング・レート・コンバータの例について説明する。
【００２０】
（第１の実施形態）
図１は、本発明にかかる第１の実施形態によるサンプリング・レート・コンバータ１ａの構成を示すブロック図である。本実施形態のサンプリング・レート・コンバータ１ａは、周波数比の測定における、入力された入力クロックのパルス数の計数において、入力データのサンプリング・レートと入力クロックの周波数の比に基づいて、１パルスの入力クロックの入力に対して計数値へ加算するインクリメント量を変化させる。
【００２１】
サンプリング・レート・コンバータ１ａは、コントローラ２ａと接続される。また、コントローラ２ａは、標本化データ出力器３とも接続され、サンプリング・レート・コンバータ１ａおよび標本化データ出力器３を制御する。逆に、標本化データ出力器３が出力する入力クロックに関する情報をコントローラ２ａに伝える手段がある場合、コントローラ２ａは、必ずしも標本化データ出力器３を制御する必要はない。
【００２２】
コントローラ２ａによる標本化データ出力器３の制御には、第１制御信号が用いられ、サンプリング・レート・コンバータ１ａの制御には、第２制御信号が用いられる。第１制御信号および第２制御信号に含まれる情報の詳細については後述する。ここで、標本化データ出力器３は、例えば、コンパクト・ディスク・プレーヤ（ＣＤプレーヤ）でよい。この場合、サンプリング・レート・コンバータ１ａに対する入力データは、デジタル・オーディオ・データである。標本化データ出力器３は、デジタル信号用インターフェース（図示せず。）を介して、入力データおよび入力クロックをサンプリング・レート・コンバータ１ａに対して出力する。
【００２３】
さらに、サンプリング・レート・コンバータ１ａは、出力クロックを生成するクロック生成部（ＣＬＫ）１１と接続され、クロック生成部（ＣＬＫ）１１は、サンプリング・レート・コンバータ１ａに、所定の第２のサンプリング・レート（第２標本化周波数）を入力する。
【００２４】
サンプリング・レート・コンバータ１ａは、第１のサンプリング・レート（第１標本化周波数）を有する入力データを入力し、標本化周波数変換（サンプリング周波数変換）し、所定の第２のサンプリング・レート（第２標本化周波数）を有する出力データを出力するサンプリング周波数変換部５と、入力データのサンプリング・レート（第１標本化周波数）と、出力データのサンプリング・レート（第２標本化周波数）との比を測定し、周波数比検出データ、および、測定された周波数比検出データに基づいて入力データの入力状態の安定・不安定を示すステータスフラグをサンプリング周波数変換部５に対して出力する周波数比検出データ出力部１０ａとを有する。
【００２５】
周波数比検出データ出力部１０ａは、第２制御信号と入力クロックを受けて、入力クロック１パルス当たりのインクリメント量を示す測定調整信号を出力する測定調整部１３ａと、入力クロック、出力クロック、および、測定調整信号を受けて周波数比検出データを出力する周波数比検出部１５ａと、周波数比検出データを受けてステータスフラグを生成し出力するステータスフラグ生成部３０とを備える。
【００２６】
周波数比検出部１５ａは、出力クロックのパルスを計数し、測定期間の始期および周期を周波数比測定部１５３に通知する出力クロック計数部１５１ａ、および、入力データと出力データの周波数比を測定して周波数比検出データを生成し出力する周波数比測定部１５３を含む。
【００２７】
ステータスフラグ生成部３０は、周波数比検出データをバッファリングし、所定期間の後、当該周波数比検出データを、遅延された周波数比検出データとして出力する遅延部３３、および、周波数比検出データと遅延された周波数比検出データとを比較し、当該比較に基づいてステータスフラグを生成し出力するデータ比較部３１を含む。
【００２８】
以下、第１の実施形態によるサンプリング・レート・コンバータ１ａの動作について説明する。説明においては、第１標本化周波数（入力データのサンプリング・レート）を、ｆｓｉｎとする。また、入力クロックの周波数を、ｆｘｉｎとする。また、第２標本化周波数（出力データのサンプリング・レート）を、ｆｓｏｕｔとし、出力クロックの周波数をｆｘｏｕｔとする。ｆｓｏｕｔおよびｆｘｏｕｔは、予め設定された値である。
【００２９】
コントローラ２ａは、第１標本化周波数ｆｓｉｎと入力クロック周波数ｆｘｉｎに関する情報を含む第２制御信号を、サンプリング・レート・コンバータ１ａに出力する。また、標本化データ出力器３が出力する入力クロックに関する情報をコントローラ２ａに伝える手段がある場合、この情報に基づいて、第１標本化周波数ｆｓｉｎと入力クロック周波数ｆｘｉｎに関する情報を含む第２制御信号を生成し、サンプリング・レート・コンバータ１ａに出力する。この情報は、入力クロック周波数ｆｘｉｎの第１標本化周波数ｆｓｉｎに対する倍率の情報でもよい。
【００３０】
同時に、コントローラ２ａは、第１制御信号を用いて、標本化データ出力器３に対し、第１標本化周波数ｆｓｉｎで入力データを、周波数ｆｘｉｎで入力クロックを出力するように指示する。コントローラ２ａから指示を受けた標本化データ出力器３は、サンプリング・レートｆｓｉｎを有する入力データと、例えばｆｓｉｎの３２倍の周波数ｆｘｉｎ（ｆｘｉｎ＝３２×ｆｓｉｎ）を有する入力クロックとをサンプリング・レート・コンバータ１ａに対して出力する。
【００３１】
逆に、標本化データ出力器３が出力する入力クロックに関する情報をコントローラ２ａに伝える手段がある場合、標本化データ出力器３は、サンプリング・レートｆｓｉｎを有する入力データと、例えばｆｓｉｎの３２倍の周波数ｆｘｉｎ（ｆｘｉｎ＝３２×ｆｓｉｎ）を有する入力クロックとをサンプリング・レート・コンバータ１ａに対して出力し、周波数ｆｘｉｎで入力クロックを出力した事をコントローラ２ａに指示する。
【００３２】
測定調整部１３ａは、デコード回路で構成することができる。測定調整部１３ａは、受け取った第１標本化周波数ｆｓｉｎと入力クロック周波数ｆｘｉｎに関する情報に基づき、測定調整信号を生成して周波数比検出部１５ａに対して出力する。測定調整信号は、周波数比測定部１５３における入力クロックのパルスの計数において、１パルスあたりカウントアップするインクリメント量を示す信号である。周波数比測定部１５３は、測定調整信号に示されるインクリメント量で、入力クロックの計数を行う。例えば、周波数比測定部１５３に入力される測定調整信号が、インクリメント量「２」を示す場合、周波数比測定部１５３は、入力されたパルス１つについて、計数値を２つ増加させる。この測定調整信号は、第１標本化周波数ｆｓｉｎと入力クロック周波数ｆｘｉｎとの比に応じて異なる値をとるように生成されればよい。入力クロック周波数ｆｘｉｎが、第１標本化周波数ｆｓｉｎに対して３２倍の周波数を有する場合、測定調整部１３ａは、その「３２」の、予め定めた基準値（例えば６４）に対する比を求め、測定調整信号として「２」を周波数比検出部１５ａの周波数比測定部１５３に出力する。このように、測定調整信号は、入力クロック周波数ｆｘｉｎの第１標本化周波数ｆｓｉｎに対する比（倍率）と、基準値（ここでは、６４）との比に基づいて決定されればよい。すなわち、測定調整部１３ａは、コントローラ２ａの出力する第２制御信号から、入力クロック周波数ｆｘｉｎの第１標本化周波数ｆｓｉｎに対する比の情報を取得し、それに基づいて測定調整信号を出力する。なお、この基準値は、任意の値でよい。基準値は、例えば、入力クロック周波数ｆｘｉｎの第１標本化周波数ｆｓｉｎに対する倍率として一般的に望ましい値でよい。このとき、測定調整信号は、一般的に望ましいと考えられる、入力クロックの周波数の入力データの標本化周波数に対する倍率と、実際に用いられる入力クロック周波数ｆｘｉｎの第１標本化周波数ｆｓｉｎに対する倍率との比を示す値となる。
【００３３】
周波数比検出部１５ａは、入力クロック、出力クロック、および、測定調整信号を用いて、サンプリング・レート・コンバータ１ａに入力される入力データのサンプリング・レート（第１標本化周波数）と、出力データのサンプリング・レート（所定の第２標本化周波数）との周波数比を求める。
【００３４】
具体的には、周波数比検出部１５ａは、出力クロックのパルスが所定数入力される間（測定期間）に入力される入力クロックのパルス数を計数し、計数値を周波数比（測定値）とする。例えば、出力クロックの周期（ｆｘｏｕｔの逆数）の所定倍（例えば、２０４８倍）に等しい測定期間に入力された入力クロックのパルス数を測定（計数）する。
【００３５】
出力クロック計数部１５１ａは、出力クロックのパルスを２０４８個カウントする毎に、周波数比測定部１５３に、測定期間の終了を示す出力を行い、周波数比測定部１５３は、当該出力の間に含まれる入力クロックのパルス数を、測定調整信号を参照しながら、計数（カウントアップ）する。つまり、このとき、測定調整信号は、カウントアップにおける入力パルス１パルス当たりのインクリメント量を定める情報として用いられる。例えば、測定調整信号が「２」であれば、周波数比測定部１５３は、実際に受けた入力クロックのパルス数の２倍に等しい値を、計数値とする。
【００３６】
周波数比測定部１５３は、計数値と、測定した期間に受けた出力クロックのパルス数（この場合、２０４８）との比を求めることによって周波数比を求める。
【００３７】
このようにして得られた周波数比は、周波数比検出データＮとしてサンプリング周波数変換部５およびステータスフラグ生成部３０に送られる。ステータスフラグ生成部３０の遅延部３３は、直前の測定期間の測定値（直前に測定された周波数比検出データ）を保持している。遅延部３３は、保持するデータを、適切なタイミングで、データ比較部３１に対し遅延された周波数比検出データＮｚとして出力することができる。
【００３８】
ステータスフラグ生成部３０は、そのデータ比較部３１において、１つ前の測定期間に受けて遅延部３３によって遅延された周波数比検出データＮｚと、周波数比検出データＮとを比較する。ただし、遅延された周波数比検出データＮｚの測定されたタイミングは、直前の測定期間に限らない。２測定期間以上前に測定された周波数比検出データを遅延された周波数比検出データとして用いてもよい。データ比較部３１は、両データの差が、所定の値域に含まれる場合、入力されている入力データのサンプリング・レート（第１標本化周波数）が安定していると判断し、安定を示すステータス・フラグ（たとえば、「１」）をサンプリング周波数変換部５に出力する。
【００３９】
サンプリング周波数変換部５は、入力されるステータスフラグを監視し、ステータスフラグが「１」（安定）になると、別途入力される周波数比検出データＮに基づく標本化周波数変換を開始する。そして、入力データは、周波数比検出データＮに基づいて、第２標本化周波数を有する出力データに変換され、出力される。
【００４０】
図２は、測定調整部１３の詳細を示すブロック図である。測定調整部１３は、第２制御信号に含まれる第１標本化周波数ｆｓｉｎおよび入力クロック周波数ｆｘｉｎに関する情報と入力クロックとを受けるセレクタ部１３１と、同じく第１標本化周波数ｆｓｉｎおよび入力クロック周波数ｆｘｉｎに関する情報と入力クロックとを受ける測定微調整部１３３と、セレクタ部１３１および測定微調整部１３３の出力を加算する加算器１３５とを含む。セレクタ部１３１は、第２制御信号に基づいて測定制御主信号を生成し加算器１３５に出力する。測定微調整部１３３は、セレクタ部１３１の出力する測定制御主信号だけでは、測定制御信号を上手く生成できない場合に、測定制御主信号に加算して望ましい測定制御信号を生成するように測定制御副信号を、加算器１３５に対し、入力クロックに同期して出力する。セレクタ部１３１および測定微調整部１３３は、それぞれ測定制御主信号および測定制御副信号を生成するために、入力に対して出力を決定する参照テーブルを有する。
【００４１】
セレクタ部１３１および測定微調整部１３３にそれぞれ含まれる参照テーブルの構成について説明する。基準値と入力クロック周波数ｆｘｉｎの第１標本化周波数ｆｓｉｎに対する比との比（この比を「対基準値比」と称する。）は、必ずしも整数値とは限らない。これに対し、インクリメント量は、整数値であることが望ましい。そこで、測定調整部１３は、対基準値比の整数部を測定制御主信号で構成し、対基準値比の小数部を測定制御副信号で構成することによって、測定制御信号を生成する。セレクタ部１３１の参照テーブルは、対基準値比の整数部の値を、測定制御主信号の値に対応付け、セレクタ部１３１は、整数部の値に等しい値を測定制御主信号として、加算器１３５に出力する。測定微調整部１３３は、周期的に値が変化する測定制御副信号を入力クロックと同期して出力することができる。測定微調整部１３３の参照テーブルは、対基準値比の小数部の値を、測定制御副信号の周期および各周期における出力パターンに対応付ける。出力パターンは、測定制御副信号の値の一周期分の合計値と、その一周期に入力される入力クロックのパルス数との比が、対基準値比の小数部の値に等しくなるように決定される。そして、測定微調整部１３３は、得られた周期および出力パターンを有する測定制御副信号を出力する。
【００４２】
具体例を挙げ、測定調整部１３の動作を説明する。セレクタ部１３１および測定微調整部１３３はそれぞれ、第２制御信号に含まれる第１標本化周波数ｆｓｉｎおよび入力クロック周波数ｆｘｉｎに関する情報を参照する。なお、セレクタ部１３１および測定微調整部１３３に入力される情報は、入力クロック周波数ｆｘｉｎと第１標本化周波数ｆｓｉｎとの比の情報を含めば足りる。この情報を参照することにより、例えば、入力クロック周波数ｆｘｉｎが、第１標本化周波数ｆｓｉｎの８倍であると判明したとする。このとき、対基準値比は、「８．０」である。セレクタ部１３１は、参照テーブルを参照し、この「８．０」の整数部「８」に対応する測定制御主信号を決定する。また、測定微調整部１３３も、別の参照テーブルを参照し、「８．０」の小数部「０」に対応する測定制御副信号を決定する。このとき測定制御副信号は、常に０となる。この場合、入力クロック周波数が第１標本化周波数の６４倍である場合と比較すれば、同一期間に含まれる入力クロックのパルス数は、８分の１である。そこで、セレクタ部１３１および測定微調整部１３３は参照テーブルを参照し、周波数比測定部１５３に入力クロックのパルスが１つ入力される度に、常に、８ずつ計数値が増加するように、インクリメント量「８」を示す測定調整信号を構成する測定調整主信号および測定調整副信号をそれぞれ出力する。
【００４３】
セレクタ部１３１は、値８を測定調整主信号として加算器１３５に出力し、測定微調整部１３３は常に値０を測定制御副信号として加算器１３５に出力する。よって、加算器１３５は、測定調整信号として、常に値８を出力する。周波数比検出部１５ａは、値８の測定調整信号を受けて入力クロックのパルス１つにつき、８ずつカウントアップする。
【００４４】
また、上記参照により、例えば、入力クロックの周波数ｆｘｉｎが、第１標本化周波数ｆｓｉｎの４８倍であると判明したとする。このとき、対基準値比は、「１．３３（４／３）」である。セレクタ部１３１は、参照テーブルを参照し、この「１．３３（４／３）」の整数部「１」に対応する測定制御主信号を決定する。また、測定微調整部１３３も、別の参照テーブルを参照し、「１．３３（４／３）」の小数部「０．３３（１／３）」に対応する測定制御副信号を決定する。このとき、測定制御副信号は、入力クロックの周期に同期して０と１とを（０、１、０、０、１、０、・・・）となるように繰り返すような出力パターンで出力される。この場合、入力クロック周波数が第１標本化周波数の６４倍である場合と比較すれば、同一期間に含まれる入力クロックのパルス数は、４分の３である。この場合、セレクタ部１３１および測定微調整部１３３は参照テーブルを参照し、周波数比測定部１５３に入力クロックの１パルスが入力される度に、１．３３（４／３）だけ計数値が増加するように、測定調整信号を構成する測定調整主信号および測定調整副信号をそれぞれ出力することが望まれる。しかしながら、インクリメント量は、整数値が好ましい。そこで、セレクタ部１３１および測定微調整部１３３は、ある入力クロックの周期において入力されたパルスは、インクリメント量「１」で計数され、その次の入力クロックの周期において入力されたパルスは、インクリメント量「２」で計数されるように、さらにその次の入力クロックの周期において入力されたパルスは、インクリメント量「２」で計数されるように、入力クロックの周期と同期してインクリメント量「１」と「２」が（１、２、１、１、２、１、・・・）となるように、測定調整主信号および測定調整副信号をそれぞれ出力する。こうすることで、例えば、入力クロックのパルスが、４８個入力された場合、その計数値を「６４」とすることができる。
【００４５】
周波数比検出部１５ａは、値１の測定調整信号を受けて、入力クロックのパルス１つにつき、１ずつカウントアップし、次の入力クロックのパルスを受けるときは、値２を示す測定調整信号を受けて、入力クロックのパルス１つにつき、２ずつカウントアップする。
【００４６】
このように、周波数比検出部１５ａは、測定調整信号に基づいて、入力クロックのパルス１つに対してカウントアップする量（インクリメント量）を変化させて周波数比を測定する。そのため、入力クロックの周波数ｆｘｉｎの第１標本化周波数ｆｓｉｎに対する倍率が、一般的な倍率（例えば６４倍）と異なる場合であっても、ある一定期間において測定される（カウントアップされた）値は、上記一般的な倍率を用いてカウントアップされる値（測定値）と、実質的に同じ値になる。
【００４７】
サンプリング周波数変換部５は、周波数比検出部１５ａが検出した周波数比検出データＮに基づいて標本化周波数変換を行う。周波数比検出にかかる測定期間（上記例における、出力クロックの周期（周波数ｆｘｏｕｔの逆数）の２０４８倍の期間）が一定の場合、入力クロックの周波数ｆｘｉｎの第１標本化周波数ｆｓｉｎに対する倍率が変化すると、周波数比検出データＮの値が大きく変化し、実際に入力されている入力データのサンプリング・レートと、出力データのサンプリング・レートとの周波数比と異なる周波数比に基づいて標本化周波数変換を行うことになり、正しく標本化周波数変換が行うことができない。そのため、周波数比検出部１５ａは、測定調整部１３ａの出力する第２制御信号に基づいて、入力クロック１パルス当たりのカウントアップの量を変え、測定期間を変化させることなく、迅速に、周波数比を測定し、正確な標本化周波数変換を実現する。
【００４８】
従って、本発明にかかる第１の実施形態によるサンプリング・レート・コンバータ１ａは、入力クロックの周波数ｆｘｉｎの第１標本化周波数ｆｓｉｎに対する倍率が、一般的に用いられてきた望ましい倍率（例えば６４倍）よりも低い場合であっても、逓倍回路を用いることなく正しく周波数比を測定し、正確に標本化周波数変換を行うことができる。
【００４９】
サンプリング・レート・コンバータ１ａは、入力クロック周波数の第１標本化周波数に対する倍率が多様な値を取りうる場合であっても、逓倍回路を持たずに、周波数比検出を正確かつ迅速に行い、質の高い標本化周波数変換を実現する。
【００５０】
従来のサンプリング・レート・コンバータにおいては、サンプリング・レート４４．１ｋＨｚの入力データを、サンプリング・レート４８ｋＨｚの出力データに変換するときは、例えば、（４４．１×６４）ｋＨｚの周波数を有する入力クロックを用いて標本化周波数変換を行い、上記入力データを倍速で標本化周波数変換するときは、（４４．１×６４×２）ｋＨｚの周波数を有する入力クロックを用いて標本化周波数変換する必要があった。そのため、従来においては、不要輻射や消費電力の増大等の問題を抱えていた。しかし、サンプリング・レート・コンバータ１ａでは、上記のような倍速での標本化周波数変換を行う場合であっても、入力クロックの周波数を高周波側にシフトさせる必要がないため、不要輻射や消費電力の低減が可能である。
【００５１】
また、サンプリング・レート・コンバータ１ａは、逓倍回路を必要としないため、逓倍回路を要する従来のサンプリング・レート・コンバータよりも、回路面積を小さくすることができる。
【００５２】
（第２の実施形態）
図３は、本発明にかかる第２の実施形態によるサンプリング・レート・コンバータ１ｂの構成を示すブロック図である。本実施形態のサンプリング・レート・コンバータ１ｂは、周波数比の検出にかかる測定期間を、外部からの入力信号に基づいて変更することが可能である。例えば、入力データのサンプリング・レートと入力クロックの周波数の比に関する情報を有する入力信号に基づいて、測定期間を標準の測定期間と異なる測定期間に変更して周波数比を測定することができる。図１に示すサンプリング・レート・コンバータ１ａと同様の構成要素については、同様の参照数字を付している。また、そのような構成要素については、以下の記述において、詳細な説明を省略する。
【００５３】
サンプリング・レート・コンバータ１ｂは、コントローラ２ｂと接続される。コントローラ２ｂは、新たに、第２の実施形態で追加された検出精度調整部１７ａに対し、精度調整信号を出力する。精度調整信号は、測定期間を変更するための情報を含めばよい。検出精度調整部１７ａは、受けた精度調整信号に基づいて検出精度調整信号を生成し、出力クロック計数部１５１ｂに対し出力する。出力クロック計数部１５１ｂは、出力クロックのパルスを計数する際、受けた検出精度調整信号に基づいて、測定期間の終了を示す出力の間隔（測定期間）を調整する。
【００５４】
以下、第２の実施形態によるサンプリング・レート・コンバータ１ｂの動作について説明する。
【００５５】
コントローラ２ｂから、第１標本化周波数ｆｓｉｎと入力クロック周波数ｆｘｉｎに関する情報を含む第２制御信号を、サンプリング・レート・コンバータ１ａに出力する。
【００５６】
同時に、コントローラ２ａは第１制御信号を用いて、標本化データ出力器３に対し、第１標本化周波数ｆｓｉｎで入力データを、周波数ｆｘｉｎで入力クロックを出力するように指示する。逆に、標本化データ出力器３が出力する入力クロックに関する情報をコントローラ２ａに伝える手段がある場合、コントローラ２ｂは、必ずしも標本化データ出力器３を制御する必要はなく、標本化データ出力器３は、サンプリング・レートｆｓｉｎを有する入力データと、例えばｆｓｉｎの３２倍の周波数ｆｘｉｎ（ｆｘｉｎ＝３２×ｆｓｉｎ）を有する入力クロックとをサンプリング・レート・コンバータ１ｂに対して出力し、周波数ｆｘｉｎで入力クロックを出力した事をコントローラ２ａに指示する。
【００５７】
例として、入力クロック周波数ｆｘｉｎは、第１標本化周波数ｆｓｉｎに対して３２倍（ｆｘｉｎ＝３２×ｆｓｉｎ）であるとする。このとき、測定調整部１３ａは、参照テーブルを参照することにより、測定調整信号として値２を周波数比検出部１５ｂに出力する。
【００５８】
検出精度調整部１７ａは、デコード回路で構成することができる。検出精度調整部１７ａは、入力に対する出力を決定する参照テーブルを有し、受け取った精度調整信号に基づき、検出精度調整信号を出力クロック計数部１５１ａに出力する。検出精度調整部１７ａに入力される精度調整信号は、１回の周波数比測定の測定期間の長さを調整するための信号である。例えば、標準の測定期間が、第１の実施形態と同じく出力クロックの周期の２０４８倍である場合、測定期間を３倍、つまり、出力クロックの周期の６１４４倍に相当する期間にしようとするならば、コントローラ２ｂは、値３を、精度調整信号として検出精度調整部１７ａに対して出力すればよい。
【００５９】
そして検出精度調整部１７ａは、精度調整信号に基づいて、測定期間を変更させるための検出精度調整信号を出力クロック計数部１５１ａに対し出力する。検出精度調整信号は、例えば、ハイ（Ｈ）とロー（Ｌ）を有する二値信号でよい。例えば、値３を精度調整信号として受けた検出精度調整部１７ａは、参照テーブルを参照し、検出精度調整信号として、出力クロックに同期して、出力クロック３周期に一度、当該二値の一方の値（たとえば、ハイ）を出力する。検出精度調整信号は、出力クロック計数部１５１ａを介して周波数比検出部１５３にも入力されてよい。出力クロック計数部１５１ａが、検出精度調整信号のハイを２０４８個計数する毎に、周波数比測定部１５３に対し、測定期間の終了を示す出力を行うことで、測定期間は標準の測定期間の３倍の期間に延長される。
【００６０】
周波数比検出部１５ｂは、入力クロック、出力クロック、および、測定調整信号、ならびに、検出精度調整信号を用いて、サンプリング・レート・コンバータ１ａに実際に入力されている入力データのサンプリング・レート（第１標本化周波数）と、出力データの所定のサンプリング・レート（第２標本化周波数）との比を求める。
【００６１】
具体的には、周波数比検出部１５ｂは、（標準の測定期間）×（検出精度調整信号の示す値）に等しい期間に、（例えば、出力クロックの周期の２０４８倍の３倍の期間）に存在する入力クロックのパルス数を測定することになる。そして、出力クロック計数部１５１ａは、検出精度調整信号を２０４８個カウントすると、周波数比測定部１５３に、測定期間の終了を示す出力を行う。周波数比測定部１５３は、当該期間に入力される入力クロックについて、測定調整信号を参照してインクリメント量を必要に応じて変更しながら、パルス数の計数（カウントアップ）を行う。
【００６２】
カウントアップした入力クロックのパルス数の計数値と、測定期間に受けた出力クロックのパルス数（この場合、６１４４）との比を求めることによって周波数比が求められる。測定期間に含まれる出力クロックのパルス数は、検出精度調整信号に基づいて定めることができる。
【００６３】
このように、周波数比検出部１５ｂは、検出精度調整部１７ａから出力される検出精度調整信号に基づいて、１回の測定に要する期間を変更することができる。測定期間を長くすることで、測定の精度を向上させることができる。特に、測定調整信号の値が大きい場合、測定期間を長くすることで、周波数比検出の精度の低下を防止することができる。
【００６４】
このようにして得られた、周波数比は、周波数比検出データＮとして、ステータスフラグ生成部３０およびサンプリング周波数変換部５に送られる。以降の動作は、第１の実施形態と同様でよいため、ここでは説明を省略する。
【００６５】
図４は、検出精度調整部１７の詳細を示すブロック図である。検出精度調整部１７は、精度調整信号および出力クロックを受ける検出精度調整信号生成部１７１と、同じく精度調整信号および出力クロックを受ける検出精度調整信号微調整部１７３と、検出精度調整信号生成部１７１および検出精度調整信号微調整部１７３の出力を加算する加算器１７５とを含む。検出精度調整信号生成部１７１は、入力に対する出力を決定するための参照テーブルを備え、精度調整信号に基づいて検出精度調整主信号を生成し、出力クロックに同期して加算器１７５に出力する。検出精度調整信号微調整部１７３もまた、入力に対する出力を決定するための参照テーブルを備え、検出精度調整信号生成部１７１の出力する検出精度調整主信号だけでは、検出精度調整信号を上手く生成できない場合に、検出精度調整主信号に加算して望ましい検出精度調整信号を生成するように検出精度調整副信号を、出力クロックに同期して加算器１７５に対し出力する。
【００６６】
検出精度調整信号生成部１７１および検出精度調整信号微調整部１７３にそれぞれ含まれる参照テーブルの構成について説明する。検出精度調整部１７の受け取った精度調整信号の示す、標準の測定期間に対する変更された測定期間の倍率（この倍率を「対標準測定期間倍率」と称する。）は、必ずしも整数値でなくともよい。また検出精度調整信号は、ハイとローの二値信号である。そこで、検出精度調整部１７は、対標準測定期間倍率に対応する出力パターンを、検出精度調整信号生成部１７１および検出精度調整信号微調整部１７３において検出精度調整主信号および検出精度調整副信号として構成し、両方の信号を加算し、測定制御信号を生成する。参照テーブルは、対標準測定期間倍率を、検出精度調整信号の出力パターンに対応付ける。この出力パターンは、出力クロックのパルス数と、検出精度調整信号のハイの数との比が対標準測定期間倍率の値と等しくなるように決定される。決定された出力パターンに基づき、検出精度調整主信号および検出精度調整副信号が精製され、出力クロックに同期して加算器１３５に出力される。その結果、ある期間内の出力クロックのパルス数に対する検出精度調整信号のハイの数の比は、対標準測定期間倍率の値に等しくなる。
【００６７】
具体例を挙げ、検出精度調整部１７の動作を説明する。検出精度調整信号生成部１７１および検出精度調整信号微調整部１７３はそれぞれ、精度調整信号を参照する。参照により、例えば、精度調整信号は、測定期間を、標準の測定期間の３倍とすることを示していることが判明したとする。検出精度調整信号生成部１７１および検出精度調整信号微調整部１７３は、参照テーブルを参照し、この「３．０倍」に対応した出力パターンを求める。この場合、検出精度調整信号生成部１７１は、出力クロックに同期して、出力クロック３周期に一度、ハイを検出精度調整主信号として加算器１７５に出力する。検出精度調整信号微調整部１７３は、この場合、常にローを検出精度調整副信号として加算器１３５に出力する。よって、検出精度調整信号は、出力クロック３周期に一度、ハイになる信号として出力される。出力クロック計数部１５１ａは、検出精度調整信号に含まれるハイを計数し、計数値が所定値（例えば、２０４８）になると、測定期間の終了を示す出力を周波数比測定部１５３に対し行う。そのため、測定期間は、標準の測定期間の３倍になる。
【００６８】
また、例えば、精度調整信号が、測定期間を標準の測定期間の１．５倍とすることを示している場合について説明する。検出精度調整信号生成部１７１および検出精度調整信号微調整部１７３はそれぞれ、精度調整信号を参照する。参照により、精度調整信号は、測定期間を標準の測定期間の１．５倍とすることを示していることが判明したとする。検出精度調整信号生成部１７１および検出精度調整信号微調整部１７３は、参照テーブルを参照し、この「１．５倍」に対応した信号パターンを求める。この場合、検出精度調整信号生成部１７１は、出力クロックに同期して、出力クロック３周期に一度、ハイを検出精度調整主信号として加算器１７５に出力する。検出精度調整信号微調整部１７３は、この場合、検出精度調整信号生成部１７１とは異なるタイミングで、出力クロック３周期に一度、ハイを検出精度調整副信号として加算器１７５に出力する。よって、検出精度調整信号は、出力クロック３周期に二度、ハイになる信号として出力される。よって、出力クロック計数部１５１ａは、出力クロック３周期に２度、計数する。そのため、測定期間が、標準の測定期間の１．５倍に延長される。
【００６９】
ここで、周波数比検出部１５ｂの出力するデータについて考察する。ある一測定期間において、測定調整信号は、常に２であったとする。その場合、周波数比検出部１５ｂは、入力クロックのパルスを受ける度に、２つずつカウントアップし、カウントアップした値（測定値）を周波数比検出データＮとして出力する。そうすると、周波数比検出データＮと、遅延された周波数比検出データＮｚとの差の刻み幅は、測定調整信号が、常に１である場合と比較して、２倍になってしまう。そこで、検出精度調整部１７ａは、測定期間を標準の測定期間よりも長くし、長くする倍率に基づいてカウントアップされた入力パルス数を割って周波数比検出データＮを求めることにより、遅延された周波数比検出データＮｚとの差の刻み幅を小さくする。このことは、周波数比および周波数比の安定・不安定の判定をより正確にする効果がある。
【００７０】
従って、本発明にかかる第２の実施形態によるサンプリング・レート・コンバータ１ｂは、固定的に定められた測定期間で周波数比を検出する場合よりも、周波数比測定の精度を向上させる。
【００７１】
（第３の実施形態）
図５は、本発明にかかる第３の実施形態によるサンプリング・レート・コンバータ１ｃの構成を示すブロック図である。本実施形態のサンプリング・レート・コンバータ１ｃは、入力クロック周波数ｆｘｉｎの第１標本化周波数ｆｓｉｎに対する比に基づいて、測定期間を変更することができる。サンプリング・レート・コンバータ１ｃは、測定期間の延長の程度を、入力クロックのパルス１つに対するインクリメント量に応じて決定することができる。図１に示すサンプリング・レート・コンバータ１ａ、または、図３に示すサンプリング・レート・コンバータ１ｂと同様の構成要素については、同様の参照数字を付している。また、そのような構成要素については、以下の記述において、詳細な説明を省略する。
【００７２】
サンプリング・レート・コンバータ１ｂは、コントローラ２ａと接続される。コントローラ２ａは、検出精度調整部１７ｂに対しても、第２制御信号を出力する。検出精度調整部１７ａは、受けた第２制御信号に基づいて検出精度調整信号を生成し、出力クロック計数部１５１ｂに対し出力する。出力クロック計数部１５１ｂは、第２の実施形態と同様に、出力クロックのパルスを計数する際、受けた検出精度調整信号に基づいて、測定期間の終了を示す出力の間隔（測定期間）を調整する。
【００７３】
以下、第３の実施形態によるサンプリング・レート・コンバータ１ｃの動作について説明する。
【００７４】
コントローラ２ａから、第１標本化周波数ｆｓｉｎと入力クロック周波数ｆｘｉｎに関する情報を含む第２制御信号を、サンプリング・レート・コンバータ１ｃに出力する。
【００７５】
同時に、コントローラ２ａは第１制御信号を用いて、標本化データ出力器３に対し、第１標本化周波数ｆｓｉｎで入力データを、周波数ｆｘｉｎで入力クロックを出力するように指示する。逆に、標本化データ出力器３が出力する入力クロックに関する情報をコントローラ２ａに伝える手段がある場合、コントローラ２ｂは、必ずしも標本化データ出力器３を制御する必要はなく、標本化データ出力器３は、サンプリング・レートｆｓｉｎを有する入力データと、例えばｆｓｉｎの３２倍の周波数ｆｘｉｎ（ｆｘｉｎ＝３２×ｆｓｉｎ）を有する入力クロックとをサンプリング・レート・コンバータ１ｂに対して出力し、周波数ｆｘｉｎで入力クロックを出力した事をコントローラ２ａに指示する。
【００７６】
第３の実施形態の説明においても、第１および第２の実施形態の説明と同様、例として、入力クロックの周波数ｆｘｉｎは、第１標本化周波数ｆｓｉｎに対して３２倍（ｆｘｉｎ＝３２×ｆｓｉｎ）であるとする。このとき、測定調整部１３ａは、第１および第２の実施形態と同様、測定調整信号として値２を周波数比検出部１５ｂに出力する。
【００７７】
検出精度調整部１７ｂに入力される第２制御信号は、測定調整部１３ａに入力される信号と同一の信号でよい。検出精度調整部１７ｂは、第１標本化周波数ｆｓｉｎと入力クロック周波数ｆｘｉｎの情報に基づいて、入力クロックのパルス数を計数する測定期間の長さを調整することができる。この情報は、少なくとも、入力クロック周波数ｆｘｉｎの第１標本化周波数ｆｓｉｎに対する比を含んでいればよい。このとき、検出精度調整部１７ｂは、測定期間を標準の測定期間の２倍となるように、出力クロックの２周期に１回、ハイを含む検出精度調整信号を生成して出力する。
【００７８】
周波数比検出部１５ｂは、入力クロックのパルス１つにつき、インクリメント量２でカウントアップしながら、標準の測定期間の２倍の期間（出力クロックの周期の２０４８×２倍に相当する期間）、カウントアップを続け、当該カウントアップに基づいて周波数比検出データＮを決定する。
【００７９】
このように、検出精度調整部１７ｂは、測定調整部１３ａと同様に、第２制御信号に含まれる入力クロック周波数ｆｘｉｎおよび第１標本化周波数ｆｓｉｎに関する情報に基づいて、測定調整信号の示す入力パルス１つ当たりのインクリメント量に比例するように測定期間を延長する検出精度調整信号を生成して出力する。たとえば、入力パルス３２個を６４とカウントするように測定調整信号「２」が出力されている場合、検出精度調整信号は、標準の測定期間の２倍の期間を測定期間とするように出力される。このように、測定期間を、インクリメント量に応じて変化させることができる。インクリメント量と測定期間との関係は、線形的なもの（比例関係）であってもよいし、二次以上の関係であってもよい。或いは、テーブルを参照して決定される、階段状のものでもよい。検出精度調整部１７ｂの動作は、測定調整部１３ａの動作と連係して変化可能となり、入力パルスのカウントアップの１パルス当たりのインクリメント量に応じて最適な測定期間を設定することができる。
【００８０】
入力クロック１パルス当たりのカウントアップのインクリメント量が２である場合、測定期間は、標準の測定期間の２倍に設定されてよい。そうすることで、周波数比検出データＮと、遅延された周波数比検出データＮｚとの差の刻み幅は、入力クロックのパルスを受ける度に、１ずつカウントアップする場合と比較して、同程度にすることができる。
【００８１】
あるいは、入力クロックのパルスが入力される毎に、インクリメント量が、１、と、２、とで交互に交替する場合は、測定期間は、標準の測定期間の１．５倍に設定されればよい。この場合も同様に、周波数比検出データＮと、遅延された周波数比検出データＮｚとの差の刻み幅は、入力クロックのパルスを受ける度に、１ずつカウントアップする場合と比較して、同程度にすることができる。
【００８２】
第３の実施形態によるサンプリング・レート・コンバータ１ｃは、１つの周波数比検出データＮの決定にかかる測定期間を、入力クロックの周波数ｆｘｉｎに応じて自動的に適正化することができ、いかなる入力クロック周波数の場合にも、十分な精度の周波数比測定が可能である。なお、第３の実施形態においても、測定期間を、インクリメント量と、直接的な相関性を備えずに設定することは可能である。
【００８３】
（第３の実施形態の変形例）
図６は、第３の実施形態の変形例によるサンプリング・レート・コンバータ１ｄの構成を示すブロック図である。サンプリング・レート・コンバータ１ｄにおいては、測定調整部１３ａが精度調整信号を生成し検出精度調整部１７ｃへ出力する。図１に示すサンプリング・レート・コンバータ１ａ、図３に示すサンプリング・レート・コンバータ１ｂ、または、図５に示すサンプリング・レート・コンバータ１ｃと同様の構成要素については、同様の参照数字を付している。また、そのような構成要素については、以下の記述において、詳細な説明を省略する。
【００８４】
コントローラ２ａは、第２制御信号を、測定調整部１３ａに対し出力する。サンプリング・レート・コンバータ１ｄは、図５に示すサンプリング・レート・コンバータ１ｃのように、検出精度調整部１７ｂに対して第２制御信号を出力しない。その代わり、第２制御信号を受けた測定調整部１３ａは、図３に示すサンプリング・レート・コンバータ１ｂにおいてコントローラ２ｂの出力する精度調整信号と同等の信号を生成して検出精度調整部１７ｃに対して出力する。または、測定調整部１３ａは、受けた第２制御信号を、そのままスルーして、検出精度調整部１７ｃに出力してもよい。
【００８５】
このように構成することで、サンプリング・レート・コンバータ１ｄにおいても、測定調整部１３ａと、検出精度調整部１７ｃが連係して動作することが可能である。よって、入力クロックの周波数ｆｘｉｎと第１標本化周波数ｆｓｉｎとの比に基づいて、測定期間を延長したり、短縮したりすることができる。なお、測定期間は、入力クロックの周波数ｆｘｉｎと第１標本化周波数ｆｓｉｎとの倍率とは無関係に、決定されるようにすることも可能である。
【００８６】
なお、本発明を説明するにあたり、入力クロックの周波数ｆｘｉｎを、第１標本化周波数ｆｓｉｎの３２倍や４８倍とした例を用いている。また、測定期間を出力クロックの周波数ｆｘｏｕｔの２０４８倍、２０４８×２倍、２０４８×１．５倍にしているが、本発明は、これらの例値によって限定されない。入力クロックの周波数ｆｘｉｎに基づいて決定される測定調整信号、測定調整信号に基づいて決定される入力クロックの１パルス当たりのインクリメント量、測定調整信号の値、精度調整信号の具体的態様、検出精度調整信号、測定期間の終了を周波数比測定部１５３に出力する具体的態様、および、周波数比Ｎの導出にかかる具体的態様等は、本例に示した態様以外にも、様々に可能である。
【産業上の利用可能性】
【００８７】
本発明のサンプリング・レート・コンバータは、デジタル信号処理の分野において有用である。
【図面の簡単な説明】
【００８８】
【図１】第１の実施形態によるサンプリング・レート・コンバータの構成を示すブロック図
【図２】測定調整部の詳細を示すブロック図
【図３】第２の実施形態によるサンプリング・レート・コンバータの構成を示すブロック図
【図４】検出精度調整部の詳細を示すブロック図
【図５】第３の実施形態によるサンプリング・レート・コンバータの構成を示すブロック図
【図６】第３の実施形態によるサンプリング・レート・コンバータの変形例の構成を示すブロック図
【符号の説明】
【００８９】
１ａ・・・  サンプリング・レート・コンバータ
１ｂ・・・  サンプリング・レート・コンバータ
１ｃ・・・  サンプリング・レート・コンバータ
２ａ・・・  コントローラ
２ｂ・・・  コントローラ
３  ・・・  標本化データ出力器
５  ・・・  サンプリング周波数変換部
１０ａ・・・  周波数比検出データ出力部
１０ｂ・・・  周波数比検出データ出力部
１０ｃ・・・  周波数比検出データ出力部
１１  ・・・  クロック生成部
１３ａ・・・  測定調整部
１５ａ・・・  周波数比検出部
１５ｂ・・・  周波数比検出部
１７ａ・・・  検出精度調整部
１７ｂ・・・  検出精度調整部
１７ｃ・・・  検出精度調整部
３０  ・・・  ステータスフラグ生成部
３１  ・・・  データ比較部
３３  ・・・  遅延部
１３１  ・・・  セレクタ部
１３３  ・・・  測定微調整部
１３５  ・・・  加算器
１５１ａ・・・  出力クロック計数部
１５１ｂ・・・  出力クロック計数部
１５３  ・・・  周波数比測定部
１７１  ・・・  検出精度調整信号生成部
１７３  ・・・  検出精度調整信号微調整部
１７５  ・・・  加算器
【図１】
2008182494.tif 000003
【図２】
2008182494.tif 000004
【図３】
2008182494.tif 000005
【図４】
2008182494.tif 000006
【図５】
2008182494.tif 000007
【図６】
2008182494.tif 000008