(57)【要約】【課題】優れた放熱性、ＣＴＥ特性、サイズの縮小化を実現するＲＦモジュールパッケージの構造及びその形成方法を提供する。【解決手段】ダイ受け入れスルーホールとコンタクト導電性パッドと金属スルーホールを有する基板と、基板の下面上に付けられた導電性薄片と、ダイ受け入れスルーホール内であって導電性薄片上に配置された複数のダイと、複数のダイと基板上に積層された複数の誘電体の積層構造と、複数の誘電体の積層構造内に形成され、ダイと連結された複数の再分配層（ＲＤＬ）と、複数の誘電体の積層構造上に形成された最上導電体層と、を有する。【選択図】図１
2008166821.tif 000002
【特許請求の範囲】
【請求項１】
ダイ受け入れスルーホールとコンタクト導電性パッドと金属スルーホールを有する基板と、
前記基板の下面上に付けられた導電性薄片と、
前記ダイ受け入れスルーホール内であって前記導電性薄片上に配置された複数のダイと、
前記複数のダイと前記基板上に積層された複数の誘電体の積層構造と、
前記複数の誘電体の積層構造内に形成され、前記ダイと連結された複数の再分配層（ＲＤＬ）と、
前記複数の誘電体の積層構造上に形成された最上導電体層と、
を有するＲＦモジュールパッケージ構造。
【請求項２】
前記最上導電体層上に形成されたヒートシンク材料と、
前記ダイの端と前記基板のスルーホールの側壁との間のすき間（隔たり）を満たした弾力性のあるコアペースト材料と、
をさらに有する請求項１に記載のＲＦモジュールパッケージ構造。
【請求項３】
前記複数のダイの材料はガリウム砒素（ＧａＡｓ）とシリコンのチップを含み、前記複数のダイはパワーアンプ、バンドパスフィルタ、低雑音アンプ、スイッチ、および集積受動素子（ＩＰＤ）を含む請求項１に記載のＲＦモジュールパッケージ構造。
【請求項４】
前記ＲＤＬはＴｉ／Ｃｕ／Ａｕ合金またはＴｉ／Ｃｕ／Ｎｉ／Ａｕ合金からなりインダクタと抵抗器とを含むことを特徴とする請求項１に記載のＲＦモジュールパッケージ構造。
【請求項５】
前記基板の材料はエポキシ系のＦＲ５、エポキシ系のＦＲ４、ＢＴ、シリコン、ＰＣＢ（プリント基板）材料、ガラスセラミック、合金、または金属を含む請求項１に記載のＲＦモジュールパッケージ構造。
【請求項６】
前記複数の誘電体の積層構造の誘電体層の材料は、弾力性を有する誘電体の層、感光性を有する層、シリコーンの誘電体ベースの層、シロキサン重合体（ＳＩＮＲ）の層、ポリイミド（ＰＩ）の層、またはシリコーン樹脂の層を含む請求項１に記載のＲＦモジュールパッケージ構造。
【請求項７】
ダイ受け入れスルーホールとコンタクト金属パッドと金属スルーホールを有する基板を用意する段階と、
ダイの再分配ツール（ガラスベース）上に接着剤のパターンと位置合わせのパターンを有する、前記ダイの再分配ツールを用意した後、ファインアライメントシステムのピックアンドプレースを利用して選択されたダイを採取して前記ダイ再分配ツール上に置き、前記接着剤のパターンが前記ダイの活性表面に貼り付く段階と、
前記基板を前記ダイの再分配ツール上にくっつけて前記接着剤のパターンが前記基板に貼り付く段階と、
コア材料をダイの端と前記ダイ受入れスルーホールの側壁との間の隔たりに印刷する段階と、
前記ダイの再分配ツールを開放する段階と、
前記基板の裏面上にシード金属をスパッタリングする段階と、
グランド金属パッドと端子パッドを形成する段階と、
複数のＲＤＬを有する複数の誘電体の積層構造を形成する段階と、
前記複数の誘電体の積層構造の最上層上にグランドパッドを形成する段階と、
を有するＲＦモジュールパッケージを形成する方法。
【請求項８】
放熱性を高めるために、前記グランドパッドの上にヒートシンク材料を塗布する段階をさらに有することを特徴とする請求項７に記載のＲＦモジュールパッケージを形成する方法。
【請求項９】
前記複数の誘電体の積層構造の誘電体層は弾力性のある誘電体の層、感光性のある層、シリコーンの誘電体ベースの層、ポリイミド（ＰＩ）の層、またはシリコーン樹脂の層を含む請求項７に記載のＲＦモジュールパッケージを形成する方法。
【請求項１０】
前記ＲＤＬはＴｉ／Ｃｕ／Ａｕ合金またはＴｉ／Ｃｕ／Ｎｉ／Ａｕ合金からなり、前記基板の材料はエポキシ系のＦＲ５、エポキシ系のＦＲ４、ＢＴ、シリコン、ＰＣＢ（プリント基板）材料、ガラス、セラミック、合金、または金属を含むことを特徴とする請求項７に記載のＲＦモジュールパッケージを形成する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の分野
本発明はパッケージの構造に関し、より詳しくは、信頼性を向上させ、デバイスのサイズを低減させるために、基板にダイ受け入れスルーホールを有するＲＦ（ｒａｄｉｏ  ｆｒｅｑｕｅｎｃｙ）モジュールパッケージに関する。
【背景技術】
【０００２】
従来技術の説明
半導体デバイスの分野において、継続的にデバイスの密度は増加し、デバイスの寸法は減少している。上で述べられたような状況に適応するために、そのような高密度デバイスのパッケージ化または相互接続の技術への要求もまた増加している。従来は、フリップチップ（ｆｌｉｐ−ｃｈｉｐ）の取り付け方法において、ダイ表面上に多数の半田バンプ（ｓｏｌｄｅｒ  ｂｕｍｐｓ）が形成されていた。半田バンプの形成は、所望の半田バンプのパターンを形成するための半田マスク（ｓｏｌｄｅｒ  ｍａｓｋ）を介して、半田複合材料（ｓｏｌｄｅｒ  ｃｏｍｐｏｓｉｔｅ  ｍａｔｅｒｉａｌ）を用いて実行される可能性がある。チップパッケージの機能は、配電（ｐｏｗｅｒ  ｄｉｓｔｒｉｂｕｔｉｏｎ）、信号分配（ｓｉｇｎａｌ  ｄｉｓｔｒｉｂｕｔｉｏｎ）、熱放散、保護、および支持などを含む。半導体が複雑になるにつれて、例えば、リードフレームパッケージ（ｌｅａｄ  ｆｒａｍｅ  ｐａｃｋａｇｅ）、フレックスパッケージ（ｆｌｅｘ  ｐａｃｋａｇｅ）、リジッドパッケージ（ｒｉｇｉｄ  ｐａｃｋａｇｅ）技術などの従来のパッケージ技術は、チップ上に高密度の素子を有するさらに小さいチップの生産要求に応えることができない。
【０００３】
さらに、従来のパッケージ技術は、複数のダイをウエハ上でそれぞれのダイに分割し、それぞれをパッケージしなければならない。したがって、これらの技術は、製造工程に時間がかかる。チップパッケージ技術は、集積回路の進歩に非常に影響を受けるので、電子機器のサイズへの要求が厳しくなるにつれて、パッケージ技術への要求もそのようになる。上で述べた理由のために、今日、パッケージ技術の流れは、今日、ボールグリッドアレー（ＢＧＡ）、フリップチップ（ＦＣ−ＢＧＡ）、チップスケールパッケージ（ＣＳＰ）、ウエハレベルパッケージ（ＷＬＰ）に向いている。「ウエハレベルパッケージ」は、他の複数の工程段階と同様にウエハ上の全てのパッケージ化およびすべての相互接続が、シンギュレーション（ｓｉｎｇｕｌａｔｉｏｎ）（ダイシング）されてチップ（ダイ）になる前に、実行されるという意味であると理解される。一般的に、すべての組立工程またはパッケージ化工程が完了した後、複数の半導体ダイを有するウエハから個々の半導体パッケージに分離される。ウエハレベルパッケージは、極めて優れた電気特性とともに、非常に小さい寸法を有する。
【０００４】
ＭＣＭには、例えば容量、インダクタ、抵抗器といった受動素子もまた含まれうる。ＲＦモジュールの典型的な配置は、ＲＦ回路チップと基板に実装された容量である。基板は、積層板、セラミック、シリコン、またはその他の適切な素材からなりうる。情報通信技術の急速な発展により、ＲＦパッケージはかつてないほどに重要性が増している。ＲＦモジュールに要求されるのは、高密度回路、低電気損失、優れた寸法制御、高放熱性、堅ろうな基板（ｒｏｂｕｓｔ  ｓｕｂｓｔｒａｔｅ）、実装状態（ｏｎ  ｂｏａｒｄ）におけるより高い信頼性、低コストであることを含む。しかしながら、従来のＲＦモジュールのパッケージにはＬＴＣＣ（ｌｏｗ−ｔｅｍｐｅｒａｔｕｒｅ  ｃｏ−ｆｉｒｅｄ  ｃｅｒａｍｉｃ）が使用されており、実装信頼性（ｏｎ  ｂｏａｒｄ  ｒｅｌｉａｂｉｌｉｔｙ）が低いこと（ＴＣＴ−ｔｅｍｐｅｒａｔｕｒｅ  ｃｙｃｌｉｎｇ  ｔｅｓｔ）、放熱のために特別な金属板が必要であること、製作所要時間が長いこと、製作コストが高いこと、ＩＣはあらかじめパッケージ化されている必要があること、ワイヤボンディングもしくはＳＭＴ（ｓｕｒｆａｃｅ  ｍｏｕｎｔ  ｔｅｃｈｎｏｌｏｇｙ）プロセスがさらに必要とされること、パッケージ本体が厚い（〜１．４ｍｍ）こと、といった不利な点がある。
【０００５】
そこで、本発明は上述した要求を満たすＲＦモジュールパッケージを提供する。
【発明の開示】
【０００６】
本発明の概要
本発明の目的は、優れた放熱性、ＣＴＥ特性、サイズの縮小化を実現するＲＦモジュールを提供することにある。
【０００７】
ＲＦモジュールは、ダイ受け入れスルーホールと導電性のコンタクトパッドと金属スルーホールを有する基板と、前記基板の下面上に付けられた導電性薄片（箔）と、前記ダイ受け入れスルーホール内であって前記導電性薄片上に配置された複数のダイと、前記複数のダイと前記基板上に積層された複数の誘電体の積層構造と、前記複数の誘電体の積層構造内に形成（インダクタと抵抗器を含む）され、前記ダイと連結された複数の再分配層（ＲＤＬ）と、前記複数の誘電体の積層構造上に形成された最上導電体層と、を有する。そして、ヒートシンク材料（モレキュラー冷却ファンを含む）が最上導電体層上に形成される。導電性のバンプが複数の端子パッドに連結されうる。
【０００８】
図面の簡単な説明
図１は、本発明に係るＲＦモジュールパッケージの構造（ＬＧＡ型）の断面図を示す図である。
【０００９】
図２は、本発明に係るＲＦモジュールパッケージの構造（ＢＧＡ型）の断面図を示す図である。
【００１０】
図３は、本発明に係るＲＦモジュールパッケージの構造の上面図を示す図である。
【００１１】
図４は、本発明に係るＲＦモジュールパッケージの上面図を示す図である。
【００１２】
図５は、本発明に係るＲＦモジュールパッケージの上面図を示す図である。
【００１３】
図６は、本発明に係るＲＦモジュールパッケージの底面図を示す図である。
【００１４】
図７は、本発明に係るＲＦモジュールが実装された状態の断面図を示す図である。
【発明を実施するための最良の形態】
【００１５】
好適な実施の形態の説明
本発明が、これから、本発明の複数の好適な実施の形態および添付の図面を用いてさらに詳細に説明される。しかしながら、本発明の複数の好適な実施の形態は、例証するためのみに用いられることを認識すべきである。ここで述べる好適な実施の形態に加え、本発明は、それらの明示的に記述されたもの以外に、広範囲の他の実施の形態を遂行することができ、本発明の範囲は、添付の請求項で特定されるように期待されるものに明示的に限定されることはない。
【００１６】
本発明は、所定の端子コンタクト金属パッド３とその上に形成した金属スルーホール１５と基板２にあらかじめ形成されたダイ受け入れスルーホール４を有する基板を利用したＲＦモジュールパッケージの構造を開示する。複数のチップ６は（チップａ、チップｂ、チップｎ）、基板のダイ受け入れスルーホール内に配置され、弾力性のあるコアペースト材料がダイ、ダイの端、そして基板のダイ受け入れスルーホールの側壁間のすき間に充てんされる。感光性材料によって、ダイとあらかじめ形成された基板（コアペースト領域を含む）が被覆される。望ましくは、感光性材料の材料は弾力性のある材料により形成する。
【００１７】
図１は本発明の一実施形態に係るＲＦモジュールパッケージの断面図を示したものである。図１に示すように、その構造には端子コンタクト金属パッド３、金属スルーホール１５（有機基板のための）、複数のダイ６を受入れるためにその中に形成されたダイ受入れスルーホール４が含まれる。複数のダイ６にはシリコンチップとガリウム砒素のチップ（ＧａＡｓ）が含まれる。スルーホール４は、基板の上面から基板を通して下面まで形成される。スルーホール４は基板２内にあらかじめ形成される。導電性の薄片（箔）２１は基板２の下面に付けられるが、導電性の薄片２１は銅メッキまたは薄板状の銅により形成することが望ましい。
【００１８】
ダイ６は基板２のダイ受け入れスルーホール４内に配置する。言うまでもなく、コンタクトパッド（ボンディングパッド）１０がダイ６上に形成されている。第１感光性層もしくは誘電体層１２が複数のダイ６上および基板の上面上に形成され、コアペースト（ｃｏｒｅ  ｐａｓｔｅ）１３はダイ６とダイの端とスルーホール４の側壁の間を満たす。複数の開口が、リソグラフィ工程もしくは露光および現像手順（ｄｅｖｅｌｏｐ  ｐｒｏｃｅｄｕｒｅ）を通じて誘電体層１２に形成される。複数の開口が基板上のコンタクトパッドまたはＩ／Ｏパッド１０そして端子コンタクト金属パッド３にそれぞれ位置合わせされる。第１ＲＤＬ（ｒｅｄｉｓｔｒｉｂｕｔｉｏｎ  ｌａｙｅｒ（再分配層））１４、導電配線１４とも呼ぶ、は層１２上に形成された金属層の選択された部分を取り除くことによって、誘電体層１２上に形成され、そこで、第１ＲＤＬ１４はＩ／Ｏパッド１０および端子コンタクト金属パッド３を通してダイ６と電気的な接続を維持する。第１ＲＤＬをなす材料の一部は第１誘電体層１２内の開口を補充する。パッド３は、基板２の金属スルーホール１５を通してパッド１８（基板の下面）と連結される。
【００１９】
同じ方法で、第２ＲＤＬ１４ａおよび第２誘電体層１２ａと、第３誘電体層１２ｂおよび最上金属層１６とが、第１誘電体層１２上にその後形成され、その結果、多層構造のＲＤＬによる積層型の配線構造が構成される。明示したように、第２ＲＤＬ１４ａは第１ＲＤＬを通してダイと連結され、最上金属層１６は第１ＲＤＬ１４または第２ＲＤＬ１４ａと連結される。
【００２０】
層１６は、第３誘電体層１２ｂを覆う導電性（金属または合金）の層１６である。ヒートシンク１７は、良好な放熱性を得るために金属層１６の上に形成される。ヒートシンク１７はモレキュラー冷却ファン（ｍｏｌｅｃｕｌａｒ  ｃｏｏｌｉｎｇ  ｆａｎ）であることが望ましい。分子群は、より高い表面温度でより大きなエネルギーを得て振動する。音を出し、赤外線を放射し、暖かい環境下でも基板からエネルギーを放出させた後、振動は緩和される。端子パッド１８は基板２の下に配置され、第１ＲＤＬ１４、１４ａ、１６、そして基板上のコンタクト金属パッド３と接続される。
【００２１】
誘電体層１２は、複数のダイ６および基板２上に形成され、弾力性のあるコアペーストのような材料が補充される。これは、誘電体層１２が弾力性を有することにより、温度サイクル中のダイ６と基板２の間の熱による機械的応力を吸収するためのバッファとして機能する。上記構造はＬＧＡ型のパッケージを構成する。パッド３は、誘電体層１２内でおそらく端子パッド１８に位置合わせされて、基板２上に形成されうる。導電性のボール２０が端子パッド１８上に形成されている、他の実施形態を図２に示す。このタイプをＢＧＡ型と称する。他の部分は図１と同様であるので、詳細な説明は省略する。端子パッド１８は、ＢＧＡ基本構想におけるＵＢＭ（ｕｎｄｅｒ  ｂａｌｌ  ｍｅｔａｌ）として機能する。
【００２２】
基板２の材料は画定したスルーホールまたは銅金属を備え、プレエッチング回路（ｐｒｅ  ｅｔｃｈｉｎｇ  ｃｉｒｃｕｉｔ）を備えるエポキシ系のＦＲ５、ＢＴ、ＰＣＢのような有機基板であることが望ましい。ＣＴＥはマザーボード（ＰＣＢ）のそれと同じであることが望ましい。高いガラス転移温度（Ｔｇ）を有する有機基板はエポキシ系のＦＲ５またはＢＴ（Ｂｉｓｍａｌｅｉｍｉｄｅ  ｔｒｉａｚｉｎｅ）系の基板であることが望ましい。銅金属（ＣＴＥは約１６）もまた使用しうる。ガラス、セラミック、シリコンが基板として使用しうる。弾力性のあるコアペーストは、シリコーンゴムの弾性材料からなり、おそらくダイアタッチ物質（ｄｉｅ  ａｔｔａｃｈｅｄ  ｍａｔｅｒｉａｌｓ）と同じでありうる。
【００２３】
これは、エポキシ系有機基板（ＦＲ５／ＢＴ）のＣＴＥ（Ｘ／Ｙ方向）は約１６で、ガラス材料をツール（ｔｏｏｌ）として用いるチップ再分配のツールのＣＴＥは約５から８であるからである。ＦＲ５／ＢＴは、いくつかの高温のプロセスを必要とするＷＬＰプロセスの間にパネル構造中においてダイのずれを生じさせる温度サイクル（温度はガラス転移温度Ｔｇ付近）の後、もとの場所に戻ることはほとんどない。例えば、誘電体層の構造、熱硬化ダイアタッチ（ｄｉｅ  ａｔｔａｃｈｅｄ）などで、ダイの裏面と基板にダイ再分配のツールによりベースを付着させる。ベースは、有機基板が確実にダイをもとの場所に保ち、プロセス中にいかなるゆがみも発生させないようにするために使用される。
【００２４】
基板は、直径が２００、３００ｍｍまたはこれ以上のウエハ型のような丸いタイプでありうる。パネル型のような長方形のタイプでもありうる。基板２には、ダイ受け入れスルーホール４があらかじめ形成されている。図３は、ＲＦモジュールパッケージの上面図である。パッケージには、基板上に形成された、パワーアンプ、バンドパスフィルタ、スイッチ、低雑音アンプ、集積受動素子（ＩＰＤ）を含む。図４は、本発明のさらに他の実施形態を示したものである。図５に示すように、文字、ロゴ、マークが最上金属層１６上に印字される。最上層はグランドシールディングと、ヒートシンクでありうる。図６は、本発明の底面図である。
【００２５】
本発明の一実施形態においては、誘電体層１２、１２ａ、１２ｂは、シロキサン重合体（ＳＩＮＲ）を含むシリコーン誘電体をベースとした材料、Ｄｏｗ  Ｃｏｒｎｉｎｇ  ＷＬ５０００シリーズやその組合せ、からなる弾力性のある誘電体材料であることが望ましい。他の実施形態においては、誘電体層はポリイミド（ＰＩ）またはシリコーン樹脂を含む材料からなりうる。プロセスの単純化のために、感光性の層であることが望ましい。本発明の一実施形態においては、誘電体層は、ＣＴＥが１００（ｐｐｍ／℃）以上で、伸長速度が約４０パーセント（望ましくは３０パーセント〜５０パーセント）で、材料の硬度がプラスティック（ｐｌａｓｔｉｃ）とゴム（ｒｕｂｂｅｒ）の間という種類の材料である。弾力性のある誘電体層１８の厚さは、温度サイクル試験中のＲＤＬ／誘電体層の層界面に蓄積する応力に依存する。
【００２６】
図７を参照いただきたい。そこには、ＣＴＥ問題と関係する主な部分を示している。シリコンのダイ（ＣＴＥは〜２．３）がパッケージの中にパッケージされている。ＦＲ５またはＢＴというエポキシ系の有機材料（ＣＴＥ〜１６）が、基板として使用されており、そのＣＴＥはＰＣＢまたはマザーボードと同じである。ダイと基板間のすき間（隔たり）は、ＣＴＥの不一致（ダイとプロキシ系ＦＲ５／ＢＴの間の）に起因する温度による機械的応力を吸収するために、充てん剤（望ましくは、弾力性のあるコアペースト）により充てんされる。さらに、誘電体層１２は、ダイパッドとＰＣＢ間の応力を吸収するために弾力性のある材料を含む。ＲＤＬ金属は銅／金の材料であり、ＣＴＥはＰＣＢおよび有機基板と同じ約１６であり、コンタクトバンプのＵＢＭ１８が基板の端子コンタクト金属パッド３上に配置される。ＰＣＢの金属のランドは銅の合金であり、銅のＣＴＥはＰＣＢのそれと一致する約１６である。上述した説明から、本発明はＷＬＰに対する優秀なＣＴＥ（Ｘ／Ｙ方向に十分に整合した）の解決策を提供しうる。
【００２７】
明らかに、積層された層（ＰＣＢおよび基板）のＣＴＥの整合の問題は本スキームによって解決され、高い信頼性（実装状態における基板上の端子パッド（半田ボール／バンプ）に関し、Ｘ／Ｙ方向の熱応力がない）を提供する。そして、Ｚ方向の応力を吸収するために弾力性のあるＤＬが用いられる。チップの端と基板のスルーホールの側壁とのすき間（隔たり）には、弾力性のある誘電体材料を使用し、その充てんにより機械的／熱的応力を吸収させる。
【００２８】
本発明の一実施形態においては、ＲＤＬ１４、１４ａの材料はＴｉ／Ｃｕ／Ａｕ合金またはＴｉ／Ｃｕ／Ｎｉ／Ａｕ合金を含み、ＲＤＬ１４の厚さは２ｕｍと１５ｕｍの間である。Ｔｉ／Ｃｕ合金はシード金属層としてもまたスパッタリング技術により形成され、Ｃｕ／ＡｕまたはＣｕ／Ｎｉ／Ａｕ合金は電気めっきにより形成され、ＲＤＬを形成するために電気めっきプロセスを活用することによりＲＤＬを十分な厚さで温度サイクル中のＣＴＥの不整合に耐えうる良好な機械的特性とすることができる。ＦＯ−ＷＬＰの構造が、弾力性のある誘電体層としてＳＩＮＲを、ＲＤＬとして銅を利用したときは、ここには示していない応力の解析と一致し、ＲＤＬ／誘電体層界面における蓄積した応力が軽減される。
【００２９】
本発明の一実施形態においては、ＲＤＬ１４の構造と機能が、ビルトインインダクタと抵抗器として使用され、望ましくは、インダクタをＩＰＤ（集積受動素子）の容量の上に配置させる。電気的損失を低減することにより最良の電気的性能を生じさせることができる。それはＲＤＬ１４の低い誘電率と、厚さ、間隔、線幅の制御に起因し、望ましくは、より良好な電気的性能を得るために、４ｕｍと１０ｕｍの間の金属の厚さで、約１０ｕｍの金属の間隔で、約１２ｕｍの金属の幅とする。
【００３０】
本発明の他の実施形態においては、より良い温度管理とグランドシールディングのために、導電性の薄片２１（基板の下側）と最上導電体層１６を結合させることによる作用を利用する。望ましくは、チップの裏面上にシード金属をスパッタリングし、Ｃｕ／Ｎｉ／Ａｕの厚さを約１５ｕｍから２５ｕｍ（チップの裏面は、チップ（ＧａＡｓ）が裏面にグランドビアホールを有するためグランド（ＧＮＤ）である）まで電気めっきする。導電性の薄片２１は、より良い放熱性と接地性を得るために、ＰＣＢのグランドパッドと結合した半田でありうる。最上導電体層１６はグランド信号（ＧＮＤ）に接続され、望ましくは、より良い熱伝導率およびグランドシールディングのために導電体層の材料は銅であり、温度管理（望ましくは、放熱を扱うモレキュラー冷却ファン）を強化するためにヒートシンク材料で覆われうる。
【００３１】
図１〜２に示すように、ＲＤＬ１４はダイから扇型に広がり、端子パッドに向かって通信する。従来技術と異なり、ダイ６はあらかじめ形成された基板のダイ受け入れスルーホール内に受入れられ、その結果、パッケージの厚さを削減する。従来技術は、ダイパッケージの厚さを削減するためのルールに反する。本発明に係るパッケージは、従来技術よりも薄いであろう。さらに、基板はパッケージ化の前に前もって準備される。スルーホール４はあらかじめ定められている。したがって、スループットは今までより向上するであろう。本発明は、厚さが削減され、より良いＣＴＥ整合特性を有するファンアウトＷＬＰを開示する。
【００３２】
本発明には、ブルーテープフォームのダイシングされたウェハ（ＧａＡｓ）を準備することと、ツール上に接着剤パターンおよび位置合わせパターンを備えるダイの再分配ツール（ガラスベース）を準備することを含み、その後、選択されたチップが採取されてツール上に置かれ、接着剤パターンがダイの活性表面を接着するためにファインアライメントシステムによるピックアンドプレースの利用が続く。基板はツール上に付着して接着剤パターンは基板を接着する。ダイの端と基板のダイスルーホールの側壁との間のすき間の中にコアペースト材料（シリコーンゴム）を印刷するために真空印刷を行う。コアペーストは硬化され（ｃｕｒｅｄ）、パネルウエハとツールを開放するために特別な溶剤が使用される。その後、パネルウエハは洗浄される。
【００３３】
シード金属はパネルの裏面上にスパッタリングされる。ＰＲが被覆され、求められたパターンに形成される。Ｃｕ／Ｎｉ／Ａｕ（〜２５ｕｍ）を形成するために電気めっきを行う。ＰＲは剥離され、グランド金属パッドと端子パッドを形成するためにウェットエッチングが使用される。ガラスキャリアをパネルの裏面と隣接させ、ガラスキャリアとパネルの裏面を貼り付けるために紫外線硬化が使用される。
【００３４】
ＲＤＬを形成する段階は、パネルの上側をウェット／ドライ洗浄により洗浄すること、誘電体層１を被覆し、基板（パネル）上にボンディングパッドと金属コンタクトパッドを開けること、Ｔｉ／Ｃｕをシード金属層としてスパッタすること、ＰＲコーティングし、ＲＤＬパターンを形成すること、Ｃｕ／Ａｕ（４ｕｍ〜１０ｕｍ）を電気めっきした後、ＰＲを剥離し、第１ＲＤＬトレースメタルを形成するためにウェットエッチングすること、誘電体層２を被覆し、コンタクトビアを開けること、シード金属層としてＴｉ／Ｃｕをスパッタすること、ＰＲコーティングをし、ＲＤＬパターン（インダクタを含む）を形成すること、Ｃｕ／Ａｕ（４ｕｍ〜１０ｕｍ）を電気めっきした後、ＰＲを取り除き、第２ＲＤＬトレースメタルを形成するためにウェットエッチングすること、誘電体層３を被覆し（５０ｕｍより厚く）、グランドコンタクトビアを開けること、シードメタル層（Ｔｉ／Ｃｕ）をスパッタすること、ＰＲコーティングをし、最上グランド金属パターンを形成すること、Ｃｕ／Ａｕ（〜１５ｕｍ）を電気メッキし、ＰＲを取り除き、最上にグランドパッド（トップマークの文字を含む）を形成するためにウェットエッチングすること、ヒートシンク材料−放熱性を高めるための最上金属（＜１０ｕｍ）上のモレキュラー冷却ファンを被覆すること、を含む。
【００３５】
次に、ガラスキャリアは特別な溶剤そして／または紫外線により取り除かれ、パネルはフレームタイプのブルーテープをタイピングする。パネルの最終検査がフレームタイププロービングシステムを使用して行われる。パネル（基板−ＦＲ５／ＢＴ）はパッケージ単位を分離するために切断される。
【００３６】
本発明の有利な点は、材料とプロセスが低コストであること、ボード上の信頼性（ＴＣＴ）が優秀であること、基板ＦＲ５のＣＴＥがＰＣＢ  ＦＲ４（〜１６）のそれと一致していること、放熱を行う金属−銅の熱伝導率ｋ＝３８０、ＬＴＣＣ  ｋ＝３−５を採用した優れた温度管理がなされていること、低電気損失および高ＱのためＩＰＤにＧａＡｓを使用していること、セラミックの誘電率ｋ＝３−５であり誘電体層は低ｋ（＜３）であること、簡易なプロセスのため製作所要時間が短いこと、である。
【００３７】
本発明においては、応力を開放するバッファとして弾力性のあるコアペースト（レジン、エポキシ化合物、シリコーンゴムなど）が、ダイの端とスルーホールの側壁との間のすき間に補充された後、真空熱硬化を適用する。ＣＴＥの不整合の問題は、パネル形成プロセス（シリコンのダイと近い低ＣＴＥのガラスキャリアを用いる）中に、そして、ダイと基板ＦＲ５／ＢＴの間の深さを同程度として、克服し、ダイと基板がガラスキャリアに付けられた後は、ダイの表面（活性表面側）と基板の位置を同じとしてダイ再分配ツールからパネルウエハを分離することができる。シリコーンの誘電体材料（望ましくはＳＩＮＲ）だけが活性表面および基板（望ましくはＦＲ４５またはＢＴ）表面上で被覆される。誘電体層（ＳＩＮＲ）が接触口を開けるための感光性の層であることのみにより、コンタクトパッドはフォトマスクプロセスを使用することにより開口できる。導電性の薄片（箔）の材料はダイと基板の裏面に付けられ、ＰＣＢと半田で結合される。パッケージおよび実装状態の両方の信頼性は従来よりも向上し、特に、実装状態における温度サイクル試験に関しては、基板とＰＣＢマザーボードのＣＴＥが同一でるため熱的および機械的応力が半田バンプ／ボールにかかることがなく、ボード上における温度サイクル試験での従来の故障モード（半田ボールのクラック）は見られなかった。コストが低く、プロセスが簡易である。マルチチップパッケージの形成もまた容易である。
【００３８】
本発明の望ましい実施形態について説明してきたが、本発明は、説明された望ましい実施形態に限定されないことを、当業者に理解されるであろう。むしろ、請求項で定まる本発明の精神および思想の範囲内において多様な変形や変更がなされうる。
【図面の簡単な説明】
【００３９】
【図１】本発明に係るＲＦモジュールパッケージの構造（ＬＧＡ型）の断面図を示す図である。
【図２】本発明に係るＲＦモジュールパッケージの構造（ＢＧＡ型）の断面図を示す図である。
【図３】本発明に係るＲＦモジュールパッケージの構造の上面図を示す図である。
【図４】本発明に係るＲＦモジュールパッケージの上面図を示す図である
【図５】本発明に係るＲＦモジュールパッケージの上面図を示す図である。
【図６】本発明に係るＲＦモジュールパッケージの底面図を示す図である。
【図７】本発明に係るＲＦモジュールが実装された状態の断面図を示す図である。
【図１】
2008166821.tif 000003
【図２】
2008166821.tif 000004
【図３】
2008166821.tif 000005
【図４】
2008166821.tif 000006
【図５】
2008166821.tif 000007
【図６】
2008166821.tif 000008
【図７】
2008166821.tif 000009
【外国語明細書】
2008166821000001.pdf
2008166821000002.pdf
2008166821000003.pdf
2008166821000004.pdf