(57)【要約】【課題】製造が容易で、素子間の寸法精度がよく、かつ小型化、薄型化が可能な光結合型半導体リレーを提供する。【解決手段】発光素子３と、発光素子３に対向配置される受光素子４と、受光素子４からの出力を受けるスイッチング素子５とを、開口部２ｃを有した筐体２の内空間に実装した光結合型半導体リレー１であって、筐体２は、内底２ａに凹部２ｂを形成しており、発光素子３は凹部２ｂにフリップチップ実装されるとともに、受光素子４はその受光面を下方に向けた状態で、凹部２ｂを跨ぐようにフリップチップ実装されている。【選択図】図１
2008182155.tif 000002
【特許請求の範囲】
【請求項１】
発光素子と、該発光素子に対向配置された受光素子と、該受光素子からの出力を受けるスイッチング素子とを、開口部を有した筐体の内空間に実装した光結合型半導体リレーであって、
上記筐体は、内底に凹部を形成しており、
上記発光素子は、上記凹部にフリップチップ実装されるとともに、
上記受光素子は、その受光面を下方に向けた状態で、上記凹部を跨ぐようにフリップチップ実装されていることを特徴とする光結合型半導体リレー。
【請求項２】
請求項１において、
上記発光素子と上記受光素子との間の上記凹部を含む光伝達空間には、透光性樹脂層が充填形成されていることを特徴とする光結合型半導体リレー。
【請求項３】
請求項２において、
上記筐体の開口部には、上記透光性樹脂層を含むようにして遮光性樹脂を封入していることを特徴とする光結合型半導体リレー。
【請求項４】
請求項１、２のいずれか１項において、
上記筐体の開口部に、遮光蓋を被せていることを特徴とする光結合型半導体リレー。
【請求項５】
請求項１〜４のいずれか１項において、
上記筐体は、導電性のシールド膜が外周面に形成されていることを特徴とする光結合型半導体リレー。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子、受光素子を筐体内に実装して構成した光結合型半導体リレーの改良に関するものである。
【背景技術】
【０００２】
従来より、電気的アイソレーションに優れた光結合型の半導体リレーが種々提案され、種々の用途に採用されている。
図７は従来の光結合型半導体リレーの一例を示す縦断面図で、リードフレームを使用したものである。
【０００３】
この半導体リレー１００は、それぞれのリードフレーム１０１，１０２に設けた発光素子１０３と受光素子１０４とを対向配置させ、透光性樹脂１０６を充填させて光伝達空間１０８を形成し、外部光が入り込むことを防止するための黒色などの遮光性樹脂１０７で封止している。また通電経路を形成するために、発光素子１０３、受光素子１０４、スイッチング素子１０５は、リードフレーム１０１，１０２上にダイボンディングされ、さらにワイヤ１０９でボンディングされている。
【０００４】
また、次の特許文献１に示す半導体リレーは、リードフレームに代えて基板上に発光素子、受光素子を実装させたもので、基板に凹部を設けて発光素子をその凹部に実装し、受光素子を発光素子に対向させて凹部を跨ぐように配置させ、かつ受光素子をフリップチップ実装することによって、小型化、薄型化および素子間の寸法精度の向上を図っている。
【特許文献１】特開２００１−３２６３８１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記従来のものでは、少なくとも発光素子は金属ワイヤで配線する構成であるため、製造に手間がかかるという問題があった。
【０００６】
本発明は、このような問題を解決すべく提案されたもので、製造が容易で、素子間の寸法精度がよく、かつ小型化、薄型化が可能な光結合型半導体リレーを提供すること目的としている。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、請求項１に記載の光結合型半導体リレーは、発光素子と、該発光素子に対向する状態に配置される受光素子と、該受光素子からの出力を受けるスイッチング素子とを、開口部を有した筐体の内空間に実装した光結合型半導体リレーであって、筐体は、内底に凹部を形成しており、発光素子は凹部にフリップチップ実装され、受光素子はその受光面を下方に向けた状態で、凹部を跨ぐようにフリップチップ実装されていることを特徴としている。
【０００８】
請求項２に記載の光結合型半導体リレーは、発光素子と受光素子との間の凹部を含む光伝達空間には透光性樹脂層が充填形成されている。
【０００９】
請求項３に記載の光結合型半導体リレーは、筐体の開口部に透光性樹脂層を含むようにして遮光性樹脂を封入している。
【００１０】
請求項４に記載の光結合型半導体リレーは、筐体の開口部に遮光蓋を被せた構造としている。
【００１１】
請求項５に記載の光結合型半導体リレーは、導電性のシールド膜が筐体の外周面に形成されている。
【発明の効果】
【００１２】
本発明の光結合型半導体リレーによれば、次のような効果を奏する。
【００１３】
すなわち、筐体の内部に凹部を設けて、受光素子、発光素子を上下に対向実装させているため寸法精度がきわめてよく、さらに、受光素子、発光素子ともにフリップチップ実装しているため、金属ワイヤによる配線が不要となる。
【００１４】
フリップチップ実装するため、各素子はワイヤで入出力するための配線スペースが不要となり、そのため小型化された素子を使用することができ、リレーそのものも小型化、薄型化できる。そしてさらに、受光素子、発光素子ともにフリップチップ実装する構成であるため、実装工程が格段に簡略化できる。また、フリップチップ実装することで配線を短くでき、電気的特性の向上も図れる。
【００１５】
また、発光素子、受光素子は、側方を筐体によって囲まれているため、遮光性樹脂層あるいは遮光蓋で封止すれば、内部空間にほぼ密閉された状態で保護され得、そのため変形、損傷のおそれがきわめて低い。
【発明を実施するための最良の形態】
【００１６】
以下に、本発明の実施の形態について、添付図面を参照しながら説明する。
【００１７】
図１は、本発明の一例を示す光結合型半導体リレーの概略縦断面図である。
【００１８】
同半導体リレー１は、発光素子３、受光素子４およびスイッチング素子５を立体型の回路基板２を構成した筐体２の内方に実装したものである。
【００１９】
すなわち、この立体型回路基板２は、プリント基板、セラミック基板などよりなり、開口部２ｃを有した中空状の筐体２として形成され、周壁２ｄと底部２ｅとを有し、その内底２ａには１つの凹部２ｂが形成されている。発光素子３はその凹部２ｂ（下段）に実装され、受光素子４は受光面を下方に向けて凹部２ｂを跨ぐようにして内底２ａ（上段）に発光素子３と対向して実装され、さらに受光素子４からの電気的出力を受けて動作するスイッチング素子５は、内底２ａ（上段）の他の箇所に実装されている。
【００２０】
筐体２内部の実装内底面には、所定の配線パターン（不図示）が形成され、各素子３，４，５がはんだ等のバンプ６を介して、配線パターンにフリップチップ実装されている。なお、筐体２の内底２ａ面と外底２ｆ面とを電気的接続するためのスルーホール（不図示）も種々、形成されている。
【００２１】
また、筐体２内部には、これらの３素子３，４，５を実装した状態で、光伝達空間９を確保するために透明シリコーンなどによる透光性樹脂（ＪＣＲ：ジャンクション・コーティング・レジン）層７が形成され、さらにその上方を、開口部２ｃを塞ぐように黒色などのエポキシ系の遮光性樹脂層８で封止している。
【００２２】
図２は、同半導体リレー１の概略製造手順を示す図である。なお、図２（ａ）〜（ｅ）には、平面図と断面図とを上下に対応させて示している。
【００２３】
筐体２内に設ける凹部２ｂは、内底２ａの一部をくりぬいたように形成されている。本例では対向端間を結ぶ凹溝のごとく形成されているが、孤立穴に形成してもよい。この凹部２ｂは、複数基板の重ね合わせ、底部２ｅの一部削り取りなどによって成形される。
【００２４】
この凹部２ｂに収容するように発光素子３をフリップチップ実装し、その上方に、つまり凹部２ｂを跨ぐように受光素子４を内底２ａ上段にフリップチップ実装し、さらに、受光素子３と同一実装面にスイッチング素子５をフリップチップ実装する（以上、図２（ａ）〜（ｃ））。この状態で、発光素子３と受光素子４とは対向配置され、その間には光伝達空間９が確保される。
【００２５】
ついで、３素子３，４，５が実装された筐体２の内部空間に、透明シリコーンを粘性の低い液状化状態で注入してゆき、光伝達空間９に確実に充填し、さらに受光素子４、スイッチング素子５の高さの途中まで充填し、その後、熱や紫外線などを当てて、保形性を有する程度に硬化させて透光性樹脂層７を形成する（以上、図２（ｄ））。
【００２６】
そして、その上方空間にエポキシ系の遮光性樹脂を封入して、天面を露出された受光素子４、スイッチング素子５を含む空間を封止するとともに、筐体２の開口部２ｃを塞ぐ（以上。図２（ｅ））。こうして、透光性樹脂層７、遮光性樹脂層８の２層を形成する。
【００２７】
このように、発光素子３、受光素子４を、筐体２の内部空間の基板上に実装しているため、光伝達空間９の寸法精度は向上し、フリップチップ実装することともあいまって、リレーの小型化にも寄与できる。
【００２８】
また、フリップチップ実装することにより、筐体２の内部空間では金属ワイヤを配線に使用する必要がなく、製造工程を短縮できる。また、フリップチップ実装することで配線を短くでき、電気的特性の向上も図れる。さらに、金属ワイヤを使用しないため、ヒートサイクルなどによる透明シリコーンの伸縮が要因となるワイヤ切れも当然に発生しない。
【００２９】
また、発光素子３、受光素子４、スイッチング素子５は、全側方を筐体２の周壁２ｄによって囲まれているため、遮光性樹脂を封入して開口部２ｃを塞げば、筐体２の内部空間に、ほぼ密閉された状態で保護され得、変形、損傷するおそれがきわめて低い。
【００３０】
図３は、上記の例で使用した筐体を用いた光結合型半導体リレーの他例を示す図である。平面図は省略する。
【００３１】
図３（ａ）、（ｂ）は、遮光性樹脂に代えて、開口部２ｃの閉塞が可能な遮光蓋１０で開口部２ｃに被せたもので、（ａ）では透明シリコーンによる透光性樹脂層７を充填、形成しており、（ｂ）では透光性樹脂層７を形成しないようにしている。
【００３２】
このように、遮光蓋１０を設けたものでは、塵、埃など光伝達空間に入り込まないように透明シリコーンによる透光性樹脂層７を形成して、光結合精度を高めてもよいし、製造工程を短縮するために、透明シリコーンを充填せずに光伝達空間９を確保するようにしてもよい。
【００３３】
また、図１〜図３で示した光結合型半導体リレー１において、筐体２の外周面２ｇに、銅箔などの導電性のシールド膜による外皮を形成して、電磁波を遮断できる構造としてもよい。
【００３４】
図４（ａ）〜（ｃ）はさらに他の例であり、これらは上記の３例とは筐体２の内部形状を異ならせている。
【００３５】
すなわち、これらの光結合型半導体リレー１は、図示するように、発光素子３を収容する凹部２ｂを２つの載置台１１，１１によって形成している。換言すれば、内底２ａを凹凸交互となるように成形している。受光素子３は、その両端を２つの載置台１１，１１に載せ置いて、フリップチップ実装され、スイッチング素子５は、中央の載置台１１を仕切りとして、発光素子４をフリップチップ実装した凹部２ｂの反対側にフリップチップ実装される。つまり、発光素子３は下段に、受光素子４は上段に、スイッチング素子５は下段に実装される。
【００３６】
このような形状の筐体２の内底２ａは、主基板と載置台１１，１１の重ね合わせ、あるいは底部２ｅの内底側の一部削り取りなどによって成形できる。
【００３７】
図４（ａ）〜（ｃ）に示した３例は、上記図１、図３（ａ）、（ｂ）に対応したもので、（ａ）は透明シリコーンによる透光性樹脂層を形成して、さらに遮光性樹脂を封入したもの、（ｂ）は透明シリコーンによる透光性樹脂層を形成して遮光蓋１０で閉塞したもの、（ｃ）は透明シリコーンを充填せずに遮光蓋１０で閉塞したものである。
【００３８】
なお、図４（ａ）、（ｂ）のものでは、スイッチング素子５を下段に実装するため、スイッチング素子５の全体が透光性樹脂層７に包含される。
【００３９】
図４の３例は、上記図１、図３（ａ）、（ｂ）に示した３例と同様の効果が期待でき、さらに、スイッチング素子は図１の例よりも薄厚の底に実装されるため、筐体２の外底面２ｆまでの配線パターンも短くすることができ、さらなる電気的特性の向上を図れる。
【００４０】
ついで、本発明に関する参考発明例について、図５、図６を参照しながら説明する。
【００４１】
図５に示す３例は、筐体２に１つの凹部２ｂを形成したもので、凹部２ｂ（下段）に発光素子３を金属ワイヤ１２で実装し、凹部２ｂを跨ぐように受光素子４を上段にフリップチップ実装し、さらにスイッチング素子５を上段にフリップチップ実装している。図５（ａ）は透明シリコーンの充填と遮光性樹脂による封止をしたもの、（ｂ）は透明シリコーンを充填して遮光蓋１０で閉塞したもの、（ｃ）は透明シリコーンを充填せずに遮光蓋１０で閉塞したものである。
【００４２】
また図６に示す３例は、２つの載置台１１，１１によって、発光素子３を実装するための凹部２ｂを形成したもので、凹部２ｂ（下段）に発光素子３を金属ワイヤ１２で実装し、凹部２ｂを跨ぐように受光素子４を上段にフリップチップ実装し、さらにスイッチング素子５を下段にフリップチップ実装している。図６（ａ）は透明シリコーンの充填と遮光性樹脂による封止をしたもの、（ｂ）は透明シリコーンを充填して遮光蓋１０で閉塞したもの、（ｃ）は透明シリコーンを充填せずに遮光蓋１０で閉塞したものである。
【００４３】
これら６例についても同様に、寸法精度、電気的特性の向上が図れる。また、発光素子３、受光素子４、スイッチング素子５は、側方を筐体２の周壁２ｄによって囲まれているため、遮光性樹脂層８あるいは遮光蓋１０で封止すれば、内部空間にほぼ密閉された状態で保護され得、変形、損傷のおそれがきわめて低い。
【００４４】
なお、図５、図６における上記以外の構成部については、図１〜図４のものと同様であるため、それらについて同一の符号を付して、その説明を省略する。
【図面の簡単な説明】
【００４５】
【図１】本発明の一例を示す光結合型半導体リレーの概略縦断面図である。
【図２】同光結合型半導体リレーの製造手順を示す図である。
【図３】（ａ）、（ｂ）は本発明の光結合型半導体リレーの他例を示す図である。
【図４】（ａ）〜（ｃ）は本発明の光結合型半導体リレーのさらなる他例を示す図である。
【図５】（ａ）〜（ｃ）は本発明に関する参考発明例を示す図である。
【図６】（ａ）〜（ｃ）は本発明に関する参考発明例を示す図である。
【図７】従来の光結合型半導体リレーの一例を示す縦断面図である。
【符号の説明】
【００４６】
１      光結合型半導体リレー
２      立体回路基板（筐体）
２ａ      内底
２ｂ      凹部
２ｃ      開口部
２ｄ      周壁
２ｅ      底部
２ｆ      外底
２ｇ      外周面
３      発光素子
４      受光素子
５      スイッチング素子
６      バンプ
７      透光性樹脂層
８      遮光性樹脂層
９      光伝達空間
１０      遮光蓋
１１      載置台
【図１】
2008182155.tif 000003
【図２】
2008182155.tif 000004
【図３】
2008182155.tif 000005
【図４】
2008182155.tif 000006
【図５】
2008182155.tif 000007
【図６】
2008182155.tif 000008
【図７】
2008182155.tif 000009