【手続補正書】
【提出日】平成25年9月18日(2013.9.18)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
物理フレーム（ＰＨＹフレーム）を生成する段階と、
前記ＰＨＹフレームを無線通信デバイスへと送信する段階とを備え、
前記ＰＨＹフレームは、（ｉ）前記無線通信デバイスに対するデータを内包する１以上の媒体アクセス制御データユニット（ＭＡＣデータユニット）、（ｉｉ）１以上のパディングデリミタを含む媒体アクセス制御層パッド（ＭＡＣ層パッド）、及び、（ｉｉｉ）物理層パッド（ＰＨＹ層パッド）を含み、
前記ＭＡＣ層パッドの長さ及び前記ＰＨＹ層パッドの長さは、前記ＰＨＹフレームに基づき、
前記１以上のパディングデリミタは、前記無線通信デバイスに前記ＰＨＹフレームの残りの部分の受信を停止するように通知するフレーム終了フラグを含む、方法。
【請求項２】
前記ＰＨＹフレームは、集計媒体アクセス制御プロトコルデータユニット（Ａ-ＭＰＤＵ）を含み、
前記Ａ-ＭＰＤＵは、前記１以上のＭＡＣデータユニットを含み、
前記ＰＨＹフレームを生成する段階は、
前記Ａ-ＭＰＤＵの最後の長さが０でないＡ-ＭＰＤＵサブフレームの後に、前記１以上のパディングデリミタを含める段階を有する、請求項１に記載の方法。
【請求項３】
前記１以上のパディングデリミタはそれぞれ長さが４オクテットであり、
前記ＰＨＹフレームを生成する段階は、
前記ＭＡＣ層パッド内の前記１以上のパディングデリミタの後に、媒体アクセス制御パッド（ＭＡＣパッド）を含める段階を有し、
前記ＭＡＣパッドは、４オクテット未満の整数値のオクテットの長さを有する、請求項２に記載の方法。
【請求項４】
前記ＭＡＣ層パッドを前記ＰＨＹフレームに含める段階は、
ダブルワードパッドを、前記Ａ-ＭＰＤＵの前記最後の長さが０でないＡ-ＭＰＤＵサブフレームに含める段階を有し、
前記ＭＡＣ層パッドは、前記ダブルワードパッドを含む、請求項２又は３に記載の方法。
【請求項５】
前記１以上のパディングデリミタは、ＭＰＤＵの長さが０であることを示す、請求項２から４のいずれか一項に記載の方法。
【請求項６】
前記ＭＡＣ層パッドを、前記ＰＨＹフレームにおけるＰＨＹテイルビットを除いた前記ＰＨＹフレームの最後のＮビット境界に到達させる段階と、
前記ＰＨＹ層パッドの長さをＮビット未満に限定する段階とを更に備え、
前記Ｎは、８又は３２である、請求項１から５のいずれか一項に記載の方法。
【請求項７】
ＰＨＹテイルビットを、前記ＭＡＣ層パッドの後に前記ＰＨＹフレームに含める段階を更に備え、
前記ＰＨＹ層パッドは、前記ＰＨＹテイルビットの後に含められる、請求項１から６のいずれか一項に記載の方法。
【請求項８】
前記ＰＨＹフレームを送信する段階は、前記ＰＨＹフレームを送信させる間に、複数の前記無線通信デバイスにデータを並列に供給する空間的にステアリングされた複数のフレームを送信する段階を有し、
前記ステアリングされた複数のフレームのうちの１つは、前記１以上のＭＡＣデータユニット、前記ＭＡＣ層パッド及び前記ＰＨＹ層パッドを含み、
前記ステアリングされた複数のフレームの終端は、同じ長さを有するように揃えられている、請求項１から７のいずれか一項に記載の方法。
【請求項９】
無線通信インターフェースにアクセスするための回路と、
プロセッサ電子回路と
を備える装置であって、
前記プロセッサ電子回路は、
物理フレーム（ＰＨＹフレーム）を生成する段階と、
前記無線通信インターフェースを介して前記ＰＨＹフレームを無線通信デバイスへと送信する段階とを備え、
前記ＰＨＹフレームは、（ｉ）前記無線通信デバイスに対するデータを内包する１以上の媒体アクセス制御データユニット（ＭＡＣデータユニット）、（ｉｉ）１以上のパディングデリミタを含む媒体アクセス制御層パッド（ＭＡＣ層パッド）、及び、（ｉｉｉ）物理層パッド（ＰＨＹ層パッド）を含み、
前記ＭＡＣ層パッドの長さ及び前記ＰＨＹ層パッドの長さは、前記ＰＨＹフレームに基づき、
前記１以上のパディングデリミタは、前記無線通信デバイスに前記ＰＨＹフレームの残りの部分の受信を停止するように通知するフレーム終了フラグを含む、装置。
【請求項１０】
前記ＰＨＹフレームは、集計媒体アクセス制御プロトコルデータユニット（Ａ-ＭＰＤＵ）を含み、
前記Ａ-ＭＰＤＵは、前記１以上のＭＡＣデータユニットを含み、
前記プロセッサ電子回路は、
最後の長さが０でないＡ-ＭＰＤＵサブフレームの後に、前記１以上のパディングデリミタを前記Ａ-ＭＰＤＵに含める、請求項９に記載の装置。
【請求項１１】
前記１以上のパディングデリミタはそれぞれ長さが４オクテットであり、
前記プロセッサ電子回路は、
前記ＭＡＣ層パッド内の前記１以上のパディングデリミタの後に、ＭＡＣパッドを含め、
前記ＭＡＣパッドは、４オクテット未満の整数値のオクテットの長さを有する、請求項１０に記載の装置。
【請求項１２】
前記プロセッサ電子回路は、
ダブルワードパッドを、前記Ａ-ＭＰＤＵの前記最後の長さが０でないＡ-ＭＰＤＵサブフレームに含め、
前記ＭＡＣ層パッドは、前記ダブルワードパッドを含む、請求項１０又は１１に記載の装置。
【請求項１３】
前記１以上のパディングデリミタは、ＭＰＤＵの長さが０であることを示す、請求項１０から１２のいずれか一項に記載の装置。
【請求項１４】
前記プロセッサ電子回路は、
前記ＭＡＣ層パッドを、前記ＰＨＹフレームにおけるＰＨＹテイルビットを除いた前記ＰＨＹフレームの最後のＮビット境界に到達させ、
前記ＰＨＹ層パッドの長さをＮビット未満に限定し、
前記Ｎは、８又は３２である、請求項９から１３のいずれか一項に記載の装置。
【請求項１５】
前記プロセッサ電子回路は、
ＰＨＹテイルビットを、前記ＭＡＣ層パッドの後に前記ＰＨＹフレームに含め、
前記ＰＨＹ層パッドは、前記ＰＨＹテイルビットの後に含められる、請求項９から１４のいずれか一項に記載の装置。
【請求項１６】
前記ＰＨＹフレームは、前記ＰＨＹフレームを送信させる間に、データを並列に複数の前記無線通信デバイスに供給する空間的にステアリングされた複数のフレームを含み、
前記ステアリングされた複数のフレームのうちの１つは、前記１以上のＭＡＣデータユニット、前記ＭＡＣ層パッド及び前記ＰＨＹ層パッドを含み、
前記ステアリングされた複数のフレームの終端は、同じ長さを有するように揃えられている、請求項９から１５のいずれか一項に記載の装置。
【請求項１７】
物理フレーム（ＰＨＹフレーム）を生成する段階と、
前記ＰＨＹフレームを無線通信デバイスへと送信する段階とを備え、
前記ＰＨＹフレームは、（ｉ）前記無線通信デバイスに対するデータを内包する１以上の媒体アクセス制御データユニット（ＭＡＣデータユニット）、（ｉｉ）前記ＰＨＹフレームに関するシンボルの数に基づく長さを有する媒体アクセス制御層パッド（ＭＡＣ層パッド）、及び、（ｉｉｉ）前記ＰＨＹフレームにおける利用可能な残りのビットに基づく長さを有する物理層パッド（ＰＨＹ層パッド）を含む、方法。
【請求項１８】
前記ＰＨＹフレームは、集計媒体アクセス制御プロトコルデータユニット（Ａ-ＭＰＤＵ）を含み、
前記Ａ-ＭＰＤＵは、前記１以上のＭＡＣデータユニットを含み、
前記ＰＨＹフレームを生成する段階は、
前記Ａ-ＭＰＤＵの最後の長さが０でないＡ-ＭＰＤＵサブフレームの後に、前記１以上のパディングデリミタを含める段階を有し、
前記ＭＡＣ層パッドは、前記１以上のパディングデリミタを含む、請求項１７に記載の方法。
【請求項１９】
前記１以上のパディングデリミタはそれぞれ長さが４オクテットであり、
前記ＰＨＹフレームを生成する段階は、
前記１以上のパディングデリミタの後に、媒体アクセス制御パッド（ＭＡＣパッド）を含める段階を有し、
前記ＭＡＣパッドは、４オクテット未満の整数値のオクテットの長さを有し、
前記ＭＡＣ層パッドは、前記ＭＡＣパッドを含む、請求項１８に記載の方法。
【請求項２０】
前記ＭＡＣ層パッドを前記ＰＨＹフレームに含める段階は、
ダブルワードパッドを、前記Ａ-ＭＰＤＵの前記最後の長さが０でないＡ-ＭＰＤＵサブフレームに含める段階を有し、
前記ＭＡＣ層パッドは、前記ダブルワードパッドを含む、請求項１８又は１９に記載の方法。
【請求項２１】
前記１以上のパディングデリミタは、ＭＰＤＵの長さが０であることを示す、請求項１８から２０のいずれか一項に記載の方法。
【請求項２２】
前記ＭＡＣ層パッドを、前記ＰＨＹフレームにおけるＰＨＹテイルビットを除いた前記ＰＨＹフレームの最後のＮビット境界に到達させる段階と、
前記ＰＨＹ層パッドの長さをＮビット未満に限定する段階とを更に備え、
前記Ｎは、８又は３２である、請求項１７から２１のいずれか一項に記載の方法。
【請求項２３】
ＰＨＹテイルビットを、前記ＭＡＣ層パッドの後に前記ＰＨＹフレームに含める段階を更に備え、
前記ＰＨＹ層パッドは、前記ＰＨＹテイルビットの後に含められる、請求項１７から２２のいずれか一項に記載の方法。
【請求項２４】
前記ＰＨＹフレームを送信する段階は、前記ＰＨＹフレームを送信させる間に、複数の前記無線通信デバイスにデータを並列に供給する空間的にステアリングされた複数のフレームを送信させる段階を有し、
前記ステアリングされた複数のフレームのうちの１つは、前記１以上のＭＡＣデータユニット、前記ＭＡＣ層パッド及び前記ＰＨＹ層パッドを含み、
前記ステアリングされた複数のフレームの終端は、同じ長さを有するように揃えられている、請求項１７から２３のいずれか一項に記載の方法。
【請求項２５】
無線通信インターフェースにアクセスするための回路と、
プロセッサ電子回路と
を備える装置であって、
前記プロセッサ電子回路は、
物理フレーム（ＰＨＹフレーム）を生成し、
前記無線通信インターフェースを介して、前記ＰＨＹフレームを無線通信デバイスへと送信させ、
前記ＰＨＹフレームは、（ｉ）前記無線通信デバイスに対するデータを内包する１以上の媒体アクセス制御データユニット（ＭＡＣデータユニット）、（ｉｉ）前記ＰＨＹフレームに関するシンボルの数に基づく長さを有する媒体アクセス制御層パッド（ＭＡＣ層パッド）、及び、（ｉｉｉ）前記ＰＨＹフレームにおける利用可能な残りのビットに基づく長さを有する物理層パッド（ＰＨＹ層パッド）を含む、装置。
【請求項２６】
前記ＰＨＹフレームは、集計媒体アクセス制御プロトコルデータユニット（Ａ-ＭＰＤＵ）を含み、
前記Ａ-ＭＰＤＵは、前記１以上のＭＡＣデータユニットを含み、
前記プロセッサ電子回路は、
前記Ａ-ＭＰＤＵの最後の長さが０でないＡ-ＭＰＤＵサブフレームの後に、前記１以上のパディングデリミタを含める段階を有し、
前記ＭＡＣ層パッドは、前記１以上のパディングデリミタを含む、請求項２５に記載の装置。
【請求項２７】
前記１以上のパディングデリミタはそれぞれ長さが４オクテットであり、
前記プロセッサ電子回路は、
前記１以上のパディングデリミタの後に、媒体アクセス制御パッド（ＭＡＣパッド）を含める段階を有し、
前記ＭＡＣパッドは、４オクテット未満の整数値のオクテットの長さを有し、
前記ＭＡＣ層パッドは、前記ＭＡＣパッドを含む、請求項２６に記載の装置。
【請求項２８】
前記プロセッサ電子回路は、
ダブルワードパッドを、前記Ａ-ＭＰＤＵの前記最後の長さが０でないＡ-ＭＰＤＵサブフレームに含め、
前記ＭＡＣ層パッドは、前記ダブルワードパッドを含む、請求項２６又は２７に記載の装置。
【請求項２９】
前記１以上のパディングデリミタは、ＭＰＤＵの長さが０であることを示す、請求項２６から２８のいずれか一項に記載の装置。
【請求項３０】
前記プロセッサ電子回路は、
前記ＭＡＣ層パッドを、前記ＰＨＹフレームにおけるＰＨＹテイルビットを除いた前記ＰＨＹフレームの最後のＮビット境界に到達させ、
前記ＰＨＹ層パッドの長さをＮビット未満に限定し、
前記Ｎは、８又は３２である、請求項２５から２９のいずれか一項に記載の装置。
【請求項３１】
前記プロセッサ電子回路は、
ＰＨＹテイルビットを、前記ＭＡＣ層パッドの後に前記ＰＨＹフレームに含め、
前記ＰＨＹ層パッドは、前記ＰＨＹテイルビットの後に含められる、請求項２５から３０のいずれか一項に記載の装置。
【請求項３２】
前記ＰＨＹフレームは、前記ＰＨＹフレームを送信させる間に複数の前記無線通信デバイスにデータを並列に供給する空間的にステアリングされた複数のフレームを含み、
前記ステアリングされた複数のフレームのうちの１つは、前記１以上のＭＡＣデータユニット、前記ＭＡＣ層パッド及び前記ＰＨＹ層パッドを含み、
前記ステアリングされた複数のフレームの終端は、同じ長さを有するように揃えられている、請求項２５から３１のいずれか一項に記載の装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００７１
【補正方法】変更
【補正の内容】
【００７１】
その他の実施形態についても、添付の特許請求の範囲に含まれる。
［項目１］
無線通信デバイスへ送信するデータを取得する段階と、上記データを内包する１以上の媒体アクセス制御（ＭＡＣ）データユニットを物理（ＰＨＹ）フレームに含める段階と、上記ＰＨＹフレームに関するシンボルの数に基づいて、ＭＡＣ層パッドの長さを決定する段階と、上記ＭＡＣ層パッドの長さが０より大きい場合に、上記１以上のＭＡＣデータユニットの後に、上記ＭＡＣ層パッドを上記ＰＨＹフレームに含める段階と、上記ＰＨＹフレームにおける残りの利用可能なビットに基づいて、ＰＨＹ層パッドの長さを決定する段階と、上記ＰＨＹ層パッドの長さが０より大きい場合に、上記ＭＡＣ層パッドの後に、上記ＰＨＹ層パッドを上記ＰＨＹフレームに含める段階と、上記ＰＨＹフレームを上記無線通信デバイスに送信する段階とを備える方法。
［項目２］
上記１以上のＭＡＣデータユニットは、集計ＭＰＤＵ（Ａ−ＭＰＤＵ）における上記ＰＨＹフレームに含まれるＭＡＣプロトコルデータユニット（ＭＰＤＵ）であり、上記ＭＡＣ層パッドを上記ＰＨＹフレームに含める段階は、上記Ａ−ＭＰＤＵの最後の長さが０でないＡ−ＭＰＤＵサブフレームの後に、それぞれが４オクテットの長さである１以上のパディングデリミタを含める段階と、上記１以上のパディングデリミタの後にＭＡＣパッドを含める段階と有し、上記ＭＡＣパッドは、４より小さい整数倍のオクテットの長さを有し、上記ＭＡＣ層パッドは、上記１以上のパディングデリミタ及び上記ＭＡＣパッドを含む項目１に記載の方法。
［項目３］
上記１以上のパディングデリミタは、上記無線通信デバイスに、上記ＰＨＹフレームの残りの部分の受信を停止するように通知するフレーム終了フラグを含む項目２に記載の方法。
［項目４］
上記ＭＡＣ層パッドを上記ＰＨＹフレームに含める段階は、ダブルワードパッドを、上記Ａ−ＭＰＤＵの上記最後の長さがゼロでないＡ−ＭＰＤＵサブフレームに含める段階を有し、上記ＭＡＣ層パッドは、上記ダブルワードパッドを含む項目２に記載の方法。
［項目５］
上記１以上のパディングデリミタは、ＭＰＤＵ長さが０であることを示す項目２に記載の方法。
［項目６］
上記ＭＡＣ層パッドを、上記ＰＨＹフレームにおけるＰＨＹテイルビットを除いた上記ＰＨＹフレームの最後の８ビット境界に到達させる段階と、上記ＰＨＹ層パッドの長さを８ビット未満に限定する段階とを更に備える項目１に記載の方法。
［項目７］
上記ＭＡＣ層パッドを、上記ＰＨＹフレームにおけるＰＨＹテイルビットを除いた上記ＰＨＹフレームの最後の３２ビット境界に到達させる段階と、上記ＰＨＹ層パッドの長さを３２ビット未満に限定する段階とを更に備える項目１に記載の方法。
［項目８］
ＰＨＹテイルビットを、上記ＰＨＹ層パッドの後に上記ＰＨＹフレームに含める段階を更に備える項目１に記載の方法。
［項目９］
ＰＨＹテイルビットを、上記ＭＡＣ層パッドの後に上記ＰＨＹフレームに含める段階を更に備え、上記ＰＨＹ層パッドは、上記ＰＨＹテイルビットの後に含まれる項目１に記載の方法。
［項目１０］
ＭＡＣ層において、上記１以上のＭＡＣデータユニット、及び、上記ＰＨＹフレームの最後のシンボル境界を超えて延びる上記ＭＡＣ層パッドを生成する段階と、ＰＨＹ層において、ＰＨＹ層における上記ＭＡＣ層パッドの長さを、上記ＰＨＹフレームの上記最後のシンボル境界を超えて延びないように低減させる段階とを更に備える項目１に記載の方法。
［項目１１］
上記データを取得する段階は、複数の無線通信デバイスに対する上記データを受信する段階を有し、上記ＰＨＹフレームを送信する段階は、上記データを並列に上記複数の無線通信デバイスに供給する空間的にステアリングされた複数のフレームを送信する段階を有し、上記ステアリングされた複数のフレームのうちの１つは、上記１以上のＭＡＣデータユニット、上記ＭＡＣ層パッド及び上記ＰＨＹ層パッドを含み、上記ステアリングされた複数のフレームの終端は、同じ長さを有するように揃えられており、上記長さは、上記ステアリングされた複数のフレームに共通の無指向性ＰＨＹ信号フィールドによって通知される項目１に記載の方法。
［項目１２］
上記ＰＨＹフレームの第１長さを示す情報を第１ＰＨＹ信号フィールドに含める段階と、上記ＰＨＹフレームの第２長さを示す情報を第２ＰＨＹ信号フィールドに含める段階とを更に備える項目１に記載の方法。
［項目１３］
無線通信インターフェースにアクセスするための回路と、プロセッサ電子回路とを備える装置であって、上記プロセッサは、上記無線通信インターフェースを介して無線通信デバイスに送信するためのデータを取得し、上記データを内包する１以上の媒体アクセス制御（ＭＡＣ）データユニットを物理（ＰＨＹ）フレームに含め、上記ＰＨＹフレームに関するシンボルの数に基づいて、ＭＡＣ層パッドの長さを決定し、上記ＭＡＣ層パッドの長さが０より大きい場合に、上記１以上のＭＡＣデータユニットの後に、上記ＭＡＣ層パッドを上記ＰＨＹフレームに含め、上記ＰＨＹフレームにおける残りの利用可能なビットに基づいて、ＰＨＹ層パッドの長さを決定し、上記ＰＨＹ層パッドの長さが０より大きい場合に、上記ＭＡＣ層パッドの後に、上記ＰＨＹ層パッドを上記ＰＨＹフレームに含める装置。
［項目１４］
上記１以上のＭＡＣデータユニットは、集計ＭＰＤＵ（Ａ−ＭＰＤＵ）における上記ＰＨＹフレームに含まれるＭＡＣプロトコルデータユニット（ＭＰＤＵ）であり、上記プロセッサ電子回路は更に、最後の長さが０でないＡ−ＭＰＤＵサブフレームの後に、それぞれが４オクテットの長さである１以上のパディングデリミタを上記Ａ−ＭＰＤＵに含め、上記１以上のパディングデリミタの後にＭＡＣパッドを含め、上記ＭＡＣパッドは、４より小さい整数倍のオクテットの長さを有し、上記ＭＡＣ層パッドは、上記１以上のパディングデリミタ及び上記ＭＡＣパッドを含む項目１３に記載の装置。
［項目１５］
上記１以上のパディングデリミタは、上記無線通信デバイスに、上記ＰＨＹフレームの残りの部分の受信を停止するように通知するフレーム終了フラグを含む項目１４に記載の装置。
［項目１６］
上記プロセッサ電子回路は更に、ダブルワードパッドを、上記Ａ−ＭＰＤＵの上記最後の長さがゼロでないＡ−ＭＰＤＵサブフレームに含め、上記ＭＡＣ層パッドは、上記ダブルワードパッドを含む項目１４に記載の装置。
［項目１７］
上記１以上のパディングデリミタは、ＭＰＤＵ長さが０でないことを示す項目１４に記載の装置。
［項目１８］
上記プロセッサ電子回路は更に、上記ＭＡＣ層パッドを、上記ＰＨＹフレームにおけるＰＨＹテイルビットを除いた上記ＰＨＹフレームの最後の８ビット境界に到達させ、上記ＰＨＹ層パッドの長さを８ビット未満に限定する項目１３に記載の装置。
［項目１９］
上記プロセッサ電子回路は更に、上記ＭＡＣ層パッドを、上記ＰＨＹフレームにおけるＰＨＹテイルビットを除いた上記ＰＨＹフレームの最後の３２ビット境界に到達させ、上記ＰＨＹ層パッドの長さを３２ビット未満に限定する項目１３に記載の装置。
［項目２０］
上記プロセッサ電子回路は更に、ＰＨＹテイルビットを、上記ＰＨＹ層パッドの後に上記ＰＨＹフレームに含める項目１３に記載の装置。
［項目２１］
上記プロセッサ電子回路は更に、ＰＨＹテイルビットを、上記ＭＡＣ層パッドの後に上記ＰＨＹフレームに含め、上記ＰＨＹ層パッドは、上記ＰＨＹテイルビットの後に含まれる項目１３に記載の装置。
［項目２２］
上記プロセッサ電子回路は更に、ＭＡＣ層において、上記１以上のＭＡＣデータユニット、及び、上記ＰＨＹフレームの最後のシンボル境界を超えて延びる上記ＭＡＣ層パッドを生成し、ＰＨＹ層において、ＰＨＹ層における上記ＭＡＣ層パッドの長さを、上記ＰＨＹフレームの上記最後のシンボル境界を超えて延びないように低減させる項目１３に記載の装置。
［項目２３］
上記プロセッサ電子回路は更に、複数の無線通信デバイスに対する上記データを受信し、上記データを並列に上記複数の無線通信デバイスに供給する空間的にステアリングされた複数のフレームを送信し、上記ステアリングされた複数のフレームのうちの１つは、上記１以上のＭＡＣデータユニット、上記ＭＡＣ層パッド及び上記ＰＨＹ層パッドを含み、上記ステアリングされた複数のフレームの終端は、同じ長さを有するように揃えられており、上記長さは、上記ステアリングされた複数のフレームに共通の無指向性ＰＨＹ信号フィールドによって通知される項目１３に記載の装置。
［項目２４］
無線通信信号を送受信する回路と、プロセッサ電子回路とを備えるシステムであって、上記プロセッサは、無線通信デバイスに送信するためのデータを取得し、上記データを内包する１以上の媒体アクセス制御（ＭＡＣ）データユニットを物理（ＰＨＹ）フレームに含め、上記ＰＨＹフレームに関するシンボルの数に基づいて、ＭＡＣ層パッドの長さを決定し、上記ＭＡＣ層パッドの長さが０より大きい場合に、上記１以上のＭＡＣデータユニットの後に、上記ＭＡＣ層パッドを上記ＰＨＹフレームに含め、上記ＰＨＹフレームにおける残りの利用可能なビットに基づいて、ＰＨＹ層パッドの長さを決定し、上記ＰＨＹ層パッドの長さが０より大きい場合に、上記ＭＡＣ層パッドの後に、上記ＰＨＹ層パッドを上記ＰＨＹフレームに含めるシステム。
［項目２５］
上記１以上のＭＡＣデータユニットは、集計ＭＰＤＵ（Ａ−ＭＰＤＵ）における上記ＰＨＹフレームに含まれるＭＡＣプロトコルデータユニット（ＭＰＤＵ）であり、上記プロセッサ電子回路は更に、上記Ａ−ＭＰＤＵの最後の長さが０でないＡ−ＭＰＤＵサブフレームの後に、それぞれが４オクテットの長さである１以上のパディングデリミタを含め、上記１以上のパディングデリミタの後にＭＡＣパッドを含め、上記ＭＡＣパッドは、４より小さい整数倍のオクテットの長さを有し、上記ＭＡＣ層パッドは、上記１以上のデリミタ及び上記ＭＡＣパッドを含む項目２４に記載のシステム。
［項目２６］
上記１以上のパディングデリミタは、上記無線通信デバイスに、上記ＰＨＹフレームの残りの部分の受信を停止するように通知するフレーム終了フラグを含む項目２５に記載のシステム。
［項目２７］
上記プロセッサ電子回路は更に、複数の無線通信デバイスに対する上記データを受信し、上記データを並列に上記複数の無線通信デバイスに供給する空間的にステアリングされた複数のフレームを送信し、上記ステアリングされた複数のフレームのうちの１つは、上記１以上のＭＡＣデータユニット、上記ＭＡＣ層パッド及び上記ＰＨＹ層パッドを含み、上記ステアリングされた複数のフレームの終端は、同じ長さを有するように揃えられており、上記長さは、上記ステアリングされた複数のフレームに共通の無指向性ＰＨＹ信号フィールドによって通知される項目２６に記載のシステム。