(57)【要約】【課題】通信装置等でのメッセージやパラメタの解析や処理に要する時間を低減する。【解決手段】冗長性削減装置は、予め複数の冗長データと、複数の冗長データの各々に対応するインデックス番号とを記憶し、受信データに含まれる冗長データを取得し、前記複数の冗長データの中から取得した冗長データと一致する冗長データを検索し、この冗長データを、検索された冗長データに対応するインデックス番号に置換し、置換されたインデックス番号を含む受信データを受信装置に送信し、受信装置は、予め複数の冗長データと複数の冗長データの各々に対応するインデックス番号とを記憶し、受信データに含まれるインデックス番号を取得し、前記複数のインデックス番号の中から取得したインデックス番号と一致するインデックス番号を検索し、このインデックス番号を、検索されたインデックス番号に対応する冗長データに置換する。【選択図】図１
2008009786.tif 000002
【特許請求の範囲】
【請求項１】
送信装置と受信装置との間に接続される冗長性削減装置を有する冗長性削減システムであって、
前記冗長性削減装置は、予め、複数の冗長データと、該複数の冗長データの各々に対応するインデックス番号とを記憶し、前記送信装置から冗長データを含むデータを受信した際に、該受信データに含まれる冗長データを取得し、前記予め記憶された複数の冗長データの中から、前記取得した冗長データと一致する冗長データを検索し、前記取得した冗長データを、前記検索された冗長データに対応するインデックス番号に置換し、該置換されたインデックス番号を含む受信データを前記受信装置に送信し、
該受信装置は、予め、前記複数の冗長データと該複数の冗長データの各々に対応する前記インデックス番号とを記憶し、前記冗長性削減装置から前記インデックス番号を含むデータを受信した際に、該受信データに含まれるインデックス番号を取得し、前記予め記憶された複数のインデックス番号の中から、前記取得したインデックス番号と一致するインデックス番号を検索し、前記取得したインデックス番号を、前記検索されたインデックス番号に対応する冗長データに置換することを特徴とする冗長性削減システム。
【請求項２】
前記冗長性削減装置及び前記受信装置内に記憶されている前記複数の冗長データの中に、前記取得した冗長データと一致する冗長データが存在しない場合には、
前記冗長性削減装置は、前記取得した冗長データに対応するインデックス番号を設定し、前記取得した冗長データ及び前記設定したインデックス番号を記憶し、該インデックス番号を前記受信データに付与して、前記受信装置に送信し、
該受信装置は、該受信したデータに含まれる冗長データと該冗長データに設定されたインデックス番号とを記憶することを特徴とする請求項１に記載の冗長性削減システム。
【請求項３】
前記冗長性削減装置及び前記受信装置は、予め、前記複数の冗長データと該複数の冗長データの各々に対応する前記複数のインデックス番号を記憶しないことを特徴とする請求項２に記載の冗長性削減システム。
【請求項４】
前記冗長性削減装置及び前記受信装置は、同一装置内に存在する１枚又は２枚の制御ボードに組み込まれることを特徴とする請求項１、２又は３に記載の冗長性削減システム。
【請求項５】
送信装置と受信装置との間に接続される冗長性削減装置であって、
予め、複数の冗長データと、該複数の冗長データの各々に対応する前記複数のインデックス番号とを記憶する記憶部と、
前記送信装置から冗長データを含むデータを受信する受信部と、
該受信データに含まれる該冗長データを取得する冗長データ取得部と、
前記予め記憶された複数の冗長データの中から、前記取得した冗長データと一致する冗長データを検索する冗長データ検索部と、
前記取得した冗長データを、前記検索された冗長データに対応するインデックス番号に置換するインデックス番号置換部と、
該置換されたインデックス番号を含む前記受信データを前記受信装置に送信する送信部とで構成されることを特徴とする冗長性削減装置。
【請求項６】
前記受信データに含まれる冗長データが、前記記憶部に記憶されている前記複数の冗長データの中に存在しない場合に、前記取得した冗長データに対応するインデックス番号を設定するインデックス番号設定部と、
該インデックス番号を前記受信データに付与するインデックス番号付与部とを備え、
前記記憶部は、前記取得した冗長データ及び前記設定したインデックス番号を記憶し、
前記送信部は、前記付与されたインデックス番号を含む前記受信データを前記受信装置に送信することを特徴とする請求項５に記載の冗長性削減装置。
【請求項７】
前記複数の冗長データと、該複数の冗長データの各々に対応する前記複数のインデックス番号とを、予め、前記記憶部に記憶しないことを特徴とする請求項６に記載の冗長性削減装置。
【請求項８】
該冗長性削減装置及び前記受信装置は、同一装置内に存在する１枚又は２枚の制御ボードに組み込まれることを特徴とする請求項５、６又は７に記載の冗長性削減装置。
【請求項９】
送信装置から冗長性削減装置を介してデータを受信する受信装置であって、
予め、複数の冗長データと、該複数の冗長データの各々に対応する複数のインデックス番号とを記憶する記憶部と、
前記冗長性削減装置からインデックス番号を含むデータを受信する受信部と、
該受信データに含まれる前記インデックス番号を取得するインデックス番号取得部と、
前記予め記憶された複数のインデックス番号の中から、前記取得したインデックス番号と一致するインデックス番号を検索するインデックス番号検索部と、
前記取得したインデックス番号を、前記検索されたインデックス番号に対応する冗長データに置換する冗長データ置換部とで構成されることを特徴とする受信装置。
【請求項１０】
前記受信部は、前記冗長性削減装置から、新たな冗長データと、該冗長データに対応するインデックス番号とを受信し、
前記記憶部は、該新たな冗長データと、該冗長データに対応する前記インデックス番号とを記憶することを特徴とする請求項９に記載の受信装置。
【請求項１１】
前記複数の冗長データと、該複数の冗長データの各々に対応する前記複数のインデックス番号とを、予め、前記記憶部に記憶しないことを特徴とする請求項１０に記載の受信装置。
【請求項１２】
該受信装置及び前記冗長性削減装置は、同一装置内に存在する１枚又は２枚の制御ボードに組み込まれることを特徴とする請求項９、１０又は１１に記載の受信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、冗長性削減システムに関し、特に、通信システム等におけるメッセージやパラメタ等の冗長性を削減する冗長性削減システムに関する。
【背景技術】
【０００２】
従来、通信制御装置から中央処理装置の主記憶装置へのデータ転送時に、主記憶装置の受信バッファ使用量を削減するため、例えば、特許文献１には、中央処理装置と、通信制御装置と、主記憶装置とで構成され、中央処理装置内の通知受信手段で通信制御装置からデータ受信通知を受け取り、主記憶装置内にバッファ獲得手段でバッファを確保し、バッファ情報とデータ転送指示を通信制御装置の転送指示受信手段に通知し、データ転送手段により通信制御装置内に受信した転送データを主記憶装置へデータ転送を行う手段を有するデータ通信システムが提案されている。
【０００３】
【特許文献１】特開平９−１１４７６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、従来、国際標準化に準拠するシステムにおいて多種多様なサービスを展開するため、多種多様なメッセージやパラメタに対応すべく、柔軟性を有する通信システム装置が求められ、冗長性に対する考慮が欠落しているため、通信システム装置内で発生するメッセージやパラメタに冗長性が存在していても、冗長性が削減されることなく通信システム装置内にメッセージが送信されるという問題があった。
【０００５】
上記特許文献１に記載のデータ通信システムは、主記憶装置の受信バッファ使用量を削減することができる効果があるが、同文献に記載のシステムは、受信データ長に合わせたバッファエリアを確保することにより受信バッファ使用量を削減しているため、短いデータ長のデータに対しては効果が得られるが、長いデータ長のデータに対しては効果を奏しない。
【０００６】
また、近年、多種多様なメッセージやパラメタに基づき、柔軟な処理が求められているため、通信システム装置内で頻繁に発生するメッセージが冗長性を有し、メッセージやパラメタの処理の際にも冗長性が発生するという問題があった。
【０００７】
さらに、通信システム等で発生するメッセージ毎に各ボードに実装されるメモリに格納されるが、冗長性を有するメッセージから処理されたデータがメモリに格納されるため、データは冗長性を有する状態でメモリに格納されるという問題があった。
【０００８】
そこで、本発明は、上記従来の技術における問題点に鑑みてなされたものであって、通信システム装置内に存在するメッセージやパラメタの冗長性を削減し、通信システム装置内で発生するメッセージのメッセージ長を短縮し、メッセージやパラメタの解析や処理に要する時間を低減することが可能な冗長性削減システム等を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、本発明は、送信装置と受信装置との間に接続される冗長性削減装置を有する冗長性削減システムであって、前記冗長性削減装置は、予め、複数の冗長データと、該複数の冗長データの各々に対応するインデックス番号とを記憶し、前記送信装置から冗長データを含むデータを受信した際に、該受信データに含まれる冗長データを取得し、前記予め記憶された複数の冗長データの中から、前記取得した冗長データと一致する冗長データを検索し、前記取得した冗長データを、前記検索された冗長データに対応するインデックス番号に置換し、該置換されたインデックス番号を含む受信データを前記受信装置に送信し、該受信装置は、予め、前記複数の冗長データと該複数の冗長データの各々に対応する前記インデックス番号とを記憶し、前記冗長性削減装置から前記インデックス番号を含むデータを受信した際に、該受信データに含まれるインデックス番号を取得し、前記予め記憶された複数のインデックス番号の中から、前記取得したインデックス番号と一致するインデックス番号を検索し、前記取得したインデックス番号を、前記検索されたインデックス番号に対応する冗長データに置換することを特徴とする。
【００１０】
そして、本発明によれば、前記冗長性削減装置が、送信装置から冗長データを含むデータを受信した際に、前記受信データに含まれる冗長データに対応するインデックス番号に置換することによって、データ処理量を削減することができるとともに、前記冗長性削減装置と前記受信装置内におけるデータ長を短縮することが可能となる。
【００１１】
前記冗長性削減システムにおいて、前記冗長性削減装置及び前記受信装置内に記憶されている前記複数の冗長データの中に、前記取得した冗長データと一致する冗長データが存在しない場合には、前記冗長性削減装置は、前記取得した冗長データに対応するインデックス番号を設定し、前記取得した冗長データ及び前記設定したインデックス番号を記憶し、該インデックス番号を前記受信データに付与して前記受信装置に送信し、該受信装置は、該受信したデータに含まれる冗長データと該冗長データに設定されたインデックス番号とを記憶することを特徴とする。
【００１２】
本発明によれば、前記冗長性削減装置が、送信装置から冗長データを含むデータを受信した際に、前記受信データに含まれる冗長データに対応するインデックス番号を記憶していない場合には、前記冗長データに対応するインデックス番号を設定し、該インデックス番号を前記冗長データを含む受信データに付与することによって、再度同一の冗長データを含むデータを受信した際には、冗長データを該冗長データに対応するインデックス番号に置換することができるため、データ処理量を削減することができるとともに、前記冗長性削減装置と前記受信装置内におけるデータ長を短縮することが可能となる。
【００１３】
前記冗長性削減システムにおいて、前記冗長性削減装置及び前記受信装置は、予め、前記複数の冗長データと該複数の冗長データの各々に対応する前記複数のインデックス番号を記憶しないことを特徴とする。
【００１４】
本発明によれば、前記冗長性削減装置内に前記冗長データ及び該冗長データに対応するインデックス番号が記憶されていない場合でも、上記のように、前記受信データに含まれる冗長データに対応するインデックス番号を設定し、該受信データに前記インデックス番号を付与して前記受信装置に送信することによって、再度同じ冗長データを含む前記データを受信した際には、前記冗長データを前記インデックス番号に置換することが可能となる。また、これを繰り返すことにより、冗長データ及び該冗長データに対応するインデックス番号が蓄積され、冗長データを該冗長データに対応するインデックス番号に置換することができ、データ処理量を削減することができるとともに、前記冗長性削減装置と前記受信装置内におけるデータ長を短縮することが可能となる。
【００１５】
前記冗長性削減システムにおいて、前記冗長性削減装置及び前記受信装置を、同一装置内に存在する１枚又は２枚の制御ボードに組み込まれるようにすることができる。これによって、装置内のメッセージ長を短縮することができ、装置内のメモリ利用効率を向上させることができ、ミラーリング等の処理を高速化することもできる。
【００１６】
また、本発明は、送信装置と受信装置との間に接続される冗長性削減装置であって、予め、複数の冗長データと、該複数の冗長データの各々に対応する前記複数のインデックス番号とを記憶する記憶部と、前記送信装置から冗長データを含むデータを受信する受信部と、該受信データに含まれる該冗長データを取得する冗長データ取得部と、前記予め記憶された複数の冗長データの中から、前記取得した冗長データと一致する冗長データを検索する冗長データ検索部と、前記取得した冗長データを、前記検索された冗長データに対応するインデックス番号に置換するインデックス番号置換部と、該置換されたインデックス番号を含む前記受信データを前記受信装置に送信する送信部とで構成されることを特徴とする。
【００１７】
本発明によれば、上記のように、前記冗長性削減装置が、送信装置から冗長データを含むデータを受信した際に、前記受信データに含まれる冗長データに対応するインデックス番号に置換することによって、データ処理量を削減することができるとともに、前記冗長性削減装置と前記受信装置内におけるデータ長を短縮することが可能となる。
【００１８】
前記冗長性削減装置において、前記受信データに含まれる冗長データが、前記記憶部に記憶されている前記複数の冗長データの中に存在しない場合に、前記取得した冗長データに対応するインデックス番号を設定するインデックス番号設定部と、該インデックス番号を前記受信データに付与するインデックス番号付与部とを備え、前記記憶部は、前記取得した冗長データ及び前記設定したインデックス番号を記憶し、前記送信部は、前記付与されたインデックス番号を含む前記受信データを前記受信装置に送信することを特徴とする。
【００１９】
本発明によれば、上記のように、前記冗長性削減装置が、送信装置から冗長データを含むデータを受信した際に、前記受信データに含まれる冗長データに対応するインデックス番号を記憶していない場合には、インデックス番号設定部によって、前記冗長データに対応するインデックス番号を設定し、該インデックス番号を前記冗長データを含む受信データに付与して記憶部に記憶することによって、再度同一の冗長データを含むデータを受信した際には、冗長データを該冗長データに対応するインデックス番号に置換することができるため、データ処理量を削減することができるとともに、前記冗長性削減装置と前記受信装置内におけるデータ長を短縮することが可能となる。
【００２０】
前記冗長性削減装置において、前記複数の冗長データと、該複数の冗長データの各々に対応する前記複数のインデックス番号とを、予め、前記記憶部に記憶しないことを特徴とする。
【００２１】
本発明によれば、上記のように、前記冗長性削減装置内に前記冗長データ及び該冗長データに対応するインデックス番号が記憶されていない場合でも、上記のように、インデックス番号設定部によって、前記受信データに含まれる冗長データに対応するインデックス番号を設定し、該受信データに前記インデックス番号を付与して前記受信装置に送信することによって、再度同じ冗長データを含む前記データを受信した際には、前記冗長データを前記インデックス番号に置換することが可能となる。また、これを繰り返すことにより、冗長データ及び該冗長データに対応するインデックス番号が蓄積され、冗長データを該冗長データに対応するインデックス番号に置換することができ、データ処理量を削減することができるとともに、前記冗長性削減装置と前記受信装置内におけるデータ長を短縮することが可能となる。
【００２２】
該冗長性削減装置及び前記受信装置を、同一装置内に存在する１枚又は２枚の制御ボードに組み込まれるようにすることができる。これによって、上述のように、装置内のメッセージ長を短縮し、装置内のメモリ利用効率を向上させ、ミラーリング等の処理を高速化することもできる。
【００２３】
さらに、本発明は、送信装置から冗長性削減装置を介してデータを受信する受信装置であって、予め、複数の冗長データと、該複数の冗長データの各々に対応する複数のインデックス番号とを記憶する記憶部と、前記冗長性削減装置からインデックス番号を含むデータを受信する受信部と、該受信データに含まれる前記インデックス番号を取得するインデックス番号取得部と、前記予め記憶された複数のインデックス番号の中から、前記取得したインデックス番号と一致するインデックス番号を検索するインデックス番号検索部と、前記取得したインデックス番号を、前記検索されたインデックス番号に対応する冗長データに置換する冗長データ置換部とで構成されることを特徴とする。
【００２４】
本発明によれば、前記受信装置が、前記冗長性削減装置からインデックス番号を含むデータを受信した際に、前記受信データに含まれるインデックス番号に対応する冗長データに置換することによって、前記冗長性削減装置から受信するデータ量を削減することができるとともに、前記受信装置と前記冗長性削減装置内におけるデータ長を短縮することが可能となる。
【００２５】
前記受信装置において、前記受信部は、前記冗長性削減装置から、新たな冗長データと、該冗長データに対応するインデックス番号とを受信し、前記記憶部は、該新たな冗長データと、該冗長データに対応する前記インデックス番号とを記憶することを特徴とする。
【００２６】
本発明によれば、上記のように、前記受信装置が、前記冗長性削減装置から冗長データを含むデータを受信した際に、前記受信データに含まれる冗長データ及び該冗長データに対応するインデックス番号を記憶することによって、再度、同一のインデックス番号を含むデータを受信した際には、該インデックス番号を該インデックス番号に対応する冗長データに置換することができるので、データ処理量を削減することができるとともに、前記冗長性削減装置と前記受信装置内におけるデータ長を短縮することが可能となる。
【００２７】
前記受信装置において、前記複数の冗長データと、該複数の冗長データの各々に対応する前記複数のインデックス番号とを、予め、前記記憶部に記憶しないことを特徴とする。
【００２８】
本発明によれば、上記のように、前記受信装置内に前記冗長データ及び該冗長データに対応するインデックス番号が記憶されていない場合でも、上記のように、前記冗長性削減装置から受信したデータに含まれる冗長データと該冗長データに対応するインデックス番号を記憶することによって、再度同じインデックス番号を含むデータを受信した際には、前記インデックス番号を前記冗長データに置換することが可能となる。また、これを繰り返すことにより、冗長データ及び該冗長データに対応するインデックス番号が蓄積され、冗長データを該冗長データに対応するインデックス番号に置換することができ、データ処理量を削減することができるとともに、前記冗長性削減装置と前記受信装置内におけるデータ長を短縮することが可能となる。
【００２９】
該受信装置及び前記冗長性削減装置を、同一装置内に存在する１枚又は２枚の制御ボードに組み込まれるようにすることができる。これによって、上述のように、装置内のメッセージ長を短縮し、装置内のメモリ利用効率を向上させ、ミラーリング等の処理を高速化することもできる。
【発明の効果】
【００３０】
以上のように、本発明によれば、通信システム装置内に存在するメッセージやパラメタの冗長性を削減し、通信システム装置内で発生するメッセージのメッセージ長を短縮し、メッセージやパラメタの解析や処理に要する時間を低減することが可能な冗長性削減システム等を提供することができる。
【発明を実施するための最良の形態】
【００３１】
次に、本発明の実施の形態について、図面を参照しながら説明する。
【００３２】
図１は、本発明にかかる冗長性削減システムの第１の実施の形態を示し、この冗長性削減システムは、同一の装置１内に配置された制御ボード（冗長性削減装置）３と、制御ボード（受信装置）７からなる。
【００３３】
冗長性削減装置としての制御ボード３は、データ処理部４と、メモリ５と、冗長データ検索部６とで構成される。
【００３４】
受信装置としての制御ボード７は、データ処理部８と、メモリ９と、冗長データ受信部１０とで構成される。
【００３５】
データ処理部４及びメモリ５は、従来の装置にも存在する機能ブロックであり、データ処理部４からのデータの読み書きのためにメモリ５が接続されている。
【００３６】
冗長データ検索部６は、データ処理部４及びメモリ５の各々に接続され、冗長データを削減するための機能を有し、データ処理部４からメッセージを受信し、冗長データが格納されているか否かを検索するためにメモリ５にアクセスする。
【００３７】
データ処理部８及びメモリ９は、従来の装置にも存在する機能ブロックであり、データ処理部８からのデータの読み書きのためにメモリ９が接続されている。
【００３８】
冗長データ受信部１０は、データ処理部８とメモリ９とに接続され、データ処理部８から冗長データを受信する機能、データ処理部８へ応答する機能及びメモリ９に冗長データを格納する機能を有する。そして、データ処理部８からメッセージを受信し、メモリ９にアクセスする。
【００３９】
次に、本発明にかかる冗長性削減システムの動作について、図１を参照しながら説明する。
【００４０】
同図のデータ処理部４、メモリ５、データ処理部８及びメモリ９は、従来の装置に備えられている機能ブロックであるが、データ処理部４とデータ処理部８における動作が従来の装置の動作と異なる。
【００４１】
データ処理部４は、他の装置２からのメッセージを受信し、メッセージ内のパラメタを解析する。本処理は、従来の装置における動作と同一である。
【００４２】
データ処理部４は、他の装置２から受信したメッセージ内のパラメタ解析の結果をもとに、冗長対象となるデータに対応するインデックス番号を取得するため、また、インデックス番号が新規割り当てか否かの情報フラグを取得するため、冗長データ検索部６に対し、インデックス番号取得要求メッセージにて冗長対象となるデータを送信する。
【００４３】
次に、冗長データ検索部６は、データ処理部４から受信したインデックス番号取得要求メッセージの冗長対象となるデータがメモリ５内に格納されているデータと一致するかを比較する。
【００４４】
冗長データ検索部６は、先の比較結果が一致しない場合には、冗長対象となるデータをメモリ５に格納し、インデックス番号の割り当てを行い、その後、データ処理部４に対し、インデックス番号取得応答メッセージにて冗長対象となるデータに対応するインデックス番号とインデックス番号が新規割り当てか否かの情報フラグを”新規割り当て”として送信する。
【００４５】
冗長データ検索部６は、先の比較結果が一致する場合には、データ処理部４に対し、インデックス番号取得応答メッセージにて冗長対象となるデータに対応するインデックス番号とインデックス番号が新規割り当てか否かの情報フラグを”割り当て済み”として送信する。
【００４６】
データ処理部４は、冗長データ検索部６から受信したインデックス番号取得応答メッセージの情報フラグが”新規割り当て”の場合には、制御ボード７に対し、設定要求メッセージにてインデックス番号と冗長データと情報フラグ、そして冗長性の持たない固有データを送信する。
【００４７】
データ処理部４は、冗長データ検索部６から受信したインデックス番号取得応答メッセージの情報フラグが”割り当て済み”の場合には、すでに冗長データとそれに対応するインデックス番号は送信済みのため、冗長データを送信する必要はなく、制御ボード７に対し、設定要求メッセージにて、インデックス番号と情報フラグ、そして冗長性の持たない固有データを送信する。
【００４８】
データ処理部８は、制御ボード３のデータ処理部４から受信したメッセージのパラメタを解析する。本処理は、従来の装置における動作と同一である。
【００４９】
データ処理部８は、制御ボード３のデータ処理部４から受信したメッセージのパラメタである情報フラグを解析する。
【００５０】
データ処理部８は、制御ボード３のデータ処理部４から受信したメッセージ内のパラメタ解析の結果、情報フラグが”新規割り当て”の場合には、冗長データ受信部１０に対し、冗長データとインデックス番号とを冗長データ格納要求メッセージとして送信する。
【００５１】
データ処理部８は、制御ボード３のデータ処理部４から受信したメッセージ内のパラメタ解析の結果、情報フラグが”割り当て済み”の場合には、すでに冗長データとそれに対応するインデックス番号がメモリ９に格納されているため、冗長データ受信部１０に冗長データ格納要求メッセージを送信しない。
【００５２】
冗長データ受信部１０は、データ処理部８から受信した設定要求メッセージに含まれる冗長データとそれに対応するインデックス番号をメモリ９に格納する。その後、データ処理部８に対して冗長データ格納応答メッセージを送信する。
【００５３】
データ処理部８は、制御ボード３のデータ処理部４から受信したメッセージのパラメタである固有データを解析し、処理する。この際、受信したメッセージのパラメタであるインデックス番号をキーとして冗長データとなるデータをメモリ９から読み込む。
【００５４】
尚、上記の実施の形態では、制御ボード３内のデータ処理部４と冗長データ検索部６では機能ブロックとして別の機能部であり、構成としては同一のＣＰＵ又はＤＳＰに機能が搭載されるものとしているが、異なるＣＰＵ又はＤＳＰに機能が搭載されていてもよい。
【００５５】
また、上記の実施の形態での冗長対象となるデータは、すでに冗長対象となることが想定されている場合、例えば、メッセージフォーマットが規定されている上で、あるパラメタが冗長対象となることが実装の際に既知であれば、そのパラメタを冗長対象データとして冗長性を削減する手法を用いることに問題はない。
【００５６】
以上、本発明にかかる装置１の動作について詳細に述べたが、図１のメモリ５及びメモリ９は、当業者にとってよく知られており、また本発明とは直接関係しないので、説明は省略する。
【００５７】
上述のように、従来制御ボードから受信する冗長となるデータを含む各種の処理メッセージを解析する処理量と比較し、制御ボード７のデータ処理部８は、制御ボード３から受信する各種の処理メッセージに含むインデックス番号をキーとして、メモリ９から冗長となっていたデータを読み込む手法を用いることができるため、メッセージ解析の処理量を低減することができる。
【００５８】
また、上記のようなメッセージ解析の処理量の低減により、制御ボード３及び制御ボード７では１メッセージ受信時の処理能力が向上し、通信システム装置全体の処理能力が向上する。
【００５９】
さらに、従来方式において、制御ボードから送信されるメッセージ長がＬバイトであったとすると、上記制御ボード３から送信されるメッセージ長は、インデックス番号のメッセージ長が１バイト、冗長データがｒバイトであった場合、（Ｌ−ｒ＋１）バイトとなり、(ｒ-１)バイトのメッセージ長の短縮が可能であり、この短縮化の効果は、制御カード３からのメッセージ送信回数に比例するため、本発明により、装置内メッセージ長を短縮することができる。
【００６０】
また、制御ボード３及び制御ボード７内で必要とされるメモリ容量は、従来方式では、隣接する通信システム装置１から受信した冗長データを含むメッセージ分確保する必要があったが、本発明により、冗長となっていたデータは、冗長データ検索部６及び冗長データ受信部１０において、メモリ５、９に格納するデータの冗長性が削減されることにより、最小限のメモリ容量のみ確保することで十分であり、他の装置２から受信した冗長データを含むメッセージの発生回数がｎ、従来のメモリ必要インデックス数をα、総インデックス番号数がｚの場合、メモリ利用効率は、｛（ｎ−１）−２α｝／ｚ倍の向上を図ることができる。
【００６１】
次に、本発明にかかる冗長性削減システムの第２の実施の形態について、図２を参照しながら詳細に説明する。
【００６２】
本実施の形態においては、制御ボード１３及び制御ボード１８の各々に本発明にかかる冗長性削減システムが適用されている。
【００６３】
制御ボード１３は、データ処理部１４と、メモリ１５と、冗長データ検索部１６と、冗長データ受信部１７とで構成される。尚、制御ボード１３は、図１に示した制御ボード３と、制御ボード７の機能ブロックを合成した構成であり、具体的には、制御ボード７の冗長データ受信部１０を制御ボード３の構成に追加して構成される。
【００６４】
また、制御ボード１８は、データ処理部１９と、メモリ２０と、冗長データ検索部２１と、冗長データ受信部２２とで構成される。
【００６５】
データ処理部１４は、図１のデータ処理部４とデータ処理部８を合成したデータ処理部であるため、説明は省略する。図２のメモリ１５、冗長データ検索部１６及び冗長データ受信部１７の各々は、図１の冗長データ検索部６、メモリ５、メモリ９及び冗長データ受信部１０と同一機能であるため、説明を省略する。
【００６６】
制御ボード１３及び制御ボード１８は、同一機能を有するボードである。これは、障害の発生に備え、同一機能を有する制御ボード間でデータを常時バックアップするためのミラーリング処理を行うためである。制御ボード１３のデータ処理部１４と、制御ボード１８のデータ処理部１９とが接続されている。
【００６７】
制御ボード１８のデータ処理部１９、メモリ２０、冗長データ検索部２１、冗長データ受信部２２の各々は、制御ボード１３のデータ処理部１４、メモリ１５、冗長データ検索部１６、冗長データ受信部１７の各々と同一の機能であるため、説明を省略する。
【００６８】
次に、上記構成を有する冗長性削減システムの動作について、図面を参照しながら説明する。
【００６９】
データ処理部１４、メモリ１５、データ処理部１９及びメモリ２０は、従来の装置においても当業者にとってよく知られているが、データ処理部１４とデータ処理部１９における動作は、従来の装置の動作とは異なる。
【００７０】
データ処理部１４の一部の動作は、冗長データ検索部１６との間にてデータの処理を行うが、この動作については、本発明の第１の実施の形態において説明している図１のデータ処理部４と同一の動作であるため、説明を省略する。
【００７１】
データ処理部１４の一部の動作は、冗長データ受信部１７との間にてデータの処理を行うが、この動作については、本発明の第１の実施の形態において説明している図１のデータ処理部８と同一の動作であるため、説明を省略する。
【００７２】
冗長データ検索部１６は、本発明の第１の実施の形態において説明している図１の冗長データ検索部６の動作と同一であるため、説明を省略する。
【００７３】
冗長データ受信部１７は、本発明の第１の実施の形態において説明している図１の冗長データ受信部１０の動作と同一であるため、説明を省略する。
【００７４】
制御ボード１８内の冗長データ検索部２１、冗長データ受信部２２の各々の動作は、制御ボード１３内の冗長データ検索部１６、冗長データ受信部１７の各々の動作と同一であるため、説明を省略する。
【００７５】
次に、上記第１の実施の形態の動作と、本第２の実施の形態の動作との差分について、図面を参照しながら説明する。
【００７６】
図２において、データ処理部１４は、冗長データ検索部１６が冗長対象となるデータに対応するインデックス番号と、インデックス番号が新規割り当てか否かの情報フラグを”新規割り当て”として送信したインデックス番号取得応答メッセージを受信したときに、制御ボード１８に対し、冗長データ格納要求メッセージにてインデックス番号と冗長データを送信する。
【００７７】
データ処理部１９は、制御ボード１３のデータ処理部１４から冗長データ格納要求メッセージを受信したときに、冗長データ受信部２２へ転送する。
【００７８】
データ処理部１９は、冗長データ受信部２２から冗長データ格納応答メッセージを受信したときに、制御ボード１３に対し、冗長データ格納応答メッセージを送信する。
【００７９】
データ処理部１４は、制御ボード１８のデータ処理部１９から冗長データ格納応答メッセージを受信したときに、冗長データを他の制御ボードへの送信済みを示すミラーリング完了フラグをメモリ１５のインデックス番号に対応するエリアに格納する。
【００８０】
上記においては、データ処理部１４からデータ処理部１９への動作順に説明しているが、データ処理部１４とデータ処理部１９は、同一の機能を有するため、データ処理部１９からデータ処理部１４への動作順でもよい。
【００８１】
また、上記においては、制御ボード１３内のデータ処理部１４と、冗長データ検索部１６と、冗長データ受信部１７とは機能ブロックとして別の機能部とし、構成としては同一のＣＰＵ又はＤＳＰに機能が搭載されるものとしているが、異なるＣＰＵ又はＤＳＰに機能が搭載されていてもよい。また、このことは、制御ボード１８内のデータ処理部１９と、冗長データ検索部２１と、冗長データ受信部２２とについても同様である。
【００８２】
また、上記の冗長対象となるデータは、すでに冗長対象となることが想定されている場合、例えば、メッセージフォーマットが規定されている上で、あるパラメタが冗長対象となることが実装の際に既知であれば、そのパラメタを冗長対象データとして冗長性を削減する手法を用いてもよい。
【００８３】
以上のように第２の実施の形態について述べたが、図２のメモリ１５、メモリ２０は、当業者にとってよく知られており、また本発明とは直接関係しないので、その詳細な説明は省略する。
【００８４】
上述のように、制御ボード１８は、制御ボード１３のメモリ領域をミラーリングしているが、本発明によるメモリ利用効率の向上効果と通信システム装置内で発生するメッセージ長を短縮すること、さらに必要時のみに冗長データを制御ボード１８に送信する機能を有することにより、制御ボード１３から制御ボード１８へのメモリミラーリング処理は、｛（ｎ−１）−２α｝／ｚ倍の効率化を図ることができ、従来方式に比し、ミラーリング処理を高速化することができる。
【図面の簡単な説明】
【００８５】
【図１】本発明にかかる冗長性削減システムの一実施の形態を示す構成図である。
【図２】本発明の通信システムにおける制御ボードの冗長構成の一実施の形態を示す構成図である。
【符号の説明】
【００８６】
１  装置
２  他の装置
３  制御ボード
４  データ処理部
５  メモリ
６  冗長データ検索部
７  制御ボード
８  データ処理部
９  メモリ
１０  冗長データ受信部
１１  装置
１２  他の装置
１３  制御ボード
１４  データ処理部
１５  メモリ
１６  冗長データ検索部
１７  冗長データ受信部
１８  制御ボード
１９  データ処理部
２０  メモリ
２１  冗長データ検索部
２２  冗長データ受信部
【図１】
2008009786.tif 000003
【図２】
2008009786.tif 000004