Podtech/llm-jp-corpus-v4-ja_patent huggingface dataset:
【手続補正書】
【提出日】平成21年6月8日(2009.6.8)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】変更
【補正の内容】
【００３５】
本発明でいうシリコーン系化合物の製造方法としては、一般的な重縮合によって製造することができる。例えばＲ３ＳｉＣｌ（トリオルガノクロロシラン）、Ｒ２ＳｉＣｌ２（ジオルガノジクロロシラン）、ＲＳｉＣｌ３（モノオルガノトリクロロシラン）、ＳｉＣｌ４（テトラクロロシラン）をモノマーとして用い、目的とするＭ、Ｄ、Ｔ、Ｑ単位のいずれかから構成されるシリコーン系化合物をＲ３ＳｉＣｌ（Ｍ単位に相当）、Ｒ２ＳｉＣｌ２（Ｄ単位に相当）、ＲＳｉＣｌ３（Ｔ単位に相当）、ＳｉＣｌ４（Ｑ単位に相当）から所望のモル比で酸もしくはアルカリの触媒下で縮合せしめ、シリコーン系化合物を合成する方法で製造することができる。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００３７
【補正方法】変更
【補正の内容】
【００３７】
また、シリコーン系化合物に含有されるシラノール基の含有量は反応時間によって制御可能であるが、シラノール基を制御するために封鎖剤としてＲ３ＳｉＣｌやＲ３ＳｉＯＨをシラノール基と反応させることでシラノール基の含有量を制御することも可能であり、シラノール基の含有量の測定は赤外分光分析などにより測定可能である。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００４６
【補正方法】変更
【補正の内容】
【００４６】
まず、実施例及び比較例におけるシリコーン系化合物の調製を下記の通り行い、表１に示すシリコーン系化合物１〜１２を得た。
＜Ｍ、Ｄ、Ｔ、Ｑ単位の割合の調製＞Ｒ３ＳｉＣｌ（Ｍ単位に相当）、Ｒ２ＳｉＣｌ２（Ｄ単位に相当）、ＲＳｉＣｌ３（Ｔ単位に相当）、ＳｉＣｌ４（Ｑ単位に相当）を所望のモル比にて縮合し、Ｍ、Ｄ、Ｔ、Ｑ単位の割合が異なるシリコーン系化合物を製造した。
＜フェニル基、メチル基の割合＞前記したＲ部分をそれぞれフェニル基、メチル基で置換し、モル比でフェニル基、メチル基の割合の異なるシリコーン系化合物を調製した。
＜シラノール基の含有量＞シリコーン系化合物を縮合する際の反応時間を各々調整し、得られたシリコーン系化合物を赤外分光分析によりシラノール基を測定した。また、シラノール基の含有量が０％の場合はシラノール基の封鎖剤としてＲ３ＳｉＣｌを過剰に添加し、シラノール基の含有量を０％とした。
＜分子量＞シリコーン系化合物を縮合する際の反応時間を各々調整し、得られたシリコーン系化合物をゲル浸透クロマトグラフィー（ＧＰＣ）を用いて、重量平均分子量を測定した。
【手続補正書】
【提出日】平成19年7月2日(2007.7.2)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】色処理装置およびその方法
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
第一の色再現域の色信号を第二の色再現域の色信号へ変換する色処理装置であって、
前記第一の色再現域を拡大した領域と、前記第二の色再現域とが交差する色座標から上限色域を算出する算出手段と、
前記第一の色再現域の色信号を、前記上限色域の色信号に変換する変換手段とを有することを特徴とする色処理装置。
【請求項2】
前記変換手段は、前記第一の色再現域の色信号を前記第二の色再現域の中間色域にガマットマッピングするマッピング手段、および、前記中間色域を前記上限色域へ拡大する色域拡大補正手段とを有することを特徴とする請求項1に記載された色処理装置。
【請求項3】
前記色域補正手段はスプライン関数を用いることを特徴とする請求項2に記載された色処理装置。
【請求項4】
第一の色再現域の色信号を第二の色再現域の色信号へ変換する色処理方法であって、
前記第一の色再現域を拡大した領域と、前記第二の色再現域とが交差する色座標から上限色域を算出し、
前記第一の色再現域の色信号を、前記上限色域の色信号に変換することを特徴とする色処理方法。
【請求項5】
請求項1から請求項3の何れか一項に記載された色像処理装置をコンピュータを用いて実現するコンピュータプログラムが記録されたことを特徴とするコンピュータが読み取り可能な記憶媒体。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正の内容】
【０００１】
【発明の属する技術分野】
本発明は、第一の色再現域の色信号を第二の色再現域の色信号へ変換する色処理に関する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
本発明は、コントラストが高く、鮮やかな出力画像を得ることが可能なガマットマッピングを実行することを目的とする。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
本発明にかかる色処理装置は、第一の色再現域の色信号を第二の色再現域の色信号へ変換する色処理装置であって、前記第一の色再現域を拡大した領域と、前記第二の色再現域とが交差する色座標から上限色域を算出する算出手段と、前記第一の色再現域の色信号を、前記上限色域の色信号に変換する変換手段とを有することを特徴とする。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】削除
【補正の内容】
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
本発明にかかる色処理方法は、第一の色再現域の色信号を第二の色再現域の色信号へ変換する色処理方法であって、前記第一の色再現域を拡大した領域と、前記第二の色再現域とが交差する色座標から上限色域を算出し、前記第一の色再現域の色信号を、前記上限色域の色信号に変換することを特徴とする。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】削除
【補正の内容】
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正の内容】
【００２５】
プリンタ色域記憶部205は端子210からプリンタの色再現域に関する情報を、モニタ色域記憶部204は端子211から入力されるモニタの色再現域に関する情報をそれぞれ記憶する。ガマットマッピング部206は、プリンタの色再現域情報およびモニタの色再現域情報を参照して、モニタ色再現域の圧縮およびマッピングを行う。以下では、ガマットマッピング部206により処理されたモニタ色再現域の圧縮およびマッピング結果を「中間写像色再現域」と呼ぶ。色域記憶部207は中間写像色再現域の情報を記憶する。色域拡大補正部208は、中間写像色再現域情報およびプリンタの色再現域情報を参照し、中間写像色再現域をプリンタの色再現域へマッピングする。以下では、色域拡大補正部208によるマッピング結果を「写像色再現域」と呼ぶ。LUT作成部209は、モニタの色再現域と写像色再現域との対応関係、並びに、モニタ上で所定色が得られるRGBデータおよびプリンタ上で所定色が得られるCMYKデータを参照して、RGBデータをCMYKデータへ変換するためのLUTを作成する。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００４３
【補正方法】変更
【補正の内容】
【００４３】
図11は第2実施形態の色信号変換部108の構成例を示すブロック図で、上限色域算出部1008は、前記の問題を回避するためにプリンタ色域の使用を制限するために、使用するプリンタ色域の上限を示す上限色再現域を算出するものである。上限色域記憶部1009は、算出された上限色再現域の情報を記憶する。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００６６
【補正方法】変更
【補正の内容】
【００６６】
【発明の効果】
以上説明したように、本発明によれば、コントラストが高く、鮮やかな出力画像を得ることが可能なガマットマッピングを実行することができる。
【手続補正書】
【提出日】平成21年6月23日(2009.6.23)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
シリコン基部と、
前記シリコン基部上に位置するトランジスタと、
前記シリコン基部上方および前記トランジスタ上方に位置する第一絶縁層と、
前記第一絶縁層上方に位置する第一線路層と、
前記第一線路層上方および前記第一絶縁層上方に位置する第二絶縁層と、
前記第二絶縁層上方に位置する第二線路層と、
前記第一および第二線路層上方ならびに前記第一および第二絶縁層上方に位置する保護層と、
前記保護層上方に位置する第一重合物層と、
前記第一重合物層の中に位置し、前記第一重合物層の上面と実質的に同一平面上の上面を有する第一銅柱体と、
前記第一重合物層の中に位置し、前記第一銅柱体との距離が１０μｍから２５０μｍであって、前記第一重合物層の上面と実質的に同一平面上の上面を有する第二銅柱体と、
前記第一銅柱体の前記上面上に位置する第一金属層と、
前記第一金属層上および前記第一銅柱体の前記上面上方に位置し、１μｍから１００μｍの厚さを有する第一銅層と、
を備える線路デバイス。
【請求項２】
前記第一金属層は、前記第一銅柱体の前記上面と前記第一銅層との間に位置するチタン含有層を含む請求項１に記載の線路デバイス。
【請求項３】
前記保護層上方、および前記保護層に形成された第一開口の底部に位置する前記第二線路層のパッド上に第二金属層をさらに備え、
前記第二金属層は、前記第一開口を経由して前記パッドに接続され、
前記第一銅柱体は、前記第二金属層上に位置し、前記第二金属層を経由して前記パッドに接続されている請求項１に記載の線路デバイス。
【請求項４】
前記第二金属層は、２μｍから３０μｍの厚みを有する第二銅層を含み、
前記第一銅柱体は、直接的に前記第二銅層上に位置する請求項３に記載の線路デバイス。
【請求項５】
前記第二金属層は、チタン含有層、および前記チタン含有層上方に位置する第二銅層を含み、
前記第一銅柱体は、直接的に前記第二銅層上に位置する請求項３に記載の線路デバイス。
【請求項６】
前記保護層上に位置する第二重合物層をさらに備え、
前記第二重合物層に形成された第二開口は、前記パッド上方に位置し、
前記第二重合物層は、３μｍから５０μｍの厚みを有し、
前記第二金属層は、前記第二重合物層上にも位置する請求項３に記載の線路デバイス。
【請求項７】
前記第一銅柱体は、２０μｍから２００μｍの高さを有する請求項１に記載の線路デバイス。
【請求項８】
前記保護層は、厚さが０．２μｍから１．２μｍの窒化物層を含む請求項１に記載の線路デバイス。
【請求項９】
前記第一線路層は、電気めっきされた銅を含む請求項１に記載の線路デバイス。
【請求項１０】
前記第一重合物層上に位置する第二重合物層をさらに備え、
前記第二重合物層に形成された開口は、前記第一銅柱体の前記上面上方に位置する請求項１に記載の線路デバイス。
【請求項１１】
シリコン基部と、
前記シリコン基部上に位置するトランジスタと、
前記シリコン基部上方および前記トランジスタ上方に位置する第一絶縁層と、
前記第一絶縁層上方に位置する第一線路層と、
前記第一線路層上方および前記第一絶縁層上方に位置する第二絶縁層と、
前記第二絶縁層上方に位置する第二線路層と、
前記第一および第二線路層上方ならびに前記第一および第二絶縁層上方に位置する保護層と、
前記保護層上方に位置する第一重合物層と、
前記第一重合物層の中に位置し、前記第一重合物層の上面と実質的に同一平面上の上面を有する第一銅柱体と、
前記第一重合物層の中に位置し、前記第一銅柱体との距離が１０μｍから２５０μｍであって、前記第一重合物層の上面と実質的に同一平面上の上面を有する第二銅柱体と、
前記第一銅柱体の前記上面上に位置する第一金属層と、
前記第一金属層上および前記第一銅柱体の前記上面上方に位置し、錫含有はんだを含む第二金属層と、
を備える線路デバイス。
【請求項１２】
前記第一金属層は、前記第一銅柱体の前記上面と前記第二金属層との間に位置するチタン含有層を含む請求項１１に記載の線路デバイス。
【請求項１３】
前記保護層上方、および前記保護層に形成された第一開口の底部に位置する前記第二線路層のパッド上に第三金属層をさらに備え、
前記第三金属層は、前記第一開口を経由して前記パッドに接続され、
前記第一銅柱体は、前記第三金属層上に位置し、前記第三金属層を経由して前記パッドに接続されている請求項１１に記載の線路デバイス。
【請求項１４】
前記第三金属層は、２μｍから３０μｍの厚みを有する銅層を含み、
前記第一銅柱体は、直接的に前記銅層上に位置する請求項１３に記載の線路デバイス。
【請求項１５】
前記第三金属層は、チタン含有層、および前記チタン含有層上方に位置する銅層を含み、
前記第一銅柱体は、直接的に前記銅層上に位置する請求項１３に記載の線路デバイス。
【請求項１６】
前記保護層上に位置する第二重合物層をさらに備え、
前記第二重合物層に形成された第二開口は、前記パッド上方に位置し、
前記第二重合物層は、３μｍから５０μｍの厚みを有し、
前記第三金属層は、前記第二重合物層上にも位置する請求項１３に記載の線路デバイス。
【請求項１７】
前記第一銅柱体は、２０μｍから２００μｍの高さを有する請求項１１に記載の線路デバイス。
【請求項１８】
前記保護層は、厚さが０．２μｍから１．２μｍの窒化物層を含む請求項１１に記載の線路デバイス。
【請求項１９】
前記第一線路層は、電気めっきされた銅を含む請求項１１に記載の線路デバイス。
【請求項２０】
前記第一重合物層上に位置する第二重合物層をさらに備え、
前記第二重合物層に形成された開口は、前記第一銅柱体の前記上面上方に位置する請求項１１に記載の線路デバイス。
【請求項２１】
前記第二金属層は、前記第一金属層上に位置する銅層、および前記銅層上に位置するニッケル含有層をさらに含み、
前記錫含有はんだは、前記ニッケル含有層上に位置する請求項１１に記載の線路デバイス。
【請求項２２】
前記ニッケル含有層は、１μｍから１０μｍの厚みを有する請求項２１に記載の線路デバイス。
【請求項２３】
前記錫含有はんだは、錫銀合金を含む請求項１１に記載の線路デバイス。
【手続補正書】
【提出日】平成21年6月23日(2009.6.23)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
線路デバイスの製造方法であって、
シリコン基部、
前記シリコン基部上に位置するトランジスタ、
前記シリコン基部上方および前記トランジスタ上方に位置する第一絶縁層、
前記第一絶縁層上方に位置する第一線路層、
前記第一線路層上方および前記第一絶縁層上方に位置する第二絶縁層、
前記第二絶縁層上方に位置する第二線路層、
前記第一および第二線路層上方ならびに前記第一および第二絶縁層上方に位置し、前記第二線路層のパッドの上方に第一開口を有する保護層、および、
前記保護層上方に位置し、前記第一開口を経由して前記パッドに接続する第一金属層、を準備する工程と、
前記第一金属層上および前記保護層上方に第一重合物層を形成する工程と、
前記第一重合物層を研磨し前記第一金属層の表面を露出させる工程と、
前記第一重合物層上方および前記表面上に第二金属層を形成する工程と、
前記第二金属層の一部を露出させる第二開口を有するフォトレジスト層を前記第二金属層上に形成する工程と、
前記一部の上方に第三金属層を形成する工程と、
前記フォトレジスト層を除去する工程と、
前記第三金属層に覆われていない前記第二金属層を除去する工程と、
を含む線路デバイスの製造方法。
【請求項２】
前記保護層は、厚さが０．２μｍから１．２μｍの窒化物層を含む請求項１記載の線路デバイスの製造方法。
【請求項３】
前記第一金属層は、前記保護層上方に位置し厚さが２０μｍから２００μｍの金層を含む請求項１記載の線路デバイスの製造方法。
【請求項４】
前記第一金属層は、前記保護層上方に位置し厚さが２０μｍから２００μｍの銅層を含む請求項１記載の線路デバイスの製造方法。
【請求項５】
前記第一金属層は、電気めっき処理を含む処理により形成される請求項１記載の線路デバイスの製造方法。
【請求項６】
前記第二金属層を形成する工程は、スパッタリング処理を含む請求項１記載の線路デバイスの製造方法。
【請求項７】
前記第三金属層を形成する工程は、前記一部の上方に厚さが１μｍから５０μｍの金層を電気めっきする工程を含む請求項１記載の線路デバイスの製造方法。
【請求項８】
前記第三金属層を形成する工程は、前記一部の上方に厚さが１μｍから１００μｍの銅層を電気めっきする工程を含む請求項１記載の線路デバイスの製造方法。
【請求項９】
前記第三金属層を形成する工程は、前記一部の上方に厚さが２０μｍから１５０μｍの錫含有層を形成する工程を含む請求項１記載の線路デバイスの製造方法。
【請求項１０】
前記第二金属層を形成する工程は、前記第一重合物層上方および前記第一金属層の前記表面上にチタン含有層を形成する工程を含む請求項１記載の線路デバイスの製造方法。
【請求項１１】
前記第一重合物層を研磨し前記表面を露出させる工程の後に、前記第一重合物層上に第二重合物層を形成し、続いて前記第二重合物層上に前記第二金属層を形成する工程を含む請求項１記載の線路デバイスの製造方法。
【請求項１２】
前記第二開口は、コイル状の空間を有する請求項１記載の線路デバイスの製造方法。
【請求項１３】
前記第三金属層に覆われていない前記第二金属層を除去する工程の後に、前記第三金属層に接続するワイヤーをワイヤー製作過程によって形成する請求項１記載の線路デバイスの製造方法。
【請求項１４】
前記保護層上に位置する第二重合物層を準備する工程、
前記第二重合物層上方に位置する前記第一金属層を準備する工程、および、
前記第二重合物層上方に前記第一重合物層を形成する工程をさらに含む請求項１記載の線路デバイスの製造方法。
【請求項１５】
線路デバイスの製造方法であって、
シリコン基部、
前記シリコン基部上に位置するトランジスタ、
前記シリコン基部上方および前記トランジスタ上方に位置する第一絶縁層、
前記第一絶縁層上方に位置する第一線路層、
前記第一線路層上方および前記第一絶縁層上方に位置する第二絶縁層、
前記第二絶縁層上方に位置する第二線路層、
前記第一および第二線路層上方ならびに前記第一および第二絶縁層上方に位置する保護層、
前記保護層上方に位置し、２０μｍから２００μｍの高さを有する第一金属柱体、および、
前記保護層上方に位置し、前記第一金属柱体との距離が１０μｍから２５０μｍである第二金属柱体、を準備する工程と、
前記保護層上方ならびに前記第一および第二金属柱体上に第一重合物層を形成する工程と、
研磨処理を含む処理を用いて前記第一重合物層の一部分を除去し前記第一金属柱体の第一表面および前記第二金属柱体の第二表面を露出させる工程と、
前記第一重合物層上方ならびに前記第一および第二表面上に第一金属層を形成する工程と、
前記第一金属層の一部を露出させる開口を有するフォトレジスト層を前記第一金属層上に形成する工程と、
前記一部の上方に第二金属層を形成する工程と、
前記フォトレジスト層を除去する工程と、
前記第二金属層に覆われていない前記第一金属層を除去する工程と、
を含む線路デバイスの製造方法。
【請求項１６】
前記第二金属層に覆われていない前記第一金属層を除去する工程の後に、前記第二金属層に接続するワイヤーをワイヤー製作過程によって形成する請求項１５記載の線路デバイスの製造方法。
【請求項１７】
前記第一金属柱体は、前記保護層上方に位置し厚さが２０μｍから２００μｍの銅層を含む請求項１５記載の線路デバイスの製造方法。
【請求項１８】
前記第一金属柱体は、前記保護層上方に位置し厚さが２０μｍから２００μｍの金層を含む請求項１５記載の線路デバイスの製造方法。
【請求項１９】
前記第一金属柱体は、電気めっき処理を含む処理により形成される請求項１５記載の線路デバイスの製造方法。
【請求項２０】
前記第二金属層を形成する工程は、前記一部の上方に厚さが１μｍから５０μｍの金層を電気めっきする工程を含む請求項１５記載の線路デバイスの製造方法。
【請求項２１】
前記第二金属層を形成する工程は、前記一部の上方に厚さが１μｍから１００μｍの銅層を電気めっきする工程を含む請求項１５記載の線路デバイスの製造方法。
【請求項２２】
前記第二金属層を形成する工程は、前記一部の上方に厚さが２０μｍから１５０μｍの錫含有層を形成する工程を含む請求項１５記載の線路デバイスの製造方法。
【請求項２３】
前記第一金属層を形成する工程は、前記第一重合物層上方ならびに前記第一および第二表面上にチタン含有層をスパッタリングする工程を含む請求項１５記載の線路デバイスの製造方法。
【請求項２４】
前記第一重合物層の前記一部を除去し前記第一表面および前記第二表面を露出させる工程の後に、前記第一重合物層上に第二重合物層を形成し、続いて前記第二重合物層上に前記第一金属層を形成する工程を含む請求項１５記載の線路デバイスの製造方法。
【請求項２５】
前記保護層上に位置する第二重合物層を準備する工程、
前記第二重合物層上方に位置する前記第一および第二金属柱体を準備する工程、および、
前記第二重合物層上方に前記第一重合物層を形成する工程をさらに含む請求項１５記載の線路デバイスの製造方法。
【手続補正書】
【提出日】平成21年6月17日(2009.6.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板内に形成されて相互に電気的に分離された第１導電型の第１、第２及び第３深いウェルと
前記第１、第２及び第３深いウェルと前記半導体基板の表面間にそれぞれ形成されて相異なる電源と接続する第２導電型の第１ウェルと第２ウェル、及びアクティブピクセルセンサアレイと
前記半導体基板内に形成されて前記第１ウェル、第２ウェル及びアクティブピクセルセンサアレイの側部をそれぞれ取り囲む第１導電型の第１、第２及び第３保護ウェルとを含むことを特徴とする半導体集積回路素子。
【請求項２】
前記第１ウェルと前記第１保護ウェル内にはアナログ回路が形成されて、前記第２ウェルと前記第２保護ウェル内にはデジタル回路が形成されて、前記アクティブピクセルセンサアレイと前記第３保護ウェル内にはイメージセンシング回路が形成されることを特徴とする請求項１に記載の半導体集積回路素子。
【請求項３】
前記第１、第２及び第３保護ウェルはそれぞれ接地と接続することを特徴とする請求項２に記載の半導体集積回路素子。
【請求項４】
前記アナログ回路は前記アクティブピクセルセンサアレイからの電気信号をサンプリングする相関二重サンプラを含むことを特徴とする請求項２に記載の半導体集積回路素子。
【請求項５】
前記デジタル回路はタイミング信号及び制御信号を提供するタイミングジェネレータまたはデコーダを含むことを特徴とする請求項２に記載の半導体集積回路素子。
【請求項６】
前記第１、第２及び第３深いウェルは前記半導体表面から約２―１２μｍ深さに形成されることを特徴とする請求項１に記載の半導体集積回路素子。
【請求項７】
前記第１、第２及び第３深いウェルは約２×１０１２ａｔｏｍｓ／ｃｍ２のドーズでイオン注入された領域であることを特徴とする請求項６に記載の半導体集積回路素子。
【請求項８】
前記半導体基板は第２導電型であって、前記第１、第２及び第３保護ウェルは前記半導体基板の表面からそれぞれ前記第１、第２及び第３深いウェルまで延長されて形成されたことを特徴とする請求項１に記載の半導体集積回路素子。
【請求項９】
前記半導体基板はＮ型であって、前記半導体基板は基板電源ＶＤＤ＿ｓｕｂと接続することを特徴とする請求項８に記載の半導体集積回路素子。
【請求項１０】
前記半導体基板は第１導電型であって、前記第１、第２及び第３保護ウェルは前記半導体基板の表面から約０．５―２μｍ深さまで形成されたことを特徴とする請求項１に記載の半導体集積回路素子。
【請求項１１】
前記半導体基板はＰ型であって、前記半導体基板は接地ＧＮＤと接続することを特徴とする請求項１０に記載の半導体集積回路素子。
【請求項１２】
前記半導体基板内に前記第１、第２及び第３保護ウェル間に形成されて前記第１、第２及び第３保護ウェルを相互に電気的に分離する第２導電型の基板ウェルをさらに含むことを特徴とする請求項１に記載の半導体集積回路素子。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体集積回路素子
【手続補正書】
【提出日】平成21年6月23日(2009.6.23)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
線路デバイスの製造方法であって、
２０μｍから２００μｍの深さを有する第一開口をデバイスに形成する工程と、
前記デバイスの表面上方、前記第一開口の中、および前記第一開口の側壁に第一金属層を形成する工程と、
前記第一金属層上、前記表面上方、および前記第一開口の中に第二金属層を電気めっきする工程と、
研磨処理を含む処理によって前記第一開口の外側および前記表面の上方の前記第一および第二金属層を除去する工程と、
前記表面の上方、および前記第一開口上部の前記第二金属層上に第三金属層を形成する工程と、
前記第三金属層の一部を露出させる第二開口を有するフォトレジスト層を前記第三金属層上に形成する工程と、
前記一部の上方に第四金属層を形成する工程と、
前記フォトレジスト層を除去する工程と、
前記第四金属層に覆われていない前記第三金属層を除去する工程と、
を含む線路デバイスの製造方法。
【請求項２】
前記第一および第二金属層を除去する工程の後に、前記表面上に重合物層を形成し、続いて前記重合物層上にも前記第三金属層を形成する工程をさらに含む請求項１記載の線路デバイスの製造方法。
【請求項３】
前記第二金属層を電気めっきする工程は、前記第一金属層上、前記表面上方、および前記第一開口の中に銅層を電気めっきする工程を含む請求項１記載の線路デバイスの製造方法。
【請求項４】
前記第三金属層を形成する工程は、前記表面上方、および前記第一開口上部の前記第二金属層上にチタン含有層をスパッタリングする工程を含む請求項１記載の線路デバイスの製造方法。
【請求項５】
前記第四金属層を形成する工程は、前記一部の上方に厚さが１μｍから５０μｍの金層を電気めっきする工程を含む請求項１記載の線路デバイスの製造方法。
【請求項６】
前記第四金属層を形成する工程は、前記一部の上方に厚さが１μｍから１００μｍの銅層を電気めっきする工程を含む請求項１記載の線路デバイスの製造方法。
【請求項７】
前記第四金属層を形成する工程は、前記一部の上方に厚さが２０μｍから１５０μｍの錫含有層を電気めっきする工程を含む請求項１記載の線路デバイスの製造方法。
【請求項８】
前記第一金属層を形成する工程は、前記表面上方、前記第一開口の中、および前記側壁にチタン含有層を形成する工程を含む請求項１記載の線路デバイスの製造方法。
【請求項９】
前記第一金属層を形成する工程は、前記表面上方、前記第一開口の中、および前記側壁にタンタル含有層を形成する工程を含む請求項１記載の線路デバイスの製造方法。
【請求項１０】
シリコン基部と、
前記シリコン基部上に位置するトランジスタと、
前記シリコン基部上方および前記トランジスタ上方に位置する第一絶縁層と、
前記第一絶縁層上方に位置する第一線路層と、
前記第一線路層上方および前記第一絶縁層上方に位置する第二絶縁層と、
前記第二絶縁層上方に位置する第二線路層と、
前記第一および第二線路層上方ならびに前記第一および第二絶縁層上方に位置し、前記第二線路層のパッドの上方に第一開口を有する保護層と、
前記保護層上方および前記パッド上に位置し、前記第一開口を経由して前記パッドに接続され、前記保護層上方および前記パッド上方に位置し２μｍから３０μｍの厚みを有する第一銅層を含む第一金属層と、
前記第一銅層上および前記保護層上方に位置する第一重合物層と、
前記第一銅層上および前記第一重合物層の中に位置し、前記第一重合物層の上面と実質的に同一平面上の上面を有する銅柱体と、
前記銅柱体の前記上面上に位置する第二金属層と、
前記第二金属層上に位置し、１μｍから１００μｍの厚みを有する第二銅層と、
を備える線路デバイス。
【請求項１１】
前記第一金属層は、前記第一銅層の下に位置するチタン含有層をさらに含む請求項１０記載の線路デバイス。
【請求項１２】
前記保護層上に位置する第二重合物層をさらに備え、
前記第二重合物層に形成された第二開口は、前記パッド上方に位置し、
前記第二重合物層は、３μｍから５０μｍの厚みを有し、
前記第一金属層は、前記第二重合物層上にも位置する請求項１０記載の線路デバイス。
【請求項１３】
前記銅柱体は、２０μｍから２００μｍの高さを有する請求項１０記載の線路デバイス。
【請求項１４】
前記保護層は、厚さが０．２μｍから１．２μｍの窒化物層を含む請求項１０記載の線路デバイス。
【請求項１５】
前記第一線路層は、電気めっきされた銅を含む請求項１０記載の線路デバイス。
【請求項１６】
前記第一重合物層上に位置する第二重合物層をさらに備え、
前記第二重合物層に形成された第二開口は、前記銅柱体の前記上面上方に位置する請求項１０記載の線路デバイス。
【請求項１７】
前記第二銅層上に位置するニッケル含有層をさらに備える請求項１０記載の線路デバイス。
【請求項１８】
前記ニッケル含有層は、１μｍから１０μｍの厚みを有する請求項１７記載の線路デバイス。
【請求項１９】
前記第二銅層上に位置するニッケル含有層と、
前記ニッケル含有層上に位置する錫含有はんだと、をさらに備える請求項１０記載の線路デバイス。
【請求項２０】
前記錫含有はんだは、錫銀合金を含む請求項１９記載の線路デバイス。
【手続補正書】
【提出日】平成21年6月18日(2009.6.18)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板；
前記基板に配置された、第１表面領域及び第２表面領域を備える半導体発光積層体であり：
前記基板上に配置された第１半導体層；
前記第１半導体層上に配置された発光層；及び
前記発光層上に配置された第２半導体層；
を有する半導体発光積層体；
前記第１表面領域に配置された第１電極；
前記第２表面領域に配置された第１透明酸化物導電層；並びに
前記第１透明酸化物導電層上に配置された第２電極；
を有する半導体発光デバイスであって、
当該発光デバイスの面積が2.5×105μm2より大きく、前記第１電極の第１エッジと該第１エッジに隣接する前記第２電極の第２エッジとの間隔が原則的に150μmと250μmとの間であり、且つ前記第１電極及び前記第２電極の面積が前記発光層の面積の15％から25％であるところの半導体発光デバイス。
【請求項２】
請求項１に記載の半導体発光デバイスであって、前記基板と前記半導体発光積層体との間に配置された接着層をさらに有する半導体発光デバイス。
【請求項３】
請求項２に記載の半導体発光デバイスであって、前記接着層がポリイミド、ベンゾシクロブテン（BCB）、プレフルオロシクロブタン（PFCB）、インジウムスズ酸化物、In、Sn、Al、Au、Pt、Zn、Ag、Ti、Pb、Ni、Au-Be、Au-Sn、Au-Si、Pb-Sn、Au-Ge、PdIn、及びAuZnから成るグループから選択される少なくとも１つの材料を有するところの半導体発光デバイス。
【請求項４】
請求項２に記載の半導体発光デバイスであって、前記基板及び前記接着層の何れかの上に配置された反応層をさらに有する半導体発光デバイス。
【請求項５】
請求項４に記載の半導体発光デバイスであって、前記反応層がSiNx、チタン、及びクロムから成るグループから選択される少なくとも１つの材料を有するところの半導体発光デバイス。
【請求項６】
請求項４に記載の半導体発光デバイスであって、前記発光積層体及び前記反応層の何れかの下に配置された反射層をさらに有する半導体発光デバイス。
【請求項７】
請求項６に記載の半導体発光デバイスであって、前記反射層がIn、Sn、Al、Pt、Zn、Ag、Ti、Pb、Pd、Ge、Cu、AuBe、AuGe、Ni、PbSn、及びAuZnから成るグループから選択される少なくとも１つの材料を有するところの半導体発光デバイス。
【請求項８】
請求項１に記載の半導体発光デバイスであって、前記半導体発光積層体の前記第２表面領域が高濃度にドープされたｐ型半導体コンタクト領域、リバーストンネル領域、又は表面が粗くされた領域であるところの半導体発光デバイス。
【請求項９】
請求項１に記載の半導体発光デバイスであって、前記第１半導体層がAlN、GaN、AlGaN、InGaN、AlInGaN、GaP、GaAsP、GaInP、AlGaInP、及びAlGaAsから成るグループから選択される少なくとも１つの材料を有し、且つ
前記第２半導体層がAlN、GaN、AlGaN、InGaN、AlInGaN、GaP、GaAsP、GaInP、AlGaInP、及びAlGaAsから成るグループから選択される少なくとも１つの材料を有するところの半導体発光デバイス。
【請求項１０】
請求項１に記載の半導体発光デバイスであって、前記第１電極の形状が螺旋形状、平面形状、又は分岐形状を有するところの半導体発光デバイス。
【請求項１１】
請求項１に記載の半導体発光デバイスであって、前記第２電極の形状が螺旋形状、平面形状、又は分岐形状を有するところの半導体発光デバイス。
【請求項１２】
請求項１に記載の半導体発光デバイスであって、前記基板と前記半導体発光積層体との間に配置された第２透明酸化物導電層をさらに有する半導体発光デバイス。
【請求項１３】
請求項１２に記載の半導体発光デバイスであって、前記第１表面領域が前記第２透明酸化物導電層まで及んでいるところの半導体発光デバイス。
【手続補正書】
【提出日】平成21年1月6日(2009.1.6)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
容器内にＸ線管、高電圧発生回路、および絶縁油を収容し、容器の外壁面の一部に放熱効率を向上させる放熱機構を設けた一体形Ｘ線発生装置において、
容器内に１個以上の放熱用開口と複数個の絶縁材料から成る壁面を有する筐体を備え、
該筐体はその放熱用開口が容器の放熱機構を設けた壁面（以下、冷却壁面という）に対向するように配設され、前記筐体内に容器内の主な発熱部と一部の絶縁油とが内包されること
を特徴とする一体形Ｘ線発生装置。
【請求項２】
請求項１記載の一体形Ｘ線発生装置において、
前記主な発熱部がＸ線管の陽極であること
を特徴とする一体形Ｘ線発生装置。
【請求項３】
請求項１又は２記載の一体形Ｘ線発生装置において、
前記放熱機構は放熱フィンと冷却ファンとから構成され、前記放熱フィンが前記容器の冷却壁面の外側に設置され、前記放熱フィンに対向して前記冷却ファンが配設されていること
を特徴とする一体形Ｘ線発生装置。
【請求項４】
請求項１乃至３いずれか１項記載の一体形Ｘ線発生装置において、
前記容器の壁面に１個以上の通気孔を設け、該通気孔に防塵用のフィルタを装着したこと
を特徴とする一体形Ｘ線発生装置。
【請求項５】
請求項１乃至３いずれか１項記載の一体形Ｘ線発生装置において、
前記筐体内に収納された発熱部と前記容器の冷却壁面との間に、熱伝達率の高い電気的絶縁物質を介在させたこと
を特徴とする一体形Ｘ線発生装置。
【手続補正書】
【提出日】平成21年3月25日(2009.3.25)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
過酸化水素１０ないし２０重量％、有機酸１ないし５重量％、トリアゾール系化合物０．１ないし１重量％、ふっ素化合物０．０１ないし０．５重量％及び超純水を含むことを特徴とするモリブデン／銅／窒化モリブデン多重膜配線用エッチング液。
【請求項２】
前記有機酸はクエン酸であり、前記トリアゾール系化合物はベンゾトリアゾルであり、前記ふっ素化合物はフッ化水素酸であることを特徴とする請求項１に記載のエッチング液。
【請求項３】
基板上にモリブデン層、銅層及び窒化モリブデン層を順次的に積層して多重膜を形成し、
前記多重膜を過酸化水素１０ないし２０重量％、有機酸１ないし５重量％、トリアゾール０．１ないし１重量％、ふっ素化合物０．０１ないし０．５重量％及び超純水を含むエッチング液を用いてエッチングすることを含むことを特徴とする配線形成方法。
【請求項４】
前記有機酸はクエン酸であり、前記トリアゾール系化合物はベンゾトリアゾルであり、前記ふっ素化合物はフッ化水素酸であることを特徴とする請求項３に記載の配線形成方法。
【請求項５】
前記基板は絶縁体または半導体で構成されることを特徴とする請求項３に記載の配線形成方法。
【請求項６】
前記エッチングは２０ないし５０℃で行われることを特徴とする請求項３に記載の配線形成方法。
【請求項７】
前記エッチングは噴射方式で行われることを特徴とする請求項３に記載の配線形成方法。
【請求項８】
前記エッチングは５０ないし１２０秒間行われることを特徴とする請求項３に記載の配線形成方法。
【請求項９】
前記エッチングにおいては、前記多重膜を構成する窒化モリブデン、銅及びモリブデン層が一括的にエッチングされることを特徴とする請求項３に記載の配線形成方法。
【手続補正書】
【提出日】平成21年4月28日(2009.4.28)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】ＲＦＩＤタグ及びＲＦＩＤタグの作製方法
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
可撓性を有する基板上の第１の絶縁層上に第１の導電層と、前記第１の導電層上に前記第１の導電層に達する開口を含む第２の絶縁層と、前記第２の絶縁層上に集積回路部とアンテナとを電気的に接続する信号配線層及び前記信号配線層に隣接する第２の導電層とを有し、
前記第２の導電層は、前記開口において前記第１の導電層と接しており、
前記第１の導電層は、前記信号配線層と第２の絶縁層を介して重なっていることを特徴とするＲＦＩＤタグ。
【請求項２】
可撓性を有する基板上の第１の絶縁層上に第１の導電層と、前記第１の導電層上に前記第１の導電層に達する第１の開口及び第２の開口を含む第２の絶縁層と、前記第２の絶縁層上に集積回路部とアンテナとを電気的に接続する信号配線層及び前記信号配線層を間に挟んで隣接する第２の導電層及び第３の導電層とを有し、
前記第１の導電層は、前記第１の開口において前記第２の導電層と、前記第２の開口において前記第３の導電層と、それぞれ接していることを特徴とするＲＦＩＤタグ。
【請求項３】
可撓性を有する基板上の第１の絶縁層上に集積回路部とアンテナとを電気的に接続する信号配線層及び前記信号配線層に隣接する第１の導電層と、前記信号配線層及び前記第１の導電層上に、前記第１の導電層に達する開口を含む第２の絶縁層と、前記第２の絶縁層上に第２の導電層とを有し、
前記第２の導電層は、前記開口において前記第１の導電層と接しており、
前記第２の導電層は、前記信号配線層と第２の絶縁層を介して重なっていることを特徴とするＲＦＩＤタグ。
【請求項４】
可撓性を有する基板上の第１の絶縁層上に集積回路部とアンテナとを電気的に接続する信号配線層及び前記信号配線層を間に挟んで隣接する第１の導電層及び第２の導電層と、前記信号配線層、前記第１の導電層及び前記第２の導電層上に、前記第１の導電層に達する第１の開口及び前記第２の導電層に達する第２の開口を含む第２の絶縁層と、前記第２の絶縁層上に第３の導電層とを有し、
前記第３の導電層は、前記第１の開口において前記第１の導電層と、前記第２の開口において前記第２の導電層と、それぞれ接していることを特徴とするＲＦＩＤタグ。
【請求項５】
可撓性を有する基板上の第１の絶縁層上に第１の導電層と、前記第１の導電層上に第１の開口及び第２の開口を含む第２の絶縁層と、前記第２の絶縁層上に集積回路部とアンテナとを電気的に接続する信号配線層及び前記信号配線層を間に挟んで隣接する第２の導電層及び第３の導電層と、前記信号配線層、前記第２の導電層及び第３の導電層上に前記第２の導電層に達する第３の開口及び前記第３の導電層に達する第４の開口を含む第３の絶縁層と、前記第３の絶縁層上に第４の導電層とを有し、
前記第１の導電層は、前記第１の開口において前記第２の導電層と、前記第２の開口において前記第３の導電層とそれぞれ接し、
前記第４の導電層は、前記第３の開口において前記第２の導電層と、前記第４の開口において前記第３の導電層とそれぞれ接していることを特徴とするＲＦＩＤタグ。
【請求項６】
請求項１乃至５のいずれか一項において、前記集積回路部は薄膜トランジスタを有することを特徴とするＲＦＩＤタグ。
【請求項７】
請求項１乃至６のいずれか一項において、前記集積回路部は記憶素子を有することを特徴とするＲＦＩＤタグ。
【請求項８】
可撓性を有する基板上の第１の絶縁層上に第１の導電層を形成し、
前記第１の導電層上に前記第１の導電層に達する開口を含む第２の絶縁層を形成し、
前記第２の絶縁層上に導電膜を形成し、
前記導電膜を加工して、前記第１の導電層と前記第２の絶縁層を介して重なり、かつ集積回路部とアンテナとを電気的に接続する信号配線層と、前記信号配線層に隣接し、かつ前記開口において前記第１の導電層と接する第２の導電層とを形成することを特徴とするＲＦＩＤタグの作製方法。
【請求項９】
可撓性を有する基板上の第１の絶縁層上に第１の導電層を形成し、
前記第１の導電層上に前記第１の導電層に達する第１の開口及び第２の開口を含む第２の絶縁層を形成し、
前記第２の絶縁層上に導電膜を形成し、
前記導電膜を加工して、前記第１の導電層と前記第２の絶縁層を介して重なり、かつ集積回路部とアンテナとを電気的に接続する信号配線層と、前記信号配線層に隣接し、かつ前記開口において前記第１の導電層と接する第２の導電層とを形成することを特徴とするＲＦＩＤタグの作製方法。
【請求項１０】
可撓性を有する基板上の第１の絶縁層上に導電膜を形成し、
前記導電膜を加工して、集積回路部とアンテナとを電気的に接続する信号配線層と、前記信号配線層に隣接する第１の導電層とを形成し、
前記信号配線層及び前記第１の導電層上に、前記第１の導電層に達する開口を含む第２の絶縁層を形成し、
前記第２の絶縁層上に前記開口において前記第１の導電層と接する第２の導電層を形成することを特徴とするＲＦＩＤタグの作製方法。
【請求項１１】
可撓性を有する基板上の第１の絶縁層上に導電膜を形成し、
前記導電膜を加工して、集積回路部とアンテナとを電気的に接続する信号配線層と、前記信号配線層を間に挟んで隣接する第１の導電層及び第２の導電層とを形成し、
前記信号配線層、前記第１の導電層及び前記第２の導電層上に、前記第１の導電層に達する第１の開口及び前記第２の導電層に達する第２の開口を含む第２の絶縁層を形成し、
前記第２の絶縁層上に前記第１の開口において前記第１の導電層と、前記第２の開口において前記第２の導電層とそれぞれ接する第３の導電層を形成することを特徴とするＲＦＩＤタグの作製方法。
【請求項１２】
可撓性を有する基板上の第１の絶縁層上に第１の導電層を形成し、
前記第１の導電層上に第１の開口及び第２の開口を含む第２の絶縁層を形成し、
前記第２の絶縁層上に導電膜を形成し、
前記導電膜を加工して、集積回路部とアンテナとを電気的に接続する信号配線層と、前記信号配線層を間に挟んで隣接し、かつ前記第１の開口において前記第１の導電層と接する第２の導電層及び前記第２の開口において前記第１の導電層と接する前記第３の導電層とを形成し、
前記信号配線層、前記第２の導電層及び第３の導電層上に前記第２の導電層に達する第３の開口及び前記第３の導電層に達する第４の開口を含む第３の絶縁層を形成し、
前記第３の絶縁層上に前記第３の開口において前記第２の導電層と、前記第４の開口において前記第３の導電層とそれぞれ接する第４の導電層とを形成することを特徴とするＲＦＩＤタグの作製方法。
【請求項１３】
請求項９乃至１２のいずれか一項において、前記集積回路部に薄膜トランジスタを形成することを特徴とするＲＦＩＤタグの作製方法。
【請求項１４】
請求項９乃至１３のいずれか一項において、前記集積回路部に記憶素子を形成することを特徴とするＲＦＩＤタグの作製方法。
【手続補正書】
【提出日】平成21年2月10日(2009.2.10)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
アンテナ、及び前記アンテナと並列に接続された容量を含む共振回路を有し、
前記共振回路の容量は、複数の容量が並列に接続されてなり、
前記複数の容量の少なくとも１つは、他の容量と容量値が異なり、
前記複数の容量から選ばれた少なくとも１つの容量を、前記共振回路の容量から電気的に分離することで、前記共振回路の容量の容量値が調節されることを特徴とする半導体装置。
【請求項２】
請求項１において、前記複数の容量は、それぞれＭＩＳ容量であることを特徴とする半導体装置。
【請求項３】
アンテナ、及び前記アンテナと並列に接続された容量を含む共振回路を有し、
前記共振回路の容量は、第１の容量がｘ個（ｘは任意の自然数）、第２の容量がｙ個（ｙは任意の自然数）、第３の容量がｚ個（ｚは任意の自然数）、並列に接続されてなり、
前記第１の容量と前記第２の容量と前記第３の容量とは、それぞれ容量値が異なり、
ｘ個の前記第１の容量、ｙ個の前記第２の容量およびｚ個の前記第３の容量から選ばれた少なくとも１つの容量を、前記共振回路の容量から電気的に分離することで、前記共振回路の容量の容量値が調節されることを特徴とする半導体装置。
【請求項４】
請求項３において、前記第１の容量と前記第２の容量と前記第３の容量とは、それぞれＭＩＳ容量であることを特徴とする半導体装置。
【請求項５】
アンテナ、前記アンテナと並列に接続された容量、第１の配線、及び第２の配線を含む共振回路を有し、
前記共振回路の容量は、複数の容量が並列に接続されてなり、
前記複数の容量の少なくとも１つは、他の容量と容量値が異なり、
前記複数の容量は、それぞれ、半導体層と導電層との間に絶縁層を挟んでなり、
前記半導体層は、前記第１の配線を介して前記アンテナと電気的に接続され、
前記導電層は、前記第２の配線を介して前記アンテナと電気的に接続され、
前記複数の容量から選ばれた少なくとも１つの容量を、前記共振回路の容量から電気的に分離することで、前記共振回路の容量の容量値が調節されることを特徴とする半導体装置。
【請求項６】
アンテナ、及び前記アンテナと並列に接続された容量を含む共振回路と、トランジスタを含む変調回路とを有する半導体装置であって、
絶縁表面を有する基板上に形成された第１の結晶質半導体層及び第２の結晶質半導体層を有し、前記第１の結晶質半導体層及び前記第２の結晶質半導体層は同一材料を用いて形成され、
前記第１の結晶質半導体層上に形成された第１の絶縁層、及び前記第２の結晶質半導体層上に形成された第２の絶縁層を有し、前記第１の絶縁層及び前記第２の絶縁層は同一材料を用いて形成され、
前記第１の絶縁層上に形成された導電層、及び前記第２の絶縁層上に形成されたゲート電極を有し、前記導電層及び前記ゲート電極は同一材料を用いて形成され、
前記導電層及び前記ゲート電極を覆う第３の絶縁層と、
前記第３の絶縁層上に形成され、前記第１の結晶質半導体層に電気的に接続された第１の配線、前記導電層に電気的に接続された第２の配線、及び前記第２の結晶質半導体層に電気的に接続された第３の配線を有し、前記第１の配線、前記第２の配線、及び前記第３の配線は同一材料を用いて形成され、
前記第１の結晶質半導体層は、前記第１の配線を介して前記アンテナと電気的に接続され、
前記導電層は、前記第２の配線を介して前記アンテナと電気的に接続され、
前記第２の結晶質半導体層は、前記第３の配線を介して前記アンテナと電気的に接続され、
前記共振回路の容量は、複数の容量が並列に接続されてなり、
前記複数の容量の少なくとも１つは、他の容量と容量値が異なり、
前記複数の容量は、それぞれ、前記第１の結晶質半導体層と前記導電層との間に前記第１の絶縁層を挟んでなり、
前記トランジスタは、前記第２の結晶質半導体層、前記第２の絶縁層、及び前記ゲート電極を有し、
前記複数の容量から選ばれた少なくとも１つの容量を、前記共振回路の容量から電気的に分離することで、前記共振回路の容量の容量値が調節されることを特徴とする半導体装置。
【手続補正書】
【提出日】平成21年4月28日(2009.4.28)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体装置
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の不純物を含有するソース領域と、前記第１の不純物を含有するドレイン領域と、前記ソース領域と前記ドレイン領域との間に設けられたチャネル領域と、を有する半導体膜と、
前記半導体膜上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜上に設けられたゲート電極と、を有する薄膜トランジスタを有する半導体装置であって、
前記半導体膜には、前記ソース領域及び前記ドレイン領域を囲う形状を有し第２の不純物を含有する第２の領域と、前記チャネル領域と隣接する領域と、が設けられており、
前記ゲート電極は前記チャネル領域及び前記チャネル領域と隣接する領域と重なり、
第１の不純物は、ｎ型を付与する不純物又はｐ型を付与する不純物の一方であり、
第２の不純物は、ｎ型を付与する不純物又はｐ型を付与する不純物の他方であることを特徴とする半導体装置。
【請求項２】
請求項１において、
前記不純物領域と、前記ソース領域及び前記ドレイン領域と、の間には、緩衝領域が設けられていることを特徴とする半導体装置。
【請求項３】
請求項２において、
前記緩衝領域は、前記第１の不純物を前記ソース領域及び前記ドレイン領域よりも低濃度に含有することを特徴とする半導体装置。
【請求項４】
請求項２において、
前記緩衝領域は、前記第２の不純物を前記不純物領域よりも低濃度に含有することを特徴とする半導体装置。
【請求項５】
請求項１乃至請求項４のいずれか一項において、
前記半導体膜は、基板上に連続して設けられていることを特徴とする半導体装置。
【請求項６】
請求項１乃至請求項５のいずれか一項において、
前記チャネル領域と前記ソース領域との間には、前記第１の不純物が前記ソース領域及び前記ドレイン領域よりも低濃度に含有する第１の低濃度不純物領域が設けられており、
前記チャネル領域と前記ドレイン領域との間には、前記第１の不純物が前記ソース領域及び前記ドレイン領域よりも低濃度に含有する第２の低濃度不純物領域が設けられていることを特徴とする半導体装置。
【請求項７】
基板上に連続して設けられた半導体膜と、
前記半導体膜上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜上に設けられたゲート電極と、を有し、
前記半導体膜には、
第１の不純物を含有する第１のソース領域と、前記第１の不純物を含有する第１のドレイン領域と、前記第１のソース領域と前記第１のドレイン領域の間に挟まれた第１のチャネル領域と、前記チャネル領域と隣接する第１の領域と、
第２の不純物を含有する第２のソース領域と、前記第２の不純物を含有する第２のドレイン領域と、前記第２のソース領域と前記第２のドレイン領域の間に挟まれた第２のチャネル領域と、前記チャネル領域と隣接する第２の領域と、
前記第２の不純物を含有する第１の不純物領域と、
前記第１の不純物を含有する第２の不純物領域と、
が設けられており、
前記ゲート電極は、前記第１及び第２のチャネル領域並びに前記第１及び第２の領域と重なり、
前記第１の不純物領域は、前記ゲート電極と重ならない位置において、前記第１のソース領域及び前記第１のドレイン領域を囲うように配置されており、
前記第２の不純物領域は、前記ゲート電極と重ならない位置において、前記第２のソース領域及び前記第２のドレイン領域を囲うように配置されており、
第１の不純物は、ｎ型を付与する不純物又はｐ型を付与する不純物の一方であり、
第２の不純物は、ｎ型を付与する不純物又はｐ型を付与する不純物の他方であることを特徴とする半導体装置。
【請求項８】
請求項７において、
前記第１の不純物領域と、前記第１のソース領域及び前記第１のドレイン領域と、の間には、第１の緩衝領域が設けられており、
前記第２の不純物領域と、前記第２のソース領域及び前記第２のドレイン領域と、の間には、第２の緩衝領域が設けられていることを特徴とする半導体装置。
【請求項９】
請求項８において、
前記緩衝領域は、前記第１の不純物が前記第２の不純物領域よりも低濃度に含有することを特徴とする半導体装置。
【請求項１０】
請求項８において、
前記緩衝領域は、前記第２の不純物が前記第１の不純物領域よりも低濃度に含有することを特徴とする半導体装置。
【請求項１１】
請求項７乃至請求項１０のいずれか一項において、
前記第１のチャネル領域と前記第１のソース領域との間には、前記第１の不純物を前記第１のソース領域及び前記第１のドレイン領域よりも低濃度に含有する第１の低濃度不純物領域が設けられており、
前記第１のチャネル領域と前記第１のドレイン領域との間には、前記第１の不純物を前記第１のソース領域及び前記第１のドレイン領域よりも低濃度に含有する第２の低濃度不純物領域が設けられていることを特徴とする半導体装置。
【請求項１２】
半導体膜と、前記半導体膜上に設けられたゲート絶縁膜と、前記ゲート絶縁膜上に設けられたゲート電極と、を有する複数の薄膜トランジスタを有する半導体装置であって、
前記半導体膜は基板上に連続して設けられているとともに、全ての薄膜トランジスタにおいて共通であり、
前記複数のトランジスタの素子分離がｐｎ接合により行われていることを特徴とする半導体装置。