(57)【要約】【課題】半導体装置に形成されるヒューズ素子として、所定位置で確実にしかも低電圧、低電流で破壊できるものを提供する。【解決手段】ヒューズ素子３を、線幅と厚さが異なる二つの部分３３，３２からなり、両部分の境界面３３の面積が両部分の断面積より小さいものとする。【選択図】図１
2008210830.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上の導電性薄膜に形成されたヒューズ素子であって、
線幅と厚さが異なる二つの部分からなり、両部分の境界面の面積が両部分の断面積より小さいことを特徴とするヒューズ素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板上の導電性薄膜に形成されたヒューズ素子に関する。
【背景技術】
【０００２】
従来より、半導体装置に形成されるヒューズ素子としては、所定位置で確実にしかも低電圧、低電流で破壊できることが求められている。
そのために、下記の特許文献１には、ヒューズ素子の平面形状を、二つの面積の大きな領域を幅の狭い領域で接続した形状とするとともに、二つの面積の大きな領域に、配線を接続する電極を設けることが記載されている。
【０００３】
下記の特許文献２には、半導体基板上に設けた厚い絶縁膜と薄い絶縁膜の上に亙って、第１〜第３領域からなるヒューズ素子を形成している。そして、第１と第２領域は厚い絶縁膜上に、第３領域は薄い絶縁膜上に形成し、第１領域の幅は第２と第３領域の幅より狭く形成することで、第１領域で切断され易くしている。
【特許文献１】特開２０００−４０７９０号公報
【特許文献２】特開２００６−１３３３８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、これらの文献に記載されたフューズ素子には、切断位置の制御および破壊電圧、電流を低下させるという点で改善の余地がある。
本発明は、半導体装置に形成されるヒューズ素子として、所定位置で確実にしかも低電圧、低電流で破壊できるものを提供することを課題とする。
【課題を解決するための手段】
【０００５】
上記課題を解決するために、本発明のヒューズ素子は、半導体基板上の導電性薄膜に形成されたヒューズ素子であって、線幅と厚さが異なる二つの部分からなり、両部分の境界面の面積が両部分の断面積より小さいことを特徴とする。
本発明のヒューズ素子によれば、二つの部分の境界面が、ヒューズ素子全体で最小面積の断面であり、最も抵抗が高く、最も放熱性が高い部分となっている。よって、このヒューズ素子に切断電圧をかけると、この境界面の位置で確実に切断することができ、放熱性の差に伴って低電圧での切断も可能になる。
【発明を実施するための最良の形態】
【０００６】
以下、本発明の実施形態について説明する。
図１〜３を用いて、本発明の一実施形態に相当するヒューズ素子の作製方法を説明する。図１の各図は、各工程におけるヒューズ素子形成領域のみを示す斜視図である。図２はパターンの平面図である。図３はヒューズ素子の断面図である。
先ず、図１（ａ）に示すように、シリコン基板（半導体基板）１の上にポリシリコン薄膜（導電性薄膜）２が形成された状態で、ポリシリコン薄膜２のヒューズ素子形成領域の半分をマスクしてエッチングすることにより、マスクしていない部分の膜厚を半分にする。これにより、図１（ｂ）に示すように、シリコン基板１の上に、ポリシリコン薄膜２の厚い部分２１と薄い部分２２が形成される。厚い部分２１の膜厚をｔ１、薄い部分２２の膜厚をｔ２（＝ｔ１／２）とする。
【０００７】
次に、図２に示すパターンＰが形成されたマスクを用意する。このパターンＰは、同じ長さで幅がｔ１の第１部分Ｐ１と幅がｔ２の第２部分Ｐ２が連続し、長さ方向に沿った中心線Ｃに対して線対称の形状である。このマスクを用いて、フォトリソグラフィおよびエッチングにより、ポリシリコン薄膜２を、厚い部分２１と薄い部分２２の全体に亙ってパターニングする。
【０００８】
これにより、図１（ｃ）に示すように、ポリシリコン薄膜２の厚い部分２１にパターンＰの第１部分Ｐ１が、薄い部分２２にパターンＰの第２部分Ｐ２が転写される。その結果、線幅がｔ２で厚さがｔ１の第１部分３１と、線幅がｔ１で厚さがｔ２の第２部分３２からなるヒューズ素子３が形成される。このヒューズ素子３の第１部分３１と第２部分３２の境界面３３の面積はｔ２×ｔ２であり、第１部分３１および第２部分の断面積ｔ２×ｔ１の半分である。
【０００９】
次に、図３に示すように、絶縁膜４を形成した後に、第１部分３１と第２部分３２の各端部に接続する配線５を形成し、この配線５をカバーする絶縁膜６を形成する。なお、図３の符号１２はシリコン基板１上の酸化膜である。
このヒューズ素子３によれば、二つの部分３１，３２の境界面３３が、ヒューズ素子３全体で最も抵抗が高く、最も放熱性が高い部分となっている。よって、このヒューズ素子３に切断電圧がかかるように配線５に電流を流すと、境界面３３の位置で確実に切断することができる。また、この実施形態では境界面３３の面積が第１部分および第２部分の断面積の半分であるため、放熱性の差が大きいことから低電圧での切断も可能になる。
【００１０】
この実施形態のヒューズ素子３は、図１の手順に変えて図４に示す手順で形成することもできる。図４（ａ）に示すように、シリコン基板１の上にポリシリコン薄膜２が形成された状態で、先ず、図２に示すパターンＰが形成されたマスクを用いたフォトリソグラフィおよびエッチングを行うことにより、ポリシリコン薄膜２のヒューズ素子形成領域を厚さＴ１のままで、線幅がｔ２の第１部分２０ａと線幅がｔ１の第２部分２０ｂとからなる形状にパターニングする。図４（ｂ）はこの状態を示す。
【００１１】
次に、ポリシリコン薄膜２の第１部分２０ａをマスクしてエッチングすることにより、マスクしていない第２部分２０ｂの膜厚を半分にする。これにより、図４（ｃ）に示すように、線幅がｔ２で厚さがｔ１の第１部分３１と、線幅がｔ１で厚さがｔ２の第２部分３２からなるヒューズ素子３が形成される。
この実施形態のヒューズ素子３は、また、図１の手順に変えて図５に示す手順で形成することもできる。先ず、図５（ａ）に示すように、シリコン基板１上の酸化膜を、ヒューズ素子形成領域の一方の半分が薄い酸化膜１３ａ、他方の半分が厚い酸化膜１３ｂとなるように形成する。次に、この酸化膜の上にポリシリコン薄膜２を厚い酸化膜１３ｂ以上の厚さで形成する。図５（ｂ）はこの状態を示す。
【００１２】
次に、ＣＭＰ法でポリシリコン薄膜２の表面を平坦化することにより、ヒューズ素子形成領域のポリシリコン薄膜２に、膜厚ｔ１（＝２・ｔ２）の厚い部分２１と、膜厚ｔ２の薄い部分２２を形成する。図５（ｃ）はこの状態を示す。
次に、図２に示すパターンＰが形成されたマスクを用いて、フォトリソグラフィおよびエッチングを行うことにより、ポリシリコン薄膜２を、厚い部分２１と薄い部分２２の全体に亙ってパターニングする。
【００１３】
これにより、図５（ｄ）に示すように、ポリシリコン薄膜２の厚い部分２１にパターンＰの第１部分Ｐ１が、薄い部分２２にパターンＰの第２部分Ｐ２が転写される。その結果、線幅がｔ２で厚さがｔ１の第１部分３１と、線幅がｔ１で厚さがｔ２の第２部分３２からなるヒューズ素子３が形成される。このヒューズ素子３の第１部分３１と第２部分３２の３３の面積はｔ２×ｔ２であり、第１部分３１および第２部分の断面積ｔ２×ｔ１の半部である。
【００１４】
次に、図６に示すように、絶縁膜４を形成した後に、第１部分３１と第２部分３２の各端部に接続する配線５を形成し、この配線５をカバーする絶縁膜６を形成する。このヒューズ素子３は、図３に示すヒューズ素子３とは異なり、上側が平坦に形成される。
なお、この実施形態では、このヒューズ素子３の第１部分３１と第２部分３２の断面積を同じにして、両部分の境界面３３の面積を、第１部分３１および第２部分の断面積の半分にしている。しかし、ヒューズ素子３の第１部分３１と第２部分３２の断面積は、両部分の境界面３３の面積より大きければ、同じでなくてもよい。また、第１部分３１および第２部分の断面積より小さければ、両部分の境界面３３の面積は第１部分３１および第２部分の断面積の半分でなくてもよい。
また、導電性薄膜はポリシリコン薄膜に限定されず、アルミニウム合金薄膜等でもよい。
【図面の簡単な説明】
【００１５】
【図１】ヒューズ素子の作製方法の各工程を示す斜視図。
【図２】ヒューズ素子形成用のパターンが形成されたマスクを示す平面図。
【図３】図１および４の方法で形成されたヒューズ素子の断面図。
【図４】ヒューズ素子の作製方法の各工程を示す斜視図。
【図５】ヒューズ素子の作製方法の各工程を示す斜視図。
【図６】図５の方法で形成されたヒューズ素子の断面図。
【符号の説明】
【００１６】
１…シリコン基板（半導体基板）、２…ポリシリコン薄膜（導電性薄膜）、３…ヒューズ素子、３１…ヒューズ素子の第１部分、３２…ヒューズ素子の第２部分、３３…境界面、４…絶縁膜、５…配線、６…絶縁膜。
【図１】
2008210830.tif 000003
【図２】
2008210830.tif 000004
【図３】
2008210830.tif 000005
【図４】
2008210830.tif 000006
【図５】
2008210830.tif 000007
【図６】
2008210830.tif 000008