(57)【要約】  【課題】  制御電極のリーク電流、周波数分散の抑制とチップの小型化、低オン抵抗化できる窒化物半導体装置及びその製造方法を提供する。  【解決手段】  基板上にｎ型ＧａＮ層からなる高濃度の第１の窒化物半導体層と、第２の窒化物半導体層と、高濃度の第３の窒化物半導体層を積層形成し、ソース電極以外の領域を凹状に除去し、露出する第２の窒化物半導体層の側壁及び底面にゲート電極を形成する。基板裏面から第３の窒化物半導体層に接続するドレイン電極を形成する。ソース電極、ゲート電極を微結晶構造のＧａＮ層上に形成することもできる。【選択図】  図１
2008118082.tif 000002
【特許請求の範囲】
【請求項１】
基板上に積層したｎ型窒化ガリウム層からなり第１のコンタクト層となる第１の窒化物半導体層と、該第１の窒化物半導体層上に積層したｎ型窒化ガリウム層からなりチャネル層となる第２の窒化物半導体層と、該第２の窒化物半導体層上に積層したｎ型窒化ガリウム層からなり第２のコンタクト層となる第３の窒化物半導体層と、第１の電極あるいは第１の電極及び第２の電極形成領域を除く前記第３の窒化物半導体層及び前記第２の窒化物半導体層の一部が凹状に除去され、露出する前記第２の窒化物半導体層の側壁及び底面に接続する制御電極と、前記第３の窒化物半導体層に接続する前記第１の電極と、前記第１の窒化物半導体層に接続する前記第２の電極とを備えたことを特徴とする窒化物半導体装置。
【請求項２】
請求項１記載の窒化物半導体装置において、前記第３の窒化物半導体層上に該第３の窒化物半導体層より低い成膜温度で積層した窒化ガリウム層からなり、かつ微結晶構造からなる第４の窒化物半導体層を備え、前記第１の電極は、前記第４の窒化物半導体層に接続することを特徴とする窒化物半導体装置。
【請求項３】
請求項１または２いずれか記載の窒化物半導体装置において、前記露出する第２の窒化物半導体層の側壁及び底面に、前記第３の窒化物半導体層より低い成膜温度で積層した窒化ガリウム層からなり、かつ微結晶構造からなる第５の窒化物半導体層を備え、前記制御電極は、前記第５の窒化物半導体層に接続していることを特徴とする窒化物半導体装置。
【請求項４】
基板上に、ｎ型窒化ガリウム半導体層からなり第１のコンタクト層となる第１の窒化物半導体層を形成する工程と、
該第１の窒化物半導体層上に、ｎ型窒化ガリウム半導体層からなりチャネル層となる第２の窒化物半導体層を形成する工程と、
該第２の窒化物半導体層上に、ｎ型窒化ガリウム半導体層からなり第２のコンタクト層となる第３の窒化物半導体層を形成する工程と、
該第３の窒化物半導体層上の第１の電極形成領域上に、第１のマスク膜を形成する工程と、
該第１のマスク膜で覆われていない領域を酸化し、前記第３の窒化物半導体層及び前記第２の窒化物半導体層の一部に酸化物層を形成する工程と、
前記第１のマスク膜を除去し、露出した前記第３の窒化物半導体層表面に、前記第１の電極を形成する工程と、
前記第１の電極及び該第１の電極近傍の前記酸化物層の一部を覆う第２のマスク膜を形成する工程と、
前記酸化物層を除去し、少なくとも前記第２の窒化物半導体層の一部を凹状に露出させる工程と、
露出した前記第２の窒化物半導体層の側壁及び底面に接続する制御電極を形成する工程と、
前記第１の窒化物半導体層の一部を露出させ、該第１の窒化物半導体層に接続する第２の電極を形成する工程とを含むことを特徴とする窒化物半導体装置の製造方法。
【請求項５】
基板上に、ｎ型窒化ガリウム半導体層からなり第１のコンタクト層となる第１の窒化物半導体層を形成する工程と、
該第１の窒化物半導体層上に、ｎ型窒化ガリウム半導体層からなりチャネル層となる第２の窒化物半導体層を形成する工程と、
該第２の窒化物半導体層上に、ｎ型窒化ガリウム半導体層からなり第２のコンタクト層となる第３の窒化物半導体層を形成する工程と、
該第３の窒化物半導体層上の第１の電極形成領域上に、第１のマスク膜を形成する工程と、
該第１のマスク膜で覆われていない領域を酸化し、前記第３の窒化物半導体層及び前記第２の窒化物半導体層の一部に酸化物層を形成する工程と、
前記第１のマスク膜を除去し、露出した前記第３の窒化物半導体層表面に、前記第１の電極を形成する工程と、
前記第１の電極及び該第１の電極近傍の前記酸化物層の一部を覆う第２のマスク膜を形成する工程と、
水素を含む雰囲気中で加熱して前記酸化物層を除去し、少なくとも前記第２の窒化物半導体層の一部を凹状に露出させる工程と、
露出した前記第２の窒化物半導体層の側壁及び底面に接続する制御電極を形成する工程と、
前記第１の窒化物半導体層の一部を露出させ、該第１の窒化物半導体層に接続する第２の電極を形成する工程とを含むことを特徴とする窒化物半導体装置の製造方法。
【請求項６】
請求項４または５いずれか記載の窒化物半導体装置の製造方法において、
前記第３の窒化物半導体層上に、該第３の窒化物半導体層の成膜温度より低い温度で窒化ガリウム層からなり、かつ微結晶構造からなる第４の窒化物半導体層を形成する工程と、
該第４の窒化物半導体層上に前記第１のマスク膜を形成する工程と、
該第１のマスク膜で覆われていない領域を酸化し、前記第４の窒化物半導体層、前記第３の窒化物半導体層及び前記第２の窒化物半導体層の一部に前記酸化物層を形成する工程と、
前記第１のマスク膜を除去し、露出した前記第４の窒化物半導体層表面に、前記第１の電極を形成する工程とを含むことを特徴とする窒化物半導体装置の製造方法。
【請求項７】
請求項４乃至６いずれか記載の窒化物半導体装置の製造方法において、
少なくとも前記第２の窒化物半導体層の一部を凹状に露出させた後、少なくとも前記露出した前記第２の窒化物半導体層の側壁及び底面に、前記第３の窒化物半導体層の成膜温度より低い温度で窒化ガリウム層からなり、かつ微結晶構造からなる第５の窒化物半導体層を形成する工程と、
該第５の窒化物半導体層上に前記制御電極を形成する工程とを含むことを特徴とする窒化物半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、能動層に窒化物半導体を用いた縦型構造の窒化物半導体装置及びその製造方法に関し、特に静電誘導型トランジスタ（ＳＩＴ：Static Induction Transistor）のようなゲート部分をチャネル内に埋め込む形で形成し、チャネル長を十分小さくすることで、非飽和の電流−電圧特性を示す窒化物半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
図７は、従来のIII−Ｖ族窒化物半導体からなる窒化物半導体装置の断面図を示している。図７に示す窒化物半導体装置は、いわゆるＨＥＭＴ構造を示しており、サファイア基板からなる基板１０１上には、窒化ガリウム（ＧａＮ）からなるバッファ層１０２、窒化ガリウムからなるチャネル層１０３、ｎ型窒化アルミニウムガリウム（ＡｌＧａＮ）からなるキャリア供給層１０４、ノンドープ窒化アルミニウムガリウムからなるショットキ層１０５が順次積層した構造となっており、チャネル層１０３とキャリア供給層１０４とからなるヘテロ接合界面近傍に、ポテンシャル井戸からなる電子移動度が極めて大きい２次元電子ガス層が形成されている。このような構造の窒化物半導体装置では、ショットキ層１０５にショットキ接触するゲート電極１０６（制御電極）に印加する電圧を制御することにより、ソース電極１０７ａとドレイン電極１０７ｂとの間を流れるキャリア（２次元電子ガス）を制御している。
【０００３】
この種の半導体装置は、上記構造の他、例えば特許文献１に開示されているような様々な構造が提案されている。
【特許文献１】特開平１０−３３５６３７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
このような従来の窒化物半導体装置の耐圧は、ゲート金属と窒化物半導体層との接触で形成されるショットキ特性に大きく左右されていた。一般的に窒化物半導体層、例えば窒化アルミニウムガリウム層や窒化ガリウム層上に形成されるゲート金属のショットキ特性は、高いゲートリーク電流が見られ、これが衝突イオン化のトリガーとなり、高出力素子の窒化物半導体装置の重要なパラメータであるオフ耐圧（ＦＥＴがオフ状態でのドレイン耐圧）を予想される数値よりも低下させて、ワイドギャップ材料の高耐圧という性能を十分に引き出すことができないという問題点があった。
【０００５】
また窒化アルミニウムガリウム層や窒化ガリウム層などの窒化物半導体層上にゲート電極を形成した半導体装置は、窒化物半導体層の表面準位にトラップされた電子により、表面のポテンシャルが揺らぎ、電流−電圧特性の周波数分散が生じるという問題があった。
【０００６】
さらにまた窒化物半導体を用いたＦＥＴのソース電極及びドレイン電極のコンタクト抵抗率は、Ｓｉ系やＧａＡｓ系ＦＥＴに比べて大きい１０-5Ωｃｍ2程度である。そのためワイドギャップ材料のスイッチング素子として期待されている低オン抵抗化を十分に実現できていない。
【０００７】
一方、従来の横型構造の窒化物半導体装置は、電極間距離を大きくする必要があるためチップの小型化に限界があった。そのため、ＳＩＴのような縦型構造の窒化物半導体装置が望まれるものの、その製造工程において、ドライエッチング等を用いる必要があり、その際に形成されるダメージにより、リーク電流が増大してしまうという問題点があった。
【０００８】
本発明は、窒化物半導体層に形成される制御電極のリーク電流を大幅に低減し、窒化物半導体層内での衝突イオン化を抑制することにより高耐圧化を実現することができる窒化物半導体装置及びその製造方法を提供することを目的とする。また、縦型構造の採用により周波数分散の抑制とチップの小型化を同時に実現することができる窒化物半導体装置及びその製造方法を提供することを目的とする。さらにまたソース電極及びドレイン電極のコンタクト抵抗率の低減により低オン抵抗化できる窒化物半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、本願請求項１に係る発明は、基板上に積層したｎ型窒化ガリウム層からなり第１のコンタクト層となる第１の窒化物半導体層と、該第１の窒化物半導体層上に積層したｎ型窒化ガリウム層からなりチャネル層となる第２の窒化物半導体層と、該第２の窒化物半導体層上に積層したｎ型窒化ガリウム層からなり第２のコンタクト層となる第３の窒化物半導体層と、第１の電極あるいは第１の電極及び第２の電極形成領域を除く前記第３の窒化物半導体層及び前記第２の窒化物半導体層の一部が凹状に除去され、露出する前記第２の窒化物半導体層の側壁及び底面に接続する制御電極と、前記第３の窒化物半導体層に接続する前記第１の電極と、前記第１の窒化物半導体層に接続する前記第２の電極とを備えたことを特徴とする。
【００１０】
本願請求項２に係る発明は、請求項１記載の窒化物半導体装置において、前記第３の窒化物半導体層上に該第３の窒化物半導体層より低い成膜温度で積層した窒化ガリウム層からなり、かつ微結晶構造からなる第４の窒化物半導体層を備え、前記第１の電極は、前記第４の窒化物半導体層に接続することを特徴とする。
【００１１】
本願請求項３に係る発明は、請求項１または２いずれか記載の窒化物半導体装置において、前記露出する第２の窒化物半導体層の側壁及び底面に、前記第３の窒化物半導体層より低い成膜温度で積層した窒化ガリウム層からなり、かつ微結晶構造からなる第５の窒化物半導体層を備え、前記制御電極は、前記第５の窒化物半導体層に接続していることを特徴とする。
【００１２】
本願請求項４に係る発明は、基板上に、ｎ型窒化ガリウム半導体層からなり第１のコンタクト層となる第１の窒化物半導体層を形成する工程と、該第１の窒化物半導体層上に、ｎ型窒化ガリウム半導体層からなりチャネル層となる第２の窒化物半導体層を形成する工程と、該第２の窒化物半導体層上に、ｎ型窒化ガリウム半導体層からなり第２のコンタクト層となる第３の窒化物半導体層を形成する工程と、該第３の窒化物半導体層上の第１の電極形成領域上に、第１のマスク膜を形成する工程と、該第１のマスク膜で覆われていない領域を酸化し、前記第３の窒化物半導体層及び前記第２の窒化物半導体層の一部に酸化物層を形成する工程と、前記第１のマスク膜を除去し、露出した前記第３の窒化物半導体層表面に、前記第１の電極を形成する工程と、前記第１の電極及び該第１の電極近傍の前記酸化物層の一部を覆う第２のマスク膜を形成する工程と、前記酸化物層を除去し、少なくとも前記第２の窒化物半導体層の一部を凹状に露出させる工程と、露出した前記第２の窒化物半導体層の側壁及び底面に接続する制御電極を形成する工程と、前記第１の窒化物半導体層の一部を露出させ、該第１の窒化物半導体層に接続する第２の電極を形成する工程とを含むことを特徴とする。
【００１３】
本願請求項５に係る発明は、基板上に、ｎ型窒化ガリウム半導体層からなり第１のコンタクト層となる第１の窒化物半導体層を形成する工程と、該第１の窒化物半導体層上に、ｎ型窒化ガリウム半導体層からなりチャネル層となる第２の窒化物半導体層を形成する工程と、該第２の窒化物半導体層上に、ｎ型窒化ガリウム半導体層からなり第２のコンタクト層となる第３の窒化物半導体層を形成する工程と、該第３の窒化物半導体層上の第１の電極形成領域上に、第１のマスク膜を形成する工程と、該第１のマスク膜で覆われていない領域を酸化し、前記第３の窒化物半導体層及び前記第２の窒化物半導体層の一部に酸化物層を形成する工程と、前記第１のマスク膜を除去し、露出した前記第３の窒化物半導体層表面に、前記第１の電極を形成する工程と、前記第１の電極及び該第１の電極近傍の前記酸化物層の一部を覆う第２のマスク膜を形成する工程と、水素を含む雰囲気中で加熱して前記酸化物層を除去し、少なくとも前記第２の窒化物半導体層の一部を凹状に露出させる工程と、露出した前記第２の窒化物半導体層の側壁及び底面に接続する制御電極を形成する工程と、前記第１の窒化物半導体層の一部を露出させ、該第１の窒化物半導体層に接続する第２の電極を形成する工程とを含むことを特徴とする。
【００１４】
本願請求項６に係る発明は、請求項４または５いずれか記載の窒化物半導体装置の製造方法において、前記第３の窒化物半導体層上に、該第３の窒化物半導体層の成膜温度より低い温度で窒化ガリウム層からなり、かつ微結晶構造からなる第４の窒化物半導体層を形成する工程と、該第４の窒化物半導体層上に前記第１のマスク膜を形成する工程と、該第１のマスク膜で覆われていない領域を酸化し、前記第４の窒化物半導体層、前記第３の窒化物半導体層及び前記第２の窒化物半導体層の一部に前記酸化物層を形成する工程と、前記第１のマスク膜を除去し、露出した前記第４の窒化物半導体層表面に、前記第１の電極を形成する工程とを含むことを特徴とする。
【００１５】
本願請求項７に係る発明は、請求項４乃至６いずれか記載の窒化物半導体装置の製造方法において、少なくとも前記第２の窒化物半導体層の一部を凹状に露出させた後、少なくとも前記露出した前記第２の窒化物半導体層の側壁及び底面に、前記第３の窒化物半導体層の成膜温度より低い温度で窒化ガリウム層からなり、かつ微結晶構造からなる第５の窒化物半導体層を形成する工程と、該第５の窒化物半導体層上に前記制御電極を形成する工程とを含むことを特徴とする。
【発明の効果】
【００１６】
本発明の窒化物半導体装置の製造方法は、ドライエッチングのようなダメージを形成する工程を用いずに凹形状を形成し、その表面に制御電極を形成することができる。そのため、本発明の窒化物半導体装置は、ダメージに起因するリーク電流をなくし、リーク電流を非常に小さくすることができる。
【００１７】
また制御電極が接続する表面に高い絶縁性を有する微結晶構造の窒化物半導体層を形成することにより、更にリーク電流を小さくすることができる。
【００１８】
また本発明の第１の電極は、微結晶構造の窒化物半導体層に接触する構造となっているので、低コンタクト抵抗のオーミック電極を形成することができる。
【００１９】
本発明により縦型構造のトランジスタを形成した場合、トランジスタのオン抵抗を低減できる。またゲート電極を絶縁性が高い微結晶構造の窒化物半導体層に接触させる構造としているので、ゲートリーク電流を少なくすることができる。さらにチャネルでの衝突イオン化が抑制されることにより、高耐圧化を実現できる。
【００２０】
また表面に露出するチャネル層の面積を大幅に低減した縦型トランジスタ構造とすることにより、大電力動作時に表面トラップの影響を受けることなく、電流コラプスフリー動作を実現することが可能となる。
【００２１】
本発明の窒化物半導体装置の製造方法は、第１の電極上に形成された第１のマスク膜をマスクとして使用して制御電極を形成するので、セルフアラインプロセスを実現できる点でも利点がある。さらにチャネル層の微細化が可能となり、オフ状態における漏れ電流を低減し、良好なピンチオフ特性を実現する窒化物半導体装置を形成することも可能となる。また通常の半導体装置の製造工程のみに従うため、非常に制御性が良く、歩留まり良く窒化物半導体装置を形成することができる。
【００２２】
また微結晶構造の窒化物半導体層の形成方法は、成長温度を通常の成長温度（１０８０℃）より低い温度（５５０℃）に設定するのみなので、制御性が良い。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の窒化物半導体装置及びその製造方法について、詳細に説明する。
【実施例１】
【００２４】
図１は本発明の第１の実施例の断面図、図２はその製造方法の説明図である。以下、製造工程に従い、説明する。まず、炭化珪素（ＳｉＣ）からなる基板１１上に、ＭＯＣＶＤ（Metal-Organic Chemical Vapor Deposition）法等により、厚さ１００ｎｍ程度の窒化アルミニウム（ＡｌＮ）からなるバッファ層１２、厚さ１μｍのｎ型不純物であるＳｉを２.０×１０18個／ｃｍ3ドープした第１のｎ+型窒化ガリウム（ＧａＮ）層１３（第１の窒化物半導体層に相当、後述するドレイン電極のコンタクト層となる）、厚さ７μｍのｎ型不純物であるＳｉを１.０×１０16個／ｃｍ3ドープしたｎ型窒化ガリウムからなるチャネル層１４（第２の窒化物半導体層に相当）、厚さ５０nｍのｎ型不純物であるＳｉを２.０×１０18個／ｃｍ3ドープした第２のｎ+型窒化ガリウム層１５（第３の窒化物半導体層に相当、後述するソース電極のコンタクト層となる）を基板温度１０８０℃で順次積層成長させる。次に、ソース電極形成予定領域のｎ+型窒化ガリウム層１５上に、ポリシリコン膜とシリコン窒化膜の積層膜を形成した後、ＨＢｒ等のエッチングガスを用いたドライエッチングでポリシリコン膜を選択的に除去し、その後フッ化水素酸エッチング液を用いてシリコン窒化膜を除去することによって、第１のマスク膜２０を形成する（図２ａ）。
【００２５】
第１のマスク膜２０を耐酸化マスクとして使用し、９５０℃、１８０分間のドライ酸化を行い、半導体基板表面の第２のｎ+型窒化ガリウム層１５及びチャネル層１４の一部に４００ｎｍ程度の窒化ガリウムの酸化物層２１を形成する。ここで酸化物層２１はＧａ2Ｏ3が主成分となる（図２ｂ）。
【００２６】
ＨＢｒ等を用いたドライエッチングによりポリシリコン膜を除去した後、フッ素水素酸エッチング液を用いてシリコン窒化膜を除去することによって第１のマスク膜２０を除去する。その後、第２のｎ+型窒化ガリウム層１５上に選択的にチタン（Ｔｉ）／アルミニウム（Ａｌ）の積層体等からなるソース電極１７（第１の電極に相当）を形成し、８５０℃程度の熱処理を行う。その結果、ソース電極を構成する金属が第２のｎ+型窒化ガリウム層１５中に拡散し、オーミック接触が形成される。さらにソース電極１７を覆うように酸化シリコンからなる第２のマスク膜２２を形成する。ここで、第２のマスク膜２２は、ソース電極１７近傍の酸化物層２１の一部も覆うように形成する。次に水素雰囲気中で６００℃以上の熱処理を行う。その結果、Ｇａ2Ｏ3を主成分とする酸化物層２１は水素還元され、酸化物層２１が凹状に除去され、凹形状の側壁及び底面にチャネル層１４が露出する（図２ｃ）。この露出するチャネル層１４表面は、ダメージのない非常に清浄な表面となる。
【００２７】
引き続き、電子ビーム蒸着装置等を用いて、ニッケル（Ｎｉ）／金（Ａｕ）の積層体等を蒸着し、第２のマスク膜２２を用いて自己整合的にゲート電極１８（制御電極に相当）
を形成する（図２ｄ）。ここで、第２のマスク膜２２の一部は酸化物層２１が除去された凹形状上に突出した形状となり、ゲート電極１８をチャネル層１４の側壁及び底面に選択的に形成することができる。
【００２８】
第２のマスク膜２２をエッチング除去した後、基板１１の裏面から第１のｎ+型窒化ガリウム層１３に達する凹部２４を形成し、チタン（Ｔｉ）／アルミニウム（Ａｌ）の積層体等からなるドレイン電極１９（第２の電極に相当）を形成し、図１に示す窒化物半導体装置を完成させる（図２ｅ）。
【００２９】
なお第１のマスク膜２０を除去する際、フッ素水素酸エッチング液を用いる代わりに、ＳＦ6等のガスを用いたドライエッチング法を用いることもできる。また、酸化物層２１を除去する際、水素還元による除去の代わりに、塩酸水溶液などを用いてエッチング除去してもよい。
【００３０】
このように本発明の製造方法によれば、ドライエッチングのようなダメージを形成する工程なしで、縦型の窒化物半導体装置を形成することができる。本発明の窒化物半導体装置は、ダメージのない清浄なチャネル層１４表面にゲート電極１８を接触させることができ、ダメージに起因するリーク電流を大幅に低減することができる。
【００３１】
また従来の横型の窒化物半導体装置では、チャネル層が表面に露出しているためゲート−ドレイン電極の間の表面準位にトラップされる電子により電流コラプス現象の発生が大きな問題であったが、表面に露出するチャネル層の面積を大幅に低減した縦型トランジスタ構造とすることにより、大電力動作時に表面トラップの影響を受けることがなく、いわゆる電流コラプスフリー動作を実現することが可能となる。
【実施例２】
【００３２】
次に第２の実施例について説明する。図３は本発明の第２の実施例の断面図、図４はその製造方法の説明図である。以下、製造工程に従い、説明する。まず第１の実施例同様、炭化珪素（ＳｉＣ）からなる基板１１上に、ＭＯＣＶＤ（Metal-Organic Chemical Vapor Deposition）法等により、厚さ１００ｎｍ程度の窒化アルミニウム（ＡｌＮ）からなるバッファ層１２、厚さ１μｍのｎ型不純物であるＳｉを２.０×１０18個／ｃｍ3ドープした第１のｎ+型窒化ガリウム（ＧａＮ）層１３（第１の窒化物半導体層に相当、後述するソース電極のコンタクト層となる）、厚さ７μｍのｎ型不純物であるＳｉを１.０×１０16個／ｃｍ3ドープしたｎ型窒化ガリウムからなるチャネル層１４（第２の窒化物半導体層に相当）、厚さ５０nｍのｎ型不純物であるＳｉを２.０×１０18個／ｃｍ3ドープした第２のｎ+型窒化ガリウム層１５（第３の窒化物半導体層に相当、後述するソース電極のコンタクト層となる）を基板温度１０８０℃で順次積層成長させる。その後、本実施例では、基板温度を５５０℃として、厚さ１０ｎｍの微結晶構造からなるノンドープ窒化ガリウムからなるオーミックコンタクト層１６（第４の窒化物半導体層に相当）を成長させる。次に、ソース電極形成予定領域のオーミックコンタクト層１６上に、ポリシリコン膜とシリコン窒化膜の積層膜を形成した後、ＨＢｒ等のエッチングガスを用いたドライエッチングでポリシリコン膜を選択的に除去し、その後フッ化水素酸エッチング液を用いてシリコン窒化膜を除去することによって、第１のマスク膜２０を形成する（図４ａ）。
【００３３】
第１のマスク膜２０を耐酸化マスクとして使用し、９５０℃、１８０分間のドライ酸化を行い、半導体基板表面のオーミックコンタクト層１６、第２のｎ+型窒化ガリウム層１５及びチャネル層１４の一部に４００ｎｍ程度の窒化ガリウムの酸化物層２１を形成する。ここで酸化物層２１はＧａ2Ｏ3が主成分となる（図４ｂ）。
【００３４】
ＨＢｒ等を用いたドライエッチングによりポリシリコン膜を除去した後、フッ素水素酸エッチング液を用いてシリコン窒化膜を除去することによって第１のマスク膜２０を除去する。その後、オーミックコンタクト層１６上に選択的にチタン（Ｔｉ）／アルミニウム（Ａｌ）の積層体等からなるソース電極１７（第１の電極に相当）を形成し、８５０℃程度の熱処理を行う。その結果、ソース電極を構成する金属がオーミックコンタクト層１６、第２のｎ+型窒化ガリウム層１５中に拡散し、オーミック接触が形成される。本実施例では、微結晶構造のオーミックコンタクト層１６にソース電極１７が接触する構造となっているので、特に低コンタクト抵抗のオーミック接触が形成される。さらにソース電極１７を覆うように酸化シリコンからなる第２のマスク膜２２を形成する。ここで、第２のマスク膜２２は、ソース電極１７近傍の酸化物層２１の一部も覆うように形成する。次に水素雰囲気中で６００℃以上の熱処理を行う。その結果、Ｇａ2Ｏ3を主成分とする酸化物層２１は水素還元され、酸化物層２１が凹状に除去され、凹形状の側壁及び底面にチャネル層１４が露出する（図４ｃ）。この露出するチャネル層１４表面は、ダメージのない非常に清浄な表面となる。
【００３５】
引き続き、電子ビーム蒸着装置等を用いて、ニッケル（Ｎｉ）／金（Ａｕ）の積層体等を蒸着し、第２のマスク膜２２を用いて自己整合的にゲート電極１８（制御電極に相当）を形成する（図４ｄ）。ここで、第２のマスク膜２２の一部は酸化物層２１が除去された凹形状上に突出した形状となり、ゲート電極１８をチャネル層１４の側壁及び底面に選択的に形成することができる。
【００３６】
第２のマスク膜２２をエッチング除去した後、基板１１の裏面から第１のｎ+型窒化ガリウム層１３に達する凹部２４を形成し、チタン（Ｔｉ）／アルミニウム（Ａｌ）の積層体等からなるドレイン電極１９（第２の電極に相当）を形成し、図３に示す窒化物半導体装置を完成させる（図４ｅ）。
【００３７】
なお第１のマスク膜２０を除去する際、フッ素水素酸エッチング液を用いる代わりに、ＳＦ6等のガスを用いたドライエッチング法を用いることもできる。また、酸化物層２１を除去する際、水素還元による除去の代わりに、塩酸水溶液などを用いてエッチング除去してもよい。
【００３８】
このように本発明の製造方法によれば、ドライエッチングのようなダメージを形成する工程なしで、縦型の窒化物半導体装置を形成することができる。本発明の窒化物半導体装置は、ダメージのない清浄なチャネル層１４表面にゲート電極１８を接触させることができ、ダメージに起因するリーク電流を大幅に低減することができる。
【００３９】
また図３に示すように、微結晶構造のオーミックコンタクト層１６にソース電極１７が接触する構造となっているため、低抵抗のオーミック接触が形成される。例えば、チャネル長を０．３μｍとした場合、５．０×１０-6Ωｃｍ2の電極コンタクトを実現することができた。これは、同様の従来構造のＳＩＴと比較して、１桁程度小さい値となっている。その結果、パワートランジスタの最も重要な特性の一つであるオン抵抗の大幅な低減を実現することができた。
【００４０】
また従来の横型の窒化物半導体装置では、チャネル層が表面に露出しているためゲート−ドレイン電極の間の表面準位にトラップされる電子により電流コラプス現象の発生が大きな問題であったが、表面に露出するチャネル層の面積を大幅に低減した縦型トランジスタ構造とすることにより、大電力動作時に表面トラップの影響を受けることがなく、いわゆる電流コラプスフリー動作を実現することが可能となる。
【実施例３】
【００４１】
次に第３の実施例について説明する。図５は本発明の第３の実施例の断面図、図６はその製造方法の説明図である。以下、製造工程に従い、説明する。まず、第２の実施例同様、炭化珪素（ＳｉＣ）からなる基板１１上に、ＭＯＣＶＤ（Metal-Organic Chemical Vapor Deposition）法等により、厚さ１００ｎｍ程度の窒化アルミニウム（ＡｌＮ）からなるバッファ層１２、厚さ１μｍのｎ型不純物であるＳｉを２.０×１０18個／ｃｍ3ドープした第１のｎ+型窒化ガリウム（ＧａＮ）層１３（第１の窒化物半導体層に相当、後述するドレイン電極のコンタクト層となる）、厚さ７μｍのｎ型不純物であるＳｉを１.０×１０16個／ｃｍ3ドープしたｎ型窒化ガリウムからなるチャネル層１４（第２の窒化物半導体層に相当）、厚さ５０nｍのｎ型不純物であるＳｉを２.０×１０18個／ｃｍ3ドープした第２のｎ+型窒化ガリウム層１５（第３の窒化物半導体層に相当、後述するソース電極のコンタクト層となる）を基板温度１０８０℃で順次積層成長させる。その後、基板温度を５５０℃として、厚さ１０ｎｍの微結晶構造からなるノンドープ窒化ガリウムからなるオーミックコンタクト層１６（第４の窒化物半導体層に相当）を成長させる。次に、ソース電極形成予定領域のオーミックコンタクト層１６上に、ポリシリコン膜とシリコン窒化膜との積層膜を形成した後、ＨＢｒ等のエッチングガスを用いたドライエッチングでポリシリコン膜を選択的に除去し、その後フッ化水素酸エッチング液を用いてシリコン窒化膜を除去することによって、第１のマスク膜２０を形成する（図６ａ）。
【００４２】
第１のマスク膜２０を耐酸化マスクとして使用し、９５０℃、１８０分間のドライ酸化を行い、半導体基板表面のオーミックコンタクト層１６、第２のｎ+型窒化ガリウム層１５及びチャネル層１４の一部に４００ｎｍ程度の窒化ガリウムの酸化物層２１を形成する。ここで酸化物層２１はＧａ2Ｏ3が主成分となる（図６ｂ）。
【００４３】
ＨＢｒ等を用いたドライエッチングによりポリシリコン膜を除去した後、フッ素水素酸エッチング液を用いてシリコン窒化膜を除去することによって第１のマスク膜２０を除去する。 その後、オーミックコンタクト層１６上に選択的にチタン（Ｔｉ）／アルミニウム（Ａｌ）の積層体等からなるソース電極１７（第１の電極に相当）を形成し、８５０℃程度の熱処理を行う。その結果、ソース電極を構成する金属がオーミックコンタクト層１６、第２のｎ+型窒化ガリウム層１５中に拡散し、オーミック接触が形成される。本実施例でも、微結晶構造のオーミックコンタクト層１６にソース電極１７が接触する構造となっているので、特に低コンタクト抵抗のオーミック接触が形成される。さらにソース電極１７を覆うように酸化シリコンからなる第２のマスク膜２２を形成する。ここで、第２のマスク膜２２は、ソース電極１７近傍の酸化物層２１の一部も覆うように形成する。次に水素雰囲気中で６００℃以上の熱処理を行う。その結果、Ｇａ2Ｏ3を主成分とする酸化物層２１は水素還元され、酸化物層２１が凹状に除去され、凹形状の側壁及び底面にチャネル層１４が露出する（図６ｃ）。この露出するチャネル層１４表面は、ダメージのない非常に清浄な表面となる。
【００４４】
つぎに本実施例では、基板温度を５５０℃として、露出するチャネル層１４表面に、厚さ１０ｎｍの微結晶構造からなるノンドープ窒化ガリウムからなるショットキ層２３（第５の窒化物半導体層に相当）を成長させる。その後引き続き、電子ビーム蒸着装置等を用いて、ニッケル（Ｎｉ）／金（Ａｕ）の積層体等を蒸着し、第２のマスク膜２２を用いて自己整合的にゲート電極１８（制御電極に相当）を形成する（図６ｄ）。ここで、第２のマスク膜２２の一部は酸化物層２１が除去された凹形状上に突出した形状となり、ゲート電極１８をチャネル層１４の側壁及び底面上のショットキ層２３上に選択的に形成することができる。
【００４５】
第２のマスク膜２２をエッチング除去した後、基板１１の裏面から第１のｎ+型窒化ガリウム層１３に達する凹部２４を形成し、チタン（Ｔｉ）／アルミニウム（Ａｌ）の積層体等からなるドレイン電極１９（第２の電極に相当）を形成して、図５に示す窒化物半導体装置を完成する（図６ｅ）。
【００４６】
このように本発明の製造方法によれば、ドライエッチングのようなダメージを形成する工程なしで、縦型の窒化物半導体装置を形成することができる。本発明の窒化物半導体装置は、ダメージのない清浄なショットキ層２４表面にゲート電極１８を接触させることができ、ダメージに起因するリーク電流を大幅に低減することができる。
【００４７】
また上述の実施例２同様、微結晶構造のオーミックコンタクト層１６にソース電極１７が接触する構造となっているため、低抵抗のオーミック接触が形成される。その結果、パワートランジスタの最も重要な特性の一つであるオン抵抗の大幅な低減を実現することができる。
【００４８】
また従来の横型の窒化物半導体装置では、チャネル層が表面に露出しているためゲート−ドレイン電極の間の表面準位にトラップされる電子により電流コラプス現象の発生が大きな問題であったが、表面に露出するチャネル層の面積を大幅に低減した縦型トランジスタ構造とすることにより、大電力動作時に表面トラップの影響を受けることがなく、いわゆる電流コラプスフリー動作を実現することが可能となる。
【００４９】
以上本発明の実施例について説明したが、本発明はこれらの限定されるものでなく、種々変更可能である。例えば、基板１１の裏面側から凹部２４を形成して第１のｎ+窒化ガリウム層１３に接続するドレイン電極１９を形成する代わりに、表面側から凹部を形成して第１のｎ+窒化ガリウム層１３に接続するドレイン電極１９を形成することもできる。また、炭化珪素基板の代わりにサファイア基板を用いてもかまわない。その場合はバッファ層１２として低温成長の窒化ガリウムを用いるのが望ましい。また炭化珪素基板の代わりにシリコン基板（Ｓｉ）を用いても構わない。また第１のマスク膜２０は、耐酸化マスク膜として使用できる材料を、第２のマスク膜２２はゲート電極１８を形成した後選択除去できる材料を適宜選択すれば良い。第１のマスク膜２０、第２のマスク膜２２の形成方法も、選択された材料に応じ、適宜選択すれば良い。
【００５０】
なお、オーミックコンタクト層１６やショットキ層２３について、微結晶構造と説明したが、これは微結晶粒の集合体あるいはそれらの再配列化した構造であり、成長温度、成長時の雰囲気ガス組成、成長させる基板の種類などによって、結晶粒の大きさや配列等は変わるものであり、所望の絶縁特性（許容できるゲートリーク電流）が得られる範囲で、成長温度を制御することによって得られるものである。オーミックコンタクト層１６やショットキ層２３の成長温度は、他の窒化物半導体層、例えばチャネル層の成長温度より４００℃程度以上低い温度に設定すると好適である。
【図面の簡単な説明】
【００５１】
【図１】本発明の第１の実施例の窒化物半導体装置の断面図である。
【図２】本発明の第１の実施例の窒化物半導体装置の製造方法の説明図である。
【図３】本発明の第２の実施例の窒化物半導体装置の断面図である。
【図４】本発明の第２の実施例の窒化物半導体装置の製造方法の説明図である。
【図５】本発明の第３の実施例の窒化物半導体装置の断面図である。
【図６】本発明の第３の実施例の窒化物半導体装置の製造方法の説明図である。
【図７】従来のこの種の窒化物半導体装置の断面図である。
【符号の説明】
【００５２】
１１；基板、１２；バッファ層、１３；第１のｎ+型窒化ガリウム層、１４；チャネル層、１５；第２のｎ+型窒化ガリウム層、１６；オーミックコンタクト層、１７；ソース電極、１８；ゲート電極、１９；ソース電極、２０；第１のマスク膜、２１；酸化物層、２２；第２のマスク膜、２３；ショットキ層
【図１】
2008118082.tif 000003
【図２】
2008118082.tif 000004
【図３】
2008118082.tif 000005
【図４】
2008118082.tif 000006
【図５】
2008118082.tif 000007
【図６】
2008118082.tif 000008
【図７】
2008118082.tif 000009