【手続補正書】
【提出日】平成21年1月13日(2009.1.13)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の演算回路と；
第２の演算回路と；
第１の演算回路の１出力信号に結合されたルーティングドライバ回路と；
第２の演算回路の１入力に結合されたルーティングレシーバ回路と；
ドライバ回路からレシーバ回路へ延在している相互接続コンダクタを備えた、プログラマブルロジックデバイスであり；
ルーティング信号の電圧スイングが第１の演算回路の出力信号の電圧スイングよりも小さくなるように、相互接続コンダクタ上にルーティング信号を駆動するようにドライバ回路が構成されるプログラマブルロジックデバイス。
【請求項２】
第１の演算回路の出力信号の電圧スイングは第１の低位信号および第１の高位信号によって定義され、ルーティング信号の電圧スイングは第２の低位信号および第２の高位信号によって定義され、１）第２の低位信号が第１の低位信号よりも高い状態か、２）第２の高位信号が第１の高位信号よりも低い、状態群のうちの少なくとも一方が成り立つことからなる請求項１記載のプログラマブルロジックデバイス。
【請求項３】
ドライバ回路はＮＭＯＳトランジスタに結合されたＰＭＯＳトランジスタを備えてなる請求項２記載のプログラマブルロジックデバイス。
【請求項４】
ＰＭＯＳトランジスタのベースおよびＮＭＯＳトランジスタのベースが第１の演算回路の出力に結合される請求項３記載のプログラマブルロジックデバイス。
【請求項５】
１）第１の演算回路の出力信号が第１の低位信号によって定義される際にＰＭＯＳトランジスタが第２の低位信号を相互接続コンダクタ上にルーティング信号として駆動するか、２）第１の演算回路の出力信号が第１の高位信号によって定義される際にＮＭＯＳトランジスタが第２の高位信号を相互接続コンダクタ上にルーティング信号として駆動する、状態群のうちの１つが成立する、請求項４記載のプログラマブルロジックデバイス。
【請求項６】
レシーバ回路は相互接続コンダクタからのルーティング信号を受信して第２の演算回路の入力に入力信号を提供するように構成され、第２の演算回路への入力信号の電圧スイングは第３の低位信号および第３の高位信号によって定義され、１）第２の低位信号が第３の低位信号よりも高いか、２）第２の高位信号が第３の高位信号よりも低い、状態群のうちの少なくとも１つの状態が成立する、請求項２記載のプログラマブルロジックデバイス。
【請求項７】
レシーバ回路はインバータに結合されたフルラッチを含む請求項６記載のプログラマブルロジックデバイス。
【請求項８】
レシーバ回路はインバータに結合された低漏電入力バッファを含む請求項６記載のプログラマブルロジックデバイス。
【請求項９】
レシーバ回路はプルアップ回路を含む請求項６記載のプログラマブルロジックデバイス。
【請求項１０】
処理回路と；
前記処理回路に結合されたメモリと；
この処理回路およびメモリに結合された請求項１記載のプログラマブルロジックデバイスとからなるデジタル処理システム。
【請求項１１】
請求項１記載のプログラマブルロジックデバイスが実装されたプリント回路基板。
【請求項１２】
プリント回路基板上に装着されプログラマブルロジックデバイスに結合されたメモリをさらに備える請求項１１記載のプリント回路基板。
【請求項１３】
プリント回路基板上に装着されるとともにプログラマブルロジックデバイスに結合された処理回路をさらに備える請求項１２記載のプリント回路基板。
【請求項１４】
第１の演算回路と、第２の演算回路と、第１の演算回路の１出力信号に結合されたルーティングドライバ回路と、第２の演算回路の１入力に結合されたルーティングレシーバ回路と、ドライバ回路からレシーバ回路へ延在している相互接続コンダクタを備えた、プログラマブルロジックデバイス内の電力を低減するためのものであり：
ルーティング信号の電圧スイングが第１の演算回路の出力信号の電圧スイングよりも小さくなるように、ルーティングドライバ回路からのルーティング信号を相互接続コンダクタ上に駆動してなる方法。
【請求項１５】
第１の演算回路の出力信号の電圧スイングは第１の低位信号および第１の高位信号によって定義され、ルーティング信号の電圧スイングは第２の低位信号および第２の高位信号によって定義され、１）第２の低位信号が第１の低位信号よりも高い状態か、２）第２の高位信号が第１の高位信号よりも低い、状態群のうちの少なくとも一方が成り立つことからなる請求項１４記載の方法
【請求項１６】
ドライバ回路はＮＭＯＳトランジスタに結合されたＰＭＯＳトランジスタを備えてなる請求項１５記載の方法。
【請求項１７】
ルーティング信号の駆動が第１の演算回路の出力信号をＰＭＯＳトランジスタのベースおよびＮＭＯＳトランジスタのベースに提供することを含む、請求項１６記載の方法。
【請求項１８】
１）第１の演算回路の出力信号が第１の低位信号によって定義される際にＰＭＯＳトランジスタが第２の低位信号を相互接続コンダクタ上にルーティング信号として駆動することをルーティング信号の駆動がさらに含むか、２）第１の演算回路の出力信号が第１の高位信号によって定義される際にＮＭＯＳトランジスタが第２の高位信号を相互接続コンダクタ上にルーティング信号として駆動することをルーティング信号の駆動がさらに含む、状態群のうちの１つが成立する、請求項１７記載の方法。
【請求項１９】
レシーバ回路は相互接続コンダクタからのルーティング信号を受信して第２の演算回路の入力に入力信号を提供するように構成され、第２の演算回路への入力信号の電圧スイングは第３の低位信号および第３の高位信号によって定義され、１）第２の低位信号が第３の低位信号よりも高いか、２）第２の高位信号が第３の高位信号よりも低い、状態群のうちの少なくとも１つの状態が成立する、請求項１５記載の方法。
【請求項２０】
レシーバ回路はインバータに結合されたフルラッチを含む請求項１９記載の方法。
【請求項２１】
レシーバ回路はインバータに結合された低漏電入力バッファを含む請求項１９記載の方法。
【請求項２２】
レシーバ回路はプルアップ回路を含む請求項１９記載の方法。
【請求項２３】
第１の演算回路と；
前記第１の演算回路の１入力に結合されたルーティングレシーバ回路を備えたシステムであり、前記ルーティングレシーバ回路はルーティング信号を受信して前記第１の演算回路の入力に入力信号を提供するように構成され、ルーティング信号の電圧スイングが前記第１の演算回路の入力信号の電圧スイングよりも小さくなり、さらに（１）前記ルーティングレシーバ回路がインバータに結合されたフルラッチを含むか、（２）前記ルーティングレシーバ回路がインバータに結合された低漏電入力バッファを含む、状態群のうちの少なくとも１つの状態が成立するシステム。
【請求項２４】
第１の演算回路の入力信号の電圧スイングは第１の低位信号および第１の高位信号によって定義され、ルーティング信号の電圧スイングは第２の低位信号および第２の高位信号によって定義され、１）第２の低位信号が第１の低位信号よりも高いか、２）第２の高位信号が第１の高位信号よりも低い、状態群のうちの少なくとも一方が成り立つことからなる請求項２３記載のシステム。
【請求項２５】
ルーティングレシーバ回路はＮＭＯＳトランジスタに結合されたＰＭＯＳトランジスタをさらに備えてなる請求項２３記載のシステム。
【請求項２６】
ルーティングレシーバ回路はプルアップ回路をさらに含む請求項２３記載のシステム。
【請求項２７】
ルーティングレシーバ回路はプルダウン回路をさらに含む請求項２３記載のシステム。
【請求項２８】
ルーティングレシーバ回路はプルアップ回路とプルダウン回路をさらに含む請求項２３記載のシステム。
【請求項２９】
第２の演算回路と；
前記第２の演算回路の１出力信号に結合されたルーティングドライバ回路と；
ルーティングドライバ回路からルーティングレシーバ回路へ延在している相互接続コンダクタをさらに備え、前記ルーティングドライバ回路が前記相互接続コンダクタ上にルーティング信号を駆動するように構成される、請求項２３記載のシステム。
【請求項３０】
ルーティング信号の電圧スイングが第１の演算回路の出力信号の電圧スイングよりも小さいものである請求項２９記載のシステム。
【請求項３１】
システムがプログラマブルロジックデバイスである請求項２３記載のシステム。
【請求項３２】
処理回路と；
前記処理回路に結合されたメモリと；
前記処理回路およびメモリに結合された請求項３１記載のプログラマブルロジックデバイスを備えてなるデジタル処理システム。
【請求項３３】
第１の演算回路と前記第１の演算回路の１入力に結合されたルーティングレシーバ回路を備えたデバイス内の電力を低減する方法であり：
前記ルーティングレシーバ回路によってルーティング信号を受信し；
前記ルーティングレシーバ回路から前記第１の演算回路の入力上に入力信号を駆動し、前記ルーティング信号の電圧スイングが前記第１の演算回路の入力信号の電圧スイングよりも小さくなり、（１）前記ルーティングレシーバ回路がインバータに結合されたフルラッチを含むか、（２）前記ルーティングレシーバ回路がインバータに結合された低漏電入力バッファを含む、状態群のうちの少なくとも１つの状態が成立する、ことからなる方法。
【請求項３４】
第１の演算回路の入力信号の電圧スイングは第１の低位信号および第１の高位信号によって定義され、ルーティング信号の電圧スイングは第２の低位信号および第２の高位信号によって定義され、１）第２の低位信号が第１の低位信号よりも高いか、２）第２の高位信号が第１の高位信号よりも低い、状態群のうちの少なくとも一方が成り立つことからなる請求項３３記載の方法。
【請求項３５】
ルーティングレシーバ回路はＮＭＯＳトランジスタに結合されたＰＭＯＳトランジスタをさらに備える請求項３３記載の方法。
【請求項３６】
ルーティングレシーバ回路はプルアップ回路をさらに含む請求項３３記載の方法。
【請求項３７】
ルーティングレシーバ回路はプルダウン回路をさらに含む請求項３３記載の方法。
【請求項３８】
ルーティングレシーバ回路はプルアップ回路とプルダウン回路をさらに含む請求項３３記載の方法。
【請求項３９】
デバイスが第２の演算回路とその第２の演算回路の１出力信号に結合されたルーティングドライバ回路とそのルーティングドライバ回路からルーティングレシーバ回路へ延在している相互接続コンダクタをさらに含み、前記ルーティングドライバ回路から前記相互接続コンダクタ上にルーティング信号を駆動することをさらに含む請求項３３記載の方法。
【請求項４０】
ルーティング信号の電圧スイングが第１の演算回路の出力信号の電圧スイングよりも小さいものである請求項３９記載の方法。
【請求項４１】
デバイスがプログラマブルロジックデバイスである請求項３３記載の方法。