(57)【要約】【課題】  高速記録に対応するため、ＤＳＶ抑制及びランニングＯＰＣ用に同期コードの１３Ｔ部のマークスペース制御を行うことを目的とする。【解決手段】  ２ｎビットからなるデータワードを３ｎビットのコードワードに変換する符号変調方式において、データワードの個数をカウントするバイトカウンタと、バイトカウンタ値をカウントする同期フレームカウンタと、ＤＳＶ制御ビットを確定するためのＤＳＶ処理回路と、１３Ｔ極性がマークであることを検出する１３Ｔマーク検出部と、奇数フレームの同期極性部情報をマークにするか、スペースにするかを決めるための、１３Ｔ部極性選択テーブルを有し、奇数同期フレームで１３Ｔ部極性選択テーブルを使いＤＳＶ制御ビットを制御し、偶数同期フレームでは、ＤＳＶ制御ビットを制御し、１３Ｔマーク検出信号をサンプルホールド回路に出力し、記録レーザパワー等を調整し、ランニングＯＰＣを行う。【選択図】  図１
2008210432.tif 000002
【特許請求の範囲】
【請求項１】
入力された２ｎビット（ｎは正の整数）のデータワードを３ｎビットに変調したコードワードと、該コードワードには含まれない１３Ｔ部とＤＳＶ（Digital Sum Value）値を制御するＤＳＶ制御ビット＃を含んだ同期コードとで構成される同期フレーム単位で光ディスクにデータを記録する光ディスク装置であって、
前記光ディスクを回転駆動させるスピンドルモータと、
前記光ディスクにレーザ光を照射するレーザと、
該レーザに駆動電流を供給するレーザ駆動回路と、
奇数番目の同期フレームの同期コードに含まれるＤＳＶ制御ビット＃を設定するときは先行する偶数番目の同期フレームの同期コードに含まれる１３Ｔ部のマークスペース極性と当該奇数番目の同期フレームの同期コードに含まれる１３Ｔ部のマークスペース極性を異ならせるＤＳＶ制御ビット＃を選択するとともに、１３Ｔ部の極性がマークになる位置を示す１３Ｔマーク位置情報を出力する１３Ｔ極性制御回路と、
前記１３Ｔ極性制御回路とデータワードをコードワードに変調する符号誤変換回路とを含んだ変調回路と、
を具備することを特徴とする光ディスク装置。
【請求項２】
請求項１に記載の光ディスク装置において、さらに、
前記光ディスクからの戻り光を電気信号に変換する光検出器と、
該光検出器からの電気信号をデジタル値に変換するＡ／Ｄ変換器と、
前記レーザ駆動回路にレーザ制御パルスを出力するとともに、前記１３Ｔマーク位置情報を遅延調整し前記Ａ／Ｄ変換器に出力するサンプルホールド回路と、
前記１３Ｔマーク位置情報に従って前記Ａ／Ｄ変換器が観測した電圧値に基づいてレーザ駆動電流が最適値になるように前記レーザ駆動回路を制御するＣＰＵと、
を具備することを特徴とする光ディスク装置。
【請求項３】
請求項２に記載の光ディスク装置において、
前記ＣＰＵは前記Ａ／Ｄ変換器の出力であるデジタル値に基づいて前記サンプルホールド回路のレーザ駆動パルスを制御することを特徴とする光ディスク装置。
【請求項４】
請求項１に記載の光ディスク装置において、さらに、
前記同期フレームをカウントする同期フレームカウンタを具備しており、
前記１３Ｔ極性制御回路は、偶数番目の同期フレームの同期コードに含まれるＤＳＶ制御ビット＃を設定するときはＤＳＶが小さくなるＤＳＶ制御ビット＃を選択することを特徴とする光ディスク装置。
【請求項５】
２ｎビット（ｎは正の整数）のデータワードをＤＳＶ（Digital Sum Value）値を制御するＤＳＶ制御ビットを含む３ｎビットのコードワードに変調し、現データワードと１つ前のデータワードが示す状態情報によりコードワードを暫定的に決めた後にＤＳＶ制御ビットを確定し、同期フレーム毎に１回前記同期コードを挿入して光ディスクにデータを記録する変調方式を用いた光ディスク装置であって、
前記同期極性部のマークの位置情報を出力する同期極性制御回路と、
前記光ディスクからの戻り光を電気信号に変換する光検出器と、
前記同期極性制御回路から出力される同期極性部マークの位置情報の期間、前記光検出器で得られる電気信号をレーザ光の強度のタイミングに同期して強度レベルが一定値より大きい期間にホールドを行いそれ以外の期間でサンプルを行う、または、強度レベルが一定値より小さい期間にホールドを行いそれ以外の期間でサンプルを行うためのサンプルホールド回路と、
前記サンプルホールド回路で得られた電気信号をデジタル値に変換するＡ／Ｄ変換器と、
前記Ａ／Ｄ変換器で得られたデジタル値から、最適にレーザパワー等を調整するための演算回路と、
前記演算回路から得られたレーザパワー調整情報と前記符号語変換回路の出力に基づいて制御されるレーザ駆動回路と、
同期フレームをカウントするための同期フレームカウンタと、
偶数同期フレームは、ＤＳＶ値が最小になるようにマーク、スペースを制御し、ＤＳＶ制御ビットを選択するＤＳＶ処理回路を有し、
前記同期極性制御回路は、奇数同期フレームでは、前偶数フレームの同期極性部と異なるマーク、スペースを選択し、連続する偶数同期フレームと奇数同期フレームの少なくとも１つの前記同期極性部がマークとなる同期極性制御を行うことを特徴とする光ディスク装置。
【請求項６】
請求項５において、
入力データワードに前記変調方式に則った変調を行いＤＳＶ制御ビットを０に置き換えた符号語を出力する符号語変換回路を有し、
前記符号語変換回路は、データワードに対応したコードワードと次の状態を示す状態情報を記録した符号化テーブルと、
同期フレーム内のコードワードの個数をカウントするバイトカウンタを有し、
前記ＤＳＶ処理回路は、
ＤＳＶ制御ビットが０のときのＤＳＶ値と、ＤＳＶ制御ビットが１のときのＤＳＶ値を比較し、小さい方のＤＳＶ値のＤＳＶ制御ビットを選択するためのＤＳＶ演算部と、
同期コード、またはコードワードが、マークから始まるかスペースから始まるかを示すマークスペース検出回路を有し、
前記同期極性制御回路は、
前記符号化テーブルから出力された状態情報と、同期フレームカウンタのデコード値とから複数の同期コードのいずれかを選択するかを示した同期コード選択テーブルを有し、
前記同期コード選択テーブルは、ＤＳＶ制御ビット部を０に設定した同期コードと、
ＤＳＶ制御ビット部を１に設定した同期コードとを有し、
前記マークスペース検出回路より得られた偶数同期フレームの同期極性部情報と、
前記マークスペース検出回路と同期フレームカウンタとバイトカウンタのデコード値により得られたタイミングと、同期コード直前のコードワードから得られる、奇数同期フレームの同期コードの始まりが、マークかスペースかの極性情報と、
前記同期コード選択テーブルから得られた同期コードとから、
前記同期コード選択テーブルから得られた同期コードが、奇数フレームにおいて、同期極性部報をマークにするか、スペースにするかを決めるための、同期極性選択テーブルを有し、
前記同期極性選択テーブルにより、奇数フレームの同期コードのＤＳＶ制御ビットを、１または０のいずれかに選択することを特徴とする光ディスク装置。
【請求項７】
請求項６において、
奇数同期フレームで同期極性選択テーブルを使いＤＳＶ制御ビットを選択する同期極性制御を行い、
偶数同期フレームでは、ＤＳＶ処理回路の演算結果において、ＤＳＶが小さくなるように、ＤＳＶ制御ビットを選択するＤＳＶ制御とを
行うことができる第１のＤＳＶ制御ビット選択方式と、
全同期フレームにおいて、ＤＳＶ処理回路の演算結果において、ＤＳＶが小さくなるように、ＤＳＶ制御ビットを選択するＤＳＶ制御を行うことができる第２のＤＳＶ制御ビット選択方式とを切り替えることができる選択スイッチを有することを特徴とする光ディスク装置。
【請求項８】
請求項７において、
入力される前記データワードに遅延処理を施すフリップフロップと、
フリップフロップを介して供給されるデータワードに変調処理を行い第１のコードワードを出力する第１の変調回路と、
フリップフロップを介さずに供給されるデータワードに変調処理を行い第２のコードワードを出力する第２の変調回路と、を有し、
前記ＤＳＶ処理回路は、ＤＳＶ制御ビットが１のときに、コードワードのどの位置にＤＳＶ制御ビットが存在するかを示す、ＤＳＶ制御位置データを出力し、
前記同期処理回路から出力される同期コードと前記連結処理回路の連結符号語を、前記バイトカウンタのデコード値により切り替える同期コード−連結符号語切り替えスイッチを有し、
前記ＤＳＶ制御位置データと、前記切り替えスイッチの出力とのＯＲをとり、ＤＳＶ制御により確定されたコードワードを出力することを特徴とする光ディスク装置。
【請求項９】
請求項８において、
前記同期極性制御回路は、
前記ＤＳＶ制御では、同期コードのＤＳＶ制御ビットが存在するかを示す位置データをＤＳＶ処理回路に出力し、
前記同期極性制御では、同期コードのＤＳＶ制御ビットが存在しないことを示す位置データとして、０をＤＳＶ処理回路に出力し、
ＤＳＶ制御では、前記同期選択テーブルから選択された、ＤＳＶ制御ビットが０に置き換えられた同期コードを前記同期コード−連結符号語切り替えスイッチに出力し、
前記同期極性制御では、前記同期極性選択テーブルにより、
ＤＳＶ制御ビット１が選択されときには、前記同期選択テーブルから選択された、ＤＳＶ制御ビットが１に置き換えられた同期コードを前記同期コード−連結符号語切り替えスイッチに出力し、
ＤＳＶ制御ビット０が選択されときには、前記同期選択テーブルから選択された、ＤＳＶ制御ビットが０に置き換えられた同期コードを前記同期コード−連結符号語切り替えスイッチに出力し、
前記ＤＳＶ制御位置データと、前記同期コード−連結符号語切り替えスイッチの出力とのＯＲをとり、同期極性制御、またはＤＳＶ制御により確定されたコードワードを出力することを特徴とする光ディスク装置。
【請求項１０】
請求項９において、
前記同期極性制御回路は、
ＤＳＶ制御ビットが０のときの、第１の同期コードのＤＳＶ値と、
ＤＳＶ制御ビットが１のときの、第２の同期コードのＤＳＶ値と
ＤＳＶ制御ビットが０のときの、同期コードのＭＳＢからＤＳＶ制御ビットまでの第３のＤＳＶ値と、
ＤＳＶ制御ビットが１のときの、同期コードのＭＳＢからＤＳＶ制御ビットまでの第４のＤＳＶ値とを有するＤＳＶテーブルを持つことを特徴とする光ディスク装置。
【請求項１１】
請求項９において、
前記同期極性制御回路は、
前記同期極性制御では、前記同期極性選択テーブルにより、
ＤＳＶ制御ビット１が選択されときには、前記ＤＳＶテーブルから
第１のＤＳＶ値の代わりに、ＤＳＶ制御ビットが１のときの、第２の同期コードのＤＳＶ値を
前記ＤＳＶ処理回路に出力し、
ＤＳＶ制御ビット０が選択されときには、前記ＤＳＶテーブルから
第２のＤＳＶ値の代わりに、ＤＳＶ制御ビットが０のときの、第１の同期コードのＤＳＶ値を
前記ＤＳＶ処理回路に出力し、
前記ＤＳＶ制御では、
第１〜第４までのＤＳＶ値を前記ＤＳＶ処理回路に出力することを特徴とする光ディスク装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光ディスク上にデジタルデータを記録する際に用いる変調回路およびそれを備えた光ディスク装置に関する。
【背景技術】
【０００２】
特許文献１には８ビットのデータワードを１２ビットのコードワード（「変調符号」ともいう）に変換する８−１２変調が開示されている。８−１２変調は符号化率が２／３と高いため、ＤＶＤ規格で採用される８−１６変調の符号化率１／２よりも高密度記録に適している。また、８−１２変調には直流成分が少ないという特徴もある。
【０００３】
特許文献１の８−１２変調では、１と１との間の０の個数を最多で１０個に制限するＲＬＬ（１，１０）を満足するために、データワードとコードワードの対応を予め保持する変調テーブルを使って変調処理を行う。変調テーブルは各データワードに対応する３種類のコードワードと各コードワードについての次の状態情報（Next State）を規定している。１データワードに対応する、３種類のコードワードはＳｔａｔｅ０のコードワード、Ｓｔａｔｅ１のコードワード、Ｓｔａｔｅ２のコードワードと呼ばれる。変調処理時には、データワード８ｂｉｔと状態情報（State0、State1、State2）に対応したコードワードを変調テーブルから選択して出力すると共に、次の状態情報（Next State）も出力する。
【０００４】
８−１２変調により生成されたチャネルビット列は，さらにＮＲＺＩ処理によって記録すべきマークに対応するパルスに変換される。ＮＲＺＩとはチャネルビット列に１が現れる度にパルスの極性を反転させる処理のことである。パルス幅はチャネルビット１ビット分の時間幅Ｔの整数倍である。シンクコードには１３Ｔ幅となる箇所があるため、最長マークは１３Ｔマークである。
【０００５】
特許文献２には４ビットのデータワードを６ビットのコードワードに変換する４−６変調方式が開示されている。４−６変調も符号化率が２／３と高く、さらに、変換処理を単純化できるという特徴もある。特許文献２の変調処理でも特許文献１の８−１２変調と同様にＲＬＬ（１，１０）を満足するために、変調テーブルを使って、データワードをコードワードに変換している。特許文献２の変調処理時には、データワード４ｂｉｔと状態情報（State0、State1）に対応したコードワードを変調テーブル内から選択する。また、次の状態情報（Next State）もあわせて出力する。
【０００６】
ＨＤ  ＤＶＤ規格は、変調方式として８−１２変調と４−６変調を採用している。ＨＤ  ＤＶＤ規格における８−１２変調方式と４−６変調方式には、次の３つの特徴がある。
（１）コードワード中にランレングス１が６回連続するパターン”1010101010101”が現れないように変調される。通常の変調を行えばこのようなパターンが生じる場合は、あらかじめ定められた置換規則（以下「連結ルール」）に基づいてコードワードが置換され、”1010101010101”が発生しないように制御される。
（２）ＤＳＶ（Digital Sum Value）に応じて”０”か”１”のどちらかに選択できるＤＳＶ制御ビット”＃”をコードワード中に有している。
（３）コードワード同士を結合したとき、その境界でビット”１”が連続することがないように、直後のコードワードの先頭ビットに応じて”０”か”１”のどちらかに選択できる連結ビット”＊”を各コードワードの最後（ＬＳＢ）に有している。
【０００７】
前述したように、８−１６変調では８ビットのデータワードを１６ビットのコードワードに変換する。１ビットのＮＲＺＩを出力するためには１記録クロックが必要であるため、１コードワード（１６ビット）のＮＲＺＩを出力するには１６記録クロックが必要となる。このため、１データワード（８ビット）の変調時間を、１コードワードの出力時間である１６記録クロック以内に抑えなければ、変調すべきデータワードが変調回路の前段に累積し記録システムが破綻するという問題がある。
【０００８】
光ディスク装置では、ＡＴＡＰＩインターフェイスからユーザデータが入力され、変調回路で変調されたユーザデータがＮＲＺＩとしてレーザ駆動回路へ出力され、レーザから照射されるレーザ光で光ディスクに情報が記録される。ＡＴＡＰＩインターフェイスからのデータ入力速度とＮＲＺＩ出力の速度（記録速度）は規格で定められている。
【０００９】
ＡＴＡＰＩインターフェイスから入力される入力データに対するスクランブル等のデータ処理はマスタークロックを用いて行なわれる。光ディスクへのＮＲＺＩの書き込みは、光ディスクの記録面上に設けられたウォブルから抽出した記録クロックと同期させて行われる。入力データをＮＲＺＩに変調する変調回路の動作には、マスタークロックまたは記録クロックのどちらを使用しても良いが、８−１６変調の場合は１６記録クロックの時間以内で変調処理する必要がある。
【００１０】
特許文献３が開示するＤＶＤ用の８−１６変調回路は、ＤＳＶ変調時間の高速化を計るため、ＤＳＶ用の変調テーブルと、変調符号の中に含まれるコード“１”の数が偶数か奇数かを示す情報を示す奇偶判別テーブルを設けている。特許文献３の００２５段落では「１バイトの情報を変調するために１バイトクロック以上の処理時間が必要となったのでは、大容量の情報を記録するためには、より多くの時間が必要となり、実質的にデータ転送速度が低下してしまう」という問題が提示されている。
【００１１】
特許文献３のＤＳＶ演算手段は奇偶判別テーブルを用いることで変調符号語のＤＳＶ演算を高速化している。奇偶判別テーブルから求められるＤＳＶ値の極性はコードワードの先頭がスペースであるか／マークであるかに依存する。例えば、ある変調符号に含まれる“１”ビットが奇数個であっても、その変調符号の先頭がスペースであるときとマークであるときではＤＳＶ値の極性が異なることになる。同様に、ある変調符号に含まれる“１”ビットが偶数個の場合も、その変調符号の先頭がスペースであるときとマークであるときではＤＳＶ値の極性が異なることになる。つまり、コードワードの先頭がマークかスペースかをあらかじめ知っておかなければ奇偶判別テーブルを用いてもＤＳＶ値の極性を知ることができない。
【００１２】
特許文献４は、ＤＶＤとは異なった同期コードの制御を行うＨＤ  ＤＶＤの同期コードの制御を開示している。図４（１）に示すようにＨＤ  ＤＶＤの同期コードにはＳＹ０〜ＳＹ３の４種類あり、各々の同期コードにはＳｔａｔｅ０のパターンとＳｔａｔｅ１，２のパターンがある。ここに示すように、各同期コードは２バイト（コードワードの１バイト＝１２ビット）であり、１と１の間に１２個連続して０が並ぶ１３Ｔ（「10000000000001」の部分）を含む。データ部に１３Ｔは含まれないため１３Ｔの有無によって同期コードとデータ部を区別することができる。
【００１３】
以下では、各同期コードの前方１バイトを前方同期コード（Front Sync Code）、後方１バイトを後方同期コード（Rear Sync Code）と呼ぶ。図４（１）に示すように後方同期コードは、全て同じコード（000000_001001）である。また、前方同期コードにはＤＳＶ制御ビット＃が含まれる。
【００１４】
ＨＤ  ＤＶＤではＤＶＤと同様に２６同期フレームで１セクタを構成する。各セクタ内の同期コードの配列を図４（３）に示す。特許文献４では、各同期コードに含まれるＤＳＶ制御ビット＃を制御することで、１３Ｔ部の極性（マーク、スペース）を２回に１回切り替えている。偶数フレームでは、同期コード中のＤＳＶの制御（以下「ＤＣ制御：DC component suppression control」と呼ぶ）を行い、ＤＳＶ値が小さくなるように＃を選択する。ＤＣ制御を行った偶数フレームの次の奇数フレームでは、先行する偶数フレームの同期コード内の１３Ｔ部がマークであったらスペースになるように、スペースであったらマークになるようにＤＳＶ制御ビット＃を制御する。このように同期コードの１３Ｔ極性制御（13T part polarity control）を行い、１３ＴマークのタイミングでＲ−ＯＰＣ（Running Optimum Power Control）を実行すると記載されている。
【００１５】
【特許文献１】特開２００４−２１３８６３号公報  （図１〜図５ａ，ｂ）
【特許文献２】特開２００４−２１３７６７号公報  （図１）
【特許文献３】特開平１０−２３３６９０号公報  （図３、図４、図５、００２５段落）
【特許文献４】特開平２００５−１４９６４０号公報  （２ページ、３ページ）
【発明の開示】
【発明が解決しようとする課題】
【００１６】
通常、変調処理を含む信号処理はマスタークロック（ＭＣＬＫ）を使い、レーザドライバ制御等の記録処理はウォブルから抽出した記録クロック（ＷＣＫ）を使う。記録クロックに同期させた１２ビットのコードワードをＮＲＺＩに変換しレーザドライバに出力するため、記録クロックの１／１２よりも周期が長いマスタークロックは使えない。
【００１７】
図１５にＨＤ  ＤＶＤの記録クロック（ＷＣＫ）とマスタークロック（ＭＣＬＫ）の関係を示す。なお、ここでは簡単のため１倍速の例と１０倍速の例のみを示すこととする。
８−１２変調の場合、正常に記録動作を行うためには、
変調１サイクルにかかる時間  ＜  １変調コードワード出力（１２ＷＣＫ）にかかる時間…（式１）
を満たす必要がある。なお、「変調１サイクル」とは、１データワード（８ｂｉｔ）を１コードワード（１２ｂｉｔ）に変換し、接続ビット＊、ＤＳＶ制御ビット＃を確定させる時間のことである。
ＭＣＫを使って変調１サイクルにかかる時間を表すと、
１／ＭＣＫ  ×  Ｎ  …（式２）
となる。なお、Ｎは正の整数である。
【００１８】
マスタークロック一定の場合は、高倍速になるほど、クロック数を小さくする必要がある。例えば、１倍速の場合はマスタークロック１６周期（変調１サイクルにかかる時間）以内に変調処理が終了すれば良いが、１０倍速の場合はマスタークロック１周期（変調１サイクルにかかる時間）以内に変調処理が終了する必要がある。右欄の○は、（式１）を満足する場合、×は（式１）を満足しない場合を示す。
【００１９】
特許文献１および特許文献２には、変調回路の簡略化した構成が示されているが、同期コード内のＤＳＶ制御ビット＃、コードワードと同期コードが連結したときの連結ビット＊を考慮した変調回路の構成は開示されていない。当然に＃、＊の確定方法も考慮されていない。特許文献１，２の構成では、ＨＤ  ＤＶＤ規格が規定する同期コード内のＤＳＶ制御ビット＃、コードワードと同期コードが連結したときの連結ビット＊を考慮した変調方式に対応することができないため高倍速になったときに（式１）の関係を満たすことができないという問題がある。
【００２０】
また、特許文献３は、ＤＳＶ制御ビット＃、連結ビット＊を含まない８−１６変調で使用するＤＳＶ用テーブルを開示するが、ＨＤ  ＤＶＤ規格が規定するＤＳＶ制御ビット＃、連結ビット＊を含む変調方式を用いる場合にどのようなＤＳＶ用テーブルを用いてシステムが要求する処理時間以内にＤＳＶ計算を完了させることができるかを明らかにしていない。つまり、ＤＳＶ制御ビット＃、連結ビット＊を含む８−１２変調の変調処理を１２記録クロック以内に抑えるＤＳＶ用テーブル、ＤＳＶ制御ビット＃、連結ビット＊を含む４−６変調の変調方式を６記録クロック以内に抑えるＤＳＶ用テーブルは開示されていない。このため、特許文献３の構成では、ＨＤ  ＤＶＤ規格が規定するＤＳＶ制御ビット＃、連結ビット＊を含む変調方式に対応することができないため高倍速になったときに（式１）の関係を満たすことができないという問題がある。
【００２１】
特許文献４には、連続した２同期フレーム  同期コードの１３Ｔ部のうち、どちらが、１３Ｔマークであるかのタイミングを検出し、出力するための具体的な方法は開示されていない。また、１３Ｔマーク部を使いどのようにレーザパワーを調整するかの具体的な回路構成も開示されていない。
【００２２】
さらに、何れの特許文献にも、ＤＳＶ制御ビット＃、連結ビット＊を含む８−１２変調や４−６変調の変調方式に対応した具体的な回路構成、１３Ｔマークを用いたランニングＯＰＣ（Ｒ−ＯＰＣ）の具体的な回路構成、特に、素子数の削減、低消費電力化を実現した回路構成は開示されていない。
【００２３】
本発明は、上記の課題を解決することを目的とする。
【課題を解決するための手段】
【００２４】
上記課題は、特許請求の範囲に記載の発明により解決される。
【発明の効果】
【００２５】
本発明によれば、光ディスクへの記録処理時のユーザの体感速度を向上させる事ができる。また、変換テーブルを用いた同期コード１３Ｔ部の極性制御を行うことで、１３Ｔマークの位置を適切に知ることができランニングＯＰＣの実行が容易となる。
【発明を実施するための最良の形態】
【００２６】
以下、本発明について図面を用いて説明する。
【実施例１】
【００２７】
図１は実施例１の光ディスク装置のブロック図である。図１において、１は情報記録層を持ったＨＤ  ＤＶＤ−Ｒ／ＲＷ等の光ディスク、２はスピンドルモータ、３は光ヘッド（ＰＵ）、４はＩ／Ｖ変換回路（光検出器）、５はサンプルホールド回路、５１はＡ／Ｄ変換回路、６はレーザ駆動回路、８はＲＡＭコントローラ、１１は変調回路、１３はＤＲＡＭなどのメモリ、１４はＣＰＵ、１１１はフリップフロップ（ＦＦ）、１１２は符号語変換回路１、１１３は符号語変換回路２、１１４は＃＝０のコードワードを出力する連結処理回路、１１５はＤＳＶ処理回路、１１６はＮＲＺＩ変換回路、１２０は１３Ｔ極性制御回路、１２１は同期コード内の＃を選択するための＃選択テーブル１２１である。
【００２８】
図１に示すように、光ディスク装置はパーソナルコンピュータ、ワークステーション等のホストコンピュータ（以下「ホスト１５」と称する）に接続されている。ホスト１５からの命令や情報データはＣＰＵ１４に入力され、ＣＰＵ１４の制御により情報の記録動作、再生動作、目的のトラックに光ヘッド３を移動させるシーク動作が実行される。
＜再生動作＞
まず、光ディスク装置の再生動作を説明する。光ディスク１はスピンドルモータ２によって回転駆動される。光ヘッド３内の半導体レーザは情報の再生を行うレーザ光を出射する。光ヘッド３内の光学系は半導体レーザからの出射光を光ディスク面上に光スポットとして形成する。さらに、光ヘッド３内の光検出器は光ディスク１からの反射光を電気信号に変換する。変換された電気信号を用いてフォーカス制御やトラッキング制御などの光スポット制御および情報の再生が行なわれる。
＜記録動作＞
次に光ディスク装置の記録動作を詳細に説明する。まず、記録開始指示がホスト１５からＣＰＵ１４に入力される。次に上述の再生動作が実行され、光ディスクの反射光に基づいた電気信号が光ヘッド３から出力される。この電気信号はＩ／Ｖ変換回路４で電流電圧変換され、ウォブル処理回路（図示せず）に入力される。ウォブル処理回路は光ディスク１の記録面上に設けられたウォブルに対応したウォブル信号を抽出する。そして、ウォブル信号に同期した２値化信号を記録クロックとして変調回路１１内のＮＲＺＩ変換回路１１６に出力する。また、ウォブル処理回路はウォブル信号を図示しないアドレスデコーダにも出力する。アドレスデコーダは、光ディスク上の記録目標のアドレスを検出したとき、変調回路１１内の記録クロック同期処理回路（図示せず）に記録位置を示すゲート信号を出力する。
【００２９】
ＤＲＡＭ１３内にはＩＤ付加処理、スクランブル処理、訂正符号付加処理等の処理がされたデータが格納されている。ＲＡＭコントローラ８は、ＤＲＡＭ１３内のデータを８ビット毎にデータワードとして変調回路１１に出力する。データワードはフリップフロップ１１１を介して符号語変換回路１（１１２）に入力される。符号語変換回路１（１１２）はデータワード８ビット（ｄａｔ１）をコードワード１２ビット（ｍｏｄ１）に変換する８−１２変調を行う。また、データワードはフリップフロップを介さずに符号語変換回路２（１１３）に入力される。符号語変換回路２（１１３）でもデータワード８ビット（ｄａｔ２）をコードワード１２ビット（ｍｏｄ２）に変換する８−１２変調を行う。
【００３０】
符号語変換回路１（１１２）に供給されるデータワードｄａｔ１は、フリップフロップ１１１を介しているため、符号語変換回路２（１１３）に供給されるデータワードｄａｔ２よりもフリップフロップ１１１分遅れることになる。図９を用いてデータワード入力（ｄａｔ）とコードワード出力（ｍｏｄ）の関係を説明する。例えば、ＲＡＭコントローラ８から入力されるデータワードがＤａ、Ｄｂ、Ｄｃ、Ｄｄ、Ｄｅ、Ｄｆ、Ｄｇであるとする。時間１のときｄａｔ１はＤａでありｄａｔ２はＤｂである。符号語変換回路１（１１２）はデータワードＤａを変換しコードワードＣａを出力し、符号語変換回路２（１１３）はデータワードＤｂを変換しコードワードＣｂを出力する。つまり、連続するコードワードＣａ、Ｃｂが符号語変換回路１（１１２）、符号語変換回路２（１１３）から出力されることとなる。
【００３１】
連結処理回路１１４はｍｏｄ１に含まれるビット連結子＊を確定する処理を行う。図１に示した変調回路１１を用いれば、ｍｏｄ２として入力されるコードワードＣｂの先頭ビットが確定しているため、ｍｏｄ１として入力されるコードワードＣａにビット連結子＊が含まれる場合であっても、連結処理回路１１４はＣａのビット連結子＊を決めることができる。すなわち、コードワードＣｂの最初のビットが０ならばＣａの連結ビット＊を１に設定し、コードワードＣｂの最初のビットが１ならばＣａの連結ビット＊を０に設定する。時間２以降においても同様の処理を行うことでｍｏｄ１に含まれる連結ビット＊を適切に設定することができる。
【００３２】
１３Ｔ極性制御回路１２０からは、１コードワード（９１バイト）に１度、２バイトの同期コードが出力される。この同期コードは連結処理回路１１４に入力される。図９の（時間７）で示すように、同期コード（ＳＹ）が入力されたタイミングでは、ｍｏｄ２の代わりに同期コード（ＳＹ）を用いてｍｏｄ１に含まれる連結ビット＊の設定を行う。
【００３３】
また、連結処理回路１１４は所定の置換規則に基づいてコードワード内の“０１”を連続５回以下にする処理（連結ルール処理）も行う。
【００３４】
ＤＳＶ処理回路１１５でＤＳＶ処理された１２ビットのコードワードは、ＮＲＺＩ変換回路１１６で、アドレスデコーダから供給される記録位置検出信号のタイミングに合わせてＮＲＺＩに変換され、記録クロックＷＣＫと共にレーザ駆動回路６に出力される。レーザ駆動回路６は、ピックアップ３内のレーザに駆動電流を供給する。レーザから照射されたレーザ光によって光ディスク１上にデジタルデータが記録される。なお、レーザ駆動回路６をピックアップ３内に設けても良い。
＜１３Ｔマーク部におけるＲ−ＯＰＣ＞
次に、図６を用いてＲ−ＯＰＣを実行するための同期コード内の１３Ｔ極性制御について説明する。ここに示すように、偶数番目の同期フレームの場合はＤＣ制御（DC component suppression control）を行い、奇数番目の同期フレームの場合は１３Ｔ制御（13T part polarity control）を行う。
【００３５】
１３Ｔ極性制御回路１２０は、ＤＣ制御と１３Ｔ制御の切り替えを行う。１３Ｔ制御の場合は同期コードを確定しＤＳＶ処理回路１１５へ出力する。ＤＣ制御の場合は同期コード内のＤＳＶ制御ビット＃を仮に０に置き換えた同期コードをＤＳＶ処理回路１１５へ出力する。同期コードのＤＳＶ制御ビット＃の確定方法については後述する。
【００３６】
特許文献４で示されるように極性がマークとなる１３Ｔ部は２同期フレームに１回出現する。１３Ｔ極性制御回路１２０は極性がマークの１３Ｔ部の位置情報をサンプルホールド回路５へ出力する。サンプルホールド回路はレーザ光制御のためのレーザ制御パルス（ホールドパルス）をレーザ駆動回路６へ出力する。また、サンプルホールド回路は電圧値測定のための１３Ｔ部の位置情報をＡ／Ｄ変換器５１に出力する。１３Ｔ部の位置情報は１３Ｔ部を記録するときのレーザ制御パルス出力とほぼ同じタイミングであるが遅延を考慮してある。１３Ｔ部がマークのとき、レーザ光を検出する光検出器４の出力をＡ／Ｄ変換器５１で測定しＣＰＵ１４に出力する。ＣＰＵ１４ではこのタイミングでＡ／Ｄ変換器５１から得られる値に基づいて演算し、適切なレーザのパワー調整情報を算出する。このパワー調整情報に基づいてレーザのパワーを制御することで、１３Ｔ部のマークを適切な形状で記録するＲ−ＯＰＣを実現できる。
【００３７】
Ｒ−ＯＰＣでは光ディスクの記録膜感度が面内で必ずしも一様でないことを考慮する。すなわち、ＯＰＣで決定された最適記録パワーでデータを記録する際に、データ記録時の戻り光量（再生信号電圧）をモニタし、この戻り光量が一定値となるようにレーザの記録パワーをフィードバック制御する。
【００３８】
図１４を用いてこの制御の詳細を説明する。図１４（ａ）は１３Ｔマークを表すＮＲＺＩ、図４（ｂ）はレーザ駆動電流を制御するためのレーザ制御パルス、図４（ｃ）は光ディスク１に照射される記録光パワー、図４（ｄ）は光ディスク１の情報記録層に形成される記録マーク、図４（ｅ）は光検出器４からの記録マークの再生信号波形を示す。破線は、レーザの記録光パワーが大きいときを示す。実線は、レーザの記録光パワーが小さいときを示す。（ｅ）再生信号は、記録光パワーの大小により、振幅値が変化する。１３Ｔマークのように長いマークをディスクに記録する場合は、レーザをレーザ制御パルスを制御して、適切な長さのマークをディスクに記録する。
【００３９】
１３Ｔ記録マーク位置の再生信号（図４（ｅ））電圧をＡ／Ｄ変換器５１で検出し、ＣＰＵ１４に取り込み、レーザに関するパラーメータ（パルス幅、パワー等）を計算する。レーザ制御パルス（ｂ）で、所望の記録光パワー（ｃ）になるように、レーザ光を制御する。Ａ／Ｄ変換器５１にて得られた電圧値をＣＰＵにて、最適なマークが記録できるように、レーザ制御パルスのタイミング、パルス幅、またレーザパワー等を演算し、調整情報をレーザ駆動回路６へ出力する。また、レーザ制御パルスのパルス幅を調整する場合はサンプルホールド回路５に調整情報を出力する。
＜８−１２変調処理と同期コード１３Ｔ極性制御＞
図３のフローチャートを用いて変調回路１１で行なわれる８−１２変調処理と１３Ｔ極性制御をより詳細に説明する。
【００４０】
変調を開始するとき（４００）には、Ｓｔａｔｅ状態情報を２に初期化し、ＤＳＶ値を０に初期化する（４０１）。次に、同期コード位置かどうかの判断を行う（４０２）。
【００４１】
図１６に示すようにデータワードに対応するコードワードには＊、＃が含まれる。１３Ｔ極性制御回路１２０からは＊、＃を０に仮設定したコードワードとNext Stateが出力される（４０３）。また、ビット連結子＊、ＤＳＶ制御ビット＃を仮に０としたコードワードとNext Stateを出力する（４０３）。なお、４０３で「０」に仮設定したビット連結子＊、ＤＳＶ制御ビット＃は後述する処理４０５，４０６，４１０で「１」または「０」に確定される。
【００４２】
次に、連結処理回路１１４内で４０４、４０５、４０６の連結ビット＊の処理を行う。連結ビット＊が存在する場合には直後のコードワード先頭ビットの識別を行い（４０４）、直後のコードワード先頭ビットが１であれば連結ビット＊を０に確定し（４０５）、直後のコードワード先頭ビットが０であれば連結ビット＊を１に確定する（４０６）。
【００４３】
次に、連結処理回路１１４内で４０７、４０８の連結ルール処理を行う。まず、連結ビット処理の結果「1010101010101」のような連結ルールによって禁止されるパターンが生じていないかの確認を行う（４０７）。禁止されるパターンが含まれていたらコードワードを所定のルールに従い置換する（４０８）。
【００４４】
次に、ＤＳＶ処理回路１１５内で４０９、４１０のＤＳＶ処理を行う。まず、コードワード中にＤＳＶ制御ビット＃が存在するかを判断し（４０９）、ＤＳＶ制御ビット＃が存在するときには＃＝１としたときのＤＳＶ値と＃＝０としたときのＤＳＶ値を比較しＤＳＶ値が小さくなるＤＳＶ制御ビット＃を選択しＤＳＶ制御ビット＃を確定する（４１０）。そして、確定コードワードのＤＳＶ値を前ＤＳＶ値に加算する（４１９）。
【００４５】
４０２での判断が同期コード位置であったときは、同期コードとNext  Stateを出力する（４１２）。このとき、同期コードに含まれるＤＳＶ制御ビット＃を０に仮設定して同期コードを出力する。なお、４１２で「０」に仮設定したＤＳＶ制御ビット＃は後述する処理４１０で「１」または「０」に確定される。
【００４６】
その後、連結処理回路１１４内で４１４，４１５，４１６の同期コードの連結処理を行う。まず、同期コードＳＹ３直前のコードワードの末尾パターンが000000#（以下「Ｓパターン」と呼ぶ）に一致しているかの判定を行う。Ｓパターンに一致している場合は、＃を１におきかえる接続規則Ｓパターン処理を行う（４１５）。Ｓパターンに一致していない場合は、同期コード（ＳＹ０，ＳＹ１，ＳＹ２，ＳＹ３の何れか）をそのまま出力する（４１６）。その後１３Ｔ極性処理を行うか判断する（４１７）。
【００４７】
１３Ｔ極性処理を行わない場合は、ＤＳＶ処理（４０９、４１０）を行う。Ｒ−ＯＰＣを実行しない場合は１３Ｔ極性制御処理を行わない。
【００４８】
１３Ｔ極性処理を行う場合、同期フレーム番号が奇数であれば（４１１）、前１３Ｔがマークの場合には次の１３ＴがスペースになるようなＤＳＶ制御ビット＃を設定し、前１３Ｔがスペースの場合には次の１３ＴがマークになるようなＤＳＶ制御ビット＃を設定する（４１８）。その後、確定したコードワードＤＳＶ値を前ＤＳＶ値に加算する（４１９）。
【００４９】
そして、変調データの末尾に至ったかを判断し（４２０）、末尾に至ったときには変調処理を終了し（４２１）、末尾でない場合は、次のデータの変調処理を行う（４０２〜４１０、４１２〜４２０）。
＜変調回路の詳細説明＞
次に、図２を用いて変調回路１１の内部構成、特に１３Ｔ極性制御回路１２０を詳細に説明する。まず、符号語変換回路１（１１２）は、８ｂｉｔのデータワード（Ｄａｔ１）を１２ｂｉｔのコードワード（ｍｏｄ１）に変換し、変調テーブルによりNext State状態情報を出力する。変調テーブルは図１６のような構成であり、データワードと現在のＳｔａｔｅ状態情報に基づいてState0、State1、State2の３種類のNext State状態情報のうちから１つのNext State状態情報を選択することができる。１１９は同期コードと変調されたコードワードを切り替えるスイッチ（ＳＷ）である。ＤＳＶ処理回路１１５はＤＳＶ計算を行うためのＤＳＶ演算器１１５２を備える。ＤＳＶ処理回路１１５は連結処理された連結コードワード（符号語）をＮＲＺＩ変換し、ＤＳＶ計算を行う。
＜ＤＳＶ制御＞
ＮＲＺＩ変換方法とＤＳＶ計算方法を図１２に示す。ここでは１２ｂｉｔのコードワードをＣＷ［１１：０］、１２ｂｉｔのコードワードをＮＲＺＩ変換した１２ｂｉｔをＮＲＺＩ［１１：０］で表現する。ｔｉｍｅ  ０のときのＮＲＺＩ値をＮＲＺＩ［０］（ＬＳＢ：０ｂｉｔ目）とする。また、この例ではＮＲＺＩの初期値を０とする。現コードワードのＭＳＢ（Most Significant Bit）である１１ｂｉｔ目（ＣＷ［１１］）が１であった場合、ＮＲＺＩ［０］とＣＷ［１１］＝１の排他的論理和をとりＮＲＺＩ［１］として出力する。一方、現コードワードＣＷ［１１］が０であった場合は、ＮＲＺＩ［０］の値をそのままＮＲＺＩ［１］として出力する。これを順番にＬＳＢであるＣＷ［０］まで繰り返すことにより現コードワードのＮＲＺＩを求めることができる。この処理を行うことで、コードワードの極性始まり、例えば、ＮＲＺＩ［０］が１ならばマークであり０ならばスペースであることを知ることができる。なお、ＮＲＺＩ［１２］を新たなＮＲＺＩ［０］とすることで次のコードワードに対しても同様の処理を行うことができる。
【００５０】
次にＤＳＶの計算方法について説明する。基本的には、ＮＲＺＩの値が１ならば直前のＤＳＶ値に１を加え、ＮＲＺＩの値が０であったら直前のＤＳＶ値に−１を直前の加える計算を行う。コードワードＣＷ［１１：０］が100100_000010であるときを例に具体的な計算方法を説明する。まず、ＤＳＶ計算例１（Ｔｉｍｅ  ０のＤＳＶ値が０であった場合）を説明する。ｔｉｍｅ１のときのＤＳＶ値は、ＮＲＺＩ［１］が１のため、直前のＤＳＶ値０に＋１を加える。この計算を順番に行いＬＳＢにおけるＤＳＶとして６を求めることができる。ＤＳＶ計算例２（Ｔｉｍｅ  ０のときのＤＳＶ値が１０であった場合）も同様に計算することで、ＬＳＢにおけるＤＳＶとして１６を求めることができる。
【００５１】
ＤＳＶ処理回路１１５はＤＳＶ制御ビット＃を１または０に確定する。ＤＳＶ制御ビット＃が１に確定した場合、＃の位置を示す位置情報（例えば、＃＝１がＬＳＢにあることを示す位置情報0000_0000_0001）をＯＲ回路１１８に出力する。ＳＷ１１９は後述するカウンタ１２３のカウンタ値に応じて同期コードまたは連結符号語を切り替える。
【００５２】
ＯＲ回路１１８は、連結処理回路１１４の出力である＃＝０のコードワードまたは同期コードと、＃＝１の位置情報のＯＲをとることで、ビット連結子＊とＤＳＶ制御ビット＃を確定したコードワードを出力する。例えば、コードワード0100_0010_0000と位置情報0000_0000_0001のＯＲ出力は、ＬＳＢが０から１に変換され0100_0010_0001となる。
＜コードワードと同期コード切り替えカウンタ＞
カウンタ１２３は、データワード１バイトの個数をカウントするバイトカウンタと、同期フレームをカウントする同期フレームカウンタからなる。１セクタ内の同期フレームは２６個であるため、同期フレームカウンタは０〜２５をカウントする。
【００５３】
図１８にＨＤ  ＤＶＤの物理セクタを示す。２バイトの同期コード（ＳＹ０〜ＳＹ３）と９１バイトのデータ（ＲＤ）は同期フレームと呼ばれる。ひとつの物理セクタは２６個の同期フレームによって構成される。図５にデータ部と同期部のカウンタ値を示す。ここに示すように、フレームカウンタ値およびバイトカウンタ値から現在位置が何フレーム目であるのか、同期部であるのかデータ部であるのか、何バイト目であるのかを知ることができる。すなわち、バイトカウンタが１〜２のときは同期コード、３〜９３のときにはデータ部であると知ることができる。このため、バイトカウンタ値に基づいてスイッチ（ＳＷ）１１９を制御することで同期コードと変調されたコードワードを切り替えて出力することができる。
＜同期コード  １３Ｔ極性制御＞
１３Ｔ極性制御回路１２０は、同期コード選択テーブル１２４を備える。このテーブルは図４（１）で示した各同期コードにおけるＤＳＶ制御ビット＃を０に設定したテーブルであり、図４（２）に示すようなコードを持っている。
【００５４】
また、１３Ｔ極性制御回路１２０は、同期コードの１３Ｔのマークスペース制御を行うための＃選択テーブル１２１を備える。＃選択テーブル１２１は１３Ｔ極性制御時に同期コードのＤＳＶ制御ビット＃の値を０または１から選択するためのテーブルであり、次の入力が必要となる。
（ａ）同期コード情報（ＳＹ０，ＳＹ１，ＳＹ２，ＳＹ３のいずれか）
（ｂ）９３バイト目データのＮｅｘｔ  Ｓｔａｔｅ状態情報
（ｃ）直前同期フレームの１３Ｔ部のマークスペース情報
（ｄ）同期コード始まりのマークスペース極性情報
なお、（ｃ）は１３Ｔ極性制御を行う同期フレームの前の同期フレームに対して行ったＤＣ制御のときの１３Ｔマークスペース情報を示す。また、（ｄ）はフレームの終了位置（９３バイト目）でのマークスペース極性情報である。
＜同期コード  １３Ｔ極性制御フローチャート＞
図１９に同期コード内の＃確定方法のフローチャートを示す。図３で示した＜同期コード１３Ｔ極性制御＞中の４１８と、＜ＤＣ制御＞４１０の詳細を示す。
【００５５】
まず、Ｒ−ＯＰＣを行うかどうかの設定を行う（４１７）。Ｒ−ＯＰＣ実行の有無は、ホスト１５からＣＰＵ１４を介して行われる。ＮｏであればＤＣ制御を行う。Ｙｅｓであればフレームカウンタ値が偶数であるのか奇数であるのか判断する（４１１）。フレームカウンタ値が偶数であれば、４０９、４１０のＤＣ制御を行う。フレームカウンタ値が奇数であれば、１３Ｔ極性制御を行う（４１８）。
【００５６】
また、フレームカウンタ値から（ａ）同期コード情報（ＳＹ０〜ＳＹ３）を出力する（１９０７）
＜ＤＣ制御＞
バイトカウンタ値が９３であれば、その次のバイトは同期コード位置である。９３バイト目のNext State状態情報を得る（１９０１）。９３バイト目のNext State状態情報（１９０１）と、（ａ）同期コード番号出力（１９０７）から、同期コード情報を選択する。
【００５７】
バイトカウンタ値が１（前方同期コード位置に相当する）の場合、ＤＳＶ値が小さくなるように、ＤＳＶ制御ビット＃の値を確定し、同期コードを確定する（１９０２）。同時に、（ｃ）同期コード中の１３Ｔ部がマークスペースかの極性情報を得る（１９０６）。この値は、１３Ｔ極性制御まで、レジスタに格納しておく。
＜１３Ｔ極性制御＞
Ｒ−ＯＰＣを実行する場合（４１７）、フレームカウンタ値が奇数であれば（４１１）、１３Ｔ極性制御（４１８）を行う。
【００５８】
１３Ｔ極性制御を行う場合は、バイトカウンタ値が９３のときに（１９０４）、Next State状態情報、及び（ｄ）同期コード始まりの極性情報を得る（１９０５）。
【００５９】
上記、レジスタに格納された（ａ）〜（ｄ）を入力として、１３Ｔ極性  ＃選択テーブル（１９０９）を使い、前方同期コード部（バイトカウンタ値が１）のとき＃を確定し、同期コードの＃を確定することができる（１９０８）。
【００６０】
次に、同期フレーム番号と同期コード＃制御方法、及び１３Ｔ部記録マーク位置を図７に示す。ＤＣ制御時は、偶数フレームの同期コードのＤＳＶ制御ビット＃までのＤＳＶが小さくなるように＃が選択され、１３Ｔ部のマーク（Ｍ）またはスペース（Ｓ）が決まる。次の同期クレームでは、１３Ｔ極性制御により、前１３Ｔ部がマークであったらスペース、前１３Ｔ部がスペースであったらマークになるように＃が設定される。
【００６１】
同期コード１３Ｔ部の記録マーク位置の例を図７の（１）（２）（３）に示す。図に示すように連続する偶数番目の同期フレームと奇数番目の同期フレームのいずれかに１３Ｔマークが現れる。
＜同期コード１３Ｔ極性マーク位置情報＞
図１２で示すコードワードＣＷが、前方同期コードである場合、ＮＲＺＩ［１２］値（ＬＳＢ）が、同期コードの１３Ｔ部の位置を示す。図４（１）同期コードにも、１３Ｔ部位置を示す。ＮＲＺＩ［１２］値が１であったら、同期コード１３Ｔ部がマークである。この情報を知ることにより、同期コード１３Ｔ極性のマークの位置情報をサンプルホールド回路へ出力することができる。なお、前方同期コード位置は、バイトカウンタ値により知ることができる。
＜１３Ｔ極性制御  同期コード＃選択テーブル＞
１３Ｔ極性制御を実現するための１３Ｔ制御  ＃選択テーブルを図８に示す。
【００６２】
図８（１）はstate0のときの＃選択値とstate1，state2のときの＃選択値である。図８（１）を説明する。例えば、（ａ）同期コードＳＹ０、（ｂ）Ｓｔａｔｅ０、（ｃ）前１３Ｔ部がマークである場合、１３Ｔ極性制御での１３Ｔ部をスペースにする必要がある。（ｄ）同期コード始まりがスペースであった場合、＃を０に設定することにより、１３Ｔ部がスペースに設定される。他も同様に、入力（ａ）〜（ｄ）に対して、＃の値を決定できる。
【００６３】
図８（２）は、（１）の内容をテーブルにしたものであり、＃選択テーブル（抜粋）である。１行目を例として説明する。この行は（ａ）同期コードがＳＹ０、（ｂ）Ｓｔａｔｅ状態情報が０、（ｃ）前１３Ｔ極性情報がマーク、（ｄ）同期コード始まりの極性情報がスペースの場合、＃＝０とすれば１３Ｔをスペースにすることができることを示している。この１３Ｔ極性制御テーブルを用いることで任意の条件での同期コードの１３Ｔ極性制御を実現することができる。
＜ＤＣ制御と１３Ｔ極性制御の切り替え＞
次に、ＤＣ制御と１３Ｔ極性制御の出力切り替えについて説明する。ここでいう出力切り替えとは、１３Ｔ極性制御回路１２０からＤＳＶ処理回路１１５への入力信号の切り替えである。
【００６４】
どちらの制御方法においても、１３Ｔ極性制御回路１２０からＤＳＶ処理回路１１５へ、同期コードと＃位置を入力する。
【００６５】
ＤＣ制御時には、シンクフレームカウンタの値に応じた同期コードの＃を０とした同期コードと＃位置を示す＃位置情報を出力する。後方同期コードは、図４に示すように、固定値となっているため、前方同期コードについての説明を行う。例えば、Ｓｔａｔｅ０の同期コードＳＹ０の前方同期コード（1000#0_010000）の＃を０にした（100000_010000）を出力する。また、＃位置情報として（000010_000000）を出力する。ＤＳＶ処理回路１１５では、＃＝１のＤＳＶと＃＝０のＤＳＶを計算し、ＤＳＶが小となる＃を求める。ＤＳＶが小となる＃が１であったときは、＃位置情報と、＃を０に変換した同期コードをＯＲ回路１１８で処理し、＃に１が入った同期コードを得ることができる。ＤＳＶが小となる＃が０であったときは、＃位置情報（000000_000000）と、＃を０に変換した同期コードをＯＲ回路１１８で処理し、＃に０が入った同期コードを得ることができる。
【００６６】
１３Ｔ極性制御時には、前述した＃選択テーブル１２１に基づいて＃が確定されるため、同期コード中に未確定の＃はなくなる。このため、１３Ｔ極性制御回路は＃がコードワード内に存在しないことを示す＃位置情報＝０を出力する。例えば、＃選択テーブル１２１により＃＝１が選択された場合、Ｓｔａｔｅ０の同期コードＳＹ０の前方同期コード（1000#0_010000）の＃を１にした（100010_010000）を出力する。一方、＃選択テーブルにより＃＝０が選択された場合は、（1000#0_010000）の＃を０にした（100000_010000）を出力する。＃位置情報（000000_000000）と、１３Ｔ極性制御により求めた同期コードをＯＲ回路１１８で処理し、１３Ｔ極性制御により求めた同期コードをＮＲＺＩ変換回路１１６に出力することができる。
【００６７】
以上のように、１３Ｔ極性＃選択テーブルを使うことにより、同期コードの１３Ｔ極性制御とＤＣ制御を切り替えて使うことができ、ＤＳＶ変動を抑えつつ、Ｒ−ＯＰＣを実現できる。
【実施例２】
【００６８】
コードワードをＮＲＺＩに変換しＤＳＶ計算を行う実施例１の方法は、加算が多く回路規模が大きくなるため遅延時間が大きくなる。実施例１でも示したように、正常な処理を行うためには（式１）の関係を満たす必要があり例えば９０ＭＨｚのマスタークロックを使った時には、１０倍速の場合には、マスタークロック１周期内に変調を終了させる必要がある。しかし、実施例１の構成のように加算が多い構成では（式１）を満たす回路設計には困難が伴う。
【００６９】
ＤＳＶ計算範囲は、１３Ｔ極性制御を使うと確率的には±４０９５以内とＨＤ  ＤＶＤ規格書に記載されている。加算するためのｂｉｔ数をこの範囲に設定すると、２の１２乗必要となる。１コードワードのＤＳＶ値を求める場合、１コードワード１２ｂｉｔあるため、１２ｂｉｔの加算を１２回行う必要がある。マスタークロックをさらに速くすれば、遅延時間に対して余裕ができるが、マスタークロックを上げると、消費電力が大きくなるため、マスタークロックの高速化は、簡単には行えない。
【００７０】
そのため、実施例２では、あらかじめ、＃＝０のＤＳＶ値と＃＝１のＤＳＶ値をテーブルに格納し、１コードワード１２ｂｉｔのＤＳＶ値を行わずに、前コードワードまでのＤＳＶ計算をするための加算と連結ルールに伴うＤＳＶ値の補正の２回のみの加算を行うようにし、マスタークロックを上げなくても、高倍速記録に対応できるようにした。また、実施例２は、実施例１の効果に加え、回路規模縮小、遅延小となる構成である。
＜実施例２の構成＞
実施例２の構成を図１０に示す。１３Ｔ極性制御回路１２０は、実施例１で示した＃選択テーブル１２１、同じく実施例１で示した同期コード選択テーブル１２４、同期コードＤＳＶテーブル１２２、及び同期コード内の１の個数が奇数であるか偶数であるかのｏｄｄ／ｅｖｅｎ、＃位置情報テーブル１２５、１３Ｔ極性制御とＤＣ制御切り替え回路１２６を持つ。
【００７１】
同期コードＤＳＶテーブル１２２は、１２２１と１２２２の２種類のＤＳＶテーブルを持つ。１２２１は、１コードワード１２ｂｉｔのＤＳＶ値格納テーブルである。１２２２は、１コードワードに＃が存在する場合、ＭＳＢ〜＃までのＤＳＶ値格納テーブルである。
【００７２】
１同期コードのＤＳＶ計算をあらかじめ行ってあるテーブルを持つため、加算（１２ｂｉｔの加算を１２回）を減らすことができる。
＜複数の同期コードテーブル＞
図１７（ａ）にｓｔａｔｅ０のときの同期コードＤＳＶテーブル１２２１を示す。１２２１は、＃＝１時ＤＳＶ値、＃＝０時ＤＳＶ値、＃位置を持つ。図１２で示したＤＳＶ計算方法により、ＮＲＺＩ［０］に初期値として０（スペース）を与え、計算したものである。初期値として、１（マーク）を与えても良い。このほかにｓｔａｔｅ１，２のテーブルも持つが同様の形式であるため説明は省略する。図１７（ｂ）にｓｔａｔｅ０のときの同期コードＤＳＶテーブル１２２２を示す。このほかに、ｓｔａｔｅ１，２のテーブルも持つ。同期コードＤＳＶテーブル１２２２は、１２２１と異なり、ＭＳＢから＃までのＤＳＶ値を示すテーブルを持つ。このほかにｓｔａｔｅ１，２のテーブルも持つが同様の形式であるため説明は省略する。  図１７（ｃ）に同期コードに対する１の個数情報と＃位置情報テーブル（Ｓｔａｔｅ０の場合）テーブルを示す。
【００７３】
これらの複数の同期コードテーブル出力は、ＤＳＶ処理回路１１５で使用する。
＜ＤＳＶ処理回路、マークスペース制御回路＞
ＤＳＶ処理回路１１５は、実施例１と同様に、＃＝０、＃＝１のときのＤＳＶ値を計算して、ＤＳＶの小さい方を選択する回路である。
【００７４】
マークスペース制御回路１１４１は、符号語変換回路１出力のコード内の１の個数ｏｄｄ／ｅｖｅｎ情報と、１３Ｔ極性制御回路１２０出力の同期コード内の１の個数ｏｄｄ／ｅｖｅｎ情報から、次のコードワード先頭のマークスペース極性を決定する回路である。
【００７５】
図１３で示すように、コードワード先頭のＮＲＺＩマークスペース極性とコードワード内の１の個数（ｏｄｄ／ｅｖｅｎ情報）により、コードワード末尾のＮＲＺＩマークスペース極性が決まる。また、コードワード末尾のＮＲＺＩマークスペース極性は、次コードワード先頭のＮＲＺＩのマークスペース極性を示す。図１３にコードワード000010_000010（コードワード中に１が２個：偶数：ｅｖｅｎ）、000000_010000（コードワード中に１が１個：奇数）の２つの例を示す。コードワード中に１が２個（偶数）の場合、スペース始まりであった場合は、次コード始まりはスペースであり、ＤＳＶ値は＋２である。一方、マーク始まりである場合は、次コード始まりはマークであり、ＤＳＶ値は−２である。このように、コード内１の個数情報と、現マーク、スペース始まりを知ることにより、次コードの極性を知ることができる。また、ＤＳＶ計算における加算、減算を制御できる。
【００７６】
ＤＳＶ演算において、コードワード先頭のマークスペース極性は、現コードワードのＤＳＶ値を加算するか減算の制御に用いる。ＤＳＶテーブル１２２１、１２２２内にスペース始まりのＤＳＶ値を格納してある。そのため、コードワード先頭のマークスペース極性がスペースである場合は、コードワードのＤＳＶ値を加算し、マークである場合は、コードワードのＤＳＶ値を減算する処理を行う。
【００７７】
ＤＳＶ処理回路１１５で＃＝１が選択された場合は、マークスペース制御回路１１４１は同期コード内の”１”の個数が奇数であるか偶数であるかを示すｏｄｄ／ｅｖｅｎ情報の値（奇数のときは１、偶数のときは０）を反転させる。＃＝０が選択された場合は、ｏｄｄ／ｅｖｅｎ情報の値は、反転させず、そのまま使う。同様に、コードワードの連結ルールによる０１を００に変換する場合も、連結ルール適用前後で変換された１の個数が奇数の場合は、ｏｄｄ／ｅｖｅｎ情報の値を反転させる処理を行う（図示せず）。
＜同期コード１３Ｔ極性マーク位置情報＞
バイトカウンタにより、前方同期コード位置を知り、その位置でマークスペース制御回路が、次の後方同期コード先頭の極性情報を出力する。この極性情報により、１３Ｔ極性のマークの位置情報をサンプルホールド回路へ出力することができる。マークスペース制御回路の出力が１であれば、マーク始まりであり、０であればスペース始まりを知ることができる。
＜１３Ｔ極性制御回路からＤＳＶ処理回路への入力＞
次に、１３Ｔ極性制御回路１２０から、ＤＳＶ処理回路１１５への入力について説明する。
【００７８】
図１１に、１３Ｔ極性制御回路からのＤＳＶ処理回路への入力信号を示すように、同期コード、＃位置情報、複数のＤＳＶ値を１３Ｔ極性制御回路から、ＤＳＶ処理回路へ出力する。また、ＤＣ制御と１３Ｔ極性制御で出力が異なるため、１３Ｔ、ＤＣ制御切り替え部１２６にて、出力を切り替える。  
＜１３Ｔ極性制御とＤＣ制御切り替え＞
まず、ＤＣ制御の場合は、シンクフレームカウンタの値に応じた同期コードのＤＳＶ値を出力する。図１０の１２２１で示した同期コードＤＳＶテーブルと、１２２２で示した同期コード＃までのＤＳＶテーブルの値をＤＳＶ処理回路１１５へ出力する。ＤＳＶ処理回路１１５では、同期コード＃までのＤＳＶテーブル１２２２により、前コードワードまでのＤＳＶ値と＃＝１と＃＝０のＤＳＶ値の比較を行い、ＤＳＶ値が小さい方の＃を選択する。＃選択のあとに、同期コードＤＳＶテーブル１２２１で示した値をＤＳＶ演算器１１５１にて、前コードワードまでのＤＳＶ値に、マークスペース制御回路１１４１出力であるマークスペース情報がスペースであった場合に、加算し、マークスペース情報がマークであった場合に、減算する演算処理を行う。このように、ＤＣ処理において、１同期コード１２ｂｉｔの計算を行わずに、ＤＳＶテーブルに記載のあるＤＳＶ値を使うために、１コードワードのＤＳＶ演算処理をなくすことができる。また、回路規模も小さくなる。
【００７９】
一方、１３Ｔ極性制御時には、図１０  １２２１で示した同期コードＤＳＶテーブルで示された値をＤＳＶ処理回路１１５に出力する。前述した＃選択テーブル１２１に基づいて＃が確定されるため、確定した＃の値に対応するＤＳＶ値を出力する。＃が１に確定された場合は、ｏｄｄ／ｅｖｅｎ情報の値を反転させて出力する。＃が０に確定された場合は、＃を０に置き換えたときの１コードワード内１の個数が偶数であるか奇数であるかを示すｏｄｄ／ｅｖｅｎ情報を出力する。
【００８０】
シンクフレームカウンタの値が偶数のときはＤＣ制御を行い、奇数のときには１３Ｔ極性制御をおこなう。また、ＣＰＵ１４からの指示により、１３Ｔ極性制御を使わずに、Ｒ−ＯＰＣを使わない場合は、ＤＣ制御だけを選択する構成にしても良い。１３Ｔ極性制御を行う場合よりは、同期コードで必ずＤＣ制御が行われるため、確率的にはＤＳＶ変動の最大値が小さくなり、±２０４７になる。（ＨＤ  ＤＶＤ  規格書に記載）
このように、あらかじめ同期コードのＤＳＶテーブルを作成しておくことで、ＮＲＺＩを使った１２回の加算処理をなくせるため、マスタークロックが同じ（マスタークロックを高速化しない）場合、実施例１に示すＮＲＺＩによるＤＳＶ処理よりも、演算数が少ないため、高速処理可能であるため、高速記録に対応できる。
【００８１】
以上のように、連続した２シンクフレームに１回、１３Ｔ部にマークを出現させるための具体的な方法を示した。
【００８２】
また、連続した２シンクフレームの同期コードの１３Ｔ部のうち、どちらが、マークであるか検出し、サンプルホールド回路に１３Ｔマーク位置を出力するための具体的な方法を示した。このようにＤＳＶ選択テーブルと１３Ｔ極性制御＃選択テーブルを使いて１３Ｔ極性制御とＤＣ制御を切り替えることで、マスタークロックを高速化しなくても、高速記録時にランニングＯＰＣが可能となる。実施例１で得られる効果に加え、回路規模縮小、遅延小となる構成とした。
【図面の簡単な説明】
【００８３】
【図１】第一の実施例を示す概略図。
【図２】本発明の８−１２変調回路と１３Ｔ極性制御回路の第二の実施例を示す図。
【図３】８−１２変調処理のフローチャートを示す図。
【図４】同期コードと同期コード順序を示す図。
【図５】フレームカウンタ、バイトカウンタと１３Ｔ極性制御処理を示す図。
【図６】同期コード内の＃制御方法を示す図。
【図７】同期フレーム番号と同期コード＃制御方法、及び１３Ｔ部記録マーク位置を示す図。
【図８】１３Ｔ極性制御テーブルを示す図。
【図９】データワードとコードワードを示す図。
【図１０】本発明の８−１２変調回路と１３Ｔ極性制御回路の第三の実施例を示す図。
【図１１】１３Ｔ極性制御回路からＤＳＶ処理回路への出力を示す図。
【図１２】コードワードからＮＲＺＩへの変換処理方法を示す図。
【図１３】コードワード内の１の個数とＮＲＺＩ波形を示す図。
【図１４】記録マークと反射光示す図。
【図１５】ＨＤ  ＤＶＤの記録クロックとマスタークロックの関係を示す図。
【図１６】８−１２変調符号化テーブル（抜粋）を示す図。
【図１７】同期コードのＤＳＶテーブルを示す図。
【図１８】物理セクタを示す図。
【図１９】同期コード＃確定方法のフローチャートを示す図。
【符号の説明】
【００８４】
１…光ディスク、２…スピンドルモータ、３…光ヘッド（ＰＵ）、４…Ｉ／Ｖ変換回路（光検出器）、５…サンプルホールド回路、５１…Ａ／Ｄ変換回路、６…レーザ駆動回路、８…ＲＡＭコントローラ、１１…変調回路、１２…ＲＡＭコントローラインターフェイス（ＲＡＭＣＯＮ  Ｉ／Ｆ）、１３…ＤＲＡＭ、１４…ＣＰＵ、１５…ホスト、１１１…フリップフロップ（ＦＦ）、１１１はフリップフロップ（ＦＦ）、１１２…コードワード（符号語）変換回路１、１１３…コードワード（符号語）変換回路２、１１４…連結処理回路、１１５…ＤＳＶ処理回路、１１６…ＮＲＺＩ変換回路、１１４１…マークスペース制御回路、１１８…ＯＲ回路、１１９…同期コード切り替えスイッチ、１２０…１３Ｔ極性制御回路、１２１…＃選択テーブル、１２２…同期ＤＳＶ選択テーブル、１２３…カウンタ。
【図１】
2008210432.tif 000003
【図２】
2008210432.tif 000004
【図３】
2008210432.tif 000005
【図４】
2008210432.tif 000006
【図５】
2008210432.tif 000007
【図６】
2008210432.tif 000008
【図７】
2008210432.tif 000009
【図８】
2008210432.tif 000010
【図９】
2008210432.tif 000011
【図１０】
2008210432.tif 000012
【図１１】
2008210432.tif 000013
【図１２】
2008210432.tif 000014
【図１３】
2008210432.tif 000015
【図１４】
2008210432.tif 000016
【図１５】
2008210432.tif 000017
【図１６】
2008210432.tif 000018
【図１７】
2008210432.tif 000019
【図１８】
2008210432.tif 000020
【図１９】
2008210432.tif 000021