(57)【要約】【課題】  ＣＳＰと呼ばれる半導体装置において、渦巻き形状の薄膜誘導素子を備えていても、配線の引き回しに制約を受けにくいようにする。【解決手段】  シリコン基板１上に設けられた第３の上層絶縁膜９上には複数の配線１３、柱状電極１５、封止膜１６および半田ボール１７が設けられている。シリコン基板１下に設けられた下地絶縁膜２１の下面には渦巻き形状の薄膜誘導素子２４が設けられている。薄膜誘導素子２４の内端部および外端部は、シリコン基板１等に設けられた上下導通部１４を介して配線１３に接続されている。この場合、配線１３が形成される第３の上層絶縁膜９の上面に薄膜誘導素子２４形成領域を確保する必要はなく、したがって薄膜誘導素子２４を備えていても、第３の上層絶縁膜９の上面に形成される配線１３の引き回しに制約を受けにくいようにすることができる。【選択図】  図１
2008210933.tif 000002
【特許請求の範囲】
【請求項１】
一面に複数の接続パッドを有する半導体基板と、前記半導体基板の一面側に前記接続パッドに接続されて設けられた複数の配線と、前記半導体基板の他面側に設けられた薄膜回路素子と、前記半導体基板に前記薄膜回路素子と前記配線とを接続するように設けられた上下導通部とを備えていることを特徴とする半導体装置。
【請求項２】
請求項１に記載の発明において、前記薄膜回路素子は渦巻き形状の薄膜誘導素子であることを特徴とする半導体装置。
【請求項３】
請求項２に記載の発明において、前記薄膜誘導素子の内端部および外端部は、前記半導体基板の２箇所に設けられた前記上下導通部に接続されていることを特徴とする半導体装置。
【請求項４】
請求項２に記載の発明において、前記半導体基板の他面側において前記薄膜誘導素子が設けられた層とは別の層上に薄膜誘導素子用配線がその一端部を前記薄膜誘導素子の内端部に接続されて設けられ、前記薄膜誘導素子の外端部および前記薄膜誘導素子用配線の他端部は、前記半導体基板の２箇所に設けられた前記上下導通部に接続されていることを特徴とする半導体装置。
【請求項５】
請求項１に記載の発明において、前記配線の接続パッド部上に柱状電極が設けられていることを特徴とする半導体装置。
【請求項６】
請求項５に記載の発明において、前記柱状電極の周囲に封止膜が設けられていることを特徴とする半導体装置。
【請求項７】
請求項６に記載の発明において、前記柱状電極上に半田ボールが設けられていることを特徴とする半導体装置。
【請求項８】
請求項１に記載の発明において、前記配線の接続パッド部以外を覆うオーバーコート膜を有することを特徴とする半導体装置。
【請求項９】
請求項８に記載の発明において、前記配線の接続パッド部上に半田ボールが設けられていることを特徴とする半導体装置。
【請求項１０】
一面に複数の接続パッドを有する半導体基板と、前記半導体基板の一面側に前記接続パッドに接続されて設けられた複数の配線と、前記半導体基板の一面側に前記配線に接続されて設けられた薄膜回路素子と、前記半導体基板の他面側に設けられた複数の別の配線と、前記半導体基板に前記配線と前記別の配線とを接続するように設けられた上下導通部とを備えていることを特徴とする半導体装置。
【請求項１１】
請求項１０に記載の発明において、前記薄膜回路素子は渦巻き形状の薄膜誘導素子であることを特徴とする半導体装置。
【請求項１２】
請求項１１に記載の発明において、前記薄膜誘導素子の外端部は前記配線に接続され、前記薄膜誘導素子の内端部は、前記半導体基板に設けられた別の上下導通部を介して前記別の配線に接続されていることを特徴とする半導体装置。
【請求項１３】
請求項１１に記載の発明において、前記半導体基板の一面側において前記薄膜誘導素子が設けられた層とは別の層上に薄膜誘導素子用配線がその一端部を前記薄膜誘導素子の内端部に接続されて設けられ、前記薄膜誘導素子の外端部および前記薄膜誘導素子用配線の他端部は２本の前記配線に接続されていることを特徴とする半導体装置。
【請求項１４】
請求項１０に記載の発明において、前記別の配線の接続パッド部上に柱状電極が設けられていることを特徴とする半導体装置。
【請求項１５】
請求項１４に記載の発明において、前記柱状電極の周囲に封止膜が設けられていることを特徴とする半導体装置。
【請求項１６】
請求項１５に記載の発明において、前記柱状電極上に半田ボールが設けられていることを特徴とする半導体装置。
【請求項１７】
請求項１０に記載の発明において、前記別の配線の接続パッド部以外を覆うオーバーコート膜を有することを特徴とする半導体装置。
【請求項１８】
請求項１７に記載の発明において、前記別の配線の接続パッド部上に半田ボールが設けられていることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は半導体装置に関する。
【背景技術】
【０００２】
従来の半導体装置には、ＣＳＰ(chip size package)と呼ばれ、且つ、渦巻き形状の薄膜誘導素子を備えたものとして、半導体基板上に複数の配線および該配線に接続された渦巻き形状の薄膜誘導素子が設けられ、配線の接続パッド部上に柱状電極が設けられ、柱状電極の周囲に封止膜が設けられ、柱状電極上に半田ボールが設けられたものがある。（例えば、特許文献１参照）
【０００３】
【特許文献１】特許第３５４０７２９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記従来の半導体装置では、半導体基板上に複数の配線および該配線に接続された渦巻き形状の薄膜誘導素子を設け、配線の接続パッド部上に柱状電極を設けているので、半導体基板上の同一層上に柱状電極を含む配線形成領域のほかに渦巻き形状の薄膜誘導素子形成領域を確保する必要があり、配線の引き回しに制約を受けることがあるという問題があった。
【０００５】
そこで、この発明は、渦巻き形状の薄膜誘導素子等の薄膜回路素子を備えていても、配線の引き回しに制約を受けにくいようにすることができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
請求項１に記載の発明は、一面に複数の接続パッドを有する半導体基板と、前記半導体基板の一面側に前記接続パッドに接続されて設けられた複数の配線と、前記半導体基板の他面側に設けられた薄膜回路素子と、前記半導体基板に前記薄膜回路素子と前記配線とを接続するように設けられた上下導通部とを備えていることを特徴とするものである。
請求項２に記載の発明は、請求項１に記載の発明において、前記薄膜回路素子は渦巻き形状の薄膜誘導素子であることを特徴とするものである。
請求項３に記載の発明は、請求項２に記載の発明において、前記薄膜誘導素子の内端部および外端部は、前記半導体基板の２箇所に設けられた前記上下導通部に接続されていることを特徴とするものである。
請求項４に記載の発明は、請求項２に記載の発明において、前記半導体基板の他面側において前記薄膜誘導素子が設けられた層とは別の層上に薄膜誘導素子用配線がその一端部を前記薄膜誘導素子の内端部に接続されて設けられ、前記薄膜誘導素子の外端部および前記薄膜誘導素子用配線の他端部は、前記半導体基板の２箇所に設けられた前記上下導通部に接続されていることを特徴とするものである。
請求項５に記載の発明は、請求項１に記載の発明において、前記配線の接続パッド部上に柱状電極が設けられていることを特徴とするものである。
請求項６に記載の発明は、請求項５に記載の発明において、前記柱状電極の周囲に封止膜が設けられていることを特徴とするものである。
請求項７に記載の発明は、請求項６に記載の発明において、前記柱状電極上に半田ボールが設けられていることを特徴とするものである。
請求項８に記載の発明は、請求項１に記載の発明において、前記配線の接続パッド部以外を覆うオーバーコート膜を有することを特徴とするものである。
請求項９に記載の発明は、請求項８に記載の発明において、前記配線の接続パッド部上に半田ボールが設けられていることを特徴とするものである。
請求項１０に記載の発明は、一面に複数の接続パッドを有する半導体基板と、前記半導体基板の一面側に前記接続パッドに接続されて設けられた複数の配線と、前記半導体基板の一面側に前記配線に接続されて設けられた薄膜回路素子と、前記半導体基板の他面側に設けられた複数の別の配線と、前記半導体基板に前記配線と前記別の配線とを接続するように設けられた上下導通部とを備えていることを特徴とするものである。
請求項１１に記載の発明は、請求項１０に記載の発明において、前記薄膜回路素子は渦巻き形状の薄膜誘導素子であることを特徴とするものである。
請求項１２に記載の発明は、請求項１１に記載の発明において、前記薄膜誘導素子の外端部は前記配線に接続され、前記薄膜誘導素子の内端部は、前記半導体基板に設けられた別の上下導通部を介して前記別の配線に接続されていることを特徴とするものである。
請求項１３に記載の発明は、請求項１１に記載の発明において、前記半導体基板の一面側において前記薄膜誘導素子が設けられた層とは別の層上に薄膜誘導素子用配線がその一端部を前記薄膜誘導素子の内端部に接続されて設けられ、前記薄膜誘導素子の外端部および前記薄膜誘導素子用配線の他端部は２本の前記配線に接続されていることを特徴とするものである。
請求項１４に記載の発明は、請求項１０に記載の発明において、前記別の配線の接続パッド部上に柱状電極が設けられていることを特徴とするものである。
請求項１５に記載の発明は、請求項１４に記載の発明において、前記柱状電極の周囲に封止膜が設けられていることを特徴とするものである。
請求項１６に記載の発明は、請求項１５に記載の発明において、前記柱状電極上に半田ボールが設けられていることを特徴とするものである。
請求項１７に記載の発明は、請求項１０に記載の発明において、前記別の配線の接続パッド部以外を覆うオーバーコート膜を有することを特徴とするものである。
請求項１８に記載の発明は、請求項１７に記載の発明において、前記別の配線の接続パッド部上に半田ボールが設けられていることを特徴とするものである。
【発明の効果】
【０００７】
この発明によれば、半導体基板の一面側に複数の配線を設け、半導体基板の他面側に薄膜回路素子を設けているので（あるいは半導体基板の一面側に薄膜回路素子を設け、半導体基板の他面側に複数の別の配線を設けているので）、半導体基板の一面側（あるいは他面側）に薄膜回路素子形成領域を確保する必要はなく、したがって薄膜回路素子を備えていても、半導体基板の一面側（あるいは他面側）に形成される配線（あるいは別の配線）の引き回しに制約を受けにくいようにすることができる。
【発明を実施するための最良の形態】
【０００８】
（第１実施形態）
図１はこの発明の第１実施形態としての半導体装置の要部の断面図を示し、図２はその底面図を示す。この場合、図１は図２のＩ−Ｉ線に沿う断面図である。この半導体装置は、一般的にはＣＳＰと呼ばれるものであり、平面方形状のシリコン基板（半導体基板）１を備えている。シリコン基板１の上面には所定の機能の集積回路（図示せず）が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッド２が集積回路に接続されて設けられている。
【０００９】
接続パッド２の中央部を除くシリコン基板１の上面には酸化シリコン等からなる第１の上層絶縁膜３が設けられ、接続パッド２の中央部は第１の上層絶縁膜３に設けられた開口部４を介して露出されている。シリコン基板１および第１の上層絶縁膜３の中央部および他の所定の１箇所（合計２箇所）には貫通孔５が設けられている。
【００１０】
貫通孔５の内壁面を含む第１の上層絶縁膜３の上面には窒化シリコン等からなる第２の上層絶縁膜６が設けられている。この場合、貫通孔５の内壁面に設けられた第２の上層絶縁膜６は貫通孔７を有する筒状部となっている。また、第１の上層絶縁膜３の開口部４に対応する部分における第２の上層絶縁膜６には開口部８が設けられている。
【００１１】
第２の上層絶縁膜６の上面にはポリイミド系樹脂等からなる第３の上層絶縁膜（保護膜）９が設けられている。この場合、第２の上層絶縁膜６の貫通孔７に対応する部分における第３の上層絶縁膜９には開口部１０が設けられている。また、第２の上層絶縁膜６の開口部８に対応する部分における第３の上層絶縁膜９には開口部１１が設けられている。
【００１２】
第３の上層絶縁膜９の上面には銅等からなる下地金属層１２が設けられている。下地金属層１２の上面全体には銅からなる配線１３が設けられている。下地金属層１２を含む配線１３の一端部は、第１〜第３の上層絶縁膜３、６、９の開口部４、８、１１を介して接続パッド２に接続されている。
【００１３】
ここで、所定の２本の下地金属層１２を含む配線１３の所定の部分は、第２の上層絶縁膜６の貫通孔７および第３の上層絶縁膜９の開口部１０の内壁面に筒状に設けられた下地金属層１２ａおよびその内部に設けられた銅部１３ａからなる上下導通部１４の上部に一体的に接続されている。この場合、筒状の下地金属層１２ａおよびその内部に設けられた銅部１３ａからなる上下導通部１４の下面はシリコン基板１の下面と面一となっている。
【００１４】
配線１３の接続パッド部上面には銅からなる柱状電極１５が設けられている。配線１３を含む第３の上層絶縁膜９の上面にはエポキシ系樹脂等からなる封止膜１６がその上面が柱状電極１５の上面と面一となるように設けられている。柱状電極１５の上面には半田ボール１７が設けられている。
【００１５】
シリコン基板１の下面にはポリイミド系樹脂等からなる下地絶縁膜２１が設けられている。上下導通部１４の下面に対応する部分における下地絶縁膜２１には開口部２２が設けられている。下地絶縁膜２１の下面には銅等からなる薄膜誘導素子用下地金属層２３が渦巻き状に設けられている。薄膜誘導素子用下地金属層２３の下面全体には銅からなる薄膜誘導素子（薄膜回路素子）２４が設けられている。
【００１６】
薄膜誘導素子用下地金属層２３を含む薄膜誘導素子２４の内端部は、シリコン基板１の中央部において、下地絶縁膜２１の開口部２２を介して上下導通部１４の下面に接続されている。薄膜誘導素子用下地金属層２３を含む薄膜誘導素子２４の外端部は、シリコン基板１の他の所定の１箇所において、下地絶縁膜２１の開口部２２を介して上下導通部１４の下面に接続されている。薄膜誘導素子２４を含む下地絶縁膜２１の下面にはソルダーレジスト等からなる下層オーバーコート膜２５が設けられている。
【００１７】
以上のように、この半導体装置では、シリコン基板１の上面側に柱状電極１５に接続される複数の配線１３を設け、シリコン基板１の下面側に薄膜誘導素子２４を設けているので、シリコン基板１の上面側つまり配線１３が形成される第３の上層絶縁膜９の上面に薄膜誘導素子２４形成領域を確保する必要はなく、したがって薄膜誘導素子２４を備えていても、第３の上層絶縁膜９の上面に形成される配線１３の引き回しに制約を受けにくいようにすることができる。
【００１８】
次に、この半導体装置の製造方法の一例について説明する。まず、図３に示すように、ウエハ状態のシリコン基板（以下、半導体ウエハ３１という）の上面にアルミニウム系金属等からなる接続パッド２、酸化シリコン等からなる第１の上層絶縁膜３が形成され、接続パッド２の中央部が第１の上層絶縁膜３に形成された開口部４を介して露出されたものを用意する。
【００１９】
この場合、半導体ウエハ３１の上面において各半導体装置が形成される領域には所定の機能の集積回路（図示せず）が形成され、接続パッド２はそれぞれ対応する領域に形成された集積回路に電気的に接続されている。また、半導体ウエハ３１の厚さは、図１に示すシリコン基板１の厚さよりもある程度厚くなっている。
【００２０】
次に、図４に示すように、第１の上層絶縁膜３および半導体ウエハ３１の上面側の貫通孔５形成領域に、レーザビームを照射するレーザ加工あるいはフォトリソグラフィ法により、凹部５ａを形成する。凹部５ａの深さは、一例として、図１に示す第１の上層絶縁膜３およびシリコン基板１の合計厚さよりも２０μｍ程度深い深さとする。
【００２１】
次に、図５に示すように、凹部５ａ内等を含むシリコン基板１の上面に、プラズマＣＶＤ法等により、窒化シリコン等からなる第２の上層絶縁膜６を形成する。この状態では、凹部５ａの内壁面に形成された第２の上層絶縁膜６は凹部７ａを有する有底筒状部となっている。次に、第１の上層絶縁膜３の開口部４に対応する部分における第２の上層絶縁膜６に、フォトリソグラフィ法により、開口部８を形成する。
【００２２】
次に、図６に示すように、第２の上層絶縁膜６の上面に、スクリーン印刷法やスピンコート法等により、ポリイミド系樹脂等からなる第３の上層絶縁膜９を形成する。次に、第２の上層絶縁膜６の凹部７ａおよび開口部８に対応する部分における第３の上層絶縁膜９に、フォトリソグラフィ法により、開口部１０、１１を形成する。
【００２３】
次に、図７に示すように、第１〜第３の上層絶縁膜３、６、９の開口部４、８、１１を介して露出された接続パッド２の上面を含む第３の上層絶縁膜９の上面全体に下地金属層１２を形成する。この場合、下地金属層１２は、無電解メッキにより形成された銅層のみであってもよく、またスパッタ法により形成された銅層のみであってもよく、さらにスパッタ法により形成されたチタン等の薄膜層上にスパッタ法により銅層を形成したものであってもよい。これは、後述する薄膜誘導素子用下地金属層２３の場合も同様である。
【００２４】
次に、下地金属層１２の上面にメッキレジスト膜３２をパターン形成する。この場合、配線１３形成領域に対応する部分におけるメッキレジスト膜３２には開口部３３が形成されている。次に、下地金属層１２をメッキ電流路とした銅の電解メッキを行なうことにより、メッキレジスト膜３２の開口部３３内の下地金属層１２の上面に配線１３を形成する。この状態では、第２の上層絶縁膜６の凹部７ａおよび第３の上層絶縁膜９の開口部１０の内壁面に有底筒状に形成された下地金属層１２ａおよびその内部に形成された銅部１３ａにより、上下導通部１４が形成されている。
【００２５】
次に、メッキレジスト膜３２を剥離すると、図８に示すようになる。次に、半導体ウエハ３１の凹部５ａ内に形成された第２の上層絶縁膜６および下地金属層１２ａを含む半導体ウエハ３１の下面側を、凹部５ａ内に形成された銅部１３ａの底面が少なくとも露出するまで研削すると、図９に示すようになる。
【００２６】
この状態では、半導体ウエハ３１に凹部５ａの残りからなる貫通孔５が形成され、この貫通孔５内に形成された筒状の第２の上層絶縁膜６に凹部７ａの残りからなる貫通孔７が形成されている。また、半導体ウエハ３１の貫通孔５内に形成された筒状の第２の上層絶縁膜６、筒状の下地金属層１２ａおよび銅部１３ａの下面は半導体ウエハ３１の下面と面一となる。なお、筒状の下地金属層１２ａおよび銅部１３ａの下面側は半導体ウエハ３１と共にある程度研削するようにしてもよい。
【００２７】
次に、図１０に示すように、半導体ウエハ３１の下面に、スクリーン印刷法やスピンコート法等により、ポリイミド系樹脂等からなる下地絶縁膜２１を形成する。次に、上下導通部１４の下面に対応する部分における下地絶縁膜２１に、フォトリソグラフィ法により、開口部２２を形成する。
【００２８】
次に、図１１に示すように、下地絶縁膜２１の開口部２２を介して露出された上下導通部１４の下面を含む下地絶縁膜２１の下面全体に、スパッタ法等により、銅等からなる薄膜誘導素子用下地金属層２３を形成する。次に、薄膜誘導素子用下地金属層２３の下面にメッキレジスト膜３４をパターン形成する。この場合、薄膜誘導素子２４形成領域に対応する部分におけるメッキレジスト膜３４には開口部３５が形成されている。
【００２９】
次に、薄膜誘導素子用下地金属層２３をメッキ電流路とした銅の電解メッキを行なうことにより、メッキレジスト膜３４の開口部３５内の薄膜誘導素子用下地金属層２３の下面に渦巻き形状の薄膜誘導素子２４を形成する。次に、メッキレジスト膜３４を剥離し、次いで、薄膜誘導素子２４をマスクとして薄膜誘導素子用下地金属層２３の不要な部分をエッチングして除去すると、図１２に示すように、薄膜誘導素子２４上にのみ薄膜誘導素子用下地金属層２３が残存される。
【００３０】
この状態では、薄膜誘導素子用下地金属層２３を含む薄膜誘導素子２４の内端部および外端部は、下地絶縁膜２１の開口部２２を介して上下導通部１４の下面に接続されている。次に、図１３に示すように、薄膜誘導素子２４を含む下地絶縁膜２１の下面に、スクリーン印刷法やスピンコート法等により、ソルダーレジスト等からなる下層オーバーコート膜２５を形成する。
【００３１】
次に、図１４に示すように、配線１３を含む下地金属層１２の上面にメッキレジスト膜３６をパターン形成する。この場合、配線１３の接続パッド部つまり柱状電極１５形成領域に対応する部分におけるメッキレジスト膜３６には開口部３７が形成されている。次に、下地金属層１２をメッキ電流路とした銅の電解メッキを行なうことにより、メッキレジスト膜３６の開口部３７内の配線１３の接続パッド部上面に柱状電極１５を形成する。
【００３２】
次に、メッキレジスト膜３６を剥離し、次いで、配線１３をマスクとして下地金属層１２の不要な部分をエッチングして除去すると、図１５に示すように、配線１３下にのみ下地金属層１２が残存される。次に、図１６に示すように、配線１３および柱状電極１５を含む第３の上層絶縁膜９の上面に、スクリーン印刷法やスピンコート法等により、エポキシ系樹脂等からなる封止膜１６をその厚さが柱状電極１５の高さよりも厚くなるように形成する。したがって、この状態では、柱状電極１５の上面は封止膜１６によって覆われている。
【００３３】
次に、封止膜１６の上面側を適宜に研削し、図１７に示すように、柱状電極１５の上面を露出させ、且つ、この露出された柱状電極１５の上面を含む封止膜１６の上面を平坦化する。次に、図１８に示すように、柱状電極１５の上面に半田ボール１７を形成する。次に、ダイシング工程を経ると、図１に示す半導体装置が複数個得られる。
【００３４】
（第２実施形態）
図１９はこの発明の第２実施形態としての半導体装置の要部の断面図を示し、図２０はその底面図を示す。この場合、図１９は図２０のIXX−IXX線に沿う断面図である。この半導体装置において、図１および図２に示す半導体装置と大きく異なる点は、シリコン基板１の中央部に上下導通部１４を設けずに、シリコン基板１の周辺部の所定の２箇所に上下導通部１４を設け、且つ、薄膜誘導素子用配線４５を備えた点である。
【００３５】
すなわち、シリコン基板１の周辺部の所定の２箇所には貫通孔５が設けられている。貫通孔５内に設けられた第２の上層絶縁膜６の貫通孔７内には上下導通部１４が設けられている。薄膜誘導素子２４を含む下地絶縁膜２１の下面にはポリイミド系樹脂等からなる下層絶縁膜４１が設けられている。下地絶縁膜２１の一方の開口部２２に対応する部分における下層絶縁膜４１には開口部４２が設けられている。薄膜誘導素子２４の内端部中央部に対応する部分における下層絶縁膜４１には開口部４３が設けられている。
【００３６】
下層絶縁膜４１の下面には下地金属層４４を含む薄膜誘導素子用配線４５が設けられている。下地金属層４４を含む薄膜誘導素子用配線４５の一端部は、下地絶縁膜２１および下層絶縁膜４１の開口部２２、４２を介して一方の上下導通部１４の下面に接続されている。下地金属層４４を含む薄膜誘導素子用配線４５の他端部は、下層絶縁膜４１の開口部４３を介して薄膜誘導素子２４の内端部に接続されている。薄膜誘導素子２４の外端部は、下地絶縁膜２１の開口部２２を介して他方の上下導通部１４の下面に接続されている。薄膜誘導素子用配線４５を含む下層絶縁膜４１の下面には下層オーバーコート膜２５が設けられている。
【００３７】
この半導体装置では、シリコン基板１の周辺部の所定の２箇所に上下導通部１４を設けているので、すなわち、シリコン基板１の中央部に上下導通部１４を設けていないので、シリコン基板１の上面中央部全体を有効に利用することができ、例えば、シリコン基板１の上面中央部全体に集積回路を形成することができる。なお、この半導体装置の製造方法は上記製造方法から容易に理解し得るので、その説明は省略する。
【００３８】
（第３実施形態）
図２１はこの発明の第３実施形態としての半導体装置の要部の断面図を示す。この半導体装置において、図１９に示す半導体装置と大きく異なる点は、下地絶縁膜２１の下面に薄膜誘導素子用配線４５を設け、下層絶縁膜４１の下面に薄膜誘導素子２４を設けた点である。
【００３９】
この場合、薄膜誘導素子用配線４５の一端部は、下地絶縁膜２１の開口部２２を介して一方の上下導通部１４の下面に接続されている。薄膜誘導素子２４の内端部は、下層絶縁膜４１の開口部４３を介して薄膜誘導素子用配線４５の他端部に接続されている。薄膜誘導素子２４の外端部は、下地絶縁膜２１および下層絶縁膜４１の開口部２２、４２を介して他方の上下導通部１４の下面に接続されている。なお、この半導体装置の製造方法は上記製造方法から容易に理解し得るので、その説明は省略する。
【００４０】
（第４実施形態）
図２２はこの発明の第４実施形態としての半導体装置の要部の断面図を示す。この半導体装置において、図１に示す半導体装置と大きく異なる点は、第３の上層絶縁膜９の上面に配線１３、薄膜誘導素子２４および上層オーバーコート膜５１を設け、下地絶縁膜２１の下面に下層配線５２、柱状電極１５、封止膜１６および半田ボール１７を設けた点である。
【００４１】
この場合、薄膜誘導素子２４の外端部は所定の１本の配線１３に接続されている。薄膜誘導素子２４の内端部は、シリコン基板１の中央部に設けられた上下導通部１４を介して、所定の１本の下層配線５２に接続されている。配線１３は、シリコン基板１の他の所定の箇所に設けられた上下導通部１４を介して下層配線５２に接続されている。
【００４２】
この半導体装置では、シリコン基板１の上面側に薄膜誘導素子２４を設け、シリコン基板１の下面側に柱状電極１５に接続される複数の下層配線５２を設けているので、シリコン基板１の下面側つまり下層配線５２が形成される下地絶縁膜２１の下面に薄膜誘導素子２４形成領域を確保する必要はなく、したがって薄膜誘導素子２４を備えていても、下地絶縁膜２１の下面に形成される下層配線５２の引き回しに制約を受けにくいようにすることができる。なお、この半導体装置の製造方法は上記製造方法から容易に理解し得るので、その説明は省略する。
【００４３】
（第５実施形態）
図２３はこの発明の第５実施形態としての半導体装置の要部の断面図を示す。この半導体装置において、図２２に示す半導体装置と大きく異なる点は、シリコン基板１の中央部に上下導通部１４を設けずに、その代わりに、薄膜誘導素子用配線６５を備え、且つ、柱状電極１５および封止膜１６を省略し、下層配線５１の接続パッド部下面に半田ボール１７を直接設けた点である。
【００４４】
すなわち、配線１３および薄膜誘導素子２４を含む第３の上層絶縁膜９の上面にはポリイミド系樹脂等からなる第４の上層絶縁膜６１が設けられている。配線１３の他端部および薄膜誘導素子２４の内端部に対応する部分における第４の上層絶縁膜６１には開口部６２、６３が設けられている。
【００４５】
第４の上層絶縁膜６１の上面に設けられた下地金属層６４を含む薄膜誘導素子用配線６５の一端部は、第４の上層絶縁膜６１の開口部６２を介して配線１３に接続されている。下地金属層６４を含む薄膜誘導素子用配線６５の他端部は、第４の上層絶縁膜６１の開口部６３を介して薄膜誘導素子２４の内端部に接続されている。薄膜誘導素子２４の外端部は配線１３に接続されている。薄膜誘導素子用配線６５を含む第４の上層絶縁膜６１の上面には上層オーバーコート膜５１が設けられている。
【００４６】
下層配線５２を含む下地絶縁膜２１の下面には下層オーバーコート膜２５が設けられている。下層配線５２の接続パッド部に対応する部分における下層オーバーコート膜２５には開口部６６が設けられている。下層オーバーコート膜２５の開口部６６内およびその下方には半田ボール１７が下層配線５２の接続パッド部に接続されて設けられている。なお、この半導体装置の製造方法は上記製造方法から容易に理解し得るので、その説明は省略する。
【００４７】
（その他の実施形態）
例えば、図１および図２に示す半導体装置では、シリコン基板１の中央部に貫通孔５を設け、該貫通孔５内に設けられた上下導通部１４の下面に、シリコン基板１の下面側に設けられた薄膜誘導素子２４の内端部を接続させているが、これに限定されるものではない。例えば、シリコン基板１の上面中央部全体に集積回路が設けられている場合には、集積回路の周囲におけるシリコン基板１に貫通孔５を設け、該貫通孔５内に設けられた上下導通部１４の下面に、シリコン基板１の下面側に設けられた薄膜誘導素子２４の内端部を接続させるようにしてもよい。この場合、シリコン基板１の下面側に薄膜誘導素子２４を複数個設けるようにしてもよい。
【図面の簡単な説明】
【００４８】
【図１】この発明の第１実施形態としての半導体装置の要部の断面図。
【図２】図１に示す半導体装置の底面図。
【図３】図１に示す半導体装置の製造方法の一例において、当初用意したものの断面図。
【図４】図３に続く工程の断面図。
【図５】図４に続く工程の断面図。
【図６】図５に続く工程の断面図。
【図７】図６に続く工程の断面図。
【図８】図７に続く工程の断面図。
【図９】図８に続く工程の断面図。
【図１０】図９に続く工程の断面図。
【図１１】図１０に続く工程の断面図。
【図１２】図１１に続く工程の断面図。
【図１３】図１２に続く工程の断面図。
【図１４】図１３に続く工程の断面図。
【図１５】図１４に続く工程の断面図。
【図１６】図１５に続く工程の断面図。
【図１７】図１６に続く工程の断面図。
【図１８】図１７に続く工程の断面図。
【図１９】この発明の第２実施形態としての半導体装置の要部の断面図。
【図２０】図１９に示す半導体装置の底面図。
【図２１】この発明の第３実施形態としての半導体装置の要部の断面図。
【図２２】この発明の第４実施形態としての半導体装置の要部の断面図。
【図２３】この発明の第５実施形態としての半導体装置の要部の断面図。
【符号の説明】
【００４９】
１  シリコン基板
２  接続パッド
３  第１の上層絶縁膜
６  第２の上層絶縁膜
９  第３の上層絶縁膜
１３  配線
１４  上下導通部
１５  柱状電極
１６  封止膜
１７  半田ボール
２１  下地絶縁膜
２４  薄膜誘導素子
２５  下層オーバーコート膜
【図１】
2008210933.tif 000003
【図２】
2008210933.tif 000004
【図３】
2008210933.tif 000005
【図４】
2008210933.tif 000006
【図５】
2008210933.tif 000007
【図６】
2008210933.tif 000008
【図７】
2008210933.tif 000009
【図８】
2008210933.tif 000010
【図９】
2008210933.tif 000011
【図１０】
2008210933.tif 000012
【図１１】
2008210933.tif 000013
【図１２】
2008210933.tif 000014
【図１３】
2008210933.tif 000015
【図１４】
2008210933.tif 000016
【図１５】
2008210933.tif 000017
【図１６】
2008210933.tif 000018
【図１７】
2008210933.tif 000019
【図１８】
2008210933.tif 000020
【図１９】
2008210933.tif 000021
【図２０】
2008210933.tif 000022
【図２１】
2008210933.tif 000023
【図２２】
2008210933.tif 000024
【図２３】
2008210933.tif 000025