(57)【要約】【課題】ＳｉＣ素子形成工程を経ても高品質な素子形成領域を維持できるＳｉＣ半導体素子の製造方法を提供すること。【解決手段】本発明は、炭化珪素(ＳｉＣ)膜を有する半導体装置の製造方法において、基板上に炭化珪素膜を成長させる工程と；前記炭化珪素膜に形成された結晶欠陥が広がらないように、結晶欠陥が集約された領域の周囲の前記炭化珪素膜上に溝を形成する工程とを含むことを特徴とする。【選択図】図５
2008210821.tif 000002
【特許請求の範囲】
【請求項１】
炭化珪素(ＳｉＣ)膜を有する半導体装置の製造方法において、
基板上に炭化珪素膜を成長させる工程と；
前記炭化珪素膜に中の結晶欠陥が集約された領域の周囲に溝を形成する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記結晶欠陥が集約された領域は、１０４個／ｃｍ２以上の欠陥を有する領域であることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記結晶欠陥が集約された領域は、所定の方法により意図的に形成されることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記結晶欠陥は、少なくとも、マイクロパイプ、螺旋転位、刃状転位のうちの１種類を含むことを特徴とする請求項１，２又は３に記載の半導体装置の構造。
【請求項５】
炭化珪素(ＳｉＣ)膜を有する半導体装置の製造方法において、
基板上に炭化珪素膜を成長させる工程と；
前記炭化珪素膜に中の結晶欠陥が集約された領域を除去するように当該炭化珪素膜に溝を形成する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項６】
前記結晶欠陥が集約された領域は、１０４個／ｃｍ２以上の欠陥を有する領域であることを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
前記結晶欠陥が集約された領域は、所定の方法により意図的に形成されることを特徴とする請求項５又は６に記載の半導体装置の製造方法。
【請求項８】
前記結晶欠陥は、少なくとも、マイクロパイプ、螺旋転位、刃状転位のうちの１種類を含むことを特徴とする請求項５，６又は７に記載の半導体装置の構造。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、炭化珪素(ＳｉＣ)膜を有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
自動車や電車のモーター制御などのパワーエレクトロニクスの分野で使用されるＳｉを用いたパワーデバイスは、その絶縁耐性が性能限界に近づきつつある。このため、Ｓｉよりもワイドギャップで、絶縁破壊電界の大きい材料が求められている。形成炭化珪素（ＳｉＣ）、ＧａＮ、ダイヤモンドは、いずれもＳｉに比べてバンドギャップ、絶縁破壊電界が大きい。さらに、これらの材質は、高温安定、飽和ドリフト速度が大きいなどの利点を有している。
【０００３】
ＳｉＣの物性をＳｉと比較すると、バンドギャップが約２〜３倍、絶縁破壊電界が約１桁大きく、飽和ドリフト速度も数倍大きい。さらに、他のワイドギャップ半導体と比べてＳｉＣは、熱酸化によりＳｉＯ２を形成できることから、Ｓｉ系プロセスとの整合性にも優れる。また、ＳｉＣは不純物ドーピングによるｐ，ｎ伝導型の制御も可能なことから、実用化の点で有利である。
【０００４】
ＳｉＣ単結晶のエピタキシャル成長としては、化学的気相成長法（ＣＶＤ）や昇華法などが用いられている。ＣＶＤ成長工程は、ホットウォールＣＶＤ炉により、ＳｉＨ４やＣ３Ｈ８、Ｈ２を用いて、１５００℃以上の温度で行われる。また、昇華法では、坩堝に閉じ込めたＳｉＣ粉末を２０００℃近くまで加熱して基板上にＳｉＣを成長させる。昇華法は、ＣＶＤ法に比べて成長速度が速い利点がある。
【０００５】
ＳｉＣエピタキシャル膜は種々の方法で成膜可能であるが、要求される素子性能に対して欠陥低減が不十分である。転移に代表される結晶欠陥は、耐圧など素子特性劣化の要因となっている。そのため、種々の工夫が成されている。特開２００４−３３６０７９号公報、特開２００５−３５０２７８号公報がその一例である。
【０００６】
【特許文献１】特開２００４−３３６０７９号公報
【特許文献２】特開２００５−３５０２７８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ＳｉＣ素子を形成する過程において、ドーパントの活性化などで１２００〜１８００℃程度の高温熱処理が必要になる。再結晶化により欠陥の少ない高品質な領域にまで欠陥が拡大することが懸念され、ひいては素子歩留まりの低下を生じる可能性がある。
【０００８】
本発明は上記のような状況に鑑みてなされたものであり、ＳｉＣ素子形成工程を経ても高品質な素子形成領域を維持できるＳｉＣ半導体素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明の第一の態様は、炭化珪素(ＳｉＣ)膜を有する半導体装置の製造方法において、基板上に炭化珪素膜を成長させる工程と；前記炭化珪素膜に中の結晶欠陥が集約された領域の周囲に溝を形成する工程とを含むことを特徴とする。
【００１０】
また、本発明の第二の態様は、炭化珪素(ＳｉＣ)膜を有する半導体装置の製造方法において、基板上に炭化珪素膜を成長させる工程と；前記炭化珪素膜に中の結晶欠陥が集約された領域を除去するように当該炭化珪素膜に溝を形成する工程とを含むことを特徴とする。
【００１１】
ここで、前記結晶欠陥が集約された領域は、１０４個／ｃｍ２以上の欠陥を有する領域とすることができる。
【００１２】
前記結晶欠陥が集約された領域は、所定の方法により意図的に形成することができる。炭化珪素単結晶は、成長面の調整によって、転位等の結晶欠陥を集約させることができる。これらの結晶欠陥は成長中においてさらに集約させることができる。このため、集約される領域以外の箇所は、転位等の結晶欠陥が少ない高品質な領域となる。
【発明の効果】
【００１３】
上記のような構成の本発明においては、結晶欠陥が集約された領域の周囲に溝を形成しているため、結晶欠陥が集約された領域と欠陥の少ない高品質な領域が空間的に切り離される。あるいは、炭化珪素膜において結晶欠陥が集約された領域を除去するように当該炭化珪素膜に溝を形成している。このため、ドーパント活性化などの高温熱処理を施しても、ＳｉＣ層再結晶化時の結晶欠陥が集約された領域の影響による欠陥拡大（伝播）を抑制することが可能となる。
【発明を実施するための最良の形態】
【００１４】
最初に、本発明の第一の実施例について説明する。ここでは、非ＤｉＭＯＳＦＥＴ(Double-Implanted
MOSFET)形成領域に近接する位置に溝が形成された炭化珪素(ＳｉＣ)基板上にエピタキシャル成長されたＳｉＣ膜を備えるＤｉＭＯＳ製造方法の一部について説明する。
【００１５】
まず、図１(Ａ)に示す工程で、炭化珪素(ＳｉＣ)層１０２が形成されたＳｉＣ基板１０１を用意する。ＳｉＣ層１０２はＳｉＣ基板１０１上にエピタキシャル成長されており、例えば、厚み１５μｍとなるように設定されている。エピタキシャル層表面は、化学的機械研磨(ＣＭＰ)等によりエッチバックされ、平坦な表面が形成されている。
【００１６】
ここで、ＳｉＣ層１０２中にはマイクロパイプ、螺旋転位、刃状転位などの結晶欠陥が形成される。これらの結晶欠陥が集約された領域を符号１０３（図１及び図２（Ｂ））で示す。また、結晶欠陥が集約された領域１０３は、所定の方法により意図的に形成することができる。炭化珪素単結晶は、成長面の調整によって、転位等の結晶欠陥を集約させることができる。これらの結晶欠陥は成長中においてさらに集約させることができる。このため、集約される領域以外の箇所は、転位等の結晶欠陥が少ない高品質な領域となる。この時、結晶欠陥が集約された領域１０３を局所的に観察すると、図１に示すようになる。
【００１７】
次に、図２（Ｃ）に示す工程で、ＳｉＣ層１０２の表面に溝形成用マスクとなる厚さ２μｍの酸化膜１０５を形成する。その後、フォトリソグラフィ工程により、図３（Ｄ）に示すように、レジスト１０６のパターンニングを行なう。なお、酸化膜１０５の形成に際しては、炉温度７００℃の設定でＳｉ（ＯＣ２Ｈ５）４ガスを用い、減圧雰囲気下で化学気相成長（ＣＶＤ）を行なう。領域１０３は１箇所のみならず、密集して複数個所存在する場合もある。そのときは、複数個ある領域１０３の最外箇所に近接する位置に開口部分を形成する。なお、領域１０３の幅は１００μｍ程度とすることができる。
【００１８】
次に、酸化膜１０５をマスクとして溝形成するために、レジストマスク１０６を用いて、ＣＨＦ３，ＣＦ４，Ａｒを用いたプラズマエッチングを行ない、酸化膜マスク１０５ａを形成する（図３（Ｅ））。
【００１９】
続いて、他のエッチング装置にウエハを搬送し、酸化膜マスク１０５ａを用いて、ＳＦ６を用いたプラズマエッチングを行う。そして、非ＤｉＭＯＳ形成領域であるＳｉＣ層１０２中に、例えば幅が２μｍ、深さが１５μｍ程度の溝１０７を形成する（図３（Ｆ））。以上より、結晶欠陥が集約された領域１０３と欠陥の少ない高品質な領域が溝１０７により隔てられる。
【００２０】
その後、アッシングによるレジスト除去、酸化膜マスク１０５ａのＨＦ除去により、図４（Ｇ）に示す構造を形成する。
【００２１】
次に、図４（Ｈ）に示す工程で、溝１０７が形成されたＳｉＣ層形成基板上に、ドーパント注入用マスクとなる厚さ２μｍの酸化膜１０８を形成する。酸化膜１０８の形成方法、および条件は酸化膜１０５と同様である。
【００２２】
次に、公知のフォトリソグラフィ、およびドライエッチング技術により、ドーパント注入を行う所定領域の酸化膜１０８を開口する（図４（Ｉ））。続いて、ｎ型ドーパントであれば窒素（Ｎ）、リン（Ｐ）、ｐ型のドーパントであればアルミニウム（Ａｌ）あるいはホウ素（Ｂ）を数十ｋＶ〜数ＭＶのエネルギーにて複数回の多段注入を行う（図４（Ｉ））。
【００２３】
不純物の注入終了後は、図５（Ｊ）に示すように、ドーパント注入用マスク１０８をＨＦ除去して、マスク形成〜マスク除去の工程を繰り返すことにより、ウエル領域、あるいはソース領域が形成される。ドーパント注入後の活性化熱処理は、各ドーパント毎、もしくは全ての注入終了後に一括して実施される。処理条件は、Ａｒ雰囲気にて１２００〜１８００℃の温度で１〜３０秒とする。この処理により、ドーパントの電気的活性化、および注入層のダメージが回復する。
【００２４】
次に、本発明の第二の実施例について説明する。本実施例においては、エピタキシャル成長ＳｉＣ膜を備える炭化珪素(ＳｉＣ)基板上において、非ＤｉＭＯＳ(Double-Implanted MOSFET)形成領域に位置する結晶欠陥が集約された領域をドライエッチングによって除去する。
【００２５】
まず、図６（Ａ）に示す工程で、炭化珪素(ＳｉＣ)層２０２が形成されたＳｉＣ基板２０１を用意する。ＳｉＣ層２０２はＳｉＣ基板２０１上にエピタキシャル成長されており、例えば、厚み１５μｍとなるように設定される。エピタキシャル層２０２の表面は、化学的機械研磨(ＣＭＰ)等によりエッチバックされ、平坦な表面が形成されている。
【００２６】
ここで、ＳｉＣ層２０２中にはマイクロパイプ、螺旋転位、刃状転位などの結晶欠陥が形成される。これらの結晶欠陥が集約された領域を符号２０３（図１及び図６（Ｂ））で示す。また、結晶欠陥が集約された領域２０３は、所定の方法により意図的に形成することができる。炭化珪素単結晶は、成長面の調整によって、転位等の結晶欠陥を集約させることができる。これらの結晶欠陥は成長中においてさらに集約させることができる。このため、集約される領域以外の箇所は、転位等の結晶欠陥が少ない高品質な領域となる。この時、結晶欠陥が集約された領域２０３を局所的に観察すると、図１に示すようになる。
【００２７】
次に、図６（Ｃ）に示すように、ＳｉＣ基板２０１上に形成されたＳｉＣ層２０２の表面に溝形成用マスクとなる厚さ２μｍの酸化膜２０５を形成する。酸化膜２０５の形成に際しては、炉温度７００℃設定でＳｉ(ＯＣ２Ｈ５）４ガスを用い、減圧雰囲気下で化学気相成長（ＣＶＤ）を行う。
【００２８】
次に、図７（Ｄ）に示すように、フォトリソグラフィ工程によりレジスト２０６のパターンニングを行なう。このとき、パターニングによる開口部分は結晶欠陥が集約された領域２０３も含むものとする。結晶欠陥が集約された領域２０３の幅は、例えば１０μｍ程度である。次に、図７（Ｅ）に示す工程で、レジストマスク２０６を用い、ＣＨＦ３，ＣＦ４，Ａｒを用いたプラズマエッチングにより酸化膜マスク２０５ａを形成する。
【００２９】
その後、他のエッチング装置にウエハを搬送し、酸化膜マスク２０５ａを用いて、ＳＦ６を用いたプラズマエッチングを行い、図７（Ｆ）に示すように、非ＤｉＭＯＳ形成領域であるＳｉＣ層２０２中に、例えば幅が１２μｍ、深さが１５μｍ程度の溝２０７を形成する。これにより、マイクロパイプ、螺旋転位、刃状転位などの欠陥の少ない高品質な領域のみが溝２０７を隔てて残される。続いて、アッシングによるレジスト除去、酸化膜マスク２０５ａのＨＦ除去を行う。
【００３０】
次に、図８（Ｇ）に示す工程で、溝２０７が形成されたＳｉＣ層形成基板上に、ドーパント注入用マスクとなる厚さ２μｍの酸化膜２０８を形成する。酸化膜２０８の形成方法、および条件は酸化膜２０５と同様である。
【００３１】
つぎに、公知のフォトリソグラフィ、およびドライエッチング技術により、ドーパント注入を行う所定領域の酸化膜を開口する（図８（Ｈ））。続いて、ｎ型ドーパントであれば窒素（Ｎ）、リン（Ｐ）、ｐ型のドーパントであればアルミニウム（Ａｌ）あるいはホウ素（Ｂ）を数十ｋＶ〜数ＭＶのエネルギーにて複数回の多段注入を行う（図８（Ｈ））。
【００３２】
不純物の注入終了後は、図８（Ｉ）に示すように、ドーパント注入用マスク２０８をＨＦ除去して、マスク形成〜マスク除去の工程を繰り返すことにより、ウエル、あるいはソースが形成される。ドーパント注入後の活性化熱処理は、各ドーパント毎、もしくは全ての注入終了後に一括して実施される。処理条件は、Ａｒ雰囲気にて１２００〜１８００℃の温度で１1〜３０秒とする。この処理により、ドーパントの電気的活性化、および注入層のダメージが回復する。
【００３３】
以上、本発明の実施例について説明したが、本発明はこれらの実施例に何ら限定されるものではなく、特許請求の範囲に示された技術的思想の範疇において変更可能なものである。
【図面の簡単な説明】
【００３４】
【図１】図１は、本発明に係る半導体装置の製造方法に使用されるウエハの一部を示す平面図である。
【図２】図２（Ａ）−（Ｃ）は、本発明の第一実施例にかかる半導体装置の製造工程を示す断面である。
【図３】図３（Ｄ）−（Ｆ）は、本発明の第一実施例にかかる半導体装置の製造工程を示す断面である。
【図４】図４（Ｇ）−（Ｉ）は、本発明の第一実施例にかかる半導体装置の製造工程を示す断面である。
【図５】図５（Ｊ）は、本発明の第一実施例にかかる半導体装置の製造工程を示す断面である。
【図６】図６（Ａ）−（Ｃ）は、本発明の第二実施例にかかる半導体装置の製造工程を示す断面である。
【図７】図７（Ｄ）−（Ｆ）は、本発明の第二実施例にかかる半導体装置の製造工程を示す断面である。
【図８】図８（Ｇ）−（Ｉ）は、本発明の第二実施例にかかる半導体装置の製造工程を示す断面である。
【符号の説明】
【００３５】
１０１，２０１      ＳｉＣ基板
１０２，２０２      ＳｉＣ層（エピタキシャル成長膜）
１０８，２０８      酸化膜
１０３，２０３      結晶欠陥集約領域
１０７      溝
２０７      溝
【図１】
2008210821.tif 000003
【図２】
2008210821.tif 000004
【図３】
2008210821.tif 000005
【図４】
2008210821.tif 000006
【図５】
2008210821.tif 000007
【図６】
2008210821.tif 000008
【図７】
2008210821.tif 000009
【図８】
2008210821.tif 000010