(57)【要約】【課題】動作周波数において電力利得や雑音指数を損なうことなく、動作周波数より高い周波数における入力インピーダンスの実部が負性となることを防止する。【解決手段】第１のＦＥＴ８のソースＳ１がスパイラルインダクタ１０を介して接地される一方、直列接続されたキャパシタ１６と抵抗器１７が、スパイラルインダクタ１０に並列接続されており、スパイラルインダクタ１０は、動作周波数において、第１のＦＥＴ８のゲートにおける共役反射係数と、雑音が最小となる最適信号反射係数とが近接するように選択される一方、キャパシタ１６と抵抗器１７からなる直列回路は、動作周波数よりも高い所望周波数において、ハイパスフィルタとして作用するよう、各々の回路定数が設定されてなるものである。【選択図】図１
2008228149.tif 000002
【特許請求の範囲】
【請求項１】
電界効果トランジスタを用いて構成されてなる低雑音増幅器であって、
前記電界効果トランジスタのソースがインダクタを介して接地される一方、キャパシタと抵抗器が直列接続されてなる直列回路が、前記インダクタに並列接続されてなり、
前記インダクタは、信号増幅を行う周波数において、前記電界効果トランジスタのゲートにおける共役反射係数と、雑音が最小となる最適信号源反射係数とが近接するように選択される一方、
前記キャパシタと抵抗器からなる直列回路は、前記信号増幅を行う周波数よりも高い所望周波数において、ハイパスフィルタとして作用するよう、各々の回路定数が設定されてなることを特徴とする低雑音増幅器。
【請求項２】
前記キャパシタと抵抗器からなる直列回路に代えて、インピーダンス素子を用いてなることを特徴とする請求項１記載の低雑音増幅器。
【請求項３】
前記キャパシタと抵抗器からなる直列回路を、前記インダクタに複数並列接続してなることを特徴とする請求項１記載の低雑音増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、低雑音増幅器に係り、特に、高周波信号を扱う無線受信機等に用いられ、半導体集積回路化に適したものであって、動作特性の安定性向上等を図ったものに関する。
【背景技術】
【０００２】
従来、この種の増幅器としては、例えば、図６に示されたような構成を有するものが知られている（特許文献１等参照）。
以下、同図を参照しつつ、かかる従来回路について説明する。
この従来回路は、カスコード接続された電界効果トランジスタ（以下「ＦＥＴ」と称する）８Ａ，９Ａを中心にカスコードアンプが構成され、電源供給端子１３Ａに電源電圧を供給する一方、ＦＥＴ８Ａのゲート電圧供給端子５Ａと、ＦＥＴ９Ａのゲート電圧供給端子６Ａに同相のゲート電圧を供給することで、増幅動作が得られるようになっている。
【０００３】
かかる構成において、高周波信号入力端子１Ａに入力された高周波信号は、入力整合回路２Ａ及びＤＣカットキャパシタ３Ａを介してＦＥＴ８ＡのゲートＧ１に印加され、ＦＥＴ８Ａ，９Ａによる増幅が施されるものとなっている。そして、増幅された信号は、出力整合回路１１Ａ及びＤＣカットキャパシタ１４Ａを介して高周波信号出力端子１５Ａから出力されるようになっている。
そして、この回路においては、ＦＥＴ８ＡのソースＳ１に接続されるソースインダクタ１０Ａの作用により、信号増幅を行う周波数（以下「動作周波数」と称する）において、ＦＥＴ８ＡのゲートＧ１における共役反射係数と、雑音最小となる最適信号源反射係数が近接するため、入力整合と雑音整合が両立した低雑音増幅が実現できるものとなっている。
【特許文献１】特開２００６−５００７４号公報（第４−６頁、図１及び図２）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、上述の従来回路においては、動作周波数において、ＦＥＴ８ＡのゲートＧ１における共役反射係数と、雑音が最小となる最適信号源反射係数とを近接させるために、ソースインダクタ１０Ａを所望の大きさにすると、ＦＥＴ８ＡのソースＳ１からグランドをみたインピーダンス（以下「ソースインピーダンス」と称する）が大きくなり、高周波信号入力端子１Ａからみた増幅器のインピーダンス（以下「入力インピーダンス」と称する）の実部が、動作周波数より高い周波数において負性となり、回路動作を不安定とする場合がある。
【０００５】
本発明は、上記実情に鑑みてなされたもので、信号増幅を行う周波数である動作周波数において電力利得や雑音指数を損なうことなく、動作周波数より高い周波数における入力インピーダンスの実部が負性となることを防止し、安定した動作を確保することのできる低雑音増幅器を提供するものである。
【課題を解決するための手段】
【０００６】
上記本発明の目的を達成するため、本発明に係る低雑音増幅器は、電界効果トランジスタを用いて構成されてなる低雑音増幅器であって、
前記電界効果トランジスタのソースがインダクタを介して接地される一方、キャパシタと抵抗器が直列接続されてなる直列回路が、前記インダクタに並列接続されてなり、
前記インダクタは、信号増幅を行う周波数において、前記電界効果トランジスタのゲートにおける共役反射係数と、雑音が最小となる最適信号源反射係数とが近接するように選択される一方、
前記キャパシタと抵抗器からなる直列回路は、前記信号増幅を行う周波数よりも高い所望周波数において、ハイパスフィルタとして作用するよう、各々の回路定数が設定されてなるものである。
かかる構成において、前記キャパシタと抵抗器からなる直列回路に代えて、インピーダンス素子を用いても好適である。
また、前記キャパシタと抵抗器からなる直列回路を、前記インダクタに複数並列接続しても好適である。
【発明の効果】
【０００７】
本発明によれば、入力インピーダンスの実部が負性となる周波数でハイパスフィルタとして機能する素子を、電界効果トランジスタのソースとグランドとの間に設けられたソースインダクタと並列に接続する構成としたので、動作周波数における特性劣化を抑えつつ、従来と異なり、動作周波数より高い周波数における動作不安定を抑圧し、安定した動作が確保できる低雑音増幅器を提供することができるという効果を奏するものである。
【発明を実施するための最良の形態】
【０００８】
以下、本発明の実施の形態について、図１乃至図５を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態における低雑音増幅器の第１の構成例について、図１を参照しつつ説明する。
この第１の構成例において、低雑音増幅器は、第１及び第２の電界効果トランジスタ（以下「ＦＥＴ」と称する）８，９がカスコード接続されて、カスコードアンプが形成されたものとなっており、ＦＥＴとして具体的には、エンハンスメント型シングルゲートＦＥＴが用いられたものとなっている。
【０００９】
以下、具体的に回路構成について説明すれば、まず、第１のＦＥＴ８のゲートＧ１は、ゲート電圧供給用抵抗器４を介して第１のゲート電圧供給端子５に接続されると共に、第１のＤＣカットキャパシタ３及び入力整合回路（図１においては「ＭＮ」と表記）２を介して高周波信号入力端子１に接続されるようになっている。また、第１のＦＥＴ８のソースＳ１は、ソースインダクタとしてのスパイラルインダクタ１０を介して接地されている。
また、第１のＦＥＴ８のソースＳ１とグランドとの間には、ソースＳ１側からキャパシタ１６及び抵抗器１７が直列接続されて設けられている。
【００１０】
一方、第１のＦＥＴ８のドレインＤ１は、第２のＦＥＴ９のソースＳ２に接続されて、第１及び第２のＦＥＴ８，９によりカスコードアンプが形成されるようになっており、第２のＦＥＴ９のドレインＤ２は、出力整合回路（図１においては「ＭＮ」と表記）１１及び第２のＤＣカットキャパシタ１４を介して高周波信号出力端子１５に接続されている。
【００１１】
そして、第２のＦＥＴ９のゲートＧ２には、第２のゲート電圧供給端子６を介して外部からゲート電圧が供給されるようになっていると共に、ゲートＧ２はバイパスキャパシタ７を介して接地されたものとなっている。また、先の出力整合回路１１と第２のＤＣカットキャパシタ１４との間には、チョークインダクタ１２を介して電源供給端子１３が接続されて外部からの電源電圧の供給が行われるようになっている。
なお、かかる構成において、第１及び第２のゲート電圧供給端子５，６には、同相で電圧供給されるものとなっている。
また、上述の回路は、半導体集積回路化したものが好適であるが、勿論、いわゆるディスクリートに構成しても良いものである。
【００１２】
次に、上記構成における動作について説明する。
まず、ソースインダクタとしてのスパイラルインダクタ１０は、その値が、この低雑音増幅器の動作周波数において、第１のＦＥＴ８のゲートＧ１の共役反射係数と、雑音が最小となる最適信号源反射係数が近接するような適宜な値に設定されたものを用いるとする。
一方、キャパシタ１６は、動作周波数において高いインピーダンスを示し、かつ、この低雑音増幅器の入力インピーダンスの実部が負性になる周波数、すなわち、回路動作を安定させたい周波数では低いインピーダンスを示す適宜な容量値を選択したものを用いる。
【００１３】
このような観点からインダクタンスが設定されたスパイラルインダクタ１０と、容量値が設定されたキャパシタ１６を用いることにより、動作周波数における第１のＦＥＴ８のソースインピーダンスは、スパイラルインダクタ１０のインダクタンスの大きさで定まるが、このスパイラルインダクタ１０と並列接続されたキャパシタ１６と抵抗器１７のハイパス（ハイパスフィルタ）効果により、安定させたい周波数においては、ソースインピーダンスは低下することとなる。
【００１４】
これにより、本発明の実施の形態における低雑音増幅器の入力インピーダンスは、所望される動作周波数においては従来とほぼ同様となる一方、入力インピーダンスの実部が負性になるような周波数、すなわち、安定させたい周波数においては、入力インピーダンスの実部が負性となることが確実に抑圧されるものとなっている。その結果、動作周波数における電力利得は雑音指数の劣化を伴うことなく、安定動作の確保がなされることとなる。
【００１５】
図４及び図５には、本発明の実施の形態における低雑音増幅器の特性例が示されており、図７及び図８に示された従来回路の同様な特性例と比較しつつ、その内容について説明する。
まず、前提として、動作周波数は１.６ＧＨｚ、回路動作を安定させたい周波数は１２.２５ＧＨｚであるとする。
図４は、本発明の実施の形態における低雑音増幅器の入力インピーダンスＺinをスミスチャート上に示したもので、同図において符号ｍ１の点は、周波数が１２.２５ＧＨｚの場合の入力インピーダンスを示し、この例では、Ｚin＝１.３−ｊ３１.２である。
【００１６】
一方、図７には、従来回路における同様な特性が示されており、周波数１２.２５ＧＨｚにおける入力インピーダンスＺinの位置が図４同様にｍ１で示されており、この場合、Ｚin＝−５.３−ｊ２２.０となっている。
すなわち、従来回路では、入力インピーダンスの実部が負性となっていた周波数において、本発明の実施の形態における低雑音増幅器は、負性抵抗ではなくなっていることが確認できるものとなっている。そのため、本発明の実施の形態における低雑音増幅器は、従来回路と異なり、動作周波数域から外れた周波数域においても回路動作の安定性が確保されるものとなっている。
【００１７】
また、図５には、本発明の実施の形態における低雑音増幅器の周波数変化に対する小信号電力利得の変化例が実線の特性線により、また、雑音指数の変化例が点線の特性線により、それぞれ示されている。
そして、図８には、従来回路における同様な特性例が示されており、実線の特性線は、周波数変化に対する小信号電力利得の変化例を、点線の特性線は、周波数変化に対する雑音指数の変化例を、それぞれ示すものとなっている。
これら双方の特性例を比較すると、その差は殆どなく、本発明の実施の形態における低雑音増幅器においては、従来同様の利得特性、雑音指数を確保しつつ、先に述べたように、回路動作を安定させたい周波数において、入力インピーダンスの実部を負性としないようにできるものとなっていることが確認できる。
【００１８】
なお、図５において、ｍ１は、周波数１.６ＧＨｚで、小信号電力利得が１８.６ｄＢの点を表し、ｍ２は、周波数１.６ＧＨｚで、雑音指数１.１ｄＢの点を表している。
また、図８において、ｍ１は、周波数１.６ＧＨｚで、小信号電力利得が１８.７ｄＢの点を表し、ｍ２は、周波数１.６ＧＨｚで、雑音指数１.０９ｄＢの点を表している。
【００１９】
次に、第２の構成例について、図２を参照しつつ説明する。
なお、図１に示された構成例と同一の構成要素には、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。
この第２の構成例は、図１に示されたキャパシタ１６と抵抗器１７の直列回路に代えて、インピーダンス素子（図２においては「Ｚ」と表記）１８を設けたものである。
なお、回路動作は、図１に示された構成例と基本的に同一であるため、図４及び図５を参照しつつ説明したような特性が実現できることは、先の第１の構成例と同様であるので、ここでの再度の詳細な説明は省略することとする。
【００２０】
次に、第３の構成例について、図３を参照しつつ説明する。
なお、図１に示された構成例と同一の構成要素には、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。
この第３の構成例は、図１に示されたキャパシタ１６と抵抗器１７の直列回路を複数並列接続して設けたものである。
すなわち、この構成例においては、それぞれ、キャパシタ１６と抵抗器１７により構成された第１乃至第ｎの直列回路２０−１〜２０−ｎを設け、それぞれがスパイラルインダクタ１０の両端に並列接続されるよう構成されたものとなっている。
【００２１】
この構成例の場合、第１乃至第ｎの直列回路２０−１〜２０−ｎの各々において、先に説明したハイパスフィルタとして機能する周波数をそれぞれ別個に設定することができ、複数の周波数において、先に述べたように入力インピーダンスの実部が負性となることを回避できるものとなっている。
なお、かかる第３の構成例の回路動作は、図１に示された構成例と基本的に同一であるため、図４及び図５を参照しつつ説明したような特性が実現できることは、先の第１の構成例と同様であるので、ここで再度の詳細な説明は省略することとする。
【図面の簡単な説明】
【００２２】
【図１】本発明の実施の形態における低雑音増幅器の第１の回路構成例を示す回路図である。
【図２】本発明の実施の形態における低雑音増幅器の第２の回路構成例を示す回路図である。
【図３】本発明の実施の形態における低雑音増幅器の第３の回路構成例を示す回路図である。
【図４】本発明の実施の形態における低雑音増幅器の周波数１２.２５ＧＨｚにおける入力インピーダンスを表したスミスチャートである。
【図５】本発明の実施の形態における低雑音増幅器の周波数変化に対する小信号電力利得の変化例及び雑音指数の変化例を示す特性線図である。
【図６】従来回路の一回路構成例を示す回路図である。
【図７】従来回路の周波数１２.２５ＧＨｚにおける入力インピーダンスを表したスミスチャートである。
【図８】従来回路の周波数変化に対する小信号電力利得の変化例及び雑音指数の変化例を示す特性線図である。
【符号の説明】
【００２３】
８…第１の電界効果トランジスタ
９…第２の電界効果トランジスタ
１０…スパイラルインダクタ
１６…キャパシタ
１７…抵抗器
【図１】
2008228149.tif 000003
【図２】
2008228149.tif 000004
【図３】
2008228149.tif 000005
【図４】
2008228149.tif 000006
【図５】
2008228149.tif 000007
【図６】
2008228149.tif 000008
【図７】
2008228149.tif 000009
【図８】
2008228149.tif 000010