(57)【要約】【課題】インピーダンスの調整および切替えを容易に行い、これらの機能を有する小型高性能の高周波増幅装置を提供する。【解決手段】１個または複数の高周波増幅素子を含む第一の半導体チップと、１個または複数の高周波整合回路素子および１個または複数のスイッチ素子を含む第二の半導体チップからモジュール等の高周波増幅装置を構成する。第二の半導体チップは高周波増幅素子の整合回路を有している。さらに、第二の半導体チップが、容量および容量と直列または並列に接続されたスイッチ素子からなる回路を含んでおり、スイッチ素子のオンまたはオフにより容量が整合回路の一部として接続、非接続の状態となるような切替えを行う。【選択図】図６Ａ
2008118624.tif 000002
【特許請求の範囲】
【請求項１】
第１高周波増幅素子を有する主増幅ステージを含む第一の半導体チップと、
第１スイッチ素子を有する主整合ステージを含む第二の半導体チップと、を有し、
前記主増幅ステージは、前記第１高周波増幅素子が増幅した第１信号を出力する第１出力端子（Ｔ１）を含み、
前記主整合ステージは、
第１信号を受ける第１入力端子（Ｔ２）と、
第１信号を整合させる第１高周波整合回路素子と、を含むことを特徴とする、高周波電力増幅装置。
【請求項２】
前記第二の半導体チップは、前記主増幅ステージの上流側に設けた前整合ステージを含み、
前記前整合ステージは、
入力された第２信号を整合させる第２高周波整合回路素子と、
整合後の第２信号を出力する第２出力端子（Ｔ３）と、を含み、
前記主増幅ステージは、
整合後の第２信号を受ける第２入力端子（Ｔ４）を含み、
前記第１高周波増幅素子は、整合後の第２信号に基づいて増幅することを特徴とする、請求項１に記載の高周波電力増幅装置。
【請求項３】
前記第二の半導体チップは、前記主増幅ステージの上流側に設けた中間整合ステージを含み、
前記第一の半導体チップは、前記中間整合ステージの上流側に設けた前増幅ステージを含み、
前記前増幅ステージは、
第２高周波増幅素子と、
前記第２高周波増幅素子が増幅した第２信号を出力する第２出力端子（Ｔ５）と、を含み、
前記中間整合ステージは、
第２信号を受ける第２入力端子（Ｔ６）と、
第２信号を整合させる第２高周波整合回路素子と、
整合後の第２信号を出力する第３出力端子（Ｔ７）と、を含み、
前記主増幅ステージは、整合後の第２信号を入力する第３入力端子（Ｔ８）を含み、
前記第１高周波増幅素子は、整合後の第２信号に基づいて増幅することを特徴とする、請求項１に記載の高周波電力増幅装置。
【請求項４】
前記第一の半導体チップおよび前記第二の半導体チップは、互いに一体に形成されたことを特徴とする、請求項１に記載の高周波電力増幅装置。
【請求項５】
さらに、
前記第一の半導体チップおよび前記第二の半導体チップが実装される基板と、
前記基板に形成され、マイクロストリップラインを含む高周波回路素子と、を有することを特徴とする、請求項１に記載の高周波電力増幅装置。
【請求項６】
さらに、
前記第一の半導体チップおよび前記第二の半導体チップが実装される基板と、
前記基板に実装される受動素子と、を有することを特徴とする、請求項１に記載の高周波電力増幅装置。
【請求項７】
前記第二の半導体チップは、容量を含み、
前記第１スイッチ素子は、前記容量に接続されたことを特徴とする、請求項１に記載の高周波電力増幅装置。
【請求項８】
前記第二の半導体チップは、インダクタを含み、
前記第１スイッチ素子は、前記インダクタに接続されたことを特徴とする、請求項１に記載の高周波電力増幅装置。
【請求項９】
前記第１スイッチ素子は、オフ状態で容量として動作することを特徴とする、請求項１に記載の高周波電力増幅装置。
【請求項１０】
前記第二の半導体チップは、論理回路を含むことを特徴とする、請求項１に記載の高周波電力増幅装置。
【請求項１１】
前記第二の半導体チップは、１０ｐＦ以上の容量を含むことを特徴とする、請求項１に記載の高周波電力増幅装置。
【請求項１２】
前記第二の半導体チップは、メモリ機能を持つ素子または回路の少なくとも一方を含むことを特徴とする、請求項１に記載の高周波電力増幅装置。
【請求項１３】
前記第二の半導体チップは、トリミング機能を有する素子または回路の少なくとも一方を含むことを特徴とする、請求項１に記載の高周波電力増幅装置。
【請求項１４】
前記第一または前記第二の半導体チップの少なくとも一方は、半導体チップの表面と裏面を接続するヴィアホールを含むことを特徴とする、請求項１に記載の高周波電力増幅装置。
【請求項１５】
前記第１スイッチ素子は、電界効果トランジスタまたは異種接合電界効果トランジスタのいずれか一方から形成されていることを特徴とする、請求項１に記載の高周波電力増幅装置。
【請求項１６】
前記第１高周波増幅素子は、異種接合バイポーラトランジスタから形成されていることを特徴とする、請求項１に記載の高周波電力増幅装置。
【請求項１７】
前記第二の半導体チップは、前記第１高周波増幅素子に供給するバイアス信号を生成するバイアス供給回路の少なくとも一部を含むことを特徴とする、請求項１に記載の高周波電力増幅装置。
【請求項１８】
前記第一の半導体チップは、一端が前記第１出力端子に接続され、他端が接地されるコンデンサを含むことを特徴とする、請求項１に記載の高周波電力増幅装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、移動体通信機器等に用いられる高周波電力増幅装置に関する。
【背景技術】
【０００２】
携帯電話等に使用される高周波電力増幅装置は、トランジスタ等の増幅素子と、増幅素子に高周波信号を効率よく入力するための入力整合回路および増幅素子から高周波信号を効率よく出力するための出力整合回路から構成される。これらの整合回路は容量およびインダクタまたはマイクロストリップライン等の高周波整合素子から形成され、一般的には、チップ実装部品として基板上に実装されて形成される。高周波増幅素子の形成された半導体チップも基板上に実装され、これらを含めて、高周波パワーアンプモジュールとして構成される。
【０００３】
最近、携帯電話の多機能化が進み、送信する信号のマルチバンド化や異なる変調信号を扱うマルチモード化が進んできた。さらに、携帯電話機の小型化のために電池の小型化が進み、通話時間を確保するための高周波電力増幅装置の高効率化が求められており、最大出力近辺だけでなく、低パワー時における効率も重視する傾向にある。良く知られているように、高周波電力増幅装置の効率を最適化するためには、周波数や出力等の各条件において入力および出力のインピーダンス整合をそれぞれ合わせ込むことが必要であり、上記のようにマルチバンド、マルチモードに対応するためには、個別にインピーダンスを最適化した整合回路を有する複数の高周波電力増幅装置が必要である。
一方、これらに対応する手段として、制御素子を用いた例がある。（特許文献１）
【特許文献１】特開２００１−２５１２０２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
図１９は従来技術の一例を示している。最終段の増幅素子の出力側の整合回路に、容量可変素子３００や容量３０１と容量に直列に接続されたスイッチング用のダイオード３０２および制御回路に接続される経路のインダクタ３０３、パスコン３０４、抵抗３０５等の素子を含む構成となっており、それらの素子を制御することにより出力負荷回路３０６のインピーダンスの状態を変化させるものである。このような構成の場合、例えば３００〜３０５のような素子をチップ部品で基板上に実装して構成すると、図２０に示すように整合回路等を含むパワーアンプモジュール全体の面積が大きくなるという課題があり、マルチバンド切替え、出力パワーに応じた切替え、等の高度な制御を行うとさらに面積の増大、モジュール回路の複雑化が顕著となる。
本発明は、インピーダンスの調整および切替えを容易に行うとともに、高性能および低コストを確保したままパワーアンプモジュール全体の面積を小さくする高周波電力増幅装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記の課題を解決するため、本発明の高周波電力増幅装置は、第１高周波増幅素子を有する主増幅ステージを含む第一の半導体チップと、第１スイッチ素子を有する主整合ステージを含む第二の半導体チップと、を有し、前記主増幅ステージは、前記第１高周波増幅素子が増幅した第１信号を出力する第１出力端子（Ｔ１）を含み、前記主整合ステージは、第１信号を受ける第１入力端子（Ｔ２）と、第１信号を整合させる第１高周波整合回路素子と、を含むことを特徴としている。
【発明の効果】
【０００６】
これらの構成を採ることにより、切替え機能を有するパワーアンプのインピーダンス整合回路を小面積の半導体チップに集積化することができ、複雑な切替え制御も可能となる。また、その結果、マルチバンド対応等の高機能のパワーアンプモジュールの小型化が可能となる。
【発明を実施するための最良の形態】
【０００７】
図１Ａ、図１Ｂ、図２、図３、図４は、本発明が利用された高周波電力増幅装置の構成図である。本発明に係る高周波電力増幅装置は、高周波の周波数帯、８００ＭＨｚから３ＧＨｚの範囲、より広くは、４００ＭＨｚから５ＧＨｚの範囲のものを利用する。また、増幅された後の電力は５ワット程度までのものである。図１Ａにおいて、１００は、高周波電力増幅装置全体、１０１は増幅素子（高周波増幅素子とも呼ぶ）を含む第一の半導体チップ、１０２は整合回路素子（高周波整合回路素子とも呼ぶ）とスイッチ素子を含む第二の半導体チップを示している。１００の高周波電力増幅装置（単に、高周波増幅装置とも呼ぶ）は、第一および第二の半導体チップとそれらを搭載する樹脂またはセラミック等の材料で形成された基板１０３と封じ樹脂１０４またはキャップから構成されており、これらはモジュールと呼ばれる形態で一体形成される。本実施形態の構成では、ブロック１０１と１０２の２つの半導体チップがモジュールに使用され、基板上に形成されるマイクロストリップライン等の回路素子とともに高周波電力増幅装置１００を構成している。
【０００８】
図１Ｂにその構成の例を断面図にて示す。樹脂またはセラミック等の材料で形成された基板１０３と、封じ樹脂１０４が示されている。半導体チップ１０１および１０２は、基板１０３にマウントされ、ワイヤボンド等の手段によって基板上のランドに接続される。基板１０３にはマイクロストリップライン等の高周波回路を形成することも可能である。
【０００９】
図２は、本発明に係る高周波電力増幅装置の構成を示す第一のブロック図である。１０５は２段増幅器の入力整合回路ブロック、１０６は２段増幅器の前段増幅回路ブロック、１０７は段間整合回路ブロック、１０８は後段増幅回路ブロック、１０９は出力整合回路ブロックである。図２の構成は、出力整合回路１０９にスイッチ素子が含まれており整合回路素子とスイッチ素子が第二の半導体チップ１０２上に形成されている例である。ブロック１０５、１０６、１０７、１０８は増幅素子を含む第一の半導体チップに形成されている。ブロック１０５、１０６、１０７、１０８は、まとめて主増幅ステージとも呼ばれ、ブロック１０９は主整合ステージとも呼ばれる。主増幅ステージは、主整合ステージの上流側に設けられる。主増幅ステージは、少なくともブロック１０８を含み、ブロック１０５、１０６、１０７は、省略してもよい。入力整合回路ブロック１０５および段間整合回路ブロック１０７は、高周波電力増幅装置内における比較的小電力信号の整合処理を行うため、外部インピーダンス回路への比較的大電力信号の整合処理を行う出力整合回路ブロック１０９に比べて、簡単な構成になっている。第一の半導体チップ１０１は高周波増幅素子が増幅した出力信号を出力する出力端子Ｔ１を有し、第二の半導体チップ１０２は高周波増幅素子の出力信号を受ける入力端子Ｔ２と、出力信号を整合させる高周波整合回路素子を有する。第二の半導体チップ１０２に設けられる高周波整合回路素子については、図６Ａで詳しく説明する。
【００１０】
図３は、本発明に係る高周波電力増幅装置の他の構成を示す第二のブロック図である。この構成例においては、入力整合回路１０５と出力整合回路１０９がスイッチ素子を含む第二の半導体チップ１０２に形成され、ブロック１０６、１０７、１０８は高周波増幅素子を含む第一の半導体チップに形成されている。ブロック１０５は前整合ステージとも呼ばれ、ブロック１０６、１０７、１０８はまとめて主増幅ステージとも呼ばれ、ブロック１０９は主整合ステージとも呼ばれる。主増幅ステージは主整合ステージの上流側に設けられ、前整合ステージは主増幅ステージの上流側に設けられる。主増幅ステージは、少なくともブロック１０８を含み、ブロック１０６、１０７は、省略してもよい。段間整合回路ブロック１０７は、高周波電力増幅装置内における比較的小電力信号の整合処理を行うため、外部インピーダンス回路への比較的大電力信号の整合処理を行う出力整合回路ブロック１０９に比べて、簡単な構成になっている。第一の半導体チップ１０１は高周波増幅素子が増幅する元信号を受ける入力端子Ｔ４を有し、第二の半導体チップは元信号を出力する出力端子Ｔ３と、元信号を整合させる高周波整合回路素子を有する。第二の半導体チップ１０２に設けられる高周波整合回路素子については、図７で詳しく説明する。
なお、ブロック１０９は、第二の半導体チップ１０２から切り離した個別の半導体チップで構成しても良い。この場合、ブロック１０９は、第一の半導体チップ１０１に含ませても良い。
【００１１】
図４は、本発明に係る高周波電力増幅装置のさらに他の構成を示す第三のブロック図である。この構成例においては、入力整合回路１０５と段間整合回路１０７と出力整合回路１０９がスイッチ素子を含む第二の半導体チップ１０２に形成され、ブロック１０６、１０８は増幅素子を含む第一の半導体チップ１０１に形成されている。ブロック１０５は前整合ステージとも呼ばれ、ブロック１０６は前増幅ステージとも呼ばれ、ブロック１０７は中間整合ステージとも呼ばれ、ブロック１０８は主増幅ステージとも呼ばれ、ブロック１０９は主整合ステージとも呼ばれる。主増幅ステージは主整合ステージの上流側に設けられ、中間整合ステージは主増幅ステージの上流側に設けられ、前増幅ステージは中間整合ステージの上流側に設けられ、前整合ステージは前増幅ステージの上流側に設けられる。第一の半導体チップ１０１は前段の高周波増幅素子（ブロック１０６内にある）と後段の高周波増幅素子（ブロック１０８内にある）を有すると共に、前段の高周波増幅素子が増幅した整合前の段間信号を出力する出力端子Ｔ５を有し、第二の半導体チップ１０２は、整合前の段間信号を受ける入力端子Ｔ６と、整合前の段間信号を整合させる高周波整合回路素子を有する。更に、第一の半導体チップ１０１は、整合後の段間信号を受ける入力端子Ｔ８を有し、第二の半導体チップ１０２は整合後の段間信号を出力する出力端子Ｔ７を有する。第二の半導体チップ１０２に設けられる高周波整合回路素子については、図８で詳しく説明する。
【００１２】
なお、ブロック１０５とブロック１０９は、第二の半導体チップ１０２から切り離した個別の半導体チップで構成しても良い。この場合、ブロック１０５とブロック１０９の両方または何れか一方は、第一の半導体チップ１０１に含ませても良い。
次に、実際の回路図を用いて説明する。図５は、本発明を説明するための、高周波電力増幅装置の回路図の例であり、２段増幅器の場合の例を示している。
入力整合回路１０５は、コンデンサＣ１，Ｃ２とインダクタＬ１で構成される。この構成は一例であり、他の構成であっても良い。
前段増幅回路１０６は、増幅トランジスタＴｒ１と、抵抗Ｒ１，Ｒ２と、コンデンサＣ３，Ｃ４と、マイクロストリップラインＳＬ１，ＳＬ２で構成される。端子２０７は、増幅トランジスタＴｒ１にバイアス電流または電圧を供給するバイアス回路（図示せず）に接続される。Ｃ４はバイパスコンデンサとして機能する。ＳＬ２は、インダクタであっても良い。
【００１３】
段間整合回路１０７は、コンデンサＣ５で構成される。
後段増幅回路１０８は、増幅トランジスタＴｒ２と、抵抗Ｒ３と、コンデンサＣ６と、マイクロストリップラインＳＬ３で構成される。端子２０８は、増幅トランジスタＴｒ２にバイアス電流または電圧を供給するバイアス回路（図示せず）に接続される。Ｃ６はバイパスコンデンサとして機能する。ＳＬ３はインダクタであっても良い。
出力整合回路１０９は、コンデンサＣ７，Ｃ８，Ｃ９と、マイクロストリップラインＳＬ４，ＳＬ５，ＳＬ６で構成される。
【００１４】
本発明にかかる高周波電力増幅装置は、図２，図３，図４に示すように、少なくとも２つの半導体チップ、すなわち第一の半導体チップと第二の半導体チップからなり、２つの半導体チップが一体形成されていることが前提条件となる。第一の半導体チップには、少なくとも増幅素子が含まれており、この増幅素子は、一例として、前段増幅素子Ｔｒ１と後段増幅素子Ｔｒ２を含む。増幅素子は、例えば増幅トランジスタである。増幅トランジスタは、例えばバイポーラトランジスタで形成される。さらに増幅トランジスタは、シリコンゲルマニウムトランジスタのような異種接合バイポーラトランジスタで形成されてもよい。増幅回路は増幅素子と、調整用の抵抗やコンデンサ等を含めたものを言う。第二の半導体チップには、少なくとも整合回路素子と、スイッチ素子が含まれる。整合回路素子には、コンデンサ、インダクタ、マイクロストリップラインのすくなくとも何れかが含まれる。第一の半導体チップと第二の半導体チップは、一体形成されている。ここで一体形成とは、一つのユニットとして形成されることを意味し、例えば、第一の半導体チップと第二の半導体チップが同一の基板に設けられている場合や、一体物としてモールドされている場合を言う。
【００１５】
増幅素子を含む第一の半導体チップ１０１は、少なくとも後段増幅回路ブロック１０８を含み、整合回路素子とスイッチ素子を含む第二の半導体チップ１０２は、少なくとも出力整合回路１０９を含む。第一の半導体チップ１０１と第二の半導体チップ１０２とを比較すると、第一の半導体チップ１０１は、例えばバイポーラトランジスタ等の増幅素子により信号を増幅し、第二の半導体チップ１０２は整合回路素子とスイッチ素子により信号を整合する。したがって両者の製造プロセスは異なり、第一の半導体チップ１０１の方が第二の半導体チップ１０２よりも複雑になる。また、第一の半導体チップ１０１に含まれる各素子は、信号を増幅するのに十分な性能および精度を必要とする。このため、単位面積当たりのチップコストは、第一の半導体チップ１０１の場合、比較的高くなる。一方、第二の半導体チップ１０２の場合、整合回路素子は製造プロセスが比較的簡単な受動素子で構成され、スイッチ素子はスイッチングするだけで信号を増幅するほどの性能および精度を必要としない。したがって第二の半導体チップ１０２のチップコストは、第一の半導体チップ１０１に比べて安価になる。さらにスイッチ素子は、例えば電界効果トランジスタまたは異種接合電界効果トランジスタ（ＨＥＭＴ）で形成されるため、第二の半導体チップ１０２の製造プロセスは、例えばバイポーラトランジスタを主体とした第一の半導体チップ１０１とはかなり異なる。
【００１６】
このように、第一の半導体チップ１０１および第二の半導体チップ１０２は、製造プロセス的に異なり、必要とする性能および精度も異なり、その結果、チップコストも異なる。このような場合、高周波電力増幅装置１００における各素子を、第一の半導体チップ１０１および第二の半導体チップ１０２とは異なる構成で半導体チップ化すれば、製造プロセスが複雑になるだけでなく、性能の確保が困難になり、歩留まりが悪化する。このため、トータルコストは増大し、モジュールとしての高周波電力増幅装置１００の大きさも大きくなる。このように、第一の半導体チップ１０１および第二の半導体チップ１０２を主体として高周波増幅装置１００を分割することにより、コスト的に、製造プロセス的に、性能的に、大きさ的に最良な構成を得ることが可能となる。
【００１７】
（第１の実施形態）
図６Ａは、図２に対応する回路図で、本発明が利用された高周波電力増幅装置の構成を示す第一の構成図である。図５の回路に比べて出力整合回路１０９に容量素子であるコンデンサＣ１１とスイッチ素子ＳＷ１が付加されている。スイッチ素子ＳＷ１がオフのときはオープンとなり、容量Ｃ１１は対接地容量として整合回路に接続した状態にならないため、出力整合回路の状態は図５と等価であるが、スイッチ素子ＳＷ１がオンになると容量素子Ｃ１１が対接地容量として整合回路に接続されＣ１１の容量の分だけ整合回路のインピーダンスが図５の状態から変わることになる。これによって、後段増幅素子の出力端からみた整合状態が変わり、例えば異なる２つの出力電力でそれぞれ効率を最適化したり、異なる２つの周波数で効率を最適化する等の切り替えが可能となる。
なお、この構成では、トランジスタＴｒ２の出力側は第一の半導体チップ１０１の出力端子Ｔ１に直結されている。
【００１８】
本発明にかかる高周波電力増幅装置が携帯電話器に用いられた場合、スイッチ素子ＳＷ１のオン／オフ制御を行うための回路として、制御回路６０３、周波数検出器６００、パワーレベル検出器６０１、モード検出器６０２が設けられている。周波数検出器６００は、携帯電話器がマルチバンドに対応する機器である場合において、送受信する周波数および周波数が変わったことを検出する。パワーレベル検出器６０１は、携帯電話器が受信する電波のパワーレベルを検出する。モード検出器６０２は、モードが、音声通話モードか、データ通信モードの何れかを検出する。周波数検出器６００、パワーレベル検出器６０１、モード検出器６０２の少なくとも何れか一つがあれば、制御は可能である。
【００１９】
周波数に基づく制御方法について説明する。周波数検出器６００により、周波数が変わったことを検出すると、スイッチ素子ＳＷ１をオンまたはオフにし、検出した周波数において最適な整合状態になるようにインピーダンスを変え、これにより例えば効率を上げることができる。
【００２０】
パワーレベルに基づく制御方法について説明する。パワーレベル検出器６０１で検出されたパワーレベルが所定値以上では、制御回路６０３によりスイッチ素子ＳＷ１をオンさせ、後段増幅回路１０９の負荷インピーダンスを下げる。検出されたパワーレベルが所定値以下になると、スイッチ素子ＳＷ１をオフさせ、負荷インピーダンスを大きくする。これにより効率を上げることができる。
【００２１】
通信モードに基づく制御方法について説明する。モード検出器６０２が、データ通信モードを検出すると、最大出力が高くなる。この場合は、制御回路６０３によりスイッチ素子ＳＷ１をオンにし、負荷インピーダンスを下げて大きな出力が取り出せる整合にする。一方、モード検出器６０２が音声通話モードを検出すると、制御回路６０３によりスイッチ素子ＳＷ１をオフにし、負荷インピーダンスを大きくして効率を上げるように整合にする。
なお、本発明にかかる高周波電力増幅装置が携帯電話器に用いられた場合について説明したが、高周波電力増幅装置が用いられる他の機器についても同様な制御を行うことができる。
【００２２】
図６Ｂは、図６Ａの後段増幅回路１０８の出力端からみたインピーダンスＺｏｕｔの回路を示し、図６Ｃ、図６Ｄは、それぞれ、スイッチ素子ＳＷ１がオフの時とオンの時のＺｏｕｔのシミュレーション結果（コンデンサＣ１１の容量を０．５ｐＦとして計算）の例を示している。スイッチ素子ＳＷ１がオフからオンの状態に切り替わった時、例えばｆ＝１９５０ＭＨｚのインピーダンスが、実数部が小さく虚数部の絶対値が小さくなる方向に変化していることが分かる。実数部が小さく低インピーダンスになると高周波電力増幅素子の最大出力は大きくなるので、このような切替によって出力電力に応じて効率等の特性を最適な状態にすることができる。また、本実施形態では切り替えに用いるスイッチ素子ＳＷ１、コンデンサＣ１１は、同一の半導体チップ１０２の上に形成されているため小面積で切り替え機能の集積化が可能である。
【００２３】
さらに、図６Ｅに示すように、スイッチ素子ＳＷ１が電界効果トランジスタである場合、ゲート電圧によるオン／オフの制御が容易となると共に、オン時のロスも少ないため、より小型化することができ、かつ低ロスの切り替え回路を形成することが容易である。また、このスイッチ素子が異種接合電界効果トランジスタ（ＨＥＭＴ）であれば、さらに効果的である。本実施形態のように出力整合回路１０９に切替え機能を持たせる場合、スイッチ素子端における高周波増幅信号の電圧振幅の大きさに配慮しなければならない。すなわち、大信号動作時に電圧振幅が大きくなり、例えばスイッチ素子ＳＷ１の閾値電圧を越えてしまうとオフ回路がオンしてしまい切替え動作が正常に動かなくなる可能性がある。しかしながら、ＨＥＭＴのような素子を用いると、複数のスイッチ素子を直列に多段構成するなどの回路形式にすることにより、大信号動作に容易に対応する設計とすることができ、また多段に構成した場合もロスを少なくできるため極めて効果的である。
【００２４】
以降の実施形態はスイッチ素子が電界効果トランジスタまたは異種接合電界効果トランジスタである場合を例に説明する。
【００２５】
図７は、図３に対応する回路図で、本発明にかかる高周波電力増幅装置の第二の構成図である。ここでは、入力整合回路１０５と出力整合回路１０９が同一の半導体チップ１０２の上に形成されている。
なお、この構成では、トランジスタＴｒ１の入力側は第一の半導体チップ１０１の入力端子Ｔ４に直結されている。
【００２６】
図８は、図４に対応する回路図で、本発明にかかる高周波電力増幅装置の第三の構成図である。ここでは、入力整合回路１０５と、段間整合回路１０７と、出力整合回路１０９が同一の半導体チップ１０２の上に形成されている。また、図８の例では、出力整合回路の一部であるマイクロストリップラインＳＬ４，ＳＬ５，ＳＬ６が半導体チップ１０２の上ではなく外部に形成されている。このような場合、マイクロストリップラインＳＬ４，ＳＬ５，ＳＬ６は、モジュール基板１０３上に形成され、ワイヤボンディング等の手段により半導体チップ１０２上の整合回路素子と接続される。このような構成にすれば第二の半導体チップ１０２を小面積にすることができる。
なお、この構成では、トランジスタＴｒ１の出力側は第一の半導体チップ１０１の出力端子Ｔ５に直結されていると共に、トランジスタＴｒ２の入力側は第一の半導体チップ１０１の入力端子Ｔ８に直結されている。
【００２７】
上記の実施形態では、スイッチ素子によるインピーダンス切り替え回路は出力整合回路１０９のみに形成されていたが、もちろん段間整合回路１０７や入力整合回路１０５に形成されていても構わない。例えば図９に示すように、段間整合回路１０７の直列容量素子Ｃ５に対して並列にスイッチ素子ＳＷ２と容量素子Ｃ１２を形成すれば、段間整合回路１０７のインピーダンスを切替えることができる。これにより、高周波電力増幅装置の出力の大きさに応じて前段増幅回路１０６から後段増幅回路１０８への入力電力の大きさを切替えたり、高周波電力増幅装置の動作周波数に応じて段間整合回路１０７の周波数特性を切替えることができる。
【００２８】
また、増幅回路１０６、１０８のバイアス回路（端子２０７、２０８に接続される）は、増幅回路と同じ第一の半導体チップ１０１に形成されても良いし、スイッチ素子ＳＷ１が設けられた第二の半導体チップ１０２上に形成されていても良い。例えば、増幅素子Ｔｒ１，Ｔｒ２がバイポーラトランジスタである場合、バイアス回路を、スイッチ素子ＳＷ１を構成する電界効果トランジスタの回路を使って構成すると、温度補償やシャットダウン等の機能をより高精度にかつ容易に付加することができ、効果大である。前段増幅回路１０６に設けられた抵抗Ｒ１とコンデンサＣ３は、フィードバック回路であり整合回路の一部としても機能している。このような増幅素子Ｔｒ１，Ｔｒ２に周辺に設けられた回路は増幅素子Ｔｒ１，Ｔｒ２と同じ第一の半導体チップ１０１上に形成されても良いが、第二の半導体チップ１０２上に形成されても良いし、チップの外付けであっても良い。同様に整合回路１０５，１０７，１０９の一部も必ずしも第二の半導体チップ１０２上にある必要はなく、一部が第一の半導体チップ１０１上にあっても構わない。
【００２９】
また、増幅回路素子を含む第一の半導体チップ１０１および整合回路素子とスイッチ素子を含む第二の半導体チップ１０２の少なくとも何れか一方は、複数のチップに分けて形成しても良い。例えば、増幅回路の規模や切り替えの複雑度に応じて、第一の半導体チップ又は第二の半導体チップは、２つ以上のチップで形成してもよい。このように、モジュールレイアウトを最適化（小型化）して構成すれば、より効果的である。
【００３０】
さらに、図１および図２に示すように上記の実施形態では、高周波増幅装置１００のモジュールは基板１０３上に半導体チップ１０１，１０２のみが実装されている構成であった。この場合、抵抗Ｒ１，Ｒ２や、コンデンサＣ３，Ｃ４，Ｃ６や、マイクロストリップラインＳＬ１，ＳＬ２，ＳＬ３や、インダクタの全て、又は一部は、半導体チップ内に含まれていても良いし、外付けであっても良い。また、増幅回路は３段以上の多段であってもよい。また、半導体チップ上の回路素子と基板との接続はワイヤボンディングに限らず、フリップチップボンディングであっても良い。
【００３１】
（第２の実施形態）
次に、第二の半導体チップに形成されるスイッチ素子と整合回路素子を用いた切り替え回路の実施形態について述べる。
図１０Ａ、図１０Ｂ、図１０Ｃは本発明のインピーダンス切り替え回路の第２の実施形態を説明する回路ブロック図である。２１５、２１７、２１８、２２０、２２１は容量素子、２１６、２１９、２２２はスイッチ素子を示している。例えは図１０Ａにおいては、スイッチ素子２１６がオンの場合は、容量素子２１５は対接地容量として回路に接続されるが、２１６がオフの場合は、容量素子２１５は対接地側がオープンとなり回路に非接続となる。実際にはＨＥＭＴ等のスイッチ素子が有する寄生容量が存在するため、対接地容量は容量素子２１５と寄生容量の直列合成容量となるが、この合成容量値は容量素子２１５に比べ十分小さくなるため、図１０Ａの回路を高周波整合に用いた場合にスイッチ素子２１６のオン時とオフ時の容量の差により整合回路インピーダンスを変えることが可能である。
【００３２】
同様に図１０Ｂの実施形態の場合、スイッチ素子２１９のオン／オフによって直列容量値を容量素子２１７と、容量素子２１７、２１８の合計した容量値の間で切替えることができる。
また、図１０Ｃのように対接地容量値を切替えることも可能である。
【００３３】
さらに、図１１Ａ、図１１Ｂ、図１１Ｃに示すように、整合回路素子はインダクタでも良い。また、前述したようにスイッチ素子は寄生容量を有するため、この容量値を整合回路の素子として利用した切り替えも可能である。例えば、ＨＥＭＴを用いた場合、ゲート幅１ｍｍあたりの寄生容量は約０．２ｐＦであり、ゲート長を適当な値に設計すれば０．数ｐＦから数ｐＦ程度の容量値を可変とすることができる。
【００３４】
次に、図１２Ａ、図１２Ｂ、図１２Ｃ、図１２Ｄを用いて、寄生容量を利用した容量値の微調切替えについて説明する。例えば、図１２Ａに示す直列接続されたスイッチ素子２３１、２３２のそれぞれのオフ容量が０．４ｐＦであれば、両者ともにオフの場合（図１２Ｂ）は０．２ｐＦとなり、何れか一方がオンの場合（図１２Ｃ）は０．４ｐＦとなる。図１２Ｄのように複数並列にしてもよい。図１２Ａや図１２Ｄの回路を整合回路素子として直列または対接地に用いればインピーダンスの微調整に使用できる。
【００３５】
本実施形態ではスイッチ素子を１段の素子の例で説明した。実際の回路においては、ＨＥＭＴ等のスイッチ素子が使用されるが、第１の実施形態でも述べたようにスイッチ素子に加わる電圧値に対してオン／オフ動作を確保するため、複数のスイッチ素子が多直列に段接続された回路であっても良い。多段化は容易であり、高い出力パワーの整合回路にも適用できて効果が大である。この場合、多段化する代わりに電源電圧を高くしても良いが、携帯電話用等の場合、電池電圧を昇圧する必要があるため、そのための昇圧回路を第二の半導体チップに形成すれば少ない段数で高出力に対応することも可能である。
【００３６】
（第３の実施形態）
図１３Ａ、図１３Ｂを用いて切り替え回路の他の実施形態を説明する。整合素子である容量２３７、２３９、２４１、２４３は、それぞれ増幅装置の整合回路の一部であり、スイッチ素子２３８、２４０、２４２、２４４の制御電圧（Ａ）〜（Ｄ）のロー（Ｌ）またはハイ（Ｈ）の切り替えによって整合回路への接続と非接続が制御される。これら４つの切り替えを行うため、論理回路２４５を設け、制御端子２つで４つの制御電圧（Ａ）〜（Ｄ）のＬ／Ｈの切り替えを行う。４つの切替が、図１３Ｂに示されている。本発明の第二の半導体チップに、このような論理回路を形成すれば、複雑なより多数のインピーダンスの切り替えの制御を、少ないインターフェースで容易に行うことができ、チップの小面積化、増幅装置の小型化に効果的である。また、ＨＥＭＴ等の素子では論理回路の形成が容易なため第二の半導体チップ上にこれらの機能を実現可能である。さらに多機能で経路数の多い増幅装置の場合、スイッチ素子と整合回路素子を含むチップが複数であっても良く、それらの１つあるいは複数に論理回路が形成されていても良い。
【００３７】
（第４の実施形態）
図１４は、本発明にかかる高周波電力増幅装置の第五の構成図であり、図６Ｅに示した高周波電力増幅装置の変形例でもある。第二の半導体チップ１０２は、整合回路素子とスイッチ素子を含む。本実施形態では、前段増幅素子の電源に対するバイパスコンデンサＣ４と、後段増幅素子の電源に対するバイパスコンデンサＣ６を含む。更に、コンデンサＣ６と並列に接続されるコンデンサＣ１３とスイッチ素子ＳＷ３を含む。
【００３８】
バイパスコンデンサＣ４，Ｃ６，Ｃ１３は、高周波増幅動作に対する電源側のインピーダンスの影響を排除するためと増幅周波数域よりも低周波側の通過特性を抑圧するために、数十から数千ｐＦの値を有するように設計される。このような大容量の素子を半導体チップ上に形成すると容量素子の面積が大きくなってしまうため、半導体チップ面積が大きくなってしまい、高コストとなってしまう。特に例えば、増幅素子がバイポーラトランジスタである場合、増幅素子を有する第一の半導体チップ１０１はプロセスが複雑なため単位面積あたりのチップコストが高く、大容量素子を形成するとさらにチップコストが高くなる。一方、スイッチ回路素子を含む第二の半導体チップ１０２は、前記第一の半導体チップよりは低コストであるため、本実施形態の構成は低コストで、バイパスコンデンサも半導体チップ上に構成することを可能にする。
【００３９】
また、大きな容量を形成する場合は高誘電体の絶縁膜を用いることがあるが、その場合、半導体素子の形成プロセスに高誘電体の絶縁膜を形成するプロセスがさらに加わる。バイポーラトランジスタを含む半導体素子の様に、段差の大きい断面構造を有する半導体素子と同じ第一の半導体チップ１０１上に、かかる絶縁膜を形成すると、プロセス全体が複雑かつ困難になってしまう。このような絶縁膜を、段差が少なく構造の簡単なスイッチ素子を含む第二の半導体チップ１０２上に形成する方が、実現が容易で効果的である。
【００４０】
次に、コンデンサＣ１３とスイッチ素子ＳＷ３を設けた理由を説明する。
バイパスコンデンサＣ６は、電源からのノイズを低減し、増幅器の動作を安定化させる効果等を持つ。ノイズの低減は、広い周波数帯域でバイパスする方が、より効果的であり、一般に容量値が大きい方が良い。一方、電源電圧に変調信号を加えることで増幅器を変調するポーラ変調を利用する場合、バイパスコンデンサの容量値が大きいと、変調信号の帯域が制限されてしまうというデメリットが生じる。そこで、例えば、上記のようなポーラ変調を利用する場合には、スイッチ素子ＳＷ３をオフにして容量値を小さくする。その他の場合は、スイッチ素子ＳＷ３をオンにして、容量値がコンデンサＣ６とＣ１３の合計値となるよう、大きくし、増幅器を安定動作させる。
【００４１】
また、コンデンサＣ１３とスイッチ素子ＳＷ３に該当する回路は、前段増幅素子の電源に対するバイパスコンデンサＣ４と並列に接続されていても良い。また、前段と後段の両方に形成されていても良い。
【００４２】
なお、第二の半導体チップ１０２には、メモリ機能を持つ素子または回路、またはトリミング機能を持つ素子または回路が含まれていてもよい。さらに、第一の半導体チップ１０１または第二の半導体チップ１０２には、チップ表面と裏面を接続する１個または複数のヴィアホールが含まれていてもよい。
【００４３】
（第５の実施形態）
上述した実施形態では、第二の半導体チップ１０２に含まれるインピーダンス切り替え回路のスイッチ素子は、一端にコンデンサを接続していた。第５の実施形態では、両端にコンデンサを接続するスイッチ素子について、説明する。さらに、上述した実施形態において、第二の半導体チップ１０２に含まれているコンデンサの一部が、第一の半導体チップ１０１に含まれる例についても説明する。
【００４４】
図１５Ａおよび図１５Ｂは、それぞれ本発明にかかる高周波電力増幅装置の第一および第二変形例の構成図である。図１５Ａおよび図１５Ｂにおいて、第一の半導体チップ１０１は、図２の半導体チップ１０１に対して、さらにコンデンサＣ２０を含む。コンデンサＣ２０は、後段増幅回路ブロック１０８と出力端子Ｔ１との間に一端が挿入され、他端が接地される。マイクロストリップラインＳＬ１０およびＳＬ１１は、基板１０３上に形成される。
【００４５】
上述したように、高周波増幅装置１００は、第一の半導体チップ１０１および第二の半導体チップ１０２を主体として分割することにより、好適な構成が得られる。第５の実施形態では、出力整合回路１０９内の各素子のうち入力コンデンサＣ７（図６Ａに図示）だけを第一の半導体チップ１０１に移し、コンデンサＣ２０としている。これにより、コンデンサＣ２０は、第一の半導体チップ１０１の製造プロセスに悪影響を与えずに、後段増幅回路ブロック１０８に直結して出力を効果的に整合させることができる。さらに後段増幅回路ブロック１０８に含まれる増幅素子は、接地用ヴィアホールを有し、コンデンサＣ２０は、ワイヤ配線を介さずに、直接に接地用ヴィアホールに接続できる。このため、増幅素子の大電力出力を効果的に接地に流すことができる。このようにコンデンサＣ２０を用いて、第一の半導体チップ１０１内で増幅素子の出力信号を先行的に整合させることにより、出力整合回路１０９を小型化するとともに、出力信号を低損失化し広帯域化することができる。
なお、コンデンサＣ２０は、コンデンサＣ８（図６Ａに図示）であっても良く、またコンデンサＣ９（図６Ａに図示）であっても良い。さらに、コンデンサＣ２０は、図６Ａにおける３つの各コンデンサＣ７、Ｃ８、Ｃ９のうち、２つ以上の機能を含んでいても良い。
【００４６】
図１５Ａにおいて、第二の半導体チップ１０２は、スイッチＳＷ４および各コンデンサＣ２１、Ｃ２２、Ｃ２３、Ｃ２４、Ｃ２５で構成される。スイッチＳＷ４は、コンデンサＣ２４およびＣ２５の間に挿入される。これにより、コンデンサＣ２４およびＣ２５は、スイッチＳＷ４に流れる直流を遮断し、直流がコンデンサＣ２４およびＣ２５間の外側に流れ込むことにより、消費電力が増大したり、整合特性が変化したりすることを防止する。コンデンサＣ２４、スイッチＳＷ４、およびコンデンサＣ２５の順番で接続される直列回路は、端子Ｔ２と端子１１１との間に直列に挿入されるコンデンサＣ２２に、並列に接続される。この直列回路は、スイッチＳＷ４を図６Ａに示す制御回路６０３でオンまたはオフすることにより、出力整合回路１０９の直列インピーダンスを、それぞれ小さくまたは大きくする。
【００４７】
図１５Ｂにおいて、第二の半導体チップ１０２は、スイッチＳＷ５および各コンデンサＣ２１、Ｃ２２、Ｃ２３、Ｃ２６、Ｃ２７で構成される。スイッチＳＷ５は、コンデンサＣ２６およびＣ２７の間に挿入される。これにより、コンデンサＣ２６およびＣ２７は、スイッチＳＷ５に流れる直流を遮断し、直流がコンデンサＣ２６およびＣ２７間の外側に流れ込むことにより、消費電力が増大したり、整合特性が変化したりすることを防止する。コンデンサＣ２６、スイッチＳＷ５、およびコンデンサＣ２７の順番で接続される直列回路は、端子Ｔ２と端子１１１との間に一端が挿入され、他端が接地される。この直列回路は、スイッチＳＷ５を図６Ａに示す制御回路６０３でオンまたはオフすることにより、出力整合回路１０９の並列インピーダンスを、それぞれ小さくまたは大きくする。
【００４８】
図１６Ａ、図１６Ｂ、および図１６Ｃは、インピーダンス切り替え回路の回路ブロック図であり、それぞれ図１０Ａ、図１０Ｂ、および図１０Ｃにおいて、スイッチ素子が両コンデンサ間に挿入された場合を示している。すなわち、スイッチ素子２５１は各コンデンサ２５０、２５２間に挿入され、スイッチ素子２５５は各コンデンサ２５４、２５６間に挿入され、スイッチ素子２５９は各コンデンサ２５８、２６０間に挿入される。
【００４９】
なお、図１５Ａおよび図１５Ｂにおいて、マイクロストリップラインＳＬ１０およびＳＬ１１は、基板１０３上に形成されるとしたが、第二の半導体チップ１０２に含まれてもよい。また、第二の半導体チップ１０２は出力整合回路１０９の一部として説明したが、段間整合回路１０７を含んでもよい。
【００５０】
（第６の実施形態）
図１７Ａおよび図１７Ｂは、増幅素子における出力信号の電力の時間経過を示す波形図である。増幅素子の出力信号が、例えば符号分割多重接続（ＣＤＭＡ：Ｃｏｄｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅ  Ａｃｃｅｓｓ）または直交波周波数分割多重（ＯＦＤＭ：Ｏｒｔｈｏｇｏｎａｌ  Ｆｒｅｑｕｅｎｃｙ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅｘｉｎｇ）のような変調方式で変調された変調信号を表す場合、出力信号の振幅は、時間とともに変動する。図１７Ａでは、出力信号のピーク電力ＰＡは平均電力Ｐ１よりも大略４ｄＢ高く、図１７Ｂでは、出力信号のピーク電力ＰＢは平均電力Ｐ１よりも大略２ｄＢ高い。
【００５１】
このような振幅変動型の変調信号にとって、増幅素子の出力信号の歪み率を低減することができれば、出力整合回路１０９の出力端子１１１における整合出力信号の信号対雑音比が向上し、帯域外への妨害信号も低減する。このためには、後段増幅回路ブロック１０８において入力信号をピーク電力まで線形に増幅する必要がある。しかしながら、例えば図１７Ａのように、後段増幅回路ブロック１０８をピーク電力ＰＡまで線形増幅できるように構成し、図１７Ｂのように、ピーク電力ＰＢまでしか使用しなければ、後段増幅回路ブロック１０８の電力効率は低下する。
【００５２】
図１８Ａおよび図１８Ｂは、同一の後段増幅回路ブロック１０８を用いて、それぞれ図１７Ａおよび図１７Ｂに示す増幅素子の出力信号を生成する場合の電力効率を表す特性図である。図１８Ａにおいて、太い実線で表される動作曲線ＬＡは、平均電力Ｐ１と、後段増幅回路ブロック１０８における線形動作範囲ＲＬＮの最大限界電力に対応するピーク電力ＰＡとで特徴付けられる。平均電力Ｐ１における平均電力効率は、Ｅ１であり、ピーク電力ＰＡにおけるピーク電力効率は、ＥＡである。図１８Ｂにおいて、太い点線で表される動作曲線ＬＢは、平均電力Ｐ１と、ピーク電力ＰＡよりも低いピーク電力ＰＢとで特徴付けられる。平均電力Ｐ１における平均電力効率は、Ｅ１であり、ピーク電力ＰＢにおけるピーク電力効率は、ＥＡよりも低いＥＢである。後段増幅回路ブロック１０８が動作曲線ＬＡの状態の場合、高ピーク電力モードと呼び、動作曲線ＬＢの状態の場合、低ピーク電力モードと呼ぶ。
【００５３】
このように、動作曲線ＬＢでは、ピーク電力効率ＥＢがＥＡよりも低いため、増幅素子の出力信号のピーク電力ＰＢが低いにもかかわらず、平均電力効率Ｅ１は動作曲線ＬＡの場合と同等である。そこで、図１８Ｃにおいて太い実線で表される動作曲線ＬＣのように、線形動作範囲ＲＬＮを、ピーク電力ＰＡ以下からピーク電力ＰＢ以下に低下させ、ピーク電力ＰＢにおけるピーク電力効率をＥＡにすれば、平均電力Ｐ１におけるピーク電力効率はＥ１よりも高いＥ２となり、後段増幅回路ブロック１０８において電力の高効率化が達成できる。
【００５４】
以上、第６の実施形態によれば、ピーク電力の異なるモードに応じて第二の半導体チップ１０２に含まれるスイッチ素子を切り替え、出力整合回路１０９の入力インピーダンスを変更する。スイッチ素子は、図６Ａ、図６Ｂ、図６Ｅ、図７、図８、図９、図１０Ａ、図１０Ｂ、図１０Ｃ、図１１Ａ、図１１Ｂ、図１１Ｃ、図１２Ａ、図１２Ｄ、図１３Ａ、図１４、図１５Ａ、図１５Ｂ、図１６Ａ、図１６Ｂ、および図１６Ｃに示すスイッチのうち、いずれであってもよい。これにより、入力インピーダンスをピーク電力の異なるモードに応じて最適に調整し、後段増幅回路ブロック１０８の電力効率を最大化することが可能となる。データ通信等の用途の場合、変調方式は同じでも、送信レートを上げるためにピーク電力が異なる場合がある。またＷ−ＣＤＭＡ（ワイドバンドＣＤＭＡ）とＨＳＤＰＡ（Ｈｉｇｈ  Ｓｐｅｅｄ  Ｄｏｗｎｌｉｎｋ  Ｐａｃｋｅｔ  Ａｃｃｅｓｓ：Ｗ−ＣＤＭＡの拡張規格）の両方式に対応した携帯端末の場合、両方式の切り替えにより、ピーク電力がかなり変化する場合がある。このような場合、第６の実施形態は有効な構成である。
【産業上の利用可能性】
【００５５】
本発明は、高周波電力増幅装置に利用することができる。
【図面の簡単な説明】
【００５６】
【図１Ａ】本発明にかかる高周波電力増幅装置の構成図
【図１Ｂ】本発明にかかる高周波電力増幅装置の断面図
【図２】本発明にかかる高周波電力増幅装置の第一の例のブロック図
【図３】本発明にかかる高周波電力増幅装置の第二の例のブロック図
【図４】本発明にかかる高周波電力増幅装置の第三の例のブロック図
【図５】本発明を説明するための高周波電力増幅装置の構成を示す回路図
【図６Ａ】本発明にかかる高周波電力増幅装置の第一の構成図
【図６Ｂ】本発明にかかる高周波電力増幅装置の部分構成図
【図６Ｃ】本発明にかかる高周波電力増幅装置のシミュレーションの一例を示すグラフ
【図６Ｄ】本発明にかかる高周波電力増幅装置のシミュレーションの一例を示すグラフ
【図６Ｅ】本発明にかかる高周波電力増幅装置の第一の構成図
【図７】本発明にかかる高周波電力増幅装置の第二の構成図
【図８】本発明にかかる高周波電力増幅装置の第三の構成図
【図９】本発明にかかる高周波電力増幅装置の第四の構成図
【図１０Ａ】本発明にかかる高周波電力増幅装置に用いられるインピーダンス切り替え回路の一例を示す回路図
【図１０Ｂ】本発明にかかる高周波電力増幅装置に用いられるインピーダンス切り替え回路の一例を示す回路図
【図１０Ｃ】本発明にかかる高周波電力増幅装置に用いられるインピーダンス切り替え回路の一例を示す回路図
【図１１Ａ】本発明にかかる高周波電力増幅装置に用いられるインピーダンス切り替え回路の一例を示す回路図
【図１１Ｂ】本発明にかかる高周波電力増幅装置に用いられるインピーダンス切り替え回路の一例を示す回路図
【図１１Ｃ】本発明にかかる高周波電力増幅装置に用いられるインピーダンス切り替え回路の一例を示す回路図
【図１２Ａ】本発明にかかる高周波電力増幅装置に用いられるインピーダンス切り替え回路の一例を示す回路図
【図１２Ｂ】本発明にかかる高周波電力増幅装置に用いられるインピーダンス切り替え回路の一例を示す回路図
【図１２Ｃ】本発明にかかる高周波電力増幅装置に用いられるインピーダンス切り替え回路の一例を示す回路図
【図１２Ｄ】本発明にかかる高周波電力増幅装置に用いられるインピーダンス切り替え回路の一例を示す回路図
【図１３Ａ】本発明にかかる高周波電力増幅装置に用いられるインピーダンス切り替え回路の一例を示す回路図
【図１３Ｂ】図１３Ａのインピーダンス切り替え回路を制御する論理回路の論理表
【図１４】本発明にかかる高周波電力増幅装置の第五の構成図
【図１５Ａ】本発明にかかる高周波電力増幅装置の第一変形例の構成図
【図１５Ｂ】本発明にかかる高周波電力増幅装置の第二変形例の構成図
【図１６Ａ】本発明にかかる高周波電力増幅装置に用いられるインピーダンス切り替え回路の一例を示す回路図
【図１６Ｂ】本発明にかかる高周波電力増幅装置に用いられるインピーダンス切り替え回路の一例を示す回路図
【図１６Ｃ】本発明にかかる高周波電力増幅装置に用いられるインピーダンス切り替え回路の一例を示す回路図
【図１７Ａ】本発明にかかる高周波電力増幅装置の動作波形を示す波形図
【図１７Ｂ】本発明にかかる高周波電力増幅装置の動作波形を示す波形図
【図１８Ａ】本発明にかかる高周波電力増幅装置の動作特性を示す特性図
【図１８Ｂ】本発明にかかる高周波電力増幅装置の動作特性を示す特性図
【図１８Ｃ】本発明にかかる高周波電力増幅装置の動作特性を示す特性図
【図１９】従来の構成を示す回路図の例
【図２０】従来のモジュールを示す構成図の例
【符号の説明】
【００５７】
１００、高周波増幅装置（モジュール）
１０１、増幅素子を含む半導体チップ
１０２、整合回路素子とスイッチ素子を含む半導体チップ
１０３、基板
１０４、封じ樹脂
１０５、２段増幅器の入力整合回路ブロック
１０６、２段増幅器の前段増幅素子
１０７、段間整合回路ブロック
１０８、後段増幅素子
１０９、出力整合回路ブロック
１１０、増幅器の入力端子
１１１、増幅器の出力端子
２０７、２０８、前段および後段の増幅素子にバイアスを与えるバイアス回路への接続点
ＳＬ１〜ＳＬ６、ＳＬ１０、ＳＬ１１、マイクロストリップラインまたはインダクタ
Ｃ１〜Ｃ１３、Ｃ２０〜Ｃ２７、コンデンサ
ＳＷ１〜ＳＷ５、スイッチ素子
２１５、２１７、２１８、２２０、２２１、容量素子
２１６、２１９、２２２、スイッチ素子
２２３、２２５、２２６、２２８、２２９、インダクタ素子
２２４、２２７、２３０、２３１、２３２、２３３、２３４、２３５、２３６、スイッチ素子
２３７、２３９、２４１、２４３、２５０、２５２、２５３、２５４、２５６、２５７、２５８、２６０、容量素子
２３８、２４０、２４２、２４４、２５１、２５５、２５９、スイッチ素子
２４５、論理回路および制御電圧生成回路
２４６、整合回路素子とスイッチ素子を含む半導体チップ
３００、可変容量素子
３０１、容量素子
３０２、ダイオード
３０３、インダクタ素子
３０４、容量素子
３０５、抵抗
３０６、出力負荷回路
６００、周波数検出器
６０１、パワーレベル検出器
６０２、モード検出器
【図１Ａ】
2008118624.tif 000003
【図１Ｂ】
2008118624.tif 000004
【図２】
2008118624.tif 000005
【図３】
2008118624.tif 000006
【図４】
2008118624.tif 000007
【図５】
2008118624.tif 000008
【図６Ａ】
2008118624.tif 000009
【図６Ｂ】
2008118624.tif 000010
【図６Ｃ】
2008118624.tif 000011
【図６Ｄ】
2008118624.tif 000012
【図６Ｅ】
2008118624.tif 000013
【図７】
2008118624.tif 000014
【図８】
2008118624.tif 000015
【図９】
2008118624.tif 000016
【図１０Ａ】
2008118624.tif 000017
【図１０Ｂ】
2008118624.tif 000018
【図１０Ｃ】
2008118624.tif 000019
【図１１Ａ】
2008118624.tif 000020
【図１１Ｂ】
2008118624.tif 000021
【図１１Ｃ】
2008118624.tif 000022
【図１２Ａ】
2008118624.tif 000023
【図１２Ｂ】
2008118624.tif 000024
【図１２Ｃ】
2008118624.tif 000025
【図１２Ｄ】
2008118624.tif 000026
【図１３Ａ】
2008118624.tif 000027
【図１３Ｂ】
2008118624.tif 000028
【図１４】
2008118624.tif 000029
【図１５Ａ】
2008118624.tif 000030
【図１５Ｂ】
2008118624.tif 000031
【図１６Ａ】
2008118624.tif 000032
【図１６Ｂ】
2008118624.tif 000033
【図１６Ｃ】
2008118624.tif 000034
【図１７Ａ】
2008118624.tif 000035
【図１７Ｂ】
2008118624.tif 000036
【図１８Ａ】
2008118624.tif 000037
【図１８Ｂ】
2008118624.tif 000038
【図１８Ｃ】
2008118624.tif 000039
【図１９】
2008118624.tif 000040
【図２０】
2008118624.tif 000041