(57)【要約】【課題】  積層セラミックコンデンサ等の電子部品において、はんだクラックの発生を確実に防止し、信頼性の高い実装状態を実現する。【解決手段】  電子部品素体（積層セラミックコンデンサチップ１）の端部に端子電極２，３を備えた電子部品である。端子電極２，３を構成する導体層の一部が他の部材から離間して形成されている。例えば、端子電極２，３の上層側の導体層として導電性樹脂層２ｂ，３ｂを有し、導電性樹脂層２ｂ，３ｂの端部が逆傾斜面とされている。あるいは、導電性樹脂層２ｂ，３ｂの端部において、導電性樹脂層２ｂ，３ｂとその下に形成された導体層（下地電極層２ａ，３ａ）の間に空間Ｂが形成されている。【選択図】  図３
2008166301.tif 000002
【特許請求の範囲】
【請求項１】
電子部品素体の端部に端子電極を備えた電子部品であって、前記端子電極を構成する導体層の一部が他の部材から離間して形成されていることを特徴とする電子部品。
【請求項２】
前記端子電極が複数の導体層から構成され、少なくとも最外層の導体層を含む上層側の導体層の一部が他の部材から離間して形成されていることを特徴とする請求項１記載の電子部品。
【請求項３】
前記上層側の導体層の一部が下層の導体層から離間して形成されていることを特徴とする請求項２記載の電子部品。
【請求項４】
前記上層側の導体層として導電性樹脂により形成された導体層を有することを特徴とする請求項２または３記載の電子部品。
【請求項５】
前記導電性樹脂により形成された導体層の端部が逆傾斜面とされていることを特徴とする請求項４記載の電子部品。
【請求項６】
前記導電性樹脂により形成された導体層の端部において、当該導体層とその下に形成された導体層の間に空間が形成されていることを特徴とする請求項４記載の電子部品。
【請求項７】
請求項１から６のいずれか１項記載の電子部品が端子電極をはんだ付けすることにより実装基板に実装されていることを特徴とする電子部品の実装構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミックコンデンサ等の電子部品に関するものであり、特に端子電極の改良に関する。また、本発明は、前記電子部品の実装構造に関する。
【背景技術】
【０００２】
例えば積層セラミック電子部品の代表例である積層セラミックコンデンサは、複数の誘電体セラミック層と内部電極層とが交互に積層された構造を有し、小型、大容量、高信頼性の電子部品として広く利用されている。例えば、１台の電子機器の中に多数個の積層セラミックコンデンサが使用されることも珍しくない。
【０００３】
前記積層セラミックコンデンサにおいては、電子部品素体である積層セラミックコンデンサチップの両端部に内部電極層と電気的に接続されて端子電極が形成されている。そして、この端子電極を配線基板等の実装基板上に形成された接続パッドにはんだ付けすることにより実装され、電気的な接続及び機械的な固定が図られる。積層セラミックコンデンサ以外の電子部品についても同様であり、電子部品の実装方法として、前記はんだ付けが一般的である。
【０００４】
はんだ付けにより端子電極の電気的接続及び機械的接続を図る場合、はんだ付けの際に加わる急激な熱応力や、その後の温度サイクルや熱衝撃、さらには外部から加わる応力等に起因して、電子部品素体（例えば積層セラミックコンデンサチップ）にクラックが生じたり、端子電極が剥離する等の問題が生ずるおそれがある。そこで、このような問題に対処するための方策として、端子電極（外部電極）を構成する導体層の一部を導電性樹脂層とすることが検討されている（例えば、特許文献１等を参照）。
【０００５】
特許文献１記載の発明では、誘電体層と内部電極層とを交互に積層してなる磁器素体の両端面に、磁器素体側から金属成分とガラス成分を含有する第１導体層、金属成分と樹脂成分を含有する第２導体層、メッキ金属からなる第３導体層からなる外部電極を形成した積層セラミックコンデンサにおいて、第１導体層に含まれるガラス成分の割合や、第２導体層に含まれる樹脂成分の割合を規定するとともに、磁器素体と第１導体との接合強度や、第導体層と第２導体層との接合強度を規定することで、前述の磁器素体のクラックや願部電極の剥離を防止し、実装基板との固着強度を確保するようにしている。
【特許文献１】特許第３３６３３６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、本発明者が検討を重ねた結果、前述の従来技術では、はんだ付け後に生ずるはんだクラックを解消することができないことがわかった。電子部品の端子電極をはんだ付けした場合、例えば熱サイクル後にはんだにクラックが生じ、良好な電気的接続状態を維持することができない場合がある。極端な場合、前記はんだクラックにより電子部品が実装基板から脱落する等の障害が発生するおそれもある。このようなはんだクラックは、例えば端子電極を導電性樹脂により形成しても、それだけでは解消することはできない。
【０００７】
本発明は、前述の従来の実情に鑑みて提案されたものであり、はんだクラックの発生を確実に防止することができ、信頼性の高い実装状態を実現することが可能な電子部品及びその実装構造を提供することを目的とする。
【課題を解決するための手段】
【０００８】
前述の目的を達成するために、本発明の電子部品は、電子部品素体の端部に端子電極を備えた電子部品であって、前記端子電極を構成する導体層の一部が他の部材から離間して形成されていることを特徴とする。また、本発明の電子部品の実装構造は、前記電子部品が端子電極をはんだ付けすることにより実装基板に実装されていることを特徴とする。
【０００９】
電子部品の端子電極をはんだ付けする場合、端子電極の表面及び実装基板の接続パッド表面と接してはんだが供され、これら間を電気的及び機械的に接続する。ここで、はんだが固着される部分（すなわち、前記端子電極表面と接続用パッド表面）は、電子部品素体に強固に結合されており、何ら緩衝機能を有していないため、例えば端子電極を導電性樹脂で形成しても、はんだに加わる応力を吸収することができず、はんだクラックの発生を抑えることはできない。
【００１０】
これに対して、端子電極を構成する導体層の一部を他の部材（前記電子部品素体や下層となる導体層）から離間して形成すると、この部分が変形可能となって緩衝材としての機能を果たし、端子電極表面に固着されるはんだに加わる応力を吸収し、これを緩和する。したがって、はんだクラックの発生が効果的に抑えられる。
【発明の効果】
【００１１】
本発明においては、端子電極を構成する導体層の一部が電子部品素体から離間して形成されており、この部分が緩衝材としての機能を果たすので、はんだクラックの発生を確実に防止することができ、信頼性の高い実装状態を実現することが可能である。
【発明を実施するための最良の形態】
【００１２】
以下、本発明を適用した電子部品及びその実装構造ついて、図面を参照して詳細に説明する。
【００１３】
図１は電子部品（積層セラミックコンデンサ）の一例を示すものであり、チップ部品の１種である積層セラミックコンデンサチップ１の両端部分に端子電極２，３を形成することで構成されている。
【００１４】
積層セラミックコンデンサチップ１は、複数の誘電体セラミック層１１と内部電極層１２とが交互に積層されて構成されており、内部電極層１２は、素子本体の対向する２端面に各側端面が交互に露出するように積層されている。素子本体である積層セラミックコンデンサチップ１の形状は特に制限されるものではないが、通常は直方体形状である。その寸法も特に制限はなく、用途に応じて適当な寸法に設定すればよい。
【００１５】
積層セラミックコンデンサチップ１を構成する前記誘電体セラミック層１１は、誘電体磁器組成物により構成され、誘電体磁器組成物の粉末（セラミック粉末）を焼結することにより形成される。前記誘電体磁器組成物は、例えば組成式ＡＢＯ３（式中、Ａサイトは、Ｓｒ、Ｃａ及びＢａから選ばれる少なくとも１種の元素で構成される。Ｂサイトは、Ｔｉ及びＺｒから選ばれる少なくとも１種の元素で構成される。）で表されるペロブスカイト型結晶構造を持つ誘電体酸化物を主成分として含有するもの等を挙げることができる。前記誘電体酸化物の中でも、Ａサイト元素をＢａとし、Ｂサイト元素をＴｉとしたチタン酸バリウム等が好ましい。勿論、これに限定されるものではなく、任意のセラミック材料（誘電体磁器組成物）により形成することができる。
【００１６】
前記誘電体磁器組成物中には、主成分の他、各種副成分が含まれていてもよい。副成分としては、Ｓｒ、Ｚｒ、Ｙ、Ｇｄ、Ｔｂ、Ｄｙ、Ｖ、Ｍｏ、Ｚｎ、Ｃｄ、Ｔｉ、Ｓｎ、Ｗ、Ｂａ、Ｃａ、Ｍｎ、Ｍｇ、Ｃｒ、Ｓｉ及びＰの酸化物から選ばれる少なくとも１種が例示される。副成分を添加することにより、例えば主成分の誘電特性を劣化させることなく低温焼成が可能となる。また、誘電体セラミック層１１を薄層化した場合の不良の発生が低減され、長寿命化が可能となる。
【００１７】
前記誘電体セラミック層１１の積層数や厚み等の諸条件は、要求される特性や用途等に応じ適宜決定すればよい。例えば、誘電体セラミック層１１の厚みについては、１μｍ〜５０μｍ程度であり、通常は５μｍ〜２０μｍ程度であるが、５μｍ以下とすることも可能である。積層セラミックコンデンサ２の小型化、大容量化を図る観点では、誘電体セラミック層１１の厚さは３μｍ以下とすることが好ましい。誘電体セラミック層１１の積層数は、２層〜３００層程度であるが、特性を考慮すると１５０層以上とすることが好ましい。
【００１８】
前記内部電極層１２には、任意の金属材料を用いることができる。例えば、ＡｇやＰｄ、ＡｇＰｄ合金、Ｐｔ、Ａｕ等の貴金属を用いてもよいし、Ｎｉ、Ｃｕ、Ｎｉ合金又はＣｕ合金等の卑金属を用いてもよい。内部電極層１２にＮｉ、Ｃｕ、Ｎｉ合金又はＣｕ合金等の卑金属を用いることで、貴金属を用いた場合に比べて製造コストを削減することが可能である。なお、内部電極層１２の厚みは、用途等に応じて適宜決定すればよく、例えば０．５μｍ〜５μｍ程度であり、好ましくは１．５μｍ以下である。
【００１９】
一方、前記積層セラミックコンデンサチップ１の両端に形成される端子電極２，３は、積層セラミックコンデンサの外部接続端子となるものであり、この部分のはんだ付けすることにより、配線基板等の実装基板に電気的に接続され各種回路に組み込まれる。
【００２０】
本実施形態の場合、前記端子電極２，３が２層構造とされ、積層セラミックコンデンサチップ１の内部電極層１２と直接接続される下地電極層２ａ，３ａと、この上に形成される導電性樹脂層２ｂ，３ｂとから構成されている。すなわち、下地電極層２ａ，３ａが下層となる第１の導体層であり、導電性樹脂層２ｂ，３ｂが上層となる第２の導体層である。したがって、積層セラミックコンデンサの端子電極２，３をはんだ付けする際には、これら導電性樹脂層２ｂ，３ｂの表面とはんだが接することになるが、通常は、はんだの濡れ性等を考慮して、導電性樹脂層２ｂ，３ｂの表面にめっき被膜を形成し、このめっき被膜にはんだが固着することになる。
【００２１】
ここで、下地電極層２ａ，３ａの形成には、例えば導電金属材料とガラス成分とを含む電極形成用組成物を用い、これを焼き付けることにより導電金属の焼結層を形成し、これを前記下地電極層２ａ，３ａとする。導電金属材料としては、電気的導通が可能なものであれば如何なる金属材料であってもよいが、耐酸化性に優れ緻密な下地電極層３の形成が可能で、且つ内部電極層２２の保護機能に優れる貴金属材料が好適である。具体的には、Ａｇ、Ｐｄ、Ａｕ、Ｐｔ、あるいはこれらの合金を挙げることができる。
【００２２】
特に、内部電極層１２が卑金属（例えばＮｉ）により形成されている場合、当該内部電極層１２と下地電極層２ａ，３ａを電気的に確実に接続するためには、下地電極層２ａ，３ａがＰｄ、Ａｕ、Ｐｔから選ばれる少なくとも１種を含有することが好ましい。下地電極層２ａ，３ａにＰｄ、Ａｕ、Ｐｔのいずれかが含まれていれば、内部電極層１２上に下地電極層２ａ，３ａを形成した時に、その一部が内部電極層１２に含まれるＮｉと置換され、電気的な接続が確実なものとなる。
【００２３】
下地電極層２ａ，３ａ上に形成される導電性樹脂層２ｂ，３ｂは、例えばエポキシ樹脂やフェノール樹脂、エポキシ・フェノール樹脂、ウレタン樹脂等の樹脂材料に、Ａｇ、Ｐｄ、ＡｇＰｄ、Ａｕ、Ｐｔ、Ｃｕ、Ｎｉ等の導電金属の粒子を混入した導電性塗料を用いて形成されるものであり、例えば積層セラミックコンデンサチップ１に直接的に熱応力等が加わらないよう、緩衝材として機能するものである。ただし、例えば図２に示すように、導電性樹脂層２，３の全ての部分が積層セラミックコンデンサチップ１や下地電極層２ａ，３ａに密着した状態であると、導電性樹脂層２ｂ，３ｂ自体が変形したり変位することはできず、はんだ付け後のはんだに加わる応力に対しては、緩衝材として機能しない。
【００２４】
そこで、本実施形態においては、前記導電性樹脂層２ｂ，３ｂの端部を逆傾斜面（逆テーパ面）とし、他の部材（ここでは積層セラミックコンデンサチップ１）と密着しないように、すなわち積層セラミックコンデンサチップ１から離間するように形成している。このような形態で導電性樹脂層２ｂ，３ｂを形成した場合、その端部Ａは積層セラミックコンデンサチップ１と密着していないことからフリーの状態となり、また導電性樹脂層２，３自体が金属等に比べた柔軟であるため、応力が加わった時に変形や変位が可能である。したがって、前記端部Ａがはんだに加わる応力に対する緩衝材として機能し、積層セラミックコンデンサの端子電極２，３のはんだ付け後において、はんだに加わる応力が前記端部Ａによって吸収され、はんだクラックの発生が解消される。
【００２５】
導電性樹脂層２，３を前述のような形態で形成するには、例えば導電性樹脂層２，３の形成に用いる導電性塗料の表面張力を利用すればよい。すなわち、導電性塗料の粘度を調整し、ここに下地電極層２ａ，３ａを形成した積層セラミックコンデンサチップ１をディッピングする。この時、導電性塗料の粘度が高いと、導電性塗料の表面張力によって導電性塗料と積層セラミックコンデンサチップ１の境界部分にメニスカスが形成される。この状態で導電性塗料を硬化すれば、前記メニスカスが形成された状態で導電性樹脂層２ｂ，３ｂが形成される。形成された導電性樹脂層２，３においては、前記メニスカス部分が逆傾斜面となる。
【００２６】
導電性樹脂層２ｂ，３ｂの形態としては、前述の実施形態に限られるものではなく、種々の変更が可能である。例えば、図３に示すように、導電性樹脂層２ｂ，３ｂの端部Ａが、積層セラミックコンデンサチップ１のみならず、下層の導体層である下地電極層２ａ，３ａからも離間して形成されていてもよい。この場合には、下地電極層２ａ，３ａと導電性樹脂層２ｂ，３ｂとが下地電極層２ａ，３ａの端部から後退した位置で密着されており、前記端部Ａと下地電極層２ａ，３ａの間には空間Ｂが形成されている。このような形態とすることにより、導電性樹脂層２ｂ，３ｂの端部Ａの自由度が増し、より一層の緩衝効果を発揮する。
【００２７】
図４は、図３に示す電子部品（積層セラミックコンデンサ）をプリント配線基板等の実装基板２０へ実装した実装構造を示すものである。積層セラミックコンデンサは、端子電極２，３を実装基板２０上に形成された接続パッド２１，２２にはんだ付けすることにより電気的及び機械的に接続固定されて実装されている。実装状態では、前記端子電極２、３の周面（導電性樹脂層２ｂ，３ｂの外周面に形成されためっき被膜の表面）と前記接続パッド２１，２２の間にはんだ３０が配され、これらはんだ３０が積層セラミックコンデンサを固着している。
【００２８】
前記はんだ付け状態においては、はんだ３０が固着されている外層部分（導電性樹脂層２ｂ，３ｂ）に変形あるいは変位可能な端部Ａを有している。したがって、はんだ３０に加わる応力が前記端部Ａによって吸収され、はんだ３０にクラックが入ることはない。例えば、はんだ付け後の熱サイクルにおいては、はんだ３０が繰り返し膨張・収縮し、その結果、接続パッド２１，２２との界面付近でクラックが発生するが、前記端部Ａにおいてこの膨張・収縮に伴う応力の蓄積が解消されるので、クラックに至ることがない。
【００２９】
なお、導電性樹脂層２ｂ，３ｂの形態を図３に示すようなものとするためには、例えば導電性樹脂層２ｂ，３ｂに含まれる樹脂材料とは異なる樹脂材料からなる樹脂層によりマスクを形成し、導電性樹脂層２ｂ，３ｂ形成後にマスクとなる樹脂層を除去すればよい。具体的には、図５（ａ）に示すように積層セラミックコンデンサチップ１に下地電極層２ａ，３ａを形成した後、先の端部Ａに相当する部分を覆って樹脂層４０を形成する。この樹脂層４０の形成には、導電性樹脂層２ｂ，３ｂの形成に用いる導電性塗料に含まれる樹脂材料とは異なる溶媒に溶解する樹脂を用いる。次に、図５（ｂ）に示すように、この樹脂層４０及び下地電極層２ａ，３ａを覆って導電性塗料をディッピング等の手法により塗布する。この時、先の樹脂層４０の端部が外部に臨むように導電性塗料を塗布する。次いで、前記導電性塗料により形成された導電性樹脂層２ｂ，３ｂを溶解せず、前記樹脂層４０のみを溶解する溶媒で処理し、図５（ｃ）に示すように樹脂層４０を溶解除去する。
【００３０】
前述の各実施形態の積層セラミックコンデンサにおいては、導電性樹脂層２ｂ，３ｂの端部Ａを他の部材（積層セラミックコンデンサチップ１や下地電極層２ａ，３ａ等）から離間した状態で形成しており、当該端部Ａにおいてはんだに加わる応力を吸収し解消するようにしているので、はんだクラックを抑制し、信頼性の高い実装構造を実現することが可能である。
【００３１】
なお、電子部品の構成としては、前記実施形態のものに限られるわけではない。例えば、電子部品としては、積層セラミックコンデンサに限定されるものではなく、種々の電子部品（チップ部品）に適用することが可能である。
【００３２】
また、前記実施形態においては、端子電極２，３が導体層として導電性樹脂層２ｂ，３ｂを含んでおり、その形状を工夫することにより他の部材と離間した部分を形成していたが、導電性樹脂層２ｂ，３ｂを含まなくてもよい。いずれの場合にも、端子電極２，３が複数の導体層から構成され、少なくとも最外層の導体層を含む上層側の導体層の一部が他の部材（例えば下層側の導体層）から離間して形成されていればよい。
【００３３】
例えば、図６に示すように、前記端子電極２，３を、Ｃｕとガラスを含む第１導体層２ｃ，３ｃと、Ｃｕのみからなる第２導体層２ｄ，３ｄから構成し、前記第２導体層２ｄ，３ｄの端部Ｃを積層セラミックコンデンサチップ１や第１導体層２ｃ，３ｃから離間して形成することで、前記端部Ｃが緩衝材として機能し、はんだクラックが抑制される。Ｃｕのみからなる第２導体層２ｄ，３ｄは、ガラスを含んでいないので積層セラミックコンデンサチップ１に対する密着性が悪く、また焼き付けに際して収縮率も大きいので、図６に示すような形態となる。
【実施例】
【００３４】
以下、本発明の具体的な実施例について、実験結果に基づいて説明する。
【００３５】
実験１：はんだクラックの確認
卑金属であるＮｉ内部電極を有するチップコンデンサ（容量１０μＦ±２０％）の端子電極形成部分にＡｇＰｄ合金（Ｐｄ３０質量％含有）を導電金属材料とする導電ぺーストを塗布し、大気中３５０℃で脱バインダを行った。さらに、３２０℃で水素還元処理を行い、窒素中、９５０℃で焼き付けを行って端子電極を形成した。
【００３６】
作成したチップコンデンサの端子電極部分をはんだ付けすることにより配線基板に実装し、熱サイクル試験を行った。熱サイクル試験は、温度範囲−５５℃〜１２５℃で３０００サイクル行った。熱サイクル試験前後におけるはんだの状態を図７（ａ）及び図７（ｂ）に示す。図７（ａ）に示すように、熱サイクル試験前には、はんだにクラックが生じていないが、図７（ｂ）に示すように、熱サイクル後には、はんだクラックが発生し、接続信頼性を大きく損なうものとなっていた。
【００３７】
実験２：導電性樹脂層による離間部の形成
前記ＡｇＰｄ合金の焼結層上に導電性樹脂塗料を用いて図３に示すような形状の導電性樹脂層を形成した。導電性樹脂層の形成に際しては、樹脂材料としてエポキシ樹脂、フェノール樹脂、エポキシ・フェノール樹脂、及びウレタン樹脂を用い、４種類のチップコンデンサ（実施例１〜実施例４）を作製した。
【００３８】
同様に、前記ＡｇＰｄ合金の焼結層上に導電性樹脂塗料を用いて図２に示すような形状の導電性樹脂層を形成した。導電性樹脂層の形成に際しては、樹脂材料としてエポキシ樹脂、フェノール樹脂、エポキシ・フェノール樹脂、及びウレタン樹脂を用い、４種類のチップコンデンサ（比較例１〜比較例４）を作製した。
【００３９】
これら実施例及び比較例について、実験１と同様の熱サイクル試験を行い、はんだクラックの発生状況を調べた。なお、熱サイクル試験は、各実施例及び比較例について１０サンプルずつ行い、はんだクラックが発生したサンプル数により評価した。結果を表１に示す。
【００４０】
【表１】
2008166301.tif 000003
【００４１】
表１から明らかな通り、導電性樹脂層の形状を工夫し、チップコンデンサや焼結層から離間した部分を設けることで、１０００サイクル後は勿論、３０００サイクル後においてもはんだクラックの発生は皆無である。これに対して、導電性樹脂層全体を密着形成した各比較例においては、応力緩和作用は得られず、１０００サイクルにおいてもはんだクラックの発生が見られ、２０００サイクルを越えると全数においてはんだクラックが発生した。
【００４２】
実験３：導電性樹脂層以外の導体層による離間部の形成
卑金属であるＮｉ内部電極を有するチップコンデンサ（容量１０μＦ±２０％）の端子電極形成部分にＣｕとガラスを含む第１導電ペーストを塗布し、さらにその上にＣｕのみからなる第２導体ペーストを塗布した。次いで、大気中３５０℃で脱バインダを行い、さらに、３２０℃で水素還元処理を行い、窒素中、９５０℃で焼き付けを行ってガラスを含有する導体層とガラスを含有しない導体層を形成した。作製したチップコンデンサの形態は、図６に示すようなものであり、ガラスを含有しない導体層の端部がチップコンデンサやガラスを含有する導体層から離間して形成されていた。これを実施例５とする。
【００４３】
一方、Ｃｕを含む第２導電ペーストのみを塗布し、Ｃｕを含有する導体層のみを端子電極として形成し、これを比較例５とした。そして、これら実施例５と比較例５についても、実験１と同様の熱サイクル試験を行い、はんだクラックの発生状況を調べた。熱サイクル試験は、実施例５及び比較例５について１０サンプルずつ行い、はんだクラックが発生したサンプル数により評価した。結果を表２に示す。
【００４４】
【表２】
2008166301.tif 000004
【００４５】
導電性樹脂層を形成しない場合にも、他の部材から離間した離間部（ガラスを含有しない導体層の端部）を形成することで、同様の効果が得られ、３０００サイクル後においても、はんだクラックの発生は皆無であった。これに対して、ガラスを含有する導体層のみを端子電極として形成した比較例５では、応力緩和作用は得られず、１０００サイクルにおいて、ほとんどのサンプルではんだクラックの発生が見られた。
【図面の簡単な説明】
【００４６】
【図１】本発明を適用した電子部品（積層セラミックコンデンサ）の一例を示す概略断面図である。
【図２】導電性樹脂層全体が密着した積層セラミックコンデンサ（比較例に相当）の一例を示す概略断面図である。
【図３】本発明を適用した電子部品（積層セラミックコンデンサ）の他の例を示す概略断面図である。
【図４】図３に示す積層セラミックコンデンサの実装基板への実装構造を示す概略断面図である。
【図５】図３に示す形状の導電性樹脂層形成のためのプロセスの一例を示すものであり、（ａ）はマスクとなる樹脂層の形成工程を示す概略断面図、（ｂ）は導電性樹脂層形成工程を示す概略断面図、（ｃ）はマスクとなる樹脂層の除去工程を示す概略断面図である。
【図６】導電性樹脂層を含まない端子電極例を示す概略断面図である。
【図７】熱サイクル試験によるはんだクラックの発生の様子を示すものであり、（ａ）は熱サイクル試験前の顕微鏡写真、（ｂ）は３０００サイクル後の顕微鏡写真である。
【符号の説明】
【００４７】
１  積層セラミックコンデンサチップ、２，３  端子電極、２ａ，３ａ  下地電極層、２ｂ，３ｂ  導電性樹脂層、２ｃ，３ｃ  Ｃｕとガラスを含む第１導体層、２ｄ，３ｄ  Ｃｕのみかならる第２導体層、１１  誘電体セラミック層、１２  内部電極層、２０  実装基板、２１，２２  接続パッド、３０  はんだ、４０  樹脂層
【図１】
2008166301.tif 000005
【図２】
2008166301.tif 000006
【図３】
2008166301.tif 000007
【図４】
2008166301.tif 000008
【図５】
2008166301.tif 000009
【図６】
2008166301.tif 000010
【図７】
2008166301.tif 000011