【手続補正書】
【提出日】平成21年2月27日(2009.2.27)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
インダクタまたはトランスを有する同期整流方式のＤＣ−ＤＣコンバータに用いられる制御回路であって
前記ＤＣ−ＤＣコンバータの同期整流用のスイッチのオン時間が長すぎるか若しくは短すぎるかを判定するＳ２オン時間判定部と、
前記Ｓ２オン時間判定部の判定結果に基づいて、前記同期整流用のスイッチをオンにする期間を調整するための調整信号を生成するＳ２オン時間調整部と、
前記調整信号に基づいて、前記同期整流用スイッチのオン／オフを切り換える信号が前記同期整流用スイッチをオンとするものになってから前記同期整流用スイッチを強制的にオフさせるまでの遅延量を調整するＳ２遅延部と
を備えることを特徴とする制御回路。
【請求項２】
前記Ｓ２オン時間判定部は、前記同期整流用のスイッチがオフに切り換わったとき、前記インダクタまたはトランスに流れるインダクタ電流が負のとき前記同期整流用のスイッチのオン時間が長すぎると判定することを特徴とする請求項１に記載の制御回路。
【請求項３】
前記Ｓ２オン時間判定部は、前記同期整流用のスイッチがオフに切り換わったとき、前記インダクタまたはトランスに流れるインダクタ電流が正のとき前記同期整流用のスイッチのオン時間が短すぎると判定することを特徴とする請求項１又は２に記載の制御回路。
【請求項４】
前記Ｓ２オン時間判定部は、前記インダクタまたはトランスに流れるインダクタ電流と基準値とを比較する比較器と、該比較器からの出力と前記同期整流用スイッチのオン／オフを切り換える信号から前記同期整流用のスイッチのオン時間が長すぎるか若しくは短すぎるかを示す信号を生成する第１のロジック部とを有することを特徴とする請求項１乃至３のいずれか１つに記載の制御回路。
【請求項５】
前記Ｓ２オン時間判定部は、前記インダクタまたはトランスの出力側コイルに直列に設けた抵抗の両端の電圧値を比較する比較器と、該比較器からの出力と前記同期整流用スイッチのオン／オフを切り換える信号から前記同期整流用のスイッチのオン時間が長すぎるか若しくは短すぎるかを示す信号を生成する第１のロジック部とを有することを特徴とする請求項１乃至３のいずれか１つに記載の制御回路。
【請求項６】
前記Ｓ２オン時間判定部は、前記同期整流用のスイッチに直列に設けた抵抗の両端の電圧値を比較する比較器と、該比較器からの出力と前記同期整流用スイッチのオン／オフを切り換える信号から前記同期整流用のスイッチのオン時間が長すぎるか若しくは短すぎるかを示す信号を生成する第１のロジック部とを有することを特徴とする請求項１乃至３のいずれか１つに記載の制御回路。
【請求項７】
前記Ｓ２オン時間判定部は、前記インダクタのインダクタ電流が負になってから前記同期整流用スイッチがオフになるまでの期間若しくは前記同期整流用スイッチがオフになってから前記インダクタのインダクタ電流がゼロになるまでの期間を検出するタイマー回路を有することを特徴とする請求項４乃至６のいずれか１つに記載の制御回路。
【請求項８】
前記タイマー回路は、前記比較器の出力及び前記同期整流用スイッチのオン／オフを切り換える信号を入力とするＡＮＤ回路と、前記比較器の出力及び前記同期整流用スイッチのオン／オフを切り換える信号を入力とするＮＯＲ回路であることを特徴とする請求項７に記載の制御回路。
【請求項９】
前記Ｓ２オン時間判定部は、前記同期整流用スイッチのオン／オフを切り換える信号が前記同期整流用スイッチをオフに切り換えるタイミングを特定時間遅延させた信号を出力するＶＣ２遅延部と、インダクタ電圧の大きさを示す信号からインダクタ電圧が負電圧から０Ｖになると変化する信号を出力する第２のロジック部と、前記ＶＣ２遅延部及び前記第１のロジック部の出力から前記Ｓ２オン時間調整回路への出力信号を生成する第３のロジック部とを有することを特徴とする請求項１に記載の制御回路。
【請求項１０】
前記第２のロジック部は、インバータにより構成されることを特徴とする請求項９に記載の制御回路。
【請求項１１】
前記第２のロジック部は、ラッチにより構成されることを特徴とする請求項９に記載の制御回路。
【請求項１２】
前記ラッチは、ＳＲフリップフロップであることを特徴とする請求項１１に記載の制御回路。
【請求項１３】
前記Ｓ２オン時間調整部は、第１の電流源と、前記Ｓ２オン時間判定部からの出力に基づいて前記第１の電流源のオン／オフを切り換える第１のスイッチと、前記第１の電流源とグランドの間に直列に接続する第２の電流源と、前記Ｓ２オン時間判定部からの出力に基づいて前記第２の電流源のオン／オフを切り換える第２のスイッチと、前記第１のスイッチと前記第２のスイッチとの接続点とグランドとの間に設けられた第１のコンデンサと、前記第１のコンデンサの両端電圧を出力とする第１の出力部とを有することを特徴とする請求項１乃至１２のいずれか１つに記載の制御回路。
【請求項１４】
前記Ｓ２遅延部は、前記調整信号に基づいて出力値を変化させる第３の電流源と、第１の切換信号に基づいて前記第３の電流源のオン／オフを切り換える第３のスイッチと、前記第３のスイッチとグランドとの間に設けられる第２のコンデンサと、第２の切換信号に基づいて前記第３のスイッチと前記第２のコンデンサとの接続点をグランドに接地する第４のスイッチと、前記同期整流用のスイッチの駆動回路への入力信号を入力として前記第３のスイッチ及び前記第４のスイッチのオン／オフを切り換える前記第１の切換信号及び第２の切換信号を生成する第４のロジック部と、前記第２のコンデンサの両端電圧に基づいて前記同期整流用スイッチを強制的にオフさせる出力信号を生成する第５のロジック部とを有することを特徴とする請求項１乃至１３のいずれか１つに記載の制御回路。
【請求項１５】
前記第３の電流源は、前記調整信号をゲート入力とするＰチャネルＦＥＴを有することを特徴とする請求項１４に記載の制御回路。
【請求項１６】
前記第３の電流源は、前記調整信号をゲート入力とし、ソース側にカレントミラー回路を接続したＮチャネルＦＥＴを有することを特徴とする請求項１４に記載の制御回路。
【請求項１７】
前記Ｓ２オン時間調整部は、電流制御信号に基づいて出力電流を変化させる第４の電流源と、前記Ｓ２オン時間判定部の出力から前記電流制御信号を生成する第６のロジック部と、前記第４電流源の出力電流を電圧値に変換して前記調整信号として出力する第２の出力部とを備えることを特徴とする請求項１乃至１２のいずれか１つに記載の制御回路。
【請求項１８】
前記第６のロジック部は、前記Ｓ２オン時間判定部の出力を入力とする双方向カウンタまたは双方向レジスタと、当該双方向カウンタまたは双方向レジスタの出力をアナログ信号に変換するデジタル・アナログ変換部とを備えることを特徴とする請求項１７に記載の制御回路。
【請求項１９】
前記Ｓ２遅延部は、第５の電流源と、第３の切換信号に基づいて前記第５の電流源のオン／オフを切り換える第５のスイッチと、前記第５のスイッチとグランドとの間に設けられる第３のコンデンサと、第４の切換信号に基づいて前記第５のスイッチと前記第３のコンデンサとの接続点をグランドに接地する第６のスイッチと、前記同期整流用のスイッチの駆動回路への入力信号に基づいて前記第３の切換信号及び前記第４の切換信号を生成する第７のロジック部と、前記第３のコンデンサの両端電圧と前記調整信号を比較する第２の比較器と、前記第２の比較器の出力に基づいて前記同期整流用スイッチを強制的にオフさせる出力信号を生成する第８のロジック部とを有することを特徴とする請求項１７または１８に記載の制御回路。
【請求項２０】
前記Ｓ２オン時間調整部は、並列に設けられた複数の第６の電流源と、第５の切換信号に基づいて前記第６の電流源それぞれのオン／オフを切り換える複数の第７のスイッチと、Ｓ２オン時間判定部の出力を入力とする双方向カウンタまたは双方向シフトレジスタと、前記双方向カウンタまたは双方向シフトレジスタの出力から前記第５の切換信号を生成する第９のロジック部と、前記第６の電流源からの出力電流を電圧値に変換して出力する出力部とを有することを特徴とする請求項１乃至１２のいずれか１つに記載の制御回路。
【請求項２１】
請求項１の制御回路を有することを特徴とするＤＣ−ＤＣコンバータ。
【請求項２２】
前記ＤＣ−ＤＣコンバータは降圧型のコンバータであることを特徴とする請求項２１のＤＣ−ＤＣコンバータ。
【請求項２３】
前記ＤＣ−ＤＣコンバータは昇圧型のコンバータであることを特徴とする請求項２１のＤＣ−ＤＣコンバータ。
【請求項２４】
前記ＤＣ−ＤＣコンバータは昇降圧型のコンバータであることを特徴とする請求項２１のＤＣ−ＤＣコンバータ。
【請求項２５】
前記ＤＣ−ＤＣコンバータはフライバック型のコンバータであることを特徴とする請求項２１のＤＣ−ＤＣコンバータ。
【請求項２６】
同期整流方式のＤＣ−ＤＣコンバータの制御方法であって
前記ＤＣ−ＤＣコンバータの同期整流用のスイッチのオン時間が長すぎるか若しくは短すぎるかを判定し、
前記判定の結果に基づいて前記同期整流用のスイッチをオンにする期間を決定し、
前記同期整流用のスイッチをオンにする期間に基づいて、前記同期整流用スイッチのオン／オフを切り換える信号が前記同期整流用スイッチをオンとするものになってから前記同期整流用スイッチを強制的にオフさせるまでの遅延量を調整することを特徴とする制御方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００４８
【補正方法】変更
【補正の内容】
【００４８】
Ｓ２遅延回路３６は、変換部３１のスイッチＳ２のオン／オフを駆動するＳ２駆動回路３８の入力信号ＶＣ２ａ、若しくはスイッチＳ２をオン／オフするための信号ＶＣ２が入力され、スイッチＳ２をオンする信号の発生後一定期間遅延してから発生する信号ＶＣｃが出力される。この遅延信号は信号ＶＣｂにより制御されており、Ｓ２駆動回路３８に入力される。Ｓ２駆動回路３８にこの遅延信号ＶＣｃが入力されるとＳ２駆動回路はスイッチＳ２をオフする信号を出力し、スイッチＳ２はオフ状態になる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００６０
【補正方法】変更
【補正の内容】
【００６０】
このように本実施形態のＤＣ−ＤＣコンバータ３０では、図２に示したフイードバック動作により、定常状態では回路の動作遅延の影響を回避することができるため、高精度の遮断特性を得ることができる。よって、負電流遮断回路３３の動作速度を過度に高速化する必要がなく、低消費電流の負電流遮断回路を構成できる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００７７
【補正方法】変更
【補正の内容】
【００７７】
なお図５の回路では、時間を検出する期間出力信号ＶＴ１およびＶＴ２をＨＩＧＨとする構成であるが、他のロジック回路と整合を取ることにより、時間を検出する期間出力信号ＶＴ１および／またはＶＴ２をＬＯＷとする構成としてもよい。また同様に、比較器４１の出力信号Ｖ１は、インダクタ電流ＩＬが０Ａ以下の場合にＨＩＧＨとなるものとしているが、ＬＯＷとなるようにしてもよい。
【手続補正５】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正の内容】
【図１】
2008035641.tif 000001
【手続補正６】
【補正対象書類名】図面
【補正対象項目名】図１９
【補正方法】変更
【補正の内容】
【図１９】
2008035641.tif 000002
【手続補正７】
【補正対象書類名】図面
【補正対象項目名】図２６
【補正方法】変更
【補正の内容】
【図２６】
2008035641.tif 000003