(57)【要約】【課題】多重分離を行う多重変換ユニット構成の簡略化を実現し、クロック切り替えを含むスイッチ処理機構または接続の変更を簡単化して、装置および運用のコストを低減させる。【解決手段】  高速伝送信号から複数の低速伝送信号をデマッピングするための逆変換処理回路４と、分離処理回路５と、分離した低速伝送信号と入力低速伝送信号を任意に並べ替え可能なスイッチ処理回路６と、複数の低速伝送信号を高速伝送信号にマッピングするための多重処理回路７と、変換処理回路８と、高速伝送信号の入出力インタフェース９と、複数の低速伝送信号の入出力インタフェース１０と、をすくなくとも備える。【選択図】図１
2008182540.tif 000002
【特許請求の範囲】
【請求項１】
複数の低速伝送信号を多重した高速伝送信号のリングネットワークのノード構成要素として、
高速伝送信号が入出力するための入出力インタフェースと、
複数の低速伝送信号が入出力するための入出力インタフェースと、
高速伝送信号から複数の低速伝送信号をデマッピングするための逆変換処理回路と、
分離処理回路と、
分離した低速伝送信号と入力低速伝送信号を任意に並べ替え可能とするためのスイッチ処理回路と、
複数の低速伝送信号を高速伝送信号にマッピングするための多重処理回路と、
変換処理回路と、
を有し、
スイッチの設定により入力高速伝送信号から分離した低速伝送信号を任意の位置に多重して高速伝送信号として出力するための第１の出力手段と、
入力高速伝送信号から分離した低速伝送信号を任意の位置に低速伝送信号として出力するための第２の出力手段と、
入力低速伝送信号を任意の位置に多重して高速伝送信号として出力するための第３の出力手段と、
入力低速伝送信号を任意の位置に低速伝送信号として出力するための第４の出力手段と、
を備えることを特徴とする光伝送システム集積回路。
【請求項２】
複数の高速伝送信号が入出力するための入出力インタフェースと、リングネットワークのノード内の内部接続の高速伝送信号をデマッピングするための第２の逆変換処理回路と、複数の逆変換処理回路からの出力を選択するための第１のセレクタ回路と、外部接続の逆変換処理回路の出力を内部接続の高速伝送信号にマッピングするための第２の変換処理回路と、を有し、
外部の入力高速伝送信号を内部の高速伝送信号として出力するための第５の出力手段と、
内部の入力高速伝送信号から分離した低速伝送信号を任意の位置に多重して外部の高速伝送信号として出力するための第６の出力手段と、
内部の入力高速伝送信号から分離した低速伝送信号を任意の位置に低速伝送信号として出力するための第７の出力手段と、
を備えることを特徴とする請求項１に記載の光伝送システム集積回路。
【請求項３】
複数の高速伝送信号が入出力するための入出力インタフェースと、リングネットワークのノード内の内部接続の高速伝送信号をデマッピングするための第２の逆変換処理回路と、複数の逆変換処理回路からの出力を選択するための第１のセレクタ回路と、多重処理回路の出力と第２の逆変換処理回路の出力を選択するための第２のセレクタ回路と、多重処理回路の出力を内部接続の高速伝送信号にマッピングするための第２の変換処理回路と、を有し、
内部の入力高速伝送信号から分離した低速伝送信号を任意の位置に多重して外部の高速伝送信号として出力するための第６の出力手段と、
内部の入力高速伝送信号から分離した低速伝送信号を任意の位置に低速伝送信号として出力するための第７の出力手段と、
内部の入力高速伝送信号を外部の高速伝送信号として出力するための第８の出力手段と、
外部の入力高速伝送信号から分離した低速伝送信号を任意の位置に多重して内部の高速伝送信号として出力するための第９の出力手段と、
内部の入力高速伝送信号から分離した低速伝送信号を任意の位置に多重して内部の高速伝送信号として出力するための第１０の出力手段と、
入力低速伝送信号を任意の位置に多重して内部の高速伝送信号として出力するための第１１の出力手段と、
を備えることを特徴とする請求項１に記載の光伝送システム集積回路。
【請求項４】
多重処理回路の出力と第１の逆変換処理回路の出力を選択するための第３のセレクタ回路と、
入力高速伝送信号を低速伝送信号に変換することなく高速伝送信号として出力するための第１２の出力手段と、を備え、
受信高速伝送信号から任意の低速伝送信号を挿抜し再び高速伝送信号として送信する際に受信クロックから送信クロックへ乗せ換えするためのＦＩＦＯと、受信高速伝送信号を低速伝送信号に変換することなく高速伝送信号として送信する際に受信クロックから送信クロックへ乗せ換えするためのＦＩＦＯと、が共通化されていること
を特徴とする請求項１〜３のいずれかに記載の光伝送システム集積回路。
【請求項５】
受信低速伝送信号クロック系と送信高速伝送信号クロック系の間と、送信低速伝送信号クロック系と受信高速伝送信号クロック系の間と、送信高速伝送信号クロック系と受信高速伝送信号クロック系の間と、のそれぞれにクロックの乗せ換えをするためのＦＩＦＯを有し、
送信高速伝送信号として出力する低速伝送信号の選択を送信高速伝送信号クロック系で行うとともに、送信低速伝送信号として出力する低速伝送信号の選択を受信高速伝送信号クロック系で行うこと
を特徴とする請求項１〜３のいずれかに記載の光伝送システム集積回路。
【請求項６】
受信低速伝送信号クロック系と送信高速伝送信号クロック系の間と、送信低速伝送信号クロック系と受信高速伝送信号クロック系または送信高速伝送信号クロック系を選択したクロック系の間と、送信高速伝送信号クロック系と受信高速伝送信号クロック系の間と、のそれぞれにクロック乗せ換えをするためのＦＩＦＯを有し、
低速伝送信号を多重し高速伝送信号として出力する装置に適用する場合において、送信高速伝送信号として出力する低速伝送信号の選択を送信高速伝送信号クロック系で行い、送信低速伝送信号として出力する低速伝送信号の選択を受信高速伝送信号クロック系で行うための選択手段と、
低速伝送信号を多重した高速伝送信号から任意の低速伝送信号を挿抜する装置に適用する場合において、全ての低速伝送信号の選択を送信高速伝送信号クロック系で行うための選択手段と、
のうちのすくなくともいずれかを有することを特徴とする請求項１〜３のいずれかに記載の光伝送システム集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の低速伝送信号を多重した高速伝送信号のリングネットワークのノード構成要素に関し、特には低速伝送信号を多重した高速伝送信号から任意の低速伝送信号を挿抜可能とするための光伝送システム集積回路に関する。
【背景技術】
【０００２】
従来における技術として、図１７に従来のリングネットワークのノード構成要素である単方向パス・スイッチ型リングＵＰＳＲ（Unidirectional Path Switched Ring）を示し、図１８に双方向ライン・スイッチ型リングＢＬＳＲ（Bidirectional Line Switched Ring）の構成をそれぞれ示す。
【０００３】
図１７に示すＵＰＳＲは、通常時にはリングの両方向へ現用、予備として同一のトラフィック１０２を流し、現用に障害が発生した場合に受信側で予備に切り替える方式である。
【０００４】
また、図１８に示すＢＬＳＲは、通常時は現用として片方向へトラフィック２０２を流しているが、障害時はその区間を避けるように折り返して、反対方向で確保された予備を使って迂回する方式である（特許文献１参照）。
【特許文献１】特開２００１−１７７４９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら上述のような従来の技術において、図１７及び図１８に示すように逆変換と分離機能及び多重と変換機能がそれぞれ集積化されてＵＰＳＲやＢＬＳＲが構成されていた。このような構成に起因して、アドドロップ多重装置（ＡＤＭ）の実現においては、多重分離を行う多重変換ユニットの他に、クロック切替を含む大規模なスイッチ処理機構または接続の変更が必要であり、装置コストおよび運用コストが上昇してしまっていた。
【０００６】
本発明は上記を鑑みてなされたものであり、その目的は、多重分離を行う多重変換ユニット構成の簡略化を実現し、クロック切り替えを含むスイッチ処理機構または接続の変更を簡単化して、装置および運用のコストを低減させることにある。
【課題を解決するための手段】
【０００７】
上記の目的を達成するために、請求項１に記載の本発明は、複数の低速伝送信号を多重した高速伝送信号のリングネットワークのノード構成要素として、高速伝送信号が入出力するための入出力インタフェースと、複数の低速伝送信号が入出力するための入出力インタフェースと、高速伝送信号から複数の低速伝送信号をデマッピングするための逆変換処理回路と、分離処理回路と、分離した低速伝送信号と入力低速伝送信号を任意に並べ替え可能とするためのスイッチ処理回路と、複数の低速伝送信号を高速伝送信号にマッピングするための多重処理回路と、変換処理回路と、を有し、スイッチの設定により入力高速伝送信号から分離した低速伝送信号を任意の位置に多重して高速伝送信号として出力するための第１の出力手段と、入力高速伝送信号から分離した低速伝送信号を任意の位置に低速伝送信号として出力するための第２の出力手段と、入力低速伝送信号を任意の位置に多重して高速伝送信号として出力するための第３の出力手段と、入力低速伝送信号を任意の位置に低速伝送信号として出力するための第４の出力手段と、を備える。
【０００８】
また、請求項２に記載の本発明は、請求項１において、複数の高速伝送信号が入出力するための入出力インタフェースと、リングネットワークのノード内の内部接続の高速伝送信号をデマッピングするための第２の逆変換処理回路と、複数の逆変換処理回路からの出力を選択するための第１のセレクタ回路と、外部接続の逆変換処理回路の出力を内部接続の高速伝送信号にマッピングするための第２の変換処理回路と、を有し、外部の入力高速伝送信号を内部の高速伝送信号として出力するための第５の出力手段と、内部の入力高速伝送信号から分離した低速伝送信号を任意の位置に多重して外部の高速伝送信号として出力するための第６の出力手段と、内部の入力高速伝送信号から分離した低速伝送信号を任意の位置に低速伝送信号として出力するための第７の出力手段と、を備える。
【０００９】
また、請求項３に記載の本発明は、請求項１において、複数の高速伝送信号が入出力するための入出力インタフェースと、リングネットワークのノード内の内部接続の高速伝送信号をデマッピングするための第２の逆変換処理回路と、複数の逆変換処理回路からの出力を選択するための第１のセレクタ回路と、多重処理回路の出力と第２の逆変換処理回路の出力を選択するための第２のセレクタ回路と、多重処理回路の出力を内部接続の高速伝送信号にマッピングするための第２の変換処理回路と、を有し、内部の入力高速伝送信号から分離した低速伝送信号を任意の位置に多重して外部の高速伝送信号として出力するための第６の出力手段と、内部の入力高速伝送信号から分離した低速伝送信号を任意の位置に低速伝送信号として出力するための第７の出力手段と、内部の入力高速伝送信号を外部の高速伝送信号として出力するための第８の出力手段と、外部の入力高速伝送信号から分離した低速伝送信号を任意の位置に多重して内部の高速伝送信号として出力するための第９の出力手段と、内部の入力高速伝送信号から分離した低速伝送信号を任意の位置に多重して内部の高速伝送信号として出力するための第１０の出力手段と、入力低速伝送信号を任意の位置に多重して内部の高速伝送信号として出力するための第１１の出力手段と、を備える。
【００１０】
また、請求項４に記載の本発明は、請求項１〜３のいずれかにおいて、多重処理回路の出力と第１の逆変換処理回路の出力を選択するための第３のセレクタ回路と、入力高速伝送信号を低速伝送信号に変換することなく高速伝送信号として出力するための第１２の出力手段と、を備え、受信高速伝送信号から任意の低速伝送信号を挿抜し再び高速伝送信号として送信する際に受信クロックから送信クロックへ乗せ換えするためのＦＩＦＯと、受信高速伝送信号を低速伝送信号に変換することなく高速伝送信号として送信する際に受信クロックから送信クロックへ乗せ換えするためのＦＩＦＯと、が共通化されている。
【００１１】
また、請求項５に記載の本発明は、請求項１〜３のいずれかにおいて、受信低速伝送信号クロック系と送信高速伝送信号クロック系の間と、送信低速伝送信号クロック系と受信高速伝送信号クロック系の間と、送信高速伝送信号クロック系と受信高速伝送信号クロック系の間と、のそれぞれにクロックの乗せ換えをするためのＦＩＦＯを有し、送信高速伝送信号として出力する低速伝送信号の選択を送信高速伝送信号クロック系で行うとともに、送信低速伝送信号として出力する低速伝送信号の選択を受信高速伝送信号クロック系で行う。
【００１２】
また、請求項６に記載の本発明は、請求項１〜３のいずれかにおいて、受信低速伝送信号クロック系と送信高速伝送信号クロック系の間と、送信低速伝送信号クロック系と受信高速伝送信号クロック系または送信高速伝送信号クロック系を選択したクロック系の間と、送信高速伝送信号クロック系と受信高速伝送信号クロック系の間と、のそれぞれにクロック乗せ換えをするためのＦＩＦＯを有し、低速伝送信号を多重し高速伝送信号として出力する装置に適用する場合において、送信高速伝送信号として出力する低速伝送信号の選択を送信高速伝送信号クロック系で行い、送信低速伝送信号として出力する低速伝送信号の選択を受信高速伝送信号クロック系で行うための選択手段と、低速伝送信号を多重した高速伝送信号から任意の低速伝送信号を挿抜する装置に適用する場合において、全ての低速伝送信号の選択を送信高速伝送信号クロック系で行うための選択手段と、のうちのすくなくともいずれかを有する。
【発明の効果】
【００１３】
本発明によれば、多重分離を行う多重変換ユニット構成の簡略化を実現し、クロック切り替えを含むスイッチ処理機構または接続の変更を簡単化して、装置および運用のコストを低減させることができる。
【発明を実施するための最良の形態】
【００１４】
本実施の形態は、光伝送システムの送受信用集積回路に関するものであり、特には、複数の低速伝送信号を多重した高速伝送信号のリングネットワークのノード構成要素に関するものである。
【００１５】
さらに、低速伝送信号（例えば１０．７Ｇｂｐｓ／ＯＴＵ２）を多重した高速伝送信号（例えば４３．０Ｇｂｐｓ／ＯＴＵ３）から、任意の低速伝送信号を挿抜可能とする集積回路に関する。ここで、ＯＴＵ２、ＯＴＵ３はクライアント信号とＩＴＵ−Ｔ勧告Ｇ．７０９「光伝送ネットワーク（ＯＴＮ）のインタフェース」定義された光チャンネル伝送ユニットを指している。
【００１６】
＜第１の実施の形態＞
図１は、第１の実施の形態の光伝送システム集積回路の構成図を示している。この図１に示す構成図には、複数の低速伝送信号を多重した高速伝送信号のリングネットワーク１のノード構成要素として複数の単方向パス・スイッチ型リングＵＰＳＲノード２に適用した例が示されている。
【００１７】
この図１において、集積回路３、３’は、高速伝送信号から複数の低速伝送信号をデマッピングするための逆変換処理回路４と、分離処理回路５と、分離した低速伝送信号と入力低速伝送信号を任意に並べ替え可能なスイッチ処理回路６と、複数の低速伝送信号を高速伝送信号にマッピングするための多重処理回路７と、変換処理回路８と、高速伝送信号の入出力インタフェース９と、複数の低速伝送信号の入出力インタフェース１０と、をすくなくとも備えている。
【００１８】
また、集積回路３、３’は、スイッチ処理回路（スイッチ）６の設定により、入力高速伝送信号から分離した低速伝送信号を任意の位置に多重して高速伝送信号として出力する手段（第１の出力手段）と、入力高速伝送信号から分離した低速伝送信号を任意の位置に低速伝送信号として出力する手段（第２の出力手段）と、入力低速伝送信号を任意の位置に多重して高速伝送信号として出力する手段（第３の出力手段）と、入力低速伝送信号を任意の位置に低速伝送信号として出力する手段（第４の出力手段）と、を有している。
【００１９】
２つの集積回路３、３´と、２信号から１信号を選択するために４個で構成された図示しないセレクタと、により、単方向パス・スイッチ型リングＵＰＳＲノード２が実現できる。また、従来のＵＰＳＲの構成（図１７を参照）よりクロック切替を含むスイッチ処理機構または接続変更が簡単にでき、装置および運用のコストダウンがはかれる。さらに、本実施の形態によれば、ＵＰＳＲノードに必要な機能に加えて、アドドロップする低速伝送信号をスルー出力することが可能なため高速伝送リングと低速伝送リング間の接続にも適用可能であり、低速伝送信号の多重位置を入れ替え（ＴＳＩ：Time Slot Interchange）可能なため帯域利用効率をさらに高めることができる。
【００２０】
図２は第１の実施の形態の通常時の運用例を示したもので、高速伝送信号から分離した低速伝送信号１１の１つを入れ替えている。なお、セレクタ１３は４個で構成されている。また、図３は第１の実施の形態の異常検出時の運用例を示したもので、１つの逆変換処理回路４に異常が検出された場合の信号１２の信号処理方法を示している。
【００２１】
図１ではスイッチを８×８のスイッチで構成したが、４×４のスイッチを２つで構成することも可能である。前記第２の出力手段及び第３の出力手段を実施することにより、高速信号を分離し、低速伝送信号として出力し、低速信号を多重し、高速伝送信号として出力する装置に適用できる。適用範囲を広げると、量産効果による集積回路のコストダウンを実現することができる。
【００２２】
＜第２の実施の形態＞
図４は、第２の実施の形態の光伝送システム集積回路の構成図を示している。この図４には、複数の低速伝送信号を多重した高速伝送信号のリングネットワーク１のノード構成要素として双方向ライン・スイッチ型リングＢＬＳＲ２０を適用した例である。集積回路３、３’は第１の実施の形態と同じ機能、構成であり、詳細は省略する。
【００２３】
２つの集積回路３、３’と２信号から１信号を選択するセレクタ１３を１２個で構成することにより、双方向ライン・スイッチ型リングＢＬＳＲ２０が実現でき、従来の構成（図１８参照）よりクロック切替を含む大規模なスイッチ処理機構または接続変更が必要でなくなり、装置および運用のコストダウンがはかれる。
【００２４】
また、従来のＢＬＳＲの構成（図１８）では、プロテクション（信号の切り替え）機能をスイッチで行っているため必要以上に大規模なスイッチが必要となっていたが、本実施の形態によれば不要である。
【００２５】
図５は第２の実施の形態における通常時の運用例を示したもので、高速伝送信号２１から分離した低速伝送信号の１つを入れ替えている。また、図６は第２の実施の形態における異常検出時の運用例を示したもので、１つの逆変換処理回路４に異常が検出された場合の信号処理方法を示している。
【００２６】
＜第３の実施の形態＞
図７は、第３の実施の形態の光伝送システム集積回路の構成図を示している。この図７に示す構成は、複数の低速伝送信号を多重した高速伝送信号のリングネットワーク１のノード構成要素として単方向パス・スイッチ型リングＵＰＳＲノード２に適用した例である。
【００２７】
図７には集積回路３１の構成が示され、外部接続の高速伝送信号から複数の低速伝送信号をデマッピングするための逆変換処理回路４と、内部接続の高速伝送信号をデマッピングする逆変換処理回路（簡易）１５と、複数の逆変換処理回路からの出力を選択するセレクタ回路１６と、セレクタ回路の出力を複数の低速伝送信号に分離する分離処理回路５と、分離した低速伝送信号と入力低速信号を任意に並べ替え可能なスイッチ処理回路６と、複数の低速伝送信号を高速伝送信号に多重する多重処理回路７と、多重処理回路の出力を外部接続の高速伝送信号にマッピングする変換処理回路８と、外部接続の逆変換処理回路の出力を内部接続の高速伝送信号にマッピングする変換処理回路（簡易）１５、高速伝送信号の入出力インタフェース９と、複数の低速伝送信号の入出力インタフェース１０と、を１チップ上に備えている。
【００２８】
また、本集積回路３１は、スイッチ処理回路６およびセレクタ回路１６の設定により、入力高速伝送信号（外部・標準）から分離した低速伝送信号を任意の位置に多重して高速伝送信号（外部・標準）として出力する手段（第１の出力手段）と、入力高速伝送信号（外部・標準）から分離した低速伝送信号を任意の位置に低速伝送信号として出力する手段（第２の出力手段）と、入力低速伝送信号を任意の位置に多重して高速伝送信号（外部・標準）として出力する手段（第３の出力手段）と、入力低速伝送信号を任意の位置に低速伝送信号として出力する手段（第４の出力手段）と、入力高速伝送信号（外部・標準）を高速伝送信号（内部・簡易）として出力する手段（第５の出力手段）と、入力高速伝送信号（内部・簡易）から分離した低速伝送信号を任意の位置に多重して高速伝送信号（外部・標準）として出力する手段（第６の出力手段）と、入力高速伝送信号（内部・簡易）から分離した低速伝送信号を任意の位置に低速伝送信号として出力する手段（第７の出力手段）と、を有している。
【００２９】
２つの集積回路３０、３０’のみの構成により、単方向パス・スイッチ型リングＵＰＳＲノード２が実現でき、従来のＵＰＳＲの構成（図１７を参照）よりクロック切替を含むスイッチ処理機構または接続変更が簡単にでき、装置および運用のコストダウンがはかれる。
【００３０】
また、本実施の形態によれば、ＵＰＳＲノードに必要な機能に加えて、アドドロップする低速伝送信号をスルー出力することが可能なため、高速伝送リングと低速伝送リング間の接続にも適用可能であり、低速伝送信号の多重位置を入れ替え（ＴＳＩ：Time Slot Interchange）可能なため帯域利用効率をさらに高めることができる。
【００３１】
本実施の形態は第１の実施の形態（図１を参照）のＵＰＳＲの構成より外部セレクタを削除でき、より接続が簡単な構成を提供でき、低コスト化がはかれる。更に、片側の高速伝送信号の変換・逆変換回路を集積回路間の接続に限定し、例えば誤り訂正能力の低い誤り訂正符号を用いたり、誤り訂正機能を省略することで、大幅な低コスト化も可能である。
【００３２】
図８は、第３の実施の形態における通常時の運用例を示したもので、高速伝送信号から分離した低速伝送信号３２の１つを入れ替えている。また、図９は、第３の実施の形態における異常検出時の運用例を示したもので、１つの逆変換処理回路４に異常が検出された場合の高速伝送信号３３についての信号処理方法を示している。
【００３３】
＜第４の実施の形態＞
図１０は、第４の実施の形態の光伝送システム集積回路の構成図を示している。
【００３４】
この図１０に示された第４の実施の形態は、複数の低速伝送信号を多重した高速伝送信号のリングネットワーク１のノード構成要素として双方向ライン・スイッチ型リングＢＬＳＲ２に適用した例である。集積回路３１は第３の実施の形態と同じ機能、構成であり、詳細は省略する。
【００３５】
２つの集積回路３１、３１’のみの構成により、双方向ライン・スイッチ型リングＢＬＳＷ３０が実現でき、従来の構成（図１８を参照）よりクロック切替を含む大規模なスイッチ処理機構または接続変更が必要でなくなり、装置および運用のコストダウンがはかれる。
【００３６】
また、従来のＢＬＳＲの構成（図１８を参照）では、プロテクション（信号の切り替え）機能をスイッチで行っているため必要以上に大規模なスイッチが必要となっていたが、本実施の形態によれば不要である。本実施の形態は第２の実施の形態（図４を参照）のＢＬＳＲの構成よりセレクタを削減でき、より接続が簡単な構成を提供できる。更に、片側の高速伝送信号の変換・逆変換回路を集積回路間の接続に限定し、例えば誤り訂正能力の低い誤り訂正符号を用いたり、誤り訂正機能を省略することで、大幅な低コスト化も可能である。
【００３７】
図１１は第４の実施の形態の通常時の運用例を示したもので、高速伝送信号３４から分離した低速伝送信号の１つを入れ替えている。また、図１２は第４の実施の形態の異常検出時の運用例を示したもので、１つの逆変換処理回路４に異常が検出された場合の高速伝送信号３５についての信号処理方法を示している。
【００３８】
＜第５の実施の形態＞
図１３には、第５の実施の形態の光伝送システム集積回路の構成図を示している。
【００３９】
この図１３に示された第５の実施の形態の構成は、複数の低速伝送信号を多重した高速伝送信号のリングネットワーク１のノード４０の構成要素として適用する。
【００４０】
本実施の形態の集積回路４１、４１’は外部接続の高速伝送信号をデマッピングする逆変換処理回路４と、内部接続の高速伝送信号をデマッピングする逆変換処理回路（簡易）１５と、複数の逆変換処理回路からの出力を選択するセレクタ回路（前）１６と、セレクタ回路（前）１６の出力を複数の低速伝送信号に分離する分離処理回路５と、分離した低速伝送信号と入力低速伝送信号を任意に並べ替え可能なスイッチ処理回路６と、複数の低速伝送信号を高速伝送信号に多重する多重処理回路７、多重処理回路の出力と逆変換処理回路（簡易）の出力を選択するセレクタ回路（後）１８と、セレクタ回路（後）１８の出力を外部接続の高速伝送信号にマッピングする変換処理回路８と、多重処理回路の出力を内部接続の高速伝送信号にマッピングする変換処理回路（簡易）１７と、高速伝送信号の入出力インタフェース９と、複数の低速伝送信号の入出力インタフェース１０と、を１チップ上に備えている。
【００４１】
また、本集積回路４１、４１’は、スイッチ処理回路６およびセレクタ回路（前）１６、セレクタ回路（後）１８の設定により、入力高速伝送信号（外部・標準）から分離した低速伝送信号を任意の位置に多重して高速伝送信号（外部・標準）として出力する手段（第１の出力手段）と、入力高速伝送信号（外部・標準）から分離した低速伝送信号を任意の位置に低速伝送信号として出力する手段（第２の出力手段）と、入力低速伝送信号を任意の位置に多重して高速伝送信号（外部・標準）として出力する手段（第３の出力手段）と、入力低速伝送信号を任意の位置に低速伝送信号として出力する手段（第４の出力手段）と、入力高速伝送信号（内部・簡易）から分離した低速伝送信号を任意の位置に多重して高速伝送信号（外部・標準）として出力する手段（第６の出力手段）と、入力高速伝送信号（内部・簡易）から分離した低速伝送信号を任意の位置に低速伝送信号として出力する手段（第７の出力手段）と、入力高速伝送信号（内部・簡易）を高速伝送信号（外部・標準）として出力する手段（第８の出力手段）と、入力高速伝送信号（外部・標準）から分離した低速伝送信号を任意の位置に多重して高速伝送信号（内部・簡易）として出力する手段（第９の出力手段）と、入力高速伝送信号（内部・簡易）から分離した低速伝送信号を任意の位置に多重して高速伝送信号（内部・簡易）として出力する手段（第１０の出力手段）と、入力低速伝送信号を任意の位置に多重して高速伝送信号（内部・簡易）として出力する手段（第１１の出力手段）と、を有している。
【００４２】
集積回路４１、４１’の前段と後段にセレクタとしてセレクタ回路（前）１６、セレクタ回路（後）１８を設けることにより、第３および第４の実施の形態より更に低速伝送信号の切り替えパタンの機能が追加でき、より複雑な伝送信号３４の信号処理に適用できる。
【００４３】
例えば、第１および第３の実施の形態では同一の低速伝送信号を２つの集積回路に入力していたが、本実施の形態では片方だけの接続であってもＵＰＳＲノードに適用可能である。これにより装置コストの低減、および運用時のスイッチ切替が接続した側の集積回路に限定されるため運用簡略化によるコストダウンを実現できる。
【００４４】
＜第６の実施の形態＞
図１４には、第６の実施の形態の光伝送システム集積回路の構成図を示している。
【００４５】
この図１４に示された第６の実施の形態の構成は、複数の低速伝送信号を多重した高速伝送信号のリングネットワーク１のノード構成要素として適用する。
【００４６】
本実施の形態の集積回路５０は高速伝送信号から複数の低速伝送信号をデマッピングするための逆変換処理回路５４’と、分離処理回路５３と、分離した低速伝送信号と入力低速伝送信号を任意に並び替え可能なスイッチ処理回路５１と、複数の低速伝送信号を高速伝送信号にマッピングするための多重処理回路５２と、変換処理回路５４と、高速伝送信号の入出力インタフェース５８と、複数の低速伝送信号の入出力インタフェース５７と、受信低速信号群と受信高速信号を選択するセレクタ５５と、セレクタ５５の出力からの受信クロックから送信クロックへの乗せ換えを行うＦＩＦＯ５６と、を１チップ上に備えている。
【００４７】
また、本集積回路５０は、スイッチ処理回路５１の設定により、入力高速伝送信号から分離した低速伝送信号を任意の位置に多重して高速伝送信号として出力する手段（第１の出力手段）と、入力高速伝送信号から分離した低速伝送信号を任意の位置に低速伝送信号として出力する手段（第２の出力手段）と、入力低速伝送信号を任意の位置に多重して高速伝送信号として出力する手段（第３の出力手段）と、入力低速伝送信号を任意の位置に低速伝送信号として出力する手段（第４の出力手段）と、入力高速伝送信号を低速伝送信号に変換することなく高速伝送信号として出力する手段（第１２の出力手段）と、を有している。
【００４８】
また、入力高速信号から任意の低速伝送信号を挿抜し、再び高速伝送信号として送信する際に、受信クロックから送信クロックへの乗せ換えを行うＦＩＦＯと、受信高速伝送信号を低速伝送信号に変換することなく高速伝送信号として送信する際に、受信クロックから送信クロックへの乗せ換えを行うＦＩＦＯとを共通化したＦＩＦＯを備えている。
【００４９】
本実施の形態により、第１２の出力手段まで、適用範囲を広げることができ、しかもＦＩＦＯ５６を共通化することができるので、回路規模の増加を抑えることができる。
【００５０】
＜第７の実施の形態＞
図１５には、第７の実施の形態の光伝送システム集積回路の構成図を示している。
【００５１】
この図１５に示す構成の第７の実施の形態は、複数の低速伝送信号を多重した高速伝送信号のリングネットワーク１のノード構成要素として適用する。
【００５２】
本実施の形態の集積回路６０は、高速伝送信号から複数の低速伝送信号をデマッピングするための逆変換処理回路６６と、分離処理回路６４と、分離した低速伝送信号と入力低速伝送信号を任意に並び替え可能なスイッチ処理回路６１と、複数の低速伝送信号を高速伝送信号にマッピングするための多重処理回路６３と、変換処理回路６５と、高速伝送信号の入出力インタフェース６９と、複数の低速伝送信号の入出力インタフェース６８と、受信低速伝送信号クロック系（Ｃ１〜４）と送信高速伝送信号クロック系（Ｃ９）の間に設けたクロック乗せ換えＦＩＦＯ６７と、送信低速伝送信号クロック系（Ｃ５〜Ｃ８）と受信高速伝送信号クロック系（Ｃ１０）の間に設けたクロック乗せ換えＦＩＦＯ２５ｂ、送信高速伝送信号クロック系（Ｃ９）と受信高速伝送信号クロック系（Ｃ１０）の間に設けたクロック乗せ換えＦＩＦＯ６７’と、を１チップ上に備えている。
【００５３】
また、本集積回路６０は、スイッチ処理回路６１の設定により、入力高速伝送信号から分離した低速伝送信号を任意の位置に多重して高速伝送信号として出力する手段（第１の出力手段）と、入力高速伝送信号から分離した低速伝送信号を任意の位置に低速伝送信号として出力する手段（第２の出力手段）と、入力低速伝送信号を任意の位置に多重して高速伝送信号として出力する手段（第３の出力手段）と、入力低速伝送信号を任意の位置に低速伝送信号として出力する手段（第４の出力手段）と、入力高速信号から任意の低速伝送信号を挿抜し再び高速伝送信号として送信する際において、送信高速伝送信号として出力する低速伝送信号の選択を送信高速伝送信号クロック系（Ｃ９）で行い、送信低速伝送信号として出力する低速伝送信号の選択を受信高速伝送信号クロック系（Ｃ１０）で行う手段（第１３の出力手段）と、を有している。
【００５４】
本実施の形態により、複雑化するスイッチ処理に関しても、低速伝送信号のスイッチ処理を統一クロック系に乗せ換えた後に行うことで、同一クロックの単純なセレクタで構成することが可能となる。
【００５５】
＜第８の実施の形態＞
図１６には、第８の実施の形態の光伝送システム集積回路の構成図を示している。
【００５６】
この図１６に示す第８の実施の形態の構成は、複数の低速伝送信号を多重した高速伝送信号のリングネットワーク１のノード構成要素として適用する。
【００５７】
この集積回路７０は、高速伝送信号から複数の低速伝送信号をデマッピングするための逆変換処理回路７５と、分離処理回路７４と、分離した低速伝送信号と入力低速伝送信号を任意に並び替え可能なスイッチ処理回路７１と、複数の低速伝送信号を高速伝送信号にマッピングするための多重処理回路７２と、変換処理回路７３と、高速伝送信号の入出力インタフェース７８と、複数の低速伝送信号の入出力インタフェース７７と、受信低速伝送信号クロック系（Ｃ１〜４）と送信高速伝送信号クロック系（Ｃ９）の間に設けたクロック乗せ換えＦＩＦＯ７６と、送信低速伝送信号クロック系（Ｃ５〜Ｃ８）と受信高速伝送信号クロック系（Ｃ１０）または送信高速伝送信号クロック系（Ｃ９）を選択したクロック系（ＣＸ）の間に設けたクロック乗せ換えＦＩＦＯ７６’と、送信高速伝送信号クロック（Ｃ９）と受信高速伝送信号クロック系（Ｃ１０）の間に設けたクロック乗せ換えＦＩＦＯ７６’’と、を１チップ上に備えている。
【００５８】
また、本集積回路３４は、スイッチの設定により、入力高速伝送信号から分離した低速伝送信号を任意の位置に多重して高速伝送信号として出力する手段（第１の出力手段）と、入力高速伝送信号から分離した低速伝送信号を任意の位置に低速伝送信号として出力する手段（第２の出力手段）と、入力低速伝送信号を任意の位置に多重して高速伝送信号として出力する手段（第３の出力手段）と、入力低速伝送信号を任意の位置に低速伝送信号として出力する手段（第４の出力手段）と、低速伝送信号を多重し高速伝送信号として出力する装置に適用する場合は、送信高速伝送信号として出力する低速伝送信号の選択を送信高速伝送信号クロック系（Ｃ９）で行い、送信低速伝送信号として出力する低速伝送信号の選択を受信高速伝送信号クロック系（Ｃ１０）で行う手段（第１４の出力手段）と、低速伝送信号を多重した高速伝送信号から任意の低速伝送信号を挿抜する装置に適用する場合は、全ての低速伝送信号の選択を送信高速伝送信号クロック系（Ｃ９）で行う手段（第１５の出力手段）と、を有している。
【００５９】
本実施の形態により、複雑化するスイッチ処理に関しても、低速伝送信号のスイッチ処理を統一クロック系に乗せ換えた後に行うことで、同一クロックの単純なセレクタで構成することが可能となる。さらに、一部クロック系のクロック源を適用装置に応じて選択可能とすることで、受信高速伝送信号の異常時にも正常なスイッチ処理が可能となり、より品質の高い装置を実現することが可能となる。
【００６０】
以上述べたように、第１及び第２の実施の形態では、同一の集積回路を２つといくつかのセレクタを用いることで、ＵＰＳＲやＢＬＳＲのリングネットワークノードが外部スイッチを用いることなく低コストで実現可能となる。さらに、単純なＵＰＳＲに比較して、低速伝送信号の入出力間でのスルー出力が可能なため、高速伝送リングと低速伝送リング間の接続にも適用可能であり、ＴＳＩ（Time Slot Interchange）にも対応可能なため帯域利用効率をさらに高めることができる。また、従来のＢＬＳＲではプロテクション機能をスイッチで行っているため必要以上に大規模なスイッチが必要となっていたが、本実施の形態では不要である。
【００６１】
また、第３、第４及び第５の実施の形態では、同一の集積回路を２つ用いることで、ＵＰＳＲやＢＬＳＲのリングネットワークノードが外部スイッチや外部セレクタを用いることなく低コストで実現可能となる。さらに、片側の高速伝送信号の変換・逆変換回路を集積回路間の接続に限定し、例えば誤り訂正能力の低い誤り訂正符号を用いたり、誤り訂正機能を省略することで、大幅な低コスト化も可能である。
【００６２】
また、第６の実施の形態では、適用範囲を広げるために必要となるＦＩＦＯを別ＦＩＦＯと共通化することで回路規模の増加を抑えることができる。
【００６３】
また、第７及び第８の実施の形態では、複雑化するスイッチ処理に関しても、低速伝送信号のスイッチ処理を統一クロック系に乗せ換えた後に行うことで、同一クロックの単純なセレクタで構成することが可能となる。さらに、一部クロック系のクロック源を適用装置に応じて選択可能とすることで、受信高速伝送信号の異常時にも正常なスイッチ処理が可能となり、より品質の高い装置を実現することが可能となる。
【００６４】
以上述べたように本実施の形態の光伝送システム集積回路を用いることにより、複数の低速伝送信号を多重した高速伝送信号のリングネットワークのノード構成要素として適用した場合、多重分離を行う多重変換ユニット構成の簡略化、クロック切り替えを含むスイッチ処理機構または接続の変更が簡単化でき、装置および運用のコストを低減することができる。
【図面の簡単な説明】
【００６５】
【図１】第１の実施の形態の光伝送システム集積回路の構成図を示している。
【図２】第１の実施の形態の通常時の運用例を示している。
【図３】第１の実施の形態の異常検出時の運用例を示している。
【図４】第２の実施の形態の光伝送システム集積回路の構成図を示している。
【図５】第２の実施の形態における通常時の運用例を示している。
【図６】第２の実施の形態における異常検出時の運用例を示している。
【図７】第３の実施の形態の光伝送システム集積回路の構成図を示している。
【図８】第３の実施の形態における通常時の運用例を示している。
【図９】第３の実施の形態における異常検出時の運用例を示している。
【図１０】第４の実施の形態の光伝送システム集積回路の構成図を示している。
【図１１】第４の実施の形態の通常時の運用例を示している。
【図１２】第４の実施の形態の異常検出時の運用例を示している。
【図１３】第５の実施の形態の光伝送システム集積回路の構成図を示している。
【図１４】第６の実施の形態の光伝送システム集積回路の構成図を示している。
【図１５】第７の実施の形態の光伝送システム集積回路の構成図を示している。
【図１６】第８の実施の形態の光伝送システム集積回路の構成図を示している。
【図１７】従来のリングネットワークのノード構成要素である単方向パス・スイッチ型リングＵＰＳＲを示す。
【図１８】従来の双方向ライン・スイッチ型リングＢＬＳＲの構成を示す。
【符号の説明】
【００６６】
１…リングネットワーク
２…単方向パス・スイッチ型リングＵＰＳＲノード
３、３’…集積回路
４…逆変換処理回路
５…分離処理回路
６…スイッチ処理回路
７…多重処理回路
８…変換処理回路
９…高速伝送信号の入出力インタフェース
１０…低速伝送信号の入出力インタフェース
【図１】
2008182540.tif 000003
【図２】
2008182540.tif 000004
【図３】
2008182540.tif 000005
【図４】
2008182540.tif 000006
【図５】
2008182540.tif 000007
【図６】
2008182540.tif 000008
【図７】
2008182540.tif 000009
【図８】
2008182540.tif 000010
【図９】
2008182540.tif 000011
【図１０】
2008182540.tif 000012
【図１１】
2008182540.tif 000013
【図１２】
2008182540.tif 000014
【図１３】
2008182540.tif 000015
【図１４】
2008182540.tif 000016
【図１５】
2008182540.tif 000017
【図１６】
2008182540.tif 000018
【図１７】
2008182540.tif 000019
【図１８】
2008182540.tif 000020