(57)【要約】【課題】簡便な製造プロセスにより、量産対象である大型のガラス基板に、信頼性が高く、集積度の高い高性能半導体装置を得る。【解決手段】結晶化を促進する微量の触媒元素であるニッケル１０５が導入されたａ−Ｓｉ膜１０３を加熱処理して結晶化された結晶性のケイ素膜１０８の一部の領域（高濃度不純物領域）１０８ｂに選択的に５族Ｂから選択された不純物であるリン１１７を導入し、第２の加熱処理を行って、結晶性のケイ素膜１０８のリン１１７が導入されていない領域（能動領域）１０８ａに含まれるニッケル１０５を高濃度不純物領域に移動させる。この第２の加熱処理は、能動領域１０８ａに含まれるニッケル１０５の濃度と高濃度不純物領域１０８ｂに含まれるニッケル１０５の濃度とが少なくとも熱平衡状態の偏析状態に達しないように行う。【選択図】図１
2008118153.tif 000002
【特許請求の範囲】
【請求項１】
絶縁性を有する基板上に、結晶性を有するケイ素膜が活性領
域として形成された半導体装置であって、
該活性領域は、能動領域と高濃度不純物領域とを有し、
該活性領域は、非晶質ケイ素膜の結晶化を促進する触媒元素を含んでおり、該
触媒元素の濃度は、該活性領域の端部の近傍部分で低くなるよう構成されている
半導体装置。
【請求項２】
前記能動領域に含まれる触媒元素の濃度は、能動領域の中央
部から端部にかけて連続的に低くなっていくように構成されている、請求項１に
記載の半導体装置。
【請求項３】
絶縁性を有する基板上に、結晶性を有するケイ素膜が活性領
域として形成された半導体装置であって、
該活性領域は、能動領域と高濃度不純物領域とを有し、
該活性領域は、非晶質ケイ素膜の結晶化を促進する触媒元素を含んでおり、該
触媒元素は、該活性領域の端部の近傍では、シリサイド状態として析出すること
なく、固溶した状態になっていることを特徴とする半導体装置。
【請求項４】
前記能動領域内において、触媒元素がシリサイド状態として
析出することなく、固溶した状態になっている領域の長さは、該能動領域の端部
から２μｍ以上である、請求項３に記載の半導体装置。
【請求項５】
前記高濃度不純物領域内に含まれる触媒元素の濃度の平均値
は、前記能動領域内に含まれる触媒元素の濃度の平均値よりも高くなっている、
請求項１〜４のいずれかに記載の半導体装置。
【請求項６】
前記高濃度不純物領域内に含まれる前記触媒元素は、高濃度
に不純物を含む結晶性ケイ素膜中にシリサイドとして析出することなく、固溶し
た状態になっている、請求項１〜５のいずれかに記載の半導体装置。
【請求項７】
前記能動領域と前記高濃度不純物領域との間に、低濃度不純
物領域が形成されている、請求項１〜６のいずれかに記載の半導体装置。
【請求項８】
前記能動領域と前記高濃度不純物領域との間に、該能動領域
と同程度の濃度の不純物を含むオフセット領域が形成されている、請求項１〜６
のいずれかに記載の半導体装置。
【請求項９】
前記能動領域の端部近傍に含まれる触媒元素の濃度は、該能
動領域の中央部付近に含まれる触媒元素の濃度の１／１０以下になっている、請
求項１〜８のいずれかに記載の半導体装置。
【請求項１０】
前記能動領域の端部近傍に含まれる触媒元素の濃度は、１
×１０15〜１×１０17ａｔｏｍｓ／ｃｍ3の範囲内である、請求項１〜９のいず
れかに記載の半導体装置。
【請求項１１】
前記触媒元素は、Ｎｉ、Ｃｏ、Ｆｅ、Ｐｄ、Ｐｔ、Ｃｕ、
Ａｕから選択された一種または複数種類である、請求項１〜１０のいずれかに記
載の半導体装置。
【請求項１２】
前記触媒元素として、少なくともＮｉが含まれている、請
求項１１に記載の半導体装置。
【請求項１３】
前記高濃度不純物領域には、Ｐ、Ａｓ、Ｓｂから選択され
た一種または複数種類の５族Ｂ元素を含んでいる、請求項１〜１０のいずれかに
記載の半導体装置。
【請求項１４】
前記高濃度不純物領域には、少なくともＰを含んでいる、
請求項１３に記載の半導体装置。
【請求項１５】
前記高濃度不純物領域には、５族Ｂ元素に加えて３族Ｂ元
素をさらに含有する、請求項１３または１４に記載の半導体装置。
【請求項１６】
前記高濃度不純物領域には、５族Ｂから選択された元素と
してＰを含み、３族Ｂから選択された元素としてＢを含んでいる、請求項１５に
記載の半導体装置。
【請求項１７】
前記高濃度不純物領域には、希ガス元素から選択された元
素として、Ａｒ、Ｋｒ、Ｘｅの一種または複数種類を含んでいる、請求項１〜１
０のいずれかに記載の半導体装置。
【請求項１８】
前記高濃度不純物領域には、前記希ガス類から選ばれた元
素として、少なくともＡｒを含んでいる、請求項１７に記載の半導体装置。
【請求項１９】
絶縁表面を有する基板上に非晶質ケイ素膜を形成し、該非
晶質ケイ素膜上に非晶質ケイ素膜の結晶化を促進する触媒元素を導入する触媒元
素導入工程と、
該非晶質ケイ素膜を結晶化するための第１の加熱処理を行って、該非晶質ケイ
素膜を結晶性のケイ素膜に結晶化する結晶化工程と、
該結晶性のケイ素膜の一部の領域に選択的に５族Ｂから選択された元素を導入
し、高濃度不純物領域を形成する不純物導入工程と、
該結晶性のケイ素膜に含まれる該触媒元素を該５族Ｂ元素が導入された領域に
移動させるための第２の加熱処理を行って、該結晶性のケイ素膜の５族Ｂ元素が
導入されていない能動領域となる領域に含まれる触媒元素を該高濃度不純物領域
に移動させる移動工程と、
を包含し、
該移動工程の第２の加熱処理は、該能動領域に含まれる触媒元素の濃度と該高
濃度不純物領域中に含まれる触媒元素の濃度とが、少なくとも熱平衡状態の偏析
状態に達しないように行われることを特徴とする半導体装置の製造方法。
【請求項２０】
絶縁表面を有する基板上に非晶質ケイ素膜を形成し、該非
晶質ケイ素膜の一部の領域に非晶質ケイ素膜の結晶化を促進する触媒元素を導入
する触媒元素導入工程と、
該非晶質ケイ素膜を結晶化するための第１の加熱処理を行って、該触媒元素が
導入された一部の領域からその周囲の領域へと、該基板表面に対して平行な方向
である横方向に該非晶質ケイ素膜を結晶性のケイ素膜に結晶化する結晶化工程と
、
該横方向に結晶成長させた領域の結晶性のケイ素膜のみからなる結晶性のケイ
素膜の領域を形成する領域形成工程と、
該結晶性のケイ素膜の一部の領域に選択的に５族Ｂから選択された元素を導入
し、高濃度不純物領域を形成する不純物導入工程と、
該結晶性のケイ素膜に含まれる該触媒元素を該５族Ｂ元素が導入された領域に
移動させるための第２の加熱処理を行って、該５族Ｂ元素が導入されず能動領域
となる領域に含まれる触媒元素を該高濃度不純物領域に移動させる移動工程と、
を包含し、
該移動工程の第２の加熱処理は、該能動領域に含まれる触媒元素の濃度と該高
濃度不純物領域中に含まれる触媒元素の濃度とが、少なくとも熱平衡状態の偏析
状態に達しないように行われることを特徴とする半導体装置の製造方法。
【請求項２１】
前記不純物導入工程を行う際、あるいはその前後において
、
前記高濃度不純物領域と該能動領域との間に、高濃度不純物領域よりも低濃度
に５族Ｂから選ばれた元素が導入された領域を形成する工程をさらに含む、請求
項１９または２０に記載の半導体装置の製造方法。
【請求項２２】
前記不純物導入工程を行う際、あるいはその前後において
、
前記高濃度不純物領域と該能動領域との間に、５族元素が導入されないオフセ
ット領域を形成する工程をさらに含む、請求項１９または２０に記載の半導体装
置の製造方法。
【請求項２３】
前記移動工程の第２の加熱処理は、加熱温度４００℃〜５
５０℃の温度範囲内で、３０分から２時間にわたる処理時間にて行う、請求項１
９〜２２のいずれかに記載の半導体装置の製造方法。
【請求項２４】
前記移動工程の第２の加熱処理は、前記基板が第２の加熱
処理を行うための加熱処理温度に達するまで、少なくとも５℃／分以上の昇温速
度で昇温し、第２の加熱処理が終了した後、少なくとも５℃／分を以上の降温速
度で降温する、請求項２３に記載の半導体装置の製造方法。
【請求項２５】
前記移動工程の第２の加熱処理は、前記絶縁基板の平面形
状に対して概略相似形の断面形状を有する炉心管の中に、該絶縁基板の基板面を
該炉心管方向に向け、該炉心管の内周側面と該基板との距離が最小となるような
配置となっているファーネス炉を用いて行う、請求項２３または２４に記載の半
導体装置の製造方法。
【請求項２６】
前記基板の平面形状は矩形状になっており、前記ファーネ
ス炉の炉心管の断面形状は、該基板の平面形状に対応して一回り大きな概略相似
形となる矩形状に形成されている、請求項２５に記載の半導体装置の製造方法。
【請求項２７】
前記移動工程の第２の加熱処理は、６００〜７５０℃の温
度範囲内で、１秒〜１０分にわたる処理時間とする高速熱アニール処理により行
われる、請求項１９〜２２のいずれかに記載の半導体装置の製造方法。
【請求項２８】
前記高速熱アニール処理は、５００℃以下の余熱温度から
、高速熱アニール処理を行うアニール温度まで、１００℃／分以上の昇温速度で
昇温させる、請求項２７に記載の半導体装置の製造方法。
【請求項２９】
前記高速熱アニール処理は、タングステン−ハロゲンラン
プ、キセノンアークランプ、ＵＶランプ等を用いたランプ照射、または、前記基
板表面への高温ガス吹き付けによる加熱処理を用いて行う、請求項２７または２
８に記載の半導体装置の製造方法。
【請求項３０】
前記不純物導入工程を行う際、あるいはその前後において
、
前記高濃度不純物領域の少なくとも一部に、３族Ｂから選ばれた元素を導入す
る工程をさらに含む、請求項１９〜２２のいずれかに記載の半導体装置の製造方
法。
【請求項３１】
前記不純物導入工程を行う際、あるいは、その前後におい
て、
前記高濃度不純物領域の少なくとも一部に、希ガス類から選択された元素を導
入する工程をさらに含む、請求項１９〜２２のいずれかに記載の半導体装置の製
造方法。
【請求項３２】
前記５族Ｂから選択された元素は、Ｐ、Ａｓ、Ｓｂから選
択された一種または複数種類のものである、請求項１９〜２２のいずれかに記載
の半導体装置の製造方法。
【請求項３３】
前記５族Ｂから選択された元素として、少なくともＰを含
んでいる、請求項３２に記載の半導体装置の製造方法。
【請求項３４】
前記５族Ｂから選択された元素としてＰ、３族Ｂから選択
された元素としてＢを用いる、請求項３０に記載の半導体装置の製造方法。
【請求項３５】
前記希ガス類から選択された元素は、Ａｒ、Ｋｒ、Ｘｅか
ら選択された一種または複数種類のものを含む、請求項３１に記載の半導体装置
の製造方法。
【請求項３６】
前記希ガス類から選択された元素として、少なくともＡｒ
を含んでいる、請求項３５に記載の半導体装置の製造方法。
【請求項３７】
前記触媒元素は、Ｎｉ、Ｃｏ、Ｆｅ、Ｐｄ、Ｐｔ、Ｃｕ、
Ａｕから選択された一種または複数種類のものである、請求項１９〜３６のいず
れかに記載の半導体装置の製造方法。
【請求項３８】
前記触媒元素として、少なくともＮｉを含んでいる、請求
項３７に記載の半導体装置の製造方法。
【請求項３９】
前記結晶化工程と行った後、前記結晶性のケイ素膜にレー
ザー光を照射して、その結晶性を高める工程をさらに含む、請求項１９〜２２の
いずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、さらに詳細には、非晶質ケイ
素膜を結晶化した結晶性のケイ素膜を活性領域とする半導体装置及びその製造方
法に関する。特に、本発明の半導体装置は、絶縁表面を有する基板上に設けられ
た薄膜トランジスタ（ＴＦＴ）を有し、アクティブマトリクス型の液晶表示装置
、有機ＥＬ表示装置、密着型イメージセンサー、三次元ＩＣ等に利用することが
可能である。
【背景技術】
【０００２】
近年、大型で高解像度の液晶表示装置、有機ＥＬ表示装置、高速で高解像度の
密着型イメージセンサー、三次元ＩＣ等を実現するために、ガラス等の絶縁性基
板上、絶縁膜上等に高性能な半導体素子を形成する試みがなされている。このよ
うな半導体素子には、薄膜状のケイ素半導体を用いるのが一般的である。薄膜状
のケイ素半導体としては、非晶質ケイ素半導体（ａ−Ｓｉ）と結晶性を有するケ
イ素半導体の２つに大別される。
【０００３】
非晶質ケイ素半導体は、作製温度が低く、気相法により比較的容易に作製する
ことができ、量産性に優れているため、最も一般的に用いられている。しかしな
がら、非晶質ケイ素半導体は、結晶性を有するケイ素半導体と比較すると、導電
性等の物性が劣るため、今後、さらなる高速特性を得るために、結晶性を有する
ケイ素半導体によって形成される半導体装置の簡便な作製方法の確立が強く求め
られている。
【０００４】
結晶性を有する薄膜状のケイ素半導体を作製する方法としては、次の（１）及
び（２）に示す方法が知られている。
【０００５】
（１）非晶質ケイ素半導体膜を成膜した後、成膜された非晶質ケイ素半導体膜
にレーザー光等のエネルギービームを照射して、その光エネルギーによって、非
晶質ケイ素半導体膜を結晶化して結晶性を有するケイ素半導体膜とする。
【０００６】
（２）非晶質ケイ素半導体膜を成膜した後、加熱して、その熱エネルギーによ
って、非晶質ケイ素半導体膜を固相状態で結晶化して結晶性を有するケイ素半導
体膜とする。
【０００７】
一般的には、上記（１）の方法が用いられる。この方法では、溶融固化過程の
結晶化現象を利用するため、結晶粒は小粒径となるが、結晶粒内の結晶欠陥が少
なく、比較的高品質な結晶性ケイ素膜が得られる。しかしながら、上記（１）の
方法により作製された結晶性ケイ素膜では、粒界部における欠陥密度が高くなる
ために、この粒界部における欠陥がキャリアに対して大きなトラップとして働き
、半導体装置として十分な性能が得られない。また、レーザー光の光源として現
在最も一般的に使用されているエキシマレーザーを使用する場合を例にとると、
レーザー光の安定性が十分でないために、半導体膜の全体にわたって均一な処理
を施すことができず、形成される半導体素子間で特性にばらつきが生じるという
問題がある。
【０００８】
（２）の方法は、（１）の方法と比較すると基板内に形成される半導体素子の
均一性、安定性に優れているが、６００℃以上の高温条件によって３０時間程度
の長時間にわたる加熱処理が必要であるため、処理時間が長くなり、スループッ
トを向上させることができないという問題がある。さらに、（２）の方法におい
ては、結晶構造が双晶構造となるため、一つの結晶粒は数μｍ程度の比較的大き
い結晶粒が得られるが、一つの結晶粒内に多数の双晶欠陥を含むために、その結
晶性は、上記（１）の方法により形成されたケイ素半導体膜よりも劣るという問
題がある。
【０００９】
これに対して、上記方法を改善して、高品位な結晶性のケイ素膜を得る方法が
開発されており、非晶質ケイ素膜の結晶化を助長する触媒元素を導入することに
より、加熱温度の低下、処理時間の短縮、結晶性の向上を図る方法が注目されて
いる。具体的には、非晶質ケイ素膜の表面に微量のニッケル等の金属元素を導入
した後に加熱処理することによって結晶性のケイ素膜とする。
【００１０】
このような触媒元素を用いた方法では、非晶質ケイ素膜中において、導入され
た金属元素を核とした結晶核が早期に発生し、その後、この結晶核を中心として
結晶化が急激に進行する。
【００１１】
さらに、この方法では、結晶成長した結晶性ケイ素膜は、通常の固相成長法（
上記（２）の方法）によって成長した結晶性ケイ素膜が結晶欠陥が多くなる双晶
構造を有するのに対して、複数の柱状結晶がネットワークで連なる構造を有する
ために、小さいながらも、その内部がほぼ単結晶状態となっている。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
非晶質ケイ素膜中に触媒元素を導入し、加熱処理することにより非晶質ケイ素
膜を結晶化する方法は、加熱温度を低温化することができると共に、加熱時間を
短縮することができ、さらに、加熱処理して得られる結晶性のケイ素膜の結晶性
が、他の結晶化方法により得られた結晶性のケイ素膜に比較して明らかに優れて
いる。
【００１３】
しかしながら、これらの金属類を主とする触媒元素が半導体中に多量に存在し
ていることは、この方法により得られたケイ素膜を用いた半導体装置の信頼性、
電気的安定性等が低下するため、非晶質ケイ素膜の結晶化を助長するニッケル等
の触媒元素は、結晶化を行った後には、極力含まれないようにする必要がある。
このため、非晶質ケイ素の結晶化のために導入される触媒元素の量を極力少量に
することにより、結晶化されたケイ素膜に含有される触媒元素の量を低減する方
法が、第１の方法として考えられる。しかし、非晶質ケイ素膜に導入される触媒
元素の導入量が少なくなると、結晶の成長状態が非常に不安定となり、このよう
な不安定な状態で作製された結晶性のケイ素膜は、結晶性のバラツキが大きくな
って、半導体装置の活性領域を構成する膜として使用できないおそれがある。
【００１４】
他方で、触媒元素を導入して非晶質ケイ素膜を結晶化した後、触媒元素を移動
（ゲッタリング）させることにより、素子領域内の触媒元素を除去あるいは低減
する方法が、第２の方法として考えられている。
【００１５】
特開平１０−２７０３６３号公報には、触媒元素により結晶化されたケイ素膜
に対して、その一部をリン等の５族Ｂ元素が選択的に導入された領域とし、加熱
処理を行うことにより、５族Ｂ元素が導入された領域に触媒元素を移動（ゲッタ
リング）させることにより、５族Ｂ元素が導入された以外の領域の触媒元素の量
を低減する方法が開示されている。この公報では、５族Ｂ元素が導入されておら
ず、ゲッタリングにより触媒元素が低減された領域を、半導体装置の活性領域と
して使用する。
【００１６】
また、特開平１１−４０４９９号公報には、触媒元素をゲッタリングするため
の５族Ｂ元素が選択的に導入された領域に対して、レーザー光等の強光を照射し
、その後に加熱処理を行うことにより、触媒元素のゲッタリング効果のさらなる
向上を図ることが記載されている。また、特開平１１−５４７６０号公報には、
５族Ｂ元素に加えて３族Ｂ元素を導入することにより、触媒元素をゲッタリング
する効果が高まることが記載されている。
【００１７】
特開２０００−３２３７２２号公報には、半導体素子における不純物領域に含
まれる触媒元素の濃度を１×１０17ａｔｏｍｓ／ｃｍ3以上に限定している。こ
の公報では、触媒元素による再結晶化に注目し、不純物領域に対して不純物をド
ーピングすることによって、結晶性ケイ素膜が受けるダメージからの結晶性を回
復させるため、また、不純物領域の活性化を効率的に且つ速やかに行うために、
触媒元素の濃度を適正化して不純物領域に導入している。ただし、この公報では
、ゲッタリングに関しては言及していない。
【００１８】
実際に上記公報で提案されている方法を用いることにより、素子領域内から大
部分の触媒元素をゲッタリングすることができるが、種々の点で問題点も存在す
る。
【００１９】
まず、１つの問題点は、触媒元素を素子領域内からゲッタリングするために、
新たな工程を付加する必要がある点である。新たな工程が付加されることにより
製造が複雑化することは、製造コストの低減及び良品率の向上を図る上で好まし
いことではなく、この点に関して、特開平１１−４０４９９号公報及び特開平１
１−５４７６０号公報には、５族Ｂ元素が導入された不純物領域（ソース・ドレ
イン領域）をゲッタリングシンクとして利用し、半導体装置の活性領域（素子領
域）の全体をゲッタリングするのではなく、能動領域（チャネル領域）のみをゲ
ッタリングする方法が記載されている。この方法により、触媒元素をゲッタリン
グするためだけの余分な５族Ｂ元素のドーピング工程、加熱処理工程、５族Ｂ元
素を選択的に導入するためのマスク形成工程等を省くことができ、通常のゲッタ
リングを行わない製造工程とほぼ同じ工程数でゲッタリングプロセスを組み込む
ことができる。この結果、工程数が増加する問題は解決することができる。
【００２０】
しかし、この方法を用いても、その他の大きな問題が２つある。
【００２１】
一つの問題は、これらの公報の方法を用いても、未だ十分に高いゲッタリング
効果を得ることができず、半導体装置の能動領域における触媒元素の残留量が十
分に低減できていないことである。
【００２２】
本願発明者らが実際に上記の特開平１０−２７０３６３公報、特開平１１−４
０４９９公報及び特開平１１−５４７６０公報を用いて、薄膜トランジスタ（Ｔ
ＦＴ）を試作したところ、これらの公報に記載された方法では、十分に高いゲッ
タリング効果が得られず、半導体装置の能動領域における触媒元素の残留量が十
分には低減できないということが明らかとなった。
【００２３】
具体的に、上記の公報によってそれぞれ試作されたＴＦＴでは、それぞれ若干
の効果の違いは見られるが、数％程度の確率でオフ動作時におけるリーク電流が
非常に大きい不良のＴＦＴが生じた。不良が発生したＴＦＴにおけるリーク電流
が増大する原因を解析すると、チャネル部とドレイン部との接合部に、触媒元素
によるシリサイドが存在していることが確認された。この結果、上記公報による
方法では、不良のＴＦＴが発生する不良率が高くなるため、信頼性が低く、量産
性に問題がある。
【００２４】
他の問題点は、加熱処理の問題がある。上記３公報による方法では、５５０℃
以上の加熱条件で、数時間から数十時間にわたる加熱処理を行っている。このよ
うな加熱処理は、１００ｍｍ×１００ｍｍ（１００ｍｍ□）サイズ程度の小型ガ
ラス基板、高価な石英基板等を用いる場合には、特に問題にならない。
【００２５】
しかし、半導体装置となる半導体素子を成膜する液晶表示装置用のアクティブ
マトリクス基板を製造する場合には、多数のアクティブマトリクス基板とされる
１枚のマザーボード（ガラス基板）に各々アクティブマトリクス基板の半導体素
子を形成しており、コストダウンを図るためにマザーボードが大型化する傾向に
ある。さらに、装置のコンパクト化・軽量化を図るために、マザーボードは薄板
化する傾向も加わり、大型且つ薄板のマザーボードに対して、高温・長時間の加
熱処理を行うことは非常に困難である。
【００２６】
実際に、本願発明者らは、一般的に使用されているマザーボード（ガラス基板
）として、６００ｍｍ×７２０ｍｍの寸法、０．７ｍｍの厚さを有するコーニン
グ社コード１７３７のガラス基板を用いて加熱処理を行ったところ、５００℃程
度の加熱条件では、数時間にわたる加熱処理が、ほぼ限界であることを明らかに
した。この加熱処理によって生じる最も大きな問題は、ガラス基板の重量によっ
てたわみ・反りが生じることである。さらに、特開平１１−４０４９９号公報及
び特開平１１−５４７６０号公報で提案されているように、半導体装置の不純物
領域（ソース・ドレイン領域）をゲッタリングシンクとして使用する方法では、
パターン形成した後に加熱処理を行うことになるので、ガラス基板上に特有の縮
み（シュリンケージ）が発生し、この加熱処理工程の前後で、パターン合わせを
することが非常に困難である。
【００２７】
本発明は上記問題を解決するためになされたものであり、素子領域中に含有さ
れる触媒元素量を十分に低減することができて、量産対象である大型のガラス基
板に、活性領域として使用することができる結晶性のケイ素膜を成膜することが
できる半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００２８】
上記課題を解決するため、本発明の半導体装置は、絶縁性を有する基板上に、
結晶性を有するケイ素膜が活性領域として形成された半導体装置であって、該活
性領域は、能動領域と高濃度不純物領域とを有し、該活性領域は、非晶質ケイ素
膜の結晶化を促進する触媒元素を含んでおり、該触媒元素の濃度は、該活性領域
の端部の近傍部分で低くなるよう構成されているものである。
【００２９】
上記本発明の半導体装置において、前記能動領域に含まれる触媒元素の濃度は
、能動領域の中央部から端部にかけて連続的に低くなっていくように構成されて
いることが好ましい。
【００３０】
また、本発明の半導体装置は、絶縁性を有する基板上に、結晶性を有するケイ
素膜が活性領域として形成された半導体装置であって、該活性領域は、能動領域
と高濃度不純物領域とを有し、該活性領域は、非晶質ケイ素膜の結晶化を促進す
る触媒元素を含んでおり、該触媒元素は、該活性領域の端部の近傍では、シリサ
イド状態として析出することなく、固溶した状態になっていることを特徴とする
ものである。
【００３１】
上記本発明の半導体装置は、前記能動領域内において、触媒元素がシリサイド
状態として析出することなく、固溶した状態になっている領域の長さは、該能動
領域の端部から２μｍ以上であることが好ましい。
【００３２】
上記本発明の半導体装置において、前記高濃度不純物領域内に含まれる触媒元
素の濃度の平均値は、前記能動領域内に含まれる触媒元素の濃度の平均値よりも
高くなっていることが好ましい。
【００３３】
上記本発明の半導体装置において、前記高濃度不純物領域内に含まれる前記触
媒元素は、高濃度に不純物を含む結晶性ケイ素膜中にシリサイドとして析出して
おらず、固溶した状態になっていることが好ましい。
【００３４】
上記本発明の半導体装置において、前記能動領域と前記高濃度不純物領域との
間に、低濃度不純物領域が形成されていることが好ましい。
【００３５】
上記本発明の半導体装置において、前記能動領域と前記高濃度不純物領域との
間に、該能動領域と同程度の濃度の不純物を含むオフセット領域が形成されてい
ることが好ましい。
【００３６】
上記本発明の半導体装置において、前記能動領域の端部近傍に含まれる触媒元
素の濃度は、該能動領域の中央部付近に含まれる触媒元素の濃度の１／１０以下
になっていることが好ましい。
【００３７】
上記本発明の半導体装置において、前記能動領域の端部近傍に含まれる触媒元
素の濃度は、１×１０15〜１×１０17ａｔｏｍｓ／ｃｍ3の範囲内であることが
好ましい。
【００３８】
上記本発明の半導体装置において、前記触媒元素は、Ｎｉ、Ｃｏ、Ｆｅ、Ｐｄ
、Ｐｔ、Ｃｕ、Ａｕから選択された一種または複数種類であることが好ましい。
【００３９】
上記本発明の半導体装置において、前記触媒元素として、少なくともＮｉが含
まれていることが好ましい。
【００４０】
上記本発明の半導体装置において、前記高濃度不純物領域には、Ｐ、Ａｓ、Ｓ
ｂから選択された一種または複数種類の５族Ｂ元素を含んでいることが好ましい
。
【００４１】
上記本発明の半導体装置において、前記高濃度不純物領域には、少なくともＰ
を含んでいることが好ましい。
【００４２】
上記本発明の半導体装置において、前記高濃度不純物領域には、５族Ｂ元素に
加えて３族Ｂ元素をさらに含有することが好ましい。
【００４３】
上記本発明の半導体装置において、前記高濃度不純物領域には、５族Ｂから選
択された元素としてＰを含み、３族Ｂから選択された元素としてＢを含んでいる
ことが好ましい。
【００４４】
上記本発明の半導体装置において、前記高濃度不純物領域には、希ガス元素か
ら選択された元素として、Ａｒ、Ｋｒ、Ｘｅの一種または複数種類を含んでいる
ことが好ましい。
【００４５】
上記本発明の半導体装置において、前記高濃度不純物領域には、前記希ガス類
から選ばれた元素として、少なくともＡｒを含んでいることが好ましい。
【００４６】
また、本発明の半導体装置の製造方法は、絶縁表面を有する基板上に非晶質ケ
イ素膜を形成し、該非晶質ケイ素膜上に非晶質ケイ素膜の結晶化を促進する触媒
元素を導入する触媒元素導入工程と、該非晶質ケイ素膜を結晶化するための第１
の加熱処理を行って、該非晶質ケイ素膜を結晶性のケイ素膜に結晶化する結晶化
工程と、該結晶性のケイ素膜の一部の領域に選択的に５族Ｂから選択された元素
を導入し、高濃度不純物領域を形成する不純物導入工程と、該結晶性のケイ素膜
に含まれる該触媒元素を該５族Ｂ元素が導入された領域に移動させるための第２
の加熱処理を行って、該結晶性のケイ素膜の５族Ｂ元素が導入されていない能動
領域となる領域に含まれる触媒元素を該高濃度不純物領域に移動させる移動工程
と、を包含し、該移動工程の第２の加熱処理は、該能動領域に含まれる触媒元素
の濃度と該高濃度不純物領域中に含まれる触媒元素の濃度とが、少なくとも熱平
衡状態の偏析状態に達しないように行われることを特徴とするものである。
【００４７】
また、本発明の半導体装置の製造方法は、絶縁表面を有する基板上に非晶質ケ
イ素膜を形成し、該非晶質ケイ素膜の一部の領域に非晶質ケイ素膜の結晶化を促
進する触媒元素を導入する触媒元素導入工程と、該非晶質ケイ素膜を結晶化する
ための第１の加熱処理を行って、該触媒元素が導入された一部の領域からその周
囲の領域へと、該基板表面に対して平行な方向である横方向に該非晶質ケイ素膜
を結晶性のケイ素膜に結晶化する結晶化工程と、該横方向に結晶成長させた領域
の結晶性のケイ素膜のみからなる結晶性のケイ素膜の領域を形成する領域形成工
程と、該結晶性のケイ素膜の一部の領域に選択的に５族Ｂから選択された元素を
導入し、高濃度不純物領域を形成する不純物導入工程と、該結晶性のケイ素膜に
含まれる該触媒元素を該５族Ｂ元素が導入された領域に移動させるための第２の
加熱処理を行って、該５族Ｂ元素が導入されず能動領域となる領域に含まれる触
媒元素を該高濃度不純物領域に移動させる移動工程と、を包含し、該移動工程の
第２の加熱処理は、該能動領域に含まれる触媒元素の濃度と該高濃度不純物領域
中に含まれる触媒元素の濃度とが、少なくとも熱平衡状態の偏析状態に達しない
ように行われることを特徴とするものである。
【００４８】
上記本発明の半導体装置の製造方法において、前記不純物導入工程を行う際、
あるいはその前後において、前記高濃度不純物領域と該能動領域との間に、高濃
度不純物領域よりも低濃度に５族Ｂから選ばれた元素が導入された領域を形成す
る工程をさらに含むことが好ましい。
【００４９】
上記本発明の半導体装置の製造方法において、前記不純物導入工程を行う際、
あるいはその前後において、前記高濃度不純物領域と該能動領域との間に、５族
元素が導入されないオフセット領域を形成する工程をさらに含むことが好ましい
。
【００５０】
上記本発明の半導体装置の製造方法において、前記移動工程の第２の加熱処理
は、加熱温度４００℃〜５５０℃の温度範囲内で、３０分から２時間にわたる処
理時間にて行うことが好ましい。
【００５１】
上記本発明の半導体装置の製造方法において、前記移動工程の第２の加熱処理
は、前記基板が第２の加熱処理を行うための加熱処理温度に達するまで、少なく
とも５℃／分以上の昇温速度で昇温し、第２の加熱処理が終了した後、少なくと
も５℃／分を以上の降温速度で降温することが好ましい。
【００５２】
上記本発明の半導体装置の製造方法において、前記移動工程の第２の加熱処理
は、前記絶縁基板の平面形状に対して概略相似形の断面形状を有する炉心管の中
に、該絶縁基板の基板面を該炉心管方向に向け、該炉心管の内周側面と該基板と
の距離が最小となるような配置となっているファーネス炉を用いて行うことが好
ましい。
【００５３】
上記本発明の半導体装置の製造方法において、前記基板の平面形状は矩形状に
なっており、前記ファーネス炉の炉心管の断面形状は、該基板の平面形状に対応
して一回り大きな概略相似形となる矩形状に形成されていることが好ましい。
【００５４】
上記本発明の半導体装置の製造方法において、前記移動工程の第２の加熱処理
は、６００〜７５０℃の温度範囲内で、１秒〜１０分にわたる処理時間とする高
速熱アニール処理により行われることが好ましい。
【００５５】
上記本発明の半導体装置の製造方法において、前記高速熱アニール処理は、５
００℃以下の余熱温度から、高速熱アニール処理を行うアニール温度まで、１０
０℃／分以上の昇温速度で昇温させることが好ましい。
【００５６】
上記本発明の半導体装置の製造方法において、前記高速熱アニール処理は、タ
ングステン−ハロゲンランプ、キセノンアークランプ、ＵＶランプ等を用いたラ
ンプ照射、または、前記基板表面への高温ガス吹き付けによる加熱処理を用いて
行うことが好ましい。
【００５７】
上記本発明の半導体装置の製造方法において、前記不純物導入工程を行う際、
あるいはその前後において、前記高濃度不純物領域の少なくとも一部に、３族Ｂ
から選ばれた元素を導入する工程をさらに含むことが好ましい。
【００５８】
上記本発明の半導体装置の製造方法において、前記不純物導入工程を行う際、
あるいは、その前後において、前記高濃度不純物領域の少なくとも一部に、希ガ
ス類から選択された元素を導入する工程をさらに含むことが好ましい。
【００５９】
上記本発明の半導体装置の製造方法において、前記５族Ｂから選択された元素
は、Ｐ、Ａｓ、Ｓｂから選択された一種または複数種類のものであることが好ま
しい。
【００６０】
上記本発明の半導体装置の製造方法において、前記５族Ｂから選択された元素
として、少なくともＰを含んでいることが好ましい。
【００６１】
上記本発明の半導体装置の製造方法において、前記５族Ｂから選択された元素
としてＰ、３族Ｂから選択された元素としてＢを用いることが好ましい。
【００６２】
上記本発明の半導体装置の製造方法において、前記希ガス類から選択された元
素は、Ａｒ、Ｋｒ、Ｘｅから選択された一種または複数種類のものを含むことが
好ましい。
【００６３】
上記本発明の半導体装置の製造方法において、前記希ガス類から選択された元
素として、少なくともＡｒを含んでいることが好ましい。
【００６４】
上記本発明の半導体装置の製造方法において、前記触媒元素は、Ｎｉ、Ｃｏ、
Ｆｅ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｕから選択された一種または複数種類のものである
ことが好ましい。
【００６５】
上記本発明の半導体装置の製造方法において、前記触媒元素として、少なくと
もＮｉを含んでいることが好ましい。
【００６６】
上記本発明の半導体装置の製造方法において、前記結晶化工程と行った後、前
記結晶性のケイ素膜にレーザー光を照射して、その結晶性を高める工程をさらに
含むことが好ましい。
【発明の効果】
【００６７】
本発明の半導体装置及びその製造方法は、能動領域に含まれる触媒元素を高濃
度不純物領域に移動させる第２の加熱処理が、能動領域に含まれる触媒元素の濃
度と高濃度不純物領域に含まれる触媒元素の濃度とが、少なくとも熱平衡状態の
偏析状態に達しないように行われる。このようにして得られた半導体装置は、リ
ーク電流の異常な増大等の特性ばらつきが少ない安定した高性能半導体装置とな
る。
【００６８】
また、本発明によって集積度の高い高性能半導体装置を簡便な製造プロセスに
て製造することができ、製造工程において良品率を向上することができ、低コス
ト化を図ることができる。特に、液晶表示装置に本発明の半導体装置を適用する
と、アクティブマトリクス基板に要求される画素スイッチングＴＦＴのスイッチ
ング特性の向上、周辺駆動回路部を構成するＴＦＴに要求される高性能化・高集
積化を満足し、同一基板上にアクティブマトリクス部と周辺駆動回路部を構成す
るドライバモノシリック型アクティブマトリクス基板を実現でき、モジュールの
コンパクト化、高性能化、低コスト化を図ることができる。
【発明を実施するための最良の形態】
【００６９】
以下、本発明の半導体装置及びその製造方法について、詳細に説明する。
【００７０】
本発明の半導体装置は、その活性領域が、能動領域（チャネル領域）と高濃度
不純物領域（ソース・ドレイン領域）とで構成される電界効果型トランジスタを
主な対象としている。そして、本発明の半導体装置では、その活性領域に非晶質
ケイ素膜の結晶化を促進する触媒元素が含まれており、この活性領域内の触媒元
素の濃度が、能動領域の中央部よりも不純物領域の近傍部において低くなるよう
に構成されている、あるいは、能動領域内の触媒元素の存在形態が、能動領域の
中央部では固溶度を越えてシリサイド状態として析出していても、不純物領域の
近傍ではシリサイド状態として析出していない固溶状態となっていることを特徴
としている。
【００７１】
このような特徴を有する本発明の半導体装置の製造方法について概略的に説明
する。
【００７２】
本発明の半導体装置の製造方法は、次の（１）、（２）の工程を順次行うこと
を要旨とする。
【００７３】
（１）絶縁基板上に形成された非晶質ケイ素膜に、その結晶化を促進する触媒
元素を導入した後、加熱処理を行うことによりその非晶質ケイ素膜を結晶成長さ
せる（第１の加熱処理）。
【００７４】
（２）第１の加熱処理により結晶化された結晶性のケイ素膜上の一部に、選択
的に５族Ｂから選ばれた元素を導入し、半導体装置の高濃度不純物領域（ソース
・ドレイン領域）となる領域を形成した後、加熱処理を行うことにより、半導体
装置の能動領域（チャネル領域）となる領域に含まれる触媒元素を高濃度不純物
領域へ移動させる（第２の加熱処理）。
【００７５】
本発明の半導体装置の製造方法においては、第２の加熱処理の加熱条件を適正
にすることが重要であり、半導体装置の能動領域中の触媒元素濃度と高濃度不純
物領域中の触媒元素濃度とが、少なくとも熱平衡状態の偏析状態に達しない条件
で行う。このような加熱条件とすることにより、上述した特徴を有する本発明の
半導体装置を製造することができる。
【００７６】
図６（Ａ）は、上記の製造方法によって得られる本発明の半導体装置のチャネ
ル領域からドレイン領域にわたる触媒元素の濃度勾配を示しており、図６（Ｂ）
は、本発明の半導体装置の平面図を示している。
【００７７】
図６（Ｂ）において、島状に形成された素子領域５０６を示しており、５０４
はチャネル領域、５０５はドレイン領域をそれぞれ示している。図６（Ａ）では
、このチャネル領域５０４及びドレイン領域５０５における触媒元素の濃度分布
を実線５０１にて表している。
【００７８】
図６（Ａ）に示すように、本発明の半導体装置では、触媒元素の濃度は、チャ
ネル領域５０４及びドレイン領域５０５でそれぞれ一定の濃度を維持しているが
、チャネル領域５０４とドレイン領域５０５との境界（接合部）５０３の近傍で
は、チャネル領域５０４内の触媒元素が急激に減少し、ドレイン領域５０５内の
触媒元素は急激に増大する分布となっている。比較のために、図６（Ａ）には、
従来法（前述の３つの公報の方法）によってチャネル領域５０４に存在する触媒
元素を均一にゲッタリングした半導体装置の触媒元素の濃度分布を破線５０２に
て示しており、チャネル領域５０４及びドレイン領域５０５のそれぞれの領域に
おいて、触媒元素の濃度が一定になっている。
【００７９】
図６（Ａ）に示すように、本発明の半導体装置の製造方法及び従来の製造方法
の双方で、ドレイン領域５０５を触媒元素のゲッタリングシンクとして利用して
いるが、本発明の半導体装置では、チャネル領域５０４内において、ドレイン領
域５０５との境界５０３の近端以外では、従来法により製造された半導体装置よ
りも触媒元素が高濃度に残留しているが、ドレイン領域５０５との接合部５０３
の近傍では、触媒元素の濃度が低減されて、従来法による半導体装置よりも残存
する触媒元素の濃度が低くなっている。
【００８０】
また、図６（Ｂ）に示すように、触媒元素の濃度が一定値以上になった場合に
は、シリサイド５０７が析出するが、触媒元素の濃度が一定値以下となる接合部
５０３から距離Ｌの領域では、触媒元素は固溶状態となりシリサイドは析出しな
い。
【００８１】
本発明の上記構成により得られる効果を理解し易くするために、まず、オフ動
作時にリーク電流が発生する考えられる原因について説明する。
【００８２】
図９（ａ）〜（ｃ）は、それぞれＮ型ＴＦＴにおけるチャネル領域からドレイ
ン領域にかかる領域のバンド図であり、（ａ）はゲート電圧Ｖｇ＞０、（ｂ）は
ゲート電圧Ｖｇ＝０、（ｃ）はゲート電圧Ｖｇ＜０のときを示している。図９中
、実線８０１は伝導帯、実線８０２は荷電子帯、実線８０３はフィルミレベルを
それぞれ表している。
【００８３】
ゲート電圧Ｖｇ＞０のときには、図９（ａ）に示すようなバンド図となり、チ
ャネル領域からドレイン領域に正バイアスが印加されて、ＴＦＴがオン動作とな
って、チャネル領域からドレイン領域に電流が流れる。また、ゲート電圧Ｖｇ＝
０のときには、図９（ｂ）に示すように、フェルミレベル８０３は、チャネル領
域及びドレイン領域において同一のレベルとなっている。
【００８４】
図９（ｃ）に示すゲート電圧Ｖｇ＜０の場合には、ＴＦＴがオフ動作となって
、チャネル領域とドレイン領域との接合部分において、伝導帯８０１と荷電子帯
８０２とが、チャネル領域とドレイン領域との接合部分で大きくうねった状態と
なっている。この状態で、図９（ｃ）に点８０４にて示すようなトラップ準位が
接合部分に存在すると、チャネル領域に存在するキャリア８０５は、このトラッ
プ準位８０４を介して、矢印８０７で示されるパスを通って伝導帯８０１上の位
置８０６に移動することとなる。このキャリアの移動は、トラップ準位８０４を
介した一種のトンネル電流現象として理解される。
【００８５】
なお、図９（ａ）〜（ｃ）においては、チャネル領域とドレイン領域との接合
部分について説明したが、実際のＴＦＴ素子は交流駆動されるため、チャネル領
域とソース領域との接合部分でも同様の現象が現れることとなる。
【００８６】
ＴＦＴの電流駆動能力、即ちオン特性は、主に、そのチャネル領域のケイ素膜
の結晶性によって決定される。これに対して、ＴＦＴのオフ動作時に発生するリ
ーク電流は、上述のようにチャネル領域とソース領域あるいはドレイン領域との
接合部分の近傍に存在するトラップ準位に起因する。
【００８７】
触媒元素を導入することにより結晶化した結晶性のケイ素膜は、良好な結晶性
を有するために高いオン特性が得られる。しかしながら、触媒元素による結晶化
の過程で触媒元素はシリサイド状態で結晶性のケイ素膜中に析出する。本願発明
者らがオフ電流が異常に高いＴＦＴを分解・解析したところ、ドレイン領域とチ
ャネル領域との接合部分近傍に、触媒元素のシリサイドが発生していることを実
際に確認している。この結果、触媒元素を導入して結晶化した結晶性のケイ素膜
を活性領域に用いたＴＦＴにおいて、異常に高いオフ電流が多発する原因は、Ｔ
ＦＴのチャネル領域とソース領域あるいはドレイン領域との接合部分に、触元素
のシリサイドが存在し、このシリサイドが図９（ｃ）の８０４で示したトラップ
準位となってトンネルリングを生じさせていることが原因であると考えられる。
【００８８】
したがって、ＴＦＴにおけるチャネル領域とソース・ドレイン領域との接合部
分での触媒元素の濃度を低くすれば、触媒元素によるリーク電流の増大を低減す
ることができる。逆の見方をすれば、接合部からある程度離れているチャネル領
域の中央部分では、触媒元素の濃度がある程度高くなっていても、半導体装置の
特性上の問題とはならない。また、触媒元素自体がトラップ準位が発生する原因
となっているわけではなく、シリサイド状態として析出していることが問題とな
るため、チャネル領域における接合部近傍では、シリサイド状態として析出する
ことがなく固溶状態となっているようにすれば、触媒元素によるリーク電流が増
大することを抑止することができる。また、所謂ホットエレクトロンによる特性
劣化等は、電界集中が生じるドレイン端（チャネル領域との接合部）の近傍で発
生する。本発明の半導体装置では、チャネル領域とソース・ドレイン領域との接
合部分での触媒元素が低減されているため、特性劣化等が発生せず信頼性の高い
半導体装置を得ることができる。
【００８９】
また、本発明の半導体装置は、チャネル領域のソース・ドレイン領域との近傍
部において触媒元素が低減されたものであり、チャネル領域の中央部に存在して
いる触媒元素及びその析出物（シリサイド）が半導体装置の特性にどの程度影響
を及ぼしているかが問題となるが、本発明者らが行った実験によると、接合部か
らある程度離れているチャネル領域の中央部に触媒元素が固溶度を越えてシリサ
イド状態で析出してても、半導体装置の特性上特には問題とはならず、残留する
触媒元素が半導体装置の特性に与える問題点は、全て電界集中が生じるドレイン
接合部の近傍に集約されることが明らかになっている。
【００９０】
また、前述の３つの公報（特開平１０−２７０３６３公報、特開平１１−４０
４９９公報、特開平１１−５４７６０公報）では、ＴＦＴの活性領域あるいはチ
ャネル領域の全ての領域について均一に触媒元素をゲッタリングし、その領域内
における触媒元素の濃度差がない状態になっている。このような状態を実現する
ためには、高温で長時間にわたる加熱処理が必要である。しかしながら、高温の
加熱処理を長時間にわたって行うと、たわみ、反り、縮み等の熱的変化が生じる
ため、液晶表示用のアクティブマトリクス基板等に使用される大型のマザーボー
ド（ガラス基板）に適用することができない。
【００９１】
これに対して、本発明の半導体装置では、半導体装置の特性上問題となる接合
部における触媒元素の濃度が低減しており、チャネル領域の他の領域の触媒元素
が十分にゲッタリングできているか否かに関わらず、リーク電流の増大を防止す
ることができるものであり、プロセスの点からも、ゲッタリングのための加熱処
理を低温化・短時間化することができ、量産対応の大型のマザーボードに適用す
ることができる。
【００９２】
さらに、本発明における能動（チャネル）領域内の該触媒元素の濃度は、能動
領域の中央部から高濃度不純物領域との境界へとかけて、連続的に低くなってい
くように構成すれば、オフ電流の増大を防止する効果をより高いものとすること
ができる。
【００９３】
また、図６（Ｂ）に示した触媒元素の濃度が一定値以下となる接合部５０３か
らの距離Ｌは、２μｍ以上であることが望ましい。距離Ｌが２μｍ以下である場
合には、接合部５０３で生じる電界集中の影響を受けてシリサイド析出物５０７
がリークパスとなる。接合部５０３から２μｍ以上離れたところに、シリサイド
析出物５０７が存在している場合には、実用的な使用電圧レベルにおいては、接
合部５０３における電界の影響はほとんど受けず、半導体装置のオフ特性や信頼
性への悪影響はない。
【００９４】
本発明の半導体装置は、以上のような構成を有している。この構成を簡易に製
造するためには、高濃度不純物領域（ソース・ドレイン領域）を触媒元素のゲッ
タリングシンクとして利用することが有効である。
【００９５】
また、本発明の半導体装置としては、高濃度不純物領域内に存在する触媒元素
の濃度の平均値が、能動領域内における触媒元素の濃度の平均値よりも高くなっ
ていることが望ましい。このような状態になっていれば、チャネル領域の中央部
から接合部にかけて、触媒元素が、図６（Ａ）に示すような濃度分布・濃度勾配
を有することとなり、本発明の半導体装置の上記効果をより高めることができる
。
【００９６】
また、高濃度不純物領域内に存在する触媒元素は、ケイ素膜中に固溶しており
、シリサイドとして析出していない状態であることが重要である。高濃度不純物
領域内においても、チャネル領域との接合部の近傍において、同様に電界集中が
発生し、この部分にシリサイド状態の触媒元素の析出物が存在すると、半導体装
置のオフ特性及び信頼性に悪影響を与えることとなる。このため、本発明の半導
体装置において、高濃度不純物領域をゲッタリングシンクとして作用させること
が有効であり、この点でも、この領域の触媒元素の濃度が、チャネル領域よりも
高くなっていることが望ましい。そして、この高濃度不純物領域内、特に、チャ
ネル領域と接合する接合部の近傍において、触媒元素が固溶しており、シリサイ
ドとして析出していない状態である必要がある。このような状態とするためには
、不純物種を選択する必要があり、この点に関しては後述する。
【００９７】
また、本発明の半導体装置のオフ電流の異常増大、信頼性が悪化することを低
減する効果をさらに高めるためには、能動領域（チャネル領域）と高濃度不純物
領域（ソース・ドレイン領域）との間に、低濃度不純物領域（ＬＤＤ領域）、あ
るいは、能動領域と同等の不純物濃度の領域（オフセット領域）が設けられてい
ることが望ましい。このような領域が設けられていれば、チャネル領域とソース
・ドレイン領域との接合部での電界集中が緩和される。この結果、チャネル領域
の接合部近傍での触媒元素濃度の低減及びシリサイド析出物を低減することによ
る効果に加えて、その領域に集中する電界を分散させる相乗効果が生じ、オフ電
流の異常増大を低減し、信頼性（ホットエレクトロン耐性）をさらに高めること
ができる。
【００９８】
本発明の半導体装置の能動領域内における触媒元素の濃度分布としては、高濃
度不純物領域の近傍での触媒元素濃度が、能動領域の中央部付近に比較して、１
／１０以下になっていることが望ましい。能動領域内における触媒元素の濃度比
が１／１０以下にまで大きくなっていれば、半導体装置のオフ特性の異常発生率
に関して本発明の効果がより顕在化されることが分かっている。さらに、本発明
の半導体装置の能動領域内における高濃度不純物領域に接合する接合部近傍での
触媒元素の濃度は、１×１０16〜１×１０17ａｔｏｍｓ／ｃｍ3の範囲内である
ことが望ましい。この領域での触媒元素の濃度が、１×１０17ａｔｏｍｓ／ｃｍ
3以下になっている場合には、触媒元素による半導体の素子特性に及ぼす電気的
な悪影響は全く見られなくなる。残留触媒元素の濃度は低減されればされるほど
好ましいことは当然であるが、触媒元素を用いて結晶化を行う方法を用いる限り
、最低限１×１０16ａｔｏｍｓ／ｃｍ3程度の触媒元素が残留することが避けら
れず、この濃度以下に低減することはできない。したがって、本発明の半導体装
置においても、少なくとも１×１０16ａｔｏｍｓ／ｃｍ3以上の濃度の触媒元素
がチャネル領域内の接合部近傍に残留していることになる。
【００９９】
図７（Ａ）は、本発明の半導体装置の製造方法により実際に作製したＰ型ＴＦ
Ｔの特性曲線を示すグラフであり、図７（Ｂ）は、素子領域の全体にわたって均
一な濃度で触媒元素を含む従来法により作製されたＰ型ＴＦＴの特性曲線を示し
ており、両特性曲線において共に、ソース・ドレイン間に１Ｖ及び４Ｖの電圧を
印加した際のゲート電圧Ｖｇを横軸とし、ドレイン電流Ｉｄを対数スケールとし
て縦軸に示す、ＴＦＴのＶｇ−Iｄ特性曲線である。図７（Ａ）、（Ｂ）共に、
２４点分の特性を重ねて表示している。
【０１００】
図７（Ａ）に示す特性曲線では、ゲート電圧Ｖｇをプラス方向（Ｐ型ＴＦＴが
オフ動作となる方向）に加えた際のオフ電流Ｉｄが発散しており、各ＴＦＴ毎に
異なるオフ電流となってあらわれており、著しくオフ電流が高くなったＴＦＴが
発生している。
【０１０１】
これに対して、図７（Ｂ）に示す特性曲線では、オフ電流が、全てのＴＦＴで
低く、良好に揃っていることが分かる。
【０１０２】
ゲート電圧Ｖｇをソース領域からドレイン領域への電界の方向がプラス方向に
なるように加えた際のドレイン電流Ｉｄにおいては両曲線において差は見られず
、オン特性が両半導体装置において差異がないことが分かる。
【０１０３】
両半導体装置に用いられる活性領域中に含まれる触媒元素量はほぼ等しく、活
性領域における触媒元素の濃度分布が異なっている点のみが上記の特性における
注目すべき差異になって現れている。この結果から、本発明の半導体装置の製造
方法によって作製されたＴＦＴは、そのリーク電流を低減するために非常に有効
であり、本発明の半導体装置により、リーク電流が低減された高性能なＴＦＴを
実現することができる。
【０１０４】
また、特開平１０−２７０３６３号公報、特開平１１−４０４９９号公報、特
開平１１−５４７６０号公報にそれぞれ記載された方法でも、能動領域内の触媒
元素を低減する処理が行われており、この場合、図７（Ａ）の特性曲線に表され
ているほどには、著しいオフ電流の発散が起こっていないが、この方法によって
も数％程度の確率でオフ動作時のリーク電流が大きい不良のＴＦＴが出現する。
【０１０５】
本発明の半導体装置では、現在まで１０００点を越えるＴＦＴを測定している
が、オフ電流が異常増大した不良のＴＦＴはこれまでのところ確認されていない
。また、本発明の半導体装置の製造方法によって作製されたＴＦＴを搭載したア
クティブマトリクス型液晶表示装置は、従来法で作製されたＴＦＴを搭載したア
クティブマトリクス液晶表示装置で頻発していた線状の表示ムラ（ドライバー部
のサンプリングＴＦＴに起因する）、オフ動作のリーク電流による画素欠陥も全
くなく、表示品位を大きく向上することができ、さらに、良品率を飛躍的に高め
ることができた。
【０１０６】
本発明の半導体装置の製造方法では、触媒元素をゲッタリングするために導入
される５族Ｂ元素が、不純物領域（ソース・ドレイン領域）を形成するために導
入される不純物としての役割を兼ねている。したがって、不純物が導入されて形
成された不純物領域を、触媒元素をゲッタリングするためのゲッタリングシンク
として兼ねて利用することができ、このため、触媒元素をゲッタリングするため
の領域を選択的に形成するための専用マスクを形成する工程を行う必要もない。
さらに、不純物領域に導入された不純物を加熱して活性化する工程と、触媒元素
をゲッタリングするための第２の加熱工程とを兼ねて行うことができ、工程数を
大幅に減らすことができ、製造工程を簡略化することができる。この結果、本発
明の半導体装置の製造方法では、生産性を大きく高めることができ、コストダウ
ン及び良品率の向上を図ることができる。
【０１０７】
また、本発明の半導体装置の製造方法では、触媒元素をゲッタリングするため
の第２の加熱処理を、半導体装置のチャネル領域中の触媒元素濃度とソース・ド
レイン領域中の触媒元素濃度とが少なくとも偏析状態に達しないような加熱条件
で行っており、触媒元素をゲッタリングするための第２の加熱処理における加熱
処理温度が通常の触媒元素をゲッタリングするための加熱処理温度よりも低温化
され、また、加熱時間も短縮されている。具体的には、前記の３つの公報では、
５５０℃以上の高温で数時間から数十時間に及ぶ加熱処理が必要であり、安価な
大型のガラス基板にこのような加熱処理条件に使用することができず、量産化す
ることができないのに対して、本発明では、低温にて短時間の加熱処理でよいた
めに、ガラス基板の重量によるたわみ・反りがなく、ガラス基板に特有の縮み（
シュリンケージ）も使用可能範囲内に抑えることができ、一般的に液晶表示用ア
クティブマトリクス基板の量産工程で使用されているガラス基板、例えば、外形
６００ｍｍ×７２０ｍｍ以上で厚さ０．５〜０．７ｍｍのサイズのコーニング社
コード１７３７ノンアニールガラス基板を使用することができ、量産対象である
大型のガラス基板に対応することができる。
【０１０８】
さらに、本発明の半導体装置の製造方法においては、絶縁基板上に形成された
非晶質ケイ素膜の一部分に触媒元素を選択的に導入し、その後、第１の加熱処理
を行うことにより、触媒元素が選択的に導入された領域からその周辺領域へと、
横方向（基板に平行な方向）に、非晶質ケイ素膜を結晶化し、横方向に結晶成長
した領域の結晶性ケイ素膜を半導体装置のチャネル領域として利用する方法が有
効である。このようにして形成された活性領域に対して選択的に５族Ｂから選ば
れた元素を導入し、半導体装置の高濃度不純物領域（ソース・ドレイン領域）を
形成した後、半導体装置の能動領域中の触媒元素の濃度と高濃度不純物領域中の
触媒元素濃度とが少なくとも熱平衡状態の偏析状態に達しないようにして、第２
の加熱処理を行い、半導体装置の能動領域（チャネル領域）となる結晶性ケイ素
膜中の触媒元素を高濃度不純物領域へとゲッタリングさせる。
【０１０９】
この場合、横方向に結晶成長させて得られた結晶性のケイ素膜は、全面的に触
媒元素を導入して非晶質ケイ素膜中にランダムに発生した結晶核によって結晶成
長させて得られた結晶性のケイ素膜よりも結晶性が優れたものとなるため、より
高い電流駆動能をもつ高性能半導体装置を得ることができる。さらに、このよう
な横方向に結晶成長させて得られた結晶性のケイ素膜は、全面的に触媒元素を導
入させて得られる結晶性ケイ素膜よりも、触媒元素の残留量が少なくなるため、
第２の加熱処理による触媒元素のゲッタリングがより行い易いものとなる。
【０１１０】
また、本発明の半導体装置の製造方法では、５族Ｂから選ばれた元素を導入し
て高濃度不純物領域（ソース・ドレイン領域）を形成する工程において、あるい
は、その前後において、高濃度不純物領域と能動領域との間に、５族Ｂ元素から
選ばれた元素が高濃度不純物領域よりも低濃度に導入された領域が形成されるよ
うに、あるいは、５族Ｂ元素から選ばれた元素を高濃度不純物領域に導入する工
程において、５族Ｂから選ばれた元素が導入されない領域を形成するようにする
ことが望ましい。このようにすれば、能動領域（チャネル領域）と高濃度不純物
領域（ソース・ドレイン領域）との間に、低濃度不純物領域（ＬＤＤ領域）ある
いは能動領域と同程度の濃度の不純物が導入された領域（オフセット領域）が形
成され、チャネル端近傍での触媒元素の濃度の低減及びシリサイド析出物の低減
作用に加えて、この領域に集中する電界を分散させることによる相乗効果を得る
ことができ、オフ電流の異常増大をさらに低減し、信頼性（ホットエレクトロン
耐性）を高めることができる。
【０１１１】
本発明の半導体装置の製造方法において、触媒元素をゲッタリングするための
第２の加熱処理は、半導体装置の能動領域中の触媒元素濃度と高濃度不純物領域
中の触媒元素濃度とが、少なくとも熱平衡状態の偏析状態に達しない加熱条件と
する必要がある。このような加熱条件としては、４００〜５２０℃の温度範囲と
して、３０分から２時間にわたる処理時間にて行うことが望ましい。このような
加熱条件とすれば、一般的に液晶表示用のアクティブマトリクス基板を量産する
工程で使用されている、６００ｍｍ×７２０ｍｍ以上の大きさの外形を有し、０
．５〜０．７ｍｍの厚さを有するコーニング社コード１７３７ノンアニールガラ
ス基板を使用しても問題が生じない。ただし、処理温度を４００℃以下に下げる
と、加熱処理時間を長時間化しても触媒元素の十分にゲッタリングすることがで
きず、あるいは、処理時間が非常に長くなるために、スループットが悪化して生
産台数・フットプリントが増加して量産プロセスとしての問題が生じる。
【０１１２】
また、本発明の半導体装置の製造方法における第２の加熱処理において、触媒
元素をゲッタリングするための所定温度に達するまでの昇温速度及び降温速度と
しては、共に少なくとも５℃／分を上回る速度で昇降温することが望ましい。昇
降温速度がこの速度よりも遅いと、意図しない余分な加熱処理が加わることにな
り、半導体装置の能動領域中の触媒元素と高濃度不純物領域中の触媒元素とが少
なくとも熱平衡状態の偏析状態に達しないという加熱条件を得ることができなく
なる。加えて、昇降温速度が遅い場合には、ガラス基板に対する熱的ダメージが
増加する。本発明者が行った実験によると、５℃／分以上の昇温速度及び降温速
度で第２の加熱処理を行えば、上記のような問題が生じることがなく、本発明の
特徴を有する半導体装置が得られることが明らかになっている。
【０１１３】
本発明の半導体装置の製造方法において、第２の加熱処理を行う場合、そのた
めの装置としては、平面形状（矩形状）を有する基板に対して概略相似形の断面
形状に形成された炉心管を有し、この炉心管の中に載置される基板が、基板面が
炉心方向に向けられて、炉心管と基板とのスペースが最小となるような配置とな
っているファーネス炉を用いることが望ましい。
【０１１４】
図８（ａ）〜（ｃ）は、それぞれ、本発明の半導体装置の製造方法において、
第２の加熱処理に使用されるファーネス炉を概略的に説明している。
【０１１５】
このファーネス炉は、図８（ａ）に示すように、複数枚の基板７０１を上下に
互いに等間隔（図中、７０５にて示す）になるように水平状態に載置する石英ボ
ード７０２を有しており、複数枚の基板７０１が載置された石英ボード７０２は
、内部をこの石英ボード７０２を収納する中空となっている石英チューブ（炉心
管）７０３に下方から嵌入され、この状態で基板７０１の加熱処理が行われる。
【０１１６】
石英チューブ７０３の断面形状は、図８（ｂ）に示すように、基板７０１の外
形より若干大きく、基板７０１に対して概略相似形となる矩形状になっている。
【０１１７】
従来からＩＣ等のシリコンウエハーは円形に形成されており、このようなウエ
ハーに対して加熱処理を行うファーネス炉は、図８（ｄ）に示すように、石英チ
ューブ７０３’の断面形状が円形になるように形成される。これに対して、液晶
表示用のアクティブマトリクス基板等のマザーボードとなるガラス基板は、全て
矩形状に形成されるため、従来のファーネス炉の石英チューブ７０３’に矩形状
の基板をセットすると、図８（ｄ）に示すように、基板７０１と石英チューブ７
０３’との間に大きな隙間７０６が生じることとなる。このような隙間７０６が
生じると、加熱処理の際の昇降温時に基板７０１内に発生する温度分布が大きく
、例えば、基板７０１の周辺部と中央部との間で、２００℃を超えるような温度
分布が発生し、この温度分布の発生による影響によって、基板に反り、割れ等が
頻発するおそれがある。
【０１１８】
本発明者は、石英チューブ７０３の側周部と基板７０１の側部との間に形成さ
れた隙間７０６と、各基板７０１間の基板ピッチ７０５とが、ファーネス炉によ
る加熱処理における昇降温時の基板７０１内の温度分布に対する大きなパラメー
タであることを見出した。さらに、このようなパラメータを適正にすることによ
り、基板７０１の昇降温速度を従来の装置よりも向上させて、処理能力の向上を
図ることができることも見出した。
【０１１９】
石英チューブ７０３の上部から供給されてファーネス炉中に流通される雰囲気
ガスのガス流れは、図８（ｃ）の矢印７０９〜７１１に示すように石英チューブ
７０３の内周部と基板７０１の側縁との間に形成された隙間７０６を通って各基
板７０１の表面に沿う流れとなる。このような矢印７１１に示す流れによって基
板７０１上に供給される雰囲気ガスのガス供給量は、基板７０１と石英チューブ
７０３との間の隙間７０６を流れる雰囲気ガス７１０の流速に比例し、また、各
基板間の基板ピッチ７０５の二乗に比例する。したがって、矢印７１０に示す雰
囲気ガスの流速を大きくするためには、供給ガスのガス供給量を増やすだけでは
不十分であり、石英チューブ７０３と基板７０１との間の隙間７０６を最小にす
ることにより、雰囲気ガスの流速を向上することができる。
【０１２０】
本発明の半導体装置の製造方法に使用されるファーネス炉では、基板７０１よ
りも若干大きい概略相似形の矩形断面を有する炉心管（石英チューブ）７０３を
用いており、基板７０１と石英チューブ７０３との間の隙間７０６を基板７０１
の外縁周の全体にわたって最小にすることができる。これにより、各基板７０１
間に形成される基板ピッチ７０５の最適化と併せて、昇降温時における基板７０
１内に発生する温度分布をほぼ一定に保つことができ、１辺が１メートル程度の
大きさを有する大型のガラス基板を用いて第２の加熱処理を行っても、割れ、反
り等がない安定した処理を行うことが可能となる。このようなことは、図８（ｄ
）に示す従来の円形の石英チューブ７０３’を用いても、基板７０１と石英チュ
ーブ７０３との間の隙間が広くなっている部分が生じるため、実現することがで
きない。
【０１２１】
図８（ａ）に示すファーネス炉では、複数の基板７０１をセットした石英ボー
ド７０２は、加熱処理の開始前には、石英チューブ７０３下方のホームポジショ
ン７０７に位置しており、このホームポジション７０７で、２００℃程度のある
程度の予熱が行われる。そして、加熱処理を行う場合には、矢印７０４に示す方
向に石英チューブ７０３内に嵌入していくように、この石英チューブ７０３への
嵌入と同時に石英チューブ７０３内の昇温がなされ、石英ボード７０２の全体が
石英チューブ７０３内に嵌入して、加熱処理を行うための所定位置（アニールゾ
ーン）７０８に入った時点で、加熱処理が開始される。また、加熱処理後の降温
は、逆に、石英ボード７０２を予熱ゾーンとなっているホームポジション７０７
に移動させることにより行われる。
【０１２２】
なお、図８（ａ）に示すファーネス炉は、クラスター状に連結した複数の石英
ボード７０２を収納するようなマルチチャンバー構成の石英チューブ７０３を備
える構成とし、多数の基板７０１をセットした複数の石英ボード７０２を同時に
加熱処理できるようにすることにより、非常に高い処理能力を有する加熱装置と
することができる。
【０１２３】
また、本発明の半導体装置の製造方法における第２の加熱処理としては、上記
のファーネス炉を用いた加熱処理の他に、高速熱アニール処理によって、加熱温
度を６００℃〜７５０℃の温度範囲とし、１秒〜１０分にわたる処理時間で処理
を行ってもよい。さらに、この加熱条件は、５００℃以下の余熱温度から高速ア
ニール温度まで、１００℃／分を上回る昇温速度で昇温させることが望ましい。
このような加熱条件であれば、半導体装置の能動領域中の触媒元素と高濃度不純
物領域中の触媒元素とが少なくとも熱平衡状態の偏析状態に達しないという状態
を実現することができる。さらに、このような高速熱アニール条件により加熱処
理を行えば、処理温度は高くなるが、瞬時に加熱処理を行うことができるため、
ガラス基板のたわみ、反りを抑えることができる。本発明者らの実験によると、
このような高速熱アニール条件とすれば、液晶表示用アクティブマトリクス基板
の量産工程で一般的に使用されている、６００ｍｍ×７２０ｍｍ以上の大きさの
外形を有し、０．５〜０．７ｍｍの厚さを有するサイズのコーニング社コード１
７３７ノンアニールガラス基板を使用することができることを明らかにしている
。また、基板一枚当たりの処理時間も大幅に短縮することができるため、量産工
程に適している。ただし、処理温度が高温となるため、アニール時間は正確に制
御する必要がある。昇降温速度が遅いと、意図しない余分な過熱処理が加わるこ
とになり、半導体装置の能動領域中の触媒元素と高濃度不純物領域中の触媒元素
とが少なくとも熱平衡状態の偏析状態に達しないようにすることができなくなる
。加えて、ガラス基板への熱的ダメージが増大する。
【０１２４】
このような高速熱アニールを行うための具体的な装置としては、タングステン
−ハロゲンランプ、キセノンアークランプ、ＵＶランプ等を用いたランプ照射、
あるいは、基板表面への高温ガス吹き付けによる加熱処理によって行うことが望
ましい。このようなタングステン−ハロゲンランプ等のランプ照射では、Ｓｉ層
を主に吸収層として、基板を瞬時に加熱し、冷却することができるため、本発明
の半導体装置の製造方法に好適に利用できる。
【０１２５】
また、基板表面への高温ガスの吹き付けによる高速熱アニールを行う場合には
、抵抗性加熱炉を併用して、この炉内に熱勾配を形成し、基板の熱容量を小さく
するために基板一枚ずつを炉内に挿入する。その際の基板の挿入速度と基板の表
面への高温ガス吹き付けにより昇温速度を制御することができる。この場合には
、基板全体を均一に瞬時に加熱することができ、その昇温速度及び降温速度を精
度よく制御することができる。
【０１２６】
触媒元素を高濃度不純物領域にゲッタリングさせるメカニズムとしては、高濃
度不純物領域での触媒元素に対する固溶度を、能動領域での触媒元素に対する固
溶度よりも高くすることにより、高濃度不純物領域に触媒元素をゲッタリングす
る（第１のゲッタリング作用）方法と、高濃度不純物領域内に触媒元素をトラッ
プするような局所的な偏析サイトを形成し、この偏析サイトに触媒元素を移動さ
せトラップする（第２のゲッタリング作用）方法とがある。
【０１２７】
結晶性ケイ素膜中に５族Ｂから選ばれた元素を導入すると、その領域の触媒元
素の固溶度を飛躍的に上げることができ、固溶度の差により触媒元素の移動、す
なわち第１のゲッタリング作用が行われるようになることから、本発明の半導体
装置の製造方法においては、高濃度不純物領域に５族Ｂ元素を導入している。具
体的には、５族Ｂから選ばれた元素としては、Ｐ、Ａｓ、Ｓｂから選ばれた少な
くとも一種の元素を用いることができる。これらから選ばれた一種または複数種
の元素であれば、能動領域に含まれる触媒元素を効率的に移動させることができ
、十分なゲッタリング効果を得ることができる。これらの元素の中では、Ｐが最
も高いゲッタリング効果が得られることが分かっている。
【０１２８】
さらに、５族Ｂから選ばれた元素が導入された高濃度不純物領域（ソース・ド
レイン領域）に、３族Ｂから選ばれた元素をさらに導入すると、５族Ｂから選ば
れた元素に加えて３族Ｂ元素を含有している状態となって、より大きなゲッタリ
ング効果を得ることができる。このような状態にすることによって、高濃度領域
において触媒元素をゲッタリングするメカニズムが変わることが分かっており、
５族Ｂ元素のみを含んでいる場合には、両領域の固溶度の差を利用して、触媒元
素を拡散移動させる第１のゲッタリング作用によって触媒元素が移動されるが、
３族Ｂ元素を加えることによって、ゲッタリングシンクとなる高濃度不純物領域
で触媒元素が析出し易い状態となり、欠陥あるいは偏析サイトに触媒元素を移動
させトラップする第２のゲッタリング作用が加わる。このように、５族Ｂから選
ばれた元素に加えて３族Ｂから選ばれた元素を導入することによって、第１及び
第２の双方のゲッタリング作用によって触媒元素を移動させることができ、半導
体装置のチャネル領域内において、ソース・ドレイン領域との接合部の近傍で、
より大きく触媒元素の濃度を低減することができる。具体的には、５族Ｂから選
ばれた元素としてはＰ（燐）を用い、３族Ｂから選ばれた元素としてはＢ（ホウ
素）を用いた場合に、最も高いゲッタリング効果を得ることができる。
【０１２９】
さらに、触媒元素をゲッタリングする効果を高める他の方法として、ゲッタリ
ングシンクとなる高濃度不純物領域にＡｒ、Ｋｒ、Ｘｅから選ばれた希ガス元素
を導入する工程を付加することが非常に有効である。ゲッタリングシンクとなる
高濃度不純物領域に、これらの希ガス元素が存在すると、高濃度不純物領域に大
きな格子間歪みが生じて、欠陥あるいは偏析サイトに触媒元素を移動させトラッ
プする第２のゲッタリング作用が強力に働く。したがって、希ガス元素を導入す
ることにより、触媒元素をゲッタリングする２つのメカニズムの双方が働き、こ
の２つのメカニズムにより効果を得ることができ、半導体装置のチャネル領域内
において、ソース・ドレイン領域の接合部の近傍で、より効果的に触媒元素を低
減することができる。希ガス類から選ばれた元素としては、Ａｒ、Ｋｒ、Ｘｅか
ら選ばれた一種または複数種類のものであれは、ゲッタリングの効率を向上させ
ることができるが、これらの希ガス元素の中では、Ａｒを用いた場合に最も大き
な効果を得ることができる。
【０１３０】
また、本発明の半導体装置の製造方法では、非晶質ケイ素膜の結晶化を助長す
る触媒元素の種類としては、Ｎｉ、Ｃｏ、Ｆｅ、Ｐｄ、Ｃｕ、Ａｕ等のうちの一
種、または、これらから選ばれた複数種類の元素を用いることができ、これらの
元素を触媒元素として用いれば、微量で結晶化を助長することができる。
【０１３１】
これらの触媒元素は、単独では作用せず、非晶質ケイ素膜のケイ素原子と結合
しシリサイド化することにより結晶成長を促進するため、触媒元素のシリサイド
化合物における格子定数が単結晶ケイ素の格子定数に近似していることが好まし
い。Ｎｉは、２原子のＳｉとシリサイド化合物であるＮｉＳｉ2を形成する。Ｎ
ｉＳｉ2は、蛍石型の結晶構造を有し、その結晶構造は、単結晶ケイ素のダイヤ
モンド構造と非常に類似している。しかも、５．４３０Åの格子定数を有するダ
イヤモンド構造の結晶ケイ素に対して、ＮｉＳｉ2は、その格子定数が５．４０
６Åであり、ケイ素の格子定数に最も近くなっている。したがって、ＮｉＳｉ2
は、非晶質ケイ素膜の結晶化に際して、最も優れた鋳型となり、非晶質ケイ素膜
の結晶化が最も促進されるため、Ｎｉが触媒元素として好適である。
【０１３２】
また、本発明の半導体装置の製造方法において、触媒元素を導入することによ
り結晶化された結晶性ケイ素膜の結晶性をさらに向上し、半導体装置の性能、特
に、電流駆動能力をより向上させる方法として、触媒元素により結晶化された結
晶性ケイ素膜に対して、さらに、高温の酸化雰囲気中にて熱処理を行う工程、あ
るいは、レーザ光を照射す工程を追加することが有効である。高温（８００℃〜
１１００℃）、酸化雰囲気中にて熱処置を行うと、酸化作用により生じる過飽和
Ｓｉ原子がケイ素膜中に供給されて、この過飽和Ｓｉ原子が、ケイ素膜中の結晶
欠陥（特に、不対結合手：ダングリングボンド）に入り込み、これにより欠陥を
消滅させることができる。ただし、この方法では、安価なガラス基板を使用する
ことができない。この観点から、本発明の半導体装置の製造方法では、レーザ光
を照射する方法を用いて結晶性を高めることがより有効である。
【０１３３】
本発明の半導体装置の製造方法によって得られた結晶性のケイ素膜に対して、
レーザ光を照射した場合、結晶性ケイ素膜と非晶質ケイ素膜との融点の相違によ
って、結晶粒界部及び微小な残留非晶質ケイ素領域（未結晶領域）が集中的に結
晶化されることになる。通常の固相成長法によって形成した結晶性ケイ素膜では
、結晶構造が双晶状態になっているため、強光を照射した後も結晶の内部は双晶
欠陥として残る。これに対して、触媒元素を導入することにより結晶化した結晶
性ケイ素膜は、柱状結晶により形成されており、その内部は単結晶状態になって
いるため、強光が照射されると、基板全面にわたって単結晶状態に近い良質の結
晶性のケイ素膜が得られ、結晶性の観点から、その有効性は非常に高い。
【０１３４】
また、この場合には、元々結晶性を有するケイ素膜に対してレーザー照射する
ため、非晶質ケイ素膜に、直接レーザ照射して結晶化する方法とは異なり、レー
ザー照射のバラツキによる影響は大きく緩和され、結晶の均一性上の問題も生じ
ない。
【０１３５】
ただし、本発明の半導体装置の製造方法においては、このようなレーザー光を
照射する工程は、触媒元素をゲッタリングするための第２の加熱処理を行う前に
行うことが望ましい。触媒元素を導入することによって固相結晶化して得られた
結晶性のケイ素膜にレーザー光を照射すると、触媒元素の存在形態が変化する。
【０１３６】
具体的には、残存する触媒元素がレーザ光照射によって、シリサイドとして凝
集・再凝集が起こる。能動領域から触媒元素を移動させ、本発明のように、接合
部で濃度勾配を形成した状態で触媒元素の移動を停止させるゲッタリング工程は
、チャネル領域となる領域の結晶性ケイ素膜の結晶状態が完全に終了した後に行
うことが望ましく、これにより理想的なゲッタリングを行うことができる。触媒
元素のゲッタリングを行った後に、結晶性を助長する処理を行った場合には、ゲ
ッタリングした後に残留し固溶した触媒元素が再凝集してシリサイド化し、半導
体装置に電気的悪影響を与えるおそれが生じる。
【０１３７】
以下、本発明の半導体装置の製造方法を用いた具体的な実施例について説明す
る。
（実施例１）
本実施例１では、アクティブマトリクス型の液晶表示装置のドライバー回路、
画素部分、あるいは、薄膜集積回路に用いられるＮ型ＴＦＴをガラス基板上に作
製する工程について説明する。
【０１３８】
図１（ａ）〜（ｇ）は、それぞれ、本実施例１のＮチャネル型ＴＦＴの製造方
法を工程毎に説明する断面図である。
【０１３９】
本実施例１のＮチャネル型ＴＦＴを製造するには、まず、図１（ａ）に示すよ
うに、後の工程によりガラス基板１０１から不純物が拡散することを防止するた
め、ガラス基板１０１上に、例えば、プラズマＣＶＤ法によって、３００〜５０
０ｎｍ程度の膜厚を有する酸化ケイ素からなる下地膜１０２を形成する。次に、
プラズマＣＶＤ法を用いて、厚さ２０〜８０ｎｍ、例えば、４０ｎｍの真性（Ｉ
型）の非晶質ケイ素膜（ａ−Ｓｉ膜）１０３を成膜する。本実施例１では、ガラ
ス基板１０１として、３２０ｍｍ×４００ｍｍで厚さ０．７ｍｍのコーニング社
コード１７３７のノンアニール品ガラス基板を用い、また、プラズマＣＶＤ装置
としては、平行平板式のプラズマＣＶＤ装置を用い、加熱温度を３００℃として
、材料ガスとして、ＳｉＨ4ガスとＨ2ガスとを用いた。また、ＣＶＤ電極に供給
されるＲＦパワーのパワー密度を１０〜２００ｍＷ／ｃｍ3の範囲、例えば、８
０ｍＷ／ｃｍ3として、ａ−Ｓｉ膜１０３を成膜した。
【０１４０】
次に、ａ−Ｓｉ膜１０３の表面上に微量のニッケル１０５を添加する。ニッケ
ル１０５の添加は、ニッケルを溶解した溶液をａ−Ｓｉ膜１０３上に保持し、ス
ピナーによりニッケル溶液を基板１０１上に均一に延ばし乾燥させることにより
行う。本実施例１では、溶質として酢酸ニッケル、溶媒として水を用い、溶液中
のニッケル濃度が１０ｐｐｍとなるように調整した。添加されたニッケルの濃度
は、全反射蛍光Ｘ線分析（ＴＲＸＲＦ）法を用いた測定により、５×１０12ａｔ
ｏｍｓ／ｃｍ3程度であった。
【０１４１】
次に、微量のニッケル１０５が添加されたａ−Ｓｉ膜１０３を不活性ガス雰囲
気下、例えば、窒素ガス雰囲気下で加熱処理を行う。この加熱処理においては、
昇温途中に、まず、ａ−Ｓｉ膜１０３中に含まれる水素の離脱処理を行い、その
後さらに高温条件として、ａ−Ｓｉ膜１０３の結晶化を行った。具体的には、第
１ステップの加熱処理として４５０℃〜５２０℃の温度条件として１〜２時間に
わたる処理時間によりアニール処理を行い、第２ステップの加熱処理として、５
２０℃〜５７０℃の温度条件で２〜８時間にわたる処理時間によりアニール処理
を行う。本実施例１では、５００℃の温度条件で１時間にわたる加熱処理を行っ
た後、５５０℃の温度条件で４時間にわたる加熱処理を行った。この加熱処理に
おいて、ａ−Ｓｉ膜１０３の表面に添加されたニッケルは、ａ−Ｓｉ膜１０３中
に拡散すると共に、シリサイド化が起こり、このシリサイドを核として、ａ−Ｓ
ｉ膜１０３は、結晶化が進行して、結晶性のケイ素膜１０３’となる。
【０１４２】
次いで、図１（ｂ）に示すように、レーザー光１０７を結晶性のケイ素膜１０
３’上に照射することにより、結晶性のケイ素膜１０３’を再結晶化し、その結
晶性を向上させる。このときのパルスレーザー光として、本実施例１では、Ｘｅ
Ｃｌエキシマレーザー（波長３０８ｎｍ、パルス幅４０ｎｓｅｃ）を用いた。レ
ーザー光１０７の照射条件は、照射時に基板１０１を２００〜４５０℃、例えば
４００℃に加熱し、エネルギー密度を２５０〜４５０ｍＪ／ｃｍ3、例えば、３
５０ｍＪ／ｃｍ3で照射する照射条件とした。また、レーザー光１０７のビーム
サイズは、基板１０１の表面上で１５０ｍｍ×１ｍｍの長尺形状となるようにビ
ームスポットに成形し、このビームスポットの長尺方向に対して垂直な方向に０
．０５ｍｍステップ幅で順次走査した。これにより、結晶性のケイ素膜１０３’
の任意の一点について、計２０回のレーザー光１０７の照射が行われることにな
る。このようなレーザー光１０７が繰り返して照射されることにより、固相結晶
化により得られた結晶性のケイ素膜１０３’は、レーザー光１０７の照射による
溶融固化過程により結晶欠陥が低減され、より高品質な結晶性ケイ素膜１０３’
となる。
【０１４３】
その後、結晶性ケイ素膜１０３’の不要な部分をエッチングにより除去して素
子間分離を行う。このような工程を経て、図１（ｃ）に示すように、後の工程で
、ＴＦＴの活性領域（ソース／ドレイン領域、チャネル領域）となる島状の結晶
性ケイ素膜１０８が形成される。
【０１４４】
次に、図１（ｄ）に示すように、活性領域となる結晶性のケイ素膜１０８上を
覆うように、２０〜１５０ｎｍの膜厚、例えば、１００ｎｍの膜厚にゲート絶縁
膜である酸化ケイ素膜１０９を成膜する。この酸化ケイ素膜１０９の形成には、
本実施例１では、ＴＥＯＳ（Ｔｅｔｒａ  Ｅｔｈｏｘｙ  Ｏｒｔｈｏ  Ｓｉｌｉ
ｃａｔｅ）を原料として、酸素共存下に基板温度を１５０〜６００℃、好ましく
は、３００〜４５０℃に加温して、ＲＦプラズマＣＶＤ法により分解・堆積した
。あるいは、ＴＥＯＳを原料として、オゾンガス共存下に基板温度を３５０〜６
００℃、好ましくは、４００〜５５０℃に加温して、減圧ＣＶＤ法もしくは常圧
ＣＶＤ法により酸化ケイ素膜１０９を形成してもよい。
【０１４５】
続いて、スパッタリング法によって、高融点メタルを堆積し、これをパターニ
ングして、結晶性のケイ素膜１０８上となる所定の部分に位置するゲート電極１
１０を形成する。この高融点メタルとしては、タンタル（Ｔａ）、タングステン
（Ｗ）、モリブデン（Ｍｏ）等を用いることが望ましい。本実施例１では、微量
の窒素が添加されたＴａを用い、３００〜６００ｎｍの膜厚、例えば４５０ｎｍ
の膜厚になるように形成した。
【０１４６】
続いて、イオンドーピング法を用いて、ゲート電極１１０をマスクとして結晶
性のケイ素膜１０８の活性領域となる領域に低濃度の不純物（リン）１１２を注
入する。本実施例１では、リンをドーピングするためのドーピングガスとして、
フォスフィン（ＰＨ3）を用い、ドーピング条件としては、加速電圧を６０〜９
０ｋＶ、例えば、８０ｋＶとし、ドーズ量を１×１０12〜１×１０14ｃｍ-2とし
た。
【０１４７】
この工程により、ゲート電極１１０にマスクされてリンが注入されない結晶性
のケイ素膜１０８の領域１０８ａは、後の工程を経てＴＦＴのチャネル領域１１
３となる。
【０１４８】
次に、図１（ｅ）に示すように、ゲート電極１１０を一回り大きく覆ったフォ
トレジストをゲート電極１１０上に設け、ドーピングマスク１１６とする。その
後、イオンドーピング法を用いて、ドーピングマスク１１６をマスクとして活性
領域となる領域に不純物（リン）１１７を注入する。この場合、リンをドーピン
グするためのドーピングガスをして、フォスフィン（ＰＨ3）を用い、ドーピン
グ条件としては、加速電圧を６０〜９０ｋＶ、例えば、８０ｋＶとし、ドーズ量
を１×１０15〜８×１０15ｃｍ-2、例えば、２×１０15ｃｍ-2とする。この工程
により、ドーピングマスク１１６によりマスクされず、高濃度に不純物（リン）
１１７が注入された結晶性のケイ素膜１０８の領域１０８ｂは、後の工程により
ＴＦＴのソース／ドレイン領域１１８となる。また、ドーピングマスク１１６に
よりマスクされて高濃度の不純物（リン）１１７が導入されない領域１０８ｃが
、領域０８ａと領域１０８ｃとの間に形成される。この領域１０８ｃは、後の工
程を経て、低濃度にリンが導入されたＬＤＤ領域１１４となる。
【０１４９】
そして、ドーピングマスク１１６を除去した後、不活性ガス雰囲気下、例えば
、窒素ガス雰囲気下にて熱処理を行う。本実施例１では、窒素ガス雰囲気中、４
００℃〜５５０℃の温度条件として３０分から２時間にわたる処理を行った。こ
の加熱条件は、４５０〜５２℃の温度範囲として３０分から２時間にわたって行
うことがより望ましい。また、この加熱処理においては、加熱処理温度までの昇
温速度及び加熱処理温度から降温する降温速度は、少なくとも５℃／分以上であ
ることが望ましい。本実施例１では、加熱温度を５００℃として、１時間にわた
って加熱処理を行い、基板を２００℃程度に余熱した状態から加熱温度である５
００℃まで３０分で昇温し（昇温速度１０℃／分）、加熱処理を終了した後には
、この加熱温度（５００℃）から２００℃まで、３０分で降温した。
【０１５０】
この加熱処理工程を行うことにより、結晶性のケイ素膜１０８の領域１０８ｂ
に高濃度にドーピングされているリン１１７によって、結晶性のケイ素膜１０８
の領域１０８ａに残存しているニッケルが、図１（ｆ）中の矢印１２２にて示す
ように、領域１０８ａから領域１０８ｂ及び１０８ｃに移動される。また、この
加熱処理は、領域１０８ａ中のニッケル濃度と、ゲッタリングシンクとなる高濃
度にリンがドーピングされた領域１０８ｂ及び１０８ｃ中のニッケル濃度とが、
熱平衡の偏析状態に達しないため、領域１０８ａと領域１０８ｃとの接合部の近
傍領域において、集中的にニッケルがゲッタリングされる。その結果、チャネル
領域となる領域１０８ａ及びＬＤＤ領域となる領域１０８ｃにおいて、図６に示
すようなニッケルの濃度勾配が得られることとなる。この加熱処理において、加
熱処理後の領域１０８ａにおける領域１０８ｃとの接合部の近傍部分に残留する
ニッケル濃度は、１×１０16ａｔｏｍｓ／ｃｍ3程度にまで低減される。また、
この領域１０８ａに残留しているニッケルは、領域１０８ｃとの接合部近傍にお
いて、シリサイド状態ではなく、格子間ニッケルとして固溶した状態で存在して
いる。
【０１５１】
本実施例１では、ガラス基板１０１として、３２０ｍｍ×４００ｍｍで厚さ０
．７ｍｍのコーニング社コード１７３７のノンアニール品ガラス基板を用いてい
るが、上記加熱処理によって、反り・たわみ、割れ等は発生しなかった。さらに
、本発明者らの実験では、他のメートルサイズの大型ガラス基板を用いた場合に
も、上記の加熱処理によって、反り・たわみ、割れ等が発生することがなく、使
用可能であることを確認している。
【０１５２】
また、本実施例１においては、図８に示すような基板１０１の平面形状と概略
相似形の断面形状をもつ炉心管の中に、基板面を炉心方向に向け、炉心管と基板
との間のスペースを最小となるような配置としたファーネス炉を用いて加熱処理
を行った。炉心管は、本実施例１で使用したガラス基板サイズの３２０×４００
ｍｍより一回り大きな矩形状の断面形状に形成されており、基板を収納するため
の炉心管の内部のスペースの大きさは、４００ｍｍ×４８０ｍｍになっている。
１回の加熱処理を同時に行うために炉心管にチャージされる基板のチャージ枚数
は２０枚となっている。そして、窒素ガスが炉心管の上方より供給され、各基板
間に拡散され、各基板を面内均一に加熱することが可能になっている。図８にお
いて、石英チューブ（炉心管）７０３は、石英チューブ７０３の外側に設けられ
たヒーターによって、５２０℃に加熱されており、石英チューブ７０３下のホー
ムポジション７０７では、２００℃に余熱される。そして、矢印７０４に示すよ
うに、基板７０１をチャージした石英ボード７０２が石英チューブ７０３内に入
っていくと共に昇温がなされ、石英ボード７０２の全体が、アニールゾーン７０
８に完全に挿入されることによって、基板７０１の熱処理が開始される。降温は
、石英ボード７０２を余熱ゾーンであるホームポジション７０７に降ろすことに
よって行われる。このような装置を用いることによって、昇降温速度を高速化す
ることができると共に、昇降温時の基板内の温度分布をほぼ一定に保つことがで
き、メートルサイズの大型ガラス基板に対しても、割れや反りのない安定した処
理を実現することが可能である。
【０１５３】
また、この加熱処理によって、触媒元素であるニッケルがゲッタリングされる
が、この作用に加えて、イオン注入によって注入された不純物（リン）が活性化
されると共に、不純物の導入によって劣化した結晶性が改善される。このように
して得られたソース／ドレイン領域１１８のシート抵抗値は、０．８〜１．５ｋ
Ω／□であり、ＬＤＤ領域１１４のシート抵抗値は、３０〜１００ｋΩであった
。また、ゲート絶縁膜１０９の焼成処理が上記の加熱処理によって同時に行われ
、ゲート絶縁膜１０９自身のバルク特性及び結晶性のケイ素膜１０８とゲート絶
縁膜１０９との界面部分の界面特性の向上を図ることができる。
【０１５４】
次に、図１（ｇ）に示すように、６００ｎｍ程度の膜厚の酸化ケイ素膜あるい
は窒化ケイ素膜を形成して層間絶縁膜１２４とする。層間絶縁膜１２４として酸
化ケイ素膜を形成する場合には、ＴＥＯＳを原料として、酸素共存下でのプラズ
マＣＶＤ法、もしくは、オゾン共存下での減圧ＣＶＤ法あるいは常圧ＣＶＤ法を
用いることにより、段差被覆性に優れた良好な酸化ケイ素膜が形成される。また
、層間絶縁膜１２４として、窒化ケイ素膜を形成する場合は、ＳｉＨ4及びＮＨ3
を原料ガスとしてプラズマＣＶＤ法を用いることにより形成される。この窒化ケ
イ素膜は、活性領域となる結晶性のケイ素膜１０８とゲート絶縁膜１０９との界
面に水素原子を供給して、ＴＦＴ特性を劣化させる不対結合手を低減させること
ができる。
【０１５５】
次いで、層間絶縁膜１２４の結晶性ケイ素膜１０８上のソース・ドレイン領域
１１８に該当する部分に、これらの領域に到達するコンタクトホールを形成する
。層間絶縁膜１２４に形成されたコンタクトホールには、金属材料、例えば、窒
化チタンとアルミニウムとの二層膜によって、ＴＦＴのソース・ドレイン領域１
１８に電気的に接続される電極・配線１２５を形成する。窒化チタン膜は、アル
ミニウムが半導体層に拡散することを防止するためのバリア膜として設けられる
。また、このＴＦＴを液晶表示装置の画素スイッチング用等に用いる場合には、
ドレイン電極には、ＩＴＯ等の透明電極膜からなる画素電極を用いればよい。さ
らに、この場合、他方のソース電極には、ソースバスラインを構成することにな
り、このソースバスラインを介して、ビデオ信号等の電気信号が供給され、ゲー
トバスラインのゲート信号に基づいて、画素電極に必要な電荷が書き込まれる。
【０１５６】
最後に、１気圧の水蒸気雰囲気下、３５０℃の温度条件として１時間にわたる
アニールを行い、所望のＴＦＴ１２６を完成させる。なお、このＴＦＴ１２６を
保護するために、さらに、窒化ケイ素膜等の保護膜を設けてもよい。
【０１５７】
以上、本実施例１で説明した工程を経て製造されるＴＦＴは、電界効果移動度
が２５０ｃｍ2／Ｖｓ程度、閾値電圧が１．５Ｖ程度となり、非常に高性能な性
能が得られ、従来の製造方法により得られたＴＦＴで高頻度に見られたＴＦＴの
オフ動作時のリーク電流の異常な増大が全くなく、単位Ｗ当たり１ｐＡ以下と、
非常に低い値を安定して示した。この値は、触媒元素を用いずに作製した従来の
ＴＦＴを比較しても全く差がなく、製造歩留まりを大きく向上させることができ
た。
【０１５８】
さらに、本実施例１のＴＦＴは、繰り返し測定、バイアス、温度ストレスによ
る耐久性試験を行っても特性劣化がほとんどみられず、従来の方法により製造さ
れたＴＦＴに比較しても非常に信頼性が高い。
【０１５９】
本実施例１のＴＦＴを用いた液晶表示用アクティブマトリクス基板を実際に点
灯評価したところ、従来法により作製されたＴＦＴを用いたものに比較して表示
ムラが明らかに少なく、ＴＦＴリークによる画素欠陥を極めて少なく、コントラ
スト比の高い高表示品位の液晶パネルを得ることができた。
【０１６０】
なお、以上に説明した本実施例１のＴＦＴ作製工程は、アクティブマトリクス
基板の画素電極を対象として説明を行ったが、本実施例１のＴＦＴは、薄膜集積
回路等にも適用可能であり、その場合は、ゲート電極上にもコンタクトホールを
形成し、必要とする配線を設ければよい。
（実施例２）
本実施例２では、上記の実施例１と同様に、アクティブマトリクス型の液晶表
示装置のドライバー回路、画素部分、薄膜集積回路に用いられるＮ型ＴＦＴをガ
ラス基板上に作製する工程について説明する。
【０１６１】
図２（ａ）〜（ｈ）は、それぞれ、本実施例２のＮチャネル型ＴＦＴの製造方
法を工程毎に説明する断面図である。
【０１６２】
本実施例２のＮチャネル型ＴＦＴを製造するには、まず、図２（ａ）に示すよ
うに、後の工程によりガラス基板２０１から不純物が拡散することを防止するた
め、ガラス基板２０１上に、例えば、プラズマＣＶＤ法によって、３００〜５０
０ｎｍ程度の膜厚を有する酸化ケイ素膜からなる下地膜２０２を形成する。次に
、プラズマＣＶＤ法を用いて、厚さ２０〜８０ｎｍ、例えば、４０ｎｍの真性（
Ｉ型）の非晶質ケイ素膜（ａ−Ｓｉ膜）２０３を成膜する。
【０１６３】
次に、ａ−Ｓｉ膜２０３の表面上に微量のニッケル２０５を添加する。ニッケ
ル２０５の添加は、ニッケルを溶解した溶液をａ−Ｓｉ膜２０３上に保持し、ス
ピナーによりニッケル溶液を基板２０１上に均一に延ばし乾燥させることにより
行った。本実施例２では、溶質として酢酸ニッケル、溶媒として水を用い、溶液
中のニッケル濃度が１０ｐｐｍとなるように調整した。添加されたニッケルのａ
−Ｓｉ基板２０１上のニッケル濃度は、全反射蛍光Ｘ線分析（ＴＲＸＲＦ）法を
用いた測定により、５×１０12ａｔｏｍｓ／ｃｍ3程度であった。
【０１６４】
次に、微量のニッケル２０５が添加されたａ−Ｓｉ膜２０３を不活性ガス雰囲
気下、例えば、窒素ガス雰囲気下で加熱処理を行う。この加熱処理は、５２０〜
５７０℃、例えば、５５０℃の温度条件として、２〜８時間、例えば、４時間に
わたって処理時間とした。このアニール処理によって、ａ−Ｓｉ膜２０３は、結
晶性のケイ素膜２０３’に結晶化される。
【０１６５】
次いで、図２（ｂ）に示すように、レーザー光２０７を結晶性のケイ素膜２０
３’上に照射することにより、結晶性のケイ素膜２０３’を再結晶化し、その結
晶性を向上させる。このときのパルスレーザー光として、本実施例２では、Ｘｅ
Ｃｌエキシマレーザー（波長３０８ｎｍ、パルス幅４０ｎｓｅｃ）を用いた。レ
ーザー光２０７の照射条件は、照射時に基板２０１を２００〜４５０℃、例えば
、４００℃に加熱し、エネルギー密度を２５０〜４５０ｍＪ／ｃｍ3、例えば、
３５０ｍＪ／ｃｍ3で照射する照射条件とした。このようなレーザー光２０７が
繰り返して照射されることにより、固相結晶化により得られた結晶性のケイ素膜
２０３’は、レーザー光２０７の照射による溶融固化過程により結晶欠陥が低減
され、より高品質な結晶性ケイ素膜となる。
【０１６６】
その後、結晶性ケイ素膜２０３’の不要な部分をエッチングにより除去して素
子間分離を行う。この工程を経て、図２（ｃ）に示すように、後の工程によって
ＴＦＴの活性領域（ソース／ドレイン領域。チャネル領域）となる島状の結晶性
ケイ素膜２０８が形成される。
【０１６７】
次に、図２（ｄ）に示すように、活性領域となる結晶性のケイ素膜２０８上を
覆うように、２０〜１５０ｎｍの膜厚、例えば、１００ｎｍの膜厚にゲート絶縁
膜である酸化ケイ素膜２０９を成膜する。この酸化ケイ素膜２０９の形成には、
本実施例２では、ＴＥＯＳ（Ｔｅｔｒａ  Ｅｔｈｏｘｙ  Ｏｒｔｈｏ  Ｓｉｌｉ
ｃａｔｅ）を原料として、酸素共存下に基板温度を１５０〜６００℃、好ましく
は、３００〜４５０℃に加温して、ＲＦプラズマＣＶＤ法により分解・堆積した
。酸化ケイ素膜２０９の成膜後、酸化ケイ素膜２０９自身のバルク特性及び結晶
性ケイ素膜２０８と酸化ケイ素膜２０９との間の界面特性を向上するために、不
活性ガス雰囲気下で、５００〜６００℃の温度条件で、１〜４時間にわたるアニ
ールを行った。
【０１６８】
続いて、スパッタリング法によって、４００〜８００ｎｍの膜厚、例えば、６
００ｎｍの膜厚にアルミニウムを成膜し、これをパターニングして、結晶性のケ
イ素膜２０８上となる所定の部分に位置するゲート電極２１０を形成する。次い
で、このアルミニウムからなるゲート電極２１０の表面を陽極酸化することによ
り、ゲート電極２１０の表面上に酸化物層２１１を形成する。なお、本実施例２
にて作製されるＴＦＴをアクティブマトリクス基板の画素ＴＦＴとする場合には
、このゲート電極２１０は、ゲートバスラインを構成する際に、同時に同一平面
上に形成されることとなる。ゲート電極２１０の陽極酸化は、酒石酸が１〜５％
含まれたエチレングリコール溶液中で、最初に一定電流を流した後に２２０Ｖま
で電圧を上げ、その状態で１時間保持することにより得られる。得られた酸化物
層２１１の厚さは３００ｎｍであった。なお、この酸化物層２１１は、後のイオ
ンドーピング工程において、オフセットゲート電極を形成する厚さとなるため、
オフセットゲート電極の長さを上記の陽極酸化構成によって決定することができ
る。
【０１６９】
続いて、イオンドーピング法を用いて、不純物であるリン２１７を注入する。
この場合、酸化ケイ素膜２０９上に形成されたゲート電極２１０及びその周囲の
酸化物層２１１がマスクとなり、ゲート電極２１０及び酸化物層２１１の下の部
分に該当する結晶性のケイ素膜２０８中にはリン２１７は注入されない。本実施
例２では、リン２１７をドーピングするためのドーピングガスとして、フォスフ
ィン（ＰＨ3）を用い、ドーピング条件としては、加速電圧を６０〜９０ｋＶ、
例えば、８０ｋＶとし、ドーズ量を１×１０15〜８×１０15ｃｍ-2、例えば、２
×１０15ｃｍ-2とした。
【０１７０】
この工程により、ゲート電極２１０にマスクされてリン２１１が注入されない
結晶性ケイ素膜２０８の領域２０８ａは、後の工程を経てＴＦＴのチャネル領域
となる。また、ゲート電極２１０及び酸化物層２１１にマスクされずにリン２１
７が注入された結晶性のケイ素膜２０８の領域２０８ｂは、後の工程を経てＴＦ
Ｔのソース／ドレイン領域となる。また、酸化物層２１１の下に該当する領域２
０８ｃは、酸化物層２１１がマスクとなってリン２１７が注入されず、領域２０
８ａと同様の状態となるが、ゲート電極２１０とは重なっておらず、この領域２
０８ｃは、後の工程を経てオフセット領域となる。
【０１７１】
不純物がそれぞれの濃度に導入された各領域を形成した後、この状態で、イオ
ンドーピング法を用いてアルゴンを導入する。ドーピングガスとしては、１００
％のＡｒガスを用い、加速電圧を、例えば、８０ｋＶとし、ドーズ量としては、
１×１０15〜１×１０16ｃｍ-2、例えば、２×１０15ｃｍ-2とした。この工程を
行った後、領域２０８ｂには、リン２１７に加えてアルゴンが含まれた領域とな
る。この状態の領域２０８ｂ中のアルゴンの濃度は、２×１０20〜５×１０20ａ
ｔｏｍｓ／ｃｍ3程度であった。
【０１７２】
そして、不活性ガス雰囲気下、例えば、窒素ガス雰囲気下にて熱処理を行う。
本実施例２では、窒素ガス雰囲気中、４００〜５５０℃の温度条件として３０分
から２時間にわたる処理を行った。この加熱条件は、４５０〜５２０℃の温度範
囲として、３０分〜２時間にわたって行うことがより望ましい。また、この加熱
処理においては、加熱処理温度までの昇温速度及び加熱処理温度から降温する降
温速度は、少なくとも５℃／分以上であることが望ましい。本実施例２では、実
際には、加熱温度を５００℃として、１時間にわたって加熱処理を行い、基板を
２００℃程度に余熱した状態から加熱温度である５００℃まで３０分で昇温し（
昇温速度１０℃／分）、加熱処理を終了した後には、この加熱温度（５００℃）
から２００℃まで、３０分で降温した。
【０１７３】
この加熱処理工程を行うことにより、領域２０８ｂに高濃度にドーピングされ
ているリン及びアルゴンによって、領域２０８ａに残存しているニッケルが、図
２（ｆ）中の矢印２２２にて示すように、領域２０８ａから領域２０８ｂに移動
される。また、この加熱処理は、領域２０８ａ中のニッケル濃度とゲッタリング
シンクとなる高濃度にリン及びアルゴンが導入された領域２０８ｂ中のニッケル
濃度とが、熱平衡の偏析状態に達しないため、領域２０８ａと領域２０８ｂ及び
２０８ｃとの接合部の近傍領域において、集中的にニッケルがゲッタリングされ
る。その結果、領域２０８ａ及び領域２０８ｂ２０８ｃにおいて、図５に示すよ
うなニッケルの濃度勾配が得られることになる。
【０１７４】
さらに、本実施例２では、実施例１に比較して、領域２０８ｂにドーピングさ
れたアルゴンが、より大きな格子間歪みを生じ、その歪みがニッケルに対する偏
析トラップとなるため、より強力にニッケルをゲッタリングすることができる。
この結果、熱処理後の領域２０８ａにおける領域２０８ｂとの接合部の近傍にお
ける残留ニッケルの濃度は、ＳＩＭＳによる測定でも測定下限以下となる、１×
１０16ａｔｏｍｓ／ｃｍ3以下にまで低減された。また、この領域２０８ａに残
留しているニッケルは、シリサイド状態ではなく、格子間ニッケルとして固溶し
た状態で存在している。
【０１７５】
本実施例２では、ガラス基板２０１として、３２０ｍｍ×４００ｍｍで厚さ０
．７ｍｍのコーニング社コード１７３７のノンアニール品ガラス基板を用いてい
るが、上記加熱処理によって、反り・たわみ、割れ等は発生しなかった。さらに
、本発明者らの実験では、他のメートルサイズの大型ガラス基板を用いた場合に
も、上記の加熱処理によって、反り・たわみ、割れ等が発生することがなく、使
用可能であることを確認している。
【０１７６】
また、本実施例２においては、図８に示すような基板１０１を平面形状と概略
相似形の断面形状を有する炉心管の中に、基板面を炉心方向に向け、炉心管と基
板とのスペースを最初となるような配置とたファーネス炉を用いて加熱処理を行
った。
【０１７７】
次に、図２（ｇ）に示すように、レーザー光２２３を照射してアニールを行う
ことにより、イオン注入した不純物を活性化すると同時に、上記の不純物の導入
工程により結晶性が劣化した部分の結晶性を改善する。アルゴンをドーピングし
た場合、結晶性の崩れが大きく、前述の５５０℃の熱処理だけでは、ドーピング
ダメージを十分に回復し活性化することは困難であり、このために、本実施例２
ではレーザー光照射によるアニール工程を追加している。
【０１７８】
この際、レーザー光２２３としては、ＸｅＣｌエキシマレーザー（波長３０８
ｎｍ、パルス幅４０ｎｓｅｃ）を用い、エネルギー密度を１５０〜４００ｍＪ／
ｃｍ2、好ましくは、２００〜２５０ｍＪ／ｃｍ2とした。このようにして形成さ
れたＮ型不純物であるリンが導入された領域２０８ｂのシート抵抗は、２００〜
５００Ω／□であった。
【０１７９】
次に、図２（ｈ）に示すように、６００ｎｍ程度の膜厚の酸化ケイ素膜あるい
は窒化ケイ素膜を形成して層間絶縁膜２２４とする。層間絶縁膜２２４として酸
化ケイ素膜を形成する場合には、ＴＥＯＳを原料として、酸素共存下でのプラズ
マＣＶＤ法、もしくは、オゾン共存下での減圧ＣＶＤ法あるいは常圧ＣＶＤ法を
用いることにより、段差被覆性に優れた良好な酸化ケイ素膜が形成される。また
、層間絶縁膜２２４として、窒化ケイ素膜を形成する場合は、ＳｉＨ4及びＮＨ3
を原料ガスとしてプラズマＣＶＤ法を用いることにより形成される。この窒化ケ
イ素膜は、活性領域となる結晶性のケイ素膜２０８と酸化ケイ素膜２０９との界
面に水素原子を供給して、ＴＦＴ特性を劣化させる不対結合手を低減することが
できる。
【０１８０】
次いで、層間絶縁膜２２４のＴＦＴの結晶性ケイ素膜２０８上のソース・ドレ
イン領域となる領域２０８ｂ上に該当する部分に、これらの領域に到達するコン
タクトホールを形成する。層間絶縁膜２２４に形成されたコンタクトホールには
、金属材料、例えば、窒化チタンとアルミニウムとの二層膜によって、ＴＦＴの
ソース・ドレイン領域２１８に電気的に接続される電極・配線２２５を形成する
。窒化チタン膜は、アルミニウムが半導体層に拡散することを防止するためのバ
リア膜として設けられる。また、このＴＦＴを液晶表示装置の画素スイッチング
用等に用いる場合には、ドレイン電極には、ＩＴＯ等の透明電極膜からなる画素
電極を用いればよい。
【０１８１】
最後に、１気圧の水蒸気雰囲気下、３５０℃の温度条件として１時間にわたる
アニールを行い、所望のＴＦＴ２２６を完成させる。なお、このＴＦＴ２２６を
保護するために、さらに、窒化ケイ素膜等の保護膜を設けてもよい。
【０１８２】
以上、本実施例２で説明した各工程を経て製造されるＴＦＴは、実施例１と同
様、電界効果移動度が２５０ｃｍ2／Ｖｓ程度、閾値電圧が１．５Ｖ程度となり
、非常に高性能となり、従来の製造方法により得られたＴＦＴで高頻度に見られ
たＴＦＴのオフ動作時のリーク電流の異常な増大が全くなく、単位Ｗ当たり１ｐ
Ａ以下と、非常に低い値を安定して示した。この値は、触媒元素を用いずに作製
した従来のＴＦＴと比較しても全く差がなく、製造歩留まりを大きく向上するこ
とができた。
（実施例３）
本実施例３では、アクティブマトリクス型の液晶表示装置の周辺駆動回路、一
般の薄膜集積乖離を形成するＮチャネル型ＴＦＴとＰチャネル型ＴＦＴとを相補
的に構成したＣＭＯＳ構造を有する回路をガラス基板上に作製する工程について
説明する。
【０１８３】
図３は、本実施例３の回路構造の作製工程の概要を示す平面図である。図４（
ａ）〜（Ｉ）は、それぞれ、本実施例３のＮチャネル型ＴＦＴとＰチャネル型Ｔ
ＦＴとを相補的に構成したＣＭＯＳ構造を製造する方法を工程毎に説明する図３
のＡ−Ａ’線に沿う断面図である。
【０１８４】
本実施例３のＣＭＯＳ構造を製造する場合には、まず、図４（ａ）に示すよう
に、後の工程によりガラス基板３０１から不純物を拡散することを防止するため
、ガラス基板３０１上に、例えば、スパッタリング法によって、３００〜５００
ｎｍ程度の膜厚を有する酸化ケイ素膜からなる下地膜３０２を形成する。次に、
プラズマＣＶＤ法を用いて、厚さ２０〜８０ｎｍ、例えば、４０ｎｍの真性（Ｉ
型）の非晶質ケイ素膜（ａ−Ｓｉ膜）３０３を成膜する。
【０１８５】
次に、ａ−Ｓｉ膜３０３上の全面にわたって酸化ケイ素膜または窒化ケイ素膜
等の絶縁性薄膜を堆積した後、パターニングすることによりマスク３０４を形成
する。本実施例３では、ａ−Ｓｉ膜３０２上に、ＴＥＯＳ（Ｔｅｔｒａ  Ｅｔｈ
ｏｘｙ  Ｏｒｔｈｏ  Ｓｉｌｉｃａｔｅ）を原料として、酸素共存下でＲＦプラ
ズマＣＶＤ法により分解・堆積することにより酸化ケイ素膜を堆積した。マスク
３０４の厚さは、１００〜４００ｎｍの範囲であることが望ましく、本実施例３
では、この酸化ケイ素膜の厚さを１５０ｎｍとした。このマスク３０４には、ス
ルーホール３０４ａが形成されており、このスルーホール３０４ａによって、図
４（ａ）に示すように、ａ−Ｓｉ膜３０３が露呈した領域３０３ａがスリット状
に形成され、領域３０３ａ以外の部分はマスク３０４によってａ−Ｓｉ膜３０３
が露呈していない状態になっている。この場合、ａ−Ｓｉ膜３０３が露呈してい
る各領域３０３ａのライン幅Ｌは、２〜１５μｍの範囲に形成されることが望ま
しく、本実施例３では、領域３０３ａのライン幅Ｌを１０μｍとした。
【０１８６】
次に、ａ−Ｓｉ膜３０３及びマスク３０４の表面上に微量のニッケルを添加す
る。添加されるニッケルとしては、純ニッケル（９９．０％以上）のターゲット
を用い、ＤＣスパッタリング法により添加した。具体的には、ＤＣパワーを５０
Ｗ程度の極低パワーとして、基板３０１を２０００ｍｍ／ｍｉｎに高速回転した
状態で、スパッタリング処理を行った。本実施例３では、このスパッタリング処
理に用いられるガスとして、アルゴンを用い、スパッタリング時のガス圧力を１
０Ｐａ以上の高圧条件として、極低濃度条件でのニッケルのスパッタリングを行
った。
【０１８７】
スパッタリングされたニッケル３０５は、図４（ａ）には、図面を見易くする
ため薄膜状として表示しているが、実際には、単原子層程度またはそれ以下の状
態に形成されている。実際に、ＤＣパワーを６０Ｗ、アルゴンガス圧を１８Ｐａ
の条件としてスパッタリングを行ったところ、領域３０３ａで露呈しているａ−
Ｓｉ膜３０３上のニッケルの濃度は、６×１０13ａｔｏｍｓ／ｃｍ2程度（ＴＲ
ＩＸＲＦ測定値）とであった。
【０１８８】
次に、図４（ｂ）に示すように、ニッケルが低濃度にスパッタされた状態で、
不活性ガス雰囲気下、例えば、窒素ガス雰囲気下で、加熱温度を５３０〜６００
℃、例えば、５８０℃として、１１時間にわたってアニールする。
【０１８９】
この際、ニッケルがａ−Ｓｉ膜３０３の表面上に添加された領域３０３ａでは
、微量のニッケル３０５を核として結晶化が起こり、ニッケルを核として結晶成
長した領域３０３ａが形成される。そして、引き続いて、領域３０３ａの周辺領
域において、図３及び図４（ｂ）のそれぞれにおいて矢印３０６で示すように、
領域３０３ａから横方向（基板に平行な方向）に結晶が成長して、横方向に結晶
が成長した領域３０３ｂがマスク３０４の下部に該当する部分に形成される。
【０１９０】
領域３０３ａ及び３０３ｂ以外の領域は、そのまま非晶質ケイ素膜領域として
残ることとなるが、実際には、このように横方向に結晶成長した結晶性ケイ素膜
の領域３０３ｂは、隣接する他の領域３０３ａより成長した結晶性ケイ素膜の領
域３０３ｂとぶつかり合って結晶成長が終了し、両方向から結晶成長した結晶性
ケイ素膜同士がぶつかり合った部分に結晶境界３０３ｅが形成される。
【０１９１】
この場合、マスク３０４上に存在するニッケルは、マスク３０４によってマス
クされるために下層のａ−Ｓｉ膜３０３には到達せず、領域３０３ａに導入され
たニッケルのみにより、ａ−Ｓｉ膜３０３の結晶化が進行する。このような横方
向に結晶成長した結晶性ケイ素膜の領域３０３ｂ中のニッケル濃度は、５×１０
17〜１×１０18ａｔｏｍｓ／ｃｍ3程度であり、直接ニッケルが添加されて結晶
成長した領域３０３ａ中のニッケル濃度は、１×１０19ａｔｏｍｓ／ｃｍ3程度
であった。また、上記の結晶成長に際し、矢印３０６で示される基板と平行な方
向の結晶成長された長さは、周辺部分が全て非晶質領域であり、横方向の結晶成
長のぶつかり合いが生じない場合には、１３０μｍ程度であった。
【０１９２】
次に、図４（ｃ）に示すように、マスク３０４をエッチング除去した後、レー
ザー光３０７を照射することにより、横方向に結晶成長した領域３０３ｂを再結
晶化させ、より高品質な結晶性ケイ素膜とする。
【０１９３】
このときのレーザー光３０７として、本実施例３では、ＸｅＣｌエキシマレー
ザー（波長３０８ｎｍ、パルス幅４０ｎｓｅｃ）を用い、照射時に基板を２００
〜４５０℃、例えば、４００℃に加熱し、エネルギー密度２００〜４５０ｍＪ／
ｃｍ3、例えば、３５０ｍＪ／ｃｍ3で照射する照射条件とした。また、レーザー
光３０７のビームサイズは、基板３０１の表面上で１５０ｍｍ×１ｍｍの長尺形
状となるようなビームスポットに成形し、このビームスポットの長尺方向に対し
て垂直な方向に０．０５ｍｍのステップ幅で順次走査した。これにより、結晶性
のケイ素膜３０３の任意の一点について、計２０回のレーザー光３０７の照射が
行われることになる。このようなレーザー光３０７が繰り返して照射されること
により、固相結晶化により得られた結晶性のケイ素膜３０３に残存している結晶
欠陥、微小な非晶質領域等が優先的に溶解し、結晶化領域の良好な結晶性のみを
反映してケイ素膜の全体が再結晶化され、より高品質な結晶性ケイ素膜となる。
【０１９４】
次に、図４（ｄ）に示すように、横方向に結晶成長させた結晶性ケイ素膜の領
域３０３ｂを用いて、不要な部分のケイ素膜を除去することにより素子間分離を
行い、後にＮ型ＴＦＴの活性領域となる結晶性ケイ素膜３０８ｎ及び後にＰ型Ｔ
ＦＴの活性領域となる結晶性ケイ素膜３０８ｐを形成する。
【０１９５】
次に、図４（ｅ）に示すように、活性領域となる結晶性ケイ素膜３０８ｎ及び
３０８ｐ上をそれぞれ覆うように、２０〜１５０ｎｍの膜厚、例えば、１００ｎ
ｍの膜厚にゲート絶縁膜である酸化ケイ素膜３０９を成膜する。この酸化ケイ素
膜３０９の形成には、本実施例３では、ＴＥＯＳ（Ｔｅｔｒａ  Ｅｔｈｏｘｙ  
Ｏｒｔｈｏ  Ｓｉｌｉｃａｔｅ）を原料として、酸素共存下に基板温度を１５０
〜６００℃、好ましくは、３００〜４５０℃に加温して、ＲＦプラズマＣＶＤ法
により分解・堆積した。続いて、スパッタリング法によって、酸化ケイ素膜３０
９上に高融点メタルを堆積し、これをパターニングして、結晶性ケイ素膜３０３
上の所定部分に位置するゲート電極３１０ｎ、３１０ｐを形成する。ゲート電極
３１０ｎ、３１０ｐを形成するために用いられる高融点メタルとしては、タンタ
ル（Ｔａ）、タングステン（Ｗ）が望ましい。本実施例３では、タングステンを
用い、厚さが３００〜６００ｎｍ、例えば、４５０ｎｍになるようにゲート電極
３１０ｎ、３１０ｐを形成した。
【０１９６】
続いて、イオンドーピング法を用いて、リン（Ｐ）３１２を注入する。この場
合、ゲート電極３１０ｎ、３１０ｐがマスクとなり、ゲート電極３１０ｎ、３１
０ｐの下の部分の結晶性ケイ素膜３０８ｎ及び３０８ｐ中には、リン３１２は注
入されない。本実施例３では、リン３１２をドーピングするためのドーピングガ
スとしてフォスフィン（ＰＨ3）を用い、ドーピング条件としては、加速電圧を
６０〜９０ｋＶ、例えば、８０ｋＶとし、ドーズ量を１×１０12〜１×１０14ｃ
ｍ-2、例えば、２×１０13ｃｍ-2とした。
【０１９７】
この工程により、島状のケイ素膜３０８ｎ、３０８ｐにおいて、ゲート電極３
１０ｎ、３１０ｐに覆われていない領域は低濃度のリン３１２が注入された領域
３１４ｎ、３１４ｐとなり、ゲート電極３１０ｎ、３１０ｐにそれぞれマスクさ
れ不純物３１２が注入されない領域３１３ｎ、３１３ｐは、後の工程を経てＴＦ
Ｔのチャネル領域となる。
【０１９８】
次に、図５（ａ）に示すように、フォトリソグラフィ工程により、結晶性ケイ
素膜３０８ｎ、３０８ｐ上のゲート電極３１０ｎ、３１０ｐ上をそれぞれ一回り
覆うフォトレジストを設け、Ｐ型の不純物が注入されないための選択ドーピング
用のマスク３１６とする。
【０１９９】
そして、この状態で、イオンドーピング法によって、レジストマスク３１６を
マスクとして、活性領域にさらに不純物（リン）３２０を注入する。このときの
ドーピングは、ゲート絶縁膜３０９越しに行う、所謂スルードーピングを適用し
た。本実施例３では、リン３２０をドーピングするためのドーピングガスとして
、フォスフィン（ＰＨ3）を用い、ドーピング条件としては、加速電圧を６０〜
９０ｋＶ、例えば、８０ｋＶとし、ドーズ量を２×１０15〜８×１０15ｃｍ-2、
例えば、５×１０15ｃｍ-2とした。
【０２００】
この工程により、Ｎチャネル型ＴＦＴにおけるＮ型の不純物領域３１８ｎが形
成される。Ｐチャネル型ＴＦＴにおいては、そのソース・ドレイン領域となる領
域が、この段階では、リンがドーピングされていることによりＮ型の不純物領域
となっている。また、ゲート電極３１０ｎ、３１０ｐ及びレジストマスク３１６
によってマスクされた領域には、リン３２０が注入されない。Ｎチャネル型ＴＦ
Ｔにおいては、ゲート電極３１０ｎの外側のレジストマスク３１６に覆われた領
域３１４ｎは、後の工程により、ＴＦＴの低濃度不純物（ＬＤＤ）領域となる。
【０２０１】
次に、リンを選択的にドーピングするためのマスクとして用いたフォトレジス
ト３１６を除去した後、図５（ｂ）に示すように、フォトリソグラフィ工程によ
り、Ｎ型ＴＦＴとなる結晶性ケイ素膜３０８ｎ上のゲート絶縁膜３０９及びゲー
ト電極３１０ｎ上を覆うフォトレジスト３１９を設け、Ｐ型の不純物が注入され
ないための選択ドーピング用のマスクとする。
【０２０２】
このマスク３１９は、図３に示すように、Ｎ型ＴＦＴの活性領域３０８ｎの一
部が露出するように設けられる。Ｐ型ＴＦＴは完全に露出した状態になっている
。
【０２０３】
そして、この状態で、イオンドーピング法によって、Ｐ型ＴＦＴの全面とＮ型
ＴＦＴの一部の領域にホウ素を注入する。本実施例３では、ホウ素を注入するた
めのドーピングガスとして、ジボラン（Ｂ2Ｈ6）を用い、１×１０16〜５×１０
16ｃｍ-2、例えば、２×１０16ｃｍ-2の高ドーズ量にて、４０〜８０ｋＶ、例え
ば、６５ｋＶの加速電圧を印加することによりドーピングを行った。
【０２０４】
この工程において、Ｐ型ＴＦＴにおいては、ゲート電極３１０ｐが設けられて
いない領域３２１には、ホウ素が注入され、所謂カウンタードーピングがなされ
る結果、過剰なホウ素により、リンをキャンセルし特性が反転されて、Ｐ型不純
物領域３２１ｐ及び３２１ｐ’となる。したがって、高濃度のリンがドーピング
された領域３１８ｐと低濃度のリンがドーピングされた領域３１４ｐでは、ホウ
素の注入により共にＰ型領域に特性が反転し、高濃度のＰ型不純物領域となる。
この領域３２１ｐがＰ型ＴＦＴのソース・ドレイン領域となる。Ｎ型ＴＦＴでは
、レジストマスク３１９から露出している領域にホウ素がドーピングされ、ＴＦ
Ｔの外側にホウ素がカウンタードーピングされてＰ型に特性が反転した領域３２
１ｎが形成される。このようにして、Ｎチャネル型ＴＦＴとＰチャネル型ＴＦＴ
とを、それぞれ同一基板上に形成することができる。
【０２０５】
次に、図５（ｄ）に示すように、選択ドーピングのためのマスクとして設けら
れたフォトレジスト３１９を除去した後、不活性ガス雰囲気下、例えば、窒素ガ
ス雰囲気下にて、高速熱アニール処置を施す。この高速熱アニール処理における
アニール温度としては、６００〜７５０℃の範囲、処理時間は、１秒〜１０分、
さらに、６２０〜７００℃の温度条件として、１〜５分の処理時間とすることが
より望ましい。また、高速熱アニール処理温度までの昇温速度としては、５００
℃以下の余熱温度から、少なくとも１００℃／分以上、さらに、２００℃／分以
上であることがより望ましい。本実施例３においては、余熱温度４００℃から昇
温速度２００℃／分で高速熱アニール処理温度６５０℃まで昇温し、２分にわた
るアニール処理を行った後、４００℃まで１００℃／分で降温した。本実施例３
では、このような高速熱アニール処理を、抵抗性加熱炉を用いて炉内で温度勾配
を持たせ、炉内のアニール位置で基板表面に対して高温の窒素ガスを吹き付ける
ことにより行った。また、アニール処理温度までの昇降温は、基板を上記の炉内
に挿入する速度を制御することにより行った。
【０２０６】
この高速熱アニール工程を行うことにより、ソース・ドレイン領域に高濃度に
ドーピングされているリンと領域３２１ｎ、３２１ｐにそれぞれドーピングされ
ているホウ素とによって、チャネル領域３１３ｎ、３１３ｐに残存しているニッ
ケルがチャネル領域に隣接するソース・ドレイン領域に図３及び図４（ｈ）に矢
印３２２でそれぞれ示す方向に移動される。この高速熱アニール処理では、チャ
ネル領域３１３ｎ、３１３ｐ中のニッケル濃度とゲッタリングシンクとなる高濃
度にリンがドーピングされたソース・ドレイン領域中のニッケル濃度とが熱平衡
の偏析状態に達しないため、チャネル領域において、ソース・ドレイン領域と接
合する接合部の近傍のニッケルが集中的にゲッタリングされる。その結果、チャ
ネル領域及びソース・ドレイン領域において、図６に示すようなニッケルの濃度
勾配が得られることになる。
【０２０７】
さらに、前述の実施例１に比較して、Ｐ型ＴＦＴのソース・ドレイン領域には
、リンに加えてホウ素がカウンタードーピングされており、リンのみがドープさ
れた場合に比べてゲッタリング効率が向上されて、より強力なゲッタリングシン
クとして作用する。この結果、加熱処置が終了した後のＰ型ＴＦＴのチャネル領
域におけるソース・ドレイン領域との接合部近傍に残存するニッケル濃度は、Ｓ
ＩＭＳでの測定下限以下である、１×１０16ａｔｏｍｓ／ｃｍ3以下にまで低減
された。また、この領域で残留しているニッケルは、シリサイド状態ではなく、
格子間ニッケルとして固溶した状態で存在している。
【０２０８】
また、この高速熱アニール工程では、ソース・ドレイン領域及びＬＤＤ領域の
活性化が同時になされ、この加熱処理が終了した後に得られたＮ型不純物領域の
シート抵抗値は、０．４〜０．８ｋΩ／□であり、Ｐ型不純物領域のシート抵抗
値は、１〜１．５ｋΩ／□であった。さらに、上記の加熱処理によって、ゲート
絶縁膜の焼成処理が同時に行われ、酸化ケイ素膜自身のバルク特性及び結晶性ケ
イ素膜と酸化ケイ素膜との界面特性の向上を図ることができる。
【０２０９】
次に、図５（ｄ）に示すように、層間絶縁膜３２４として、９００ｎｍの膜厚
の酸化ケイ素膜をプラズマＣＶＤ法を用いて形成する。そして、層間絶縁膜３２
４のそれぞれのＴＦＴの結晶性ケイ素膜上のソース領域及びドレイン領域に該当
する部分に、それぞれコンタクトホールを形成する。層間絶縁膜３２４に形成さ
れた各コンタクトホールには、金属材料、例えば、窒化チタンとアルミニウムと
の二層膜によって、ＴＦＴのソース・ドレイン領域に電気的に接続される電極・
配線３２５を形成する。その後、１気圧の水素雰囲気下、３５０℃の温度条件と
して、１時間にわたるアニールを行うことにより、Ｎチャネル型ＴＦＴとＰチャ
ネル型ＴＦＴとが完成する。さらに、必要に応じて、Ｎ型及びＰ型のＴＦＴのゲ
ート電極上にもコンタクトホールを設け、配線を接続するようにすることも可能
である。また、Ｎ型及びＰ型のＴＦＴを保護するために、ＴＦＴ上に窒化ケイ素
膜等からなる保護膜を設けてもよい。
【０２１０】
以上説明した工程を経て製造されるＣＭＯＳ構造回路において、それぞれのＴ
ＦＴの電界効果移動度は、Ｎ型ＴＦＴで２５０〜３００ｃｍ2／Ｖｓ、Ｐ型ＴＦ
Ｔで１２０〜１５０ｃｍ2／Ｖｓという高い値が得られ、また、閾値電圧は、Ｎ
型ＴＦＴで１Ｖ程度、Ｐ型ＴＦＴで−１．５Ｖ程度と非常に良好な特性が得られ
た。しかも、従来法により製造されるＴＦＴにおいて頻繁に発生するＴＦＴのオ
フ動作時のリーク電流の異常な増大が全くなく、リーク電流自体が、単位Ｗ当た
り１ｐＡ以下と、非常に低い値を安定して示した。この値は、触媒元素を用いず
に作製した従来のＴＦＴと比較しても全く差がないものであり、製造歩留まりを
大きく向上することができた。
【０２１１】
さらに、本実施例３のＴＦＴは、繰り返し測定、バイアス、温度ストレスによ
る耐久性試験を行っても特性劣化がほとんどみられず、従来の方法により製造さ
れたＴＦＴに比較しても非常に信頼性が高く、安定した回路特性を示した。
【０２１２】
以上、本発明に基づく３つの実施例について具体的に説明したが、本発明は、
上記３つの実施例に限定されるものではなく、本発明の技術的思想に基づく各種
の変形が可能である。
【０２１３】
例えば、上記の３つの実施例においては、ニッケルをゲッタリングする際の加
熱処理として、基板の外形と概略相似形状の内周を有する炉心管を用いる方法を
示したが、通常の形状を有する抵抗性加熱炉（ファーネス炉）を用いても同様の
処理を行うことは可能である。また、その他の枚葉式等のＲＴＡライクなアニー
ル方法を用いることもできる。また、高速熱アニール処理により加熱処理を行う
場合には、ハロゲンランプ、ＵＶランプ、アークランプ等のランプ加熱方式を用
いても同様の処理を行うことができる。
【０２１４】
また、ニッケルを導入する方法としては、非晶質ケイ素膜の表面にニッケル塩
を溶解した溶液を塗布する方法を用いたが、非晶質ケイ素膜を成膜する前に、下
地膜の表面にニッケルを導入し、非晶質ケイ素膜の下層側からニッケルを拡散さ
せて結晶成長を行うようにしてもよい。すなわち、結晶成長は、非晶質ケイ素膜
の上面側から行ってももよく、下面側から行ってもよい。
【０２１５】
また、ニッケルの導入方法として、上記実施例の方法の他、種々の方法を用い
ることができる。例えば、ニッケル塩を溶解させる溶媒として、ＳＯＧ（スピン
オングラス）材料を用い、ＳｉＯ2膜より拡散させる方法がある。また、上記の
実施例３に示したスパッタリング法の他、蒸着法、メッキ法により薄膜形成する
方法、イオンドーピング法により直接導入する方法等を利用することができる。
【０２１６】
さらに、結晶化を助長する触媒元素としては、ニッケルの他、コバルト、鉄、
パラジウム、白金、銅、金等を用いても同様の効果を得ることができる。
【０２１７】
また、ニッケル導入によるゲッタリング効果を得るために、５族Ｂ元素である
リンの他、窒素、ヒ素、アンチモン、ビスマスを利用することができる。また、
上記の実施例２では、アルゴンをドーピングして用いたが、アルゴンに代えて、
クリプトファン、キセノン等を用いても同様の効果を得ることができる。
【０２１８】
また、上記の実施例では、ニッケルにより結晶化された結晶性のケイ素膜の結
晶性をさらに向上する方法として、パルスレーザーであるエキシマレーザー光の
照射による加熱方法を用いたが、例えば、連続発振Ａｒレーザー照射等の他のレ
ーザー光を照射しても同様の処理が可能である。
【０２１９】
また、本発明の半導体装置が適用される装置としては、液晶表示用のアクティ
ブマトリクス型基板の他、例えば、密着型イメージセンサー、ドライバー内蔵型
のサーマルヘッド、有機ＥＬ等を発光素子としたドライバー内蔵型の光書き込み
素子または表示素子、三次元ＩＣ等に適用しても、これらの素子を高速、高解像
度化等の高性能化が実現される。
【０２２０】
さらに、本発明は、上記の実施例で説明したＭＯＳ型トランジスタに限定され
ず、結晶性半導体を素材としたバイポーラトランジスタ、静電誘導トランジスタ
等、幅広く半導体プロセスの全般に応用することができる。
【図面の簡単な説明】
【０２２１】
【図１】（ａ）〜（ｇ）は、それぞれ、本発明の実施例１の半導体装置の製造方法を工程毎に説明する断面図である。
【図２】（ａ）〜（ｈ）は、それぞれ、本発明の実施例２の半導体装置の製造方法を工程毎に説明する断面図である。
【図３】本発明の実施例３の半導体装置を示す平面図である。
【図４】（ａ）〜（ｅ）は、それぞれ、本発明の実施例３の半導体装置の製造方法を工程毎に説明する断面図である。
【図５】（ａ）〜（ｄ）は、それぞれ、本発明の実施例３の半導体装置の製造方法を工程毎に説明する断面図である。
【図６】図６（Ａ）は、本発明の半導体装置のチャネル領域からドレイン領域にわたる触媒元素の濃度勾配を示しており、図６（Ｂ）は、本発明の半導体装置の平面図を示している。
【図７】図７（Ａ）は、本発明の半導体装置の製造方法により実際に作製したＰ型ＴＦＴの特性曲線を示すグラフであり、図７（Ｂ）は、素子領域の全体にわたって均一な濃度で触媒元素を含む従来法により作製されたＰ型ＴＦＴの特性曲線を示すグラフである。
【図８】（ａ）は、本発明における第２の加熱処理を行うための熱処理装置を示す概略図、（ｂ）は、その要部の平面図、（ｃ）は、その動作説明図、（ｄ）は、従来の熱処理装置の要部の平面図である。
【図９】（ａ）〜（ｃ）は、それぞれ、Ｎ型ＴＦＴにおけるチャネル領域からドレイン領域にかかる領域におけるバンド図を示している。
【符号の説明】
【０２２２】
１０１、２０１、３０１  ガラス基板
１０２、２０２、３０２  下地膜
１０３、２０３、３０３  ａ−Ｓｉ膜
１０３’、２０３’  結晶性ケイ素膜
３０４  マスク
１０５、２０５、３０５  ニッケル
３０６  結晶成長方向
１０７、２０７、３０７  レーザー光
１０８、２０８、３０８  結晶性ケイ素膜
１０９、２０９、３０９  酸化ケイ素膜
１１０、２１０、３１０  ゲート電極
２１１  酸化物層
１１２、３１２  リン（低濃度）
１１３、２１３、３１３  チャネル領域
１１４、３１４  ＬＤＤ領域
２１５  オフセット領域
１１６、３１６  ドーピングマスク
１１７、２１７、３１７  リン（高濃度）
１１８、２１８、３１８  ソース・ドレイン領域
２１９  アルゴン
３２０  ホウ素
３２１  Ｐ型ＴＦＴのソース・ドレイン領域
１２２、２２２、３２２  ニッケルのゲッタリング方向
２２３  レーザー光
１２４、２２４、３２４  層間絶縁膜
１２５、２２５、３２５  電極・配線
１２６、２２６、３２６  Ｎチャネル型ＴＦＴ
３２７  Ｐチャネル型ＴＦＴ
【図１】
2008118153.tif 000003
【図２】
2008118153.tif 000004
【図３】
2008118153.tif 000005
【図４】
2008118153.tif 000006
【図５】
2008118153.tif 000007
【図６】
2008118153.tif 000008
【図７】
2008118153.tif 000009
【図８】
2008118153.tif 000010
【図９】
2008118153.tif 000011
【手続補正書】
【提出日】平成20年1月16日(2008.1.16)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
絶縁性を有する基板上に、結晶性を有するケイ素膜が活性領域として形成された半導体装置であって、
該活性領域は、前記ケイ素膜上にゲート絶縁膜を介して形成されたゲート電極に重なる能動領域と、５族Ｂから選択された元素が導入された高濃度不純物領域とを有し、
前記活性領域の前記能動領域および前記高濃度不純物領域は、非晶質ケイ素膜の結晶化を促進する触媒元素を含んでおり、該能動領域内における端部近傍では、前記触媒元素がシリサイド状態として析出することなく、固溶した状態になっており、
前記能動領域内において、前記触媒元素がシリサイド状態として析出することなく、固溶した状態になっている領域の長さが、該能動領域の端部から２μｍ以上になっていることを特徴とする半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００９９
【補正方法】変更
【補正の内容】
【００９９】
図７（Ａ）は、素子領域の全体にわたって均一な濃度で触媒元素を含む従来法により作製されたＰ型ＴＦＴの特性曲線を示しており、図７（Ｂ）は、本発明の半導体装置の製造方法により実際に作製したＰ型ＴＦＴの特性曲線を示すグラフであり、両特性曲線において共に、ソース・ドレイン間に１Ｖ及び４Ｖの電圧を印加した際のゲート電圧Ｖｇを横軸とし、ドレイン電流Ｉｄを対数スケールとして縦軸に示す、ＴＦＴのＶｇ−Iｄ特性曲線である。図７（Ａ）、（Ｂ）共に、２４点分の特性を重ねて表示している。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０１４８
【補正方法】変更
【補正の内容】
【０１４８】
次に、図１（ｅ）に示すように、ゲート電極１１０を一回り大きく覆ったフォトレジストをゲート電極１１０上に設け、ドーピングマスク１１６とする。その後、イオンドーピング法を用いて、ドーピングマスク１１６をマスクとして活性領域となる領域に不純物（リン）１１７を注入する。この場合、リンをドーピングするためのドーピングガスをして、フォスフィン（ＰＨ3）を用い、ドーピング条件としては、加速電圧を６０〜９０ｋＶ、例えば、８０ｋＶとし、ドーズ量を１×１０15〜８×１０15ｃｍ-2、例えば、２×１０15ｃｍ-2とする。この工程により、ドーピングマスク１１６によりマスクされず、高濃度に不純物（リン）１１７が注入された結晶性のケイ素膜１０８の領域１０８ｂは、後の工程によりＴＦＴのソース／ドレイン領域１１８となる。また、ドーピングマスク１１６によりマスクされて高濃度の不純物（リン）１１７が導入されない領域１０８ｃが、領域１０８ａと領域１０８ｃとの間に形成される。この領域１０８ｃは、後の工程を経て、低濃度にリンが導入されたＬＤＤ領域１１４となる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０１４９
【補正方法】変更
【補正の内容】
【０１４９】
そして、ドーピングマスク１１６を除去した後、不活性ガス雰囲気下、例えば、窒素ガス雰囲気下にて熱処理を行う。本実施例１では、窒素ガス雰囲気中、４００℃〜５５０℃の温度条件として３０分から２時間にわたる処理を行った。この加熱条件は、４５０〜５２０℃の温度範囲として３０分から２時間にわたって行うことがより望ましい。また、この加熱処理においては、加熱処理温度までの昇温速度及び加熱処理温度から降温する降温速度は、少なくとも５℃／分以上であることが望ましい。本実施例１では、加熱温度を５００℃として、１時間にわたって加熱処理を行い、基板を２００℃程度に余熱した状態から加熱温度である５００℃まで３０分で昇温し（昇温速度１０℃／分）、加熱処理を終了した後には、この加熱温度（５００℃）から２００℃まで、３０分で降温した。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０１７３
【補正方法】変更
【補正の内容】
【０１７３】
この加熱処理工程を行うことにより、領域２０８ｂに高濃度にドーピングされているリン及びアルゴンによって、領域２０８ａに残存しているニッケルが、図２（ｆ）中の矢印２２２にて示すように、領域２０８ａから領域２０８ｂに移動される。また、この加熱処理は、領域２０８ａ中のニッケル濃度とゲッタリングシンクとなる高濃度にリン及びアルゴンが導入された領域２０８ｂ中のニッケル濃度とが、熱平衡の偏析状態に達しないため、領域２０８ａと領域２０８ｂ及び２０８ｃとの接合部の近傍領域において、集中的にニッケルがゲッタリングされる。その結果、領域２０８ａ及び領域２０８ｂ２０８ｃにおいて、図６に示すようなニッケルの濃度勾配が得られることになる。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】０２０６
【補正方法】変更
【補正の内容】
【０２０６】
この高速熱アニール工程を行うことにより、ソース・ドレイン領域に高濃度にドーピングされているリンと領域３２１ｎ、３２１ｐにそれぞれドーピングされているホウ素とによって、チャネル領域３１３ｎ、３１３ｐに残存しているニッケルがチャネル領域に隣接するソース・ドレイン領域に図３及び図５（ｃ）に矢印３２２でそれぞれ示す方向に移動される。この高速熱アニール処理では、チャネル領域３１３ｎ、３１３ｐ中のニッケル濃度とゲッタリングシンクとなる高濃度にリンがドーピングされたソース・ドレイン領域中のニッケル濃度とが熱平衡の偏析状態に達しないため、チャネル領域において、ソース・ドレイン領域と接合する接合部の近傍のニッケルが集中的にゲッタリングされる。その結果、チャネル領域及びソース・ドレイン領域において、図６に示すようなニッケルの濃度勾配が得られることになる。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】０２２１
【補正方法】変更
【補正の内容】
【０２２１】
【図１】（ａ）〜（ｇ）は、それぞれ、本発明の実施例１の半導体装置の製造方法を工程毎に説明する断面図である。
【図２】（ａ）〜（ｈ）は、それぞれ、本発明の実施例２の半導体装置の製造方法を工程毎に説明する断面図である。
【図３】本発明の実施例３の半導体装置を示す平面図である。
【図４】（ａ）〜（ｅ）は、それぞれ、本発明の実施例３の半導体装置の製造方法を工程毎に説明する断面図である。
【図５】（ａ）〜（ｄ）は、それぞれ、本発明の実施例３の半導体装置の製造方法を工程毎に説明する断面図である。
【図６】図６（Ａ）は、本発明の半導体装置のチャネル領域からドレイン領域にわたる触媒元素の濃度勾配を示しており、図６（Ｂ）は、本発明の半導体装置の平面図を示している。
【図７】図７（Ａ）は、素子領域の全体にわたって均一な濃度で触媒元素を含む従来法により作製されたＰ型ＴＦＴの特性曲線を示すグラフであり、図７（Ｂ）は、本発明の半導体装置の製造方法により実際に作製したＰ型ＴＦＴの特性曲線を示すグラフである。
【図８】（ａ）は、本発明における第２の加熱処理を行うための熱処理装置を示す概略図、（ｂ）は、その要部の平面図、（ｃ）は、その動作説明図、（ｄ）は、従来の熱処理装置の要部の平面図である。
【図９】（ａ）〜（ｃ）は、それぞれ、Ｎ型ＴＦＴにおけるチャネル領域からドレイン領域にかかる領域におけるバンド図を示している。
【手続補正８】
【補正対象書類名】図面
【補正対象項目名】図７
【補正方法】変更
【補正の内容】
【図７】
2008118153.tif 000012