(57)【要約】      （修正有）【課題】出力端子に発生するスパイク状ノイズを低減し、かつ低電圧での動作が可能となる容量検出回路を提供する。【解決手段】直列接続される第１キャパシタ、第２キャパシタと、オンとオフとを交互に繰り返す第１スイッチ群と、第１スイッチ群のオンとオフに対し、オフとオンを繰り返す第２スイッチ群と、第１キャパシタと第２キャパシタとの間の電圧を入力するアンプと、第１キャパシタ、第２キャパシタの静電容量に関連する電圧値をサンプルホールドするサンプルホールドキャパシタと、からなる容量検出回路であって、第１スイッチ群がオンのとき、第１キャパシタ、第２キャパシタは、電源電圧とグランドとの間で充電され、アンプは入力端子と出力端子とがショートされる第１接続形態と、第２スイッチ群がオンのとき、第１キャパシタ、第２キャパシタの両端と、アンプの出力端子とがサンプルホールドキャパシタと接続される第２接続形態をとる。【選択図】      図１
2008267809.tif 000002
【特許請求の範囲】
【請求項１】
互いに直列接続される第１キャパシタ、第２キャパシタと、
オン状態とオフ状態とを交互に繰り返す第１スイッチ群と、
該第１スイッチ群がオン状態のときオフ状態となり、該第１スイッチ群がオフ状態のときオン状態となることを交互に繰り返す第２スイッチ群と、
該第１キャパシタと該第２キャパシタとの間の電圧を入力するインバータアンプと、
該第１キャパシタ、該第２キャパシタの静電容量に関連する電圧値をサンプルホールドするサンプルホールドキャパシタと、からなる容量検出回路であって、
該第１スイッチ群がオン状態のとき、該第１キャパシタ、該第２キャパシタは、電源電圧とグランドとの間で充電され、該インバータアンプは該インバータアンプの入力端子と出力端子とがショートされる第１接続形態をとり、
該第２スイッチ群がオン状態のとき、直列接続された該第１キャパシタ、該第２キャパシタの両端と、該インバータアンプの出力端子と、が該サンプルホールドキャパシタと接続される第２接続形態をとることを特徴とする容量検出回路。
【請求項２】
互いに直列接続される第１キャパシタ、第２キャパシタと、
オン状態とオフ状態とを交互に繰り返す第１スイッチ群と、
該第１スイッチ群がオン状態のときオフ状態となり、該第１スイッチ群がオフ状態のときオン状態となることを交互に繰り返す第２スイッチ群と、
該第１キャパシタと該第２キャパシタとの間の電圧を、第３キャパシタを介して入力するインバータアンプと、
該第１キャパシタ、該第２キャパシタの静電容量に関連する電圧値をサンプルホールドするサンプルホールドキャパシタと、からなる容量検出回路であって、
該第１スイッチ群がオン状態のとき、該第１キャパシタ、該第２キャパシタは、電源電圧とグランドとの間で充電され、該インバータアンプは該インバータアンプの入力端子と出力端子とがショートされる第１接続形態をとり、
該第２スイッチ群がオン状態のとき、直列接続された該第１キャパシタ、該第２キャパシタの両端と、該インバータアンプの出力端子と、が該サンプルホールドキャパシタと接続される第２接続形態をとることを特徴とする容量検出回路。
【請求項３】
該インバータアンプの出力端子と該サンプルホールドキャパシタとの間に抵抗が介挿されたことを特徴とする請求項１又は請求項２に記載の容量検出回路。
【請求項４】
該インバータアンプの出力端子と該サンプルホールドキャパシタとの間に多段ＲＣフィルタが介挿されたことを特徴とする請求項１又は請求項２に記載の容量検出回路。
【請求項５】
該サンプルホールドキャパシタには、インバータアンプからなる増幅回路が接続されることを特徴とする請求項１乃至請求項４のいずれかに記載の容量検出回路。
【請求項６】
該サンプルホールドキャパシタには、インバータアンプからなるオフセット調整回路が接続されることを特徴とする請求項１乃至請求項５のいずれかに記載の容量検出回路。
【請求項７】
該サンプルホールドキャパシタには、３段のインバータアンプからなる増幅回路が接続されることを特徴とする請求項１乃至請求項５のいずれかに記載の容量検出回路。
【請求項８】
該３段のインバータアンプからなる増幅回路には発振防止用のキャパシタが接続されることを特徴とする請求項７に記載の容量検出回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、特に、基板上に設けられた複数の電極パターン間の容量を検出することによって傾きを検出する傾斜センサ及び傾斜スイッチに用いられる容量検出回路に関する。
【背景技術】
【０００２】
容量型センサは、高感度で温度特性が良いという特性から圧力・加速度など幅広い分野に用いられており今後も用途が広がると考えられる。また、傾斜センサ、傾斜スイッチなどは、測量、姿勢制御などにおいて重要なデバイスであり、さらに運動物体の制御機器やモバイル機器の分野にも大きな需要がある。このような容量型センサは容量値が小さいため容量検出回路の性能が重要であり、ダイオードブリッジやスイッチトキャパシタ、同期検波などの原理を応用した回路が提案されてきた。
【０００３】
容量検出回路のひとつには、例えば特許文献１（特許３２６２０１３号公報）に提案されているものがある。特許文献１において提案されている回路を図２３に示す。図２３は従来の容量検出回路を示す図である。この回路は、チャージバランスの原理を用いた回路である。この手法は、演算増幅器とスイッチ、帰還容量とホールド用容量というシンプルな構成で、演算増幅器のオフセットの影響を受けずにφ２がＯＮの際にＶｏｕｔ＝Ｃ1Ｖdd／（Ｃ1＋Ｃ2）という安定した出力を得ている。
【特許文献１】特許３２６２０１３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
特許文献１の図２３の回路では、φ１がＯＮする時の状態とφ２がＯＮする時の状態とを交互に繰り返すために、Ｖｏｕｔは周期的に変動している。ここで、φ２がＯＮした直後についてみてみると、Ｃ1とＣ2の容量差に対応する電圧が演算増幅器の入力にかかるようになっているため、当該入力が演算増幅器の利得（数１０万倍）で増幅され、瞬間的にＶｏｕｔにスパイク状ノイズが発生する、という問題があった。
【０００５】
一方、ＣＭＯＳ集積回路においては、ＣＰＵに用いられるデジタル回路が微細化しており、これに伴い電源電圧も１〜１．８Ｖと低電圧化している。すなわち、デジタル回路が主となるモバイル機器などに、傾斜センサや傾斜スイッチを搭載するときには、これらセンサのための容量検出回路も１〜１．８Ｖ程度で動作することが望ましい。ところが、特許文献１の図２３の回路では、演算増幅器を用いるので低電圧化が困難である、という問題があった。すなわち、高精度な演算増幅器を実現するには数Ｖ程度の電源電圧が必要であり、このため図２３の回路方式ではデジタル回路で主流である１〜１．８Ｖにおいて使用が困難である、という問題が発生する。したがって、従来、モバイル機器などに傾斜センサや傾斜スイッチを搭載するときには、１〜１．８Ｖ程度の電源電圧と、数Ｖ程度の電源電圧との２系統の電源電圧を用いる必要があり、モバイル機器の回路構成が複雑にならざるを得ない、という問題があった。
【０００６】
このような問題が解決され、傾斜センサや傾斜スイッチのための容量検出回路も１〜１．８Ｖ程度の動作電圧となれば、容量検出回路もデジタル回路とともにワンチップ化を図れることとなり都合がよいが、従来の演算増幅器を用いた回路ではそのようなことが不可能であった。
【課題を解決するための手段】
【０００７】
上記のような課題を解決するために、本発明の請求項１に係る発明は、互いに直列接続される第１キャパシタ、第２キャパシタと、オン状態とオフ状態とを交互に繰り返す第１スイッチ群と、該第１スイッチ群がオン状態のときオフ状態となり、該第１スイッチ群がオフ状態のときオン状態となることを交互に繰り返す第２スイッチ群と、該第１キャパシタと該第２キャパシタとの間の電圧を入力するインバータアンプと、該第１キャパシタ、該第２キャパシタの静電容量に関連する電圧値をサンプルホールドするサンプルホールドキャパシタと、からなる容量検出回路であって、該第１スイッチ群がオン状態のとき、該第１キャパシタ、該第２キャパシタは、電源電圧とグランドとの間で充電され、該インバータアンプは該インバータアンプの入力端子と出力端子とがショートされる第１接続形態をとり、該第２スイッチ群がオン状態のとき、直列接続された該第１キャパシタ、該第２キャパシタの両端と、該インバータアンプの出力端子と、が該サンプルホールドキャパシタと接続される第２接続形態をとることを特徴とする。
【０００８】
また、請求項２に係る発明は、互いに直列接続される第１キャパシタ、第２キャパシタと、オン状態とオフ状態とを交互に繰り返す第１スイッチ群と、該第１スイッチ群がオン状態のときオフ状態となり、該第１スイッチ群がオフ状態のときオン状態となることを交互に繰り返す第２スイッチ群と、該第１キャパシタと該第２キャパシタとの間の電圧を、第３キャパシタを介して入力するインバータアンプと、該第１キャパシタ、該第２キャパシタの静電容量に関連する電圧値をサンプルホールドするサンプルホールドキャパシタと、からなる容量検出回路であって、該第１スイッチ群がオン状態のとき、該第１キャパシタ、該第２キャパシタは、電源電圧とグランドとの間で充電され、該インバータアンプは該インバータアンプの入力端子と出力端子とがショートされる第１接続形態をとり、該第２スイッチ群がオン状態のとき、直列接続された該第１キャパシタ、該第２キャパシタの両端と、該インバータアンプの出力端子と、が該サンプルホールドキャパシタと接続される第２接続形態をとることを特徴とする。
【０００９】
また、請求項３に係る発明は、請求項１又は請求項２に記載の容量検出回路において、該インバータアンプの出力端子と該サンプルホールドキャパシタとの間に抵抗が介挿されたことを特徴とする。
【００１０】
また、請求項４に係る発明は、請求項１又は請求項２に記載の容量検出回路において、該インバータアンプの出力端子と該サンプルホールドキャパシタとの間に多段ＲＣフィルタが介挿されたことを特徴とする。
【００１１】
また、請求項５に係る発明は、請求項１乃至請求項４のいずれかに記載の容量検出回路において、該サンプルホールドキャパシタには、インバータアンプからなる増幅回路が接続されることを特徴とする。
【００１２】
また、請求項６に係る発明は、請求項１乃至請求項５のいずれかに記載の容量検出回路において、該サンプルホールドキャパシタには、インバータアンプからなるオフセット調整回路が接続されることを特徴とする。
【００１３】
また、請求項７に係る発明は、請求項１乃至請求項５のいずれかに記載の容量検出回路において、該サンプルホールドキャパシタには、３段のインバータアンプからなる増幅回路が接続されることを特徴とする。
【００１４】
また、請求項８に係る発明は、請求項７に記載の容量検出回路において、該３段のインバータアンプからなる増幅回路には発振防止用のキャパシタが接続されることを特徴とする。
【発明の効果】
【００１５】
本発明の容量検出回路によれば、出力端子Ｖｏｕｔに発生するスパイク状ノイズを低減することができる。また、本発明の容量検出回路は、インバータアンプが用いられているので、動作電圧を１〜１．８Ｖ程度とすることができ、モバイル機器などに搭載する際には、モバイル機器に電源電圧を、アナログ用電源電圧（３〜５Ｖ程度）の系統、デジタル用電源電圧（１〜１．８Ｖ）の系統の２系統設ける必要がない。すなわち、本発明の容量検出回路は、デジタル用のＩＣなどと併用するときの親和性が高いと言える。また、本発明によれば、容量検出回路を１〜１．８Ｖ程度の動作電圧とすることができ、容量検出回路もその他のデジタル回路とともにワンチップ化を図れることが可能となる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施の形態を図面を参照しつつ説明する。図１は本発明の実施の形態に係る容量検出回路の回路図である。図１において、Ｖｄｄは電源電圧、Ｓ１、Ｓ２はスイッチ、Ｃｍはサンプルホールド用のキャパシタ（静電容量はＣｍとする）、ＩＮＶはインバータアンプ、Ｖinv-inはインバータアンプＩＮＶの入力電圧、Ｖinv-outはインバータアンプＩＮＶの出力電圧、Ｖoutは容量検出回路の出力端子をそれぞれ示している。また、１００はキャパシタＣｘ+、Ｃｘ-からなる傾斜センサ１００の等価回路を示しており、傾斜センサ１００からは引き出し端子ａ乃至ｃを利用して回路に接続されるようになっている。インバータアンプＩＮＶは、図示するようにP型のMOSトランジスタとN型のMOSトランジスタの対から構成される。
【００１７】
３つのスイッチＳ１は同時にオンオフされ、また、３つのスイッチＳ２も同時にオンオフされる。３つのスイッチＳ１は３つのスイッチＳ２がオフのときにオンされ、また、３つのスイッチＳ２は３つのスイッチＳ１がオフのときにオンされる。これらのスイッチのオンオフ周期の周波数が、容量検出回路の駆動周波数である。図２は、本発明の実施の形態に係る容量検出回路のスイッチＳ１及びスイッチＳ２のオンオフタイミングを示す図である。
【００１８】
次に、本発明の実施の形態に係る容量検出回路が接続される傾斜センサ１００について説明する。図３は傾斜センサ１００の断面を示す図であり、図４及び図５は傾斜センサ１００の基板上の電極パターンを示す図であり、図６は傾斜センサ１００の使用状況を示す図である。図３乃至図６において、１００は傾斜センサ（又は傾斜スイッチ）、１１１は基板、１１３はキャップ部基板、１１４は検出用液体、１１５は気体部、１２０は検出用共通電極、１２１は第１駆動用電極、１２２は第２駆動用電極、１２５はリード線をそれぞれ示している。図３において示される傾斜センサ１０の断面図は、図４及び図５における電極パターンを線Ａ−Ａ’で切ったものを示している。傾斜センサ１００は一軸傾斜センサであり、図６に示すような状態として、当該傾斜センサ１００の傾きθを検出するものである。
【００１９】
傾斜センサ１００の基板１１１上には第１駆動用電極１２１、第２駆動用電極１２２が図示するような電極パターンにて形成されている。第１駆動用電極１２１及び第２駆動用電極１２２は、面積がほぼ等しい略半円形状のパターンであり、それぞれに引き出し用端子ｂ及びｃが接続される構成となっている。また、キャップ部基板１１３上には検出用共通電極１２０が図示するような円形状の電極パターンにて形成されている。検出用共通電極１２０には引き出し用端子aが接続される。
【００２０】
傾斜センサ１００における基板１１１とキャップ部基板１１３との間の密閉された空間には、検出用液体１１４が封入される。このような検出用液体１１４によれば、傾斜センサ１００を図６に示すような立てた状態にしたとき、検出用共通電極１２０と第１駆動用電極１２１との間に静電容量Ｃｘ+のキャパシタを、また、検出用共通電極１２０と第２駆動用電極１２２との間に静電容量Ｃｘ-のキャパシタが構成される。
【００２１】
以上のように構成される傾斜センサ１００は、図６に示すような状態とし、当該傾斜センサ１００の傾きθを検出する一軸傾斜センサとして利用する。
【００２２】
次に傾斜センサ１００の検出原理について説明する。検出用液体１１４の誘電率をε1とし、また、電極間の距離をｄ1とし、第１駆動用電極１２１上の検出用液体１１４が接している面積をＳ+、第２駆動用電極２２上の検出用液体１１４が接している面積をＳ-とすると、キャパシタの静電容量Ｃｘ+、キャパシタの静電容量Ｃｘ-は、
【００２３】
【数１】
2008267809.tif 000003
【００２４】
【数２】
2008267809.tif 000004
となる。
【００２５】
また、傾斜センサ１００の傾斜角θによらず、第１駆動用電極１２１上の検出用液体１１４が接している面積Ｓ+と第２駆動用電極１２２上の検出用液体１１４が接している面積Ｓ-と和Sは等しいので、以下の式が成立する。
【００２６】
【数３】
2008267809.tif 000005
容量検出回路の出力電圧Voutは、当該回路の電源電圧をVｄｄとするとき、
【００２７】
【数４】
2008267809.tif 000006
によって、求めることができる。
【００２８】
面積Ｓ+の変化は傾斜センサ１００の傾斜角θに比例すること、及び、（１）乃至（４）式の関係により、容量検出回路の出力電圧Voutと傾斜センサ１００の傾斜角θとの関係は次式によって求めることができる。
【００２９】
【数５】
2008267809.tif 000007
なお、図６に示すように、検出用共通電極１２０、第１駆動用電極１２１、第２駆動用電極１２２には、引き出し用端子ａ乃至ｃが設けられている関係上、傾斜センサ１０が測定可能な傾斜角θは略±８０°以内である。
【００３０】
以上のように構成される傾斜センサ１００と共に用いる容量検出回路について説明する。スイッチＳ１、スイッチＳ２が交互にオンオフされるときの状況について説明する。
【００３１】
スイッチＳ１がオンで、スイッチＳ２がオフの状態であるときにおいては、２つの傾斜センサ１０のキャパシタＣｘ+及びキャパシタＣｘ-は電源電圧Ｖｄｄとグランド間に直列接続された状態となり、電源電圧ＶｄｄによってキャパシタＣｘ+及びキャパシタＣｘ-が充電される。キャパシタＣｘ+に蓄積する電荷をQ+、キャパシタＣｘ-に蓄積する電荷をQ―とすると、
【００３２】
【数６】
2008267809.tif 000008
が成立する。また、
【００３３】
【数７】
2008267809.tif 000009
と表すことができる。
【００３４】
スイッチＳ１がオンで、スイッチＳ２がオフの状態であるときのインバータアンプＩＮＶをみると、入力電圧Ｖinv-inと出力電圧Ｖinv-outとがショート状態となっている。図７はインバータアンプＩＮＶの入力と出力との関係を示す図である。スイッチＳ１のときは、インバータアンプＩＮＶは、入力電圧Ｖinv-inと出力電圧Ｖinv-outと等しい、図７における動作点にある状態であることが分かる。
【００３５】
次に、スイッチＳ２がオンで、スイッチＳ１がオフの状態である状態をみてみる。キャパシタＣｘ+及びキャパシタＣｘ-（傾斜センサ１００）からのインバータアンプＩＮＶへ電荷の流入があるとすると、この動作点はaの方向に移動し、キャパシタＣｘ+及びキャパシタＣｘ-（傾斜センサ１００）からの電荷の引き抜きがあると、動作点はｂの方向に移動する。
【００３６】
また、スイッチＳ２がオンで、スイッチＳ１がオフの状態である状態のとき、２つの傾斜センサ１００のキャパシタＣｘ+及びキャパシタＣｘ-は電源電圧Ｖｄｄとグランドとから切り離された状態となる。
【００３７】
スイッチＳ１、Ｓ２が前述のような駆動周波数でオンオフを繰り返し定常状態となると、サンプルホールドキャパシタＣｍの充放電が飽和する。このとき、
【００３８】
【数８】
2008267809.tif 000010
の関係となる。定常状態ではＶout＝Ｖｍ＝Ｖinv-out＝Ｖinv-inであるので、このような式を得ることができる。なお、本回路においては電圧Vmを出力とすることでクロック動作に伴う電圧変動の少ない安定した出力が得られる。
【００３９】
本実施形態に係る傾斜センサ１００に用いる容量検出回路では、上述のように、スイッチＳ１がオンで、スイッチＳ２がオフの状態であるとき、キャパシタＣｘ+及びキャパシタＣｘ-は電源電圧Ｖｄｄとグランド間に直列接続された状態となり、各キャパシタが充電され、スイッチＳ２がオンで、スイッチＳ１がオフの状態であるときに、キャパシタＣｘ+及びキャパシタＣｘ-は並列接続された状態となり電荷が移動する。
【００４０】
キャパシタＣｘ+及びキャパシタＣｘ-に係る電荷の移動によって、電荷がインバータアンプＩＮＶの入力端子に入力されたり、電荷がインバータアンプＩＮＶの入力端子から引き抜かれたりする。キャパシタＣｘ+及びキャパシタＣｘ-からインバータアンプＩＮＶの入力端子に電荷が入力されると、インバータアンプＩＮＶの出力端子の出力電圧Ｖinv-outは下降し、逆に、インバータアンプＩＮＶの入力端子からキャパシタＣｘ+及びキャパシタＣｘ-に電荷が引き抜かれると、インバータアンプＩＮＶの出力電圧Ｖinv-outは上昇する。出力電圧Ｖｏｕｔ（Ｖｍ）のこのような増減は、キャパシタＣｍにチャージされていき、スイッチＳ１、Ｓ２が前述のような駆動周波数でオンオフを繰り返し、定常状態でＶｏｕｔ（Ｖｍ）は安定し、収束する。この収束の条件は、インバータアンプＩＮＶに入力される電荷と、インバータアンプＩＮＶから出力される電荷がちょうどバランスする点であり、インバータアンプＩＮＶと、Ｃｘ+及びＣｘ-からなるキャパシタ群との間で電荷の移動がなくなる点である。すなわち、本実施形態に係る傾斜センサ１００に用いる容量検出回路では、定常状態では、
【００４１】
【数９】
2008267809.tif 000011
が成立する。この式と、式（６）及び式（７）の関係からも、式（４）を得ることができる。
【００４２】
以上のように、本発明においては、従来のオペアンプの代わりにインバータアンプＩＮＶを用いて容量値に対応した電圧出力を得る回路構成としてある。このような本発明の回路によれば、出力電圧の理論式はオペアンプを用いたものと同じであるが、図７にも示すように、電圧増幅率が通常のオペアンプの増幅率（数１０万倍）に比べ小さいため（数１０倍）、スイッチＳ２がＯＮした時のスパイク状のノイズが減少する。また、インバータアンプＩＮＶを用いているためＣＭＯＳデジタル集積回路の電源電圧１〜１．８Ｖにおいても確実に動作する。なお、ホールド容量の電圧Ｖｍを出力として用い、ホールド用容量の容量値を大きくする事で電圧変動の影響を減少できる。
【００４３】
次に、本発明の他の実施の形態に係る傾斜センサ１０に用いる容量検出回路について説明する。図８は本発明の他の実施の形態に係る容量検出回路の回路図である。図８において、Ｖｄｄは電源電圧、Ｓ１、Ｓ２はスイッチ、Ｃｍはサンプルホールドキャパシタ（それぞれの静電容量はＣｍとする）、ＩＮＶはインバータアンプ、Ｖinv-inはインバータアンプＩＮＶの入力電圧、Ｖinv-outはインバータアンプＩＮＶの出力電圧、Ｖoutは容量検出回路の出力端子をそれぞれ示している。キャパシタＣｘ+、Ｃｘ-、Ｃｏからなる傾斜センサ１０の等価回路は、容量検出回路に対して、引き出し端子ａ乃至ｃを利用し図１１に示されるように接続される。インバータアンプＩＮＶは、図示するようにP型のMOSトランジスタとN型のMOSトランジスタの対から構成される。
【００４４】
３つのスイッチＳ１は全て同時にオンオフされ、また、３つのスイッチＳ２も全て同時にオンオフされる。３つのスイッチＳ１は３つのスイッチＳ２がオフのときにオンされ、また、３つのスイッチＳ２は３つのスイッチＳ１がオフのときにオンされる。これらのスイッチのオンオフ周期の周波数が駆動周波数であり、前述のように本発明においては、検出用液体１４が見かけ上導電体としてふるまう駆動周波数である数１００Hｚ〜数１００ｋＨｚが利用される。本発明の他の実施の形態における容量検出回路のスイッチＳ１及びスイッチＳ２のオンオフタイミングも図２のものを用いる。
【００４５】
次に、本発明の他の実施の形態に係る容量検出回路が接続される傾斜センサ１０について説明する。図９は他の実施の形態の容量検出回路に用いる傾斜センサの断面を示す図であり、図１０は他の実施の形態の容量検出回路に用いる傾斜センサの基板上の電極パターンを示す図であり、図１１は他の実施の形態の容量検出回路に用いる傾斜センサの使用状況を示す図である。図９乃至図１１において、１０は傾斜センサ（又は傾斜スイッチ）、１１は基板、１２は絶縁膜、１３はキャップ、１４は検出用液体、１５は気体部、２０は検出用共通電極、２１は第１駆動用電極、２２は第２駆動用電極、２５はリード線をそれぞれ示している。図９において示される傾斜センサ１０の断面図は、図１０の基板１１上の電極パターンを線Ａ−Ａ’で切ったものを示している。傾斜センサ１０は一軸傾斜センサであり、図１１に示すような状態として、当該傾斜センサ１０の傾きθを検出するものである。
【００４６】
傾斜センサ１０の基板１１上には、検出用共通電極２０、第１駆動用電極２１、第２駆動用電極２２が図示するような電極パターンにて形成されている。第１駆動用電極２１及び第２駆動用電極２２は、面積がほぼ等しい略半円形状のパターンであり、それぞれに引き出し用端子ｂ及びｃが接続される構成となっている。また、検出用共通電極２０は、第１駆動用電極２１及び第２駆動用電極２２のパターンを囲むように形成され、引き出し用端子ａが接続される構成となっている。検出用共通電極２０の終端と第２駆動用電極２２の引き出し用端子ｃとの間には、十分な絶縁性が確保できるような距離の間隙ｇが形成される。引き出し用端子ａ乃至ｃにはリード線２５が接続され、検出用共通電極２０、第１駆動用電極２１、第２駆動用電極２２からの信号が傾斜センサ１０外に取り出せるようになっている。
【００４７】
検出用共通電極２０、第１駆動用電極２１、第２駆動用電極２２が形成された基板１１上には、ガラス、シリコン系有機材料或いはフッ素系有機材料などからなる絶縁膜１２が形成される。この絶縁膜１２には、絶縁膜１２全体を覆い、絶縁膜１２とキャップ１３との間の内部空間を設け、かつこの内部空間を密閉するようなキャップ１３が設けられる。絶縁膜１２とキャップ１３との間の密閉された空間には、検出用液体１４が封入される。この検出用液体１４には、分極しやすい（比誘電率が大きい）液体（例：有機溶媒、水等）もしくは導電性液体（例：食塩水、イオン性液体）が用いられる。検出用液体１４は、傾斜センサ１０を図１０に示すような立てた状態にしたとき、検出用共通電極２０、第１駆動用電極２１、第２駆動用電極２２の略半分の上に検出用液体１４が存在する状態となる程度の量が封入される。
【００４８】
検出用液体１４には、上記のような電気的な性質に加え、絶縁膜１２とキャップ１３との間の内部空間において、傾斜センサ１０の傾斜角θに追随して動くような物理的な性質も要求される。
【００４９】
このような傾斜センサ１０の検出用液体１４には、上記のような電気的な性質に加え、動粘度としても低い値を有する炭酸プロピレン（表１参照）が好適である。この炭酸プロピレンには、安全性が高く、沸点が高く、凝固点が低く、さらに安価であるというメリットもある。
【００５０】
【表１】
2008267809.tif 000012
以上のように構成される傾斜センサ１０は、図１１に示すような状態とし、当該傾斜センサ１０の傾きθを検出する一軸傾斜センサとして利用する。
【００５１】
次に、以上のように構成される傾斜センサ１０の検出原理について説明する。図１２は他の実施の形態の容量検出回路に用いる傾斜センサ１０の等価回路を示す図であり、図１３は他の実施の形態の容量検出回路に用いる傾斜センサ１０の計測状態における内部状態を示す図である。
【００５２】
傾斜センサ１０に用いる容量検出回路における駆動周波数が数１００Hｚ〜数１００ｋＨｚであるとき、分極しやすい液体である検出用液体１４は見かけ上導電体としてふるまう。したがって、図１２において、検出用共通電極２０と検出用液体１４との間の絶縁膜１２、第１駆動用電極２１と検出用液体１４との間の絶縁膜１２、第２駆動用電極２２と検出用液体１４との間の絶縁膜１２は、駆動周波数が数１００Hｚ〜数１００ｋＨｚの下でそれぞれキャパシタとしてふるまう。
【００５３】
絶縁膜１２の誘電率をεとし、また、各電極と絶縁膜１２表層までの距離をｄとし、第１駆動用電極２１上の絶縁膜１２表層と検出用液体１４が接している面積をＳ+、第２駆動用電極２２上の絶縁膜１２表層と検出用液体１４が接している面積をＳ-とすると、第１駆動用電極２１と検出用液体１４との間の絶縁膜１２が形成するキャパシタの静電容量Ｃｘ+、第２駆動用電極２２と検出用液体１４との間の絶縁膜１２が形成するキャパシタの静電容量Ｃｘ-は、
【００５４】
【数１０】
2008267809.tif 000013
【００５５】
【数１１】
2008267809.tif 000014
となる。なお、検出用共通電極２０と検出用液体１４との間の絶縁膜１２が形成するキャパシタの静電容量はＣｏとする。
【００５６】
また、傾斜センサ１０の傾斜角θによらず、第１駆動用電極２１上の絶縁膜１２表層と検出用液体１４が接している面積Ｓ+と第２駆動用電極２２上の絶縁膜１２表層と検出用液体１４が接している面積Ｓ-と和Sは等しいので、以下の式が成立する。
【００５７】
【数１２】
2008267809.tif 000015
本実施形態における容量検出回路の出力電圧Voutは、当該回路の電源電圧をVｄｄとするとき、
【００５８】
【数１３】
2008267809.tif 000016
によって、求めることができる。
【００５９】
面積Ｓ+の変化は傾斜センサ１０の傾斜角θに比例すること、及び、（１）乃至（４）式の関係により、容量検出回路の出力電圧Voutと傾斜センサ１０の傾斜角θとの関係は次式によって求めることができる。
【００６０】
【数１４】
2008267809.tif 000017
なお、図１１に示すように、検出用共通電極２０、第１駆動用電極２１、第２駆動用電極２２には、引き出し用端子ａ乃至ｃが設けられている関係上、傾斜センサ１０が測定可能な傾斜角θは略±８０°以内である。
【００６１】
傾斜センサ１０の計測状態における内部状態は、図１３に示されるような状態となっている。絶縁膜１２とキャップ１３との間の内部空間に満たされた検出用液体１４は、メニスカス力によって、図１３のＳに示すようにキャップ１３内壁面に引きつけられた状態となる。すなわち、傾斜センサ１０においては、検出用共通電極２０が存在する絶縁膜  １２上に検出用液体１４が安定して存在する状態を物理的にも作り出しやすく、傾斜センサとして非常に好適である。
【００６２】
以上のように、構成される傾斜センサ１０に用いる容量検出回路について説明する。まず、スイッチＳ１、スイッチＳ２が交互にオンオフされるときの状況について説明する。
【００６３】
スイッチＳ１がオンで、スイッチＳ２がオフの状態であるときにおいては、２つの傾斜センサ１０のキャパシタＣｘ+及びキャパシタＣｘ-は電源電圧Ｖｄｄとグランド間に直列接続された状態となり、電源電圧ＶｄｄによってキャパシタＣｘ+及びキャパシタＣｘ-が充電される。なお、駆動周波数が数１００Hｚ〜数１００ｋＨｚの下では、キャパシタＣｏはほぼショート状態と見なすことができる。キャパシタＣｘ+に蓄積する電荷をQ+、キャパシタＣｘ-に蓄積する電荷をQ―とすると、
【００６４】
【数１５】
2008267809.tif 000018
が成立する。また、
【００６５】
【数１６】
2008267809.tif 000019
と表すことができる。
【００６６】
スイッチＳ１がオンで、スイッチＳ２がオフの状態であるときのインバータアンプＩＮＶをみると、入力電圧Ｖinv-inと出力電圧Ｖinv-outとがショート状態となっている。図７はインバータアンプＩＮＶの入力と出力との関係を示す図である。スイッチＳ１のときは、インバータアンプＩＮＶは、入力電圧Ｖinv-inと出力電圧Ｖinv-outと等しい、図７における動作点にある状態であることが分かる。
【００６７】
次に、スイッチＳ２がオンで、スイッチＳ１がオフの状態である状態をみてみる。キャパシタＣｘ+及びキャパシタＣｘ-（傾斜センサ１０）からのインバータアンプＩＮＶへ電荷の流入があるとすると、この動作点はaの方向に移動し、キャパシタＣｘ+及びキャパシタＣｘ-（傾斜センサ１０）からの電荷の引き抜きがあると、動作点はｂの方向に移動する。
【００６８】
また、スイッチＳ２がオンで、スイッチＳ１がオフの状態である状態のとき、２つの傾斜センサ１０のキャパシタＣｘ+及びキャパシタＣｘ-は電源電圧Ｖｄｄとグランドとから切り離された状態となる。
【００６９】
スイッチＳ１、Ｓ２が前述のような駆動周波数でオンオフを繰り返し定常状態となると、キャパシタＣｍの充放電が飽和する。このとき、
【００７０】
【数１７】
2008267809.tif 000020
の関係となる。定常状態ではＶout＝Ｖｍ＝Ｖinv-out＝Ｖinv-inであるので、このような式を得ることができる。なお、本回路においては電圧Vmを出力とすることでクロック動作に伴う電圧変動の少ない安定した出力が得られる。
【００７１】
本実施形態に係る傾斜センサ１０に用いる容量検出回路では、上述のように、スイッチＳ１がオンで、スイッチＳ２がオフの状態であるとき、キャパシタＣｘ+及びキャパシタＣｘ-は電源電圧Ｖｄｄとグランド間に直列接続された状態となり、各キャパシタが充電され、スイッチＳ２がオンで、スイッチＳ１がオフの状態であるときに、キャパシタＣｘ+及びキャパシタＣｘ-は並列接続された状態となり電荷が移動する。
【００７２】
キャパシタＣｘ+及びキャパシタＣｘ-に係る電荷の移動によって、電荷がインバータアンプＩＮＶの入力端子に入力されたり、電荷がインバータアンプＩＮＶの入力端子から引き抜かれたりする。キャパシタＣｘ+及びキャパシタＣｘ-からインバータアンプＩＮＶの入力端子に電荷が入力されると、インバータアンプＩＮＶの出力端子の出力電圧Ｖinv-outは下降し、逆に、インバータアンプＩＮＶの入力端子からキャパシタＣｘ+及びキャパシタＣｘ-に電荷が引き抜かれると、インバータアンプＩＮＶの出力電圧Ｖinv-outは上昇する。出力電圧Ｖｏｕｔ（Ｖｍ）のこのような増減は、キャパシタＣｍにチャージされていき、スイッチＳ１、Ｓ２が前述のような駆動周波数でオンオフを繰り返し、定常状態でＶｏｕｔ（Ｖｍ）は安定し、収束する。この収束の条件は、インバータアンプＩＮＶに入力される電荷と、インバータアンプＩＮＶから出力される電荷がちょうどバランスする点であり、インバータアンプＩＮＶと、Ｃｘ+及びＣｘ-からなるキャパシタ群との間で電荷の移動がなくなる点である。すなわち、本実施形態に係る傾斜センサ１０に用いる容量検出回路では、定常状態では、
【００７３】
【数１８】
2008267809.tif 000021
が成立する。この式と、式（１５）及び式（１６）の関係からも、式（１３）、（１７）を得ることができる。
【００７４】
なお、サンプルホールド容量の電圧Ｖｍを出力として用い、ホールド用容量の容量値を大きくする事で電圧変動の影響を減少できる。
【００７５】
以上のように、本発明においては、従来のオペアンプの代わりにインバータアンプＩＮＶを用いて容量値に対応した電圧出力を得る回路構成としてある。このような本発明の回路によれば、出力電圧の理論式は従来のオペアンプを用いたものと同じであるが、図７にも示すように、電圧増幅率が通常のオペアンプの増幅率（数１０万倍）に比べ小さいため（数１０倍）、スイッチＳ２がＯＮした時のスパイク状のノイズが減少する。また、インバータアンプＩＮＶを用いているためＣＭＯＳデジタル集積回路の電源電圧１〜１．８Ｖにおいても確実に動作する。このような容量検出回路を、モバイル機器などに搭載する際には、電源電圧を、アナログ用電源電圧（３〜５Ｖ程度）の系統、デジタル用電源電圧（１〜１．８Ｖ）の系統の２系統設ける必要がない。すなわち、本発明の容量検出回路は、デジタル用のＩＣなどと併用するときの親和性が高いと言える。
【００７６】
次に本発明の他の実施形態について説明する。図１４は本発明の他の実施の形態に係る容量検出回路の回路図である。図１４における実施形態は、端子Vｍと端子Vinv-outとの間に抵抗Rが介挿される点で先の実施形態と相違するのみであり、その他の構成については先の実施形態と同様のものである。このような実施形態によれば、インバータアンプ出力端子Vinv-outとサンプルホールド容量Cmとの間の抵抗Rと、サンプルホールド容量Cmとの間にRCローパスフィルタが形成される構成となるので、ノイズを低減して低雑音の電圧出力Voutを得ることができる。
【００７７】
本実施形態の検証のために、図２３と本実施形態の回路を０．３５μｍＣＭＯＳ回路で設計、ＳＰＩＣＥシミュレーションを行い、動作確認を行った。このＳＰＩＣＥシミュレーションの結果によれば、図２３の回路では、サンプルホールド容量の部分の電圧を読み取る構成としても１０μＦという大きなサンプルホールド容量を用いても雑音電圧が５．７ｍＶｒｍｓと大きく、これを低減するためには後段にＬＰＦを入れる必要があった。
【００７８】
一方、図１の回路では、サンプルホールド容量が１／１０００００の１００ｐＦでほぼ図２３と等しい雑音電圧となった。さらに容量を１０μＦとしたときには０．１ｍＶｒｍｓと極めて低い雑音電圧が得られた。さらに、インバータアンプ出力端子Vinv-outとサンプルホールド容量Cmとの間の抵抗Rとして、抵抗値１００ｋΩのものをいれた、図１４の実施形態の場合は、１００ｐＦのホールド容量でも０．１ｍＶｒｍｓと極めて低い雑音電圧が得られた。この１００ｋΩと１００ｐＦの値は、集積回路に内蔵する事も可能であり以上より低電圧デジタル回路の対応した外付け部品なしの容量検出集積回路を実現できる。
【００７９】
図１４の実施形態の回路においては、サンプルホールド容量を大きくしていくと、形成されるＲＣフィルタのために出力の応答速度が遅くなりその時定数τは、τ＝ＲＣで与えられる。したがって、例えばＲ＝１００ｋΩ、Ｃ＝１ｕＦにおいて時定数は０．１ｓとなる。液体を用いた容量型傾斜センサなどでは、センサに求められる応答速度が遅いことと、振動やショック加速度による雑音混入を防ぐ意味でも応答速度が遅いセンサの方が実応用に好適である場面があり、このような時定数の比較的遅い回路は、そのような応用に向いている。
【００８０】
次に、本発明のさらなる他の実施形態について説明する。図１５は本発明の他の実施の形態に係る容量検出回路の要部回路図である。図１４における実施形態では、端子Vｍと端子Vinv-outとの間に抵抗Rを介挿したが、本実施形態においては、この抵抗Rに代えて多段のRCパッシブフィルタを介挿したものである。このような実施形態によれば、さらなるノイズ低減された低雑音の電圧出力Voutを得ることができる。
【００８１】
次に、本発明の他の実施の形態に係る容量検出回路について説明する。図１６は本発明の他の実施の形態に係る容量検出回路を示す図であり、図１７は本発明の他の実施の形態に係る傾斜センサの基板上の電極パターンを示す図であり、図１８は本発明の他の実施の形態に係る傾斜センサの使用状況を示す図である。
【００８２】
本発明の他の実施の形態に係る傾斜センサは、二軸傾斜センサである。本発明の他の実施の形態に係る傾斜センサは、基本的な構造は先の実施形態の傾斜センサ１０と構造を同じくするものであり、基板１１上の電極パターン及び容量検出回路を異にするものである。図１６乃至図１８において、３０は傾斜センサ、３１−１は第1検出用共通電極、３１−２は第２検出用共通電極、３２は第１駆動用電極、３３は第２駆動用電極、３４は第３駆動用電極、３５は第４駆動用電極をそれぞれ示している。このような傾斜センサは、図１８に示すような状態として用い、当該傾斜センサ３０の傾きθｘ及びθｙの検出を行うものである。
【００８３】
二軸の傾斜センサ３０の基板１１上には、第1検出用共通電極３１−１、第２検出用共通電極３１−２、第1駆動用電極３２、第２駆動用電極３３、第3駆動用電極３４、第4駆動用電極３５が図示するような電極パターンにて形成されている。第1駆動用電極３２、第２駆動用電極３３、第3駆動用電極３４、第4駆動用電極３５は、面積がほぼ等しい略１／４円形状のパターンであり、それぞれ引き出し用端子ｂ、e、c、fが接続される構成となっている。第１検出用共通電極３１−１は第1駆動用電極３２、第４駆動用電極３５のパターンを、第２検出用共通電極３１−２は第２駆動用電極３３、第３駆動用電極３４のパターンを囲むように形成され、それぞれに引き出し用端子a、dが接続される構成となっている。第１検出用共通電極３１−１の終端と第４駆動用電極３５の引き出し用端子ｆとの間、及び、第２検出用共通電極３１−２の終端と第３駆動用電極３４の引き出し用端子ｃとの間には、十分な絶縁性ができるような距離の間隙ｇ２、ｇ１が形成される。引き出し用端子a乃至ｆにはリード線２５が接続され、各電極からの信号が傾斜センサ３０外に取り出せるようになっている。
【００８４】
以上のように構成される二軸の傾斜センサ３０において、例えば、第１検出用共通電極３１−１と検出用液体１４との間の絶縁膜１２が形成するキャパシタをＣo1、第２検出用共通電極３１−２と検出用液体１４との間の絶縁膜１２が形成するキャパシタをＣｏ２、第１駆動用電極３２と検出用液体１４との間の絶縁膜１２が形成するキャパシタをＣｘ＋、第２駆動用電極３３と検出用液体１４との間の絶縁膜１２が形成するキャパシタをＣｘ−、第３駆動用電極３４と検出用液体１４との間の絶縁膜１２が形成するキャパシタをＣy＋、第４駆動用電極３５と検出用液体１４との間の絶縁膜１２が形成するキャパシタをＣy−として用いる。
【００８５】
以上のように構成される傾斜センサ３０のための容量検出回路が図１６である。この回路において、不図示の４相クロック回路によってスイッチS１乃至S４で時分割を行う。図１９は、本発明の他の実施の形態に係る容量検出回路のスイッチＳ１乃至スイッチＳ４のオンオフタイミングを示す図である。これによって、二軸分の出力電圧Vxout、Vyoutを得ることができる。なお、本回路においては、電圧Vm1、Vm2は他方の回路動作時には回路からを切り離され電圧を保持するため、これらを出力とすることでクロック動作に伴う電圧変動の少ない安定した出力が得られる。
【００８６】
次に、本発明の他の実施形態に係る容量検出回路について説明する。図２０は本発明の他の実施の形態に係る容量検出回路の回路図である。図２０の実施形態は、図１の実施形態と相違する点は、図２０の実施形態では容量検出回路の出力を増幅するインバータアンプからなる回路が設けられている点である。より具体的には、本実施形態では、このようなインバータアンプからなる増幅回路が、サンプルホール用のキャパシタＣｍが接続される端子Vｍと、出力端子Vinvとの間に挿入される構成となっている。
【００８７】
インバータアンプＩＮＶは、P型のMOSトランジスタとN型のMOSトランジスタの対から構成される。より詳しくは、P型のMOSトランジスタのゲートとN型のMOSトランジスタのゲートが互いに接続され、この接続中点が、インバータアンプＩＮＶの入力Ｖinv-inとされる。また、P型のMOSトランジスタのソースが電源電圧Ｖｄｄに接続され、N型のMOSトランジスタのソースがグランドに接続される。また、P型のMOSトランジスタのドレインとN型のMOSトランジスタのドレインが互いに接続され、この接続中点が、インバータアンプＩＮＶの出力Ｖinv-outとして取り出される構成となっている。
【００８８】
本実施形態における、端子Ｖｍの出力増幅用のインバータアンプＩＮＶとしては、Vｍ端子と、インバータアンプＩＮＶの入力Ｖinv-in端子との間に抵抗Ｒ１が接続され、P型のMOSトランジスタとN型のMOSトランジスタの共通ゲート接続端子（Ｖinv-in端子）と、P型のMOSトランジスタとN型のMOSトランジスタの共通ドレイン接続端子（Ｖinv-out端子）との間には、抵抗Ｒ２が接続される構成となっている。このようなインバータアンプからなる増幅回路によれば、式（１９）に示す出力を得ることができる。
【００８９】
【数１９】
2008267809.tif 000022
ただし、Ｒ２／Ｒ１の大きさはインバータアンプ自体の増幅度よりも十分小さい値とする。
【００９０】
以上のような、インバータアンプからなる増幅回路が設けられた実施形態によれば、傾斜センサからの出力が小さいときなどに、出力を増幅することができる。しかも、インバータを利用する増幅回路であるので容量検出回路のオフセットと温度特性が等しく、その他のデジタル回路との親和性が高く、容量検出回路を内蔵するモバイル機器などの電源をアナログ用・デジタル用の２系統設ける必要がなくなる。
【００９１】
次に、本発明の他の実施形態に係る容量検出回路について説明する。図２１は本発明の他の実施の形態に係る容量検出回路の回路図である。図２１の実施形態が、図１の実施形態と相違する点は、図２１の実施形態では容量検出回路の出力をオフセット調整するインバータアンプからなる回路が設けられている点である。より具体的には、本実施形態では、図２１に示すようなインバータアンプからなるオフセット調整用回路が、サンプルホール用のキャパシタＣｍが接続される端子Vｍと、出力端子Vinvとの間に挿入される構成となっている。
【００９２】
このようなインバータアンプからなるオフセット調整回路が設けられた実施形態によれば、傾斜センサに対してオフセット調整が必要なときに、出力を調整することができる。しかも、インバータアンプを利用するオフセット調整回路であるので、その他のデジタル回路との親和性が高く、容量検出回路を内蔵するモバイル機器などの電源をアナログ用・デジタル用の２系統設ける必要がなくなる。
【００９３】
次に、本発明の他の実施形態に係る容量検出回路について説明する。図２２は本発明の他の実施の形態に係る容量検出回路の回路図である。図２２の実施形態が、図１の実施形態と相違する点は、図２２の容量検出回路の出力段には、３段からなるインバータアンプ回路、オフセット調整するインバータアンプ回路が設けられている点である。より具体的には、本実施形態では、サンプルホールド用のキャパシタＣｍから出力側をみて、第１段目と第３段目のインバータアンプに抵抗Ｒ３とキャパシタＣ１を接続したことを特徴とする。
【００９４】
１段のインバータアンプでは、それ自体の増幅度が数十倍であるため式（１９）で得られる増幅度は数倍〜１０倍程度であるが、本実施形態のように３段からなるインバータアンプ回路とすると、トータルの増幅度が数万倍となり、増幅度を数１０〜１００倍程度とすることができ、センサ等からの出力が微弱な場合にも対応することが可能となる。３段からなるインバータアンプＩＮＶ回路では、図のような抵抗Ｒ３を介装することで、主にＲ１とＲ３の抵抗比によって増幅度を決定することができる。３段からなるインバータアンプＩＮＶ回路においては高い周波数領域において発振を起こしやすいが、抵抗Ｒ３に並列にキャパシタＣ１を設けることで、この問題も解決することができる。ここで、このようなキャパシタＣ１はｐＦオーダーのものを用いることができるので、ＩＣ化を行うときにおいても外付けの必要がない。
【００９５】
また、このような３段のインバータアンプ回路、及び、インバータアンプからなるオフセット調整回路が設けられた実施形態によれば、傾斜センサに対してオフセット調整が必要なときに、出力を調整することができる。しかも、インバータアンプを利用するオフセット調整回路であるので、その他のデジタル回路との親和性が高く、容量検出回路を内蔵するモバイル機器などの電源をアナログ用・デジタル用の２系統設ける必要がなくなる。
【００９６】
以上、本発明の容量検出回路によれば、出力端子Ｖｏｕｔに発生するスパイク状ノイズを低減することができる。また、本発明の容量検出回路は、インバータアンプが用いられているので、動作電圧を１〜１．８Ｖ程度とすることができ、モバイル機器などに搭載する際には、モバイル機器に電源電圧を、アナログ用電源電圧（３〜５Ｖ程度）の系統、デジタル用電源電圧（１〜１．８Ｖ）の系統の２系統設ける必要がない。すなわち、本発明の容量検出回路は、デジタル用のＩＣなどと併用するときの親和性が高いと言える。また、本発明によれば、容量検出回路を１〜１．８Ｖ程度の動作電圧とすることができ、容量検出回路もその他のデジタル回路とともにワンチップ化を図れることが可能となる。
【００９７】
また、以上、本発明に係る種々の実施形態についてそれぞれを説明したが、本発明は、それぞれの実施形態の構成要素の任意の組み合わせからなる実施形態も含まれるものである。
【図面の簡単な説明】
【００９８】
【図１】本発明の実施の形態に係る容量検出回路の回路図である。
【図２】本発明の実施の形態に係る容量検出回路のスイッチＳ１及びスイッチＳ２のオンオフタイミングを示す図である。
【図３】傾斜センサ１００の断面を示す図である。
【図４】傾斜センサ１００の基板上の電極パターンを示す図である。
【図５】傾斜センサ１００の基板上の電極パターンを示す図である。
【図６】傾斜センサ１００の使用状況を示す図である。
【図７】インバータアンプＩＮＶの入力と出力との関係を示す図である。
【図８】本発明の他の実施の形態に係る容量検出回路の回路図である。
【図９】他の実施の形態の容量検出回路に用いる傾斜センサの断面を示す図である。
【図１０】の実施の形態の容量検出回路に用いる傾斜センサの基板上の電極パターンを示す図である。
【図１１】他の実施の形態の容量検出回路に用いる傾斜センサの使用状況を示す図である。
【図１２】他の実施の形態の容量検出回路に用いる傾斜センサ１０の等価回路を示す図である。
【図１３】他の実施の形態の容量検出回路に用いる傾斜センサ１０の計測状態における内部状態を示す図である。
【図１４】本発明の他の実施の形態に係る容量検出回路の回路図である。
【図１５】本発明の他の実施の形態に係る容量検出回路の要部回路図である。
【図１６】本発明の他の実施の形態に係る容量検出回路を示す図である。
【図１７】本発明の他の実施の形態に係る傾斜センサの基板上の電極パターンを示す図である。
【図１８】本発明の他の実施の形態に係る傾斜センサの使用状況を示す図である。
【図１９】本発明の他の実施の形態に係る容量検出回路のスイッチＳ１乃至スイッチＳ４のオンオフタイミングを示す図である。
【図２０】本発明の他の実施の形態に係る容量検出回路の回路図である。
【図２１】本発明の他の実施の形態に係る容量検出回路の回路図である。
【図２２】本発明の他の実施の形態に係る容量検出回路の回路図である。
【図２３】従来の容量検出回路を示す図である。
【符号の説明】
【００９９】
１０・・・傾斜センサ（又は傾斜スイッチ）、１１・・・基板、１２・・・絶縁膜、１３・・・キャップ、１４・・・検出用液体、１５・・・気体部、２０・・・検出用共通電極、２１・・・第１駆動用電極、２２・・・第２駆動用電極、２５・・・リード線、３０・・・傾斜センサ、３１−１・・・第1検出用共通電極、３１−２・・・第2検出用共通電極、３２・・・第1駆動用電極、３３・・・第２駆動用電極、３４・・・第３駆動用電極、３５・・・第４駆動用電極、１００・・・傾斜センサ（又・・・傾斜スイッチ）、１１１・・・基板、１１３・・・キャップ部基板、１１４・・・検出用液体、１１５・・・気体部、１２０・・・検出用共通電極、１２１・・・第１駆動用電極、１２２・・・第２駆動用電極、１２５・・・リード線
【図１】
2008267809.tif 000023
【図２】
2008267809.tif 000024
【図３】
2008267809.tif 000025
【図４】
2008267809.tif 000026
【図５】
2008267809.tif 000027
【図６】
2008267809.tif 000028
【図７】
2008267809.tif 000029
【図８】
2008267809.tif 000030
【図９】
2008267809.tif 000031
【図１０】
2008267809.tif 000032
【図１１】
2008267809.tif 000033
【図１２】
2008267809.tif 000034
【図１３】
2008267809.tif 000035
【図１４】
2008267809.tif 000036
【図１５】
2008267809.tif 000037
【図１６】
2008267809.tif 000038
【図１７】
2008267809.tif 000039
【図１８】
2008267809.tif 000040
【図１９】
2008267809.tif 000041
【図２０】
2008267809.tif 000042
【図２１】
2008267809.tif 000043
【図２２】
2008267809.tif 000044
【図２３】
2008267809.tif 000045