【手続補正書】
【提出日】平成21年3月25日(2009.3.25)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
順方向に直列接続される複数の第１のダイオード素子と、
前記第１のダイオード素子間の第１の接続点ごとに設けられ、該第１の接続点に一端が接続される第１のコンデンサと、
各前記第１のコンデンサごとに設けられ、該第１のコンデンサの他端に接続されるパルス昇圧回路と、
前記第１のダイオード素子の直列接続におけるアノード側の終端に接続される充電電流用パルス昇圧回路と、を備え、
前記複数のパルス昇圧回路のうち奇数番目のパルス昇圧回路は、第１の周期パルスが入力パルスとして入力され、該入力パルスを昇圧して、前記接続された第１のコンデンサの他端に出力し、
前記複数のパルス昇圧回路のうち偶数番目のパルス昇圧回路は、前記第１の周期パルスを反転した反転周期パルスが前記入力パルスとして入力され、該入力パルスを昇圧して、前記接続された第１のコンデンサの他端に出力し、
前記充電電流用パルス昇圧回路は、前記第１の周期パルスを反転した反転周期パルスが前記入力パルスとして入力され、該入力パルスを昇圧して、前記接続された第１のダイオード素子の直列接続におけるアノード側の終端に出力し、
前記複数の第１のダイオード素子の直列接続におけるカソード側の終端から昇圧された電圧が出力され、
前記パルス昇圧回路及び充電電流用パルス昇圧回路は、
前記入力パルスから２相周期パルスである第２の周期パルス及び第３の周期パルスを出力するパルス発生回路と、
ソースが電源端子に接続され、ゲートに前記第３の周期パルスを入力される第１のＰチャネルＦＥＴと、
ドレインが前記第１のＰチャネルＦＥＴのドレインに接続され、ソースが接地され、ゲートに前記第２の周期パルスを入力される第１のＮチャネルＦＥＴと、
ドレインとゲートが電源端子に接続される第２のＮチャネルＦＥＴと、
一端が前記第１のＰチャネルＦＥＴのドレインに接続され、他端が前記第２のＮチャネルＦＥＴのソースに接続される第２のコンデンサと、
ソースが前記第２のコンデンサの他端に接続され、ゲートに前記第３の周期パルスを入力される第２のＰチャネルＦＥＴと、
ドレインが前記第２のＰチャネルＦＥＴのドレインに接続され、ゲートに前記第２の周期パルスが入力され、ソースが接地される第３のＮチャネルＦＥＴと
を有し、
前記第２の周期パルスは、前記第３の周期パルスが立ち上がった後に立ち上がり、
前記第３の周期パルスは、前記第２の周期パルスが立ち下がった後に立ち下がる
ことを特徴とするチャージポンプ回路。
【請求項２】
前記複数の第１のダイオード素子の直列接続におけるカソード側の終端に、順方向に直列に接続される少なくとも１つの第２のダイオード素子と、
前記第２のダイオード素子ごとに設けられ、該第２のダイオード素子のアノードに一端が接続される少なくとも１つの第３のコンデンサと、
を備え、
前記パルス昇圧回路と前記第３のコンデンサとを併せて奇数番目の前記第３のコンデンサは、他端に前記第１の周期パルスが入力され、
前記パルス昇圧回路と前記第３のコンデンサとを併せて偶数番目の前記第３のコンデンサは、他端に前記反転周期パルスが入力され、
前記複数の第１のダイオード素子と前記第２のダイオード素子との直列接続におけるカソード側の終端から昇圧された電圧が出力される
ことを特徴とする請求項１に記載のチャージポンプ回路。
【請求項３】
前記第１のダイオード素子の直列接続におけるカソード側の終端に、アノードが接続される第３のダイオード素子と、
前記第１のダイオード素子の直列接続におけるカソード側の最終段である終段ダイオード素子のアノードにアノードが接続される第４のダイオード素子と、
前記第４のダイオード素子のカソードにアノードが接続され、カソードが前記第３のダイオード素子のカソードに接続される第５のダイオード素子と、
前記終段ダイオード素子と前記第３のダイオード素子との接続点に一端が接続される第１の出力コンデンサと、
前記第４のダイオード素子と前記第５のダイオード素子との接続点に一端が接続される第２の出力コンデンサと、を備え、
前記第１の出力コンデンサの他端には、第４の周期パルスが入力され、
前記第２の出力コンデンサの他端には、前記第４の周期パルスが反転して入力される
ことを特徴とする請求項１に記載のチャージポンプ回路。
【請求項４】
順方向に直列接続される複数の第１のダイオード素子と、
前記第１のダイオード素子間の第１の接続点ごとに設けられ、該第１の接続点に一端が接続される第１のコンデンサと、
各前記第１のコンデンサごとに設けられ、該第１のコンデンサの他端に接続されるパルス昇圧回路と、
前記第１のダイオード素子の直列接続におけるアノード側の終端に接続される充電電流用パルス昇圧回路と、
前記複数の第１のダイオード素子の直列接続におけるカソード側の終端に、順方向に直列に接続される少なくとも１つの第２のダイオード素子と、
前記第２のダイオード素子ごとに設けられ、該第２のダイオード素子のアノードに一端が接続され、前記第１のコンデンサより大きな静電容量を有する少なくとも１つの第３のコンデンサと、
を備え、
前記複数のパルス昇圧回路のうち奇数番目のパルス昇圧回路は、第１の周期パルスが入力パルスとして入力され、該入力パルスを昇圧して、前記接続された第１のコンデンサの他端に出力し、
前記複数のパルス昇圧回路のうち偶数番目のパルス昇圧回路は、前記第１の周期パルスを反転した反転周期パルスが前記入力パルスとして入力され、該入力パルスを昇圧して、前記接続された第１のコンデンサの他端に出力し、
前記充電電流用パルス昇圧回路は、前記第１の周期パルスを反転した反転周期パルスが前記入力パルスとして入力され、該入力パルスを昇圧して、前記接続された第１のダイオード素子の直列接続におけるアノード側の終端に出力し、
前記複数の第１のダイオード素子の直列接続におけるカソード側の終端から昇圧された電圧が出力され、
前記パルス昇圧回路と前記第３のコンデンサとを併せて奇数番目の前記第３のコンデンサは、他端に前記第１の周期パルスが入力され、
前記パルス昇圧回路と前記第３のコンデンサとを併せて偶数番目の前記第３のコンデンサは、他端に前記反転周期パルスが入力され、
前記複数の第１のダイオード素子と前記第２のダイオード素子との直列接続におけるカソード側の終端から昇圧された電圧が出力される
ことを特徴とするチャージポンプ回路。
【請求項５】
順方向に直列接続される複数の第１のダイオード素子と、
前記第１のダイオード素子間の第１の接続点ごとに設けられ、該第１の接続点に一端が接続される第１のコンデンサと、
各前記第１のコンデンサごとに設けられ、該第１のコンデンサの他端に接続されるパルス昇圧回路と、
前記第１のダイオード素子の直列接続におけるアノード側の終端に接続される充電電流用パルス昇圧回路と、
前記第１のダイオード素子の直列接続におけるカソード側の終端に、アノードが接続される第３のダイオード素子と、
前記第１のダイオード素子の直列接続におけるカソード側の最終段である終段ダイオード素子のアノードにアノードが接続される第４のダイオード素子と、
前記第４のダイオード素子のカソードにアノードが接続され、カソードが前記第３のダイオード素子のカソードに接続される第５のダイオード素子と、
前記終段ダイオード素子と前記第３のダイオード素子との接続点に一端が接続され、前記第１のコンデンサより大きな静電容量を有する第１の出力コンデンサと、
前記第４のダイオード素子と前記第５のダイオード素子との接続点に一端が接続され、前記第１のコンデンサより大きな静電容量を有する第２の出力コンデンサと、
を備え、
前記複数のパルス昇圧回路のうち奇数番目のパルス昇圧回路は、第１の周期パルスが入力パルスとして入力され、該入力パルスを昇圧して、前記接続された第１のコンデンサの他端に出力し、
前記複数のパルス昇圧回路のうち偶数番目のパルス昇圧回路は、前記第１の周期パルスを反転した反転周期パルスが前記入力パルスとして入力され、該入力パルスを昇圧して、前記接続された第１のコンデンサの他端に出力し、
前記充電電流用パルス昇圧回路は、前記第１の周期パルスを反転した反転周期パルスが前記入力パルスとして入力され、該入力パルスを昇圧して、前記接続された第１のダイオード素子の直列接続におけるアノード側の終端に出力し、
前記第１の出力コンデンサの他端には、第４の周期パルスが入力され、
前記第２の出力コンデンサの他端には、前記第４の周期パルスが反転して入力される
ことを特徴とするチャージポンプ回路。
【請求項６】
電源電圧がＶｃｃであり、閾値電圧がＶｔｈであり、前記パルス昇圧回路の個数がｋ個であり、昇圧時の電圧変換効率がγであるとき、前記第１のダイオード素子の直列接続におけるカソード側の終端から出力される出力電圧Ｖｏｕｔは、関係式
Ｖｏｕｔ  ＝  γ×（２×Ｖｃｃ−Ｖｔｈ）×（ｋ＋１）
によって定められる
ことを特徴とする請求項１、４又は５のいずれかに記載のチャージポンプ回路。
【請求項７】
前記パルス昇圧回路及び充電電流用パルス昇圧回路は、
前記入力パルスから２相周期パルスである第２の周期パルス及び第３の周期パルスを出力するパルス発生回路と、
ソースが電源端子に接続され、ゲートに前記第３の周期パルスを入力される第１のＰチャネルＦＥＴと、
ドレインが前記第１のＰチャネルＦＥＴのドレインに接続され、ソースが接地され、ゲートに前記第２の周期パルスを入力される第１のＮチャネルＦＥＴと、
ドレインとゲートが電源端子に接続される第２のＮチャネルＦＥＴと、
一端が前記第１のＰチャネルＦＥＴのドレインに接続され、他端が前記第２のＮチャネルＦＥＴのソースに接続される第２のコンデンサと、
ソースが前記第２のコンデンサの他端に接続され、ゲートに前記第３の周期パルスを入力される第２のＰチャネルＦＥＴと、
ドレインが前記第２のＰチャネルＦＥＴのドレインに接続され、ゲートに前記第２の周期パルスが入力され、ソースが接地される第３のＮチャネルＦＥＴと、
を有することを特徴とする請求項４又は請求項５に記載のチャージポンプ回路。
【請求項８】
前記パルス昇圧回路及び充電電流用パルス昇圧回路は、
前記入力パルスから２相周期パルスである第２の周期パルス及び第３の周期パルスを出力するパルス発生回路と、
ソースが電源端子に接続され、ゲートに前記第３の周期パルスを入力される第１のＰチャネルＦＥＴと、
ドレインが前記第１のＰチャネルＦＥＴのドレインに接続され、ソースが接地され、ゲートに前記第２の周期パルスを入力される第１のＮチャネルＦＥＴと、
ドレインとゲートが電源端子に接続される第２のＮチャネルＦＥＴと、
一端が前記第１のＰチャネルＦＥＴのドレインに接続され、他端が前記第２のＮチャネルＦＥＴのソースに接続される第２のコンデンサと、
ソースが前記第２のコンデンサの他端に接続され、ゲートに前記第３の周期パルスを入力される第２のＰチャネルＦＥＴと、
ドレインが前記第２のＰチャネルＦＥＴのドレインに接続され、ゲートに前記第２の周期パルスが入力され、ソースが接地される第３のＮチャネルＦＥＴと
を有することを特徴とする請求項５に記載のチャージポンプ回路。
【請求項９】
前記パルス昇圧回路及び充電電流用パルス昇圧回路は、
一端に前記入力パルスが入力され、他端が第２の接続点に接続される第４のコンデンサと、
一端に前記入力パルスを反転した反転入力パルスが入力され、他端が第３の接続点に接続される第５のコンデンサと、
ドレインが電源端子に接続され、ソースが前記第２の接続点に接続され、ゲートに前記反転入力パルスを入力される第１のＮチャネルＦＥＴと、
ドレインが電源端子に接続され、ソースが前記第３の接続点に接続され、ゲートが前記第２の接続点に接続される第２のＮチャネルＦＥＴと、
前記第３の接続点に接続され、前記入力パルスに応じて、前記第５のコンデンサの充電電圧に電源電圧を加えて得られる電位と接地電位とを交互に出力するスイッチング回路と
を有する
ことを特徴とする請求項４又は請求項５に記載のチャージポンプ回路。