(57)【要約】【課題】半導体集積回路の稼動中の故障発生から検出までの時間を短縮し、回路の動作に影響を与えずに、稼動中に半導体集積回路の故障診断を実行すること。【解決手段】テストパターンの注入回路及びテスト結果の抽出回路を有する診断対象論理回路１１と、診断対象論理回路からの出力を保持する出力保持回路１２と、故障診断の制御を行う故障診断制御回路３と、故障診断の他に演算処理を行うマイクロプロセッサ９と、プログラム及びデータを格納するメモリ１０と、を備えた半導体集積回路の故障診断方式であって、出力保持回路１２は、マイクロプロセッサと故障診断制御回路の制御により、故障診断動作時に、診断対象論理回路１１における診断開始の直前の出力を保持して出力する。これによって、ＢＩＳＴ診断期間中に診断対象論理回路の出力が変化しても、後段の論理回路１０１に影響が出ないようにする。【選択図】図１
2008267998.tif 000002
【特許請求の範囲】
【請求項１】
入力側にテストパターンの注入回路、出力側にテスト結果の抽出回路、前記注入回路と前記抽出回路の間に介在する論理演算回路、を有する診断対象論理回路と、前記診断対象論理回路からの出力を保持する出力保持回路と、故障診断の制御を行う故障診断制御回路と、故障診断の他に演算処理を行うマイクロプロセッサと、前記マイクロプロセッサを動作させるためのプログラム及びデータを格納するメモリと、を備えた半導体集積回路の故障診断方式であって、
前記出力保持回路は、前記マイクロプロセッサと前記故障診断制御回路の制御により、故障診断動作時に、前記診断対象論理回路における診断開始の直前の出力を保持して出力する
ことを特徴とする半導体集積回路の故障診断方式。
【請求項２】
請求項１において、
前記診断対象論理回路は、前記演算処理を行う通常動作と故障診断動作の動作モードが選択可能に構成され、
前記出力保持回路は、自身の出力を保持する保持機能と前記保持機能を解放して自身への入力を出力する開放機能と有し、
故障診断動作時に、前記診断対象論理回路に診断用のテストパターンを注入し、前記診断対象論理回路からの演算出力結果を抽出し、前記マイクロプロセッサによって、前記注入したテストパターンデータからの期待値と前記抽出した出力結果のデータを比較照合して故障診断を行う
ことを特徴とする半導体集積回路の故障診断方式。
【請求項３】
請求項１または２において、
前記診断論理回路は、前段の回路ブロックからの入力と故障診断のテストパターン入力とを切り替える、前記注入回路であるセレクタ付きフリップフロップと、前記論理演算回路の出力を前記出力保持回路と前記故障診断制御回路に送り込む、前記抽出回路であるセレクタ付きフリップフロップと、前記論理演算回路と、を備える
ことを特徴とする半導体集積回路の故障診断方式。
【請求項４】
請求項３において、
前記切り替えるセレクタ付きフリップフロップと、前記送り込むセレクタ付きフリップフロップと、これらのセレクタ付きフリップフロップを縦続接続する接続回路と、これらのセレクタを制御する前記故障診断制御回路と、の構成に基づいて、前記故障診断を実行する直前に、前記診断対象論理回路内の前記論理演算回路の入力と出力を表す前記切り替えるセレクタ付きフリップフロップと前記送り込むセレクタ付きフリップフロップの状態を前記接続回路を通して前記メモリに一時退避させ、
前記故障診断を終了した後に、前記一時退避させたデータを前記切り替えるセレクタ付きフリップフロップと前記送り込むセレクタ付きフリップフロップに復元させる
ことを特徴とする半導体集積回路の故障診断方式。
【請求項５】
請求項１または２において、
前記マイクロプロセッサは、前記論理演算回路における入力処理、演算処理及び出力処理からなる制御演算と、前記故障診断処理とを時分割で実行し、前記制御演算の周期内のアイドル時間に前記故障診断処理を実行する
ことを特徴とする半導体集積回路の故障診断方式。
【請求項６】
請求項１または２において、
前記論理演算回路を複数の回路に分割し、前記故障診断処理を前記分割した回路毎に巡回して実行し、１回当たりの故障診断処理の時間を短縮することを特徴とする半導体集積回路の故障診断方式。
【請求項７】
入力側にテストパターンの注入回路、出力側にテスト結果の抽出回路、前記注入回路と前記抽出回路の間に介在する論理演算回路、を有する診断対象論理回路と、前記診断対象論理回路からの出力を保持する出力保持回路と、故障診断の制御を行う故障診断制御回路と、故障診断の他に演算処理を行うマイクロプロセッサと、前記マイクロプロセッサを動作させるためのプログラム及びデータを格納するメモリと、からなる一の半導体集積回路を備え、
さらに、入力側にテストパターンの注入回路、出力側にテスト結果の抽出回路、前記注入回路と前記抽出回路の間に介在する論理演算回路、を有する診断対象論理回路と、前記診断対象論理回路からの出力を保持する出力保持回路と、故障診断の制御を行う故障診断制御回路と、プログラム及びデータを格納するメモリと、からなる複数のマイクロプロセッサレス半導体集積回路を備え、
前記一の半導体集積回路と前記複数のマイクロプロセッサレス半導体集積回路とは通信回路によって接続され、
前記一の半導体集積回路内の前記マイクロプロセッサによって、故障診断処理を前記通信回路を通して前記複数のマイクロプロセッサレス半導体集積回路毎に実行する
ことを特徴とする半導体集積回路の故障診断方式。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体集積回路の故障検出方式に係り、特に、高信頼を必要として回路の動作中に診断を行なうオンライン診断での故障診断方式に関する。
【背景技術】
【０００２】
エレクトロニクス及び情報分野の技術進歩、単一装置に求められる機能の複雑化及び複合化が原動力となって、プログラマブル電子装置の適用範囲は広がり、同時にプログラマブル電子制御装置に求められる信頼性も高まっている。
【０００３】
近年、プラントの大規模化と統合化が進み、また、高度に自動化されたプラント操業が行なわれている中で、国際的な安全規格の波及や熟練者不足という課題もあり、従来から築き上げた安全対策の上に、更なる安全性向上が必要な状況になりつつあり、事故の発生や被害の拡大をそれぞれの階層で防ぐことや緩和することが重要視されてきている。
【０００４】
プラント制御装置において、上述した機能と安全規格を満たすためには、異常を検知した場合に、確実に動作することが要求され、万が一故障した場合でも、プロセスを安全側へ停止させることが求められ、機能安全システムは、制御システムとは異なる「安全性」重視の特別な設計を要求される。
【０００５】
プログラマブル電子制御装置においては、ハードウェアの故障検出率を向上することが要求され、これを満たすために装置及び装置を構成する部品レベルにおいても様々な自己診断機能を実装することが通例である。プログラマブル電子装置の重要な構成要素の一つである半導体、特に集積回路においては、例えば、特許文献１に開示されるように、半導体集積回路内に自己診断機能を内蔵するＢＩＳＴ（Ｂｕｉｌｔ−Ｉｎ  Ｓｅｌｆ  Ｔｅｓｔ）と呼ばれる自己診断技術を用いて、電源投入時、或いは任意の時間において半導体内部の機能ブロックの健全性確認を行なっている。
【特許文献１】特開２００３−６８８６５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述したように、半導体集積回路、特に集積度の高いＬＳＩにおいては、上記特許文献１に開示されるように、半導体集積回路の内部に自己診断を内蔵するＢＩＳＴ（Ｂｕｉｌｔ−Ｉｎ  Ｓｅｌｆ  Ｔｅｓｔ）という技術を用いて故障箇所の検出率の向上を図っている。しかしながら、ＢＩＳＴの用途は一般的に、半導体集積回路が装置に組み込まれる前の部品単体での故障検出が主目的であり、装置組込み後にＢＩＳＴが使われるのは、装置の電源投入時など、ＢＩＳＴによる自己診断期間中の半導体集積回路の動作が装置に影響を与えないような特定のケースに限られており、装置の動作中にＢＩＳＴを使って半導体集積回路の診断を行なうには、診断期間中に装置の動作に影響を与えないようにすることが課題であった。
【０００７】
本発明の目的は、半導体集積回路の動作中に故障診断を行うことができ、さらに、故障発生から故障検出までの時間を短縮することのできる故障診断方式を提供することにある。
【課題を解決するための手段】
【０００８】
前記課題を解決するために、本発明は主として次のような構成を採用する。  
入力側にテストパターンの注入回路、出力側にテスト結果の抽出回路、前記注入回路と前記抽出回路の間に介在する論理演算回路、を有する診断対象論理回路と、前記診断対象論理回路からの出力を保持する出力保持回路と、故障診断の制御を行う故障診断制御回路と、故障診断の他に演算処理を行うマイクロプロセッサと、前記マイクロプロセッサを動作させるためのプログラム及びデータを格納するメモリと、を備えた半導体集積回路の故障診断方式であって、
前記出力保持回路は、前記マイクロプロセッサと前記故障診断制御回路の制御により、故障診断動作時に、前記診断対象論理回路における診断開始の直前の出力を保持して出力する構成とする。
【０００９】
また、前記半導体集積回路の故障診断方式において、前記診断対象論理回路は、前記演算処理を行う通常動作と故障診断動作の動作モードが選択可能に構成され、前記出力保持回路は、自身の出力を保持する保持機能と前記保持機能を解放して自身への入力を出力する開放機能と有し、故障診断動作時に、前記診断対象論理回路に診断用のテストパターンを注入し、前記診断対象論理回路からの演算出力結果を抽出し、前記マイクロプロセッサによって、前記注入したテストパターンデータからの期待値と前記抽出した出力結果のデータを比較照合して故障診断を行う構成とする。
【００１０】
また、前記半導体集積回路の故障診断方式において、前記診断論理回路は、前段の回路ブロックからの入力と故障診断のテストパターン入力とを切り替える、前記注入回路であるセレクタ付きフリップフロップと、前記論理演算回路の出力を前記出力保持回路と前記故障診断制御回路に送り込む、前記抽出回路であるセレクタ付きフリップフロップと、前記論理演算回路と、を備える構成とする。
【００１１】
また、前記半導体集積回路の故障診断方式において、前記切り替えるセレクタ付きフリップフロップと、前記送り込むセレクタ付きフリップフロップと、これらのセレクタ付きフリップフロップを縦続接続する接続回路と、これらのセレクタを制御する前記故障診断制御回路と、の構成に基づいて、前記故障診断を実行する以前に、前記診断対象論理回路内の前記論理演算回路の入力と出力を表す前記切り替えるセレクタ付きフリップフロップと前記送り込むセレクタ付きフリップフロップの状態を前記接続回路を通して前記メモリに一時退避させ、前記故障診断を終了した後に、前記一時退避させたデータを前記切り替えるセレクタ付きフリップフロップと前記送り込むセレクタ付きフリップフロップに復元させる個性とする。
【発明の効果】
【００１２】
本発明によれば、ＬＳＩを動作させながら故障診断を行なうことが可能となり、故障が発生してから検出するまでの時間を飛躍的に短縮することが可能である。
【００１３】
また、安全システムや危険度が高い制御を行なうシステムにおいて、ハードウェアの故障発生から検出するまでの時間に発生し得る災害の確率を低減することが可能である。
【発明を実施するための最良の形態】
【００１４】
本発明の実施形態に係る半導体集積回路の故障診断方式について、図１〜図５を参照しながら以下詳細に説明する。図１は本発明の実施形態に係る半導体集積回路の故障診断方式における全体構成を示すブロック図である。図２は本実施形態に関する故障診断方式で用いられるスキャンフリップフロップを示す回路図である。図３は本実施形態に関する故障診断方式で用いられる出力保持用フリップフロップを示す回路図である。図４は本実施形態に係る導体集積回路の故障診半断方式における動作手順を示すフォローチャートである。図５は図４のフローにおける故障診断処理の詳細手順を示すフォローチャートである。
【００１５】
図面において、１は論理回路、２はＢＩＳＴ制御対象回路、３はＢＩＳＴ制御回路、４は入力信号、５は出力信号、６はテストパターン入力、７１は入力制御信号、７２は出力制御信号、７３は保持制御信号、８はテスト結果抽出、９はマイクロプロセッサ、１０はメモリ、１１はＢＩＳＴ対象論理回路、１２は出力保持回路、１３は組合せ回路、１４，１５，１６，１７はスキャンフリップフロップ、１８，１９は出力保持用フリップフロップ、１０１，１０２は論理回路、をそれぞれ表す。
【００１６】
図１において、本発明の実施形態に係る半導体集積回路の故障診半断方式は、ＢＩＳＴを使った故障診断の制御対象であるＢＩＳＴ制御対象回路２、ＢＩＳＴ制御回路３、マイクロプロセッサ９、メモリ１０を備えている。また、ＢＩＳＴ制御対象回路２の前段には論理回路１、および後段には論理回路１０１と１０２が接続されている。図１に示す全ての回路及び配線は同一の集積回路内に実装されていてもよいものである。
【００１７】
メモリ１０にはマイクロプロセッサ９を動作させるためのプログラム、ＢＩＳＴ診断テストのテストパターン、ＢＩＳＴ診断テスト結果の他に、ＢＩＳＴ診断を実行する前のＢＩＳＴ対象論理回路１１の入力データおよび出力データが保存される。また、マイクロプロセッサ９はＢＩＳＴ診断制御の他に演算処理を行ない、演算周期の空き時間を利用してＢＩＳＴ診断を行なう。
【００１８】
ＢＩＳＴ制御対象回路２は、ＢＩＳＴによって診断されるＢＩＳＴ対象論理回路１１と、出力保持回路１２とで構成される。ＢＩＳＴによる診断期間においては、ＢＩＳＴ制御対象回路２の出力信号５が出力保持回路１２により診断開始直前の出力を保持する。ＢＩＳＴ診断が終了した後は、出力保持回路１２は出力保持を解除する。
【００１９】
ＢＩＳＴ対象論理回路１１は、組合せ回路１３（ＢＩＳＴによって自己診断される対象となる実質的な回路）の前後にスキャンフリップフロップ１４，１５，１６および１７を実装している。スキャンフリップフロップの構成は図２に示すように、セレクタとラッチから構成されており、図２のスキャンフリップフロップ１５の例では、信号（入力制御信号）７１のレベルによって入力信号を選択し、信号７１が“１”のときは信号６が選択され、信号７１が“０”のときは信号“４”が選択するように構成されている（図２と図１に示すようにセレクタの２つの入力端に信号７１の“０”と“１”が対応して図示されている）。
【００２０】
出力保持回路１２は出力保持用フリップフロップ１８および１９から構成されている。図３には出力保持用フリップフロップの構成例を示しており、セレクタとラッチからなる。信号７３（保持制御信号）のレベルが“１”のときは出力信号５を保持し、信号７３のレベルが“０”のときはＢＩＳＴ対象論理回路１１からの出力を信号５に出力するように構成されている。
【００２１】
次に、図１に示す本実施形態に関する故障診断方式の動作について説明する。図１に示す故障診断方式は通常動作と診断動作の２つの動作モードで動作するように構成されており、動作モードの切り替えはマイクロプロセッサ９からＢＩＳＴ制御回路３へ指示を送り、ＢＩＳＴ制御回路３からの信号である入力制御信号７１、出力制御信号７２、及び保持制御信号７３によって行なう。
【００２２】
入力制御信号７１は組合せ回路１３への入力信号の選択のための信号であり、“１”の場合にＢＩＳＴ診断のテストパターン入力６が選択され、“０”の場合は論理回路１の出力が組合せ回路１３に入力される。
【００２３】
出力制御信号７２はＢＩＳＴ対象論理回路１１の出力信号選択信号であり、レベル“０”の場合、組合せ回路１３の出力を選択する。レベル“１”の場合、スキャンフリップフロップ（スキャンＦ．Ｆ．）１６にラッチされていた信号がスキャンＦ．Ｆ．１７のセレクタ１に入力されてラッチされ、それ以前にラッチされていた信号がテスト結果抽出線８を通ってＢＩＳ制御回路３、メモリ１０に印加される。このとき、スキャンＦ．Ｆ．１６のセレクタ１への入力はスキャンＦ．Ｆ．１５からのテストパターン入力信号となる。すなわち、入力制御信号７１が“１”となって出力制御信号７２も“１”となると、テストパターン入力６がスキャンＦ．Ｆ．１４，１５，１６，１７の各セレクタ１に縦続して接続され、各スキャンＦ．Ｆ．にラッチされていた信号が順次メモリ１０に記憶されることとなる。
【００２４】
このように、テストパターン入力が完了するまでは組合せ回路１３の出力データをＢＩＳＴ制御回路３を経由してメモリ１０に退避させ、ＢＩＳＴ診断完了後はテスト結果８をＢＩＳＴ制御回路３を経由してメモリ１０に書き込む。
【００２５】
ＢＩＳＴ制御回路３からの出力信号７１，７２および７３と診断動作との関連は次のようになっている。
【００２６】
（１）入力制御信号７１が“０”且つ出力制御信号７２が“０”且つ保持制御信号７３が“１”で、組み合わせ回路が通常に機能する通常動作であり、
（２）入力制御信号７１が“１”且つ出力制御信号７２が“１”且つ保持制御７３が“０”で、ＢＩＳＴ対象論理回路１１へのテストパターン入力とテスト結果抽出線８を通した出力データ退避であり、
（３）入力制御信号７１が“１”且つ出力制御信号７２が“０”且つ保持制御信号７３が“０”で、診断動作であり（出力保持用Ｆ．Ｆ．１８，１９はそれらのセレクタ入力“０”で自身の直前の出力保持機能をもつ、すなわち、診断結果はＢＩＳＴ制御対象回路２から出力信号５として出力されない）、
（４）入力制御７１が“１”且つ出力制御７２が“１”且つ保持制御７３が“０”で、テスト結果抽出である。
【００２７】
図４は、図１に示す本実施形態に関する故障診断方式（システム）の動作のフローチャートを示す。電源投入あるいはマイクロプロセッサ９をリセットすることによりシステムが起動され、システムの初期化４００を行なう。初期化の完了後、制御周期の開始時間４０１が来ると、先ず診断処理（ＢＩＳＴ診断処理）４０２を実施する（診断処理４０２の詳細は後述する図５で説明する）。ＢＩＳＴ診断で異常が検出された場合、システムを安全に状態に保持するため、システムの停止処理４０７を行なう。ＢＩＳＴ診断が正常に終了した場合、マイクロプロセッサ９は、通常の処理である、入力処理（４０４）、演算処理（４０５）、出力処理（４０６）を実行し、次の制御周期開始まで待ち、次の制御周期が来たら同一の処理を繰り返す。
【００２８】
図４に示すように、入力処理、演算処理及び出力処理からなる通常の制御演算の周期内の空き時間（アイドル時間）に診断処理を行う。図示の例では、入力処理の前に故障診断処理を行うことが示されているが、この時期に限らず、演算処理の時間可変長に鑑みて、演算処理４０５の終了後に設定されている空き時間を利用しても良い。また、図１に示す、実際上の故障診断対象である組み合わせ回路１３の回路規模が大きい場合には、この回路を複数に分割して巡回して故障診断処理を行ってもよく、１回当たりの診断時間を短縮することができる。
【００２９】
次に、診断処理４０２の詳細を図５を用いて説明する。診断処理では先ず、ＢＩＳＴ対象論理回路１１の状態（組合せ回路１３の入力値および出力値）をメモリ１０に退避し（５００）（上述したように、スキャンＦ．Ｆ．１４，１５，１６，１７のセレクタ入力“１”による縦続接続のルートでメモリへの退避）、マイクロプロセッサ９でテストパターンを生成し（５０１）、ＢＩＳＴ対象論理回路１１にテストパターン６を入力する（５０２）。
【００３０】
テストパターン６を組合せ回路１３で演算した出力をスキャンフリップフロップ１６および１７に格納し（５０３）、スキャンフリップフロップ１６および１７に格納したテスト結果を抽出してＢＩＳＴ制御回路に送り（５０４）、さらに結果をメモリ１０に転送する（５０５）。最後にメモリ１０に格納された結果と、テストパターンからの結果期待値とをマイクロプロセッサ９で比較照合して診断処理を完了する（５０６）。
【００３１】
また、図１に示す本実施形態に関する故障診断方式の構成においては、マイクロプロセッサ９とメモリ１０を、図１に示す他の回路ブロックと同一のＬＳＩに納めることにより、マイクロプロセッサ９とＢＩＳＴ制御回路３の間のインターフェースの高速化が図れ、ＢＩＳＴによる診断時間の短縮が可能である。さらに内蔵のマイクロプロセッサ９をＢＩＳＴによる診断の用途だけでなく、制御演算にも使用する場合において、ＢＩＳＴによる診断時間が短ければ、マイクロプロセッサ９を制御演算に使える時間が長くでき、オンラインＢＩＳＴ診断のオーバヘッドを低減できる。
【００３２】
また、マイクロプロセッサ９で処理が多く、メモリ１０も容量が大きいものが必要な場合はマイクロプロセッサ９およびメモリ１０を他の回路ブロックとは別のパッケージとすることも可能である。
【００３３】
次に、本発明の他の実施形態に係る半導体集積回路の故障診断方式について、図６を参照しながら説明する。図６は本発明の他の実施形態に係る半導体集積回路の故障診断方式における全体構成を示すブロック図である。
【００３４】
図６に示す本発明の他の実施形態が、図１に示す実施形態と相違する点は、プロセッサ内蔵ＬＳＩ６０２の内部のマイクロプロセッサ９が、プロセッサレスＬＳＩ６０４Ａ，６０４Ｂ，６０４Ｃを通信回路６０１を経由で各々のＢＩＳＴ制御回路３を制御することによりＢＩＳＴによる故障診断を行なう点にあり、プロセッサを集約することで診断動作の制御を集約できる。すなわち、プロセッサ内蔵ＬＳＩ６０２内の単一のマイクロプロセッサ９によって、プロセッサ内蔵ＬＳＩ６０２や複数のプロセッサレスＬＳＩ６０４Ａ、６０４Ｂ，６０４Ｃ内のＢＩＳＴ対象論理回路を巡回して故障診断処理を行うことができる。
【００３５】
また、プロセッサ内蔵ＬＳＩ６０２のメモリ１０にはマイクロプロセッサ９のプログラムを保存するため比較的大きな容量が必要になるが、プロセッサレスＬＳＩ６０４Ａ，６０４Ｂ，６０４Ｃのメモリ１０には、ＢＩＳＴのテストデータ、ＢＩＳＴ制御対象回路２の入出力の一時退避、ＢＩＳＴ診断の結果の保管のみのため、メモリ１０の容量を小さくすることが可能であり、プロセッサ内蔵ＬＳＩ６０２よりも安価にすることができる。
【００３６】
以上説明したように、本発明の実施形態は、次のような構成を備え且つ機能を奏することを特徴とするのものである。すなわち、診断対象論理回路の前段にテストパターン注入するための回路と、診断対象論理回路の後段にテスト結果抽出回路とを実装し、テスト結果抽出回路の後段に出力ホールド回路を実装し、出力ホールド回路がＬＳＩのＢＩＳＴ診断開始直前の出力値をホールドすることによって、ＢＩＳＴ診断期間中に診断対象論理回路の出力が変化しても、後段の論理回路に影響が出ないように構成するものである。
【００３７】
このように、本発明は、安全性が要求されるシステムおよび危険性の高い制御を行なうシステムにおいて、半導体集積回路の故障によって発生しうる災害を故障発生から検出までの時間を短縮することによって未然に防ぐための手段、手法として適用可能なものである。
【図面の簡単な説明】
【００３８】
【図１】本発明の実施形態に係る半導体集積回路の故障診断方式における全体構成を示すブロック図である。
【図２】本実施形態に関する故障診断方式で用いられるスキャンフリップフロップを示す回路図である。
【図３】本実施形態に関する故障診断方式で用いられる出力保持用フリップフロップを示す回路図である。
【図４】本実施形態に係る半導体集積回路の故障診断方式における動作手順を示すフォローチャートである。
【図５】図４のフローにおける故障診断処理の詳細手順を示すフォローチャートである。
【図６】本発明の他の実施形態に係る半導体集積回路の故障診断方式における全体構成を示すブロック図である。
【符号の説明】
【００３９】
１  論理回路
２  ＢＩＳＴ制御対象回路
３  ＢＩＳＴ制御回路
４  入力信号
５  出力信号
６  テストパターン入力
７１  入力制御信号
７２  出力制御信号
７３  保持制御信号
８  テスト結果抽出
９  マイクロプロセッサ
１０  メモリ
１１  ＢＩＳＴ対象論理回路
１２  出力保持回路
１３  組合せ回路（論理演算回路）
１４，１５  スキャンフリップフロップ
１６，１７  スキャンフリップフロップ
１８，１９  出力保持用フリップフロップ
１０１，１０２  論理回路
６０１  通信回路
６０２  マイクロプロセッサ内蔵ＬＳＩ
６０４Ａ，６０４Ｂ，６０４Ｃ  プロセッサレスＬＳＩ
【図１】
2008267998.tif 000003
【図２】
2008267998.tif 000004
【図３】
2008267998.tif 000005
【図４】
2008267998.tif 000006
【図５】
2008267998.tif 000007
【図６】
2008267998.tif 000008