【手続補正書】
【提出日】平成21年6月8日(2009.6.8)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
島状の半導体膜を形成し、
前記半導体膜に接する第１の絶縁膜を形成し、
前記半導体膜及び前記第１の絶縁膜を覆って導電膜を形成し、
前記導電膜をエッチングし、前記第１の絶縁膜を介して前記半導体膜と重なり、且つ前記半導体膜上で第１の方向に間隔ａを空けて複数に分割された電極を形成し、
前記電極をマスクにして前記半導体膜に不純物元素を添加し、不純物領域を形成し、
前記電極及び前記半導体膜を覆って第２の絶縁膜を形成し、
前記第２の絶縁膜を異方性エッチングし、
前記第２の絶縁膜を異方性エッチングする工程において前記複数に分割された電極間の領域には絶縁物が形成され、且つ前記電極間の領域以外の前記電極の側面には幅ｂの絶縁物が形成され、
前記間隔ａと前記幅ｂは、ａ＜２ｂの関係を満たしていることを特徴とする半導体装置の作製方法。
【請求項２】
請求項１において、前記半導体装置は、前記複数に分割された電極を有する評価用素子を含むことを特徴とする半導体装置の作製方法。
【請求項３】
請求項１において、前記半導体装置は、前記複数に分割された電極を有する抵抗素子を含むことを特徴とする半導体装置の作製方法。
【請求項４】
請求項１乃至３のいずれか一において、
前記第２の絶縁膜を異方性エッチングする工程において前記半導体膜の一部を露出させ、
前記半導体膜の露出している部分に金属シリサイド層を形成することを特徴とする半導体装置の作製方法。
【請求項５】
請求項１乃至４のいずれか一において、前記幅ｂの絶縁物は、サイドウォールであることを特徴とする半導体装置の作製方法。
【請求項６】
請求項１乃至５のいずれか一において、前記第２の絶縁膜を異方性エッチングする工程において、前記電極の上面は露出されることを特徴とする半導体装置の作製方法。
【請求項７】
半導体素子の特性に基づき、薄膜トランジスタの特性を評価する半導体装置の評価方法であって、
前記半導体素子の作製工程及び前記薄膜トランジスタの作製工程は、
島状の半導体膜を形成し、
前記半導体膜に接する第１の絶縁膜を形成し、
前記半導体膜及び前記第１の絶縁膜を覆って導電膜を形成し、前記導電膜をエッチングし、前記第１の絶縁膜を介して前記半導体膜と重なる電極を形成し、
前記電極をマスクにして前記半導体膜に不純物元素を添加し、不純物領域を形成し、
前記電極及び前記半導体膜を覆って第２の絶縁膜を形成し、
前記第２の絶縁膜を異方性エッチングし、前記半導体膜の一部を露出させ、前記半導体膜の露出している部分に金属シリサイド層を形成する工程を共に有し、
前記半導体素子は、
前記導電膜をエッチングする工程において前記半導体膜上で前記電極が第１の方向に間隔ａを空けて複数に分割されており、
前記第２の絶縁膜を異方性エッチングする工程において前記複数に分割された電極間の領域には絶縁物が形成され、且つ前記電極間の領域以外の前記電極の側面には幅ｂの絶縁物が形成され、前記間隔ａと前記幅ｂは、ａ＜２ｂの関係を満たしており、
前記半導体素子の前記電極下の半導体膜が非導通となる電圧を前記電極に印加し、前記半導体素子の前記半導体膜の抵抗を測定することにより前記不純物領域の抵抗を求め、
前記半導体素子の不純物領域の抵抗に基づき、前記薄膜トランジスタの特性を評価することを特徴とする半導体装置の評価方法。
【請求項８】
請求項７において、前記半導体素子は、評価用素子であることを特徴とする半導体装置の評価方法。
【請求項９】
請求項７において、前記半導体素子を回路の抵抗素子に用いることを特徴とする半導体装置の評価方法。
【請求項１０】
請求項７乃至９のいずれか一において、前記幅ｂの絶縁物は、サイドウォールであることを特徴とする半導体装置の評価方法。
【請求項１１】
請求項７乃至１０のいずれか一において、前記第２の絶縁膜を異方性エッチングする工程において、前記電極の上面は露出されることを特徴とする半導体装置の評価方法。
【請求項１２】
不純物領域を有する半導体膜と、
前記半導体膜に接し、前記不純物領域の一部を露出するように形成された絶縁膜と、
前記絶縁膜を介して前記半導体膜と重なり、且つ前記半導体膜上で第１の方向に間隔ａを空けて複数に分割された電極と、
前記複数に分割された電極間の領域に形成された絶縁物及び前記電極間の領域以外の前記電極の側面に形成された幅ｂの絶縁物と、
前記不純物領域の露出している部分に形成された金属シリサイド層と、を有し、
前記間隔ａと前記幅ｂは、ａ＜２ｂの関係を満たしていることを特徴とする半導体装置。
【請求項１３】
請求項１２において、前記半導体装置は、前記複数に分割された電極を有する評価用素子を含むことを特徴とする半導体装置。
【請求項１４】
請求項１２において、前記半導体装置は、前記複数に分割された電極を有する抵抗素子を含むことを特徴とする半導体装置。
【請求項１５】
請求項１２乃至１４のいずれか一において、前記幅ｂの絶縁物は、サイドウォールであることを特徴とする半導体装置。
【請求項１６】
請求項１２乃至１５のいずれか一において、前記不純物領域は、前記電極をマスクにして不純物元素を添加することにより形成されることを特徴とする半導体装置。
【請求項１７】
半導体素子と、薄膜トランジスタとを備えた半導体装置であって、
前記半導体素子及び前記薄膜トランジスタは、
不純物領域を有する半導体膜と、
前記半導体膜に接し、前記不純物領域の一部を露出するように形成された絶縁膜と、
前記絶縁膜を介して前記半導体膜と重なる電極と、
前記不純物領域の露出している部分に形成された金属シリサイド層と、をそれぞれ有し、
前記半導体素子は、
前記半導体膜上で前記電極が第１の方向に間隔ａを空けて複数に分割されており、
前記複数に分割された電極間の領域に形成された絶縁物及び前記電極間の領域以外の前記電極の側面に形成された幅ｂの絶縁物を有し、
前記間隔ａと前記幅ｂは、ａ＜２ｂの関係を満たしていることを特徴とする半導体装置。
【請求項１８】
請求項１７において、前記半導体素子は、評価用素子であることを特徴とする半導体装置。
【請求項１９】
請求項１７において、前記半導体素子を回路の抵抗素子に用いることを特徴とする半導体装置。
【請求項２０】
請求項１７乃至１９のいずれか一において、前記幅ｂの絶縁物は、サイドウォールであることを特徴とする半導体装置。
【請求項２１】
請求項１７乃至２０のいずれか一において、前記不純物領域は、前記電極をマスクにして不純物元素を添加することにより形成されることを特徴とする半導体装置。
【請求項２２】
不純物領域を有する半導体膜と、
前記半導体膜に接し、前記不純物領域の一部を露出するように形成された絶縁膜と、
前記絶縁膜を介して前記半導体膜と重なり、且つ前記半導体膜上で第１の方向に間隔を空けて複数に分割された電極と、
前記複数に分割された電極間の領域に形成された絶縁物及び前記電極間の領域以外の前記電極の側面に形成された絶縁物と、
前記不純物領域の露出している部分に形成された金属シリサイド層と、を有することを特徴とする半導体装置。
【請求項２３】
請求項２２において、前記半導体装置は、前記複数に分割された電極を有する評価用素子を含むことを特徴とする半導体装置。
【請求項２４】
請求項２２において、前記半導体装置は、前記複数に分割された電極を有する抵抗素子を含むことを特徴とする半導体装置。
【請求項２５】
請求項２２乃至２４のいずれか一において、前記不純物領域は、前記電極をマスクにして不純物元素を添加することにより形成されることを特徴とする半導体装置。