(57)【要約】【課題】  効率の良い、論理アドレスと物理アドレスの対応管理が可能なメモリシステムを提供する【解決手段】  メモリシステム１は、論理アドレスを付された書き込みデータとしてデータがホスト機器から供給される。不揮発性半導体メモリ１１ａ、１１ｂは、第１単位領域ごとにデータを記憶し、複数の第１単位領域からなる第２単位領域ごとにデータを消去する。コントローラ２５は、論理アドレスを論理アドレスの値に応じて複数の管理単位の１つへと分類し、書き込みデータの論理アドレスとこの書き込みデータを格納する第２単位領域との対応を示す対応情報を管理単位ごとに管理し、ホスト機器から書き込みデータの書き込み要求を受けた際に、２つ以上の管理単位に属する論理アドレスとアドレス空間の大きさが少なくとも等しい複数の第２単位領域の中から、書き込みデータの保存先として１つの第２単位領域を割り当てる。【選択図】      図５
2008009527.tif 000002
【特許請求の範囲】
【請求項１】
論理アドレスを付された書き込みデータとしてデータがホスト機器から供給されるメモリシステムであって、
第１単位領域ごとにデータを記憶し、複数の前記第１単位領域からなる第２単位領域ごとにデータを消去する不揮発性半導体メモリと、
前記論理アドレスを前記論理アドレスの値に応じて複数の管理単位の１つへと分類し、前記書き込みデータの論理アドレスとこの書き込みデータを格納する前記第２単位領域との対応を示す対応情報を前記管理単位ごとに管理するコントローラと、
を具備し、
前記コントローラは、前記ホスト機器から前記書き込みデータの書き込み要求を受けた際に、２つ以上の前記管理単位に属する論理アドレスとアドレス空間の大きさが少なくとも等しい複数の前記第２単位領域の中から、前記書き込みデータの保存先として１つの前記第２単位領域を割り当てることを特徴とするメモリシステム。
【請求項２】
前記第２単位領域が、前記対応情報の１つの前記管理単位についての部分を格納し、
前記コントローラが、書き込みまたは読み出しの対象の対象データの論理アドレスに応じて、前記対象データが属する前記管理単位についての前記対応情報を前記不揮発性半導体メモリから読み出す、
ことを特徴とする請求項１に記載のメモリシステム。
【請求項３】
論理アドレスを付された書き込みデータとして前記ホスト機器から供給されるメモリシステムであって、
それぞれが、第１単位領域ごとにデータを記憶し、複数の前記第１単位領域からなる第２単位領域ごとにデータを消去する第１不揮発性半導体メモリおよび第２不揮発性半導体メモリと、
前記論理アドレスに応じて一意的に決定された前記第１不揮発性半導体メモリまたは前記第２不揮発性半導体メモリ内で、前記ホスト機器から前記書き込みデータの書き込み要求を受けた際に、２つ以上の前記管理単位に属する論理アドレスとアドレス空間の大きさが少なくとも等しい複数の前記第２単位領域の中から、前記書き込みデータの保存先として１つの前記第２単位領域を割り当てる、コントローラと、
を具備することを特徴とするメモリシステム。
【請求項４】
前記コントローラが、偶数の前記論理アドレスを付された前記書き込みデータを前記第１不揮発性メモリに書き込み、奇数の前記論理アドレスを付された前記書き込みデータを前記第２不揮発性メモリに書き込む、ことを特徴とする請求項３に記載のメモリシステム。
【請求項５】
実データおよび前記実データについての管理データのいずれかを含んだデータが論理アドレスを付された書き込みデータとして前記ホスト機器から供給されるメモリシステムであって、
第１単位領域ごとに前記データを記憶し、複数の前記第１単位領域からなる第２単位領域ごとに前記データを消去する不揮発性メモリと、
前記ホスト機器から前記書き込みデータの書き込み要求を受けた際に、有効なデータを格納していない複数の前記第２単位領域の中から、前記書き込みデータの保存先として１つの前記第２単位領域を割り当て、前記書き込みデータの前記論理アドレスとこの書き込みデータを格納する前記第２単位領域との対応を示す対応情報を前記管理データの前記論理アドレスに関する部分単位で前記不揮発性メモリに書き込み且つ前記不揮発性メモリから読み出す、コントローラと、
を具備することを特徴とするメモリシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリシステムに関し、例えば、ＮＡＮＤ型フラッシュメモリとこのフラッシュメモリを制御するコントローラとを有するメモリシステムにおいて、コントローラによる記憶データのフラッシュメモリの記憶領域への割り当て方法に関する。
【背景技術】
【０００２】
近時、パーソナルコンピュータ、ＰＤＡ（Personal Digital Assistant）、デジタルカメラ、携帯電話等の電子機器においては、リムーバブル記憶デバイスの１つであるメモリカードが用いられている。メモリカードは、例えばＮＡＮＤ型フラッシュメモリと、これを制御するコントローラとを有する。ＮＡＮＤ型フラッシュメモリの記憶単位は、ページと呼ばれ、各ページが所定の記憶容量を持つ。各ページ中のデータの消去は、複数のページからなるブロックと呼ばれる単位で行われる。
【０００３】
ホスト機器からメモリカードへのデータの書き込みの際、ホスト機器内のファイルシステムは、書き込みデータを適当な大きさに分割し、分割された各書き込みデータに論理アドレスを付す。そして、書き込みコマンド、および書き込みデータと論理アドレスを、メモリカードのコントローラに供給する。
【０００４】
書き込みコマンド、書き込みデータ、論理アドレスを受けると、コントローラは、書き込みデータをＮＡＮＤ型フラッシュメモリの未使用の適当なブロックに書き込む。このとき、コントローラは、書き込みデータの論理アドレスと、書き込みデータが書き込まれたブロックのページのアドレスとの関係を把握するための対応表を作成する。実際には、書き込みはブロック単位で行われ、論理アドレスとブロックの物理アドレスの対応表が作成される。
【０００５】
この論理アドレスと物理アドレスとの対応表は、論理アドレス・物理アドレス変換テーブル（以下、論物テーブルと称する）などと称される。論物テーブルは、コントローラ内のＲＡＭ（Random Access Memory）上に作成される。
【０００６】
また、ＮＡＮＤ型フラッシュメモリでは、ページへのデータの上書きができない。このため、データは常に未使用のブロックに書き込まれ、コントローラは、未使用ブロックを明示する未使用ブロックテーブルを用いて未使用ブロックを把握する。未使用ブロックテーブルもＲＡＭ上に常駐している。
【０００７】
そして、論物テーブルおよび未使用ブロックテーブルは、例えば、メモリカードへの電源遮断の際等に、ＮＡＮＤ型フラッシュメモリに書き込まれる。すでに、ＮＡＮＤ型フラッシュメモリ内に論物テーブルが保存されている場合は、コントローラは、これをＮＡＮＤ型フラッシュメモリからＲＡＭ上に読み出す。
【０００８】
この出願の発明に関連する先行技術文献情報としては次のものがある。
【特許文献１】米国特許第6,845,438 B1号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、効率の良い、論理アドレスと物理アドレスの対応管理が可能なメモリシステムを提供しようとするものである。
【課題を解決するための手段】
【００１０】
本発明の第１の視点によるメモリシステムは、論理アドレスを付された書き込みデータとしてデータがホスト機器から供給されるメモリシステムであって、第１単位領域ごとにデータを記憶し、複数の前記第１単位領域からなる第２単位領域ごとにデータを消去する不揮発性半導体メモリと、前記論理アドレスを前記論理アドレスの値に応じて複数の管理単位の１つへと分類し、前記書き込みデータの論理アドレスとこの書き込みデータを格納する前記第２単位領域との対応を示す対応情報を前記管理単位ごとに管理するコントローラと、を具備し、前記コントローラは、前記ホスト機器から前記書き込みデータの書き込み要求を受けた際に、２つ以上の前記管理単位に属する論理アドレスとアドレス空間の大きさが少なくとも等しい複数の前記第２単位領域の中から、前記書き込みデータの保存先として１つの前記第２単位領域を割り当てることを特徴とする。
【００１１】
本発明の第２の視点によるメモリシステムは、論理アドレスを付された書き込みデータとして前記ホスト機器から供給されるメモリシステムであって、それぞれが、第１単位領域ごとにデータを記憶し、複数の前記第１単位領域からなる第２単位領域ごとにデータを消去する第１不揮発性半導体メモリおよび第２不揮発性半導体メモリと、前記論理アドレスに応じて一意的に決定された前記第１不揮発性半導体メモリまたは前記第２不揮発性半導体メモリ内で、前記ホスト機器から前記書き込みデータの書き込み要求を受けた際に、２つ以上の前記管理単位に属する論理アドレスとアドレス空間の大きさが少なくとも等しい複数の前記第２単位領域の中から、前記書き込みデータの保存先として１つの前記第２単位領域を割り当てる、コントローラと、を具備することを特徴とする。
【００１２】
本発明の第３の視点によるメモリシステムは、実データおよび前記実データについての管理データのいずれかを含んだデータが論理アドレスを付された書き込みデータとして前記ホスト機器から供給されるメモリシステムであって、第１単位領域ごとに前記データを記憶し、複数の前記第１単位領域からなる第２単位領域ごとに前記データを消去する不揮発性メモリと、前記ホスト機器から前記書き込みデータの書き込み要求を受けた際に、有効なデータを格納していない複数の前記第２単位領域の中から、前記書き込みデータの保存先として１つの前記第２単位領域を割り当て、前記書き込みデータの前記論理アドレスとこの書き込みデータを格納する前記第２単位領域との対応を示す対応情報を前記管理データの前記論理アドレスに関する部分単位で前記不揮発性メモリに書き込み且つ前記不揮発性メモリから読み出す、コントローラと、を具備することを特徴とする。
【発明の効果】
【００１３】
本発明によれば、効率の良い、論理アドレスと物理アドレスの対応管理が可能なメモリシステムを提供できる。
【発明を実施するための最良の形態】
【００１４】
論物テーブル、未使用テーブルを、全ての論理アドレス、物理アドレスについてまとめて管理しようとすると、コントローラ内に大容量のＲＡＭが必要である。管理に必要なデータを全て収容可能な容量を有するＲＡＭを設けることは、現実にはコスト面等の制限から困難であり、ＮＡＮＤ型フラッシュメモリの容量の増大に伴って、いっそう困難になる。そこで、ゾーン管理と呼ばれる手法が用いられる場合がある。ここで、ゾーン管理について説明する。ゾーン管理では、以下のごとく、全ての論理アドレスと物理アドレスの対応のうちの一部ずつが用いられる。
【００１５】
ゾーン管理では、論理アドレス、物理アドレス共に、複数個が１つの単位として管理される。例えば、図１に示すような、２つのＮＡＮＤ型フラッシュメモリ１０２、１０３、コントローラ１０４を有するメモリカード１０１を例に説明する。各フラッシュメモリ１０２、１０３は、いずれもＭ個のブロックを有している。上記のように、各ブロックは、複数個のページから構成される。そして、各フラッシュメモリのメモリ領域が、複数のゾーンに分割される。ここでは、各ゾーンは、Ｍ／２個のブロックからなるものとする。
【００１６】
フラッシュメモリ１０２のブロックアドレス０乃至（Ｍ／２）−１、ブロックアドレスＭ／２乃至Ｍを、それぞれゾーン０、ゾーン１とする。同様に、フラッシュメモリ１０３のブロックアドレス０乃至（Ｍ／２）−１、ブロックアドレスＭ／２乃至Ｍを、それぞれゾーン２、ゾーン３とする。このように、各フラッシュメモリ１０２、１０３のブロックは、物理的なブロックアドレスに応じてどのゾーンに属するかが決められている。
【００１７】
また、読み出し対象のデータも論理アドレスごとにどのゾーンに書き込まれるかが、コントローラ１０４によって決定されている。例えば、所定の範囲の連続する論理アドレスのデータが１つのゾーンとして扱われるとともに、これらの論理アドレスのデータは、フラッシュメモリのある固有のゾーンに書き込まれる。
【００１８】
図１は、ゾーン管理を用いた書き込み処理を示している。コントローラ１０４は、ホスト機器１１１から書き込みデータおよび書き込みデータの論理アドレスを受け取る（ステップＳ１０１）。
【００１９】
次にコントローラ１０４内のＣＰＵ（Central Processing Unit）１０５は、この論理アドレスから、この論理アドレスが属するゾーン（例えばゾーン１）を知得する。ゾーン１に属する論理アドレスの書き込みデータがフラッシュメモリ１０２、１０３内のゾーン１に書き込まれるように、ＣＰＵ１０５の動作を制御するプログラムは構成されている。よって、ＣＰＵ１０５は、フラッシュメモリ１０２、１０３の所定のブロックに書き込まれている、書き込みデータが属するゾーン１についての論物テーブルおよび未使用ブロックテーブルをＲＡＭ１０５上に読み出す（ステップＳ１０２）。論物テーブルおよび未使用ブロックテーブルは、ゾーンごとに形成されており、対応する各ゾーン内に保存されている。
【００２０】
ＣＰＵ１０５は、書き込みデータのゾーンに属する未使用ブロックテーブルを参照して、未使用のブロックを知得する（ステップＳ１０３）。次に、ＣＰＵ１０５は、ゾーン１内の未使用ブロックに書き込みデータを書き込む（ステップＳ１０４）。また、この書き込みデータの書き込みに伴う論物テーブル、未使用ブロックテーブルの更新を行う（ステップＳ１０５）。
【００２１】
読み出しの際、ホスト機器１１１から読み出しデータの論理アドレスが、ＣＰＵ１０５に供給される。ＣＰＵ１０５は、読み出しデータの論理アドレスから、読み出しデータがどのゾーンに属するかを知得する。そして、フラッシュメモリ１０２、１０３の中の、読み出しデータの論理アドレスが属するゾーンに対応するフラッシュメモリ１０２、１０３のゾーンから、このゾーンについての論物テーブルがＲＡＭ１０５に読み出される。そして、ＣＰＵ１０５は、読み出しデータのゾーンに対応するフラッシュメモリ１０２、１０３のゾーンについての論物テーブルを参照して、読み出しデータを格納しているブロックから、読み出しデータを読み出す。
【００２２】
ゾーン管理によれば、読み出しまたは書き込みの際に、対象のゾーンについての論物テーブルを読み出せば、読み出しまたは書き込みを行うのに十分である。このため、全論理アドレスについての論物テーブルをＲＡＭに常駐させる場合よりも、ＲＡＭの容量が小さくて済む。
【００２３】
しかしながら、以上のゾーン管理では、メモリカードのユーザの使用方法によっては、以下の現象が生じ得る。例えば、デジタルカメラで容量が１ＧＢのメモリカードを使用する場合を例に取る。このような、使用環境の場合、１００ＭＢ程度の容量の画像のデータをメモリカードに保存し、この画像のデータを他の機器（例えばパーソナルコンピュータ）に移動させ、メモリカード上のデータを消去し、これらの手順を繰り返すという使用方法が想定される。
【００２４】
この使用形態では、書き込みデータには常に低位の論理アドレスが付され、図２の例に当てはめると、１００ＭＢ分のデータは、ゾーン０に書き込まれることに該当する。上述したように、ゾーン０にはブロックアドレス０乃至（Ｍ／２）−１が割り当てられている。この結果、常に、ゾーン０内のブロックのみが使用される結果になり、他のゾーン内のブロックがほとんど使用されない。
【００２５】
また、ホスト機器が採用するファイルシステムによっては、以下の現象が生じ得る。すなわち、ファイルシステムが用いるファイルシステム情報は、データの書き込みに付随して更新されることが必要である。このファイルシステム情報は、広く用いられているＦＡＴファイルシステムでは、ファイルシステム情報には、最下位の論理アドレスが割り当てられている。このため、ファイルシステム情報は、ゾーン０に書き込まれる。ファイルシステム情報は頻繁に更新されるため、ゾーン０への書き込みが頻発する結果を招く。
【００２６】
フラッシュメモリの特定のゾーンへの書き込みが頻発することは、このゾーン内のブロックへの書き込みが集中することを意味する。フラッシュメモリの各ページには、物理的な特性の劣化に基づいた書き込み上限回数が存在する。特定のブロックへの書き込みが集中すると、このブロックが、他のブロックに大きく先んじて書き込み上限回数に達してしまう。すると、残りのブロックには、まだ書き込むことができるにも関わらず、ブロックにゾーン管理が適用されていると、このブロックを含んだメモリカードは、もはや使用不能となる。
【００２７】
また、データの書き込みに続いて不可避的に発生する、ファイルシステム情報の更新等のアクセスに起因して、以下の現象も生じ得る。すなわち、書き込みデータの属するゾーンとファイルシステム情報が属するゾーンとが異なる場合、書き込みとファイルシステム情報更新の度に、異なる論物テーブルをフラッシュメモリから読み出したり、書き込んだりする必要がある。このことは、メモリカードの書き込み時間を増大させる。
【００２８】
以下に本発明の実施形態について図面を参照して説明する。なお、以下の説明において、略同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。
【００２９】
なお、以下、本発明の実施形態に係るメモリシステムの一例としてメモリカードを用いて説明を行う。
【００３０】
（各実施形態に共通の事項）
図２は、本発明の各実施形態に係るメモリカードの概略的な構成を示す図である。後述の第１乃至第３実施形態に係るメモリカードは、図２乃至図４に示し、且つこれらの図に関連して以下に説明される記載に示す構成を有する。
【００３１】
図３に示すように、メモリカード１は、ＮＡＮＤ型フラッシュメモリ（以下、単にフラッシュメモリと記載する）チップ１１、このフラッシュメモリチップ１１を制御するカードコントローラ１２、および複数の信号ピン（第１ピン乃至第９ピン）１３を備えている。
【００３２】
メモリカード（メモリシステム）１は、ホスト機器２とインターフェース１４を介して情報の授受を行う。すなわち、メモリカード１１は、信号ピン１３を介して、ホスト機器２と電気的に接続される。
【００３３】
複数の信号ピン１３は、カードコントローラ１２と電気的に接続されている。複数の信号ピン１３は、第１ピン乃至第９ピンを含んでいる。第１ピン乃至第９ピンには、例えば、データ０乃至データ３、カード検出信号、コマンド、接地電位Ｖｓｓ、電源電位Ｖｄｄ、クロック信号が適宜割り当てられている。
【００３４】
また、メモリカード１は、ホスト機器２に設けられたスロットに対して抜き差し可能なように形成されている。ホスト機器２は、第１ピン乃至第９ピンを介してカードコントローラ１２と各種信号およびデータを通信する。例えば、ホスト機器２は、コマンドを、信号ピン１３を介してカードコントローラ１２にシリアルな信号として送出する。カードコントローラ１２は、信号ピン１３から供給されているクロック信号に応答して、コマンドおよびデータを取り込む。
【００３５】
一方、フラッシュメモリ１１とカードコントローラ１２との間の通信は、ＮＡＮＤ型フラッシュメモリ用のインターフェースによって行われる。すなわち、フラッシュメモリ１１とカードコントローラ１２とはパラレルな８ビットの入出力（Ｉ／Ｏ）線（図示せぬ）により接続されている。例えば書き込み際、カードコントローラ１２は、Ｉ／Ｏ線を介してデータ入力コマンド、カラムアドレス、ページアドレス、データ、プログラムコマンドをフラッシュメモリ１１に順次入力する。
【００３６】
なお、信号の信号ピン１３への割り当ては、メモリカード１の動作モードに応じて異なる。動作モードは、ＳＤモードとＳＰＩモードに大別される。ＳＤモードにおいては、メモリカード１はホスト機器２からのバス幅変更コマンドによって、ＳＤ４ｂｉｔモードまたはＳＤ１ｂｉｔモードに設定される。また、ＳＤモードでは、コマンド／レスポンス用、クロック用に信号ピン１３が使用される。
【００３７】
ＳＤ４ｂｉｔモードでは、４つの信号ピン１３を介して、４ビット単位でデータが授受される。ＳＤ１ｂｉｔモードでは、１つの信号ピン１３を介して、１ビット単位でデータが授受され、ＳＤ４ｂｉｔモードでデータの授受に用いられる残り３つの信号ピン１３は使用されない。
【００３８】
ＳＰＩモードでは、１つの信号ピン１３が、メモリカード１からホスト機器２へのデータ信号線に用いられ、１つの信号ピン１３が、ホスト機器２からメモリカード１９へのデータ信号線に用いられる。また、１つの信号ピン１３が、ホスト機器２からメモリカード１へのチップセレクト信号の送信に用いられる。
【００３９】
図３は、本発明の実施形態に係るメモリカードのハード構成を示すブロック図である。
【００４０】
図３に示すように、ホスト機器２は、インターフェース１４を介してメモリカード１にアクセスするためのハードウェアおよびソフトウェアを備えている。メモリカード１は、ホスト機器２に接続された時に電源供給を受けて動作し、ホスト機器２からの指示に応じた処理を行う。
【００４１】
メモリカード１は、前述したように、フラッシュメモリ１１およびカードコントローラ１２を含む。フラッシュメモリ１１は、消去単位（ブロック）が所定サイズ（例えば、２５６ｋＢ）に定められている。また、このフラッシュメモリ１１に対して、ページと称する単位（例えば、２ｋＢ）でデータの書き込みおよび読み出しが行われる。
【００４２】
フラッシュメモリ１１は、記憶容量を大きくするために、必要に応じて、複数のＮＡＮＤ型フラッシュメモリ１１（１１ａ、１１ｂ）を有していてもよい。図３では、２個を例示しているが、もちろん３個以上とすることも可能である。
【００４３】
カードコントローラ１２は、フラッシュメモリ１１内部の物理状態（例えば、何処の物理ブロックに何番目の論理セクタアドレスのデータが含まれているか、および何処のブロックが消去状態であるか）を管理する。また、論理アドレスによって個別に特定される書き込みデータを、どのブロックに書き込むか（割り当てるか）を決定する。
【００４４】
カードコントローラ１２は、例えば、ホストインターフェースモジュール２１、ＭＰＵ（Micro Processing Unit）２２、フラッシュコントローラ２３、ＲＯＭ（Read Only Memory）２４、ＲＡＭ（Random Access Memory）２５、バッファ２６を有する。
【００４５】
ホストインターフェースモジュール２１は、カードコントローラ１２とホスト機器２との間のインターフェース処理を行う。また、ハードウェアの構成としては、上記のように、複数の信号ピン１３を備えている。
【００４６】
また、ホストインターフェースモジュール２１は、各種のレジスタ等を含んでいる。これらのレジスタは、例えば、後述するエラー情報、メモリカード１の個体番号、相対カードアドレス（初期化時にホスト機器が動的に決める）、メモリカード１のバス駆動力等、メモリカード１の特性パラメータ値、メモリカード１のデータ配置、動作範囲電圧に制限のあるメモリカードの場合の動作電圧、等を記憶する。
【００４７】
ＭＰＵ２２は、メモリカード１全体の動作を制御する。ＭＰＵ２２、例えばメモリカード１が電源供給を受けたときに、ＲＯＭ２４に格納されているファームウェア（制御プログラム）をＲＡＭ２５上に読み出して所定の処理を実行することにより、各種のテーブルをＲＡＭ２５上に作成する。
【００４８】
ＭＰＵ２２は、また、ホスト機器２から書き込み、読み出し、消去コマンドを受け取り、フラッシュメモリ１１に対して所定の処理を実行したり、バッファ２６を通じたデータ転送処理を制御したりする。
【００４９】
ＲＯＭ２４は、ＭＰＵ２２により制御される制御プログラムなどを格納する。ＲＡＭ２５は、ＭＰＵ２２の作業エリアとして使用され、制御プログラムや各種のテーブル（表）を記憶する。フラッシュコントローラ２３は、カードコントローラ１２とフラッシュメモリ１１との間のインターフェース処理を行う。
【００５０】
バッファ２６は、ホスト機器２またはフラッシュメモリ１１から送られてくるデータのうちの一定量（例えば、１ページ分）を一時的に記憶する。
【００５１】
図４は、フラッシュメモリ１１のデータが書き込まれる領域（データ記憶領域）の構造を示している。フラッシュメモリ１１の各ページは、例えば２１１２Ｂ（５１２Ｂ分のデータ記憶部×４＋１０Ｂ分の冗長部×４＋２４Ｂ分の管理データ記憶部）を有しており、例えば１２８ページ分が１つの消去単位（２５６ｋＢ＋８ｋＢ（ここで、ｋは１０２４））である。消去単位（ブロック）の大きさは、２５６ｋＢブロックに限られず、例えば１６ｋＢブロックでもよい。
【００５２】
また、フラッシュメモリ１１は、フラッシュメモリ１１へのデータ入出力の際に用いられるページバッファ１１Ａを備えている。ページバッファ１１Ａの記憶容量は、例えば、２１１２Ｂ（２０４８Ｂ＋６４Ｂ）である。
【００５３】
フラッシュメモリ１１のデータ記憶領域は、保存されるデータの種類に応じて複数の領域に区分けされていてもよい。データ記憶領域として、例えば、管理データ領域と、機密データ領域と、保護データ領域と、ユーザデータ領域と、が定義されている。
【００５４】
管理データ領域は、メモリカード１のセキュリティ情報やメディアＩＤなどのカード情報を格納する。機密データ領域は、暗号化に用いる鍵情報や認証時に使用する機密データを格納し、ホスト機器２はアクセスできない。保護データ領域は、重要なデータを格納し、メモリカード１に接続されたホスト機器２との相互認証によりホスト機器２の正当性が証明された場合にのみアクセスが可能となる。ユーザデータ領域は、ユーザデータを格納し、メモリカード１を使用するユーザが自由にアクセスおよび使用できる。以下、特に明示しない限り、ページ、ブロックは、ユーザデータ領域内のものを指すものとする。
【００５５】
（第１実施形態）
図５乃至図１０を参照して、本発明の第１実施形態に係るメモリシステム（メモリカード）について説明する。図５乃至図９は、本発明の第１実施形態に係るメモリシステム（メモリカード）の書き込み時の一状態を示すブロック図である。図１０は、第１実施形態のメモリシステムの書き込み動作のフローチャートである。図５乃至図９は、図３の構成のうち、第１実施形態の説明に特に必要な部分のみを抽出して示している。
【００５６】
図５乃至図１０を参照して、第１実施形態に係るメモリシステムの動作について説明する。図５乃至図１０は、フラッシュメモリ１１ａ、１１ｂは、それぞれが、固有の物理ブロックアドレス（ＰＢＡ）により特定されるＭ個のブロックを有している構成を示している。しかしながら、フラッシュメモリ１１ａ、１１ｂが、相互に異なる個数のブロックを有していても良い。
【００５７】
図５、図１０に示すように、ＭＰＵ２２は、ホスト機器２から書き込みデータおよびこの書き込みデータの論理アドレスを受け取る（ステップＳ１）。
【００５８】
次に、ＭＰＵ２２は、書き込みデータの論理アドレスから、この論理アドレスが属するゾーンを認識する（ステップＳ２）。論理アドレスとゾーンとの対応は、例えば、下位の論理アドレスから、所定のアドレス分上位の論理アドレスまでを１つのゾーンとして定義することができる。以降、同様に、同数の論理アドレスごとに１つのゾーンが構成される。
【００５９】
次に、ＭＰＵ２２は、書き込みデータを書き込む先の候補として、未使用のブロックを検索する。未使用ブロックには、ある論理アドレスを有するデータが更新された結果、最新でないデータを格納しているブロック、および消去済みまたは未書き込みにつきデータを格納していないブロックが含まれる。
【００６０】
未使用ブロックの検索には様々な手法が考えられるが、ここでは未使用ブロックテーブルを用いる手法を例に取る。さらに未使用ブロックテーブルの作製の方法にも様々なものが考えられる。
【００６１】
未使用ブロックテーブルは、フラッシュメモリ１１ａ、１１ｂの各ブロックの使用、未使用状態の対応を示す。また、この実施形態において未使用ブロックテーブルは、フラッシュメモリ１１ａ、１１ｂの全ブロックに対する使用状態を網羅している。
【００６２】
ＭＰＵ２２は、例えば、メモリシステム１がホスト機器２からの電源供給を受けた際、または電源供給の開始後に始めて書き込みコマンドを受けた際等、実際に書き込み処理を行うに先立ってＲＡＭ２５上に未使用ブロックテーブルを作製する。
【００６３】
未使用ブロックテーブルは、例えば、メモリシステム１への電源供給の遮断の際にＲＡＭ２５上のテーブルをフラッシュメモリ１１ａ、１１ｂ（以下、特に区別の必要がある場合を除いて、包括的にフラッシュメモリ１１と記載する）の所定の領域に記憶させておいて、メモリシステム１への電源供給の際に読み出すようにすることができる。この場合、各フラッシュメモリ１１についての未使用ブロックテーブルを、対応するフラッシュメモリ１１に記憶させておくことができる。また、説明した以外の、他の任意の方法を用いることもできる。
【００６４】
また、ＭＰＵ２２は、書き込みデータの論理アドレスが属するゾーンについての論理アドレス／物理アドレス変換テーブル（論物テーブル）をＲＡＭ２５上に作製する（ステップＳ３）。論物テーブルは、各論理アドレスについての有効な（最新の）データが、どのブロックに格納されているかを、一対一の関係で示す。
【００６５】
論物テーブルは、例えば、メモリシステム１が初期化される際にＭＰＵ２２によって作製される。すなわち、例えば初期化の際に、ＭＰＵ２２は、フラッシュメモリ１１の全てのブロックを検索し、各ブロックのデータの属性から論物テーブルが作製される。論物テーブルは、例えば、メモリシステム１への電源の遮断の際に、フラッシュメモリ１１に格納される。そして、ＭＰＵ２２は、書き込みデータの論理アドレスのゾーンについての論物テーブル（対象論物テーブル）を、フラッシュメモリ１１から読み出して、これを利用する。もちろん、初期化の度に全てのブロックを検索し、各ブロック中のデータの属性から論物テーブルを作製してもよい。
【００６６】
さらに、対象論物テーブルが必要となる度に、フラッシュメモリ１１の各ブロックを検索して、論物テーブルが作製されても良い。すなわち、本実施形態および後述の第２、第３実施形態において、ＲＡＭ２５上にどのように論物テーブルを作製するかは問われない。
【００６７】
すでに、書き込みデータのゾーンと異なるゾーンについての論物テーブルがＲＡＭ２５上に存在している場合は、この論物テーブルのデータがフラッシュメモリ１１に保存された後で、対象論物テーブルがＲＡＭ２５上に作製される。
【００６８】
一方、先の書き込みまたは読み出し動作で用いられるために、対象論物テーブルがＲＡＭ２５上に読み出されている場合、フラッシュメモリから読み出される処理（ステップＳ３）が省略される。
【００６９】
このように、論物テーブルは、１つのゾーンを構成する所定数の論理アドレスごとに作成され、フラッシュメモ１１に書き込まれ、フラッシュメモリ１１から読み出される。このため、書き込みデータの各ゾーンについての論物テーブルがフラッシュメモリ１１内に格納される。１つのゾーンの大きさは、未使用ブロックテーブルと、ゾーンごとに設けられた論物テーブルとを、ＲＡＭ２５上に常駐させることができるように設定される。
【００７０】
次に、図６、図１０に示すように、ＭＰＵ２２は、未使用ブロックテーブルおよび対象論物テーブルを参照する（ステップＳ４）。そして、書き込みデータに保存先として未使用ブロックを割り当て、割り当てられたブロックに書き込みデータを書き込む処理を行う（ステップＳ５）。すなわち、ＭＰＵ２２はＲＡＭ２５上に作製された未使用ブロックテーブルおよび対象論物テーブルにアクセスし、未使用ブロックを検索し、未使用ブロックのアドレスを取得する。そして、書き込みデータに応じて、１つまたは複数の未使用ブロックを書き込みデータに割り当てる。
【００７１】
未使用ブロックテーブルは、フラッシュメモリ１１ａ、１１ｂの全ブロックに対する使用状態を網羅している。このため、ＭＰＵ２２は、割り当ての際、フラッシュメモリ１１の、最大で全てのブロックを書き込み先の候補として利用する。すなわち、フラッシュメモリ１１のブロックは、ゾーンごとに分けられない。よって、ＭＰＵ２２は、任意の未使用のブロックを書き込み先として割り当てる。
【００７２】
書き込みデータに割り当てられる未使用ブロックの候補は、また、以下のようにも表現され得る。上記のように、複数のブロックが論理アドレスのゾーンに対応するゾーンへと分けられている場合、書き込みデータの論理アドレスのゾーンに対応する、予め決められた（対応するゾーンに属する）複数のブロックの中から、書き込みデータの書き込み先が選択される。従って、ある１つのゾーンに属するブロックの数は、このゾーン内の論理アドレスが示すアドレス空間に対応している。例えば、ゾーン１に属する論理アドレスのアドレス空間が物理ブロック１０００個分であれば、１０００個（ここで、不良ブロック代替用のブロックは考慮しない）のブロックの中から、ゾーン１に属する論理アドレスの書き込みデータを格納するためのブロックが割り当てられる。
【００７３】
一方、本実施形態では、割当先がゾーンに縛られることはない。例えば、ゾーン１に属する論理アドレスのアドレス空間がブロック１０００個分であれば、少なくとも１０００個を超える数のブロック、例えば、２倍のアドレス空間と大きさが等しい２０００個のブロックの中から、ゾーン１に属する論理アドレスの書き込みデータを格納するためのブロックが割り当てられる。すなわち、２つのゾーンに属する論理アドレスとアドレス空間の大きさが（ほぼ）等しい複数の物理ブロックの中から割当先を探すこととなる。
【００７４】
次に、ＭＰＵ２２は、割り当てられたブロックに書き込みデータを書き込む旨の指示をフラッシュメモリ１１に送る。これを受けて、フラッシュメモリ１１は、指示されたブロックに書き込みデータを書き込む。
【００７５】
なお、ホスト機器２からの書き込み指示が、ある論理アドレスのデータへの上書きに相当する場合は、引越し書き込みなどと呼ばれる処理が行われる。引越し書き込みは、フラッシュメモリには、上書きができないことに起因する処理である。引越し書き込みでは、更新対象の論理アドレスのデータと、このデータとともに同じブロックに書き込まれていたデータと、が未使用ブロックに書き込まれる。
【００７６】
このように、ＭＰＵ２２は、各論理アドレスを複数のゾーンのいずれかに分類して管理する一方、ブロックはゾーンに分けて管理しない。すなわち、書き込みデータの書き込み先となるブロックに対する制限が課せられない。このため、ＭＰＵ２２は、任意の未使用ブロックに書き込みデータを割り当てることができる。よって、特定の論理アドレスの書き込みデータの書き込み要求が頻発した場合でも、特定のブロックへの書き込みが集中することが回避されて、フラッシュメモリ１１のメモリ空間（ユーザデータ領域）が均等に使用される。
【００７７】
次に、図７、図１０に示すように、ＭＰＵ２２は、書き込みデータの論理アドレスに応じて、対照論物テーブルの更新を行う（ステップ６）。すなわち、対象論物テーブル中の書き込みデータの論理アドレスについてのブロックのアドレスを更新する。さらに、未使用ブロックテーブルについても、書き込みデータが書き込まれた状態が反映されるように更新される。
【００７８】
なお、上記の説明では、対象論物テーブルの読み出しは、書き込みデータを未使用ブロックに割り当てることに先立って行われる。しかしながら、ＭＰＵ２２は、未使用ブロックテーブルのみを用いて書き込みデータを未使用ブロックに割り当て、論物テーブルの更新の際に初めて対象論物テーブルを読み出して、これを更新することもできる。
【００７９】
この後、図８に示すように、別のゾーンに属する論理アドレスを有するデータの書き込み要求が生じた場合、対象論物テーブル（ゾーン１の論物テーブル）が、未使用ブロックに書き込まれる。この結果、更新前のゾーン１についての論物テーブルのデータは、有効のデータではなくなる。この無効データを格納するブロックは、以降、未使用ブロックとして扱われる。よって、未使用ブロックテーブルも合わせて更新されるこのような無効データは、例えば、無効になった時点で、またはこの無効データを格納するブロックへの書き込みに先立って、消去される。
【００８０】
さらに、図９に示すように、さらなる書き込みデータがＭＰＵ２２に供給され、この書き込みデータのゾーン（例えばゾーン０）についての論物テーブルがフラッシュメモリ１１からＲＡＭ２５上に読み出される。
【００８１】
ＲＡＭ２５上の論物テーブルおよび未使用ブロックテーブルは、また、メモリシステム１への電源供給の遮断の際等にも、フラッシュメモリ１１に書き込まれる。
【００８２】
読み出し動作については、従来のゾーン管理方式の場合と同じである。すなわち、ＭＰＵ２２は、読み出しデータの論理アドレスから、読み出しデータが属するゾーンを知得する。次いで、ＭＰＵ２２は、読み出しデータが属するゾーンについての論物テーブルのデータをフラッシュメモリ１１からＲＡＭ２５上に読み出す。そして、この論物テーブルを参照して、読み出しデータの格納されているブロックを知得し、このブロックからデータを読み出す旨の指示をフラッシュメモリ１１に送る。そして、フラッシュメモリ１１から読み出されたデータを、ホスト機器２に対して供給する。
【００８３】
本発明の第１実施形態に係るメモリシステムによれば、論理アドレスはゾーン管理される一方、ブロックはゾーン管理されず、任意の未使用ブロックに書き込みデータが割り当てられる。このため、フラッシュメモリの全ブロックが均等に利用され、特定のブロックに書き込みが集中することが回避される。この結果、特定のブロックが他のブロックより大幅に先んじて書き込み上限に達することが防止される。
【００８４】
（第２実施形態）
第２実施形態では、第１実施形態の特徴に加え、論理アドレスに応じて、書き込みデータに割り当てられるブロックが含まれるフラッシュメモリが固定される。
【００８５】
図１１乃至図１４を参照して、本発明の第２実施形態に係るメモリシステム（メモリカード）について説明する。図１１乃至図１４は、本発明の第２実施形態に係るメモリシステム（メモリカード）の書き込み時の一状態を示すブロック図である。図１４は、第２実施形態のメモリシステムの書き込み動作のフローチャートである。図１１乃至図１３は、図３の構成のうち、第２実施形態の説明に特に必要な部分のみを抽出して示している。
【００８６】
まず、ＭＰＵ２２は、第１実施形態と同様に、例えば、メモリシステム１がホスト機器２からの電源供給を受けた際、または電源供給の開始後に始めて書き込みコマンドを受けた際等、実際に書き込み処理を行うに先立ってＲＡＭ２５上に未使用ブロックテーブルを作製する。この未使用ブロックテーブルは、例えば、フラッシュメモリ１１ａ、１１ｂごとに設けられ、対応する各フラッシュメモリ１１ａ、１１ｂに保存することができる。
【００８７】
次に、図１１、図１４に示すように、ＭＰＵ２２は、ホスト機器２から書き込み対象データおよびこの書き込みデータの論理アドレスを受け取る（ステップＳ１）。次に、ＭＰＵ２２は、書き込みデータの論理アドレスから、この論理アドレスが属するゾーンを認識する（ステップＳ２）。
【００８８】
次に、ＭＰＵ２２は、書き込みデータの論理アドレスのゾーンについての論物テーブル（対象論物テーブル）を、フラッシュメモリ１１からＲＡＭ２５上に読み出す（ステップＳ３）。
【００８９】
このように、第２実施形態においても、第１実施形態と同じく、論物テーブルは論理アドレスのゾーンごとに設けられるため、書き込みデータの各ゾーンについての論物テーブルがフラッシュメモリ１１内に格納される。
【００９０】
次に、図１２、図１４に示すように、ＭＰＵ２２は、未使用ブロックテーブルおよび対象論物テーブルを参照する（ステップＳ４）。そして、書き込みデータに保存先として未使用ブロックを割り当て、割り当てられたブロックに書き込みデータを書き込む処理を行う（ステップＳ１１）。すなわち、ＭＰＵ２２は、ＲＡＭ２５上に作製された未使用ブロックテーブルおよび対象論物テーブルにアクセスし、未使用ブロックを検索し、未使用ブロックのアドレスを取得する。そして、書き込みデータに応じて、１つまたは複数の未使用ブロックを書き込みデータに割り当てる。
【００９１】
未使用ブロックテーブルは、フラッシュメモリ１１ａ、１１ｂごとに設けられている。このため、割り当ての際、書き込みデータの割り当て先のブロックの候補は、書き込みデータの論理アドレスに応じて、フラッシュメモリ１１ａ、１１ｂのいずれか一方に限られる。フラッシュメモリ１１ａおよび１１ｂのいずれが用いられるかの判断基準として、例えば、論理アドレスの偶数、奇数の別を用いることができる。具体的には、論理アドレスが偶数の場合、フラッシュメモリ１１ａ内のブロックが割り当てられ、奇数の場合、フラッシュメモリ１１ｂ内のブロックが割り当てられる。
【００９２】
そして、ＭＰＵ２２は、決定されたフラッシュメモリ１１ａまたは１１ｂの未使用ブロックテーブルを参照して、未使用ブロックを検索する。このとき、検索の対象となるブロックは、フラッシュメモリ１１ａまたは１１ｂの全ブロックであり、第１実施形態と同じく、書き込みデータのゾーンとに関連付けされない。よって、書き込みデータが書き込まれるブロックの候補は、論理アドレスが偶数の場合、フラッシュメモリ１１ａの未使用ブロック全てであり、奇数の場合、フラッシュメモリ１１ｂの未使用ブロック全てである。
【００９３】
次に、ＭＰＵ２２は、割り当てられたブロックに書き込みデータを書き込む旨の指示をフラッシュメモリ１１に送る。これを受けて、フラッシュメモリ１１は、指示されたブロックに書き込みデータを書き込む。図１２は、フラッシュメモリ１１ａに書き込みデータが書き込まれる際の状態を示している。図１３は、フラッシュメモリ１１ｂに書き込みデータが書き込まれる際の状態を示している。
【００９４】
このように、ＭＰＵ２２は、各論理アドレスを複数のゾーンのいずれかに分類して管理する一方、ブロックはゾーンに分けて管理しない。すなわち、各フラッシュメモリ１１ａ、１１ｂの範囲内で、書き込みデータの書き込み先となるブロックに対する制限が課せられない。このため、第１実施形態と同じく、ＭＰＵ２２は、論理アドレスに応じたフラッシュメモリ１１ａ、１１ｂ内であれば、ゾーンとは無関係に任意の未使用ブロックに書き込みデータを割り当てることができる。
【００９５】
次に、図１４に示すように、ＭＰＵ２２は、書き込みデータの論理アドレスに応じて、対照論物テーブル、未使用ブロックテーブルの更新を行う（ステップ６）。
【００９６】
この後、第１実施形態と同じく、必要に応じて、ＲＡＭ２５上の論物テーブル、未使用ブロックテーブルが、フラッシュメモリ１１に書き込まれる。
【００９７】
読み出し動作については、従来のゾーン管理方式の場合と同じであり、第１実施形態に記載したのと同じである。
【００９８】
本発明の第２実施形態に係るメモリシステムによれば、書き込みデータは、各フラッシュメモリ１１ａ、１１ｂの範囲内で、制限を課されること無く任意のブロックに書き込まれる。このため、第１実施形態と同じ効果を得られる。
【００９９】
また、第２実施形態では、複数のフラッシュメモリ１１ａ、１１ｂのうちの、論理アドレスに応じて固定された１つに書き込まれる。このため、書き込みデータは、同じ論理アドレスである限り、同じフラッシュメモリ１１ａまたは１１ｂに書き込まれる。よって、引越し書き込みが必要である場合に、フラッシュメモリ１１ａ、１１ｂが一般に備えているページコピーコマンドを利用できる。ページコピーコマンドは、１つのフラッシュメモリ内でのデータのコピーを実行するためのコマンドである。ページコピーコマンドが利用できれば、引越し書き込みに必要な処理を、読み出しコマンドおよび書き込みコマンドで行う場合より、簡便かつ高速に実行できる。
【０１００】
（第３実施形態）
第３実施形態では、特定の論理アドレスについての論物テーブルが別途用意される。
【０１０１】
図１５乃至図１８を参照して、本発明の第３実施形態に係るメモリシステム（メモリカード）について説明する。図１５、図１７は、本発明の第３実施形態に係るメモリシステム（メモリカード）の書き込み時の一状態を示すブロック図である。図１８は、第３実施形態のメモリシステムの書き込み動作のフローチャートである。図１５、図１７は、図３の構成のうち、第３実施形態の説明に特に必要な部分のみを抽出して示している。
【０１０２】
まず、ＭＰＵ２２は、第１実施形態と同様に、例えば、メモリシステム１がホスト機器２からの電源供給を受けた際、または電源供給の開始後に始めて書き込みコマンドを受けた際等、実際に書き込み処理を行うに先立ってＲＡＭ２５上に未使用ブロックテーブルを作製する。この未使用ブロックテーブルは、例えば、フラッシュメモリ１１ａ、１１ｂごとに設けられ、対応する各フラッシュメモリ１１ａ、１１ｂに保存することができる。
【０１０３】
次に、図１５、図１８に示すように、ＭＰＵ２２は、ホスト機器２から書き込み対象データおよびこの書き込みデータの論理アドレスを受け取る（ステップＳ１）。次に、ＭＰＵ２２は、書き込みデータの論理アドレスから、この論理アドレスが属するゾーンを認識する（ステップＳ２）。
【０１０４】
次に、ＭＰＵ２２は、書き込みデータの論理アドレスのゾーンについての論物テーブル（対象論物テーブル）を、フラッシュメモリ１１からＲＡＭ２５上に読み出す（ステップＳ３）。
【０１０５】
また、ステップＳ３において、図１６に示すような、ＭＰＵ２２は、複数の、データの書き込み要求の多い論理アドレスからなる領域（多アクセス領域と称する）についての論物テーブルを、ＲＡＭ２５上に作製する。このような、多アクセス領域に該当するものとして、以下のものが挙げられる。
【０１０６】
ホスト機器２が採用するファイルシステムによっては、書き込みデータの書き込み指示後、ファイルシステム情報の更新要求がメモリシステム１に送られる。ファイルシステム情報の更新は、例えば、所定数のページに対する書き込み処理ごとに発生する。ＭＰＵ２２は、ファイルシステム情報の論理アドレスから、ファイルシステム情報が属するゾーンを知得する。
【０１０７】
なお、ファイルシステム情報として、例えば、ＦＡＴ１６の場合、ＦＡＴ１、ＦＡＴ２、ディレクトリエントリが該当する。
【０１０８】
ファイルシステム情報は、ホスト機器２のファイルシステムが同じである限り、通常、同じ論理アドレスを付されている。最も一般的な具体例として、論理アドレスの最低位から所定数のアドレスを付与されている。従って、データ書き込みの度に、ファイルシステム情報の属するゾーンについての論物テーブルが、ＲＡＭ２５上に作製される必要がある。そこで、このような論物テーブルが、ファイルシステム情報の属するゾーンについての論物テーブルから独立して作製される。この場合、ファイルシステム情報の属するゾーンについての論物テーブルに、ファイルシステム情報用の論理アドレス／物理アドレスの対応が記載されていてもよいし、されていなくとも良い。
【０１０９】
ＭＰＵ２２は、多アクセス領域についての論物テーブルをフラッシュメモリ１１から読み出してＲＡＭ２５上に作製した後は、これをＲＡＭ２５上に常時、維持する。そして、実際のデータ（実データ）の論理アドレスのゾーンについての論物テーブルのみを、適宜、フラッシュメモリ１１から読み出し、フラッシュメモリに書き込む。そして、ＭＰＵ２２は、例えばメモリシステム１への電源の遮断の際に、多アクセス領域についての論物テーブルをフラッシュメモリ１１の所定のブロックに保存する。
【０１１０】
このように、第３実施形態においても、第１実施形態と同じく、論物テーブルは論理アドレスのゾーンごとに設けられるため、書き込みデータの各ゾーンについての論物テーブルがフラッシュメモリ１１内に格納される。さらに、第３実施形態では、多アクセス領域についての論物テーブルも、フラッシュメモリ１１内に格納される。
【０１１１】
次に、図１７、図１８に示すように、ＭＰＵ２２は、未使用ブロックテーブルおよび対象論物テーブルを参照する（ステップＳ４）。そして、書き込みデータに保存先として未使用ブロックを割り当て、割り当てられたブロックに書き込みデータを書き込む処理を行う（ステップＳ５、Ｓ１１）。割り当ての手法としてあらゆるものを用いることができる。例えば、第１、第２実施形態に記載の手法を取れば、第１、第２実施形態がそれぞれ提供する効果を得ることもできる。
【０１１２】
ＭＰＵ２２は、割り当てられたブロックに書き込みデータを書き込む旨の指示をフラッシュメモリ１１に送る。
【０１１３】
次に、図１８に示すように、ＭＰＵ２２は、書き込みデータの論理アドレスに応じて、対照論物テーブル、未使用ブロックテーブルの更新を行う（ステップ６）。
【０１１４】
この後、第１実施形態と同じく、必要に応じて、ＲＡＭ２５上の論物テーブル、未使用ブロックテーブルが、フラッシュメモリ１１に書き込まれる。
【０１１５】
読み出し動作については、従来のゾーン管理方式の場合と同じであり、第１実施形態に記載したのと同じである。
【０１１６】
本発明の第３実施形態に係るメモリシステムによれば、書き込みデータは、制限を課されること無く任意のブロックに書き込まれる。このため、第１実施形態と同じ効果を得られる。
【０１１７】
また、第３実施形態によれば、ファイルシステム情報等の頻繁にアクセスされる１つ以上の論理アドレスについての論物テーブルが、これらの論理アドレスのゾーンについての論物テーブルと二重でまたは独立して設けられる。このため、多アクセス領域についての論物テーブルをＲＡＭ２５上に常駐させることができる。よって、他アクセス領域へのアクセスの度に、他アクセス領域についての論物テーブルをフラッシュメモリ１１から読み出したり、フラッシュメモリ１１に書き込んだりする処理を削減できるので、メモリシステム１の高速動作を実現できる。
【０１１８】
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
【図面の簡単な説明】
【０１１９】
【図１】ゾーン管理を説明する図。
【図２】本発明の各実施形態に係るメモリシステムの概略的な構成を示す図。
【図３】本発明の各実施形態に係るメモリシステムのハード構成を示すブロック図。
【図４】フラッシュメモリのデータ記憶領域の構造を示す図。
【図５】第１実施形態に係るメモリシステムの書き込み時の一状態を示す図。
【図６】図５に続く状態を示す図。
【図７】図６に続く状態を示す図。
【図８】図７に続く状態を示す図。
【図９】図８に続く状態を示す図。
【図１０】第１実施形態に係るメモリシステムの書き込み動作のフローチャート。
【図１１】第２実施形態に係るメモリシステムの書き込み時の一状態を示す図。
【図１２】図１１に続く状態を示す図。
【図１３】図１３に続く状態を示す図。
【図１４】第２実施形態に係るメモリシステムの書き込み動作のフローチャート。
【図１５】第３実施形態に係るメモリシステムの書き込み時の一状態を示す図。
【図１６】ゾーンと多アクセス領域とを示す図。
【図１７】第３実施形態に係るメモリシステムの書き込み時の一状態を示す図。
【図１８】第３実施形態に係るメモリシステムの書き込み動作のフローチャート。
【符号の説明】
【０１２０】
１…メモリシステム、２…ホスト機器、１１ａ、１１ｂ…ＮＡＮＤ型フラッシュメモリ、
１２…コントローラ、２２…ＭＰＵ、１４…インターフェース。
【図１】
2008009527.tif 000003
【図２】
2008009527.tif 000004
【図３】
2008009527.tif 000005
【図４】
2008009527.tif 000006
【図５】
2008009527.tif 000007
【図６】
2008009527.tif 000008
【図７】
2008009527.tif 000009
【図８】
2008009527.tif 000010
【図９】
2008009527.tif 000011
【図１０】
2008009527.tif 000012
【図１１】
2008009527.tif 000013
【図１２】
2008009527.tif 000014
【図１３】
2008009527.tif 000015
【図１４】
2008009527.tif 000016
【図１５】
2008009527.tif 000017
【図１６】
2008009527.tif 000018
【図１７】
2008009527.tif 000019
【図１８】
2008009527.tif 000020