(57)【要約】【課題】ＭＯＳ固体撮像装置における画素のノイズを低減する。白点の発生、１／ｆノイズの低減を図る。さらに読出し特性の改善を図る。【解決手段】ＭＯＳ固体撮像装置における所要の画素トランジスタにおいて、ゲート電極に所要導電型のサイドウォールを形成する。読み出しトランジスタでは、例えばゲート電極６３の光電変換素子４３側を第１導電型領域６３Ｐとし、フローティングディフージョン部４６側を第２導電型領域６３Ｎとして構成とする。好ましくは、ゲート電極６３の光電変換素子４３側に絶縁膜５６を介して第１導電型の半導体材料部６４Ｐを形成する。例えば増幅トランジスタでは、ゲート電極下に埋め込みチャネルを形成し、第１導電型または第２導電型の半導体材料部を形成する。リセットトランジスタでは、ゲート電極のフローティングディフージョン部と電気的に接続される領域側に、所要導電型の半導体材料部を形成する。【選択図】  図１０
2008166607.tif 000002
【特許請求の範囲】
【請求項１】
光電変換素子と複数の画素トランジスタを含む単位画素が配列されてなる固体撮像装置であって、
前記画素トランジスタのうち、所要の画素トランジスタのゲート電極の側壁に、絶縁膜を介して少なくとも一部に所要導電型の半導体材料部が形成されている
ことを特徴とする固体撮像装置。
【請求項２】
光電変換素子と該光電変換素子で光電変換して得られる電荷をフローティングディフージョン部に読み出す読み出しトランジスタを含む単位画素が配列されてなる固体撮像装置であって、
前記読み出しトランジスタのゲート電極は、前記光電変換素子側に第１導電型不純物が導入され、前記フローティングディフージョン部側に第２導電型不純物が導入されている  ことを特徴とする固体撮像装置。
【請求項３】
前記ゲート電極の前記光電変換素子側に、絶縁膜を介して第１導電型不純物が導入された半導体材料部が形成されている
ことを特徴とする請求項２記載の固体撮像装置。
【請求項４】
前記ゲート電極の前記フローティングディフージョン部側に、絶縁膜を介して第２導電型不純物が導入された半導体材料部が形成されている
ことを特徴とする請求項３記載の固体撮像装置。
【請求項５】
ゲート電圧は、前記ゲート電極の前記光電変換素子側の第１導電型領域に印加される
ことを特徴とする請求項２記載の固体撮像装置。
【請求項６】
ゲート電圧は、前記ゲート電極の前記フローティングディフージョン部側の第２導電型領域に印加される
ことを特徴とする請求項２記載の固体撮像装置。
【請求項７】
ゲート電圧は、前記ゲート電極の前記第１導電型領域と第２導電型領域の両方に印加される
ことを特徴とする請求項２記載の固体撮像装置。
【請求項８】
ゲート電圧は、ゲート電極の第１領域または／及び光電変換素子側の半導体材料部に印加される
ことを特徴とする請求項３または請求項４記載の固体撮像装置。
【請求項９】
ゲート電圧は、前記ゲート電極の第１導電型領域と第２導電型領域の両方に印加される  ことを特徴とする請求項３または請求項４記載の固体撮像装置。
【請求項１０】
ゲート電圧は、ゲート電極の第１導電型領域及び第２導電型領域と、前記光電変換素子側の半導体材料部との独立に印加される
ことを特徴とする請求項３または請求項４記載の固体撮像装置。
【請求項１１】
ゲート電圧は、ゲート電極の第２領域または／及びフローティングディフージョン部側の半導体材料部に印加される
ことを特徴とする請求項４記載の固体撮像装置。
【請求項１２】
ゲート電圧は、ゲート電極の第１導電型領域及び第２導電型領域と、前記フローティングディフージョン部側の半導体材料部との独立に印加される
ことを特徴とする請求項４記載の固体撮像装置。
【請求項１３】
ゲート電圧は、前記ゲート電極の第１導電型領域及び第２導電型領域と、前記ゲート電極の両側壁の半導体材料部との全てに印加される
ことを特徴とする請求項４記載の固体撮像装置。
【請求項１４】
光電変換素子と該光電変換素子で光電変換して得られる電荷をフローティングディフージョン部に読み出す読み出しトランジスタを含む単位画素が配列されてなる固体撮像装置であって、
前記読み出しトランジスタのゲート電極は、第１導電型不純物、または第２導電型不純物が導入されてなり、
前記ゲート電極の光電変換素子側に絶縁膜を介して第１導電型または第２導電型不純物が導入された半導体材料部が形成されている
ことを特徴とする固体撮像装置。
【請求項１５】
前記ゲート電極のフローティングディフージョン部側に絶縁膜を介して第２導電型不純物が導入された半導体材料部が形成されている
ことを特徴とする請求項１４記載の固体撮像装置。
【請求項１６】
前記読み出しトランジスタにおいて、前記第１導電型はｐ型半導体であり、
前記第２導電型がｎ型半導体である
ことを特徴とする請求項２または請求項１４記載の固体撮像装置。
【請求項１７】
光電変換素子と、該光電変換素子で光電変換して得られた電荷に応じた信号を増幅して出力する増幅トランジスタを含む単位画素が配列されてなる固体撮像装置であって、
前記増幅トランジスタのゲート電極下のチャネル領域が埋め込むチャネルで形成され、  前記ゲート電極の側壁に、絶縁膜を介して第１導電型不純物を導入した半導体材料部が形成されている
ことを特徴とする固体撮像装置。
【請求項１８】
前記ゲート電極は、第１導電型不純物または第２導電型不純物が導入されている
ことを特徴とする請求項１７記載の固体撮像装置。
【請求項１９】
前記増幅トランジスタにおいて、前記第１導電型がｐ型半導体であり、
前記第２導電型がｎ型半導体である
ことを特徴とする請求項１７記載の固体撮像装置。
【請求項２０】
光電変換素子と共に単位画素を構成する画素トランジスタのうち、リセットトランジスタのゲート電極の少なくともフローティングディフージョン部と電気的に接続された領域側に、所要導電型の半導体材料部が形成されている
ことを特徴とする固体撮像装置。
【請求項２１】
光電変換素子と共に単位画素を構成する読み出しトランジスタまたは／及び増幅トランジスタの不純物拡散領域が、一部ゲート電極下まで延長する延長部を有して形成されている
ことを特徴とする固体撮像装置。
【請求項２２】
前記不純物拡散領域は、前記延長部を含む全域が同じ不純物濃度、もしくは前記延長部の不純物濃度がその他の領域の不純物濃度に近い濃度で形成されている
ことを特徴とする請求項２１記載の固体撮像装置。
【請求項２３】
光電変換素子と共に単位画素を構成する画素トランジスタのうち、所要の画素トランジスタの形成に際し、
半導体基板上にゲート絶縁膜を介してゲート電極を形成する工程と、
前記ゲート電極を含んで前記半導体基板上に絶縁膜を介して半導体材料層を形成する工程を有する
ことを特徴とする固体撮像装置の製造方法。
【請求項２４】
前記半導体材料層をエッチバックして前記ゲート電極の側壁側に半導体材料部を形成する工程を有する
ことを特徴とする請求項２３記載の固体撮像装置の製造方法。
【請求項２５】
前記半導体材料層に、前記ゲート電極の側壁に向かうように所要導電型の不純物を斜め方向から導入する工程を有する
ことを特徴とする請求項２３記載の固体撮像装置の製造方法。
【請求項２６】
前記所要導電型の不純物の導入前または導入後にアニール処理し、前記半導体材料層をエッチバックする工程を有する
ことを特徴とする請求項２３記載の固体撮像装置の製造方法。
【請求項２７】
前記絶縁膜が熱酸化膜である
ことを特徴とする請求項２３記載の固体撮像装置の製造方法。
【請求項２８】
光電変換素子と共に単位画素を構成する画素トランジスタのうち、不純物拡散領域及びゲート電極を有する読み出しトランジスタまたは／及び増幅トランジスタ形成に際し、
所要導電型不純物を斜めイオン注入して、前記ゲート電極下に一部延長した延長部を有する前記不純物拡散領域を形成する工程を有する
ことを特徴とする固体撮像装置の製造方法。
【請求項２９】
前記不純物拡散領域を、前記延長部を含む全域が同じ不純物濃度、もしくは前記延長部の不純物濃度がその他の領域の不純物濃度に近い濃度で形成する
ことを特徴とする請求項２８記載の固体撮像装置の製造方法。
【請求項３０】
増幅トランジスタを有し、
前記増幅トランジスタのゲート電極下のチャネル領域が埋め込みチャネルで形成され、
前記ゲート電極の側壁に絶縁膜を介して所要導電型を導入した半導体材料部が形成されている
ことを特徴とする半導体装置。
【請求項３１】
前記ゲート電極は、第１導電型不純物または第２導電型不純物が導入されている
ことを特徴とする請求項３０記載の半導体装置。
【請求項３２】
前記増幅トランジスタにおいて、前記第１導電型がｐ型半導体であり、前記第２導電型がｎ型半導体である
ことを特徴とする請求項３０記載の半導体装置。
【請求項３３】
増幅トランジスタを有し、
前記増幅トランジスタの不純物拡散領域が、一部ゲート電極下まで延長する延長部を有して形成されている
ことを特徴とする半導体装置。
【請求項３４】
前記不純物拡散領域は、前記延長部を含む全域が同じ不純物濃度、もしくは前記延長部の不純物濃度がその他の領域の不純物濃度に近い濃度で形成されている
ことを特徴とする請求項３３記載の半導体装置。
【請求項３５】
増幅トランジスタの形成に際し、
半導体基板上にゲート絶縁膜を介してゲート電極を形成する工程と、
前記ゲート電極を含んで前記半導体基板上に絶縁膜を介して半導体材料層を形成する工程を有する
ことを特徴とする半導体装置の製造方法。
【請求項３６】
前記半導体材料層をエッチバックして前記ゲート電極の側壁側に半導体材料部を形成する工程を有する
ことを特徴とする請求項３５記載の半導体装置の製造方法。
【請求項３７】
前記半導体材料層に、前記ゲート電極の側壁に向かうように所要導電型の不純物を斜め方向から入導入する工程を有する
ことを特徴とする請求項３５記載の半導体装置の製造方法。
【請求項３８】
前記所要導電型の不純物の導入前または導入後にアニール処理し、前記半導体材料層をエッチバックする工程を有する
ことを特徴とする請求項３５記載の固体撮像装置の製造方法。
【請求項３９】
前記絶縁膜が熱酸化膜である
ことを特徴とする請求項３５記載の半導体装置の製造方法。
【請求項４０】
不純物拡散領域及びゲート絶縁膜を有する増幅トランジスタの形成に際し、
所要導電型不純物を斜めイオン注入して、前記ゲート電極下に一部延長した延長部を有する前記不純物拡散領域を形成する工程を有する
ことを特徴とする半導体装置の製造方法。
【請求項４１】
前記不純物拡散領域を、前記延長部を含む全域が同じ不純物濃度、もしくは前記延長部の不純物濃度がその他の領域の不純物濃度に近い濃度で形成する
ことを特徴とする請求項４０記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置及びその製造方法、特にＭＯＳ固体撮像装置とその製造方法に関する。
本発明は、上記固体撮像装置の画素トランジスタである増幅トランジスタなどに適用される増幅トランジスタを有する半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
固体撮像装置は、ＣＣＤ（Chage Coupled Device）イメージセンサに代表される電荷転送型固体撮像装置と、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）等のＭＯＳ型イメージセンサに代表される増幅型固体撮像装置とに大別される。ＣＣＤイメージセンサとＭＯＳ型イメージセンサとお比較した場合、ＣＣＤイメージセンサでは、信号電荷の転送に高い駆動電圧を必要とするため、ＭＯＳ型イメージセンサに比べて電源電圧が高くならざるを得ない。
【０００３】
従って、近年、カメラ付携帯電話やＰＤＡ（Personal Digital Assistant）などのモバイル機器に搭載されている固体撮像装置としては、ＣＣＤイメージセンサに比べて電源電圧が低く、消費電力の観点などから、ＣＣＤイメージセンサよりも有利なＭＯＳ型イメージセンサが多く用いられている。
【０００４】
ＭＯＳ型イメージセンサは、単位画素が光電変換部であるフォトダイオードと複数のＭＯＳトランジスタで形成され、この複数の単位画素がアレイ状に配列された撮像領域と、周辺回路領域を有して構成される。
【０００５】
図２７に、従来、一般的なＭＯＳイメージセンサの画素の電荷読み出し部分の要部を示す。画素では、半導体基板１に光電変換部となるフォトダイオード２と、フォトダイオード２の信号電荷が読み出されるｎ型半導体領域、すなわちフローティングディフージョン部３が形成される。このフォトダイオード２及びフローティングディフージョン部３との間にゲート絶縁膜４を介してゲート電極（いわゆる読み出しゲート電極）５を形成してなる読み出しトランジスタＴｒ１が形成され、ここに電荷読み出し部分が構成される。
【０００６】
フォトダイオード２は、電荷蓄積領域となるｎ型半導体領域７と、その表面の界面部分に形成したｐ型半導体領域、いわゆるｐ型アキュミュレーション層８とを有した埋め込み型フォトダイオードとして構成されている。このフォトダイオード２は、いわゆるＨＡＤ（Hole Accumulation Diode）センサとして構成される。ゲート電極５の側壁には、絶縁膜によるサイドウォール６が形成される。
【０００７】
電荷蓄積期間では、ゲート電極５に０Ｖを印加し、読み出しトランジスタＴｒ１をオフ状態にしてフォトダイオード２に信号電荷を蓄積させる。読み出し時には、ゲート電極５に正の電圧を印加してフォトダイオード２に蓄積された信号電荷をフローティングディフージョン部３へ転送するようになされる。
【０００８】
フォトダイオード２では、電荷蓄積期間において、入射光量に応じた信号電荷と、光が入射しないが場合でもフォトダイオードに流入する暗電流成分（暗電子）とが蓄積される。暗電子は、ゲート電極５下の絶縁膜−シリコン領域界面から湧き出る電子であって、固定パターン雑音となり、白点発生の原因となっている。
【０００９】
これを改善する技術として、特許文献１に示す、電荷蓄積期間において読み出しトランジスタのゲート電極に負電圧を印加することで暗電流を低減するＭＯＳイメージセンサが提案されている。このＭＯＳイメージセンサは、図２６に示すように、電荷蓄積期間に読み出しトランジスタＴｒ１のゲート電極５に負電圧を印加するようにした構成である。この構成では、ゲート電極５に負電圧を印加することにより、ゲート電極５の直下にホール（正孔）ｈを誘起して読み出しトランジスタＴｒ１をオフ状態にし、同時にゲート電極５の近傍のサイドウォール６直下にもフリンジ容量によりホールｈを誘起している。すなわち、ゲート電極５直下及びゲート電極５近傍のサイドウォール６直下は、電気的にホールピニング状態を作り出している。これにより、ゲート絶縁膜４及びその近傍のサイドウォール６とシリコン領域との界面で湧き出す電子をホールｈと再結合させて白点を抑制するようにしている。
【００１０】
また、特許文献２には、読み出しトランジスタのゲート電極に、真性半導体に対して仕事関数差をもつｐ型ポリシリコンで形成し、負電圧を導入しなくても、読み出しゲート界面からの暗電流の発生を抑制するようにしたＭＯＳイメージセンサが提案されている。
【００１１】
一方、ＭＯＳイメージセンサは、画素ごとに信号を増幅する増幅トランジスタを有する構成となっている（例えば特許文献３参照）。これらＭＯＳイメージセンサにおいては、増幅トランジスタの絶縁膜／基板界面にトラップ準位が存在すると、このトラップ準位がチャネルを流れる電流を形成している電子や正孔を捕獲・放出して電流に揺らぎを発生させる。この揺らぎがノイズの発生原因となる。すなわち、ＭＯＳイメージセンサでは、増幅トランジスタで信号を増幅する際に、増幅トランジスタの絶縁膜／基板界面のトラップ準位が原因で、ノイズのパワ−スペクトラムが周波数ｆの逆数に比例するいわゆる１／ｆノイズ（フリッカノイズ）が発生する。この増幅トランジスタで発生する１／ｆノイズは画質に大きな影響を及ぼす。
【００１２】
【特許文献１】特開２００２−２１７３９７号公報
【特許文献２】特開２００６−３２６８１号公報
【特許文献３】特開２００２−５１２６３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
ところで、フォトダイオード２の信号電荷をフローティングディフージョン部３へ読み出す場合、ｐ型アキュミュレーション層８がゲート電極５に近づいてくると、読み出しトランジスタＴｒ１の読み出し電圧Ｖｔｇが高くなり、読み出し難くなる。このため、読み出しトランジスタＴｒ１では、図２６に示すように、フォトダイオード２のｎ型半導体領域７がゲート電極５と一部重なるように形成されると共に、ｐ型アキュミュレーション層８がゲート電極５から少し離れたオフセット状態で形成される構成となっている。この構成により、ゲート電極５に正の読み出し電圧Ｖｔｇを印加すると、サイドウォール６を含めたゲート電極５下のポテンシャルが変調して読み出し易くなる。
【００１４】
しかし、ｐ型アキュミュレーション層８は、信号電荷を読み出し易くするために、オフセットして形成され、サイドウォール６直下の一部に埋め込まないように形成すると、白点に発生を誘発することになる。従って、白点発生を抑制すべく、サイドウォール直下をホールピニング状態にするためには、よりｐ型化しなければならないが、しかし、高濃度のｐ型層を読出しゲート電極近傍に導入すると、読み出し電圧Ｖｔｇが高くなる。このように、読み出し特性を良くすることと、白点発生を抑制することは、相反する関係であり、両立させることが難しい。
【００１５】
一方、増幅トランジスタにおいては、より１／ｆノイズの低減が望まれている。
【００１６】
本発明は、上述の点に鑑み、画素で発生するノイズの更なる低減を可能にした固体撮像装置及びその製造方法を提供するものである。
特に、読み出しトランジスタでは、白点の発生を抑制し、併せて読み出し特性のさらなる改善を図るようになす。増幅トランジスタでは、１／ｆノイズの発生を抑制するようになす。リセットトランジスタでは、読み出しトランジスタでの読み出し特性の改善を図るようになす。
また、本発明は、上記固体撮像装置の画素トランジスタである増幅トランジスタなどに適用される増幅トランジスタを有する半導体装置及びその製造方法を提供するものである。
【課題を解決するための手段】
【００１７】
本発明に係る固体撮像装置は、光電変換素子と複数の画素トランジスタを含む単位画素が配列されてなり、画素トランジスタのうち、所要の画素トランジスタのゲート電極の側壁に、絶縁膜を介して少なくとも一部に所要導電型のポリシリコン膜による半導体材料部を形成することにより、画素で発生するノイズを低減させるものである。
【００１８】
本発明に係る固体撮像装置は、光電変換素子と、この光電変換素子で光電変換して得られる電荷をフローティングディフージョン部に読み出す読み出しトランジスタを含む単位画素が配列されてなり、読み出しトランジスタのゲート電極を、光電変換素子側に第１導電型不純物が導入され、フローティングディフージョン部側に第２導電型不純物が導入された構成とすることにより、ゲート電極の光電変換素子側の下を暗電流抑制のためのピニング状態とし、低ノイズ化、すなわち白点発生を抑制させるものである。併せて低電圧読み出しを可能とする。
【００１９】
本発明は、上記固体撮像装置において、読み出しトランジスタのゲート電極の光電変換素子側に、絶縁膜を介して第１導電型不純物を導入した半導体材料部を形成した構成、あるいはさらに、読み出しトランジスタのゲート電極のフローティングディフージョン部側に、絶縁膜を介して第２導電型不純物を導入した半導体材料部を形成した構成とすることにより、光電変換素子側の半導体材料部下を暗電流抑制のためのピニング状態とし、低ノイズ化、すなわち白点発生を抑制させるものである。併せて低電圧読み出しを可能とする。
【００２０】
本発明に係る固体撮像装置は、光電変換素子と、この光電変換素子で光電変換して得られる電荷をフローティングディフージョン部に読み出す読み出しトランジスタを含む単位画素が配列されてなり、読み出しトランジスタのゲート電極には第１導電型不純物または第２導電型不純物を導入し、ゲート電極の光電変換素子側に絶縁膜を介して第１導電型または第２導電型の不純物を導入した半導体材料部を形成することにより、白点の発生を抑制するようにし、低電圧読み出しを可能にしたものである。
【００２１】
本発明に係る固体撮像装置は、光電変換素子と、該光電変換素子で光電変換して得られた電荷に応じた信号を増幅して出力する増幅トランジスタを含む単位画素が配列されてなり、増幅トランジスタのゲート電極下のチャネル領域を埋め込むチャネルとし、ゲート電極の側壁に絶縁膜を介して第１導電型不純物を導入した半導体材料部を形成した構成とする。これにより、半導体材料部下も埋め込みチャネルに似た状態となり、電流は基板表面より内部を流れ、基板／絶縁膜界面のトラップ準位が存在しても。１／ｆノイズの低減が図れる。
【００２２】
本発明に係る固体撮像装置は、読み出しトランジスタまたは／及び増幅トランジスタの不純物拡散領域が、一部ゲート電極下まで延長する延長部を有して形成した構成とすることにより、１／ｆノイズの低減を可能にしたものである。この不純物拡散領域は、不純物をゲート電極に対して斜めイオン注入することに形成することができる。
【００２３】
本発明に係る固体撮像装置は、画素トランジスタであるリセットトランジスタのゲート電極の少なくともフローティングディフージョン部と電気的に接続される領域側に、所要導電型の半導体材料部を形成した構成とする。これにより、リセットトランジスタがオン状態からオフ状態になるときのフローティングディフージョン部の電位の低下が抑制され、読出しトランジスタの読出し特性が改善される。
【００２４】
本発明に係る固体撮像装置の製造方法は、光電変換素子と共に単位画素を構成する画素トランジスタのうち、所要の画素トランジスタの形成に際し、半導体基板上にゲート絶縁膜を介してゲート電極を形成する工程と、ゲート電極を含んで半導体基板上に絶縁膜を介して半導体材料層を形成する工程を有する。
【００２５】
本発明に係る半導体装置は、増幅トランジスタを有し、増幅トランジスタのゲート電極下のチャネル領域が埋め込みチャネルで形成され、ゲート電極の側壁に絶縁膜を介して所要導電型を導入した半導体材料部が形成された構成とする。これにより、半導体材料部下も埋め込みチャネルに似た状態となり、電流は基板表面より内部を流れ、基板／絶縁膜界面のトラップ準位が存在しても。１／ｆノイズの低減が図れる。
【００２６】
本発明に係る半導体装置は、増幅トランジスタを有し、増幅トランジスタの不純物拡散領域が、一部ゲート電極下まで延長する延長部を有して形成した構成とすることにより、１／ｆノイズの低減を可能にしたものである。この不純物拡散領域は、不純物をゲート電極に対して斜めイオン注入することに形成することができる。
【００２７】
本発明に係る半導体装置の製造方法は、  増幅トランジスタの形成に際し、半導体基板上にゲート絶縁膜を介してゲート電極を形成する工程と、ゲート電極を含んで半導体基板上に絶縁膜を介して半導体材料層を形成する工程を有する。
【発明の効果】
【００２８】
本発明によれば、画素で発生するノイズを低減することができる。読み出しトランジスタでは、電荷蓄積期間での暗電流が抑制され、白点の発生を抑制する。併せて低電圧駆動を可能にする。増幅トランジスタでは、基板／絶縁膜界面のトラップ準位の影響が抑制され、１／ｆノイズを低減することができる。リセットトランジスタの上記構成により、読出しトランジスタの読出し特性を改善することができる。
また、本発明の半導体装置及びその製造方法によれば、増幅トランジスタにおける１／ｆノイズを低減することができる。
【発明を実施するための最良の形態】
【００２９】
以下、図面を参照して本発明の実施の形態について詳細に説明する。
【００３０】
図１は、本発明が適用される増幅型固体撮像装置、例えばＭＯＳ型イメージセンサの構成の一例を示すブロック図である。図１に示すように、本適用例に係るＭＯＳ型イメージセンサ１０は、光電変換素子である例えばフォトダイオードを含む単位画素１１、この画素１１が行列状に２次元配列されてなる画素アレイ部１２、垂直選択回路１３、信号処理回路であるカラム回路１４、水平選択回路１５、水平信号線１６、出力回路１７およびタイミングジェネレータ１８等を有するエリアセンサ構成となっている。
【００３１】
画素アレイ部１２には、行列状の画素配列に対して列ごとに垂直信号線１２１が配線されている。単位画素１１の具体的な回路構成については後述する。垂直選択回路１３は、シフトレジスタなどによって構成され、画素１１の読み出しトランジスタ（以下、転送トランジスタという）１１２を駆動する転送信号や、リセットトランジスタ１１３を駆動するリセット信号などの制御信号を行単位で順次出力することによって画素アレイ部１２の各画素１１を行単位で選択駆動する。
【００３２】
カラム回路１４は、画素アレイ部１２の水平方向の画素ごと、即ち垂直信号線１２１ごとに配される信号処理回路であり、例えばＳ／Ｈ（サンプルホールド）回路およびＣＤＳ（Correlated Doule Sampling：相関二重サンプリング）回路などによって構成される。水平選択回路１５は、シフトレジスタなどによって構成され、カラム回路１４を通して出力される各画素１１の信号を順次選択して水平信号線１６に出力させる。なお、図１では、図面の簡略化のため、水平選択スイッチについては図示を省略している。この水平選択スイッチは、水平選択回路１５によって列単位で順次オン／オフ駆動される。
【００３３】
水平選択回路１５による選択駆動により、カラム回路１４から列ごとに順次出力される単位画素１１の信号は、水平信号線１６を通して出力回路１７に供給され、この出力回路１７で増幅などの信号処理が施された後、デバイス外部へ出力される。タイミングジェネレータ１８は、各種のタイミング信号を生成し、これら各種のタイミング信号を基に垂直選択回路１３、カラム回路１４および水平選択回路１５などの駆動制御を行う。
【００３４】
図２は、単位画素１１の回路構成の一例を示す回路図である。図２に示すように、本回路例に係る単位画素１１Ａは、光電変換素子、例えばフォトダイオード１１１に加えて、例えば転送トランジスタ１１２、リセットトランジスタ１１３および増幅トランジスタ１１４の３つの画素トランジスタを有する画素回路となっている。ここでは、これら画素トランジスタ１１２〜１１４として、例えばＮチャネルのＭＯＳトランジスタを用いている。
【００３５】
転送トランジスタ１１２は、フォトダイオード１１１のカソードとＦＤ（フローティングディフュージョン）部１１６との間に接続され、フォトダイオード１１１で光電変換され、ここに蓄積された信号電荷（ここでは、電子）を、ゲートに転送パルスφＴＲＧが与えられることによってＦＤ部１１６に転送する。
【００３６】
リセットトランジスタ１１３は、選択電源ＳＥＬＶＤＤにドレインが、ＦＤ部１１６にソースがそれぞれ接続され、フォトダイオード１１１からＦＤ部１１６への信号電荷の転送に先立って、ゲートにφリセットパルスＲＳＴが与えられることによってＦＤ部１１６の電位をリセットする。選択電源ＳＥＬＶＤＤは、電源電圧としてＶＤＤレベルとＧＮＤレベルとを選択的にとる電源である。
【００３７】
増幅トランジスタ１１４は、ＦＤ部１１６にゲートが、選択電源ＳＥＬＶＤＤにドレインが、垂直信号線１２１にソースがそれぞれ接続されたソースフォロア構成となっており、選択電源ＳＥＬＶＤＤがＶＤＤレベルになることによって動作状態となって画素１１Ａの選択をなし、リセットトランジスタ１１３によってリセットした後のＦＤ部１１６の電位をリセットレベルとして垂直信号線１２１に出力し、さらに転送トランジスタ１１２によって信号電荷を転送した後のＦＤ部１１６の電位を信号レベルとして垂直信号線１２１に出力する。
【００３８】
図３は、単位画素１１の回路構成の他の例を示す回路図である。図３に示すように、本回路例に係る単位画素１１Ｂは、光電変換素子、例えばフォトダイオード１１１に加えて、例えば転送トランジスタ１１２、リセットトランジスタ１１３、増幅トランジスタ１１４および選択トランジスタ１１５の４つの画素トランジスタを有する画素回路となっている。ここでは、これら画素トランジスタ１１２〜１１５として、例えばＮチャネルのＭＯＳトランジスタを用いている。
【００３９】
転送トランジスタ１１２は、フォトダイオード１１１のカソードとＦＤ（フローティングディフュージョン）部１１６との間に接続され、フォトダイオード１１１で光電変換され、ここに蓄積された信号電荷（ここでは、電子）を、ゲートに転送パルスφＴＲＧが与えられることによってＦＤ部１１６に転送する。
【００４０】
リセットトランジスタ１１３は、電源ＶＤＤにドレインが、ＦＤ部１１６にソースがそれぞれ接続され、フォトダイオード１１１からＦＤ部１１６への信号電荷の転送に先立って、ゲートにリセットパルスφＲＳＴが与えられることによってＦＤ部１１６の電位をリセットする。
【００４１】
選択トランジスタ１１５は、例えば、電源ＶＤＤにドレインが、増幅トランジスタ１１４のドレインにソースがそれぞれ接続され、ゲートに選択パルスφＳＥＬが与えられることによってオン状態となり、増幅トランジスタ１１４に対して電源ＶＤＤを供給することによって画素１１Ｂの選択をなす。なお、この選択トランジスタ１１５については、増幅トランジスタ１１４のソースと垂直信号線１２１との間に接続した構成を採ることも可能である。
【００４２】
増幅トランジスタ１１４は、ＦＤ部１１６にゲートが、選択トランジスタ１１５のソースにドレインが、垂直信号線１２１にソースがそれぞれ接続されたソースフォロア構成となっており、リセットトランジスタ１１３によってリセットした後のＦＤ部１１６の電位をリセットレベルとして垂直信号線１２１に出力し、さらに転送トランジスタ１１２によって信号電荷を転送した後のＦＤ部１１６の電位を信号レベルとして垂直信号線１２１に出力する。
【００４３】
次に、上述の単位画素１１（１１Ａ、１１Ｂ）における転送トランジスタに適用される、本発明に係る転送トランジスタの実施の形態について説明する。
【００４４】
図４に、本発明に係る固体撮像装置、この例ではＭＯＳイメージセンサの第１実施の形態、特にその転送トランジスタの第１実施の形態を示す。
先ず、本実施の形態に適用する基本構成及び基本特性について、図６〜図７を用いて説明する。本実施の形態に適用する基本構成は、図７Ｂに示すように、転送トランジスタ２１のゲート電極２８をｐ型不純物をドープしたポリシリコンにより形成する（以下、ｐ＋ゲート電極という）。すなわち、半導体基板２２に電荷蓄積領域となるｎ型半導体領域２４とその表面のｐ型アキュミュレーション層２５とからなるフォトダイオード（ＰＤ：いわゆるＨＡＤセンサ）２３と、ＬＤＤ構造のｎ型半導体領域によるフローティングディフージョン部（ＦＤ）２６とが形成れる。このフォトダイオード２３とフローティングディフージョン部２６の間にゲート絶縁膜２７を介してｐ＋ゲート電極２８が形成され、転送トランジスタ２１が構成される。ｐ＋ゲート電極２８の側壁には絶縁膜によるサイドウォール２９が形成される。
【００４５】
図７Ａは、従来の転送トランジスタの構成を示す。この転送トランジスタ３１は、そのゲート電極３２をｎ型不純物をドープしたｎ＋ポリシリコンにより形成して（以下、ｎ＋ゲート電極という）構成されている。その他の構成は図７Ｂと同様であるので対応する部分には同一符号を付して示す。
【００４６】
図６に、ゲート電極をｎ＋ゲート電極３２とした図７Ａの転送トランジスタ３２を有するＭＯＳイメージセンサと、ゲート電極をｐ＋ゲート電極２８とした図７Ｂの転送トランジスタ２１を有するＭＯＳイメージセンサとを比較した、電荷蓄積時間と暗電流出力との関係を示す。いずれのゲート電極３２、２８にも電荷蓄積期間に０Ｖを印加した。
【００４７】
図６によれば、ｎ＋ゲート電極３２による場合の暗電流出力特性Ｉに対して、ｐ＋ゲート電極２８による場合は、暗電流特性IIで示すように、電荷蓄積時間が長くなっても暗電流出力の増加が少ない。ｎ＋ゲート電極３２とｐ＋ゲート電極２８とは、仕事関数差を有することにより、ｐ＋ゲート電極２８直下は、ホールピニングされた状態になり、白点が低減できる。
【００４８】
前述の図２６の構成では、ｎ＋ゲート電極５に負電圧を印加するので、負バイアス電源を作る回路、すなわちチャージポンプ回路が必要になるが、ｐ＋ゲート電極とすることにより、負バイアス電源を作る回路が不要になる。
【００４９】
しかし、ゲート電極を単にｐ＋ゲート電極とした図７Ｂの構成では、信号電荷の読み出し時に、ｎ＋ゲート電極とした従来のＣＭＯＳ固体撮像装置での読み出し電圧、例えば２．７Ｖでは読み出すことができない。ｐ＋ゲート電極としたときには、仕事関数差により読み出し電圧Ｖｔｇが高くなるため、ｐ＋ゲート電極下のポテンシャルが変調され難くなり、読み出しができない。読み出すためには、仕事関数差の電位分だけ高いゲート電圧が必要になる。
【００５０】
図４の第１実施の形態に係る転送トランジスタは、電荷蓄積期間において、ゲート電極への負電圧の印加を無くして、白点発生を抑制し、併せて読み出し特性の改善が得られる構成とした。
【００５１】
第１実施の形態に係る転送トランジスタ４１は、図４に示すように、第１導電型、例えばｐ型の半導体基板（例えばシリコン半導体基板）４２に、電荷蓄積領域となる第２導電型半導体領域、例えばｎ型半導体領域４４とその表面のｐ型アキュミュレーション層４５とからなるフォトダイオード（いわゆるＨＡＤセンサ）４３と、ＬＤＤ構造のｎ型半導体領域によるフローティングディフージョン部４６とが形成される。このフォトダイオード４３とフローティングディフージョン部４６の間の基板上にゲート絶縁膜４７を介してゲート電極４８を形成して構成される。
【００５２】
そして、本実施の形態においては、特に、転送トランジスタ４１のゲート電極４８が、ゲート電極を２分してフォトダイオード４３側を第１導電型であるｐ型の不純物をドープしたｐ＋ゲート電極部４８Ｐとし、フローティングディフージョン部４６側を第２導電型であるｎ型の不純物をドープしたｎ＋ゲート電極部４８Ｎとして構成される。ｐ＋ゲート電極部４８Ｐとｎ＋ゲート電極部４８Ｎとは、表面に形成したシリサイド層５０により互いに電気的に接続される。このゲート電極４８の側壁には、絶縁膜によるサイドウォール４９が形成される。フォトダイオード４３のｎ型半導体領域４４はｐ＋ゲート電極部４８Ｐに一部重なるように形成され、ｐ型アキュミュレーション層４５はｐ＋ゲート電極部４８Ｐから所要の間隔だけ離れて、かつサイドウォール４９と一部重なるように形成される。
【００５３】
本実施の形態の転送トランジスタ４１では、電荷蓄積期間に、図５Ａに示すように、ゲート電極４８に０Ｖの電圧が印加される。このとき、フォトダイオード４３側のｐ＋ゲート電極部４８Ｐ直下にはホールｈが誘起され、またフリンジ容量によりサイドウォール４９直下にもホールが誘起され、ｐ＋ゲート電極部４８Ｐ及びサイドウォール４９直下がいわゆるホールピニング状態となる。これにより、ゲート絶縁膜４７及びサイドウォール４９とシリコン基板との界面、特に影響が大きいサイドウォール４９とｎ型半導体領域４３との界面から湧き出した電子は、誘起されたホールｈと再結合されて消滅し、白点の発生が抑制される。
【００５４】
一方、信号電荷の読み出し時には、図５Ｂに示すように、ゲート電極４８に正電圧（＋Ｖ）が印加される。このとき、ｐ＋ゲート電極部４８Ｐ側の読み出し電圧Ｖｔｇが高く、ｎ＋ゲート電極部４８Ｎ側の読み出し電圧Ｖｔｇが低くなるので、階段状のポテンシャル１５が形成され、信号電荷ｅ-の読み出しがし易くなる。ｐ＋ゲート電極部４８Ｐのゲート長寸法を適正にすると、いわゆるショートチャネル効果でポテンシャル５１の階段が潰れ、さらに読み出し易くなる。
【００５５】
第１実施の形態に係る転送トランジスタ４１を備えたＭＯＳイメージセンサによれば、転送トランジスタ４１のゲート電極４８を、フォトダイオード４３側がｐ＋ゲート電極部４８Ｐとし、フローティングディフージョン４６部側がｎ＋ゲート電極部４８Ｎとなるように形成するので、電荷蓄積時において、ゲート電圧を０Ｖとしてサイドウォール界面からの電子の侵入を阻止し、白点の改善を図ることが出来ると共に、信号電荷の読み出し特性を改善することができる。
【００５６】
電源回路としては、従来のゲート電極に印加するための負電圧を作る回路が不要になり、ＭＯＳイメージセンサで用いられるトランジスタ数を大幅に低減することができる。
本実施の形態では、いわゆる低ノイズ、かつ低電圧駆動のＭＯＳイメージセンサを提供
することができる。
【００５７】
図４では、ｐ＋ゲート電極部４８Ｐ及びｎ＋ゲート電極部４８Ｎをシリサイド層５０で電気的に接続してゲート電極４８にゲート電圧を印加した構成とした。ゲート電圧の印加の態様例としては、その他、ｐ＋ゲート電極部４８Ｐのみにゲート電圧を印加する態様、ｎ＋ゲート電極部４８Ｎのみにゲート電圧を印加する態様、さらにｐ＋ゲート電極部４８Ｐとｎ＋ゲート電極部４８Ｎのそれぞれ独立のゲート電圧、例えば異なる電位のゲート電圧を印加する態様とすることも可能である。
【００５８】
次に、本発明に係る固体撮像装置、この例ではＭＯＳイメージセンサの第２乃至第３実施の形態、特にその転送トランジスタの第２乃至第３実施の形態を示す。
【００５９】
第１実施の形態の転送トランジスタ４１では、ゲート電極４８を２分してフォトダイオード４３側にｐ＋ゲート電極部４８Ｐを、フローティングディフージョン部４６側にｎ＋ゲート電極部４８Ｎを形成した。この構成の場合、ｎ型不純物及びｐ型不純物をイオン注入した後に、活性化のためのアニール処理が施されるが、ゲート電極４８の電極寸法が小さくなると、ｎ型不純物とｐ型不純物の相互拡散を気を付けねばならない。特に、画素が微細化され、それに伴ってゲート電極の寸法が細くなり、ゲート長が微小になる程、この相互拡散の影響が無視できなくなる。
【００６０】
第２乃至第３実施の形態に係るＭＯＳイメージセンサは、上記点を含めてさらに改善したＭＯＳイメージセンサである。本実施の形態では、後で詳述するが、ゲート電極の側壁側の絶縁膜を介して所要導電型の半導体材料部が形成される。この半導体材料部は、例えば不純物をドープしたポリシリコン膜のサイドウォールで形成することができる。このゲート電極に形成する半導体材料部は、第４実施の形態以降の実施の形態においても、適用される。
【００６１】
図８に、本発明に係るＭＯＳイメージセンサの第２実施の形態、特に転送トランジスタの第２実施の形態を示す。本実施の形態に係る転送トランジスタ５２は、例えばｐ型の半導体基板４２に、電荷蓄積領域となる例えばｎ型半導体領域４４とその表面のｐ型アキュミュレーション層４５とからなるフォトダイオード４３と、ＬＬＤ構造のｎ型半導体領域によるフローティングディフージョン部４６とが形成される。このフォトダイオード４３とフローティングディフージョン部４６との間の基板上に、ゲート絶縁膜４７を介してゲート電極５４及びサイドウォール５５〔５５Ａ，５５Ｂ〕が形成される。
【００６２】
そして、本実施の形態では、特に、ゲート電極５４が第２導電型であるｎ型不純物をドープしたポリシリコン膜によるｎ＋ゲート電極で形成されると共に、絶縁膜５６を介してｎ＋ゲート電極５４の側壁に形成したサイドウォール５５のうち、少なくともフォトダイオード４３側のサイドウォール５５Ａがｐ型不純物をドープしたポリシリコン膜により形成される（以下、このサイドウォールをｐ＋サイドウォールという）。このｐ＋サイドウォール５５Ａは上述の半導体材料部に相当する。フローティングディフージョン部４６側のサイドウォール５５Ｂは、ノンドープのポリシリコン膜、あるいはｎ型不純物がドープされたポリシリコン膜で形成される。あるいは通常の絶縁膜でサイドウォール５５Ｂを形成した構成とすることもできる。
【００６３】
フォトダイオード４３はゲート電極５４に一部重なるように形成され、ｐ型アキュミュレーション層４５はゲート電極５４から離れて、かつサイドウォール５５Ａと一部重なるように形成される。
【００６４】
本実施の形態に係るＭＯＳイメージセンサでは、電荷蓄積期間にゲート電極５４に負電圧が印加される。また、ｐ＋サイドウォール５５Ａは電気的にフリー状態にある。ｎ＋ゲート電極５４直下にはホールｈが誘起され、また、フリンジ容量によりｐ＋サイドウォール５５Ａ直下にもホールが誘起され、ｎ＋ゲート電極５４及びｐ＋サイドウォール５５Ａ直下がいわゆるホールピニング状態となる。
【００６５】
前述の図２６では、電荷蓄積期間に、ゲート電極５に負電圧を印加してホールピニングしているが、前述したように一番電子が湧き出し易いところはサイドウォール６直下である。ゲート電極６に負電圧をかけても、絶縁膜によるサイドウォール６直下はゲート電極５直下よりも弱いピニング状態になる。
【００６６】
これに対して本実施の形態のように、フォトダイオード４３側のサイドウォールをｐ＋サイドウォール５５Ａとすることにより、ｐ＋サイドウォール５５Ａ自身でその直下をホールピニング状態とすることができる。この場合、ｐ＋サイドウォール５５Ａ直下ではよりピニングし易い状態になる。すなわち、仕事関数差の効果でｐ＋サイドウォール５５Ａの端までピニング状態とすることができる。
【００６７】
サイドウォールのフリンジ容量により、ｐ＋サイドウォール５５Ａ直下にもゲート電圧が印加された状態になる。このとき、サイドウォールとゲート電極間の絶縁膜５６として、シリコン酸化膜よりも、誘電率が高いシリコン窒化膜を用いれば、さらにフリンジ容量が大きくなり、より効率よくｐ＋サイドウォール５５Ａ直下をピニング状態とすることができる。
【００６８】
このように、ｐ＋サイドウォール５５Ａ直下を強いホールピニング状態とすることができるので、界面から湧き出す電子は誘起されたホールと再結合されて消滅し、白点の発生を抑制することができる。また、ｐ＋サイドウォール５５Ａとｎ＋ゲート電極５４とは絶縁膜５６により分離されているので、不純物注入後のアニール処理でも、ｐ＋サイドウォール５５Ａのｐ型不純物とｎ＋ゲート電極５４のｎ型不純物が相互拡散されることがない。
【００６９】
なお、電荷蓄積期間にｎ＋ゲート電極５４に０Ｖを印加しても良い。ｐ＋サイドウォール５５Ａでは前述したｎ型との仕事関数差により、ｐ＋サイドウォール５５Ａ下をホールピニング状態とすることができる。
【００７０】
第２実施の形態に係るＭＯＳイメージセンサによれば、フォトダイオード４３側にｐ＋サイドウォール５５Ａを形成することにより、サイドウォールの端に至るまでホールピニング状態とすることができ、白点の発生を抑制することができる。ｐ＋サイドウォール５５Ａを有するので、電荷読み出し時のｐ＋サイドウォール５５Ａ直下のポテンシャル変調がし易くなり、信号電荷の読み出し特性も改善される。
【００７１】
図９に、本発明に係るＭＯＳイメージセンサの第３実施の形態、特にその転送トランジスタの第３実施の形態を示す。本例は、図８の第２実施の形態の変形例である。本実施の形態に係る転送トランジスタ５８は、ｐ＋サイドウォール５５Ａ直下のｎ型半導体領域４４の表面にｐ型不純物を薄くドープしてｐ−層５９を形成して構成される。ｐ＋サイドウォール５５Ａにより、サイドウォールにかかる電圧のコントロールが容易に得られ、したがって、白点抑制にためのｐ−層５９の濃度コントロールも容易にできる。その他の構成は、図８の第２実施の形態と同様であるので、対応する部分には同一符号を付して重複説明を省略する。
【００７２】
第３実施の形態に係るＭＯＳイメージセンサによれば、転送トランジスタ５８のｐ＋サイドウォール５５Ａ直下にｎ型半導体領域４４の表面にｐ−層５９を形成することにより、ｐ＋サイドウォール直下のホールピニング状態をアシストすることができ、白点発生の抑制をし易くすることができる。したがって、第２実施の形態と同じように、白点の発生を抑制し、信号電荷の読出し特性の改善を図ることができる。
【００７３】
図１０に、本発明に係るＭＯＳイメージセンサの第４実施の形態、特にその転送トランジスタの第４実施の形態を示す。本実施の形態に係る転送トランジスタ６１は、例えばｐ型の半導体基板４２に、電荷蓄積領域となる例えばｎ型半導体領域４４とその表面のｐ型アキュミュレーション層４５とからなるフォトダイオード４３と、ＬＬＤ構造のｎ型半導体領域によるフローティングディフージョン部４６とが形成される。このフォトダイオード４３とフローティングディフージョン部４６との間の基板上に、ゲート絶縁膜４７を介してゲート電極６３〔６３Ｐ，６３Ｎ〕及びサイドウォール６４〔６４Ｐ，６３Ｎ〕が形成される。
【００７４】
そして、本実施の形態においては、特に、転送トランジスタ６１のゲート電極６３が、ゲート電極を２分してフォトダイオード４３側を第１導電型であるｐ型の不純物をドープしたｐ＋ゲート電極部６３Ｐとし、フローティングディフージョン部４６側を第２導電型であるｎ型の不純物をドープしたｎ＋ゲート電極部６３Ｎとして構成される。ｐ＋ゲート電極部６３Ｐとｎ＋ゲート電極部６３Ｎとは、表面に形成したシリサイド層５０により互いに電気的に接続される。一方、ゲート電極６３のフォトダイオード４３側の側壁に絶縁膜５６を介してｐ型不純物をドープしたポリシリコン膜によるｐ＋サイドウォール６４Ｐが形成され、ゲート電極６３のフローティングディフージョン４６側の側壁に絶縁膜５６を介してｎ型不純物をドープしたポリシリコン膜によるｎ＋サイドウォール６４Ｐが形成される。
【００７５】
フォトダイオード４３のｎ型半導体領域４４はｐ＋ゲート電極部６３Ｐに一部重なるように形成され、ｐ型アキュミュレーション層４５はｐ＋ゲート電極部６３Ｐから離れて、かつｐ＋サイドウォール６４Ｐと一部重なるように形成される。
【００７６】
本実施の形態では、電荷蓄積期間にゲート電極６３〔６３Ｐ，６３Ｎ〕に０Ｖが印加される。ｐ＋サイドウォール６４Ｐ及びｎ＋サイドウォール６４Ｎは電気的にフリー状態である。フォトダイオード４３側のサイドウォールを、ｐ＋サイドウォール６４Ｐとすることにより、前述の図８で説明したように、サイドウォール端直下まで強いピニング状態とすることができ、白点発生を抑制できる。すなわち、ゲート電極６３に負電圧を印加しなくても、ｐ＋サイドウォール６４Ｐのアクセプタにより負電圧を印加したと同等のホールピニング状態が発生し、負電圧印加と同等の白点改善効果が得られる。
【００７７】
また、信号電荷の読み出しにおいて、ゲート電極６３に読み出し電圧を印加したとき、フローティングディフージョン部４６側のサイドウォールをｎ＋サイドウォール６４Ｎとすることにより、容量結合でフローティングディフージョン部４６のポテンシャルを変調させることができ、より読み出し易くなる。すなわち、ｐ＋サイドウォール６４Ｐ、フォトダイオード４３側のｐ＋ゲート電極部６３Ｐ、フローティングディフージョン部４６側のｎ＋ゲート電極部６３Ｎ、及びフローティングディフージョン部４６側のｎ＋サイドウォール６４Ｎの下のポテンシャルの変調が階段状になり読み出し特性を良好にする。
【００７８】
第４実施の形態に係るＭＯＳイメージセンサによれば、白点発生を抑制し、かつ読み出し特性をより改善することができる。また、ｐ＋不純物とｎ＋不純物の相互拡散もない。画素の微細化に伴っても、サイドウォールの幅寸法は１００ｎｍ程度あるので、ゲート電極が細くなっても、ｎ型不純物、ｐ型不純物の打ち分けができ、ｐ＋サイドウォール及びｎ＋サイドウォールを精度よく形成するこができる。さらに、低電圧読出し可能なＭＯＳイメージセンサを提供することができ、負電圧電源を作る回路を省略することができる。
【００７９】
次に、図１１及び図１２を参照して、第４実施の形態に係るＭＯＳイメージセンサの製造方法、特に、その転送トランジスタの製造方法の一例を説明する。
【００８０】
先ず、図１１Ａに示すように、半導体基板４２に隣接する画素間を分離するための素子分離領域６６を形成する。この半導体基板４２上にゲート絶縁膜４７を介してポリシリコン膜を成膜し、ｐ型不純物及びｎ型不純物を打ち分けてイオン注入し、パターニングした後アニール処理して、ゲート長方向の一半分をｐ＋ゲート電極部６３Ｐ、他半分をｎ＋ゲート電極部６３Ｎとしたゲート電極６３を形成する。
【００８１】
次に、図１１Ｂに示すように、ゲート電極６３をマスクにフォトダイオードの電荷蓄積領域となるｎ型半導体領域４４をイオン注入により形成する。また、ＬＤＤ構造のフローティングディフージョン部のｎ型の低不純物濃度領域４６ａをイオン注入により形成する。
【００８２】
次に、図１１Ｃに示すように、まずゲート電極６３をマスクにゲート電極６３直下以外のゲート絶縁膜４７を軽いウェットエッチングで選択的に除去し、あるいは少し残るようにウェットエッチングする。その後、熱酸化して所要の厚さ、例えばゲート絶縁膜として作用する程度の膜厚の酸化シリコン膜６７を形成する。このとき、熱酸化により下地のシリコンが酸化することで、ゲート電極６３の端部下には、厚い酸化シリコン膜６７Ａが形成される。
【００８３】
次に、図１２Ｄに示すように、ポリシリコン膜６４ａを所要の厚さに成膜し、ゲート電極６３の中央を境に２分するようにポリシリコン膜６４ａ中にｐ型不純物及びｎ型不純物を打ち分けてイオン注入する。その後、アニール処理してｐ型不純物及びｎ型不純物を拡散させる。このアニールにより、サイドウォールを形成すべき部分に十分にｐ型及びｎ型の不純物がドープされる。
【００８４】
次に、図１２Ｅに示すように、ｐ型、ｎ型不純物が打ち分けられたポリシリコン膜６４ａを、エッチバックしてそれぞれｐ＋サイドウォール６４Ｐ、ｎ＋サイドウォール６４Ｎを形成する。次いで、ｐ＋サイドウォール６４Ｐをマスクにｐ型アキュミュレーション層４５をイオン注入で形成する。また、ｎ＋サイドウォール６４ＮをマスクにＬＤＤ構造のフローティングディフージョンとなるｎ型高不純物濃度領域４６ｂをイオン注入で形成する。ｎ型半導体領域４４とｐ型アキュミュレーション層４５でフォトダイオード４３が形成される。ｎ型低不純物濃度領域４６ａとｎ型高不純物濃度領域４６ｂでフローティングディフージョン部４６が形成される。このようにして転送トランジスタ６１を得る。
【００８５】
上述の製造方法において、画素の微細化が進んだ場合には、サイドウォール形成用のポリシリコン膜は厚く、広くして成膜し、その後、ｐ型不純物及びｎ型不純物のイオン注入を打ち分ける。次いで、アニール処理してからエッチバックしてｐ＋サイドウォール６４Ｎ及びｎ＋サイドウォール６４Ｎを形成するようにしてもよい。この場合、表面側にイオン注入し、アニールによって全体を拡散させ、拡散後にエッチバックする。サイドウォールの場合、表面にイオン注入してエッチバックしたとき、ノンドープになる可能性があるので、アニールした後に、エッチバックする方がよい。拡散はサイドウォール直下の酸化膜６７でブロックされる。ゲート電極６３の形成に際しても、表面側にイオン注入して、パターニングしてからアニールして不純物を拡散させている。
【００８６】
上記のように、サイドウォール６４Ｐ、６４Ｎの形成では、不純物をイオン注入し、アニールした後、エッチバックする上記の方法がある。もしくは、斜めイオン注入して、サイドウォールとなる領域に確実にイオン注入する方法もある。斜めイオン注入は、最終的にサイドウォール領域となる部分に注入できる加速エネルギーでイオン注入する。なるべく濃いイオン注入をする。例えば、ドーズ量１×１０１６ｃｍ−２程度（不純物濃度としては、１０２２〜１０２３ｃｍ−３程度）にイオン注入することが好ましい。なお、これよりも多めにイオン注入して、アニールして不純物がシリコンの固溶限界まで含有させる方法もある。斜めイオン注入の場合は、アニール処理を、エッチバック前、あるいはエッチバック後に行うことができる。
【００８７】
このサイドウォールのアニールは、ｐアキュミュレーション層４５のイオン注入のダメージ回復のアニールと兼ねても良い。
【００８８】
上述の図１１Ｃの工程で説明したように、ウェットエッチングによりゲート電極６３直下以外のゲート絶縁膜４７を除去し、その後に熱酸化するので、ゲート電極６３の端部ゲート絶縁膜４７は膜厚となる。これにより、ゲートードレン間の電界が緩和され、トンネルリークが低減する。すなわち、ＧＩＤＬ（ゲート・インジュースド・ドレイン・リーク）が軽減する。
【００８９】
上述の製造方法では、図１２Ｅの工程で、不純物導入したポリシリコン層６４ａをエッチバックしてゲート電極６３にサイドウォール６４Ｐ，６４Ｎを形成したが、エッチバックせずに、全体のポリシリコン層６４ａを残した構成とすることもできる。
【００９０】
上述の第４実施の形態のＭＯＳイメージセンサ、特にその転送トランジスタ６１においては、ｐ＋ゲート電極部６３のｐ型不純物濃度と、ｐ＋サイドウォール６４Ｐのｐ型不純物濃度を異ならしてもよい。ｐ＋サイドウォール６４Ｐ側のｐ型不純物濃度が高い場合、読出し難くなる場合もあり、このため、ｐ＋サイドウォール６４Ｐ側のｐ型不純物濃度をｐ＋ゲート電極部６３Ｐ側に比べて低濃度とすることができる。このように、ｐ＋サイドウォール６４Ｐの濃度をコントロールし、ｐ＋サイドウォール６４Ｐ直下のポテンシャルをコントロールして読出し易い構成とすることができる。
【００９１】
従来、ｐ型アキュミュレーション層４５からサイドウォール側へｐ型不純物を拡散してサイドウォール直下をホールピニング状態にとすると、フォトダイオードの最大取扱電荷量（飽和電荷容量：Ｑｓ）が低下する。つまり、ホールピニングしようとする不純物の変化量に対して、Ｑｓが低下する方向に変化する。Ｑｓの変化を抑制するために、フォトダイオードのｎ型領域の不純物濃度を高めると、電界が強くなり、白点が発生する。
【００９２】
これに対し、第４実施の形態では、サイドウォールをｐ＋サイドウォール６４Ｐにすることで、ｐ＋サイドウォール６４Ｐ自身でホールピニング状態を作ることができるので、フォトダイオード４３のｎ型半導体領域４４に影響を与えることがない。つまり、ｎ型半導体領域４４に影響することなく、サイドウォール６４Ｐのｐ型不純物の濃度コントロールができ、ホールピニングの程度を制御することができる。ホールピニングの程度は、ｐ＋サイドウォール６４Ｐ直下の絶縁膜厚とｐ＋サイドウォール６４Ｐのｐ型不純物濃度で制御される。これにより、製造プロセスの自由度が上がる。
【００９３】
上述のようにサイドウォールのｐ型不純物濃度は、読み出し特性、白点の特性を考慮して任意に設定することができる。
【００９４】
サイドウォール６４〔６４Ｐ，６４Ｎ〕直下の酸化膜６７は、熱酸化膜以外に、ＣＶＤ酸化膜でもよい。ＧＩＤＬを抑制するためには、酸化膜６７は厚い方がよいが、熱酸化の場合は、ゲート絶縁膜界面のシリコンよりも、深く酸化されため、ｐ型アキュミュレーション層４５を浅くイオン注入できなくなる虞れがある。ただし、熱酸化膜は膜質がよい。したがって、酸化膜の膜質、膜厚に応じて、熱酸化膜あるいはＣＶＤ酸化膜を選択することができる。
【００９５】
図１５及び図１６に、第４実施の形態に係る転送トランジスタのゲート電圧を印加する態様例を示す。
【００９６】
図１５Ａの転送トランジスタは、ｐ＋ゲート電極部６３Ｐとｎ＋ゲート電極部６３Ｎとを、例えばシリサイド層などにより電気的に接続し、このゲート電極６３にゲート電圧を印加するように構成される。
図１５Ｂの転送トランジスタは、ｐ＋ゲート電極部６３Ｐとｎ＋ゲート電極部６３Ｎとのそれぞれ独立にゲート電圧を印加するように構成される。
【００９７】
図１５Ｃの転送トランジスタは、ｐ＋ゲート電極部６３Ｐとフォトダイオード側のｐ＋サイドウォール６４Ｐとを、例えばシリサイド層５０などにより電気的に接続し、このｐ＋ゲート電極部６３Ｐ及びｐ＋サイドウォール６４Ｐに同時にゲート電圧を印加するように構成される。
図１５Ｄの転送トランジスタは、ｐ＋ゲート電極部６３Ｐとｎ＋ゲート電極部６３Ｎとを、例えばシリサイド層５０などにより電気的に接続し、このゲート電極６３とフォトダイオード側のｐ＋サイドウォール６４Ｐにそれぞれ独立にゲート電圧を印加するように構成される。
【００９８】
図１５Ｅの転送トランジスタは、ｐ＋ゲート電極部６３Ｐとｐ＋サイドウォール６４Ｐにそれぞれ独立にゲート電圧を印加するように構成される。例えば、それぞれ異なる電位のゲート電圧を印加することができる。
図１５Ｆの転送トランジスタは、ｐ＋ゲート電極部６３Ｐのみにゲート電圧を印加するように構成される。
図１５Ｇの転送トランジスタは、ｐ＋サイドウォール６４Ｐのみにゲート電圧を印加するように構成される。
【００９９】
図１６Ｈの転送トランジスタは、ｎ＋ゲート電極部６３Ｎとフォトダイオード側のｎ＋サイドウォール６４Ｎとを、例えばシリサイド層５０などにより電気的に接続し、このｎ＋ゲート電極部６３Ｎ及びｎ＋サイドウォール６４Ｎに同時にゲート電圧を印加するように構成される。
図１６Ｉの転送トランジスタは、ｐ＋ゲート電極部６３Ｐとｎ＋ゲート電極部６３Ｎとを、例えばシリサイド層５０などにより電気的に接続し、このゲート電極６３とフローティングディフージョン部側のｎ＋サイドウォール６４Ｎにそれぞれ独立にゲート電圧を印加するように構成される。
図１６Ｊの転送トランジスタは、ｎ＋ゲート電極部６３Ｎとフローティングディフージョン部側のｎ＋サイドウォール６４Ｎにそれぞれ独立にゲート電圧を印加するように構成される。
【０１００】
図１６Ｋの転送トランジスタは、フローティングディフージョン部側のｎ＋サイドウォール６４Ｎのみにゲート電圧を印加するように構成される。
図１６Ｌの転送トランジスタは、ｎ＋ゲート電極部６３Ｎのみにゲート電圧を印加するように構成される。
図１６Ｍの転送トランジスタは、ｐ＋ゲート電極部６３Ｐ、ｎ＋ゲート電極部６３Ｎ、ｐ＋サイドウォール６４Ｐ及びｎ＋サイドウォール６４Ｎを、例えばシリサイド層５０などにより電気的に接続して、共通にゲート電圧を印加するように構成される。
【０１０１】
上記において、それぞれ独立にゲート電圧を印加する構成としたときには、それぞれ異なる電位を印加することが可能になり、ｐ＋サイドウォール６４Ｐ直下のピニング制御、あるいは電荷読み出し時のポテンシャル制御がし易くなり、白点の制御、読み出し特性が良好になる。あるいは、ｎ＋サイドウォール６４Ｎ直下のポテンシャル制御がし易くなり、読み出し特性が良好になる。
【０１０２】
図１３に、本発明に係るＭＯＳイメージセンサの第５実施の形態、特にその転送トランジスタの第５実施の形態を示す。本実施の形態に係る転送トランジスタ７１は、ｎ型不純物をドープしたポリシリコンからなるｎ＋ゲート電極７３を形成し、このｎ＋ゲート電極７３の両側壁にｎ型不純物をドープしたポリシリコンからなるｎ＋サイドウォール７４Ｎ１及び７４Ｎ２を形成して成る。ｎ＋ゲート電極７３とフォトダイオード４３側のｎ＋サイドウォール７４Ｎ１は電気的に接続、例えばシリサイド層７５で電気的に接続される。その他の構成は、前述の図８と同様であるので、対応する部分には同一符号を付して重複説明を省略する。
【０１０３】
本実施の形態では、電荷蓄積期間において、ｎ＋ゲート電極７３に負電圧が印加される。このとき、フローティングディフージョン４３側のｎ＋サイドウォール７４Ｎ１にも負のゲート電極が印加されるので、ｎ＋サイドウォール７４Ｎ１直下がホールピニング状態とすることができる。つまり、サイドウォール７４Ｎ１のゲート電極から離れたサイドウォール端までピニング状態となる。ピニングできる領域が広がり白点発生を抑制することができる。
【０１０４】
電荷読み出し時において、ｎ＋ゲート電極７３に正電圧を印加したとき、フォトダイオード４３側のｎ＋サイドウォール７４Ｎ１直下までポテンシャルが変調し、低電圧読み出しが可能になる。すなわち、絶縁膜によるサイドウォールを有した従来の転送トランジスタの場合には、図１４Ａに示すように、サイドウォール６直下にポテンシャルバリア８１が形成されたポテンシャル分布となる。これに対して、第５実施の形態のｎ＋サイドウォール７４Ｎ１を有した転送トランジスタの場合には、図１４Ｂに示すように、ｎ＋サイドウォール７４Ｎ１直下のポテンシャルバリアが潰れてなだらかなポテンシャル分布８３となり、低電圧での信号電荷の読み出しができる。
【０１０５】
従来の電荷蓄積期間に負電圧を印加するＭＯＳイメージセンサでは、読み出し電圧として、上記ポテンシャルバリアを抑制するために、高バイアス電圧が必要であり、負バイアスを必要とするため、合計の読み出し電圧が高くなっていた。これに対して、第５実施の形態では、ポテンシャルバリアが生じないので、その分、読み出し電圧を負電圧を必要とする場合よりも低電圧とすることが可能になる。
【０１０６】
第５実施の形態に係るＭＯＳイメージセンサによれば、フォトダイオード４３側にｎ＋サイドウォール７４Ｎ１を有することにより、電荷蓄積期間ではサイドウォール７４Ｎ１直下を確実にホールピニング状態として白点の発生を抑制し、また、低電圧読み出しを可能にする。
【０１０７】
上記の低電圧読み出しの理由は、サイドウォールをｐ＋サイドウォールとした図８、図９の実施の形態においても同様である。
【０１０８】
したがって、上述した本発明に係る実施の形態のＭＯＳイメージセンサにおいては、低ノイズで低電圧駆動のＭＯＳイメージセンサを提供することができる。
【０１０９】
次に、図１７〜図１８に、上述の実施の形態を含めて、本発明の実施の形態に適用される転送トランジスタのゲート電極及びサイドウォールの部分の各例を模式的に示す。
【０１１０】
図１７Ａは、転送トランジスタにおいて、ゲート電極及びサイドウォール共にポリシリコン膜で形成し、ｎ＋ゲート電極９１Ｎ、両側壁をｎ＋サイドウォール９２Ｎとして構成される。
図１７Ｂは、転送トランジスタにおいて、ゲート電極及びサイドウォール共にポリシリコン膜で形成し、ｎ＋ゲート電極９１Ｎ、フォトダイオード側をｐ＋サイドウォール９２Ｐ、フローティングディフージョン部側をｎ＋サイドウォール９２Ｎとして構成される。
【０１１１】
図１７Ｃは、転送トランジスタとして、ゲート電極及びサイドウォール共にポリシリコン膜で形成し、ｐ＋ゲート電極９１Ｐ、フォトダイオード側をｐ＋サイドウォール９２Ｐ、フローティングディフージョン部側をｎ＋サイドウォール９２Ｎとして構成される。
図１７Ｄは、転送トランジスタとして、ゲート電極及びサイドウォール共にポリシリコン膜で形成し、ゲート電極を２分してフォトダイオード側がｐ＋ゲート電極部９３Ｐ、フローティングディフージョン部側がｎ＋ゲート電極部９３Ｎとなるようにし、フォトダイオード側をｐ＋サイドウォール９２Ｐ、フローティングディフージョン部側をｎ＋サイドウォール９２Ｎとして構成される。
【０１１２】
図１８Ｅは、転送トランジスタとして、ゲート電極９５をポリシリコン膜で形成し、フォトダイオード側のサイドウォール９６をポリシリコン膜で形成し、フローティングディフージョン部側にサイドウォールを形成しないように構成される。
図１８Ｆは、転送トランジスタとして、ゲート電極９５をポリシリコン膜で形成し、フォトダイオード側のサイドウォール９６をポリシリコン膜で形成し、フローティングディフージョン部側のサイドウォール９７を絶縁膜で形成して構成される。
図１８Ｅ，Ｆにおけるゲート電極９５及びサイドウォール９７の構成は、図１５Ａ〜Ｄに示す導電型の組み合わせを適用できる。
【０１１３】
さらに、図１８Ｇは、ゲート電極９５及び両サイドウォール９８を共にポリシリコン膜で形成するも、両サイドウォール９５をノンドープ・ポリシリコン膜で形成して構成される。ゲート電極９５の構成は、図１７Ａ〜Ｄで示す導電型構成を適用できる。
【０１１４】
図１８Ｅに示す、フローティングディフージョン部側のサイドウォールを形成しない構成とした場合は、周辺のロジック回路におけるＭＯＳトランジスタと同じ製造工程でサイドウォールを除去することができる。通常、画素トランジスタとロジック回路のトランジスタは同じ工程で同時に形成される。このとき、ロジック回路のＭＯＳトランジスタでは、サイドウォールを有すると容量が付過ぎるため、ポリシリコンサイドウォールを除去する必要がある。ロジック回路側のトランジスタ群では、サイドウォールを除去することにより、画素の微細化に伴ってトランジスタ群が微細、高集積化されても、隣合うゲート電極間を広くとれるので、その間に絶縁膜を埋め込むことができる。
【０１１５】
図１８Ｈは、ゲート電極９５が不純物をドープしたポリシリコン膜で形成され、サイドウォール１００が、内側をポリシリコン膜９６とし、外側を絶縁膜９９として形成される。ゲート電極９５及び内側のポリシリコン膜によるサイドウォール９６の構成は、図１５Ａ〜Ｄに示す導電型の組み合わせを適用できる。
【０１１６】
図１８Ｈに示す、サイドウォール１００における絶縁膜９９は、周辺のロジック回路におけるＭＯＳトランジスタの絶縁膜のサイドウォールの形成時に形成することがでる。周辺のロジック回路では、ポリシリコン膜のサイドウォールは除去され、除去した後、絶縁膜によるサイドウォールを形成する。このとき同時に上記絶縁膜９９が形成される。
【０１１７】
図１７、図１８の各転送トランジスタへのゲート電圧の印加態様としては、前述の図１５、図１６で示すように種々の対応をとることが可能であり、必要に応じて、ゲート電極、ゲート電極部と、フォトダイオード側サイドウォールと、フローティングディフージョン部側サイドウォールのうちの所要の組み合わせに対して、同じゲート電圧を印加させ、あるいは異なるゲート電圧を印加させることが可能である。
【０１１８】
図１７及び図１８の各実施の形態においても、白点の発生を抑制し、併せて低電圧読み出しを可能にする。
【０１１９】
なお、上述の転送トランジスタの実施の形態においては、フローティングディフージョン部のｎ型半導体領域をＬＤＤ構造としたが、その他、ＬＤＤ構造でないｎ＋半導体領域で形成した構成とすることもできる。
【０１２０】
図１９に、本発明に係る固体撮像装置、特にその転送トランジスタの第６実施の形態を示す。本実施の形態に係る転送トランジスタ４１１は、例えばｐ型の半導体基板４２に、電荷蓄積領域となる例えばｎ型半導体領域４４とその表面のｐ型アキュミュレーション層４５とからなるフォトダイオード４３と、後述のｎ型半導体領域（いわゆる不純物拡散領域）によるフローティングディフージョン部４１２とが形成される。このフォトダイオード４３とフローティングディフージョン部４１２との間の基板上に、ゲート絶縁膜４１３を介してゲート電極４１４及びサイドウォール４１５が形成される。
【０１２１】
そして、本実施の形態では、特に、フローティングディフージョン部４１２の形成に際して、ｎ型不純物の斜めイオン注入４１６により、フローティングディフージョン部４１２をゲート電極４１４の内側に積極的入り込むように形成される。すなわち、フローティングディフージョン部４１２は、ゲート電極端から所定の距離Ｘ１だけゲート電極４１４の内側へ延長して形成される。このフローティングディフージョン部４１２の不純物濃度は、ゲート電極４１４内への延長部を含めて全域にわたり同じ濃度、もしくは延長部がその他の領域の濃度に近い濃度となるように設定される。
【０１２２】
ゲート電極４１４内への延長部の長さＸ１は、例えばゲート長方向のゲート電極長さＬ１の約１０％以上の長さとすることができる。例えば、Ｌ１を５００ｎｍとしたとき、Ｘ１は５０ｎｍ以上とすることができる。このときの、フローティングディフージョン部４１２の不純物濃度は、ドーズ量で１×１０１４ｃｍ−２以上とすることができる。
【０１２３】
フローティングディフージョン部４１２を形成する時の、不純物の斜めイオン注入４１６は、サイドウォール４１５の形成前、あるいは形成後に行うことができる。サイドウォール４１５の形成前に斜めイオン注入するときは、ゲート電極内側への入り込み量の制御がし易い。サイドウォール４１５の形成後に斜めイオン注入するときは、ゲート絶縁膜４１３へのイオン注入が避けられ、イオン注入時のゲート絶縁膜４１３のダメージを回避することができる。
【０１２４】
ゲート電極４１４及びサイドウォール４１５は、前述したと同様に不純物ドープしたポリシリコン膜で形成される。ゲート電極４１４及びサイドウォール４１５の導電型は、ｐ型、ｎ型のいずれでもよい。好ましくは、ゲート電極４１４のフローティングディフージョン部４１２側の電極部、または／及びフローティングディフージョン部４１２側のサイドウォール５１５を共にｎ型とすることが望ましい。フローティングディフージョン部４１２は、ＬＤＤ構造とする必要はない。
【０１２５】
本発明に係る第６実施の形態に係る転送トランジスタによれば、フローティングディフージョン部４１２が積極的にゲート電極４１４の内側へ延長して形成されるので、ゲート電圧によるフローティングディフージョン部４１４側のポテンシャル変調が良好に行われ、信号電荷の読出し時の読出し特性を良好にする。
【０１２６】
上述の実施の形態では、転送トランジスタとしてｎチャネルのＭＯＳトランジスタに適用した場合を例に挙げたが、本発明はこれに限られるものでなく、転送トランジスタとしてｐチャネルＭＯＳトランジスタを適用することも可能である。ｎチャネルＭＯＳトランジスタの場合は、上述したようにｐ型を第１導電型とし、ｎ型を第２導電型としたが、ｐチャネルＭＯＳトランジスタのときは、ｐ型が第２導電型、ｎ型が第１導電型となる。すなわち、ｎチャネルとｐチャネルでは導電型が逆の導電型となる。
【０１２７】
次に、前述した単位画素１１（１１Ａ，１１Ｂ）における増幅トランジスタに適用される、本発明に係る増幅トランジスタの実施の形態について説明する。
【０１２８】
図２０に、本発明に係るＭＯＳイメージセンサの第７実施の形態、特にその増幅トランジスタに係る第７実施の形態を示す。本実施の形態では、増幅トランジスタを埋め込みチャネルを有する構成とすると共に、ゲート電極のサイドウォールをポリシリコンで形成して、特に１／ｆノイズを抑制するように構成する。本例では、増幅トランジスタとしてｎチャネルＭＯＳトランジスタを用いている。
【０１２９】
本実施の形態に係る増幅トランジスタ２８１は、図２０に示すように、ＬＤＤ構造のトランジスタであって、そのゲート電極とサイドウォールを共に、ｐ型不純物をドープしたポリシリコン膜で形成されることを特徴とする。すなわち、本実施の形態の増幅トランジスタ２８１は、第１導電型、本例ではｐ型の半導体基板２８２の一主面上に第２導電型、本例ではｎ型の半導体領域からなるソース領域２８３及びドレイン領域２８４が形成され、このソース領域２８３及びドレイン領域２８４間に第２導電型、本例ではｎ型の埋込みチャネル領域２８５が形成される。半導体基板２８２の表面にはゲート絶縁膜２８６を介して本例ではｐ型不純物をドープしたポリシリコン膜からなるｐ＋型ゲート電極２８７が形成され、ｐ＋型ゲート電極２８７の両側壁に絶縁膜２８８を介してｐ型不純物をドープしたｐ＋型サイドウォール２８９が形成される。
【０１３０】
ソース領域２８３及びドレイン領域２８４は、不純物濃度が高いｎ＋領域２９１ａとｐ＋型サイドウォール２８９下に対応した不純物濃度に低いｎ−領域２９１ｂとを有するＬＤＤ構造に形成される。ゲート電極２８７及びサイドウォール２８９表面を含む基板表面は、絶縁膜、例えばシリコン酸化膜２９２とシリコン窒化膜２９３による絶縁膜２９４で被覆される。また、ソース領域２８３及びドレイン領域２８４のｎ＋領域２９１ａにソース電極２９５及びドレイン電極２９６が形成される。このとき、ソース領域２８３及びドレイン領域２８４とソース電極２９５及びドレイン電極２９６とが接続される界面には絶縁膜２９４下に延長して、例えばチタンシリサイドなどのシリサイド層２９７が形成される。
【０１３１】
この増幅トランジスタ２８１では、図２１に示すように、チャネル領域が埋込みチャネル領域２８５で構成されるので、ゲート絶縁膜／基板界面よりも基板内部側を電流ｉが流れる。すなわち、ゲート絶縁膜／基板界面では電子／正孔のトラップ準位が形成されるが、電流が流れる領域つまりチャネルがゲート絶縁膜／基板界面から離れた基板２８２内部の箇所に形成されるので、上記トラップ準位に影響されずに電流ｉが流れる。
【０１３２】
一方、ゲート電極２８７に印加される電圧により、ｐ＋型サイドウォール２８９には容量結合による電圧が与えられ、これにより、サイドウォール２８９直下にもチャネルが形成される。このとき、上記容量結合によりサイドウォール２８９直下のｎ−領域２９１ｂがさらにｎ型化して埋込みチャネルに似た状態になることにより、絶縁膜／ｎ−領域界面より基板内部側を電流が流れる。このとき、サイドウォール２８９がｐ＋型であり、アクセプタを有するので、電子ｅが誘起され、サイドウォール２８９を例えばｎ＋型にした場合に比べて、よりサイドウォール２８９直下をｎ型化することができる。
【０１３３】
通常、サイドウォール直下の絶縁膜／基板界面には、ゲート電極のパターング時に絶縁膜が薄いので、ダメージが入り易くトラップ準位の影響が大きいが、本実施の形態では埋込みチャネルに似た状態になるので、トラップ準位の影響が回避される。また、ソース電極２９５及びドレイン電極２９６の基板へのコンタクト部分には、シリサイド層２９７が形成されて、このシリサイド層２９７によりコンタクトダメージが取り込まれる。
【０１３４】
第７実施の形態に係るＭＯＳイメージセンサによれば、その増幅トランジスタ２８１において、電流パスを界面に出さず、全領域を埋込み化させることができるので、さらに１／ｆノイズを低減させることができる。従ってトランジスタのゲート寸法Ｌ及び活性領域の寸法Ｗを増大させたり、ゲート絶縁膜容量Ｃｏｘを増加させたりしなくても、１／ｆノイズを原理的に低減させることが可能になる。
【０１３５】
因みに、図２３に示すように、一般的なトランジスタ、例えばｎチャネルＭＯＳトランジスタ３００は、ｐ型の半導体基板３０２の一主面上にｎ型の半導体領域からなるＬＤＤ構造のソース領域３０３及びドレイン領域３０４が形成される。このソース領域３０３及びドレイン領域３０４間の基板表面にはゲート絶縁膜３０５を介してｎ型ポリシリコンからなるｎ＋型ゲート電極３０６が形成され、表面チャネル型に構成される。ｎ＋型ゲート電極３０６の両側壁には例えばシリコン窒化膜等の絶縁膜によるサイドウォール３０７が形成される。ゲート電極３０６及びサイドウォール３０７表面を含む基板表面は、絶縁膜、例えばシリコン酸化膜３１０とシリコン窒化膜３０９による絶縁膜３１１で被覆される。ソース領域３０３及びドレイン領域３０４にはソース電極３１２及びドレイン電極３１３が形成される。
【０１３６】
このトランジスタ３００では、基板／ゲート絶縁膜界面、サイドウォール直下／基板界面、サイドウォール外側直下／基板界面に、それぞれダメージによるトラップ準位３２１、３２２、３２３が形成され、さらにソース電極３１２及びドレイン電極３１３の基板コンタクト界面にもコンタクトダメージによるトラップ準位３２４が形成される。このため、１／ｆノイズが増大する。これに対して、上記本実施の形態の増幅トランジスタ２８１は、電流パスの全領域が埋込み化されるので、１／ｆノイズの低減化が図れる。
【０１３７】
図２２に、本実施の形態の増幅トランジスタの各例を概略的に示す。図２２Ａの増幅トランジスタ２８１は、前述の図２１と同様のゲート電極２８７及びサイドウォール２８９をｐ型不純物をドープしたポリシリコン膜で形成し、ｐ＋型ゲート電極２８７下にｎ型の埋込みチャネル領域２８５を形成した構成である。
図２２Ｂの増幅トランジスタ３３１は、ゲート電極３３２をｎ型不純物をドープしたポリシリコン膜で形成し、サイドウォール２８９をｐ型不純物をドープしたポリシリコン膜で形成し、ｎ＋型ゲート電極３３２下にｎ型の埋込みチャネル領域２８５を形成した構成である。
図２２Ｃの増幅トランジスタ３３３は、ゲート電極３３２をｎ型不純物をドープしたポリシリコン膜で形成し、サイドウォール２８９をｐ型不純物をドープしたポリシリコン膜で形成し、ｎ＋型ゲート電極３３２下に表面チャネルを形成した構成である。
【０１３８】
これら各例の増幅トランジスタ２８１、３３１、３３３は、１／ｆノイズが低減される。
【０１３９】
増幅トランジスタ２８１、３３１、３３３としては、埋め込みチャネル領域を素子分離領域のエッジ部から離す構成とすることができる。このような構成とするときは、さらに１／ｆノイズを改善することができる。
【０１４０】
図２４に、本発明に係るＭＯＳイメージセンサの第８実施の形態、特にその増幅トランジスタに係る第８実施の形態を示す。本実施の形態に係る増幅トランジスタ３４１は、図２４Ａに示すように、例えばｐ型半導体基板３４２の一主面上に、不純物拡散領域、例えばｎ型のソース領域３４３及びドレイン領域３４４が形成される。半導体基板３４２の表面にはゲート絶縁膜３４５を介して、ｐ型不純物またはｎ型不純物をドープしたポリシリコン膜からなるゲート電極、本例ではｐ型不純物をドープしたポリシリコン膜からなるｐ＋ゲート電極３４６が形成され、ｐ＋ゲート電極３４６の側壁に絶縁膜からなるサイドイォール３４７が形成される。
【０１４１】
そして、本実施の形態では、ソース領域３４３及びドレイン領域３４４の形成に際して、ｎ型不純物の斜めイオン注入３４８により、ゲート電極３４６の内側に積極的に入り込むように形成される。すなわち、ソース領域３４３及びドレイン領域３４４は、ゲート電極端から所定の距離Ｘ１だけゲート電極３４６の内側へ延長して形成される。このソース領域３４３及びドレイン領域３４４の不純物濃度は、それぞれ延長部３４ａ，３４４ａを含めて全領域わたり同じ濃度、もしくは延長部３４３ａ，３４４ａがその他の領域の濃度に近い濃度となるように設定される。
【０１４２】
延長部３４３ａ、３４４ａの長さＸ１は、例えば前述の図１９と同じように、ゲート長方向のゲート電極３４６の長さＬ１の約１０％以上とすることができる。また、ソース領域３４３及びドレイン領域３４４の不純物濃度は、ドーズ量で１×１０１４ｃｍ−２以上とすることができる。
【０１４３】
ソース領域３４３及びドレイン領域３４４を形成する際の、不純物の斜めイオン注入は、サイドウォール３４７を形成する前、あるいは形成後に行うことができる。サイドウォール３４７の形成前に斜めイオン注入するときは、ゲート電極３４６の内側への入り込み量の制御がし易い。サイドウォール３４７の形成後に斜めイオン注入するときは、ゲート絶縁膜３４５へのイオン注入が避けられ、イオン注入時のゲート絶縁膜３４５のダメージを回避することができる。
【０１４４】
図２４Ｂは、第８実施の形態の他の例である。本実施の形態に係る増幅トランジスタ３５１は、ゲート電極３４６の側壁に絶縁膜３５３を介して、ｐ型不純物またはｎ型不純物をドープしたポリシリコン膜からなるゲート電極、本例ではｐ型不純物をドープしたポリシリコン膜からなるサイドウォール３５４が形成される。
その他の構成は、図２４Ａと同様であるので、対応する部分に同一符号を付して重複説明を省略する。
【０１４５】
第８実施の形態に係る増幅トランジスタ３４１，３５１によれば、ソース領域３４３及びドレイン領域３４４の一部がゲート電極３４６の内側へ延長した延長部３４３ａ，３４４ａを有することにより、１／ｆノイズを低減することができる。
【０１４６】
上述した増幅トランジスタは、ＭＯＳイメージセンサの画素を構成する増幅トランジスタに適用する以外にも、他の、特にソースフォロワ回路を構成する増幅トランジスタに適用しても好適である。すなわち、本発明は、このような増幅トランジスタを有する半導体装置を構成することができる。また、この増幅トランジスタを有する半導体装置において、その増幅トランジスタの製造方法は、前述した製造方法によって製造することができる。
【０１４７】
なお、上述の実施の形態では、増幅トランジスタとしてｎチャネルのＭＯＳトランジスタに適用した場合を例に挙げたが、本発明はこれに限られるものではなく、増幅トランジスタとしてｐチャネルのＭＯＳトランジスタに適用することも可能である。ｎチャネルＭＯＳトランジスタの場合は、上述したようにｐ型を第１導電型とし、ｎ型を第２導電型としたが、ｐチャネルＭＯＳトランジスタのときはｐ型が第２導電型、ｎ型が第１導電型となる。すなわち、ｎチャネルとｐチャネルでは導電型が逆の導電型となる。
【０１４８】
次に、前述した単位画素１１〔１１Ａ，１１Ｂ〕におけるリセットトランジスタに適用される、本発明に係るリセットトランジスタの実施の形態について説明する。
【０１４９】
図２５に、本発明に係るＭＯＳイメージセンサの第９実施の形態、特にそのリセットトランジスタに係る第９実施の形態を示す。本実施の形態に係るリセットトランジスタ４０１は、ＬＤＤ構造のｎチャネルＭＯＳトランジスタであって、ゲート電極とサイドウォール共に、所要の導電型不純物をドープしたポリシリコン膜で形成される。すなわち、本実施の形態のリセットトランジスタ４０１は、第１導電型、本例ではｐ型の半導体基板４０２の一主面上に第２導電型、本例ではｎ型の半導体領域からなるソース領域４０３及びドレイン領域４０４が形成される。ソース領域４０３は、フローティングディフージョン部（ＦＤ）となり、ドレイン領域４０４は電源に接続される。このソース領域４０３及びドレイン領域４０４間の基板表面にゲート絶縁膜４０５を介してｐ型またはｎ型の不純物をドープしたポリシリコン膜からなるｐ＋型またはｎ＋型のゲート電極４０６が形成され、このゲート電極４０６の少なくともフローティングディフージョン部ＦＤ（ソース領域４０３）側に絶縁膜４０７を介してｐ型またはｎ型の不純物をドープしたポリシリコン膜からなるサイドウォール４０８が形成される。本例ではゲート電極４０６の両側壁に不純物ドープしたポリシリコン膜のサイドウォール４０８が形成される。
【０１５０】
通常、リセットトランジスタでは、リセットゲート電極に電圧を印加したとき、リセットゲート電極とフローティングディフージョン部ＦＤ間のカップリング容量によってフローティングディフージョン部ＦＤのポテンシャルが変化する。このため、特に、リセットトランジスタをオン状態からオフ状態にしたとき、フローティングディフージョン部ＦＤの電位が０．２Ｖ程度低下する。
【０１５１】
上述の第９実施の形態に係るリセットトランジスタ４０１によれば、サイドウォールとして、不純物ドープされたポリシリコン膜によるサイドウォール４０８を形成することにより、フローティングディフージョン部ＦＤのポテンシャルの制御が可能になり、フローティングディフージョン部ＦＤの電位をリセットした後にオフ状態にしたときの、上記フローティングディフージョン部の電位の変動、すなわち電位低下を防ぐことができる。この電位変動を防ぐためには、フローティングディフージョン部ＦＤ側のサイドウォール４０８としては、ｐ＋サイドウォールとすることが望ましい。フローティングディフージョン部ＦＤの電位変動を防ぐことができるので、転送トランジスタの読出し時の読出し特性を改善することができる。すなわち、電荷読出しが行い易くなる。
【０１５２】
図２５では、リセットトランジスタにおいて、ソース領域４０３をフローティングディフージョン部ＦＤとした。その他、例えば、複数画素で転送トランジスタ以外の画素トランジスタを共有する、いわゆる画素共有型のＭＯＳイメージセンサのレイアウトでは、リセットトランジスタとフローティングディフージョン部が離れており、フローティングディフージョン部とリセットトランジスタのソース領域と電気的に接続される。このときには、リセットトランジスタのゲート電極のソース領域側の側壁に不純物ドープしたポリシリコン膜によるサイドウォールを形成するようになす。すなわち、本発明におけるリセットトランジスタでは、上記両例を包含して、ゲート電極のフローティングディフージョン部と電気的に接続される領域側に、不純物ドープしたポリシリコン膜によるサイドウォールを形成するように構成される。
【０１５３】
なお、上述の実施の形態では、リセットトランジスタとしてｎチャネルのＭＯＳトランジスタに適用した場合を例に挙げたが、本発明はこれに限られるものではなく、リセットトランジスタとしてｐチャネルのＭＯＳトランジスタに適用することも可能である。ｎチャネルＭＯＳトランジスタの場合は、上述したようにｐ型を第１導電型とし、ｎ型を第２導電型としたが、ｐチャネルＭＯＳトランジスタのときはｐ型が第２導電型、ｎ型が第１導電型となる。すなわち、ｎチャネルとｐチャネルでは導電型が逆の導電型となる。
【０１５４】
上述した実施の形態に係る、転送トランジスタ、リセットトランジスタ及び増幅トランジスタ、さらには増幅トランジスタを有する半導体装置における該増幅トランジスタは、基本的に次のようにして製造することができる。半導体基板上に所要導電型のゲート絶縁膜を介してゲート電極を形成した後、ゲート電極をマスクに不純物を導入してフローティングディフージョン部、フォトダイオードの電荷蓄積領域を形成する（転送トランジスタの場合）。あるいはゲート電極をマスクにソース領域及びドレイン領域を形成する（増幅トランジスタ、リセットトランジスタの場合）。次いで、ゲート電極を含む半導体基板上に絶縁膜を形成し、絶縁膜上にポリシリコン層を形成する。次いで、このポリシリコン層に所要の導電型不純物を導入する。不純物の導入に際しては、ゲート電極の側壁に向って斜め方向にイオン注入することが好ましい。ポリシリコン層が残った状態のままで、製造工程を終了することもできる。あるいは、不純物を導入したポリシリコン層をエッチバックしてゲート電極の側壁に不純物導入のサイドウォールを形成することもできる。
【０１５５】
エッチバック処理は、斜めイオン注入後に行ったが、斜めイオン注入前に行って、その後、斜めイオン注入することもできる。また、不純物を基板に垂直にイオン注入しアニールして不純物を十分拡散したのち、エチバック処理することもできる。
【０１５６】
また、上述の実施の形態では、光電変換素子と、この光電変換素子で光電変換して得られる電荷をフローティングディフージョン部に転送する転送トランジスタ、また光電変換素子で得られた電荷に応じた電位を増幅して出力する増幅トランジスタなどの画素トランジスタを含む単位画素が行列状に２次元配列されてなるエリアセンサに適用した場合を例に挙げて説明したが、本発明はエリアセンサへの適用に限られるものではなく、上記画素が直線状に１次元配列されてなるリニアセンサ（ラインセンサ）にも同様に適用可能である。
【産業上の利用可能性】
【０１５７】
以上、説明した本発明に係る増幅型固体撮像装置、具体的には単位画素の増幅トランジスタとして各実施の形態のＭＯＳトランジスタを用いてなるＭＯＳ型イメージセンサは、カメラ付携帯電話やＰＤＡなどのモバイル機器に搭載されている固体撮像装置として用いて好適なものである。
【０１５８】
特に、多画素化が進むにつれて画素サイズが小さくなったときに、画素のトランジスタサイズが微細化しても、白点の発生を抑制し、読み出し特性を改善できる本発明は極めて有用なものとなる。
また、画素サイズが小さくなると、画素のトランジスタサイズが微細化し、チャネル幅Ｗおよびチャネル長Ｌが小さくなる傾向にある。チャネル幅Ｗおよびチャネル長Ｌは小さくなることで、１／ｆノイズを増大させるパラメータであることから、チャネル幅Ｗおよびチャネル長Ｌに依存せずに、１／ｆノイズを原理的に低減できる本発明は極めて有用なものとなる。
ただし、本発明に係るＭＯＳ型イメージセンサは、カメラ付携帯電話やＰＤＡなどのモバイル機器に搭載されている固体撮像装置への適用に限られるものではなく、単位画素に転送トランジスタを含む増幅型固体撮像装置全般、また増幅トランジスタを含む増幅型固体撮像装置全般に適用可能である。
【図面の簡単な説明】
【０１５９】
【図１】本発明が適用されるＭＯＳ型イメージセンサの構成の一例を示すブロック図である。
【図２】単位画素の回路構成の一例を示す回路図である。
【図３】単位画素の回路構成の他の例を示す回路図である。
【図４】本発明に係る固体撮像装置の第１実施の形態、特にその読み出しトランジスタの実施の形態を示す構成図である。
【図５】Ａ，Ｂ  第１実施の形態の読み出しトランジスタの動作説明図である。
【図６】ｐ＋ゲート電極とｎ＋ゲート電極との比較に係る電荷蓄積期間と暗電流出力の関係を示すグラフである。
【図７】Ａ，Ｂ  図６のグラフの測定に係る試料の構成図である。
【図８】本発明に係る固体撮像装置の第２実施の形態、特にその読み出しトランジスタの実施の形態を示す構成図である。
【図９】本発明に係る固体撮像装置の第３実施の形態、特にその読み出しトランジスタの実施の形態を示す構成図である。
【図１０】本発明に係る固体撮像装置の第４実施の形態、特にその読み出しトランジスタの実施の形態を示す構成図である。
【図１１】Ａ〜Ｃ  第４実施の形態に係る固体撮像装置の製造方法、特にその読み出しトランジスタの製造方法の一実施の形態を示す製造工程図（その１）である。
【図１２】Ｄ〜Ｅ  第４実施の形態に係る固体撮像装置の製造方法、特にその読み出しトランジスタの製造方法の一実施の形態を示す製造工程図（その２）である。
【図１３】本発明に係る固体撮像装置の第５実施の形態、特にその読み出しトランジスタの実施の形態を示す構成図である。
【図１４】Ａ及びＢ  従来のＭＯＳイメージセンサの読み出しトランジスタの電荷読み出し時のポテンシャル分布図、及び第５実施の形態のＭＯＳイメージセンサの読み出しトランジスタの電荷読み出し時のポテンシャル分布図である。
【図１５】Ａ〜Ｇ  第４実施の形態に係る固体撮像装置の読み出しトランジスタのゲート電極へのゲート電圧の印加の態様例を示す模式的構成図である。
【図１６】Ｈ〜Ｍ  第４実施の形態に係る固体撮像装置の読み出しトランジスタのゲート電極へのゲート電圧の印加の態様例を示す模式的構成図である。
【図１７】Ａ〜Ｄ  本発明に係る固体撮像装置の読み出しトランジスタのゲート電極の構成例を示す模式的構成図である。
【図１８】Ｅ〜Ｇ  本発明に係る固体撮像装置の読み出しトランジスタのゲート電極の構成例を示す模式的構成図である。
【図１９】本発明に係る固体撮像装置の第６実施の形態、特にその読出しトランジスタの実施の形態を示す構成図である。
【図２０】本発明に係る固体撮像装置の第７実施の形態、特にその増幅トランジスタの実施の形態を示す構成図である。
【図２１】図２０の増幅トランジスタの説明に供する要部の拡大図である。
【図２２】Ａ〜Ｃ  本発明に係る固体撮像装置、特にその増幅トランジスタの各実施の形態を示す構成図である。
【図２３】従来の固体撮像装置の増幅トランジスタの構成図である。
【図２４】本発明に係る固体撮像装置の第８実施の形態、特にその増幅トランジスタの実施の形態を示す構成図である。
【図２５】本発明に係る固体撮像装置の第９実施の形態、特にそのリセットトランジスタの実施の形態を示す構成図である。
【図２６】従来の固体撮像装置、特にその電荷蓄積期間にゲート電極に負電圧を印加する読み出しトランジスタの構成図である。
【図２７】従来の固体撮像装置、特にその電荷蓄積期間にゲート電極に０Ｖを印加する読み出しトランジスタの構成図である。
【符号の説明】
【０１６０】
４１・・転送トランジスタ、４２・・半導体基板、４３・・フォトダイオード、４４・・ｎ型電荷蓄積領域、４５・・ｐ型アキュミュレーション層、４６・・フローティングディフージョン部となるｎ型半導体領域、４７・・ゲート絶縁膜、４８・・ゲート電極、４８Ｐ・・ｐ＋ゲート電極部、４８Ｎ・・ｎ＋ゲート電極部、４９・・絶縁膜によるサイドウォール、５０・・シリサイド層、ｈ・・ホール、５２、５８・・転送トランジスタ、５４・・ｎ＋ゲート電極、５５Ａ・・ｐ＋サイドウォール、５５Ｂ・・サイドウォール、６１・・転送トランジスタ、６３・・ゲート電極、６３Ｐ・・ｐ＋ゲート電極部、６３Ｎ・・ｎ＋ゲート電極部、６４Ｐ・・ｐ＋サイドウォール、６４Ｎ・・ｎ＋サイドウォール、６６・・素子分離素子、７１・・転送トランジスタ、７３・・ｎ＋ゲート電極、７４Ｎ１，７４Ｎ２・・ｎ＋サイドウォール、８１、８３・・ポテンシャル分布、９５・・ゲート電極、９６・・ポリシリコンのサイドウォール、９８・・ノンドープ・ポリシリコンのサイドウォール、２８１，３４１，３５１・・増幅トランジスタ、２８３，３４３・・ソース領域、２８４，３４４・・ドレイン領域、２８５・・埋め込みチャネル、２７８・・ｐ＋ゲート電極、２８９・・ｐ＋サイドウォール、２９７・・シリサイド層、３４５・・ゲート絶縁膜、３４６・・ゲート電極、４０１・・リセットトランジスタ、４１１・・転送トランジスタ
【図１】
2008166607.tif 000003
【図２】
2008166607.tif 000004
【図３】
2008166607.tif 000005
【図４】
2008166607.tif 000006
【図５】
2008166607.tif 000007
【図６】
2008166607.tif 000008
【図７】
2008166607.tif 000009
【図８】
2008166607.tif 000010
【図９】
2008166607.tif 000011
【図１０】
2008166607.tif 000012
【図１１】
2008166607.tif 000013
【図１２】
2008166607.tif 000014
【図１３】
2008166607.tif 000015
【図１４】
2008166607.tif 000016
【図１５】
2008166607.tif 000017
【図１６】
2008166607.tif 000018
【図１７】
2008166607.tif 000019
【図１８】
2008166607.tif 000020
【図１９】
2008166607.tif 000021
【図２０】
2008166607.tif 000022
【図２１】
2008166607.tif 000023
【図２２】
2008166607.tif 000024
【図２３】
2008166607.tif 000025
【図２４】
2008166607.tif 000026
【図２５】
2008166607.tif 000027
【図２６】
2008166607.tif 000028
【図２７】
2008166607.tif 000029