(57)【要約】【課題】宇宙線粒子に起因してフリップフロップ回路に生ずるソフトエラーの計算に際して、三次元デバイスシミュレーションの数を減らしつつも、予測精度が低下しないソフトエラー率の計算方法を提供する。【解決手段】計算対象となるｎ個の拡散層のうちでｍ個（ｎ＞ｍ）の拡散層について、三次元デバイスシミュレーションによって電荷収集率を計算するステップ（Ｓ２１〜Ｓ２４）と、ｍ個の拡散層について得られた電荷収集率のマップデータに基づいて、拡散層の平均拡散層幅と電荷収集率との関係を求め、その関係式に基づいて残りの（ｎ−ｍ）個の拡散層について、電荷収集率を計算する（ステップＳ２５〜Ｓ２８）。手間と時間のかかる三次元デバイスシミュレーションによる計算量を削減する。【選択図】図４
2008210247.tif 000002
【特許請求の範囲】
【請求項１】
半導体記憶素子を含む集積回路を解析対象とし、粒子入射により半導体記憶素子に発生するソフトエラー率を計算する方法において、
拡散層における電荷収集率を計算するステップと、該電荷収集率に基づいて統計的手法によりソフトエラー率を計算するステップとを有し、
前記電荷収集率を計算するステップが、計算対象とするｎ個（ｎは自然数）の拡散層のうちｍ個（ｍは、ｎ＞ｍを満足する自然数）の拡散層における電荷収集率を三次元デバイスシミュレータで求めるステップと、残りの（ｎ−ｍ）個の拡散層における電荷収集率を、前記ｍ個の拡散層における電荷収集率に基づいて推定するステップとを有することを特徴とするソフトエラー率計算方法。
【請求項２】
前記（ｎ−ｍ）個の拡散層における電荷収集率を推定するステップが、前記ｍ個の拡散層について三次元デバイスシミュレータで求められた電荷収集率の何れかをコピーするステップを有することを特徴とする、請求項１に記載のソフトエラー率計算方法。
【請求項３】
前記（ｎ−ｍ）個の拡散層における電荷収集率を推定するステップが、α線又は宇宙線起因の二次粒子が水平方向に入射した条件における電荷収集率と拡散層の平均拡散層幅との関係式を、前記ｍ個の拡散層について前記デバイスシミュレータで求められた電荷収集率と各拡散層の平均拡散層幅との関係に基づいて推定するステップと、該推定した関係式を用いて、前記（ｎ−ｍ）個の拡散層における電荷収集率を各拡散層の平均拡散層幅に基づいて決定するステップとを有することを特徴とする、請求項１に記載のソフトエラー率計算方法。
【請求項４】
前記（ｎ−ｍ）個の拡散層における電荷収集率を推定するステップは、ｎＭＯＳＦＥＴの拡散層のゲート幅方向の粒子入射に関しては、前記関係式を推定するステップと、該関係式に基づいて電荷収集率を決定するステップとにより処理し、ｎＭＯＳＦＥＴの拡散層のゲート長方向の粒子入射、及び、ｐＭＯＳＦＥＴの拡散への粒子入射に関しては、前記ｍ個の拡散層についてデバイスシミュレータにより求められた電荷収集率をコピーすることを特徴とする、請求項３に記載のソフトエラー率計算方法。
【請求項５】
半導体記憶素子を含む集積回路を解析対象とし、粒子入射により半導体記憶素子に発生するソフトエラー率を計算する方法において、
拡散層における電荷収集率を計算するステップと、該電荷収集率に基づいて統計的手法によりソフトエラー率を計算するステップとを有し、
計算対象とする拡散層における電荷収集率を、三次元デバイスシミュレータを用いて既に計算された別の拡散層における電荷収集率から推定することを特徴とするソフトエラー率計算方法。
【請求項６】
請求項１〜５の何れか一に記載のソフトエラー率計算方法を用いることを特徴とするソフトエラー率計算装置。
【請求項７】
半導体記憶素子を含む集積回路を解析対象とし、粒子入射により半導体記憶素子に発生するソフトエラー率を計算するコンピュータのためのプログラムであって、該コンピュータに、
拡散層における電荷収集率を計算する処理と、該電荷収集率に基づいて統計的手法によりソフトエラー率を計算する処理とを実行させ、
前記電荷収集率を計算する処理が、計算対象とするｎ個（ｎは自然数）の拡散層のうちｍ個（ｍは、ｎ＞ｍを満足する自然数）の拡散層における電荷収集率を三次元デバイスシミュレータで求める処理と、残りの（ｎ−ｍ）個の拡散層における電荷収集率を、前記ｍ個の拡散層における電荷収集率に基づいて推定する処理とを有することを特徴とするプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ソフトエラー率計算方法、計算装置及びプログラムに関し、更に詳しくは、ＳＲＡＭやロジック回路等の半導体素子やＬＳＩについて、中性子、陽子、π中間子などの宇宙線に起因するソフトエラー、又は、α線に起因するソフトエラーによるエラー率を計算する計算方法、計算装置及びプログラムに関する。
【背景技術】
【０００２】
半導体素子やＬＳＩにおけるソフトエラーは、充填材中のウラン、トリチウム等の放射性元素の原子が崩壊して発生するα線起因のものが以前から注目されていた。しかし、近年では、宇宙線中の中性子などに起因するソフトエラー現象も問題になってきている。地上に降り注ぐ宇宙線の中性子は、半導体をなす原子（例えば、シリコン）と衝突し、原子核を壊して高エネルギーのイオン化した二次粒子を発生する。その二次粒子が走行することで、α線の場合と同様に、電子・正孔対を発生させ、その電子又は正孔が拡散層に収集されることで、回路内でビット反転を引き起こす。つまり、 “１”が“０”に、又は、 “０”が“１”に変化することで、ソフトエラーが発生する。
【０００３】
上記ソフトエラーは、宇宙から降り注ぐ透過力の強い中性子が原因となるため、電子・正孔対の発生を抑止することは困難である。このソフトエラーを低減するためには、半導体記憶装置の容量や印加電位の設計時に考慮したり、回路的に冗長性を持たせたり、或いは、半導体記憶装置の拡散層近傍の不純物分布や記憶素子の配置を工夫したりする必要がある。そのためには、前もって半導体記憶装置におけるソフトエラー率を予測し、どの部分がソフトエラーに弱いか、どのような対策が効果的かを判断しなければならず、宇宙線起因のソフトエラー率の計算方法や計算装置が必要となる。
【０００４】
上記のようなソフトエラー率の計算方法としては、モンテカルロシミュレーションを用いて、宇宙線起因のイオン化した二次粒子が、予め設定しておいた有感度領域と呼ばれる領域を横切る際に、その領域内に発生した電荷が拡散層に収集されるものとして、発生電荷量を調べる手法が知られている。この方法では、臨界電荷量以上の発生電荷が生じた時をソフトエラー発生と判定して、そのイベントを平均してエラー率を判定する。例えば、非特許文献１では、有感度領域として、拡散層領域の下部にファネリング長と呼ばれる深さを持つ領域を用いる方法が紹介されている。ファネリングは、二次粒子が拡散層近傍の空乏層領域を通過した時に発生した電子・正孔対が、空乏層内の電界のために分極する結果、電位分布がじょうご状に歪み、広い範囲の電荷が電界に引かれて収集される現象のことで、ファネリング長はこの現象における有感度領域の深さとして定義される。
【０００５】
しかし、ファネリングによる電荷収集への影響はそれだけではなく、注目している拡散層の隣にオフ状態のゲートを挟んで別の異なる電位状態の拡散層がある場合には、電位歪みによって両拡散層間の電位障壁が下げられて、隣の拡散層からの電荷流入が起きることがある。これは、例えば非特許文献２に指摘されている寄生バイポーラ効果であり、こうした効果を正確に取り入れるには、ファネリング長による有感度領域の設定では不十分である。
【０００６】
特許文献１には、三次元デバイスシミュレーションによって電荷収集率マップを構築し、それを元にした電荷収集モデルを用いて、ソフトエラー率を算出する方法が示されている。この方法を用いれば、寄生バイポーラ効果を考慮することも可能である。これは、電荷収集率は、有感度領域内に発生した電荷のうち、収集される電荷の割合を示すものであり、本来なら１を越えないが、寄生バイポーラ効果による流入分を上乗せして１を越えることも許容すればよいからである。
【０００７】
特許文献１に示された方法では、直交する三軸方向、つまり、ｘ軸（ゲート長方向）、ｙ軸（ゲート幅方向）、及び、ｚ軸（垂直方向）の方向に、二次粒子が入射した場合について、電荷収集モデル構築のためのソフトエラー率の計算を行う。例えば、二次粒子がｘ軸方向に入射した場合には、入射の軌跡のｙ及びｚ座標の位置に応じて電荷収集率Ｃｘ（ｙ，ｚ）を、図６に示すような分布（マップ）として求める。ここで、電荷収集率とは、有感度領域内に発生した電荷のうち拡散層に収集される電荷の割合を意味する。二次粒子が、ｙ，ｚ軸方向に入射した場合にも、同様に電荷収集率を求める。電荷収集率を直交メッシュ上の各位置で求めることとし、ｘ，ｙ，ｚ軸の座標点数をそれぞれｌｘ，ｌｙ，ｌｚとすると、トータルで（ｌｙ×ｌｚ＋ｌｚ×ｌｘ＋ｌｘ×ｌｙ）個の入射条件での電荷収集計算が、各拡散層に対して必要である。
【非特許文献１】Y. Tosaka et Al., IEEE Transactions on Nuclear Science, Vol.46, No.3, June 1999 pp．774-780
【非特許文献２】長田他，信学技報，「電荷収集と寄生バイポーラ効果を考慮したＳＲＡＭの中性子ソフトエラー解析」ＩＣＤ２００５−１８，ｐｐ．３１−３６
【特許文献１】特開２００２−２８０５３０号公報（第４−５頁）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
特許文献１に示された方法では、例えば、直交する三軸のうち特定の方向に関しては、収集率がほぼ一様と仮定するなどにより、デバイスシミュレーション数を減らすことはできる。しかし、深さ方向に一様とは仮定できないので、少なくとも１０〜２０条件程度は各拡散層に対して電荷収集率を計算することになる。フリップフロップなどのように、複数のトランジスタで構成されていて、ソフトエラーの元となる電荷収集に関わる拡散層が多数ある回路などの場合には、このようなデバイスシミュレーションによって、ソフトエラー率を求めるとすると、拡散層形状の違いに応じて、それぞれの拡散層ごとに電荷収集過程の計算が、個々のパターンの入射条件に対して必要となる。このため、モデル構築に多くの時間と手間がかかる。
【０００９】
本発明の目的は、電荷収集モデル構築の際に用いられる従来のソフトエラー率計算方法の問題に鑑み、三次元デバイスシミュレーションの処理回数を減らして、効率的にソフトエラー率の計算を行うことが出来るソフトエラー率計算方法、計算装置及びプログラムを提供することにある。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明は、第１の態様において、半導体記憶素子を含む集積回路を解析対象とし、粒子入射により半導体記憶素子に発生するソフトエラー率を計算する方法において、
拡散層における電荷収集率を計算するステップと、該電荷収集率に基づいて統計的手法によりソフトエラー率を計算するステップとを有し、
前記電荷収集率を計算するステップが、計算対象とするｎ個（ｎは自然数）の拡散層のうちｍ個（ｍは、ｎ＞ｍを満足する自然数）の拡散層における電荷収集率を三次元デバイスシミュレータで求めるステップと、残りの（ｎ−ｍ）個の拡散層における電荷収集率を、前記ｍ個の拡散層における電荷収集率に基づいて推定するステップとを有することを特徴とするソフトエラー率計算方法を提供する。
【００１１】
また、本発明は、第２の態様において、半導体記憶素子を含む集積回路を解析対象とし、粒子入射により半導体記憶素子に発生するソフトエラー率を計算する方法において、
拡散層における電荷収集率を計算するステップと、該電荷収集率に基づいて統計的手法によりソフトエラー率を計算するステップとを有し、
計算対象とする拡散層における電荷収集率を、三次元デバイスシミュレータを用いて既に計算された別の拡散層における電荷収集率から推定することを特徴とするソフトエラー率計算方法を提供する。
【００１２】
更に、本発明は、第３の態様において、上記本発明のソフトエラー率計算方法を用いることを特徴とするソフトエラー率計算装置を提供する。
【００１３】
更に、本発明は、第４の態様において、半導体記憶素子を含む集積回路を解析対象とし、粒子入射により半導体記憶素子に発生するソフトエラー率を計算するコンピュータのためのプログラムであって、該コンピュータに、
拡散層における電荷収集率を計算する処理と、該電荷収集率に基づいて統計的手法によりソフトエラー率を計算する処理とを実行させ、
前記電荷収集率を計算する処理が、計算対象とするｎ個（ｎは自然数）の拡散層のうちｍ個（ｍは、ｎ＞ｍを満足する自然数）の拡散層における電荷収集率を三次元デバイスシミュレータで求める処理と、残りの（ｎ−ｍ）個の拡散層における電荷収集率を、前記ｍ個の拡散層における電荷収集率に基づいて推定する処理とを有することを特徴とするプログラムを提供する。
【００１４】
本発明の第１の態様に係るソフトエラー率計算方法では、前記（ｎ−ｍ）個の拡散層における電荷収集率を推定するステップが、前記ｍ個の拡散層について三次元デバイスシミュレータで求められた電荷収集率の何れかをコピーするステップを有する構成を採用することが出来る。
【００１５】
また、前記（ｎ−ｍ）個の拡散層における電荷収集率を推定するステップが、α線又は宇宙線起因の二次粒子が水平方向に入射した条件における電荷収集率と拡散層の平均拡散層幅との関係式を、前記ｍ個の拡散層について前記デバイスシミュレータで求められた電荷収集率と各拡散層の平均拡散層幅との関係に基づいて推定するステップと、該推定した関係式を用いて、前記（ｎ−ｍ）個の拡散層における電荷収集率を各拡散層の平均拡散層幅に基づいて決定するステップとを有する構成を採用することも出来る。
【００１６】
また、前記（ｎ−ｍ）個の拡散層における電荷収集率を推定するステップは、ｎＭＯＳＦＥＴの拡散層のゲート幅方向の粒子入射に関しては、前記関係式を推定するステップと、該関係式に基づいて電荷収集率を決定するステップとにより処理し、ｎＭＯＳＦＥＴの拡散層のゲート長方向の粒子入射、及び、ｐＭＯＳＦＥＴの拡散への粒子入射に関しては、前記ｍ個の拡散層についてデバイスシミュレータにより求められた電荷収集率をコピーする構成を採用することが出来る。
【００１７】
本発明のソフトエラー率計算方法、計算装置及びプログラムを採用し、電荷収集を考慮すべき拡散層をｎ個含む回路に対してソフトエラー率を計算する場合には、例えば同じ構成を持つ拡散層であっても、異なるバイアス印加条件で電荷収集計算が必要な場合には、便宜上として異なる構成を持つ拡散層と考えることが好ましい。
【発明の効果】
【００１８】
本発明のソフトエラー率計算方法、計算装置及びプログラムでは、対象とする拡散層の電荷収集率の計算に際して、先に三次元デバイスシミュレーションによって求められた拡散層についての電荷収集率によって推定することにより、デバイスシミュレーションの処理数を減らすことができ、電荷収集モデルの構築に際しての時間及び労力の低減が可能になる。
【発明を実施するための最良の形態】
【００１９】
本発明の実施の形態について図１及び図２を参照して説明する。図１は、電荷収集率マップ構築の際に用いられる本発明の好適な実施の形態に係るソフトエラー率の計算処理を示すフローチャートである。また、図２は、図１のソフトエラー率の計算方法を実施するソフトエラー率計算装置の機能ブロック図である。図２において、符号Ｄ１〜Ｄ８は、コンピュータシステムの主記憶装置又は外部記憶装置に保持されるデータを示し、これらデータを処理する各処理部１１〜１５は、コンピュータプログラムを用いて実現される。
【００２０】
図２に示すソフトエラー率計算装置１０は、フリップフロップなどの状態保持型の記憶装置を備える演算回路や、半導体メモリを備えるＬＳＩを対象として、その内部のトランジスタの拡散層について、三次元デバイスシミュレータで電荷収集率を求めた後に、統計的手法により、ソフトエラー率を算出するコンピュータとして構成される。
【００２１】
図１において、計算対象とするｎ個の拡散層のうち、ｍ個（ｎ＞ｍ）の拡散層については、三次元デバイスシシミュレータを用いて、順次にデバイスミュレーション１１〜１３を行って、その電荷収集率を計算する（図１：ステップＳ１〜Ｓ４）。これによって、ｍ個の拡散層に対して電荷収集率マップ（図２：Ｄ４）を作成する。その後は、収集率生成部１４を用いて、残りの（ｎ−ｍ）個の拡散層について、先に求めたｍ個の拡散層の電荷収集率データに基づいて電荷収集率を求め、電荷収集率マップを順次に作成する（ステップＳ５〜Ｓ７）。ここでは、デバイスシミュレーションは行わずに、単純な演算などによりマップ生成が可能である。
【００２２】
得られた電荷収集率マップは、臨界電荷量Ｑｃ（Ｄ５）、エラー源となる二次粒子データＤ７、デバイスのレイアウトデータＤ８と共に、モンテカルロ統計計算部１５に入力することで、ソフトエラー率（Ｄ６）を算出する。入力する二次粒子データＤ７には、核反応による生成核種、発生頻度、その運動方向と運動エネルギーの分布、及び、半導体がこの二次粒子に及ぼす阻止能等が含まれる。
【００２３】
モンテカルロ統計計算部１５では、二次粒子データに基づいた発生頻度及び分布で二次粒子を仮想的に発生させ、ｎ個の拡散層のレイアウトデータＤ１〜Ｄ３を参照して、有感度領域内の通過の有無を調べる。二次粒子が通過する場合には、電荷収集率マップと二次粒子が軌跡に沿って発生する電荷データとを参照して、収集電荷量を計算し、臨界電荷量を越えているイベントを、ソフトエラー発生としてカウントする。これを多数の試行回数で繰り返し、ソフトエラーが発生する確率であるソフトエラー率を算出する。
【００２４】
モンテカルロ統計計算部１５によるソフトエラー率算出も、計算時間のかかる処理である。しかし、各拡散層についてのデバイスシミュレーション１１〜１３による処理も、それと同程度以上の計算時間がかかる。本実施形態では、ｎ個の各拡散層のデバイスシミュレーション処理を、ｍ個の拡散層のシミュレーション処理に減らすことで、計算時間が（ｍ＋１）／（ｎ＋１）以下になる。なお、デバイスシミュレーション用に、形状の異なる拡散層を有する素子構造や計算条件（入射条件やバイアス印加条件など）を記述したファイルを用意することは手間のかかる作業であり、人手で行うとミスも発生しやすい。そうしたミスを減らす意味でも、シミュレーション処理数を減らすことはメリットがある。
【００２５】
図３は、本発明の第１の実施形態に係るソフトエラー率計算方法における電荷収集率マップ構築処理のフローを示す。最初に、ｎＭＯＳＦＥＴの一つの拡散層と、ｐＭＯＳＦＥＴの一つの拡散層とについて、電荷収集率をデバイスシミュレーションにより求める（ステップＳ１１及びＳ１２）。ｎＭＯＳＦＥＴのみ、又は、ｐＭＯＳＦＥＴのみの集積回路についての解析であれば、どちらか一方で良い。残りの拡散層に対しては、求めた電荷収集率マップのｎＭＯＳＦＥＴ或いはｐＭＯＳＦＥＴのうちで、適切なＦＥＴのマップをコピーして用いる（ステップＳ１３〜Ｓ１６）。全てを、ｎＭＯＳＦＥＴの収集率マップで代用することもできる。しかし、この場合には、ｎＭＯＳＦＥＴとｐＭＯＳＦＥＴとでは、移動度の違いを反映して、電荷収集率も異なることが多いので、注意する必要がある。例えば、ｐＭＯＳＦＥＴの電荷収集率は、ｎＭＯＳＦＥＴの電荷収集率に定数（通常は１より小さい）を乗じて求めるといった修正を施す。
【００２６】
図４は、本発明の第２の実施形態に係るソフトエラー率計算方法における電荷収集率マップ構築処理のフローを示す。ステップＳ２１〜Ｓ２４の処理で、ｍ個の拡散層における電荷収集率マップを、デバイスシミュレーションにより求める。ステップＳ２５では、ステップＳ２１〜Ｓ２４において求めた電荷収集率マップに基づいて、水平入射条件での電荷収集率マップについて、入射方向の平均拡散層幅と電荷収集率との関係式を推定する。最も単純には、既に求めた電荷収集率マップに基づいて、比例関係を仮定して最小自乗法で係数を求める方法が考えられる。或いは、高次の多項式を用いることも可能である。しかし、次数が上がれば必要なｍの数も増えることに留意する。
【００２７】
残りの（ｎ−ｍ）個の拡散層に関しては、水平入射のマップは、推定した関係式から平均拡散層幅に応じて求める（ステップＳ２６〜Ｓ２８）。これは拡散層幅が広がると有感度領域内の発生電荷が増え、ファネリングで電位が歪む度合いが増すことを考慮している。歪み度合いが増すと、ドリフトや寄生バイポーラ効果での電荷収集量が増えるので、電荷収集率と相関があると考えられるからである。垂直入射の場合には、空乏層内の発生電荷は同じなので、相関はないと考えるのが自然である。このため、既存のマップのいずれかの拡散層の垂直入射の場合の電荷収集率をコピーする。或いは、これに代えて、ｍ個の拡散層の垂直入射の場合の電荷収集率を平均化して、それ以降の拡散層の電荷収集率を作成する。
【００２８】
電荷収集率の計算を、ソフトエラーにつながる電荷収集に関わる拡散層の数が、ｎＭＯＳＦＥＴ、ｐＭＯＳＦＥＴについてそれぞれ９個、合計で１８個のフリップフロップ回路に対して行った。この計算では、フリップフロップ回路が静的状態にある場合のソフトエラー率の計算を、全ての拡散層に対してデバイスシミュレーションを実施して行う従来の方法（方法Ａ）と、図３に示した第１の実施形態に係る方法（方法Ｂ）と、方法Ｂと基本的に同じであるが、ｎＭＯＳＦＥＴのｙ軸方向（ゲート幅方向）の入射条件のみに関して、図４に示した第２の実施形態に係る処理フローで行う方法（方法Ｃ）と、の三種類で行った。図４に示した第２の実施形態に係る処理フローをｎＭＯＳＦＥＴのｙ軸方向入射にのみ適用しているのは、ｐＭＯＳＦＥＴに関しては、電荷収集率マップに大きな違いがないことが予め分かっていたことと、ｎＭＯＳＦＥＴのｘ軸方向（ゲート長方向）入射に関しては平均幅が拡散層によって大きく違わず、関係式を作成するには適さないと判断したことによる。
【００２９】
対象としたフリップフロップには、４つのノード（Ｑ０１，Ｑ０２，Ｒ０１，Ｒ０２）があり、それぞれ一つ又は二つの拡散層が電荷収集に関わる。この他に、クロック及びその反対論理信号を外部クロックから生成しているトランジスタＰ０１，Ｐ０２（それぞれｎＭＯＳＦＥＴとｐＭＯＳＦＥＴがある）があり、そのトランジスタ（クロックドライバ）でのソフトエラーが、各ノードのソフトエラーに上乗せされる。
【００３０】
方法Ｂでは、ノードＰ０１の拡散層に関する電荷収集マップを、他の全ての拡散層に適用した。方法Ｃで用いた収集率と、平均拡散層幅との関係式は図５に示したものである。この図は、ｎＭＯＳＦＥＴのｙ方向の電荷収集率Ｃｘと、ｙ方向の平均拡散層幅Ｗｙとの関係を、二種類の入射条件について示してある。二種類の入射条件としては、拡散層のほぼ中央で深さが異なる二条件を採用した。Ｃｘは、ノードＰ０１に対応する拡散層における収集率Ｃｘ（Ｐ０１）に対する比でプロットした。入射深さとして０．１μｍと０．２μｍを採用したのは、空乏層近傍を通過するために、ファネリング現象が強くて電荷収集率も大きくなり、電荷収集量ひいてはソフトエラー率に与える影響が大きい条件だからである。ここでは、図の破線で示される関係を仮定した電荷収集マップの生成を行っており、方法Ｃは、ｎＭＯＳＦＥＴに関してノードＰ０１及びＲ０１の拡散層に関する電荷収集マップを元に作成した関係式を、他の拡散層に適用したものと想定することができる。この両者のＷｙはあまり異ならないため、Ｐ０１と、Ｑ０２又はＲ０２との組合せで、関係を見積もる方がより現実的と考えられる。
【００３１】
表１に臨界電荷量Ｑｃとして、ある妥当な電荷量を各ノードならびにクロックドライバに与えた時に得られる各ノードのソフトエラー率を、Ｒ０２ノードでのソフトエラー率を１とした時の相対値で示す。臨界電荷量は各ノード及びクロックドライバによって異なる。 
【００３２】
【表１】
2008210247.tif 000003
【００３３】
表２には、表１で与えた臨界電荷量の倍の値を臨界電荷量に設定した場合の相対的なソフトエラー率を示す。
【表２】
2008210247.tif 000004
【００３４】
いずれの場合においても、電荷収集率マップ生成におけるデバイスシミュレーション数を減らした方法Ｂ又は方法Ｃを用いた時のエラー率は、全ての拡散層に対してデバイスシミュレーションを行っている方法Ａとほぼ同じとなる。つまり、予測精度を落とすことなく、デバイスシミュレーション数を削減できることが示されている。方法Ａのエラー率に対する方法Ｂ、Ｃのエラー率の平均自乗誤差はそれぞれ、４．５％及び３．９％であり、収集率の近似精度が高いと考えられる方法Ｃの方がわずかながら誤差が小さい。
【００３５】
方法Ｂにおけるデバイスシミュレーションは、ｎＭＯＳＦＥＴ及びｐＭＯＳＦＥＴのクロックドライバＰ０１の拡散層に対するもののみとなるため、デバイスシミュレーション数は、大雑把にいえば２／１８で済む。方法Ｃに関しては、ｎＭＯＳＦＥＴについてはＰ０１とＲ０１の二つの拡散層についてデバイスシミュレーションしたものと考えると、デバイスシミュレーション数は、大雑把にいえば３／１８で済む。但し、これは、各ノードのソフトエラー値の相対的な大小関係を得る場合である。表１及び２において、Ｒ０２ノードのソフトエラー率の絶対値は方法によって多少変化する。このため、少なくとも一つのノードに関するソフトエラー値については、関与する拡散層全てについてデバイスシミュレーションを実施した場合のエラー率を求め、簡易計算の場合と比較して補正を行うべきである。この例の場合、そのためには、方法Ｂでも方法Ｃでも５つの拡散層についての計算を要するため、必要なデバイスシミュレーション数は、大雑把にいえば５／１８で済むということになる。
【００３６】
上記実施形態の手法は、フリップフロップなどのように複数のトランジスタで構成されていて、ソフトエラーの元となる電荷収集に係わる拡散層が多数ある回路に関して、デバイスシミュレーションによって電荷収集モデルを構築するソフトエラー率の計算方法に適用され、デバイスシミュレーション数を削減することができる。その結果、計算時間が短縮できるほか、人手でシミュレーションの準備を行う場合に起きる人為的なミスを減らすことができる。
【００３７】
なお、上記実施形態では、宇宙線中性子起因のソフトエラー率の計算を想定したが、α線起因のソフトエラーや、ボロン１０と言われるボロン同位体と熱中性子との反応で生じる二次粒子が原因となるソフトエラー率計算にも適用できる。
【００３８】
以上、本発明をその好適な実施態様に基づいて説明したが、本発明のソフトエラー率計算方法、計算装置及びプログラムは、上記実施態様の構成にのみ限定されるものではなく、上記実施態様の構成から種々の修正及び変更を施したものも、本発明の範囲に含まれる。
【産業上の利用可能性】
【００３９】
本発明は、半導体記憶素子のソフトエラー率予測装置や、予測装置を実現するコンピュータプログラムといった用途に適用できる。
【図面の簡単な説明】
【００４０】
【図１】本発明の実施の形態に係るソフトエラー率計算方法における処理を示すフローチャートである。
【図２】本発明の実施の形態に係るソフトエラー率計算装置のブロック図である。
【図３】本発明の第１の実施形態に係るソフトエラー率計算方法を用いる、典型的な電荷収集率マップ構築処理のフローチャートである。
【図４】本発明の第２の実施形態に係るソフトエラー率計算方法を用いる、別の電荷収集率マップ構築処理のフローチャートである。
【図５】電荷収集率と平均拡散層幅との関係を例示するグラフである。
【図６】従来のソフトエラー率計算方法で得られる、ｘ軸方向に二次粒子が入射した場合の電荷収集率マップの図である。
【符号の説明】
【００４１】
１０：ソフトエラー率計算装置
１１：デバイスシミュレーション
１２：デバイスシミュレーション
１３：デバイスシミュレーション
１４：収集率生成部
１５：モンテカルロ統計計算部
【図１】
2008210247.tif 000005
【図２】
2008210247.tif 000006
【図３】
2008210247.tif 000007
【図４】
2008210247.tif 000008
【図５】
2008210247.tif 000009
【図６】
2008210247.tif 000010