【手続補正書】
【提出日】平成21年10月19日(2009.10.19)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ガラス基板又は可撓性のプラスチック基板上に下地膜を形成する第１工程と、
前記下地膜上に半導体膜を形成する第２工程と、
前記半導体膜上に該半導体膜の酸化又は窒化を防止する膜を所定のパターンに形成する第３工程と、
前記ガラス基板の温度を該ガラス基板の歪点より１００℃以上低い温度とし、又は前記プラスチック基板の温度を該プラスチック基板のガラス転移点以下の温度とし、前記半導体膜の前記所定のパターンに覆われていない領域をラジカル酸化又はラジカル窒化して素子分離をおこなう第４工程とを有し、
前記ラジカル酸化又はラジカル窒化は、プラズマ生成領域と離間して配置された前記半導体膜上において、電子温度が０．５ｅＶ以上１．５ｅＶ以下、電子密度が１×１０１１ｃｍ−３以上１×１０１３ｃｍ−３以下であるプラズマ処理室でおこなわれることを特徴とする半導体素子の作製方法。
【請求項２】
ガラス基板又は可撓性のプラスチック基板上に下地膜を形成する第１工程と、
前記下地膜上に半導体膜を形成する第２工程と、
前記半導体膜上にタングステン膜を所定のパターンに形成する第３工程と、
前記ガラス基板の温度を該ガラス基板の歪点より１００℃以上低い温度とし、又は前記プラスチック基板の温度を該プラスチック基板のガラス転移点以下の温度とし、前記半導体膜の前記所定のパターンに覆われていない領域をラジカル酸化して素子分離をおこなう第４工程とを有し、
前記ラジカル酸化は、プラズマ生成領域と離間して配置された前記半導体膜上において、電子温度が０．５ｅＶ以上１．５ｅＶ以下、電子密度が１×１０１１ｃｍ−３以上１×１０１３ｃｍ−３以下であるプラズマ処理室でおこなわれると共に、前記プラズマ処理室には、アルゴン、水素及び酸素が導入され、そのうち水素と酸素の流量比Ｈ２／Ｏ２は２以上４以下であることを特徴とする半導体素子の作製方法。
【請求項３】
ガラス基板又は可撓性のプラスチック基板上に下地膜を形成する第１工程と、
前記下地膜上に半導体膜を形成する第２工程と、
前記ガラス基板の温度を該ガラス基板の歪点より１００℃以上低い温度とし、又は前記プラスチック基板の温度を該プラスチック基板のガラス転移点以下の温度とし、前記半導体膜をラジカル酸化又はラジカル窒化して該半導体膜の表面に酸化膜又は窒化膜を形成する第３工程と、
前記酸化膜又は前記窒化膜上に前記半導体膜の酸化又は窒化を防止する膜を形成する第４工程と、
前記酸化膜又は前記窒化膜と前記酸化又は窒化を防止する膜とを所定のパターンに形成する第５工程と、
前記ガラス基板の温度を該ガラス基板の歪点より１００℃以上低い温度とし、又は前記プラスチック基板の温度を該プラスチック基板のガラス転移点以下の温度とし、前記半導体膜の前記所定のパターンに覆われていない領域をラジカル酸化又はラジカル窒化して素子分離をおこなう第６工程とを有し、
前記ラジカル酸化又はラジカル窒化は、プラズマ生成領域と離間して配置された前記半導体膜上において、電子温度が０．５ｅＶ以上１．５ｅＶ以下、電子密度が１×１０１１ｃｍ−３以上１×１０１３ｃｍ−３以下であるプラズマ処理室でおこなわれることを特徴とする半導体素子の作製方法。
【請求項４】
ガラス基板又は可撓性のプラスチック基板上に下地膜を形成する第１工程と、
前記下地膜上に半導体膜を形成する第２工程と、
前記ガラス基板の温度を該ガラス基板の歪点より１００℃以上低い温度とし、又は前記プラスチック基板の温度を該プラスチック基板のガラス転移点以下の温度とし、前記半導体膜をラジカル酸化して該半導体膜の表面に酸化膜を形成する第３工程と、
前記酸化膜上にタングステン膜を形成する第４工程と、
前記酸化膜と前記タングステン膜とを所定のパターンに形成する第５工程と、
前記ガラス基板の温度を該ガラス基板の歪点より１００℃以上低い温度とし、又は前記プラスチック基板の温度を該プラスチック基板のガラス転移点以下の温度とし、前記半導体膜の前記所定のパターンに覆われていない領域をラジカル酸化して素子分離をおこなう第６工程とを有し、
前記ラジカル酸化は、プラズマ生成領域と離間して配置された前記半導体膜上において、電子温度が０．５ｅＶ以上１．５ｅＶ以下、電子密度が１×１０１１ｃｍ−３以上１×１０１３ｃｍ−３以下であるプラズマ処理室でおこなわれると共に、前記プラズマ処理室には、アルゴン、水素及び酸素が導入され、そのうち水素と酸素の流量比Ｈ２／Ｏ２は２以上４以下であることを特徴とする半導体素子の作製方法。
【請求項５】
ガラス基板又は可撓性のプラスチック基板上にゲート電極を形成する第１工程と、
前記ゲート電極上にゲート絶縁膜を形成する第２工程と、
前記ゲート絶縁膜上に半導体膜を形成する第３工程と、
前記半導体膜上に前記ゲート電極と重なるように該半導体膜の酸化又は窒化を防止する膜を所定のパターンに形成する第４工程と、
前記ガラス基板の温度を該ガラス基板の歪点より１００℃以上低い温度とし、又は前記プラスチック基板の温度を該プラスチック基板のガラス転移点以下の温度とし、前記半導体膜の前記所定のパターンに覆われていない領域をラジカル酸化又はラジカル窒化して素子分離をおこなう第５工程と、
前記所定のパターンに形成された酸化又は窒化を防止する膜を除去する第６工程とを有し、
前記ラジカル酸化又はラジカル窒化は、プラズマ生成領域と離間して配置された前記半導体膜上において、電子温度が０．５ｅＶ以上１．５ｅＶ以下、電子密度が１×１０１１ｃｍ−３以上１×１０１３ｃｍ−３以下であるプラズマ処理室でおこなわれることを特徴とする半導体素子の作製方法。
【請求項６】
ガラス基板又は可撓性のプラスチック基板上にゲート電極を形成する第１工程と、
前記ゲート電極上にゲート絶縁膜を形成する第２工程と、
前記ゲート絶縁膜上に半導体膜を形成する第３工程と、
前記半導体膜上に前記ゲート電極と重なるようにタングステン膜を所定のパターンに形成する第４工程と、
前記ガラス基板の温度を該ガラス基板の歪点より１００℃以上低い温度とし、又は前記プラスチック基板の温度を該プラスチック基板のガラス転移点以下の温度とし、前記半導体膜の前記所定のパターンに覆われていない領域をラジカル酸化して素子分離をおこなう第５工程と、
前記所定のパターンに形成されたタングステン膜を除去する第６工程とを有し、
前記ラジカル酸化は、プラズマ生成領域と離間して配置された前記半導体膜上において、電子温度が０．５ｅＶ以上１．５ｅＶ以下、電子密度が１×１０１１ｃｍ−３以上１×１０１３ｃｍ−３以下であるプラズマ処理室でおこなわれると共に、前記プラズマ処理室には、アルゴン、水素及び酸素が導入され、そのうち水素と酸素の流量比Ｈ２／Ｏ２は２以上４以下であることを特徴とする半導体素子の作製方法。
【請求項７】
請求項１において、前記第４工程の後、前記所定のパターンに形成された酸化又は窒化を防止する膜を除去する工程を有することを特徴とする半導体素子の作製方法。
【請求項８】
請求項２において、前記第４工程の後、前記所定のパターンに形成されたタングステン膜を除去する工程を有することを特徴とする半導体素子の作製方法。
【請求項９】
ガラス基板又は可撓性のプラスチック基板上の下地膜と、
前記下地膜上の、隣り合う素子間を分離する絶縁膜と、
前記下地膜上の、前記絶縁膜に接するソース領域及びドレイン領域を有する厚さ１０ｎｍ以上２０ｎｍ以下の半導体膜と、
前記半導体膜上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上のゲート電極とを有し、
前記絶縁膜は半導体膜がラジカル酸化又はラジカル窒化されたものであることを特徴とする半導体素子。
【請求項１０】
ガラス基板又は可撓性のプラスチック基板上のゲート電極と、
前記ゲート電極上のゲート絶縁膜と、
前記ゲート絶縁膜上の、隣り合う素子間を分離する絶縁膜と、
前記ゲート絶縁膜上の、前記絶縁膜に接するソース領域及びドレイン領域を有する厚さ１０ｎｍ以上２０ｎｍ以下の半導体膜とを有し、
前記絶縁膜は半導体膜がラジカル酸化又はラジカル窒化されたものであることを特徴とする半導体素子。