【手続補正書】
【提出日】平成21年3月17日(2009.3.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
アドレステーブルと、
キャッシュメモリと、
ユーザーデータの記憶媒体であるフラッシュメモリデバイスと、
上記フラッシュメモリデバイスのアクセス管理を行う制御回路と、を有し、
上記制御回路は、上記フラッシュメモリデバイスのデータにアクセスする際、アクセスはアドレステーブルを介して行い、
上記アドレステーブルにおいては、初期論理アドレスより生成されたアドレス値をインデックスとして、当該インデックスに対応するフラッシュメモリデバイス上のユーザーデータの所在情報が取得され、
上記アドレステーブルの全体は、上記インデックスの領域ごとに複数の小アドレステーブルに分割されており、当該分割されたアドレステーブルは上記フラッシュメモリデバイス内に格納され、ユーザーデータがアクセスされる際、必要に応じて読み出され、上記小アドレステーブルをエントリとして、上記キャッシュメモリ上に展開される
記憶装置。
【請求項２】
上記キャッシュメモリはライトバック方式でアクセスされる
請求項１記載の記憶装置。
【請求項３】
上記キャッシュメモリは、上記小アドレステーブルをエントリとして、小アドレステーブルを複数格納する
請求項１記載の記憶装置。
【請求項４】
上記小アドレステーブルは、上記フラッシュメモリデバイスにおける一括読み出し／書き込み単位であるページごとに、上記フラッシュメモリデバイスに格納されている
請求項１記載の記憶装置。
【請求項５】
第２のアドレステーブルを、さらに有し、
上記第２のアドレステーブルにおいては、初期論理アドレスに対応する上記小アドレステーブルの上記フラッシュメモリデバイス上の所在情報が取得され、
上記制御回路によるフラッシュメモリ上のユーザーデータへのアクセス管理においては、
初期論理アドレス情報をもとに、上記第２のアドレステーブルが参照され、対応する小アドレステーブルの所在情報が取得され、
上記所在情報を基に、まずキャッシュメモリ内の所望の小アドレステーブルの有無がチェックされ、
ミスヒットの場合はフラッシュメモリから対応する小アドレステーブルが読み出されて、上記メモリ領域上に展開され、
初期論理アドレス情報をもとに、上記小アドレステーブルが参照され、アクセスすべきユーザーデータの所在情報が取得され、
上記ユーザーデータの所在情報を基に、フラッシュメモリ上のユーザーデータがアクセスされる
請求項１記載の記憶装置。
【請求項６】
第２のアドレステーブルを、さらに有し、
上記第２のアドレステーブルにおいては、初期論理アドレスに対応する上記小アドレステーブルの上記フラッシュメモリデバイス上の所在情報が取得され、
上記制御回路によるフラッシュメモリ上のユーザーデータへのアクセス管理においては、
初期論理アドレス情報をもとに、キャッシュメモリ内の所望の小アドレステーブルの有無がチェックされ、
ミスヒットの場合、初期論理アドレス情報をもとに、上記第二のアドレステーブルが参照され、対応する小アドレステーブルの所在情報が取得され、さらにフラッシュメモリから対応する小アドレステーブルが読み出されて、上記メモリ領域上に展開され、
初期論理アドレス情報をもとに、上記小アドレステーブルが参照され、アクセスすべきユーザーデータの所在情報が取得され、
上記ユーザーデータの所在情報を基に、フラッシュメモリ上のユーザーデータがアクセスされる
請求項１記載の記憶装置。
【請求項７】
第１のアドレステーブルと、
第２のアドレステーブルと、
メモリと、
ユーザーデータの記憶媒体であるフラッシュメモリデバイスと、
上記フラッシュメモリデバイスのアクセス管理を行う制御回路と、を有し、
上記制御回路は、上記フラッシュメモリデバイスのデータにアクセスする際、アクセスはアドレステーブルを介して行い、
上記第１のアドレステーブルにおいては、初期論理アドレスより生成されたアドレス値をインデックスとして、当該インデックスに対応するフラッシュメモリデバイス上のユーザーデータの所在情報が取得され、
上記第１のアドレステーブルの全体は、上記インデックスの領域ごとに複数の小アドレステーブルに分割されており、当該分割されたアドレステーブルは上記フラッシュメモリデバイス内に格納され、ユーザーデータがアクセスされる際、必要に応じて読み出され、上記メモリ上に展開され、
上記第２のアドレステーブルにおいては、初期論理アドレスに対応する上記小アドレステーブルの上記フラッシュメモリデバイス上の所在情報が取得され、
上記小アドレステーブルがフラッシュメモリに保存される際には、上記第２のアドレステーブル上の、上記小アドレステーブルに対応する所在情報が、同時並列的に更新され、上記第２のアドレステーブルの更新箇所を示す情報が、フラッシュメモリ上に保存される小アドレステーブルを含むデータグループ内の予備領域に同時に保存される
記憶装置。
【請求項８】
第１のアドレステーブルと、
第２のアドレステーブルと、
メモリと、
ユーザーデータの記憶媒体であるフラッシュメモリデバイスと、
上記フラッシュメモリデバイスのアクセス管理を行う制御回路と、を有し、
上記制御回路は、上記フラッシュメモリデバイスのデータにアクセスする際、アクセスはアドレステーブルを介して行い、
上記第１のアドレステーブルにおいては、初期論理アドレスより生成されたアドレス値をインデックスとして、当該インデックスに対応するフラッシュメモリデバイス上のユーザーデータの所在情報が取得され、
上記第１のアドレステーブルの全体は、上記インデックスの領域ごとに複数の小アドレステーブルに分割されており、当該分割されたアドレステーブルは上記フラッシュメモリデバイス内に格納され、ユーザーデータがアクセスされる際、必要に応じて読み出され、上記メモリ上に展開され、
上記第２のアドレステーブルにおいては、初期論理アドレスに対応する上記小アドレステーブルの上記フラッシュメモリデバイス上の所在情報が取得され、
上記第２のアドレステーブルは、不揮発性ＲＡＭに格納されている
記憶装置。
【請求項９】
アドレステーブルと、
キャッシュメモリと、
ユーザーデータの記憶媒体であるフラッシュメモリデバイスと、
上記フラッシュメモリデバイスのアクセス管理を行う制御回路と、を有し、
上記制御回路は、上記フラッシュメモリデバイスのデータにアクセスする際、アクセスはアドレステーブルを介して行い、
上記アドレステーブルにおいては、初期論理アドレスより生成されたアドレス値をインデックスとして、当該インデックスに対応するフラッシュメモリデバイス上のユーザーデータの所在情報が取得され、
上記アドレステーブルの全体は、上記インデックスの領域ごとに複数の小アドレステーブルに分割されており、当該小アドレステーブルは上記フラッシュメモリデバイス内に格納され、ユーザーデータがアクセスされる際、必要に応じて読み出され、上記キャッシュメモリに展開され、
上記キャッシュメモリには複数のエントリが登録でき、ユーザーデータが格納された第１のエントリと、上記小アドレステーブルが格納された第２のエントリとが、混在して登録されている
記憶装置。
【請求項１０】
上記キャッシュメモリ上の全てのユーザーデータに対して、対応するアドレステーブルが同時にキャッシュメモリ上に存在していることを保証するように、アドレステーブルの開放順位が設定される
請求項９記載の記憶装置。
【請求項１１】
少なくともユーザーデータが上記キャッシュメモリに追加される際には、対応するテーブルの開放順位が、その下位に設定される
請求項１０記載の記憶装置。
【請求項１２】
記憶媒体であるフラッシュメモリデバイスと、
制御回路と、を有し、
上記制御回路は、ホストから入力されたユーザーデータと、当該記憶装置内部で生成され、使用される管理用データの双方をフラッシュメモリに保存し、
上記ユーザーデータと管理用データは、各々複数の格納領域をフラッシュメモリデバイス上に動的に確保され、それらの領域は互いに混在して存在している
記憶装置。
【請求項１３】
上記制御回路は、
上記フラッシュメモリデバイスの物理アドレスまたは論理アドレスに沿って共通のポインタを進め、
上記ポインタ位置またはその近傍に第１の空き領域を確保して、当該第１の空き領域にユーザーデータを記録し、あるいは第２の空き領域を確保して、当該第２の空き領域に管理用データを記録する
請求項１２記載の記憶装置。
【請求項１４】
ユーザーデータの格納領域および管理用データの格納領域は、上記フラッシュメモリデバイスの一括消去単位であるブロック領域ごとに確保される
請求項１２記載の記憶装置。
【請求項１５】
ユーザーデータの格納領域および管理用データの格納領域は、上記フラッシュメモリデバイスの一括消去単位であるブロック領域ごとに確保される
請求項１３記載の記憶装置。
【請求項１６】
ユーザーデータおよび管理用データは、上記フラッシュメモリデバイスの一括書き込み単位であるページ領域ごとに、確保されたブロック領域内の下位アドレスから下詰で格納される
請求項１４記載の記憶装置。
【請求項１７】
ユーザーデータおよび管理用データは、上記フラッシュメモリデバイスの一括書き込み単位であるページ領域ごとに、確保されたブロック領域内の下位アドレスから下詰で格納される
請求項１５記載の記憶装置。
【請求項１８】
アドレステーブルと、
メモリと、
ユーザーデータの記憶媒体であるフラッシュメモリデバイスと、
上記フラッシュメモリデバイスのアクセス管理を行う制御回路と、を有し、
上記制御回路は、上記フラッシュメモリデバイスのデータにアクセスする際、アクセスはアドレステーブルを介して行い、
上記アドレステーブルにおいては、初期論理アドレスより生成されたアドレス値をインデックスとして、当該インデックスに対応するフラッシュメモリデバイス上のユーザーデータの所在情報が取得され、
上記アドレステーブルの全体は、上記インデックスの領域ごとに複数の小アドレステーブルに分割されており、当該分割されたアドレステーブルは上記フラッシュメモリデバイス内に格納され、ユーザーデータがアクセスされる際、必要に応じて読み出され、上記メモリ上に展開され、
上記小アドレステーブルの格納領域は、上記フラッシュメモリデバイスの一括消去単位であるブロック領域ごとに、ユーザーデータが格納されたブロックと混在して動的に確保され、各ブロック領域には複数の小アドレステーブルが格納される
記憶装置。
【請求項１９】
複数の小アドレステーブルを含む連続したインデックス領域ごとに、上記格納用ブロックは各々確保され、各インデックス領域に対応するフラッシュメモリデバイス上の各ブロックの所在が第２のテーブルとしてメモリ上に保存されている
請求項１８記載の記憶装置。
【請求項２０】
各小アドレステーブルは、上記フラッシュメモリデバイスの一括書き込み単位であるページ領域ごとに、確保されたブロック領域内の下位アドレスから下詰で格納される
請求項１８記載の記憶装置。
【請求項２１】
アドレステーブルと、
キャッシュメモリと、
ユーザーデータの記憶媒体であるフラッシュメモリデバイスと、
上記フラッシュメモリデバイスのアクセス管理を行う制御回路と、
上記フラッシュメモリデバイスのユーザーデータにアクセス可能な処理装置と、を有し、
上記制御回路は、上記処理装置が上記フラッシュメモリデバイスのデータにアクセスする際、アクセスはアドレステーブルを介して行い、
上記アドレステーブルにおいては、初期論理アドレスより生成されたアドレス値をインデックスとして、当該インデックスに対応するフラッシュメモリデバイス上のユーザーデータの所在情報が取得され、
上記アドレステーブルの全体は、上記インデックスの領域ごとに複数の小アドレステーブルに分割されており、当該分割されたアドレステーブルは上記フラッシュメモリデバイス内に格納され、ユーザーデータがアクセスされる際、必要に応じて読み出され、上記小アドレステーブルをエントリとして、上記キャッシュメモリ上に展開される
コンピュータシステム。
【請求項２２】
上記キャッシュメモリはライトバック方式でアクセスされる
請求項２１記載のコンピュータシステム。
【請求項２３】
上記キャッシュメモリは、上記小アドレステーブルをエントリとして、小アドレステーブルを複数格納する
請求項２１記載のコンピュータシステム。
【請求項２４】
アドレステーブルと、
キャッシュメモリと、
ユーザーデータの記憶媒体であるフラッシュメモリデバイスと、
上記フラッシュメモリデバイスのアクセス管理を行う制御回路と、
上記フラッシュメモリデバイスのユーザーデータにアクセス可能な処理装置と、を有し、
上記制御回路は、上記処理装置が上記フラッシュメモリデバイスのデータにアクセスする際、アクセスはアドレステーブルを介して行い、
上記アドレステーブルにおいては、初期論理アドレスより生成されたアドレス値をインデックスとして、当該インデックスに対応するフラッシュメモリデバイス上のユーザーデータの所在情報が取得され、
上記アドレステーブルの全体は、上記インデックスの領域ごとに複数の小アドレステーブルに分割されており、当該小アドレステーブルは上記フラッシュメモリデバイス内に格納され、ユーザーデータがアクセスされる際、必要に応じて読み出され、上記キャッシュメモリに展開され、
上記キャッシュメモリには複数のエントリが登録でき、ユーザーデータが格納された第１のエントリと、上記小アドレステーブルが格納された第２のエントリとが、混在して登録されている
コンピュータシステム。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】記憶装置、コンピュータシステム