【手続補正書】
【提出日】平成21年1月16日(2009.1.16)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
パルスまたはパルスエッジを用いて線形変位値または角度変位値をシーケンシャルデジタル係数するためのインクレメンタルエンコーダをシミュレートするという用途を含む、数値設定値（L(Ta)）を用いた複数の電気パルス、またはパルスエッジを自動的に形成する方法であって、
値発生器が、設定値（Ｌ（Ｔａ））を出力し、設定値は計算・制御手段により検出され、設定値（Ｌａ（Ｔａ））に関連してパルスのために１つまたは複数の出力を有するパルス切替インターフェースがトリガされ、
値発生器は繰り返される第１サイクルタイム（Ｔａ）内で設定値（Ｌａ（Ｔａ））を繰り返し出力し、第１サイクルタイム（Ｔａ）の１サイクル内に発生されるパルスまたはパルスエッジの数は、それぞれの差分値（ΔＬ）に基づいて定められ、演算・制御手段は、プログラミングまたは回路によって各第１サイクルタイム（Ｔａ）毎に、
（ａ）現在設定値（Ｌ（Ｔａ））を検出するステップ、
（ｂ）設定値（Ｌ（Ｔａ））と、（前回設定値（Ｌ（Ｔａ））から追跡した内部的インクリメント値（Ｌ（Ｔｋ））とから、差分値（ΔＬ）を決定するステップ、
（ｃ）内部インクリメント値（Ｌ（Ｔｋ））を追跡し、ここにおいて、第１サイクルタイム（Ｔａ）は、複数の連続する第２サイクルタイム（Ｔｋ）によって（ｋ）個に分割されており、その時間中において関係するインクリメント値（Ｌ（Ｔｋ））は設定値および／または差分値（ΔＬ）に従って増加カウントまたは減少カウントされるステップ、
（ｄ）1つの第２サイクルタイム（Ｔｋ）の時間内に、差分値（ΔＬ）をパルス切替インターフェースへの制御信号に変換し、各第２サイクルタイム（Ｔｋ）内において、インクリメント値（Ｌ（Ｔｋ））の増減に応じて対応するパルスを出力するようにパルス切替インターフェースがトリガされるステップ、
を行うことを含む、上記方法。
【請求項２】
差分値（ΔＬ）を、第１サイクル時間（Ｔａ）内に発生する複数の第２サイクルタイム（Ｔｋ）にわたって、積分計算プロセスによって処理し、該第２サイクルタイム（Ｔｋ）の各時間内に、処理結果に従いパルスを出力するためにパルス切替インターフェースがトリガされる、請求項１記載の方法。
【請求項３】
総合計としての差分値（ΔＬ）は、個別の合計部分値に分けられ、部分値の数は、第１サイクルタイムと第２サイクルタイムの比（ｋ）に対応しており、それぞれの第２サイクルタイム（Ｔｋ）において、合計部分値の個々のものの１つが制御信号を出力するものである、請求項１又は２に記載の方法。
【請求項４】
合計部分値に分けられたことにより生じる剰余が、複数の第２サイクルタイム（Ｔｋ）にわたって、積算プロセスで処理され、第２サイクルタイム中の積算結果に従い、対応する合計部分値が変化し、剰余も対応して変化する、請求項３に記載の方法。
【請求項５】
第１サイクルタイム（Ｔａ）において発生する複数の第２サイクルタイム（Ｔｋ）のそれぞれ、またはいくつかの時間内において、増分値（Ｌ（Ｔｋ））は合計部分値によって増減するものである、請求項３または４に記載の方法。
【請求項６】
合計部分値の積算値及び剰余が形成され、剰余は、第１サイクルタイム（Ｔａ）において発生する複数の第２サイクルタイム（Ｔｋ）にわたって、積算プロセスで処理され、第２サイクルタイム中の積算結果に従い、対応する合計部分値が増減し、剰余も対応して変化する、請求項３、４または５に記載の方法。
【請求項７】
増分値（Ｌ（Ｔｋ））は、長さ・角度計測システムにおける、位置測定値として使用される請求項１〜６のいずれかに記載の方法。
【請求項８】
計測系への増分又は位置測定値（Ｌ（Ｔｋ））の調整が、第２サイクルタイムに相応して、当該計測系のラインカウントの４倍のカウントに分解能を向上させることによって行われる、請求項７に記載の方法。
【請求項９】
パルス切替インターフェース制御信号が、現在の第２サイクルタイム（Ｔｋ）の増分値（Ｌ（Ｔｉｎｃ））と直前の第２サイクルタイム（Ｔｋ）の増分値（Ｌ（Ｔｉｎｃ）＿ａｌｔ）との間の増分値の差分値、の関数として形成される請求項１〜８のいずれかに記載の方法。
【請求項１０】
制御信号またはパルス切替インターフェースが、ステータス変数によって制御され、該ステータス変数は、限られた個数のステータス値を、あらかじめ設定された順序（０−１−２−３−０−１．．．）または逆順で経過してゆくことが可能なものであって、一定に保持されるか前後の値によって変化する前記差分値に応じて定まるものであり、パルス切替インターフェースの各ステータス値には特定のパルスパターンが割り当てられる、請求項９に記載の方法。
【請求項１１】
電子的駆動制御回路のレギュレーターがそれに接続される、インクリメンタルエンコーダーをシミュレートする用途に用いるものであって、設定値（Ｌ（Ｔａ））は位置公称値又は実測値であり、かつ／または、値発生器は公称値発生器を成すことを特徴とする、請求項１〜１０のいずれかに記載の方法。
【請求項１２】
第１サイクルタイムと第２サイクルタイムとの比（ｋ）が、５０〜５００００、好ましくは５００〜１００００である請求項１〜１０のいずれかに記載の方法。
【請求項１３】
パルスまたはパルスエッジを用いて線形変位値または角変位値のシーケンシャルデジタル計数を行うインクリメンタルエンコーダーをシミュレートするという用途を含む、請求項１〜１２のいずれかに記載の方法を実行するための、数値設定値（Ｌ（Ｔａ））を用いて数個の電気パルスないしパルスエッジを自動生成するデジタル電子データ処理装置であって、
発生した設定値（Ｌ（Ｔａ））及び他のパラメータ（ｋ）を等間隔の転送時間で繰り返しロードされ読み取ることが可能な、時間的に離散して動作する１つ以上のデータレジスター（１０、１１）と、
該１つ以上のデータレジスター（１０、１１）にアクセスし前記設定値（Ｌ（Ｔａ））とともにレジスターの内容を処理するように構成された演算・制御システムと、
前記演算・制御システムによって起動されることができ、パルス的なバイナリー切替状態を出力するよう設計されているパルス形成ロジックとを備え、
前記演算・制御システムは、第１サンプリングサイクルタイム（Ｔａ）に基づくサンプリングシステムとして機能するようプログラミング的および／または回路的に構成されており、更に、
（ａ）データレジスター（１０、１１）への周期的な時間離散アクセス、ここにおいてデータレジスター（１０、１１）から演算・制御システムへ設定値を転送する時間間隔は、第１サイクルタイム（Ｔａ）に対応しているものである、上記アクセスを行う機能と、
（ｂ）設定値（Ｌ（Ｔａ））よび前回設定値からトラッキングされた内部インクリメント値（Ｌ（Ｔｋ））から、差分値（ΔＬ）を生成する機能と、
（ｃ）前記差分値（ΔＬ）を、前記第１サンプリングサイクルタイム（Ｔａ）の第２サイクルタイム（Ｔｋ）に対する比（ｋ）に対応する数の個々の合計部分値へ分解し、前記増分値（Ｌ（Ｔｋ））を、該部分値のうちの１つの合計部分値を用いて増減カウントする機能と、
（ｄ）トラッキングの一環として第２サイクルタイム（Ｔｋ）の各時間内に、前記増分値（Ｌ（Ｔｋ））の増減に応じてパルス形成ロジックを起動させ、対応するパルスを出力する機能とを有するものである、前記デジタル電子データ処理装置。
【請求項１４】
演算・制御システムは、減算器と、除算器と、残余除算器および／または他の演算ユニットとを含み、１つ以上のデータレジスター（１０、１１）に接続可能で第１サイクルタイム（Ｔａ）の各時間内に１つ以上のデータレジスターからロードし作動して前記差分値（ΔＬ）を確定するものである請求項１３に記載の装置。
【請求項１５】
演算・制御システムのサンプリングシステムに設けられ、外部コンポーネント（１５、Ｍ−Ｄｒｉｖｅ）のための入力を有する割込み装置と、差分値形成を、演算・制御手段における第２サイクルタイム（Ｔｋ）に基づく演算演算プロセスに優先して開始させるトリガー出力とを更に備える、請求項１３又は１４に記載の装置。
【請求項１６】
サンプリングシステムと演算・制御システムの一方又は双方が、一つ以上の複合論理装置（ＣＰＤＬ）とフィールドプログラマブルゲートアレイ（ＦＰＧＡ）の一方又は双方により構成される請求項１３〜１５のいずれかに記載の装置。
【請求項１７】
サンプリングシステムと演算・制御システムの一方又は双方が、シーケンシャル命令処理を行う一つ以上のプロセッサで構成される請求項１３〜１５のいずれかに記載の装置。
【請求項１８】
パルス形成論理回路は、構造的にサンプリングシステム及び演算・制御システムと統合され、更に選択的に、複合論理装置又はフィールドプログラマブルゲートアレイと統合されるものである、請求項１３〜１７のいずれかに記載の装置。
【請求項１９】
パルス形成論理回路は、パルス制御信号を論理的にリンクするため、演算・制御システムが、トリガーとしての入力側に接続される別個のスイッチングネットワークで構成される、請求項１３〜１７のいずれかに記載の装置。
【請求項２０】
パルス形成論理回路は、プログラマブル論理フィールドまたは固定値メモリの形態の別個の回路網により実現されている、請求項１９に記載の装置。