【手続補正書】
【提出日】平成20年12月9日(2008.12.9)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
センスアンプ、および、該センスアンプに接続された複数のビット線と複数のワード線との交差個所にそれぞれメモリセルが設けられたメモリコアを有するメモリブロックを複数有し、前記ワード線を選択して当該ワード線に接続されたメモリセルを前記センスアンプにより同時に活性化して前記メモリブロックを順次リフレッシュするダイナミック型半導体メモリであって、
第１の内部リフレッシュ候補アドレスを出力する第１のリフレッシュカウンタと、
第１の内部リフレッシュ候補アドレスとは異なる第２の内部リフレッシュ候補アドレスを出力する第２のリフレッシュカウンタと、を備え、リフレッシュ動作時において、外部からアクセスされたアドレスが前記第１の内部リフレッシュ候補アドレスに一致したときは、前記第２の内部リフレッシュ候補アドレスからリフレッシュ動作を開始することを特徴とするダイナミック型半導体メモリ。
【請求項２】
請求項１に記載のダイナミック型半導体メモリにおいて、
前記第１のリフレッシュカウンタは、第１のカウント信号をカウントして前記第１の内部リフレッシュ候補アドレスを出力する第１のカウンタを備え、
前記第２のリフレッシュカウンタは、第２のカウント信号をカウントする第２のカウンタと、該第２のカウンタの出力を補数変換して前記第２の内部リフレッシュ候補アドレスを出力する補数変換回路と、を備えることを特徴とするダイナミック型半導体メモリ。
【請求項３】
請求項１または２に記載のダイナミック型半導体メモリにおいて、
前記第１のリフレッシュカウンタは、第１のカウント信号をカウントして第１のワード線の内部リフレッシュ候補アドレスを出力する第１のワード線アドレスカウンタ、および、該第１のワード線アドレスカウンタからのキャリー信号をカウントして第１のブロックメモリの内部リフレッシュ候補アドレスを出力する第１のブロックアドレスカウンタを備え、
前記第２のリフレッシュカウンタは、第２のカウント信号をカウントして第２のワード線の内部リフレッシュ候補アドレスを出力する第２のワード線アドレスカウンタ、および、該第２のワード線アドレスカウンタからのキャリー信号をカウントして第２のブロックメモリの内部リフレッシュ候補アドレスを出力する第２のブロックアドレスカウンタを備えることを特徴とするダイナミック型半導体メモリ。
【請求項４】
請求項３に記載のダイナミック型半導体メモリにおいて、
前記第１のワード線アドレスカウンタおよび前記第１のブロックアドレスカウンタは、初期状態において、ワード線アドレスおよびブロックアドレスの最下位ビットが設定されて前記第１のカウント信号に従ってカウントアップされ、且つ、
前記第２のワード線アドレスカウンタおよび前記第２のブロックアドレスカウンタは、初期状態において、ワード線アドレスおよびブロックアドレスの最上位ビットが設定されて前記第２のカウント信号に従ってカウントダウンされることを特徴とするダイナミック型半導体メモリ。
【請求項５】
請求項３に記載のダイナミック型半導体メモリにおいて、
リフレッシュ動作時に外部からアクセスされたブロックのアドレスが前記第１のブロックメモリの内部リフレッシュ候補アドレスに一致しないときは、前記第１の内部リフレッシュ候補アドレスからリフレッシュ動作を開始し、且つ、
前記リフレッシュ動作時に外部からアクセスされたブロックのアドレスが前記第１のブロックメモリの内部リフレッシュ候補アドレスに一致したときは、前記第２の内部リフレッシュ候補アドレスからリフレッシュ動作を開始することを特徴とするダイナミック型半導体メモリ。
【請求項６】
リフレッシュ動作時に、同時に活性化するセンスアンプ郡を共有するメモリセルアレイを有するメモリブロックを複数設けて構成されるダイナミック型半導体メモリのリフレッシュ制御方法であって、
前記複数のメモリブロックにおいて、異なる第１および第２のリフレッシュブロック候補を予め用意し、
前記第１または第２のいずれかのメモリブロックに対して前記リフレッシュ動作を行うようにしたことを特徴とするダイナミック型半導体メモリのリフレッシュ制御方法。
【請求項７】
請求項６に記載のダイナミック型半導体メモリのリフレッシュ制御方法において、
前記リフレッシュ動作は、定期的な制御信号を元に生成したリフレッシュ信号に従って行うことを特徴とするダイナミック型半導体メモリのリフレッシュ制御方法。
【請求項８】
請求項６または７に記載のダイナミック型半導体メモリのリフレッシュ制御方法において、
該ダイナミック型半導体メモリに対する外部アクセス動作および前記リフレッシュ動作を同時に行うことを特徴とするダイナミック型半導体メモリのリフレッシュ制御方法。
【請求項９】
請求項７〜８のいずれか１項に記載のダイナミック型半導体メモリのリフレッシュ制御方法において、
該ダイナミック型半導体メモリに対する外部アクセス動作が、予め用意された第１および第２のリフレッシュブロック候補のどちらとも一致しない場合、該第１のリフレッシュブロック候補に対してリフレッシュ動作を行うことを特徴とするダイナミック型半導体メモリのリフレッシュ制御方法。
【請求項１０】
リフレッシュ動作時に、同時に活性化するセンスアンプ郡を共有するメモリセルアレイを有するメモリブロックを複数設けて構成されるダイナミック型半導体メモリのリフレッシュ制御方法であって、
前記各メモリブロックにおいて、１行のメモリセルを選択してリシュレッシュを行うワード線の論理アドレスをリフレッシュワード線アドレスとし、且つ、リフレッシュするメモリブロックアドレスおよびリフレッシュするワード線のアドレスを総称してリフレッシュアドレスとし、
第１のリフレッシュアドレスおよび第２のリフレッシュアドレスをそれぞれ独立したリセット機能付き第１のリフレッシュカウンタおよび第２のリフレッシュカウンタにより生成することを特徴とすることを特徴とするダイナミック型半導体メモリのリフレッシュ制御方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
ダイナミック型半導体メモリ１００は、例えば、トランジスタおよびキャパタで構成されるメモリセルＭＣにおけるキャパシタの電荷の有無でデータを記憶しているため、構造上、キャパシタからの電荷リークが避けられず、一定時間毎に失った電荷の再注入（再書き込み）を行う必要がある。この一定時間毎の再書き込みが、リフレッシュ動作である。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００４６
【補正方法】変更
【補正の内容】
【００４６】
また、第２のリフレッシュカウンタ２２は、図６に示すカウンタ２１０および補数変換回路２２１で構成され、リセット信号ＲＳＴおよび第２のカウント信号ＣＮＴ２をカウンタ２１０に入力し、そのカウンタ２１０の出力信号を補数変換して、ワード線の内部リフレッシュ候補アドレスＲ［ＷＬ］およびブロックメモリの内部リフレッシュ候補アドレスＲ［Ｂｌｏｃｋ］を内部リフレッシュ候補アドレスＲ２として出力する。ここで、補数変換回路２２１は、例えば、４ビットの信号の場合、カウンタ２１０の出力信号が『００００』の場合は『１１１１』を出力し、『１０００』の場合は『０１１１』を出力し、そして、『０１００』の場合は『１０１１』を出力する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００７０
【補正方法】変更
【補正の内容】
【００７０】
ステップＳＴ１２では、Ｒ１がＲ２に一致するかどうかを判定し、一致しないと判定されると、ステップＳＴ２に戻って同様の処理を繰り返し、一致すると判定されると、ステップＳＴ１３に進む。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００７３
【補正方法】変更
【補正の内容】
【００７３】
ステップＳＴ１３では、第１のクロック信号ＣＬＫ１毎に、外部アクセスアドレスおよびＲ１を比較する。ステップＳＴ１３において、外部アクセスアドレスがＲ１に一致すると判定されると、ステップＳＴ１３の処理を繰り返し、外部アクセスアドレスがＲ１に一致しないと判定されると、ステップＳＴ１４に進む。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】０１１２
【補正方法】変更
【補正の内容】
【０１１２】
（付記３）
付記１または２に記載のダイナミック型半導体メモリにおいて、
前記第１のリフレッシュカウンタは、第１のカウント信号をカウントして第１のワード線の内部リフレッシュ候補アドレスを出力する第１のワード線アドレスカウンタ、および、該第１のワード線アドレスカウンタからのキャリー信号をカウントして第１のブロックメモリの内部リフレッシュ候補アドレスを出力する第１のブロックアドレスカウンタを備え、
前記第２のリフレッシュカウンタは、第２のカウント信号をカウントして第２のワード線の内部リフレッシュ候補アドレスを出力する第２のワード線アドレスカウンタ、および、該第２のワード線アドレスカウンタからのキャリー信号をカウントして第２のブロックメモリの内部リフレッシュ候補アドレスを出力する第２のブロックアドレスカウンタを備えることを特徴とするダイナミック型半導体メモリ。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】０１２８
【補正方法】変更
【補正の内容】
【０１２８】
（付記１９）
付記１８に記載のダイナミック型半導体メモリのリフレッシュ制御方法において、
さらに、前記定期的な制御信号を第１の分周率とは異なる第２の分周率で分周した第２のクロック信号により、リフレッシュ動作を開始し、その後、前記第１のクロック信号に従って、全てのメモリセルに対してリフレッシュ動作を逐次行い、全てのメモリセルに対するリフレッシュ動作が終了したら、次の前記第２のクロック信号が与えられるまでリフレッシュ動作を行わないことを特徴とするダイナミック型半導体メモリのリフレッシュ制御方法。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】０１３０
【補正方法】変更
【補正の内容】
【０１３０】
（付記２１）
付記２０に記載のダイナミック型半導体メモリのリフレッシュ制御方法において、
前記第２のクロック信号は、前記定期的な制御信号とは異なる他の定期的な制御信号を元に生成されることを特徴とするダイナミック型半導体メモリのリフレッシュ制御方法。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】０１５１
【補正方法】変更
【補正の内容】
【０１５１】
（付記４２）
付記３０〜４１のいずれか１項に記載のダイナミック型半導体メモリのリフレッシュ制御方法において、
リフレッシュブロックの総数をＭ、ブロック中のワード線の総数をＮ、メモリセルのデータ保持時間をｔＲＥＦ、第１のクロックの周期をｔＣＹとするとき、ｔＲＥＦ／２−ｔＣＹ×（Ｍ−１）×Ｎの時間内にＮ回のリフレッシュコマンドを要求することを特徴とするダイナミック型半導体メモリのリフレッシュ制御方法。