(57)【要約】【課題】本発明は、逆流による電源損傷のおそれがなく、簡単な構成で電源切替えを行うことができる電源切替え回路を提供することを目的とする。【解決手段】第１の電源の供給を検出する検出手段１２と、第２の電源の電圧と前記出力端子の電圧を比較する比較手段１３と、第１の入力端子と出力端子の間に直列接続された第１、第２のスイッチ手段Ｍ１−１，Ｍ１−２と、第２の入力端子と出力端子の間に設けられた第３のスイッチ手段Ｍ２と、検出手段１３が第１の電源の供給を検出したとき、第３のスイッチ手段Ｍ２をオフしたのち第１の所定時間後に第１、第２のスイッチ手段Ｍ１−１，Ｍ１−２をオンし、また、検出手段１３が第１の電源の供給停止を検出したとき、第１、第２のスイッチ手段Ｍ１−１，Ｍ１−２をオフし比較手段１３で前記出力端子の電圧が第２の電源の電圧より低下したことを検出したのち第２の所定時間後に第３のスイッチ手段Ｍ２をオンする制御手段１４とを有する。【選択図】  図１
2008118732.tif 000002
【特許請求の範囲】
【請求項１】
第１の入力端子に第１の電源を供給され、第２の入力端子に前記第１の電源より電圧の低い第２の電源を供給され、前記第１、第２の電源のいずれか一方を切替えて出力端子より負荷に供給する電源切替え回路において、
前記第１の電源の供給を検出する検出手段と、
前記第２の電源の電圧と前記出力端子の電圧を比較する比較手段と、
前記第１の入力端子と前記出力端子の間に直列接続された第１、第２のスイッチ手段と、
前記第２の入力端子と前記出力端子の間に設けられた第３のスイッチ手段と、
前記検出手段が前記第１の電源の供給を検出したとき、前記第３のスイッチ手段をオフしたのち第１の所定時間後に前記第１、第２のスイッチ手段をオンし、また、前記検出手段が前記第１の電源の供給停止を検出したとき、前記第１、第２のスイッチ手段をオフし前記比較手段で前記出力端子の電圧が第２の電源の電圧より低下したことを検出したのち第２の所定時間後に前記第３のスイッチ手段をオンする制御手段と
を有することを特徴とする電源切替え回路。
【請求項２】
請求項１記載の電源切替え回路において、
前記第１、第２のスイッチ手段は、ドレインを共通接続され、ソースをそれぞれ前記第１の入力端子と出力端子に接続された２つのｐチャネルＭＯＳトランジスタであることを特徴とする電源切替え回路。
【請求項３】
請求項１又は２記載の電源切替え回路において、
前記第３のスイッチ手段は、ドレインを前記第２の入力端子に接続され、ソースを前記出力端子に接続されたｐチャネルＭＯＳトランジスタであることを特徴とする電源切替え回路。
【請求項４】
請求項１乃至３のいずれか１項記載の電源切替え回路において、
前記第２の電源は、電池であることを特徴とする電源切替え回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源切替え回路に関し、電圧の異なる２つの電源を切替えて負荷に供給する電源切替え回路に関する。
【背景技術】
【０００２】
近年、デジタルカメラ、ボイスレコーダー、データレコーダー等の携帯用電子機器では単体の場合には電池を電源として動作し、例えばパーソナルコンピュータにＵＳＢ（Ｕｎｉｖｅｒｓａｌ  Ｓｅｒｉａｌ  Ｂｕｓ）で接続した場合にはＵＳＢを通してパーソナルコンピュータから供給される電源により動作するよう電源切替えを行うことが一般的である。
【０００３】
図５は、従来の電源切替え回路の一例のブロック図を示す。同図中、電源切替え回路１は、検出回路２，３と、制御回路４と、スイッチＳＷ１，ＳＷ２より構成されている。検出回路２は端子５に電圧３．３〜５Ｖの外部電源が供給されたことを検出して制御回路４に通知し、検出回路３は端子６に電圧０．９〜３Ｖの電池電源が供給されたことを検出して制御回路４に通知する。
【０００４】
制御回路４は、電池電源が供給され、かつ、外部電源が供給されていない場合にスイッチＳＷ２のみをオンして電池電源を端子７から出力する。また、外部電源が供給されている場合にスイッチＳＷ１のみをオンして外部電源を端子７から出力する。
【０００５】
なお、特許文献１には無瞬断電源切替えを行い、定常運用時には電力損失の低減化を図ることが記載されている。
【０００６】
また、特許文献２には外部電源用の遅延手段と、バッテリ用の逆流防止用ダイオードに並列接続したリレースイッチを備え、逆流防止用ダイオードの順方向バイアス電圧による電圧降下と電力損失をなくした電源切替え回路が記載されている。
【特許文献１】特開２００５−８０４９１号公報
【特許文献２】特開平１０−３３６９１２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
図５の従来回路では、端子７から出力する電源を外部電源から電池電源に切替え制御するとき、また、電池電源から外部電源に切替え制御するときに、端子５，６間が短絡して高電圧の外部電源が電池電源に逆流し電池が損傷するのを防止するため、制御回路４はスイッチＳＷ１，ＳＷ２の双方を一定期間オフにする機能を有している。
【０００８】
上記スイッチＳＷ１，ＳＷ２の双方を一定期間オフにすると、その間、端子７の電圧は低下するが、電圧の低下具合は端子７に接続される負荷の状態によって異なっている。上記一定期間を短く設定すると、電圧の高い外部電源から電圧の低い電池電源に切替えたときに、スイッチＳＷ１がオンした時点で端子７の電圧が十分に低下しておらず電池電源電圧より高い場合があり、端子７から電池電源に電流が逆流し電池が損傷するおそれがあるという問題があった。
【０００９】
本発明は、上記の点に鑑みなされたもので、逆流による電源損傷のおそれがなく、簡単な構成で電源切替えを行うことができる電源切替え回路を提供することを目的とする。
【課題を解決するための手段】
【００１０】
請求項１に記載の発明は、第１の入力端子（１５）に第１の電源を供給され、第２の入力端子（１６）に前記第１の電源より電圧の低い第２の電源を供給され、前記第１、第２の電源のいずれか一方を切替えて出力端子（１７）より負荷に供給する電源切替え回路において、
前記第１の電源の供給を検出する検出手段（１２）と、
前記第２の電源の電圧と前記出力端子の電圧を比較する比較手段（１３）と、
前記第１の入力端子と前記出力端子の間に直列接続された第１、第２のスイッチ手段（Ｍ１−１，Ｍ１−２）と、
前記第２の入力端子と前記出力端子の間に設けられた第３のスイッチ手段（Ｍ２）と、
前記検出手段（１３）が前記第１の電源の供給を検出したとき、前記第３のスイッチ手段（Ｍ２）をオフしたのち第１の所定時間後（ＴＤ１）に前記第１、第２のスイッチ手段（Ｍ１−１，Ｍ１−２）をオンし、また、前記検出手段（１３）が前記第１の電源の供給停止を検出したとき、前記第１、第２のスイッチ手段（Ｍ１−１，Ｍ１−２）をオフし前記比較手段（１３）で前記出力端子の電圧が第２の電源の電圧より低下したことを検出したのち第２の所定時間後（ＴＤ２）に前記第３のスイッチ手段（Ｍ２）をオンする制御手段（１４）と
を有することにより、逆流による電源損傷のおそれがなく、簡単な構成で電源切替えを行うことができる。
【００１１】
前記電源切替え回路において、
前記第１、第２のスイッチ手段（Ｍ１−１，Ｍ１−２）は、ドレインを共通接続され、ソースをそれぞれ前記第１の入力端子（１５）と出力端子（１７）に接続された２つのｐチャネルＭＯＳトランジスタである構成としても良い。
【００１２】
前記電源切替え回路において、
前記第３のスイッチ手段（Ｍ２）は、ドレインを前記第２の入力端子（１６）に接続され、ソースを前記出力端子（１７）に接続されたｐチャネルＭＯＳトランジスタである構成としても良い。
【００１３】
前記電源切替え回路において、
前記第２の電源は、電池である構成としても良い。
【００１４】
なお、上記括弧内の参照符号は、理解を容易にするために付したものであり、一例にすぎず、図示の態様に限定されるものではない。
【発明の効果】
【００１５】
本発明によれば、逆流による電源損傷のおそれがなく、簡単な構成で電源切替えを行うことができる。
【発明を実施するための最良の形態】
【００１６】
＜本発明の一実施形態＞
図１は、本発明の電源切替え回路の一実施形態の回路構成図を示す。同図中、電源切替え回路１１は、検出回路１２と、コンパレータ１３と、制御回路１４と、スイッチとしてのＭＳＯ型ｐチャネル電界効果トランジスタ（以下、ＭＯＳトランジスタという）Ｍ１−１，Ｍ１−２，Ｍ２とより構成されている。
【００１７】
外部電源が接続される入力端子１５にはＭＯＳトランジスタＭ１−１のソースが接続され、ＭＯＳトランジスタＭ１−１のドレインはＭＯＳトランジスタＭ１−２のドレインに接続され、ＭＯＳトランジスタＭ１−２のソースは負荷が接続される出力端子１７に接続されている。
【００１８】
また、ＭＯＳトランジスタＭ１−１，Ｍ１−２のゲートは制御回路１４のインバータ２４に接続されている。なお、ＭＯＳトランジスタＭ１−１，Ｍ１−２それぞれはバックゲートをソースに接続されることにより、ドレインをアノードとしソースをカソードとする寄生ダイオードが形成される。
【００１９】
電池電源が接続される入力端子１６にはＭＯＳトランジスタＭ２のドレインが接続され、ＭＯＳトランジスタＭ２のソースは負荷が接続される出力端子１７に接続されている。また、ＭＯＳトランジスタＭ２のゲートは制御回路１４のインバータ３２に接続されている。なお、ＭＯＳトランジスタＭ２はバックゲートをソースに接続されることにより、ドレインをアノードとしソースをカソードとする寄生ダイオードが形成される。
【００２０】
ここで、ＭＯＳトランジスタＭ１−２，Ｍ２はソースを出力端子１７に接続しているため、ＭＯＳトランジスタＭ１−２，Ｍ２のオフ時に入力端子１５，１６側へ電流が逆流することはない。
【００２１】
＜外部電源接続時の動作＞
通常、入力端子１６には常時電池電源が接続され、入力端子１５には外部電源が接続され、もしくは、切断される。まず、入力端子１５に外部電源が接続された場合について説明する。
【００２２】
検出回路１２は、外部電源が接続される入力端子１５の電圧を基準電圧（例えば３．０Ｖ）と比較して、入力端子１５に電圧３．３〜５Ｖの外部電源が供給されたことを検出してハイレベルの検出信号を制御回路１４内のインバータ２０及びオア回路２６に供給する。
【００２３】
コンパレータ１３は、電池電源が接続される入力端子１６の電圧と負荷が接続される出力端子１７の電圧を比較して、入力端子１６に印加される電圧０．９〜３Ｖの電池電源が出力端子１７の電圧（負荷電圧）を超えたときハイレベルとなる信号を制御回路１４内のインバータ２８及びアンド回路３４に供給する。
【００２４】
制御回路１４では、検出回路１２からハイレベルの検出信号を供給されるとインバータ２０の出力はローレベルとなってノア回路２１の一方の入力端子に供給される。ノア回路２１の他方の入力端子は当初アンド回路３４からローレベルを供給されているが、インバータ２０のローレベル出力によりノア回路２１はハイレベル出力となる。
【００２５】
ノア回路２１のハイレベル出力はインバータ２２，２３，２４で反転されて、インバータ２４出力はローレベルとなってＭＯＳトランジスタＭ１−１，Ｍ１−２のゲートに供給され、ｐチャネルＭＯＳトランジスタＭ１−１，Ｍ１−２はオンする。
【００２６】
インバータ２４の出力はインバータ２５で反転されてハイレベルとされオア回路２６に供給される。オア回路２６は検出回路１２からハイレベルの検出信号を供給された時点でハイレベル出力となっており、オア回路２６のハイレベル出力はノア回路２９に供給され、ノア回路２９はローレベル出力となる。
【００２７】
なお、このとき、コンパレータ１３出力は出力端子１７の電圧が入力端子１６の電圧より高いためにローレベルであり、インバータ２８からノア回路２９にはハイレベルが供給されている。
【００２８】
ノア回路２９のローレベル出力はインバータ３０，３１，３２で反転されて、インバータ３２出力はハイレベルとなってＭＯＳトランジスタＭ２のゲートに供給され、ｐチャネルＭＯＳトランジスタＭ２はオフする。
【００２９】
また、インバータ３２出力はインバータ３３で反転されてローレベルとされアンド回路３４に供給される。アンド回路３４の一方の入力にはコンパレータ１３からローレベルが供給されているので、アンド回路３４は他方の入力にインバータ３３からローレベル出力を供給されるとローレベル出力を維持する。アンド回路３４のローレベル出力はノア回路２１の他方の入力端子に供給される。
【００３０】
このように、ＭＯＳトランジスタＭ１−１，Ｍ１−２のオン、ＭＯＳトランジスタＭ２のオフにより、入力端子１５からの外部電源が出力端子１７から負荷に対し供給される。
【００３１】
＜外部電源切断時の動作＞
検出回路１２は、外部電源が切断されると検出信号をローレベルとして制御回路１４に供給する。制御回路１４では、検出回路１２からローレベルの検出信号を供給されるとインバータ２０の出力はハイレベルとなってノア回路２１の一方の入力端子に供給され、ノア回路２１の出力はローレベルとなる。
【００３２】
ノア回路２１のローレベル出力はインバータ２２，２３，２４で反転されて、インバータ２４出力（ＯＵＴ１）は、図２（Ｂ）に示すようにハイレベルとなってＭＯＳトランジスタＭ１−１，Ｍ１−２のゲートに供給され、ｐチャネルＭＯＳトランジスタＭ１−１，Ｍ１−２はオフする。
【００３３】
また、インバータ２４出力はインバータ２５で反転されてローレベルとされオア回路２６に供給されるが、検出回路１２がローレベル出力となっているため、オア回路２６はローレベル出力である。このとき、コンパレータ１３出力は出力端子１７の電圧が入力端子１６の電圧より高いためにローレベルであり、インバータ２８からノア回路２９にはハイレベルが供給されている。このため、ノア回路２９はローレベル出力を維持し、インバータ３２出力がハイレベルであるためにｐチャネルＭＯＳトランジスタＭ２はオフを維持する。
【００３４】
こののち、時間（図２にＴＣＯＭＰで示す）が経過して出力端子１７の電圧が入力端子１６の電圧以下に低下すると、コンパレータ１３出力はハイレベルとなり、インバータ２８からノア回路２９にローレベルが供給される。このため、ノア回路２９はハイレベル出力となる。
【００３５】
ノア回路２９のハイレベル出力はインバータ３０，３１，３２で反転されて、インバータ３２出力（ＯＵＴ２）は、図２（Ｃ）に示すようにローレベルとなってＭＯＳトランジスタＭ２のゲートに供給され、ｐチャネルＭＯＳトランジスタＭ２はオンする。なお、図２（Ｃ）にＴＤ２で示す遅延時間はインバータ２８，ノア回路２９，インバータ３０〜３２による遅延である。
【００３６】
このようにして、図２（Ａ）に示すように、入力端子１６からの電池電源が出力端子１７から負荷に対し供給される。
【００３７】
また、インバータ３２出力はインバータ３３で反転されてハイレベルとされアンド回路３４に供給される。アンド回路３４はコンパレータ１３のハイレベル出力を供給されているため、上記のインバータ３３からハイレベル出力を供給されるとハイレベル出力となる。従って、ノア回路２１出力はローレベルを維持し、インバータ２４出力はハイレベルを維持する。
【００３８】
＜外部電源再接続時の動作＞
検出回路１２は、外部電源が再接続されると検出信号をハイレベルとして制御回路１４に供給する。制御回路１４では、検出回路１２からハイレベルの検出信号を供給されるとインバータ２０の出力はローレベルとなってノア回路２１の一方の入力端子に供給されるが、ノア回路２１の他方の入力端子にはアンド回路３４のハイレベル出力が供給されているため、ノア回路２１はローレベル出力を維持し、ＭＯＳトランジスタＭ１−１，Ｍ１−２はオフ状態を維持する。
【００３９】
また、検出回路１２のハイレベル出力によってオア回路２６はハイレベル出力となる。このとき、コンパレータ１３出力は出力端子１７の電圧が入力端子１６の電圧より低いためにハイレベルであり、インバータ２８からノア回路２９にはローレベルが供給されている。このため、ノア回路２９はローレベル出力となる。ノア回路２９のローレベル出力はインバータ３０，３１，３２で反転されて、インバータ３２出力（ＯＵＴ２）は、図３（Ｃ）に示すようにハイレベルとなってＭＯＳトランジスタＭ２のゲートに供給され、ｐチャネルＭＯＳトランジスタＭ２はオフする。
【００４０】
また、インバータ３２出力はインバータ３３で反転されてローレベルとされアンド回路３４に供給される。アンド回路３４はインバータ３３からローレベル出力を供給されるとローレベル出力となる。
【００４１】
アンド回路３４のローレベル出力はノア回路２１の他方の入力端子に供給される。このときノア回路２１の一方の入力端子にはインバータ２０のローレベル出力が供給されているため、ノア回路２１出力はハイレベルとなる。
【００４２】
ノア回路２１のハイレベル出力はインバータ２２，２３，２４で反転されて、インバータ２４出力（ＯＵＴ１）は、図３（Ｂ）に示すようにローレベルとなってＭＯＳトランジスタＭ１−１，Ｍ１−２のゲートに供給され、ｐチャネルＭＯＳトランジスタＭ１−１，Ｍ１−２はオンする。なお、図３（Ｃ）にＴＤ１で示す遅延時間はアンド回路３４，ノア回路２１，インバータ２２〜２４による遅延である。
【００４３】
このようにして、図３（Ａ）に示すように、入力端子１５からの外部電源が出力端子１７から負荷に対し供給される。
【００４４】
＜本発明の一実施形態の変形例＞
図４は、本発明の電源切替え回路の一実施形態の変形例の回路構成図を示す。図１ではインバータ２２〜２４の個数及びインバータ３０〜３２の個数を３個であるが、図４ではインバータ２２〜２４の個数及びインバータ３０〜３２の個数をｎ（ｎは５以上の奇数）個としている点が異なっており、図４における回路動作は図１と同一である。この変形例では、ｎを大きく設定するほど、遅延時間ＴＤ１，ＴＤ２が大きくなる。
【００４５】
上記の実施形態によれば、電源の切替え時に一旦ＭＯＳトランジスタＭ１−１，Ｍ１−２，Ｍ２をともにオフしているため、切替え時に入力端子１５，１６側へ電流が逆流することはない。また、端子１７の電圧が十分に低下して電池電源の電圧より低くなったことをコンパレータ１３で検出し、更に時間ＴＤ２が経過してＭＯＳトランジスタＭ２をオンしているために、端子１７から電池電源に電流が逆流し電池が損傷することを防止することができる。
【図面の簡単な説明】
【００４６】
【図１】本発明の電源切替え回路の一実施形態の回路構成図である。
【図２】本発明回路の動作を説明するための信号波形図である。
【図３】本発明回路の動作を説明するための信号波形図である。
【図４】本発明の電源切替え回路の一実施形態の変形例の回路構成図である。
【図５】従来の電源切替え回路の一例のブロック図である。
【符号の説明】
【００４７】
１１  電源切替え回路
１２  検出回路
１３  コンパレータ
１４  制御回路
１５，１６  入力端子
１７  出力端子
２０，２２〜２５，２８，３０〜３３  インバータ
２１，２９  ノア回路
２６  オア回路
３４  アンド回路
Ｍ１−１，Ｍ１−２，Ｍ２  ＭＯＳトランジスタ
【図１】
2008118732.tif 000003
【図２】
2008118732.tif 000004
【図３】
2008118732.tif 000005
【図４】
2008118732.tif 000006
【図５】
2008118732.tif 000007