(57)【要約】【課題】画像信号中の変動成分を除去し、横スジが表れないようにする。【解決手段】入射光を光電変換素子１０５によりアナログ画像信号に変換し、アナログ画像信号をアナログ・デジタル変換器でデジタル化して出力する機能を有する画像読み取り装置において、前記光電変換素子１０５を周波数変調されたクロックにより駆動し、前記クロックの周波数変化に応じて前記アナログ画像信号の変動と逆位相で同じ変動量の信号を画像信号に重畳する変動除去回路１１２を備えた。【選択図】図４
2008118366.tif 000002
【特許請求の範囲】
【請求項１】
入射光を光電変換素子によりアナログ画像信号に変換し、アナログ画像信号をアナログ・デジタル変換機でデジタル化して出力する機能を有する画像読み取り装置において、
前記光電変換素子を周波数変調されたクロックにより駆動する手段を備え、
前記クロックの周波数変化に応じた前記アナログ画像信号の変動と逆位相で同じ変動量の信号を画像信号に重畳することを特徴とする画像読み取り装置。
【請求項２】
請求項１記載の画像読み取り装置において、
前記クロックの周波数に応じた信号はアナログ信号であり、当該アナログ信号を前記アナログ画像信号に重畳することを特徴とする画像読み取り装置。
【請求項３】
請求項２記載の画像読み取り装置において、
前記光電変換素子の出力信号のレベルをシフトする手段を備え、前記レベルをシフトする手段でシフトされるシフト量をクロックの周波数変化に応じた量とすることを特徴とする画像読み取り装置。
【請求項４】
請求項２記載の画像読み取り装置において、
前記光電変換素子の出力信号が入力される有限の出力抵抗を持つバッファを備え、
前記バッファを通した前記出力信号の負荷電流変化をクロックの周波数変化に応じた量とすることを特徴とする画像読み取り装置。
【請求項５】
請求項２記載の画像読み取り装置において、
前記アナログ画像信号をＡＣ結合する手段と、
前記ＡＣ結合する手段からの信号を基準電位にクランプする手段と、
を備え、前記クランプする手段の基準電位をクロックの周波数変化に応じた変化量とすることを特徴とする画像読み取り装置。
【請求項６】
請求項５記載の画像読み取り装置において、
前記アナログ画像信号をＡＣ結合する手段がＡＣ結合コンデンサからなり、当該ＡＣ結合コンデンサの充電期間は固定電位とし、非充電期間にクロックの周波数に応じたアナログ信号を重畳することを特徴とする画像読み取り装置。
【請求項７】
請求項２記載の画像読み取り装置において、
前記光電変換素子の電源電圧をクロックの周波数変化に応じた変化量とすることを特徴とする画像読み取り装置。
【請求項８】
請求項２ないし７のいずれか１項に記載の画像読み取り装置において、
周波数変調された基準クロックをＰＬＬ回路に入力し、当該ＰＬＬ回路の出力から前記クロックの周波数変化に応じたアナログ信号を生成するタイミング生成手段を備えていることを特徴とする画像読み取り装置。
【請求項９】
請求項８記載の画像読み取り装置において、
前記タイミング生成手段から出力される周波数変調された基準クロックをＦＶ変換回路に入力し、当該ＦＶ変換回路の出力から前記クロックの周波数変化に応じたアナログ信号を生成することを特徴とする画像読み取り装置。
【請求項１０】
請求項９記載の画像読み取り装置において、
前記ＦＶ変換回路はＰＬＬ回路であることを特徴とする画像読み取り装置。
【請求項１１】
請求項９記載の画像読み取り装置において、
前記ＦＶ変換回路はコンデンサの充放電回路であることを特徴とする画像読み取り装置。
【請求項１２】
請求項９記載の画像読み取り装置において、
前記ＦＶ変換回路は周波数変化をパルスデューティに変換し平滑化することを特徴とする画像読み取り装置。
【請求項１３】
請求項２ないし１２のいずれか１項に記載の画像読み取り装置において、
前記クロックの周波数変化に応じたアナログ信号を増幅又は減衰させて、アナログ画像信号に重畳することを特徴とする画像読み取り装置。
【請求項１４】
請求項２ないし１２のいずれか１項に記載の画像読み取り装置において、
前記クロックの周波数変化に応じたアナログ信号の位相を反転させて、アナログ画像信号に重畳することを特徴とする画像読み取り装置。
【請求項１５】
請求項２ないし１２のいずれか１項に記載の画像読み取り装置において、
前記クロックの周波数変化に応じたアナログ信号の位相を任意に制御し、アナログ画像信号に重畳することを特徴とする画像読み取り装置。
【請求項１６】
請求項２ないし１５のいずれか１項に記載の画像読み取り装置において、
前記光電変換素子がカラーセンサであり、入射光を３色に相当する電気信号に変換し、クロックの周波数に応じたアナログ信号を３色個別の異なる電圧としてアナログ画像信号に重畳することを特徴とする画像読み取り装置。
【請求項１７】
請求項２ないし１５のいずれか１項に記載の画像読み取り装置において、
前記光電変換素子がカラーセンサであり、入射光を３色に相当する電気信号に変換し、クロックの周波数に応じたアナログ信号を３色個別の異なる位相制御としてアナログ画像信号に重畳することを特徴とする画像読み取り装置。
【請求項１８】
請求項１ないし１７のいずれか１項に記載の画像読み取り装置を備えていることを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像レベル変動を抑制する機能を有する画像読み取り装置、及びこの読み取り装置を備えたデジタル複写機、ファクシミリ、デジタル複合機等の画像形成装置に関する。
【背景技術】
【０００２】
高画質化、高速化の要求に伴い、各種画像読み取り装置は近年、高画素密度化、高速化の傾向にある。従来のデジタル複写機における光電変換素子で画像を読み取りからデジタル画像信号にするまでの信号処理は例えば以下のようにして行われる。
【０００３】
図２３は従来から実施されている読み取り信号の信号処理回路の一例を示すブロック図である。発振器１０１からのクロック信号はＳＳＣＧ回路１０２によって周波数変調されたクロック信号となり、ＰＬＬ回路１０３で逓倍されてタイミング生成回路１０４でＣＣＤ駆動信号、信号処理ＩＣ駆動信号が生成される。
【０００４】
原稿からの反射光を電気信号に変換する光電変換素子であるＣＣＤ１０５はタイミング生成回路１０４からの周波数変調されたクロックにより駆動され、アナログ画像信号をエミッタフォロワ（ＥＦ）回路１０６を介して信号処理ＩＣ１０７に出力する。信号処理ＩＣ１０７は、クランプ（ＣＬＭＰ）回路１０８、サンプルホールド（ＳＨ）回路１０９、プログラマブルゲインアンプ（ＰＧＡ）１１０、及びＡＤコンバータ（ＡＤＣ）１１１から構成されている。
【０００５】
前記アナログ画像信号は、クランプ回路１０８でＡＣ結合後のアナログ画像信号を信号処理ＩＣ１０７内部基準電位にクランプされ、サンプルホールド回路１０９で信号処理ＩＣ駆動信号の１つであるサンプルパルスによりサンプリングされてレベル保持されることによって連続的なアナログ画像信号にされた後、プログラマブルゲインアンプ１１０で所定の増幅率に増幅された後、ＡＤコンバータ１１１でデジタルデータに変換される。
【０００６】
前記ＳＳＣＧ回路１０２で周波数変調されたクロックは、画素密度が高くなるほど、また、画像の読取スピードが速くなるほど、画像を読み取るＣＣＤ１０５や、その後段でＣＣＤ１０５が出力するアナログ画像信号に各種信号処理を施す信号処理ＩＣ１０７を駆動するクロック周波数が高くなってしまい、それに伴い電磁波の不要輻射が多くなる。
【０００７】
そこで、このような問題を防止するため、クロック周波数を生成するために用いる発振器の後段に周波数変調をする部品を設けて（発振器内部に周波数拡散機能を有する場合もある）、周波数のピーク部分の不要輻射強度を軽減している。以後、前記技術をＳＳＣＧと記載する。
【０００８】
ＳＳＣＧとは“Spread Spectrum Clock Generator”の略であり、図２４のＳ１に示すようなスペクトル特性のクロック周波数は、ＳＳＣＧ回路１０２により周波数変調されてクロックを周波数拡散させることによって図２４のＳ２に示すようなスペクトル特性となり、不要輻射強度をＳ１に比べて小さくすることが可能である。
【０００９】
なお、関連する技術として例えば特許文献１あるいは２に記載された発明も知られている。
【特許文献１】特開平６−１４１８８号公報
【特許文献２】特許第３８２８２９６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかし、前記従来技術例において、アナログ系の駆動クロックに周波数変調されたクロックを使用すると、ＣＣＤ１０５の出力オフセット電圧の変動が原因で同一濃度のレベルを読み取った場合でも画像信号のレベルが１ライン中で周期的に変動し、レベルの高低が発生する問題がある。例えば図２５に示すように従来はＣＣＤ駆動信号としては発振精度が５０ＰＰＭ、１００ＰＰＭといった高精度基準クロックから生成することが一般的であるが、不要輻射対策で周波数変調を行った場合には図２５（ｂ）の下図に示すように横軸を時間、縦軸を周波数とした場合、時間経過と共に周波数が変化することになる。すなわち、基準周波数を中心として、±０．５％、±１．０％といった所定の幅で滑らかに周波数が推移するように構成されている。このように推移する場合、  通常は規則正しい周波数の変調周期を持っており図２５の下図に示すように基準周波数に対してクロック周期が短くなる方向（高周波側：＋側）へ所定の変調幅分変化した後は、同じ特性カーブに沿ってクロック周期が長くなる方向（低周波側：−側）へ所定の変調幅分変化するといった変調サイクルを繰り返し、基本周波数に戻る。ＳＳＣＧ回路１０２によっては変調周期がランダムに変わるデバイスもある。これにより、変調周期の１／２毎に基準周波数と位相があうタイミングが発生することになる。
【００１１】
図２５の上図は変調周期に対する画像レベル変動を現している。横軸を時間、縦軸を画像レベルとした場合、変調周期に同期して画像レベルが変動する。そして、これを何ラインも繰り返していると、結果としてレベルの高低がスジとして読取画像に細かく表れ、人間の目には横スジ状になって見えてくるという不具合がある。図２６は画像として形成された際の模式図である。このような状態は前記特許文献１及び２に記載された発明でも解消されていない。
【００１２】
したがって、本発明が解決しようとする課題は、画像信号中の変動成分を除去し、横スジが表れないようにすることにある。
【課題を解決するための手段】
【００１３】
前記課題を解決するため、第１の手段は、入射光を光電変換素子によりアナログ画像信号に変換し、アナログ画像信号をアナログ・デジタル変換機でデジタル化して出力する機能を有する画像読み取り装置において、前記光電変換素子を周波数変調されたクロックにより駆動する手段を備え、前記クロックの周波数変化に応じた前記アナログ画像信号の変動と逆位相で同じ変動量の信号を画像信号に重畳することを特徴とする。
【００１４】
第２の手段は、第１の手段において、前記クロックの周波数に応じた信号はアナログ信号であり、当該アナログ信号をアナログ画像信号に重畳することを特徴とする。
【００１５】
第３の手段は、第２の手段において、前記光電変換素子の出力信号のレベルをシフトする手段を備え、前記レベルをシフトする手段でシフトされるシフト量をクロックの周波数変化に応じた量とすることを特徴とする。
【００１６】
第４の手段は、第２の手段において、前記光電変換素子の出力信号が入力される有限の出力抵抗を持つバッファを備え、前記バッファを通した前記出力信号の負荷電流変化をクロックの周波数変化に応じた量とすることを特徴とする。
【００１７】
第５の手段は、第２の手段において、前記アナログ画像信号をＡＣ結合する手段と、前記ＡＣ結合する手段からの信号を基準電位にクランプする手段と、を備え、前記クランプする手段の基準電位をクロックの周波数変化に応じた変化量とすることを特徴とする。
【００１８】
第６の手段は、第５の手段において、前記アナログ画像信号をＡＣ結合する手段がＡＣ結合コンデンサからなり、当該ＡＣ結合コンデンサの充電期間は固定電位とし、非充電期間にクロックの周波数に応じたアナログ信号を重畳することを特徴とする。
【００１９】
第７の手段は、第２の手段において、前記光電変換素子の電源電圧をクロックの周波数変化に応じた変化量とすることを特徴とする。
【００２０】
第８の手段は、第２ないし第７のいずれかの手段において、周波数変調された基準クロックをＰＬＬ回路に入力し、当該ＰＬＬ回路の出力から前記クロックの周波数変化に応じたアナログ信号を生成するタイミング生成手段を備えていることを特徴とする。
【００２１】
第９の手段は、第８の手段において、前記タイミング生成手段から出力される周波数変調された基準クロックをＦＶ変換回路に入力し、当該ＦＶ変換回路の出力から前記クロックの周波数変化に応じたアナログ信号を生成することを特徴とする。
【００２２】
第１０の手段は、第９の手段において、前記ＦＶ変換回路はＰＬＬ回路であることを特徴とする。
【００２３】
第１１の手段は、第９の手段において、前記ＦＶ変換回路はコンデンサの充放電回路であることを特徴とする。
【００２４】
第１２の手段は、第９の手段において、前記ＦＶ変換回路は周波数変化をパルスデューティに変換して平滑化する回路であることを特徴とする。
【００２５】
第１３の手段は、第２ないし第１２のいずれかの手段において、前記クロックの周波数変化に応じたアナログ信号を増幅又は減衰させて、アナログ画像信号に重畳することを特徴とする。
【００２６】
第１４の手段は、第２ないし第１２のいずれかの手段において、前記クロックの周波数変化に応じたアナログ信号の位相を反転させて、アナログ画像信号に重畳することを特徴とする。
【００２７】
第１５の手段は、第２ないし第１２のいずれかの手段において、前記クロックの周波数変化に応じたアナログ信号の位相を任意に制御し、アナログ画像信号に重畳することを特徴とする。
【００２８】
第１６の手段は、第２ないし第１５のいずれかの手段において、前記光電変換素子がカラーセンサであり、入射光を３色に相当する電気信号に変換し、クロックの周波数に応じたアナログ信号を３色個別の異なる電圧としてアナログ画像信号に重畳することを特徴とする。
【００２９】
第１７の手段は、第２ないし第１５のいずれかの手段において、前記光電変換素子がカラーセンサであり、入射光を３色に相当する電気信号に変換し、クロックの周波数に応じたアナログ信号を３色個別の異なる位相制御としてアナログ画像信号に重畳することを特徴とする。
【００３０】
第１８の手段は、第１ないし第１７のいずれかの手段に係る画像読み取り装置を画像形成装置が備えていることを特徴とする。
【００３１】
なお、後述の実施形態では、光電変換素子はＣＣＤ１０５に、光電変換素子を周波数変調されたクロックにより駆動する手段はタイミング生成回路１０４に、光電変換素子の出力信号のレベルをシフトする手段は変動除去回路１１２に、有限の出力抵抗を持つバッファはエミッタ回路１０６に、ＡＣ結合する手段はＡＣ結合コンデンサ１２０に、クランプする手段はクランプ回路１０８に、ＰＬＬ回路は符号１０３に、タイミング生成手段はタイミング生成回路１０４に、ＦＶ変換回路は符号１１５に、ＦＶ変換回路を構成するＰＬＬ回路は図１１のＦＶ変換回路１１５ａに、コンデンサの充放電回路は図１２のＦＶ変換回路１１５ｂに、平滑化する回路は図１３のＦＶ変換回路１１５ｃに、クロックの周波数変化に応じたアナログ信号を増幅又は減衰させて、アナログ画像信号に重畳する構成は図１６の変調信号調整回路１１６ａに、クロックの周波数変化に応じたアナログ信号の位相を反転させて、アナログ画像信号に重畳する構成は図１７の変調信号調整回路１１６ｂに、クロックの周波数変化に応じたアナログ信号の位相を任意に制御し、アナログ画像信号に重畳する構成は図１８の変調信号調整回路１１６ｃに、それぞれ対応する。
【発明の効果】
【００３２】
本発明によれば、画像信号中の変動成分を除去し、横スジが表れないようにすることができる。
【発明を実施するための最良の形態】
【００３３】
以下、図面を参照し、本発明の実施形態について説明する。
【００３４】
図１は、本発明の実施形態に係る画像読み取り装置の概略構成の一例を示す図である。なお、読み取り信号の信号処理回路自体は図２３に示した従来例のものと同等であり、発振器１０１、ＳＳＣＧ回路１０２、ＰＬＬ回路１０３、タイミング生成回路１０４、ＣＣＤ１０５、エミッタフォロワ回路１０６、信号処理ＩＣ１０７から構成されている。そして、発振器１０１からのクロック信号はＳＳＣＧ回路１０２によって周波数変調されたクロック信号となり、ＰＬＬ回路１０３で逓倍されてタイミング生成回路１０４でＣＣＤ駆動信号、信号処理ＩＣ駆動信号が生成される。ＣＣＤ１０５はタイミング生成回路１０４からの周波数変調されたクロックにより駆動され、アナログ画像信号をエミッタフォロワ回路１０６から信号処理ＩＣ１０７に出力する。信号処理ＩＣ１０７は、クランプ（ＣＬＭＰ）回路１０８、サンプルホールド（ＳＨ）回路１０９、プログラマブルゲインアンプ（ＰＧＡ）１１０、及びＡＤコンバータ（ＡＤＣ）１１１から構成されている。これにより図２３を参照して説明した動作が行われる。
【００３５】
図１において、画像読み取り装置は、コンタクトガラス５０１、第１及び第２の走行体５０３，５０４、結像レンズ５０５、及びＣＣＤ５０６から基本的に構成されている。第１の走行体５０３には、第１ミラー５０３ａ及び光源５０７が搭載され、第２の走行体５０４には第２及び第３ミラー５０４ａ，５０４ｂが搭載されている。また、コンタクトガラス５０１の第１の走行体５０３の走査開始位置に対応する位置には、基準白板５０８が設けられている。
【００３６】
このように大略構成された画像読み取り装置では、コンタクトガラス５０１の下部に配置された光源５０７を有する照明光学系によりコンタクトガラス５０１上の原稿５０２が照明される。原稿５０２で反射された照明光は、第１の走行体５０３に搭載された第１ミラー５０３ａにより反射偏向された後、第２の走行体５０４に搭載された第２ミラー５０４ａ及び第３ミラー５０４ｂで順次反射偏向され、結像レンズ５０５に導かれる。結像レンズ５０５に導かれた読み取り光は該結像レンズ５０５によってＣＣＤ５０６の入射面上に縮小結合される。原稿読み取り時は、原稿５０２の長手方向については、第１の走行体５０３が速度Ｖで位置５０３’まで移動し、同時にそれと連動して第２の走行体５０４が第１の走行体５０３の半分の速度、すなわち１／２Ｖで位置５０４’まで移動して原稿５０２の長手方向全体を読み取る。すなわち、第１及び第２の走行体５０３，５０４は光路長を一定に保持するように２対１の相対速度で副走査方向に走行する。
【００３７】
以下、図１の画像読み取り装置の構成及び図２３の信号処理回路を前提として各実施例について説明する。
【実施例１】
【００３８】
図２は実施例１に係るクロック周波数変調周期の変動の除去構成を示す図である。本実施例では、前記ＣＣＤ１０５の駆動信号は周波数変調されたクロックにより行われ、クロックの周波数変化に応じた信号を画像信号に重畳する。すなわち、クロック周波数変調周期の変動が発生している画像信号Ｓ１と、画像信号Ｓ１の変動と逆位相で同じ変動量のクロックの周波数変化に応じた信号（変調信号）Ｓ２を加算又は減算することによってクロック周波数変調周期の変動を除去し、クロック周波数変調周期の変動が除去された信号Ｓ３を出力する。
【００３９】
本実施例によれば、画像信号に変調周期の変動が発生する場合、画像信号の変動と逆位相で同じ変動量のクロックの周波数変化に応じた信号を画像信号に重畳するので、画像信号中の変動成分を除去することができる。
【実施例２】
【００４０】
図３は実施例２に係るクロック周波数変調周期の変動の除去構成を示す図である。本実施例では、クロック周波数変調周期の変動が発生している画像信号（アナログ画像信号）Ｓ４と、画像信号Ｓ３の変動と逆位相で同じ変動量のクロックの周波数変化に応じた信号（アナログ変調信号）Ｓ５をアナログ的に加算又は減算することによってクロック周波数変調周期の変動を除去し、クロック周波数変調周期の変動が除去された信号２６を出力する。
【００４１】
本実施例によれば、画像信号にクロックの変調周期の変動が発生する場合、画像信号の変動と逆位相で同じ変動量のクロックの周波数変化に応じたアナログ信号をアナログ画像信号に重畳するので、画像信号中の変動成分を除去することができる。
【実施例３】
【００４２】
図４は実施例３に係る信号処理の回路構成を示すブロック図である。この実施例は、ＣＣＤの出力信号をレベルシフト回路でシフトさせ、レベルシフト量をクロックの周波数変化に応じた量とすることを特徴とするものである。
【００４３】
図４において、ＣＣＤ１０８の後段にはバッファ１１１が設けられ、変調信号Ｓ５が入力される変動除去回路１１２の出力がバッファ１１１に入力され、バッファ１１１の出力が信号処理回路ＩＣ１０７に入力される。ＣＣＤ１０５の出力信号はバッファ１１１を介した後にＡＣ結合によりＤＣ成分が除去され、信号処理ＩＣ１０７で各種信号処理後にデジタルデータに変換される。一方、変動除去回路１１２はレベルシフト機能を有し、クロックの周波数変化に応じたアナログ信号である変調信号Ｓ５からＡＣ結合によりＤＣ成分を除去し、バイアス電圧を重畳した信号としてバッファ１１１に入力する。これによりバッファ１１１のバイアス電流変化を画像信号の変動と逆位相で同じ変動量とし、アナログ画像信号中の変動成分の除去が可能となる。
【００４４】
本実施によれば、画像信号の変動と逆位相で同じ変動量のクロックの周波数変化に応じたアナログ信号をアナログ画像信号に重畳する際、ＣＣＤの出力信号を変動量と同じ量レベルシフトするので、画像信号中の変動成分を除去することができる。
【実施例４】
【００４５】
図５は実施例４に係る信号処理の回路構成を示すブロック図である。この実施例は、ＣＣＤの出力信号を有限の出力抵抗を持つバッファあるいは増幅回路、減衰回路を通し、バッファあるいは増幅回路、減衰回路の負荷電流変化をクロックの周波数変化に応じた量とすることを特徴とするものである。
【００４６】
図５において、ＣＣＤ１０５の出力信号はバッファであるエミッタフォロワ（ＥＦ）回路１０６を介した後にＡＣ結合によりＤＣ成分が除去され、信号処理ＩＣ１０７で各種信号処理後にデジタルデータに変換される。変動除去回路１１３は、クロックの周波数変化に応じたアナログ信号である変調信号Ｓ５をＡＣ結合によりＤＣ成分除去し、エミッタフォロワ回路１０６に入力する。これによりエミッタフォロワ回路１０６のバイアス電流変化を画像信号の変動と逆位相で同じ変動量とし、アナログ画像信号中の変動成分が除去される。なお、バッファとして前記エミッタフォロワに代えて増幅回路あるいは減衰回路を使用することもできる。
【００４７】
本実施例によれば、画像信号の変動と逆位相で同じ変動量のクロックの周波数変化に応じたアナログ信号をアナログ画像信号に重畳する際、ＣＣＤの出力信号回路の負荷電流変化を変動量と同じにするので、画像信号中の変動成分を除去することができる。
【実施例５】
【００４８】
図６は実施例５に係る信号処理の回路構成を示すブロック図である。この実施例は、入射光をＣＣＤによりアナログ画像信号に変換し、アナログ画像信号をＡＣ結合し、ＡＣ結合後の信号を基準電位にクランプするクランプ回路を有する画像読み取り装置においてクランプ回路の基準電位をクロックの周波数変化に応じた変化量とすることを特徴とするものである。
【００４９】
図６において、ＣＣＤ１０５の出力信号はバッファであるエミッタフォロワ（ＥＦ）回路１０６を介した後にＡＣ結合１２０によりＤＣ成分が除去され、信号処理ＩＣ１０７に入力される。信号処理ＩＣ１０７では、クランプ回路１０８により信号処理ＩＣ１０７の内部基準電位にＡＣ結合後のアナログ画像信号をクランプし、内部基準電位との差分を出力する。この出力はサンプルホールド回路１１０に入力され、サンプルホールド回路１１０で信号処理ＩＣ１０７駆動信号の１つであるサンプルパルスによりサンプリングされてレベル保持されることによって連続的なアナログ画像信号にされた後、プログラマブルゲインアンプ（ＰＧＡ）１１０で所定の増幅率に増幅され、その後、ＡＤコンバータ１１１でデジタルデータに変換される。
【００５０】
図７はクランプ回路１０８に入力されるＣＬＰＩＮ信号について説明するための図である。図７において、ＸＬＳＹＮＣは１ラインの周期信号であり、ＸＬＳＹＮＣ＝“Ｌ”後にＣＣＤ１０５からは空送り画像Ｄ１１、ＯＰＢ画像Ｄ２１、オプテイカルブラック有効画像Ｄ３１、画像Ｄ１２、ＯＰＢ画像Ｄ２２、オプテイカルブラック有効画像Ｄ３２、・・・の順番で画像データが出力される。空送り画像Ｄ１、ＯＰＢ画像Ｄ２は共にＣＣＤ１０５の黒レベルの画像データである。ＣＬＰＩＮはＣＣＤ１０５の黒レベル期間に“Ｈ”となる。これは、図６のクランプ回路１０８のクランプＳＷ１０８ａをＯＮすることに相当する。このように構成することにより、アナログ画像信号の黒レベル期間のクランプＳＷ１０８ａがＯＮしている間の平均値が信号処理ＩＣ１０７の基準電位となる。
【００５１】
ＣＬＰＩＮが“Ｌ”の時は図６のクランプ回路１０８のクランプＳＷ１０８ａをＯＦＦしている。クロックの周波数変化に応じたアナログ信号である変調信号Ｓ５についてはＡＣ結合によりＤＣ成分除去し、クランプ回路１０８の基準電位に重畳する。これにより基準電位は画像信号の変動と逆位相で同じ変動量の変化をすることになる。
【００５２】
このようにクランプ回路１０８の基準電位に重畳し、基準電位は画像信号の変動と逆位相で同じ変動量の変化をする上記とアナログ画像信号Ｓ５との差をとることによって実施例２で説明したようにアナログ画像信号中の変動成分を除去することができる。
【００５３】
本実施例によれば、画像信号の変動と逆位相で同じ変動量のクロックの周波数変化に応じたアナログ信号をアナログ画像信号に重畳する際、クランプ回路の基準電位をクロックの周波数変化に応じた変動量としてＣＣＤからのアナログ画像信号との差分を抽出し、この差分を利用して後段の処理で基準電位を画像信号の変動と逆位相で同じ変動量を変化させるので、画像信号中の変動成分を除去することができる。
【実施例６】
【００５４】
図８は実施例６に係る信号処理の回路構成を示すブロック図である。この実施例は、ＣＣＤの電源電圧をクロックの周波数変化に応じた変化量とすることを特徴とするものである。
【００５５】
図８において、ＣＣＤ１０５の出力信号はバッファであるエミッタフォロワ１０６を介した後にＡＣ結合によりＤＣ成分が除去され、信号処理ＩＣ１０７で各種信号処理後にデジタルデータに変換される。その際、ＣＣＤ１０５の出力信号は電源電圧の影響を受ける。そこで、ＣＣＤ電源回路１１４は、クロックの周波数変化に応じたアナログ信号である変調信号Ｓ５をＡＣ結合によりＤＣ成分除去し、バイアス電圧を重畳した信号としてエミッタフォロワ回路１０６に入力することによりＣＣＤ１０５の電源電圧を画像信号の変動と逆位相で同じ変動量とする。これによりアナログ画像信号Ｓ５中の変動成分を除去することができる。
【００５６】
本実施例によれば、画像信号の変動と逆位相で同じ変動量のクロックの周波数変化に応じたアナログ信号をアナログ画像信号に重畳する際、ＣＣＤの電源電圧をクロックの周波数変化に応じた変動量とするので、画像信号中の変動成分を除去することができる。
【実施例７】
【００５７】
図９は実施例７に係る信号処理回路の回路構成を示すブロック図である。この実施例は、クロックの周波数変化に応じたアナログ信号を、周波数変調されたタイミング発生回路の基準クロックをＰＬＬ回路に通すことにより生成することを特徴とするものである。
【００５８】
図９において、図２３におけるＰＬＬ回路１０３は、位相比較器１０３１、ループフィルタ１０３２、ＶＣＯ１０３３及びＮ分周器１０３４から構成されている。また、信号処理ＩＣ１０７は実施例５の信号処理ＩＣ１０７である。その他の各部は図２３を参照して説明した通りである。
【００５９】
このように構成すると、発振器１０１からのクロック信号はＳＳＣＧ回路１０２により周波数変調されたクロック信号となり、ＰＬＬ回路１０３で逓倍されてタイミング生成回路１０４でＣＣＤ駆動信号、信号処理ＩＣ駆動信号が生成される。ＰＬＬとはＰｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐの略であり、ＳＳＣＧ回路１０２のクロック周波数を、Ｎ分周器１２０４の分周率Ｎ整数倍の周波数Ｎ×ｆとして出力することができる。位相比較器１０３１は入力信号とＮ分周器１０３４の出力信号との位相差を電圧又は電流の形で出力する。ＶＣＯ１０３３は、Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ（電圧制御発振器）の略であり、入力電圧を周波数に変換する機能を有する。ＶＣＯ１０３３の入力電圧はクロックの周波数変化に応じたアナログ信号となっている。このようにしてＰＬＬ回路１０３で逓倍された信号は、タイミング生成回路１０４でＣＣＤ駆動信号及び信号処理ＩＣ駆動信号が生成される。タイミング生成回路１０４から出力されるＭＣＬＫは信号処理ＩＣのシステムクロックであり、ＳＨＤはサンプルホールド回路１０９のサンプルパルスである。
【００６０】
原稿からの反射光を電気信号に変換する光電変換素子であるＣＣＤ１０５はタイミング生成回路１０４からの周波数変調されたクロックにより駆動され、アナログ画像信号をエミッタフォロワ回路１０６から信号処理ＩＣ１０７に出力する。信号処理ＩＣ１０７は、実施例５で説明したようにクランプ回路１０８、サンプルホールド回路１０９、プログラマブルゲインアンプ１１０、ＡＤコンバータ１１１からなる。前記アナログ画像信号は、クランプ回路１０８でＡＣ結合後のアナログ画像信号が信号処理ＩＣ１０７内部基準電位にクランプされ、サンプルホールド回路１０９で信号処理ＩＣ駆動信号の１つであるサンプルパルスによりサンプリングされてレベル保持され、連続的なアナログ画像信号にされる。その後、このアナログ画像信号はプログラマブルゲインアンプ１１０で所定の増幅率に増幅された後、ＡＤコンバータ１１１でデジタルデータに変換される。
【００６１】
一方、ループフィルタ（ＬｏｏｐＦｉｌｔｅｒ）１０３２からアナログ信号をＡＣ結合によりＤＣ成分除去し（信号ＶＣＬＰ）、クランプ回路１０８の基準電位に重畳することにより、基準電位は画像信号の変動と逆位相で同じ変動量の変化をすることになる。そこで、実施例２で説明したようにアナログ画像信号Ｓ５との差をとることによりアナログ画像信号中の変動成分を除去することができる。
【００６２】
本実施例によれば、クロックの周波数変化に応じたアナログ信号をＰＬＬ回路内部の位相比較器とＶＣＯの間のアナログ信号から生成するし、クロックの変調周期に同期したアナログ信号をアナログ画像信号に重畳するので、画像信号中の変動成分を除去することができる。
【実施例８】
【００６３】
図１０は実施例８に係る信号処理回路の回路構成を示すブロック図である。この実施例は、周波数変調されたタイミング発生回路の基準クロックからタイミング発生回路によりクロックを生成し、このクロックからＦＶ変換回路を通してクロックの周波数変化に応じたアナログ信号を生成することを特徴とするものである。
【００６４】
この実施例８は実施例７の信号処理回路に対してクロックの周波数変化に応じたアナログ信号をタイミング回路１０４から取り出す回路が異なっている。すなわち、タイミング生成回路１０４からのＭＣＬＫは信号処理ＩＣ１０７に入力されるのと同時にＦ−Ｖ変換回路１１５に入力される。Ｆ−Ｖ変換回路１１５では、周波数変調されたＭＣＬＫから、クロックの周波数変化に応じたアナログ信号を生成し、ＡＣ結合によりＤＣ成分除去し（信号ＶＣＬＰ）、クランプ回路１０８の基準電位に重畳することによって、基準電位は画像信号の変動と逆位相で同じ変動量の変化をすることになる。そこで、実施例２で説明したようにアナログ画像信号Ｓ５との差をとることによりアナログ画像信号中の変動成分を除去することができる。
【００６５】
図１１はＰＬＬ回路を使用したＦ−Ｖ変換回路１１５の詳細を示すブロック図である。Ｆ−Ｖ変換回路１１５はＰＬＬ回路１１５１とループフィルタ１１５２とからなり、ＰＬＬ回路１１５１は位相検出器１１５１１、ＶＣＯ１１５１２及びＮ分周器１１５１３を備えている。ＰＬＬ回路１１５１は、実施例７（図９）におけるＰＬＬ回路１０３と同一であり、同一の動作を行う。この例では、位相検出器１１５１１にシステムクロックＭＣＬＫが入力され、ループフィルタ１１５２から周波数変化に応じたアナログ信号を取り出すことができる。
【００６６】
図１２はコンデンサの充放電回路を使用したＦ−Ｖ変換回路１１５の詳細を示すブロック図である。この例では、Ｆ−Ｖ変換回路１１５はコンデンサの駆動回路からなり、周波数変調されたＭＣＬＫがアンプ１１５２入力されると、“Ｈ”期間にはコンデンサ１１５３に電荷を充電し、“Ｌ”期間にはコンデンサ１１５３にたまった電荷を放電する。充電時と放電時で電源電流が異なるため、電源に入れた抵抗での電圧降下も異なることになる。この充放電の出力を平滑化回路１１５４で平滑化することによって周波数変化に応じたアナログ信号を取り出すことができる。
【００６７】
図１３は周波数変化をパルスデューティに変換し平滑化するＦ−Ｖ変換回路１１５の詳細を示すブロック図である。この例では、Ｆ−Ｖ変換回路１１５はインバータ回路１１５５、アンド回路１１５６及び平滑化回路１１５７からなる。Ｆ−Ｖ変換回路１１５に入力されたＭＣＬＫはインバータ回路１１５５で反転され、一定の遅延後にＡＮＤ回路１１５６に入力される。平滑化回路１１５７前の信号Ｂはインバータ回路１１５５の遅延が一定であることから周波数変化をデューティ変化に変換された信号となり、この信号Ｂを平滑化回路１１５７で平滑化することによって周波数変化に応じたアナログ信号を取り出すことができる。図１４はインバータ回路１１５５の出力信号Ａとアンド回路１１５６の出力信号ＢとシステムクロックＭＣＬＫとの関係を示すタイミングチャートである。このタイミングチャートから、信号ＢはシステムＭＣＬＫの立ち上がりで立ち上がり、信号Ａの立ち上がりで立ち下がっていることが分かる。
【００６８】
本実施例によればタイミング生成回路からの連続クロック信号をアナログ信号に変換することによりクロックの変調周期に同期したアナログ信号をアナログ画像信号に重畳するので、画像信号中の変動成分を除去することができる。
【００６９】
本実施例によれば、タイミング生成回路からの連続クロック信号をアナログ信号に変換する回路をＰＬＬ回路とし、クロックの変調周期に同期したアナログ信号をアナログ画像信号に重畳するので、画像信号中の変動成分を除去することができる。
【００７０】
本実施例によれば、タイミング生成回路からの連続クロック信号をアナログ信号に変換する回路をコンデンサの充放電回路とし、クロックの変調周期に同期したアナログ信号をアナログ画像信号に重畳するので、画像信号中の変動成分を除去することができる。
【００７１】
本実施例によれば、タイミング生成回路からの連続クロック信号をアナログ信号に変換する回路をパルスデューティに変換後に周波数変化を平滑化する回路とし、クロックの変調周期に同期したアナログ信号をアナログ画像信号に重畳するので、画像信号中の変動成分を除去することができる。
【実施例９】
【００７２】
図１５は実施例９に係る信号処理回路の回路構成を示すブロック図である。この実施例は、クロックの周波数変化に応じたアナログ信号を増幅又は減衰させて、アナログ画像信号に重畳することを特徴とするものである。
【００７３】
この実施例９では、実施例７（図９）におけるループフィルタ１０３２から信号ＶＣＬＰを出力するラインに変調信号調整回路１１６を設けている。その他の構成は実施例９と同等である。図１６は変調信号調整回路１１６の詳細を示すブロック図である。この例では、クロックの周波数変化に応じたアナログ信号である変調信号をＡＣ結合によりＤＣ成分を除去し、バイアス電圧を重畳した信号として増幅器又は減衰器１１６で増幅又は減衰し、さらに、ＡＣ結合によりＤＣ成分を除去して信号ＶＣＬＰとして出力する。このように前記信号ＶＣＬＰをクランプ回路１０８の基準電位に重畳することによって、基準電位は画像信号の変動と逆位相で同じ変動量の変化をすることになる。
【００７４】
本実施例によれば、クロックの周波数変化に応じたアナログ信号を増幅器又は減衰器で増幅又は減衰させ、クロックの変調周期に同期したアナログ信号の変動量を調整してアナログ画像信号に重畳するので、変動除去性能を向上させることができる。
【実施例１０】
【００７５】
図１７は実施例１０に係る信号処理回路の回路構成を示すブロック図である。この実施例は、クロックの周波数変化に応じたアナログ信号の位相を反転させて、アナログ画像信号に重畳することを特徴とするものである。
【００７６】
この実施例１０では、実施例７（図９）におけるループフィルタ１０３２から信号ＶＣＬＰを出力するラインに変調信号調整回路１１６を設けている。その他の構成は実施例９と同等である。この例では、クロックの周波数変化に応じたアナログ信号である変調信号は、ＡＣ結合によりＤＣ成分を除去され、バイアス電圧を重畳した信号として、増幅器又は減衰器１１６１で増幅又は減衰され、位相反転回路１１６２で位相反転後にＡＣ結合によりＤＣ成分が除去され、信号ＶＣＬＰとして出力される。このように前記信号ＶＣＬＰをクランプ回路１０８の基準電位に重畳することによって、基準電位は画像信号の変動と逆位相で同じ変動量の変化をすることになる。
【００７７】
本実施例によれば、クロック周波数変化による画像信号の変動方向が変わる場合に、クロックの周波数変化に応じたアナログ信号の位相を反転させて、アナログ画像信号に重畳するので、画像信号中の変動成分を除去することができる。
【実施例１１】
【００７８】
図１８は実施例１１に係る信号処理回路の回路構成を示すブロック図である。この実施例は、クロック周波数変化に応じたアナログ信号の位相を任意に制御できるようにしてアナログ画像信号に重畳することを特徴とするものである。
【００７９】
この実施例１１では、クロックの周波数変化に応じたアナログ信号である変調信号をＡＣ結合によりＤＣ成分除去し、バイアス電圧を重畳した信号として、増幅器又は減衰器１１６１で増幅又は減衰し、位相制御回路１１６３で任意位相に変換後にＡＣ結合によりＤＣ成分除去して信号ＶＣＬＰとして出力する。このように前記信号ＶＣＬＰをクランプ回路１０８の基準電位に重畳することによって、基準電位は画像信号の変動と逆位相で同じ変動量の変化をすることになる。
【００８０】
図１９は図１８における位相制御回路１１６３の内部回路の詳細の一例を示すブロック図である。本実施例では、位相制御回路１１６３は、ＡＤＣ１１６３１、ＦＩＦＯ１１６３２、ＦＩＦＯ制御回路１１６３３、及びＤＡＣ１１６３４から構成されている。この構成では、アナログ信号はＡＤＣ１１６３１でデジタル信号に変換された後、ＦＩＦＯ１１６３２に蓄積され、ＦＩＦＯ１１６３２に対してＦＩＦＯ制御回路１１６３３により指定のクロック数遅延後、ＤＡＣ１１６３４でアナログ信号に変換する。このようしてＦＩＦＯ制御回路１１６３３のクロック数遅延量を制御することによって任意の位相制御が可能となる。
【００８１】
本実施例によれば、クロックの周波数変化に応じたアナログ信号の位相を任意に制御し、クロックの変調周期に同期したアナログ信号の変動と逆相のアナログ信号を重畳するので、画像信号中の変動成分を除去することができる。
【実施例１２】
【００８２】
図２０は実施例１２に係る信号処理回路の回路構成を示すブロック図である。この実施例は、光電変換素子出力段のＡＣ結合コンデンサの充電期間を固定電位とし、非充電期間にクロックの周波数に応じたアナログ信号を重畳することを特徴とするものである。
【００８３】
図２０は本実施例に係る変調信号調整回路１４０１の内部回路の一例を示すもので、この例では、クロックの周波数変化に応じたアナログ信号である変調信号はＡＣ結合によりＤＣ成分が除去され、バイアス電圧を重畳した信号として増幅器又は減衰器１１６１で増幅又は減衰され、位相反転回路１１６２で位相反転後にＡＣ結合によりＤＣ成分が除去され、信号ＶＣＬＰとして出力される。ＡＣ結合コンデンサの後段にはスイッチＳＷが設けられており、ＣＬＰＩＮ信号が“Ｈ”の時はスイッチＳＷがＯＦＦされる。これによりアナログ画像信号のＡＣ結合コンデンサの充電期間は信号処理ＩＣ１０７内部基準電位での充電とすることが可能となる。
【００８４】
本実施例によれば、ＡＣ結合コンデンサの充電期間はクランプ回路の基準電位は固定電位とし、基準電位は安定させたままクロックの周波数変化に応じたアナログ信号の変動のみを基準電位に重畳するので、画像信号中の変動成分を除去することができる。
【実施例１３】
【００８５】
図２１は実施例１３に係る信号処理回路の回路構成を示すブロック図である。この実施例は、光電変換素子がカラーセンサであり、入射光を３色に相当する電気信号に変換し、クロックの周波数に応じたアナログ信号を３色個別の異なる電圧としてアナログ画像信号に重畳し、あるいは、３色個別の異なる位相制御としてアナログ画像信号に重畳することを特徴とするものである。
【００８６】
本実施例１３は光電変換素子がカラーセンサの場合、Ｒｅｄ、Ｇｒｅｅｎ、Ｂｌｕｅでアナログ画像信号の変動量が異なる場合があるので、これに対応した例である。図２１は、実施例９（図１５）における信号処理回路ＩＣ１０７の前段までのアナログ画像信号系統をＲＧＢの３系統とした回路構成を示す。同図から分かるように信号処理ＩＣ１０７をＲＧＢの３系統、変調信号調整回路１１６をＲＧＢの３系統としたので、個別にクロックの周波数変化に応じたアナログ信号の変動量、位相が調整可能となる。なお、変動量及び位相の調整については、前述の実施例１０，１１，１２，１３を適用する。
【００８７】
本実施例によれば、ＲＧＢ各色毎に変動量を調整可能とし、あるいは、変動位相を調整可能とすることにより、変動成分除去効果を向上させることができる。
【実施例１４】
【００８８】
図２２は、実施例１４に係る画像形成装置の概略構成を示す断面図である。この画像形成装置１は、例えば複写機能、プリンタ機能、ファクシミリ機能等を有するデジタル複合機で、画像読み取り機能として前述の実施例１ないし１３に係る画像読み取り装置を備えている。この画像形成装置では、操作部（図示しない）のアプリケーション切り替えキーにより、複写機能、プリンタ機能、及びファクシミリ機能を順次に切り替えて選択することが可能となっており、複写機能の選択時には複写モードとなり、プリンタ機能の選択時にはプリンタモードとなり、ファクシミリモードの選択時にはファクシミリモードとなる。
【００８９】
画像形成装置１での画像形成の流れについて複写モードを例にあげ、図１を用いて簡単に説明する。複写モードでは、原稿束が自動原稿送り装置（ＡＤＦ）１０により、順に画像読み取り装置（スキャナ）２０に給送され、画像読み取り装置２０により、画像情報が読み取られる。読み取られた画像情報は、画像処理手段（図示しない）を介して書き込みユニット３０により光情報に変換される。プリンタユニット４０内の感光体ドラム４１は、帯電器（図示しない）により一様に帯電された後に書き込みユニット３０からの光情報に基づいて露光されて静電潜像が形成される。感光体ドラム４１上の静電潜像は現像装置４２により現像されてトナー像となる。このトナー像は、搬送ベルト４３により給紙カセット４５から給送されてくる転写紙に転写され、転写紙に転写されたトナー像は、定着装置４４により定着され、排紙トレイ４６に排出される。
【図面の簡単な説明】
【００９０】
【図１】本発明の実施形態に係る画像読み取り装置の概略構成の一例を示す図である。
【図２】実施例１に係るクロック周波数変調周期の変動の除去構成を示す図である。
【図３】実施例２に係るクロック周波数変調周期の変動の除去構成を示す図である。
【図４】実施例３に係る信号処理の回路構成を示すブロック図である。
【図５】実施例４に係る信号処理の回路構成を示すブロック図である。
【図６】実施例５に係る信号処理の回路構成を示すブロック図である。
【図７】クランプ回路１０８に入力されるＣＬＰＩＮ信号について説明するための図である。
【図８】実施例６に係る信号処理の回路構成を示すブロック図である。
【図９】実施例７に係る信号処理回路の回路構成を示すブロック図である。
【図１０】実施例８に係る信号処理回路の回路構成を示すブロック図である。
【図１１】ＰＬＬ回路を使用したＦ−Ｖ変換回路１１５の詳細を示すブロック図である。
【図１２】コンデンサの充放電回路を使用したＦ−Ｖ変換回路１１５の詳細を示すブロック図である。
【図１３】周波数変化をパルスデューティに変換し平滑化するＦ−Ｖ変換回路１１５の詳細を示すブロック図である。
【図１４】実施例８におけるインバータ回路の出力信号Ａとアンド回路の出力信号ＢとシステムクロックＭＣＬＫとの関係を示すタイミングチャートである。
【図１５】実施例９に係る信号処理回路の回路構成を示すブロック図である。
【図１６】図１５における変調信号調整回路の詳細を示すブロック図である。
【図１７】実施例１０に係る信号処理回路の回路構成を示すブロック図である。
【図１８】実施例１１に係る信号処理回路の回路構成を示すブロック図である。
【図１９】図１８における位相制御回路の内部回路の詳細の一例を示すブロック図である。
【図２０】実施例１２に係る信号処理回路の回路構成を示すブロック図である。
【図２１】実施例１３に係る信号処理回路の回路構成を示すブロック図である。
【図２２】実施例１４に係る画像形成装置の概略構成を示す図である。
【図２３】従来から実施されている読み取り信号の信号処理回路の一例を示すブロック図である。
【図２４】従来のＳＳＣＧ特性を示す特性図である。
【図２５】不要輻射対策で周波数変調を行った場合の時間に対する周波数と画像レベルの関係を示す特性図である。
【図２６】画像信号中の変動成分による出力画像の一例を示す模式図である。
【符号の説明】
【００９１】
１０１  発振器
１０２  ＳＳＣＧ回路
１０３，１１５１  ＰＬＬ回路
１０４  タイミング生成回路
１０５  ＣＣＤ
１０６  エミッタフォロワ（ＥＦ）
１０７  信号処理ＩＣ
１０８  クランプ回路
１０９  サンプルホールド回路
１１０  ＰＧＡ
１１１  ＡＤＣ
１１１  バッファ
１１２，１１３  変動除去回路
１１４  ＣＣＤ電源回路
１１５，１１５ａ，１１５ｂ，１１５ｃ  ＦＶ変換回路
１１６，１１６ａ、１１６ｂ，１１６ｃ，１１６ｄ  変調信号調整回路
１０３１  位相比較器
１０３２  ループフィルタ
１０３３，１１５１２  ＶＣＯ
１０３４，１１５１３  Ｎ分周器
１１６１  増幅器又は減衰器
１１６２  位相反転回路
１１６３  位相制御回路
１１６３１  ＡＤＣ
１１６３２  ＦＩＦＯ
１１６３３  ＦＩＦＯ制御回路
１１６３４  ＤＡＣ
１１５１１  位相検出器
１１５１２  ＰＬＬ回路
【図１】
2008118366.tif 000003
【図２】
2008118366.tif 000004
【図３】
2008118366.tif 000005
【図４】
2008118366.tif 000006
【図５】
2008118366.tif 000007
【図６】
2008118366.tif 000008
【図７】
2008118366.tif 000009
【図８】
2008118366.tif 000010
【図９】
2008118366.tif 000011
【図１０】
2008118366.tif 000012
【図１１】
2008118366.tif 000013
【図１２】
2008118366.tif 000014
【図１３】
2008118366.tif 000015
【図１４】
2008118366.tif 000016
【図１５】
2008118366.tif 000017
【図１６】
2008118366.tif 000018
【図１７】
2008118366.tif 000019
【図１８】
2008118366.tif 000020
【図１９】
2008118366.tif 000021
【図２０】
2008118366.tif 000022
【図２１】
2008118366.tif 000023
【図２２】
2008118366.tif 000024
【図２３】
2008118366.tif 000025
【図２４】
2008118366.tif 000026
【図２５】
2008118366.tif 000027
【図２６】
2008118366.tif 000028