(57)【要約】【課題】半導体層形成前に反応室内に存在する不純物濃度を低減するための処理時間を短縮し、シングルチャンバ方式によっても良質な半導体層を形成することが可能な半導体層製造方法および半導体製造装置ならびにこれらを用いて製造される半導体デバイスを提供する。【解決手段】密閉可能な反応室の内部で半導体層を形成する半導体層製造方法であって、反応室の内部の不純物を置換ガスを用いて除去する不純物除去工程と、半導体層を形成する半導体層形成工程とを含み、不純物除去工程は、反応室の内部に置換ガスを導入する置換ガス導入工程と、置換ガスを排気する排気工程とからなるサイクルを複数回繰り返す工程であり、不純物除去工程は、少なくとも半導体層形成工程の前に行なわれる、半導体層製造方法に関する。【選択図】図１
2008166366.tif 000002
【特許請求の範囲】
【請求項１】
密閉可能な反応室の内部で半導体層を形成する半導体層製造方法であって、
前記反応室の内部の不純物を置換ガスを用いて除去する不純物除去工程と、
前記半導体層を形成する半導体層形成工程と、
を含み、前記不純物除去工程は、
前記反応室の内部に置換ガスを導入する置換ガス導入工程と、
前記置換ガスを排気する排気工程と、
からなるサイクルを複数回繰り返す工程であり、
前記不純物除去工程は、少なくとも半導体層形成工程の前に行なわれる、半導体層製造方法。
【請求項２】
前記半導体層は、導電型が異なる複数の層を含み、前記半導体層を同一の前記反応室の内部で形成する、請求項１に記載の半導体層製造方法。
【請求項３】
前記反応室の内部における置換ガス導入後圧力および置換ガス排気後圧力をあらかじめ設定し、
前記置換ガス導入工程においては前記反応室からの排気を停止し、前記反応室の内部の圧力が前記置換ガス導入後圧力以上となったときに前記置換ガスの導入を停止して前記置換ガス導入工程を終了させ、
前記排気工程においては前記置換ガスの導入を停止し、前記反応室の内部の圧力が前記置換ガス排気後圧力以下となったときに前記排気を停止して前記排気工程を終了させる、請求項１または２に記載の半導体層製造方法。
【請求項４】
前記半導体層形成工程の直前の前記反応室の内部における不純物許容原子濃度Ｎ（単位：個／ｃｍ3）をあらかじめ設定し、
前記サイクルの開始前の前記反応室の内部の不純物原子濃度をＮo（単位：個／ｃｍ3）、前記置換ガス導入後圧力をｍ（単位：Ｐａ）、前記置換ガス排気後圧力をＭ（単位：Ｐａ）としたときの前記サイクルの回数ｎ（単位：回）が、下記の式、
Ｎｏ×（Ｍ／ｍ）n≦Ｎ
を満たす、請求項３に記載の半導体層製造方法。
【請求項５】
前記半導体層形成工程の直前の前記反応室の内部におけるバックグラウンド圧力が、０．１Ｐａ以上１００００Ｐａ以下である、請求項１〜４のいずれかに記載の半導体層製造方法。
【請求項６】
前記半導体層は、光電変換素子に用いられる半導体層であってｐ型層、ｉ型層およびｎ型層からなり、前記半導体層形成工程は、
ｐ型層またはｎ型層からなる第１導電層を形成する第１導電層形成工程と、
前記第１導電層の上に、ｉ型層からなる光電変換層を形成する光電変換層形成工程と、
前記光電変換層の上に、ｐ型層またはｎ型層からなる第２導電層を形成する第２導電層形成工程と、
を含み、
前記第１導電層と前記第２導電層とは互いに導電型が異なるように形成される、請求項１〜５のいずれかに記載の半導体層製造方法。
【請求項７】
前記第１導電層形成工程と前記光電変換層形成工程との間に、ｉ型層からなるバッファ層を形成するバッファ層形成工程をさらに含む、請求項６に記載の半導体層製造方法。
【請求項８】
前記第１導電層形成工程と前記バッファ層形成工程との間に前記不純物除去工程をさらに含む、請求項７に記載の半導体層製造方法。
【請求項９】
前記バッファ層形成工程と前記光電変換層形成工程との間に前記不純物除去工程をさらに含む、請求項７または８に記載の半導体層製造方法。
【請求項１０】
前記バッファ層が複数層からなり、前記バッファ層形成工程において各々のバッファ層を形成した後に前記不純物除去工程をさらに行なう、請求項７〜９のいずれかに記載の半導体層製造方法。
【請求項１１】
前記置換ガスは、ｉ型層の形成に用いられるガスの少なくともいずれかである、請求項６〜１０のいずれかに記載の半導体層製造方法。
【請求項１２】
前記半導体層が複数のｐｉｎ半導体の積層体からなる、請求項６〜１１のいずれかに記載の半導体層製造方法。
【請求項１３】
請求項１〜１２のいずれかに記載の半導体層製造方法に用いられる半導体層製造装置であって、
半導体層を内部で形成するための密閉可能な反応室と、
前記反応室に置換ガスを導入するためのガス導入部と、
前記反応室から置換ガスを排気するためのガス排気部と、
を備える半導体層製造装置。
【請求項１４】
前記ガス排気部は、ロータリーポンプ、メカニカルブースターポンプ、ソープションポンプの少なくともいずれかを備える、請求項１３に記載の半導体層製造装置。
【請求項１５】
基板と、前記基板の上に形成された半導体層および電極とを備え、前記半導体層が、請求項１〜１２のいずれかに記載の半導体層製造方法または請求項１３もしくは１４に記載の半導体層製造装置を用いて製造される、半導体デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体層製造方法および半導体層製造装置ならびにこれらを用いて製造される半導体デバイスに関し、より詳しくは、たとえばプラズマＣＶＤ法等によりシングルチャンバ方式によって半導体薄膜からなる半導体層を製造する半導体層製造方法および半導体層製造装置ならびにこれらを用いて製造される半導体デバイスに関する。
【背景技術】
【０００２】
近年、ガスを原料としてプラズマＣＶＤ法により形成される薄膜光電変換素子が注目されている。このような薄膜光電変換素子の例として、シリコン系薄膜からなるシリコン系薄膜光電変換素子や、ＣＩＳ（ＣｕＩｎＳｅ2）化合物、ＣＩＧＳ（Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ2）化合物からなる薄膜光電変換素子等が挙げられ、開発および生産量の拡大が推進されている。これらの光電変換素子の大きな特徴は、大面積の安価な基板上に、プラズマＣＶＤ装置またはスパッタ装置のような形成装置を用いて半導体層または金属電極膜を積層させ、その後、同一基板上に作製した光電変換素子をレーザパターニングにより分離接続させることにより、光電変換素子の低コスト化と高性能化とを両立できる可能性を有している点である。しかしながら、そのような製造工程においては、デバイス作製の基幹装置であるプラズマＣＶＤ装置に代表される半導体層製造装置の高コスト化による光電変換素子の製造コスト増が、大規模な普及に対する障壁のひとつとなっている。
【０００３】
このような問題点を鑑みて、たとえば特許文献１には、ｐ型半導体層、ｉ型結晶性シリコン系光電変換層およびｎ型半導体層を、同一のプラズマＣＶＤ形成室内で順に引続いて形成するシングルチャンバ方式が開示されている。この方式により、それぞれの層を別の形成室で形成するインライン方式やマルチチャンバ方式と比較して、形成室数を低減することができ、設備を簡略化することができる。また、各形成室間の搬送が不要となり、光電変換素子の製造時間短縮にもなる。
【０００４】
さらに、特許文献１には、「ｐ型半導体層とｎ型半導体層にドープされる導電型決定不純物原子が他の異なる種類の半導体層に導入されることを防止するために、それぞれの半導体層を形成する前に、たとえば水素などのパージガスによる１時間のガス置換のように、堆積室内の十分なガス置換を行なう必要がある。また、そのようなガス置換処理を施しても非晶質シリコン太陽電池の良好な性能を得ることができなかったために、シングルチャンバ方式はあくまでも実験的用途のみに使用されている。」との記載があり、非晶質シリコン系光電変換層を有する光電変換素子のシングルチャンバ方式による形成方法は実用化されていない。
【０００５】
特許文献２には、ｐ型半導体層形成後、チャンバ内のＢ2Ｈ6ガス及びＢ2Ｈ6ガスに起因する物質を（１）チャンバの真空排気、（２）Ｈ2又はＳｉＨ4又はその両者によるガス置換、（３）水素ガス等のエッチングガスを用いたプラズマクリーニング、の方法で除去することにより、ｉ型半導体層へのボロンのオートドーピングを抑制することができる旨の記載がある。
【０００６】
しかしながら、反応室内においてプラズマＣＶＤ法により半導体層を形成する場合、その形成前に反応室内に存在する不純物をガス置換により除去し、良質な半導体層を形成するためには、長時間のガス置換を必要とするといった問題がある。
【０００７】
さらに、上記の技術に記載されるように、ｐ型半導体層、ｉ型半導体層及びｎ型半導体層を有する光電変換素子を同一の反応室内においてプラズマＣＶＤ法により形成する薄膜光電変換素子の半導体層の形成方法（シングルチャンバ方式）においては、ｐ型半導体層とｎ型半導体層とにドープされる導電型決定不純物原子が、他の異なる種類の半導体層にも導入されてしまうため、良好な光電変換特性の光電変換素子を得難いという問題がある。特に、非晶質シリコン系薄膜光電変換素子については、シングルチャンバ方式の適用が難しく、実用化されていないのが現状である。
【特許文献１】特開２０００−２５２４９５号公報
【特許文献２】特開２００４−６５３７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、上記の点に鑑みてなされたものであり、半導体層形成前に反応室内に存在する不純物濃度を低減するための処理時間を短縮し、シングルチャンバ方式によっても良質な半導体層を形成することが可能な半導体層製造方法および半導体層製造装置ならびにこれらを用いて製造される半導体デバイスを提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明は、密閉可能な反応室の内部で半導体層を形成する半導体層製造方法であって、反応室の内部の不純物を置換ガスを用いて除去する不純物除去工程と、半導体層を形成する半導体層形成工程とを含み、不純物除去工程は、反応室の内部に置換ガスを導入する置換ガス導入工程と、置換ガスを排気する排気工程とからなるサイクルを複数回繰り返す工程であり、不純物除去工程は、少なくとも半導体層形成工程の前に行なわれる、半導体層製造方法に関する。
【００１０】
本発明の半導体層製造方法において、半導体層は、導電型が異なる複数の層を含み、半導体層を同一の反応室の内部で形成することが好ましい。
【００１１】
本発明の半導体層製造方法においては、反応室の内部における置換ガス導入後圧力および置換ガス排気後圧力をあらかじめ設定し、置換ガス導入工程においては反応室からの排気を停止し、反応室の内部の圧力が置換ガス導入後圧力以上となったときに置換ガスの導入を停止して置換ガス導入工程を終了させ、排気工程においては置換ガスの導入を停止し、反応室の内部の圧力が置換ガス排気後圧力以下となったときに排気を停止して排気工程を終了させることが好ましい。
【００１２】
本発明の半導体層製造方法においては、半導体層形成工程の直前の反応室の内部における不純物許容原子濃度Ｎ（単位：個／ｃｍ3）をあらかじめ設定し、サイクルの開始前の反応室の内部の不純物原子濃度をＮo（単位：個／ｃｍ3）、置換ガス導入後圧力をｍ（単位：Ｐａ）、置換ガス排気後圧力をＭ（単位：Ｐａ）としたときのサイクルの回数ｎ（単位：回）が、下記の式、
Ｎｏ×（Ｍ／ｍ）n≦Ｎ
を満たすことが好ましい。
【００１３】
本発明の半導体層製造方法においては、半導体層形成工程の直前の反応室の内部におけるバックグラウンド圧力が、０．１Ｐａ以上１００００Ｐａ以下であることが好ましい。
【００１４】
本発明の半導体層製造方法においては、半導体層が、光電変換素子に用いられる半導体層であってｐ型層、ｉ型層およびｎ型層からなり、半導体層形成工程が、ｐ型層またはｎ型層からなる第１導電層を形成する第１導電層形成工程と、第１導電層の上に、ｉ型層からなる光電変換層を形成する光電変換層形成工程と、光電変換層の上に、ｐ型層またはｎ型層からなる第２導電層を形成する第２導電層形成工程と、を含み、第１導電層と第２導電層とは互いに導電型が異なるように形成されることが好ましい。
【００１５】
本発明の半導体層製造方法は、第１導電層形成工程と光電変換層形成工程との間に、ｉ型層からなるバッファ層を形成するバッファ層形成工程をさらに含むことが好ましい。
【００１６】
本発明の半導体層製造方法は、第１導電層形成工程とバッファ層形成工程との間に不純物除去工程をさらに含むことが好ましい。
【００１７】
本発明の半導体層製造方法は、バッファ層形成工程と光電変換層形成工程との間に不純物除去工程をさらに含むことが好ましい。
【００１８】
本発明の半導体層製造方法においては、バッファ層が複数層からなり、バッファ層形成工程において各々のバッファ層を形成した後に不純物除去工程をさらに行なうことが好ましい。
【００１９】
本発明の半導体層製造方法において、置換ガスは、ｉ型層の形成に用いられるガスの少なくともいずれかであることが好ましい。
【００２０】
本発明の半導体層製造方法においては、半導体層が複数のｐｉｎ半導体の積層体からなることが好ましい。
【００２１】
本発明はまた、上述のいずれかの半導体層製造方法に用いられる半導体層製造装置であって、半導体層を内部で形成するための密閉可能な反応室と、反応室に置換ガスを導入するためのガス導入部と、反応室から置換ガスを排気するためのガス排気部と、を備える半導体層製造装置に関する。
【００２２】
本発明の半導体層製造装置において、ガス排気部は、ロータリーポンプ、メカニカルブースターポンプ、ソープションポンプの少なくともいずれかを備えることが好ましい。
【００２３】
本発明はまた、基板と、該基板の上に形成された半導体層および電極とを備え、半導体層が、上述のいずれかの半導体層製造方法または上述のいずれかの半導体層製造装置を用いて製造される、半導体デバイスに関する。
【発明の効果】
【００２４】
本発明の半導体層製造方法および半導体層製造装置においては、半導体層を形成する前に反応室内のガス置換操作を複数回繰り返すことにより、反応室内に存在する不純物原子の濃度を低下させることができる。これにより、半導体層中に混入する不純物の濃度を低減し、シングルチャンバ方式によっても良質な半導体層を製造することができる。また本発明においては、ガス置換操作を複数回行なうことにより不純物低減のための処理時間を短縮することができるため、優れた量産性も得られる。よって本発明によれば、良質な半導体デバイスを量産性良く製造することが可能となる。
【発明を実施するための最良の形態】
【００２５】
以下に、本発明に係る半導体層製造方法、半導体層製造装置およびこれらを用いて得られる半導体デバイスにつき、より詳細に説明する。本発明の半導体層製造方法においては、密閉可能な反応室の内部で半導体層を形成する。本発明の半導体層製造方法は、反応室の内部の不純物を置換ガスを用いて除去する不純物除去工程と、半導体層を形成する半導体層形成工程とを含む。ここで不純物除去工程は、反応室の内部に置換ガスを導入する置換ガス導入工程と、置換ガスを排気する排気工程とからなるサイクルを複数回繰り返す工程である。また、不純物除去工程は、少なくとも半導体層形成工程の前に行なわれる。
【００２６】
本発明においては、半導体層形成工程の前に、反応室内のガス置換操作を複数回繰り返すことにより、反応室内に存在する不純物原子の濃度を低下させる。これにより、半導体層形成工程において半導体層に混入する不純物の濃度を低減し、良質な半導体層を形成することができる。また、半導体層の形成前にガス置換操作を複数回繰り返す方法によれば、不純物低減のための処理時間を短縮し、半導体層の製造効率を向上させることができるため、本発明の製造方法によれば半導体層の量産性をも向上させることができる。
【００２７】
半導体層に混入する不純物としては、たとえば、半導体層が形成される基板を反応室に搬入したときに反応室外から混入する不純物が考えられる。また、半導体層として、たとえば薄膜光電変換素子をシングルチャンバ方式にて連続して形成する場合には、第１導電層を形成する際に、前に形成した第２導電層の構成材料が反応室内の内壁および電極等に付着しているため、その第２導電層の構成材料から放出される不純物、特に第２導電層の導電型を決定する不純物の第１導電層への混入が問題となる。しかし、本発明においては、ガス置換操作を複数回行なった後に第１導電層を形成するため、不純物の混入量を低減することができる。これにより、良質な半導体層を形成することができる。
【００２８】
本発明の半導体層製造装置によれば、半導体層を反応室内で形成する際に、置換ガス導入工程と排気工程とからなるガス置換操作のサイクルを複数回繰り返すことができ、反応室内に存在する不純物原子の濃度を効率的に低下させ、以降に形成される半導体層中に混入する不純物の濃度を低減することができる。これにより、良質な半導体層を形成することができる。ガス置換操作を複数回繰り返すことにより、不純物低減のための処理時間を短縮することができるため、本発明は半導体層の量産時に使用する方法として実用的である。
【００２９】
ガス置換操作による不純物濃度低減の効果は、置換ガス導入工程後の反応室内の圧力と排気工程後の反応室内の圧力との比率が大きいほど大きい。しかし、該比率が小さい場合であっても、ガス置換操作の繰り返し回数を多くすることにより良好な不純物濃度低減効果を得ることができる。薄膜光電変換素子、ディスプレイ等の半導体デバイスの製造に用いられる半導体層製造装置は、基板の大型化に伴い反応室が大容量化し、また、装置コスト低減のため装置の簡易化が行なわれているため、排気能力の低いガス排気部が採用される。そのため、反応室内の到達圧力を低くできない傾向にある。このような反応室内の到達圧力の高い装置においては、上記比率を大きくために長時間を要するため、上記比率を大きくすることは実用的ではない。ガス置換操作の繰り返し回数を多くする本発明の製造方法は、特に大容量の半導体層製造装置において不純物除去工程を短時間で完了させることができる点で有用である。
【００３０】
以下、本発明の典型的な態様につき図面を参照して説明する。図１は、本発明で用いる半導体層製造装置の概略断面図である。本発明に用いられる半導体層製造装置は、半導体層を内部で形成するための密閉可能な反応室と、反応室に置換ガスを導入するためのガス導入部と、反応室から置換ガスを排気するためのガス排気部と、を備える。図１の半導体層製造装置は、密閉可能な反応室１０１内に、カソード電極１０２およびアノード電極１０３が設置された平行平板型の電極構造を有する。カソード電極１０２とアノード電極１０３との電極間距離は、所望の処理条件に従って決定され、数ｍｍから数十ｍｍ程度とするのが一般的である。反応室１０１外には、カソード電極１０２に電力を供給する電力供給部１０８と、電力供給部１０８とカソード電極１０２およびアノード電極１０３との間のインピーダンス整合を行なうインピーダンス整合回路１０５が設置されている。
【００３１】
電力供給部１０８は、電力導入線１０６ａの一端に接続される。電力導入線１０６ａの他端は、インピーダンス整合回路１０５に接続されている。インピーダンス整合回路１０５には電力導入線１０６ｂの一端が接続され、該電力導入線１０６ｂ他端は、カソード電極１０２に接続されている。電力供給部１０８は、ＣＷ（連続波形）交流出力あるいはパルス変調（オンオフ制御）された交流出力のいずれを出力するものであっても良い。
【００３２】
電力供給部１０８から出力される交流電力の周波数は、１３．５６ＭＨｚが一般的であるが、これに限られるものではなく、数ｋＨｚからＶＨＦ帯、さらにマイクロ波帯の周波数を使用しても良い。
【００３３】
一方、アノード電極１０３は電気的に接地されており、アノード電極１０３上には、たとえば透明導電膜が形成された基板１０７が載置される。基板１０７は、カソード電極１０２上に載置されても良いが、プラズマ中のイオンダメージによる膜質低下を低減するためアノード電極１０３上に設置されることが一般的である。
【００３４】
反応室１０１には、ガス導入部１１０が設けられている。ガス導入部１１０からは、希釈ガス、材料ガス、ドーピングガス等のガス１１８が導入される。希釈ガスとしては、水素ガスを含むガス、材料ガスとしてはシラン系ガス、メタンガス、ゲルマンガス等が挙げられる。ドーピングガスとしては、ジボランガス等のｐ型不純物ドーピングガス、ホスフィンガス等のｎ型不純物ドーピングガスが挙げられる。
【００３５】
また、反応室１０１には、ガス排気部１１６と圧力調整用バルブ１１７とが直列に接続され、反応室１０１内のガス圧力が略一定に保たれる。ガス圧力は、反応室内のガス導入部１１０およびガス排気口１１９の近傍で測定すると若干の誤差を生じるため、ガス導入部１１０およびガス排気口１１９から離れた位置で測定することが望ましい。この状態でカソード電極１０２に電力を供給することにより、カソード電極１０２とアノード電極１０３との間にプラズマを発生させ、ガス１１８を分解し、基板１０７上に半導体層を形成することができる。
【００３６】
ガス排気部１１６は、反応室１０１内のガス圧力を１．０×１０-4Ｐａ程度の圧力に高真空排気できるものであってもよいが、装置の簡易化、低コスト化およびスループット向上の観点から、０．１Ｐａ程度の圧力とする排気能力を有するものが望ましい。反応室１０１の容積は、半導体デバイスの基板サイズの大型化に伴い大容量化している。このような反応室１０１を高真空排気する場合、高性能なガス排気部１１６が必要となり、装置の簡易化および低コスト化の観点から望ましくなく、簡易な低真空用のガス排気部１１６を使用することがより望ましい。
【００３７】
簡易な低真空用のガス排気部１１６としては、たとえばロータリーポンプ、メカニカルブースターポンプ、ソープションポンプ等が挙げられ、これらを単独または２以上の組合せで用いることが好ましい。
【００３８】
本発明で用いる半導体層製造装置の反応室１０１はたとえば約１ｍ3のサイズとすることができる。典型的なガス排気部１１６としては、メカニカルブースターポンプとロータリーポンプとを直列に接続したものを使用することができる。この構成により排気を十分行なう場合、反応室１０１内の圧力は、約０．１Ｐａ程度の真空度となる。反応室１０１内の到達真空圧力は、０．１Ｐａ以上１００００Ｐａ以下が好ましく、０．１Ｐａ以上１０００Ｐａ以下がさらに好ましく、０．１Ｐａ以上１００Ｐａ以下がさらに好ましい。
【００３９】
また、たとえば半導体層の生産効率を特に優先するような場合には、数百Ｐａでのサイクルパージを効率良く行なうことが可能なガス排気部１１６を設けても良い。
【００４０】
本発明はまた、基板と、該基板の上に形成される半導体層および電極とを備える半導体デバイスをも提供する。すなわち、本発明によって製造される半導体層は、たとえば薄膜光電変換素子等の半導体デバイスの一部として用いられることができる。
【００４１】
＜実施形態１＞
本発明に係る半導体層製造方法の例につき以下に図面を参照して説明する。本発明の半導体層製造方法において、典型的な例としては、導電型が異なる複数の層を含む半導体層を同一の反応室の内部で形成することができる。
【００４２】
図２は、本発明の実施形態１で形成される半導体デバイスである薄膜光電変換素子の概略断面図である。図２に示す薄膜光電変換素子２００は、基板１０７と、第１電極２０１と、第１導電層２０２、バッファ層２０３、光電変換層２０４、第２導電層２０５からなる半導体層２０７と、第２電極２０６と、からなる構造を有する。図２においては、第１導電層２０２、バッファ層２０３、光電変換層２０４、第２導電層２０５が本発明で製造される半導体層２０７に対応する。薄膜光電変換素子の半導体層２０７は、たとえば図１に示すような、シングルチャンバ方式の反応室１０１内において、たとえばプラズマＣＶＤ法、熱ＣＶＤ法、光ＣＶＤ法、ＭＯＣＶＤ法、スパッタ法、蒸着法等によって形成される。
【００４３】
本発明の半導体層製造方法で形成される半導体層のより具体的な例としては、光電変換素子に用いられる半導体層であってｐ型層、ｉ型層およびｎ型層からなる半導体層を例示できる。このような半導体層は、たとえば、ｐ型層またはｎ型層からなる第１導電層を形成する第１導電層形成工程と、第１導電層の上に、ｉ型層からなる光電変換層を形成する光電変換層形成工程と、光電変換層の上に、ｐ型層またはｎ型層からなる第２導電層を形成する第２導電層形成工程と、を含む半導体層形成工程により形成される。
【００４４】
なお、第１導電層の導電型を決定する不純物の光電変換層への拡散を低減するために、第１導電層形成工程と光電変換層形成工程との間に、ｉ型層からなるバッファ層を形成するバッファ層形成工程をさらに含む半導体層形成工程とすることがより望ましい。本実施形態ではこの例について説明する。
【００４５】
さらに、第１導電層と第２導電層との導電型は互いに異なるように選択される。本実施形態では、第１導電層がｐ型層、第２導電層がｎ型層である場合を例に説明するが、本発明においては第１導電層がｎ型層、第２導電層がｐ型層であっても良い。
【００４６】
基板１０７としては、プラズマＣＶＤ形成プロセスにおける耐熱性および透光性を有するガラス基板、ポリイミド等の樹脂基板、等が一般的に使用される。本実施形態においては、基板１０７としてガラス基板を使用する場合を例に説明する。
【００４７】
第１電極２０１としては、ＳｎＯ2、ＩＴＯ、ＺｎＯなどの透明導電膜が使用される。これらは、ＣＶＤ、スパッタ、蒸着等の方法により形成することが一般的である。本実施形態においては、第１電極２０１として、ＳｎＯ2を使用する場合を例に説明する。
【００４８】
本実施形態においては、第１導電層２０２をボロンドーピングしたｐ型非晶質シリコン系半導体層とし、バッファ層２０３をｉ型非晶質シリコン系半導体層とし、光電変換層２０４をｉ型非晶質シリコン半導体層とし、第２導電層２０５をｎ型シリコン系半導体層とする。シリコン系半導体層としては、たとえば、非晶質または微結晶のシリコン、シリコンカーバイド、シリコンゲルマニウム等を使用でき、導電型半導体層のドーピング材料としては、たとえば、ｐ型にはボロン、アルミニウム等、ｎ型にはリン等を使用できる。
【００４９】
第２電極２０６としては、銀、アルミニウム等の金属やＳｎＯ2、ＩＴＯ、ＺｎＯなどの透明導電膜、またはこれらを積層したものが使用される。これらは、ＣＶＤ、スパッタ、蒸着等の方法により形成される。本実施形態においては、第２電極２０６として、ＺｎＯと銀とをスパッタ法を用いてこの順に積層する場合を例に説明する。
【００５０】
図３は、本発明の実施形態１に係る半導体層製造方法のフローチャートである。本実施形態では、条件設定工程（ＳＴ１）と、不純物除去工程（ＳＴ２）と、第１導電層形成工程（ＳＴ３）、バッファ層形成工程（ＳＴ４）、光電変換層形成工程（ＳＴ５）および第２導電層形成工程（ＳＴ６）からなる半導体層形成工程と、からなる半導体層製造方法について説明する。
【００５１】
（条件設定工程：ＳＴ１）
条件設定工程では、基板設置、反応室の真空排気、基板の温度設定を行なう。まず、基板１０７をアノード電極１０３上に設置し、反応室１０１内のバックグラウンド圧力が０．１Ｐａ程度となるまで真空排気する。ここで、バックグラウンド圧力とは、半導体層形成工程の直前の反応室の内部における圧力をいう。半導体層の生産効率を高めるため、バックグラウンド圧力は、０．１Ｐａより大きい圧力としても良い。本発明において、バックグラウンド圧力は、０．１Ｐａ以上１００００Ｐａ以下が好ましく、０．１Ｐａ以上１０００Ｐａ以下がさらに好ましく、０．１Ｐａ以上１００Ｐａ以下がさらに好ましい。また基板１０７の温度は、良質な半導体層を形成できる点で２５０℃以下が好ましく、１４０〜２００℃とすることがより好ましい。
【００５２】
（不純物除去工程：ＳＴ２）
次に、反応室１０１内に置換ガスとしてたとえば水素ガスを導入し（置換ガス導入工程）、反応室１０１内の圧力が１００Ｐａから１０００Ｐａ程度に達したときに水素ガスの導入を停止し、さらに、反応室１０１内の圧力が１Ｐａから１０Ｐａ程度になるまで排気する（排気工程）。置換ガス導入工程と排気工程とからなるサイクルをガス置換操作とも記載する。本発明においては、ガス置換操作を複数回繰り返す。これにより不純物を効率良く除去することができる。ガス置換操作は、たとえば２〜１０サイクル繰り返されることが好ましく、より典型的には、たとえば４サイクル繰り返すことが好ましい。
【００５３】
１サイクルのガス置換操作に要する時間は数秒から数十秒程度とされることができる。具体的には、置換ガス導入工程を１〜５秒間かけて行ない、排気工程を３０〜６０秒間かけて行なうことができる。ガス置換をこのような短い時間で行なっても、本発明の不純物除去工程においてはガス置換操作を複数回繰り返すため、反応室内の不純物濃度を十分に低減することができる。よって本発明の半導体層製造方法は量産装置に適用した場合にも実用的である。
【００５４】
本実施形態においては、ガス置換操作を複数回繰り返した後に、第１導電層２０２、バッファ層２０３、光電変換層２０４および第２導電層２０５を形成するため、第１導電層を形成する直前に反応室内の雰囲気に存在する不純物濃度を低減し、第１導電層より後に形成される半導体層中に混入する不純物の濃度を低減することができる。不純物としては、たとえば、基板１０７を反応室１０１に搬入するときに反応室外から混入する大気中の不純物等が考えられる。
【００５５】
図２に示すような薄膜光電変換素子の製造においては、半導体層における第１導電層２０２を形成する際に、該半導体層の前に製造された半導体層における第２導電層２０５の構成材料が反応室内の内壁、電極等に付着している。よって、該第２導電層の構成材料から放出される不純物、特に第２導電層の導電型を決定する不純物が、第１導電層２０２に混入することが問題となる。本発明のようにガス置換操作を複数回繰り返した後に第１導電層２０２を形成することにより、第１導電層２０２中への不純物の混入量を低減することができる。
【００５６】
本実施形態では、反応室１０１内に置換ガスとしてたとえば水素ガスを導入し（置換ガス導入工程）、反応室１０１内の圧力が１００Ｐａから１０００Ｐａ程度となったときに水素ガスの導入を停止し、さらに、反応室１０１内の圧力が１Ｐａから１０Ｐａ程度となるまで排気する（排気工程）操作とすることができる。
【００５７】
本発明においては、反応室１０１の内部における置換ガス導入後圧力および置換ガス排気後圧力をあらかじめ設定し、置換ガス導入工程においては反応室１０１からの排気を停止し、反応室の内部の圧力が該置換ガス導入後圧力以上となったときに置換ガスの導入を停止して置換ガス導入工程を終了させ、排気工程においては置換ガスの導入を停止し、反応室１０１の内部の圧力が該置換ガス排気後圧力以下となったときに排気を停止して排気工程を終了させることが好ましい。
【００５８】
上記のように、所定の置換ガス導入後圧力および置換ガス排気後圧力を定める場合、ガス置換操作の繰り返し回数は、以下の条件により定めることが望ましい。すなわち、半導体層形成工程の直前の反応室１０１の内部における不純物許容原子濃度Ｎ（単位：個／ｃｍ3）をあらかじめ設定し、サイクルの開始前の反応室の内部の不純物原子濃度をＮo（単位：個／ｃｍ3）、置換ガス導入後圧力をｍ（単位：Ｐａ）、置換ガス排気後圧力をＭ（単位：Ｐａ）としたときのサイクルの回数ｎ（単位：回）が、下記の式、
Ｎ0×（Ｍ／ｍ）n≦Ｎ
を満たすようにすることが好ましい。
【００５９】
本実施形態において、半導体層形成工程で第１導電層２０２を形成する際、膜質維持のために許容される第１導電層２０２形成前の反応室１０１内の不純物許容原子濃度Ｎは、シリコン系半導体層の場合、酸素原子濃度が５．０×１０19個／ｃｍ3程度、窒素原子濃度が１．０×１０18個／ｃｍ3程度である。たとえば、ガス置換操作開始時の反応室１０１内の酸素原子濃度Ｎ0が１．０×１０22個／ｃｍ3、窒素原子濃度Ｎ0が２．０×１０22個／ｃｍ3、置換ガス導入後圧力ｍを１００Ｐａ、置換ガス排気後圧力Ｍを１０Ｐａとした場合、窒素原子濃度を不純物許容原子濃度（１．０×１０18個／ｃｍ3）以下とするためには、ガス置換操作の回数ｎは少なくとも４回必要となる。
【００６０】
ガス置換操作の繰り返し回数を増加させることにより、また、置換ガス排気後圧力Ｍに対する置換ガス導入後圧力ｍの比率（Ｍ／ｍ)を小さくすることにより、反応室１０１内に存在する不純物の濃度をより低減することができる。この場合、その後に形成される半導体層への不純物の混入を少なくし、形成される半導体層の膜質を向上することができる。
【００６１】
また、本実施形態においては、置換ガスとして水素ガスを使用する場合を例に説明しているが、本発明においては、置換ガスとして、シランガス等の、ｉ型層の形成に用いられるガスの少なくともいずれかを使用しても良い。ｉ型層の形成に用いられるガスは、ｐ型、ｉ型およびｎ型の半導体層の形成のいずれにも使用される。よって、置換ガスとしてｉ型層の形成に用いられるガスを用いる場合、該ガスから半導体層中に不純物が混入することがなくなるため好ましい。
【００６２】
また、本発明においては、半導体層の膜質に影響を与えない不活性ガス等を置換ガスとして使用しても良い。特に、原子量の大きなガスは、反応室１０１内を排気した際に反応室１０１内に残り易く、置換ガスとして適している。不活性ガスとしては、たとえば、アルゴンガス、ネオンガス、キセノンガス等が挙げられる。
【００６３】
（第１導電層形成工程：ＳＴ３）
本実施形態においては、不純物除去工程の後、第１導電層２０２としてｐ型非晶質シリコン系半導体層を形成する。まず、反応室１０１内のバックグラウンド圧力を０．１Ｐａ程度に真空排気する。続いて、反応室１０１内に混合ガスを導入し、圧力調整用バルブ１１７により反応室１０１内の圧力を略一定に保つ。反応室１０１内の圧力は、たとえば２００Ｐａ以上３０００Ｐａ以下とする。反応室１０１内に導入される混合ガスとしては、たとえばシランガス、水素ガスおよびジボランガスを含むガスを使用できる。シランガスに対する水素ガスの流量は、数倍から数十倍程度が望ましく、本実施形態では１０倍とすることができる。
【００６４】
反応室１０１内の圧力が安定した後、カソード電極１０２に数ｋＨｚ〜８０ＭＨｚの交流電力を投入し、カソード電極１０２とアノード電極１０３との間にプラズマを発生させ、第１導電層２０２であるｐ型非晶質シリコン系半導体層を形成する。カソード電極１０２の単位面積あたりの電力密度は、０．０１Ｗ／ｃｍ2以上０．３Ｗ／ｃｍ2以下とすることができる。
【００６５】
上記のようにして所望の厚さのｐ型非晶質シリコン系半導体層を形成した後、交流電力の投入を停止し、反応室１０１内を真空排気する。
【００６６】
第１導電層２０２であるｐ型非晶質シリコン系半導体層の厚さは、ｉ型非晶質シリコン系半導体層からなる光電変換層２０４に十分な内部電界を与える点で、２ｎｍ以上が好ましく、５ｎｍ以上がより好ましい。また、第１導電層２０２であるｐ型非晶質シリコン系半導体層の厚さは、非活性層の入射側の光吸収量を抑えることが必要である点で、５０ｎｍ以下が好ましく、３０ｎｍ以下がより好ましい。
【００６７】
（バッファ層形成工程：ＳＴ４）
次に、バッファ層２０３としてｉ型非晶質シリコン系半導体層を形成する。まず、反応室１０１内のバックグラウンド圧力を０．１Ｐａ程度に真空排気する。続いて、反応室１０１内に混合ガスを導入し、圧力調整用バルブ１１７により反応室１０１内の圧力を略一定に保つ。反応室１０１内の圧力は、たとえば２００Ｐａ以上３０００Ｐａ以下とする。反応室１０１内に導入される混合ガスとしては、たとえばシランガスおよび水素ガスを含むガスを使用することができる。シランガスに対する水素ガスの流量は、数倍から数十倍程度が望ましく、本実施形態では２０倍としている。
【００６８】
反応室１０１内の圧力が安定した後、カソード電極１０２に数ｋＨｚ〜８０ＭＨｚの交流電力を投入し、カソード電極１０２とアノード電極１０３との間にプラズマを発生させ、バッファ層２０３であるｉ型非晶質シリコン系半導体層を形成する。カソード電極１０２の単位面積あたりの電力密度は、０．０１Ｗ／ｃｍ2以上０．３Ｗ／ｃｍ2以下とすることができる。
【００６９】
上記のようにして所望の厚さのｉ型非晶質シリコン系半導体層を形成した後、交流電力の投入を停止し、反応室１０１内を真空排気する。
【００７０】
ここで、バッファ層２０３であるｉ型非晶質シリコン系半導体層は、反応室１０１内の雰囲気中のボロン原子の濃度を減らし、次に形成される光電変換層２０４であるｉ型非晶質シリコン半導体層へのボロン原子の混入を低減することができる。
【００７１】
バッファ層２０３であるｉ型非晶質シリコン系半導体層の厚さは、第１導電層２０２であるｐ型非晶質シリコン系半導体層から光電変換層２０４へのボロン原子の拡散を抑えるために２ｎｍ以上が望ましい。一方、光吸収量を抑え光電変換層２０４へ到達する光を増大するためにはできる限り薄いことが望ましい。バッファ層２０３の厚さは、通常５０ｎｍ以下とされる。本実施形態では、バッファ層２０３であるｉ型非晶質シリコン系半導体層の厚さを２０ｎｍとしている。
【００７２】
（光電変換層形成工程：ＳＴ５）
次に、光電変換層２０４としてｉ型非晶質シリコン半導体層を形成する。まず、反応室１０１内のバックグラウンド圧力を０．１Ｐａ程度に真空排気する。続いて、反応室１０１内に混合ガスを導入し、圧力調整用バルブ１１７により反応室１０１内の圧力を略一定に保つ。反応室１０１内の圧力は、たとえば２００Ｐａ以上３０００Ｐａ以下とする。反応室１０１内に導入される混合ガスとしては、たとえばシランガスおよび水素ガスを含むガスを使用することができる。シランガスに対する水素ガスの流量は、５倍以上２０倍以下が好ましく、この場合良好な膜質のｉ型非晶質シリコン層を形成することができる。本実施形態では１０倍としている。
【００７３】
反応室１０１内の圧力が安定した後、カソード電極１０２に数ｋＨｚ〜８０ＭＨｚの交流電力を投入し、カソード電極１０２とアノード電極１０３との間にプラズマを発生させ、光電変換層２０４であるｉ型非晶質シリコン半導体層を形成する。カソード電極１０２の単位面積あたりの電力密度は０．０１Ｗ／ｃｍ2以上０．３Ｗ／ｃｍ2以下とすることができる。
【００７４】
上記のようにして所望の厚さのｉ型非晶質シリコン半導体層を形成した後、交流電力の投入を停止し、反応室１０１内を真空排気する。
【００７５】
光電変換層２０４であるｉ型非晶質シリコン半導体層の厚さは、光吸収量、光劣化による光電変換特性の低下を考慮して、０．１μｍから０．５μｍの値に設定されることが好ましい。本実施形態では、ｉ型非晶質シリコン半導体層の厚さを０．３μｍとしている。
【００７６】
（第２導電層形成工程：ＳＴ６）
次に、第２導電層２０５として非晶質または結晶質のｎ型シリコン系半導体層を形成する。まず、反応室１０１内のバックグラウンド圧力を０．１Ｐａ程度に真空排気する。続いて、反応室１０１内に混合ガスを導入し、圧力調整用バルブ１１７により反応室１０１内の圧力を略一定に保つ。反応室１０１内の圧力は、たとえば２００Ｐａ以上３０００Ｐａ以下以下とする。反応室１０１内に導入される混合ガスとしては、シランガス、水素ガスおよびホスフィンガスを含むガスを使用することができる。シランガスに対する水素ガスの流量は、５倍以上２００倍以下が好ましい。
【００７７】
反応室１０１内の圧力が安定した後、カソード電極１０２に数ｋＨｚ〜８０ＭＨｚの交流電力を投入し、カソード電極１０２とアノード電極１０３との間にプラズマを発生させ、第２導電層２０５である非晶質または結晶質のｎ型シリコン系半導体層を形成する。カソード電極１０２の単位面積あたりの電力密度は０．０１Ｗ／ｃｍ2以上０．３Ｗ／ｃｍ2以下とすることができる。
【００７８】
第２導電層２０５であるｎ型シリコン系半導体層の厚さは、光電変換層２０４であるｉ型非晶質シリコン系半導体層に十分な内部電界を与えるため２ｎｍ以上が好ましい。一方、非活性層であるｎ型シリコン系半導体層の光吸収量を抑えるためにはできる限り薄いことが好ましく、通常５０ｎｍ以下とされる。本実施形態では、第２導電層２０５であるｎ型シリコン系半導体層の厚さを３０ｎｍとしている。以上により、非晶質シリコン系の半導体層を形成することができる。
【００７９】
なお、本実施形態においては、光電変換層２０４をｉ型非晶質シリコン系半導体層とする場合を例に説明しているが、光電変換層２０４をたとえばｉ型微結晶シリコン系半導体層としても同様に本発明を適用できる。
【００８０】
ガス置換操作を複数回繰り返す本発明の半導体層製造方法は、半導体層製造装置を簡易化するために排気能力の低いガス排気部１１６を採用する場合や、反応室１０１の容量が大きい場合等、反応室１０１内の真空度を低く設定できない時に特に高い効果を得られる。本実施形態では、反応室１０１内のバックグラウンド圧力が０．１Ｐａ以上と低真空であるため、反応室１０１内を高真空排気した場合と比較して反応室１０１内に存在する不純物濃度を小さくすることができない。しかし本発明ではガス置換操作を複数回繰り返して実施することにより、半導体層形成工程の直前における反応室１０１内の不純物濃度を小さくすることができる。これにより、後の工程で形成される半導体層への不純物混入を低減し、形成される半導体層の膜質を向上させることができる。よって、本実施形態において形成される半導体層を薄膜光電変換素子に用いた場合には、該薄膜光電変換素子の光電変換特性を改善することができる。
【００８１】
本発明において形成される半導体層としては、本実施形態で説明したシリコン層の他、シリコン系の合金やその他の材料が採用され得る。また結晶構造を有する結晶質半導体層を形成しても良い。本実施形態では、半導体層としてシリコン系半導体層をたとえばプラズマＣＶＤ法によって設ける場合について説明したが、本発明はこれに限定されない。
【００８２】
本実施形態の第１導電層形成工程（ＳＴ３）、バッファ層形成工程（ＳＴ４）、光電変換層形成工程（ＳＴ５）および第２導電層形成工程（ＳＴ６）においては、各層形成時の反応室１０１内の圧力を、前述のように２００Ｐａ以上３０００Ｐａ以下、電力密度を０．０１Ｗ／ｃｍ2以上０．３Ｗ／ｃｍ2以下としている。ここで、成膜圧力２００Ｐａ以上という形成条件は、非晶質シリコン系半導体層を形成する際に従来採用されてきた条件より高い領域の圧力条件である。
【００８３】
シングルチャンバ方式で半導体層を形成する場合、反応室内の電極には、第１導電層および光電変換層を形成する前から、第２導電層である非晶質または結晶質のｎ型シリコン系半導体層から放出されるｎ型不純物が付着している。第１導電層２０２であるｐ型非晶質シリコン系半導体層および光電変換層２０４であるｉ型非晶質シリコン半導体層を、２００Ｐａ以上という比較的高圧力の下で形成することにより、ｎ型シリコン系半導体層の平均自由工程（すなわち反応室内を移動できる距離）を低下させることができる。この場合、ｐ型の第１導電層およびｉ型の光電変換層に取り込まれるｎ型不純物の量を低減することができる。
【００８４】
また、成膜圧力３０００Ｐａ以下で、第１導電層２０２であるｐ型非晶質シリコン系半導体層および光電変換層２０４であるｉ型非晶質シリコン系半導体層を形成することにより、薄膜光電変換素子用として良好な膜質のシリコン系半導体薄膜を成膜することができる。
【００８５】
さらに、第１導電層２０２および光電変換層２０４を、電極単位面積当たりの電力密度０．３Ｗ／ｃｍ2以下の低電力密度で形成することにより、電極に衝突するプラズマ中の電子およびイオンが有するエネルギーを低減することができる。ｎ型不純物は、カソード電極またはアノード電極に付着した非晶質または結晶質のｎ型シリコン系半導体からプラズマ中の電子およびイオンにより叩き出されるため、これらが有するエネルギーを低減することにより、形成される第１導電層２０２および光電変換層２０４に取り込まれるｎ型不純物の量を低減することができる。また、電力密度０．０１Ｗ／ｃｍ2以上の形成条件で第１導電層２０２および光電変換層２０４を形成することにより、薄膜光電変換素子用として良好な膜質のシリコン系半導体薄膜を成膜することができる。
【００８６】
本実施形態において、第２導電層２０５は、非晶質半導体および結晶質半導体のどちらでも良いが、結晶質半導体とすることが望ましい。結晶部分ではｎ型不純物原子のドーピング効率が高いため、第２導電層２０５が結晶部分を含むことにより、ｎ型不純物原子濃度を大きくすることなく第２導電層２０５に所望の導電率が付与される。したがって、第２導電層２０５中のｎ型不純物濃度を低くでき、他の層へのｎ型不純物の拡散を低減することができる。
【００８７】
本発明の製造方法における各半導体層の形成条件は実施形態のものに限定されず、その他の形成条件で半導体層を成膜した場合にも、不純物除去工程においてガス置換操作を複数回繰り返すことにより、半導体層中に混入する不純物濃度を低減し、良好な膜質の半導体層を形成できる。
【００８８】
本実施形態では、以上の方法で半導体層を形成した後、ＩＴＯ、ＺｎＯ等の導電膜とアルミニウム、銀等の金属膜とをスパッタ法や蒸着法等で形成することによって第２電極２０６を形成し、シリコン系半導体層が形成された薄膜光電変換素子２００を製造することができる。
【００８９】
＜実施形態２＞
図４は、本発明の実施形態２に係る半導体層製造方法のフローチャートである。本実施形態においては、図２に示す構成の薄膜光電変換素子の半導体層を製造する場合について説明する。本発明においては、第１導電層形成工程とバッファ層形成工程との間に不純物除去工程をさらに含むことが好ましい。本実施形態では、第１導電層形成工程（ＳＴ３）を実施した後、バッファ層形成工程（ＳＴ４）前に不純物除去工程（ＳＴ２）をさらに実施する場合について説明する。その他の工程は実施形態１と同様に実施できるため説明を繰り返さない。
【００９０】
第１導電層形成工程（ＳＴ３）の後に実施する不純物除去工程（ＳＴ２）では、第１導電層形成工程（ＳＴ３）の前の不純物除去工程（ＳＴ２）と同様に、ガス置換操作を４回繰り返して実施することができる。この繰り返し回数は、反応室１０１内の内壁、カソード電極１０２、アノード電極１０３に付着した第１導電層２０２の構成材料であるｐ型非晶質シリコン系半導体から反応室１０１内に放出される不純物であるボロンの濃度を考慮して決定する。
【００９１】
たとえば、第１導電層２０２のボロン原子濃度が１．０×１０20〜１．０×１０21個／ｃｍ3であり、光電変換層２０４内のボロン原子濃度が１．０×１０17個／ｃｍ3以下である場合、ボロン不純物の濃度を４桁低減することが必要となる。
【００９２】
光電変換層２０４であるｉ型非晶質シリコン半導体層形成前の反応室１０１内の不純物（本実施形態ではボロン）許容原子濃度Ｎは、１．０×１０17個／ｃｍ3以下であり、不純物除去工程におけるガス置換操作のサイクルの開始前の反応室１０１内の不純物原子濃度Ｎoが１．０×１０21個／ｃｍ3、置換ガス導入後圧力ｍを１００Ｐａ、置換ガス排気後圧力Ｍを１０Ｐａとした場合、ボロン原子濃度を不純物許容原子濃度（１．０×１０17個／ｃｍ3）とする必要があり、ガス置換操作の繰り返し回数ｎは、Ｎo×（Ｍ／ｍ)n≦Ｎを満たすように少なくとも４回必要となる。
【００９３】
第１導電層２０２の形成後、バッファ層２０３の形成前に不純物除去工程を実施することにより、反応室１０１内に存在するｐ型シリコン系半導体の不純物であるボロンの濃度を低減し、バッファ層２０３以降に形成される半導体層中に混入する不純物濃度を低減することができる。これにより、シングルチャンバ方式で半導体層を形成する場合でも、薄膜光電変換素子の光電変換特性低下をさらに低減することができる。また、本実施形態においてもガス置換操作を複数回繰り返して実施するため、反応室１０１内の不純物濃度低減のための処理時間を短縮することができ、量産時における実用的な方法として使用できる。
【００９４】
＜実施形態３＞
図５は、本発明の実施形態３に係る半導体層製造方法のフローチャートである。本実施形態においては、図２に示す構成の薄膜光電変換素子の半導体層を製造する場合について説明する。本発明においては、バッファ層形成工程と光電変換層形成工程との間に不純物除去工程をさらに含むことが好ましい。本実施形態では、バッファ層形成工程（ＳＴ４）を実施した後、光電変換層形成工程（ＳＴ５）前に不純物除去工程（ＳＴ２）をさらに実施する場合について説明する。その他の工程は実施形態１と同様に実施できるため説明を繰り返さない。なお不純物除去工程におけるガス置換操作の繰り返し回数は、実施形態２と同様に決定し、４回としている。
【００９５】
バッファ層２０３を形成した後に不純物除去工程を実施することにより、ｐ型シリコン系半導体の不純物であるボロン原子の反応室１０１内の雰囲気中の濃度をさらに低減することができる。これは、ｐ型シリコン系半導体層の形成時にカソード電極１０２、アノード電極１０３および反応室１０１内に付着したｐ型不純物が、バッファ層２０３により覆われるため、上記で付着したｐ型不純物から放出されるボロン原子の濃度が低減されることによる効果と考えられる。これにより、バッファ層形成工程の後に実施される不純物除去工程による不純物濃度低減の効果がさらに大きくなると考えられる。上記の理由により、光電変換層２０４内に混入する不純物の量をさらに低減でき、薄膜光電変換素子の光電変換特性低下をさらに良好に低減することができる。
【００９６】
＜実施形態４＞
図６は、本発明の実施形態４に係る半導体層製造方法のフローチャートである。本実施形態においては、図２に示す構成の薄膜光電変換素子の半導体層を製造する場合について説明する。本実施形態は、第１導電層形成工程（ＳＴ３）を実施した後バッファ層形成工程（ＳＴ４）前に不純物除去工程（ＳＴ２）をさらに実施する他は実施形態３と同様である。図６に示す各々の不純物除去工程（ＳＴ２）におけるガス置換操作の繰り返し回数は、実施形態２と同様に決定し、４回とすることができる。
【００９７】
本実施形態に係る半導体層製造方法によれば、実施形態２と同様に、第１導電層２０２であるｐ型シリコン系半導体層の形成後、バッファ層２０３の形成前に不純物除去工程を実施することにより、反応室１０１内に存在するｐ型シリコン系半導体層の不純物であるボロンの濃度を低減できる。さらに、バッファ層２０３を形成した後にも不純物除去工程を実施することにより、ｐ型シリコン系半導体層の不純物であるボロン原子の反応室１０１内での濃度を一層低減することができる。これにより、光電変換層２０４内に混入する不純物量をさらに低減することができ、薄膜光電変換素子の光電変換特性の低下をより良好に低減することができる。
【００９８】
＜実施形態５＞
図７は、本発明の実施形態５におけるバッファ層の形成方法のフローチャートである。本実施形態では、薄膜非晶質シリコン光電変換素子の半導体層として、実施形態２と同様に、第１導電層２０２としてのｐ型非晶質シリコン系半導体層と、バッファ層２０３としてのｉ型非晶質シリコン系半導体層と、光電変換層２０４としてのｉ型非晶質シリコン層と、第２導電層２０５としてのｎ型シリコン系半導体層と、からなる半導体層を同一の反応室１０１内においてプラズマＣＶＤ法により基板１０７上に形成する。ここで本実施形態の方法は、ｉ型非晶質シリコン系半導体層からなるバッファ層２０３の形成方法が実施形態２と相違する。
【００９９】
本発明の半導体層製造方法においては、バッファ層が複数層からなり、バッファ層形成工程において各々のバッファ層を形成した後に不純物除去工程をさらに行なうことが好ましい。以下に、実施形態２と異なるバッファ層の形成方法について図を参照して説明する。本実施形態において、バッファ層２０３は、実施形態２の不純物除去工程（ＳＴ２）およびバッファ層形成工程（ＳＴ４）を複数回繰り返すことにより形成される。すなわち、本実施形態においてはバッファ層２０３が複数層として形成される。まず、実施形態２と同様の不純物除去工程（ＳＴ２）を実施し、その後、バッファ層（５ｎｍ）形成工程（ＳＴ４）により厚さ５ｎｍのｉ型非晶質シリコン系半導体層からなるバッファ層を形成する。不純物除去工程（ＳＴ２）とバッファ層（５ｎｍ）形成工程（ＳＴ４）とからなるサイクルを４回繰り返すことにより、厚さ２０ｎｍのｉ型非晶質シリコン系半導体層からなるバッファ層２０３を形成する。各々の不純物除去工程におけるガス置換操作の繰り返し回数は、実施形態２と同様に決定し、４回としている。
【０１００】
このように不純物除去工程を挟みながら複数回に分けてバッファ層２０３を形成することにより、バッファ層２０３内およびこれ以降に形成される半導体層への不純物の混入をさらに低減することができ、薄膜光電変換素子の光電変換特性の低下をさらに良好に低減することができる。
【０１０１】
本実施形態のようにバッファ層を複数回に分けて形成する場合、バッファ層を構成する複数のｉ型非晶質シリコン系半導体層の組成は、光電変換層２０４側に向かって光学的バンドギャップが段階的に狭くなるように構成しても良い。ｉ型非晶質シリコン系半導体層の水素、カーボン、酸素等の量が減少すると、バンドギャップが狭くなり、ｐ型非晶質シリコン系半導体層からなる第１導電層２０２と、ｉ型非晶質シリコン層からなる光電変換層２０４とのバンドギャップの不連続性を、ｉ型非晶質シリコン系半導体層からなるバッファ層２０３において緩和することができる。これにより、薄膜光電変換素子の光電変換特性をさらに良好に改善することが可能となる。
【０１０２】
＜実施形態６＞
図８は、本発明の実施形態６で形成される半導体デバイスである薄膜光電変換素子の概略断面図である。本実施形態においては、図８に示す構成の薄膜光電変換素子の半導体層を製造する場合について説明する。なお本実施形態において形成される半導体層の構成材料は実施形態１と同様である。
【０１０３】
本発明の半導体層製造方法においては、半導体層が複数のｐｉｎ半導体の積層体からなることが好ましい。本実施形態では、不純物除去工程、第１導電層形成工程、バッファ層形成工程、光電変換層形成工程および第２導電層形成工程を、この順に２回実施する。すなわち、本実施形態では、二重ｐｉｎ構造積層体を有する薄膜シリコン系光電変換素子の半導体層を、図１に示すような半導体層製造装置を用い、シングルチャンバ方式にてプラズマＣＶＤ法により基板１０７上に形成する場合について説明する。
【０１０４】
図８においては、基板１０７上に第１電極２０１が形成され、第１電極２０１上に、ｐ型半導体層である第１導電層２０２ａと、バッファ層２０３ａと、光電変換層２０４ａと、ｎ型半導体層である第２導電層２０５ａとが順次積層されてなる第１ｐｉｎ構造積層体３０１ａが形成される。続いて、ｐ型半導体層である第１導電層２０２ｂと、バッファ層２０３ｂと、光電変換層２０４ｂと、ｎ型半導体層である第２導電層２０５ｂとが順次積層されてなる第２ｐｉｎ構造積層体３０１ｂが形成される。
【０１０５】
第１ｐｉｎ構造積層体３０１ａおよび第２ｐｉｎ構造積層体３０１ｂにより二重ｐｉｎ構造積層体３０２が構成され、二重ｐｉｎ構造積層体３０２上には第２電極２０６が形成される。以上により薄膜光電変換素子３０３が完成する。なお基板１０７、第１電極２０１、第２電極２０６の材料および構成は、実施形態１と同様とすることができる。
【０１０６】
図９は、本発明の実施形態６に係る半導体層製造方法のフローチャートである。本実施形態では、条件設定工程（ＳＴ１）、不純物除去工程（ＳＴ２）の後、第１導電層２０２ａ形成工程（ＳＴ３）、不純物除去工程（ＳＴ２）、バッファ層２０３ａ形成工程(ＳＴ４）、光電変換層２０４ａ形成工程（ＳＴ５）、第２導電層２０５ａ形成工程(ＳＴ６）によって、第１ｐｉｎ構造積層体３０１ａを実施形態２と同様の方法により形成し、さらに、不純物除去工程（ＳＴ２）、第１導電層２０２ｂ形成工程(ＳＴ７）、不純物除去工程(ＳＴ２）、バッファ層２０３ｂ形成工程(ＳＴ８）、光電変換層２０４ｂ形成工程(ＳＴ９）、第２導電層２０５ｂ形成工程(ＳＴ１０）によって第２ｐｉｎ構造積層体３０１ｂを実施形態２と同様の方法により形成する。本実施形態では、光電変換層２０４ａの厚さは０．０７μｍ、光電変換層２０４ｂの厚さは０．３μｍとしている。
【０１０７】
本実施形態においては、第１ｐｉｎ構造積層体３０１ａの形成後、第２ｐｉｎ構造積層体３０１ｂの形成前に不純物除去工程（ＳＴ２）を実施することにより、第２導電層２０５ａの不純物であるリン原子の第１導電層２０２ｂへの混入量を低減できる。これにより、シングルチャンバ方式で薄膜光電変換素子を形成した場合であっても、第２ｐｉｎ構造積層体３０１ｂの膜質低下を抑え、薄膜光電変換素子の光電変換特性低下をさらに良好に低減することができる。
【０１０８】
＜実施形態７＞
図１０は、本発明の実施形態７で形成される半導体デバイスである薄膜光電変換素子の概略断面図である。本実施形態においては、図１０に示す構成の薄膜光電変換素子の半導体層を製造する場合について説明する。本実施形態では、第２ｐｉｎ構造積層体３０１ｃとして結晶質シリコン層を形成する場合について説明する。本実施形態では、半導体層製造方法が以下の点で実施形態６と異なるが、その他は実施形態６と同様の態様で実施できる。
【０１０９】
本実施形態では、基板１０７上に第１電極２０１が形成され、実施形態６と同様の構成の第１ｐｉｎ構造積層体３０１ａが形成される。続いて、結晶質シリコン層からなる第１導電層２０２ｃ、光電変換層２０４ｃおよび第２導電層２０５ｃが順次積層され、第２ｐｉｎ構造積層体３０１ｃが形成される。第１ｐｉｎ構造積層体３０１ａおよび第２ｐｉｎ構造積層体３０１ｃにより二重ｐｉｎ構造積層体３０４が構成され、二重ｐｉｎ構造積層体３０４上には第２電極２０６が形成され、薄膜光電変換素子３０５が完成する。
【０１１０】
以下に、本実施形態に係る薄膜光電変換素子における半導体層製造方法について詳述する。まず、実施形態６と同様の方法により第１ｐｉｎ構造積層体３０１ａを形成する。次に、実施形態１と同様の不純物除去工程（ＳＴ２）を実施する。
【０１１１】
次に、第１導電層２０２ｃであるｐ型結晶質シリコン層を形成する。ｐ型結晶質シリコン層は、たとえば以下の形成条件において形成することができる。形成時の反応室１０１内の圧力は、２４０Ｐａ以上３６００Ｐａ以下であることが望ましく、本実施形態では２０００Ｐａとしている。また、カソード電極１０２の単位面積あたりの電力密度は０．０１Ｗ／ｃｍ2以上０．５Ｗ／ｃｍ2以下とすることが望ましく、本実施形態では０．１５Ｗ／ｃｍ2としている。
【０１１２】
反応室１０１内に導入される混合ガスとしては、たとえば、シランガス、水素ガス、ジボランガスを含むガスを使用できる。シランガスに対する水素ガスの流量は、３０倍から数１００倍程度が望ましく、本実施形態では１００倍としている。
【０１１３】
ｐ型結晶質シリコン層からなる第１導電層２０２ｃの厚さは、ｉ型結晶質シリコン光電変換層からなる光電変換層２０４ｃに十分な内部電界を与えるため２ｎｍ以上が好ましい。一方、非活性層である第１導電層２０２ｃの光吸収量を抑え光電変換層２０４ｃへ到達する光を増大するためには、第１導電層２０２ｃの厚さはできる限り薄いことが望ましく、通常５０ｎｍ以下とされる。本実施形態では、第１導電層２０２ｃの厚さを４０ｎｍとしている。
【０１１４】
第１導電層２０２ｃは、非晶質または結晶質のシリコンカーバイド、シリコンゲルマニウム等の合金材料からなる層で形成されていてもよい。また、第１導電層２０２ｃは、異なる複数の薄膜を積層したものでも良い。
【０１１５】
次に、光電変換層２０４ｃであるｉ型結晶質シリコン光電変換層を形成する。光電変換層２０４ｃは、たとえば以下の形成条件において形成することができる。形成時の反応室１０１内の圧力は、２４０Ｐａ以上３６００Ｐａ以下であることが望ましく、本実施形態では２０００Ｐａとしている。また、カソード電極１０２の単位面積あたりの電力密度は０．０２Ｗ／ｃｍ2以上０．５Ｗ／ｃｍ2以下とすることが望ましく、本実施形態では０．１５Ｗ／ｃｍ2としている。
【０１１６】
反応室１０１内に導入される混合ガスとしては、たとえば、シランガス、水素ガスを含むガスを使用できる。シランガスに対する水素ガスの流量は、３０倍から１００倍程度が望ましく、本実施形態では８０倍としている。
【０１１７】
光電変換層２０４ｃの厚さは、光電変換層として十分な光吸収量を確保するため０．５μｍ以上が好ましく、１μｍ以上がより好ましい。一方、光電変換層２０４ｃの厚さは、良好な生産性を確保する点で２０μｍ以下が好ましく１５μｍ以下がより好ましい。本実施形態では、光電変換層２０４ｃの厚さを２μｍとしている。
【０１１８】
なお本実施形態においては、光電変換層２０４ｃであるｉ型結晶質シリコン層を良質な膜質でかつ高い形成速度で形成するために、半導体層製造装置の構成を本実施形態の形成条件に最も適するように設定した。具体的には、カソード電極１０２とアノード電極１０３との電極間距離を１５ｍｍとし、全ての工程において同一の電極間距離とした。
【０１１９】
このようにして、ラマン分光法により測定される、４８０ｎｍ-1におけるピークに対する５２０ｎｍ-1におけるピークのピーク強度比Ｉ520／Ｉ480が３以上１０以下である良好な結晶化率を有するｉ型結晶質シリコン層を、光電変換層２０４ｃとして形成できる。
【０１２０】
光電変換層２０４ｃとしては、ｉ型結晶質シリコン薄膜または微量の不純物を含む弱ｐ型もしくは弱ｎ型で、光電変換機能を十分に備えている結晶質シリコン薄膜が用いられてもよい。さらに、光電変換層２０４ｃの材質は上記の結晶質シリコン薄膜に限定されず、合金材料であるシリコンカーバイドまたはシリコンゲルマニウム等の薄膜が用いられてもよい。
【０１２１】
次に、第２導電層２０５ｃであるｎ型結晶質シリコン層を形成する。ｎ型結晶質シリコン層は、たとえば以下の形成条件によって形成することができる。形成時の反応室１０１内の圧力は、２４０Ｐａ以上３６００Ｐａ以下であることが望ましく、本実施形態では２０００Ｐａとしている。また、カソード電極１０２の単位面積あたりの電力密度は０．０２Ｗ／ｃｍ2以上０．５Ｗ／ｃｍ2以下とすることが望ましく、本実施形態では０．１５Ｗ／ｃｍ2としている。
【０１２２】
反応室１０１内に導入される混合ガスとしては、たとえば、シランガス、水素ガス、ホスフィンガスを含むガスを使用できる。シランガスに対する水素ガスの流量は、３０倍から数１００倍程度が望ましく、本実施形態では８０倍としている。
【０１２３】
第２導電層２０５ｃの厚さは、光電変換層２０４ｃに十分な内部電界を与えるため２ｎｍ以上が好ましい。一方、非活性層である第２導電層２０５ｃの光吸収量を抑えるためには第２導電層２０５ｃの厚さができる限り薄いことが好ましく、通常５０ｎｍ以下とされる。本実施形態では、第２導電層２０５ｃの厚さを４０ｎｍとしている。
【０１２４】
第２導電層２０５ｃは、非晶質または結晶質のシリコンカーバイド、シリコンゲルマニウム等の合金材料で形成されていてもよい。
【０１２５】
以上のようにして、第１ｐｉｎ構造積層体３０１ａおよび第２ｐｉｎ構造積層体３０１ｃを同一の反応室１０１内において連続して形成し、二重ｐｉｎ構造積層体３０４が形成される。
【０１２６】
この後、ＩＴＯ、ＺｎＯ等の導電膜とアルミニウム、銀等の金属膜とをスパッタ法や蒸着法等で形成することによって第２電極２０６を形成し、シリコン系半導体層が形成された薄膜光電変換素子３０５を製造することができる。
【０１２７】
［実施例］
以下、実施例を挙げて本発明をより詳細に説明するが、本発明はこれらに限定されるものではない。
【０１２８】
（実験例１）
本発明におけるガス置換操作の有効性を確認する目的で下記の実験を行なった。図１１は、実験例１において作製した実験サンプルの概略断面図である。ガラス基板４０１上に、ｐ型非晶質シリコン半導体層４０２（厚み約５０ｎｍ）を形成した後、水素ガスを用いてガス置換操作を実施し、その後、ｉ型微結晶シリコン半導体層４０３（厚み約７００ｎｍ）および非晶質シリコン層４０４（厚み約３０ｎｍ）を積層した。最後に積層した非晶質シリコン層４０４は、ｐ型非晶質シリコン半導体層４０２およびｉ型微結晶シリコン半導体層４０３の表面からの不純物侵入を防止するための保護膜として形成したものである。
【０１２９】
ガス置換操作は、ｐ型非晶質シリコン半導体層４０２の形成後、反応室１０１内の圧力が１０Ｐａとなるまで真空引きし、その後、反応室１０１内の圧力が１０００Ｐａとなるまで水素ガスを導入し（置換ガス導入工程）、再度１０Ｐａまで真空引きを行なう（排気工程）ことにより行なった。また、比較サンプルとして、実験サンプルと同様の構造で、上記のガス置換操作を行なわないものを作製した。なお、比較サンプルの構造は、実験サンプルと同様、ｐ型非晶質シリコン半導体層４０２（厚み約５０ｎｍ）、ｉ型微結晶シリコン半導体層４０３（厚み約７００ｎｍ）および非晶質シリコン層４０４（厚み約３０ｎｍ）とした。
【０１３０】
図１２は、実験サンプルおよび比較サンプルのｐ型非晶質シリコン半導体層４０２およびｉ型微結晶シリコン半導体層４０３の部分のＳＩＭＳ分析（二次イオン質量分析）における酸素原子濃度の測定結果を示す図であり、図１３は、実験サンプルおよび比較サンプルのｐ型非晶質シリコン半導体層４０２およびｉ型微結晶シリコン半導体層４０３の部分のＳＩＭＳ分析（二次イオン質量分析）における窒素原子濃度の測定結果を示す図であり、図１４は、実験サンプルおよび比較サンプルのｐ型非晶質シリコン半導体層４０２およびｉ型微結晶シリコン半導体層４０３の部分のＳＩＭＳ分析（二次イオン質量分析）におけるボロン原子濃度の測定結果を示す図である。図１２〜図１４は、薄膜の膜厚方向の原子濃度プロファイルを示す。
【０１３１】
ｐ型非晶質シリコン半導体層４０２のボロン原子濃度は１．０×１０20〜１．０×１０21個／ｃｍ3であり、ｉ型微結晶シリコン半導体層４０３のボロン原子濃度は１．０×１０17個／ｃｍ3以下である。
【０１３２】
実験サンプルと比較サンプルとのｉ型微結晶シリコン半導体層４０３中の不純物濃度を比較すると、図１２より、酸素原子の膜中不純物量は、ガス置換操作の実施によって２桁程度減少し、ガス置換操作の効果が現れていることがわかる。また、図１３より、窒素原子の膜中不純物量は１〜２桁程度減少しているが、１．０×１０16〜１．０×１０17個／ｃｍ3程度がＳＩＭＳ分析装置の窒素原子濃度の測定限界であるため、略２桁程度減少していると思われる。
【０１３３】
上記の実験では、水素ガス導入後の反応室１０１の圧力に対する真空引き後の反応室１０１内の圧力の比を１００（すなわち１０００Ｐａ／１０Ｐａ）としたため、２桁程度の不純物濃度の低減が見込まれるところ、本実験結果より、２桁程度の不純物濃度の低減が確認された。
【０１３４】
また、図１４に示されるボロン原子濃度（すなわちｐ型ドーパント濃度）の測定結果においては、ガス置換操作を施した実験サンプルの方が、ｐ型非晶質シリコン半導体層４０２からｉ型微結晶シリコン半導体層４０３にかけてのボロン原子濃度が小さくなっている。この結果から、ガス置換操作を行なうことによって、ｐ型非晶質シリコン半導体層４０２からｉ型微結晶シリコン半導体層４０３中へのボロンの拡散が抑えられていることが分かる。
【０１３５】
なお、ｐ型非晶質シリコン半導体層４０２から離れた部分のｉ型微結晶シリコン半導体層４０３中のボロン原子濃度は、実験サンプル、比較サンプル共に１．０×１０17個／ｃｍ3程度であり差が現れていないが、これは、１．０×１０17個／ｃｍ3程度がＳＩＭＳ分析装置のボロン原子濃度の測定限界であるためである。
【０１３６】
また、図１２および図１３から、反応室１０１内に基板を搬入した後、反応室１０１内の圧力を１０Ｐａ程度に真空排気した後に、ガス置換操作を実施し、その後に半導体層を形成することによって、大気中から半導体層に混入する不純物である酸素原子濃度が２．５×１０19個／ｃｍ3、窒素原子濃度が４．０×１０16個／ｃｍ3となることが分かる。
【０１３７】
半導体デバイスに使用されるシリコン系半導体層において不純物として許容される酸素原子および窒素原子の濃度は、酸素原子濃度が５．０×１０19個／ｃｍ3程度、窒素原子が１．０×１０18個／ｃｍ3程度であるため、今回の実験においても、ガス置換操作を実施することにより、高真空排気を行なうことなく半導体層の不純物濃度を低減できることが確認できた。なお上記の実験ではガス置換操作を１回だけ行なったが、半導体層の不純物濃度の低減効果を実用上より良好なレベルで得るために、本発明ではガス置換操作を複数回繰り返して行なう。
【０１３８】
（実施例１）
本実施例では、図１に示す構成の半導体層製造装置を用い、非晶質シリコン層からなる光電変換層と微結晶シリコン層からなる光電変換層とを有する、図１０に示す構成の薄膜光電変換素子を製造した。厚さ４ｍｍのガラスからなる基板１０７上に形成された凹凸形状を有する厚さ１μｍのＳｎＯ2膜からなる第１電極２０１上に、第１導電層２０２ａとして厚さ１０ｎｍのｐ型非晶質シリコン層、バッファ層２０３ａとして厚さ１５ｎｍのｉ型非晶質シリコン層、光電変換層２０４ａとして厚さ０．５μｍのｉ型非晶質シリコン層、第２導電層２０５ａとして厚さ３０ｎｍのｎ型非晶質シリコン層、第１導電層２０２ｃとして厚さ３０ｎｍのｐ型微結晶シリコン層、光電変換層２０４ｃとして厚さ３μｍのｉ型微結晶シリコン層、第２導電層２０５ｃとして厚さ３０ｎｍのｎ型微結晶シリコン層を形成した。その後、第２電極２０６として、厚さ０．０５μｍのＺｎＯ層および厚さ０．１μｍのＡｇ電極を形成した。
【０１３９】
上記の各半導体層は、同一の反応室１０１内の同一のカソード電極１０２およびアノード電極１０３を用いて連続して形成した。ガラス基板１０７の温度は、１４０℃とした。カソード電極１０２に、１３．５６ＭＨｚの高周波電力を投入し、カソード電極１０２とアノード電極１０３との間にプラズマを発生させることにより、反応室１０１内に導入した混合ガスを分解して半導体層を形成した。以下、各半導体層の形成条件について詳述する。
【０１４０】
まず、反応室１０１内のカソード電極１０２上に、凹凸形状を有するＳｎＯ2膜からなる第１電極２０１が形成された厚さ４ｍｍのガラスからなる基板１０７を設置した。次に、反応室１０１内の圧力が０．５Ｐａとなるまで、ガス排気部１１６として設けられた真空ポンプを用いて反応室１０１内を排気した。反応室１０１内の圧力が０．５Ｐａとなった時点で、ガス導入部１１０から、反応室１０１内に置換ガスとして水素ガスを導入し（置換ガス導入工程）、反応室１０１内の圧力が１００Ｐａに達したときに水素ガスの導入を停止した。
【０１４１】
その後、反応室１０１内の圧力が１０Ｐａになるまで上記真空ポンプにより排気した(排気工程）。この水素ガス導入および反応室１０１内の排気からなるガス置換操作を４回繰り返した（不純物除去工程）。
【０１４２】
次に、ガラス基板１０７上に形成された凹凸形状を有するＳｎＯ2膜からなる第１電極２０１上に、第１導電層２０２ａとして厚さ１０ｎｍのｐ型非晶質シリコン層を、反応室１０１内の圧力が５００Ｐａ、カソード電極１０２の単位面積当たりの電力密度が０．０５Ｗ／ｃｍ2となる条件で形成した。
【０１４３】
次に、反応室１０１内の圧力が０．５Ｐａとなるまで真空ポンプを用いて反応室１０１内を排気した。反応室１０１内の圧力が０．５Ｐａとなった時点で、反応室１０１内に置換ガスとして水素ガスを導入し（置換ガス導入工程）、反応室１０１内の圧力が１００Ｐａに達したときに水素ガスの導入を停止した。その後、反応室１０１内の圧力が１０Ｐａになるまで真空ポンプにより排気した（排気工程）。この水素ガス導入および反応室１０１内の排気からなるガス置換操作を４回繰り返した（不純物除去工程）。
【０１４４】
次に、第１導電層２０２ａであるｐ型非晶質シリコン層上に、バッファ層２０３ａの一部として厚さ７．５ｎｍのｉ型非晶質シリコン層を、反応室１０１内の圧力が５００Ｐａ、カソード電極１０２の単位面積当たりの電力密度が０．０７Ｗ／ｃｍ2の条件で、プラズマＣＶＤ法により形成した。
【０１４５】
次に、反応室１０１内の圧力が０．５Ｐａとなるまで真空ポンプを用いて反応室１０１内を排気した。反応室１０１内の圧力が０．５Ｐａとなった時点で、反応室１０１内に置換ガスとして水素ガスを導入し（置換ガス導入工程）、反応室１０１内の圧力が１００Ｐａに達したときに水素ガスの導入を停止した。その後、反応室１０１内の圧力が１０Ｐａになるまで真空ポンプにより排気した（排気工程）。この水素ガス導入および反応室１０１内の排気からなるガス置換操作を４回繰り返した（不純物除去工程）。
【０１４６】
次に、バッファ層２０３ａの一部であるｉ型非晶質シリコン層上に、バッファ層２０３ａの残りの部分として厚さ７．５ｎｍのｉ型非晶質シリコン層を、反応室１０１内の圧力が５００Ｐａ、カソード電極１０２の単位面積当たりの電力密度が０．０７Ｗ／ｃｍ2の条件で、プラズマＣＶＤ法により形成した。以上の方法により、厚さ１５ｎｍのバッファ層２０３ａを形成した。
【０１４７】
次に、反応室１０１内の圧力が０．５Ｐａとなるまで真空ポンプを用いて反応室１０１内を排気した。反応室１０１内の圧力が０．５Ｐａとなった時点で、反応室１０１内に置換ガスとして水素ガスを導入し(置換ガス導入工程）、反応室１０１内の圧力が１００Ｐａに達したときに水素ガスの導入を停止した。その後、反応室１０１内の圧力が１０Ｐａになるまで真空ポンプにより排気した(排気工程）。この水素ガス導入および反応室１０１内の排気からなるガス置換操作を４回繰り返した（不純物除去工程）。
【０１４８】
次に、バッファ層２０３ａであるｉ型非晶質シリコン層上に、光電変換層２０４ａとして厚さ０．５μｍのｉ型非晶質シリコン層を、反応室１０１内の圧力が５００Ｐａ、カソード電極１０２の単位面積当たりの電力密度が０．０７Ｗ／ｃｍ2の条件で形成した。
【０１４９】
次に、光電変換層２０４ａであるｉ型非晶質シリコン層上に、第２導電層２０５ａとして厚さ３０ｎｍのｎ型非晶質シリコン層を、反応室１０１内の圧力が５００Ｐａ、カソード電極１０２の単位面積当たりの電力密度が０．０５Ｗ／ｃｍ2の条件で形成した。
【０１５０】
次に、第２導電層２０５ａであるｎ型非晶質シリコン層上に、第１導電層２０２ｃとして厚さ３０ｎｍのｐ型微結晶シリコン層を、反応室１０１内の圧力が８００Ｐａ、カソード電極１０２の単位面積当たりの電力密度が０．０８Ｗ／ｃｍ2の条件で形成した。
【０１５１】
次に、反応室１０１内の圧力が０．５Ｐａとなるまで真空ポンプを用いて反応室１０１内を排気した。反応室１０１内の圧力が０．５Ｐａとなった時点で、反応室１０１内に置換ガスとして水素ガスを導入し（置換ガス導入工程）、反応室１０１内の圧力が１００Ｐａに達したときに水素ガスの導入を停止した。その後、反応室１０１内の圧力が１０Ｐａになるまで真空ポンプにより排気した（排気工程）。この水素ガス導入および反応室１０１内の排気からなるガス置換操作を４回繰り返した（不純物除去工程）。
【０１５２】
次に、第１導電層２０２ｃであるｐ型微結晶シリコン層上に、光電変換層２０４ｃとして厚さ３μｍのｉ型微結晶シリコン層を、反応室１０１内の圧力が８００Ｐａ、カソード電極１０２の単位面積当たりの電力密度が０．１０Ｗ／ｃｍ2の条件で形成した。
【０１５３】
次に、光電変換層２０４ｃであるｉ型微結晶シリコン層上に、第２導電層２０５ｃとして厚さ３０ｎｍのｎ型微結晶シリコン層を、反応室１０１内の圧力が８００Ｐａ、カソード電極１０２の単位面積当たりの電力密度が０．０８Ｗ／ｃｍ2の条件で形成した。
【０１５４】
その後、スパッタ法により、第２電極２０６として、厚さ０．０５μｍのＺｎＯ層および厚さ０．１μｍのＡｇ電極を形成し、薄膜光電変換素子を形成した。
【０１５５】
（比較例１）
ｐ型層、ｉ型層、ｎ型層をそれぞれ別個の反応室内で形成した他は実施例１と同様にして、薄膜光電変換素子を形成した。
【０１５６】
図１５は、実施例１および比較例１で形成した薄膜光電変換素子の光電変換効率の光劣化特性を示す図である。光劣化特性は、薄膜光電変換素子にＡＭ１．５の光を照射した場合の光電変換効率の経時変化を初期光電変換効率により規格化したものである。図１５において、実施例１で形成した薄膜光電変換素子は、比較例１で形成した薄膜光電変換素子と同等の光劣化特性を示した。
【０１５７】
以上の結果から、シングルチャンバ方式により半導体層を形成する場合でも、本発明の製造方法を採用することにより、良好な光電変換特性を長期間に亘って確保できる薄膜光電変換素子のような、優れた特性を有する半導体デバイスを形成できることが分かる。
【０１５８】
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【０１５９】
本発明の半導体層製造方法および半導体層製造装置は、たとえば薄膜光電変換素子、ディスプレイ等の半導体デバイスの製造に対して好適に適用され得る。
【図面の簡単な説明】
【０１６０】
【図１】本発明で用いる半導体層製造装置の概略断面図である。
【図２】本発明の実施形態１で形成される半導体デバイスである薄膜光電変換素子の概略断面図である。
【図３】本発明の実施形態１に係る半導体層製造方法のフローチャートである。
【図４】本発明の実施形態２に係る半導体層製造方法のフローチャートである。
【図５】本発明の実施形態３に係る半導体層製造方法のフローチャートである。
【図６】本発明の実施形態４に係る半導体層製造方法のフローチャートである。
【図７】本発明の実施形態５におけるバッファ層の形成方法のフローチャートである。
【図８】本発明の実施形態６で形成される半導体デバイスである薄膜光電変換素子の概略断面図である。
【図９】本発明の実施形態６に係る半導体層製造方法のフローチャートである。
【図１０】本発明の実施形態７で形成される半導体デバイスである薄膜光電変換素子の概略断面図である。
【図１１】実験例１において作製した実験サンプルの概略断面図である。
【図１２】実験サンプルおよび比較サンプルのｐ型非晶質シリコン半導体層４０２およびｉ型微結晶シリコン半導体層４０３の部分のＳＩＭＳ分析（二次イオン質量分析）における酸素原子濃度の測定結果を示す図である。
【図１３】実験サンプルおよび比較サンプルのｐ型非晶質シリコン半導体層４０２およびｉ型微結晶シリコン半導体層４０３の部分のＳＩＭＳ分析（二次イオン質量分析）における窒素原子濃度の測定結果を示す図である。
【図１４】実験サンプルおよび比較サンプルのｐ型非晶質シリコン半導体層４０２およびｉ型微結晶シリコン半導体層４０３の部分のＳＩＭＳ分析（二次イオン質量分析）におけるボロン原子濃度の測定結果を示す図である。
【図１５】実施例１および比較例１で形成した薄膜光電変換素子の光電変換効率の光劣化特性を示す図である。
【符号の説明】
【０１６１】
１０１  反応室、１０２  カソード電極、１０３  アノード電極、１０５  インピーダンス整合回路、１０６ａ，１０６ｂ  電力導入線、１０７  基板、１０８  電力供給部、１１０  ガス導入部、１１６  ガス排気部、１１７  圧力調整用バルブ、１１８  ガス、１１９  ガス排気口、２００，３０３，３０５  薄膜光電変換素子、２０１  第１電極、２０２,２０２ａ,２０２ｂ，２０２ｃ  第１導電層、２０３,２０３ａ,２０３ｂ  バッファ層、２０４,２０４ａ,２０４ｂ，２０４ｃ  光電変換層、２０５,２０５ａ，２０５ｂ，２０５ｃ  第２導電層、２０６  第２電極、２０７  半導体層、３０１ａ  第１ｐｉｎ構造積層体、３０１ｂ，３０１ｃ  第２ｐｉｎ構造積層体、３０２，３０４  二重ｐｉｎ構造積層体、４０１  ガラス基板、４０２  ｐ型非晶質シリコン半導体層、４０３  ｉ型微結晶シリコン半導体層、４０４  非晶質シリコン層。
【図１】
2008166366.tif 000003
【図２】
2008166366.tif 000004
【図３】
2008166366.tif 000005
【図４】
2008166366.tif 000006
【図５】
2008166366.tif 000007
【図６】
2008166366.tif 000008
【図７】
2008166366.tif 000009
【図８】
2008166366.tif 000010
【図９】
2008166366.tif 000011
【図１０】
2008166366.tif 000012
【図１１】
2008166366.tif 000013
【図１２】
2008166366.tif 000014
【図１３】
2008166366.tif 000015
【図１４】
2008166366.tif 000016
【図１５】
2008166366.tif 000017
【手続補正書】
【提出日】平成20年3月25日(2008.3.25)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
密閉可能な反応室の内部で半導体層を形成する半導体層製造方法であって、
前記反応室の内部の不純物を置換ガスを用いて除去する不純物除去工程と、
前記半導体層を形成する半導体層形成工程と、
を含み、前記不純物除去工程は、
前記反応室の内部に置換ガスを導入する置換ガス導入工程と、
前記置換ガスを排気する排気工程と、
からなるサイクルを複数回繰り返す工程であり、
前記不純物除去工程は、少なくとも半導体層形成工程の前に行なわれ、
前記反応室の内部における置換ガス導入後圧力および置換ガス排気後圧力をあらかじめ設定し、
前記置換ガス導入工程においては前記反応室からの排気を停止し、前記反応室の内部の圧力が前記置換ガス導入後圧力以上となったときに前記置換ガスの導入を停止して前記置換ガス導入工程を終了させ、
前記排気工程においては前記置換ガスの導入を停止し、前記反応室の内部の圧力が前記置換ガス排気後圧力以下となったときに前記排気を停止して前記排気工程を終了させ、
前記半導体層形成工程の直前の前記反応室の内部における不純物許容原子濃度Ｎ（単位：個／ｃｍ3）をあらかじめ設定し、
前記サイクルの開始前の前記反応室の内部の不純物原子濃度をＮo（単位：個／ｃｍ3）、前記置換ガス導入後圧力をｍ（単位：Ｐａ）、前記置換ガス排気後圧力をＭ（単位：Ｐａ）としたときの前記サイクルの回数ｎ（単位：回）が、下記の式、
Ｎｏ×（Ｍ／ｍ）n≦Ｎ
を満たす、半導体層製造方法。
【請求項２】
前記半導体層は、導電型が異なる複数の層を含み、前記半導体層を同一の前記反応室の内部で形成する、請求項１に記載の半導体層製造方法。
【請求項３】
前記半導体層形成工程の直前の前記反応室の内部におけるバックグラウンド圧力が、０．１Ｐａ以上１００００Ｐａ以下である、請求項１または２に記載の半導体層製造方法。
【請求項４】
前記半導体層は、光電変換素子に用いられる半導体層であってｐ型層、ｉ型層およびｎ型層からなり、前記半導体層形成工程は、
ｐ型層またはｎ型層からなる第１導電層を形成する第１導電層形成工程と、
前記第１導電層の上に、ｉ型層からなる光電変換層を形成する光電変換層形成工程と、
前記光電変換層の上に、ｐ型層またはｎ型層からなる第２導電層を形成する第２導電層形成工程と、
を含み、
前記第１導電層と前記第２導電層とは互いに導電型が異なるように形成される、請求項１〜３のいずれかに記載の半導体層製造方法。
【請求項５】
前記第１導電層形成工程と前記光電変換層形成工程との間に、ｉ型層からなるバッファ層を形成するバッファ層形成工程をさらに含む、請求項４に記載の半導体層製造方法。
【請求項６】
前記第１導電層形成工程と前記バッファ層形成工程との間に前記不純物除去工程をさら
に含む、請求項５に記載の半導体層製造方法。
【請求項７】
前記バッファ層形成工程と前記光電変換層形成工程との間に前記不純物除去工程をさらに含む、請求項５または６に記載の半導体層製造方法。
【請求項８】
前記バッファ層が複数層からなり、前記バッファ層形成工程において各々のバッファ層を形成した後に前記不純物除去工程をさらに行なう、請求項５〜７のいずれかに記載の半導体層製造方法。
【請求項９】
前記置換ガスは、ｉ型層の形成に用いられるガスの少なくともいずれかである、請求項４〜８のいずれかに記載の半導体層製造方法。
【請求項１０】
前記半導体層が複数のｐｉｎ半導体の積層体からなる、請求項４〜９のいずれかに記載の半導体層製造方法。
【請求項１１】
請求項１〜１０のいずれかに記載の半導体層製造方法に用いられる半導体層製造装置であって、
半導体層を内部で形成するための密閉可能な反応室と、
前記反応室に置換ガスを導入するためのガス導入部と、
前記反応室から置換ガスを排気するためのガス排気部と、
を備える半導体層製造装置。
【請求項１２】
前記ガス排気部は、ロータリーポンプ、メカニカルブースターポンプ、ソープションポンプの少なくともいずれかを備える、請求項１１に記載の半導体層製造装置。
【請求項１３】
基板と、前記基板の上に形成された半導体層および電極とを備え、前記半導体層が、請求項１〜１０のいずれかに記載の半導体層製造方法または請求項１１もしくは１２に記載の半導体層製造装置を用いて製造される、半導体デバイス。