(57)【要約】      （修正有）【課題】セル特性の分散を減少させることができるＮＡＮＤ型フラッシュメモリ不揮発性記憶素子の形成方法を提供する。【解決手段】広い間隔で配列された第１マスクパターン１２０ｄ、１２０ｃ、１２０ｓを形成した後に、間隔調節膜１３０をコンフォーマルに形成し、間隔調節膜１３０により第１マスクパターン１２０ｄ、１２０ｃ、１２０ｓの間に各々定義される溝１３２、１３４を充填する第２マスクパターン１４０ｃ、１４０ｇを形成する。これにより、接地選択ゲートライン１４０ｇ、セルゲートライン１４０ｃ及びストリング選択ゲートライン１２０ｓが全て等間隔で配列されるように形成することができる。【選択図】図５Ｂ
2008166819.tif 000002
【特許請求の範囲】
【請求項１】
基板に形成されたエッチング対象膜上にソースマスクライン及びストリング選択マスクラインと、前記ソースマスクラインと前記ストリング選択マスクラインとの間に配置された複数の第１セルマスクラインと、を含む第１マスクパターンを並列に形成するステップと、
前記第１マスクパターンをコンフォーマルに覆い、隣接した一対の前記第１マスクパターンの間に延びた溝を定義する間隔調節膜を形成するステップと、
前記溝を各々充填する第２マスクパターンを形成するものの、前記第２マスクパターンは、前記ソースマスクラインに隣接した接地選択マスクライン及び前記第１セルマスクラインと交互に配置された複数の第２セルマスクラインを含むステップと、
前記接地選択マスクライン、前記ストリング選択マスクライン、前記第１セルマスクライン及び前記第２セルマスクラインの両側の前記間隔調節膜を異方性エッチングして、前記エッチング対象膜を露出させるステップと、
前記接地選択、第１セル、第２セル及びストリング選択マスクラインをエッチングマスクとして使用して前記エッチング対象膜をパターニングすることによって、接地選択ゲートライン、複数のセルゲートライン及びストリング選択ゲートラインを形成するステップと、を含む不揮発性記憶素子の形成方法。
【請求項２】
前記エッチング対象膜をパターニングする前に、
前記ソースマスクラインを除去するステップをさらに含むものの、前記ソースマスクラインの下のエッチング対象膜は、前記パターニング工程時に除去される請求項１に記載の不揮発性記憶素子の形成方法。
【請求項３】
前記接地選択ゲートライン、前記セルゲートライン及び前記ストリング選択ゲートラインを形成した後に、
前記接地選択ゲートライン、前記セルゲートライン及び前記ストリング選択ゲートラインをマスクとして使用して前記基板にドーパントイオンを注入して、共通ソース領域、セルソース／ドレイン領域及び共通ドレイン領域を形成するステップと、
前記基板の全面を覆う層間絶縁膜を形成するステップと、
前記層間絶縁膜をパターニングして、前記共通ソース領域を露出させるソースグルーブを形成するステップと、
前記ソースグルーブを充填するソースラインを形成するステップと、をさらに含む請求項２に記載の不揮発性記憶素子の形成方法。
【請求項４】
前記第１マスクパターン及び前記第２マスクパターンを除去するステップをさらに含む請求項３に記載の不揮発性記憶素子の形成方法。
【請求項５】
前記エッチング対象膜をパターニングするステップは、
前記ソースマスクライン、前記接地選択マスクライン、前記第１セルマスクライン、前記第２セルマスクライン及び前記ストリング選択マスクラインをエッチングマスクとして使用して前記エッチング対象膜をパターニングすることによって、ダミーソースライン、前記接地選択ゲートライン、前記複数のセルゲートライン及び前記ストリング選択ゲートラインを形成するステップを含む請求項１に記載の不揮発性記憶素子の形成方法。
【請求項６】
前記ダミーソースライン及び前記接地選択ゲートライン、前記セルゲートライン及び前記ストリング選択ゲートラインを形成した後に、
前記ダミーソースライン、前記接地選択ゲートライン、前記複数のセルゲートライン及び前記ストリング選択ゲートラインをマスクとして使用して第１ドーパントイオンを前記第１基板に注入して、第１ドーピング領域、セルソース／ドレイン領域及び共通ドレイン領域を形成するステップと、
前記基板の全面に層間絶縁膜を形成するステップと、
前記層間絶縁膜をパターニングして、前記ダミーソースラインを露出させる予備ソースグルーブを形成するステップと、
露出した前記ダミーソースラインを除去して、ソースグルーブを形成するステップと、
前記ソースグルーブを介して第２ドーパントイオンを前記基板に注入して、第２ドーピング領域を形成するステップと、
前記ソースグルーブを充填するソースラインを形成するステップをさらに含むものの、前記第１ドーピング領域は、前記ダミーソースラインと前記接地選択ゲートラインとの間の基板に形成され、前記第１ドーピング領域及び前記第２ドーピング領域は、互いに接続されて共通ソース領域を構成する請求項５に記載の不揮発性記憶素子の形成方法。
【請求項７】
前記第１マスクパターン及び前記第２マスクパターンを除去するステップをさらに含む請求項６に記載の不揮発性記憶素子の形成方法。
【請求項８】
前記第１セルマスクライン及び前記第２セルマスクラインの数を加算した数は、２ｎ個（ｎは、３以上の自然数）である請求項１に記載の不揮発性記憶素子の形成方法。
【請求項９】
隣接した一対の第１セルマスクラインの間に位置した溝の幅は、前記第１セルマスクラインの幅と同じである請求項１に記載の不揮発性記憶素子の形成方法。
【請求項１０】
前記間隔調節膜の厚さは、前記第１セルマスクラインの幅と同じである請求項９に記載の不揮発性記憶素子の形成方法。
【請求項１１】
前記溝は、第１溝及び第２溝を含み、
前記第１溝は、隣接した一対の前記第１セルマスクラインの間、及び前記ストリング選択マスクラインと前記ストリング選択マスクラインに隣接した前記第１セルマスクラインとの間に位置し、
前記第２溝は、前記ソースマスクラインと前記ソースマスクラインに隣接した前記第１セルマスクラインとの間に位置し、
前記第２溝の幅は、前記第１溝の幅に比べて広い請求項１に記載の不揮発性記憶素子の形成方法。
【請求項１２】
前記第１溝の幅は、前記第１セルマスクラインの幅と同じである請求項１１に記載の不揮発性記憶素子の形成方法。
【請求項１３】
前記第２溝の幅は、前記ストリング選択マスクラインの幅と同じである請求項１１に記載の不揮発性記憶素子の形成方法。
【請求項１４】
前記間隔調節膜は、前記第１及び第２マスクパターンに対してエッチング選択比を有する物質で形成される請求項１に記載の不揮発性記憶素子の形成方法。
【請求項１５】
前記セルゲートラインは、順に積層されたトンネル絶縁膜、電荷格納パターン、ブロッキング絶縁パターン及び制御ゲート電極を含む請求項１に記載の不揮発性記憶素子の形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の形成方法に関し、特に不揮発性記憶素子の形成方法に関する。
【背景技術】
【０００２】
不揮発性記憶素子は、電源供給が中断されても格納されたデータをそのまま維持する特性を有する。不揮発性記憶素子のうち、ＮＡＮＤ型フラッシュメモリ素子は、高集積化に極めて有利であるから、大容量格納媒体として応用されている。高集積化のために、デザインルールの減少につれてパターンはさらに微細になっている。このような微細パターンを実現するために、高性能の露光装備の開発が要求されている。しかしながら、露光装備の開発及び交替は、莫大な費用の投資が要求され、また、安定した光源及び露光技術の確保が困難であるため、高集積化が限界に至っている。
【０００３】
図１は、従来のＮＡＮＤ型フラッシュメモリ素子を示す平面図である。
【０００４】
図１に示すように、半導体基板に一方向に延びた複数の活性領域１が並列に配列される。接地選択ゲートライン２ａ及びストリング選択ゲートライン２ｂは、前記複数の活性領域１を並列に横切る。複数のセルゲートライン３、３ａ、３ｂが前記接地選択ゲートライン２ａ及びストリング選択ゲートライン２ｂの間の前記複数の活性領域１を並列に横切る。前記セルゲートライン３、３ａ、３ｂのうち、前記接地選択ゲートライン２ａに隣接したセルゲートライン３ａを第１外側セルゲートライン３ａと定義し、前記ストリング選択ゲートライン２ｂに隣接したセルゲートライン３ｂを第２外側セルゲートライン３ｂと定義する。
【０００５】
通常、前記接地選択及びストリング選択ゲートライン２ａ、２ｂをそれぞれ含む接地選択トランジスタ及びストリング選択トランジスタは、優れたパンチスルー（ｐｕｎｃｈ  ｔｈｒｏｕｇｈ）特性が求められる。これにより、前記接地選択及びストリング選択ゲートライン２ａ、２ｂの線幅は、前記セルゲートライン３、３ａ、３ｂの線幅に比べて大きい。露光工程により相対的に広い線幅の前記接地選択及びストリング選択ゲートライン２ａ、２ｂを定義するために、前記接地選択及びストリング選択ゲートライン２ａ、２ｂの両側のスペース増加も要求され得る。これにより、前記接地選択ゲートライン２ａと前記第１外側セルゲートライン３ａとの間の間隔４は、隣接した一対のセルゲートライン３、３ａ、３ｂ間の間隔５に比べて大きい。もちろん、前記ストリング選択ゲートライン２ｂと前記第２外側セルゲートライン３ｂとの間の間隔も、前記間隔５に比べて大きい。
【０００６】
すなわち、前記第１外側セルゲートライン３ａ及び第２外側セルゲートライン３ｂの両側のスペースの幅が互いに異なる。これにより、前記第１外側セルゲートライン３ａ及び第２外側セルゲートライン３ｂをそれぞれ含む第１及び第２外側セルトランジスタは、他のセルゲートライン３を含むセルトランジスタと異なる特性を有する。このような従来のＮＡＮＤ型フラッシュメモリ素子のセルの特性を、図２を参照して説明する。
【０００７】
図２は、従来のＮＡＮＤ型フラッシュメモリ素子のセルの特性を示すグラフである。
【０００８】
図１及び図２に示すように、図２のグラフにおいて、ｙ軸は、消去しきい電圧を示し、ｘ軸は、接地選択トランジスタとストリング選択トランジスタとの間に配置されたセルトランジスタの位置を示す。図２において、参照符号「７ａ」は、第１外側セルゲートライン３ａを含む第１外側セルトランジスタの消去しきい電圧７ａであり、参照符号「７ｂ」は、第２外側セルゲートライン３ｂを含む第２外側セルトランジスタの消去しきい電圧７ｂである。図示のように、第１及び第２外側セルトランジスタの消去しきい電圧７ａ、７ｂは、それらの間に位置した他のセルトランジスタの消去しきい電圧の傾向から離脱している。また、第１及び第２外側セルトランジスタは、前記他のセルトランジスタに比べて消去時間が遅くなるか、またはプログラム時間が速くなり得る。このような要因によって、前記第１及び第２外側セルトランジスタの突発的な特性のため、ＮＡＮＤ型不揮発性記憶素子のセル特性の分散が増加する。その結果、ＮＡＮＤ型不揮発性記憶素子の信頼性マージンが減少され得る。
【０００９】
また、前記間隔４が広くなるにつれて、ＮＡＮＤ型不揮発性記憶素子のチップサイズが増加する。その結果、ＮＡＮＤ型不揮発性記憶素子の高集積化が難しくなり得る。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明は、上述の問題点に鑑みてなされたもので、その目的は、セル特性の分散を減少させることができる不揮発性記憶素子の形成方法を提供することにある。
【００１１】
また、本発明の他の目的は、高集積化に適した不揮発性記憶素子の形成方法を提供することにある。
【課題を解決するための手段】
【００１２】
上記の目的を達成すべく、不揮発性記憶素子の形成方法を提供する。この方法は、基板に形成されたエッチング対象膜上にソースマスクライン及びストリング選択マスクラインと、前記ソースマスクラインと前記ストリング選択マスクラインとの間に配置された複数の第１セルマスクラインと、を含む第１マスクパターンを並列に形成するステップと、前記第１マスクパターンをコンフォーマルに覆い、隣接した一対の前記第１マスクパターンの間に延びた溝を定義する間隔調節膜を形成するステップと、前記溝を各々充填する第２マスクパターンを形成するものの、前記第２マスクパターンは、前記ソースマスクラインに隣接した接地選択マスクライン及び前記第１セルマスクラインと交互に配置された複数の第２セルマスクラインを含むステップと、前記接地選択、ストリング選択、第１セル及び第２セルマスクラインの両側の前記間隔調節膜を異方性エッチングして、エッチング対象膜を露出させるステップと、前記接地選択、第１セル、第２セル及びストリング選択マスクラインをエッチングマスクとして使用して前記エッチング対象膜をパターニングすることによって、接地選択ゲートライン、複数のセルゲートライン及びストリング選択ゲートラインを形成するステップと、を含む。
【００１３】
一実施の形態によれば、上記方法は、前記エッチング対象膜をパターニングする前に、
前記ソースマスクラインを除去するステップをさらに含むことができる。この場合、前記ソースマスクラインの下のエッチング対象膜は、前記パターニング工程時に除去される。
【００１４】
一実施の形態によれば、前記エッチング対象膜をパターニングするステップは、前記ソースマスクライン、接地選択、第１セル、第２セル及びストリング選択マスクラインをエッチングマスクとして使用して前記エッチング対象膜をパターニングすることによって、ダミーソースライン、前記接地選択ゲートライン、前記複数のセルゲートライン及び前記ストリング選択ゲートラインを形成するステップを含むことができる。この場合に、前記ダミーソースライン及びゲートラインを形成した後に、前記方法は、前記ダミーソースライン、前記接地選択、複数のセル及びストリング選択ゲートラインをマスクとして使用して第１ドーパントイオンを前記第１基板に注入して、第１ドーピング領域、セルソース／ドレイン領域及び共通ドレイン領域を形成するステップと、前記基板の全面に層間絶縁膜を形成するステップと、前記層間絶縁膜をパターニングして、前記ダミーソースラインを露出させる予備ソースグルーブを形成するステップと、露出した前記ダミーソースラインを除去して、ソースグルーブを形成するステップと、前記ソースグルーブを介して第２ドーパントイオンを前記基板に注入して、第２ドーピング領域を形成するステップと、前記ソースグルーブを充填するソースラインを形成するステップをさらに含むものの、前記第１ドーピング領域は、前記ダミーソースラインと前記接地選択ゲートラインとの間の基板に形成され、前記第１及び第２ドーピング領域は、互いに接続されて共通ソース領域を構成する。
【００１５】
一実施の形態によれば、前記第１及び第２セルマスクラインの数を加算した数は、２ｎ個（ｎは、３以上の自然数）であり得る。
【００１６】
一実施の形態によれば、隣接した一対の第１セルマスクラインの間に位置した溝の幅は、前記第１セルマスクラインの幅と同じであることが好ましい。この場合に、前記間隔調節膜の厚さは、前記第１セルマスクラインの幅と同じであり得る。
【００１７】
一実施の形態によれば、前記溝は、第１溝及び第２溝を含むことができる。このとき、前記第１溝は、隣接した一対の前記第１セルマスクラインの間、及び前記ストリング選択マスクラインと前記ストリング選択マスクラインに隣接した前記第１セルマスクラインとの間に位置し、前記第２溝は、前記ソースマスクラインと前記ソースマスクラインに隣接した前記第１セルマスクラインとの間に位置する。前記第２溝の幅は、前記第１溝の幅に比べて広いことが好ましい。前記第１溝の幅は、前記第１セルマスクラインの幅と同じであり得る。前記第２溝の幅は、前記ストリング選択マスクラインの幅と同じであり得る。
【００１８】
一実施の形態によれば、前記間隔調節膜は、前記第１及び第２マスクパターンに対してエッチング選択比を有する物質で形成されることが好ましい。
【００１９】
一実施の形態によれば、前記セルゲートラインは、順に積層されたトンネル絶縁膜、電荷格納パターン、ブロッキング絶縁パターン及び制御ゲート電極を含むことができる。
【発明の効果】
【００２０】
本発明によれば、広い間隔で配列された第１マスクパターンを形成した後、間隔調節膜をコンフォーマルに形成し、前記間隔調節膜により前記第１マスクパターンの間に各々定義された溝を充填する第２マスクパターンを形成する。これにより、第１マスクパターンを形成するための露光工程のマージンを確保するとともに、接地選択ゲートライン、セルゲートライン及びストリング選択ゲートラインを全て等間隔に形成することができる。その結果、ストリング選択ゲートライン及び／または接地選択ゲートラインに隣接したセルトランジスタの特性の分散を最小にすることができる。
【００２１】
また、前記第１マスクパターンは、ソースマスクラインとストリング選択マスクライン及びこれらの間に配置された複数の第１セルマスクラインを含む。その結果、前記ソースマスクラインとストリング選択マスクラインとの間において、一つの接地選択マスクラインと第１及び第２セルマスクラインの数を加算した数が偶数で実現される。これにより、前記第１及び第２セルマスクラインの数を加算した数を２ｎ個（ｎは、３以上の自然数）で実現することができる。
【発明を実施するための最良の形態】
【００２２】
以下、添付した図面を参照して、本発明の好ましい実施の形態を詳細に説明する。しかし、本発明は、ここで説明される実施形態に限定されず、他の形態に具体化されることもできる。むしろ、ここで紹介される実施形態は、開示された内容が徹底的、かつ完全になるように、そして当業者に本発明の思想を十分に伝達するために提供されるものである。図面において、層（または膜）及び領域の厚さは、明確性のために誇張されて示されている。また、層（または膜）が他の層または基板「上」にあると説明される場合、それは、他の層（または膜）または基板上に直接的に形成されるか、またはそれらの間に第３の層（または膜）が介在されうる。明細書全般にわたって同じ参照番号で表示された部分は、同じ構成要素を示す。
【００２３】
（第１の実施の形態）
図３Ａ、図４Ａ、図５Ａ、図６Ａ、図７Ａ、図８Ａは、本発明の一実施の形態による不揮発性記憶素子の形成方法を説明するための平面図であり、図３Ｂ、図４Ｂ、図５Ｂ、図６Ｂ、図７Ｂ、図８Ｂは、それぞれ図３Ａ、図４Ａ、図５Ａ、図６Ａ、図７Ａ、図８ＡのＩ−Ｉ’線に沿う断面図である。
【００２４】
図３Ａ及び図３Ｂに示すように、半導体基板１００（以下、基板と略す）に素子分離膜を形成して、活性領域１０２を画定する。前記活性領域１０２は、第１方向に延び、互いに並列に配列される。もちろん、前記活性領域１０２は、互いに離隔されている。前記活性領域１０２は、前記素子分離膜によって取り囲まれた前記基板１００の一部である。
【００２５】
前記活性領域１０２を有する基板１００上にエッチング対象膜１１５を形成する。前記エッチング対象膜１１５は、前記基板１００上に順に積層されたトンネル絶縁膜１０４、電荷格納膜１０６、ブロッキング絶縁膜１０８及び制御ゲート導電膜１１０を含むことができる。前記トンネル絶縁膜１０４及び電荷格納膜１０６は、前記活性領域１０２上に順に積層され得る。すなわち、前記電荷格納膜１０６は、前記活性領域１０２を覆うライン形態でありうる。前記トンネル絶縁膜１０４を、酸化膜、特に、熱酸化膜で形成することができる。前記電荷格納膜１０６を、ドーピングされたポリシリコンまたはアンドープ（ｕｎｄｏｐｅｄ）ポリシリコンで形成することができる。これとは異なり、前記電荷格納膜１０６を、深い準位（ｄｅｅｐ  ｌｅｖｅｌ）のトラップ（ｔｒａｐｓ）を有する絶縁物質（例えば、窒化シリコン等）で形成することができる。前記電荷格納膜１０６がポリシリコンで形成される場合、前記電荷格納膜１０６を、前記活性領域１０２の全体を覆うように形成することができる。
【００２６】
これとは異なり、前記電荷格納膜１０６が深い準位のトラップを有する絶縁物質で形成される場合、前記電荷格納膜１０６は、前記活性領域１０２の一部のみを覆うことができる。このとき、前記電荷格納膜１０６が覆う活性領域１０２は、後続のセルゲートラインが形成される領域であり、前記電荷格納膜１０６が覆わない活性領域１０２は、後続の接地選択及びストリング選択ゲートラインが形成される領域でありうる。
【００２７】
以下、実施の形態での説明の便宜のために、前記電荷格納膜１０６は、ポリシリコンで形成されたと仮定して説明する。しかしながら、本発明の思想は、前記電荷格納膜１０６がドーピングされたポリシリコンで形成されるものに限定されない。上述のように、本発明の思想は、前記電荷格納膜１０６が深い準位のトラップを有する絶縁物質の場合にも適用される。
【００２８】
開口部１０９は、前記ブロッキング絶縁膜１０８を貫通する。前記開口部１０９は、後続の接地選択ゲートライン及びストリング選択ゲートラインが形成される領域にそれぞれ形成される。これにより、制御ゲート導電膜１１０は、前記開口部１０９を経由して前記電荷格納膜１０６と接続する。
【００２９】
前記ブロッキング絶縁膜１０８を、前記トンネル絶縁膜１０４に比べて厚い酸化膜で形成することができる。これとは異なり、前記ブロッキング絶縁膜１０８を、ＯＮＯ（Ｏｘｉｄｅ−Ｎｉｔｒｉｄｅ−Ｏｘｉｄｅ）で形成することができる。また、これとは異なり、前記ブロッキング絶縁膜１０８は、前記トンネル絶縁膜１０４に比べて高い誘電率を有する高誘電物質を含むこともできる。前記制御ゲート導電膜１１０は、ドーピングされたポリシリコン、金属（例えば、タングステンまたはモリブデン等）、金属シリサイド（例えば、タングステンシリサイドまたはチタンシリサイド等）及び導電性金属窒化物（例えば、窒化チタンまたは窒化タンタル等）の中から選択された少なくとも１つを含むことができる。
【００３０】
前記エッチング対象膜１１５上にキャップ絶縁膜１１７を形成することができる。前記キャップ絶縁膜１１７は、前記制御ゲート導電膜１１０に対してエッチング選択比を有する絶縁物質で形成することができる。例えば、前記キャップ絶縁膜１１７は、酸化膜、窒化膜及び酸窒化膜の中から選択された少なくとも１つを含むことができる。前記キャップ絶縁膜１１７は省略されうる。
【００３１】
前記キャップ絶縁膜１１７上に第１マスク膜を形成し、前記第１マスク膜をパターニングして第１マスクパターンを形成する。前記第１マスクパターンは、前記第１方向に垂直な第２方向に沿って並列に延びる。前記第１マスクパターンは、互いに離隔される。前記第１マスクパターンは、前記キャップ絶縁膜１１７上に並列に配置されたソースマスクライン１２０ｄ及びストリング選択マスクライン１２０ｓを含む。また、前記第１マスクパターンは、前記ソースマスクライン１２０ｄとストリング選択マスクライン１２０ｓとの間の前記キャップ絶縁膜１１７上に並列に配列された複数の第１セルマスクライン１２０ｃを含む。前記第１マスクパターンは、前記ソースマスクライン１２０ｄを基準に対称な構造であることが好ましい。前記ソースマスクライン１２０ｄは、後続の工程により共通ソース領域が形成される領域内に形成される。
【００３２】
前記第１セルマスクライン１２０ｃは、第１幅Ｗ１を有し、前記ストリング選択マスクライン１２０ｓは、第２幅Ｗ２を有する。前記第２幅Ｗ２は、前記第１幅Ｗ１に比べて大きくありえる。前記複数の第１セルマスクライン１２０ｃは、等間隔で離隔されることが好ましい。隣接した一対の第１セルマスクライン１２０ｃは、第１間隔Ｄ１で離隔される。また、前記ストリング選択マスクライン１２０ｓと前記ストリング選択マスクライン１２０ｓに隣接した第１セルマスクライン１２０ｃも、前記第１間隔Ｄ１で離隔される。言い換えれば、前記複数の第１セルマスクライン１２０ｃ及びストリング選択マスクライン１２０ｓは、前記第１間隔Ｄ１分だけ等間隔で離隔される。前記ソースマスクライン１２０ｄと前記ソースマスクライン１２０ｄに隣接した第１セルマスクライン１２０ｃは、第２間隔Ｄ２で離隔される。前記第１間隔Ｄ１は、前記第１セルマスクライン１２０ｃの第１幅Ｗ１に比べて大きい。前記第１間隔Ｄ１は、前記第１セルマスクライン１２０ｃの第１幅Ｗ１の３倍以上でありうる。特に、前記第１間隔Ｄ１は、前記第１セルマスクライン１２０ｃの第１幅Ｗ１の３倍でありうる。前記第２間隔Ｄ２は、前記第１間隔Ｄ１に比べて大きいことが好ましい。
【００３３】
前記第１マスクパターン１２０ｄ、１２０ｃ、１２０ｓは、前記キャップ絶縁膜１１７及び前記エッチング対象膜１１５の少なくとも上側部分（例えば、制御ゲート導電膜１１０）に対してエッチング選択比を有する物質で形成する。例えば、ポリシリコン、酸化膜、窒化膜または酸窒化膜などで形成されることができる。
【００３４】
図４Ａ及び図４Ｂに示すように、前記第１マスクパターン１２０ｄ、１２０ｃ、１２０ｓを有する基板１００上に間隔調節膜１３０をコンフォーマル（ｃｏｎｆｏｒｍａｌ）に形成する。前記間隔調節膜１３０は、前記第１マスクパターン１２０ｄ、１２０ｃ、１２０ｓに対してエッチング選択比を有する物質で形成する。前記間隔調節膜１３０は、前記第１マスクパターン１２０ｄ、１２０ｃ、１２０ｓの上部面及び側壁と、前記第１マスクパターン１２０ｄ、１２０ｃ、１２０ｓ間のキャップ絶縁膜１１７の上に沿ってコンフォーマルに形成される。これにより、前記間隔調節膜１３０は、前記第１マスクパターン１２０ｄ、１２０ｃ、１２０ｓ間の溝１３２、１３４を定義する。すなわち、前記溝１３２、１３４は、前記第１マスクパターン１２０ｄ、１２０ｃ、１２０ｓ間の間隔調節膜１３０によって取り囲まれる。前記溝１３２、１３４は、前記第１マスクパターン１２０ｄ、１２０ｃ、１２０ｓと平行に延びる。第１溝１３２が隣接した一対の第１セルマスクライン１２０ｃの間、及びストリング選択マスクライン１２０ｓとストリング選択マスクライン１２０ｓに隣接した第１セルマスクライン１２０ｃとの間にそれぞれ配置される。前記ソースマスクライン１２０ｄと前記ソースマスクライン１２０ｄに隣接した第１セルマスクライン１２０ｃとの間に第２溝１３４が配置される。
【００３５】
前記第１溝１３２は第３幅Ｗ３を有し、前記第２溝１３４は第４幅Ｗ４を有する。前記第２溝１３４の第４幅Ｗ４は、前記第１溝１３２の第３幅Ｗ３に比べて大きいことが好ましい。前記第１溝１３２の第３幅Ｗ３は、前記第１セルマスクライン１２０ｃの第１幅Ｗ１と同じであることが好ましい。前記第２溝１３４の第４幅Ｗ４は、前記ストリング選択マスクライン１２０ｓの第２幅Ｗ２と同じであることが好ましい。前記間隔調節膜１３０の厚さｔは、前記第１セルマスクライン１２０ｃの第１幅Ｗ１と同じであることが好ましい。もちろん、前記間隔調節膜１３０の厚さは、前記第１幅Ｗ１と異なっても良い。
【００３６】
図５Ａ及び図５Ｂに示すように、前記溝１３２、１３４を充填する第２マスク膜を基板１００の全面上に形成し、前記第２マスク膜をエッチングして前記溝１３２、１３４内にそれぞれ配置された第２マスクパターンを形成する。前記第２マスク膜は、等方性エッチング工程でエッチングして、前記第２マスクパターンを形成することが好ましい。これとは異なり、前記第２マスク膜は、異方性エッチング工程でエッチングされて、前記第２マスクパターンが形成されてもよい。
【００３７】
前記第２マスクパターンは、前記第１溝１３２をそれぞれ充填する複数の第２セルマスクライン１４０ｃ及び前記第２溝１３４を充填する接地選択マスクライン１４０ｇを含む。前記第１マスクパターン１２０ｄ、１２０ｃ、１２０ｓ及び第２マスクパターン１４０ｇ、１４０ｃは、交互に配置される。言い換えれば、前記接地選択マスクライン１４０ｇは、前記ソースマスクライン１２０ｄと前記ソースマスクライン１２０ｄに隣接した第１セルマスクライン１２０ｃとの間に配置され、前記第１セルマスクライン１２０ｃと前記第２セルマスクライン１４０ｃは、交互に配置される。前記ストリング選択マスクライン１２０ｓと前記ストリング選択マスクライン１２０ｓに隣接した第１セルマスクライン１２０ｃとの間に前記第２セルマスクライン１４０ｃが配置される。
【００３８】
前記第１溝１３２に起因して、前記第２セルマスクライン１４０ｃの線幅は、前記第１溝１３２の第３幅Ｗ３と等しい。また、前記第２溝１３４に起因して、前記接地選択マスクライン１４０ｇの線幅は、前記第２溝１３４の第４幅Ｗ４と等しい。これにより、前記接地選択マスクライン１４０ｇは、前記ストリング選択マスクライン１２０ｓと等しい幅を有することができ、前記第２セルマスクライン１４０ｃは、前記第１セルマスクライン１２０ｃと等しい幅を有することができる。
【００３９】
前記間隔調節膜１３０は、前記第２マスクパターン１４０ｇ、１４０ｃに対してもエッチング選択比を有する。例えば、前記第１及び第２マスクパターン１２０ｄ、１２０ｃ、１２０ｓ、１４０ｇ、１４０ｃをポリシリコンで形成し、前記間隔調節膜１３０を酸化膜で形成することができる。
【００４０】
前記間隔調節膜１３０によって、交互に配置された前記第１マスクパターン１２０ｄ、１２０ｃ、１２０ｓと前記第２マスクパターン１４０ｇ、１４０ｃは、等間隔で配列される。特に、前記第１及び第２マスクパターン１２０ｄ、１２０ｃ、１２０ｓ、１４０ｇ、１４０ｃは、隣接した他のマスクパターンと前記間隔調節膜１３０の厚さｔ分だけ等間隔で配列される。
【００４１】
また、前記ソースマスクライン１２０ｄと前記ストリング選択マスクライン１２０ｓとの間には、奇数個の第１及び第２マスクパターン１４０ｇ、１２０ｃ、１４０ｃが形成される。このとき、前記ソースマスクライン１２０ｄに最も隣接した第２マスクパターンは前記接地選択マスクライン１４０ｇであるから、前記ソースマスクライン１２０ｄと前記ストリング選択マスクライン１２０ｓとの間の第１及び第２セルマスクライン１２０ｃ、１４０ｃの数を加算すると偶数となる。その結果、前記第１及び第２セルマスクライン１２０ｃ、１４０ｃの数を加算した数は、２ｎ（ここで、ｎは３以上の自然数）となる。
【００４２】
図６Ａ及び図６Ｂに示すように、前記基板１００の全面上に開口部１４４を有する感光膜パターン１４２を形成する。前記開口部１４４は、前記ソースマスクライン１２０ｄ上に形成された間隔調節膜１３０を露出させる。前記感光膜パターン１４２をマスクとして前記間隔調節膜１３０をエッチングして、前記ソースマスクライン１２０ｄを露出させる。前記露出したソースマスクライン１２０ｄを除去する。前記露出したソースマスクライン１２０ｄは、等方性エッチングにより除去され得る。
【００４３】
図７Ａ及び図７Ｂに示すように、前記感光膜パターン１４２を除去し、前記第１及び第２マスクパターン１４０ｇ、１２０ｃ、１４０ｃ、１２０ｓの両側の前記間隔調節膜１３０及び前記キャップ絶縁膜１１７を連続的に異方性エッチングして、前記エッチング対象膜１１５を露出させる。これにより、前記第１及び第２マスクパターン１４０ｇ、１２０ｃ、１４０ｃ、１２０ｓの間には、空の領域であるスペース（ｓｐａｃｅ）が形成される。前記間隔調節膜１３０により、前記第１及び第２セルマスクライン１２０ｃ、１４０ｃのそれぞれの両側に形成されたスペースの幅は全て同じである。特に、前記接地選択マスクライン１４０ｇと前記接地選択マスクライン１４０ｇに最も隣接した第１セルマスクライン１２０ｃの両側のスペース幅も互いに同じである。これと同様に、前記ストリング選択マスクライン１２０ｓに最も隣接した第２セルマスクライン１２０ｃの両側のスペース幅も互いに同じである。
【００４４】
前記第１セルマスクライン１２０ｃ及びストリング選択マスクライン１２０ｓの下には、前記キャップ絶縁膜１１７の一部であるキャップ絶縁パターン１１７ａがそれぞれ存在する。前記第２セルマスクライン１４０ｃ及び接地選択マスクライン１４０ｇの下には、前記キャップ絶縁パターン１１７ａとともに、前記間隔調節膜１３０の一部である残余パターン１３０ａがそれぞれ存在する。
【００４５】
図８Ａ及び図８Ｂに示すように、前記接地選択マスクライン１４０ｇ、第１及び第２セルマスクライン１２０ｃ、１４０ｃとストリング選択マスクライン１２０ｓをエッチングマスクとして使用して、前記エッチング対象膜１１５をパターニングする。これにより、接地選択ゲートライン１５０ｇ、セルゲートライン１５０ｃ及びストリング選択ゲートライン１５０ｓが形成される。前記接地選択ゲートライン１５０ｇは、前記接地選択マスクライン１４０ｇの下に形成され、前記セルゲートライン１５０ｃは、前記第１及び第２セルマスクライン１２０ｃ、１４０ｃの下にそれぞれ形成される。前記ストリング選択ゲートライン１５０ｓは、前記ストリング選択マスクライン１２０ｓの下に形成される。
【００４６】
前記セルゲートライン１５０ｃは、順に積層されたトンネル絶縁膜、電荷格納パターン、ブロッキング絶縁パターン及び制御ゲート電極を含む。これに加えて、前記セルゲートライン１５０ｃは、制御ゲート電極上に配置された前記キャップ絶縁パターン１１７ａをさらに含むことができる。前記電荷格納パターンを、上述のように、ポリシリコンで形成するか、または深い準位のトラップを有する絶縁物質で形成することができる。前記接地選択ゲートライン１５０ｇは、順に積層されたゲート絶縁膜及び接地選択ゲート電極を含む。これに加えて、前記接地選択ゲートライン１５０ｇは、接地選択ゲート電極上に配置された前記キャップ絶縁パターン１１７ａをさらに含むことができる。前記接地選択ゲート電極は、前記制御ゲート導電膜１１０の一部を含む。これに加えて、前記接地選択ゲート電極は、前記電荷格納膜１０６の一部を含むことができる。この場合には、前記接地選択ゲート電極内の制御ゲート導電膜１１０の一部及び電荷格納膜１０６の一部が、前記開口部１０９を介して互いに接続される。前記ストリング選択ゲートライン１５０ｓは、順に積層されたゲート絶縁膜及びストリング選択ゲート電極を含む。これに加えて、前記ストリング選択ゲートライン１５０ｓは、前記ストリング選択ゲート電極上に配置された前記キャップ絶縁パターン１１７ａをさらに含むことができる。前記ストリング選択ゲート電極は、前記制御ゲート導電膜１１０の他の一部を含む。また、前記ストリング選択ゲート電極は、前記電荷格納膜１０６の他の一部をさらに含むことができる。この場合には、前記ストリング選択ゲート電極内の前記電荷格納膜１０６の他の一部及び制御ゲート導電膜１１０の他の一部が、前記開口部１０９を介して互いに接続される。
【００４７】
前記第１及び第２マスクパターン１２０ｃ、１２０ｇ、１４０ｇ、１４０ｃを除去し、前記第２マスクパターン１４０ｇ、１４０ｃの下の残余パターン１３０ａを除去する。前記残余パターン１３０ａを除去するとき、前記キャップ絶縁パターン１１７ａも除去され得る。これとは異なり、図示のように、前記キャップ絶縁パターン１１７ａが残存してもよい。
【００４８】
前記ゲートライン１５０ｇ、１５０ｃ、１５０ｓをマスクとして使用してドーパントイオンを前記活性領域１０２に注入して、共通ソース領域１５２ｓ、セルソース／ドレイン領域１５２ｃ及び共通ドレイン領域１５２ｄを形成する。前記共通ソース領域１５２ｓは、前記接地選択ゲートライン１５０ｇの一側の活性領域１０２に形成される。前記セルソース／ドレイン領域１５２は、前記セルゲートライン１５０ｃの両側の前記活性領域１０２に形成される。前記共通ドレイン領域１５２ｄは、前記ストリング選択ゲートライン１５０ｓの一側の前記活性領域１０２に形成される。前記共通ソース領域１５２ｓと共通ドレイン領域１５２ｄとの間に前記接地選択ゲートライン１５０ｇ、セルゲートライン１５０ｃ、セルソース／ドレイン領域１５２ｃ及びストリング選択ゲートライン１５０ｓが形成される。
【００４９】
前記基板１００の全面を覆う層間絶縁膜１５４を形成し、前記層間絶縁膜１５４をパターニングして、前記共通ソース領域１５２ｓを露出させるソースグルーブ（ｓｏｕｒｃｅ  ｇｒｏｏｖｅ）１５６を形成する。前記ソースグルーブ１５６は、前記ゲートライン１５０ｇ、１５０ｃ、１５０ｓと平行に延びる。次に、前記ソースグルーブ１５６を充填するソースライン１５８を形成する。前記ソースライン１５８は、導電物質で形成される。
【００５０】
上述した不揮発性記憶素子の形成方法によれば、第１マスクパターンに含まれたソースマスクライン１２０ｄ、第１セルマスクライン１２０ｃ及びストリング選択マスクライン１２０ｓは、互いに広い間隔で離隔される。これにより、前記第１マスクパターン１２０ｄ、１２０ｃ、１２０ｓの露光工程は極めて容易になる。次に、前記間隔調節膜１３０として、溝１３２、１３４を形成し、溝を充填する第２マスクパターン１４０ｇ、１４０ｃを形成する。これにより、前記第２マスクパターン１４０ｇ、１４０ｃは、前記第１マスクパターン１２０ｄ、１２０ｃ、１２０ｓの間に自己整列的に形成される。また、前記間隔調節膜１３０の厚さｔによって、前記第１及び第２マスクパターン１２０ｄ、１２０ｃ、１２０ｓ、１４０ｇ、１４０ｃは互いに等間隔で配置される。その結果、接地選択ゲートライン１５０ｇとストリング選択ゲートライン１５０ｓとの間に配置されたすべてのセルゲートライン１５０ｃのそれぞれは、両側に同じスペース幅を有することができる。これにより、前記セルゲートライン１５０ｃを含むセルトランジスタの特性の分散を最小化することができる。
【００５１】
これに加えて、前記第１マスクパターンは、後続の工程により共通ソース領域が形成される領域に配置されたソースマスクライン１２０ｄを含む。これにより、前記ソースマスクライン１２０とストリング選択マスクライン１２０ｓとの間には、一つの接地選択マスクライン１４０ｇと、第１及び第２セルマスクライン１２０ｃ、１４０ｃの数を加算した数が偶数で実現される。その結果、前記第１及び第２セルマスクライン１２０ｃ、１４０ｃの数を加算した数が２ｎ個（ｎは、３以上の自然数）で実現されることになる。
【００５２】
上述した方法により形成された不揮発性記憶素子のセルトランジスタの特性の分散を確認した実験データを図１３のグラフに示した。実験に用いされた不揮発性記憶素子は、接地選択ゲートライン１５０ｇとストリング選択ゲートライン１５０ｓとの間に３２個のセルゲートライン１５０ｃを等間隔で形成した。図１３を参照して、本発明による不揮発性記憶素子のセルの特性の分散を説明する。
【００５３】
図１３は、本発明の実施の形態による不揮発性記憶素子のセルの特性を説明するためのグラフである。グラフにおいて、ｘ軸は消去時間を示し、ｙ軸はしきい電圧を示す。
【００５４】
図８Ａ、図８Ｂ及び図１３に示すように、実線２００は、接地選択ゲートライン１５０ｇから１３番目に位置したセルゲートライン１５０ｃを含むセルトランジスタのしきい電圧を示し、点線２１０は、接地選択ゲートライン１５０ｇから３２番目に位置したセルゲートライン１５０ｃを含むセルトランジスタのしきい電圧を示す。すなわち、前記点線２１０は、ストリング選択ゲートライン１５０ｓに最も近いセルゲートライン１５０ｃを含むセルトランジスタのしきい電圧を示す。
【００５５】
図示のように、前記点線２１０の消去時間の経過に応じるしきい電圧の変化は、前記実線２００とほぼ同様であることが分かる。これから、３２個のセルトランジスタの中からストリング選択ゲートライン１５０ｓに隣接したセルトランジスタの消去しきい電圧及び消去時間が３２個のセルトランジスタの中から中央部に位置したセルトランジスタの消去しきい電圧及び消去時間とほぼ同様であることが分かる。結果として、接地選択ゲートライン１５０ｇ及び／またはストリング選択ゲートライン１５０ｓに隣接したセルトランジスタの特性の分散が最小になったことが分かる。
【００５６】
（第２の実施の形態）
本実施の形態による不揮発性記憶素子の形成方法は、上述した第１の実施の形態と似ている。したがって、上述した第１の実施の形態と同じ構成要素には同じ参照符号を付する。また、本実施の形態による不揮発性記憶素子の形成方法は、上述した第１の実施の形態で図３Ａ、図４Ａ、図５Ａ及び図３Ｂ、図４Ｂ、図５Ｂを参照して説明した方法を含むことができる。
【００５７】
図９Ａ、図１０Ａ、図１１Ａ、図１２Ａは、本発明の他の実施の形態による不揮発性記憶素子の形成方法を説明するための平面図であり、図９Ｂ、図１０Ｂ、図１１Ｂ、図１２Ｂは、それぞれ図９Ａ、図１０Ａ、図１１Ａ、図１２ＡのＩＩ−ＩＩ’に沿う断面図である。
【００５８】
図５Ａ、図５Ｂ、図９Ａ及び図９Ｂに示すように、接地選択マスクライン１４０ｇ及び第２セルマスクライン１４０ｃを形成した後、ソースマスク、接地選択、第１セル、第２セル及びストリング選択マスクライン１２０ｄ、１４０ｇ、１２０ｃ、１４０ｃ、１２０ｓの両側の間隔調節膜１３０及びキャップ絶縁膜１１７を連続的に異方性エッチングして、エッチング対象膜１１５を露出させる。これにより、前記第１及び第２マスクパターン１２０ｄ、１２０ｃ、１２０ｓ、１４０ｇ、１４０ｃの両側にスペースが形成される。ソースマスクライン１２０ｄの下には、キャップ絶縁膜１１７の一部である残余パターン１１７ａが配置される。
【００５９】
図１０Ａ及び図１０Ｂに示すように、前記ソースマスク、接地選択、第１セル、第２セル及びストリング選択マスクライン１２０ｄ、１４０ｇ、１２０ｃ、１４０ｃ、１２０ｓをエッチングマスクとして使用して、前記エッチング対象膜１１５をパターニングする。これにより、ダミーソースライン１５０ｄ、接地選択ゲートライン１５０ｇ、複数のセルゲートライン１５０ｃ及びストリング選択ゲートライン１５０ｓが形成される。前記ダミーソースライン１５０ｄは、前記セルゲートライン１５０ｃと同じ物質層で積層され得る。
【００６０】
次に、前記ソースマスク、接地選択、第１セル、第２セル及びストリング選択マスクライン１２０ｄ、１４０ｇ、１２０ｃ、１４０ｃ、１２０ｓを除去し、接地選択及び第２セルマスクライン１４０ｇ、１４０ｃの下にそれぞれ位置した残余パターン１３０ａを除去する。前記残余パターン１３０ａを除去するとき、前記ゲートライン１５０ｇ、１５０ｃ、１５０ｓ及びダミーソースライン１５０ｄに含まれたキャップ絶縁パターン１１７ａが除去され得る。これとは異なり、前記ゲートライン１５０ｇ、１５０ｃ、１５０ｓ及びダミーソースライン１５０ｄの含まれたキャップ絶縁パターン１１７ａは残存し得る。
【００６１】
次に、前記ダミーソースライン１５０ｄ及びゲートライン１５０ｇ、１５０ｃ、１５０ｓ）をマスクとして、第１ドーパントイオンを活性領域１０２に注入する。これにより、第１ドーパントドーピング領域１５２ｆ、セルソース／ドレイン領域１５２ｃ及び共通ドレイン領域１５２ｄが形成される。第１ドーパントドーピング領域１５２ｆは、ダミーソースライン１５０ｄと接地選択ゲートライン１５０ｇとの間の活性領域１０２に形成される。
【００６２】
次に、基板１００の全面上に層間絶縁膜１５４を形成する。前記層間絶縁膜１５４をパターニングして、前記ダミーソースライン１５０ｄを露出させる予備ソースグルーブ１５５を形成する。
【００６３】
図１１Ａ及び図１１Ｂに示すように、前記露出したダミーソースライン１５０ｄを除去して、ソースグルーブ１５６を形成する。前記ソースグルーブ１５６を介して第２ドーパントイオンを前記ソースグルーブ１５６の下の活性領域１０２に注入する。これにより、第２ドーパントドーピング領域１５７が形成される。前記第１及び第２ドーパントイオンは、互いに同じタイプのドーパントである。これにより、第１及び第２ドーパントドーピング領域１５２ｆ、１５７は、互いに隣接される。前記第１及び第２ドーパントドーピング領域１５２ｆ、１５７は、共通ソース領域１５２ｓ’を構成する。
【００６４】
図１２Ａ及び図１２Ｂに示すように、前記ソースグルーブ１５６を充填するソースライン１５８を形成する。前記ソースライン１５８は、前記共通ソース領域１５２’と接続する。
【００６５】
本実施の形態による不揮発性記憶素子の形成方法によれば、ソースマスクライン１２０ｄを除去するための露光工程が要求されない。また、ソースマスクライン１２０ｄにより形成されたダミーソースライン１５０ｄは、ソースグルーブ１５６を形成するためのフォトマスクを用いて除去する。これにより、ソースマスクライン１２０ｄと関連した追加的な露光工程が要求されないことから、不揮発性記憶素子の製造単価を減少させて生産性を向上させることができる。
【図面の簡単な説明】
【００６６】
【図１】従来のＮＡＮＤ型フラッシュメモリ素子を示す平面図である。
【図２】従来のＮＡＮＤ型フラッシュメモリ素子のセルの特性を示すグラフである。
【図３Ａ】本発明の一実施の形態による不揮発性記憶素子の形成方法を説明するための平面図である。
【図３Ｂ】図３ＡのＩ−Ｉ’線に沿う断面図である。
【図４Ａ】本発明の一実施の形態による不揮発性記憶素子の形成方法を説明するための平面図である。
【図４Ｂ】図４ＡのＩ−Ｉ’線に沿う断面図である。
【図５Ａ】本発明の一実施の形態による不揮発性記憶素子の形成方法を説明するための平面図である。
【図５Ｂ】図５ＡのＩ−Ｉ’線に沿う断面図である。
【図６Ａ】本発明の一実施の形態による不揮発性記憶素子の形成方法を説明するための平面図である。
【図６Ｂ】図６ＡのＩ−Ｉ’線に沿う断面図である。
【図７Ａ】本発明の一実施の形態による不揮発性記憶素子の形成方法を説明するための平面図である。
【図７Ｂ】図７ＡのＩ−Ｉ’線に沿う断面図である。
【図８Ａ】本発明の一実施の形態による不揮発性記憶素子の形成方法を説明するための平面図である。
【図８Ｂ】図８ＡのＩ−Ｉ’線に沿う断面図である。
【図９Ａ】本発明の他の実施の形態による不揮発性記憶素子の形成方法を説明するための平面図である。
【図９Ｂ】図９ＡのＩＩ−ＩＩ’に沿う断面図である。
【図１０Ａ】本発明の他の実施の形態による不揮発性記憶素子の形成方法を説明するための平面図である。
【図１０Ｂ】図１０ＡのＩＩ−ＩＩ’に沿う断面図である。
【図１１Ａ】本発明の他の実施の形態による不揮発性記憶素子の形成方法を説明するための平面図である。
【図１１Ｂ】図１１ＡのＩＩ−ＩＩ’に沿う断面図である。
【図１２Ａ】本発明の他の実施の形態による不揮発性記憶素子の形成方法を説明するための平面図である。
【図１２Ｂ】図１２ＡのＩＩ−ＩＩ’に沿う断面図である。
【図１３】本発明の実施の形態による不揮発性記憶素子のセルの特性を説明するためのグラフである。
【符号の説明】
【００６７】
１００  半導体基板
１０２  活性領域
１０４  トンネル絶縁膜
１０６  電荷格納膜
１０８  ブロッキング絶縁膜
１０９  開口部
１１０  制御ゲート導電膜
１０９  
１１５  エッチング対象膜
１１７  キャップ絶縁膜
１１７ａ  キャップ絶縁パターン
１２０ｃ  第１セルマスクライン
１２０ｄ  ソースマスクライン
１２０ｓ  ストリング選択マスクライン
１３０  間隔調節膜
１３０ａ  残余パターン
１３２  第１溝
１３４  第２溝
１４０ｃ  第２セルマスクライン
１４０ｇ  接地選択マスクライン
１４２  感光膜パターン
１４４  開口部
１５０ｃ  セルゲートライン
１５０ｇ  接地選択ゲートライン
１５０ｓ  ストリング選択ゲートライン
１５２ｃ  セルソース／ドレイン領域
１５２ｄ  共通ドレイン領域
１５２ｓ  共通ソース領域
１５４  層間絶縁膜
１５６  ソースグルーブ
１５８  ソースライン
【図１】
2008166819.tif 000003
【図２】
2008166819.tif 000004
【図３Ａ】
2008166819.tif 000005
【図３Ｂ】
2008166819.tif 000006
【図４Ａ】
2008166819.tif 000007
【図４Ｂ】
2008166819.tif 000008
【図５Ａ】
2008166819.tif 000009
【図５Ｂ】
2008166819.tif 000010
【図６Ａ】
2008166819.tif 000011
【図６Ｂ】
2008166819.tif 000012
【図７Ａ】
2008166819.tif 000013
【図７Ｂ】
2008166819.tif 000014
【図８Ａ】
2008166819.tif 000015
【図８Ｂ】
2008166819.tif 000016
【図９Ａ】
2008166819.tif 000017
【図９Ｂ】
2008166819.tif 000018
【図１０Ａ】
2008166819.tif 000019
【図１０Ｂ】
2008166819.tif 000020
【図１１Ａ】
2008166819.tif 000021
【図１１Ｂ】
2008166819.tif 000022
【図１２Ａ】
2008166819.tif 000023
【図１２Ｂ】
2008166819.tif 000024
【図１３】
2008166819.tif 000025