【手続補正書】
【提出日】平成25年11月5日(2013.11.5)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ランプストライク電圧を制限する電子バラスト回路であって、
第１の共振周波数を有し、ランプ（６０２）を駆動するように構成された共振回路（６２０）と、
前記共振回路（６２０）に接続された電圧リミッタ回路（６１０）と、を含むバラストドライバ回路（１４０）を備え、
前記共振回路（６２０）は、ランキャパシタ（６２４）及びストライクキャパシタ（６２６）と直列に接続された第１のインダクタ（６２２）を備え、前記ランプ（６０２）は前記ストライクキャパシタ（６２６）間に接続され、
前記電圧リミッタ回路（６１０）は、前記ランキャパシタ（６２４）間に接続されていることを特徴とする電子バラスト回路。
【請求項２】
ランプ電圧が閾値電圧を越えると前記第１の共振周波数は第２の共振周波数に変化することを特徴とする請求項１に記載の電子バラスト回路。
【請求項３】
前記バラストドライバ回路（１４０）は、少なくとも１つの駆動信号（１７２）を受け入れ、前記駆動信号に応答して、２つの電圧バス（１３２ａ、１３２ｂ）のうちの１つを各パワートランジスタ（Ｑ１００、Ｑ１０１）を介して、前記ランキャパシタ（６２４）および前記ストライクキャパシタ（６２６）と直列に接続された前記第１のインダクタ（６２２）に選択的に接続する、バラストドライバ集積回路（５８０）をさらに備え、
第１および第２のバスフィルタキャパシタ（１２８ａ、１２８ｂ）は、前記２つの電圧バス（＋主バス１３２ａ、−主バス１３２ｂ）間に直列に接続され、
前記バラストドライバ回路（１４０）は、前記第１および第２のバスフィルタキャパシタ（１２８ａ、１２８ｂ）間のノードで共振回路リターン信号（６６０）を形成することを特徴とする請求項１に記載の電子バラスト回路。
【請求項４】
前記電圧リミッタ回路（６１０）は、前記ランキャパシタ（６２４）の高側と共通電圧（ＣＢＵＳ）との間に直列に接続された第１のバリスタ（６１２ａ）、ストライク電圧充電高側キャパシタ（６１４ａ）及び第１のダイオード（６１６ａ）と、
前記ランキャパシタ（６２４）の低側と前記共通電圧（ＣＢＵＳ）との間に直列に接続された第２のバリスタ（６１２ｂ）、ストライク電圧充電低側キャパシタ（６１４ｂ）及び第２のダイオード（６１６ｂ）と、を備え、
前記第１のダイオード（６１６ａ）は第１の方向に導くために配置され、前記第２のダイオード（６１６ｂ）は前記第１の方向とは反対方向に導くために配置されていることを特徴とする請求項１に記載の電子バラスト回路。
【請求項５】
前記電圧リミッタ回路（６１０）は、前記ストライク電圧充電高側キャパシタ（６１４ａ）と前記第１のダイオード（６１６ａ）との間に配置された第１のポイントと、前記ストライク電圧充電低側キャパシタ（６１４ｂ）と前記第２のダイオード（６１６ｂ）との間に配置された第２のポイントとの間を亘る第３のバリスタ（６１８）を更に備えることを特徴とする請求項４に記載の電子バラスト回路。
【請求項６】
前記共通電圧（ＣＢＵＳ）は、１対のバスライン（１３２ａ，１３２ｂ）間に接続された第１のキャパシタと第２のキャパシタ（１２８ａ，１２８ｂ）によって形成された電圧分圧器から導き出されることを特徴とする請求項４に記載の電子バラスト回路。
【請求項７】
前記バラストドライバ回路（１４０）は、電力消費及び熱の発生を軽減するために内部の電流状態を検出するように構成された抵抗を有していないことを特徴とする請求項４に記載の電子バラスト回路。
【請求項８】
少なくとも１つの駆動信号（１７２）を出力するように構成されたバラストコントローラ回路（１７０）と、
電圧に応じて電流検出信号（１５８）を出力する力率補正回路（１２０）と、
前記電流検出信号（１５８）を受け入れ、前記力率補正回路（１２０）に電力補正帰還信号（１５２）を供給し、１以上の出力信号を供給して前記バラストコントローラ回路（１７０）を制御するように構成された制御及び増幅器回路（１５０）と、
前記制御及び増幅器回路（１５０）に信号（１６２）を出力し、それによって前記制御及び増幅器回路（１５０）を介して前記バラストコントローラ回路（１７０）を間接的に制御するように構成された過電流センサ回路（１６０）と、を更に備え、
前記バラストドライバ回路（１４０）は、前記バラストコントローラ回路（１７０）から前記少なくとも１つの駆動信号（１７０）を受け入れるように構成されることを特徴とする請求項１に記載の電子バラスト回路。
【請求項９】
電源回路（１１０）と、
ＰＦＣ集積チップ（２１０）と電圧分圧器とを含み、前記電源回路（１１０）に接続された力率コントローラ回路（１２０）であって、
前記電圧分圧器は第１のバス分圧器抵抗（１２４）と前記第２のバス分圧器抵抗（１２６）とを含む、力率コントローラ回路（１２０）と、
前記第１のバス分圧器抵抗（１２４）と前記第２のバス分圧器抵抗（１２６）との間に配置されたノードと、を更に備え、
前記第１のバス分圧器抵抗（１２４）は、第１の主バス（＋主バス１３２ａ）と前記ノードとの間に配置され、
前記第２のバス分圧器抵抗（１２６）は、第２の主バス（−主バス１３２ｂ）と前記ノードとの間に配置されていることを特徴とする請求項１に記載の電子バラスト回路。
【請求項１０】
ランコンパレータ（３１０）と、
前記ランコンパレータ（３１０）に接続されたストライク発振器（３４０）と、
前記ランコンパレータ（３１０）及び前記ストライク発振器（３４０）に接続されたバラスト許可論理回路（３６０）と、
前記ランコンパレータ（３１０）に接続された調光遅延タイマ回路（３５０）と、
電力制限特性（ＰＬＣ）回路（３１７）と、を更に備え、
前記ＰＬＣ回路（３１７）は、ＰＬＣ第１の増幅器３２０と、ＰＬＣ第１の増幅器積分器３２２と、ＰＬＣ第２の増幅器３３０と、ＰＬＣ第２の増幅器リミッタ３３２とを含むことを特徴とする請求項１に記載の電子バラスト回路。
【請求項１１】
調光変換器電圧調整器（４２０）と、
前記調光変換器電圧調整器（４２０）に接続された電圧対デューティサイクル変換器（４１０）と、
前記電圧対デューティサイクル変換器（４１０）に接続された第１の光遮断器（４４０）と、
前記電圧対デューティサイクル変換器（４１０）に接続された第２の光遮断器（４５０）と、を更に備え、
前記第１の光遮断器（４４０）と前記第２の光遮断器（４５０）とは直列に接続され、 前記第１の光遮断器（４４０）のカソードは前記第２の光遮断器（４５０）のアノードに接続されていることを特徴とする請求項１に記載の電子バラスト回路。
【請求項１２】
前記調光変換器電圧調整器（４２０）と前記電圧対デューティサイクル変換器（４１０）との間に配置された調光分路抵抗（１８４）と、
第１の許可トランジスタ（Ｑ１０５）及び第２の許可トランジスタ（Ｑ１０６）を含む光遮断許可インバータ回路（４６０）であって、前記第１の許可トランジスタ（Ｑ１０５）は前記第１の光遮断器（４４０）に接続され、前記第２の許可トランジスタ（Ｑ１０６）は前記第２の光遮断器（４５０）に接続されている、光遮断許可インバータ回路（４６０）と、
前記第１の光遮断器（４４０）と調光周波数調整積分器（４７２）との間に配置された調光周波数調整レベルリミッタ（４７０）と、
前記第２の光遮断器（４５０）と調光バス補正積分器（４８２）との間に配置された調光バス補正レベルリミッタ（４８０）と、
を更に含むことを特徴とする請求項１１に記載の電子バラスト回路。
【請求項１３】
過電流センサ回路（１６０）と、
前記過電流センサ回路（１６０）に接続されたバラストコントローラ集積回路（ＩＣ）（５２０）と、を更に備え、
前記過電流センサ回路（１６０）は、積分回路に接続された過電流検出トランジスタ（Ｑ１１０）を含み、
前記積分回路は検出積分器キャパシタ（Ｃ１２９）と直列に接続された検出積分器抵抗（５３５）を含むことを特徴とする請求項１に記載の電子バラスト回路。  
【請求項１４】
前記バラストコントローラＩＣ（５２０）は、バラストコントローラセットアップスイープＴＣキャパシタ（５１２）と、バラストコントローラセットアップスイープＴＣ抵抗（５１４）と、バラストコントローラセットアップラン周波数キャパシタ（５１６）と、バラストコントローラセットアップラン周波数抵抗（５１８）と、に接続された複数のパラメータピン（５１１）と、
エミッタリード線（５４６）を備えるバラストコントローラ切替トランジスタ（Ｑ１０３）と、を含み、
前記バラストコントローラ切替トランジスタ（Ｑ１０３）は、コレクタ抵抗（Ｒ１０９）と、バラストコントローラＶＣＣスイッチドライバ抵抗（５４５）と、バラストコントローラＶＣＣスイッチドライバ抵抗（５４８）とに接続されていることを特徴とする請求項１３に記載の電子バラスト回路。