【手続補正書】
【提出日】平成21年5月2日(2009.5.2)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
一導電型の第１のＴＦＴに不純物元素を添加するに際して、該第１のＴＦＴとは逆の導電型の第２のＴＦＴのゲート電極上にレジストマスクを形成し、
前記レジストマスクと前記第２のＴＦＴを覆って更なるレジストマスクを形成し、
前記第１のＴＦＴに一導電型を付与する不純物元素を添加し、
前記不純物元素は水素を含むガスから生成されることを特徴とする半導体装置の作製方法。
【請求項２】
半導体膜を形成し、
前記半導体膜を加工して第１の半導体膜及び第２の半導体膜を形成し、
前記第１の半導体膜及び前記第２の半導体膜上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に導電膜を形成し、
前記導電膜上に第１のレジストマスク及び第２のレジストマスクを形成し、
前記第１のレジストマスクを用いて前記導電膜を加工して前記第１の半導体膜と重畳する前記ゲート絶縁膜上に第１のゲート電極を形成するとともに、前記第２のレジストマスクを用いて前記導電膜を加工して前記第２の半導体膜と重畳する前記ゲート絶縁膜上に第２のゲート電極を形成し、
前記第１のレジストマスク及び前記第２のレジストマスクを残した状態で前記第１の半導体膜、前記第１のゲート電極及び前記第１のレジストマスクを覆って第３のレジストマスクを形成し、
前記第２のレジストマスク及び前記第３のレジストマスクを用いて前記第２の半導体膜中に一導電型の不純物イオンを添加してソース領域及びドレイン領域を形成し、
前記第１のレジストマスク、前記第２のレジストマスク及び前記第３のレジストマスクを除去し、
前記第２の半導体膜及び前記第２のゲート電極を覆って第４のレジストマスクを形成し、
前記第４のレジストマスクを用いて前記第１の半導体膜中に前記一導電型の不純物イオンとは逆の導電型の不純物イオンを添加してソース領域及びドレイン領域を形成し、
前記一導電型の不純物イオン及び前記一導電型の不純物イオンとは逆の導電型の不純物イオンは水素で希釈されたガスから生成されることを特徴とする半導体装置の作製方法。
【請求項３】
半導体膜を形成し、
前記半導体膜を加工して第１の半導体膜及び第２の半導体膜を形成し、
前記第１の半導体膜及び前記第２の半導体膜上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に導電膜を形成し、
前記導電膜上に第１のレジストマスク及び第２のレジストマスクを形成し、
前記第１のレジストマスクを用いて前記導電膜を加工して前記第１の半導体膜と重畳する前記ゲート絶縁膜上に第１のゲート電極を形成するとともに、前記第２のレジストマスクを用いて前記導電膜を加工して前記第２の半導体膜と重畳する前記ゲート絶縁膜上に第２のゲート電極を形成し、
前記第１のレジストマスク及び前記第２のレジストマスクを残した状態で前記第１の半導体膜、前記第１のゲート電極及び前記第１のレジストマスクを覆って第３のレジストマスクを形成し、
前記第２のレジストマスク及び前記第３のレジストマスクを用いて前記第２の半導体膜中にｐ型の不純物イオンを添加してソース領域及びドレイン領域を形成し、
前記第１のレジストマスク、前記第２のレジストマスク及び前記第３のレジストマスクを除去し、
前記第２の半導体膜及び前記第２のゲート電極を覆って第４のレジストマスクを形成し、
前記第４のレジストマスクを用いて前記第１の半導体膜中にｎ型の不純物イオンを添加してソース領域及びドレイン領域を形成し、
前記ｐ型の不純物イオンはＢ２Ｈ６（ジボラン）ガスをＨ２（水素）ガスで希釈したものから生成され、
前記ｎ型の不純物イオンはＰＨ３（ホスフィン）ガスをＨ２（水素）ガスで希釈したもの又はＡｓＨ３（アルシン）ガスをＨ２（水素）ガスで希釈したものから生成されることを特徴とする半導体装置の作製方法。
【請求項４】
半導体膜を形成し、
前記半導体膜を加工して第１の半導体膜及び第２の半導体膜を形成し、
前記第１の半導体膜及び前記第２の半導体膜上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に導電膜を形成し、
前記導電膜上に第１のレジストマスク及び第２のレジストマスクを形成し、
前記第１のレジストマスクを用いて前記導電膜を加工して前記第１の半導体膜と重畳する前記ゲート絶縁膜上に第１のゲート電極を形成するとともに、前記第２のレジストマスクを用いて前記導電膜を加工して前記第２の半導体膜と重畳する前記ゲート絶縁膜上に第２のゲート電極を形成し、
前記第１のレジストマスク及び前記第２のレジストマスクを残した状態で前記第１の半導体膜、前記第１のゲート電極及び前記第１のレジストマスクを覆って第３のレジストマスクを形成し、
前記第２のレジストマスク及び前記第３のレジストマスクを用いて前記第２の半導体膜中にｎ型の不純物イオンを添加してソース領域及びドレイン領域を形成し、
前記第１のレジストマスク、前記第２のレジストマスク及び前記第３のレジストマスクを除去し、
前記第２の半導体膜及び前記第２のゲート電極を覆って第４のレジストマスクを形成し、
前記第４のレジストマスクを用いて前記第１の半導体膜中にｐ型の不純物イオンを添加してソース領域及びドレイン領域を形成し、
前記ｐ型の不純物イオンはＢ２Ｈ６（ジボラン）ガスをＨ２（水素）ガスで希釈したものから生成され、
前記ｎ型の不純物イオンはＰＨ３（ホスフィン）ガスをＨ２（水素）ガスで希釈したもの又はＡｓＨ３（アルシン）ガスをＨ２（水素）ガスで希釈したものから生成されることを特徴とする半導体装置の作製方法。
【請求項５】
請求項３又は請求項４において、
前記ゲート絶縁膜の厚さは１０ｎｍ以上、２００ｎｍ以下であり、
前記ゲート電極の厚さは１００ｎｍ以上、５００ｎｍ以下であり、
前記第１のレジストマスク、前記第２のレジストマスク、前記第３のレジストマスク及び前記第４のレジストマスクの厚さは１．０μｍ以上、１．５μｍ以下であることを特徴とする半導体装置の作製方法。
【請求項６】
請求項５において、
前記ゲート絶縁膜は酸化珪素膜であり、
前記ゲート電極は、ＴａＮ膜上にＷ膜が形成された積層膜からなることを特徴とする半導体装置の作製方法。
【請求項７】
請求項６において、
前記ゲート電極の厚さは４００ｎｍよりも薄いことを特徴とする半導体装置の作製方法。
【請求項８】
半導体膜を形成し、
前記半導体膜を加工して第１の半導体膜及び第２の半導体膜を形成し、
前記第１の半導体膜及び前記第２の半導体膜上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に導電膜を形成し、
前記導電膜上に第１のレジストマスク及び第２のレジストマスクを形成し、
前記第１のレジストマスクを用いて前記導電膜を加工して前記第１の半導体膜と重畳する前記ゲート絶縁膜上に第１のゲート電極を形成するとともに、前記第２のレジストマスクを用いて前記導電膜を加工して前記第２の半導体膜と重畳する前記ゲート絶縁膜上に第２のゲート電極を形成し、
前記第１のレジストマスク及び前記第２のレジストマスクを残した状態で前記第１の半導体膜、前記第１のゲート電極及び前記第１のレジストマスクを覆って第３のレジストマスクを形成し、
前記第２のレジストマスク及び前記第３のレジストマスクを用いて前記第２の半導体膜中にｐ型の不純物イオンを添加してソース領域及びドレイン領域を形成し、
前記第１のレジストマスク、前記第２のレジストマスク及び前記第３のレジストマスクを除去し、
前記第１のゲート電極上に第４のレジストマスクを形成するとともに前記第２のゲート電極上に第５のレジストマスクを形成し、
前記第２の半導体膜、前記第２のゲート電極及び前記第５のレジストマスクを覆って第６のレジストマスクを形成し、
前記第４のレジストマスク及び前記第６のレジストマスクを用いて前記第１の半導体膜中にｎ型の不純物イオンを添加してソース領域及びドレイン領域を形成し、
前記ｐ型の不純物イオンはＢ２Ｈ６（ジボラン）ガスをＨ２（水素）ガスで希釈したものから生成され、
前記ｎ型の不純物イオンはＰＨ３（ホスフィン）ガスをＨ２（水素）ガスで希釈したもの又はＡｓＨ３（アルシン）ガスをＨ２（水素）ガスで希釈したものから生成されることを特徴とする半導体装置の作製方法。
【請求項９】
半導体膜を形成し、
前記半導体膜を加工して第１の半導体膜及び第２の半導体膜を形成し、
前記第１の半導体膜及び前記第２の半導体膜上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に導電膜を形成し、
前記導電膜上に第１のレジストマスク及び第２のレジストマスクを形成し、
前記第１のレジストマスクを用いて前記導電膜を加工して前記第１の半導体膜と重畳する前記ゲート絶縁膜上に第１のゲート電極を形成するとともに、前記第２のレジストマスクを用いて前記導電膜を加工して前記第２の半導体膜と重畳する前記ゲート絶縁膜上に第２のゲート電極を形成し、
前記第１のレジストマスク及び前記第２のレジストマスクを残した状態で前記第１の半導体膜、前記第１のゲート電極及び前記第１のレジストマスクを覆って第３のレジストマスクを形成し、
前記第２のレジストマスク及び前記第３のレジストマスクを用いて前記第２の半導体膜中にｎ型の不純物イオンを添加してソース領域及びドレイン領域を形成し、
前記第１のレジストマスク、前記第２のレジストマスク及び前記第３のレジストマスクを除去し、
前記第１のゲート電極上に第４のレジストマスクを形成するとともに前記第２のゲート電極上に第５のレジストマスクを形成し、
前記第２の半導体膜、前記第２のゲート電極及び前記第５のレジストマスクを覆って第６のレジストマスクを形成し、
前記第４のレジストマスク及び前記第６のレジストマスクを用いて前記第１の半導体膜中にｐ型の不純物イオンを添加してソース領域及びドレイン領域を形成し、
前記ｐ型の不純物イオンはＢ２Ｈ６（ジボラン）ガスをＨ２（水素）ガスで希釈したものから生成され、
前記ｎ型の不純物イオンはＰＨ３（ホスフィン）ガスをＨ２（水素）ガスで希釈したもの又はＡｓＨ３（アルシン）ガスをＨ２（水素）ガスで希釈したものから生成されることを特徴とする半導体装置の作製方法。
【請求項１０】
請求項８又は請求項９において、
前記ゲート絶縁膜の厚さは１０ｎｍ以上、２００ｎｍ以下であり、
前記ゲート電極の厚さは１００ｎｍ以上、５００ｎｍ以下であり、
前記第１のレジストマスク、前記第２のレジストマスク、前記第３のレジストマスク、前記第４のレジストマスク、前記第５のレジストマスク及び前記第６のレジストマスクの厚さは１．０μｍ以上、１．５μｍ以下であることを特徴とする半導体装置の作製方法。
【請求項１１】
請求項１０において、
前記ゲート絶縁膜は酸化珪素膜であり、
前記ゲート電極は、ＴａＮ膜上にＷ膜が形成された積層膜からなることを特徴とする半導体装置の作製方法。
【請求項１２】
請求項１１において、
前記ゲート電極の厚さは４００ｎｍよりも薄いことを特徴とする半導体装置の作製方法。
【請求項１３】
請求項３又は請求項８において、
前記ｐ型の不純物イオンの加速電圧は前記ｎ型の不純物イオンの加速電圧よりも大きいことを特徴とする半導体装置の作製方法。
【請求項１４】
請求項１３において、
前記ｐ型の不純物イオンの加速電圧は５０ｋＶ以上、１００ｋＶ以下であり、
前記ｎ型の不純物イオンの加速電圧は３０ｋＶ以上、８０ｋＶ以下であることを特徴とする半導体装置の作製方法。
【請求項１５】
請求項１４において、
前記第２の半導体膜のソース領域及びドレイン領域におけるｐ型の不純物の濃度は１．０×１０１９ｃｍ−３以上、１．０×１０２１ｃｍ−３以下であり、
前記第１の半導体膜のソース領域及びドレイン領域におけるｎ型の不純物の濃度は１．０×１０１９ｃｍ−３以上、１．０×１０２１ｃｍ−３以下であることを特徴とする半導体装置の作製方法。
【請求項１６】
請求項４又は請求項９において、
前記ｎ型の不純物イオンの加速電圧は前記ｐ型の不純物イオンの加速電圧よりも大きいことを特徴とする半導体装置の作製方法。
【請求項１７】
請求項１６において、
前記ｎ型の不純物イオンの加速電圧は５０ｋＶ以上、１００ｋＶ以下であり、
前記ｐ型の不純物イオンの加速電圧は３０ｋＶ以上、８０ｋＶ以下であることを特徴とする半導体装置の作製方法。
【請求項１８】
請求項１７において、
前記第１の半導体膜のソース領域及びドレイン領域におけるｐ型の不純物の濃度は１．０×１０１９ｃｍ−３以上、１．０×１０２１ｃｍ−３以下であり、
前記第２の半導体膜のソース領域及びドレイン領域におけるｎ型の不純物の濃度は１．０×１０１９ｃｍ−３以上、１．０×１０２１ｃｍ−３以下であることを特徴とする半導体装置の作製方法。