(57)【要約】【課題】いずれも所定内部回路が作られる複数の基板を備えた電装装置に係り、基板に供給される電源や、各基板内の電源のいずれかに故障があった場合に、装置内部における故障部分の拡大や、異常動作を抑制することができる。【解決手段】複数のスレーブ基板１６において、上流の基板１６から下流の基板１６へ順次、電源故障が検出されておらず又電源が投入されていることを伝達する電源検出信号の配線をデイジーチェイン接続する。各基板１６には、上流の基板１６から入力した該電源検出信号が故障なしで、且つ、その基板１６の電源に故障が検出されない場合に、電源故障なしと判定する回路と、該電源故障なし判定時に、内部回路への電源供給を開始する電源オン・オフ手段とを備える。【選択図】図１
2008228465.tif 000002
【特許請求の範囲】
【請求項１】
いずれも所定内部回路が作られる複数の基板を備えた電装装置において、
複数の基板において、上流の基板から下流の基板へ順次、電源故障が検出されておらず又電源が投入されていることを伝達する電源検出信号の配線をデイジーチェイン接続し、
各基板には、上流の基板から入力した該電源検出信号が故障なしで、且つ、その基板の電源に故障が検出されない場合に、電源故障なしと判定する回路と、該電源故障なし判定時に、内部回路への電源供給を開始する電源オン・オフ手段とを備え、
電源に故障がない場合は、前記デイジーチェイン接続の順に、各基板の前記電源オン・オフ手段の電源供給開始が行なわれることを特徴とする電装装置。
【請求項２】
前記基板の少なくとも１つが、独立した複数の電源回路を有し、
該基板の前記判定回路が、上流の基板から入力した前記電源検出信号が故障なしで、且つ、これら複数の電源回路について故障が検出されない場合に、電源故障なしと判定し、該電源検出信号及びこれら電源回路の故障検出の少なくとも１つが故障ありである場合は、電源故障ありと判定するものであって、
該基板の前記電源オン・オフ手段が、該判定回路の電源故障あり判定時に、これら複数の電源回路による内部回路への電源供給を、オフとするものであることを特徴とする請求項１に記載の電装装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、いずれも所定内部回路が作られる複数の基板を備えた電装装置に係り、基板に供給される電源や、各基板内の電源のいずれかに故障があった場合に、装置内部における故障部分の拡大や、異常動作を抑制することができる電装装置に関する。
【背景技術】
【０００２】
従来、電装装置で使用する基板は、一般に３．３Ｖ、５Ｖ、±１２Ｖといった、複数の直流電源（以下ＤＣ電源と呼ぶ）を外部から供給し、動作させていた。最近では、電子デバイスは低消費電力化が進み、一般には１．５Ｖ、１．８Ｖ、２．５Ｖといった、低電圧で駆動する電子デバイスを用いており、又、基板内部でこれら電圧の電源回路を備え、電源を供給している。
【０００３】
低電庄で駆動する電子デバイスの電源仕様は、製造元によって異なるなど、標準化され統一されているわけではない。例えば、ＦＰＧＡ（Field  Programmable  Gate  Array）やメモリやＣＰＵ（Central  Processing  Unit）などの電子デバイスの電源電圧は、１．５Ｖ、２．５Ｖ、３．３Ｖなどのものが製品化されている。
【０００４】
電子デバイスのこれらの電源を、共通の電源として、基板外部から供給することも考えられる。しかしながら、電源の種類が増加すると、装置全体のコストが増大する。又、例えば製造中止や回路変更などによって、基板内の電子デバイスが変更され、該変更に伴って必要な電源電圧が変わると、基板外部の電源も変更しなければならないといった問題がある。従って、基板内に、その基板にある電子デバイス用の電源電圧の電源を供給する電源回路を設けることになり、単一の基板に、独立した複数の電源回路が設けられることも多い。
【０００５】
又、このように複数の電源回路を組み込んだ基板では、電源障害時の保護のため、各電源回路の入力や出力に、ヒューズ又はサーキットプロテクタが取付けられる。更に、各電源回路の出力電圧をモニタして、その電源の故障を検出し、電源に故障が検出された基板は、電装装置のＣＰＵに入力する割り込み信号を発生し、該ＣＰＵで実行されるソフトウェアに故障を通知する仕組みになっている。
【０００６】
図３は、従来の、いずれも所定内部回路が作られる複数の基板を備えた電装装置の一例の構成を示すブロック図である。図４は、該電装装置に用いられるスレーブ基板内の構成を示すブロック図である。
【０００７】
バックボード５２に設けられたコネクタには、ＣＰＵ基板５４やスレーブ基板５６が搭載される。このようなバックボード５２には、ＰＣＩバス（Peripheral  Components  Interconnect  bus）仕様や、ＶＭＥバス（VERSA  module  Eurocard  bus）仕様といった標準規格がある。又、ＣＰＵ基板５４やスレーブ基板５６には、単一の基準ＤＣ電源回路１０から、例えば２４Ｖの直流電源が供給される。
【０００８】
そして、図４に示すように、個々のスレーブ基板５６では、ＤＣ電源３１〜３３から、それぞれ１．５Ｖ、２．５Ｖ、３．３Ｖの電源が供給され、例えば内部回路３４〜３６に供給される。又、これら１．５Ｖ、２．５Ｖ、３．３Ｖの電源は、電源電圧が適正か判定するため、故障判定回路６３にも入力されている。ここで、符号６１は、前述のように電源障害時の保護のために設けられる、ヒューズやサーキットプロテクタである。
【０００９】
又、故障判定回路６３は、その内蔵するコンパレータにより、１．５Ｖ、２．５Ｖ、３．３Ｖなどの電源電圧が、それぞれ例えば±５％内の適正範囲であるか判定し、範囲内であればＨ状態となって故障なしを伝達する故障なし信号を出力ＯＵＴより出力する。なお、該故障判定回路６３は、符号Ｖ及びＧＮＤから電源を入力している。
【００１０】
又、各スレーブ基板５６が出力する該故障なし信号ＯＵＴは、ＣＰＵに入力する割り込み信号として、いずれもＣＰＵ基板５４の入力ＩＮに取り込まれる。従って、ＣＰＵで実行されるプログラムによって、該故障なし信号を認識し、この状態に応じた処理をすることができる。例えば、発生している異常に応じて、該当するスレーブ基板５６の電源を遮断することができる。
【００１１】
なお、特許文献１では、コネクタを介して外部回路から複数種類の電源の供給を受けるプリント基板に係り、電源を入れた状態でのコネクタに対する挿抜時に、一部の電源のみが接続される状態となって生じる、誤動作を抑制するものである。このような挿抜時には、すべての電源が供給されたことを検出してから、プリント基板の内部回路から外部に、信号を出力するようにしている。
【００１２】
【特許文献１】特開平７−１９３３８１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、特許文献１については、単に、プリント基板のコネクタに対する挿抜時に対応するものであり、又、誤動作に対する対処としては、内部回路から外部に、信号が出力されないようにするものである。又、１つのプリント基板の動作に関するものである。従って、本願発明のように、いずれも所定内部回路が作られる、複数の基板を備えた電装装置に係り、基板に供給される電源や、各基板内の電源の故障に対処するものではない。
【００１４】
ここで、前述の図４において、ＤＣ電源３１〜３３には、内部に過負荷時の電流制限機能を備えたものがあり、過電流を検出すると出力電圧を０Ｖ付近まで下げ、該過電流検出のＤＣ電源３１〜３３自体や、他の回路を保護するようになっているものがある。このようなＤＣ電源３１〜３３では、符号６１のヒューズやサーキットプロテクタを過電流により作動させることができず、前述のように電源障害時の保護をすることができない。
【００１５】
更には、内部回路３４〜３６の内、特定のものは過負荷があって上記の電流制限機能により動作が停止することになると、該動作停止が、他の通常どおり動作しているものに対して、悪影響を与え、故障部分の拡大や、異常動作となるおそれがある。又、このような異常状態が、他のスレーブ基板５６に対して悪影響を与え、これについても、故障部分の拡大や、異常動作となるおそれがある。
【００１６】
又、前述の故障判定回路６３において、電源障害が検出され、ＣＰＵ基板５４に取り込まれる故障なし信号の割り込み信号によって、ＣＰＵに割り込みをかけ、ＣＰＵで実行されるプログラムによって障害状態に応じた処理させようとしても、電装装置の電源投入時、ＣＰＵが通常時の動作を開始していないと、このような処理を行うことができない。
【００１７】
近年、ＣＰＵを備える電装装置では、マイクロソフト社のウインドウズといった汎用ＯＳや、リアルタイムＯＳを組み込んだものも多い。これらのＯＳは、立ち上がって機能するまでに数分間の待ち時間を要する。従って、ＤＣ電源が同時に投入される電装装置内のスレーブ基板５６について、何れかの電源系統が故障していた場合には、ＯＳが立ち上がるまでの間は、プログラムによって障害箇所を診断したり、障害に対処したりすることができない。このため、故障部分の拡大や、異常動作となるおそれがある。
【００１８】
本発明は、前記従来の問題点を解決するべくなされたもので、いずれも所定内部回路が作られる複数の基板を備えた電装装置に係り、基板に供給される電源や、各基板内の電源のいずれかに故障があった場合に、装置内部における故障部分の拡大や、異常動作を抑制することができる電装装置を提供することを課題とする。
【課題を解決するための手段】
【００１９】
本発明は、いずれも所定内部回路が作られる複数の基板を備えた電装装置において、複数の基板において、上流の基板から下流の基板へ順次、電源故障が検出されておらず又電源が投入されていることを伝達する電源検出信号の配線をデイジーチェイン接続し、各基板には、上流の基板から入力した該電源検出信号が故障なしで、且つ、その基板の電源に故障が検出されない場合に、電源故障なしと判定する回路と、該電源故障なし判定時に、内部回路への電源供給を開始する電源オン・オフ手段とを備え、電源に故障がない場合は、前記デイジーチェイン接続の順に、各基板の前記電源オン・オフ手段の電源供給開始が行なわれることにより、前記課題を解決したものである。
【００２０】
又、前記電装装置において、前記基板の少なくとも１つが、独立した複数の電源回路を有し、該基板の前記判定回路が、上流の基板から入力した前記電源検出信号が故障なしで、且つ、これら複数の電源回路について故障が検出されない場合に、電源故障なしと判定し、該電源検出信号及びこれら電源回路の故障検出の少なくとも１つが故障ありである場合は、電源故障ありと判定するものであって、該基板の前記電源オン・オフ手段が、該判定回路の電源故障あり判定時に、これら複数の電源回路による内部回路への電源供給を、オフとするものとすることができる。
【発明の効果】
【００２１】
過負荷時の電流制限機能付きの電源用デバイスを組み込んだ基板の故障を瞬時に検出し、基板内部の回路に供給している全ての電源、例えば後述する図２では、ＤＣ電源３１〜３３による１．５Ｖ、２．５Ｖ、３．３Ｖの電源供給を、同時に遮断することができるので、過負荷時の電子部品の発熱と焼損を防止することができる。
【００２２】
従来の方式では、基板の故障情報は、ＣＰＵ基板に送られＣＰＵが判断して処理をして故障に対応していたため、ＣＰＵ基板が故障した場合に電装装置の各基板に供給されている電源を遮断するなどの回路保護が行えなかった。本発明では、１つの電源検出信号を用いて、故障を電装装置のすべての基板に通知し、個々の基板が電源を遮断するので、電装装置の焼損や誤動作が防止できるので、安全性が飛躍的に向上する。
【発明を実施するための最良の形態】
【００２３】
以下、図を用いて本発明の実施の形態を詳細に説明する。
【００２４】
図１は、本発明が適用された実施形態の電装装置の回路構成を示すブロック図である。
【００２５】
まず、本実施形態は、前述のＰＣＩバス仕様やＶＭＥバス仕様といった標準規格に従うものであり、図１に示されるように、バックボード１２に設けられたコネクタに、ＣＰＵ基板１４やスレーブ基板１６が搭載され、基準ＤＣ電源回路１０からは、２４Ｖの直流電源が、これら搭載のＣＰＵ基板１４やスレーブ基板１６に供給される。
【００２６】
又、複数のスレーブ基板１６において、上流の基板から下流の基板へ順次、電源検出信号の配線がデイジーチェイン接続されている。各スレーブ基板１６において、該電源検出信号の入力はＩＮであり、出力はＯＵＴである。この電源検出信号は、電源故障が検出されておらず、又電源が投入されていることを伝達する信号である。
【００２７】
最も上流のスレーブ基板１６の電源検出信号入力ＩＮには、ＣＰＵ基板１４が電源検出信号出力ＯＵＴから出力する電源検出信号が入力されている。ＣＰＵ基板１４は、本実施形態の電源投入後、正常にＯＳが立ち上げられると、Ｈ状態の電源検出信号を出力する。
【００２８】
次に、この最上流のスレーブ基板１６の電源検出信号出力ＯＵＴから出力される電源検出信号は、隣接する下流のスレーブ基板１６の電源検出信号入力ＩＮに入力され、このようにして、順次デイジーチェイン接続されている。
【００２９】
又、最も下流のスレーブ基板１６の電源検出信号入力ＯＵＴから出力される電源検出信号は、ＣＰＵに入力する割り込み信号として、ＣＰＵ基板１４の割込み入力ＩＮＴに取り込まれる。何らかの異状によって該電源検出信号がＬ状態になると、ＣＰＵに対して割り込みがかかり、これに伴ってＣＰＵで実行が開始されるプログラムによって、この異状に応じた処理をすることができる。
【００３０】
次に、図２は、本実施形態のスレーブ基板１６の構成を示すブロック図である。
【００３１】
この図２において、符号Ｖｉｎ、ＧＮＤ、ＩＮ、ＯＵＴは、前述のようにバックボード１２のコネクタに挿入されるスレーブ基板１６の接点である。基準ＤＣ電源回路１０から供給される２４Ｖの直流電源（基準ＤＣ電源）は、スレーブ基板１６において、符号Ｖｉｎ、ＧＮＤにより取り込まれる。又、符号ＩＮ、ＯＵＴは、それぞれ、前述のように電源検出信号入力ＩＮやＯＵＴになっている。
【００３２】
又、それぞれ１．５Ｖ、２．５Ｖ、３．３Ｖの電源を供給するＤＣ電源３１〜３３には、リレー接点２１を介して、上記の基準ＤＣ電源が供給される。該リレー接点２１は、いわゆるメーク接点、ノーマルオープン接点であり、リレーコイル２０に電流が流れるとオンとなる。故障判定回路２３の出力ＯＵＴ２はオープンコレクタ出力であり、該リレーコイル２０の電流をオン又はオフとする。又、ＤＣ電源３１〜３３から、それぞれ１．５Ｖ、２．５Ｖ、３．３Ｖの電源が、例えば内部回路３４〜３６に供給される。なお、リレーコイル２０及びリレー接点２１は、本発明の電源オン・オフ手段に相当する。
【００３３】
これらＤＣ電源３１〜３３から供給される電源は、電源電圧が適正であるか判定するため、故障判定回路２３の入力Ｖ１〜Ｖ３にも入力されている。又、該故障判定回路２３の入力ＩＮには、前述のようにＩＮから入力される電源検出信号が入力される。該故障判定回路２３は、Ｈ状態の電源検出信号が入力ＩＮに入力され、且つ、該故障判定回路２３が内蔵するコンパレータにより、１．５Ｖ、２．５Ｖ、３．３Ｖの電源電圧がいずれも例えば±５％内の適正範囲であると判定されると、故障なしとして、出力ＯＵＴからＨ状態の故障なし信号を出力すると共に、出力ＯＵＴ２をグランドＧＮＤに対してオンとし、これにより、リレーコイル２０の電流をオンとする。
【００３４】
次に、ＡＮＤゲート２８は、該出力ＯＵＴの故障なし信号、及び、接点ＩＮから入力される電源検出信号の論理積である電源検出信号を、前述のようにデイジーチェイン接続される接点ＯＵＴに対して出力する。
【００３５】
以下、本実施形態の作用について説明する。
【００３６】
本実施形態の電装装置において、電源スイッチをオンに操作し、基準ＤＣ電源回路１０から電源供給を開始すると、バックボード１２を経由し、ＣＰＵ基板１４及びスレーブ基板１６に、２４Ｖの基準ＤＣ電源の供給が開始される。まず、ＣＰＵ基板１４では、ＣＰＵの動作が開始されＯＳの立ち上げが開始するが、該立ち上げが完了するまで電源管理のアプリケーション・プログラムは実行されず、従って、該ＣＰＵ基板１４の出力ＯＵＴはＬ状態であり、割込み入力ＩＮＴに対して入力があってもこれに対する処理も行われない。
【００３７】
基準ＤＣ電源の供給開始の直後、スレーブ基板１６において、リレー接点２１は、メーク接点でありオフになっている。従って、該基準ＤＣ電源は、ＤＣ電源３１〜３３に供給されない。
【００３８】
そして、上述のＯＳの立ち上げが完了すると、アプリケーション・プログラムは実行され、該ＣＰＵ基板１４の電源検出信号出力ＯＵＴはＨ状態となり、割込み入力ＩＮＴに対して割り込み入力（Ｌ状態）があった場合には、これに対する処理が行われるようになる。
【００３９】
上記のように、ＣＰＵ基板１４の電源検出信号出力ＯＵＴがＨ状態となると、該ＣＰＵ基板１４に隣接する、該電源検出信号出力ＯＵＴからの電源検出信号を入力するスレーブ基板１６において、故障判定回路２３は、その出力ＯＵＴ２及びグランドＧＮＤの間をオンとし、リレーコイル２０に電流が流れるようにし、これによって、リレー接点２１はオンとなる。
【００４０】
リレー接点２１がオンとなると、ＤＣ電源３１〜３３には基準ＤＣ電源が供給され、これらＤＣ電源３１〜３３からはそれぞれ１．５Ｖ、２．５Ｖ、３．３Ｖの電源が供給される。これら１．５Ｖ、２．５Ｖ、３．３Ｖの電源は、内部回路３４〜３６に供給されると共に、これらの電源電圧が適正であるか判定するため、故障判定回路２３にも入力される。
【００４１】
ここで、これらＤＣ電源３１〜３３から供給される電源電圧が、それぞれ１．５Ｖ、２．５Ｖ、３．３Ｖに対して±５％内の適正範囲であれば、故障判定回路２３は、出力ＯＵＴはＨ状態のままとなり、又出力ＯＵＴ２はグランドＧＮＤに対してオンのままとなる。従って、リレーコイル２０に電流が流れたままとなり、リレー接点２１はオンのままとなる。
【００４２】
又、入力ＩＮから入力された電源検出信号がＨ状態であり、且つ、故障判定回路２３の出力ＯＵＴもＨ状態であると、ＡＮＤゲート２８の出力もＨ状態となり、隣接する下流のスレーブ基板１６の電源検出信号入力ＩＮには、Ｈ状態の電源検出信号が入力されることになり、該下流スレーブ基板１６の電源に異状がなければ該スレーブ基板１６の電源が投入された状態となり、更に下流のスレーブ基板１６の電源検出信号入力ＩＮにも、Ｈ状態の電源検出信号が入力されることになる。このようにして、電装装置が備える複数のスレーブ基板１６は、ＣＰＵ基板１４に隣接する最上流のものから順次電源が供給されるようになっていく。
【００４３】
これに対して、これらＤＣ電源３１〜３３から供給される電源電圧の少なくとも１つが、それぞれ１．５Ｖ、２．５Ｖ、３．３Ｖに対して±５％内の適正範囲外となると、故障判定回路２３は、電源に異状があるものとし、出力ＯＵＴはＬ状態となり、又出力ＯＵＴ２及びグランドＧＮＤの間はオフとなる。従って、リレーコイル２０に電流は流れず、リレー接点２１はオフとなる。
【００４４】
従って、故障判定回路２３によって、電源に異状ありと判定された場合は、このようにリレー接点２１はオフとなり、ＤＣ電源３１〜３３は、すべて電源供給をしなくなる。例えば、ＤＣ電源３１〜３３の少なくとも１つが供給する電源が過負荷となり、その過負荷保護回路が動作して、その電源の電圧が適正範囲外まで低下したとする。このような過負荷状態に対して、故障判定回路２３は、電源に異状があるものとし、従って、リレー接点２１はオフとなり、ＤＣ電源３１〜３３は、すべて電源供給をしなくなる。
【００４５】
又、故障判定回路２３が電源に異状ありと判定すると、そのスレーブ基板１６は、隣接するスレーブ基板１６に対して、電源に異状ありを伝達するＬ状態の信号を、出力ＯＵＴから出力する。従って、該隣接スレーブ基板１６も、又更に次に隣接する他のスレーブ基板１６も、故障判定回路２３において電源に異状ありと判定され、そのリレー接点２１はオフとなり、ＤＣ電源３１〜３３は、すべて電源供給をしなくなる。
【００４６】
更に、最下流のスレーブ基板１６の電源検出信号出力ＯＵＴから、ＣＰＵ基板１４の割込み入力ＩＮＴにＬ状態の電源検出信号が入力されると、ＣＰＵに対して割込みがかかり、割込み処理が実行されることになる。該割り込み処理では、ＣＰＵ基板１４の電源検出信号出力ＯＵＴから出力される電源検出信号をＬ状態とする。すると、最上流のスレーブ基板１６から順に、それぞれのＤＣ電源３１〜３３の電源供給が停止される。従って、電源電圧が適正範囲外となるなど、電源異常が見出されたスレーブ基板１６より上流のスレーブ基板１６についても、ＤＣ電源３１〜３３の電源供給が停止されることになる。
【図面の簡単な説明】
【００４７】
【図１】本発明が適用された実施形態の電装装置の回路構成を示すブロック図
【図２】上記実施形態のスレーブ基板の構成を示すブロック図
【図３】従来の、いずれも所定内部回路が作られる複数の基板を備えた電装装置の一例の構成を示すブロック図
【図４】上記電装装置に用いられるスレーブ基板内の構成を示すブロック図
【符号の説明】
【００４８】
１０…基準ＤＣ電源回路
１２、５２…バックボード
１４、５４…ＣＰＵ基板
１６、５６…スレーブ基板
２０…リレーコイル
２１…リレー接点
２３…故障判定回路
２８…ＡＮＤゲート
３１〜３３…ＤＣ電源
３４〜３６…内部回路
６１…ヒューズ又はサーキットプロテクタ
【図１】
2008228465.tif 000003
【図２】
2008228465.tif 000004
【図３】
2008228465.tif 000005
【図４】
2008228465.tif 000006