(57)【要約】【課題】プローブ針から異物を除去する際に研磨紙を用いる必要がない半導体装置の製造方法を提供する。【解決手段】本発明に係る半導体装置の製造方法は、半導体基板１上又は上方に、絶縁膜１０を形成する工程と、絶縁膜１０上に、導電パッド１２ａ及びダミー導電パッド１２ｂを形成する工程と、絶縁膜１０上、導電パッド１２ａ上、及びダミー導電パッド１２ｂ上に、保護膜１４を形成する工程と、保護膜１４にパッド開口部１４ａ及びダミーパッド開口部１４ｂを形成する工程と、ダミー導電パッド１４ｂ上に、プローブ針研磨パターン１６ａを形成する工程と、プローブ針６０を導電パッド１２ａに押圧して半導体装置の検査を行う工程と、プローブ針６０をプローブ針研磨パターン１６ａに押し当てることにより、プローブ針６０に付着した異物６０ａを除去する工程とを具備する。【選択図】図２
2008210833.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上又は上方に、絶縁膜を形成する工程と、
前記絶縁膜上に、導電パッド及びダミー導電パッドを形成する工程と、
前記絶縁膜上、前記導電パッド上、及び前記ダミー導電パッド上に、保護膜を形成する工程と、
前記保護膜に、前記導電パッド上に位置するパッド開口部、及び前記ダミー導電パッド上に位置するダミーパッド開口部を形成する工程と、
前記ダミー導電パッド上に、プローブ針研磨パターンを形成する工程と、
プローブ針を前記導電パッドに押圧して半導体装置の検査を行う工程と、
前記プローブ針を前記プローブ針研磨パターンに押し当てることにより、前記プローブ針に付着した異物を除去する工程と、
を具備する半導体装置の製造方法。
【請求項２】
前記プローブ針研磨パターンを形成する工程は、
前記パッド開口部を、マスク膜で覆う工程と、
前記マスク膜上及び前記ダミー導電パッド上に研磨パターン形成用膜を形成する工程と、
前記マスク膜上に位置する前記研磨パターン形成用膜を除去し、かつ前記ダミー導電パッド上に位置する前記研磨パターン形成用膜を選択的に除去して前記プローブ針研磨パターンを形成する工程と、
前記マスク膜を除去する工程と、
を具備する請求項１に記載の半導体装置の製造方法。
【請求項３】
半導体基板上又は上方に、絶縁膜を形成する工程と、
前記絶縁膜上に、導電パッドを形成する工程と、
前記絶縁膜上及び前記導電パッド上に保護膜を形成する工程と、
前記保護膜に、前記導電パッド上に位置するパッド開口部を形成し、その後前記保護膜上にプローブ針研磨パターンを形成する工程と、
プローブ針を前記導電パッドに押圧して半導体装置の検査を行う工程と、
前記プローブ針を前記プローブ針研磨パターンに押し当てることにより、前記プローブ針に付着した異物を除去する工程と、
を具備する半導体装置の製造方法。
【請求項４】
前記プローブ針研磨パターンを形成する工程は、
前記パッド開口部を、マスク膜で覆う工程と、
前記マスク膜上及び前記保護膜上に研磨パターン形成用膜を形成する工程と、
前記マスク膜上に位置する前記研磨パターン形成用膜を除去し、かつ前記保護膜上に位置する前記研磨パターン形成用膜を選択的に除去して前記プローブ針研磨パターンを形成する工程と、
前記マスク膜を除去する工程と、
を具備する請求項３に記載の半導体装置の製造方法。
【請求項５】
半導体基板上又は上方に、絶縁膜を形成する工程と、
前記絶縁膜上に、導電パッドを形成する工程と、
前記絶縁膜上及び前記導電パッド上に保護膜を形成する工程と、
前記保護膜上にプローブ針研磨パターンを形成し、その後前記保護膜に、前記導電パッド上に位置するパッド開口部を形成する工程と、
プローブ針を前記導電パッドに押圧して半導体装置の検査を行う工程と、
前記プローブ針を前記プローブ針研磨パターンに押し当てることにより、前記プローブ針に付着した異物を除去する工程と、
を具備する半導体装置の製造方法。
【請求項６】
半導体基板上又は上方に、絶縁膜を形成する工程と、
前記絶縁膜上に、導電パッドを形成する工程と、
前記絶縁膜上及び前記導電パッド上に保護膜を形成する工程と、
前記保護膜を選択的に除去することにより、前記導電パッド上に位置するパッド開口部、及びプローブ針研磨パターンを形成する工程と、
プローブ針を前記導電パッドに押圧して半導体装置の検査を行う工程と、
前記プローブ針を前記プローブ針研磨パターンに押し当てることにより、前記プローブ針に付着した異物を除去する工程と、
を具備する半導体装置の製造方法。
【請求項７】
前記プローブ針研磨パターンのパターン相互間の隙間は、前記プローブ針の先端部の径より１５μｍ以下ほど大きい請求項１〜６のいずれか一項に記載の半導体装置の製造方法。
【請求項８】
前記半導体基板には、周辺部を除いて複数の半導体チップが形成され、
前記プローブ針研磨パターンは前記周辺部に形成される請求項１〜７のいずれか一項に記載の半導体装置の製造方法。
【請求項９】
半導体基板上又は上方に形成された絶縁膜と、
前記絶縁膜上に形成された導電パッド及びダミー導電パッドと、
前記絶縁膜上、前記導電パッド上、及び前記ダミー導電パッド上に形成された保護膜と、
前記保護膜に形成され、前記導電パッド上に位置するパッド開口部と、
前記保護膜に形成され、前記ダミー導電パッド上に位置するダミーパッド開口部と、
前記ダミー導電パッド上に形成された研磨用パターンと、
を具備する半導体装置。
【請求項１０】
半導体基板上又は上方に形成された絶縁膜と、
前記絶縁膜上に形成された導電パッドと、
前記絶縁膜上及び前記導電パッド上に形成された保護膜と、
前記保護膜に形成され、前記導電パッド上に位置するパッド開口部と、
前記保護膜上に形成された研磨用パターンと、
を具備する半導体装置。
【請求項１１】
半導体基板上又は上方に形成された絶縁膜と、
前記絶縁膜上に形成された導電パッドと、
前記絶縁膜上及び前記導電パッド上に形成された保護膜と、
前記保護膜に形成され、前記導電パッド上に位置するパッド開口部と、
前記保護膜を選択的に除去することにより形成された研磨用パターンと、
を具備する半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法及び半導体装置に関する。特に本発明は、プローブ針から異物を除去する際に研磨紙を用いる必要がない半導体装置の製造方法及び半導体装置に関する。
【背景技術】
【０００２】
図８（Ａ）及び図８（Ｂ）は、従来の半導体装置の検査に用いられるプローブ検査装置の構成を説明するための平面概略図及び側面概略図である。このプローブ検査装置は、プローブ針を有するプローブカード（図示せず）、シリコンウェハ１００を載置する為のステージ１１０、及び研磨紙１２１を載置する為のステージ１２０を有する（例えば特許文献１参照）。研磨紙１２１は、プローブ針に付着した異物を除去する為に用いられる。またシリコンウェハ１００からは、後工程で複数の半導体チップが切り出される。
【０００３】
図９の各図は、図８のプローブ検査装置を用いて半導体装置を検査する方法を説明するための断面図である。本図に示す半導体装置は、トランジスタ等の半導体素子（図示せず）が形成されたシリコンウェハ１００上に、層間絶縁膜１０２、Ａｌ合金パッド１０４、パッシベーション膜１０６、及びパッド開口部１０６ａを形成したものである。
【０００４】
まず図９（Ａ）に示すように、Ａｌ合金パッド１０４にプローブカードのプローブ針１６０を押し付け、プローブ試験を行う。このとき、プローブ針１６０の先端に異物（例えばＡｌ合金）が付着することがある。
【０００５】
プローブ試験を所定回（例えば１００回）行った後、図９（Ｂ）に示すように、プローブカードの下方にステージ１２０を移動させ、プローブ針１６０をステージ１２０上の研磨紙１２１に複数回押し付ける。これにより、プローブ針１６０の先端に付着した異物は除去される。
【０００６】
【特許文献１】特開２００１−３３５２４号公報（図１）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上記したように、従来はプローブ針の先端に付着した異物を除去する為に研磨紙を用いていた。研磨紙は磨耗により劣化する為、異物除去効果を維持する為には一定の頻度で研磨紙を交換する必要があった。このため、半導体装置の製造コストが増加していた。
【０００８】
本発明は上記のような事情を考慮してなされたものであり、その目的は、プローブ針から異物を除去する際に研磨紙を用いる必要がない半導体装置の製造方法及び半導体装置を提供することにある。
【課題を解決するための手段】
【０００９】
上記課題を解決するため、本発明に係る半導体装置の製造方法は、半導体基板上又は上方に、絶縁膜を形成する工程と、
前記絶縁膜上に、導電パッド及びダミー導電パッドを形成する工程と、
前記絶縁膜上、前記導電パッド上、及び前記ダミー導電パッド上に、保護膜を形成する工程と、
前記保護膜に、前記導電パッド上に位置するパッド開口部、及び前記ダミー導電パッド上に位置するダミーパッド開口部を形成する工程と、
前記ダミー導電パッド上に、プローブ針研磨パターンを形成する工程と、
プローブ針を前記導電パッドに押圧して半導体装置の検査を行う工程と、
前記プローブ針を前記プローブ針研磨パターンに押し当てることにより、前記プローブ針に付着した異物を除去する工程とを具備する。
【００１０】
この半導体装置の製造方法によれば、前記プローブ針を前記プローブ針研磨パターンに押し当てることにより、前記プローブ針に付着した異物を除去している。このため、前記プローブ針から異物を除去する際に、研磨紙を用いる必要がない。
【００１１】
前記プローブ針研磨パターンを形成する工程は、例えば、前記パッド開口部を、マスク膜で覆う工程と、前記マスク膜上及び前記ダミー導電パッド上に研磨パターン形成用膜を形成する工程と、前記マスク膜上に位置する前記研磨パターン形成用膜を除去し、かつ前記ダミー導電パッド上に位置する前記研磨パターン形成用膜を選択的に除去して前記プローブ針研磨パターンを形成する工程と、前記マスク膜を除去する工程とを具備する。
【００１２】
本発明に係る他の半導体装置の製造方法は、半導体基板上又は上方に、絶縁膜を形成する工程と、
前記絶縁膜上に、導電パッドを形成する工程と、
前記絶縁膜上及び前記導電パッド上に保護膜を形成する工程と、
前記保護膜に、前記導電パッド上に位置するパッド開口部を形成する工程と、
前記保護膜上にプローブ針研磨パターンを形成する工程と、
プローブ針を前記導電パッドに押圧して半導体装置の検査を行う工程と、
前記プローブ針を前記プローブ針研磨パターンに押し当てることにより、前記プローブ針に付着した異物を除去する工程とを具備する。
【００１３】
前記プローブ針研磨パターンを形成する工程は、例えば、前記パッド開口部を、マスク膜で覆う工程と、前記マスク膜上及び前記保護膜上に研磨パターン形成用膜を形成する工程と、前記マスク膜上に位置する前記研磨パターン形成用膜を除去し、かつ前記保護膜上に位置する前記研磨パターン形成用膜を選択的に除去して前記プローブ針研磨パターンを形成する工程と、前記マスク膜を除去する工程とを具備する。
【００１４】
本発明に係る他の半導体装置の製造方法は、半導体基板上又は上方に、絶縁膜を形成する工程と、
前記絶縁膜上に、導電パッドを形成する工程と、
前記絶縁膜上及び前記導電パッド上に保護膜を形成する工程と、
前記保護膜を選択的に除去することにより、前記導電パッド上に位置するパッド開口部、及びプローブ針研磨パターンを形成する工程と、
プローブ針を前記導電パッドに押圧して半導体装置の検査を行う工程と、
前記プローブ針を前記プローブ針研磨パターンに押し当てることにより、前記プローブ針に付着した異物を除去する工程とを具備する。
【００１５】
前記プローブ針研磨パターンのパターン相互間の隙間は、例えば前記プローブ針の先端部の径より１５μｍ以下ほど大きい。
前記半導体基板には、周辺部を除いて複数の半導体チップが形成されている場合、前記プローブ針研磨パターンは前記周辺部に形成される。
【００１６】
本発明に係る半導体装置は、半導体基板上又は上方に形成された絶縁膜と、
前記絶縁膜上に形成された導電パッド及びダミー導電パッドと、
前記絶縁膜上、前記導電パッド上、及び前記ダミー導電パッド上に形成された保護膜と、
前記保護膜に形成され、前記導電パッド上に位置するパッド開口部と、
前記保護膜に形成され、前記ダミー導電パッド上に位置するダミーパッド開口部と、
前記ダミー導電パッド上に形成された研磨用パターンとを具備する。
【００１７】
本発明に係る他の半導体装置は、半導体基板上又は上方に形成された絶縁膜と、
前記絶縁膜上に形成された導電パッドと、
前記絶縁膜上及び前記導電パッド上に形成された保護膜と、
前記保護膜に形成され、前記導電パッド上に位置するパッド開口部と、
前記保護膜上に形成された研磨用パターンとを具備する。
【００１８】
本発明に係る他の半導体装置は、半導体基板上又は上方に形成された絶縁膜と、
前記絶縁膜上に形成された導電パッドと、
前記絶縁膜上及び前記導電パッド上に形成された保護膜と、
前記保護膜に形成され、前記導電パッド上に位置するパッド開口部と、
前記保護膜を選択的に除去することにより形成された研磨用パターンとを具備する。
【発明を実施するための最良の形態】
【００１９】
以下、図面を参照して本発明の実施形態について説明する。図１及び図２の各図は、本発明の第１の実施形態に係る半導体装置の製造方法を説明するため図である。本実施形態は、半導体ウェハ上にプローブ針研磨パターンを形成し、このプローブ針研磨パターンを用いてプローブ針に付着した異物を除去するものである。半導体ウェハからは複数の半導体チップが切り出される。
【００２０】
まず図１（Ａ）の断面図に示すように、シリコンウェハ１に素子分離膜２及びチップ領域１ａに位置するトランジスタ３を形成する。次いでシリコンウェハ１、素子分離膜２、及びトランジスタ３上に層間絶縁膜４を形成し、層間絶縁膜４に、トランジスタ３上に位置する接続孔を形成する。次いで接続孔内に、トランジスタ３に接続する導電プラグを埋め込む。次いでこの導電プラグ上及び層間絶縁膜４上にＡｌ合金膜をスパッタリング法により形成し、このＡｌ合金膜を選択的に除去する。これにより、チップ領域１ａに位置していて導電プラグに接続するＡｌ合金配線５ａ、及びシリコンウェハ１の周辺領域１ｂに位置するダミーＡｌ合金パターン５ｂが、層間絶縁膜４上に形成される。
【００２１】
次いで、層間絶縁膜４上、Ａｌ合金配線５ａ上、及びダミーＡｌ合金パターン５ｂ上に、層間絶縁膜１０を形成する。次いで層間絶縁膜１０に、Ａｌ合金配線５ａ上に位置する接続孔、及びダミーＡｌ合金パターン５ｂ上に位置する開口部を形成する。次いで、接続孔内に、Ａｌ合金配線５ａに接続する導電プラグを埋め込む。
【００２２】
次いで、層間絶縁膜１０上、導電プラグ上、及びダミーＡｌ合金パターン５ｂ上にＡｌ合金膜をスパッタリング法により形成し、このＡｌ合金膜を選択的に除去する。これにより、チップ領域１ａに位置していて導電プラグに接続するＡｌ合金配線１２ｃ、及びＡｌ合金配線１２ｃの端部に位置するＡｌ合金パッド１２ａが層間絶縁膜１０上に形成され、かつ周辺領域１ｂのダミーＡｌ合金パターン５ｂ上に位置するダミーＡｌ合金パッド１２ｂが形成される。
【００２３】
次いで、Ａｌ合金配線１２ｃ上、Ａｌ合金パッド１２ａ上、ダミーＡｌ合金パッド１２ｂ上、及び層間絶縁膜１０上にパッシベーション膜１４を形成する。パッシベーション膜１４は、酸化シリコン膜の単層構造であっても良いし、窒化シリコン膜の単層構造であっても良いし、酸化シリコン膜及び窒化シリコン膜をこの順に積層した構造であっても良い。次いで、パッシベーション膜１４上にレジストパターン（図示せず）を形成し、このレジストパターンをマスクとしてパッシベーション膜１４をエッチングする。これにより、パッシベーション膜１４には、Ａｌ合金パッド１２ａ上に位置するパッド開口部１４ａ、及びダミーＡｌ合金パッド１２ｂ上に位置するダミーパッド開口部１４ｂが形成される。その後、レジストパターンを除去する。
【００２４】
次いで、図１（Ｂ）の断面図に示すように、チップ領域１ａ及び周辺領域１ｂを含む全面上にフォトレジスト膜５０を塗布する。次いで、フォトレジスト膜５０を露光及び現像し、周辺領域１ｂ上に位置するフォトレジスト膜５０を除去する。これにより、Ａｌ合金パッド１２ａがフォトレジスト膜５０によって覆われ、かつダミーＡｌ合金パッド１２ｂが露出した状態になる。次いで、フォトレジスト膜５０上、ダミーＡｌ合金パッド１２ｂ上、及びパッシベーション膜１４上に、ＴｉＮ膜１６をスパッタリング法により形成する。
【００２５】
次いで、図１（Ｃ）の断面図に示すように、チップ領域１ａ及び周辺領域１ｂを含む全面上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像する。これにより、ダミーＡｌ合金パッド１２ｂ上に位置するＴｉＮ膜１６上には、レジストパターン５２が形成される。次いでレジストパターン５２をマスクとしてＴｉＮ膜１６をエッチングする。これによりダミーＡｌ合金パッド１２ｂ上には、ＴｉＮからなるプローブ針研磨パターン１６ａが形成される。プローブ針研磨パターン１６ａは、例えば格子状のパターンやドット状のパターンであるが、これらに限定されない。
【００２６】
その後、図２（Ａ）の断面図に示すように、レジストパターン５２を除去する。次いで、Ａｌ合金パッド１２ａにプローブカードのプローブ針６０を押し付け、プローブ試験を行う。このとき、プローブ針６０の先端に異物６０ａ（例えばＡｌ合金）が付着することがある。
【００２７】
その後、図２（Ｂ）の断面図及び図２（Ｃ）の斜視概略図に示すように、プローブ針研磨パターン１６ａをプローブ針６０の下方に移動させ、プローブ針６０の先端をプローブ針研磨パターン１６ａに複数回押し当てる。プローブ針研磨パターン１６ａのパターン相互間の隙間の幅Ｌは、プローブ針６０の先端の径φより大きく、その差は例えば１５μｍ以下である。このため、プローブ針６０の先端はプローブ針研磨パターン１６ａのパターン相互間の隙間に嵌り、そのときに異物６０ａがプローブ針研磨パターン１６ａにより除去される。
【００２８】
図３（Ａ）及び図３（Ｂ）は、チップ領域１ａと周辺領域１ｂの位置関係を説明するための平面概略図及び側面概略図である。図３（Ｂ）においてシリコンウェハ１はプローブ検査用のステージ６０上に配置されている。チップ領域１ａはシリコンウェハ１の中央部に位置しており、周辺領域１ｂはシリコンウェハ１の周辺部に位置している。
【００２９】
図４は、周辺領域１ｂにおけるダミーＡｌ合金パッド１２ｂ及びプローブ針研磨パターン１６ａの配置を説明するための平面図である。ダミーＡｌ合金パッド１２ｂ及びプローブ針研磨パターン１６ａは、チップ領域１ａにおけるＡｌ合金パッド１２ａの配置と同じ配置、すなわちプローブカードに設けられたプローブ針６０の配置と同じ配置になっている。このため、複数のプローブ針６０を同時に研磨して異物を除去することができる。
【００３０】
以上、第１の実施形態によれば、シリコンウェハ１の周辺領域１ｂにプローブ針研磨パターン１６ａを形成し、このプローブ針研磨パターン１６ａを用いてプローブ針６０を研磨し、異物を除去する。従って、プローブ針６０から異物を除去する際に研磨紙を用いる必要がなくなる。なお、本実施形態においてフォトレジスト膜５０を設けなくても良い。
【００３１】
図５の各図は、本発明の第２の実施形態に係る半導体装置の製造方法を説明するための断面図である。本図に示す半導体装置の製造方法は、ダミーＡｌ合金パッド及びパッド開口部が形成されず、プローブ針研磨パターン１６ａがパッシベーション膜１４上に形成される点を除いて、第1の実施形態に係る半導体装置の製造方法と同様である。以下、第1の実施形態と同様の構成については同一の符号を付し、説明を省略する。
【００３２】
まず、図５（Ａ）に示すように、シリコンウェハ１に素子分離膜２及びトランジスタ３を形成し、さらに層間絶縁膜４、層間絶縁膜４内の導電プラグ、Ａｌ合金配線５ａ、層間絶縁膜１０、層間絶縁膜１０内の導電プラグ、Ａｌ合金配線１２ｃ、Ａｌ合金パッド１２ａ、パッシベーション膜１４、及びパッド開口部１４ａを形成する。これらの形成方法は、Ａｌ合金配線５ａを形成する工程においてダミーＡｌ合金パターン５ｂが形成されない点、層間絶縁膜１０に接続孔を形成する工程においてダミーＡｌ合金パターン５ｂ上に位置する開口部が形成されない点、Ａｌ合金配線１２ｃ及びＡｌ合金パッド１２ａを形成する工程においてダミーＡｌ合金パッド１２ｂが形成されない点、及びパッド開口部１４ａを形成する工程においてダミーパッド開口部１４ｂが形成されない点を除いて、第１の実施形態と同様である。なお図５の各図においては周辺領域１ｂに素子分離膜２が形成されていないが、周辺領域１ｂの全面に素子分離膜２が形成されていても良い。
【００３３】
次いで図５（Ｂ）に示すように、Ａｌ合金パッド１２ａをフォトレジスト膜５０で覆う。この工程も第１の実施形態と同様である。次いで、ＴｉＮ膜１６を形成する。この工程は、周辺領域１ｂにおいてＴｉＮ膜１６がパッシベーション膜１４上に形成される点を除いて、第１の実施形態と同様である。
【００３４】
次いで図５（Ｃ）に示すように、周辺領域１ｂに位置するＴｉＮ膜１６上にレジストパターン５２を形成する。次いでレジストパターン５２をマスクとしてＴｉＮ膜１６をエッチングする。これにより周辺領域１ｂに位置するパッシベーション膜１４上にはプローブ針研磨パターン１６ａが形成される。
その後の処理は、第１の実施形態と同様である。
【００３５】
図６は、本実施形態においてプローブ針研磨パターン１６ａが形成されている領域を説明するための平面図である。プローブ針研磨パターン１６ａは、半導体チップが形成されているチップ領域１ａの周辺領域１ｂの全面に形成されている。
【００３６】
以上、本実施形態によっても、第１の実施形態と同様の効果を得ることができる。また、周辺領域１ｂの全面にプローブ針研磨パターン１６ａが形成されているため、プローブ針研磨パターン１６ａの一部が研磨により劣化しても、プローブ針研磨パターン１６ａの残りの部分で研磨することができる。また、プローブ針の配置パターンがどのようなパターンであっても、プローブ針を研磨することができる。
【００３７】
なお、本実施形態においてフォトレジスト膜５０を設けなくても良い。また、パッド開口部１４ａを形成する前にＴｉＮ膜１６を形成し、ＴｉＮ膜１６をレジストパターン５２をマスクとしてエッチングすることにより、プローブ針研磨パターン１６ａを形成しても良い。この場合、フォトレジスト膜５０を形成する必要はなくなる。
【００３８】
図７の各図は、本発明の第３の実施形態に係る半導体装置の製造方法を説明するための断面図である。本図に示す半導体装置の製造方法は、プローブ針研磨パターン１６ａが形成されておらず、その代わりにパッシベーション膜１４が選択的に除去されることによりプローブ針研磨パターンが形成されている点を除いて、第２の実施形態と同様である。以下、第２の実施形態と同様の構成については同一の符号を付し、説明を省略する。
【００３９】
まず図７（Ａ）に示すように、シリコンウェハ１上に、素子分離膜２、トランジスタ３、層間絶縁膜４、層間絶縁膜４内の導電プラグ、Ａｌ合金配線５ａ、層間絶縁膜１０、層間絶縁膜１０内の導電プラグ、Ａｌ合金パッド１２ａ、パッシベーション膜１４、及びパッド開口部１４ａを形成する。これらの形成方法は第２の実施形態と同様である。なお図７の各図においては周辺領域１ｂに素子分離膜２が形成されていないが、周辺領域１ｂの全面に素子分離膜２が形成されていても良い。
【００４０】
次いで図７（Ｂ）に示すように、パッシベーション膜１４上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像する。これにより、パッシベーション膜１４上にはレジストパターン５４が形成される。チップ領域１ａに位置するレジストパターン５４は、Ａｌ合金パッド１２ａの上方に位置する開口パターンを有しており、周辺領域１ｂに位置するレジストパターン５４は、プローブ針研磨パターンを形成するための開口パターンを有している。
【００４１】
次いで図７（Ｃ）に示すように、レジストパターン５４をマスクとしてパッシベーション膜１４をドライエッチング又はウェットエッチングする。これにより、チップ領域１ａに位置するパッシベーション膜１４にはパッド開口部１４ａが形成され、周辺領域１ｂに位置するパッシベーション膜１４にはプローブ針研磨パターン１４ｃが形成される。プローブ針研磨パターン１４ｃのパターン形状は、第１及び第２の実施形態におけるプローブ針研磨パターン１６ａのパターン形状と同様である。次いで、レジストパターン５４を除去する。
【００４２】
その後、プローブ試験及びプローブ信の研磨処理を行う。これらの処理の詳細は、第２の実施形態と同様である。
以上、本実施形態によっても第１の実施形態と同様の効果を得ることができる。また、従来の半導体装置の製造方法と比較して、製造工程数が増加しない。
【００４３】
尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。例えば第１及び第２の実施形態において、プローブ針研磨パターン１６ａはＴｉＮ以外の材質であっても良い。
【図面の簡単な説明】
【００４４】
【図１】各図は第１の実施形態に係る半導体装置の製造方法を説明するための断面図。
【図２】（Ａ），（Ｂ）は図１の次の工程を説明するための断面図、（Ｃ）は（Ｂ）の状態における斜視概略図。
【図３】（Ａ）はチップ領域１ａと周辺領域１ｂの位置関係を説明するための平面図、（Ｂ）は同側面図。
【図４】周辺領域１ｂにおけるダミーＡｌ合金パッド１２ｂ及びプローブ針研磨パターン１６ａの配置を説明するための平面図。
【図５】各図は第２の実施形態に係る半導体装置の製造方法を説明するための断面図。
【図６】プローブ針研磨パターン１６ａが形成されている領域を説明するための平面図。
【図７】各図は第３の実施形態に係る半導体装置の製造方法を説明するための断面図。
【図８】（Ａ）はプローブ検査装置の構成を説明するための平面概略図、（Ｂ）は同側面概略図。
【図９】従来の半導体装置の製造方法を説明するための断面図。
【符号の説明】
【００４５】
１，１００…シリコン基板、２…素子分離膜、３…トランジスタ、４，１０，１０２…層間絶縁膜、５ａ，１２ｃ…Ａｌ合金配線、５ｂ…ダミーＡｌ合金パターン、１２ａ，１０４…Ａｌ合金パッド、１２ｂ…ダミーＡｌ合金パッド、１４，１０６…パッシベーション膜、１４ａ，１０６ａ…パッド開口部、１４ｂ…ダミーパッド開口部、１４ｃ，１６ａ…プローブ針研磨パターン、１６…ＴｉＮ膜、５０…フォトレジスト膜、５２，５４…レジストパターン、６０，１６０…プローブ針、１１０，１２０…ステージ、１２１…研磨紙
【図１】
2008210833.tif 000003
【図２】
2008210833.tif 000004
【図３】
2008210833.tif 000005
【図４】
2008210833.tif 000006
【図５】
2008210833.tif 000007
【図６】
2008210833.tif 000008
【図７】
2008210833.tif 000009
【図８】
2008210833.tif 000010
【図９】
2008210833.tif 000011