(57)【要約】【課題】撮像動作に必要とされる高速駆動においても安定して電子放出を行うことができ、かつ画像の品位の高い電界放出型電子源素子及び撮像装置を提供する。【解決手段】基板１から突出した導電性微小構造のエミッタ２を複数形成したカソード電極３と、カソード電極３と電気的に絶縁されたゲート電極５とを備え、カソード電極３とゲート電極５とがマトリクス状に配置されており、カソード電極３とゲート電極５との間に電圧を印加することにより、エミッタ２の先端部から電子が放出してエミッション電流が発生する電界放出型電子源素子であって、エミッション電流を制御する高速駆動半導体素子７を備えている。【選択図】図１
2008166201.tif 000002
【特許請求の範囲】
【請求項１】
基板から突出した導電性微小構造のエミッタを複数形成したカソード電極と、
前記カソード電極と電気的に絶縁されたゲート電極とを備え、
前記カソード電極と前記ゲート電極とがマトリクス状に配置されており、
前記カソード電極と前記ゲート電極との間に電圧を印加することにより、前記エミッタの先端部から電子が放出してエミッション電流が発生する電界放出型電子源素子であって、
前記エミッション電流を制御する高速駆動半導体素子を備えたことを特徴とする電界放出型電子源素子。
【請求項２】
前記高速駆動半導体素子は、電界効果トランジスタである請求項１に記載の電界放出型電子源素子。
【請求項３】
前記高速駆動半導体素子は、１１ＭＨｚ以上の駆動周波数で動作する請求項１に記載の電界放出型電子源素子。
【請求項４】
基板から突出した導電性微小構造のエミッタを複数形成したカソード電極と、
前記カソード電極と電気的に絶縁されたゲート電極とを備え、
前記カソード電極と前記ゲート電極とがマトリクス状に配置されており、
前記カソード電極と前記ゲート電極との間に電圧を印加することにより、前記エミッタの先端部から電子が放出してエミッション電流が発生する電界放出型電子源素子を含む撮像装置であって、
前記エミッション電流を制御する高速駆動半導体素子を備えたことを特徴とする撮像装置。
【請求項５】
前記高速駆動半導体素子のゲート電圧を調整する補正回路をさらに備えた請求項４に記載の撮像装置。
【請求項６】
前記高速駆動半導体素子は、電界効果トランジスタである請求項４に記載の撮像装置。
【請求項７】
前記高速駆動半導体素子は、１１ＭＨｚ以上の駆動周波数で動作する請求項４に記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マトリクス型の電界放出電子源素子及びこれを用いた撮像装置に関する。
【背景技術】
【０００２】
入射光量に応じて信号電荷を発生、蓄積する光導電膜を有し、光導電膜中で発生して蓄積された信号電荷を、電子ビームによって時系列的に外部回路に読み出して、入射光量の空間的分布に対応した電気信号を発生する撮像装置として、光導電型撮像管がある。
【０００３】
また、電子源として従来の熱電子タイプに代えて、電界放出冷陰極素子を使用した電子管が特許文献１に提案されている。これは、電界放出冷陰極素子は、熱陰極と比較して高い電流密度が得られ、また放出電子の速度分布が小さい等の利点があるためである。
【０００４】
図２は、従来の電界放出冷陰極素子の断面図を示している。シリコン基板２０１上に微小な円錐状のエミッタ２０２が形成されている。さらに、絶縁層２０４を介してそのエミッタ２０２を囲むようにゲート電極２０５がサブミクロンの程度の間隔で形成されている。このゲート電極２０５と基板２０１すなわちカソード電極２０３とを通じて電圧を印加すると、エミッタ２０２の先端に電界が集中し、真空中で電子が放出される。
【０００５】
電界放出冷陰極素子は、通常の半導体工程にて作製される。シリコンエミッタは、一般には、フォト工程を通し円形の熱酸化膜をマスクとして台形状に加工する。このときには、ＳＦ6＋Ｏ2ガスを用いた反応性イオンエッチング、又はＫＯＨなどによる異方性ウェットエッチングなどの方法を利用する。次に熱酸化を行い、絶縁膜およびゲート電極（Ｎｂ、シリコン）の形成を行う。次にＢＨＦによるリフトオフを行い完成する。
【０００６】
図３は、マトリクス型の電界放出型電子源素子の電極配置を示す平面図である。横軸（Ｘ軸）方向に延びた帯状のカソード電極３０３と、横軸と直交する縦軸（Ｙ軸）方向に延びた帯状のゲート電極３０４とがマトリクス状に配置されている。
【０００７】
カソード電極３０３はシリコン基板３０１の一部を用いて形成され、カソード電極３０３上に、エミッタ（電子放出源）の集合体であるエミッタ群３０２が形成されている。エミッタ群３０２は、円状に示している。一つのエミッタ群３０２には、およそ数百から数千のエミッタが作り込まれている。
【０００８】
ゲート電極３０４は、カソード電極３０３の上側にパターニングされて配置されている。このため、図３の例では、ゲート電極３０４の下面にカソード電極３０３のラインが隠れていることになる。
【０００９】
カソード電極３０３、ゲート電極３０４の両電極をマトリクス駆動することにより、両電極の交点のエミッタ群３０２から電子を放出させることができる。Ｘ方向、Ｙ方向の各位置を選択して順次駆動することにより、光電子面上の蓄積電荷を読み出し、撮像素子として使用することができる。
【００１０】
このマトリクス状に配置したゲート電極３０４、カソード電極３０３には、それぞれゲート電極パッド３０５、エミッタ電極パッド３０６から電位を供給することができる。両電極パッドは、エミッタの電子放出面と同じシリコン基板３０１の上面側に設けている。
【００１１】
ゲート電極３０４とカソード電極３０３との交差部に対応したエミッタ群３０２が、１
画素分に相当する。エミッタ群３０２は、時系列に画素単位で個別駆動ができるように分離されている。具体的には、左右に隣接するゲート電極３０４のエミッタ群３０２同士は、電極を作製するときの電極パターニングにより分離され、上下に隣接するカソード電極３０３のエミッタ群３０２同士は、シリコン基板３０１上に作り込まれた絶縁膜（図示せず）で分離されている。
【００１２】
このような構成において、各画素を時系列的に選択しエミッションさせる場合には、Ｘ方向Ｙ方向のうちの一方の電極を時系列的に順次選択する。選択された一方の電極群のある一つの電極を選択している間の時間内に、他方の電極群をさらに時系列的に選択することにより、個別のエミッタ群３０２から、エミッションを得ることができる。
【００１３】
冷陰極素子を用いた他の映像デバイスとして、ＦＥＤ（Field Emission Display）とよばれる表示装置がある。ＦＥＤデバイスにおいては、画像品位の向上という課題がある。この課題解決のために輝度の均一性が第１に求められている。すなわち、エミッション電流の安定化である。
【００１４】
従来のＦＥＤでは、エミッタから出力される電流の安定化のために、１ＭΩ程度の電気抵抗体をカソード電極に接続し、その抵抗体による電流制御を行い、カソード電極に流す電流そのものの安定化を図るような方法を採っていた（特許文献２参照）。
【００１５】
また、このような抵抗体を用いる電流安定化法の他に、ＮＭＯＳ型トランジスタを用いて電流を安定化する方法が提案されている（特許文献３参照）。
【特許文献１】特開２０００−４８７４３号公報
【特許文献２】特開２００１−２８２１７９号公報
【特許文献３】特開２０００−３２３０１４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
ＦＥＤと同じ冷陰極素子を用いる撮像装置においても、高画質な画像を得るためには、画面の均一性を高くしなければならない。均一性すなわち安定性が悪ければ、同じ光量の元画像に対して、エミッション量が違うために誤った電気信号を送ることになる。このことは、結果的に元画像と違った輝度の像を形成してしまうことになってしまう。すなわちＦＥＤと同様に、撮像装置においてもエミッションの安定性が求められている。
【００１７】
しかしながら、特許文献２のような抵抗体を用いる方法では、抵抗を介してエミッタに電流が供給されることになり、この抵抗による電圧低下や電力損失が避け難くなる。このため、エミッタに対して高い電圧を印加することが必要となると共に、必要とされる電流量が大きくなり、消費電力の増大を招くという問題があった。
【００１８】
また、特許文献２、３の構成を撮像管に用いる場合には、動作周波数に関しての問題があった。通常、撮像管は点順次で駆動されている。これは、入射光量に応じて信号電荷を発生、蓄積する光導電膜を有し、光導電膜中で発生して蓄積された信号電荷を、電子ビームによって時系列的に外部回路に読み出して、入射光量の空間的分布に対応した電気信号を発生するという原理に基づいている。
【００１９】
ＮＴＳＣやＶＧＡの場合にはドットクロックが１１ＭＨｚとなってしまう。更に高解像度のＨＤＴＶの仕様になると、６０ＭＨｚを超えるドットクロックが必要になってくる。しかしながら、前記各特許文献の構成は、この点順次という高速駆動は考慮されていなかった。
【００２０】
本発明は前記のような従来の問題を解決するものであり、撮像動作に必要とされる高速駆動においても安定して電子放出を行うことができ、かつ画像の品位の高い電界放出型電子源素子及び撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００２１】
前記目的を達成するために、本発明の電界放出型電子源素子は、基板から突出した導電性微小構造のエミッタを複数形成したカソード電極と、前記カソード電極と電気的に絶縁されたゲート電極とを備え、前記カソード電極と前記ゲート電極とがマトリクス状に配置されており、前記カソード電極と前記ゲート電極との間に電圧を印加することにより、前記エミッタの先端部から電子が放出してエミッション電流が発生する電界放出型電子源素子であって、前記エミッション電流を制御する高速駆動半導体素子を備えたことを特徴とする。
【００２２】
本発明の撮像装置は、基板から突出した導電性微小構造のエミッタを複数形成したカソード電極と、前記カソード電極と電気的に絶縁されたゲート電極とを備え、前記カソード電極と前記ゲート電極とがマトリクス状に配置されており、前記カソード電極と前記ゲート電極との間に電圧を印加することにより、前記エミッタの先端部から電子が放出してエミッション電流が発生する電界放出型電子源素子を含む撮像装置であって、前記エミッション電流を制御する高速駆動半導体素子を備えたことを特徴とする。
【発明の効果】
【００２３】
本発明によれば、撮像動作に必要とされる高速駆動においても安定して電子放出を行うことができ、かつ画像の品位を高めることができる。
【発明を実施するための最良の形態】
【００２４】
本発明は、エミッション電流を制御する高速駆動半導体素子を備えているので、撮像動作に必要とされる高速駆動においても安定して電子放出を行うことができ、かつ画像の品位を高めることができる。
【００２５】
本発明の電界放出型電子源素子及び撮像装置においては、前記高速駆動半導体素子は、電界効果トランジスタであることが好ましい。
【００２６】
また、前記高速駆動半導体素子は、１１ＭＨｚ以上の駆動周波数で動作することが好ましい。
【００２７】
前記本発明の撮像装置においては、前記高速駆動半導体素子のゲート電圧を調整する補正回路をさらに備えたことが好ましい。この構成によれば、順次駆動する毎に発生するエミッション電流を同一にすることができる。
【００２８】
以下、本発明の一実施の形態について、図面を参照しながら説明する。なお、前記の図３に示した電極配置の構成は、以下の実施の形態においても同様である。このため、図３は、以下の実施の形態における電極配置図としても用いることにする。
【００２９】
（実施の形態１）
図１は、本発明の実施の形態１に係る電界放出型電子源素子の断面図を示している。本図は、エミッタに関して素子分離を行っている方向（図３のＹ方向）における断面図を表している。簡単のために電子源の数を省略している。また、ゲート電極は、図３にあるようにエミッタの分割ラインに対して、垂直方向に分離されている。
【００３０】
シリコン基板１には、導電性微小構造のエミッタ（電子放出電極）２が突出したカソー
ド電極３を形成している。エミッタ２は、円錐、又は四角錐等の多角錐形状のタワー型（コーン型）である。シリコン基板１上に、絶縁層４（例えばＳｉＯ2絶縁層）を介してゲ
ート電極５を配置している。各エミッタ２に、ゲート電極５の各開孔が一対に対応している。より具体的には、エミッタ２の先端部の周りに、ゲート電極５の開口が対応している。
【００３１】
シリコン基板１の溝に、絶縁膜６が形成されている。隣接する絶縁膜６の間におけるエミッタ２が１画素分のエミッタ２、すなわち、図３のエミッタ群３０２に相当する。簡単のため、１画素分のエミッタ２の数は省略して図示している。
【００３２】
図１の構成を図３の構成に対応させてみると、図３においてＹ方向に隣接するエミッタ群３０２は、絶縁膜６により分離されていることになる。
【００３３】
ゲート電極５には、所定の電位が印加できるようになっている。ゲート電極５とエミッタ２との間に電位差を付与することにより、エミッション電流を得ることができる。
【００３４】
本実施の形態では、この電流を高速駆動半導体素子７により安定して制御している。本実施の形態では、高速駆動半導体素子７として、ＦＥＴ（Field Effect Transistor）す
なわち電界効果トランジスタを用いた。より具体的には、ＡｌＧａＮ／ＧａＮで形成したパワーＦＥＴを用いた。また、ＦＥＴは、シリコン基板１上にエミッタ２と一緒に作製した。
【００３５】
図１に示したように、ゲート電極５と平行な方向において、カソード電極３は、絶縁体６により分離している。この分離したカソード電極３毎に、ＦＥＴを接続している。
【００３６】
エミッション電流は、ＦＥＴのゲート電圧を変化させることによって、必要で安定した電流量を得ることができる。本実施の形態においては、最大で２０μＡの電流を、ゲート電圧を外部から１１ＭＨｚの駆動周波数で動作させ安定的に供給できた。また、ＦＥＴに印加するゲート電圧値は、不揮発性のメモリに蓄積された補正値にしたがって、各ライン毎に同一の電流が流れるように補正する補正回路８で制御している。
【００３７】
駆動は、図３において、Ｘ方向のゲート電極３０４を選択し、Ｙ方向のカソード電極３０４を１ラインずつ順次駆動するという点順次で行う。この点順次駆動ためにＮＴＳＣやＶＧＡの場合は、ドットクロックを１１ＭＨｚの駆動周波数で行わなければならない。本実施の形態で用いたＦＥＴは、１１ＭＨz以上の周波数特性があるので信号遅延すること
なく、エミッション動作させることができた。
【００３８】
本実施の形態のように高速駆動半導体素子を用いることにより、電界放出冷陰極素子を搭載した撮像装置（撮像管）においても安定してエミッション電流を得ることができ、高品位な画像を形成することができた。
【００３９】
なお、本実施の形態においては、図３のように、カソード電極３０３を列方向（Ｙ方向）にのみ分割し高速駆動する例で説明したが、本実施の形態の効果は、これに限るものではなく、素子を個別に分割する方法においても同様の効果が得られる。
【００４０】
（実施の形態２）
実施の形態１においては、高速駆動半導体素子７をエミッタ２と同じシリコン基板１上に形成したが、本実施の形態においては、エミッタ２の基板１とは別にＦＥＴ部を準備し、基板１とＦＥＴ基板とをワイヤーボンディングで接続して導通を図り、撮像装置を作製した。
【００４１】
本実施の形態においても、安定してエミッション電流を得ることができ、高品位な画像を形成することができた。
【００４２】
すなわち、高速駆動半導体素子７は、必ずしも電界放出型電子源素子の一部として備えている必要はなく、本実施の形態のように、撮像装置の一部として備えていてもよい。
【産業上の利用可能性】
【００４３】
以上のように、本発明は安定してエミッション電流を得ることができ、かつ高品位な画像を形成できる電界放出型電子源素子又は撮像装置として有用である。
【図面の簡単な説明】
【００４４】
【図１】本発明の一実施の形態に係る電界放出型電子源素子の断面図。
【図２】従来の電界放出冷陰極素子の一例の断面図。
【図３】マトリクス型の電界放出型電子源素子の電極配置を示す平面図。
【符号の説明】
【００４５】
１  シリコン基板
２  エミッタ
３  カソード電極
４  絶縁層
５  ゲート電極
６  絶縁膜
７  高速駆動半導体素子
８  補正回路
【図１】
2008166201.tif 000003
【図２】
2008166201.tif 000004
【図３】
2008166201.tif 000005