(57)【要約】【課題】簡素な構成で、複数の外部拡張ポートの制御を行う。【解決手段】ファクシミリ装置１００のスキャナ基板３００は、高速シリアルインタフェース３０４と、複数の外部拡張ポート（４００、４０２、４０４）との間でデータ転送を行う外部拡張ポートインタフェース３１０と、複数の外部拡張ポート（４００、４０２、４０４）を選択する選択信号を書き込むために割り当てられた外部拡張ポート用領域を含む外部拡張ポート用レジスタ３０８と、本体基板２００の主制御部２０２から高速シリアルインタフェース３０４を介して外部拡張ポート用レジスタ３０８に選択信号が書き込まれると、当該選択信号に基づき、外部拡張ポートインタフェース３１０を介したデータ転送を行う対象の外部拡張ポート（４００、４０２、４０４）を選択するための選択信号を生成するポート制御部３１２とを含む。【選択図】図１
2008009779.tif 000002
【特許請求の範囲】
【請求項１】
高速シリアル転送を行うための高速シリアルインタフェースと、
複数の外部拡張ポートとの間でデータ転送を行うための外部拡張ポートインタフェースと、
前記データ転送を行う対象の前記外部拡張ポートを選択および制御するために、前記複数の外部拡張ポートそれぞれに対応して設けられたレジスタと、
外部のホストコントローラから前記高速シリアルインタフェースを介して、いずれかの前記レジスタがアクセスされると、当該レジスタに対応する前記外部拡張ポートを前記データ転送を行う対象として選択するための選択信号および制御信号を生成するポート制御部と、
を含むポート制御装置。
【請求項２】
請求項１に記載のポート制御装置において、
前記複数の外部拡張ポートにそれぞれ対応して設けられるとともに接続された複数の選択信号線をさらに含み、
前記ポート制御部は、前記外部のホストコントローラから前記高速シリアルインタフェースを介して、いずれかの前記レジスタがアクセスされると、当該レジスタに対応する前記外部拡張ポートに接続された前記選択信号線に前記選択信号を出力するポート制御装置。
【請求項３】
請求項１に記載のポート制御装置において、
前記ポート制御部に接続して設けられたｎ本の第１の選択信号線と、
前記レジスタと前記ポート制御部との間に設けられ、前記外部のホストコントローラからの前記レジスタへのアクセスに基づき、エンコードするエンコーダと、
前記複数の外部拡張ポートに対応して設けられるとともに、それぞれ対応する前記外部拡張ポートに接続して設けられる、２ｎ本の第２の選択信号線と、
前記ポート制御部と前記複数の外部拡張ポートとの間に設けられ、前記複数の第１の選択信号線および前記複数の第２の選択信号線に接続されるとともに、前記複数の第１の選択信号線から入力される前記選択信号の組合せに基づき、前記第２の選択信号線のいずれかを選択し、選択した前記第２の選択信号線に、前記選択信号を出力するアドレスデコーダと、
をさらに含むポート制御装置。
【請求項４】
ホストコントローラおよび前記ホストコントローラに、高速シリアルバスを介して接続されたポート制御装置とを含むデータ処理装置であって、
前記ポート制御装置は、
高速シリアル転送を行うための高速シリアルインタフェースと、
複数の外部拡張ポートとの間でデータ転送を行うための外部拡張ポートインタフェースと、
前記データ転送を行う対象の前記外部拡張ポートを選択および制御するために、前記複数の外部拡張ポートそれぞれに対応して設けられたレジスタと、
前記ホストコントローラから前記高速シリアルインタフェースを介して、いずれかの前記レジスタがアクセスされると、当該レジスタに対応する前記外部拡張ポートを前記データ転送を行う対象として選択するための選択信号および制御信号を生成するポート制御部と、
を有し、
前記ホストコントローラは、
高速シリアル転送を行うための高速シリアルインタフェースと、
前記複数の外部拡張ポートと、各前記複数の外部拡張ポートに前記データ転送を行うためにアクセスすべき前記レジスタのアドレス情報とを対応付けて記憶するポート情報記憶部と、
前記ポート情報記憶部に記憶された情報に基づき、所望の前記レジスタにアクセスしてデータを転送する制御部と、
を有するデータ処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ポート制御装置およびデータ処理装置に関する。
【背景技術】
【０００２】
ネットワークプリンタ機能やネットワークスキャナ機能等を備えたＭＦＰ（Multi Functional Peripheral）等のファクシミリ装置では、たとえばスキャナ制御を行うデバイス装置等は、主制御部（ＣＰＵ）を含むＭＡＩＮ基板とは別の基板（たとえばスキャナ基板）に設けられている。従来、このようなスキャナ基板は、ＭＡＩＮ基板からアドレス／データバス信号により制御されていた。ところで、スキャナ基板には、たとえばセンサ等の読み取り系やモータ等の駆動系に必要な入出力ポートが多数設けられる。そのため、ＭＡＩＮ基板から、多数の入出力ポートを制御するデータを転送する必要がある。
【０００３】
特許文献１には、パソコン外部に、パソコンのＣＰＵから直接、入出力制御が行える多数のＩ／Ｏボードを接続可能にしたＩ／Ｏバスを構築した構成が記載されている。
【特許文献１】特開２００１−１７５４２９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、従来、たとえばファクシミリ装置において、ＭＡＩＮ基板から多数の入出力ポートにデータを転送するために、高速転送される多数の信号線を複数の入出力ポートと接続するために長距離引き回すとＥＭＩ（Electro Magnetic Interference）が生じるという問題があった。
【０００５】
本発明は上記事情に鑑みてなされたものであり、その目的とするところは、簡素な構成で、複数の外部拡張ポートの制御を行う技術を提供することにある。
【課題を解決するための手段】
【０００６】
本発明によれば、
高速シリアル転送を行うための高速シリアルインタフェースと、
複数の外部拡張ポートとの間でデータ転送を行うための外部拡張ポートインタフェースと、
前記データ転送を行う対象の前記外部拡張ポートを選択および制御するために、前記複数の外部拡張ポートそれぞれに対応して設けられたレジスタと、
外部のホストコントローラから前記高速シリアルインタフェースを介して、いずれかの前記レジスタがアクセスされると、当該レジスタに対応する前記外部拡張ポートを前記データ転送を行う対象として選択するための選択信号および制御信号を生成するポート制御部と、
を含むポート制御装置が提供される。
【０００７】
外部拡張ポートは、入出力ポートとなるロジックＩＣとすることができる。ポート制御部は、外部拡張ポートを選択するチャネル選択信号ＣＳｘ、ライト信号ＷＲ、リード信号ＲＤを制御する。レジスタは、各外部拡張ポートに対応して設けられる。外部拡張ポートインタフェースは、データバスまたはシリアルバスとすることができる。
【０００８】
本発明のポート制御装置は、高速シリアル転送が可能なデバイス装置とすることができる。このようなポート制御装置に複数の外部拡張ポートに対応するレジスタと外部拡張ポートインタフェースとを設けることにより、外部のホストコントローラの制御部（ＣＰＵ）からは、見かけ上、高速シリアル転送が可能なデバイス装置に対してアクセスすることにより、外部拡張ポートを制御することが可能となり、信号線数を増やすことなく、多数の外部拡張ポートの制御を行うことができる。
【０００９】
本発明のポート制御装置は、前記複数の外部拡張ポートにそれぞれ対応して設けられるとともに接続された複数の選択信号線をさらに含むことができ、前記ポート制御部は、前記外部のホストコントローラから前記高速シリアルインタフェースを介して、いずれかの前記レジスタがアクセスされると、当該レジスタに対応する前記外部拡張ポートに接続された前記選択信号線に前記選択信号を出力することができる。
【００１０】
本発明のポート制御装置は、前記ポート制御部に接続して設けられたｎ本の第１の選択信号線と、前記レジスタと前記ポート制御部との間に設けられ、前記外部のホストコントローラからの前記レジスタへのアクセスに基づき、エンコードするエンコーダと、前記複数の外部拡張ポートに対応して設けられるとともに、それぞれ対応する前記外部拡張ポートに接続して設けられる、２ｎ本の第２の選択信号線と、前記ポート制御部と前記複数の外部拡張ポートとの間に設けられ、前記複数の第１の選択信号線および前記複数の第２の選択信号線に接続されるとともに、前記複数の第１の選択信号線から入力される前記選択信号の組合せに基づき、前記第２の選択信号線のいずれかを選択し、選択した前記第２の選択信号線に、前記選択信号を出力するアドレスデコーダと、をさらに含むことができる。
【００１１】
本発明によれば、
ホストコントローラおよび前記ホストコントローラに、高速シリアルバスを介して接続されたポート制御装置とを含むデータ処理装置であって、
前記ポート制御装置は、
高速シリアル転送を行うための高速シリアルインタフェースと、
複数の外部拡張ポートとの間でデータ転送を行うための外部拡張ポートインタフェースと、
前記データ転送を行う対象の前記外部拡張ポートを選択および制御するために、前記複数の外部拡張ポートそれぞれに対応して設けられたレジスタと、
前記ホストコントローラから前記高速シリアルインタフェースを介して、いずれかの前記レジスタがアクセスされると、当該レジスタに対応する前記外部拡張ポートを前記データ転送を行う対象として選択するための選択信号および制御信号を生成するポート制御部と、
を有し、
前記ホストコントローラは、
高速シリアル転送を行うための高速シリアルインタフェースと、
前記複数の外部拡張ポートと、各前記複数の外部拡張ポートに前記データ転送を行うためにアクセスすべき前記レジスタのアドレス情報とを対応付けて記憶するポート情報記憶部と、
前記ポート情報記憶部に記憶された情報に基づき、所望の前記レジスタにアクセスしてデータを転送する制御部と、
を有するデータ処理装置が提供される。
【００１２】
なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置、システム、記録媒体、コンピュータプログラムなどの間で変換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１３】
本発明によれば、簡素な構成で、複数の外部拡張ポートの制御を行うことができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１５】
以下、本実施の形態において、データ処理装置がＭＦＰ（Multi Functional Peripheral）等のファクシミリ装置である場合を例として説明する。また、ポート制御装置がスキャナコントローラ等のデバイス装置である場合を例として説明する。
【００１６】
（第１の実施の形態）
図１は、本発明の実施の形態に係るファクシミリ装置１００の構成を示すブロック図である。
本実施の形態において、ファクシミリ装置１００は、装置本体を制御するホストコントローラと、たとえば、通信コントローラ、プリンタコントローラ、スキャナコントローラ等の複数のデバイス装置とを含むことができる。本実施の形態において、ホストコントローラが本体基板（ＭＡＩＮ）２００に設けられ、スキャナコントローラがスキャナ（ＳＣＡＮＮＥＲ）基板３００に設けられた構成を例として示す。ここではスキャナコントローラを例として示すが、ファクシミリ装置１００は、通信コントローラやプリンタコントローラが設けられたオプション基板をさらに含むことができる。
【００１７】
なお、図１において、本発明の本質に関わらない部分の構成については省略してある。また、ファクシミリ装置１００の各構成要素は、任意のコンピュータのＣＰＵ、メモリ、メモリにロードされた本図の構成要素を実現するプログラム、そのプログラムを格納するハードディスクなどの記憶ユニット、ネットワーク接続用インタフェースを中心にハードウェアとソフトウェアの任意の組合せによって実現される。そして、その実現方法、装置にはいろいろな変形例があることは、当業者には理解されるところである。
【００１８】
本体基板２００は、ファクシミリ装置１００の本体装置のコントローラであり、ファクシミリ装置１００全体を制御する。本体基板２００は、ＣＰＵである主制御部２０２、高速シリアルインタフェース２０４、およびポート情報記憶部２０５を含む。高速シリアルインタフェース２０４は、主制御部２０２の制御に基づき、スキャナ基板３００との間の高速シリアル転送を行う。ここで、高速シリアル転送方式は、ＬＶＤＳ（low voltage differential signaling）とすることができる。
【００１９】
スキャナ基板３００（ポート制御装置）は、ファクシミリ装置１００（データ処理装置）のスキャナのコントローラである。スキャナ基板３００は、デバイス装置３０２を含む。デバイス装置３０２は、たとえば画像処理装置である。また、スキャナ基板３００には、入出力ポートである複数の外部拡張ポート（第１の外部拡張ポート４００、第２の外部拡張ポート４０２、および第３の外部拡張ポート４０４）が設けられる。第１の外部拡張ポート４００、第２の外部拡張ポート４０２、および第３の外部拡張ポート４０４は、たとえば、センサ等の読み取り系やモータ等の駆動系に必要な外部拡張ポートである。以下、第１の外部拡張ポート４００、第２の外部拡張ポート４０２、および第３の外部拡張ポート４０４をまとめて単に外部拡張ポートともいう。
【００２０】
デバイス装置３０２は、高速シリアルインタフェース３０４、制御部３０５、外部拡張ポートインタフェース（図中Ｉ／Ｆと表示）３１０、およびポート制御部３１２を含む。高速シリアルインタフェース３０４は、本体基板２００との間の高速シリアル転送を行う。制御部３０５は、デバイス用レジスタ３０６および外部拡張ポート用レジスタ３０８を含む。高速シリアルインタフェース２０４と高速シリアルインタフェース３０４とは、高速シリアルバス２０６で接続されている。
【００２１】
デバイス装置３０２は、ポート制御部３１２を、第１の外部拡張ポート４００、第２の外部拡張ポート４０２、および第３の外部拡張ポート４０４とそれぞれ接続する第１のチャネル選択信号線ＣＳ０、第２のチャネル選択信号線ＣＳ１、および第３のチャネル選択信号線ＣＳ２を含む。また、デバイス装置３０２は、ポート制御部３１２を第１の外部拡張ポート４００、第２の外部拡張ポート４０２、および第３の外部拡張ポート４０４と接続するリード線ＲＤおよびライト線ＷＲをさらに含む。ここで、リード線ＲＤ、ライト線ＷＲ、第１のチャネル選択信号線ＣＳ０、第２のチャネル選択信号線ＣＳ１、および第３のチャネル選択信号線ＣＳ２は、それぞれ、オン／オフ信号のいずれかを出力する１ビットの信号線とすることができる。
【００２２】
さらに、デバイス装置３０２は、外部拡張ポートインタフェース３１０を第１の外部拡張ポート４００、第２の外部拡張ポート４０２、および第３の外部拡張ポート４０４と接続するデータバス３４０を含む。
【００２３】
デバイス装置３０２は、本体基板２００の主制御部２０２により制御される。主制御部２０２は、デバイス装置３０２本体を制御するための信号をデバイス用レジスタ３０６に読み書きする。制御部３０５は、デバイス用レジスタ３０６に書き込まれた信号に基づき、デバイス装置３０２本体を制御する。デバイス用レジスタ３０６は、レジスタ０〜レジスタｎの（ｎ＋１）ビットのレジスタを含む。
【００２４】
また、主制御部２０２は、第１の外部拡張ポート４００、第２の外部拡張ポート４０２、および第３の外部拡張ポート４０４等の外部拡張ポートを制御するための制御信号を外部拡張ポート用レジスタ３０８に読み書きする。外部拡張ポート用レジスタ３０８は、レジスタ０〜レジスタｍの（ｍ＋１）ビットのレジスタを含む。たとえば、第１、第２、第３の各外部拡張ポートが８ビットの場合、ｍ＝２３とすることができる。外部拡張ポート用レジスタ３０８は、外部拡張ポートインタフェース３１０によるデータ転送を行う対象の外部拡張ポートを選択するために、複数の外部拡張ポートそれぞれに対応して設けられている。
【００２５】
図２は、外部拡張ポート用レジスタ３０８の構成を示す図である。外部拡張ポート用レジスタ３０８は、ＣＳ０用領域３０８ａ、ＣＳ１用領域３０８ｂ、およびＣＳ２用領域３０８ｃを含む。外部拡張ポート用レジスタ３０８には、外部拡張ポートインタフェース３１０およびデータバス３４０を介して転送するデータが書き込まれる。ここで、ＣＳ０用領域３０８ａ、ＣＳ１用領域３０８ｂ、ＣＳ２用領域３０８ｃが外部拡張ポート用領域である。
【００２６】
ポート制御部３１２は、主制御部２０２から各レジスタ（ＣＳ０用領域３０８ａ、ＣＳ１用領域３０８ｂ、またはＣＳ２用領域３０８ｃ）にデータが書き込まれると、データが書き込まれたレジスタに対応する選択信号線とともにライト線ＷＲに信号を出力する。また、ポート制御部３１２は、主制御部２０２から各レジスタのデータが読み出されるとき、読み出されるレジスタに対応する選択信号線とともにリード線ＲＤに信号を出力する。また、レジスタに設定された転送データは、外部拡張ポートインタフェース３１０によりデータバス３４０に入出力させる。これにより、選択信号が出力された外部拡張ポートが選択されその外部拡張ポートへの書き込みまたは読み出しが行われる。
【００２７】
図１に戻り、本体基板２００において、ポート情報記憶部２０５は、スキャナ基板３００上のデバイス装置３０２（Ｄｅｖｉｃｅ０）のレジスタ群の中に割り当てられた、スキャナ基板３００に設けられた外部拡張ポートにそれぞれ対応する外部拡張ポート用レジスタ３０８の第１の外部拡張ポート４００、第２の外部拡張ポート４０２、および第３の外部拡張ポート４０４等の外部拡張ポートに対応するアドレスが記憶される。これにより、主制御部２０２は、ターゲットとなる外部拡張ポートを制御するための信号を、外部拡張ポート用レジスタ３０８の対応するレジスタに書き込むことができる。
【００２８】
以上のような構成のファクシミリ装置１００において、たとえば、第１の外部拡張ポート４００にデータを書き込む処理を行うための手順を説明する。
主制御部２０２は、第１の外部拡張ポート４００を制御するための信号を生成する。次いで、主制御部２０２は、ポート情報記憶部２０５に記憶されたＤｅｖｉｃｅ０内の外部拡張ポート用レジスタ３０８のアドレスに基づき、高速シリアルインタフェース２０４を介して外部拡張ポート用レジスタ３０８に生成した信号を書き込む。ここで、主制御部２０２は、図２に示した外部拡張ポート用レジスタ３０８のＣＳ０用領域３０８ａに制御信号（データ）を書き込む。
【００２９】
ポート制御部３１２は、外部拡張ポート用レジスタ３０８に書き込まれた信号を解析する。ここで、外部拡張ポート用レジスタ３０８のＣＳ０用領域３０８ａにデータが書き込まれたため、ポート制御部３１２は、第１のチャネル選択信号線ＣＳ０を選択して、第１のチャネル選択信号線ＣＳ０に選択信号を出力するとともに、ライト線ＷＲに書き込み信号を出力する。また、制御部３０５は、外部拡張ポートインタフェース３１０を介して、データバス３４０にデータ信号を出力する。これにより、第１の外部拡張ポート４００がデータ書き込み対象のポートとして選択され、データバス３４０に出力されたデータが第１の外部拡張ポート４００に書き込まれる。
【００３０】
本実施の形態におけるファクシミリ装置１００によれば、本体基板２００から、見かけ上、高速シリアル転送が可能なデバイス装置に対してアクセスすることにより、第１の外部拡張ポート４００、第２の外部拡張ポート４０２、および第３の外部拡張ポート４０４等の複数の外部拡張ポートを制御することが可能となる。このように、本実施の形態におけるにおけるファクシミリ装置１００によれば、信号線数を増やすことなく、多数の外部拡張ポートの制御を行うことができる。
【００３１】
（第２の実施の形態）
図３は、本発明の実施の形態に係るファクシミリ装置１００の構成を示すブロック図である。
本実施の形態において、スキャナ基板３００にエンコーダ３６０およびアドレスデコーダ３５０が設けられ、ポート制御部３１２に接続された第１のチャネル選択信号線ＣＳ０、第２のチャネル選択信号線ＣＳ１、および第３のチャネル選択信号線ＣＳ２（第１の選択信号線）は、アドレスデコーダ３５０に入力される点で第１の実施の形態と異なる。エンコーダ３６０は、外部拡張ポート用レジスタ３０８とポート制御部３１２との間に設けられる。アドレスデコーダ３５０は、ポート制御部３１２と複数の外部拡張ポートとの間に設けられる。
【００３２】
エンコーダ３６０は、外部拡張ポート用レジスタ３０８のアクセスされたアドレスをエンコードする。本実施の形態において、エンコーダ３６０は、主制御部２０２からの外部拡張ポート用レジスタ３０８へのアクセスに基づき、対応する２進数を出力する。外部拡張ポート用レジスタ３０８は、第１の実施の形態で説明したのと同様、複数の外部拡張ポートそれぞれに対応して設けられている。本実施の形態において、外部拡張ポート用レジスタ３０８には、２ｎ個の外部拡張ポートに対応する２ｎ個のレジスタが設けられる。ここで、ｎは、ポート制御部３１２とアドレスデコーダ３５０との間に設けられたチャネル選択信号線（第１の選択信号線）の数である。ここでは、ｎ＝３となり、外部拡張ポート用レジスタ３０８には、８個の外部拡張ポートに対応する８個のレジスタが設けられた構成とすることができる。外部拡張ポート用レジスタ３０８に８個のレジスタが設けられた場合、エンコーダ３６０は、これらの信号の組合せに基づき、３ビットの信号を生成し、ポート制御部３１２に出力する。
【００３３】
アドレスデコーダ３５０からは、複数の外部拡張ポートに対応して設けられるとともに、それぞれ対応する外部拡張ポートに接続して設けられる、２ｎ本の選択信号線（第２の選択信号線）が出力される。ここでは、８本の選択信号線ＣＳ’０、ＣＳ’１、ＣＳ’２、ＣＳ’３、ＣＳ’４、ＣＳ’５、ＣＳ’６、およびＣＳ’７（第２の選択信号線）が出力される。選択信号線ＣＳ’０〜ＣＳ’７は、それぞれ複数の外部拡張ポートに接続可能に構成される。
【００３４】
アドレスデコーダ３５０は、第１のチャネル選択信号線ＣＳ０、第２のチャネル選択信号線ＣＳ１、および第３のチャネル選択信号線ＣＳ２から入力される選択信号の組合せに基づき、選択信号線ＣＳ’０〜ＣＳ’７のいずれかを選択し、選択した選択信号線に、選択信号を出力する。
【００３５】
このような構成とすると、アドレスデコーダ３５０には、３ビットの信号が入力されることになる。アドレスデコーダ３５０は、接続された第１のチャネル選択信号線ＣＳ０、第２のチャネル選択信号線ＣＳ１、および第３のチャネル選択信号線ＣＳ２から入力される３ビットの信号のオンオフに基づき、８種の信号を出力可能となる。このような構成により、外部拡張ポートの数をさらに増やすことができる。
【００３６】
本実施の形態におけるファクシミリ装置１００によれば、第１の実施の形態で説明したファクシミリ装置１００と同様の効果が得られる。さらに、本実施の形態におけるファクシミリ装置１００によれば、信号線数を増やすことなく、外部拡張ポートのポート数を自由に設定することができる。
【００３７】
また、以上の実施の形態においては、エンコーダ３６０が主制御部２０２からの外部拡張ポート用レジスタ３０８へのアクセスに基づき、対応する２進数を出力する形態を示したが、エンコーダ３６０は２進数以外を出力するものとすることもできる。この場合、アドレスデコーダ３５０も対応するものを用いることができる。
【００３８】
以上、図面を参照して本発明の実施の形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
【００３９】
以上の実施の形態において、本体基板２００およびスキャナ基板３００が基板であって、制御部３０５や主制御部２０２等の構成要素が基板上に設けられた場合を例として説明したが、これらは、基板に設けられた構成に限定されない。
【００４０】
以上の実施の形態において、デバイス用レジスタ３０６と外部拡張ポート用レジスタ３０８とを別々に記載しているが、これらは、所定の領域がそれぞれデバイス用レジスタ３０６と外部拡張ポート用レジスタ３０８に割り当てられた一つのレジスタとすることができる。
【図面の簡単な説明】
【００４１】
【図１】本発明の実施の形態に係るファクシミリ装置の構成の一例を示すブロック図である。
【図２】図１の外部拡張ポート用レジスタの構造の一例を示す図である。
【図３】本発明の実施の形態に係るファクシミリ装置の構成の他の例を示すブロック図である。
【符号の説明】
【００４２】
１００ ファクシミリ装置
２００ 本体基板
２０２ 主制御部
２０４ 高速シリアルインタフェース
２０５ ポート情報記憶部
２０６ 高速シリアルバス
３００ スキャナ基板
３０２ デバイス装置
３０４ 高速シリアルインタフェース
３０５ 制御部
３０６ デバイス用レジスタ
３０８ 外部拡張ポート用レジスタ
３０８ａ  ＣＳ０用領域
３０８ｂ  ＣＳ１用領域
３０８ｃ  ＣＳ２用領域
３１０ 外部拡張ポートインタフェース
３１２ ポート制御部
３４０ データバス
３５０ アドレスデコーダ
３６０  エンコーダ
４００ 第１の外部拡張ポート
４０２ 第２の外部拡張ポート
４０４ 第３の外部拡張ポート
ＣＳ０ 第１のチャネル選択信号線
ＣＳ１ 第２のチャネル選択信号線
ＣＳ２ 第３のチャネル選択信号線
ＲＤ リード線
ＷＲ ライト線
【図１】
2008009779.tif 000003
【図２】
2008009779.tif 000004
【図３】
2008009779.tif 000005