(57)【要約】【課題】信号電荷を蓄積する不純物領域の不純物が補償されることに起因するダイナミックレンジの低下及びＳＴＩ構造に起因する感度の低下を抑制することができる固体撮像装置の製造方法を提供する。【解決手段】シリコン基板の表面部に配置するフォトダイオードと、フォトダイオードに付随して形成されるＭＯＳＦＥＴの活性領域とを電気的に分離する素子分離溝３１が第１の素子分離溝１６と第２の素子分離溝１７からなる階段状に形成される。第１の素子分離溝１６は、第２の素子分離溝１７のエッチングマスクの開口部１３側面に形成されたサイドウォール１５をマスクとして形成される。この後、サイドウォール１５を除去した状態でエッチングが行われ、第２の素子分離溝１７が形成される。このとき、開口部１３に、半導体基板の表面に沿ってエッチングが進行することを防止する保護膜を形成してもよい。【選択図】図３
2008166336.tif 000002
【特許請求の範囲】
【請求項１】
半導体層の表面部に形成された素子分離により区分された画素セルがマトリックス状に配置された固体撮像装置の製造方法であって、
半導体層上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上に耐酸化性膜を形成する工程と、
前記素子分離を形成する位置に前記耐酸化性膜及び前記第１の絶縁膜を貫通する開口部を形成する工程と、
前記開口部の内壁に第２の絶縁膜からなるサイドウォールを形成する工程と、
前記耐酸化性膜及び前記サイドウォールをマスクとした半導体層のエッチングを行い、第１の素子分離溝を形成する工程と、
前記サイドウォールを除去する工程と、
前記耐酸化性膜をマスクとした半導体層のエッチングを行い、第２の素子分離溝を形成するとともに、前記第１の素子分離溝をさらに掘り下げる工程と、
を有することを特徴とする固体撮像装置の製造方法。
【請求項２】
前記サイドウォールの形成前に、前記開口部の内壁に露出した第１の絶縁膜を被覆する保護膜を形成する工程をさらに有する請求項１記載の固体撮像装置の製造方法。
【請求項３】
前記保護膜が、前記素子分離溝及び前記耐酸化性膜上の全面に形成される請求項２記載の固体撮像装置の製造方法。
【請求項４】
前記保護膜が、エピタキシャル成長法により、前記第１の素子分離溝内のみに選択的に形成される請求項２記載の固体撮像装置の製造方法。
【請求項５】
前記保護膜が、前記第１の素子分離溝を形成するエッチング工程及び前記第２の素子分離溝を形成するエッチング工程において、前記半導体層とともにエッチング除去される材質からなる請求項２記載の固体撮像装置の製造方法。
【請求項６】
前記第１及び第２の絶縁膜がシリコン酸化膜からなるとともに、前記耐酸化性膜がシリコン窒化膜からなり、前記サイドウォールの除去がフッ素系のエッチング液により行われる請求項１から５のいずれかに記載の固体撮像装置の製造方法。
【請求項７】
前記保護膜の主成分がシリコンである請求項６記載の固体撮像装置の製造方法。
【請求項８】
前記第１及び第２の素子分離溝の内壁に熱酸化により第３の絶縁膜を形成する工程と、
前記第３の絶縁膜が形成された前記第１及び第２の素子分離溝に第４の絶縁膜を埋め込む工程と、
前記第１の絶縁膜と前記耐酸化性膜を除去する工程と、
をさらに含む請求項１から７のいずれかに記載の固体撮像装置の製造方法。
【請求項９】
前記半導体層に、少なくとも前記第１の素子分離溝と離間して、前記画素セルの電荷蓄積用不純物領域を形成する工程をさらに含む請求項８記載の固体撮像装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板上に複数の画素を有する撮像領域が設けられた固体撮像装置の製造方法に関する。
【背景技術】
【０００２】
公知のように、ＭＯＳ（Metal Oxide Semiconductor）型の固体撮像装置は、各画素セルにＭＯＳトランジスタが配置されている。各画素セルが備えるフォトダイオードにおいて生成及び蓄積された信号電荷は、当該ＭＯＳトランジスタを含む増幅回路を介して画素セルごとに電気信号として取り出される。
【０００３】
このようなＭＯＳ型の固体撮像装置は、ＣＣＤ（Charge Coupled Device）型の固体撮像装置に比べて、低電圧動作が可能、高速動作が可能、周辺回路を同一チップ化に形成することが可能、等の長所を有している。このため、ＭＯＳ型固体撮像装置は、モバイルコンピュータや携帯電話等の携帯機器に使用される撮像素子として注目され、近年、特に、画素セルサイズの縮小化及び高感度化が求められている。
【０００４】
図１１は、一般的なＭＯＳ型固体撮像装置の回路構成の一例を示す回路図である。なお、図１１において、破線で囲まれた領域２６が１つの画素セルに対応している。図１１に示すように一般的なＭＯＳ型固体撮像装置は、複数の画素セル２６がマトリックス状に配列された撮像領域２７と、画素信号を取り出すセルを選択するための垂直ドライバ回路２８及び水平ドライバ回路２９とが１つの半導体基板上に形成されている。
【０００５】
各画素セル２６は、フォトダイオード２１とこれに付随するＭＯＳ型トランジスタ、すなわち、転送トランジスタ２２、リセットトランジスタ２３、増幅トランジスタ２４、及び選択トランジスタ２５により構成される。転送トランジスタ２２のドレインとリセットトランジスタ２３のソースとは共通であり、フローティングディフュージョン３６を構成している。リセットトランジスタ２３のドレイン及び増幅トランジスタ２４のドレインは電源３３に接続されている。増幅トランジスタ２４のゲートはフローティングディフュージョン３６に接続されている。また、増幅トランジスタ２４のソースは選択トランジスタ２５のドレインと接続されている。
【０００６】
図１１では、水平方向（図面において左右方向）に配列された各画素セル２６の転送トランジスタ２２のゲート、リセットトランジスタ２３のゲート、選択トランジスタ２５のゲートは、垂直ドライバ回路２８に接続された、信号線３１、信号線３２、信号線３４により共通化されている。また、垂直方向（図面において上下方向）に配列された各画素セル２６の選択トランジスタ２５のソースは、信号線３５に接続され共通化されている。
【０００７】
上記構成において、フォトダイオード２１は入射光に応じて信号電荷を生成し、蓄積する。ここで、垂直ドライバ回路２８が信号線３１に転送信号を印加して転送トランジスタ２２をオン状態にすると、信号電荷はフローティングディフュージョン３６に転送される。これにより、フローティングディフュージョン３６の電位が信号電荷の量に応じて変動する。この状態で、垂直ドライバ回路２８が画素信号取得対象の画素セル２６が属する信号線３４に選択信号を印加して選択トランジスタ２５をオン状態にする。これにより、フローティングディフュージョン３６に転送された信号電荷に応じた出力信号が増幅トランジスタ２４を介して信号線３５に出力される。その後、水平ドライバ回路２９が画素信号取得対象の画素セル２６が属する信号線３５に画素信号読み出し用の信号を印加する。一方、垂直ドライバ回路２８が信号線３２にリセット信号を印加してリセットトランジスタ２３をオン状態にする。これにより、フローティングディフュージョン３６の電位が電源３３の電位と等しくなり、フローティングディフュージョン３６が初期化される。
【０００８】
さて、撮像領域２７において、半導体基板上に形成されたフォトダイオード２１及び各ＭＯＳ型トランジスタをそれぞれ電気的に分離する素子分離には、ＬＯＣＯＳ（Local Oxidation of Silicon）酸化膜が使用される。しかし、素子分離にＬＯＣＯＳ酸化膜を用いた場合、酸化膜厚を厚く形成し難いのでリーク電流の少ない所望の素子分離特性を得るためには各素子分離の幅を広くする必要がある。また、ＬＯＣＯＳ酸化膜は、形成時にその端部にバーズビーク（bird's beak）が形成されるため、形成された素子分離のサイズは設計サイズよりも大きくなる。このため、パターン設計段階において、フォトダイオード２１、及び各トランジスタの活性領域に、素子分離の拡張を許容するマージンを見込んだ設計を行う必要があった。したがって、素子分離にＬＯＣＯＳ酸化膜を採用した場合、１画素あたりの素子分離の占有面積及び活性領域の占有面積を大きくしなければならず、画素セルサイズを縮小することは困難であった。
【０００９】
この対策として、素子分離にＳＴＩ（Shallow Trench Isolation）構造が採用されている。ＳＴＩ構造では、ＬＯＣＯＳ酸化膜のような極端なバーズビークは形成されないため、素子分離の拡張が生じない。したがって、ＬＯＣＯＳ酸化膜により素子分離を形成する場合のように、活性領域の幅にマージンを設定する必要がない。このため、素子分離をＬＯＣＯＳ酸化膜で形成する場合と同一のレイアウトを採用した場合、フォトダイオードの面積を大きく確保することができる。また、素子分離がＳＴＩ構造である場合、絶縁膜を埋め込む溝の深さを所望の素子分離特性となるように設定できる自由度が高いので、素子分離に必要な絶縁材料の幅をＬＯＣＯＳ構造等と比べて狭くすることができる。このため、素子分離としてＳＴＩ構造を採用した場合は、素子分離自体の面積を縮小することができる。すなわち、素子分離にＳＴＩ構造を採用することにより、フォトダイオードの感度を向上させることができるとともに、画素セルのサイズを小さくすることができる。
【００１０】
図１２は、ＳＴＩ構造の素子分離を備えた従来の固体撮像装置のフォトダイオード近傍の構造を示す断面図である（例えば、特許文献１参照。）。
【００１１】
図１２に示すように、従来の固体撮像装置は、シリコン基板５１の表面部に、Ｎ型シリコン層５４と比較的低濃度のＰ型（以下、Ｐ-型という。）シリコン層５６からなるフォトダイオード５２が形成されている。また、Ｎ型シリコン層５４の上部には、表面準位等を介した電荷の漏洩を防止するための、比較的高濃度のＰ型（以下、Ｐ+型という。）表面層５５が設けられている。
【００１２】
フォトダイオード５２の周囲には、シリコン基板５１の最表面からＮ型シリコン層５４と同程度の深さにまで達する素子分離６０が設けられている。素子分離６０は、素子分離溝６１の内表面を被覆するシリコン酸化膜６２と、シリコン酸化膜６２上から素子分離溝６１を埋めるシリコン酸化膜等の絶縁膜６３とを有するＳＴＩ構造である。当該素子分離６０により、フォトダイオード５２は、基板表面部において、周辺の他の素子から電気的に分離されている。
【００１３】
素子分離溝６１の側面及び底面を取り囲む領域にはＰ+型側壁層５７が設けられ、Ｐ+型側壁層５７の下方には、Ｐ型表面側ウエル５８、及びＰ型プラグウエル５３が順に形成されている。また、Ｐ-型シリコン層５６及びＰ型プラグウエル５３の下方には、Ｐ型ディープウエル５９が設けられている。本構造によれば、Ｎ型シリコン層５４は、逆導電型のシリコン層に完全に囲まれている。このため、Ｎ型シリコン層５４は、基板内においても周辺素子から電気的に分離され、信号電荷の漏洩が抑制される。
【００１４】
また、上記従来構造では、フォトダイオード５２の受光領域４０（フォトダイオード５２の上方で素子分離６０に囲まれた部分）に入射した光は、シリコン基板内部で電子正孔対を生成し、入射光の光量に応じてそのうちの電子（信号電荷）が信号電荷蓄積部であるＮ型シリコン層５４に主に蓄積される。
【００１５】
図１３は、上記従来の固体撮像装置におけるフォトダイオードの素子分離の形成過程を示す工程断面図である。図１３（ａ）に示すように、まず、シリコン基板５１上に厚さ１ｎｍ〜５０ｎｍ程度のシリコン酸化膜からなるパッド絶縁膜１１が形成される。パッド絶縁膜１１上には、厚さ５０ｎｍ〜４００ｎｍのシリコン窒化膜等からなる耐酸化性膜１２が形成される。
【００１６】
耐酸化性膜１２上には、素子分離溝６１の形成領域に開口を有するレジストパターン（図示せず）が形成される。当該レジストパターンをマスクとしてパッド絶縁膜１１と耐酸化性膜１２のエッチングが行われ、図１３（ｂ）に示すように、シリコン基板５１の上面を露出する開口部１３が形成される。当該開口部１３の幅は、０．１３μｍ〜３０μｍ程度に設定される。なお、レジストパターンは、開口部１３の形成後にアッシング等により除去される。
【００１７】
続いて、耐酸化性膜１２をマスクとして、シリコン基板５１のエッチングが行われ、図１３（ｃ）に示すように、素子分離溝６１が形成される。素子分離溝６１の深さは、１０ｎｍ〜４００ｎｍ程度に設定される。次いで、図１３（ｄ）に示すように、素子分離溝６１の側面及び底面に、熱酸化により側壁酸化膜６２が形成される。
【００１８】
この後、ＣＶＤ（Chemical Vapor Deposition）法により、素子分離溝６１が形成されたシリコン基板５１上にシリコン酸化膜からなる絶縁膜６３（図１２参照）が形成される。そして、ＣＭＰ（Chemical Mechanical Polishing）研磨又はドライエッチングにより素子分離溝６１以外の部分に堆積された絶縁膜が、耐酸化性膜１２の一部とともに除去される。さらに、ウエットエッチングにより残存した耐酸化性膜１２とパッド絶縁膜１１が除去され、図１２に示した、素子分離６０が形成される。
【特許文献１】特開２００４−３９８３２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１９】
しかしながら、上述の従来技術では、シリコン基板５１のうち素子分離６０の側面及び底面を取り囲む部分には、Ｐ+型側壁層５７がイオン注入により形成されている。例えば、Ｐ+型側壁層５７は、素子分離溝６１の形成後に、Ｐ型不純物であるボロンを８×１０12ａｔｏｍｓ／ｃｍ2程度のドーズ量でイオン注入することにより形成される。この場合、Ｎ型シリコン層５４は、例えば、Ｎ型不純物である砒素を２×１０12ａｔｏｍｓ／ｃｍ2程度のドーズ量でイオン注入することで形成される。
【００２０】
このため、上記従来の固体撮像装置の製造過程では、当該注入工程以降に実施される熱処理において、Ｐ+型側壁層５７が横方向（Ｎ型シリコン層５４の方向）に拡散する。これにより、Ｎ型シリコン層５４の不純物が補償され、結果として、受光領域４０に占めるＮ型シリコン層５４の面積が減少する。このような、不純物の拡散に大きい影響を与える熱処理としては、例えば、図１２に示したフォトダイオード近傍の構造の完成後に形成されるＭＯＳトランジスタのソース領域及びドレイン領域の活性化熱処理がある。特に、画素セルのサイズ３μｍ以下の固体撮像装置では、Ｎ型シリコン層５４の減少に起因したダイナミックレンジの低下が顕著になる。
【００２１】
さらに、ＳＴＩ構造のエッジ部６４（図１２参照）では酸化膜が異なる２面に接触しているため、局所的にシリコン基板５１に引っ張り応力が生じやすい。この応力によりシリコン基板５１には欠陥準位が生成され、当該欠陥準位に起因して電荷が生成される。図１２に示す構造では、エッジ部６４に近接してＮ型シリコン層５４が形成されている。このため、上記応力に起因して発生した電荷がＮ型シリコン層５４に蓄積される。すなわち、Ｎ型シリコン層５４に、入射光に関係なく生成された電荷が蓄積されることになる。このような電荷は、例えば、入射光がない場合に発生する白点である白キズやランダムノイズ等の原因となり、固体撮像装置の感度を低下させる。
【００２２】
本発明は、上記従来の事情を鑑みて提案されたものであって、信号電荷を蓄積する不純物領域の不純物が補償されることに起因するダイナミックレンジの低下及びＳＴＩ構造に起因する感度の低下を抑制することができる固体撮像装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００２３】
上述の課題を解決するため、本発明に係る固体撮像装置の製造方法は以下の手段を採用している。まず、本発明は、半導体層の表面部に形成された素子分離により区分された画素セルがマトリックス状に配置された固体撮像装置の製造方法を前提としている。そして、本発明に係る固体撮像装置の製造方法では、半導体層上に第１の絶縁膜、及び耐酸化性膜が順に形成される。次いで、耐酸化性膜及び第１の絶縁膜の素子分離形成位置にこれらの膜を貫通する開口部が形成される。当該開口部の内壁に、第２の絶縁膜からなるサイドウォールが形成される。続いて、耐酸化性膜及びサイドウォールをマスクとした半導体層のエッチングにより、第１の素子分離溝が形成される。サイドウォールが除去された後、耐酸化性膜をマスクとした半導体層のエッチングにより、第２の素子分離溝が形成されるとともに、第１の素子分離溝がさらに掘り下げられる。
【００２４】
上記構成によれば、素子分離底部のエッジ部を電荷蓄積部（フォトダイオード）から遠ざけることができる。このため、当該エッジに発生する応力に起因する電荷が電荷蓄積部に与える影響を緩和することができる。
【００２５】
また、上記構成において、サイドウォールの形成前に、開口部の内壁に露出した第１の絶縁膜を被覆する保護膜を形成してもよい。この場合、保護膜は、上記第１の素子分離溝を形成するエッチング工程及び上記第２の素子分離溝を形成するエッチング工程において、半導体層とともにエッチング除去される材質からなることが好ましい。例えば、第１及び第２の絶縁膜はシリコン酸化膜である場合、耐酸化性膜はシリコン窒化膜を使用することができる。この場合、サイドウォールの除去はフッ素系のエッチング液により行うことができる。このとき、保護膜は、主成分がシリコンである膜とすることができる。
【００２６】
本構成によれば、素子分離溝の内壁に酸化膜を形成する際に、当該酸化膜が半導体層の表面に形成されることを抑制することができる。このため、酸化膜が受光領域に進出して感度を低下させることを防止することができる。
【００２７】
なお、上述の工程の後には、第１及び第２の素子分離溝の内壁に熱酸化により第３の絶縁膜が形成される。第３の絶縁膜が形成された第１及び第２の素子分離溝には、第４の絶縁膜が埋め込まれ、上記第１の絶縁膜と耐酸化性膜とが除去される。また、画素セルの電荷蓄積用不純物領域は、少なくとも第１の素子分離溝と離間して半導体層に形成される。
【発明の効果】
【００２８】
本発明によれば、ＳＴＩ構造に起因して生成される応力や欠陥が電荷蓄積部においてリーク電流を発生させることを抑制することができる。これにより、ランダムノイズ及び白キズの低減が可能となる。また、固体撮像装置のダイナミックレンジが低下することを抑制することができる。さらに、素子分離の電気的な分離特性を確保しつつ、画素セルのサイズの微細化及び受光領域面積の増大を実現することもできる。
【発明を実施するための最良の形態】
【００２９】
（第１の実施形態）
以下、本発明の第１の実施形態に係る固体撮像装置及びその製造方法について、図面を参照しながら説明する。図１は、本実施形態の半導体装置の素子分離近傍の構造を示す断面図である。
【００３０】
図１に示すように、本実施形態の固体撮像装置は、シリコン基板１の表面部に形成されたＮ型シリコン層４とＰ-型シリコン層６により構成されたフォトダイオード２を備えている。Ｎ型シリコン層４の上方には、上記従来の固体撮像装置と同様に、Ｐ+型表面層５が形成されている。フォトダイオード２に入射した光は、シリコン基板内部で電子正孔対を生成し、そのうち入射光量に応じた電子（信号電荷）が、Ｎ型シリコン層４側の空乏層領域付近に蓄積される。
【００３１】
フォトダイオード２は、少なくとも一部（例えば、図１１に示す転送トランジスタ２２との接続部を除く部分）が素子分離３によって囲まれている。本実施形態では、素子分離３の素子分離溝３１は、基板の下方に向かって段階的に幅が狭くなる階段状に形成されている。言い換えると、本実施形態の素子分離３は、幅が上部から下部に向かって非連続的に変化している。また、素子分離３は、素子分離溝３１の表面を熱酸化することにより形成された側壁酸化膜３２と、側壁酸化膜３２の上から素子分離溝３１を埋める絶縁膜３３とを有している。素子分離３によって、フォトダイオード２と、フォトダイオード２に付随して形成されるＭＯＳトランジスタのソース領域（あるいは、ドレイン領域）である不純物領域９（以下、活性領域９という。）とがシリコン基板１の表面部において電気的に分離される。
【００３２】
上述のように階段状の素子分離溝３１を形成することにより、素子分離溝３１の下部では、応力により欠陥準位が形成される素子分離溝３１底部のエッジとフォトダイオード２のＰＮ接合部との距離が従来の構造に比べて大きくなる。このため、白キズやランダムノイズ等の原因となる入射光に依存しない電荷がＮ型シリコン層４へ流入することを防止することができる。
【００３３】
また、以下で詳述するが、本構成によれば、素子分離溝３１形成後にイオン注入により形成される素子分離溝３１の周囲に形成されるＰ+型シリコン層７も階段状になる。このため、素子分離溝３１の下部では、Ｐ+型シリコン層７とＮ型シリコン層４とが離間して形成される。したがって、Ｐ+型シリコン層７の形成工程以降の工程において実施される熱処理によって、Ｐ+型シリコン層７の不純物が拡散しＮ型シリコン層４の領域を縮小させることも抑制することができる。
【００３４】
なお、上記活性領域９として示したＭＯＳトランジスタとしては、図１１に示した転送トランジスタ２２、リセットトランジスタ２３、増幅トランジスタ２４、選択トランジスタ２５がある。図１に示すように、信号電荷が電子である場合、各ＭＯＳトランジスタはＮチャネル型である。また、本実施形態では、活性領域９及びＰ+型側壁層７の下方にはＰ型ウエル８が配置されている。したがって、Ｎ型シリコン層４の周囲は、電気的に接続されたＰ型のシリコン層（Ｐ+型表面層５、Ｐ+型側壁層７、Ｐ型シリコン層８、及び、Ｐ―型シリコン層６）が配置されている。したがって、Ｎ型シリコン層４は、シリコン基板１内でも周囲に配置される素子と電気的に分離されている。さらに、Ｐ+型側壁層７は、素子分離３と側壁酸化膜３２との界面の近傍に形成される界面準位に起因して生成される電荷がＮ型シリコン層４に流入することを防ぐ機能も有している。
【００３５】
図２及び図３は、図１に示した素子分離３の基本的な形成過程を示す工程断面図である。なお、図２及び図３では、シリコン基板１中の不純物領域の記載を省略している。
【００３６】
図２（ａ）に示すように、従来と同様に、まず、シリコン基板１上に厚さ１ｎｍ〜５０ｎｍ程度のシリコン酸化膜からなるパッド絶縁膜１１（第１の絶縁膜）が形成される。パッド絶縁膜１１上には、厚さ５０ｎｍ〜４００ｎｍのシリコン窒化膜等からなる耐酸化性膜１２が形成される。耐酸化性膜１２上には、素子分離溝３１の形成位置に開口を有するレジストパターン（図示せず）が公知のリソグラフィ技術により形成される。ここで、レジストパターンの開口幅は、素子分離溝３１の最大幅（図１に示す素子分離溝の上部の幅）である。例えば、当該開口幅は、０．１３μｍ〜３０μｍ程度とすることができる。
【００３７】
続いて、図２（ｂ）に示すように、レジストパターンをマスクとして、パッド絶縁膜１１及び耐酸化性膜１２とが、レジストパターン及びシリコン基板１に対して選択的に除去される。これにより、パッド絶縁膜１１及び耐酸化性膜１２に、底部にシリコン基板１の表面が露出した開口部１３が形成される。なお、レジストパターンは、開口部１３形成後にアッシング等により除去される。
【００３８】
次いで、図２（ｃ）に示すように、開口部１３内に、厚さ１０〜３００ｎｍ程度のシリコン酸化膜等からなる絶縁膜１４（第２の絶縁膜）が、ＣＶＤ法等により形成される。当該絶縁膜１４に対して異方性エッチングが適用され、図２（ｄ）に示すように、開口部１３の側面にサイドウォール１５が形成される。当該サイドウォール１５の幅によって、図１に示した素子分離溝３１の下部の幅が決定される。このため、サイドウォール１５の幅は、素子分離３の下部の幅が電気的特性、低ノイズ特性及び広ダイナミックレンジ特性を満たすように適宜設計される。特に限定されるものではないが、素子分離溝３１の上部の幅に対する下部の幅の比は０．７以下であることが好ましい。
【００３９】
続いて、耐酸化性膜１２及びサイドウォール１５をマスクとしてシリコン基板１が選択的にエッチング除去される。これにより、図３（ａ）に示すように、第１の素子分離溝１６が形成される。なお、第１の素子分離溝１６の深さは、１０ｎｍ〜２００ｎｍ程度である。
【００４０】
この後、図３（ｂ）に示すように、サイドウォール１５が弗酸溶液等をエッチング液としたウエットエッチングにより除去される。ここでは、サイドウォール１５の幅に応じてエッチング時間を調整することにより、サイドウォール１５が完全に除去される。
【００４１】
この状態で、耐酸化性膜１２をマスクとしてシリコン基板１が選択的にエッチング除去される。当該エッチングは、例えば、臭化水素（ＨＢｒ）、塩素（Ｃｌ2）、酸素（Ｏ2）の混合ガスを用いた異方性ドライエッチングにより行うことができる。これにより、図３（ｃ）に示すように、第２の素子分離溝１７が形成されるとともに、第１の素子分離溝１６が第２の素子分離溝１７の深さ分だけエッチングされて位置が下がる。なお、第２の素子分離溝１７の深さは、１０ｎｍ〜２００ｎｍ程度である。
【００４２】
以上のようにして、シリコン基板１の表面に階段状の素子分離溝３１が形成されると、素子分離溝３１の側面及び底面に、膜厚が１０ｎｍ〜５０ｎｍ程度の側壁酸化膜３２が形成される（図３（ｄ））。この時の膜厚は図３（ｂ）の工程におけるウエットエッチングで生じた耐酸化性膜１２とシリコン基板１とのギャップを埋めるのに十分な膜厚とする。本実施形態では、特に、界面準位の小さいシリコン酸化膜の形成が可能である熱酸化により側壁酸化膜３２を形成している。
【００４３】
側壁酸化膜３２を形成した後、素子分離溝３１の内壁に、Ｐ型不純物であるボロンがイオン注入により導入される。本実施形態では、２．０ｋｅＶ〜５０ｋｅＶ程度の注入エネルギーにより、鉛直方向に対して２５度の傾斜角で４回転の傾斜注入を行っている。また、トータルドーズ量は１×１０11ａｔｏｍｓ／ｃｍ2〜１×１０15ａｔｏｍｓ／ｃｍ2程度である。これにより、シリコン基板１のうち素子分離溝３１の側面及び底面に位置する領域にＰ+型シリコン層７が形成される。
【００４４】
さらに、ＣＶＤ法により、素子分離溝３１内にシリコン酸化膜からなる絶縁膜３３が形成される。その後、ＣＭＰ研磨又はドライエッチングにより、素子分離溝３１以外のシリコン基板１上に形成された絶縁膜３３が、耐酸化性膜１２の一部とともに除去される。なお、シリコン基板１上に残留した耐酸化性膜１２およびパッド絶縁膜１１は、ウエットエッチング等により除去される。
【００４５】
この後、シリコン基板１の表面部の所望領域に、Ｎ型シリコン層４、Ｐ+型表面層５、Ｐ-型シリコン層６、Ｐ型シリコン層８が、イオン注入により形成される。このとき、Ｎ型シリコン層４の下端は第２の素子分離溝１７の底部より下に配置される。これにより、Ｎ型シリコン層４は、素子分離溝３１の下部（第１の素子分離溝１６）の周囲に形成されたＰ+型側壁層７が存在する領域と離間して配置される（図１参照。）。
【００４６】
以降、図示は省略しているが、周知の方法により、シリコン基板１上のＭＯＳトランジスタ形成領域にＭＯＳトランジスタが形成される。当該ＭＯＳトランジスタの製造過程において、ＭＯＳトランジスタのソース領域やドレイン領域として機能する高濃度Ｎ型（以下、Ｎ+型という。）シリコン層９が砒素等のＮ型の不純物をイオン注入することにより形成される。
【００４７】
上述のように、本実施形態の固体撮像装置は、フォトダイオード２のＮ型シリコン層４と素子分離溝３１の周囲に形成されたＰ+型側壁層７とが、素子分離溝３１の下部で離間して形成されている。このため、Ｎ+型シリコン層９を形成する際に行われる活性化熱処理によりＰ+型側壁層７が拡散した場合であっても、拡散したＰ型不純物によりＮ型シリコン層４のＮ型不純物が補償されることを抑制することができる。したがって、従来のように、受光領域（図１３参照。）に占めるＮ型シリコン層４の面積の減少が抑制され、ダイナミックレンジの低下が抑制される。
【００４８】
また、本構成によれば、素子分離領域のエッジ部の応力により素子分離溝３１の近傍に形成された欠陥領域によりＮ型シリコン層４に蓄積された電荷がリークすることを抑制することができる。したがって、当該リークに起因して生じる白キズやランダムノイズ等の発生を抑制することができ、結果として、固体撮像装置の感度を向上させることができる。
【００４９】
なお、上記では、第１の素子分離溝１６と第２の素子分離溝１７の２段構成の素子分離溝３１を形成する事例を説明した。しかしながら、素子分離溝３１の段数は２段に限定されるものではなく、任意の段数を有する階段状の素子分離溝を形成することができる。
【００５０】
このような構成は、例えば、図３（ｂ）に示したウエットエッチング工程においてエッチング時間を調整してサイドウォール１５の一部を残留させた状態で、シリコン基板１のエッチングを行うことで形成することができる。この後、サイドウォール１５の一部、あるいは全部をウエットエッチングし、さらに、シリコン基板１のエッチングを行うことで３段以上の階段形状を有する素子分離溝３１が形成される。
【００５１】
また、当該構成は、図３（ｂ）に示した工程でサイドウォール１５を除去した後、シリコン基板１のエッチングを行うことなく、再度、サイドウォールを形成し、当該状態でシリコン基板１のエッチングを行うことでも形成することが可能である。
【００５２】
このように多段構成を有する素子分離溝を形成した場合には、エッジを構成する一方の面（シリコン基板の表面と略平行な面）の面積が小さくなるため、各段のエッジ部に発生する局所応力の大きさを小さくすることができる。したがって、当該エッジ部に起因して発生する電荷が低減され、当該電荷に起因する白キズやランダムノイズ等の発生をさらに抑制することができる。
【００５３】
（第２実施形態）
以上が、図１に示した構造を形成する基本的な製造方法である。しかしながら、本構造は以下に詳述する製造方法を適用することでより一層利点を有する構造に形成することができる。
【００５４】
図４及び図５は、本発明の第２の実施形態に係る固体撮像装置の製造過程を示す工程断面図である。なお、図４及び図５では、図２及び図３と同様に、シリコン基板１中の不純物領域の記載を省略している。
【００５５】
本実施形態では、まず、図２（ａ）及び図２（ｂ）に示した工程と同一の工程を経て、シリコン基板１上にパッド絶縁膜１１及び耐酸化性膜１２が形成され、これらの膜に開口部１３が形成される（図４（ａ）、図４（ｂ））。なお、これらの工程は、第１の実施形態と同一であり、重複を避けるためここでの説明は省略する。
【００５６】
さて、本実施形態では、次いで、シリコン基板１上に、厚さ１０〜２００ｎｍのポリシリコン等からなる保護膜１８が形成される。例えば、ポリシリコン膜の堆積には、減圧ＣＶＤ法を使用することができる。保護膜１８上には、厚さ１０〜３００ｎｍ程度のシリコン酸化膜等からなる絶縁膜１４（第２の絶縁膜）が、ＣＶＤ法等により形成される（図４（ｃ））。
【００５７】
続いて、当該絶縁膜１４に対して異方性エッチングが適用され、図４（ｄ）に示すように、開口部１３の側面にサイドウォール１５が形成される。第１の実施形態で説明したように、サイドウォール１５の幅は、素子分離３の下部の幅が電気的特性、低ノイズ特性及び広ダイナミックレンジ特性を満たすように適宜設計される。
【００５８】
サイドウォール１５の形成が完了すると、当該サイドウォール１５及び耐酸化性膜１２をマスクとして保護膜１８とシリコン基板１とが選択的にエッチング除去される。これにより、図５（ａ）に示すように、第１の素子分離溝１６が形成される。なお、第１の素子分離溝１６の深さは、１０ｎｍ〜２００ｎｍ程度である。本実施形態では、保護膜１８がポリシリコン膜であるため、臭化水素、塩素、酸素の混合ガスをエッチングガスとしたドライエッチングにより、保護膜１８とシリコン基板１とをともにエッチングすることができる。
【００５９】
この後、図５（ｂ）に示すように、サイドウォール１５が弗酸溶液等をエッチング液としたウエットエッチングにより除去される。ここでは、サイドウォール１５の幅に応じてエッチング時間を調整することにより、サイドウォール１５が完全に除去される。本実施形態では、第１の実施形態とは異なり、開口部１３の内壁に露出したシリコン酸化膜からなるパッド絶縁膜１１がポリシリコンからなる保護膜１８で被覆されている。このため、当該ウエットエッチングの過程でパッド絶縁膜１１がエッチングされない。
【００６０】
この状態で、耐酸化性膜１２をマスクとして保護膜１８及びシリコン基板１がエッチング除去される。当該エッチングは、例えば、臭化水素、塩素、酸素の混合ガスを用いた異方性ドライエッチングにより行うことができる。上述したように、本実施形態では保護膜１８がポリシリコン膜であるため、当該エッチングガスにより、保護膜１８とシリコン基板１とをともにエッチングすることができる。これにより、図５（ｃ）に示すように、第２の素子分離溝１７が形成されるとともに、第１の素子分離溝１６が第２の素子分離溝１７の深さ分だけエッチングされて位置が下がる。なお、第２の素子分離溝１７の深さは、１０ｎｍ〜２００ｎｍ程度である。
【００６１】
以上のようにして、シリコン基板１の表面に階段状の素子分離溝３１が形成されると、素子分離溝３１の側面及び底面に、膜厚が５ｎｍ〜３０ｎｍ程度の側壁酸化膜３２が熱酸化法により形成される（図５（ｄ））。本実施の形態では保護膜１８を形成した後サイドウォール１５を除去したため、第１の実施の形態とは異なり、耐酸化性膜１２とシリコン基板１との間にギャップが生じないため側壁酸化膜３２を薄く形成することができる。なお、以降の工程は、第１の実施形態と同一であるのでここでの説明は省略する。
【００６２】
図６は、本実施形態により製造された固体撮像装置の素子分離３の構造を示す断面図である。第１の実施形態の製造方法により形成された素子分離３（図１参照）では、サイドウォール１５を除去するウエットエッチングの際に、図３（ｂ）に示したように、開口部１３に露出したパッド絶縁膜１１がエッチングされてしまう。このため、図３（ｄ）に示した側壁酸化膜３２の形成工程において、パッド絶縁膜１１がエッチング除去された開口部１３側の端部からシリコン基板１の表面に沿ってシリコン基板１の酸化が進行する。このため、図１に示すように、側壁酸化膜３２が素子分離３に隣接する活性領域９に広がり活性領域９が実効的に狭くなっている。
【００６３】
これに対し本実施形態の製造方法により形成された素子分離３では、図５（ｃ）に示したように、サイドウォール１５を除去するウエットエッチングの際に、パッド絶縁膜１１はポリシリコンからなる保護膜１８に被覆されているため、パッド絶縁膜１１はエッチングされない。このため、側壁酸化膜３２の形成工程において、開口部１３の端部からシリコン基板１の表面に沿ってシリコン基板１が酸化されない。このため、活性領域９の幅を狭めることなく階段状の素子分離溝３１を有する素子分離３を形成することができる。
【００６４】
図７は、フォトダイオード２に付随して形成される一般的な構造を示す図である。なお、図７（ａ）はＭＯＳ型トランジスタの平面図であり、図７（ｂ）は図７（ａ）に示すＡ−Ａ線における断面図である。
【００６５】
図７（ａ）に示すように、当該トランジスタは、シリコン基板１上に形成された素子分離３に挟まれた活性領域７１（図１及び図６の活性領域９に相当する。）を有している。また、図７（ｂ）に示すように、活性領域７１上には、ゲート絶縁膜７２を介してゲート電極７３が形成されている。なお、当該ゲート電極７３の両側には、サイドウォール７４が形成されている。このような構造を有するトランジスタでは、図７（ａ）に示す活性領域幅７５により飽和ドレイン電流値が変化する。
【００６６】
図８はトランジスタの活性領域幅７５と飽和ドレイン電流値との関係を定性的に示した図である。図８に示すように、飽和ドレイン電流値は活性領域幅７５が広がると大きくなり、狭まると小さくなる。したがって、図１に示したように、シリコン基板１の表面に側壁酸化膜３２が形成され、活性領域幅７５が狭くなった場合、トランジスタの飽和ドレイン電流が低下する。このような飽和ドレイン電流の低下が発生した場合、転送トランジスタ２２では、単位時間当たりに搬送可能な信号電荷の量が減少し、増幅トランジスタ２４では、信号増幅率が低下してしまう。したがって、所望の飽和ドレイン電流を得るために、酸化膜形成による活性領域幅７５の減少量のマージンを考慮してトランジスタのレイアウトを設計する必要が生じる。すなわち、トランジスタの面積を大きくしなければならず、画素セルサイズが大きくなる。これに対し、本実施形態の製造方法によれば、活性領域幅７５が実質的に狭められることがないため、トランジスタの活性領域幅にマージンを設定する必要がない。したがって、画素セルのサイズを小さくすることができる。
【００６７】
以上説明したように、本実施形態によれば、第１の実施形態と同様の効果が得られることに加え、画素セルをより小さく構成することが可能となる。なお、本実施形態においても、素子分離溝３１の段数を任意の段数にしてもよいことは勿論である。
【００６８】
（第３の実施形態）
上記第２の実施形態では、保護膜１８をシリコン基板１の全面に形成する事例を説明した。しかしながら、保護膜１８は、開口部１３に露出したパッド絶縁膜１１を被覆していればよい。そこで、第３の実施形態では、保護膜を選択的に形成する手法について説明する。
【００６９】
図９及び図１０は、本発明の第３の実施形態に係る固体撮像装置の製造過程を示す工程断面図である。なお、図９及び図１０では、図２〜図５と同様に、シリコン基板１中の不純物領域の記載を省略している。
【００７０】
本実施形態では、まず、図２（ａ）及び図２（ｂ）に示した工程と同一の工程を経て、シリコン基板１上にパッド絶縁膜１１及び耐酸化性膜１２が形成され、これらの膜に開口部１３が形成される（図９（ａ）、図９（ｂ））。なお、これらの工程は、第１の実施形態と同一であり、重複を避けるためここでの説明は省略する。
【００７１】
さて、本実施形態では、次いで、膜厚が１０〜２００ｎｍ程度のシリコン膜からなる保護膜１９が底部にシリコン基板１が露出した開口部１３に選択的に堆積される（図９（ｃ））。ここで、保護膜１９は、パッド絶縁膜１１の膜厚より厚い膜厚で堆積される。これにより、開口部１３に露出したパッド絶縁膜１１は、保護膜１９により完全に被覆される。なお、このようなシリコン膜の選択的な堆積は、例えば、エピタキシャル成長法により行うことができる。そして、保護膜１９が形成されたシリコン基板１上には、厚さ１０〜３００ｎｍ程度のシリコン酸化膜等からなる絶縁膜１４（第２の絶縁膜）が、ＣＶＤ法等により形成される（図９（ｄ））。
【００７２】
続いて、当該絶縁膜１４に対して異方性エッチングが適用され、開口部１３の側面にサイドウォール１５が形成される。第１の実施形態で説明したように、サイドウォール１５の幅は、素子分離３の下部の幅が電気的特性、低ノイズ特性及び広ダイナミックレンジ特性を満たすように適宜設計される。
【００７３】
サイドウォール１５の形成が完了すると、当該サイドウォール１５及び耐酸化性膜１２をマスクとして保護膜１９とシリコン基板１とが選択的にエッチング除去される。これにより、図１０（ａ）に示すように、第１の素子分離溝１６が形成される。なお、第１の素子分離溝１６の深さは、１０ｎｍ〜２００ｎｍ程度である。本実施形態では、保護膜１９がシリコン膜であるため、臭化水素、塩素、酸素の混合ガスをエッチングガスとしたドライエッチングにより、保護膜１９とシリコン基板１とをともにエッチングすることができる。
【００７４】
この後、図１０（ｂ）に示すように、サイドウォール１５が弗酸溶液等をエッチング液としたウエットエッチングにより除去される。ここでは、サイドウォール１５の幅に応じてエッチング時間を調整することにより、サイドウォール１５が完全に除去される。本実施形態では、開口部１３の内壁に露出したシリコン酸化膜からなるパッド絶縁膜１１がシリコンからなる保護膜１９で被覆されている。このため、第２の実施形態と同様に、当該ウエットエッチングの過程で、パッド絶縁膜１１がエッチングされない。
【００７５】
この状態で、耐酸化性膜１２をマスクとして保護膜１９及びシリコン基板１がエッチング除去される。当該エッチングは、例えば、臭化水素、塩素、酸素の混合ガスを用いた異方性ドライエッチングにより行うことができる。上述したように、本実施形態では保護膜１９がシリコン膜であるため、当該エッチングガスにより、保護膜１９とシリコン基板１とをともにエッチングすることができる。これにより、図１０（ｃ）に示すように、第２の素子分離溝１７が形成されるとともに、第１の素子分離溝１６が第２の素子分離溝１７の深さ分だけエッチングされて位置が下がる。なお、第２の素子分離溝１７の深さは、１０ｎｍ〜２００ｎｍ程度である。
【００７６】
以上のようにして、シリコン基板１の表面に階段状の素子分離溝３１が形成されると、素子分離溝３１の側面及び底面に、膜厚が５ｎｍ〜３０ｎｍ程度の側壁酸化膜３２が熱酸化法により形成される（図１０（ｄ））。なお、以降の工程は、第１の実施形態と同一であるのでここでの説明は省略する。
【００７７】
本実施形態の製造方法により形成された固体撮像装置の素子分離３の構造は図６と同様である。すなわち、サイドウォール１５を除去するウエットエッチングの際に、パッド絶縁膜１１はシリコンからなる保護膜１９に被覆されているため、パッド絶縁膜１１がエッチングされない。このため、側壁酸化膜３２の形成工程において、開口部１３の端部からシリコン基板１の表面に沿ってシリコン基板１が酸化されない。
【００７８】
したがって、本実施形態によれば、第１の実施形態と同様の効果が得られることに加え、第２の実施形態と同様に、画素セルをより小さく構成することが可能となる。なお、本実施形態においても、素子分離溝３１の段数を任意の段数にしてもよいことは勿論である。
【００７９】
以上説明したように、本発明によれば、素子分離溝が半導体基板の表面から底部に向かって幅が縮小する階段状であるため、ＳＴＩ構造底部のエッジ部と、信号電荷が蓄積される電荷蓄積部とを従来に比べて距離を空けて配置することができる。このため、エッジ部に生じる局所応力に起因して電荷蓄積部にリークが発生することを抑制できる。したがって、従来に比べて、固体撮像装置の感度を向上させることができる。また、素子分離溝の側面及び底面を囲むように電荷蓄積部と逆導電型の半導体層（側壁層）を形成した場合に、当該半導体層に導入された不純物が固体撮像装置の製造過程で実施される熱処理により電荷蓄積部にまで拡散し、電荷蓄積部の不純物を補償することを抑制できる。このため、固体撮像装置のダイナミックレンジの低下を抑制することができる。
【００８０】
また、本発明によれば、素子分離溝の内壁に酸化膜を形成する際に、当該酸化膜が半導体基板表面に形成されることを防止できる。このため、素子分離に隣接して形成される活性領域が実効的に縮小することが防止され、従来レイアウト設計時に考慮する必要があったマージンを小さくすることができる。このため、従来に比べて固体撮像装置を小型化することが可能となる。
【００８１】
なお、本発明は、以上で説明した実施形態に限定されるものではなく、本発明の効果を奏する範囲において、種々の変形及び応用が可能である。例えば、上記では、半導体基板がシリコン基板である事例を説明したが、任意の材質の半導体基板に適用可能である。この場合、パッド絶縁膜（第１の絶縁膜）、耐酸化性膜、サイドウォール（第２の絶縁膜）、保護膜の材質は、半導体基板の材質に応じて適宜選択すればよい。
【００８２】
また、本発明の技術的思想を逸脱しない範囲において、上記各工程に採用したプロセスは、他の等価なプロセスに置換することが可能である。
【産業上の利用可能性】
【００８３】
本発明は、固体撮像装置の感度の低下を防止することができるとともに、セルサイズが縮小化してもダイナミックレンジを確保できるという効果を有し、固体撮像装置及びその製造方法として有用である。
【図面の簡単な説明】
【００８４】
【図１】本発明の第１の実施形態に係る固体撮像装置を示す断面図
【図２】本発明の第１の実施形態に係る固体撮像装置の形成過程を示す工程断面図
【図３】本発明の第１の実施形態に係る固体撮像装置の形成過程を示す工程断面図
【図４】本発明の第２の実施形態に係る固体撮像装置の形成過程を示す工程断面図
【図５】本発明の第２の実施形態に係る固体撮像装置の形成過程を示す工程断面図
【図６】本発明の第２の実施形態に係る固体撮像装置を示す断面図
【図７】ＭＯＳ型固体撮像装置に搭載される一般的なＭＯＳ型トランジスタを示す図
【図８】トランジスタの活性領域の幅と飽和電流との関係を示す図
【図９】本発明の第３の実施形態に係る固体撮像装置の形成過程を示す工程断面図
【図１０】本発明の第３の実施形態に係る固体撮像装置の形成過程を示す工程断面図
【図１１】一般的なＭＯＳ型固体撮像装置の回路構成を示す回路図
【図１２】従来の固体撮像装置の素子分離を示す断面図
【図１３】従来の固体撮像装置の製造過程を示す工程断面図
【符号の説明】
【００８５】
１、５１  シリコン基板
２、５２  フォトダイオード
３、６０  素子分離
４、５４  Ｎ型シリコン層（電荷蓄積部）
５、５５  Ｐ+型表面層
６、５６  Ｐ-型シリコン層
７、５７  Ｐ+型側壁層
８  Ｐ型シリコン層
９  活性領域
１１  パッド絶縁膜（第１の絶縁膜）
１２  耐酸化性膜
１３  開口部
１４  絶縁膜（第２の絶縁膜）
１５  サイドウォール
１６  第１の素子分離溝
１７  第２の素子分離溝
１８  ポリシリコン膜（保護膜）
１９  シリコン膜（保護膜）
３１、６１  素子分離溝
３２、６２  側壁酸化膜
３３、６３  絶縁膜
６４  エッジ部
【図１】
2008166336.tif 000003
【図２】
2008166336.tif 000004
【図３】
2008166336.tif 000005
【図４】
2008166336.tif 000006
【図５】
2008166336.tif 000007
【図６】
2008166336.tif 000008
【図７】
2008166336.tif 000009
【図８】
2008166336.tif 000010
【図９】
2008166336.tif 000011
【図１０】
2008166336.tif 000012
【図１１】
2008166336.tif 000013
【図１２】
2008166336.tif 000014
【図１３】
2008166336.tif 000015