(57)【要約】【課題】炭化珪素半導体装置のチャネルにおけるキャリアの移動度を向上することにより、低オン抵抗などの特性に優れた炭化珪素半導体装置の製造方法を提供する。【解決手段】第１導電型炭化珪素結晶基板と第１導電型炭化珪素結晶層と第２導電型炭化珪素結晶層と第１導電型半導体領域とを含む半導体積層基板に対して、第１導電型半導体領域および第２導電型炭化珪素結晶層を貫通し、第１導電型炭化珪素結晶層を底面とする溝を形成する工程と、溝の少なくとも一部に珪素膜を形成する工程と、珪素膜が形成された半導体積層基板を珪素膜の溶融温度以上に加熱する工程と、加熱後の珪素膜を除去する工程と、珪素膜の除去後の露出面上にゲート絶縁膜を形成する工程と、ゲート絶縁膜の表面上にゲート電極層を形成する工程と、を含む、炭化珪素半導体装置の製造方法である。【選択図】図６
2008135653.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の六方晶炭化珪素結晶からなる第１導電型炭化珪素結晶基板と前記第１導電型炭化珪素結晶基板上に形成された第１導電型の六方晶炭化珪素結晶からなる第１導電型炭化珪素結晶層と前記第１導電型炭化珪素結晶層上に形成された第２導電型の六方晶炭化珪素結晶からなる第２導電型炭化珪素結晶層と前記第２導電型炭化珪素結晶層の表面に形成された第１導電型半導体領域とを含む半導体積層基板に対して、前記半導体積層基板の表面から前記第１導電型半導体領域および前記第２導電型炭化珪素結晶層を貫通し、前記第１導電型炭化珪素結晶層を底面とする溝を形成する工程と、
前記溝の少なくとも一部に珪素膜を形成する工程と、
前記珪素膜が形成された前記半導体積層基板を前記珪素膜の溶融温度以上に加熱する工程と、
前記加熱後の珪素膜を除去する工程と、
前記珪素膜の除去後の露出面上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜の表面上にゲート電極層を形成する工程と、
を含む、炭化珪素半導体装置の製造方法。
【請求項２】
前記溝は、前記溝の側面が［１１−００］方向に対して平行となるように形成されることを特徴とする、請求項１に記載の炭化珪素半導体装置の製造方法。
【請求項３】
前記溝は、前記半導体積層基板の表面において各内角が等しい六角形となるように形成されることを特徴とする、請求項１または２に記載の炭化珪素半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、炭化珪素半導体装置の製造方法に関し、特に、炭化珪素半導体装置のチャネルにおけるキャリアの移動度を向上することができる炭化珪素半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来の炭化珪素半導体装置としては、たとえば、低オン抵抗および高耐圧に優れた溝ゲート型パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）が提案されている（たとえば、特許文献１および特許文献２参照）。
【０００３】
この従来の溝ゲート型パワーＭＯＳＦＥＴは、たとえば図１６に示すように、ｎ+型炭化珪素結晶基板１と、ｎ+型炭化珪素結晶基板１上に形成されたｎ-型炭化珪素結晶層２と、ｎ-型炭化珪素結晶層２上に形成されたｐ型炭化珪素結晶層３と、ｐ型炭化珪素結晶層３の表面に形成されたｎ+型ソース領域５およびｐ+型領域６を含む半導体積層基板４が構成されている。ここで、炭化珪素結晶としては、六方晶炭化珪素結晶が用いられており、半導体積層基板４の上面（主表面）は、略（０００１−）面のカーボン面となっている。
【０００４】
また、この従来の溝ゲート型パワーＭＯＳＦＥＴにおいては、半導体積層基板４の表面からｎ+型ソース領域５およびｐ型炭化珪素結晶層３を貫通し、ｎ-型炭化珪素結晶層２に達する溝７が形成されている。この溝７は、ｎ-型炭化珪素結晶層２の表面に垂直な側面７ａおよびｎ-型炭化珪素結晶層２の表面に平行な底面７ｂを有している。
【０００５】
そして、溝７の側面７ａにはｎ型の炭化珪素結晶からなる薄膜半導体層８がエピタキシャル成長により形成されており、薄膜半導体層８の表面上にゲート絶縁膜９が形成されている。さらに、ゲート絶縁膜９中にはゲート電極層１０が埋め込まれている。また、ゲート電極層１０上には層間絶縁膜１１が形成されており、層間絶縁膜１１上を含めたｎ+型ソース領域５上およびｐ型炭化珪素結晶層３上にはソース電極層１２が形成されている。また、ｎ+型炭化珪素結晶基板１の表面（半導体積層基板４の下面）にはドレイン電極層１３が形成されている。
【０００６】
このような構成の従来の炭化珪素半導体装置においては、ゲート電極層１０に電圧を印加してゲート絶縁膜９に電界を印加することにより、薄膜半導体層８のに蓄積型チャネルを誘起させて、ソース電極層１２とドレイン電極層１３との間に電流が流れる。
【特許文献１】特開平９−１９９７２４号公報
【特許文献２】特開平１０−２４７７３２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上記の特許文献１および特許文献２に開示された従来の炭化珪素半導体装置においては、溝７の側面７ａを［１１−００］方向または［１１２−０］方向に平行に形成することによって、低オン抵抗および高耐圧の特性を実現している。
【０００８】
しかしながら、特許文献１および特許文献２に開示されている方法においてはＲＩＥ（Reactive Ion Etching）により溝７を形成しているが、ＲＩＥの際にフォトリソグラフィ工程を利用した場合でも溝７の側面７ａを上記の所定の方向に完全に合わせて形成することは困難であった。
【０００９】
また、特許文献１および特許文献２に開示されている方法においてはＲＩＥにより溝７を形成しているため、溝７の形成時に溝７の側面７ａにダメージを生じることがあった。
【００１０】
したがって、特許文献１および特許文献２に開示された従来の炭化珪素半導体装置においては、溝７の側面７ａを構成する結晶面にずれやダメージが生じたりすることによって、そのような結晶面上に形成される薄膜半導体層８の結晶面にもずれやダメージが生じることがある。これにより、チャネルとなる薄膜半導体層８の表面に表面準位が発生し、その表面準位によってキャリアの移動が阻害されるため、チャネルにおけるキャリアの移動度が十分ではなく、低オン抵抗などの特性に優れた炭化珪素半導体装置にはならないという問題があった。
【００１１】
そこで、本発明の目的は、チャネルにおけるキャリアの移動度を向上することにより、低オン抵抗などの特性に優れた炭化珪素半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【００１２】
本発明は、第１導電型の六方晶炭化珪素結晶からなる第１導電型炭化珪素結晶基板と第１導電型炭化珪素結晶基板上に形成された第１導電型の六方晶炭化珪素結晶からなる第１導電型炭化珪素結晶層と第１導電型炭化珪素結晶層上に形成された第２導電型の六方晶炭化珪素結晶からなる第２導電型炭化珪素結晶層と第２導電型炭化珪素結晶層の表面に形成された第１導電型半導体領域とを含む半導体積層基板に対して、半導体積層基板の表面から第１導電型半導体領域および第２導電型炭化珪素結晶層を貫通し、第１導電型炭化珪素結晶層を底面とする溝を形成する工程と、溝の少なくとも一部に珪素膜を形成する工程と、珪素膜が形成された半導体積層基板を珪素膜の溶融温度以上に加熱する工程と、加熱後の珪素膜を除去する工程と、珪素膜の除去後の露出面上にゲート絶縁膜を形成する工程と、ゲート絶縁膜の表面上にゲート電極層を形成する工程と、を含む、炭化珪素半導体装置の製造方法である。このような構成とすることにより、炭化珪素半導体装置のチャネルにおけるキャリアの移動度を向上させ、低オン抵抗などの特性に優れた炭化珪素半導体装置を作製することができる。
【００１３】
ここで、本発明の炭化珪素半導体装置の製造方法において、溝は、溝の側面が［１１−００］方向に対して平行となるように形成されることが好ましい。このような構成とすることにより、加熱後の珪素膜を除去した後の露出面を構成する結晶面のずれやダメージをより低減することができるため、炭化珪素半導体装置のチャネルにおけるキャリアの移動度をさらに向上させ、低オン抵抗などの特性に優れた炭化珪素半導体装置を作製することができる傾向にある。
【００１４】
また、本発明の炭化珪素半導体装置の製造方法において、溝は、半導体積層基板の表面において各内角が等しい六角形となるように形成されることがより好ましい。このような構成とすることにより、溝のいずれの側面も結晶工学的に等価な面となるため、キャリアの移動度を向上させたチャネルをより多く有する、低オン抵抗などの特性に優れた炭化珪素半導体装置を作製することができる傾向にある。
【発明の効果】
【００１５】
本発明によれば、チャネルにおけるキャリアの移動度を向上することにより、低オン抵抗などの特性に優れた炭化珪素半導体装置の製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施の形態について説明する。なお、本発明の図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。
【００１７】
図１から図１２を参照して、本発明の炭化珪素半導体装置としての溝ゲート型パワーＭＯＳＦＥＴの好ましい一例の製造工程を説明する。まず、図１の模式的断面図に示すように、主表面が（０００１−）結晶面のカーボン面であるｎ型六方晶炭化珪素結晶からなる第１導電型炭化珪素結晶基板としてのｎ+型炭化珪素結晶基板１の表面上にｎ型六方晶炭化珪素結晶からなる第１導電型炭化珪素結晶層としてのｎ-型炭化珪素結晶層２をエピタキシャル成長させる。ここで、本発明において、（０００１−）結晶面とは、（０００１−）結晶面に対して±８°以下の角度で傾斜している結晶面（（０００１−）結晶面に対して傾斜していない結晶面を含む。）を意味する。また、ｎ+型炭化珪素結晶基板１のキャリア濃度はｎ-型炭化珪素結晶層２のキャリア濃度よりも高くなっている。
【００１８】
次に、図２の模式的断面図に示すように、ｎ-型炭化珪素結晶層２の表面上にｐ型六方晶炭化珪素結晶からなる第２導電型炭化珪素結晶層としてのｐ型炭化珪素結晶層３をエピタキシャル成長させる。次いで、図３の模式的断面図に示すように、たとえば窒素のイオン注入などにより、ｐ型炭化珪素結晶層３の表面の一部に第１導電型半導体領域としてのｎ+型ソース領域５を形成する。さらに、ｐ型炭化珪素結晶層３の表面のｎ+型ソース領域５が形成されていない部分に、たとえばアルミニウムのイオン注入などにより、ｐ+型領域６を形成する。これにより、半導体積層基板４が形成される。なお、ｐ+型領域６のキャリア濃度はｐ型炭化珪素結晶層３のキャリア濃度よりも高くなっている。
【００１９】
続いて、図４の模式的断面図に示すように、ドライエッチング法としてＲＩＥを用いて、ｎ+型ソース領域５およびｐ型炭化珪素結晶層３をともに貫通してｎ-型炭化珪素結晶層２に達し、ｎ-型炭化珪素結晶層２の表面を底面７ｂとする溝７を形成する。このとき溝の側面７ａが［１１−００］方向に対して平行となるように形成されることが好ましい。ここで、本発明において、溝の側面７ａを［１１−００］方向に対して平行となるように形成する場合には、溝の側面７ａが＜１１−００＞、＜１０１−０＞、＜０１１−０＞、＜１−１００＞、＜１−０１０＞または＜０１−１０＞の６つの方向のいずれか１つと平行となるように形成されればよい。また、本発明において、［１１−００］方向に対して平行とは、上記の６つの方向のいずれか１つに対して±８°以下の角度で傾斜していること（上記の角度が０°の場合を含む。）を意味する。
【００２０】
また、溝の側面７ａが［１１−００］方向に対して平行となるように溝７を形成した場合には、半導体積層基板４の表面における溝７の平面形状は、たとえば図５の模式的平面図に示すような各内角が等しい六角形となる。ここで、本発明において、各内角が等しい六角形とは、内角の最大角と最小角との差の絶対値が３２°以下である六角形のことを意味する。
【００２１】
続いて、図６の模式的断面図に示すように、半導体積層基板４の表面上に珪素膜１４を形成する。このとき、溝７の側面７ａは珪素膜１４によって被覆される。ここで、珪素膜１４は、たとえばスパッタ法により形成することができる。
【００２２】
次いで、珪素膜１４が形成された半導体積層基板４を珪素膜１４の溶融温度以上に加熱する。このとき溝７の側面７ａを構成する結晶面が再構成され、溝７の側面７ａがエネルギ的に安定な結晶面となる傾向にある。すなわち、溝７の側面７ａに形成された珪素膜１４を珪素膜１４の溶融温度以上に加熱して、溝７の側面７ａを構成する結晶面を再構成する工程を行なうことによって、溝７の側面７ａに結晶面のずれやダメージが生じている場合でも、その結晶面のずれやダメージを回復することができる。したがって、本発明においては、チャネルにおける結晶面のずれやダメージに起因する表面準位の発生を低減することができるため、チャネルにおけるキャリアの移動度を向上することができるのである。
【００２３】
ここで、本発明において、炭化珪素半導体装置のチャネルにおけるキャリアの移動度を向上する観点からは、溝７の側面７ａに珪素膜１４が形成された半導体積層基板４を１３００℃以上１７００℃以下の温度で加熱することが好ましい。また、本発明において、炭化珪素半導体装置のチャネルにおけるキャリアの移動度を向上する観点からは、溝７の側面７ａに珪素膜１４が形成された半導体積層基板４を、好ましくは１３００℃以上１７００℃以下の温度で２０分以上加熱することが好ましい。
【００２４】
そして、図７の模式的断面図に示すように、半導体積層基板４の表面上に形成された上記の加熱後の珪素膜１４を除去する。ここで、珪素膜１４は、たとえばフッ硝酸などに浸漬することにより除去される。
【００２５】
次に、図８の模式的断面図に示すように、半導体積層基板４の表面、溝７の側面７ａおよび溝７の底面７ｂを覆うようにしてゲート絶縁膜９を形成する。
【００２６】
次いで、図９の模式的断面図に示すように、溝７内のゲート絶縁膜９の内側にゲート電極層１０を形成する。そして、図１０の模式的断面図に示すように、ゲート電極層１０を含む半導体積層基板４の表面上に層間絶縁膜１１を形成する。
【００２７】
その後、ゲート絶縁膜９および層間絶縁膜１１の一部を除去した後に、図１１の模式的断面図に示すように、層間絶縁膜１１上を含むｎ+型ソース領域５上およびｐ+型領域６上にソース電極層１２を形成する。次いで、図１２の模式的断面図に示すように、半導体積層基板４の裏面（ｎ+型炭化珪素結晶基板１の裏面）上にドレイン電極層１３を形成する。これにより、本発明の炭化珪素半導体装置の一例である溝ゲート型パワーＭＯＳＦＥＴが完成する。
【００２８】
このようにして得られた本発明の炭化珪素半導体装置の一例である溝ゲート型パワーＭＯＳＦＥＴにおいては、加熱後の珪素膜を除去した後の露出面の結晶面のばらつきやダメージが少なく表面準位の少ない結晶面とすることができ、そのような結晶面からなるチャネルにおけるキャリアの移動度を向上することができる。
【００２９】
これにより、チャネルにおける表面準位密度を低く制御できることから、低オン抵抗などの特性に優れた溝ゲート型パワーＭＯＳＦＥＴの作製が可能となる。
【００３０】
なお、本発明において、ゲート電極層１０、ソース電極層１２およびドレイン電極層１３の材質はそれぞれ導電性であれば特に限定はされない。また、層間絶縁膜１１の材質は絶縁性であれば特に限定はされない。
【００３１】
また、上記においては、ｐ+型領域６を形成しているが、本発明においては、ｐ+型領域６を形成しなくてもよい。
【００３２】
また、上記においては、溝７の側面７ａは半導体積層基板４の表面に対して垂直に形成されているが、本発明においては、溝７の側面７ａと半導体積層基板４の表面とが為す角度は必ずしも垂直になっていなくてもよい。
【００３３】
また、本発明においては、たとえば図１３の模式的断面図に示すように、溝７は底面７ｂを有しないＶ字型となっていてもよい。また、本発明においては、たとえば図１４の模式的断面図に示すように、溝７の側面７ａは曲面となっていてもよい。
【００３４】
また、本発明においては、たとえば図１５の模式的断面図に示すように、ゲート電極層１０の上部の少なくとも一部がｎ+型ソース領域５の上方に位置する形状にゲート電極層１０を形成してもよい。
【００３５】
また、本発明においては、上記のｎ型とｐ型の導電型をすべて入れ替えても良い。
なお、結晶面および方向を表わす場合に、本来であれば所要の数字の上にバーを付した表現をするべきであるが、表現手段に制約があるため、本明細書においては、所要の数字の上にバーを付す表現の代わりに、所要の数字の後に「−」を付して表現している。
【００３６】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【００３７】
本発明によれば、チャネルにおけるキャリアの移動度を向上することにより、低オン抵抗などの特性に優れた炭化珪素半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【００３８】
【図１】本発明の炭化珪素半導体装置としての溝ゲート型パワーＭＯＳＦＥＴの好ましい一例の製造工程の一部を示す模式的な断面図である。
【図２】本発明の炭化珪素半導体装置としての溝ゲート型パワーＭＯＳＦＥＴの好ましい一例の製造工程の一部を示す模式的な断面図である。
【図３】本発明の炭化珪素半導体装置としての溝ゲート型パワーＭＯＳＦＥＴの好ましい一例の製造工程の一部を示す模式的な断面図である。
【図４】本発明の炭化珪素半導体装置としての溝ゲート型パワーＭＯＳＦＥＴの好ましい一例の製造工程の一部を示す模式的な断面図である。
【図５】本発明において形成される溝の平面形状の好ましい一例の模式的な平面図である。
【図６】本発明の炭化珪素半導体装置としての溝ゲート型パワーＭＯＳＦＥＴの好ましい一例の製造工程の一部を示す模式的な断面図である。
【図７】本発明の炭化珪素半導体装置としての溝ゲート型パワーＭＯＳＦＥＴの好ましい一例の製造工程の一部を示す模式的な断面図である。
【図８】本発明の炭化珪素半導体装置としての溝ゲート型パワーＭＯＳＦＥＴの好ましい一例の製造工程の一部を示す模式的な断面図である。
【図９】本発明の炭化珪素半導体装置としての溝ゲート型パワーＭＯＳＦＥＴの好ましい一例の製造工程の一部を示す模式的な断面図である。
【図１０】本発明の炭化珪素半導体装置としての溝ゲート型パワーＭＯＳＦＥＴの好ましい一例の製造工程の一部を示す模式的な断面図である。
【図１１】本発明の炭化珪素半導体装置としての溝ゲート型パワーＭＯＳＦＥＴの好ましい一例の製造工程の一部を示す模式的な断面図である。
【図１２】本発明の炭化珪素半導体装置としての溝ゲート型パワーＭＯＳＦＥＴの好ましい一例の模式的な断面図である。
【図１３】本発明により得られた炭化珪素半導体装置としての溝ゲート型パワーＭＯＳＦＥＴの好ましい他の一例の模式的な断面図である。
【図１４】本発明により得られた炭化珪素半導体装置としての溝ゲート型パワーＭＯＳＦＥＴの好ましい他の一例の模式的な断面図である。
【図１５】本発明により得られた炭化珪素半導体装置としての溝ゲート型パワーＭＯＳＦＥＴの好ましい他の一例の模式的な断面図である。
【図１６】従来の溝ゲート型パワーＭＯＳＦＥＴの模式的な断面図である。
【符号の説明】
【００３９】
１  ｎ+型炭化珪素結晶基板、２  ｎ-型炭化珪素結晶層、３  ｐ型炭化珪素結晶層、４  半導体積層基板、５  ｎ+型ソース領域、６  ｐ+型領域、７  溝、７ａ  側面、７ｂ  底面、８  薄膜半導体層、９  ゲート絶縁膜、１０  ゲート電極層、１１  層間絶縁膜、１２  ソース電極層、１３  ドレイン電極層、１４  珪素膜。
【図１】
2008135653.tif 000003
【図２】
2008135653.tif 000004
【図３】
2008135653.tif 000005
【図４】
2008135653.tif 000006
【図５】
2008135653.tif 000007
【図６】
2008135653.tif 000008
【図７】
2008135653.tif 000009
【図８】
2008135653.tif 000010
【図９】
2008135653.tif 000011
【図１０】
2008135653.tif 000012
【図１１】
2008135653.tif 000013
【図１２】
2008135653.tif 000014
【図１３】
2008135653.tif 000015
【図１４】
2008135653.tif 000016
【図１５】
2008135653.tif 000017
【図１６】
2008135653.tif 000018