【手続補正書】
【提出日】平成21年9月18日(2009.9.18)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項１
【補正方法】変更
【補正の内容】
【請求項１】
スイッチング素子を通して映像用画素データを書き込む複数の画素回路がマトリクス状に配置された有効画素部と、
上記有効画素部の上記画素回路の行配列に対応するように配置され、上記スイッチング素子の導通制御のための複数の走査ラインと、
上記画素回路の行配列に対応するように配置された複数の容量配線と、
上記画素回路の列配列に対応するように配置され、上記映像用画素データを伝搬する複数の信号ラインと、
上記複数の走査ライン、および上記複数の容量配線を選択的に駆動する第１駆動回路と、
上記信号ラインを駆動する第２駆動回路と、を有し、
上記第２駆動回路は、
昇圧機能を有し、階調表現にはダイナミックレンジが不十分なレベルの入力電圧を昇圧した電圧または昇圧していない電圧を上記信号ラインへの信号として出力する電圧駆動回路を含み、当該回路は、所定の階調のみ上記昇圧機能を作動させず、他の階調は当該レベルに応じた電圧に昇圧して出力する機能を有する
表示装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
図２（Ａ）〜（Ｅ）に、図１に示す一般的な液晶表示装置のいわゆる１ＨＶｃｏｍ反転駆動方式におけるタイミングチャートを示す。図２（Ａ）がゲートパルスＧＰ＿Ｎを、図２（Ｂ）がコモン電圧Ｖｃｏｍを、図２（Ｃ）がストレージ信号ＣＳ＿Ｎを、図２（Ｄ）が映像信号Ｖｓｉｇを、図２（Ｅ）が液晶セルに印加される信号Ｐｉｘ  Ｎをそれぞれ示している。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
式（１）において、ΔＶｐｉｘは実効画素電位、Ｖｓｉｇは映像信号電圧、Ｃｃｓは保持容量、Ｃｌｃは液晶容量を、ΔＶｃｓはストレージ信号ＣＳの電位を、Ｖｃｏｍはコモン電圧をそれぞれ示している。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正の内容】
【００２７】
本表示装置１００は、図４、図５に示すように、有効画素部１０１、垂直駆動回路（Ｖ／ＣＳＤＲＶ）１０２、水平駆動回路（ＨＤＲＶ）１０３、ゲートライン（走査ライン）１０４−１〜１０４−ｍ、保持容量配線（以下、ストレージラインという）１０５−１〜１０５−ｍ、信号ライン１０６−１〜１０６−ｎ、第１モニタ（ダミー）画素部（ＭＮＴＰ１）１０７−１、第２モニタ画素部（ＭＮＴＰ２）１０７−２、第１モニタ画素部および第２モニタ画素部兼用のモニタ垂直駆動回路（Ｖ／ＣＳＤＲＶＭ）１０８、第１モニタ画素部専用の第１モニタ水平駆動回路（ＨＤＲＶＭ１）１０９−１、第２モニタ画素部専用の第２モニタ水平駆動回路（ＨＤＲＶＭ２）１０９−２、検出出力回路１１０、および補正回路１１１を主構成要素として有している。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正の内容】
【００２８】
本実施形態においては、有効画素部１０１に隣接して独立に（図４においては図中右側に）、１画素または複数画素を含む第１モニタ画素部１０７−１、第２モニタ画素部１０７−２、モニタ画素を駆動するためのモニタ垂直駆動回路（Ｖ／ＣＳＤＲＶＭ）１０８、第１モニタ水平駆動回路１０９−１、第２モニタ水平駆動回路（ＨＤＲＶＭ２）１０９−２、および検出出力回路１１０により構成されるモニタ回路１２０が形成されている。
また、有効画素部１０１に隣接して水平駆動回路１０３および垂直駆動回路１０２が形成されている。図４においては、有効画素部１０１の上側に水平駆動回路１０３が形成され、有効画素部１０１の左側に垂直駆動回路１０２が形成されている。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】変更
【補正の内容】
【００３９】
図７（Ａ）〜（Ｌ）は、本実施形態の垂直駆動回路のゲートラインとストレージラインの駆動例を示すタイミングチャートである。図７（Ａ）は垂直駆動回路１０２に供給される極性を認識するための信号ＬＳＣＳを、図７（Ｂ）はゲートライン１０４−１〜１０４−ｍが配置された領域の外側に設けられた図示せぬダミーのゲートラインに与えられるパルスＧａｔｅ  ＤＴを、図７（Ｃ）〜（Ｇ）は図５に例示されたゲートライン１０４−１〜１０４−５に与えられるゲートパルスＧＰ１、ＧＰ２、ＧＰ３、ＧＰ４、およびＧＰ５を、図７（Ｈ）はストレージライン１０５−１〜１０５−ｍが配置された領域の外側に設けられた図示せぬダミーのストレージラインに与えられるパルスＣＳ＿ＤＴを、図７（Ｉ）〜（Ｌ）は図５に例示されたストレージライン１０５−１〜１０５−４に与えられるパルスＣＳ＿１、ＣＳ＿２、ＣＳ＿３、ＣＳ＿４、およびＣＳ＿５をそれぞれ示している。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００６８
【補正方法】変更
【補正の内容】
【００６８】
スイッチＳＷ１−１は、ＰＭＯＳトランジスタにより構成され、パルスｘｏｕｔ１がゲートに供給され、オンオフ制御される。
スイッチＳＷ１−２は、PｎＭＯＳトランジスタにより構成され、パルスｏｕｔ１がゲートに供給され、オンオフ制御される。
スイッチＳＷ１−３は、ＮＭＯＳトランジスタとＰＭＯＳトランジスタのソース、ドレイン同士を接続した転送ゲートにより構成され、パルスｏｕｔ１その反転パルスｘｏｕｔ１が各ゲートに供給され、オンオフ制御される。
スイッチＳＷ２−１は、ＮＭＯＳトランジスタとＰＭＯＳトランジスタのソース、ドレイン同士を接続した転送ゲートにより構成され、パルスｏｕｔ２その反転パルスｘｏｕｔ２が各ゲートに供給され、オンオフ制御される。
スイッチＳＷ２−２は、ＮＭＯＳトランジスタとＰＭＯＳトランジスタのソース、ドレイン同士を接続した転送ゲートにより構成され、パルスｏｕｔ２その反転パルスｘｏｕｔ２が各ゲートに供給され、オンオフ制御される。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００７９
【補正方法】変更
【補正の内容】
【００７９】
第２モニタ画素部１０７−２の第２モニタ画素回路ＰＸＬＣＭ２は、図１７（Ｂ）に示すように、スイッチング素子としてのＴＦＴ３１１と、ＴＦＴ３１１のドレイン電極（またはソース電極）に第１画素電極が接続された液晶セルＬＣ３１１と、ＴＦＴ３１１のドレイン電極に第１電極が接続された保持容量Ｃｓ３１１により構成されている。
なお、ＴＦＴ３１１のドレインと、液晶セルＬＣ３１１の第１画素電極と、保持容量Ｃｓ３１１の第１電極との接続点によりノードＮＤ３１１が形成されている。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００８０
【補正方法】変更
【補正の内容】
【００８０】
そして、モニタ画素回路ＰＸＬＣＭ２のＴＦＴ３１１のゲート電極は、ゲートライン３１２に接続されている。
第２モニタ画素回路ＰＸＬＣＭ２の保持容量Ｃｓ３１１の第２電極は、各行単位で同一のストレージライン３１３に接続されている。
また、第２モニタ画素回路ＰＸＬＣＭ２のソース電極（または、ドレイン電極）は、信号ライン３１４に接続されている。
そして、第２モニタ画素回路ＰＸＬＣＭ２の液晶セルＬＣ３１１の第２画素電極は、１水平走査期間（１Ｈ）に極性が反転する、たとえば小振幅のコモン電圧ＶＣＯＭ（Ｖｃｏｍ）の供給ライン１１２に接続されている。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００８１
【補正方法】変更
【補正の内容】
【００８１】
ゲートライン３１２、モニタ垂直駆動回路１０８のゲートドライバにより駆動され、ストレージライン３１３はモニタ垂直駆動回路１０８の容量ドライバ（ＣＳドライバ）により駆動され、信号ライン３１４は第２モニタ水平駆動回路１０９−２により駆動される。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００９２
【補正方法】変更
【補正の内容】
【００９２】
定電流源付きインバータ１２３２は、定電流源Ｉ１２１，Ｉ１２２、ｐチャネルＭＯＳ（ＰＭＯＳ）トランジスタＰＴ１２１、ｎチャネルＭＯＳ（ＮＭＯＳ）トランジスタＮＴ１２１を有する。
ＰＭＯＳトランジスタＰＴ１２１のゲートとＮＭＯＳトランジスタＮＴ１２１のゲートが比較器１２３１の出力に共通に接続されている。また、ＰＭＯＳトランジスタＰＴ１２１のドレインとＮＭＯＳトランジスタＮＴ１２１のドレイン同士が接続され、その接続点（ノードＮＤ１２３）がソースフォロワー１２３３の入力に接続されている。
ＰＭＯＳトランジスタＰＴ１２１のソースが定電流源Ｉ１２１に接続され、定電流源Ｉ１２１が電源電位ＶＤＤ２に接続されている。
ＮＭＯＳトランジスタＮＴ１２１のソースが定電流源Ｉ１２２に接続され、定電流源Ｉ１２２が基準電位ＶＳＳ（たとえば接地電位ＧＮＤ）に接続されている。
定電流源付きインバータ１２３２は、ＣＭＯＳインバータを形成し、その電源電位側（ソース側）および基準電位側（ソース側）に、たとえば５００ｎＡ程度の定電流を供給する定電流源Ｉ１２１，Ｉ１２２が接続されている。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００９３
【補正方法】変更
【補正の内容】
【００９３】
ソースフォロワー１２３３は、ＮＭＯＳトランジスタＮＴ１２２および定電流源Ｉ１２３を有する。
ＮＭＯＳトランジスタＮＴ１２２のゲートが定電流源付きインバータ１２３２の出力であるノードＮＤ１２３に接続されている。ＮＭＯＳトランジスタＮＴ１２２のドレインが電源電位ＶＤＤ２に接続され、ソースが定電流源Ｉ１２３に接続され、その接続点（ノードＮＤ１２４）が比較器１２３１の第２入力と出力端子ＴＯとの接続点であるノードＮＤ１２２に接続されている。
また、定電流源Ｉ１２３が基準電位ＶＳＳ（たとえば接地電位ＧＮＤ）に接続されている。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００９６
【補正方法】変更
【補正の内容】
【００９６】
図２０に示すように、時刻ｔ１で信号ライン１０６−１〜１０６−ｎからの画素データの書き込み、所定時間経過後した時刻ｔ２にゲートライン１０４−１〜１０４−ｍへのゲートパルスを立ち下げて画素回路ＰＸＬＣのＴＦＴ２０１をオフとする。
そして、時刻ｔ３で各行に独立して配線されているストレージライン１０５−１〜１０５−ｍから保持容量Ｃｓ２０１を介してカップリングを与えることにより画素電位を変化させ、液晶印加電圧を変調する。
所定時間電位を保持させた後、時刻ｔ４で中間電位検出回路１２４のスイッチ１２１，１２２がオンにされると、ノードＮＤ１２１において両電位がショートされ、結果として平均化される。
図１８および図１９の例では、正極性画素である第１モニタ画素部１０７−１の第１モニタ画素回路ＰＸＬＣＭ１の画素電位ＶpixlHが５．９Ｖで、負極性画素である第２モニタ画素部１０７−２の第２モニタ画素回路ＰＸＬＣＭ２の画素電位Ｖpixlが−２．８Ｖである。
したがって、中間電位ＶＭＨＬとして１．５５Ｖが検出され、時刻ｔ４において比較出力部１２３に入力される。
そして、比較出力部１２３により、中間電位検出回路１２４で検出した中間電位ＶＭＨＬに追従するように、コモン電圧Ｖｃｏｍのセンター値が自動調整される。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】０１１６
【補正方法】変更
【補正の内容】
【０１１６】
モニタ画素部１０７Ａの第１モニタ画素ｐｉｘＡおよび第２モニタ画素ｐｉｘＢは、図２９に示すように、スイッチング素子としてのＴＦＴ３２１と、ＴＦＴ３２１のドレイン電極（またはソース電極）に第１画素電極が接続された液晶セルＬＣ３２１と、ＴＦＴ３２１のドレイン電極に第１電極が接続された保持容量Ｃｓ３２１により構成されている。
なお、ＴＦＴ３２１のドレインと、液晶セルＬＣ３２１の第１画素電極と、保持容量Ｃｓ３２１の第１電極との接続点によりノードＮＤ３２１が形成されている。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】０１２６
【補正方法】変更
【補正の内容】
【０１２６】
図３３（Ａ），（Ｂ）は、信号Ｓｉｇの電位によるオフセット補正について説明するための図である。図３３（Ａ）はモニタ画素にそれぞれ同じ振幅の信号を書き込んだ場合の中間電位の検出出力を、図３３（Ｂ）はモニタ画素にそれぞれ異なる振幅の信号を書き込み検出画素電位のオフセットを行った場合の中間電位の検出出力をそれぞれ示している。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】０１２７
【補正方法】変更
【補正の内容】
【０１２７】
この第１の方法では、前述のシフト分に対してモニタ画素の電位もシフトさせることによって解決を行う。図３３（Ｂ）に示すように、本実施形態においては、一対のモニタ画素部を有しているがそれぞれに異なる振幅の信号を書き込む。  検出画素電位はモニタ画素の出力をショートして生成することから、これにより検出画素電位のシフトが可能である。  なお、この例では−側の書き込みをシフトさせる場合を記載したが同様にＳｉｇ+の振幅を変更させて検出電位をシフトさせることも可能である。
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】０１２８
【補正方法】変更
【補正の内容】
【０１２８】
図３４は、映像信号Ｓｉｇの電位によるオフセット補正を実現可能な回路の第１の構成例を示す図である。
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】０１３０
【補正方法】変更
【補正の内容】
【０１３０】
図３５は、映像信号Ｓｉｇの電位によるオフセット補正を実現可能な回路の第２の構成例を示す図である。
【手続補正１９】
【補正対象書類名】明細書
【補正対象項目名】０１３５
【補正方法】変更
【補正の内容】
【０１３５】
この第２の方法では、モニタ画素ＰＸＬＣＭの電位検出ノードＮＤ３２１に付加容量ＣＯＦを付け、モニタ画素の電荷量を調整する。
正極性モニタ画素、負極性モニタ画素の両方に容量ＣＯＦをつけ、レーザリペアやスイッチングにより、付加容量を調整することにより、検出画素オフセットが可能となる。
図３７の例は、オフセットスイッチＳＷＯＦのスイッチングにより容量を付加する例を示している。
【手続補正２０】
【補正対象書類名】明細書
【補正対象項目名】０１３７
【補正方法】変更
【補正の内容】
【０１３７】
図３８の中間電位検出回路１２４Ａは、第１モニタ画素部１０７−１のノードＮＤ３０１に対してＮＭＯＳトランジスタによるスイッチＳＷ１０７−１を介して並列配置された複数の容量素子（キャパシタ）からなる付加容量ＣＯＦ１０７−１が接続され、第２モニタ画素部１０７−２のノードＮＤ３１１に対してＰＭＯＳトランジスタによるスイッチＳＷ１０７−２を介して並列配置された複数の容量素子（キャパシタ）からなる付加容量ＣＯＦ１０７−２が接続されている。
そして、スイッチＳＷ１０７−１のゲート電極（制御電極）がインバータＩＮＶ１０７を介してオフセット信号ＳＯＦＳＴの供給ラインに接続され、スイッチＳＷ１０７−２のゲート電極（制御電極）がオフセット信号ＳＯＦＳＴの供給ラインに接続されている。
図２８の例では、第１モニタ画素部１０７−１が正極性画素、第２モニタ画素部１０７−２が負極性画素として示している。また、図３８の例では、検出画素電位をショートさせ平均化させるためのスイッチ１２１，１２２はトランジスタにより形成されている。
【手続補正２１】
【補正対象書類名】明細書
【補正対象項目名】０１４１
【補正方法】変更
【補正の内容】
【０１４１】
【数５】
2009058692.tif 000001
ＶＨは正極性の信号線書き込み電位、ＶＬは負極性の信号線書き込み電位である。
【手続補正２２】
【補正対象書類名】明細書
【補正対象項目名】０１４２
【補正方法】変更
【補正の内容】
【０１４２】
以下にモデル式をした例を示す。
図４１（１），（２）は、付加容量値を変更した場合の画素電位波形を示す図である。
次式に上記（２）式を用いて図３３の［１］，［２］の条件に付加容量を変更した場合のコモン電圧Ｖｃｏｍのセンター値ｃｏｍを示す。
【手続補正２３】
【補正対象書類名】明細書
【補正対象項目名】０１４４
【補正方法】変更
【補正の内容】
【０１４４】
この［１］，［２］の結果より、付加容量を変更することにより、検出画素電位のオフセット補正が可能である。
【手続補正２４】
【補正対象書類名】明細書
【補正対象項目名】０１５４
【補正方法】変更
【補正の内容】
【０１５４】
図４６の電位偏り抑止回路４００は、通常書き込み用の転送パルス（垂直スタートパルス）ＶＳＴまたは再書き込み用の転送パルスＶＳＴ２を入力し出力する２入力ＯＲＧゲート４０１と、ＯＲゲート４０１の出力に対して縦続接続されたシフトレジスタ（ＳＲＧ）４０２〜４０４と、通常書き込み用の転送パルスＶＳＴによりセットされ、最終段のシフトレジスタ４０４によるパルスＶ３によりリセットされ、反転出力ＸＱからローレベルでアクティブのマスキング信号ＭＳＫを出力するＳＲ型フリップフロップ（ＳＲＦＦ）４０５と、中段のシフトレジスタ４０３の出力パルスＶ２、マスキング信号ＭＳＫおよびイネーブル信号ＥＮＢの論理積をとる３入力ＡＮＤゲート４０６と、極性認識パルスＰＯＬに同期してＡＮＤゲート４０６の出力信号Ｓ４０６を入力してＣＳリセット信号Ｃｓ ｒｅｓｅｔを出力するＣＳリセット回路４０７と、極性認識パルスＰＯＬに同期してシフトレジスタ４０４の出力パルスＶ３をラッチし、ＣＳリセット信号Ｃｓ ｒｅｓｅｔでラッチデータをリセットするＣＳラッチ回路４０８と、ＣＳラッチ回路４０８の出力をストレージ信号ＣＳとして出力する出力バッファ４０９と、を有する。
【手続補正２５】
【補正対象書類名】明細書
【補正対象項目名】０１６３
【補正方法】変更
【補正の内容】
【０１６３】
本実施形態においては、モニタ回路１２０側のゲートラインＧＴ２、ＧＴ１を時定数調整のために、配線を図５１（Ｂ）に示すように折り曲げて（蛇行させて）配置する。この場合、折り曲げ回数で時定数を調整する。
【手続補正２６】
【補正対象書類名】明細書
【補正対象項目名】０１８１
【補正方法】変更
【補正の内容】
【０１８１】
図５７は、本発明の実施形態に係る駆動方式、関連する容量結合駆動方式、および通常の１ＨＶｃｏｍ駆動方式の映像信号電圧と実効画素電位との関係を示す図である。
図５７において、横軸が映像信号電圧Ｖｓｉｇを、縦軸が実効画素電位ΔＶｐｉｘをそれぞれ示している。また、図５７中、Ａで示す線が本発明の実施形態に係る駆動方式の特性を、Ｃで示す線が関連する容量結合駆動方式の特性を、Ｂで示す線が通常の１ＨＶｃｏｍ駆動方式の特性を示している。
【手続補正２７】
【補正対象書類名】明細書
【補正対象項目名】０１８５
【補正方法】変更
【補正の内容】
【０１８５】
下記の数（８）に、本実施形態に係る駆動方式の上記数（４）に具体的な数値を設定した場合の黒表示のときと、黒表示のときの実効画素電位ΔＶｐｉｘ Ｂと白表示のときの実効画素電位ΔＶｐｉｘ Ｗの値を示す。
また、数（９）に関連する容量結合駆動方式の上記数（１）に具体的な数値を設定した場合の黒表示のときと、黒表示のときの実効画素電位ΔＶｐｉｘ Ｂと実効画素電位ΔＶｐｉｘ Ｗの値を示す。
【手続補正２８】
【補正対象書類名】明細書
【補正対象項目名】０１９２
【補正方法】変更
【補正の内容】
【０１９２】
なお、図４に図示していないリファレンスドライバは、信号ラインに伝搬させる映像用画素データを生成する階調電圧生成回路として機能する。
すなわち、モニタ回路１２０の正極性または負極性の第１モニタ画素部１０７−１、および、負極性または正極性の第２モニタ画素部１０７−２の検出画素電位に応じてリファレンスドライバに補正をかけるシステムは、映像信号Ｓｉｇの電位Ｖｓｉｇの補正系として機能する。
【手続補正２９】
【補正対象書類名】明細書
【補正対象項目名】０１９３
【補正方法】変更
【補正の内容】
【０１９３】
以上のように、本実施形態の液晶表示装置１００は、モニタ回路１２０の正極性または負極性の第１モニタ画素部１０７−１、および、負極性または正極性の第２モニタ画素部１０７−２の検出画素電位を受けて補正を行う補正系としては、図４９に示すように、第１の補正系としてのＶｃｏｍ補正系１１０Ａ（モニタ回路１２０の検出出力回路１１０）、第２の補正系としてのＶｃｓ補正系１１１Ａ（補正回路１１１）、および第３の補正系としてのＶｓｉｇ補正系１１３を有する。
Ｖｃｏｍ補正系１１０Ａは、主構成要素として比較器（Ｃｍｐ）１１０１、アンプ（Ａｍｐ）１１０２を含む。
Ｖｃｓ補正系１１１Ａは、主構成要素として比較器（Ｃｍｐ）１１１１、アンプ（Ａｍｐ）１１１２を含む。
Ｖｓｉｇ補正系１１３は、主構成要素として比較器（Ｃｍｐ）１１３１、アンプを含むリファレンスドライバ１１３２を含む。
なお、図５９に示す検出画素部（モニタ画素部）１０７Ａ，１０７Ｂ，１０７Ｃは、モニタ回路１２０の正極性または負極性の第１モニタ画素部１０７−１、および、負極性または正極性の第２モニタ画素部１０７−２と同等の機能構成を含む。
【手続補正３０】
【補正対象書類名】明細書
【補正対象項目名】０１９４
【補正方法】変更
【補正の内容】
【０１９４】
この図５９の構成は、各補正系に対応して検出画素部１０７Ａ，１０７Ｂ，１０７Ｃの３系統を設けている例である。
しかし、これでは回路面積の増大を招く。
そこで、本実施形態においては、図６０に示すように、１つの検出画素部１０７を形成し、この検出画素電位出力をスイッチ回路１１４によりスイッチングして各Ｖｃｏｍ補正系１１０Ａ、Ｖｃｓ補正系１１１Ａ、およびＶｓｉｇ補正系１１３に選択的に入力させる。
なお、図６０は、本実施形態に係る複数の補正系で一つの検出画素部（モニタ画素部）を共用する構成例を示す図である。
【手続補正３１】
【補正対象書類名】明細書
【補正対象項目名】０２０１
【補正方法】変更
【補正の内容】
【０２０１】
これらの補正系は、ＬＴＰＳによる一体成型によるのかＣＯＧ、ＣＯＦなどの外付けかは問わない。
図６２には、各Ｖｃｏｍ補正系１１０Ａ、Ｖｃｓ補正系１１１Ａ、およびＶｓｉｇ補正系１１３を外付けＩＣ１３０に搭載した例を示している。
【手続補正３２】
【補正対象書類名】明細書
【補正対象項目名】０２０５
【補正方法】変更
【補正の内容】
【０２０５】
第１モニタ画素部１０７−１と第２モニタ画素部１０７−２の検出画素電位出力ラインに並列に、それぞれ２つのスイッチＳＷ１０−１，ＳＷ１０−２、ＳＷ２０−１，ＳＷ２０−２を設けている。
スイッチＳＷ１０−１とＳＷ２０−１をＶｃｏｍ調整用画素（ｐｉｘ）電位処理部１１５に接続し、この画素電位処理部１１５の出力がＶｃｏｍ補正系１１０Ａの比較器１１０１に供給される。
また、スイッチＳＷ１０−２とＳＷ２０−２をＶｃｓ調整用画素（ｐｉｘ）電位処理部１１６に接続し、この画素電位処理部１１６の出力がＶｃｓ補正系１１１Ａの比較器１１１１に供給される。
そして、スイッチＳＷ１０−１，ＳＷ２０−１とスイッチＳＷ１０−２とＳＷ２０−２は交互にオンオフされる。
このような構成において、両極性の検出画素電位からＶｃｏｍ用検出、Ｖｃｓ用検出を１フィールド（Ｆ）ごとに交互に行い、それぞれの比較結果を見てＶｃｏｍ補正系１１０Ａ、Ｖｃｓ補正系１１１Ａに入力させる。
【手続補正３３】
【補正対象書類名】明細書
【補正対象項目名】０２０８
【補正方法】変更
【補正の内容】
【０２０８】
このように、垂直駆動回路１０２により、たとえば第１行目から順番にゲートライン１０４−１〜１０４−ｍが駆動されていくが、これに伴い、ストレージライン１０５−１〜１０５−ｍが駆動されていく。このとき、ゲートパルスで一のゲートラインを駆動した後、次のゲートラインのゲートパルスの立ち上がりのタイミングで、ストレージライン１０５−１〜１０５−ｍに印加するストレージ信号ＣＳ１〜ＣＳｍのレベルが、第１レベルＣＳＨと第２レベルＣＳＬが交互に選択されて印加される。
たとえば、第１行目のストレージライン１０５−１に第１レベルＣＳＨを選択してストレージ信号ＣＳ１が印加された場合、第２行目のストレージライン１０５−２には第２レベルＣＳＬが選択されてストレージ信号ＣＳ２が印加され、第３行目のストレージライン１０５−３に第１レベルＣＳＨが選択されてストレージ信号ＣＳ３が印加され、第４行目のストレージライン１０５−４には第２レベルＣＳＬが選択されストレージ信号ＣＳ４が印加され、以下同様にして交互に第１レベルＣＳＨと第２レベルＣＳＬが選択されストレージ信号ＣＳ５〜ＣＳｍがストレージライン１０５−５〜１０５−ｍに印加される。
このストレージ信号は、モニタ回路１２０のモニタ画素部１０７−１，１０７−２の画素電位が検出されて、この検出電位に基づいてＶｃｓ補正系１１１Ａにおいて、任意の電位になるように補正される。
【手続補正３４】
【補正対象書類名】明細書
【補正対象項目名】０２３４
【補正方法】変更
【補正の内容】
【０２３４】
【図１】一般的な液晶表示装置の構成例を示すブロック図である。
【図２】図１に示す一般的な液晶表示装置のいわゆる１ＨＶｃｏｍ反転駆動方式におけるタイミングチャートを示す。
【図３】ノーマリホワイト液晶の印加電圧と比誘電率との関係を示す図である。
【図４】本発明の一実施形態に係るアクティブマトリクス型表示装置の構成例を示す図である。
【図５】図４の回路の画素部の具体的な構成例を示す回路図である。
【図６】電源回路の説明図である
【図７】本実施形態の垂直駆動回路のゲートラインとストレージラインの駆動例を示すタイミングチャートである。
【図８】本実施形態に係るリファレンスドライバの基本構成を示すブロック図である。
【図９】ダイナミックレンジについて説明するための図である。
【図１０】本実施形態に係るリファレンスドライバ１４０の階調表現を維持可能な処理を示す図である。
【図１１】本実施形態に係るリファレンスドライバの基本的な等価回路を示す図である。
【図１２】図１１の回路のタイミングチャートである。
【図１３】昇圧処理がない場合とある場合の電圧波形を示す図である。
【図１４】本実施形態に係るリファレンスドライバの具体的な構成例を示す回路図である。
【図１５】図１４の回路のタイミングチャートである。
【図１６】図１４の回路のスイッチ制御のパルス発生回路の構成例を示す図である。
【図１７】第１モニタ画素部および第２モニタ画素部の１つのモニタ画素の構成例を示す図である。
【図１８】本実施形態に係るモニタ回路の基本概念を示す図である。
【図１９】本実施形態に係るモニタ回路における比較出力部の具体的な構成例を示す回路図である。
【図２０】本実施形態に係る駆動方式における時間的な処理の流れを示す波形図である。
【図２１】本実施形態の駆動方式による理想状態を示す図である。
【図２２】本実施形態に係る駆動方式において正（＋）極性と負（−）極性で画素電位Ｐｉｘ対Ｖｃｏｍ電位差の関係を示す図である。
【図２３】画素トランジスタのリーク要因を模式的に示す図である。
【図２４】本実施形態に係る駆動方式において正（＋）極性と負（−）極性でゲートカップリングおよび画素トランジスタのリークによる状態をまとめて示す図である。
【図２５】本実施形態に係るコモン電圧Ｖｃｏｍのセンター値の自動調整により、画素電位変動要因による影響を抑止できる項目を示す図である。
【図２６】モニタ画素を有効画素部の一部としてたとえば１行分あるいは１画素を含むように形成する例を示す図である。
【図２７】１フレーム期間の中間では表示画素により変動する信号ラインの影響を受けてモニタ画素電位が変動してしまう例を説明するための図である。
【図２８】複数のモニタ画素で単純にゲートラインを共有（共用）する例を示す図である。
【図２９】本実施形態に係るモニタ画素部における画素配置例を示す図である。
【図３０】図２９のモニタ画素部の駆動波形例を示す図である。
【図３１】モニタ回路の構成回路の他の配置例を示す図である。
【図３２】液晶セルギャップ、層間絶縁膜などのパネル面内バラツキによって表示画素と物性値の差異ができる可能性があることを説明するための図である。
【図３３】信号Ｓｉｇの電位によるオフセット補正について説明するための図である。
【図３４】信号Ｓｉｇの電位によるオフセット補正を実現可能な回路の第１の構成例を示す図である。
【図３５】信号Ｓｉｇの電位によるオフセット補正を実現可能な回路の第２の構成例を示す図である。
【図３６】検出系やＳｉｇ書き込み系をＣＯＧやＣＯＦなど外付けＩＣ内に実現することも可能であることを説明するための図である。
【図３７】付加容量によるオフセット補正の概要について説明するための図である。
【図３８】付加容量によるオフセット補正を採用した中間電位検出回路の構成例を示す回路図である。
【図３９】付加容量の接続タイミング例を示すタイミングチャートである。
【図４０】検出画素電位オフセット補正回路の画素電位ショートモデルを示す図である。
【図４１】付加容量値を変更した場合の画素電位波形を示す図である。
【図４２】付加容量ＣＯＦの定数を変更とする構成例を示す図である。
【図４３】交互にモニタ画素電位検出を行うようなスイッチのショート、オープン状態を繰り返すようなシステムで電位の偏りが生じる例を説明するための図である。
【図４４】モニタ画素電位のショート処理による電位の偏りを生じさせない方法を説明するための図である。
【図４５】モニタ画素電位のショート処理による電位の偏りを生じさせない方法をより具体的に説明するための図である。
【図４６】モニタ画素電位のショート処理による電位の偏りを生じさせない電位偏り抑止回路の第１の構成例を示す図である。
【図４７】図４６の回路のタイミングチャートである。
【図４８】モニタ画素電位のショート処理による電位の偏りを生じさせない電位偏り抑止回路の第２の構成例を示す図である。
【図４９】図４８の回路のタイミングチャートである。
【図５０】ゲートラインの時定数ずれの要因を説明するための図である。
【図５１】本実施形態における有効画素のレイアウトモデルとモニタ画素（検出画素）のレイアウトモデルを示す図である。
【図５２】ゲートラインの時定数を一致させる方法の一例を示す図である。
【図５３】ゲートラインの時定数を一致させる方法においてレイアウトオプションを用いる例を示す図である。
【図５４】本実施形態の主要な液晶セルの駆動波形を示すタイミングチャートである。
【図５５】式７における液晶セルの各容量を示す図である。
【図５６】液晶表示装置で使用される液晶材料（ノーマリホワイト液晶）を用いた場合の白表示のときに液晶に印加される実効画素電位ΔＶｐｉｘ Ｗの選定基準を説明するための図である。
【図５７】本発明の実施形態に係る駆動方式、関連する容量結合駆動方式、および通常の１ＨＶｃｏｍ駆動方式の映像信号電圧と実効画素電位との関係を示す図である。
【図５８】本発明の実施形態に係る駆動方式、および関連する容量結合駆動方式の映像信号電圧と輝度との関係を示す図である。
【図５９】各補正系に対応して検出画素部を３系統を設けている例を示す図である。
【図６０】本実施形態に係る複数の補正系で一つの検出画素部（モニタ画素部）を共用する構成例を示す図である。
【図６１】複数の補正系で一つの検出画素部（モニタ画素部）を共用する場合のスイッチング例を示す図である。
【図６２】各Ｖｃｏｍ補正系、Ｖｃｓ補正系、およびＶｓｉｇ補正系を外付けＩＣに搭載した例を示す図である。
【図６３】補正系を二系統ずつ選択する構成例を示す図である。
【図６４】Ｖｃｏｍ補正系とＶｓｉｇ補正系の二系統の補正系を設けた場合のより具体的な構成例を示す図である。
【図６５】図６４の回路のスイッチングのタイミング例を示す図である。
【図６６】コモン電圧Ｖｃｏｍのセンター値の自動調整システムを１ＨＶｃｏｍ反転駆動方式に採用した場合の波形例を示す図である。
【図６７】コモン電圧Ｖｃｏｍのセンター値の自動調整システムを１ＨＶｃｏｍ反転駆動方式に採用した場合の検出回路の構成例を示す図である。
【図６８】図６７の回路の波形例を示す図である。
【図６９】本発明が適用される電子機器である携帯電話機の構成の概略を示す外観図である。