(57)【要約】【課題】  論理回路への応用が可能なスピントランジスタを提供する。【解決手段】  逆スピン注入部Ｒを介して、ソースＳから注入された電子ｅｓ１のスピンとは逆向きのスピンの電子ｅｓ２を半導体ＳＭ内に注入すると、この逆向きスピンは、半導体ＳＭとドレインＤとの間のトンネル障壁によってドレインＤ内へは流れない。しかしながら、半導体ＳＭ内への注入された逆向きスピンの電子ｅｓ２は、電荷を有しているので、半導体ＳＭの電位が低下し、ソースＳと半導体ＳＭとの間のショットキ接触ＳＪによって形成されたポテンシャル障壁ＰＢの厚みが増加し、ソースＳから半導体ＳＭ内に電子が流れ込みにくくなる。すなわち、ゲート電極ＧＥへの印加電位と、逆スピン注入部Ｒから注入される逆向きスピン量の双方の入力によって、ドレインＤから出力される電子量が変化する。したがって、このスピントランジスタ１は、多入力の論理回路に利用することができる。【選択図】  図１
2008166564.tif 000002
【特許請求の範囲】
【請求項１】
強磁性体からなるソースと、
強磁性体からなるドレインと、
前記ソース及び前記ドレインが設けられ、前記ソースにショットキ接触した半導体と、
前記半導体上に直接又はゲート絶縁層を介して設けられたゲート電極と、
を備えたスピントランジスタにおいて、
前記半導体と前記ドレインとの間に形成されたトンネル障壁と、
前記半導体に設けられ、前記ソースの磁化の向きとは逆の磁化の向きを有する強磁性体からなる逆スピン注入部と、
を備えたことを特徴とするスピントランジスタ。
【請求項２】
前記トンネル障壁は、トンネル障壁絶縁層によって形成されていることを特徴とする請求項１に記載のスピントランジスタ。
【請求項３】
前記トンネル障壁絶縁層は、ＳｉＯ２、Ａｌ２Ｏ３、ＮｉＯ、ＣｏＦｅＯ、ＭｇＯ、ＣａＦ２及びＺｎＯからなる群から選ばれた少なくとも１種を含むことを特徴とする請求項１に記載のスピントランジスタ。
【請求項４】
請求項１に記載のスピントランジスタの前記ゲート電極に接続された第１入力端子と、
前記逆スピン注入部に接続された第２入力端子と、
前記ドレインに接続された出力端子と、
を備えた論理回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スピントランジスタに関する。
【背景技術】
【０００２】
近年、スピンエレクトロニクスに対する研究が注目されている。スピントランジスタは、電子のスピンを利用したトランジスタであり、新技術のイノベーションを起こすものとして期待されている。スピントランジスタは、新たな構造の記憶素子（特許文献１、特許文献２参照）や、多機能の論理回路（特許文献３参照）として利用することもでき、また、磁性体プロセスを用いて製造されることから、磁性素子の制御素子としての利用も考えられる。
【０００３】
特に、特許文献１においては、様々な構造のスピントランジスタが提案されており、特に、特許文献１の図１１においては、ソース及びドレインを構成する２つの強磁性金属（ＦＭ）間に、非磁性の半導体層を設け、この半導体層上に、ゲート絶縁層を介して電極を設けたスピントランジスタが開示されている。ソース及びドレインと半導体層との界面には、ショットキ接触が形成されている。
【０００４】
スピン偏極した電子は、ソースからショットキ障壁を通過して半導体層に注入される。半導体層に注入される電子のスピンの偏極の方向は、ソースの磁化方向に依存し、半導体層に注入されるキャリアのスピン偏極率はソースのスピン偏極率に依存する。
【０００５】
半導体層のチャネルを通ってドレイン内に注入される電子は、その偏極の方向に依存して散乱される。換言すれば、ソースからショットキ障壁をトンネルして半導体チャネルに注入された電子は、ドレイン側でスピン依存散乱する。ソースとドレインの磁化の向きが平行の場合には、ソース・ドレイン間の磁気抵抗は小さくなり、反平行の場合には磁気抵抗は大きくなる。
【特許文献１】特開２００４−１１１９０４号公報
【特許文献２】国際公開ＷＯ２００４／０７９８２７号パンフレット
【特許文献３】国際公開ＷＯ２００４／０８６６２５号パンフレット
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来のスピントランジスタにおいては、ゲート電極への電圧印加以外では電流制御が行えなかった。ゲート電極以外の特殊な制御入力が可能であるならば、多入力の論理回路への応用が可能となる。
【０００７】
本発明は、このような課題に鑑みてなされたものであり、論理回路への応用が可能なスピントランジスタを提供することを目的とする。
【課題を解決するための手段】
【０００８】
上述の課題を解決するため、本発明に係るスピントランジスタは、強磁性体からなるソースと、強磁性体からなるドレインと、ソース及びドレインが設けられ、ソースにショットキ接触した半導体と、半導体上に直接又はゲート絶縁層を介して設けられたゲート電極とを備えたスピントランジスタにおいて、半導体とドレインとの間に形成されたトンネル障壁と、半導体に設けられ、ソースの磁化の向きとは逆の磁化の向きを有する強磁性体からなる逆スピン注入部とを備えたことを特徴とする。
【０００９】
本発明のスピントランジスタによれば、ゲート電極に正電位を印加することにより、この正電位に対応して半導体内にｎ型のチャネルが形成されると同時に、ソースと半導体との間のショットキ接触によって形成されたポテンシャル障壁の厚みが減少し、半導体のチャネル内に流れ込む電子が増加する。なお、ソースは強磁性体からなるため、ソースから半導体内に注入された電子は、一方向の偏極スピンを有している。
【００１０】
ドレインの磁化の向きがソースと同一の場合、半導体内に注入された電子は、半導体とドレインとの間のトンネル障壁を通過して、ドレインに流れ込むが、逆スピン注入部を介して、ソースから注入された電子のスピンとは逆向きのスピンを半導体内に注入すると、この逆向きスピンは、半導体とドレインとの間のトンネル障壁によってドレイン内へは流れない。しかしながら、半導体内への注入された逆向きスピンの電子は電荷を有しているので、半導体の電位が低下し（エネルギーは増加する）、したがって、ソースと半導体との間のショットキ接触によって形成されたポテンシャル障壁の厚みが増加し、ソースから半導体内に電子が流れ込みにくくなる。
【００１１】
すなわち、ゲート電極への印加電位と、逆スピン注入部から注入される逆向きスピン量の双方の入力によって、ドレインから出力される電子量が変化する。したがって、このスピントランジスタは、多入力の論理回路に利用することができる。
【００１２】
なお、トンネル障壁は、トンネル障壁絶縁層によって形成されていることが好ましい。この場合、ドレインに流れ込む電子量の変化率、すなわち、スピントランジスタの電流変化率は従来に比べて極めて大きくなる。したがって、実用的なスピントランジスタとすることが可能である。
【００１３】
トンネル障壁絶縁層は、ＳｉＯ２、Ａｌ２Ｏ３、ＮｉＯ、ＣｏＦｅＯ、ＭｇＯ、ＣａＦ２及びＺｎＯからなる群から選ばれた少なくとも１種を含むことが好ましい。ＳｉＯ２はＳｉの熱酸化によって高品質のものを作製することが可能であるため、好適である。また、Ａｌ２Ｏ３はバリア高さが高いので電子の熱励起による伝導が起こりにくいので好適である。ＮｉＯは低抵抗化が容易であるため、好適である。ＣｏＦｅＯは、低抵抗化が容易であるため、好適である。更に、ＭｇＯは、分極率をＳｉＯ２よりも向上させることが可能であり、ＣａＦ２はＳｉと格子定数が整合するため、ＺｎＯは、低抵抗化が容易であるため、好適である。
【００１４】
また、本発明に係る論理回路は、スピントランジスタのゲート電極に接続された第１入力端子と、逆スピン注入部に接続された第２入力端子と、ドレインに接続された出力端子とを備えている。この場合、第1入力端子及び第２入力端子に入力される情報に応じて、出力端子から出力される電子量が異なることになる。
【発明の効果】
【００１５】
本発明のスピントランジスタによれば、論理回路への応用が可能である。
【発明を実施するための最良の形態】
【００１６】
以下、実施の形態に係るスピントランジスタについて説明する。なお、同一要素には同一符号を用いることとし、重複する説明は省略する。
（第１実施形態）
【００１７】
図１は第１実施形態に係るスピントランジスタ１の斜視図、図２は図１に示したスピントランジスタをＩＩ-ＩＩ矢印に沿って切ったスピントランジスタの縦断面構成を示す図である。
【００１８】
スピントランジスタ１は、強磁性体からなるソースＳと、強磁性体からなるドレインＤと、ソースＳ及びドレインＤが設けられ、ソースＳにショットキ接触した半導体ＳＭと、半導体ＳＭ上にゲート絶縁層ＧＩを介して設けられたゲート電極ＧＥとを備えたスピントランジスタ１において、半導体ＳＭとドレインＤとの間にトンネル障壁を構成するトンネル障壁絶縁層ＴＩを介在させている。
【００１９】
各ソースＳ、ドレインＤ、ゲート電極ＧＥ、逆スピン注入部Ｒ上には、それぞれ、バイアス印加用のコンタクト層Ｓ１、Ｄ１、Ｇ１、Ｒ１が電気的に接触して設けられている。コンタクト層Ｓ１、Ｄ１を介してソースＳとドレインＤとの間には一定電圧ＶＤＳが印加され、コンタクト層Ｓ１、Ｇ１を介してソースＳとゲート電極ＧＥとの間にはゲート電圧ＶＧＳが印加される。ゲート電圧ＶＧＳの印加の有無は、ゲート電極ＧＥとソースＳとの間に介在するスイッチＳＷ１によって決定される。
【００２０】
従来の半導体ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）においては、通常、キャリアの発生する方を「ソース」と定義している。すなわち、電子をキャリアとする場合にはソースからドレインに向けて電子が流れ、正孔をキャリアとする場合にはソースからドレインに向けて正孔が流れるものと定義している。従来の半導体ＭＯＳＦＥＴにおいて、いずれがソースであるかは、ゲート直下の半導体の導電型に応じて異なることとなる。
【００２１】
一方、本発明の実施形態のスピントランジスタにおいても、キャリアはスピン偏極した電子または正孔であり、半導体ＳＭの導電型に拘わらず、キャリアが半導体ＳＭに流れ込む方をソースとする。なお、ソースから注入されるのが正孔の場合には、正孔の保持するスピンとしては、抜けた電子の電子状態のスピンと反対のスピンを保持しているものとする。
【００２２】
同図では、ソースＳの磁化の向きＦＳは、Ｘ軸の正方向を向いており、ドレインＤの磁化の向きＦＤも、Ｘ軸の正方向を向いている。半導体ＳＭの厚み方向はＺ軸方向である。
【００２３】
また、半導体ＳＭとドレインＤとの間にはトンネル障壁絶縁層ＴＩからなるトンネル障壁が介在しており、このトンネル障壁は、半導体ＳＭからドレインＤに流れ込む電子をスピン状態に応じてフィルタリングしている。
【００２４】
更に、半導体ＳＭのＸＺ面には逆スピン注入部Ｒが設けられている。逆スピン注入部Ｒは、ソースＳの磁化の向きＦＳとは逆の磁化の向きＦＲを有する強磁性体からなる。ちなみに、ソースＳ及びドレインＤは、それぞれ半導体ＳＭ及びトンネル障壁絶縁層ＴＩのＹＺ面に設けられている。
【００２５】
ここで、各要素に用いることができる材料及び特記事項は以下の通りである。
【表１】
2008166564.tif 000003
【００２６】
なお、トンネル障壁絶縁層ＴＩは、ＳｉＯ２、Ａｌ２Ｏ３、ＮｉＯ、ＣｏＦｅＯ、ＭｇＯ、ＣａＦ２及びＺｎＯからなる群から選ばれた少なくとも１種を含むが好ましい。ＳｉＯ２はＳｉの熱酸化によって高品質のものを作製することが可能であるため、好適である。また、Ａｌ２Ｏ３はバリア高さが高いので電子の熱励起による伝導が起こりにくいので好適である。ＮｉＯは低抵抗化が容易であるため、好適である。ＣｏＦｅＯは、低抵抗化が容易であるため、好適である。更に、ＭｇＯは、分極率をＳｉＯ２よりも向上させることが可能であり、ＣａＦ２はＳｉと格子定数が整合するため、ＺｎＯは、低抵抗化が容易であるため、好適である。
【００２７】
また、ゲート絶縁層ＧＩとしては、酸化物の他、ＡｌＮ、ＧａＮなどの窒化物、ＣａＦ２などのフッ化物も用いることが可能である。
【００２８】
次に、上述のスピントランジスタ１の動作について説明する。
【００２９】
図３は、図１及び図２に示したスピントランジスタ１のゲート電極ＧＥ直下の半導体ＳＭ及びこれに隣接するソースＳ及びドレインＤのエネルギーバンド図である。同図では、半導体ＳＭの導電型がｎ型であって、図１のスイッチＳＷ１を接続し、ゲート電極ＧＥに電圧を印加した場合を示している。
【００３０】
図１のゲート電極ＧＥに正電位を印加することにより、この正電位に対応して半導体ＳＭ内にゲート電極ＧＥの直下にｎ型のチャネルが形成されると同時に、ソースＳと半導体ＳＭとの間のショットキ接触ＳＪによって形成されたポテンシャル障壁ＰＢの厚みｔが減少し、半導体ＳＭのチャネル内に流れ込む電子ｅｓ１が増加する。
【００３１】
なお、エネルギーバンド図においては、縦の正方向に大きいほどエネルギーが高く、縦の負方向に大きいほど電位が高い。
【００３２】
強磁性体金属のソースＳに注入された電子ｅｍは、ソースＳの磁化の向きＦＳと同じ方向（但し、電子の符号は負）の偏極スピンを有する。ソースＳと半導体ＳＭとの間のショットキ接触ＳＪによって形成されたポテンシャル障壁（空乏層）ＰＢの厚みｔは、トンネル効果が生じる厚みよりも小さく、ソースＳ内の電子ｅｍは半導体ＳＭ内に注入される。
【００３３】
なお、ソースＳは強磁性体からなるため、ソースＳから半導体ＳＭ内に注入された電子ｅｓ１は、一方向のスピンを有している。また、磁化の向きＦＳに平行なスピン磁気モーメントの電子の状態密度と、反平行なスピン磁気モーメントの電子の状態密度との比は、磁化の向きＦＳに平行なスピン磁気モーメントを持つ電子の数と、反平行なスピン磁気モーメントを持つ電子の数との比となる。
【００３４】
なお、同図中のＥｃは半導体ＳＭの伝導帯の下端のエネルギー準位、Ｅｖは価電子帯の上端のエネルギー準位を示している。
【００３５】
また、図１のスイッチＳＷ１を切断し、ゲート電極ＧＥに電圧を印加しない場合には、ポテンシャル障壁ＰＢの厚みｔは、トンネル効果が生じる厚みよりも大きくなり、ソースＳ内の電子ｅｍは半導体ＳＭ内に注入されなくなる。
【００３６】
ドレインＤの磁化の向きＦＤがソースＳの磁化の向きＦＳと同じ場合、この電子ｅｓ１は、トンネル障壁絶縁層ＴＩを通過し、ドレインＤに流れ込む。
【００３７】
なお、ドレインＤを構成する強磁性体とは、自発磁化を有するものであり、外部磁場が存在しないときにおいても磁気モーメントを有するものである。強磁性体の磁気モーメントの方向に平行なスピン磁気モーメントを持つ電子の状態と、反平行なスピン磁気モーメントを持つ電子の状態では、エネルギーが異なる。そのため、金属のフェルミ面の状態密度が電子のスピンの向きによって異なる。スピン磁気モーメントが自発磁化に平行な方向にある電子状態のフェルミ面での状態密度の方が、スピン磁気モーメントが自発磁化に反平行な方向にある電子状態のフェルミ面での状態密度よりも大きければ、その強磁性体のスピン分極率は正である。なお、伝導する電子の数は、金属のフェルミ面での状態密度に比例するのでスピンの向きによって伝導する電子の数が異なることになる。
【００３８】
また、半導体ＳＭからドレインＤに電子が流れ込む場合には、ＴＭＲ効果が生じている。すなわち、電子がトンネル障壁をトンネルして強磁性体のドレインＤに移動するときにおいては、電子のスピン磁気モーメントの方向と、強磁性体の磁化の方向ＦＤとの相対方向に依存して、電子がトンネル障壁をトンネルする確率が変化するが、本例では同一であるので、多数の電子がトンネルする。なお、ソースＳ及びドレインＤの磁化の向きＦＳ、ＦＤが若干変化する場合、これにより、電流変化が生じて抵抗変化が生じる。この際の抵抗変化率は、ドレインＤを構成する強磁性体内の電子のスピン磁気モーメントがフェルミ面における強磁性体の磁化方向と平行な状態の状態密度と、反平行な状態の状態密度の比に依存して決定される。
【００３９】
図４は、図１及び図２に示したスピントランジスタ１のゲート電極ＧＥ直下の半導体ＳＭ及びこれに隣接するソースＳ及びドレインＤのエネルギーバンド図である。本例では、ソースＳから注入された偏極スピンの電子ｅｓ１とは逆向きの偏極スピンの電子ｅｓ２が、逆スピン注入部Ｒから半導体ＳＭ内に注入された例を示している。
【００４０】
ドレインＤの磁化の向きＦＤがソースＳの磁化の向きＦＳと同一であるので、ソースＳから半導体ＳＭ内に注入された電子ｅｓ１は、半導体ＳＭとドレインＤとの間のトンネル障壁（トンネル障壁絶縁層ＴＩ）を通過して、ドレインＤに流れ込む。コンタクト層Ｒ１及び逆スピン注入部Ｒを介して、ソースＳから注入された電子ｅｓ１のスピンとは逆向きのスピンの電子ｅｓ２を半導体ＳＭ内に注入すると、この逆向きスピンは、半導体ＳＭとドレインＤとの間のトンネル障壁によってドレインＤ内へは流れない。しかしながら、半導体ＳＭ内への注入された逆向きスピンの電子ｅｓ２は、電荷を有しているので、半導体ＳＭの電位が低下し（エネルギーは増加する）、したがって、ソースＳと半導体ＳＭとの間のショットキ接触ＳＪによって形成されたポテンシャル障壁ＰＢの厚みが増加し、ソースＳから半導体ＳＭ内に電子が流れ込みにくくなる。
【００４１】
すなわち、ゲート電極ＧＥへの印加電位と、逆スピン注入部Ｒから注入される逆向きスピン量の双方の入力によって、ドレインＤから出力される電子量が変化する。したがって、このスピントランジスタ１は、多入力の論理回路に利用することができる。逆スピン注入部の数は複数とする構造も考えられる。
【００４２】
この論理回路は、図１を参照すると、スピントランジスタ１のゲート電極ＧＥに接続された第１入力端子ＩＮＰＵＴ１と、逆スピン注入部Ｒに接続された第２入力端子ＩＮＰＵＴ２と、ドレインＤに接続された出力端子ＯＵＴＰＵＴとを備えている。この場合、第1入力端子ＩＮＰＵＴ１及び第２入力端子ＩＮＰＵＴ２に入力される情報に応じて、出力端子ＯＵＴから出力される電子量が異なることになる。同図では、出力電流量を検出する電流計を出力端子ＯＵＴＰＵＴに接続した例を示している。
【００４３】
第１入力端子ＩＮＰＵＴ１及び第２入力端子ＩＮＰＵＴ２への入力と、出力電圧ＯＵＴＰＵＴの真理値表は以下の通りとなる。但し、第１入力端子ＩＮＰＵＴ１への入力が高電位の場合を「Ｈ」、第２入力端子ＩＮＰＵＴ２への入力が高電子流の場合を「Ｈ」、ＯＵＴＰＵＴが高電子流の場合を「Ｈ」とする。本例では、ＡＮＤ回路の第２入力端子ＩＮＰＵＴ２側にＮＯＴ回路を付加した論理回路が構成されている。
【００４４】
【表２】
2008166564.tif 000004
【００４５】
なお、上述のトンネル障壁は、トンネル障壁絶縁層ＴＩによって形成されており、ドレインＤに流れ込む電子量の変化率、すなわち、スピントランジスタ１の電流変化率は従来に比べて極めて大きくなる。したがって、実用的なスピントランジスタとすることが可能となる。
【００４６】
以上のように、上述のスピントランジスタ１では、ソースＳは強磁性体金属であり、半導体ＳＭの導電型はｎ型であり、この強磁性体金属の仕事関数φｍ、及び半導体ＳＭの仕事関数φｓは、φｍ＞φｓの関係を満たしている。
【００４７】
すなわち、ソースＳと半導体ＳＭとはショットキ接触ＳＪを形成しており、ショットキ接触ＳＪにより形成されるポテンシャル障壁ＰＢの厚みｔは、ゲート電極ＧＥへ印加される電位に応じてトンネル効果が生じる厚み以下に減少可能である。
【００４８】
仕事関数がφｍ＞φｓの関係を満たす場合には、ソースＳと半導体ＳＭとの間にスパイク状のポテンシャル障壁ＰＢが形成される。このポテンシャル障壁ＰＢにより、ゲート電極ＧＥに正電位（ソース・ゲート間に正電圧）を印加するまでは、平衡状態においては、ソースＳから半導体ＳＭ内には電子ｅｍが流れ込みにくくなるが、ゲート電位を上昇させた場合には、印加された電位に応じて半導体ＳＭのエネルギーが低下するため、スパイク状のポテンシャル障壁ＰＢの厚みｔが減少し、トンネル効果によってソースＳから半導体ＳＭ内に電子ｅｍが流れ込むことができる。
【００４９】
また、図３を参照すると、ドレインＤを構成する金属のフェルミ準位ＥＦと、これに隣接する半導体ＳＭの伝導帯ＥＣの下端との間には、電位差φＤが存在している。ゲート電圧の印加により、半導体ＳＭのエネルギーバンドが曲がる結果、ポテンシャル障壁ＰＢが薄くなるので、電子ｅｍがソースＳから半導体の伝導帯にトンネルするようになり、スピントランジスタ１に電流が流れる。ドレインＤでは、拡散伝導または、全く散乱が無い理想的な場合にはバリスティック伝導により、半導体ＳＭからドレインＤに電子ｅｓが移動し、この結果としてドレインＤと半導体ＳＭとの界面での電位差φＤが定まる。
【００５０】
ソースＳとドレインＤの磁化方向ＦＳ，ＦＤが平行である場合、これらが反平行な場合と比較して、ドレイン界面での電位差φＤが小さくなる。電位差φＤが小さい場合、ポテンシャル障壁ＰＢの厚みｔは薄くなり、電子ｅｍの半導体ＳＭへの注入確率が増加している。
【００５１】
次に、半導体ＳＭの導電型がｐ型である場合について説明する。この場合のスピントランジスタ１の構造は図１及び図２に示したものと同一である。
【００５２】
図５は、図１に示したスピントランジスタ１のゲート電極ＧＥ直下の半導体ＳＭ及びこれに隣接するソースＳ及びドレインＤのエネルギーバンド図である。同図では、半導体ＳＭの導電型がｐ型であって、図１のスイッチＳＷ１を切断し、ゲート電極ＧＥに電圧を印加していない場合を示している。
【００５３】
ソースＳと半導体ＳＭと界面はショットキ接触ＳＪを形成しており、ゲート電圧を印加しないときには、半導体ＳＭ内の正孔はソースＳ及びドレインＤのいずれにも注入されず、ソースＳ内の電子ｅｍは、半導体ＳＭのエネルギーバンドの曲がりの山を越えられないため、半導体ＳＭ内には注入されない。
【００５４】
図６は、スピントランジスタ１の図５と同じ箇所のエネルギーバンド図である。同図では、図１のスイッチＳＷ１を接続し、ゲート電極ＧＥに電圧を印加した場合を示している。
【００５５】
図１のゲート電極ＧＥに正電位を印加することにより、この正電位に対応して半導体ＳＭ内にゲート電極ＧＥの直下にｎ型のチャネルが形成されると同時に、半導体ＳＭのエネルギーバンドの山の高さ（エネルギー）が低下し、ソースＳ内の電子ｅｍは、半導体ＳＭ内には注入される。ソースＳは強磁性体からなるため、ソースＳから半導体ＳＭ内に注入された電子ｅｓは、一方向のスピンを有している。
【００５６】
ドレインＤの磁化の向きＦＤとソースＳと磁化の向きＦＳは同一であるため、半導体ＳＭの反転チャネル内に注入された電子ｅｓは、トンネル障壁絶縁層ＴＩを通過して、ドレインＤに流れ込む。なお、ドレイン界面に生じる電位差φＤは、ドレインＤの磁化の向きＦＤがソースＳの磁化の向きＦＳと平行の場合には、反平行の場合よりも十分に小さい。
【００５７】
以上のように、半導体ＳＭの導電型がｐ型のスピントランジスタ１では、ソースＳは強磁性体金属であり、ソースＳを構成する強磁性体金属の仕事関数φｍ、及び半導体ＳＭの仕事関数φｓは、φｍ＜φｓの関係を満たしており、ソースＳと半導体ＳＭとはショットキ接触しており、半導体ＳＭの伝導帯の下端の電位は、ゲート電極ＧＥへ印加される電位に応じて、ソースＳから半導体ＳＭへ電子が流れるように上昇可能である。
【００５８】
仕事関数がφｍ＜φｓの関係を満たす場合には、価電子帯の上端Ｅｖと金属との間には、正孔に対するポテンシャル障壁ＰＢが生じる一方で、半導体ＳＭの金属との界面の近傍には電子ｅｍに対する緩やかなエネルギー障壁ＥＰが存在するため（図５参照）、キャリアの移動は生じず、平衡状態においては、ソースＳから半導体ＳＭ内には電子は流れ込まない。ゲート電位を上昇させた場合には、ゲート電位の上昇に応じてゲート電極ＧＥの直下に電子が集まってくるが、これと共に、印加された電位に応じて緩やかなエネルギー障壁ＥＰは低下し、換言すれば、伝導帯Ｅｃの下端の電位が上昇し、ソースＳから半導体ＳＭ内に電子ｅｍが流れ込むことができるようになる。なお、その他の構造及び作用は、図１に示したものと同一である。
【００５９】
なお、上述のトンネル障壁は、半導体ＳＭとドレインＤとのショットキ障壁によって形成してもよい。すなわち、この場合、図１において、半導体ＳＭとドレインＤとが直接接触することとなる。
【００６０】
図７は、このような場合のスピントランジスタ１の図３と同じ箇所のエネルギーバンド図である。
【００６１】
半導体ＳＭとドレインＤとの界面にはショットキ接触によるポテンシャル障壁が形成されており、ゲート電圧の印加前の伝導帯の下端Ｅｃ’及び価電子帯の上端Ｅｖ’のエネルギーは、ゲート電圧の印加によって低下し、下端Ｅｃ及び上端Ｅｖとなる。また、同図には、半導体ＳＭとドレインＤとの間のショットキ接触によるポテンシャル障壁の高さφｓ、ゲート電圧の印加時の界面電位差φＤが示されている。半導体ＳＭとドレインＤとの間のポテンシャル障壁の厚みは、トンネル効果が生じる程度の厚さよりも小さく、これはトンネル障壁を構成している。なお、その他の構造及び機能は上述のものと同一であるので、説明を省略する。
（第２実施形態）
【００６２】
図８は、第２実施形態に係るスピントランジスタの縦断面構成を示す図である。
【００６３】
同図に示すように、ゲート電極ＧＥは半導体ＳＭ上に直接設けられていてもよい。本実施形態のスピントランジスタは、図１のものとかかる点で異なる。また、伝導チャネルはゲートの直下のみｎ型であり、ゲート電圧が印加されない場合にはソースドレイン電流が流れる。ゲートに負の電圧を印加することで、ｎ型の領域が反転し、消失することでソース‐ドレイン間電流が遮断される。なお、ゲート電極ＧＥと半導体ＳＭとはショットキ接触している。この場合、スピントランジスタは、ＭＥＳＦＥＴ（Ｍｅｔａｌ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）構造を有することになる。半導体ＳＭがＳｉである場合、Ｓｉとショットキ接触をする材料としては、Ａｌ，Ｍｏ，Ｐｔ，Ｗ，ＴｉＳｉ２，ＷＳｉ２、Ａｕなどが知られている。半導体ＳＭが化合物半導体である場合、例えば、ＧａＮである場合には、ＧａＮとショットキ接触をする材料としては、Ｔｉ／Ａｕ、Ａｕ、Ｔｉなどを用いることができる。半導体ＳＭがダイヤモンドである場合、ショットキ接触をする材料としてはＡｌ，Ａｕを用いることができる。なお、本実施形態においても、半導体ＳＭの導電型をｐ型としたり、半導体ＳＭとドレインＤとの間のトンネル障壁をショットキ接触によって形成することができることは言うまでもない。
【００６４】
また、上述の例では、スピン偏極した電子が半導体ＳＭ内に注入されているが、これは、ソース及びドレインの材料を例えばCo、CoFe、Ｎｉなどとして、前記の実施例でのそれぞれの半導体ＳＭの伝導型を逆にし、印可する電圧の極性を逆にすれば、偏極した正孔を半導体ＳＭ内に注入することもできる。これによっても同様の機能を発現させることが出来る。
【産業上の利用可能性】
【００６５】
本発明は、スピントランジスタ及び論理回路に利用することができる。
【図面の簡単な説明】
【００６６】
【図１】第１実施形態に係るスピントランジスタ１の斜視図である。
【図２】図１に示したスピントランジスタをＩＩ-ＩＩ矢印に沿って切ったスピントランジスタの縦断面構成を示す図である。
【図３】図１及び図２に示したスピントランジスタ１のゲート電極ＧＥ直下の半導体ＳＭ及びこれに隣接するソースＳ及びドレインＤのエネルギーバンド図である。
【図４】図１及び図２に示したスピントランジスタ１のゲート電極ＧＥ直下の半導体ＳＭ及びこれに隣接するソースＳ及びドレインＤのエネルギーバンド図である。
【図５】図１に示したスピントランジスタ１のゲート電極ＧＥ直下の半導体ＳＭ及びこれに隣接するソースＳ及びドレインＤのエネルギーバンド図である。
【図６】スピントランジスタ１の図５と同じ箇所のエネルギーバンド図である。
【図７】スピントランジスタ１の図３と同じ箇所のエネルギーバンド図である。
【図８】第２実施形態に係るスピントランジスタの縦断面構成を示す図である。
【符号の説明】
【００６７】
１・・・スピントランジスタ、Ｓ・・・ソース、Ｄ・・・ドレイン、Ｒ・・・逆スピン注入部、ＥＦ・・・フェルミ準位、ＥＰ・・・エネルギー障壁、ＦＳ，ＦＤ，ＦＲ・・・磁化方向、ＧＥ・・・ゲート電極、ＧＩ・・・ゲート絶縁層、ＰＢ・・・ポテンシャル障壁、ＳＪ・・・ショットキ接触、ＳＭ・・・半導体、ＳＷ１・・・スイッチ、ＴＩ・・・トンネル障壁絶縁層。
【図１】
2008166564.tif 000005
【図２】
2008166564.tif 000006
【図３】
2008166564.tif 000007
【図４】
2008166564.tif 000008
【図５】
2008166564.tif 000009
【図６】
2008166564.tif 000010
【図７】
2008166564.tif 000011
【図８】
2008166564.tif 000012