【手続補正書】
【提出日】平成21年3月18日(2009.3.18)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数の第１ステージで構成され、第１クロック、該第１クロックより１Ｈ期間遅延された位相を有する第２クロック、及び該第１クロックを反転した位相を有する第３クロックに応答して、４ｎ−３ゲートライン及び４ｎ−２ゲートラインにそれぞれ４ｎ−３ゲート信号及び４ｎ−２ゲート信号を出力する第１シフトレジスタと、
複数の第２ステージで構成され、前記第３クロック、前記第２クロックを反転した位相を有する第４クロック、及び前記第１クロックに応答して４ｎ−１ゲートライン及び４ｎゲートラインにそれぞれ４ｎ−１ゲート信号及び４ｎゲート信号を出力する第２シフトレジスタと、を有することを特徴とするゲート駆動回路。
【請求項２】
前記複数の第１ステージのうち、奇数番目の第１ステージは、前記第１クロックのハイレベルを前記４ｎ−３ゲートラインに前記４ｎ−３ゲート信号として出力し、前記第２クロックに応答して前記４ｎ−３ゲート信号をオフ電圧にダウンさせ、前記第３クロックに応答して前記４ｎ−３ゲート信号を前記オフ電圧に維持させ、前記第１クロックに応答して前記４ｎ−３ゲート信号を前記オフ電圧に維持させ、
前記複数の第１ステージのうち、偶数番目の第１ステージは、前記第２クロックのハイレベルを前記４ｎ−２ゲートラインに前記４ｎ−２ゲート信号として出力し、前記第３クロックに応答して前記４ｎ−２ゲート信号を前記オフ電圧にダウンさせ、前記第１クロックに応答して前記４ｎ−２ゲート信号を前記オフ電圧に維持させることを特徴とする請求項１記載のゲート駆動回路。
【請求項３】
前記複数の第１ステージのうち、奇数番目の第１ステージは、前記第１クロックのハイレベルを前記４ｎ−３ゲートラインに１Ｈ期間前記４ｎ−３ゲート信号として出力し、前記第２クロックに応答して１Ｈ期間前記４ｎ−３ゲート信号をオフ電圧にダウンさせ、前記第３クロックに応答して２Ｈ期間前記４ｎ−３ゲート信号を前記オフ電圧に維持させ、前記第１クロックに応答して２Ｈ期間前記４ｎ−３ゲート信号を前記オフ電圧に維持させ、
前記複数の第１ステージのうち、偶数番目の第１ステージは、前記第２クロックのハイレベルを前記４ｎ−２ゲートラインに１Ｈ期間前記４ｎ−２ゲート信号として出力し、前記第３クロックに応答して２Ｈ期間前記４ｎ−２ゲート信号を前記オフ電圧にダウンさせ、前記第１クロックに応答して２Ｈ期間前記４ｎ−２ゲート信号を前記オフ電圧に維持させることを特徴とする請求項１記載のゲート駆動回路。
【請求項４】
前記奇数番目の第１ステージは、
前記第１クロックのハイレベルを前記４ｎ−３ゲートラインに前記４ｎ−３ゲート信号として出力する第１レフトトランジスタと、
前記第２クロックのハイレベルに応答してハイレベルの前記第４ｎ−３ゲート信号をオフ電圧にダウンさせる第２レフトトランジスタと、
前記第３クロックのハイレベルに応答して前記第４ｎ−３ゲート信号を前記オフ電圧に維持させる第３ライトトランジスタと、
前記第１クロックのハイレベルに応答して前記第４ｎ−３ゲート信号を前記オフ電圧に維持させる第４レフトトランジスタと、を含むことを特徴とする請求項２記載のゲート駆動回路。
【請求項５】
前記奇数番目の第１ステージは、
前記第１レフトトランジスタのゲート電極とソース電極との間に連結され、充電された電荷に応答して前記第１レフトトランジスタをターンオンさせる第１レフトキャパシタと、
開始信号または前記４ｎゲート信号に応答して前記第１レフトキャパシタを充電させる第５レフトトランジスタと、
前記４ｎ−２ゲート信号に応答して前記第１レフトトランジスタをターンオフさせる第６レフトトランジスタと、
前記開始信号または前記４ｎゲート信号に応答して前記第１クロックをオフ電圧にダウンさせる第７レフトトランジスタと、
前記第１クロックに第２レフトキャパシタを介して応答し前記第１レフトトランジスタをターンオフさせる第８レフトトランジスタと、を更に含むことを特徴とする請求項４記載のゲート駆動回路。
【請求項６】
前記第１、第２、第４乃至第８レフトトランジスタは、前記４ｎ−３ゲートラインの第１端部に隣接して具備され、前記第３ライトトランジスタは、前記４ｎ−３ゲートラインの第２端部に隣接して具備されることを特徴とする請求項５記載のゲート駆動回路。
【請求項７】
前記偶数番目の第１ステージは、
前記第２クロックのハイレベルを前記４ｎ−２ゲート信号として前記４ｎ−２ゲートラインに出力する第９レフトトランジスタと、
前記第３クロックのハイレベルに応答してハイレベルの前記第４ｎ−２ゲート信号をオフ電圧にダウンさせる第１０ライトトランジスタと、
前記第１クロックのハイレベルに応答して前記第４ｎ−２ゲート信号を前記オフ電圧に維持させる第１１レフトトランジスタと、を含むことを特徴とする請求項２記載のゲート駆動回路。
【請求項８】
前記偶数番目の第１ステージは、
前記第９レフトトランジスタのゲート電極とソース電極との間に連結され、充電された電荷に応答して前記第９レフトトランジスタをターンオンさせる第３レフトキャパシタと、
前記４ｎ−３ゲート信号に応答して前記第３レフトキャパシタを充電させる第１２レフトトランジスタと、
前記４ｎ−１ゲート信号に応答して前記第９レフトトランジスタをターンオフさせる第１３レフトトランジスタと、
前記４ｎ−３ゲート信号に応答して前記第２クロックをオフ電圧にダウンさせる第１４レフトトランジスタと、
前記第２クロックに第４レフトキャパシタを介して応答し前記第９レフトトランジスタをターンオフさせる第１５レフトトランジスタと、を更に含むことを特徴とする請求項７記載のゲート駆動回路。
【請求項９】
前記第９、第１１乃至第１５レフトトランジスタは、前記４ｎ−２ゲートラインの第１端部に隣接して具備され、前記第１０ライトトランジスタは、前記４ｎ−２ゲートラインの第２端部に隣接して具備されることを特徴とする請求項８記載のゲート駆動回路。
【請求項１０】
前記複数の第２ステージのうち、奇数番目の第２ステージは、前記第３クロックのハイレベルを前記４ｎ−１ゲートラインに前記４ｎ−１ゲート信号として出力し、前記第４クロックに応答して前記４ｎ−１ゲート信号をオフ電圧にダウンさせ、前記第１クロックに応答して前記４ｎ−１ゲート信号を前記オフ電圧に維持させ、前記第３クロックに応答して前記４ｎ−１ゲート信号を前記オフ電圧に維持させ、
前記複数の第２ステージのうち、偶数番目の第２ステージは、前記第４クロックのハイレベルを前記４ｎゲートラインに前記４ｎゲート信号として出力し、前記第１クロックに応答して前記４ｎゲート信号を前記オフ電圧にダウンさせ、前記第３クロックに応答して前記４ｎゲート信号を前記オフ電圧に維持させることを特徴とする請求項１記載のゲート駆動回路。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】ゲート駆動回路
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正の内容】
【０００１】
本発明は、ゲート駆動回路に関し、より詳細には全体的なサイズを減少させることが可能なゲート駆動回路に関する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
そこで、本発明は上記従来の表示装置のゲート駆動回路における問題点に鑑みてなされたものであって、本発明の目的は、全体的なサイズを減少させるためのゲート駆動回路を提供することにある。