【手続補正書】
【提出日】平成21年1月16日(2009.1.16)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の電圧制御発振器と、
前記第１の電圧制御発振器の出力が接続される第１の周波数変換回路と、
前記第１の周波数変換回路の出力が第１の入力に接続され、第２の入力に第１の基準信号が接続される第１の位相比較器と、
前記第１の位相比較器の出力が接続される第１のチャージポンプ回路と、
前記第１のチャージポンプ回路の出力が接続される第１のループフィルタとを具備し、
前記第１のループフィルタの出力が前記第１の電圧制御発振器の入力に接続されて成り、
前記第１の位相比較器の前記第２の入力に、第１の基準信号と周波数が変化するループ特性検出用の第１の信号源とを選択的に接続可能に構成され、
前記第１の信号源は、前記第１の基準信号を発生させる過程で生じる遅延を補償する構成を有することを特徴とする位相同期ループ回路。
【請求項２】
請求項１において、
前記第１の電圧制御発信器の出力に接続された第１のカウンタと、
前記第１のカウンタの出力に接続された第１の積分器と、
前記第１の積分器の検出結果に基いてループ特性を検出する制御部とを有することを特徴とする位相同期ループ回路。
【請求項３】
請求項１において、
前記周波数が変化する第１の信号源は、前記周波数をフラクショナル周波数に設定し得るものであることを特徴とする位相同期ループ回路。
【請求項４】
請求項１において、
前記周波数が変化する第１の信号源は、第１のシグマデルタ変調器を含むことを特徴とする位相同期ループ回路。
【請求項５】
請求項１において、
前記第１の位相比較器の前記第１の入力側に設けられた第１のスイッチと、前記第２の入力側に設けられた第２のスイッチとを備え、
前記第１のスイッチは、前記位相同期ループ回路の動作状態応じて、前記第１の入力を、前記第１の周波数変換回路の出力に直接的に接続された第１のパスと、前記第１の周波数変換回路の出力が分周器を経由して接続された第２のパスのいずれかに切替えられるように構成され、
前記第２のスイッチは、前記位相同期ループ回路の動作状態応じて、前記第２の入力を、前記第１の基準信号もしくは前記周波数が変化する第１の信号源のいずれかに切替えられるように構成されていることを特徴とする位相同期ループ回路。
【請求項６】
請求項２において、
前記第１の積分器を複数段の積分器で構成したことを特徴とする位相同期ループ回路。
【請求項７】
請求項２において、
前記第１の積分回路で用いるクロックとして、前記第１の位相比較器の第１の入力側の入力信号を用いることを特徴とする位相同期ループ回路。
【請求項８】
請求項５において、
前記第１の基準信号を生成するためのローカル信号と、前記第１の周波数変換回路へ入力するローカル信号とを、フラクショナル型の発信器からなる同一の高周波発信器で生成することを特徴とする位相同期ループ回路。
【請求項９】
請求項４において、
前記第１の信号源の分周器の出力信号を、前記シグマデルタ変調器のクロックとして使用することを特徴とする位相同期ループ回路。
【請求項１０】
請求項９において、
ループ特性検出モードにおいて、前記第１のスイッチは、前記第１の周波数変換回路の出力が２分周器を経由して接続された第２のパスに接続され、通常モードの１／２の周波数を前記第１の位相比較器の入力信号として用いるように構成されていることを特徴とする位相同期ループ回路。
【請求項１１】
請求項７において、
前記第１のシグマデルタ変調器を動作させた状態で位相同期ループをロック状態にし、異なる動作状態に変化させることで、ループ特性を検出するための信号を生成することを特徴とする位相同期ループ回路。
【請求項１２】
請求項２において、
前記周波数が変化するループ特性検出用の第１の信号源は、ループ特性検出用の第１の周波数ｆ１と第２の周波数ｆ２のステップ状に変化する周波数を与えるものであり、前記ステップ入力後の第２の周波数ｆ２の継続時間は、時定数に基く所定の値であることを特徴とする位相同期ループ回路。
【請求項１３】
請求項１２において、
前記第１の周波数ｆ１の継続時間と前記第２の周波数ｆ２の継続時間を相違させたことを特徴とする位相同期ループ回路。
【請求項１４】
請求項２において、
前記制御部は、
前記第１の位相比較器の前記第２の入力に、ループ特性検出用の第１の周波数ｆ１と第２の周波数ｆ２がステップ状に印加されたときの前記第１の積分器による測定時間を、前記第１の周波数ｆ１と前記第２の周波数ｆ２とで相違させたことを特徴とする位相同期ループ回路。
【請求項１５】
請求項２において、
前記積分器のクロックとして、前記高周波発信器の出力信号を分周器で分周した信号を使用することを特徴とする位相同期ループ回路。
【請求項１６】
第１の電圧制御発振器と、
前記第１の電圧制御発振器の出力が接続される第１の周波数変換回路と、
前記第１の周波数変換回路の出力が第１の入力に接続され、第２の入力に第１の基準信号が接続される第１の位相比較器と、
前記第１の位相比較器の出力が接続される第１のチャージポンプ回路と、
前記第１のチャージポンプ回路の出力が接続される第１のループフィルタとを有するオフセットＰＬＬ送信機であって、
前記第１の位相比較器の前記第２の入力に、周波数が可変でかつ分周数を変化させた周波数に設定し得るループ特性検出用の第１の信号源が接続可能に構成され、
前記第１の電圧制御発振器の出力側に接続された第１のカウンタと、
前記第１のカウンタの出力に接続された第１の積分器と、
前記第１の積分器の検出結果に基いてループ特性を検出し、検出結果を前記チャージポンプの電流値にフィードバックする制御部とを備えたことを特徴とするオフセットＰＬＬ送信機。
【請求項１７】
ＰＬＬ送信機を含むシンセサイザブロックを有する通信用高周波集積回路であって、
前記ＰＬＬ送信機は、
第１の電圧制御発振器と、
前記第１の電圧制御発振器の出力が接続される第１の周波数変換回路と、
前記第１の周波数変換回路の出力が第１の入力に接続され、第２の入力に第１の基準信号が接続される第１の位相比較器と、
前記第１の位相比較器の出力が接続される第１のチャージポンプ回路と、
前記第１のチャージポンプ回路の出力が接続される第１のループフィルタとを有するＰＬＬ送信機であり、
前記第１の位相比較器の前記第２の入力に、周波数が可変でかつ分周数を変化させた周波数に設定し得るループ特性検出用の第１の信号源が接続可能に構成され、
前記第１の電圧制御発振器の出力側に接続された第１のカウンタと、
前記第１のカウンタの出力に接続された第１の積分器と、
前記第１の積分器の検出結果に基いてループ特性を検出し、検出結果を前記チャージポンプの電流値にフィードバックする制御部とを備えたことを特徴とする通信用高周波集積回路。
【請求項１８】
請求項１７において、
平面形状が実質的に矩形の半導体チップの第１の角に、前記第１の電圧制御発振器を位置させ、
前記第１の周波数変換回路を前記半導体チップの第２の角に位置させ、
前記第１の電圧制御発振器と前記第１の周波数変換回路との間に、前記第１のカウンタと前記第１の積分器および前記制御部とを配置した、
ことを特徴とする通信用高周波集積回路。
【請求項１９】
請求項１８において、
前記第１の基準信号を生成するためのローカル信号と前記第１の周波数変換回路へ入力するローカル信号とを生成するフラクショナル型の第２の電圧制御発振器と、該第２の電圧制御発振器の基準信号のクロック信号を生成するための電圧制御型水晶発振器とを有してなり、
前記半導体チップは平面形状がほぼ正方形であり、
前記第２の電圧制御発振器を、前記半導体チップの前記第１、第２の角を含まない辺の近傍に配置し、
前記電圧制御型水晶発振器を前記半導体チップの第３の角に位置させた、
ことを特徴とする通信用高周波集積回路。
【請求項２０】
高周波集積回路部と、ベースバンド信号処理を行うＬＳＩ部とパワーアンプ部とアンテナ部と基準信号を生成するクリスタル部で構成された、マルチバンド方式の移動体通信システムであって、
前記高周波集積回路部は、ＰＬＬ送信機を含むシンセサイザブロックを有しており、
前記ＰＬＬ送信機は、
第１の電圧制御発振器と、
前記第１の電圧制御発振器の出力が接続される第１の周波数変換回路と、
前記第１の周波数変換回路の出力が第１の入力に接続され、第２の入力に第１の基準信号が接続される第１の位相比較器と、
前記第１の位相比較器の出力が接続される第１のチャージポンプ回路と、
前記第１のチャージポンプ回路の出力が接続される第１のループフィルタとを有するＰＬＬ送信機であり、
前記第１の位相比較器の前記第２の入力に、周波数が可変でかつ分周数を変化させた周波数に設定し得るループ特性検出用の第１の信号源が接続可能に構成され、
前記第１の電圧制御発振器の出力側に接続された第１のカウンタと、
前記第１のカウンタの出力に接続された第１の積分器と、
前記第１の積分器の検出結果に基いてループ特性を検出し、検出結果を前記チャージポンプの電流値にフィードバックする制御部とを備えたことを特徴とする無線通信システム。
【請求項２１】
べースバンド信号処理部と、送信系回路と、受信系回路と、分周比が可変なシンセサイザブロックとを持ち、複数の周波数帯に対応したマルチバンド方式の半導体回路装置であって、
前記受信系回路から出力される信号は前記べースバンド信号処理部に入力され、
前記べースバンド信号処理部から出力される信号は前記送信系回路に入力されて前記送信系回路に含まれる直交変調器により第１の基準信号となり、
前記シンセサイザブロックは、水晶発振器から入力されるクロック信号の周波数を変化させ、前記外部クロック信号をローカル信号として、前記送信系回路と、前記受信系回路とに供給し、
前記送信系回路は、オフセットＰＬＬ送信機を備えており、
前記オフセットＰＬＬ送信機は、
第１の電圧制御発振器と、
前記第１の電圧制御発振器の出力が接続される第１の周波数変換回路と、
第１の入力には前記第１の周波数変換回路の出力が入力され、第２の入力には、前記第１の基準信号と、第１の信号源の出力信号とが選択的に入力される第１の位相比較器と、
前記第１の位相比較器の出力が接続される第１のチャージポンプ回路と、
前記第１のチャージポンプ回路の出力が接続される第１のループフィルタと、
前記第１の電圧制御発振器の出力に接続された第１のカウンタと、
前記第１のカウンタの出力に接続された第１の積分器と、
前記第１の積分器の検出結果に基づいて前記オフセットＰＬＬ送信機のループ特性を検出し、検出結果を前記チャージポンプの電流値にフィードバックする制御部と
を備え、
前記ローカル信号は、前記送信系回路の前記第１の周波数変換回路に入力され、
前記ループ特性は、前記第１の信号源の出力信号の周波数を変化させることによって検出されることを特徴とする半導体回路装置。
【請求項２２】
請求項２１において、
前記第１の信号源は、前記出力信号の周波数をフラクショナル周波数に設定し得るものであることを特徴とする半導体回路装置。
【請求項２３】
請求項２１において、
前記第１の信号源は、第１のシグマデルタ変調器を含むことを特徴とする半導体回路装置。
【請求項２４】
請求項２１において、
前記第１の位相比較器の前記第１の入力側に設けられた第１のスイッチと、前記第２の入力側に設けられた第２のスイッチとを備え、
前記第１のスイッチは、前記オフセットＰＬＬ送信機の動作状態に応じて、前記第１の入力を、前記第１の周波数変換回路の出力に直接的に接続された第１のパスと、前記第１の周波数変換回路の出力が分周器を経由して接続された第２のパスのいずれかに切替えられるように構成され、
前記第２のスイッチは、前記オフセットＰＬＬ送信機の動作状態応じて、前記第２の入力を、前記第１の基準信号もしくは前記第１の信号源のいずれかに切替えられるように構成されていることを特徴とする半導体回路装置。
【請求項２５】
請求項２１において、
前記第１の積分器を複数段の積分器で構成したことを特徴とする半導体回路装置。
【請求項２６】
請求項２１において、
前記第１の積分回路で用いるクロックとして、前記第１の位相比較器の第１の入力側の入力信号を用いることを特徴とする半導体回路装置。
【請求項２７】
ベースバンド信号処理部と、送信系回路と、受信系回路と、シンセサイザブロックとを持った半導体回路装置であって、
前記受信系回路から出力される信号は前記ベースバンド信号処理部に入力され、
前記ベースバンド信号処理部から出力される信号は前記送信系回路に入力されて前記送信系回路に含まれる直交変調器により第１の基準信号となり、
前記シンセサイザブロックは、水晶発振器から入力されるクロック信号からローカル信号を生成し、前記ローカル信号を前記送信系回路と、前記受信系回路とに供給し、
前記送信系回路は、オフセットＰＬＬ送信機を備えており、
前記オフセットＰＬＬ送信機は、
第１の電圧制御発振器と、
前記第１の電圧制御発振器の出力が接続される第１の周波数変換回路と、
第１の入力には前記第１の周波数変換回路の出力が入力され、第２の入力には、前記第１の基準信号と、第１の信号源の出力信号とが選択的に入力される第１の位相比較器と、
前記第１の位相比較器の出力が接続される第１のチャージポンプ回路と、
前記第１のチャージポンプ回路の出力が接続される第１のループフィルタと、
前記第１の電圧制御発振器の出力に接続された第１のカウンタと、
前記第１のカウンタの出力に接続された第１の積分器と、
前記第１の積分器の検出結果に基づいて前記オフセットＰＬＬ送信機のループ特性を検出し、検出結果を前記チャージポンプの電流値にフィードバックする制御部とを備え、
前記ローカル信号は、前記送信系回路の前記第１の周波数変換回路に入力され、
前記ループ特性は、前記第１の信号源の出力信号の周波数を変化させることによって検出されることを特徴とする半導体回路装置。
【請求項２８】
請求項２７において、
前記第１の信号源は、前記出力信号の周波数をフラクショナル周波数に設定し得るものであることを特徴とする半導体回路装置。
【請求項２９】
請求項２７において、
前記第１の信号源は、第１のシグマデルタ変調器を含むことを特徴とする半導体回路装置。
【請求項３０】
請求項２７において、
前記第１の位相比較器の前記第１の入力側に設けられた第１のスイッチと、前記第２の入力側に設けられた第２のスイッチとを備え、
前記第１のスイッチは、前記オフセットＰＬＬ送信機の動作状態に応じて、前記第１の入力を、前記第１の周波数変換回路の出力に直接的に接続された第１のパスと、前記第１の周波数変換回路の出力が分周器を経由して接続された第２のパスのいずれかに切替えられるように構成され、
前記第２のスイッチは、前記オフセットＰＬＬ送信機の動作状態応じて、前記第２の入力を、前記第１の基準信号もしくは前記第１の信号源のいずれかに切替えられるように構成されていることを特徴とする半導体回路装置。
【請求項３１】
請求項２７において、
前記第１の積分器を複数段の積分器で構成したことを特徴とする半導体回路装置。
【請求項３２】
請求項２７において、
前記第１の積分回路で用いるクロックとして、前記第１の位相比較器の第１の入力側の入力信号を用いることを特徴とする半導体回路装置。