【手続補正書】
【提出日】平成21年9月2日(2009.9.2)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００５７
【補正方法】変更
【補正の内容】
【００５７】
図１にはＳＯＩ構造の特徴を考慮した電源遮断可能回路６及び電源非遮断回路７の基本的な回路構成が例示される。電源配線ＶＤＤとグランド配線ＶＳＳの間に配置された電源遮断可能回路６は電源スイッチ１０としての厚膜ＭＯＳトランジスタＭＮｔｋ，ＭＰｔｋを有し、電源非遮断回路７は電源スイッチとしての厚膜ＭＯＳトランジスタＭＮｔｋ，ＭＰｔｋを有していない。電源遮断可能回路６において電源スイッチ１０としての厚膜ＭＯＳトランジスタＭＮｔｋ，ＭＰｔｋには、複数の薄膜ＭＯＳトランジスタＭＮｔｎ，ＭＰｔｎから成るＣＭＯＳインバータに代表されるような回路が直列接続される。電源非遮断回路７も複数の薄膜ＭＯＳトランジスタＭＮｔｎ，ＭＰｔｎが直列されたＣＭＯＳインバータに代表されるような回路を有する。例えばグランド電圧ＶＳＳが０Ｖ、電源電圧ＶＤＤが１．５Ｖのとき、薄膜ＭＯＳトランジスタＭＮｔｎ，ＭＰｔｎのゲート入力電圧振幅は１．５Ｖとされ、このとき電源スイッチ１０を構成する厚膜ＭＯＳトランジスタＭＮｔｋ，ＭＰｔｋのゲート入力電圧振幅は３．３Ｖとされる。特に図示はしないが、電源遮断可能回路６における電源スイッチ１０として厚膜ＭＯＳトランジスタはＭＮｔｋ，ＭＰｔｋの何れか一方だけを用い、或いは一つの電源遮断可能回路において双方の厚膜ＭＯＳトランジスタＭＮｔｋ，ＭＰｔｋを用いるようにしてもよい。尚、図面上のＭＯＳトランジスタの記号標記に関し、ｐチャンネル型ＭＯＳトランジスタのゲートには丸印を付することによってｎチャンネル型ＭＯＳトランジスタと区別し、厚膜ＭＯＳトランジスタのゲートを相対的に厚く標記することによって薄膜ＭＯＳトランジスタと区別する。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００５９
【補正方法】変更
【補正の内容】
【００５９】
図１０にはバルク型のＭＯＳトランジスタで構成される電源遮断可能領域と電源非遮断領域の回路構成を図１の比較例として示す。バルク型ＣＭＯＳ回路は図１１の例示されるように、ｐチャンネル型ＭＯＳトランジスタＭＢＰｔｎはｎ型ウェル領域ＮＷＥＬに、ｎチャンネル型ＭＯＳトランジスタＭＢＮｔｎはｐ型ウェル領域ＰＷＥＬに形成され、ウェル領域分離が行なわれ、基板ＢＰＬとウェル領域ＰＷＥＬ、ＮＷＥＬの間、ウェル領域ＰＷＥＬ、ＮＷＥＬとソースＳＯＣ・ドレインＤＲＮとの間は逆方向バイアスされて、電気的な分離が行なわれている。ＬＯＣＳは側方の素子分離を行なうロコスである。特に図示はしないが外部入出力回路用の厚膜のｎチャンネル型ＭＯＳトランジスタＭＢＮｔｋ及び厚膜のｐチャンネル型ＭＯＳトランジスタＭＢＰｔｋも同様にウェル領域分離が行なわれる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００７１
【補正方法】変更
【補正の内容】
【００７１】
図２１には電源遮断可能回路６＿１にプリミティブセルＰＭＶＣ＿７の一部を利用し、電源遮断可能回路６＿２にプリミティブセルＰＭＶＣ＿６を利用し、電源非遮断回路７にプリミティブセルＰＭＶＣ＿２を利用した状態が示される。電源遮断領域６＿１，６＿２に応じて電源スイッチ１０の導電型を相違させ、また、電源スイッチを別々に設けてある。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００７３
【補正方法】変更
【補正の内容】
【００７３】
図２３には種々のボディー電位のＭＯＳＭＯＳトランジスタが隣接配置された状態が示される。電源遮断可能回路６と電源非遮断回路７に配置されるＭＯＳトランジスタのボディー電位をソースバイアスしたりするときその電位は、ＭＯＳトランジスタの直列段数などに応じて相違される。そのようにボディー電位が種々異なるＭＯＳトランジスタであっても、夫々のトランジスタのボディーＢＤＹは埋め込み酸化膜ＥＯＸ及び分離領域ＦＴＩ，ＰＴＩによって自ずから電気的分離が達成されている。これにより、図２３に例示されるように種々のボディー電位と種々の導電型のＭＯＳトランジスタを隣り合わせに配置することが可能になる。これはゲート電圧が相違される厚膜ＭＯＳトランジスタＭＰｔｋ、ＭＮｔｋと薄膜ＭＯＳトランジスタＭＰｔｎ，ＭＮｔｎとの間においても同じである。したがって、図２３に例示されるように、電源スイッチに関して階層構造を採用することも自由に行なうことができる。例えば、一つの電流直流経路にｎチャンネル型厚膜ＭＯＳトランジスタＭＮｔｋによって構成される上位階層電源スイッチ１０＿３とｐチャンネル型厚膜ＭＯＳトランジスタＭＰｔｋによって構成される下位階層電源スイッチ１０＿４を介在させた回路構成を採用すること、下位階層の電源スイッチとしてｎチャンネル型厚膜ＭＯＳトランジスタＭＮｔｋによって構成される電源スイッチ１０＿５を介在させた回路構成を採用すること、下位階層の電源スイッチとしてｐチャンネル型薄膜ＭＯＳトランジスタＭＰｔｎによって構成される電源スイッチ１０＿１１、或いはｎチャンネル型薄膜ＭＯＳトランジスタＭＮｔｎによって構成される電源スイッチ１０＿１２を採用することも可能である。また、一つの電流直流経路にｐチャンネル型厚膜ＭＯＳトランジスタＭＰｔｋによって構成される上位階層電源スイッチ１０＿６と下位階層電源スイッチ１０＿７とを介在させた回路構成を採用すること、下位階層電源スイッチとしてｎチャンネル型薄膜ＭＯＳトランジスタＭＮｔｎによって構成される電源スイッチ１０＿１３を採用することも可能である。また、電流経路に厚膜ＭＯＳトランジスタＭＮｔｋによって構成される電源スイッチ１０＿８とｐチャンネル型厚膜ＭＯＳトランジスタＭＰｔｋによって構成される電源スイッチ１０＿９とを上位階層電源スイッチとして混在させることも可能である。このとき更に、ｐチャンネル型薄膜ＭＯＳトランジスタＭＰｔｎによって構成された下位階層電源スイッチ１０＿１５、ｎチャンネル型薄膜ＭＯＳトランジスタＭＮｔｎによって構成された下位階層電源スイッチ１０＿１４、又はｎチャンネル型厚膜ＭＯＳトランジスタＭＮｔｋによって構成された下位階層電源スイッチ１０＿１６を適宜採用することも可能である。回路構成若しくは回路機能に応じてきめ細かく電源スイッチ制御を行うことが容易になる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００８５
【補正方法】変更
【補正の内容】
【００８５】
《突入電流を抑制するボディーバイアス制御》
前述のようにＳＯＩ構図のＭＯＳトランジスタを採用した場合、電源遮断可能回路と電源非遮断回路との間ではウェル分離等を要しないから、相互間では電源配線やグランド配線を共有することが本質的に可能にされる。このとき、電源非遮断回路と電源配線やグランド配線を共有する電源遮断可能回路において電源スイッチがターンオンされると、その瞬間、そこに突入電流が流れ、電源配線やグランド配線にノイズが載る。図３４に例示されるようにｎチャンネルＭＯＳトランジスタＭＮｔｋから成る電源スイッチ１０の場合、そこに突入電流が流れることによってグランド配線ＶＳＳの電圧が不所望に浮いてしまう。このグランド電位ＶＳＳの浮きはグランド配線を共有する電源非遮断回路において論理閾値電圧を変動させ、入力電圧に対する動作マージンが小さくなり、誤動作を生ずる虞が増すことになる。図示はしないが、ｐチャンネルＭＯＤＳトランジスタＭＰｔｋから成る電源スイッチの場合、そこに突入電流が流れることによって電源配線ＶＤＤの電圧が不所望に低下し、これによっても同様に、電源配線を共有する電源非遮断回路において誤動作を生ずる虞が増すことになる。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００９１
【補正方法】変更
【補正の内容】
【００９１】
電源スイッチの制御回路は、システムコントローラ（ＳＹＳＣＯＮ）３０、電源スイッチ制御回路（ＶＳＷＣ）３１、ボディーバイアス生成回路（ＢＢＧＥＮ）３２、及びボディーバイアス制御回路（ＢＢＣＯＮ）３３によって構成される。ボディーバイアス生成回路（ＢＢＧＥＮ）３２はリバースバイアス電圧−Ｖｂｎｒとフォワードバイアス電圧Ｖｂｎｆを生成する。電源スイッチ制御回路（ＶＳＷＣ）３１は電源スイッチ１０のスイッチ制御信号ＶＣを出力する。ボディーバイアス制御回路３３はボディーバイアス電圧ＶＢＮを出力する。システムコントローラ３０は半導体集積回路の動作モードに従って、電源スイッチ制御回路３１に対する動作指示信号ＭＳＣ、ボディーバイアス制御回路３３に対する動作指示信号ＢＩＡＳ＿Ｎ，ＢＩＡＳ＿Ｐを出力する。信号ＭＳＣは電源遮断可能回路６の回路に対するイネーブルモードに応答して電源スイッチ１０のオン動作を指示し、低消費電力モードに応答して電源スイッチ１０のオフ動作を指示する。信号ＢＩＡＳ＿Ｎは低消費電力モードにおける低リークモードに応答してリバースバイアス電圧−Ｖｂｎｒによるボディーバイアスを指示する。信号ＢＩＡＳ＿Ｐはイネーブルモードにおける高速モードに応答してフォワードバイアス電圧Ｖｂｎｆによるボディーバイアスを指示する。システムコントローラ３０は低消費電力モードからイネーブルモードに遷移するとき、電源スイッチ１０をオン動作させる前に、電源スイッチ１０がリバースバイアスされているかを判定し、そうでなければ信号ＢＩＡＳ＿Ｎにて電源スイッチ１０のリバースバイアスを達成した後に、電源を投入する。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００９２
【補正方法】変更
【補正の内容】
【００９２】
図３８において通常オフモードの時、信号ＢＩＡＳ＿Ｎはハイレベルに反転されると（時刻ｔ０）、これに応答してボディーバイアス制御回路３３はボディーバイアス電圧ＶＢＮをグランドレベルＶＳＳ（０Ｖ）からリバースバイアス電圧−Ｖｂｎｒに変更し(時刻ｔ１)、電源遮断可能回路６を低リークモードとする。この後、システムコントローラ３０が割り込み等によって低消費電力モードの解除指示を認識すると、信号ＭＳＣをハイレベルに反転して（時刻ｔ２）、電源スイッチ制御回路３１に制御信号ＶＣを用いて電源スイッチ１０をオン動作させる(時刻ｔ３)。制御信号ＶＣの電圧は論理回路の電源電圧ＶＤＤよりもレベルの高い入出力回路の動作電圧ＶＣＣとされる。時刻ｔ3における電源再投入の時、電源スイッチ１０はリバースバイアスされて高閾値電圧にされているから、突入電流によるグランド電圧の浮きが抑制されて、電源非遮断回路における誤動作が防止される。システムコントローラ３０は電源スイッチ制御回路３１から電源再投入のアクノリッジ信号ＡＣＫを受け取ると（時刻ｔ４）、信号ＢＩＡＳ＿Ｎにてボディーバイアス制御回路３３にリバースバイアスの解除を指示し（時刻ｔ５）、ボディーバイアス制御回路３３がリバースバイアスを解除する（時刻ｔ６）。これによって電源遮断可能回路６は通常オンモードで動作可能にされる。この後、システムコントローラ３０が割り込み等によって高速動作の指示を認識すると、信号ＢＩＡＳ＿Ｐをハイレベルに反転して（時刻ｔ７）、ボディーバイアス制御回路３３にボディーバイアス信号ＢＶＮをグランドレベルＶＳＳ（０Ｖ）からフォワードバイアス電圧Ｖｂｎｆに変更させ(時刻ｔ８)、電源遮断可能回路６を高速モードで動作可能とする。時刻ｔ５から時刻ｔ６の間は通常オンモードよりも動作速度の遅い低速動作モードとされる。このような低速動作モードは、低消費電力を優先させて回路を動作可能にするパワーダウンモードとして位置付けることができる。更にパワーダウンモードにおいてはスイッチ制御信号ＶＣを入出力回路用に比較的高い電圧から、コア論理回路の比較的低い動作電源ＶＤＤに切替えてもよい。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】０１２０
【補正方法】変更
【補正の内容】
【０１２０】
電源スイッチ８３３，８４３は、低電位側電源Ｖｓｓｇ（２）ラインに共通接続される。そしてこの低電位側電源Ｖｓｓｇ（２）ラインが電源スイッチ１１２を介して低電位側電源Ｖｓｓラインに結合される。電源スイッチ１１２は、電源スイッチ８３３，８４３の上位に位置する電源スイッチであり、この電源スイッチ１１２がオフされることにより、電源遮断エリア８３，８４への電源供給を同時に遮断することができる。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】０１３１
【補正方法】変更
【補正の内容】
【０１３１】
例えば図４１に示されるようにセル領域１０３が複数の電源遮断エリアＡ〜Ｆに分けられている場合を考える。この電源遮断エリアＡ〜Ｆは、それに対応する電源スイッチにより電源供給の遮断が可能とされる。セル領域１０３の中央部には電源スイッチ領域１０２が形成される。この電源スイッチ領域１０３は、グローバル領域１０２−１とローカル領域１０２−２とを含む。ローカル領域１０２−２は、グローバル領域１０２−１を挟むように形成される。グローバル領域１０２−１には、ローカル領域１０２−２よりも上位の電源スイッチ（Ｇｌｏｂａｌ  ＳＷ）が形成され、ローカル領域１０２−２には上記グローバル領域１０２−１の電源スイッチ（Ｇｌｏｂａｌ  ＳＷ）よりも下位の電源スイッチ（ｌａ，ｌｂ，ｌｃ，ｌｄ，ｌｅ，ｌｆ）が形成される。上記グローバル領域１０２−１の電源スイッチ（Ｇｌｏｂａｌ  ＳＷ）により、ローカル領域１０２−２における電源スイッチ（ｌａ，ｌｂ，ｌｃ，ｌｄ，ｌｅ，ｌｆ）への低電位側電源Ｖｓｓの供給停止が可能とされる。
【手続補正１０】
【補正対象書類名】図面
【補正対象項目名】図２４
【補正方法】変更
【補正の内容】
【図２４】
2007201414.tif 000001
【手続補正１１】
【補正対象書類名】図面
【補正対象項目名】図４１
【補正方法】変更
【補正の内容】
【図４１】
2007201414.tif 000002