(57)【要約】【課題】相変化メモリ装置とその製造方法を提供する。【解決手段】相変化メモリ装置では、基板と、基板上に形成される金属栓と、金属栓上に形成され、金属栓と電気的に接続される相変化材料層と、相変化材料層上に形成され、相変化材料層と電気的に接続される加熱電極と、加熱電極上に形成される導電層とを含む。【選択図】図１ｍ
2008182230.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成される金属栓と、
前記金属栓上に形成され、前記金属栓と電気的に接続される相変化材料層と、
前記相変化材料層上に形成され、前記相変化材料層と電気的に接続される加熱電極と、
前記加熱電極上に形成される導電層とを含む相変化メモリ装置。
【請求項２】
請求項１記載の相変化メモリ装置において、
前記加熱電極は、環状であることを特徴とする相変化メモリ装置。
【請求項３】
請求項１記載の相変化メモリ装置において、
前記相変化材料層上に形成される柱状の誘電体層を備え、
前記加熱電極は、前記誘電体層の側壁に形成されることを特徴とする相変化メモリ装置。
【請求項４】
請求項１記載の相変化メモリ装置において、
前記加熱電極によって取り囲まれた開口部に充填される誘電体材料をさらに含むことを特徴とする相変化メモリ装置。
【請求項５】
請求項１記載の相変化メモリ装置において、
前記相変化材料層は、アンチモン化ガリウム（ＧａＳｂ）、ゲルマニウムテルライド（ＧｅＴｅ）、ゲルマニウムアンチモンテルル（Ｇｅ−Ｓｂ−Ｔｅ，ＧＳＴ）、銀インジウムアンチモンテルル（Ａｇ−Ｉｎ−Ｓｂ−Ｔｅ）、あるいはその組み合わせを含むことを特徴とする相変化メモリ装置。
【請求項６】
請求項１記載の相変化メモリ装置において、
前記加熱電極は、金属シリサイド、あるいは窒化金属シリサイドを含むことを特徴とする相変化メモリ装置。
【請求項７】
請求項１記載の相変化メモリ装置において、
前記加熱電極は、耐火性の金属シリサイド、耐火性の金属窒化物、耐火性の窒化金属シリサイドを含むことを特徴とする相変化メモリ装置。
【請求項８】
請求項１記載の相変化メモリ装置において、
前記加熱電極層は、物理気相成長法（ｐｈｙｓｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ、ＰＶＤ）、熱蒸発法（ｔｈｅｒｍａｌ  ｅｖａｐｏｒａｔｉｏｎ）、パルスレーザー蒸着（ｐｕｌｓｅｄ  ｌａｓｅｒ  ｄｅｐｏｓｉｔｉｏｎ）、あるいは有機金属気相成長法（ｍｅｔａｌ  ｏｒｇａｎｉｃ  ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ，ＭＯＣＶＤ）の方式で形成されることを特徴とする相変化メモリ装置。
【請求項９】
基板を提供するステップと、
金属栓と、前記金属栓と電気的に接続される相変化材料層とを前記基板上に順次形成するステップと、
前記相変化材料層と電気的に接続される加熱電極を前記相変化材料層上に形成するステップと、
前記加熱電極上に導電層を形成するステップとを含む相変化メモリ装置の製造方法。
【請求項１０】
請求項９記載の相変化メモリ装置の製造方法において、
前記加熱電極は、環状であることを特徴とする相変化メモリ装置の製造方法。
【請求項１１】
請求項９記載の相変化メモリ装置の製造方法において、
前記相変化材料層上に柱状の第一誘電体層を形成するステップと、
前記相変化材料層と前記第一誘電体層上に加熱電極層を全面的に堆積するステップと、
前記加熱電極層に異方性エッチングを用いて、前記第一誘電体層の側壁に加熱電極を形成するステップとをさらに含むことを特徴とする相変化メモリ装置の製造方法。
【請求項１２】
請求項１１記載の相変化メモリ装置の製造方法において、
前記加熱電極に第二誘電体層を形成するステップと、
平坦化プロセスを行い、前記加熱電極層が露出されるまで、前記第二誘電体層の一部を除去し、前記加熱電極を形成するステップとをさらに含むことを特徴とする相変化メモリ装置の製造方法。
【請求項１３】
請求項９記載の相変化メモリ装置の製造方法において、
前記相変化材料層上に柱状の第一誘電体層を形成するステップと、
堆積と異方性エッチング方式を用いて、前記第一誘電体層の側壁に加熱電極層を形成するステップと、
第二誘電体層を充填し、前記加熱電極層を覆うステップと、
平坦化プロセスを行い、前記加熱電極層が露出されるまで、前記第二誘電体層の一部を除去し、前記加熱電極を形成するステップとをさらに含むことを特徴とする相変化メモリ装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、相変化メモリ装置およびその製造方法に関し、特に、小さい接触面積、高いメモリ密度を有する相変化メモリ装置およびその製造方法に関するものである。
【背景技術】
【０００２】
相変化メモリは、不揮発性メモリとして、次世体にもっとも評価されており、不揮発性、操作速度が速い、製造プロセスが簡単で、半導体製造プロセスと互換性を有する長所を備えている。相変化メモリの発展傾向は、操作電流を絶えず下げることであるため、相変化材料層と加熱電極との間の接触面積を絶えず縮小しなければならない。如何にして、同じ半導体の製造技術を用いて、メモリ密度がさらに高い不揮発性メモリを製作するかが重要な発展方向である。米国Ｏｖｏｎｙｘ社は、メモリ密度を高めるために、相変化材料と底面電極間の接触面積をカップ状の幅の加熱電極と相変化材料間の接触面積に縮小している（特許文献１参照）。
【０００３】
よって、小さい接触面積、高いメモリ密度の要求に符合し、フォトリソグラフィの解像度の制限を受けない相変化メモリ装置が必要とされる。
【０００４】
【特許文献１】米国特許第７，０２３，００９号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、相変化メモリ装置とその製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
請求項１の相変化メモリ装置では、基板と、基板上に形成される金属栓と、金属栓上に形成され、金属栓と電気的に接続される相変化材料層と、相変化材料層上に形成され、相変化材料層と電気的に接続される加熱電極と、加熱電極上に形成される導電層とを含む。
【０００７】
請求項２の相変化メモリ装置では、加熱電極は、環状である。
【０００８】
請求項３の相変化メモリ装置では、相変化材料層上に形成される柱状の誘電体層を備え、加熱電極は、誘電体層の側壁に形成される。
【０００９】
請求項４の相変化メモリ装置では、加熱電極によって取り囲まれた開口部に充填される誘電体材料をさらに含む。
【００１０】
請求項５の相変化メモリ装置では、相変化材料層は、アンチモン化ガリウム（ＧａＳｂ）、ゲルマニウムテルライド（ＧｅＴｅ）、ゲルマニウムアンチモンテルル（Ｇｅ−Ｓｂ−Ｔｅ，ＧＳＴ）、銀インジウムアンチモンテルル（Ａｇ−Ｉｎ−Ｓｂ−Ｔｅ）、あるいはその組み合わせを含む。
【００１１】
請求項６の相変化メモリ装置では、加熱電極は、金属シリサイド、あるいは窒化金属シリサイドを含む。
【００１２】
請求項７の相変化メモリ装置では、加熱電極は、耐火性の金属シリサイド、耐火性の金属窒化物、耐火性の窒化金属シリサイドを含む。
【００１３】
請求項８の相変化メモリ装置では、加熱電極層は、物理気相成長法（ｐｈｙｓｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ、ＰＶＤ）、熱蒸発法（ｔｈｅｒｍａｌ  ｅｖａｐｏｒａｔｉｏｎ）、パルスレーザー蒸着（ｐｕｌｓｅｄ  ｌａｓｅｒ  ｄｅｐｏｓｉｔｉｏｎ）、あるいは有機金属気相成長法（ｍｅｔａｌ  ｏｒｇａｎｉｃ  ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ，ＭＯＣＶＤ）の方式で形成される。
【００１４】
請求項９の相変化メモリ装置の製造方法では、基板を提供するステップと、金属栓と、金属栓と電気的に接続される相変化材料層とを基板上に順次形成するステップと、相変化材料層と電気的に接続される加熱電極を相変化材料層上に形成するステップと、加熱電極上に導電層を形成するステップとを含む。
【００１５】
請求項１０の相変化メモリ装置の製造方法では、加熱電極は、環状である。
【００１６】
請求項１１の相変化メモリ装置の製造方法では、相変化材料層上に柱状の第一誘電体層を形成するステップと、相変化材料層と第一誘電体層上に加熱電極層を全面的に堆積するステップと、加熱電極層に異方性エッチングを用いて、第一誘電体層の側壁に加熱電極を形成するステップとをさらに含む。
【００１７】
請求項１２の相変化メモリ装置の製造方法では、加熱電極に第二誘電体層を形成するステップと、平坦化プロセスを行い、加熱電極層が露出されるまで、第二誘電体層の一部を除去し、加熱電極を形成するステップとをさらに含む。
【００１８】
請求項１３の相変化メモリ装置の製造方法では、相変化材料層上に柱状の第一誘電体層を形成するステップと、堆積と異方性エッチング方式を用いて、第一誘電体層の側壁に加熱電極層を形成するステップと、第二誘電体層を充填し、加熱電極層を覆うステップと、平坦化プロセスを行い、加熱電極層が露出されるまで、第二誘電体層の一部を除去し、加熱電極を形成するステップとをさらに含む。
【００１９】
請求項１４の相変化メモリ装置の製造方法では、加熱電極層は、物理気相成長法、熱蒸発法、パルスレーザー蒸着、あるいは有機金属気相成長法の方式で形成される。
【発明の効果】
【００２０】
本発明の相変化メモリ装置は、相変化材料層を先に定義し、次に、その上に環状の加熱電極を製造し、上から下へと相変化材料層に接触させる。相変化材料層と環状の加熱電極の接触面積は、環状の加熱電極のサイズにより決定され、加熱電極層を堆積する時に、膜厚を制御することで、接触面積を減少することができ、フォトリソグラフィの解像度の制限を受けずに、メモリ密度を高める要求を達成できる。
【発明を実施するための最良の形態】
【００２１】
本発明についての目的、特徴、長所が一層明確に理解されるよう、以下に実施形態を例示し、図面を参照にしながら、詳細に説明する。
【実施例】
【００２２】
図１ａ〜図１ｍは、本発明の実施例１の相変化メモリ装置の断面図である。図２ａ〜図２ｇは、本発明の実施例２の相変化メモリ装置の断面図である。図の同じ符号は、同じ素子を表している。
【００２３】
図１ａは、本発明の実施例１の相変化メモリ装置の断面図である。相変化メモリ装置の製造プロセスは、基板３００を提供し、基板３００は、シリコン基板である。その他の実施例では、シリコンゲルマニウム（ＳｉＧｅ）、バルク半導体（ｂｕｌｋ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、歪み半導体（ｓｔｒａｉｎｅｄ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、化合物半導体（ｃｏｍｐｏｕｎｄ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、シリコン・オン・インシュレータ（ｓｉｌｉｃｏｎ  ｏｎ  ｉｎｓｕｌａｔｏｒ，ＳＯＩ）、あるいは一般的に用いられる半導体基板を用いることができる。本実施例では、基板３００は、すでに製造が完成したトランジスタ（ｔｒａｎｓｉｓｔｏｒ）、例えば、相補型金属酸化膜半導体（ＣＭＯＳ）、あるいはバイポーラ接合トランジスタ（ｂｉｐｏｌａｒ  ｊｕｎｃｔｉｏｎ  ｔｒａｎｓｉｓｔｏｒ，ＢＪＴ）を含むことができる。例えば、化学気相成長（ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ，ＣＶＤ）などの従来の薄膜堆積プロセスを用い、基板３００に誘電体層３０２を形成することができる。誘電体層３０２は、二酸化ケイ素（ＳｉＯ2）、窒化ケイ素（Ｓｉ3Ｎ4）、あるいはその他類似の誘電材料を含むことができる。パターン化されたフォトレジスト層（図示せず）を用いて、誘電体層３０２を覆い、金属栓３０４の形成位置を定義して、異方性エッチングのステップを行い、基板３００が露出されるまで、フォトレジストに覆われていない誘電体層３０２を除去し、パターン化されたフォトレジスト層を除去し、金属栓３０４に対応する開口部を形成する。続いて、例えば、物理気相成長法、スパッタ法（ｓｐｕｔｅｒｉｎｇ）、低圧化学気相成長（ｌｏｗ  ｐｒｅｓｓｕｒｅ  ＣＶＤ，ＬＰＣＶＤ）と、原子層成長（ａｔｏｍｉｃ  ｌａｙｅｒ  ＣＶＤ，ＡＬＤ）、あるいは化学メッキ法（ｅｌｅｃｔｒｏｌｅｓｓ  ｐｌａｔｉｎｇ）等の方式を用いて、誘電体層３０２に金属層（図に図示しない）を形成し、開口部を充填することができる。例えば、化学機械研磨（ｃｈｅｍｉｃａｌ  ｍｅｃｈａｎｉｃａｌ  ｐｏｌｉｓｈｉｎｇ，ＣＭＰ）の平坦化プロセスを行い、余分な金属層を除去し、金属栓３０４を形成する。金属栓３０４はタングステン（ｔｕｎｇｓｔｅｎ，Ｗ）を含むことができる。
【００２４】
図１ｂは、相変化材料層３０６の形成方法を示している。例えば、物理気相成長法、熱蒸発法、パルスレーザー堆積、あるいは有機金属化学気相成長法等の方式を用いて、誘電体層３０２および金属栓３０４を全面的に相変化材料層３０６（ｐｈａｓｅ  ｃｈａｎｇｅ  ｆｉｌｍ，ＰＣ  ｆｉｌｍ）で覆うことができる。相変化材料層３０６は、二元系、三元系、あるいは四元系カルコゲナイド（ｃｈａｌｃｏｇｅｎｉｄｅ）を含むことができ、例えば、アンチモン化ガリウム（ＧａＳｂ）、ゲルマニウムテルライド（ＧｅＴｅ）、ゲルマニウムアンチモンテルル（Ｇｅ−Ｓｂ−Ｔｅ，ＧＳＴ）、銀インジウムアンチモンテルル（Ａｇ−Ｉｎ−Ｓｂ−Ｔｅ）、あるいはその組み合わせからなる。
【００２５】
続いて、例えば、物理気相成長法、熱蒸発法、パルスレーザー堆積、あるいは有機金属気相成長法等の方式を用いて、相変化材料層３０６ａに拡散バリア層を形成することができ（図に図示しない）、これは選択的なステップである。拡散バリア層は、窒化タングステン（ＷＮ）、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）、窒化チタンケイ素（ＴｉＳｉＮ）、あるいは、シリコン窒化タンタル（ＴａＳｉＮ）の金属窒化物を含むことができる。
【００２６】
続いて、図１ｃでは、パターン化されたフォトレジスト層（図示せず）を用いて、相変化材料層３０６と拡散バリア層を覆い、異方性エッチングのステップを行い、フォトレジストに覆われていない相変化材料層３０６と拡散バリア層を除去し、パターン化されたフォトレジスト層を除去し、相変化材料層３０６ａを形成する。相変化材料層３０６ａは、金属栓３０４と電気接続される。
【００２７】
図１ｄでは、例えば、化学気相成長の薄膜堆積プロセスを用いて、全面的に誘電体層３０８を形成し、相変化材料層３０６ａと、相変化材料層３０６ａに覆われていない誘電体層３０２を覆うことができる。続いて、図１ｅに示されるように、例えば、化学機械研磨の平坦化プロセスを行い、相変化材料層３０６ａの表面が露出されるまで、余分な誘電体層３０８を除去する。
【００２８】
図１ｆでは、例えば、化学気相成長等の従来の薄膜堆積プロセスを用いて、全面的に誘電体層３１０を形成し、相変化材料層３０６ａと、誘電体層３０８を覆うことができる。
【００２９】
続いて、図１ｇでは、パターン化されたフォトレジスト層（図示せず）を用いて、誘電体層３１０（図１ｆ）を覆い、誘電体層３１０ａの形成位置を定義して、異方性エッチングのステップを行い、相変化材料層３０６ａが露出されるまで、フォトレジストに覆われていない誘電体層３１０を除去し、パターン化されたフォトレジスト層を除去し、柱状の誘電体層３１０ａ（第一誘電体層）を形成する。
【００３０】
図１ｈは、加熱電極層３１２の形成方法を示している。例えば、物理気相成長法、熱蒸発法、パルスレーザー堆積、あるいは有機金属気相成長法等の方式を用いて、全面的に加熱電極層３１２を形成することができる。
【００３１】
続いて、図１ｉに示されるように、異方性エッチングのステップを行い、柱状の誘電体層３１０ａの側壁に環状の加熱電極３１２ａを形成する。加熱電極３１２ａは、金属シリサイド、あるいは窒化金属シリサイドを含むことができる。例えば、加熱電極３１２ａは、コバルトサリサイド（Ｃｏ−ｓａｌｉｃｉｄｅ，ＣｏＳｉX）、タンタルサリサイド（Ｔａ−ｓａｌｉｃｉｄｅ，ＴａＳｉX）、ニッケルサリサイド（Ｎｉ−ｓａｌｉｃｉｄｅ，ＮｉＳｉX）、チタンサリサイド（Ｔｉ−ｓａｌｉｃｉｄｅ，ＴｉＳｉX）、タングステンサリサイド（Ｗ−ｓａｌｉｃｉｄｅ，ＷＳｉX）、あるいはその他の耐火性の金属シリサイドの金属シリサイド（ｍｅｔａｌ  ｓｉｌｉｃｉｄｅ）を含むことができる。また、ＣｏＳｉXＮY、ＴａＳｉXＮY、ＮｉＳｉXＮY、ＴｉＳｉXＮY、ＷＳｉXＮY、あるいはその他の耐火性の窒化金属シリサイドであることもできる。加熱電極３１２ａのサイズは、加熱電極層３１２の膜厚により決定される。例えば、堆積時間等の条件を利用し、適当に加熱電極３１２ａのサイズを制御できる。相変化材料層３０６ａと加熱電極３１２ａの接触面積は、加熱電極３１２ａのサイズにより決定され、加熱電極層３１２を堆積する時に、膜厚を制御することで、接触面積を減少することができる。
【００３２】
図１ｊでは、例えば、化学気相成長の薄膜堆積プロセスを用い、全面的に誘電体層３１４（第二誘電体層）を形成し、この誘電体層３１４で、相変化材料層３０６ａと、柱状の誘電体層３１０ａと、誘電体層３０８とを覆う。続いて、図１ｋに示されるように、例えば、化学機械研磨の平坦化プロセスを行い、加熱電極３１２ａが露出されるまで、一部の誘電体層３１４を除去する。
【００３３】
図１ｌでは、例えば、物理気相成長法、熱蒸発法、パルスレーザー堆積、あるいは有機金属気相成長法等の方式を用いて、誘電体層３１４に導電層３１６を形成し、加熱電極３１２ａを覆う。
【００３４】
続いて、図１ｍでは、パターン化されたフォトレジスト層（図示せず）を用いて、導電層３１６を覆い、異方性エッチングのステップを行い、フォトレジストに覆われていない導電層３１６を除去して、パターン化されたフォトレジスト層を除去し、導電層３１６ａを形成する。導電層３１６ａは、タングステン（Ｗ）、チタニウム（Ｔｉ）、アルミニウム（Ａｌ）、アルミニウム合金（Ａｌ−ａｌｌｏｙ）、銅（Ｃｕ）、銅合金（Ｃｕ−ａｌｌｏｙ）、あるいはその組み合わせを含むことができる。最後に本発明の実施例１の相変化メモリ装置１００ａを形成する。
【００３５】
本発明の実施例１の相変化メモリ装置１００ａは、基板３００と、金属栓３０４と相変化材料層３０６ａを含み、これらの層は、基板３００上に順次に形成される。金属栓３０４は、相変化材料層３０６ａと電気的に接続される。加熱電極３１２ａは、相変化材料層３０６ａ上に形成され、かつ、柱状の誘電体層３１０ａの側壁に形成される。加熱電極３１２ａは、環状に形成され、相変化材料層３０６ａと電気的に接続される。導電層３１６ａは、加熱電極３１２ａ上に形成される。
【００３６】
図２ａ〜図２ｇは、本発明の実施例２の相変化メモリ装置の断面図である。図１ａ〜図１ｍと同じ部分の素子は、前述を参照できるため、ここでは、繰り返して述べない。
【００３７】
図２ａは、誘電体層３１０ｂの形成方法を表している。パターン化されたフォトレジスト層（図示せず）を用いて、誘電体層３１０を覆い、開口部３１３の形成位置を定義して、異方性エッチングのステップを行い、相変化材料層３０６ａが露出されるまで、フォトレジストに覆われていない誘電体層３１０を除去する。続いて、パターン化されたフォトレジスト層を除去する。誘電体層３１０ｂと開口部３１３を形成する。
【００３８】
図２ｂは、加熱電極層３１２の形成方法を表している。例えば、物理気相成長法、熱蒸発法、パルスレーザー堆積、あるいは有機金属気相成長法等の方式を用いて、全面的に誘電体層３１０ｂと開口部３１３の側壁と底面に加熱電極層３１２を形成する。
【００３９】
続いて、図２ｃに示されるように、異方性エッチングのステップを行い、開口部３１３の側壁に加熱電極３１２ｂを形成する。前記の方式で形成された加熱電極３１２ｂは環状である。加熱電極３１２ｂは、金属シリサイド、あるいは窒化金属シリサイドを含むことができる。例えば、加熱電極３１２ｂは、コバルトサリサイド、タンタルサリサイド、ニッケルサリサイド、チタンサリサイド、タングステンサリサイド、あるいはその他の耐火性の金属シリサイドの金属シリサイドを含むことができる。また、ＣｏＳｉXＮY、ＴａＳｉXＮY、ＮｉＳｉXＮY、ＴｉＳｉXＮY、ＷＳｉXＮY、あるいはその他の耐火性の窒化金属シリサイドであることもできる。加熱電極３１２ｂのサイズは、加熱電極層３１２の膜厚により決定される。例えば、堆積時間等の条件を利用し、適当に加熱電極３１２ｂのサイズを制御できる。相変化材料層３０６ａと加熱電極３１２ｂの接触面積は、加熱電極３１２ｂのサイズにより決定され、加熱電極層３１２を堆積する時に、膜厚を制御することで、接触面積を減少することができる。
【００４０】
図２ｄでは、例えば、化学気相成長の薄膜堆積プロセスを用い、全面的に誘電体層３１４（誘電体材料）が形成され、形成された誘電体層３１４によって、一部の相変化材料層３０６ａと、誘電体層３１０ｂと、加熱電極３１２ｂが覆われる。続いて、図２ｅに示されるように、例えば、化学機械研磨の平坦化プロセスを行い、前記加熱電極３１２ｂが露出されるまで、誘電体層３１４の一部が除去される。
【００４１】
図２ｆでは、例えば、物理気相成長法、熱蒸発法、パルスレーザー堆積、あるいは有機金属気相成長法等の方式を用いて、誘電体層３１４に導電層３１６が形成され、形成された導電層３１６によって加熱電極３１２ｂが覆われる。
【００４２】
続いて、図２ｇでは、パターン化されたフォトレジスト層（図示せず）を用いて、導電層３１６（図２ｆ）を覆い、異方性エッチングのステップを行い、フォトレジストに覆われていない導電層３１６を除去して、パターン化されたフォトレジスト層フォトレジスト層を除去し、導電層３１６ｂを形成する。導電層３１６ｂには、タングステン、チタニウム、アルミニウム、アルミニウム合金、銅、銅合金、あるいはその組み合わせを含めることができる。最後に本発明の実施例１の相変化メモリ装置１００ｂが形成される。
【００４３】
本発明の実施例１の相変化メモリ装置１００ｂは、基板３００、金属栓３０４と相変化材料層３０６ａを含み、これらの層は、基板３００に順次に形成される。金属栓３０４は、相変化材料層３０６ａと電気的に接続される。加熱電極３１２ｂは、相変化材料層３０６ａ上に形成され、かつ誘電体層３１０ｂの側壁に形成される。加熱電極３１２ｂは環状であり、相変化材料層３０６ａと電気的に接続される。誘電体層３１４は、加熱電極３１２ｂに充填される。導電体層３１６ｂは、加熱電極３１２ｂ上に形成される。
【００４４】
本発明の実施例の相変化メモリ装置は、相変化材料層を先に定義し、次にその上に環状の加熱電極を製造し、上から下へと相変化材料層に接触させる。相変化材料層と環状の加熱電極の接触面積は、環状の加熱電極のサイズにより決定され、加熱電極層を堆積する時に、膜厚を制御することで、接触面積を減少することができ、フォトリソグラフィの解像度の制限を受けずに、メモリ密度を高める要求を達成できる。
【００４５】
以上、本発明の好適な実施例を例示したが、これは本発明を限定するものではなく、本発明の精神および範囲を逸脱しない限りにおいては、当業者であれば行い得る少々の変更や修飾を付加することは可能である。従って、本発明が保護を請求する範囲は、特許請求の範囲を基準とする。
【図面の簡単な説明】
【００４６】
【図１ａ】本発明の実施例１の相変化メモリ装置の断面図である。
【図１ｂ】本発明の実施例１の相変化メモリ装置の断面図である。
【図１ｃ】本発明の実施例１の相変化メモリ装置の断面図である。
【図１ｄ】本発明の実施例１の相変化メモリ装置の断面図である。
【図１ｅ】本発明の実施例１の相変化メモリ装置の断面図である。
【図１ｆ】本発明の実施例１の相変化メモリ装置の断面図である。
【図１ｇ】本発明の実施例１の相変化メモリ装置の断面図である。
【図１ｈ】本発明の実施例１の相変化メモリ装置の断面図である。
【図１ｉ】本発明の実施例１の相変化メモリ装置の断面図である。
【図１ｊ】本発明の実施例１の相変化メモリ装置の断面図である。
【図１ｋ】本発明の実施例１の相変化メモリ装置の断面図である。
【図１ｌ】本発明の実施例１の相変化メモリ装置の断面図である。
【図１ｍ】本発明の実施例１の相変化メモリ装置の断面図である。
【図２ａ】本発明の実施例２の相変化メモリ装置の断面図である。
【図２ｂ】本発明の実施例２の相変化メモリ装置の断面図である。
【図２ｃ】本発明の実施例２の相変化メモリ装置の断面図である。
【図２ｄ】本発明の実施例２の相変化メモリ装置の断面図である。
【図２ｅ】本発明の実施例２の相変化メモリ装置の断面図である。
【図２ｆ】本発明の実施例２の相変化メモリ装置の断面図である。
【図２ｇ】本発明の実施例２の相変化メモリ装置の断面図である。
【符号の説明】
【００４７】
１００ａ、１００ｂ  相変化メモリ装置
３００  基板
３０２、３０８、３１０、３１０ａ、３１０ｂ、３１４  誘電体層
３０４  金属栓
３０６、３０６ａ  相変化材料層
３１２  加熱電極層
３１３  開口部
３１２ａ、３１２ｂ  加熱電極
３１６、３１６ａ、３１６ｂ  導電層
【図１ａ】
2008182230.tif 000003
【図１ｂ】
2008182230.tif 000004
【図１ｃ】
2008182230.tif 000005
【図１ｄ】
2008182230.tif 000006
【図１ｅ】
2008182230.tif 000007
【図１ｆ】
2008182230.tif 000008
【図１ｇ】
2008182230.tif 000009
【図１ｈ】
2008182230.tif 000010
【図１ｉ】
2008182230.tif 000011
【図１ｊ】
2008182230.tif 000012
【図１ｋ】
2008182230.tif 000013
【図１ｌ】
2008182230.tif 000014
【図１ｍ】
2008182230.tif 000015
【図２ａ】
2008182230.tif 000016
【図２ｂ】
2008182230.tif 000017
【図２ｃ】
2008182230.tif 000018
【図２ｄ】
2008182230.tif 000019
【図２ｅ】
2008182230.tif 000020
【図２ｆ】
2008182230.tif 000021
【図２ｇ】
2008182230.tif 000022