(57)【要約】【課題】  スタンバイから復帰する際もしくは電源投入時にプロセスバラツキ、温度、電源電圧の変動があった場合でもＡＧＣアンプ出力が最適な電圧に収束するまでに時間が掛らないＡＧＣアンプの利得制御回路を提供する。【解決手段】  ＡＧＣアンプの出力が一定になるように調整する利得制御回路において、第１の比較器７を有し、接地電位にバイアスされたＡＧＣ端子１２の容量１３を第１の比較器７が反転するまで充電する第１の回路と、第２の比較器１６を有し、第１の比較器７の反転後に第２の比較器１６が反転するまでＡＧＣ端子１２の容量１３を充電する第２の回路と、第３の比較器１０を有し、第２の比較器１６の反転後に第３の比較器１０が反転するまでＡＧＣ端子１２の容量１３を放電する第３の回路とを有する。プロセスバラツキ、温度、電源電圧の変動があっても極く短い時間でＡＧＣアンプの出力収束が終る為消費電力が少ない。【選択図】  図１
2008228001.tif 000002
【特許請求の範囲】
【請求項１】
受信信号の検波出力を一定に保つために利得を調整する利得制御回路において、第１の比較器を有し、接地電位にバイアスされた利得設定端子の容量を当該第１の比較器が反転するまで充電する第１の回路と、第２の比較器を有し、前記第１の比較器の反転後に当該第２の比較器が反転するまで前記利得設定端子の容量を充電する第２の回路とを有する起動回路と、第３の比較器を有し、前記第２の比較器の反転後に当該第３の比較器が反転するまで前記利得設定端子の容量を放電する第３の回路とを具備したことを特徴とする利得制御回路。
【請求項２】
前記第１の回路は、ゲートが前記第１の比較器の出力端に接続され、ソースが電源に接続された第１の電流源に接続され、ドレインが前記利得設定端子に接続された第１のｐ型ＭＯＳＦＥＴを有し、前記第１の比較器の出力は、当該第１のｐ型ＭＯＳＦＥＴを制御し、前記第２の回路は、ゲートが前記第２の比較器の出力端に接続され、ソースが前記第１の電流源より小さい電流を供給する前記電源に接続された第２の電流源に接続され、ドレインが前記利得設定端子に接続された第２のｐ型ＭＯＳＦＥＴを有し、前記第２の比較器の出力は、当該第２のｐ型ＭＯＳＦＥＴを制御し、前記第３の回路は、前記電源に接続されて前記利得設定端子の容量を充電する第３の電流源と、前記第３の電流源に接続されて前記利得設定端子の容量を放電する第４の電流源と、ゲートが前記第３の比較器の出力端に接続され、ドレインが前記第４の電流源に接続され、ソースが接地されたｎ型ＭＯＳＦＥＴを有し、前記第３の比較器の出力は、当該ｎ型ＭＯＳＦＥＴを制御することを特徴とする請求項１に記載の利得制御回路。
【請求項３】
前記第１の回路は、前記第１の比較器の非反転入力端子に前記利得設定端子の電圧が入力され、反転入力端子に第１設定電圧が入力され、前記利得設定端子の電圧が前記第１設定電圧に一致して前記第１の比較器が反転するまで前記利得設定端子の容量の充電を続け、前記第２の回路は、前記第２の比較器の非反転入力端子に前記検波出力電圧が入力され、反転入力端子に第２設定電圧が入力され、前記検波出力電圧が前記第２設定電圧に一致して前記第２の比較器が反転するまで前記利得設定端子の容量の充電を続け、前記第３の回路は、前記第３の比較器の非反転入力端子に前記検波出力電圧が入力され、反転入力端子に目標出力電圧が入力され、前記検波出力電圧が前記目標出力電圧に一致して前記第３の比較器が反転するまで前記利得設定端子の容量の放電を続けることを特徴とする請求項２に記載の利得制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電波時計等の受信回路に用いられるＡＧＣ(Auto Gain Control) アンプの出力を一定に保つための利得制御回路に関するものである。
【背景技術】
【０００２】
従来、電波時計などに用いる時刻信号は、アンテナで受信した標準電波信号を増幅し、検波し、所定の基準電圧と比較して二値化することにより形成される。このため、電波時計用受信回路においては、検波回路の前に、増幅回路から構成されるＡＧＣアンプと、増幅回路から構成されるＰｏｓｔアンプとを配置する。さらに、電波信号に同調する周波数（例えば、日本においては、福島送信所から送信される４０ｋＨｚの周波数および佐賀送信所から送信される６０ｋＨｚの周波数）の信号を精度よく抽出するため、ＡＧＣアンプとＰｏｓｔアンプとの間に水晶フィルタを挿入するのが一般的である。
【０００３】
このような受信回路等に用いられるＡＧＣアンプは、図４に示す利得制御回路の１０１〜１０８および１１４によって構成される起動回路によって起動される。
電源投入時やスタンバイ復帰時（ＰＯＮ（チップイネーブル）端子がハイ（Ｈ）からロー（Ｌ）になる時）において、利得設定端子（以下、ＡＧＣ端子）の電圧が一定値に収束するまでの時間は、図５に示す時間ａ＋時間ｂである。時間ａは、電源１０９にバイアスされたＡＧＣ端子１１２の容量１１３から、比較器２が反転するまで放電する回路２が切れるまでの時間である。時間ｂは、比較器１が反転するまで回路１でＡＧＣ端子の容量を放電する時間である。回路２は、ＰＯＮ端子がハイからローになった後に一回の動作のみ行い２回以上は行わない。
回路１は、ｎ型ＭＯＳＦＥＴ１１１と、出力端がこのｎ型ＭＯＳＦＥＴ１１１のゲートに接続された比較器１１０からなり、比較器１１０の非反転入力端子にはＡＧＣアンプ出力のピーク検波電圧が入力され、反転入力端子には、目標とする出力電圧が入力される。
【０００４】
回路２は、論理回路１０１−１０６、比較器１０７及びｎ型ＭＯＳＦＥＴ１０８からなる。論理回路１０１−１０３はＮＯＴ回路、論理回路１０４−１０６はＮＡＮＤ回路である。ｎ型ＭＯＳＦＥＴ１０８のドレインはＡＧＣ端子に接続され、ソースは接地され、ゲートはＮＡＮＤ回路１０６の出力端に接続されている。ＮＡＮＤ回路１０６の第１の入力端は、ＮＡＮＤ回路１０４の出力端に接続され、第２の入力端は、比較器１０７の出力端に接続される。ＮＡＮＤ回路１０４の第１の入力端は、ＮＯＴ回路１０３の出力端に接続され、第２の入力端は、ＮＡＮＤ回路１０５の出力端に接続される。ＮＡＮＤ回路１０５の第１の入力端は、ＮＡＮＤ回路１０４の出力端に接続され、第２の入力端は、比較器１０７の出力端に接続されている。ＮＯＴ回路１０３の入力端は、ＮＯＴ回路１０２の出力端に接続され、ＮＯＴ回路１０２の入力端は、ＮＯＴ回路１０１の出力端に接続されている。ＮＯＴ回路１０１の入力端は、起動回路を起動させる電圧が印加されるＰＯＮ端子に接続されている。比較器１０７は、出力端がＮＡＮＤ回路１０５の第２の入力端に接続され、非反転入力端子にはＡＧＣ端子の電圧が入力され、反転入力端子にはＡＧＣアンプ利得最大設定電圧が入力されている。
【０００５】
電源とＡＧＣ端子間にはｐ型ＭＯＳＦＥＴ１１４が接続され、ゲートがＮＯＴ回路１０１の出力端に接続されている。電源投入前およびスタンバイ時には、ＰＯＮ端子に入力される制御信号はハイであり、ｐ型ＭＯＳＦＥＴ１１４がオンとなってＡＧＣ端子１１２の容量１１３が充電される。電源投入時およびスタンバイ復帰時には、ＰＯＮ端子に入力される制御信号がローとなり、ｐ型ＭＯＳＦＥＴ１１４がオフとなってＡＧＣ端子の容量１１３から、比較器１０７に入力されるＡＧＣ端子電圧がＡＧＣアンプ利得最大設定電圧より下がって比較器１０７が反転するまで放電される。比較器１０７の反転後は、回路２は遮断される。回路２は、一回の動作のみ行い２回以上は行わない。回路１は、比較器１１０に入力されるＡＧＣアンプ出力のピーク検波電圧が目標出力電圧と同電位になって比較器１１０が反転するまで放電される。比較器１１０の反転後は、回路１は遮断される。
【０００６】
特許文献１には、ＡＧＣの追従スピードと出力信号の波形歪みとを両立できる自動利得制御回路が開示されている。テレビジョンの輝度信号、電波時計の放送信号などＡＭ変調が施された信号に適用することが出来、入力信号の変化が大きい場合でも出力信号の歪みが小さい自動利得制御を行える。入力信号の大きさを利得制御信号に応じて変化させる利得制御回路と、第１の基準電圧と前記利得制御回路の出力信号とのレベル比較を行う第１比較器と、前記利得制御回路の出力信号とのレベルを検波するレベル検波回路と、第２の基準電圧と前記レベル検波回路の出力信号とのレベル比較を行う第２比較器と、前記第１及び第２比較器の出力信号を積分する積分回路とを備えている。
【特許文献１】特開２００４−２７４３３０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
図４及び図５に示した従来技術によれば、ＡＧＣアンプを備えた受信回路において、スタンバイから復帰する際、もしくは電源投入時に、ある振幅の入力信号に対して、ＡＧＣアンプ出力が最適な電圧に収束するまでに時間が掛る。特に、プロセスバラツキ、温度、電源電圧の変動によって時定数が大きくなった場合、起動時間が長くなり、その間は受信回路が動作しているため、電力を消費するという問題があった。例えば、受信回路が低温状態であったり、電源電圧（ＶＤＤ）が低かったり、電流が小さい方にバラついたときなどには放電時間が長くなる（時間ｂ）。反面、電流を大きくすると、ＡＧＣアンプの動作が不安定になる。
【０００８】
本発明は、このような問題を解決するためになされたものであり、スタンバイから復帰する際もしくは電源投入時に、プロセスバラツキ、温度、電源電圧の変動があった場合でも、ある振幅の入力信号に対して、ＡＧＣアンプ出力が最適な電圧に短時間で収束するためのＡＧＣアンプの利得制御回路を提供する。
【課題を解決するための手段】
【０００９】
本発明の利得制御回路の一態様は、受信信号の検波出力を一定に保つために利得を調整する利得制御回路において、第１の比較器を有し、接地電位にバイアスされた利得設定端子の容量を当該第１の比較器が反転するまで充電する第１の回路と、第２の比較器を有し、前記第１の比較器の反転後に当該第２の比較器が反転するまで前記利得設定端子の容量を充電する第２の回路とを有する起動回路と、第３の比較器を有し前記第２の比較器の反転後に当該第３の比較器が反転するまで前記利得設定端子の容量を放電する第３の回路とを具備したことを特徴としている。
【００１０】
前記第１の回路は、ゲートが前記第１の比較器の出力端に接続され、ソースが電源に接続された第１の電流源に接続され、ドレインが前記利得設定端子に接続された第１のｐ型ＭＯＳＦＥＴを有し、前記第１の比較器の出力は当該第１のｐ型ＭＯＳＦＥＴを制御し、前記第２の回路は、ゲートが前記第２の比較器の出力端に接続され、ソースが前記第１の電流源より小さい電流を供給する前記電源に接続された第２の電流源に接続され、ドレインが前記利得設定端子に接続された第２のｐ型ＭＯＳＦＥＴを有し、前記第２の比較器の出力は、当該第２のｐ型ＭＯＳＦＥＴを制御し、前記第３の回路は、前記電源に接続されて前記利得設定端子の容量を充電する第３の電流源と、前記第３の電流源に接続されて前記利得設定端子の容量を放電する第４の電流源と、ゲートが前記第３の比較器の出力端に接続され、ドレインが前記第４の電流源に接続され、ソースが接地されたｎ型ＭＯＳＦＥＴを有し、前記第３の比較器の出力は、当該ｎ型ＭＯＳＦＥＴを制御するようにしても良い。
【００１１】
前記第１の回路は、前記第１の比較器の非反転入力端子に前記利得設定端子の電圧が入力され、反転入力端子に第１設定電圧が入力され、前記利得設定端子の電圧が前記第１設定電圧に一致して前記第１の比較器が反転するまで前記利得設定端子の容量の充電を続け、前記第２の回路は、前記第２の比較器の非反転入力端子に前記検波出力電圧が入力され、反転入力端子に第２設定電圧が入力され、前記検波出力電圧が前記第２設定電圧に一致して前記第２の比較器が反転するまで前記利得設定端子の容量の充電を続け、前記第３の回路は、前記第３の比較器の非反転入力端子に前記検波出力電圧が入力され、反転入力端子に目標出力電圧が入力され、前記検波出力電圧が前記目標出力電圧に一致して前記第３の比較器が反転するまで前記利得設定端子の容量の放電を続けるようにしても良い。
【発明の効果】
【００１２】
本発明は、プロセスバラツキ、温度、電源電圧の変動があった場合でも、起動回路を作動させることにより十分に短い時間でＡＧＣアンプの出力電圧を短時間に収束させることができるために受信回路が消費する電力が少なくて済む。
【発明を実施するための最良の形態】
【００１３】
以下、実施例を参照して発明の実施の形態を説明する。
【実施例】
【００１４】
まず、図１乃至図３を参照して本発明の実施例を説明する。
図１は、この実施例のＡＧＣアンプの利得制御回路を示す回路図、図２は、ＡＧＣアンプ利得設定電圧および、ＡＧＣアンプ出力のピーク検波電圧の時間的変化を説明する特性図、図３は、このＡＧＣアンプが用いられる受信回路の回路図である。
図３に示すように、電波時計などに用いる時刻信号は、アンテナ２２で受信した信号を増幅し、検波し、所定の基準電圧と比較して二値化して形成される。このため、電波時計用受信回路２１には、検波回路の前に、増幅回路から構成されるＡＧＣアンプ２３と、増幅回路から構成されるＰｏｓｔアンプ２４とが配置されている。この受信回路２１において、アンテナ２２によって受信した周波数４０ｋＨｚもしくは６０ｋＨｚの電波は、アンテナ端で電圧信号に変換され、ＡＧＣアンプ２３により増幅される。増幅された信号は、ノイズを除去するためにフィルタリングされる。フィルタリングには外付けの水晶フィルタ２６が用いられる。
【００１５】
この実施例で用いられる水晶フィルタ２６は、並列接続された３個の水晶フィルタから構成され、それぞれ４０ｋＨｚ、６０ｋＨｚ、７７．５ｋＨｚの周波数の信号をフィルタリングする。各水晶フィルタにはスイッチ２８が設けられており、スイッチ２８の断続によって所望の信号の周波数を選択するように構成されている。水晶フィルタ２６は、ＡＧＣアンプ２３の正相出力端子と、Ｐｏｓｔアンプ２４の入力端子間に接続されている。水晶フィルタ２６によりフィルタリングされた信号は、Ｐｏｓｔアンプ２４により増幅される。増幅された信号は、整流器２７により整流され、その後、ローパスフィルタ（ＬＰＦ）２９により搬送波の周波数成分（４０〜７７．５ｋＨｚ) がカットされて平滑化が行なわれる。整流および平滑化された信号は、コンパレータ２０において所定の基準電圧と比較され、二値化されて出力される。二値化された信号から時刻信号が形成される。
【００１６】
図１に示す利得制御回路は、受信回路に組み込まれたＡＧＣアンプの起動時において、大きさの変化する入力電圧を一定の出力電圧に早期に収束させる回路である。
利得制御回路は、第１の比較器７を有する第１の回路を有し、第１の回路は、接地電位にバイアスされたＡＧＣ端子１２の容量１３を第１の比較器７が反転するまで充電する。第１の比較器７の反転後は、第１の回路は遮断される。これにより、ＡＧＣ端子の電圧は、０Ｖから電圧Ｖ１まで上昇する（図２参照）。また、第１の回路は、第１のｐ型ＭＯＳＦＥＴ８を有する。第１のｐ型ＭＯＳＦＥＴ８は、ゲートが第１の比較器７の出力端に接続され、ソースが電源に接続された第１の電流源に接続され、ドレインがＡＧＣ端子に接続されている。第１の比較器７の出力は、第１のｐ型ＭＯＳＦＥＴ８をオンオフ制御する。第１の比較器７は、非反転入力端子にＡＧＣ端子の電圧が入力され、反転入力端子にＡＧＣアンプの利得最大設定電圧を越えない電圧（以下、第１設定電圧）が入力され、ＡＧＣ端子の電圧が当該第１設定電圧に一致してこの第１の比較器７が反転するまでＡＧＣ端子に接続された容量の充電を続ける。
【００１７】
第１のｐ型ＭＯＳＦＥＴ８は、第１の回路に含まれる論理回路１−６と第１の比較器７により制御される。即ち、第１の回路は、第１のｐ型ＭＯＳＦＥＴ８と、この第１のｐ型ＭＯＳＦＥＴ８を制御する論理回路１−６と、第１の比較器７から構成されている。論理回路１−３はＮＯＴ回路、論理回路４−６はＮＡＮＤ回路である。ｐ型ＭＯＳＦＥＴ８のゲートはＮＡＮＤ回路６の出力端に接続されている。ＮＡＮＤ回路６の第１の入力端は、ＮＡＮＤ回路４の出力端に接続され、第２の入力端は、第１の比較器７の出力端に接続される。ＮＡＮＤ回路４の第１の入力端は、ＮＯＴ回路３の出力端に接続され、第２の入力端は、ＮＡＮＤ回路５の出力端に接続される。ＮＡＮＤ回路５の第１の入力端は、ＮＡＮＤ回路４の出力端に接続され、ＮＡＮＤ回路５の第２の入力端は、第１の比較器７の出力端に接続される。ＮＯＴ回路３の入力端は、ＮＯＴ回路２の出力端に接続され、ＮＯＴ回路２の入力端は、ＮＯＴ回路１の出力端に接続されている。ＮＯＴ回路１の入力端は、利得制御回路を起動させる電圧が印加されるＰＯＮ端子に接続されている。
【００１８】
第１の回路がＡＧＣ端子電圧を上昇させる時間、すなわち、接地電位（ＶSS）にバイアスされたＡＧＣ端子１２の容量１３が第１の比較器７が反転するまで充電された後、第１の回路が切れるまでの時間は、時間ｃである（図２参照）。第１の比較器７の反転後は、第１の回路は遮断される。
【００１９】
利得制御回路は、第２の比較器１６を備えた第２の回路を有する。第２の回路は、第１の比較器７の反転後に第２の比較器１６が反転するまでＡＧＣ端子に接続された容量を充電する。第２の回路は、第２のｐ型ＭＯＳＦＥＴ１５を備えている。第２のｐ型ＭＯＳＦＥＴ１５は、第２の比較器１６の出力端にゲートが接続され、ソースが第１の電流源より小さい電流を供給する第２の電流源に接続され、ドレインがＡＧＣ端子に接続されている。第２の比較器１６の出力は、第２のｐ型ＭＯＳＦＥＴ１５をオンオフ制御する。第２の比較器１６の非反転入力端子にはＡＧＣアンプ出力のピーク検波電圧が入力され、反転入力端子には目標出力電圧以上の電圧（以下、第２設定電圧）が入力される。反転入力端子に目標出力電圧を超える電圧が入力される場合には、ＡＧＣアンプ出力のピーク検波電圧が第２設定電圧に一致してこの第２の比較器１６が反転するまでＡＧＣ端子に接続された容量の充電を続ける。また、反転入力端子に目標出力電圧に等しい電圧が入力される場合には、第２の比較器１６は省略することができる。第２の比較器１６の反転後は、第２の回路は遮断される。
【００２０】
第２の比較器１６の反転入力端子に目標出力電圧を超える電圧が入力される場合、ＡＧＣアンプに供給されるＡＧＣ端子電圧は、一時的にＡＧＣアンプの目標利得設定電圧より高く充電される。このように目標利得設定電圧より若干高い電圧まで充電を行なうことにより、ＡＧＣアンプの起動時に入力電圧が変化してしまう場合であっても、確実に目標利得設定電圧値を判定することができ、結果的に短時間で安定した出力電圧が得られる。第２の回路によってＡＧＣ端子に接続された容量に充電される時間は、時間ｄである（図２参照）。
【００２１】
第３の回路は、第３の比較器１０を備えており、第２の比較器１６の反転後に第３の比較器１０が反転するまでＡＧＣ端子に接続された容量を放電させて、ＡＧＣ端子電圧を目標利得設定電圧に収束させる。第３の回路は、ゲートが前記第３の比較器１０の出力端に接続され、ドレインが第４の電流源および第３の電流源を介して電源に接続され、ソースが接地されたｎ型ＭＯＳＦＥＴを有し、前記第３の比較器１０の出力は、ｎ型ＭＯＳＦＥＴ１１を制御する。第３の比較器１０は、非反転入力端子にＡＧＣアンプ出力のピーク検波電圧が入力され、反転入力端子に目標出力電圧となる基準電圧が入力され、ＡＧＣアンプ出力のピーク検波電圧が基準電圧に一致してこの第３の比較器１０が反転するまでＡＧＣ端子に接続された容量の放電を続ける。第３の回路によって放電される時間は、時間ｅである（図２参照）。
【００２２】
以上、この実施例では、収束された安定出力を得るまでのＡＧＣアンプの起動時間は、図２で示された時間ｃ＋時間ｄ＋時間ｅであり、従来のＡＧＣアンプの起動時間（図５に示される時間ａ＋時間ｂ）に比べて短縮されたため、受信回路の消費電力を削減することができる。
【図面の簡単な説明】
【００２３】
【図１】本発明の実施例のＡＧＣアンプの利得制御回路を示す回路図。
【図２】本発明の利得制御回路におけるＡＧＣアンプ利得設定電圧およびＡＧＣアンプ出力のピーク検波電圧の時間的変化を説明する特性図。
【図３】ＡＧＣアンプが用いられる受信回路の回路図。
【図４】従来のＡＧＣアンプの利得制御回路を示す回路図。
【図５】従来の利得制御回路におけるＡＧＣアンプ利得設定電圧およびＡＧＣアンプ出力のピーク検波電圧の時間的変化を説明する特性図。
【符号の説明】
【００２４】
１、２、３、１７・・・ＮＯＴ回路      ４、５、６・・・ＮＡＮＤ回路
７、１０、１６・・・比較器    ８、１５・・・ｐ型ＭＯＳＦＥＴ
９・・・電源    １１、１４、１８・・・ｎ型ＭＯＳＦＥＴ
１２・・・ＡＧＣ端子    １３・・・容量    ２０・・・コンパレータ
２１・・・受信回路    ２２・・・アンテナ    ２３・・・ＡＧＣアンプ
２４・・・Ｐｏｓｔアンプ
２６・・・水晶フィルタ    ２７・・・整流器    ２８・・・スイッチ
２９・・・ローパスフィルタ
【図１】
2008228001.tif 000003
【図２】
2008228001.tif 000004
【図３】
2008228001.tif 000005
【図４】
2008228001.tif 000006
【図５】
2008228001.tif 000007