(57)【要約】【課題】高い導波路効果を有しかつ導波路の形成をし易くした固体撮像装置及びその製造方法を提供する。【解決手段】複数の画素５０と、複数の画素５０の上方に層間絶縁膜５２を介して複数層の配線５３が形成されてなる多層配線層５４と、画素の光電変換部ＰＤに入射光を導く導波路６５を有し、導波路６５は、多層配線層５４に形成されたひさし部６１ａで規制された所要屈折率の第１の層６３をコア部とし、第１の層６３と多層配線層５２との間に形成された空隙層６４をクラッド部として構成されていることを特徴とする．【選択図】図３
2008210975.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素と、
前記複数の画素の上方に層間絶縁膜を介して複数層の配線が形成されてなる多層配線層と、
前記画素の光電変換部に入射光を導く導波路を有し、
前記導波路は、前記多層配線層に形成されたひさし部で規制された所要屈折率の第１の層をコア部とし、前記第１の層と前記多層配線層との間に形成された空隙層をクラッド部として構成されている
ことを特徴とする固体撮像装置。
【請求項２】
前記配線の前記空隙層側にエッチングストッパ層が形成されている
ことを特徴とする請求項１記載の固体撮像装置。
【請求項３】
前記配線がＣｕ配線で形成され、前記ひさし部がＣ配線の拡散防止膜で形成されている
ことを特徴とする請求項１記載の固体撮像装置。
【請求項４】
複数の画素の上方に、層間絶縁膜を介して複数層の配線が形成され且つひさし部形成材料層を有してなる多層配線層を形成する工程と、
前記多層配線層の前記画素を構成する光電変換部に対応する部分に選択的に所要深さの開口凹部を形成する工程と、
前記開口凹部の側壁の層間絶縁膜をウェットエッチングして、前記開口凹部に前記ひさし部形成材料によるひさし部を形成する工程と、
前記開口凹部内に、前記層間絶縁膜の側壁との間に空隙層が形成されるように、前記ひさし部で規制された所要屈折率の第１の層を形成し、前記第１の層をコア部とし、前記空隙層をクラッド部とした導波路を形成する工程とを有する
ことを特徴とする固体撮像装置の製造方法。
【請求項５】
前記多層配線層の配線をＣｕ配線で形成し、前記ひさし部をＣｕ配線の拡散防止膜で生成する
ことを特徴とする請求項４記載の固体撮像装置の製造方法。
【請求項６】
前記配線の前記空隙層側にエッチングストッパ層を形成する工程を有する
ことを特徴とする請求項４記載の固体撮像装置の製造方法。
【請求項７】
前記多層配線層の最上層に前記層間絶縁膜と選択比のある前記ひさし部形成材料層を形成する工程を有する
ことを特徴とする請求項４記載の固体撮像装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素の光電変換部に入射光を導く導波路を有する固体撮像装置及びその製造方法に関する。
【０００２】
本発明の固体撮像装置は、光電変換により生成された電荷を画素信号に変換する変換部を画素内に含む固体撮像装置、すなわち光電変換部とトランジスタを含む複数の画素を備えた固体撮像装置、例えばＣＭＯＳイメージセンサである。ここで、ＣＭＯＳイメージセンサとは、ＣＭＯＳプロセスを応用して、又は部分的に使用して作成されたイメージセンサである。また、固体撮像装置の形態としては、ワンチップで構成されるもの、あるいは複数のチップから構成されるもであっても良い。
【背景技術】
【０００３】
近年、固体撮像装置における画素の微細化、多画素化に伴い、固体撮像装置の重要特性である感度特性の確保、及び向上化に技術開発が盛んに行われている。固体撮像装置では、この感度の確保、向上のために、画素の光電変換部へ入射光を有効に導くための導波路を設けた構成が提案されている。
【０００４】
例えば、特許文献１においては、フォトダイオード上の層間絶縁膜をエッチングで抜いて孔部を形成し、その孔部の側壁に層間絶縁膜よりも屈折率が高い材料層を埋め込んで導波路を形成するようにしたＣＣＤ固体撮像装置が提案されている。また、特許文献２においては、フォトダイオード上の層間絶縁膜をエッチングで抜いて孔部を形成し、その孔部の側壁に低屈折率材料層を薄く成膜した後に、高屈折率材料層を埋め込んで導波路を形成するようにしたＣＭＯＳ固体撮像装置が提案されている。また、特許文献３においては、フォトダイオード上の層間絶縁膜をエッチングで抜いて孔部を形成し、その孔部の側壁に高反射材料層を薄く形成した後に、透過率の高い材料層を埋め込んで導波路を形成するようにしたＣＭＤ固体撮像装置が提案されている。
【０００５】
【特許文献１】特開２００３ー２９８０３４号公報
【特許文献２】特開２００６ー３２７０５号公報
【特許文献３】特開平７ー４５８０５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、固体撮像装置においては、上述のような導波路が光電変換部であるフォトダイオード上に形成されることにより、入射光をフォトダイオードに効率よく導くことができ、高感度化が図れる。しかし、特許文献１の構成では、層間絶縁膜の屈折率に導波路効果が左右されるために、特許文献２、３の導波路構成に比べて特性が悪くなる虞れがある。特許文献２の構成の場合は、画素セルの微細化が進みエッチング時の開口が狭くなったときに、孔部の側壁に低屈折率材料層を薄く成膜することが困難になる。また、その後の高屈折率材料層の埋め込みが難しくなり、導波路構造の形成が困難になる虞れがある。さらに、特許文献３の構成の場合は、特許文献２と同様に、画素セルの微細化が進むと導波路構造の形成が困難となる虞れがある。また、エッチングで抜いた孔部の側壁に高反射材料層を成膜する際に、底辺にも成膜されるため、それを除去する工程が増えてしまう。
【０００７】
本発明は、上述の点に鑑み、高い導波路効果を有しかつ導波路の形成をし易くした固体撮像装置及びその製造方法を提供するものである。
【課題を解決するための手段】
【０００８】
本発明に係る固体撮像装置は、複数の画素と、複数の画素の上方に層間絶縁膜を介して複数層の配線が形成されてなる多層配線層と、画素の光電変換部に入射光を導く導波路を有し、導波路が、多層配線層に形成されたひさし部で規制された所要屈折率の第１の層をコア部とし、第１の層と多層配線層との間に形成された空隙層をクラッド部として構成されていることを特徴とする。
【０００９】
本発明の固体撮像装置では、画素の上方に、多層配線層に形成したひさし部で規制された第１の層をコア部とし、第１の層とひさし部より後退した多層配線層との間の空隙層をクラッド部とした導波路が形成される。この導波路はクラッド部が空隙層で形成されているので、多層配線層の粗間絶縁膜の屈折率に左右されず、極めて良好な導波路特性が得られる。
【００１０】
本発明に係る固体撮像装置の製造方法は、複数の画素の上方に、層間絶縁膜を介して複数層の配線が形成され且つひさし部形成材料層を有してなる多層配線層を形成する工程と、多層配線層の前記画素を構成する光電変換部に対応する部分に選択的に所要深さの開口凹部を形成する工程と、開口凹部の側壁の層間絶縁膜をウェットエッチングして、開口凹部に前記ひさし部形成材料によるひさし部を形成する工程と、開口凹部内に、層間絶縁膜の側壁との間に空隙層が形成されるように、ひさし部で規制された所要屈折率の第１の層を形成し、第１の層をコア部とし、空隙層をクラッド部とした導波路を形成する工程とを有することを特徴とする。
【００１１】
本発明の固体撮像装置の製造方法では、多層配線層にひさし部形成材料層を形成し、開口凹部を形成した後、層間絶縁膜をウェットエッチングしてひさし部形成材料層によるひさし部を形成し、次に、開口凹部内にコアとなる第１の層を形成している。この第１の層の開口凹部内への埋め込みでは、ひさし部により規制されてウェットエッチングによるオーバーエッチング部への埋め込みが防がれ空隙層が形成される。この空隙層と第１の層とにより導波路が容易に形成される。また、埋め込み材料が１種類で導波路が形成される。
【発明の効果】
【００１２】
本発明によれば、高い導波路効果を有し、かつ導波路を形成し易くした固体撮像装置及びその製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１３】
以下、図面を参照して本発明の実施の形態を説明する。
【００１４】
図１に、本発明に係る固体撮像装置、すなわちＣＭＯＳ固体撮像装置（イメージセンサ）の一実施の形態の全体の概略構成を示す。本実施の形態に係る固体撮像装置１は、半導体基板１００例えばシリコン基板上に、複数の光電変換部を含む画素２が規則的に２次元アレイ状に配列された撮像領域３と、その周辺回路として垂直駆動回路４と、カラム信号処理回路５と、水平駆動回路６と、出力回路７と、制御回路８等を有して構成される。
【００１５】
制御回路８は、垂直同期信号、水平同期信号及びマスタクロックに基いて、垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６などの動作の規準となるクロック信号や制御信号などを生成し、これらクロック信号、制御信号を垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６等に入力する。
【００１６】
垂直駆動回路４は、例えばシフトレジスタによって構成され、撮像領域３の各画素２を行単位で順次垂直方向に選択走査し、垂直信号線９を通して各画素の光電変換部（フォトダイオード）３１において受光量に応じて生成した信号電荷に基づく画素信号をカラム信号処理回路５に供給する。
【００１７】
カラム信号処理回路５は、画素２の例えば列毎に配置されており、１行分の画素２から出力される信号を画素列毎に黒規準画素（図示しないが、有効画素領域の周囲に形成される）からの信号によってノイズ除去、すなわち画素２固有の固定パターンノイズを除去するためのＣＤＳや信号増幅等の信号処理を行う。カラム信号処理回路５の出力段には、水平選択スイッチ（図示せず）が水平信号線１０との間に接続されて設けられる。
【００１８】
水平駆動回路６は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路５の各々を順番に選択し、カラム信号処理回路５の各々から画素信号を水平信号線１０に出力させる。
出力回路７は、カラム信号処理回路５の各々から水平信号線１０を通して順次に供給される信号に対し、信号処理を行って出力する。
【００１９】
図２は、上記画素２の一例の等価回路である。画素２は、光電変換部を構成する例えばフォトダイオード（ＰＤ）２１と、複数のＭＯＳトランジスタを有して成る。複数のＭＯＳトランジスタは、例えば転送用トランジスタ２２と、リセット用トランジスタ２３と、フォトダイオード２１で生成された電荷を画素信号に変換する増幅用トランジスタ２４と、選択用トランジスタ２５で構成される。
【００２０】
フォトダイオード２１は、受光した光量に応じた電荷量の光電荷（ここでは、電子）に光電変換する。フォトダイオード２１のカソードは、転送用トランジスタ２２を介して増幅用トランジスタ２４のゲートに接続される。この増幅用トランジスタ２４のゲートと電気的に繋がったノードをフローティング・ディフージョン部ＦＤと呼ぶ。このフローティング・ディフージョン部ＦＤは、転送用トランジスタ２２のドレインで構成される。
【００２１】
転送用トランジスタ２２は、フォトダイオード２１のカソードとフローティング・ディフージョン部ＦＤとの間に接続される。転送用トランジスタ２２では、そのゲートに転送配線２７を介してゲートパルスφＴＲＧが印加されることによってゲートがオン状態となり、フォトダイオード２１の電荷をフローティング・ディフージョン部ＦＤに転送する。
【００２２】
リセット用トランジスタ２３は、ドレインが画素電源（Ｖｄｄ）線２６に接続され、ソースがフローティング・ディフージョン部ＦＤに接続される。リセット用トランジスタ２３では、ゲートにリセット配線２７を介してリセットパルスφＲＳＴが印加されることによってオン状態となり、フォトダイオード２１からフローティング・ディフージョン部ＦＤへの信号電荷の転送に先立って、フローティング・ディフージョン部ＦＤの電荷を画素電源線２６に捨てることにより、フローティング・ディフージョン部ＦＤをリセットする。
【００２３】
増幅用トランジスタ２４は、ゲートがフローティング・ディフージョン部ＦＤに接続され、ドレインが画素電源線２６に接続される。増幅用トランジスタ２４では、リセット用トランジスタ２３によってリセットした後のフローティング・ディフージョン部ＦＤの電位をリセットレベルとして出力し、さらに転送用トランジスタ２２によって信号電荷を転送した後のフローティング・ディフージョン部ＦＤの電位を信号レベルとして出力する。
【００２４】
選択用トランジスタ２５は、例えばドレインが増幅用トランジスタ２４のソースに接続され、そのソースが垂直信号線３０に接続される。選択用トランジスタ２５では、ゲートに選択配線２９を介して選択パルスφＳＥＬが印加されることによってオン状態となり、画素２を選択状態として増幅用トランジスタ２４から出力される信号を垂直信号線３０に中継する。
【００２５】
横方向の配線、すなわちリセット配線２７、転送配線２８及び選択配線２９は、同一行の画素について共通となっており、垂直駆動回路４によって制御される。
【００２６】
なお、選択用トランジスタ２５については、画素電源配線２６と増幅用トランジスタ２４のドレインとの間に接続した回路構成を採ることも可能である。上例では４トランジスタ型の画素構成としたが、その他、選択用トランジスタを省略して３トランジスタ型の画素構成とすることもできる。
【００２７】
そして、本実施の形態においては、光電変換部であるフォトダイオードへ入射光を導く導波路構造を、多層配線に設けたひさし部を利用して、所要屈折率のコア部の形成と同時に空隙層によるクラッド部を形成して構成することを特徴とする。
【００２８】
図３に、本発明に係るＣＭＯＳ固体撮像装置の第１実施の形態を示す。同図は、ＣＭＯＳ固体撮像装置の撮像領域の要部の概略断面図である。本実施の形態に係るＣＭＯＳ固体撮像装置１１１は、半導体基板１００の主面に第１導電型、例えばｎ型の電荷蓄積領域３２とその表面の第２導電型のｐ型半導体領域（ｐ型アキュミュレーション層）３３とによるフォトダイオードＰＤが形成されると共に、複数のＭＯＳトランジスタが形成されてなる。図３では複数のＭＯＳトランジスタのうち、転送用トランジスタＴｒ１とリセット用トランジスタＴｒ２を示す。転送用トランジスタＴｒ１は、フローティング・ディフージョン部ＦＤとなるｎ型半導体領域４５と、フォトダイオードＰＤと、ゲート絶縁膜を介して形成された転送ゲート電極４６とにより構成される。リセット用トランジスタＴｒ２は、フローティング・ディフージョン部ＦＤとなるｎ型半導体領域４５と、ｎ型半導体領域４７と、ゲート絶縁膜を介して形成されたリセットゲート電極４８とにより構成される。単位画素５０は、素子分離領域４９にて隣接画素と分離される。
【００２９】
画素が形成された半導体基板１００上には、層間絶縁膜５２を介して複数層、本例では３層のメタルによる配線５３〔５３１、５３２、５３３〕が形成された、いわゆる多層配線層５４が形成される。層間絶縁膜５２としては、例えばＳｉＯなどの材料で形成することができる。配線５３はフォトダイオードＰＤに対応する領域を除いて形成される。多層配線層５４上には、平坦化膜５５を介してカラーフィルタ５６が形成され、さらにその上に平坦化膜５７を介してオンチップマイクロレンズ５８が形成される。
【００３０】
そして、第１実施の形態においては、各フォトダイオードＰＤ上に対応する位置の多層配線層５４に開口凹部６２を形成し、この開口凹部６２に埋め込んだコア部となる所要屈折率の第１の層６３と、この第１の層６３の周囲に形成したクラッド部となる空隙層（空気層）６４とにより導波路６５を形成して構成される。第１の層６３としては、例えばＳｉＮ、ＳｉＣなどの材料で形成することができる。
【００３１】
すなわち、本実施の形態では、各層の配線５３１〜５３３がＣｕ配線で形成され、各層のＣｕ配線５３１〜５３３の上面に接してＣｕ配線の拡散を防止する拡散防止膜６１が形成される。拡散防止膜６１は、開口凹部６２を除いて、多層配線層５４の全面に形成される。また、拡散防止膜６１は、その端部が開口凹部６２に突出したひさし部６１ａとなるように形成される。ひさし部６１ａは、開口凹部６２を形成した後に、この拡散防止膜６１をマスクにウェットエッチング法により、開口凹部６２側壁の層間絶縁膜５２を所要の幅だけ除去して、いわゆるオーバーエッチングして形成される。第１の層６３は、この各層のひさし部６１ａに規制されるように開口凹部６２内に埋め込まれる。第１の層６３がひさし部６１ａで規制されることにより、第１の層６３とオーバーエッチングされた層間絶縁膜５２の側壁との間に空隙層６４が形成される。
【００３２】
第１の層６３は、透明（光透過性）で且つ高屈折率の絶縁層で形成される。空隙層６４は屈折率が１であるので、第１の層６３はどの様な材料を選択しても空隙層６４より屈折率が高くなり、導波路を構成することができる。なお、図示しないが、Ｃｕ配線５３とした場合には、Ｃｕ配線５３の下面及び側面にはＣｕ配線の拡散を防ぐバリア膜が形成される。開口凹部６２の側壁のオーバーエッチングでは、このバリア膜の近傍までエッチングされる。
【００３３】
次に、図４〜図５を用いて第１実施の形態に係るＣＭＯＳ固体撮像装置１１１の製造方法の実施の形態を説明する。なお、各図では、本発明を分かり易くするために、画素をフォトダイオードＰＤのみで代表させ、ＭＯＳトランジスタを省略した状態で模式的に表している。後述の他の実施の形態の製造方法を示す図面も同様とする。
【００３４】
先ず、図４Ａに示すように、半導体基板１００の主面側にフォトダイオードＰＤと複数のＭＯＳトランジスタ（図示せず）で構成された、複数の画素を２次元アレイ状に形成する。これにより撮像領域が形成される。次いで、半導体基板１００の画素が形成された表面に、例えばシリコン酸化膜（ＳｉＯ２）等による層間絶縁膜５２、Ｃｕ配線５３及びＣｕ配線の拡散防止膜６１を繰り返し多層に形成した多層配線層５４を形成する。Ｃｕ配線５３〔５３１、５３２、５３３〕はフォトダイオードＰＤに対向する領域を避けて形成される。拡散防止膜６１は、多ＳｉＮ膜、ＳｉＣ膜で形成することができ、多層配線層５４の全面にわたって形成される。なお、図示しないが、必要に応じてＣｕ配線５３の下面及び側面にはＣｕ配線の拡散を阻止するバリア層が形成される。
【００３５】
次に、図４Ｂに示すように、リソグラフィ技術を用いて拡散防止膜６１を含む多層配線層５４上のフォトダイオードＰＤに対応する位置以外の領域にレジストマスク（図示せず）を形成し、ドライエッチング法により拡散防止膜６１を含む多層配線層５４を選択エッチングして開口凹部６２を形成する。すなわち、各フォトダイオードＰＤに対応する位置の多層配線層５４に開口凹部６２を形成する。
【００３６】
次に、図４Ｃに示すように、拡散防止膜６１と層間絶縁膜５２との間で選択比を有するエッチング液（薬液）、すなわち層間絶縁膜５２がエッチングされるエッチング液を用いてウェットエッチングし、開口凹部６２の側壁を内方に所要幅のオーバーエッチング部６２ａを形成する。このオーバーエッチング部６２ａの形成で、開口凹部６２に突出するように、拡散防止膜６１のひさし部６１ａが形成される。
【００３７】
次に、図５Ｄに示すように、開口凹部６２内を埋め込むように光透過率の高い、所要屈折率（好ましくは高屈折率）の絶縁性材料層６３Ａを成膜する。この絶縁性材料層６３Ａの埋め込みでは、拡散防止膜６１のひさし部６１ａに規制され、オーバーエッチング部６２ａは空隙として残る。すなわち、埋め込まれた絶縁性材料層６３Ａとオーバーエッチング部６２ａの側壁との間に空隙層６４が形成される。絶縁性材料層６３Ａは、例えば埋め込み性の悪いＣＶＤ法を用いて成膜することができる。
【００３８】
次に、図５Ｅに示すように、絶縁性材料層６３Ａを例えばＣＭＰ（化学機械研磨）法で平坦化する。ここで、絶縁性材料層６３Ａは、例えばシリコン酸化膜、シリコン窒化膜などで形成することができる。埋め込んだ絶縁性材料層６３Ａが平坦化性のよいもの、例えば有機材料を塗布して埋め込むような場合には、図５Ｅの平坦化工程は省略される。
【００３９】
これによって、絶縁性材料層による第１の層６３をコア部とし、その周囲に形成された空隙層６４をクラッド部とした導波路６５が形成される。
【００４０】
次に、図５Ｆに示すように、平坦化膜となるパシベーション膜５５を介してカラーフィルタ５６、平坦化膜５７、オンチップマイクロレンズ５８を順次形成する。なお、絶縁性材料層６３Ａがパシベーションの役を果たす場合は、パシベーション膜５５は省略される。このようにして、目的のＣＭＯＳ固体撮像装置１１１を得る。
【００４１】
第１実施の形態に係るＣＭＯＳ固体撮像装置１１１によれば、空隙層６４と埋め込まれた高屈折率の第１の層６３とで全反射が起こり易くなり、導波路特性が得られる。すなわち、コア部となる第１の層６３とクラッド部となる空隙層６４とにより導波路６５が構成される。空隙層６４を有するため、層間絶縁膜５２の屈折率に左右されず、しかも空隙層６４の屈折率が１．０と低いので、より導波路特性の良い導波路構造を形成することができる。導波路６５を構成する材料としては、開口凹部６２に埋め込む第１の層６３が１種類で済み、クラッド部が空隙であるため、原理的にどのような材料でも第１の層６３として使用することができ、材料の選択の自由度が上がり、製造を容易にする。
【００４２】
従って、フォトダイオードＰＤへの集光効率が向上し、より高感度のＣＭＯＳ固体撮像装置を提供することができる。画素セルの微細化が進んでも、導波路構造を容易に構成することができる。このＣＭＯＳ固体撮像装置１１１は、画素の微細化、多画素化の固体撮像装置に適用して好適である。
【００４３】
第１実施の形態に係るＣＭＯＳ固体撮像装置１１１の製造方法では、開口凹部６２を形成した後、ウェットエッチングにより開口凹部６２の側壁の層間絶縁膜５２のみを選択的にオーバーエッチングしてオーバーエッチング部６２ａを形成し、次いで絶縁性材料層６３Ａを埋め込むようにしている。この絶縁性材料層６３Ａの埋め込みでは、拡散防止膜６１のひさし部６１ａがオーバーエッチング部６２ａ内への絶縁性材料層６３Ａの埋め込みを妨げることにより、絶縁性材料層による第１の層６３と層間絶縁膜５２との間に空隙層６４が自動的に形成される。埋め込む材料が１種類で導波路構造を形成することができる。このため、導波路６５の形成が容易になり、また、画素セルの微細化が進んでも導波路が形成し易くなる。
【００４４】
図６に、本発明に係るＣＭＯＳ固体撮像装置の第２実施の形態を示す。同図は、ＣＭＯＳ固体撮像装置の撮像領域の要部の概略断面図である。本実施の形態に係るＣＭＯＳ固体撮像装置１１２は、半導体基板１００の主面に第１導電型、例えばｎ型の電荷蓄積領域３２とその表面の第２導電型のｐ型半導体領域（ｐ型アキュミュレーション層）３３とによるフォトダイオードＰＤが形成されると共に、複数のＭＯＳトランジスタが形成されてなる。図３では複数のＭＯＳトランジスタのうち、転送用トランジスタＴｒ１とリセット用トランジスタＴｒ２を示す。転送用トランジスタＴｒ１は、フローティング・ディフージョン部ＦＤとなるｎ型半導体領域４５と、フォトダイオードＰＤと、ゲート絶縁膜を介して形成された転送ゲート電極４６とにより構成される。リセット用トランジスタＴｒ２は、フローティング・ディフージョン部ＦＤとなるｎ型半導体領域４５と、ｎ型半導体領域４７と、ゲート絶縁膜を介して形成されたリセットゲート電極４８とにより構成される。単位画素５０は、素子分離領域４９にて隣接画素と分離される。
【００４５】
画素が形成された半導体基板１００上には、層間絶縁膜５２を介して複数層、本例では３層のメタルによる配線７３〔７３１、７３２、７３３〕が形成された、いわゆる多層配線層５４が形成される。配線７３はフォトダイオードＰＤに対応する領域を除いて形成される。多層配線層５４上には、平坦化膜５５を介してカラーフィルタ５６が形成され、さらにその上に平坦化膜５７を介してオンチップマイクロレンズ５８が形成される。
【００４６】
そして、第２実施の形態においては、基本的に第１実施の形態と同様に、各フォトダイオードＰＤ上に対応する位置の多層配線層５４に開口凹部６２を形成し、この開口凹部６２に埋め込んだコア部となる所要屈折率の第１の層６３と、この第１の層６３の周囲に形成したクラッド部となる空隙層（空気層）６４とにより導波路６５を形成して構成される。
【００４７】
すなわち、本実施の形態では、配線材料の拡散防止膜が形成されない場合の例である。本実施の形態においては、各配線７３１〜７３３を拡散防止膜を必要としないメタル、例えばＡｌによる配線で形成される。多層配線層５４では、ひさし部形成材料層７１が形成される。ひさし部形成材料層７１は、各配線７３の層毎に設けてもよく、あるいはそのうちの１層に設けてもよいが、好ましくは多層配線層５４の少なくとも最上層に設ける。本例では多層配線層５４の最上層にひさし部形成材料層７１が形成される。ひさし部形成材料層７１は、開口凹部６２を除いて、多層配線層５４の全面に形成される。ひさし部形成材料層７１としては、例えばＳｉＮ、ＳｉＣなどの材料で形成することができる。
【００４８】
また、ひさし部形成材料層７１は、その端部が開口凹部６２に突出したひさし部７１ａとなるように形成される。ひさし部７１ａは、開口凹部６２を形成した後に、このひさし部形成材料層７１をマスクにウェットエッチング法により、開口凹部６２側壁の層間絶縁膜５２を所要の幅だけ除去して、いわゆるオーバーエッチングして形成される。第１の層６３は、ひさし部７１ａに規制されるように開口凹部６２内に埋め込まれる。第１の層６３がひさし部７１ａで規制されることにより、第１の層６３とオーバーエッチングされた層間絶縁膜５２の側壁との間に空隙層６４が形成される。
【００４９】
第１の層６３は、透明（光透過性）で且つ高屈折率の絶縁層で形成される。空隙層６４は屈折率が１であるので、第１の層６３はどの様な材料を選択しても空隙層６４より屈折率が高くなり、導波路を構成することができる。
【００５０】
次に、図７〜図９を用いて第２実施の形態に係るＣＭＯＳ固体撮像装置１１２の製造方法の実施の形態を説明する。
【００５１】
先ず、図７Ａに示すように、半導体基板１００の主面側にフォトダイオードＰＤと複数のＭＯＳトランジスタ（図示せず）で構成された、複数の画素を２次元アレイ状に形成する。これにより撮像領域が形成される。次いで、半導体基板１００の画素が形成された表面に、例えばシリコン酸化膜（ＳｉＯ２）等による層間絶縁膜５２、メタル、例えばＡｌ配線７３を繰り返し多層に形成した多層配線層５４を形成する。Ａｌ配線７３〔７３１、７３２、７３３〕はフォトダイオードＰＤに対向する領域を避けて形成される。
【００５２】
次に、図７Ｂに示すように、多層配線層５４の最上層にひさし部形成材料層７１を形成する。このひさし部材料層７１は、層間絶縁膜５２とはエッチングレートが異なる材料で形成される。
【００５３】
次に、図７Ｃに示すように、リソグラフィ技術を用いてひさし部形成材料層７１を含む多層配線層５４上のフォトダイオードＰＤに対応する位置以外の領域にレジストマスク（図示せず）を形成し、ドライエッチング法によりひさし部形成材料層７１を含む多層配線層５４を選択エッチングして開口凹部６２を形成する。すなわち、各フォトダイオードＰＤに対応する位置の多層配線層５４に開口凹部６２を形成する。
【００５４】
次に、図８Ｄに示すように、ひさし部形成材料層７１と層間絶縁膜５２との間で選択比を有するエッチング液（薬液）、すなわち層間絶縁膜５２がエッチングされるエッチング液を用いてウェットエッチングし、開口凹部６２の側壁を内方に所要幅のオーバーエッチング部６２ａを形成する。このオーバーエッチング部６２ａの形成で、開口凹部６２に突出するように、ひさし部形成材料層７１によるひさし部７１ａが形成される。
【００５５】
次に、図８Ｅに示すように、開口凹部６２内を埋め込むように光透過率の高い、所要屈折率（好ましくは高屈折率）の絶縁性材料層６３Ａを成膜する。この絶縁性材料層６３Ａの埋め込みでは、ひさし部７１ａに規制され、オーバーエッチング部６２ａは空隙として残る。すなわち、埋め込まれた絶縁性材料層６３Ａとオーバーエッチング部６２ａの側壁との間に空隙層６４が形成される。絶縁性材料層６３Ａは、例えば埋め込み性の悪いＣＶＤ法を用いて成膜することができる。
【００５６】
次に、図９Ｆに示すように、絶縁性材料層６３Ａを例えばＣＭＰ（化学機械研磨）法で平坦化する。ここで、絶縁性材料層６３Ａは、例えばシリコン酸化膜、シリコン窒化膜などで形成することができる。埋め込んだ絶縁性材料層６３Ａが平坦化性のよいもの、例えば有機材料を塗布して埋め込むような場合には、図９Ｆの平坦化工程は省略される。
【００５７】
これによって、絶縁性材料層による第１の層６３をコア部とし、その周囲に形成された空隙層６４をクラッド部とした導波路６５が形成される。
【００５８】
次に、図９Ｇに示すように、平坦化膜となるパシベーション膜５５を介してカラーフィルタ５６、平坦化膜５７、オンチップマイクロレンズ５８を順次形成する。なお、絶縁性材料層６３Ａがパシベーションの役を果たす場合は、パシベーション膜５５は省略される。このようにして、目的のＣＭＯＳ固体撮像装置１１２を得る。
【００５９】
第２実施の形態に係るＣＭＯＳ固体撮像装置１１２及びその製造方法によれば、拡散防止膜に変えて、ひさし部形成材料層７１は、開口凹部６２の形成後の空隙層６４の形成における役割が第１実施の形態の拡散防止膜６１と同様である。従って、第２実施の形態においても、コア部となる第１の層６３とクラッド部となる空隙層６４とからなる導波路特性の良い導波路６５を形成することができる。その他、第１実施の形態と同様の効果を奏することができる。
【００６０】
図１０に、本発明に係るＣＭＯＳ固体撮像装置の第３実施の形態を示す。同図は、ＣＭＯＳ固体撮像装置の撮像領域の要部の概略断面図である。本実施の形態に係るＣＭＯＳ固体撮像装置１１３は、図３の第１実施の形態において、その多層配線層５４におけるＣｕ配線５３のバリア層６０の外側に、開口凹部６２の形成後のウェットエッチング工程で、ウェットエッチングを過度に進行させないようなエッチングストッパ層６６を形成して構成される。バリア層６０は、Ｃｕ配線５３の拡散を阻止するためのもので、Ｃｕ配線５３の下面及び側面に形成される。エッチングストッパ層６６は、バリア層６０の側面の外側に設けられる。その他の構成は、図３の第１実施の形態と同様であるので、図１０において、図３と対応する部分には同一符号を付して重複説明を省略する。
【００６１】
図１１〜図１２に、第３実施の形態に係るＣＭＯＳ固体撮像装置１１３の製造方法の実施の形態を示す。なお、図１１〜図１２は、多層配線層５４における各層の層間絶縁膜５２、エッチングストッパ層６６及びＣｕ配線５３の形成を示し、導波路その他の製造工程は前述の図４〜図５と同様であるので、説明を省略する。
【００６２】
先ず、図１１Ａに示すように、多層配線層を構成する層間絶縁膜５２を形成した後、層間絶縁膜５２の上面のＣｕ配線を形成すべき位置に凹部８１を形成する。
次に、図１１Ｂに示すように、凹部８１内面を含めて層間絶縁膜５２の表面全面にエッチングストッパ材料層６６Ａを成膜する。
【００６３】
次に、図１１Ｃに示すように、エッチングストッパ材料層６６Ａをエッチバックして、凹部８１内の側壁にエッチングストッパ材料膜６６Ａによるサイドウォール、すなわちエッチングストッパ層６６を形成する。
次に、図１１Ｄに示すように、凹部８１内の底面及び側面を含む層間絶縁膜５２の表面全面にＣｕ配線の拡散を阻止するバリア層６０を成膜する。バリア層６０としては、バリアメタルが用いられる。
【００６４】
次に、図１２Ｅに示すように、凹部８１を埋め込むように層間絶縁膜５２の全面にＣｕ層５３Ａを成膜する。
【００６５】
次に、図１２Ｆに示すように、Ｃｕ層５３Ａ及びバリア層６０をエッチバックして凹部内８１に下面及び側面にバリア層６０が形成されたＣｕ配線５３が形成されると共に、バリア層６０の外側面にエッチングストッパ層６６が形成される。このエッチバック工程では、図１１Ｄに鎖線８２で示すように、層間絶縁膜５２の表面から所要深さまで除去されるようにエッチバック処理を行う。これにより、凹部内において、エッチングストッパ層６６が所要の厚さで形成される。エッチングストッパ層６６としては、例えばＳｉＮ，ＳｉＣなどの材料による層を用いることができる。
【００６６】
次に、図１２Ｇに示すように、Ｃｕ配線５３を含む層間絶縁膜５２の表面全面に拡散防止膜６１を形成する。
【００６７】
この図１１Ａから図１２Ｇの工程を繰り返すことにより、Ｃｕ配線５３のバリア層６０の側面にエッチングストッパ層６６が形成された多層配線層５４が形成される。これ以降は、図４Ａから図５Ｆの工程を経て、第３実施の形態のＣＭＯＳ固体撮像装置１１３を得る。
【００６８】
第３実施の形態に係るＣＭＯＳ固体撮像装置１１３及びその製造方法によれば、Ｃｕ配線５３の側面側のエッチングストッパ層６６が設けられることにより、図４Ｃの工程で開口凹部６２の側壁をオーバーエッチングしたときに、エッチングストッパ層６６によりオーバーエッチングの進行がしずらくなり、過度にオーバーエッチングされることがない。ウェットエッチング液で例えばバリア層６０がエッチングされる場合に、本実施の形態を適用することによりバリア層６０がエッチングされないので好ましい。その他、前述の第１実施の形態と同様の効果を奏する。
【００６９】
図１３に、本発明に係るＣＭＯＳ固体撮像装置の第４実施の形態を示す。同図は、同図は、ＣＭＯＳ固体撮像装置の撮像領域の要部の概略断面図である。本実施の形態に係るＣＭＯＳ固体撮像装置１１４は、図６の第２実施の形態において、その多層配線層５４におけるＡｌ配線７１の外側に、開口凹部６２の形成後のウェットエッチング工程で、ウェットエッチングの過度の進行をしづらくするエッチングストッパ層６６を形成して構成される。その他の構成は、図６の第２実施の形態と同様であるので、図１３において、図６と対応する部分には同一符号を付して重複説明を省略する。
【００７０】
図１４に、第４実施の形態に係るＣＭＯＳ固体撮像装置１１４の製造方法の実施の形態を示す。なお、図１４は、多層配線層５４における各層の層間絶縁膜５２、エッチングストッパ層６６及びＡｌ配線７３の形成を示し、導波路その他の製造工程は前述の図７〜図９と同様であるので、説明を省略する。
【００７１】
先ず、図１４Ａに示すように、多層配線層を構成する層間絶縁膜５２を形成した後、層間絶縁膜５２上にＡｌ配線７３を形成する。
次に、図１４Ｂに示すように、Ａｌ配線７３の表面を含む層間絶縁膜５２の表面全面に沿ってエッチングストッパ材料層６６Ａを成膜する。
【００７２】
次に、図１４Ｃに示すように、エッチングストッパ材料層６６ＡをエッチバックしてＡｌ配線７３の側面にエッチングストッパ材料層によるサイドウォール、いわゆるエッチングストッパ層６６を形成する。
次に、図１４Ｄに示すように、層間絶縁膜５２で埋め戻し、Ａｌ配線７３を含む層間絶縁膜５２の表面全面にひさし部形成材料層７１を形成する。
【００７３】
この図１４Ａから図１４Ｄの工程を繰り返して各層のＡｌ配線７３の側面にエッチングストッパ層６６が形成された多層配線層５４を形成する。あるいは図１４Ｄの工程でひさし部形成材料層７１を形成せず、図１４Ａから図１４Ｃの工程を繰り返した後、最上層にのみひさし部形成材料層７１を形成して多層配線層５４を形成する。これ以降は、図７Ａから図９Ｇの工程を経て、第４実施の形態のＣＭＯＳ固体撮像装置１１４を得る。
【００７４】
第４実施の形態に係るＣＭＯＳ固体撮像装置１１４及びその製造方法によれば、Ａｌ配線７３の側面にエッチングストッパ層６６が設けられることにより、図８Ｄの工程で開口凹部６２の側壁をオーバーエッチングしたときに、エッチングストッパ層６６によりオーバーエッチングの進行がしずらくなり、過度にオーバーエッチングされることがない。ウェットエッチング液で例えばＡｌ配線７３がエッチングされる場合に、本実施の形態を適用することにより、Ａｌ配線７３のエッチングが阻止されるので好ましい。その他、前述の第１実施の形態と同様の効果を奏する。
【図面の簡単な説明】
【００７５】
【図１】本発明に係る固体撮像装置の実施の形態の全体の概略構成を示す構成図である。
【図２】単位画素の例を示す等価回路図である。
【図３】本発明に係る第１実施の形態の概略構成を示す要部の断面図である。
【図４】Ａ〜Ｃ  第１実施の形態に係る固体撮像装置の製造方法の実施の形態を示す製造工程図（その１）である。
【図５】Ｄ〜Ｆ  第１実施の形態に係る固体撮像装置の製造方法の実施の形態を示す製造工程図（その２）である。
【図６】本発明に係る第２実施の形態の概略構成を示す要部の断面図である。
【図７】Ａ〜Ｃ  第２実施の形態に係る固体撮像装置の製造方法の実施の形態を示す製造工程図（その１）である。
【図８】Ｄ〜Ｅ  第２実施の形態に係る固体撮像装置の製造方法の実施の形態を示す製造工程図（その２）である。
【図９】Ｆ〜Ｇ  第２実施の形態に係る固体撮像装置の製造方法の実施の形態を示す製造工程図（その３）である。
【図１０】本発明に係る第３実施の形態の概略構成を示す要部の断面図である。
【図１１】Ａ〜Ｄ  第３実施の形態に係る固体撮像装置の製造方法の実施の形態を示す要部の製造工程図（その１）である。
【図１２】Ｅ〜Ｇ  第３実施の形態に係る固体撮像装置の製造方法の実施の形態を示す要部の製造工程図（その２）である。
【図１３】本発明に係る第４実施の形態の概略構成を示す要部の断面図である。
【図１４】Ａ〜Ｄ  第３実施の形態に係る固体撮像装置の製造方法の実施の形態を示す要部の製造工程図である。
【符号の説明】
【００７６】
１・・固体撮像装置、２・・画素、３・・撮像領域、４・・垂直駆動回路、５・・カラム信号処理回路、６・・水平駆動回路、７・・出力回路、８・・制御回路、９・・垂直信号線、１０・・水平信号線、１１１〜１１４・・ＣＭＯＳ固体撮像装置、ＰＤ・・光電変換部（フォトダイオード）、Ｔｒ１、Ｔｒ２・・ＭＯＳトランジスタ、５２・・層間絶縁膜、５３〔５３１、５３２、５３３〕、７３〔７３１、７３２、７３３〕・・配線、５４・・多層配線層、５５・・パシベーション膜、５６・・カラーフィルタ、５７・・平坦化膜、５８・・オンチップマイクロレンズ、６０・・バリア層、６１・・拡散防止膜、６１ａ・・ひさし部、６２・・開口凹部、６３・・第１の層、６４・・空隙層、６５・・導波路、６６・・エッチングストッパ層、７１・・ひさし部形成材料層、７１ａ・・ひさし部
【図１】
2008210975.tif 000003
【図２】
2008210975.tif 000004
【図３】
2008210975.tif 000005
【図４】
2008210975.tif 000006
【図５】
2008210975.tif 000007
【図６】
2008210975.tif 000008
【図７】
2008210975.tif 000009
【図８】
2008210975.tif 000010
【図９】
2008210975.tif 000011
【図１０】
2008210975.tif 000012
【図１１】
2008210975.tif 000013
【図１２】
2008210975.tif 000014
【図１３】
2008210975.tif 000015
【図１４】
2008210975.tif 000016