(57)【要約】【課題】特定のアクセスパターンでしか発生しないエラーの再現性を上げる。【解決手段】メモリへのアクセスは、メモリコントローラによって行われるが、このメモリコントローラにアクセスパターンを記録する機能を持たせる。このアクセスパターンを記録する機能は、随時、アクセスパターンを不揮発性記憶領域に記録していき、不揮発性記憶領域の容量がいっぱいになった場合は、古いデータから上書きしていく。メモリコントローラがエラーを認識した場合、アクセスパターンの記録を終了する。この方法により、メモリエラーが発生した時とその前のアクセスパターンを記録出来る。また、メモリエラーを再現させるために、不揮発性記憶領域に記録されたアクセスパターンを再度、繰り返し実行出来る機能もメモリコントローラに持たせる。この機能により、エラーが発生した際のアクセスパターンの再現を繰り返し実施可能になる。【選択図】図１
2008210053.tif 000002
【特許請求の範囲】
【請求項１】
メインメモリへのアクセスパターンを記録するための不揮発性記憶領域と、
前記メインメモリへのアクセスパターンを前記不揮発性記憶領域に記録し、前記メインメモリでのエラーを検出した場合、アクセスパターンの記録を終了し、前記不揮発性記憶領域に記録されたアクセスパターンを参照して、前記メインメモリにアクセスするメモリコントローラと
を具備する
メモリエラーパターン記録システム。
【請求項２】
請求項１に記載のメモリエラーパターン記録システムであって、
前記メモリコントローラは、
前記メインメモリへのアクセスパターンに基づき、前記メインメモリへアクセスし処理を行うメインメモリ制御部と、
前記メインメモリへのアクセスパターンを前記不揮発性記憶領域に記憶するためのデータに変換してバッファへ転送する不揮発性記憶領域制御部と、
前記メインメモリへのアクセスパターンを前記メインメモリ制御部及び前記不揮発性記憶領域制御部に伝達するメイン制御部と
を具備する
メモリエラーパターン記録システム。
【請求項３】
請求項２に記載のメモリエラーパターン記録システムであって、
前記メイン制御部は、前記メインメモリのエラーが発生した事を認識すると前記不揮発性記憶領域制御部に対してアクセスパターンの伝達を停止する
メモリエラーパターン記録システム。
【請求項４】
請求項３に記載のメモリエラーパターン記録システムであって、
前記メイン制御部は、エラー再現命令に応じて、前記不揮発性記憶領域に記録されたデータを吸い上げるように前記不揮発性記憶領域制御部に命令する
メモリエラーパターン記録システム。
【請求項５】
請求項４に記載のメモリエラーパターン記録システムであって、
前記不揮発性記憶領域制御部は、前記バッファを介して前記不揮発性記憶領域に記録されたアクセスパターンを吸い上げて該アクセスパターンの内容に基づくアクセスを前記メインメモリにするように前記メイン制御部に命令する
メモリエラーパターン記録システム。
【請求項６】
請求項２乃至５のいずれか一項に記載のメモリエラーパターン記録システムであって、
前記不揮発性記憶領域制御部は、前記不揮発性記憶領域に記録するデータのうち最新のデータに対して、最新を表すデータを書き込む
メモリエラーパターン記録システム。
【請求項７】
請求項２乃至６のいずれか一項に記載のメモリエラーパターン記録システムであって、
前記不揮発性記憶領域は、前記メモリコントローラの内部にある
メモリエラーパターン記録システム。
【請求項８】
（ａ）メインメモリへのアクセスパターンを前記不揮発性記憶領域に記録するステップと、
（ｂ）前記メインメモリでのエラーを検出した場合、アクセスパターンの記録を終了するステップと、
（ｃ）前記不揮発性記憶領域に記録されたアクセスパターンを参照して、前記メインメモリにアクセスするステップと
を具備する
メモリエラーパターン記録方法。
【請求項９】
請求項８に記載のメモリエラーパターン記録方法であって、
前記（ａ）ステップは、
（ａ１）前記メインメモリへのアクセスパターンに基づき、前記メインメモリへアクセスし処理を行うステップと、
（ａ２）前記メインメモリへのアクセスパターンを前記不揮発性記憶領域に記憶するためのデータに変換してバッファへ転送するステップと、
（ａ３）前記バッファのデータを前記不揮発性記憶領域に書き込むステップと
を具備する
メモリエラーパターン記録方法。
【請求項１０】
請求項８又は９に記載のメモリエラーパターン記録方法であって、
前記（ｃ）ステップは、
（ｃ１）エラー再現命令に応じて、前記不揮発性記憶領域から記録されているデータを吸い上げるステップと、
（ｃ２）前記不揮発性記憶領域に記録されたアクセスパターンを吸い上げて該アクセスパターンの内容に基づくアクセスを前記メインメモリにするステップと
を具備する
メモリエラーパターン記録方法。
【請求項１１】
請求項８乃至１０のいずれか一項に記載のメモリエラーパターン記録方法であって、
（ｄ）前記不揮発性記憶領域に記録するデータのうち最新のデータに対して、最新を表すデータを書き込むステップ
を更に具備する
メモリエラーパターン記録システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリエラーパターン記録システムに関し、特にメモリとメモリコントローラ間のアクセス内容を記録するメモリエラーパターン記録システムに関する。
【背景技術】
【０００２】
サーバ等の情報処理機器のメインメモリ（主記憶）等で使用されるメモリデバイスは半導体で作られており、製造上、微細な欠陥が作られてしまう場合がある。この欠陥を持つメモリの内、固定でエラーが発生する物や簡単なテストでエラーする物は、メモリメーカの出荷検査等で取り除かれるが、ある特定のアクセスパターンでしかエラーしない物は、そのまま出荷される場合がある。
【０００３】
このような、ある特定のアクセスパターンでしかエラーが発生しないメモリは、長時間に渡っていろいろなパターンでアクセスされる事等により、使用中にエラーが発生する場合があるが、再現性が無いため原因不明になる場合や、再現性が悪いため特定のテストプログラムを長時間流さないと再現しない等で解析が難航する場合がある。
【０００４】
これらの問題を解決するため、特定のアクセスパターンでしか発生しないエラーの再現性を上げる方法が望まれている。
【０００５】
関連する技術として、特開昭６０−０４５８５３号公報（特許文献１）に履歴診断方式が開示されている。
この従来技術では、アドレスデータと時刻情報を蓄積する旨が記載されている。
【０００６】
また、特開平０５−０５３９２９号公報（特許文献２）に障害情報保存機能付き中央処理装置が開示されている。
この障害情報保存機能付き中央処理装置は、アクセスした主記憶装置のアドレスとデータとを格納するトレース情報保存メモリと、このトレース情報保存メモリの読出し／書込み制御を行うメモリアクセストレース制御回路とを備えている。
【０００７】
また、特開平１１−２１２８３５号公報（特許文献３）にメモリ書換情報を採取する電子計算機及びメモリ制御装置が開示されている。
この従来技術では、電子計算機には、各装置間におけるデータ転送用のシステムバスに、メモリ上のプログラムコードを解読し実行するＣＰＵ、メモリの書き換え情報にプロセス関係の情報が加えられ，これを蓄える高速記憶装置、メモリへのデータ書き換えを監視するメモリ制御装置が接続されている。高速記憶装置に格納されるメモリ書き換え情報は、バッファ情報としてはＣＰＵ識別子、書き込みアドレス、書き込み前のメモリ内容、実行アドレス、タイマ値等があり、付加情報としてはプロセス切り替え前のプロセスＩＤ等がある。
【０００８】
【特許文献１】特開昭６０−０４５８５３号公報
【特許文献２】特開平０５−０５３９２９号公報
【特許文献３】特開平１１−２１２８３５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明の目的は、情報処理機器で使用するメモリにおいてエラーが発生した場合に、エラーが発生した際のメモリとメモリコントローラ間のアクセス内容（アクセスパターン）を記録し、そのアクセスパターンを再現可能にするメモリエラーパターン記録システムを提供することである。
【課題を解決するための手段】
【００１０】
以下に、［発明を実施するための最良の形態］で使用される番号を括弧付きで用いて、課題を解決するための手段を説明する。これらの番号は、［特許請求の範囲］の記載と［発明を実施するための最良の形態］との対応関係を明らかにするために付加されたものである。但し、それらの番号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１１】
本発明のメモリエラーパターン記録システムは、メインメモリ（３）へのアクセスパターンを記録するための不揮発性記憶領域（６）と、メインメモリ（３）へのアクセスパターンを不揮発性記憶領域（６）に記録し、メインメモリ（３）でのエラーを検出した場合、アクセスパターンの記録を終了し、不揮発性記憶領域（６）に記録されたアクセスパターンを参照して、メインメモリ（３）にアクセスするメモリコントローラ（２）とを具備する。
【００１２】
メモリコントローラ（２）は、メインメモリ（３）へのアクセスパターンに基づき、メインメモリ（３）へアクセスし処理を行うメインメモリ制御部（１３）と、メインメモリ（３）へのアクセスパターンを不揮発性記憶領域（６）に記憶するためのデータに変換してバッファへ転送する不揮発性記憶領域制御部（１４）と、メインメモリ（３）へのアクセスパターンをメインメモリ制御部（１３）及び不揮発性記憶領域制御部（１４）に伝達するメイン制御部（１１）とを具備する。
【００１３】
メイン制御部（１１）は、メインメモリ（３）のエラーが発生した事を認識すると不揮発性記憶領域制御部（１４）に対してアクセスパターンの伝達を停止する。
【００１４】
メイン制御部（１１）は、エラー再現命令に応じて、不揮発性記憶領域（６）に記録されたデータを吸い上げるように不揮発性記憶領域制御部（１４）に命令する。
【００１５】
不揮発性記憶領域制御部（１４）は、バッファを介して不揮発性記憶領域（６）に記録されたアクセスパターンを吸い上げて該アクセスパターンの内容に基づくアクセスをメインメモリ（３）にするようにメイン制御部（１１）に命令する。
【００１６】
不揮発性記憶領域制御部（１４）は、不揮発性記憶領域（６）に記録するデータのうち最新のデータに対して、最新を表すデータを書き込む。
【００１７】
不揮発性記憶領域（６）は、メモリコントローラ（２）の内部にある。
【００１８】
本発明のメモリエラーパターン記録方法は、（ａ）メインメモリ（３）へのアクセスパターンを不揮発性記憶領域（６）に記録するステップと、（ｂ）メインメモリ（３）でのエラーを検出した場合、アクセスパターンの記録を終了するステップと、（ｃ）不揮発性記憶領域（６）に記録されたアクセスパターンを参照して、メインメモリ（３）にアクセスするステップとを具備する。
【００１９】
上記（ａ）ステップは、（ａ１）メインメモリ（３）へのアクセスパターンに基づき、メインメモリ（３）へアクセスし処理を行うステップと、（ａ２）メインメモリ（３）へのアクセスパターンを不揮発性記憶領域（６）に記憶するためのデータに変換してバッファへ転送するステップと、（ａ３）バッファのデータを不揮発性記憶領域（６）に書き込むステップとを具備する。
【００２０】
上記（ｃ）ステップは、（ｃ１）エラー再現命令に応じて、不揮発性記憶領域（６）から記録されているデータを吸い上げるステップと、（ｃ２）不揮発性記憶領域（６）に記録されたアクセスパターンを吸い上げて該アクセスパターンの内容に基づくアクセスをメインメモリ（３）にするステップとを具備する。
【００２１】
本発明のメモリエラーパターン記録システムは、（ｄ）不揮発性記憶領域（６）に記録するデータのうち最新のデータに対して、最新を表すデータを書き込むステップを更に具備する。
【発明の効果】
【００２２】
メインメモリのエラーが発生した際のアクセスパターンを記録する事と再現させる事が可能になり、その結果、エラーを再現し易くなり、不具合の解析が楽になる。特定のアクセスパターンでのみエラーが発生する問題等でエラーの再現性を上げる事が可能になり、エラーが再現しない事により難航する不具合解析を減らす事が出来る。また、その情報をメモリメーカにフィードバックする事により、メモリの品質改善が可能になる。
【発明を実施するための最良の形態】
【００２３】
メモリへのアクセスは、メモリコントローラによって行われるが、本発明では、このメモリコントローラにアクセスパターンを記録する機能を持たせる。このアクセスパターンを記録する機能は、随時、アクセスパターンを不揮発性記憶領域に記録していき、不揮発性記憶領域の容量がいっぱいになった場合は、古いデータから上書きしていく。メモリコントローラがエラーを認識した場合、アクセスパターンの記録を終了する。この方法により、メモリエラーが発生した時とその前のアクセスパターンを記録出来る。
また、メモリエラーを再現させるために、不揮発性記憶領域に記録されたアクセスパターンを再度、繰り返し実行出来る機能もメモリコントローラに持たせる。この機能により、エラーが発生した際のアクセスパターンの再現を繰り返し実施可能になる。
【００２４】
以下に、本発明の第１実施形態について添付図面を参照して説明する。
まず、図１に、通常のコンピュータの概略図を示す。この通常のコンピュータは、ＣＰＵ１と、メモリコントローラ２と、メインメモリ３と、Ｉ／Ｏ（入出力）コントローラ４を備える。
【００２５】
ＣＰＵ１は、各装置の制御やデータの計算・加工を行う装置である。例えば、入力装置や記憶装置からデータを受け取り、演算・加工した上で、出力装置や記憶装置に出力する。なお、中央処理装置に限らず、マイクロプロセッサ（ＭＰＵ）全般を含むものとする。メモリコントローラ２は、メモリを管理する装置である。ここでは、ＣＰＵ１とメインメモリ３の間に設けられ、ＣＰＵ１とメインメモリ３の間のデータの受け渡しを管理する。メインメモリ３は、コンピュータ内でデータを記憶する装置である。ＲＡＭやＲＯＭ等の半導体記憶装置を始め、ハードディスクやフロッピー（登録商標）ディスク等の外部記憶装置（補助記憶装置）も含む。補助記憶装置や入出力装置等は、Ｉ／Ｏコントローラ４に接続される。図１の通常のコンピュータでは、メインメモリへのアクセスパターンは記録しない。
【００２６】
これに対して、図２に、本発明に係るメインメモリへのアクセスパターンを記録するコンピュータの概略図を示す。本発明に係るコンピュータは、ＣＰＵ１と、メインメモリ３と、Ｉ／Ｏコントローラ４と、メモリコントローラ５と、不揮発性記憶領域６を備える。
【００２７】
図２におけるＣＰＵ１、メインメモリ３、及びＩ／Ｏコントローラ４は、図１と同様である。メモリコントローラ５は、メインメモリ３へのアクセスパターンを不揮発性記憶領域６に記録するための機能を有する。不揮発性記憶領域６は、メインメモリへのアクセスパターンを記録するための不揮発性記憶領域である。
【００２８】
メモリコントローラ５は、メインメモリ３へのアクセスパターンを不揮発性記憶領域６に随時記録し、メインメモリ３でのエラーを検出した場合、アクセスパターンの記録を終了する。これにより、不揮発性記憶領域６にエラー発生時のアクセスパターンを記録する事が可能になる。また、メモリコントローラ５には、不揮発性記憶領域６に記録されたアクセスパターンを読んで、そのアクセスパターンを元に、メインメモリ３にアクセスする機能を有している。この機能により、エラーが起きた時のメインメモリへのアクセスパターンを再現する事が可能になる。
【００２９】
図３に、メモリコントローラ５の内部構造の概略図を示す。
メモリコントローラ５は、インターフェース７と、インターフェース８と、インターフェース９と、インターフェース１０と、メイン制御部１１と、Ｉ／Ｏコントローラ制御部１２と、メインメモリ制御部１３と、不揮発性記憶領域制御部１４と、バッファ１５を備える。
【００３０】
インターフェース７は、ＣＰＵ１とのデータのやり取りを仲介するためのインターフェースである。インターフェース８は、Ｉ／Ｏコントローラ４とのデータのやり取りを仲介するためのインターフェースである。インターフェース９は、メインメモリ３とのデータのやり取りを仲介するためのインターフェースである。インターフェース１０は、不揮発性記憶領域６とのデータのやり取りを仲介するためのインターフェースである。メイン制御部１１は、メモリコントローラ５の内部の各装置及び各回路を制御するメインの制御部である。Ｉ／Ｏコントローラ制御部１２は、Ｉ／Ｏコントローラ４を制御する制御部である。メインメモリ制御部１３は、メインメモリ３を制御する制御部である。不揮発性記憶領域制御部１４は、不揮発性記憶領域６を制御する制御部である。バッファ１５は、データをやり取りするときに、処理速度や転送速度の差を補うためにデータを一時的に保存しておく記憶装置や記憶領域である。
【００３１】
ＣＰＵ１で計算された結果はインターフェースインターフェース７を介しメイン制御部１１からＩ／Ｏコントローラ制御部１２，メインメモリ制御部１３，不揮発性記憶領域制御部１４の各々に命令が出される。
【００３２】
以下に、メモリエラーパターンを記録する際の動作について説明する。
メイン制御部１１はメインメモリ３への命令をメインメモリ制御部１３に伝えるが、この時の命令内容を不揮発性記憶領域制御部１４にも伝える。メインメモリ制御部１３は命令内容に基づき、メインメモリ３へアクセスし処理を行うが、不揮発性記憶領域制御部１４はメインメモリ３への命令内容そのもの（＝メモリアクセスパターン）を不揮発性記憶領域６に記憶するためのデータに変換してバッファ１５へ転送する。バッファ１５は、インターフェース９とインターフェース１０のデータ転送速度が違うため必要な物で、バッファ１５でデータをある程度まとめて、インターフェース１０を介して不揮発性記憶領域６に書き込みを行う。アクセスパターンの記録は、この動作で随時行われ、メイン制御部１１でメインメモリ３のエラーが発生した事を認識すると不揮発性記憶領域制御部１４への命令伝達を停止する。これらの動作により、メインメモリ３のエラー発生時のアクセスパターンを記録する事が出来る。
【００３３】
また、メイン制御部１１は、エラー再現命令を与えられる事により、不揮発性記憶領域制御部１４に対して、不揮発性記憶領域６から記録されているデータを吸い上げる命令を行う。不揮発性記憶領域制御部１４はバッファ１５を介して不揮発性記憶領域６に記録されたアクセスパターンを吸い上げてその内容通りのアクセスをメインメモリ３にする様にメイン制御部１１に命令する。この動作により、エラー発生時のアクセスパターンの再現が可能になる。
【００３４】
図４に、メモリエラーパターンを記録する際の動作のフローチャートを示す。
（１）ステップＳ１０１
メイン制御部１１は、メインメモリ３への命令をメインメモリ制御部１３に伝える際、この時の命令内容を不揮発性記憶領域制御部１４にも伝える。
（２）ステップＳ１０２
メインメモリ制御部１３は、命令内容に基づき、メインメモリ３へアクセスし処理を行う。
（３）ステップＳ１０３
不揮発性記憶領域制御部１４は、メインメモリ３への命令内容そのもの（＝メモリアクセスパターン）を不揮発性記憶領域６に記憶するためのデータに変換してバッファ１５へ転送する。
（４）ステップＳ１０４
バッファ１５でデータをある程度まとめて、インターフェース１０を介して不揮発性記憶領域６に書き込み、アクセスパターンの記録を随時行う。ここでは、メイン制御部１１又は不揮発性記憶領域制御部１４がバッファ１５に格納されたデータを不揮発性記憶領域６に随時記録するものとする。但し、実際には、不揮発性記憶領域６を有する外部装置からのアクセスに応じてバッファ１５に格納されたデータを提供するようにしても良い。
（５）ステップＳ１０５
メイン制御部１１は、メインメモリ３のエラーが発生した事を認識すると不揮発性記憶領域制御部１４への命令伝達を停止する。
（６）ステップＳ１０６
メイン制御部１１は、エラー再現命令を与えられる事により、不揮発性記憶領域制御部１４に対して、不揮発性記憶領域６から記録されているデータを吸い上げる命令を行う。
（７）ステップＳ１０７
不揮発性記憶領域制御部１４は、バッファ１５を介して不揮発性記憶領域６に記録されたアクセスパターンを吸い上げてその内容通りのアクセスをメインメモリ３にする様にメイン制御部１１に命令する。
【００３５】
図５に、本発明で不揮発記憶領域６に記録されるアクセスパターンの内容の例を示す。
Ｃｏｍｍａｎｄ１６の列は、コマンドの情報である。Ａｄｄｒｅｓｓ１７の列は、アドレスの情報である。Ｄａｔａ１８の列は、データの情報である。Ｏｔｈｅｒ１９の列は、その他の情報である。Ｏｔｈｅｒ１９のその他の情報とは、どのメモリにアクセスするか等のＣｏｍｍａｎｄ１６，Ａｄｄｒｅｓｓ１７，Ｄａｔａ１８のデータでは分からない情報である。
【００３６】
図６に、不揮発性記憶領域６への書き込み順番の例を説明するための図を示す。
ここでは、不揮発性記憶領域制御部１４が不揮発性記憶領域６にデータを書き込むものとする。状態２０は不揮発性記憶領域６の全部が埋まっていない状態である。状態２１は不揮発性記憶領域６の全部が埋まった状態である。状態２２は不揮発性記憶領域６の全部が埋まった後に更に新しいデータが上書きされた状態である。Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆは、その順番で書き込まれるデータ、星印は最新のデータである事を表す印である。不揮発性記憶領域６には順番にデータが書き込まれて行くが、最新のデータには、最新を表すデータが書き込まれる。最新を表すデータとは、当該データが最新である旨を示すデータである。図６では、最新を表すデータとして、星印「☆」が書き込まれている。そして新しいデータが書き込まれると古いデータに書き込まれていた最新を表すデータは消去される様にする。この仕組みにより、データが上書きされて言っても、状態２２においてデータの順番がＢ→Ｃ→Ｄ→Ｅ→Ｆの順番である事が分かる。なお、これらは一例であり、実際には、書き込みの順番を記録出来れば良い。
【００３７】
次に、本発明の第２実施形態について説明する。
本発明の第２実施形態では、メモリコントローラ５と不揮発性記憶領域６を個別に設けているが、実際には、不揮発性記憶領域６はメモリコントローラ５の内部にあっても良い。
【００３８】
図７に、本実施形態のメモリコントローラ５の内部構造の概略図を示す。
本実施形態では、メモリコントローラ５は、インターフェース７と、インターフェース８と、インターフェース９と、メイン制御部１１と、Ｉ／Ｏコントローラ制御部１２と、メインメモリ制御部１３と、不揮発性記憶領域制御部１４と、バッファ１５と、不揮発性記憶領域６を備える。
【００３９】
ここでは、不揮発性記憶領域６がメモリコントローラ５の内部にあるため、インターフェース１０は不要である。他の構成については第１実施形態と同様である。
【００４０】
また、本発明の説明では、１回のメモリエラーを記録する場合で考えているが、複数の記憶領域を持たせたり、記憶領域を分割する事により、複数回のエラーを記録出来る様にしても良い。
【００４１】
本発明の利用が考えられるシステムとして、ここでは、図２の様なコンピュータシステムを例に説明しているが、実際には、メモリを使用するシステムであれば、どんな構成のシステムでも良い。本発明は、メモリデバイスを使用しているシステムで、特にサーバ等のメモリエラーが問題になるシステムに有効である。メモリデバイスを使用しているシステムで、メモリへのアクセス内容を記録し再現可能なシステムを実現する。
【００４２】
以上のように、本発明は、情報処理機器で使用するメモリにおいてエラーが発生した場合に、エラーが発生した際のメモリとメモリコントローラ間のアクセス内容（アクセスパターン）を記録し、そのアクセスパターンを再現可能にするシステムである。本発明により、特定のアクセスパターンでのみエラーが発生する問題等でエラーの再現性を上げる事が可能になり、エラーが再現しない事により難航する不具合解析を減らす事が出来る。また、その情報をメモリメーカにフィードバックする事により、メモリの品質改善が可能になる。
【図面の簡単な説明】
【００４３】
【図１】図１は、通常のコンピュータの概略図である
【図２】図２は、メインメモリへのアクセスパターンを記録するコンピュータの概略図である。
【図３】図３は、本発明の第１実施形態に係るメモリコントローラの内部構造の概略図である。
【図４】図４は、メモリエラーパターンを記録する際の動作を説明するためのフローチャートである。
【図５】図５は、不揮発記憶領域に記録されるアクセスパターンの内容の例を説明するための図である。
【図６】図６は、不揮発性記憶領域への書き込み順番の例を説明するための図である。
【図７】図７は、本発明の第２実施形態に係るメモリコントローラの内部構造の概略図である。
【符号の説明】
【００４４】
１…  ＣＰＵ
２…  メモリコントローラ
３…  メインメモリ
４…  Ｉ／Ｏ（入出力）コントローラ
５…  メモリコントローラ
６…  不揮発性記憶領域
７…  ＣＰＵとのインターフェース
８…  Ｉ／Ｏコントローラとのインターフェース
９…  メインメモリとのインターフェース
１０…  不揮発性記憶領域とのインターフェース
１１…  メイン制御部
１２…  Ｉ／Ｏコントローラ制御部
１３…  メインメモリ制御部
１４…  不揮発性記憶領域制御部
１５…  バッファ
１６…  コマンド（Ｃｏｍｍａｎｄ）
１７…  アドレス（Ａｄｄｒｅｓｓ）
１８…  データ（Ｄａｔａ）
１９…  その他の情報（Ｏｔｈｅｒｓ）
２０…  不揮発性記憶領域の全部が埋まっていない状態
２１…  不揮発性記憶領域の全部が埋まった状態
２２…  不揮発性記憶領域の全部が埋まった後に更に新しいデータが上書きされた状態
【図１】
2008210053.tif 000003
【図２】
2008210053.tif 000004
【図３】
2008210053.tif 000005
【図４】
2008210053.tif 000006
【図５】
2008210053.tif 000007
【図６】
2008210053.tif 000008
【図７】
2008210053.tif 000009