(57)【要約】【課題】デジタル/アナログ変換部の分解能を増やすことなく、また電圧制御発振器の可変範囲を狭くすることなく周波数誤差を低減させることのできる周波数同期方法及び装置を提供する。【解決手段】局部発振信号により、高周波の受信信号をベースバンドのデジタル信号に変換したときの周波数誤差を丸め処理又は切り捨て処理した後、アナログ信号に変換し、該アナログ信号に対応した該局部発振信号を生成する。該丸め処理又は切り捨て処理した時の切り捨て成分に対応する周波数のデジタル信号を生成し、この生成したデジタル信号の周波数成分を該ベースバンドのデジタル信号の周波数成分からキャンセルする。【選択図】図1
2008182593.tif 000002
【特許請求の範囲】
【請求項１】
局部発振信号により、高周波の受信信号をベースバンドのデジタル信号に変換したときの周波数誤差を丸め処理又は切り捨て処理した後、アナログ信号に変換し、該アナログ信号に対応した該局部発振信号を生成する第1ステップと、
該丸め処理又は切り捨て処理した時の切り捨て成分に対応する周波数のデジタル信号を生成する第2ステップと、
該第2ステップで生成したデジタル信号の周波数成分を該ベースバンドのデジタル信号の周波数成分からキャンセルする第3ステップと、
を備えたことを特徴とする周波数同期方法。
【請求項２】
請求項１において、
該切り捨て成分に、周波数オフセットに相当する値を与える第4ステップと、
該第4ステップで得られた値に対応する周波数のデジタル信号を生成する第5ステップと、
該第5ステップで得られたデジタル信号の周波数成分を入力信号の周波数成分からキャンセルする第6ステップと、
該第5ステップで得られたデジタル信号をアナログ信号に変換し、このアナログ信号と該局部発振信号から送信信号を生成する第7ステップと、
を備えたことを特徴とする周波数同期方法。
【請求項３】
請求項１において、
該第2ステップが、該切り捨て成分を平均化するステップと、該平均化した切り捨て成分に対応する周波数のデジタル信号を生成するステップとを含むことを特徴とする周波数同期方法。
【請求項４】
局部発振信号により、高周波の受信信号をベースバンドのデジタル信号に変換したときの周波数誤差を丸め処理又は切り捨て処理した後、アナログ信号に変換し、該アナログ信号に対応した該局部発振信号を生成する第1手段と、
該丸め処理又は切り捨て処理した時の切り捨て成分に対応する周波数のデジタル信号を生成する第2手段と、
該第2手段で生成したデジタル信号の周波数成分を該ベースバンドのデジタル信号の周波数成分からキャンセルする第3手段と、
を備えたことを特徴とする周波数同期装置。
【請求項５】
請求項４において、
該切り捨て成分に、周波数オフセットに相当する値を与える第4手段と、
該第4手段で得られた値に対応する周波数のデジタル信号を生成する第5手段と、
該第5手段で得られたデジタル信号の周波数成分を入力信号の周波数成分からキャンセルする第6手段と、
該第5手段で得られたデジタル信号をアナログ信号に変換し、このアナログ信号と該局部発振信号から送信信号を生成する第7手段と、
を備えたことを特徴とする周波数同期装置。
【請求項６】
請求項４において、
該第2手段が、該切り捨て成分を平均化する手段と、該平均化した切り捨て成分に対応する周波数のデジタル信号を生成する手段とを含むことを特徴とする周波数同期装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、周波数同期方法及び装置に関し、特に無線通信システムにおける周波数同期方法及びその装置に関するものである。
【背景技術】
【０００２】
Wimaxなどの無線通信システムにおいて、周波数同期は非常に重要である。このような周波数同期を行う装置の従来技術が図5に概略的に示されている。
【０００３】
すなわち、この従来例は、高周波受信部(RF)1と、アナログ/デジタル変換部（ADC）2と、周波数誤差検出部3と、平均化部4と、丸め処理部5と、オフセットバイナリ変換部6と、デジタル/アナログ変換部(DAC)7と、電圧制御発振器(VCTCXO)8とで制御ループCLを構成し、高周波受信部1で発生した周波数誤差を検出して除去することにより周波数同期を図ろうとするものである。
【０００４】
この図5に示した従来例の動作を、図6及び図7を参照して以下に説明する。
【０００５】
まず、高周波受信部1は、受信信号（周波数fR）を電圧制御発振器8で発生された局部発振信号（周波数fL）を用いてベースバンド信号に変換するものである。この高周波受信部1は、図6に示すように、受信信号のI信号成分（同位相成分）及びQ信号成分（直交位相成分）をそれぞれ入力する乗算器1_1及び1_2と、電圧制御発振器8からの局部発振信号を125逓倍する逓倍器1_3と、この逓倍器1_3の出力信号を90°移相する移相器1_4と、乗算器1_1及び1_2の各出力信号から低周波成分のみを通過させるローパスフィルタ(LPF)1_5及び1_6とで構成され、乗算器1_1及び1_2は、それぞれ、逓倍器1_3の出力信号及び移相器1_4の出力信号と受信信号とをそれぞれ乗算してI信号成分及びQ信号成分を出力する。
【０００６】
従って、この高周波受信部1のローパスフィルタ1_5及び1_6からは、それぞれ、I信号成分のベースバンド信号とQ信号成分のベースバンド信号が出力され、アナログ/デジタル変換部2を構成するアナログ/デジタル変換部2_1及び2_2にそれぞれ送られてデジタル信号に変換され、以て復調処理された出力信号となる。
【０００７】
このベースバンドの出力信号には、図7に示すように、残留周波数誤差(fe=fR-fL）（サンプリング誤差）が存在する。従って、この誤差成分を検出して補正する必要がある。
【０００８】
この誤差成分は、周波数誤差検出部3において検出される。この周波数誤差検出部3での周波数誤差検出は、例えばOFDM方式の場合、ガードインターバル信号を用いた相関情報を使うことによって求められることが一般に知られている。
【０００９】
周波数誤差検出部3で検出された周波数誤差は、符号付きの値として平均化部4に送られる。この平均化部4は、図6に示すように、乗算器4_1とループフィルタ4_2とで構成され、ループフィルタ4_2はさらに加算器4_2aとレジスタ4_2bとリミット処理部4_2cとの直列回路で構成され、リミット処理部4_2cの出力値は加算器4_2aにおいて乗算器4_1からの出力値と加算されるように構成されている。
【００１０】
すなわち、周波数誤差検出部3から出力された周波数誤差は、乗算器4_1において感度を調整するための係数α1が乗算された後、さらにループフィルタ4_2において17ビットの平均化されたデジタル信号となる。ただし、このループフィルタ4_2においては16ビットのリミット処理部4_2cが設けられているので、このリミット処理部4_2cでは図示のように、レジスタ4_2bからの17ビットのデータの内、符号ビットが0（正）のときは17ビット目を切り捨て、符号ビットが1（負）のときは17ビット目を切り捨て、16ビット目を“1”にするリミット処理を行う。
【００１１】
このループフィルタ4_2からの符号付き16ビットのデータはこのままデジタル/アナログ変換部7へ送ると、デジタル/アナログ変換部7が10ビットで構成されているため、ビット幅が広いことになり、丸め処理を行う必要がある。
【００１２】
このため、丸め処理部5においては、(1)符号付き16ビットのデータの内、11ビット目が“1”の時、10ビット目に“1”を加え、それ以外を切り捨てる丸め処理を行う。この場合、(2)例えば“01111111111xxxxx”の場合、下位5ビットを切り捨てて10ビットの“0111111111”にするような丸め処理を実行する。この丸め処理部5によって丸められたデジタル信号は符号付きであるため、“-512〜+511”の値をとる。このため、最上位ビットを反転してストレートバイナリに変換する変換処理をオフセットバイナリ変換部6において行った後、10ビットの“0〜1023”のデータとしてデジタル/アナログ変換部7へ送る。
【００１３】
そして、このデジタル/アナログ変換部7からのアナログ出力電圧で電圧制御発振器8の周波数を制御し、これに対応した局部発振信号を高周波受信部1に送るようにしている。
【００１４】
なお、変調アナログ信号をサンプリングクロックに移動させてサンプリングしデジタル信号に変換するA/D変換手段と、A/D変換手段から出力された互いに直交する2つのデジタル信号に移相回転制御を施して復調信号を得る無限移相手段とを有する復調装置がある（例えば、特許文献1参照。）。
【特許文献１】特開2002-27005号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
しかしながら、デジタル/アナログ変換部7のビット精度から、電圧制御発振器8をコントロールする電圧は飛び飛びの値を取ることなり、必ず周波数誤差が存在する。例えばWimaxシステムの場合、デジタル信号からアナログ信号への変換は1フレームに1回となるが、変換ビット精度から、正確に誤差を検出できても、何らかの周波数誤差が発生する。周波数誤差が存在することで、受信信号の劣化が生じることになる。
【００１６】
図6の例では、高周波受信部1では電圧制御発振器8からの局部発振信号を元に125逓倍し、電圧制御発振器8はデジタル/アナログ変換部7からの10ビットの制御電圧で、±300Hzの周波数を変動させる。従って、デジタル/アナログ変換部7の1ビット当たりの可変周波数は、
300Hz×2÷210×125=73Hz
となるので、73Hzの誤差となる。
【００１７】
このように、上記の従来例では、周波数誤差をできるだけ少なくするため、周波数誤差をアナログ信号として電圧制御発振器8に戻すことでデジタル/アナログ変換部7の分解能に応じた周波数誤差まで周波数を合わせることができるが、より周波数誤差を小さくするためには、デジタル/アナログ変換部7の分解能（ビット数）を増やす必要がある。しかしながら、デジタル/アナログ変換部7の分解能を向上させるのは、一般的にクロックのジッタなど技術的難易度が高い。
【００１８】
デジタル/アナログ変換部7の分解能を上げられないのであれば、電圧制御発振器8の可変範囲を狭くすればよいが、この場合は、高周波受信部1において対応できる周波数が狭くなってしまうという問題がある。
【００１９】
従って本発明は、デジタル/アナログ変換部の分解能を増やすことなく、また電圧制御発振器の可変範囲を狭くすることなく周波数誤差を低減させることのできる周波数同期方法及び装置を提供することを目的とする。
【課題を解決するための手段】
【００２０】
上記の目的を達成するため、本発明に係る周波数同期方法(又は装置)は、局部発振信号により、高周波の受信信号をベースバンドのデジタル信号に変換したときの周波数誤差を丸め処理又は切り捨て処理した後、アナログ信号に変換し、該アナログ信号に対応した該局部発振信号を生成する第1ステップ（又は手段）と、該丸め処理又は切り捨て処理した時の切り捨て成分に対応する周波数のデジタル信号を生成する第2ステップと、該第2ステップ（又は手段）で生成したデジタル信号の周波数成分を該ベースバンドのデジタル信号の周波数成分からキャンセルする第3ステップと（又は手段）、を備えたことを特徴とする。
【００２１】
すなわち本発明では、受信系において、アナログ的に周波数誤差をキャンセルする制御ループに加えて、切り捨てた成分を周波数成分に変換し、さらにこの周波数成分を、制御ループの後段においてフィードフォワード処理によりベースバンド信号から除去するものである。
【００２２】
さらに本発明は、該切り捨て成分に、周波数オフセットに相当する値を与える第4ステップ（又は手段）と、該第4ステップ（又は手段）で得られた値に対応する周波数のデジタル信号を生成する第5ステップ（又は手段）と、該第5ステップ（又は手段）で得られたデジタル信号の周波数成分を入力信号の周波数成分からキャンセルする第6ステップ（又は手段）と、該第5ステップ（又は手段）で得られたデジタル信号をアナログ信号に変換し、このアナログ信号と該局部発振信号から送信信号を生成する第7ステップ（又は手段）と、を備えることができる。
【００２３】
すなわち、送信系においても、同様の回路構成を持つことで、送信時も正確な周波数に合わせることが出来ると共に、第2ステップ(又は手段)での周波数と第5ステップ(又は手段)での周波数との値を別々の値にするので、受信系と送信系を別々の周波数に正確に制御することができる。
【００２４】
なお、上記の該第2ステップは、該切り捨て成分を平均化するステップ(又は手段)と、該平均化した切り捨て成分に対応する周波数のデジタル信号を生成するステップ(又は手段)とを含むことができる。
【００２５】
また、上記の該第3ステップ(又は手段)は、各デジタル信号のI信号成分及びQ信号成分を入力して複素乗算することにより、該キャンセルを行うことができる。
【発明の効果】
【００２６】
このように、本発明では残った周波数誤差をフィードフォワード処理でデジタル的に誤差分をキャンセルするものであり、デジタル/アナログ変換でのビット数を増加させる必要がなく、切り捨て成分に対応する周波数に変換するときの分解能にもよるが、１Hz未満の周波数誤差まで合わせることが可能となり、受信特性及び送信特性を向上させることができる。
【発明を実施するための最良の形態】
【００２７】
実施例[1]：図1〜図3(受信系)
図1は、本発明に係る周波数同期方法を実現する周波数同期装置の実施例[1]を概略的に示したものである。この図1に示すように、本発明は、図5に示した従来例に対して、丸め処理部5から切り捨て成分を入力して平均化する平均化部11と、この平均化部11の出力に基づき、対応する周波数信号を発生する数値制御発振器(NCO: Numerical Controlled Oscillator）12と、この数値制御発振器12からの出力信号とアナログ/デジタル変換部2からの出力信号とを入力して、ベースバンド信号から周波数誤差に相当する周波数成分を除去した出力信号を発生する複素乗算器13とが追加されている点が異なっている。
【００２８】
この図1に示した実施例[1]の動作を、具体例を示す図2及び図3を参照して以下に説明する。
【００２９】
まず、制御ループCLに関しては図5に示した従来例と同様である。そして、本発明においては、丸め処理部5において実行される丸め処理（16ビット→10ビット）の際に、図6に示したように、11ビット目以下は切り捨てられるので、本発明ではこれに着目してフィードフォワード制御によりベースバンドの出力信号から周波数誤差をキャンセルするものである。
【００３０】
このため、丸め処理部5での切り捨て成分（6ビット）を符号（1ビット）とともに平均化部11に送る。この平均化部4は、感度調整用の係数α2を乗算する乗算器11_1と、ループフィルタ11_2と、感度調整用の係数βを乗算する乗算器11_3とで構成されており、ループフィルタ11_2はさらに加算器11_2aとレジスタ11_2bとリミット処理部11_2cとの直列回路で構成されており、それぞれ、制御ループCLにおける平均化部4における乗算器4_1と加算器4_2aとレジスタ4_2bとリミット処理部4_2cとに対応しており、その動作も同様のものである。
【００３１】
このようにして平均化部11で平均化された切り捨て成分は、制御ループCLにおけるデジタル/アナログ変換部7で発生する誤差成分の周波数（電圧）に相当しており、この平均化された誤差成分に相当する周波数を、数値制御発振器12により発振させる。
【００３２】
すなわち、この数値制御発振器12は、図2及び図3(1)に示すように、加算器12_1と、25ビットのレジスタ12_2と、24ビットのリミット処理部12_3と、12ビットの丸め処理部12_4の直列回路と、丸め処理部12_4に接続された12ビット×4096ワードのsin-ROMテーブル12_5及びcos-ROMテーブル12_6とで構成され、リミット処理部12_3の出力値が加算器12_1において平均化部11の乗算器11_3の出力値に加算されるように構成されている。
【００３３】
レジスタ12_2は、保持値が循環することにより、積分され、以て図3(2)に示すようにのこぎり波を発生するもので、その時ののこぎり波の傾き、すなわちのこぎり波の周波数が乗算器11_3からの出力値に応じて変化することになる。例えば、乗算器11_3からの出力値が大きくなれば、のこぎり波の傾きは大きくなり、以て周波数は高くなる。
【００３４】
このようにしてのこぎり波発生回路12_2で発生したのこぎり波は、リミット処理部12_3に送られて、図3(3)に示すように、符号ビットが0（正）のときのみ、25ビット目に“1”を加算する。ただし、符号ビット以外が全て“1”であれば加算は行わない。その後、上位24ビットを用い、下位1ビットは捨てる。
【００３５】
また、符号ビットが1（負）であれば、25ビット目に“1”を加算し、その後、上位24ビットを用い、下位1ビットは捨てる。
【００３６】
この後、丸め処理部12_4において24ビットののこぎり波信号を12ビットに丸め、テーブル12_5及び12_6に共通にアドレスとして送る。
【００３７】
この時のテーブルの内容例が同図(4)に示されている。すなわち、丸め処理部12_4からののこぎり波の出力をROMテーブル12_5及び12_6のアドレスとして使用することにより、同図(5)に示すようにのこぎり波の周波数に対応したsin信号及びcos信号を発生して複素乗算器13へ送る。
【００３８】
この複素乗算器13は従来より知られたものを用いることができるが、その一例として図2に示したように、4つの乗算器13_1〜13_4と、2つの加算器13_5及び13_6を用いている。
【００３９】
今、sin-ROMテーブル12_5の出力値をsinαとし、cos-ROMテーブル12_6の出力値をcosαとすると、この数値制御発振器12の出力はcosα＋jsinαで表され、複素乗算器13への入力信号を図示のようにcosθ＋jsinθとすれば、この複素乗算器13における乗算結果は次のようになる。
【００４０】
(cosθ＋jsinθ)(cosα＋jsinα)
＝cosθcosα＋jcosθsinα＋jsinθcosα−sinθsinα
＝cosθcosα−sinθsinα＋j(cosθsinα＋cosαsinθ)・・・式(1)
従って、複素乗算器13からの出力信号は、図2に示すとおり、I信号成分は、cosθcosα−sinθsinα＝cos(θ＋α)となり、Q信号成分は、cosθsinα＋cosαsinθ＝sin(θ＋α)となる。
【００４１】
ここで、αは周波数誤差を示しており、真の周波数xとすると、θ＝(x−α)で表される。
【００４２】
従って、θ＝x−αを代入すると、
cos(x−α＋α)＝cos(x)
sin(x−α＋α)＝sin(x)
となり、周波数誤差がキャンセルできたことが分かる。
【００４３】
なお、ROMテーブル12_5及び12_6は、それぞれ、sin及びcosの1周期（回路の工夫で1/2周期や1/4周期でもよい）分の情報を蓄えており、数値制御発振器12への入力値により発振周波数を可変することができる。
【００４４】
また、従来例ではデジタル/アナログ変換部7に与える値は、平均化部4の出力を丸めていた（四捨五入）が、本発明の場合、回路を簡素化するため切り捨てて処理しても構わない。この誤差が発生してもデジタル部でキャンセルできるためである。
【００４５】
実施例[2]：図4(送信系)
図4は、図1〜図3に示した実施例[1]を送信回路にも流用したものである。
【００４６】
すなわち、この実施例[2]では、受信系統に設けられている平均化部11の出力信号に対して、受信系の周波数と送信系の周波数との周波数差に対応するオフセット値を与える加算器21と、この加算器21の出力信号に伴って上記の実施例[1]における数値制御発振器12と複素乗算器13との組合せと同様に設けられた数値制御発振器22と複素乗算器23とにより、送信系統においてもベースバンド信号の入力信号を周波数オフセットした状態で正確な周波数に合わせておく。
【００４７】
そして、この入力信号をデジタル/アナログ変換部24でアナログ信号に変換し、これを高周波送信部25において、受信系で用いた電圧制御発振器8からの局部発振信号と合成して送信信号を生成する。
【００４８】
また、数値制御発振器の値を別々に設けることにより、受信系統と送信系統を別々の周波数にすることができることとなる。
【００４９】
なお、本発明は、上記実施例によって限定されるものではなく、特許請求の範囲の記載に基づき、当業者によって種々の変更が可能なことは明らかである。
【００５０】
（付記１）
局部発振信号により、高周波の受信信号をベースバンドのデジタル信号に変換したときの周波数誤差を丸め処理又は切り捨て処理した後、アナログ信号に変換し、該アナログ信号に対応した該局部発振信号を生成する第1ステップと、
該丸め処理又は切り捨て処理した時の切り捨て成分に対応する周波数のデジタル信号を生成する第2ステップと、
該第2ステップで生成したデジタル信号の周波数成分を該ベースバンドのデジタル信号の周波数成分からキャンセルする第3ステップと、
を備えたことを特徴とする周波数同期方法。
（付記２）付記１において、
該切り捨て成分に、周波数オフセットに相当する値を与える第4ステップと、
該第4ステップで得られた値に対応する周波数のデジタル信号を生成する第5ステップと、
該第5ステップで得られたデジタル信号の周波数成分を入力信号の周波数成分からキャンセルする第6ステップと、
該第5ステップで得られたデジタル信号をアナログ信号に変換し、このアナログ信号と該局部発振信号から送信信号を生成する第7ステップと、
を備えたことを特徴とする周波数同期方法。
（付記３）付記１において、
該第2ステップが、該切り捨て成分を平均化するステップと、該平均化した切り捨て成分に対応する周波数のデジタル信号を生成するステップとを含むことを特徴とする周波数同期方法。
（付記４）付記１において、
該第3ステップが、各デジタル信号のI信号成分及びQ信号成分を入力して複素乗算することにより該キャンセルを行うステップを含むことを特徴とする周波数同期方法。
（付記５）
局部発振信号により、高周波の受信信号をベースバンドのデジタル信号に変換したときの周波数誤差を丸め処理又は切り捨て処理した後、アナログ信号に変換し、該アナログ信号に対応した該局部発振信号を生成する第1手段と、
該丸め処理又は切り捨て処理した時の切り捨て成分に対応する周波数のデジタル信号を生成する第2手段と、
該第2手段で生成したデジタル信号の周波数成分を該ベースバンドのデジタル信号の周波数成分からキャンセルする第3手段と、
を備えたことを特徴とする周波数同期装置。
（付記６）付記５において、
該切り捨て成分に、周波数オフセットに相当する値を与える第4手段と、
該第4手段で得られた値に対応する周波数のデジタル信号を生成する第5手段と、
該第5手段で得られたデジタル信号の周波数成分を入力信号の周波数成分からキャンセルする第6手段と、
該第5手段で得られたデジタル信号をアナログ信号に変換し、このアナログ信号と該局部発振信号から送信信号を生成する第7手段と、
を備えたことを特徴とする周波数同期装置。
（付記７）付記５において、
該第2手段が、該切り捨て成分を平均化する手段と、該平均化した切り捨て成分に対応する周波数のデジタル信号を生成する手段とを含むことを特徴とする周波数同期装置。
（付記８）付記５において、
該第3手段が、各デジタル信号のI信号成分及びQ信号成分を入力して複素乗算することにより該キャンセルを行う手段を含むことを特徴とする周波数同期装置。
【図面の簡単な説明】
【００５１】
【図１】本発明に係る周波数同期方法及び装置の実施例[1]を概略的に示したブロック図である。
【図２】図1に示した本発明の実施例[1]をより具体的に示したブロック図である。
【図３】図1及び図2に示した数値制御発振器(NCO)12の動作を説明するための図である。
【図４】本発明に係る周波数同期方法及び装置の実施例[2]を示したブロック図である。
【図５】従来例による周波数同期方法及び装置を示したブロック図である。
【図６】図5に示した従来例をより具体的に示したブロック図である。
【図７】本発明及び従来例において用いられる高周波受信部で発生する周波数誤差を説明するための図である。
【符号の説明】
【００５２】
1  高周波受信部
2, 2_1, 2_2  アナログ/デジタル変換部(ADC)
3  周波数誤差検出部
4, 11  平均化部
5, 12_4  丸め処理部
6  オフセットバイナリ変換部
7, 24  デジタル/アナログ変換部(DAC)
8  電圧制御発振器(VCTCXO)
12, 22  数値制御発振器
13, 23  複素乗算器
25  高周波送信部
1_1, 1_2, 4_1, 11_1〜11_3, 13_1〜13_4  乗算器
1_3  逓倍器
1_4  90°移相器
1_5, 1_6  ローパスフィルタ(LPF)
4_2a, 11_2a, 12_1,13_5,13_6  加算器
4_2b, 11_2b, 12_2  レジスタ
4_2c, 11_2c, 12_3  リミット処理部
12_5,12_6  ROMテーブル
図中、同一符号は同一又は相当部分を示す。
【図１】
2008182593.tif 000003
【図２】
2008182593.tif 000004
【図３】
2008182593.tif 000005
【図４】
2008182593.tif 000006
【図５】
2008182593.tif 000007
【図６】
2008182593.tif 000008
【図７】
2008182593.tif 000009