(57)【特許請求の範囲】
【請求項１】
基板の上方に設けられ、Ｇｅを含む吸収層と、
前記吸収層を覆い、Ｓｉを含むキャップ層と、
前記キャップ層上に設けられた金属電極とを備え、
前記金属電極が形成されている前記キャップ層の第１領域の厚さを、前記金属電極が形成されていない前記キャップ層の第２領域の厚さよりも薄くすることで、前記第１領域での電圧降下を前記第２領域での電圧降下よりも低減させ、前記第１領域での前記吸収層への電界強度を前記第２領域での前記吸収層への電界強度よりも増大させることを特徴とする半導体装置。
【請求項２】
前記吸収層は、メサ構造になっていることを特徴とする、請求項１に記載の半導体装置。
【請求項３】
前記キャップ層は、前記吸収層の表面全体を覆っていることを特徴とする、請求項１又は２に記載の半導体装置。
【請求項４】
前記金属電極は、対向して設けられた２つの櫛形電極であることを特徴とする、請求項１〜３のいずれか１項に記載の半導体装置。
【請求項５】
前記吸収層の下方に設けられたＳｉ層と、
前記Ｓｉ層の一の側に設けられたＳｉ導波路コア層とを備えることを特徴とする、請求項４に記載の半導体装置。
【請求項６】
前記Ｓｉ層の前記一の側と異なる他の側に設けられた他のＳｉ導波路コア層を備えることを特徴とする、請求項５に記載の半導体装置。
【請求項７】
前記吸収層の下方に設けられたＳｉ層と、
前記Ｓｉ層に接続された他の金属電極とを備え、
前記キャップ層の前記金属電極の下方の部分にｎ型及びｐ型の一方のドーパントがドーピングされており、
前記Ｓｉ層にｎ型及びｐ型の他方のドーパントがドーピングされていることを特徴とする、請求項１〜３のいずれか１項の半導体装置。
【請求項８】
前記Ｓｉ層の一の側に設けられたＳｉ導波路コア層を備えることを特徴とする、請求項７に記載の半導体装置。
【請求項９】
前記Ｓｉ層の前記一の側と異なる他の側に設けられた他のＳｉ導波路コア層を備えることを特徴とする、請求項８に記載の半導体装置。
【請求項１０】
光送信器と、
前記光送信器に光伝送路を介して接続された光受信器とを備え、
前記光送信器又は前記光受信器は、請求項１〜９のいずれか１項に記載の半導体装置を備えることを特徴とする光インターコネクトシステム。 
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及び光インターコネクトシステムに関する。
【背景技術】
【０００２】
例えばサーバのＣＰＵ間のデータ伝送量の増大に伴い、従来のＣｕ配線を用いた電気信号による伝送での対応が限界に近づきつつある。
このボトルネックを解消するためには、光インターコネクト、すなわち、光信号によるデータ伝送が必要となる。
さらには、低消費電力、小面積化の観点から、光送受信に必要となる光送信器や光受信器に備えられる変調器、受光器、合波器、分波器等の各種光コンポーネント（光素子）をＳｉ基板上に集積化することになる。
【０００３】
この場合、Ｓｉ基板上に形成した光導波路での損失が小さい波長１．３０−１．５５μｍを伝送波長帯として使用することが好ましい。
上記の波長帯での光伝送で適用されるＳｉ基板上の受光器（フォトディテクタ）には、１．５５μｍ近傍に吸収端を有する同じＩＶ族のＧｅを吸収層に適用することが好ましい。
【０００４】
これまでに、例えば非特許文献１、２に示すようなＧｅ受光器が報告されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平６−６９５２８号公報
【特許文献２】特開２０１３−２０７２３１号公報
【非特許文献】
【０００６】
【非特許文献１】Junichi Fujikata et al., “Si Waveguide-Integrated Metal-Semiconductor-Metal and p-i-n-Type Ge Photodiodes Using Si-Capping Layer”, Japanese Journal of Applied Physics, 52 (2013) 04CG10
【非特許文献２】奥村滋一等、「選択成長Ｓｉキャップ層適用低暗電流Ｇｅ受光器の開発」、第７６回応用物理学会秋季学術講演会 講演予稿集（２０１５ 名古屋国際会議場）、１４ａ−２Ｎ−１１
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、受光器において、暗電流を低減することは、ノイズ低減の上で重要である。
低暗電流を実現するために、例えば吸収層としてのＧｅ層の表面にＳｉキャップ層を形成することが提案されている。
しかしながら、ＳｉはＧｅよりもバンドギャップが大きいため、Ｓｉキャップ層で電圧降下が発生し、Ｇｅ層への電界強度がＳｉキャップ層を設けない場合と比較して低下してしまう。
【０００８】
その結果、フォトキャリアの電極への掃引が低下し、Ｇｅ層を用いたフォトディテクタの応答特性が劣化してしまうことになる。
なお、ここでは、受光器における課題として説明しているが、これに限られるものではなく、例えば変調器などの他の光素子も同様の課題を有する。
本発明は、応答特性を劣化させることなく、暗電流を低減することを目的とする。
【課題を解決するための手段】
【０００９】
１つの態様では、半導体装置は、基板の上方に設けられ、Ｇｅを含む吸収層と、吸収層を覆い、Ｓｉを含むキャップ層と、キャップ層上に設けられた金属電極とを備え、金属電極が形成されているキャップ層の第１領域の厚さを、金属電極が形成されていないキャップ層の第２領域の厚さよりも薄くすることで、第１領域での電圧降下を第２領域での電圧降下よりも低減させ、第１領域での吸収層への電界強度を第２領域での吸収層への電界強度よりも増大させる。
１つの態様では、光インターコネクトシステムは、光送信器と、光送信器に光伝送路を介して接続された光受信器とを備え、光送信器又は光受信器は、上述の半導体装置を備える。
【発明の効果】
【００１０】
１つの側面として、応答特性を劣化させることなく、暗電流を低減することができるという効果を有する。
【図面の簡単な説明】
【００１１】
【図１】本実施形態にかかる半導体装置の構成を示す模式的断面図である。
【図２】本実施形態にかかる半導体装置（ＭＳＭ型ＰＤ）の製造方法を説明するための模式的平面図である。
【図３】本実施形態にかかる半導体装置（ＭＳＭ型ＰＤ）の製造方法を説明するための模式的断面図である。
【図４】本実施形態にかかる半導体装置（ＭＳＭ型ＰＤ）の製造方法を説明するための模式的断面図である。
【図５】（Ａ）、（Ｂ）は、本実施形態にかかる半導体装置（ＭＳＭ型ＰＤ）の製造方法を説明するための模式図であって、（Ａ）は断面図であり、（Ｂ）は平面図である。
【図６】（Ａ）、（Ｂ）は、本実施形態にかかる半導体装置（ＭＳＭ型ＰＤ）の構成及びその製造方法を説明するための模式図であって、（Ａ）は断面図であり、（Ｂ）は平面図である。
【図７】本実施形態にかかる半導体装置（ＰＩＮ型ＰＤ）の製造方法を説明するための模式的断面図である。
【図８】本実施形態にかかる半導体装置（ＰＩＮ型ＰＤ）の製造方法を説明するための模式的断面図である。
【図９】本実施形態にかかる半導体装置（ＰＩＮ型ＰＤ）の製造方法を説明するための模式的断面図である。
【図１０】本実施形態にかかる半導体装置（ＰＩＮ型ＰＤ）の製造方法を説明するための模式的断面図である。
【図１１】本実施形態にかかる半導体装置（ＰＩＮ型ＰＤ）の製造方法を説明するための模式的断面図である。
【図１２】（Ａ）、（Ｂ）は、本実施形態にかかる半導体装置（ＰＩＮ型ＰＤ）の構成及びその製造方法を説明するための模式図であって、（Ａ）は断面図であり、（Ｂ）は平面図である。
【図１３】本実施形態にかかる半導体装置（ＭＳＭ型変調器）の構成を示す模式的平面図である。
【図１４】本実施形態にかかる半導体装置（ＰＩＮ型変調器）の構成を示す模式的平面図である。
【図１５】本実施形態にかかる光インターコネクトシステムの構成を示す模式図である。
【発明を実施するための形態】
【００１２】
以下、図面により、本発明の実施の形態にかかる半導体装置及び光インターコネクトシステムについて、図１〜図１５を参照しながら説明する。
本実施形態にかかる半導体装置は、例えば光通信やデータ通信用の光送信器や光受信器、特に、光インターコネクトシステムを構成する光送信器や光受信器に適用可能な半導体装置であって、例えば受光器や変調器などの半導体光素子を備える光集積素子である。
【００１３】
特に、低消費電力、小面積化の観点から、Ｓｉ基板又はＳＯＩ（Silicon on Insulator）基板上に集積された受光器や変調器などの半導体光素子を備えるシリコンフォトニクス集積素子に適用するのが好ましい。
本実施形態では、半導体光素子は、Ｇｅを吸収層に用い、Ｓｉキャップ層を備えるＧｅ受光器（Ｇｅフォトディテクタ）であって、図１に示すように、基板１の上方に設けられ、Ｇｅ吸収層２と、Ｇｅ吸収層２を覆うＳｉキャップ層３と、Ｓｉキャップ層３上に設けられた金属電極４とを備える。なお、Ｇｅ受光器５をシリコンフォトニクス用Ｇｅ受光器ともいう。
【００１４】
本実施形態では、基板１は、Ｓｉ基板６上にＢＯＸ層７、ＳＯＩ層（Ｓｉ層）８を備えるＳＯＩ基板である。また、Ｓｉ基板６の面方位は（００１）であり、ＳＯＩ層８はｉ−Ｓｉ層である。また、Ｇｅ吸収層２はｉ−Ｇｅ吸収層である。また、金属電極４はＡｌ電極である。また、Ｓｉキャップ層３やＳＯＩ層８の表面は保護膜としてのＳｉＯ２膜９で覆われている。
【００１５】
なお、本実施形態では、基板１をＳＯＩ基板としているが、これに限られるものではなく、例えばＳｉ基板を用いても良い。つまり、基板１は、Ｓｉ基板又はＳＯＩ基板であれば良く、また、Ｓｉ基板を含む基板であれば良い。また、吸収層２をＧｅ層（Ｇｅ吸収層）としているが、これに限られるものではなく、例えばＧｅＳｉ層（ＳｉよりもＧｅが多いＧｅＳｉ層）を用いても良い。つまり、吸収層２は、Ｇｅ層又はＧｅＳｉ層であれば良く、また、Ｇｅを含む吸収層であれば良い。また、キャップ層３をＳｉ層（Ｓｉキャップ層）としているが、これに限られるものではなく、例えばＳｉＧｅ層（ＧｅよりもＳｉが多いＳｉＧｅ層）を用いても良い。つまり、キャップ層３は、Ｓｉ層又はＳｉＧｅ層であれば良く、また、Ｓｉを含むキャップ層であれば良い。
【００１６】
また、本実施形態では、Ｇｅ吸収層２は、メサ構造になっている。なお、ここでは、後述するように、メサ構造になっているＧｅ吸収層２は、選択成長によって形成されるため、これを選択成長Ｇｅメサ構造ともいう。そして、Ｓｉキャップ層３が、Ｇｅ吸収層２の表面全体を覆っている。つまり、Ｓｉキャップ層３は、メサ構造になっているＧｅ吸収層２の上面だけでなく側面も含めて表面全体を覆っている。
【００１７】
なお、本実施形態では、Ｇｅ吸収層２は、ＳＯＩ層８の表面上に設けられているが、これに限られるものではなく、例えばＧｅ吸収層２の下地層（ここではＳＯＩ層８）が凹部を有し、その凹部にＧｅ吸収層２が設けられていても良い。また、Ｇｅ吸収層２は、メサ構造になっていなくても良く、例えば平面状のＧｅ吸収層、平面状のＳｉキャップ層が積層された構造になっていても良い。また、メサ構造になっているＧｅ吸収層２の表面全体をＳｉキャップ層３で覆っているが、これに限られるものではなく、メサ構造になっているＧｅ吸収層２の上面だけがＳｉキャップ層３で覆われるようにしても良い。
【００１８】
特に、本実施形態では、Ｓｉキャップ層３は、Ｇｅ吸収層２と金属電極４との間に設けられた部分の厚さがそれ以外の部分の厚さよりも薄くなっている。つまり、金属電極４が形成されている領域（即ち、金属電極４と接する領域）のＳｉキャップ層３の厚さが、金属電極４が形成されていない領域（即ち、金属電極４と接しない領域）のＳｉキャップ層３の厚さと比較して薄くなっている。これにより、応答特性を劣化させることなく、暗電流を低減することができる。
【００１９】
このように構成しているのは、以下の理由による。
受光器において、暗電流を低減することは、ノイズ低減の上で重要である。
そこで、低暗電流を実現するために、吸収層としてのＧｅ層の表面にＳｉキャップ層を設けることが考えられる。
ここで、暗電流は、一般に、接合電流成分（接合成分）と表面電流成分（表面成分）の２つの成分からなる。
【００２０】
このうち、接合電流成分は、金属電極からＧｅ（バルク）層を介して流れる電流の成分である。
Ｇｅ層と金属電極の間の接合はオーミック接合であるため、Ｓｉキャップ層がない場合、接合電流成分は非常に大きい。これに対し、Ｓｉキャップ層を設けることで、金属電極との間にショットキー障壁が形成されるため、接合電流成分を低減し、ひいては、暗電流を低減することができる。
【００２１】
表面電流成分は、Ｇｅの最表面のダングリングボンドによる表面準位（局在準位）を介して流れる電流成分である。
Ｇｅ層の最表面に保護膜がない場合、又は、例えばＳｉＯ２、ＳｉＮなどの絶縁膜でＧｅ層の表面が覆われている場合、最表面のＧｅのダングリングボンドにより局在準位が形成され、これを介した表面電流が増大する。これに対し、Ｓｉキャップ層を設けることで、ＳｉとＧｅの間で共有結合が形成され、ダングリングボンドが解消されるため、表面電流成分を低減し、ひいては、暗電流を低減することができる。
【００２２】
しかしながら、ＳｉはＧｅよりもバンドギャップが大きいため、Ｓｉキャップ層で電圧降下が発生し、Ｇｅ層への電界強度がＳｉキャップ層を設けない場合と比較して低下してしまう。
その結果、フォトキャリアの電極への掃引が低下し、Ｇｅ層を用いたフォトディテクタの応答特性が劣化してしまうことになる。
【００２３】
さらに検討したところ、Ｓｉキャップ層を厚くすることで、金属電極との間の実効的なショットキー障壁が増大し、接合電流成分が低下することがわかった。また、Ｓｉキャップ層の最表面にはダングリングボンドによる局在準位が存在するが、Ｓｉキャップ層が薄いとＧｅ層からこの局在準位にキャリアがエスケイプしやすいのに対し、Ｓｉキャップ層を厚くすることで、キャリアのエスケイプが抑制され、表面電流成分が低下することがわかった。
【００２４】
しかしながら、Ｓｉキャップ層を厚くすると、Ｓｉキャップ層で大きな電圧降下が発生し、Ｇｅ層への電界強度が低下してしまい、この結果、フォトキャリアの電極への掃引が低下し、フォトディテクタの応答特性が劣化してしまうことがわかった。
具体的には、Ｇｅ層の表面全体を覆うＳｉキャップ層の膜厚を変えて、接合電流成分と表面電流成分がどのように変化するかを検討したところ、Ｓｉキャップ層を薄くすると接合電流成分、表面電流成分ともに増加し、Ｓｉキャップ層を厚くすると接合電流成分、表面電流成分ともに減少することがわかった。
【００２５】
一方で、Ｓｉキャップ層の薄膜化による各電流成分の増加率に着目すると、例えば約１６ｎｍから約５ｎｍへの薄膜化で、接合電流成分は９倍程度の増加率であるのに対して、表面電流成分は２４倍程度と大きいことがわかった。
この点を考慮すると、応答特性の劣化を抑制することによる高速動作の実現と低暗電流を両立するためには、金属電極と接する領域のＳｉキャップ層の厚さを薄くして電圧降下を低くし、Ｇｅ層への電界を増大し、フォトキャリアの掃引効果を高めると同時に、電圧降下に寄与しない金属電極と接する領域以外の領域のＳｉキャップ層の厚さを厚くして表面リーク電流を低減して暗電流を低減することが有効である。
【００２６】
そこで、応答特性を劣化させることなく、暗電流を低減できるようにすべく、上述のように、金属電極４と接する領域のＳｉキャップ層３の厚さが、金属電極４と接しない領域のＳｉキャップ層３の厚さと比較して薄くなるようにしている。
ところで、Metal-Semiconductor-Metal（ＭＳＭ）型のフォトディテクタ（ＰＤ）５Ａとする場合、金属電極４は、図６（Ｂ）に示すように、対向して設けられた２つの櫛形電極４Ａ、４Ｂとすれば良い。つまり、２つの櫛形電極４Ａ、４Ｂのくし部が交互に配置されるように、２つの櫛形電極４Ａ、４Ｂを対向して設ければ良い。ここでは、メサ構造になっているＧｅ吸収層２の上部（平坦部）を覆うＳｉキャップ層３上に、２つの櫛形電極４Ａ、４Ｂを対向して設ければ良い。なお、ＭＳＭ型ＰＤをダブルショットキー型ＰＤともいう。
【００２７】
また、ＰＩＮ型のＰＤ５Ｂとする場合、図１２（Ｂ）に示すように、キャップ層３の金属電極４Ｃの下方の部分を、ｎ型及びｐ型の一方（ここではｎ型）のドーパントがドーピングされたもの、即ち、ｎ型半導体層（ここではｎ−Ｓｉ層及びｎ−Ｇｅ層）１０とし、Ｇｅ吸収層２の下方に設けられたＳｉ層（ＳＯＩ層）８を、ｎ型及びｐ型の他方（ここではｐ型）のドーパントがドーピングされたもの、即ち、ｐ−Ｓｉ層８Ａとし、Ｓｉキャップ層３上に設けられた金属電極４Ｃ（ここではｎ側電極）のほかに、Ｓｉ層（ＳＯＩ層）８（具体的にはＳｉ層８のｐ型のドーパントがドーピングされたｐ−Ｓｉ層８Ａ）に接続された他の金属電極４Ｄ（例えばＡｌ電極；ここではｐ側電極）を設ければ良い。ここでは、メサ構造になっているＧｅ吸収層２（Ｓｉキャップ層付きＧｅメサ構造）の上方及び下方に設けられたＳｉ層３、８に、それぞれ、ｐ型又はｎ型のドーパントをドーピングし、メサ構造のＧｅ吸収層２の上方のＳｉ層３上に金属電極４Ｃを設けるとともに、メサ構造のＧｅ吸収層２の下方のＳｉ層８に接続されるように他の金属電極４Ｄを設けている。
【００２８】
なお、このＰＩＮ型ＰＤの構造において、ｎ型のドーパントがドーピングされている領域１０をなくしてショットキー型ＰＤとしても良い。これをシングルショットキー型ＰＤともいう。
また、図６（Ｂ）、図１２（Ｂ）に示すように、Ｇｅ吸収層２の下方に設けられたＳｉ層８（ここではＳｉ台座部８Ｘ）の一の側にＳｉ導波路コア層８Ｙ、８Ｚを備えるものとすれば良い。例えば、ＳＯＩ基板１のＳＯＩ層８をパターニングして、ＰＤを形成するためのＳｉ台座部８Ｘと、これに連なるＳｉ導波路コア層としてのＳｉテーパ部８Ｙ及びＳｉ細線部８Ｚとを形成し、ＰＤにＳｉ導波路が接続されるようにすれば良い。
【００２９】
次に、上述のように構成されるＧｅフォトディテクタ５の製造方法について説明する。
ここでは、まず、図２〜図６を参照しながら、ＳＯＩウェハ上の導波路結合型のＭＳＭ型ＰＤ５Ａの製造方法を例に挙げて説明し、その後に、図７〜図１２を参照しながら、ＳＯＩウェハ上の導波路結合型のＰＩＮ型ＰＤ５Ｂの製造方法を例に挙げて説明する。
まず、ＳＯＩウェハ上の導波路結合型のＭＳＭ型ＰＤ５Ａは、以下のようにして製造する。
【００３０】
ここでは、ＳＯＩ基板１として、面方位が（００１）のＳｉ基板６に、厚さが約３．０μｍのＢＯＸ層７、厚さが約０．３μｍのＳＯＩ層８を備えるものを用いる（図６（Ａ）参照）。
まず、ＳＯＩ基板１上に、レジストを塗布し、ＥＢリソグラフィによって、露光及び現像を行なって、ＰＤを構成するＧｅ吸収層２の下地層となるＳｉ台座部８Ｘ及びこれに連なるＳｉ導波路コア（ここではＳｉテーパ部８Ｙ及びＳｉ細線部８Ｚ）を形成するためのレジストパターンを形成する。
【００３１】
次に、図２に示すように、例えばＩＣＰドライエッチングによって、ＳＯＩ基板１のＳＯＩ層（Ｓｉ層）８をパターニングして、Ｇｅ成長用のＳｉ台座部８Ｘ及びＳｉ導波路コア８Ｙ、８Ｚを形成する。なお、Ｓｉ導波路コア８Ｙ、８Ｚによって構成される導波路をＳｉパッシブ導波路又はＳｉ細線導波路という。
次に、図３に示すように、Ｓｉ台座部８Ｘ上に、Ｇｅ選択成長用の酸化膜（ＳｉＯ２膜）マスク９Ａをパターニングし、Ｇｅ吸収層２及びＳｉキャップ層３を選択成長させる。
【００３２】
ここで、Ｇｅ吸収層２の選択成長は、例えば減圧化学気層成長（ＬＰ−ＣＶＤ）法によって行なう。Ｇｅの原料としてはＧｅＨ４（ゲルマン）、Ｓｉの原料としてはＤＣＳ（ジクロロシラン）、キャリアガスとしてはＨ２（水素）を用いれば良い。ここでは、例えば、ｉ−Ｇｅ層２を約１μｍ、Ｓｉキャップ層３を約１６ｎｍ成長させる。また、Ｇｅ選択成長エリア（Ｇｅエピタキシャル成長エリア）のサイズは、例えば幅約１０μｍ、長さ約３０μｍとする。
【００３３】
次に、図４に示すように、例えばプラズマＣＶＤ法によって、ＳｉＯ２膜９Ｂを約１μｍ形成する。これにより、Ｓｉキャップ層３及びＳｉ層８を覆うＳｉＯ２膜９が形成される。
次に、レジストを塗布し、Ｇｅ吸収層２の直上にコンタクトホール用のレジストパターンを形成した後、図５に示すように、例えば誘導性結合プラズマ（ＩＣＰ）ドライエッチングによって、ＳｉＯ２膜９を約１μｍ、Ｓｉキャップ層３を約６ｎｍエッチングして、コンタクトホール１１を形成する。ここで、エッチングガスは、例えばＣＦ４系を用いれば良い。その後、レジストを剥離する。また、コンタクトホール１１の底部（Ｓｉキャップ層３と接する部分）のエッチングパターンは、例えば、幅約６μｍ、長さ約２μｍのスリット状のパターンとし、各パターンの間隔は約１μｍ、個数は８個とする。
【００３４】
次に、例えばスパッタリング法によって、金属電極４を形成すべく、Ａｌ層を約０．５μｍの厚さになるように形成する。
次に、レジストを塗布し、パターニングし、例えばＩＣＰドライエッチングによって、図６（Ａ）、図６（Ｂ）に示すように、金属電極４としてのＡｌ電極を形成する。ここでは、例えば図６（Ｂ）に示すような櫛形電極４Ａ、４Ｂ（櫛形電極パターン）を形成する。
【００３５】
このようにして、ＳＯＩウェハ上の導波路結合型のＭＳＭ型ＰＤ５Ａを製造することができる。
次に、ＳＯＩウェハ上の導波路結合型のＰＩＮ型ＰＤ５Ｂは、以下のようにして製造する。
まず、上述のＭＳＭ型ＰＤの製造方法と同様に、ＳＯＩ層（Ｓｉ層）８をパターニングして、ＳＯＩウェハ上に、Ｇｅ成長用のＳｉ台座部８Ｘ及びＳｉ導波路コア８Ｙ、８Ｚを形成する（図２に示すパターン参照）。
【００３６】
次に、Ｓｉ台座部８ＸのＧｅ吸収層２の下地層となり、かつ、ｐ側電極（ｐ型電極）４Ｄが接続されるＳｉ層（ＳＯＩ層）８へのＢのイオン注入を行なう。
例えば、レジストを塗布し、ｉ線ステッパによって露光し、ウェットエッチングによって現像を行なう。そして、レジストがパターニングされたＳＯＩ基板をイオン注入装置に投入し、例えばドーズ量約６．０×１０１４ｃｍ−２、注入エネルギー約３０ｋｅＶの条件でＢのイオン注入を行なう。
【００３７】
次に、ＳＯＩ基板をイオン注入装置から取り出し、Ｏ２アッシング法によってレジストを剥離後、アニール装置に投入し、例えば約１０００℃で約５秒間アニールを施し、Ｂイオンを活性化させる。
このようなＢイオン注入、アニール工程を経て、図７に示すように、Ｓｉ層８に、部分的に、約１．０×１０１９ｃｍ−３のキャリア濃度のｐ−Ｓｉ層８Ａが形成される。
【００３８】
次に、上述のＭＳＭ型ＰＤの製造方法と同様に、図８に示すように、Ｇｅ選択成長用のＳｉＯ２パターン９Ａ（９）を形成し、Ｇｅ吸収層２及びＳｉキャップ層３を選択成長させ、さらに、ＳｉＯ２膜９Ｂ（９）を形成する。
次に、上述のＭＳＭ型ＰＤの製造方法と同様に、コンタクトホール用のレジスト１２をパターニングした後、例えばＩＣＰドライエッチングによって、図９に示すように、ＳｉＯ２層９を約１μｍ、Ｓｉキャップ層３を約５ｎｍエッチングして、コンタクトホール１１を形成する。ここで、コンタクトホール１１の底部のエッチングパターンは、例えば、幅約６μｍ、長さ約２６μｍの長方形状のパターンとする。
【００３９】
次に、図１０に示すように、レジスト１２はそのままにして、例えば、ドーズ量約６．０×１０１４ｃｍ−２、注入エネルギー約３０ｋｅＶの条件でＰのイオン注入を行なう。
次に、レジスト１２を剥離後、アニール装置に投入し、例えば約１０００℃で約５秒間アニールを施し、Ｐイオンを活性化させる。
このようなＰイオン注入、アニール工程を経て、Ｓｉキャップ層３及びＧｅ吸収層２に、部分的に、約１．０×１０１９ｃｍ−３のキャリア濃度のｎ型半導体層１０（ここではｎ−Ｓｉ層及びｎ−Ｇｅ層）が形成される。
【００４０】
次に、Ｓｉ層８に形成されたｐ−Ｓｉ層８Ａへのコンタクトホール用のレジストパターンを形成した後、図１１に示すように、例えばＩＣＰドライエッチングによって、コンタクトホール１３を形成し、レジストを剥離する。
次に、例えばスパッタリング法によって、金属電極４としてのｎ側電極４Ｃ及びｐ側電極４Ｄを形成すべく、Ａｌ層を約５００ｎｍの厚さになるように形成する。
【００４１】
次に、レジストを塗布し、パターニングし、図１２（Ａ）、図１２（Ｂ）に示すように、例えばＩＣＰドライエッチングによって、ｎ側電極４Ｃ及びｐ側電極４ＤとしてのＡｌ電極を形成する。
このようにして、ＳＯＩウェハ上の導波路結合型のＰＩＮ型ＰＤ５Ｂを製造することができる。
【００４２】
したがって、本実施形態にかかる半導体装置及び光インターコネクトシステムによれば、応答特性を劣化させることなく、暗電流を低減することができるという効果が得られる。
例えば、上述の実施形態のＭＳＭ型ＰＤ５Ａでは、Ｓｉキャップ層３の厚さが約１０ｎｍで均一のものと比較して、暗電流を１／１０程度にすることができる。
【００４３】
つまり、例えば、電極面積が約３６０μｍ２、電極周辺長が４８０μｍ２のＭＳＭ型ＰＤの場合、Ｓｉキャップ層の厚さが約１０ｎｍで均一のものでは、暗電流の表面成分が約６１９ｎＡ、接合成分が約４０ｎＡで、合計約６５９ｎＡとなる。一方、上述の実施形態のＭＳＭ型ＰＤ５Ａのように、Ｓｉキャップ層３の厚さが電極領域で約１０ｎｍ、電極以外の領域で約１６ｎｍのものでは、暗電流の表面成分が約３７ｎＡ、接合成分が約４０ｎＡで、合計約７７ｎＡとなる。このように、本発明を適用することで、Ｓｉキャップ層３の厚さが薄くて均一なものと同等の応答特性を保持しながら、暗電流を１／１０程度に低減することが可能となる。
【００４４】
なお、上述の実施形態では、受光器（フォトディテクタ）５を例に挙げて説明しているが、これに限られるものではなく、例えば図１３、図１４に示すような変調器１４などの他の半導体光素子に本発明を適用することもできる。
例えば、上述のＭＳＭ型ＰＤ５Ａ、即ち、Ｓｉ層８（ここではＳｉ台座部８Ｘ）の一の側にＳｉ導波路コア層８Ｙ、８Ｚを備えるＭＳＭ型ＰＤ５Ａの素子構造において、図１３に示すように、Ｓｉ層８（ここではＳｉ台座部８Ｘ）の一の側と異なる他の側（ここでは反対側）に他のＳｉ導波路コア層８ＹＡ、８ＺＡを設け、両端に導波路が接続（光結合）されるようにすることで、ショットキー型変調器１４Ａとして用いることができる。この場合、ショットキー型変調器１４Ａは、ショットキー型の電界吸収型変調器（ＥＡ変調器）である。なお、ＥＡ変調器１４Ａの素子構造は、ＰＤ５Ａの素子構造と同じであり、その製造方法も同じである。
【００４５】
また、例えば、上述のＰＩＮ型ＰＤ５Ｂ、即ち、Ｓｉ層８（ここではＳｉ台座部８Ｘ）の一の側にＳｉ導波路コア層８Ｙ、８Ｚを備えるＰＩＮ型ＰＤ５Ｂの素子構造において、図１４に示すように、Ｓｉ層８（ここではＳｉ台座部８Ｘ）の一の側と異なる他の側（ここでは反対側）に他のＳｉ導波路コア層８ＹＡ、８ＺＡを設け、両端に導波路が接続（光結合）されるようにすることで、ＰＩＮ型変調器１４Ｂとして用いることができる。この場合、ＰＩＮ型変調器１４Ｂは、ＰＩＮ型の電界吸収型変調器（ＥＡ変調器）である。なお、ＥＡ変調器１４Ｂの素子構造は、ＰＤ５Ｂの素子構造と同じであり、その製造方法も同じである。
【００４６】
なお、上述のＰＩＮ型ＰＤ５Ｂのｎ型のドーパントがドーピングされている領域１０をなくしたシングルショットキー型ＰＤの素子構造において、Ｓｉ層の一の側と異なる他の側に他のＳｉ導波路コア層を設け、両端に導波路が接続（光結合）されるようにすることで、シングルショットキー型変調器として用いることができる。この場合、シングルショットキー型変調器は、シングルショットキー型の電界吸収型変調器（ＥＡ変調器）である。なお、ＥＡ変調器の素子構造は、ＰＤの素子構造と同じであり、その製造方法も同じである。
【００４７】
また、上述のように構成される受光器５は、光インターコネクトシステムを構成する光受信器に用いることができ、また、上述のように構成される変調器１４は、光インターコネクトシステムを構成する光送信器に用いることができる。
つまり、光送信器と、光送信器に光伝送路（ここでは光ファイバ）を介して接続された光受信器とを備える光インターコネクトシステムにおいて、光送信器又は光受信器を、上述のように構成される半導体装置に備えられる半導体光素子としての受光器５又は変調器１４を備えるものとして構成することができる。この場合、光送信器を、変調器として、上述のように構成される半導体装置に備えられる半導体光素子としての変調器１４を備えるものとすれば良い。また、光受信器を、受光器として、上述のように構成される半導体装置に備えられる半導体光素子としての受光器５を備えるものとすれば良い。
【００４８】
例えば、図１５に示すように、光インターコネクトシステム２０を構成する光送信器を、Ｓｉ基板上に光素子を集積したＳｉ光素子集積基板（Ｔｘ）２１とし、光素子として、レーザ２２、上述の実施形態の変調器１４（例えばＰＩＮ型Ｇｅ変調器１４Ｂ；変調器素子）、及び合波器２３を集積したものとすれば良い。また、光インターコネクトシステム２０を構成する光受信器を、Ｓｉ基板上に光素子を集積したＳｉ光素子集積基板（Ｒｘ）２４とし、光素子として、上述の実施形態の受光器５（例えばＰＩＮ型Ｇｅ受光器５Ｂ；半導体受光素子）及び分波器２５とすれば良い。そして、これらのＳｉ光素子集積基板２１、２４を光ファイバ２６で接続して、光インターコネクトシステム２０を構成すれば良い。ここでは、レーザ２２、変調器１４、受光器５を、それぞれ、４つ備えるものを例に挙げて説明する。
【００４９】
この場合、一のＳｉ光素子集積基板２１に搭載された４つのレーザ２２を用いて異なる４波長の連続光を発生させる。異なる４波長の連続光は、それぞれ、Ｓｉ導波路を通過し、各Ｓｉ導波路に接合された上述の実施形態の変調器１４によって信号光に変換される。その後、例えばアレイ導波路（Array waveguide：ＡＷＧ）のような合波器２３によって１本の導波路に波長多重（ＷＤＭ）化される。多重化された４波長の信号光は光ファイバ２６を導波し、別のＳｉ光素子集積基板２４の導波路に結合される。その後、異なる４波長の信号光は、例えばＡＷＧのような分波器２５によって再び異なる４つの導波路に分波される。各導波路を進行してきた信号光は、上述の実施形態の受光器５によって電気信号に変換される。
【００５０】
なお、本発明は、上述した実施形態に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
以下、上述の実施形態に関し、更に、付記を開示する。
（付記１）
基板の上方に設けられ、Ｇｅを含む吸収層と、
前記吸収層を覆い、Ｓｉを含むキャップ層と、
前記キャップ層上に設けられた金属電極とを備え、
前記キャップ層は、前記吸収層と前記金属電極との間に設けられた部分の厚さがそれ以外の部分の厚さよりも薄くなっていることを特徴とする半導体装置。
【００５１】
（付記２）
前記キャップ層は、Ｓｉ層又はＳｉＧｅ層であることを特徴とする、付記１に記載の半導体装置。
（付記３）
前記吸収層は、Ｇｅ層又はＧｅＳｉ層であることを特徴とする、付記１又は２に記載の半導体装置。
【００５２】
（付記４）
前記基板は、Ｓｉ基板又はＳＯＩ（Silicon on Insulator）基板であることを特徴とする、付記１〜３のいずれか１項に記載の半導体装置。
（付記５）
前記吸収層は、メサ構造になっていることを特徴とする、付記１〜４のいずれか１項に記載の半導体装置。
【００５３】
（付記６）
前記キャップ層は、前記吸収層の表面全体を覆っていることを特徴とする、付記１〜５のいずれか１項に記載の半導体装置。
（付記７）
前記金属電極は、対向して設けられた２つの櫛形電極であることを特徴とする、付記１〜６のいずれか１項に記載の半導体装置。
【００５４】
（付記８）
前記吸収層の下方に設けられたＳｉ層と、
前記Ｓｉ層の一の側に設けられたＳｉ導波路コア層とを備えることを特徴とする、付記７に記載の半導体装置。
（付記９）
前記Ｓｉ層の前記一の側と異なる他の側に設けられた他のＳｉ導波路コア層を備えることを特徴とする、付記８に記載の半導体装置。
【００５５】
（付記１０）
前記吸収層の下方に設けられたＳｉ層と、
前記Ｓｉ層に接続された他の金属電極とを備え、
前記キャップ層の前記金属電極の下方の部分にｎ型及びｐ型の一方のドーパントがドーピングされており、
前記Ｓｉ層にｎ型及びｐ型の他方のドーパントがドーピングされていることを特徴とする、付記１〜６のいずれか１項の半導体装置。
【００５６】
（付記１１）
前記Ｓｉ層の一の側に設けられたＳｉ導波路コア層を備えることを特徴とする、付記１０に記載の半導体装置。
（付記１２）
前記Ｓｉ層の前記一の側と異なる他の側に設けられた他のＳｉ導波路コア層を備えることを特徴とする、付記１１に記載の半導体装置。
【００５７】
（付記１３）
光送信器と、
前記光送信器に光伝送路を介して接続された光受信器とを備え、
前記光送信器又は前記光受信器は、付記１〜１２のいずれか１項に記載の半導体装置を備えることを特徴とする光インターコネクトシステム。
【００５８】
（付記１４）
前記光送信器は、変調器として、前記半導体装置を備えることを特徴とする、付記１３に記載の光インターコネクトシステム。
（付記１５）
前記光受信器は、受光器として、前記半導体装置を備えることを特徴とする、付記１３又は１４に記載の光インターコネクトシステム。
【符号の説明】
【００５９】
１  基板
２  吸収層（Ｇｅ吸収層）
３  キャップ層（Ｓｉキャップ層）
４  金属電極（Ａｌ電極）
４Ａ、４Ｂ  櫛形電極
４Ｃ  金属電極
４Ｄ  他の金属電極
５  受光器（Ｇｅ受光器）
５Ａ  ＭＳＭ型ＰＤ
５Ｂ  ＰＩＮ型ＰＤ
６  Ｓｉ基板
７  ＢＯＸ層
８  ＳＯＩ層（Ｓｉ層）
８Ａ  ｐ−Ｓｉ層
８Ｘ  Ｓｉ台座部
８Ｙ  Ｓｉテーパ部（Ｓｉ導波路コア層）
８Ｚ  Ｓｉ細線部（Ｓｉ導波路コア層）
８ＹＡ、８ＺＡ  他のＳｉ導波路コア層
９、９Ａ、９Ｂ  ＳｉＯ２膜
１０  ｎ型半導体層（ｎ−Ｓｉ層及びｎ−Ｇｅ層）
１１  コンタクトホール
１２  レジスト
１３  コンタクトホール
１４  変調器
１４Ａ  ショットキー型変調器
１４Ｂ  ＰＩＮ型変調器
２０  光インターコネクトシステム
２１  Ｓｉ光素子集積基板（光送信器）
２２  レーザ
２３  合波器
２４  Ｓｉ光素子集積基板（光受信器）
２５  分波器
２６  光ファイバ
【図１】
0006656016.tif 000002
【図２】
0006656016.tif 000003
【図３】
0006656016.tif 000004
【図４】
0006656016.tif 000005
【図５】
0006656016.tif 000006
【図６】
0006656016.tif 000007
【図７】
0006656016.tif 000008
【図８】
0006656016.tif 000009
【図９】
0006656016.tif 000010
【図１０】
0006656016.tif 000011
【図１１】
0006656016.tif 000012
【図１２】
0006656016.tif 000013
【図１３】
0006656016.tif 000014
【図１４】
0006656016.tif 000015
【図１５】
0006656016.tif 000016