(57)【要約】【課題】残像を消去すること。【解決手段】固体撮像素子１０は、画素セルＣａをリセットするリセット電圧を生成し、リセット期間にリセット電圧を画素セルＣａに対して行方向及び列方向の少なくとも一方に沿って１つおきに供給できるＸデコーダ１２を備えている。そして、固体撮像素子１０はリセット電圧が供給されない画素セルＣａ（Ｃ１１〜Ｃ１４，Ｃ３１〜Ｃ３４）から読み出された第１の画像信号と、リセット電圧が供給される画素セルＣａ（Ｃ２１〜Ｃ２４，Ｃ４１〜Ｃ４４）から読み出された第２の画像信号とを別々に出力するＹデコーダ（Ａ）１３ａ，Ｙデコーダ（Ｂ）１３ｂを備えた。【選択図】図１
2008182675.tif 000002
【特許請求の範囲】
【請求項１】
受光素子と、該受光素子に流れるフォト電流を電気的平衡状態下で電圧に変換する素子と、からなる画素セルが行列配列された撮像部と、
前記画素セルをリセットするリセット電圧を生成する電圧生成手段と、
リセット期間に前記リセット電圧を前記画素セルに対して行方向及び列方向の少なくとも一方に沿って所定数おきに供給する電圧供給手段と、
を備えた固体撮像素子と、
前記リセット電圧を供給しなかった画素セルから読み出された第１の画像信号と、前記リセット電圧を供給した画素セルから読み出された第２の画像信号とを別々に出力する出力手段と、
を備えたことを特徴とする固体撮像素子。
【請求項２】
請求項１に記載の固体撮像素子と、
前記出力手段から出力される前記第１の画像信号及び前記第２の画像信号に基づいて、撮像画像に残像が生じているか否かを判断する残像判断手段と、
前記残像判断手段の判断結果、前記第１の画像信号及び前記第２の画像信号に基づいて該残像を消去する残像消去手段と、
を備えたことを特長とする撮像装置。
【請求項３】
前記残像判断手段は、前記第１の画像信号による撮像画像の輪郭と前記第２の画像信号による撮像画像の輪郭とをそれぞれ抽出する輪郭抽出部と、
該輪郭抽出部によりそれぞれ抽出された２つの輪郭を比較する輪郭比較部と、
該比較結果より残像が生じているか否かを判断すること
を特徴とする請求項２に記載の撮像装置。
【請求項４】
前記残像消去手段は、前記第２の画像信号に基づいて、リセット電圧を供給しなかった画素セルに相当する画像信号を補間した補間画像を生成する補間手段と、
前記第１の画像信号による撮像画像と前記第２の画像信号による撮像画像とを合成して合成画像を生成する画像合成手段と、を有し、
前記残像判断手段において残像が発生していると判断した場合には前記補間手段より生成された補間画像を出力し、残像が発生していないと判断された場合には前記合成手段により生成された合成画像を出力する出力選択手段と、
を備えたことを特徴とする請求項２に記載の撮像装置。
【請求項５】
前記第1の画像信号及び前記第２の画像信号を合成して合成画像を生成する画像合成手段を備えたことを特徴とする請求項２に記載の撮像装置。
【請求項６】
前記第２の画像信号に基づいて、リセット電圧を供給しなかった画素セルに相当する画像信号を補間した補間画像を生成する補間手段を備えたことを特徴とする請求項２に記載の撮像装置。
【請求項７】
受光素子とＭＯＳ型トランジスタとを直列に接続し、該ＭＯＳ型トランジスタを弱反転状態で動作させて入射光に応じて前記受光素子に流れるフォト電流を電圧に変換する複数の画素セルが行列配列された撮像部とを備えた固体撮像素子の制御方法であって、
リセット期間には前記画素セルをリセットするリセット電圧を前記画素セルに対して行方向及び列方向の少なくとも一方に沿って所定数おきに供給する電圧供給工程と、
前記リセット電圧を供給しない画素セルから読み出した第１の画像信号と、前記リセット電圧を供給した画素セルから読み出した第２の画像信号とを別々に出力する出力工程と、
を備えたことを特徴とする固体撮像素子の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子、固体撮像素子の制御方法及び撮像装置に関するものである。
【背景技術】
【０００２】
従来、例えば直線変換型撮像素子の様に電荷を蓄積して撮像データを生成する固体撮像素子がある。この固体撮像素子は、その構成ゆえ、次の画面の撮像データを生成するためには蓄積された電荷を消去（リセット）する必要がある。従って、画面毎に全画素をリセットしなければならないため、撮像間隔を短くするには限度がある。
【０００３】
一方、例えば対数変換型撮像素子のように、電荷を蓄積せず、常に電気的平衡状態で電圧検出できる構成を有した固体撮像素子がある（例えば、非特許文献１参照）。電荷蓄積型のようにインテグレーションタイム（電荷蓄積のための時間）を設ける必要は無く、同様にリセット動作も不要である。従って、撮像間隔を短くすることが可能となる。
【０００４】
さらに、対数変換型撮像素子に加える電圧を変化させることで、蓄積された電荷を放電させ、残像の発生を防止する光センサ回路がある（特許文献１参照）。
【非特許文献１】米本和也著、「ＣＣＤ／ＣＭＯＳイメージセンサの基礎と応用」、ＣＱ出版社、２００３年、ｐ．２１４―２１５
【特許文献１】特開平１０―９００５８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、非蓄積型の固体撮像素子では、被写体が移動した場合、その移動に応じフォトダイオードに入射する光量が変化するため、フォト電流が変化し一時的に電気的非平衡状態に陥る。この時、フォトダイオードが再び平衡状態に戻るまでに時間がかかるため、明るい被写体が尾を引いて移動しているような残像が生じる。
【０００６】
この発明は、残像の消去を可能とすることを目的とする。
【課題を解決するための手段】
【０００７】
この発明による撮像装置は、受光素子と、該受光素子に流れるフォト電流を電気的平衡状態下で電圧に変換する素子と、からなる画素セルが行列配列された撮像部と、前記画素セルをリセットするリセット電圧を生成する電圧生成手段と、リセット期間に前記リセット電圧を前記画素セルに対して行方向及び列方向の少なくとも一方に沿って所定数おきに供給する電圧供給手段と、を備えた固体撮像素子と、前記リセット電圧を供給しなかった画素セルから読み出された第１の画像信号と、前記リセット電圧を供給した画素セルから読み出された第２の画像信号とを別々に出力する出力手段と、を備えたものである。この構成により、リセット電圧を供給する画素セルと供給しない画素セルとを分けて出力することができる。
【０００８】
この発明の一態様においては、固体撮像素子と、前記出力手段から出力される前記第１の画像信号及び前記第２の画像信号に基づいて、撮像画像に残像が生じているか否かを判断する残像判断手段と、前記残像判断手段の判断結果、前記第１の画像信号及び前記第２の画像信号に基づいて該残像を消去する残像消去手段と、を備えた。このため、残像判断手段を用いて残像を判断し検出された残像を消去することができる。
【０００９】
この発明の一態様においては、前記残像判断手段は、前記第１の画像信号による撮像画像の輪郭と前記第２の画像信号による撮像画像の輪郭とをそれぞれ抽出する輪郭抽出部と、該輪郭抽出部によりそれぞれ抽出された２つの輪郭を比較する輪郭比較部と、該比較結果より残像が生じているか否かを判断する。このため、輪郭抽出部においてエッジ強調処理などを施し輪郭画像を生成し、第１画像信号と第２画像信号との輪郭にずれが生じている場合に残像が生じていると判断することができる。
【００１０】
この発明の一態様においては、前記残像消去手段は、前記第２の画像信号に基づいて、リセット電圧を供給しなかった画素セルに相当する画像信号を補間した補間画像を生成する補間手段と、  前記第１の画像信号による撮像画像と前記第２の画像信号による撮像画像とを合成して合成画像を生成する画像合成手段と、を有し、前記残像判断手段において残像が発生していると判断された場合には前記補間手段より生成された補間画像を出力し、残像が発生していないと判断された場合には前記合成手段により生成された合成画像を出力する出力選択手段と、を備えた。このため、残像が生じていない場合は通常の合成手段を用いて撮像画像を、残像が生じた場合に補間手段を用いて残像を消去した補間画像を得ることができる。
【００１１】
この発明の一態様においては、前記第1の画像信号及び前記第２の画像信号を合成して合成画像を生成する画像合成手段を備えた。
この発明の一態様においては、前記第２の画像信号に基づいて、リセット電圧を供給しなかった画素セルに相当する画像信号を補間した補間画像を生成する補間手段を備えた。
【００１２】
この発明による固体撮像素子の制御方法は、受光素子とＭＯＳ型トランジスタとを直列に接続し、該ＭＯＳ型トランジスタを弱反転状態で動作させて入射光に応じて前記受光素子に流れるフォト電流を電圧に変換する複数の画素セルが行列配列された撮像部とを備えた固体撮像素子の制御方法であって、リセット期間には前記画素セルをリセットするリセット電圧を前記画素セルに対して行方向及び列方向の少なくとも一方に沿って所定数おきに供給する電圧供給工程と、前記リセット電圧を供給しない画素セルから読み出した第１の画像信号と、前記リセット電圧を供給した画素セルから読み出した第２の画像信号とを別々に出力する出力工程と、を備えた。この工程により、リセット電圧を供給する画素セルと供給しない画素セルとを分けて出力することができる。これら異なる画像情報を比較し、残像が生じているか否かを確認することができる。また、残像が生じている場合においても、異なる条件で取得された画像情報を用いて補間画像を生成することにより、発生した残像を消去した画像を生成することができる。
【発明の効果】
【００１３】
残像の消去を可能とすることができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明を具体化した一実施形態を図１〜図３に従って説明する。
図１に示すように、撮像装置は、固体撮像素子１０と、画像処理部２０とから構成されている。固体撮像素子１０は、点線で囲まれた撮像部１１、アドレスデコーダとしてのＸデコーダ１２及びＹデコーダ（Ａ）１３ａ，Ｙデコーダ（Ｂ）１３ｂ、制御回路１４、出力回路１５，１６を含む。画像処理部２０は、残像判断手段としての輪郭抽出部（Ａ）２１，輪郭抽出部（Ｂ）２２及び輪郭比較部２３、出力選択手段としての出力選択部２４、画像合成手段としての合成部２５、補間手段としての補間部２６を含む。
【００１５】
撮像部１１は、行列配列された複数の画素セルＣａを備えている。説明の簡略化のため、本実施形態では４行４列のマトリクス状に配列された画素セルＣａを備えた撮像部１１を用いて説明する。各画素セルＣａを、それぞれ位置説明のために画素セルＣ１１〜Ｃ１４，Ｃ２１〜Ｃ２４，Ｃ３１〜Ｃ３４，Ｃ４１〜Ｃ４４とする。
【００１６】
各画素セルＣａは受光素子を備えている。各画素セルＣａは、それぞれ受光素子に流れる電流を検出して電気信号に変換する。各行の画素セルＣａはそれぞれ行信号線Ｘ１〜Ｘ４に接続されている。各列の画素セルＣａはそれぞれ列データ線Ｙ１〜Ｙ４に接続されている。詳しくは、行信号線Ｘ１には、画素セルＣ１１，Ｃ１２，Ｃ１３，Ｃ１４が接続されている。同様に、各行信号線Ｘ２〜Ｘ４には、それぞれ画素セルＣ２１〜Ｃ２４，Ｃ３１〜Ｃ３４，Ｃ４１〜Ｃ４４が接続されている。また、列データ線Ｙ１には、画素セルＣ１１、Ｃ２１，Ｃ３１，Ｃ４１が接続されている。同様に、各列データ線Ｙ２〜Ｙ４には、Ｃ１２〜Ｃ４２，Ｃ１３〜Ｃ４３，Ｃ１４〜Ｃ４４が接続されている。
【００１７】
また、各行の画素セルＣａはそれぞれリセット電圧線Ｒ１〜Ｒ４に接続されている。詳しくは、リセット電圧線Ｒ１には、画素セルＣ１１，Ｃ１２，Ｃ１３，Ｃ１４が接続されている。同様に、各リセット電圧線Ｒ２〜Ｒ４には、それぞれ画素セルＣ２１〜Ｃ２４，Ｃ３１〜Ｃ３４，Ｃ４１〜Ｃ４４が接続されている。リセット電圧線Ｒ１〜Ｒ４には、所定の露光電位が常時印可されている。
【００１８】
行信号線Ｘ１〜Ｘ４及びリセット電圧線Ｒ１〜Ｒ４はＸデコーダ１２に接続されている。列データ線Ｙ１〜Ｙ４は出力手段としてのＹデコーダ（Ａ）１３ａ，Ｙデコーダ（Ｂ）１３ｂに接続されている。Ｘデコーダ１２，Ｙデコーダ（Ａ）１３ａ及びＹデコーダ（Ｂ）１３ｂは制御回路１４に接続されている。
【００１９】
制御回路１４は、入力されたアドレス信号Ｓｉに基づいて行アドレス信号及び列アドレス信号を生成する。そして、制御回路１４は、行アドレス信号をＸデコーダ１２に供給する。さらに、制御回路１４は、列アドレス信号をＹデコーダ（Ａ）１３ａ，Ｙデコーダ（Ｂ）１３ｂに供給する。本実施形態において、制御回路１４は、撮像部１１の行数に対応する２ビットの行アドレス信号Ｓｘ１，Ｓｘ２と、撮像部１１の列数に対応する２ビットの列アドレス信号Ｓｙ１，Ｓｙ２を生成する。また、制御回路１４は、各画素セルＣａ等を駆動するための制御信号を生成する。
【００２０】
Ｘデコーダ１２にはリセット電圧及び画像信号を読み出すための電圧を生成する電源としての電圧制御回路（電圧生成手段及び電圧供給手段）が含まれている。制御回路１４より、撮像部１１の行数に対応する２ビットの行アドレス信号Ｓｘ１，Ｓｘ２が、Ｘデコーダ１２に入力されると、Ｘデコーダ１２は、行アドレス信号Ｓｘ１，Ｓｘ２をデコードして行信号線Ｘ１〜Ｘ４のうちの１本を選択する。そして、Ｘデコーダ１２は、選択した１本の行信号線の電位を画素セルＣａから画像情報を読み出すための電圧レベルに制御する。従って、本実施形態では、選択された１本の行信号線を介して、同行信号線に接続された４個の画素セルＣａに画像情報を読み出すための電圧が読み出し信号として供給される。各画素セルＣａは、行信号線Ｘ１〜Ｘ４を介して供給される読み出し信号に応答して画像情報を列データ線Ｙ１〜Ｙ４に出力する。
【００２１】
また、Ｘデコーダ１２は、リセット電圧線に対して所定の露光電位を常時印可する。そしてＸデコーダ１２は、制御信号に応答して、１行おきのリセット電圧線（本実施形態では偶数行のリセット電圧線Ｒ２，Ｒ４）にリセット電圧を順次供給する（電圧供給工程）。リセット電圧が供給されたリセット電圧線Ｒ２，Ｒ４に接続された画素セルＣａ（Ｃ２１〜Ｃ２４，Ｃ４１〜Ｃ４４）は、供給されるリセット電圧によりセンスノードをリセットする。なお、センスノードについては後述する。
【００２２】
Ｙデコーダ（Ａ）１３ａ、Ｙデコーダ（Ｂ）１３ｂには、列アドレス信号Ｓｙ１，Ｓｙ２がそれぞれ入力される。Ｙデコーダ（Ａ）１３ａ，Ｙデコーダ（Ｂ）１３ｂは、列アドレス信号Ｓｙ１，Ｓｙ２に基づいて列データ線Ｙ１〜Ｙ４を選択する。Ｙデコーダ（Ａ）１３ａ，Ｙデコーダ（Ｂ）１３ｂは、それぞれ、各列データ線Ｙ１〜Ｙ４を介して入力される画像情報を増幅し、該増幅信号をデジタル信号に変換する機能を有している。
【００２３】
また、Ｙデコーダ（Ａ）１３ａ，Ｙデコーダ（Ｂ）１３ｂには、下位の行アドレス信号Ｓｘ２が入力される。Ｙデコーダ（Ａ）１３ａは、行アドレス信号Ｓｘ２に基づいて、奇数行の画素セルＣａ（Ｃ１１〜Ｃ１４，Ｃ３１〜Ｃ３４）から読み出された画像情報を変換した第１の画像信号を出力回路（Ａ）１５に出力する（出力工程）。Ｙデコーダ（Ｂ）１３ｂは、行アドレス信号Ｓｘ２に基づいて、偶数行の画素セルＣａ（Ｃ２１〜２４，Ｃ４１〜Ｃ４４）から読み出された画像情報を変換した第２の画像信号を出力回路（Ｂ）１６に出力する（出力工程）。
【００２４】
上記したように、Ｘデコーダ１２は、撮像部１１において、奇数行の画素セルＣａ（Ｃ１１〜Ｃ１４，Ｃ３１〜Ｃ３４）に対してリセット電圧を供給せず、偶数行の画素セルＣａ（Ｃ２１〜Ｃ２４，Ｃ４１〜Ｃ４４）に対してリセット電圧を供給する。従って、Ｙデコーダ（Ａ）１３ａは、リセットされていない第１の画像信号を出力し、Ｙデコーダ（Ｂ）１３ｂは、所定時間毎にリセットされた第２の画像信号を出力する。
【００２５】
出力回路（Ａ）１５は、Ｙデコーダ（Ａ）１３ａから出力される第１の画像信号ＳＡを輪郭抽出部（Ａ）２１及び合成部２５に出力する。出力回路（Ｂ）１６は、Ｙデコーダ（Ｂ）１３ｂから出力される第２の画像信号ＳＢを輪郭抽出部（Ｂ）２２、合成部２５、及び補間部２６に出力する。
【００２６】
輪郭抽出部（Ａ）２１は、第１の画像信号ＳＡにより構成される撮像画像（第１の撮像画像）に対して画像処理（例えばエッジ強調）を施して輪郭を抽出し、第１の輪郭データを輪郭比較部２３に出力する。輪郭抽出部（Ｂ）２２は、第２の画像信号ＳＢにより構成される撮像画像（第２の撮像画像）に対して画像処理（例えばエッジ強調）を施して輪郭を抽出し、第２の輪郭データを輪郭比較部２３に出力する。
【００２７】
輪郭比較部２３は、輪郭抽出部（Ａ）２１，輪郭抽出部（Ｂ）２２より抽出された第１の輪郭データ及び第２の輪郭データに基づいて、両者の差分を算出する。算出した差分に基づいて、残像が生じたか否かを判定する。例えば、照度の高い円形の物体Ｗが、図１における上下方向と一致する方向に沿って、距離Ｍだけ移動した場合を考える。そのときの状況を図４（ａ）に示す。図４（ａ）において、移動前の物体Ｗ（ｔ１）が破線で示されている。そして、移動後の物体Ｗ（ｔ２）が実線で示されている。
【００２８】
このように移動する物体Ｗを撮像素子で撮像する。すべての画素セルをリセットしない撮像装置では、移動する物体Ｗは、図４（ｂ）に示すように、長円形の物体Ｗ０として撮影される。一方、すべての画素セルをリセットする撮像装置では、図４（ｃ）に示すように、円形の物体Ｗ１として撮影される。従って、本実施形態では、リセット電圧が供給されない画素セルＣａにて図４（ｂ）に示す物体Ｗ０を撮影した第１の画像信号ＳＡと、リセット電圧が供給される画素セルＣａにて図４（ｃ）に示す物体Ｗ１を撮影した第２の画像信号ＳＢとが生成される。
【００２９】
図４（ｄ）は、第１の画像信号ＳＡにおける画像と、第２の画像信号ＳＢにおける画像とを、それぞれの画像を撮影した画素セルの位置に応じてずらして表示したものである。図４（ｄ）に示されるように、破線で示した第１の画像信号ＳＡにおける物体Ｗの輪郭Ｗａと、実線で示した第２の画像信号ＳＢにおける物体Ｗの輪郭Ｗｂの間に差が生じている。従って、この輪郭Ｗａ，Ｗｂに差が生じることに基づいて、残像が生じたか否かを判断する。そして、輪郭比較部２３は、この比較結果に応じて、例えば残像が生じている場合にはＨレベルの比較結果信号ＤＳを、残像が生じていない場合にはＬレベルの比較結果信号ＤＳを出力選択部２４に出力する。
【００３０】
出力選択部２４は、比較結果信号ＤＳに応じて、合成部２５からの出力信号、又は補間部２６の出力信号を選択する。そして、出力選択部２４は、選択した信号を画像信号Ｏｕｔとして外部出力する。
【００３１】
合成部２５は、出力回路１５から出力されたリセット無しの第１の画像信号ＳＡと、出力回路１６から出力されたリセット有りの第２の画像信号ＳＢとを合成して、１画面分の合成画像ＣＳを出力する。第１の画像信号ＳＡは撮像部１１の奇数行の画素セルＣａから出力された画像情報であり、第２の画像信号ＳＢは撮像部１１の偶数行の画素セルＣａから出力された画像情報である。従って、合成部２５は、図３（ａ）に示すように、撮像部１１のすべての画素セルＣａから出力された画像情報からなる合成画像ＣＳを生成する。
【００３２】
補間部２６は、Ｙデコーダ（Ｂ）１３ｂより出力された第２の画像信号ＳＢに基づき、第２の画像信号ＳＢに含まれない位置の画像信号を補間により生成する。ここで第２の画像信号ＳＢに含まれない位置の画像信号は、奇数行の画素セルＣａ（Ｃ１１〜Ｃ１４，Ｃ３１〜Ｃ３４）から出力される画像信号に相当する画像信号である。補間方法として、例えば直線補間が利用される。例えば、図３（ｂ）に示すように、補間部２６は、画素セルＣ２１から読み出された画像情報と、画素セルＣ４１から読み出された画像情報とに基づいて、両画素セルＣ２１，Ｃ４１間に内挿した補正画素Ｈ３１の画像情報を生成する。例えば、Ｈ３１＝（Ｃ２１＋Ｃ４１）／２に示されるような直線的に補間する式に基づいて算出される。同様に、補間部２６は、補正画素Ｈ３２〜Ｈ３４の画像情報を生成する。また、補間部２６は、画素セルＣ２１，Ｃ４１から外挿した補正画素Ｈ１１の画像情報を生成する。同様に、補間部２６は補正画素Ｈ１２〜Ｈ１４の画像情報を生成する。そして、補間部２６は、画素セルＣ２１〜Ｃ２４，Ｃ４１〜Ｃ４４と補間画素Ｈ１１〜Ｈ１４，Ｈ３１〜Ｈ３４の画像情報からなる補間画像ＩＳを生成する。
【００３３】
図２は固体撮像素子１０の画素セルＣａを表す回路図である。なお、各画素セルＣａの構成は固体撮像素子１０において同じであるため、ここでは一つの画素セルＣａ（画素セルＣ１１）について構成の説明を行う。
【００３４】
画素セルＣａは、受光素子としてのフォトダイオードＰＤと、３つのトランジスタＴ１〜Ｔ３から構成されている。第１〜第３トランジスタＴ１〜Ｔ３は、１導電チャンネル型のＭＯＳトランジスタである。図示しないが各ＭＯＳトランジスタのバックゲートは全てグラウンドＧＮＤに接続されている。本実施形態においては、第１〜第３トランジスタとして、Ｎチャネル型ＭＯＳトランジスタを用いて説明を行う。
【００３５】
負荷トランジスタとしての第１トランジスタＴ１のドレイン（第１端子）は、高電位電源Ｖｄｄが接続されている。第１トランジスタＴ１のゲート（制御端子）は、リセット電圧線Ｒ１に接続されている。第１トランジスタＴ１のソース（第２端子）は、フォトダイオードＰＤのカソードに接続されている。フォトダイオードＰＤのアノードは低電位電源（本実施形態ではグラウンドＧＮＤ）に接続されている。フォトダイオードＰＤは入射光の光量に応じた電流Ｉｐを流す。
【００３６】
第１トランジスタＴ１とフォトダイオードＰＤとの間の接続点であるセンスノードＮ１は、増幅トランジスタとしての第２トランジスタＴ２のゲートに接続されている。第２トランジスタＴ２のドレインは、高電位電源Ｖｄｄに接続されている。第２トランジスタＴ２のソースは、画素選択トランジスタとしての第３トランジスタＴ３の第１端子（例えばドレイン）に接続されている。
【００３７】
第３トランジスタＴ３のゲートは、行信号線Ｘ１に接続され手入る。第３トランジスタ、Ｔ３の第２端子（ソース）は列データ線Ｙ１に接続されている。第３トランジスタＴ３は行信号線Ｘ１を介して供給される読み出し信号に応じてオンオフ動作する。第３トランジスタＴ３のオンオフ動作により、第２トランジスタＴ２と列データ線Ｙ１とを電気的に接続したり、電気的に分離したりする。従って、第３トランジスタＴ３がオンしたときに第２トランジスタＴ２と列データ線Ｙ１とが接続される。列データ線Ｙ１には図示しない定電流源が接続されており、この定電流源と第２トランジスタＴ２によりソースフォロア回路を構成し、センスノードＮ１の電位が第２トランジスタＴ２を介して光電変換信号として列データ線Ｙ１に出力される。
【００３８】
上記のように構成された画素セルＣａに光が当たると、この光量に応じてフォトダイオードＰＤに流れる電流（フォト電流）と同量の電流が第１トランジスタＴ１に流れ、これに応じた電位にセンスノードＮ１は安定する（電気的平衡状態）。この時、第１トランジスタＴ１は弱反転領域にて動作するため、センスノードＮ１における電位はフォトダイオードＰＤに流れるフォト電流を対数変換した電位となる。そして行信号線Ｘ１に読み取り信号が加えられることで第３トランジスタＴ３がオンし、センスノードＮ１における入射光量に対応する電位の光電変換信号が列データ線Ｙ１に出力される。
【００３９】
照度の高い物体Ｗが移動した場合、その移動に応じフォトダイオードＰＤに入射する光量が変化する。この変化によりフォトダイオードＰＤに流れる電流が変化し一時的に電気的非平衡状態に陥る。このとき、フォトダイオードＰＤが、再び、電気的平衡状態に戻るまでに時間がかかる。
【００４０】
固体撮像素子１０には、フォトダイオードＰＤに入射する光量に比例して流れる電流を光電荷としてキャパシタに蓄える。キャパシタとして、フォトダイオードＰＤ、第１トランジスタＴ１、第２トランジスタＴ２およびこれらの部品を相互に接続する配線などによって生じる浮遊容量の合成された等価コンデンサ、または半導体製造プロセスで形成されたコンデンサなどが接続される。
【００４１】
キャパシタに蓄えられた電荷量を電気信号に変換して画像信号として読み出す。電気信号に変換してもキャパシタに蓄えられた電荷は消去されないで残っている。物体Ｗの照度が変わらない限り蓄えられた電荷はそのまま保持される。物体Ｗの照度が低下すると、それに応じてフォトダイオードに流れる電流が減少する。これにともない、キャパシタに蓄えられていた電荷もそれに応じて減少する。しかし、電荷の減少は、瞬時に行われるのではなく、徐々に減少する。徐々に減少することが、残像という減少となって撮像画像に現れる。徐々に減少することに要する時間は、フォトダイオードに流れる電流が少ないほど、すなわち、撮像画像が暗いほど、長くなる。
【００４２】
このため、直前まで明るい光が入射しており、突然明るい光が入射しなかった場合、すなわち、突然暗くなった場合、リセットしない画素セルＣａにおいて、キャパシタにおいて蓄えられた電荷が減少するのに長い時間がかかる。すなわち、残像が顕著に発生する。
【００４３】
画素セルＣａをリセットすることにより、画素セルＣａのキャパシタに蓄えられていた電荷を電気的に消し去って初期化し、暗い状態にする。すなわち、前回の撮像フレームで蓄えた電荷を消し去る。これにより、前回の撮像フレームの影響を受けないため、残像が発生しない。
【００４４】
画素セルＣａをリセットすることにより、センスノードＮ１の電位が所定の電位になる。センスノードＮ１に所定の電位を与えることが画素セルＣａをリセット状態にすることである。リセットを芝居婆歯、センスノードＮ１の電位はフォトダイオードＰＤに流れる電流に応じて蓄えられた電荷に基づいた電位に保たれる。
【００４５】
画素セルＣａのリセットを行う場合、弱反転領域から強反転領域に変わるほど高い電位がゲートを通じて第１トランジスタＴ１に加えられ、完全にオンする必要がある。そこで、第１トランジスタＴ１が弱反転領域になるための動作電圧（通常の露光電位）が予め加えられた状態で、その電位を上げるためのリセット電圧がリセット電圧線Ｒ１を介して加えられる。強反転状態となった第１トランジスタＴ１は、ドレインからソースへと流れるドレイン電流が飽和し、フォトダイオードＰＤの光量に応じた電流が流れた場合においてもセンスノードＮ１は電気的平衡状態を保てなくなり、結果的にリセット状態となる。
【００４６】
次に、上記のように構成された撮像装置の動作を説明する。
先ず、図５に従って固体撮像素子１０の動作を説明する。
時刻ｔ１から時刻ｔ２における行信号線Ｘ１の読み出し期間ｋ１において、行信号線Ｘ１に加わる電位が、電位Ｖ１ａから電位Ｖ１ｂへと上げられる。これに応じて、画像信号が列データ線Ｙ１〜Ｙ４に出力される。同様に、時刻ｔ２から時刻ｔ４における行信号線Ｘ２の読み出し期間ｋ２において、行信号線Ｘ２に加わる電位が、電位Ｖ２ａから電位Ｖ２ｂへと上げられる。これに応じて、画像信号が列データ線Ｙ１〜Ｙ４に出力される。時刻ｔ４から時刻ｔ５における行信号線Ｘ３の読み出し期間ｋ３において、行信号線Ｘ３に加わる電位が、電位Ｖ３ａから電位Ｖ３ｂへと上げられる。これに応じて、画像信号が列データ線Ｙ１〜Ｙ４に出力される。時刻ｔ５から次の周期の始まりとなるｔ１における行信号線Ｘ４の読み出し期間ｋ４において、行信号線Ｘ４に加わる電位が、電位Ｖ４ａから電位Ｖ４ｂへと上げられる。これに応じて、画像信号が列データ線Ｙ１〜Ｙ４に出力される。これら列データ線に加えられる電位は、本実施形態において電位を加えない状態では０Ｖ、電位を加えた場合は３．３Ｖとなる。また、各行信号線Ｘ１〜Ｘ４に電位を加えるタイミングは、繰り返し周期的な順序で以って与えられる。
【００４７】
また、同タイムチャートにおけるリセット電圧の加え方について説明する。時刻ｔ３において、偶数画素セルを選択する行信号線Ｘ２に電圧が加わり、該当列の画素セルＣａ（例えば画素セル配置Ｃ２１〜Ｃ２４）の露光が開始される。画素セルＣａの露光が時刻ｔ４で終了した場合、その時刻後から次の露光が開始される前にリセット電圧線Ｒ２にリセット電圧を加える。時刻ｔ４から時刻ｔ５にかけての行信号線Ｘ２に接続された画素セルＣａをリセット動作させるリセット期間ｋ５において、リセット電圧線Ｒ２にリセット電圧が加えられる。これに応じて、画像信号が列データ線Ｙ１〜Ｙ４に出力される。この時加えられるリセット電圧は、通常の露光電位であるＶ６ａ（Ｖ２ｂと同電位）よりも高い電位Ｖ６ｂ（図５においては３．５Ｖ以上）を加えている。同様に、時刻ｔ１から時刻ｔ２にける行信号線Ｘ４のリセット期間ｋ６において、リセット電圧線Ｒ４に通常加えている電位Ｖ８ａより高いも電位Ｖ８ｂがリセット電圧として加えられる。これに応じて、画像信号が列データ線Ｙ１〜Ｙ４に出力される。
【００４８】
これらリセット電位が加えられるタイミングも、各行信号線Ｘ１〜Ｘ４に合わせた繰返し周期的なものである。なお、リセット動作を行わないリセット電圧線Ｒ１，Ｒ３はそれぞれＶ５，Ｖ７の通常露光電位が常時与えられている。
【００４９】
次に、画像処理部２０の動作を説明する。
画像処理部２０には、上記のように撮像部１１の画素セルＣａから読み出された画像情報に基づく第１の画像信号ＳＡと第２の画像信号ＳＢとが入力される。画像処理部２０の輪郭抽出部（Ａ）２１，輪郭抽出部（Ｂ）２２は、第１の画像信号ＳＡと第２の画像信号ＳＢによる撮像画像のそれぞれにおける輪郭を抽出し、輪郭比較部２３は、両画像信号による輪郭を比較し、その比較結果に応じた比較結果信号ＤＳを出力する。
【００５０】
合成部２５は、第１の画像信号ＳＡと第２の画像信号ＳＢとに基づいて、１画面分の合成画像ＣＳを生成する。補間部２６は、第２の画像信号ＳＢに基づいて補間画素の画像情報を生成し、第２の画像信号ＳＢによる画素セルＣａの画像情報と補間画素の画像情報とからなる補間画像ＩＳを出力する。第２の画像信号ＳＢは、リセット電圧が供給された画素セルＣａ（Ｃ２１〜Ｃ２４，Ｃ４１〜Ｃ４４）から出力された信号であるため、この補間部２６から出力される第２の画像信号ＳＢは残像を含まない。つまり、補間部２６は、第２の画像信号ＳＢに基づいて残像を消去する残像消去手段を構成する。
【００５１】
出力選択部２４は、比較結果信号ＤＳに応答して、残像が発生していない場合には合成画像ＣＳを選択して外部へ画像信号Ｏｕｔとして出力し、残像が発生している場合には補間画像ＩＳを選択して外部へ画像信号Ｏｕｔとして出力する。
【００５２】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）固体撮像素子１０は、画素セルＣａをリセットするリセット電圧を生成し、リセット期間にリセット電圧を画素セルＣａに対して行方向及び列方向の少なくとも一方に沿って１つおきに供給できるＸデコーダ１２を備えている。そして、固体撮像素子１０はリセット電圧が供給されない画素セルＣａ（Ｃ１１〜Ｃ１４，Ｃ３１〜Ｃ３４）から読み出された第１の画像信号ＳＡと、リセット電圧が供給される画素セルＣａ（Ｃ２１〜Ｃ２４，Ｃ４１〜Ｃ４４）から読み出された第２の画像信号ＳＢとを別々に出力するＹデコーダ（Ａ）１３ａ，Ｙデコーダ（Ｂ）１３ｂを備える。この構成により、リセット電圧を供給する画素セルと供給しない画素セルとを分けて出力することができる。これら異なる画像情報を比較し、残像が生じているか否かを確認することができる。また、残像が生じている場合においても、異なる条件で取得された画像情報を用いて補間画像を生成することにより、発生した残像を消去した画像を生成することができる。
【００５３】
（２）固体撮像素子１０から出力される第１の画像信号ＳＡ及び第２の画像信号ＳＢに基づいて、それぞれの画像信号の輪郭を抽出する輪郭抽出部（Ａ）２１，輪郭抽出部（Ｂ）２２からの結果を輪郭比較部２３が受け、撮像画像に残像が生じているか否かを判断する。そして、輪郭比較部２３の判断結果に基づき、第１の画像信号ＳＡ及び第２の画像信号ＳＢに基づいて該残像を消去する合成部２５は、第１の画像信号ＳＡと第２の画像信号ＳＢとを合成した合成画像ＣＳを生成する。補間部２６は、第２の画像信号ＳＢと、生成されたその補間を用いて補間画像ＩＳを生成するように構成され、残像を消去する。ことができる。
【００５４】
（３）第１の画像信号ＳＡによる撮像画像の輪郭Ｗａと前記第２の画像信号ＳＢによる撮像画像の輪郭Ｗｂとをそれぞれ抽出する輪郭抽出部（Ａ）２１，輪郭抽出部（Ｂ）２２と、輪郭抽出部（Ａ）２１，輪郭抽出部（Ｂ）２２によりそれぞれ抽出された２つの輪郭Ｗａ，Ｗｂを比較する輪郭比較部２３とで構成され、輪郭比較部２３で得られた比較結果より残像を判断する。このため、輪郭抽出部２１，２２においてエッジ処理などを施し輪郭画像を生成し、第１の画像信号ＳＡと第２の画像信号ＳＢとの輪郭にずれが生じている場合に残像が生じていると判断することができる。
【００５５】
（４）撮像装置は、第２の画像信号ＳＢと、第２の画像信号を読み出す画素セルＣａ（Ｃ２１〜Ｃ２４、Ｃ４１〜Ｃ４４）の間を補間した補間データＨ１１〜Ｈ１４，Ｈ３１〜Ｈ３４とからなる補間画像ＩＳを生成する補間部２６を有している。さらに、第１の画像信号ＳＡによる撮像画像と第２の画像信号ＳＢによる撮像画像とを合成して合成画像ＣＳを生成する合成部２５を有している。そして、残像が発生していると判断された場合には補間部２６より生成された補間画像ＩＳを出力し、残像が発生していないと判断された場合には合成部２５により生成された合成画像ＣＳを出力する出力選択部２４と、を備えた。このため、残像が生じていない場合は通常の合成部２５を用いて撮像画像を、残像が生じた場合に補間部２６を用いて残像を消去した補間画像を得ることができる。
【００５６】
（５）固体撮像素子１０は、画素セルＣａをリセットするリセット電圧を生成し、リセット期間にリセット電圧を画素セルＣａに対して行方向及び列方向の少なくとも一方に沿って１つおきに供給できるＸデコーダ１２を備えている。そして、固体撮像素子１０は、リセット電圧が供給されない画素セルＣａ（Ｃ１１〜Ｃ１４，Ｃ３１〜Ｃ３４）から読み出された第１の画像信号と、リセット電圧が供給される画素セルＣａ（Ｃ２１〜Ｃ２４，Ｃ４１〜Ｃ４４）から読み出された第２の画像信号とを別々に出力するＹデコーダ（Ａ）１３ａ，Ｙデコーダ（Ｂ）１３ｂと、をそれぞれ制御する。この固体撮像素子１０に対する制御により、リセット電圧を供給する画素セルと供給しない画素セルとを分けて出力することができる。これら異なる画像情報を比較し、残像が生じているか否かを確認することができる。また、残像が生じている場合においても、異なる条件で取得された画像情報を用いて補間画像を生成することにより、発生した残像を消去した画像を生成することができる。
【００５７】
なお、上記一実施形態は、以下の態様で実施してもよい。
・上記実施形態では、行毎にリセット電圧を供給するようにしたが、列毎にリセット電圧を供給するようにしてもよい。例えば、図６に示すように、固体撮像素子を構成する。この固体撮像素子は、行信号線Ｘ１〜Ｘ４を選択して画素セルＣｂに読み出しのための電圧を供給するＸデコーダ５１と、画素セルＣｂに供給するリセット電圧を生成するリセット電圧を生成するリセット制御信号発生回路５３とが別々に設けられている。リセット制御信号発生回路５３は、１列おき（例えば偶数列）のリセット電圧線Ｒ２，Ｒ４を介して画素セルＣｂにリセット電圧を供給する。なお、上記実施形態において、Ｘデコーダ１２を、図６に示すように、Ｘデコーダ５１とリセット制御信号発生回路５３とから構成してもうよい。
【００５８】
図６に示す形態で撮像装置を構成する場合、その各画素セルＣｂは図７に示すような回路構成をとることが例として挙げられる。リセット電圧線Ｒ２が接続する先が、Ｘデコーダ５１からリセット制御信号発生回路５３に変更されている。このため、今度は行方向において画素セルＣｂにリセット電圧Ｖ６ｂ、Ｖ８ｂを加えることができる。
【００５９】
各列データ線Ｙ１〜Ｙ４は、１つのＹデコーダ５２に接続されている。Ｙデコーダ５２は、各列データ線Ｙ１〜Ｙ４を介して入力される画像情報を変換した画像信号を選択回路５５に出力する。選択回路５５は、制御回路５４から入力される制御信号に応答して、リセット電圧が供給されていない画素セル、即ち奇数列の画素セルＣｂ（Ｃ１１〜Ｃ４１，Ｃ１３〜Ｃ４３）から読み出された画像情報に基づく画像信号を第１の画像信号として出力回路１５に出力する。また、選択回路５５は、制御信号に応答して、リセット電圧が供給された画素セル、すなわち偶数列の画素セルＣｂ（Ｃ１２〜Ｃ４２，Ｃ１４〜Ｃ４４）から読み出された画像情報に基づく画像信号を第２の画像信号として出力回路１６に出力する。
【００６０】
また、列方向又は行方向にリセット電圧を加えることができるように構成してもよい。例えば、図８に示すように、固体撮像素子を構成する。なお、図８において、Ｘデコーダ７１とＹデコーダ７２の動作は先の動作と変わらないため説明を省略する。リセット制御信号は列方向と行方向のどちらかを選択し、リセット電圧を加えることができる。そのため、選択した行データ線にかかる画素セルＣｃ（例えば画素セル配置Ｃ１１〜Ｃ４１）、又は列データ線にかかる画素セルＣｃ（例えば画素セル配置Ｃ１１〜Ｃ１４）にリセット電圧を加え、選択画素列又は画素行をリセットできる。
【００６１】
この場合、図９に示すように各画素セルＣｃは、受光素子としてのフォトダイオードＰＤと、４つのトランジスタＴ１ａ，Ｔ１ｂ，Ｔ２，Ｔ３から構成されている。トランジスタＴ１ａ，Ｔ１ｂ，Ｔ２，Ｔ３は、１導電チャンネル型のトランジスタであり、図示しないが各ＭＯＳトランジスタのバックゲートは全てグラウンドＧＮＤに接続されている。そして、本実施形態同様、Ｎチャネル型ＭＯＳトランジスタを用いて説明を行う。
【００６２】
負荷トランジスタとしてのトランジスタＴ１ａのドレイン（第１端子）は高電位電源Ｖｄｄが供給され、ゲート（制御端子）には列方向のリセット電圧線Ｒｘ１に、ソース（第２端子）はトランジスタＴ１ｂのドレインに接続されている。トランジスタＴ１ｂのゲートには行方向のリセット電圧線Ｒｙ１に、ソースはフォトダイオードＰＤのカソードにそれぞれ接続されている。フォトダイオードＰＤのアノードは低電位電源（本実施形態ではグラウンドＧＮＤ）に接続されている。フォトダイオードＰＤは入射光の光量に応じた電流Ｉｐを流す。
【００６３】
トランジスタＴ１ｂとフォトダイオードＰＤとの間の接続点であるセンスノードＮ１には、増幅トランジスタとしてのトランジスタＴ２のゲートが接続されている。トランジスタＴ２のドレインには高電位電源Ｖｄｄが供給され、ソースは画素選択トランジスタとしてのトランジスタＴ３の第１端子（例えばドレイン）に接続されている。
【００６４】
トランジスタＴ３のゲートは行信号線Ｘ１に接続され、第２端子（ソース）は列データ線Ｙ１に接続されている。トランジスタＴ３は行信号線Ｘ１を介して供給される読み出し信号に応じてオンオフ動作し、トランジスタＴ２と列データ線Ｙ１とを接離する。従って、トランジスタＴ３がオンしたときにトランジスタＴ２と列データ線Ｙ１とが接続される。列データ線Ｙ１には図示しない定電流源が接続されており、この定電流源とトランジスタＴ２によりソースフォロア回路を構成し、センスノードＮ１の電位がトランジスタＴ２を介して光電変換信号として列データ線Ｙ１に出力される。この構成により特定列のみ、又は特定行のみのリセットを行うことが可能となる。
【００６５】
・上記実施形態において、リセット電圧の電位は通常露光電位である３．３Ｖより高い電位を加え、リセット期間ｋ５，ｋ６におけるリセット動作の後は３．３Ｖに戻すと説明した。しかし、図１０に示すように、電位Ｖ６ｂ，Ｖ８ｂ（ともに３．３Ｖより高い電位）を加えるリセット期間ｋ５，ｋ６においてリセット動作した後は、Ｖ６ａ，Ｖ８ａのように通常露光電位よりも低い電位、例えば０Ｖを加えてもよい。
【００６６】
０Ｖをリセット電圧に加えた場合、図２における第１トランジスタＴ１は完全にオフ状態となる。そのため、蓄積されていた電位は全て無くなり、該当する画素セルからは光信号を線形変換した出力信号が得られる。線形変換は対数変換する場合と比べ、ダイナミックレンジは狭まるが、対数圧縮しない分１ビット当たりの精度が高い信号を得ることができる。
【００６７】
・上記実施形態におけるリセット期間を変更してもよい。例えば、図１１に示すように、実施形態において採用した、リセット電圧を与えるリセット期間ｋ５，ｋ６の長さは、瞬時であっても、次の露光開始時刻ｔ１に被らない程度の長い期間であってもよい。リセット期間を制御できるように回路構成を行うことで、インテグレーションタイムを必要に応じて変えることができる。従って、被写体の照度が高くても出力が飽和しないようにインテグレーションタイムを調整することができる。なお、この場合においても、リセット後の電位Ｖ６ａ，Ｖ８ａは３．３Ｖよりも低い値であれば０Ｖであってもよい。
【００６８】
・上記実施形態では、リセット方法として、リセットタイミングを行ごとに順次ずらしていくローリングシャッター方式を用いて説明したが、全ての行のリセットを同じタイミングで行うグローバルシャッター方式で行っても良い。また、行ごとだけではなく、列ごとでも、部分的な行列のいずれかでも、行列のいずれかを交互にリセットする場合においてもどちらのリセットタイミングを採用してもよい。
【００６９】
・上記実施形態では、シリアル変換されたアドレス信号Ｓｉに基づいて各画素セルＣａを選択するようにしたが、他の方法により各画素セルＣａを選択するようにしてもよい。例えば、クロック信号を入力し、該クロック信号に基づいて各列及び各行の画素セルＣａを順次選択するようにしてもよい。
【００７０】
・上記各実施形態では、偶数行（偶数列）の画素セルＣａにリセット電圧を供給するようにしたが、奇数行（奇数列）の画素セルＣａにリセット電圧を供給するようにしてもよい。また、奇数行（奇数列）と偶数行（偶数列）とに対して交互にリセット電圧を供給するようにしてもよい。また、リセット電圧を供給する行（列）を選択可能としてもよい。
【００７１】
・上記実施形態では、撮像部１１の全ての画素セルにおいて照度の高い物体の移動による残像の有無を判断するようにしたが、一部において残像の有無を判断するようにしてもよい。例えば、図１２に示すように、撮像部８１を、リセット電圧を行毎又は列毎に設定した第１撮像部８３と、全ての画素セルに対してリセット電圧を提供しない第２撮像部８２とから構成する。この構成によれば、第１撮像部８３により撮像される領域において撮像された物体による残像を消去することができ、その領域における物体を容易に判断することができるようになる。
【００７２】
・撮像部は４行４列の画素を用いたが、５行５列、１００行１００列などであってもよい。又、行数と列数が異なっていてもよい。
・Ｘデコーダ、Ｙデコーダ並びに制御信号線、リセット電圧信号線などの配置は、接続を考慮したうえで相互に交換してもよい。
【図面の簡単な説明】
【００７３】
【図１】一実施形態の撮像装置の電気的構成を示すブロック図。
【図２】画素セルの回路図。
【図３】（ａ）は合成後の画像データの説明図、（ｂ）は補間後の画像データの説明図。
【図４】（ａ）〜（ｄ）は残像発生判断方法の説明図。
【図５】固体撮像素子の制御タイミングを示すタイムチャート。
【図６】別の撮像装置の電気的構成を示すブロック図。
【図７】別の固体撮像素子の撮像部を示す回路図。
【図８】別の撮像装置の電気的構成を示すブロック図。
【図９】別の固体撮像素子の撮像部を示す回路図。
【図１０】固体撮像素子の制御タイミングを示すタイムチャート。
【図１１】固体撮像素子の制御タイミングを示すタイムチャート。
【図１２】別の固体撮像素子の撮像部を示すブロック図。
【符号の説明】
【００７４】
Ｃａ，Ｃｂ，Ｃｃ…画素セル、ＣＳ…合成画像、ＩＳ…補間画像、ｋ５，ｋ６…リセット期間、ＰＤ…フォトダイオード、ＳＡ…第１の画像信号、ＳＢ…第２の画像信号、Ｔ１，Ｔ１ａ，Ｔ１ｂ，Ｔ２，Ｔ３…ＭＯＳトランジスタ、１０…固体撮像素子、１２，５１，７１…Ｘデコーダ、１３ａ，１３ｂ，５２，７２…Ｙデコーダ、１４，５４…制御回路、５５…スイッチ回路、１５，１６…出力回路、２１，２２…輪郭抽出部、２３…輪郭比較部、２４…出力選択部、２５…合成部、２６…補間部。
【図１】
2008182675.tif 000003
【図２】
2008182675.tif 000004
【図３】
2008182675.tif 000005
【図４】
2008182675.tif 000006
【図５】
2008182675.tif 000007
【図６】
2008182675.tif 000008
【図７】
2008182675.tif 000009
【図８】
2008182675.tif 000010
【図９】
2008182675.tif 000011
【図１０】
2008182675.tif 000012
【図１１】
2008182675.tif 000013
【図１２】
2008182675.tif 000014