【手続補正書】
【提出日】平成25年11月11日(2013.11.11)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
離散時間量子化信号を連続時間連続可変信号に変換する装置であって、
時間及び値に関して離散的な入力信号を受け入れる入力線と、
前記入力線に結合された複数の処理ブランチであって、各処理ブランチが、（ａ）離散時間ノイズシェーピング／量子化回路、（ｂ）前記離散時間ノイズシェーピング／量子化回路の出力に結合されたマルチビット−可変レベル信号変換器、（ｃ）前記マルチビット−可変レベル信号変換器の出力に結合されたアナログ・バンドパスフィルタを含む、複数の処理ブランチと、
前記複数の処理ブランチの各々における前記アナログ・バンドパスフィルタの出力に結合された加算器と、
を備え、
前記複数の処理ブランチのうちの異なる処理ブランチにおける前記離散時間ノイズシェーピング／量子化回路は、異なる周波数で変換雑音周波数応答最小値を有し、
前記離散時間ノイズシェーピング／量子化回路の各々は、同一の処理ブランチにおける前記アナログ・バンドパスフィルタにより選択された周波数帯域に対応する変換雑音周波数応答最小値を有する
ことを特徴とする装置。
【請求項２】
前記複数の処理ブランチの各々における前記離散時間ノイズシェーピング／量子化回路は、
入力と、
前記離散時間ノイズシェーピング／量子化回路の前記入力に結合された第１の入力、第２の入力及び出力を有する第２の加算器と、
信号のビット幅分解能を低下し、前記第２の加算器の前記出力に結合された入力を有し、且つ前記離散時間ノイズシェーピング／量子化回路の前記出力に結合された出力を有する量子化回路と、
前記量子化回路の前記出力に結合された入力及び前記第２の加算器の前記第２の入力に結合された出力を有するフィードバックループフィルタと、
を備えることを特徴とする請求項１に記載の装置。
【請求項３】
前記量子化回路の前記入力は、前記量子化回路の前記入力及び前記出力の双方が前記フィードバックループフィルタを介して前記加算器の前記第２の入力に結合されるように前記フィードバックループフィルタの前記入力に結合されることを特徴とする請求項２に記載の装置。
【請求項４】
前記量子化回路の前記出力は少なくとも４ビットを含むことを特徴とする請求項２記載の装置。
【請求項５】
前記複数の処理ブランチのうちの少なくとも１つに対して、請求項２に記載の構成全体が複数の並列パスにわたり複製され、前記並列パスの各々は前記離散時間ノイズシェーピング／量子化回路により出力される完全な信号の異なるサブサンプリング位相を生成することを特徴とする請求項２に記載の装置。
【請求項６】
前記複数の処理ブランチの各々における前記フィードバックループフィルタは、複数の零点を含む変換雑音伝達関数を有し、前記零点のいずれも他の零点と等しくないことを特徴とする請求項２に記載の装置。
【請求項７】
前記零点の各々は、６ビット以下で表される前記フィードバックループフィルタの設定可能なパラメータにより生成されることを特徴とする請求項６に記載の装置。
【請求項８】
前記フィードバックループフィルタは、前記複数の処理ブランチにわたり同一の構造を有するが、少なくとも１つの設定可能なパラメータに対して異なる値を有することを特徴とする請求項２に記載の装置。
【請求項９】
前記複数の処理ブランチのうちの少なくとも１つは、前記複数の処理ブランチのうちの当該少なくとも１つにおける前記マルチビット−可変レベル信号変換器の倍率パラメータの不完全性を補償するために非線形ビットマッピングを含むことを特徴とする請求項２に記載の装置。
【請求項１０】
前記非線形ビットマッピングは、出力変換雑音を最小限にする誤差計測値に基づいて動的に調整されることを特徴とする請求項９に記載の装置。
【請求項１１】
前記複数の処理ブランチの各々における前記マルチビット−可変レベル信号変換器は、重み付き抵抗器の回路網、重み付き電圧源の回路網又は重み付き電流源の回路網のうちの少なくとも１つを含むことを特徴とする請求項１に記載の装置。
【請求項１２】
前記入力線に結合された入力と前記処理ブランチに結合された出力とを有するデジタル・プリディストーション線形フィルタを更に備え、前記デジタル・プリディストーション線形フィルタは、前記処理ブランチにおける前記アナログ・バンドパスフィルタの組み合わせ伝達関数を表す合成伝達関数と畳み込まれる場合に少なくともほぼオールパス応答を生成する伝達関数を有することを特徴とする請求項１に記載の装置。
【請求項１３】
前記デジタル・プリディストーション線形フィルタは、ポリフェーズ構造として実現され、サブサンプリング位相毎に、前記デジタル・プリディストーション線形フィルタ全体のクロックレートの約数であるクロックレートで動作する部分構造を含むことを特徴とする請求項１２に記載の装置。
【請求項１４】
前記デジタル・プリディストーション線形フィルタは、フィードフォワード成分及びフィードバック成分の双方を含むことを特徴とする請求項１２に記載の装置。
【請求項１５】
前記アナログ・バンドパスフィルタは、バターワース、ベッセル及び楕円フィルタ構造のうちの少なくとも１つを含むことを特徴とする請求項１に記載の装置。
【請求項１６】
前記複数の処理ブランチの各々における前記離散時間ノイズシェーピング／量子化回路は、ポリフェーズ構造として実現され、前記離散時間ノイズシェーピング／量子化回路全体により出力される完全な信号の対応する種々のサブサンプリング位相を生成する別個の並列な部分構造を含むことを特徴とする請求項１に記載の装置。
【請求項１７】
前記部分構造の出力は、少なくとも１つのマルチプレクサを使用して単一の合成出力に組み合わされることを特徴とする請求項１６に記載の装置。
【請求項１８】
前記部分構造の出力は、少なくとも１つの加算部と共に少なくとも１つの逆移動平均フィルタを使用して単一の合成出力に組み合わされることを特徴とする請求項１６に記載の装置。
【請求項１９】
前記部分構造の出力は、少なくとも１つの加算部と共に少なくとも１つのマルチプレクサ及び少なくとも１つの逆移動平均フィルタの組み合わせを使用して単一の合成出力に組み合わされることを特徴とする請求項１６に記載の装置。
【請求項２０】
離散時間量子化信号を連続時間連続可変信号に変換する装置であって、
時間及び値に関して離散的な入力信号を受け入れる入力線と、
前記入力線に結合された入力を有し、複数の並列パスを有する離散時間ノイズシェーピング／量子化回路であって、前記複数の並列パスの各々が前記離散時間ノイズシェーピング／量子化回路により出力される完全な信号の異なるサブサンプリング位相を生成する離散時間ノイズシェーピング／量子化回路と、
前記離散時間ノイズシェーピング／量子化回路の出力に結合されたマルチビット−可変レベル信号変換器と、
前記マルチビット−可変レベル信号変換器の出力に結合されたアナログ・バンドパスフィルタと、
を備え、
前記離散時間ノイズシェーピング／量子化回路は、前記アナログ・バンドパスフィルタにより選択された周波数帯域に対応する変換雑音周波数応答最小値を有する
ことを特徴とする装置。
【請求項２１】
前記複数の並列パスの各々は、
入力と、
前記離散時間ノイズシェーピング／量子化回路の入力に結合された第１の入力、第２の入力及び出力を有する加算器と、
信号のビット幅分解能を低下し、前記加算器の前記出力に結合された入力及び出力を有する量子化回路と、
前記量子化回路の前記出力に結合された入力及び前記加算器の前記第２の入力に結合された出力を有するフィードバックループフィルタと、
を備えることを特徴とする請求項２０に記載の装置。
【請求項２２】
前記複数の並列パスの各々における前記フィードバックループフィルタは、複数の零点を含む変換雑音伝達関数を有し、前記零点のいずれも他の零点と等しくないことを特徴とする請求項２１に記載の装置。
【請求項２３】
前記複数の並列パスの各々は、前記マルチビット−可変レベル信号変換器の倍率パラメータの不完全性を補償するために非線形ビットマッピングを含むことを特徴とする請求項２０に記載の装置。
【請求項２４】
前記非線形ビットマッピング機能は、出力変換雑音を最小限にする誤差計測値に基づいて動的に調整されることを特徴とする請求項２３に記載の装置。
【請求項２５】
前記複数の並列パスの出力は、少なくとも１つのマルチプレクサを使用して単一の出力に組み合わされることを特徴とする請求項２０に記載の装置。
【請求項２６】
前記複数の並列パスの出力は、少なくとも１つの加算部と共に少なくとも１つの逆移動平均フィルタを使用して単一の出力に組み合わされることを特徴とする請求項２０に記載の装置。
【請求項２７】
前記複数の並列パスの出力は、少なくとも１つの加算部と共に少なくとも１つのマルチプレクサ及び少なくとも１つの逆移動平均フィルタの組み合わせを使用して単一の出力に組み合わされることを特徴とする請求項２０に記載の装置。
【請求項２８】
前記複数の並列パスの各々の出力は、前記複数の並列パスのうちの他の並列パスにおいて生成されたいずれの現在の信号にも依存しないことを特徴とする請求項２０に記載の装置。
【請求項２９】
離散時間量子化信号を連続時間連続可変信号に変換する装置であって、
時間及び値に関して離散的な入力信号を受け入れる入力線と、
前記入力線に結合された第１の入力、第２の入力及び出力を有する加算器と、
前記加算器の前記出力に結合されたマルチビット−可変レベル信号変換器と、
前記マルチビット−可変レベル信号変換器の出力に結合されたアナログ・バンドパスフィルタと、
前記加算器の前記出力に結合された入力を有し、出力を更に有し、且つ入力においてマルチビット信号の種々のビットを種々のマルチビットファクタで倍率変更する非線形ビットマッピング部と、
前記非線形ビットマッピング部の前記出力に結合された入力及び前記加算器の前記第２の入力に結合された出力を有するフィードバックループフィルタと、
を備えることを特徴とする装置。
【請求項３０】
前記マルチビット−可変レベル信号変換器における対応するビット不整合を近似するように前記種々のマルチビットファクタが選択されることを特徴とする請求項２９に記載の装置。
【請求項３１】
入力において信号強度を測定するセンサを更に備え、前記種々のマルチビットファクタは、前記センサにより測定された前記信号強度を最小にするように動的に調整されることを特徴とする請求項２９に記載の装置。
【請求項３２】
前記センサの前記入力は、前記アナログ・バンドパスフィルタの前記出力に結合されることを特徴とする請求項３１に記載の装置。
【請求項３３】
信号のビット幅分解能を低下させ、前記加算器の前記出力に結合された入力を有するとともに、前記マルチビット−可変レベル信号変換器の前記入力に結合され且つ前記非線形ビットマッピング部を介して前記フィードバックループフィルタの前記入力にも結合された出力を有する、量子化回路を更に備えることを特徴とする請求項２９に記載の装置。
【請求項３４】
前記量子化回路の前記入力は、前記量子化回路の前記入力及び前記非線形ビットマップ出力の双方が前記フィードバックループフィルタを介して前記加算器の前記第２の入力に結合されるように前記フィードバックループフィルタの前記入力に更に結合されることを特徴とする請求項３３に記載の装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００５７
【補正方法】変更
【補正の内容】
【００５７】
【数１０】
2013515394.tif 000001
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００５９
【補正方法】変更
【補正の内容】
【００５９】
【数１１】
2013515394.tif 000002
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図６
【補正方法】変更
【補正の内容】
【図６】
2013515394.tif 000003