(57)【要約】【課題】半導体装置を小型化することおよび半導体装置を積層した場合の積層半導体装置を小型化することが可能な半導体装置およびその製造方法を提供すること【解決手段】本発明は、半導体チップ（１２）と、半導体チップ（１２）と電気的に接続している配線層（４０）と、配線層（４０）を構成している第１ランド電極（３４）の上面に貫通電極（４２）であるスタッドバンプが設けられた接続電極（４４）と、接続電極（４４）が貫通し半導体チップ（１２）を封止する封止樹脂（１６）と、を具備し、接続電極（４４）の上面が封止樹脂（１６）の上面より上に設けられた半導体装置およびその半導体装置を積層した積層半導体装置およびそれらの製造方法についてである。【選択図】  図３
2008166439.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップと、
前記半導体チップと電気的に接続する第１ランド電極と、前記第１ランド電極の上面に設けられ前記第１ランド電極と電気的に接続しスタッドバンプで形成される貫通電極と、からなる接続電極と、
前記接続電極が貫通し、前記半導体チップを封止する封止樹脂と、を具備することを特徴とする半導体装置。
【請求項２】
前記半導体チップと電気的に接続し外部との接続に用いられる第２ランド電極を具備し、前記接続電極は前記半導体チップの周囲に設けられ、前記第２ランド電極は前記半導体チップの真下に設けられていることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記接続電極の上面が前記封止樹脂の上面より上に設けられていることを特徴とする請求項１または２記載の半導体装置。
【請求項４】
前記第１ランド電極と、前記第２ランド電極と、前記第１ランド電極と前記第２ランド電極とを電気的に接続する配線と、を含み一つの金属フィルムから形成されている配線層を具備することを特徴とする請求項１から３のいずれか一項記載の半導体装置。
【請求項５】
隣接し合う前記第１ランド電極上に設けられた前記貫通電極が、互いに第１ランド電極の長手方向の異なった位置に設けられていることを特徴とする請求項１から４のいずれか一項記載の半導体装置。
【請求項６】
前記貫通電極はスタッドバンプを二以上積層して設けられていることを特徴とする請求項１から５のいずれか一項記載の半導体装置。
【請求項７】
前記配線層は前記半導体チップの下面より下に設けられ、前記半導体チップがフェイスダウン実装で設けられていることを特徴とする請求項４から６のいずれか一項記載の半導体装置。
【請求項８】
請求項１から７のいずれか一項記載の半導体装置である第１半導体装置の第１接続電極と請求項１から７のいずれか一項記載の半導体装置である第２半導体装置の第２接続電極とが接合することで、前記第１半導体装置と前記第２半導体装置とが積層していることを特徴とする積層半導体装置。
【請求項９】
前記第１接続電極の上面と前記第２接続電極の下面との間に別のスタッドバンプが形成されていることを特徴とする請求項８記載の積層半導体装置。
【請求項１０】
前記第１接続電極と前記第２接続電極とが熱圧着または半田で接合していることを特徴とする請求項８または９記載の積層半導体装置。
【請求項１１】
半導体チップと第１ランド電極とを電気的に接続する工程と、
前記第１ランド電極の上面に前記第１ランド電極と電気的に接続する貫通電極をスタッドバンプにより形成し、前記第１ランド電極と前記貫通電極とからなる接続電極を形成する工程と、
前記接続電極が貫通し、前記半導体チップを封止する封止樹脂を形成する工程と、を有する半導体装置の製造方法。
【請求項１２】
前記第１ランド電極と、前記半導体チップと電気的に接続し外部との接続に用いられる前記第２ランド電極と、前記第１ランド電極と前記第２ランド電極とを電気的に接続する配線と、を含む配線層を一つの金属フィルムから形成する工程を有することを特徴とする請求項１１記載の半導体装置の製造方法。
【請求項１３】
前記配線層を一つの金属フィルムから形成する工程は、金属フィルム付きテープ基板の金属フィルムをエッチングすることにより前記配線層を形成する工程であることを特徴とする請求項１２記載の半導体装置の製造方法。
【請求項１４】
前記封止樹脂を形成する工程は、前記接続電極の上部をシートで覆い成型することにより、前記接続電極の上面が前記封止樹脂の上面より上に形成されるように封止樹脂を形成する工程であることを特徴とする請求項１１から１３のいずれか一項記載の半導体装置の製造方法。
【請求項１５】
前記半導体チップと前記第１ランド電極とを電気的に接続する工程は、前記半導体チップをフェイスダウン実装する工程を含むことを特徴とする請求項１１から１４のいずれか一項記載の半導体装置の製造方法。
【請求項１６】
前記貫通電極をスタッドバンプにより形成する工程は、スタッドバンプを形成する工程を複数回含むことを特徴とする請求項１１から１５のいずれか一項記載の半導体装置の製造方法。
【請求項１７】
請求項１から７のいずれか一項記載の半導体装置である第１半導体装置の第１接続電極と請求項１から７のいずれか一項記載の半導体装置である第２半導体装置の第２接続電極とを接合する工程を有することを特徴とする積層半導体装置の製造方法。
【請求項１８】
前記第１接続電極と前記第２接続電極とを接合する工程は、前記第１接続電極の上面もしくは前記第２接続電極の下面に別のスタッドバンプを形成する工程を有することを特徴とする請求項１７記載の積層半導体装置。
【請求項１９】
前記第１接続電極と前記第２接続電極とを接合する工程は、熱圧着または半田で接合する工程を含むことを特徴とする請求項１７または１８記載の積層半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置およびその製造方法に関し、特に半導体装置を複数積層するための半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
近年、例えば、移動体電話機のような携帯型電子機器やＩＣメモリカードの不揮発性記憶媒体等に用いられる半導体装置はその小型化が求められている。そのためには、半導体チップを効率的にパッケージングする技術が必要とされている。その１つの手法として、半導体チップを搭載したパッケージを積層させるパッケージ・オン・パッケージの技術が開発されている。
【０００３】
図１（ａ）および図１（ｂ）と図２（ａ）および図２（ｂ）とは、従来例１に係る半導体装置およびパッケージ・オン・パッケージを示した断面図である。図１（ａ）および図１（ｂ）は半導体チップが例えばワイヤボンディングによりフェイスアップ構造で配線基板に搭載されている例である。一方、図２（ａ）および図２（ｂ）は半導体チップが例えばスタッドバンプによりフェイスダウン構造で配線基板に搭載されている例である。図１（ａ）を参照に、配線基板１０上にダイ付け材１４を用い半導体チップ１２が搭載されている。半導体チップ１２と配線基板１０とはワイヤ２３により電気的に接続されている。半導体チップ１２は封止樹脂１６により封止されている。配線基板１０の半導体チップ１２の側にランド電極２２が設けられている。配線基板１０の半導体チップ１２と反対の側にはランド電極２０を介して半田ボール１８が設けられている。ランド電極２２と半田ボール１８とは電気的に接続している。図１（ｂ）は、図１（ａ）で示した半導体装置が積層されている半導体装置である。図１（ｂ）を参照に、上部半導体装置２４の半田ボール１８と下部半導体装置２６のランド電極２２とが接続されている。これにより、上部半導体装置２４と下部半導体装置２６とは電気的に接続されている。
【０００４】
図２（ａ）を参照に、配線基板１０上にスタッドバンプ２８を用い半導体チップ１２が搭載されている。半導体チップ１２と配線基板１０の間にはアンダーフィル３０が充満されている。他の構成は図１（ａ）と同様であるため説明を省略する。図２（ｂ）は、図２（ａ）で示した半導体装置が積層されている半導体装置である。積層の方法は、図１（ｂ）と同様であるため説明を省略する。
【０００５】
特許文献１には、チップ・サイズ・パッケージにおいて、半導体チップとパッケージの実装端子である半田ボールとを接続するために用いられる半導体ウエハの電極に形成されるビアポストをスタッドバンプにより形成する技術が開示されている。
【特許文献１】特開２０００−２００８００号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従来例１において、半田ボール１８は半導体装置の積層の時に電極として用いられる機能と半導体装置が例えばマザーボード等に搭載される時に電極として用いられる機能とを兼ねている。半田ボール１８の電極ピッチ間隔を狭くすることにより半導体装置を小型化することができるが、半田ボールは主に球形もしくは楕円形の形状をしているため、半田ボールを溶融したときに隣の電極とショートが起こらないスペースが必要となる。また、あまり半田ボールの電極ピッチ間隔を狭くすると、例えばマザーボード等への実装工程において精度の高い搭載技術が要求され、また電気的検査工程においても高精度な検査冶具が要求される課題がある。このため、半田ボールの電極ピッチ間隔は広くとる必要があり、このことが半導体装置の小型化への足かせとなっている。
【０００７】
本発明は上記課題に鑑みなされたものであり、半導体装置を小型化することおよび半導体装置を積層した場合の積層半導体装置を小型化することが可能な半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明は、半導体チップと、前記半導体チップと電気的に接続する第１ランド電極と、前記第１ランド電極の上面に設けられ前記第１ランド電極と電気的に接続しスタッドバンプで形成される貫通電極と、からなる接続電極と、前記接続電極が貫通し、前記半導体チップを封止する封止樹脂と、を具備することを特徴とする半導体装置である。本発明によれば、貫通電極はスタッドバンプで形成される。このため、接続電極の電極ピッチ間隔を狭くすることができる。よって、半導体装置を小型化することが可能となる。
【０００９】
上記構成において、前記半導体チップと電気的に接続し外部との接続に用いられる第２ランド電極を具備し、前記接続電極は前記半導体チップの周囲に設けられ、前記第２ランド電極は前記半導体チップの真下に設けられている構成とすることができる。この構成によれば、半導体装置の積層に用いる接続電極は半導体チップの周囲に配置され、例えばマザーボード等への実装や電気的試験に用いる第２ランド電極は半導体チップの真下に配置される。よって、第２ランド電極の電極ピッチ間隔は広く保ったまま、接続電極の電極ピッチ間隔を狭くすることができるため、例えばマザーボード等への実装や電気的試験の簡便性を損なわずに、半導体装置の小型化が可能となる。
【００１０】
上記構成において、前記接続電極の上面が前記封止樹脂の上面より上に設けられている構成とすることができる。この構成によれば、半導体装置を積層する場合に、上に積層された半導体装置と下に積層された半導体装置との電気的接続を容易にかつ安定に接続することができる。
【００１１】
上記構成において、前記第１ランド電極と、前記第２ランド電極と、前記第１ランド電極と前記第２ランド電極とを電気的に接続する配線と、を含み一つの金属フィルムから形成されている配線層を具備する構成とすることができる。この構成によれば、配線層を同一面に設けることができる。このため、半導体装置を積層する場合や半導体装置を例えばマザーボード等へ搭載する場合に接合面を確実に接合させることができる。
【００１２】
上記構成において、隣接し合う前記第１ランド電極上に設けられた前記貫通電極が、互いに第１ランド電極の長手方向の異なった位置に設けられている構成とすることができる。この構成によれば、接続電極の電極ピッチ間隔をより狭くすることができる。これにより、半導体装置をより小型化することが可能となる。
【００１３】
上記構成において、前記貫通電極はスタッドバンプを二以上積層して設けられている構成とすることができる。この構成によれば、貫通電極の径を増大させることなく、貫通電極の高さを高くすることができる。このため、半導体装置の小型化を損なわずに貫通電極を高く設けることができる。また、半導体装置を積層した場合には、接続電極がより高く設けられているので、上に積層された半導体装置と下に積層された半導体装置の電気的接続をより容易にかつより安定に接続することができる。
【００１４】
上記構成において、前記配線層は前記半導体チップの下面より下に設けられ、前記半導体チップがフェイスダウン実装で設けられている構成とすることができる。この構成によれば、半導体チップと配線層との電気的接続を半導体チップの下で行うことができるため、半導体装置を小型化することが可能となる。
【００１５】
上記構成において、前記半導体装置である第１半導体装置の第１接続電極と前記半導体装置である第２半導体装置の第２接続電極とが接合することで、前記第１半導体装置と前記第２半導体装置とが積層している構成とすることができる。この構成によれば、接続電極に含まれる貫通電極はスタッドバンプで形成されるため、半導体装置を積層した場合に嵩張りを小さくすることができる。このため、積層半導体装置を小型化することが可能となる。
【００１６】
上記構成において、前記第１接続電極の上面と前記第２接続電極の下面との間に別のスタッドバンプが形成されている構成とすることができる。この構成によれば、第１半導体装置と第２半導体装置との積層において、電気的接続をより容易にかつより安定に接続することができる。
【００１７】
上記構成において、前記第１接続電極と前記第２接続電極とが熱圧着または半田で接合している構成とすることができる。
【００１８】
本発明は、半導体チップと第１ランド電極とを電気的に接続する工程と、前記第１ランド電極の上面に前記第１ランド電極と電気的に接続する貫通電極をスタッドバンプにより形成し、前記第１ランド電極と前記貫通電極からなる接続電極を形成する工程と、前記接続電極が貫通し、前記半導体チップを封止する封止樹脂を形成する工程と、を有する半導体装置の製造方法である。本発明によれば、貫通電極をスタッドバンプで形成するため、電極ピッチ間隔の狭い接続電極の形成ができる。これにより、半導体装置を小型化することが可能となる。
【００１９】
上記構成において、前記第１ランド電極と、前記半導体チップと電気的に接続し外部との接続に用いられる前記第２ランド電極と、前記第１ランド電極と前記第２ランド電極とを電気的に接続する配線と、を含む配線層を一つの金属フィルムから形成する工程を有する構成とすることができる。この構成によれば、配線層は同一面に形成されるため、半導体装置を積層する場合や半導体装置を例えばマザーボード等へ搭載する場合に接合面を確実に接合させることができる。また、配線層を一つのフィルムから一括に製造することが可能なため、簡便に配線層を形成することができる。
【００２０】
前記配線層を一つの金属フィルムから形成する工程は、金属フィルム付きテープ基板の金属フィルムをエッチングすることにより前記配線層を形成する工程である構成とすることができる。この構成によれば、テープ基板を支持体とすることができるため、厚さの薄い配線層を形成することができる。このため、半導体装置を小型化することが可能となる。
【００２１】
上記構成において、前記封止樹脂を形成する工程は、前記接続電極の上部をシートで覆い成型することにより、前記接続電極の上面が前記封止樹脂の上面より上に形成されるように封止樹脂を形成する工程である構成とすることができる。この構成によれば、半導体装置を積層する場合に、上に積層された半導体装置と下に積層された半導体装置の電気的接続を容易にかつ安定に接続することができる。
【００２２】
上記構成において、前記半導体チップと前記第１ランド電極とを電気的に接続する工程は、前記半導体チップをフェイスダウン実装する工程を含む構成とすることができる。この構成によれば、半導体チップと配線層との電気的接続を半導体チップの下で行うことができるため、半導体装置を小型化することが可能となる。
【００２３】
上記構成において、前記貫通電極をスタッドバンプにより形成する工程は、スタッドバンプを形成する工程を複数回含む構成とすることができる。この構成によれば、貫通電極の径を増大させることなく、貫通電極の高さを高く形成することができる。このため、半導体装置の小型化を損なわずに貫通電極を高く形成することができる。また、半導体装置を積層した場合には、接続電極がより高く形成されているので、上に積層された半導体装置と下に積層された半導体装置の電気的接続をより容易にかつより安定に接続することができる。
【００２４】
上記構成において、前記半導体装置である第１半導体装置の第１接続電極と前記半導体装置である第２半導体装置の第２接続電極とを接合する工程を有する構成とすることができる。この構成によれば、接続電極に含まれる貫通電極はスタッドバンプで形成されるため、半導体装置を積層した場合に嵩張りを小さくすることができる。このため、積層半導体装置を小型化することが可能となる。
【００２５】
上記構成において、前記第１接続電極と前記第２接続電極とを接合する工程は、前記第１接続電極の上面もしくは前記第２接続電極の下面に別のスタッドバンプを形成する工程を有する構成とすることができる。この構成によれば、第１半導体装置と第２半導体装置との積層において、電気的接続をより容易にかつより安定に接続することができる。
【００２６】
上記構成において、前記第１接続電極と前記第２接続電極とを接合する工程は、熱圧着または半田で接合する工程を含む構成とすることができる。
【発明の効果】
【００２７】
本発明によれば、半導体装置を小型化することおよび半導体装置を積層した場合の積層半導体装置を小型化することが可能な半導体装置およびその製造方法を提供することができる。
【発明を実施するための最良の形態】
【００２８】
以下図面を用い本発明に係る実施例について説明する。
【実施例１】
【００２９】
図３は実施例１に係る半導体装置の断面図である。図３を参照に、半導体チップ１２は第１ランド電極３４の上面の一端にスタッドバンプ２８を用いてフリップチップ接続によりフェイスダウン構造で搭載されている。第１ランド電極３４の上面の他端には例えば金からなるスタッドバンプである貫通電極４２が形成され、第１ランド電極３４と貫通電極４２とからなる接続電極４４が設けられている。ここで、第１ランド電極３４は貫通電極４２を形成するために設けられた電極である。また、接続電極４４は半導体装置を積層した際、上に積層された半導体装置と下に積層された半導体装置との電気的接続に用いられる。第１ランド電極３４と、第２ランド電極３６と、第１ランド電極３４と第２ランド電極３６とを接続する配線３８と、を含む配線層４０は例えば銅からなる一つの金属フィルムから形成されていて互いに電気的に接続している。配線層４０は半導体チップ１２の下面より下に設けられていて、接続電極４４は半導体チップ１２の周囲に、第２ランド電極３６は半導体チップ１２の真下に設けられている。半導体チップ１２および接続電極４４は封止樹脂１６で封止されており、接続電極４４は封止樹脂１６を貫通している。半導体チップ１２と第２ランド電極３６との間にはアンダーフィル３０が設けられている。第２ランド電極３６には半田ボール１８が接続されている。
【００３０】
図４（ａ）から図９（ｂ）を用い、実施例１に係る半導体装置の製造方法について説明する。図４（ａ）を参照に、金属フィルム付きテープ基板３２の金属フィルムをエッチングすることにより、テープ基板３２の上に、長方形の形をした第１ランド電極３４と、円形の形をした第２ランド電極３６と、第１ランド電極と第２ランド電極を電気的に接続する配線３８と、を含む例えば銅からなる配線層４０を形成する。ここで、テープ基板３２は配線層４０の支持体として用いられる。第１ランド電極３４はテープ基板３２の周囲に配置され、第２ランド電極３６はテープ基板３２の中央に配置される。ここで、第１ランド電極３４の電極ピッチ間隔は約１５０μｍであり、第２ランド電極３６の電極ピッチ間隔は約５００μｍである。図４（ｂ）は図４（ａ）のＡ−Ａ間の断面図である。ここで、配線層４０の厚さは約３０μｍである。
【００３１】
図５（ａ）は第１ランド電極３４の上に貫通電極４２をスタッドバンプで形成した時のテープ基板３２の上視図である。図５（ａ）を参照に、例えば金からなるスタッドバンプである貫通電極４２は第１ランド電極３４上に形成される。隣接し合う第１ランド電極３４上の貫通電極４２は、互いに第１ランド電極３４の長手方向の異なった位置に形成される。貫通電極４２が形成されることで、貫通電極４２と第１ランド電極３４とからなる接続電極４４が形成される。図５（ｂ）は図５（ａ）のＡ−Ａ間の断面図である。貫通電極４２の高さは約２３０μｍである。第１ランド電極３４の厚さは約３０μｍであるため接続電極４４の高さは約２６０μｍである。また、貫通電極４２の直径は約１００μｍである。
【００３２】
図６（ａ）は半導体チップ１２を第１ランド電極３４にスタッドバンプ２８を用いてフリップチップ接続によりフェイスダウン実装した時のテープ基板３２の上視図である。図６（ｂ）は図６（ａ）のＡ−Ａ間の断面図である。図６（ｂ）を参照に、例えば厚さ１５０μｍの半導体チップ１２を第１ランド電極３４の上面で貫通電極４２が形成されてない側の一端に、スタッドバンプ２８を用いてフリップチップ接続によりフェイスダウン実装で搭載する。ここで、スタッドバンプ２８の高さは約３０μｍである。半導体チップ１２とテープ基板３２の間にはエポキシ樹脂からなるアンダーフィル３０を形成する。
【００３３】
図７（ａ）は封止樹脂１６を形成する際に用いられる金型４６とテープ基板３２とを合わせた状態の上視図である。図７（ｂ）と図７（ｃ）とは図７（ａ）のＡ−Ａ間の断面図である。図７（ｂ）を参照に、封止樹脂１６の形成に用いる金型４６は凹型をしていて、凹型の底にシート４８が設けられている。金型４６の上面からシート４８までの深さは約２５０μｍである。図７（ｃ）を参照に、金型４６に例えば熱硬化性のエポキシ樹脂である封止樹脂１６を未硬化状態で充填する。金型４６を加熱し、封止樹脂１６が溶融した状態でテープ基板３２と金型４６とを当接させる。このとき、金型４６の上面からシート４８までの深さは約２５０μｍであり、接続電極４４の高さは約２６０μｍであるため、接続電極４４の上部はシート４８を押圧し、接続電極４４の上部はシート４８に覆われる。これにより、接続電極４４の上部を封止樹脂１６で封止させずに、半導体チップ１２を封止樹脂１６で封止することができる。
【００３４】
図８（ａ）は封止樹脂１６を形成した後のテープ基板３２の上視図である。図８（ｂ）は図８（ａ）のＡ−Ａ間の断面図である。図８（ｂ）を参照に、封止樹脂１６の形成に用いた金型４６を外すと、接続電極４４の上部を除いて、半導体チップ１２と接続電極４４とが封止樹脂１６で封止される。つまり、接続電極４４は封止樹脂１６を貫通していることになる。ここで、封止樹脂１６で封止されていない接続電極４４の上部の高さは約１０μｍである。
【００３５】
図９（ａ）はテープ基板３２を剥がし、第２ランド電極３６に半田ボール１８を形成した時の上視図である。図９（ｂ）は図９（ａ）のＡ−Ａ間の断面図である。図９（ｂ）を参照に、テープ基板３２を剥がし、露出した第２ランド電極３６に半田ボール１８を形成する。半田ボール１８の直径は約３００μｍである。これにより、図３に示す半導体装置が完成する。
【００３６】
実施例１によれば、図３のように半導体チップ１２の周囲に接続電極４４が設けられている。従来例１では、半導体チップ１２の周囲には半田ボール１８が設けられている。ここで、従来例１の半田ボール１８は半導体装置の積層用としても、例えばマザーボード等への実装や電気的試験用としても用いられるが、実施例１の接続電極４４は半導体装置の積層用にのみ用いられ、例えばマザーボード等への実装および電気的試験には用いられない。このため、接続電極４４は実装や電気的試験の際の簡便性は考慮しなくてよいため、接続電極４４の電極ピッチ間隔を狭くすることができる。さらに、接続電極４４にある貫通電極４２はスタッドバンプで形成されるため、貫通電極４２の径を半田ボール１８の径に比べ小さく形成することができる。これらより、接続電極４４の電極ピッチ間隔は半田ボール１８の電極ピッチ間隔より狭くでき、実施例１に係る半導体装置は従来例１に係る半導体装置に比べ小型化することが可能となる。
【００３７】
また、図３のように第２ランド電極３６には半田ボール１８が設けられている。半田ボール１８は例えばマザーボード等への実装に用いられ、半田ボール１８が設けられる前の第２ランド電極３６は半導体装置の電気的試験に用いられる。半田ボール１８もしくは第２ランド電極３６は半導体チップ１２の真下に設けられるため、半田ボール１８もしくは第２ランド電極３６の電極ピッチ間隔を広く取っても半導体装置が大型化することはない。このため、半導体装置の小型化を図りつつ、例えばマザーボード等への実装および電気的試験の簡便性も損なわない半導体装置が可能となる。
【００３８】
さらに、図４（ａ）のように、第１ランド電極３４と、第２ランド電極３６と、第１ランド電極３４と第２ランド電極３６とを電気的に接続する配線３８と、を含む配線層４０はテープ基板を支持体とする一つのフィルムから形成される。これにより、厚さの薄い配線層４０を容易に形成することができる。よって、半導体装置をより小型化することが可能となる。
【００３９】
さらに、図５（ａ）のように隣接する第１ランド電極３４上にスタッドバンプで形成される貫通電極４２は、互いに第１ランド電極３４の長手方向の異なった位置に形成される。これにより、接続電極４４の電極ピッチ間隔をさらに狭くすることができる。このため、半導体装置のさらなる小型化が可能となる。
【実施例２】
【００４０】
実施例２は実施例１に係る半導体装置を積層した場合の一つの例である。図１０は実施例２に係る積層半導体装置の断面図である。図１０を参照に、第１半導体装置５０の第１接続電極４５の上面と第２半導体装置５１の第２接続電極４７の下面とを熱圧着することにより接合し、第１半導体装置５０と第２半導体装置５１とが積層している。ここで、第１半導体装置５０には半田ボール１８が設けられているが、第２半導体装置５１には半田ボール１８が設けられていない。また、第１半導体装置５０と第２半導体装置５１との間には接合強度を確保するため接着剤５２が設けられている。これにより、実施例２に係る積層半導体装置が完成する。
【００４１】
実施例１に係る半導体装置において、図４（ａ）および図４（ｂ）のように、配線層４０は金属フィルム付きテープ基板３２の金属フィルムをエッチングすることにより形成される。このため、配線層４０は同一面に形成される。よって、半導体装置を積層する場合や例えばマザーボード等に搭載する場合に接合面を確実に接合させることができる。また、金属フィルムをエッチングすることで一括に配線層４０を形成できるため、簡便に製造することができる。
【００４２】
実施例１に係る半導体装置は、図７（ａ）から図７（ｃ）ように、封止樹脂１６を形成する際に、シート４８が設けられた金型４６を用いるため、接続電極４４の上部が封止樹脂１６の上面よりわずかに凸状になっている半導体装置が形成される。この凸量は従来例１で上部半導体装置２４と下部半導体装置２６との接続に用いる半田ボール１８に比べ小さいため、積層された半導体装置の嵩張りを抑えることができ、積層半導体装置の小型化が可能となる。また、実施例２では、第１半導体装置５０と第２半導体装置５１との積層は第１接続電極４５および第２接続電極４７を接合することで行われる。このため、第１半導体装置５０と第２半導体装置５１との電気的接続が容易にかつ安定になされることができる。
【００４３】
また、実施例１に係る半導体装置において、第２ランド電極３６は半導体装置の電気的試験に用いられる。このため、積層半導体装置を形成する前に個々の半導体装置について電気的試験を行うことが可能である。よって、積層半導体装置を形成する前に個々の半導体装置の良不良を識別することが可能となるため、歩留まりの向上と部材の無駄を省くことができる。
【００４４】
さらに、半導体装置の積層はスタッドバンプを用いるため、フリップチップ接続技術を用いることができ、簡便に積層をすることが可能である。
【実施例３】
【００４５】
実施例３は実施例１に係る半導体装置を積層した場合の一つの例である。図１１は実施例３に係る積層半導体装置の断面図である。図１１を参照に、第１半導体装置５０の第１接続電極４５の上面に別途スタッドバンプ５４を設け、第１接続電極４５の凸量を増大させる。凸量が増大した第１半導体装置５０の第１接続電極４５の上面と第２半導体装置５１の第２接続電極４７の下面とを熱圧着することにより接合し、第１半導体装置５０と第２半導体装置５１とを積層している。ここで、第１半導体装置５０には半田ボール１８が設けられているが、第２半導体装置５１には半田ボール１８が設けられていない。また、第１半導体装置５０と第２半導体装置５１との間には接合強度を確保するため接着剤５２が設けられている。これにより、実施例３に係る積層半導体装置が完成する。
【００４６】
実施例３によれば、第１半導体装置５０の第１接続電極４５の上面に別途スタッドバンプ５４を設けているため凸量が増大している。このため、実施例２に比べ、第１半導体装置５０と第２半導体装置５１との電気的接続をより容易にかつ安定して接続することができる。
【００４７】
実施例３では、第１半導体装置５０の第１接続電極４５の上面に別途スタッドバンプ５４を設ける例を示したが、第２半導体装置５１の第２接続電極４７の下面に別途スタッドバンプ５４を設けても、実施例３と同様な効果を得ることができる。
【実施例４】
【００４８】
実施例４は実施例１に係る半導体装置を積層した場合の一つの例である。図１２は実施例４に係る積層半導体装置の断面図である。図１２を参照に、第１半導体装置５０の第１接続電極４５の上面と第２半導体装置５１の第２接続電極４７の下面とを例えば共晶はんだや鉛フリーはんだである半田５６を用いて接合し、第１半導体装置５０と第２半導体装置５１とを積層している。ここで、第１半導体装置５０には半田ボール１８が設けられているが、第２半導体装置５１には半田ボール１８が設けられていない。また、第１半導体装置５０と第２半導体装置５１との間には接合強度を確保するため接着剤５２が設けられている。これにより、実施例４に係る積層半導体装置が完成する。
【００４９】
実施例４によれば、半田５６を用いて第１半導体装置５０と第２半導体装置５１とを積層しているため、熱圧着により第１半導体装置５０と第２半導体装置５１とを積層している実施例２および実施例３に比べ、より強度な接合を得ることができる。
【実施例５】
【００５０】
実施例５はスタッドバンプが二以上積層された貫通電極４２を有する半導体装置の例である。図１３は実施例５に係る半導体装置の断面図である。図１３を参照に、第１ランド電極３４の上面にスタッドバンプを形成する工程を複数回実施して貫通電極４２が積層するような接続電極４４を形成する。その他の構成は図３と同様であるため説明を省略する。
【００５１】
貫通電極４２の高さは、スタッドバンプの形成に用いる金線の材質と太さによって制御できる。貫通電極４２の高さを確保するため、金線を太くすると貫通電極４２の径も大きくなってしまう。このため、貫通電極４２をスタッドバンプで形成することで接続電極４４の電極ピッチ間隔を狭く形成できるという利点が損なわれてしまう。実施例５によれば、細い金線を用いてスタッドバンプを形成する工程を複数回実施することで、貫通電極４２の径は増大させずに、高さを確保した貫通電極４２が形成できる。これにより、接続電極４４の電極ピッチ間隔を狭く保ったまま、高さの高い接続電極４４の形成が可能となる。このため、実施例１に係る半導体装置を積層した場合に比べ、実施例５に係る半導体装置を積層した場合は、上に積層された半導体装置と下に積層された半導体装置の電気的接続をより容易にかつ安定して接続することができる。
【００５２】
実施例２から実施例４において、接着剤５２の塗布は接着剤５２の形状を整えることができるという観点から、第１半導体装置５０の第１接続電極４５と第２半導体装置５１の第２接続電極４７とを接合する前に行うことが望ましい。また、第１半導体装置５０の半田ボール１８の形成は、第１半導体装置５０の第１接続電極４５と第２半導体装置５１の第２接続電極４７とを接合する工程の簡便化と不良な半導体装置への半田ボール１８の形成を防止する観点から、第１接続電極４５と第２接続電極４７とを接合する工程が終わった後に半田ボール１８を形成することが望ましい。
【００５３】
実施例２から実施例４では、実施例１に係る半導体装置の積層の例について示したが、実施例５に係る半導体装置を実施例２から実施例４のように積層した場合でも同様の効果を得ることができる。
【００５４】
実施例２から実施例４では、熱圧着や半田により半導体装置を積層する例を示したが、これらの方法に限られるものでなく、超音波を用いた方法やその他の方法も適宜利用することができる。
【００５５】
以上、本発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【図面の簡単な説明】
【００５６】
【図１】図１（ａ）は従来例１に係る半導体装置の断面図（その１）であり、図１（ｂ）は図１（ａ）に係る半導体装置をパッケージ・オン・パッケージした場合の断面図である。
【図２】図２（ａ）は従来例１に係る半導体装置の断面図（その２）であり、図２（ｂ）は図２（ａ）に係る半導体装置をパッケージ・オン・パッケージした場合の断面図である。
【図３】図３は実施例１に係る半導体装置の断面図である。
【図４】図４（ａ）は実施例１に係る半導体装置の製造工程を示す上視図（その１）であり、図４（ｂ）は図４（ａ）のＡ−Ａ間の断面図である。
【図５】図５（ａ）は実施例１に係る半導体装置の製造工程を示す上視図（その２）であり、図５（ｂ）は図５（ａ）のＡ−Ａ間の断面図である。
【図６】図６（ａ）は実施例１に係る半導体装置の製造工程を示す上視図（その３）であり、図６（ｂ）は図６（ａ）のＡ−Ａ間の断面図である。
【図７】図７（ａ）は実施例１に係る半導体装置の製造工程を示す上視図（その４）であり、図７（ｂ）および図７（ｃ）は図７（ａ）のＡ−Ａ間の断面図である。
【図８】図８（ａ）は実施例１に係る半導体装置の製造工程を示す上視図（その５）であり、図８（ｂ）は図８（ａ）のＡ−Ａ間の断面図である。
【図９】図９（ａ）は実施例１に係る半導体装置の製造工程を示す上視図（その６）であり、図９（ｂ）は図９（ａ）のＡ−Ａ間の断面図である。
【図１０】図１０は実施例２に係る積層半導体装置の断面図である。
【図１１】図１１は実施例３に係る積層半導体装置の断面図である。
【図１２】図１２は実施例４に係る積層半導体装置の断面図である。
【図１３】図１３は実施例５に係る半導体装置の断面図である。
【符号の説明】
【００５７】
１０  配線基板
１２  半導体チップ
１４  ダイ付け材
１６  封止樹脂
１８  半田ボール
２０  ランド電極
２２  ランド電極
２３  ワイヤ
２４  上部半導体装置
２６  下部半導体装置
２８  スタッドバンプ
３０  アンダーフィル
３２  テープ基板
３４  第１ランド電極
３６  第２ランド電極
３８  配線
４０  配線層
４２  貫通電極
４４  接続電極
４５  第１接続電極
４６  金型
４７  第２接続電極
４８  シート
５０  第１半導体装置
５１  第２半導体装置
５２  接着剤
５４  スタッドバンプ
５６  半田
【図１】
2008166439.tif 000003
【図２】
2008166439.tif 000004
【図３】
2008166439.tif 000005
【図４】
2008166439.tif 000006
【図５】
2008166439.tif 000007
【図６】
2008166439.tif 000008
【図７】
2008166439.tif 000009
【図８】
2008166439.tif 000010
【図９】
2008166439.tif 000011
【図１０】
2008166439.tif 000012
【図１１】
2008166439.tif 000013
【図１２】
2008166439.tif 000014
【図１３】
2008166439.tif 000015