(57)【要約】【課題】  ２つの抵抗とトランジスタを直列に接続した直列回路を並列に接続した構成の差動増幅回路で、トランジスタのベースエミッタ間電圧の影響により、ゲインをＮにするためにはコレクタ側抵抗とエミッタ側抵抗の比をＮより大きくしなければならない。そのため、出力電圧のコモンモード電圧が低下してしまうという課題があった。【解決手段】  入力電圧が入力され、この電圧に応じて出力電流が変化するサブアンプを２個用い、このサブアンプの出力電流をそれぞれ出力端子に出力することにより、ベースエミッタ間電圧に起因する誤差を補正するようにした。コレクタ側抵抗を大きくする必要がないので、コモンモード電圧の降下を少なくすることができる。【選択図】                    図１
2008182611.tif 000002
【特許請求の範囲】
【請求項１】
第１の抵抗と第１のトランジスタと第２の抵抗を直列接続し、第３の抵抗と第２のトランジスタと第４の抵抗を直列接続して、これらの直列回路を並列接続し、この並列回路と第１の定電流源を直列に接続した回路構成を有し、前記第１、第２のトランジスタのベースを入力端子とし、前記第３の抵抗と前記第２のトランジスタの接続点、および前記第１の抵抗と前記第１のトランジスタの接続点を出力端子とする差動増幅回路において、
前記入力端子に印加される入力電圧が入力され、この入力電圧に応じた出力電流を前記第１の抵抗と前記第１のトランジスタの接続点に出力する第１のサブアンプと、
前記入力電圧が入力され、この入力電圧に応じた出力電流を前記第３の抵抗と前記第２のトランジスタの接続点に出力する第２のサブアンプと、
を具備したことを特徴とする差動増幅回路。
【請求項２】
前記第１、第２のサブアンプは、トランジスタと抵抗が直列に接続され、この抵抗の他端が定電流源に接続された第１〜第３の直列回路を有し、前記第１および第２の直列回路内のトランジスタのベースが共通接続されると共に、前記第１および第３の直列回路内のトランジスタのベースに前記入力電圧を印加し、かつ第１の直列回路内のトランジスタから電流を出力する構成を具備し、
２つの出力端子から同じ大きさの電流を出力し、前記第３の抵抗と第２のトランジスタの接続点にこの電流の一方を出力し、前記第１のサブアンプ内の第２の直列回路に他方の電流を出力する第１のカレントミラーと、
２つの出力端子から同じ大きさの電流を出力し、前記第１の抵抗と第１のトランジスタの接続点にこの電流の一方を出力し、前記第２のサブアンプ内の第２の直列回路に他方の電流を出力する第２のカレントミラーと、
を具備したことを特徴とする請求項１記載の差動増幅回路。
【請求項３】
前記第１の抵抗と第１のトランジスタの接続点、および前記第３の抵抗と第２のトランジスタの接続点にダイオードを挿入したことを特徴とする請求項２記載の差動増幅回路。
【請求項４】
前記第１、第２のサブアンプは、抵抗とトランジスタを直列接続し、この抵抗の他端が定電流源に接続された２個の直列回路を有し、これら２個の直列回路内のトランジスタのベースに前記入力電圧を印加すると共に、一方の直列回路から電流を出力するようにしたことを特徴とする請求項１記載の差動増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタルオシロスコープのアナログフロントエンド、あるいはアナログデジタル変換器のアナログ信号増幅器に用いて好適な差動増幅回路に関するものである。
【背景技術】
【０００２】
図４に差動増幅回路の構成を示す。図４において、抵抗１０の一端は電源Ｖｃｃに、他端はトランジスタ１１のコレクタに接続される。抵抗１２の一端はトランジスタ１１のエミッタに接続され、その他端は定電流源１６に接続される。また、抵抗１３の一端は電源Ｖｃｃに、他端はトランジスタ１４のコレクタに接続される。抵抗１５の一端はトランジスタ１４のエミッタに接続され、その他端は定電流源１６に接続される。定電流源１６の他端は電源Ｖｅｅに接続される。なお、Ｉｅｅは定電流源１６の出力電流である。
【０００３】
トランジスタ１１のベースを非反転入力端子ｉｎ、トランジスタ１４のベースを反転入力端子ｉｎｘとする。また、抵抗１０とトランジスタ１１のコレクタの共通接続点を出力端子ｏｕｔｘ、抵抗１３とトランジスタ１４のコレクタの共通接続点を出力端子ｏｕｔとする。
【０００４】
トランジスタ１１のコレクタ電流をＩｑ１、ベースエミッタ間電圧をＶｑ１BEとし、トランジスタ１４のコレクタ電流をＩｑ２、ベースエミッタ間電圧をＶｑ２BEとする。また、抵抗１０と１３の抵抗値をＲｃ、抵抗１２と１５の抵抗値をＲｅ、非反転入力端子ｉｎの電圧をＶｉｎ、反転入力端子ｉｎｘの電圧をＶｉｎｘとすると、キルヒホッフの電圧法則から下記（１）式が成立する。
Ｖｉｎ−Ｖｑ１BE−Ｒｅ・Ｉｑ１＋Ｒｅ・Ｉｑ２＋Ｖｑ２BE−Ｖｉｎｘ＝０
・・・・・・・・（１）
【０００５】
トランジスタ１１と１４を理想トランジスタとすると、ベースエミッタ間電圧ＶBEとコレクタ電流ＩCとの間には、下記（２）式の関係がある。なお、ＶＴは熱電圧、ＩSは飽和電流であり、ｌｎは自然対数を表す。
ＶBE＝ＶＴ・ｌｎ（ＩC／ＩS）・・・・・・・・・・・・（２）
【０００６】
トランジスタ１１と１４の飽和電流ＩSが等しいとすると、前記（１）、（２）式から下記（３）式が導出される。なお、Ｖｉｄは２つの入力電圧の差電圧（差動入力）である。
Ｖｉｄ＝Ｖｉｎ−Ｖｉｎｘ
＝Ｒｅ・（Ｉｑ１−Ｉｑ２）＋ＶＴ・ｌｎ（Ｉｑ１／Ｉｑ２）・・・（３）
【０００７】
出力端子ｏｕｔ、ｏｕｔｘの電圧をそれぞれＶｏｕｔ、Ｖｏｕｔｘとすると、キルヒホッフの電圧法則から下記（４）、（５）式が求められる。
Ｖｏｕｔ＝Ｖｃｃ−Ｒｃ・Ｉｑ２・・・・・・・（４）
Ｖｏｕｔｘ＝Ｖｃｃ−Ｒｃ・Ｉｑ１・・・・・・（５）
ＶｏｕｔとＶｏｕｔｘの差電圧（差動出力）をＶｏｄとすると、前記（４）、（５）式から、下記（６）式が成立する。
Ｖｏｄ＝Ｖｏｕｔ−Ｖｏｕｔｘ＝Ｒｃ・（Ｉｑ１−Ｉｑ２）・・・・・（６）
【０００８】
前記（３）式とこの（６）式から、差動出力Ｖｏｄと差動入力Ｖｉｄの関係は下記（７）式で与えられる。
Ｖｏｄ＝（Ｒｃ／Ｒｅ）・Ｖｉｄ−（Ｒｃ／Ｒｅ）・ＶＴ・ｌｎ（Ｉｑ１／Ｉｑ２）
・・・・・・・（７）
この（７）式から明らかなように、右辺第２項のためにゲインが低下するので、この差動増幅回路のゲインをＮにするためには、ＲｃをＲｅのＮ倍より大きくしなければならない。以下、ゲインをＮにするＲｃの大きさを求める。
【０００９】
ゲインをＮにするためには、下記（８）式が成立しなければならない。
Ｖｏｄ＝Ｎ・Ｖｉｄ・・・・・・・・・・・（８）
前記（３）、（６）式のＶｉｄ、Ｖｏｄを（８）式に代入すると、
Ｒｃ・（Ｉｑ１−Ｉｑ２）
＝Ｎ・（Ｒｅ・（Ｉｑ１−Ｉｑ２）＋ＶＴ・ｌｎ（Ｉｑ１／Ｉｑ２））
となり、この式を整理すると下記（９）式になる。
Ｒｃ＝Ｎ・Ｒｅ＋Ｎ・ＶＴ・ｌｎ（Ｉｑ１／Ｉｑ２）／（Ｉｑ１−Ｉｑ２）
・・・・・・・（９）
すなわち、ゲインをＮにするためには、（９）式右辺の第２項の分だけＲｃの値を増加させなければならない。この第２項は、トランジスタ１１、１４のベースエミッタ間電圧の影響によって発生する。
【特許文献１】特開平１０−３３５９５１号公報
【特許文献２】特開２００３−１７９４３８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、このような差動増幅回路には次のような課題があった。前述したように、Ｒｃ／ＲｅをＮにするだけではゲインをＮにすることができず、前記（９）式の第２項の分だけＲｃを増加させなければならない。そのため、出力電圧のコモンモード電圧が下がってしまうという課題があった。
【００１１】
前記（７）式からわかるように、Ｒｃを増加させないでＲｅの値を小さくしてもゲインを高くすることができるが、そうするとリニアリティエラーが悪化してしまうという課題もあった。
【００１２】
従って本発明の目的は、Ｒｃの値をＲｅのＮ倍にすることによりゲインＮを得ることができ、コモンモード電圧の低下を小さくすることができる差動増幅回路を提供することにある。
【課題を解決するための手段】
【００１３】
このような課題を解決するために、本発明のうち請求項１記載の発明は、
第１の抵抗と第１のトランジスタと第２の抵抗を直列接続し、第３の抵抗と第２のトランジスタと第４の抵抗を直列接続して、これらの直列回路を並列接続し、この並列回路と第１の定電流源を直列に接続した回路構成を有し、前記第１、第２のトランジスタのベースを入力端子とし、前記第３の抵抗と前記第２のトランジスタの接続点、および前記第１の抵抗と前記第１のトランジスタの接続点を出力端子とする差動増幅回路において、
前記入力端子に印加される入力電圧が入力され、この入力電圧に応じた出力電流を前記第１の抵抗と前記第１のトランジスタの接続点に出力する第１のサブアンプと、
前記入力電圧が入力され、この入力電圧に応じた出力電流を前記第３の抵抗と前記第２のトランジスタの接続点に出力する第２のサブアンプと、
を具備したものである。コモンモード電圧の低下を小さくすることができる。
【００１４】
請求項２記載の発明は、請求項１記載の発明において
前記第１、第２のサブアンプは、トランジスタと抵抗が直列に接続され、この抵抗の他端が定電流源に接続された第１〜第３の直列回路を有し、前記第１および第２の直列回路内のトランジスタのベースが共通接続されると共に、前記第１および第３の直列回路内のトランジスタのベースに前記入力電圧を印加し、かつ第１の直列回路内のトランジスタから電流を出力する構成を具備し、
２つの出力端子から同じ大きさの電流を出力し、前記第３の抵抗と第２のトランジスタの接続点にこの電流の一方を出力し、前記第１のサブアンプ内の第２の直列回路に他方の電流を出力する第１のカレントミラーと、
２つの出力端子から同じ大きさの電流を出力し、前記第１の抵抗と第１のトランジスタの接続点にこの電流の一方を出力し、前記第２のサブアンプ内の第２の直列回路に他方の電流を出力する第２のカレントミラーと、
を具備したものである。コモンモード電圧の低下を小さくすることができる。
【００１５】
請求項３記載の発明は、請求項２記載の発明において、
前記第１の抵抗と第１のトランジスタの接続点、および前記第３の抵抗と第２のトランジスタの接続点にダイオードを挿入するようにしたものである。カレントミラーの出力レベルを低く保てることができるので、カレントミラーの出力トランジスタの飽和に対してマージンをとることができる。
【００１６】
請求項４記載の発明は、請求項１記載の発明において、
前記第１、第２のサブアンプは、抵抗とトランジスタを直列接続し、この抵抗の他端が定電流源に接続された２個の直列回路を有し、これら２個の直列回路内のトランジスタのベースに前記入力電圧を印加すると共に、一方の直列回路から電流を出力するようにしたものである。回路構成を簡単にすることができる。
【発明の効果】
【００１７】
以上説明したことから明らかなように、本発明によれば次のような効果がある。
請求項１，２、３および４の発明によれば、２個の抵抗とトランジスタを直列接続した回路を２組並列接続する構成の差動増幅回路において、入力電圧の大きさに応じた電流を出力するサブアンプを２個用い、差動増幅回路の出力端子にこのサブアンプの出力電流を出力して、ベースエミッタ間電圧に起因するゲインの誤差成分を補正するようにした。
【００１８】
トランジスタのコレクタとエミッタに接続された抵抗の抵抗値の比だけでゲインを決めることができる。そのため、コレクタ側に挿入した抵抗値を小さくすることができ、出力電圧のコモンモード電圧の低下を少なくすることができるという効果がある。
【発明を実施するための最良の形態】
【００１９】
以下本発明を、図面を用いて詳細に説明する。図１は本発明に係る差動増幅回路の一実施例を示す構成図である。なお、図４と同じ要素には同一符号を付し、説明を省略する。また、この実施例は請求項２に対応するものである。
【００２０】
図１において、２０はメインアンプであり、図４差動増幅回路と同じ構成を有している。すなわち、抵抗１０とトランジスタ１１、抵抗１２が直列接続された回路と、抵抗１３とトランジスタ１４、抵抗１５が直列接続された回路が並列に接続され、この並列回路は定電流源１６と直列に接続されている。抵抗１３とトランジスタ１４の共通接続点を出力端子ｏｕｔ、抵抗１０とトランジスタ１１の共通接続点を出力端子ｏｕｔｘとする。トランジスタ１１のベースはこの差動増幅回路の非反転入力端子ｉｎに、トランジスタ１４のベースはこの差動増幅回路の反転入力端子ｉｎｘに接続されている。出力端子ｏｕｔ、ｏｕｔｘがこの差動増幅回路の出力端子になる。
【００２１】
３０はサブアンプであり、トランジスタ３１〜３３、抵抗３４〜３６、および定電流源３７で構成されている。トランジスタ３１のコレクタは電源Ｖｃｃに、ベースはこの差動増幅回路の反転入力端子ｉｎｘに接続されている。抵抗３４の一端はトランジスタ３１のエミッタに接続され、他端は定電流源３７の一端に接続されている。この定電流源３７の他端は電源Ｖｅｅに接続されている。
【００２２】
トランジスタ３２と３３のベースは共通接続され、この差動増幅回路の非反転入力端子ｉｎに接続されている。トランジスタ３２と３３のエミッタにはそれぞれ抵抗３５、３６の一端に接続されている。これらの抵抗３５と３６の他端は定電流源３７に接続されている。トランジスタ３３のコレクタは出力端子ｏｕｔｘに接続されている。
【００２３】
５０はカレントミラーであり、その電源は電源Ｖｃｃから供給される。カレントミラー５０は２つの出力端子を有し、同じ大きさの電流を出力する。一方の出力端子はトランジスタ３２のコレクタに接続され、他方の出力端子は出力端子ｏｕｔに接続されている。
【００２４】
４０はサブアンプであり、サブアンプ３０と同様の構成を有している。すなわち、トランジスタ４１〜４３、抵抗４４〜４６および定電流源４７で構成されている。トランジスタ４２と４３のベースは共通接続され、この差動増幅回路の反転入力端子ｉｎｘに接続さている。
【００２５】
トランジスタ４１のコレクタは電源Ｖｃｃに接続され、そのベースはこの差動増幅回路の非反転入力端子ｉｎに接続されている。トランジスタ４１のエミッタは抵抗４４の一端に接続され、この抵抗４４の他端は定電流源４７に接続されている。定電流源４７の他端は電源Ｖｅｅに接続されている。トランジスタ４２のエミッタは抵抗４５の一端に接続され、この抵抗４５の他端は定電流源４７に接続されている。トランジスタ４３のコレクタは出力端子ｏｕｔに接続され、そのエミッタは抵抗４６の一端に接続されている。この抵抗４６の他端は定電流源４７に接続されている。
【００２６】
５１はカレントミラーであり、その電源は電源Ｖｃｃから供給される。カレントミラー５１は２つの出力端子を有し、同じ大きさの電流を出力する。一方の出力端子はトランジスタ４２のコレクタに接続され、他方の出力端子は出力端子ｏｕｔｘに接続されている。
【００２７】
このような構成において、図１に示すようにトランジスタ１１、１４、３３、３１、４１、４３、３２、４２のコレクタ電流をそれぞれＩｑ１、Ｉｑ２、Ｉｑ３、Ｉｑ４、Ｉｑ５、Ｉｑ６、Ｉｑ７、Ｉｑ８、カレントミラー５０、５１の出力電流をそれぞれＩＣＭ１、ＩＣＭ２とし、定電流源１６の出力電流をＩｅｅ、定電流源３７と４７の出力電流をＩｘｘとする。また、非反転入力端子ｉｎ、反転入力端子ｉｎｘに印加される電圧をそれぞれＶｉｎ、Ｖｉｎｘ、これらの差電圧をＶｉｄ（＝Ｖｉｎ−Ｖｉｎｘ）、出力端子ｏｕｔ、ｏｕｔｘの電圧をそれぞれＶｏｕｔ、Ｖｏｕｔｘ、それらの差電圧をＶｏｄ（＝Ｖｏｕｔ−Ｖｏｕｔｘ）とする。さらに、トランジスタ３１の面積をトランジスタ３３の面積のＭ倍、トランジスタ４１の面積をトランジスタ４３の面積のＭ倍とする。
【００２８】
図４と同じように、メインアンプ２０について、非反転入力端子ｉｎと反転入力端子ｉｎｘとの間にキルヒホッフの電圧法則を適用すると、前記（３）式と同じ式が得られる。また、サブアンプ３０について、非反転入力端子ｉｎと反転入力端子ｉｎｘとの間にキルヒホッフの電圧法則を適用すると、下記（１０）式が得られる。なお、トランジスタ３１、３３のベースエミッタ電圧をそれぞれＶｑ４BE、Ｖｑ３BE、抵抗３４の抵抗値をＲｙ、抵抗３５、３６の抵抗値をＲｘとする。
Ｖｉｎ−Ｖｑ３BE−Ｒｘ・Ｉｑ３＋Ｒｙ・Ｉｑ４＋Ｖｑ４BE−Ｖｉｎｘ＝０
・・・・・・（１０）
トランジスタ３１の面積はトランジスタ３３の面積のＭ倍であることを考慮して前記（１０）式を整理すると、下記（１１）式に示す入力電圧の差電圧Ｖｉｄが求められる。
Ｖｉｄ＝Ｒｘ・Ｉｑ３−Ｒｙ・Ｉｑ４＋ＶＴ・ｌｎ（Ｉｑ３／（Ｉｑ４／Ｍ））
・・・・・・（１１）
【００２９】
サブアンプ４０について、サブアンプ３０と同じ操作を行うと、下記（１２）式が得られる。なお、抵抗４４の抵抗値をＲｙ、抵抗４５、４６の抵抗値をＲｘとする。
Ｖｉｄ＝Ｒｙ・Ｉｑ５−Ｒｘ・Ｉｑ６＋ＶＴ・ｌｎ（（Ｉｑ５／Ｍ）／Ｉｑ６）
・・・・・・（１２）
【００３０】
トランジスタ３１〜３３のコレクタ電流の和、およびトランジスタ４１〜４３のコレクタ電流の和は共にＩｘｘなので、下記（１３）、（１４）式が得られる。
Ｉｑ４＝Ｉｘｘ−Ｉｑ３−Ｉｑ７・・・・・・・・（１３）
Ｉｑ５＝Ｉｘｘ−Ｉｑ６−Ｉｑ８・・・・・・・・（１４）
【００３１】
トランジスタ３２と３３は同じ特性を有し、また抵抗３５と抵抗３６の抵抗値は共にＲｘなので、そのコレクタ電流は等しくなる。従って、下記（１５）式が成立する。
Ｉｑ７＝Ｉｑ３・・・・・・・・（１５）
同様に、トランジスタ４２と４３は同じ特性を有し、また抵抗４５と抵抗４６の抵抗値は共にＲｘなので、そのコレクタ電流は等しくなる。従って、下記（１６）式が成立する。
Ｉｑ８＝Ｉｑ６・・・・・・・・（１６）
【００３２】
前記（１３）式と（１５）式を（１１）式に代入すると、下記（１７）式が得られる。
Ｖｉｄ＝（Ｒｘ＋２・Ｒｙ）・Ｉｑ３−Ｒｙ・Ｉｘｘ
＋ＶＴ・ｌｎ（Ｉｑ３／（（Ｉｘｘ−２・Ｉｑ３）／Ｍ））・・・（１７）
同様に、前記（１４）式と（１６）式を（１２）式に代入すると、下記（１８）式が得られる。
Ｖｉｄ＝−（Ｒｘ＋２・Ｒｙ）・Ｉｑ６＋Ｒｙ・Ｉｘｘ
＋ＶＴ・ｌｎ（（（Ｉｘｘ−２・Ｉｑ６）／Ｍ）／Ｉｑ６）・・・（１８）
【００３３】
電源Ｖｃｃと出力端子ｏｕｔについてキルヒホッフの電圧法則を適用すると、下記（１９）式が得られる。
Ｖｏｕｔ＝Ｖｃｃ−Ｒｃ・（Ｉｑ２＋Ｉｑ６−ＩＣＭ１）・・・・・・（１９）
同様に、電源Ｖｃｃと出力端子ｏｕｔｘについてキルヒホッフの電圧法則を適用すると、下記（２０）式が得られる。
Ｖｏｕｔｘ＝Ｖｃｃ−Ｒｃ・（Ｉｑ１＋Ｉｑ３−ＩＣＭ２）・・・・・・（２０）
【００３４】
この（１９）式、（２０）式から、出力電圧の差電圧Ｖｏｄは下記（２１）式になる。
Ｖｏｄ＝Ｒｃ・（Ｉｑ１−Ｉｑ２＋Ｉｑ３−Ｉｑ６＋ＩＣＭ１−ＩＣＭ２）
・・・・・・・（２１）
カレントミラー５０、５１の特性、および前記（１５）式、（１６）式から
ＩＣＭ１＝Ｉｑ７＝Ｉｑ３
ＩＣＭ２＝Ｉｑ８＝Ｉｑ６
が得られるので、これらの式を前記（２１）式に代入すると、下式が得られる。
Ｖｏｄ＝Ｒｃ・（Ｉｑ１−Ｉｑ２）＋２・Ｒｃ・（Ｉｑ３−Ｉｑ６）
【００３５】
この式および前記(３)式から、下記（２２）式が得られる。
Ｖｏｄ＝（Ｒｃ／Ｒｅ）・Ｖｉｄ−（Ｒｃ／Ｒｅ）・ＶＴ・ｌｎ（Ｉｑ１／Ｉｑ２）
＋２・Ｒｃ・（Ｉｑ３−Ｉｑ６）・・・・・・（２２）
この（２２）式右辺の第２項と第３項が打ち消されるように、すなわち下記（２３）式を満足するようにＲｘ、Ｒｙ、Ｉｘｘを選定することにより、ＲｃとＲｅの比をゲインとすることができる。
ＶＴ・ｌｎ（Ｉｑ１／Ｉｑ２）＝２・Ｒｅ（Ｉｑ３−Ｉｑ６）・・・・（２３）
【００３６】
このように、この実施例では前記（２３）式を満たすように、サブアンプ３０、４０から出力端子ｏｕｔｘ、ｏｕｔに電流を出力する。なお、実際にはサブアンプ３０、４０はこれらの出力端子から電流を吸い込むものであるが、マイナスの電流を出力すると考えてよい。
【００３７】
次に、具体的な設計例について、図４の従来回路と図１実施例の違いを説明する。なお、差動増幅回路のゲインＮを２、入力電圧の差電圧Ｖｉｄ＝０．２５Ｖ、Ｒｅ＝１ｋΩ、Ｉｅｅ＝２００μＡとする。
【００３８】
図４の従来の差動増幅回路では、前記（９）式からＲｃ＝２．８２ｋΩとするとゲインを２にすることができる。このときのコモンモード電圧の降下分は、下記（２４）式で求められる。
電圧降下＝Ｒｃ・（Ｉｑ１＋Ｉｑ２）／２＝Ｒｃ・Ｉｅｅ／２・・・・（２４）
この式にＲｃ＝２．８２ｋΩ、Ｉｅｅ＝２００μＡを代入すると、コモンモード電圧の降下ΔＶ１＝０．２８２Ｖになる。
【００３９】
前述したように、図１の差動増幅回路では前記（２２）式右辺の第３項を第２項で打ち消すようにＲｘ、Ｒｙ、Ｉｅｅを選定する。第２項を計算するために、Ｉｑ１＋Ｉｑ２＝Ｉｅｅを前記（３）式に代入すると下式になる。
Ｖｉｄ＝Ｒｅ・（２・Ｉｑ１−Ｉｅｅ）＋ＶＴ・ｌｎ（Ｉｑ１／（Ｉｅｅ−Ｉｑ１））
この式にＶｉｄ＝０．２５Ｖ、Ｉｅｅ＝２００μＡ，ＶＴ＝２６×１０-3を代入してＩｑ１を計算すると、
Ｉｑ１＝１８８．６μＡ
が得られる。従って、前記（２３）式右辺の第２項の値は下式になる。
−（Ｒｃ／Ｒｅ）・ＶＴ・ｌｎ（Ｉｑ１／（Ｉｅｅ−Ｉｑ２）＝−０．１４６Ｖ
【００４０】
前記（２２）式右辺の第３項でこの−０．１４６Ｖを打ち消すように、Ｒｘ、Ｒｙ、Ｉｘｘ、Ｍを決める。例えば、Ｒｘ＝５．４６ｋΩ、Ｒｙ＝５４６Ω、Ｉｘｘ＝１００μＡ、トランジスタ３１と３３の面積比Ｍ（＝トランジスタ４１と４３の面積比）＝１０、Ｖｉｄ＝０．２５Ｖとすると、前記（１７）式、（１８）式から、Ｉｑ３＝３６．３μＡ、Ｉｑ６＝５．４ｎＡになる。これらの値を前記（２２）式に代入するとＶｏｄ＝０．５Ｖになり、ゲイン２が得られる。
【００４１】
このときのコモンモード電圧降下ΔＶ２は、下式で表すことができる。
ΔＶ２＝（Ｒｃ・（Ｉｑ２＋Ｉｑ６−ＩＣＭ１＋Ｉｑ１＋Ｉｑ３−ＩＣＭ２））／２
＝Ｒｃ・（Ｉｑ１＋Ｉｑ２）／２＝Ｒｃ・Ｉｅｅ／２＝０．２Ｖ
このΔＶ２を従来の差動増幅回路のコモンモード電圧降下ΔＶ１と比較すると、２９％改善されていることがわかる。
【００４２】
図２は本発明の他の実施例の構成図であり、請求項３に対応するものである。なお、図１と同じ要素には同一符号を付し、説明を省略する。図２において、６０、６１はダイオードである。ダイオード６０は抵抗１０とトランジスタ１１のコレクタとの間に、抵抗１０側がアノードになるように挿入されている。また、ダイオード６１は抵抗１３とトランジスタ１４のコレクタとの間に、抵抗１３側がアノードになるように挿入されている。これらダイオード６０、６１によってカレントミラー５０、５１の出力レベルを低く保つことができ、カレントミラー５０、５１内の出力トランジスタの飽和に対してマージンを取ることができる。
【００４３】
図３は更に他の実施例の構成図であり、請求項４に対応するものである。なお、図１と同じ要素には同一符号を付し、説明を省略する。図３において、７０はサブアンプであり、サブアンプ３０と同様の構成を有しているが、トランジスタ３２と抵抗３５が省略されている。また、トランジスタ３２を省略したことにより、カレントミラー５０も用いない。
【００４４】
８０はサブアンプであり、サブアンプ４０と同様の構成を有しているが、トランジスタ４２と抵抗４５が省略されている。また、トランジスタ４２を省略したことにより、カレントミラー５１も用いない。すなわち、図１、図２実施例よりも回路が簡略化されている。
【００４５】
この実施例では入力電圧の差電圧Ｖｉｄの絶対値が大きいときはコモンモード電圧降下が大きくなるが、Ｖｉｄの絶対値がゼロに近い範囲ではコモンモード電圧を高く維持することができる。従って、入力電圧の差電圧が小さい場合に適している。
【００４６】
なお、サブアンプは図１、図３の構成に限定されることはない。前記（２４）式を満たすように、入力電圧によって変化する電流を差動増幅器の出力端子に供給するアンプであれば、図１、図３の構成に限定されることはない。
【図面の簡単な説明】
【００４７】
【図１】本発明の一実施例を示す構成図である。
【図２】本発明の他の実施例を示す構成図である。
【図３】本発明の他の実施例を示す構成図である。
【図４】従来の差動増幅回路の構成図である。
【符号の説明】
【００４８】
１０、１２、１３、１５、３４〜３６、４４〜４６  抵抗
１１、１４、３１〜３３、４１〜４３  トランジスタ
１６、３７、４７  定電流源
２０  メインアンプ
３０、４０、７０、８０  サブアンプ
５０、５１  カレントミラー
６０、６１  ダイオード
１ｑ１〜Ｉｑ８  コレクタ電流
ｉｎ  非反転入力端子
ｉｎｘ  反転入力端子
ｏｕｔ、ｏｕｔｘ  出力端子
Ｉｅｅ、Ｉｘｘ  定電流源の出力電流
ＩＣＭ１、ＩＣＭ２  カレントミラーの出力電流
【図１】
2008182611.tif 000003
【図２】
2008182611.tif 000004
【図３】
2008182611.tif 000005
【図４】
2008182611.tif 000006