(57)【要約】【課題】回路規模を増大させることなく、電圧発生回路の出力電圧を所定の時間内に所望の電圧に設定する。【解決手段】セットアップ時においてオーバードライブ電源のオーバードライブ後の降圧時に、出力端がオーバードライブ電源との結合容量Ｃ２によって駆動されるＶＢＢ発生回路１２と、ＶＢＢ発生回路１２の出力電圧と接地電圧との間の電圧を出力するＶＮＮ発生回路１１と、ＶＮＮ発生回路１１とＶＢＢ発生回路１２の出力端間に存在する結合容量Ｃ１と、オーバードライブ後の降圧時に、ＶＮＮ発生回路１１の出力端の電位を接地電圧方向に減ずるように出力端に対して電流を供給する電流供給回路１０と、を備える。電流供給回路１０は、電流供給能力を、ＶＮＮ発生回路１１の出力における電流駆動能力に比べて低く設定し、ＶＢＢ発生回路１２の出力電圧が所定の電圧に達するまで電流供給を行い、所定の電圧に達したならば電流供給を停止する。【選択図】図１
2008135114.tif 000002
【特許請求の範囲】
【請求項１】
セットアップ時において所定の電圧に向かって駆動される第１の電圧発生回路と、
前記第１の電圧発生回路の出力電圧と接地電圧との間の電圧を出力する第２の電圧発生回路と、
前記第１および第２の電圧発生回路の出力端間に存在する第１の結合容量と、
前記第２の電圧発生回路の出力端の電位を接地電圧方向に減ずるように該出力端に対して電流を供給する電流供給回路と、
を備えることを特徴とする半導体集積回路装置。
【請求項２】
前記第１の電圧発生回路は、セットアップ時においてオーバードライブ電源のオーバードライブ後の降圧時に、出力端が前記オーバードライブ電源との第２の結合容量によって駆動され、
前記電流供給回路は、オーバードライブ後の降圧時に、前記電流を供給することを特徴とする請求項１記載の半導体集積回路装置。
【請求項３】
前記電流供給回路における電流供給能力は、前記第２の電圧発生回路の出力における電流駆動能力に比べて低く設定されることを特徴とする請求項１または２記載の半導体集積回路装置。
【請求項４】
前記電流供給回路は、前記第１の電圧発生回路の出力電圧が所定の電圧に達するまで電流供給を行い、所定の電圧に達したならば電流供給を停止するように制御されることを特徴とする請求項１ないし３のいずれか一に記載の半導体集積回路装置。
【請求項５】
前記電流供給回路は、一端を前記第２の電圧発生回路の出力端に接続し、他端を所定電源に接続する、トランジスタと抵抗との直列回路から構成され、該トランジスタは、電流供給時にオンとされることを特徴とする請求項４記載の半導体集積回路装置。
【請求項６】
前記所定電源の電位は、接地電位であることを特徴とする請求項５記載の半導体集積回路装置。
【請求項７】
前記所定電源の電位は、前記第２の電圧発生回路が出力する電位と逆極性であることを特徴とする請求項５記載の半導体集積回路装置。
【請求項８】
前記電流供給回路は、入力制御信号を前記トランジスタをオンオフ制御する信号に変換するレベルシフト回路を備えることを特徴とする請求項５記載の半導体集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路装置に関し、特に内部電圧発生回路を有する半導体集積回路装置に関する。
【背景技術】
【０００２】
半導体集積回路装置は、信頼性確保、低消費電力化、動作保証等の理由から、外部電源電圧（以下ＶＣＣ）とは異なる複数の内部電圧を使用する場合がある。これらの内部電圧は、ＶＣＣよりも低い正の内部電圧、ＶＣＣよりも高い正の内部電圧、外部接地電圧（以下ＧＮＤ）よりも低い負の内部電圧等、種類が様々である。これらの内部電圧は、それぞれ対応する内部電圧発生回路によって生成され、半導体基板内に形成される寄生的な容量や安定化容量の充電を伴って、所定の電圧に駆動される。また、これらの内部電圧は、半導体集積回路装置のパワーオン等のセットアップ時に、仕様で定められた時間内に所定の電位になるようにセットアップ動作を完了する必要がある。
【０００３】
半導体集積回路装置、例えば半導体記憶装置の一つであるＤＲＡＭは、メモリセルが１個のセルトランジスタと１個のセルキャパシタとを備える。セルトランジスタのバックゲート領域には、負電圧であるバックゲートバイアス用の内部電圧ＶＢＢ（以下ＶＢＢ）が印加され、セルキャパシタの対抗電極には、セルプレート用の内部電圧ＶＰＬＴ（以下ＶＰＬＴ）が印加される。また、ビット線対のプリチャージ用の内部電圧ＶＢＬ（以下ＶＢＬ）や、ワード線の選択電圧としてＶＣＣよりも高い電位のワード線セット用の内部電圧ＶＰＰ（以下ＶＰＰ）、ワード線の非選択電圧として負電位のワード線リセット用の内部電圧ＶＮＮ（以下ＶＮＮ）等が使用される。
【０００４】
メモリセルが形成されるメモリコア領域で使用する内部電圧、例えば、ＶＢＢ、ＶＰＬＴ、ＶＢＬ、ＶＰＰ、ＶＮＮ等は、メモリコア領域内の不純物拡散領域間の寄生容量等を充電して、所定の電位に駆動される。また、これらの内部電圧間は、寄生容量を介して相互に容量結合されている。
【０００５】
このようなＶＣＣよりも高い正の内部電圧や、ＧＮＤよりも低い負の内部電圧を発生させるために、容量素子を備えるチャージポンプ回路を使用して、所定の電位に駆動することが一般的である。チャージポンプ回路の電流駆動能力を決める因子は種々あるが、その大きな要因に容量素子の面積がある。チャージポンプ回路の電流駆動能力は、容量素子の面積に比例する。したがって、チャージポンプ回路の電流駆動能力を大きくするためには、チャージポンプ回路に含まれる容量素子の面積を大きくすればよい。しかし、チャージポンプ回路のブロック面積が大きくなるために高集積化への弊害となってしまう。このため、チャージポンプ回路の電流駆動能力は、パワーオンセットアップ動作時やスタンバイ動作時、アクティブ動作時のチャージポンプ回路の負荷を考慮して、必要十分な能力を確保しつつも出来る限り回路面積が小さくなるように電流駆動能力を小さく設計する必要がある。
【０００６】
ところで、近年のプロセスの微細化、メモリの大容量化に伴って、メモリコア内の充電すべき寄生容量が大きくなり、それに伴って内部電圧発生回路の電流駆動能力の増大が必要になってきている。例えば、ＶＢＢは、スタンバイ動作時やアクティブ動作時にセルトランジスタのバックゲート領域を負電圧にバイアスするだけであり、ＶＢＢ発生回路は、リーク電流などによる電圧変動分を吸収できる程度の小さな電流駆動能力があれば良い。しかしながら、パワーオンセットアップ動作時では、充電すべき寄生容量が大きくなってきているために、寄生容量に見合った大きな電流駆動能力が必要になる。
【０００７】
ＶＢＢ発生回路の電流駆動能力をパワーオンセットアップ動作にあわせて大きく設計した場合、チャージポンプ回路の容量素子を大きくする必要があり、回路の面積が大きくなって高集積化への弊害となる。逆にＶＢＢ発生回路の電流駆動能力をスタンバイ動作にあわせて小さく設計した場合には、仕様で定められた時間内に所定の電位になるようにパワーオンセットアップ動作を完了できないことが起こりうる。なお、ここではＶＢＢについて説明したが、ＶＢＢ以外の内部電圧についても、同様である。
【０００８】
そこでパワーオンセットアップ時にＶＰＬＴ等を本来必要とされる電位より高く駆動（オーバードライブ）し、オーバードライブ後の降圧時に、ＶＰＬＴに結合容量で接続されるＶＢＢを結合容量によって低下させるように動作する半導体集積回路装置が知られている（例えば、特許文献１、２参照）。このような半導体集積回路装置によれば、ＶＢＢの内部電圧発生回路の駆動能力を大きくすることなくパワーオンセットアップ動作時に負電圧に駆動する能力を補強することができる。したがって、ＶＢＢ発生回路自体の回路規模を増大させることなく、パワーオンセットアップ時の駆動能力を補強することができ、短時間でＶＢＢをパワーオンセットアップさせることができる。
【０００９】
【特許文献１】特開２００４−３３４５８３号公報（図２）
【特許文献２】特開２００５−３５３１８６号公報（図４、図１５）
【発明の開示】
【発明が解決しようとする課題】
【００１０】
ところで、特許文献２では、負の内部電圧と別の負の内部電圧間を寄生容量で結合している場合、例えばＶＢＢとＶＮＮ間を寄生容量で結合している場合、これらを駆動する方法について、２種類の方法を開示している。図５は、従来の第１の方法による半導体集積回路装置の各部の電圧波形の変化を示すタイムチャートである（特許文献２の図１５に相当）。図５において、時間Ｔ１までは、ＶＰＬＴ、ＶＢＢ、ＶＮＮは、ＧＮＤに固定されている。時間Ｔ１において、ＶＰＬＴは、通常の所定の電位Ｖ５よりも高い電位Ｖ４に向かって昇圧される（オーバードライブ動作）。
【００１１】
時間Ｔ２において、ＶＰＬＴが電位Ｖ４に達したならば、オーバードライブ動作を停止する。時間Ｔ１〜Ｔ２のオーバードライブ動作において、ＶＢＢ、ＶＮＮは、ＧＮＤに固定されている（クランプ状態）。
【００１２】
ＶＰＬＴが電位Ｖ４に達した時間Ｔ２で、ＶＢＢとＶＮＮのＧＮＤへのクランプを解除して、ＶＰＬＴを、通常の所定の電位Ｖ５まで下げる（降圧状態）。ＶＰＬＴとＶＢＢとの結合容量を介してカップリングしているために、ＶＢＢは、容量結合によってＧＮＤから負の方向に低下する。時間Ｔ２以降、ＶＢＢは、ＶＢＢ発生回路自身の駆動能力及びＶＰＬＴとの結合容量による押し下げにより、やがて所定の負電位Ｖ７に達する（時間Ｔ３）。時間Ｔ３以降において、ＶＢＢは、所定の負電位Ｖ７を維持するよう駆動される。
【００１３】
また、時間Ｔ２では、ＶＮＮとＶＢＢとの間には、結合容量が存在しているため、ＶＢＢの低下に追随して、容量結合によってＶＮＮの電位は、低下する。時間Ｔ３において、ＶＮＮは、ＶＢＢと同様に所定の負電位Ｖ７に達し、時間Ｔ３以降のＶＮＮの電位は、ＶＢＢと同様の負電位Ｖ７を維持するよう動作する。
【００１４】
第１の方法によれば、ＶＮＮとＶＢＢとを異なる電圧としたい場合には、結合容量によって供給される電荷分を打ち消してさらに所望の電圧に駆動するために、ＶＮＮの発生回路における出力駆動能力を高めておく必要がある。このため、ＶＮＮの発生回路に係る回路規模を増大させる必要がある。
【００１５】
図６は、従来の第２の方法による半導体集積回路装置の各部の電圧波形の変化を示すタイムチャートである（特許文献２の図４に相当）。図６において、時間Ｔ２までは、図５と同様であるので説明を省略する。ＶＰＬＴが電位Ｖ４に達した時間Ｔ２で、ＶＢＢのＧＮＤへのクランプを解除して、ＶＰＬＴを、通常の所定の電位Ｖ５まで下げる（降圧状態）。ＶＰＬＴとＶＢＢとの結合容量を介してカップリングしているため、ＶＢＢは、容量結合によってＧＮＤから負の方向に低下する。時間Ｔ２以降、ＶＢＢの電位は、ＶＢＢ発生回路自身の駆動能力及びＶＰＬＴとの結合容量による押し下げにより、やがて所定の負電位Ｖ７に達する（時間Ｔ３）。時間Ｔ３以降において、ＶＢＢは、所定の負電位Ｖ７を維持するよう駆動される。
【００１６】
また、時間Ｔ３までは、ＶＮＮに対しＧＮＤへのクランプを行い、時間Ｔ３でＶＮＮにおけるＧＮＤへのクランプを解除する。時間Ｔ３以降、ＶＮＮは、ＶＮＮ発生回路自身の駆動能力によって、やがて所定の負電位Ｖ６に達する（時間Ｔ４）。時間Ｔ４以降において、ＶＮＮは、所定の負電位Ｖ６を維持するよう駆動される。
【００１７】
第２の方法によれば、セットアップの完了する時間が時間Ｔ４まで延びてしまい、ＶＮＮが仕様で定められた時間内に所定の負電位に達することが難しくなる虞がある。
【００１８】
以上説明したように、従来の技術では、電圧発生回路の回路規模を増大させることなく、出力電圧を所定の時間内に所望の電圧に設定することができなくなる虞がある。なお、上述では、ＶＢＢ、ＶＮＮについて説明したが、ＶＢＢ、ＶＮＮ以外の内部電圧の組み合わせについても、同様である。
【課題を解決するための手段】
【００１９】
本発明の１つのアスペクトに係る半導体集積回路装置は、セットアップ時において所定の電圧に向かって駆動される第１の電圧発生回路と、第１の電圧発生回路の出力電圧と接地電圧との間の電圧を出力する第２の電圧発生回路と、第１および第２の電圧発生回路の出力端間に存在する第１の結合容量と、第２の電圧発生回路の出力端の電位を接地電圧方向に減ずるように該出力端に対して電流を供給する電流供給回路と、を備える。
【発明の効果】
【００２０】
本発明によれば、セットアップ時に、第２の電圧発生回路の出力端の電位が接地電圧方向に減ずるように動作するので、第２の電圧発生回路の回路規模を増大させることなく、第２の電圧発生回路の出力電圧を所定の時間内に所望の電圧に設定することが可能となる。
【発明を実施するための最良の形態】
【００２１】
本発明の実施形態に係る半導体集積回路装置は、セットアップ時において所定の電圧に向かって駆動される第１の電圧発生回路（図１の１２）と、第１の電圧発生回路の出力電圧と接地電圧との間の電圧を出力する第２の電圧発生回路（図１の１１）と、第１および第２の電圧発生回路の出力端間に存在する第１の結合容量（図１のＣ１）と、第２の電圧発生回路の出力端の電位を接地電圧方向に減ずるように該出力端に対して電流を供給する電流供給回路（図１の１０）と、を備える。
【００２２】
第１の電圧発生回路は、セットアップ時においてオーバードライブ電源のオーバードライブ後の降圧時に、出力端がオーバードライブ電源との第２の結合容量（図１のＣ２）によって駆動され、電流供給回路は、オーバードライブ後の降圧時に、電流を供給するようにしてもよい。
【００２３】
電流供給回路（図１の１０）における電流供給能力は、第２の電圧発生回路（図１の１１）の出力における電流駆動能力に比べて低く設定されるようにすることが好ましい。
【００２４】
また、電流供給回路（図１の１０）は、第１の電圧発生回路の出力電圧が所定の電圧に達するまで電流供給を行い、所定の電圧に達したならば電流供給を停止するように制御されることが好ましい。
【００２５】
さらに、電流供給回路（図１の１０）は、一端を第２の電圧発生回路（図１の１１）の出力端に接続し、他端を所定電源に接続する、トランジスタと抵抗との直列回路から構成され、該トランジスタは、電流供給時にオンとされるようにしてもよい。電流供給回路は、入力制御信号をトランジスタをオンオフ制御する信号に変換するレベルシフト回路を備えるようにしてもよい。
【００２６】
またさらに、所定電源の電位は、接地電位であってもよい。また、所定電源の電位は、第２の電圧発生回路が出力する電位と逆極性であってもよい。以下、実施例に即し、図面を参照して詳しく説明する。
【実施例１】
【００２７】
図１は、本発明の第１の実施例に係る半導体集積回路装置の構成を示すブロック図である。図１において、半導体集積回路装置は、電流供給回路１０、ＶＮＮ発生回路１１、ＶＢＢ発生回路１２、ＶＰＬＴ発生回路１３、容量Ｃ１、Ｃ２を備える。電流供給回路１０は、制御信号ＳＧ１によって動作し、ＶＮＮ発生回路１１の出力に電流を供給する。なお、電流供給回路１０における電流供給能力は、ＶＮＮ発生回路１１の出力における電流駆動能力に比べて低く設定されるものとする。ＶＮＮ発生回路１１は、活性化信号ＳＧ４によって動作し、内蔵するチャージポンプ回路等によって負電位のワード線リセット用の内部電圧ＶＮＮを出力する。ＶＢＢ発生回路１２は、活性化信号ＳＧ５によって動作し、内蔵するチャージポンプ回路等によって負電位のバックゲートバイアス用の内部電圧ＶＢＢを出力する。ＶＰＬＴ発生回路１３は、活性化信号ＳＧ６によって動作し、内蔵するチャージポンプ回路等によって電源電圧ＶＣＣを元に正電位のセルプレート用の内部電圧ＶＰＬＴを出力する。
【００２８】
これら活性化信号ＳＧ４〜ＳＧ６のそれぞれがローレベルのとき、ＶＮＮ発生回路１１、ＶＢＢ発生回路１２、ＶＰＬＴ発生回路１３のそれぞれは、非活性状態であって、出力電圧はＧＮＤに固定されているものとする。また、活性化信号ＳＧ４〜ＳＧ６のそれぞれがハイレベルであるとき、ＶＮＮ発生回路１１、ＶＢＢ発生回路１２、ＶＰＬＴ発生回路１３のそれぞれは、活性状態であって、出力電圧は、それぞれ所定の電位に向かって駆動される。ＶＮＮ発生回路１１、およびＶＢＢ発生回路１２の出力は、それぞれ所定の電位に達した後は、その電位で安定制御するように動作するものとする。また、ＶＰＬＴ発生回路１３の出力は、一度所定の電位を超えてオーバードライブされた後、所定の電位に向けて降圧し、所定の電位で安定制御するように動作するものとする。
【００２９】
ＶＮＮ発生回路１１およびＶＢＢ発生回路１２の出力間には、寄生容量、安定化容量等からなる結合容量Ｃ１が存在する。また、ＶＢＢ発生回路１２およびＶＰＬＴ発生回路１３の出力間には、寄生容量、安定化容量等からなる結合容量Ｃ２が存在する。さらに、ＶＢＢとＶＮＮは、電位が異なる負電圧であり、内部電圧発生回路の出力電圧の大小関係は、ＶＣＣ＞ＶＰＬＴ＞ＧＮＤ＞ＶＮＮ＞ＶＢＢ、であるとする。
【００３０】
図２は、本発明の第１の実施例に係る電流供給回路の回路図である。図２に示す電流供給回路１０ａは、ＮｃｈトランジスタＮＭ１、抵抗Ｒ１、レベルシフト回路１５を備える。ＮｃｈトランジスタＮＭ１は、ソースをＶＮＮに接続し、ドレインを抵抗Ｒ１を介してＧＮＤに接続し、ゲートをレベルシフト回路１５の出力に接続する。レベルシフト回路１５は、制御信号ＳＧ１におけるＶＣＣ−ＧＮＤ間の電圧をＧＮＤ−ＶＮＮ間の電圧にレベル変換してＮｃｈトランジスタＮＭ１をオンオフ制御する回路である。制御信号ＳＧ１がローレベル（ＧＮＤレベル）である場合には、ＮｃｈトランジスタＮＭ１は、オフとなり、ＶＮＮに電流を供給しない。制御信号ＳＧ１がハイレベル（ＶＣＣレベル）である場合には、ＮｃｈトランジスタＮＭ１はオンとなって、ＧＮＤから抵抗Ｒ１を介してＶＮＮに電流を供給する。
【００３１】
図３は、パワーオンセットアップ動作における半導体集積回路装置の各部の電圧波形の変化を示すタイムチャートである。図３において、時間Ｔ１までは、ＶＰＬＴ、ＶＢＢ、ＶＮＮは、ＧＮＤに固定されている。時間Ｔ１において、活性化信号ＳＧ６がローレベルからハイレベルに変化して、ＶＰＬＴ発生回路１３が活性化され、動作を開始する。ＶＰＬＴ発生回路１３の出力電圧であるＶＰＬＴは、通常の所定の電位Ｖ５よりも高い電位Ｖ４に向かって昇圧される（オーバードライブ動作）。
【００３２】
時間Ｔ２において、ＶＰＬＴが電位Ｖ４に達したならば、ＶＰＬＴ発生回路１３は、オーバードライブ動作を停止する。なお、時間Ｔ１〜Ｔ２のオーバードライブ動作において、ＶＢＢ、ＶＮＮは、ＧＮＤに固定されている（クランプ状態）。
【００３３】
ＶＰＬＴが電位Ｖ４に達した時間Ｔ２で、ＶＢＢとＶＮＮのＧＮＤへのクランプを解除して、ＶＰＬＴを、通常の所定の電位Ｖ５まで下げる（降圧状態）。セルウエル領域のＶＢＢは、結合容量Ｃ２を介してセルプレート領域のＶＰＬＴとカップリングしているため、ＶＢＢは、容量結合Ｃ２によってＧＮＤから負の方向に低下する。時間Ｔ２以降は、ＶＢＢ発生回路１２が活性化されているので、ＶＢＢの電位は、ＶＢＢ発生回路１２自身の駆動能力及びＶＰＬＴとの結合容量Ｃ１による押し下げにより、やがて所定の負電位Ｖ７に達する（時間Ｔ３ｂ）。時間Ｔ３ｂ以降において、ＶＢＢは、ＶＢＢ発生回路１２によって所定の負電位Ｖ７を維持するよう駆動される。
【００３４】
また、時間Ｔ２において、ＶＮＮ発生回路１１、電流供給回路１０も活性化される。ＶＮＮとＶＢＢとの間には、結合容量Ｃ１が存在しているため、ＶＢＢの低下に追随して、容量結合Ｃ１によってＶＮＮの電位は低下する。この時、ＶＮＮ発生回路１１の出力端には、活性化された電流供給回路１０から供給される電流が注入され、ＶＮＮは、ＶＢＢとＧＮＤの間の中間の電位をとる。ＶＮＮ発生回路１１は、自身の電流駆動能力により、時間Ｔ３ａにおいて、所定の負電位Ｖ６に達し、時間Ｔ３ａ以降のＶＮＮの電位は、所定の負電位Ｖ６を維持するよう動作する。時間Ｔ３ｂにおいて、制御信号ＳＧ１がハイレベルからローレベルに変化して、電流供給回路１０は、電流供給を停止する。
【００３５】
以上のように電流供給回路１０、ＶＮＮ発生回路１１、ＶＢＢ発生回路１２、ＶＰＬＴ発生回路１３が動作することで一連のパワーオンセットアップ動作が完了する。
【００３６】
一般に異なる電位に設定される内部電圧間に容量Ｃが存在している場合、その内部電圧間に電位差ΔＶを生じさせるためには、「Ｃ×ΔＶ」に見合った電荷の供給が必要になる。従来、この電荷は、内部電圧発生回路の電流駆動能力によって供給される。しかし、パワーオンセットアップ動作時に、内部電圧発生回路の出力に寄生している容量を充電しつつ、仕様で定められた時間内に、所定の電位に駆動するのに十分な電流駆動能力を持たせた内部電圧発生回路を実現するとなると、回路面積が大きくなってしまう。
【００３７】
これに対し、本実施例では、電流供給回路を備え、パワーオンセットアップ動作時に、電位差を生じるのに必要な電荷を外部（接地側）から供給する。電流供給回路は、トランジスタと抵抗とによって構成され、内部電圧発生回路における容量素子を増大させる場合に比べて回路面積の増加は、極めて小さい。したがって、半導体集積回路装置の回路規模をほとんど増やすことなく、仕様で定められた時間内に所定の電位に駆動することが可能となる。
【実施例２】
【００３８】
図４は、本発明の第２の実施例に係る電流供給回路の回路図である。図４に示す電流供給回路１０ｂは、ＰｃｈトランジスタＰＭ１と抵抗Ｒ２を備える。ＰｃｈトランジスタＰＭ１は、ソースを外部電源であるＶＣＣに接続し、ドレインを抵抗Ｒ２を介してＶＮＮに接続し、制御信号ＳＧ１をゲートに供給する。制御信号ＳＧ１がハイレベル（ＶＣＣレベル）である場合には、ＰｃｈトランジスタＰＭ１はオフとなり、ＶＮＮに電流を供給しない。制御信号ＳＧ１がローレベル（ＧＮＤレベル）である場合には、ＰｃｈトランジスタＰＭ１はオンとなり、電源ＶＣＣから抵抗Ｒ２を介してＶＮＮに電流を供給する。なお、ここでは図３に示す制御信号ＳＧ１の波形は、ローレベルとハイレベルとを反転して表すものとする。
【００３９】
以上のように構成される電流供給回路１０ｂは、図２に示す電流供給回路１０ａと同様に動作する。ただし、ＶＮＮへの電流供給をＶＣＣから行う点が異なる。すなわち、第１の実施例において、ＶＮＮとＧＮＤとの電位差が小さい場合には、ＮｃｈトランジスタＮＭ１は、ソースドレイン電圧Ｖｄｓが小さい領域で動作することになる。このため、供給電流を大きく設定したい場合、すなわちＮｃｈトランジスタＮＭ１のオン電流Ｉｏｎを大きく設定したい場合には、ＮｃｈトランジスタＮＭ１のゲート幅を大きくしなければならず、回路面積が大きくなる。これに対し、第２の実施例では、ＰｃｈトランジスタＰＭ１のソースドレイン電圧Ｖｄｓを十分に確保することができるために、ＰｃｈトランジスタＰＭ１を大きくする必要がない。また、ＰｃｈトランジスタＰＭ１を制御する制御信号ＳＧ１の振幅レベルは、ＶＣＣ−ＧＮＤ間であるので、図２におけるレベルシフト回路１５が不要となり、回路素子数を削減することができる。
【００４０】
上記の実施例において、負の内部電圧の制御について説明したが、電位の異なる複数の正の内部電圧の制御においても同様に構成可能である。すなわち、電位の異なる二つの正の内部電圧があり、内部電圧間は容量により結合されていて、その内部電圧発生回路の電流駆動能力が小さい場合であっても、同様の手段によってパワーオンセットアップ時の駆動特性を向上させることが出来る。
【００４１】
また、パワーオンセットアップ動作のみならず、ディープパワーダウンからの復帰セットアップ動作においても同様に動作可能である。
【００４２】
なお、発明において、ＶＰＬＴ発生回路１３におけるオーバードライブは、必須ではない。すなわち、同じ方向に昇圧もしくは降圧する複数の内部電圧があり、内部電圧間は寄生容量で結合していてそれぞれ異なる電圧に設定する必要がある場合に適用可能である。そして、複数の内部電圧の内、接地電圧に近い方の内部電圧に対して電流供給回路で電流供給を行い、接地電圧から遠い方の内部電圧に対しては、オーバードライブによって駆動してもよく、あるいは内部電圧発生回路自身の電流駆動能力を増加させた方式等であってもよい。
【００４３】
以上本発明を上記実施例に即して説明したが、本発明は、上記実施例にのみ限定されるものではなく、本願特許請求の範囲の各請求項の発明の範囲内で当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【図面の簡単な説明】
【００４４】
【図１】本発明の第１の実施例に係る半導体集積回路装置の構成を示すブロック図である。
【図２】本発明の第１の実施例に係る電流供給回路の回路図である。
【図３】本発明の第１の実施例に係るパワーオンセットアップ動作における半導体集積回路装置の各部の電圧波形の変化を示すタイムチャートである。
【図４】本発明の第２の実施例に係る電流供給回路の回路図である。
【図５】従来のパワーオンセットアップ動作における半導体集積回路装置の各部の電圧波形の変化を示すタイムチャートである。
【図６】従来のパワーオンセットアップ動作における半導体集積回路装置の各部の電圧波形の変化を示す他のタイムチャートである。
【符号の説明】
【００４５】
１０、１０ａ、１０ｂ  電流供給回路
１１  ＶＮＮ発生回路
１２  ＶＢＢ発生回路
１３  ＶＰＬＴ発生回路
１５  レベルシフト回路
Ｃ１、Ｃ２  結合容量
ＧＮＤ  外部接地電圧
ＮＭ１  Ｎｃｈトランジスタ
ＰＭ１  Ｐｃｈトランジスタ
Ｒ１、Ｒ２  抵抗
ＳＧ１  制御信号
ＳＧ４、ＳＧ５、ＳＧ６  活性化信号
ＶＣＣ    外部電源電圧
ＶＢＢ、ＶＮＮ、ＶＰＬＴ  内部電圧
【図１】
2008135114.tif 000003
【図２】
2008135114.tif 000004
【図３】
2008135114.tif 000005
【図４】
2008135114.tif 000006
【図５】
2008135114.tif 000007
【図６】
2008135114.tif 000008