(57)【要約】【課題】ＭＬＤよりも低演算量で、ＡＳＥＳＳよりも回路規模が小さく、並列処理による高速処理が容易なＭアルゴリズム処理方法とその構成を提供すること。【解決手段】Ｍアルゴリズム処理において、ｖ値シンボルレプリカの中から尤度を高めるｐ個を象限テーブル２０２にて絞込み選択してから尤度計算、生残りレプリカ選択を行うようにした。これにより、所要演算量を従来のＭアルゴリズムのｐ／ｖ倍に低減でき、かつ全シンボルの順位付けを行わずに近傍のｐシンボルのみ選択すればよいので、象限判定テーブル２０２の所要分解能が低く抑えられ、ＡＳＥＳＳより回路規模を低減できる。【選択図】図１
2008182332.tif 000002
【特許請求の範囲】
【請求項１】
ＱＲＭ−ＭＬＤ処理におけるＭアルゴリズム処理方法であって、
ｖ値のシンボルレプリカの中から、尤度を高めるｐ（＜ｖ）個を象限テーブルを用いて絞込み選択し、
絞込み選択したｐ個のシンボルレプリカを用いて、尤度の計算及び生残りレプリカの選択を行う
Ｍアルゴリズム処理方法。
【請求項２】
ＱＲＭ−ＭＬＤ処理に用いられるＭアルゴリズム処理装置であって、
ｖ値のシンボルレプリカの中から、尤度を高めるｐ（＜ｖ）個を絞込み選択する象限テーブルと、
前記絞込み選択されたｐ個のシンボルレプリカと、受信シンボルベクトル要素とのユークリッド距離に基づき尤度計算を行って、生残りレプリカを選択する生残りレプリカ選択部と、
を具備するＭアルゴリズム処理装置。
【請求項３】
前記生残りレプリカ選択部は、
前記生残りレプリカの選択数Ｍと前記シンボルレプリカ選択数ｐに対し、Ｍ×ｐ構成の２次元シフトレジスタを有し、当該２次元シフトレジスタを用いてＭ並列処理を行うことで前記生残りレプリカを選択する
請求項２に記載のＭアルゴリズム処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＩＭＯ（Multiple-Input Multiple-Output）伝送方式を用いた無線ＬＡＮ（Local Area Network）やセルラなどの無線システムに用いられる、Ｍアルゴリズム処理方法及びＭアルゴリズム処理装置に関する。
【背景技術】
【０００２】
近年、移動無線伝送では、ユーザ数を増加させても伝送帯域幅が増加しないチャネル多重方式として、ＭＩＭＯ伝送による空間多重方式（ＳＤＭＡ方式）が盛んに研究されている。この方式は、複数の送受信アンテナ間での電波の伝搬経路の違いに基づいてユーザ信号分離を行うというもので、送信アンテナを増やすことにより、伝送帯域を増加させずに収容ユーザ数を増加できる。
【０００３】
図１２に、一般的なＯＦＤＭ−ＭＩＭＯ伝送システムの構成を示す。同図において送信機１０は、先ず、シンボルマッピング部１１＿０〜１１＿Ｍ−１によってＭ個のビットストリームを並列に対してＱＰＳＫ，１６ＱＡＭなどのシンボルマッピングを行う。次に、送信機１０は、各々にチャネル推定のための既知シンボルを挿入した後、ＯＦＤＭ送信部１２＿０〜１２＿Ｍ−１によってこの信号に対してＩＦＦＴ等のＯＦＤＭ送信処理を施し、ＯＦＤＭ送信処理後の信号を各送信アンテナＴｘＡＮＴ＿０〜ＴｘＡＮＴ＿Ｍ−１から送出する。なお、ここでのＭは後述のＭアルゴリズムにおける生残りレプリカ選択数のＭの意味ではなく送信アンテナ数の意味である。
【０００４】
ここで既知シンボルは、フレーム先頭（既知シンボル送信期間）に、かつ互いに干渉しないように時分割で配置されて送信される。データシンボルは、伝送路で混合されてＮ本の受信アンテナＲｘＡＮＴ＿０〜ＲｘＡＮＴ＿Ｎ−１に到達する。各送受信アンテナ間にはＭ×Ｎ個の伝送路があり、各々は伝搬遅延の異なる複数の伝送路となっている。ここでで、各伝送路の伝搬遅延範囲がＯＦＤＭのＣＰ（Cyclic Prefix）時間長以内であり、かつ送受信機の相対的な移動による瞬時変動もフレーム時間内では一定と見なせるものと仮定すると、ＯＦＤＭの各サブキャリア内では狭帯域のために時間的マルチパスが見えなくなる。従って、サブキャリア毎に送受信複素シンボル間で、次式の関係が成立つ（但し、Ｍ＝Ｎ＝４の場合）。
【数１】
2008182332.tif 000003
【０００５】
受信機２０は、まずＯＦＤＭ受信部２１＿０〜２１＿Ｎ−１によって受信信号ｒ０〜ｒＮ−１に対してＦＦＴ等のＯＦＤＭ受信処理を行い、ＯＦＤＭ受信処理後の信号をサブキャリアスイッチ（サブキャリアＳＷ）２２に送出する。サブキャリアスイッチ２２は、後段の回路でサブキャリア毎に並列に処理を行うように、ＯＦＤＭ受信処理後の信号を振り分ける。
【０００６】
チャネル推定部２３は、時分割多重された既知受信シンボルを用いてチャネル推定を行う。つまり、式（１）から容易に理解できるように、チャネル推定部２３は、既知シンボルｓ０のみが送信された時刻の受信シンボルｒ０，ｒ１，ｒ２，ｒ３からはチャネル推定値ｈ００，ｈ１０，ｈ２０，ｈ３０を計算し、以下、既知シンボルｓ１のみが送信された時刻………というように処理を行うことで、チャネル推定値からなる伝送路行列の全要素を求める。
【０００７】
次に、受信機２０は、信号分離部２４＿０〜２４＿Ｎ−１によってこのチャネル推定値を用いてサブキャリア毎に信号を分離し、ストリームスイッチ（ストリームＳＷ）２５によって分離信号毎にサブキャリア信号をまとめ、シンボル判定部２６＿０〜２６＿Ｍ−１によってシンボル判定を行うことで、各送信ブランチから送信されたデータに相当するビットストリームを得る。
【０００８】
ここで一般にＭＩＭＯ信号の分離アルゴリズムには、大きく分けて、以下の３つがある（非特許文献１参照）。
（１）空間フィルタバンク（ＳＦ：Space Filtering）
（２）干渉キャンセラ（ＩＣ：Interference Cancellar）
（３）最尤判定（ＭＬＤ：Maximun Likelyhood Decision）
【０００９】
図１３に空間フィルタバンク処理を用いた信号分離処理の概念、図１４に干渉キャンセラ処理を用いた信号分離処理の概念、図１５に最尤判定処理を用いた信号分離処理の概念を示す。
【００１０】
図１３に示すように、空間フィルタバンク処理を用いた分離処理を行う受信機３０は、チャネル推定部３１でチャネル推定値を計算し、等化部３２によって空間フィルタバンク処理を用いた等化処理を行う。すなわち、等化部３２は、受信シンボルにチャネル推定値の逆行列を掛けて等化処理を行ことで分離処理を行い、分離後の信号をシンボル判定部３３に送出する。
【００１１】
図１４に示すように、干渉キャンセラ処理を用いた分離処理を行う受信機４０は、内部に空間フィルタバンク処理を行う等化部４２を有している。受信機４０は、チャネル推定部４１でチャネル推定値を計算し、等化部４２によって空間フィルタバンク処理を用いた等化処理、すなわち受信シンボルにチャネル推定値の逆行列を掛けるといった等化処理を行うことで、空間多重された信号を分離し、シンボル判定部４３で等化出力をシンボル判定し、この判定結果を伝送路変動付与部４４に送出する。伝送路変動付与部４４は、判定結果にチャネル変動を掛けることでレプリカを生成する。ここでレプリカとして、各受信アンテナにおける干渉成分のみを発生させるのがポイントで（つまり干渉レプリカ）、受信機４０は、この干渉レプリカを減算器４５で受信シンボルから差引くことでＳＩＲを改善し（干渉キャンセルし）、干渉キャンセル後の信号をシンボル判定部４６に送出する。干渉キャンセラ処理を用いた分離処理においては、干渉レプリカ生成の際に非線形処理であるシンボル判定を行うことで、雑音や干渉成分の抑圧を行うので、単なる空間フィルタバンク処理を用いた分離処理よりも良い特性が得られるが、逆にこのシンボル判定を誤る（レプリカ判定誤り）と、特性が大きく劣化する。
【００１２】
図１５に示すように、最尤判定（ＭＬＤ）処理を用いた分離処理を行う受信機５０は、受信機内部の擬似ＭＩＭＯ伝送路を用いて、全送信シンボルベクトル候補に対するレプリカを生成し、実際の受信シンボルベクトルとのユークリッド距離が最小になる送信シンボルベクトル候補を選択するというものである。具体的には、受信機５０は、チャネル推定部５１によってチャネル推定値を計算し、伝送路変動付与部５２によって送信シンボル候補発生部５３で発生した送信シンボルベクトル候補ｓｑにチャネル変動を掛けることにより、全送信シンボルベクトル候補に対するレプリカを生成する。そして、減算器５４によって実際の受信シンボルベクトルからレプリカを減算し、減算結果を送信シンボル候補選択部５５に送出する。送信シンボル候補選択部５５では、送信シンボル候補と減算結果とに基づいて、実際の受信シンボルベクトルとのユークリッド距離が最小になる送信シンボルベクトル候補を選択し、選択した送信シンボルベクトル候補をシンボル判定部５６に送出する。
【００１３】
図１６は、ＭＬＤ処理を用いた分離処理を行う受信機５０の構成を改めて詳細に表したものである。ＭＩＭＯ送信機から送信される送信シンボルｓｉはＭ次元複素ベクトルであり、ＭＩＭＯ伝送路はＮ×Ｍ複素行列で表される。このため送信シンボルベクトルｓｉの各要素は互いに干渉しあって受信され、各受信コンスタレーションはかなり複雑な形状になる。一方、ＭＩＭＯ受信機５０内部では、チャネル推定値（Ｎ×Ｍ複素行列）を用いた擬似ＭＩＭＯ伝送路（伝送路変動付与部５２）に全送信シンボルベクトル候補を入力してレプリカを計算し、実際の受信シンボルベクトルとユークリッド距離が最小になるレプリカを生成する元となった送信シンボルベクトル候補を判定結果として選択する。最尤判定は、最適信号検出理論に従った最も優れた伝送特性が得られる方式である。しかし、特にＭＩＭＯでは送信シンボルベクトル候補ｓｑもＭ次元ベクトルになるので、非常に多く（例えばＭ＝４，１６ＱＡＭの場合、１６４＝６５５３６個）のレプリカを発生させ、各レプリカについて演算を行う必要がある。このため所要演算量が膨大になり、実現には簡易アルゴリズムが必須とされる。
【００１４】
この簡易ＭＬＤアルゴリズムの一つとして、ＱＲＭ−ＭＬＤ（非特許文献１参照）がある。ＱＲＭ−ＭＬＤは、以下のような処理を適用した簡易ＭＬＤアルゴリズムである。
＜１＞チャネル推定行列のＱＲ分解を利用した階層型推定
＜２＞Ｍアルゴリズムによる探索領域制限
ここで、＜１＞については、まずチャネル推定値を、次式のようにＱＲ分解する。
【数２】
2008182332.tif 000004
【００１５】
式（２）は、グラム＝シュミットの正規直交化を用いて実行でき、任意の大きさの行列に適用可能である（非正則行列の場合はｒａｎｋ外の要素が０になる）。なお式（２）はＮ≧Ｍの場合を示しているが、以下では説明を簡単化するためにＭ＝Ｎとする。
【００１６】
図１７は、図１６のＭＬＤ処理ブロック図に式（２）を適用した場合の構成を示す図である。ユニタリ行列とは、逆行列が複素転置で得られる、Ｑ−１＝ＱＨなる複素行列のことなので、チャネル推定誤差や受信機雑音を無視して考えると、ＱＨ≒ＱＨ・（チャネル推定行列）＝ＱＨ・ＱＲ＝Ｒの関係が成り立ち、ＭＩＭＯ伝送路とＱＨを合わせた伝送路行列はＲになる。つまり上三角行列Ｒを擬似伝送路行列として用いたＭＬＤ受信機になる。すると同図におけるレプリカｘｑｉは、次式のように計算できる。
【数３】
2008182332.tif 000005
【００１７】
実際上、ＭＬＤ受信機６０は、チャネル推定部６１と、ＱＲ分解部６２と、ＱＨ演算部６３と、上三角行列（Ｒ）算出部６４と、ＱＨ演算部６３により得られた受信シンボルベクトルｘｉから上三角行列算出部６４により得られたレプリカベクトルｘｑｉを減算する減算部６５と、シンボル判定処理部６６とを有する。
【００１８】
ところで、式（３）を下から上に眺めると、１行進む毎に送信シンボル候補がｓｑＮ−１，ｓＮ−２，・・・，ｓｑ０の順に１個ずつ増えることがわかる。これは受信時系列ｘｑＮ−１，ｘｑＮ−２，・・・，ｘｑ０に対して送信シンボル候補ｓｑＮ−１，ｓｑＮ−２，・・・，ｓｑ０を用いながらレプリカｘｑＮ−１，ｘｑＮ−２，・・・，ｘｑ０を順次発生させ、ユークリッド距離最小のシンボルを順次選択してゆけることを意味する。これが階層型推定である。
【００１９】
そこで、シンボル選択をシリアル処理で行うことを想定し、図１７のＱＨ演算部６３の後段にＰ／Ｓ（パラレル／シリアル）変換部を追加して等価変換を行うと、結果的に図１８に示すような構成が得られる。なお、図１８の構成において、ＱＨ演算部６３とＰ／Ｓ変換部７２とをまとめて行列ＱＨの行ベクトルを用いた時変複素フィルタ７１と呼ぶことができ、上三角行列算出部６４は行列Ｒの行ベクトルを用いた時変複素フィルタと呼ぶことができる。また、図１８の構成において、上三角行列算出部６４と、減算部６５と、シンボル判定処理部６６は、Ｍアルゴリズム処理部８０を構成している。
【００２０】
Ｍアルゴリズムは、図１８において、受信シンボルベクトル要素とシンボルレプリカのユークリッド距離‖εｑｉ‖２が小さいものから順にＭ個ずつ選択しながら、最終的に尤も確からしいシンボルベクトルを判定するというものである。以下にＭアルゴリズムの処理ブロック図を導くためにその詳細を述べる。なお、以下では送受信アンテナ数は共にＮで、ＭはＭアルゴリズムにおける生残りレプリカ選択数を表すことにする。
【００２１】
Ｍアルゴリズムをビタビアルゴリズムに対応させて説明するため、まずパスメトリックを定義する。図１８のＭアルゴリズム処理部８０には長さＮの受信シンボル列｛ｘＮ−ｉ，ｉ＝１，２，・・・，Ｎ｝が順次入力してくるので、時刻ＬにおけるパスメトリックＰＭＬは時刻ｉ＝１，２，・・・，Ｌにおける受信シンボルとレプリカの２乗誤差の和であり、式（３）のレプリカ生成式を用いると次式になる。
【数４】
2008182332.tif 000006
【００２２】
これよりさらに次式のような漸化式が得られる。
【数５】
2008182332.tif 000007
【００２３】
ここで、式（５）におけるＢＭＬ−１，Ｌは時刻Ｌ−１から時刻Ｌに遷移する際のブランチメトリックであり、次式のように表される。
【数６】
2008182332.tif 000008
【００２４】
ここで、式（６）における右辺第２項は時刻ＬまでにＭ個ずつ選択された送信シンボル候補ｓｑＮ−ｊ，ｊ＝１，２，・・・，Ｌ−１によって計算される項であり、次式のようにＴＭＬ−１，Ｌと表すことにする。
【数７】
2008182332.tif 000009
【００２５】
ここでベクトルｚｑＬ−１は、時刻Ｌ−１までに選択したシンボル列で、Ｍアルゴリズム処理部８０の状態を表す。ｚｑＬ−１の各要素シンボルｚｑＮ−ｊは、ｓｑＮ−ｊが取り得るｖ値の中からＭ個が選択されたＭ値シンボルということになる（但し値は不均等）。こうして選ばれるベクトルｚｑＬ−１は、次元を拡大しながらも常にＭ個存在するので、これをｚｑＬ−１（ｋ），ｋ＝１，２，・・・，Ｍと表すことにする。すると定義式から状態ｚｑＬ−１（ｋ）に対応してＰＭＬ−１とＴＭＬ−１，Ｌが共にＭ個存在しなければならないので、ＰＭＬ−１（ｋ），ＴＭＬ−１，Ｌ（ｋ）  ，ｋ＝１，２，・・・，Ｍと表す。なおＢＭＬ−１，Ｌは、ＴＭＬ−１，ＬとｓｑＮ−Ｌの組合せのＭｖ個が計算されるので、ＢＭＬ−１，Ｌ（ｌ）  ，ｌ＝１，２，・・・，Ｍｖと表す。但し、ＰＭＬ−１（ｋ）とＴＭＬ−１，Ｌ（ｋ）が１対１で対応しているため、結局ＰＭＬ（ｋ）＝ＰＭＬ−１＋ＢＭＬ−１，Ｌ（ｌ）はＭｖ個の組合せの和からＭ個選択することになる。
【００２６】
Ｍアルゴリズムをビタビアルゴリズムで実行する場合の第Ｌステップは、次式のようにまとめられる。
【数８】
2008182332.tif 000010
【００２７】
図１９は、式（８）のＭアルゴリズムを導入したＱＲＭ−ＭＬＤ受信機のＭアルゴリズム処理部８０の処理ブロック図であり、図２０はその第Ｌステップ目の処理ブロック図である。
【００２８】
図２０に示した第Ｌステップ処理部８１は、ＴＭＬ−１，Ｌ（ｋ）演算部８２と、加算部８３、８４、８５と、可変利得増幅部８６と、二乗誤差算出部８７と、生残りレプリカ選択部（Ｍ＿Ｍｉｎ）８８と、セレクタ（ＳＥＬ）８９、９０、９１と、候補追加部９２とを有する。なお、これら各要素は、式（８）を実行するためのものであり、各々の機能は図から明らかなので、その詳細な説明は省略する。
【００２９】
ＱＲＭ−ＭＬＤ処理では、ＱＲ分解によって図２０のようなシンボル単位での順序処理を適用すると共に、Ｍアルゴリズムによってシンボルレプリカの選択範囲を狭めることで、大幅に所要演算量を削減している。
【００３０】
ところで、図２０のＱＲＭ−ＭＬＤ処理（第Ｌステップ処理）では、全ての組合せの加算を計算する箇所が、加算部８４、８５の２箇所ある。そこでは、複素数値の２乗ノルム計算が実行される。このことは非常に多くの２乗ノルム計算を実行しなければならないことを意味し、所要演算量を増加させている。
【００３１】
ところで、生残りレプリカ選択を行っているＭ＿Ｍｉｎ関数の実行位置を、図２１のように［１］及び［２］の位置に移動できたとすると、上述の２箇所の加算器８４、８５への入力数を低減できるので、それに伴って２乗ノルムの演算回数が大幅に低減され、所要演算量が激減する。
【００３２】
このように生残りレプリカを先行して選択するようにしたのが、ＡＳＥＳＳ（Adaptive Selection of Surviving Symbol replica candidate）アルゴリズムである。従って、具体的なＡＳＥＳＳアルゴリズムの導出は、選択処理を如何にして図２１に示す［１］及び［２］の位置に移動するかによって示される。
【００３３】
図２１の［１］への処理移動は、ブランチメトリック値が大きくなるシンボル候補を簡単な方法で判定して計算から除外することによって行う。このためには上述の加算部（実際は減算部）８４への入力であるｘＮ−Ｌ−ＴＭＬ−１，Ｌ（ｋ）とｒＮ−ＬＮ−Ｌ・ｓｑＬ（ｈ）を評価できればよい。ここで、ＱＲ分解で得られる三角行列Ｒの対角要素ｒＮ−ＬＮ−Ｌは必ず正実数であるから、全送信シンボル候補ｓｑＬ（ｈ），ｈ＝０，１，・・・，ｖ−１についてｒＮ−ＬＮ−Ｌ・ｓｑＬ（ｈ）をプロットしたものはコンスタレーションと相似形なので、図２２のようなＩ−Ｑ平面上のユークリッド距離として評価できる（但し図２２は１６ＱＡＭの場合で１／ｒＮ−ＬＮ−Ｌ倍して正規化して表している）。
【００３４】
ＡＳＥＳＳアルゴリズムでは、図２３のように、各生残り状態ｚｑＬ−１（ｋ），ｋ＝０，１，・・・，Ｍ−１毎にｘＮ−Ｌ−ＴＭＬ−１，Ｌ（ｋ）を計算して象限テーブルのアドレスとし、そこからユークリッド距離の小さいものから順にｖ個のシンボル番号を読み出すことによって順位付けを行い、その結果を長さｖのシフタＭ個に記憶する。なおここでは順位付けまでを行って２乗ノルム計算まで行わないのがポイントである。
【００３５】
図２１における［２］への処理移動は、前段の生残りパスメトリック値ＰＭＬ−１（ｋ），ｋ＝０，１，・・・，Ｍ−１を並替える（ソート処理）ことから始める。この時、上記［１］の順位付けと上記ソート処理の結果は、図２４のように表わされる。図２４（ａ）に示すように、各ＰＭＬ−１（ｋ）は、各々ｖ個の送信シンボル候補によるブランチメトリックを加算し得るようにしているので、各々ｖ個ずつコピーして同数にしている。これらのＭｖ組の加算候補の中で、加算結果が最小になるのは、ＰＭＬ−１（０）と、それに対応する送信シンボル候補の中で最小と順位付けられた候補（図２４（ｂ）の例では“１”）とを加算した場合であると考えられる。
【００３６】
そこで、この組に関して式（８）を実行してＰＭＬ（０）とする。すると、ＰＭＬ−１（０）との組からはＰＭＬ（０）未満の結果は得られないので、ＰＭＬ（０）とＰＭＬ−１（ｋ），ｋ＝１，・・・，Ｍ−１に関してソート処理を行い、上述と同様に最小の結果が得られると思われる組について式（８）を実行する。このような処理を合計Ｍ回行うと生残りパスメトリック値ＰＭＬ（ｋ），ｋ＝０，１，・・，Ｍ−１と対応する生残り状態ｚｑＬ−１（ｋ），ｋ＝０，１，・・・，Ｍ−１が得られることになる。なお上述の加算の組合せで“結果が最小になると考えられる組”と述べたのは、［１］の結果がシンボルの順位付けまでしか行っていないため、実際にブランチメトリックを計算して加算したら必ずしも最小でない可能性があることを意味している（あくまで状況証拠的に組合せを選択している）。
【００３７】
図２５は、上述の［１］及び［２］への移動処理を組み合わせたＡＳＥＳＳの処理ブロック図である。図２５の第Ｌステップ処理部１０１は、ＴＭＬ−１，Ｌ（ｋ）演算部１０２と、加算部１０３、１０４、１０５と、可変利得増幅部１０６、１０７と、１／ｘ乗算部１０８と、二乗誤差算出部１０９と、送信シンボル候補番号テーブル１１０と、シフタ１１１と、選択・シフタ制御部１１２と、Ｉ／Ｑマッピング部１１３と、ＵＭ値によってソートを行うソート機能付ＲＡＭでなるソートメモリ１１４と、シフタ選択部１１５と、セレクタ（ＳＥＬ）１１６と、候補追加部１１７とを有する。
【００３８】
同図において、第Ｌステップ処理部１０１は、まず、ソートメモリ１１４を用いて、生残りパスメトリック値ＰＭＬ−１（ｋ），ｋ＝０，１，・・・，Ｍ−１のソートと、各生残り状態ｚｑＬ−１（ｋ），ｋ＝０，１，・・・，Ｍ−１に対する全シンボル候補の順位付けを行う。なお実際のソートはＰＭＬ−１（ｋ）をＵＭ（ｋ）にコピーしてＵＭ（ｋ）値に関して行う。ここでＵＭ（ｋ）は加算結果によって逐次更新されるレジスタであり、ソートメモリ１１４は各ＵＭ（ｋ）に対してＰＭＬ−１（ｋ），各ＰＭＬ−１（ｋ）の使用回数（ｖ回以下でなくてはならない）を管理するカウンタＣＮＴ（ｋ）及び生残り状態番号ｋが一緒にソートされる構造になっている。
【００３９】
この状態ではソートメモリ１１４の最小生残りパスメトリック値はＰＭＬ−１（０）なので、ソートメモリ１１４はＣＮＴ（０）を＋１して生残り状態番号ｋ＝０を出力する。すると、シフタ１１１から、ｋ＝０により順位付け結果が格納されている０番目のシフタ出力が選択されて式（８）の演算が実行される。その後シフタ１１１の中の０番目のシフタは１つ上シフトする。なおこの時セレクタ１１６によって選択されたシンボル候補は、候補追加部１１７によって状態ｚｑＬ−１（０）に追加されて状態ｚｑＬ（０）として出力される。一方、上述の式（８）の演算結果ＰＭＬ（０）は生き残りパスメトリック値として出力されるが、同時にＵＭ（０）値を上書きする。
【００４０】
以後、ソートメモリ１１４を用いて、ＵＭ（ｋ）値に関してソートを行う。同様の処理をＭ回実行すれば第Ｌステップ処理は完了する。但しソート後の状態番号ｋでは、カウンタ値がｖ以上の場合は出力せず次候補を出力する必要がある。
【００４１】
以上のようにＡＳＥＳＳアルゴリズムでは、生残りレプリカを準最適に先行選択することにより、２乗ノルムの計算回数をＭ回にまで減らすことができるので、通常のＱＲＭ−ＭＬＤに対して大幅に乗算回数を削減することができる。
【特許文献１】特開平６−２５２９３９号公報
【非特許文献１】大鐘：「ＭＩＭＯシステムの起訴と要素技術」，電子情報通信学会，アンテナ・伝搬における設計・解析ワークショップ（第２９／３０回），２００４／１１
【発明の開示】
【発明が解決しようとする課題】
【００４２】
しかしながら、上記従来のＡＳＥＳＳアルゴリズムにおいては、以下のような問題があった。
（１）象限テーブルの高分解能化による規模の増大
（２）大量のメモリ使用による規模の増大
（３）並列処理が適用できないことによる高速伝送への対応困難
【００４３】
上記（１）は、ＡＳＥＳＳアルゴリズムが全シンボル候補の順位付けを行うことに起因する問題である。例えば図２２及び図２３の象限判定において“（ｘＮ−Ｌ−ＴＭＬ−１，Ｌ（ｋ））／ｒＮ−ＬＮ−Ｌに近いシンボル候補を４個選択する”のならＩ−Ｑ平面の分解能はかなり粗くてもよいが、“１２番と１３番のシンボルのどちらが近いか”を正しく判定するにはかなり高分解能にしないとできないことは容易にわかる。この問題はシンボルの多値数ｖが大きくなるほど顕著になる。
【００４４】
上記（２）は、ＡＳＥＳＳアルゴリズムが乗算回数を削減するために、各ステップ処理で、最初にソートやシンボルの順位付けを全て行ってメモリに格納した後に、レプリカを先行選択しながらノルム計算を行うようにしているためである。汎用的なプロセッサと異なって演算内容や手順があらかじめ決まっている組込み機器では、乗算器は加算器とシフトで構成することで小規模化し、並列処理を行うとコストパフォーマンスが良くなる。その場合、乗算器の回路規模は高々レジスタ数程度であるから、回路規模は使用メモリ量で決定されると言える。この問題もシンボルの多値数ｖが大きくなるほど顕著になる。
【００４５】
上記（３）は、ＡＳＥＳＳがその名の通り信頼度情報に基づいて適応的に生残りレプリカを選択することに起因する。つまりソート処理、レプリカの先行選択、尤度計算を含むフィードバックループを構成し、本質的にシリアル処理を行う演算構造になっているため、並列処理が適用できず、より高速な伝送に適用する場合実現が困難になる。また最近の進んだＬＳＩプロセスではゲート遅延よりも配線遅延がネックになってきており、このような複雑な処理を高速動作させることは困難になってきている。
【００４６】
本発明は、かかる点に鑑みてなされたものであり、ＭＬＤよりも低演算量で、ＡＳＥＳＳよりも回路規模が小さく、並列処理による高速処理が容易なＭアルゴリズム処理方法とその構成を提供することを目的とする。
【課題を解決するための手段】
【００４７】
かかる課題を解決するため本発明のＭアルゴリズム処理方法及びＭアルゴリズム処理装置は、ＡＳＥＳＳのような多値数ｖの全送信シンボル候補ｖ個の順位付けを行う象限判定ではなく、上位ｐ（＜ｖ）個のシンボルを選択出力するシンボル候補選択数制限付象限判定を導入するようにした。
【００４８】
これにより、以下のような改善が得られる。
（１）シンボル選択数制限により、所要演算量を従来のＭアルゴリズムのｐ／ｖ倍に低減できる。
（２）全シンボルの順位付けを行わず近傍のｐシンボルのみ選択すればよいので、象限判定テーブルの所要分解能が低く抑えられ、ＡＳＥＳＳより回路規模を低減できる。
（３）生残り判定を先行処理するためのレジスタが不要で、ＡＳＥＳＳより回路規模を低減できる。
（４）生残り判定を先行処理しないのでフィードバック不要で、並列高速処理が可能である。
（５）シンボル選択数ｐは変調方式に依存しないパラメータなので、適応変調に対して同じ回路が適用でき、一定の演算量で実行可能である。
【００４９】
なお、上記改善点については、以下のことが言える。
（１）について  ：  乗算回数で所要演算量を表した場合には、本発明の方式よりもＡＳＥＳＳの方が演算量は少ない。
（２），（５）について  ：  ２つのシンボル候補のどちらに近いかを正しく判定するには受信点が両者の垂直２等分線で分割された平面のどちらに属するかの判定が必要で、本質的に無限の分解能が必要である。しかも変調方式が変わると判定に用いる垂直２等分線の数も増大するので、テーブルの共用化は困難である。ところが、受信点近傍のｐ個の選択は低分解能テーブルで実行できる（極端な例はｐ＝１の時で、普通の硬判定になるが格子状のしきい値でよい）。しかも、多値数のみ異なるＱＡＭでは受信点近傍のコンスタレーション構造は等しいので、レベルのみ調整すれば同じテーブルを使用することができる。
（３）について  ：本発明はＡＳＥＳＳよりも乗算回数が多いが、乗算器の回路規模は大規模なレジスタよりも少なくて済む。例えば加算とシフトで乗算を行えば、乗算器はレジスタ３個程度の規模（和と桁上げを保存するレジスタが２ワードと加減算器を１ワード分と考えた場合）で済み、アレイ型乗算器でも高々語長分（１６ｂｉｔ乗算器なら１６ワード相当）で済む。
【発明の効果】
【００５０】
上述したように本発明によれば、ＭＬＤよりも低演算量で、ＡＳＥＳＳよりも回路規模が小さく、並列処理による高速処理が容易なＭアルゴリズム処理方法及びＭアルゴリズム処理装置を実現できる。
【発明を実施するための最良の形態】
【００５１】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００５２】
（実施の形態１）
本実施の形態の特徴は、シンボル候補選択数制限付象眼判定を適用することにより、図２０に示した従来のＭアルゴリズムの所要演算量を削減し、かつ図２５に示した従来のＡＳＥＳＳアルゴリズムよりも回路規模を低減した点にある。
【００５３】
以下、本実施の形態について、図１〜図４を用いて説明する。
【００５４】
図１に、本実施の形態によるシンボル候補選択数制限付象眼判定処理を適用したＭアルゴリズム処理ブロックを示す。実際上、図１は、図１９に示したＱＲＭ−ＭＬＤ受信機のＭアルゴリズム処理部の中の、第Ｌステップ目の処理ブロック図を示したものである。なお、図１では、図２０との対応部分には図２０と同一符号を付した。
【００５５】
図１の第Ｌステップ処理部２０１は、図２０の第Ｌステップ処理部８１の構成に加えて、送信シンボル候補番号テーブル２０２（以下、これを象限テーブル２０２と呼ぶこともある）と、Ｉ／Ｑマッピング部２０３と、１／ｘ乗算部２０４と、可変利得増幅部２０５とを有する。第Ｌステップ処理部２０１は、各要素は、式（８）を実行するためのものであり、各々の機能は図から明らかなので、その詳細な説明は省略する。但し、本実施の形態の第Ｌステップ処理部２０１は、象限テーブル２０２によって、新たに選択するｖ個の送信シンボル候補をｐ（＞ｖ）個に削減するので、式（８）におけるｖは、ｖ＝０，１，………，ｐとなる。
【００５６】
つまり、本実施の形態の第Ｌステップ処理部２０１は、新たに選択するｖ個の送信シンボル候補を象限テーブル２０２にてｐ個選択することで送信シンボル候補数を減らし、以降は図２０の従来のＭアルゴリズムと同様の処理を行う。これにより、所要演算量はｐ／ｖ倍に低減される。
【００５７】
象限テーブル２０２は、図２２及び図２３で述べたＡＳＥＳＳで用いるものとほぼ同様のものであるが、テーブル出力はｖ個のシンボル全ての順位ではなく、受信点に近いｐ個のシンボル番号である。従って、この時点でテーブルのメモリ容量はＡＳＥＳＳのｐ／ｖ倍に削減されているが、加えて、本実施の形態の場合、選択したｐ個の順位は問題にしないので、テーブル分解能をさらに低減してもよくなる。
【００５８】
シンボル候補選択数ｐについては、図２のように考えることができる。本来Ｍアルゴリズムで行いたいのは、Ｎ次元受信複素ベクトルとユークリッド距離が最小のレプリカを生成する、各要素がｖ値の複素Ｎ次元ベクトルを判定して選択することであるから、最終的に選択されるベクトルの各要素は受信複素ベクトルの各要素近傍のものと考えられる。仮に受信複素ベクトルの要素に隣接する候補が選ばれるとすると、図２の１６ＱＡＭの例から考えると受信点から近い５個程度を選択すればよく、実用的にはｐ＝４程度でもよいと思われる。
【００５９】
図３は、図２４のＡＳＥＳＳ動作説明図に対応させた、本実施の形態でのＭアルゴリズム処理の動作説明図である。ＡＳＥＳＳと大きく異なっている点は、図３（ｂ）に示すように、送信シンボル候補がＡＳＳＥＳＳではシンボル番号であったが、本実施の形態では象限テーブル２０２で選択されたｐ個のシンボル番号についてノルム計算まで実行してしまうので、ブランチメトリック値になっている点である。また、それに伴い、図３（ａ）に示すように、生残りパスメトリック値のコピー数もｖ個でなくｐ個になっている点である。ＡＳＥＳＳでは、図２４（ａ）と図２４（ｂ）の対応する部分の和が最小になると思われる組を逐次選択しながら実行していったが、本実施の形態では、図３（ａ）と図３（ｂ）の全Ｍｐ組（因みに通常のＭアルゴリズムではＭｖ組）の計算を実行してからＭ個の生残り選択を行う。
【００６０】
このことは、ＡＳＥＳＳは全Ｍｖ組の中からよさそうなＭ個を選択しながら実行しているが、本実施の形態は全Ｍｖ組からではなく、Ｍ個のグループから均等にｐ個ずつ候補を絞込んでから選択していることを意味する。つまり極端な場合、ＡＳＥＳＳでは全ての生残り選択結果がＰＭＬ−１（０）について計算されたＭ個になり得るのに対して、本実施の形態ではそのような選択結果は生じ得ない。従って、本実施の形態によって得られる伝送特性は選択の自由度が小さい分ＡＳＥＳＳより劣化するが、シンボル候補選択数ｐを大きくすることによってその差は小さくなってゆく。
【００６１】
図４は、本実施の形態のＭアルゴリズム処理を行った場合の計算機シミュレーションによる伝送特性例である。この図から、本実施の形態のＭアルゴリズム処理ではｐ＝８程度で、従来のＡＳＥＳＳアルゴリズムとの性能差は殆ど無くなることがわかる。なお、この性能差は、各生き残りパスメトリック値ＰＭＬ−１（ｋ），ｋ＝０，１，・・・，Ｍ−１の値のバラツキが大きいほど現れやすいと考えられるので、各伝送路利得を分散１の独立な複素ガウス変数でモデル化した正規化ＭＩＭＯ伝送路でも、シミュレーションでは劣化が強調されていると考えられる。
【００６２】
以上説明したように、本実施の形態によれば、Ｍアルゴリズム処理において、ｖ値シンボルレプリカの中から尤度を高めるｐ個を象限テーブル２０２にて絞込み選択してから尤度計算、生残りレプリカ選択を行うようにしたことにより、ＭＬＤよりも低演算量で、ＡＳＥＳＳよりも回路規模が小さい簡易ＱＲＭ−ＭＬＤアルゴリズム処理方法を実現できる。
【００６３】
（実施の形態２）
本実施の形態では、実施の形態１で提示した簡易ＱＲＭ−ＭＬＤアルゴリズム処理を実行する回路構成について説明する。本実施の形態で提示する回路構成は、実施の形態１における簡易Ｍアルゴリズム処理を２次元シフタを用いて並列処理すると共に、伝送状況に応じてＭアルゴリズム処理／簡易Ｍアルゴリズム処理を選択切換え可能にしたものである。
【００６４】
なお、以下の説明では、改めて送信アンテナ数及び受信アンテナ数をともにＭで表し、これまでＭで表してきた生残りパスメトリック選択数を、ステップ毎に設定されるＳＬで表すことにする。
【００６５】
図５Ａに、本実施の形態によるＭアルゴリズム処理部の全体構成を示し、図５Ｂに、単位回路の構成を示す。図５Ａに示すように、Ｍアルゴリズム処理部３００は、並列に設けられた複数のＭアルゴリズム単位回路３００−１〜３００−＊を有する。Ｍアルゴリズム単位回路３００−１〜３００−＊は処理遅延に応じた数だけ設けられており、Ｍアルゴリズム処理部３００は単位回路３００−１〜３００−＊をスイッチさせながらＭアルゴリズム処理を並列実行する。
【００６６】
図５Ｂは、各Ｍアルゴリズム単位回路３００−１（３００−２〜３００−＊）の構成例を示すものである。図５Ｂの単位回路は、Ｍ本の受信アンテナからのシンボルベクトルに対して実施の形態１で説明したＭステップ処理を行うもので、１ステップ処理毎に生き残りパスメトリックと生き残り状態をフィードバックさせながら同じ回路を用いて処理してゆく。なお各ステップ処理を単位回路のパイプライン処理で実現することも可能であるが、本実施の形態ではこれを並列処理で実現している。
【００６７】
図６に、単位回路３００−１（３００−２〜３００−＊）の詳細構成を示す。ここでは生残りパスメトリック選択数（生残りレプリカの選択数）ＳＬの最大値を１６とし、１６個のパスメトリック演算回路を並列動作させる。以下では簡単のためにＳＬ＝１６一定として説明するが、ＳＬ値に対応して動作させるパスメトリック演算回路の数を切替えるようにすれば、低消費電力化を図ることもできる。また送信シンボル候補選択数（シンボルレプリカ選択数）はｐ＝４とする。
【００６８】
単位回路３００−１（３００−２〜３００−＊）は、パスメトリック演算回路４０１、パス選択回路４０２、フィードバック制御回路４０３、シフタＩ／Ｏ制御回路４０４を有する。
【００６９】
図７に第ｋ番目の生残り状態に対するパスメトリック演算回路４０１の詳細構成、図８にパス選択回路４０２の詳細構成、図９にフィードバック制御回路４０３の詳細構成、図１０にシフタＩ／Ｏ制御回路４０４の詳細構成を示す。
【００７０】
パスメトリック演算回路４０１は、各生残りパスメトリック値に対し式（４）を実行して更新し、パス選択回路４０２はその中から小さいものから順に１６（＝ＳＬ）個を次ステップの生残りパスメトリック値として選択する。ここで各パスメトリック演算回路は、更新に用いた追加送信候補シンボルと、どのパスメトリック演算回路で計算された更新値であるかを示すＰＭ番号（一定入力値）とをパスメトリック更新値の付加情報として一緒に出力する。フィードバック制御回路４０３は、この付加情報を基に、生残り状態を示すシンボル列を更新し、生残りパスメトリック値をシフタＩ／Ｏ制御回路４０４に転送する。
【００７１】
なお各パスメトリック演算回路は、４（＝Ｐ）本の巡回シフタで接続されており、この巡回シフタを用いて、後述するようにブランチメトリックの並列計算や各パスメトリック演算回路に異なる値を転送する。シフタＩ／Ｏ制御回路４０４は、これらの動作や転送データを制御するものである。
【００７２】
また各パスメトリック演算回路への共通入力である受信シンボル、行列Ｒの行ベクトル及び変調方式によらず共通の象限判定テーブルを使用するためのレベル調整係数Ｃｏｅｆｆは、時分割でパラレル入力する。
【００７３】
図１１は、図６の単位回路における第Ｌステップ処理の基本タイミングチャートであり、１シンボルクロック時間で複素乗算が１回、または１６シフト転送が可能であることを仮定して作成したものである。図６の動作説明は、図１１を用いて以下のように行える。
【００７４】
［１］先頭のシンボルクロック時間（以降、第０シンボルクロック時間と呼ぶ）  ：  入力
【００７５】
（１）共通バス関連
・受信シンボルｘＭ−Ｌ−１を全パスメトリック演算回路４０１のＲｅｇ０／１（図７）に格納する。
・象限判定テーブル用レベル調整係数Ｃｏｅｆｆを変調方式に応じシフタＩ／Ｏ制御回路４０４（図１０）からテーブル読出しし、全パスメトリック演算回路４０１のＲｅｇ２（図７）に格納する。
【００７６】
（２）巡回シフタ関連
・前段の各生残りパスメトリック値ＰＭＬ−１（ｋ），ｋ＝０，１，・・・，Ｍ−１をフィードバック制御回路４０３（図９）で分離してシフタＩ／Ｏ制御回路４０４（図１０）経由で取込みながら、ＳＬ回シフトアップして最右列で各パスメトリック演算回路４０１のＲｅｇ３（図７）に格納する。
・前段の各生残り状態ベクタの第０要素ｚｑ０（ｋ），ｋ＝０，１，・・・，Ｍ−１をフィードバック制御回路４０３（図９）からシフタＩ／Ｏ制御回路４０４（図１０）経由で取込みながら、ＳＬ回シフトアップして右から２列目のシフタに格納する。その際シフタＩ／Ｏ制御回路４０４（図１０）のフィードバックＯＮ／ＯＦＦ制御はＯＮとする。
【００７７】
［２］第ｉ（ｉ＝１〜Ｌ）シンボルクロック時間  ：  巡回積分によるＴＭＬ，Ｌ−１の計算
【００７８】
（１）共通バス関連
・行列Ｒの第Ｍ−Ｌ−１行ベクトルの要素を順次取込み、全パスメトリック演算回路４０１のｌａｔｃｈ（図７）に格納する。
【００７９】
（２）巡回シフタ関連
・右から２列目のシフタ内容を最右列にシフトし、次の第ｉ要素ｚｑｉ（ｋ），ｋ＝０，１，・・・，Ｍ−１をＳＬ回シフトアップして空いた右から２列目のシフタに格納する。
【００８０】
（３）パスメトリック演算回路関連
・各パスメトリック演算回路（図７）で次式の演算を並列実行し、第ｋ番目の生残り状態に対するｘＭ−Ｌ−ＴＭＬ−１，Ｌ（ｋ）を求める。
【数９】
2008182332.tif 000011
【００８１】
［３］第Ｌ＋１  シンボルクロック時間  ：  象限判定テーブルアドレス情報の計算
【００８２】
（１）パスメトリック演算回路関連
・各パスメトリック演算回路（図７）のアドレス計算制御入力でスイッチを反転させ、乗算Ｃｏｅｆｆ×Ｒｅｇ０／１を行い、積を最右列シフタに格納する。この積は象限判定テーブルアドレス情報である（但し丸め前の値なのでアドレスそのものではない）。なお、通常のＱＲＭ−ＭＬＤ動作の場合はこの処理は行わない。
【００８３】
［４］第Ｌ＋２シンボルクロック時間  ：  追加する送信シンボル候補の設定
【００８４】
（１）巡回シフタ関連
・最右列シフタの上位から象限判定テーブルアドレス情報をシフタＩ／Ｏ制御回路４０４（図１０）のＣＳＯ＿０端子に入力しながら、シフタＩ／Ｏ制御回路４０４で得られた送信シンボル候補（ｐ＝４個）をＣＳＩ＿０〜ＣＳＩ＿３にてパラレル入力する。
【００８５】
（２）シフタＩ／Ｏ制御回路関連
・フィードバックＯＮ／ＯＦＦ制御はＯＦＦにする。
・ＣＳＯ＿０入力である象限判定テーブルアドレス情報を実部、虚部で丸めてアドレスとし、ＴＢＬ０〜ＴＢＬ３で並列に候補を読出し、Ｉ／ＱマッピングしてＣＳＩ＿０〜ＣＳＩ＿３に出力する。
【００８６】
通常のＱＲＭ−ＭＬＤ動作の場合は、初期シンボル番号テーブルから変調方式に応じた全シンボル番号を出力する。なお、このモードでは後述するように巡回シフタを１本に連結して動作させるので、多値数がシフタ長よりも小さい場合は連結時に番号が周期的に並んで不連続にならないように発生させる。
【００８７】
［５］第ｉ（ｉ＝Ｌ＋３〜Ｌ＋ｖ＋５）シンボルクロック時間  ：  パスメトリック値の更新
【００８８】
（１）巡回シフタ関連
・右シフトｐ回により、象限判定で選択した送信シンボル候補（最大４個）を順次各パスメトリック演算回路（図７）に入力する。
【００８９】
通常のＱＲＭ−ＭＬＤ動作の場合は、シフタＩ／Ｏ制御回路４０４（図１０）の設定／シフト制御入力をシフトにして巡回シフタを１本に連結し、ｖ回巡回シフトする。ｐ＜ｖなので、図１１は処理遅延の大きくなる通常のＱＲＭ−ＭＬＤ時の場合を表しているが、このシフタ動作の違い以外、以下の演算内容に変化はない。
【００９０】
（２）パスメトリック演算回路関連
・各パスメトリック演算回路（図７）で以下の演算を並列実行し、１シンボルクロック毎に更新パスメトリック値を１個ずつ並列に計算して出力する。
Ｔｍｐ  ←  Ｒｅｇ０／１  −  ｌａｔｃｈ×最右シフタ  ：（ｘＭ−Ｌ−ＴＭＬ−１，Ｌ（ｋ）−ｒＭ−Ｌ−１  Ｍ−Ｌ−１ν（ｋ）
Ｔｍｐ  ←  ＴｍｐＨ×Ｔｍｐ  ：ブランチメトリック  ＢＭＬ−１，Ｌ（ｋ，ν）
Ｔｍｐ  ←  Ｒｅｇ３  ＋  Ｔｍｐ  ：更新値  ＰＭＬ−１（ｋ）＋ＢＭＬ−１，Ｌ（ｋ，ν）
なお、Ｔｍｐは説明の便宜上導入した実際には存在しないレジスタである。
・上記パスメトリック更新値に、付加情報として更新に用いた送信シンボル候補ν（ｋ）とパスメトリック演算回路番号を付加する。
・出力シフタはシフトにより全内容を出力転送すると、上記パスメトリック更新値を格納する。
【００９１】
（３）パス選択回路関連
・パス選択回路４０２（図８）には、上記パスメトリック更新値が付加情報と共にシリアル入力してくるが、更新値の小さいものを保存し大きいものを順次右方向に転送することにより更新値の小さいものから順に左から右へ抽出する。生残り選択数がＳＬの場合は左からＳＬ個のレジスタ内容を選択するだけでよい。
【００９２】
なお、フィードバック制御回路４０３（図９）には、生残り状態がシフトレジスタに蓄積されていて、フィードバック入力内容に応じてクロスバースイッチで接続切替を行いながら選択シンボル候補を追加して状態更新する。
【００９３】
パス選択回路４０２（図８）で上記生残り選択されたパスメトリック値はそのまま出力シフタに転送されて、ＰＭＬ端子からシリアル出力される。一方、内部記憶されている各状態ｚｑＬ−１（ｋ）は右シフトしながらＰＭ番号に応じて生残りパスメトリック値に対応して並替えられ、最後に選択されたシンボル候補が追加される。なおこの状態更新過程においてｚｑＬ端子から逐次各生残り状態ベクタの要素が出力される。
【００９４】
上記動作は説明上省いてきたが、時間的には上記［１］［２］に平行して行われる。
【００９５】
以上のように２次元巡回シフタを適用することにより、以下のような特長を有する簡易Ｍアルゴリズム回路構成が得られる。
【００９６】
（１）２次元巡回シフタの接続切替により、ＱＲＭ−ＭＬＤ／簡易Ｍアルゴリズム処理を容易に切替可能なので、伝送路状況等に応じて切替制御を行って、消費電力を低減することができる。
【００９７】
（２）２次元巡回シフタを各パスメトリックへのデータ転送方法として併用することにより、バスラインなどの配線面積及び複雑さを低減し、ＬＳＩ実現を容易にできる。
【００９８】
（３）受信シンボルベクタ単位で同じ単位回路を共用するので、以下のようなパラメータを容易に変更可能で、性能改善及び消費電力の削減を図ることができる。
【００９９】
（i）変調方式（送信アンテナ毎に伝送路状況に応じて動的に可変）
（ii）生残り状態選択数  ＳＬ      （送信アンテナ毎に可変）
（iii）選択送信シンボル候補数  ｐ（送信アンテナ毎に可変）
但し、“送信アンテナ毎に”とは“ステップ処理毎に”と同じ意味である。
【産業上の利用可能性】
【０１００】
本発明は、ＱＲＭ−ＭＬＤ処理を行うＭＩＭＯ受信機に適用して好適である。
【図面の簡単な説明】
【０１０１】
【図１】本発明の実施の形態１に係るシンボル候補選択数制限付象眼判定処理を適用したＭアルゴリズム処理の説明に供するブロック図
【図２】実施の形態１のシンボル候補（シンボルレプリカ）選択の説明に供する図
【図３】実施の形態１のＭアルゴリズム処理の動作説明に供する図
【図４】実施の形態１のＭアルゴリズム処理を行った場合の受信特性を示す特性曲線図
【図５Ａ】実施の形態２のＭアルゴリズム処理部の全体構成を示すブロック図
【図５Ｂ】実施の形態２におけるＭアルゴリズム処理部の単位回路の概略構成を示すブロック図
【図６】実施の形態２におけるＭアルゴリズム処理部の単位回路の詳細構成を示すブロック図
【図７】パスメトリック演算回路の詳細構成を示す図
【図８】パス選択回路の詳細構成を示す図
【図９】フィードバック制御回路の詳細構成を示す図
【図１０】シフタＩ／Ｏ制御回路の詳細構成を示す図
【図１１】実施の形態２の単位回路の動作の説明に供するタイミングチャート
【図１２】従来のＯＦＤＭ−ＭＩＭＯ伝送システムの構成を示す図
【図１３】空間フィルタバンク処理を用いた信号分離処理の概念を示すブロック図
【図１４】干渉キャンセラ処理を用いた信号分離処理の概念示すブロック図
【図１５】最尤判定処理を用いた信号分離処理の概念を示すブロック図
【図１６】最尤判定処理を用いた信号分離処理を行うＭＬＤ受信機の構成を示すブロック図
【図１７】従来のＱＲ分解による階層型推定を導入したＭＬＤ受信機の構成を示すブロック図
【図１８】従来のＱＲ分解による階層型推定を導入したＭＬＤ受信機の構成を示すブロック図
【図１９】従来のＱＲＭ−ＭＬＤにおけるＭアルゴリズム処理部の概略構成を示すブロック図
【図２０】従来のＭアルゴリズム処理部の第Ｌステップ処理部の構成を示すブロック図
【図２１】ＭアルゴリズムへのＡＳＥＳＳアルゴリズムの導入の説明に供するブロック図
【図２２】ＡＳＥＳＳアルゴリズムの説明に供する図
【図２３】ＡＳＥＳＳアルゴリズムの説明に供する図
【図２４】ＡＳＥＳＳアルゴリズムの説明に供する図
【図２５】ＡＳＥＳＳアルゴリズムを導入した第Ｌステップ処理部の構成を示すブロック図
【符号の説明】
【０１０２】
２０１  第Ｌステップ処理部
２０２  送信シンボル候補番号テーブル（象限テーブル）
３００  Ｍアルゴリズム処理部
４０１  パスメトリック演算回路
４０２  パス選択回路
４０３  フィードバック制御回路
４０４  シフタＩ／Ｏ制御回路
【図１】
2008182332.tif 000012
【図２】
2008182332.tif 000013
【図３】
2008182332.tif 000014
【図４】
2008182332.tif 000015
【図５Ａ】
2008182332.tif 000016
【図５Ｂ】
2008182332.tif 000017
【図６】
2008182332.tif 000018
【図７】
2008182332.tif 000019
【図８】
2008182332.tif 000020
【図９】
2008182332.tif 000021
【図１０】
2008182332.tif 000022
【図１１】
2008182332.tif 000023
【図１２】
2008182332.tif 000024
【図１３】
2008182332.tif 000025
【図１４】
2008182332.tif 000026
【図１５】
2008182332.tif 000027
【図１６】
2008182332.tif 000028
【図１７】
2008182332.tif 000029
【図１８】
2008182332.tif 000030
【図１９】
2008182332.tif 000031
【図２０】
2008182332.tif 000032
【図２１】
2008182332.tif 000033
【図２２】
2008182332.tif 000034
【図２３】
2008182332.tif 000035
【図２４】
2008182332.tif 000036
【図２５】
2008182332.tif 000037