(57)【要約】【課題】トランジスタの回路面積を大きくせずに大きな電流利得を得ることが可能な利得可変のカレントミラー回路を提供する。また、このカレントミラー回路の利得を可変制御する利得制御装置を提供する。【解決手段】４端子の第１ｐＭＯＳトランジスタＴｒ１のバルク端子Ｂに印加する基板バイアス電圧Ｖｃｎｔを、フォトダイオードＰＤに流れる光電流Ｉｉｎが大きい時には利得を減少させるよう変化させ、光電流Ｉｉｎが小さい時には利得を増大させるよう変化させる。【選択図】図１
2008118497.tif 000002
【特許請求の範囲】
【請求項１】
第１端子とバルク端子が電圧源に接続され、ゲート端子と第２端子が互いに電気的に接続され、入力電流が流れる第１ＭＯＳトランジスタと、第１端子とバルク端子が電圧源に接続され、ゲート端子が前記第１ＭＯＳトランジスタのゲート端子に接続され、前記入力電流に応じた出力電流が流れる第２ＭＯＳトランジスタとを備えて構成されるカレントミラー回路において、
前記第１ＭＯＳトランジスタと第２ＭＯＳトランジスタのいずれか一方の少なくともバルク端子を、電圧が可変できる可変電圧源に接続する構成としたことを特徴とするカレントミラー回路。
【請求項２】
前記第１ＭＯＳトランジスタの少なくともバルク端子を、可変電圧源に接続する構成とした請求項１に記載のカレントミラー回路。
【請求項３】
前記第１ＭＯＳトランジスタのバルク端子と第１端子を、可変電圧源に接続する構成とした請求項２に記載のカレントミラー回路。
【請求項４】
前記第２ＭＯＳトランジスタの少なくともバルク端子を、可変電圧源に接続する構成とした請求項１に記載のカレントミラー回路。
【請求項５】
前記第２ＭＯＳトランジスタのバルク端子と第１端子を、可変電圧源に接続する構成とした請求項４に記載のカレントミラー回路。
【請求項６】
前記可変電圧源が、共通の可変電圧源である請求項３又は５に記載のカレントミラー回路。
【請求項７】
前記第１ＭＯＳトランジスタと前記第２ＭＯＳトランジスタを、サブスレショルド領域で動作させる請求項１〜６のいずれか１つに記載のカレントミラー回路。
【請求項８】
第１端子とバルク端子が電圧源に接続され、ゲート端子と第２端子が互いに電気的に接続され、入力電流が流れる第１ＭＯＳトランジスタと、第１端子とバルク端子が電圧源に接続され、ゲート端子が前記第１ＭＯＳトランジスタのゲート端子に接続され、前記入力電流に応じた出力電流が流れる第２ＭＯＳトランジスタとを備えて構成されるカレントミラー回路の電流利得を制御する利得制御装置であって、
カレントミラー回路の前記第１ＭＯＳトランジスタと第２ＭＯＳトランジスタのいずれか一方の第１端子とバルク端子の少なくとも一方を、電圧が可変できる可変電圧源に接続する構成とし、
前記カレントミラー回路の出力電流値が予め設定した閾値範囲内か否かを判定する判定手段と、
該判定手段の判定結果に基づいて前記出力電流値が前記閾値範囲内になるよう前記可変電圧源を制御する制御手段と、
を備えて構成したことを特徴とするカレントミラー回路の利得制御装置。
【請求項９】
前記カレントミラー回路が複数である時、単一の前記可変電圧源の出力を各カレントミラー回路に選択的に切替え入力する複数のスイッチ手段と、
前記各カレントミラー回路に対応させて複数設けた前記判定手段の判定結果を選択的に切替えて単一の前記制御手段に出力するマルチプレクサと、
該マルチプレクサと前記複数のスイッチ手段に切替え信号を出力する切替え制御手段と、
を備えて構成した請求項８に記載のカレントミラー回路の利得制御装置。
【請求項１０】
前記カレントミラー回路が、前記第１ＭＯＳトランジスタと第２ＭＯＳトランジスタのいずれか一方の少なくともバルク端子を、前記可変電圧源に接続する構成である請求項８又は９に記載のカレントミラー回路の利得制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流利得を可変可能とするカレントミラー回路に関する。また、カレントミラー回路の電流利得を可変制御する利得制御装置に関する。
【背景技術】
【０００２】
例えば、多数のフォトダイオードを面上に配列したＣＭＯＳイメージセンサは、標準的なＣＭＯＳ製造プロセスにより大量生産が可能であり、センサ回路と信号処理回路をワンチップで構成できる利点がある。しかし、ＣＭＯＳ製造プロセスを用いたフォトダイオードは感度が不十分であるため、その出力電流を増幅する手段を必要とする。この電流増幅手段として、カレントミラー回路が用いられる（例えば、特許文献１参照）。
【０００３】
図１５に、受光素子（フォトダイオード）に流れる光電流を増幅する従来のカレントミラー回路の一例を示す。
このカレントミラー回路は、入力側のｐＭＯＳトランジスタＴｒ１のソース端子とバルク端子が電源（電圧Ｖｃ）に接続され、フォトダイオードＰＤが接続されるドレイン端子にゲート端子が接続されている。また、出力側のｐＭＯＳトランジスタＴｒ２のソース端子とバルク端子が同じく電源（定電圧Ｖｃ）に接続され、ゲート端子がｐＭＯＳトランジスタＴｒ１のゲート端子に接続されて構成されている。そして、この回路は、入力側のｐＭＯＳトランジスタＴｒ１を介してフォトダイオードＰＤに流れる光電流ＩｉｎをＡ倍増幅した電流（Ａ×Ｉｉｎ）を、出力側のｐＭＯＳトランジスタＴｒ２に流す。尚、図１５中の抵抗Ｒｏは、出力電流（Ａ×Ｉｉｎ）を電圧Ｖｏに変換して出力するためのものである。
【特許文献１】特開２００３−３７４５６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来のカレントミラー回路では、図１５に示すように、ｐＭＯＳトランジスタＴｒ１，Ｔｒ２を定電圧Ｖｃの電源に接続している。このため、その利得Ａは、トランジスタＴｒ１のゲート幅Ｗ１とゲート長Ｌ１の（Ｗ１／Ｌ１）と、トランジスタＴｒ２のゲート幅Ｗ２とゲート長Ｌ２の（Ｗ２／Ｌ２）との比（（Ｗ２／Ｌ２）／（Ｗ１／Ｌ１））で概ね決定され、トランジスタＴｒ１，Ｔｒ２の寸法で決まってしまう。従って、従来のカレントミラー回路では、例えばフォトダイオードの光電流を増幅する場合、微弱光を検出するために電流利得Ａを大きくしようとすれば、トランジスタＴｒ２の寸法を大きくする必要がありＣＭＯＳイメージセンサの回路面積が大きくなってしまう。また、フォトダイオードの受光量に応じて電流利得Ａのダイナミックレンジが変更できないために、微弱光を検出するために電流利得Ａを大きくすると、強い光を受光したときに出力が飽和してしまい、逆に、強い光を受光しても出力が飽和しないよう電流利得Ａを小さくすると、微弱光が検出できないという問題がある。
【０００５】
本発明は上記問題点に着目してなされたもので、電流利得（電流増幅率）を可変できるカレントミラー回路を提供することを目的とする。また、入力信号に応じてカレントミラー回路の電流利得を可変制御するカレントミラー回路の利得制御装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
このため、請求項１の発明は、第１端子とバルク端子が電圧源に接続され、ゲート端子と第２端子が互いに電気的に接続され、入力電流が流れる第１ＭＯＳトランジスタと、第１端子とバルク端子が電圧源に接続され、ゲート端子が前記第１ＭＯＳトランジスタのゲート端子に接続され、前記入力電流に応じた出力電流が流れる第２ＭＯＳトランジスタとを備えて構成されるカレントミラー回路において、前記第１ＭＯＳトランジスタと第２ＭＯＳトランジスタのいずれか一方の少なくともバルク端子を、電圧が可変できる可変電圧源に接続する構成としたことを特徴とする。
【０００７】
かかる構成では、第１ＭＯＳトランジスタ又は第２ＭＯＳトランジスタのいずれか一方の少なくともバルク端子の印加電圧を可変できるようになる。これにより、入力信号の大きさに応じて可変電圧源の出力電圧を調整することで、カレントミラー回路の電流利得を可変できるようになり、カレントミラー回路のダイナミックレンジを実質的に拡大することが可能となる。
【０００８】
請求項２のように、前記第１ＭＯＳトランジスタの少なくともバルク端子を、可変電圧源に接続する構成とするとよい。
また、請求項３のように、前記第１ＭＯＳトランジスタのバルク端子と第１端子を、可変電圧源に接続する構成としてもよい。
【０００９】
また、請求項１の構成において、請求項４のように、前記第２ＭＯＳトランジスタの少なくともバルク端子を、可変電圧源に接続する構成とするとよい。
また、請求項５のように、前記第２ＭＯＳトランジスタのバルク端子と第１端子を、可変電圧源に接続する構成としてもよい。
【００１０】
請求項３又は５の構成において、請求項６のように、前記可変電圧源が、共通の可変電圧源であってもよい。
請求項７のように、前記第１ＭＯＳトランジスタと前記第２ＭＯＳトランジスタを、サブスレショルド領域で動作させるとよい。
【００１１】
請求項８の発明は、第１端子とバルク端子が電圧源に接続され、ゲート端子と第２端子が互いに電気的に接続され、入力電流が流れる第１ＭＯＳトランジスタと、第１端子とバルク端子が電圧源に接続され、ゲート端子が前記第１ＭＯＳトランジスタのゲート端子に接続され、前記入力電流に応じた出力電流が流れる第２ＭＯＳトランジスタとを備えて構成されるカレントミラー回路の電流利得を制御する利得制御装置であって、カレントミラー回路の前記第１ＭＯＳトランジスタと第２ＭＯＳトランジスタのいずれか一方の第１端子とバルク端子の少なくとも一方を、電圧が可変できる可変電圧源に接続する構成とし、前記カレントミラー回路の出力値が所定範囲内か否かを判定する判定手段と、該判定手段の判定結果に基づいて前記出力値が前記所定範囲内になるよう前記可変電圧源を制御する制御手段と、を備えて構成したことを特徴とする。
【００１２】
かかる構成では、判定手段はカレントミラー回路の出力値が所定範囲内か否かを判定し、制御手段は判定手段の判定結果に基づいてカレントミラー回路の出力値が所定範囲内になるよう可変電圧源を制御するようになる。これにより、カレントミラー回路の入力信号の大小に関係なくカレントミラー回路の出力値を所定範囲内に維持できるようになる。
【００１３】
請求項９のように、前記カレントミラー回路が複数である時、単一の前記可変電圧源の出力を各カレントミラー回路に選択的に切替え入力する複数のスイッチ手段と、前記各カレントミラー回路に対応させて複数設けた前記判定手段の判定結果を選択的に切替えて単一の前記制御手段に出力するマルチプレクサと、該マルチプレクサと前記複数のスイッチ手段に切替え信号を出力する切替え制御手段と、を備えて構成するとよい。
【００１４】
請求項１０のように、前記カレントミラー回路が、前記第１ＭＯＳトランジスタと第２ＭＯＳトランジスタのいずれか一方の少なくともバルク端子を、前記可変電圧源に接続する構成である。
【発明の効果】
【００１５】
本発明のカレントミラー回路によれば、入力信号の大小に応じて少なくとも基板バイアス電圧を可変して電流利得を調整する構成としたので、入力信号が大きい時は利得を小さく調整し、入力信号が小さい時は利得を大きく調整することで、電流利得Ａのダイナミックレンジを拡大できる。従って、例えばＣＭＯＳイメージセンサの回路面積を大きくすることなく、微弱光から強い光までの広い範囲の光量検出が可能になる。
【００１６】
また、本発明の利得制御装置によれば、入力信号の大小に応じてカレントミラー回路の利得を適正値に自動調整することができ、入力信号の大小に関係なくカレントミラー回路から入力信号の検出可能な適正な出力を得ることが可能になる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施形態を図面に基づいて説明する。
図１に、本発明に係るカレントミラー回路の第１実施形態の回路図を示す。
図１において、このカレントミラー回路は、第１ＭＯＳトランジスタとして例えば４端子の第１ｐＭＯＳトランジスタＴｒ１と、第２ＭＯＳトランジスタとして例えば４端子の第２ｐＭＯＳトランジスタＴｒ２とを備える。
【００１８】
第１ｐＭＯＳトランジスタＴｒ１は、第１端子としてのソース端子Ｓが電圧Ｖｃの電源に接続され、ゲート端子Ｇと第２端子であるドレイン端子Ｄが互いに電気的に接続され、バルク端子Ｂに、電圧が可変できる可変電圧源から基板バイアスとして可変電圧Ｖｃｎｔが印加される。前記ドレイン端子にはフォトダイオードＰＤが接続される。第２ｐＭＯＳトランジスタＴｒ２は、第１端子としてのソース端子Ｓとバルク端子Ｂが電圧Ｖｃの電源に接続され、ゲート端子Ｇが第１ｐＭＯＳトランジスタＴｒ１のゲート端子に接続され、第２端子としてのドレイン端子には抵抗Ｒｏが接続されている。
【００１９】
このカレントミラー回路は、受光量に応じてフォトダイオードＰＤに流れる入力電流（入力信号）としての光電流Ｉｉｎ（＝ＩＤ１）を増幅（電流利得Ａ）して出力電流ＩＤ２（＝Ａ×Ｉｉｎ）を発生させ、抵抗Ｒｏによって電圧Ｖｏに変換して出力する構成である。
【００２０】
次に、第１実施形態のカレントミラー回路の増幅動作について説明する。
このカレントミラー回路は、第１ｐＭＯＳトランジスタＴｒ１の基板バイアス電圧Ｖｃｎｔを可変することで、電流利得Ａを変更可能とした回路である。この回路では、図２に示すように、第１ｐＭＯＳトランジスタＴｒ１のドレイン電流ＩＤ１とゲート−ソース間電圧｜ＶＧＳ１｜の関係は、基板バイアス効果によりＶｃｎｔ（図中のＶ１がＶｃｎｔに対応する）に応じて変化し、ゲート−ソース間電圧｜ＶＧＳ１｜に対してドレイン電流ＩＤ１は、Ｖｃｎｔ＝Ｖｃの時（図中のＶ１＝５．０Ｖの時）を基準とすれば、Ｖｃｎｔが電源電圧Ｖｃより大きいとき（Ｖｃｎｔ＞Ｖｃ）では減少し、Ｖｃｎｔが電源電圧Ｖｃより小さいとき（Ｖｃｎｔ＜Ｖｃ）では増加する。
【００２１】
出力電流（Ａ×Ｉｉｎ、以下Ｉｏｕｔとする）は、第２ｐＭＯＳトランジスタＴｒ２のドレイン電流ＩＤ２であり、このドレイン電流ＩＤ２と第２ｐＭＯＳトランジスタＴｒ２のゲート−ソース間電圧｜ＶＧＳ２｜の関係は、図２のＶｃｎｔ＝Ｖｃの場合である。ここで、第１ｐＭＯＳトランジスタＴｒ１のドレイン電流ＩＤ１が変化しない状態でＶｃｎｔをＶｃより高くすると、図２から第１ｐＭＯＳトランジスタＴｒ１のゲート−ソース間電圧｜ＶＧＳ１｜は増加する。これにより、第２ｐＭＯＳトランジスタＴｒ２のゲート−ソース間電圧｜ＶＧＳ２｜も増大して出力電流Ｉｏｕｔが増大する。従って、電流利得Ａは、Ｖｃｎｔ＝Ｖｃの時より大きくなる。逆に、第１ｐＭＯＳトランジスタＴｒ１のドレイン電流ＩＤ１が変化しない状態でＶｃｎｔをＶｃより低くすると、図２から第１ｐＭＯＳトランジスタＴｒ１のゲート−ソース間電圧｜ＶＧＳ１｜は低下し、第２ｐＭＯＳトランジスタＴｒ２のゲート−ソース間電圧｜ＶＧＳ２｜の低下により出力電流Ｉｏｕｔが減少する。従って、電流利得Ａは、Ｖｃｎｔ＝Ｖｃの時より小さくなる。
【００２２】
特に、フォトダイオードＰＤの光電流Ｉｉｎに対して、トランジスタＴｒ１，Ｔｒ２がサブスレショルド領域で動作するよう回路設計すると、電流利得ＡをＶｃｎｔに応じて指数関数的に変化させることができる。
従って、かかる構成のカレントミラー回路によれば、フォトダイオードＰＤの検出する光量に応じてＶｃｎｔを可変して電流利得Ａを調整することで、電流利得Ａのダイナミックレンジを拡大できる。従って、例えばイメージセンサの回路面積を大きくすることなく、微弱光から強い光までの広い範囲の光量の検出が可能になる。
【００２３】
図３に、図１の回路のフォトダイオードの光電流Ｉｉｎ（＝ドレイン電流ＩＤ１）と第２トランジスタＴｒ２のゲート−ソース間電圧｜ＶＧＳ２｜の関係と、フォトダイオードの光電流Ｉｉｎと出力電流Ｉｏｕｔ（＝ドレイン電流ＩＤ２）の関係を示す。
【００２４】
次に、図４に本発明の第２実施形態の回路図を示す。尚、図１の第１実施形態と同一要素には同一符号を付して説明を省略する。
このカレントミラー回路は、第１ｐＭＯＳトランジスタＴｒ１のソース端子Ｓをバルク端子Ｂと共通の可変電圧源に接続して可変電圧Ｖｃｎｔを印加する構成を除いては、第１実施形態と同様である。
【００２５】
次に、第２実施形態のカレントミラー回路の増幅動作について説明する。
図５に、第１及び第２ｐＭＯＳトランジスタＴｒ１，Ｔｒ２の各ドレイン電流ＩＤ１（＝Ｉｉｎ），ＩＤ２（＝Ｉｏｕｔ）とゲート−ソース間電圧｜ＶＧＳ１｜，｜ＶＧＳ２｜との関係を示す。第１ｐＭＯＳトランジスタＴｒ１のゲート−ソース間電圧｜ＶＧＳ１｜は、ドレイン電流ＩＤ１に応じて変化する。第１ｐＭＯＳトランジスタＴｒ１と第２ｐＭＯＳトランジスタＴｒ２のゲート端子Ｇは共通であるので、第２トランジスタｐＭＯＳＴｒ２のゲート電圧ＶＧ２は、第１トランジスタｐＭＯＳＴｒ１のゲート電圧ＶＧ１と等しい。
従って、以下の関係が成立する。
ＶＧＳ１＝ＶＧ１−Ｖｃｎｔ
ＶＧ１＝ＶＧ２
ＶＧＳ２＝ＶＧ２−Ｖｃ
これにより、第２トランジスタｐＭＯＳＴｒ２のゲート−ソース間電圧ＶＧＳ２は、
ＶＧＳ２＝ＶＧ２−Ｖｃ＝ＶＧ１−Ｖｃ＝ＶＧＳ１＋Ｖｃｎｔ−Ｖｃ
【００２６】
ここで、例えば第１ｐＭＯＳトランジスタＴｒ１のドレイン電流ＩＤ１が変化しない状態でＶｃｎｔをＶｃより低くすると、上述の関係式から｜ＶＧＳ２｜＞｜ＶＧＳ１｜になる。図５の第２ｐＭＯＳトランジスタＴｒ２のドレイン電流とゲート−ソース間電圧の関係から、第２ｐＭＯＳトランジスタＴｒ２のドレイン電流ＩＤ２は増大する。従って、このときの電流利得ＡはＶｃｎｔ＝Ｖｃの場合より大きくなる。逆に、第１ｐＭＯＳトランジスタＴｒ１のドレイン電流ＩＤ１が変化しない状態でＶｃｎｔをＶｃより大きくすると、｜ＶＧＳ２｜＜｜ＶＧＳ１｜となり、第２ｐＭＯＳトランジスタＴｒ２のドレイン電流ＩＤ２は減少する。従って、このときの電流利得ＡはＶｃｎｔ＝Ｖｃの場合より小さくなる。
【００２７】
図６に、図４の回路のフォトダイオードの光電流Ｉｉｎ（＝ドレイン電流ＩＤ１）と第２トランジスタＴｒ２のゲート−ソース間電圧｜ＶＧＳ２｜の関係と、フォトダイオードの光電流Ｉｉｎと出力電流Ｉｏｕｔ（＝ドレイン電流ＩＤ２）の関係を示す。
【００２８】
ここで、図１の回路と図４の回路の、入力電流Ｉｉｎと第２トランジスタＴｒ２のゲート−ソース間電圧｜ＶＧＳ２｜の関係を比較すると、図４の回路の方が図１の回路に比べてＶｃｎｔの変化に対するゲート−ソース間電圧｜ＶＧＳ２｜の変化が大きいことがわかる。図５からゲート−ソース間電圧｜ＶＧＳ２｜の変化幅が大きいと出力電流Ｉｏｕｔの変化幅も大きくなり、電流利得Ａ（Ｉｏｕｔ／Ｉｉｎ）が大きい。従って、図１のカレントミラー回路は、電流利得Ａを微調整する場合に有効であり、図４のカレントミラー回路は、電流利得Ａを大きく変化させる場合に有効である。
【００２９】
図７に示す第３実施形態のように、第１ｐＭＯＳトランジスタＴｒ１のバルク端子Ｂとソース端子Ｓにそれぞれ独立の可変電圧Ｖｃｎｔ，Ｖｃｎｔ′を印加する構成とすれば、上述したように、ソース端子Ｓに印加するＶｃｎｔ′の調整で電流利得Ａを大きく変化させ、バルク端子Ｂに印加するＶｃｎｔの調整で電流利得Ａを微調整することができるようになる。
【００３０】
図８は、本発明の第４実施形態の回路図を示し、このカレントミラー回路は、第１ｐＭＯＳトランジスタＴｒ１のバルク端子Ｂの基板バイアス電圧を電源電圧Ｖｃとし、第２ｐＭＯＳトランジスタＴｒ２のバルク端子Ｂに印加する基板バイアス電圧Ｖｃｎｔを可変とする構成である。
【００３１】
この回路は、図１の回路と同様に基板バイアス効果により、Ｖｃｎｔに応じて第２ｐＭＯＳトランジスタＴｒ２のゲート−ソース間電圧｜ＶＧＳ２｜が図２と同様の変化を示し、ドレイン電流ＩＤ２は、Ｖｃｎｔ＝Ｖｃの時を基準とすれば、Ｖｃｎｔ＞Ｖｃでは減少し、Ｖｃｎｔ＜Ｖｃでは増加する。従って、第１ｐＭＯＳトランジスタＴｒ１のドレイン電流ＩＤ１が変化しない状態でＶｃｎｔをＶｃより低くすると、図２から第２ｐＭＯＳトランジスタＴｒ２のドレイン電流ＩＤ２、即ち、出力電流Ｉｏｕｔが増大する。逆に、第１ｐＭＯＳトランジスタＴｒ１のドレイン電流ＩＤ１が変化しない状態でＶｃｎｔをＶｃより高くすると、図２から第２ｐＭＯＳトランジスタＴｒ２のドレイン電流ＩＤ２、即ち、出力電流Ｉｏｕｔは減少する。従って、図８の回路は、図１の回路と逆で、Ｖｃｎｔ＜Ｖｃとすると電流利得Ａが大きくなり、Ｖｃｎｔ＜Ｖｃとすると電流利得Ａが小さくなる。
【００３２】
図９は、本発明の第５実施形態の回路図を示し、このカレントミラー回路は、第１ｐＭＯＳトランジスタＴｒ１のバルク端子Ｂとソース端子Ｓを電圧Ｖｃの電源に接続し、第２ｐＭＯＳトランジスタＴｒ２のバルク端子Ｂとソース端子Ｓに可変電源から可変電圧Ｖｃｎｔを印加する構成である。
【００３３】
この回路は、図４に示す第２実施形態とゲート−ソース間電圧｜ＶＧＳ１｜と｜ＶＧＳ２｜の関係が逆で、例えば第１ｐＭＯＳトランジスタＴｒ１のドレイン電流ＩＤ１が変化しない状態でＶｃｎｔをＶｃより低くすると、｜ＶＧＳ２｜＜｜ＶＧＳ１｜になり、図５の関係から第２ｐＭＯＳトランジスタＴｒ２のドレイン電流ＩＤ２は減少し、電流利得ＡはＶｃｎｔ＝Ｖｃの場合より小さくなる。逆に、第１ｐＭＯＳトランジスタＴｒ１のドレイン電流ＩＤ１が変化しない状態でＶｃｎｔをＶｃより大きくすると、｜ＶＧＳ２｜＞｜ＶＧＳ１｜となり、第２ｐＭＯＳトランジスタＴｒ２のドレイン電流ＩＤ２は増大し、電流利得ＡはＶｃｎｔ＝Ｖｃの場合より大きくなる。
【００３４】
尚、上記の各実施形態では、ｐＭＯＳトランジスタによる構成例を示したが、ｎＭＯＳトランジスタによっても同様の回路を構成可能である。
また、上記各実施形態では、フォトダイオードの光電流の増幅に適用した例を示したが、フォトダイオードの光電流に限らず、入力信号の形態はどのようなものでもよいことは言うまでもない。
【００３５】
次に、上述の電流利得調整可能なカレントミラー回路の利得制御を行う本発明の利得制御装置について説明する。
図１０に、利得制御装置の第１実施形態の構成図を示し、例えばイメージセンサの各フォトダイオードの受光信号をカレントミラー回路で増幅する場合の適用例を示す。
図１０において、本実施形態の利得制御装置は、イメージセンサの各フォトダイオードＰＤ１〜ＰＤｎの受光信号（光電流）を増幅するカレントミラー回路の出力値が所定範囲内か否かを判定する出力判定処理部１１−１〜１１−ｎと、各出力判定処理部１１−１〜１１−ｎの判定結果に基づいてカレントミラー回路の出力が所定範囲となるようカレントミラー回路の利得制御出力を生成する利得制御部１２−１〜１２−ｎと、各利得制御部１２−１〜１２−ｎの前記利得制御出力をＤＡ変換するＤＡ変換部１３−１〜１３−ｎと、を備え、ＤＡ変換された各アナログ信号がＶｃｎｔ１〜Ｖｃｎｔｎとして各出力判定処理部１１−１〜１１−ｎに入力される。また、各利得制御部１２−１〜１２−ｎの利得制御情報を利得受光量変換処理部１５に出力し、利得受光量変換処理部１５は各利得制御値から各フォトダイオードＰＤ１〜ＰＤｎの受光量を算定する。ここで、利得制御部１２−１〜１２−ｎとＤＡ変換部１３−１〜１３−ｎが可変電圧源として機能する。
【００３６】
前記出力判定処理部１１−１〜１１−ｎの構成を図１１に示す。尚、出力判定処理部１１−１〜１１−ｎは同一の構成であるので、ここでは出力判定処理部１１−１について説明する。
図１１において、出力判定処理部１１−１は、フォトダイオードＰＤ１に受光量に応じて流れる光電流Ｉｉｎ（入力信号）を増幅する利得可変のカレントミラー回路２１と、カレントミラー回路２１の出力Ｖｏを予め設定した下限閾値ＶＬと比較する第１比較器２２と、前記出力Ｖｏを予め設定した上限閾値ＶＨと比較する第２比較器２３とを備える。
【００３７】
前記カレントミラー回路２１は、制御電圧Ｖｃｎｔを変化させることで入力信号の増幅率（利得）を変更できる構成であり、例えば図１、図４、図７〜図９に示す構成のものを適用する。尚、上記の構成以外にも、２つのＭＯＳトランジスタのいずれか一方の第１端子に制御電圧Ｖｃｎｔを印加する構成でもよい。
【００３８】
前記第１比較器２２は、図１２の実線で示すようにカレントミラー回路２１の出力Ｖｏが下限閾値ＶＬより低い時（Ｖｏ＜ＶＬ）に出力Ｖｘ１がＨレベルとなり、出力Ｖｏが下限閾値ＶＬ以上の時（Ｖｏ≧ＶＬ）に出力Ｖｘ１がＬレベルとなる。前記第２比較器２３は、図１２の点線で示すようにカレントミラー回路２１の出力Ｖｏが上限閾値ＶＨ以下の時（Ｖｏ≦ＶＨ）に出力Ｖｙ１がＬレベルとなり、出力Ｖｏが上限閾値ＶＨより高い時（Ｖｏ＞ＶＨ）に出力Ｖｙ１がＨレベルとなる。従って、カレントミラー回路２１の出力Ｖｏが所定範囲内（ＶＬ≦Ｖｏ≦ＶＨ）のときは、両比較器２２，２３の出力Ｖｘ１，Ｖｙ１が共にＬレベルとなる。ここで、第１及び第２比較器２２，２３で判定手段を構成する。
【００３９】
前記利得制御部１２−１〜１２−ｎは、各出力判定処理部１１−１〜１１−ｎ内の第１及び第２比較器２２，２３の出力Ｖｘ１〜Ｖｘｎ，Ｖｙ１〜Ｖｙｎのレベル状態に基づいて各カレントミラー回路２１の出力Ｖｏが所定範囲内（ＶＬ≦Ｖｏ≦ＶＨ）となるように対応するカレントミラー回路２１に印加する制御電圧Ｖｃｎｔ１〜Ｖｃｎｔｎを設定して各カレントミラー回路２１の利得を調整する。ここで、利得制御部は制御手段としての機能を備える。
【００４０】
次に、図１０に示す利得制御装置の動作を図１３を参照して説明する。尚、ここでは利得制御部１２−１について説明するが、他の利得制御部１２−２〜１２−ｎも同様に動作する。
光を受光したフォトダイオードＰＤ１には受光量に応じた光電流Ｉｉｎが流れ、この光電流Ｉｉｎは出力判定処理部１１−１内のカレントミラー回路２１で増幅され、電圧Ｖｏに変換されて第１及び第２比較器２２，２３に入力する。第１及び比較器２２，２３は、入力電圧Ｖｏをそれぞれ閾値ＶＬ，ＶＨと比較し、その比較結果をＶｘ１，Ｖｙ１の２値信号に変換して利得制御部１２−１に出力する。利得制御部１２−１では、入力したＶｘ１，Ｖｙ１のＨ，Ｌレベル状態に基づいて制御電圧Ｖｃｎｔ１の値を設定し、設定値に応じた利得制御出力をディジタル信号としてＤＡ変換部１３−１に出力する。
【００４１】
図１３に示すように、例えば、受光量が増大しカレントミラー回路２１の出力Ｖｏが所定範囲より高く第２比較器２３の出力ＶｙがＨレベルになった場合は、カレントミラー回路２１の利得を下げるよう制御電圧Ｖｃｎｔ１を調整する。図１３では制御電圧Ｖｃｎｔ１を小さくすると利得が下がり、制御電圧Ｖｃｎｔ１を大きくすると利得が上がるようなカレントミラー回路を適用した場合の例を示してあり、従って、制御電圧Ｖｃｎｔ１を減少させる。本実施形態では、カレントミラー回路２１の利得が所定範囲内に収まるまで、予め定めた一定値δずつ制御電圧Ｖｃｎｔ１を徐々に増減させる。一方、受光量が減少しカレントミラー回路２１の出力Ｖｏが所定範囲より低く第１比較器２２の出力ＶｘがＨレベルになった場合は、カレントミラー回路２１の利得を上げるよう制御電圧Ｖｃｎｔ１を、カレントミラー回路２１の利得が所定範囲内に収まるまで予め定めた一定値δずつ制御電圧Ｖｃｎｔ１を徐々に増大させる。
【００４２】
ＤＡ変換部１３−１は、利得制御部１２−１からのディジタル制御出力をアナログ信号に変換し、制御電圧Ｖｃｎｔ１として出力判定処理部１１−１に入力する。この制御電圧Ｖｃｎｔ１を増減させることにより、カレントミラー回路２１の利得が調整され、出力Ｖｏが所定範囲内に収まれば、第１及び第２比較器２２，２３の出力Ｖｘ１，Ｖｙ１が共にＬレベルとなり、利得制御部１２−１はそのときの制御出力を維持する。
【００４３】
かかる利得制御装置によれば、受光量の大小に応じてカレントミラー回路の利得を適切な値に自動調整することができ、受光量の大小に関係なくフォトダイオードＰＤ１〜ＰＤｎの受光量を精度良く検出でき、受光量の検出信頼性を高めることができる。
また、受光量の変化が少ない場合、カレントミラー回路２１の出力ＶｏをＡＤ変換器に入力する構成では信号伝達経路のノイズが問題となるが、本実施形態では、前記出力Ｖｏを同じチップ内で２値信号に変換し、２値化された信号を引き回すので、ノイズの問題が低減される利点がある。
尚、利得受光量変換処理部１５における利得受光量変換処理は、例えば、出力Ｖｏの所定範囲（ＶＬ≦Ｖｏ≦ＶＨ）を狭く設定すると共に、所定範囲内の出力Ｖｏが得られるときの入力（受光量）と利得の関係を予め求めて変換テーブルとして記憶させ、利得制御部１２−１〜１２−ｎからの利得情報から変換テーブルを用いて受光量を算定する等の方法が考えられる。
【００４４】
図１４に、利得制御装置の第２実施形態の構成図を示す。尚、第１実施形態と同一要素には同一符号を付して説明を省略する。
図１４において、本実施形態の利得制御装置は、各出力判定処理部１１−１〜１１−ｎの各出力Ｖｘ１，Ｖｙ１〜Ｖｘｎ，Ｖｙｎを単一の利得制御部１２に選択的に切替え接続するマルチプレクサ１６と、利得制御部１２の制御出力を取込む単一のＤＡ変換部１３からの出力Ｖｃｎｔを各出力判定処理部１１−１〜１１−ｎ内のカレントミラー回路に選択的に切替え入力するスイッチ手段としての切替えスイッチＳＷ１〜ＳＷｎを備える。また、利得制御部１２は、マルチプレクサ１６と各切替えスイッチＳＷ１〜ＳＷｎを切替える切替え制御機能を備え、マルチプレクサ１６と各切替えスイッチＳＷ１〜ＳＷｎに対して切替え制御信号を発生する。ここで、本実施形態の利得制御部１２は、切替え制御手段の機能を備える。尚、マルチプレクサ１６は、切替えスイッチＳＷ１〜ＳＷｎと同様なスイッチ回路でもよい。
【００４５】
かかる構成では、利得制御部１２は切替えスイッチＳＷ１を選択したときは、出力判定処理部１１−１を利得制御部１２に接続するようマルチプレクサ１６を切換制御する。これにより、出力判定処理部１１−１の判定出力Ｖｘ１，Ｖｙ１がマルチプレクサ１６の出力Ｖｘｓ，Ｖｙｓとして利得制御部１２に入力し、利得制御部１２は、前述したように判定出力Ｖｘ１，Ｖｙ１に基づいた制御出力をＤＡ変換部１３に入力し、ＤＡ変換部１３からのアナログ信号がスイッチＳＷ１を介して制御電圧Ｖｃｎｔ１として出力判定処理部１１−１内のカレントミラー回路に印加され、利得を調整する。このように、利得制御部１２は、マルチプレクサ１６と切替えスイッチＳＷ１〜ＳＷｎを順次切替えて各出力判定処理部１１−１〜１１−ｎの判定結果を取込み、各カレントミラー回路の利得を調整する。尚、利得の調整動作は、第１実施形態の場合と同様であるので、説明を省略する。
【００４６】
かかる第２実施形態の構成によれば、利得制御部１２及びＤＡ変換部１３を共通化でき、フォトダイオードＰＤ１〜ＰＤｎ毎に設ける必要がなくなり、第１実施形態と比較して、回路を簡素化できる利点がある。
【図面の簡単な説明】
【００４７】
【図１】本発明のカレントミラー回路の第１実施形態の回路図
【図２】図１の回路の第１ｐＭＯＳトランジスタのドレイン電流とゲート−ソース間電圧の特性図
【図３】入力電流と出力電流及び入力電流と第２ｐＭＯＳトランジスタのゲート−ソース間電圧の特性図
【図４】本発明のカレントミラー回路の第２実施形態の回路図
【図５】利得調整動作の説明図
【図６】図４の回路の入力電流と出力電流及び入力電流と第２ｐＭＯＳトランジスタのゲート−ソース間電圧の特性図
【図７】本発明のカレントミラー回路の第３実施形態の回路図
【図８】本発明のカレントミラー回路の第４実施形態の回路図
【図９】本発明のカレントミラー回路の第５実施形態の回路図
【図１０】本発明の利得制御装置の第１実施形態の構成図
【図１１】図１０の出力判定処理部の構成図
【図１２】図１１の比較器の動作説明図
【図１３】第１実施形態の動作説明図
【図１４】本発明の利得制御装置の第２実施形態の構成図
【図１５】カレントミラー回路の従来例を示す回路図
【符号の説明】
【００４８】
１１−１〜１１−ｎ    出力判定処理部
１２、１２−１〜１２−ｎ    利得制御部
１３、１３−１〜１３−ｎ    ＤＡ変換部
１６    マルチプレクサ
２１    カレントミラー回路
２２    第１比較器
２３    第２比較器
ＰＤ１〜ＰＤｎ    フォトダイオード
ＳＷ１〜ＳＷｎ    切替えスイッチ
Ｔｒ１，Ｔｒ２    ｐＭＯＳトランジスタ
【図１】
2008118497.tif 000003
【図２】
2008118497.tif 000004
【図３】
2008118497.tif 000005
【図４】
2008118497.tif 000006
【図５】
2008118497.tif 000007
【図６】
2008118497.tif 000008
【図７】
2008118497.tif 000009
【図８】
2008118497.tif 000010
【図９】
2008118497.tif 000011
【図１０】
2008118497.tif 000012
【図１１】
2008118497.tif 000013
【図１２】
2008118497.tif 000014
【図１３】
2008118497.tif 000015
【図１４】
2008118497.tif 000016
【図１５】
2008118497.tif 000017