(57)【要約】【課題】消費電力を増大させることなく、ＦＲＣ振り模様およびブリンク模様の発生を大幅に低減ないしは防止できる単純マトリクス液晶の駆動方法、液晶ドライバおよび液晶表示装置を提供する。【解決手段】直交行列として３行×４列の巡回性直交行列を用いる。中間調のＯＮ／ＯＦＦデータの位相が異なる３種類の階調パレットを作成し、３種類の階調パレットのＯＮ／ＯＦＦデータの配列方向が、巡回性直交行列のデータの巡回方向に一致するように３種類の階調パレットを分散させて液晶パネルの画面全体のＦＲＣ位相テーブルを作成し、液晶パネルの各々のピクセルに所定の階調パレットを割り当てる。ＦＲＣ階調方式のフレームと巡回性直交行列の列ベクトルの両方を各々のフィールド毎に同時に更新して、液晶パネルの各々のピクセルの駆動制御および階調制御を行い、ＦＲＣ階調方式の３フレームを構成する１２フィールドにわたって液晶パネルの各々のピクセルの階調を完結させる。【選択図】図１
2008009282.tif 000002
【特許請求の範囲】
【請求項１】
単純マトリクス型の液晶パネルにおいて、マルチラインアドレッシング駆動方式により、直交行列を用いて前記液晶パネルの３行の行電極を同時駆動し、かつ、フレームレート制御階調方式により、前記液晶パネルの１ピクセル毎に４階調を３フレームで表示する単純マトリクス液晶の駆動方法であって、
前記直交行列として３行×４列の巡回性直交行列を用い、
中間調のＯＮ／ＯＦＦデータの位相が異なる３種類の階調パレットを作成し、
前記３種類の階調パレットのＯＮ／ＯＦＦデータの配列方向が、前記巡回性直交行列のデータの巡回方向に一致するように前記３種類の階調パレットを分散させて前記液晶パネルの画面全体のフレームレート制御位相テーブルを作成し、前記液晶パネルの各々のピクセルに所定の階調パレットを割り当て、
前記フレームレート制御階調方式のフレームと前記巡回性直交行列の列ベクトルの両方を各々のフィールド毎に同時に更新して、前記液晶パネルの各々のピクセルの駆動制御および階調制御を行い、
前記フレームレート制御階調方式の３フレームを構成する１２フィールドにわたって前記液晶パネルの各々のピクセルの階調を完結させることを特徴とする単純マトリクス液晶の駆動方法。
【請求項２】
前記フレームレート制御位相テーブルは、前記３種類の階調パレットを行方向および列方向の両方に分散させていることを特徴とする請求項１に記載の単純マトリクス液晶の駆動方法。
【請求項３】
前記フレームレート制御位相テーブルを作成する時に、同時駆動される２組の３行の階調パレットを１行飛びに割り当て、前記１行飛びの３行を同時駆動することを特徴とする請求項１または２に記載の単純マトリクス液晶の駆動方法。
【請求項４】
単純マトリクス型の液晶パネルにおいて、マルチラインアドレッシング駆動方式により、直交行列を用いて前記液晶パネルの７行の行電極を同時駆動し、かつ、フレームレート制御階調方式により、前記液晶パネルの１ピクセル毎に８階調を７フレームで表示する単純マトリクス液晶の駆動方法であって、
前記直交行列として７行×８列の巡回性直交行列を用い、
中間調のＯＮ／ＯＦＦデータの配置が異なる７種類の階調パレットを作成し、
前記７種類の階調パレットのＯＮ／ＯＦＦデータの配列方向が、前記巡回性直交行列のデータの巡回方向に一致するように前記７種類の階調パレットを分散させて前記液晶パネルの画面全体のフレームレート制御位相テーブルを作成し、前記液晶パネルの各々のピクセルに所定の階調パレットを割り当て、
前記フレームレート制御階調方式のフレームと前記巡回性直交行列の列ベクトルの両方を各々のフィールド毎に同時に更新して、前記液晶パネルの各々のピクセルの駆動制御および階調制御を行い、
前記フレームレート制御階調方式の７フレームを構成する５６フィールドにわたって前記液晶パネルの各々のピクセルの階調を完結させることを特徴とする単純マトリクス液晶の駆動方法。
【請求項５】
前記フレームレート制御位相テーブルは、前記７種類の階調パレットを行方向および列方向の両方に分散させていることを特徴とする請求項４に記載の単純マトリクス液晶の駆動方法。
【請求項６】
前記フレームレート制御位相テーブルを作成する時に、同時駆動される２組の７行の階調パレットを１行飛びに割り当て、前記１行飛びの７行を同時駆動することを特徴とする請求項４または５に記載の単純マトリクス液晶の駆動方法。
【請求項７】
請求項１〜６のいずれかに記載の単純マトリクス液晶の駆動方法により、前記液晶パネルの駆動制御および階調制御を行うことを特徴とする液晶ドライバ。
【請求項８】
前記液晶パネルと、請求項７に記載の液晶ドライバとを備え、該液晶ドライバにより、前記液晶パネルの駆動制御および階調制御を行うことを特徴とする液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、単純マトリクス型の液晶パネル（単純マトリクス液晶）において、マルチラインアドレッシング（ＭＬＡ）駆動方式により駆動制御を行い、かつ、フレームレート制御（ＦＲＣ）階調方式により階調制御を行う、単純マトリクス液晶の駆動方法、この駆動方法を適用して単純マトリクス液晶の駆動制御および階調制御を行う液晶ドライバ、ならびに、液晶表示装置（ＬＣＤ）に関するものである。
【背景技術】
【０００２】
従来、単純マトリクス液晶を用いるＬＣＤでは、その駆動方式の１つとして、直交行列を用いて複数行の行電極（コモン電極）を同時に選択するＭＬＡ駆動方式と呼ばれる技術が知られている。ＭＬＡ駆動方式では、Ｌ行を同時に選択する場合、Ｌ行×Ｍ列の直交行列を用いてＭＬＡ演算が行われ、行電極および列電極（セグメント電極）の駆動制御が行われる。
【０００３】
ＭＬＡ駆動方式では、１画面の表示画像は１フレーム（１画面の画像の表示サイクル）で構成される。ここで、１フレームは、１画面の画像を表示（構成）するために必要とする時間（期間）を表し、直交行列の列ベクトル数と同数のＭフィールドで構成される。また、１フィールドは、液晶パネルの全ての行電極を上から下まで１回ずつ選択するために必要とする時間（期間）を表す。
【０００４】
液晶パネルの全行電極数Ｎは、同時に選択されるＬ行の行電極からなるＣ個（Ｃ＝Ｎ／Ｌ）のコモンブロックに分割される。ＭＬＡ演算では、各々のコモンブロックにおいて、Ｌ行の行電極に、各々所定の行電極電圧が与えられて同時に選択され、かつ、列電極に、各々表示データに対応する列電極電圧が与えられて、両者の交点に位置するピクセル（画素）のＯＮ（オン）／ＯＦＦ（オフ）が制御される。
【０００５】
より具体的には、各々のコモンブロックにおいて、同時に選択されるＬ行の行電極の各々は、各々のフィールド毎に直交行列の対応する列ベクトル（選択パターン）により選択される。この時、同時に選択されるＬ行の行電極には、例えば非選択時間にグランド電圧が与えられ、選択時間には、直交行列の列ベクトルのビットの１および−１に対応して各々＋Ｖｒおよび−Ｖｒの行電極電圧が与えられる。
【０００６】
一方、各々の列電極には、通常、電圧の異なる（Ｌ＋１）種類の列電極電圧の中から、表示データに対応する列電極電圧が与えられる。この時、行電極電圧を決定する時に用いられる直交行列の列ベクトルの各々のビットと、これに対応する表示データの各々のビットとの排他的論理和の総和の値が算出される。そして、その総和の値に対応する列電極電圧が、各々の列電極に与えられる。
【０００７】
上記動作は、１フィールドに含まれるＣ個のコモンブロックの各々について順次行われる。また、選択パターンとして、１フレームを構成するｉ番目（ｉ＝１〜Ｌ）のフィールドに対して、直交行列のｉ番目の列ベクトルが順次割り当てられ、各々のコモンブロックが、１フレーム内で全ての列ベクトルを１回ずつ使用するように制御される。以上の動作を繰り返し行うことによって、表示画面が順次更新される。
【０００８】
また、ＬＣＤでは、階調表示のための制御方式の１つとして、ＦＲＣ階調方式が用いられている。ＦＲＣ階調方式では、複数のフレームを使用して１つの表示画像が階調表示される。より具体的には、ＦＲＣ階調方式では、各々のピクセルについて、各々のフレームでＯＮ／ＯＦＦが決定され、複数のフレームを使用してＯＮ／ＯＦＦとする回数が制御され、表示画像の階調が表現される。
【０００９】
ＦＲＣ階調方式では、階調数をＫとすると、（Ｋ−１）フレームで１画面の階調表現が完結する。従って、ＭＬＡ駆動方式のＬＣＤでは、１画面の表示が完了するまでに（Ｋ−１）×Ｍフィールドという長時間を必要とする。そのため、表示画像のフレーム周波数が遅いと中間調のＯＮ／ＯＦＦがフリッカとして現れる。フレーム周波数を上げるとフリッカは減るが、クロストークが目立ち、消費電力も増大する。
【００１０】
この問題の対策として、例えば特許文献１には、ＦＲＣに用いるフレーム数に等しい数の要素を持つベクトルである閾値テーブルと、空間変調の適用される画素ブロック内の画素に対応する要素を持つ位相テーブルを使用して空間変調を行い、各フレームで、全ＯＮパターンまたは全ＯＦＦパターン（ベタ表示）になる列の割合を多くし、時間的にも空間的にも表示を均一化することが提案されている。
【００１１】
例えば、特許文献１では、その図２に示されている下記表１の２行２列の点灯テーブルを用いて、４フレーム５階調表示を行った場合、そのベタ確率は５０．００％であり、オン／オフ確率は５０．０％となる。結果として、階調数が減り、ビデオ表示などでの自然さは失われていたが、フリッカーはほとんど発生せず、きわめて均一な表示が得られたと記述されている。
【００１２】
【表１】
2008009282.tif 000003
【００１３】
特許文献１では、クロストークやフリッカの発生は低減されると考えられる。しかし、１フレームで各ピクセルのＯＮ／ＯＦＦが確定し、例えば２行２列の繰り返しパターンとなる。従って、後述するＦＲＣ振り模様やブリンク模様の発生は避けられない。
【００１４】
【特許文献１】特許第３５８２９１９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
本出願人は、フリッカ発生の対策として、ピクセル毎にＯＮ／ＯＦＦのフレームを空間的かつ時間的に分散させる手法を特願２００６−３６０３号で提案している。特願２００６−３６０３号では、例えば４階調表示の場合、３フレームが必要になるので、それに応じてＯＮ／ＯＦＦデータの配置が異なる３種類の階調パレットＡ〜Ｃを用意し、下記表２に示すように、それらを各々のピクセルにサイクリック（周期的）に割り当てている。
【００１６】
【表２】
2008009282.tif 000004
【００１７】
特願２００６−３６０３号の方式であれば、フリッカの発生を防止することができる。しかし、中間調のベタ画像を表示してＬＣＤを物理的に振ると、それが表示画像のフレーム周波数に同期した時に、ＯＮ／ＯＦＦデータの空間分散に応じた濃淡模様（ＦＲＣ振り模様）が現れる。また、中間調ベタ画像を表示し、その階調を反転させるブリンク表示の場合にも、切替えの瞬間に濃淡模様（ブリンク模様）が視認される。
【００１８】
本発明の目的は、前記従来技術に基づく問題点を解消し、消費電力を増大させることなく、ＦＲＣ振り模様およびブリンク模様の発生を大幅に低減ないしは防止できる単純マトリクス液晶の駆動方法、液晶ドライバおよび液晶表示装置を提供することにある。
【課題を解決するための手段】
【００１９】
上記目的を達成するために、本発明は、単純マトリクス型の液晶パネルにおいて、マルチラインアドレッシング駆動方式により、直交行列を用いて前記液晶パネルの３行の行電極を同時駆動し、かつ、フレームレート制御階調方式により、前記液晶パネルの１ピクセル毎に４階調を３フレームで表示する単純マトリクス液晶の駆動方法であって、
前記直交行列として３行×４列の巡回性直交行列を用い、
中間調のＯＮ／ＯＦＦデータの位相が異なる３種類の階調パレットを作成し、
前記３種類の階調パレットのＯＮ／ＯＦＦデータの配列方向が、前記巡回性直交行列のデータの巡回方向に一致するように前記３種類の階調パレットを分散させて前記液晶パネルの画面全体のフレームレート制御位相テーブルを作成し、前記液晶パネルの各々のピクセルに所定の階調パレットを割り当て、
前記フレームレート制御階調方式のフレームと前記巡回性直交行列の列ベクトルの両方を各々のフィールド毎に同時に更新して、前記液晶パネルの各々のピクセルの駆動制御および階調制御を行い、
前記フレームレート制御階調方式の３フレームを構成する１２フィールドにわたって前記液晶パネルの各々のピクセルの階調を完結させることを特徴とする単純マトリクス液晶の駆動方法を提供する。
【００２０】
ここで、前記フレームレート制御位相テーブルは、前記３種類の階調パレットを行方向および列方向の両方に分散させていることが好ましい。
【００２１】
また、前記フレームレート制御位相テーブルを作成する時に、同時駆動される２組の３行の階調パレットを１行飛びに割り当て、前記１行飛びの３行を同時駆動することが好ましい。
【００２２】
また、本発明は、単純マトリクス型の液晶パネルにおいて、マルチラインアドレッシング駆動方式により、直交行列を用いて前記液晶パネルの７行の行電極を同時駆動し、かつ、フレームレート制御階調方式により、前記液晶パネルの１ピクセル毎に８階調を７フレームで表示する単純マトリクス液晶の駆動方法であって、
前記直交行列として７行×８列の巡回性直交行列を用い、
中間調のＯＮ／ＯＦＦデータの配置が異なる７種類の階調パレットを作成し、
前記７種類の階調パレットのＯＮ／ＯＦＦデータの配列方向が、前記巡回性直交行列のデータの巡回方向に一致するように前記７種類の階調パレットを分散させて前記液晶パネルの画面全体のフレームレート制御位相テーブルを作成し、前記液晶パネルの各々のピクセルに所定の階調パレットを割り当て、
前記フレームレート制御階調方式のフレームと前記巡回性直交行列の列ベクトルの両方を各々のフィールド毎に同時に更新して、前記液晶パネルの各々のピクセルの駆動制御および階調制御を行い、
前記フレームレート制御階調方式の７フレームを構成する５６フィールドにわたって前記液晶パネルの各々のピクセルの階調を完結させることを特徴とする単純マトリクス液晶の駆動方法を提供する。
【００２３】
ここで、前記フレームレート制御位相テーブルは、前記７種類の階調パレットを行方向および列方向の両方に分散させていることが好ましい。
【００２４】
また、前記フレームレート制御位相テーブルを作成する時に、同時駆動される２組の７行の階調パレットを１行飛びに割り当て、前記１行飛びの７行を同時駆動することが好ましい。
【００２５】
また、本発明は、上記のいずれかに記載の単純マトリクス液晶の駆動方法により、前記液晶パネルの駆動制御および階調制御を行うことを特徴とする液晶ドライバを提供する。
【００２６】
また、本発明は、前記液晶パネルと、上記に記載の液晶ドライバとを備え、該液晶ドライバにより、前記液晶パネルの駆動制御および階調制御を行うことを特徴とする液晶表示装置を提供する。
【発明の効果】
【００２７】
本発明によれば、階調パレットを時間的、空間的に分散させるのでフリッカの発生が少ない。また、従来方式と比べて、フィールド毎の実効電圧差が少ないので、比較的にクロストークが少なく、一瞬のＦＲＣ振り模様やブリンク模様の発生を低減ないしは防止できる。また、フィールド毎に巡回性直交行列の列ベクトルを更新するだけなので、追加回路も少なく、消費電力も増加しないなどの利点がある。
【発明を実施するための最良の形態】
【００２８】
以下に、添付の図面に示す好適実施形態に基づいて、本発明の単純マトリクス液晶の駆動方法、液晶ドライバおよび液晶表示装置を詳細に説明する。
【００２９】
ＦＲＣ振り模様やブリンク模様が発生する原因は、１表示サイクル後の実効電圧は全てのピクセルで同一となるにも関わらず、フレーム毎に各ピクセルのＯＮないしＯＦＦを表示する為、ＦＲＣ階調方式のフレームないしはフィールド間でピクセル毎の実効電圧差が大きくなることにある。従って、その対策は、フレームないしはフィールド間でピクセル毎の実効電圧差を可能な限り小さくすることである。
【００３０】
本発明では、同時駆動される複数行のピクセルの実効電圧が、ほぼ同様に変遷するように、巡回性直交行列を用い、かつ、ＦＲＣ階調方式の位相設定（各々のピクセルに割り当てる階調テーブルの設定）を行う。その結果、ＦＲＣ階調方式の各フレームを時間的に分散させることができる。本発明では、この表示方式をＦＲＣフレーム分散方式（以下、本発明方式とも記述する）と呼ぶものとする。
【００３１】
以下、本発明に関わるＦＲＣフレーム分散方式について説明する。
【００３２】
本発明は、実質的に、ＭＬＡ駆動方式で３行を同時駆動し、かつ、ＦＲＣ階調方式で４階調を３フレームの時間（期間）で表示する場合と、７行を同時駆動し、かつ、８階調を７フレームの時間（期間）で表示する場合に適用可能である。これ以上の複数行同時駆動、例えば１１行を同時駆動し、１２階調を１１フレームの時間（期間）で表示する場合などにも適用可能ではあるが、１表示サイクルが完結するまでの時間が長すぎるため、フリッカの発生が問題になると予想される。
【００３３】
以下の説明は、特に言及しない限り、行電極数１２０行×列電極数１６０列の液晶パネルと、この液晶パネルを駆動する液晶ドライバとを備えるＬＣＤにおいて、３行を同時駆動し、４階調を３フレームの時間（期間）で表示する場合について行う。
【００３４】
まず、巡回性直交行列について説明する。下記表３は、本実施形態で使用する３行×４列の巡回性直交行列である。従来のＭＬＡ駆動方式を採用して複数行を同時駆動する単純マトリクス液晶の液晶ドライバでは、Ｗａｌｓｈ関数やＨａｄａｍａｒｄ行列などの直交行列が使用されていた。これに対し、本発明方式では、Ｍ系列やＰａｌｅｙなどの巡回性直交行列が使用される。表３の１または−１はＬＣＤの行電極電圧に対応しており、１が＋Ｖｒ、−１が−Ｖｒを示す。
【００３５】
【表３】
2008009282.tif 000005
【００３６】
表３の３行×４列の巡回性直交行列では、そのデータが、列ベクトルＲ０〜Ｒ２の範囲で、行方向および列方向の両方に巡回（シフトないしローテーション）されている。すなわち、１列目の列ベクトルＲ０は−１，１，１である。それが２列目の列ベクトルＲ１にシフトされ、かつ、１ビット下向きにシフトされて、２列目の列ベクトルＲ１は１，−１，１となり、同様にして、３列目の列ベクトルＲ２は１，１，−１となっている。
【００３７】
表３の巡回性直交行列は、本来４行×４列の完全巡回性直交行列である。一方、表３の巡回性直交行列は、３行同時駆動であるため、４行目の１行を削除し、さらに、各行Ｌ１〜Ｌ３におけるビットの１と−１の個数を同数とするために、４列目の列ベクトルＲ３の３ビットは全て−１としてある。３行同時駆動の場合、巡回性直交行列のビット配列（１，−１の配列）は表３の組合せだけが使用可能である。
【００３８】
これにより、１行目の行ベクトルＬ１の４ビットは−１，１，１，−１となり、−１が２個、１が２個で−１と１の個数が同数の２個ずつとなっている。２行目および３行目の行ベクトルＬ２，Ｌ３も同様である。
【００３９】
なお、ＭＬＡ駆動方式で７行を同時駆動し、かつ、ＦＲＣ階調方式で８階調を７フレームの時間（期間）で表示する場合、例えば下記表４に示すように、７行×８列の巡回性直交行列を使用する。この場合も各行Ｌ１〜Ｌ７におけるビットの１と−１の個数を同数とするために、８列目の列ベクトルＲ７の７ビットは全て１としてある。なお、７行同時駆動の場合、巡回性直交行列のビット配列は、表４以外の各種組合せのものが使用可能である。
【００４０】
【表４】
2008009282.tif 000006
【００４１】
また、本発明方式では、図２に示すように、中間調のＯＮ／ＯＦＦデータの位相（配列）が異なる３種類の階調パレットＡ，Ｂ，Ｃを作成する。そして、これらの階調パレットＡ〜ＣのＯＮ／ＯＦＦデータの配列方向が、巡回性直交行列のデータの巡回方向に一致するように階調パレットＡ〜Ｃを分散させて、下記表５に示すように、３行×３列のＦＲＣ位相テーブルパターンを作成する。
【００４２】
【表５】
2008009282.tif 000007
【００４３】
ここで、巡回性直交行列のデータの巡回方向とは、前述の通り、行方向（下向き）および列方向（右向き）の両方に１ビットずつシフトする方向である。表３の例の場合、その−１の配列を見ると分かるように、右下がり（左上がり）の方向である。
【００４４】
一方、階調パレットＡ〜ＣのＯＮ／ＯＦＦデータの配列方向とは、例えばＦＲＣ位相テーブルによって３行の階調パレットの割り当てがＡ，Ｃ，Ｂの場合と、Ｃ，Ｂ，Ａの場合を考える。階調パレットの割り当てがＡ，Ｃ，Ｂの場合、階調２のＯＮ／ＯＦＦデータの配列は下記表６のようになる。また、階調パレットの割り当てがＣ，Ｂ，Ａの場合、階調２のＯＮ／ＯＦＦデータの配列は下記表７のようになる。
【００４５】
【表６】
2008009282.tif 000008
【００４６】
【表７】
2008009282.tif 000009
【００４７】
すなわち、階調パレットの割り当てがＡ，Ｃ，Ｂの場合、階調パレットＡ，Ｃ，Ｂに基づくＯＮ／ＯＦＦデータの配列方向は、−１の配列を見ると分かるように、巡回性直交行列のデータの巡回方向とは一致していない右上がりである。一方、階調パレットの割り当てがＣ，Ａ，Ｂの場合、階調パレットＣ，Ａ，Ｂに基づくＯＮ／ＯＦＦデータの配列方向は、巡回性直交行列のデータの巡回方向と一致する右下がりである。
【００４８】
本発明方式では、前述のように、これらの階調パレットＡ〜Ｃに基づくＯＮ／ＯＦＦデータの配列方向が、巡回性直交行列のデータの巡回方向に一致するように、階調パレットＡ〜Ｃを分散させる必要がある。
【００４９】
ここで、ＦＲＣ階調方式のフレームを分散させるだけであれば、階調パレットの分散は１列、すなわち、行方向だけでも良い。すなわち、列１〜３の３つの階調パレットＡ〜Ｃの配列は全てＡ，Ｂ，Ｃでも良い。表５のＦＲＣ位相テーブルパターンにおいて、列１〜３の階調パレットＡ〜Ｃを列方向にも分散させている（列２はＢ，Ｃ，Ａ、列３はＣ，Ａ，Ｂ）のは、時系列でのバイアス集中によるフリッカの発生を防ぐためである。
【００５０】
なお、ＭＬＡ駆動方式で７行を同時駆動し、かつ、ＦＲＣ階調方式で８階調を７フレームの時間（期間）で表示する場合、中間調のＯＮ／ＯＦＦデータの位相が異なる７種類の階調パレットＡ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆ，Ｇ（図示省略）を作成する。同様に、これらの階調パレットＡ〜ＧのＯＮ／ＯＦＦデータの配列方向が、巡回性直交行列のデータの巡回方向に一致するように、７種類の階調パレットＡ〜Ｇを分散させて、例えば下記表８に示すように、７行×７列のＦＲＣ位相テーブルパターンを作成する。
【００５１】
【表８】
2008009282.tif 000010
【００５２】
表５のＦＲＣ位相テーブルパターンを、液晶パネルの画面全体のピクセルに対してサイクリック（周期的）に繰り返し、液晶パネルの画面全体のＦＲＣ位相テーブルを作成する。すなわち、液晶パネルの各々のピクセルに階調パレットＡ〜Ｃのうちの所定の階調パレットを割り当てる。本実施形態の場合、液晶パネルの表示画面は、１２０行×１６０列であるから、ＦＲＣ位相テーブルは下記表９のようになる。
【００５３】
【表９】
2008009282.tif 000011
【００５４】
なお、行方向のＦＲＣ階調方式のフレーム分散のグループ（すなわち、Ａ，Ｂ，ＣまたはＢ，Ｃ，ＡまたはＣ，Ａ，Ｂ）によって、時間的なバイアス集中が生じる。同じ列に、バイアス集中が続くのを防止するために、下記表１０に示すように、１行飛びの３行を同時駆動する方が望ましい。表１０は、３行の奇数行（すなわち、１，３，５行目）または３行の偶数行（２，４，６行目）を同時駆動する場合のＦＲＣ位相テーブルパターンの例である。
【００５５】
【表１０】
2008009282.tif 000012
【００５６】
表１０のＦＣＲ位相テーブルパターンは、同時駆動される３行の奇数行（１，３，５）を見ると、表５と同じである。一方、同時駆動される３行の偶数行（２，４，６）を見ると、その１〜３行は、表５の３，１，２行の順番になっている。３行の奇数行も３行の偶数行も表１０の配列に限らず、表５の列１〜３を列方向にローテーションした組合せであれば、どのような組合せても良い。
【００５７】
すなわち、３行同時駆動の場合、ＦＲＣ位相テーブルパターンもしくはＦＲＣ位相テーブルを作成する時に、同時駆動される２組（ペア）の３行（合計６行）の階調パレットを１行飛びに割り当てておき、１行飛びの３行を同時駆動する。７行同時駆動の場合も同様に、ＦＲＣ位相テーブルパターンもしくはＦＲＣ位相テーブルを作成する時に、同時駆動される２組の７行（合計１４行）の階調パレットを１行飛びに割り当てておき、１行飛びの７行を同時駆動する。
【００５８】
なお、上記例では、行列数の少ない、基本的な階調テーブルの割り当てパターンとなるＦＲＣ位相テーブルパターンを作成し、これを、液晶パネルの画面全体のピクセルに対してサイクリック（周期的）に繰り返し、液晶パネルの画面全体のＦＲＣ位相テーブルを作成している。しかし、ＦＲＣ位相テーブルパターンを作成することなく、液晶パネルの画面全体のＦＲＣ位相テーブルを作成することも可能である。
【００５９】
次に、同じく３行同時駆動で４階調表示の場合を例に挙げて、従来のＭＬＡ駆動方式とＦＲＣ階調方式とを組合せた方式（従来方式）と、本発明に関わるＦＲＣフレーム分散方式（本発明方式）について比較しながら説明する。
【００６０】
従来方式では、時系列で下記式および表１１に示すＭＬＡ演算が行われ、ＦＲＣの１フレームが完結する。また、従来方式では、各ピクセルのＯＮ／ＯＦＦはＦＲＣ階調方式のフレーム毎に完結する。つまり、従来方式では、ＦＲＣ階調方式のフレーム（Ｆ）が更新される毎に、直交行列の列ベクトル（Ｒ）が各フィールド毎に更新される。
【００６１】
Ｆ０＊Ｒ０→Ｆ０＊Ｒ１→Ｆ０＊Ｒ２→Ｆ０＊Ｒ３
→Ｆ１＊Ｒ０→Ｆ１＊Ｒ１→Ｆ１＊Ｒ２→Ｆ１＊Ｒ３
→Ｆ２＊Ｒ０→Ｆ２＊Ｒ１→Ｆ２＊Ｒ２→Ｆ２＊Ｒ３
【００６２】
つまり、従来のＭＬＡ演算の順序は、下記表１１の通りである。
【００６３】
【表１１】
2008009282.tif 000013
【００６４】
ここで、Ｆ０，Ｆ１，Ｆ２はＦＲＣ階調方式のフレーム、＊はＭＬＡ演算を表し、Ｒ０，Ｒ１，Ｒ２，Ｒ３は直交行列の列ベクトルを表す。ＭＬＡ演算とは、同時駆動される複数行の各列のＯＮ／ＯＦＦデータ（Ｆ）と直交行列の列ベクトル（Ｒ）との間で積和演算を行うことである。すなわち、ＯＮデータを１、ＯＦＦデータを−１として、直交行列の列ベクトルとビット毎に掛け算を行い、その結果を加算する。
【００６５】
一方、本発明方式では、時系列で下記式および表１２に示す演算が行われる。本発明方式では、各ピクセルのＯＮ／ＯＦＦは、ＦＲＣ階調方式のフレーム毎に完結するのではなく、ＦＲＣ階調方式の全てのフレームである３フレームを構成する１２フィールドにわたって完結する。つまり、本発明方式では、ＦＲＣ階調方式のフレーム（Ｆ）と巡回性直交行列の列ベクトル（Ｒ）の両方が各々のフィールド毎に同時に更新（ローテーション）される。
【００６６】
Ｆ０＊Ｒ０→Ｆ１＊Ｒ１→Ｆ２＊Ｒ２→Ｆ０＊Ｒ３
→Ｆ１＊Ｒ０→Ｆ２＊Ｒ１→Ｆ０＊Ｒ２→Ｆ１＊Ｒ３
→Ｆ２＊Ｒ０→Ｆ０＊Ｒ１→Ｆ１＊Ｒ２→Ｆ２＊Ｒ３
【００６７】
つまり、本発明のＭＬＡ演算の順序は、下記表１２の通りである。
【００６８】
【表１２】
2008009282.tif 000014
【００６９】
同じく、Ｆ０，Ｆ１，Ｆ２はＦＲＣ階調方式のフレーム、＊はＭＬＡ演算を表し、Ｒ０，Ｒ１，Ｒ２，Ｒ３は巡回性直交行列の列ベクトルを表す。本発明方式と従来方式との違いは、使用する直交行列が巡回性直交行列である点と、ＭＬＡ演算の順番が変わる点だけであり、本発明方式と従来方式の実効電圧は等価である。しかし、本発明方式であれば、時間ごとの同一階調のピクセル間の実効電圧差が少ないという効果が得られる。
【００７０】
次に、３行×４列の巡回性直交行列を用いて３行を同時に駆動し、１２フィールド（３フレーム×４フィールド）にわたって液晶パネルの１表示サイクルを完結する場合を例に挙げて、本発明に関わるＦＲＣフレーム分散方式について具体的に説明する。
【００７１】
図３に示す例は、説明を簡単にするために、表５に示すＦＲＣ位相テーブルパターンを３行×３列のＦＲＣ位相テーブルとして用い、階調２の場合について、３列それぞれについてＭＬＡ演算をした結果を表す。図３には、３行×４列の巡回性直交行列と、各フレームで使用される巡回性直交行列と、階調のＯＮ／ＯＦＦデータと、ＭＬＡ演算結果と、列電極電圧パターンと、実効電圧相当の値が示されている。
【００７２】
巡回性直交行列は、表３に示す３行×４列のものである。ＦＲＣの各フレーム０，１，２で使用される巡回性直交行列は、この表３に示すものと全く同じものである。ＦＲＣ階調方式のフレーム０〜２の巡回性直交行列の下に表示されている数字はフィールド番号である。
【００７３】
ＯＮ／ＯＦＦデータは、表５に示すＦＲＣ位相テーブルパターンによって指定される階調パレットに従って、図２に示す階調パレットＡ，Ｂ，Ｃの階調２のＯＮ／ＯＦＦデータを、それぞれ１／−１として表したものである。図３中、上側のＯＮ／ＯＦＦデータは、表５のＦＲＣ位相テーブルパターンの１列目、中央のＯＮ／ＯＦＦデータは２列目、下側のＯＮ／ＯＦＦデータは３列目に対応するものである。
【００７４】
例えば、ＦＲＣ位相テーブルパターンの１列目の３つのデータはＡ，Ｂ，Ｃである。上側のＯＮ／ＯＦＦデータは、この３つのデータＡ，Ｂ，Ｃに対応して、階調パレットＡ，Ｂ，Ｃの階調２のフレームごとのＯＮ／ＯＦＦデータを、それぞれ１／−１として表示したものである。つまり、階調パレットＡの階調２のデータはＯＦＦ，ＯＮ，ＯＮであるから、ＯＮ／ＯＦＦデータのＡ行目は−１，１，１となる。他のＯＮ／ＯＦＦデータも同様である。
【００７５】
続いて、ＭＬＡ演算結果は、ＯＮ／ＯＦＦデータと巡回性直交行列とのＭＬＡ演算の結果を表す。ＭＬＡ演算結果の１行目は、フレームＦ０のＯＮ／ＯＦＦデータと巡回性直交行列の列ベクトルＲ０〜Ｒ３との積和演算結果を表す。同様に、ＭＬＡ演算結果の２行目および３行目は、それぞれフレームＦ１，Ｆ２のＯＮ／ＯＦＦデータと巡回性直交行列の列ベクトルＲ０〜Ｒ３との積和演算結果を表す。
【００７６】
例えば、上側のＯＮ／ＯＦＦデータにおいて、Ｆ０＊Ｒ０のＭＬＡ演算は、ＯＮ／ＯＦＦデータのＡとＦ０の交点の−１と、フレーム０のＬ１とＲ０の交点の−１との積＝１、ＢとＦ０の交点の１と、Ｌ２とＲ０の交点の１との積＝１、ＣとＦ０の交点の１と、Ｌ３とＲ０の交点の１との積＝１をそれぞれ求め、それらを全て加算した１＋１＋１＝３がＭＬＡ演算結果の１行１列目の値となる。
【００７７】
また、ＭＬＡ演算結果において、１行目の４つの演算結果は、それぞれＦ０＊Ｒ０、Ｆ０＊Ｒ１、Ｆ０＊Ｒ２、Ｆ０＊Ｒ３のＭＬＡ演算結果を表す。同様に、２行目の４つの演算結果は、それぞれＦ１＊Ｒ０、Ｆ１＊Ｒ１、Ｆ１＊Ｒ２、Ｆ１＊Ｒ３の演算結果を表し、３行目の演算結果は、それぞれＦ２＊Ｒ０、Ｆ２＊Ｒ１、Ｆ２＊Ｒ２、Ｆ２＊Ｒ３の演算結果を表す。
【００７８】
続いて、列電極電圧パターンは、対応するＭＬＡ演算結果の符号を反転したものであり、実際に列電極に印加される電圧レベルを示す。この例では、列電極に印加される電圧レベルは、−３と１に対応する２種類の電圧レベルである。
【００７９】
実効電圧相当は、その名前の通り、実効電圧に相当するものである。実効電圧相当の１行目は、巡回性直交行列の１行目Ｌ１と列電極電圧パターンの各行との積和演算結果を反転したものである。同様に、実効電圧相当の２行目および３行目は、それぞれ巡回性直交行列の２行目Ｌ１および３行目Ｌ３と列電極電圧パターンの各行との積和演算結果を反転したものである。
【００８０】
例えば、上側の実効電圧相当の１行目は、巡回性直交行列の１行目Ｌ１の−１，１，１，−１と、列電極電圧パターンの１行目の−３，１，１，１、２行目の１，−３，１，１、３行目の１，１，−３，１の各々対応するデータとの積和演算結果を求め、それを反転して−４，４，４が得られる。また、上側の実効電圧相当の２行目および３行目、ならびに、他の実効電圧相当の各行についても同様である。
【００８１】
その結果、図３に示すように、ＯＮ／ＯＦＦデータのＯＮデータ（すなわち、１）は、実効電圧相当のデータとしては全て４となる。一方、ＯＮ／ＯＦＦデータのＯＦＦデータ（すなわち、−１）は、実効電圧相当のデータとしては全て−４となる。すなわち、実効電圧相当において、ＯＮ／ＯＦＦデータのＯＮデータおよびＯＦＦデータが完全に復元されていることが分かる。
【００８２】
次に、本発明方式と従来方式との効果の違いについて説明する。
【００８３】
下記表１３は、３種類の階調パターンの組合せ（Ａ，Ｂ，ＣおよびＢ，Ｃ，ＡおよびＣ，Ａ，Ｂ）について、従来方式における、各ピクセルの実効電圧の変遷をフィールド毎に示したものである。各フィールド１〜１２において、それぞれの値は、印加される直交行列とその時の列電極電圧パターンとを掛けて符号を反転し、前のフィールドでの実効電圧に順次加えていったもの（累積加算したもの）である。
【００８４】
【表１３】
2008009282.tif 000015
【００８５】
３種類の階調パターンの組合せのどれでも、最終のフィールド１２では、その値が４になっている。しかし、同一階調であるにも関わらず、フィールド毎の実効電圧差（ＭＡＸ−ＮＩＭ）の値が大きく、最大で１２になることが分かる。実効電圧差は、８を１階調として、１２は１．５階調分に相当する。これが一瞬のＦＲＣ振り模様やブリンク模様となって視認される。
【００８６】
一方、表１４は、本発明方式における、各ピクセルの実効電圧の変遷をフィールド毎に示したものである。同様に、各フィールド１〜１２において、それぞれの値は、印加される巡回性直交行列とその時の列電極電圧パターンとを掛けて符号を反転し、前のフィールドでの実効電圧に順次加えていったものである。フィールド毎の実効電圧差の値は最大で８であり、ＦＲＣ振り模様やブリンク模様はほとんど目立たない。
【００８７】
【表１４】
2008009282.tif 000016
【００８８】
なお、ＭＬＡ駆動方式で７行を同時駆動し、かつ、ＦＲＣ階調方式で８階調を７フレームの時間（期間）で表示する場合、５６フィールド（７フレーム×８フィールド）で１表示サイクルが完結する。この場合、従来方式では、列電極電圧パターンが８値になるが、ここでは、列電極電圧パターンを従来の半分の４値にできるＦＬＡ駆動方式（特許第３７１９９７３号参照）を採用して実施した。
【００８９】
７行同時駆動の場合、そのデータ量が膨大になるため、ここでは、その結果のみを記載する。同様の実効電圧の変遷を階調３について調べると、従来方式ではフィールド毎の実効電圧差が大きく、その差は最大で３０である。これは３．７５階調分に相当する。一方、本発明方式では、フィールド毎の実効電圧差は小さく、最大で１６であり、ＦＲＣ振り模様やブリンク模様はほとんど目立たない。
【００９０】
本発明方式は、階調パレットを時間的、空間的に分散させるのでフリッカの発生が少ない。また、従来方式と比べて、フィールド毎の実効電圧差が少ないので、比較的にクロストークが少なく、一瞬のＦＲＣ振り模様やブリンク模様の発生を低減ないしは防止できる。また、フィールド毎に巡回性直交行列の列ベクトルを更新するだけなので、追加回路も少なく、消費電力も増加しないなどの利点がある。
【００９１】
なお、単純マトリクス液晶で多用されているＡＰＴ（Alt & Pleshko Technique）駆動方式では、本発明に関わるＦＲＣフレーム分散方式は採用できない。本発明方式は、ＭＬＡ駆動方式およびＦＲＣ階調方式を採用し、かつ、前述の下記条件の時に有効である。
１）３行同時駆動で、４階調を３フレームの時間（期間）で表示する。
２）７行同時駆動で、８階調を７フレームの時間（期間）で表示する。
【００９２】
次に、本発明に関わる液晶ドライバの具体例を挙げて説明する。
【００９３】
図１は、本発明の単純マトリクス液晶の駆動方法を適用する液晶ドライバの構成を表す一実施形態のブロック概略図である。同図に示す液晶ドライバ１０は、上記の通り、行電極数１２０行×列電極数１６０列の単純マトリクス型の液晶パネルを用いるＬＣＤにおいて、ＭＬＡ駆動方式により、３行×４列の巡回性直交行列を用いて３行の行電極を同時駆動し、ＦＲＣ階調方式により、液晶パネルの１ピクセル毎に４階調を３フレームの時間（期間）で表示するものである。
【００９４】
図１に示す液晶ドライバ１０は、コモンブロックの制御回路１２と、セグメントブロックの制御回路１４と、タイミング信号発生回路１６と、階調制御回路１８と、列電極の駆動回路２０とによって構成されている。
【００９５】
本実施形態では、液晶パネルの１２０行を３行ずつの４０個のコモンブロック０〜３９に分割し、かつ１６０列を８列ずつの２０個のセグメントブロック０〜１９に分割して駆動制御および階調制御を行う。図１に示す液晶ドライバ１０は、その説明を容易化するために、行電極の駆動回路の図示を省略し、列電極の駆動回路の１つのセグメントブロック（ＳＢ）０についてのみ示してある。
【００９６】
上記の通り、本実施形態では、ＭＬＡ駆動方式により、３行の行電極を同時に選択して液晶パネルの駆動制御を行う。この場合、１画面の画像を構成する１フレームは、巡回性直交行列の列ベクトル数と同数の４フィールドで構成される。また、ＦＲＣ階調方式により、１ピクセル当たり４階調の表示を行う場合、１画面の表示画像の階調を表示するためには、階調数−１の３フレームの時間（期間）が必要となる。
【００９７】
従って、本実施形態のように、ＭＬＡ駆動方式で３行の行電極を同時に選択して液晶パネルの駆動制御を行い、かつ、ＦＲＣ階調方式で１ピクセル当たり４階調の表示を行う場合、１画面の表示画像が完結するまでに、ＭＬＡ駆動方式で１画面の画像を表示するために必要とする１フレーム（＝４フィールド）×ＦＲＣ階調方式で１画面の表示画像の階調を表示するために必要とする３フレーム＝１２フィールドが必要となる。
【００９８】
まず、コモンブロックの制御回路１２は、ブロックカウンタ２２と、エンドブロック検出回路２４とによって構成されている。
【００９９】
ブロックカウンタ２２は、信号ＤＬＹＣＬの立ち上がり（↑）に同期して、０〜３９まで順次カウントアップし、その値をコモンカウント信号（ＣＣ信号）として出力する。ＣＣ信号は、エンドブロック検出回路２４およびＲＡＭデコーダ３８に入力される。
【０１００】
エンドブロック検出回路２４は、信号ＣＬの立ち下がり（↓）に同期して動作し、ＣＣ信号の値が、各フィールドの最後のコモンブロックを表す３９になったかどうかを検出する。エンドブロック検出回路２４は、ＣＣ信号の値が３９になったことを検出すると、アクティブ状態の検出信号ＦＩＥＬＤを出力する。検出信号ＦＩＥＬＤは、ブロックカウンタ２２、３進フレームカウンタ３４および４進列ベクトルカウンタ３５に入力される。
【０１０１】
ブロックカウンタ２２では、検出信号ＦＩＥＬＤがアクティブ状態（例えば、ハイレベル）になると、信号ＤＬＹＣＬの立ち上がりに同期して、ＣＣ信号の値が０にリセットされる。一方、検出信号ＦＩＥＬＤが非アクティブ状態（例えば、ローレベル）の間は、信号ＤＬＹＣＬの立ち上がりに同期して１つずつカウントアップする。その結果、ブロックカウンタ２２は、ＣＣ信号の値が０〜３９までの範囲で繰り返しカウントを行う。
【０１０２】
同様に、セグメントブロックの制御回路１４は、ＳＢカウンタ２６と、エンドＳＢ検出回路２８と、ＳＥＧ（セグメント）デコーダ２９とによって構成されている。
【０１０３】
ＳＢカウンタ２６は、信号ＣＫの立ち上がりに同期して、０〜１９まで順次カウントアップし、その値をセグメントカウント信号（ＳＣ信号）として出力する。ＳＣ信号は、エンドＳＢ検出回路２８、ＳＥＧデコーダ２９およびＲＡＭデコーダ３８に入力される。
【０１０４】
エンドＳＢ検出回路２８は、ＳＣ信号の値が、各行の最後のセグメントブロックを表す１９になったかどうかを検出する。エンドＳＢ検出回路２８は、ＳＣ信号の値が１９になったことを検出すると、アクティブ状態の検出信号ＳＥＧを出力する。検出信号ＳＥＧは、ＳＢカウンタ２６およびフリップフロップ（Ｆ／Ｆ）３０に入力される。
【０１０５】
すなわち、ＳＢカウンタ２６では、検出信号ＳＥＧがアクティブ状態（例えば、ハイレベル）になると、信号ＣＫの立ち上がりに同期して、ＳＣ信号の値が０にリセットされる。一方、検出信号ＳＥＧが非アクティブ状態（例えば、ローレベル）の間は、信号ＣＫの立ち上がりに同期してカウントアップする。その結果、ＳＢカウンタ２６は、ＳＣ信号の値が０〜１９までの範囲で繰り返しカウントを行う。
【０１０６】
ＳＥＧデコーダ２９は、ＳＣ信号の値をデコードして、ＳＥＧブロック信号０〜１９を出力する。ＳＥＧブロック信号０〜１９は、各々対応するセグメントブロック０〜１９をアクティブ状態とする信号であり、ＳＣ信号の値がそれぞれ０〜１９の時にアクティブ状態（例えば、ハイレベル）となる。これらのＳＥＧブロック信号０〜１９は、各々セグメントブロック０〜１９（セグメントブロック１〜１９は図示省略）のＳＢラッチ４８に入力される。
【０１０７】
続いて、タイミング信号発生回路１６は、２つのフリップフロップ（Ｆ／Ｆ）３０，３２によって構成されている。
【０１０８】
フリップフロップ３０は、信号ＣＫの立ち上がりに同期して、検出信号ＳＥＧを保持し、これを信号ＣＬとして出力する。信号ＣＬは、エンドブロック検出回路２４およびフリップフロップ３２に入力される。
【０１０９】
また、フリップフロップ３２は、信号ＣＫの立ち下がりに同期して、信号ＣＬを保持し、これを信号ＤＬＹＣＬとして出力する。信号ＤＬＹＣＬは、ブロックカウンタ２２、３進フレームカウンタ３４、４進列ベクトルカウンタ３５およびラッチ＆ＳＥＧセレクタ５０に入力される。
【０１１０】
すなわち、検出信号ＳＥＧを、信号ＣＫの立ち上がりで保持してタイミング調整したものが信号ＣＬであり、さらに、信号ＣＬを、信号ＣＫの立ち下がりで保持してタイミング調整したものが信号ＤＬＹＣＬである。信号ＣＫは、セグメントブロック０〜１９の各々の処理に要する時間の周期で出力される。また、信号ＣＬおよび信号ＤＬＹＣＬは、コモンブロック０〜３９の各々の処理に要する時間の周期で出力される。
【０１１１】
続いて、階調制御回路１８は、３進フレームカウンタ３４と、階調デコーダ３６とによって構成されている。
【０１１２】
３進フレームカウンタ３４は、検出信号ＦＩＥＬＤがアクティブ状態の時に、信号ＤＬＹＣＬの立ち上がりに同期して０〜２まで順次カウントアップし、その値をフレームカウント信号（ＦＣ信号）として出力する。３進フレームカウンタ３４は、ＦＣ信号の値が２になると、次の検出信号ＦＩＥＬＤがアクティブ状態の時に、信号ＤＬＹＣＬの立ち上がりに同期して、その値が０にリセットされる。ＦＣ信号は階調デコーダ３６に入力される。
【０１１３】
ここで、検出信号ＦＩＥＬＤは、１フィールド毎に１回アクティブ状態となる信号である。その結果、３進フレームカウンタ３４は、１フィールド毎にカウントアップし、ＦＣ信号の値は０〜２の範囲で繰り返しカウントを行う。
【０１１４】
階調デコーダ３６は、図２に示す３種類の階調パレットＡ，Ｂ，Ｃに対応する階調１／２デコーダＡ，Ｂ，Ｃと、表９に示すＦＲＣ位相テーブル（図１では省略）とを備えている。３種類の階調パレットＡ〜Ｃは、それぞれＯＮ／ＯＦＦデータの配置が異なる。
【０１１５】
階調デコーダ３６は、ＳＣ信号の値により指定されるセグメントブロックに含まれる２４ピクセル（＝３行×８列）について、ＦＲＣ位相テーブルにより割り当てられている階調パレットに従って、ＦＣ信号の値により階調１と階調２に対応する階調パターン信号（ＯＮ／ＯＦＦデータ）を出力する。階調パターン信号は、スクランブラ４２に入力される。
【０１１６】
従って、階調１／２デコーダＡから、ＦＣ信号が０の時は、階調１の階調パターン信号として１（ＯＮ状態）が出力され、階調２の階調パターン信号として０（ＯＦＦ状態）が出力される。また、ＦＣ信号が１および２の時は、階調１の階調パターン信号として０が出力され、階調２の階調パターン信号として、１が出力される。
【０１１７】
同様に、階調１／２デコーダＢからは、ＦＣ信号が０および２の時、階調１の階調パターン信号として０が出力され、階調２の階調パターン信号として１が出力される。また、ＦＣ信号が１の時、階調１の階調パターン信号として１が出力され、階調２の階調パターン信号として、０が出力される。
【０１１８】
また、階調１／２デコーダＣからは、ＦＣ信号が０および１の時、階調１の階調パターン信号として０が出力され、階調２の階調パターン信号として１が出力される。また、ＦＣ信号が２の時、階調１の階調パターン信号として１が出力され、階調２の階調パターン信号として、０が出力される。
【０１１９】
なお、階調０の階調パターン信号は常に０（ＯＦＦ状態）であり、階調３の階調パターン信号は常に１（ＯＮ状態）であるから、階調デコーダ３６から出力する必要はない。
【０１２０】
最後に、列電極の駆動回路２０は、ＲＡＭデコーダ３８と、コアメモリ４０（コアメモリ０）と、スクランブラ４２と、ＥＸＯＲ回路４４と、アダー（加算器）４６と、ＳＢラッチ４８（ＳＢラッチ０）と、ラッチ＆ＳＥＧセレクタ５０（ラッチ＆ＳＥＧセレクタ０）とによって構成されている。
【０１２１】
なお、図１では、２０個のセグメントブロック０〜１９のうちのセグメントブロック０のみを示してある。列電極の駆動回路２０において、ＲＡＭデコーダ３８、スクランブラ４２、ＥＸＯＲ回路４４およびアダー４６は、それぞれ１つだけ設けられている。これに対し、コアメモリ４０、ＳＢラッチ４８およびラッチ＆ＳＥＧセレクタ５０は、セグメントブロック０〜１９に対応して１つずつ、合計で各々２０組設けられている。
【０１２２】
すなわち、ＲＡＭデコーダ３８、スクランブラ４２、ＥＸＯＲ回路４４およびアダー４６は、全てのセグメントブロック０〜１９で時分割に使用される。
【０１２３】
ＲＡＭデコーダ３８は、信号ＣＫの立ち下がりに同期して動作し、ＣＣ信号の値０〜３９によって指定されるコモンブロックの情報と、ＳＣ信号の値０〜１９によって指定されるセグメントブロックの情報とから、処理対象となるコアメモリ４０のメモリアドレスをデコードして順次出力する。このメモリアドレスはコアメモリ４０に入力される。
【０１２４】
コアメモリ４０には、液晶パネルの１２０行×８列（コアメモリ０の場合には１〜８列）分の各ピクセルの階調データが保持されている。コアメモリ１〜１９についても同様である。コアメモリ４０からは、一度に３（同時に選択される行電極数）×８（１セグメントブロック当たりの列数）×２ビット（４階調を表現するために必要なビット数）＝２４ピクセルの４８ビット分の階調データが読み出される。階調データはスクランブラ４２に入力される。
【０１２５】
スクランブラ４２は、同時に選択される３行の行電極数と同数の３組の８列分のスクランブラを備えている。スクランブラ４２は、コアメモリ４０から入力される２４ピクセルの４８ビット分の階調データと、階調デコーダ３６から入力される階調パターン信号とから、２ビットの各々の階調データに対応する１ビットのＯＮ，ＯＦＦ信号を出力する。このＯＮ，ＯＦＦ信号は次段のＥＸＯＲ回路４４に入力される。
【０１２６】
ここで、階調データが０（００（２進数表示、以下同じ））、３（１１）の場合、図の階調パレットＡ，Ｂ，Ｃの階調０，３の階調パターンからも明らかなように、ＯＮ，ＯＦＦ信号は、全てのフレームにおいて各々０，１固定となる。従って、フリッカ等には特に影響は及ぼさない。一方、階調データが１（０１），２（１０）の場合、ＯＮ，ＯＦＦ信号は、階調パターン信号に応じて、その値が決定される。これらの階調１，２が、フレームレートによってフリッカに影響を及ぼす。
【０１２７】
表９に示すＦＲＣ位相テーブルでは、例えば１列目（ＳＥＧ１）のコモンブロック０の１〜３行のピクセルは、各々階調パレットＡ，Ｂ，Ｃを使用するように割り当てられている。
【０１２８】
従って、上記１列目の場合、例えば１〜３行の各ピクセルの階調データが１の場合、スクランブラ４２から出力される１〜３行目のＯＮ，ＯＦＦ信号は、ＦＣ信号が０の時は１，０，０、ＦＣ信号が１の時は０，１，０、ＦＣ信号が２の時は０，０，１となる。また、階調データが２の場合、１〜３行目のＯＮ，ＯＦＦ信号は、ＦＣ信号が０の時は０，１，１、ＦＣ信号が１の時は１，０，１、ＦＣ信号が２の時は１，１，０となる。
【０１２９】
なお、１列目に限らず、他の列２〜１６０についても同様である。また、コモンブロック０に限らず、他のコモンブロック１〜３９についても同様である。
【０１３０】
ＥＸＯＲ回路４４は、スクランブラ４２に合わせて３組の８列分のＥＸＯＲ回路が設けられている。各々のＥＸＯＲ回路４４には、３ビットの選択パターンが入力される。ＥＸＯＲ回路４４では、選択パターンの３ビットの各々のビットと、これに対応する３行分のＯＮ，ＯＦＦ信号の各々のビットとの排他的論理和がとられ、その出力信号はアダー４６に入力される。
【０１３１】
ここで、選択パターンは、行電極電圧を決定する時にも用いられる巡回性直交行列の３ビットの列ベクトルである。選択パターンには、４進列ベクトルカウンタ３５の値が入力される。４進列ベクトルカウンタ３５の値は、検出信号ＦＩＥＬＤがアクティブ状態の時に、信号ＤＬＹＣＬの立ち上がりに同期して０〜３まで順次カウントアップする。本実施形態では、選択パターンは、列ベクトルＲ０〜Ｒ３の順序で繰り返しローテーションされ、ＥＸＯＲ回路４４に供給される。
【０１３２】
アダー４６は、８列分設けられている。アダー４６は、ＥＸＯＲ回路４４から入力される３行分の排他的論理和の総和を算出する。ＥＸＯＲ回路４４およびアダー４６により、選択パターンの各々のビットと、これに対応する３行分のＯＮ，ＯＦＦ信号の各々のビットとの排他的論理和の総和が算出される。すなわち、ＭＬＡ演算が行われる。アダー４６の出力信号はそれぞれ２ビットのデータになるが、本実施形態では、その上位１ビットのデータのみ、合計８ビットのデータがＳＢラッチ４８に入力される。
【０１３３】
ＳＢラッチ４８も、８列分設けられている。ＳＢラッチ４８は、ＳＥＧブロック信号０がアクティブ状態の時に、信号ＣＫの立ち上がりに同期して、アダー４６の上位１ビットのデータからなる合計８ビットのデータを保持する。なお、図示していないが、ＳＥＧブロック信号０〜１９により、セグメントブロック０〜１９が時系列に選択され、同様にしてセグメントブロック０〜１９のＳＢラッチ４８に、各々対応する合計８ビットのデータが保持される。ＳＢラッチ４８の出力信号はラッチ＆ＳＥＧセレクタ５０に入力される。
【０１３４】
ラッチ＆ＳＥＧセレクタ５０も８列分設けられている。ラッチ＆ＳＥＧセレクタ５０は、信号ＤＬＹＣＬの立ち上がりに同期して、セグメントブロック０〜１９のＳＢラッチ４８から各々対応するラッチ＆ＳＥＧセレクタ５０に入力される８ビットのデータ、合計１６０ビットのデータを同時に保持し、その保持された１６０ビットのデータに対応する列電極電圧を出力する。本実施形態では、列電極電圧として、ラッチ＆ＳＥＧセレクタ５０から、ＳＢラッチ４８に保持されているデータが０の時はＶ０が出力され、１の時はＶ１が出力される。
【０１３５】
以上のようにして、２０個のセグメントブロック０〜１９のラッチ＆ＳＥＧセレクタ５０から、ＳＥＧ１〜１６０に列電極電圧が同時に出力され、１６０列の列電極に同時に印加される。
【０１３６】
なお、従来のＭＬＡ駆動方式では、同時に選択される行電極数＋１種類の電圧の異なる列電極電圧が必要である。本実施形態では、３行の行電極を同時に選択するので、４種類の列電極電圧が必要であるが、上記のように、アダー４６の２ビットの出力信号の上位１ビットのみを使用することによって、使用する列電極電圧を半分の２種類（Ｖ０，Ｖ１）に削減している。この技術は、本出願人に関わる特許第３７１９９７３号により既に提案済みである。
【０１３７】
なお、本発明は、上記特許第３７１９９７３号で提案済みの技術を使用して、列電極電圧を半分にした液晶ドライバに適用可能なことはもちろん、従来通り、同時駆動行数＋１種類の電圧の異なる列電極電圧を必要とする液晶ドライバにも適用可能である。
【０１３８】
以下、液晶ドライバ１０の動作を説明する。
【０１３９】
前述の通り、液晶ドライバ１０では、液晶パネルの１２０行を３行ずつの４０個のコモンブロック０〜３９に分割し、かつ、１６０列を８列ずつの２０個のセグメントブロック０〜１９に分割する。そして、ＭＬＡ駆動方式により、３行×４列の巡回性直交行列を用いて３行の行電極を同時に選択して液晶パネルの駆動制御を行い、かつ、ＦＲＣ階調方式により、１ピクセル当たり４階調の表示を行うことによって、１２フィールドで１画面の表示画像が完結する。
【０１４０】
各々のフィールドにおいて、コモンブロックの制御回路１２により、ＣＣ信号の値に応じてコモンブロック０〜３９が順次選択される。また、各々のコモンブロック０〜３９が時系列に選択される毎に、セグメントブロックの制御回路１４により、ＳＣ信号の値に応じてＳＥＧブロック信号０〜１９が順次アクティブ状態とされ、セグメントブロック０〜１９が時系列に選択される。
【０１４１】
まず最初に、コモンブロック０のセグメントブロック０が選択される。この時、ＲＡＭデコーダ３８により、コモンブロック０のセグメントブロック０に対応するメモリアドレスが出力される。セグメントブロック０では、コアメモリ４０から、コモンブロック０のメモリアドレスに対応する、３行×８列×２ビット、すなわち２４ピクセルの４８ビット分の階調データが出力される。
【０１４２】
また、階調制御回路１８から、ＳＣ信号の値により指定されるコモンブロック０の２４ピクセルについて、ＦＲＣ位相テーブルによって割り当てられる階調パレットＡ，Ｂ，Ｃのいずれかに従って、ＦＣ信号の値によって階調１および階調２に対応する階調パターン信号（ＯＮ／ＯＦＦ）が出力される。
【０１４３】
続いて、スクランブラ４２により、コアメモリ４０から入力される２４ピクセルの４８ビット分の階調データと、階調デコーダ３６から入力される階調１および階調２の階調パターン信号とから、２４ピクセルの各々の２ビットの階調データに対応する１ビットのＯＮ，ＯＦＦ信号が出力される。なお、前述の通り、階調０の階調パターン信号は常に０（ＯＦＦ状態）、階調３の階調パターン信号は常に１（ＯＮ状態）となる。
【０１４４】
ここで、選択パターンは、検出信号ＦＩＥＬＤがアクティブ状態になる毎に、すなわち、１フィールド毎に列ベクトルＲ０〜Ｒ３の順にローテーションされる。
【０１４５】
続いて、ＥＸＯＲ回路４４により、選択パターンの各々のビットと、これに対応する３行分のＯＮ，ＯＦＦ信号の各々のビットとの排他的論理和がとられ、アダー４６により、その総和が算出される。すなわち、ＭＬＡ演算が行われる。具体的には、前述の通り、Ｆ０＊Ｒ０→Ｆ１＊Ｒ１→Ｆ２＊Ｒ２→Ｆ０＊Ｒ３→Ｆ１＊Ｒ０→Ｆ２＊Ｒ１→Ｆ０＊Ｒ２→Ｆ１＊Ｒ３→Ｆ２＊Ｒ０→Ｆ０＊Ｒ１→Ｆ１＊Ｒ２→Ｆ２＊Ｒ３の順に繰り返しＭＬＡ演算が行われる。
【０１４６】
ＳＥＧブロック信号０がアクティブ状態となってセグメントブロック０が選択されているので、アダー４６の２ビットの出力信号の上位１ビットのデータ、すなわち８列分の合計で８ビットのデータがＳＢラッチ４８に保持される。
【０１４７】
以下同様にして、ＳＥＧブロック信号１〜１９が順次アクティブ状態となり、セグメントブロック０〜１９が時系列に選択されて、上記の動作が繰り返し行われる。その結果、セグメントブロック０〜１９のＳＢラッチ４８に、各々対応する８ビットのデータが保持される。
【０１４８】
セグメントブロック０〜１９全てのＳＢラッチ４８に８ビットのデータが保持されると、全てのセグメントブロック０〜１９において、ＳＢラッチ４８から８ビットのデータが各々対応するラッチ＆ＳＥＧセレクタ５０に同時に移されて保持され、合計１６０ビットのデータに対応する列電極電圧が出力される。本実施形態の場合、列電極電圧として、保持されたデータが０の時はＶ０が出力され、１の時はＶ１が出力される。
【０１４９】
以上のようにして、２０個のセグメントブロック０〜１９のラッチ＆ＳＥＧセレクタ５０から、列電極電圧ＳＥＧ１〜１６０が同時に出力され、１６０列の列電極に同時に印加される。また同時に、選択パターンに応じた行電極電圧（Ｖｒまたは−Ｖｒ）がコモンブロック０の３行の行電極に印加される。
【０１５０】
上記動作を１フィールドを構成するコモンブロック０〜３９について繰り返し行い、さらに、１画面を構成する１２フィールドにわたって繰り返し行うことで１表示画像の階調表示が順次更新される。このように、本発明方式では、各ピクセルのＯＮ／ＯＦＦは、ＦＲＣ階調方式のフレーム毎に完結するのではなく、ＦＲＣ階調方式の全てのフレームないしはフィールドにわたって完結する。
【０１５１】
本実施形態では、ＯＮおよびＯＦＦの配置が異なる複数の階調パレットを用意しておき、液晶パネルの各々のピクセルに複数の階調パレットを所定のパターンで割り当てる。表９に示す例では、階調パレットＡ〜Ｃが、液晶パネルの各々のピクセルの行方向および列方向の各々についてシフト（ローテーション）されている。なお、１画面の画像を構成する１２フィールドにおける階調パレットの割り当ては全て同じである。
【０１５２】
このように、各々のピクセルにＯＮおよびＯＦＦの配置の異なる階調パレットＡ，Ｂ，Ｃをローテーションして割り当てることにより、常時ＯＮもしくは常時ＯＦＦ以外の中間階調領域の各々のピクセルのＯＮおよびＯＦＦの位置が、同一階調部分において空間的かつ時間的に分散される。そのため、同じフレーム周波数であっても、従来方式よりも見かけ上の周波数を高くできる。
【０１５３】
このため、消費電力を増大させることなく、ＦＲＣ階調方式の弱点であるフリッカによる画質劣化を抑制することができ、画像の種類に関わらず、より劣化の少ない高画質な表示画像を得ることができる。また、従来よりもフリッカの発生を抑制することができるので、従来のＦＲＣ階調方式と比べて、フレーム周波数を、より低く抑えることができ、消費電力の削減効果も期待できる。
【０１５４】
また、本実施形態の液晶ドライバ１０を備えるＬＣＤでは、フィールド毎の実効電圧差が少ないので、一瞬のＦＲＣ振り模様やブリンク模様の発生を低減ないしは防止するのに極めて有効である。また、比較的にクロストークも少ない。さらに、フィールド毎に巡回性直交行列の列ベクトルを更新（ローテーション）するだけなので、追加回路も少なく、消費電流も増加しないなどの利点がある。
【０１５５】
なお、本発明の単純マトリクス液晶の駆動方法を適用する液晶ドライバの具体的な構成は、上記実施形態のものに限定されず、同様の機能を果たす各種構成のもので実現可能である。例えば、液晶パネルのサイズは、１２０行×１６０列に限定されず、任意の行数×任意の列数の液晶パネルに適用可能である。また、本発明の液晶表示装置は、液晶パネルと、上記実施形態の液晶ドライバなどによって構成されるものである。
【０１５６】
また、階調パレットは、２種類以上何種類の階調パレットを使用しても良い。また、階調パレットにおけるＯＮデータおよびＯＦＦデータの配置も限定されず、あらゆる組合せの中から必要に応じて必要なものを必要数だけ使用すれば良い。また、階調制御の方式として、ＦＲＣ階調方式だけを用いることにも限定されず、ＰＷＭ（パルス幅変調）階調方式とＦＲＣ階調方式とを組み合わせてもよい。
【０１５７】
本発明は、基本的に以上のようなものである。
以上、本発明の単純マトリクス液晶の駆動方法、液晶ドライバおよび液晶表示装置について詳細に説明したが、本発明は上記実施形態に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはもちろんである。
【図面の簡単な説明】
【０１５８】
【図１】本発明の単純マトリクス液晶の駆動方法を適用する液晶ドライバの構成を表す一実施形態のブロック概略図である。
【図２】図１に示す液晶ドライバで使用されるＦＲＣ階調パレットＡ，Ｂ，Ｃを表す概略図である。
【図３】図１に示す液晶ドライバの動作を説明する概念図である。
【符号の説明】
【０１５９】
１０  液晶ドライバ
１２  コモンブロックの制御回路
１４  セグメントブロックの制御回路
１６  タイミング信号発生回路
１８  階調制御回路
２０  セグメント電極の駆動回路
２２  ブロックカウンタ
２４  エンドブロック検出回路
２６  ＳＢカウンタ
２８  エンドＳＢ検出回路
２９  ＳＥＧデコーダ
３０，３２  フリップフロップ（Ｆ／Ｆ）
３４  ３進フレームカウンタ
３５  ４進列ベクトルカウンタ
３６  階調デコーダ
３８  ＲＡＭデコーダ
４０  コアメモリ
４２  スクランブラ
４４  ＥＸＯＲ回路
４６  アダー（加算器）
４８  ＳＢラッチ
５０  ラッチ＆ＳＥＧセレクタ
【図１】
2008009282.tif 000017
【図２】
2008009282.tif 000018
【図３】
2008009282.tif 000019