【手続補正書】
【提出日】平成21年9月2日(2009.9.2)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】  クロック信号を生成するクロック生成部、および外部からクロック出力指令信号を受ける出力指令信号入力部を有するクロック制御部と、
上記クロック制御部から出力される出力クロック信号によって制御される内部回路とを備え、
上記クロック制御部は、上記出力指令信号を受けた時刻からある期間が経過したときに、所定のパルス数の上記出力クロック信号を上記内部回路に出力するように構成されており、
上記クロック制御部は、上記所定のパルス数の上記出力クロック信号を出力した後に、上記出力クロック信号の出力を自動的に停止し、
上記クロック制御部は、クロック切替え信号に応じて、上記クロック生成部から生成された上記クロック信号、又は外部からの外部クロック信号を選択的に出力し、
上記クロック生成部から生成された上記クロック信号は、スキャンテストの通常動作モードに使用されており、
上記外部クロック信号は、スキャンテストのシフト動作モードに使用されていることを特徴とする半導体集積回路。
【請求項２】  請求項１に記載の半導体集積回路において、
上記クロック制御部は、あるパルス数の上記出力クロック信号を上記内部回路に出力した後、一定の論理値信号を上記内部回路に出力するように構成されていることを特徴とすることを特徴とする半導体集積回路。
【請求項３】  請求項１に記載の半導体集積回路において、
上記内部回路は、検査入力データ発生部と、検査終了制御部と、検査結果解析部と、被検査回路部とを備え、
上記検査入力データ発生部と、上記検査終了制御部と、上記検査結果解析部とは、上記出力クロック信号を用いて上記被検査回路部を検査するように構成されていることを特徴とする半導体集積回路。
【請求項４】  請求項３に記載の半導体集積回路において、
上記検査終了制御部は、上記出力クロック信号のパルス数を検知する回路と、上記出力クロック信号のパルス数があるパルス数に達したときに、上記出力クロック信号の内部回路への出力を停止するための停止信号を出力する停止信号出力部とを備えることを特徴とする半導体集積回路。
【請求項５】  請求項４に記載の半導体集積回路において、
上記クロック制御部は、上記停止信号出力部の停止信号をフィードバックして受けるように接続されており、上記停止信号出力部に上記停止信号が出力されたときに、一定の論理値信号を上記内部回路に出力するように構成されていることを特徴とする半導体集積回路。
【請求項６】  請求項３に記載の半導体集積回路において、
上記検査終了制御部は、外部に検査を終了するための終了信号を出力する終了信号出力部をさらに備え、
上記出力クロック信号の上記クロック制御部から上記内部回路への出力と、上記出力によって上記検査結果解析部に入力された結果の読み出しとの繰り返しを行ない、上記繰り返しの回数がある数に達した後、上記検査終了制御部が上記終了信号出力部に上記終了信号を出力するように構成されていることを特徴とする半導体集積回路。
【請求項７】  請求項３に記載の半導体集積回路において、
上記検査終了制御部は、第１数値入力部を有するレジスタと、上記出力クロック信号の内部回路への出力を停止するための停止信号を出力する停止信号出力部とを備え、
上記クロック制御部から出力される上記クロック信号のパルス数が上記第１数値入力部の数値と一致したときに、上記停止信号を上記停止信号出力部に出力するように構成されていることを特徴とする半導体集積回路。
【請求項８】  請求項７に記載の半導体集積回路において、
上記検査終了制御部は、外部に終了信号を出力する終了信号出力部をさらに備え、
上記レジスタは、第２数値入力部と、外部から任意の数値を入力可能な第３数値入力部とをさらに備え、
上記出力クロック信号の上記クロック制御部から上記内部回路への出力と、上記出力によって上記検査結果解析部に入力された結果の読み出しと、上記読み出しに要したパルス数が、上記第２数値入力部の数値と一致したときの、上記停止信号の上記検査終了制御部から上記停止信号出力部への出力との繰り返しを行ない、
上記出力クロック信号の出力、上記読み出しおよび上記停止信号の出力の繰り返しの回数が上記第３数値入力部の数値と一致したときに、上記検査終了制御部が検査終了信号を上記終了信号出力部に出力するように構成されていることを特徴とする半導体集積回路。
【請求項９】  請求項８に記載の半導体集積回路において、
上記第１数値入力部と、上記第２数値入力部とは、外部から任意の数値を入力可能なことを特徴とする半導体集積回路。
【請求項１０】  請求項９に記載の半導体集積回路において、
上記第１数値入力部、上記第２数値入力部および上記第３数値入力部は、スキャンチェーンを構成しており、上記スキャンチェーンによって、数値を入力されることを特徴とする半導体集積回路。
【請求項１１】  請求項３に記載の半導体集積回路において、
上記検査結果解析部は、上記被検査回路部の検査結果の実測値を格納する検査結果レジスタと、上記被検査回路部の検査結果の期待値を格納する期待値レジスタと、上記検査結果の実測値と上記検査結果の期待値とを比較する比較部を有することを特徴とする半導体集積回路。
【請求項１２】  請求項１１に記載の半導体集積回路において、
上記検査結果レジスタは、被検査回路部の検査結果の実測値を１ビットずつ出力する機能を備え、
上記比較器は、１ビットずつ比較するように構成されていることを特徴とする半導体集積回路。
【請求項１３】  請求項１１に記載の半導体集積回路において、
上記比較部は、１パルスのクロック信号の入力によって、上記検査結果レジスタから出力される実測値と上記期待値レジスタから出力される期待値とを一括して比較する機能を備えていることを特徴とする半導体集積回路。
【請求項１４】  実動作時に使用される発振回路からのクロック信号に基づいてクロック信号を生成するクロック生成部、および外部から出力指令信号を受ける出力指令信号入力部を有するクロック制御部と、上記クロック制御部から出力される出力クロック信号によって制御される内部回路とを備え、上記出力指令信号を受けた時刻からある期間が経過したときに、所定のパルス数の上記出力クロック信号を上記内部回路に出力するように構成されている半導体集積回路の検査方法であって、
上記時刻以降では、上記出力クロック信号を用いて上記内部回路をスキャン方式によって検査し、
上記クロック制御部は、クロック切替え信号に応じて、上記クロック生成部から生成された上記クロック信号、又は外部からの外部クロック信号を選択的に出力し、
上記クロック生成部から生成された上記クロック信号は、スキャンテストの通常動作モードに使用されており、
上記外部クロック信号は、スキャンテストのシフト動作モードに使用されていることを特徴とする半導体集積回路の検査方法。
【請求項１５】  請求項１４に記載の半導体集積回路の検査方法において、
上記クロック制御部は、外部からテストクロック信号を受けるテストクロック信号入力部をさらに有し、
上記スキャン方式を用いる半導体集積回路の検査は、上記時刻以前には、上記クロック制御部が出力クロック信号として上記テストクロック信号を上記内部回路に出力するスキャン方式によるディレイテストであることを特徴とする半導体集積回路の検査方法。
【請求項１６】  請求項１４に記載の半導体集積回路の検査方法において、
上記出力指令信号は、論理値の立上りまたは立下りであることを特徴とする半導体集積回路の検査方法。
【請求項１７】  請求項１６に記載の半導体集積回路の検査方法において、
上記出力指令信号は、一定の論理値に維持されることを特徴とする半導体集積回路の検査方法。
【請求項１８】  クロック信号を生成するクロック生成部、および外部から出力指令信号を受ける出力指令信号入力部を有するクロック制御部と、
検査入力データ発生部と、検査終了制御部と、検査結果解析部と、被検査回路部とを有し、上記クロック制御部から出力される出力クロック信号によって制御される内部回路とを備え、
上記内部回路の上記検査入力データ発生部と、上記検査終了制御部と、上記検査結果解析部とは、上記出力クロック信号によって上記被検査回路部を検査するように構成された半導体集積回路の検査方法であって、
上記出力指令信号を受けた時刻から、上記クロック制御部が上記内部回路に出力する上記出力クロック信号のパルス数を設定するステップ（ａ）と、
上記クロック制御部が、上記出力指令信号を受けた時刻からある期間が経過したときに、上記出力クロック信号を上記内部回路に出力するステップ（ｂ）と、
上記ステップ（ａ）で設定された上記パルス数の上記出力クロック信号の入力が完了した以降に、上記検査結果解析部から検査結果を読み出すステップ（ｃ）と、
を含む半導体集積回路の検査方法。
【請求項１９】  クロック信号を生成するクロック生成部、および外部から出力指令信号を受ける出力指令信号入力部を有するクロック制御部と、
検査入力データ発生部と、終了信号出力部を有する検査終了制御部と、検査結果解析部と、被検査回路部とを有し、上記クロック制御部から出力される出力クロック信号によって制御される内部回路とを備え、
上記内部回路の上記検査入力データ発生部と、上記検査終了制御部と、上記検査結果解析部とは、上記出力クロック信号によって上記被検査回路部を検査するように構成された半導体集積回路の検査方法であって、
上記出力指令信号を受けた時刻から、上記クロック制御部が上記内部回路に出力する上記出力クロック信号のパルス数を設定するステップ（ａ）と、
上記出力指令信号を受けた時刻からある期間が経過したときに、上記クロック制御部が上記出力クロック信号を上記内部回路に出力するステップ（ｂ）と、
上記ステップ（ａ）で設定された上記パルス数の上記出力クロック信号の入力が完了したときに、上記検査終了制御部が検査を終了するための終了信号を上記終了信号出力部に出力するステップ（ｃ）と、
上記終了信号を受けた上記検査結果解析部から検査結果を読み出すステップ（ｄ）と、
を含む半導体集積回路の検査方法。
【請求項２０】  クロック信号を生成するクロック生成部、および外部から出力指令信号を受ける出力指令信号入力部を有するクロック制御部と、
検査入力データ発生部と、検査終了制御部と、検査結果解析部と、被検査回路部とを有し、上記クロック制御部から出力される出力クロック信号によって制御される内部回路とを備え、
上記内部回路の上記検査入力データ発生部と、上記検査終了制御部と、上記検査結果解析部とは、上記出力クロック信号によって上記被検査回路部を検査するように構成された半導体集積回路の検査方法であって、
上記出力指令信号を受けた時刻からある期間が経過したときに、上記クロック制御部が上記出力クロック信号を上記内部回路に出力するステップ（ａ）と、
上記検査結果解析部に入力された結果を読み出すステップ（ｂ）とを含み、
上記ステップ（ａ）と上記ステップ（ｂ）とを繰り返すことを特徴とする半導体集積回路の検査方法。
【請求項２１】  クロック信号を生成するクロック生成部、および外部から出力指令信号を受ける出力指令信号入力部を有するクロック制御部と、
検査入力データ発生部と、数値入力部を有するレジスタおよび停止信号出力部を備える検査終了制御部と、検査結果解析部と、被検査回路部とを有し、上記クロック制御部から出力される出力クロック信号によって制御される内部回路とを備え、
上記内部回路の上記検査入力データ発生部と、上記検査終了制御部と、上記検査結果解析部とは、上記出力クロック信号によって上記被検査回路部を検査するように構成された半導体集積回路の検査方法であって、
上記出力指令信号を受けた時刻から、上記クロック制御部が上記内部回路に出力する上記出力クロック信号のパルス数を上記数値入力部に入力するステップ（ａ）と、
上記出力指令信号を受けた時刻からある期間が経過したときに、上記クロック制御部が上記出力クロック信号を上記内部回路に出力するステップ（ｂ）と、
上記クロック制御部から出力される上記クロック信号のパルス数が上記数値入力部の数値と一致したときに、上記出力クロック信号の内部回路への出力を停止するための停止信号を上記停止信号出力部に出力するステップ（ｃ）と、
上記検査結果解析部から検査結果を読み出すステップ（ｄ）とを含み、
上記ステップ（ａ）から（ｄ）までを、上記ステップ（ｄ）と同時に次の上記ステップ（ａ）を実行するように繰り返すことを特徴とする半導体集積回路の検査方法。
【請求項２２】  クロック信号を生成するクロック生成部、および外部から出力指令信号を受ける出力指令信号入力部を有するクロック制御部と、
検査入力データ発生部と、検査終了制御部と、検査結果解析部と、被検査回路部とを有し、上記クロック制御部から出力される出力クロック信号によって制御される内部回路とを備え、
上記内部回路の上記検査入力データ発生部と、上記検査終了制御部と、上記検査結果解析部とは、上記出力クロック信号によって上記被検査回路部を検査するように構成された半導体集積回路の検査方法であって、
上記出力指令信号を受けた時刻からある期間が経過したときに、上記クロック制御部が上記出力クロック信号を上記内部回路に出力するステップ（ａ）と、
上記ステップ（ａ）によって上記検査結果解析部に入力された結果を読み出すステップ（ｂ）と、
上記ステップ（ａ）と上記ステップ（ｂ）とを繰り返し、上記ステップ（ｂ）において読み出された上記結果に不良が確認された時点で半導体集積回路の検査を終了するステップ（ｃ）と、
を含む半導体集積回路の検査方法。
【請求項２３】  クロック信号を生成するクロック生成部、および外部から出力指令信号を受ける出力指令信号入力部を有するクロック制御部と、
検査入力データ発生部と、終了信号出力部を備える検査終了制御部と、検査結果解析部と、被検査回路部とを有し、上記クロック制御部から出力される出力クロック信号によって制御される内部回路とを備え、
上記内部回路の上記検査入力データ発生部と、上記検査終了制御部と、上記検査結果解析部とは、上記出力クロック信号によって上記被検査回路部を検査するように構成された半導体集積回路の検査方法であって、
上記出力指令信号を受けた時刻からある期間が経過したときに、上記クロック制御部が上記出力クロック信号を上記内部回路に出力するステップ（ａ）と、
上記検査結果解析部に入力された結果を読み出すステップ（ｂ）とを含み、
上記ステップ（ａ）と上記ステップ（ｂ）とを繰り返し、上記繰り返しの回数がある数に達すると、上記検査終了制御部が上記終了信号出力部に終了信号を出力した後に、上記ステップ（ｂ）において読み出された上記結果に基づいて故障診断を行なうステップ（ｃ）と、
を含む半導体集積回路の検査方法。
【請求項２４】  請求項１に記載の半導体集積回路において、
上記ある期間は、上記クロック生成部から生成された上記クロック信号に応じて計算されていることを特徴とする半導体集積回路。
【請求項２５】  請求項１に記載の半導体集積回路において、
上記所定のパルス数は、上記クロック生成部から生成された上記クロック信号に応じて計算されていることを特徴とする半導体集積回路。