(57)【要約】【課題】特にプラグの形成時に強誘電体キャパシタがダメージを受け、これにより特性劣化が起きて信頼性が低下するのを防止した、強誘電体メモリ装置の製造方法を提供する。【解決手段】基体２上に強誘電体キャパシタ３を形成する工程と、強誘電体キャパシタ３を覆って第１水素バリア膜１９を形成する工程と、第１水素バリア膜１９上に絶縁膜を形成する工程と、絶縁膜をエッチバックし、強誘電体キャパシタの側部にサイドウォール２０を形成する工程と、第１水素バリア膜１９上及びサイドウォール２０上に第２水素バリア膜２１を形成する工程と、第２水素バリア膜２１上に層間絶縁膜２２を形成する工程と、強誘電体キャパシタ３の側方を開孔し、層間絶縁膜２２から基体側に連通するコンタクトホール２４を形成する工程と、コンタクトホール２４内に導電材料を埋め込んでプラグ２６を形成する工程と、を有してなる強誘電体メモリ装置１の製造方法。【選択図】図１
2008135618.tif 000002
【特許請求の範囲】
【請求項１】
基体上に下部電極と強誘電体膜と上部電極とからなる強誘電体キャパシタを形成する工程と、
前記強誘電体キャパシタを覆って前記基体上に第１水素バリア膜を形成する工程と、
前記第１水素バリア膜上に絶縁膜を形成する工程と、
前記絶縁膜をエッチバックし、前記強誘電体キャパシタの側部に前記絶縁膜からなるサイドウォールを形成する工程と、
前記第１水素バリア膜上及び前記サイドウォール上に第２水素バリア膜を形成する工程と、
前記第２水素バリア膜上に層間絶縁膜を形成する工程と、
前記強誘電体キャパシタの側方を開孔し、前記層間絶縁膜から前記基体側に連通するコンタクトホールを形成する工程と、
前記コンタクトホール内に導電材料を埋め込んでプラグを形成する工程と、を有してなることを特徴とする強誘電体メモリ装置の製造方法。
【請求項２】
前記のコンタクトホールを形成する工程とプラグを形成する工程との間に、前記コンタクトホールの内面に第３水素バリア膜を化学気相成長法で形成する工程を有していることを特徴とする請求項１記載の強誘電体メモリ装置の製造方法。
【請求項３】
前記絶縁膜をエッチバックし、前記強誘電体キャパシタの側部に前記絶縁膜からなるサイドウォールを形成する工程では、前記サイドウォールの側方の前記第１水素バリア膜をもエッチバックし、その下地を露出させることを特徴とする請求項１又は２記載の強誘電体メモリ装置の製造方法。
【請求項４】
前記サイドウォールを形成する工程と前記第２水素バリア膜を形成する工程との間に、加熱処理を行うことを特徴と請求項１〜３のいずれか一項に記載の強誘電体メモリ装置の製造方法。
【請求項５】
基体上に下部電極と強誘電体膜と上部電極とからなる強誘電体キャパシタを形成する工程と、
前記強誘電体キャパシタを覆って前記基体上に第１水素バリア膜を形成する工程と、
前記第１水素バリア膜上に層間絶縁膜を形成する工程と、
前記層間絶縁膜上に第２水素バリア膜を形成する工程と、
前記強誘電体キャパシタの側方を開孔し、前記第２水素バリア膜から前記層間絶縁膜を介して前記基体側に連通するコンタクトホールを形成する工程と、
前記コンタクトホールの内面に第３水素バリア膜を化学気相成長法で形成する工程と、
前記コンタクトホール内の第３水素バリア膜の内側に、導電材料を埋め込んでプラグを形成する工程と、を有してなることを特徴とする強誘電体メモリ装置の製造方法。
【請求項６】
前記水素バリア膜がアルミニウム酸化物であることを特徴とする請求項１〜５のいずれか一項に記載の強誘電体メモリ装置の製造方法。
【請求項７】
前記水素バリア膜の形成法として、原子層気相成長法を用いることを特徴と請求項６記載の強誘電体メモリ装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、強誘電体キャパシタを有する強誘電体メモリ装置の製造方法に関する。
【背景技術】
【０００２】
一般に強誘電体メモリ装置は、金属酸化物からなる強誘電体膜を有した強誘電性キャパシタを備えて構成されている。このような強誘電体メモリ装置の製造プロセスでは、前記強誘電体膜を形成した後、例えば絶縁膜や配線などの形成工程において強誘電体膜が還元雰囲気、例えば水素（Ｈ２）や水（Ｈ２Ｏ）等に曝されると、強誘電体膜が還元されてしまい、強誘電体キャパシタの電気特性が著しく低下し、特性劣化が引き起こされてしまう。そこで、従来では水素ダメージの防止策として、キャパシタ形成後に、該キャパシタを覆って水素バリア機能を有する絶縁膜（ＡｌＯｘ等）を、水素バリア膜として設けている（例えば、特許文献１参照）。
【０００３】
また、従来では強誘電体キャパシタ上に水素バリア膜を一層形成しただけであったが、特に多層配線構造の場合などでは、水素バリア膜が一層しかないと、その上に配線を形成した際のプロセスダメージなどを確実に防止するのが困難であった。そこで、近年では、強誘電体キャパシタ上に層間絶縁膜を形成し、さらにＣＭＰによって平坦化した上に２層目の水素バリア膜を形成することにより、それ以降のプロセスから強誘電体キャパシタを保護している（例えば、特許文献３参照）。
また、このように水素バリア膜を設ける場合、水素バリア膜をキャパシタに対して２層形成する方法も知られている（例えば、特許文献２参照）。
【特許文献１】特開２００４−１１９９７８号公報
【特許文献２】特開２００５−１８３８４３号公報
【特許文献３】特開２００６−４９７９５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、スタック構造のキャパシタを有する強誘電体メモリ装置などでは、多層配線を行う場合など、強誘電体キャパシタ上に層間絶縁膜を形成し、キャパシタ間にコンタクトホールを形成しプラグを埋め込むことにより、キャパシタの下方に形成されたトランジスタと層間絶縁膜上の配線とを電気的に接続している。
しかし、一般にプラグとしてはタングステン（Ｗ）を用いるが、このタングステンからなるプラグの形成（埋め込み）工程は水素を発生するので、このプラグ形成によって強誘電体キャパシタがダメージを受け、特性劣化が引き起こされてしまうことがある。
【０００５】
特に、強誘電体メモリ装置の小型化・高集積化が一層求められ、キャパシタの配置についてもより高密度化されると、これに伴ってコンタクトホールの形成位置もキャパシタにより近い位置になる。すると、プラグの形成（埋め込み）時、コンタクトホールを介してキャパシタがダメージを受け易くなってしまい、前記したように特性劣化が引き起こされ易くなり、結果的に信頼性が低下してしまうのである。
【０００６】
本発明は前記事情に鑑みてなされたもので、その目的とするところは、特にプラグの形成時に強誘電体キャパシタがダメージを受け、これにより特性劣化が起きて信頼性が低下するのを防止した、強誘電体メモリ装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の強誘電体メモリ装置の製造方法は、基体上に下部電極と強誘電体膜と上部電極とからなる強誘電体キャパシタを形成する工程と、
前記強誘電体キャパシタを覆って前記基体上に第１水素バリア膜を形成する工程と、
前記第１水素バリア膜上に絶縁膜を形成する工程と、
前記絶縁膜をエッチバックし、前記強誘電体キャパシタの側部に前記絶縁膜からなるサイドウォールを形成する工程と、
前記第１水素バリア膜上及び前記サイドウォール上に第２水素バリア膜を形成する工程と、
前記第２水素バリア膜上に層間絶縁膜を形成する工程と、
前記強誘電体キャパシタの側方を開孔し、前記層間絶縁膜から前記基体側に連通するコンタクトホールを形成する工程と、
前記コンタクトホール内に導電材料を埋め込んでプラグを形成する工程と、を有してなることを特徴としている。
【０００８】
この強誘電体メモリ装置の製造方法によれば、強誘電体キャパシタを覆って第１水素バリア膜と絶縁膜とを形成し、さらに絶縁膜をエッチバックして強誘電体キャパシタの側部にサイドウォールを形成し、その後、このサイドウォール上に第２水素バリア膜を形成するので、強誘電体キャパシタの側面側、すなわち強誘電体膜が上部電極及び下部電極に覆われることなく露出する側面側は、第１水素バリア膜と第２水素バリア膜との二層で保護されるようになる。したがって、強誘電体キャパシタの側方にコンタクトホールを形成し、ここに例えばタングステンを埋め込んでプラグを形成した際、発生した水素に対して強誘電体キャパシタの側面側が第１水素バリア膜と第２水素バリア膜との二層で保護されているので、強誘電体キャパシタが水素によりダメージを受け、特性劣化を引き起こすといったことが防止される。
【０００９】
また、コンタクトホールが合わせずれによって強誘電体キャパシタの側面近くに形成されても、例えば第２水素バリア膜としてエッチング耐性の高いアルミニウム酸化膜（ＡｌＯｘ）を用いることにより、特にサイドウォールの側面上に形成されている第２水素バリア膜はその膜厚が見掛け上厚くなっているので、この第２水素バリア膜をも削り取ってコンタクトホールが形成されるといったことが防止され、したがって前記したようにプラグ形成時に強誘電体キャパシタの側面側が第１水素バリア膜と第２水素バリア膜との二層によって良好に保護されるようになる。
【００１０】
さらに、絶縁膜をエッチバックしてサイドウォールを形成し、その後第２水素バリア膜を形成するので、強誘電体キャパシタの側方のサイドウォール間には、第１水素バリア膜と第２水素バリア膜とが積層されて見掛け上一層の水素バリア膜が形成されたことになる。したがって、例えば水素バリア膜としてエッチング耐性の高いアルミニウム酸化膜（ＡｌＯｘ）を用いた場合にも、これが加工上の障害となってエッチングの負荷が大きくなるのが抑えられ、よって水素バリア膜を二層設けることで強誘電体キャパシタの特性劣化を良好に防止しているにもかかわらず、コンタクトホールの加工性については水素バリア膜が一層である場合と同等にすることができる。
【００１１】
また、前記強誘電体メモリ装置の製造方法においては、コンタクトホールを形成する工程とプラグを形成する工程との間に、前記コンタクトホールの内面に第３水素バリア膜を形成する工程を有しているのが好ましい。
このようにすれば、コンタクトホール内にプラグを形成した際、前記第３水素バリアによってコンタクトホールの外側に水素が拡散するのが防止されることから、強誘電体キャパシタが水素によりダメージを受け、特性劣化を引き起こすといったことがより確実に防止される。
【００１２】
また、前記強誘電体メモリ装置の製造方法においては、前記絶縁膜をエッチバックし、前記強誘電体キャパシタの側部に前記絶縁膜からなるサイドウォールを形成する工程では、前記サイドウォールの側方の前記第１水素バリア膜をもエッチバックし、その下地を露出させるのが好ましい。
このようにすれば、さらに第２水素バリア膜を形成した後、コンタクトホールを形成する際、強誘電体キャパシタの側方のサイドウォール間には、水素バリア膜が第２水素バリア膜だけしか存在しなくなり、したがって加工性がより良好になってエッチングの負荷を十分小さくすることが可能になる。
【００１３】
また、前記の製造方法においては、前記サイドウォールを形成する工程と前記第２水素バリア膜を形成する工程との間に、加熱処理を行うのが好ましい。
このようにすれば、サイドウォール中に水分や水素などが残留していても、加熱処理を行うことにより、これら水分や水素をサイドウォール中から除去することができる。すなわち、サイドウォール形成後、これを覆って第２水素バリア膜を形成することから、サイドウォール中に水分や水素などが残留したままであると、該第２水素バリア膜で封止されて除去されずに残留した水分や水素が、得られた製品の膜中を拡散することなどによってキャパシタ等に悪影響を与えてしまい、特性の劣化を引き起こして信頼性を損なうおそれがある。しかし、前記したように第２水素バリア膜の形成前に水分や水素をサイドウォール中から除去しておけば、特性の劣化を確実に防止することが可能になる。
【００１４】
また、本発明の別の強誘電体メモリ装置の製造方法は、基体上に下部電極と強誘電体膜と上部電極とからなる強誘電体キャパシタを形成する工程と、
前記強誘電体キャパシタを覆って前記基体上に第１水素バリア膜形成する工程と、
前記第１水素バリア膜上に層間絶縁膜を形成する工程と、
前記層間絶縁膜上に第２水素バリア膜を形成する工程と、
前記強誘電体キャパシタの側方を開孔し、前記第２水素バリア膜から前記層間絶縁膜を介して前記基体側に連通するコンタクトホールを形成する工程と、
前記コンタクトホールの内面に第３水素バリア膜を化学気相成長法で形成する工程と、
前記コンタクトホール内の第３水素バリア膜の内側に、導電材料を埋め込んでプラグを形成する工程と、を有してなることを特徴としている。
【００１５】
この強誘電体メモリ装置の製造方法によれば、強誘電体キャパシタの側面部に第１水素バリア膜を形成し、また、コンタクトホールの内面に第３水素バリア膜を形成しているので、コンタクトホール内にプラグを形成した際、前記第３水素バリアによってコンタクトホールの外側に水素が拡散するのを防止でき、しかも強誘電体キャパシタの側面部を第１水素バリア膜で保護することができる。したがって、強誘電体キャパシタの側方にコンタクトホールを形成し、ここに例えばタングステンを埋め込んでプラグを形成した際、発生した水素に対して強誘電体キャパシタの側面側を第１水素バリア膜と第３水素バリア膜との二層で保護することができる。よって、強誘電体キャパシタが水素によりダメージを受け、特性劣化を引き起こすといったことが防止される。
【００１６】
また、前記強誘電体メモリ装置の製造方法においては、前記水素バリア膜がアルミニウム酸化物であるのが好ましい。
アルミニウム酸化物は水素バリア性優れ、しかもカバレッジ性が良いことから、例えば第１水素バリア膜によって強誘電体キャパシタをより良好に覆うことが可能になる。また、特に強誘電体キャパシタ間の隙間が狭くなり、したがってそのサイドウォール間の隙間が狭くなっても、例えば第２水素バリア膜をサイドウォール上に直接形成した場合、この第２水素バリア膜によって前記隙間を良好に埋め込むことが可能になる。
【００１７】
なお、このように水素バリア膜をアルミニウム酸化物とした場合には、該水素バリア膜の形成法として、原子層気相成長法を用いるのが好ましい。
このように、化学気相成長法の一種である原子層気相成長法を用いれば、カバレッジ性がより良くなることから、例えば前記のサイドウォール間が狭小化しても、この狭い隙間を確実に埋め込むことができるようになり、また、コンタクトホール内面への成膜も容易になる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明を詳しく説明する。
まず、本発明の強誘電体メモリ装置の製造方法の説明に先立ち、この製造方法によって製造される強誘電体メモリ装置の一例を説明する。図１は、本発明の製造方法によって製造される強誘電体メモリ装置の一例を模式的に示す側断面図であり、図１中符号１は強誘電体メモリ装置である。この強誘電体メモリ装置１は、１Ｔ／１Ｃ型のメモリセル構造を有したスタック型のもので、基体２と、この基体２上に形成された強誘電体キャパシタ３とを備えて構成されたものである。なお、本実施形態では１Ｔ／１Ｃ型のメモリセル構造のものについて説明するが、本発明は１Ｔ／１Ｃ型に限定されないのはもちろんである。
【００１９】
基体２は、シリコン基板（半導体基板）４を備えてなるもので、シリコン基板４の表層部に、前記強誘電体キャパシタ３を動作させるための駆動トランジスタ５を形成し、さらにこの駆動トランジスタ５を覆って、シリコン基板４上に第１下地絶縁膜６、第２下地絶縁膜７を積層して構成されたものである。シリコン基板４には、前記駆動トランジスタ５を構成するソース領域８、ドレイン領域９と、チャネル領域（図示せず）とが形成され、さらにチャネル領域上には、ゲート絶縁膜１０が形成されている。そして、このゲート絶縁膜１０上にゲート電極１１が形成されたことにより、前記駆動トランジスタ５が構成されている。なお、各強誘電体キャパシタ３に対応する駆動トランジスタ５は、シリコン基板４に形成された埋め込み分離領域１２によって電気的に分離されている。
【００２０】
第１下地絶縁膜６、第２下地絶縁膜７は、酸化珪素（ＳｉＯ２）によって形成されたもので、ＣＭＰ（化学機械研磨）法等で平坦化されたものである。なお、第１下地絶縁膜６と第２下地絶縁膜７とを分けているのは、駆動トランジスタ５上に形成される層間絶縁膜の要求される膜厚が比較的厚く、したがって単一層で形成した場合、ここに形成するコンタクトホールの深さが深くなりすぎ、プラグの埋設などが困難になるからである。よって、特に駆動トランジスタ５上に形成する層間絶縁膜の要求される膜厚が比較的薄い場合には、二層に分けることなく、単一層で下地絶縁膜を形成することもできる。
【００２１】
このようにシリコン基板４に駆動トランジスタ５を形成し、さらに第１下地絶縁膜６、第２下地絶縁膜７を形成してなる基体２の上には、前記強誘電体キャパシタ３が形成されている。強誘電体キャパシタ３は、前記第２下地絶縁膜７上に形成された酸素バリア膜１３と、この酸素バリア膜１３上に形成された下部電極１４と、下部電極１４上に形成された強誘電体膜１５と、強誘電体膜１５上に形成された上部電極１６と、からなるものである。
【００２２】
酸素バリア膜１３は、例えばＴｉＡｌＮ、ＴｉＡｌ、ＴｉＳｉＮ、ＴｉＮ、ＴａＮ、ＴａＳｉＮ等からなるもので、中でもチタン、アルミニウム、窒素を含むＴｉＡｌＮが好適とされ、したがって本実施形態ではＴｉＡｌＮによって酸素バリア膜１３が形成されている。
下部電極１４及び上部電極１６は、イリジウム（Ｉｒ）や、酸化イリジウム（ＩｒＯ２）、白金（Ｐｔ）、ルテニウム（Ｒｕ）、酸化ルテニウム（ＲｕＯ２）等からなるもので、本実施形態では特にイリジウムによって形成されている。
強誘電体膜１５は、ペロブスカイト型の結晶構造を有し、ＡＢＸＯ３の一般式で示されるもので、具体的には、Ｐｂ（Ｚｒ、Ｔｉ）Ｏ３（ＰＺＴ）や（Ｐｂ、Ｌａ）（Ｚｒ、Ｔｉ）Ｏ３（ＰＬＺＴ）、さらに、これら材料にニオブ（Ｎｂ）等の金属が加えられたものなどによって形成されたものである。本実施形態では、特にＰＺＴによって形成されている。
【００２３】
ここで、酸素バリア膜１３の底部には、前記第２下地絶縁膜７、第１下地絶縁膜６を貫通して形成されたコンタクトホール１７が通じている。そして、このような構成によって酸素バリア膜１３上の下部電極１４は、コンタクトホール１７内に形成されたプラグ１８と酸素バリア膜１３を介して接続し、導通したものとなっている。このプラグ１８は、前記駆動トランジスタ５のドレイン領域９に接続しており、これによって強誘電体キャパシタ３は、前述したように駆動トランジスタ５によって動作させられるようになっている。
なお、コンタクトホール１７に埋設されたプラグ１８は、本実施形態ではタングステン（Ｗ）によって形成されている。
【００２４】
また、前記第２下地絶縁膜７上には、強誘電体キャパシタ３を覆って絶縁性の第１水素バリア膜１９が形成されている。この絶縁性の第１水素バリア膜１９を構成する材料としては、アルミニウム酸化物であるアルミナ（ＡｌＯｘ）や、チタン酸化物であるチタニア（ＴｉＯｘ）、ジルコニア酸化物であるジルコニア（ＺｒＯｘ）などが使用可能であるが、特にアルミナ（ＡｌＯｘ）が好適に用いられる。したがって、本実施形態では、第１水素バリア膜１９はアルミナ（ＡｌＯｘ）からなっているものとする。
【００２５】
また、前記強誘電体キャパシタ３の側壁部（側部）には、後述するようにＳｉＯ２からなるサイドウォール２０が形成されている。
そして、このサイドウォール２０上及び前記第１水素バリア膜１９上には、第２水素バリア膜２１が形成されている。この第２水素バリア膜２１を構成する材料としては、前記第１水素バリア膜１９の場合と同様にアルミニウム酸化物であるアルミナ（ＡｌＯｘ）が好適とされ、したがって本実施形態では、第２水素バリア膜２１もアルミナ（ＡｌＯｘ）からなっているものとする。
【００２６】
なお、隣り合う強誘電体キャパシタ３、３間においては、それぞれのサイドウォール２０、２０によってその隙間の一部が埋め込まれているものの、残りの部分については、これが埋め込まれることなく、第１水素バリア膜１９が露出させられている。そして、このような状態のもとで第２水素バリア膜２１が形成されていることにより、サイドウォール２０、２０間は、第１水素バリア膜１９上に第２水素バリア膜２１が直接積層された構造となっている。
【００２７】
第２水素バリア膜２１の上には、これを覆って層間絶縁膜２２が形成されている。この層間絶縁膜２２には、前記サイドウォール２０、２０間にて開口するコンタクトホール２３に連通するコンタクトホール２４が、前記第１水素バリア膜１９、第２水素バリア膜２１を貫通して形成されている。なお、前記コンタクトホール２３にはタングステン（Ｗ）からなるプラグ２５が埋め込まれており、前記コンタクトホール２４にはタングステン（Ｗ）からなるプラグ２６が埋め込まれている。
【００２８】
また、この層間絶縁膜２２には、前記強誘電体キャパシタ３の上部電極１６に到達するコンタクトホール２７が、前記第１水素バリア膜１９、第２水素バリア膜２１を貫通して形成されており、このコンタクトホール２７には上部電極１６に導通するプラグ２８が形成されている。そして、層間絶縁膜２２上には、このプラグ２８や前記プラグ２６に接続する配線（図示せず）が形成されている。このような構成のもとに、前記強誘電体キャパシタ３は、前記駆動トランジスタ５と、前記上部電極１６に導通する配線（図示せず）とによって駆動させられるようになっている。
さらに、この層間絶縁膜２２上には、前記配線等を覆って別の層間絶縁膜（図示せず）が形成されている。
【００２９】
次に、このような構成の強誘電体メモリ装置１の製造方法を基に、本発明の強誘電体メモリ装置の製造方法の第１実施形態を説明する。
まず、図２（ａ）に示すように、予め公知の手法によってシリコン基板４に駆動トランジスタ５を形成し、続いてＣＶＤ法等により酸化珪素（ＳｉＯ２）を成膜し、さらにこれをＣＭＰ法等によって平坦化することにより、第１下地絶縁膜６を形成する。
【００３０】
続いて、前記第１下地絶縁膜６上に公知のレジスト技術、露光・現像技術によってレジストパターン（図示せず）を形成し、さらにこのレジストパターンをマスクにしてエッチングすることにより、図２（ｂ）に示すようにコンタクトホール１７の下部１７ａ、及びコンタクトホール２３の下部２３ａをそれぞれ形成する。
【００３１】
次いで、プラグ材料としてタングステン（Ｗ）をＣＶＤ法等で成膜し、前記のコンタクトホール１７の下部１７ａ、及びコンタクトホール２３の下部２３ａにそれぞれタングステンを埋め込む。続いて、ＣＭＰ法等によって下地絶縁膜１１上のタングステンを除去し、前記コンタクトホール１７の下部１７ａにタングステンからなるプラグ１８の下部１８ａを、またコンタクトホール２３の下部２３ａにプラグ２５の下部２５ａを埋設する。なお、このようなプラグ下部の形成に際しては、タングステンの埋め込みに先立ち、ＴｉＮ（窒化チタン）等の密着層を下部１７ａや下部２３ａの内壁面に薄く成膜しておき、その後、前記したようにタングステンを埋め込むのが好ましい。
【００３２】
このようにしてプラグ１８の下部１８ａ、プラグ２５の下部２５ａを形成したら、図２（ｃ）に示すように第１下地絶縁膜６上に第２下地絶縁膜７を形成する。なお、これに先立ち、前記プラグ下部の酸化を防止するため、ＣＶＤ法等によって第１下地絶縁膜６上に例えばＳｉＯＮ（図示せず）を成膜しておいてもよい。
第２下地絶縁膜７については、ＣＶＤ法等によって酸化珪素（ＳｉＯ２）を成膜し、さらにこれをＣＭＰ法等によって平坦化することにより、第２下地絶縁膜７を形成する。
【００３３】
次いで、この第２下地絶縁膜７上に強誘電体キャパシタ３を形成するべく、これに先立ち、図３（ａ）に示すように強誘電体キャパシタ３に接続・導通するコンタクトホール１７及びプラグ１８を完成させる。すなわち、第２下地絶縁膜３上に公知のレジスト技術、露光・現像技術によってレジストパターン（図示せず）を形成し、さらにこのレジストパターンをマスクにして、第２下地絶縁膜７の、前記コンタクトホール１７の下部１７ａの直上部をエッチングする。これにより、コンタクトホール１７の上部１７ｂが形成され、下部１７ａと上部１７ｂとが連続してなるコンタクトホール１７が得られる。このとき、コンタクトホール１７の下部１７ａ内のプラグ下部がエッチングストッパ層として機能する。なお、この図３（ａ）以降では、第１下地絶縁膜６の下側についての記載を省略する。
【００３４】
次いで、前記プラグ下部の埋設工程と同様にして、コンタクトホール１７の上部１７ｂにプラグ１８の上部を埋設し、これによって連続したプラグ１８を得る。このプラグ上部の形成に際しても、前述したようにＴｉＮ（窒化チタン）等の密着層を、予めコンタクトホール１７の上部１７ｂの内壁面に成膜しておくのが好ましい。
【００３５】
次いで、前記第２下地絶縁膜７上に強誘電体キャパシタ３を形成するべく、まず、前記プラグ１８の上面を覆って、第２下地絶縁膜７上に酸素バリア膜１３の形成材料を成膜する。具体的には、ＴｉＡｌＮをスパッタ法等で成膜することにより、図３（ｂ）に示すように酸素バリア層１３ａを形成する。
次に、この酸素バリア層１３ａ上に、下部電極１４の形成材料であるイリジウムをスパッタ法等によって成膜し、下部電極層１４ａを形成する。
【００３６】
続いて、この下部電極層１４ａ上に、強誘電体膜１５の形成材料であるＰＺＴを、例えばスパッタ法、スピンオン法、ＭＯＣＶＤ法、ゾルゲル法等によって成膜し、強誘電体層１５ａを形成する。
次いで、この強誘電体層１５ａ上に、上部電極１６の形成材料であるイリジウムをスパッタ法等によって成膜し、上部電極層１６ａを形成する。
【００３７】
その後、公知のレジスト技術、露光・現像技術によって上部電極層１６ａ上にレジストパターン（図示せず）を形成し、さらにこのレジストパターンをマスクにして前記上部電極層１６ａ、強誘電体層１５ａ、下部電極層１４ａ、酸素バリア層１３ａを一括して、あるいはエッチング条件を変えて複数回でエッチングし、パターニングする。これにより、図３（ｃ）に示すように、酸素バリア膜１３、下部電極１４、強誘電体膜１５、上部電極１６からなる強誘電体キャパシタ３を得る。
【００３８】
このようにして強誘電体キャパシタ３を形成したら、図４（ａ）に示すようにこの強誘電体キャパシタ３を覆って、例えばＣＶＤ法（化学気相成長法）により前記第１下地絶縁膜７上にＡｌＯｘを成膜し、第１水素バリア膜１９を形成する。この水素バリア膜１９の膜厚については、特に限定されないものの、例えば５〜２０ｎｍ程度とされる。
【００３９】
ここで、ＣＶＤ法によるＡｌＯｘの成膜はカバレッジ性が良く、したがって強誘電体キャパシタ３によって形成された段差に対しても、このＡｌＯｘからなる第１水素バリア膜１９は良好に覆うようになる。ただし、より良好なカバレッジ性を得るためには、ＣＶＤ法の中でも、特に原子層気相成長法（ＡＬＤ法）を採用するのが好ましい。したがって、本実施形態では、ＡＬＤ法によってＡｌＯｘからなる第１水素バリア膜１９を形成する。
【００４０】
このＡＬＤ法は、成膜ガスとしてＴＭＡ（トリメチルアルミニウム：tetra-methyl-ammonium）を用い、酸化剤としてオゾン又はＮＯ等の水素を含まないガスを用いたＣＶＤ法からなる。このようなＡＬＤ法により、強誘電体キャパシタ３による段差を良好に覆うことができ、また酸化剤を用いつつＡｌＯｘを成膜することにより、強誘電体キャパシタ３の強誘電体膜１５の特性を低下させることがない。
【００４１】
なお、強誘電体キャパシタ３中の強誘電体膜１５は、その成膜条件等によっては酸素欠損を起こしている場合もある。したがって、第１水素バリア膜１９を形成した後、必要に応じて酸素雰囲気で加熱処理を行い、ＡｌＯｘからなる第１水素バリア膜１９を介して強誘電体膜１５に酸素を供給し、酸素欠損を補てんしてもよい。この加熱処理の温度としては、例えば５５０℃〜７５０℃、より好ましくは６００℃〜７５０℃とされる。
【００４２】
次いで、図４（ｂ）に示すように、前記第１水素バリア膜１９上にこれを覆って絶縁膜２０ａを形成する。この絶縁膜２０ａの形成法としては、強誘電体キャパシタ３に対するダメージが十分に小さい成膜法を採用する必要があり、高密度プラズマ（ＨＤＰ）法やＳＯＧ法は採用できないことから、本実施形態ではＴＥＯＳ（テトラエトキシシラン）を原料とするプラズマＣＶＤ法（プラズマＴＥＯＳ法）が採用される。
【００４３】
また、絶縁膜２０ａの厚さについては、後述するようにこれをエッチバックすることから、過剰に厚くするのは生産性を損なうことになり好ましくない。ただし、エッチバック後にサイドウォール２０を得る必要上、形成するサイドウォール２０の厚さと同等以上の膜厚には形成する必要がある。
なお、絶縁膜２０ａの成膜法としては、前記したように強誘電体キャパシタ３に対するダメージが十分に小さい方法として、他に例えばスパッタ法によるＳｉＯ２の成膜を挙げることができる。
【００４４】
次いで、前記絶縁膜２０ａをエッチバックし、図４（ｃ）に示すように強誘電体キャパシタ３の側壁部（側部）に、第１水素バリア膜１９を介してサイドウォール２０を形成する。このようにしてエッチバックを行うと、強誘電体キャパシタ３、３間においては、形成するサイドウォール２０、２０間の絶縁膜２０ａが除去されることにより、第１水素バリア膜１９が露出する。
【００４５】
次いで、図５（ａ）に示すように、前記第１水素バリア膜１９上及び前記サイドウォール２０上を覆って再度ＡｌＯｘを成膜し、第２水素バリア膜２１を形成する。この第２水素バリア膜２１の形成法についても、ＣＶＤ法のうち、特にカバレッジ性の良いＡＬＤ法が採用され、その成膜条件については、前記第１水素バリア膜１９の成膜条件と同様とされる。また、この第２水素バリア膜２１については、例えば２０〜５０ｎｍ程度の厚さに形成される。このようにして第２水素バリア膜２１を形成することにより、強誘電体キャパシタ３、３間において第１水素バリア膜１９が露出したサイドウォール２０、２０間では、この第１水素バリア膜１９と第２水素バリア膜２１とが直接積層した状態となる。
【００４６】
次いで、前記第２水素バリア膜２１上に、ＣＶＤ法等によって酸化珪素（ＳｉＯ２）を成膜し、さらにこれをＣＭＰ法等によって平坦化することにより、図５（ｂ）に示すように層間絶縁膜２２を形成する。
【００４７】
次いで、層間絶縁膜２２上に公知のレジスト技術、露光・現像技術によってレジストパターン（図示せず）を形成し、このレジストパターンをマスクにしてエッチングすることにより、前記強誘電体キャパシタ３、３間のサイドウォール２０、２０間にコンタクトホール２４及びコンタクトホール２３の上部２３ｂを形成するとともに、前記強誘電体キャパシタ３上にその上部電極１６の一部を露出させるコンタクトホール２７を形成する。
【００４８】
すなわち、強誘電体キャパシタ３、３間のサイドウォール２０、２０間においては、前記コンタクトホール２３の下部２３ａの直上部の、層間絶縁膜２２と第２水素バリア膜２１及び第１水素バリア膜１９と第２下地絶縁膜７とをエッチングする。これにより、図５（ｃ）に示すようにコンタクトホール２４が形成され、かつこれに連通するコンタクトホール２３の上部２３ｂが形成される。また、強誘電体キャパシタ３上においては、層間絶縁膜２２と第２水素バリア膜２１及び第１水素バリア膜１９とをエッチングすることにより、上部電極１６に通じるコンタクトホール２７が形成される。
なお、コンタクトホール２４及びコンタクトホール２３の上部２３ｂの形成と、コンタクトホール２７の形成については、そのエッチング深さが異なることから、同一条件では行い難いこともある。その場合には、これらを別工程で形成するようにしてもよい。
【００４９】
前記のエッチング法としては、フッ素系のガスなどをエッチャントとするＲＩＥ法（反応性イオンエッチング法）や、ＩＣＰ（誘導結合プラズマ）によるエッチング法、ＥＣＲ（電子サイクロトロン共鳴）プラズマによるエッチング法などが採用可能である。
このようにしてエッチングを行うと、エッチング耐性が高く、したがってエッチング性が悪いＡｌＯｘからなる第２水素バリア膜２１と第１水素バリア膜１９とが直接積層されているため、これが見掛け上単一層となることにより、加工上の障害が軽減される。したがって、水素バリア膜を二層設けることにより、強誘電体キャパシタ３の特性劣化をより良好に防止しているにもかかわらず、コンタクトホールの加工性については水素バリア膜が一層である場合と同等にすることができる。
【００５０】
次いで、前記プラグ１８の埋設工程と同様にして、図１に示したようにコンタクトホール２３の上部２３ｂ及びコンタクトホール２４にプラグ２５の上部、及びプラグ２６を埋設するとともに、コンタクトホール２７にプラグ２８を埋設する。
その後、層間絶縁膜２２上に別の層間絶縁膜（図示せず）等を形成することにより、強誘電体メモリ装置１を得る。
【００５１】
このような強誘電体メモリ装置１の製造方法にあっては、強誘電体キャパシタ３の側面側、すなわち強誘電体膜１５が上部電極１６及び下部電極１４に覆われることなく露出する側面側を、第１水素バリア膜１９と第２水素バリア膜２０との二層で保護するようにしているので、強誘電体キャパシタの側方にコンタクトホール２４を形成し、ここにタングステンを埋め込んでプラグを形成した際、発生した水素に対して強誘電体キャパシタ３の側面側を第１水素バリア膜１９と第２水素バリア膜２１との二層で保護することができる。したがって、強誘電体キャパシタ３が水素によってダメージを受け、特性劣化を引き起こすといったことを防止することができ、これにより信頼性が低下するのを防止することができる。
【００５２】
また、強誘電体キャパシタ３の高密度化によってキャパシタ３、３間のサイドウォール２０、２０間の隙間が狭くなり、コンタクトホール２４の位置合わせマージンが小さくなって合わせずれ（位置ずれ）が生じ易くなっても、サイドウォール２０、２０上に第２水素バリア膜２１を形成したことにより、コンタクトホール２４をセルフアライメント的に形成することができる。すなわち、コンタクトホール２４を強誘電体キャパシタ３の側面近くに形成しても、特にサイドウォール２０の側面上に形成されているＡｌＯｘからなる第２水素バリア膜２１は、シリコン基板４に対して直交する方向の見掛け上の膜厚が厚くなっているので、この第２水素バリア膜２１をも削り取ってコンタクトホール２４が形成されるといったことが防止され、したがって前記したようにプラグ形成時に強誘電体キャパシタ３の側面側が、第１水素バリア膜１９と第２水素バリア膜２１との二層によって良好に保護されるようになる。
【００５３】
さらに、絶縁膜２０ａをエッチバックしてサイドウォール２０を形成し、その後第２水素バリア膜２１を形成するので、強誘電体キャパシタ３の側方のサイドウォール２０、２０間や、強誘電体キャパシタ３の上部電極１６上には、第１水素バリア膜１９と第２水素バリア膜２１とが積層されて見掛け上一層の水素バリア膜が形成されたことになる。したがって、水素バリア膜としてエッチング耐性の高いＡｌＯｘを用いているにもかかわらず、これが加工上の障害となってエッチングの負荷が大きくなるのを抑ええうことができる。よって、水素バリア膜を二層設けることで強誘電体キャパシタの特性劣化を良好に防止しているにもかかわらず、コンタクトホール２４及びコンタクトホール２３の上部、さらにコンタクトホール２７の加工性については、水素バリア膜が一層である場合と同等にすることができる。
【００５４】
また、強誘電体キャパシタ３を覆って第１水素バリア膜１９と絶縁膜２０ａとを形成し、さらに絶縁膜２０ａをエッチバックして強誘電体キャパシタ３の側部にサイドウォール２０を形成し、その後、このサイドウォール２０上に第２水素バリア膜２１をＡＬＤ法等で形成するので、特に強誘電体キャパシタ３、３間の隙間が狭い場合にも、この隙間の大部分を前記サイドウォール２０、２０で埋め込み、さらにこれらサイドウォール２０、２０間に残った隙間を第２水素バリア膜２１で埋め込むことができる。したがって、隙間が埋め込まれないことでここに空孔が形成され、この空孔にガスが溜まることで強誘電体キャパシタ３の特性が劣化するといったことも防止することができる。
よって、この製造方法によれば、特にプラグ２８の形成時に強誘電体キャパシタ３がダメージを受け、これにより特性劣化が起きて信頼性が低下するのを防止することができ、さらに、強誘電体キャパシタ３の高密度化にも対応することができる。
【００５５】
次に、本発明の強誘電体メモリ装置の製造方法の第２実施形態を説明する。
この第２実施形態が前記の第１実施形態と異なるところは、前記の層間絶縁膜２２にコンタクトホール２４を形成する工程と、このコンタクトホール２４内にプラグを形成する工程との間に、このコンタクトホール２４の内面に第３水素バリア膜を化学気相成長法で形成する工程を有している点である。
【００５６】
この第２実施形態では、特に強誘電体キャパシタ３が高密度化されたことで強誘電体キャパシタ３、３間の隙間がより狭小化し、これによってサイドウォール２０、２０間の隙間がさらに狭くなってこの隙間内にコンタクトホール２４を形成するのが困難になった場合に、特に好適な方法である。
すなわち、強誘電体キャパシタ３、３間の隙間が狭小化することで、図６（ａ）に示すようにコンタクトホール２４及び２３ｂを形成した際、このコンタクトホール２４がサイドウォール２０、２０間の隙間に収まらず、一方（または両方）のサイドウォール２０にかかって形成されてしまうことがある。なお、第１実施形態においても、特に合わせずれが大きくなってしまった場合、同様に、コンタクトホール２４が一方のサイドウォール２０にかかって形成されてしまうことがある。
【００５７】
このようにしてコンタクトホール２４及び２３ｂが形成されてしまうと、サイドウォール２０の側壁部における第２水素バリア膜２１は、そのエッチング耐性が高いにもかかわらず、図６（ａ）に示したようにコンタクトホール２４の形成時に削り取られてしまう。したがって、この第２水素バリア膜２１が削り取られた箇所では、この箇所に対応する強誘電体キャパシタ３は、その側壁部に一層の水素バリア膜（第１水素バリア膜１９）しか存在しないことになる。
【００５８】
そこで、この第２実施形態では、図６（ｂ）に示すようにＣＶＤ法（化学気相成長法）で層間絶縁膜２２上にＡｌＯｘを成膜し、第３水素バリア層２９ａを形成する。そして、この第３水素バリア層２９ａをエッチバックすることにより、図６（ｃ）に示すようにコンタクトホール２４及び２３ｂの内面に第３水素バリア層２９ａを選択的に残し、これによってコンタクトホール２４及び２３ｂの内面に第３水素バリア膜２９を形成する。この第３水素バリア膜２９の形成法についても、ＣＶＤ法のうち、特にカバレッジ性の良いＡＬＤ法が採用され、その成膜条件については、前記第１水素バリア膜１９の成膜条件と同様とされる。また、この第３水素バリア膜２９については、特にコンタクトホール２４及び２３ｂを塞がないように薄く成膜する必要があり、具体的には、１０〜２０ｎｍ程度の厚さに成膜される。
【００５９】
なお、本実施形態では、コンタクトホール２４及び２３ｂに選択的に第３水素バリア膜２９を形成することから、強誘電体キャパシタ３の上部電極１６に通じるコンタクトホール２７については、コンタクトホール２４と同一工程で形成することなく、このコンタクトホール２４及び２３ｂにプラグを埋め込んだ後に行うようにする。
【００６０】
すなわち、コンタクトホール２４及び２３ｂ内に第３水素バリア膜２９を形成した後、このコンタクトホール２４内に、前記プラグ１８の埋設工程と同様にして、図７（ａ）に示すようにタングステンからなるプラグ２６を埋設する。
次いで、図７（ｂ）に示すように強誘電体キャパシタ３の上部電極１６に通じるコンタクトホール２７を形成し、さらにここにプラグ２８を埋設する。
その後、層間絶縁膜２２上に別の層間絶縁膜（図示せず）等を形成することにより、強誘電体メモリ装置を得る。
【００６１】
このような強誘電体メモリ装置の製造方法にあっては、コンタクトホール２４を形成した後、このコンタクトホール２４内にプラグ２６を形成（埋設）するのに先だち、このコンタクトホール２４の内面に第３水素バリア膜２９を形成するので、コンタクトホール２４内にプラグ２６を形成した際、前記第３水素バリア２９によってコンタクトホール２４の外側に水素が拡散するのを防止することができる。したがって、第２水素バリア膜２１がコンタクトホール２４の形成時に削り取られていても、第３水素バリア膜２９と第１水素バリア１９との二層で保護することができるので、強誘電体キャパシタ３が水素によりダメージを受け、特性劣化を引き起こすといったことをより確実に防止することができる。
【００６２】
次に、本発明の強誘電体メモリ装置の製造方法の第３実施形態を説明する。
この第３実施形態が前記の第１実施形態と異なるところは、前記絶縁膜２０ａをエッチバックし、強誘電体キャパシタ３の側部にサイドウォール２０を形成する工程において、前記サイドウォール２０の側方の前記第１水素バリア膜１９をもエッチバックし、その下地である第２下地絶縁膜７を露出させている点にある。
【００６３】
すなわち、この第３実施形態では、図８（ａ）に示すように第１実施形態と同様に第１水素バリア膜１９を形成する。強誘電体キャパシタ３を覆って、例えばＣＶＤ法（化学気相成長法）により下地絶縁膜７上にＡｌＯｘを成膜し、第１水素バリア膜１９を形成する。この水素バリア膜１９の膜厚については、特に限定されないものの、例えば５〜２０ｎｍ程度とされる。
【００６４】
このようにして第１水素バリア膜１９を成膜したら、続いて図８（ｂ）に示すように、第１実施形態と同様にして絶縁膜２０ａを形成する。
次いで、前記絶縁膜２０ａをエッチバックする。ただし、この第３実施形態においては、前記したように絶縁膜２０ａのみをエッチバックするだけでなく、図８（ｃ）に示すように、その下地である第１水素バリア膜１９をもエッチバックする。
【００６５】
すると、強誘電体キャパシタ３の側壁部（側部）には、第１水素バリア膜１９を介してサイドウォール２０が形成される。また、特に強誘電体キャパシタ３、３間のサイドウォール２０、２０間では、第１水素バリア膜１９がエッチバックされたことにより、その下地である第２下地絶縁膜７が露出し、一部がオーバーエッチングされる。一方、強誘電体キャパシタ３の上部電極１６上では、第１水素バリア膜１９がエッチバックされたことにより、その下地である上部電極１６が露出する。
【００６６】
以下、前記の第１実施形態と同様にして、図９（ａ）に示すように第２水素バリア２１を形成する。続いて、図９（ｂ）に示すように層間絶縁膜２２を形成し、さらにコンタクトホール２４及びコンタクトホール２３の上部２３ｂと、コンタクトホール２７とを形成する。その後、図９（ｃ）に示すように、各コンタクトホール２４、２３ｂ、２７にそれぞれプラグ２６、２５ｂ、２８を埋設（形成）する。
その後、層間絶縁膜２２上に別の層間絶縁膜（図示せず）等を形成することにより、強誘電体メモリ装置を得る。
【００６７】
このような強誘電体メモリ装置の製造方法にあっては、サイドウォール２０の形成時に、このサイドウォール２０の側方の第１水素バリア膜１９をもエッチバックし、第２下地絶縁膜７を露出させているので、さらに第２水素バリア膜２１を形成した後、コンタクトホール２４を形成する際、そのエッチングを容易に行うことができる。すなわち、サイドウォール２０、２０間には、エッチング耐性が高い水素バリア膜が第２水素バリア膜２１一層だけしか存在していないので、加工性がより良好になり、エッチングの負荷を十分小さくすることができる。
【００６８】
なお、本実施形態においても、特に強誘電体キャパシタ３が高密度化されたことで、強誘電体キャパシタ３、３間の隙間がより狭小化している場合などでは、第２実施形態と同様に、コンタクトホール２４内に第３水素バリア膜２９を形成するようにしてもよい。
【００６９】
次に、本発明の強誘電体メモリ装置の製造方法の第４実施形態を説明する。
この第４実施形態が前記の第１実施形態と異なるところは、第２水素バリア膜２１を、サイドウォール２０上に形成するのに代えて、平坦化された層間絶縁膜上に形成している点にある。
【００７０】
すなわち、この第４実施形態では、図１０（ａ）に示すように第１水素バリア膜１９上に絶縁膜２０ａを形成したら、これをエッチバックしてサイドウォール２０を形成することなく、その上に直接層間絶縁膜２２を形成し、さらにこれをＣＭＰ法等によって平坦化する。
続いて、図１０（ｂ）に示すように、この層間絶縁膜２２上にスパッタ法等によって第２水素バリア膜３０を形成し、さらに、この第２水素バリア膜３０上に、前記絶縁膜２０ａと同様にプラズマＣＶＤ法（プラズマＴＥＯＳ法）によって層間絶縁膜３１を形成する。
【００７１】
次いで、図１０（ｃ）に示すように、前記強誘電体キャパシタ３、３間にコンタクトホール２４及びコンタクトホール２３の上部２３ｂを形成する。
続いて、前記の第２実施形態と同様にして、図１１（ａ）に示すようにＡＬＤ法で層間絶縁膜３１上にＡｌＯｘを成膜し、第３水素バリア層３２ａを形成する。そして、この第３水素バリア層３２ａをエッチバックすることにより、図１１（ｂ）に示すようにコンタクトホール２４の内面に第３水素バリア層３２ａを選択的に残し、これによってコンタクトホール２４の内面に第３水素バリア膜３２を形成する。
【００７２】
次いで、このコンタクトホール２４内に、前記プラグ１８の埋設工程と同様にして、図１１（ｃ）に示すようにタングステンからなるプラグ２６を埋設する。
そして、強誘電体キャパシタ３の上部電極１６に通じるコンタクトホール（図示せず）を形成し、さらにここにプラグ（図示せず）を埋設する。
その後、層間絶縁膜３１上に別の層間絶縁膜（図示せず）等を形成することにより、強誘電体メモリ装置を得る。
【００７３】
このような強誘電体メモリ装置の製造方法にあっては、強誘電体キャパシタ３の側面部に第１水素バリア膜１９を形成し、また、コンタクトホール２４の内面に第３水素バリア膜３２を形成しているので、コンタクトホール２４内にプラグ２６を形成した際、前記第３水素バリア３２によってコンタクトホール２４の外側に水素が拡散するのを防止でき、しかも強誘電体キャパシタ３の側面部を第１水素バリア膜１９で保護することができる。したがって、強誘電体キャパシタ３の側方にコンタクトホール２４を形成し、ここにタングステンを埋め込んでプラグ２６を形成した際、発生した水素に対して強誘電体キャパシタ３の側面側を第１水素バリア膜１９と第３水素バリア膜３２との二層で保護することができる。よって、強誘電体キャパシタ３が水素によりダメージを受け、特性劣化を引き起こすといったことを防止することができる。
【００７４】
また、コンタクトホール２４及び２３ｂを比較的大径に形成しても、その後このコンタクトホール２４及び２３ｂ内に第３水素バリア膜３２を形成することから、この第３水素バリア膜３２内に形成するプラグ２６の外径を所望の外径にすることができる。したがって、コンタクトホール２４及び２３ｂの加工の際のマージンを大きくすることができる。
【００７５】
そして、このような本発明の製造方法によって得られた強誘電体メモリ装置は、携帯電話、パーソナルコンピュータ、液晶装置、電子手帳、ページャ、ＰＯＳ端末、ＩＣカード、ミニディスクプレーヤ、液晶プロジェクタ、およびエンジニアリング・ワークステーション（ＥＷＳ）、ワードプロセッサ、テレビ、ビューファイダ型またはモニタ直視型のビデオテープレコーダ、電子卓上計算機、カーナビゲーション装置、タッチパネルを備えた装置、時計、ゲーム機器、電気泳動装置など、様々な電子機器に適用することができる。
【００７６】
なお、本発明は前記実施形態に限定されることなく、本発明の要旨を逸脱しない限り種々の変更が可能である。
【図面の簡単な説明】
【００７７】
【図１】本発明に係る強誘電体メモリ装置の一例を示す要部断面図である。
【図２】（ａ）〜（ｃ）は図１に示した装置の製造方法説明図である。
【図３】（ａ）〜（ｃ）は図１に示した装置の製造方法説明図である。
【図４】（ａ）〜（ｃ）は図１に示した装置の製造方法説明図である。
【図５】（ａ）〜（ｃ）は図１に示した装置の製造方法説明図である。
【図６】（ａ）〜（ｃ）は別の製造方法の説明図である。
【図７】（ａ）、（ｂ）は図６に続く工程説明図である。
【図８】（ａ）〜（ｃ）は別の製造方法の説明図である。
【図９】（ａ）〜（ｃ）は図８に続く工程説明図である。
【図１０】（ａ）〜（ｃ）は別の製造方法の説明図である。
【図１１】（ａ）〜（ｃ）は図１０に続く工程説明図である。
【符号の説明】
【００７８】
１…強誘電体メモリ装置、２…基体、３…強誘電体キャパシタ、５…駆動トランジスタ、６…第１下地絶縁膜、７…第２下地絶縁膜、１３…酸素バリア膜、１４…下部電極、１５…強誘電体膜、１６…上部電極、１９…第１水素バリア膜、２０…サイドウォール、２０ａ…絶縁膜、２１…第２水素バリア膜、２２…層間絶縁膜、２４…コンタクトホール、２６…プラグ、２９…第３水素バリア膜、３０…第２水素バリア膜、３２…第３水素バリア膜
【図１】
2008135618.tif 000003
【図２】
2008135618.tif 000004
【図３】
2008135618.tif 000005
【図４】
2008135618.tif 000006
【図５】
2008135618.tif 000007
【図６】
2008135618.tif 000008
【図７】
2008135618.tif 000009
【図８】
2008135618.tif 000010
【図９】
2008135618.tif 000011
【図１０】
2008135618.tif 000012
【図１１】
2008135618.tif 000013