【手続補正書】
【提出日】平成21年8月25日(2009.8.25)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
メインＣＰＵと、電気的に書き込み及び消去可能な不揮発性メモリモジュールとを具備してなり、
前記不揮発性メモリモジュールは、不揮発性メモリと、不揮発制御ユニットとを含み、
前記メインＣＰＵから発行されたコマンドに応答して前記不揮発制御ユニットは前記不揮発性メモリの書き込み及び消去の制御を行うものであり、
前記不揮発性メモリは、前記メインＣＰＵが実行するプログラムを格納するプログラム格納不揮発性メモリと、前記メインＣＰＵによる前記プログラムの命令実行結果のデータを格納するデータ格納不揮発性メモリとを含み、
前記不揮発制御ユニットによる前記プログラム格納不揮発性メモリへのプログラム書き込みのデータサイズは、前記不揮発制御ユニットによる前記データ格納不揮発性メモリへのデータ書き込みのデータサイズと異なるサイズに設定され、
前記メインＣＰＵは前記不揮発制御ユニットに前記プログラム格納不揮発性メモリへのプログラム書き込みの要求を行う際に前記プログラム書き込みのデータサイズに対応する第１のサイズ情報を前記不揮発制御ユニットへ供給して、
前記メインＣＰＵは前記不揮発制御ユニットに前記データ格納不揮発性メモリへのデータ書き込みの要求を行う際に前記データ書き込みのデータサイズに対応する第２のサイズ情報を前記不揮発制御ユニットへ供給して、
前記不揮発制御ユニットは前記メインＣＰＵから供給される前記第１のサイズ情報および前記第２のサイズ情報に応答して前記不揮発性メモリの前記プログラム格納不揮発性メモリおよび前記データ格納不揮発性メモリへのプログラムおよびデータの書き込みを実行する半導体集積回路。
【請求項２】
前記不揮発制御ユニットによる前記プログラム格納不揮発性メモリへのプログラム書き込みの前記データサイズは、前記不揮発制御ユニットによる前記データ格納不揮発性メモリへのデータ書き込みの前記データサイズよりも大きくされた請求項１記載の半導体集積回路。
【請求項３】
前記データ格納不揮発性メモリは少なくとも１個のフラッシュメモリを含み、前記プログラム格納不揮発性メモリは少なくとも２個のフラッシュメモリを含む請求項１または請求項２のいずれかに記載の半導体集積回路。
【請求項４】
前記メインＣＰＵから供給される動作モードに応答して前記不揮発制御ユニットは書き込みデータを前記プログラム格納不揮発性メモリの前記２個のフラッシュメモリへシリアルにデータ転送するものである請求項３に記載の半導体集積回路。
【請求項５】
前記メインＣＰＵから供給される他の動作モードに応答して前記不揮発制御ユニットは書き込みデータを前記プログラム格納不揮発性メモリの前記２個のフラッシュメモリへインターリーブにより交互にデータ転送するものである請求項３に記載の半導体集積回路。
【請求項６】
前記不揮発制御ユニットは、サブＣＰＵと、コントロールメモリとを含み、
前記プログラム格納不揮発性メモリには、前記不揮発制御ユニットの前記サブＣＰＵによる前記不揮発性メモリの書き込みおよび消去を制御する書き込み・消去制御プログラムが格納され、
システム起動時には前記プログラム格納不揮発性メモリに格納された前記書き込み・消去制御プログラムが前記不揮発制御ユニットの前記コントロールメモリへ転送され、
前記不揮発性メモリの書き込み及び消去の制御は前記メインＣＰＵから発行されたコマンドに応答して前記不揮発制御ユニットの前記サブＣＰＵが前記コントロールメモリに転送された書き込み・消去制御プログラムの命令を実行することにより行われるものである請求項１から請求項５のいずれかに記載の半導体集積回路。
【請求項７】
メインＣＰＵと、電気的に書き込み及び消去可能な不揮発性メモリモジュールとを具備してなり、
前記不揮発性メモリモジュールは、不揮発性メモリと、不揮発制御ユニットとを含み、
前記メインＣＰＵから発行されたコマンドに応答して前記不揮発制御ユニットは前記不揮発性メモリの書き込み及び消去の制御を行うものであり、
前記不揮発性メモリは、前記メインＣＰＵが実行するプログラムを格納するプログラム格納不揮発性メモリと、前記メインＣＰＵによる前記プログラムの命令実行結果のデータを格納するデータ格納不揮発性メモリとを含み、
前記不揮発制御ユニットによる前記プログラム格納不揮発性メモリへのプログラム書き込みのデータサイズは、前記不揮発制御ユニットによる前記データ格納不揮発性メモリへのデータ書き込みのデータサイズと異なるサイズに設定され、
前記メインＣＰＵは前記不揮発制御ユニットに前記プログラム格納不揮発性メモリへのプログラム書き込みの要求を行う際にプログラム書き込みのデータサイズに対応する第１のサイズ情報を前記不揮発制御ユニットへ供給して、
前記メインＣＰＵは前記不揮発制御ユニットに前記データ格納不揮発性メモリへのデータ書き込みの要求を行う際にデータ書き込みのデータサイズに対応する第２のサイズ情報を前記不揮発制御ユニットへ供給して、
前記不揮発制御ユニットは前記メインＣＰＵから供給される前記第１のサイズ情報および前記第２のサイズ情報に応答して前記不揮発性メモリの前記プログラム格納不揮発性メモリおよび前記データ格納不揮発性メモリへのプログラムおよびデータの書き込みを実行するシングルチップマイクロコンピュータ。
【請求項８】
前記不揮発制御ユニットによる前記プログラム格納不揮発性メモリへのプログラム書き込みの前記データサイズは、前記不揮発制御ユニットによる前記データ格納不揮発性メモリへのデータ書き込みの前記データサイズよりも大きくされた請求項７に記載のシングルチップマイクロコンピュータ。
【請求項９】
前記データ格納不揮発性メモリは少なくとも１個のフラッシュメモリを含み、前記プログラム格納不揮発性メモリは少なくとも２個のフラッシュメモリを含む請求項７または請求項８のいずれかに記載のシングルチップマイクロコンピュータ。
【請求項１０】
前記メインＣＰＵから供給される動作モードに応答して情報前記不揮発制御ユニットは書き込みデータを前記プログラム格納不揮発性メモリの前記２個のフラッシュメモリへシリアルにデータ転送するものである請求項９に記載のシングルチップマイクロコンピュータ。
【請求項１１】
前記メインＣＰＵから供給される他の動作モードに応答して前記不揮発制御ユニットは書き込みデータを前記プログラム格納不揮発性メモリの前記２個のフラッシュメモリへインターリーブにより交互にデータ転送するものである請求項９に記載のシングルチップマイクロコンピュータ。
【請求項１２】
前記不揮発制御ユニットは、サブＣＰＵと、コントロールメモリとを含み、
前記プログラム格納不揮発性メモリには、前記不揮発制御ユニットの前記サブＣＰＵによる前記不揮発性メモリの書き込みおよび消去を制御する書き込み・消去制御プログラムが格納され、
システム起動時には前記プログラム格納不揮発性メモリに格納された前記書き込み・消去制御プログラムが前記不揮発制御ユニットの前記コントロールメモリへ転送され、
前記不揮発性メモリの書き込み及び消去の制御は前記メインＣＰＵから発行されたコマンドに応答して前記不揮発制御ユニットの前記サブＣＰＵが前記コントロールメモリに転送された書き込み・消去制御プログラムの命令を実行することにより行われるものである請求項７から請求項１１のいずれかに記載のシングルチップマイクロコンピュータ。
【請求項１３】
前記メインＣＰＵからの前記不揮発性メモリに対する書き込みコマンドは、
前記データまたはプログラム書き込みのデータサイズに対応したサイズ情報と、
書き込まれるべきデータ情報と、を含むとされる請求項２記載の半導体集積回路。
【請求項１４】
前記メインＣＰＵからの前記不揮発性メモリに対する書き込みコマンドは、
前記データまたはプログラム書き込みのデータサイズに対応したサイズ情報と、
書き込まれるべきデータ情報と、を含むとされる請求項８記載のシングルチップマイクロコンピュータ。
【請求項１５】
前記メインＣＰＵが接続される第１バスと、
前記不揮発制御ユニットが接続される第２バスと、を有し、
前記プログラム格納不揮発性メモリは、前記第１バスを介して前記メインＣＰＵからの読み出し動作を行い、
前記データ格納不揮発性メモリは、前記第２バスを介して前記メインＣＰＵからの読み出し動作を行うとされる請求項１または１３記載の半導体集積回路。
【請求項１６】
前記メインＣＰＵが接続される第１バスと、
前記不揮発制御ユニットが接続される第２バスと、を有し、
前記プログラム格納不揮発性メモリは、前記第１バスを介して前記メインＣＰＵからの読み出し動作を行い、
前記データ格納不揮発性メモリは、前記第２バスを介して前記メインＣＰＵからの読み出し動作を行うとされる請求項７または１４記載のシングルチップマイクロコンピュータ。
【請求項１７】
前記不揮発制御ユニットは、前記第２バスに接続され、
前記メインＣＰＵからの前記書き込みコマンドを前記第２バス経由で供給されてなる請求項１５記載の半導体集積回路。
【請求項１８】
前記不揮発制御ユニットは、前記第２バスに接続され、
前記メインＣＰＵからの前記書き込みコマンドを前記第２バス経由で供給されてなる請求項１６記載のシングルチップマイクロコンピュータ。