【手続補正書】
【提出日】平成21年8月10日(2009.8.10)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
互いに直列接続されており、Ｘが１より大きい整数であるＸ個の容量性デジタル／アナログコンバータであって、該Ｘ個の容量性デジタル／アナログコンバータのそれぞれが、
Ｍが１よりも大きい整数であるＭ個のスイッチと、
信号入力部と、
信号出力部と、
前記Ｍ個のスイッチにそれぞれ通じており、第１および第２の端部および実質的に等しい容量値を有するＭ個の容量と、を備え、
前記Ｍ個のスイッチが前記Ｍ個の容量の前記第１の端部を前記信号出力部に選択的に接続し、
前記Ｍ個の容量のうち選択されなかったものの前記第２の端部が前記信号入力部に接続されていない場合に、前記Ｍ個のスイッチが前記Ｍ個の容量のうち選択された一つの容量の前記第２の端部を前記信号入力部に接続する、
該容量性デジタル／アナログコンバータと、
前記Ｘ個の容量性デジタル／アナログコンバータのうち一つの容量性デジタル／アナログコンバータの前記信号入力部に通じる信号出力部を有する第１のデジタル／アナログコンバータと、
を備える、デジタル／アナログコンバータ。
【請求項２】
入力部および出力部を有する増幅器と、
前記増幅器の前記入力部および前記出力部に通じるフィードバック容量と、
を更に備え、
前記Ｘ個の容量性デジタル／アナログコンバータのうち他の一つの容量性デジタル／アナログコンバータの前記Ｍ個の容量の前記第１の端部が、前記Ｘ個の容量性デジタル／アナログコンバータのうち前記他の一つの容量性デジタル／アナログコンバータの第１のフェーズ中に、基準電位に通じ、
前記増幅器の前記入力部が、前記Ｘ個の容量性デジタル／アナログコンバータのうち前記他の一つの容量性デジタル／アナログコンバータの前記Ｍ個の容量の前記第１の端部に、前記Ｘ個の容量性デジタル／アナログコンバータのうち前記他の一つの容量性デジタル／アナログコンバータの第２のフェーズ中に、選択的に通じる、請求項１に記載のデジタル／アナログコンバータ。
【請求項３】
互いに直列接続されており、Ｘが１より大きい整数であるＸ個の容量性デジタル／アナログコンバータであって、該Ｘ個の容量性デジタル／アナログコンバータのそれぞれが、
Ｍが１よりも大きい整数であるＭ個のスイッチと、
信号入力部と、
信号出力部と、
前記Ｍ個のスイッチにそれぞれ通じており、第１および第２の端部および実質的に等しい容量値を有するＭ個の容量と、を備え、
前記Ｍ個のスイッチが前記Ｍ個の容量の前記第１の端部を前記信号出力部に選択的に接続し、
前記Ｍ個のスイッチが前記Ｍ個の容量のうち選択された一つの容量の前記第２の端部を前記信号入力部に接続する、
該容量性デジタル／アナログコンバータと、
前記Ｘ個の容量性デジタル／アナログコンバータのうち一つの容量性デジタル／アナログコンバータの前記信号入力部に通じる信号出力部を有する第１のデジタル／アナログコンバータと、
入力部および出力部を有する増幅器と、
を備える、デジタル／アナログコンバータであって、
前記Ｘ個の容量性デジタル／アナログコンバータのうち他の一つの容量性デジタル／アナログコンバータの前記Ｍ個の容量の前記第１の端部が、前記Ｘ個の容量性デジタル／アナログコンバータのうち前記他の一つの容量性デジタル／アナログコンバータの第１のフェーズ中に、基準電位に通じ、
前記増幅器の前記入力部が、前記Ｘ個の容量性デジタル／アナログコンバータのうち前記他の一つの容量性デジタル／アナログコンバータの前記Ｍ個の容量の前記第１の端部に、前記Ｘ個の容量性デジタル／アナログコンバータのうち前記他の一つの容量性デジタル／アナログコンバータの第２のフェーズ中に、選択的に通じ、
前記Ｘ個の容量性デジタル／アナログコンバータのうち前記他の一つの容量性デジタル／アナログコンバータの前記Ｍ個の容量の前記第２の端部が、前記Ｘ個の容量性デジタル／アナログコンバータのうち前記他の一つの容量性デジタル／アナログコンバータの前記第２のフェーズ中に、前記増幅器の前記出力部に通じる、デジタル／アナログコンバータ。
【請求項４】
前記第１のデジタル／アナログコンバータが、Ｙがゼロより大きい整数であるＹ個の抵抗性デジタル／アナログコンバータを備える、請求項１に記載のデジタル／アナログコンバータ。
【請求項５】
互いに直列接続されており、Ｘが１より大きい整数であるＸ個の容量性デジタル／アナログコンバータであって、該Ｘ個の容量性デジタル／アナログコンバータのそれぞれが、
Ｍが１よりも大きい整数であるＭ個のスイッチと、
信号入力部と、
信号出力部と、
前記Ｍ個のスイッチにそれぞれ通じており、第１および第２の端部および実質的に等しい容量値を有するＭ個の容量と、を備え、
前記Ｍ個のスイッチが前記Ｍ個の容量の前記第１の端部を前記信号出力部に選択的に接続し、
前記Ｍ個のスイッチが前記Ｍ個の容量のうち選択された一つの容量の前記第２の端部を前記信号入力部に接続する、
該容量性デジタル／アナログコンバータと、
前記Ｘ個の容量性デジタル／アナログコンバータのうち一つの容量性デジタル／アナログコンバータの前記信号入力部に通じる信号出力部を有する第１のデジタル／アナログコンバータであって、Ｙがゼロよりも大きな整数であるＹ個の抵抗性デジタル／アナログコンバータを備える該第１のデジタル／アナログコンバータと、
を備える、デジタル／アナログコンバータであって、
前記Ｙ個の抵抗性デジタル／アナログコンバータのうち少なくとも一つの抵抗性デジタル／アナログコンバータが、
信号出力部と、
前記電圧基準と前記基準電位の間に直列接続されたＮ個の抵抗と、
前記Ｎ個の抵抗のうち選択された抵抗と前記基準電位の間にあるＮ個のノードと、
前記Ｙ個の抵抗性デジタル／アナログコンバータのうち前記一つの抵抗性デジタル／アナログコンバータの前記信号出力部を前記Ｎ個のノードのうち一つのノードに選択的に接続するＮ個の第２のスイッチと、
を備える、請求項４に記載のデジタル／アナログコンバータ。
【請求項６】
前記Ｘ個の容量性デジタル／アナログコンバータおよび前記第１のデジタル／アナログコンバータを制御するための切り換え信号を選択的に生成する制御モジュールを更に備える、請求項１に記載のデジタル／アナログコンバータ。
【請求項７】
請求項１に記載のデジタル／アナログコンバータを備える、逐次近似型アナログ／デジタルコンバータ。
【請求項８】
互いに直列接続されており、Ｘが１より大きい整数であるＸ個の容量性デジタル／アナログコンバータであって、該Ｘ個の容量性デジタル／アナログコンバータのそれぞれが、
Ｍが１よりも大きい整数であるＭ個のスイッチと、
信号入力部と、
信号出力部と、
前記Ｍ個のスイッチにそれぞれ通じており、第１および第２の端部および実質的に等しい容量値を有するＭ個の容量と、を備え、
前記Ｍ個のスイッチが前記Ｍ個の容量の前記第１の端部を前記信号出力部に選択的に接続し、
前記Ｍ個のスイッチが前記Ｍ個の容量のうち選択された一つの容量の前記第２の端部を前記信号入力部に接続する、
該容量性デジタル／アナログコンバータと、
前記Ｘ個の容量性デジタル／アナログコンバータのうち一つの容量性デジタル／アナログコンバータの前記信号入力部に通じる信号出力部を有する第１のデジタル／アナログコンバータと、
を備えるデジタル／アナログコンバータを具備する、逐次近似型アナログ／デジタルコンバータであって、
前記Ｘ個の容量性デジタル／アナログコンバータのうち一つの容量性デジタル／アナログコンバータに選択的に通じる入力部を有する増幅器と、
前記増幅器の出力部に通じる逐次近似モジュールと、
前記逐次近似モジュールの出力部に通じ、前記Ｘ個の容量性デジタル／アナログコンバータおよび前記第１のデジタル／アナログコンバータ用の切り換え信号を選択的に生成する復号化モジュールと、
を更に備える、逐次近似型アナログ／デジタルコンバータ。
【請求項９】
前記第１のデジタル／アナログコンバータが容量性デジタル／アナログコンバータを備える、請求項１に記載のデジタル／アナログコンバータ。
【請求項１０】
前記容量性デジタル／アナログコンバータが、
信号出力部と、
入力部、および前記信号出力部に通じる出力部を有する増幅器と、
並列接続されており、第１の端部と第２の端部とを有しているＭ個の第２の容量であって、前記第１の端部が前記容量性デジタル／アナログコンバータの第１のフェーズ中に基準電位に選択的に通じ、前記第１の端部が前記容量性デジタル／アナログコンバータの第２のフェーズ中に前記増幅器の前記入力部に選択的に通じる、該Ｍ個の第２の容量と、
前記容量性デジタル／アナログコンバータの前記第１のフェーズ中に前記Ｍ個の第２の容量の前記第２の端部を前記電圧基準および前記基準電位の一方に選択的に接続し、前記容量性デジタル／アナログコンバータの前記第２のフェーズ中に前記Ｍ個の第２の容量の前記第２の端部を前記出力部に選択的に接続する、Ｍ個の第２のスイッチと、
を備える、請求項９に記載のデジタル／アナログコンバータ。
【請求項１１】
デジタル／アナログコンバータの動作方法であって、
Ｘ個の容量性デジタル／アナログコンバータを直列に接続するステップであって、Ｘが１より大きい整数であり、該Ｘ個の容量性デジタル／アナログコンバータのそれぞれが第１および第２の端部ならびに実質的に等しい容量値を有するＭ個の容量を備える、該ステップと、
前記Ｍ個の容量の前記第１の端部を信号出力部に選択的に接続するステップと、
前記Ｍ個の容量のうち選択された一つの容量の前記第２の端部を信号入力部に接続するステップと、
第１のデジタル／アナログコンバータの信号出力部を前記Ｘ個の容量性デジタル／アナログコンバータのうち一つの容量性デジタル／アナログコンバータの前記信号入力部に接続するステップと、
を備える方法。
【請求項１２】
入力部および出力部を有する増幅器と、前記増幅器の前記入力部および前記出力部に通じるフィードバック容量と、を設けるステップと、
前記Ｘ個の容量性デジタル／アナログコンバータのうち他の一つの容量性デジタル／アナログコンバータの前記Ｍ個の容量の前記第１の端部を、前記Ｘ個の容量性デジタル／アナログコンバータのうち前記他の一つの容量性デジタル／アナログコンバータの第１のフェーズ中に、基準電位に接続するステップと、
前記増幅器の前記入力を、前記Ｘ個の容量性デジタル／アナログコンバータのうち前記他の一つの容量性デジタル／アナログコンバータの前記Ｍ個の容量の前記第１の端部に、前記Ｘ個の容量性デジタル／アナログコンバータのうち前記他の一つの容量性デジタル／アナログコンバータの第２のフェーズ中に、選択的に接続するステップと、
を更に備える、請求項１１に記載の方法。
【請求項１３】
入力部および出力部を有する増幅器を設けるステップと、
前記Ｘ個の容量性デジタル／アナログコンバータのうち他の一つの容量性デジタル／アナログコンバータの前記Ｍ個の容量の前記第１の端部を、前記Ｘ個の容量性デジタル／アナログコンバータのうち前記他の一つの容量性デジタル／アナログコンバータの第１のフェーズ中に、基準電位に選択的に接続するステップと、
前記増幅器の前記入力部を、前記Ｘ個の容量性デジタル／アナログコンバータのうち前記他の一つの容量性デジタル／アナログコンバータの前記Ｍ個の容量の前記第１の端部に、前記Ｘ個の容量性デジタル／アナログコンバータのうち前記他の一つの容量性デジタル／アナログコンバータの第２のフェーズ中に、選択的に接続するステップと、
前記Ｘ個の容量性デジタル／アナログコンバータのうち前記他の一つの容量性デジタル／アナログコンバータの前記Ｍ個の容量の前記第２の端部を、前記Ｘ個の容量性デジタル／アナログコンバータのうち前記他の一つの容量性デジタル／アナログコンバータの前記第２のフェーズ中に、前記増幅器の前記出力部に選択的に接続するステップと、
を更に備える、請求項１１に記載の方法。
【請求項１４】
前記第１のデジタル／アナログコンバータが、Ｙがゼロより大きい整数であるＹ個の抵抗性デジタル／アナログコンバータを備える、請求項１１に記載の方法。
【請求項１５】
前記Ｘ個の容量性デジタル／アナログコンバータおよび前記第１のデジタル／アナログコンバータを制御するための切り換え信号を選択的に生成するステップ更に備える、請求項１１に記載の方法。
【請求項１６】
前記Ｘ個の容量性デジタル／アナログコンバータを用いてアナログ入力信号を逐次近似するステップを更に備える、請求項１１に記載の方法。
【請求項１７】
前記第１のデジタル／アナログコンバータが容量性デジタル／アナログコンバータを備える、請求項１１に記載の方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】変更
【補正の内容】
【００３９】
[0082]容量部１１０は、抵抗Ｒ１、Ｒ２、Ｒ３およびＲ４を含んでいる。好ましい実施形態では、抵抗Ｒ１、Ｒ２、Ｒ３およびＲ４がほぼ等しい抵抗値を有する。抵抗は同じ抵抗値を有してもよく、言い換えればＲ１＝Ｒ２＝Ｒ３＝Ｒ４であってもよい。以下でさらに述べるように、抵抗は、Ｖｒｅｆと、接地等の基準電位との間に直列で接続されている。抵抗間のノードは、スイッチＳＷ４ＬＳＢ、ＳＷ３ＬＳＢ、ＳＷ２ＬＳＢ、およびＳＷ１ＬＳＢ（総称してスイッチＳＷＬ）により選択され、共通ノード１３０と接続されて分圧器を作り出す。制御モジュール１３２は、スイッチＳＷＬおよびＳＷＭに対しての切り換え信号を選択的に生成する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００５０
【補正方法】変更
【補正の内容】
【００５０】
[0093]次に図８Ａおよび８Ｂを参照すると、本発明によるネスト化セグメント化容量性−容量性Ｄ／Ａコンバータ１０８が示されている。図８Ａには、出力回路１０２が示されている。図８Ｂには、例示的なサンプリング積分構成が示されている。容量部１１０は上述のように動作する。明確にするために、コンデンサＣ１、Ｃ２、Ｃ３およびＣ４をＣ１Ｍ、Ｃ２Ｍ、Ｃ３ＭおよびＣ４Ｍと改称している。第２の容量部１５０は、２個の最下位ビットに関連付けられており、コンデンサＣ１Ｌ、Ｃ２Ｌ、Ｃ３ＬおよびＣ４Ｌと、演算増幅器のような増幅器１５２と、スイッチ１５４とを含んでいる。ＬＳＢ容量部１５０により与えられる電圧は、ＶＣＤＡＣである。以下に述べるように、第２の容量部１５０もサンプリング積分フェーズを有している。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００５１
【補正方法】変更
【補正の内容】
【００５１】
[0094]次に図８Ｃおよび８Ｄを参照すると、
【数８】
2007074708.tif 000001
についてのサンプリングフェーズ中の図８ＢのＤ／Ａコンバータの等価回路が示されている。サンプリングフェーズ中、スイッチ１５４を閉としてコンデンサＣ４Ｌ、Ｃ３ＬおよびＣ２Ｌを接地等の基準電位と接続する。コンデンサＣ１ＬをＶｒｅｆまで帯電する。ＶｒｅｆＣ１Ｌと等しいコンデンサＣ１Ｌ上に電荷が蓄積される。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００５２
【補正方法】変更
【補正の内容】
【００５２】
[0095]積分フェーズ中、スイッチ１５４を開として、コンデンサＣ４Ｌ、Ｃ３Ｌ、Ｃ２ＬおよびＣ１Ｌをフィードバックで接続する。スイッチ１５４の開前の全電荷がスイッチ１５４の閉後の全電荷と同じになる。したがって：
Ｑｒ＝ＶＣｒ＝ＶｒｅｆＣ１Ｌ＝Ｖ（Ｃ１Ｌ＋Ｃ２Ｌ＋Ｃ３Ｌ＋Ｃ４Ｌ）；
Ｖ＝ＶｒｅｆＣ１Ｌ／（Ｃ１Ｌ＋Ｃ２Ｌ＋Ｃ３Ｌ＋Ｃ４Ｌ）
Ｃ１Ｌ、Ｃ２Ｌ、Ｃ３ＬおよびＣ４Ｌが等しいとすると、
【数９】
2007074708.tif 000002
となる。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００５３
【補正方法】変更
【補正の内容】
【００５３】
[0096]次に図８Ｅを参照すると、
【数１０】
2007074708.tif 000003
についてのサンプリングフェーズ中の図８ＢのＤ／Ａコンバータの等価回路が示されている。サンプリングフェーズ中、スイッチ１５４を閉としてコンデンサＣ４ＬおよびＣ３Ｌを接地等の基準電位と接続する。コンデンサＣ１ＬおよびＣ２ＬをＶｒｅｆまで帯電する。Ｖｒｅｆ（Ｃ１Ｌ＋Ｃ２Ｌ）と等しいコンデンサＣ１ＬおよびＣ２Ｌ上に電荷が蓄積される。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００５４
【補正方法】変更
【補正の内容】
【００５４】
[0097]積分フェーズ中、スイッチ１５４を開として、コンデンサＣ４Ｌ、Ｃ３Ｌ、Ｃ２ＬおよびＣ１Ｌをフィードバックで接続する。スイッチ１５４を開く前の全電荷がスイッチ１５４の閉後の全電荷と同じになる。したがって：
Ｑｒ＝ＶＣｒ＝Ｖｒｅｆ（Ｃ１Ｌ＋Ｃ２Ｌ）＝Ｖ（Ｃ１Ｌ＋Ｃ２Ｌ＋Ｃ３Ｌ＋Ｃ４Ｌ）；
Ｖ＝Ｖｒｅｆ（Ｃ１Ｌ＋Ｃ２Ｌ）／（Ｃ１Ｌ＋Ｃ２Ｌ＋Ｃ３Ｌ＋Ｃ４Ｌ）
Ｃ１Ｌ、Ｃ２Ｌ、Ｃ３ＬおよびＣ４Ｌが等しいとすると、
【数１１】
2007074708.tif 000004
となる。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００５５
【補正方法】変更
【補正の内容】
【００５５】
[0098]次に図８Ｆを参照すると、
【数１２】
2007074708.tif 000005
についてのサンプリングフェーズ中の図８ＢのＤ／Ａコンバータの等価回路が示されている。サンプリングフェーズ中、スイッチ１５４を閉としてコンデンサＣ４Ｌを接地等の基準電位と接続する。コンデンサＣ１Ｌ、Ｃ２ＬおよびＣ３ＬをＶｒｅｆまで帯電する。Ｖｒｅｆ（Ｃ１Ｌ＋Ｃ２Ｌ＋Ｃ３Ｌ）と等しいコンデンサＣ１Ｌ、Ｃ２ＬおよびＣ３Ｌ上に電荷が蓄積される。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００５６
【補正方法】変更
【補正の内容】
【００５６】
[0099]積分フェーズ中、スイッチ１５４を開として、コンデンサＣ４Ｌ、Ｃ３Ｌ、Ｃ２ＬおよびＣ１Ｌをフィードバックで接続する。スイッチ１５４の開前の全電荷がスイッチ１５４の閉後の全電荷と同じになる。したがって：
Ｑｒ＝ＶＣｒ＝Ｖｒｅｆ（Ｃ１Ｌ＋Ｃ２Ｌ＋Ｃ３Ｌ）＝Ｖ（Ｃ１Ｌ＋Ｃ２Ｌ＋Ｃ３Ｌ＋Ｃ４Ｌ）；
Ｖ＝Ｖｒｅｆ（Ｃ１Ｌ＋Ｃ２Ｌ＋Ｃ３Ｌ）／（Ｃ１Ｌ＋Ｃ２Ｌ＋Ｃ３Ｌ＋Ｃ４Ｌ）
Ｃ１Ｌ、Ｃ２Ｌ、Ｃ３ＬおよびＣ４Ｌが等しいとすると、
【数１３】
2007074708.tif 000006
となる。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００５７
【補正方法】変更
【補正の内容】
【００５７】
[0100]次に図８Ｇを参照すると、ＶＣＤＡＣ＝Ｖｒｅｆについてのサンプリングフェーズ中の図８ＢのＤ／Ａコンバータの等価回路が示されている。この値が次のＭＳＢを用いることにより既に得られるので、この位置に関連付けられたスイッチを省略してもよい。この場合、コンデンサの１個を常に接地してもよい。スイッチを用いる場合、サンプリングフェーズ中、スイッチ１５４を閉としてコンデンサＣ１Ｌ、Ｃ２Ｌ、Ｃ３ＬおよびＣ４ＬをＶｒｅｆまで帯電する。Ｖｒｅｆ（Ｃ１Ｌ＋Ｃ２Ｌ＋Ｃ３Ｌ＋Ｃ４Ｌ）と等しいコンデンサＣ１Ｌ、Ｃ２Ｌ、Ｃ３ＬおよびＣ４Ｌ上に電荷が蓄積される。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００５８
【補正方法】変更
【補正の内容】
【００５８】
[0101]積分フェーズ中、スイッチ１５４を開として、コンデンサＣ４Ｌ、Ｃ３Ｌ、Ｃ２ＬおよびＣ１Ｌをフィードバックで接続する。スイッチ１５４の開前の全電荷がスイッチ１５４の閉後の全電荷と同じになる。したがって：
Ｑｒ＝ＶＣｒ＝Ｖｒｅｆ（Ｃ１Ｌ＋Ｃ２Ｌ＋Ｃ３Ｌ＋Ｃ４Ｌ）
＝Ｖ（Ｃ１Ｌ＋Ｃ２Ｌ＋Ｃ３Ｌ＋Ｃ４Ｌ）；
Ｖ＝Ｖｒｅｆ（Ｃ１Ｌ＋Ｃ２Ｌ＋Ｃ３Ｌ＋Ｃ４Ｌ）／（Ｃ１Ｌ＋Ｃ２Ｌ＋Ｃ３Ｌ＋Ｃ４Ｌ）
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００７７
【補正方法】変更
【補正の内容】
【００７７】
[0120]ＨＤＤ４００は、コンピュータ等のホストデバイス（図示せず）、携帯情報端末、携帯電話、メディアまたはＭＰ３プレーヤー等のモバイルコンピューティングデバイス、および／または他のデバイスと１つ以上の有線または無線通信リンク４０８を介して通信することもできる。ＨＤＤ４００は電源４０３を有していてもよい。ＨＤＤ４００は、ランダムアクセスメモリ（ＲＡＭ）、フラッシュメモリ等の低待ち時間不揮発性メモリ、読み出し専用メモリ（ＲＯＭ）、および／または他の適当な電子データ記憶装置等のメモリ４０９と接続することもできる。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００７８
【補正方法】変更
【補正の内容】
【００７８】
[0121]次に図１７Ｂを参照すると、本発明はデジタル多用途ディスク（ＤＶＤ）ドライブ４１０内のＤ／ＡまたはＡ／Ｄコンバータで実施可能である。ＤＶＤ４１０内の信号処理および／または制御回路４１２および／または他の回路（図示せず）が、データの処理、符号化および／または暗号化、計算、および／または光学記憶媒体４１６から読み出されるデータおよび／または、そこに書き込まれるデータの初期化を行うことができる。いくつかの実施では、ＤＶＤ４１０内の信号処理および／または制御回路４１２および／または他の回路（図示せず）が、符号化および／または複号化および／またはＤＶＤドライブに関連付けられた他の信号処理機能等の他の機能を行うことも可能である。ＤＶＤ４１０は電源４１３を有していてもよい。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００８１
【補正方法】変更
【補正の内容】
【００８１】
[0124]ＨＤＴＶ４２０は、光学および／または磁気記憶装置等の不揮発性方式でデータを記憶した大量データ記憶装置４２７と通信することもできる。少なくとも１個のＨＤＤが図１７Ａに示す構成を有してもよく、および／または少なくとも１個のＤＶＤが図１７Ｂに示す構成を有してもよい。このＨＤＤは、およそ１．８インチより小径の１枚以上のプラッタを含むミニＨＤＤであってもよい。ＨＤＴＶ４２０は、電源４２３を有していてもよい。ＨＤＴＶ４２０は、ＲＡＭ、ＲＯＭ、フラッシュメモリ等の低待ち時間不揮発性メモリおよび／または他の適当な電子データ記憶装置等のメモリ４２８と接続することもできる。ＨＤＴＶ４２０は、ＷＬＡＮネットワークインターフェース４２９を介してＷＬＡＮとの接続をサポートすることもできる。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００８２
【補正方法】変更
【補正の内容】
【００８２】
[0125]次に図１７Ｄを参照すると、本発明は車両４３０の制御システム、ＷＬＡＮインターフェース、車両制御システムの大量データ記憶装置および／または電源４３３内のＤ／ＡまたはＡ／Ｄコンバータを実施、および／またはそこで実施することもできる。いくつかの実施では、本発明は、温度センサ、圧力センサ、回転センサ、気流センサおよび／または他の適当なセンサ等の１個または複数のセンサ４３６から入力を受信し、および／またはエンジン動作パラメータ、トランスミッション動作パラメータ、および／または他の制御信号等の１個または複数の出力制御信号４３８を生成するパワートレイン制御システム４３２を実施する。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００８５
【補正方法】変更
【補正の内容】
【００８５】
[0128]次に図１７Ｅを参照すると、本発明は、携帯電話アンテナ４５１を含み得る携帯電話４５０内のＤ／ＡまたはＡ／Ｄコンバータで実施可能である。いくつかの実施では、携帯電話４５０がマイク４５６、スピーカーおよび／または音声出力ジャック等の音声出力部４５８、ディスプレイ４６０および／またはキーパッド、ポインティングデバイス、音声作動および／または他の入力デバイス等の入力デバイス４６２を含んでいる。携帯電話４５０は、電源４５３を有していてもよい。携帯電話４５０内の信号処理および／または制御回路４５２および／または他の回路（図示せず）が、データの処理、符号化および／または暗号化、計算、データの初期化および／または他の携帯電話機能を行うことが可能である。
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】００８７
【補正方法】変更
【補正の内容】
【００８７】
[0130]次に図１７Ｆを参照すると、本発明はセットトップボックス４８０内のＤ／ＡまたはＡ／Ｄコンバータで実施可能である。セットトップボックス４８０は、ブロードバンドソース等のソースから信号を受信し、テレビおよび／またはモニタおよび／または他のビデオおよび／または音声出力デバイス等のディスプレイ４８８に適した、標準および／または高精細度音声／ビデオ信号を出力する。セットトップボックス４８０は、電源４８３を有していてもよい。セットトップボックス４８０の信号処理回路および／または制御回路４８４および／または他の回路（図示せず）が、データの処理、符号化および／または暗号化、計算、データの初期化および／または他のセットトップボックス機能を行うことができる。
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】００８９
【補正方法】変更
【補正の内容】
【００８９】
[0132]次に図１７Ｇを参照すると、本発明はメディアプレーヤー５００内のＤ／ＡまたはＡ／Ｄコンバータで実施可能である。いくつかの実施では、メディアプレーヤー５００が、ディスプレイ５０７および／またはキーパッド、タッチパッド等のユーザー入力部５０８を含んでいる。いくつかの実施では、メディアプレーヤー５００が、通常メニュー、ドロップダウンメニュー、アイコンおよび／またはポイントアンドクリックインターフェースを使用するグラフィカルユーザーインターフェース（ＧＵＩ）をディスプレイ５０７および／またはユーザー入力部５０８を介して使用することができる。メディアプレーヤー５００は、電源５１３を有していてもよい。メディアプレーヤー５００は、スピーカーおよび／または音声出力ジャック等の音声出力部５０９をさらに含んでいる。メディアプレーヤー５００の信号処理回路および／または制御回路５０４および／または他の回路（図示せず）が、データの処理、符号化および／または暗号化、計算、データの初期化および／または他のメディアプレーヤー機能を行うことも可能である。