(57)【要約】【課題】特性の安定性が高い電界効果トランジスタ及びその製造方法を提供する。【解決手段】基板２上にバッファ層３、アンドープＧａＮ層４、ＡｌＧａＮ層５及びＳｉＣ層９をこの順に形成する。ＳｉＣ層９のキャリア濃度は１×１０１７ｃｍ−３以上とし、抵抗率は１０ｍΩｃｍ（ミリオーム・センチメートル）以下とする。次に、ＳｉＣ層９に対してＳＦ６ガスにより反応性イオンエッチングを施し、ＳｉＣ層９をパターニングする。そして、ＡｌＧａＮ層５上に保護膜１０を形成した後、ＳｉＣ層９上にソース電極６及びドレイン電極７を形成し、ＡｌＧａＮ層５上にゲート電極８を形成する。【選択図】図１
2008118044.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に設けられたＧａＮ層と、
前記ＧａＮ層上に設けられ、ＡｌＧａＮ、ＩｎＡｌＮ又はＩｎＡｌＧａＮからなるバリア層と、
前記バリア層上に設けられたＳｉＣ層と、
前記バリア層上に設けられたソース電極、ドレイン電極及びゲート電極と、
を備えたことを特徴とする電界効果トランジスタ。
【請求項２】
前記ＳｉＣ層の抵抗率は１０ｍΩｃｍ以下であり、
前記ＳｉＣ層は、前記バリア層と前記ソース電極との間、及び前記バリア層と前記ドレイン電極との間のうち少なくとも一方に設けられており、前記バリア層と前記ゲート電極との間には設けられていないことを特徴とする請求項１記載の電界効果トランジスタ。
【請求項３】
前記ＳｉＣ層の抵抗率は１０Ωｃｍ以上であり、
前記ＳｉＣ層は、前記バリア層と前記ゲート電極との間に設けられており、前記バリア層と前記ソース電極との間、及び前記バリア層と前記ドレイン電極との間には設けられていないことを特徴とする請求項１記載の電界効果トランジスタ。
【請求項４】
基板上にＧａＮ層を形成する工程と、
前記ＧａＮ層上にＡｌＧａＮ、ＩｎＡｌＮ又はＩｎＡｌＧａＮからなるバリア層を形成する工程と、
前記バリア層上にＳｉＣ層を形成する工程と、
前記ＳｉＣ層をエッチングして選択的に除去する工程と、
前記バリア層上にソース電極、ドレイン電極及びゲート電極を形成する工程と、
を備えたことを特徴とする電界効果トランジスタの製造方法。
【請求項５】
前記ＳｉＣ層をエッチングする工程においては、ＳＦ６ガスをエッチングガスとした反応性イオンエッチングを行うことを特徴とする請求項４記載の電界効果トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界効果トランジスタ及びその製造方法に関し、特に、ヘテロ接合型の窒化ガリウム系電界効果トランジスタ及びその製造方法に関する。
【背景技術】
【０００２】
従来より、窒化ガリウム（ＧａＮ）系半導体は、エネルギーギャップが３ｅＶ（電子ボルト）以上と高いことから、青色などの短波長の光を発光する発光ダイオード（ＬＥＤ：Light Emitting Diode）及びレーザダイオード（ＬＤ：Laser Diode）などの光デバイスへの適用を中心に研究開発が進められてきた。しかし、ここ数年、ＬＥＤ及びＬＤは研究開発フェーズから製品化フェーズに移行しており、窒化ガリウム系半導体に関する研究開発の中心は、破壊電圧が高いという特性を生かした電子デバイスへの適用に移りつつある。
【０００３】
このような電子デバイスの１つが、組成が異なる層同士の接合、いわゆるヘテロ接合を利用した電界効果トランジスタ（ＦＥＴ：Field Effect Transistor）である。ヘテロ接合を利用した窒化ガリウム系ＦＥＴには、例えば、ＧａＮ層とＡｌＧａＮ層とを接合し、ＧａＮ層をチャネル層とし、ＡｌＧａＮ層をバリア層（電子供給層）としたトランジスタがある。このようなトランジスタは、ヘテロ接合電界効果トランジスタ（ＨＦＥＴ：Heterojunction FET）又は高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）と呼ばれている。
【０００４】
このように、表面にＡｌＧａＮ層が形成されたＦＥＴにおいては、表面のＡｌＧａＮ層が酸化などによって変質しやすいため、ＡｌＧａＮ層上にキャップ層としてＧａＮ層を設けることが試みられている。このとき、キャップ層としてのＧａＮ層は、ソース領域及びドレイン領域又はゲート領域において、エッチングにより選択的に除去する必要がある。すなわち、ＧａＮ層の抵抗を低くした場合は、リーク電流を抑制するためにゲート電極の直下域からＧａＮ層を除去する必要があり、ＧａＮ層の抵抗を高くした場合は、ソース・ドレイン電極とＡｌＧａＮ層との間でオーミックコンタクトを取るために、ソース電極及びドレイン電極の直下域からＧａＮ層を除去する必要がある。
【０００５】
しかしながら、本発明者等の知見によれば、ＧａＮ層をエッチングする際に、ＡｌＧａＮ層との間で十分なエッチング選択比をとることが困難である。従って、ＡｌＧａＮ層上に形成されたＧａＮ層を制御性よくエッチングすることは困難である。このため、キャップ層としてＧａＮ層を設けた窒化ガリウム系電界効果トランジスタは、キャップ層のパターニングに伴ってバリア層の厚さがばらつきやすく、特性がばらつきやすい。
【０００６】
【特許文献１】特開２００５−２６０１７２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、特性の安定性が高い電界効果トランジスタ及びその製造方法を提供することである。
【課題を解決するための手段】
【０００８】
本発明の一態様によれば、基板と、前記基板上に設けられたＧａＮ層と、前記ＧａＮ層上に設けられ、ＡｌＧａＮ、ＩｎＡｌＮ又はＩｎＡｌＧａＮからなるバリア層と、前記バリア層上に設けられたＳｉＣ層と、前記バリア層上に設けられたソース電極、ドレイン電極及びゲート電極と、を備えたことを特徴とする電界効果トランジスタが提供される。
【０００９】
本発明の他の一態様によれば、基板上にＧａＮ層を形成する工程と、前記ＧａＮ層上にＡｌＧａＮ、ＩｎＡｌＮ又はＩｎＡｌＧａＮからなるバリア層を形成する工程と、前記バリア層上にＳｉＣ層を形成する工程と、前記ＳｉＣ層をエッチングして選択的に除去する工程と、前記バリア層上にソース電極、ドレイン電極及びゲート電極を形成する工程と、を備えたことを特徴とする電界効果トランジスタの製造方法が提供される。
【発明の効果】
【００１０】
本発明によれば、特性の安定性が高い電界効果トランジスタ及びその製造方法を得ることができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施形態に係る電界効果トランジスタ及びその製造方法について、図面を参照しながら説明する。
【００１２】
（第１の実施形態）  
先ず、本発明の第１の実施形態について説明する。  
図１は、本実施形態に係る電界効果トランジスタを例示する断面図である。  
本実施形態に係る電界効果トランジスタは、例えば、窒化ガリウム系の高電子移動度トランジスタ（ＨＥＭＴ）である。
【００１３】
図１に示すように、本実施形態に係る電界効果トランジスタ（以下、単に「ＦＥＴ」ともいう）１１においては、基板２が設けられており、基板２上には、バッファ層３が設けられている。基板２は例えばサファイアからなり、バッファ層３は例えば窒化アルミニウム（ＡｌＮ）からなる。バッファ層３上には、チャネル層としてのアンドープＧａＮ層４が設けられている。アンドープＧａＮ層４上には、バリア層（電子供給層）としてのＡｌＧａＮ層５が設けられている。ＡｌＧａＮ層５には、例えば、絶縁性のｉ型層単層や、絶縁性のｉ型層、導電性のｎ型層及び絶縁性のｉ型層がこの順に積層されたものが使用可能である。
【００１４】
ＡｌＧａＮ層５上には、ソース電極６、ドレイン電極７及びゲート電極８が、相互に離隔して設けられている。ソース電極６、ドレイン電極７及びゲート電極８は、それぞれ金属膜により構成されている。一例では、ソース電極６及びドレイン電極７は、ＡｌＧａＮ層５側から順に、チタン（Ｔｉ）層、アルミニウム（Ａｌ）層、白金（Ｐｔ）層及び金（Ａｕ）層が積層された４層膜により構成されており、ゲート電極８は、ＡｌＧａＮ層５側から順に、Ｐｔ層、Ｔｉ層及びＡｕ層が積層された３層膜により構成されている。
【００１５】
そして、ＡｌＧａＮ層５上には、ＳｉＣ層９が選択的に設けられている。すなわち、ＳｉＣ層９は、ＡｌＧａＮ層５とソース電極６との間、及びＡｌＧａＮ層５とドレイン電極７との間に配置され、ＡｌＧａＮ層５とゲート電極８との間には配置されないようにパターニングされている。ＳｉＣ層９には、例えばｎ型の不純物、例えば窒素（Ｎ）が注入されており、そのキャリア濃度は１×１０１７ｃｍ−３以上、例えば１×１０１８ｃｍ−３以上、例えば３×１０１９ｃｍ−３程度であり、抵抗率は１０ｍΩｃｍ（ミリオーム・センチメートル）以下である。これにより、ソース電極６及びドレイン電極７は、ＳｉＣ層９に対してオーミック接続されている。一方、ゲート電極８はＡｌＧａＮ層５に対してショットキー接合されている。すなわち、ＦＥＴ１１はショットキーゲート型の電界効果トランジスタである。
【００１６】
また、ＡｌＧａＮ層５上におけるゲート電極８及びＳｉＣ層９が設けられていない領域には、保護膜１０が設けられている。保護膜１０は、例えば、窒化珪素（ＳｉＮ）又は酸化珪素（ＳｉＯ２）により形成されている。なお、図１においては、保護膜１０の端縁がＳｉＣ層９の端縁に接している例を示しているが、保護膜１０の端部はＳｉＣ層９の端部に乗り上げていてもよく、保護膜１０の端縁とＳｉＣ層９の端縁との間に僅かな隙間があってもよい。
【００１７】
各部の寸法の一例を挙げると、基板２は、例えば直径が７５．２ｍｍであり厚さが５００μｍのサファイアウェーハがダイシングされ、薄化されたものであり、薄化後の厚さは例えば２００乃至３００μｍである。バッファ層３（例えばＡｌＮ層）の厚さは例えば０．１乃至１μｍである。アンドープＧａＮ層４の厚さは例えば２乃至３μｍである。ＡｌＧａＮ層５のＡｌ濃度は例えば２５原子％であり、厚さは例えば３０ｎｍである。そして、ＳｉＣ層９の厚さは、例えば数ｎｍである。また、保護膜１０の厚さは、例えば１００乃至２００ｎｍである。
【００１８】
なお、基板２には、サファイア基板の他に、Ｓｉ基板又はＳｉＣ基板を用いることもできる。この場合は、バッファ層３には、例えばＡｌＮ層及びＧａＮ層からなる２層以上の多層膜、又はＡｌＮ層からＧａＮ層まで連続して若しくは階段状に組成が変化する組成傾斜ＡｌＧａＮ膜などを用いることができる。また、基板２として導電性の基板を使用する場合、例えば、ＦＥＴ１１の耐圧を６００Ｖ程度とするためには、アンドープＧａＮ層４の厚さは４乃至５μｍ程度とすることが好ましい。
【００１９】
次に、本実施形態に係るＦＥＴ１１の製造方法について説明する。  
図２は、本実施形態に係る電界効果トランジスタの製造方法を例示する工程断面図である。  
図２に示すように、例えばサファイアからなる基板２を準備し、この基板２上に、例えばＭＯＣＶＤ法（Metal Organic Chemical Vapor Deposition法：有機金属化学気相成長法）により、ＡｌＮからなるバッファ層３、アンドープＧａＮ層４、ＡｌＧａＮ層５及びＳｉＣ層９をこの順に形成する。このとき、ＧａＮ系半導体層、すなわち、アンドープＧａＮ層４及びＡｌＧａＮ層５の結晶成長面は、例えば（０００１）面となる。なお、ＳｉＣ層９を形成する際には、原料としてＳｉＨ４ガス及びＣ３Ｈ８ガスを用いることが一般的であるが、この場合、Ｃ３Ｈ８ガスよりも先にＳｉＨ４ガスを基板上に供給することが望ましい。これにより、デバイス特性をより高めることができる。
【００２０】
次に、図１に示すように、ＳｉＣ層９上におけるソース電極６及びドレイン電極７が形成される予定の領域を含む領域を覆うように、レジスト膜又はＳｉＯ２膜（図示せず）を形成する。そして、このレジスト膜又はＳｉＯ２膜をマスクとして、ＳｉＣ層９をエッチングして選択的に除去する。このエッチングとしては、例えば反応性イオンエッチングを行う。一例では、エッチングガスはＳＦ６ガスとし、圧力は５．９Ｐａ（＝４４ｍＴｏｒｒ）とし、ＲＦ（Radio Frequency）出力は２００Ｗとする。これにより、例えば、ＳｉＣ層９のエッチングレートは１５０ｎｍ／分となり、ＡｌＧａＮ層５のエッチングレートは１０乃至１３ｎｍ／分となり、選択比は１０以上となる。この結果、ＳｉＣ層９は、ＡｌＧａＮ層５上におけるソース電極６及びドレイン電極７が形成される予定の領域を含む領域のみに残留する。
【００２１】
次に、マスクとして使用したレジスト膜又はＳｉＯ２膜を除去する。次に、例えばＳｉＮからなる保護膜１０を全面に形成し、エッチングを施して選択的に除去し、ＳｉＣ層９が形成された領域及びゲート電極８が形成される予定の領域を除く領域に残留させる。その後、ＳｉＣ層９上にソース電極６及びドレイン電極７を形成すると共に、保護膜１０が除去されてＡｌＧａＮ層５が露出した領域にゲート電極８を形成する。これにより、本実施形態に係るＦＥＴ１１が作製される。
【００２２】
本実施形態によれば、キャップ層として、ＡｌＧａＮ層５とは全く異なる材料からなるＳｉＣ層９を形成することにより、このＳｉＣ層９をエッチングする際に、ＡｌＧａＮ層５に対するエッチング選択比を高くとることができる。これにより、ＳｉＣ層９を制御性よくエッチングすることができ、ＳｉＣ層９のエッチング後におけるＡｌＧａＮ層５の厚さが安定する。また、ＡｌＧａＮ層５を覆うようにＳｉＣ層９を設けることにより、ＡｌＧａＮ層５の酸化を防止することができる。この結果、特性の安定性が高い窒化ガリウム系電界効果トランジスタを実現することができる。
【００２３】
これに対して、キャップ層としてＧａＮ層を形成した場合は、ＧａＮはＡｌＧａＮに類似した材料系であるため、ＧａＮ層をエッチングする際に、ＡｌＧａＮ層に対して高いエッチング選択比をとることが極めて困難である。このため、キャップ層としてＧａＮ層を形成した場合は、ＧａＮ層をエッチングした後のＡｌＧａＮ層５の厚さに再現性がなくなり、素子のシート抵抗にばらつきが生じる。この結果、ＦＥＴの特性の安定性が低くなる。
【００２４】
（第１の実施形態の第１の変形例）  
次に、第１の実施形態の第１の変形例について説明する。  
図３は、本変形例に係る電界効果トランジスタを例示する断面図である。  
図３に示すように、本変形例に係るＦＥＴ１１ａにおいては、ＳｉＣ層９はソース電極６とＡｌＧａＮ層５との間にのみ設けられており、ドレイン電極７とＡｌＧａＮ層５との間には設けられていない。これにより、ドレイン電極７はＡｌＧａＮ層５に直接接触している。このように、ソース電極６の直下にＳｉＣ層９を設けることにより、ソース〜ゲート間の抵抗を低減することができるため、より低抵抗のデバイスを作製することができる。本変形例における上記以外の構成、製造方法及び作用効果は、前述の第１の実施形態と同様である。
【００２５】
（第１の実施形態の第２の変形例）  
次に、第１の実施形態の第２の変形例について説明する。  
図４は、本変形例に係る電界効果トランジスタを例示する断面図である。  
図４に示すように、本変形例に係るＦＥＴ１１ｂにおいては、ＳｉＣ層９はドレイン電極７とＡｌＧａＮ層５との間にのみ設けられており、ソース電極６とＡｌＧａＮ層５との間には設けられていない。これにより、ソース電極６はＡｌＧａＮ層５に直接接触している。本変形例においては、ドレイン電極７の直下にＳｉＣ層９があることにより、ドレイン電極７のゲート側端部に発生する高い電界を緩和することができるため、より耐圧が高いデバイスを作製することができる。本変形例における上記以外の構成、製造方法及び作用効果は、前述の第１の実施形態と同様である。
【００２６】
（第１の実施形態の第３の変形例）  
次に、第１の実施形態の第３の変形例について説明する。  
図５は、本変形例に係る電界効果トランジスタを例示する断面図である。  
図５に示すように、本変形例に係るＦＥＴ２１においては、ゲート電極８が保護膜１０上に設けられている。これにより、ＦＥＴ２１はＭＩＳ（Metal-Insulator-Semiconductor：金属−絶縁物−半導体）ゲート型のトランジスタとなっている。また、保護膜１０の厚さは、前述の第１の実施形態においては、例えば１００乃至２００ｎｍとしたが、本変形例においてはそれよりも薄く、例えば１０ｎｍ程度以下とする。これにより、ピンチオフ電圧がマイナス側に大きな値となり過ぎること、すなわち、ピンチオフ電圧が深くなり過ぎることを防止できる。本変形例における上記以外の構成、製造方法及び作用効果は、前述の第１の実施形態と同様である。
【００２７】
（第２の実施形態）  
次に、本発明の第２の実施形態について説明する。  
図６は、本実施形態に係る電界効果トランジスタを例示する断面図である。  
図６に示すように、本実施形態に係るＦＥＴ３１は、前述の第１の実施形態に係るＦＥＴ１１（図１参照）と比較して、キャップ層を構成するＳｉＣ層の抵抗率及び形成位置が異なっている。
【００２８】
すなわち、前述の如く、図１に示す第１の実施形態においては、ｎ型不純物がドープされ比較的低抵抗とされたＳｉＣ層９が、ソース電極６及びドレイン電極７の直下域を含む領域に設けられている。これに対して、本実施形態においては、アンドープであり比較的高抵抗なＳｉＣ層２９が、ゲート電極８の直下域を含む領域に設けられている。すなわち、ＳｉＣ層２９は、ＡｌＧａＮ層５とゲート電極８との間に設けられており、ＡｌＧａＮ層５とソース電極６との間、及びＡｌＧａＮ層５とドレイン電極７との間には設けられていない。これにより、ソース電極６及びドレイン電極７は、ＡｌＧａＮ層５に対してオーミック接合されている。また、ＳｉＣ層２９のキャリア濃度は１×１０１５ｃｍ−３以下に規制されており、抵抗率は１０Ωｃｍ（オーム・センチメートル）以上である。そして、ＳｉＣ層２９の厚さは、数ｎｍ程度、例えば、５ｎｍ以下であることが望ましい。これにより、ピンチオフ電圧がマイナス側で大きな値となり過ぎ、ピンチオフ電圧が深くなり過ぎることを防止できる。更に、ＦＥＴ３１には保護膜１０（図１参照）は設けられていない。これにより、ＦＥＴ３１はＭＩＳゲート型のトランジスタとなっている。本実施形態における上記以外の構成は、前述の第１の実施形態と同様である。
【００２９】
本実施形態に係るＦＥＴ３１を製造する際には、ＡｌＧａＮ層５上の全面にＳｉＣ層２９を形成し、その後、このＳｉＣ層２９をエッチングして、ソース電極６及びドレイン電極７が形成される予定の領域から除去し、それ以外の領域に残留させる。そして、パターニング後のＳｉＣ層２９上の一部の領域に、ゲート電極８を形成する。本実施形態における上記以外の製造方法は、前述の第１の実施形態と同様である。また、本実施形態における上記以外の作用効果も、前述の第１の実施形態と同様である。
【００３０】
（第２の実施形態の第１の変形例）  
次に、本第２の実施形態の第１の変形例について説明する。  
図７は、本変形例に係る電界効果トランジスタを例示する断面図である。  
図７に示すように、本変形例に係るＦＥＴ４１においては、ＳｉＣ層２９上に保護膜１０が設けられており、ゲート電極８はこの保護膜１０上に設けられている。本変形例における上記以外の構成、製造方法及び作用効果は、前述の第２の実施形態と同様である。
【００３１】
（第２の実施形態の第２の変形例）  
次に、本第２の実施形態の第２の変形例について説明する。  
図８は、本変形例に係る電界効果トランジスタを例示する断面図である。  
図８に示すように、本変形例に係るＦＥＴ５１においては、ＳｉＣ層２９の一部が掘り込まれて凹部２９ａが形成されており、この凹部２９ａ内にゲート電極５８の下部５８ａが埋設されている。また、ゲート電極５８の上部５８ｂは、ＳｉＣ層２９の一部を覆うようにＳｉＣ層２９の表面に沿ってドレイン電極７に向かう方向に延出している。
【００３２】
本変形例においては、ゲート電極５８の延出部分がフィールドプレートの役割を果たし、耐圧の上昇を図ることができる。この場合には、ＳｉＣ層２９の厚さは例えば１０ｎｍ程度以上とすることができ、掘り込み時に残す部分２９ｂの厚さを５ｎｍ程度以下とすることで、ピンチオフ電圧が深くなることを抑制できる。本変形例における上記以外の構成、製造方法及び作用効果は、前述の第２の実施形態と同様である。
【００３３】
（第３の実施形態）
次に、本発明の第３の実施形態について説明する。  
図９は、本実施形態に係る電界効果トランジスタを例示する断面図である。  
図９に示すように、本実施形態に係るＦＥＴ６１の形態は、前述の第１の実施形態の形態とほぼ同様である。すなわち、基板６２上にバッファー層６３、アンドープＧａＮ層６４及びＡｌＧａＮ層６５がこの順に積層されており、その上にソース電極６、ドレイン電極７及びゲート電極８が設けられており、ソース電極６及びドレイン電極７の下方にはＳｉＣ層９が設けられており、ＡｌＧａＮ層６５上におけるゲート電極８及びＳｉＣ層９によって覆われていない領域には保護膜１０が設けられている。
【００３４】
本実施形態が第１の実施形態と異なっている点は、ＧａＮ系半導体層、すなわち、アンドープＧａＮ層６４及びＡｌＧａＮ層６５の結晶方位である。上述した第１及び第２の実施形態においては、ＧａＮ系半導体層の結晶成長面は例えば（０００１）面であるが、本実施形態においては、ＧａＮ系半導体層の結晶成長面は（１１−２０）面である。この場合、基板６２としては、例えば（１−１０２）面を主面としたサファイア基板を用いることができる。また、ＡｌＧａＮ層６５の構造には、第１の実施形態で述べたようなドーピング層を挟んだ構造が必須である。これは、ＡｌＧａＮ層の結晶成長面が（０００１）である場合は、分極効果によるキャリアの発生が期待できるが、（１１−２０）面である場合は、分極によるキャリアの発生は期待できないためである。
【００３５】
本実施形態においては、ＡｌＧａＮ層の分極によってはキャリアが発生しないため、ＦＥＴ６１の素子抵抗は、前述の第１及び第２の実施形態と比較してやや高くなるものの、ゲート電極の直下域におけるキャリアの制御が容易になるため、ノーマリーオフ型のデバイスを作製することが可能となる。本実施形態における上記以外の作用効果は、前述の第１の実施形態と同様である。
【００３６】
（第４の実施形態）
次に、本発明の第４の実施形態について説明する。  
図１０は、本実施形態に係る電界効果トランジスタを例示する断面図である。  
図１０に示すように、本実施形態に係るＦＥＴ７１の形態は、前述の第１の実施形態に係るＦＥＴ１１（図１参照）の形態とほぼ同様である。
【００３７】
本実施形態が前述の第１の実施形態と異なる点は、バリア層の材料組成である。すなわち、本実施形態においては、バリア層として、ＩｎＡｌＮ層７５を用いている。本実施形態によれば、バリア層としてＩｎＡｌＮ層を用いることにより、より大きな分極効果を得ることができ、より低抵抗のデバイスを作製することができる。本実施形態における上記以外の構成、製造方法及び作用効果は、前述の第１の実施形態と同様である。
【００３８】
なお、前述の第１乃至第３の実施形態においては、バリア層としてＡｌＧａＮ層を設ける例を示し、第４の実施形態においては、バリア層としてＩｎＡｌＮ層を設ける例を示したが、本発明はこれに限定されない。すなわち、本発明においては、バリア層には、チャネル層を形成するＧａＮ層よりもバンドギャップが大きく、ＧａＮ層との間でヘテロ接合を形成するような半導体層を設ければよい。例えば、前述の第１乃至第３の実施形態及びそれらの変形例において、バリア層として、ＩｎＡｌＮ層又はＩｎＡｌＧａＮ層を設けてもよい。
【００３９】
以上、実施形態及びその変形例を参照して本発明の特徴を説明したが、本発明はこれらの実施形態及び変形例には限定されない。例えば、上述のいずれかの実施形態又は変形例に対して、当業者が適宜設計変更を加えたもの、工程の変更を加えたもの、構成要素若しくは工程の追加又は削除を行ったものも、本発明の特徴を備えている限り、本発明の範囲に含まれる。
【００４０】
例えば、ＳｉＣ層をエッチングする際のエッチング条件も前述の条件には限定されない。例えば、エッチングガスとして、ＳＦ６ガスにアルゴン（Ａｒ）ガス又は窒素（Ｎ２）ガスを混合させた混合ガスを使用してもよい。また、エッチングガスの圧力を３３Ｐａ（＝２５０ｍＴｏｒｒ）までの範囲で増加させてもよい。更に、ＲＦパワーを１２０乃至３００Ｗの範囲で変化させてもよい。更にまた、エッチングガスとして、ＮＦ３ガスを使用してもよい。このように、ガス種、圧力、流量、投入電力などを最適に調整することにより、エッチングレートの選択比を大きくとることができ、制御性を改善することができる。但し、窒化ガリウム系の層及び炭化珪素層はいずれもウェットエッチングが困難であるため、ガスによるドライエッチングを用いることが好ましい。
【００４１】
また、ＳｉＣ層の形成位置は、前述の第１及び第２の実施形態並びにそれらの変形例には限定されず、例えば、ＡｌＧａＮ層５上の全面に形成してもよい。この場合は、ソース電極及びドレイン電極の接続抵抗と、ゲート電極からのリーク電流とを考慮して、ＳｉＣ層の抵抗率を決定する必要がある。
【図面の簡単な説明】
【００４２】
【図１】本発明の第１の実施形態に係る電界効果トランジスタを例示する断面図である。
【図２】第１の実施形態に係る電界効果トランジスタの製造方法を例示する工程断面図である。
【図３】第１の実施形態の第１の変形例に係る電界効果トランジスタを例示する断面図である。
【図４】第１の実施形態の第２の変形例に係る電界効果トランジスタを例示する断面図である。
【図５】第１の実施形態の第３の変形例に係る電界効果トランジスタを例示する断面図である。
【図６】本発明の第２の実施形態に係る電界効果トランジスタを例示する断面図である。
【図７】第２の実施形態の第１の変形例に係る電界効果トランジスタを例示する断面図である。
【図８】第２の実施形態の第２の変形例に係る電界効果トランジスタを例示する断面図である。
【図９】本発明の第３の実施形態に係る電界効果トランジスタを例示する断面図である。
【図１０】本発明の第４の実施形態に係る電界効果トランジスタを例示する断面図である。
【符号の説明】
【００４３】
２、６２  基板、３、６３  バッファ層、４、６４  アンドープＧａＮ層、５、６５  ＡｌＧａＮ層、６  ソース電極、７  ドレイン電極、８、５８  ゲート電極、９、２９  ＳｉＣ層、１０  保護膜、１１、１１ａ、１１ｂ、２１、３１、４１、５１、６１、７１  電界効果トランジスタ（ＦＥＴ）、２９ａ  凹部、２９ｂ  部分、５８ａ  下部、５８ｂ  上部、７５  ＩｎＡｌＮ層
【図１】
2008118044.tif 000003
【図２】
2008118044.tif 000004
【図３】
2008118044.tif 000005
【図４】
2008118044.tif 000006
【図５】
2008118044.tif 000007
【図６】
2008118044.tif 000008
【図７】
2008118044.tif 000009
【図８】
2008118044.tif 000010
【図９】
2008118044.tif 000011
【図１０】
2008118044.tif 000012