(57)【要約】【課題】  従来よりも小型化した電子装置を提供する。【解決手段】  Ｐ型半導体の特性を有するナノチューブ１３及びナノチューブ１３を挟んで対向する導体１４、１６及び導体１５、１７から成る第１半導体装置１０と、Ｎ型半導体の特性を有するナノチューブ２３ｂの両端にＰ型半導体の特性を有するナノチューブ２３ａ、ｃが隣接する構造のナノチューブ２３及びナノチューブ２３を挟んで対向する導体２４、２６及び導体２５、２７から成る第２半導体装置２０とを備える。第１半導体装置１０のソース電極１１に電圧Ｖ１が印加され、第２半導体装置２０のソース電極２１に電圧Ｇ１が印加される。導体１４と導体１６又は導体１５と導体１７に異なる電圧を印加すると、第１半導体装置１０から電圧Ｖ１が出力される。導体２４と導体２６及び導体２５と導体２７に異なる電圧を印加すると、第２半導体装置２０から電圧Ｇ１が出力される。【選択図】      図１６
2008135415.tif 000002
【特許請求の範囲】
【請求項１】
それぞれ、第１の半導体の特性を有する１以上の第１ナノチューブと第２の半導体の特性を有する２以上の第２ナノチューブとが１つずつ隣り合った構造を有して、両端に電極が設けられたナノチューブを含み、更にこのナノチューブには、これを挟んで対向する２種類の導体からなる導体対が複数組設けられている第１及び第２半導体装置と、
前記第１半導体装置の前記電極の一方に第１電圧を印加するとともに、前記第２半導体装置の前記電極の一方に第２電圧を印加するための端子と、を備えており、
前記第１半導体装置及び前記第２半導体装置のいずれか一方の、少なくとも１組の導体対を構成する一方の導体と他方の導体とに異なる電圧を印加することで、前記第１半導体装置及び前記第２半導体装置の前記一方の前記電極間が導通して、前記第１電圧又は前記第２電圧のいずれかが出力されるように構成されている、
電子装置。
【請求項２】
前記第１半導体装置のすべての導体対の一方に第３電圧を印加するとともに、前記第２半導体装置のすべての導体対の一方に前記第３電圧とは異なる電圧値の第４電圧を印加するための端子と、
前記第１半導体装置のいずれか１組の導体対の他方及び前記第２半導体装置のいずれか１組の導体対の他方に第５電圧を印加するための端子と、を更に備えており、
前記第５電圧の電圧値が前記第３電圧の電圧値と等しい場合には、前記第２半導体装置の前記電極間が導通して前記第２電圧が出力され、
前記第５電圧の電圧値が前記第４電圧の電圧値と等しい場合には、前記第１半導体装置の前記電極間が導通して前記第１電圧が出力されるように構成されている、
請求項１記載の電子装置。
【請求項３】
前記第１半導体装置の前記ナノチューブ及び前記第２半導体装置の前記ナノチューブの少なくとも一方は、前記電極が前記第２ナノチューブにより形成されて、当該電極と一体に構成されている、
請求項１記載の電子装置。
【請求項４】
第１の半導体の特性を有する第１ナノチューブの両端に第２の半導体の特性を有する電極が隣接する構造を有するナノチューブを含み、更にこのナノチューブを挟んで対向する２種類の導体からなる導体対が２組設けられている第１半導体装置と、
第２の半導体の特性を有する第２ナノチューブの両端に第１の半導体の特性を有する第１ナノチューブが隣接し、両端に第２の半導体の特性を有する電極が隣接する構造を有するナノチューブを含み、更にこのナノチューブを挟んで対向する２種類の導体からなる導体対が２組設けられている第２半導体装置と、
前記第１半導体装置の前記電極の一方に第１電圧を印加するとともに、前記第２半導体装置の前記電極の一方に第２電圧を印加するための端子と、を備えており、
前記第１半導体装置の少なくとも１組の導体対を構成する一方の導体と他方の導体とに異なる電圧を印加することで、前記第１半導体装置の前記電極間が導通して、前記第１電圧が出力され、
前記第２半導体装置のすべての導体対の各々で、導体対を構成する一方の導体と他方の導体とに異なる電圧を印加することで、前記第２半導体装置の前記電極間が導通して、前記第２電圧が出力されるように構成されている、
電子装置。
【請求項５】
前記第１半導体装置のすべての導体対の一方に第３電圧を印加するとともに、前記第２半導体装置のすべての導体対の一方に前記第３電圧とは異なる電圧値の第４電圧を印加するための端子と、
前記第１半導体装置の一方の組の導体対の他方及び前記第２半導体装置の一方の組の導体対の他方に第５電圧を印加するとともに、前記第１半導体装置の他方の組の導体対の他方及び前記第２半導体装置の他方の組の導体対の他方に第６電圧を印加するための端子と、を更に備えており、
前記第５電圧の電圧値及び前記第６電圧の電圧値が前記第３電圧の電圧値と等しい場合には、前記第２半導体装置の前記電極間が導通して前記第２電圧が出力され、
前記第５電圧の電圧値が前記第３電圧の電圧値と等しく、前記第６電圧の電圧値が前記第４電圧の電圧値と等しい場合には、前記第１半導体装置の前記電極間が導通して前記第１電圧が出力され、
前記第５電圧の電圧値が前記第４電圧の電圧値と等しく、前記第６電圧の電圧値が前記第３電圧の電圧値と等しい場合には、前記第１半導体装置の前記電極間が導通して前記第１電圧が出力され、
前記第５電圧の電圧値及び前記第６電圧の電圧値が前記第４電圧の電圧値と等しい場合には、前記第１半導体装置の前記電極間が導通して前記第１電圧が出力されるように構成されている、
請求項４記載の電子装置。
【請求項６】
それぞれ、第１の半導体の特性を有する１以上の第１ナノチューブと第２の半導体の特性を有する２以上の第２ナノチューブとが１つずつ隣り合った構造を有し、両端に電極が設けられたナノチューブを含み、更にこのナノチューブには、これを挟んで対向する２種類の導体からなる導体対が複数組設けられている第１及び第２半導体装置を形成する段階と、
前記第１半導体装置の前記電極の一方に第１電圧を印加するための第１端子及び前記第２半導体装置の前記電極の一方に第２電圧を印加するための第２端子を形成する段階と、を含み、
前記第１半導体装置及び前記第２半導体装置のいずれか一方の、少なくとも１組の導体対を構成する一方の導体と他方の導体とに異なる電圧を印加することで、前記第１半導体装置及び前記第２半導体装置の前記一方の前記電極間が導通して、前記第１電圧又は前記第２電圧のいずれかが出力されるように構成されている電子装置を製造する、
製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子装置及びその製造方法に関し、特に、カーボンナノチューブによる半導体装置を用いた電子装置及びその製造方法に関する。
【背景技術】
【０００２】
相補型の論理回路を用いた電子装置が多くの分野において使用されている。相補型の論理回路は、Ｐ型半導体素子とＮ型半導体素子とを組み合わせて実現されている。より具体的には、相補型の論理回路は、Ｐ型半導体素子及びＮ型半導体素子の特性を利用して、相補接続されたＰ型半導体素子とＮ型半導体素子とに同じ入力信号を入力することで、一方の半導体素子をオン状態、他方の半導体素子をオフ状態にすることで所望の機能を実現するようになっている。相補型の論理回路では、必ず一方のトランジスタが非道通状態になるので、静的な消費電力が少なくなり、低消費電力の電子装置が実現される。
【０００３】
近年、カーボンナノチューブを用いた新たなトランジスタ（以下、「ＣＮＴトランジスタ」という）が研究、開発されている。
カーボンナノチューブの電気的特性は、直径や螺旋度（chirality：カイラリティ）によって変化する。つまり、直径や、グラファイトシートを巻く際に、円筒の軸に対してグラファイトシートをまっすぐ巻くか傾けて巻くかにより、カーボンナノチューブの導電性が大きく変化する。このような直径及びカイラリティの組み合わせにより、カーボンナノチューブは、金属、Ｎ型半導体、或いはＰ型半導体と同じ電気的特性を有することができる。また、カーボンナノチューブは、熱伝導性に優れている。そのために、電子デバイスにカーボンナノチューブに用いた場合、熱特性の優れた動作を示すことを期待されている。
【０００４】
これらのＣＮＴトランジスタは、従来からあるシリコンのトランジスタと同様の構成である。
ＣＮＴトランジスタが従来のトランジスタと同様の構成を持つので、ＣＮＴトランジスタを用いた電子装置も従来の電子装置と基本的な構成に変わりがない。例えば、ＣＮＴトランジスタを用いてインバータ回路を構成する場合、Ｐ型トランジスタの特性を有するＣＮＴトランジスタと、Ｎ型トランジスタの特性を有するＣＮＴトランジスタとをそれぞれ１個ずつ用いて、従来と同様の相補型の回路として構成することで実現できる。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ＣＮＴトランジスタを用いた電子装置を従来の電子装置と同じ構成にすると、従来からの技術の蓄積を有効に利用できるという点では優れている。また、トランジスタのサイズがカーボンナノチューブを用いることにより小さくなるので、電子装置全体の小型化、動作速度の向上、省電力化が容易に実現される。しかし、所定の機能を実現するために必要な素子数は、従来のトランジスタを用いる場合とさほど変わらない。
集積回路等の電子装置では、それを構成する論理回路が、通常複数の素子により構成される。複数の素子の接続、印加する電圧により、所望の機能が実現できるようになっている。論理回路をできるだけ少ない素子で実現することができれば、回路全体の小型化を図ることができるようになる。
【０００６】
本発明は、所定の機能をできるだけ少ない素子で実現することで、従来よりも小型化した電子装置及びその製造方法を提供することを課題とする。
【課題を解決するための手段】
【０００７】
上記の課題を解決する本発明の電子装置は、それぞれ、第１の半導体の特性を有する１以上の第１ナノチューブと第２の半導体の特性を有する２以上の第２ナノチューブとが１つずつ隣り合った構造を有して、両端に電極が設けられたナノチューブを含み、更にこのナノチューブには、これを挟んで対向する２種類の導体からなる導体対が複数組設けられている第１及び第２半導体装置と、前記第１半導体装置の前記電極の一方に第１電圧を印加するとともに、前記第２半導体装置の前記電極の一方に第２電圧を印加するための端子と、を備えて構成されている。この電子装置は、前記第１半導体装置及び前記第２半導体装置のいずれか一方の、少なくとも１組の導体対を構成する一方の導体と他方の導体とに異なる電圧を印加することで、前記第１半導体装置及び前記第２半導体装置の前記一方の前記電極間が導通して、前記第１電圧又は前記第２電圧のいずれかが出力されるように構成されている。
【０００８】
第１及び第２半導体装置は、それぞれ、１個のナノチューブ及び複数の導体対により形成された半導体素子により構成されている。第１ナノチューブが有する第１の半導体の特性及び第２ナノチューブが有する第２の半導体の特性は、例えば、それぞれＮ型半導体の特性及びＰ型半導体の特性のいずれかである。第１の半導体の特性と第２の半導体の特性とは異なるものである。
【０００９】
導体対には、一方の導体と他方の導体とに、異なる電圧或いは同じ電圧を印加することができる。これにより、第１ナノチューブにチャネルが形成されるか否かが決まり、この半導体装置は所定の機能を実現することができる。例えば、第１ナノチューブが複数ある場合には、チャネルが形成されるものとされないものとが出現し、この組み合わせにより、所定の機能を実現することができる。また、第１ナノチューブが１個の場合でも、例えば複数の導体対にどのような電圧を印加するかにより、所定の機能を実現することができる。
【００１０】
このように、第１及び第２半導体装置はそれぞれ所定の機能を実現できるようになっている。そのために、２個の半導体装置を用いた本発明の電子装置では、従来のＣＭＯＳ回路のように２個の半導体装置を用いた電子装置よりも、多くの機能を実現することができるようになっている。
【００１１】
このような電子装置は、例えば、前記第１半導体装置のすべての導体対の一方に第３電圧を印加するとともに、前記第２半導体装置のすべての導体対の一方に前記第３電圧とは異なる電圧値の第４電圧を印加するための端子と、前記第１半導体装置のいずれか１組の導体対の他方及び前記第２半導体装置のいずれか１組の導体対の他方に第５電圧を印加するための端子と、を更に備えて構成してもよい。
このような構成の電子装置では、例えば、前記第５電圧の電圧値が前記第３電圧の電圧値と等しい場合に、前記第２半導体装置の前記電極間が導通して前記第２電圧が出力され、前記第５電圧の電圧値が前記第４電圧の電圧値と等しい場合に、前記第１半導体装置の前記電極間が導通して前記第１電圧が出力されるように構成される。
【００１２】
また、この電子装置は、前記第１半導体装置の前記ナノチューブ及び前記第２半導体装置の前記ナノチューブの少なくとも一方は、前記電極が前記第２ナノチューブにより形成されて、当該電極と一体に構成されていてもよい。このような構成では、ナノチューブと電極とを一体に形成することができる。
【００１３】
本発明の他の電子装置は、第１の半導体の特性を有する第１ナノチューブの両端に第２の半導体の特性を有する電極が隣接する構造を有するナノチューブを含み、更にこのナノチューブを挟んで対向する２種類の導体からなる導体対が２組設けられている第１半導体装置と、第２の半導体の特性を有する第２ナノチューブの両端に第１の半導体の特性を有する第１ナノチューブが隣接し、両端に第２の半導体の特性を有する電極が隣接する構造を有するナノチューブを含み、更にこのナノチューブを挟んで対向する２種類の導体からなる導体対が２組設けられている第２半導体装置と、前記第１半導体装置の前記電極の一方に第１電圧を印加するとともに、前記第２半導体装置の前記電極の一方に第２電圧を印加するための端子と、を備えて構成されている。この電子装置は、前記第１半導体装置の少なくとも１組の導体対を構成する一方の導体と他方の導体とに異なる電圧を印加することで、前記第１半導体装置の前記電極間が導通して、前記第１電圧が出力され、前記第２半導体装置のすべての導体対の各々で、導体対を構成する一方の導体と他方の導体とに異なる電圧を印加することで、前記第２半導体装置の前記電極間が導通して、前記第２電圧が出力されるように構成されている。
【００１４】
この電子装置は、前記第１半導体装置のすべての導体対の一方に第３電圧を印加するとともに、前記第２半導体装置のすべての導体対の一方に前記第３電圧とは異なる電圧値の第４電圧を印加するための端子と、前記第１半導体装置の一方の組の導体対の他方及び前記第２半導体装置の一方の組の導体対の他方に第５電圧を印加するとともに、前記第１半導体装置の他方の組の導体対の他方及び前記第２半導体装置の他方の組の導体対の他方に第６電圧を印加するための端子と、を更に備えるようにしてもよい。
このような構成の電子装置は、前記第５電圧の電圧値及び前記第６電圧の電圧値が前記第３電圧の電圧値と等しい場合には、前記第２半導体装置の前記電極間が導通して前記第２電圧が出力され、前記第５電圧の電圧値が前記第３電圧の電圧値と等しく、前記第６電圧の電圧値が前記第４電圧の電圧値と等しい場合には、前記第１半導体装置の前記電極間が導通して前記第１電圧が出力され、前記第５電圧の電圧値が前記第４電圧の電圧値と等しく、前記第６電圧の電圧値が前記第３電圧の電圧値と等しい場合には、前記第１半導体装置の前記電極間が導通して前記第１電圧が出力され、前記第５電圧の電圧値及び前記第６電圧の電圧値が前記第４電圧の電圧値と等しい場合には、前記第１半導体装置の前記電極間が導通して前記第１電圧が出力されるようになる。
【００１５】
本発明の電子装置の製造方法は、それぞれ、第１の半導体の特性を有する１以上の第１ナノチューブと第２の半導体の特性を有する２以上の第２ナノチューブとが１つずつ隣り合った構造を有し、両端に電極が設けられたナノチューブを含み、更にこのナノチューブには、これを挟んで対向する２種類の導体からなる導体対が複数組設けられている第１及び第２半導体装置を形成する段階と、前記第１半導体装置の前記電極の一方に第１電圧を印加するための第１端子及び前記第２半導体装置の前記電極の一方に第２電圧を印加するための第２端子を形成する段階と、を含み、前記第１半導体装置及び前記第２半導体装置のいずれか一方の、少なくとも１組の導体対を構成する一方の導体と他方の導体とに異なる電圧を印加することで、前記第１半導体装置及び前記第２半導体装置の前記一方の前記電極間が導通して、前記第１電圧又は前記第２電圧のいずれかが出力されるように構成されている電子装置を製造する方法である。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施形態を図面を参照して説明する。
【００１７】
＜動作原理＞
図１〜図５は、本発明の、カーボンナノチューブを用いた半導体装置の動作原理を説明するための図である。このカーボンナノチューブ１は、Ｐ型半導体の特性を有するものである。
【００１８】
図１では、カーボンナノチューブ１の軸に対して平行に、カーボンナノチューブ１を挟む位置に２つの電極が対向して配置される。本明細書では、一方の電極をバイアス電極２、他方の電極を制御電極３という。バイアス電極２及び制御電極３は、カーボンナノチューブ１の長さ以上の大きさで構成される。バイアス電極２には電源４から負電圧が印加されており、制御電極３には電源４から正電圧が印加されている。なお本明細書では、バイアス電極２に印加される電圧をバイアス電圧、制御電極３に印加される電圧を制御電圧という。
【００１９】
図２では、バイアス電極２及び制御電極３が板状に形成されており、対向する面が、カーボンナノチューブ１を挟んで平行になっている。図３では、バイアス電極２及び制御電極３のカーボンナノチューブ１側の面が、カーボンナノチューブの側面に沿った形状に形成される。このように、バイアス電極２及び制御電極３は、カーボンナノチューブ１の側面を挟んで対向するように配置されていればよい。バイアス電極２及び制御電極３とカーボンナノチューブ１との間は絶縁されている。例えば、単にバイアス電極２及び制御電極３とカーボンナノチューブ１との間に間隙を設けて構成してもよく、またバイアス電極２及び制御電極３とカーボンナノチューブ１との間にＳｉＯ２等の絶縁体を挟むように構成してもよい。
【００２０】
図４は、バイアス電極２及び制御電極３に電源４から電圧が印加された場合に発生する電界Ｅと、電界Ｅにより形成される反転層５とを表している。バイアス電極２に電源４から負電圧が印加され、制御電極３に電源４から正電圧が印加されると、制御電圧３からバイアス電極２に向かって電界Ｅが発生する。電界Ｅが発生すると、カーボンナノチューブ１内の電子がカーボンナノチューブ１の制御電極３側に移動する。これによりＰ型半導体の特性を有するカーボンナノチューブ１内に、Ｎ型半導体の特性を有する部分が形成される。カーボンナノチューブ１内で、電子が移動してＮ型半導体の特性を有することになった部分を反転層５という。バイアス電極２及び制御電極３は、カーボンナノチューブ１の長さと同じかそれ以上の長さで構成されるために、電界Ｅは、カーボンナノチューブ１の全体に対して平行に発生する。
【００２１】
図５は、図４とは電源４の正負を逆に接続した場合の、電界Ｅと反転層５とを表している。電源４の正負を逆に接続した場合、つまりバイアス電極２に正電圧、制御電圧３に負電圧が印加されると、電界Ｅはバイアス電極２から制御電極３の向きに発生する。これにより反転層５がカーボンナノチューブ１のバイアス電極２側に形成される。
バイアス電極２及び制御電極３に同じ電圧を印加した場合、バイアス電極２と制御電極３との間に電界Ｅは発生しない。そのために、カーボンナノチューブ１内の電子が移動せず、反転層５が形成されることはない。
【００２２】
このように、バイアス電極２及び制御電極３に印加する電圧により、カーボンナノチューブ１に反転層５が形成されるか否か、また反転層５が形成される場合にそれがカーボンナノチューブ１のバイアス電極２側か或いは制御電極３側かが決まる。このようなカーボンナノチューブ１の性質を利用して本発明の半導体装置を実現することができる。
【００２３】
以上の説明では、カーボンナノチューブ１がＰ型半導体の特性を持つものとして説明したが、Ｎ型半導体の特性を持つものであっても、同様に、バイアス電極２及び制御電極３に異なる電圧を印加することによって反転層５を形成することができる。この場合の反転層５は、正孔によって負電圧が印加される電極側に形成される。反転層５は、Ｎ型半導体の特性を持つカーボンナノチューブ１内のＰ型半導体の特性を有する部分になる。
【００２４】
＜半導体装置の構成＞
図６〜図８は、以上のようなカーボンナノチューブの特性を利用した半導体装置の構成を表す図である。図６は、ＯＲ論理動作を実現した半導体装置１０の構造を表す図である。図７は、ＡＮＤ論理動作を実現した半導体装置２０を表す図である。図８は、インバータ動作を実現した半導体装置３０を表す図である。本実施形態に用いられるカーボンナノチューブは、長さが１μｍ〜１ｍｍ（１０−６〜１０−３ｍ）であり、直径が０．５ｎｍ〜１００ｎｍ（１０−９〜１０−７ｍ）である。しかし、カーボンナノチューブの大きさはこれに限定されるものではなく、上記の動作原理で説明したような動作を行うもの出れば、本発明の半導体装置に用いることが可能である。また材質も必ずしもカーボンである必要はなく、カーボン以外の材質を用いたナノチューブであっても、本発明の半導体装置を構成することが可能である。
【００２５】
図６の半導体装置１０は、ソース電極１１及びドレイン電極１２が形成されたカーボンナノチューブ１３と、第１、第２バイアス電極１４、１５と、第１、第２制御電極１６、１７とを備えている。カーボンナノチューブ１３と、第１、第２バイアス電極１４、１５及び第１、第２制御電極１６、１７との間には、ＳｉＯ２等の絶縁体が設けられており、これらの間が絶縁されている。なお、カーボンナノチューブ１３と、第１、第２バイアス電極１４、１５及び第１、第２制御電極１６、１７との間が狭い場合には、絶縁耐電圧の関係から、絶縁体に代えて、不活性ガスの充填、或いは真空にしてもよい。この実施形態では、カーボンナノチューブ１３がＰ型半導体の特性を有するものである。
【００２６】
ソース電極１１及びドレイン電極１２は、Ｎ型半導体の特性を有しておりカーボンナノチューブ１３の両端に形成される。ソース電極１１及びドレイン電極１２は、Ｎ型半導体の特性を有するカーボンナノチューブにより形成してもよく、またシリコンなどの他の素材を用いて形成してもよい。ソース電極１１及びドレイン電極１２をＮ型半導体の特性を有するカーボンナノチューブで形成する場合には、カーボンナノチューブ１３と一体に形成できる。ソース電極１１にはソース端子１１ａが設けられており、ドレイン電極１２にはドレイン端子１２ａが設けられている。
【００２７】
第１、第２バイアス電極１４、１５及び第１、第２制御電極１６、１７は、カーボンナノチューブ１３の軸に平行に設けられている。第１バイアス電極１４と第１制御電極１６とは、カーボンナノチューブ１３を挟んで対向するように設けられている。第２バイアス電極１５と第２制御電極１７とは、カーボンナノチューブ１３を挟んで対向するように設けられている。第１バイアス電極１４には第１バイアス端子１４ａが接続されており、第２バイアス電極１５には第２バイアス端子１５ａが接続されている。第１制御電極１６には第１制御端子１６ａが接続されており、第２制御電極１７には第２制御端子１７ａが接続されている。第１、第２バイアス電極１４、１５及び第１、第２制御電極１６、１７は、カーボンナノチューブ１３に反転層を形成するためのものであるので、カーボンナノチューブ１３よりも大きく形成されていればよい。
【００２８】
このような構成の半導体装置は、第１、第２バイアス端子１４ａ、１５ａにロー論理を示す電圧を印加して、第１制御端子１６ａ及び第２制御端子１７ａから、ロー論理又はハイ論理を示す電圧を印加することで、以下のような動作を行う。
【００２９】
第１制御端子１６ａ及び第２制御端子１７ａからロー論理を示す電圧が印加される場合、第１、第２バイアス電極１４、１５にロー論理を示す電圧が印加されているので、カーボンナノチューブ１内に反転層５が形成されない。そのために、ソース電極１１とドレイン電極１２とが導通状態にならない。ソース電極１１とドレイン電極１２とが導通状態にならないために、この半導体装置はオフ状態になる。
【００３０】
第１制御端子１６ａからロー論理を示す電圧が印加され、第２制御端子１７ａからハイ論理を示す電圧が印加される場合、第１、第２バイアス電極１４、１５にロー論理を示す電圧が印加されているので、第２制御電極１７から第２バイアス電極１５に向かって電界Ｅが発生する。電界Ｅの発生に伴い、カーボンナノチューブ１の第２制御電極１７側に反転層５が形成される。反転層５がソース電極１１とドレイン電極１２との間のチャネルとなって、ソース電極１１とドレイン電極１２とが導通状態になる。ソース電極１１とドレイン電極１２とが導通状態になるために、この半導体装置はオン状態になる。
【００３１】
第１制御端子１６ａからハイ論理を示す電圧が印加され、第２制御端子１７ａからロー論理を示す電圧が印加される場合、第１、第２バイアス電極１４、１５にロー論理を示す電圧が印加されているので、第１制御電極１６から第１バイアス電極１４に向かって電界Ｅが発生する。電界Ｅの発生に伴い、カーボンナノチューブ１の第１制御電極１６側に反転層５が形成される。反転層５がソース電極１１とドレイン電極１２との間のチャネルとなって、ソース電極１１とドレイン電極１２とが導通状態になる。ソース電極１１とドレイン電極１２とが導通状態になるために、この半導体装置はオン状態になる。
【００３２】
第１制御端子１６ａ及び第２制御端子１７ａからハイ論理を示す電圧が印加される場合、第１、第２バイアス電極１４、１５にロー論理を示す電圧が印加されているので、第１制御電極１６から第１バイアス電極１４に向かって電界Ｅが発生するとともに、第２制御電極１７から第２バイアス電極１５に向かって電界Ｅが発生する。電界Ｅの発生に伴い、カーボンナノチューブ１の第１制御電極１６側及び第２制御電極１７側に反転層５が形成される。反転層５がソース電極１１とドレイン電極１２との間のチャネルとなって、ソース電極１１とドレイン電極１２とが導通状態になる。ソース電極１１とドレイン電極１２とが導通状態になるために、この半導体装置はオン状態になる。
【００３３】
このように、第１制御端子１６ａ及び第２制御端子１７ａからともにロー論理を示す電圧が印加される場合を除いて、半導体装置はオン状態になる。つまり、この半導体装置はＯＲ論理動作を行っている。
【００３４】
図７の半導体装置２０は、ソース電極２１及びドレイン電極２２が形成されたカーボンナノチューブ２３と、第１、第２バイアス電極２４、２５と、第１、第２制御電極２６、２７とを備えている。カーボンナノチューブ２３と、第１、第２バイアス電極２４、２５及び第１、第２制御電極２６、２７との間は、ＳｉＯ２等の絶縁体が設けられており、これらの間が絶縁されている。なお、カーボンナノチューブ２３と、第１、第２バイアス電極２４、２５及び第１、第２制御電極２６、２７との間が狭い場合には、絶縁耐電圧の関係から、絶縁体に代えて、不活性ガスの充填、或いは真空にしてもよい。
【００３５】
ソース電極２１及びドレイン電極２２は、図６の半導体装置１０と同様にＮ型半導体の特性を有しており、カーボンナノチューブ２３の両端に形成される。ソース電極２１及びドレイン電極２２は、Ｎ型半導体の特性を有するカーボンナノチューブにより形成してもよく、またシリコンなどの他の素材を用いて形成してもよい。ソース電極２１及びドレイン電極２２をＮ型半導体の特性を有するカーボンナノチューブで形成する場合には、カーボンナノチューブ２３と一体に形成できる。ソース電極２１にはソース端子２１ａが接続されており、ドレイン電極２２にはドレイン端子２２ａが接続されている。
【００３６】
カーボンナノチューブ２３は、ソース電極２１側から順に、Ｐ型半導体の特性を有するナノチューブ（以下、「第１Ｐ型ナノチューブ２３ａ」という）、Ｎ型半導体の特性を有するナノチューブ（以下、「Ｎ型ナノチューブ２３ｂ」という）、Ｐ型半導体の特性を有するナノチューブ（以下、「第２Ｐ型ナノチューブ２３ｃ」という）が形成されている。
【００３７】
第１、第２バイアス電極２４、２５及び第１、第２制御電極２６、２７は、カーボンナノチューブ２３の軸に平行に設けられている。第１バイアス電極２４と第１制御電極２６とは、カーボンナノチューブ２３を挟んで対向するように設けられている。第１制御電極２６は、ソース電極２１からＮ型ナノチューブ２３ｂまでの大きさを有している。第２バイアス電極２５と第２制御電極２７とは、カーボンナノチューブ２３を挟んで対向するように設けられている。第２制御電極２７は、ドレイン電極２２からＮ型ナノチューブ２３ｂまでの大きさを有している。第１制御電極２６には第１制御端子２６ａが接続されており、第２制御電極２７には第２制御端子２７ａが接続されている。第１バイアス電極２４及び第１制御電極２６は、第１Ｐ型ナノチューブ２３ａに反転層を形成でき、第２Ｐ型ナノチューブ２３ｃに反転層によるチャネルが形成されないような大きさであればよい。第２バイアス電極２５及び第２制御電極２７は、第２Ｐ型ナノチューブ２３ｃに反転層を形成でき、第１Ｐ型ナノチューブ２３ａに反転層によるチャネルが形成されないような大きさであればよい。
【００３８】
このような構成の半導体装置は、第１、第２バイアス電極２４、２５にロー論理を示す電圧を印加して、第１制御端子２６ａ及び第２制御端子２７ａから、ロー論理又はハイ論理を示す電圧を印加することで、以下のような動作を行う。
【００３９】
第１制御端子２６ａ及び第２制御端子２７ａからロー論理を示す電圧が印加される場合、第１、第２バイアス電極２４、２５にロー論理を示す電圧が印加されているので、カーボンナノチューブ２３内に反転層５が形成されない。そのために、ソース電極２１とドレイン電極２２とが導通状態にならない。ソース電極２１とドレイン電極２２とが導通状態にならないために、この半導体装置２０はオフ状態になる。
【００４０】
第１制御端子２６ａからロー論理を示す電圧が印加され、第２制御端子２７ａからハイ論理を示す電圧が印加される場合、第１、第２バイアス電極２４、２５にロー論理を示す電圧が印加されているので、第２制御電極２７から第２バイアス電極２５に向かって電界Ｅが発生する。電界Ｅの発生に伴い、カーボンナノチューブ２３の第２Ｐ型ナノチューブ２３ｃの第２制御電極２７側に反転層５が形成される。反転層５がＮ型ナノチューブ２３ｂとドレイン電極２２との間のチャネルとなって、Ｎ型ナノチューブ２３ｂとドレイン電極２２とが導通状態になる。しかし反転層５が第２Ｐ型ナノチューブ２３ｃのみに形成され、第１Ｐ型ナノチューブ２３ａに形成されないので、ソース電極２１とドレイン電極２２とは導通状態にならない。ソース電極２１とドレイン電極２２とが導通状態にならないために、この半導体装置２０はオフ状態になる。
【００４１】
第１制御端子２６ａからハイ論理を示す電圧が印加され、第２制御端子２７ａからロー論理を示す電圧が印加される場合、第１、第２バイアス電極２４、２５にロー論理を示す電圧が印加されているので、第１制御電極２６から第１バイアス電極２４に向かって電界Ｅが発生する。電界Ｅの発生に伴い、カーボンナノチューブ２３の第１Ｐ型ナノチューブ２３ａの第１制御電極２６側に反転層５が形成される。反転層５がソース電極２１とＮ型ナノチューブ２３ｂとの間のチャネルとなって、ソース電極２１とＮ型ナノチューブ２３ｂとが導通状態になる。しかし反転層５が第１Ｐ型ナノチューブ２３ａのみに形成され、第２Ｐ型ナノチューブ２３ｃに形成されないので、ソース電極２１とドレイン電極２２とは導通状態にならない。ソース電極２１とドレイン電極２２とが導通状態にならないために、この半導体装置２０はオフ状態になる。
【００４２】
第１制御端子２６ａ及び第２制御端子２７ａからハイ論理を示す電圧が印加される場合、第１、第２バイアス電極２４、２５にロー論理を示す電圧が印加されているので、第１制御電極２６から第１バイアス電極２４に向かって電界Ｅが発生するとともに、第２制御電極２７から第２バイアス電極２５に向かって電界Ｅが発生する。電界Ｅの発生に伴い、カーボンナノチューブ２３の第１Ｐ型ナノチューブ２３ａの第１制御電極２６側及び第２Ｐ型ナノチューブ２３ｃの第２制御電極２７側に反転層５が形成される。第１Ｐ型ナノチューブ２３ａに形成される反転層５がソース電極２１とＮ型ナノチューブ２３ｂとの間のチャネルとなって、ソース電極２１とＮ型ナノチューブ２３ｂとが導通状態になる。第２Ｐ型ナノチューブ２３ｃに形成される反転層５がＮ型ナノチューブ２３ｂとドレイン電極２２との間のチャネルとなって、Ｎ型ナノチューブ２３ｂとドレイン電極２２とが導通状態になる。そのために、ソース電極２１とドレイン電極２２とが導通状態になる。ソース電極２１とドレイン電極２２とが導通状態になるために、この半導体装置２０はオン状態になる。
【００４３】
このように、第１制御端子２６ａ及び第２制御端子２７ａからハイ論理を示す電圧が印加される場合のみ、半導体装置２０はオン状態になる。つまり、この半導体装置２０はＡＮＤ論理動作を行っている。この半導体装置２０は、カーボンナノチューブ２３のＮ型ナノチューブ２３ｂが、金属の特性を有するものであっても同様の動作を行う。
【００４４】
図８の半導体装置３０は、ソース電極３１及びドレイン電極３２が形成されたカーボンナノチューブ３３と、第１、第２バイアス電極３４、３５と、制御電極３６とを備えている。カーボンナノチューブ３３と、第１、第２バイアス電極１４、１５及び制御電極３６との間は、ＳｉＯ２等の絶縁体が設けられており、これらの間が絶縁されている。なお、カーボンナノチューブ３３と、第１、第２バイアス電極３４、３５及び制御電極３６との間が狭い場合には、絶縁耐電圧の関係から、絶縁体に代えて、不活性ガスの充填、或いは真空にしてもよい。
【００４５】
ソース電極３１及びドレイン電極３２は、図６の半導体装置１０と同様にＮ型半導体の特性を有しており、カーボンナノチューブ３３の両端に形成される。ソース電極３１及びドレイン電極３２は、Ｎ型半導体の特性を有するカーボンナノチューブにより形成してもよく、またシリコンなどの他の素材を用いて形成してもよい。ソース電極３１及びドレイン電極３２をＮ型半導体の特性を有するカーボンナノチューブで形成する場合には、カーボンナノチューブ３３と一体に形成できる。ソース電極３１にはソース端子３１ａが接続されており、ドレイン電極３２にはドレイン端子３２ａが接続されている。
【００４６】
カーボンナノチューブ３３は、ソース電極３１側から順に、Ｐ型半導体の特性を有するナノチューブ（以下、「第１Ｐ型ナノチューブ３３ａ」という）、Ｎ型半導体の特性を有するナノチューブ（以下、「Ｎ型ナノチューブ３３ｂ」という）、Ｐ型半導体の特性を有するナノチューブ（以下、「第２Ｐ型ナノチューブ３３ｃ」という）が形成されている。
【００４７】
第１、第２バイアス電極３４、３５及び制御電極３６は、カーボンナノチューブ３３の軸に平行に設けられている。第１バイアス電極３４と第２バイアス電極３５とは、カーボンナノチューブ３３から見て同じ側に直線上に並んで設けられている。第１、第２バイアス電極３４、３５と制御電極３６とは、カーボンナノチューブ３３を挟んで対向するように設けられている。第１バイアス電極３４は、ソース電極３１からＮ型ナノチューブ３３ｂまでの長さを有している。第２バイアス電極３５は、ドレイン電極３２からＮ型ナノチューブ３３ｂまでの大きさを有している。制御端子３６には制御端子３６ａが接続されており、Ｎ型ナノチューブ３３ｂには出力端子３８が接続されている。第１バイアス電極３４は、第１Ｐ型ナノチューブ３３ａに反転層を形成でき、第２Ｐ型ナノチューブ３３ｃに反転層によるチャネルが形成されないような大きさであればよい。第２バイアス電極３５は、第２Ｐ型ナノチューブ３３ｃに反転層を形成でき、第１Ｐ型ナノチューブ３３ａに反転層によるチャネルが形成されないような大きさであればよい。
【００４８】
このような構成の半導体装置３０は、第１バイアス電極３４にハイ論理を示す電圧を印加して、第２バイアス電極３５にロー論理を示す電圧を印加して、ソース電極３１にハイ論理を示す電圧を印加して、ドレイン電極３２にロー論理を示す電圧を印加して、制御端子３６ａからロー論理又はハイ論理を示す電圧を印加することで、以下のような動作を行う。
【００４９】
制御端子３６ａからロー論理を示す電圧が印加される場合、第１バイアス電極３４にハイ論理を示す電圧が印加されて、第２バイアス電極３５にロー論理を示す電圧が印加されているので、第１バイアス電極３４から制御電極３６に向かって電界Ｅが発生する。電界Ｅにより、第１Ｐ型半導体部３３ａの第１バイアス電極３４側に反転層５が形成される。反転層５がソース電極３１とＮ型ナノチューブ３３ｂとの間のチャネルとなって、ソース電極３１とＮ型ナノチューブ３３ｂとが導通状態になる。ソース電極３１にはハイ論理を示す電圧が印加されているので、出力端子３８からは、ハイ論理を示す電圧が出力される。
【００５０】
制御端子３６ａからハイ論理を示す電圧が印加される場合、第１バイアス電極３４にハイ論理を示す電圧が印加されて、第２バイアス電極３５にロー論理を示す電圧が印加されているので、制御電極３６から第２バイアス電極３５に向かって電界Ｅが発生する。電界Ｅにより、第２Ｐ型半導体部３３ｃの制御電極３６側に反転層５が形成される。反転層５がＮ型ナノチューブ３３ｂとドレイン電極３２との間のチャネルとなって、Ｎ型ナノチューブ３３ｂとドレイン電極３２とが導通状態になる。ドレイン電極３２にはロー論理を示す電圧が印加されているので、出力端子３８からは、ロー論理を示す電圧が出力される。
【００５１】
このように、制御端子３６ａからロー論理を示す電圧が印加される場合に出力端子３８からハイ論理を示す電圧が出力され、制御端子３６ａからハイ論理を示す電圧が印加される場合に出力端子３８からロー論理を示す電圧が出力される。つまり、この半導体装置３０はインバータ動作を行っている。この半導体装置３０は、カーボンナノチューブ３０のＮ型ナノチューブ３３ｂが、金属の特性を有するものであっても同様の動作を行う。
【００５２】
以上のように、制御電極、バイアス電極の数、配置、長さ、印加される電圧、カーボンナノチューブの電気的な特性を様々に組み合わせることで、１個の素子により様々な機能を実現することが可能である。バイアス電極と制御電極とは対（導体対）になっている。導体対の数、チャネルが形成されるナノチューブ（上記の実施形態では、Ｐ型ナノチューブ）の数により入力数が決まる。上記の例では、２入力のＯＲ論理、ＡＮＤ論理を行う半導体装置を示したが、導体対の数、Ｐ型ナノチューブの数が、３個、４個と増えると、３入力、４入力の半導体装置を実現することができる。またカーボンナノチューブ１３、２３、３３のもつＰ型半導体の特性、Ｎ型半導体の特性は、逆に構成されていてもよい。反転層の形成される部分が逆になるだけで、機能としては同じものが実現可能である。
【００５３】
＜半導体装置の製造方法＞
図９〜図１５は、本発明の半導体装置を製造するための方法を説明する図である。ここでは、図６の半導体装置１０を製造する手順について説明する。ここでは、ソース電極１１及びドレイン電極１２をＮ型半導体の特性を有するカーボンナノチューブにより形成する手順を説明する。
【００５４】
まず、アーク放電、レーザ蒸発、化学的気相成長（ＣＶＤ：Chemical Vapor Deposition）等の既知の方法で、単層のカーボンナノチューブを形成する。図９では、基板４１上に鉄の微粒子などによる金属触媒（本実施形態では鉄（Ｆｅ）触媒４２）の薄膜を配置しておき、ＣＶＤによりカーボンナノチューブを形成する。基板４１は、例えば従来の半導体製造に用いられるシリコンを材料とした半導体基板である。
【００５５】
ナノチューブは、４価の元素雰囲気で所定の温度、例えば６００〜７００℃に加熱することで形成することができる。本実施形態ではカーボンナノチューブを形成するので、炭素雰囲気で６００〜７００℃に加熱することで形成する。
カーボンナノチューブを５価の元素（例えばリン）雰囲気で６００〜７００℃に加熱することで、Ｎ型半導体の特性を有するものに変化させることができる。また、カーボンナノチューブを３価の元素（例えばガリウム）雰囲気で６００〜７００℃に加熱することで、Ｐ型半導体の特性を有するものに変化させることができる。
【００５６】
図９では、炭素雰囲気で６００〜７００℃に加熱してカーボンナノチューブを形成した後に、このカーボンナノチューブを５価の元素雰囲気で６００〜７００℃に加熱することで、Ｎ型半導体の特性を有するカーボンナノチューブ４３に変化させる。カーボンナノチューブ４３は、軸が基板４１に対して垂直になるように形成される。
【００５７】
引き続きＰ型半導体の特性を有するカーボンナノチューブ４４を形成する（図１０）。炭素雰囲気で６００〜７００℃に加熱して、既に形成されているカーボンナノチューブ４３に連続してカーボンナノチューブを形成した後に、このカーボンナノチューブを３価の元素雰囲気で６００〜７００℃に加熱することで、Ｐ型半導体の特性を有するカーボンナノチューブ４４に変化させる。カーボンナノチューブ４４を形成する際には、既に形成されたカーボンナノチューブ４３をマスクしておく必要がある。マスクしなければ、電気的特性が変化するためである。また、カーボンナノチューブ４４を形成する前に、既に形成されたカーボンナノチューブ４３を適当な長さに成形するようにしてもよい。
【００５８】
カーボンナノチューブ４４の形成が終了すると、引き続きＮ型半導体の特性を有するカーボンナノチューブ４５を形成する（図１１）。炭素雰囲気で６００〜７００℃に加熱して、既に形成されているカーボンナノチューブ４４の下に連続してカーボンナノチューブを形成した後に、このカーボンナノチューブを５価の元素雰囲気で６００〜７００℃に加熱することで、Ｎ型半導体の特性を有するカーボンナノチューブ４５に変化させる。カーボンナノチューブ４５を形成する際には、既に形成されたカーボンナノチューブ４３、４４をマスクしておく必要がある。マスクしなければ、電気的特性が変化するためである。また、カーボンナノチューブ４５を形成する前に、既に形成されたカーボンナノチューブ４４を適当な長さに成形するようにしてもよい。
【００５９】
以上は、カーボンナノチューブを形成する手順の一例であり、これ以外の手順でＮ型半導体の特性を有するカーボンナノチューブの間にＰ型半導体の特性を有するカーボンナノチューブを形成するようにしてもよい。例えば、Ｎ型半導体の特性を有するカーボンナノチューブを形成しておき、その中程をＰ型半導体の特性を有するように変化させてもよい。これは、例えば以下のような手順で可能である。まず炭素雰囲気で６００〜７００℃に加熱することでカーボンナノチューブを形成しておき、次いで、このカーボンナノチューブを５価の元素雰囲気で６００〜７００℃に加熱することでＮ型半導体の特性を有するカーボンナノチューブを形成する。その後、カーボンナノチューブの両端をマスクして３価の元素雰囲気で６００〜７００℃に加熱することで、中程をＰ型半導体の特性を有するように変化させることができる。また逆に、Ｐ型半導体の特性を有するカーボンナノチューブを生成しておき、その両端をＮ型半導体の特性を有するように変化させてもよい。
【００６０】
なお、図７、図８の半導体装置２０、３０のように、Ｎ型半導体の特性を有するカーボンナノチューブとＰ型半導体の特性を有するカーボンナノチューブが更に多層に重ねられた構成では、図１１の手順の後に、図１０、図１１の手順を繰り返し行えばよい。
【００６１】
カーボンナノチューブの形成が終了すると、基板４１上で、カーボンナノチューブを被覆するように、ＳｉＯ２等の絶縁体４６を形成する（図１２）。絶縁体４６の形成は、従来の半導体製造工程でも行われており、同様の工程により形成可能である。
絶縁体４６を形成した後に、カーボンナノチューブ４３〜４５の周囲に、導体４７ａ〜４７ｄを形成する（図１３）。導体４７ａ、４７ｃは、カーボンナノチューブ４３〜４５の軸から見て、カーボンナノチューブ４３〜４５を挟んで対向するように形成され、導体４７ｂ、４７ｄは、カーボンナノチューブ４３〜４５の軸から見て、カーボンナノチューブ４３〜４５を挟んで対向するように形成される。導体４７ａ〜４７ｄの形成は、従来の半導体製造工程でも行われるように、絶縁体４６の導体形成部分に空隙を形成して、当該空隙に銅、金などの導体を蒸着することにより可能である。
【００６２】
図７の半導体装置２０の第１制御電極２６、第２制御電極２７のように、導体がカーボンナノチューブ４３〜４５の長さよりも短く形成される場合には、導体を所望の大きさに形成した後に、当該導体をマスクして、それ以上の成長を防止すればよい。
【００６３】
図８の半導体装置３０の第１バイアス電極３４、第２バイアス電極３５のように、導体が途中で一端切れた構成になっている場合には、導体を所望の大きさまで形成した後に、一端絶縁体を形成し、その後再び導体を形成すればよい。
【００６４】
導体４７ａ〜４７ｄの形成が終了すると、次いで、基板４１及び鉄触媒４２の除去、絶縁体４６の一部除去を行う（図１４）。基板４１及び鉄触媒４２の除去は、例えば研磨することで行うことができる。絶縁体４６の除去は、従来の半導体製造工程でも行われており、同様の工程により可能である。この工程により、カーボンナノチューブ４３、４５、及び導体４７ａ〜４７ｄの端部が、絶縁体４６から露出することになる。
【００６５】
次いで、絶縁体４６を、カーボンナノチューブ４３〜４５と導体４７ａ〜４７ｄの間に形成されているものを除いてすべて除去する（図１５）。この場合も工程も、従来の半導体製造工程で可能である。この工程により、導体４７ａ〜４７ｄが露出され、図６の半導体装置１０ような端子を設けることができるようになる。なお、単に端子を設けるだけなら、図１４の工程後でも可能である。また、絶縁体４６をカーボンナノチューブ４３〜４５の周囲を覆うように残すと、カーボンナノチューブ４３〜４５を周囲の環境から保護する構造となる。
【００６６】
カーボンナノチューブ４３、４５にソース端子、ドレイン端子を設けるにはカーボンナノチューブ４３、４５の開口部分を閉じる必要がある。例えば、カーボンナノチューブ４３、４５の該当箇所に導体を形成して開口部分を閉じたり、フラーレンキャップを用いることで開口部分を閉じることができる。
【００６７】
ソース電極１１及びドレイン電極１２は、カーボンナノチューブにかえてシリコンのような従来から使用されている材質によるＮ型半導体で形成してもよい。例えば、図１４の状態でカーボンナノチューブ４３、４５の開口部分に従来の材質によるＮ型半導体を形成する。このような構成では、ソース端子及びドレイン端子をソース電極１１及びドレイン電極１２に直接設けることができる。
【００６８】
また、導体４７ａ〜４７ｄをカーボンナノチューブにより形成してもよい。例えば、図９〜図１１において、カーボンナノチューブを軸から見て十字に並ぶように形成する。その後、絶縁体４６で被覆する前に、真ん中のカーボンナノチューブを除く他のカーボンナノチューブを金属の特性を有するものに変化させる。これは、真ん中のカーボンナノチューブをマスクしておき、他のカーボンナノチューブを所定の元素雰囲気で所定の温度に加熱することで可能である。
【００６９】
＜半導体装置を用いた電子装置＞
以上のような半導体装置を用いて構成した電子装置の例を以下に示す。ここで挙げる電子装置は、２電源の相補論理回路等であるが、本発明はこれに限られるものでなく、使用する半導体装置の種類、接続形態、電源の接続形態等により種々多様な電子装置を実現できるものである。
【００７０】
［ＮＡＮＤ論理装置］
図１６は、ＮＡＮＤ論理動作を行う電子装置の構成を表す図である。この電子装置は、図６に示すＯＲ論理動作を行う第１半導体装置１０と、図７に示すＡＮＤ論理動作を行う第２半導体装置２０と、第１、第２電源ＶＤＤ１、ＶＤＤ２とにより構成されている。この電子装置は、第１入力端子Ｖin1及び第２入力端子Ｖin2からの入力をＮＡＮＤ論理演算して、その結果を出力端子Ｖoutから出力するものである。
【００７１】
第１半導体装置１０は、ソース端子１１ａが第１電源ＶＤＤ１の陽極に接続されており、第１、第２バイアス端子１４ａ、１５ａが第２電源ＶＤＤ２の陽極に接続されており、第１制御端子１６ａが第１入力端子Ｖin1に接続されており、第２制御端子１７ａが第２入力端子Ｖin2に接続されている。
【００７２】
第２半導体装置２０は、ソース端子２１ａが第１電源ＶＤＤ１の陰極に接続されており、第１、第２バイアス端子２４ａ、２５ａが第２電源ＶＤＤ２の陰極に接続されており、第１制御端子２６ａが第１入力端子Ｖin1に接続されており、第２制御端子２７ａが第２入力端子Ｖin2に接続されている。
【００７３】
第１半導体装置２０のドレイン端子１２ａと第２半導体装置２０のドレイン端子２２ａとは、出力端子Ｖoutに接続されている。
【００７４】
このような構成により、第１電源ＶＤＤ１の正電圧である電圧Ｖ１が、第１半導体装置１０のソース電極１１に印加される。第１電源ＶＤＤ１の負電圧である電圧Ｇ１が、第２半導体装置２０のソース電極２１に印加される。第２電源ＶＤＤ２の正電圧である電圧Ｖ２が、第１半導体装置１０の第１、第２バイアス電極１４、１５に印加される。第２電源ＶＤＤ２の負電圧である電圧Ｇ２が、第２半導体装置２０の第１、第２バイアス電極２４、２５に印加される。
【００７５】
第１入力端子Ｖin1にロー論理（電圧Ｇ２に等しい）が入力され、第２入力端子Ｖin2にロー論理（電圧Ｇ２に等しい）が入力されると、以下のような動作になる。
【００７６】
第１半導体装置１０は、第１入力端子Ｖin1から第１制御端子１６ａにロー論理が入力されるために、第１制御電極１６に電圧Ｇ２が印加される。また、第２入力端子Ｖin2から第２制御端子１７ａにロー論理が入力されるために、第２制御電極１７に電圧Ｇ２が印加される。第１半導体装置１０の第１、第２バイアス電極１４、１５には、第２電源ＶＤＤ２から電圧Ｖ２が印加されている。第１、第２バイアス電極１４、１５に印加される電圧が第１、第２制御電極１６、１７に印加される電圧よりも大きい。そのために、第１バイアス電極１４から第１制御電極１６に向かって電界Ｅが発生するとともに、第２バイアス電極１５から第２制御電極１７に向かって電界Ｅが発生する。これによりカーボンナノチューブ１３は第１、第２バイアス電極１４、１５側の導通の状態になり、第１半導体装置１０がオン状態になる。
【００７７】
第２半導体装置２０は、第１入力端子Ｖin1から第１制御端子２６ａにロー論理が入力されるために、第１制御電極２６に電圧Ｇ２が印加される。また、第２入力端子Ｖin2から第２制御端子２７ａにロー論理が入力されるために、第２制御電極２７に電圧Ｇ２が印加される。第２半導体装置２０の第１、第２バイアス電極２４、２５には、第２電源ＶＤＤ２から電圧Ｇ２が印加されている。第１、第２バイアス電極２４、２５に印加される電圧と第１、第２制御電極２６、２７に印加される電圧とが等しいために、カーボンナノチューブ２３に電界Ｅは発生しない。これによりソース電極２１とドレイン電極２２との間が導通せず、第２半導体装置２０がオフ状態になる。
【００７８】
第１半導体装置１０がオン状態、第２半導体装置２０がオフ状態になるために、出力端子Ｖoutからは、第１半導体装置１０のソース電極１１に印加される電圧が出力される。ここではソース電極１１に第１電源ＶＤＤ１から電圧Ｖ１が印加されているので、出力端子Ｖoutからは電圧Ｖ１がハイ論理として出力されることになる。
【００７９】
第１入力端子Ｖin1にロー論理（電圧Ｇ２に等しい）が入力され、第２入力端子Ｖin2にハイ論理（電圧Ｖ２に等しい）が入力されると、以下のような動作になる。
【００８０】
第１半導体装置１０は、第１入力端子Ｖin1から第１制御端子１６ａにロー論理が入力されるために、第１制御電極１６に電圧Ｇ２が印加される。また、第２入力端子Ｖin2から第２制御端子１７ａにハイ論理が入力されるために、第２制御電極１７に電圧Ｖ２が印加される。第１半導体装置１０の第１、第２バイアス電極１４、１５には、第２電源ＶＤＤ２から電圧Ｖ２が印加されている。第１バイアス電極１４に印加される電圧が第１制御電極１６に印加される電圧よりも大きい。そのために、第１バイアス電極１４から第１制御電極１６に向かって電界Ｅが発生する。これによりカーボンナノチューブ１３は第１バイアス電極１４側の導通の状態になり、第１半導体装置１０がオン状態になる。
【００８１】
第２半導体装置２０は、第１入力端子Ｖin1から第１制御端子２６ａにロー論理が入力されるために、第１制御電極２６に電圧Ｇ２が印加される。また、第２入力端子Ｖin2から第２制御端子２７ａにハイ論理が入力されるために、第２制御電極２７に電圧Ｖ２が印加される。第２半導体装置２０の第１、第２バイアス電極２４、２５には、第２電源ＶＤＤ２から電圧Ｇ２が印加されている。第１バイアス電極２４に印加される電圧と第１制御電極２６に印加される電圧とが等しいために、カーボンナノチューブ２３の第１Ｐ型ナノチューブ２３ａに電界Ｅは発生しない。そのために、ソース電極２１とＮ型ナノチューブ２３ｂとが導通状態にならない。第２バイアス電極２５に印加される電圧は第２制御電極２７に印加される電圧よりも大きい。そのために、カーボンナノチューブ２３の第２Ｐ型ナノチューブ２３ｃに第２バイアス電極２５から第２制御電極２７に向かって電界Ｅが発生する。これにより第２Ｐ型ナノチューブ２３ｃの第２バイアス電極２５側に反転層５が形成される。反転層５がチャネルとなって、ドレイン電極２２とＮ型ナノチューブ２３ｂとが導通状態になる。ドレイン電極２２とＮ型ナノチューブ２３ｂとが導通状態になるが、ソース電極２１とＮ型ナノチューブ２３ｂとが導通状態にないために、ソース電極２１とドレイン電極２２との間が導通せず、第２半導体装置２０がオフ状態になる。
【００８２】
第１半導体装置１０がオン状態、第２半導体装置２０がオフ状態になるために、出力端子Ｖoutからは、第１半導体装置１０のソース電極１１に印加される電圧が出力される。ここではソース電極１１に第１電源ＶＤＤ１から電圧Ｖ１が印加されているので、出力端子Ｖoutからは電圧Ｖ１がハイ論理として出力されることになる。
【００８３】
第１入力端子Ｖin1にハイ論理（電圧Ｖ２に等しい）が入力され、第２入力端子Ｖin2にロー論理（電圧Ｇ２に等しい）が入力されると、以下のような動作になる。
【００８４】
第１半導体装置１０は、第１入力端子Ｖin1から第１制御端子１６ａにハイ論理が入力されるために、第１制御電極１６に電圧Ｖ２が印加される。また、第２入力端子Ｖin2から第２制御端子１７ａにロー論理が入力されるために、第２制御電極１７に電圧Ｇ２が印加される。第１半導体装置１０の第１、第２バイアス電極１４、１５には、第２電源ＶＤＤ２から電圧Ｖ２が印加されている。第２バイアス電極１５に印加される電圧が第２制御電極１７に印加される電圧よりも大きい。そのために、第２バイアス電極１５から第２制御電極１７に向かって電界Ｅが発生する。これによりカーボンナノチューブ１３は第２バイアス電極１５側の導通の状態になり、第１半導体装置１０がオン状態になる。
【００８５】
第２半導体装置２０は、第１入力端子Ｖin1から第１制御端子２６ａにハイ論理が入力されるために、第１制御電極２６に電圧Ｖ２が印加される。また、第２入力端子Ｖin2から第２制御端子２７ａにロー論理が入力されるために、第２制御電極２７に電圧Ｇ２が印加される。第２半導体装置２０の第１、第２バイアス電極２４、２５には、第２電源ＶＤＤ２から電圧Ｇ２が印加されている。第１バイアス電極２４に印加される電圧は第１制御電極２６に印加される電圧よりも大きい。そのために、カーボンナノチューブ２３の第１Ｐ型ナノチューブ２３ａに第１バイアス電極２４から第１制御電極２６に向かって電界Ｅが発生する。これにより第１Ｐ型ナノチューブ２３ａの第１バイアス電極２４側に反転層５が形成される。反転層５がチャネルとなって、ソース電極２１とＮ型ナノチューブ２３ｂとが導通状態になる。第２バイアス電極２５に印加される電圧と第２制御電極２７に印加される電圧とが等しいために、カーボンナノチューブ２３の第２Ｐ型ナノチューブ２３ｃに電界Ｅは発生しない。そのために、ドレイン電極２２とＮ型ナノチューブ２３ｂとが導通状態にならない。ソース電極２１とＮ型ナノチューブ２３ｂとが導通状態になるが、ドレイン電極２２とＮ型ナノチューブ２３ｂとが導通状態にないために、ソース電極２１とドレイン電極２２との間が導通せず、第２半導体装置２０がオフ状態になる。
【００８６】
第１半導体装置１０がオン状態、第２半導体装置２０がオフ状態になるために、出力端子Ｖoutからは、第１半導体装置１０のソース電極１１に印加される電圧が出力される。ここではソース電極１１に第１電源ＶＤＤ１から電圧Ｖ１が印加されているので、出力端子Ｖoutからは電圧Ｖ１がハイ論理として出力されることになる。
【００８７】
第１入力端子Ｖin1にハイ論理（電圧Ｖ２に等しい）が入力され、第２入力端子Ｖin2にハイ論理（電圧Ｖ２に等しい）が入力されると、以下のような動作になる。
【００８８】
第１半導体装置１０は、第１入力端子Ｖin1から第１制御端子１６ａにハイ論理が入力されるために、第１制御電極１６に電圧Ｖ２が印加される。また、第２入力端子Ｖin2から第２制御端子１７ａにハイ論理が入力されるために、第２制御電極１７に電圧Ｖ２が印加される。第１半導体装置１０の第１、第２バイアス電極１４、１５には、第２電源ＶＤＤ２から電圧Ｖ２が印加されている。第１、第２制御電極１６、１７と第１、第２バイアス電極１４、１５とに印加される電圧が等しいために、電界Ｅが発生しない。これによりカーボンナノチューブ１３は導通せず、第１半導体装置１０がオフ状態になる。
【００８９】
第２半導体装置２０は、第１入力端子Ｖin1から第１制御端子２６ａにハイ論理が入力されるために、第１制御電極２６に電圧Ｖ２が印加される。また、第２入力端子Ｖin2から第２制御端子２７ａにハイ論理が入力されるために、第２制御電極２７に電圧Ｖ２が印加される。第２半導体装置２０の第１、第２バイアス電極２４、２５には、第２電源ＶＤＤ２から電圧Ｇ２が印加されている。第１制御電極２６に印加される電圧は第１バイアス電極２４に印加される電圧よりも大きい。そのために、カーボンナノチューブ２３の第１Ｐ型ナノチューブ２３ａに第１制御電極２６から第１バイアス電極２４に向かって電界Ｅが発生する。これにより第１Ｐ型ナノチューブ２３ａの第１制御電極２４側に反転層５が形成される。反転層５がチャネルとなって、ソース電極２１とＮ型ナノチューブ２３ｂとが導通状態になる。第２制御電極２７に印加される電圧は第２バイアス電極２５に印加される電圧よりも大きい。そのために、カーボンナノチューブ２３の第２Ｐ型ナノチューブ２３ｃに第２制御電極２７から第２バイアス電極２５に向かって電界Ｅが発生する。これにより第２Ｐ型ナノチューブ２３ｃの第２バイアス電極２５側に反転層５が形成される。反転層５がチャネルとなって、ドレイン電極２２とＮ型ナノチューブ２３ｂとが導通状態になる。ソース電極２１とＮ型ナノチューブ２３ｂとが導通状態になり、ドレイン電極２２とＮ型ナノチューブ２３ｂとが導通状態になるために、ソース電極２１とドレイン電極２２との間が導通状態になる。そのために、第２半導体装置２０がオン状態になる。
【００９０】
第２半導体装置２０がオン状態、第１半導体装置１０がオフ状態になるために、出力端子Ｖoutからは、第２半導体装置２０のソース電極２１に印加される電圧が出力される。ここではソース電極２１に第１電源ＶＤＤ１から電圧Ｇ１が印加されているので、出力端子Ｖoutからは電圧Ｇ１がロー論理として出力されることになる。
【００９１】
以上のように、この電子装置はＮＡＮＤ論理の動作を行うことになる。
【００９２】
［ＡＮＤ論理装置］
図１７は、ＡＮＤ論理動作を行う電子装置の構成を表す図である。この電子装置は、図１６に示すＮＡＮＤ論理動作を行う電子装置と比較して、第１電源ＶＤＤ１の極性が逆になることが異なるのみで、他の接続形態に違いがない。つまり、第１半導体装置１０のソース端子１１ａに第１電源ＶＤＤ１の陰極が接続され、第２半導体装置２０のソース端子２１ａに第１電源ＶＤＤ１の陽極が接続されることを除いて、図１６の電子装置と図１７の電子装置に違いはない。
【００９３】
第１電源ＶＤＤ１は、出力端子Ｖoutから出力されるハイ論理（電源ＶＤＤ１の正電圧である電圧Ｖ１に等しい）とロー論理（電源ＶＤＤ１の負電圧である電圧Ｇ１に等しい）とを供給する電源であり、この電子装置において、第１半導体装置１０、第２半導体装置２０の導通状態に影響を及ぼすものではない。そのために、第１電源ＶＤＤ１の極性が逆になっても、第１、第２入力端子Ｖin1、Ｖin2からの入力による第１半導体装置１０、第２半導体装置２０のオン状態、オフ状態は、図１６のＮＡＮＤ論理動作を行う電子装置と同じである。
【００９４】
よって、図１７の電子装置では、第１入力端子Ｖin1にロー論理（電圧Ｇ２に等しい）が入力され、第２入力端子Ｖin2にロー論理（電圧Ｇ２に等しい）が入力されると、第１半導体装置１０がオン状態になって、出力端子Ｖoutから第１半導体装置１０のソース電極１１に印加される第１電源ＶＤＤ１の電圧Ｇ１がロー論理として出力される。第１入力端子Ｖin1にロー論理（電圧Ｇ２に等しい）が入力され、第２入力端子Ｖin2にハイ論理（電圧Ｖ２に等しい）が入力されると、第１半導体装置１０がオン状態になって、出力端子Ｖoutから第１半導体装置１０のソース電極１１に印加される第１電源ＶＤＤ１の電圧Ｇ１がロー論理として出力される。第１入力端子Ｖin1にハイ論理（電圧Ｖ２に等しい）が入力され、第２入力端子Ｖin2にロー論理（電圧Ｇ２に等しい）が入力されると、第１半導体装置１０がオン状態になって、出力端子Ｖoutから第１半導体装置１０のソース電極１１に印加される第１電源ＶＤＤ１の電圧Ｇ１がロー論理として出力される。第１入力端子Ｖin1にハイ論理（電圧Ｖ２に等しい）が入力され、第２入力端子Ｖin2にハイ論理（電圧Ｖ２に等しい）が入力されると、第２半導体装置２０がオン状態になって、出力端子Ｖoutから第２半導体装置２０のソース電極２１に印加される第１電源ＶＤＤ１の電圧Ｖ１がハイ論理として出力される。
【００９５】
以上のように、この電子装置はＡＮＤ論理の動作を行うことになる。
【００９６】
［ＯＲ論理装置］
図１８は、ＯＲ論理動作を行う電子装置の構成を表す図である。この電子装置は、図１６に示すＮＡＮＤ論理動作を行う電子装置と比較して、第２電源ＶＤＤ２の極性が逆になることが異なるのみで、他の接続形態に違いがない。つまり、第１半導体装置１０の第１、第２バイアス端子１４ａ、１５ａに第２電源ＶＤＤ２の陰極が接続され、第２半導体装置２０の第１、第２バイアス端子２４ａ、２５ａに第２電源ＶＤＤ２の陽極が接続されることを除いて、図１６の電子装置と図１８の電子装置に違いはない。
【００９７】
このような構成の電子装置では、第１電源ＶＤＤ１の正電圧である電圧Ｖ１が、第１半導体装置１０のソース電極１１に印加される。第１電源ＶＤＤ１の負電圧である電圧Ｇ１が、第２半導体装置２０のソース電極２１に印加される。第２電源ＶＤＤ２の正電圧である電圧Ｖ２が、第２半導体装置２０の第１、第２バイアス電極２４、２５に印加される。第２電源ＶＤＤ２の負電圧である電圧Ｇ２が、第１半導体装置１０の第１、第２バイアス電極１４、１５に印加される。
【００９８】
第１入力端子Ｖin1にロー論理（電圧Ｇ２に等しい）が入力され、第２入力端子Ｖin2にロー論理（電圧Ｇ２に等しい）が入力されると、以下のような動作になる。
【００９９】
第１半導体装置１０は、第１入力端子Ｖin1から第１制御端子１６ａにロー論理が入力されるために、第１制御電極１６に電圧Ｇ２が印加される。また、第２入力端子Ｖin2から第２制御端子１７ａにロー論理が入力されるために、第２制御電極１７に電圧Ｇ２が印加される。第１半導体装置１０の第１、第２バイアス電極１４、１５には、第２電源ＶＤＤ２から電圧Ｇ２が印加されている。第１、第２バイアス電極１４、１５に印加される電圧と第１、第２制御電極１６、１７に印加される電圧とが等しいために、カーボンナノチューブ１３に電界Ｅは発生しない。これによりソース電極１１とドレイン電極１２との間が導通せず、第１半導体装置１０がオフ状態になる。
【０１００】
第２半導体装置２０は、第１入力端子Ｖin1から第１制御端子２６ａにロー論理が入力されるために、第１制御電極２６に電圧Ｇ２が印加される。また、第２入力端子Ｖin2から第２制御端子２７ａにロー論理が入力されるために、第２制御電極２７に電圧Ｇ２が印加される。第２半導体装置２０の第１、第２バイアス電極２４、２５には、第２電源ＶＤＤ２から電圧Ｖ２が印加されている。第１バイアス電極２４に印加される電圧は第１制御電極２６に印加される電圧よりも大きい。そのために、カーボンナノチューブ２３の第１Ｐ型ナノチューブ２３ａに第１バイアス電極２４から第１制御電極２６に向かって電界Ｅが発生する。これにより第１Ｐ型ナノチューブ２３ａの第１バイアス電極２４側に反転層５が形成される。反転層５がチャネルとなって、ソース電極２１とＮ型ナノチューブ２３ｂとが導通状態になる。第２バイアス電極２５に印加される電圧は第２制御電極２７に印加される電圧よりも大きい。そのために、カーボンナノチューブ２３の第２Ｐ型ナノチューブ２３ｃに第２バイアス電極２５から第２制御電極２７に向かって電界Ｅが発生する。これにより第２Ｐ型ナノチューブ２３ｃの第２バイアス電極２５側に反転層５が形成される。反転層５がチャネルとなって、ドレイン電極２２とＮ型ナノチューブ２３ｂとが導通状態になる。ソース電極２１とＮ型ナノチューブ２３ｂとが導通状態になり、ドレイン電極２２とＮ型ナノチューブ２３ｂとが導通状態になるために、ソース電極２１とドレイン電極２２との間が導通状態になる。そのために、第２半導体装置２０がオン状態になる。
【０１０１】
第２半導体装置２０がオン状態、第１半導体装置１０がオフ状態になるために、出力端子Ｖoutからは、第２半導体装置２０のソース電極２１に印加される電圧が出力される。ここではソース電極２１に第１電源ＶＤＤ１から電圧Ｇ１が印加されているので、出力端子Ｖoutからは電圧Ｇ１がロー論理として出力されることになる。
【０１０２】
第１入力端子Ｖin1にロー論理（電圧Ｇ２に等しい）が入力され、第２入力端子Ｖin2にハイ論理（電圧Ｖ２に等しい）が入力されると、以下のような動作になる。
【０１０３】
第１半導体装置１０は、第１入力端子Ｖin1から第１制御端子１６ａにロー論理が入力されるために、第１制御電極１６に電圧Ｇ２が印加される。また、第２入力端子Ｖin2から第２制御端子１７ａにハイ論理が入力されるために、第２制御電極１７に電圧Ｖ２が印加される。第１半導体装置１０の第１、第２バイアス電極１４、１５には、第２電源ＶＤＤ２から電圧Ｇ２が印加されている。第２制御電極１７に印加される電圧が第２バイアス電極１５に印加される電圧よりも大きい。そのために、第２制御電極１７から第２バイアス電極１５に向かって電界Ｅが発生する。これによりカーボンナノチューブ１３は第２制御電極１７側の導通の状態になり、第１半導体装置１０がオン状態になる。
【０１０４】
第２半導体装置２０は、第１入力端子Ｖin1から第１制御端子２６ａにロー論理が入力されるために、第１制御電極２６に電圧Ｇ２が印加される。また、第２入力端子Ｖin2から第２制御端子２７ａにハイ論理が入力されるために、第２制御電極２７に電圧Ｖ２が印加される。第２半導体装置２０の第１、第２バイアス電極２４、２５には、第２電源ＶＤＤ２から電圧Ｖ２が印加されている。第１バイアス電極２４に印加される電圧は第１制御電極２６に印加される電圧よりも大きい。そのために、カーボンナノチューブ２３の第１Ｐ型ナノチューブ２３ａに第１バイアス電極２４から第１制御電極２６に向かって電界Ｅが発生する。これにより第１Ｐ型ナノチューブ２３ａの第１バイアス電極２４側に反転層５が形成される。反転層５がチャネルとなって、ソース電極２１とＮ型ナノチューブ２３ｂとが導通状態になる。第２バイアス電極２５に印加される電圧と第２制御電極２７に印加される電圧とが等しいために、カーボンナノチューブ２３の第２Ｐ型ナノチューブ２３ｃに電界Ｅは発生しない。そのために、ドレイン電極２２とＮ型ナノチューブ２３ｂとが導通状態にならない。ソース電極２１とＮ型ナノチューブ２３ｂとが導通状態になるが、ドレイン電極２２とＮ型ナノチューブ２３ｂとが導通状態にないために、ソース電極２１とドレイン電極２２との間が導通せず、第２半導体装置２０がオフ状態になる。
【０１０５】
第１半導体装置１０がオン状態、第２半導体装置２０がオフ状態になるために、出力端子Ｖoutからは、第１半導体装置１０のソース電極１１に印加される電圧が出力される。ここではソース電極１１に第１電源ＶＤＤ１から電圧Ｖ１が印加されているので、出力端子Ｖoutからは電圧Ｖ１がハイ論理として出力されることになる。
【０１０６】
第１入力端子Ｖin1にハイ論理（電圧Ｖ２に等しい）が入力され、第２入力端子Ｖin2にロー論理（電圧Ｇ２に等しい）が入力されると、以下のような動作になる。
【０１０７】
第１半導体装置１０は、第１入力端子Ｖin1から第１制御端子１６ａにハイ論理が入力されるために、第１制御電極１６に電圧Ｖ２が印加される。また、第２入力端子Ｖin2から第２制御端子１７ａにロー論理が入力されるために、第２制御電極１７に電圧Ｇ２が印加される。第１半導体装置１０の第１、第２バイアス電極１４、１５には、第２電源ＶＤＤ２から電圧Ｇ２が印加されている。第１制御電極１６に印加される電圧が第１バイアス電極１４に印加される電圧よりも大きい。そのために、第１制御電極１６から第１バイアス電極１４に向かって電界Ｅが発生する。これによりカーボンナノチューブ１３は第１制御電極１４側の導通の状態になり、第１半導体装置１０がオン状態になる。
【０１０８】
第２半導体装置２０は、第１入力端子Ｖin1から第１制御端子２６ａにハイ論理が入力されるために、第１制御電極２６に電圧Ｖ２が印加される。また、第２入力端子Ｖin2から第２制御端子２７ａにロー論理が入力されるために、第２制御電極２７に電圧Ｇ２が印加される。第２半導体装置２０の第１、第２バイアス電極２４、２５には、第２電源ＶＤＤ２から電圧Ｖ２が印加されている。第１バイアス電極２４に印加される電圧と第１制御電極２６に印加される電圧とが等しいために、カーボンナノチューブ２３の第１Ｐ型ナノチューブ２３ａに電界Ｅは発生しない。そのために、ソース電極２１とＮ型ナノチューブ２３ｂとが導通状態にならない。第２バイアス電極２５に印加される電圧は第２制御電極２７に印加される電圧よりも大きい。そのために、カーボンナノチューブ２３の第２Ｐ型ナノチューブ２３ｃに第２バイアス電極２５から第２制御電極２７に向かって電界Ｅが発生する。これにより第２Ｐ型ナノチューブ２３ｃの第２バイアス電極２５側に反転層５が形成される。反転層５がチャネルとなって、ドレイン電極２２とＮ型ナノチューブ２３ｂとが導通状態になる。ドレイン電極２２とＮ型ナノチューブ２３ｂとが導通状態になるが、ソース電極２１とＮ型ナノチューブ２３ｂとが導通状態にないために、ソース電極２１とドレイン電極２２との間が導通せず、第２半導体装置２０がオフ状態になる。
【０１０９】
第１半導体装置１０がオン状態、第２半導体装置２０がオフ状態になるために、出力端子Ｖoutからは、第１半導体装置１０のソース電極１１に印加される電圧が出力される。ここではソース電極１１に第１電源ＶＤＤ１から電圧Ｖ１が印加されているので、出力端子Ｖoutからは電圧Ｖ１がハイ論理として出力されることになる。
【０１１０】
第１入力端子Ｖin1にハイ論理（電圧Ｖ２に等しい）が入力され、第２入力端子Ｖin2にハイ論理（電圧Ｖ２に等しい）が入力されると、以下のような動作になる。
【０１１１】
第１半導体装置１０は、第１入力端子Ｖin1から第１制御端子１６ａにハイ論理が入力されるために、第１制御電極１６に電圧Ｖ２が印加される。また、第２入力端子Ｖin2から第２制御端子１７ａにハイ論理が入力されるために、第２制御電極１７に電圧Ｖ２が印加される。第１半導体装置１０の第１、第２バイアス電極１４、１５には、第２電源ＶＤＤ２から電圧Ｇ２が印加されている。第１、第２制御電極１６、１７に印加される電圧が第１、第２バイアス電極１４、１５に印加される電圧よりも大きい。そのために、第１制御電極１６から第１バイアス電極１４に向かって電界Ｅが発生するとともに、第２制御電極１７から第２バイアス電極１５に向かって電界Ｅが発生する。これによりカーボンナノチューブ１３は第１、第２制御電極１６、１７側の導通の状態になり、第１半導体装置１０がオン状態になる。
【０１１２】
第２半導体装置２０は、第１入力端子Ｖin1から第１制御端子２６ａにハイ論理が入力されるために、第１制御電極２６に電圧Ｖ２が印加される。また、第２入力端子Ｖin2から第２制御端子２７ａにハイ論理が入力されるために、第２制御電極２７に電圧Ｖ２が印加される。第２半導体装置２０の第１、第２バイアス電極２４、２５には、第２電源ＶＤＤ２から電圧Ｖ２が印加されている。第１、第２バイアス電極２４、２５に印加される電圧と第１、第２制御電極２６、２７に印加される電圧とが等しいために、カーボンナノチューブ２３に電界Ｅは発生しない。これによりソース電極２１とドレイン電極２２との間が導通せず、第２半導体装置２０がオフ状態になる。
【０１１３】
第１半導体装置１０がオン状態、第２半導体装置２０がオフ状態になるために、出力端子Ｖoutからは、第１半導体装置１０のソース電極１１に印加される電圧が出力される。ここではソース電極１１に第１電源ＶＤＤ１から電圧Ｖ１が印加されているので、出力端子Ｖoutからは電圧Ｖ１がハイ論理として出力されることになる。
【０１１４】
以上のように、この電子装置はＯＲ論理の動作を行うことになる。
【０１１５】
［ＮＯＲ論理装置］
図１９は、ＮＯＲ論理動作を行う電子装置の構成を表す図である。この電子装置は、図１８に示すＯＲ論理動作を行う電子装置と比較して、第１電源ＶＤＤ１の極性が逆になることが異なるのみで、他の接続形態に違いがない。つまり、第１半導体装置１０のソース端子１１ａに第１電源ＶＤＤ１の陰極が接続され、第２半導体装置２０のソース端子２１ａに第１電源ＶＤＤ１の陽極が接続されることを除いて、図１６の電子装置と図１７の電子装置に違いはない。
【０１１６】
第１電源ＶＤＤ１は、出力端子Ｖoutから出力されるハイ論理（電源ＶＤＤ１の正電圧である電圧Ｖ１に等しい）とロー論理（電源ＶＤＤ１の負電圧である電圧Ｇ１に等しい）とを供給する電源であり、この電子装置において、第１半導体装置１０、第２半導体装置２０の導通状態に影響を及ぼすものではない。そのために、第１電源ＶＤＤ１の極性が逆になっても、第１、第２入力端子Ｖin1、Ｖin2からの入力による第１半導体装置１０、第２半導体装置２０のオン状態、オフ状態は、図１８のＯＲ論理動作を行う電子装置と同じである。
【０１１７】
よって、図１９の電子装置では、第１入力端子Ｖin1にロー論理（電圧Ｇ２に等しい）が入力され、第２入力端子Ｖin2にロー論理（電圧Ｇ２に等しい）が入力されると、第２半導体装置２０がオン状態になって、出力端子Ｖoutから第２半導体装置２０のソース電極２１に印加される第１電源ＶＤＤ１の電圧Ｖ１がハイ論理として出力される。第１入力端子Ｖin1にロー論理（電圧Ｇ２に等しい）が入力され、第２入力端子Ｖin2にハイ論理（電圧Ｖ２に等しい）が入力されると、第１半導体装置１０がオン状態になって、出力端子Ｖoutから第１半導体装置１０のソース電極１１に印加される第１電源ＶＤＤ１の電圧Ｇ１がロー論理として出力される。第１入力端子Ｖin1にハイ論理（電圧Ｖ２に等しい）が入力され、第２入力端子Ｖin2にロー論理（電圧Ｇ２に等しい）が入力されると、第１半導体装置１０がオン状態になって、出力端子Ｖoutから第１半導体装置１０のソース電極１１に印加される第１電源ＶＤＤ１の電圧Ｇ１がロー論理として出力される。第１入力端子Ｖin1にハイ論理（電圧Ｖ２に等しい）が入力され、第２入力端子Ｖin2にハイ論理（電圧Ｖ２に等しい）が入力されると、第１半導体装置１０がオン状態になって、出力端子Ｖoutから第１半導体装置１０のソース電極１１に印加される第１電源ＶＤＤ１の電圧Ｇ１がロー論理として出力される。
【０１１８】
以上のように、この電子装置はＡＮＤ論理の動作を行うことになる。
【０１１９】
以上のように、本実施形態の半導体装置を、２電源を用いて様々に接続することで、多種多様な回路を実現できる。この実施形態の半導体装置は、電子のみをキャリアとした単キャリアであるので、完全動作が実現され、論理が更に明確になる。電子をキャリアとして用いると、正孔をキャリアとして用いる場合よりも高速に動作する。
なお、正孔をキャリアとして用いる場合、つまりカーボンナノチューブのチャネルが形成されるナノチューブがＮ型半導体の特性を有するものを用いる場合でも、チャネルが形成される場所がバイアス電極側か制御電極側かが変わるだけで、同様に、多種多様な回路を実現できることは言うまでもない。
【図面の簡単な説明】
【０１２０】
【図１】カーボンナノチューブを用いた半導体装置の動作原理の説明図。
【図２】カーボンナノチューブを用いた半導体装置の動作原理の説明図。
【図３】カーボンナノチューブを用いた半導体装置の動作原理の説明図。
【図４】カーボンナノチューブを用いた半導体装置の動作原理の説明図。
【図５】カーボンナノチューブを用いた半導体装置の動作原理の説明図。
【図６】ＯＲ論理動作を実現した半導体装置の構成を表す図。
【図７】ＡＮＤ論理動作を実現した半導体装置の構成を表す図。
【図８】インバータ動作を実現した半導体装置の構成を表す図。
【図９】半導体装置を製造する手順を表す図。
【図１０】半導体装置を製造する手順を表す図。
【図１１】半導体装置を製造する手順を表す図。
【図１２】半導体装置を製造する手順を表す図。
【図１３】半導体装置を製造する手順を表す図。
【図１４】半導体装置を製造する手順を表す図。
【図１５】半導体装置を製造する手順を表す図。
【図１６】本実施形態の半導体装置を用いたＮＡＮＤ論理回路を表す図。
【図１７】本実施形態の半導体装置を用いたＡＮＤ論理回路を表す図。
【図１８】本実施形態の半導体装置を用いたＯＲ論理回路を表す図。
【図１９】本実施形態の半導体装置を用いたＮＯＲ論理回路を表す図。
【符号の説明】
【０１２１】
１、１３、２３、３３、４３、４４、４５  カーボンナノチューブ
２  バイアス電極
３  制御電極
４  電源
５  反転層
１０  第１半導体装置
１１、２１、３１  ソース電極
１１ａ、２１ａ、３１ａ  ソース端子
１２、２２、３２  ドレイン電極
１２ａ、２２ａ、３２ａ  ドレイン端子
１４、２４、３４  第１バイアス電極
１４ａ、２４ａ、３４ａ  第１バイアス端子
１５、２５、３５  第２バイアス電極
１５ａ、２５ａ、３５ａ  第２バイアス端子
１６、２６、３６  第１制御電極
１６ａ、２６ａ、３６ａ  第１制御端子
１７、２７、３７  第２制御電極
１７ａ、２７ａ、３７ａ  第２制御端子
２０  第２半導体装置
３０  第３半導体装置
４１  基板
４２  鉄触媒
４６  絶縁体
４７ａ〜４７ｄ  導体
【図１】
2008135415.tif 000003
【図２】
2008135415.tif 000004
【図３】
2008135415.tif 000005
【図４】
2008135415.tif 000006
【図５】
2008135415.tif 000007
【図６】
2008135415.tif 000008
【図７】
2008135415.tif 000009
【図８】
2008135415.tif 000010
【図９】
2008135415.tif 000011
【図１０】
2008135415.tif 000012
【図１１】
2008135415.tif 000013
【図１２】
2008135415.tif 000014
【図１３】
2008135415.tif 000015
【図１４】
2008135415.tif 000016
【図１５】
2008135415.tif 000017
【図１６】
2008135415.tif 000018
【図１７】
2008135415.tif 000019
【図１８】
2008135415.tif 000020
【図１９】
2008135415.tif 000021