(57)【要約】      （修正有）【課題】実装面積を増大することなく、多数の半導体装置を搭載することのできる小型の半導体装置、その製造方法およびその検査方法を提供する。【解決手段】素子領域の形成された半導体チップ８０１を、半導体チップ８０１とほぼ同一サイズのパッケージで封止してなり、半導体チップ８０１の一主表面と、少なくとも他の一表面とにボンディングパッドを具備し、ほぼ半導体チップ８０１の外周縁と前記パッケージの外周縁が一致するように形成され、半導体チップ８０１は、主表面および前記主表面に対向する表面にそれぞれ前記素子領域にコンタクトするボンディングパッドを具備し、少なくとも前記ボンディングパッドの一部が配線部材の外部接続端子形成面に相対向する側で露呈し、この露呈したボンディングパッドに、電子部品８２０が搭載されている。【選択図】図１６
2008182264.tif 000002
【特許請求の範囲】
【請求項１】
素子領域の形成された半導体チップを、前記半導体チップとほぼ同一サイズのパッケージで封止してなる半導体装置であって、
前記半導体装置の一主表面と、少なくとも他の一表面とにボンディングパッドを具備し、ほぼ半導体チップの外周縁と前記パッケージの外周縁が一致するように形成され、
前記半導体チップは、主表面および前記主表面に対向する表面にそれぞれ前記素子領域にコンタクトするボンディングパッドを具備し、
少なくとも前記ボンディングパッドの一部が配線部材の外部接続端子形成面に相対向する側で露呈し、この露呈したボンディングパッドに、電子部品が搭載されてなることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、その製造方法および検査方法に関するものである。
【背景技術】
【０００２】
近年、加工技術の発展により、半導体装置の小型化が進んでおり、特にチップサイズパッケージ（ＣＳＰ）は実装基板に占める実装面積が小さく、体積も小さいため、携帯端末等の電子機器への採用が増えている。従来の半導体装置を図２１を用いて説明する。ＣＳＰタイプの半導体装置は、その一例を図２１に示すように、半導体チップ１８０１を、この半導体チップと同サイズとなるように樹脂封止し、チップサイズパッケージ１８０２を構成するとともに、さらに表面に、格子状に半田ボールなどからなるバンプを配設し、ＣＳＰ端子１８０３としたもので、このＣＳＰ端子を介して、所望の回路パターン（図示せず）の形成された実装基板１８０４に実装せしめられるものである。
【０００３】
ここでは、半導体チップ１８０１は、ＣＳＰパッケージ１８０２の上に裏向きに（フェイスダウンで）配置されており、バンプ構造になっている。半導体チップ１８０１は外部接続端子１８０３を有するリードフレームあるいはフィルムキャリアにボンディングパッドを介して接続されており、外部接続端子を残してチップサイズパッケージ１８０２内に封止されている。半導体チップ１８０１はチップサイズパッケージ１８０２内に樹脂等の接着剤により封止されるかまたは、半導体チップ１８０１とチップサイズパッケージ１８０２とが隙間の無い状態で表面が接触している。
【０００４】
さらにまた、プリント基板などの実装基板１８０４への実装に際しても、チップサイズパッケージの下面で半田等の導電性金属、あるいは導電性ペースト等により隙間の無い状態で実装基板１８０４上の回路パターン（図示せず）に接触している。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
チップサイズパッケージを使用した半導体装置では、実装基板との接合面に隙間がなく、外部から観察できないので、基板との接触状況がわからず、接触不良を発見することが出来ないという問題があった。
【０００６】
また、このようなチップサイズパッケージを用いた半導体装置で、実装面積を低減しても、この上には電子部品を搭載することができず、並置しなければならないため、他の電子部品を取り付ける際には実装基板の面積が増加するという問題もある。
【０００７】
また、端子が外部に露出していないため、半導体装置および実装基板の動作確認や解析が困難である。
【０００８】
本発明は前記実情に鑑みてなされたもので、実装面積を増大することなく、電子部品を追加配置したり、他回路素子との接続を容易にすることのできる半導体装置を提供することを目的とする。
【０００９】
さらにまた、実装面積を増大することなく、多数の半導体装置を搭載することのできる、実装構造を提供することを目的とする。
また、高機能で実装面積が小さく小型の半導体装置を提供することを目的とする。
【００１０】
加えて、容易に接触状態などを検査することのできる半導体装置の検査方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
そこで本発明では、素子領域の形成された半導体チップを、前記半導体チップとほぼ同一サイズのパッケージで封止してなり、前記半導体装置の一主表面と、少なくとも他の一表面とにボンディングパッドを具備し、ほぼ半導体チップの外周縁と前記パッケージの外周縁が一致するように形成され、前記半導体チップは、主表面および前記主表面に対向する表面にそれぞれ前記素子領域にコンタクトするボンディングパッドを具備し、少なくとも前記ボンディングパッドの一部が配線部材の外部接続端子形成面に相対向する側で露呈し、この露呈したボンディングパッドに、電子部品が搭載されてなることを特徴とする。
【００１２】
本発明の第１では、素子領域の形成された半導体チップの一主表面と、少なくとも他の一表面とにボンディングパッドを具備し、ほぼ半導体チップの外周縁とパッケージの外周縁が一致するように形成されたことを特徴とする
【００１３】
かかる構成によれば、実装基板上以外の部分での外部接続が可能となり、実装に自由度を広げることが出来る。また、実装基板上に隙間なく実装されたとしても、主表面以外の他の面にボンディングパッドが形成されているため、このボンディングパッドと、実装基板上の回路パターンとの導通状態を検査することにより、容易に実装基板と半導体装置との接続状況を検査することが可能となる。
【００１４】
本発明の第２では、前記半導体チップは、素子領域の形成された主表面と、前記主表面に相対向する裏面側に前記パッケージから露呈するボンディングパッドを具備し、さらに前記ボンディングパッドに接続せしめられた回路素子を具備してなることを特徴とする。
かかる構成によれば、上記効果に加え、実装面積を増大することなく、回路素子を搭載することが可能となる。
【００１５】
本発明の第３では、素子領域の形成された一主表面と、前記主表面に相対向する裏面側とにそれぞれボンディングパッドを具備してなる少なくとも2つの半導体チップが積層せしめられ、前記ボンディングパッド同士がバンプを介して直接接続され、ほぼ半導体チップの外周縁とパッケージの外周縁が一致するように一体的に樹脂封止せしめられてなることを特徴とする。
かかる構成によれば、２つの半導体チップを積層して、一体化することが可能となり、小型で、かつ接続のための配線長も小さいため接触抵抗も小さく、信頼性の高い半導体装置を提供することが可能となる。
【００１６】
本発明の第４では、前記半導体チップは、チップ外周面に相当する側面に形成されたボンディングパッドを具備してなることを特徴とする。
【００１７】
かかる構成によれば、他の電子部品との接続や、検査が容易となる。
【００１８】
本発明の第５では、請求項２または３記載のいずれかの構造を有する半導体装置において、前記半導体チップ裏面側のボンディングパッドは、前記半導体チップ内に形成された素子領域にコンタクトするように形成されたコンタクトホールに接続されていることを特徴とする。
【００１９】
かかる構成によれば、素子領域にコンタクトするようにボンディングパッドを形成しているため、基板を貫通するスルーホールを形成することなく、コンタクトを形成することができるため、素子面積を増大することなく形成することが可能となる。
【００２０】
本発明の第６では、請求項４記載の構造を有する半導体装置において、前記ボンディングパッドは、ダイシングラインを含むように形成されたトレンチ内に充填された導電性膜上に形成されている。
【００２１】
かかる構成によれば、ダイシングラインにトレンチを形成しておき、このトレンチの内壁に金属膜などの導電性膜を形成しておくことにより、ダイシングも容易となる上、パッケージ側壁がメタルシールされたのと同じ状態を形成することができるため、上記第4による効果に加え耐湿性の向上を図ることが可能となる。
【００２２】
本発明の第7では、半導体基板内に所望の素子領域を形成し、前記半導体基板の主表面および前記主表面に対向する表面にそれぞれ前記素子領域にコンタクトする第1および第2のボンディングパッドを形成する半導体素子基板形成工程と、前記半導体素子基板を、外部接続端子を備えた配線部材に搭載し、少なくとも前記第1または第2のボンディングパッドの一部が前記外部接続端子形成面に相対向する側で露呈するように、樹脂封止し、パッケージを形成する工程と、前記パッケージを、前記配線部材とともに、切断分離し、個々の半導体装置に分離するダイシング工程とを含むことを特徴とする。
【００２３】
かかる構成によれば、通常のＣＳＰ工程を用いて、少なくとも前記第1または第2のボンディングパッドの一部が前記外部接続端子形成面に相対向する側で露呈するように、樹脂封止するのみで、容易に小型で実装の容易な半導体装置を得ることが可能となる。
【００２４】
本発明の第８では、前記半導体素子基板形成工程は、前記素子領域の形成された面に相対向する面から、前記素子領域にコンタクトするように高濃度不純物拡散領域を形成する工程を含むことを特徴とする。
【００２５】
かかる構成によれば、ボンディングパッドを形成するためのコンタクトが、容易に形成できるため、面積を増大することなく形成することが可能となる。
【００２６】
本発明の第9では、前記半導体素子基板形成工程は、相対向する2面から先端で接続されるように、高濃度不純物拡散領域を形成し、前記素子領域にコンタクトするように高濃度不純物拡散領域を形成する工程を含むことを特徴とする。
【００２７】
かかる構成によれば、ボンディングパッドを形成するためのコンタクトが、両面からの形成により、容易に形成できるため、面積を増大することなく形成することが可能となる。
【００２８】
本発明の第１０では、前記半導体素子基板形成工程は、各半導体装置となる領域に少なくとも一つのスルーホールを形成し、前記スルーホールを介して基板の両面を電気的に接続する工程を含むことを特徴とする。
【００２９】
かかる構成によれば、レーザ加工あるいはエッチング加工により、スルーホールを形成し、このスルーホール内を導電化することにより、両面でのコンタクトが容易に形成可能である。
【００３０】
本発明の第１１では、半導体基板内に所望の素子領域を形成し、前記半導体基板の主表面に第1のボンディングパッドを形成するとともに、前記主表面に対向する表面から所望の深さに到達するようにコンタクト用高濃度不純物拡散領域を形成し、半導体素子基板を形成する工程と、前記半導体素子基板を、前記第1のボンディングパッドを介して外部接続端子を備えた配線部材に搭載し、樹脂封止し、パッケージを形成する工程と、前記半導体素子基板を裏面側から前記コンタクト用高濃度不純物拡散領域が露呈するまで肉薄化する工程と、前記コンタクト用高濃度不純物拡散領域に第2のボンディングパッドを形成する工程と、前記パッケージを、前記配線部材とともに、切断分離し、個々の半導体装置に分離するダイシング工程とを含むことを特徴とする。
【００３１】
かかる構成によれば、樹脂封止を行い、半導体基板を封止樹脂および配線部材で固定した後、半導体素子基板を裏面側から前記コンタクト用高濃度不純物拡散領域が露呈するまで裏面から半導体素子基板を肉薄化しているため、コンタクト用高濃度不純物拡散領域の深さは浅くてもよい。従って、コンタクト用高濃度不純物拡散領域に要する基板面積も少なくてすみ、容易に小型でかつ信頼性の高い半導体装置を提供することが可能となる。
【００３２】
本発明の第１２では、半導体基板のダイシングラインを含む位置に所望の深さのトレンチを形成し、前記半導体基板内に所望の素子領域を形成すると共に、前記トレンチ内に導電層を充填し、半導体素子基板を形成する工程と、前記半導体素子基板を、外部接続端子を備えた配線部材に搭載し、樹脂封止し、パッケージを形成する工程と、前記パッケージを、前記配線部材とともに、切断面に前記導電層が露呈するように、前記ダイシングラインに沿って切断分離し、個々の半導体装置に分離する切断工程とを含むことを特徴とする。
【００３３】
かかる構成によれば、トレンチをあらかじめ形成するのみで、極めて容易に側面のコンタクト形成が容易となり、また、切断面を金属膜などの導電性膜で被覆しているため、切断面から基板の素子領域への水分の侵入を抑制することができ、耐湿性が向上し、半導体装置の更なる信頼性の向上を図ることが可能となる。
【００３４】
本発明の第１３では、素子領域の形成された半導体チップの一主表面と、少なくとも他の一表面とにボンディングパッドを具備し、ほぼ半導体チップの外周縁とパッケージの外周縁が一致するように形成された半導体装置を、テスト端子を備えた実装基板上に搭載する工程と、前記テスト端子と、前記他の一表面に露呈するボンディングパッドとにプローブを装着し、検査する工程とを含むことを特徴とする。
【００３５】
かかる構成によれば、実装基板上に隙間なく半導体装置が実装されたとしても、主表面以外の他の面にボンディングパッドが形成されているため、このボンディングパッドと、実装基板上の回路パターンとの導通状態を検査することにより、容易に実装基板と半導体装置との接続状況を検査することが可能となる。
【００３６】
このように本発明によれば、半導体チップに加工をしておくことにより、基板面積を増やすことなく、チップサイズパッケージを用いた半導体装置と実装基板との接触不良を発見することができる。また、この上に電子部品を搭載したり、動作確認や解析を行うことも容易に可能となる。
【発明の効果】
【００３７】
以上のように本発明は、素子領域の形成された半導体チップを、前記半導体チップとほぼ同一サイズのパッケージで封止してなり、前記半導体装置の一主表面と、少なくとも他の一表面とにボンディングパッドを具備し、ほぼ半導体チップの外周縁と前記パッケージの外周縁が一致するように形成され、前記半導体チップは、主表面および前記主表面に対向する表面にそれぞれ前記素子領域にコンタクトするボンディングパッドを具備し、少なくとも前記ボンディングパッドの一部が配線部材の外部接続端子形成面に相対向する側で露呈し、この露呈したボンディングパッドに、電子部品が搭載されてなるため、接続の自由度を得ることができ基板面積を増大することなく、実装可能である。また、チップサイズパッケージを用いた半導体装置と実装基板との接触不良検査、半導体装置への電子部品の搭載、半導体装置の動作確認や解析の作業性を向上することが可能となる。
【発明を実施するための最良の形態】
【００３８】
（第１の実施の形態）
以下、本発明の第１の実施の形態について、説明する。この半導体装置は、半導体チップ（半導体基板）１表面にボンディングパッド３を具備する半導体素子において、エッチング加工により形成したスルーホール２により半導体チップ両面を電気的に接続するとともに半導体チップの裏側にもボンディングパッド４を有する構造を特徴とし、半導体チップの電気的接続の自由度を高めることができるものである。
【００３９】
本発明の第１の実施の形態による半導体装置は、図１（ａ）乃至（ｅ）に製造工程図、図２乃至４にその断面図、上面斜視図、下面斜視図を示すように、半導体チップ（半導体素子基板）１を貫通するようにエッチング加工を行うとともに、導電性材料が埋め込まれたスルーホール２を介して裏面側にもボンディングパッド４を形成したことを特徴とするチップサイズパッケージ構造の半導体装置である。ここで半導体素子基板表面には通常の方法で形成された回路素子１ｓが形成されている。ここで、スルーホール２の内部に充填される導電性材料は、例えばアルミやタングステン、銅などがあげられる。ただし、同程度の機能を有する他の金属や樹脂を用いてもよい。図３は図２の半導体装置を封止しない状態で半導体チップ上面から見たもので、中央に回路素子１ｓを形成すると共にボンディングパッド３を形成した半導体チップ１が示されている。
【００４０】
また、図３は図１の半導体装置を半導体チップ下面から見たもので、半導体チップ１の裏面に、スルーホール（図示せず）を介して上面に電気的に接続されたボンディングパッド３が形成されている。
【００４１】
以下、この半導体装置の製造方法について説明する。
まず図１（ａ）に示すように、半導体基板１内に所望の素子領域を形成するとともに、エッチングにより半導体基板を貫通するようにスルーホール２を形成し内部にタングステン等の導電性層を充填する。そして、前記半導体基板１の主表面および前記主表面に対向する表面にそれぞれ前記素子領域にコンタクトする第1のボンディングパッド３およびこのスルーホールにコンタクトする第2のボンディングパッド４を形成する。ここでスルーホール２は第１のボンディングパッド３を介してまたは直接半導体基板内の素子領域に接続されている。
【００４２】
そして図１（ｂ）に示すように、このようにして半導体基板内に素子領域の形成された半導体素子基板を、バンプ３ａを介して配線基板５に接続する。
【００４３】
さらに図１（ｃ）に示すように、前記半導体素子基板と前記配線基板５との間に封止樹脂としてのポリイミド樹脂などの絶縁性樹脂７を充填し固着し一体化する。
【００４４】
そして図１（ｄ）に示すように、前記配線基板５のコンタクトホール６を介して半導体素子基板に電気的に接続されるように、半田ボールからなる外部接続端子８を形成する。
【００４５】
最後に図１（ｅ）に示すように、破線で示すダイシングラインに沿って、樹脂とともに、前記半導体素子基板を分割し、個々の半導体装置に切断分離する。
【００４６】
このようにして形成される半導体装置は、通常のＣＳＰ工程を用いて、少なくとも前記第1または第2のボンディングパッド３、４の一部が前記外部接続端子形成面に相対向する側で露呈するように樹脂封止するのみで、容易に小型で実装の容易な半導体装置を得ることが可能となる。
【００４７】
また、前記第１の実施の形態では、半導体素子基板の両面を電気的に接続させるために、エッチングによりスルーホールを形成したが、アスペクト比の高いスルーホールを形成するのは極めて困難であるため、変形例として高濃度不純物拡散領域を用いてコンタクトをはかるようにしてもよい。
【００４８】
まず図５（ａ）に示すように、所望の素子領域の形成された半導体基板１の主表面側から不純物イオンを注入し拡散することにより高濃度不純物拡散領域１２ａを形成する。
【００４９】
次いで、図５（ｂ）に示すように、この主表面に相対向する表面から不純物イオンを注入し拡散することにより高濃度不純物拡散領域１２ｂを形成する。
【００５０】
かかる構成によれば、ボンディングパッドを形成するためのコンタクトが、容易に形成できるため、コンタクトに要する面積を増大することなく良好なコンタクトを得ることが可能となる。
【００５１】
また図６（ａ）および（ｂ）に示すように、レーザ加工によってスルーホールＨを形成し、このスルーホールＨ内に導電性膜１３を充填するようにしてもよい。
【００５２】
これにより、同様に両面の良好なコンタクトを得ることが可能となる。
ところで、通常の半導体装置は、半導体チップ１上に回路素子１Ｓを形成してなり、外部との電気的接続は、同一面上にあるボンディングパッド３を用いて行っていた。このパッドは通常半導体チップ表面にしか構成されず、半導体チップ裏面には電気的接続を行うことが出来なかった。しかしパッド３の形成された面の裏面側に、レーザー装置等、または薬品等を用いたエッチング加工などによって垂直に穴を開け、その穴に導電性金属、または導電性樹脂を埋め込むことにより、半導体チップ裏面側にパッドを配置することが出来、これにより半導体チップをパッケージや実装基板に裏向きに配置することが可能となる。また、従来何も形成されていなかった半導体チップ裏面側に他の半導体チップを積層したり、有効活用することが可能となる。
【００５３】
以上のように本実施の形態によれば、半導体チップ表面にボンディングパッドを具備する半導体装置において、裏面側にもパッドを有するため、他の素子を積層したり、裏面側からプローブを接触させてテストすることが可能となる。
【００５４】
なお、前記第１の実施の形態はチップサイズパッケージ構造の半導体装置について説明したが、チップサイズパッケージ構造に限定されることなく、通常の樹脂封止型半導体装置にも適用可能であることは言うまでもない。例えば、半導体チップ裏面の一部を封止樹脂から露呈させた構造を用いてもよい。
【００５５】
（第２の実施の形態）
本発明の第２の実施の形態の発明は、両面の電気的接続を達成するために、途中の深さまで高濃度不純物拡散領域を形成しておき、実装後半導体基板を裏面側から研磨して肉薄化するようにしたことにより特徴とするものである。
【００５６】
図７（ａ）乃至（ｆ）にその製造方法を示す。
まず図７（ａ）に示すように、半導体基板１内に所望の素子領域を形成するとともに、素子領域形成面側から所望の深さまで、高濃度不純物拡散領域２２を形成する。
【００５７】
この後半導体基板１の主表面にそれぞれ前記素子領域にコンタクトする第1の
ボンディングパッド３を形成する。ここで高濃度不純物拡散領域２２は裏面側には貫通していない。
【００５８】
そして図７（ｂ）に示すように、このようにして半導体基板内に素子領域の形成された半導体素子基板を、バンプ３ａを介して配線基板５に接続する。
【００５９】
さらに図７（ｃ）に示すように、前記半導体素子基板と前記配線基板５との間にポリイミド樹脂などの絶縁性樹脂７を充填し固着し一体化する。
【００６０】
そして図７（ｄ）に示すように、前記配線基板５のコンタクトホール６を介して半導体素子基板に電気的に接続されるように、半田ボールからなる外部接続端子８を形成する。
【００６１】
続いて図７（ｅ）に示すように、半導体基板１を裏面側から研磨し、前記高濃度不純物拡散領域に到達するまで研磨し、肉薄化する。
なおこの工程は、エッチングによってもよい。
【００６２】
最後に図７（ｆ）に示すように、ダイシングラインに沿って、樹脂とともに、前記半導体素子基板を分割し、個々の半導体装置に切断分離する。
【００６３】
このようにして形成される半導体装置は、前記第１の実施の形態と同様に通常のＣＳＰ工程を用いて、少なくとも前記第1または第2のボンディングパッド３、４の一部が前記外部接続端子形成面に相対向する側で露呈するように樹脂封止するのみで、容易に小型で実装の容易な半導体装置を得ることが可能となる。
【００６４】
また一旦半導体素子基板をパッケージに固定した後肉薄化を行うようにしているため、半導体素子基板の肉厚を小さくすることができるという効果のみならず、機械的強度を充分に維持しながら、小型で信頼性の高い半導体装置を提供することが可能となる。また、不純物拡散領域の深さが浅くてもよいため、さらなる水平方向面積の低減をはかることが可能となる。
【００６５】
（第３の実施の形態）
以下、本発明の第３の実施の形態について、図８、および図９を用いて説明する。
前記第１の実施の形態ではフェースダウンで半導体装置を実装しているが、フェースアップで形成するようにしてもよい。
【００６６】
かかる構成によれば、図８および図９に示すように、基板の両面にボンディングパッドが形成されているため、フェースアップ構造をとりながらも、ワイヤボンディングを行うことなく実装することが可能となる上、上面での他の部品との電気的接続が容易となる。
【００６７】
この半導体装置は、図８に示すように、半導体素子基板８０１にスルーホール８０２を形成するとともに、このスルーホール８０２にコンタクトするように第１のボンディングパッド８０３を形成するとともに、裏面側にも第２のボンディングパッド８０４を形成し、これを多層配線構造をもつ配線基板８０５の導電性領域８０６にバンプ８０４Ｓを介してフェースアップで接続したものである。またこの配線基板８０５の裏面側には半田ボール８０８が形成されている。またこの半導体素子基板８０１は接着剤８０７を介して配線基板に固着されている。
【００６８】
ここで、スルーホール８０２の内部に入る導電性材料としては、例えばアルミやタングステン、銅などがあげられる。ただし、同じ機能を有した他の金属や樹脂でもよい。図９は図８の半導体装置を半導体チップ上面から見た図である。
【００６９】
かかる構成によっても、半導体素子基板内に形成された回路素子の測定および解析は、第１のボンディングパッドを介して極めて容易に達成される。
【００７０】
すなわち、ワイヤボンディングを行うことなくダイレクトボンディングにより、配線基板との回路接続を行うことができ、パッケージへの実装後、上面に露呈する第１のボンディングパッド８０３を介して検査を行うことが可能となる。
【００７１】
これにより表面にある回路素子に第１のボンディングパッドを介してプローブを当てたり、非接触な手段による画像解析等が行えるようになる。
【００７２】
（第４の実施の形態）
本発明の第４の実施の形態は、半導体チップの両面にボンディングパッドを形成し、複数の半導体チップを上下に配置することにより、半導体装置の小型化を実現しようとするものである。
【００７３】
本発明の第４の実施の形態による半導体装置の構成を図１０、および図１１に示す。ここで半導体チップ単体としては前記第３の実施の形態で説明したものと同様の半導体チップが２つ積層されてなるものである。図１０において、半導体チップＡ８０１上に半導体チップＢ８１１を積層し、半導体チップＢ８１１の裏面側に形成された第２のボンディングパッド８１４と半導体チップＡ８０１の表面側の第１のボンディングパッド８０３とをバンプ８１４Ｓを介して接続するとともに、封止樹脂としての絶縁性樹脂８０７で固着してなるものである。
【００７４】
半導体チップ両面のボンディングパッド間の接続は前記第３の実施の形態と同様にエッチング加工によってスルーホール８０２、８１２を形成し、導電性材料が埋め込むことによって達成している。
【００７５】
図１１は図１０の半導体装置を半導体チップ上面から見たものである。
ここで絶縁性樹脂８０７は、半導体チップＡ８０１と半導体チップＢ８１１を接着するために使われ、バンプ８０６はスルーホール８１２に形成された第２のボンディングパッド８１４と半導体チップ８０１の第１のボンディングパッド８０３を電気的に接続する役目を果たす。バンプ８１４Ｓは、全てのパッドには必要なく、半導体チップＡ８０１および半導体チップＢ８１１の電気的接続が必要な部分に位置する相対向するボンディングパッドの一方にのみ配置する。また、半導体チップＡ８０１と半導体チップＢ８１１は、同一チップでなくてもよく、例えば半導体チップＡ８０１をマイコンチップ、半導体チップＢ８１１をメモリーチップというように、異なる機能のチップを重ね合わせてもよい。
【００７６】
以上のように本実施の形態によれば、半導体チップ表面にボンディングパッドを具備する半導体素子において、エッチング加工により半導体チップの裏面にもパッドを有するため、何段にも重ねて配置する事が出来、半導体装置の小型化と実装面積の削減が可能になる。
【００７７】
また、絶縁性接着剤で固着するだけでなく、外部回路との接続用のボンディングパッドのみを露呈するような封止パッケージで全体を封止するようにしてもよい。
【００７８】
（第５の実施の形態）
次に、本発明の第５の実施の形態について説明する。この例では半導体チップ表面にボンディングパッドを具備する半導体装置において、半導体チップの側面にもパッドを有する構造を特徴とし、半導体チップの電気的接続の自由度が高めるようにしたものである。
【００７９】
本発明の第５の実施の形態による半導体装置の構成を図１２および図１３に示す。この半導体装置は、図１２および１３に示すように、所望の素子領域の形成された半導体チップ１２０１の表面に第１のボンディングパッド１２０３を形成するとともに、この第１のボンディングパッド１２０３に接続されるとともにこの半導体チップ側面に露呈する導電性コンタクト領域１２０２を具備したことを特徴とする。この導電性コンタクト領域１２０２はエッチング加工によってトレンチを形成するとともに、導電性材料が埋め込まれている。ここで、導電性コンタクト領域１２０２の内部に入る導電性材料は、例えばアルミやタングステン、銅などがあげられる。ただし、同じ機能を有した他の金属や樹脂でもよい。図１３は図１２の半導体装置を半導体チップ上面から見たもので、半導体チップ１２０１の表面のボンディングパッド１２０３に接続された導電性コンタクト領域１２０２が半導体チップ側面に露呈し、半導体チップ側面でもコンタクトをとることを可能にしたものである。
【００８０】
通常の半導体装置は、半導体チップ１２０１上に素子領域を構成し、外部との電気的接続は、表面のボンディングパッド１２０３を用いて行っており、このパッドは通常半導体チップ表面にしか構成されず、半導体チップ側面には電気的接続を行うことができなかった。このため、ワイヤボンディングやバンプ工法による張り合わせ等に、パッドを使用してしまったり、半導体チップ表面を樹脂により固定してしまった場合、そのパッドのさらなる電気的接続は困難になる。しかし、半導体チップの側面に、エッチング加工によって溝を作り、その溝にボンディングパッド１２０３に接続するように導電性金属、または導電性樹脂を埋め込むことにより、従来何も配置されていなかった半導体チップ側面に、端子を配置することが出来、これによりワイヤボンディングやバンプを用いたダイレクトボンディング等の加工をした後でも、端子に電気的接続を行うことが可能となる。
【００８１】
以上のように本実施の形態によれば、半導体チップ表面にボンディングパッドを具備する半導体素子において、エッチング加工により半導体チップの側面にもパッドを有するため、表面側のパッドを用いてワイヤボンディング等の接続加工をした後でも、半導体チップ側面から端子に電気的接続をすることが可能となる。
【００８２】
（第６の実施の形態）
次に本発明の第６の実施の形態として、上述のような側面にボンディングパッドを有するＣＳＰ構造の半導体装置の製造工程について詳細に説明する。
【００８３】
ここでは、図１４に示すように、半導体素子基板２１のダイシングラインを含む位置に所望の深さのトレンチ２３を形成し、前記半導体基板内に所望の素子領域を形成すると共に、前記トレンチ内に導電層を充填し、半田ボールからなる外部接続端子２８を備えた配線部材２５に搭載し、樹脂封止し、パッケージ２７を形成したのち、半導体素子基板２１およびパッケージ２７を、前記配線部材２５とともに、切断面に前記導電層が露呈するように、前記ダイシングラインに沿って切断分離し、個々の半導体装置に分離するようにしたことを特徴とする。
【００８４】
ここでは、半導体基板のダイシングラインを含む位置に所望の深さのトレンチを形成し、前記半導体基板内に所望の素子領域を形成すると共に、前記トレンチ内に導電層を充填し、半導体素子基板を形成する工程と、前記半導体素子基板を、外部接続端子を備えた配線部材に搭載し、樹脂封止し、パッケージを形成する工程と、前記パッケージを、前記配線部材とともに、切断面に前記導電層が露呈するように、前記ダイシングラインに沿って切断分離し、個々の半導体装置に分離する切断工程とを含むことを特徴とする。
【００８５】
まず図１４（ａ）に示すように、半導体基板２１内にダイシングラインを含むように所望の深さまでエッチングしトレンチ２３を形成する。そして所望の素子領域を形成する。
【００８６】
この後図１４（ｂ）に示すように、前記トレンチ２３内に高濃度にドープされた多結晶シリコン層２６を形成すると共に、熱拡散を行い、前記トレンチ２３内に露呈する半導体基板２１表面に高濃度拡散層２６を形成する。
【００８７】
そして更に図１４（ｃ）に示すように、前記トレンチ２３内にタングステン膜２６ｓを形成する。
【００８８】
この図１４（ｄ）に示すように、このようにして半導体基板内に素子領域の形成された半導体素子基板を、バンプ２３ａを介して配線基板２５に接続する。
【００８９】
さらに前記半導体素子基板と前記配線基板５との間にポリイミド樹脂などの絶縁性樹脂２７を充填し固着し一体化する。
【００９０】
そして図１４（ｅ）に示すように、破線で示すダイシングラインに沿って、樹脂とともに、前記半導体素子基板を分割し、個々の半導体装置に切断分離する。
【００９１】
最後に図１４（ｆ）に示すように、切断面に露呈する高濃度にドープされた多結晶シリコン層２６、高濃度拡散層２５、タングステン膜２６ｓの界面を覆うようにボンディングパッド２４を形成する。
【００９２】
このようにして形成される半導体装置は、通常のＣＳＰ工程を用いて、トレンチをあらかじめ形成するのみで、極めて容易に側面のコンタクト形成が容易となり、また、切断面を金属膜などの導電性膜で被覆しているため、切断面から基板の素子領域への水分の侵入を抑制することができ、耐湿性が向上し、半導体装置の更なる信頼性の向上を図ることが可能となる。
【００９３】
（第７の実施の形態）
次に本発明の第７の実施の形態として、前記第５の実施の形態（図１０）で説明した複数の半導体チップを上下に重ねて配置した積層体を、図８に示した第３の実施の形態の配線基板に実装した例について説明する。かかる構成によれば半導体装置の小型化が出来、実装面積が少なくなるという作用を有する。
【００９４】
本発明の第７の実施の形態による半導体装置の構成を図１５および図１６に示す。図１５において、この構造では半導体チップＡ８０１および半導体チップＢ８１１が積層されスルーホール８０２、８１２を介して夫々両面に形成された第１および第２のボンディングパッド、８０３、８０４、８１３、８１４のうち８０３、８１４によってバンプ８０３Ｓを介して相互接続されており、さらに配線パターンを備えたチップサイズの配線基板８０５に固着せしめられてなるものである。なお前記第３および第５の実施の形態における図番とは同一部位には同一符号を付した。
【００９５】
また、半導体チップＡ８０１上には、スルーホール８０２を介して半導体チップＡの素子領域形成面側に導通せしめられた表面に導電性ぺースト８１９を介して電子部品８２０が搭載されている。
図１６は図１５の半導体装置を上面から見たもので、格子状に配置された端子８０８が下面に形成されている。
【００９６】
通常のチップサイズパッケージを用いた半導体装置は、半導体チップＡ８０１をフェイスダウンで配置し、チップサイズパッケージとしての配線基板とはバンプ接続をする。外部との電気的接続は、ボンディングパッドからチップサイズパッケージを通り、端子から行っていた。このパッドは通常半導体チップ表面にしか構成されず、半導体チップ裏側、つまり半導体装置の上面では電気的接続を行えなかった。
【００９７】
しかし本発明では、パッド８０３に導通するようにエッチング加工などによってスルーホールを形成し、その中に導電性金属、または導電性樹脂を埋め込むことにより、半導体装置上面に、外部接続端子を配置することが出来、これにより半導体チップや電子部品を積み重ねて配置することを可能とするものである。また、半導体チップＡ８０１と半導体チップＢ８１１は、同一チップでなくてもよく、例えば半導体チップＡ８０１をマイコンチップ、半導体チップＢ１８１１をメモリーチップというように、異なる機能のチップを重ね合わせてもよい。電子部品８２０は、導電性ペースト８１９により、スルーホール８０２と接続、導通される。電子部品によっては、導電性ペースト８１９と合わせて、裏面全体を接着剤等の樹脂により固定してもよい。
【００９８】
以上説明してきたように本実施の形態によれば、半導体チップ表面にボンディングパッドを具備する半導体装置において、エッチング加工により半導体チップの裏面にもパッドを有するため、半導体チップや電子部品を重ねて配置する事が出来、半導体装置の小型化と実装面積の削減が可能になる。
【００９９】
（第８の実施の形態）
本発明の第８の実施の形態による半導体装置の構成を図１７および図１８に示す。
この半導体装置は、前記第４の実施の形態の半導体チップの側面にもパッドを有する構造を有し、パッドに直接電子部品を実装することにより実装基板の小型化および、実装面積の低減を図るものである。
【０１００】
図１２および図１３に示した半導体装置と同一の半導体チップを用いており、同一部位には同一符号を付した。
【０１０１】
なお、配線基板８０５は前記第７の実施の形態（図１５、１６）で用いたものと同様であり、半田ボールからなる外部接続端子８０８が形成されている。また、半導体チップ１２０１表面のボンディングパッド１２０３に接続するように形成されたコンタクト領域１２０２が半導体チップ側面に露呈しており、このコンタクト領域１２０２に電子部品が接続されている。ここで、コンタクト領域１２０２としては高濃度不純物拡散領域の形成あるいはトレンチ内にアルミニウムやタングステン、銅などの導電性材料を充填することによって得られる。図１８は図１７の半導体装置を上面から見たものである。
【０１０２】
以上のように本実施の形態によれば、半導体チップ表面にボンディングパッドを具備する半導体装置において、エッチング加工により半導体チップの側面にも端子を有するため、電子部品を半導体装置の側面に直接配置する事が出来、実装基板の小型化と実装面積の削減が可能になる。
【０１０３】
（第９の実施の形態）
以下本発明の半導体装置を用いた検査方法について説明する。
本発明の第９の実施の形態による半導体装置の構成を図１９に示す。前記本発明の第３の実施の形態で説明した、上面にボンディングパッド８０３を形成してなる半導体装置を外部接続端子８０８としての半田ボールを介して実装基板１０１上に形成されたテスト端子１０２上に固着し、固着後に、プローブＰ１、Ｐ２を半導体装置上面のボンディングパッド８０３およびテスト端子１０２に接触せしめることにより、接触状況を検査する。
【０１０４】
通常のチップサイズパッケージを用いた半導体装置は、半導体チップ８０１をフェイスダウンで接続し、チップサイズパッケージ８０５としての配線基板とはバンプ接続をする。外部との電気的接続は、チップサイズパッケージの下面には格子状に配置された端子８０８から行っている。この端子８０８は実装基板１０１と隙間無く接続され、接続している様子は外部から確認できない。従って確認のためには、半導体装置にテスト回路等を内蔵させるのが一般的であった。
【０１０５】
しかしながら、本構成によれば、スルーホール８０２によって端子８０８までの導通が確保されており、端子８０８と実装基板１０１８テスト端子１０２への導通も確保されているので、スルーホール８０２にプローブＰ１を接触し、実装基板１０１のテスト端子１０２にプローブＰ２を接触して、プローブＰ１とプローブＰ２の電気抵抗値を確認することにより電気的接触状況を確認することにより、端子８０８と実装基板１０１との接触が確認できる。
【０１０６】
以上のように本実施の形態によれば、半導体チップ表面にボンディングパッドを具備する半導体素子において、エッチング加工により半導体チップの裏面に電極を有するため、チップサイズパッケージによって実装基板に実装されていて、端子が外部から見えない状態でも半導体装置と実装基板の接触を確認する事が出来、半導体装置と実装基板の接触テストが可能になる。
【０１０７】
さらにまた、かかる構成によれば、導通検査のみならず、チップサイズパッケージによって実装基板と端子との接触面が見えないような状態でも、測定器のプローブを半導体チップ裏面の電極に接触させ、電気的状態を確認することにより、実装基板に測定端子等を設置することなく、実装基板上で動作中の半導体装置と実装基板の動作テストと動作解析を行うことができる。
【０１０８】
（第１０の実施の形態）
本発明の第１０の実施の形態による半導体装置の構成を図２０に示す。この例では前記本発明の第４の実施の形態で説明した、側面にコンタクト領域１２０２を形成してなる半導体装置を外部接続端子１２０８としての半田ボールを介して実装基板１０１上に形成されたテスト端子１０２上に固着し、固着後前記第９の実施の形態と同様にプローブＰ１、Ｐ２によって検査するようにしたことを特徴とする。
【０１０９】
この方法によれば、半導体チップ表面にボンディングパッドを具備する半導体装置において、エッチング加工により半導体チップの側面にも電極を有する構造を有し、チップサイズパッケージによって実装基板と端子との接触面が見えないような状態でも、半導体チップ側面の電極と実装基板のテスト端子の導通を確認することにより、半導体装置と実装基板の接触テストが出来、確実な実装検査を行うことができるという作用を有する。
【０１１０】
また、かかる構成によれば、導通検査のみならず、チップサイズパッケージによって実装基板と端子との接触面が見えないような状態でも、測定器のプローブを半導体チップ裏面の電極に接触させ、電気的状態を確認することにより、実装基板に測定端子等を設置することなく、実装基板上で動作中の半導体装置と実装基板の動作テストと動作解析を行うことができる。
【産業上の利用可能性】
【０１１１】
以上のように本発明は、素子領域の形成された半導体チップを、前記半導体チップとほぼ同一サイズのパッケージで封止してなり、前記半導体装置の一主表面と、少なくとも他の一表面とにボンディングパッドを具備し、ほぼ半導体チップの外周縁と前記パッケージの外周縁が一致するように形成され、前記半導体チップは、主表面および前記主表面に対向する表面にそれぞれ前記素子領域にコンタクトするボンディングパッドを具備し、少なくとも前記ボンディングパッドの一部が配線部材の外部接続端子形成面に相対向する側で露呈し、この露呈したボンディングパッドに、電子部品が搭載されているため、接続の自由度を得ることができ基板面積を増大することなく、実装可能であり、チップサイズパッケージを用いた半導体装置と実装基板との接触不良検査、半導体装置への電子部品の搭載、半導体装置の動作確認や解析などに適用可能でなる。
【図面の簡単な説明】
【０１１２】
【図１】本発明の第１の実施の形態の半導体装置の製造工程図
【図２】本発明の第１の実施の形態の製造工程で形成された半導体装置を示す図
【図３】本発明の第１の実施の形態の製造工程で形成された半導体装置を示す図
【図４】本発明の第１の実施の形態の製造工程で形成された半導体装置を示す図
【図５】本発明の第１の実施の形態の半導体装置の製造工程の変形例を示す図
【図６】本発明の第１の実施の形態の半導体装置の製造工程の変形例を示す図
【図７】本発明の第２の実施の形態の半導体装置の製造工程を示す図
【図８】本発明の第３の実施の形態を示す図
【図９】本発明の第３の実施の形態を示す図
【図１０】本発明の第４の実施の形態を示す図
【図１１】本発明の第４の実施の形態を示す図
【図１２】本発明の第５の実施の形態を示す図
【図１３】本発明の第５の実施の形態を示す図
【図１４】本発明の第６の実施の形態を示す図
【図１５】本発明の第７の実施の形態を示す図
【図１６】本発明の第７の実施の形態を示す図
【図１７】本発明の第８の実施の形態を示す図
【図１８】本発明の第８の実施の形態を示す図
【図１９】本発明の第９の実施の形態を示す図
【図２０】本発明の第１０の実施の形態を示す図
【図２１】従来例の半導体装置を示す図
【符号の説明】
【０１１３】
１  半導体基板
２  スルーホール
３  ボンディングパッド
４  ボンディングパッド
８０１  半導体チップ
８０２  スルーホール
８０３  ボンディングパッド
８０４  ボンディングパッド
【図１】
2008182264.tif 000003
【図２】
2008182264.tif 000004
【図３】
2008182264.tif 000005
【図４】
2008182264.tif 000006
【図５】
2008182264.tif 000007
【図６】
2008182264.tif 000008
【図７】
2008182264.tif 000009
【図８】
2008182264.tif 000010
【図９】
2008182264.tif 000011
【図１０】
2008182264.tif 000012
【図１１】
2008182264.tif 000013
【図１２】
2008182264.tif 000014
【図１３】
2008182264.tif 000015
【図１４】
2008182264.tif 000016
【図１５】
2008182264.tif 000017
【図１６】
2008182264.tif 000018
【図１７】
2008182264.tif 000019
【図１８】
2008182264.tif 000020
【図１９】
2008182264.tif 000021
【図２０】
2008182264.tif 000022
【図２１】
2008182264.tif 000023