【手続補正書】
【提出日】平成21年8月25日(2009.8.25)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
（ａ）半導体基板と、
（ｂ）前記半導体基板内の少なくとも第１および第２の電極ブロックと
を含み、
前記第１の電極ブロックが第１、第２および第３の電極を含み、
前記第２の電極ブロックが第４、第５および第６の電極を含み、
前記第１および第４の電極が、前記半導体基板内の第１の深さのところで前記半導体基板と物理的にじかに接触し、
前記第２および第５の電極が、前記半導体基板内の第２の深さのところで前記半導体基板と物理的にじかに接触し、
前記第３および第６の電極が、前記半導体基板内の第３の深さのところで前記半導体基板と物理的にじかに接触し、
前記第１の深さが前記第２の深さよりも深く、前記第２の深さが前記第３の深さよりも深く、
さらに、
（ｃ）前記半導体基板内の半導体ブロック
を含み、
前記半導体ブロックが、前記第１の電極ブロックと前記第２の電極ブロックの間に配置されており、
前記半導体ブロックが第１、第２および第３の半導体領域を含み、
前記第１の半導体領域が、前記第１の電極と前記第４の電極の間に配置され、前記第１および第４の電極と物理的にじかに接触し、
前記第２の半導体領域が、前記第２の電極と前記第５の電極の間に配置され、前記第２および第５の電極と物理的にじかに接触し、
前記第３の半導体領域が、前記第３の電極と前記第６の電極の間に配置され、前記第３および第６の電極と物理的にじかに接触し、
前記第１、第２および第３の半導体領域が互いと物理的にじかに接触し、
前記第１、第２、第３、第４、第５および第６の電極のどの部分も、前記第１の半導体領域と前記第２の半導体領域の間には配置されておらず、
前記第１、第２、第３、第４、第５および第６の電極のどの部分も、前記第２の半導体領域と前記第３の半導体領域の間には配置されていない
半導体構造。
【請求項２】
前記第１、第２および第３の電極が互いに積み重なっており、
前記第４、第５および第６の電極が互いに積み重なっている、
請求項１に記載の構造。
【請求項３】
前記第１の電極が、ドープされたポリシリコン領域およびドープされた基板領域を含み、
前記第２の電極が、ドープされたポリシリコン領域およびドープされた２つの基板領域を含み、
前記第３の電極が、ドープされたポリシリコン領域およびドープされた２つの基板領域を含み、
前記第４の電極が、ドープされたポリシリコン領域およびドープされた基板領域を含み、
前記第５の電極が、ドープされたポリシリコン領域およびドープされた２つの基板領域を含み、
前記第６の電極が、ドープされたポリシリコン領域およびドープされた２つの基板領域を含み、
前記第１、第２、第３、第４、第５および第６の電極が第１のドーパントを含み、
前記半導体基板が第２のドーパントを含み、
前記第１のドーパントと前記第２のドーパントが反対のドーピング極性を有する、
請求項２に記載の構造。
【請求項４】
前記第１、第２、第４および第５の電極がそれぞれＬ字形である、請求項２に記載の構造。
【請求項５】
前記第１、第２、第３、第４、第５および第６の電極のうちのどの２つの電極も互いに重なっていない、請求項１に記載の構造。
【請求項６】
前記第１、第２、第３、第４、第５および第６の電極がそれぞれ、ドープされたポリシリコン領域およびドープされた基板領域を含む、請求項５に記載の構造。
【請求項７】
第１、第２、第３および第４の誘電体領域をさらに含み、
前記第１の誘電体領域が前記第１の電極と前記第２の電極の間に挟まれており、
前記第２の誘電体領域が前記第２の電極と前記第３の電極の間に挟まれており、
前記第３の誘電体領域が前記第４の電極と前記第５の電極の間に挟まれており、
前記第４の誘電体領域が前記第５の電極と前記第６の電極の間に挟まれている、
請求項１に記載の構造。
【請求項８】
（ａ）半導体基板と、
（ｂ）前記半導体基板内の少なくとも第１および第２の電極ブロックと
を含み、
前記第１の電極ブロックが、第１、第２および第３の電極、ならびに第１および第２の誘電体領域を含み、
前記第２の電極ブロックが、第４、第５および第６の電極、ならびに第３および第４の誘電体領域を含み、
前記第１、第２、第４および第５の電極がそれぞれＬ字形であり、
前記第１、第２、第４および第５の電極の前記Ｌ字形の垂直部分が前記半導体基板の上面まで達しており、
前記第１および第４の電極が、前記半導体基板内の第１の深さのところで前記半導体基板と物理的にじかに接触し、
前記第２および第５の電極が、前記半導体基板内の第２の深さのところで前記半導体基板と物理的にじかに接触し、
前記第３および第６の電極が、前記半導体基板内の第３の深さのところで前記半導体基板と物理的にじかに接触し、
前記第１の深さが前記第２の深さよりも深く、前記第２の深さが前記第３の深さよりも深く、
前記第１の誘電体領域が前記第１の電極と前記第２の電極の間に挟まれており、
前記第２の誘電体領域が前記第２の電極と前記第３の電極の間に挟まれており、
前記第３の誘電体領域が前記第４の電極と前記第５の電極の間に挟まれており、
前記第４の誘電体領域が前記第５の電極と前記第６の電極の間に挟まれており、
さらに、
（ｃ）前記半導体基板内の半導体ブロック
を含み、
前記半導体ブロックが、前記第１の電極ブロックと前記第２の電極ブロックの間に配置されており、
前記半導体ブロックが第１、第２および第３の半導体領域を含み、
前記第１の半導体領域が、前記第１の電極と前記第４の電極の間に配置され、前記第１および第４の電極と物理的にじかに接触し、
前記第２の半導体領域が、前記第２の電極と前記第５の電極の間に配置され、前記第２および第５の電極と物理的にじかに接触し、
前記第３の半導体領域が、前記第３の電極と前記第６の電極の間に配置され、前記第３および第６の電極と物理的にじかに接触し、
前記第１、第２および第３の半導体領域が互いと物理的にじかに接触した
半導体構造。
【請求項９】
前記第１、第２、第３および第４の誘電体領域が二酸化シリコンを含む、請求項８に記載の構造。
【請求項１０】
前記第１の電極が、ドープされたポリシリコン領域およびドープされた基板領域を含み、
前記第２の電極が、ドープされたポリシリコン領域およびドープされた２つの基板領域を含み、
前記第３の電極が、ドープされたポリシリコン領域およびドープされた２つの基板領域を含み、
前記第４の電極が、ドープされたポリシリコン領域およびドープされた基板領域を含み、
前記第５の電極が、ドープされたポリシリコン領域およびドープされた２つの基板領域を含み、
前記第６の電極が、ドープされたポリシリコン領域およびドープされた２つの基板領域を含み、
前記第１、第２および第３の電極が第１のドーパントを含み、
前記第４、第５および第６の電極ならびに前記半導体基板が第２のドーパントを含み、
前記第１のドーパントと前記第２のドーパントが反対のドーピング極性を有する、
請求項１１に記載の構造。
【請求項１１】
第１、第２および第３の電源をさらに含み、
前記第１の電源が、前記第１および第４の電極に電気的に接続されており、
前記第２の電源が、前記第２および第５の電極に電気的に接続されており、
前記第３の電源が、前記第３および第６の電極に電気的に接続されている、
請求項１又は８に記載の構造。
【請求項１２】
前記第１の半導体領域が赤色光子を含み、
前記第２の半導体領域が緑色光子を含み、
前記第３の半導体領域が青色光子を含む、
請求項１又は８に記載の構造。
【請求項１３】
半導体基板を含む構造を用意するステップと、
前記半導体基板内の第１の深さのところに第１の電極および第４の電極を形成するステップと、
前記第１および第４の電極を形成する前記ステップを実行した後に、前記半導体基板内の第２の深さのところに第２の電極および第５の電極を形成するステップと、
前記第２および第５の電極を形成する前記ステップを実行した後に、前記半導体基板内の第３の深さのところに第３の電極および第６の電極を形成するステップと
を含み、
前記第１の深さが前記第２の深さよりも深く、
前記第２の深さが前記第３の深さよりも深く、
前記半導体基板の第１の半導体領域が、前記第１の電極と前記第４の電極の間に配置され、前記第１および第４の電極と物理的にじかに接触し、
前記半導体基板の第２の半導体領域が、前記第２の電極と前記第５の電極の間に配置され、前記第２および第５の電極と物理的にじかに接触し、
前記半導体基板の第３の半導体領域が、前記第３の電極と前記第６の電極の間に配置され、前記第３および第６の電極と物理的にじかに接触し、
前記第１、第２および第３の半導体領域が互いと物理的にじかに接触した
半導体製造方法。
【請求項１４】
前記第１および第４の電極を形成する前記ステップを実行した後、前記第２および第５の電極を形成する前記ステップを実行する前に、第１の誘電体領域および第３の誘電体領域を形成するステップ
をさらに含み、
前記第１の誘電体領域が前記第１の電極と前記第２の電極の間に配置され、
前記第３の誘電体領域が前記第４の電極と前記第５の電極の間に配置され、
さらに、
前記第２および第５の電極を形成する前記ステップを実行した後、前記第３および第６の電極を形成する前記ステップを実行する前に、第２の誘電体領域および第４の誘電体領域を形成するステップ
を含み、
前記第２の誘電体領域が前記第２の電極と前記第３の電極の間に配置され、
前記第４の誘電体領域が前記第５の電極と前記第６の電極の間に配置される、
請求項１６に記載の方法。